TimeQuest Timing Analyzer report for ddl_ctrlr
Mon Apr 14 16:09:33 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Mon Apr 14 16:09:32 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                                ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; altera_reserved_tck                       ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { altera_reserved_tck }                ;
; CLK40DES1                                 ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { CLK40DES1 }                          ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { ddlctrlr:inst|CLMN_READ_STATUS_2 }   ;
; inst63                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst63 }                             ;
; inst85                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst85 }                             ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[0] } ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[1] } ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[2] } ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[4] } ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 68.47 MHz  ; 68.47 MHz       ; PLL0:inst44|altpll:altpll_component|_clk0 ;      ;
; 71.87 MHz  ; 71.87 MHz       ; PLL0:inst44|altpll:altpll_component|_clk2 ;      ;
; 129.94 MHz ; 129.94 MHz      ; PLL0:inst44|altpll:altpll_component|_clk1 ;      ;
; 211.24 MHz ; 211.24 MHz      ; PLL0:inst44|altpll:altpll_component|_clk4 ;      ;
; 335.35 MHz ; 335.35 MHz      ; inst63                                    ;      ;
; 335.35 MHz ; 335.35 MHz      ; inst85                                    ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.758  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 4.125  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 4.725  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 5.720  ; 0.000         ;
; inst63                                    ; 22.018 ; 0.000         ;
; inst85                                    ; 22.018 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst63                                    ; 0.744 ; 0.000         ;
; inst85                                    ; 0.744 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.403  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 6.505  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 8.025  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 8.331  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 9.509  ; 0.000         ;
; inst85                                    ; 10.409 ; 0.000         ;
; inst63                                    ; 23.131 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.933  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.941  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 1.150  ; 0.000         ;
; inst63                                    ; 1.162  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.817  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1.968  ; 0.000         ;
; inst85                                    ; 13.912 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.680 ; 0.000         ;
; inst63                                    ; 11.680 ; 0.000         ;
; inst85                                    ; 11.680 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                       ; 97.778 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.642  ; 5.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.373  ; 5.373  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 5.548  ; 5.548  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.008  ; 5.008  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.939  ; 4.939  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.379  ; 5.379  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.037  ; 5.037  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.975  ; 4.975  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 5.365  ; 5.365  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.642  ; 5.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.504  ; 5.504  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.341  ; 5.341  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.551  ; 5.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.488  ; 6.488  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.437  ; 7.437  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.437  ; 7.437  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.815  ; 6.815  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.139  ; 6.139  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.460  ; 6.460  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.994  ; 5.994  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.164  ; 6.164  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.963  ; 6.963  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.233  ; 7.233  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.894  ; 8.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.894  ; 8.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.865  ; 8.865  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.404  ; 8.404  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.735  ; 8.735  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.706  ; 8.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.685  ; 6.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.974  ; 5.974  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.489  ; 6.489  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.685  ; 5.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.196  ; 6.196  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.685  ; 6.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.515  ; 6.515  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.580  ; 6.580  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.042  ; 5.042  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.996  ; 5.996  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.079  ; 6.079  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.309  ; 7.309  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.683  ; 6.683  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.025  ; 6.025  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.467  ; 5.467  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.775  ; 5.775  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.039  ; 6.039  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.143  ; 6.143  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.777  ; 6.777  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.691  ; 5.691  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.609  ; 5.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.065  ; 6.065  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.894  ; 5.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.629  ; 5.629  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.395  ; 5.395  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.776  ; 5.776  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.008  ; 6.008  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.309  ; 7.309  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.712  ; 5.712  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.374  ; 5.374  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.732  ; 5.732  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.735  ; 5.735  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.242  ; 6.242  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.328  ; 6.328  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.712  ; 5.712  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.784  ; 5.784  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.263  ; 6.263  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.726  ; 5.726  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 4.571  ; 4.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.320  ; 5.320  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.722  ; 5.722  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.347  ; 5.347  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.881  ; 5.881  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.797  ; 5.797  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.809  ; 6.809  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.636  ; 6.636  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.301  ; 8.301  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.301  ; 8.301  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.272  ; 8.272  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.811  ; 7.811  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.142  ; 8.142  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.113  ; 8.113  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.102  ; 5.102  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.680  ; 7.680  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.961  ; 5.961  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.992  ; 5.992  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.781  ; 6.781  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.680  ; 7.680  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.679  ; 7.679  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.677  ; 7.677  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.594  ; 0.594  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.965  ; 0.965  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.601  ; 0.601  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.422  ; 0.422  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.663  ; 0.663  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.852  ; 0.852  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.226  ; 2.226  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.595  ; 0.595  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.798  ; 0.798  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.879  ; 0.879  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.789  ; 0.789  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.433  ; 0.433  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.636  ; 6.636  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.180  ; 6.180  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.356  ; 7.356  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.590  ; 6.590  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.677  ; 7.677  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.962  ; 6.962  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.244  ; 7.244  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.652  ; 6.652  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.982  ; 6.982  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.758  ; 6.758  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.073  ; 1.073  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.089  ; 0.089  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.272  ; 1.272  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.247 ; -0.247 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.993  ; 0.993  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.022 ; -0.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.930  ; 1.930  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.170  ; 0.170  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.321  ; 1.321  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.164  ; 0.164  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.930  ; 7.930  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.304  ; 6.304  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.887  ; 6.887  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.119  ; 7.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.082  ; 5.082  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.364  ; 4.364  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 6.176  ; 6.176  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.535  ; 4.535  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 6.239  ; 6.239  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 6.173  ; 6.173  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.125  ; 5.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.413  ; 5.413  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.616  ; 5.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.125  ; 5.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.279  ; 5.279  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.364  ; 5.364  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.024  ; 5.024  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.535  ; 5.535  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.800  ; 4.800  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 7.119  ; 7.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.985  ; 4.985  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 6.147  ; 6.147  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.074  ; 5.074  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.509  ; 6.509  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.016  ; 6.016  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.038  ; 6.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.132  ; 5.132  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.354  ; 5.354  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.656  ; 5.656  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.509  ; 6.509  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.407  ; 5.407  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.431  ; 5.431  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.259  ; 5.259  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.707  ; 5.707  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.615  ; 5.615  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.728  ; 5.728  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.975  ; 5.975  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.197  ; 5.197  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.977  ; 4.977  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.295  ; 5.295  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.019  ; 5.019  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.344  ; 5.344  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.872  ; 5.872  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.049  ; 2.049  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.417  ; 0.417  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.788  ; 0.788  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.424  ; 0.424  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.245  ; 0.245  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.486  ; 0.486  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.675  ; 0.675  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.049  ; 2.049  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.418  ; 0.418  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.621  ; 0.621  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.702  ; 0.702  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.612  ; 0.612  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.256  ; 0.256  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.715  ; 0.715  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.262  ; 1.262  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.619  ; 0.619  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.217  ; 0.217  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.524  ; 1.524  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.323  ; 0.323  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.760  ; 1.760  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.448 ; -0.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.761  ; 0.761  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.018 ; -0.018 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.896  ; 0.896  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.088 ; -0.088 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.095  ; 1.095  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.424 ; -0.424 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.816  ; 0.816  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.199 ; -0.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.753  ; 1.753  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.007 ; -0.007 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.144  ; 1.144  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.013 ; -0.013 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.315  ; 6.315  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.441  ; 6.441  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.618 ; -4.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.052 ; -5.052 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -5.227 ; -5.227 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.687 ; -4.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.618 ; -4.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -5.058 ; -5.058 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.716 ; -4.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.654 ; -4.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -5.044 ; -5.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -5.321 ; -5.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -5.183 ; -5.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -5.020 ; -5.020 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -5.230 ; -5.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -5.798 ; -5.798 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.992 ; -4.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.911 ; -5.911 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.899 ; -5.899 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.124 ; -5.124 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -4.992 ; -4.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.119 ; -5.119 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.480 ; -5.480 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.475 ; -5.475 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -6.057 ; -6.057 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -8.083 ; -8.083 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -8.573 ; -8.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -8.544 ; -8.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -8.083 ; -8.083 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -8.414 ; -8.414 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.385 ; -8.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.720 ; -4.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.786 ; -4.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.741 ; -4.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.740 ; -4.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.961 ; -4.961 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -6.364 ; -6.364 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.148 ; -6.148 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.218 ; -6.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.720 ; -4.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.099 ; -4.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.758 ; -5.758 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.120 ; -4.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -6.125 ; -6.125 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.096 ; -5.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -4.672 ; -4.672 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -4.774 ; -4.774 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.680 ; -4.680 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.079 ; -5.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.780 ; -5.780 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -4.996 ; -4.996 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -4.695 ; -4.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -4.760 ; -4.760 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -4.177 ; -4.177 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -4.945 ; -4.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.845 ; -4.845 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -5.098 ; -5.098 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.039 ; -5.039 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.118 ; -5.118 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -4.434 ; -4.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.741 ; -4.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.491 ; -4.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.277 ; -4.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.864 ; -4.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -4.704 ; -4.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.786 ; -4.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.558 ; -4.558 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.278 ; -4.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -4.270 ; -4.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.238 ; -4.238 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.120 ; -4.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.246 ; -4.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.709 ; -4.709 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.358 ; -4.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -5.558 ; -5.558 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.476 ; -5.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.631 ; -5.631 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -6.315 ; -6.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.767 ; -6.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.257 ; -7.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.228 ; -7.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.767 ; -6.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.098 ; -7.098 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.069 ; -7.069 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -4.781 ; -4.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.582 ; -4.582 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.142 ; -5.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.582 ; -4.582 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.231 ; -5.231 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.957 ; -6.957 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.131 ; -3.131 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.572  ; 0.572  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.293 ; -0.293 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.664 ; -0.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.300 ; -0.300 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.121 ; -0.121 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.362 ; -0.362 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.551 ; -0.551 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.925 ; -1.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.294 ; -0.294 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.497 ; -0.497 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.578 ; -0.578 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.488 ; -0.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.132 ; -0.132 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.591 ; -0.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.138 ; -1.138 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.495 ; -0.495 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.093 ; -0.093 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.400 ; -1.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.199 ; -0.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.636 ; -1.636 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.572  ; 0.572  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.637 ; -0.637 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.142  ; 0.142  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.772 ; -0.772 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.212  ; 0.212  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.548  ; 0.548  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.692 ; -0.692 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.323  ; 0.323  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.629 ; -1.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.131  ; 0.131  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.020 ; -1.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.137  ; 0.137  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.574 ; -3.574 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.182 ; -5.182 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.742 ; -5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.043 ; -4.043 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -4.761 ; -4.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -4.043 ; -4.043 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -5.855 ; -5.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -4.214 ; -4.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.119 ; -5.119 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -4.544 ; -4.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.135 ; -5.135 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.613 ; -4.613 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.875 ; -4.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -4.708 ; -4.708 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.799 ; -4.799 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.432 ; -4.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.977 ; -4.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.115 ; -4.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -5.214 ; -5.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -4.479 ; -4.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -6.798 ; -6.798 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -4.664 ; -4.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -5.826 ; -5.826 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -4.753 ; -4.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.656 ; -4.656 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.695 ; -5.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.717 ; -5.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -4.811 ; -4.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.033 ; -5.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -5.121 ; -5.121 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.335 ; -5.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -6.188 ; -6.188 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.086 ; -5.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.110 ; -5.110 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -4.938 ; -4.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -5.386 ; -5.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.294 ; -5.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -5.407 ; -5.407 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.654 ; -5.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.876 ; -4.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.656 ; -4.656 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.974 ; -4.974 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.698 ; -4.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -5.023 ; -5.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -2.954 ; -2.954 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 0.749  ; 0.749  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.116 ; -0.116 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.487 ; -0.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.123 ; -0.123 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.056  ; 0.056  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.185 ; -0.185 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.374 ; -0.374 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.748 ; -1.748 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.117 ; -0.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.320 ; -0.320 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.401 ; -0.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.311 ; -0.311 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.045  ; 0.045  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.414 ; -0.414 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.961 ; -0.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.318 ; -0.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.084  ; 0.084  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.223 ; -1.223 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.022 ; -0.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.459 ; -1.459 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.749  ; 0.749  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.460 ; -0.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.319  ; 0.319  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.595 ; -0.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.389  ; 0.389  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.794 ; -0.794 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.725  ; 0.725  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.515 ; -0.515 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.500  ; 0.500  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.452 ; -1.452 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.308  ; 0.308  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.843 ; -0.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.314  ; 0.314  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.397 ; -3.397 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.779 ; -5.779 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.262  ; 7.262  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 10.452 ; 10.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 9.624  ; 9.624  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.888  ; 7.888  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.174  ; 8.174  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.670  ; 7.670  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.805  ; 7.805  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.125  ; 8.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.224  ; 8.224  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.624  ; 9.624  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.380  ; 7.380  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.287  ; 8.287  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.217  ; 7.217  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 11.933 ; 11.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.220 ; 11.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.710 ; 11.710 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 10.957 ; 10.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 10.541 ; 10.541 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 11.164 ; 11.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.933 ; 11.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 11.470 ; 11.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.459 ; 11.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.680 ; 10.680 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 10.503 ; 10.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.013 ; 11.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.109 ; 11.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.668 ; 10.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 9.955  ; 9.955  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.618  ; 9.618  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.559 ; 10.559 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 10.242 ; 10.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.031 ; 10.031 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.914  ; 9.914  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 11.270 ; 11.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.446 ; 10.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.309 ; 10.309 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.326  ; 9.326  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.982  ; 8.982  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 10.254 ; 10.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 10.016 ; 10.016 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.025  ; 9.025  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.281  ; 9.281  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.565  ; 9.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 8.777  ; 8.777  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.906  ; 9.906  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.974 ; 14.974 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.887 ; 13.887 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.327 ; 13.327 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 14.974 ; 14.974 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 13.003 ; 13.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.869 ; 12.869 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.486 ; 14.486 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 14.606 ; 14.606 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.362 ; 12.362 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 14.845 ; 14.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.261 ; 12.261 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 13.269 ; 13.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 13.383 ; 13.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.913 ; 12.913 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.597 ; 12.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.858 ; 12.858 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.448 ; 12.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.952 ; 12.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 12.358 ; 12.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.805 ; 12.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 12.481 ; 12.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.395 ; 12.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.573 ; 12.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.649 ; 12.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 12.017 ; 12.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 12.871 ; 12.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 13.452 ; 13.452 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 14.625 ; 14.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 14.130 ; 14.130 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.073 ; 12.073 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.813 ; 13.813 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 12.940 ; 12.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 12.109 ; 12.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 10.445 ; 10.445 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 13.894 ; 13.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 9.346  ; 9.346  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.268  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.389  ; 8.389  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.268  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 11.267 ; 11.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.727 ; 11.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.225 ; 10.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.802 ; 11.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.504 ; 11.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.791 ; 11.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 9.421  ; 9.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.706  ; 9.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.040  ; 8.040  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.295 ; 13.295 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.868 ; 10.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 10.717 ; 10.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.941 ; 12.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 10.213 ; 10.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.274 ; 11.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 12.569 ; 12.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 13.005 ; 13.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 10.443 ; 10.443 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 13.295 ; 13.295 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.638 ; 10.638 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.858 ; 11.858 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 11.617 ; 11.617 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.390 ; 11.390 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.880 ; 10.880 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.187 ; 11.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 10.214 ; 10.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.505 ; 11.505 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 10.353 ; 10.353 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.657 ; 10.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 10.670 ; 10.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 10.644 ; 10.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 11.064 ; 11.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 10.698 ; 10.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.019 ; 10.019 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 10.970 ; 10.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.521 ; 10.521 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.359 ; 12.359 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.199 ; 12.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.153 ; 10.153 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.643 ; 11.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.548 ; 10.548 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.959  ; 9.959  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 9.606  ; 9.606  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 15.151 ; 15.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 14.064 ; 14.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.504 ; 13.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 15.151 ; 15.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 13.180 ; 13.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 13.046 ; 13.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.663 ; 14.663 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 14.783 ; 14.783 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.434 ; 12.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 15.022 ; 15.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 12.438 ; 12.438 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.446 ; 13.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 13.560 ; 13.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 12.980 ; 12.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.774 ; 12.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 12.625 ; 12.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 13.129 ; 13.129 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 12.535 ; 12.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.982 ; 12.982 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.191 ; 12.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.750 ; 12.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.826 ; 12.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 12.194 ; 12.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 13.048 ; 13.048 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.802 ; 14.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.307 ; 14.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 12.250 ; 12.250 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.990 ; 13.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.117 ; 13.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.286 ; 12.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 14.071 ; 14.071 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 10.023 ; 10.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.844  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.844  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.703  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.909  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.011  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.799  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.844  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.844  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.703  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.909  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.011  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.799  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 12.310 ; 12.310 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.310 ; 12.310 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 12.035 ; 12.035 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.243 ; 11.243 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 11.214 ; 11.214 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.824 ; 11.824 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.327 ; 11.327 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.751 ; 11.751 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.835 ; 11.835 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.067 ; 11.067 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.950 ; 11.950 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.206 ; 10.206 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.002 ; 11.002 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.799  ; 9.799  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 9.225  ; 9.225  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 10.092 ; 10.092 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.124  ; 9.124  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.488  ; 9.488  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.366  ; 9.366  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 9.089  ; 9.089  ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.421  ; 9.421  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 10.875 ; 10.875 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.072 ; 10.072 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 10.447 ; 10.447 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.549  ; 9.549  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 9.783  ; 9.783  ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.138 ; 10.138 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 9.712  ; 9.712  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.466  ; 9.466  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 8.665  ; 8.665  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.093  ; 9.093  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 8.742  ; 8.742  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 12.380 ; 12.380 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.380 ; 12.380 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 11.996 ; 11.996 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.690 ; 11.690 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.943 ; 11.943 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.097 ; 12.097 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 11.825 ; 11.825 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.003 ; 12.003 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.771 ; 11.771 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.813 ; 11.813 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 11.633 ; 11.633 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.902 ; 11.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 10.728 ; 10.728 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 10.603 ; 10.603 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 11.598 ; 11.598 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 10.928 ; 10.928 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.445 ; 11.445 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.525 ; 11.525 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.983 ; 10.983 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 11.769 ; 11.769 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.238 ; 11.238 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 10.929 ; 10.929 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.482 ; 11.482 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 10.600 ; 10.600 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 10.914 ; 10.914 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 10.534 ; 10.534 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.096 ; 12.096 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 11.645 ; 11.645 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.342 ; 10.342 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.453 ; 10.453 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.219 ; 11.219 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 10.355 ; 10.355 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.262  ; 7.262  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 10.452 ; 10.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.127  ; 7.127  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.188  ; 7.188  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 7.573  ; 7.573  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.670  ; 7.670  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.741  ; 7.741  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.127  ; 7.127  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 7.609  ; 7.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.054  ; 8.054  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.380  ; 7.380  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.287  ; 8.287  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.217  ; 7.217  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 7.347  ; 7.347  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 8.987  ; 8.987  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 8.653  ; 8.653  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 8.181  ; 8.181  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 7.347  ; 7.347  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 9.161  ; 9.161  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 7.388  ; 7.388  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 8.463  ; 8.463  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 7.570  ; 7.570  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.541  ; 8.541  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 8.376  ; 8.376  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 8.975  ; 8.975  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 9.028  ; 9.028  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 8.820  ; 8.820  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 9.965  ; 9.965  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.571  ; 9.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 8.518  ; 8.518  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 8.724  ; 8.724  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 8.515  ; 8.515  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 8.589  ; 8.589  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 8.925  ; 8.925  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.385  ; 9.385  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 8.657  ; 8.657  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.080 ; 10.080 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 8.926  ; 8.926  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 8.833  ; 8.833  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.313  ; 8.313  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 7.966  ; 7.966  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 8.600  ; 8.600  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.025  ; 9.025  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.281  ; 9.281  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.565  ; 9.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 8.777  ; 8.777  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 8.965  ; 8.965  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 7.803  ; 7.803  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 10.198 ; 10.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 10.077 ; 10.077 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 9.809  ; 9.809  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 8.775  ; 8.775  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 9.993  ; 9.993  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 8.454  ; 8.454  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 10.091 ; 10.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 8.999  ; 8.999  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 10.006 ; 10.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 9.337  ; 9.337  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 9.915  ; 9.915  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 9.713  ; 9.713  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 9.666  ; 9.666  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 8.955  ; 8.955  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.138  ; 9.138  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 7.803  ; 7.803  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 8.598  ; 8.598  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 9.096  ; 9.096  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.377  ; 9.377  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 9.493  ; 9.493  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 8.586  ; 8.586  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 8.848  ; 8.848  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 8.909  ; 8.909  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 8.107  ; 8.107  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.359  ; 9.359  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.827  ; 8.827  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.651  ; 8.651  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.131  ; 9.131  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.235  ; 8.235  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 7.808  ; 7.808  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 8.814  ; 8.814  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 9.112  ; 9.112  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 8.271  ; 8.271  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 8.084  ; 8.084  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.985  ; 8.985  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.268  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.830  ; 7.830  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.268  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.546  ; 7.546  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 8.789  ; 8.789  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 9.044  ; 9.044  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 8.973  ; 8.973  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.546  ; 7.546  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.954  ; 7.954  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.011  ; 8.011  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.954  ; 8.954  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 7.616  ; 7.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 7.460  ; 7.460  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.040  ; 8.040  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 6.818  ; 6.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.076 ; 10.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 9.925  ; 9.925  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.149 ; 12.149 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 9.421  ; 9.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.482 ; 10.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.777 ; 11.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.213 ; 12.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 9.651  ; 9.651  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.503 ; 12.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 9.846  ; 9.846  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.066 ; 11.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.825 ; 10.825 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.022 ; 10.022 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 9.429  ; 9.429  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 9.772  ; 9.772  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 8.158  ; 8.158  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 9.575  ; 9.575  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 8.188  ; 8.188  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 8.431  ; 8.431  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 8.893  ; 8.893  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 7.257  ; 7.257  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 8.652  ; 8.652  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 8.708  ; 8.708  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 7.916  ; 7.916  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 9.055  ; 9.055  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 7.770  ; 7.770  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 8.233  ; 8.233  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 8.074  ; 8.074  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 6.906  ; 6.906  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.818  ; 6.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 9.756  ; 9.756  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.167  ; 9.167  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 9.606  ; 9.606  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 12.191 ; 12.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 14.064 ; 14.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.504 ; 13.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 15.151 ; 15.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 13.180 ; 13.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 13.046 ; 13.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.663 ; 14.663 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 14.783 ; 14.783 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.434 ; 12.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 15.022 ; 15.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 12.438 ; 12.438 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.446 ; 13.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 13.560 ; 13.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 12.980 ; 12.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.774 ; 12.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 12.625 ; 12.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 13.129 ; 13.129 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 12.535 ; 12.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.982 ; 12.982 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.191 ; 12.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.750 ; 12.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.826 ; 12.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 12.194 ; 12.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 13.048 ; 13.048 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.802 ; 14.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.307 ; 14.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 12.250 ; 12.250 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.990 ; 13.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.117 ; 13.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.286 ; 12.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 13.543 ; 13.543 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 10.023 ; 10.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.703  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.844  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.703  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.909  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.011  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.799  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.703  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.844  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.703  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.909  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.011  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.799  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 8.665  ; 8.665  ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.310 ; 12.310 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 12.035 ; 12.035 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.243 ; 11.243 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 11.214 ; 11.214 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.824 ; 11.824 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.327 ; 11.327 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.751 ; 11.751 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.835 ; 11.835 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.067 ; 11.067 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.950 ; 11.950 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.206 ; 10.206 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.002 ; 11.002 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.799  ; 9.799  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 9.225  ; 9.225  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 10.092 ; 10.092 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.124  ; 9.124  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.488  ; 9.488  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.366  ; 9.366  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 9.089  ; 9.089  ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.421  ; 9.421  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 10.875 ; 10.875 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.072 ; 10.072 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 10.447 ; 10.447 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.549  ; 9.549  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 9.783  ; 9.783  ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.138 ; 10.138 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 9.712  ; 9.712  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.466  ; 9.466  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 8.665  ; 8.665  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.093  ; 9.093  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 8.742  ; 8.742  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 10.342 ; 10.342 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.380 ; 12.380 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 11.996 ; 11.996 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.690 ; 11.690 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.943 ; 11.943 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.097 ; 12.097 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 11.825 ; 11.825 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.003 ; 12.003 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.771 ; 11.771 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.813 ; 11.813 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 11.633 ; 11.633 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.902 ; 11.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 10.728 ; 10.728 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 10.603 ; 10.603 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 11.598 ; 11.598 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 10.928 ; 10.928 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.445 ; 11.445 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.525 ; 11.525 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.983 ; 10.983 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 11.769 ; 11.769 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.238 ; 11.238 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 10.929 ; 10.929 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.482 ; 11.482 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 10.600 ; 10.600 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 10.914 ; 10.914 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 10.534 ; 10.534 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.096 ; 12.096 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 11.645 ; 11.645 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.342 ; 10.342 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.453 ; 10.453 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.219 ; 11.219 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 10.355 ; 10.355 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; fbD[13]    ; foBSYn      ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; fbD[14]    ; foBSYn      ; 13.790 ; 13.790 ; 13.790 ; 13.790 ;
; fbD[15]    ; foBSYn      ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; fbD[16]    ; foBSYn      ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; fbD[17]    ; foBSYn      ; 13.452 ; 13.452 ; 13.452 ; 13.452 ;
; fbD[18]    ; foBSYn      ; 13.734 ; 13.734 ; 13.734 ; 13.734 ;
; fbD[19]    ; foBSYn      ; 13.142 ; 13.142 ; 13.142 ; 13.142 ;
; fbD[20]    ; foBSYn      ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; fbD[21]    ; foBSYn      ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; fbTENn     ; foBSYn      ;        ; 14.232 ; 14.232 ;        ;
; fiBENn     ; fbCTRLn     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; fiBENn     ; fbTENn      ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; fbD[13]    ; foBSYn      ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; fbD[14]    ; foBSYn      ; 13.790 ; 13.790 ; 13.790 ; 13.790 ;
; fbD[15]    ; foBSYn      ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; fbD[16]    ; foBSYn      ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; fbD[17]    ; foBSYn      ; 13.452 ; 13.452 ; 13.452 ; 13.452 ;
; fbD[18]    ; foBSYn      ; 13.734 ; 13.734 ; 13.734 ; 13.734 ;
; fbD[19]    ; foBSYn      ; 13.142 ; 13.142 ; 13.142 ; 13.142 ;
; fbD[20]    ; foBSYn      ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; fbD[21]    ; foBSYn      ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; fbTENn     ; foBSYn      ;        ; 14.232 ; 14.232 ;        ;
; fiBENn     ; fbCTRLn     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; fiBENn     ; fbTENn      ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                   ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.486 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.486 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.635 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 9.574  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.646 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.646 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 10.668 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.469 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 10.668 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.479 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 10.828 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.479 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 10.632 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.605 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 10.632 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.605 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 10.481 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 10.015 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 10.420 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 10.015 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 10.471 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 10.389 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 10.037 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 10.165 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 10.420 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.607  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 10.037 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.607  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 10.410 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.951  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 10.005 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.951  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 10.005 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 9.574  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 10.329 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 9.574  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 11.635 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.314 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 9.035  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 10.107 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 10.107 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 10.129 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.930  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 10.129 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.940  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 10.289 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.940  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 10.093 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 10.066 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 10.093 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 10.066 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.942  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 9.476  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.881  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 9.476  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.932  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.850  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 9.498  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.626  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.881  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.068  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 9.498  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.068  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.871  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.412  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 9.466  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.412  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 9.466  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.035  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 9.790  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.035  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.314 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.061  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.061  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 9.301  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.301  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 9.334  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 7.053  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 8.125  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 8.125  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 8.147  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 7.948  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 8.147  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 7.958  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 8.307  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 7.958  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 8.111  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 8.084  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 8.111  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 8.084  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 7.960  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 7.494  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 7.899  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 7.494  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 7.950  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 7.868  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 7.516  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 7.644  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 7.899  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 7.086  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 7.516  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 7.086  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 7.889  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 7.430  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 7.484  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 7.430  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 7.484  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 7.053  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 7.808  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 7.053  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.334  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.314 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 8.243  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 9.315  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 9.315  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.337  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.138  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.337  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.148  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 9.497  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.148  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.301  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 9.274  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.301  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 9.274  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.150  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 8.684  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.089  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 8.684  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.140  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.058  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 8.706  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 8.834  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.089  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 8.276  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 8.706  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 8.276  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.079  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 8.620  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 8.674  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 8.620  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 8.674  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 8.243  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 8.998  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 8.243  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.314 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.753  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.753  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.486    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.486    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.635    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 9.574     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.646    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.646    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 10.668    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.469    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 10.668    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.479    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 10.828    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.479    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 10.632    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.605    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 10.632    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.605    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 10.481    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 10.015    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 10.420    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 10.015    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 10.471    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 10.389    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 10.037    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 10.165    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 10.420    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.607     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 10.037    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.607     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 10.410    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.951     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 10.005    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.951     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 10.005    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 9.574     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 10.329    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 9.574     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 11.635    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.314    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 9.035     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 10.107    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 10.107    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 10.129    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.930     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 10.129    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.940     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 10.289    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.940     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 10.093    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 10.066    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 10.093    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 10.066    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.942     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 9.476     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.881     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 9.476     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.932     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.850     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 9.498     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.626     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.881     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.068     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 9.498     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.068     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.871     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.412     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 9.466     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.412     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 9.466     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.035     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 9.790     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.035     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.314    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.061     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.061     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 9.301     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.301     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 9.334     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 7.053     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 8.125     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 8.125     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 8.147     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 7.948     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 8.147     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 7.958     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 8.307     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 7.958     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 8.111     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 8.084     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 8.111     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 8.084     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 7.960     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 7.494     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 7.899     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 7.494     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 7.950     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 7.868     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 7.516     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 7.644     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 7.899     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 7.086     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 7.516     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 7.086     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 7.889     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 7.430     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 7.484     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 7.430     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 7.484     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 7.053     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 7.808     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 7.053     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.334     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.314    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 8.243     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 9.315     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 9.315     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.337     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.138     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.337     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.148     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 9.497     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.148     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.301     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 9.274     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.301     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 9.274     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.150     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 8.684     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.089     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 8.684     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.140     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.058     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 8.706     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 8.834     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.089     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 8.276     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 8.706     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 8.276     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.079     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 8.620     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 8.674     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 8.620     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 8.674     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 8.243     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 8.998     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 8.243     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.314    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.753     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.753     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.168  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.417  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 5.643  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 9.627  ; 0.000         ;
; inst63                                    ; 23.541 ; 0.000         ;
; inst85                                    ; 23.541 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.124 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.172 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.224 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; inst63                                    ; 0.378 ; 0.000         ;
; inst85                                    ; 0.378 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.956  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 9.898  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 10.545 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.802 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 11.256 ; 0.000         ;
; inst85                                    ; 11.652 ; 0.000         ;
; inst63                                    ; 24.267 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.264  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.307  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.365  ; 0.000         ;
; inst63                                    ; 0.472  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 0.793  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.818  ; 0.000         ;
; inst85                                    ; 13.096 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.870 ; 0.000         ;
; inst63                                    ; 11.870 ; 0.000         ;
; inst85                                    ; 11.870 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                       ; 98.000 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.508  ; 2.508  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.443  ; 2.443  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.463  ; 2.463  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.296  ; 2.296  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.258  ; 2.258  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.437  ; 2.437  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.313  ; 2.313  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.284  ; 2.284  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.430  ; 2.430  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.508  ; 2.508  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.454  ; 2.454  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.426  ; 2.426  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.480  ; 2.480  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.885  ; 2.885  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 3.056  ; 3.056  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 3.056  ; 3.056  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.843  ; 2.843  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.808  ; 2.808  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.860  ; 2.860  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.710  ; 2.710  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.609  ; 2.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.873  ; 2.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 3.005  ; 3.005  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.642  ; 3.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.642  ; 3.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.622  ; 3.622  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.476  ; 3.476  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.547  ; 3.547  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.577  ; 3.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.797  ; 2.797  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.537  ; 2.537  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.752  ; 2.752  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.450  ; 2.450  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.651  ; 2.651  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.797  ; 2.797  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.727  ; 2.727  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.789  ; 2.789  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.211  ; 2.211  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.837  ; 2.837  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.590  ; 2.590  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.071  ; 3.071  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.796  ; 2.796  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.570  ; 2.570  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.531  ; 2.531  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.490  ; 2.490  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.731  ; 2.731  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.611  ; 2.611  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.856  ; 2.856  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.465  ; 2.465  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.490  ; 2.490  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.609  ; 2.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.588  ; 2.588  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.505  ; 2.505  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.465  ; 2.465  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.449  ; 2.449  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.504  ; 2.504  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.564  ; 2.564  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.071  ; 3.071  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.431  ; 2.431  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.334  ; 2.334  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.451  ; 2.451  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.460  ; 2.460  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.633  ; 2.633  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.678  ; 2.678  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.461  ; 2.461  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.476  ; 2.476  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.650  ; 2.650  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.460  ; 2.460  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.132  ; 2.132  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.309  ; 2.309  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.468  ; 2.468  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.315  ; 2.315  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.540  ; 2.540  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.489  ; 2.489  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.906  ; 2.906  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.805  ; 2.805  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.480  ; 3.480  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.480  ; 3.480  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.460  ; 3.460  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.314  ; 3.314  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.385  ; 3.385  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.415  ; 3.415  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.287  ; 2.287  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.284  ; 3.284  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.598  ; 2.598  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.570  ; 2.570  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.905  ; 2.905  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.284  ; 3.284  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.280  ; 3.280  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.196  ; 3.196  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.309  ; 0.309  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.455  ; 0.455  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.424  ; 0.424  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.218  ; 0.218  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.468  ; 0.468  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.388  ; 0.388  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.880  ; 0.880  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.306  ; 0.306  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.438  ; 0.438  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.386  ; 0.386  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.439  ; 0.439  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.304  ; 0.304  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.973  ; 2.973  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.654  ; 2.654  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 3.087  ; 3.087  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.788  ; 2.788  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.196  ; 3.196  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.956  ; 2.956  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 3.094  ; 3.094  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.855  ; 2.855  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.996  ; 2.996  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.873  ; 2.873  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.486  ; 0.486  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.081  ; 0.081  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.534  ; 0.534  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.029 ; -0.029 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.455  ; 0.455  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.121  ; 0.121  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.780  ; 0.780  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.131  ; 0.131  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.576  ; 0.576  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.130  ; 0.130  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.366  ; 3.366  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.730  ; 2.730  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.950  ; 2.950  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.968  ; 2.968  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.366  ; 2.366  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 1.970  ; 1.970  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.658  ; 2.658  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.023  ; 2.023  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.675  ; 2.675  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.349  ; 2.349  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.653  ; 2.653  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.246  ; 2.246  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.333  ; 2.333  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.395  ; 2.395  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.252  ; 2.252  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.280  ; 2.280  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.326  ; 2.326  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.196  ; 2.196  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.419  ; 2.419  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.178  ; 2.178  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.968  ; 2.968  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 2.182  ; 2.182  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 2.625  ; 2.625  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 2.226  ; 2.226  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.764  ; 2.764  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.556  ; 2.556  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.572  ; 2.572  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.393  ; 2.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.328  ; 2.328  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.505  ; 2.505  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.436  ; 2.436  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.764  ; 2.764  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.350  ; 2.350  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.340  ; 2.340  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.282  ; 2.282  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.452  ; 2.452  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.392  ; 2.392  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.456  ; 2.456  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.514  ; 2.514  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.281  ; 2.281  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.176  ; 2.176  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.283  ; 2.283  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.193  ; 2.193  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.385  ; 2.385  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.340  ; 2.340  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 0.819  ; 0.819  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.248  ; 0.248  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.394  ; 0.394  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.363  ; 0.363  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.157  ; 0.157  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.407  ; 0.407  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.327  ; 0.327  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 0.819  ; 0.819  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.245  ; 0.245  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.377  ; 0.377  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.325  ; 0.325  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.378  ; 0.378  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.243  ; 0.243  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.460  ; 0.460  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.517  ; 0.517  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.289  ; 0.289  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.139  ; 0.139  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.644  ; 0.644  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.175  ; 0.175  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.731  ; 0.731  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.107 ; -0.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.366  ; 0.366  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.060  ; 0.060  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.425  ; 0.425  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.020  ; 0.020  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.473  ; 0.473  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.090 ; -0.090 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.394  ; 0.394  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.060  ; 0.060  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.719  ; 0.719  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.070  ; 0.070  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.515  ; 0.515  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.069  ; 0.069  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.477  ; 2.477  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.741  ; 2.741  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.136 ; -2.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.341 ; -2.341 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.136 ; -2.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.162 ; -2.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.386 ; -2.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.304 ; -2.304 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.637 ; -2.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.531 ; -2.531 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.522 ; -2.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.362 ; -2.362 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.369 ; -2.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.572 ; -2.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.354 ; -3.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.520 ; -3.520 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.500 ; -3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.354 ; -3.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.425 ; -3.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.455 ; -3.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.126 ; -2.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.128 ; -2.128 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.675 ; -2.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.600 ; -2.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.665 ; -2.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.859 ; -1.859 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.468 ; -2.468 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.888 ; -1.888 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.600 ; -2.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.237 ; -2.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.184 ; -2.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.109 ; -2.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.967 ; -1.967 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.231 ; -2.231 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.235 ; -2.235 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.991 ; -1.991 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.985 ; -1.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.122 ; -2.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.912 ; -1.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.889 ; -1.889 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.925 ; -1.925 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.888 ; -1.888 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.085 ; -2.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.945 ; -1.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.417 ; -2.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.367 ; -2.367 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.683 ; -2.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.876 ; -2.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.042 ; -3.042 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.022 ; -3.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.876 ; -2.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.947 ; -2.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.977 ; -2.977 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.165 ; -2.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.028 ; -2.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.240 ; -2.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.028 ; -2.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.288 ; -2.288 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.961 ; -2.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.339 ; -1.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.156  ; 0.156  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.199 ; -0.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.345 ; -0.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.314 ; -0.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.108 ; -0.108 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.358 ; -0.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.278 ; -0.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.770 ; -0.770 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.196 ; -0.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.328 ; -0.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.194 ; -0.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.468 ; -0.468 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.240 ; -0.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.090 ; -0.090 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.595 ; -0.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.126 ; -0.126 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.156  ; 0.156  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.317 ; -0.317 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.011 ; -0.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.376 ; -0.376 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.029  ; 0.029  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.424 ; -0.424 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.139  ; 0.139  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.345 ; -0.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.011 ; -0.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.670 ; -0.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.021 ; -0.021 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.466 ; -0.466 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.020 ; -0.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.476 ; -1.476 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.306 ; -2.306 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.477 ; -2.477 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.848 ; -1.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -1.848 ; -1.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.536 ; -2.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.224 ; -2.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.020 ; -2.020 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.988 ; -1.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.882 ; -1.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.846 ; -2.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.503 ; -2.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.434 ; -2.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.450 ; -2.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.314 ; -2.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.642 ; -2.642 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.228 ; -2.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.270 ; -2.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.334 ; -2.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.071 ; -2.071 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.263 ; -2.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 0.217  ; 0.217  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.138 ; -0.138 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.253 ; -0.253 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.047 ; -0.047 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.297 ; -0.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.217 ; -0.217 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.709 ; -0.709 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.135 ; -0.135 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.267 ; -0.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.215 ; -0.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.268 ; -0.268 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.133 ; -0.133 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.350 ; -0.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.407 ; -0.407 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.029 ; -0.029 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.534 ; -0.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.065 ; -0.065 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.621 ; -0.621 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.217  ; 0.217  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.256 ; -0.256 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.050  ; 0.050  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.315 ; -0.315 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.090  ; 0.090  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.200  ; 0.200  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.050  ; 0.050  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.609 ; -0.609 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.040  ; 0.040  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.405 ; -0.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.041  ; 0.041  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.415 ; -1.415 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.487 ; -2.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.151 ; 3.151 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.432 ; 4.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 4.078 ; 4.078 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.472 ; 3.472 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.561 ; 3.561 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.431 ; 3.431 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.546 ; 3.546 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.573 ; 3.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 4.078 ; 4.078 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.213 ; 3.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.591 ; 3.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.130 ; 3.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 5.021 ; 5.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.775 ; 4.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.958 ; 4.958 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.718 ; 4.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.533 ; 4.533 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.735 ; 4.735 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.694 ; 4.694 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 5.021 ; 5.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.838 ; 4.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 4.918 ; 4.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.664 ; 4.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.580 ; 4.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.493 ; 4.493 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.693 ; 4.693 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.761 ; 4.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.506 ; 4.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.271 ; 4.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.547 ; 4.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.417 ; 4.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.349 ; 4.349 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.303 ; 4.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.793 ; 4.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.483 ; 4.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.401 ; 4.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.035 ; 4.035 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.922 ; 3.922 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 4.398 ; 4.398 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.321 ; 4.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.949 ; 3.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.039 ; 4.039 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.116 ; 4.116 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.837 ; 3.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.297 ; 4.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 6.473 ; 6.473 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 5.978 ; 5.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 5.774 ; 5.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 6.473 ; 6.473 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 5.665 ; 5.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 5.609 ; 5.609 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 6.265 ; 6.265 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 6.296 ; 6.296 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 5.374 ; 5.374 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 6.427 ; 6.427 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.387 ; 5.387 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 5.764 ; 5.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 5.818 ; 5.818 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 5.573 ; 5.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.527 ; 5.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 5.601 ; 5.601 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 5.426 ; 5.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 5.627 ; 5.627 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 5.392 ; 5.392 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 5.572 ; 5.572 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 5.464 ; 5.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 5.289 ; 5.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 5.499 ; 5.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 5.508 ; 5.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 5.257 ; 5.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 5.587 ; 5.587 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 5.799 ; 5.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 6.269 ; 6.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 6.127 ; 6.127 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 5.308 ; 5.308 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 5.977 ; 5.977 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 5.625 ; 5.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 5.330 ; 5.330 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 4.469 ; 4.469 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 6.000 ; 6.000 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.754 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.602 ; 3.602 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.757 ; 4.757 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 4.898 ; 4.898 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 4.328 ; 4.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 4.903 ; 4.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 4.783 ; 4.783 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 4.888 ; 4.888 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 4.015 ; 4.015 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 4.124 ; 4.124 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.509 ; 3.509 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.594 ; 5.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.608 ; 4.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.550 ; 4.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.436 ; 5.436 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.382 ; 4.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.772 ; 4.772 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.316 ; 5.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.458 ; 5.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.458 ; 4.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.594 ; 5.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.516 ; 4.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.986 ; 4.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.911 ; 4.911 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.815 ; 4.815 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.634 ; 4.634 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.712 ; 4.712 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.339 ; 4.339 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.852 ; 4.852 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.397 ; 4.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.512 ; 4.512 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 4.517 ; 4.517 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.512 ; 4.512 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.668 ; 4.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.518 ; 4.518 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.278 ; 4.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 4.622 ; 4.622 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.458 ; 4.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 5.182 ; 5.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.129 ; 5.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.330 ; 4.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 4.907 ; 4.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.450 ; 4.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.264 ; 4.264 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 6.534 ; 6.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 6.039 ; 6.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.835 ; 5.835 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.534 ; 6.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.726 ; 5.726 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.670 ; 5.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.326 ; 6.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 6.357 ; 6.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.435 ; 5.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.488 ; 6.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.448 ; 5.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.825 ; 5.825 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.879 ; 5.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.634 ; 5.634 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.588 ; 5.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.662 ; 5.662 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 5.487 ; 5.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.688 ; 5.688 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 5.453 ; 5.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.633 ; 5.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.525 ; 5.525 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.350 ; 5.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.560 ; 5.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.569 ; 5.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.318 ; 5.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.648 ; 5.648 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.860 ; 5.860 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.330 ; 6.330 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.188 ; 6.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.369 ; 5.369 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.038 ; 6.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.686 ; 5.686 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.391 ; 5.391 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 6.061 ; 6.061 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.282 ; 4.282 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.246 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.246 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.811 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.876 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.921 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.197 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.246 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.246 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.811 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.876 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.921 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.197 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 5.274 ; 5.274 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.274 ; 5.274 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.181 ; 5.181 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.929 ; 4.929 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 4.906 ; 4.906 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.116 ; 5.116 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 4.857 ; 4.857 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.180 ; 5.180 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.529 ; 4.529 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.785 ; 4.785 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.338 ; 4.338 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.053 ; 4.053 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.441 ; 4.441 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.046 ; 4.046 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.195 ; 4.195 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.153 ; 4.153 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.062 ; 4.062 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.181 ; 4.181 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.725 ; 4.725 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.426 ; 4.426 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.231 ; 4.231 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.318 ; 4.318 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.440 ; 4.440 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.316 ; 4.316 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.191 ; 4.191 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 3.885 ; 3.885 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 3.920 ; 3.920 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 5.249 ; 5.249 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.249 ; 5.249 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.038 ; 5.038 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.142 ; 5.142 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.191 ; 5.191 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.119 ; 5.119 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.150 ; 5.150 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.041 ; 5.041 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.106 ; 5.106 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.011 ; 5.011 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.103 ; 5.103 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.693 ; 4.693 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.775 ; 4.775 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.597 ; 4.597 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.949 ; 4.949 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.732 ; 4.732 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.914 ; 4.914 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.725 ; 4.725 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.087 ; 5.087 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.709 ; 4.709 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.911 ; 4.911 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.556 ; 4.556 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.714 ; 4.714 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.563 ; 4.563 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.151 ; 5.151 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.511 ; 4.511 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.536 ; 4.536 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.791 ; 4.791 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.491 ; 4.491 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.151 ; 3.151 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.432 ; 4.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.161 ; 3.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.203 ; 3.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.319 ; 3.319 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.398 ; 3.398 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.161 ; 3.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.331 ; 3.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.476 ; 3.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.213 ; 3.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.591 ; 3.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.130 ; 3.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.293 ; 3.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 3.907 ; 3.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 3.800 ; 3.800 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.597 ; 3.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.293 ; 3.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.978 ; 3.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.310 ; 3.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.695 ; 3.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.375 ; 3.375 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.749 ; 3.749 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 3.701 ; 3.701 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.918 ; 3.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.930 ; 3.930 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.830 ; 3.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.321 ; 4.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.736 ; 3.736 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 3.783 ; 3.783 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.733 ; 3.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.753 ; 3.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.890 ; 3.890 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.122 ; 4.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.791 ; 3.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.362 ; 4.362 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.868 ; 3.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.875 ; 3.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.639 ; 3.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.511 ; 3.511 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.777 ; 3.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.949 ; 3.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.039 ; 4.039 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.116 ; 4.116 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.837 ; 3.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 3.949 ; 3.949 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.406 ; 4.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.368 ; 4.368 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.215 ; 4.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.834 ; 3.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.304 ; 4.304 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.313 ; 4.313 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.917 ; 3.917 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 4.286 ; 4.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.057 ; 4.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.255 ; 4.255 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.192 ; 4.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.177 ; 4.177 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 3.945 ; 3.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 3.734 ; 3.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.952 ; 3.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.062 ; 4.062 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.103 ; 4.103 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.747 ; 3.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.846 ; 3.846 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.872 ; 3.872 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.545 ; 3.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.024 ; 4.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.811 ; 3.811 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.755 ; 3.755 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.952 ; 3.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.615 ; 3.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.843 ; 3.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.979 ; 3.979 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.649 ; 3.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.586 ; 3.586 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.985 ; 3.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.754 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.396 ; 3.396 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.322 ; 3.322 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.818 ; 3.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.884 ; 3.884 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.876 ; 3.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.322 ; 3.322 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.458 ; 3.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.821 ; 3.821 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.345 ; 3.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.299 ; 3.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.509 ; 3.509 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.074 ; 3.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.330 ; 4.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.272 ; 4.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.158 ; 5.158 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.104 ; 4.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.494 ; 4.494 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.038 ; 5.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.180 ; 5.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.180 ; 4.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.316 ; 5.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.238 ; 4.238 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.708 ; 4.708 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.633 ; 4.633 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.321 ; 4.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.129 ; 4.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.218 ; 4.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 3.598 ; 3.598 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.129 ; 4.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 3.611 ; 3.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.705 ; 3.705 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.242 ; 3.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 3.790 ; 3.790 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.818 ; 3.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 3.493 ; 3.493 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.430 ; 3.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.599 ; 3.599 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.571 ; 3.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.110 ; 3.110 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.074 ; 3.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.172 ; 4.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 3.986 ; 3.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.318 ; 5.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 6.039 ; 6.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.835 ; 5.835 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.534 ; 6.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.726 ; 5.726 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.670 ; 5.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.326 ; 6.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 6.357 ; 6.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.435 ; 5.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.488 ; 6.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.448 ; 5.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.825 ; 5.825 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.879 ; 5.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.634 ; 5.634 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.588 ; 5.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.662 ; 5.662 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 5.487 ; 5.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.688 ; 5.688 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 5.453 ; 5.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.633 ; 5.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.525 ; 5.525 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.350 ; 5.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.560 ; 5.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.569 ; 5.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.318 ; 5.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.648 ; 5.648 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.860 ; 5.860 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.330 ; 6.330 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.188 ; 6.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.369 ; 5.369 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.038 ; 6.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.686 ; 5.686 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.391 ; 5.391 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.862 ; 5.862 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.282 ; 4.282 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.811 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.246 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.811 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.876 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.921 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.197 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.811 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.246 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.811 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.876 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.921 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.197 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 3.885 ; 3.885 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.274 ; 5.274 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.181 ; 5.181 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.929 ; 4.929 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 4.906 ; 4.906 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.116 ; 5.116 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 4.857 ; 4.857 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.180 ; 5.180 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.529 ; 4.529 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.785 ; 4.785 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.338 ; 4.338 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.053 ; 4.053 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.441 ; 4.441 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.046 ; 4.046 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.195 ; 4.195 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.153 ; 4.153 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.062 ; 4.062 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.181 ; 4.181 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.725 ; 4.725 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.426 ; 4.426 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.231 ; 4.231 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.318 ; 4.318 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.440 ; 4.440 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.316 ; 4.316 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.191 ; 4.191 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 3.885 ; 3.885 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 3.920 ; 3.920 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.491 ; 4.491 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.249 ; 5.249 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.038 ; 5.038 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.142 ; 5.142 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.191 ; 5.191 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.119 ; 5.119 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.150 ; 5.150 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.041 ; 5.041 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.106 ; 5.106 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.011 ; 5.011 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.103 ; 5.103 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.693 ; 4.693 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.775 ; 4.775 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.597 ; 4.597 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.949 ; 4.949 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.732 ; 4.732 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.914 ; 4.914 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.725 ; 4.725 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.087 ; 5.087 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.709 ; 4.709 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.911 ; 4.911 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.556 ; 4.556 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.714 ; 4.714 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.563 ; 4.563 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.151 ; 5.151 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.511 ; 4.511 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.536 ; 4.536 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.791 ; 4.791 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.491 ; 4.491 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; fbD[13]    ; foBSYn      ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; fbD[14]    ; foBSYn      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; fbD[15]    ; foBSYn      ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; fbD[16]    ; foBSYn      ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; fbD[17]    ; foBSYn      ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; fbD[18]    ; foBSYn      ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; fbD[19]    ; foBSYn      ; 5.743 ; 5.743 ; 5.743 ; 5.743 ;
; fbD[20]    ; foBSYn      ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; fbD[21]    ; foBSYn      ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; fbTENn     ; foBSYn      ;       ; 6.202 ; 6.202 ;       ;
; fiBENn     ; fbCTRLn     ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; fiBENn     ; fbTENn      ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; fbD[13]    ; foBSYn      ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; fbD[14]    ; foBSYn      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; fbD[15]    ; foBSYn      ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; fbD[16]    ; foBSYn      ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; fbD[17]    ; foBSYn      ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; fbD[18]    ; foBSYn      ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; fbD[19]    ; foBSYn      ; 5.743 ; 5.743 ; 5.743 ; 5.743 ;
; fbD[20]    ; foBSYn      ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; fbD[21]    ; foBSYn      ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; fbTENn     ; foBSYn      ;       ; 6.202 ; 6.202 ;       ;
; fiBENn     ; fbCTRLn     ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; fiBENn     ; fbTENn      ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                  ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.375 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.375 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.819 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.967 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.398 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.398 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 4.409 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.341 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 4.409 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.351 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 4.465 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.351 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 4.378 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.363 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 4.378 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.363 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 4.344 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.155 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.303 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.155 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 4.334 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.277 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.161 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 4.183 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.303 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.996 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.161 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.996 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.293 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 4.109 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.139 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 4.109 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.139 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.967 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.249 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.967 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.819 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.271 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.794 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.225 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.225 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.236 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.168 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.236 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.178 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.292 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.178 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.205 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.190 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.205 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.190 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.171 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.982 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.130 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.982 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.161 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.104 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.988 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.010 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.130 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.823 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.988 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.823 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.120 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.936 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.966 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.936 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.966 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.794 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.076 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.794 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.271 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.713 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.713 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 3.922 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.922 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.933 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.014 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 3.445 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 3.445 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.456 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 3.388 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.456 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 3.398 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.512 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 3.398 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.425 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 3.410 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.425 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 3.410 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.391 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.202 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.350 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.202 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.381 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 3.324 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.208 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.230 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.350 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.043 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.208 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.043 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.340 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.156 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.186 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.156 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.186 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.014 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.296 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.014 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.933 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.271 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.516 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 3.947 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 3.947 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 3.958 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 3.890 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 3.958 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 3.900 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.014 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 3.900 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 3.927 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 3.912 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 3.927 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 3.912 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 3.893 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.704 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.852 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.704 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 3.883 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 3.826 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.710 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 3.732 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.852 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.545 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.710 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.545 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.842 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.658 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.688 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.658 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.688 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.516 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.798 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.516 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.271 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.610 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.610 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.375     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.375     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.819     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.967     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.398     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.398     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 4.409     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.341     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 4.409     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.351     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 4.465     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.351     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 4.378     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.363     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 4.378     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.363     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 4.344     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 4.155     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 4.303     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 4.155     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 4.334     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.277     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.161     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 4.183     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 4.303     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.996     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.161     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.996     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 4.293     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 4.109     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.139     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 4.109     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.139     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.967     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.249     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.967     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.819     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.271     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.794     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.225     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.225     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.236     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.168     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.236     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.178     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.292     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.178     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.205     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.190     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.205     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.190     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.171     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.982     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.130     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.982     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.161     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.104     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.988     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.010     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.130     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.823     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.988     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.823     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.120     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.936     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.966     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.936     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.966     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.794     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.076     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.794     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.271     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.713     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.713     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 3.922     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.922     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.933     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 3.445     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 3.445     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.456     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 3.388     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.456     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 3.398     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.512     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 3.398     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.425     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 3.410     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.425     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 3.410     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.391     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.202     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.350     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.202     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.381     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 3.324     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.208     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.230     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.350     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.043     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.208     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.043     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.340     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.156     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.186     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.156     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.186     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.296     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.933     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.271     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.516     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 3.947     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 3.947     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 3.958     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 3.890     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 3.958     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 3.900     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.014     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 3.900     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 3.927     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 3.912     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 3.927     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 3.912     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 3.893     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.704     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.852     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.704     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 3.883     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 3.826     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.710     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 3.732     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.852     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.545     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.710     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.545     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.842     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.658     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.688     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.658     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.688     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.516     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.798     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.516     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.271     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.610     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.610     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                      ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; 0.758  ; 0.124 ; 0.403    ; 0.264   ; 2.305               ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 4.125  ; 0.124 ; 6.505    ; 0.365   ; 11.092              ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 4.725  ; 0.224 ; 9.509    ; 0.307   ; 24.180              ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 5.720  ; 0.172 ; 8.331    ; 0.264   ; 48.769              ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.758  ; 0.224 ; 0.403    ; 0.818   ; 2.305               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 8.025    ; 0.793   ; 11.680              ;
;  inst63                                    ; 22.018 ; 0.378 ; 23.131   ; 0.472   ; 11.680              ;
;  inst85                                    ; 22.018 ; 0.378 ; 10.409   ; 13.096  ; 11.680              ;
; Design-wide TNS                            ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  inst63                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.642  ; 5.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.373  ; 5.373  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 5.548  ; 5.548  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.008  ; 5.008  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.939  ; 4.939  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.379  ; 5.379  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.037  ; 5.037  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.975  ; 4.975  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 5.365  ; 5.365  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.642  ; 5.642  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.504  ; 5.504  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.341  ; 5.341  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.551  ; 5.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.488  ; 6.488  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.437  ; 7.437  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.437  ; 7.437  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.815  ; 6.815  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.139  ; 6.139  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.460  ; 6.460  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.994  ; 5.994  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.164  ; 6.164  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.963  ; 6.963  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.233  ; 7.233  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.894  ; 8.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.894  ; 8.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.865  ; 8.865  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.404  ; 8.404  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.735  ; 8.735  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.706  ; 8.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.685  ; 6.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.974  ; 5.974  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.489  ; 6.489  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.685  ; 5.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.196  ; 6.196  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.685  ; 6.685  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.515  ; 6.515  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.580  ; 6.580  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.042  ; 5.042  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.996  ; 5.996  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.079  ; 6.079  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.309  ; 7.309  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.683  ; 6.683  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.025  ; 6.025  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.467  ; 5.467  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.775  ; 5.775  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.039  ; 6.039  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.143  ; 6.143  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.777  ; 6.777  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.691  ; 5.691  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.609  ; 5.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.065  ; 6.065  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.894  ; 5.894  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 5.629  ; 5.629  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.395  ; 5.395  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.776  ; 5.776  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.008  ; 6.008  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.309  ; 7.309  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.712  ; 5.712  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.374  ; 5.374  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.732  ; 5.732  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.735  ; 5.735  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.242  ; 6.242  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.328  ; 6.328  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.712  ; 5.712  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.784  ; 5.784  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.263  ; 6.263  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.726  ; 5.726  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 4.571  ; 4.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.320  ; 5.320  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.722  ; 5.722  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.347  ; 5.347  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 5.881  ; 5.881  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.797  ; 5.797  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.809  ; 6.809  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.636  ; 6.636  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.301  ; 8.301  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.301  ; 8.301  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.272  ; 8.272  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.811  ; 7.811  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.142  ; 8.142  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.113  ; 8.113  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.102  ; 5.102  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.680  ; 7.680  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.961  ; 5.961  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.992  ; 5.992  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.781  ; 6.781  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.680  ; 7.680  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.679  ; 7.679  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.677  ; 7.677  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.594  ; 0.594  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.965  ; 0.965  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.601  ; 0.601  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.422  ; 0.422  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.663  ; 0.663  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.852  ; 0.852  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.226  ; 2.226  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.595  ; 0.595  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.798  ; 0.798  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.879  ; 0.879  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.789  ; 0.789  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.433  ; 0.433  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.636  ; 6.636  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 6.180  ; 6.180  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.356  ; 7.356  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.590  ; 6.590  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 7.677  ; 7.677  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.962  ; 6.962  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 7.244  ; 7.244  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.652  ; 6.652  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.982  ; 6.982  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.758  ; 6.758  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.073  ; 1.073  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.089  ; 0.089  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.272  ; 1.272  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.029 ; -0.029 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.993  ; 0.993  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.121  ; 0.121  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.930  ; 1.930  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.170  ; 0.170  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.321  ; 1.321  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.164  ; 0.164  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.930  ; 7.930  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.304  ; 6.304  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.887  ; 6.887  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.119  ; 7.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.082  ; 5.082  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.364  ; 4.364  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 6.176  ; 6.176  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.535  ; 4.535  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 6.239  ; 6.239  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 6.173  ; 6.173  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.125  ; 5.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.413  ; 5.413  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.616  ; 5.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.125  ; 5.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.279  ; 5.279  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.364  ; 5.364  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.024  ; 5.024  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.535  ; 5.535  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.800  ; 4.800  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 7.119  ; 7.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.985  ; 4.985  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 6.147  ; 6.147  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.074  ; 5.074  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.509  ; 6.509  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.016  ; 6.016  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.038  ; 6.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.132  ; 5.132  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.354  ; 5.354  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.656  ; 5.656  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.509  ; 6.509  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.407  ; 5.407  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.431  ; 5.431  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.259  ; 5.259  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.707  ; 5.707  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.615  ; 5.615  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.728  ; 5.728  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.975  ; 5.975  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.197  ; 5.197  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.977  ; 4.977  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.295  ; 5.295  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.019  ; 5.019  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.344  ; 5.344  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.872  ; 5.872  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.049  ; 2.049  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.417  ; 0.417  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.788  ; 0.788  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.424  ; 0.424  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.245  ; 0.245  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.486  ; 0.486  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.675  ; 0.675  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.049  ; 2.049  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.418  ; 0.418  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.621  ; 0.621  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.702  ; 0.702  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.612  ; 0.612  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.256  ; 0.256  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.715  ; 0.715  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.262  ; 1.262  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.619  ; 0.619  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.217  ; 0.217  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.524  ; 1.524  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.323  ; 0.323  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.760  ; 1.760  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.107 ; -0.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.761  ; 0.761  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.060  ; 0.060  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.896  ; 0.896  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.020  ; 0.020  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.095  ; 1.095  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.090 ; -0.090 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.816  ; 0.816  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.060  ; 0.060  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.753  ; 1.753  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.070  ; 0.070  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.144  ; 1.144  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.069  ; 0.069  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.315  ; 6.315  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.441  ; 6.441  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.136 ; -2.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.341 ; -2.341 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.174 ; -2.174 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.136 ; -2.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.315 ; -2.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.162 ; -2.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.386 ; -2.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.304 ; -2.304 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.637 ; -2.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.531 ; -2.531 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.522 ; -2.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.362 ; -2.362 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.369 ; -2.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.572 ; -2.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.354 ; -3.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.520 ; -3.520 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.500 ; -3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.354 ; -3.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.425 ; -3.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.455 ; -3.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.126 ; -2.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.128 ; -2.128 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.675 ; -2.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.600 ; -2.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.665 ; -2.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.089 ; -2.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.859 ; -1.859 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.468 ; -2.468 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.888 ; -1.888 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.600 ; -2.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.237 ; -2.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.184 ; -2.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.109 ; -2.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.967 ; -1.967 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.231 ; -2.231 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.235 ; -2.235 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.991 ; -1.991 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.985 ; -1.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.122 ; -2.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.912 ; -1.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.889 ; -1.889 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.925 ; -1.925 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.888 ; -1.888 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.085 ; -2.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.945 ; -1.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.417 ; -2.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.367 ; -2.367 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.683 ; -2.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.876 ; -2.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.042 ; -3.042 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.022 ; -3.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.876 ; -2.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.947 ; -2.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.977 ; -2.977 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.165 ; -2.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.028 ; -2.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.240 ; -2.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.028 ; -2.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.288 ; -2.288 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.961 ; -2.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.339 ; -1.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.572  ; 0.572  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.199 ; -0.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.345 ; -0.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.300 ; -0.300 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.108 ; -0.108 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.358 ; -0.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.278 ; -0.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.770 ; -0.770 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.196 ; -0.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.328 ; -0.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.132 ; -0.132 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.468 ; -0.468 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.240 ; -0.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.090 ; -0.090 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.595 ; -0.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.126 ; -0.126 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.572  ; 0.572  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.317 ; -0.317 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.142  ; 0.142  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.376 ; -0.376 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.212  ; 0.212  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.424 ; -0.424 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.548  ; 0.548  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.345 ; -0.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.323  ; 0.323  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.670 ; -0.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.131  ; 0.131  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.466 ; -0.466 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.137  ; 0.137  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.476 ; -1.476 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.306 ; -2.306 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.477 ; -2.477 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.848 ; -1.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -1.848 ; -1.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.536 ; -2.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.224 ; -2.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.020 ; -2.020 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.988 ; -1.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.882 ; -1.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.846 ; -2.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.503 ; -2.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.434 ; -2.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.450 ; -2.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.314 ; -2.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.642 ; -2.642 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.228 ; -2.228 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.270 ; -2.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.334 ; -2.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.071 ; -2.071 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.263 ; -2.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 0.749  ; 0.749  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.116 ; -0.116 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.123 ; -0.123 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.056  ; 0.056  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.185 ; -0.185 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.217 ; -0.217 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.709 ; -0.709 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.117 ; -0.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.267 ; -0.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.215 ; -0.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.268 ; -0.268 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.045  ; 0.045  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.350 ; -0.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.407 ; -0.407 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.084  ; 0.084  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.534 ; -0.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.022 ; -0.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.621 ; -0.621 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.749  ; 0.749  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.256 ; -0.256 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.319  ; 0.319  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.315 ; -0.315 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.389  ; 0.389  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.725  ; 0.725  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.500  ; 0.500  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.609 ; -0.609 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.308  ; 0.308  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.405 ; -0.405 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.314  ; 0.314  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.415 ; -1.415 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.487 ; -2.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.262  ; 7.262  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 10.452 ; 10.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 9.624  ; 9.624  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.888  ; 7.888  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.174  ; 8.174  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.670  ; 7.670  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.805  ; 7.805  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.125  ; 8.125  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.224  ; 8.224  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.624  ; 9.624  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.380  ; 7.380  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.287  ; 8.287  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.217  ; 7.217  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 11.933 ; 11.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.220 ; 11.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.710 ; 11.710 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 10.957 ; 10.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 10.541 ; 10.541 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 11.164 ; 11.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.933 ; 11.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 11.470 ; 11.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.459 ; 11.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 10.928 ; 10.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.680 ; 10.680 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 10.503 ; 10.503 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.013 ; 11.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.109 ; 11.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.668 ; 10.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 9.955  ; 9.955  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.618  ; 9.618  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.559 ; 10.559 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 10.242 ; 10.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.031 ; 10.031 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.914  ; 9.914  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 11.270 ; 11.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.446 ; 10.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.309 ; 10.309 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.326  ; 9.326  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.982  ; 8.982  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 10.254 ; 10.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 10.016 ; 10.016 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.025  ; 9.025  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.281  ; 9.281  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.565  ; 9.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 8.777  ; 8.777  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.906  ; 9.906  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.974 ; 14.974 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.887 ; 13.887 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 13.327 ; 13.327 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 14.974 ; 14.974 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 13.003 ; 13.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.869 ; 12.869 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.486 ; 14.486 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 14.606 ; 14.606 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.362 ; 12.362 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 14.845 ; 14.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.261 ; 12.261 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 13.269 ; 13.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 13.383 ; 13.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.913 ; 12.913 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.597 ; 12.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.858 ; 12.858 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.448 ; 12.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.952 ; 12.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 12.358 ; 12.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.805 ; 12.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 12.481 ; 12.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.395 ; 12.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.573 ; 12.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.649 ; 12.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 12.017 ; 12.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 12.871 ; 12.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 13.452 ; 13.452 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 14.625 ; 14.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 14.130 ; 14.130 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.073 ; 12.073 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.813 ; 13.813 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 12.940 ; 12.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 12.109 ; 12.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 10.445 ; 10.445 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 13.894 ; 13.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 9.346  ; 9.346  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.268  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.389  ; 8.389  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.268  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 11.267 ; 11.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.727 ; 11.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.225 ; 10.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.802 ; 11.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.504 ; 11.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.791 ; 11.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 13.032 ; 13.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 9.421  ; 9.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.706  ; 9.706  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.040  ; 8.040  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.295 ; 13.295 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.868 ; 10.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 10.717 ; 10.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.941 ; 12.941 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 10.213 ; 10.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.274 ; 11.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 12.569 ; 12.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 13.005 ; 13.005 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 10.443 ; 10.443 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 13.295 ; 13.295 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.638 ; 10.638 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.858 ; 11.858 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 11.617 ; 11.617 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.390 ; 11.390 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.880 ; 10.880 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.187 ; 11.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 10.214 ; 10.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.505 ; 11.505 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 10.353 ; 10.353 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.657 ; 10.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 10.670 ; 10.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 10.644 ; 10.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 11.064 ; 11.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 10.698 ; 10.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.019 ; 10.019 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 10.970 ; 10.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.521 ; 10.521 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.359 ; 12.359 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.199 ; 12.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.153 ; 10.153 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.643 ; 11.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.548 ; 10.548 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.959  ; 9.959  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 9.606  ; 9.606  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 15.151 ; 15.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 14.064 ; 14.064 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.504 ; 13.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 15.151 ; 15.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 13.180 ; 13.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 13.046 ; 13.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 14.663 ; 14.663 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 14.783 ; 14.783 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.434 ; 12.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 15.022 ; 15.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 12.438 ; 12.438 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 13.446 ; 13.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 13.560 ; 13.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 12.980 ; 12.980 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.774 ; 12.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 12.625 ; 12.625 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 13.129 ; 13.129 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 12.535 ; 12.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 12.982 ; 12.982 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.191 ; 12.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.750 ; 12.750 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 12.826 ; 12.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 12.194 ; 12.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 13.048 ; 13.048 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 14.802 ; 14.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 14.307 ; 14.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 12.250 ; 12.250 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.990 ; 13.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 13.117 ; 13.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.286 ; 12.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 14.071 ; 14.071 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 10.023 ; 10.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.844  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.844  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.703  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.909  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.011  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.799  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.844  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.844  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.703  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.909  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.011  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.799  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 12.310 ; 12.310 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.310 ; 12.310 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 12.035 ; 12.035 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.243 ; 11.243 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 11.214 ; 11.214 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.824 ; 11.824 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.327 ; 11.327 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.751 ; 11.751 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.835 ; 11.835 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.067 ; 11.067 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.950 ; 11.950 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.206 ; 10.206 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 11.002 ; 11.002 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.799  ; 9.799  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 9.225  ; 9.225  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 10.092 ; 10.092 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.124  ; 9.124  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.488  ; 9.488  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.366  ; 9.366  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 9.089  ; 9.089  ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.421  ; 9.421  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 10.875 ; 10.875 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.072 ; 10.072 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 10.447 ; 10.447 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.549  ; 9.549  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 9.783  ; 9.783  ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.138 ; 10.138 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 9.712  ; 9.712  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.466  ; 9.466  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 8.665  ; 8.665  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 9.093  ; 9.093  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 8.742  ; 8.742  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 12.380 ; 12.380 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.380 ; 12.380 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 11.996 ; 11.996 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.690 ; 11.690 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.943 ; 11.943 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 12.097 ; 12.097 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 11.825 ; 11.825 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 12.003 ; 12.003 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.771 ; 11.771 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.813 ; 11.813 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 11.633 ; 11.633 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.902 ; 11.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 10.728 ; 10.728 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 10.603 ; 10.603 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 11.598 ; 11.598 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 10.928 ; 10.928 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.445 ; 11.445 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.525 ; 11.525 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.983 ; 10.983 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 11.769 ; 11.769 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.238 ; 11.238 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 10.929 ; 10.929 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.482 ; 11.482 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 10.600 ; 10.600 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 10.914 ; 10.914 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 10.534 ; 10.534 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 12.096 ; 12.096 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 11.645 ; 11.645 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 10.342 ; 10.342 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.453 ; 10.453 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.219 ; 11.219 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 10.355 ; 10.355 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.151 ; 3.151 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.432 ; 4.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.161 ; 3.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.203 ; 3.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.319 ; 3.319 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.398 ; 3.398 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.161 ; 3.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.331 ; 3.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.476 ; 3.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.213 ; 3.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.591 ; 3.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.130 ; 3.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.293 ; 3.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 3.907 ; 3.907 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 3.800 ; 3.800 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.597 ; 3.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.293 ; 3.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.978 ; 3.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.310 ; 3.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.695 ; 3.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.375 ; 3.375 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.749 ; 3.749 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 3.701 ; 3.701 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.918 ; 3.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.930 ; 3.930 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.830 ; 3.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.321 ; 4.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.736 ; 3.736 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 3.783 ; 3.783 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.733 ; 3.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.753 ; 3.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.890 ; 3.890 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.122 ; 4.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.791 ; 3.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.362 ; 4.362 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.868 ; 3.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.875 ; 3.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.639 ; 3.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.511 ; 3.511 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.777 ; 3.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.949 ; 3.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.039 ; 4.039 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.116 ; 4.116 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.837 ; 3.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 3.949 ; 3.949 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.406 ; 4.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.368 ; 4.368 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.215 ; 4.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.834 ; 3.834 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.304 ; 4.304 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.313 ; 4.313 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.917 ; 3.917 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 4.286 ; 4.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.057 ; 4.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.255 ; 4.255 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.192 ; 4.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.177 ; 4.177 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 3.945 ; 3.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 3.734 ; 3.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.952 ; 3.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.062 ; 4.062 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.103 ; 4.103 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.747 ; 3.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.846 ; 3.846 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.872 ; 3.872 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.545 ; 3.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.024 ; 4.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.811 ; 3.811 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.755 ; 3.755 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.952 ; 3.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.615 ; 3.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.455 ; 3.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.843 ; 3.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.979 ; 3.979 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.649 ; 3.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.586 ; 3.586 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.985 ; 3.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.754 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.396 ; 3.396 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.322 ; 3.322 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.818 ; 3.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.884 ; 3.884 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.876 ; 3.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.322 ; 3.322 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.458 ; 3.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.821 ; 3.821 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.345 ; 3.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.299 ; 3.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.509 ; 3.509 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.074 ; 3.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.330 ; 4.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.272 ; 4.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.158 ; 5.158 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.104 ; 4.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.494 ; 4.494 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.038 ; 5.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.180 ; 5.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.180 ; 4.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.316 ; 5.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.238 ; 4.238 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.708 ; 4.708 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.633 ; 4.633 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.321 ; 4.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.129 ; 4.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.218 ; 4.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 3.598 ; 3.598 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.129 ; 4.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 3.611 ; 3.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.705 ; 3.705 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.242 ; 3.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 3.790 ; 3.790 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.818 ; 3.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 3.493 ; 3.493 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.430 ; 3.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.599 ; 3.599 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.571 ; 3.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.110 ; 3.110 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.074 ; 3.074 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.172 ; 4.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 3.986 ; 3.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.318 ; 5.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 6.039 ; 6.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.835 ; 5.835 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 6.534 ; 6.534 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.726 ; 5.726 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.670 ; 5.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.326 ; 6.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 6.357 ; 6.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.435 ; 5.435 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 6.488 ; 6.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.448 ; 5.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.825 ; 5.825 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.879 ; 5.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.634 ; 5.634 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.588 ; 5.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.662 ; 5.662 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 5.487 ; 5.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.688 ; 5.688 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 5.453 ; 5.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.633 ; 5.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.525 ; 5.525 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.350 ; 5.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.560 ; 5.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.569 ; 5.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.318 ; 5.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.648 ; 5.648 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.860 ; 5.860 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 6.330 ; 6.330 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 6.188 ; 6.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 5.369 ; 5.369 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 6.038 ; 6.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.686 ; 5.686 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.391 ; 5.391 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.862 ; 5.862 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.282 ; 4.282 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.811 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.246 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.811 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.876 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.921 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.197 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.811 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.246 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.811 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.876 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.921 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.197 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 3.885 ; 3.885 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.274 ; 5.274 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.181 ; 5.181 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.929 ; 4.929 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 4.906 ; 4.906 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.116 ; 5.116 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 4.857 ; 4.857 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.180 ; 5.180 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.529 ; 4.529 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.785 ; 4.785 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.338 ; 4.338 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.053 ; 4.053 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.441 ; 4.441 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.046 ; 4.046 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.195 ; 4.195 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.153 ; 4.153 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.062 ; 4.062 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.181 ; 4.181 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.725 ; 4.725 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.426 ; 4.426 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.231 ; 4.231 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.318 ; 4.318 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.440 ; 4.440 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.316 ; 4.316 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.191 ; 4.191 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 3.885 ; 3.885 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.006 ; 4.006 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 3.920 ; 3.920 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.491 ; 4.491 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.249 ; 5.249 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.131 ; 5.131 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.038 ; 5.038 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.142 ; 5.142 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.191 ; 5.191 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.119 ; 5.119 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.150 ; 5.150 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.041 ; 5.041 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 5.106 ; 5.106 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.011 ; 5.011 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.103 ; 5.103 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.693 ; 4.693 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.775 ; 4.775 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.597 ; 4.597 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.949 ; 4.949 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.732 ; 4.732 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.914 ; 4.914 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.725 ; 4.725 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.087 ; 5.087 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.709 ; 4.709 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.911 ; 4.911 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.556 ; 4.556 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.714 ; 4.714 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.563 ; 4.563 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 5.151 ; 5.151 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.511 ; 4.511 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.536 ; 4.536 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.791 ; 4.791 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.491 ; 4.491 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; fbD[13]    ; foBSYn      ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; fbD[14]    ; foBSYn      ; 13.790 ; 13.790 ; 13.790 ; 13.790 ;
; fbD[15]    ; foBSYn      ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; fbD[16]    ; foBSYn      ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; fbD[17]    ; foBSYn      ; 13.452 ; 13.452 ; 13.452 ; 13.452 ;
; fbD[18]    ; foBSYn      ; 13.734 ; 13.734 ; 13.734 ; 13.734 ;
; fbD[19]    ; foBSYn      ; 13.142 ; 13.142 ; 13.142 ; 13.142 ;
; fbD[20]    ; foBSYn      ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; fbD[21]    ; foBSYn      ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; fbTENn     ; foBSYn      ;        ; 14.232 ; 14.232 ;        ;
; fiBENn     ; fbCTRLn     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; fiBENn     ; fbTENn      ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; fbD[13]    ; foBSYn      ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; fbD[14]    ; foBSYn      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; fbD[15]    ; foBSYn      ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; fbD[16]    ; foBSYn      ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; fbD[17]    ; foBSYn      ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; fbD[18]    ; foBSYn      ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; fbD[19]    ; foBSYn      ; 5.743 ; 5.743 ; 5.743 ; 5.743 ;
; fbD[20]    ; foBSYn      ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; fbD[21]    ; foBSYn      ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; fbTENn     ; foBSYn      ;       ; 6.202 ; 6.202 ;       ;
; fiBENn     ; fbCTRLn     ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; fiBENn     ; fbTENn      ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 7808     ; 1112     ; 296      ; 16552    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 136      ; 136      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7178     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 7808     ; 1112     ; 296      ; 16552    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 136      ; 136      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7178     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 143      ; 143      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 296      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 0        ; 143      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 143      ; 143      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 296      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 0        ; 143      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 867   ; 867  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1674  ; 1674 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Apr 14 16:09:31 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.758         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     4.125         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     4.725         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     5.720         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    22.018         0.000 inst63 
    Info (332119):    22.018         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst63 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     6.505         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     8.025         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     8.331         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     9.509         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    10.409         0.000 inst85 
    Info (332119):    23.131         0.000 inst63 
Info (332146): Worst-case removal slack is 0.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.933         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.941         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     1.150         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     1.162         0.000 inst63 
    Info (332119):     1.817         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     1.968         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    13.912         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.092         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.680         0.000 inst63 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.758
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.758 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.650      2.525  F        clock network delay
    Info (332115):      5.777      0.127     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      5.777      0.000 FF  CELL  inst68|COUNTER[3]|regout
    Info (332115):      6.132      0.355 FF    IC  inst68|_~0|datab
    Info (332115):      6.596      0.464 FR  CELL  inst68|_~0|combout
    Info (332115):      7.575      0.979 RR    IC  inst68|DELAY_SM~2|dataf
    Info (332115):      7.646      0.071 RR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      7.646      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      7.853      0.207 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.732      2.482  R        clock network delay
    Info (332115):      8.611     -0.121     uTsu  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.853
    Info (332115): Data Required Time :     8.611
    Info (332115): Slack              :     0.758 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.125
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.125 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.732      2.482  R        clock network delay
    Info (332115):      8.859      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.859      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     10.036      1.177 RR    IC  inst13|ERROR_BIT_0~1|dataa
    Info (332115):     10.543      0.507 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):     10.543      0.000 RR    IC  inst13|ERROR_BIT_0|datain
    Info (332115):     10.750      0.207 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.996      2.496  F        clock network delay
    Info (332115):     14.875     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.750
    Info (332115): Data Required Time :    14.875
    Info (332115): Slack              :     4.125 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.725
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.725 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.232      2.482  R        clock network delay
    Info (332115):     46.359      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.359      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     46.700      0.341 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     46.771      0.071 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     47.114      0.343 RR    IC  inst74|QB[1]~1|datac
    Info (332115):     47.420      0.306 RR  CELL  inst74|QB[1]~1|combout
    Info (332115):     47.420      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info (332115):     47.627      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.473      2.473  R        clock network delay
    Info (332115):     52.352     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :    47.627
    Info (332115): Data Required Time :    52.352
    Info (332115): Slack              :     4.725 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.720
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.720 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_LOOP_END
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     94.354      6.854  F        clock network delay
    Info (332115):     94.481      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     94.481      0.000 FF  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     95.310      0.829 FF    IC  inst|_~9|datad
    Info (332115):     95.612      0.302 FR  CELL  inst|_~9|combout
    Info (332115):     96.281      0.669 RR    IC  inst|DATA_LOOP_END|adatasdata
    Info (332115):     96.695      0.414 RR  CELL  ddlctrlr:inst|DATA_LOOP_END
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.536      2.536  R        clock network delay
    Info (332115):    102.415     -0.121     uTsu  ddlctrlr:inst|DATA_LOOP_END
    Info (332115): 
    Info (332115): Data Arrival Time  :    96.695
    Info (332115): Data Required Time :   102.415
    Info (332115): Slack              :     5.720 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.018
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.018 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.100      3.100  R        clock network delay
    Info (332115):      3.227      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.227      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.227      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.841      0.614 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      3.841      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      3.888      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      3.888      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      3.935      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      3.935      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      3.982      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      3.982      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      4.029      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      4.029      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      4.076      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      4.076      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      4.123      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      4.123      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      4.289      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      4.289      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      4.336      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      4.336      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      4.383      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      4.383      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      4.430      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      4.430      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      4.477      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      4.477      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      4.524      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      4.524      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      4.571      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      4.571      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      4.618      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      4.618      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      4.843      0.225 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      4.843      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      4.890      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      4.890      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      4.937      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      4.937      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      4.984      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      4.984      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      5.031      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      5.031      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      5.078      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      5.078      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      5.125      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      5.125      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      5.172      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      5.172      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      5.338      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      5.338      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      5.385      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      5.385      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      5.432      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      5.432      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      5.479      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      5.479      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      5.526      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      5.526      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      5.573      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      5.573      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      5.620      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      5.620      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      5.667      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      5.667      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      5.835      0.168 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      5.835      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      5.966      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.105      3.105  R        clock network delay
    Info (332115):     27.984     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.966
    Info (332115): Data Required Time :    27.984
    Info (332115): Slack              :    22.018 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.018
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.018 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.024      3.524  F        clock network delay
    Info (332115):     16.151      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.151      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.151      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.765      0.614 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.765      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     16.812      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     16.812      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     16.859      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     16.859      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     16.906      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     16.906      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     16.953      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     16.953      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     17.000      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     17.000      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     17.047      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     17.047      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.213      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.213      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.260      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.260      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.307      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.307      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.354      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.354      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.401      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.401      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.448      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.448      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.495      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.495      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.542      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.542      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.767      0.225 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.767      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     17.814      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     17.814      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     17.861      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     17.861      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     17.908      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     17.908      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     17.955      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     17.955      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     18.002      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     18.002      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     18.049      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     18.049      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     18.096      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     18.096      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.262      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.262      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.309      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.309      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.356      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.356      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.403      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.403      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.450      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.450      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.497      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.497      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.544      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.544      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.591      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.591      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.759      0.168 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.759      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     18.890      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     41.029      3.529  F        clock network delay
    Info (332115):     40.908     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.890
    Info (332115): Data Required Time :    40.908
    Info (332115): Slack              :    22.018 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     19.354      6.854  F        clock network delay
    Info (332115):     19.481      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb
    Info (332115):     19.481      0.000 FF  CELL  inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb|regout
    Info (332115):     19.481      0.000 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb~0|datae
    Info (332115):     19.804      0.323 FR  CELL  inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb~0|combout
    Info (332115):     19.804      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb|datain
    Info (332115):     20.011      0.207 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     19.354      6.854  F        clock network delay
    Info (332115):     19.554      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.011
    Info (332115): Data Required Time :    19.554
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.496      2.496  R        clock network delay
    Info (332115):      2.623      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.623      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.623      0.000 RR    IC  inst7|QB[0]~1|datae
    Info (332115):      2.946      0.323 RR  CELL  inst7|QB[0]~1|combout
    Info (332115):      2.946      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.153      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.496      2.496  R        clock network delay
    Info (332115):      2.696      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.153
    Info (332115): Data Required Time :     2.696
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.527      2.527  F        clock network delay
    Info (332115):     52.654      0.127     uTco  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115):     52.654      0.000 FF  CELL  inst|WORD_NMBER_COMP[0]|regout
    Info (332115):     52.654      0.000 FF    IC  inst|WORD_NMBER_COMP[0]~1|datae
    Info (332115):     52.977      0.323 FR  CELL  inst|WORD_NMBER_COMP[0]~1|combout
    Info (332115):     52.977      0.000 RR    IC  inst|WORD_NMBER_COMP[0]|datain
    Info (332115):     53.184      0.207 RR  CELL  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.527      2.527  F        clock network delay
    Info (332115):     52.727      0.200      uTh  ddlctrlr:inst|WORD_NMBER_COMP[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.184
    Info (332115): Data Required Time :    52.727
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|END_STATE
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.482      2.482  R        clock network delay
    Info (332115):      2.609      0.127     uTco  L0_DELAY:inst68|END_STATE
    Info (332115):      2.609      0.000 FF  CELL  inst68|END_STATE|regout
    Info (332115):      2.609      0.000 FF    IC  inst68|DELAY_SM~2|datae
    Info (332115):      2.932      0.323 FR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      2.932      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      3.139      0.207 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.482      2.482  R        clock network delay
    Info (332115):      2.682      0.200      uTh  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.139
    Info (332115): Data Required Time :     2.682
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.105      3.105  R        clock network delay
    Info (332115):      3.232      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115):      3.232      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|regout
    Info (332115):      3.232      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|datad
    Info (332115):      3.918      0.686 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|sumout
    Info (332115):      3.918      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|datain
    Info (332115):      4.049      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.105      3.105  R        clock network delay
    Info (332115):      3.305      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.049
    Info (332115): Data Required Time :     3.305
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.024      3.524  F        clock network delay
    Info (332115):     16.151      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.151      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.151      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.837      0.686 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     16.837      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     16.968      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.024      3.524  F        clock network delay
    Info (332115):     16.224      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.968
    Info (332115): Data Required Time :    16.224
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.403
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.403 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|IDLE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.482      2.482  R        clock network delay
    Info (332115):      2.609      0.127     uTco  L0_DELAY:inst68|IDLE
    Info (332115):      2.609      0.000 FF  CELL  inst68|IDLE|regout
    Info (332115):      3.707      1.098 FF    IC  inst68|COUNTER[4]~1|datad
    Info (332115):      4.071      0.364 FR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.371      0.300 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.126      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.650      2.525  F        clock network delay
    Info (332115):      5.529     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.126
    Info (332115): Data Required Time :     5.529
    Info (332115): Slack              :     0.403 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.505
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.505 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.496      2.496  R        clock network delay
    Info (332115):      2.623      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.623      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.542      0.919 RR    IC  inst64|datac
    Info (332115):      3.848      0.306 RR  CELL  inst64|combout
    Info (332115):      6.750      2.902 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      6.750      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      7.646      0.896 RR    IC  inst|SEND_LAST_SEGMENT_WORD_2|aclr
    Info (332115):      8.401      0.755 RF  CELL  ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.027      2.527  F        clock network delay
    Info (332115):     14.906     -0.121     uTsu  ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.401
    Info (332115): Data Required Time :    14.906
    Info (332115): Slack              :     6.505 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.025
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.025 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.023      2.523  F        clock network delay
    Info (332115):     15.150      0.127     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     15.150      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     16.260      1.110 RR    IC  inst|WRITE_fbTEN_pulse~0|dataf
    Info (332115):     16.331      0.071 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     17.633      1.302 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     18.388      0.755 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.534      1.534  R        clock network delay
    Info (332115):     26.413     -0.121     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.388
    Info (332115): Data Required Time :    26.413
    Info (332115): Slack              :     8.025 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.331
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.331 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_ALL
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.033      2.533  F        clock network delay
    Info (332115):     90.160      0.127     uTco  ddlctrlr:inst|END_ALL
    Info (332115):     90.160      0.000 RR  CELL  inst|END_ALL|regout
    Info (332115):     91.601      1.441 RR    IC  inst|LOCAL_BUS_REG[18]~0|dataf
    Info (332115):     91.672      0.071 RR  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):     93.323      1.651 RR    IC  inst|LOCAL_BUS_REG[9]|aclr
    Info (332115):     94.078      0.755 RF  CELL  ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.530      2.530  R        clock network delay
    Info (332115):    102.409     -0.121     uTsu  ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.078
    Info (332115): Data Required Time :   102.409
    Info (332115): Slack              :     8.331 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.509
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.509 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     38.604      1.104 FF    IC  inst20|datac
    Info (332115):     38.910      0.306 FR  CELL  inst20|combout
    Info (332115):     41.233      2.323 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     41.233      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     42.088      0.855 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     42.843      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.473      2.473  R        clock network delay
    Info (332115):     52.352     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.843
    Info (332115): Data Required Time :    52.352
    Info (332115): Slack              :     9.509 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.409
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.409 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      4.744      2.093 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      5.499      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.029      3.529  F        clock network delay
    Info (332115):     15.908     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.499
    Info (332115): Data Required Time :    15.908
    Info (332115): Slack              :    10.409 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 23.131
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 23.131 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      4.093      1.442 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[7]|aclr
    Info (332115):      4.848      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.100      3.100  R        clock network delay
    Info (332115):     27.979     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.848
    Info (332115): Data Required Time :    27.979
    Info (332115): Slack              :    23.131 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.933
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.933 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.334      1.334 RR    IC  inst|LOCAL_BUS_REG[18]~0|datad
    Info (332115):      1.636      0.302 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      2.910      1.274 FF    IC  inst|LOCAL_BUS_REG[14]|aclr
    Info (332115):      3.665      0.755 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.532      2.532  R        clock network delay
    Info (332115):      2.732      0.200      uTh  ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.665
    Info (332115): Data Required Time :     2.732
    Info (332115): Slack              :     0.933 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.941
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.941 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.000      0.000 RR    IC  inst7|RESET_COUNTER[26]~0|datae
    Info (332115):     25.323      0.323 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     27.884      2.561 FF    IC  inst7|RESET_COUNTER[1]|aclr
    Info (332115):     28.639      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.498      2.498  F        clock network delay
    Info (332115):     27.698      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.639
    Info (332115): Data Required Time :    27.698
    Info (332115): Slack              :     0.941 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.150
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.150 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|CMD_DEC_REG[6]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.345      1.345 RR    IC  inst64|datad
    Info (332115):      1.647      0.302 RF  CELL  inst64|combout
    Info (332115):      2.374      0.727 FF    IC  inst|CMD_DEC_REG[7]~0|dataf
    Info (332115):      2.445      0.071 FF  CELL  inst|CMD_DEC_REG[7]~0|combout
    Info (332115):      3.121      0.676 FF    IC  inst|CMD_DEC_REG[6]|aclr
    Info (332115):      3.876      0.755 FR  CELL  ddlctrlr:inst|CMD_DEC_REG[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.726      0.200      uTh  ddlctrlr:inst|CMD_DEC_REG[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.876
    Info (332115): Data Required Time :     2.726
    Info (332115): Slack              :     1.150 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.162
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.162 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      3.712      1.061 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|aclr
    Info (332115):      4.467      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.105      3.105  R        clock network delay
    Info (332115):      3.305      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.467
    Info (332115): Data Required Time :     3.305
    Info (332115): Slack              :     1.162 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.817
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.817 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.496      2.496  R        clock network delay
    Info (332115):      2.623      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.623      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.744      1.121 RR    IC  inst11|aclr
    Info (332115):      4.499      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.482      2.482  R        clock network delay
    Info (332115):      2.682      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.499
    Info (332115): Data Required Time :     2.682
    Info (332115): Slack              :     1.817 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.968
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.968 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.343      1.343 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):      1.645      0.302 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      2.947      1.302 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      3.702      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.534      1.534  R        clock network delay
    Info (332115):      1.734      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.702
    Info (332115): Data Required Time :     1.734
    Info (332115): Slack              :     1.968 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.912
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.912 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.524      2.524  R        clock network delay
    Info (332115):     27.651      0.127     uTco  inst67
    Info (332115):     27.651      0.000 RR  CELL  inst67|regout
    Info (332115):     29.381      1.730 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     30.136      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.024      3.524  F        clock network delay
    Info (332115):     16.224      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    30.136
    Info (332115): Data Required Time :    16.224
    Info (332115): Slack              :    13.912 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.822      0.894 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.650      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.947      0.894 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.775      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.092 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.664      0.861 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.308      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.164      0.861 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.808      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.408
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.092
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.338      0.338 RR    IC  inst|WRITE_fbTEN|dataf
    Info (332113):      0.409      0.071 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.706      0.297 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      1.534      0.828 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.838      0.338 FF    IC  inst|WRITE_fbTEN|dataf
    Info (332113):     12.909      0.071 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     13.206      0.297 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     14.034      0.828 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      1.335      1.335 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      1.335      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      2.272      0.937 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      3.100      0.828 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.835      1.335 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.835      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     14.772      0.937 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.600      0.828 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.323      1.823 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.323      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     15.196      0.873 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     16.024      0.828 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     26.823      1.823 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     26.823      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.696      0.873 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.524      0.828 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.669      0.866 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.497      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.669      0.866 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.497      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.080      1.277 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     52.587      0.507 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     55.338      2.751 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     55.338      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     56.214      0.876 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     56.847      0.633 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.080      1.277 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    102.587      0.507 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    105.338      2.751 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    105.338      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    106.214      0.876 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    106.847      0.633 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.168         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.417         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     5.643         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     9.627         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    23.541         0.000 inst63 
    Info (332119):    23.541         0.000 inst85 
Info (332146): Worst-case hold slack is 0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.124         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.172         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst63 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 1.956
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.956         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     9.898         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.545         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    10.802         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    11.256         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.652         0.000 inst85 
    Info (332119):    24.267         0.000 inst63 
Info (332146): Worst-case removal slack is 0.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.264         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.307         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.365         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.472         0.000 inst63 
    Info (332119):     0.793         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     0.818         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    13.096         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.448         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.870         0.000 inst63 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.168
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.168 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      4.279      1.154  F        clock network delay
    Info (332115):      4.341      0.062     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      4.341      0.000 FF  CELL  inst68|COUNTER[3]|regout
    Info (332115):      4.486      0.145 FF    IC  inst68|_~0|datab
    Info (332115):      4.644      0.158 FR  CELL  inst68|_~0|combout
    Info (332115):      5.046      0.402 RR    IC  inst68|DELAY_SM~2|dataf
    Info (332115):      5.064      0.018 RR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      5.064      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      5.161      0.097 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      7.376      1.126  R        clock network delay
    Info (332115):      7.329     -0.047     uTsu  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.161
    Info (332115): Data Required Time :     7.329
    Info (332115): Slack              :     2.168 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.417
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.417 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      7.376      1.126  R        clock network delay
    Info (332115):      7.438      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      7.438      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      7.906      0.468 RR    IC  inst13|ERROR_BIT_0~1|dataa
    Info (332115):      8.076      0.170 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):      8.076      0.000 RR    IC  inst13|ERROR_BIT_0|datain
    Info (332115):      8.173      0.097 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.637      1.137  F        clock network delay
    Info (332115):     13.590     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.173
    Info (332115): Data Required Time :    13.590
    Info (332115): Slack              :     5.417 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.643
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.876      1.126  R        clock network delay
    Info (332115):     44.938      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.938      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.071      0.133 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     45.089      0.018 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     45.240      0.151 RR    IC  inst74|QB[1]~1|datac
    Info (332115):     45.334      0.094 RR  CELL  inst74|QB[1]~1|combout
    Info (332115):     45.334      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info (332115):     45.431      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.121      1.121  R        clock network delay
    Info (332115):     51.074     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.431
    Info (332115): Data Required Time :    51.074
    Info (332115): Slack              :     5.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.627
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.627 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_LOOP_END
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.494      2.994  F        clock network delay
    Info (332115):     90.556      0.062     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     90.556      0.000 FF  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.895      0.339 FF    IC  inst|_~9|datad
    Info (332115):     91.005      0.110 FR  CELL  inst|_~9|combout
    Info (332115):     91.290      0.285 RR    IC  inst|DATA_LOOP_END|adatasdata
    Info (332115):     91.484      0.194 RR  CELL  ddlctrlr:inst|DATA_LOOP_END
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.158      1.158  R        clock network delay
    Info (332115):    101.111     -0.047     uTsu  ddlctrlr:inst|DATA_LOOP_END
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.484
    Info (332115): Data Required Time :   101.111
    Info (332115): Slack              :     9.627 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.541
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.541 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.469      1.469  R        clock network delay
    Info (332115):      1.531      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.531      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.531      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.820      0.289 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      1.820      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      1.844      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      1.844      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      1.868      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      1.868      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      1.892      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      1.892      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      1.916      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      1.916      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      1.940      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      1.940      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      1.964      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      1.964      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      2.046      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      2.046      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      2.070      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      2.070      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      2.094      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      2.094      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      2.118      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      2.118      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      2.142      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      2.142      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      2.166      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      2.166      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      2.190      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      2.190      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      2.214      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      2.214      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      2.326      0.112 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      2.326      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      2.350      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      2.350      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      2.374      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      2.374      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      2.398      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      2.398      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      2.422      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      2.422      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      2.446      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      2.446      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      2.470      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      2.470      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      2.494      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      2.494      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      2.576      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      2.576      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      2.600      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      2.600      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      2.624      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      2.624      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      2.648      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      2.648      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      2.672      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      2.672      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      2.696      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      2.696      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      2.720      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      2.720      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      2.744      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      2.744      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      2.826      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      2.826      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      2.885      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.473      1.473  R        clock network delay
    Info (332115):     26.426     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.885
    Info (332115): Data Required Time :    26.426
    Info (332115): Slack              :    23.541 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.541
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.541 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.091      1.591  F        clock network delay
    Info (332115):     14.153      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.153      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.153      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.442      0.289 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.442      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.466      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.466      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.490      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.490      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.514      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.514      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.538      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.538      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.562      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.562      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.586      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.586      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.668      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.668      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.692      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.692      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.716      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.716      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.740      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.740      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.764      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.764      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.788      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.788      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.812      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.812      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.836      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.836      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     14.948      0.112 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     14.948      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     14.972      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     14.972      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     14.996      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     14.996      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     15.020      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     15.020      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     15.044      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     15.044      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.068      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.068      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.092      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.092      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.116      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.116      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.198      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.198      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.222      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.222      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.246      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.246      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.270      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.270      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.294      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.294      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.318      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.318      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.342      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.342      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.366      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.366      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.448      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.448      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.507      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.095      1.595  F        clock network delay
    Info (332115):     39.048     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.507
    Info (332115): Data Required Time :    39.048
    Info (332115): Slack              :    23.541 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.124
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.124 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_READ_STATE1
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4~portb_address_reg1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.646      1.146  F        clock network delay
    Info (332115):     13.708      0.062     uTco  ddlctrlr:inst|BLOCK_READ_STATE1
    Info (332115):     13.708      0.000 RR  CELL  inst|BLOCK_READ_STATE1|regout
    Info (332115):     14.628      0.920 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|ram_read_address[1]~1|dataa
    Info (332115):     14.798      0.170 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|ram_read_address[1]~1|combout
    Info (332115):     15.612      0.814 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a4|portbaddr[1]
    Info (332115):     15.677      0.065 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4~portb_address_reg1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.441      2.941  F        clock network delay
    Info (332115):     15.553      0.112      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a4~portb_address_reg1
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.677
    Info (332115): Data Required Time :    15.553
    Info (332115): Slack              :     0.124 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.172
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.172 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): To Node      : ddlctrlr:inst|OPEN_DATA_1
    Info (332115): Launch Clock : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332115):      1.181      1.181 RR    IC  inst|OPEN_DATA_1|adatasdata
    Info (332115):      1.375      0.194 RR  CELL  ddlctrlr:inst|OPEN_DATA_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.128      1.128  R        clock network delay
    Info (332115):      1.203      0.075      uTh  ddlctrlr:inst|OPEN_DATA_1
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.375
    Info (332115): Data Required Time :     1.203
    Info (332115): Slack              :     0.172 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.195      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      1.195      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      1.195      0.000 RR    IC  inst7|QB[0]~1|datae
    Info (332115):      1.335      0.140 RR  CELL  inst7|QB[0]~1|combout
    Info (332115):      1.335      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      1.432      0.097 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.208      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.432
    Info (332115): Data Required Time :     1.208
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|END_STATE
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.126      1.126  R        clock network delay
    Info (332115):      1.188      0.062     uTco  L0_DELAY:inst68|END_STATE
    Info (332115):      1.188      0.000 FF  CELL  inst68|END_STATE|regout
    Info (332115):      1.188      0.000 FF    IC  inst68|DELAY_SM~2|datae
    Info (332115):      1.328      0.140 FR  CELL  inst68|DELAY_SM~2|combout
    Info (332115):      1.328      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      1.425      0.097 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.126      1.126  R        clock network delay
    Info (332115):      1.201      0.075      uTh  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.425
    Info (332115): Data Required Time :     1.201
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.473      1.473  R        clock network delay
    Info (332115):      1.535      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115):      1.535      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|regout
    Info (332115):      1.535      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|datad
    Info (332115):      1.867      0.332 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|sumout
    Info (332115):      1.867      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|datain
    Info (332115):      1.926      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.473      1.473  R        clock network delay
    Info (332115):      1.548      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.926
    Info (332115): Data Required Time :     1.548
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.091      1.591  F        clock network delay
    Info (332115):     14.153      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.153      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.153      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.485      0.332 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.485      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.544      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.091      1.591  F        clock network delay
    Info (332115):     14.166      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.544
    Info (332115): Data Required Time :    14.166
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.956
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.956 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.195      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.195      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.576      0.381 RR    IC  inst20|dataf
    Info (332115):      1.594      0.018 RR  CELL  inst20|combout
    Info (332115):      1.773      0.179 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      1.791      0.018 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.913      0.122 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.276      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.279      1.154  F        clock network delay
    Info (332115):      4.232     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.276
    Info (332115): Data Required Time :     4.232
    Info (332115): Slack              :     1.956 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.898
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.898 
    Info (332115): ===================================================================
    Info (332115): From Node    : AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115): To Node      : ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.152      1.152  R        clock network delay
    Info (332115):      1.214      0.062     uTco  AUTO_RESET_MODULE:inst54|AUTO_RESETn
    Info (332115):      1.214      0.000 FF  CELL  inst54|AUTO_RESETn|regout
    Info (332115):      1.680      0.466 FF    IC  inst64|dataf
    Info (332115):      1.698      0.018 FR  CELL  inst64|combout
    Info (332115):      2.922      1.224 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      2.922      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.348      0.426 RR    IC  inst|SEND_LAST_SEGMENT_WORD_2|aclr
    Info (332115):      3.711      0.363 RF  CELL  ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.656      1.156  F        clock network delay
    Info (332115):     13.609     -0.047     uTsu  ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.711
    Info (332115): Data Required Time :    13.609
    Info (332115): Slack              :     9.898 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.545
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.545 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.652      1.152  F        clock network delay
    Info (332115):     13.714      0.062     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     13.714      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     14.152      0.438 RR    IC  inst|WRITE_fbTEN_pulse~0|dataf
    Info (332115):     14.170      0.018 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     14.700      0.530 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     15.063      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     25.655      0.655  R        clock network delay
    Info (332115):     25.608     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.063
    Info (332115): Data Required Time :    25.608
    Info (332115): Slack              :    10.545 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.802
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.802 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_ALL
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.660      1.160  F        clock network delay
    Info (332115):     88.722      0.062     uTco  ddlctrlr:inst|END_ALL
    Info (332115):     88.722      0.000 RR  CELL  inst|END_ALL|regout
    Info (332115):     89.282      0.560 RR    IC  inst|LOCAL_BUS_REG[18]~0|dataf
    Info (332115):     89.300      0.018 RR  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):     89.946      0.646 RR    IC  inst|LOCAL_BUS_REG[9]|aclr
    Info (332115):     90.309      0.363 RF  CELL  ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.158      1.158  R        clock network delay
    Info (332115):    101.111     -0.047     uTsu  ddlctrlr:inst|LOCAL_BUS_REG[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.309
    Info (332115): Data Required Time :   101.111
    Info (332115): Slack              :    10.802 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.256
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.256 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     37.945      0.445 FF    IC  inst20|datac
    Info (332115):     38.039      0.094 FR  CELL  inst20|combout
    Info (332115):     39.064      1.025 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     39.064      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     39.455      0.391 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     39.818      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.121      1.121  R        clock network delay
    Info (332115):     51.074     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    39.818
    Info (332115): Data Required Time :    51.074
    Info (332115): Slack              :    11.256 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.652
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.652 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.153      1.153  R        clock network delay
    Info (332115):      1.215      0.062     uTco  inst67
    Info (332115):      1.215      0.000 RR  CELL  inst67|regout
    Info (332115):      2.033      0.818 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.396      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.095      1.595  F        clock network delay
    Info (332115):     14.048     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.396
    Info (332115): Data Required Time :    14.048
    Info (332115): Slack              :    11.652 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 24.267
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 24.267 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.153      1.153  R        clock network delay
    Info (332115):      1.215      0.062     uTco  inst67
    Info (332115):      1.215      0.000 RR  CELL  inst67|regout
    Info (332115):      1.792      0.577 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[7]|aclr
    Info (332115):      2.155      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.469      1.469  R        clock network delay
    Info (332115):     26.422     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.155
    Info (332115): Data Required Time :    26.422
    Info (332115): Slack              :    24.267 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.264
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.264 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.512      0.512 RR    IC  inst|LOCAL_BUS_REG[18]~0|datad
    Info (332115):      0.622      0.110 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      1.135      0.513 FF    IC  inst|LOCAL_BUS_REG[14]|aclr
    Info (332115):      1.498      0.363 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.159      1.159  R        clock network delay
    Info (332115):      1.234      0.075      uTh  ddlctrlr:inst|LOCAL_BUS_REG[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.498
    Info (332115): Data Required Time :     1.234
    Info (332115): Slack              :     0.264 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.307
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.307 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.000      0.000 RR    IC  inst7|RESET_COUNTER[26]~0|datae
    Info (332115):     25.140      0.140 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     26.153      1.013 FF    IC  inst7|RESET_COUNTER[1]|aclr
    Info (332115):     26.516      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.134      1.134  F        clock network delay
    Info (332115):     26.209      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.516
    Info (332115): Data Required Time :    26.209
    Info (332115): Slack              :     0.307 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|SEGMENT_WORD_COUNTER[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.513      0.513 RR    IC  inst|SEGMENT_WORD_COUNTER[11]~0|datad
    Info (332115):      0.623      0.110 RF  CELL  inst|SEGMENT_WORD_COUNTER[11]~0|combout
    Info (332115):      1.235      0.612 FF    IC  inst|SEGMENT_WORD_COUNTER[0]|aclr
    Info (332115):      1.598      0.363 FR  CELL  ddlctrlr:inst|SEGMENT_WORD_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.158      1.158  R        clock network delay
    Info (332115):      1.233      0.075      uTh  ddlctrlr:inst|SEGMENT_WORD_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.598
    Info (332115): Data Required Time :     1.233
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.472
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.472 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.153      1.153  R        clock network delay
    Info (332115):      1.215      0.062     uTco  inst67
    Info (332115):      1.215      0.000 RR  CELL  inst67|regout
    Info (332115):      1.657      0.442 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[17]|aclr
    Info (332115):      2.020      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.473      1.473  R        clock network delay
    Info (332115):      1.548      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.020
    Info (332115): Data Required Time :     1.548
    Info (332115): Slack              :     0.472 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.793
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.793 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.520      0.520 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):      0.630      0.110 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      1.160      0.530 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      1.523      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.655      0.655  R        clock network delay
    Info (332115):      0.730      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.523
    Info (332115): Data Required Time :     0.730
    Info (332115): Slack              :     0.793 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.818
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.818 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.195      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.195      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.656      0.461 RR    IC  inst11|aclr
    Info (332115):      2.019      0.363 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.126      1.126  R        clock network delay
    Info (332115):      1.201      0.075      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.019
    Info (332115): Data Required Time :     1.201
    Info (332115): Slack              :     0.818 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.096
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.096 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.153      1.153  R        clock network delay
    Info (332115):     26.215      0.062     uTco  inst67
    Info (332115):     26.215      0.000 RR  CELL  inst67|regout
    Info (332115):     26.899      0.684 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     27.262      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.091      1.591  F        clock network delay
    Info (332115):     14.166      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.262
    Info (332115): Data Required Time :    14.166
    Info (332115): Slack              :    13.096 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.901      0.424 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.279      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.026      0.424 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.404      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.448 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.747      0.395 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.064      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.247      0.395 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.564      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.136      0.136 RR    IC  inst|WRITE_fbTEN|dataf
    Info (332113):      0.154      0.018 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.277      0.123 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      0.655      0.378 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.636      0.136 FF    IC  inst|WRITE_fbTEN|dataf
    Info (332113):     12.654      0.018 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     12.777      0.123 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     13.155      0.378 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      0.651      0.651 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      0.651      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      1.091      0.440 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      1.469      0.378 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.151      0.651 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.151      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     13.591      0.440 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.969      0.378 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.311      0.811 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.311      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.713      0.402 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.091      0.378 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.811      0.811 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.811      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.213      0.402 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.591      0.378 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.755      0.403 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.133      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.755      0.403 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.133      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.946      0.594 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     51.116      0.170 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     52.276      1.160 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     52.276      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.686      0.410 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.996      0.310 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.946      0.594 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    101.116      0.170 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    102.276      1.160 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    102.276      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.686      0.410 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.996      0.310 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Mon Apr 14 16:09:33 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


