---
title: "System Verilog"
date: "2025-08-04"
thumbnail: "/assets/img/thumbnail/sv.jpg"
---

# ì´ë¡ 
---
í•©ì„± í›„ setup time slack < 0 ë¬¸ì œê°€ ìƒê¸´ë‹¤ëŠ” ê±´, ë°ì´í„°ê°€ ë ˆì§€ìŠ¤í„°ì— ë„ì°©í•˜ê¸°ê¹Œì§€ ì‹œê°„ì´ ë„ˆë¬´ ì˜¤ë˜ ê±¸ë ¤ì„œ í´ëŸ­ íƒ€ì´ë°ì„ ë§ì¶”ì§€ ëª»í•œë‹¤ëŠ” ëœ»ì´ì•¼. ì¦‰, Setup Time Violationì´ ë°œìƒí•œ ê±°ì§€.
ì´ê±¸ í•´ê²°í•˜ë ¤ë©´ ê²°êµ­ ìŠ¬ë™(Slack)ì„ ì–‘ìˆ˜ë¡œ ë§Œë“¤ë„ë¡ íšŒë¡œë¥¼ ê°œì„ í•´ì•¼ í•´.

âœ… 1. ê°œë… ì •ë¦¬

ğŸ“Œ Slackì´ë€?

Slack = í´ëŸ­ ì£¼ê¸° - (Data arrival time - Clock skew)

    Slack < 0 â†’ Setup timing violation ë°œìƒ
    Slack â‰¥ 0 â†’ íƒ€ì´ë° ì¡°ê±´ ì¶©ì¡± (met)

âœ… 2. Slack (Setup Time Violation) ì›ì¸ ìš”ì•½

|ì›ì¸|ì„¤ëª…|
|---|---|
|ë…¼ë¦¬ ê²½ë¡œê°€ ë„ˆë¬´ ê¸¸ë‹¤|ì¡°í•© ë¡œì§ì´ ê¹Šì–´ì„œ data arrival timeì´ ê¸¸ì–´ì§|
|Fan-outì´ ë§ë‹¤|í•˜ë‚˜ì˜ ì‹ í˜¸ê°€ ì—¬ëŸ¬ ë¡œì§ì„ êµ¬ë™í•´ì„œ ì§€ì—° ë°œìƒ|
|Gate ì§€ì—°ì´ í¬ë‹¤|Slow cell ì‚¬ìš©, ë³µì¡í•œ ì—°ì‚° ë“±|
|Clock Skewê°€ í¬ë‹¤|Clock ë„ë‹¬ ì‹œê°„ì´ ë ˆì§€ìŠ¤í„°ë§ˆë‹¤ ë‹¤ë¦„|
|Wire delayê°€ í¼|ë°°ì¹˜ ë° ë°°ì„  ë‹¨ê³„ì—ì„œ ê²½ë¡œ ê¸¸ì´ê°€ ë„ˆë¬´ ê¸¸ì–´ì§|
|Setup time ìì²´ê°€ í¼|í”Œë¦½í”Œë¡­ì˜ íŠ¹ì„±ìƒ í•„ìš”í•œ setup timeì´ í¼|


âœ… 3. Setup Slackì„ ì¤„ì´ëŠ” (í˜¹ì€ ë©”ìš°ëŠ”) ë°©ë²•

â‘  Critical Path ë‹¨ì¶• (ë¡œì§ ìµœì í™”)
    
    ì¡°í•© ë…¼ë¦¬ê°€ ë„ˆë¬´ ê¸¸ë©´ ë¶„í•´ (ë¶„ê¸°, íŒŒì´í”„ë¼ì¸) 
        Ex. ALU, Comparator ë“±
    ë¶ˆí•„ìš”í•œ ë…¼ë¦¬ ì œê±° (logic optimization)
    shift, multiply ë“±ì˜ ë¬´ê±°ìš´ ì—°ì‚°ì€ ë¯¸ë¦¬ ê³„ì‚°í•˜ê±°ë‚˜ LUTë¡œ ëŒ€ì²´

â‘¡ íŒŒì´í”„ë¼ì¸ ì‚½ì…

    ê°€ì¥ ê°•ë ¥í•œ í•´ê²°ì±… ì¤‘ í•˜ë‚˜
    ê¸´ ì¡°í•© ê²½ë¡œë¥¼ ë‚˜ëˆ ì„œ ë ˆì§€ìŠ¤í„° ì¤‘ê°„ ì‚½ì…
    í´ëŸ­ í•˜ë‚˜ì— ì²˜ë¦¬í•  ì–‘ì„ ì¤„ì´ê³ , throughputì„ ì˜¬ë¦¼

    ğŸ“Œ ë‹¨ì : latency ì¦ê°€ (delayê°€ ìƒê¹€), FSMì´ ë³µì¡í•´ì§ˆ ìˆ˜ ìˆìŒ

â‘¢ High Drive Cell ì‚¬ìš©

    ì§€ì—°ì´ í° ê²½ë¡œì— ê³ ì† ì…€, ê³ ë“œë¼ì´ë¸Œ ì…€ì„ ë°°ì¹˜
        Ex. INV_X1 ëŒ€ì‹  INV_X4 ì‚¬ìš©
    synthesis ì‹œ constraintì— ë”°ë¼ ë„êµ¬ê°€ ìë™ ì ìš©í•˜ê¸°ë„ í•¨

â‘£ Gate Sizing (ì…€ í¬ê¸° ì¡°ì •)

    driverì˜ ë“œë¼ì´ë¸Œ ê°•ë„ë¥¼ ì¦ê°€ì‹œì¼œ delay ê°ì†Œ
    ë„ˆë¬´ í¬ë©´ ì „ë ¥, ë©´ì  ì¦ê°€ â†’ ê· í˜•ì´ ì¤‘ìš”

â‘¤ ê²½ë¡œ ë¶„í•  (Re-structuring)

    ë³µì¡í•œ pathë¥¼ ì—¬ëŸ¬ ê²½ë¡œë¡œ ë¶„ê¸°í•´ì„œ ë³‘ë ¬ ì²˜ë¦¬
        Ex. í° decoderë¥¼ ê³„ì¸µ êµ¬ì¡°ë¡œ ë¶„ë¦¬

â‘¥ Clock Skew ìµœì†Œí™”
    
    í´ëŸ­ì´ ë„ë‹¬í•˜ëŠ” ì‹œì ì´ ì„œë¡œ ë‹¤ë¥´ë©´ ìœ íš¨ ì‹œê°„ ê°ì†Œ

    CTS ë‹¨ê³„ì—ì„œ ê· ì¼í•˜ê²Œ clock ë„ë‹¬í•˜ê²Œ ì„¤ê³„

â‘¦ ë‹¤ë¥¸ í´ëŸ­ ë„ë©”ì¸ ë¶„ë¦¬ / í´ëŸ­ ì†ë„ ì¤„ì´ê¸°
    
    ë¶ˆê°€í”¼í•˜ê²Œ íƒ€ì´ë°ì´ ì•ˆ ë§ëŠ”ë‹¤ë©´:
        í•´ë‹¹ ë¸”ë¡ë§Œ í´ëŸ­ ë‚˜ëˆ ì„œ slower clock ì‚¬ìš©
        CDC ì²˜ë¦¬ ì˜ í•´ì•¼ í•¨

â‘§ Physical Optimization (ë°°ì¹˜/ë°°ì„ )

    placement & routing ë‹¨ê³„ì—ì„œ ê²½ë¡œë¥¼ ì§§ê²Œ í•˜ë„ë¡ ì œì•½ ì„¤ì •
    Net Delay ì¤„ì´ê¸°

âœ… 4. Tool ìƒì—ì„œ í•˜ëŠ” ì¡°ì¹˜ (Synthesis/Vivado ê¸°ì¤€)

    set_max_delay ì œì•½ ì¬ì¡°ì •
    compile_ultra, optimize_registers, retime ì˜µì…˜ ì‚¬ìš©
    report_timing ë¶„ì„ í›„ critical path íƒ€ê²ŸíŒ…

    Vivadoë¼ë©´:
    report_timing -sort_by group -max_paths 10
    
âœ… ê²°ë¡ : ì–´ë–»ê²Œ slack ë¬¸ì œë¥¼ í•´ê²°í• ê¹Œ?

|ë°©ë²•|ìš”ì•½|
|---|---|
|ì¡°í•© ê²½ë¡œ ì¤„ì´ê¸°|ë¡œì§ ë‹¨ìˆœí™”, íŒŒì´í”„ë¼ì¸, ë³‘ë ¬í™”|
|ì…€ í¬ê¸° ì¡°ì ˆ|ê³ ì† ì…€/ê³ ë“œë¼ì´ë¸Œ ì…€ë¡œ ë³€ê²½|
|ë¬¼ë¦¬ì  ìµœì í™”|ë°°ì¹˜/ë°°ì„  ê²½ë¡œ ë‹¨ì¶•, ë ˆì´ì•„ì›ƒ ì¡°ì •|
|íˆ´ ì˜µì…˜ í™œìš©|ìë™ retiming, compile_ultra|
|í´ëŸ­ ì „ëµ|clock skew ì¡°ì ˆ, slower clock ë¶„ë¦¬|