# üó∫Ô∏è Roadmap: RISC-V SoC (System on a Chip)

Este documento rastreia o status de desenvolvimento do SoC RISC-V, desde a refatora√ß√£o do Core at√© a implementa√ß√£o na FPGA e desenvolvimento da HAL.

---

## üü° Fase 0: Core Single-Cycle (Conclu√≠do)
*Arquitetura base onde cada instru√ß√£o termina em 1 ciclo de clock. Serviu para valida√ß√£o inicial da l√≥gica.*

- [x] **Datapath (`datapath.vhd`)**
  - [x] Execu√ß√£o direta: `PC` -> `IMem` -> `Decoder` -> `RegFile` -> `ALU` -> `DMem` -> `WB`.
  - [x] Unidade de Branch combinacional (`branch_unit.vhd`).
- [x] **Controle (`control.vhd`)**
  - [x] Decodifica√ß√£o combinacional de `Opcode` (7 bits) para sinais `ALUSrc`, `MemtoReg`, `RegWrite`.
- [x] **Valida√ß√£o**
  - [x] Testes unit√°rios com instru√ß√µes R-Type, I-Type, Load/Store e Branch.

---

## üü¢ Fase 1: Refatora√ß√£o Multi-Cycle (Conclu√≠do)
*Introdu√ß√£o de m√°quina de estados para suportar clocks mais altos (reduzir caminho cr√≠tico), reutiliza√ß√£o de recursos e permitir o uso de mem√≥rias s√≠ncronas (como BRAM)*

- [x] **Infraestrutura do Projeto**
  - [x] Limpeza e reestrutura√ß√£o de diret√≥rios (`rtl/core`, `rtl/soc`, `rtl/perips`).
  - [x] Atualiza√ß√£o do `makefile` e scripts de simula√ß√£o.
  - [x] Separa√ß√£o de arquivos de teste (`sim/core`).

- [x] **Datapath Multi-Cycle (RTL)**
  - [x] **Registradores de Barreira (`datapath.vhd`)**
      - [x] `IR` (Instruction Register) com sinal `IRWrite`.
      - [x] `MDR` (Memory Data Register) para capturar dados da mem√≥ria.
      - [x] `ALUOut` para armazenar endere√ßos calculados ou resultados parciais.
      - [x] `Reg A` e `Reg B` para estabilizar entradas da ALU.
  - [x] **FSM (`main_fsm.vhd`)**
      - [x] Estados definidos: `S_FETCH` -> `S_DECODE` -> (`S_EXEC_R` | `S_MEM_ADDR` | `S_BRANCH`...) -> `S_WB`.
      - [x] Controle de PC: `PCWrite` (incondicional) e `PCWriteCond` (Branches).
  - [x] **Modulariza√ß√£o do Controle**
      - [x] Separa√ß√£o em `main_fsm`, `control_decoder` e `alu_decoder`.
  - [x] Implementa√ß√£o de PC com *Write Enable*.

- [x] **Unidade de Controle (FSM)**
  - [x] Modulariza√ß√£o em `main_fsm`, `control_decoder` e `alu_decoder`.
  - [x] Defini√ß√£o e implementa√ß√£o dos estados (Fetch, Decode, Exec, Mem, WB).
  - [x] Integra√ß√£o no `control_top.vhd`.

- [x] **Integra√ß√£o do Processador**
  - [x] Conex√£o `datapath` + `control_top` em `processor_top.vhd`.

---

## üü° Fase 2: Infraestrutura do SoC (Conclu√≠do)
*Cria√ß√£o do barramento e sistema de mem√≥ria para suportar o processador. Integra√ß√£o do Core com o mundo exterior.*

- [x] **Barramento e Mem√≥ria**
  - [x] `bus_interconnect`: Decodifica√ß√£o de endere√ßos (ROM, RAM, Perif√©ricos).
  - [x] `boot_rom`: Mem√≥ria de programa (Read-Only) para boot.
  - [x] `dual_port_ram`: Mem√≥ria principal (Instru√ß√£o/Dados).
  - [x] Linker Script (`link_soc.ld`) apontando para RAM em `0x80000000`.

- [x] **Mapa de Mem√≥ria (`bus_interconnect.vhd`)**
  - [x] `0x00000000` - `0x00000FFF`: Boot ROM (4KB) [Read-Only].
  - [x] `0x10000000` - `0x10000FFF`: Perif√©ricos (IO Mapped).
  - [x] `0x80000000` - `0x80000FFF`: Main RAM (Dual Port).

- [x] **Perif√©ricos B√°sicos**
  - [x] `uart_controller`: Tx e Rx funcionais.
  - [x] `gpio_controller`: controle b√°sico dos LEDs e SWs.

- [x] **Top Level do Sistema**
  - [x] `soc_top`: Instancia√ß√£o de Core, Barramento, Mem√≥rias e UART.

---

## üü¢ Fase 3: Deployment FPGA & Toolchain (Conclu√≠do)
*Ferramentas de s√≠ntese, implementa√ß√£o e carga de software.*

- [x] **S√≠ntese (`build.tcl`)**
  - [x] Target: Artix-7 (`xc7a100tcsg324-1`).
  - [x] Estrat√©gia: `flatten_hierarchy rebuilt` e `retiming` ativado.
  - [x] Constraints: `pins.xdc` mapeando Clock, Reset, UART e LEDs.

- [x] **Bootloader (`boot.c`)**
  - [x] Protocolo: Handshake "Magic Word" (`0xCAFEBABE`) -> Recebe Size -> Grava na RAM.
  - [x] Jump para User App em `0x80000800`.

- [x] **Host Tool (`upload.py`)**
  - [x] Script Python para enviar bin√°rios via Serial.

---

## üü† Fase 3: Perif√©ricos e IO (Em Progresso)
*Expans√£o das capacidades de entrada e sa√≠da do sistema.*

- [ ] **Controlador de GPIO V2** (`gpio_controller.vhd`)
  - [ ] Implementar registradores de dire√ß√£o (DDR) e dados (PORT/PIN).
  - [ ] Conectar aos LEDs/SWs/BTNs no Top Level.

- [ ] **Controlador de Interrup√ß√µes (Opcional/Futuro)**
  - [ ] Adicionar suporte b√°sico a interrup√ß√µes externas (UART/GPIO).
  - [ ] Implementar registrador CSR `mie` e `mip` no Core.

---

## üîµ Fase 4: Software & HAL (A Fazer)
*Camada de abstra√ß√£o de hardware para facilitar o desenvolvimento de aplica√ß√µes.*

### 4.1. Defini√ß√µes de Baixo N√≠vel
- [x] **Memory Map Header**
  - [x] Criar/Atualizar `sw/platform/bsp/memory_map.h` com endere√ßos base finais.
  - [x] Definir offsets de registradores (ex: `UART_TX_REG`, `GPIO_DATA_REG`).

### 4.2. Hardware Abstraction Layer (HAL)
- [x] **HAL UART** (`hal_uart.c/h`)
  - [x] `void hal_uart_putc(char c);`
  - [x] `char hal_uart_getc();`
  - [x] `int hal_uart_has_data();`
- [ ] **HAL GPIO** (`hal_gpio.c/h`)
  - [ ] `void hal_gpio_pin_mode(int pin, int mode);`
  - [ ] `void hal_gpio_write(int pin, int value);`
  - [ ] `int hal_gpio_read(int pin);`

### 4.3. Aplica√ß√µes e Testes
- [x] **Bootloader Assembly** (Salto inicial para RAM).
- [ ] **Portar Aplica√ß√µes de Teste**
  - [ ] Adaptar `hello.c` para usar a nova HAL.
  - [x] Recompilar `fibonacci.c` para a arquitetura de mem√≥ria do SoC.

---

## üî¥ Fase 5: FPGA e S√≠ntese (A Fazer)
*Levar o design para o hardware f√≠sico.*

- [x] **Constraints**
  - [x] Criar `.xdc` mapeando pinos da placa (Clock 100MHz, Reset, pinos UART USB, LEDs).
- [x] **Fluxo de Build**
  - [x] Criar script Tcl (`build.tcl`) para s√≠ntese, implementa√ß√£o e gera√ß√£o de bitstream (Vivado).
  - [x] Integrar comandos de FPGA no `makefile` (`make fpga`).
- [x] **Teste em Hardware**
  - [x] Upload do bitstream.
  - [x] Upload do software via UART (usando script Python ou Bootloader).
