{"hands_on_practices": [{"introduction": "要从闪存中读取或写入数据，我们首先需要一种机制来精确选择目标存储单元的位置。行解码器正是扮演这个“守门人”角色的关键组合逻辑电路。这个练习将引导你设计一个基础的2到4行解码器，这是理解任何存储系统（包括闪存）寻址原理的第一步。[@problem_id:1936179]", "problem": "闪存系统中的一个关键组件是行解码器，它负责选择特定的字线，以启用对一行存储单元的读取或写入。考虑一个包含四条不同字线的闪存阵列的简化模型。我们需要为此阵列设计一个2-4行解码器的组合逻辑。\n\n该解码器有三个输入：\n1.  两条地址线 $A_1$ 和 $A_0$，它们共同构成一个两位二进制数 $(A_1A_0)_2$，用于指定选择哪条字线。\n2.  一个高电平有效的使能信号 $E$。只有当 $E$ 处于高逻辑电平（1）时，解码器才被激活。\n\n该解码器有四个输出，对应四条字线：$WL_0, WL_1, WL_2, WL_3$。\n\n解码器的行为如下：\n- 当使能信号 $E$ 为低电平（0）时，所有四个字线输出必须为低电平（0）。\n- 当使能信号 $E$ 为高电平（1）时，解码器使用地址输入 $(A_1A_0)_2$ 来选择唯一的一条字线。被选中的字线输出被驱动为高电平（1），而所有其他字线输出保持低电平（0）。\n- 地址 $(00)_2$ 选择 $WL_0$。\n- 地址 $(01)_2$ 选择 $WL_1$。\n- 地址 $(10)_2$ 选择 $WL_2$。\n- 地址 $(11)_2$ 选择 $WL_3$。\n\n你的任务是，根据输入 $A_1, A_0$ 和 $E$，确定四个字线输出的简化布尔逻辑表达式。你的最终答案应以一个 $1 \\times 4$ 行矩阵的形式给出，该矩阵按特定顺序包含 $WL_0, WL_1, WL_2$ 和 $WL_3$ 的表达式。使用上划线表示逻辑非（例如 $\\overline{A}$），`+` 符号表示逻辑或，并置表示逻辑与（例如 $AB$ 代表 $A$ 与 $B$）。", "solution": "当使能输入为低电平时，解码器必须输出全零。在布尔代数中，这一要求可以通过将每个输出与使能信号 $E$ 进行逻辑与运算来满足。因此，对于每条字线 $WL_{k}$，我们写作 $WL_{k}=E\\cdot f_{k}(A_{1},A_{0})$，其中只有当地址选择 $WL_{k}$ 时，$f_{k}$ 的值才为 $1$，否则为 $0$。\n\n对于地址 $(A_{1}A_{0})_{2}$：\n- 只有当 $A_{1}=0$ 且 $A_{0}=0$ 时才选择 $WL_{0}$，这由最小项 $\\overline{A_{1}}\\overline{A_{0}}$ 表示。因此 $WL_{0}=E\\overline{A_{1}}\\overline{A_{0}}$。\n- 只有当 $A_{1}=0$ 且 $A_{0}=1$ 时才选择 $WL_{1}$，这由最小项 $\\overline{A_{1}}A_{0}$ 表示。因此 $WL_{1}=E\\overline{A_{1}}A_{0}$。\n- 只有当 $A_{1}=1$ 且 $A_{0}=0$ 时才选择 $WL_{2}$，这由最小项 $A_{1}\\overline{A_{0}}$ 表示。因此 $WL_{2}=EA_{1}\\overline{A_{0}}$。\n- 只有当 $A_{1}=1$ 且 $A_{0}=1$ 时才选择 $WL_{3}$，这由最小项 $A_{1}A_{0}$ 表示。因此 $WL_{3}=EA_{1}A_{0}$。\n\n这些表达式已经是简化形式，因为每个输出都是由 $E$ 门控的单个最小项。因此，按 $(WL_{0},WL_{1},WL_{2},WL_{3})$ 顺序排列的所需 $1\\times 4$ 行矩阵为\n$$\\begin{pmatrix}\nE\\overline{A_{1}}\\overline{A_{0}}  E\\overline{A_{1}}A_{0}  EA_{1}\\overline{A_{0}}  EA_{1}A_{0}\n\\end{pmatrix}.$$", "answer": "$$\\boxed{\\begin{pmatrix}E\\overline{A_{1}}\\overline{A_{0}}  E\\overline{A_{1}}A_{0}  EA_{1}\\overline{A_{0}}  EA_{1}A_{0}\\end{pmatrix}}$$", "id": "1936179"}, {"introduction": "在数字逻辑层面之下，存储单元的'0'和'1'状态对应着具体的物理特性。本练习通过一个简化模型，将闪存单元视为一个开关，让你运用基本的电路理论来计算读取电压。通过这种方式，你将亲身体验从模拟电压值到数字逻辑状态的转换过程，从而深入理解NOR型闪存的读取原理。[@problem_id:1936150]", "problem": "在一个简化的 NOR 结构闪存阵列模型中，存储单元的状态由其电阻表示。一个已擦除的单元表现为一个具有低“导通电阻” $R_{on}$ 的闭合开关，而一个已编程的单元表现为一个具有高“关断电阻” $R_{off}$ 的断开开关。\n\n考虑这样一个阵列中的单根位线 (BL)。该位线通过一个上拉电阻 $R_{pullup}$ 连接到电源电压 $V_{dd}$。两个存储单元，单元 1 和单元 2，并联连接在该位线与地（$V_{ss} = 0 \\text{ V}$）之间。为读取这些单元，它们各自的控制线被置为有效，将它们连接到位线上。\n\n假设单元 1 已被擦除，单元 2 已被编程。给定以下参数：\n- 电源电压, $V_{dd} = 2.5 \\text{ V}$\n- 上拉电阻, $R_{pullup} = 50 \\text{ k}\\Omega$\n- 单元导通电阻, $R_{on} = 10 \\text{ k}\\Omega$\n- 单元关断电阻, $R_{off} = 5.0 \\text{ M}\\Omega$\n\n计算位线上的稳态电压 $V_{BL}$。答案以伏特为单位，并四舍五入到三位有效数字。", "solution": "位线通过一个上拉电阻驱动，并有两个单元接地；当单元 1 被擦除且单元 2 被编程时，对地的等效电阻是 $R_{\\text{on}}$ 和 $R_{\\text{off}}$ 的并联组合：\n$$\nR_{\\text{eq}}=\\left(\\frac{1}{R_{\\text{on}}}+\\frac{1}{R_{\\text{off}}}\\right)^{-1}=\\frac{R_{\\text{on}}R_{\\text{off}}}{R_{\\text{on}}+R_{\\text{off}}}.\n$$\n使用给定值，\n$$\nR_{\\text{eq}}=\\frac{(10\\times 10^{3})(5.0\\times 10^{6})}{10\\times 10^{3}+5.0\\times 10^{6}}=\\frac{5.0\\times 10^{10}}{5.01\\times 10^{6}}=\\left(\\frac{5.0}{5.01}\\right)\\times 10^{4}\\approx 9.98004\\times 10^{3}.\n$$\n位线电压由分压器决定：\n$$\nV_{\\text{BL}}=V_{dd}\\frac{R_{\\text{eq}}}{R_{\\text{pullup}}+R_{\\text{eq}}}.\n$$\n代入数值，\n$$\nV_{\\text{BL}}=2.5\\times \\frac{9.98004\\times 10^{3}}{5.0\\times 10^{4}+9.98004\\times 10^{3}}=2.5\\times \\frac{1}{6.01}\\approx 0.415973,\n$$\n四舍五入到三位有效数字为 $0.416$。", "answer": "$$\\boxed{0.416}$$", "id": "1936150"}, {"introduction": "与NOR结构不同，NAND闪存将存储单元串联起来，形成了独特的阵列结构，这带来了不同的性能和成本优势。理解这种串行路径的工作方式对于掌握现代闪存技术至关重要。这个练习提出了一个实际的故障场景——字线“固定为0”故障，挑战你运用NAND读取操作的知识来诊断其后果，从而锻炼你在复杂系统中的问题分析能力。[@problem_id:1936188]", "problem": "与非门（NAND）闪存阵列由串联的浮栅金属氧化物半导体场效应晶体管（MOSFET）串构成，其中每个晶体管作为一个存储单元。单元的状态由其阈值电压 $V_{th}$ 决定。一个被擦除的单元，代表逻辑'1'，具有较低的阈值电压 $V_{th1}$。一个被编程的单元，代表逻辑'0'，具有较高的阈值电压 $V_{th0}$。\n\n对串中特定单元的读取操作涉及以下电压施加：\n1.  选定单元的控制栅，连接到其字线，接收读取电压 $V_{read}$。\n2.  同一串中所有其他未选定单元的字线被驱动至一个高的通过电压 $V_{pass}$。\n3.  连接到串一端的位线被预充电到一个正电压，另一端的源极线保持在0V。\n\n逻辑值是通过在设定的时间后感测位线电压来确定的。如果串导通电流，位线会放电，这被感测为逻辑'1'。如果串不导通，位线保持充电状态，这被感测为逻辑'0'。电压的设置满足 $V_{th1}  0  V_{read}  V_{th0}  V_{pass}$。\n\n考虑一个由16个单元（C0到C15）组成的NAND串，它们分别连接到字线WL0到WL15。对单元C9（在WL9上）发起了一次读取操作。然而，WL5的字线驱动电路存在一个故障，导致其“固定为0”，这意味着WL5上的电压被永久保持在0V。所有其他未选定的字线（WL0-WL4、WL6-WL8、WL10-WL15）正确接收通过电压 $V_{pass}$，而选定的字线WL9正确接收读取电压 $V_{read}$。\n\n假设目标单元C9处于擦除状态（逻辑'1'），而故障字线上的单元C5处于编程状态（逻辑'0'），感测放大器读取到的逻辑值是什么？\n\nA. 逻辑'1'，因为目标单元C9被擦除，因此是导通的。\n\nB. 逻辑'1'，因为除了C5之外，串中的所有其他单元都是导通的，产生的部分放电被解释为'1'。\n\nC. 逻辑'0'，因为WL5上的故障阻止了目标单元C9被正确偏置，导致其默认读取为'0'状态。\n\nD. 逻辑'0'，因为在固定为0的字线上的已编程单元C5是不导通的，从而中断了整个串的电流路径。\n\nE. 结果不确定，因为固定为0的故障在感测放大器中造成了竞争条件。", "solution": "在NAND串中，只有当每个串联的NMOS单元都开启时，读取电流才会流动。对于一个NMOS单元，其导通条件近似为\n$$\nV_{gs} \\ge V_{th}.\n$$\n在读取期间：\n- 选定单元接收 $V_{g} = V_{read}$，其中 $V_{th1}  0  V_{read}  V_{th0}$。\n- 所有未选定单元名义上接收 $V_{g} = V_{pass}$，其中 $V_{pass} > V_{th0}$。\n- 位线被预充电到一个正电压，源极线保持在 $0$V。\n\n因此：\n1. 对于处于擦除状态的选定单元C9，其阈值为 $V_{th} = V_{th1}$。由于 $V_{read} > V_{th1}$ (根据 $V_{th1}  0  V_{read}$)，选定单元开启。\n2. 对于每个被正确偏置的未选定单元 $i \\ne 5,9$，有 $V_{g} = V_{pass}$ 且 $V_{pass} > V_{th0} \\ge V_{th,i}$，因此这些单元都会开启，无论其数据状态如何。\n3. 对于故障字线WL5，永久有 $V_{g} = 0$。单元C5已被编程，所以 $V_{th} = V_{th0}$。因此其栅源电压满足\n$$\nV_{gs} \\le 0 - V_{s} \\le 0  V_{th0},\n$$\n因此C5是关闭的。因为NAND串是一个串联路径，单个关闭的晶体管会阻断整个串的电流。\n\n由于串联电流路径在C5处被中断，位线无法放电，并保持在其预充电电平。根据读取约定，未放电的位线被感测为逻辑'0'。正确的原因是在固定为0的字线上的已编程单元C5不导通并中断了路径，而不是选定的单元未被正确偏置。\n\n因此，正确选项是D。", "answer": "$$\\boxed{D}$$", "id": "1936188"}]}