Partition Merge report for MC68K
Thu Feb 06 01:37:37 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Thu Feb 06 01:37:37 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; MC68K                                       ;
; Top-level Entity Name           ; MC68K                                       ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 2005                                        ;
; Total pins                      ; 238                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,365,552                                   ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                   ;
+---------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------+---------+
; Name                                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                 ; Details ;
+---------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------+---------+
; Dram:inst2|M68kDramController_Verilog:inst1|Clock ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3] ; N/A     ;
; DRAM_DQ[0]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[0]                                                                        ; N/A     ;
; DRAM_DQ[0]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[0]                                                                        ; N/A     ;
; DRAM_DQ[10]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[10]                                                                       ; N/A     ;
; DRAM_DQ[10]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[10]                                                                       ; N/A     ;
; DRAM_DQ[11]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[11]                                                                       ; N/A     ;
; DRAM_DQ[11]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[11]                                                                       ; N/A     ;
; DRAM_DQ[12]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[12]                                                                       ; N/A     ;
; DRAM_DQ[12]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[12]                                                                       ; N/A     ;
; DRAM_DQ[13]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[13]                                                                       ; N/A     ;
; DRAM_DQ[13]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[13]                                                                       ; N/A     ;
; DRAM_DQ[14]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[14]                                                                       ; N/A     ;
; DRAM_DQ[14]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[14]                                                                       ; N/A     ;
; DRAM_DQ[15]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[15]                                                                       ; N/A     ;
; DRAM_DQ[15]~input                                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[15]                                                                       ; N/A     ;
; DRAM_DQ[1]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[1]                                                                        ; N/A     ;
; DRAM_DQ[1]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[1]                                                                        ; N/A     ;
; DRAM_DQ[2]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[2]                                                                        ; N/A     ;
; DRAM_DQ[2]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[2]                                                                        ; N/A     ;
; DRAM_DQ[3]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[3]                                                                        ; N/A     ;
; DRAM_DQ[3]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[3]                                                                        ; N/A     ;
; DRAM_DQ[4]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[4]                                                                        ; N/A     ;
; DRAM_DQ[4]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[4]                                                                        ; N/A     ;
; DRAM_DQ[5]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[5]                                                                        ; N/A     ;
; DRAM_DQ[5]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[5]                                                                        ; N/A     ;
; DRAM_DQ[6]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[6]                                                                        ; N/A     ;
; DRAM_DQ[6]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[6]                                                                        ; N/A     ;
; DRAM_DQ[7]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[7]                                                                        ; N/A     ;
; DRAM_DQ[7]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[7]                                                                        ; N/A     ;
; DRAM_DQ[8]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[8]                                                                        ; N/A     ;
; DRAM_DQ[8]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[8]                                                                        ; N/A     ;
; DRAM_DQ[9]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[9]                                                                        ; N/A     ;
; DRAM_DQ[9]~input                                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[9]                                                                        ; N/A     ;
; IRQ2_L                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ2_L                                                                            ; N/A     ;
; IRQ2_L                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ2_L                                                                            ; N/A     ;
; IRQ2_L~input                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ2_L                                                                            ; N/A     ;
; IRQ2_L~input                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ2_L                                                                            ; N/A     ;
; IRQ4_L                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ4_L                                                                            ; N/A     ;
; IRQ4_L                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ4_L                                                                            ; N/A     ;
; IRQ4_L~input                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ4_L                                                                            ; N/A     ;
; IRQ4_L~input                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; IRQ4_L                                                                            ; N/A     ;
; RS232_RxData                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RS232_RxData                                                                      ; N/A     ;
; RS232_RxData                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RS232_RxData                                                                      ; N/A     ;
; RS232_RxData~input                                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RS232_RxData                                                                      ; N/A     ;
; RS232_RxData~input                                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RS232_RxData                                                                      ; N/A     ;
; Reset_L                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; Reset_L                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; Reset_L~input                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; Reset_L~input                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; Reset_L~inputCLKENA0                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; Reset_L~inputCLKENA0                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_L                                                                           ; N/A     ;
; SW[0]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[0]                                                                             ; N/A     ;
; SW[0]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[0]                                                                             ; N/A     ;
; SW[1]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[1]                                                                             ; N/A     ;
; SW[1]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[1]                                                                             ; N/A     ;
; SW[2]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[2]                                                                             ; N/A     ;
; SW[2]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[2]                                                                             ; N/A     ;
; SW[3]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[3]                                                                             ; N/A     ;
; SW[3]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[3]                                                                             ; N/A     ;
; SW[4]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[4]                                                                             ; N/A     ;
; SW[4]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[4]                                                                             ; N/A     ;
; SW[5]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[5]                                                                             ; N/A     ;
; SW[5]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[5]                                                                             ; N/A     ;
; SW[6]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[6]                                                                             ; N/A     ;
; SW[6]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[6]                                                                             ; N/A     ;
; SW[7]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[7]                                                                             ; N/A     ;
; SW[7]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[7]                                                                             ; N/A     ;
; SW[8]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[8]                                                                             ; N/A     ;
; SW[8]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[8]                                                                             ; N/A     ;
; SW[9]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[9]                                                                             ; N/A     ;
; SW[9]~input                                       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; SW[9]                                                                             ; N/A     ;
; TraceRequest_L                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; TraceRequest_L                                                                    ; N/A     ;
; TraceRequest_L                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; TraceRequest_L                                                                    ; N/A     ;
; TraceRequest_L~input                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; TraceRequest_L                                                                    ; N/A     ;
; TraceRequest_L~input                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; TraceRequest_L                                                                    ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|gnd                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; auto_signaltap_0|vcc                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                               ; N/A     ;
; inst10                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; inst10                                                                            ; N/A     ;
; inst10                                            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; inst10                                                                            ; N/A     ;
; inst10~0                                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; inst10~0                                                                          ; N/A     ;
; inst10~0                                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; inst10~0                                                                          ; N/A     ;
; ~GND                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; GND                                                                               ; N/A     ;
; ~GND                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; GND                                                                               ; N/A     ;
+---------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                       ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1982    ; 84               ; 418                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 3810    ; 151              ; 387                            ; 0                              ;
;     -- 7 input functions                    ; 120     ; 1                ; 8                              ; 0                              ;
;     -- 6 input functions                    ; 963     ; 30               ; 68                             ; 0                              ;
;     -- 5 input functions                    ; 883     ; 27               ; 90                             ; 0                              ;
;     -- 4 input functions                    ; 700     ; 15               ; 73                             ; 0                              ;
;     -- <=3 input functions                  ; 1144    ; 78               ; 148                            ; 0                              ;
; Memory ALUT usage                           ; 0       ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0       ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1132    ; 120              ; 753                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
;                                             ;         ;                  ;                                ;                                ;
; I/O pins                                    ; 233     ; 0                ; 0                              ; 5                              ;
; I/O registers                               ; 0       ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 2360432 ; 0                ; 5120                           ; 0                              ;
; Total block memory implementation bits      ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0       ; 0                ; 0                              ; 1                              ;
;                                             ;         ;                  ;                                ;                                ;
; Connections                                 ;         ;                  ;                                ;                                ;
;     -- Input Connections                    ; 2315    ; 180              ; 1186                           ; 1                              ;
;     -- Registered Input Connections         ; 1566    ; 130              ; 851                            ; 0                              ;
;     -- Output Connections                   ; 103     ; 496              ; 34                             ; 3049                           ;
;     -- Registered Output Connections        ; 8       ; 496              ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Internal Connections                        ;         ;                  ;                                ;                                ;
;     -- Total Connections                    ; 27809   ; 1484             ; 4421                           ; 3078                           ;
;     -- Registered Connections               ; 8562    ; 1209             ; 2960                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; External Connections                        ;         ;                  ;                                ;                                ;
;     -- Top                                  ; 36      ; 261              ; 74                             ; 2047                           ;
;     -- sld_hub:auto_hub                     ; 261     ; 20               ; 237                            ; 158                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 74      ; 237              ; 64                             ; 845                            ;
;     -- hard_block:auto_generated_inst       ; 2047    ; 158              ; 845                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Partition Interface                         ;         ;                  ;                                ;                                ;
;     -- Input Ports                          ; 40      ; 78               ; 189                            ; 6                              ;
;     -- Output Ports                         ; 212     ; 95               ; 95                             ; 17                             ;
;     -- Bidir Ports                          ; 18      ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Registered Ports                            ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 3                ; 85                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 55               ; 81                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 1                ; 13                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 30               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 21                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 48               ; 44                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 53               ; 58                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 47               ; 83                             ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                ;
+-------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; AS_L                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AS_L                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AS_L~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[0]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[0]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[0]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[10]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[10]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[10]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[11]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[11]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[11]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[12]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[12]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[12]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[13]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[13]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[13]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[14]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[14]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[14]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[15]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[15]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[15]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[16]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[16]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[16]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[17]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[17]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[17]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[18]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[18]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[18]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[19]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[19]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[19]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[1]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[1]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[1]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[20]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[20]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[20]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[21]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[21]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[21]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[22]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[22]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[22]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[23]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[23]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[23]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[24]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[24]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[24]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[25]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[25]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[25]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[26]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[26]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[26]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[27]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[27]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[27]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[28]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[28]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[28]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[29]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[29]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[29]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[2]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[2]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[2]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[30]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[30]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[30]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[31]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[31]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[31]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[3]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[3]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[3]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[4]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[4]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[4]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[5]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[5]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[5]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[6]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[6]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[6]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[7]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[7]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[7]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[8]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[8]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[8]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; AddressBus[9]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[9]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[9]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; BG_L                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- BG_L                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- BG_L~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; CLOCK_50                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; CPUClock                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CPUClock                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CPUClock~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Can0_RX                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- Can0_RX                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Can0_RX~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Can0_TX                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Can0_TX                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Can0_TX~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Can1_RX                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- Can1_RX                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Can1_RX~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Can1_TX                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Can1_TX                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Can1_TX~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; CanBusSelect_H                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CanBusSelect_H                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CanBusSelect_H~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[0]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[0]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[0]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[10]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[10]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[10]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[11]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[11]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[11]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[12]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[12]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[12]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[13]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[13]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[13]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[14]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[14]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[14]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[15]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[15]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[15]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[1]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[1]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[1]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[2]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[2]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[2]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[3]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[3]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[3]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[4]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[4]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[4]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[5]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[5]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[5]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[6]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[6]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[6]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[7]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[7]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[7]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[8]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[8]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[8]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusIn[9]                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[9]                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[9]~output                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[0]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[0]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[0]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[10]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[10]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[10]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[11]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[11]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[11]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[12]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[12]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[12]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[13]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[13]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[13]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[14]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[14]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[14]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[15]                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[15]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[15]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[1]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[1]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[1]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[2]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[2]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[2]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[3]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[3]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[3]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[4]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[4]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[4]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[5]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[5]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[5]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[6]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[6]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[6]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[7]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[7]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[7]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[8]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[8]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[8]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DataBusOut[9]                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[9]                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[9]~output                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DramDtack_L                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DramDtack_L                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramDtack_L~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; DramRamSelect_H                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DramRamSelect_H                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramRamSelect_H~output                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Dtack_L                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Dtack_L                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Dtack_L~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; GraphicsSelect_L                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GraphicsSelect_L                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GraphicsSelect_L~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX0[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX1[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX2[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX3[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX4[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; HEX5[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; IOSelect_H                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IOSelect_H                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IOSelect_H~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; IRQ2_L                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRQ2_L                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ2_L~input                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; IRQ4_L                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRQ4_L                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ4_L~input                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Contrast_DE1                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Contrast_DE1                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Contrast_DE1~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[0]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[0]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[0]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[1]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[1]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[1]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[2]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[2]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[2]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[3]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[3]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[3]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[4]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[4]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[4]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[5]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[5]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[5]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[6]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[6]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[6]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_Data[7]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_Data[7]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_Data[7]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_E                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_E                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_E~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_RS                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RS                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RS~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LCD_RW                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RW                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RW~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LDS_L                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LDS_L                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LDS_L~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[2]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[3]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[4]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[5]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[6]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[7]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[8]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; LEDR[9]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; RS232_RxData                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RS232_RxData                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RS232_RxData~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; RS232_TxData                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RS232_TxData                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RS232_TxData~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; RW                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RW                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RW~output                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; RamSelect_H                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RamSelect_H                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RamSelect_H~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; ResetOut                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ResetOut                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ResetOut~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; Reset_L                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- Reset_L                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Reset_L~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; RomSelect_H                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RomSelect_H                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RomSelect_H~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SCL                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SCL                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SCL~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; SDA                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SDA                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SDA~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                     ;           ;               ;          ;                                            ;
; SSN_O[0]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSN_O[0]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSN_O[0]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[0]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[1]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[2]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[3]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[4]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[5]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[6]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[7]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[8]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; SW[9]                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; TraceRequest_L                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TraceRequest_L                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TraceRequest_L~input                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; UDS_L                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UDS_L                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UDS_L~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_BLANK_N                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[4]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[5]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[6]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[7]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_CLK                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[4]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[5]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[6]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[7]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_HS                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[4]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[5]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[6]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[7]                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_SYNC_N                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; VGA_VS                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.inst16_inst11_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; miso_i                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- miso_i                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- miso_i~input                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; mosi_o                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- mosi_o                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- mosi_o~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.inst2_inst1_Clock                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                     ;           ;               ;          ;                                            ;
; sck_o                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sck_o                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sck_o~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                     ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                          ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                             ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2817                                                                              ;
;                                             ;                                                                                   ;
; Combinational ALUT usage for logic          ; 4348                                                                              ;
;     -- 7 input functions                    ; 129                                                                               ;
;     -- 6 input functions                    ; 1061                                                                              ;
;     -- 5 input functions                    ; 1000                                                                              ;
;     -- 4 input functions                    ; 788                                                                               ;
;     -- <=3 input functions                  ; 1370                                                                              ;
;                                             ;                                                                                   ;
; Dedicated logic registers                   ; 2005                                                                              ;
;                                             ;                                                                                   ;
; I/O pins                                    ; 238                                                                               ;
; Total MLAB memory bits                      ; 0                                                                                 ;
; Total block memory bits                     ; 2365552                                                                           ;
;                                             ;                                                                                   ;
; Total DSP Blocks                            ; 0                                                                                 ;
;                                             ;                                                                                   ;
; Total PLLs                                  ; 4                                                                                 ;
;     -- PLLs                                 ; 4                                                                                 ;
;                                             ;                                                                                   ;
; Maximum fan-out node                        ; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0] ;
; Maximum fan-out                             ; 1276                                                                              ;
; Total fan-out                               ; 32801                                                                             ;
; Average fan-out                             ; 4.51                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_uvj1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                          ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_uvj1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                          ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_uvj1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                          ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_uvj1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                          ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst11|altsyncram:altsyncram_component|altsyncram_v3k1:auto_generated|altsyncram_hol2:altsyncram1|ALTSYNCRAM                                                ; AUTO ; True Dual Port   ; 16384        ; 16           ; 16384        ; 16           ; 262144 ; ./output/lab1debugmonitor.mif ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                             ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM                                                             ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                          ;
; Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; 64           ; 24           ; 64           ; 24           ; 1536   ; ColourPallette_2PortRam.mif   ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_eb84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 40           ; 128          ; 40           ; 5120   ; None                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Feb 06 01:37:35 2025
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MC68K -c MC68K --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 113 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 23 node(s), including 0 DDIO, 4 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "Can0_RX"
    Warning (15610): No output dependent on input pin "Can1_RX"
    Warning (15610): No output dependent on input pin "miso_i"
Info (21057): Implemented 5881 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 202 output pins
    Info (21060): Implemented 18 bidirectional pins
    Info (21061): Implemented 5218 logic cells
    Info (21064): Implemented 416 RAM segments
    Info (21065): Implemented 4 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4790 megabytes
    Info: Processing ended: Thu Feb 06 01:37:37 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


