
---
layout: post
title: SRAM과 DRAM
description: 속도와 가격, 용량의 관계
comments: true
tags: [Computer Structure]
---

**Memory가 가져야 할 특성**
1.	속도
Memory의 speed는 processing unit의 것과 비슷해야 함
processor cycle time (200ps ~ 160ps)


3.	용량
MIPS – 4GB, 상용 서버의 경우 훨씬 많음
Fast & Large!
Memory Technologies – Cell technology : 비트를 어떻게 저장?

비교
|DFF (24 transistors)	|SRAM (6 transistors)	|DRAM (1 transistor, 1 capacitor)|
|--|--|--|
| 속도 빠름  |<->|   속도 느림 |
| 가격 높음 |<-> | 가격 낮음 |
| Storage cell 큼 |<-> | 작음 |

속도	~100ps	100ps to few ns
(수십 사이클)	~100ns (수백 사이클)
비고	RF(용량 필요 x 속도 필요 o)
pipeline DFF	..

## ***SRAM : Static Random Access Memory***

용어정리

- Static : 전원 잘 공급되고 있다면 시간이 지나도 값이 변하지 않는다는 뜻
- Inverter : 덕분에 시간에 robust한 특성 생성
- Access transistor : 켜서 값을 가져오는 용도
- Row select : 원하는 메모리의 값을 가져오는 역할
- Bit line : data 이동 위한 wire

**Read	Write** 과정
1.	Bitline의 값을 1(vdd)로 설정
= precharge 한다.
2.	Access transistor On
(row select = 1)
Bitline에 가해지는 미세한 변화.. 
(조금 내려가고, 조금 올라가고..)
3.	Bitlines’ 이 차이 확인
(e.g, 1 0 이면 1, 0 1 이면 0)	1.	Strongly overwrite bitlines
4.	Turn on access transistors
(row select = 1)
의 집합이… -> SRAM의 전체 구조
 
5.	Address 일부가 decoder input > output이 원하는 “row!!!”를 select
6.	Bit-cells drive bitlines
7.	Diff. sensing and column select – 주소의 나머지 부분 & mux로
8.	Precharge all bitlines (다음 read or write를 위함)

Pros : 주변부 mux, decoder의 transistor 필요하긴 하나 용량이 커지면 커질수록 DFF보다 transistor 필요 개수 우월함. 

Cons : 그러나 그럴수록 Wire 길어지므로 DFF보다는 느리게 됨.

## ***DRAM : Dynamic Random Access Memory***

**기억 상실병**? – DRAM
(1 cell = 6 transistors = two inverters (2 * 2) + two access transistors (2))

축전지를 사용하므로 - **'방전'**, 저장한 값이 사라질 수 있다. – ‘refresh’ 과정 필요

Recall. 1 Cell = 1 transistor + 1 capacitor
 

**Read Write 과정..**

1. Precharge a bitline to “Vdd/2” 
(SRAM 절반)
2. 	Access transistor ON
(Row select = 1)
Vdd/2이므로 capacitor가 1, 0 임에 따라 전자의 이동에 의해 bitline의 값이 각각 조금씩 올라가고 내려간다.*
3. 	이 “조금씩”을 Sense amplifier가 감지해서 0 과 1로 변환	1.	Overwrite bitlines
4. Access transistor 키기

결과	
전자가 쌓이거나 빠진다.
capacitor가 1의 경우일 때 0.5 vdd로 전자가 이동


ex. Capacitor가 0의 경우일 때 0.5 vdd ‘에서’ 전자가 이동

DRAM Refresh 
Capacitor의 지속적인 방전이 발생 – 값 손실 

Read data -> strongly write the data again
Retention time 걸쳐서 refresh

Cannot use DRAM during refresh -> why it’s slow!
SRAM	DRAM
 	 
Strong drive by inverter
Bit – differential sensing	Weak Drive with capacitor
Single – bitline sensing

(SRAM 상보적인 출력 나온다는 측면에서 DFF와 비슷한데 전압 강하를 사용한다는 부분, 또 그에 의한 변화를 Sense Amplifier로 활용한다는 점이 차이점. 생각보다 물리적인 부분이 많이 개입되는 듯)
