{
  "module_name": "infracfg.h",
  "hash_id": "3e9cc16ad1022f329b162c784f0379de5fcf7f5594b054c61209aed893a88e77",
  "original_prompt": "Ingested from linux-6.6.14/include/linux/soc/mediatek/infracfg.h",
  "human_readable_source": " \n#ifndef __SOC_MEDIATEK_INFRACFG_H\n#define __SOC_MEDIATEK_INFRACFG_H\n\n#define MT8195_TOP_AXI_PROT_EN_STA1                     0x228\n#define MT8195_TOP_AXI_PROT_EN_1_STA1                   0x258\n#define MT8195_TOP_AXI_PROT_EN_SET\t\t\t0x2a0\n#define MT8195_TOP_AXI_PROT_EN_CLR                      0x2a4\n#define MT8195_TOP_AXI_PROT_EN_1_SET                    0x2a8\n#define MT8195_TOP_AXI_PROT_EN_1_CLR                    0x2ac\n#define MT8195_TOP_AXI_PROT_EN_MM_SET                   0x2d4\n#define MT8195_TOP_AXI_PROT_EN_MM_CLR                   0x2d8\n#define MT8195_TOP_AXI_PROT_EN_MM_STA1                  0x2ec\n#define MT8195_TOP_AXI_PROT_EN_2_SET                    0x714\n#define MT8195_TOP_AXI_PROT_EN_2_CLR                    0x718\n#define MT8195_TOP_AXI_PROT_EN_2_STA1                   0x724\n#define MT8195_TOP_AXI_PROT_EN_VDNR_SET                 0xb84\n#define MT8195_TOP_AXI_PROT_EN_VDNR_CLR                 0xb88\n#define MT8195_TOP_AXI_PROT_EN_VDNR_STA1                0xb90\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_SET               0xba4\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_CLR               0xba8\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_STA1              0xbb0\n#define MT8195_TOP_AXI_PROT_EN_VDNR_2_SET               0xbb8\n#define MT8195_TOP_AXI_PROT_EN_VDNR_2_CLR               0xbbc\n#define MT8195_TOP_AXI_PROT_EN_VDNR_2_STA1              0xbc4\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET       0xbcc\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR       0xbd0\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA1      0xbd8\n#define MT8195_TOP_AXI_PROT_EN_MM_2_SET                 0xdcc\n#define MT8195_TOP_AXI_PROT_EN_MM_2_CLR                 0xdd0\n#define MT8195_TOP_AXI_PROT_EN_MM_2_STA1                0xdd8\n\n#define MT8195_TOP_AXI_PROT_EN_VDOSYS0\t\t\tBIT(6)\n#define MT8195_TOP_AXI_PROT_EN_VPPSYS0\t\t\tBIT(10)\n#define MT8195_TOP_AXI_PROT_EN_MFG1\t\t\tBIT(11)\n#define MT8195_TOP_AXI_PROT_EN_MFG1_2ND\t\t\tGENMASK(22, 21)\n#define MT8195_TOP_AXI_PROT_EN_VPPSYS0_2ND\t\tBIT(23)\n#define MT8195_TOP_AXI_PROT_EN_1_MFG1\t\t\tGENMASK(20, 19)\n#define MT8195_TOP_AXI_PROT_EN_1_CAM\t\t\tBIT(22)\n#define MT8195_TOP_AXI_PROT_EN_2_CAM\t\t\tBIT(0)\n#define MT8195_TOP_AXI_PROT_EN_2_MFG1_2ND\t\tGENMASK(6, 5)\n#define MT8195_TOP_AXI_PROT_EN_2_MFG1\t\t\tBIT(7)\n#define MT8195_TOP_AXI_PROT_EN_2_AUDIO\t\t\t(BIT(9) | BIT(11))\n#define MT8195_TOP_AXI_PROT_EN_2_ADSP\t\t\t(BIT(12) | GENMASK(16, 14))\n#define MT8195_TOP_AXI_PROT_EN_MM_CAM\t\t\t(BIT(0) | BIT(2) | BIT(4))\n#define MT8195_TOP_AXI_PROT_EN_MM_IPE\t\t\tBIT(1)\n#define MT8195_TOP_AXI_PROT_EN_MM_IMG\t\t\tBIT(3)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS0\t\tGENMASK(21, 17)\n#define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1\t\tGENMASK(8, 5)\n#define MT8195_TOP_AXI_PROT_EN_MM_VENC\t\t\t(BIT(9) | BIT(11))\n#define MT8195_TOP_AXI_PROT_EN_MM_VENC_CORE1\t\t(BIT(10) | BIT(12))\n#define MT8195_TOP_AXI_PROT_EN_MM_VDEC0\t\t\tBIT(13)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDEC1\t\t\tBIT(14)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1_2ND\t\tBIT(22)\n#define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1_2ND\t\tBIT(23)\n#define MT8195_TOP_AXI_PROT_EN_MM_CAM_2ND\t\tBIT(24)\n#define MT8195_TOP_AXI_PROT_EN_MM_IMG_2ND\t\tBIT(25)\n#define MT8195_TOP_AXI_PROT_EN_MM_VENC_2ND\t\tBIT(26)\n#define MT8195_TOP_AXI_PROT_EN_MM_WPESYS\t\tBIT(27)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDEC0_2ND\t\tBIT(28)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDEC1_2ND\t\tBIT(29)\n#define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1\t\tGENMASK(31, 30)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0_2ND\t\t(GENMASK(1, 0) | BIT(4) | BIT(11))\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VENC\t\tBIT(2)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VENC_CORE1\t\t(BIT(3) | BIT(15))\n#define MT8195_TOP_AXI_PROT_EN_MM_2_CAM\t\t\t(BIT(5) | BIT(17))\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS1\t\t(GENMASK(7, 6) | BIT(18))\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0\t\tGENMASK(9, 8)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VDOSYS1\t\tBIT(10)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2_2ND\t\tBIT(12)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0_2ND\t\tBIT(13)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS_2ND\t\tBIT(14)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_IPE\t\t\tBIT(16)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2\t\tBIT(21)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0\t\tBIT(22)\n#define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS\t\tGENMASK(24, 23)\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_EPD_TX\t\tBIT(1)\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_DP_TX\t\tBIT(2)\n#define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P0\t\t(BIT(11) | BIT(28))\n#define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P1\t\t(BIT(12) | BIT(29))\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P0\tBIT(13)\n#define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P1\tBIT(14)\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1\t(BIT(17) | BIT(19))\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0\tBIT(20)\n#define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0\tBIT(21)\n\n#define MT8192_TOP_AXI_PROT_EN_STA1\t\t\t0x228\n#define MT8192_TOP_AXI_PROT_EN_1_STA1\t\t\t0x258\n#define MT8192_TOP_AXI_PROT_EN_SET\t\t\t0x2a0\n#define MT8192_TOP_AXI_PROT_EN_CLR\t\t\t0x2a4\n#define MT8192_TOP_AXI_PROT_EN_1_SET\t\t\t0x2a8\n#define MT8192_TOP_AXI_PROT_EN_1_CLR\t\t\t0x2ac\n#define MT8192_TOP_AXI_PROT_EN_MM_SET\t\t\t0x2d4\n#define MT8192_TOP_AXI_PROT_EN_MM_CLR\t\t\t0x2d8\n#define MT8192_TOP_AXI_PROT_EN_MM_STA1\t\t\t0x2ec\n#define MT8192_TOP_AXI_PROT_EN_2_SET\t\t\t0x714\n#define MT8192_TOP_AXI_PROT_EN_2_CLR\t\t\t0x718\n#define MT8192_TOP_AXI_PROT_EN_2_STA1\t\t\t0x724\n#define MT8192_TOP_AXI_PROT_EN_VDNR_SET\t\t\t0xb84\n#define MT8192_TOP_AXI_PROT_EN_VDNR_CLR\t\t\t0xb88\n#define MT8192_TOP_AXI_PROT_EN_VDNR_STA1\t\t0xb90\n#define MT8192_TOP_AXI_PROT_EN_MM_2_SET\t\t\t0xdcc\n#define MT8192_TOP_AXI_PROT_EN_MM_2_CLR\t\t\t0xdd0\n#define MT8192_TOP_AXI_PROT_EN_MM_2_STA1\t\t0xdd8\n\n#define MT8192_TOP_AXI_PROT_EN_DISP\t\t\t(BIT(6) | BIT(23))\n#define MT8192_TOP_AXI_PROT_EN_CONN\t\t\t(BIT(13) | BIT(18))\n#define MT8192_TOP_AXI_PROT_EN_CONN_2ND\t\t\tBIT(14)\n#define MT8192_TOP_AXI_PROT_EN_MFG1\t\t\tGENMASK(22, 21)\n#define MT8192_TOP_AXI_PROT_EN_1_CONN\t\t\tBIT(10)\n#define MT8192_TOP_AXI_PROT_EN_1_MFG1\t\t\tBIT(21)\n#define MT8192_TOP_AXI_PROT_EN_1_CAM\t\t\tBIT(22)\n#define MT8192_TOP_AXI_PROT_EN_2_CAM\t\t\tBIT(0)\n#define MT8192_TOP_AXI_PROT_EN_2_ADSP\t\t\tBIT(3)\n#define MT8192_TOP_AXI_PROT_EN_2_AUDIO\t\t\tBIT(4)\n#define MT8192_TOP_AXI_PROT_EN_2_MFG1\t\t\tGENMASK(6, 5)\n#define MT8192_TOP_AXI_PROT_EN_2_MFG1_2ND\t\tBIT(7)\n#define MT8192_TOP_AXI_PROT_EN_MM_CAM\t\t\t(BIT(0) | BIT(2))\n#define MT8192_TOP_AXI_PROT_EN_MM_DISP\t\t\t(BIT(0) | BIT(2) | \\\n\t\t\t\t\t\t\tBIT(10) | BIT(12) | \\\n\t\t\t\t\t\t\tBIT(14) | BIT(16) | \\\n\t\t\t\t\t\t\tBIT(24) | BIT(26))\n#define MT8192_TOP_AXI_PROT_EN_MM_CAM_2ND\t\t(BIT(1) | BIT(3))\n#define MT8192_TOP_AXI_PROT_EN_MM_DISP_2ND\t\t(BIT(1) | BIT(3) | \\\n\t\t\t\t\t\t\tBIT(15) | BIT(17) | \\\n\t\t\t\t\t\t\tBIT(25) | BIT(27))\n#define MT8192_TOP_AXI_PROT_EN_MM_ISP2\t\t\tBIT(14)\n#define MT8192_TOP_AXI_PROT_EN_MM_ISP2_2ND\t\tBIT(15)\n#define MT8192_TOP_AXI_PROT_EN_MM_IPE\t\t\tBIT(16)\n#define MT8192_TOP_AXI_PROT_EN_MM_IPE_2ND\t\tBIT(17)\n#define MT8192_TOP_AXI_PROT_EN_MM_VDEC\t\t\tBIT(24)\n#define MT8192_TOP_AXI_PROT_EN_MM_VDEC_2ND\t\tBIT(25)\n#define MT8192_TOP_AXI_PROT_EN_MM_VENC\t\t\tBIT(26)\n#define MT8192_TOP_AXI_PROT_EN_MM_VENC_2ND\t\tBIT(27)\n#define MT8192_TOP_AXI_PROT_EN_MM_2_ISP\t\t\tBIT(8)\n#define MT8192_TOP_AXI_PROT_EN_MM_2_DISP\t\t(BIT(8) | BIT(12))\n#define MT8192_TOP_AXI_PROT_EN_MM_2_ISP_2ND\t\tBIT(9)\n#define MT8192_TOP_AXI_PROT_EN_MM_2_DISP_2ND\t\t(BIT(9) | BIT(13))\n#define MT8192_TOP_AXI_PROT_EN_MM_2_MDP\t\t\tBIT(12)\n#define MT8192_TOP_AXI_PROT_EN_MM_2_MDP_2ND\t\tBIT(13)\n#define MT8192_TOP_AXI_PROT_EN_VDNR_CAM\t\t\tBIT(21)\n\n#define MT8188_TOP_AXI_PROT_EN_SET\t\t\t\t0x2A0\n#define MT8188_TOP_AXI_PROT_EN_CLR\t\t\t\t0x2A4\n#define MT8188_TOP_AXI_PROT_EN_STA\t\t\t\t0x228\n#define MT8188_TOP_AXI_PROT_EN_1_SET\t\t\t\t0x2A8\n#define MT8188_TOP_AXI_PROT_EN_1_CLR\t\t\t\t0x2AC\n#define MT8188_TOP_AXI_PROT_EN_1_STA\t\t\t\t0x258\n#define MT8188_TOP_AXI_PROT_EN_2_SET\t\t\t\t0x714\n#define MT8188_TOP_AXI_PROT_EN_2_CLR\t\t\t\t0x718\n#define MT8188_TOP_AXI_PROT_EN_2_STA\t\t\t\t0x724\n\n#define MT8188_TOP_AXI_PROT_EN_MM_SET\t\t\t\t0x2D4\n#define MT8188_TOP_AXI_PROT_EN_MM_CLR\t\t\t\t0x2D8\n#define MT8188_TOP_AXI_PROT_EN_MM_STA\t\t\t\t0x2EC\n#define MT8188_TOP_AXI_PROT_EN_MM_2_SET\t\t\t\t0xDCC\n#define MT8188_TOP_AXI_PROT_EN_MM_2_CLR\t\t\t\t0xDD0\n#define MT8188_TOP_AXI_PROT_EN_MM_2_STA\t\t\t\t0xDD8\n\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET\t\t\t0xB84\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR\t\t\t0xB88\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA\t\t\t0xB90\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET\t\t0xBCC\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR\t\t0xBD0\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA\t\t0xBD8\n\n#define MT8188_TOP_AXI_PROT_EN_MFG1_STEP1\t\t\tBIT(11)\n#define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP2\t\t\tBIT(7)\n#define MT8188_TOP_AXI_PROT_EN_1_MFG1_STEP3\t\t\tBIT(19)\n#define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP4\t\t\tBIT(5)\n#define MT8188_TOP_AXI_PROT_EN_MFG1_STEP5\t\t\tGENMASK(22, 21)\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1_STEP6\tBIT(17)\n\n#define MT8188_TOP_AXI_PROT_EN_PEXTP_MAC_P0_STEP1\t\tBIT(2)\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_PEXTP_MAC_P0_STEP2\t(BIT(8) | BIT(18) | BIT(30))\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_ETHER_STEP1\t\tBIT(24)\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_HDMI_TX_STEP1\t\tBIT(20)\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP1\t\t\tGENMASK(31, 29)\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP2\t\t\t(GENMASK(4, 3) | BIT(28))\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP1\t\t(GENMASK(16, 14) | BIT(23) | \\\n\t\t\t\t\t\t\t\tBIT(27))\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP2\t\t(GENMASK(19, 17) | GENMASK(26, 25))\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP1\t\t\tGENMASK(11, 8)\n#define MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP2\t\t\tGENMASK(22, 21)\n#define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP1\t\t\tBIT(20)\n#define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP2\t\t\tBIT(12)\n#define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP1\t\tBIT(24)\n#define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP2\t\tBIT(13)\n\n#define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP1\t\t\tBIT(10)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP2\t\tGENMASK(9, 8)\n#define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP3\t\t\tBIT(23)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP4\t\t(BIT(1) | BIT(4) | BIT(11))\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0_STEP5\t(BIT(20))\n#define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS0_STEP1\t\t\t(GENMASK(18, 17) | GENMASK(21, 20))\n#define MT8188_TOP_AXI_PROT_EN_VDOSYS0_STEP2\t\t\tBIT(6)\n#define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3\tBIT(21)\n#define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP1\t\t\tGENMASK(31, 30)\n#define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP2\t\t\tBIT(22)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VDOSYS1_STEP3\t\tBIT(10)\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_DP_TX_STEP1\t\tBIT(23)\n#define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_EDP_TX_STEP1\t\tBIT(22)\n\n#define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP1\t\t\tGENMASK(6, 5)\n#define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP2\t\t\tBIT(23)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS1_STEP3\t\tBIT(18)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP1\t\t\tBIT(23)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2\t\t\tBIT(21)\n#define MT8188_TOP_AXI_PROT_EN_MM_VDEC0_STEP1\t\t\tBIT(13)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VDEC0_STEP2\t\t\tBIT(13)\n#define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP1\t\t\tBIT(14)\n#define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP2\t\t\tBIT(29)\n#define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP1\t\t\t(BIT(9) | BIT(11))\n#define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP2\t\t\tBIT(26)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_VENC_STEP3\t\t\tBIT(2)\n#define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP1\t\t(BIT(1) | BIT(3))\n#define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP2\t\tBIT(25)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_VCORE_STEP3\t\tBIT(16)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP1\t\tGENMASK(27, 26)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP2\t\tGENMASK(25, 24)\n#define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP1\t\t(BIT(2) | BIT(4))\n#define MT8188_TOP_AXI_PROT_EN_2_CAM_VCORE_STEP2\t\tBIT(0)\n#define MT8188_TOP_AXI_PROT_EN_1_CAM_VCORE_STEP3\t\tBIT(22)\n#define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP4\t\tBIT(24)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_VCORE_STEP5\t\tBIT(17)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP1\t\tGENMASK(31, 30)\n#define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP2\t\t\tBIT(2)\n#define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP3\t\tGENMASK(29, 28)\n#define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP4\t\t\tBIT(1)\n\n#define MT8188_SMI_COMMON_CLAMP_EN_STA\t\t\t\t0x3C0\n#define MT8188_SMI_COMMON_CLAMP_EN_SET\t\t\t\t0x3C4\n#define MT8188_SMI_COMMON_CLAMP_EN_CLR\t\t\t\t0x3C8\n\n#define MT8188_SMI_COMMON_SMI_CLAMP_DIP_TO_VDO0\t\t\tGENMASK(3, 1)\n#define MT8188_SMI_COMMON_SMI_CLAMP_DIP_TO_VPP1\t\t\tGENMASK(2, 1)\n#define MT8188_SMI_COMMON_SMI_CLAMP_IPE_TO_VPP1\t\t\tBIT(0)\n\n#define MT8188_SMI_COMMON_SMI_CLAMP_CAM_SUBA_TO_VPP0\t\tGENMASK(3, 2)\n#define MT8188_SMI_COMMON_SMI_CLAMP_CAM_SUBB_TO_VDO0\t\tGENMASK(3, 2)\n\n#define MT8188_SMI_LARB10_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB11A_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB11C_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB12_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB11B_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB15_RESET_ADDR\t\t\t\t0xC\n#define MT8188_SMI_LARB16B_RESET_ADDR\t\t\t\t0xA0\n#define MT8188_SMI_LARB17B_RESET_ADDR\t\t\t\t0xA0\n#define MT8188_SMI_LARB16A_RESET_ADDR\t\t\t\t0xA0\n#define MT8188_SMI_LARB17A_RESET_ADDR\t\t\t\t0xA0\n\n#define MT8188_SMI_LARB10_RESET\t\t\t\t\tBIT(0)\n#define MT8188_SMI_LARB11A_RESET\t\t\t\tBIT(0)\n#define MT8188_SMI_LARB11C_RESET\t\t\t\tBIT(0)\n#define MT8188_SMI_LARB12_RESET\t\t\t\t\tBIT(8)\n#define MT8188_SMI_LARB11B_RESET\t\t\t\tBIT(0)\n#define MT8188_SMI_LARB15_RESET\t\t\t\t\tBIT(0)\n#define MT8188_SMI_LARB16B_RESET\t\t\t\tBIT(4)\n#define MT8188_SMI_LARB17B_RESET\t\t\t\tBIT(4)\n#define MT8188_SMI_LARB16A_RESET\t\t\t\tBIT(4)\n#define MT8188_SMI_LARB17A_RESET\t\t\t\tBIT(4)\n\n#define MT8186_TOP_AXI_PROT_EN_SET\t\t\t(0x2A0)\n#define MT8186_TOP_AXI_PROT_EN_CLR\t\t\t(0x2A4)\n#define MT8186_TOP_AXI_PROT_EN_STA\t\t\t(0x228)\n#define MT8186_TOP_AXI_PROT_EN_1_SET\t\t\t(0x2A8)\n#define MT8186_TOP_AXI_PROT_EN_1_CLR\t\t\t(0x2AC)\n#define MT8186_TOP_AXI_PROT_EN_1_STA\t\t\t(0x258)\n#define MT8186_TOP_AXI_PROT_EN_2_SET\t\t\t(0x2B0)\n#define MT8186_TOP_AXI_PROT_EN_2_CLR\t\t\t(0x2B4)\n#define MT8186_TOP_AXI_PROT_EN_2_STA\t\t\t(0x26C)\n#define MT8186_TOP_AXI_PROT_EN_3_SET\t\t\t(0x2B8)\n#define MT8186_TOP_AXI_PROT_EN_3_CLR\t\t\t(0x2BC)\n#define MT8186_TOP_AXI_PROT_EN_3_STA\t\t\t(0x2C8)\n\n \n#define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP1\t\t(GENMASK(28, 27))\n#define MT8186_TOP_AXI_PROT_EN_MFG1_STEP2\t\t(GENMASK(22, 21))\n#define MT8186_TOP_AXI_PROT_EN_MFG1_STEP3\t\t(BIT(25))\n#define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP4\t\t(BIT(29))\n \n#define MT8186_TOP_AXI_PROT_EN_1_DIS_STEP1\t\t(GENMASK(12, 11))\n#define MT8186_TOP_AXI_PROT_EN_DIS_STEP2\t\t(GENMASK(2, 1) | GENMASK(11, 10))\n \n#define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP1\t\t(BIT(23))\n#define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP2\t\t(BIT(15))\n \n#define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP1\t\t(BIT(24))\n#define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP2\t\t(BIT(16))\n \n#define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP1\t\t(GENMASK(22, 21))\n#define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP2\t\t(GENMASK(14, 13))\n \n#define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP1\t\t(BIT(31))\n#define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP2\t\t(BIT(19))\n \n#define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP1\t\t(BIT(30))\n#define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP2\t\t(BIT(17))\n \n#define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP1\t\t(BIT(17))\n#define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP2\t\t(BIT(16))\n \n#define MT8186_TOP_AXI_PROT_EN_1_CONN_ON_STEP1\t\t(BIT(18))\n#define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP2\t\t(BIT(14))\n#define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP3\t\t(BIT(13))\n#define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP4\t\t(BIT(16))\n \n#define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP1\t\t(GENMASK(12, 11))\n#define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP2\t\t(GENMASK(1, 0))\n\n#define MT8183_TOP_AXI_PROT_EN_STA1\t\t\t0x228\n#define MT8183_TOP_AXI_PROT_EN_STA1_1\t\t\t0x258\n#define MT8183_TOP_AXI_PROT_EN_SET\t\t\t0x2a0\n#define MT8183_TOP_AXI_PROT_EN_CLR\t\t\t0x2a4\n#define MT8183_TOP_AXI_PROT_EN_1_SET\t\t\t0x2a8\n#define MT8183_TOP_AXI_PROT_EN_1_CLR\t\t\t0x2ac\n#define MT8183_TOP_AXI_PROT_EN_MCU_SET\t\t\t0x2c4\n#define MT8183_TOP_AXI_PROT_EN_MCU_CLR\t\t\t0x2c8\n#define MT8183_TOP_AXI_PROT_EN_MCU_STA1\t\t\t0x2e4\n#define MT8183_TOP_AXI_PROT_EN_MM_SET\t\t\t0x2d4\n#define MT8183_TOP_AXI_PROT_EN_MM_CLR\t\t\t0x2d8\n#define MT8183_TOP_AXI_PROT_EN_MM_STA1\t\t\t0x2ec\n\n#define MT8183_TOP_AXI_PROT_EN_DISP\t\t\t(BIT(10) | BIT(11))\n#define MT8183_TOP_AXI_PROT_EN_CONN\t\t\t(BIT(13) | BIT(14))\n#define MT8183_TOP_AXI_PROT_EN_MFG\t\t\t(BIT(21) | BIT(22))\n#define MT8183_TOP_AXI_PROT_EN_CAM\t\t\tBIT(28)\n#define MT8183_TOP_AXI_PROT_EN_VPU_TOP\t\t\tBIT(27)\n#define MT8183_TOP_AXI_PROT_EN_1_DISP\t\t\t(BIT(16) | BIT(17))\n#define MT8183_TOP_AXI_PROT_EN_1_MFG\t\t\tGENMASK(21, 19)\n#define MT8183_TOP_AXI_PROT_EN_MM_ISP\t\t\t(BIT(3) | BIT(8))\n#define MT8183_TOP_AXI_PROT_EN_MM_ISP_2ND\t\tBIT(10)\n#define MT8183_TOP_AXI_PROT_EN_MM_CAM\t\t\t(BIT(4) | BIT(5) | \\\n\t\t\t\t\t\t\t BIT(9) | BIT(13))\n#define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP\t\t(GENMASK(9, 6) | \\\n\t\t\t\t\t\t\t BIT(12))\n#define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP_2ND\t\t(BIT(10) | BIT(11))\n#define MT8183_TOP_AXI_PROT_EN_MM_CAM_2ND\t\tBIT(11)\n#define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0_2ND\t(BIT(0) | BIT(2) | \\\n\t\t\t\t\t\t\t BIT(4))\n#define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1_2ND\t(BIT(1) | BIT(3) | \\\n\t\t\t\t\t\t\t BIT(5))\n#define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0\t\tBIT(6)\n#define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1\t\tBIT(7)\n\n#define MT8183_SMI_COMMON_CLAMP_EN\t\t\t0x3c0\n#define MT8183_SMI_COMMON_CLAMP_EN_SET\t\t\t0x3c4\n#define MT8183_SMI_COMMON_CLAMP_EN_CLR\t\t\t0x3c8\n\n#define MT8183_SMI_COMMON_SMI_CLAMP_DISP\t\tGENMASK(7, 0)\n#define MT8183_SMI_COMMON_SMI_CLAMP_VENC\t\tBIT(1)\n#define MT8183_SMI_COMMON_SMI_CLAMP_ISP\t\t\tBIT(2)\n#define MT8183_SMI_COMMON_SMI_CLAMP_CAM\t\t\t(BIT(3) | BIT(4))\n#define MT8183_SMI_COMMON_SMI_CLAMP_VPU_TOP\t\t(BIT(5) | BIT(6))\n#define MT8183_SMI_COMMON_SMI_CLAMP_VDEC\t\tBIT(7)\n\n#define MT8173_TOP_AXI_PROT_EN_MCI_M2\t\tBIT(0)\n#define MT8173_TOP_AXI_PROT_EN_MM_M0\t\tBIT(1)\n#define MT8173_TOP_AXI_PROT_EN_MM_M1\t\tBIT(2)\n#define MT8173_TOP_AXI_PROT_EN_MMAPB_S\t\tBIT(6)\n#define MT8173_TOP_AXI_PROT_EN_L2C_M2\t\tBIT(9)\n#define MT8173_TOP_AXI_PROT_EN_L2SS_SMI\t\tBIT(11)\n#define MT8173_TOP_AXI_PROT_EN_L2SS_ADD\t\tBIT(12)\n#define MT8173_TOP_AXI_PROT_EN_CCI_M2\t\tBIT(13)\n#define MT8173_TOP_AXI_PROT_EN_MFG_S\t\tBIT(14)\n#define MT8173_TOP_AXI_PROT_EN_PERI_M0\t\tBIT(15)\n#define MT8173_TOP_AXI_PROT_EN_PERI_M1\t\tBIT(16)\n#define MT8173_TOP_AXI_PROT_EN_DEBUGSYS\t\tBIT(17)\n#define MT8173_TOP_AXI_PROT_EN_CQ_DMA\t\tBIT(18)\n#define MT8173_TOP_AXI_PROT_EN_GCPU\t\tBIT(19)\n#define MT8173_TOP_AXI_PROT_EN_IOMMU\t\tBIT(20)\n#define MT8173_TOP_AXI_PROT_EN_MFG_M0\t\tBIT(21)\n#define MT8173_TOP_AXI_PROT_EN_MFG_M1\t\tBIT(22)\n#define MT8173_TOP_AXI_PROT_EN_MFG_SNOOP_OUT\tBIT(23)\n\n#define MT8167_TOP_AXI_PROT_EN_MM_EMI\t\tBIT(1)\n#define MT8167_TOP_AXI_PROT_EN_MCU_MFG\t\tBIT(2)\n#define MT8167_TOP_AXI_PROT_EN_CONN_EMI\t\tBIT(4)\n#define MT8167_TOP_AXI_PROT_EN_MFG_EMI\t\tBIT(5)\n#define MT8167_TOP_AXI_PROT_EN_CONN_MCU\t\tBIT(8)\n#define MT8167_TOP_AXI_PROT_EN_MCU_CONN\t\tBIT(9)\n#define MT8167_TOP_AXI_PROT_EN_MCU_MM\t\tBIT(11)\n\n#define MT2701_TOP_AXI_PROT_EN_MM_M0\t\tBIT(1)\n#define MT2701_TOP_AXI_PROT_EN_CONN_M\t\tBIT(2)\n#define MT2701_TOP_AXI_PROT_EN_CONN_S\t\tBIT(8)\n\n#define MT7622_TOP_AXI_PROT_EN_ETHSYS\t\t(BIT(3) | BIT(17))\n#define MT7622_TOP_AXI_PROT_EN_HIF0\t\t(BIT(24) | BIT(25))\n#define MT7622_TOP_AXI_PROT_EN_HIF1\t\t(BIT(26) | BIT(27) | \\\n\t\t\t\t\t\t BIT(28))\n#define MT7622_TOP_AXI_PROT_EN_WB\t\t(BIT(2) | BIT(6) | \\\n\t\t\t\t\t\t BIT(7) | BIT(8))\n\n#define INFRA_TOPAXI_PROTECTEN\t\t\t0x0220\n#define INFRA_TOPAXI_PROTECTSTA1\t\t0x0228\n#define INFRA_TOPAXI_PROTECTEN_SET\t\t0x0260\n#define INFRA_TOPAXI_PROTECTEN_CLR\t\t0x0264\n\n#define MT8192_INFRA_CTRL\t\t\t0x290\n#define MT8192_INFRA_CTRL_DISABLE_MFG2ACP\tBIT(9)\n\n#define REG_INFRA_MISC\t\t\t\t0xf00\n#define F_DDR_4GB_SUPPORT_EN\t\t\tBIT(13)\n\nint mtk_infracfg_set_bus_protection(struct regmap *infracfg, u32 mask,\n\t\tbool reg_update);\nint mtk_infracfg_clear_bus_protection(struct regmap *infracfg, u32 mask,\n\t\tbool reg_update);\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}