<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,150)" to="(320,150)"/>
    <wire from="(70,130)" to="(100,130)"/>
    <wire from="(150,170)" to="(150,240)"/>
    <wire from="(100,220)" to="(220,220)"/>
    <wire from="(150,130)" to="(200,130)"/>
    <wire from="(150,170)" to="(200,170)"/>
    <wire from="(100,130)" to="(120,130)"/>
    <wire from="(150,260)" to="(170,260)"/>
    <wire from="(200,260)" to="(220,260)"/>
    <wire from="(320,220)" to="(320,240)"/>
    <wire from="(70,240)" to="(150,240)"/>
    <wire from="(320,220)" to="(330,220)"/>
    <wire from="(320,180)" to="(330,180)"/>
    <wire from="(150,240)" to="(150,260)"/>
    <wire from="(320,150)" to="(320,180)"/>
    <wire from="(100,130)" to="(100,220)"/>
    <wire from="(280,240)" to="(320,240)"/>
    <wire from="(380,200)" to="(420,200)"/>
    <comp lib="6" loc="(289,136)" name="Text">
      <a name="text" val="W2"/>
    </comp>
    <comp lib="6" loc="(211,288)" name="Text">
      <a name="text" val="W1"/>
    </comp>
    <comp lib="6" loc="(182,247)" name="Text">
      <a name="text" val="G1"/>
    </comp>
    <comp lib="0" loc="(420,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="X"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(243,207)" name="Text">
      <a name="text" val="G3"/>
    </comp>
    <comp lib="6" loc="(297,230)" name="Text">
      <a name="text" val="W3"/>
    </comp>
    <comp lib="0" loc="(70,130)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(260,150)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(130,114)" name="Text">
      <a name="text" val="G0"/>
    </comp>
    <comp lib="6" loc="(350,167)" name="Text">
      <a name="text" val="G4"/>
    </comp>
    <comp lib="1" loc="(200,260)" name="NOT Gate"/>
    <comp lib="1" loc="(380,200)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(70,240)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(150,130)" name="NOT Gate"/>
    <comp lib="1" loc="(280,240)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(175,114)" name="Text">
      <a name="text" val="W0"/>
    </comp>
    <comp lib="6" loc="(230,114)" name="Text">
      <a name="text" val="G2"/>
    </comp>
  </circuit>
</project>
