# DISEÑOS DE PROCESADORES DE PROPOCITO ESPECIFICO EN VERILOG COMO LENGUAJE DE DESCRIPCION 

¡Bienvenidos a mi perfil de GitHub! Aquí encontrarás diseños de Verilog utilizando la herramienta vivado version 2018.3 con sus respectivos diagramas ASM, Data path's y tablas RTL. Además, estaré subiendo próximamente explicaciones detalladas de cómo resolví cada uno de estos problemas en mi canal de YouTube. ¡Espero que disfrutes de mi contenido y no dudes en contactarme si tienes alguna pregunta o sugerencia!

Problema 1:
![PROBLEMA 1](https://user-images.githubusercontent.com/74619261/209997712-5a297737-58f7-42f5-a5f8-3593583f6bc5.png)

Resultado:

Simulacion con el numero primo 659, que su cuadrado seria 434281.
![Simulacion](https://user-images.githubusercontent.com/74619261/210030153-ef77a23c-fc00-40d8-9ac6-527a84a36404.png)


