行政院國家科學委員會補助專題研究計畫
■ 成 果 報 告 
□期中進度報告 
 
應用於 GSM/WCDMA/Bluetooth之多重模式積分三角調變器之架構設計及
CMOS電路實現 
計畫類別：■ 個別型計畫 □ 整合型計畫 
計畫編號：NSC96－2221－E－218－056－ MY2 
執行期間： 96 年 8 月 1 日 至 98 年 7 月 31 日 
計畫主持人：汪輝明 
共同主持人： 
計畫參與人員：洪偉智, 黃啟原 
成果報告類型(依經費核定清單規定繳交)：□精簡報告 ■完整報告 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
□出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列管計
畫及下列情形者外，得立即公開查詢 
 ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
執行單位：南台科技大學 
中 華 民 國 98 年 7 月  31  日 
 III 
Abstract 
This is a two-year project. This is the progress report for the first year of the project. The project is 
intended to develop the system and circuit level design for multi-mode Sigma- Delta modulator (SDM) in 
GSM/WCDMA/ Bluetooth system. SDM is an important technique for high resolution analog-to-digital 
converter (ADC). SDMs use both of oversampling and noise shaping techniques. Oversampling can 
reduce the quantization noise of signal bandwidth, and noise shaping can move the quantization noise to 
high frequency band. The noise in quantization high frequency band can further be filtered by digital 
decimation filter so that the high resolution can be achieved. SDM can achieve different DR by 
oversampling ratio, modulator order, and quantizer bit number. SDM is a good choice for a multi-mode 
communication system, since bandwidth is naturally traded for resolution in such an ADC. The project 
develops a power-effective and cost-effective multi-mode SDM from system level design to circuit level 
design. The circuit design will base on switched-capacitor circuit. By using 0.18um CMOS technology, 
fabricate the IC through the help of the Chip Implement Center (CIC). 
 
keywords：Multi-bit Sigma-Delta modulator、 switched-capacitor circuit、 feedforward topology、
multi-mode 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 V 
圖目錄 
圖一、一般使用於無線通信之接收機架構 ...............................................................................................2 
圖二、multi-mode ADC 架構 .....................................................................................................................2 
圖三、3階 feedforward 之 SDM架構 ......................................................................................................3 
圖四、DR plot of designed SDM (order=3 and quantizer=4-bit) in GSM/WCDMA/Bluetooth modes .....3 
圖五、First-stage SC circuit of  SDM ........................................................................................................4 
圖六、元件誤差平均化之交換電容電路的 Monte Carlo分析 .................................................................5 
圖七、無校正技術&元件誤差平均化之交換電容電路之比較 ................................................................5 
圖八、全差動摺疊-疊接放大器 ..................................................................................................................6 
圖九、SC CMFB電路 .................................................................................................................................6 
圖十、SDM整體電路簡易圖 .....................................................................................................................7 
圖十一、Clock generator .............................................................................................................................7 
圖十二(a)、fin為 25.4kHz，fs為 13MHz，OSR為 65時的 GSM輸出頻譜圖 ......................................8 
圖十二(b)、fin為 90kHz，fs為 46.08MHz，OSR為 12時的 WCDMA輸出頻譜圖 .............................8 
圖十三(a)、fin為 25.4kHz，fs為 13MHz，OSR為 65時的 GSM輸出頻譜圖……………………… 9 
圖十四(a)、fin為 25.4kHz，fs為 13MHz，OSR為 65時的 GSM輸出頻譜圖 ......................................9 
圖十四(b)、fin為 90kHz，fs為 46.08MHz，OSR為 12時的 WCDMA輸出頻譜圖 ...........................10 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1 
一、計畫緣由 
信號在我們生活的周遭不停的發生，並以不同的方式來傳送。例如聲音、影像及顏色等，而這
些信號都是屬於類比信號，類比信號不易處理且易受雜訊的影響，所以在電路設計上困難度較高，
因此限制了系統的性能。由於數位信號處理(Digital Signal Processor, DSP)能夠提供較高可靠度、準
確度、可程式化及較低的硬體成本，部份類比信號之處理已漸漸被數位信號處理技術所取代，所以
進入數位信號處理器之前的類比/數位轉換器(Analog-to-Digital Converter，ADC)之解析度及信號處
理之速度，將是影響整個系統效能的重要元件，因此 ADC 的設計一直是一個重要的研究焦點。然
而 ADC 通常決定了整個系統的性能，所以在高速、高解析及低功率的 ADC 研究，成為目前相當
重要的課題。 
隨著無線通訊的快速發展，及為了應付愈來愈多的資料傳輸及多媒體資訊日漸普及，例如包含
聲音、影像、資料等資料傳輸，高速無線寬頻網路已成為發展趨勢。以往只提供語音傳遞的第二代
行動通訊系統-全球行動通訊系統(Global system for mobile communication, GSM)，已漸漸無法滿足
人們通信之要求，可以提供影音、及大量資料通信的第三代行動通訊系統 -寬帶碼分址系統
(Wideband Code Division Multiple Access, WCDMA) 已順勢崛起。WCDMA的傳輸速度，室內每秒
鐘可達 2MB，移動時可也可以有每秒 384KB的速度，因此不論使用視訊會議系統或是電子郵件收
發，都將猶如使用有線傳輸系統那樣方便。然而 GSM的系統仍然普遍存在著，在這世代交替之際，
這兩種規格共存是必需的現象。藍芽(Bluetooth)無線技術首先由易利信於 1994 年開發出來，1998
年由 Intel、Lucent與其他 Bluetooth Special Interest Group (SIG)會員，共同發表 Bluetooth 1.0規格，
使其成為行動設備無線連接的實質標準。各種雙模（Dual-mode）或多模（Multi-mode）的產品的
研發亦是目前及未來的趨勢[1]。 
如圖一所示為一般使用於無線通信之接收機架構。類比信號自天線端被接收後，經由一連串之
類比信號處理(analog signal processing, ASP)，這些類比信號處理功能包括高頻之濾波處理、低雜訊
放大器的信號放大、混波器的降頻處理及基頻(baseband)濾波等。由於數位信號處理(digital signal 
processing, DSP)能提供更高可信度、準確度及可程式化軟體，所以在現今數位通信接收機多採用
ADC對所處理之類比信號做數位化的轉換，最後交由 backend之 DSP做信號處理。ADC在現代的
無線通信系統的接收機設計上扮演重要的角色，在 ASP+ADC+DSP之通信系統接收機系統中，ADC
影響整個系統效能的主要元件，因此 ADC 的設計成為一個日益重要的課題。使用超取樣
(Oversampling)技術之 ADC[2]，亦稱為 Sigma-Delta ADC，有別於傳統的 Nyquist-rate ADC，如
Pipeline, Flash, …等架構，它同時採用 oversampling與雜訊移頻(noise shaping)技術，使 Sigma-Delta 
ADC有較高的動態範圍(dynamic range, DR)，不僅能提供高精確且高線性(16~20bit)轉換，且不需
較精準類比元件，使得 SDM 更容易且適於數位系統，實現在同一晶片當中而降低成本。超取樣
ADC包含一個類比調變器(稱為 Sigma-Delta Modulator, SDM)及一個處理降頻及濾波功能之數位電
路(digital decimation filter)，具備高 DR之 SDM可以簡化前端類比電路之複雜度及規格的設計，所
以 SDM所能達到之 DR是整個 Sigma-Delta ADC性能之主要關鍵因數。 
 3 
三、研究方法及成果 
本研究計劃將採用高階、多位元量化器之架構來實現此一 multi-mode SDM，在考量對 process 
sensitivity 之因素，本研究將採用單級高階之濾波器架構。配合 SDM 使用多位元量化器，可以使
SDM在比較低之 OSR條件下，仍可得到高的解析度的要求。當 SDM操作於不同之通信系統時，
也採用不同之取樣頻率，使 multi-mode SDM 可以依據其要達到之 DR 操作在最 cost-effective 及
power effective 的狀態。本 SDM 之設計目標為應用於 GSM/WCDMA/Bluetooth，其 DR 可達
84/70/66dB，由於WCDMA之 bandwidth達 1.92MHz，在 OSR=8 (取樣頻率 fs=30.72MHz)時，可達
到規格之要求，初步之設計以得知 3階 4-bit之 SDM 架構夠符合所需。當此 3階 4-bit 之 SDM 操
作於 GSM mode 時，其 fs 需設計為 ADC output data rate (=270.833KHz)之整數倍，在此設計其
fs=13MHz (OSR=48)，3階 4-bit之 SDM架構也有 84dB以上之 DR。Bluetooth之規格接近WCDMA，
設計其 fs=24MHz (OSR=12)。圖三是 3階 feedforward之 SDM 架構，為本研究預計採用之架構，
其中之 quantizer 被設計為 4-bit (m=4)，其中之 ai (i=1~3)，gi (i=1~3)，b11及 b12，分別用來決定 SDM
之 NTF 及 STF。如圖四所示為本計畫設計之 SDM 之 behavior simulation result，此 SDM 操作於
GSM/WCDMA/Bluetooth時之 OSR分別為 65、8及 12。 
 
圖三、3階 feedforward 之 SDM架構 
 
圖四、DR plot of designed SDM (order=3 and quantizer=4-bit) in GSM/WCDMA/Bluetooth modes 
 5 
 
圖六、元件誤差平均化之交換電容電路的Monte Carlo分析 
 
圖七、無校正技術&元件誤差平均化之交換電容電路之比較 
除了由 SDM輸出端之 3-bit經 internal DAC回授至第一級輸入之電路之外，其他主要元件包括
有：(一)運算放大器(OPAMP)電路，例如 Folded-Cascode及 two-stage 等 OPAMP 電路[5]而且結合
fully differential 架構，以降低共模雜訊(common-mode noise)、消除偶次諧波失真(even harmonic 
distortion)、改善供應電源排斥比(power supply rejection ratio, PSRR)以及提高 DR；在此 OPAMP的
選擇為 Folded-Cascode，並結合 SC共模回授(common-mode feedback, CMFB)，如圖八所示，圖九
為 CMFB 的電路，此 CMFB 最大的特徵在於功率消耗很低。表一為此放大器的規格。(二)高速比
較器(comparator)作為 1-bit量化器[6]。在電路設計中，將解決由於元件的非理想性所造成電路效能
 7 
 
圖十、SDM整體電路簡易圖 
SDM之 SC中需要提供 non-overlap clock source(ck1、ck2)供 SC電路中之 switch開關切換及當
OPAMP使用 SC之 common-mode feedback(CMFB)之用。所以必須設計一個由外加 clock可產生所
需要之 clock之 circuit，如圖十一所示。 
 
圖十一、Clock generator 
圖十二(a)與(b)為 GSM/WCDMA pre-simulation的輸出頻譜圖，圖十三為所設計之 SDM之佈局
平面圖，Chip Size約為 1.198×1.058 mm2，圖十四(a)與(b)為 GSM/WCDMA post-simulation的輸出
 9 
 
圖十三、佈局平面圖 
 
圖十四(a)、fin為 25.4kHz，fs為 13MHz，OSR為 65時的 GSM輸出頻譜圖 
