Fitter report for pipeline_project
Fri Nov 01 09:33:28 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Routing Usage Summary
 21. I/O Rules Summary
 22. I/O Rules Details
 23. I/O Rules Matrix
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Estimated Delay Added for Hold Timing Summary
 27. Estimated Delay Added for Hold Timing Details
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Nov 01 09:33:28 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; pipeline_project                            ;
; Top-level Entity Name           ; alu                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 327 / 18,480 ( 2 % )                        ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 106 / 224 ( 47 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 658 ) ; 0.00 % ( 0 / 658 )         ; 0.00 % ( 0 / 658 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 658 ) ; 0.00 % ( 0 / 658 )         ; 0.00 % ( 0 / 658 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 658 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/ECE/ece473/Project-Milestone1/ECE473FinalProject/output_files/pipeline_project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 327 / 18,480          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 327                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 333 / 18,480          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 0                     ;       ;
;         [b] ALMs used for LUT logic                         ; 333                   ;       ;
;         [c] ALMs used for registers                         ; 0                     ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18,480            ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 36 / 1,848            ; 2 %   ;
;     -- Logic LABs                                           ; 36                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 446                   ;       ;
;     -- 7 input functions                                    ; 29                    ;       ;
;     -- 6 input functions                                    ; 179                   ;       ;
;     -- 5 input functions                                    ; 64                    ;       ;
;     -- 4 input functions                                    ; 38                    ;       ;
;     -- <=3 input functions                                  ; 136                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 0                     ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 0 / 36,960            ; 0 %   ;
;         -- Secondary logic registers                        ; 0 / 36,960            ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 0                     ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 106 / 224             ; 47 %  ;
;     -- Clock pins                                           ; 5 / 9                 ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.8% / 0.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 10.8% / 10.9% / 10.3% ;       ;
; Maximum fan-out                                             ; 90                    ;       ;
; Highest non-global fan-out                                  ; 90                    ;       ;
; Total fan-out                                               ; 2278                  ;       ;
; Average fan-out                                             ; 3.46                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                        ;
+-------------------------------------------------------------+---------------------+--------------------------------+
; Statistic                                                   ; Top                 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+---------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 327 / 18480 ( 2 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 327                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 333 / 18480 ( 2 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 0                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 333                 ; 0                              ;
;         [c] ALMs used for registers                         ; 0                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                   ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Difficulty packing design                                   ; Low                 ; Low                            ;
;                                                             ;                     ;                                ;
; Total LABs:  partially or completely used                   ; 36 / 1848 ( 2 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 36                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Combinational ALUT usage for logic                          ; 446                 ; 0                              ;
;     -- 7 input functions                                    ; 29                  ; 0                              ;
;     -- 6 input functions                                    ; 179                 ; 0                              ;
;     -- 5 input functions                                    ; 64                  ; 0                              ;
;     -- 4 input functions                                    ; 38                  ; 0                              ;
;     -- <=3 input functions                                  ; 136                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                   ; 0                              ;
; Memory ALUT usage                                           ; 0                   ; 0                              ;
;     -- 64-address deep                                      ; 0                   ; 0                              ;
;     -- 32-address deep                                      ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Dedicated logic registers                                   ; 0                   ; 0                              ;
;     -- By type:                                             ;                     ;                                ;
;         -- Primary logic registers                          ; 0 / 36960 ( 0 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 36960 ( 0 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                     ;                                ;
;         -- Design implementation registers                  ; 0                   ; 0                              ;
;         -- Routing optimization registers                   ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
;                                                             ;                     ;                                ;
; Virtual pins                                                ; 0                   ; 0                              ;
; I/O pins                                                    ; 106                 ; 0                              ;
; I/O registers                                               ; 0                   ; 0                              ;
; Total block memory bits                                     ; 0                   ; 0                              ;
; Total block memory implementation bits                      ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Connections                                                 ;                     ;                                ;
;     -- Input Connections                                    ; 0                   ; 0                              ;
;     -- Registered Input Connections                         ; 0                   ; 0                              ;
;     -- Output Connections                                   ; 0                   ; 0                              ;
;     -- Registered Output Connections                        ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Internal Connections                                        ;                     ;                                ;
;     -- Total Connections                                    ; 2309                ; 0                              ;
;     -- Registered Connections                               ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; External Connections                                        ;                     ;                                ;
;     -- Top                                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Partition Interface                                         ;                     ;                                ;
;     -- Input Ports                                          ; 74                  ; 0                              ;
;     -- Output Ports                                         ; 32                  ; 0                              ;
;     -- Bidir Ports                                          ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Registered Ports                                            ;                     ;                                ;
;     -- Registered Input Ports                               ; 0                   ; 0                              ;
;     -- Registered Output Ports                              ; 0                   ; 0                              ;
;                                                             ;                     ;                                ;
; Port Connectivity                                           ;                     ;                                ;
;     -- Input Ports driven by GND                            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                   ; 0                              ;
;     -- Input Ports with no Source                           ; 0                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                   ; 0                              ;
+-------------------------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; op_code[0] ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 83                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; op_code[1] ; R9    ; 3B       ; 23           ; 0            ; 40           ; 82                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; op_code[2] ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 69                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; op_code[3] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; op_code[4] ; G8    ; 8A       ; 20           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[0]    ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[10]   ; AB5   ; 3B       ; 16           ; 0            ; 74           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[11]   ; AB7   ; 3B       ; 18           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[12]   ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[13]   ; AB18  ; 4A       ; 38           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[14]   ; R7    ; 3A       ; 14           ; 0            ; 51           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[15]   ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[16]   ; P9    ; 3B       ; 29           ; 0            ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[17]   ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[18]   ; V10   ; 3B       ; 16           ; 0            ; 40           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[19]   ; U12   ; 3B       ; 24           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[1]    ; P12   ; 3B       ; 24           ; 0            ; 34           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[20]   ; U13   ; 4A       ; 33           ; 0            ; 40           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[21]   ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[22]   ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[23]   ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[24]   ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[25]   ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[26]   ; AB22  ; 4A       ; 46           ; 0            ; 51           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[27]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[28]   ; AB21  ; 4A       ; 40           ; 0            ; 74           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[29]   ; T10   ; 3B       ; 23           ; 0            ; 57           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[2]    ; U11   ; 3B       ; 24           ; 0            ; 17           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[30]   ; N8    ; 3B       ; 18           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[31]   ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[3]    ; R11   ; 3B       ; 25           ; 0            ; 0            ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[4]    ; M9    ; 3B       ; 22           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[5]    ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[6]    ; N9    ; 3B       ; 29           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[7]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[8]    ; P8    ; 3B       ; 18           ; 0            ; 17           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg1[9]    ; R5    ; 3A       ; 10           ; 0            ; 40           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[0]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[10]   ; L8    ; 7A       ; 34           ; 45           ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[11]   ; A9    ; 8A       ; 18           ; 45           ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[12]   ; W16   ; 4A       ; 46           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[13]   ; R14   ; 4A       ; 50           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[14]   ; R10   ; 3B       ; 25           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[15]   ; Y22   ; 4A       ; 48           ; 0            ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[16]   ; V13   ; 4A       ; 33           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[17]   ; Y16   ; 4A       ; 40           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[18]   ; V20   ; 4A       ; 44           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[19]   ; V14   ; 4A       ; 38           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[1]    ; V16   ; 4A       ; 46           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[20]   ; W19   ; 4A       ; 44           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[21]   ; H8    ; 8A       ; 20           ; 45           ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[22]   ; AA19  ; 4A       ; 44           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[23]   ; V18   ; 4A       ; 51           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[24]   ; Y14   ; 4A       ; 36           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[25]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[26]   ; Y17   ; 4A       ; 40           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[27]   ; D12   ; 7A       ; 32           ; 45           ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[28]   ; W21   ; 4A       ; 50           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[29]   ; F10   ; 8A       ; 22           ; 45           ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[2]    ; U15   ; 4A       ; 43           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[30]   ; U8    ; 3A       ; 10           ; 0            ; 74           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[31]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[3]    ; R12   ; 3B       ; 24           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[4]    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[5]    ; AB20  ; 4A       ; 40           ; 0            ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[6]    ; E12   ; 7A       ; 32           ; 45           ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[7]    ; T14   ; 4A       ; 43           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[8]    ; U6    ; 3A       ; 12           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reg2[9]    ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; shamt[0]   ; M8    ; 3B       ; 22           ; 0            ; 17           ; 73                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; shamt[1]   ; T9    ; 3B       ; 19           ; 0            ; 17           ; 78                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; shamt[2]   ; U10   ; 3B       ; 19           ; 0            ; 0            ; 89                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; shamt[3]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 90                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; shamt[4]   ; V9    ; 3B       ; 16           ; 0            ; 57           ; 85                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; result[0]  ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[10] ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[11] ; G10   ; 8A       ; 22           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[12] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[13] ; V15   ; 4A       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[14] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[15] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[16] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[17] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[18] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[19] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[1]  ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[20] ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[21] ; AB8   ; 3B       ; 19           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[22] ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[23] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[24] ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[25] ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[26] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[27] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[28] ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[29] ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[2]  ; T22   ; 5A       ; 54           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[30] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[31] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[3]  ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[4]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[5]  ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[6]  ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[7]  ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[8]  ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[9]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 14 / 16 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 39 / 48 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 48 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 9 / 32 ( 28 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; result[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; reg2[11]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; result[16]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; reg1[15]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; reg2[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; reg1[12]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; reg1[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; reg1[31]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; reg1[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; reg1[23]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; reg1[24]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; reg1[22]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; result[19]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; reg2[22]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; result[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; result[31]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; reg1[10]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; reg2[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; reg1[11]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; result[21]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; op_code[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; op_code[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; reg1[21]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; reg1[27]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; result[29]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; result[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; reg1[13]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; reg2[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; reg1[28]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; reg1[26]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; reg2[27]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; reg2[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; reg2[29]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; op_code[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; result[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; reg2[21]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; result[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; result[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; result[8]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; result[26]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; result[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; reg2[10]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; reg1[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; shamt[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; shamt[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; reg1[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; result[28]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; reg1[30]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; reg1[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; result[25]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; result[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; reg1[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; reg1[16]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; reg1[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; result[18]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; reg1[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; result[20]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; reg1[14]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; op_code[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; reg2[14]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; reg1[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; reg2[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; reg2[13]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 161        ; 5A       ; result[24]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; result[22]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; result[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; shamt[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; reg1[29]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; reg2[31]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; reg2[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; reg2[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; result[1]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; result[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; reg2[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; reg2[30]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; shamt[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; reg1[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; reg1[19]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; reg1[20]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; reg2[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; result[23]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; result[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; shamt[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; reg1[18]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; reg2[16]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; reg2[19]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; result[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; reg2[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; reg2[23]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; reg2[18]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; result[30]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; reg2[25]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; reg2[12]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; reg2[20]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; reg2[28]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; result[17]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; result[14]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; op_code[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; reg1[25]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; reg1[17]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; reg2[24]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; result[27]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; reg2[17]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; reg2[26]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; result[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; reg2[15]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; result[0]  ; Incomplete set of assignments ;
; result[1]  ; Incomplete set of assignments ;
; result[2]  ; Incomplete set of assignments ;
; result[3]  ; Incomplete set of assignments ;
; result[4]  ; Incomplete set of assignments ;
; result[5]  ; Incomplete set of assignments ;
; result[6]  ; Incomplete set of assignments ;
; result[7]  ; Incomplete set of assignments ;
; result[8]  ; Incomplete set of assignments ;
; result[9]  ; Incomplete set of assignments ;
; result[10] ; Incomplete set of assignments ;
; result[11] ; Incomplete set of assignments ;
; result[12] ; Incomplete set of assignments ;
; result[13] ; Incomplete set of assignments ;
; result[14] ; Incomplete set of assignments ;
; result[15] ; Incomplete set of assignments ;
; result[16] ; Incomplete set of assignments ;
; result[17] ; Incomplete set of assignments ;
; result[18] ; Incomplete set of assignments ;
; result[19] ; Incomplete set of assignments ;
; result[20] ; Incomplete set of assignments ;
; result[21] ; Incomplete set of assignments ;
; result[22] ; Incomplete set of assignments ;
; result[23] ; Incomplete set of assignments ;
; result[24] ; Incomplete set of assignments ;
; result[25] ; Incomplete set of assignments ;
; result[26] ; Incomplete set of assignments ;
; result[27] ; Incomplete set of assignments ;
; result[28] ; Incomplete set of assignments ;
; result[29] ; Incomplete set of assignments ;
; result[30] ; Incomplete set of assignments ;
; result[31] ; Incomplete set of assignments ;
; op_code[2] ; Incomplete set of assignments ;
; op_code[3] ; Incomplete set of assignments ;
; reg1[11]   ; Incomplete set of assignments ;
; reg2[11]   ; Incomplete set of assignments ;
; reg1[14]   ; Incomplete set of assignments ;
; reg2[14]   ; Incomplete set of assignments ;
; reg1[13]   ; Incomplete set of assignments ;
; reg2[13]   ; Incomplete set of assignments ;
; reg1[12]   ; Incomplete set of assignments ;
; reg2[12]   ; Incomplete set of assignments ;
; reg1[10]   ; Incomplete set of assignments ;
; reg2[10]   ; Incomplete set of assignments ;
; reg1[9]    ; Incomplete set of assignments ;
; reg2[9]    ; Incomplete set of assignments ;
; reg1[8]    ; Incomplete set of assignments ;
; reg2[8]    ; Incomplete set of assignments ;
; reg1[3]    ; Incomplete set of assignments ;
; reg2[3]    ; Incomplete set of assignments ;
; reg1[2]    ; Incomplete set of assignments ;
; reg2[2]    ; Incomplete set of assignments ;
; reg1[0]    ; Incomplete set of assignments ;
; reg2[0]    ; Incomplete set of assignments ;
; reg1[1]    ; Incomplete set of assignments ;
; reg2[1]    ; Incomplete set of assignments ;
; reg1[5]    ; Incomplete set of assignments ;
; reg2[5]    ; Incomplete set of assignments ;
; reg1[7]    ; Incomplete set of assignments ;
; reg2[7]    ; Incomplete set of assignments ;
; reg1[6]    ; Incomplete set of assignments ;
; reg2[6]    ; Incomplete set of assignments ;
; reg1[4]    ; Incomplete set of assignments ;
; reg2[4]    ; Incomplete set of assignments ;
; reg1[18]   ; Incomplete set of assignments ;
; reg2[18]   ; Incomplete set of assignments ;
; reg1[21]   ; Incomplete set of assignments ;
; reg2[21]   ; Incomplete set of assignments ;
; reg1[20]   ; Incomplete set of assignments ;
; reg2[20]   ; Incomplete set of assignments ;
; reg1[19]   ; Incomplete set of assignments ;
; reg2[19]   ; Incomplete set of assignments ;
; reg1[17]   ; Incomplete set of assignments ;
; reg2[17]   ; Incomplete set of assignments ;
; reg1[16]   ; Incomplete set of assignments ;
; reg2[16]   ; Incomplete set of assignments ;
; reg1[15]   ; Incomplete set of assignments ;
; reg2[15]   ; Incomplete set of assignments ;
; reg1[25]   ; Incomplete set of assignments ;
; reg2[25]   ; Incomplete set of assignments ;
; reg1[28]   ; Incomplete set of assignments ;
; reg2[28]   ; Incomplete set of assignments ;
; reg1[27]   ; Incomplete set of assignments ;
; reg2[27]   ; Incomplete set of assignments ;
; reg1[26]   ; Incomplete set of assignments ;
; reg2[26]   ; Incomplete set of assignments ;
; reg1[24]   ; Incomplete set of assignments ;
; reg2[24]   ; Incomplete set of assignments ;
; reg1[23]   ; Incomplete set of assignments ;
; reg2[23]   ; Incomplete set of assignments ;
; reg1[22]   ; Incomplete set of assignments ;
; reg2[22]   ; Incomplete set of assignments ;
; reg1[30]   ; Incomplete set of assignments ;
; reg2[30]   ; Incomplete set of assignments ;
; reg1[29]   ; Incomplete set of assignments ;
; reg2[29]   ; Incomplete set of assignments ;
; op_code[0] ; Incomplete set of assignments ;
; op_code[1] ; Incomplete set of assignments ;
; reg1[31]   ; Incomplete set of assignments ;
; reg2[31]   ; Incomplete set of assignments ;
; shamt[4]   ; Incomplete set of assignments ;
; shamt[1]   ; Incomplete set of assignments ;
; shamt[0]   ; Incomplete set of assignments ;
; shamt[3]   ; Incomplete set of assignments ;
; shamt[2]   ; Incomplete set of assignments ;
; op_code[4] ; Incomplete set of assignments ;
; result[0]  ; Missing location assignment   ;
; result[1]  ; Missing location assignment   ;
; result[2]  ; Missing location assignment   ;
; result[3]  ; Missing location assignment   ;
; result[4]  ; Missing location assignment   ;
; result[5]  ; Missing location assignment   ;
; result[6]  ; Missing location assignment   ;
; result[7]  ; Missing location assignment   ;
; result[8]  ; Missing location assignment   ;
; result[9]  ; Missing location assignment   ;
; result[10] ; Missing location assignment   ;
; result[11] ; Missing location assignment   ;
; result[12] ; Missing location assignment   ;
; result[13] ; Missing location assignment   ;
; result[14] ; Missing location assignment   ;
; result[15] ; Missing location assignment   ;
; result[16] ; Missing location assignment   ;
; result[17] ; Missing location assignment   ;
; result[18] ; Missing location assignment   ;
; result[19] ; Missing location assignment   ;
; result[20] ; Missing location assignment   ;
; result[21] ; Missing location assignment   ;
; result[22] ; Missing location assignment   ;
; result[23] ; Missing location assignment   ;
; result[24] ; Missing location assignment   ;
; result[25] ; Missing location assignment   ;
; result[26] ; Missing location assignment   ;
; result[27] ; Missing location assignment   ;
; result[28] ; Missing location assignment   ;
; result[29] ; Missing location assignment   ;
; result[30] ; Missing location assignment   ;
; result[31] ; Missing location assignment   ;
; op_code[2] ; Missing location assignment   ;
; op_code[3] ; Missing location assignment   ;
; reg1[11]   ; Missing location assignment   ;
; reg2[11]   ; Missing location assignment   ;
; reg1[14]   ; Missing location assignment   ;
; reg2[14]   ; Missing location assignment   ;
; reg1[13]   ; Missing location assignment   ;
; reg2[13]   ; Missing location assignment   ;
; reg1[12]   ; Missing location assignment   ;
; reg2[12]   ; Missing location assignment   ;
; reg1[10]   ; Missing location assignment   ;
; reg2[10]   ; Missing location assignment   ;
; reg1[9]    ; Missing location assignment   ;
; reg2[9]    ; Missing location assignment   ;
; reg1[8]    ; Missing location assignment   ;
; reg2[8]    ; Missing location assignment   ;
; reg1[3]    ; Missing location assignment   ;
; reg2[3]    ; Missing location assignment   ;
; reg1[2]    ; Missing location assignment   ;
; reg2[2]    ; Missing location assignment   ;
; reg1[0]    ; Missing location assignment   ;
; reg2[0]    ; Missing location assignment   ;
; reg1[1]    ; Missing location assignment   ;
; reg2[1]    ; Missing location assignment   ;
; reg1[5]    ; Missing location assignment   ;
; reg2[5]    ; Missing location assignment   ;
; reg1[7]    ; Missing location assignment   ;
; reg2[7]    ; Missing location assignment   ;
; reg1[6]    ; Missing location assignment   ;
; reg2[6]    ; Missing location assignment   ;
; reg1[4]    ; Missing location assignment   ;
; reg2[4]    ; Missing location assignment   ;
; reg1[18]   ; Missing location assignment   ;
; reg2[18]   ; Missing location assignment   ;
; reg1[21]   ; Missing location assignment   ;
; reg2[21]   ; Missing location assignment   ;
; reg1[20]   ; Missing location assignment   ;
; reg2[20]   ; Missing location assignment   ;
; reg1[19]   ; Missing location assignment   ;
; reg2[19]   ; Missing location assignment   ;
; reg1[17]   ; Missing location assignment   ;
; reg2[17]   ; Missing location assignment   ;
; reg1[16]   ; Missing location assignment   ;
; reg2[16]   ; Missing location assignment   ;
; reg1[15]   ; Missing location assignment   ;
; reg2[15]   ; Missing location assignment   ;
; reg1[25]   ; Missing location assignment   ;
; reg2[25]   ; Missing location assignment   ;
; reg1[28]   ; Missing location assignment   ;
; reg2[28]   ; Missing location assignment   ;
; reg1[27]   ; Missing location assignment   ;
; reg2[27]   ; Missing location assignment   ;
; reg1[26]   ; Missing location assignment   ;
; reg2[26]   ; Missing location assignment   ;
; reg1[24]   ; Missing location assignment   ;
; reg2[24]   ; Missing location assignment   ;
; reg1[23]   ; Missing location assignment   ;
; reg2[23]   ; Missing location assignment   ;
; reg1[22]   ; Missing location assignment   ;
; reg2[22]   ; Missing location assignment   ;
; reg1[30]   ; Missing location assignment   ;
; reg2[30]   ; Missing location assignment   ;
; reg1[29]   ; Missing location assignment   ;
; reg2[29]   ; Missing location assignment   ;
; op_code[0] ; Missing location assignment   ;
; op_code[1] ; Missing location assignment   ;
; reg1[31]   ; Missing location assignment   ;
; reg2[31]   ; Missing location assignment   ;
; shamt[4]   ; Missing location assignment   ;
; shamt[1]   ; Missing location assignment   ;
; shamt[0]   ; Missing location assignment   ;
; shamt[3]   ; Missing location assignment   ;
; shamt[2]   ; Missing location assignment   ;
; op_code[4] ; Missing location assignment   ;
+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; |alu                       ; 327.0 (327.0)        ; 332.5 (332.5)                    ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 446 (446)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 106  ; 0            ; |alu                ; alu         ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; result[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; op_code[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op_code[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[14]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[14]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[13]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[13]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[12]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[12]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[1]    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[18]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[18]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[21]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[21]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[20]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[20]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[19]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[19]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[17]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[17]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[16]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[16]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[15]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[15]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[25]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[25]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[28]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[28]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[27]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[27]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[26]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[26]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[24]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[24]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[23]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[23]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[22]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[22]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[30]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[30]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[29]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[29]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op_code[0] ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op_code[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg1[31]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reg2[31]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; shamt[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; shamt[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; shamt[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; shamt[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; shamt[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op_code[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; op_code[2]            ;                   ;         ;
;      - Mux1~2         ; 1                 ; 0       ;
;      - Mux2~2         ; 1                 ; 0       ;
;      - Mux3~2         ; 1                 ; 0       ;
;      - Mux4~2         ; 1                 ; 0       ;
;      - Mux5~2         ; 1                 ; 0       ;
;      - Mux6~2         ; 1                 ; 0       ;
;      - Mux7~2         ; 1                 ; 0       ;
;      - Mux8~2         ; 1                 ; 0       ;
;      - Mux9~2         ; 1                 ; 0       ;
;      - Mux10~2        ; 1                 ; 0       ;
;      - Mux11~2        ; 1                 ; 0       ;
;      - Mux12~4        ; 1                 ; 0       ;
;      - Mux15~1        ; 1                 ; 0       ;
;      - Mux16~1        ; 1                 ; 0       ;
;      - Mux32~7        ; 1                 ; 0       ;
;      - Mux31~1        ; 1                 ; 0       ;
;      - Mux31~2        ; 1                 ; 0       ;
;      - Mux31~3        ; 1                 ; 0       ;
;      - Mux30~0        ; 1                 ; 0       ;
;      - Mux30~1        ; 1                 ; 0       ;
;      - Mux30~2        ; 1                 ; 0       ;
;      - Mux29~1        ; 1                 ; 0       ;
;      - Mux29~2        ; 1                 ; 0       ;
;      - Mux29~3        ; 1                 ; 0       ;
;      - Mux28~1        ; 1                 ; 0       ;
;      - Mux28~2        ; 1                 ; 0       ;
;      - Mux28~3        ; 1                 ; 0       ;
;      - Mux27~1        ; 1                 ; 0       ;
;      - Mux27~2        ; 1                 ; 0       ;
;      - Mux27~3        ; 1                 ; 0       ;
;      - Mux26~1        ; 1                 ; 0       ;
;      - Mux26~2        ; 1                 ; 0       ;
;      - Mux26~3        ; 1                 ; 0       ;
;      - Mux25~1        ; 1                 ; 0       ;
;      - Mux25~2        ; 1                 ; 0       ;
;      - Mux25~3        ; 1                 ; 0       ;
;      - Mux24~1        ; 1                 ; 0       ;
;      - Mux24~2        ; 1                 ; 0       ;
;      - Mux24~3        ; 1                 ; 0       ;
;      - Mux23~1        ; 1                 ; 0       ;
;      - Mux23~2        ; 1                 ; 0       ;
;      - Mux23~3        ; 1                 ; 0       ;
;      - Mux22~1        ; 1                 ; 0       ;
;      - Mux22~2        ; 1                 ; 0       ;
;      - Mux22~3        ; 1                 ; 0       ;
;      - Mux21~1        ; 1                 ; 0       ;
;      - Mux21~2        ; 1                 ; 0       ;
;      - Mux21~3        ; 1                 ; 0       ;
;      - Mux20~0        ; 1                 ; 0       ;
;      - Mux20~1        ; 1                 ; 0       ;
;      - Mux20~2        ; 1                 ; 0       ;
;      - Mux19~0        ; 1                 ; 0       ;
;      - Mux19~1        ; 1                 ; 0       ;
;      - Mux19~2        ; 1                 ; 0       ;
;      - Mux18~0        ; 1                 ; 0       ;
;      - Mux18~1        ; 1                 ; 0       ;
;      - Mux18~2        ; 1                 ; 0       ;
;      - Mux17~0        ; 1                 ; 0       ;
;      - Mux17~1        ; 1                 ; 0       ;
;      - Mux17~2        ; 1                 ; 0       ;
;      - Mux14~0        ; 1                 ; 0       ;
;      - Mux14~1        ; 1                 ; 0       ;
;      - Mux14~2        ; 1                 ; 0       ;
;      - Mux13~0        ; 1                 ; 0       ;
;      - Mux13~1        ; 1                 ; 0       ;
;      - Mux13~2        ; 1                 ; 0       ;
;      - Mux12~1        ; 1                 ; 0       ;
;      - Mux12~3        ; 1                 ; 0       ;
;      - Mux0~0         ; 1                 ; 0       ;
; op_code[3]            ;                   ;         ;
;      - Mux1~2         ; 0                 ; 0       ;
;      - Mux2~2         ; 0                 ; 0       ;
;      - Mux3~2         ; 0                 ; 0       ;
;      - Mux4~2         ; 0                 ; 0       ;
;      - Mux5~2         ; 0                 ; 0       ;
;      - Mux6~2         ; 0                 ; 0       ;
;      - Mux7~2         ; 0                 ; 0       ;
;      - Mux8~2         ; 0                 ; 0       ;
;      - Mux9~2         ; 0                 ; 0       ;
;      - Mux10~2        ; 0                 ; 0       ;
;      - Mux11~2        ; 0                 ; 0       ;
;      - Mux12~4        ; 0                 ; 0       ;
;      - Mux15~1        ; 0                 ; 0       ;
;      - Mux16~1        ; 0                 ; 0       ;
;      - Mux32~6        ; 0                 ; 0       ;
;      - Mux32~7        ; 0                 ; 0       ;
;      - Mux31~3        ; 0                 ; 0       ;
;      - Mux30~2        ; 0                 ; 0       ;
;      - Mux29~3        ; 0                 ; 0       ;
;      - Mux28~3        ; 0                 ; 0       ;
;      - Mux27~3        ; 0                 ; 0       ;
;      - Mux26~3        ; 0                 ; 0       ;
;      - Mux25~3        ; 0                 ; 0       ;
;      - Mux24~3        ; 0                 ; 0       ;
;      - Mux23~3        ; 0                 ; 0       ;
;      - Mux22~3        ; 0                 ; 0       ;
;      - Mux21~3        ; 0                 ; 0       ;
;      - Mux20~2        ; 0                 ; 0       ;
;      - Mux19~2        ; 0                 ; 0       ;
;      - Mux18~2        ; 0                 ; 0       ;
;      - Mux17~2        ; 0                 ; 0       ;
;      - Mux14~2        ; 0                 ; 0       ;
;      - Mux13~2        ; 0                 ; 0       ;
;      - Mux12~1        ; 0                 ; 0       ;
;      - Mux12~3        ; 0                 ; 0       ;
;      - Mux0~0         ; 0                 ; 0       ;
; reg1[11]              ;                   ;         ;
;      - Add1~45        ; 1                 ; 0       ;
;      - Add0~45        ; 1                 ; 0       ;
;      - LessThan0~1    ; 1                 ; 0       ;
;      - LessThan0~12   ; 1                 ; 0       ;
;      - ShiftRight0~6  ; 1                 ; 0       ;
;      - ShiftRight0~16 ; 1                 ; 0       ;
;      - ShiftRight0~27 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftLeft0~23  ; 1                 ; 0       ;
;      - Mux21~0        ; 1                 ; 0       ;
;      - Mux21~1        ; 1                 ; 0       ;
;      - Mux21~2        ; 1                 ; 0       ;
;      - ShiftLeft0~25  ; 1                 ; 0       ;
;      - ShiftLeft0~28  ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
; reg2[11]              ;                   ;         ;
;      - Add1~45        ; 1                 ; 0       ;
;      - Add0~45        ; 1                 ; 0       ;
;      - LessThan0~1    ; 1                 ; 0       ;
;      - LessThan0~12   ; 1                 ; 0       ;
;      - Mux21~1        ; 1                 ; 0       ;
;      - Mux21~2        ; 1                 ; 0       ;
; reg1[14]              ;                   ;         ;
;      - Add1~57        ; 1                 ; 0       ;
;      - Add0~57        ; 1                 ; 0       ;
;      - LessThan0~0    ; 1                 ; 0       ;
;      - LessThan0~11   ; 1                 ; 0       ;
;      - ShiftRight0~8  ; 1                 ; 0       ;
;      - ShiftRight0~18 ; 1                 ; 0       ;
;      - ShiftRight0~29 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
;      - Mux18~0        ; 1                 ; 0       ;
;      - Mux18~1        ; 1                 ; 0       ;
;      - ShiftLeft0~32  ; 1                 ; 0       ;
;      - ShiftLeft0~34  ; 1                 ; 0       ;
;      - ShiftLeft0~37  ; 1                 ; 0       ;
;      - Mux18~3        ; 1                 ; 0       ;
; reg2[14]              ;                   ;         ;
;      - Add1~57        ; 0                 ; 0       ;
;      - Add0~57        ; 0                 ; 0       ;
;      - LessThan0~0    ; 0                 ; 0       ;
;      - LessThan0~11   ; 0                 ; 0       ;
;      - Mux18~0        ; 0                 ; 0       ;
;      - Mux18~1        ; 0                 ; 0       ;
; reg1[13]              ;                   ;         ;
;      - Add1~53        ; 1                 ; 0       ;
;      - Add0~53        ; 1                 ; 0       ;
;      - LessThan0~0    ; 1                 ; 0       ;
;      - LessThan0~11   ; 1                 ; 0       ;
;      - ShiftRight0~8  ; 1                 ; 0       ;
;      - ShiftRight0~18 ; 1                 ; 0       ;
;      - ShiftRight0~27 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftLeft0~28  ; 1                 ; 0       ;
;      - Mux19~0        ; 1                 ; 0       ;
;      - Mux19~1        ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
;      - ShiftLeft0~32  ; 1                 ; 0       ;
;      - ShiftLeft0~34  ; 1                 ; 0       ;
;      - Mux19~3        ; 1                 ; 0       ;
; reg2[13]              ;                   ;         ;
;      - Add1~53        ; 0                 ; 0       ;
;      - Add0~53        ; 0                 ; 0       ;
;      - LessThan0~0    ; 0                 ; 0       ;
;      - LessThan0~11   ; 0                 ; 0       ;
;      - Mux19~0        ; 0                 ; 0       ;
;      - Mux19~1        ; 0                 ; 0       ;
; reg1[12]              ;                   ;         ;
;      - Add1~49        ; 1                 ; 0       ;
;      - Add0~49        ; 1                 ; 0       ;
;      - LessThan0~0    ; 1                 ; 0       ;
;      - LessThan0~11   ; 1                 ; 0       ;
;      - ShiftRight0~8  ; 1                 ; 0       ;
;      - ShiftRight0~16 ; 1                 ; 0       ;
;      - ShiftRight0~27 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftLeft0~25  ; 1                 ; 0       ;
;      - Mux20~0        ; 1                 ; 0       ;
;      - Mux20~1        ; 1                 ; 0       ;
;      - ShiftLeft0~28  ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
;      - ShiftLeft0~32  ; 1                 ; 0       ;
;      - Mux20~3        ; 1                 ; 0       ;
; reg2[12]              ;                   ;         ;
;      - Add1~49        ; 0                 ; 0       ;
;      - Add0~49        ; 0                 ; 0       ;
;      - LessThan0~0    ; 0                 ; 0       ;
;      - LessThan0~11   ; 0                 ; 0       ;
;      - Mux20~0        ; 0                 ; 0       ;
;      - Mux20~1        ; 0                 ; 0       ;
; reg1[10]              ;                   ;         ;
;      - Add1~41        ; 0                 ; 0       ;
;      - Add0~41        ; 0                 ; 0       ;
;      - LessThan0~1    ; 0                 ; 0       ;
;      - LessThan0~12   ; 0                 ; 0       ;
;      - ShiftRight0~6  ; 0                 ; 0       ;
;      - ShiftRight0~16 ; 0                 ; 0       ;
;      - ShiftRight0~27 ; 0                 ; 0       ;
;      - ShiftRight0~39 ; 0                 ; 0       ;
;      - ShiftLeft0~21  ; 0                 ; 0       ;
;      - Mux22~0        ; 0                 ; 0       ;
;      - Mux22~1        ; 0                 ; 0       ;
;      - Mux22~2        ; 0                 ; 0       ;
;      - ShiftLeft0~23  ; 0                 ; 0       ;
;      - ShiftLeft0~25  ; 0                 ; 0       ;
;      - ShiftLeft0~28  ; 0                 ; 0       ;
; reg2[10]              ;                   ;         ;
;      - Add1~41        ; 0                 ; 0       ;
;      - Add0~41        ; 0                 ; 0       ;
;      - LessThan0~1    ; 0                 ; 0       ;
;      - LessThan0~12   ; 0                 ; 0       ;
;      - Mux22~1        ; 0                 ; 0       ;
;      - Mux22~2        ; 0                 ; 0       ;
; reg1[9]               ;                   ;         ;
;      - Add1~37        ; 0                 ; 0       ;
;      - Add0~37        ; 0                 ; 0       ;
;      - LessThan0~2    ; 0                 ; 0       ;
;      - LessThan0~13   ; 0                 ; 0       ;
;      - ShiftRight0~6  ; 0                 ; 0       ;
;      - ShiftRight0~16 ; 0                 ; 0       ;
;      - ShiftRight0~28 ; 0                 ; 0       ;
;      - ShiftRight0~39 ; 0                 ; 0       ;
;      - ShiftLeft0~19  ; 0                 ; 0       ;
;      - Mux23~0        ; 0                 ; 0       ;
;      - Mux23~1        ; 0                 ; 0       ;
;      - Mux23~2        ; 0                 ; 0       ;
;      - ShiftLeft0~21  ; 0                 ; 0       ;
;      - ShiftLeft0~23  ; 0                 ; 0       ;
;      - ShiftLeft0~25  ; 0                 ; 0       ;
; reg2[9]               ;                   ;         ;
;      - Add1~37        ; 0                 ; 0       ;
;      - Add0~37        ; 0                 ; 0       ;
;      - LessThan0~2    ; 0                 ; 0       ;
;      - LessThan0~13   ; 0                 ; 0       ;
;      - Mux23~1        ; 0                 ; 0       ;
;      - Mux23~2        ; 0                 ; 0       ;
; reg1[8]               ;                   ;         ;
;      - Add1~33        ; 1                 ; 0       ;
;      - Add0~33        ; 1                 ; 0       ;
;      - LessThan0~3    ; 1                 ; 0       ;
;      - LessThan0~13   ; 1                 ; 0       ;
;      - ShiftRight0~6  ; 1                 ; 0       ;
;      - ShiftRight0~17 ; 1                 ; 0       ;
;      - ShiftRight0~28 ; 1                 ; 0       ;
;      - ShiftRight0~39 ; 1                 ; 0       ;
;      - ShiftLeft0~17  ; 1                 ; 0       ;
;      - Mux24~0        ; 1                 ; 0       ;
;      - Mux24~1        ; 1                 ; 0       ;
;      - Mux24~2        ; 1                 ; 0       ;
;      - ShiftLeft0~19  ; 1                 ; 0       ;
;      - ShiftLeft0~21  ; 1                 ; 0       ;
;      - ShiftLeft0~23  ; 1                 ; 0       ;
; reg2[8]               ;                   ;         ;
;      - Add1~33        ; 1                 ; 0       ;
;      - Add0~33        ; 1                 ; 0       ;
;      - LessThan0~3    ; 1                 ; 0       ;
;      - LessThan0~13   ; 1                 ; 0       ;
;      - Mux24~1        ; 1                 ; 0       ;
;      - Mux24~2        ; 1                 ; 0       ;
; reg1[3]               ;                   ;         ;
;      - Add1~13        ; 0                 ; 0       ;
;      - Add0~13        ; 0                 ; 0       ;
;      - LessThan0~5    ; 0                 ; 0       ;
;      - ShiftRight0~5  ; 0                 ; 0       ;
;      - ShiftRight0~15 ; 0                 ; 0       ;
;      - ShiftRight0~26 ; 0                 ; 0       ;
;      - ShiftRight0~37 ; 0                 ; 0       ;
;      - ShiftLeft0~7   ; 0                 ; 0       ;
;      - Mux29~0        ; 0                 ; 0       ;
;      - Mux29~1        ; 0                 ; 0       ;
;      - Mux29~2        ; 0                 ; 0       ;
;      - ShiftLeft0~9   ; 0                 ; 0       ;
;      - ShiftLeft0~11  ; 0                 ; 0       ;
;      - ShiftLeft0~13  ; 0                 ; 0       ;
; reg2[3]               ;                   ;         ;
;      - Add1~13        ; 0                 ; 0       ;
;      - Add0~13        ; 0                 ; 0       ;
;      - LessThan0~5    ; 0                 ; 0       ;
;      - Mux29~1        ; 0                 ; 0       ;
;      - Mux29~2        ; 0                 ; 0       ;
; reg1[2]               ;                   ;         ;
;      - Add1~9         ; 0                 ; 0       ;
;      - Add0~9         ; 0                 ; 0       ;
;      - LessThan0~5    ; 0                 ; 0       ;
;      - ShiftRight0~5  ; 0                 ; 0       ;
;      - ShiftRight0~15 ; 0                 ; 0       ;
;      - ShiftRight0~26 ; 0                 ; 0       ;
;      - ShiftLeft0~4   ; 0                 ; 0       ;
;      - Mux30~0        ; 0                 ; 0       ;
;      - Mux30~1        ; 0                 ; 0       ;
;      - ShiftLeft0~7   ; 0                 ; 0       ;
;      - ShiftLeft0~9   ; 0                 ; 0       ;
;      - ShiftLeft0~11  ; 0                 ; 0       ;
;      - Mux30~3        ; 0                 ; 0       ;
; reg2[2]               ;                   ;         ;
;      - Add1~9         ; 1                 ; 0       ;
;      - Add0~9         ; 1                 ; 0       ;
;      - LessThan0~5    ; 1                 ; 0       ;
;      - Mux30~0        ; 1                 ; 0       ;
;      - Mux30~1        ; 1                 ; 0       ;
; reg1[0]               ;                   ;         ;
;      - Add1~1         ; 0                 ; 0       ;
;      - Add0~1         ; 0                 ; 0       ;
;      - LessThan0~4    ; 0                 ; 0       ;
;      - Mux32~2        ; 0                 ; 0       ;
;      - ShiftRight0~5  ; 0                 ; 0       ;
;      - ShiftLeft0~0   ; 0                 ; 0       ;
;      - Mux32~4        ; 0                 ; 0       ;
;      - ShiftLeft0~2   ; 0                 ; 0       ;
;      - ShiftLeft0~4   ; 0                 ; 0       ;
;      - ShiftLeft0~7   ; 0                 ; 0       ;
; reg2[0]               ;                   ;         ;
;      - Add1~1         ; 0                 ; 0       ;
;      - Add0~1         ; 0                 ; 0       ;
;      - LessThan0~4    ; 0                 ; 0       ;
;      - Mux32~2        ; 0                 ; 0       ;
; reg1[1]               ;                   ;         ;
;      - Add1~5         ; 0                 ; 0       ;
;      - Add0~5         ; 1                 ; 0       ;
;      - LessThan0~4    ; 0                 ; 0       ;
;      - ShiftRight0~5  ; 0                 ; 0       ;
;      - ShiftLeft0~2   ; 0                 ; 0       ;
;      - ShiftRight0~15 ; 0                 ; 0       ;
;      - Mux31~0        ; 0                 ; 0       ;
;      - Mux31~1        ; 0                 ; 0       ;
;      - Mux31~2        ; 0                 ; 0       ;
;      - ShiftLeft0~4   ; 0                 ; 0       ;
;      - ShiftLeft0~7   ; 0                 ; 0       ;
;      - ShiftLeft0~9   ; 0                 ; 0       ;
; reg2[1]               ;                   ;         ;
;      - Add1~5         ; 0                 ; 0       ;
;      - Add0~5         ; 0                 ; 0       ;
;      - LessThan0~4    ; 0                 ; 0       ;
;      - Mux31~1        ; 0                 ; 0       ;
;      - Mux31~2        ; 0                 ; 0       ;
; reg1[5]               ;                   ;         ;
;      - Add1~21        ; 0                 ; 0       ;
;      - Add0~21        ; 0                 ; 0       ;
;      - LessThan0~7    ; 0                 ; 0       ;
;      - LessThan0~9    ; 0                 ; 0       ;
;      - ShiftRight0~7  ; 0                 ; 0       ;
;      - ShiftRight0~17 ; 0                 ; 0       ;
;      - ShiftRight0~26 ; 0                 ; 0       ;
;      - ShiftRight0~37 ; 0                 ; 0       ;
;      - ShiftLeft0~11  ; 0                 ; 0       ;
;      - Mux27~0        ; 0                 ; 0       ;
;      - Mux27~1        ; 0                 ; 0       ;
;      - Mux27~2        ; 0                 ; 0       ;
;      - ShiftLeft0~13  ; 0                 ; 0       ;
;      - ShiftLeft0~15  ; 0                 ; 0       ;
;      - ShiftLeft0~17  ; 0                 ; 0       ;
; reg2[5]               ;                   ;         ;
;      - Add1~21        ; 1                 ; 0       ;
;      - Add0~21        ; 1                 ; 0       ;
;      - LessThan0~7    ; 1                 ; 0       ;
;      - LessThan0~9    ; 1                 ; 0       ;
;      - Mux27~1        ; 1                 ; 0       ;
;      - Mux27~2        ; 1                 ; 0       ;
; reg1[7]               ;                   ;         ;
;      - Add1~29        ; 0                 ; 0       ;
;      - Add0~29        ; 0                 ; 0       ;
;      - LessThan0~6    ; 0                 ; 0       ;
;      - LessThan0~8    ; 0                 ; 0       ;
;      - ShiftRight0~7  ; 0                 ; 0       ;
;      - ShiftRight0~17 ; 0                 ; 0       ;
;      - ShiftRight0~28 ; 0                 ; 0       ;
;      - ShiftRight0~39 ; 0                 ; 0       ;
;      - ShiftLeft0~15  ; 0                 ; 0       ;
;      - Mux25~0        ; 0                 ; 0       ;
;      - Mux25~1        ; 0                 ; 0       ;
;      - Mux25~2        ; 0                 ; 0       ;
;      - ShiftLeft0~17  ; 0                 ; 0       ;
;      - ShiftLeft0~19  ; 0                 ; 0       ;
;      - ShiftLeft0~21  ; 0                 ; 0       ;
; reg2[7]               ;                   ;         ;
;      - Add1~29        ; 1                 ; 0       ;
;      - Add0~29        ; 1                 ; 0       ;
;      - LessThan0~6    ; 1                 ; 0       ;
;      - LessThan0~8    ; 1                 ; 0       ;
;      - Mux25~1        ; 1                 ; 0       ;
;      - Mux25~2        ; 1                 ; 0       ;
; reg1[6]               ;                   ;         ;
;      - Add1~25        ; 1                 ; 0       ;
;      - Add0~25        ; 1                 ; 0       ;
;      - LessThan0~6    ; 1                 ; 0       ;
;      - LessThan0~8    ; 1                 ; 0       ;
;      - ShiftRight0~7  ; 1                 ; 0       ;
;      - ShiftRight0~17 ; 1                 ; 0       ;
;      - ShiftRight0~28 ; 1                 ; 0       ;
;      - ShiftRight0~37 ; 1                 ; 0       ;
;      - ShiftLeft0~13  ; 1                 ; 0       ;
;      - Mux26~0        ; 1                 ; 0       ;
;      - Mux26~1        ; 1                 ; 0       ;
;      - Mux26~2        ; 1                 ; 0       ;
;      - ShiftLeft0~15  ; 1                 ; 0       ;
;      - ShiftLeft0~17  ; 1                 ; 0       ;
;      - ShiftLeft0~19  ; 1                 ; 0       ;
; reg2[6]               ;                   ;         ;
;      - Add1~25        ; 1                 ; 0       ;
;      - Add0~25        ; 1                 ; 0       ;
;      - LessThan0~6    ; 1                 ; 0       ;
;      - LessThan0~8    ; 1                 ; 0       ;
;      - Mux26~1        ; 1                 ; 0       ;
;      - Mux26~2        ; 1                 ; 0       ;
; reg1[4]               ;                   ;         ;
;      - Add1~17        ; 1                 ; 0       ;
;      - Add0~17        ; 1                 ; 0       ;
;      - LessThan0~7    ; 1                 ; 0       ;
;      - LessThan0~9    ; 1                 ; 0       ;
;      - ShiftRight0~7  ; 1                 ; 0       ;
;      - ShiftRight0~15 ; 1                 ; 0       ;
;      - ShiftRight0~26 ; 1                 ; 0       ;
;      - ShiftRight0~37 ; 1                 ; 0       ;
;      - ShiftLeft0~9   ; 1                 ; 0       ;
;      - Mux28~0        ; 1                 ; 0       ;
;      - Mux28~1        ; 1                 ; 0       ;
;      - Mux28~2        ; 1                 ; 0       ;
;      - ShiftLeft0~11  ; 1                 ; 0       ;
;      - ShiftLeft0~13  ; 1                 ; 0       ;
;      - ShiftLeft0~15  ; 1                 ; 0       ;
; reg2[4]               ;                   ;         ;
;      - Add1~17        ; 1                 ; 0       ;
;      - Add0~17        ; 1                 ; 0       ;
;      - LessThan0~7    ; 1                 ; 0       ;
;      - LessThan0~9    ; 1                 ; 0       ;
;      - Mux28~1        ; 1                 ; 0       ;
;      - Mux28~2        ; 1                 ; 0       ;
; reg1[18]              ;                   ;         ;
;      - Add1~73        ; 0                 ; 0       ;
;      - Add0~73        ; 0                 ; 0       ;
;      - Mux14~3        ; 0                 ; 0       ;
;      - LessThan0~18   ; 0                 ; 0       ;
;      - LessThan0~19   ; 0                 ; 0       ;
;      - LessThan0~21   ; 0                 ; 0       ;
;      - ShiftRight0~0  ; 0                 ; 0       ;
;      - ShiftRight0~10 ; 0                 ; 0       ;
;      - ShiftRight0~21 ; 0                 ; 0       ;
;      - ShiftRight0~40 ; 0                 ; 0       ;
;      - ShiftLeft0~40  ; 0                 ; 0       ;
;      - Mux14~0        ; 0                 ; 0       ;
;      - Mux14~1        ; 0                 ; 0       ;
;      - ShiftLeft0~43  ; 0                 ; 0       ;
;      - ShiftLeft0~46  ; 0                 ; 0       ;
;      - ShiftLeft0~49  ; 0                 ; 0       ;
; reg2[18]              ;                   ;         ;
;      - Add1~73        ; 1                 ; 0       ;
;      - Add0~73        ; 1                 ; 0       ;
;      - LessThan0~18   ; 1                 ; 0       ;
;      - LessThan0~19   ; 1                 ; 0       ;
;      - LessThan0~21   ; 1                 ; 0       ;
;      - Mux14~0        ; 1                 ; 0       ;
;      - Mux14~1        ; 1                 ; 0       ;
; reg1[21]              ;                   ;         ;
;      - Add1~85        ; 0                 ; 0       ;
;      - Add0~85        ; 0                 ; 0       ;
;      - LessThan0~14   ; 0                 ; 0       ;
;      - LessThan0~20   ; 0                 ; 0       ;
;      - ShiftRight0~2  ; 0                 ; 0       ;
;      - ShiftRight0~12 ; 0                 ; 0       ;
;      - ShiftRight0~21 ; 0                 ; 0       ;
;      - ShiftRight0~32 ; 0                 ; 0       ;
;      - ShiftLeft0~49  ; 0                 ; 0       ;
;      - Mux11~0        ; 0                 ; 0       ;
;      - Mux11~1        ; 0                 ; 0       ;
;      - ShiftLeft0~52  ; 0                 ; 0       ;
;      - ShiftLeft0~55  ; 0                 ; 0       ;
;      - ShiftLeft0~58  ; 0                 ; 0       ;
; reg2[21]              ;                   ;         ;
;      - Add1~85        ; 1                 ; 0       ;
;      - Add0~85        ; 1                 ; 0       ;
;      - LessThan0~14   ; 1                 ; 0       ;
;      - LessThan0~20   ; 1                 ; 0       ;
;      - Mux11~1        ; 1                 ; 0       ;
; reg1[20]              ;                   ;         ;
;      - Add1~81        ; 0                 ; 0       ;
;      - Add0~81        ; 0                 ; 0       ;
;      - LessThan0~14   ; 0                 ; 0       ;
;      - LessThan0~20   ; 0                 ; 0       ;
;      - ShiftRight0~2  ; 0                 ; 0       ;
;      - ShiftRight0~10 ; 0                 ; 0       ;
;      - ShiftRight0~21 ; 0                 ; 0       ;
;      - ShiftRight0~32 ; 0                 ; 0       ;
;      - ShiftLeft0~46  ; 0                 ; 0       ;
;      - Mux12~0        ; 0                 ; 0       ;
;      - Mux12~2        ; 0                 ; 0       ;
;      - ShiftLeft0~49  ; 0                 ; 0       ;
;      - ShiftLeft0~52  ; 0                 ; 0       ;
;      - ShiftLeft0~55  ; 0                 ; 0       ;
; reg2[20]              ;                   ;         ;
;      - Add1~81        ; 0                 ; 0       ;
;      - Add0~81        ; 0                 ; 0       ;
;      - LessThan0~14   ; 0                 ; 0       ;
;      - LessThan0~20   ; 0                 ; 0       ;
;      - Mux12~2        ; 0                 ; 0       ;
; reg1[19]              ;                   ;         ;
;      - Add1~77        ; 0                 ; 0       ;
;      - Add0~77        ; 0                 ; 0       ;
;      - LessThan0~14   ; 0                 ; 0       ;
;      - LessThan0~20   ; 0                 ; 0       ;
;      - ShiftRight0~0  ; 0                 ; 0       ;
;      - ShiftRight0~10 ; 0                 ; 0       ;
;      - ShiftRight0~21 ; 0                 ; 0       ;
;      - ShiftRight0~32 ; 0                 ; 0       ;
;      - ShiftLeft0~43  ; 0                 ; 0       ;
;      - Mux13~0        ; 0                 ; 0       ;
;      - Mux13~1        ; 0                 ; 0       ;
;      - ShiftLeft0~46  ; 0                 ; 0       ;
;      - ShiftLeft0~49  ; 0                 ; 0       ;
;      - ShiftLeft0~52  ; 0                 ; 0       ;
;      - Mux13~3        ; 0                 ; 0       ;
; reg2[19]              ;                   ;         ;
;      - Add1~77        ; 1                 ; 0       ;
;      - Add0~77        ; 1                 ; 0       ;
;      - LessThan0~14   ; 1                 ; 0       ;
;      - LessThan0~20   ; 1                 ; 0       ;
;      - Mux13~0        ; 1                 ; 0       ;
;      - Mux13~1        ; 1                 ; 0       ;
; reg1[17]              ;                   ;         ;
;      - Add1~69        ; 1                 ; 0       ;
;      - Add0~69        ; 1                 ; 0       ;
;      - LessThan0~15   ; 1                 ; 0       ;
;      - LessThan0~21   ; 1                 ; 0       ;
;      - ShiftRight0~0  ; 1                 ; 0       ;
;      - ShiftRight0~10 ; 1                 ; 0       ;
;      - ShiftRight0~29 ; 1                 ; 0       ;
;      - ShiftRight0~40 ; 1                 ; 0       ;
;      - ShiftLeft0~37  ; 1                 ; 0       ;
;      - Mux15~0        ; 1                 ; 0       ;
;      - ShiftLeft0~40  ; 1                 ; 0       ;
;      - ShiftLeft0~43  ; 1                 ; 0       ;
;      - ShiftLeft0~46  ; 1                 ; 0       ;
;      - Mux15~5        ; 1                 ; 0       ;
; reg2[17]              ;                   ;         ;
;      - Add1~69        ; 1                 ; 0       ;
;      - Add0~69        ; 1                 ; 0       ;
;      - LessThan0~15   ; 1                 ; 0       ;
;      - LessThan0~21   ; 1                 ; 0       ;
;      - Mux15~0        ; 1                 ; 0       ;
; reg1[16]              ;                   ;         ;
;      - Add1~65        ; 0                 ; 0       ;
;      - Add0~65        ; 0                 ; 0       ;
;      - Mux16~5        ; 0                 ; 0       ;
;      - LessThan0~16   ; 0                 ; 0       ;
;      - LessThan0~22   ; 0                 ; 0       ;
;      - ShiftRight0~0  ; 0                 ; 0       ;
;      - ShiftRight0~18 ; 0                 ; 0       ;
;      - ShiftRight0~29 ; 0                 ; 0       ;
;      - ShiftRight0~40 ; 0                 ; 0       ;
;      - ShiftLeft0~34  ; 0                 ; 0       ;
;      - Mux16~0        ; 0                 ; 0       ;
;      - ShiftLeft0~37  ; 0                 ; 0       ;
;      - ShiftLeft0~40  ; 0                 ; 0       ;
;      - ShiftLeft0~43  ; 0                 ; 0       ;
; reg2[16]              ;                   ;         ;
;      - Add1~65        ; 0                 ; 0       ;
;      - Add0~65        ; 0                 ; 0       ;
;      - LessThan0~16   ; 0                 ; 0       ;
;      - LessThan0~22   ; 0                 ; 0       ;
;      - Mux16~0        ; 0                 ; 0       ;
; reg1[15]              ;                   ;         ;
;      - Add1~61        ; 0                 ; 0       ;
;      - Add0~61        ; 0                 ; 0       ;
;      - Mux17~3        ; 0                 ; 0       ;
;      - LessThan0~17   ; 0                 ; 0       ;
;      - LessThan0~22   ; 0                 ; 0       ;
;      - ShiftRight0~8  ; 0                 ; 0       ;
;      - ShiftRight0~18 ; 0                 ; 0       ;
;      - ShiftRight0~29 ; 0                 ; 0       ;
;      - ShiftRight0~40 ; 0                 ; 0       ;
;      - ShiftLeft0~32  ; 0                 ; 0       ;
;      - Mux17~0        ; 0                 ; 0       ;
;      - Mux17~1        ; 0                 ; 0       ;
;      - ShiftLeft0~34  ; 0                 ; 0       ;
;      - ShiftLeft0~37  ; 0                 ; 0       ;
;      - ShiftLeft0~40  ; 0                 ; 0       ;
; reg2[15]              ;                   ;         ;
;      - Add1~61        ; 1                 ; 0       ;
;      - Add0~61        ; 1                 ; 0       ;
;      - LessThan0~17   ; 1                 ; 0       ;
;      - LessThan0~22   ; 1                 ; 0       ;
;      - Mux17~0        ; 1                 ; 0       ;
;      - Mux17~1        ; 1                 ; 0       ;
; reg1[25]              ;                   ;         ;
;      - Add1~101       ; 0                 ; 0       ;
;      - Add0~101       ; 0                 ; 0       ;
;      - LessThan0~27   ; 0                 ; 0       ;
;      - LessThan0~28   ; 0                 ; 0       ;
;      - LessThan0~30   ; 0                 ; 0       ;
;      - ShiftRight0~1  ; 0                 ; 0       ;
;      - ShiftRight0~11 ; 0                 ; 0       ;
;      - ShiftRight0~23 ; 0                 ; 0       ;
;      - ShiftRight0~34 ; 0                 ; 0       ;
;      - ShiftLeft0~60  ; 0                 ; 0       ;
;      - Mux7~0         ; 0                 ; 0       ;
;      - Mux7~1         ; 0                 ; 0       ;
;      - ShiftLeft0~62  ; 0                 ; 0       ;
;      - ShiftLeft0~64  ; 0                 ; 0       ;
;      - ShiftLeft0~66  ; 0                 ; 0       ;
; reg2[25]              ;                   ;         ;
;      - Add1~101       ; 1                 ; 0       ;
;      - Add0~101       ; 1                 ; 0       ;
;      - LessThan0~27   ; 1                 ; 0       ;
;      - LessThan0~28   ; 1                 ; 0       ;
;      - LessThan0~30   ; 1                 ; 0       ;
;      - Mux7~1         ; 1                 ; 0       ;
; reg1[28]              ;                   ;         ;
;      - Add1~113       ; 1                 ; 0       ;
;      - Add0~113       ; 1                 ; 0       ;
;      - LessThan0~23   ; 1                 ; 0       ;
;      - LessThan0~29   ; 1                 ; 0       ;
;      - ShiftRight0~3  ; 1                 ; 0       ;
;      - ShiftRight0~11 ; 1                 ; 0       ;
;      - ShiftRight0~22 ; 1                 ; 0       ;
;      - ShiftRight0~33 ; 1                 ; 0       ;
;      - ShiftLeft0~66  ; 1                 ; 0       ;
;      - Mux4~0         ; 1                 ; 0       ;
;      - Mux4~1         ; 1                 ; 0       ;
;      - ShiftLeft0~69  ; 1                 ; 0       ;
;      - ShiftLeft0~72  ; 1                 ; 0       ;
;      - ShiftLeft0~75  ; 1                 ; 0       ;
; reg2[28]              ;                   ;         ;
;      - Add1~113       ; 0                 ; 0       ;
;      - Add0~113       ; 0                 ; 0       ;
;      - LessThan0~23   ; 0                 ; 0       ;
;      - LessThan0~29   ; 0                 ; 0       ;
;      - Mux4~1         ; 0                 ; 0       ;
; reg1[27]              ;                   ;         ;
;      - Add1~109       ; 0                 ; 0       ;
;      - Add0~109       ; 0                 ; 0       ;
;      - LessThan0~23   ; 0                 ; 0       ;
;      - LessThan0~29   ; 0                 ; 0       ;
;      - ShiftRight0~1  ; 0                 ; 0       ;
;      - ShiftRight0~11 ; 0                 ; 0       ;
;      - ShiftRight0~22 ; 0                 ; 0       ;
;      - ShiftRight0~33 ; 0                 ; 0       ;
;      - ShiftLeft0~64  ; 0                 ; 0       ;
;      - Mux5~0         ; 0                 ; 0       ;
;      - Mux5~1         ; 0                 ; 0       ;
;      - ShiftLeft0~66  ; 0                 ; 0       ;
;      - ShiftLeft0~69  ; 0                 ; 0       ;
;      - ShiftLeft0~72  ; 0                 ; 0       ;
; reg2[27]              ;                   ;         ;
;      - Add1~109       ; 1                 ; 0       ;
;      - Add0~109       ; 1                 ; 0       ;
;      - LessThan0~23   ; 1                 ; 0       ;
;      - LessThan0~29   ; 1                 ; 0       ;
;      - Mux5~1         ; 1                 ; 0       ;
; reg1[26]              ;                   ;         ;
;      - Add1~105       ; 1                 ; 0       ;
;      - Add0~105       ; 1                 ; 0       ;
;      - LessThan0~23   ; 1                 ; 0       ;
;      - LessThan0~29   ; 1                 ; 0       ;
;      - ShiftRight0~1  ; 1                 ; 0       ;
;      - ShiftRight0~11 ; 1                 ; 0       ;
;      - ShiftRight0~22 ; 1                 ; 0       ;
;      - ShiftRight0~34 ; 1                 ; 0       ;
;      - ShiftLeft0~62  ; 1                 ; 0       ;
;      - Mux6~0         ; 1                 ; 0       ;
;      - Mux6~1         ; 1                 ; 0       ;
;      - ShiftLeft0~64  ; 1                 ; 0       ;
;      - ShiftLeft0~66  ; 1                 ; 0       ;
;      - ShiftLeft0~69  ; 1                 ; 0       ;
; reg2[26]              ;                   ;         ;
;      - Add1~105       ; 1                 ; 0       ;
;      - Add0~105       ; 1                 ; 0       ;
;      - LessThan0~23   ; 1                 ; 0       ;
;      - LessThan0~29   ; 1                 ; 0       ;
;      - Mux6~1         ; 1                 ; 0       ;
; reg1[24]              ;                   ;         ;
;      - Add1~97        ; 0                 ; 0       ;
;      - Add0~97        ; 0                 ; 0       ;
;      - LessThan0~24   ; 0                 ; 0       ;
;      - LessThan0~30   ; 0                 ; 0       ;
;      - ShiftRight0~1  ; 0                 ; 0       ;
;      - ShiftRight0~12 ; 0                 ; 0       ;
;      - ShiftRight0~23 ; 0                 ; 0       ;
;      - ShiftRight0~34 ; 0                 ; 0       ;
;      - ShiftLeft0~58  ; 0                 ; 0       ;
;      - Mux8~0         ; 0                 ; 0       ;
;      - Mux8~1         ; 0                 ; 0       ;
;      - ShiftLeft0~60  ; 0                 ; 0       ;
;      - ShiftLeft0~62  ; 0                 ; 0       ;
;      - ShiftLeft0~64  ; 0                 ; 0       ;
; reg2[24]              ;                   ;         ;
;      - Add1~97        ; 0                 ; 0       ;
;      - Add0~97        ; 0                 ; 0       ;
;      - LessThan0~24   ; 0                 ; 0       ;
;      - LessThan0~30   ; 0                 ; 0       ;
;      - Mux8~1         ; 0                 ; 0       ;
; reg1[23]              ;                   ;         ;
;      - Add1~93        ; 0                 ; 0       ;
;      - Add0~93        ; 0                 ; 0       ;
;      - LessThan0~25   ; 0                 ; 0       ;
;      - LessThan0~31   ; 0                 ; 0       ;
;      - ShiftRight0~2  ; 0                 ; 0       ;
;      - ShiftRight0~12 ; 0                 ; 0       ;
;      - ShiftRight0~23 ; 0                 ; 0       ;
;      - ShiftRight0~34 ; 0                 ; 0       ;
;      - ShiftLeft0~55  ; 0                 ; 0       ;
;      - Mux9~0         ; 0                 ; 0       ;
;      - Mux9~1         ; 0                 ; 0       ;
;      - ShiftLeft0~58  ; 0                 ; 0       ;
;      - ShiftLeft0~60  ; 0                 ; 0       ;
;      - ShiftLeft0~62  ; 0                 ; 0       ;
; reg2[23]              ;                   ;         ;
;      - Add1~93        ; 1                 ; 0       ;
;      - Add0~93        ; 1                 ; 0       ;
;      - LessThan0~25   ; 1                 ; 0       ;
;      - LessThan0~31   ; 1                 ; 0       ;
;      - Mux9~1         ; 1                 ; 0       ;
; reg1[22]              ;                   ;         ;
;      - Add1~89        ; 0                 ; 0       ;
;      - Add0~89        ; 0                 ; 0       ;
;      - LessThan0~26   ; 0                 ; 0       ;
;      - LessThan0~31   ; 0                 ; 0       ;
;      - ShiftRight0~2  ; 0                 ; 0       ;
;      - ShiftRight0~12 ; 0                 ; 0       ;
;      - ShiftRight0~23 ; 0                 ; 0       ;
;      - ShiftRight0~32 ; 0                 ; 0       ;
;      - ShiftLeft0~52  ; 0                 ; 0       ;
;      - Mux10~0        ; 0                 ; 0       ;
;      - Mux10~1        ; 0                 ; 0       ;
;      - ShiftLeft0~55  ; 0                 ; 0       ;
;      - ShiftLeft0~58  ; 0                 ; 0       ;
;      - ShiftLeft0~60  ; 0                 ; 0       ;
; reg2[22]              ;                   ;         ;
;      - Add1~89        ; 1                 ; 0       ;
;      - Add0~89        ; 1                 ; 0       ;
;      - LessThan0~26   ; 1                 ; 0       ;
;      - LessThan0~31   ; 1                 ; 0       ;
;      - Mux10~1        ; 1                 ; 0       ;
; reg1[30]              ;                   ;         ;
;      - Add1~121       ; 1                 ; 0       ;
;      - Add0~121       ; 1                 ; 0       ;
;      - Mux32~1        ; 1                 ; 0       ;
;      - Mux32~3        ; 1                 ; 0       ;
;      - ShiftRight0~3  ; 1                 ; 0       ;
;      - ShiftRight0~13 ; 1                 ; 0       ;
;      - ShiftRight0~24 ; 1                 ; 0       ;
;      - ShiftRight0~33 ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - result~23      ; 1                 ; 0       ;
;      - ShiftLeft0~72  ; 1                 ; 0       ;
;      - result~27      ; 1                 ; 0       ;
;      - Mux2~0         ; 1                 ; 0       ;
;      - Mux2~1         ; 1                 ; 0       ;
;      - ShiftLeft0~75  ; 1                 ; 0       ;
; reg2[30]              ;                   ;         ;
;      - Add1~121       ; 0                 ; 0       ;
;      - Add0~121       ; 0                 ; 0       ;
;      - Mux32~1        ; 0                 ; 0       ;
;      - Mux32~3        ; 0                 ; 0       ;
;      - Mux2~1         ; 0                 ; 0       ;
; reg1[29]              ;                   ;         ;
;      - Add1~117       ; 0                 ; 0       ;
;      - Add0~117       ; 0                 ; 0       ;
;      - Mux32~1        ; 0                 ; 0       ;
;      - Mux32~3        ; 0                 ; 0       ;
;      - ShiftRight0~3  ; 0                 ; 0       ;
;      - ShiftRight0~13 ; 0                 ; 0       ;
;      - ShiftRight0~22 ; 0                 ; 0       ;
;      - ShiftRight0~33 ; 0                 ; 0       ;
;      - result~23      ; 0                 ; 0       ;
;      - ShiftLeft0~69  ; 0                 ; 0       ;
;      - Mux3~0         ; 0                 ; 0       ;
;      - Mux3~1         ; 0                 ; 0       ;
;      - ShiftLeft0~72  ; 0                 ; 0       ;
;      - ShiftLeft0~75  ; 0                 ; 0       ;
; reg2[29]              ;                   ;         ;
;      - Add1~117       ; 1                 ; 0       ;
;      - Add0~117       ; 1                 ; 0       ;
;      - Mux32~1        ; 1                 ; 0       ;
;      - Mux32~3        ; 1                 ; 0       ;
;      - Mux3~1         ; 1                 ; 0       ;
; op_code[0]            ;                   ;         ;
;      - Mux13~3        ; 1                 ; 0       ;
;      - Mux14~3        ; 0                 ; 0       ;
;      - Mux15~5        ; 0                 ; 0       ;
;      - Mux16~5        ; 0                 ; 0       ;
;      - Mux17~3        ; 0                 ; 0       ;
;      - Mux18~3        ; 0                 ; 0       ;
;      - Mux19~3        ; 0                 ; 0       ;
;      - Mux20~3        ; 0                 ; 0       ;
;      - Mux30~3        ; 0                 ; 0       ;
;      - Mux32~0        ; 0                 ; 0       ;
;      - Mux32~2        ; 1                 ; 0       ;
;      - Mux32~5        ; 1                 ; 0       ;
;      - Mux31~0        ; 0                 ; 0       ;
;      - Mux31~1        ; 0                 ; 0       ;
;      - Mux31~2        ; 0                 ; 0       ;
;      - Mux30~0        ; 0                 ; 0       ;
;      - Mux30~1        ; 0                 ; 0       ;
;      - Mux29~0        ; 1                 ; 0       ;
;      - Mux29~1        ; 0                 ; 0       ;
;      - Mux29~2        ; 0                 ; 0       ;
;      - Mux28~0        ; 0                 ; 0       ;
;      - Mux28~1        ; 0                 ; 0       ;
;      - Mux28~2        ; 0                 ; 0       ;
;      - Mux27~0        ; 0                 ; 0       ;
;      - Mux27~1        ; 0                 ; 0       ;
;      - Mux27~2        ; 0                 ; 0       ;
;      - Mux26~0        ; 0                 ; 0       ;
;      - Mux26~1        ; 0                 ; 0       ;
;      - Mux26~2        ; 0                 ; 0       ;
;      - Mux25~0        ; 0                 ; 0       ;
;      - Mux25~1        ; 0                 ; 0       ;
;      - Mux25~2        ; 0                 ; 0       ;
;      - Mux24~0        ; 1                 ; 0       ;
;      - Mux24~1        ; 1                 ; 0       ;
;      - Mux24~2        ; 1                 ; 0       ;
;      - Mux23~0        ; 0                 ; 0       ;
;      - Mux23~1        ; 0                 ; 0       ;
;      - Mux23~2        ; 0                 ; 0       ;
;      - Mux22~0        ; 0                 ; 0       ;
;      - Mux22~1        ; 0                 ; 0       ;
;      - Mux22~2        ; 0                 ; 0       ;
;      - Mux21~0        ; 0                 ; 0       ;
;      - Mux21~1        ; 0                 ; 0       ;
;      - Mux21~2        ; 0                 ; 0       ;
;      - Mux20~0        ; 0                 ; 0       ;
;      - Mux20~1        ; 0                 ; 0       ;
;      - Mux19~0        ; 0                 ; 0       ;
;      - Mux19~1        ; 0                 ; 0       ;
;      - Mux18~0        ; 0                 ; 0       ;
;      - Mux18~1        ; 0                 ; 0       ;
;      - Mux17~0        ; 0                 ; 0       ;
;      - Mux17~1        ; 0                 ; 0       ;
;      - Mux16~0        ; 0                 ; 0       ;
;      - Mux15~0        ; 0                 ; 0       ;
;      - Mux14~0        ; 0                 ; 0       ;
;      - Mux14~1        ; 0                 ; 0       ;
;      - Mux13~0        ; 1                 ; 0       ;
;      - Mux13~1        ; 1                 ; 0       ;
;      - Mux12~0        ; 0                 ; 0       ;
;      - Mux12~2        ; 0                 ; 0       ;
;      - Mux11~0        ; 1                 ; 0       ;
;      - Mux11~1        ; 0                 ; 0       ;
;      - Mux10~0        ; 0                 ; 0       ;
;      - Mux10~1        ; 0                 ; 0       ;
;      - Mux9~0         ; 0                 ; 0       ;
;      - Mux9~1         ; 0                 ; 0       ;
;      - Mux8~0         ; 0                 ; 0       ;
;      - Mux8~1         ; 0                 ; 0       ;
;      - Mux7~0         ; 0                 ; 0       ;
;      - Mux7~1         ; 0                 ; 0       ;
;      - Mux6~0         ; 1                 ; 0       ;
;      - Mux6~1         ; 0                 ; 0       ;
;      - Mux5~0         ; 0                 ; 0       ;
;      - Mux5~1         ; 0                 ; 0       ;
;      - Mux4~0         ; 0                 ; 0       ;
;      - Mux4~1         ; 0                 ; 0       ;
;      - Mux3~0         ; 1                 ; 0       ;
;      - Mux3~1         ; 0                 ; 0       ;
;      - Mux2~0         ; 0                 ; 0       ;
;      - Mux2~1         ; 0                 ; 0       ;
;      - Mux1~0         ; 1                 ; 0       ;
;      - Mux0~0         ; 1                 ; 0       ;
;      - Mux1~2         ; 0                 ; 0       ;
; op_code[1]            ;                   ;         ;
;      - Mux1~2         ; 0                 ; 0       ;
;      - Mux2~2         ; 0                 ; 0       ;
;      - Mux3~2         ; 0                 ; 0       ;
;      - Mux4~2         ; 0                 ; 0       ;
;      - Mux5~2         ; 0                 ; 0       ;
;      - Mux6~2         ; 0                 ; 0       ;
;      - Mux7~2         ; 0                 ; 0       ;
;      - Mux8~2         ; 0                 ; 0       ;
;      - Mux9~2         ; 0                 ; 0       ;
;      - Mux10~2        ; 0                 ; 0       ;
;      - Mux11~2        ; 0                 ; 0       ;
;      - Mux12~4        ; 0                 ; 0       ;
;      - Mux13~3        ; 0                 ; 0       ;
;      - Mux14~3        ; 0                 ; 0       ;
;      - Mux15~1        ; 0                 ; 0       ;
;      - Mux15~5        ; 0                 ; 0       ;
;      - Mux16~1        ; 0                 ; 0       ;
;      - Mux16~5        ; 0                 ; 0       ;
;      - Mux17~3        ; 0                 ; 0       ;
;      - Mux18~3        ; 0                 ; 0       ;
;      - Mux19~3        ; 0                 ; 0       ;
;      - Mux20~3        ; 0                 ; 0       ;
;      - Mux30~3        ; 0                 ; 0       ;
;      - Mux32~0        ; 0                 ; 0       ;
;      - Mux32~2        ; 0                 ; 0       ;
;      - Mux32~4        ; 0                 ; 0       ;
;      - Mux32~5        ; 0                 ; 0       ;
;      - Mux32~6        ; 0                 ; 0       ;
;      - Mux31~0        ; 0                 ; 0       ;
;      - Mux31~3        ; 0                 ; 0       ;
;      - Mux30~2        ; 0                 ; 0       ;
;      - Mux29~0        ; 0                 ; 0       ;
;      - Mux29~3        ; 0                 ; 0       ;
;      - Mux28~0        ; 0                 ; 0       ;
;      - Mux28~3        ; 0                 ; 0       ;
;      - Mux27~0        ; 0                 ; 0       ;
;      - Mux27~3        ; 0                 ; 0       ;
;      - Mux26~0        ; 0                 ; 0       ;
;      - Mux26~3        ; 0                 ; 0       ;
;      - Mux25~0        ; 0                 ; 0       ;
;      - Mux25~3        ; 0                 ; 0       ;
;      - Mux24~0        ; 0                 ; 0       ;
;      - Mux24~3        ; 0                 ; 0       ;
;      - Mux23~0        ; 0                 ; 0       ;
;      - Mux23~3        ; 0                 ; 0       ;
;      - Mux22~0        ; 0                 ; 0       ;
;      - Mux22~3        ; 0                 ; 0       ;
;      - Mux21~0        ; 0                 ; 0       ;
;      - Mux21~3        ; 0                 ; 0       ;
;      - Mux20~2        ; 0                 ; 0       ;
;      - Mux19~2        ; 0                 ; 0       ;
;      - Mux18~2        ; 0                 ; 0       ;
;      - Mux17~2        ; 0                 ; 0       ;
;      - Mux16~0        ; 0                 ; 0       ;
;      - Mux15~0        ; 0                 ; 0       ;
;      - Mux14~2        ; 0                 ; 0       ;
;      - Mux13~2        ; 0                 ; 0       ;
;      - Mux12~0        ; 0                 ; 0       ;
;      - Mux12~1        ; 0                 ; 0       ;
;      - Mux12~2        ; 0                 ; 0       ;
;      - Mux11~0        ; 0                 ; 0       ;
;      - Mux11~1        ; 0                 ; 0       ;
;      - Mux10~0        ; 0                 ; 0       ;
;      - Mux10~1        ; 0                 ; 0       ;
;      - Mux9~0         ; 0                 ; 0       ;
;      - Mux9~1         ; 0                 ; 0       ;
;      - Mux8~0         ; 0                 ; 0       ;
;      - Mux8~1         ; 0                 ; 0       ;
;      - Mux7~0         ; 0                 ; 0       ;
;      - Mux7~1         ; 0                 ; 0       ;
;      - Mux6~0         ; 0                 ; 0       ;
;      - Mux6~1         ; 0                 ; 0       ;
;      - Mux5~0         ; 0                 ; 0       ;
;      - Mux5~1         ; 0                 ; 0       ;
;      - Mux4~0         ; 0                 ; 0       ;
;      - Mux4~1         ; 0                 ; 0       ;
;      - Mux3~0         ; 0                 ; 0       ;
;      - Mux3~1         ; 0                 ; 0       ;
;      - Mux12~3        ; 0                 ; 0       ;
;      - Mux2~0         ; 0                 ; 0       ;
;      - Mux2~1         ; 0                 ; 0       ;
;      - Mux0~0         ; 0                 ; 0       ;
; reg1[31]              ;                   ;         ;
;      - Add1~125       ; 1                 ; 0       ;
;      - Add0~125       ; 1                 ; 0       ;
;      - Mux1~2         ; 1                 ; 0       ;
;      - result~28      ; 1                 ; 0       ;
;      - result~32      ; 1                 ; 0       ;
;      - Mux32~0        ; 1                 ; 0       ;
;      - Mux32~2        ; 1                 ; 0       ;
;      - ShiftRight0~3  ; 1                 ; 0       ;
;      - ShiftRight0~13 ; 1                 ; 0       ;
;      - result~1       ; 1                 ; 0       ;
;      - result~2       ; 1                 ; 0       ;
;      - ShiftRight0~24 ; 1                 ; 0       ;
;      - ShiftRight0~35 ; 1                 ; 0       ;
;      - result~5       ; 1                 ; 0       ;
;      - result~6       ; 1                 ; 0       ;
;      - result~7       ; 1                 ; 0       ;
;      - result~8       ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - result~14      ; 1                 ; 0       ;
;      - result~15      ; 1                 ; 0       ;
;      - result~16      ; 1                 ; 0       ;
;      - result~17      ; 1                 ; 0       ;
;      - result~18      ; 1                 ; 0       ;
;      - result~20      ; 1                 ; 0       ;
;      - result~21      ; 1                 ; 0       ;
;      - result~22      ; 1                 ; 0       ;
;      - result~24      ; 1                 ; 0       ;
;      - result~25      ; 1                 ; 0       ;
;      - result~26      ; 1                 ; 0       ;
;      - result~27      ; 1                 ; 0       ;
;      - ShiftLeft0~75  ; 1                 ; 0       ;
;      - result~36      ; 1                 ; 0       ;
;      - Mux16~5        ; 1                 ; 0       ;
; reg2[31]              ;                   ;         ;
;      - Add1~125       ; 0                 ; 0       ;
;      - Add0~125       ; 0                 ; 0       ;
;      - Mux1~2         ; 0                 ; 0       ;
;      - Mux32~0        ; 0                 ; 0       ;
;      - Mux32~2        ; 0                 ; 0       ;
; shamt[4]              ;                   ;         ;
;      - ShiftLeft0~77  ; 0                 ; 0       ;
;      - result~28      ; 0                 ; 0       ;
;      - ShiftLeft0~81  ; 0                 ; 0       ;
;      - result~32      ; 0                 ; 0       ;
;      - ShiftLeft0~85  ; 0                 ; 0       ;
;      - ShiftLeft0~89  ; 0                 ; 0       ;
;      - Mux13~3        ; 0                 ; 0       ;
;      - Mux15~5        ; 0                 ; 0       ;
;      - Mux16~5        ; 0                 ; 0       ;
;      - Mux32~4        ; 0                 ; 0       ;
;      - Mux32~5        ; 0                 ; 0       ;
;      - ShiftLeft0~3   ; 0                 ; 0       ;
;      - ShiftRight0~20 ; 0                 ; 0       ;
;      - result~1       ; 0                 ; 0       ;
;      - result~2       ; 0                 ; 0       ;
;      - ShiftRight0~31 ; 0                 ; 0       ;
;      - ShiftLeft0~5   ; 0                 ; 0       ;
;      - ShiftRight0~42 ; 0                 ; 0       ;
;      - ShiftLeft0~8   ; 0                 ; 0       ;
;      - ShiftRight0~45 ; 0                 ; 0       ;
;      - ShiftLeft0~10  ; 0                 ; 0       ;
;      - result~5       ; 0                 ; 0       ;
;      - ShiftRight0~48 ; 0                 ; 0       ;
;      - ShiftLeft0~12  ; 0                 ; 0       ;
;      - result~6       ; 0                 ; 0       ;
;      - ShiftRight0~51 ; 0                 ; 0       ;
;      - ShiftLeft0~14  ; 0                 ; 0       ;
;      - result~7       ; 0                 ; 0       ;
;      - ShiftRight0~54 ; 0                 ; 0       ;
;      - ShiftLeft0~16  ; 0                 ; 0       ;
;      - result~8       ; 0                 ; 0       ;
;      - ShiftRight0~56 ; 0                 ; 0       ;
;      - ShiftLeft0~18  ; 0                 ; 0       ;
;      - ShiftRight0~58 ; 0                 ; 0       ;
;      - ShiftLeft0~20  ; 0                 ; 0       ;
;      - ShiftRight0~61 ; 0                 ; 0       ;
;      - ShiftLeft0~22  ; 0                 ; 0       ;
;      - ShiftRight0~63 ; 0                 ; 0       ;
;      - ShiftLeft0~24  ; 0                 ; 0       ;
;      - ShiftRight0~65 ; 0                 ; 0       ;
;      - ShiftLeft0~27  ; 0                 ; 0       ;
;      - ShiftRight0~67 ; 0                 ; 0       ;
;      - ShiftRight0~69 ; 0                 ; 0       ;
;      - ShiftRight0~71 ; 0                 ; 0       ;
;      - result~14      ; 0                 ; 0       ;
;      - ShiftLeft0~36  ; 0                 ; 0       ;
;      - result~15      ; 0                 ; 0       ;
;      - ShiftLeft0~39  ; 0                 ; 0       ;
;      - ShiftLeft0~42  ; 0                 ; 0       ;
;      - result~16      ; 0                 ; 0       ;
;      - result~17      ; 0                 ; 0       ;
;      - ShiftLeft0~45  ; 0                 ; 0       ;
;      - ShiftLeft0~48  ; 0                 ; 0       ;
;      - ShiftRight0~72 ; 0                 ; 0       ;
;      - result~18      ; 0                 ; 0       ;
;      - ShiftLeft0~51  ; 0                 ; 0       ;
;      - ShiftRight0~73 ; 0                 ; 0       ;
;      - result~19      ; 0                 ; 0       ;
;      - result~20      ; 0                 ; 0       ;
;      - ShiftLeft0~54  ; 0                 ; 0       ;
;      - ShiftRight0~74 ; 0                 ; 0       ;
;      - ShiftLeft0~57  ; 0                 ; 0       ;
;      - ShiftRight0~75 ; 0                 ; 0       ;
;      - result~21      ; 0                 ; 0       ;
;      - ShiftRight0~76 ; 0                 ; 0       ;
;      - result~22      ; 0                 ; 0       ;
;      - ShiftRight0~77 ; 0                 ; 0       ;
;      - ShiftRight0~78 ; 0                 ; 0       ;
;      - ShiftRight0~79 ; 0                 ; 0       ;
;      - result~24      ; 0                 ; 0       ;
;      - result~25      ; 0                 ; 0       ;
;      - ShiftRight0~80 ; 0                 ; 0       ;
;      - ShiftLeft0~68  ; 0                 ; 0       ;
;      - ShiftLeft0~71  ; 0                 ; 0       ;
;      - ShiftRight0~81 ; 0                 ; 0       ;
;      - result~26      ; 0                 ; 0       ;
;      - ShiftLeft0~74  ; 0                 ; 0       ;
;      - ShiftRight0~82 ; 0                 ; 0       ;
;      - result~27      ; 0                 ; 0       ;
;      - Mux1~0         ; 0                 ; 0       ;
;      - result~36      ; 0                 ; 0       ;
;      - Mux14~3        ; 0                 ; 0       ;
;      - Mux17~3        ; 0                 ; 0       ;
;      - Mux18~3        ; 0                 ; 0       ;
;      - Mux19~3        ; 0                 ; 0       ;
; shamt[1]              ;                   ;         ;
;      - ShiftRight0~0  ; 1                 ; 0       ;
;      - ShiftRight0~1  ; 1                 ; 0       ;
;      - ShiftRight0~2  ; 1                 ; 0       ;
;      - ShiftRight0~3  ; 1                 ; 0       ;
;      - ShiftRight0~5  ; 1                 ; 0       ;
;      - ShiftRight0~6  ; 1                 ; 0       ;
;      - ShiftRight0~7  ; 1                 ; 0       ;
;      - ShiftRight0~8  ; 1                 ; 0       ;
;      - ShiftLeft0~0   ; 1                 ; 0       ;
;      - ShiftLeft0~2   ; 1                 ; 0       ;
;      - ShiftRight0~10 ; 1                 ; 0       ;
;      - ShiftRight0~11 ; 1                 ; 0       ;
;      - ShiftRight0~12 ; 1                 ; 0       ;
;      - ShiftRight0~13 ; 1                 ; 0       ;
;      - ShiftRight0~15 ; 1                 ; 0       ;
;      - ShiftRight0~16 ; 1                 ; 0       ;
;      - ShiftRight0~17 ; 1                 ; 0       ;
;      - ShiftRight0~18 ; 1                 ; 0       ;
;      - result~0       ; 1                 ; 0       ;
;      - ShiftRight0~21 ; 1                 ; 0       ;
;      - ShiftRight0~22 ; 1                 ; 0       ;
;      - ShiftRight0~23 ; 1                 ; 0       ;
;      - ShiftRight0~24 ; 1                 ; 0       ;
;      - ShiftRight0~26 ; 1                 ; 0       ;
;      - ShiftRight0~27 ; 1                 ; 0       ;
;      - ShiftRight0~28 ; 1                 ; 0       ;
;      - ShiftRight0~29 ; 1                 ; 0       ;
;      - ShiftLeft0~4   ; 1                 ; 0       ;
;      - ShiftLeft0~6   ; 1                 ; 0       ;
;      - ShiftRight0~32 ; 1                 ; 0       ;
;      - ShiftRight0~33 ; 1                 ; 0       ;
;      - ShiftRight0~34 ; 1                 ; 0       ;
;      - ShiftRight0~35 ; 1                 ; 0       ;
;      - ShiftRight0~37 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftRight0~39 ; 1                 ; 0       ;
;      - ShiftRight0~40 ; 1                 ; 0       ;
;      - ShiftLeft0~7   ; 1                 ; 0       ;
;      - ShiftLeft0~9   ; 1                 ; 0       ;
;      - result~5       ; 1                 ; 0       ;
;      - ShiftLeft0~11  ; 1                 ; 0       ;
;      - result~6       ; 1                 ; 0       ;
;      - ShiftLeft0~13  ; 1                 ; 0       ;
;      - ShiftLeft0~15  ; 1                 ; 0       ;
;      - ShiftLeft0~17  ; 1                 ; 0       ;
;      - result~9       ; 1                 ; 0       ;
;      - ShiftLeft0~19  ; 1                 ; 0       ;
;      - result~10      ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - ShiftLeft0~21  ; 1                 ; 0       ;
;      - ShiftLeft0~23  ; 1                 ; 0       ;
;      - ShiftLeft0~25  ; 1                 ; 0       ;
;      - result~12      ; 1                 ; 0       ;
;      - ShiftLeft0~28  ; 1                 ; 0       ;
;      - result~13      ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
;      - ShiftLeft0~32  ; 1                 ; 0       ;
;      - ShiftLeft0~34  ; 1                 ; 0       ;
;      - ShiftLeft0~37  ; 1                 ; 0       ;
;      - ShiftLeft0~40  ; 1                 ; 0       ;
;      - ShiftLeft0~43  ; 1                 ; 0       ;
;      - ShiftLeft0~46  ; 1                 ; 0       ;
;      - ShiftLeft0~49  ; 1                 ; 0       ;
;      - result~19      ; 1                 ; 0       ;
;      - ShiftLeft0~52  ; 1                 ; 0       ;
;      - ShiftLeft0~55  ; 1                 ; 0       ;
;      - ShiftLeft0~58  ; 1                 ; 0       ;
;      - ShiftLeft0~60  ; 1                 ; 0       ;
;      - ShiftLeft0~62  ; 1                 ; 0       ;
;      - ShiftLeft0~64  ; 1                 ; 0       ;
;      - ShiftLeft0~66  ; 1                 ; 0       ;
;      - ShiftLeft0~69  ; 1                 ; 0       ;
;      - result~26      ; 1                 ; 0       ;
;      - ShiftLeft0~72  ; 1                 ; 0       ;
;      - ShiftLeft0~75  ; 1                 ; 0       ;
;      - result~36      ; 1                 ; 0       ;
;      - result~28      ; 1                 ; 0       ;
;      - result~32      ; 1                 ; 0       ;
; shamt[0]              ;                   ;         ;
;      - ShiftRight0~0  ; 1                 ; 0       ;
;      - ShiftRight0~1  ; 1                 ; 0       ;
;      - ShiftRight0~2  ; 1                 ; 0       ;
;      - ShiftRight0~3  ; 1                 ; 0       ;
;      - ShiftRight0~5  ; 1                 ; 0       ;
;      - ShiftRight0~6  ; 1                 ; 0       ;
;      - ShiftRight0~7  ; 1                 ; 0       ;
;      - ShiftRight0~8  ; 1                 ; 0       ;
;      - ShiftLeft0~0   ; 1                 ; 0       ;
;      - ShiftLeft0~2   ; 1                 ; 0       ;
;      - ShiftRight0~10 ; 1                 ; 0       ;
;      - ShiftRight0~11 ; 1                 ; 0       ;
;      - ShiftRight0~12 ; 1                 ; 0       ;
;      - ShiftRight0~13 ; 1                 ; 0       ;
;      - ShiftRight0~15 ; 1                 ; 0       ;
;      - ShiftRight0~16 ; 1                 ; 0       ;
;      - ShiftRight0~17 ; 1                 ; 0       ;
;      - ShiftRight0~18 ; 1                 ; 0       ;
;      - result~1       ; 1                 ; 0       ;
;      - ShiftRight0~21 ; 1                 ; 0       ;
;      - ShiftRight0~22 ; 1                 ; 0       ;
;      - ShiftRight0~23 ; 1                 ; 0       ;
;      - ShiftRight0~24 ; 1                 ; 0       ;
;      - ShiftRight0~26 ; 1                 ; 0       ;
;      - ShiftRight0~27 ; 1                 ; 0       ;
;      - ShiftRight0~28 ; 1                 ; 0       ;
;      - ShiftRight0~29 ; 1                 ; 0       ;
;      - ShiftLeft0~4   ; 1                 ; 0       ;
;      - ShiftLeft0~6   ; 1                 ; 0       ;
;      - ShiftRight0~32 ; 1                 ; 0       ;
;      - ShiftRight0~33 ; 1                 ; 0       ;
;      - ShiftRight0~34 ; 1                 ; 0       ;
;      - ShiftRight0~35 ; 1                 ; 0       ;
;      - ShiftRight0~37 ; 1                 ; 0       ;
;      - ShiftRight0~38 ; 1                 ; 0       ;
;      - ShiftRight0~39 ; 1                 ; 0       ;
;      - ShiftRight0~40 ; 1                 ; 0       ;
;      - ShiftLeft0~7   ; 1                 ; 0       ;
;      - ShiftLeft0~9   ; 1                 ; 0       ;
;      - result~5       ; 1                 ; 0       ;
;      - ShiftLeft0~11  ; 1                 ; 0       ;
;      - ShiftLeft0~13  ; 1                 ; 0       ;
;      - ShiftLeft0~15  ; 1                 ; 0       ;
;      - ShiftLeft0~17  ; 1                 ; 0       ;
;      - result~9       ; 1                 ; 0       ;
;      - ShiftLeft0~19  ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - ShiftLeft0~21  ; 1                 ; 0       ;
;      - ShiftLeft0~23  ; 1                 ; 0       ;
;      - ShiftLeft0~25  ; 1                 ; 0       ;
;      - result~12      ; 1                 ; 0       ;
;      - ShiftLeft0~28  ; 1                 ; 0       ;
;      - ShiftLeft0~30  ; 1                 ; 0       ;
;      - ShiftLeft0~32  ; 1                 ; 0       ;
;      - ShiftLeft0~34  ; 1                 ; 0       ;
;      - result~15      ; 1                 ; 0       ;
;      - ShiftLeft0~37  ; 1                 ; 0       ;
;      - ShiftLeft0~40  ; 1                 ; 0       ;
;      - ShiftLeft0~43  ; 1                 ; 0       ;
;      - ShiftLeft0~46  ; 1                 ; 0       ;
;      - ShiftLeft0~49  ; 1                 ; 0       ;
;      - result~19      ; 1                 ; 0       ;
;      - ShiftLeft0~52  ; 1                 ; 0       ;
;      - ShiftLeft0~55  ; 1                 ; 0       ;
;      - ShiftLeft0~58  ; 1                 ; 0       ;
;      - ShiftLeft0~60  ; 1                 ; 0       ;
;      - result~23      ; 1                 ; 0       ;
;      - ShiftLeft0~62  ; 1                 ; 0       ;
;      - ShiftLeft0~64  ; 1                 ; 0       ;
;      - ShiftLeft0~66  ; 1                 ; 0       ;
;      - ShiftLeft0~69  ; 1                 ; 0       ;
;      - ShiftLeft0~72  ; 1                 ; 0       ;
;      - ShiftLeft0~75  ; 1                 ; 0       ;
; shamt[3]              ;                   ;         ;
;      - ShiftLeft0~77  ; 1                 ; 0       ;
;      - result~28      ; 1                 ; 0       ;
;      - ShiftLeft0~81  ; 1                 ; 0       ;
;      - result~32      ; 1                 ; 0       ;
;      - ShiftLeft0~85  ; 1                 ; 0       ;
;      - ShiftLeft0~89  ; 1                 ; 0       ;
;      - ShiftRight0~4  ; 1                 ; 0       ;
;      - ShiftRight0~9  ; 1                 ; 0       ;
;      - ShiftLeft0~1   ; 1                 ; 0       ;
;      - ShiftRight0~14 ; 1                 ; 0       ;
;      - ShiftRight0~19 ; 1                 ; 0       ;
;      - result~0       ; 1                 ; 0       ;
;      - ShiftRight0~25 ; 1                 ; 0       ;
;      - ShiftRight0~30 ; 1                 ; 0       ;
;      - result~3       ; 1                 ; 0       ;
;      - ShiftRight0~36 ; 1                 ; 0       ;
;      - ShiftRight0~41 ; 1                 ; 0       ;
;      - result~4       ; 1                 ; 0       ;
;      - ShiftRight0~43 ; 1                 ; 0       ;
;      - ShiftRight0~44 ; 1                 ; 0       ;
;      - ShiftLeft0~10  ; 1                 ; 0       ;
;      - result~5       ; 1                 ; 0       ;
;      - ShiftRight0~46 ; 1                 ; 0       ;
;      - ShiftRight0~47 ; 1                 ; 0       ;
;      - ShiftLeft0~12  ; 1                 ; 0       ;
;      - result~6       ; 1                 ; 0       ;
;      - ShiftRight0~49 ; 1                 ; 0       ;
;      - ShiftRight0~50 ; 1                 ; 0       ;
;      - ShiftLeft0~14  ; 1                 ; 0       ;
;      - result~7       ; 1                 ; 0       ;
;      - ShiftRight0~52 ; 1                 ; 0       ;
;      - ShiftRight0~53 ; 1                 ; 0       ;
;      - ShiftLeft0~16  ; 1                 ; 0       ;
;      - result~8       ; 1                 ; 0       ;
;      - ShiftRight0~55 ; 1                 ; 0       ;
;      - ShiftRight0~56 ; 1                 ; 0       ;
;      - ShiftLeft0~18  ; 1                 ; 0       ;
;      - result~9       ; 1                 ; 0       ;
;      - ShiftRight0~57 ; 1                 ; 0       ;
;      - ShiftRight0~58 ; 1                 ; 0       ;
;      - ShiftLeft0~20  ; 1                 ; 0       ;
;      - result~10      ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - ShiftRight0~60 ; 1                 ; 0       ;
;      - ShiftLeft0~22  ; 1                 ; 0       ;
;      - result~11      ; 1                 ; 0       ;
;      - ShiftRight0~62 ; 1                 ; 0       ;
;      - ShiftRight0~63 ; 1                 ; 0       ;
;      - ShiftLeft0~24  ; 1                 ; 0       ;
;      - ShiftRight0~64 ; 1                 ; 0       ;
;      - ShiftLeft0~26  ; 1                 ; 0       ;
;      - ShiftRight0~66 ; 1                 ; 0       ;
;      - ShiftLeft0~29  ; 1                 ; 0       ;
;      - ShiftRight0~68 ; 1                 ; 0       ;
;      - ShiftLeft0~31  ; 1                 ; 0       ;
;      - ShiftLeft0~33  ; 1                 ; 0       ;
;      - ShiftRight0~70 ; 1                 ; 0       ;
;      - ShiftLeft0~35  ; 1                 ; 0       ;
;      - ShiftLeft0~38  ; 1                 ; 0       ;
;      - ShiftLeft0~41  ; 1                 ; 0       ;
;      - result~17      ; 1                 ; 0       ;
;      - ShiftLeft0~44  ; 1                 ; 0       ;
;      - ShiftLeft0~47  ; 1                 ; 0       ;
;      - ShiftLeft0~48  ; 1                 ; 0       ;
;      - ShiftRight0~72 ; 1                 ; 0       ;
;      - result~18      ; 1                 ; 0       ;
;      - ShiftLeft0~50  ; 1                 ; 0       ;
;      - ShiftLeft0~51  ; 1                 ; 0       ;
;      - ShiftRight0~73 ; 1                 ; 0       ;
;      - result~19      ; 1                 ; 0       ;
;      - ShiftLeft0~53  ; 1                 ; 0       ;
;      - ShiftLeft0~54  ; 1                 ; 0       ;
;      - ShiftRight0~74 ; 1                 ; 0       ;
;      - ShiftLeft0~56  ; 1                 ; 0       ;
;      - ShiftLeft0~57  ; 1                 ; 0       ;
;      - ShiftRight0~75 ; 1                 ; 0       ;
;      - result~21      ; 1                 ; 0       ;
;      - ShiftLeft0~59  ; 1                 ; 0       ;
;      - ShiftRight0~76 ; 1                 ; 0       ;
;      - result~22      ; 1                 ; 0       ;
;      - ShiftLeft0~61  ; 1                 ; 0       ;
;      - ShiftRight0~77 ; 1                 ; 0       ;
;      - ShiftLeft0~63  ; 1                 ; 0       ;
;      - ShiftLeft0~65  ; 1                 ; 0       ;
;      - ShiftRight0~79 ; 1                 ; 0       ;
;      - ShiftLeft0~67  ; 1                 ; 0       ;
;      - ShiftLeft0~70  ; 1                 ; 0       ;
;      - ShiftLeft0~73  ; 1                 ; 0       ;
;      - ShiftLeft0~76  ; 1                 ; 0       ;
;      - result~36      ; 1                 ; 0       ;
; shamt[2]              ;                   ;         ;
;      - ShiftLeft0~77  ; 1                 ; 0       ;
;      - result~28      ; 1                 ; 0       ;
;      - ShiftLeft0~81  ; 1                 ; 0       ;
;      - result~32      ; 1                 ; 0       ;
;      - ShiftLeft0~85  ; 1                 ; 0       ;
;      - ShiftLeft0~89  ; 1                 ; 0       ;
;      - ShiftRight0~4  ; 1                 ; 0       ;
;      - ShiftRight0~9  ; 1                 ; 0       ;
;      - ShiftLeft0~1   ; 1                 ; 0       ;
;      - ShiftRight0~14 ; 1                 ; 0       ;
;      - ShiftRight0~19 ; 1                 ; 0       ;
;      - result~0       ; 1                 ; 0       ;
;      - ShiftRight0~25 ; 1                 ; 0       ;
;      - ShiftRight0~30 ; 1                 ; 0       ;
;      - result~3       ; 1                 ; 0       ;
;      - ShiftRight0~36 ; 1                 ; 0       ;
;      - ShiftRight0~41 ; 1                 ; 0       ;
;      - result~4       ; 1                 ; 0       ;
;      - ShiftRight0~43 ; 1                 ; 0       ;
;      - ShiftRight0~44 ; 1                 ; 0       ;
;      - ShiftLeft0~10  ; 1                 ; 0       ;
;      - result~5       ; 1                 ; 0       ;
;      - ShiftRight0~46 ; 1                 ; 0       ;
;      - ShiftRight0~47 ; 1                 ; 0       ;
;      - ShiftLeft0~12  ; 1                 ; 0       ;
;      - result~6       ; 1                 ; 0       ;
;      - ShiftRight0~49 ; 1                 ; 0       ;
;      - ShiftRight0~50 ; 1                 ; 0       ;
;      - ShiftLeft0~14  ; 1                 ; 0       ;
;      - result~7       ; 1                 ; 0       ;
;      - ShiftRight0~52 ; 1                 ; 0       ;
;      - ShiftRight0~53 ; 1                 ; 0       ;
;      - ShiftLeft0~16  ; 1                 ; 0       ;
;      - ShiftRight0~55 ; 1                 ; 0       ;
;      - ShiftRight0~56 ; 1                 ; 0       ;
;      - ShiftLeft0~18  ; 1                 ; 0       ;
;      - result~9       ; 1                 ; 0       ;
;      - ShiftRight0~57 ; 1                 ; 0       ;
;      - ShiftRight0~58 ; 1                 ; 0       ;
;      - ShiftLeft0~20  ; 1                 ; 0       ;
;      - result~10      ; 1                 ; 0       ;
;      - ShiftRight0~59 ; 1                 ; 0       ;
;      - ShiftRight0~60 ; 1                 ; 0       ;
;      - ShiftLeft0~22  ; 1                 ; 0       ;
;      - result~11      ; 1                 ; 0       ;
;      - ShiftRight0~62 ; 1                 ; 0       ;
;      - ShiftRight0~63 ; 1                 ; 0       ;
;      - ShiftLeft0~24  ; 1                 ; 0       ;
;      - ShiftRight0~64 ; 1                 ; 0       ;
;      - ShiftLeft0~26  ; 1                 ; 0       ;
;      - ShiftRight0~66 ; 1                 ; 0       ;
;      - ShiftLeft0~29  ; 1                 ; 0       ;
;      - ShiftRight0~68 ; 1                 ; 0       ;
;      - ShiftLeft0~31  ; 1                 ; 0       ;
;      - ShiftLeft0~33  ; 1                 ; 0       ;
;      - ShiftRight0~70 ; 1                 ; 0       ;
;      - ShiftLeft0~35  ; 1                 ; 0       ;
;      - ShiftLeft0~38  ; 1                 ; 0       ;
;      - ShiftLeft0~41  ; 1                 ; 0       ;
;      - result~17      ; 1                 ; 0       ;
;      - ShiftLeft0~44  ; 1                 ; 0       ;
;      - ShiftLeft0~47  ; 1                 ; 0       ;
;      - ShiftLeft0~48  ; 1                 ; 0       ;
;      - ShiftRight0~72 ; 1                 ; 0       ;
;      - result~18      ; 1                 ; 0       ;
;      - ShiftLeft0~50  ; 1                 ; 0       ;
;      - ShiftLeft0~51  ; 1                 ; 0       ;
;      - ShiftRight0~73 ; 1                 ; 0       ;
;      - result~19      ; 1                 ; 0       ;
;      - ShiftLeft0~53  ; 1                 ; 0       ;
;      - ShiftLeft0~54  ; 1                 ; 0       ;
;      - ShiftRight0~74 ; 1                 ; 0       ;
;      - ShiftLeft0~56  ; 1                 ; 0       ;
;      - ShiftLeft0~57  ; 1                 ; 0       ;
;      - ShiftRight0~75 ; 1                 ; 0       ;
;      - result~21      ; 1                 ; 0       ;
;      - ShiftLeft0~59  ; 1                 ; 0       ;
;      - ShiftRight0~76 ; 1                 ; 0       ;
;      - result~22      ; 1                 ; 0       ;
;      - ShiftLeft0~61  ; 1                 ; 0       ;
;      - ShiftRight0~77 ; 1                 ; 0       ;
;      - ShiftLeft0~63  ; 1                 ; 0       ;
;      - ShiftLeft0~65  ; 1                 ; 0       ;
;      - ShiftRight0~79 ; 1                 ; 0       ;
;      - ShiftLeft0~67  ; 1                 ; 0       ;
;      - ShiftLeft0~70  ; 1                 ; 0       ;
;      - ShiftLeft0~73  ; 1                 ; 0       ;
;      - ShiftLeft0~76  ; 1                 ; 0       ;
;      - result~36      ; 1                 ; 0       ;
; op_code[4]            ;                   ;         ;
;      - Mux0~0         ; 1                 ; 0       ;
+-----------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                     ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Mux0~0 ; LABCELL_X25_Y2_N48 ; 32      ; Latch enable ; no     ; --                   ; --               ; --                        ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 991 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 70 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 332 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 289 / 25,920 ( 1 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 19 / 140,056 ( < 1 % )  ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Local interconnects          ; 83 / 36,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 90 / 5,984 ( 2 % )      ;
; R14/C12 interconnect drivers ; 121 / 9,504 ( 1 % )     ;
; R3 interconnects             ; 580 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 761 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 0 / 120 ( 0 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 106       ; 0            ; 0            ; 106       ; 106       ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 106          ; 106          ; 106          ; 106          ; 106          ; 0         ; 106          ; 106          ; 0         ; 0         ; 106          ; 74           ; 106          ; 106          ; 106          ; 106          ; 74           ; 106          ; 106          ; 106          ; 106          ; 74           ; 106          ; 106          ; 106          ; 106          ; 106          ; 106          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op_code[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op_code[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op_code[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op_code[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg1[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reg2[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shamt[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shamt[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shamt[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shamt[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shamt[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op_code[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; op_code[0]           ; 184.7             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; op_code[0]      ; result[18]$latch     ; 3.234             ;
; shamt[4]        ; result[0]$latch      ; 2.208             ;
; shamt[1]        ; result[0]$latch      ; 2.208             ;
; shamt[0]        ; result[0]$latch      ; 2.208             ;
; shamt[3]        ; result[0]$latch      ; 2.208             ;
; shamt[2]        ; result[0]$latch      ; 2.208             ;
; op_code[1]      ; result[0]$latch      ; 2.208             ;
; reg1[31]        ; result[0]$latch      ; 2.208             ;
; reg1[30]        ; result[0]$latch      ; 2.208             ;
; reg1[29]        ; result[0]$latch      ; 2.208             ;
; reg1[28]        ; result[0]$latch      ; 2.208             ;
; reg1[27]        ; result[0]$latch      ; 2.208             ;
; reg1[26]        ; result[0]$latch      ; 2.208             ;
; reg1[25]        ; result[0]$latch      ; 2.208             ;
; reg1[24]        ; result[0]$latch      ; 2.208             ;
; reg1[23]        ; result[0]$latch      ; 2.208             ;
; reg1[22]        ; result[0]$latch      ; 2.208             ;
; reg1[21]        ; result[0]$latch      ; 2.208             ;
; reg1[20]        ; result[0]$latch      ; 2.208             ;
; reg1[19]        ; result[0]$latch      ; 2.208             ;
; reg1[18]        ; result[0]$latch      ; 2.208             ;
; reg1[17]        ; result[0]$latch      ; 2.208             ;
; reg1[16]        ; result[0]$latch      ; 2.208             ;
; reg1[15]        ; result[0]$latch      ; 2.208             ;
; reg1[14]        ; result[0]$latch      ; 2.208             ;
; reg1[13]        ; result[0]$latch      ; 2.208             ;
; reg1[12]        ; result[0]$latch      ; 2.208             ;
; reg1[11]        ; result[0]$latch      ; 2.208             ;
; reg1[10]        ; result[0]$latch      ; 2.208             ;
; reg1[9]         ; result[0]$latch      ; 2.208             ;
; reg1[8]         ; result[0]$latch      ; 2.208             ;
; reg1[7]         ; result[0]$latch      ; 2.208             ;
; reg1[6]         ; result[0]$latch      ; 2.208             ;
; reg1[5]         ; result[0]$latch      ; 2.208             ;
; reg1[4]         ; result[0]$latch      ; 2.208             ;
; reg1[3]         ; result[0]$latch      ; 2.208             ;
; reg1[2]         ; result[0]$latch      ; 2.208             ;
; reg1[1]         ; result[0]$latch      ; 2.208             ;
; reg1[0]         ; result[0]$latch      ; 2.208             ;
; reg2[31]        ; result[0]$latch      ; 2.163             ;
; reg2[22]        ; result[22]$latch     ; 2.111             ;
; reg2[29]        ; result[29]$latch     ; 2.103             ;
; op_code[2]      ; result[8]$latch      ; 2.078             ;
; reg2[8]         ; result[8]$latch      ; 2.078             ;
; reg2[7]         ; result[8]$latch      ; 2.078             ;
; reg2[6]         ; result[8]$latch      ; 2.078             ;
; reg2[5]         ; result[8]$latch      ; 2.078             ;
; reg2[4]         ; result[8]$latch      ; 2.078             ;
; reg2[3]         ; result[8]$latch      ; 2.078             ;
; reg2[2]         ; result[8]$latch      ; 2.078             ;
; reg2[1]         ; result[8]$latch      ; 2.078             ;
; reg2[0]         ; result[8]$latch      ; 2.078             ;
; reg2[23]        ; result[23]$latch     ; 2.074             ;
; reg2[26]        ; result[26]$latch     ; 2.069             ;
; reg2[19]        ; result[19]$latch     ; 2.062             ;
; reg2[18]        ; result[19]$latch     ; 2.062             ;
; reg2[17]        ; result[19]$latch     ; 2.062             ;
; reg2[16]        ; result[19]$latch     ; 2.062             ;
; reg2[15]        ; result[19]$latch     ; 2.062             ;
; reg2[14]        ; result[19]$latch     ; 2.062             ;
; reg2[13]        ; result[19]$latch     ; 2.062             ;
; reg2[12]        ; result[19]$latch     ; 2.062             ;
; reg2[11]        ; result[19]$latch     ; 2.062             ;
; reg2[10]        ; result[19]$latch     ; 2.062             ;
; reg2[9]         ; result[19]$latch     ; 2.062             ;
; reg2[24]        ; result[24]$latch     ; 2.059             ;
; reg2[21]        ; result[21]$latch     ; 2.052             ;
; reg2[25]        ; result[25]$latch     ; 2.033             ;
; reg2[20]        ; result[20]$latch     ; 2.033             ;
; reg2[27]        ; result[27]$latch     ; 1.871             ;
; reg2[28]        ; result[28]$latch     ; 1.761             ;
; reg2[30]        ; result[30]$latch     ; 1.475             ;
; op_code[3]      ; result[0]$latch      ; 1.465             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 73 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "pipeline_project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 106 pins of 106 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 0.46 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file E:/ECE/ece473/Project-Milestone1/ECE473FinalProject/output_files/pipeline_project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5962 megabytes
    Info: Processing ended: Fri Nov 01 09:33:29 2019
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:01:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/ECE/ece473/Project-Milestone1/ECE473FinalProject/output_files/pipeline_project.fit.smsg.


