
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-w>module</q-w> apb_slave 
<a name="2"><q-n>     2  </q-n></a>	#(<q-w>parameter</q-w> ADDRESSWIDTH= 4,
<a name="3"><q-n>     3  </q-n></a>	<q-w>parameter</q-w> DATAWIDTH= 8)
<a name="4"><q-n>     4  </q-n></a>
<a name="5"><q-n>     5  </q-n></a>	(
<a name="6"><q-n>     6  </q-n></a>	<q-w>input</q-w> PCLK,
<a name="7"><q-n>     7  </q-n></a>	<q-w>input</q-w> PRESETn,
<a name="8"><q-n>     8  </q-n></a>	<q-w>input</q-w> [DATAWIDTH-1:0]PADDR,
<a name="9"><q-n>     9  </q-n></a>	<q-w>input</q-w> [DATAWIDTH-1:0] PWDATA,
<a name="10"><q-n>     10  </q-n></a>	<q-w>input</q-w> PWRITE,
<a name="11"><q-n>     11  </q-n></a>	<q-w>input</q-w> PSELx,
<a name="12"><q-n>     12  </q-n></a>	<q-w>input</q-w> PENABLE,
<a name="13"><q-n>     13  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> [DATAWIDTH-1:0] PRDATA,
<a name="14"><q-n>     14  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> PREADY = 1,
<a name="15"><q-n>     15  </q-n></a>
<a name="16"><q-n>     16  </q-n></a>	<q-m>//register</q-m>
<a name="17"><q-n>     17  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> [7:0] reg_command, <q-m>//write_reset_n, read_reset_n, i2c_enable</q-m>
<a name="18"><q-n>     18  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> [7:0] reg_transmit, <q-m>//i2c_data_in</q-m>
<a name="19"><q-n>     19  </q-n></a>	<q-w>input</q-w> <q-w>reg</q-w> [7:0] reg_status,  <q-m>//read_empty, write_full</q-m>
<a name="20"><q-n>     20  </q-n></a>	<q-w>input</q-w> <q-w>reg</q-w> [7:0] reg_receive, <q-m>//</q-m>
<a name="21"><q-n>     21  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> [7:0] reg_address, <q-m>// addresss i2c_slave</q-m>
<a name="22"><q-n>     22  </q-n></a>
<a name="23"><q-n>     23  </q-n></a>	<q-m>//output control fifo tx</q-m>
<a name="24"><q-n>     24  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> write_enable_tx,
<a name="25"><q-n>     25  </q-n></a>	<q-w>output</q-w> <q-w>reg</q-w> read_enable_rx,
<a name="26"><q-n>     26  </q-n></a>	<q-w>input</q-w> delete_reg_command
<a name="27"><q-n>     27  </q-n></a>	);
<a name="28"><q-n>     28  </q-n></a>	<q-m>//	reg_command(2)		reg_trasmit(4)	reg_status(3)	reg_address(6)		reg_receive(5)</q-m>
<a name="29"><q-n>     29  </q-n></a>	<q-m>//7	write_reset_n_tx	data_to_fifo	tx_full		address i2c_slave	data_i2c_out</q-m>
<a name="30"><q-n>     30  </q-n></a>	<q-m>//6	read_reset_n_tx				tx_empty</q-m>
<a name="31"><q-n>     31  </q-n></a>	<q-m>//5	write_reset_n_rx			rx_full</q-m>
<a name="32"><q-n>     32  </q-n></a>	<q-m>//4	read_reset_n_rx				rx_empty</q-m>
<a name="33"><q-n>     33  </q-n></a>	<q-m>//3	i2c_reset				i2c_ready</q-m>
<a name="34"><q-n>     34  </q-n></a>	<q-m>//2	i2c_enable</q-m>
<a name="35"><q-n>     35  </q-n></a>	<q-m>//1	i2c_repeat_start</q-m>
<a name="36"><q-n>     36  </q-n></a>	<q-m>//0</q-m>
<a name="37"><q-n>     37  </q-n></a>	<q-w>always</q-w> @(<q-a>posedge</q-w> PCLK <q-t>or</q-w> <q-a>negedge</q-w> PRESETn) <q-w>begin</q-w>
<a name="38"><q-n>     38  </q-n></a> 		<q-w>if</q-w>(!PRESETn) <q-w>begin</q-w>
<a name="39"><q-n>     39  </q-n></a>			PRDATA &lt;= 0;
<a name="40"><q-n>     40  </q-n></a>			reg_command &lt;= 0;
<a name="41"><q-n>     41  </q-n></a>			reg_transmit &lt;= 0;
<a name="42"><q-n>     42  </q-n></a>			reg_address &lt;= 0;
<a name="43"><q-n>     43  </q-n></a>			write_enable_tx &lt;= 0;
<a name="44"><q-n>     44  </q-n></a>			read_enable_rx &lt;= 0;
<a name="45"><q-n>     45  </q-n></a>		<q-w>end</q-w>
<a name="46"><q-n>     46  </q-n></a>		<q-w>else</q-w> <q-w>begin</q-w>
<a name="47"><q-n>     47  </q-n></a>			<q-w>if</q-w> (PENABLE &amp; PWRITE &amp; PSELx) <q-w>begin</q-w>
<a name="48"><q-n>     48  </q-n></a>				<q-w>case</q-w> (PADDR)
<a name="49"><q-n>     49  </q-n></a>					2: reg_command &lt;= PWDATA;
<a name="50"><q-n>     50  </q-n></a>					4: <q-w>begin</q-w>
<a name="51"><q-n>     51  </q-n></a>						<q-w>if</q-w>(!reg_status[7]) <q-w>begin</q-w>	
<a name="52"><q-n>     52  </q-n></a>							reg_transmit &lt;= PWDATA;
<a name="53"><q-n>     53  </q-n></a>						<q-w>end</q-w>
<a name="54"><q-n>     54  </q-n></a>						
<a name="55"><q-n>     55  </q-n></a>					<q-w>end</q-w>
<a name="56"><q-n>     56  </q-n></a>					6: reg_address &lt;= PWDATA;
<a name="57"><q-n>     57  </q-n></a>				<q-w>endcase</q-w>
<a name="58"><q-n>     58  </q-n></a>			<q-w>end</q-w>
<a name="59"><q-n>     59  </q-n></a>
<a name="60"><q-n>     60  </q-n></a>			<q-w>if</q-w> (PWRITE &amp; PADDR == 4) <q-w>begin</q-w>
<a name="61"><q-n>     61  </q-n></a>				write_enable_tx &lt;= PENABLE;
<a name="62"><q-n>     62  </q-n></a>				reg_command[7:4] &lt;= 4'b1111;
<a name="63"><q-n>     63  </q-n></a>			<q-w>end</q-w>
<a name="64"><q-n>     64  </q-n></a>			<q-w>if</q-w>(PENABLE &amp; !PWRITE &amp; PSELx) <q-w>begin</q-w>
<a name="65"><q-n>     65  </q-n></a>				<q-w>case</q-w> (PADDR)
<a name="66"><q-n>     66  </q-n></a>					3: PRDATA &lt;= reg_status;
<a name="67"><q-n>     67  </q-n></a>					5: <q-w>begin</q-w> 
<a name="68"><q-n>     68  </q-n></a>						<q-w>if</q-w>(!reg_status[4]) <q-w>begin</q-w>
<a name="69"><q-n>     69  </q-n></a>							PRDATA &lt;= reg_receive;
<a name="70"><q-n>     70  </q-n></a>						<q-w>end</q-w>
<a name="71"><q-n>     71  </q-n></a>					<q-w>end</q-w>
<a name="72"><q-n>     72  </q-n></a>				<q-w>endcase</q-w>
<a name="73"><q-n>     73  </q-n></a>			<q-w>end</q-w>
<a name="74"><q-n>     74  </q-n></a>			<q-w>if</q-w> (!PWRITE &amp; PADDR == 5) read_enable_rx &lt;= PENABLE;
<a name="75"><q-n>     75  </q-n></a>		<q-w>end</q-w>
<a name="76"><q-n>     76  </q-n></a>	<q-w>end</q-w>
<a name="77"><q-n>     77  </q-n></a>	<q-w>always</q-w> @(<q-a>posedge</q-w> PCLK <q-t>or</q-w> <q-a>negedge</q-w> PRESETn) <q-w>begin</q-w>
<a name="78"><q-n>     78  </q-n></a>		<q-w>if</q-w>(!PRESETn) <q-w>begin</q-w>
<a name="79"><q-n>     79  </q-n></a>			reg_command &lt;= 0;
<a name="80"><q-n>     80  </q-n></a>		<q-w>end</q-w>	
<a name="81"><q-n>     81  </q-n></a> 		<q-w>if</q-w>(delete_reg_command) <q-w>begin</q-w>		
<a name="82"><q-n>     82  </q-n></a>			reg_command &lt;= 8'b11111000;
<a name="83"><q-n>     83  </q-n></a>		<q-w>end</q-w>
<a name="84"><q-n>     84  </q-n></a>	<q-w>end</q-w>
<a name="85"><q-n>     85  </q-n></a><q-w>endmodule</q-w></pre>
</tt>

  
</body>
</html>
