verilog/v_hier_subprim.v:008: MODULE  'primitive' 'v_hier_prim' undef '0'
verilog/v_hier_subprim.v:010: PORT  'q' 'module' '' '' '' '1'
verilog/v_hier_subprim.v:012: PORT  'a' 'module' '' '' '' '2'
verilog/v_hier_subprim.v:014: VAR  'port' 'q' 'module' '' '' '' ''
verilog/v_hier_subprim.v:014: PORT  'q' 'module' 'output' '' '' '0'
verilog/v_hier_subprim.v:015: VAR  'port' 'a' 'module' '' '' '' ''
verilog/v_hier_subprim.v:015: PORT  'a' 'module' 'input' '' '' '0'
verilog/v_hier_subprim.v:022: ENDMODULE  'endprimitive'
verilog/v_hier_subprim.v:025: MODULE  'module' 'bug27070' undef '1'
verilog/v_hier_subprim.v:027: VAR  'parameter' 'TAP' 'module' '' '' '' '4'b1001'
verilog/v_hier_subprim.v:028: ENDMODULE  'endmodule'
verilog/v_hier_sub.v:006: MODULE  'module' 'v_hier_sub' undef '0'
verilog/v_hier_sub.v:007: VAR  'port' 'clk' 'module' '' '' '' ''
verilog/v_hier_sub.v:007: PORT  'clk' 'module' 'input' '' '' '1'
verilog/v_hier_sub.v:008: VAR  'port' 'avec' 'module' '' '[3:0]' '' ''
verilog/v_hier_sub.v:008: PORT  'avec' 'module' 'input' '[3:0]' '' '2'
verilog/v_hier_sub.v:009: VAR  'port' 'qvec' 'module' '' '[3:0]' '' ''
verilog/v_hier_sub.v:009: PORT  'qvec' 'module' 'output' '[3:0]' '' '3'
verilog/v_hier_sub.v:012: VAR  'net' 'a1' 'module' 'supply1' '' '' ''
verilog/v_hier_sub.v:017: INSTANT  'v_hier_subsub' 'subsub0' ''
verilog/v_hier_sub.v:015: PARAMPIN  'IGNORED' ''sh20' '1'
verilog/v_hier_sub.v:019: PIN  'q' 'qvec[0]' '1'
verilog/v_hier_sub.v:021: PIN  'a' 'a1' '2'
verilog/v_hier_sub.v:021: ENDCELL  ''
verilog/v_hier_sub.v:025: VAR  'genvar' 'K' 'module' '' '' '' ''
verilog/v_hier_sub.v:025: VAR  'genvar' 'K_UNUSED' 'module' '' '' '' ''
verilog/v_hier_sub.v:028: INSTANT  'v_hier_subsub' 'subsub2' ''
verilog/v_hier_sub.v:028: PIN  '' 'qvec[2]' '1'
verilog/v_hier_sub.v:028: PIN  '' '1'b0' '2'
verilog/v_hier_sub.v:028: ENDCELL  ''
verilog/v_hier_sub.v:032: FUNCTION  'function' 'foo' ''
verilog/v_hier_sub.v:033: ATTRIBUTE  '(* attribute *)'
verilog/v_hier_sub.v:034: ATTRIBUTE  'synopsys metacommenttest'
verilog/v_hier_sub.v:035: VAR  'port' 'not_part_of_pinlist' 'function' '' '' '' ''
verilog/v_hier_sub.v:035: PORT  'not_part_of_pinlist' 'function' 'input' '' '' '0'
verilog/v_hier_sub.v:037: ENDTASKFUNC  'endfunction'
verilog/v_hier_sub.v:039: ENDMODULE  'endmodule'
verilog/parser_bugs.v:005: MODULE  'module' 'bug26141' undef '0'
verilog/parser_bugs.v:006: VAR  'net' 'b' 'module' 'wire' '[0:3]' '' ''
verilog/parser_bugs.v:007: VAR  'net' 'a' 'module' 'wire' '' '' 'b[2]'
verilog/parser_bugs.v:008: ENDMODULE  'endmodule'
verilog/parser_bugs.v:010: MODULE  'module' 'bug26940' undef '0'
verilog/parser_bugs.v:011: ATTRIBUTE  '(* attribute *)'
verilog/parser_bugs.v:014: INSTANT  'adder' 'u_add' ''
verilog/parser_bugs.v:014: PIN  'q' 'q' '1'
verilog/parser_bugs.v:014: PIN  'a' 'd' '2'
verilog/parser_bugs.v:014: PIN  'b' 'd' '3'
verilog/parser_bugs.v:014: ENDCELL  ''
verilog/parser_bugs.v:020: ENDMODULE  'endmodule'
verilog/parser_bugs.v:022: MODULE  'module' 'bug26968' undef '0'
verilog/parser_bugs.v:023: VAR  'var' 'vect' 'module' '' 'reg [4:0]' '' '5'b10100'
verilog/parser_bugs.v:024: VAR  'net' 'tmp' 'module' 'wire' '[4:0]' '' '{vect[0],vect[1],vect[2],vect[3],vect[4]}'
verilog/parser_bugs.v:028: ENDMODULE  'endmodule'
verilog/parser_bugs.v:030: MODULE  'module' 'bug26969' undef '0'
verilog/parser_bugs.v:030: VAR  'port' 'ad' 'module' '' '[31:0]' '' ''
verilog/parser_bugs.v:030: PORT  'ad' 'module' 'input' '[31:0]' '' '1'
verilog/parser_bugs.v:030: VAR  'port' 'regff' 'module' '' '[15:0]' '' ''
verilog/parser_bugs.v:030: PORT  'regff' 'module' 'output' '[15:0]' '' '2'
verilog/parser_bugs.v:030: VAR  'port' 'read' 'module' '' '[31:0]' '' ''
verilog/parser_bugs.v:030: PORT  'read' 'module' 'input' '[31:0]' '' '3'
verilog/parser_bugs.v:031: INSTANT  'bufif0' 'ad_drv' '[31:0]'
verilog/parser_bugs.v:031: PIN  '' 'ad' '1'
verilog/parser_bugs.v:031: PIN  '' '{16'b0,regff}' '2'
verilog/parser_bugs.v:031: PIN  '' 'read' '3'
verilog/parser_bugs.v:031: ENDCELL  ''
verilog/parser_bugs.v:032: ENDMODULE  'endmodule'
verilog/parser_bugs.v:034: MODULE  'module' 'bug26970' undef '0'
verilog/parser_bugs.v:037: VAR  'parameter' 'SET' 'module' '' '' '' '1'b1'
verilog/parser_bugs.v:038: VAR  'parameter' 'CLR' 'module' '' '' '' '1'b0'
verilog/parser_bugs.v:039: VAR  'parameter' 'S1' 'module' '' '' '' '2'd1'
verilog/parser_bugs.v:040: VAR  'parameter' 'HINC' 'module' '' '' '' '3'd4'
verilog/parser_bugs.v:042: VAR  'parameter' 'x' 'module' '' '' '' '{S1,CLR,CLR,CLR,CLR,SET,SET,CLR,CLR,HINC}'
verilog/parser_bugs.v:043: ENDMODULE  'endmodule'
verilog/parser_bugs.v:045: MODULE  'module' 'bug26997' undef '0'
verilog/parser_bugs.v:046: INSTANT  'MUX_REG_8x8' 'PAGE_REG_B3' ''
verilog/parser_bugs.v:047: PIN  'CLK' 'CLK' '1'
verilog/parser_bugs.v:054: PIN  'TC' '' '2'
verilog/parser_bugs.v:055: PIN  'TD' '' '3'
verilog/parser_bugs.v:056: PIN  'TQ' '' '4'
verilog/parser_bugs.v:056: ENDCELL  ''
verilog/parser_bugs.v:057: ENDMODULE  'endmodule'
verilog/parser_bugs.v:059: MODULE  'module' 'bug27009' undef '0'
verilog/parser_bugs.v:062: VAR  'var' 'pullval' 'module' '' 'reg' '' ''
verilog/parser_bugs.v:063: VAR  'net' 'value' 'module' 'wire' '' '' 'pullval'
verilog/parser_bugs.v:066: ENDMODULE  'endmodule'
verilog/parser_bugs.v:069: MODULE  'module' 'bug27010' undef '0'
verilog/parser_bugs.v:073: INSTANT  'drvz' 'N' ''
verilog/parser_bugs.v:073: PIN  '' 'clk' '1'
verilog/parser_bugs.v:073: PIN  '' 'b' '2'
verilog/parser_bugs.v:073: PIN  '' '~c' '3'
verilog/parser_bugs.v:073: PIN  '' 's' '4'
verilog/parser_bugs.v:073: ENDCELL  ''
verilog/parser_bugs.v:074: ENDMODULE  'endmodule'
verilog/parser_bugs.v:076: MODULE  'module' 'bug27013' undef '0'
verilog/parser_bugs.v:077: INSTANT  'submod' 'u1' ''
verilog/parser_bugs.v:077: PIN  '' '0' '1'
verilog/parser_bugs.v:077: ENDCELL  ''
verilog/parser_bugs.v:078: INSTANT  'submod' 'u2' ''
verilog/parser_bugs.v:078: PIN  '' '1' '1'
verilog/parser_bugs.v:078: ENDCELL  ''
verilog/parser_bugs.v:079: ENDMODULE  'endmodule'
verilog/parser_bugs.v:081: MODULE  'module' 'bug27036' undef '0'
verilog/parser_bugs.v:082: VAR  'var' 'a_fifo_cam_indices' 'module' '' 'reg [2:0]' '[3:0]' ''
verilog/parser_bugs.v:082: VAR  'var' 'lt_fifo_cam_indices' 'module' '' 'reg [2:0]' '[5:0]' ''
verilog/parser_bugs.v:083: VAR  'net' 'db0_a_fifo_cam_indices' 'module' 'wire' '[2:0]' '' 'a_fifo_cam_indices[0]'
verilog/parser_bugs.v:084: ENDMODULE  'endmodule'
verilog/parser_bugs.v:086: MODULE  'module' 'bug27037' undef '0'
verilog/parser_bugs.v:087: VAR  'var' 'mem' 'module' '' 'reg' '[12:2]' ''
verilog/parser_bugs.v:088: VAR  'var' 'i' 'module' '' 'reg [7:0]' '' ''
verilog/parser_bugs.v:089: ENDMODULE  'endmodule'
verilog/parser_bugs.v:091: MODULE  'module' 'bug27039' undef '0'
verilog/parser_bugs.v:092: VAR  'var' 'i' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:093: ENDMODULE  'endmodule'
verilog/parser_bugs.v:095: MODULE  'module' 'bug27045' undef '0'
verilog/parser_bugs.v:096: VAR  'port' 'clk' 'module' '' '' '' ''
verilog/parser_bugs.v:096: PORT  'clk' 'module' 'input' '' '' '1'
verilog/parser_bugs.v:096: VAR  'port' 'reset' 'module' '' '' '' ''
verilog/parser_bugs.v:096: PORT  'reset' 'module' 'input' '' '' '2'
verilog/parser_bugs.v:097: VAR  'port' 'd' 'module' '' '[7:0]' '' ''
verilog/parser_bugs.v:097: PORT  'd' 'module' 'input' '[7:0]' '' '3'
verilog/parser_bugs.v:098: VAR  'port' 'q' 'module' '' 'reg [7:0]' '' ''
verilog/parser_bugs.v:098: PORT  'q' 'module' 'output' 'reg [7:0]' '' '4'
verilog/parser_bugs.v:099: VAR  'parameter' 'REG_DELAY' 'module' '' '' '' '0'
verilog/parser_bugs.v:102: ENDMODULE  'endmodule'
verilog/parser_bugs.v:104: MODULE  'module' 'bug27062' undef '0'
verilog/parser_bugs.v:104: VAR  'port' 'D' 'module' '' '' '' ''
verilog/parser_bugs.v:104: PORT  'D' 'module' 'input' '' '' '1'
verilog/parser_bugs.v:104: VAR  'port' 'Q' 'module' '' '' '' ''
verilog/parser_bugs.v:104: PORT  'Q' 'module' 'output' '' '' '2'
verilog/parser_bugs.v:105: INSTANT  'p' '' ''
verilog/parser_bugs.v:105: PIN  '' 'Q' '1'
verilog/parser_bugs.v:105: PIN  '' 'D' '2'
verilog/parser_bugs.v:105: ENDCELL  ''
verilog/parser_bugs.v:106: ENDMODULE  'endmodule'
verilog/parser_bugs.v:110: MODULE  'module' 'bug27066' undef '0'
verilog/parser_bugs.v:111: VAR  'var' 'i' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:112: VAR  'var' 't' 'module' '' 'time' '' ''
verilog/parser_bugs.v:113: VAR  'var' 'rt' 'module' '' 'realtime' '' ''
verilog/parser_bugs.v:114: FUNCTION  'function' 'toint' 'integer'
verilog/parser_bugs.v:115: VAR  'port' 'y' 'function' '' 'integer' '' ''
verilog/parser_bugs.v:115: PORT  'y' 'function' 'input' 'integer' '' '0'
verilog/parser_bugs.v:116: VAR  'port' 'x' 'function' '' '[15:0]' '' ''
verilog/parser_bugs.v:116: PORT  'x' 'function' 'input' '[15:0]' '' '0'
verilog/parser_bugs.v:118: ENDTASKFUNC  'endfunction'
verilog/parser_bugs.v:119: ENDMODULE  'endmodule'
verilog/parser_bugs.v:121: MODULE  'module' 'bug27067' undef '0'
verilog/parser_bugs.v:124: ENDMODULE  'endmodule'
verilog/parser_bugs.v:126: MODULE  'module' 'bug27072' undef '0'
verilog/parser_bugs.v:127: VAR  'port' 'sum' 'module' '' 'reg' '' ''
verilog/parser_bugs.v:127: PORT  'sum' 'module' 'output' 'reg' '' '1'
verilog/parser_bugs.v:128: VAR  'port' 'ci' 'module' 'wire' '' '' ''
verilog/parser_bugs.v:128: PORT  'ci' 'module' 'input' '' '' '2'
verilog/parser_bugs.v:129: ENDMODULE  'endmodule'
verilog/parser_bugs.v:132: MODULE  'module' 'spec' undef '0'
verilog/parser_bugs.v:145: ENDMODULE  'endmodule'
verilog/parser_bugs.v:147: MODULE  'module' 'bugevent' undef '0'
verilog/parser_bugs.v:148: VAR  'var' 'e' 'module' '' 'event' '' ''
verilog/parser_bugs.v:151: ENDMODULE  'endmodule'
verilog/parser_bugs.v:153: MODULE  'module' 'bugio' undef '0'
verilog/parser_bugs.v:153: VAR  'port' 'a' 'module' '' '[31:0]' '' ''
verilog/parser_bugs.v:153: PORT  'a' 'module' 'input' '[31:0]' '' '1'
verilog/parser_bugs.v:153: VAR  'port' 'a2' 'module' '' '[31:0]' '' ''
verilog/parser_bugs.v:153: PORT  'a2' 'module' 'input' '[31:0]' '' '2'
verilog/parser_bugs.v:153: VAR  'port' 'o' 'module' '' '[15:0]' '' ''
verilog/parser_bugs.v:153: PORT  'o' 'module' 'output' '[15:0]' '' '3'
verilog/parser_bugs.v:153: VAR  'port' 'o2' 'module' '' '[15:0]' '' ''
verilog/parser_bugs.v:153: PORT  'o2' 'module' 'output' '[15:0]' '' '4'
verilog/parser_bugs.v:153: VAR  'port' 'ibit' 'module' '' '' '' ''
verilog/parser_bugs.v:153: PORT  'ibit' 'module' 'input' '' '' '5'
verilog/parser_bugs.v:154: ENDMODULE  'endmodule'
verilog/parser_bugs.v:156: MODULE  'module' 'buglocal' undef '0'
verilog/parser_bugs.v:165: VAR  'net' 'xxout' 'module' 'wire' '[71:0]' '' 'xxin'
verilog/parser_bugs.v:172: INSTANT  'nmos' '' ''
verilog/parser_bugs.v:172: PARAMPIN  '' 'PullTime' '1'
verilog/parser_bugs.v:172: PARAMPIN  '' 'PullTime' '2'
verilog/parser_bugs.v:172: PARAMPIN  '' '0' '3'
verilog/parser_bugs.v:172: PIN  '' 'PT' '1'
verilog/parser_bugs.v:172: PIN  '' 'PU' '2'
verilog/parser_bugs.v:172: PIN  '' '1'b1' '3'
verilog/parser_bugs.v:172: ENDCELL  ''
verilog/parser_bugs.v:173: INSTANT  'pulldown' 'pullinst' ''
verilog/parser_bugs.v:173: PIN  '' 'r' '1'
verilog/parser_bugs.v:173: ENDCELL  ''
verilog/parser_bugs.v:177: INSTANT  'cdrv' 'clk' ''
verilog/parser_bugs.v:177: PIN  '' 'clk' '1'
verilog/parser_bugs.v:177: ENDCELL  ''
verilog/parser_bugs.v:185: VAR  'net' '\33escapeneeded ' 'module' 'wire' '' '' '1'b1'
verilog/parser_bugs.v:186: VAR  'net' '\33escapenewlineend ' 'module' 'wire' '' '' '1'b1'
verilog/parser_bugs.v:188: VAR  'net' 'noescapenewlineend' 'module' 'wire' '' '' '1'b1'
verilog/parser_bugs.v:190: VAR  'net' 'noescapespaceend' 'module' 'wire' '' '' '1'b1'
verilog/parser_bugs.v:192: ENDMODULE  'endmodule'
verilog/parser_bugs.v:194: MODULE  'module' 'v2kparam' undef '0'
verilog/parser_bugs.v:195: VAR  'parameter' 'WIDTH' 'module' '' '' '' '1'
verilog/parser_bugs.v:196: VAR  'parameter' 'LENGTH' 'module' '' '' '' '1'
verilog/parser_bugs.v:196: VAR  'parameter' 'LENGTH2' 'module' '' '' '' '1'
verilog/parser_bugs.v:197: VAR  'port' 'myout' 'module' '' '[WIDTH-1:0]' '' ''
verilog/parser_bugs.v:197: PORT  'myout' 'module' 'output' '[WIDTH-1:0]' '' '1'
verilog/parser_bugs.v:198: VAR  'port' 'myin' 'module' '' '[LENGTH-1:0]' '' ''
verilog/parser_bugs.v:198: PORT  'myin' 'module' 'input' '[LENGTH-1:0]' '' '2'
verilog/parser_bugs.v:198: VAR  'port' 'myinb' 'module' '' '[LENGTH-1:0]' '' ''
verilog/parser_bugs.v:198: PORT  'myinb' 'module' 'input' '[LENGTH-1:0]' '' '3'
verilog/parser_bugs.v:201: ENDMODULE  'endmodule'
verilog/parser_bugs.v:203: MODULE  'module' 'foreqn' undef '0'
verilog/parser_bugs.v:203: PORT  'in' 'module' '' '' '' '1'
verilog/parser_bugs.v:204: VAR  'port' 'in' 'module' '' '[1:0]' '' ''
verilog/parser_bugs.v:204: PORT  'in' 'module' 'input' '[1:0]' '' '0'
verilog/parser_bugs.v:205: VAR  'var' 'a' 'module' '' 'reg' '' ''
verilog/parser_bugs.v:205: VAR  'var' 'b' 'module' '' 'reg' '' ''
verilog/parser_bugs.v:206: VAR  'var' 'c' 'module' '' 'reg [1:0]' '' ''
verilog/parser_bugs.v:211: ENDMODULE  'endmodule'
verilog/parser_bugs.v:213: MODULE  'module' 'colonslash' undef '0'
verilog/parser_bugs.v:222: ENDMODULE  'endmodule'
verilog/parser_bugs.v:224: MODULE  'module' 'enums' undef '0'
verilog/parser_bugs.v:225: VAR  'var' 'light' 'module' '' 'enum' '' ''
verilog/parser_bugs.v:226: VAR  'var' 'state' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:226: VAR  'var' 'next' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:227: VAR  'var' 'medal' 'module' '' 'enum' '' ''
verilog/parser_bugs.v:228: VAR  'var' 'E1' 'module' '' 'enum' '' ''
verilog/parser_bugs.v:229: VAR  'typedef' 'boolean' 'module' '' 'enum' '' ''
verilog/parser_bugs.v:230: VAR  'var' 'STATE' 'module' '' 'logic' '' ''
verilog/parser_bugs.v:230: VAR  'var' 'NSTATE' 'module' '' 'logic' '' ''
verilog/parser_bugs.v:231: ENDMODULE  'endmodule'
verilog/parser_bugs.v:233: MODULE  'module' 'invec' undef '0'
verilog/parser_bugs.v:234: VAR  'port' 'novec' 'module' '' 'logic' '' ''
verilog/parser_bugs.v:234: PORT  'novec' 'module' 'output' 'logic' '' '1'
verilog/parser_bugs.v:235: VAR  'port' 'range' 'module' '' 'logic [7:0]' '' ''
verilog/parser_bugs.v:235: PORT  'range' 'module' 'output' 'logic [7:0]' '' '2'
verilog/parser_bugs.v:236: VAR  'port' 'arrayAndRange' 'module' '' 'logic [1:0][7:0]' '' ''
verilog/parser_bugs.v:236: PORT  'arrayAndRange' 'module' 'output' 'logic [1:0][7:0]' '' '3'
verilog/parser_bugs.v:237: VAR  'port' 'arrayAndArrayAndRange' 'module' '' 'logic [2:0][1:0][7:0]' '' ''
verilog/parser_bugs.v:237: PORT  'arrayAndArrayAndRange' 'module' 'output' 'logic [2:0][1:0][7:0]' '' '4'
verilog/parser_bugs.v:238: VAR  'port' 'novec2' 'module' '' 'reg signed' '' ''
verilog/parser_bugs.v:238: PORT  'novec2' 'module' 'output' 'reg signed' '' '5'
verilog/parser_bugs.v:240: ENDMODULE  'endmodule'
verilog/parser_bugs.v:242: MODULE  'module' 'bug34575' undef '0'
verilog/parser_bugs.v:243: VAR  'net' 'a' 'module' 'wire' '' '' ''
verilog/parser_bugs.v:243: VAR  'net' 'b' 'module' 'wire' '' '' ''
verilog/parser_bugs.v:243: VAR  'net' 'c' 'module' 'wire' '' '' ''
verilog/parser_bugs.v:243: VAR  'net' 'd' 'module' 'wire' '' '' ''
verilog/parser_bugs.v:248: ENDMODULE  'endmodule'
verilog/parser_bugs.v:250: MODULE  'module' 'bug34649' undef '0'
verilog/parser_bugs.v:250: PORT  'name' 'module' '' '' '' '1'
verilog/parser_bugs.v:251: VAR  'port' 'name' 'module' '' 'reg' '' '0'
verilog/parser_bugs.v:251: PORT  'name' 'module' 'output' 'reg' '' '0'
verilog/parser_bugs.v:252: ENDMODULE  'endmodule'
verilog/parser_bugs.v:253: MODULE  'module' 'bug34649b' undef '0'
verilog/parser_bugs.v:254: VAR  'port' 'name' 'module' '' 'reg' '' '0'
verilog/parser_bugs.v:254: PORT  'name' 'module' 'output' 'reg' '' '1'
verilog/parser_bugs.v:256: ENDMODULE  'endmodule'
verilog/parser_bugs.v:257: MODULE  'module' 'bugvp10' undef '0'
verilog/parser_bugs.v:278: ENDMODULE  'endmodule'
verilog/parser_bugs.v:280: MODULE  'module' 'bugvp33' undef '0'
verilog/parser_bugs.v:281: VAR  'var' 'i' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:289: ENDMODULE  'endmodule'
verilog/parser_bugs.v:291: MODULE  'module' 'bugvp16' undef '0'
verilog/parser_bugs.v:294: ENDMODULE  'endmodule'
verilog/parser_bugs.v:296: VAR  'parameter' 'bugvp39' 'netlist' '' '' '' '0'
verilog/parser_bugs.v:301: MODULE  'module' 'bugvp64' undef '0'
verilog/parser_bugs.v:302: VAR  'parameter' 'a' 'module' '' 'integer' '' '1'
verilog/parser_bugs.v:302: VAR  'parameter' 'b' 'module' '' 'integer' '' '2'
verilog/parser_bugs.v:303: VAR  'parameter' 'c' 'module' '' 'real' '' '3.0'
verilog/parser_bugs.v:304: VAR  'parameter' 'd' 'module' '' 'realtime' '' '4.0'
verilog/parser_bugs.v:305: VAR  'parameter' 'e' 'module' '' 'time' '' '5.0'
verilog/parser_bugs.v:306: ENDMODULE  'endmodule'
verilog/parser_bugs.v:308: MODULE  'module' 'bugrt43138' undef '0'
verilog/parser_bugs.v:310: ENDMODULE  'endmodule'
verilog/parser_bugs.v:312: MODULE  'module' 'coverage20090318' undef '0'
verilog/parser_bugs.v:313: TASK  'task' 'atask'
verilog/parser_bugs.v:315: ENDTASKFUNC  'endtask'
verilog/parser_bugs.v:316: ENDMODULE  'endmodule'
verilog/parser_bugs.v:318: MODULE  'module' 'svsig' undef '0'
verilog/parser_bugs.v:319: FUNCTION  'function' 'count' 'int'
verilog/parser_bugs.v:319: VAR  'port' 'd' 'function' '' 'logic [3:0]' '' ''
verilog/parser_bugs.v:319: PORT  'd' 'function' 'input' 'logic [3:0]' '' '1'
verilog/parser_bugs.v:320: VAR  'var' 'count' 'function' '' 'int' '' 'd[0]+d[1]+d[2]+d[3]'
verilog/parser_bugs.v:325: ENDTASKFUNC  'endfunction'
verilog/parser_bugs.v:326: TASK  'task' 'autoconst'
verilog/parser_bugs.v:327: VAR  'var' 'CONS' 'task' '' 'const int' '' '8'
verilog/parser_bugs.v:330: ENDTASKFUNC  'endtask'
verilog/parser_bugs.v:331: ENDMODULE  'endmodule'
verilog/parser_bugs.v:333: MODULE  'module' 'bug_empty_func_param' undef '0'
verilog/parser_bugs.v:343: ENDMODULE  'endmodule'
verilog/parser_bugs.v:345: MODULE  'module' 'dotted_funcs' undef '0'
verilog/parser_bugs.v:348: ENDMODULE  'endmodule'
verilog/parser_bugs.v:350: MODULE  'module' 'var_only_in_block' undef '0'
verilog/parser_bugs.v:352: VAR  'var' 'only_a_var_in_blk' 'module' '' 'integer' '' ''
verilog/parser_bugs.v:354: ENDMODULE  'endmodule'
verilog/parser_bugs.v:356: MODULE  'module' 'v2k_vec_no_vec' undef '0'
verilog/parser_bugs.v:357: VAR  'port' 'VEC' 'module' '' '[2:0]' '' ''
verilog/parser_bugs.v:357: PORT  'VEC' 'module' 'input' '[2:0]' '' '1'
verilog/parser_bugs.v:358: VAR  'port' 'VEC2' 'module' '' '[2:0]' '' ''
verilog/parser_bugs.v:358: PORT  'VEC2' 'module' 'input' '[2:0]' '' '2'
verilog/parser_bugs.v:359: VAR  'port' 'NOVEC' 'module' '' '' '' ''
verilog/parser_bugs.v:359: PORT  'NOVEC' 'module' 'input' '' '' '3'
verilog/parser_bugs.v:360: VAR  'port' 'ARY' 'module' '' '' '[1:0]' ''
verilog/parser_bugs.v:360: PORT  'ARY' 'module' 'input' '' '[1:0]' '4'
verilog/parser_bugs.v:361: VAR  'port' 'NOARY2' 'module' '' '' '' ''
verilog/parser_bugs.v:361: PORT  'NOARY2' 'module' 'input' '' '' '5'
verilog/parser_bugs.v:362: VAR  'port' 'STILL_IN' 'module' '' 'logic' '' ''
verilog/parser_bugs.v:362: PORT  'STILL_IN' 'module' 'input' 'logic' '' '6'
verilog/parser_bugs.v:363: VAR  'port' 'TYPED' 'module' '' 'logic' '' ''
verilog/parser_bugs.v:363: PORT  'TYPED' 'module' 'input' 'logic' '' '7'
verilog/parser_bugs.v:365: TASK  'task' 't'
verilog/parser_bugs.v:365: VAR  'port' 'FVEC' 'task' '' '[2:0]' '' ''
verilog/parser_bugs.v:365: PORT  'FVEC' 'task' 'input' '[2:0]' '' '1'
verilog/parser_bugs.v:365: VAR  'port' 'FVEC2' 'task' '' '[2:0]' '' ''
verilog/parser_bugs.v:365: PORT  'FVEC2' 'task' 'input' '[2:0]' '' '1'
verilog/parser_bugs.v:366: VAR  'port' 'NOVEC' 'task' '' '' '' ''
verilog/parser_bugs.v:366: PORT  'NOVEC' 'task' 'input' '' '' '1'
verilog/parser_bugs.v:368: ENDTASKFUNC  'endtask'
verilog/parser_bugs.v:369: ENDMODULE  'endmodule'
verilog/parser_bugs.v:371: MODULE  'module' 'bugfor' undef '0'
verilog/parser_bugs.v:373: ENDMODULE  'endmodule'
verilog/parser_bugs.v:375: MODULE  'module' 'bug85' undef '0'
verilog/parser_bugs.v:375: VAR  'parameter' 'T_DATA' 'module' '' 'type' '' 'byte'
verilog/parser_bugs.v:376: PORT  'data' 'module' '' '' '' '1'
verilog/parser_bugs.v:377: VAR  'port' 'data' 'module' '' 'T_DATA' '' ''
verilog/parser_bugs.v:377: PORT  'data' 'module' 'input' 'T_DATA' '' '0'
verilog/parser_bugs.v:379: INSTANT  'sub' 'sub' ''
verilog/parser_bugs.v:378: PARAMPIN  'T_DATA' 'T_DATA' '1'
verilog/parser_bugs.v:379: PIN  'data' 'data' '1'
verilog/parser_bugs.v:379: ENDCELL  ''
verilog/parser_bugs.v:380: ENDMODULE  'endmodule'
verilog/pinorder.v:006: MODULE  'module' 'pinorder4' undef '0'
verilog/pinorder.v:007: VAR  'net' 'b_i' 'module' 'wire' '' '' ''
verilog/pinorder.v:008: VAR  'net' 'd_o' 'module' 'wire' '' '' ''
verilog/pinorder.v:009: VAR  'net' 'a_i' 'module' 'wire' '[7:0]' '' ''
verilog/pinorder.v:010: VAR  'net' 'IPCD_const' 'module' 'wire' '[31:0]' '' '32'h1'
verilog/pinorder.v:015: INSTANT  'foo' 'foo1' ''
verilog/pinorder.v:015: PIN  'y' 'b_i' '1'
verilog/pinorder.v:015: PIN  'x' 'a_i' '2'
verilog/pinorder.v:015: PIN  'abcconst' '3'h0' '3'
verilog/pinorder.v:015: PIN  'noconnect' '' '4'
verilog/pinorder.v:016: PIN  'def' 'IPCD_const' '5'
verilog/pinorder.v:016: ENDCELL  ''
verilog/pinorder.v:017: INSTANT  'foo' 'foo3' ''
verilog/pinorder.v:017: PIN  '' 'b_i' '1'
verilog/pinorder.v:017: PIN  '' 'a_i' '2'
verilog/pinorder.v:017: PIN  '' '3'h0' '3'
verilog/pinorder.v:017: PIN  '' 'IPCD_const' '5'
verilog/pinorder.v:017: ENDCELL  ''
verilog/pinorder.v:018: INSTANT  'foo2' 'foo2' ''
verilog/pinorder.v:018: PIN  '' 'b_i' '1'
verilog/pinorder.v:018: PIN  '' 'a_i[0]' '2'
verilog/pinorder.v:018: PIN  '' 'd_o' '3'
verilog/pinorder.v:018: ENDCELL  ''
verilog/pinorder.v:020: ENDMODULE  'endmodule'
verilog/pinorder.v:022: MODULE  'module' 'foo2' undef '0'
verilog/pinorder.v:024: PORT  'x' 'module' '' '' '' '1'
verilog/pinorder.v:026: PORT  'z' 'module' '' '' '' '2'
verilog/pinorder.v:026: PORT  'y' 'module' '' '' '' '3'
verilog/pinorder.v:028: VAR  'port' 'z' 'module' '' '' '' ''
verilog/pinorder.v:028: PORT  'z' 'module' 'input' '' '' '0'
verilog/pinorder.v:029: VAR  'port' 'y' 'module' '' '' '' ''
verilog/pinorder.v:029: PORT  'y' 'module' 'input' '' '' '0'
verilog/pinorder.v:030: VAR  'port' 'x' 'module' '' '' '' ''
verilog/pinorder.v:030: PORT  'x' 'module' 'output' '' '' '0'
verilog/pinorder.v:031: VAR  'var' 'x' 'module' '' 'reg' '' ''
verilog/pinorder.v:033: ENDMODULE  'endmodule'
verilog/pinorder.v:035: MODULE  'module' 'foo' undef '0'
verilog/pinorder.v:037: PORT  'y' 'module' '' '' '' '1'
verilog/pinorder.v:037: PORT  'x' 'module' '' '' '' '2'
verilog/pinorder.v:037: PORT  'abcconst' 'module' '' '' '' '3'
verilog/pinorder.v:037: PORT  'noconnect' 'module' '' '' '' '4'
verilog/pinorder.v:037: PORT  'def' 'module' '' '' '' '5'
verilog/pinorder.v:039: VAR  'port' 'y' 'module' '' '' '' ''
verilog/pinorder.v:039: PORT  'y' 'module' 'input' '' '' '0'
verilog/pinorder.v:040: VAR  'port' 'x' 'module' '' '' '' ''
verilog/pinorder.v:040: PORT  'x' 'module' 'input' '' '' '0'
verilog/pinorder.v:041: VAR  'port' 'abcconst' 'module' '' '[2:0]' '' ''
verilog/pinorder.v:041: PORT  'abcconst' 'module' 'input' '[2:0]' '' '0'
verilog/pinorder.v:042: VAR  'port' 'noconnect' 'module' '' 'signed [3:0]' '' ''
verilog/pinorder.v:042: PORT  'noconnect' 'module' 'input' 'signed [3:0]' '' '0'
verilog/pinorder.v:043: VAR  'port' 'def' 'module' '' '[31:0]' '' ''
verilog/pinorder.v:043: PORT  'def' 'module' 'input' '[31:0]' '' '0'
verilog/pinorder.v:044: ENDMODULE  'endmodule'
verilog/parser_sv.v:001: PACKAGE  'package' 'mypackage'
verilog/parser_sv.v:002: VAR  'var' 'pkg_addr' 'package' '' 'bit [7:0]' '' ''
verilog/parser_sv.v:003: VAR  'var' 'pkg_data' 'package' '' 'bit [7:0]' '' ''
verilog/parser_sv.v:004: ENDPACKAGE  'endpackage'
verilog/parser_sv.v:006: MODULE  'module' 'times' undef '0'
verilog/parser_sv.v:007: VAR  'var' 'x' 'module' '' 'time' '' ''
verilog/parser_sv.v:009: ENDMODULE  'endmodule'
verilog/parser_sv.v:011: INTERFACE  'interface' 'itf'
verilog/parser_sv.v:011: VAR  'parameter' 'num_of_cli' 'interface' '' '' '' '0'
verilog/parser_sv.v:012: VAR  'var' 'blabla' 'interface' '' 'logic' '' ''
verilog/parser_sv.v:013: VAR  'var' 'addr' 'interface' '' 'logic [7:0]' '' ''
verilog/parser_sv.v:013: VAR  'var' 'data' 'interface' '' 'logic [7:0]' '' ''
verilog/parser_sv.v:015: ENDINTERFACE  'endinterface'
verilog/parser_sv.v:017: MODULE  'module' 'test' undef '0'
verilog/parser_sv.v:018: PORT  'whole_int' 'module' '' 'itf' '' '1'
verilog/parser_sv.v:018: INSTANT  'itf' 'whole_int' ''
verilog/parser_sv.v:019: PORT  'modported_int' 'module' '' 'itf' '' '2'
verilog/parser_sv.v:019: INSTANT  'itf' 'modported_int' ''
verilog/parser_sv.v:020: VAR  'port' 'clk' 'module' '' 'logic' '' ''
verilog/parser_sv.v:020: PORT  'clk' 'module' 'input' 'logic' '' '3'
verilog/parser_sv.v:020: VAR  'port' 'rst' 'module' '' 'logic' '' ''
verilog/parser_sv.v:020: PORT  'rst' 'module' 'input' 'logic' '' '4'
verilog/parser_sv.v:021: VAR  'port' 'd_in' 'module' '' 'logic' '' ''
verilog/parser_sv.v:021: PORT  'd_in' 'module' 'input' 'logic' '' '5'
verilog/parser_sv.v:022: VAR  'port' 'd_out' 'module' '' 'logic' '' ''
verilog/parser_sv.v:022: PORT  'd_out' 'module' 'output' 'logic' '' '6'
verilog/parser_sv.v:025: IMPORT  'mypackage' '*'
verilog/parser_sv.v:027: VAR  'var' 'd_int' 'module' '' 'logic' '' ''
verilog/parser_sv.v:028: VAR  'var' 'data_' 'module' '' 'logic [7:0]' '' ''
verilog/parser_sv.v:046: ENDMODULE  'endmodule'
verilog/parser_sv.v:049: MODULE  'module' 'line49_diff_pins1' undef '0'
verilog/parser_sv.v:050: VAR  'port' 'in_nw' 'module' '' '' '' ''
verilog/parser_sv.v:050: PORT  'in_nw' 'module' 'input' '' '' '1'
verilog/parser_sv.v:051: VAR  'port' 'in_vec' 'module' '' '[1:0]' '[2:0]' ''
verilog/parser_sv.v:051: PORT  'in_vec' 'module' 'input' '[1:0]' '[2:0]' '2'
verilog/parser_sv.v:052: VAR  'port' 'in_nvec' 'module' '' '' '' ''
verilog/parser_sv.v:052: PORT  'in_nvec' 'module' 'input' '' '' '3'
verilog/parser_sv.v:053: VAR  'port' 'out_logic' 'module' '' 'logic' '' ''
verilog/parser_sv.v:053: PORT  'out_logic' 'module' 'output' 'logic' '' '4'
verilog/parser_sv.v:054: VAR  'port' 'out_also_logic' 'module' '' '' '' ''
verilog/parser_sv.v:054: PORT  'out_also_logic' 'module' 'output' '' '' '5'
verilog/parser_sv.v:056: ENDMODULE  'endmodule'
verilog/parser_sv.v:057: MODULE  'module' 'line49_diff_pins2' undef '0'
verilog/parser_sv.v:057: PORT  'in2_nw' 'module' '' '' '' '1'
verilog/parser_sv.v:057: PORT  'in2_vec' 'module' '' '' '' '2'
verilog/parser_sv.v:057: PORT  'out2reg' 'module' '' '' '' '3'
verilog/parser_sv.v:059: VAR  'port' 'in2_nw' 'module' '' '' '' ''
verilog/parser_sv.v:059: PORT  'in2_nw' 'module' 'input' '' '' '0'
verilog/parser_sv.v:060: VAR  'port' 'in2_vec' 'module' '' '[1:0]' '[2:0]' ''
verilog/parser_sv.v:060: PORT  'in2_vec' 'module' 'input' '[1:0]' '[2:0]' '0'
verilog/parser_sv.v:061: VAR  'port' 'out2_reg' 'module' '' 'reg' '' ''
verilog/parser_sv.v:061: PORT  'out2_reg' 'module' 'output' 'reg' '' '0'
verilog/parser_sv.v:062: VAR  'port' 'in2_signed' 'module' '' 'signed' '' ''
verilog/parser_sv.v:062: PORT  'in2_signed' 'module' 'input' 'signed' '' '0'
verilog/parser_sv.v:064: VAR  'var' 'var1_imp' 'module' '' '' '' ''
verilog/parser_sv.v:065: VAR  'var' 'var1_imp_vec' 'module' '' '[1:0]' '[2:0]' ''
verilog/parser_sv.v:066: VAR  'var' 'var1_imp_reg' 'module' '' 'reg' '' ''
verilog/parser_sv.v:067: VAR  'var' 'var1_imp_logic' 'module' '' 'logic' '' ''
verilog/parser_sv.v:068: ENDMODULE  'endmodule'
verilog/parser_sv.v:070: PROGRAM  'program' 'first_prog'
verilog/parser_sv.v:071: VAR  'var' 'i' 'program' '' 'int' '' ''
verilog/parser_sv.v:072: ENDPROGRAM  'endprogram'
verilog/parser_sv.v:075: PACKAGE  'package' 'imp_test_pkg'
verilog/parser_sv.v:076: VAR  'typedef' 'byte_t' 'package' '' 'logic [7:0]' '' ''
verilog/parser_sv.v:077: VAR  'typedef' 'word_t' 'package' '' 'logic [15:0]' '' ''
verilog/parser_sv.v:078: FUNCTION  'function' 'afunc' ''
verilog/parser_sv.v:078: PORT  'w' 'function' '' 'integer' '' '1'
verilog/parser_sv.v:078: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:079: ENDPACKAGE  'endpackage'
verilog/parser_sv.v:080: MODULE  'module' 'imp_test_mod' undef '0'
verilog/parser_sv.v:081: IMPORT  'imp_test_pkg' 'byte_t'
verilog/parser_sv.v:082: VAR  'var' 'some_byte' 'module' '' 'byte_t' '' ''
verilog/parser_sv.v:083: ENDMODULE  'endmodule'
verilog/parser_sv.v:084: MODULE  'module' 'imp_test_mod2' undef '0'
verilog/parser_sv.v:085: IMPORT  'imp_test_pkg' '*'
verilog/parser_sv.v:086: VAR  'var' 'some_word' 'module' '' 'word_t' '' ''
verilog/parser_sv.v:087: ENDMODULE  'endmodule'
verilog/parser_sv.v:088: MODULE  'module' 'imp_test_mod3' undef '0'
verilog/parser_sv.v:089: VAR  'port' 'wordin' 'module' '' 'imp_test_pkg::word_t' '' ''
verilog/parser_sv.v:089: PORT  'wordin' 'module' 'input' 'imp_test_pkg::word_t' '' '1'
verilog/parser_sv.v:090: VAR  'localparam' 'FROM_FUNC' 'module' '' '' '' 'afunc(1)'
verilog/parser_sv.v:091: ENDMODULE  'endmodule'
verilog/parser_sv.v:093: MODULE  'module' 'var_unnamed_block' undef '0'
verilog/parser_sv.v:095: VAR  'var' 'var_in_unnamed' 'module' '' 'integer' '' ''
verilog/parser_sv.v:097: ENDMODULE  'endmodule'
verilog/parser_sv.v:099: MODULE  'module' 'cell_with_typeparam' undef '0'
verilog/parser_sv.v:100: INSTANT  'addr' 'acell' ''
verilog/parser_sv.v:100: PARAMPIN  'PARAMTYPE' 'integer' '1'
verilog/parser_sv.v:100: ENDCELL  ''
verilog/parser_sv.v:101: ENDMODULE  'endmodule'
verilog/parser_sv.v:103: MODULE  'module' 'arrayed_wire' undef '0'
verilog/parser_sv.v:104: VAR  'net' 'n2' 'module' 'wire' '[3:0][7:0]' '' ''
verilog/parser_sv.v:105: ENDMODULE  'endmodule'
verilog/parser_sv.v:107: TASK  'task' 'empty_task'
verilog/parser_sv.v:108: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:109: TASK  'task' 'empty_task2'
verilog/parser_sv.v:110: VAR  'var' 'i' 'task' '' 'integer' '' ''
verilog/parser_sv.v:111: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:113: TASK  'task' 'check_casts'
verilog/parser_sv.v:114: VAR  'typedef' 'integer_t' 'task' '' 'integer' '' ''
verilog/parser_sv.v:118: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:120: MODULE  'module' 'comma_assign' undef '0'
verilog/parser_sv.v:121: VAR  'var' 'n' 'module' '' 'int' '[1:2][1:3]' ''{'{0,1,2},'{3}}'
verilog/parser_sv.v:122: ENDMODULE  'endmodule'
verilog/parser_sv.v:124: TASK  'task' 'typed_pattern'
verilog/parser_sv.v:125: VAR  'typedef' 'triple' 'task' '' 'int' '[1:3]' ''
verilog/parser_sv.v:127: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:130: FUNCTION  'function' 'new' ''
verilog/parser_sv.v:131: FUNCTION  'function' 'copy' 'VclassWCopy'
verilog/parser_sv.v:131: VAR  'port' 'src' 'function' '' 'VclassWCopy' '' 'null'
verilog/parser_sv.v:131: PORT  'src' 'function' 'input' 'VclassWCopy' '' '1'
verilog/parser_sv.v:132: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:134: FUNCTION  'function' 'new' ''
verilog/parser_sv.v:135: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:138: FUNCTION  'function' 'FwdClass::ffunc' 'bit [3:0]'
verilog/parser_sv.v:138: PORT  'in' 'function' '' 'bit [3:0]' '' '1'
verilog/parser_sv.v:140: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:142: FUNCTION  'function' 'VclassWCopy::copy' 'VclassWCopy'
verilog/parser_sv.v:143: VAR  'port' 'to' 'function' '' 'VclassWCopy' '' ''
verilog/parser_sv.v:143: PORT  'to' 'function' 'input' 'VclassWCopy' '' '1'
verilog/parser_sv.v:145: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:147: TASK  'task' 'foreach_memref'
verilog/parser_sv.v:148: VAR  'var' 'mem' 'task' '' 'bit [0:52][7:0]' '' ''
verilog/parser_sv.v:151: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:155: FUNCTION  'function' 'new' ''
verilog/parser_sv.v:160: FUNCTION  'function' 'new' ''
verilog/parser_sv.v:162: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:167: VAR  'var' 's1' 'class' '' 'semaphore' '' ''
verilog/parser_sv.v:168: VAR  'var' 's2' 'class' '' 'std::semaphore' '' ''
verilog/parser_sv.v:169: PIN  '' 'integer' '1'
verilog/parser_sv.v:169: VAR  'var' 'm1' 'class' '' 'mailbox' '' ''
verilog/parser_sv.v:170: VAR  'var' 'm2' 'class' '' 'std::mailbox' '' ''
verilog/parser_sv.v:171: VAR  'var' 'p1' 'class' '' 'process' '' ''
verilog/parser_sv.v:172: VAR  'var' 'p2' 'class' '' 'std::process' '' ''
verilog/parser_sv.v:175: MODULE  'module' 'cg_test1' undef '0'
verilog/parser_sv.v:185: ENDMODULE  'endmodule'
verilog/parser_sv.v:187: TASK  'task' 'randomize_dotted'
verilog/parser_sv.v:188: VAR  'var' 'vbl' 'task' '' 'int' '' ''
verilog/parser_sv.v:190: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:192: MODULE  'module' 'prop_parens' undef '0'
verilog/parser_sv.v:194: ENDMODULE  'endmodule'
verilog/parser_sv.v:197: TASK  'task' 'ass'
verilog/parser_sv.v:199: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:202: MODULE  'module' 'sized_out' undef '0'
verilog/parser_sv.v:203: VAR  'parameter' 'SZ' 'module' '' '' '' '4'
verilog/parser_sv.v:204: VAR  'port' 'o_sized' 'module' '' 'logic [SZ-1:0]' '' ''
verilog/parser_sv.v:204: PORT  'o_sized' 'module' 'output' 'logic [SZ-1:0]' '' '1'
verilog/parser_sv.v:205: ENDMODULE  'endmodule'
verilog/parser_sv.v:208: VAR  'var' 'arrayed' 'class' '' 'rand byte' '' ''
verilog/parser_sv.v:209: VAR  'var' 'b' 'class' '' 'rand bit' '' ''
verilog/parser_sv.v:216: TASK  'task' 'examples'
verilog/parser_sv.v:220: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:221: FUNCTION  'function' 'foo1' 'bit'
verilog/parser_sv.v:222: FUNCTION  'function' 'foo2' 'void'
verilog/parser_sv.v:223: VAR  'var' 'foo3' 'class' '' 'protected static string' '' ''
verilog/parser_sv.v:224: FUNCTION  'function' 'foo4' 'bit'
verilog/parser_sv.v:225: VAR  'var' 'foo5' 'class' '' 'static local bit' '[string]' ''
verilog/parser_sv.v:229: VAR  'typedef' 'restart_e' 'class' '' 'int' '' ''
verilog/parser_sv.v:230: FUNCTION  'function' 'do_all' 'void'
verilog/parser_sv.v:230: PORT  'kind' 'function' '' 'vmm_cl_func_colon::restart_e' '' '1'
verilog/parser_sv.v:231: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:232: FUNCTION  'function' 'uses_class_type' 'int'
verilog/parser_sv.v:236: TASK  'task' 'do_reset'
verilog/parser_sv.v:236: PORT  'kind' 'task' '' 'vmm_cl_func_colon::restart_e' '' '1'
verilog/parser_sv.v:239: TASK  'task' 'empty_comma'
verilog/parser_sv.v:244: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:246: TASK  'task' 'vmm_more'
verilog/parser_sv.v:252: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:255: FUNCTION  'function' 'vmm_cl_func_colon::uses_class_type' 'int'
verilog/parser_sv.v:255: PORT  'note_uses_class_type' 'function' '' 'restart_e' '' '1'
verilog/parser_sv.v:256: VAR  'var' 'also_uses_class_type' 'function' '' 'restart_e' '' ''
verilog/parser_sv.v:257: ENDTASKFUNC  'endfunction'
verilog/parser_sv.v:259: MODULE  'module' 'hidden_checks' undef '0'
verilog/parser_sv.v:260: VAR  'typedef' 'T' 'module' '' 'int' '' ''
verilog/parser_sv.v:261: INSTANT  'sub' '' ''
verilog/parser_sv.v:261: PIN  'T' '123' '1'
verilog/parser_sv.v:261: ENDCELL  ''
verilog/parser_sv.v:262: TASK  'task' 'hidden'
verilog/parser_sv.v:263: VAR  'typedef' 'T' 'task' '' 'bit' '' ''
verilog/parser_sv.v:264: ENDTASKFUNC  'endtask'
verilog/parser_sv.v:265: ENDMODULE  'endmodule'
