TimeQuest Timing Analyzer report for Uni_Projektas
Fri Apr 28 12:51:56 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 16. Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 17. Slow Model Minimum Pulse Width: 'PLL_CLK0'
 18. Slow Model Minimum Pulse Width: 'PLL_CLK2'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'ADC_DCLKA'
 21. Slow Model Minimum Pulse Width: 'ADC_CLK'
 22. Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'
 23. Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 38. Fast Model Setup: 'CLK'
 39. Fast Model Hold: 'CLK'
 40. Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 41. Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 42. Fast Model Minimum Pulse Width: 'PLL_CLK0'
 43. Fast Model Minimum Pulse Width: 'PLL_CLK2'
 44. Fast Model Minimum Pulse Width: 'CLK'
 45. Fast Model Minimum Pulse Width: 'ADC_DCLKA'
 46. Fast Model Minimum Pulse Width: 'ADC_CLK'
 47. Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'
 48. Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Fri Apr 28 12:51:56 2023 ;
+-------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name              ; Type ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; ADC_CLK                 ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_CLK }                                       ;
; ADC_DCLKA               ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_DCLKA }                                     ;
; CLK                     ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                           ;
; CORR_BUFFER_UPDATE_CLK0 ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update~clkctrl|outclk } ;
; MRAM_WRITE_DATA_CLK1    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|sclr }    ;
; MRAM_WRITE_DATA_CLK2    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|clk }     ;
; MRAM_WRITE_DATA_CLK3    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|datain }  ;
; MRAM_WRITE_DATA_CLK4    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|regout }  ;
; PLL_CLK0                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|clk }            ;
; PLL_CLK1                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|datain }         ;
; PLL_CLK2                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|regout }         ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                  ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
; 82.69 MHz  ; 82.69 MHz       ; CLK                     ;                                                       ;
; 446.83 MHz ; 402.58 MHz      ; CORR_BUFFER_UPDATE_CLK0 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLK                     ; 0.405 ; 0.000         ;
; CORR_BUFFER_UPDATE_CLK0 ; 1.681 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLK                     ; 0.499 ; 0.000         ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.743 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.091  ; 0.000         ;
; PLL_CLK0                ; 2.091  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 6.933  ; 0.000         ;
; ADC_DCLKA               ; 10.000 ; 0.000         ;
; ADC_CLK                 ; 16.000 ; 0.000         ;
; MRAM_WRITE_DATA_CLK2    ; 48.758 ; 0.000         ;
; MRAM_WRITE_DATA_CLK4    ; 50.000 ; 0.000         ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                   ; To Node                                                             ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.405  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.089      ; 14.724     ;
; 0.542  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.reading             ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.113      ; 14.611     ;
; 0.561  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.writing             ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.113      ; 14.592     ;
; 5.886  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[0]              ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.089      ; 4.243      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[0]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[1]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[2]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[3]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[4]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[5]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[6]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[7]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[8]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[9]           ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[10]          ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[11]          ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[12]          ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 5.954  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[13]          ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.113      ; 4.199      ;
; 6.049  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[1]              ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.089      ; 4.080      ;
; 6.052  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[2]              ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.089      ; 4.077      ;
; 6.086  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|last_state                   ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.089      ; 4.043      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 6.136  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0]             ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.991      ;
; 7.907  ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 12.105     ;
; 8.237  ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 11.775     ;
; 8.407  ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 11.605     ;
; 9.029  ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.024     ; 10.987     ;
; 9.202  ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 10.810     ;
; 9.428  ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.024     ; 10.588     ;
; 10.405 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.089      ; 14.724     ;
; 10.542 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.reading             ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.113      ; 14.611     ;
; 10.561 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.writing             ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.113      ; 14.592     ;
; 10.604 ; Write_out_mram_manager:this_write_out_mram_manager|MRAM_READ_DATA                                                                                                                                                           ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; -0.019     ; 9.417      ;
; 10.968 ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.idle                ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 9.072      ;
; 13.518 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.524      ;
; 13.520 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.522      ;
; 13.522 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.520      ;
; 13.799 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.243      ;
; 13.801 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.241      ;
; 13.803 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.239      ;
; 13.853 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.189      ;
; 13.855 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.187      ;
; 13.857 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.185      ;
; 13.891 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.151      ;
; 13.893 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.149      ;
; 13.895 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.147      ;
; 13.945 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[0]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 6.093      ;
; 13.945 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[0]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 6.093      ;
; 13.945 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[0]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 6.093      ;
; 13.946 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[4]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.096      ;
; 13.949 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[15]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.093      ;
; 13.949 ; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[11]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.093      ;
; 13.988 ; Setup_manager:this_setup_manager|config_command_counter[4]                                                                                                                                                                  ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.054      ;
; 13.989 ; Setup_manager:this_setup_manager|config_command_counter[11]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.053      ;
; 13.990 ; Setup_manager:this_setup_manager|config_command_counter[4]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.052      ;
; 13.991 ; Setup_manager:this_setup_manager|config_command_counter[11]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.051      ;
; 13.992 ; Setup_manager:this_setup_manager|config_command_counter[4]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.050      ;
; 13.993 ; Setup_manager:this_setup_manager|config_command_counter[11]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 6.049      ;
; 14.128 ; Setup_manager:this_setup_manager|config_command_counter[10]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.914      ;
; 14.130 ; Setup_manager:this_setup_manager|config_command_counter[10]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.912      ;
; 14.132 ; Setup_manager:this_setup_manager|config_command_counter[10]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.910      ;
; 14.134 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[1]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 5.904      ;
; 14.134 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[1]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 5.904      ;
; 14.134 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[1]                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2] ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 5.904      ;
; 14.146 ; Setup_manager:this_setup_manager|config_command_counter[7]                                                                                                                                                                  ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.896      ;
; 14.147 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0] ; CLK                  ; CLK         ; 20.000       ; -0.003     ; 5.890      ;
; 14.147 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1] ; CLK                  ; CLK         ; 20.000       ; -0.003     ; 5.890      ;
; 14.147 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2] ; CLK                  ; CLK         ; 20.000       ; -0.003     ; 5.890      ;
; 14.148 ; Setup_manager:this_setup_manager|config_command_counter[7]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.894      ;
; 14.150 ; Setup_manager:this_setup_manager|config_command_counter[7]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.892      ;
; 14.153 ; Setup_manager:this_setup_manager|config_command_counter[12]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.889      ;
; 14.155 ; Setup_manager:this_setup_manager|config_command_counter[12]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.887      ;
; 14.157 ; Setup_manager:this_setup_manager|config_command_counter[12]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.885      ;
; 14.227 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[4]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.815      ;
; 14.230 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[15]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.812      ;
; 14.230 ; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[11]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.812      ;
; 14.281 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[4]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.761      ;
; 14.284 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[15]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.758      ;
; 14.284 ; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[11]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.758      ;
; 14.313 ; Setup_manager:this_setup_manager|config_command_counter[14]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.729      ;
; 14.315 ; Setup_manager:this_setup_manager|config_command_counter[14]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.727      ;
; 14.317 ; Setup_manager:this_setup_manager|config_command_counter[14]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.725      ;
; 14.319 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[4]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.723      ;
; 14.322 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[15]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.720      ;
; 14.322 ; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[11]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.720      ;
; 14.330 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; Setup_manager:this_setup_manager|ADC_SYNC                           ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.712      ;
; 14.332 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.710      ;
; 14.334 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.708      ;
; 14.359 ; Setup_manager:this_setup_manager|config_command_counter[2]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                  ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.683      ;
; 14.361 ; Setup_manager:this_setup_manager|config_command_counter[2]                                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[0]                   ; CLK                  ; CLK         ; 20.000       ; 0.002      ; 5.681      ;
; 14.400 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1] ; CLK                  ; CLK         ; 20.000       ; -0.147     ; 5.493      ;
; 14.400 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1] ; CLK                  ; CLK         ; 20.000       ; -0.147     ; 5.493      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.681 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.436      ;
; 1.745 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.372      ;
; 1.746 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.371      ;
; 1.746 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.371      ;
; 1.748 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.369      ;
; 1.754 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.363      ;
; 2.060 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.057      ;
; 2.060 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.057      ;
; 4.428 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 2.279      ;
; 4.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 2.230      ;
; 4.581 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 2.126      ;
; 4.711 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.996      ;
; 4.768 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.938      ;
; 4.774 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.938      ;
; 4.775 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.937      ;
; 4.776 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.931      ;
; 4.776 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.931      ;
; 4.780 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.935      ;
; 4.780 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.927      ;
; 4.786 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.929      ;
; 4.798 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.909      ;
; 4.800 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.901      ;
; 4.806 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.895      ;
; 4.811 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.895      ;
; 4.812 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.889      ;
; 4.815 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.890      ;
; 4.820 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.887      ;
; 4.823 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.883      ;
; 4.827 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.879      ;
; 4.843 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.862      ;
; 4.844 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.862      ;
; 4.845 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.859      ;
; 4.848 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.856      ;
; 4.852 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.849      ;
; 4.893 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.822      ;
; 4.912 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.800      ;
; 4.915 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.800      ;
; 4.916 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.789      ;
; 4.916 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.796      ;
; 4.923 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.789      ;
; 4.924 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.783      ;
; 4.925 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.790      ;
; 4.926 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.786      ;
; 4.927 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.788      ;
; 4.930 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.782      ;
; 4.937 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.778      ;
; 4.939 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.768      ;
; 4.939 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.009      ; 1.776      ;
; 4.947 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.006      ; 1.765      ;
; 4.961 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.740      ;
; 4.962 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.739      ;
; 4.966 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.735      ;
; 4.968 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.733      ;
; 5.168 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.537      ;
; 5.170 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.536      ;
; 5.173 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.533      ;
; 5.174 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.531      ;
; 5.175 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.530      ;
; 5.177 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.527      ;
; 5.179 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.526      ;
; 5.179 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.527      ;
; 5.180 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.526      ;
; 5.180 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.524      ;
; 5.180 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.526      ;
; 5.181 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.523      ;
; 5.181 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.524      ;
; 5.181 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.523      ;
; 5.181 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.523      ;
; 5.182 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.522      ;
; 5.182 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.524      ;
; 5.182 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.523      ;
; 5.185 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.520      ;
; 5.185 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.520      ;
; 5.185 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.521      ;
; 5.189 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.517      ;
; 5.192 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.515      ;
; 5.192 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.514      ;
; 5.193 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.513      ;
; 5.193 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.514      ;
; 5.194 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.513      ;
; 5.194 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.513      ;
; 5.196 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.510      ;
; 5.197 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.509      ;
; 5.199 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.507      ;
; 5.258 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.448      ;
; 5.261 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.443      ;
; 5.263 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.441      ;
; 5.269 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.436      ;
; 5.334 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.370      ;
; 5.336 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.369      ;
; 5.337 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.367      ;
; 5.338 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.367      ;
; 5.343 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.363      ;
; 5.347 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.357      ;
; 5.350 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.357      ;
; 5.350 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.354      ;
; 5.351 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.354      ;
; 5.353 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.353      ;
; 5.422 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 1.285      ;
; 5.431 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.273      ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                   ; To Node                                                                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                  ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                           ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                             ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                      ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                  ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                           ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                  ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                     ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                           ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                               ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty            ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                    ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                          ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                               ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                           ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                           ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                   ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                         ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                          ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                          ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                           ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.738 ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.044      ;
; 0.741 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                  ; UART_Controller:UART_Controller_1|curr_state.reading_fifo1                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.748 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                      ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                         ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.757 ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                  ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.769 ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                           ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.775 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.777 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.783 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.089      ;
; 0.784 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.789 ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.095      ;
; 0.794 ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.100      ;
; 0.802 ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                     ; MRAM_Controller:this_mram_controller|MRAM_A[11]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.808 ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                     ; MRAM_Controller:this_mram_controller|MRAM_A[9]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.114      ;
; 0.814 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.120      ;
; 0.820 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.126      ;
; 0.821 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[4]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.127      ;
; 0.824 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[9]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.130      ;
; 0.826 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[8]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.132      ;
; 0.830 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.136      ;
; 0.843 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.149      ;
; 0.858 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                        ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[4]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.164      ;
; 0.904 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.210      ;
; 0.915 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.221      ;
; 0.919 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[8]                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[9]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.927 ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.233      ;
; 0.934 ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[6]                                                                                                                       ; MRAM_Controller:this_mram_controller|MRAM_A[6]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.240      ;
; 0.936 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                  ; UART_Controller:UART_Controller_1|curr_state.reading_fifo2                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.242      ;
; 0.963 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.142      ; 1.372      ;
; 0.968 ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.274      ;
; 0.970 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0]                                                                                                                                     ; MRAM_Controller:this_mram_controller|MRAM_D[0]~reg0                                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.276      ;
; 0.973 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.142      ; 1.382      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.743 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.750 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.762 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.069      ;
; 0.901 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.207      ;
; 0.906 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.212      ;
; 0.908 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.214      ;
; 0.911 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.218      ;
; 0.914 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.223      ;
; 0.922 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.229      ;
; 0.923 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.229      ;
; 0.923 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.229      ;
; 0.925 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.231      ;
; 0.964 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.268      ;
; 0.969 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.273      ;
; 0.978 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.285      ;
; 1.047 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.353      ;
; 1.049 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.354      ;
; 1.050 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.357      ;
; 1.050 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.354      ;
; 1.053 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.357      ;
; 1.057 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.363      ;
; 1.062 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.367      ;
; 1.063 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.367      ;
; 1.064 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.369      ;
; 1.066 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.370      ;
; 1.131 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.436      ;
; 1.137 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.441      ;
; 1.139 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.443      ;
; 1.142 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.448      ;
; 1.201 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.507      ;
; 1.203 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.510      ;
; 1.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.513      ;
; 1.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.513      ;
; 1.207 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.513      ;
; 1.207 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.514      ;
; 1.208 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.515      ;
; 1.208 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.514      ;
; 1.211 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.517      ;
; 1.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.520      ;
; 1.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.520      ;
; 1.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.521      ;
; 1.218 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.522      ;
; 1.218 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.523      ;
; 1.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.523      ;
; 1.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.524      ;
; 1.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.523      ;
; 1.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.523      ;
; 1.220 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.524      ;
; 1.220 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.526      ;
; 1.221 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.527      ;
; 1.223 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.527      ;
; 1.225 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.530      ;
; 1.226 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.531      ;
; 1.227 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.533      ;
; 1.230 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.537      ;
; 1.432 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 1.733      ;
; 1.434 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 1.735      ;
; 1.438 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 1.739      ;
; 1.439 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 1.740      ;
; 1.453 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.765      ;
; 1.461 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.768      ;
; 1.461 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.776      ;
; 1.463 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.778      ;
; 1.470 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.782      ;
; 1.473 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.788      ;
; 1.474 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.786      ;
; 1.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.790      ;
; 1.476 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 1.783      ;
; 1.477 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.789      ;
; 1.484 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.789      ;
; 1.484 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.796      ;
; 1.485 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.800      ;
; 1.488 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 1.800      ;
; 1.507 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.009      ; 1.822      ;
; 1.548 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 1.849      ;
; 1.552 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.856      ;
; 1.555 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 1.859      ;
; 1.556 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.862      ;
; 1.557 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.862      ;
; 1.573 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.879      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_DCLKA'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datab   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datab   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datad         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datad         ;
; 17.223 ; 20.000       ; 2.777          ; Port Rate        ; ADC_DCLKA ; Rise       ; ADC_DCLKA                                       ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'                                                                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.382 ; 7.382 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 7.314 ; 7.314 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.292 ; 7.292 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.382 ; 7.382 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.256 ; 7.256 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 6.992 ; 6.992 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 6.836 ; 6.836 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 6.808 ; 6.808 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.283 ; 8.283 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.572 ; 7.572 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.576 ; 7.576 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.597 ; 7.597 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.042 ; 7.042 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.040 ; 7.040 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 6.849 ; 6.849 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 7.281 ; 7.281 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.595 ; 7.595 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.098 ; 8.098 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.109 ; 8.109 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 7.991 ; 7.991 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.283 ; 8.283 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.551 ; 7.551 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.822 ; 7.822 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.553 ; 7.553 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -6.542 ; -6.542 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -7.030 ; -7.030 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -7.048 ; -7.048 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -7.026 ; -7.026 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -7.021 ; -7.021 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -7.116 ; -7.116 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -6.990 ; -6.990 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -6.726 ; -6.726 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -6.570 ; -6.570 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -6.542 ; -6.542 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -6.625 ; -6.625 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -3.598 ; -3.598 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -6.583 ; -6.583 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -7.306 ; -7.306 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -7.310 ; -7.310 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -7.331 ; -7.331 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -6.776 ; -6.776 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -6.774 ; -6.774 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -6.583 ; -6.583 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -7.015 ; -7.015 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -7.329 ; -7.329 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -7.832 ; -7.832 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -7.843 ; -7.843 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -7.725 ; -7.725 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -7.300 ; -7.300 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -8.017 ; -8.017 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -7.285 ; -7.285 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -7.556 ; -7.556 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -7.287 ; -7.287 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.800  ; 4.800  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.281  ; 5.281  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.924  ; 5.924  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.329  ; 5.329  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 7.132  ; 7.132  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 4.661  ; 4.661  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 4.659  ; 4.659  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.032  ; 5.032  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 6.400  ; 6.400  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 6.469  ; 6.469  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.690  ; 6.690  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 6.657  ; 6.657  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.678  ; 6.678  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.666  ; 5.666  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 6.826  ; 6.826  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 6.660  ; 6.660  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 7.132  ; 7.132  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 6.895  ; 6.895  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.798  ; 5.798  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.782  ; 5.782  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.811  ; 5.811  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.230  ; 6.230  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.204  ; 6.204  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.070  ; 6.070  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.569  ; 6.569  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.895  ; 6.895  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.055  ; 6.055  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.515  ; 6.515  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.119  ; 6.119  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.948  ; 4.948  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 6.124  ; 6.124  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.899  ; 4.899  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.940  ; 4.940  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.884  ; 4.884  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 4.995  ; 4.995  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.519  ; 4.519  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.153  ; 6.153  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.611  ; 5.611  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 20.421 ; 20.421 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.800  ; 4.800  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.281  ; 5.281  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.924  ; 5.924  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.329  ; 5.329  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 4.661  ; 4.661  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 4.659  ; 4.659  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.032  ; 5.032  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 6.400  ; 6.400  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 6.469  ; 6.469  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.690  ; 6.690  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 6.657  ; 6.657  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.678  ; 6.678  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.666  ; 5.666  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 6.826  ; 6.826  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 6.660  ; 6.660  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 7.132  ; 7.132  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 4.884  ; 4.884  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.798  ; 5.798  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.782  ; 5.782  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.811  ; 5.811  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.230  ; 6.230  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.204  ; 6.204  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.070  ; 6.070  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.569  ; 6.569  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.895  ; 6.895  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.055  ; 6.055  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.515  ; 6.515  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.119  ; 6.119  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.948  ; 4.948  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 6.124  ; 6.124  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.899  ; 4.899  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.940  ; 4.940  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.884  ; 4.884  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 4.995  ; 4.995  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.519  ; 4.519  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.153  ; 6.153  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.611  ; 5.611  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 15.212 ; 15.212 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.845 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.553 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.551 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.555 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.935 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.918 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.962 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.936 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.635 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.625 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.845 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.553 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.551 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.555 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.935 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.918 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.962 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.936 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.635 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.625 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.845     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.553     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.551     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.555     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.935     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.918     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.962     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.936     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.635     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.625     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.845     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.553     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.551     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.555     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.935     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.918     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.962     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.936     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.635     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.625     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.054 ; 0.000         ;
; CLK                     ; 8.272 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -0.328 ; -0.896        ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.239  ; 0.000         ;
+-------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.333  ; 0.000         ;
; PLL_CLK0                ; 2.333  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 7.873  ; 0.000         ;
; ADC_DCLKA               ; 10.000 ; 0.000         ;
; ADC_CLK                 ; 17.223 ; 0.000         ;
; MRAM_WRITE_DATA_CLK2    ; 49.000 ; 0.000         ;
; MRAM_WRITE_DATA_CLK4    ; 50.000 ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.054 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.557      ;
; 2.126 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.485      ;
; 2.127 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.484      ;
; 2.127 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.484      ;
; 2.130 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.481      ;
; 2.133 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.478      ;
; 2.217 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.394      ;
; 2.217 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]  ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.394      ;
; 5.895 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.803      ;
; 5.929 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.768      ;
; 5.960 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.738      ;
; 5.978 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.720      ;
; 5.990 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.711      ;
; 5.993 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.708      ;
; 5.995 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.703      ;
; 5.996 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.702      ;
; 5.996 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.702      ;
; 5.996 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.702      ;
; 5.999 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.694      ;
; 6.004 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.689      ;
; 6.005 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.705      ;
; 6.005 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.692      ;
; 6.006 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.704      ;
; 6.012 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.681      ;
; 6.012 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.681      ;
; 6.014 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.685      ;
; 6.018 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.680      ;
; 6.022 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.675      ;
; 6.027 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.670      ;
; 6.027 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.672      ;
; 6.027 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.670      ;
; 6.034 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.663      ;
; 6.036 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.661      ;
; 6.036 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.661      ;
; 6.043 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.654      ;
; 6.050 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.651      ;
; 6.064 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.637      ;
; 6.065 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.645      ;
; 6.068 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.633      ;
; 6.074 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.627      ;
; 6.077 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.624      ;
; 6.078 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.632      ;
; 6.078 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.620      ;
; 6.079 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 0.622      ;
; 6.082 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.628      ;
; 6.087 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.623      ;
; 6.088 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.610      ;
; 6.091 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.619      ;
; 6.092 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.601      ;
; 6.092 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 0.618      ;
; 6.093 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.600      ;
; 6.094 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.599      ;
; 6.096 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 0.597      ;
; 6.120 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.576      ;
; 6.120 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.577      ;
; 6.122 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.575      ;
; 6.123 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.573      ;
; 6.125 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.571      ;
; 6.126 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.572      ;
; 6.126 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.571      ;
; 6.126 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.572      ;
; 6.127 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.570      ;
; 6.127 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.570      ;
; 6.128 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.569      ;
; 6.128 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.570      ;
; 6.128 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.569      ;
; 6.128 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.569      ;
; 6.129 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.568      ;
; 6.129 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.568      ;
; 6.129 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.568      ;
; 6.129 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.569      ;
; 6.130 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.566      ;
; 6.130 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.568      ;
; 6.130 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.568      ;
; 6.131 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.566      ;
; 6.132 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.566      ;
; 6.134 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.564      ;
; 6.134 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.563      ;
; 6.135 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.563      ;
; 6.136 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.563      ;
; 6.136 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.563      ;
; 6.136 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.561      ;
; 6.136 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.562      ;
; 6.137 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.560      ;
; 6.137 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.562      ;
; 6.138 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.560      ;
; 6.138 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.001      ; 0.561      ;
; 6.139 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.557      ;
; 6.204 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.494      ;
; 6.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.492      ;
; 6.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.492      ;
; 6.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[6]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.492      ;
; 6.208 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.490      ;
; 6.210 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.488      ;
; 6.210 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.488      ;
; 6.212 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.484      ;
; 6.212 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.486      ;
; 6.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 0.483      ;
; 6.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 0.482      ;
; 6.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[13]     ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.483      ;
+-------+---------------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[0]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[1]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[2]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[3]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[4]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[5]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[6]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[7]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[8]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                                                   ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[10]                                                                                                                                                                  ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[11]                                                                                                                                                                  ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[12]                                                                                                                                                                  ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.272  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                                                  ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.111     ; 1.649      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0]                                                                                                                                                                     ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.369  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                                      ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.528      ;
; 8.370  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|last_state                                                                                                                                                                           ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.527      ;
; 8.375  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.522      ;
; 8.378  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                                      ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.519      ;
; 10.147 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.888      ; 4.773      ;
; 10.181 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.888      ; 4.739      ;
; 10.208 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.865      ; 4.689      ;
; 16.166 ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 3.838      ;
; 16.235 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 3.769      ;
; 16.311 ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 3.693      ;
; 16.492 ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.023     ; 3.517      ;
; 16.526 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.028     ; 3.478      ;
; 16.624 ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.023     ; 3.385      ;
; 16.958 ; Write_out_mram_manager:this_write_out_mram_manager|MRAM_READ_DATA                                                                                                                                                           ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.020     ; 3.054      ;
; 17.104 ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 2.928      ;
; 17.485 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.480      ;
; 17.485 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.480      ;
; 17.485 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.480      ;
; 17.485 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.480      ;
; 17.519 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.448      ;
; 17.519 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.448      ;
; 17.519 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.448      ;
; 17.519 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.448      ;
; 17.522 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.445      ;
; 17.522 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.445      ;
; 17.522 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.445      ;
; 17.522 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                                        ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.445      ;
; 17.530 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.437      ;
; 17.530 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.437      ;
; 17.530 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.437      ;
; 17.530 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.437      ;
; 17.538 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.427      ;
; 17.538 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.427      ;
; 17.538 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.427      ;
; 17.538 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.427      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7          ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0          ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ; CLK                  ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.542 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.423      ;
; 17.542 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.423      ;
; 17.542 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.423      ;
; 17.542 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.423      ;
; 17.553 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.414      ;
; 17.553 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.414      ;
; 17.553 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.414      ;
; 17.553 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.414      ;
; 17.554 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.413      ;
; 17.554 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.413      ;
; 17.554 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.413      ;
; 17.554 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.413      ;
; 17.570 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.397      ;
; 17.570 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.397      ;
; 17.570 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.397      ;
; 17.570 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]                                                                                                                                                            ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.397      ;
; 17.586 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[9]                                                                                                                                                         ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.381      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -0.328 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.865      ; 4.689      ;
; -0.301 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.888      ; 4.739      ;
; -0.267 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.888      ; 4.773      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                  ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                           ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                             ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                      ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                  ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                           ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                  ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                           ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                     ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                                                     ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                           ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                               ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                                               ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty            ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                    ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                          ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                               ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                               ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                          ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                           ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                           ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                   ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                                                   ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                         ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                          ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                          ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                           ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                  ; UART_Controller:UART_Controller_1|curr_state.reading_fifo1                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                                        ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                      ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                  ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                         ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                    ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                      ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                           ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.255  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.407      ;
; 0.256  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                            ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.408      ;
; 0.258  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.410      ;
; 0.260  ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.412      ;
; 0.267  ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.419      ;
; 0.267  ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                     ; MRAM_Controller:this_mram_controller|MRAM_A[11]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.419      ;
; 0.269  ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                    ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.421      ;
; 0.272  ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                     ; MRAM_Controller:this_mram_controller|MRAM_A[9]                                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.424      ;
; 0.275  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[4]                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.427      ;
; 0.275  ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.427      ;
; 0.277  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[9]                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.429      ;
; 0.279  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[8]                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.431      ;
; 0.281  ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.433      ;
; 0.282  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.482      ;
; 0.283  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.435      ;
; 0.285  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                      ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.481      ;
; 0.286  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.486      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                      ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.482      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                      ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.482      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.486      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.486      ;
; 0.286  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.438      ;
; 0.287  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                        ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.487      ;
; 0.288  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]                                                                                                                         ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.440      ;
; 0.288  ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.440      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.404      ;
; 0.314 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.465      ;
; 0.316 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.467      ;
; 0.320 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.473      ;
; 0.323 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.474      ;
; 0.324 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.475      ;
; 0.326 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.476      ;
; 0.327 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.478      ;
; 0.327 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.480      ;
; 0.330 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.482      ;
; 0.332 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.483      ;
; 0.332 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.482      ;
; 0.334 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.484      ;
; 0.334 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.490      ;
; 0.340 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.492      ;
; 0.342 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.494      ;
; 0.407 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.557      ;
; 0.408 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.561      ;
; 0.409 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.560      ;
; 0.409 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.562      ;
; 0.410 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.563      ;
; 0.410 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.563      ;
; 0.410 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.561      ;
; 0.410 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.563      ;
; 0.414 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.566      ;
; 0.416 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.566      ;
; 0.416 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.568      ;
; 0.417 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.568      ;
; 0.417 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.568      ;
; 0.417 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.568      ;
; 0.417 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[13] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.569      ;
; 0.418 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.569      ;
; 0.418 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.569      ;
; 0.419 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.570      ;
; 0.419 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.570      ;
; 0.420 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.571      ;
; 0.420 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.571      ;
; 0.423 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.573      ;
; 0.424 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.575      ;
; 0.426 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[11] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[12] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.002     ; 0.576      ;
; 0.426 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.577      ;
; 0.450 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 0.597      ;
; 0.452 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 0.599      ;
; 0.453 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 0.600      ;
; 0.454 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.005     ; 0.601      ;
; 0.454 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.618      ;
; 0.455 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.619      ;
; 0.458 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.623      ;
; 0.464 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.628      ;
; 0.467 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.622      ;
; 0.468 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.632      ;
; 0.468 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.624      ;
; 0.472 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.627      ;
; 0.478 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.633      ;
; 0.481 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.012      ; 0.645      ;
; 0.482 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.637      ;
; 0.496 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.003      ; 0.651      ;
; 0.503 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.654      ;
; 0.510 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.661      ;
; 0.510 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[15] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.661      ;
; 0.512 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.663      ;
; 0.519 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.670      ;
; 0.519 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.672      ;
; 0.519 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]  ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.670      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[10] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[11] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[12] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[13] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[15] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[11] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[12] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[13] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[15] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[5]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[6]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[7]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[11] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[12] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[13] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[15] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[10] ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_DCLKA'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datab   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datab   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datad         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datad         ;
; 17.778 ; 20.000       ; 2.222          ; Port Rate        ; ADC_DCLKA ; Rise       ; ADC_DCLKA                                       ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'                                                                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 3.753 ; 3.753 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 3.675 ; 3.675 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 3.753 ; 3.753 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 3.639 ; 3.639 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 3.548 ; 3.548 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 3.515 ; 3.515 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 3.572 ; 3.572 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 1.728 ; 1.728 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 4.056 ; 4.056 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 3.732 ; 3.732 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 3.743 ; 3.743 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 3.631 ; 3.631 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 3.505 ; 3.505 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 3.735 ; 3.735 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 3.989 ; 3.989 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 3.994 ; 3.994 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 3.989 ; 3.989 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 4.056 ; 4.056 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 3.820 ; 3.820 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 3.916 ; 3.916 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 3.821 ; 3.821 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.395 ; -3.395 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -3.555 ; -3.555 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -3.570 ; -3.570 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.564 ; -3.564 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.556 ; -3.556 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.633 ; -3.633 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.571 ; -3.571 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.519 ; -3.519 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.428 ; -3.428 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.395 ; -3.395 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.452 ; -3.452 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.502 ; -1.502 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.385 ; -3.385 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.608 ; -3.608 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.612 ; -3.612 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.623 ; -3.623 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.511 ; -3.511 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.509 ; -3.509 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.385 ; -3.385 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.538 ; -3.538 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.615 ; -3.615 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.869 ; -3.869 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.874 ; -3.874 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.869 ; -3.869 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.718 ; -3.718 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.936 ; -3.936 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.700 ; -3.700 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.796 ; -3.796 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.701 ; -3.701 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.858 ; 1.858 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.026 ; 2.026 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.207 ; 2.207 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.117 ; 2.117 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 2.624 ; 2.624 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 1.932 ; 1.932 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 1.931 ; 1.931 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 1.928 ; 1.928 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 1.929 ; 1.929 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.047 ; 2.047 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.475 ; 2.475 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.573 ; 2.573 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.556 ; 2.556 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.576 ; 2.576 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.233 ; 2.233 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.528 ; 2.528 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.449 ; 2.449 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 2.624 ; 2.624 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 2.617 ; 2.617 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.283 ; 2.283 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.273 ; 2.273 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.291 ; 2.291 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.424 ; 2.424 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.411 ; 2.411 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.406 ; 2.406 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.532 ; 2.532 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.617 ; 2.617 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.549 ; 2.549 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.336 ; 2.336 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.955 ; 1.955 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.343 ; 2.343 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.924 ; 1.924 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.950 ; 1.950 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.909 ; 1.909 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.808 ; 1.808 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.392 ; 2.392 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.136 ; 2.136 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 7.142 ; 7.142 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.858 ; 1.858 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.026 ; 2.026 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.207 ; 2.207 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.117 ; 2.117 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 1.928 ; 1.928 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 1.932 ; 1.932 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 1.931 ; 1.931 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 1.928 ; 1.928 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 1.929 ; 1.929 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.047 ; 2.047 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.475 ; 2.475 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.573 ; 2.573 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.556 ; 2.556 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.576 ; 2.576 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.233 ; 2.233 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.528 ; 2.528 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.449 ; 2.449 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 2.624 ; 2.624 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.909 ; 1.909 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.283 ; 2.283 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.273 ; 2.273 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.291 ; 2.291 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.424 ; 2.424 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.411 ; 2.411 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.406 ; 2.406 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.532 ; 2.532 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.617 ; 2.617 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.549 ; 2.549 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.336 ; 2.336 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.955 ; 1.955 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.343 ; 2.343 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.924 ; 1.924 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.950 ; 1.950 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.909 ; 1.909 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.808 ; 1.808 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.392 ; 2.392 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.136 ; 2.136 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 5.527 ; 5.527 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.166 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.869 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.876 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.875 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.877 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.992 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.983 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.869 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.012 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.997 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.210 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.201 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.166 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.869 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.876 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.875 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.877 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.992 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.983 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.869 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.012 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.997 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.210 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.201 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.166     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.869     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.876     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.875     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.877     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.992     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.983     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.869     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.012     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.997     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.210     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.201     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.166     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.869     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.876     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.875     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.877     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.992     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.983     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.869     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.012     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.997     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.210     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.201     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+--------------------------+-------+--------+----------+---------+---------------------+
; Clock                    ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack         ; 0.405 ; -0.328 ; N/A      ; N/A     ; 2.091               ;
;  ADC_CLK                 ; N/A   ; N/A    ; N/A      ; N/A     ; 16.000              ;
;  ADC_DCLKA               ; N/A   ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  CLK                     ; 0.405 ; -0.328 ; N/A      ; N/A     ; 6.933               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 1.681 ; 0.239  ; N/A      ; N/A     ; 2.091               ;
;  MRAM_WRITE_DATA_CLK2    ; N/A   ; N/A    ; N/A      ; N/A     ; 48.758              ;
;  MRAM_WRITE_DATA_CLK4    ; N/A   ; N/A    ; N/A      ; N/A     ; 50.000              ;
;  PLL_CLK0                ; N/A   ; N/A    ; N/A      ; N/A     ; 2.091               ;
;  PLL_CLK2                ; N/A   ; N/A    ; N/A      ; N/A     ; 3.333               ;
; Design-wide TNS          ; 0.0   ; -0.896 ; 0.0      ; 0.0     ; 0.0                 ;
;  ADC_CLK                 ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  ADC_DCLKA               ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CLK                     ; 0.000 ; -0.896 ; N/A      ; N/A     ; 0.000               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 0.000 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  MRAM_WRITE_DATA_CLK2    ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  MRAM_WRITE_DATA_CLK4    ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK0                ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK2                ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
+--------------------------+-------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.382 ; 7.382 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 7.314 ; 7.314 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.292 ; 7.292 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.382 ; 7.382 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.256 ; 7.256 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 6.992 ; 6.992 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 6.836 ; 6.836 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 6.808 ; 6.808 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.283 ; 8.283 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.572 ; 7.572 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.576 ; 7.576 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.597 ; 7.597 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.042 ; 7.042 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.040 ; 7.040 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 6.849 ; 6.849 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 7.281 ; 7.281 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.595 ; 7.595 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.098 ; 8.098 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.109 ; 8.109 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 7.991 ; 7.991 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.283 ; 8.283 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.551 ; 7.551 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.822 ; 7.822 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.553 ; 7.553 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.395 ; -3.395 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -3.555 ; -3.555 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -3.570 ; -3.570 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.564 ; -3.564 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.556 ; -3.556 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.633 ; -3.633 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.571 ; -3.571 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.519 ; -3.519 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.428 ; -3.428 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.395 ; -3.395 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.452 ; -3.452 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.502 ; -1.502 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.385 ; -3.385 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.608 ; -3.608 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.612 ; -3.612 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.623 ; -3.623 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.511 ; -3.511 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.509 ; -3.509 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.385 ; -3.385 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.538 ; -3.538 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.615 ; -3.615 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.869 ; -3.869 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.874 ; -3.874 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.869 ; -3.869 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.718 ; -3.718 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.936 ; -3.936 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.700 ; -3.700 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.796 ; -3.796 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.701 ; -3.701 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.800  ; 4.800  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.281  ; 5.281  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.924  ; 5.924  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.329  ; 5.329  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 7.132  ; 7.132  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 4.661  ; 4.661  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 4.659  ; 4.659  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 4.655  ; 4.655  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.032  ; 5.032  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 6.400  ; 6.400  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 6.469  ; 6.469  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.690  ; 6.690  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 6.657  ; 6.657  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.678  ; 6.678  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.666  ; 5.666  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 6.826  ; 6.826  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 6.660  ; 6.660  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 7.132  ; 7.132  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 6.895  ; 6.895  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.798  ; 5.798  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.782  ; 5.782  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.811  ; 5.811  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.230  ; 6.230  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.204  ; 6.204  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.070  ; 6.070  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.569  ; 6.569  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.895  ; 6.895  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.055  ; 6.055  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.515  ; 6.515  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.119  ; 6.119  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.948  ; 4.948  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 6.124  ; 6.124  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.899  ; 4.899  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.940  ; 4.940  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.884  ; 4.884  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 4.995  ; 4.995  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.519  ; 4.519  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 4.689  ; 4.689  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.153  ; 6.153  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.611  ; 5.611  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 20.421 ; 20.421 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.858 ; 1.858 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.026 ; 2.026 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.207 ; 2.207 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.117 ; 2.117 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 1.928 ; 1.928 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 1.932 ; 1.932 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 1.931 ; 1.931 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 1.928 ; 1.928 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 1.929 ; 1.929 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.047 ; 2.047 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.475 ; 2.475 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.573 ; 2.573 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.556 ; 2.556 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.576 ; 2.576 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.233 ; 2.233 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.528 ; 2.528 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.449 ; 2.449 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 2.624 ; 2.624 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.909 ; 1.909 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.283 ; 2.283 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.273 ; 2.273 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.291 ; 2.291 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.424 ; 2.424 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.411 ; 2.411 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.406 ; 2.406 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.532 ; 2.532 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.617 ; 2.617 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.510 ; 2.510 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.549 ; 2.549 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.336 ; 2.336 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.955 ; 1.955 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.343 ; 2.343 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.924 ; 1.924 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.950 ; 1.950 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.909 ; 1.909 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.808 ; 1.808 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 1.923 ; 1.923 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.392 ; 2.392 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.136 ; 2.136 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 5.527 ; 5.527 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 28       ; 28       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4502     ; 0        ; 0        ; 0        ;
; MRAM_WRITE_DATA_CLK4    ; CLK                     ; 3        ; 3        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 120      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 28       ; 28       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4502     ; 0        ; 0        ; 0        ;
; MRAM_WRITE_DATA_CLK4    ; CLK                     ; 3        ; 3        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 120      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 28 12:51:55 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: this_read_adc_manager|MRAM_WRITE_DATA~0  from: datab  to: combout
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.405         0.000 CLK 
    Info (332119):     1.681         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.743         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.091         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.091         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    10.000         0.000 ADC_DCLKA 
    Info (332119):    16.000         0.000 ADC_CLK 
    Info (332119):    48.758         0.000 MRAM_WRITE_DATA_CLK2 
    Info (332119):    50.000         0.000 MRAM_WRITE_DATA_CLK4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: this_read_adc_manager|MRAM_WRITE_DATA~0  from: datab  to: combout
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 2.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.054         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     8.272         0.000 CLK 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.328        -0.896 CLK 
    Info (332119):     0.239         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.333         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.333         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     7.873         0.000 CLK 
    Info (332119):    10.000         0.000 ADC_DCLKA 
    Info (332119):    17.223         0.000 ADC_CLK 
    Info (332119):    49.000         0.000 MRAM_WRITE_DATA_CLK2 
    Info (332119):    50.000         0.000 MRAM_WRITE_DATA_CLK4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Fri Apr 28 12:51:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


