`timescale 1ns / 1ps


module BCD_7seg(
    input [3:0] entrada,
    output reg [6:0] segmentos
    );
    
    always @(entrada)
    begin
        case(entrada)
                                        //abcdefg
            4'b0000 : segmentos[6:0]<= 7'b0000001;//0
            4'b0001 : segmentos[6:0]<= 7'b1001111;//1
            4'b0010 : segmentos[6:0]<= 7'b0010010;//2
            4'b0011 : segmentos[6:0]<= 7'b0000110;//3
            4'b0100 : segmentos[6:0]<= 7'b1001100;//4
            4'b0101 : segmentos[6:0]<= 7'b0100100;//5
            4'b0110 : segmentos[6:0]<= 7'b0100000;//6
            4'b0111 : segmentos[6:0]<= 7'b0001111;//7
            4'b1000 : segmentos[6:0]<= 7'b0000000;//8
            4'b1001 : segmentos[6:0]<= 7'b0000100;//9
            default : segmentos[6:0]<= 7'bxxxxxxx; //Datos que no representan ningun número
         endcase 
    end
endmodule
