# üìò Documento T√©cnico de Refer√™ncia ‚Äî Arquitetura LZW e Codifica√ß√£o Canonical Huffman

Para enriquecer o **Documento T√©cnico de Refer√™ncia (RTR)** e o **Documento de Requisitos de Sistema (DRS)**, detalha-se abaixo a arquitetura de alto desempenho para **LZW (usando BRAM Dual-Port)** e o **fluxograma do codificador Canonical Huffman (CHE)**, ambos otimizados para FPGA.

---

## üíæ 1. Estrutura de Dicion√°rio LZW (Baseada em BRAM Dual-Port)

A compress√£o **LZW em tempo real** em FPGA exige acesso r√°pido e paralelo ao dicion√°rio. A solu√ß√£o com **BRAM Dual-Port** (RAM de Bloco de Porta Dupla) ‚Äî conforme a *Fonte 2* ‚Äî √© ideal, pois permite **leitura e escrita simult√¢neas**, fundamentais para manter o *throughput* cont√≠nuo em *streaming*.

### üîπ Componentes Arquiteturais

A estrutura central do core LZW √© composta por uma **Tabela de Hash** e um **Armazenamento de Dados** (dicion√°rio propriamente dito), ambos mapeados em BRAMs:

1. **Tabela de Hash (Hash Table):**
   
   - **Fun√ß√£o:** Acelerar a busca de padr√µes (sequ√™ncias de s√≠mbolos) no dicion√°rio.  
   - **Implementa√ß√£o:** Mapeada em **BRAM Dual-Port**, permitindo *lookup* (leitura) e inser√ß√£o (escrita) de novos padr√µes em ciclos simult√¢neos ou adjacentes.  
   - **Campos Chave:** Cont√©m a **chave do padr√£o** e um **ponteiro (endere√ßo)** que referencia o padr√£o completo no Armazenamento de Dados.

2. **Armazenamento de Dados (Data Storage / Dicion√°rio):**
   
   - **Fun√ß√£o:** Armazenar os novos c√≥digos gerados pela concatena√ß√£o do padr√£o anterior (`P`) com o novo s√≠mbolo (`C`).  
   - **Implementa√ß√£o:** Utiliza uma segunda **BRAM Dual-Port** (ou m√∫ltiplas BRAMs *Single-Port*), dependendo da profundidade e largura do dicion√°rio.  
   - **Campos:** Guarda o **c√≥digo prefixo** e o **s√≠mbolo sufixo** que formam cada nova sequ√™ncia.

### ‚öôÔ∏è Vantagem do Dual-Port para LZW

Em cada ciclo de clock, o core LZW precisa:

- **Acessar** o dicion√°rio: buscar $\text{C√≥digo Antigo} + \text{Pr√≥ximo S√≠mbolo}$  
- **Atualizar/Gravar** o dicion√°rio: inserir $\text{C√≥digo Antigo} + \text{S√≠mbolo Atual}$

O uso de BRAM Dual-Port permite que as opera√ß√µes de **leitura** e **escrita** ocorram em paralelo, com lat√™ncia m√≠nima, possibilitando:

- Processamento de **1 s√≠mbolo por ciclo** (ou mais em arquiteturas paralelas)
- Cumprimento do requisito de *throughput* de **‚âà 37 MB/s**
- **Baixo consumo de √°rea** e efici√™ncia no uso de recursos de BRAM/LUT

---

## üìä 2. Fluxograma do Codificador Canonical Huffman (CHE)

O **Canonical Huffman Encoding (CHE)**, conforme a *Fonte 6*, √© amplamente utilizado por equilibrar **√°rea, energia e throughput**.  
Diferentemente do Huffman tradicional, o CHE **n√£o armazena a √°rvore completa**, apenas os **comprimentos dos c√≥digos de bits**, o que reduz drasticamente a complexidade de hardware.

### üî∏ Estrutura do Pipeline CHE

O processo √© dividido em **cinco fases** principais, organizadas em *pipeline* para opera√ß√£o eficiente em FPGA:

| Fase                                                   | Descri√ß√£o                                                                                                         | Objetivo na FPGA                                                                                                         |
|:------------------------------------------------------ |:----------------------------------------------------------------------------------------------------------------- |:------------------------------------------------------------------------------------------------------------------------ |
| **1. Filtro (Filter)**                                 | Analisa o *stream* de entrada e computa as **frequ√™ncias** de ocorr√™ncia de cada s√≠mbolo (ou diferen√ßa/res√≠duo).  | Implementado com **contadores e registradores**, possivelmente BRAMs para armazenar a contagem de at√© 256/4096 s√≠mbolos. |
| **2. Ordena√ß√£o (Sort)**                                | Ordena os s√≠mbolos conforme suas frequ√™ncias (do mais frequente ao menos frequente). Etapa mais custosa em HW.    | Implementa√ß√£o com **√°rvores de soma (adder trees)**, **comparadores** ou executada por **processador embarcado**.        |
| **3. C√¥mputo do Comprimento de Bits (Compute BitLen)** | Constr√≥i implicitamente a √°rvore de Huffman para determinar o **comprimento m√≠nimo de bits ($L_i$)** por s√≠mbolo. | L√≥gica sequencial que simula a √°rvore de Huffman baseada em prioridade de frequ√™ncia.                                    |
| **4. Canoniza√ß√£o (Canonize)**                          | Gera o conjunto final de **c√≥digos can√¥nicos**, garantindo que c√≥digos de mesmo comprimento sejam cont√≠guos.      | **Soma acumulada** para gerar c√≥digos consecutivos conforme o comprimento ($L_i$).                                       |
| **5. Codifica√ß√£o (Create Codeword)**                   | Substitui cada s√≠mbolo de entrada pelo seu **c√≥digo bin√°rio can√¥nico**.                                           | **BRAM de Codifica√ß√£o (lookup table)** com *pipeline*, garantindo alta taxa de sa√≠da.                                    |

### üîª Diagrama de Blocos do Pipeline

O fluxo geral do CHE pode ser representado da seguinte forma:

[Input Stream]  
‚Üì  
[Filtro de Frequ√™ncias]  
‚Üì  
[Ordena√ß√£o]  
‚Üì  
[C√°lculo de BitLen]  
‚Üì  
[Canoniza√ß√£o]  
‚Üì  
[Tabela BRAM de C√≥digos]  
‚Üì  
[Output Stream Comprimido]

Ap√≥s a gera√ß√£o inicial da **Tabela de C√≥digos (fases 1‚Äì4)** ‚Äî que pode ser feita a cada quadro ou conjunto de quadros ‚Äî a **fase 5 (Codifica√ß√£o)** opera em modo *streaming* cont√≠nuo, alcan√ßando:

- **Alta efici√™ncia energ√©tica**
- **Lat√™ncia previs√≠vel**
- **Throughput compat√≠vel com 60 fps**

---

## üß© Conclus√£o

As arquiteturas **LZW com BRAM Dual-Port** e **Canonical Huffman (CHE)** complementam-se no contexto de compress√£o *lossless* para imagens t√©rmicas (LWIR 16-bit), oferecendo:

- **LZW:** Efici√™ncia para dados estruturados e redundantes.  
- **CHE:** Compress√£o entropia de alta efici√™ncia p√≥s-predictor.  

Ambas as solu√ß√µes atendem aos requisitos de **lat√™ncia < 16.6 ms**, **throughput ‚âà 37 MB/s** e **CR > 1.5**, sendo vi√°veis para implementa√ß√£o FPGA dentro do escopo do projeto.
