module Dlatchxingweiwxwjw(EN,D,Q);
input EN;
input D;
output Q;
reg Q;
always @(EN or D)
begin
if(en==1)
Q=D;
else
end
endmodule
