# NLP-16A
NLP-16の知見を基に現在製作しているNAND CPU．
スペックを維持したままキット化(あわよくば教育用に)を目標にしている．
## 歴
- 2023年始 次世代機(NLP-16A)の開発の検討
- 2023/03/11 NLP-16の開発を中止．NLP-16によって得られた知見を基に改良版の16Aの開発に移行．
- 2023/03/15 NLP-16A ALU開発開始
- 2023/05/15～ 基板到着．試作開始
- 2023/07/26～ ALU制御基板開発開始
- 2023/08/10～ デバッガ開発開始

## 現在の作業
- [ALUの製作](./Hardware/alu_c)→完了
- ALU制御(回路設計段階)→完了
- [デバッガの製作](./Hardware/debugger)→完了
- Y BUS制御→完了
- A BUS制御→完了
- Acc→完了
- Reg→完了

## 現時点で判明している不良個所
### ALU  
電源のターミナルブロックとICの干渉  
NLP-16と基板形状の不一致  
ALU制御基板-ALU基板間の制御ピンにおいて入力Bの符号ビットが設計から欠落  
デコード回路の軽微な修正
### 命令デコーダ
設計中
### レジスタ，データバス  
設計完了  
Y BUS内部処理モードにAccの追加
### I/O
設計完了  
特になし．

### デバッガ  
設計完了(USB-UART変換は未定)  

## 設計変更点  
- MEMのRegAddressを10から11に変更  
- RegAddress10をRegFに変更(これはまた変更の可能性があるが，変更の範囲は内部モードで使用しない用途に限る)  

## NLP-16との更新  
- PCB化  
- レジスタバスに用いた回路を変更．アクセスの最悪値を約1/3に高速化した  
- 1word命令の増強．演算系命令を中心にアキュムレータを積極的に使用する演算を行う．  
- 割り込み関連命令の増強．割り込み禁止/許可命令，ソフトウェア割り込みの実装を行った．