## 避免latch的产生  
### latch的简介  
- Latch指的是锁存器。锁存器出现在异步时序电路系统中，对输入信号电平敏感，可以存储1bit信息。  
- 在不锁存的时候，锁存器相当于缓冲器（输入信号与输出信号完全相同）。一旦锁存信号触发，则将信息存储起来，输入信号不再起作用。  
- 在需要某个信号保持不变的时候就会生成锁存器。
- latch的产生条件  
    1.if...else if...语句缺少else
    2.case语句情况未完全列举且缺少default语句  
    3.自己赋值自己  
    __说明__ :假如1，2两个情况下条件缺少，那么就会将自己的值赋给自己（为了保持值不变）。这样就会达成条件3.也就产生了latch。
- 据观察，产生了latch会大大增加电路的复杂度，其他暂时没有看出来  
- 在组合逻辑中，要让输出信号在任何情况下都处于已知状态，就可以避免latch的产生
# 第十一讲 时序逻辑 寄存器  
## 理论学习  
- 竞争-冒险  
    两个输入信号同时向 __相反方向的逻辑电平__ 跳变的现象（即一个由1- > 0， 另一个从0 -> 1），称为竞争。因竞争导致在输出端可能产生 __尖峰脉冲__ 的现象，称为 __冒险__ 。[[来源]](https://blog.csdn.net/qq_36667170/article/details/121656279) 非常危险，会使得电路不稳定
- 组合逻辑存在竞争-冒险的问题。而时序逻辑可以极大的避免这样的问题  
- 时许逻辑由寄存器组成。寄存器具有存储功能，一般是由D触发器构成。D触发器可以在时钟的上升沿或下降沿的作用下，将信号原样送过去。如果上升沿或下降沿未出现，则输出信号不会改变。（感觉这样是为了可以在固定的时刻统一处理输入输出数据，使得各个部件可以同步？）(或者说是为了锁帧？)  
- 寄存还具有复位清零功能，其复位又分为同步复位(?)和异步复位(?)。  
- 实战内容还是用开关点亮LED灯，但是这次使用D触发器控制(?)，与之前的组合逻辑实现是不一样的。  
- 同步复位：只有在每个上升沿才进行判定；  
- 异步复位：一旦复位信号发生改变就进行一次判定  
- 假如毛刺出现在两个上升沿或下降沿之间，则会因为没有“判定”而被过滤掉  
- 同步复位中，输出信号会延迟输入信号一拍。因为假如时钟的上升沿和数据的上升沿对齐，则会采集到时钟上升沿前一时刻的值。
![这里缺少一张图片(18:10)](./res)  
## 实战演练  