### **7.1 主記憶體與快取記憶體**

在計算機系統中，記憶體系統的設計對整體性能具有至關重要的影響。主記憶體（通常是 DRAM）和快取記憶體（通常是 SRAM）是兩種不同層級的記憶體結構，協同工作以提高處理器的效率。這一章將介紹主記憶體和快取記憶體的基本概念，並用 Verilog 來實現一個簡單的快取記憶體模擬。

#### **主記憶體與快取記憶體的區別**

1. **主記憶體（Primary Memory）**：
   - 主記憶體，通常指的是計算機中的隨機存取記憶體（RAM），它是執行應用程序和處理器之間共享的主要存儲區。儘管 RAM 提供了較大的儲存空間，但其存取速度遠低於處理器內部的寄存器或快取記憶體。
   - 主記憶體的容量通常比快取記憶體大得多，但其存取延遲也更高。

2. **快取記憶體（Cache Memory）**：
   - 快取記憶體是一種位於處理器與主記憶體之間的小型、快速存儲器。它用來減少處理器存取主記憶體的延遲，並存儲常用的數據或指令。
   - 快取記憶體通常使用靜態隨機存取記憶體（SRAM）技術，這使得其比 DRAM 快，但也相對昂貴且容量較小。

#### **快取記憶體的原理**

快取記憶體的運作基於一個簡單的原則：**局部性原則**。它包括兩種類型：
- **時間局部性**（Temporal Locality）：如果某個位置的數據最近被訪問過，那麼該位置的數據很可能會在不久的將來再次被訪問。
- **空間局部性**（Spatial Locality）：如果某個位置的數據被訪問過，那麼緊鄰該位置的數據也很可能在不久的將來被訪問。

基於這兩個原則，快取記憶體會將最近或最常使用的數據存儲起來，從而減少處理器每次都需要從主記憶體獲取數據的延遲。

#### **快取記憶體結構**

快取記憶體通常被分為三個層級：
1. **L1 快取**：通常與處理器核緊密耦合，容量較小，速度最快。
2. **L2 快取**：通常比 L1 大，但速度稍慢，通常是處理器和主記憶體之間的橋樑。
3. **L3 快取**：在多核心處理器中，L3 快取可共享，容量更大，但速度最慢。

#### **Verilog 實現：簡單的快取記憶體**

以下是一個簡單的快取記憶體模擬範例，使用 Verilog 描述一個直寫（write-through）策略的快取記憶體。

##### **快取記憶體模擬 Verilog 範例**

```verilog
module CacheMemory (
    input clk,                    // 時鐘信號
    input reset,                  // 重置信號
    input [31:0] address,         // 記憶體位址
    input [31:0] write_data,      // 寫入數據
    input write_enable,           // 寫使能信號
    output reg [31:0] read_data,  // 讀取數據
    output reg hit                // 快取命中信號
);

    // 定義快取記憶體大小，這裡假設快取記憶體有 16 個存儲區塊
    reg [31:0] cache [15:0];     // 每個存儲區塊為 32 位元數據
    reg [31:0] tags [15:0];      // 每個區塊對應的標籤
    reg valid [15:0];            // 每個區塊的有效位
    
    integer i;

    // 初始化快取記憶體
    initial begin
        for (i = 0; i < 16; i = i + 1) begin
            cache[i] = 0;
            tags[i] = 0;
            valid[i] = 0;
        end
    end

    // 快取記憶體讀寫操作
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            // 重置快取記憶體
            for (i = 0; i < 16; i = i + 1) begin
                cache[i] = 0;
                tags[i] = 0;
                valid[i] = 0;
            end
            hit <= 0;
            read_data <= 0;
        end else begin
            hit <= 0;
            // 讀取操作
            if (write_enable == 0) begin
                // 檢查快取命中
                for (i = 0; i < 16; i = i + 1) begin
                    if (valid[i] && (tags[i] == address[7:0])) begin  // 假設標籤為位址的低 8 位
                        hit <= 1;                          // 快取命中
                        read_data <= cache[i];             // 返回快取數據
                    end
                end

                // 如果快取未命中，從主記憶體讀取數據（這裡簡化為只讀取）
                if (!hit) begin
                    read_data <= 32'bz;  // 假設為高阻態，表示從主記憶體讀取數據
                end
            end
            
            // 寫入操作
            if (write_enable == 1) begin
                // 更新快取
                for (i = 0; i < 16; i = i + 1) begin
                    if (!valid[i] || (tags[i] == address[7:0])) begin  // 找到空閒區塊或匹配標籤
                        cache[i] <= write_data;                  // 寫入數據到快取
                        tags[i] <= address[7:0];                 // 更新標籤
                        valid[i] <= 1;                            // 設置為有效
                    end
                end
            end
        end
    end

endmodule
```

#### **設計說明**

1. **快取存儲區**：
   - 使用 `cache` 陣列存儲快取記憶體中的數據，每個存儲區塊為 32 位元。
   - `tags` 陣列用來儲存每個快取區塊的標籤（假設為位址的低 8 位），`valid` 陣列用來表示區塊是否有效。

2. **快取命中與失敗**：
   - 在讀取操作時，會檢查每個快取區塊是否有效，並且標籤是否與當前訪問的位址匹配。如果匹配，則表示快取命中，從快取中返回數據。
   - 如果快取未命中，則可以簡化為返回一個高阻態信號，表示需要從主記憶體讀取數據。

3. **寫入操作**：
   - 在寫入操作時，若找到有效的快取區塊（空閒區塊或標籤匹配），則將數據寫入該區塊並更新標籤。

4. **重置操作**：
   - 每當發生重置時，會清空快取記憶體並將所有標籤設為無效。

#### **測試平台：快取記憶體測試**

```verilog
module CacheMemory_tb;
    reg clk;
    reg reset;
    reg [31:0] address;
    reg [31:0] write_data;
    reg write_enable;
    wire [31:0] read_data;
    wire hit;

    // 實例化 CacheMemory 模組
    CacheMemory cache_inst (
        .clk(clk),
        .reset(reset),
        .address(address),
        .write_data(write_data),
        .write_enable(write_enable),
        .read_data(read_data),
        .hit(hit)
    );

    initial begin
        // 設定時鐘
        clk = 0;
        forever #5 clk = ~clk;  // 每 5 單位時間反轉一次
    end

    initial begin
        // 初始重置
        reset = 1;
        #10;
        reset = 0;

        // 執行寫入操作
        address = 32'h00000001;
        write_data = 32'hA5A5A5A5;
        write_enable = 1;
        #10;

        // 執行讀取操作
        write_enable = 0;
        address = 32'h00000001;
        #10;
        $display("Read Data: %h, Cache Hit: %b", read_data, hit);

        // 結束測試
        $finish;
    end
endmodule
```

---

### **總結**

- **主記憶體**和**快取記憶體**在計算機系統

中扮演著關鍵角色，快取記憶體通過減少處理器存取主記憶體的延遲來提高效能。
- 快取記憶體設計依賴於局部性原則，並通過快取命中策略提高存取效率。
- 在 Verilog 中，可以使用簡單的程式碼來模擬快取記憶體的運作，並進行相應的測試以驗證其行為。