Fitter report for frequency_counter_assembly
Sun Jun 15 15:55:47 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 15 15:55:47 2025           ;
; Quartus Prime Version              ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                      ; frequency_counter_assembly                      ;
; Top-level Entity Name              ; top_level                                       ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C7G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,197 / 49,760 ( 6 % )                          ;
;     Total combinational functions  ; 2,457 / 49,760 ( 5 % )                          ;
;     Dedicated logic registers      ; 1,901 / 49,760 ( 4 % )                          ;
; Total registers                    ; 1901                                            ;
; Total pins                         ; 19 / 360 ( 5 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 8 / 288 ( 3 % )                                 ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Auto Merge PLLs                                                    ; Off                                   ; On                                    ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Final Placement Optimizations                                      ; Always                                ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization               ; Auto                                  ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.78        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.5%      ;
;     Processor 3            ;   7.4%      ;
;     Processor 4            ;   7.3%      ;
;     Processor 5            ;   7.2%      ;
;     Processor 6            ;   7.2%      ;
;     Processor 7            ;   7.1%      ;
;     Processor 8            ;   7.1%      ;
;     Processors 9-12        ;   6.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                            ;
+-------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; control_unit:control_module|general_purpose_reg_1[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_1[0]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_1[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_1[1]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_1[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_1[2]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_1[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_1[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[0]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[1]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[2]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[3]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[4]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[5]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[6]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[7]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[8]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[9]~_Duplicate_1            ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[10]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[11]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[12]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[13]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[14]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[15]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[16] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[16]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[17] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[17]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[18] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[18]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[19] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[19]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[20] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[20]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[21] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[21]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[22] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[22]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[23] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[23]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[24] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[24]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[25] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[25]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[26] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[26]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[27] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[27]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[28] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[28]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[29] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[29]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[30] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[30]~_Duplicate_1           ; Q                ;                       ;
; control_unit:control_module|general_purpose_reg_4[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; control_unit:control_module|general_purpose_reg_4[31] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; control_unit:control_module|general_purpose_reg_4[31]~_Duplicate_1           ; Q                ;                       ;
+-------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+----------+----------------+--------------+----------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To           ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------------+---------------+----------------+
; Location ;                ;              ; measure_signal_debug ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; uart_rx_ext          ; PIN_AB5       ; QSF Assignment ;
+----------+----------------+--------------+----------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4457 ) ; 0.00 % ( 0 / 4457 )        ; 0.00 % ( 0 / 4457 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4457 ) ; 0.00 % ( 0 / 4457 )        ; 0.00 % ( 0 / 4457 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4437 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/output_files/frequency_counter_assembly.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 3,197 / 49,760 ( 6 % ) ;
;     -- Combinational with no register       ; 1296                   ;
;     -- Register only                        ; 740                    ;
;     -- Combinational with a register        ; 1161                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 484                    ;
;     -- 3 input functions                    ; 1583                   ;
;     -- <=2 input functions                  ; 390                    ;
;     -- Register only                        ; 740                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1317                   ;
;     -- arithmetic mode                      ; 1140                   ;
;                                             ;                        ;
; Total registers*                            ; 1,901 / 51,509 ( 4 % ) ;
;     -- Dedicated logic registers            ; 1,901 / 49,760 ( 4 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 286 / 3,110 ( 9 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 19 / 360 ( 5 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 8 / 288 ( 3 % )        ;
; PLLs                                        ; 2 / 4 ( 50 % )         ;
; Global signals                              ; 3                      ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2.3% / 2.4% / 2.1%     ;
; Peak interconnect usage (total/H/V)         ; 17.1% / 20.4% / 12.5%  ;
; Maximum fan-out                             ; 1842                   ;
; Highest non-global fan-out                  ; 107                    ;
; Total fan-out                               ; 13249                  ;
; Average fan-out                             ; 2.64                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3197 / 49760 ( 6 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1296                 ; 0                              ;
;     -- Register only                        ; 740                  ; 0                              ;
;     -- Combinational with a register        ; 1161                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 484                  ; 0                              ;
;     -- 3 input functions                    ; 1583                 ; 0                              ;
;     -- <=2 input functions                  ; 390                  ; 0                              ;
;     -- Register only                        ; 740                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1317                 ; 0                              ;
;     -- arithmetic mode                      ; 1140                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1901                 ; 0                              ;
;     -- Dedicated logic registers            ; 1901 / 49760 ( 4 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 286 / 3110 ( 9 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 19                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 288 ( 3 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 35                   ; 2                              ;
;     -- Registered Input Connections         ; 35                   ; 0                              ;
;     -- Output Connections                   ; 2                    ; 35                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13391                ; 49                             ;
;     -- Registered Connections               ; 4781                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 37                             ;
;     -- hard_block:auto_generated_inst       ; 37                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 2                              ;
;     -- Output Ports                         ; 16                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_i_ext          ; P11   ; 3        ; 34           ; 0            ; 28           ; 1844                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; measure_signal_i   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; rst_ext_unbuffered ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; blinker       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blinker_2     ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blinker_3     ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[0]   ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[1]   ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[2]   ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[3]   ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[4]   ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[5]   ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[6]   ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[7]   ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[8]   ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_port[9]   ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; status_led[0] ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; status_led[1] ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx_ext   ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 60 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 14 / 52 ( 27 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; led_port[0]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; led_port[1]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; led_port[2]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; led_port[8]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; status_led[1]                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; blinker                                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; uart_tx_ext                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; measure_signal_i                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; rst_ext_unbuffered                             ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; led_port[3]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; led_port[9]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; led_port[5]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; led_port[4]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; led_port[7]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; status_led[0]                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; blinker_2                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; led_port[6]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; blinker_3                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk_i_ext                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                       ;
+-------------------------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                          ; pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1 ; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; ref_pll_module|altpll_component|auto_generated|pll1                                      ; ref_pll_interpolate|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                                   ; Normal                                                                                                 ;
; Compensate clock              ; clock0                                                                                   ; clock0                                                                                                 ;
; Compensated input/output pins ; --                                                                                       ; --                                                                                                     ;
; Switchover type               ; --                                                                                       ; --                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                                 ; 50.0 MHz                                                                                               ;
; Input frequency 1             ; --                                                                                       ; --                                                                                                     ;
; Nominal PFD frequency         ; 5.6 MHz                                                                                  ; 5.6 MHz                                                                                                ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                ; 1200.0 MHz                                                                                             ;
; VCO post scale K counter      ; 2                                                                                        ; --                                                                                                     ;
; VCO frequency control         ; Auto                                                                                     ; Auto                                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                   ; 104 ps                                                                                                 ;
; VCO multiply                  ; --                                                                                       ; --                                                                                                     ;
; VCO divide                    ; --                                                                                       ; --                                                                                                     ;
; Freq min lock                 ; 45.0 MHz                                                                                 ; 45.0 MHz                                                                                               ;
; Freq max lock                 ; 54.18 MHz                                                                                ; 54.18 MHz                                                                                              ;
; M VCO Tap                     ; 0                                                                                        ; 0                                                                                                      ;
; M Initial                     ; 1                                                                                        ; 1                                                                                                      ;
; M value                       ; 108                                                                                      ; 216                                                                                                    ;
; N value                       ; 9                                                                                        ; 9                                                                                                      ;
; Charge pump current           ; setting 1                                                                                ; setting 1                                                                                              ;
; Loop filter resistance        ; setting 8                                                                                ; setting 8                                                                                              ;
; Loop filter capacitance       ; setting 0                                                                                ; setting 0                                                                                              ;
; Bandwidth                     ; 300 kHz to 390 kHz                                                                       ; 300 kHz to 390 kHz                                                                                     ;
; Bandwidth type                ; Low                                                                                      ; Low                                                                                                    ;
; Real time reconfigurable      ; Off                                                                                      ; Off                                                                                                    ;
; Scan chain MIF file           ; --                                                                                       ; --                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                      ; Off                                                                                                    ;
; PLL location                  ; PLL_1                                                                                    ; PLL_4                                                                                                  ;
; Inclk0 signal                 ; clk_i_ext                                                                                ; clk_i_ext                                                                                              ;
; Inclk1 signal                 ; --                                                                                       ; --                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                            ; Dedicated Pin                                                                                          ;
; Inclk1 signal type            ; --                                                                                       ; --                                                                                                     ;
+-------------------------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; Name                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                    ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]               ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; ref_pll_module|altpll_component|auto_generated|pll1|clk[0]      ;
; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 8    ; 1   ; 400.0 MHz        ; 0 (0 ps)    ; 15.00 (104 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; ref_pll_interpolate|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+--------------------+-------------------------------+
; Pin Name           ; Reason                        ;
+--------------------+-------------------------------+
; uart_tx_ext        ; Incomplete set of assignments ;
; led_port[0]        ; Incomplete set of assignments ;
; led_port[1]        ; Incomplete set of assignments ;
; led_port[2]        ; Incomplete set of assignments ;
; led_port[3]        ; Incomplete set of assignments ;
; led_port[4]        ; Incomplete set of assignments ;
; led_port[5]        ; Incomplete set of assignments ;
; led_port[6]        ; Incomplete set of assignments ;
; led_port[7]        ; Incomplete set of assignments ;
; led_port[8]        ; Incomplete set of assignments ;
; led_port[9]        ; Incomplete set of assignments ;
; blinker            ; Incomplete set of assignments ;
; blinker_2          ; Incomplete set of assignments ;
; blinker_3          ; Incomplete set of assignments ;
; status_led[0]      ; Incomplete set of assignments ;
; status_led[1]      ; Incomplete set of assignments ;
; clk_i_ext          ; Incomplete set of assignments ;
; measure_signal_i   ; Incomplete set of assignments ;
; rst_ext_unbuffered ; Incomplete set of assignments ;
+--------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                           ; Entity Name            ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |top_level                                       ; 3197 (8)    ; 1901 (3)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 8            ; 0       ; 4         ; 19   ; 0            ; 1296 (5)     ; 740 (3)           ; 1161 (11)        ; 0          ; |top_level                                                                                                                                                                                    ; top_level              ; work         ;
;    |control_unit:control_module|                 ; 2790 (426)  ; 1642 (244)                ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 1148 (167)   ; 691 (72)          ; 951 (206)        ; 0          ; |top_level|control_unit:control_module                                                                                                                                                        ; control_unit           ; work         ;
;       |divider_module:divider_module_internal|   ; 2200 (0)    ; 1294 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (0)      ; 606 (0)           ; 691 (0)          ; 0          ; |top_level|control_unit:control_module|divider_module:divider_module_internal                                                                                                                 ; divider_module         ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|       ; 2200 (0)    ; 1294 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (0)      ; 606 (0)           ; 691 (0)          ; 0          ; |top_level|control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component                                                                                 ; lpm_divide             ; work         ;
;             |lpm_divide_85t:auto_generated|      ; 2200 (0)    ; 1294 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (0)      ; 606 (0)           ; 691 (0)          ; 0          ; |top_level|control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated                                                   ; lpm_divide_85t         ; work         ;
;                |sign_div_unsign_aai:divider|     ; 2200 (0)    ; 1294 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (0)      ; 606 (0)           ; 691 (0)          ; 0          ; |top_level|control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider                       ; sign_div_unsign_aai    ; work         ;
;                   |alt_u_div_08f:divider|        ; 2200 (2200) ; 1294 (1294)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (903)    ; 606 (606)         ; 691 (691)        ; 0          ; |top_level|control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider ; alt_u_div_08f          ; work         ;
;       |double_dabble:decimal_converter|          ; 154 (154)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 13 (13)           ; 91 (91)          ; 0          ; |top_level|control_unit:control_module|double_dabble:decimal_converter                                                                                                                        ; double_dabble          ; work         ;
;       |lpm_mult:Mult0|                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|control_unit:control_module|lpm_mult:Mult0                                                                                                                                         ; lpm_mult               ; work         ;
;          |mult_5qs:auto_generated|               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated                                                                                                                 ; mult_5qs               ; work         ;
;       |lpm_mult:Mult1|                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|control_unit:control_module|lpm_mult:Mult1                                                                                                                                         ; lpm_mult               ; work         ;
;          |mult_1qs:auto_generated|               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated                                                                                                                 ; mult_1qs               ; work         ;
;    |frequency_counter:counter_module|            ; 192 (192)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 45 (45)           ; 98 (98)          ; 0          ; |top_level|frequency_counter:counter_module                                                                                                                                                   ; frequency_counter      ; work         ;
;    |pll_interpolate:ref_pll_interpolate|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_interpolate:ref_pll_interpolate                                                                                                                                                ; pll_interpolate        ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_interpolate:ref_pll_interpolate|altpll:altpll_component                                                                                                                        ; altpll                 ; work         ;
;          |pll_interpolate_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated                                                                                  ; pll_interpolate_altpll ; work         ;
;    |pll_module:ref_pll_module|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_module:ref_pll_module                                                                                                                                                          ; pll_module             ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_module:ref_pll_module|altpll:altpll_component                                                                                                                                  ; altpll                 ; work         ;
;          |pll_module_altpll1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated                                                                                                ; pll_module_altpll1     ; work         ;
;    |uart_interface:uart_module|                  ; 207 (105)   ; 113 (74)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (31)      ; 1 (0)             ; 112 (74)         ; 0          ; |top_level|uart_interface:uart_module                                                                                                                                                         ; uart_interface         ; work         ;
;       |uart_tx_module:tx_module|                 ; 102 (102)   ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 38 (38)          ; 0          ; |top_level|uart_interface:uart_module|uart_tx_module:tx_module                                                                                                                                ; uart_tx_module         ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx_ext        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_port[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blinker            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blinker_2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blinker_3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; status_led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; status_led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_i_ext          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; measure_signal_i   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; rst_ext_unbuffered ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; clk_i_ext                                                               ;                   ;         ;
; measure_signal_i                                                        ;                   ;         ;
;      - frequency_counter:counter_module|blinker_3                       ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_began               ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_begin_buffer_2      ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[0]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[1]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[2]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[4]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[10]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[11]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[12]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[13]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[14]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[15]   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[3]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[5]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[6]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[7]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[8]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_state_machine[9]    ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_begin_buffer_1      ; 1                 ; 0       ;
;      - frequency_counter:counter_module|measurement_end                 ; 1                 ; 0       ;
;      - frequency_counter:counter_module|counter_ready                   ; 1                 ; 0       ;
;      - frequency_counter:counter_module|phase_count_intermediate[0]     ; 0                 ; 0       ;
;      - frequency_counter:counter_module|phase_count_intermediate[4]     ; 1                 ; 0       ;
;      - frequency_counter:counter_module|phase_count_intermediate[1]     ; 0                 ; 0       ;
;      - frequency_counter:counter_module|phase_count_intermediate[5]     ; 1                 ; 0       ;
;      - frequency_counter:counter_module|interpolation_in_beginning_done ; 1                 ; 0       ;
;      - frequency_counter:counter_module|interpolation_in_end_done       ; 1                 ; 0       ;
; rst_ext_unbuffered                                                      ;                   ;         ;
;      - rst_ext_buffered[0]                                              ; 0                 ; 6       ;
+-------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk_i_ext                                                                                                                                                                                        ; PIN_P11            ; 1842    ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clk_i_ext                                                                                                                                                                                        ; PIN_P11            ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|addr_o[2]                                                                                                                                                            ; FF_X34_Y21_N9      ; 38      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|addr_o[2]~2                                                                                                                                                          ; LCCOMB_X38_Y28_N12 ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|bcd_conversion_start                                                                                                                                                 ; FF_X40_Y28_N23     ; 53      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|counter_timer_internal[14]~2                                                                                                                                         ; LCCOMB_X40_Y28_N6  ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|counter_timer_internal_2[19]~93                                                                                                                                      ; LCCOMB_X32_Y22_N0  ; 31      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|cu_fsm_internal[3]                                                                                                                                                   ; FF_X39_Y28_N1      ; 90      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|cu_fsm_internal[4]                                                                                                                                                   ; FF_X43_Y28_N29     ; 55      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|dat_o[3]~20                                                                                                                                                          ; LCCOMB_X36_Y23_N28 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|dat_o[3]~23                                                                                                                                                          ; LCCOMB_X36_Y23_N30 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|dat_o[3]~45                                                                                                                                                          ; LCCOMB_X36_Y23_N16 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_24~64      ; LCCOMB_X21_Y22_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_27~66      ; LCCOMB_X15_Y22_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_29~66      ; LCCOMB_X20_Y26_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_31~66      ; LCCOMB_X22_Y29_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_34~66      ; LCCOMB_X25_Y29_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|op_36~66      ; LCCOMB_X30_Y29_N16 ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[1035] ; LCCOMB_X50_Y20_N22 ; 23      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[1125] ; LCCOMB_X45_Y20_N18 ; 25      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[1215] ; LCCOMB_X36_Y24_N30 ; 27      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[1305] ; LCCOMB_X29_Y24_N6  ; 30      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[225]  ; LCCOMB_X41_Y22_N26 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[315]  ; LCCOMB_X42_Y23_N30 ; 6       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[405]  ; LCCOMB_X43_Y25_N24 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[540]  ; LCCOMB_X46_Y25_N20 ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[630]  ; LCCOMB_X49_Y26_N6  ; 14      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[720]  ; LCCOMB_X49_Y25_N24 ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[810]  ; LCCOMB_X58_Y21_N2  ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|selnose[900]  ; LCCOMB_X55_Y20_N16 ; 20      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[31]~1                                                                                                           ; LCCOMB_X37_Y26_N26 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|ones[3]~0                                                                                                                            ; LCCOMB_X37_Y26_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|repetition[4]~19                                                                                                                     ; LCCOMB_X37_Y26_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[0]~10                                                                                                                  ; LCCOMB_X36_Y30_N28 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[12]~28                                                                                                                 ; LCCOMB_X37_Y29_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[16]~34                                                                                                                 ; LCCOMB_X39_Y27_N28 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[20]~40                                                                                                                 ; LCCOMB_X36_Y27_N26 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[27]~46                                                                                                                 ; LCCOMB_X38_Y27_N26 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[28]~52                                                                                                                 ; LCCOMB_X38_Y27_N12 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[4]~16                                                                                                                  ; LCCOMB_X36_Y29_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|double_dabble:decimal_converter|scratch_space[8]~22                                                                                                                  ; LCCOMB_X36_Y29_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|general_purpose_reg_1[31]~1                                                                                                                                          ; LCCOMB_X34_Y23_N24 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|general_purpose_reg_2[31]~71                                                                                                                                         ; LCCOMB_X36_Y26_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|general_purpose_reg_3[31]~1                                                                                                                                          ; LCCOMB_X34_Y21_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|general_purpose_reg_4[31]~3                                                                                                                                          ; LCCOMB_X34_Y23_N22 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|general_purpose_reg_b[31]~32                                                                                                                                         ; LCCOMB_X36_Y26_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|next_fsm_step[0]~2                                                                                                                                                   ; LCCOMB_X39_Y28_N2  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|repetition[2]~12                                                                                                                                                     ; LCCOMB_X36_Y26_N28 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|repetition[2]~13                                                                                                                                                     ; LCCOMB_X39_Y28_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|sel_o[2]                                                                                                                                                             ; FF_X34_Y27_N23     ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_unit:control_module|sel_o[2]~2                                                                                                                                                           ; LCCOMB_X39_Y28_N22 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|Equal2~0                                                                                                                                                        ; LCCOMB_X30_Y17_N2  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|Equal4~4                                                                                                                                                        ; LCCOMB_X31_Y1_N26  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|always1~0                                                                                                                                                       ; LCCOMB_X32_Y13_N10 ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|counter_control_reg[2]~5                                                                                                                                        ; LCCOMB_X32_Y13_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|dat_o[6]~56                                                                                                                                                     ; LCCOMB_X30_Y17_N8  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|dat_o[6]~57                                                                                                                                                     ; LCCOMB_X30_Y17_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|measurement_count_internal[20]~44                                                                                                                               ; LCCOMB_X30_Y9_N12  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|phase_count_intermediate[1]~1                                                                                                                                   ; LCCOMB_X30_Y9_N2   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_counter:counter_module|phase_count_intermediate[4]~3                                                                                                                                   ; LCCOMB_X30_Y9_N18  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; measure_signal_i                                                                                                                                                                                 ; PIN_AB7            ; 28      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0]                                                                               ; PLL_4              ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]                                                                                             ; PLL_1              ; 33      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rst_ext_buffered[2]                                                                                                                                                                              ; FF_X32_Y13_N17     ; 107     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|always0~0                                                                                                                                                             ; LCCOMB_X32_Y19_N26 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|baud_rate_divider_constant[5]~2                                                                                                                                       ; LCCOMB_X34_Y18_N16 ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|dat_o[3]~8                                                                                                                                                            ; LCCOMB_X31_Y17_N4  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_buffer_rx[5]~1                                                                                                                                                   ; LCCOMB_X32_Y17_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_buffer_tx[0]~11                                                                                                                                                  ; LCCOMB_X34_Y19_N22 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_buffer_tx[4]~7                                                                                                                                                   ; LCCOMB_X34_Y17_N20 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_rx_ctrl_reg[0]~1                                                                                                                                                 ; LCCOMB_X32_Y17_N14 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_status_reg[6]~1                                                                                                                                                  ; LCCOMB_X34_Y19_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_tx_ctrl_reg[3]~2                                                                                                                                                 ; LCCOMB_X34_Y17_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_module|uart_tx_module:tx_module|Add0~126                                                                                                                                     ; LCCOMB_X34_Y15_N8  ; 5       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_i_ext                                                                                                          ; PIN_P11  ; 1842    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]               ; PLL_1    ; 33      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y20_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|w187w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    control_unit:control_module|lpm_mult:Mult0|mult_5qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y21_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y22_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|w175w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    control_unit:control_module|lpm_mult:Mult1|mult_1qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y23_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 4,667 / 148,641 ( 3 % )   ;
; C16 interconnects     ; 57 / 5,382 ( 1 % )        ;
; C4 interconnects      ; 2,273 / 106,704 ( 2 % )   ;
; Direct links          ; 1,057 / 148,641 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )           ;
; Local interconnects   ; 1,405 / 49,760 ( 3 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 78 / 5,406 ( 1 % )        ;
; R4 interconnects      ; 3,573 / 147,764 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.18) ; Number of LABs  (Total = 286) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 37                            ;
; 2                                           ; 14                            ;
; 3                                           ; 4                             ;
; 4                                           ; 13                            ;
; 5                                           ; 7                             ;
; 6                                           ; 4                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 9                             ;
; 10                                          ; 4                             ;
; 11                                          ; 9                             ;
; 12                                          ; 10                            ;
; 13                                          ; 7                             ;
; 14                                          ; 13                            ;
; 15                                          ; 15                            ;
; 16                                          ; 132                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 286) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 259                           ;
; 1 Clock enable                     ; 51                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 62                            ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.03) ; Number of LABs  (Total = 286) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 29                            ;
; 3                                            ; 7                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 16                            ;
; 17                                           ; 14                            ;
; 18                                           ; 11                            ;
; 19                                           ; 12                            ;
; 20                                           ; 12                            ;
; 21                                           ; 10                            ;
; 22                                           ; 18                            ;
; 23                                           ; 8                             ;
; 24                                           ; 5                             ;
; 25                                           ; 13                            ;
; 26                                           ; 5                             ;
; 27                                           ; 9                             ;
; 28                                           ; 6                             ;
; 29                                           ; 12                            ;
; 30                                           ; 13                            ;
; 31                                           ; 9                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.06) ; Number of LABs  (Total = 286) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 49                            ;
; 2                                                ; 19                            ;
; 3                                                ; 8                             ;
; 4                                                ; 17                            ;
; 5                                                ; 10                            ;
; 6                                                ; 5                             ;
; 7                                                ; 9                             ;
; 8                                                ; 18                            ;
; 9                                                ; 15                            ;
; 10                                               ; 8                             ;
; 11                                               ; 7                             ;
; 12                                               ; 13                            ;
; 13                                               ; 4                             ;
; 14                                               ; 7                             ;
; 15                                               ; 13                            ;
; 16                                               ; 30                            ;
; 17                                               ; 6                             ;
; 18                                               ; 4                             ;
; 19                                               ; 7                             ;
; 20                                               ; 4                             ;
; 21                                               ; 4                             ;
; 22                                               ; 10                            ;
; 23                                               ; 2                             ;
; 24                                               ; 1                             ;
; 25                                               ; 4                             ;
; 26                                               ; 2                             ;
; 27                                               ; 5                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
; 30                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.22) ; Number of LABs  (Total = 286) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 33                            ;
; 3                                            ; 22                            ;
; 4                                            ; 10                            ;
; 5                                            ; 12                            ;
; 6                                            ; 9                             ;
; 7                                            ; 7                             ;
; 8                                            ; 9                             ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 7                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 3                             ;
; 17                                           ; 14                            ;
; 18                                           ; 7                             ;
; 19                                           ; 11                            ;
; 20                                           ; 11                            ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 6                             ;
; 26                                           ; 5                             ;
; 27                                           ; 8                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
; 33                                           ; 8                             ;
; 34                                           ; 11                            ;
; 35                                           ; 5                             ;
; 36                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 19        ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 3            ; 16           ; 0            ; 3            ; 0            ; 0            ; 16           ; 0            ; 19        ; 19        ; 19        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 19           ; 0         ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 3            ; 19           ; 19           ; 19           ; 16           ; 3            ; 19           ; 16           ; 19           ; 19           ; 3            ; 19           ; 0         ; 0         ; 0         ; 19           ; 19           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; uart_tx_ext        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[2]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[3]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[4]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[5]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[6]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[7]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[8]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led_port[9]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blinker            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blinker_2          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blinker_3          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; status_led[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; status_led[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk_i_ext          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; measure_signal_i   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst_ext_unbuffered ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                                                                                                     ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]                                ; clk_i                ; 199.9             ;
; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0],measure_signal_i ; measure_signal_i     ; 7.6               ;
; pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0]                  ; measure_signal_i     ; 7.6               ;
; measure_signal_i                                                                                                                    ; clk_i                ; 6.2               ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                           ; Destination Register                                                                                                                                                                           ; Delay Added in ns ;
+---------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; frequency_counter:counter_module|measurement_count_internal[16]           ; frequency_counter:counter_module|measurement_count_reg[16]                                                                                                                                     ; 6.394             ;
; frequency_counter:counter_module|measurement_count_internal[4]            ; frequency_counter:counter_module|measurement_count_reg[4]                                                                                                                                      ; 6.352             ;
; frequency_counter:counter_module|measurement_count_internal[9]            ; frequency_counter:counter_module|measurement_count_reg[9]                                                                                                                                      ; 6.319             ;
; frequency_counter:counter_module|measurement_count_internal[10]           ; frequency_counter:counter_module|measurement_count_reg[10]                                                                                                                                     ; 6.302             ;
; frequency_counter:counter_module|measurement_count_internal[27]           ; frequency_counter:counter_module|measurement_count_reg[27]                                                                                                                                     ; 6.300             ;
; frequency_counter:counter_module|measurement_count_internal[13]           ; frequency_counter:counter_module|measurement_count_reg[13]                                                                                                                                     ; 6.300             ;
; frequency_counter:counter_module|measurement_count_internal[26]           ; frequency_counter:counter_module|measurement_count_reg[26]                                                                                                                                     ; 6.296             ;
; frequency_counter:counter_module|measurement_count_internal[25]           ; frequency_counter:counter_module|measurement_count_reg[25]                                                                                                                                     ; 6.296             ;
; frequency_counter:counter_module|measurement_count_internal[29]           ; frequency_counter:counter_module|measurement_count_reg[29]                                                                                                                                     ; 6.289             ;
; frequency_counter:counter_module|measurement_count_internal[28]           ; frequency_counter:counter_module|measurement_count_reg[28]                                                                                                                                     ; 6.289             ;
; frequency_counter:counter_module|measurement_count_internal[17]           ; frequency_counter:counter_module|measurement_count_reg[17]                                                                                                                                     ; 6.266             ;
; frequency_counter:counter_module|measurement_count_internal[12]           ; frequency_counter:counter_module|measurement_count_reg[12]                                                                                                                                     ; 6.264             ;
; frequency_counter:counter_module|measurement_count_internal[18]           ; frequency_counter:counter_module|measurement_count_reg[18]                                                                                                                                     ; 6.262             ;
; frequency_counter:counter_module|measurement_count_internal[8]            ; frequency_counter:counter_module|measurement_count_reg[8]                                                                                                                                      ; 6.248             ;
; frequency_counter:counter_module|measurement_count_internal[24]           ; frequency_counter:counter_module|measurement_count_reg[24]                                                                                                                                     ; 6.241             ;
; frequency_counter:counter_module|measurement_count_internal[7]            ; frequency_counter:counter_module|measurement_count_reg[7]                                                                                                                                      ; 6.237             ;
; frequency_counter:counter_module|measurement_count_internal[6]            ; frequency_counter:counter_module|measurement_count_reg[6]                                                                                                                                      ; 6.223             ;
; frequency_counter:counter_module|measurement_count_internal[2]            ; frequency_counter:counter_module|measurement_count_reg[2]                                                                                                                                      ; 6.222             ;
; frequency_counter:counter_module|measurement_count_internal[0]            ; frequency_counter:counter_module|measurement_count_reg[0]                                                                                                                                      ; 6.218             ;
; frequency_counter:counter_module|measurement_count_internal[1]            ; frequency_counter:counter_module|measurement_count_reg[1]                                                                                                                                      ; 6.216             ;
; frequency_counter:counter_module|measurement_count_internal[3]            ; frequency_counter:counter_module|measurement_count_reg[3]                                                                                                                                      ; 6.214             ;
; frequency_counter:counter_module|measurement_count_internal[22]           ; frequency_counter:counter_module|measurement_count_reg[22]                                                                                                                                     ; 6.213             ;
; frequency_counter:counter_module|measurement_count_internal[31]           ; frequency_counter:counter_module|measurement_count_reg[31]                                                                                                                                     ; 6.211             ;
; frequency_counter:counter_module|measurement_count_internal[20]           ; frequency_counter:counter_module|measurement_count_reg[20]                                                                                                                                     ; 6.210             ;
; frequency_counter:counter_module|measurement_count_internal[15]           ; frequency_counter:counter_module|measurement_count_reg[15]                                                                                                                                     ; 6.206             ;
; frequency_counter:counter_module|measurement_count_internal[23]           ; frequency_counter:counter_module|measurement_count_reg[23]                                                                                                                                     ; 6.205             ;
; frequency_counter:counter_module|measurement_count_internal[21]           ; frequency_counter:counter_module|measurement_count_reg[21]                                                                                                                                     ; 6.205             ;
; frequency_counter:counter_module|measurement_count_internal[19]           ; frequency_counter:counter_module|measurement_count_reg[19]                                                                                                                                     ; 6.205             ;
; frequency_counter:counter_module|measurement_count_internal[14]           ; frequency_counter:counter_module|measurement_count_reg[14]                                                                                                                                     ; 6.191             ;
; frequency_counter:counter_module|measurement_count_internal[5]            ; frequency_counter:counter_module|measurement_count_reg[5]                                                                                                                                      ; 6.188             ;
; frequency_counter:counter_module|measurement_count_internal[11]           ; frequency_counter:counter_module|measurement_count_reg[11]                                                                                                                                     ; 6.146             ;
; frequency_counter:counter_module|measurement_count_internal[30]           ; frequency_counter:counter_module|measurement_count_reg[30]                                                                                                                                     ; 6.119             ;
; frequency_counter:counter_module|phase_count_internal[1]                  ; frequency_counter:counter_module|phase_count_intermediate[1]                                                                                                                                   ; 4.085             ;
; frequency_counter:counter_module|phase_count_internal[0]                  ; frequency_counter:counter_module|phase_count_intermediate[0]                                                                                                                                   ; 4.085             ;
; frequency_counter:counter_module|interpolation_in_beginning_done          ; frequency_counter:counter_module|phase_count_intermediate[1]                                                                                                                                   ; 2.043             ;
; frequency_counter:counter_module|measurement_begin_buffer_2               ; frequency_counter:counter_module|phase_count_intermediate[1]                                                                                                                                   ; 2.043             ;
; frequency_counter:counter_module|interpolation_in_end_done                ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[8]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[1]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[2]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[4]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[14]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[13]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[12]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[11]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[10]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[15]            ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[3]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[5]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[6]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[7]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[0]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|measurement_state_machine[9]             ; frequency_counter:counter_module|phase_count_intermediate[5]                                                                                                                                   ; 1.746             ;
; frequency_counter:counter_module|phase_count_intermediate[0]              ; frequency_counter:counter_module|phase_count_reg[2]                                                                                                                                            ; 1.394             ;
; frequency_counter:counter_module|phase_count_intermediate[1]              ; frequency_counter:counter_module|phase_count_reg[1]                                                                                                                                            ; 1.330             ;
; frequency_counter:counter_module|phase_count_intermediate[5]              ; frequency_counter:counter_module|phase_count_reg[1]                                                                                                                                            ; 1.330             ;
; frequency_counter:counter_module|phase_count_intermediate[4]              ; frequency_counter:counter_module|phase_count_reg[1]                                                                                                                                            ; 1.330             ;
; frequency_counter:counter_module|measurement_end                          ; frequency_counter:counter_module|measurement_end_buffer_1                                                                                                                                      ; 0.759             ;
; frequency_counter:counter_module|counter_ready                            ; frequency_counter:counter_module|counter_ready_buffer_1                                                                                                                                        ; 0.351             ;
; measure_signal_i                                                          ; frequency_counter:counter_module|counter_ready                                                                                                                                                 ; 0.319             ;
; control_unit:control_module|general_purpose_reg_b[1]                      ; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|DFFStage[1] ; 0.079             ;
; control_unit:control_module|general_purpose_reg_3[31]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[31]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[30]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[30]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[29]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[29]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[28]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[28]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[27]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[27]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[26]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[26]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[25]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[25]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[24]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[24]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[23]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[23]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[22]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[22]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[20]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[20]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[19]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[19]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[18]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[18]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[17]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[17]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[16]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[16]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[15]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[15]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[14]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[14]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[13]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[13]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[12]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[12]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[11]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[11]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[10]                     ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[10]                                                                                                           ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[9]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[9]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[8]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[8]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[6]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[6]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[5]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[5]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[4]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[4]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[3]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[3]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[2]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[2]                                                                                                            ; 0.070             ;
; control_unit:control_module|general_purpose_reg_b[0]                      ; control_unit:control_module|divider_module:divider_module_internal|lpm_divide:LPM_DIVIDE_component|lpm_divide_85t:auto_generated|sign_div_unsign_aai:divider|alt_u_div_08f:divider|DFFStage[1] ; 0.070             ;
; control_unit:control_module|general_purpose_reg_3[0]                      ; control_unit:control_module|double_dabble:decimal_converter|input_space_internal[0]                                                                                                            ; 0.070             ;
; control_unit:control_module|double_dabble:decimal_converter|repetition[5] ; control_unit:control_module|double_dabble:decimal_converter|conversion_complete                                                                                                                ; 0.063             ;
+---------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 92 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "frequency_counter_assembly"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1" as MAX 10 PLL type File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_module_altpll1.v Line: 46
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] port File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_module_altpll1.v Line: 46
Info (15535): Implemented PLL "pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_interpolate_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0] port File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_interpolate_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {ref_pll_interpolate|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 8 -duty_cycle 50.00 -name {pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0]} {ref_pll_interpolate|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {ref_pll_module|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]} {ref_pll_module|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk_i
    Info (332111):  100.000 measure_signal_i
    Info (332111):    2.500 pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0]
    Info (332111):   10.000 pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]
Info (176353): Automatically promoted node clk_i_ext~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/top_level.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_interpolate:ref_pll_interpolate|altpll:altpll_component|pll_interpolate_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_interpolate_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll_module:ref_pll_module|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/db/pll_module_altpll1.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 35 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "measure_signal_debug" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart_rx_ext" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/output_files/frequency_counter_assembly.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1927 megabytes
    Info: Processing ended: Sun Jun 15 15:55:47 2025
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/raditya/Documents/mySpace/Projects/Tugas Akhir/frequency-counter-TA/Verilog/output_files/frequency_counter_assembly.fit.smsg.


