TimeQuest Timing Analyzer report for MEDIAN
Mon Dec  9 12:23:16 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'CLK'
 25. Fast Model Hold: 'CLK'
 26. Fast Model Minimum Pulse Width: 'CLK'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; MEDIAN                                                             ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; SDC File List                                                  ;
+----------------------------+--------+--------------------------+
; SDC File Path              ; Status ; Read at                  ;
+----------------------------+--------+--------------------------+
; MEDIAN_pnr_constraints.sdc ; OK     ; Mon Dec  9 12:23:16 2019 ;
+----------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 139.06 MHz ; 139.06 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 12.809 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                  ;
+--------+-------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.809 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 7.158      ;
; 13.010 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.957      ;
; 13.040 ; med0_reg_R_8__1_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 7.009      ;
; 13.048 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.919      ;
; 13.068 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.899      ;
; 13.113 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.854      ;
; 13.226 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.741      ;
; 13.241 ; med0_reg_R_8__1_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.808      ;
; 13.279 ; med0_reg_R_8__1_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.770      ;
; 13.299 ; med0_reg_R_8__1_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.750      ;
; 13.344 ; med0_reg_R_8__1_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.705      ;
; 13.350 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.617      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.377 ; cpt[0]                                          ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.676      ;
; 13.427 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.540      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.437 ; cpt[1]                                          ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.616      ;
; 13.439 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.528      ;
; 13.465 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.502      ;
; 13.478 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.571      ;
; 13.485 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.482      ;
; 13.507 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.542      ;
; 13.530 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.437      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.532 ; cpt[4]                                          ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.521      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.544 ; cpt[2]                                          ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.509      ;
; 13.551 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.416      ;
; 13.589 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.378      ;
; 13.609 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.358      ;
; 13.640 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.327      ;
; 13.653 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.314      ;
; 13.654 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.313      ;
; 13.660 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.389      ;
; 13.678 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.289      ;
; 13.679 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.370      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.679 ; cpt[3]                                          ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.374      ;
; 13.694 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.273      ;
; 13.698 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.269      ;
; 13.708 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.341      ;
; 13.717 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.332      ;
; 13.737 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.312      ;
; 13.739 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.228      ;
; 13.743 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.224      ;
; 13.746 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.303      ;
; 13.766 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.283      ;
; 13.782 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.267      ;
; 13.811 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.238      ;
; 13.854 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.113      ;
; 13.860 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.107      ;
; 13.861 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.188      ;
; 13.867 ; med0_reg_R_8__3_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.182      ;
; 13.870 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.097      ;
; 13.892 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.075      ;
; 13.895 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.072      ;
; 13.899 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.150      ;
; 13.912 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.055      ;
; 13.919 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.130      ;
; 13.933 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.034      ;
; 13.940 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.027      ;
; 13.953 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.014      ;
; 13.957 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 6.010      ;
; 13.964 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.085      ;
; 13.978 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 5.989      ;
; 13.989 ; med0_reg_R_8__4_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.060      ;
; 13.998 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 5.969      ;
; 13.998 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 5.969      ;
; 14.035 ; med0_reg_R_8__5_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.095      ; 6.014      ;
; 14.043 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.013      ; 5.924      ;
+--------+-------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                   ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; cpt[0]                                          ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.751 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.057      ;
; 0.768 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[1]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.769 ; nx28524z1                                       ; state[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.771 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[0]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.077      ;
; 0.772 ; state[6]                                        ; nx28524z1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.078      ;
; 0.774 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.893 ; state[3]                                        ; state[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.199      ;
; 0.925 ; state[2]                                        ; state[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.231      ;
; 0.925 ; state[4]                                        ; state[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.231      ;
; 0.935 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|dffe3a[1]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.241      ;
; 0.937 ; state[1]                                        ; state[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.243      ;
; 0.938 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.244      ;
; 0.971 ; ix60131z49990|auto_generated|dffe3a[2]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.136      ; 1.374      ;
; 0.971 ; ix60131z49990|auto_generated|dffe3a[0]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.136      ; 1.374      ;
; 1.012 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.372      ;
; 1.012 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.372      ;
; 1.023 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.383      ;
; 1.172 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; med0_reg_R_8__3_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.396      ;
; 1.183 ; cpt[3]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.194 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.500      ;
; 1.206 ; cpt[1]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.512      ;
; 1.228 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.258 ; cpt[4]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.564      ;
; 1.280 ; DI_S[7]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.642      ;
; 1.280 ; DI_S[0]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.642      ;
; 1.292 ; DI_S[2]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.654      ;
; 1.295 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; med0_reg_R_8__6_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.519      ;
; 1.297 ; ix60131z49990|auto_generated|altsyncram4|q_b[7] ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.521      ;
; 1.300 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.524      ;
; 1.301 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; med0_reg_R_8__5_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.525      ;
; 1.303 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.527      ;
; 1.521 ; cpt[2]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.827      ;
; 1.532 ; ix60131z49990|auto_generated|dffe3a[1]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.136      ; 1.935      ;
; 1.554 ; state[5]                                        ; state[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.860      ;
; 1.635 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; med0_reg_R_8__4_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.859      ;
; 1.661 ; DI_S[6]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.024      ;
; 1.662 ; DI_S[4]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.025      ;
; 1.662 ; cpt[3]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.968      ;
; 1.663 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.969      ;
; 1.664 ; DI_S[3]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.027      ;
; 1.665 ; DI_S[5]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.028      ;
; 1.672 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.978      ;
; 1.676 ; DI_S[1]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.039      ;
; 1.708 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; med0_reg_R_8__0_                                                         ; CLK          ; CLK         ; 0.000        ; -0.082     ; 1.932      ;
; 1.747 ; cpt[0]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.053      ;
; 1.758 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.064      ;
; 1.795 ; cpt[1]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.101      ;
; 1.881 ; cpt[1]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.187      ;
; 1.894 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.256      ;
; 1.894 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.256      ;
; 1.909 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.271      ;
; 1.937 ; cpt[0]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.243      ;
; 1.949 ; state[6]                                        ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.949 ; state[6]                                        ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.949 ; state[6]                                        ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.949 ; state[6]                                        ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.949 ; state[6]                                        ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.967 ; cpt[1]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.273      ;
; 2.000 ; cpt[2]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.306      ;
; 2.023 ; cpt[0]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.329      ;
; 2.086 ; cpt[2]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.392      ;
; 2.109 ; cpt[0]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.415      ;
; 2.130 ; state[1]                                        ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.435      ;
; 2.130 ; state[1]                                        ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.435      ;
; 2.130 ; state[1]                                        ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.435      ;
; 2.130 ; state[1]                                        ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.435      ;
; 2.130 ; state[1]                                        ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.435      ;
; 2.214 ; state[6]                                        ; state[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.214 ; state[6]                                        ; state[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.214 ; state[6]                                        ; state[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.214 ; state[6]                                        ; state[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.214 ; state[6]                                        ; state[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.214 ; state[6]                                        ; state[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.302 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.664      ;
; 2.309 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.671      ;
; 2.312 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.674      ;
; 2.315 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.677      ;
; 2.315 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.677      ;
; 2.517 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 2.879      ;
; 2.687 ; cpt[3]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.993      ;
; 2.687 ; cpt[3]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.993      ;
; 2.687 ; cpt[3]                                          ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.993      ;
; 2.802 ; med0_reg_R_8__7_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.095      ; 3.164      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__3_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__4_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__5_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__6_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.830 ; med0_reg_R_8__7_                                ; med0_reg_R_8__0_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.136      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__3_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__4_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__5_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
; 2.875 ; state[3]                                        ; med0_reg_R_8__6_                                                         ; CLK          ; CLK         ; 0.000        ; 0.012      ; 3.193      ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a7~porta_memory_reg0  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[0]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[0]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[1]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[1]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[2]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[2]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[3]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[3]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[4]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[4]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[5]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[5]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[6]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[6]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DI_S[7]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[7]                                                                  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; DSI_S                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; DSI_S                                                                    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; cpt[0]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[0]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; cpt[1]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[1]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; cpt[2]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[2]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; cpt[3]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[3]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; cpt[4]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[4]                                                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[0]                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[0]                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[1]                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[1]                                   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[2]                                   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[2]                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DI[*]     ; CLK        ; 4.785 ; 4.785 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; 1.980 ; 1.980 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; 4.742 ; 4.742 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; 4.307 ; 4.307 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; 4.641 ; 4.641 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; 4.529 ; 4.529 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; 4.671 ; 4.671 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; 4.785 ; 4.785 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; 4.659 ; 4.659 ; Rise       ; CLK             ;
; DSI       ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DI[*]     ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; -4.476 ; -4.476 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; -4.041 ; -4.041 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; -4.375 ; -4.375 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; -4.263 ; -4.263 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; -4.405 ; -4.405 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; -4.519 ; -4.519 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; -4.393 ; -4.393 ; Rise       ; CLK             ;
; DSI       ; CLK        ; -1.241 ; -1.241 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DO[*]     ; CLK        ; 8.544  ; 8.544  ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 8.118  ; 8.118  ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 8.427  ; 8.427  ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 8.529  ; 8.529  ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 8.148  ; 8.148  ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 8.358  ; 8.358  ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 8.120  ; 8.120  ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 8.471  ; 8.471  ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 8.544  ; 8.544  ; Rise       ; CLK             ;
; DSO       ; CLK        ; 10.028 ; 10.028 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DO[*]     ; CLK        ; 8.118 ; 8.118 ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 8.118 ; 8.118 ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 8.427 ; 8.427 ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 8.529 ; 8.529 ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 8.148 ; 8.148 ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 8.358 ; 8.358 ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 8.120 ; 8.120 ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 8.471 ; 8.471 ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 8.544 ; 8.544 ; Rise       ; CLK             ;
; DSO       ; CLK        ; 8.934 ; 8.934 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 17.540 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a1~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a2~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a3~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a4~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a5~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a6~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.540 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; ix60131z49990|auto_generated|altsyncram4|ram_block5a7~porta_memory_reg0 ; CLK          ; CLK         ; 20.000       ; -0.017     ; 2.442      ;
; 17.787 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.227      ;
; 17.840 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.174      ;
; 17.848 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.166      ;
; 17.854 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.160      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.876 ; cpt[0]                                                                   ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.167      ;
; 17.877 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.137      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.893 ; cpt[1]                                                                   ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.150      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.899 ; cpt[2]                                                                   ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.144      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.902 ; cpt[4]                                                                   ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.141      ;
; 17.916 ; med0_reg_R_8__1_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.146      ;
; 17.964 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.050      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__7_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__1_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__2_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__3_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__4_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__5_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__6_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.964 ; cpt[3]                                                                   ; med0_reg_R_8__0_                                                        ; CLK          ; CLK         ; 20.000       ; 0.011      ; 2.079      ;
; 17.965 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.049      ;
; 17.969 ; med0_reg_R_8__1_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.093      ;
; 17.977 ; med0_reg_R_8__1_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.085      ;
; 17.983 ; med0_reg_R_8__1_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.079      ;
; 17.999 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 2.015      ;
; 18.006 ; med0_reg_R_8__1_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.056      ;
; 18.017 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.997      ;
; 18.018 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.996      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.019 ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                         ; CLK          ; CLK         ; 20.000       ; -0.020     ; 1.960      ;
; 18.025 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.989      ;
; 18.026 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.988      ;
; 18.031 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.983      ;
; 18.032 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.982      ;
; 18.052 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.962      ;
; 18.053 ; med0_reg_R_8__2_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 2.009      ;
; 18.054 ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.960      ;
; 18.055 ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.959      ;
; 18.060 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.954      ;
; 18.066 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.948      ;
; 18.068 ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.946      ;
; 18.080 ; med0_reg_R_8__0_                                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2 ; CLK          ; CLK         ; 20.000       ; 0.063      ; 1.982      ;
; 18.089 ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1 ; CLK          ; CLK         ; 20.000       ; 0.015      ; 1.925      ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                   ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cpt[0]                                          ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.249 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[1]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.255 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.407      ;
; 0.274 ; state[6]                                        ; nx28524z1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.426      ;
; 0.276 ; nx28524z1                                       ; state[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.428      ;
; 0.276 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|dffe3a[0]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.428      ;
; 0.281 ; ix60131z49990|auto_generated|dffe3a[2]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.484      ;
; 0.281 ; ix60131z49990|auto_generated|dffe3a[0]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.484      ;
; 0.283 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.482      ;
; 0.283 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.482      ;
; 0.288 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.487      ;
; 0.297 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|dffe3a[1]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.449      ;
; 0.300 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.324 ; state[3]                                        ; state[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.341 ; state[2]                                        ; state[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; state[4]                                        ; state[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.493      ;
; 0.346 ; state[1]                                        ; state[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.498      ;
; 0.363 ; cpt[3]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.374 ; ix60131z49990|auto_generated|cntr1|safe_q[2]    ; ix60131z49990|auto_generated|dffe3a[2]                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; cpt[1]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.386 ; cpt[4]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.391 ; DI_S[7]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.592      ;
; 0.391 ; DI_S[0]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.592      ;
; 0.396 ; DI_S[2]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.443 ; ix60131z49990|auto_generated|altsyncram4|q_b[3] ; med0_reg_R_8__3_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.547      ;
; 0.463 ; cpt[2]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; ix60131z49990|auto_generated|dffe3a[1]          ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.667      ;
; 0.476 ; ix60131z49990|auto_generated|altsyncram4|q_b[5] ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.580      ;
; 0.476 ; ix60131z49990|auto_generated|altsyncram4|q_b[0] ; med0_reg_R_8__6_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.580      ;
; 0.477 ; ix60131z49990|auto_generated|altsyncram4|q_b[7] ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.581      ;
; 0.477 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.581      ;
; 0.479 ; ix60131z49990|auto_generated|altsyncram4|q_b[1] ; med0_reg_R_8__5_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.583      ;
; 0.501 ; cpt[3]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; ix60131z49990|auto_generated|cntr1|safe_q[1]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; DI_S[6]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.710      ;
; 0.509 ; state[5]                                        ; state[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; DI_S[4]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.711      ;
; 0.510 ; DI_S[3]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.712      ;
; 0.510 ; DI_S[5]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.712      ;
; 0.515 ; DI_S[1]                                         ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.717      ;
; 0.530 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.731      ;
; 0.531 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.732      ;
; 0.536 ; cpt[0]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.740      ;
; 0.540 ; ix60131z49990|auto_generated|cntr1|safe_q[0]    ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.569 ; cpt[1]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; ix60131z49990|auto_generated|altsyncram4|q_b[2] ; med0_reg_R_8__4_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.674      ;
; 0.601 ; cpt[2]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; cpt[1]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; ix60131z49990|auto_generated|altsyncram4|q_b[6] ; med0_reg_R_8__0_                                                         ; CLK          ; CLK         ; 0.000        ; -0.048     ; 0.710      ;
; 0.630 ; cpt[0]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.782      ;
; 0.636 ; cpt[2]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; cpt[1]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.791      ;
; 0.663 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.864      ;
; 0.665 ; cpt[0]                                          ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.868      ;
; 0.669 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.870      ;
; 0.671 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.872      ;
; 0.673 ; DSI_S                                           ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.874      ;
; 0.685 ; state[6]                                        ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; state[6]                                        ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; state[6]                                        ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; state[6]                                        ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; state[6]                                        ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.700 ; cpt[0]                                          ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.852      ;
; 0.705 ; med0_reg_R_8__0_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.906      ;
; 0.742 ; state[1]                                        ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.742 ; state[1]                                        ; cpt[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.742 ; state[1]                                        ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.742 ; state[1]                                        ; cpt[4]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.742 ; state[1]                                        ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.795 ; med0_reg_R_8__7_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.996      ;
; 0.828 ; state[6]                                        ; state[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; state[6]                                        ; state[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; state[6]                                        ; state[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; state[6]                                        ; state[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; state[6]                                        ; state[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; state[6]                                        ; state[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.980      ;
; 0.893 ; cpt[3]                                          ; cpt[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; cpt[3]                                          ; cpt[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; cpt[3]                                          ; cpt[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.907 ; ix60131z49990|auto_generated|altsyncram4|q_b[4] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 1.060      ;
; 0.920 ; med0_reg_R_8__2_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.121      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__3_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__4_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__5_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__6_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; med0_reg_R_8__7_                                ; med0_reg_R_8__0_                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.990 ; ix60131z49990|auto_generated|altsyncram4|q_b[7] ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 1.143      ;
; 1.020 ; med0_reg_R_8__6_                                ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.221      ;
; 1.039 ; state[3]                                        ; med0_reg_R_8__7_                                                         ; CLK          ; CLK         ; 0.000        ; 0.011      ; 1.202      ;
; 1.039 ; state[3]                                        ; med0_reg_R_8__1_                                                         ; CLK          ; CLK         ; 0.000        ; 0.011      ; 1.202      ;
; 1.039 ; state[3]                                        ; med0_reg_R_8__2_                                                         ; CLK          ; CLK         ; 0.000        ; 0.011      ; 1.202      ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[0]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[1]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[2]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[3]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[4]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[5]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[6]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|q_b[7]                          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|altsyncram4|ram_block5a7~porta_memory_reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[0]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[0]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[1]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[1]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[2]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[2]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[3]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[3]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[4]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[4]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[5]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[5]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[6]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[6]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DI_S[7]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DI_S[7]                                                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; DSI_S                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; DSI_S                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; cpt[0]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[0]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; cpt[1]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[1]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; cpt[2]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[2]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; cpt[3]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[3]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; cpt[4]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; cpt[4]                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[0]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[1]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|cntr1|safe_q[2]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[0]                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[0]                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[1]                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[1]                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[2]                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ix60131z49990|auto_generated|dffe3a[2]                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DI[*]     ; CLK        ; 2.118 ; 2.118 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; 0.487 ; 0.487 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; 2.093 ; 2.093 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; 1.971 ; 1.971 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; 2.030 ; 2.030 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; 2.002 ; 2.002 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; 2.077 ; 2.077 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; 2.118 ; 2.118 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; 2.046 ; 2.046 ; Rise       ; CLK             ;
; DSI       ; CLK        ; 1.323 ; 1.323 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DI[*]     ; CLK        ; -0.367 ; -0.367 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; -0.367 ; -0.367 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; -1.973 ; -1.973 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; -1.910 ; -1.910 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; -1.957 ; -1.957 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; -1.998 ; -1.998 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
; DSI       ; CLK        ; -0.240 ; -0.240 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DO[*]     ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 3.877 ; 3.877 ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 3.925 ; 3.925 ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 3.828 ; 3.828 ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 3.804 ; 3.804 ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
; DSO       ; CLK        ; 4.416 ; 4.416 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DO[*]     ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 3.877 ; 3.877 ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 3.925 ; 3.925 ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 3.828 ; 3.828 ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 3.804 ; 3.804 ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
; DSO       ; CLK        ; 4.051 ; 4.051 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.809 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  CLK             ; 12.809 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DI[*]     ; CLK        ; 4.785 ; 4.785 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; 1.980 ; 1.980 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; 4.742 ; 4.742 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; 4.307 ; 4.307 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; 4.641 ; 4.641 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; 4.529 ; 4.529 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; 4.671 ; 4.671 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; 4.785 ; 4.785 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; 4.659 ; 4.659 ; Rise       ; CLK             ;
; DSI       ; CLK        ; 4.623 ; 4.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DI[*]     ; CLK        ; -0.367 ; -0.367 ; Rise       ; CLK             ;
;  DI[0]    ; CLK        ; -0.367 ; -0.367 ; Rise       ; CLK             ;
;  DI[1]    ; CLK        ; -1.973 ; -1.973 ; Rise       ; CLK             ;
;  DI[2]    ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  DI[3]    ; CLK        ; -1.910 ; -1.910 ; Rise       ; CLK             ;
;  DI[4]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  DI[5]    ; CLK        ; -1.957 ; -1.957 ; Rise       ; CLK             ;
;  DI[6]    ; CLK        ; -1.998 ; -1.998 ; Rise       ; CLK             ;
;  DI[7]    ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
; DSI       ; CLK        ; -0.240 ; -0.240 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DO[*]     ; CLK        ; 8.544  ; 8.544  ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 8.118  ; 8.118  ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 8.427  ; 8.427  ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 8.529  ; 8.529  ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 8.148  ; 8.148  ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 8.358  ; 8.358  ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 8.120  ; 8.120  ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 8.471  ; 8.471  ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 8.544  ; 8.544  ; Rise       ; CLK             ;
; DSO       ; CLK        ; 10.028 ; 10.028 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DO[*]     ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  DO[0]    ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  DO[1]    ; CLK        ; 3.877 ; 3.877 ; Rise       ; CLK             ;
;  DO[2]    ; CLK        ; 3.925 ; 3.925 ; Rise       ; CLK             ;
;  DO[3]    ; CLK        ; 3.828 ; 3.828 ; Rise       ; CLK             ;
;  DO[4]    ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  DO[5]    ; CLK        ; 3.804 ; 3.804 ; Rise       ; CLK             ;
;  DO[6]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  DO[7]    ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
; DSO       ; CLK        ; 4.051 ; 4.051 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 793      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 793      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Dec  9 12:23:15 2019
Info: Command: quartus_sta MEDIAN -c MEDIAN --do_report_timing
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (332104): Reading SDC File: 'MEDIAN_pnr_constraints.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 12.809
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.809         0.000 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 12.809
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 12.809 
    Info (332115): ===================================================================
    Info (332115): From Node    : ix60131z49990|auto_generated|altsyncram4|q_b[6]
    Info (332115): To Node      : ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.304      3.304  R        clock network delay
    Info (332115):      3.564      0.260     uTco  ix60131z49990|auto_generated|altsyncram4|q_b[6]
    Info (332115):      3.673      0.109 FF  CELL  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|portbdataout[6]
    Info (332115):      4.798      1.125 FF    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52934|dataa
    Info (332115):      5.419      0.621 FR  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52934|cout
    Info (332115):      5.419      0.000 RR    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52933|cin
    Info (332115):      5.505      0.086 RF  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52933|cout
    Info (332115):      5.505      0.000 FF    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52932|cin
    Info (332115):      5.591      0.086 FR  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52932|cout
    Info (332115):      5.591      0.000 RR    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52931|cin
    Info (332115):      5.677      0.086 RF  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52931|cout
    Info (332115):      5.677      0.000 FF    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52930|cin
    Info (332115):      5.763      0.086 FR  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52930|cout
    Info (332115):      5.763      0.000 RR    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52929|cin
    Info (332115):      5.849      0.086 RF  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52929|cout
    Info (332115):      5.849      0.000 FF    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52928|cin
    Info (332115):      5.935      0.086 FR  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52928|cout
    Info (332115):      5.935      0.000 RR    IC  med0_mce0_rtlc0_27_gt_0_ix60131z52926|cin
    Info (332115):      6.441      0.506 RR  CELL  med0_mce0_rtlc0_27_gt_0_ix60131z52926|combout
    Info (332115):      7.528      1.087 RR    IC  ix60131z52944|datab
    Info (332115):      8.152      0.624 RR  CELL  ix60131z52944|combout
    Info (332115):      8.510      0.358 RR    IC  ix60131z52943|datab
    Info (332115):      9.134      0.624 RR  CELL  ix60131z52943|combout
    Info (332115):     10.334      1.200 RR    IC  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|portadatain[2]
    Info (332115):     10.462      0.128 RR  CELL  ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.317      3.317  R        clock network delay
    Info (332115):     23.271     -0.046     uTsu  ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg2
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.462
    Info (332115): Data Required Time :    23.271
    Info (332115): Slack              :    12.809 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : cpt[0]
    Info (332115): To Node      : cpt[0]
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.209      3.209  R        clock network delay
    Info (332115):      3.513      0.304     uTco  cpt[0]
    Info (332115):      3.513      0.000 FF  CELL  reg_q_0_|regout
    Info (332115):      3.513      0.000 FF    IC  ix51271z52923|datac
    Info (332115):      3.906      0.393 FR  CELL  ix51271z52923|combout
    Info (332115):      3.906      0.000 RR    IC  reg_q_0_|datain
    Info (332115):      4.014      0.108 RR  CELL  cpt[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.209      3.209  R        clock network delay
    Info (332115):      3.515      0.306      uTh  cpt[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.014
    Info (332115): Data Required Time :     3.515
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 6.933
    Info (332113): Targets: [get_clocks {CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 6.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): Clock            : CLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK
    Info (332113):      1.110      1.110 RR  CELL  CLK|combout
    Info (332113):      1.349      0.239 RR    IC  CLK~clkctrl|inclk[0]
    Info (332113):      1.349      0.000 RR  CELL  CLK~clkctrl|outclk
    Info (332113):      2.483      1.134 RR    IC  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|clk1
    Info (332113):      3.304      0.821 RR  CELL  ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLK
    Info (332113):     11.110      1.110 FF  CELL  CLK|combout
    Info (332113):     11.349      0.239 FF    IC  CLK~clkctrl|inclk[0]
    Info (332113):     11.349      0.000 FF  CELL  CLK~clkctrl|outclk
    Info (332113):     12.483      1.134 FF    IC  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|clk1
    Info (332113):     13.304      0.821 FF  CELL  ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     6.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 17.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.540         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.540
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.540 
    Info (332115): ===================================================================
    Info (332115): From Node    : ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0
    Info (332115): To Node      : ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.729      1.729  R        clock network delay
    Info (332115):      1.851      0.122     uTco  ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_datain_reg0
    Info (332115):      4.171      2.320 RR  CELL  ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.712      1.712  R        clock network delay
    Info (332115):     21.711     -0.001     uTsu  ix60131z49990|auto_generated|altsyncram4|ram_block5a0~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.171
    Info (332115): Data Required Time :    21.711
    Info (332115): Slack              :    17.540 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : cpt[0]
    Info (332115): To Node      : cpt[0]
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.655      1.655  R        clock network delay
    Info (332115):      1.796      0.141     uTco  cpt[0]
    Info (332115):      1.796      0.000 FF  CELL  reg_q_0_|regout
    Info (332115):      1.796      0.000 FF    IC  ix51271z52923|datac
    Info (332115):      1.980      0.184 FR  CELL  ix51271z52923|combout
    Info (332115):      1.980      0.000 RR    IC  reg_q_0_|datain
    Info (332115):      2.022      0.042 RR  CELL  cpt[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.655      1.655  R        clock network delay
    Info (332115):      1.807      0.152      uTh  cpt[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.022
    Info (332115): Data Required Time :     1.807
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.873
    Info (332113): Targets: [get_clocks {CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 7.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): Clock            : CLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK
    Info (332113):      0.581      0.581 RR  CELL  CLK|combout
    Info (332113):      0.652      0.071 RR    IC  CLK~clkctrl|inclk[0]
    Info (332113):      0.652      0.000 RR  CELL  CLK~clkctrl|outclk
    Info (332113):      1.303      0.651 RR    IC  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|clk1
    Info (332113):      1.714      0.411 RR  CELL  ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLK
    Info (332113):     10.581      0.581 FF  CELL  CLK|combout
    Info (332113):     10.652      0.071 FF    IC  CLK~clkctrl|inclk[0]
    Info (332113):     10.652      0.000 FF  CELL  CLK~clkctrl|outclk
    Info (332113):     11.303      0.651 FF    IC  ix60131z49990|auto_generated|altsyncram4|ram_block5a0|clk1
    Info (332113):     11.714      0.411 FF  CELL  ix60131z49990|auto_generated|altsyncram4|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     7.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 532 megabytes
    Info: Processing ended: Mon Dec  9 12:23:16 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


