//  Calibre v2014.4_18.13    Wed Nov 5 16:04:06 PST 2014
//  Calibre Utility Library   v0-7_7-2014-2    Tue Jul 8 18:35:09 PDT 2014
//  Litho Libraries v2014.4_18.13  Wed Nov 5 16:04:06 PST 2014
//
//        Copyright Mentor Graphics Corporation 1996-2014
//                       All Rights Reserved.
//   THIS WORK CONTAINS TRADE SECRET AND PROPRIETARY INFORMATION
//      WHICH IS THE PROPERTY OF MENTOR GRAPHICS CORPORATION
//        OR ITS LICENSORS AND IS SUBJECT TO LICENSE TERMS.
//
//  Mentor Graphics software executing under x86-64 Linux
//
//  Running on Linux chlr16421 3.0.51-0.7.9-default #1 SMP Thu Nov 29 22:12:17 UTC 2012 (f3be9d0) x86_64 glibc 2.11.3/NPTL 2.11.3
//
//  Entries in /proc/meminfo:
//
//  MemTotal:       264513312 kB
//  MemFree:        158799424 kB
//  Buffers:         1982468 kB
//  Cached:         81619444 kB
//  SwapCached:        44304 kB
//  Active:         55975976 kB
//  Inactive:       43920796 kB
//  Active(anon):   16181916 kB
//  Inactive(anon):   113092 kB
//  Active(file):   39794060 kB
//  Inactive(file): 43807704 kB
//  Unevictable:           0 kB
//  Mlocked:               0 kB
//  SwapTotal:      268437500 kB
//  SwapFree:       268253508 kB
//  Dirty:           2829028 kB
//  Writeback:             0 kB
//  AnonPages:      16260704 kB
//  Mapped:           531452 kB
//  Shmem:               108 kB
//  Slab:            3147828 kB
//  SReclaimable:    2710032 kB
//  SUnreclaim:       437796 kB
//  KernelStack:        5456 kB
//  PageTables:        51080 kB
//  NFS_Unstable:          0 kB
//  Bounce:                0 kB
//  WritebackTmp:          0 kB
//  CommitLimit:    400694156 kB
//  Committed_AS:   23496824 kB
//  VmallocTotal:   34359738367 kB
//  VmallocUsed:      754416 kB
//  VmallocChunk:   34224765428 kB
//  HardwareCorrupted:     0 kB
//  AnonHugePages:         0 kB
//  HugePages_Total:       0
//  HugePages_Free:        0
//  HugePages_Rsvd:        0
//  HugePages_Surp:        0
//  Hugepagesize:       2048 kB
//  DirectMap4k:      112300 kB
//  DirectMap2M:     7192576 kB
//  DirectMap1G:    261095424 kB
//
//  CPU Info: Cores = 10
//  Max file descriptors: 16384
//  64 bit virtual addressing enabled
//  Running aoi/pkgs/icv/pvt/calibre -drc -hier -turbo /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf
//  Process ID: 30787
//
//  Starting time: Sat Apr  4 00:28:45 2015
//
//  Running on 10 CPUs (pending licensing) 
//
//  LITHO operations available for use on 10 CPUs (pending licensing)
//

--- CALIBRE::DRC-H - Sat Apr  4 00:28:46 2015

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
-----          STANDARD VERIFICATION RULE FILE COMPILATION MODULE          -----
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------

--- RULE FILE = /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf

SVRF MESSAGE on line 8 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - INTEL Calibre environment file is sourced

SVRF MESSAGE on line 14 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - environment variable DRC_SELECT is not set

SVRF MESSAGE on line 23 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - environment variable DR_DEBUG = NO,  debug is not enabled

SVRF MESSAGE on line 28 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - environment variable DR_GATE_DIRECTION is VERTICAL

SVRF MESSAGE on line 45 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - environment variable DR_PROCESS = dotSix

SVRF MESSAGE on line 67 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - -D- Using user overrides

SVRF MESSAGE on line 765 of $Calibre_RUNSET/p1273_lvs_blackbox.tvf -  RUNSET VERSION == 1273_v1.0.1 

SVRF MESSAGE on line 341 of $DR_userOverrides -  RUNSET VERSION == 1273_v1.0.1 

SVRF MESSAGE on line 50819 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - INFO: Gates are oriented VERTICAL

SVRF MESSAGE on line 55385 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - -D- Not using reuse user overrides

SVRF MESSAGE on line 56926 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf - -I- GD rules enabled!

SVRF MESSAGE on line 57463 of /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf -  RUNSET VERSION == 1273_v1.0.1 





//message

#IFDEF $INTEL_CALIBRE_ENV
	SVRF MESSAGE "INTEL Calibre environment file is sourced"
#ELSE
	SVRF ERROR "-PLEASE SOURCE INTEL Calibre environment file-"
#ENDIF

#IFNDEF $DRC_SELECT
  SVRF MESSAGE "environment variable DRC_SELECT is not set"
#ELSE
  SVRF MESSAGE "environment variable DRC_SELECT is set"
#ENDIF

#PRAGMA ENV DR_DEBUG NO
#IFDEF $DR_DEBUG YES
    SVRF MESSAGE "environment variable DR_DEBUG = YES, debug is enabled"
  #ELSE
    SVRF MESSAGE "environment variable DR_DEBUG = NO,  debug is not enabled"
#ENDIF

#PRAGMA ENV DR_GATE_DIRECTION VERTICAL
#IFDEF $DR_GATE_DIRECTION VERTICAL
    SVRF MESSAGE "environment variable DR_GATE_DIRECTION is VERTICAL"
#ELSE
    #IFDEF $DR_GATE_DIRECTION HORIZONTAL
      SVRF MESSAGE "environment variable DR_GATE_DIRECTION is HORIZONTAL"
    #ELSE
      SVRF ERROR "Invalid value for environment variable DR_GATE_DIRECTION"
    #ENDIF
#ENDIF


#IFNDEF $DR_PROCESS
  SVRF ERROR "environment variable DR_PROCESS not set, please set DR_PROCESS"
#ELSE
  #IFDEF $DR_PROCESS dotTwo
    SVRF MESSAGE "environment variable DR_PROCESS = dotTwo"
  #ELSE
    #IFDEF $DR_PROCESS dotSix
      SVRF MESSAGE "environment variable DR_PROCESS = dotSix"
    #ELSE
      #IFDEF $DR_PROCESS dotFour
        SVRF MESSAGE "environment variable DR_PROCESS = dotFour"
      #ELSE
        #IFDEF $DR_PROCESS dotThree
          SVRF MESSAGE "environment variable DR_PROCESS = dotThree"
        #ELSE
	  SVRF ERROR "Invalid value for environment variable DR_PROCESS"
        #ENDIF
      #ENDIF
    #ENDIF
  #ENDIF
#ENDIF

//end of message
#IFNDEF _CAL_FLOW_
#DEFINE _CAL_FLOW_



#IFDEF $DR_userOverrides
  SVRF MESSAGE "-D- Using user overrides"
  INCLUDE $DR_userOverrides
#ELSE
SVRF MESSAGE "-D- Using default overrides"
// Change TDR default
DRC MAXIMUM RESULTS ALL


#IFNDEF _P12723_PRJ_SECTION_LEVEL_
#DEFINE _P12723_PRJ_SECTION_LEVEL_

VARIABLE m0bnd_perp_shrink 0.0
VARIABLE m0bnd_perp_grow 0.014
VARIABLE m0bnd_para_shrink 0.097
VARIABLE m0bnd_para_grow 0.0
VARIABLE m2waive_44_para_upto 0.010
VARIABLE m2waive_44_perp_upto 0.038
VARIABLE m3waive_44_para_upto 0.010
VARIABLE m3waive_44_perp_upto 0.038
VARIABLE m4waive_44_para_upto 0.010
VARIABLE m4waive_44_perp_upto 0.040
#IFDEF DOT4
VARIABLE m5waive_44_para_upto 0.010
VARIABLE m5waive_44_perp_upto 0.038
#ENDIF // DOT4
VARIABLE m2_sec_lev_ring_para_in 0.000
VARIABLE m2_sec_lev_ring_para_ot 0.000
VARIABLE m2_sec_lev_ring_perp_in 0.000
VARIABLE m2_sec_lev_ring_perp_ot 0.000
VARIABLE m3_sec_lev_ring_para_in 0.000
VARIABLE m3_sec_lev_ring_para_ot 0.000
VARIABLE m3_sec_lev_ring_perp_in 0.000
VARIABLE m3_sec_lev_ring_perp_ot 0.000
VARIABLE m4_sec_lev_ring_para_in 0.000
VARIABLE m4_sec_lev_ring_para_ot 0.000
VARIABLE m4_sec_lev_ring_perp_in 0.000
VARIABLE m4_sec_lev_ring_perp_ot 0.000
VARIABLE m5_sec_lev_ring_para_in 0.000
VARIABLE m5_sec_lev_ring_para_ot 0.000
VARIABLE m5_sec_lev_ring_perp_in 0.000
VARIABLE m5_sec_lev_ring_perp_ot 0.000
VARIABLE m6_sec_lev_ring_para_in 0.000
VARIABLE m6_sec_lev_ring_para_ot 0.000
VARIABLE m6_sec_lev_ring_perp_in 0.000
VARIABLE m6_sec_lev_ring_perp_ot 0.000
VARIABLE m7_sec_lev_ring_para_in 0.000
VARIABLE m7_sec_lev_ring_para_ot 0.000
VARIABLE m7_sec_lev_ring_perp_in 0.000
VARIABLE m7_sec_lev_ring_perp_ot 0.000
VARIABLE m8_sec_lev_ring_para_in 0.000
VARIABLE m8_sec_lev_ring_para_ot 0.000
VARIABLE m8_sec_lev_ring_perp_in 0.000
VARIABLE m8_sec_lev_ring_perp_ot 0.000
#ENDIF // _P12723_PRJ_SECTION_LEVEL_ 
// Used by LVS
VARIABLE DR_PWR "VCC?" "VDD?" "vcc?" "vdd?"
VARIABLE DR_GND "VSS?" "vss?"
// Used by LU
VARIABLE DR_PWR_LU "VCC?" "VDD?" "vcc?" "vdd?"
VARIABLE DR_GND_LU "VSS?" "vss?"
// Used by stacked vias, combine PWR and GND lists
VARIABLE DR_SK_PWR "VCC?" "VDD?" "vcc?" "vdd?" "VSS?" "vss?"
// Used by HV and MIM
VARIABLE ultra_high_voltage_list "?_UHV" "?_uhv"
VARIABLE extra_high_voltage_list "?_EHV" "?_ehv"
// FOR HV only
VARIABLE high_voltage_list "?_HV" "?_hv"
// For MIM only
VARIABLE high_voltage_list_gt1417 "DUMMYNAME"
VARIABLE nominal_voltage_list "?_NOM" "?_nom" "VCC" "vcc"
VARIABLE all_voltage_lists "?_UHV" "?_uhv" "?_EHV" "?_ehv" "?_HV" "?_hv" "?_NOM" "?_nom" "vcc" "VCC"
// This combines UHV,EHV and HV lists
VARIABLE working_text_list "?_UHV" "?_uhv" "?_EHV" "?_ehv" "?_HV" "?_hv"
// Used by LVS
// source env(ISSRUNSETS)/Calibre/p1273_lvs_blackbox.tvf
// Used by HV



VARIABLE metalhv_waive
   // ESD Clamp cells
   "d8xsesdpclamptgp5uvm2core"
   "d8xsesdpclampxllgatedevm2"
   "d8xsesdpclampxllp5gatedevm2"
   "d8xmesdpclampgatedevm2"
   "d8xxesdpclampxllp5gatedevm2"
   "d8xxesdpclampxllgatedevm2"
   "d8xsrtcnuvm2vtun_base"
   "c73p1_d8xsrtcnuvm2vtun_base" // HSD#2674
   "d8xsesdpclamptgp5evm2core"
   "d8xsesdpclamptgp5evm2core"
   "d8xsesdpclampxllgatedevm2"
   "d8xsesdpclampxllp5gatedevm2"
   "d8xxesdpclampxllgatedevm2"
   "d8xxesdpclampxllp5gatedevm2"
   "d8xmesdpclampgatedevm2"

   "dfmx_methv_*
   "d8xsrtcnuvm2p5vtun"

   // Used for testing
   "oz_hv_tc06"
   "jh_hv_tc01"




VARIABLE nwellhv_waive
	 // Used in testcases
	 "oz_hv_tc06"

	 // Logic picth IDVs (hsd#1279)
	 "d8xmidvringsl"
	 "d8xmidvadvtpairo"
	 "d8xmidvwringsl"
	 "d8xmidv1up3ringsl"
	 "d8xmidv1up2ringsl"
	 "d8xmidv1up1ringsl"
	 "d8xmidvwadvtpairo"
	 "d8xmidvagsm1sl"
	 "d8xmidvdvtosc"

	 //1273 ESD Clamps 
	 "d8xsesdpclampxllgatedevm2"
	 "d8xsesdpclampxllp5gatedevm2"
	 "d8xxesdpclampxllgatedevm2"
	 "d8xxesdpclampxllp5gatedevm2"

	 // SCR base templates (hsd#1861 & hsd#2416)
	 "d8xsesdscrevm1"
	 "d8xsesdscruvm1"
	 "d8xsesdd1d2uvm4"
	 "d86sesdd1d2uvm4"
	 // hsd#2569
	 "d8xsesdscrevm1_prim"
	 "d8xsesdscruvm1_prim"

	 // Fuse Cells
	 "x73p00fcary1ne_m4f2_nw"
	 "x73p00fcary1ne_ref_m4f2_nw"
	 "x73p00fcary1col_8row_m4f2_uv2n_fix1_nw"
	 "x73p00fcary1ne_mux_ref_m4f1_nw"
	 "x73p00fcary1col_8row_m4f2_uv2n_nw"
	 "x73p00fcary1ne_ref_m4f2"
	 "x73p00fsary_lc"
	 "x73p00fsarycore_lc_8row_locn"
	 "x73p00fcary1ne_m4f2_fix1_nw"
	 "x73p00fcary1col_ref_m4f2"
	 "x73p00fcary1ne_mux_m4f1_nw"
	 "x73p00fcary1col_ref_m4f2_nw"
	 "x73p00fsary_lc_sel"
	 "x73p00fcary1col_8row_m4f2_uv2n_fix1"
	 "x73p00fcary1ne_m4f2"
	 "x73p00fcary1ne_m4f2_fix1"
	 "x73p00fcary1ne_mux_m4f1"
	 "x73p00fcary1ne_mux_ref_m4f1"
	 "x73p00fcary1col_8row_m4f2_uv2n"

// Used by LD
VARIABLE GD_200targ 100
VARIABLE GD_201targ 100
VARIABLE GD_202targ 100
VARIABLE GD_203targ 100
VARIABLE GD_204targ 100
VARIABLE GD_205targ 100
VARIABLE GD_206targ 100
// Used by density
VARIABLE collat_reuse_via_w 0.0 // Area that has only 0% area outside ring is not checked
VARIABLE collat_reuse_cd_w 0.0 // Non Via Area waive for concentrated density
VARIABLE collat_reuse_cm_w 0.0 // Non Via Area waive for cumulative density
VARIABLE collat_reuse_ld_w 0.0 // Non Via Area waive for local density
VARIABLE g_Collat_winScale 2.0
// For MC

    // Placeholders
    VARIABLE snapgrid_cells
      "bdwpkgsnapx_dummy"
      "bdwpkgsnapy_dummy"
    VARIABLE logo_cells "my_logo"
  

    VARIABLE devhv_waive
      "c8xmesdpclampevm2"
      "c8xmesdpclamp0p5evm2"
      "c8xmesdpclampgated0p5evm2"
      "c8xmesdpclampgatedevm2"
      "c8xmesdpclamptimerevm2"
      "c8xmesdpclamptimerpathevm2"
      "d8xsdpdtgevm1"
      "d8xsdpdtguvm1"
      "d8xsgnchvm1"
      "d8xsgnctgevm1"
      "d8xsgnctguvm1"
      "dfmx_devhv__*"
      // Fuse cells
      "x73p00fcary1ne_m4f2_nw"
      "x73p00fcary1ne_ref_m4f2_nw"
      "x73p00fcary1ne_mux_ref_m4f1_nw"
      "x73p00fcary1ne_ref_m4f2"
      "x73p00fsary_lc"
      "x73p00fcary1ne_m4f2_fix1_nw"
      "x73p00fcary1ne_mux_m4f1_nw"
      "x73p00fsary_lc_sel"
      "x73p00fcary1ne_m4f2"
      "x73p00fcary1ne_m4f2_fix1"
      "x73p00fcary1ne_mux_m4f1"
      "x73p00fcary1ne_mux_ref_m4f1"
      "x73p00fcary1col_32row_nw"
      "x73p00fcary1col_32row"

      "oz_hv_tc06"
  
 
	VARIABLE bump_waive "ABC?" "XYZ" "LM"


#ENDIF



#IFNDEF _P1273_HDR_
#DEFINE _P1273_HDR_

//*******Create DOT variables BELOW***********//
// variables for dot processes
// based on environment_variable DR_PROCESS

#IFDEF $DR_PROCESS dotTwo
  #DEFINE DOT2
  #DEFINE DOT6
#ENDIF

#IFDEF $DR_PROCESS dotFour
  #DEFINE DOT4
#ENDIF

#IFDEF $DR_PROCESS dotFive
  //#DEFINE DOT5
  //#DEFINE DOT56
  SVRF ERROR "Dot5 is not a valid process."
#ENDIF

#IFDEF $DR_PROCESS dotSix
  #DEFINE DOT6
  #DEFINE DR_PROCESS dotSix
#ENDIF

// Dot three is exactly the same as dot4 + 1 additional device.
#IFDEF $DR_PROCESS dotThree
  #DEFINE DOT4
  #DEFINE DR_ALLOW_ULV YES
#ENDIF

//*******Header BELOW***********//
// Change to allow usage from Calibre Interactive
LAYOUT MAGNIFY AUTO
#IFDEF $DR_INPUT_FILE
  LAYOUT PATH $DR_INPUT_FILE MAG AUTO
#ENDIF

// Allow runs on sub hiearchy
#IFDEF $DR_LAY_CELL
  VARIABLE DR_LAY_CELL ENVIRONMENT
  LAYOUT PRIMARY "DR_LAY_CELL"
#ELSE
  LAYOUT PRIMARY "*"
#ENDIF

//Input file format default is gds
#IFDEF $DR_INPUT_FILE_TYPE oasis
   LAYOUT SYSTEM OASIS
#ELSE 
   LAYOUT SYSTEM GDS
#ENDIF

//The default results database should be the ascii rve file
#IFDEF $DR_RVE_FILE
  DRC RESULTS DATABASE $DR_RVE_FILE
#ENDIF

//Summary report of the run
#IFDEF $DR_REPORT_FILE
  DRC SUMMARY REPORT $DR_REPORT_FILE
#ENDIF


// To support environment variable free LVS code.
#IFDEF $DR_GATE_DIRECTION HORIZONTAL
   #DEFINE DR_GATE_DIRECTION HORIZONTAL
#ELSE
   #DEFINE DR_GATE_DIRECTION VERTICAL
#ENDIF

//*******Header ABOVE***********//

#ENDIF // _P1273_HDR_



  #IFNDEF _P1273_ASSIGN_
  #DEFINE _P1273_ASSIGN_





// tfgdsmap 1;0 ndiff;maskDrawing
LAYER MAP 1	DATATYPE 0 	256 	 LAYER NDIFFDRAWN 	 256 

// tfgdsmap 601;0 ndiff;keepout
LAYER MAP 1	DATATYPE 1 	257 	 LAYER NDIFFKOR 	 257 

// tfgdsmap 298;0 ndiff;portDrawing
LAYER MAP 1	DATATYPE 2 	258 	 LAYER NDIFFPORT 	 258 

// tfgdsmap 398;0 ndiff;zoneDrawing
LAYER MAP 1	DATATYPE 3 	259 	 LAYER NDIFFZONE 	 259 

// tfgdsmap 4964;0 ndiff;TccIDBitCell
LAYER MAP 1	DATATYPE 13 	269 	 LAYER NDIFFTCCIDBITCELL 	 269 

// tfgdsmap 7816;0 ndiff;critical
LAYER MAP 1	DATATYPE 21 	277 	 LAYER NDIFFCRITICALID 	 277 

// tfgdsmap 84;0 ndiff;NACID
LAYER MAP 1	DATATYPE 31 	287 	 LAYER NACID 	 287 

// tfgdsmap 30;0 ndiff;dummyDrawing
LAYER MAP 1	DATATYPE 33 	289 	 LAYER NDIFFDUMMYID 	 289 

// tfgdsmap 2952;0 ndiff;densityID
LAYER MAP 1	DATATYPE 36 	292 	 LAYER NDIFFDENID 	 292 

// tfgdsmap 551;0 ndiff;DoNotProteus
LAYER MAP 1	DATATYPE 37 	293 	 LAYER NDIFFDNP 	 293 

// tfgdsmap 45;0 PRdgTieDown;APRannotation
LAYER MAP 1	DATATYPE 45 	301 	 LAYER PRDGTIEDOWN 	 301 

// tfgdsmap 46;0 PRnwTapCM;APRannotation
LAYER MAP 1	DATATYPE 46 	302 	 LAYER PRNWTAPCM 	 302 

// tfgdsmap 992;0 ndiff;keepGenAway
LAYER MAP 1	DATATYPE 51 	307 	 LAYER NDIFFKGA 	 307 

// tfgdsmap 1302;0 ndiff;fillerID
LAYER MAP 1	DATATYPE 65 	321 	 LAYER NDIFFFILLID 	 321 

// tfgdsmap 10830;0 ndiff;SRAFplus
LAYER MAP 1	DATATYPE 72 	328 	 LAYER NDIFFSRAFPLUS 	 328 

// tfgdsmap 11061;0 ndiff;SRAFminus
LAYER MAP 1	DATATYPE 73 	329 	 LAYER NDIFFSRAFMINUS 	 329 

// tfgdsmap 6633;0 ndiff;SDC
LAYER MAP 1	DATATYPE 76 	332 	 LAYER NDIFFSDC 	 332 

// tfgdsmap 6962;0 ndiff;fillBlockage
LAYER MAP 1	DATATYPE 93 	349 	 LAYER NDIFFFILLKOR 	 349 

// tfgdsmap 3513;0 ndiff;metroCell
LAYER MAP 1	DATATYPE 96 	352 	 LAYER NDIFFMETROCELL 	 352 

// tfgdsmap 1330;0 ndiff;STD
LAYER MAP 1	DATATYPE 130 	386 	 LAYER NDIFFSTD 	 386 

// tfgdsmap 1331;0 ndiff;TARG1
LAYER MAP 1	DATATYPE 131 	387 	 LAYER NDIFFTARG1 	 387 

// tfgdsmap 1332;0 ndiff;TARG2
LAYER MAP 1	DATATYPE 132 	388 	 LAYER NDIFFTARG2 	 388 

// tfgdsmap 1333;0 ndiff;TARG3
LAYER MAP 1	DATATYPE 133 	389 	 LAYER NDIFFTARG3 	 389 

// tfgdsmap 1859;0 ndiff;edramID
LAYER MAP 1	DATATYPE 136 	392 	 LAYER EDRAMNDIFFID 	 392 

// tfgdsmap 3618;0 ndiff;noFDR
LAYER MAP 1	DATATYPE 150 	406 	 LAYER NDIFFNOFDR 	 406 

// tfgdsmap 3946;0 ndiff;fillerIgnore
LAYER MAP 1	DATATYPE 226 	482 	 LAYER NDIFFFILLERIGNORE 	 482 

// tfgdsmap 4017;0 ndiff;dummyFill
LAYER MAP 1	DATATYPE 250 	506 	 LAYER NDIFFDUMMYFILL 	 506 

// tfgdsmap 7596;0 ndiff;actFill
LAYER MAP 1	DATATYPE 251 	507 	 LAYER NDIFFACTFILL 	 507 

// tfgdsmap 6190;0 ndiff;trFill
LAYER MAP 1	DATATYPE 252 	508 	 LAYER NDIFFTRFILL 	 508 

// tfgdsmap 5269;0 ndiff;usr1
LAYER MAP 1	DATATYPE 255 	511 	 LAYER USER1 	 511 

// tfgdsmap 2;0 poly;maskDrawing
LAYER MAP 2	DATATYPE 0 	512 	 LAYER POLYDRAWN 	 512 

// tfgdsmap 605;0 poly;keepout
LAYER MAP 2	DATATYPE 1 	513 	 LAYER POLYKOR 	 513 

// tfgdsmap 300;0 poly;portDrawing
LAYER MAP 2	DATATYPE 2 	514 	 LAYER POLY1PORT 	 514 

// tfgdsmap 400;0 poly;zoneDrawing
LAYER MAP 2	DATATYPE 3 	515 	 LAYER POLY1ZONE 	 515 

// tfgdsmap 83;0 poly;resDrawing
LAYER MAP 2	DATATYPE 4 	516 	 LAYER PRES_ID 	 516 

// tfgdsmap 204;0 gatedNAC;NACID
LAYER MAP 2	DATATYPE 6 	518 	 LAYER GATED_NACID 	 518 

// tfgdsmap 961;0 poly;frameOnly
LAYER MAP 2	DATATYPE 8 	520 	 LAYER POLYOPC_OGDIC 	 520 

// tfgdsmap 71;0 altleidhp;maskDrawing
LAYER MAP 2	DATATYPE 9 	521 	 LAYER ALTLEIDHP 	 521 

// tfgdsmap 72;0 altleidll;maskDrawing
LAYER MAP 2	DATATYPE 10 	522 	 LAYER ALTLEIDLL 	 522 

// tfgdsmap 4965;0 poly;TccIDBitCell
LAYER MAP 2	DATATYPE 13 	525 	 LAYER POLYTCCIDBITCELL 	 525 

// tfgdsmap 6;0 ALTVTID;maskDrawing
LAYER MAP 2	DATATYPE 14 	526 	 LAYER ALTVTID 	 526 

// tfgdsmap 41;0 PRgpcon;APRannotation
LAYER MAP 2	DATATYPE 16 	528 	 LAYER PRGPCON 	 528 

// tfgdsmap 962;0 poly;DigitalpolyID
LAYER MAP 2	DATATYPE 17 	529 	 LAYER POLYDIG 	 529 

// tfgdsmap 102;0 poly;frameDrawing
LAYER MAP 2	DATATYPE 19 	531 	 LAYER POLY1FRAME 	 531 

// tfgdsmap 4187;0 poly;nopsm
LAYER MAP 2	DATATYPE 20 	532 	 LAYER POLYNOPSM 	 532 

// tfgdsmap 7817;0 poly;critical
LAYER MAP 2	DATATYPE 21 	533 	 LAYER POLYCRITICALID 	 533 

// tfgdsmap 69;0 poly;SrampolyID
LAYER MAP 2	DATATYPE 22 	534 	 LAYER POLYOD 	 534 

// tfgdsmap 70;0 poly;AnalogpolyID
LAYER MAP 2	DATATYPE 23 	535 	 LAYER POLYTD 	 535 

// tfgdsmap 627;0 ALTVTID1;maskDrawing
LAYER MAP 2	DATATYPE 24 	536 	 LAYER ALTVTID1MG 	 536 

// tfgdsmap 629;0 ALTVTID1;frameDrawing
LAYER MAP 2	DATATYPE 25 	537 	 LAYER ALTVTID1FG 	 537 

// tfgdsmap 6866;0 poly;gepr
LAYER MAP 2	DATATYPE 26 	538 	 LAYER GEPR 	 538 

// tfgdsmap 6867;0 poly;gepID
LAYER MAP 2	DATATYPE 27 	539 	 LAYER GEPID 	 539 

// tfgdsmap 628;0 ALTVTID2;maskDrawing
LAYER MAP 2	DATATYPE 28 	540 	 LAYER ALTVTID2MG 	 540 

// tfgdsmap 630;0 ALTVTID2;frameDrawing
LAYER MAP 2	DATATYPE 29 	541 	 LAYER ALTVTID2FG 	 541 

// tfgdsmap 3309;0 poly;HVGR
LAYER MAP 2	DATATYPE 31 	543 	 LAYER HVGR 	 543 

// tfgdsmap 6865;0 poly;llgr
LAYER MAP 2	DATATYPE 32 	544 	 LAYER LLGR 	 544 

// tfgdsmap 275;0 poly;dummyDrawing
LAYER MAP 2	DATATYPE 33 	545 	 LAYER POLYDUMMYDRAWN 	 545 

// tfgdsmap 3308;0 poly;HVGID
LAYER MAP 2	DATATYPE 35 	547 	 LAYER HVGID 	 547 

// tfgdsmap 2953;0 poly;densityID
LAYER MAP 2	DATATYPE 36 	548 	 LAYER POLYDENID 	 548 

// tfgdsmap 552;0 poly;DoNotProteus
LAYER MAP 2	DATATYPE 37 	549 	 LAYER POLYDNP 	 549 

// tfgdsmap 2987;0 poly;UTpitchID
LAYER MAP 2	DATATYPE 38 	550 	 LAYER UTPITCHID 	 550 

// tfgdsmap 4919;0 poly;sramID2
LAYER MAP 2	DATATYPE 39 	551 	 LAYER SRAM_ULP_ID 	 551 

// tfgdsmap 631;0 poly;LLGID
LAYER MAP 2	DATATYPE 40 	552 	 LAYER LLGID 	 552 

// tfgdsmap 174;0 poly;icvsDebug
LAYER MAP 2	DATATYPE 41 	553 	 LAYER FUSEPOLY_ID 	 553 

// tfgdsmap 632;0 poly;ALT2polypitchID
LAYER MAP 2	DATATYPE 42 	554 	 LAYER ALT2POLYPITCHID 	 554 

// tfgdsmap 190;0 poly;ULPpitchID
LAYER MAP 2	DATATYPE 43 	555 	 LAYER ULPPITCHID 	 555 

// tfgdsmap 191;0 poly;TGpitchID
LAYER MAP 2	DATATYPE 44 	556 	 LAYER TGPITCHID 	 556 

// tfgdsmap 192;0 poly;ALTTGpitchID
LAYER MAP 2	DATATYPE 45 	557 	 LAYER ALTTGPITCHID 	 557 

// tfgdsmap 839;0 poly;ALTTG2pitchID
LAYER MAP 2	DATATYPE 46 	558 	 LAYER ALTTG2PITCHID 	 558 

// tfgdsmap 5858;0 poly;frameSize1
LAYER MAP 2	DATATYPE 47 	559 	 LAYER POLYFRAMESZ1 	 559 

// tfgdsmap 5859;0 poly;frameSize2
LAYER MAP 2	DATATYPE 48 	560 	 LAYER POLYFRAMESZ2 	 560 

// tfgdsmap 5860;0 poly;frameSize3
LAYER MAP 2	DATATYPE 49 	561 	 LAYER POLYFRAMESZ3 	 561 

// tfgdsmap 5861;0 poly;frameSize4
LAYER MAP 2	DATATYPE 50 	562 	 LAYER POLYFRAMESZ4 	 562 

// tfgdsmap 231;0 poly;keepGenAway
LAYER MAP 2	DATATYPE 51 	563 	 LAYER POLYKGA 	 563 

// tfgdsmap 626;0 poly;optframeDraw
LAYER MAP 2	DATATYPE 56 	568 	 LAYER POLYCHROME 	 568 

// tfgdsmap 106;0 ALTVTID;frameDrawing
LAYER MAP 2	DATATYPE 57 	569 	 LAYER ALTVTIDFRAME 	 569 

// tfgdsmap 291;0 poly;polycastleID
LAYER MAP 2	DATATYPE 59 	571 	 LAYER POLYCASTLEID 	 571 

// tfgdsmap 991;0 poly;fr232PitchID
LAYER MAP 2	DATATYPE 60 	572 	 LAYER FR232PITCHID 	 572 

// tfgdsmap 990;0 poly;fr270PitchID
LAYER MAP 2	DATATYPE 61 	573 	 LAYER FR270PITCHID 	 573 

// tfgdsmap 1303;0 poly;fillerID
LAYER MAP 2	DATATYPE 65 	577 	 LAYER POLYFILLID 	 577 

// tfgdsmap 3030;0 poly;grating
LAYER MAP 2	DATATYPE 70 	582 	 LAYER POLYGRATING 	 582 

// tfgdsmap 3031;0 poly;gratingFr
LAYER MAP 2	DATATYPE 71 	583 	 LAYER POLYGRATINGFRAME 	 583 

// tfgdsmap 10831;0 poly;SRAFplus
LAYER MAP 2	DATATYPE 72 	584 	 LAYER POLYSRAFPLUS 	 584 

// tfgdsmap 11062;0 poly;SRAFminus
LAYER MAP 2	DATATYPE 73 	585 	 LAYER POLYSRAFMINUS 	 585 

// tfgdsmap 3032;0 poly;plug
LAYER MAP 2	DATATYPE 74 	586 	 LAYER POLYPLUG 	 586 

// tfgdsmap 3033;0 poly;plugFr
LAYER MAP 2	DATATYPE 75 	587 	 LAYER POLYPLUGFRAME 	 587 

// tfgdsmap 6634;0 poly;SDC
LAYER MAP 2	DATATYPE 76 	588 	 LAYER POLYSDC 	 588 

// tfgdsmap 9089;0 poly;hvid
LAYER MAP 2	DATATYPE 81 	593 	 LAYER POLYHVID 	 593 

// tfgdsmap 9090;0 poly;ehvid
LAYER MAP 2	DATATYPE 82 	594 	 LAYER POLYEHVID 	 594 

// tfgdsmap 9091;0 poly;uhvid
LAYER MAP 2	DATATYPE 83 	595 	 LAYER POLYUHVID 	 595 

// tfgdsmap 2718;0 poly;cd1
LAYER MAP 2	DATATYPE 85 	597 	 LAYER POLYCD1 	 597 

// tfgdsmap 2719;0 poly;cd2
LAYER MAP 2	DATATYPE 86 	598 	 LAYER POLYCD2 	 598 

// tfgdsmap 2720;0 poly;option1
LAYER MAP 2	DATATYPE 87 	599 	 LAYER POLYOPTION1 	 599 

// tfgdsmap 2721;0 poly;option2
LAYER MAP 2	DATATYPE 88 	600 	 LAYER POLYOPTION2 	 600 

// tfgdsmap 2722;0 poly;option3
LAYER MAP 2	DATATYPE 89 	601 	 LAYER POLYOPTION3 	 601 

// tfgdsmap 6963;0 poly;fillBlockage
LAYER MAP 2	DATATYPE 93 	605 	 LAYER POLYFILLKOR 	 605 

// tfgdsmap 3034;0 poly;metroCell
LAYER MAP 2	DATATYPE 96 	608 	 LAYER POLYMETROCELL 	 608 

// tfgdsmap 830;0 poly;DBLPOLYOPCID
LAYER MAP 2	DATATYPE 97 	609 	 LAYER DBLPOLYOPCID 	 609 

// tfgdsmap 2400;0 poly;tsdrRegion
LAYER MAP 2	DATATYPE 98 	610 	 LAYER POLYTSDRREGION 	 610 

// tfgdsmap 2401;0 poly;tsdr2sdr
LAYER MAP 2	DATATYPE 99 	611 	 LAYER POLYTSDR2SDR 	 611 

// tfgdsmap 3310;0 poly;FID1
LAYER MAP 2	DATATYPE 109 	621 	 LAYER EOWHORZ 	 621 

// tfgdsmap 2242;0 poly;devtermID1
LAYER MAP 2	DATATYPE 110 	622 	 LAYER POLYTERMID1 	 622 

// tfgdsmap 2243;0 poly;devtermID2
LAYER MAP 2	DATATYPE 111 	623 	 LAYER POLYTERMID2 	 623 

// tfgdsmap 2244;0 poly;devtermID3
LAYER MAP 2	DATATYPE 112 	624 	 LAYER POLYTERMID3 	 624 

// tfgdsmap 2245;0 poly;devtermID4
LAYER MAP 2	DATATYPE 113 	625 	 LAYER POLYTERMID4 	 625 

// tfgdsmap 2402;0 poly;g1pitchID
LAYER MAP 2	DATATYPE 114 	626 	 LAYER POLYG1PITCHID 	 626 

// tfgdsmap 2403;0 poly;g2pitchID
LAYER MAP 2	DATATYPE 115 	627 	 LAYER POLYG2PITCHID 	 627 

// tfgdsmap 2405;0 poly;g3pitchID
LAYER MAP 2	DATATYPE 116 	628 	 LAYER POLYG3PITCHID 	 628 

// tfgdsmap 2406;0 poly;g4pitchID
LAYER MAP 2	DATATYPE 117 	629 	 LAYER POLYG4PITCHID 	 629 

// tfgdsmap 2407;0 poly;g5pitchID
LAYER MAP 2	DATATYPE 118 	630 	 LAYER POLYG5PITCHID 	 630 

// tfgdsmap 2861;0 poly;g6pitchID
LAYER MAP 2	DATATYPE 119 	631 	 LAYER POLYG6PITCHID 	 631 

// tfgdsmap 1210;0 poly;drawing
LAYER MAP 2	DATATYPE 120 	632 	 LAYER BEARDEXTCRN 	 632 

// tfgdsmap 1211;0 poly;drawing1
LAYER MAP 2	DATATYPE 121 	633 	 LAYER BEARDHORZ 	 633 

// tfgdsmap 1212;0 poly;drawing2
LAYER MAP 2	DATATYPE 122 	634 	 LAYER BEARDCRN 	 634 

// tfgdsmap 1213;0 poly;drawing3
LAYER MAP 2	DATATYPE 123 	635 	 LAYER BEARDVRT 	 635 

// tfgdsmap 1214;0 poly;drawing4
LAYER MAP 2	DATATYPE 124 	636 	 LAYER EOWCRN 	 636 

// tfgdsmap 1215;0 poly;drawing5
LAYER MAP 2	DATATYPE 125 	637 	 LAYER EOWVRT 	 637 

// tfgdsmap 1216;0 poly;drawing6
LAYER MAP 2	DATATYPE 126 	638 	 LAYER EOWEXTCRN 	 638 

// tfgdsmap 1217;0 poly;drawing7
LAYER MAP 2	DATATYPE 127 	639 	 LAYER INFRMCRN 	 639 

// tfgdsmap 1218;0 poly;drawing8
LAYER MAP 2	DATATYPE 128 	640 	 LAYER INFRMINTCRN 	 640 

// tfgdsmap 1219;0 poly;drawing9
LAYER MAP 2	DATATYPE 129 	641 	 LAYER INFRMVRT 	 641 

// tfgdsmap 1334;0 poly;STD
LAYER MAP 2	DATATYPE 130 	642 	 LAYER POLYSTD 	 642 

// tfgdsmap 1335;0 poly;TARG1
LAYER MAP 2	DATATYPE 131 	643 	 LAYER POLYTARG1 	 643 

// tfgdsmap 1336;0 poly;TARG2
LAYER MAP 2	DATATYPE 132 	644 	 LAYER POLYTARG2 	 644 

// tfgdsmap 1337;0 poly;TARG3
LAYER MAP 2	DATATYPE 133 	645 	 LAYER POLYTARG3 	 645 

// tfgdsmap 3794;0 poly;fr240PitchID
LAYER MAP 2	DATATYPE 134 	646 	 LAYER FR240PITCHID 	 646 

// tfgdsmap 1860;0 poly;edramID
LAYER MAP 2	DATATYPE 136 	648 	 LAYER TGEDRAMPOLYID 	 648 

// tfgdsmap 2862;0 poly;g7pitchID
LAYER MAP 2	DATATYPE 138 	650 	 LAYER POLYG7PITCHID 	 650 

// tfgdsmap 3619;0 poly;noFDR
LAYER MAP 2	DATATYPE 150 	662 	 LAYER POLYNOFDR 	 662 

// tfgdsmap 3315;0 poly;V1pitchID
LAYER MAP 2	DATATYPE 151 	663 	 LAYER V1PITCHID 	 663 

// tfgdsmap 3316;0 poly;V2pitchID
LAYER MAP 2	DATATYPE 152 	664 	 LAYER V2PITCHID 	 664 

// tfgdsmap 3317;0 poly;V3pitchID
LAYER MAP 2	DATATYPE 153 	665 	 LAYER V3PITCHID 	 665 

// tfgdsmap 590;0 poly;fr320PitchID
LAYER MAP 2	DATATYPE 154 	666 	 LAYER FR320PITCHID 	 666 

// tfgdsmap 591;0 poly;fr348PitchID
LAYER MAP 2	DATATYPE 155 	667 	 LAYER FR348PITCHID 	 667 

// tfgdsmap 592;0 poly;fr480PitchID
LAYER MAP 2	DATATYPE 156 	668 	 LAYER FR480PITCHID 	 668 

// tfgdsmap 593;0 poly;Frame4nonstdpolyflowsID
LAYER MAP 2	DATATYPE 157 	669 	 LAYER FRAME4NSTDPLYID 	 669 

// tfgdsmap 594;0 poly;Frame5nonstdpolyflowsID
LAYER MAP 2	DATATYPE 158 	670 	 LAYER FRAME5NSTDPLYID 	 670 

// tfgdsmap 595;0 poly;Frame6nonstdpolyflowsID
LAYER MAP 2	DATATYPE 159 	671 	 LAYER FRAME6NSTDPLYID 	 671 

// tfgdsmap 596;0 poly;Frame7nonstdpolyflowsID
LAYER MAP 2	DATATYPE 160 	672 	 LAYER FRAME7NSTDPLYID 	 672 

// tfgdsmap 597;0 poly;Frame8nonstdpolyflowsID
LAYER MAP 2	DATATYPE 161 	673 	 LAYER FRAME8NSTDPLYID 	 673 

// tfgdsmap 598;0 poly;Frame9nonstdpolyflowsID
LAYER MAP 2	DATATYPE 162 	674 	 LAYER FRAME9NSTDPLYID 	 674 

// tfgdsmap 599;0 poly;Frame10nonstdpolyflowsID
LAYER MAP 2	DATATYPE 163 	675 	 LAYER FRAME10NSTDPLYID 	 675 

// tfgdsmap 831;0 poly;Frame11nonstdpolyflowsID
LAYER MAP 2	DATATYPE 164 	676 	 LAYER FRAME11NSTDPLYID 	 676 

// tfgdsmap 832;0 poly;Frame12nonstdpolyflowsID
LAYER MAP 2	DATATYPE 165 	677 	 LAYER FRAME12NSTDPLYID 	 677 

// tfgdsmap 2397;0 poly;AlignMarkID
LAYER MAP 2	DATATYPE 166 	678 	 LAYER POLYALIGNMARKID 	 678 

// tfgdsmap 3035;0 poly;g8pitchID
LAYER MAP 2	DATATYPE 170 	682 	 LAYER POLYG8PITCHID 	 682 

// tfgdsmap 3036;0 poly;g9pitchID
LAYER MAP 2	DATATYPE 171 	683 	 LAYER POLYG9PITCHID 	 683 

// tfgdsmap 3037;0 poly;g10pitchID
LAYER MAP 2	DATATYPE 172 	684 	 LAYER POLYG10PITCHID 	 684 

// tfgdsmap 3038;0 poly;SRAMPDIGD
LAYER MAP 2	DATATYPE 174 	686 	 LAYER SRAMPDIGD 	 686 

// tfgdsmap 3614;0 poly;fr140PitchID
LAYER MAP 2	DATATYPE 175 	687 	 LAYER FR140PITCHID 	 687 

// tfgdsmap 3615;0 poly;hermeticSeal
LAYER MAP 2	DATATYPE 176 	688 	 LAYER POLYHERMETICSEAL 	 688 

// tfgdsmap 3942;0 poly;fillerIgnore
LAYER MAP 2	DATATYPE 226 	738 	 LAYER POLYFILLIGNORE 	 738 

// tfgdsmap 3943;0 poly;fillerExtend
LAYER MAP 2	DATATYPE 227 	739 	 LAYER POLYFILLEXTND 	 739 

// tfgdsmap 4018;0 poly;dummyFill
LAYER MAP 2	DATATYPE 250 	762 	 LAYER POLYDUMMYFILL 	 762 

// tfgdsmap 7597;0 poly;actFill
LAYER MAP 2	DATATYPE 251 	763 	 LAYER POLYACTFILL 	 763 

// tfgdsmap 6191;0 poly;trFill
LAYER MAP 2	DATATYPE 252 	764 	 LAYER POLYTRFILL 	 764 

// tfgdsmap 5270;0 poly;usr1
LAYER MAP 2	DATATYPE 255 	767 	 LAYER USER2 	 767 

// tfgdsmap 3;0 viacon;maskDrawing
LAYER MAP 3	DATATYPE 0 	768 	 LAYER VIACONDRAWN 	 768 

// tfgdsmap 606;0 viacon;keepout
LAYER MAP 3	DATATYPE 1 	769 	 LAYER VIACONKOR 	 769 

// tfgdsmap 450;0 viacon;zoneDrawing
LAYER MAP 3	DATATYPE 3 	771 	 LAYER VIACONZONE 	 771 

// tfgdsmap 963;0 viacon;AlignMarkID
LAYER MAP 3	DATATYPE 5 	773 	 LAYER VIACONALIGNMARK 	 773 

// tfgdsmap 650;0 viacon;APRannotation
LAYER MAP 3	DATATYPE 8 	776 	 LAYER VIACONVIRTUAL 	 776 

// tfgdsmap 4966;0 viacon;TccIDBitCell
LAYER MAP 3	DATATYPE 13 	781 	 LAYER VCNTCCIDBITCELL 	 781 

// tfgdsmap 25;0 sliVcont;APRannotation
LAYER MAP 3	DATATYPE 16 	784 	 LAYER SLIVTAP 	 784 

// tfgdsmap 260;0 viacon;toSynDrawing
LAYER MAP 3	DATATYPE 18 	786 	 LAYER TRENCHVIACON_ID 	 786 

// tfgdsmap 103;0 viacon;frameDrawing
LAYER MAP 3	DATATYPE 19 	787 	 LAYER VIACONFRAME 	 787 

// tfgdsmap 233;0 contactOPC;not_in_cadence
LAYER MAP 3	DATATYPE 20 	788 	 LAYER CONTACTOPCNIC 	 788 

// tfgdsmap 7818;0 viacon;critical
LAYER MAP 3	DATATYPE 21 	789 	 LAYER VIACONCRITICALID 	 789 

// tfgdsmap 490;0 viacon;dummyDrawing
LAYER MAP 3	DATATYPE 33 	801 	 LAYER VIACONDUMMYID 	 801 

// tfgdsmap 1104;0 viacon;noopc
LAYER MAP 3	DATATYPE 34 	802 	 LAYER VIACONNOOPC 	 802 

// tfgdsmap 2954;0 viacon;densityID
LAYER MAP 3	DATATYPE 36 	804 	 LAYER VIACONDENID 	 804 

// tfgdsmap 553;0 viacon;DoNotProteus
LAYER MAP 3	DATATYPE 37 	805 	 LAYER VIACONDNP 	 805 

// tfgdsmap 10563;0 viacon;nfmExclude
LAYER MAP 3	DATATYPE 46 	814 	 LAYER VIACONNFMEXCLUDE 	 814 

// tfgdsmap 690;0 viacon;keepGenAway
LAYER MAP 3	DATATYPE 51 	819 	 LAYER VIACONKGA 	 819 

// tfgdsmap 664;0 viacon;FeatureUnderTest
LAYER MAP 3	DATATYPE 52 	820 	 LAYER VIACONFUT 	 820 

// tfgdsmap 901;0 viacon;optmaskDraw
LAYER MAP 3	DATATYPE 55 	823 	 LAYER VIACONOPT 	 823 

// tfgdsmap 439;0 viacon;WingID
LAYER MAP 3	DATATYPE 60 	828 	 LAYER VIACONWING 	 828 

// tfgdsmap 440;0 viacon;NoWingID
LAYER MAP 3	DATATYPE 61 	829 	 LAYER VIACONNOWING 	 829 

// tfgdsmap 1318;0 viacon;fillerID
LAYER MAP 3	DATATYPE 65 	833 	 LAYER VIACONFILLID 	 833 

// tfgdsmap 1741;0 viacon;phase
LAYER MAP 3	DATATYPE 66 	834 	 LAYER VIACONPHASE 	 834 

// tfgdsmap 1742;0 viacon;chrome
LAYER MAP 3	DATATYPE 67 	835 	 LAYER VIACONCHROME 	 835 

// tfgdsmap 10832;0 viacon;SRAFplus
LAYER MAP 3	DATATYPE 72 	840 	 LAYER VCNSRAFPLUS 	 840 

// tfgdsmap 11063;0 viacon;SRAFminus
LAYER MAP 3	DATATYPE 73 	841 	 LAYER VCNSRAFMINUS 	 841 

// tfgdsmap 6635;0 viacon;SDC
LAYER MAP 3	DATATYPE 76 	844 	 LAYER VIACONSDC 	 844 

// tfgdsmap 6964;0 viacon;fillBlockage
LAYER MAP 3	DATATYPE 93 	861 	 LAYER VCNFILLKOR 	 861 

// tfgdsmap 3039;0 viacon;metroCell
LAYER MAP 3	DATATYPE 96 	864 	 LAYER VIACONMETROCELL 	 864 

// tfgdsmap 2408;0 viacon;tsdrRegion
LAYER MAP 3	DATATYPE 98 	866 	 LAYER VIACONTSDRREGION 	 866 

// tfgdsmap 2409;0 viacon;tsdr2sdr
LAYER MAP 3	DATATYPE 99 	867 	 LAYER VIACONTSDR2SDR 	 867 

// tfgdsmap 2410;0 viacon;g1pitchID
LAYER MAP 3	DATATYPE 114 	882 	 LAYER VIACONG1PITCHID 	 882 

// tfgdsmap 2411;0 viacon;g2pitchID
LAYER MAP 3	DATATYPE 115 	883 	 LAYER VIACONG2PITCHID 	 883 

// tfgdsmap 2412;0 viacon;g3pitchID
LAYER MAP 3	DATATYPE 116 	884 	 LAYER VIACONG3PITCHID 	 884 

// tfgdsmap 2413;0 viacon;g4pitchID
LAYER MAP 3	DATATYPE 117 	885 	 LAYER VIACONG4PITCHID 	 885 

// tfgdsmap 2414;0 viacon;g5pitchID
LAYER MAP 3	DATATYPE 118 	886 	 LAYER VIACONG5PITCHID 	 886 

// tfgdsmap 2863;0 viacon;g6pitchID
LAYER MAP 3	DATATYPE 119 	887 	 LAYER VIACONG6PITCHID 	 887 

// tfgdsmap 1338;0 viacon;STD
LAYER MAP 3	DATATYPE 130 	898 	 LAYER VIACONSTD 	 898 

// tfgdsmap 1339;0 viacon;TARG1
LAYER MAP 3	DATATYPE 131 	899 	 LAYER VIACONTARG1 	 899 

// tfgdsmap 1340;0 viacon;TARG2
LAYER MAP 3	DATATYPE 132 	900 	 LAYER VIACONTARG2 	 900 

// tfgdsmap 1341;0 viacon;TARG3
LAYER MAP 3	DATATYPE 133 	901 	 LAYER VIACONTARG3 	 901 

// tfgdsmap 2864;0 viacon;g7pitchID
LAYER MAP 3	DATATYPE 138 	906 	 LAYER VIACONG7PITCHID 	 906 

// tfgdsmap 3620;0 viacon;noFDR
LAYER MAP 3	DATATYPE 150 	918 	 LAYER VIACONNOFDR 	 918 

// tfgdsmap 3040;0 viacon;cplpi
LAYER MAP 3	DATATYPE 168 	936 	 LAYER VIACONCPLPI 	 936 

// tfgdsmap 3041;0 viacon;cplcr
LAYER MAP 3	DATATYPE 169 	937 	 LAYER VIACONCPLCR 	 937 

// tfgdsmap 3042;0 viacon;g8pitchID
LAYER MAP 3	DATATYPE 170 	938 	 LAYER VIACONG8PITCHID 	 938 

// tfgdsmap 3043;0 viacon;g9pitchID
LAYER MAP 3	DATATYPE 171 	939 	 LAYER VIACONG9PITCHID 	 939 

// tfgdsmap 3044;0 viacon;g10pitchID
LAYER MAP 3	DATATYPE 172 	940 	 LAYER VIACONG10PITCHID 	 940 

// tfgdsmap 3947;0 viacon;fillerIgnore
LAYER MAP 3	DATATYPE 226 	994 	 LAYER VCNFILLERIGNORE 	 994 

// tfgdsmap 10106;0 viacon;altSwitchID
LAYER MAP 3	DATATYPE 241 	1009 	 LAYER VIACONALTSWITCHID 	 1009 

// tfgdsmap 10081;0 viacon;switchID
LAYER MAP 3	DATATYPE 242 	1010 	 LAYER VIACONSWITCHID 	 1010 

// tfgdsmap 4019;0 viacon;dummyFill
LAYER MAP 3	DATATYPE 250 	1018 	 LAYER VIACONDUMMYFILL 	 1018 

// tfgdsmap 7598;0 viacon;actFill
LAYER MAP 3	DATATYPE 251 	1019 	 LAYER VCNACTFILL 	 1019 

// tfgdsmap 6192;0 viacon;trFill
LAYER MAP 3	DATATYPE 252 	1020 	 LAYER VIACONTRFILL 	 1020 

// tfgdsmap 5271;0 viacon;usr1
LAYER MAP 3	DATATYPE 255 	1023 	 LAYER USER3 	 1023 

// tfgdsmap 4;0 metal1;maskDrawing
LAYER MAP 4	DATATYPE 0 	1024 	 LAYER METAL1DRAWN 	 1024 

// tfgdsmap 607;0 metal1;keepout
LAYER MAP 4	DATATYPE 1 	1025 	 LAYER METAL1KOR 	 1025 

// tfgdsmap 301;0 metal1;portDrawing
LAYER MAP 4	DATATYPE 2 	1026 	 LAYER MET1PORT 	 1026 

// tfgdsmap 401;0 metal1;zoneDrawing
LAYER MAP 4	DATATYPE 3 	1027 	 LAYER MET1ZONE 	 1027 

// tfgdsmap 351;0 metal1;resDrawing
LAYER MAP 4	DATATYPE 4 	1028 	 LAYER MET1RESID 	 1028 

// tfgdsmap 1100;0 metal1;BCIDblockage
LAYER MAP 4	DATATYPE 6 	1030 	 LAYER MET1BCIDKOR 	 1030 

// tfgdsmap 2821;0 metal1;phantom
LAYER MAP 4	DATATYPE 11 	1035 	 LAYER METAL1P 	 1035 

// tfgdsmap 4967;0 metal1;TccIDBitCell
LAYER MAP 4	DATATYPE 13 	1037 	 LAYER METB1TCCIDBITCELL 	 1037 

// tfgdsmap 2950;0 metal1;reservedPurpose3
LAYER MAP 4	DATATYPE 15 	1039 	 LAYER METAL1OPCID 	 1039 

// tfgdsmap 44;0 PRlm1pin;APRannotation
LAYER MAP 4	DATATYPE 16 	1040 	 LAYER PRLM1PIN 	 1040 

// tfgdsmap 42;0 PRrm1pin;APRannotation
LAYER MAP 4	DATATYPE 17 	1041 	 LAYER PRRM1PIN 	 1041 

// tfgdsmap 104;0 metal1;frameDrawing
LAYER MAP 4	DATATYPE 19 	1043 	 LAYER MET1FRAME 	 1043 

// tfgdsmap 7819;0 metal1;critical
LAYER MAP 4	DATATYPE 21 	1045 	 LAYER METAL1CRITICALID 	 1045 

// tfgdsmap 150;0 metal1;dummyDrawing
LAYER MAP 4	DATATYPE 33 	1057 	 LAYER METAL1DUMMYID 	 1057 

// tfgdsmap 2955;0 metal1;densityID
LAYER MAP 4	DATATYPE 36 	1060 	 LAYER METAL1DENID 	 1060 

// tfgdsmap 554;0 metal1;DoNotProteus
LAYER MAP 4	DATATYPE 37 	1061 	 LAYER METAL1DNP 	 1061 

// tfgdsmap 635;0 metal1;needTermCells
LAYER MAP 4	DATATYPE 40 	1064 	 LAYER M1NEEDTERMCELLS 	 1064 

// tfgdsmap 3045;0 metal1;icvsDebug
LAYER MAP 4	DATATYPE 41 	1065 	 LAYER EDRAMFUSEID 	 1065 

// tfgdsmap 1772;0 metal1;XLLpitchID
LAYER MAP 4	DATATYPE 43 	1067 	 LAYER M1X 	 1067 

// tfgdsmap 1773;0 metal1;XLLGS
LAYER MAP 4	DATATYPE 44 	1068 	 LAYER M1XGS 	 1068 

// tfgdsmap 636;0 metal1;keepAwayTermCells
LAYER MAP 4	DATATYPE 45 	1069 	 LAYER M1KEEPAWAYTERMCELLS 	 1069 

// tfgdsmap 10564;0 metal1;nfmExclude
LAYER MAP 4	DATATYPE 46 	1070 	 LAYER MET1NFMEXCLUDE 	 1070 

// tfgdsmap 208;0 metal1;keepGenAway
LAYER MAP 4	DATATYPE 51 	1075 	 LAYER METAL1KGA 	 1075 

// tfgdsmap 90;0 metal1;FeatureUnderTest
LAYER MAP 4	DATATYPE 52 	1076 	 LAYER METAL1FUT 	 1076 

// tfgdsmap 227;0 metal1;optmaskDraw
LAYER MAP 4	DATATYPE 55 	1079 	 LAYER MET1OPT 	 1079 

// tfgdsmap 1666;0 metal1;GridShift
LAYER MAP 4	DATATYPE 57 	1081 	 LAYER MET1GRIDSHIFT 	 1081 

// tfgdsmap 6900;0 metal1;allowOTC
LAYER MAP 4	DATATYPE 58 	1082 	 LAYER METB1ALLOWOTC 	 1082 

// tfgdsmap 1304;0 metal1;fillerID
LAYER MAP 4	DATATYPE 65 	1089 	 LAYER METAL1FILLID 	 1089 

// tfgdsmap 3046;0 metal1;grating
LAYER MAP 4	DATATYPE 70 	1094 	 LAYER METAL1GRATING 	 1094 

// tfgdsmap 3047;0 metal1;gratingFr
LAYER MAP 4	DATATYPE 71 	1095 	 LAYER METAL1GRATINGFRAME 	 1095 

// tfgdsmap 10833;0 metal1;SRAFplus
LAYER MAP 4	DATATYPE 72 	1096 	 LAYER METB1SRAFPLUS 	 1096 

// tfgdsmap 11064;0 metal1;SRAFminus
LAYER MAP 4	DATATYPE 73 	1097 	 LAYER METB1SRAFMINUS 	 1097 

// tfgdsmap 3048;0 metal1;plug
LAYER MAP 4	DATATYPE 74 	1098 	 LAYER METAL1PLUG 	 1098 

// tfgdsmap 3049;0 metal1;plugFr
LAYER MAP 4	DATATYPE 75 	1099 	 LAYER METAL1PLUGFRAME 	 1099 

// tfgdsmap 6637;0 metal1;SDC
LAYER MAP 4	DATATYPE 76 	1100 	 LAYER METAL1SDC 	 1100 

// tfgdsmap 9038;0 metal1;hvid
LAYER MAP 4	DATATYPE 81 	1105 	 LAYER MET1HVID 	 1105 

// tfgdsmap 9039;0 metal1;ehvid
LAYER MAP 4	DATATYPE 82 	1106 	 LAYER MET1EHVID 	 1106 

// tfgdsmap 9040;0 metal1;uhvid
LAYER MAP 4	DATATYPE 83 	1107 	 LAYER MET1UHVID 	 1107 

// tfgdsmap 9108;0 metal1;fillGuide
LAYER MAP 4	DATATYPE 84 	1108 	 LAYER MET1FILLGUIDE 	 1108 

// tfgdsmap 9109;0 metal1;fillCut
LAYER MAP 4	DATATYPE 85 	1109 	 LAYER MET1FILLCUT 	 1109 

// tfgdsmap 6965;0 metal1;fillBlockage
LAYER MAP 4	DATATYPE 93 	1117 	 LAYER METB1FILLKOR 	 1117 

// tfgdsmap 3050;0 metal1;metroCell
LAYER MAP 4	DATATYPE 96 	1120 	 LAYER METAL1METROCELL 	 1120 

// tfgdsmap 829;0 metal1;P70DMET1PITCHID
LAYER MAP 4	DATATYPE 97 	1121 	 LAYER P70DMET1PITCHID 	 1121 

// tfgdsmap 2415;0 metal1;tsdrRegion
LAYER MAP 4	DATATYPE 98 	1122 	 LAYER METAL1TSDRREGION 	 1122 

// tfgdsmap 2416;0 metal1;tsdr2sdr
LAYER MAP 4	DATATYPE 99 	1123 	 LAYER METAL1TSDR2SDR 	 1123 

// tfgdsmap 8469;0 metal1;eco
LAYER MAP 4	DATATYPE 101 	1125 	 LAYER METB1ECOID 	 1125 

// tfgdsmap 11368;0 metal1;haloID
LAYER MAP 4	DATATYPE 106 	1130 	 LAYER METAL1HALOID 	 1130 

// tfgdsmap 2154;0 metal1;devtermID1
LAYER MAP 4	DATATYPE 110 	1134 	 LAYER MET1TERMID1 	 1134 

// tfgdsmap 2417;0 metal1;g1pitchID
LAYER MAP 4	DATATYPE 114 	1138 	 LAYER METAL1G1PITCHID 	 1138 

// tfgdsmap 2418;0 metal1;g2pitchID
LAYER MAP 4	DATATYPE 115 	1139 	 LAYER METAL1G2PITCHID 	 1139 

// tfgdsmap 2419;0 metal1;g3pitchID
LAYER MAP 4	DATATYPE 116 	1140 	 LAYER METAL1G3PITCHID 	 1140 

// tfgdsmap 2420;0 metal1;g4pitchID
LAYER MAP 4	DATATYPE 117 	1141 	 LAYER METAL1G4PITCHID 	 1141 

// tfgdsmap 2421;0 metal1;g5pitchID
LAYER MAP 4	DATATYPE 118 	1142 	 LAYER METAL1G5PITCHID 	 1142 

// tfgdsmap 2865;0 metal1;g6pitchID
LAYER MAP 4	DATATYPE 119 	1143 	 LAYER METAL1G6PITCHID 	 1143 

// tfgdsmap 2155;0 metal1;devtermID2
LAYER MAP 4	DATATYPE 121 	1145 	 LAYER MET1TERMID2 	 1145 

// tfgdsmap 2156;0 metal1;devtermID3
LAYER MAP 4	DATATYPE 122 	1146 	 LAYER MET1TERMID3 	 1146 

// tfgdsmap 2157;0 metal1;devtermID4
LAYER MAP 4	DATATYPE 123 	1147 	 LAYER MET1TERMID4 	 1147 

// tfgdsmap 1342;0 metal1;STD
LAYER MAP 4	DATATYPE 130 	1154 	 LAYER METAL1STD 	 1154 

// tfgdsmap 1343;0 metal1;TARG1
LAYER MAP 4	DATATYPE 131 	1155 	 LAYER METAL1TARG1 	 1155 

// tfgdsmap 1344;0 metal1;TARG2
LAYER MAP 4	DATATYPE 132 	1156 	 LAYER METAL1TARG2 	 1156 

// tfgdsmap 1345;0 metal1;TARG3
LAYER MAP 4	DATATYPE 133 	1157 	 LAYER METAL1TARG3 	 1157 

// tfgdsmap 1905;0 metal1;backBone
LAYER MAP 4	DATATYPE 135 	1159 	 LAYER M1BID 	 1159 

// tfgdsmap 2866;0 metal1;g7pitchID
LAYER MAP 4	DATATYPE 138 	1162 	 LAYER METAL1G7PITCHID 	 1162 

// tfgdsmap 3621;0 metal1;noFDR
LAYER MAP 4	DATATYPE 150 	1174 	 LAYER METAL1NOFDR 	 1174 

// tfgdsmap 3051;0 metal1;g8pitchID
LAYER MAP 4	DATATYPE 170 	1194 	 LAYER METAL1G8PITCHID 	 1194 

// tfgdsmap 3052;0 metal1;g9pitchID
LAYER MAP 4	DATATYPE 171 	1195 	 LAYER METAL1G9PITCHID 	 1195 

// tfgdsmap 3053;0 metal1;g10pitchID
LAYER MAP 4	DATATYPE 172 	1196 	 LAYER METAL1G10PITCHID 	 1196 

// tfgdsmap 3948;0 metal1;fillerIgnore
LAYER MAP 4	DATATYPE 226 	1250 	 LAYER M1FILLERIGNORE 	 1250 

// tfgdsmap 4004;0 metal1;fillerExtend
LAYER MAP 4	DATATYPE 227 	1251 	 LAYER M1FILLEREXTND 	 1251 

// tfgdsmap 11292;0 metal1;noOPCDFM
LAYER MAP 4	DATATYPE 237 	1261 	 LAYER METB1NOOPCDFM 	 1261 

// tfgdsmap 7996;0 metal1;rcStop
LAYER MAP 4	DATATYPE 239 	1263 	 LAYER MET1RCSTOP 	 1263 

// tfgdsmap 8998;0 metal1;rcStart
LAYER MAP 4	DATATYPE 240 	1264 	 LAYER MET1RCSTART 	 1264 

// tfgdsmap 9023;0 metal1;altSwitchID
LAYER MAP 4	DATATYPE 241 	1265 	 LAYER MET1ALTSWITCHID 	 1265 

// tfgdsmap 10204;0 metal1;switchID
LAYER MAP 4	DATATYPE 242 	1266 	 LAYER MET1SWITCHID 	 1266 

// tfgdsmap 10218;0 metal1;aliasID
LAYER MAP 4	DATATYPE 243 	1267 	 LAYER MET1ALIASID 	 1267 

// tfgdsmap 4020;0 metal1;dummyFill
LAYER MAP 4	DATATYPE 250 	1274 	 LAYER METAL1DUMMYFILL 	 1274 

// tfgdsmap 7599;0 metal1;actFill
LAYER MAP 4	DATATYPE 251 	1275 	 LAYER METB1ACTFILL 	 1275 

// tfgdsmap 6193;0 metal1;trFill
LAYER MAP 4	DATATYPE 252 	1276 	 LAYER METAL1TRFILL 	 1276 

// tfgdsmap 5272;0 metal1;usr1
LAYER MAP 4	DATATYPE 255 	1279 	 LAYER USER4 	 1279 

// tfgdsmap 181;0 diffcon;maskDrawing
LAYER MAP 5	DATATYPE 0 	1280 	 LAYER DIFFCONDRAWN 	 1280 

// tfgdsmap 604;0 diffcon;keepout
LAYER MAP 5	DATATYPE 1 	1281 	 LAYER DIFFCONKOR 	 1281 

// tfgdsmap 297;0 diffcon;portDrawing
LAYER MAP 5	DATATYPE 2 	1282 	 LAYER DIFFCONPORT 	 1282 

// tfgdsmap 295;0 diffcon;zoneDrawing
LAYER MAP 5	DATATYPE 3 	1283 	 LAYER DIFFCONZONE 	 1283 

// tfgdsmap 349;0 diffcon;resDrawing
LAYER MAP 5	DATATYPE 4 	1284 	 LAYER DIFFCONRESID 	 1284 

// tfgdsmap 869;0 diffcon;frameOnly
LAYER MAP 5	DATATYPE 7 	1287 	 LAYER TCNOPC_OGDID 	 1287 

// tfgdsmap 4968;0 diffcon;TccIDBitCell
LAYER MAP 5	DATATYPE 13 	1293 	 LAYER DIFFCONTCCIDBITCELL 	 1293 

// tfgdsmap 182;0 diffcon;frameDrawing
LAYER MAP 5	DATATYPE 19 	1299 	 LAYER DIFFCONFRAME 	 1299 

// tfgdsmap 7820;0 diffcon;critical
LAYER MAP 5	DATATYPE 21 	1301 	 LAYER DIFFCONCRITICALID 	 1301 

// tfgdsmap 1300;0 diffcon;drawing3
LAYER MAP 5	DATATYPE 22 	1302 	 LAYER TCNLEID 	 1302 

// tfgdsmap 6884;0 diffcon;cprID2
LAYER MAP 5	DATATYPE 24 	1304 	 LAYER DIFFCONCPRID2 	 1304 

// tfgdsmap 935;0 diffcon;tcnDelete
LAYER MAP 5	DATATYPE 30 	1310 	 LAYER TCNDELETE 	 1310 

// tfgdsmap 936;0 diffcon;tc2Delete
LAYER MAP 5	DATATYPE 31 	1311 	 LAYER TC2DELETE 	 1311 

// tfgdsmap 6868;0 diffcon;cprID
LAYER MAP 5	DATATYPE 32 	1312 	 LAYER DIFFCONCPRID 	 1312 

// tfgdsmap 2812;0 diffcon;dummyDrawing
LAYER MAP 5	DATATYPE 33 	1313 	 LAYER DIFFCONDUMMYID 	 1313 

// tfgdsmap 2956;0 diffcon;densityID
LAYER MAP 5	DATATYPE 36 	1316 	 LAYER DIFFCONDENID 	 1316 

// tfgdsmap 555;0 diffcon;DoNotProteus
LAYER MAP 5	DATATYPE 37 	1317 	 LAYER DIFFCONDNP 	 1317 

// tfgdsmap 993;0 diffcon;keepGenAway
LAYER MAP 5	DATATYPE 51 	1331 	 LAYER DIFFCONKGA 	 1331 

// tfgdsmap 647;0 diffcon;reservedPurpose0
LAYER MAP 5	DATATYPE 54 	1334 	 LAYER TCN2 	 1334 

// tfgdsmap 676;0 diffcon;optmaskDraw
LAYER MAP 5	DATATYPE 55 	1335 	 LAYER TCN1 	 1335 

// tfgdsmap 678;0 diffcon;drawing1
LAYER MAP 5	DATATYPE 56 	1336 	 LAYER TCN1FRAME 	 1336 

// tfgdsmap 700;0 diffcon;GridShift
LAYER MAP 5	DATATYPE 57 	1337 	 LAYER TCNGRIDSHIFT 	 1337 

// tfgdsmap 8201;0 diffcon;reservedPurpose10
LAYER MAP 5	DATATYPE 58 	1338 	 LAYER DIFFCONSRAF 	 1338 

// tfgdsmap 625;0 diffcon;DualTCNID
LAYER MAP 5	DATATYPE 59 	1339 	 LAYER DUALTCNID 	 1339 

// tfgdsmap 677;0 diffcon;optframeDraw
LAYER MAP 5	DATATYPE 60 	1340 	 LAYER STACKEDTCNFG 	 1340 

// tfgdsmap 641;0 diffcon;LogicTCNgridshiftID
LAYER MAP 5	DATATYPE 61 	1341 	 LAYER LOGICTCNGRIDSHIFTID 	 1341 

// tfgdsmap 642;0 diffcon;AnalogTCNgridshiftID
LAYER MAP 5	DATATYPE 62 	1342 	 LAYER ANALAOGTCNGRIDSHIFTID 	 1342 

// tfgdsmap 643;0 diffcon;Alt1TCNgridshiftID
LAYER MAP 5	DATATYPE 63 	1343 	 LAYER ALT1TCNGRIDSHIFTID 	 1343 

// tfgdsmap 644;0 diffcon;Alt2TCNgridshiftID
LAYER MAP 5	DATATYPE 64 	1344 	 LAYER ALT2TCNGRIDSHIFTID 	 1344 

// tfgdsmap 1305;0 diffcon;fillerID
LAYER MAP 5	DATATYPE 65 	1345 	 LAYER DIFFCONFILLID 	 1345 

// tfgdsmap 648;0 diffcon;reservedPurpose1
LAYER MAP 5	DATATYPE 67 	1347 	 LAYER TCN2FRAME 	 1347 

// tfgdsmap 3054;0 diffcon;grating
LAYER MAP 5	DATATYPE 70 	1350 	 LAYER DIFFCONGRATING 	 1350 

// tfgdsmap 3055;0 diffcon;gratingFr
LAYER MAP 5	DATATYPE 71 	1351 	 LAYER DIFFCONGRATINGFRAME 	 1351 

// tfgdsmap 10834;0 diffcon;SRAFplus
LAYER MAP 5	DATATYPE 72 	1352 	 LAYER DIFFCONSRAFPLUS 	 1352 

// tfgdsmap 11065;0 diffcon;SRAFminus
LAYER MAP 5	DATATYPE 73 	1353 	 LAYER DIFFCONSRAFMINUS 	 1353 

// tfgdsmap 3056;0 diffcon;plug
LAYER MAP 5	DATATYPE 74 	1354 	 LAYER DIFFCONPLUG 	 1354 

// tfgdsmap 3057;0 diffcon;plugFr
LAYER MAP 5	DATATYPE 75 	1355 	 LAYER DIFFCONPLUGFRAME 	 1355 

// tfgdsmap 6638;0 diffcon;SDC
LAYER MAP 5	DATATYPE 76 	1356 	 LAYER DIFFCONSDC 	 1356 

// tfgdsmap 9080;0 diffcon;hvid
LAYER MAP 5	DATATYPE 81 	1361 	 LAYER DIFFCONHVID 	 1361 

// tfgdsmap 9081;0 diffcon;ehvid
LAYER MAP 5	DATATYPE 82 	1362 	 LAYER DIFFCONEHVID 	 1362 

// tfgdsmap 9082;0 diffcon;uhvid
LAYER MAP 5	DATATYPE 83 	1363 	 LAYER DIFFCONUHVID 	 1363 

// tfgdsmap 6966;0 diffcon;fillBlockage
LAYER MAP 5	DATATYPE 93 	1373 	 LAYER DIFFCONFILLKOR 	 1373 

// tfgdsmap 3058;0 diffcon;metroCell
LAYER MAP 5	DATATYPE 96 	1376 	 LAYER DIFFCONMETROCELL 	 1376 

// tfgdsmap 2422;0 diffcon;tsdrRegion
LAYER MAP 5	DATATYPE 98 	1378 	 LAYER DIFFCONTSDRREGION 	 1378 

// tfgdsmap 2423;0 diffcon;tsdr2sdr
LAYER MAP 5	DATATYPE 99 	1379 	 LAYER DIFFCONTSDR2SDR 	 1379 

// tfgdsmap 2250;0 diffcon;devtermID1
LAYER MAP 5	DATATYPE 110 	1390 	 LAYER DCTERMID1 	 1390 

// tfgdsmap 2424;0 diffcon;g1pitchID
LAYER MAP 5	DATATYPE 114 	1394 	 LAYER DIFFCONG1PITCHID 	 1394 

// tfgdsmap 2425;0 diffcon;g2pitchID
LAYER MAP 5	DATATYPE 115 	1395 	 LAYER DIFFCONG2PITCHID 	 1395 

// tfgdsmap 2426;0 diffcon;g3pitchID
LAYER MAP 5	DATATYPE 116 	1396 	 LAYER DIFFCONG3PITCHID 	 1396 

// tfgdsmap 2427;0 diffcon;g4pitchID
LAYER MAP 5	DATATYPE 117 	1397 	 LAYER DIFFCONG4PITCHID 	 1397 

// tfgdsmap 2428;0 diffcon;g5pitchID
LAYER MAP 5	DATATYPE 118 	1398 	 LAYER DIFFCONG5PITCHID 	 1398 

// tfgdsmap 2867;0 diffcon;g6pitchID
LAYER MAP 5	DATATYPE 119 	1399 	 LAYER DIFFCONG6PITCHID 	 1399 

// tfgdsmap 2251;0 diffcon;devtermID2
LAYER MAP 5	DATATYPE 121 	1401 	 LAYER DCTERMID2 	 1401 

// tfgdsmap 2252;0 diffcon;devtermID3
LAYER MAP 5	DATATYPE 122 	1402 	 LAYER DCTERMID3 	 1402 

// tfgdsmap 2253;0 diffcon;devtermID4
LAYER MAP 5	DATATYPE 123 	1403 	 LAYER DCTERMID4 	 1403 

// tfgdsmap 1346;0 diffcon;STD
LAYER MAP 5	DATATYPE 130 	1410 	 LAYER DIFFCONSTD 	 1410 

// tfgdsmap 1347;0 diffcon;TARG1
LAYER MAP 5	DATATYPE 131 	1411 	 LAYER DIFFCONTARG1 	 1411 

// tfgdsmap 1348;0 diffcon;TARG2
LAYER MAP 5	DATATYPE 132 	1412 	 LAYER DIFFCONTARG2 	 1412 

// tfgdsmap 1349;0 diffcon;TARG3
LAYER MAP 5	DATATYPE 133 	1413 	 LAYER DIFFCONTARG3 	 1413 

// tfgdsmap 2868;0 diffcon;g7pitchID
LAYER MAP 5	DATATYPE 138 	1418 	 LAYER DIFFCONG7PITCHID 	 1418 

// tfgdsmap 3622;0 diffcon;noFDR
LAYER MAP 5	DATATYPE 150 	1430 	 LAYER DIFFCONNOFDR 	 1430 

// tfgdsmap 3059;0 diffcon;g8pitchID
LAYER MAP 5	DATATYPE 170 	1450 	 LAYER DIFFCONG8PITCHID 	 1450 

// tfgdsmap 3060;0 diffcon;g9pitchID
LAYER MAP 5	DATATYPE 171 	1451 	 LAYER DIFFCONG9PITCHID 	 1451 

// tfgdsmap 3061;0 diffcon;g10pitchID
LAYER MAP 5	DATATYPE 172 	1452 	 LAYER DIFFCONG10PITCHID 	 1452 

// tfgdsmap 3949;0 diffcon;fillerIgnore
LAYER MAP 5	DATATYPE 226 	1506 	 LAYER DIFFCONFILLERIGNORE 	 1506 

// tfgdsmap 4021;0 diffcon;dummyFill
LAYER MAP 5	DATATYPE 250 	1530 	 LAYER DIFFCONDUMMYFILL 	 1530 

// tfgdsmap 7600;0 diffcon;actFill
LAYER MAP 5	DATATYPE 251 	1531 	 LAYER DIFFCONACTFILL 	 1531 

// tfgdsmap 6194;0 diffcon;trFill
LAYER MAP 5	DATATYPE 252 	1532 	 LAYER DIFFCONTRFILL 	 1532 

// tfgdsmap 5273;0 diffcon;usr1
LAYER MAP 5	DATATYPE 255 	1535 	 LAYER USER5 	 1535 

// tfgdsmap 183;0 polycon;maskDrawing
LAYER MAP 6	DATATYPE 0 	1536 	 LAYER POLYCONDRAWN 	 1536 

// tfgdsmap 603;0 polycon;keepout
LAYER MAP 6	DATATYPE 1 	1537 	 LAYER POLYCONKOR 	 1537 

// tfgdsmap 296;0 polycon;portDrawing
LAYER MAP 6	DATATYPE 2 	1538 	 LAYER POLYCONPORT 	 1538 

// tfgdsmap 294;0 polycon;zoneDrawing
LAYER MAP 6	DATATYPE 3 	1539 	 LAYER POLYCONZONE 	 1539 

// tfgdsmap 350;0 polycon;resDrawing
LAYER MAP 6	DATATYPE 4 	1540 	 LAYER POLYCONRESID 	 1540 

// tfgdsmap 868;0 polycon;frameOnly
LAYER MAP 6	DATATYPE 7 	1543 	 LAYER GCNOPC_PGDID 	 1543 

// tfgdsmap 4969;0 polycon;TccIDBitCell
LAYER MAP 6	DATATYPE 13 	1549 	 LAYER POLYCONTCCIDBITCELL 	 1549 

// tfgdsmap 2951;0 polycon;reservedPurpose3
LAYER MAP 6	DATATYPE 15 	1551 	 LAYER POLYCONOPCID 	 1551 

// tfgdsmap 187;0 polycon;frameDrawing
LAYER MAP 6	DATATYPE 19 	1555 	 LAYER POLYCONFRAME 	 1555 

// tfgdsmap 7821;0 polycon;critical
LAYER MAP 6	DATATYPE 21 	1557 	 LAYER POLYCONCRITICALID 	 1557 

// tfgdsmap 3318;0 polycon;precisionResID
LAYER MAP 6	DATATYPE 32 	1568 	 LAYER POLYCONPRECISIONRESID 	 1568 

// tfgdsmap 2813;0 polycon;dummyDrawing
LAYER MAP 6	DATATYPE 33 	1569 	 LAYER POLYCONDUMMYID 	 1569 

// tfgdsmap 2957;0 polycon;densityID
LAYER MAP 6	DATATYPE 36 	1572 	 LAYER POLYCONDENID 	 1572 

// tfgdsmap 556;0 polycon;DoNotProteus
LAYER MAP 6	DATATYPE 37 	1573 	 LAYER POLYCONDNP 	 1573 

// tfgdsmap 994;0 polycon;keepGenAway
LAYER MAP 6	DATATYPE 51 	1587 	 LAYER POLYCONKGA 	 1587 

// tfgdsmap 649;0 polycon;FeatureUnderTest
LAYER MAP 6	DATATYPE 52 	1588 	 LAYER POLYCONFUT 	 1588 

// tfgdsmap 2796;0 polycon;reservedPurpose0
LAYER MAP 6	DATATYPE 54 	1590 	 LAYER GCN2MASK 	 1590 

// tfgdsmap 2797;0 polycon;optmaskDraw
LAYER MAP 6	DATATYPE 55 	1591 	 LAYER GCN2FRAME 	 1591 

// tfgdsmap 2798;0 polycon;drawing1
LAYER MAP 6	DATATYPE 56 	1592 	 LAYER GCN1MASK 	 1592 

// tfgdsmap 2799;0 polycon;GridShift
LAYER MAP 6	DATATYPE 57 	1593 	 LAYER GCNGRIDSHIFT 	 1593 

// tfgdsmap 2800;0 polycon;DualTCNID
LAYER MAP 6	DATATYPE 59 	1595 	 LAYER DUALGCNID 	 1595 

// tfgdsmap 2801;0 polycon;optframeDraw
LAYER MAP 6	DATATYPE 60 	1596 	 LAYER STACKEDGCNFG 	 1596 

// tfgdsmap 1306;0 polycon;fillerID
LAYER MAP 6	DATATYPE 65 	1601 	 LAYER POLYCONFILLID 	 1601 

// tfgdsmap 3062;0 polycon;grating
LAYER MAP 6	DATATYPE 70 	1606 	 LAYER POLYCONGRATING 	 1606 

// tfgdsmap 3063;0 polycon;gratingFr
LAYER MAP 6	DATATYPE 71 	1607 	 LAYER POLYCONGRATINGFRAME 	 1607 

// tfgdsmap 2802;0 polycon;splitmask1id
LAYER MAP 6	DATATYPE 72 	1608 	 LAYER GCNSPLITMASK1ID 	 1608 

// tfgdsmap 2803;0 polycon;splitmask2id
LAYER MAP 6	DATATYPE 73 	1609 	 LAYER GCNSPLITMASK2ID 	 1609 

// tfgdsmap 3064;0 polycon;plug
LAYER MAP 6	DATATYPE 74 	1610 	 LAYER POLYCONPLUG 	 1610 

// tfgdsmap 3065;0 polycon;plugFr
LAYER MAP 6	DATATYPE 75 	1611 	 LAYER POLYCONPLUGFRAME 	 1611 

// tfgdsmap 6639;0 polycon;SDC
LAYER MAP 6	DATATYPE 76 	1612 	 LAYER POLYCONSDC 	 1612 

// tfgdsmap 11301;0 polycon;SRAFplus
LAYER MAP 6	DATATYPE 78 	1614 	 LAYER POLYCONSRAFPLUS 	 1614 

// tfgdsmap 11302;0 polycon;SRAFminus
LAYER MAP 6	DATATYPE 79 	1615 	 LAYER POLYCONSRAFMINUS 	 1615 

// tfgdsmap 9101;0 polycon;hvid
LAYER MAP 6	DATATYPE 81 	1617 	 LAYER POLYCONHVID 	 1617 

// tfgdsmap 9102;0 polycon;ehvid
LAYER MAP 6	DATATYPE 82 	1618 	 LAYER POLYCONEHVID 	 1618 

// tfgdsmap 9103;0 polycon;uhvid
LAYER MAP 6	DATATYPE 83 	1619 	 LAYER POLYCONUHVID 	 1619 

// tfgdsmap 6967;0 polycon;fillBlockage
LAYER MAP 6	DATATYPE 93 	1629 	 LAYER POLYCONFILLKOR 	 1629 

// tfgdsmap 3066;0 polycon;metroCell
LAYER MAP 6	DATATYPE 96 	1632 	 LAYER POLYCONMETROCELL 	 1632 

// tfgdsmap 2429;0 polycon;tsdrRegion
LAYER MAP 6	DATATYPE 98 	1634 	 LAYER POLYCONTSDRREGION 	 1634 

// tfgdsmap 2430;0 polycon;tsdr2sdr
LAYER MAP 6	DATATYPE 99 	1635 	 LAYER POLYCONTSDR2SDR 	 1635 

// tfgdsmap 2246;0 polycon;devtermID1
LAYER MAP 6	DATATYPE 110 	1646 	 LAYER PCTERMID1 	 1646 

// tfgdsmap 2431;0 polycon;g1pitchID
LAYER MAP 6	DATATYPE 114 	1650 	 LAYER POLYCONG1PITCHID 	 1650 

// tfgdsmap 2432;0 polycon;g2pitchID
LAYER MAP 6	DATATYPE 115 	1651 	 LAYER POLYCONG2PITCHID 	 1651 

// tfgdsmap 2433;0 polycon;g3pitchID
LAYER MAP 6	DATATYPE 116 	1652 	 LAYER POLYCONG3PITCHID 	 1652 

// tfgdsmap 2434;0 polycon;g4pitchID
LAYER MAP 6	DATATYPE 117 	1653 	 LAYER POLYCONG4PITCHID 	 1653 

// tfgdsmap 2435;0 polycon;g5pitchID
LAYER MAP 6	DATATYPE 118 	1654 	 LAYER POLYCONG5PITCHID 	 1654 

// tfgdsmap 2869;0 polycon;g6pitchID
LAYER MAP 6	DATATYPE 119 	1655 	 LAYER POLYCONG6PITCHID 	 1655 

// tfgdsmap 2247;0 polycon;devtermID2
LAYER MAP 6	DATATYPE 121 	1657 	 LAYER PCTERMID2 	 1657 

// tfgdsmap 2248;0 polycon;devtermID3
LAYER MAP 6	DATATYPE 122 	1658 	 LAYER PCTERMID3 	 1658 

// tfgdsmap 2249;0 polycon;devtermID4
LAYER MAP 6	DATATYPE 123 	1659 	 LAYER PCTERMID4 	 1659 

// tfgdsmap 1350;0 polycon;STD
LAYER MAP 6	DATATYPE 130 	1666 	 LAYER POLYCONSTD 	 1666 

// tfgdsmap 1351;0 polycon;TARG1
LAYER MAP 6	DATATYPE 131 	1667 	 LAYER POLYCONTARG1 	 1667 

// tfgdsmap 1352;0 polycon;TARG2
LAYER MAP 6	DATATYPE 132 	1668 	 LAYER POLYCONTARG2 	 1668 

// tfgdsmap 1353;0 polycon;TARG3
LAYER MAP 6	DATATYPE 133 	1669 	 LAYER POLYCONTARG3 	 1669 

// tfgdsmap 2870;0 polycon;g7pitchID
LAYER MAP 6	DATATYPE 138 	1674 	 LAYER POLYCONG7PITCHID 	 1674 

// tfgdsmap 3623;0 polycon;noFDR
LAYER MAP 6	DATATYPE 150 	1686 	 LAYER POLYCONNOFDR 	 1686 

// tfgdsmap 3067;0 polycon;g8pitchID
LAYER MAP 6	DATATYPE 170 	1706 	 LAYER POLYCONG8PITCHID 	 1706 

// tfgdsmap 3068;0 polycon;g9pitchID
LAYER MAP 6	DATATYPE 171 	1707 	 LAYER POLYCONG9PITCHID 	 1707 

// tfgdsmap 3069;0 polycon;g10pitchID
LAYER MAP 6	DATATYPE 172 	1708 	 LAYER POLYCONG10PITCHID 	 1708 

// tfgdsmap 3950;0 polycon;fillerIgnore
LAYER MAP 6	DATATYPE 226 	1762 	 LAYER POLYCONFILLERIGNORE 	 1762 

// tfgdsmap 4022;0 polycon;dummyFill
LAYER MAP 6	DATATYPE 250 	1786 	 LAYER POLYCONDUMMYFILL 	 1786 

// tfgdsmap 7601;0 polycon;actFill
LAYER MAP 6	DATATYPE 251 	1787 	 LAYER POLYCONACTFILL 	 1787 

// tfgdsmap 6195;0 polycon;trFill
LAYER MAP 6	DATATYPE 252 	1788 	 LAYER POLYCONTRFILL 	 1788 

// tfgdsmap 5274;0 polycon;usr1
LAYER MAP 6	DATATYPE 255 	1791 	 LAYER USER6 	 1791 

// tfgdsmap 775;0 NTP;maskDrawing
LAYER MAP 7	DATATYPE 0 	1792 	 LAYER NTPDRAWN 	 1792 

// tfgdsmap 5097;0 NTP;keepout
LAYER MAP 7	DATATYPE 1 	1793 	 LAYER NTPKOR 	 1793 

// tfgdsmap 776;0 NTP;toSynDrawing
LAYER MAP 7	DATATYPE 18 	1810 	 LAYER NTPTG 	 1810 

// tfgdsmap 734;0 NTP;frameOnly
LAYER MAP 7	DATATYPE 53 	1845 	 LAYER NTPFO 	 1845 

// tfgdsmap 735;0 NTP;frameOnlyHole
LAYER MAP 7	DATATYPE 54 	1846 	 LAYER NTPFOH 	 1846 

// tfgdsmap 10835;0 NTP;SRAFplus
LAYER MAP 7	DATATYPE 72 	1864 	 LAYER NTPSRAFPLUS 	 1864 

// tfgdsmap 11066;0 NTP;SRAFminus
LAYER MAP 7	DATATYPE 73 	1865 	 LAYER NTPSRAFMINUS 	 1865 

// tfgdsmap 6650;0 NTP;SDC
LAYER MAP 7	DATATYPE 76 	1868 	 LAYER NTPSDC 	 1868 

// tfgdsmap 3514;0 NTP;metroCell
LAYER MAP 7	DATATYPE 96 	1888 	 LAYER NTPMETROCELL 	 1888 

// tfgdsmap 1354;0 NTP;STD
LAYER MAP 7	DATATYPE 130 	1922 	 LAYER NTPSTD 	 1922 

// tfgdsmap 1355;0 NTP;TARG1
LAYER MAP 7	DATATYPE 131 	1923 	 LAYER NTPTARG1 	 1923 

// tfgdsmap 1356;0 NTP;TARG2
LAYER MAP 7	DATATYPE 132 	1924 	 LAYER NTPTARG2 	 1924 

// tfgdsmap 1357;0 NTP;TARG3
LAYER MAP 7	DATATYPE 133 	1925 	 LAYER NTPTARG3 	 1925 

// tfgdsmap 3624;0 NTP;noFDR
LAYER MAP 7	DATATYPE 150 	1942 	 LAYER NTPNOFDR 	 1942 

// tfgdsmap 4077;0 NTP;dummyFill
LAYER MAP 7	DATATYPE 250 	2042 	 LAYER NTPDUMMYFILL 	 2042 

// tfgdsmap 7602;0 NTP;actFill
LAYER MAP 7	DATATYPE 251 	2043 	 LAYER NTPACTFILL 	 2043 

// tfgdsmap 6196;0 NTP;trFill
LAYER MAP 7	DATATYPE 252 	2044 	 LAYER NTPTRFILL 	 2044 

// tfgdsmap 5275;0 NTP;usr1
LAYER MAP 7	DATATYPE 255 	2047 	 LAYER USER7 	 2047 

// tfgdsmap 8;0 pdiff;maskDrawing
LAYER MAP 8	DATATYPE 0 	2048 	 LAYER PDIFFDRAWN 	 2048 

// tfgdsmap 602;0 pdiff;keepout
LAYER MAP 8	DATATYPE 1 	2049 	 LAYER PDIFFKOR 	 2049 

// tfgdsmap 299;0 pdiff;portDrawing
LAYER MAP 8	DATATYPE 2 	2050 	 LAYER PDIFFPORT 	 2050 

// tfgdsmap 399;0 pdiff;zoneDrawing
LAYER MAP 8	DATATYPE 3 	2051 	 LAYER PDIFFZONE 	 2051 

// tfgdsmap 4970;0 pdiff;TccIDBitCell
LAYER MAP 8	DATATYPE 13 	2061 	 LAYER PDIFFTCCIDBITCELL 	 2061 

// tfgdsmap 47;0 PRsubTap;APRannotation
LAYER MAP 8	DATATYPE 16 	2064 	 LAYER PRSUBTAPM 	 2064 

// tfgdsmap 7822;0 pdiff;critical
LAYER MAP 8	DATATYPE 21 	2069 	 LAYER PDIFFCRITICALID 	 2069 

// tfgdsmap 24;0 pdiff;dummyDrawing
LAYER MAP 8	DATATYPE 33 	2081 	 LAYER PDIFFDUMMYID 	 2081 

// tfgdsmap 2958;0 pdiff;densityID
LAYER MAP 8	DATATYPE 36 	2084 	 LAYER PDIFFDENID 	 2084 

// tfgdsmap 557;0 pdiff;DoNotProteus
LAYER MAP 8	DATATYPE 37 	2085 	 LAYER PDIFFDNP 	 2085 

// tfgdsmap 51;0 pdiff;keepGenAway
LAYER MAP 8	DATATYPE 51 	2099 	 LAYER PDIFFKGA 	 2099 

// tfgdsmap 1307;0 pdiff;fillerID
LAYER MAP 8	DATATYPE 65 	2113 	 LAYER PDIFFFILLID 	 2113 

// tfgdsmap 10836;0 pdiff;SRAFplus
LAYER MAP 8	DATATYPE 72 	2120 	 LAYER PDIFFSRAFPLUS 	 2120 

// tfgdsmap 11067;0 pdiff;SRAFminus
LAYER MAP 8	DATATYPE 73 	2121 	 LAYER PDIFFSRAFMINUS 	 2121 

// tfgdsmap 6651;0 pdiff;SDC
LAYER MAP 8	DATATYPE 76 	2124 	 LAYER PDIFFSDC 	 2124 

// tfgdsmap 6968;0 pdiff;fillBlockage
LAYER MAP 8	DATATYPE 93 	2141 	 LAYER PDIFFFILLKOR 	 2141 

// tfgdsmap 3515;0 pdiff;metroCell
LAYER MAP 8	DATATYPE 96 	2144 	 LAYER PDIFFMETROCELL 	 2144 

// tfgdsmap 1358;0 pdiff;STD
LAYER MAP 8	DATATYPE 130 	2178 	 LAYER PDIFFSTD 	 2178 

// tfgdsmap 1359;0 pdiff;TARG1
LAYER MAP 8	DATATYPE 131 	2179 	 LAYER PDIFFTARG1 	 2179 

// tfgdsmap 1360;0 pdiff;TARG2
LAYER MAP 8	DATATYPE 132 	2180 	 LAYER PDIFFTARG2 	 2180 

// tfgdsmap 1361;0 pdiff;TARG3
LAYER MAP 8	DATATYPE 133 	2181 	 LAYER PDIFFTARG3 	 2181 

// tfgdsmap 2395;0 pdiff;LUGuardRing
LAYER MAP 8	DATATYPE 134 	2182 	 LAYER PLUGUARDRING 	 2182 

// tfgdsmap 3625;0 pdiff;noFDR
LAYER MAP 8	DATATYPE 150 	2198 	 LAYER PDIFFNOFDR 	 2198 

// tfgdsmap 3951;0 pdiff;fillerIgnore
LAYER MAP 8	DATATYPE 226 	2274 	 LAYER PDIFFFILLERIGNORE 	 2274 

// tfgdsmap 4023;0 pdiff;dummyFill
LAYER MAP 8	DATATYPE 250 	2298 	 LAYER PDIFFDUMMYFILL 	 2298 

// tfgdsmap 7603;0 pdiff;actFill
LAYER MAP 8	DATATYPE 251 	2299 	 LAYER PDIFFACTFILL 	 2299 

// tfgdsmap 6197;0 pdiff;trFill
LAYER MAP 8	DATATYPE 252 	2300 	 LAYER PDIFFTRFILL 	 2300 

// tfgdsmap 5276;0 pdiff;usr1
LAYER MAP 8	DATATYPE 255 	2303 	 LAYER USER8 	 2303 

// tfgdsmap 8339;0 GCV;maskDrawing
LAYER MAP 9	DATATYPE 0 	2304 	 LAYER GCVDRAWN 	 2304 

// tfgdsmap 8340;0 GCV;keepout
LAYER MAP 9	DATATYPE 1 	2305 	 LAYER GCVKOR 	 2305 

// tfgdsmap 8537;0 GCV;colorDrawing
LAYER MAP 9	DATATYPE 3 	2307 	 LAYER GCVNOCOLOR 	 2307 

// tfgdsmap 8344;0 GCV;resDrawing
LAYER MAP 9	DATATYPE 4 	2308 	 LAYER GCVRESID 	 2308 

// tfgdsmap 8504;0 GCV;AlignMarkID
LAYER MAP 9	DATATYPE 5 	2309 	 LAYER GCVALIGNMARK 	 2309 

// tfgdsmap 8345;0 GCV;frameOnly
LAYER MAP 9	DATATYPE 7 	2311 	 LAYER GCVFO 	 2311 

// tfgdsmap 8506;0 GCV;APRannotation
LAYER MAP 9	DATATYPE 8 	2312 	 LAYER GCVVIRTUAL 	 2312 

// tfgdsmap 8346;0 GCV;MECID
LAYER MAP 9	DATATYPE 12 	2316 	 LAYER GCVMECID 	 2316 

// tfgdsmap 8347;0 GCV;TccIDBitCell
LAYER MAP 9	DATATYPE 13 	2317 	 LAYER GCVTCCIDBITCELL 	 2317 

// tfgdsmap 8348;0 GCV;reservedPurpose3
LAYER MAP 9	DATATYPE 15 	2319 	 LAYER GCVRP3 	 2319 

// tfgdsmap 8507;0 GCV;toSynDrawing
LAYER MAP 9	DATATYPE 17 	2321 	 LAYER TRENCHGCV_ID 	 2321 

// tfgdsmap 223;0 nBlock;toSynDrawing
LAYER MAP 9	DATATYPE 18 	2322 	 LAYER NBLOCK 	 2322 

// tfgdsmap 8349;0 GCV;frameDrawing
LAYER MAP 9	DATATYPE 19 	2323 	 LAYER GCVFRAME 	 2323 

// tfgdsmap 8508;0 GCV;critical
LAYER MAP 9	DATATYPE 21 	2325 	 LAYER GCVCRITICALID 	 2325 

// tfgdsmap 8350;0 GCV;dummyDrawing
LAYER MAP 9	DATATYPE 33 	2337 	 LAYER GCVDUMMYID 	 2337 

// tfgdsmap 8509;0 GCV;noopc
LAYER MAP 9	DATATYPE 34 	2338 	 LAYER GCVNOOPC 	 2338 

// tfgdsmap 8351;0 GCV;densityID
LAYER MAP 9	DATATYPE 36 	2340 	 LAYER GCVDENID 	 2340 

// tfgdsmap 8352;0 GCV;DoNotProteus
LAYER MAP 9	DATATYPE 37 	2341 	 LAYER GCVDNP 	 2341 

// tfgdsmap 8353;0 GCV;keepGenAway
LAYER MAP 9	DATATYPE 51 	2355 	 LAYER GCVKGA 	 2355 

// tfgdsmap 8354;0 GCV;FeatureUnderTest
LAYER MAP 9	DATATYPE 52 	2356 	 LAYER GCVFUT 	 2356 

// tfgdsmap 8510;0 GCV;optmaskDraw
LAYER MAP 9	DATATYPE 55 	2359 	 LAYER GCVOPT 	 2359 

// tfgdsmap 8512;0 GCV;WingID
LAYER MAP 9	DATATYPE 60 	2364 	 LAYER GCVWING 	 2364 

// tfgdsmap 8513;0 GCV;NoWingID
LAYER MAP 9	DATATYPE 61 	2365 	 LAYER GCVNOWING 	 2365 

// tfgdsmap 8355;0 GCV;fillerID
LAYER MAP 9	DATATYPE 65 	2369 	 LAYER GCVFILLID 	 2369 

// tfgdsmap 8514;0 GCV;phase
LAYER MAP 9	DATATYPE 66 	2370 	 LAYER GCVPHASE 	 2370 

// tfgdsmap 8515;0 GCV;chrome
LAYER MAP 9	DATATYPE 67 	2371 	 LAYER GCVCHROME 	 2371 

// tfgdsmap 8516;0 GCV;donotphaseid
LAYER MAP 9	DATATYPE 69 	2373 	 LAYER GCVDONOTPHASEID 	 2373 

// tfgdsmap 10837;0 GCV;SRAFplus
LAYER MAP 9	DATATYPE 72 	2376 	 LAYER GCVSRAFPLUS 	 2376 

// tfgdsmap 11068;0 GCV;SRAFminus
LAYER MAP 9	DATATYPE 73 	2377 	 LAYER GCVSRAFMINUS 	 2377 

// tfgdsmap 8517;0 GCV;SDC
LAYER MAP 9	DATATYPE 76 	2380 	 LAYER GCVSDC 	 2380 

// tfgdsmap 8518;0 GCV;metroCell
LAYER MAP 9	DATATYPE 96 	2400 	 LAYER GCVMETROCELL 	 2400 

// tfgdsmap 8519;0 GCV;tsdrRegion
LAYER MAP 9	DATATYPE 98 	2402 	 LAYER GCVTSDRREGION 	 2402 

// tfgdsmap 8520;0 GCV;tsdr2sdr
LAYER MAP 9	DATATYPE 99 	2403 	 LAYER GCVTSDR2SDR 	 2403 

// tfgdsmap 8521;0 GCV;g1pitchID
LAYER MAP 9	DATATYPE 114 	2418 	 LAYER GCVG1PITCHID 	 2418 

// tfgdsmap 8522;0 GCV;g2pitchID
LAYER MAP 9	DATATYPE 115 	2419 	 LAYER GCVG2PITCHID 	 2419 

// tfgdsmap 8523;0 GCV;g3pitchID
LAYER MAP 9	DATATYPE 116 	2420 	 LAYER GCVG3PITCHID 	 2420 

// tfgdsmap 8524;0 GCV;g4pitchID
LAYER MAP 9	DATATYPE 117 	2421 	 LAYER GCVG4PITCHID 	 2421 

// tfgdsmap 8526;0 GCV;g5pitchID
LAYER MAP 9	DATATYPE 118 	2422 	 LAYER GCVG5PITCHID 	 2422 

// tfgdsmap 8527;0 GCV;g6pitchID
LAYER MAP 9	DATATYPE 119 	2423 	 LAYER GCVG6PITCHID 	 2423 

// tfgdsmap 8356;0 GCV;STD
LAYER MAP 9	DATATYPE 130 	2434 	 LAYER GCVSTD 	 2434 

// tfgdsmap 8357;0 GCV;TARG1
LAYER MAP 9	DATATYPE 131 	2435 	 LAYER GCVTARG1 	 2435 

// tfgdsmap 8358;0 GCV;TARG2
LAYER MAP 9	DATATYPE 132 	2436 	 LAYER GCVTARG2 	 2436 

// tfgdsmap 8359;0 GCV;TARG3
LAYER MAP 9	DATATYPE 133 	2437 	 LAYER GCVTARG3 	 2437 

// tfgdsmap 8528;0 GCV;g7pitchID
LAYER MAP 9	DATATYPE 138 	2442 	 LAYER GCVG7PITCHID 	 2442 

// tfgdsmap 8360;0 GCV;noFDR
LAYER MAP 9	DATATYPE 150 	2454 	 LAYER GCVNOFDR 	 2454 

// tfgdsmap 8529;0 GCV;cplpi
LAYER MAP 9	DATATYPE 168 	2472 	 LAYER GCVCPLPI 	 2472 

// tfgdsmap 8530;0 GCV;cplcr
LAYER MAP 9	DATATYPE 169 	2473 	 LAYER GCVCPLCR 	 2473 

// tfgdsmap 8531;0 GCV;g8pitchID
LAYER MAP 9	DATATYPE 170 	2474 	 LAYER GCVG8PITCHID 	 2474 

// tfgdsmap 8532;0 GCV;g9pitchID
LAYER MAP 9	DATATYPE 171 	2475 	 LAYER GCVG9PITCHID 	 2475 

// tfgdsmap 8533;0 GCV;g10pitchID
LAYER MAP 9	DATATYPE 172 	2476 	 LAYER GCVG10PITCHID 	 2476 

// tfgdsmap 8361;0 GCV;fillerIgnore
LAYER MAP 9	DATATYPE 226 	2530 	 LAYER GCVFILLERIGNORE 	 2530 

// tfgdsmap 8534;0 GCV;dummyFill
LAYER MAP 9	DATATYPE 250 	2554 	 LAYER GCVDUMMYFILL 	 2554 

// tfgdsmap 8535;0 GCV;actFill
LAYER MAP 9	DATATYPE 251 	2555 	 LAYER GCVACTFILL 	 2555 

// tfgdsmap 8536;0 GCV;trFill
LAYER MAP 9	DATATYPE 252 	2556 	 LAYER GCVTRFILL 	 2556 

// tfgdsmap 8362;0 GCV;usr1
LAYER MAP 9	DATATYPE 255 	2559 	 LAYER USER9 	 2559 

// tfgdsmap 777;0 PTP;maskDrawing
LAYER MAP 10	DATATYPE 0 	2560 	 LAYER PTPDRAWN 	 2560 

// tfgdsmap 5098;0 PTP;keepout
LAYER MAP 10	DATATYPE 1 	2561 	 LAYER PTPKOR 	 2561 

// tfgdsmap 778;0 PTP;toSynDrawing
LAYER MAP 10	DATATYPE 18 	2578 	 LAYER PTPTG 	 2578 

// tfgdsmap 736;0 PTP;frameOnly
LAYER MAP 10	DATATYPE 53 	2613 	 LAYER PTPFO 	 2613 

// tfgdsmap 737;0 PTP;frameOnlyHole
LAYER MAP 10	DATATYPE 54 	2614 	 LAYER PTPFOH 	 2614 

// tfgdsmap 10838;0 PTP;SRAFplus
LAYER MAP 10	DATATYPE 72 	2632 	 LAYER PTPSRAFPLUS 	 2632 

// tfgdsmap 11069;0 PTP;SRAFminus
LAYER MAP 10	DATATYPE 73 	2633 	 LAYER PTPSRAFMINUS 	 2633 

// tfgdsmap 6652;0 PTP;SDC
LAYER MAP 10	DATATYPE 76 	2636 	 LAYER PTPSDC 	 2636 

// tfgdsmap 3516;0 PTP;metroCell
LAYER MAP 10	DATATYPE 96 	2656 	 LAYER PTPMETROCELL 	 2656 

// tfgdsmap 1362;0 PTP;STD
LAYER MAP 10	DATATYPE 130 	2690 	 LAYER PTPSTD 	 2690 

// tfgdsmap 1363;0 PTP;TARG1
LAYER MAP 10	DATATYPE 131 	2691 	 LAYER PTPTARG1 	 2691 

// tfgdsmap 1364;0 PTP;TARG2
LAYER MAP 10	DATATYPE 132 	2692 	 LAYER PTPTARG2 	 2692 

// tfgdsmap 1365;0 PTP;TARG3
LAYER MAP 10	DATATYPE 133 	2693 	 LAYER PTPTARG3 	 2693 

// tfgdsmap 3626;0 PTP;noFDR
LAYER MAP 10	DATATYPE 150 	2710 	 LAYER PTPNOFDR 	 2710 

// tfgdsmap 4078;0 PTP;dummyFill
LAYER MAP 10	DATATYPE 250 	2810 	 LAYER PTPDUMMYFILL 	 2810 

// tfgdsmap 7604;0 PTP;actFill
LAYER MAP 10	DATATYPE 251 	2811 	 LAYER PTPACTFILL 	 2811 

// tfgdsmap 6198;0 PTP;trFill
LAYER MAP 10	DATATYPE 252 	2812 	 LAYER PTPTRFILL 	 2812 

// tfgdsmap 5277;0 PTP;usr1
LAYER MAP 10	DATATYPE 255 	2815 	 LAYER USER10 	 2815 

// tfgdsmap 11;0 nwell;maskDrawing
LAYER MAP 11	DATATYPE 0 	2816 	 LAYER NWELLDRAWN 	 2816 

// tfgdsmap 600;0 nwell;keepout
LAYER MAP 11	DATATYPE 1 	2817 	 LAYER NWELLKOR 	 2817 

// tfgdsmap 8683;0 nwell;portDrawing
LAYER MAP 11	DATATYPE 2 	2818 	 LAYER NWELLPORT 	 2818 

// tfgdsmap 241;0 nwell;SpecID1
LAYER MAP 11	DATATYPE 9 	2825 	 LAYER NWELLSPECID1 	 2825 

// tfgdsmap 797;0 nwell;toSynDrawing
LAYER MAP 11	DATATYPE 18 	2834 	 LAYER NWELLTG 	 2834 

// tfgdsmap 7823;0 nwell;critical
LAYER MAP 11	DATATYPE 21 	2837 	 LAYER NWELLCRITICALID 	 2837 

// tfgdsmap 933;0 nwello;maskDrawing
LAYER MAP 11	DATATYPE 30 	2846 	 LAYER NWELLO 	 2846 

// tfgdsmap 558;0 nwell;DoNotProteus
LAYER MAP 11	DATATYPE 37 	2853 	 LAYER NWELLDNP 	 2853 

// tfgdsmap 995;0 nwell;keepGenAway
LAYER MAP 11	DATATYPE 51 	2867 	 LAYER NWELLKGA 	 2867 

// tfgdsmap 726;0 nwell;frameOnly
LAYER MAP 11	DATATYPE 53 	2869 	 LAYER NWELLFO 	 2869 

// tfgdsmap 727;0 nwell;frameOnlyHole
LAYER MAP 11	DATATYPE 54 	2870 	 LAYER NWELLFOH 	 2870 

// tfgdsmap 3320;0 nwell;fillerID
LAYER MAP 11	DATATYPE 65 	2881 	 LAYER NWELLFILLERID 	 2881 

// tfgdsmap 10839;0 nwell;SRAFplus
LAYER MAP 11	DATATYPE 72 	2888 	 LAYER NWELLSRAFPLUS 	 2888 

// tfgdsmap 11070;0 nwell;SRAFminus
LAYER MAP 11	DATATYPE 73 	2889 	 LAYER NWELLSRAFMINUS 	 2889 

// tfgdsmap 6653;0 nwell;SDC
LAYER MAP 11	DATATYPE 76 	2892 	 LAYER NWELLSDC 	 2892 

// tfgdsmap 9083;0 nwell;hvid
LAYER MAP 11	DATATYPE 81 	2897 	 LAYER NWELLHVID 	 2897 

// tfgdsmap 9084;0 nwell;ehvid
LAYER MAP 11	DATATYPE 82 	2898 	 LAYER NWELLEHVID 	 2898 

// tfgdsmap 9085;0 nwell;uhvid
LAYER MAP 11	DATATYPE 83 	2899 	 LAYER NWELLUHVID 	 2899 

// tfgdsmap 6969;0 nwell;fillBlockage
LAYER MAP 11	DATATYPE 93 	2909 	 LAYER NWELLFILLKOR 	 2909 

// tfgdsmap 3517;0 nwell;metroCell
LAYER MAP 11	DATATYPE 96 	2912 	 LAYER NWELLMETROCELL 	 2912 

// tfgdsmap 1366;0 nwell;STD
LAYER MAP 11	DATATYPE 130 	2946 	 LAYER NWELLSTD 	 2946 

// tfgdsmap 1367;0 nwell;TARG1
LAYER MAP 11	DATATYPE 131 	2947 	 LAYER NWELLTARG1 	 2947 

// tfgdsmap 1368;0 nwell;TARG2
LAYER MAP 11	DATATYPE 132 	2948 	 LAYER NWELLTARG2 	 2948 

// tfgdsmap 1369;0 nwell;TARG3
LAYER MAP 11	DATATYPE 133 	2949 	 LAYER NWELLTARG3 	 2949 

// tfgdsmap 2396;0 nwell;LUGuardRing
LAYER MAP 11	DATATYPE 134 	2950 	 LAYER NLUGUARDRING 	 2950 

// tfgdsmap 3627;0 nwell;noFDR
LAYER MAP 11	DATATYPE 150 	2966 	 LAYER NWELLNOFDR 	 2966 

// tfgdsmap 3952;0 nwell;fillerIgnore
LAYER MAP 11	DATATYPE 226 	3042 	 LAYER NWELLFILLERIGNORE 	 3042 

// tfgdsmap 4079;0 nwell;dummyFill
LAYER MAP 11	DATATYPE 250 	3066 	 LAYER NWELLDUMMYFILL 	 3066 

// tfgdsmap 7605;0 nwell;actFill
LAYER MAP 11	DATATYPE 251 	3067 	 LAYER NWELLACTFILL 	 3067 

// tfgdsmap 6199;0 nwell;trFill
LAYER MAP 11	DATATYPE 252 	3068 	 LAYER NWELLTRFILL 	 3068 

// tfgdsmap 5278;0 nwell;usr1
LAYER MAP 11	DATATYPE 255 	3071 	 LAYER USER11 	 3071 

// tfgdsmap 779;0 NSD;maskDrawing
LAYER MAP 12	DATATYPE 0 	3072 	 LAYER NSDDRAWN 	 3072 

// tfgdsmap 5099;0 NSD;keepout
LAYER MAP 12	DATATYPE 1 	3073 	 LAYER NSDKOR 	 3073 

// tfgdsmap 780;0 NSD;toSynDrawing
LAYER MAP 12	DATATYPE 18 	3090 	 LAYER NSDTG 	 3090 

// tfgdsmap 738;0 NSD;frameOnly
LAYER MAP 12	DATATYPE 53 	3125 	 LAYER NSDFO 	 3125 

// tfgdsmap 739;0 NSD;frameOnlyHole
LAYER MAP 12	DATATYPE 54 	3126 	 LAYER NSDFOH 	 3126 

// tfgdsmap 10840;0 NSD;SRAFplus
LAYER MAP 12	DATATYPE 72 	3144 	 LAYER NSDSRAFPLUS 	 3144 

// tfgdsmap 11071;0 NSD;SRAFminus
LAYER MAP 12	DATATYPE 73 	3145 	 LAYER NSDSRAFMINUS 	 3145 

// tfgdsmap 6654;0 NSD;SDC
LAYER MAP 12	DATATYPE 76 	3148 	 LAYER NSDSDC 	 3148 

// tfgdsmap 3518;0 NSD;metroCell
LAYER MAP 12	DATATYPE 96 	3168 	 LAYER NSDMETROCELL 	 3168 

// tfgdsmap 1370;0 NSD;STD
LAYER MAP 12	DATATYPE 130 	3202 	 LAYER NSDSTD 	 3202 

// tfgdsmap 1371;0 NSD;TARG1
LAYER MAP 12	DATATYPE 131 	3203 	 LAYER NSDTARG1 	 3203 

// tfgdsmap 1372;0 NSD;TARG2
LAYER MAP 12	DATATYPE 132 	3204 	 LAYER NSDTARG2 	 3204 

// tfgdsmap 1373;0 NSD;TARG3
LAYER MAP 12	DATATYPE 133 	3205 	 LAYER NSDTARG3 	 3205 

// tfgdsmap 3628;0 NSD;noFDR
LAYER MAP 12	DATATYPE 150 	3222 	 LAYER NSDNOFDR 	 3222 

// tfgdsmap 4080;0 NSD;dummyFill
LAYER MAP 12	DATATYPE 250 	3322 	 LAYER NSDDUMMYFILL 	 3322 

// tfgdsmap 7606;0 NSD;actFill
LAYER MAP 12	DATATYPE 251 	3323 	 LAYER NSDACTFILL 	 3323 

// tfgdsmap 6200;0 NSD;trFill
LAYER MAP 12	DATATYPE 252 	3324 	 LAYER NSDTRFILL 	 3324 

// tfgdsmap 5279;0 NSD;usr1
LAYER MAP 12	DATATYPE 255 	3327 	 LAYER USER12 	 3327 

// tfgdsmap 13;0 via1;maskDrawing
LAYER MAP 13	DATATYPE 0 	3328 	 LAYER VIA1DRAWN 	 3328 

// tfgdsmap 608;0 via1;keepout
LAYER MAP 13	DATATYPE 1 	3329 	 LAYER VIA1KOR 	 3329 

// tfgdsmap 451;0 via1;zoneDrawing
LAYER MAP 13	DATATYPE 3 	3331 	 LAYER VIA1ZONE 	 3331 

// tfgdsmap 964;0 via1;AlignMarkID
LAYER MAP 13	DATATYPE 5 	3333 	 LAYER V1ALIGNMARK 	 3333 

// tfgdsmap 651;0 via1;APRannotation
LAYER MAP 13	DATATYPE 8 	3336 	 LAYER VIA1VIRTUAL 	 3336 

// tfgdsmap 4971;0 via1;TccIDBitCell
LAYER MAP 13	DATATYPE 13 	3341 	 LAYER VIA1TCCIDBITCELL 	 3341 

// tfgdsmap 261;0 via1;toSynDrawing
LAYER MAP 13	DATATYPE 18 	3346 	 LAYER TRENCHVIA1_ID 	 3346 

// tfgdsmap 113;0 via1;frameDrawing
LAYER MAP 13	DATATYPE 19 	3347 	 LAYER VIA1FRAME 	 3347 

// tfgdsmap 7824;0 via1;critical
LAYER MAP 13	DATATYPE 21 	3349 	 LAYER VIA1CRITICALID 	 3349 

// tfgdsmap 491;0 via1;dummyDrawing
LAYER MAP 13	DATATYPE 33 	3361 	 LAYER VIA1DUMMYID 	 3361 

// tfgdsmap 1105;0 via1;noopc
LAYER MAP 13	DATATYPE 34 	3362 	 LAYER VIA1NOOPC 	 3362 

// tfgdsmap 2959;0 via1;densityID
LAYER MAP 13	DATATYPE 36 	3364 	 LAYER VIA1DENID 	 3364 

// tfgdsmap 559;0 via1;DoNotProteus
LAYER MAP 13	DATATYPE 37 	3365 	 LAYER VIA1DNP 	 3365 

// tfgdsmap 10565;0 via1;nfmExclude
LAYER MAP 13	DATATYPE 46 	3374 	 LAYER VIA1NFMEXCLUDE 	 3374 

// tfgdsmap 691;0 via1;keepGenAway
LAYER MAP 13	DATATYPE 51 	3379 	 LAYER VIA1KGA 	 3379 

// tfgdsmap 665;0 via1;FeatureUnderTest
LAYER MAP 13	DATATYPE 52 	3380 	 LAYER VIA1FUT 	 3380 

// tfgdsmap 4199;0 via1;optmaskDraw
LAYER MAP 13	DATATYPE 55 	3383 	 LAYER VIA1PASS2 	 3383 

// tfgdsmap 6885;0 via1;allowOTC
LAYER MAP 13	DATATYPE 58 	3386 	 LAYER VIA1ALLOWOTC 	 3386 

// tfgdsmap 441;0 via1;WingID
LAYER MAP 13	DATATYPE 60 	3388 	 LAYER VA1WING 	 3388 

// tfgdsmap 442;0 via1;NoWingID
LAYER MAP 13	DATATYPE 61 	3389 	 LAYER VA1NOWING 	 3389 

// tfgdsmap 1319;0 via1;fillerID
LAYER MAP 13	DATATYPE 65 	3393 	 LAYER VIA1FILLID 	 3393 

// tfgdsmap 1744;0 via1;phase
LAYER MAP 13	DATATYPE 66 	3394 	 LAYER VIA1PHASE 	 3394 

// tfgdsmap 1745;0 via1;chrome
LAYER MAP 13	DATATYPE 67 	3395 	 LAYER VIA1CHROME 	 3395 

// tfgdsmap 10841;0 via1;SRAFplus
LAYER MAP 13	DATATYPE 72 	3400 	 LAYER VIA1SRAFPLUS 	 3400 

// tfgdsmap 11072;0 via1;SRAFminus
LAYER MAP 13	DATATYPE 73 	3401 	 LAYER VIA1SRAFMINUS 	 3401 

// tfgdsmap 6655;0 via1;SDC
LAYER MAP 13	DATATYPE 76 	3404 	 LAYER VIA1SDC 	 3404 

// tfgdsmap 6970;0 via1;fillBlockage
LAYER MAP 13	DATATYPE 93 	3421 	 LAYER VIA1FILLKOR 	 3421 

// tfgdsmap 3070;0 via1;metroCell
LAYER MAP 13	DATATYPE 96 	3424 	 LAYER VIA1METROCELL 	 3424 

// tfgdsmap 2436;0 via1;tsdrRegion
LAYER MAP 13	DATATYPE 98 	3426 	 LAYER VIA1TSDRREGION 	 3426 

// tfgdsmap 2437;0 via1;tsdr2sdr
LAYER MAP 13	DATATYPE 99 	3427 	 LAYER VIA1TSDR2SDR 	 3427 

// tfgdsmap 2438;0 via1;g1pitchID
LAYER MAP 13	DATATYPE 114 	3442 	 LAYER VIA1G1PITCHID 	 3442 

// tfgdsmap 2439;0 via1;g2pitchID
LAYER MAP 13	DATATYPE 115 	3443 	 LAYER VIA1G2PITCHID 	 3443 

// tfgdsmap 2440;0 via1;g3pitchID
LAYER MAP 13	DATATYPE 116 	3444 	 LAYER VIA1G3PITCHID 	 3444 

// tfgdsmap 2441;0 via1;g4pitchID
LAYER MAP 13	DATATYPE 117 	3445 	 LAYER VIA1G4PITCHID 	 3445 

// tfgdsmap 2442;0 via1;g5pitchID
LAYER MAP 13	DATATYPE 118 	3446 	 LAYER VIA1G5PITCHID 	 3446 

// tfgdsmap 2871;0 via1;g6pitchID
LAYER MAP 13	DATATYPE 119 	3447 	 LAYER VIA1G6PITCHID 	 3447 

// tfgdsmap 1374;0 via1;STD
LAYER MAP 13	DATATYPE 130 	3458 	 LAYER VIA1STD 	 3458 

// tfgdsmap 1375;0 via1;TARG1
LAYER MAP 13	DATATYPE 131 	3459 	 LAYER VIA1TARG1 	 3459 

// tfgdsmap 1376;0 via1;TARG2
LAYER MAP 13	DATATYPE 132 	3460 	 LAYER VIA1TARG2 	 3460 

// tfgdsmap 1377;0 via1;TARG3
LAYER MAP 13	DATATYPE 133 	3461 	 LAYER VIA1TARG3 	 3461 

// tfgdsmap 2872;0 via1;g7pitchID
LAYER MAP 13	DATATYPE 138 	3466 	 LAYER VIA1G7PITCHID 	 3466 

// tfgdsmap 3629;0 via1;noFDR
LAYER MAP 13	DATATYPE 150 	3478 	 LAYER VIA1NOFDR 	 3478 

// tfgdsmap 3071;0 via1;cplpi
LAYER MAP 13	DATATYPE 168 	3496 	 LAYER VIA1CPLPI 	 3496 

// tfgdsmap 3072;0 via1;cplcr
LAYER MAP 13	DATATYPE 169 	3497 	 LAYER VIA1CPLCR 	 3497 

// tfgdsmap 3073;0 via1;g8pitchID
LAYER MAP 13	DATATYPE 170 	3498 	 LAYER VIA1G8PITCHID 	 3498 

// tfgdsmap 3074;0 via1;g9pitchID
LAYER MAP 13	DATATYPE 171 	3499 	 LAYER VIA1G9PITCHID 	 3499 

// tfgdsmap 3075;0 via1;g10pitchID
LAYER MAP 13	DATATYPE 172 	3500 	 LAYER VIA1G10PITCHID 	 3500 

// tfgdsmap 3953;0 via1;fillerIgnore
LAYER MAP 13	DATATYPE 226 	3554 	 LAYER V1FILLERIGNORE 	 3554 

// tfgdsmap 10107;0 via1;altSwitchID
LAYER MAP 13	DATATYPE 241 	3569 	 LAYER VIA1ALTSWITCHID 	 3569 

// tfgdsmap 10082;0 via1;switchID
LAYER MAP 13	DATATYPE 242 	3570 	 LAYER VIA1SWITCHID 	 3570 

// tfgdsmap 4024;0 via1;dummyFill
LAYER MAP 13	DATATYPE 250 	3578 	 LAYER VIA1DUMMYFILL 	 3578 

// tfgdsmap 7607;0 via1;actFill
LAYER MAP 13	DATATYPE 251 	3579 	 LAYER VIA1ACTFILL 	 3579 

// tfgdsmap 6201;0 via1;trFill
LAYER MAP 13	DATATYPE 252 	3580 	 LAYER VIA1TRFILL 	 3580 

// tfgdsmap 5280;0 via1;usr1
LAYER MAP 13	DATATYPE 255 	3583 	 LAYER USER13 	 3583 

// tfgdsmap 14;0 metal2;maskDrawing
LAYER MAP 14	DATATYPE 0 	3584 	 LAYER METAL2DRAWN 	 3584 

// tfgdsmap 609;0 metal2;keepout
LAYER MAP 14	DATATYPE 1 	3585 	 LAYER METAL2KOR 	 3585 

// tfgdsmap 302;0 metal2;portDrawing
LAYER MAP 14	DATATYPE 2 	3586 	 LAYER MET2PORT 	 3586 

// tfgdsmap 402;0 metal2;zoneDrawing
LAYER MAP 14	DATATYPE 3 	3587 	 LAYER MET2ZONE 	 3587 

// tfgdsmap 352;0 metal2;resDrawing
LAYER MAP 14	DATATYPE 4 	3588 	 LAYER MET2RESID 	 3588 

// tfgdsmap 1101;0 metal2;BCIDblockage
LAYER MAP 14	DATATYPE 6 	3590 	 LAYER MET2BCIDKOR 	 3590 

// tfgdsmap 2817;0 metal2;phantom
LAYER MAP 14	DATATYPE 11 	3595 	 LAYER METAL2P 	 3595 

// tfgdsmap 4972;0 metal2;TccIDBitCell
LAYER MAP 14	DATATYPE 13 	3597 	 LAYER METB2TCCIDBITCELL 	 3597 

// tfgdsmap 43;0 PRlm2pin;APRannotation
LAYER MAP 14	DATATYPE 16 	3600 	 LAYER PRLM2PIN 	 3600 

// tfgdsmap 40;0 PRrm2pin;APRannotation
LAYER MAP 14	DATATYPE 17 	3601 	 LAYER PRRM2PIN 	 3601 

// tfgdsmap 114;0 metal2;frameDrawing
LAYER MAP 14	DATATYPE 19 	3603 	 LAYER MET2FRAME 	 3603 

// tfgdsmap 7825;0 metal2;critical
LAYER MAP 14	DATATYPE 21 	3605 	 LAYER METAL2CRITICALID 	 3605 

// tfgdsmap 152;0 metal2;dummyDrawing
LAYER MAP 14	DATATYPE 33 	3617 	 LAYER METAL2DUMMYID 	 3617 

// tfgdsmap 2960;0 metal2;densityID
LAYER MAP 14	DATATYPE 36 	3620 	 LAYER METAL2DENID 	 3620 

// tfgdsmap 560;0 metal2;DoNotProteus
LAYER MAP 14	DATATYPE 37 	3621 	 LAYER METAL2DNP 	 3621 

// tfgdsmap 637;0 metal2;needTermCells
LAYER MAP 14	DATATYPE 40 	3624 	 LAYER M2NEEDTERMCELLS 	 3624 

// tfgdsmap 638;0 metal2;keepAwayTermCells
LAYER MAP 14	DATATYPE 45 	3629 	 LAYER M2KEEPAWAYTERMCELLS 	 3629 

// tfgdsmap 10566;0 metal2;nfmExclude
LAYER MAP 14	DATATYPE 46 	3630 	 LAYER MET2NFMEXCLUDE 	 3630 

// tfgdsmap 209;0 metal2;keepGenAway
LAYER MAP 14	DATATYPE 51 	3635 	 LAYER METAL2KGA 	 3635 

// tfgdsmap 91;0 metal2;FeatureUnderTest
LAYER MAP 14	DATATYPE 52 	3636 	 LAYER METAL2FUT 	 3636 

// tfgdsmap 1667;0 metal2;GridShift
LAYER MAP 14	DATATYPE 57 	3641 	 LAYER MET2GRIDSHIFT 	 3641 

// tfgdsmap 6901;0 metal2;allowOTC
LAYER MAP 14	DATATYPE 58 	3642 	 LAYER METB2ALLOWOTC 	 3642 

// tfgdsmap 1308;0 metal2;fillerID
LAYER MAP 14	DATATYPE 65 	3649 	 LAYER METAL2FILLID 	 3649 

// tfgdsmap 3076;0 metal2;grating
LAYER MAP 14	DATATYPE 70 	3654 	 LAYER METAL2GRATING 	 3654 

// tfgdsmap 3077;0 metal2;gratingFr
LAYER MAP 14	DATATYPE 71 	3655 	 LAYER METAL2GRATINGFRAME 	 3655 

// tfgdsmap 10842;0 metal2;SRAFplus
LAYER MAP 14	DATATYPE 72 	3656 	 LAYER METB2SRAFPLUS 	 3656 

// tfgdsmap 11073;0 metal2;SRAFminus
LAYER MAP 14	DATATYPE 73 	3657 	 LAYER METB2SRAFMINUS 	 3657 

// tfgdsmap 3078;0 metal2;plug
LAYER MAP 14	DATATYPE 74 	3658 	 LAYER METAL2PLUG 	 3658 

// tfgdsmap 3079;0 metal2;plugFr
LAYER MAP 14	DATATYPE 75 	3659 	 LAYER METAL2PLUGFRAME 	 3659 

// tfgdsmap 6656;0 metal2;SDC
LAYER MAP 14	DATATYPE 76 	3660 	 LAYER METAL2SDC 	 3660 

// tfgdsmap 9041;0 metal2;hvid
LAYER MAP 14	DATATYPE 81 	3665 	 LAYER MET2HVID 	 3665 

// tfgdsmap 9042;0 metal2;ehvid
LAYER MAP 14	DATATYPE 82 	3666 	 LAYER MET2EHVID 	 3666 

// tfgdsmap 9043;0 metal2;uhvid
LAYER MAP 14	DATATYPE 83 	3667 	 LAYER MET2UHVID 	 3667 

// tfgdsmap 9112;0 metal2;fillGuide
LAYER MAP 14	DATATYPE 84 	3668 	 LAYER MET2FILLGUIDE 	 3668 

// tfgdsmap 9113;0 metal2;fillCut
LAYER MAP 14	DATATYPE 85 	3669 	 LAYER MET2FILLCUT 	 3669 

// tfgdsmap 6971;0 metal2;fillBlockage
LAYER MAP 14	DATATYPE 93 	3677 	 LAYER METB2FILLKOR 	 3677 

// tfgdsmap 3080;0 metal2;metroCell
LAYER MAP 14	DATATYPE 96 	3680 	 LAYER METAL2METROCELL 	 3680 

// tfgdsmap 2443;0 metal2;tsdrRegion
LAYER MAP 14	DATATYPE 98 	3682 	 LAYER METAL2TSDRREGION 	 3682 

// tfgdsmap 2445;0 metal2;tsdr2sdr
LAYER MAP 14	DATATYPE 99 	3683 	 LAYER METAL2TSDR2SDR 	 3683 

// tfgdsmap 8470;0 metal2;eco
LAYER MAP 14	DATATYPE 101 	3685 	 LAYER METB2ECOID 	 3685 

// tfgdsmap 11369;0 metal2;haloID
LAYER MAP 14	DATATYPE 106 	3690 	 LAYER METAL2HALOID 	 3690 

// tfgdsmap 2162;0 metal2;devtermID1
LAYER MAP 14	DATATYPE 110 	3694 	 LAYER MET2TERMID1 	 3694 

// tfgdsmap 2446;0 metal2;g1pitchID
LAYER MAP 14	DATATYPE 114 	3698 	 LAYER METAL2G1PITCHID 	 3698 

// tfgdsmap 2447;0 metal2;g2pitchID
LAYER MAP 14	DATATYPE 115 	3699 	 LAYER METAL2G2PITCHID 	 3699 

// tfgdsmap 2448;0 metal2;g3pitchID
LAYER MAP 14	DATATYPE 116 	3700 	 LAYER METAL2G3PITCHID 	 3700 

// tfgdsmap 2449;0 metal2;g4pitchID
LAYER MAP 14	DATATYPE 117 	3701 	 LAYER METAL2G4PITCHID 	 3701 

// tfgdsmap 2450;0 metal2;g5pitchID
LAYER MAP 14	DATATYPE 118 	3702 	 LAYER METAL2G5PITCHID 	 3702 

// tfgdsmap 2873;0 metal2;g6pitchID
LAYER MAP 14	DATATYPE 119 	3703 	 LAYER METAL2G6PITCHID 	 3703 

// tfgdsmap 2163;0 metal2;devtermID2
LAYER MAP 14	DATATYPE 121 	3705 	 LAYER MET2TERMID2 	 3705 

// tfgdsmap 2164;0 metal2;devtermID3
LAYER MAP 14	DATATYPE 122 	3706 	 LAYER MET2TERMID3 	 3706 

// tfgdsmap 2165;0 metal2;devtermID4
LAYER MAP 14	DATATYPE 123 	3707 	 LAYER MET2TERMID4 	 3707 

// tfgdsmap 1378;0 metal2;STD
LAYER MAP 14	DATATYPE 130 	3714 	 LAYER METAL2STD 	 3714 

// tfgdsmap 1379;0 metal2;TARG1
LAYER MAP 14	DATATYPE 131 	3715 	 LAYER METAL2TARG1 	 3715 

// tfgdsmap 1380;0 metal2;TARG2
LAYER MAP 14	DATATYPE 132 	3716 	 LAYER METAL2TARG2 	 3716 

// tfgdsmap 1381;0 metal2;TARG3
LAYER MAP 14	DATATYPE 133 	3717 	 LAYER METAL2TARG3 	 3717 

// tfgdsmap 1857;0 metal2;backBone
LAYER MAP 14	DATATYPE 135 	3719 	 LAYER M2BID 	 3719 

// tfgdsmap 2874;0 metal2;g7pitchID
LAYER MAP 14	DATATYPE 138 	3722 	 LAYER METAL2G7PITCHID 	 3722 

// tfgdsmap 3630;0 metal2;noFDR
LAYER MAP 14	DATATYPE 150 	3734 	 LAYER METAL2NOFDR 	 3734 

// tfgdsmap 3081;0 metal2;g8pitchID
LAYER MAP 14	DATATYPE 170 	3754 	 LAYER METAL2G8PITCHID 	 3754 

// tfgdsmap 3082;0 metal2;g9pitchID
LAYER MAP 14	DATATYPE 171 	3755 	 LAYER METAL2G9PITCHID 	 3755 

// tfgdsmap 3083;0 metal2;g10pitchID
LAYER MAP 14	DATATYPE 172 	3756 	 LAYER METAL2G10PITCHID 	 3756 

// tfgdsmap 3954;0 metal2;fillerIgnore
LAYER MAP 14	DATATYPE 226 	3810 	 LAYER M2FILLERIGNORE 	 3810 

// tfgdsmap 3991;0 metal2;fillerExtend
LAYER MAP 14	DATATYPE 227 	3811 	 LAYER M2FILLEREXTND 	 3811 

// tfgdsmap 11293;0 metal2;noOPCDFM
LAYER MAP 14	DATATYPE 237 	3821 	 LAYER METB2NOOPCDFM 	 3821 

// tfgdsmap 7997;0 metal2;rcStop
LAYER MAP 14	DATATYPE 239 	3823 	 LAYER MET2RCSTOP 	 3823 

// tfgdsmap 8999;0 metal2;rcStart
LAYER MAP 14	DATATYPE 240 	3824 	 LAYER MET2RCSTART 	 3824 

// tfgdsmap 9024;0 metal2;altSwitchID
LAYER MAP 14	DATATYPE 241 	3825 	 LAYER MET2ALTSWITCHID 	 3825 

// tfgdsmap 10205;0 metal2;switchID
LAYER MAP 14	DATATYPE 242 	3826 	 LAYER MET2SWITCHID 	 3826 

// tfgdsmap 10220;0 metal2;aliasID
LAYER MAP 14	DATATYPE 243 	3827 	 LAYER MET2ALIASID 	 3827 

// tfgdsmap 4025;0 metal2;dummyFill
LAYER MAP 14	DATATYPE 250 	3834 	 LAYER METAL2DUMMYFILL 	 3834 

// tfgdsmap 7608;0 metal2;actFill
LAYER MAP 14	DATATYPE 251 	3835 	 LAYER METB2ACTFILL 	 3835 

// tfgdsmap 6202;0 metal2;trFill
LAYER MAP 14	DATATYPE 252 	3836 	 LAYER METAL2TRFILL 	 3836 

// tfgdsmap 5281;0 metal2;usr1
LAYER MAP 14	DATATYPE 255 	3839 	 LAYER USER14 	 3839 

// tfgdsmap 781;0 PSD;maskDrawing
LAYER MAP 15	DATATYPE 0 	3840 	 LAYER PSDDRAWN 	 3840 

// tfgdsmap 5100;0 PSD;keepout
LAYER MAP 15	DATATYPE 1 	3841 	 LAYER PSDKOR 	 3841 

// tfgdsmap 782;0 PSD;toSynDrawing
LAYER MAP 15	DATATYPE 18 	3858 	 LAYER PSDTG 	 3858 

// tfgdsmap 740;0 PSD;frameOnly
LAYER MAP 15	DATATYPE 53 	3893 	 LAYER PSDFO 	 3893 

// tfgdsmap 741;0 PSD;frameOnlyHole
LAYER MAP 15	DATATYPE 54 	3894 	 LAYER PSDFOH 	 3894 

// tfgdsmap 10843;0 PSD;SRAFplus
LAYER MAP 15	DATATYPE 72 	3912 	 LAYER PSDSRAFPLUS 	 3912 

// tfgdsmap 11074;0 PSD;SRAFminus
LAYER MAP 15	DATATYPE 73 	3913 	 LAYER PSDSRAFMINUS 	 3913 

// tfgdsmap 6657;0 PSD;SDC
LAYER MAP 15	DATATYPE 76 	3916 	 LAYER PSDSDC 	 3916 

// tfgdsmap 3519;0 PSD;metroCell
LAYER MAP 15	DATATYPE 96 	3936 	 LAYER PSDMETROCELL 	 3936 

// tfgdsmap 1382;0 PSD;STD
LAYER MAP 15	DATATYPE 130 	3970 	 LAYER PSDSTD 	 3970 

// tfgdsmap 1383;0 PSD;TARG1
LAYER MAP 15	DATATYPE 131 	3971 	 LAYER PSDTARG1 	 3971 

// tfgdsmap 1384;0 PSD;TARG2
LAYER MAP 15	DATATYPE 132 	3972 	 LAYER PSDTARG2 	 3972 

// tfgdsmap 1385;0 PSD;TARG3
LAYER MAP 15	DATATYPE 133 	3973 	 LAYER PSDTARG3 	 3973 

// tfgdsmap 3631;0 PSD;noFDR
LAYER MAP 15	DATATYPE 150 	3990 	 LAYER PSDNOFDR 	 3990 

// tfgdsmap 4081;0 PSD;dummyFill
LAYER MAP 15	DATATYPE 250 	4090 	 LAYER PSDDUMMYFILL 	 4090 

// tfgdsmap 7609;0 PSD;actFill
LAYER MAP 15	DATATYPE 251 	4091 	 LAYER PSDACTFILL 	 4091 

// tfgdsmap 6203;0 PSD;trFill
LAYER MAP 15	DATATYPE 252 	4092 	 LAYER PSDTRFILL 	 4092 

// tfgdsmap 5282;0 PSD;usr1
LAYER MAP 15	DATATYPE 255 	4095 	 LAYER USER15 	 4095 

// tfgdsmap 154;0 RESprecision;maskDrawing
LAYER MAP 16	DATATYPE 0 	4096 	 LAYER RESDRAWN 	 4096 

// tfgdsmap 5101;0 RESprecision;keepout
LAYER MAP 16	DATATYPE 1 	4097 	 LAYER RESKOR 	 4097 

// tfgdsmap 840;0 RESprecision;toSynDrawing
LAYER MAP 16	DATATYPE 18 	4114 	 LAYER RESPTOSYN 	 4114 

// tfgdsmap 841;0 RESprecision;frameOnly
LAYER MAP 16	DATATYPE 53 	4149 	 LAYER RESPFO 	 4149 

// tfgdsmap 842;0 RESprecision;frameOnlyHole
LAYER MAP 16	DATATYPE 54 	4150 	 LAYER RESPFOH 	 4150 

// tfgdsmap 10844;0 RESprecision;SRAFplus
LAYER MAP 16	DATATYPE 72 	4168 	 LAYER RESSRAFPLUS 	 4168 

// tfgdsmap 11075;0 RESprecision;SRAFminus
LAYER MAP 16	DATATYPE 73 	4169 	 LAYER RESSRAFMINUS 	 4169 

// tfgdsmap 6658;0 RESprecision;SDC
LAYER MAP 16	DATATYPE 76 	4172 	 LAYER RESSDC 	 4172 

// tfgdsmap 3520;0 RESprecision;metroCell
LAYER MAP 16	DATATYPE 96 	4192 	 LAYER RESMETROCELL 	 4192 

// tfgdsmap 1689;0 RESprecision;STD
LAYER MAP 16	DATATYPE 130 	4226 	 LAYER RESSTD 	 4226 

// tfgdsmap 1690;0 RESprecision;TARG1
LAYER MAP 16	DATATYPE 131 	4227 	 LAYER RESTARG1 	 4227 

// tfgdsmap 1691;0 RESprecision;TARG2
LAYER MAP 16	DATATYPE 132 	4228 	 LAYER RESTARG2 	 4228 

// tfgdsmap 1692;0 RESprecision;TARG3
LAYER MAP 16	DATATYPE 133 	4229 	 LAYER RESTARG3 	 4229 

// tfgdsmap 1861;0 RESprecision;resDrawing
LAYER MAP 16	DATATYPE 137 	4233 	 LAYER RESPRECISIONID 	 4233 

// tfgdsmap 1862;0 RESprecision;transitionID
LAYER MAP 16	DATATYPE 138 	4234 	 LAYER RESPRECISIONTR 	 4234 

// tfgdsmap 3632;0 RESprecision;noFDR
LAYER MAP 16	DATATYPE 150 	4246 	 LAYER RESNOFDR 	 4246 

// tfgdsmap 4082;0 RESprecision;dummyFill
LAYER MAP 16	DATATYPE 250 	4346 	 LAYER RESDUMMYFILL 	 4346 

// tfgdsmap 7610;0 RESprecision;actFill
LAYER MAP 16	DATATYPE 251 	4347 	 LAYER RESACTFILL 	 4347 

// tfgdsmap 6204;0 RESprecision;trFill
LAYER MAP 16	DATATYPE 252 	4348 	 LAYER RESTRFILL 	 4348 

// tfgdsmap 5283;0 RESprecision;usr1
LAYER MAP 16	DATATYPE 255 	4351 	 LAYER USER16 	 4351 

// tfgdsmap 17;0 via2;maskDrawing
LAYER MAP 17	DATATYPE 0 	4352 	 LAYER VIA2DRAWN 	 4352 

// tfgdsmap 610;0 via2;keepout
LAYER MAP 17	DATATYPE 1 	4353 	 LAYER VIA2KOR 	 4353 

// tfgdsmap 452;0 via2;zoneDrawing
LAYER MAP 17	DATATYPE 3 	4355 	 LAYER VIA2ZONE 	 4355 

// tfgdsmap 965;0 via2;AlignMarkID
LAYER MAP 17	DATATYPE 5 	4357 	 LAYER V2ALIGNMARK 	 4357 

// tfgdsmap 652;0 via2;APRannotation
LAYER MAP 17	DATATYPE 8 	4360 	 LAYER VIA2VIRTUAL 	 4360 

// tfgdsmap 262;0 via2;toSynDrawing
LAYER MAP 17	DATATYPE 18 	4370 	 LAYER TRENCHVIA2_ID 	 4370 

// tfgdsmap 117;0 via2;frameDrawing
LAYER MAP 17	DATATYPE 19 	4371 	 LAYER VIA2FRAME 	 4371 

// tfgdsmap 7826;0 via2;critical
LAYER MAP 17	DATATYPE 21 	4373 	 LAYER VIA2CRITICALID 	 4373 

// tfgdsmap 492;0 via2;dummyDrawing
LAYER MAP 17	DATATYPE 33 	4385 	 LAYER VIA2DUMMYID 	 4385 

// tfgdsmap 1106;0 via2;noopc
LAYER MAP 17	DATATYPE 34 	4386 	 LAYER VIA2NOOPC 	 4386 

// tfgdsmap 2961;0 via2;densityID
LAYER MAP 17	DATATYPE 36 	4388 	 LAYER VIA2DENID 	 4388 

// tfgdsmap 561;0 via2;DoNotProteus
LAYER MAP 17	DATATYPE 37 	4389 	 LAYER VIA2DNP 	 4389 

// tfgdsmap 10567;0 via2;nfmExclude
LAYER MAP 17	DATATYPE 46 	4398 	 LAYER VIA2NFMEXCLUDE 	 4398 

// tfgdsmap 692;0 via2;keepGenAway
LAYER MAP 17	DATATYPE 51 	4403 	 LAYER VIA2KGA 	 4403 

// tfgdsmap 576;0 via2;FeatureUnderTest
LAYER MAP 17	DATATYPE 52 	4404 	 LAYER VIA2FUT 	 4404 

// tfgdsmap 6886;0 via2;allowOTC
LAYER MAP 17	DATATYPE 58 	4410 	 LAYER VIA2ALLOWOTC 	 4410 

// tfgdsmap 443;0 via2;WingID
LAYER MAP 17	DATATYPE 60 	4412 	 LAYER VA2WING 	 4412 

// tfgdsmap 444;0 via2;NoWingID
LAYER MAP 17	DATATYPE 61 	4413 	 LAYER VA2NOWING 	 4413 

// tfgdsmap 1320;0 via2;fillerID
LAYER MAP 17	DATATYPE 65 	4417 	 LAYER VIA2FILLID 	 4417 

// tfgdsmap 1746;0 via2;phase
LAYER MAP 17	DATATYPE 66 	4418 	 LAYER VIA2PHASE 	 4418 

// tfgdsmap 1747;0 via2;chrome
LAYER MAP 17	DATATYPE 67 	4419 	 LAYER VIA2CHROME 	 4419 

// tfgdsmap 10845;0 via2;SRAFplus
LAYER MAP 17	DATATYPE 72 	4424 	 LAYER VIA2SRAFPLUS 	 4424 

// tfgdsmap 11076;0 via2;SRAFminus
LAYER MAP 17	DATATYPE 73 	4425 	 LAYER VIA2SRAFMINUS 	 4425 

// tfgdsmap 6659;0 via2;SDC
LAYER MAP 17	DATATYPE 76 	4428 	 LAYER VIA2SDC 	 4428 

// tfgdsmap 6972;0 via2;fillBlockage
LAYER MAP 17	DATATYPE 93 	4445 	 LAYER VIA2FILLKOR 	 4445 

// tfgdsmap 3084;0 via2;metroCell
LAYER MAP 17	DATATYPE 96 	4448 	 LAYER VIA2METROCELL 	 4448 

// tfgdsmap 2451;0 via2;tsdrRegion
LAYER MAP 17	DATATYPE 98 	4450 	 LAYER VIA2TSDRREGION 	 4450 

// tfgdsmap 2452;0 via2;tsdr2sdr
LAYER MAP 17	DATATYPE 99 	4451 	 LAYER VIA2TSDR2SDR 	 4451 

// tfgdsmap 2453;0 via2;g1pitchID
LAYER MAP 17	DATATYPE 114 	4466 	 LAYER VIA2G1PITCHID 	 4466 

// tfgdsmap 2454;0 via2;g2pitchID
LAYER MAP 17	DATATYPE 115 	4467 	 LAYER VIA2G2PITCHID 	 4467 

// tfgdsmap 2455;0 via2;g3pitchID
LAYER MAP 17	DATATYPE 116 	4468 	 LAYER VIA2G3PITCHID 	 4468 

// tfgdsmap 2456;0 via2;g4pitchID
LAYER MAP 17	DATATYPE 117 	4469 	 LAYER VIA2G4PITCHID 	 4469 

// tfgdsmap 2457;0 via2;g5pitchID
LAYER MAP 17	DATATYPE 118 	4470 	 LAYER VIA2G5PITCHID 	 4470 

// tfgdsmap 2875;0 via2;g6pitchID
LAYER MAP 17	DATATYPE 119 	4471 	 LAYER VIA2G6PITCHID 	 4471 

// tfgdsmap 1386;0 via2;STD
LAYER MAP 17	DATATYPE 130 	4482 	 LAYER VIA2STD 	 4482 

// tfgdsmap 1387;0 via2;TARG1
LAYER MAP 17	DATATYPE 131 	4483 	 LAYER VIA2TARG1 	 4483 

// tfgdsmap 1388;0 via2;TARG2
LAYER MAP 17	DATATYPE 132 	4484 	 LAYER VIA2TARG2 	 4484 

// tfgdsmap 1389;0 via2;TARG3
LAYER MAP 17	DATATYPE 133 	4485 	 LAYER VIA2TARG3 	 4485 

// tfgdsmap 2876;0 via2;g7pitchID
LAYER MAP 17	DATATYPE 138 	4490 	 LAYER VIA2G7PITCHID 	 4490 

// tfgdsmap 3633;0 via2;noFDR
LAYER MAP 17	DATATYPE 150 	4502 	 LAYER VIA2NOFDR 	 4502 

// tfgdsmap 3085;0 via2;cplpi
LAYER MAP 17	DATATYPE 168 	4520 	 LAYER VIA2CPLPI 	 4520 

// tfgdsmap 3086;0 via2;cplcr
LAYER MAP 17	DATATYPE 169 	4521 	 LAYER VIA2CPLCR 	 4521 

// tfgdsmap 3087;0 via2;g8pitchID
LAYER MAP 17	DATATYPE 170 	4522 	 LAYER VIA2G8PITCHID 	 4522 

// tfgdsmap 3088;0 via2;g9pitchID
LAYER MAP 17	DATATYPE 171 	4523 	 LAYER VIA2G9PITCHID 	 4523 

// tfgdsmap 3089;0 via2;g10pitchID
LAYER MAP 17	DATATYPE 172 	4524 	 LAYER VIA2G10PITCHID 	 4524 

// tfgdsmap 3955;0 via2;fillerIgnore
LAYER MAP 17	DATATYPE 226 	4578 	 LAYER V2FILLERIGNORE 	 4578 

// tfgdsmap 10108;0 via2;altSwitchID
LAYER MAP 17	DATATYPE 241 	4593 	 LAYER VIA2ALTSWITCHID 	 4593 

// tfgdsmap 10083;0 via2;switchID
LAYER MAP 17	DATATYPE 242 	4594 	 LAYER VIA2SWITCHID 	 4594 

// tfgdsmap 4026;0 via2;dummyFill
LAYER MAP 17	DATATYPE 250 	4602 	 LAYER VIA2DUMMYFILL 	 4602 

// tfgdsmap 7611;0 via2;actFill
LAYER MAP 17	DATATYPE 251 	4603 	 LAYER VIA2ACTFILL 	 4603 

// tfgdsmap 6205;0 via2;trFill
LAYER MAP 17	DATATYPE 252 	4604 	 LAYER VIA2TRFILL 	 4604 

// tfgdsmap 5284;0 via2;usr1
LAYER MAP 17	DATATYPE 255 	4607 	 LAYER USER17 	 4607 

// tfgdsmap 18;0 metal3;maskDrawing
LAYER MAP 18	DATATYPE 0 	4608 	 LAYER METAL3DRAWN 	 4608 

// tfgdsmap 611;0 metal3;keepout
LAYER MAP 18	DATATYPE 1 	4609 	 LAYER METAL3KOR 	 4609 

// tfgdsmap 303;0 metal3;portDrawing
LAYER MAP 18	DATATYPE 2 	4610 	 LAYER MET3PORT 	 4610 

// tfgdsmap 403;0 metal3;zoneDrawing
LAYER MAP 18	DATATYPE 3 	4611 	 LAYER MET3ZONE 	 4611 

// tfgdsmap 353;0 metal3;resDrawing
LAYER MAP 18	DATATYPE 4 	4612 	 LAYER MET3RESID 	 4612 

// tfgdsmap 1102;0 metal3;BCIDblockage
LAYER MAP 18	DATATYPE 6 	4614 	 LAYER MET3BCIDKOR 	 4614 

// tfgdsmap 2818;0 metal3;phantom
LAYER MAP 18	DATATYPE 11 	4619 	 LAYER METAL3P 	 4619 

// tfgdsmap 118;0 metal3;frameDrawing
LAYER MAP 18	DATATYPE 19 	4627 	 LAYER MET3FRAME 	 4627 

// tfgdsmap 7827;0 metal3;critical
LAYER MAP 18	DATATYPE 21 	4629 	 LAYER METAL3CRITICALID 	 4629 

// tfgdsmap 59;0 metal3;dummyDrawing
LAYER MAP 18	DATATYPE 33 	4641 	 LAYER METAL3DUMMYID 	 4641 

// tfgdsmap 2962;0 metal3;densityID
LAYER MAP 18	DATATYPE 36 	4644 	 LAYER METAL3DENID 	 4644 

// tfgdsmap 562;0 metal3;DoNotProteus
LAYER MAP 18	DATATYPE 37 	4645 	 LAYER METAL3DNP 	 4645 

// tfgdsmap 639;0 metal3;needTermCells
LAYER MAP 18	DATATYPE 40 	4648 	 LAYER M3NEEDTERMCELLS 	 4648 

// tfgdsmap 7434;0 m3fuse;id
LAYER MAP 18	DATATYPE 41 	4649 	 LAYER M3FUSEID 	 4649 

// tfgdsmap 586;0 metal3;keepAwayTermCells
LAYER MAP 18	DATATYPE 45 	4653 	 LAYER M3KEEPAWAYTERMCELLS 	 4653 

// tfgdsmap 10568;0 metal3;nfmExclude
LAYER MAP 18	DATATYPE 46 	4654 	 LAYER MET3NFMEXCLUDE 	 4654 

// tfgdsmap 210;0 metal3;keepGenAway
LAYER MAP 18	DATATYPE 51 	4659 	 LAYER METAL3KGA 	 4659 

// tfgdsmap 92;0 metal3;FeatureUnderTest
LAYER MAP 18	DATATYPE 52 	4660 	 LAYER METAL3FUT 	 4660 

// tfgdsmap 1668;0 metal3;GridShift
LAYER MAP 18	DATATYPE 57 	4665 	 LAYER MET3GRIDSHIFT 	 4665 

// tfgdsmap 6902;0 metal3;allowOTC
LAYER MAP 18	DATATYPE 58 	4666 	 LAYER METB3ALLOWOTC 	 4666 

// tfgdsmap 1309;0 metal3;fillerID
LAYER MAP 18	DATATYPE 65 	4673 	 LAYER METAL3FILLID 	 4673 

// tfgdsmap 3090;0 metal3;grating
LAYER MAP 18	DATATYPE 70 	4678 	 LAYER METAL3GRATING 	 4678 

// tfgdsmap 3091;0 metal3;gratingFr
LAYER MAP 18	DATATYPE 71 	4679 	 LAYER METAL3GRATINGFRAME 	 4679 

// tfgdsmap 10846;0 metal3;SRAFplus
LAYER MAP 18	DATATYPE 72 	4680 	 LAYER METB3SRAFPLUS 	 4680 

// tfgdsmap 11077;0 metal3;SRAFminus
LAYER MAP 18	DATATYPE 73 	4681 	 LAYER METB3SRAFMINUS 	 4681 

// tfgdsmap 3092;0 metal3;plug
LAYER MAP 18	DATATYPE 74 	4682 	 LAYER METAL3PLUG 	 4682 

// tfgdsmap 3093;0 metal3;plugFr
LAYER MAP 18	DATATYPE 75 	4683 	 LAYER METAL3PLUGFRAME 	 4683 

// tfgdsmap 6660;0 metal3;SDC
LAYER MAP 18	DATATYPE 76 	4684 	 LAYER METAL3SDC 	 4684 

// tfgdsmap 9044;0 metal3;hvid
LAYER MAP 18	DATATYPE 81 	4689 	 LAYER MET3HVID 	 4689 

// tfgdsmap 9045;0 metal3;ehvid
LAYER MAP 18	DATATYPE 82 	4690 	 LAYER MET3EHVID 	 4690 

// tfgdsmap 9046;0 metal3;uhvid
LAYER MAP 18	DATATYPE 83 	4691 	 LAYER MET3UHVID 	 4691 

// tfgdsmap 9116;0 metal3;fillGuide
LAYER MAP 18	DATATYPE 84 	4692 	 LAYER MET3FILLGUIDE 	 4692 

// tfgdsmap 9117;0 metal3;fillCut
LAYER MAP 18	DATATYPE 85 	4693 	 LAYER MET3FILLCUT 	 4693 

// tfgdsmap 6973;0 metal3;fillBlockage
LAYER MAP 18	DATATYPE 93 	4701 	 LAYER METB3FILLKOR 	 4701 

// tfgdsmap 3094;0 metal3;metroCell
LAYER MAP 18	DATATYPE 96 	4704 	 LAYER METAL3METROCELL 	 4704 

// tfgdsmap 2458;0 metal3;tsdrRegion
LAYER MAP 18	DATATYPE 98 	4706 	 LAYER METAL3TSDRREGION 	 4706 

// tfgdsmap 2459;0 metal3;tsdr2sdr
LAYER MAP 18	DATATYPE 99 	4707 	 LAYER METAL3TSDR2SDR 	 4707 

// tfgdsmap 5485;0 metal3;fuseJog
LAYER MAP 18	DATATYPE 100 	4708 	 LAYER METAL3FUSEJOG 	 4708 

// tfgdsmap 8471;0 metal3;eco
LAYER MAP 18	DATATYPE 101 	4709 	 LAYER METB3ECOID 	 4709 

// tfgdsmap 11370;0 metal3;haloID
LAYER MAP 18	DATATYPE 106 	4714 	 LAYER METAL3HALOID 	 4714 

// tfgdsmap 2170;0 metal3;devtermID1
LAYER MAP 18	DATATYPE 110 	4718 	 LAYER MET3TERMID1 	 4718 

// tfgdsmap 2460;0 metal3;g1pitchID
LAYER MAP 18	DATATYPE 114 	4722 	 LAYER METAL3G1PITCHID 	 4722 

// tfgdsmap 2461;0 metal3;g2pitchID
LAYER MAP 18	DATATYPE 115 	4723 	 LAYER METAL3G2PITCHID 	 4723 

// tfgdsmap 2462;0 metal3;g3pitchID
LAYER MAP 18	DATATYPE 116 	4724 	 LAYER METAL3G3PITCHID 	 4724 

// tfgdsmap 2463;0 metal3;g4pitchID
LAYER MAP 18	DATATYPE 117 	4725 	 LAYER METAL3G4PITCHID 	 4725 

// tfgdsmap 2464;0 metal3;g5pitchID
LAYER MAP 18	DATATYPE 118 	4726 	 LAYER METAL3G5PITCHID 	 4726 

// tfgdsmap 2877;0 metal3;g6pitchID
LAYER MAP 18	DATATYPE 119 	4727 	 LAYER METAL3G6PITCHID 	 4727 

// tfgdsmap 2171;0 metal3;devtermID2
LAYER MAP 18	DATATYPE 121 	4729 	 LAYER MET3TERMID2 	 4729 

// tfgdsmap 2172;0 metal3;devtermID3
LAYER MAP 18	DATATYPE 122 	4730 	 LAYER MET3TERMID3 	 4730 

// tfgdsmap 2173;0 metal3;devtermID4
LAYER MAP 18	DATATYPE 123 	4731 	 LAYER MET3TERMID4 	 4731 

// tfgdsmap 1390;0 metal3;STD
LAYER MAP 18	DATATYPE 130 	4738 	 LAYER METAL3STD 	 4738 

// tfgdsmap 1391;0 metal3;TARG1
LAYER MAP 18	DATATYPE 131 	4739 	 LAYER METAL3TARG1 	 4739 

// tfgdsmap 1392;0 metal3;TARG2
LAYER MAP 18	DATATYPE 132 	4740 	 LAYER METAL3TARG2 	 4740 

// tfgdsmap 1393;0 metal3;TARG3
LAYER MAP 18	DATATYPE 133 	4741 	 LAYER METAL3TARG3 	 4741 

// tfgdsmap 1858;0 metal3;backBone
LAYER MAP 18	DATATYPE 135 	4743 	 LAYER M3BID 	 4743 

// tfgdsmap 2879;0 metal3;g7pitchID
LAYER MAP 18	DATATYPE 138 	4746 	 LAYER METAL3G7PITCHID 	 4746 

// tfgdsmap 3634;0 metal3;noFDR
LAYER MAP 18	DATATYPE 150 	4758 	 LAYER METAL3NOFDR 	 4758 

// tfgdsmap 3095;0 metal3;g8pitchID
LAYER MAP 18	DATATYPE 170 	4778 	 LAYER METAL3G8PITCHID 	 4778 

// tfgdsmap 3096;0 metal3;g9pitchID
LAYER MAP 18	DATATYPE 171 	4779 	 LAYER METAL3G9PITCHID 	 4779 

// tfgdsmap 3097;0 metal3;g10pitchID
LAYER MAP 18	DATATYPE 172 	4780 	 LAYER METAL3G10PITCHID 	 4780 

// tfgdsmap 3956;0 metal3;fillerIgnore
LAYER MAP 18	DATATYPE 226 	4834 	 LAYER M3FILLERIGNORE 	 4834 

// tfgdsmap 3992;0 metal3;fillerExtend
LAYER MAP 18	DATATYPE 227 	4835 	 LAYER M3FILLEREXTND 	 4835 

// tfgdsmap 11294;0 metal3;noOPCDFM
LAYER MAP 18	DATATYPE 237 	4845 	 LAYER METB3NOOPCDFM 	 4845 

// tfgdsmap 7998;0 metal3;rcStop
LAYER MAP 18	DATATYPE 239 	4847 	 LAYER MET3RCSTOP 	 4847 

// tfgdsmap 9016;0 metal3;rcStart
LAYER MAP 18	DATATYPE 240 	4848 	 LAYER MET3RCSTART 	 4848 

// tfgdsmap 9025;0 metal3;altSwitchID
LAYER MAP 18	DATATYPE 241 	4849 	 LAYER MET3ALTSWITCHID 	 4849 

// tfgdsmap 10206;0 metal3;switchID
LAYER MAP 18	DATATYPE 242 	4850 	 LAYER MET3SWITCHID 	 4850 

// tfgdsmap 10221;0 metal3;aliasID
LAYER MAP 18	DATATYPE 243 	4851 	 LAYER MET3ALIASID 	 4851 

// tfgdsmap 4027;0 metal3;dummyFill
LAYER MAP 18	DATATYPE 250 	4858 	 LAYER METAL3DUMMYFILL 	 4858 

// tfgdsmap 7612;0 metal3;actFill
LAYER MAP 18	DATATYPE 251 	4859 	 LAYER METB3ACTFILL 	 4859 

// tfgdsmap 6206;0 metal3;trFill
LAYER MAP 18	DATATYPE 252 	4860 	 LAYER METAL3TRFILL 	 4860 

// tfgdsmap 5285;0 metal3;usr1
LAYER MAP 18	DATATYPE 255 	4863 	 LAYER USER18 	 4863 

// tfgdsmap 19;0 nwellesd;maskDrawing
LAYER MAP 19	DATATYPE 0 	4864 	 LAYER NWELLESDDRAWN 	 4864 

// tfgdsmap 5102;0 nwellesd;keepout
LAYER MAP 19	DATATYPE 1 	4865 	 LAYER NWELLESDKOR 	 4865 

// tfgdsmap 8684;0 nwellesd;portDrawing
LAYER MAP 19	DATATYPE 2 	4866 	 LAYER NWELLESDPORT 	 4866 

// tfgdsmap 87;0 wellResId;resDrawing
LAYER MAP 19	DATATYPE 4 	4868 	 LAYER WELLRES_ID 	 4868 

// tfgdsmap 96;0 nwell;ESDDiodeID
LAYER MAP 19	DATATYPE 6 	4870 	 LAYER ESDDIODE_ID 	 4870 

// tfgdsmap 4920;0 nwellesd;gbnwID
LAYER MAP 19	DATATYPE 17 	4881 	 LAYER GBNWELL_ID 	 4881 

// tfgdsmap 7828;0 nwellesd;critical
LAYER MAP 19	DATATYPE 21 	4885 	 LAYER NWELLESDCRITICALID 	 4885 

// tfgdsmap 563;0 nwellesd;DoNotProteus
LAYER MAP 19	DATATYPE 37 	4901 	 LAYER NWELLESDDNP 	 4901 

// tfgdsmap 3321;0 nwellesd;fillerID
LAYER MAP 19	DATATYPE 65 	4929 	 LAYER NWELLESDFILLERID 	 4929 

// tfgdsmap 10847;0 nwellesd;SRAFplus
LAYER MAP 19	DATATYPE 72 	4936 	 LAYER NWELLESDSRAFPLUS 	 4936 

// tfgdsmap 11078;0 nwellesd;SRAFminus
LAYER MAP 19	DATATYPE 73 	4937 	 LAYER NWELLESDSRAFMINUS 	 4937 

// tfgdsmap 6661;0 nwellesd;SDC
LAYER MAP 19	DATATYPE 76 	4940 	 LAYER NWELLESDSDC 	 4940 

// tfgdsmap 9086;0 nwellesd;hvid
LAYER MAP 19	DATATYPE 81 	4945 	 LAYER NWELLESDHVID 	 4945 

// tfgdsmap 9087;0 nwellesd;ehvid
LAYER MAP 19	DATATYPE 82 	4946 	 LAYER NWELLESDEHVID 	 4946 

// tfgdsmap 9088;0 nwellesd;uhvid
LAYER MAP 19	DATATYPE 83 	4947 	 LAYER NWELLESDUHVID 	 4947 

// tfgdsmap 6974;0 nwellesd;fillBlockage
LAYER MAP 19	DATATYPE 93 	4957 	 LAYER NWELLESDFILLKOR 	 4957 

// tfgdsmap 3521;0 nwellesd;metroCell
LAYER MAP 19	DATATYPE 96 	4960 	 LAYER NWELLESDMETROCELL 	 4960 

// tfgdsmap 1693;0 nwellesd;STD
LAYER MAP 19	DATATYPE 130 	4994 	 LAYER NWELLESDSTD 	 4994 

// tfgdsmap 1694;0 nwellesd;TARG1
LAYER MAP 19	DATATYPE 131 	4995 	 LAYER NWELLESDTARG1 	 4995 

// tfgdsmap 1695;0 nwellesd;TARG2
LAYER MAP 19	DATATYPE 132 	4996 	 LAYER NWELLESDTARG2 	 4996 

// tfgdsmap 1696;0 nwellesd;TARG3
LAYER MAP 19	DATATYPE 133 	4997 	 LAYER NWELLESDTARG3 	 4997 

// tfgdsmap 3635;0 nwellesd;noFDR
LAYER MAP 19	DATATYPE 150 	5014 	 LAYER NWELLESDNOFDR 	 5014 

// tfgdsmap 4083;0 nwellesd;dummyFill
LAYER MAP 19	DATATYPE 250 	5114 	 LAYER NWELLESDDUMMYFILL 	 5114 

// tfgdsmap 7613;0 nwellesd;actFill
LAYER MAP 19	DATATYPE 251 	5115 	 LAYER NWELLESDACTFILL 	 5115 

// tfgdsmap 6207;0 nwellesd;trFill
LAYER MAP 19	DATATYPE 252 	5116 	 LAYER NWELLESDTRFILL 	 5116 

// tfgdsmap 5286;0 nwellesd;usr1
LAYER MAP 19	DATATYPE 255 	5119 	 LAYER USER19 	 5119 

// tfgdsmap 1022;0 deepnwell;maskDrawing
LAYER MAP 20	DATATYPE 0 	5120 	 LAYER DEEPNWELLDRAWN 	 5120 

// tfgdsmap 1114;0 deepnwell;keepout
LAYER MAP 20	DATATYPE 1 	5121 	 LAYER DEEPNWELLKOR 	 5121 

// tfgdsmap 1115;0 deepnwell;toSynDrawing
LAYER MAP 20	DATATYPE 18 	5138 	 LAYER DEEPNWELLTO 	 5138 

// tfgdsmap 7829;0 deepnwell;critical
LAYER MAP 20	DATATYPE 21 	5141 	 LAYER DEEPNWELLCRITICALID 	 5141 

// tfgdsmap 1116;0 deepnwell;DoNotProteus
LAYER MAP 20	DATATYPE 37 	5157 	 LAYER DEEPNWELLDNP 	 5157 

// tfgdsmap 1117;0 deepnwell;keepGenAway
LAYER MAP 20	DATATYPE 51 	5171 	 LAYER DEEPNWELLKGA 	 5171 

// tfgdsmap 1118;0 deepnwell;frameOnly
LAYER MAP 20	DATATYPE 53 	5173 	 LAYER DEEPNWELLFO 	 5173 

// tfgdsmap 1119;0 deepnwell;frameOnlyHole
LAYER MAP 20	DATATYPE 54 	5174 	 LAYER DEEPNWELLFOH 	 5174 

// tfgdsmap 1120;0 deepnwell;optmaskDraw
LAYER MAP 20	DATATYPE 55 	5175 	 LAYER DEEPNWELLOPT 	 5175 

// tfgdsmap 3322;0 deepnwell;fillerID
LAYER MAP 20	DATATYPE 65 	5185 	 LAYER DEEPNWELLFILLERID 	 5185 

// tfgdsmap 10848;0 deepnwell;SRAFplus
LAYER MAP 20	DATATYPE 72 	5192 	 LAYER DEEPNWELLSRAFPLUS 	 5192 

// tfgdsmap 11079;0 deepnwell;SRAFminus
LAYER MAP 20	DATATYPE 73 	5193 	 LAYER DEEPNWELLSRAFMINUS 	 5193 

// tfgdsmap 6662;0 deepnwell;SDC
LAYER MAP 20	DATATYPE 76 	5196 	 LAYER DEEPNWELLSDC 	 5196 

// tfgdsmap 6975;0 deepnwell;fillBlockage
LAYER MAP 20	DATATYPE 93 	5213 	 LAYER DEEPNWELLFILLKOR 	 5213 

// tfgdsmap 3522;0 deepnwell;metroCell
LAYER MAP 20	DATATYPE 96 	5216 	 LAYER DEEPNWELLMETROCELL 	 5216 

// tfgdsmap 1697;0 deepnwell;STD
LAYER MAP 20	DATATYPE 130 	5250 	 LAYER DEEPNWELLSTD 	 5250 

// tfgdsmap 1698;0 deepnwell;TARG1
LAYER MAP 20	DATATYPE 131 	5251 	 LAYER DEEPNWELLTARG1 	 5251 

// tfgdsmap 1699;0 deepnwell;TARG2
LAYER MAP 20	DATATYPE 132 	5252 	 LAYER DEEPNWELLTARG2 	 5252 

// tfgdsmap 1700;0 deepnwell;TARG3
LAYER MAP 20	DATATYPE 133 	5253 	 LAYER DEEPNWELLTARG3 	 5253 

// tfgdsmap 3636;0 deepnwell;noFDR
LAYER MAP 20	DATATYPE 150 	5270 	 LAYER DEEPNWELLNOFDR 	 5270 

// tfgdsmap 3957;0 deepnwell;fillerIgnore
LAYER MAP 20	DATATYPE 226 	5346 	 LAYER DNWFILLERIGNORE 	 5346 

// tfgdsmap 8010;0 deepnwell;rcStop
LAYER MAP 20	DATATYPE 239 	5359 	 LAYER DNWRCSTOP 	 5359 

// tfgdsmap 4084;0 deepnwell;dummyFill
LAYER MAP 20	DATATYPE 250 	5370 	 LAYER DEEPNWELLDUMMYFILL 	 5370 

// tfgdsmap 7614;0 deepnwell;actFill
LAYER MAP 20	DATATYPE 251 	5371 	 LAYER DEEPNWELLACTFILL 	 5371 

// tfgdsmap 6208;0 deepnwell;trFill
LAYER MAP 20	DATATYPE 252 	5372 	 LAYER DEEPNWELLTRFILL 	 5372 

// tfgdsmap 5287;0 deepnwell;usr1
LAYER MAP 20	DATATYPE 255 	5375 	 LAYER USER20 	 5375 

// tfgdsmap 21;0 via3;maskDrawing
LAYER MAP 21	DATATYPE 0 	5376 	 LAYER VIA3DRAWN 	 5376 

// tfgdsmap 612;0 via3;keepout
LAYER MAP 21	DATATYPE 1 	5377 	 LAYER VIA3KOR 	 5377 

// tfgdsmap 453;0 via3;zoneDrawing
LAYER MAP 21	DATATYPE 3 	5379 	 LAYER VIA3ZONE 	 5379 

// tfgdsmap 966;0 via3;AlignMarkID
LAYER MAP 21	DATATYPE 5 	5381 	 LAYER V3ALIGNMARK 	 5381 

// tfgdsmap 653;0 via3;APRannotation
LAYER MAP 21	DATATYPE 8 	5384 	 LAYER VIA3VIRTUAL 	 5384 

// tfgdsmap 263;0 via3;toSynDrawing
LAYER MAP 21	DATATYPE 18 	5394 	 LAYER TRENCHVIA3_ID 	 5394 

// tfgdsmap 127;0 via3;frameDrawing
LAYER MAP 21	DATATYPE 19 	5395 	 LAYER VIA3FRAME 	 5395 

// tfgdsmap 7830;0 via3;critical
LAYER MAP 21	DATATYPE 21 	5397 	 LAYER VIA3CRITICALID 	 5397 

// tfgdsmap 493;0 via3;dummyDrawing
LAYER MAP 21	DATATYPE 33 	5409 	 LAYER VIA3DUMMYID 	 5409 

// tfgdsmap 1107;0 via3;noopc
LAYER MAP 21	DATATYPE 34 	5410 	 LAYER VIA3NOOPC 	 5410 

// tfgdsmap 2963;0 via3;densityID
LAYER MAP 21	DATATYPE 36 	5412 	 LAYER VIA3DENID 	 5412 

// tfgdsmap 564;0 via3;DoNotProteus
LAYER MAP 21	DATATYPE 37 	5413 	 LAYER VIA3DNP 	 5413 

// tfgdsmap 10569;0 via3;nfmExclude
LAYER MAP 21	DATATYPE 46 	5422 	 LAYER VIA3NFMEXCLUDE 	 5422 

// tfgdsmap 693;0 via3;keepGenAway
LAYER MAP 21	DATATYPE 51 	5427 	 LAYER VIA3KGA 	 5427 

// tfgdsmap 577;0 via3;FeatureUnderTest
LAYER MAP 21	DATATYPE 52 	5428 	 LAYER VIA3FUT 	 5428 

// tfgdsmap 6887;0 via3;allowOTC
LAYER MAP 21	DATATYPE 58 	5434 	 LAYER VIA3ALLOWOTC 	 5434 

// tfgdsmap 996;0 via3;WingID
LAYER MAP 21	DATATYPE 60 	5436 	 LAYER VA3WING 	 5436 

// tfgdsmap 997;0 via3;NoWingID
LAYER MAP 21	DATATYPE 61 	5437 	 LAYER VA3NOWING 	 5437 

// tfgdsmap 1321;0 via3;fillerID
LAYER MAP 21	DATATYPE 65 	5441 	 LAYER VIA3FILLID 	 5441 

// tfgdsmap 1748;0 via3;phase
LAYER MAP 21	DATATYPE 66 	5442 	 LAYER VIA3PHASE 	 5442 

// tfgdsmap 1749;0 via3;chrome
LAYER MAP 21	DATATYPE 67 	5443 	 LAYER VIA3CHROME 	 5443 

// tfgdsmap 10849;0 via3;SRAFplus
LAYER MAP 21	DATATYPE 72 	5448 	 LAYER VIA3SRAFPLUS 	 5448 

// tfgdsmap 11080;0 via3;SRAFminus
LAYER MAP 21	DATATYPE 73 	5449 	 LAYER VIA3SRAFMINUS 	 5449 

// tfgdsmap 6663;0 via3;SDC
LAYER MAP 21	DATATYPE 76 	5452 	 LAYER VIA3SDC 	 5452 

// tfgdsmap 6976;0 via3;fillBlockage
LAYER MAP 21	DATATYPE 93 	5469 	 LAYER VIA3FILLKOR 	 5469 

// tfgdsmap 3098;0 via3;metroCell
LAYER MAP 21	DATATYPE 96 	5472 	 LAYER VIA3METROCELL 	 5472 

// tfgdsmap 2465;0 via3;tsdrRegion
LAYER MAP 21	DATATYPE 98 	5474 	 LAYER VIA3TSDRREGION 	 5474 

// tfgdsmap 2466;0 via3;tsdr2sdr
LAYER MAP 21	DATATYPE 99 	5475 	 LAYER VIA3TSDR2SDR 	 5475 

// tfgdsmap 2467;0 via3;g1pitchID
LAYER MAP 21	DATATYPE 114 	5490 	 LAYER VIA3G1PITCHID 	 5490 

// tfgdsmap 2468;0 via3;g2pitchID
LAYER MAP 21	DATATYPE 115 	5491 	 LAYER VIA3G2PITCHID 	 5491 

// tfgdsmap 2469;0 via3;g3pitchID
LAYER MAP 21	DATATYPE 116 	5492 	 LAYER VIA3G3PITCHID 	 5492 

// tfgdsmap 2470;0 via3;g4pitchID
LAYER MAP 21	DATATYPE 117 	5493 	 LAYER VIA3G4PITCHID 	 5493 

// tfgdsmap 2471;0 via3;g5pitchID
LAYER MAP 21	DATATYPE 118 	5494 	 LAYER VIA3G5PITCHID 	 5494 

// tfgdsmap 2880;0 via3;g6pitchID
LAYER MAP 21	DATATYPE 119 	5495 	 LAYER VIA3G6PITCHID 	 5495 

// tfgdsmap 1394;0 via3;STD
LAYER MAP 21	DATATYPE 130 	5506 	 LAYER VIA3STD 	 5506 

// tfgdsmap 1395;0 via3;TARG1
LAYER MAP 21	DATATYPE 131 	5507 	 LAYER VIA3TARG1 	 5507 

// tfgdsmap 1396;0 via3;TARG2
LAYER MAP 21	DATATYPE 132 	5508 	 LAYER VIA3TARG2 	 5508 

// tfgdsmap 1397;0 via3;TARG3
LAYER MAP 21	DATATYPE 133 	5509 	 LAYER VIA3TARG3 	 5509 

// tfgdsmap 2881;0 via3;g7pitchID
LAYER MAP 21	DATATYPE 138 	5514 	 LAYER VIA3G7PITCHID 	 5514 

// tfgdsmap 3637;0 via3;noFDR
LAYER MAP 21	DATATYPE 150 	5526 	 LAYER VIA3NOFDR 	 5526 

// tfgdsmap 3099;0 via3;cplpi
LAYER MAP 21	DATATYPE 168 	5544 	 LAYER VIA3CPLPI 	 5544 

// tfgdsmap 3100;0 via3;cplcr
LAYER MAP 21	DATATYPE 169 	5545 	 LAYER VIA3CPLCR 	 5545 

// tfgdsmap 3101;0 via3;g8pitchID
LAYER MAP 21	DATATYPE 170 	5546 	 LAYER VIA3G8PITCHID 	 5546 

// tfgdsmap 3102;0 via3;g9pitchID
LAYER MAP 21	DATATYPE 171 	5547 	 LAYER VIA3G9PITCHID 	 5547 

// tfgdsmap 3103;0 via3;g10pitchID
LAYER MAP 21	DATATYPE 172 	5548 	 LAYER VIA3G10PITCHID 	 5548 

// tfgdsmap 3958;0 via3;fillerIgnore
LAYER MAP 21	DATATYPE 226 	5602 	 LAYER V3FILLERIGNORE 	 5602 

// tfgdsmap 10109;0 via3;altSwitchID
LAYER MAP 21	DATATYPE 241 	5617 	 LAYER VIA3ALTSWITCHID 	 5617 

// tfgdsmap 10084;0 via3;switchID
LAYER MAP 21	DATATYPE 242 	5618 	 LAYER VIA3SWITCHID 	 5618 

// tfgdsmap 4028;0 via3;dummyFill
LAYER MAP 21	DATATYPE 250 	5626 	 LAYER VIA3DUMMYFILL 	 5626 

// tfgdsmap 7615;0 via3;actFill
LAYER MAP 21	DATATYPE 251 	5627 	 LAYER VIA3ACTFILL 	 5627 

// tfgdsmap 6209;0 via3;trFill
LAYER MAP 21	DATATYPE 252 	5628 	 LAYER VIA3TRFILL 	 5628 

// tfgdsmap 5288;0 via3;usr1
LAYER MAP 21	DATATYPE 255 	5631 	 LAYER USER21 	 5631 

// tfgdsmap 22;0 metal4;maskDrawing
LAYER MAP 22	DATATYPE 0 	5632 	 LAYER METAL4DRAWN 	 5632 

// tfgdsmap 613;0 metal4;keepout
LAYER MAP 22	DATATYPE 1 	5633 	 LAYER METAL4KOR 	 5633 

// tfgdsmap 304;0 metal4;portDrawing
LAYER MAP 22	DATATYPE 2 	5634 	 LAYER MET4PORT 	 5634 

// tfgdsmap 404;0 metal4;zoneDrawing
LAYER MAP 22	DATATYPE 3 	5635 	 LAYER MET4ZONE 	 5635 

// tfgdsmap 354;0 metal4;resDrawing
LAYER MAP 22	DATATYPE 4 	5636 	 LAYER MET4RESID 	 5636 

// tfgdsmap 1113;0 metal4;BCIDblockage
LAYER MAP 22	DATATYPE 6 	5638 	 LAYER MET4BCIDKOR 	 5638 

// tfgdsmap 2822;0 metal4;phantom
LAYER MAP 22	DATATYPE 11 	5643 	 LAYER METAL4P 	 5643 

// tfgdsmap 128;0 metal4;frameDrawing
LAYER MAP 22	DATATYPE 19 	5651 	 LAYER MET4FRAME 	 5651 

// tfgdsmap 7831;0 metal4;critical
LAYER MAP 22	DATATYPE 21 	5653 	 LAYER METAL4CRITICALID 	 5653 

// tfgdsmap 15;0 metal4;dummyDrawing
LAYER MAP 22	DATATYPE 33 	5665 	 LAYER METAL4DUMMYID 	 5665 

// tfgdsmap 2964;0 metal4;densityID
LAYER MAP 22	DATATYPE 36 	5668 	 LAYER METAL4DENID 	 5668 

// tfgdsmap 565;0 metal4;DoNotProteus
LAYER MAP 22	DATATYPE 37 	5669 	 LAYER METAL4DNP 	 5669 

// tfgdsmap 587;0 metal4;needTermCells
LAYER MAP 22	DATATYPE 40 	5672 	 LAYER M4NEEDTERMCELLS 	 5672 

// tfgdsmap 588;0 metal4;keepAwayTermCells
LAYER MAP 22	DATATYPE 45 	5677 	 LAYER M4KEEPAWAYTERMCELLS 	 5677 

// tfgdsmap 10570;0 metal4;nfmExclude
LAYER MAP 22	DATATYPE 46 	5678 	 LAYER MET4NFMEXCLUDE 	 5678 

// tfgdsmap 211;0 metal4;keepGenAway
LAYER MAP 22	DATATYPE 51 	5683 	 LAYER METAL4KGA 	 5683 

// tfgdsmap 60;0 metal4;FeatureUnderTest
LAYER MAP 22	DATATYPE 52 	5684 	 LAYER METAL4FUT 	 5684 

// tfgdsmap 6903;0 metal4;allowOTC
LAYER MAP 22	DATATYPE 58 	5690 	 LAYER METB4ALLOWOTC 	 5690 

// tfgdsmap 1310;0 metal4;fillerID
LAYER MAP 22	DATATYPE 65 	5697 	 LAYER METAL4FILLID 	 5697 

// tfgdsmap 3104;0 metal4;grating
LAYER MAP 22	DATATYPE 70 	5702 	 LAYER METAL4GRATING 	 5702 

// tfgdsmap 3105;0 metal4;gratingFr
LAYER MAP 22	DATATYPE 71 	5703 	 LAYER METAL4GRATINGFRAME 	 5703 

// tfgdsmap 10850;0 metal4;SRAFplus
LAYER MAP 22	DATATYPE 72 	5704 	 LAYER METB4SRAFPLUS 	 5704 

// tfgdsmap 11081;0 metal4;SRAFminus
LAYER MAP 22	DATATYPE 73 	5705 	 LAYER METB4SRAFMINUS 	 5705 

// tfgdsmap 3106;0 metal4;plug
LAYER MAP 22	DATATYPE 74 	5706 	 LAYER METAL4PLUG 	 5706 

// tfgdsmap 3107;0 metal4;plugFr
LAYER MAP 22	DATATYPE 75 	5707 	 LAYER METAL4PLUGFRAME 	 5707 

// tfgdsmap 6664;0 metal4;SDC
LAYER MAP 22	DATATYPE 76 	5708 	 LAYER METAL4SDC 	 5708 

// tfgdsmap 9047;0 metal4;hvid
LAYER MAP 22	DATATYPE 81 	5713 	 LAYER MET4HVID 	 5713 

// tfgdsmap 9048;0 metal4;ehvid
LAYER MAP 22	DATATYPE 82 	5714 	 LAYER MET4EHVID 	 5714 

// tfgdsmap 9049;0 metal4;uhvid
LAYER MAP 22	DATATYPE 83 	5715 	 LAYER MET4UHVID 	 5715 

// tfgdsmap 9120;0 metal4;fillGuide
LAYER MAP 22	DATATYPE 84 	5716 	 LAYER MET4FILLGUIDE 	 5716 

// tfgdsmap 9121;0 metal4;fillCut
LAYER MAP 22	DATATYPE 85 	5717 	 LAYER MET4FILLCUT 	 5717 

// tfgdsmap 6977;0 metal4;fillBlockage
LAYER MAP 22	DATATYPE 93 	5725 	 LAYER METB4FILLKOR 	 5725 

// tfgdsmap 3108;0 metal4;metroCell
LAYER MAP 22	DATATYPE 96 	5728 	 LAYER METAL4METROCELL 	 5728 

// tfgdsmap 2472;0 metal4;tsdrRegion
LAYER MAP 22	DATATYPE 98 	5730 	 LAYER METAL4TSDRREGION 	 5730 

// tfgdsmap 2473;0 metal4;tsdr2sdr
LAYER MAP 22	DATATYPE 99 	5731 	 LAYER METAL4TSDR2SDR 	 5731 

// tfgdsmap 8472;0 metal4;eco
LAYER MAP 22	DATATYPE 101 	5733 	 LAYER METB4ECOID 	 5733 

// tfgdsmap 11371;0 metal4;haloID
LAYER MAP 22	DATATYPE 106 	5738 	 LAYER METAL4HALOID 	 5738 

// tfgdsmap 2178;0 metal4;devtermID1
LAYER MAP 22	DATATYPE 110 	5742 	 LAYER MET4TERMID1 	 5742 

// tfgdsmap 2474;0 metal4;g1pitchID
LAYER MAP 22	DATATYPE 114 	5746 	 LAYER METAL4G1PITCHID 	 5746 

// tfgdsmap 2475;0 metal4;g2pitchID
LAYER MAP 22	DATATYPE 115 	5747 	 LAYER METAL4G2PITCHID 	 5747 

// tfgdsmap 2476;0 metal4;g3pitchID
LAYER MAP 22	DATATYPE 116 	5748 	 LAYER METAL4G3PITCHID 	 5748 

// tfgdsmap 2477;0 metal4;g4pitchID
LAYER MAP 22	DATATYPE 117 	5749 	 LAYER METAL4G4PITCHID 	 5749 

// tfgdsmap 2478;0 metal4;g5pitchID
LAYER MAP 22	DATATYPE 118 	5750 	 LAYER METAL4G5PITCHID 	 5750 

// tfgdsmap 2882;0 metal4;g6pitchID
LAYER MAP 22	DATATYPE 119 	5751 	 LAYER METAL4G6PITCHID 	 5751 

// tfgdsmap 2179;0 metal4;devtermID2
LAYER MAP 22	DATATYPE 121 	5753 	 LAYER MET4TERMID2 	 5753 

// tfgdsmap 2180;0 metal4;devtermID3
LAYER MAP 22	DATATYPE 122 	5754 	 LAYER MET4TERMID3 	 5754 

// tfgdsmap 2181;0 metal4;devtermID4
LAYER MAP 22	DATATYPE 123 	5755 	 LAYER MET4TERMID4 	 5755 

// tfgdsmap 1398;0 metal4;STD
LAYER MAP 22	DATATYPE 130 	5762 	 LAYER METAL4STD 	 5762 

// tfgdsmap 1399;0 metal4;TARG1
LAYER MAP 22	DATATYPE 131 	5763 	 LAYER METAL4TARG1 	 5763 

// tfgdsmap 1400;0 metal4;TARG2
LAYER MAP 22	DATATYPE 132 	5764 	 LAYER METAL4TARG2 	 5764 

// tfgdsmap 1401;0 metal4;TARG3
LAYER MAP 22	DATATYPE 133 	5765 	 LAYER METAL4TARG3 	 5765 

// tfgdsmap 1885;0 metal4;backBone
LAYER MAP 22	DATATYPE 135 	5767 	 LAYER M4BID 	 5767 

// tfgdsmap 2883;0 metal4;g7pitchID
LAYER MAP 22	DATATYPE 138 	5770 	 LAYER METAL4G7PITCHID 	 5770 

// tfgdsmap 3638;0 metal4;noFDR
LAYER MAP 22	DATATYPE 150 	5782 	 LAYER METAL4NOFDR 	 5782 

// tfgdsmap 3109;0 metal4;g8pitchID
LAYER MAP 22	DATATYPE 170 	5802 	 LAYER METAL4G8PITCHID 	 5802 

// tfgdsmap 3110;0 metal4;g9pitchID
LAYER MAP 22	DATATYPE 171 	5803 	 LAYER METAL4G9PITCHID 	 5803 

// tfgdsmap 3111;0 metal4;g10pitchID
LAYER MAP 22	DATATYPE 172 	5804 	 LAYER METAL4G10PITCHID 	 5804 

// tfgdsmap 3959;0 metal4;fillerIgnore
LAYER MAP 22	DATATYPE 226 	5858 	 LAYER M4FILLERIGNORE 	 5858 

// tfgdsmap 3993;0 metal4;fillerExtend
LAYER MAP 22	DATATYPE 227 	5859 	 LAYER M4FILLEREXTND 	 5859 

// tfgdsmap 11295;0 metal4;noOPCDFM
LAYER MAP 22	DATATYPE 237 	5869 	 LAYER METB4NOOPCDFM 	 5869 

// tfgdsmap 7999;0 metal4;rcStop
LAYER MAP 22	DATATYPE 239 	5871 	 LAYER MET4RCSTOP 	 5871 

// tfgdsmap 9001;0 metal4;rcStart
LAYER MAP 22	DATATYPE 240 	5872 	 LAYER MET4RCSTART 	 5872 

// tfgdsmap 9026;0 metal4;altSwitchID
LAYER MAP 22	DATATYPE 241 	5873 	 LAYER MET4ALTSWITCHID 	 5873 

// tfgdsmap 10207;0 metal4;switchID
LAYER MAP 22	DATATYPE 242 	5874 	 LAYER MET4SWITCHID 	 5874 

// tfgdsmap 10222;0 metal4;aliasID
LAYER MAP 22	DATATYPE 243 	5875 	 LAYER MET4ALIASID 	 5875 

// tfgdsmap 4029;0 metal4;dummyFill
LAYER MAP 22	DATATYPE 250 	5882 	 LAYER METAL4DUMMYFILL 	 5882 

// tfgdsmap 7616;0 metal4;actFill
LAYER MAP 22	DATATYPE 251 	5883 	 LAYER METB4ACTFILL 	 5883 

// tfgdsmap 6210;0 metal4;trFill
LAYER MAP 22	DATATYPE 252 	5884 	 LAYER METAL4TRFILL 	 5884 

// tfgdsmap 5289;0 metal4;usr1
LAYER MAP 22	DATATYPE 255 	5887 	 LAYER USER22 	 5887 

// tfgdsmap 58;0 TGOXID;maskDrawing
LAYER MAP 23	DATATYPE 0 	5888 	 LAYER TGOXIDDRAWN 	 5888 

// tfgdsmap 5103;0 TGOXID;keepout
LAYER MAP 23	DATATYPE 1 	5889 	 LAYER TGOXIDKOR 	 5889 

// tfgdsmap 3778;0 TGOXID;XLLpitchID
LAYER MAP 23	DATATYPE 43 	5931 	 LAYER TGXLLID 	 5931 

// tfgdsmap 10851;0 TGOXID;SRAFplus
LAYER MAP 23	DATATYPE 72 	5960 	 LAYER TGOXIDSRAFPLUS 	 5960 

// tfgdsmap 11082;0 TGOXID;SRAFminus
LAYER MAP 23	DATATYPE 73 	5961 	 LAYER TGOXIDSRAFMINUS 	 5961 

// tfgdsmap 6665;0 TGOXID;SDC
LAYER MAP 23	DATATYPE 76 	5964 	 LAYER TGOXIDSDC 	 5964 

// tfgdsmap 3523;0 TGOXID;metroCell
LAYER MAP 23	DATATYPE 96 	5984 	 LAYER TGOXIDMETROCELL 	 5984 

// tfgdsmap 1701;0 TGOXID;STD
LAYER MAP 23	DATATYPE 130 	6018 	 LAYER TGOXIDSTD 	 6018 

// tfgdsmap 1702;0 TGOXID;TARG1
LAYER MAP 23	DATATYPE 131 	6019 	 LAYER TGOXIDTARG1 	 6019 

// tfgdsmap 1703;0 TGOXID;TARG2
LAYER MAP 23	DATATYPE 132 	6020 	 LAYER TGOXIDTARG2 	 6020 

// tfgdsmap 1704;0 TGOXID;TARG3
LAYER MAP 23	DATATYPE 133 	6021 	 LAYER TGOXIDTARG3 	 6021 

// tfgdsmap 3639;0 TGOXID;noFDR
LAYER MAP 23	DATATYPE 150 	6038 	 LAYER TGOXIDNOFDR 	 6038 

// tfgdsmap 4085;0 TGOXID;dummyFill
LAYER MAP 23	DATATYPE 250 	6138 	 LAYER TGOXIDDUMMYFILL 	 6138 

// tfgdsmap 7617;0 TGOXID;actFill
LAYER MAP 23	DATATYPE 251 	6139 	 LAYER TGOXIDACTFILL 	 6139 

// tfgdsmap 6211;0 TGOXID;trFill
LAYER MAP 23	DATATYPE 252 	6140 	 LAYER TGOXIDTRFILL 	 6140 

// tfgdsmap 5290;0 TGOXID;usr1
LAYER MAP 23	DATATYPE 255 	6143 	 LAYER USER23 	 6143 

// tfgdsmap 783;0 ESD;maskDrawing
LAYER MAP 24	DATATYPE 0 	6144 	 LAYER ESDDRAWN 	 6144 

// tfgdsmap 5104;0 ESD;keepout
LAYER MAP 24	DATATYPE 1 	6145 	 LAYER ESDKOR 	 6145 

// tfgdsmap 784;0 ESD;toSynDrawing
LAYER MAP 24	DATATYPE 18 	6162 	 LAYER ESDTG 	 6162 

// tfgdsmap 742;0 ESD;frameOnly
LAYER MAP 24	DATATYPE 53 	6197 	 LAYER ESDFO 	 6197 

// tfgdsmap 743;0 ESD;frameOnlyHole
LAYER MAP 24	DATATYPE 54 	6198 	 LAYER ESDFOH 	 6198 

// tfgdsmap 10852;0 ESD;SRAFplus
LAYER MAP 24	DATATYPE 72 	6216 	 LAYER ESDSRAFPLUS 	 6216 

// tfgdsmap 11083;0 ESD;SRAFminus
LAYER MAP 24	DATATYPE 73 	6217 	 LAYER ESDSRAFMINUS 	 6217 

// tfgdsmap 6666;0 ESD;SDC
LAYER MAP 24	DATATYPE 76 	6220 	 LAYER ESDSDC 	 6220 

// tfgdsmap 3524;0 ESD;metroCell
LAYER MAP 24	DATATYPE 96 	6240 	 LAYER ESDMETROCELL 	 6240 

// tfgdsmap 1705;0 ESD;STD
LAYER MAP 24	DATATYPE 130 	6274 	 LAYER ESDSTD 	 6274 

// tfgdsmap 1706;0 ESD;TARG1
LAYER MAP 24	DATATYPE 131 	6275 	 LAYER ESDTARG1 	 6275 

// tfgdsmap 1707;0 ESD;TARG2
LAYER MAP 24	DATATYPE 132 	6276 	 LAYER ESDTARG2 	 6276 

// tfgdsmap 1708;0 ESD;TARG3
LAYER MAP 24	DATATYPE 133 	6277 	 LAYER ESDTARG3 	 6277 

// tfgdsmap 3640;0 ESD;noFDR
LAYER MAP 24	DATATYPE 150 	6294 	 LAYER ESDNOFDR 	 6294 

// tfgdsmap 4086;0 ESD;dummyFill
LAYER MAP 24	DATATYPE 250 	6394 	 LAYER ESDDUMMYFILL 	 6394 

// tfgdsmap 7618;0 ESD;actFill
LAYER MAP 24	DATATYPE 251 	6395 	 LAYER ESDACTFILL 	 6395 

// tfgdsmap 6212;0 ESD;trFill
LAYER MAP 24	DATATYPE 252 	6396 	 LAYER ESDTRFILL 	 6396 

// tfgdsmap 5291;0 ESD;usr1
LAYER MAP 24	DATATYPE 255 	6399 	 LAYER USER24 	 6399 

// tfgdsmap 7;0 via4;maskDrawing
LAYER MAP 25	DATATYPE 0 	6400 	 LAYER VIA4DRAWN 	 6400 

// tfgdsmap 614;0 via4;keepout
LAYER MAP 25	DATATYPE 1 	6401 	 LAYER VIA4KOR 	 6401 

// tfgdsmap 454;0 via4;zoneDrawing
LAYER MAP 25	DATATYPE 3 	6403 	 LAYER VIA4ZONE 	 6403 

// tfgdsmap 967;0 via4;AlignMarkID
LAYER MAP 25	DATATYPE 5 	6405 	 LAYER V4ALIGNMARK 	 6405 

// tfgdsmap 654;0 via4;APRannotation
LAYER MAP 25	DATATYPE 8 	6408 	 LAYER VIA4VIRTUAL 	 6408 

// tfgdsmap 264;0 via4;toSynDrawing
LAYER MAP 25	DATATYPE 18 	6418 	 LAYER TRENCHVIA4_ID 	 6418 

// tfgdsmap 107;0 via4;frameDrawing
LAYER MAP 25	DATATYPE 19 	6419 	 LAYER VIA4FRAME 	 6419 

// tfgdsmap 7832;0 via4;critical
LAYER MAP 25	DATATYPE 21 	6421 	 LAYER VIA4CRITICALID 	 6421 

// tfgdsmap 494;0 via4;dummyDrawing
LAYER MAP 25	DATATYPE 33 	6433 	 LAYER VIA4DUMMYID 	 6433 

// tfgdsmap 1108;0 via4;noopc
LAYER MAP 25	DATATYPE 34 	6434 	 LAYER VIA4NOOPC 	 6434 

// tfgdsmap 2965;0 via4;densityID
LAYER MAP 25	DATATYPE 36 	6436 	 LAYER VIA4DENID 	 6436 

// tfgdsmap 566;0 via4;DoNotProteus
LAYER MAP 25	DATATYPE 37 	6437 	 LAYER VIA4DNP 	 6437 

// tfgdsmap 10571;0 via4;nfmExclude
LAYER MAP 25	DATATYPE 46 	6446 	 LAYER VIA4NFMEXCLUDE 	 6446 

// tfgdsmap 694;0 via4;keepGenAway
LAYER MAP 25	DATATYPE 51 	6451 	 LAYER VIA4KGA 	 6451 

// tfgdsmap 578;0 via4;FeatureUnderTest
LAYER MAP 25	DATATYPE 52 	6452 	 LAYER VIA4FUT 	 6452 

// tfgdsmap 6888;0 via4;allowOTC
LAYER MAP 25	DATATYPE 58 	6458 	 LAYER VIA4ALLOWOTC 	 6458 

// tfgdsmap 998;0 via4;WingID
LAYER MAP 25	DATATYPE 60 	6460 	 LAYER VA4WING 	 6460 

// tfgdsmap 999;0 via4;NoWingID
LAYER MAP 25	DATATYPE 61 	6461 	 LAYER VA4NOWING 	 6461 

// tfgdsmap 1322;0 via4;fillerID
LAYER MAP 25	DATATYPE 65 	6465 	 LAYER VIA4FILLID 	 6465 

// tfgdsmap 1750;0 via4;phase
LAYER MAP 25	DATATYPE 66 	6466 	 LAYER VIA4PHASE 	 6466 

// tfgdsmap 1751;0 via4;chrome
LAYER MAP 25	DATATYPE 67 	6467 	 LAYER VIA4CHROME 	 6467 

// tfgdsmap 10853;0 via4;SRAFplus
LAYER MAP 25	DATATYPE 72 	6472 	 LAYER VIA4SRAFPLUS 	 6472 

// tfgdsmap 11084;0 via4;SRAFminus
LAYER MAP 25	DATATYPE 73 	6473 	 LAYER VIA4SRAFMINUS 	 6473 

// tfgdsmap 6667;0 via4;SDC
LAYER MAP 25	DATATYPE 76 	6476 	 LAYER VIA4SDC 	 6476 

// tfgdsmap 6978;0 via4;fillBlockage
LAYER MAP 25	DATATYPE 93 	6493 	 LAYER VIA4FILLKOR 	 6493 

// tfgdsmap 3112;0 via4;metroCell
LAYER MAP 25	DATATYPE 96 	6496 	 LAYER VIA4METROCELL 	 6496 

// tfgdsmap 2479;0 via4;tsdrRegion
LAYER MAP 25	DATATYPE 98 	6498 	 LAYER VIA4TSDRREGION 	 6498 

// tfgdsmap 2480;0 via4;tsdr2sdr
LAYER MAP 25	DATATYPE 99 	6499 	 LAYER VIA4TSDR2SDR 	 6499 

// tfgdsmap 2481;0 via4;g1pitchID
LAYER MAP 25	DATATYPE 114 	6514 	 LAYER VIA4G1PITCHID 	 6514 

// tfgdsmap 2482;0 via4;g2pitchID
LAYER MAP 25	DATATYPE 115 	6515 	 LAYER VIA4G2PITCHID 	 6515 

// tfgdsmap 2483;0 via4;g3pitchID
LAYER MAP 25	DATATYPE 116 	6516 	 LAYER VIA4G3PITCHID 	 6516 

// tfgdsmap 2484;0 via4;g4pitchID
LAYER MAP 25	DATATYPE 117 	6517 	 LAYER VIA4G4PITCHID 	 6517 

// tfgdsmap 2485;0 via4;g5pitchID
LAYER MAP 25	DATATYPE 118 	6518 	 LAYER VIA4G5PITCHID 	 6518 

// tfgdsmap 2884;0 via4;g6pitchID
LAYER MAP 25	DATATYPE 119 	6519 	 LAYER VIA4G6PITCHID 	 6519 

// tfgdsmap 1402;0 via4;STD
LAYER MAP 25	DATATYPE 130 	6530 	 LAYER VIA4STD 	 6530 

// tfgdsmap 1403;0 via4;TARG1
LAYER MAP 25	DATATYPE 131 	6531 	 LAYER VIA4TARG1 	 6531 

// tfgdsmap 1404;0 via4;TARG2
LAYER MAP 25	DATATYPE 132 	6532 	 LAYER VIA4TARG2 	 6532 

// tfgdsmap 1405;0 via4;TARG3
LAYER MAP 25	DATATYPE 133 	6533 	 LAYER VIA4TARG3 	 6533 

// tfgdsmap 2885;0 via4;g7pitchID
LAYER MAP 25	DATATYPE 138 	6538 	 LAYER VIA4G7PITCHID 	 6538 

// tfgdsmap 3641;0 via4;noFDR
LAYER MAP 25	DATATYPE 150 	6550 	 LAYER VIA4NOFDR 	 6550 

// tfgdsmap 3113;0 via4;cplpi
LAYER MAP 25	DATATYPE 168 	6568 	 LAYER VIA4CPLPI 	 6568 

// tfgdsmap 3114;0 via4;cplcr
LAYER MAP 25	DATATYPE 169 	6569 	 LAYER VIA4CPLCR 	 6569 

// tfgdsmap 3115;0 via4;g8pitchID
LAYER MAP 25	DATATYPE 170 	6570 	 LAYER VIA4G8PITCHID 	 6570 

// tfgdsmap 3116;0 via4;g9pitchID
LAYER MAP 25	DATATYPE 171 	6571 	 LAYER VIA4G9PITCHID 	 6571 

// tfgdsmap 3117;0 via4;g10pitchID
LAYER MAP 25	DATATYPE 172 	6572 	 LAYER VIA4G10PITCHID 	 6572 

// tfgdsmap 3960;0 via4;fillerIgnore
LAYER MAP 25	DATATYPE 226 	6626 	 LAYER V4FILLERIGNORE 	 6626 

// tfgdsmap 10110;0 via4;altSwitchID
LAYER MAP 25	DATATYPE 241 	6641 	 LAYER VIA4ALTSWITCHID 	 6641 

// tfgdsmap 10085;0 via4;switchID
LAYER MAP 25	DATATYPE 242 	6642 	 LAYER VIA4SWITCHID 	 6642 

// tfgdsmap 4030;0 via4;dummyFill
LAYER MAP 25	DATATYPE 250 	6650 	 LAYER VIA4DUMMYFILL 	 6650 

// tfgdsmap 7619;0 via4;actFill
LAYER MAP 25	DATATYPE 251 	6651 	 LAYER VIA4ACTFILL 	 6651 

// tfgdsmap 6213;0 via4;trFill
LAYER MAP 25	DATATYPE 252 	6652 	 LAYER VIA4TRFILL 	 6652 

// tfgdsmap 5292;0 via4;usr1
LAYER MAP 25	DATATYPE 255 	6655 	 LAYER USER25 	 6655 

// tfgdsmap 10;0 metal5;maskDrawing
LAYER MAP 26	DATATYPE 0 	6656 	 LAYER METAL5DRAWN 	 6656 

// tfgdsmap 615;0 metal5;keepout
LAYER MAP 26	DATATYPE 1 	6657 	 LAYER METAL5KOR 	 6657 

// tfgdsmap 305;0 metal5;portDrawing
LAYER MAP 26	DATATYPE 2 	6658 	 LAYER MET5PORT 	 6658 

// tfgdsmap 405;0 metal5;zoneDrawing
LAYER MAP 26	DATATYPE 3 	6659 	 LAYER MET5ZONE 	 6659 

// tfgdsmap 355;0 metal5;resDrawing
LAYER MAP 26	DATATYPE 4 	6660 	 LAYER MET5RESID 	 6660 

// tfgdsmap 1129;0 metal5;BCIDblockage
LAYER MAP 26	DATATYPE 6 	6662 	 LAYER MET5BCIDKOR 	 6662 

// tfgdsmap 2823;0 metal5;phantom
LAYER MAP 26	DATATYPE 11 	6667 	 LAYER METAL5P 	 6667 

// tfgdsmap 110;0 metal5;frameDrawing
LAYER MAP 26	DATATYPE 19 	6675 	 LAYER MET5FRAME 	 6675 

// tfgdsmap 7833;0 metal5;critical
LAYER MAP 26	DATATYPE 21 	6677 	 LAYER METAL5CRITICALID 	 6677 

// tfgdsmap 82;0 metal5;dummyDrawing
LAYER MAP 26	DATATYPE 33 	6689 	 LAYER METAL5DUMMYID 	 6689 

// tfgdsmap 2966;0 metal5;densityID
LAYER MAP 26	DATATYPE 36 	6692 	 LAYER METAL5DENID 	 6692 

// tfgdsmap 567;0 metal5;DoNotProteus
LAYER MAP 26	DATATYPE 37 	6693 	 LAYER METAL5DNP 	 6693 

// tfgdsmap 10572;0 metal5;nfmExclude
LAYER MAP 26	DATATYPE 46 	6702 	 LAYER MET5NFMEXCLUDE 	 6702 

// tfgdsmap 212;0 metal5;keepGenAway
LAYER MAP 26	DATATYPE 51 	6707 	 LAYER METAL5KGA 	 6707 

// tfgdsmap 140;0 metal5;FeatureUnderTest
LAYER MAP 26	DATATYPE 52 	6708 	 LAYER METAL5FUT 	 6708 

// tfgdsmap 6904;0 metal5;allowOTC
LAYER MAP 26	DATATYPE 58 	6714 	 LAYER METB5ALLOWOTC 	 6714 

// tfgdsmap 1311;0 metal5;fillerID
LAYER MAP 26	DATATYPE 65 	6721 	 LAYER METAL5FILLID 	 6721 

// tfgdsmap 3118;0 metal5;grating
LAYER MAP 26	DATATYPE 70 	6726 	 LAYER METAL5GRATING 	 6726 

// tfgdsmap 3119;0 metal5;gratingFr
LAYER MAP 26	DATATYPE 71 	6727 	 LAYER METAL5GRATINGFRAME 	 6727 

// tfgdsmap 10854;0 metal5;SRAFplus
LAYER MAP 26	DATATYPE 72 	6728 	 LAYER METB5SRAFPLUS 	 6728 

// tfgdsmap 11085;0 metal5;SRAFminus
LAYER MAP 26	DATATYPE 73 	6729 	 LAYER METB5SRAFMINUS 	 6729 

// tfgdsmap 3120;0 metal5;plug
LAYER MAP 26	DATATYPE 74 	6730 	 LAYER METAL5PLUG 	 6730 

// tfgdsmap 3121;0 metal5;plugFr
LAYER MAP 26	DATATYPE 75 	6731 	 LAYER METAL5PLUGFRAME 	 6731 

// tfgdsmap 6668;0 metal5;SDC
LAYER MAP 26	DATATYPE 76 	6732 	 LAYER METAL5SDC 	 6732 

// tfgdsmap 9050;0 metal5;hvid
LAYER MAP 26	DATATYPE 81 	6737 	 LAYER MET5HVID 	 6737 

// tfgdsmap 9051;0 metal5;ehvid
LAYER MAP 26	DATATYPE 82 	6738 	 LAYER MET5EHVID 	 6738 

// tfgdsmap 9052;0 metal5;uhvid
LAYER MAP 26	DATATYPE 83 	6739 	 LAYER MET5UHVID 	 6739 

// tfgdsmap 9124;0 metal5;fillGuide
LAYER MAP 26	DATATYPE 84 	6740 	 LAYER MET5FILLGUIDE 	 6740 

// tfgdsmap 9125;0 metal5;fillCut
LAYER MAP 26	DATATYPE 85 	6741 	 LAYER MET5FILLCUT 	 6741 

// tfgdsmap 6979;0 metal5;fillBlockage
LAYER MAP 26	DATATYPE 93 	6749 	 LAYER METB5FILLKOR 	 6749 

// tfgdsmap 3122;0 metal5;metroCell
LAYER MAP 26	DATATYPE 96 	6752 	 LAYER METAL5METROCELL 	 6752 

// tfgdsmap 2486;0 metal5;tsdrRegion
LAYER MAP 26	DATATYPE 98 	6754 	 LAYER METAL5TSDRREGION 	 6754 

// tfgdsmap 2487;0 metal5;tsdr2sdr
LAYER MAP 26	DATATYPE 99 	6755 	 LAYER METAL5TSDR2SDR 	 6755 

// tfgdsmap 8473;0 metal5;eco
LAYER MAP 26	DATATYPE 101 	6757 	 LAYER METB5ECOID 	 6757 

// tfgdsmap 11372;0 metal5;haloID
LAYER MAP 26	DATATYPE 106 	6762 	 LAYER METAL5HALOID 	 6762 

// tfgdsmap 2186;0 metal5;devtermID1
LAYER MAP 26	DATATYPE 110 	6766 	 LAYER MET5TERMID1 	 6766 

// tfgdsmap 2488;0 metal5;g1pitchID
LAYER MAP 26	DATATYPE 114 	6770 	 LAYER METAL5G1PITCHID 	 6770 

// tfgdsmap 2489;0 metal5;g2pitchID
LAYER MAP 26	DATATYPE 115 	6771 	 LAYER METAL5G2PITCHID 	 6771 

// tfgdsmap 2490;0 metal5;g3pitchID
LAYER MAP 26	DATATYPE 116 	6772 	 LAYER METAL5G3PITCHID 	 6772 

// tfgdsmap 2491;0 metal5;g4pitchID
LAYER MAP 26	DATATYPE 117 	6773 	 LAYER METAL5G4PITCHID 	 6773 

// tfgdsmap 2492;0 metal5;g5pitchID
LAYER MAP 26	DATATYPE 118 	6774 	 LAYER METAL5G5PITCHID 	 6774 

// tfgdsmap 2886;0 metal5;g6pitchID
LAYER MAP 26	DATATYPE 119 	6775 	 LAYER METAL5G6PITCHID 	 6775 

// tfgdsmap 2187;0 metal5;devtermID2
LAYER MAP 26	DATATYPE 121 	6777 	 LAYER MET5TERMID2 	 6777 

// tfgdsmap 2188;0 metal5;devtermID3
LAYER MAP 26	DATATYPE 122 	6778 	 LAYER MET5TERMID3 	 6778 

// tfgdsmap 2189;0 metal5;devtermID4
LAYER MAP 26	DATATYPE 123 	6779 	 LAYER MET5TERMID4 	 6779 

// tfgdsmap 1406;0 metal5;STD
LAYER MAP 26	DATATYPE 130 	6786 	 LAYER METAL5STD 	 6786 

// tfgdsmap 1407;0 metal5;TARG1
LAYER MAP 26	DATATYPE 131 	6787 	 LAYER METAL5TARG1 	 6787 

// tfgdsmap 1408;0 metal5;TARG2
LAYER MAP 26	DATATYPE 132 	6788 	 LAYER METAL5TARG2 	 6788 

// tfgdsmap 1409;0 metal5;TARG3
LAYER MAP 26	DATATYPE 133 	6789 	 LAYER METAL5TARG3 	 6789 

// tfgdsmap 1887;0 metal5;backBone
LAYER MAP 26	DATATYPE 135 	6791 	 LAYER M5BID 	 6791 

// tfgdsmap 2887;0 metal5;g7pitchID
LAYER MAP 26	DATATYPE 138 	6794 	 LAYER METAL5G7PITCHID 	 6794 

// tfgdsmap 3642;0 metal5;noFDR
LAYER MAP 26	DATATYPE 150 	6806 	 LAYER METAL5NOFDR 	 6806 

// tfgdsmap 3123;0 metal5;g8pitchID
LAYER MAP 26	DATATYPE 170 	6826 	 LAYER METAL5G8PITCHID 	 6826 

// tfgdsmap 3124;0 metal5;g9pitchID
LAYER MAP 26	DATATYPE 171 	6827 	 LAYER METAL5G9PITCHID 	 6827 

// tfgdsmap 3125;0 metal5;g10pitchID
LAYER MAP 26	DATATYPE 172 	6828 	 LAYER METAL5G10PITCHID 	 6828 

// tfgdsmap 3961;0 metal5;fillerIgnore
LAYER MAP 26	DATATYPE 226 	6882 	 LAYER M5FILLERIGNORE 	 6882 

// tfgdsmap 3994;0 metal5;fillerExtend
LAYER MAP 26	DATATYPE 227 	6883 	 LAYER M5FILLEREXTND 	 6883 

// tfgdsmap 11296;0 metal5;noOPCDFM
LAYER MAP 26	DATATYPE 237 	6893 	 LAYER METB5NOOPCDFM 	 6893 

// tfgdsmap 8000;0 metal5;rcStop
LAYER MAP 26	DATATYPE 239 	6895 	 LAYER MET5RCSTOP 	 6895 

// tfgdsmap 9002;0 metal5;rcStart
LAYER MAP 26	DATATYPE 240 	6896 	 LAYER MET5RCSTART 	 6896 

// tfgdsmap 9027;0 metal5;altSwitchID
LAYER MAP 26	DATATYPE 241 	6897 	 LAYER MET5ALTSWITCHID 	 6897 

// tfgdsmap 10208;0 metal5;switchID
LAYER MAP 26	DATATYPE 242 	6898 	 LAYER MET5SWITCHID 	 6898 

// tfgdsmap 10223;0 metal5;aliasID
LAYER MAP 26	DATATYPE 243 	6899 	 LAYER MET5ALIASID 	 6899 

// tfgdsmap 4031;0 metal5;dummyFill
LAYER MAP 26	DATATYPE 250 	6906 	 LAYER METAL5DUMMYFILL 	 6906 

// tfgdsmap 7620;0 metal5;actFill
LAYER MAP 26	DATATYPE 251 	6907 	 LAYER METB5ACTFILL 	 6907 

// tfgdsmap 6214;0 metal5;trFill
LAYER MAP 26	DATATYPE 252 	6908 	 LAYER METAL5TRFILL 	 6908 

// tfgdsmap 5293;0 metal5;usr1
LAYER MAP 26	DATATYPE 255 	6911 	 LAYER USER26 	 6911 

// tfgdsmap 4484;0 PDR;maskDrawing
LAYER MAP 27	DATATYPE 0 	6912 	 LAYER PDRDRAWN 	 6912 

// tfgdsmap 4485;0 PDR;keepout
LAYER MAP 27	DATATYPE 1 	6913 	 LAYER PDRKOR 	 6913 

// tfgdsmap 4486;0 PDR;SpecID1
LAYER MAP 27	DATATYPE 9 	6921 	 LAYER PDRSPECID1 	 6921 

// tfgdsmap 4487;0 PDR;toSynDrawing
LAYER MAP 27	DATATYPE 18 	6930 	 LAYER PDRTG 	 6930 

// tfgdsmap 7834;0 PDR;critical
LAYER MAP 27	DATATYPE 21 	6933 	 LAYER PDRCRITICALID 	 6933 

// tfgdsmap 4488;0 PDR;DoNotProteus
LAYER MAP 27	DATATYPE 37 	6949 	 LAYER PDRDNP 	 6949 

// tfgdsmap 4489;0 PDR;keepGenAway
LAYER MAP 27	DATATYPE 51 	6963 	 LAYER PDRKGA 	 6963 

// tfgdsmap 4490;0 PDR;frameOnly
LAYER MAP 27	DATATYPE 53 	6965 	 LAYER PDRFO 	 6965 

// tfgdsmap 4491;0 PDR;frameOnlyHole
LAYER MAP 27	DATATYPE 54 	6966 	 LAYER PDRFOH 	 6966 

// tfgdsmap 4494;0 PDR;fillerID
LAYER MAP 27	DATATYPE 65 	6977 	 LAYER PDRFILLERID 	 6977 

// tfgdsmap 10855;0 PDR;SRAFplus
LAYER MAP 27	DATATYPE 72 	6984 	 LAYER PDRSRAFPLUS 	 6984 

// tfgdsmap 11086;0 PDR;SRAFminus
LAYER MAP 27	DATATYPE 73 	6985 	 LAYER PDRSRAFMINUS 	 6985 

// tfgdsmap 6670;0 PDR;SDC
LAYER MAP 27	DATATYPE 76 	6988 	 LAYER PDRSDC 	 6988 

// tfgdsmap 4495;0 PDR;metroCell
LAYER MAP 27	DATATYPE 96 	7008 	 LAYER PDRMETROCELL 	 7008 

// tfgdsmap 4496;0 PDR;STD
LAYER MAP 27	DATATYPE 130 	7042 	 LAYER PDRSTD 	 7042 

// tfgdsmap 4497;0 PDR;TARG1
LAYER MAP 27	DATATYPE 131 	7043 	 LAYER PDRTARG1 	 7043 

// tfgdsmap 4498;0 PDR;TARG2
LAYER MAP 27	DATATYPE 132 	7044 	 LAYER PDRTARG2 	 7044 

// tfgdsmap 4499;0 PDR;TARG3
LAYER MAP 27	DATATYPE 133 	7045 	 LAYER PDRTARG3 	 7045 

// tfgdsmap 4500;0 PDR;noFDR
LAYER MAP 27	DATATYPE 150 	7062 	 LAYER PDRNOFDR 	 7062 

// tfgdsmap 4501;0 PDR;fillerIgnore
LAYER MAP 27	DATATYPE 226 	7138 	 LAYER PDRFILLERIGNORE 	 7138 

// tfgdsmap 4502;0 PDR;dummyFill
LAYER MAP 27	DATATYPE 250 	7162 	 LAYER PDRDUMMYFILL 	 7162 

// tfgdsmap 7621;0 PDR;actFill
LAYER MAP 27	DATATYPE 251 	7163 	 LAYER PDRACTFILL 	 7163 

// tfgdsmap 6215;0 PDR;trFill
LAYER MAP 27	DATATYPE 252 	7164 	 LAYER PDRTRFILL 	 7164 

// tfgdsmap 5294;0 PDR;usr1
LAYER MAP 27	DATATYPE 255 	7167 	 LAYER USER27 	 7167 

// tfgdsmap 5075;0 NDR;maskDrawing
LAYER MAP 28	DATATYPE 0 	7168 	 LAYER NDRDRAWN 	 7168 

// tfgdsmap 5076;0 NDR;keepout
LAYER MAP 28	DATATYPE 1 	7169 	 LAYER NDRKOR 	 7169 

// tfgdsmap 5077;0 NDR;SpecID1
LAYER MAP 28	DATATYPE 9 	7177 	 LAYER NDRSPECID1 	 7177 

// tfgdsmap 5078;0 NDR;toSynDrawing
LAYER MAP 28	DATATYPE 18 	7186 	 LAYER NDRTG 	 7186 

// tfgdsmap 7835;0 NDR;critical
LAYER MAP 28	DATATYPE 21 	7189 	 LAYER NDRCRITICALID 	 7189 

// tfgdsmap 5079;0 NDR;DoNotProteus
LAYER MAP 28	DATATYPE 37 	7205 	 LAYER NDRDNP 	 7205 

// tfgdsmap 5080;0 NDR;keepGenAway
LAYER MAP 28	DATATYPE 51 	7219 	 LAYER NDRKGA 	 7219 

// tfgdsmap 5081;0 NDR;frameOnly
LAYER MAP 28	DATATYPE 53 	7221 	 LAYER NDRFO 	 7221 

// tfgdsmap 5082;0 NDR;frameOnlyHole
LAYER MAP 28	DATATYPE 54 	7222 	 LAYER NDRFOH 	 7222 

// tfgdsmap 5085;0 NDR;fillerID
LAYER MAP 28	DATATYPE 65 	7233 	 LAYER NDRFILLERID 	 7233 

// tfgdsmap 10856;0 NDR;SRAFplus
LAYER MAP 28	DATATYPE 72 	7240 	 LAYER NDRSRAFPLUS 	 7240 

// tfgdsmap 11087;0 NDR;SRAFminus
LAYER MAP 28	DATATYPE 73 	7241 	 LAYER NDRSRAFMINUS 	 7241 

// tfgdsmap 6671;0 NDR;SDC
LAYER MAP 28	DATATYPE 76 	7244 	 LAYER NDRSDC 	 7244 

// tfgdsmap 5086;0 NDR;metroCell
LAYER MAP 28	DATATYPE 96 	7264 	 LAYER NDRMETROCELL 	 7264 

// tfgdsmap 5087;0 NDR;STD
LAYER MAP 28	DATATYPE 130 	7298 	 LAYER NDRSTD 	 7298 

// tfgdsmap 5088;0 NDR;TARG1
LAYER MAP 28	DATATYPE 131 	7299 	 LAYER NDRTARG1 	 7299 

// tfgdsmap 5089;0 NDR;TARG2
LAYER MAP 28	DATATYPE 132 	7300 	 LAYER NDRTARG2 	 7300 

// tfgdsmap 5090;0 NDR;TARG3
LAYER MAP 28	DATATYPE 133 	7301 	 LAYER NDRTARG3 	 7301 

// tfgdsmap 5091;0 NDR;noFDR
LAYER MAP 28	DATATYPE 150 	7318 	 LAYER NDRNOFDR 	 7318 

// tfgdsmap 5092;0 NDR;fillerIgnore
LAYER MAP 28	DATATYPE 226 	7394 	 LAYER NDRFILLERIGNORE 	 7394 

// tfgdsmap 5093;0 NDR;dummyFill
LAYER MAP 28	DATATYPE 250 	7418 	 LAYER NDRDUMMYFILL 	 7418 

// tfgdsmap 7622;0 NDR;actFill
LAYER MAP 28	DATATYPE 251 	7419 	 LAYER NDRACTFILL 	 7419 

// tfgdsmap 6216;0 NDR;trFill
LAYER MAP 28	DATATYPE 252 	7420 	 LAYER NDRTRFILL 	 7420 

// tfgdsmap 5295;0 NDR;usr1
LAYER MAP 28	DATATYPE 255 	7423 	 LAYER USER28 	 7423 

// tfgdsmap 31;0 via5;maskDrawing
LAYER MAP 29	DATATYPE 0 	7424 	 LAYER VIA5DRAWN 	 7424 

// tfgdsmap 616;0 via5;keepout
LAYER MAP 29	DATATYPE 1 	7425 	 LAYER VIA5KOR 	 7425 

// tfgdsmap 455;0 via5;zoneDrawing
LAYER MAP 29	DATATYPE 3 	7427 	 LAYER VIA5ZONE 	 7427 

// tfgdsmap 968;0 via5;AlignMarkID
LAYER MAP 29	DATATYPE 5 	7429 	 LAYER V5ALIGNMARK 	 7429 

// tfgdsmap 265;0 via5;toSynDrawing
LAYER MAP 29	DATATYPE 18 	7442 	 LAYER TRENCHVIA5_ID 	 7442 

// tfgdsmap 131;0 via5;frameDrawing
LAYER MAP 29	DATATYPE 19 	7443 	 LAYER VIA5FRAME 	 7443 

// tfgdsmap 7836;0 via5;critical
LAYER MAP 29	DATATYPE 21 	7445 	 LAYER VIA5CRITICALID 	 7445 

// tfgdsmap 495;0 via5;dummyDrawing
LAYER MAP 29	DATATYPE 33 	7457 	 LAYER VIA5DUMMYID 	 7457 

// tfgdsmap 1109;0 via5;noopc
LAYER MAP 29	DATATYPE 34 	7458 	 LAYER VIA5NOOPC 	 7458 

// tfgdsmap 2967;0 via5;densityID
LAYER MAP 29	DATATYPE 36 	7460 	 LAYER VIA5DENID 	 7460 

// tfgdsmap 568;0 via5;DoNotProteus
LAYER MAP 29	DATATYPE 37 	7461 	 LAYER VIA5DNP 	 7461 

// tfgdsmap 10573;0 via5;nfmExclude
LAYER MAP 29	DATATYPE 46 	7470 	 LAYER VIA5NFMEXCLUDE 	 7470 

// tfgdsmap 695;0 via5;keepGenAway
LAYER MAP 29	DATATYPE 51 	7475 	 LAYER VIA5KGA 	 7475 

// tfgdsmap 579;0 via5;FeatureUnderTest
LAYER MAP 29	DATATYPE 52 	7476 	 LAYER VIA5FUT 	 7476 

// tfgdsmap 6889;0 via5;allowOTC
LAYER MAP 29	DATATYPE 58 	7482 	 LAYER VIA5ALLOWOTC 	 7482 

// tfgdsmap 1000;0 via5;WingID
LAYER MAP 29	DATATYPE 60 	7484 	 LAYER VA5WING 	 7484 

// tfgdsmap 1001;0 via5;NoWingID
LAYER MAP 29	DATATYPE 61 	7485 	 LAYER VA5NOWING 	 7485 

// tfgdsmap 1323;0 via5;fillerID
LAYER MAP 29	DATATYPE 65 	7489 	 LAYER VIA5FILLID 	 7489 

// tfgdsmap 1752;0 via5;phase
LAYER MAP 29	DATATYPE 66 	7490 	 LAYER VIA5PHASE 	 7490 

// tfgdsmap 1753;0 via5;chrome
LAYER MAP 29	DATATYPE 67 	7491 	 LAYER VIA5CHROME 	 7491 

// tfgdsmap 10857;0 via5;SRAFplus
LAYER MAP 29	DATATYPE 72 	7496 	 LAYER VIA5SRAFPLUS 	 7496 

// tfgdsmap 11088;0 via5;SRAFminus
LAYER MAP 29	DATATYPE 73 	7497 	 LAYER VIA5SRAFMINUS 	 7497 

// tfgdsmap 6672;0 via5;SDC
LAYER MAP 29	DATATYPE 76 	7500 	 LAYER VIA5SDC 	 7500 

// tfgdsmap 6980;0 via5;fillBlockage
LAYER MAP 29	DATATYPE 93 	7517 	 LAYER VIA5FILLKOR 	 7517 

// tfgdsmap 3126;0 via5;metroCell
LAYER MAP 29	DATATYPE 96 	7520 	 LAYER VIA5METROCELL 	 7520 

// tfgdsmap 2493;0 via5;tsdrRegion
LAYER MAP 29	DATATYPE 98 	7522 	 LAYER VIA5TSDRREGION 	 7522 

// tfgdsmap 2495;0 via5;tsdr2sdr
LAYER MAP 29	DATATYPE 99 	7523 	 LAYER VIA5TSDR2SDR 	 7523 

// tfgdsmap 2496;0 via5;g1pitchID
LAYER MAP 29	DATATYPE 114 	7538 	 LAYER VIA5G1PITCHID 	 7538 

// tfgdsmap 2497;0 via5;g2pitchID
LAYER MAP 29	DATATYPE 115 	7539 	 LAYER VIA5G2PITCHID 	 7539 

// tfgdsmap 2498;0 via5;g3pitchID
LAYER MAP 29	DATATYPE 116 	7540 	 LAYER VIA5G3PITCHID 	 7540 

// tfgdsmap 2499;0 via5;g4pitchID
LAYER MAP 29	DATATYPE 117 	7541 	 LAYER VIA5G4PITCHID 	 7541 

// tfgdsmap 2500;0 via5;g5pitchID
LAYER MAP 29	DATATYPE 118 	7542 	 LAYER VIA5G5PITCHID 	 7542 

// tfgdsmap 2888;0 via5;g6pitchID
LAYER MAP 29	DATATYPE 119 	7543 	 LAYER VIA5G6PITCHID 	 7543 

// tfgdsmap 1410;0 via5;STD
LAYER MAP 29	DATATYPE 130 	7554 	 LAYER VIA5STD 	 7554 

// tfgdsmap 1411;0 via5;TARG1
LAYER MAP 29	DATATYPE 131 	7555 	 LAYER VIA5TARG1 	 7555 

// tfgdsmap 1412;0 via5;TARG2
LAYER MAP 29	DATATYPE 132 	7556 	 LAYER VIA5TARG2 	 7556 

// tfgdsmap 1413;0 via5;TARG3
LAYER MAP 29	DATATYPE 133 	7557 	 LAYER VIA5TARG3 	 7557 

// tfgdsmap 2889;0 via5;g7pitchID
LAYER MAP 29	DATATYPE 138 	7562 	 LAYER VIA5G7PITCHID 	 7562 

// tfgdsmap 3643;0 via5;noFDR
LAYER MAP 29	DATATYPE 150 	7574 	 LAYER VIA5NOFDR 	 7574 

// tfgdsmap 3127;0 via5;cplpi
LAYER MAP 29	DATATYPE 168 	7592 	 LAYER VIA5CPLPI 	 7592 

// tfgdsmap 3128;0 via5;cplcr
LAYER MAP 29	DATATYPE 169 	7593 	 LAYER VIA5CPLCR 	 7593 

// tfgdsmap 3129;0 via5;g8pitchID
LAYER MAP 29	DATATYPE 170 	7594 	 LAYER VIA5G8PITCHID 	 7594 

// tfgdsmap 3130;0 via5;g9pitchID
LAYER MAP 29	DATATYPE 171 	7595 	 LAYER VIA5G9PITCHID 	 7595 

// tfgdsmap 3131;0 via5;g10pitchID
LAYER MAP 29	DATATYPE 172 	7596 	 LAYER VIA5G10PITCHID 	 7596 

// tfgdsmap 3962;0 via5;fillerIgnore
LAYER MAP 29	DATATYPE 226 	7650 	 LAYER V5FILLERIGNORE 	 7650 

// tfgdsmap 10111;0 via5;altSwitchID
LAYER MAP 29	DATATYPE 241 	7665 	 LAYER VIA5ALTSWITCHID 	 7665 

// tfgdsmap 10086;0 via5;switchID
LAYER MAP 29	DATATYPE 242 	7666 	 LAYER VIA5SWITCHID 	 7666 

// tfgdsmap 4032;0 via5;dummyFill
LAYER MAP 29	DATATYPE 250 	7674 	 LAYER VIA5DUMMYFILL 	 7674 

// tfgdsmap 7623;0 via5;actFill
LAYER MAP 29	DATATYPE 251 	7675 	 LAYER VIA5ACTFILL 	 7675 

// tfgdsmap 6217;0 via5;trFill
LAYER MAP 29	DATATYPE 252 	7676 	 LAYER VIA5TRFILL 	 7676 

// tfgdsmap 5296;0 via5;usr1
LAYER MAP 29	DATATYPE 255 	7679 	 LAYER USER29 	 7679 

// tfgdsmap 32;0 metal6;maskDrawing
LAYER MAP 30	DATATYPE 0 	7680 	 LAYER METAL6DRAWN 	 7680 

// tfgdsmap 617;0 metal6;keepout
LAYER MAP 30	DATATYPE 1 	7681 	 LAYER METAL6KOR 	 7681 

// tfgdsmap 306;0 metal6;portDrawing
LAYER MAP 30	DATATYPE 2 	7682 	 LAYER MET6PORT 	 7682 

// tfgdsmap 406;0 metal6;zoneDrawing
LAYER MAP 30	DATATYPE 3 	7683 	 LAYER MET6ZONE 	 7683 

// tfgdsmap 356;0 metal6;resDrawing
LAYER MAP 30	DATATYPE 4 	7684 	 LAYER MET6RESID 	 7684 

// tfgdsmap 1137;0 metal6;BCIDblockage
LAYER MAP 30	DATATYPE 6 	7686 	 LAYER MET6BCIDKOR 	 7686 

// tfgdsmap 2824;0 metal6;phantom
LAYER MAP 30	DATATYPE 11 	7691 	 LAYER METAL6P 	 7691 

// tfgdsmap 132;0 metal6;frameDrawing
LAYER MAP 30	DATATYPE 19 	7699 	 LAYER MET6FRAME 	 7699 

// tfgdsmap 7837;0 metal6;critical
LAYER MAP 30	DATATYPE 21 	7701 	 LAYER METAL6CRITICALID 	 7701 

// tfgdsmap 1027;0 metal6;inductorID
LAYER MAP 30	DATATYPE 30 	7710 	 LAYER METAL6IND 	 7710 

// tfgdsmap 115;0 metal6;dummyDrawing
LAYER MAP 30	DATATYPE 33 	7713 	 LAYER METAL6DUMMYID 	 7713 

// tfgdsmap 2968;0 metal6;densityID
LAYER MAP 30	DATATYPE 36 	7716 	 LAYER METAL6DENID 	 7716 

// tfgdsmap 569;0 metal6;DoNotProteus
LAYER MAP 30	DATATYPE 37 	7717 	 LAYER METAL6DNP 	 7717 

// tfgdsmap 10574;0 metal6;nfmExclude
LAYER MAP 30	DATATYPE 46 	7726 	 LAYER MET6NFMEXCLUDE 	 7726 

// tfgdsmap 217;0 metal6;keepGenAway
LAYER MAP 30	DATATYPE 51 	7731 	 LAYER METAL6KGA 	 7731 

// tfgdsmap 141;0 metal6;FeatureUnderTest
LAYER MAP 30	DATATYPE 52 	7732 	 LAYER METAL6FUT 	 7732 

// tfgdsmap 6905;0 metal6;allowOTC
LAYER MAP 30	DATATYPE 58 	7738 	 LAYER METB6ALLOWOTC 	 7738 

// tfgdsmap 1312;0 metal6;fillerID
LAYER MAP 30	DATATYPE 65 	7745 	 LAYER METAL6FILLID 	 7745 

// tfgdsmap 3132;0 metal6;grating
LAYER MAP 30	DATATYPE 70 	7750 	 LAYER METAL6GRATING 	 7750 

// tfgdsmap 3133;0 metal6;gratingFr
LAYER MAP 30	DATATYPE 71 	7751 	 LAYER METAL6GRATINGFRAME 	 7751 

// tfgdsmap 10858;0 metal6;SRAFplus
LAYER MAP 30	DATATYPE 72 	7752 	 LAYER METB6SRAFPLUS 	 7752 

// tfgdsmap 11089;0 metal6;SRAFminus
LAYER MAP 30	DATATYPE 73 	7753 	 LAYER METB6SRAFMINUS 	 7753 

// tfgdsmap 3134;0 metal6;plug
LAYER MAP 30	DATATYPE 74 	7754 	 LAYER METAL6PLUG 	 7754 

// tfgdsmap 3135;0 metal6;plugFr
LAYER MAP 30	DATATYPE 75 	7755 	 LAYER METAL6PLUGFRAME 	 7755 

// tfgdsmap 6673;0 metal6;SDC
LAYER MAP 30	DATATYPE 76 	7756 	 LAYER METAL6SDC 	 7756 

// tfgdsmap 9053;0 metal6;hvid
LAYER MAP 30	DATATYPE 81 	7761 	 LAYER MET6HVID 	 7761 

// tfgdsmap 9054;0 metal6;ehvid
LAYER MAP 30	DATATYPE 82 	7762 	 LAYER MET6EHVID 	 7762 

// tfgdsmap 9055;0 metal6;uhvid
LAYER MAP 30	DATATYPE 83 	7763 	 LAYER MET6UHVID 	 7763 

// tfgdsmap 9128;0 metal6;fillGuide
LAYER MAP 30	DATATYPE 84 	7764 	 LAYER MET6FILLGUIDE 	 7764 

// tfgdsmap 9129;0 metal6;fillCut
LAYER MAP 30	DATATYPE 85 	7765 	 LAYER MET6FILLCUT 	 7765 

// tfgdsmap 6981;0 metal6;fillBlockage
LAYER MAP 30	DATATYPE 93 	7773 	 LAYER METB6FILLKOR 	 7773 

// tfgdsmap 3136;0 metal6;metroCell
LAYER MAP 30	DATATYPE 96 	7776 	 LAYER METAL6METROCELL 	 7776 

// tfgdsmap 2501;0 metal6;tsdrRegion
LAYER MAP 30	DATATYPE 98 	7778 	 LAYER METAL6TSDRREGION 	 7778 

// tfgdsmap 2502;0 metal6;tsdr2sdr
LAYER MAP 30	DATATYPE 99 	7779 	 LAYER METAL6TSDR2SDR 	 7779 

// tfgdsmap 8474;0 metal6;eco
LAYER MAP 30	DATATYPE 101 	7781 	 LAYER METB6ECOID 	 7781 

// tfgdsmap 11373;0 metal6;haloID
LAYER MAP 30	DATATYPE 106 	7786 	 LAYER METAL6HALOID 	 7786 

// tfgdsmap 2194;0 metal6;devtermID1
LAYER MAP 30	DATATYPE 110 	7790 	 LAYER MET6TERMID1 	 7790 

// tfgdsmap 2503;0 metal6;g1pitchID
LAYER MAP 30	DATATYPE 114 	7794 	 LAYER METAL6G1PITCHID 	 7794 

// tfgdsmap 2504;0 metal6;g2pitchID
LAYER MAP 30	DATATYPE 115 	7795 	 LAYER METAL6G2PITCHID 	 7795 

// tfgdsmap 2505;0 metal6;g3pitchID
LAYER MAP 30	DATATYPE 116 	7796 	 LAYER METAL6G3PITCHID 	 7796 

// tfgdsmap 2506;0 metal6;g4pitchID
LAYER MAP 30	DATATYPE 117 	7797 	 LAYER METAL6G4PITCHID 	 7797 

// tfgdsmap 2507;0 metal6;g5pitchID
LAYER MAP 30	DATATYPE 118 	7798 	 LAYER METAL6G5PITCHID 	 7798 

// tfgdsmap 2890;0 metal6;g6pitchID
LAYER MAP 30	DATATYPE 119 	7799 	 LAYER METAL6G6PITCHID 	 7799 

// tfgdsmap 2195;0 metal6;devtermID2
LAYER MAP 30	DATATYPE 121 	7801 	 LAYER MET6TERMID2 	 7801 

// tfgdsmap 2196;0 metal6;devtermID3
LAYER MAP 30	DATATYPE 122 	7802 	 LAYER MET6TERMID3 	 7802 

// tfgdsmap 2197;0 metal6;devtermID4
LAYER MAP 30	DATATYPE 123 	7803 	 LAYER MET6TERMID4 	 7803 

// tfgdsmap 1414;0 metal6;STD
LAYER MAP 30	DATATYPE 130 	7810 	 LAYER METAL6STD 	 7810 

// tfgdsmap 1415;0 metal6;TARG1
LAYER MAP 30	DATATYPE 131 	7811 	 LAYER METAL6TARG1 	 7811 

// tfgdsmap 1416;0 metal6;TARG2
LAYER MAP 30	DATATYPE 132 	7812 	 LAYER METAL6TARG2 	 7812 

// tfgdsmap 1417;0 metal6;TARG3
LAYER MAP 30	DATATYPE 133 	7813 	 LAYER METAL6TARG3 	 7813 

// tfgdsmap 1890;0 metal6;backBone
LAYER MAP 30	DATATYPE 135 	7815 	 LAYER M6BID 	 7815 

// tfgdsmap 2891;0 metal6;g7pitchID
LAYER MAP 30	DATATYPE 138 	7818 	 LAYER METAL6G7PITCHID 	 7818 

// tfgdsmap 3644;0 metal6;noFDR
LAYER MAP 30	DATATYPE 150 	7830 	 LAYER METAL6NOFDR 	 7830 

// tfgdsmap 3137;0 metal6;g8pitchID
LAYER MAP 30	DATATYPE 170 	7850 	 LAYER METAL6G8PITCHID 	 7850 

// tfgdsmap 3138;0 metal6;g9pitchID
LAYER MAP 30	DATATYPE 171 	7851 	 LAYER METAL6G9PITCHID 	 7851 

// tfgdsmap 3139;0 metal6;g10pitchID
LAYER MAP 30	DATATYPE 172 	7852 	 LAYER METAL6G10PITCHID 	 7852 

// tfgdsmap 3963;0 metal6;fillerIgnore
LAYER MAP 30	DATATYPE 226 	7906 	 LAYER M6FILLERIGNORE 	 7906 

// tfgdsmap 3995;0 metal6;fillerExtend
LAYER MAP 30	DATATYPE 227 	7907 	 LAYER M6FILLEREXTND 	 7907 

// tfgdsmap 11297;0 metal6;noOPCDFM
LAYER MAP 30	DATATYPE 237 	7917 	 LAYER METB6NOOPCDFM 	 7917 

// tfgdsmap 8001;0 metal6;rcStop
LAYER MAP 30	DATATYPE 239 	7919 	 LAYER MET6RCSTOP 	 7919 

// tfgdsmap 9003;0 metal6;rcStart
LAYER MAP 30	DATATYPE 240 	7920 	 LAYER MET6RCSTART 	 7920 

// tfgdsmap 9028;0 metal6;altSwitchID
LAYER MAP 30	DATATYPE 241 	7921 	 LAYER MET6ALTSWITCHID 	 7921 

// tfgdsmap 10209;0 metal6;switchID
LAYER MAP 30	DATATYPE 242 	7922 	 LAYER MET6SWITCHID 	 7922 

// tfgdsmap 10224;0 metal6;aliasID
LAYER MAP 30	DATATYPE 243 	7923 	 LAYER MET6ALIASID 	 7923 

// tfgdsmap 4033;0 metal6;dummyFill
LAYER MAP 30	DATATYPE 250 	7930 	 LAYER METAL6DUMMYFILL 	 7930 

// tfgdsmap 7624;0 metal6;actFill
LAYER MAP 30	DATATYPE 251 	7931 	 LAYER METB6ACTFILL 	 7931 

// tfgdsmap 6218;0 metal6;trFill
LAYER MAP 30	DATATYPE 252 	7932 	 LAYER METAL6TRFILL 	 7932 

// tfgdsmap 5297;0 metal6;usr1
LAYER MAP 30	DATATYPE 255 	7935 	 LAYER USER30 	 7935 

// tfgdsmap 8628;0 SLV;maskDrawing
LAYER MAP 31	DATATYPE 0 	7936 	 LAYER SLVDRAWN 	 7936 

// tfgdsmap 8629;0 SLV;keepout
LAYER MAP 31	DATATYPE 1 	7937 	 LAYER SLVKOR 	 7937 

// tfgdsmap 8630;0 SLV;zoneDrawing
LAYER MAP 31	DATATYPE 3 	7939 	 LAYER SLVZONE 	 7939 

// tfgdsmap 8631;0 SLV;AlignMarkID
LAYER MAP 31	DATATYPE 5 	7941 	 LAYER SLVALIGNMARK 	 7941 

// tfgdsmap 8633;0 SLV;toSynDrawing
LAYER MAP 31	DATATYPE 18 	7954 	 LAYER TRENCHSLV_ID 	 7954 

// tfgdsmap 8634;0 SLV;frameDrawing
LAYER MAP 31	DATATYPE 19 	7955 	 LAYER SLVFRAME 	 7955 

// tfgdsmap 8635;0 SLV;critical
LAYER MAP 31	DATATYPE 21 	7957 	 LAYER SLVCRITICALID 	 7957 

// tfgdsmap 8636;0 SLV;dummyDrawing
LAYER MAP 31	DATATYPE 33 	7969 	 LAYER SLVDUMMYID 	 7969 

// tfgdsmap 8637;0 SLV;noopc
LAYER MAP 31	DATATYPE 34 	7970 	 LAYER SLVNOOPC 	 7970 

// tfgdsmap 8638;0 SLV;densityID
LAYER MAP 31	DATATYPE 36 	7972 	 LAYER SLVDENID 	 7972 

// tfgdsmap 8639;0 SLV;DoNotProteus
LAYER MAP 31	DATATYPE 37 	7973 	 LAYER SLVDNP 	 7973 

// tfgdsmap 8640;0 SLV;keepGenAway
LAYER MAP 31	DATATYPE 51 	7987 	 LAYER SLVKGA 	 7987 

// tfgdsmap 8641;0 SLV;FeatureUnderTest
LAYER MAP 31	DATATYPE 52 	7988 	 LAYER SLVFUT 	 7988 

// tfgdsmap 8644;0 SLV;allowOTC
LAYER MAP 31	DATATYPE 58 	7994 	 LAYER SLVALLOWOTC 	 7994 

// tfgdsmap 8645;0 SLV;WingID
LAYER MAP 31	DATATYPE 60 	7996 	 LAYER SLVWING 	 7996 

// tfgdsmap 8646;0 SLV;NoWingID
LAYER MAP 31	DATATYPE 61 	7997 	 LAYER SLVNOWING 	 7997 

// tfgdsmap 8647;0 SLV;fillerID
LAYER MAP 31	DATATYPE 65 	8001 	 LAYER SLVFILLID 	 8001 

// tfgdsmap 8648;0 SLV;phase
LAYER MAP 31	DATATYPE 66 	8002 	 LAYER SLVPHASE 	 8002 

// tfgdsmap 8649;0 SLV;chrome
LAYER MAP 31	DATATYPE 67 	8003 	 LAYER SLVCHROME 	 8003 

// tfgdsmap 10859;0 SLV;SRAFplus
LAYER MAP 31	DATATYPE 72 	8008 	 LAYER SLVSRAFPLUS 	 8008 

// tfgdsmap 11090;0 SLV;SRAFminus
LAYER MAP 31	DATATYPE 73 	8009 	 LAYER SLVSRAFMINUS 	 8009 

// tfgdsmap 8650;0 SLV;SDC
LAYER MAP 31	DATATYPE 76 	8012 	 LAYER SLVSDC 	 8012 

// tfgdsmap 8651;0 SLV;fillBlockage
LAYER MAP 31	DATATYPE 93 	8029 	 LAYER SLVFILLKOR 	 8029 

// tfgdsmap 8652;0 SLV;metroCell
LAYER MAP 31	DATATYPE 96 	8032 	 LAYER SLVMETROCELL 	 8032 

// tfgdsmap 8653;0 SLV;tsdrRegion
LAYER MAP 31	DATATYPE 98 	8034 	 LAYER SLVTSDRREGION 	 8034 

// tfgdsmap 8654;0 SLV;tsdr2sdr
LAYER MAP 31	DATATYPE 99 	8035 	 LAYER SLVTSDR2SDR 	 8035 

// tfgdsmap 8655;0 SLV;g1pitchID
LAYER MAP 31	DATATYPE 114 	8050 	 LAYER SLVG1PITCHID 	 8050 

// tfgdsmap 8656;0 SLV;g2pitchID
LAYER MAP 31	DATATYPE 115 	8051 	 LAYER SLVG2PITCHID 	 8051 

// tfgdsmap 8657;0 SLV;g3pitchID
LAYER MAP 31	DATATYPE 116 	8052 	 LAYER SLVG3PITCHID 	 8052 

// tfgdsmap 8658;0 SLV;g4pitchID
LAYER MAP 31	DATATYPE 117 	8053 	 LAYER SLVG4PITCHID 	 8053 

// tfgdsmap 8659;0 SLV;g5pitchID
LAYER MAP 31	DATATYPE 118 	8054 	 LAYER SLVG5PITCHID 	 8054 

// tfgdsmap 8660;0 SLV;g6pitchID
LAYER MAP 31	DATATYPE 119 	8055 	 LAYER SLVG6PITCHID 	 8055 

// tfgdsmap 8661;0 SLV;STD
LAYER MAP 31	DATATYPE 130 	8066 	 LAYER SLVSTD 	 8066 

// tfgdsmap 8662;0 SLV;TARG1
LAYER MAP 31	DATATYPE 131 	8067 	 LAYER SLVTARG1 	 8067 

// tfgdsmap 8663;0 SLV;TARG2
LAYER MAP 31	DATATYPE 132 	8068 	 LAYER SLVTARG2 	 8068 

// tfgdsmap 8664;0 SLV;TARG3
LAYER MAP 31	DATATYPE 133 	8069 	 LAYER SLVTARG3 	 8069 

// tfgdsmap 8665;0 SLV;g7pitchID
LAYER MAP 31	DATATYPE 138 	8074 	 LAYER SLVG7PITCHID 	 8074 

// tfgdsmap 8666;0 SLV;noFDR
LAYER MAP 31	DATATYPE 150 	8086 	 LAYER SLVNOFDR 	 8086 

// tfgdsmap 8667;0 SLV;cplpi
LAYER MAP 31	DATATYPE 168 	8104 	 LAYER SLVCPLPI 	 8104 

// tfgdsmap 8668;0 SLV;cplcr
LAYER MAP 31	DATATYPE 169 	8105 	 LAYER SLVCPLCR 	 8105 

// tfgdsmap 8669;0 SLV;g8pitchID
LAYER MAP 31	DATATYPE 170 	8106 	 LAYER SLVG8PITCHID 	 8106 

// tfgdsmap 8670;0 SLV;g9pitchID
LAYER MAP 31	DATATYPE 171 	8107 	 LAYER SLVG9PITCHID 	 8107 

// tfgdsmap 8671;0 SLV;g10pitchID
LAYER MAP 31	DATATYPE 172 	8108 	 LAYER SLVG10PITCHID 	 8108 

// tfgdsmap 8672;0 SLV;fillerIgnore
LAYER MAP 31	DATATYPE 226 	8162 	 LAYER SLVFILLERIGNORE 	 8162 

// tfgdsmap 8673;0 SLV;dummyFill
LAYER MAP 31	DATATYPE 250 	8186 	 LAYER SLVDUMMYFILL 	 8186 

// tfgdsmap 8674;0 SLV;actFill
LAYER MAP 31	DATATYPE 251 	8187 	 LAYER SLVACTFILL 	 8187 

// tfgdsmap 8675;0 SLV;trFill
LAYER MAP 31	DATATYPE 252 	8188 	 LAYER SLVTRFILL 	 8188 

// tfgdsmap 8579;0 MPV;maskDrawing
LAYER MAP 32	DATATYPE 0 	8192 	 LAYER MPVDRAWN 	 8192 

// tfgdsmap 8580;0 MPV;keepout
LAYER MAP 32	DATATYPE 1 	8193 	 LAYER MPVKOR 	 8193 

// tfgdsmap 8581;0 MPV;zoneDrawing
LAYER MAP 32	DATATYPE 3 	8195 	 LAYER MPVZONE 	 8195 

// tfgdsmap 8582;0 MPV;AlignMarkID
LAYER MAP 32	DATATYPE 5 	8197 	 LAYER MPVALIGNMARK 	 8197 

// tfgdsmap 8584;0 MPV;toSynDrawing
LAYER MAP 32	DATATYPE 18 	8210 	 LAYER TRENCHMPV_ID 	 8210 

// tfgdsmap 8585;0 MPV;frameDrawing
LAYER MAP 32	DATATYPE 19 	8211 	 LAYER MPVFRAME 	 8211 

// tfgdsmap 8586;0 MPV;critical
LAYER MAP 32	DATATYPE 21 	8213 	 LAYER MPVCRITICALID 	 8213 

// tfgdsmap 8587;0 MPV;dummyDrawing
LAYER MAP 32	DATATYPE 33 	8225 	 LAYER MPVDUMMYID 	 8225 

// tfgdsmap 8588;0 MPV;noopc
LAYER MAP 32	DATATYPE 34 	8226 	 LAYER MPVNOOPC 	 8226 

// tfgdsmap 8589;0 MPV;densityID
LAYER MAP 32	DATATYPE 36 	8228 	 LAYER MPVDENID 	 8228 

// tfgdsmap 8590;0 MPV;DoNotProteus
LAYER MAP 32	DATATYPE 37 	8229 	 LAYER MPVDNP 	 8229 

// tfgdsmap 8591;0 MPV;keepGenAway
LAYER MAP 32	DATATYPE 51 	8243 	 LAYER MPVKGA 	 8243 

// tfgdsmap 8592;0 MPV;FeatureUnderTest
LAYER MAP 32	DATATYPE 52 	8244 	 LAYER MPVFUT 	 8244 

// tfgdsmap 8595;0 MPV;allowOTC
LAYER MAP 32	DATATYPE 58 	8250 	 LAYER MPVALLOWOTC 	 8250 

// tfgdsmap 8596;0 MPV;WingID
LAYER MAP 32	DATATYPE 60 	8252 	 LAYER MPVWING 	 8252 

// tfgdsmap 8597;0 MPV;NoWingID
LAYER MAP 32	DATATYPE 61 	8253 	 LAYER MPVNOWING 	 8253 

// tfgdsmap 8598;0 MPV;fillerID
LAYER MAP 32	DATATYPE 65 	8257 	 LAYER MPVFILLID 	 8257 

// tfgdsmap 8599;0 MPV;phase
LAYER MAP 32	DATATYPE 66 	8258 	 LAYER MPVPHASE 	 8258 

// tfgdsmap 8600;0 MPV;chrome
LAYER MAP 32	DATATYPE 67 	8259 	 LAYER MPVCHROME 	 8259 

// tfgdsmap 10860;0 MPV;SRAFplus
LAYER MAP 32	DATATYPE 72 	8264 	 LAYER MPVSRAFPLUS 	 8264 

// tfgdsmap 11091;0 MPV;SRAFminus
LAYER MAP 32	DATATYPE 73 	8265 	 LAYER MPVSRAFMINUS 	 8265 

// tfgdsmap 8601;0 MPV;SDC
LAYER MAP 32	DATATYPE 76 	8268 	 LAYER MPVSDC 	 8268 

// tfgdsmap 8602;0 MPV;fillBlockage
LAYER MAP 32	DATATYPE 93 	8285 	 LAYER MPVFILLKOR 	 8285 

// tfgdsmap 8603;0 MPV;metroCell
LAYER MAP 32	DATATYPE 96 	8288 	 LAYER MPVMETROCELL 	 8288 

// tfgdsmap 8604;0 MPV;tsdrRegion
LAYER MAP 32	DATATYPE 98 	8290 	 LAYER MPVTSDRREGION 	 8290 

// tfgdsmap 8605;0 MPV;tsdr2sdr
LAYER MAP 32	DATATYPE 99 	8291 	 LAYER MPVTSDR2SDR 	 8291 

// tfgdsmap 8606;0 MPV;g1pitchID
LAYER MAP 32	DATATYPE 114 	8306 	 LAYER MPVG1PITCHID 	 8306 

// tfgdsmap 8607;0 MPV;g2pitchID
LAYER MAP 32	DATATYPE 115 	8307 	 LAYER MPVG2PITCHID 	 8307 

// tfgdsmap 8608;0 MPV;g3pitchID
LAYER MAP 32	DATATYPE 116 	8308 	 LAYER MPVG3PITCHID 	 8308 

// tfgdsmap 8609;0 MPV;g4pitchID
LAYER MAP 32	DATATYPE 117 	8309 	 LAYER MPVG4PITCHID 	 8309 

// tfgdsmap 8610;0 MPV;g5pitchID
LAYER MAP 32	DATATYPE 118 	8310 	 LAYER MPVG5PITCHID 	 8310 

// tfgdsmap 8611;0 MPV;g6pitchID
LAYER MAP 32	DATATYPE 119 	8311 	 LAYER MPVG6PITCHID 	 8311 

// tfgdsmap 8612;0 MPV;STD
LAYER MAP 32	DATATYPE 130 	8322 	 LAYER MPVSTD 	 8322 

// tfgdsmap 8613;0 MPV;TARG1
LAYER MAP 32	DATATYPE 131 	8323 	 LAYER MPVTARG1 	 8323 

// tfgdsmap 8614;0 MPV;TARG2
LAYER MAP 32	DATATYPE 132 	8324 	 LAYER MPVTARG2 	 8324 

// tfgdsmap 8615;0 MPV;TARG3
LAYER MAP 32	DATATYPE 133 	8325 	 LAYER MPVTARG3 	 8325 

// tfgdsmap 8616;0 MPV;g7pitchID
LAYER MAP 32	DATATYPE 138 	8330 	 LAYER MPVG7PITCHID 	 8330 

// tfgdsmap 8617;0 MPV;noFDR
LAYER MAP 32	DATATYPE 150 	8342 	 LAYER MPVNOFDR 	 8342 

// tfgdsmap 8618;0 MPV;cplpi
LAYER MAP 32	DATATYPE 168 	8360 	 LAYER MPVCPLPI 	 8360 

// tfgdsmap 8619;0 MPV;cplcr
LAYER MAP 32	DATATYPE 169 	8361 	 LAYER MPVCPLCR 	 8361 

// tfgdsmap 8620;0 MPV;g8pitchID
LAYER MAP 32	DATATYPE 170 	8362 	 LAYER MPVG8PITCHID 	 8362 

// tfgdsmap 8621;0 MPV;g9pitchID
LAYER MAP 32	DATATYPE 171 	8363 	 LAYER MPVG9PITCHID 	 8363 

// tfgdsmap 8622;0 MPV;g10pitchID
LAYER MAP 32	DATATYPE 172 	8364 	 LAYER MPVG10PITCHID 	 8364 

// tfgdsmap 8623;0 MPV;fillerIgnore
LAYER MAP 32	DATATYPE 226 	8418 	 LAYER MPVFILLERIGNORE 	 8418 

// tfgdsmap 8624;0 MPV;dummyFill
LAYER MAP 32	DATATYPE 250 	8442 	 LAYER MPVDUMMYFILL 	 8442 

// tfgdsmap 8625;0 MPV;actFill
LAYER MAP 32	DATATYPE 251 	8443 	 LAYER MPVACTFILL 	 8443 

// tfgdsmap 8626;0 MPV;trFill
LAYER MAP 32	DATATYPE 252 	8444 	 LAYER MPVTRFILL 	 8444 

// tfgdsmap 144;0 via6;maskDrawing
LAYER MAP 33	DATATYPE 0 	8448 	 LAYER VIA6DRAWN 	 8448 

// tfgdsmap 618;0 via6;keepout
LAYER MAP 33	DATATYPE 1 	8449 	 LAYER VIA6KOR 	 8449 

// tfgdsmap 456;0 via6;zoneDrawing
LAYER MAP 33	DATATYPE 3 	8451 	 LAYER VIA6ZONE 	 8451 

// tfgdsmap 969;0 via6;AlignMarkID
LAYER MAP 33	DATATYPE 5 	8453 	 LAYER V6ALIGNMARK 	 8453 

// tfgdsmap 266;0 via6;toSynDrawing
LAYER MAP 33	DATATYPE 18 	8466 	 LAYER TRENCHVIA6_ID 	 8466 

// tfgdsmap 244;0 via6;frameDrawing
LAYER MAP 33	DATATYPE 19 	8467 	 LAYER VIA6FRAME 	 8467 

// tfgdsmap 7840;0 via6;critical
LAYER MAP 33	DATATYPE 21 	8469 	 LAYER VIA6CRITICALID 	 8469 

// tfgdsmap 496;0 via6;dummyDrawing
LAYER MAP 33	DATATYPE 33 	8481 	 LAYER VIA6DUMMYID 	 8481 

// tfgdsmap 1110;0 via6;noopc
LAYER MAP 33	DATATYPE 34 	8482 	 LAYER VIA6NOOPC 	 8482 

// tfgdsmap 2969;0 via6;densityID
LAYER MAP 33	DATATYPE 36 	8484 	 LAYER VIA6DENID 	 8484 

// tfgdsmap 570;0 via6;DoNotProteus
LAYER MAP 33	DATATYPE 37 	8485 	 LAYER VIA6DNP 	 8485 

// tfgdsmap 10575;0 via6;nfmExclude
LAYER MAP 33	DATATYPE 46 	8494 	 LAYER VIA6NFMEXCLUDE 	 8494 

// tfgdsmap 696;0 via6;keepGenAway
LAYER MAP 33	DATATYPE 51 	8499 	 LAYER VIA6KGA 	 8499 

// tfgdsmap 580;0 via6;FeatureUnderTest
LAYER MAP 33	DATATYPE 52 	8500 	 LAYER VIA6FUT 	 8500 

// tfgdsmap 6890;0 via6;allowOTC
LAYER MAP 33	DATATYPE 58 	8506 	 LAYER VIA6ALLOWOTC 	 8506 

// tfgdsmap 1002;0 via6;WingID
LAYER MAP 33	DATATYPE 60 	8508 	 LAYER VA6WING 	 8508 

// tfgdsmap 1003;0 via6;NoWingID
LAYER MAP 33	DATATYPE 61 	8509 	 LAYER VA6NOWING 	 8509 

// tfgdsmap 1324;0 via6;fillerID
LAYER MAP 33	DATATYPE 65 	8513 	 LAYER VIA6FILLID 	 8513 

// tfgdsmap 1754;0 via6;phase
LAYER MAP 33	DATATYPE 66 	8514 	 LAYER VIA6PHASE 	 8514 

// tfgdsmap 1755;0 via6;chrome
LAYER MAP 33	DATATYPE 67 	8515 	 LAYER VIA6CHROME 	 8515 

// tfgdsmap 10861;0 via6;SRAFplus
LAYER MAP 33	DATATYPE 72 	8520 	 LAYER VIA6SRAFPLUS 	 8520 

// tfgdsmap 11092;0 via6;SRAFminus
LAYER MAP 33	DATATYPE 73 	8521 	 LAYER VIA6SRAFMINUS 	 8521 

// tfgdsmap 6676;0 via6;SDC
LAYER MAP 33	DATATYPE 76 	8524 	 LAYER VIA6SDC 	 8524 

// tfgdsmap 6984;0 via6;fillBlockage
LAYER MAP 33	DATATYPE 93 	8541 	 LAYER VIA6FILLKOR 	 8541 

// tfgdsmap 3140;0 via6;metroCell
LAYER MAP 33	DATATYPE 96 	8544 	 LAYER VIA6METROCELL 	 8544 

// tfgdsmap 2508;0 via6;tsdrRegion
LAYER MAP 33	DATATYPE 98 	8546 	 LAYER VIA6TSDRREGION 	 8546 

// tfgdsmap 2509;0 via6;tsdr2sdr
LAYER MAP 33	DATATYPE 99 	8547 	 LAYER VIA6TSDR2SDR 	 8547 

// tfgdsmap 2510;0 via6;g1pitchID
LAYER MAP 33	DATATYPE 114 	8562 	 LAYER VIA6G1PITCHID 	 8562 

// tfgdsmap 2511;0 via6;g2pitchID
LAYER MAP 33	DATATYPE 115 	8563 	 LAYER VIA6G2PITCHID 	 8563 

// tfgdsmap 2512;0 via6;g3pitchID
LAYER MAP 33	DATATYPE 116 	8564 	 LAYER VIA6G3PITCHID 	 8564 

// tfgdsmap 2513;0 via6;g4pitchID
LAYER MAP 33	DATATYPE 117 	8565 	 LAYER VIA6G4PITCHID 	 8565 

// tfgdsmap 2514;0 via6;g5pitchID
LAYER MAP 33	DATATYPE 118 	8566 	 LAYER VIA6G5PITCHID 	 8566 

// tfgdsmap 2892;0 via6;g6pitchID
LAYER MAP 33	DATATYPE 119 	8567 	 LAYER VIA6G6PITCHID 	 8567 

// tfgdsmap 1418;0 via6;STD
LAYER MAP 33	DATATYPE 130 	8578 	 LAYER VIA6STD 	 8578 

// tfgdsmap 1419;0 via6;TARG1
LAYER MAP 33	DATATYPE 131 	8579 	 LAYER VIA6TARG1 	 8579 

// tfgdsmap 1420;0 via6;TARG2
LAYER MAP 33	DATATYPE 132 	8580 	 LAYER VIA6TARG2 	 8580 

// tfgdsmap 1421;0 via6;TARG3
LAYER MAP 33	DATATYPE 133 	8581 	 LAYER VIA6TARG3 	 8581 

// tfgdsmap 2893;0 via6;g7pitchID
LAYER MAP 33	DATATYPE 138 	8586 	 LAYER VIA6G7PITCHID 	 8586 

// tfgdsmap 3645;0 via6;noFDR
LAYER MAP 33	DATATYPE 150 	8598 	 LAYER VIA6NOFDR 	 8598 

// tfgdsmap 3141;0 via6;cplpi
LAYER MAP 33	DATATYPE 168 	8616 	 LAYER VIA6CPLPI 	 8616 

// tfgdsmap 3142;0 via6;cplcr
LAYER MAP 33	DATATYPE 169 	8617 	 LAYER VIA6CPLCR 	 8617 

// tfgdsmap 3143;0 via6;g8pitchID
LAYER MAP 33	DATATYPE 170 	8618 	 LAYER VIA6G8PITCHID 	 8618 

// tfgdsmap 3144;0 via6;g9pitchID
LAYER MAP 33	DATATYPE 171 	8619 	 LAYER VIA6G9PITCHID 	 8619 

// tfgdsmap 3145;0 via6;g10pitchID
LAYER MAP 33	DATATYPE 172 	8620 	 LAYER VIA6G10PITCHID 	 8620 

// tfgdsmap 3964;0 via6;fillerIgnore
LAYER MAP 33	DATATYPE 226 	8674 	 LAYER V6FILLERIGNORE 	 8674 

// tfgdsmap 10114;0 via6;altSwitchID
LAYER MAP 33	DATATYPE 241 	8689 	 LAYER VIA6ALTSWITCHID 	 8689 

// tfgdsmap 10089;0 via6;switchID
LAYER MAP 33	DATATYPE 242 	8690 	 LAYER VIA6SWITCHID 	 8690 

// tfgdsmap 4034;0 via6;dummyFill
LAYER MAP 33	DATATYPE 250 	8698 	 LAYER VIA6DUMMYFILL 	 8698 

// tfgdsmap 7627;0 via6;actFill
LAYER MAP 33	DATATYPE 251 	8699 	 LAYER VIA6ACTFILL 	 8699 

// tfgdsmap 6221;0 via6;trFill
LAYER MAP 33	DATATYPE 252 	8700 	 LAYER VIA6TRFILL 	 8700 

// tfgdsmap 5298;0 via6;usr1
LAYER MAP 33	DATATYPE 255 	8703 	 LAYER USER33 	 8703 

// tfgdsmap 145;0 metal7;maskDrawing
LAYER MAP 34	DATATYPE 0 	8704 	 LAYER METAL7DRAWN 	 8704 

// tfgdsmap 619;0 metal7;keepout
LAYER MAP 34	DATATYPE 1 	8705 	 LAYER METAL7KOR 	 8705 

// tfgdsmap 307;0 metal7;portDrawing
LAYER MAP 34	DATATYPE 2 	8706 	 LAYER MET7PORT 	 8706 

// tfgdsmap 407;0 metal7;zoneDrawing
LAYER MAP 34	DATATYPE 3 	8707 	 LAYER MET7ZONE 	 8707 

// tfgdsmap 357;0 metal7;resDrawing
LAYER MAP 34	DATATYPE 4 	8708 	 LAYER MET7RESID 	 8708 

// tfgdsmap 1138;0 metal7;BCIDblockage
LAYER MAP 34	DATATYPE 6 	8710 	 LAYER MET7BCIDKOR 	 8710 

// tfgdsmap 2825;0 metal7;phantom
LAYER MAP 34	DATATYPE 11 	8715 	 LAYER METAL7P 	 8715 

// tfgdsmap 245;0 metal7;frameDrawing
LAYER MAP 34	DATATYPE 19 	8723 	 LAYER MET7FRAME 	 8723 

// tfgdsmap 7841;0 metal7;critical
LAYER MAP 34	DATATYPE 21 	8725 	 LAYER METAL7CRITICALID 	 8725 

// tfgdsmap 1028;0 metal7;inductorID
LAYER MAP 34	DATATYPE 30 	8734 	 LAYER METAL7IND 	 8734 

// tfgdsmap 119;0 metal7;dummyDrawing
LAYER MAP 34	DATATYPE 33 	8737 	 LAYER METAL7DUMMYID 	 8737 

// tfgdsmap 2970;0 metal7;densityID
LAYER MAP 34	DATATYPE 36 	8740 	 LAYER METAL7DENID 	 8740 

// tfgdsmap 571;0 metal7;DoNotProteus
LAYER MAP 34	DATATYPE 37 	8741 	 LAYER METAL7DNP 	 8741 

// tfgdsmap 10576;0 metal7;nfmExclude
LAYER MAP 34	DATATYPE 46 	8750 	 LAYER MET7NFMEXCLUDE 	 8750 

// tfgdsmap 218;0 metal7;keepGenAway
LAYER MAP 34	DATATYPE 51 	8755 	 LAYER METAL7KGA 	 8755 

// tfgdsmap 142;0 metal7;FeatureUnderTest
LAYER MAP 34	DATATYPE 52 	8756 	 LAYER METAL7FUT 	 8756 

// tfgdsmap 6906;0 metal7;allowOTC
LAYER MAP 34	DATATYPE 58 	8762 	 LAYER METB7ALLOWOTC 	 8762 

// tfgdsmap 1313;0 metal7;fillerID
LAYER MAP 34	DATATYPE 65 	8769 	 LAYER METAL7FILLID 	 8769 

// tfgdsmap 3146;0 metal7;grating
LAYER MAP 34	DATATYPE 70 	8774 	 LAYER METAL7GRATING 	 8774 

// tfgdsmap 3147;0 metal7;gratingFr
LAYER MAP 34	DATATYPE 71 	8775 	 LAYER METAL7GRATINGFRAME 	 8775 

// tfgdsmap 10862;0 metal7;SRAFplus
LAYER MAP 34	DATATYPE 72 	8776 	 LAYER METB7SRAFPLUS 	 8776 

// tfgdsmap 11093;0 metal7;SRAFminus
LAYER MAP 34	DATATYPE 73 	8777 	 LAYER METB7SRAFMINUS 	 8777 

// tfgdsmap 3148;0 metal7;plug
LAYER MAP 34	DATATYPE 74 	8778 	 LAYER METAL7PLUG 	 8778 

// tfgdsmap 3149;0 metal7;plugFr
LAYER MAP 34	DATATYPE 75 	8779 	 LAYER METAL7PLUGFRAME 	 8779 

// tfgdsmap 6677;0 metal7;SDC
LAYER MAP 34	DATATYPE 76 	8780 	 LAYER METAL7SDC 	 8780 

// tfgdsmap 9056;0 metal7;hvid
LAYER MAP 34	DATATYPE 81 	8785 	 LAYER MET7HVID 	 8785 

// tfgdsmap 9057;0 metal7;ehvid
LAYER MAP 34	DATATYPE 82 	8786 	 LAYER MET7EHVID 	 8786 

// tfgdsmap 9058;0 metal7;uhvid
LAYER MAP 34	DATATYPE 83 	8787 	 LAYER MET7UHVID 	 8787 

// tfgdsmap 9132;0 metal7;fillGuide
LAYER MAP 34	DATATYPE 84 	8788 	 LAYER MET7FILLGUIDE 	 8788 

// tfgdsmap 9133;0 metal7;fillCut
LAYER MAP 34	DATATYPE 85 	8789 	 LAYER MET7FILLCUT 	 8789 

// tfgdsmap 6985;0 metal7;fillBlockage
LAYER MAP 34	DATATYPE 93 	8797 	 LAYER METB7FILLKOR 	 8797 

// tfgdsmap 3150;0 metal7;metroCell
LAYER MAP 34	DATATYPE 96 	8800 	 LAYER METAL7METROCELL 	 8800 

// tfgdsmap 2515;0 metal7;tsdrRegion
LAYER MAP 34	DATATYPE 98 	8802 	 LAYER METAL7TSDRREGION 	 8802 

// tfgdsmap 2516;0 metal7;tsdr2sdr
LAYER MAP 34	DATATYPE 99 	8803 	 LAYER METAL7TSDR2SDR 	 8803 

// tfgdsmap 8475;0 metal7;eco
LAYER MAP 34	DATATYPE 101 	8805 	 LAYER METB7ECOID 	 8805 

// tfgdsmap 11374;0 metal7;haloID
LAYER MAP 34	DATATYPE 106 	8810 	 LAYER METAL7HALOID 	 8810 

// tfgdsmap 2202;0 metal7;devtermID1
LAYER MAP 34	DATATYPE 110 	8814 	 LAYER MET7TERMID1 	 8814 

// tfgdsmap 2517;0 metal7;g1pitchID
LAYER MAP 34	DATATYPE 114 	8818 	 LAYER METAL7G1PITCHID 	 8818 

// tfgdsmap 2518;0 metal7;g2pitchID
LAYER MAP 34	DATATYPE 115 	8819 	 LAYER METAL7G2PITCHID 	 8819 

// tfgdsmap 2519;0 metal7;g3pitchID
LAYER MAP 34	DATATYPE 116 	8820 	 LAYER METAL7G3PITCHID 	 8820 

// tfgdsmap 2520;0 metal7;g4pitchID
LAYER MAP 34	DATATYPE 117 	8821 	 LAYER METAL7G4PITCHID 	 8821 

// tfgdsmap 2521;0 metal7;g5pitchID
LAYER MAP 34	DATATYPE 118 	8822 	 LAYER METAL7G5PITCHID 	 8822 

// tfgdsmap 2894;0 metal7;g6pitchID
LAYER MAP 34	DATATYPE 119 	8823 	 LAYER METAL7G6PITCHID 	 8823 

// tfgdsmap 2203;0 metal7;devtermID2
LAYER MAP 34	DATATYPE 121 	8825 	 LAYER MET7TERMID2 	 8825 

// tfgdsmap 2204;0 metal7;devtermID3
LAYER MAP 34	DATATYPE 122 	8826 	 LAYER MET7TERMID3 	 8826 

// tfgdsmap 2205;0 metal7;devtermID4
LAYER MAP 34	DATATYPE 123 	8827 	 LAYER MET7TERMID4 	 8827 

// tfgdsmap 1422;0 metal7;STD
LAYER MAP 34	DATATYPE 130 	8834 	 LAYER METAL7STD 	 8834 

// tfgdsmap 1423;0 metal7;TARG1
LAYER MAP 34	DATATYPE 131 	8835 	 LAYER METAL7TARG1 	 8835 

// tfgdsmap 1424;0 metal7;TARG2
LAYER MAP 34	DATATYPE 132 	8836 	 LAYER METAL7TARG2 	 8836 

// tfgdsmap 1425;0 metal7;TARG3
LAYER MAP 34	DATATYPE 133 	8837 	 LAYER METAL7TARG3 	 8837 

// tfgdsmap 1892;0 metal7;backBone
LAYER MAP 34	DATATYPE 135 	8839 	 LAYER M7BID 	 8839 

// tfgdsmap 2895;0 metal7;g7pitchID
LAYER MAP 34	DATATYPE 138 	8842 	 LAYER METAL7G7PITCHID 	 8842 

// tfgdsmap 3646;0 metal7;noFDR
LAYER MAP 34	DATATYPE 150 	8854 	 LAYER METAL7NOFDR 	 8854 

// tfgdsmap 3151;0 metal7;g8pitchID
LAYER MAP 34	DATATYPE 170 	8874 	 LAYER METAL7G8PITCHID 	 8874 

// tfgdsmap 3152;0 metal7;g9pitchID
LAYER MAP 34	DATATYPE 171 	8875 	 LAYER METAL7G9PITCHID 	 8875 

// tfgdsmap 3153;0 metal7;g10pitchID
LAYER MAP 34	DATATYPE 172 	8876 	 LAYER METAL7G10PITCHID 	 8876 

// tfgdsmap 3965;0 metal7;fillerIgnore
LAYER MAP 34	DATATYPE 226 	8930 	 LAYER M7FILLERIGNORE 	 8930 

// tfgdsmap 3996;0 metal7;fillerExtend
LAYER MAP 34	DATATYPE 227 	8931 	 LAYER M7FILLEREXTND 	 8931 

// tfgdsmap 11298;0 metal7;noOPCDFM
LAYER MAP 34	DATATYPE 237 	8941 	 LAYER METB7NOOPCDFM 	 8941 

// tfgdsmap 8002;0 metal7;rcStop
LAYER MAP 34	DATATYPE 239 	8943 	 LAYER MET7RCSTOP 	 8943 

// tfgdsmap 9004;0 metal7;rcStart
LAYER MAP 34	DATATYPE 240 	8944 	 LAYER MET7RCSTART 	 8944 

// tfgdsmap 9029;0 metal7;altSwitchID
LAYER MAP 34	DATATYPE 241 	8945 	 LAYER MET7ALTSWITCHID 	 8945 

// tfgdsmap 10210;0 metal7;switchID
LAYER MAP 34	DATATYPE 242 	8946 	 LAYER MET7SWITCHID 	 8946 

// tfgdsmap 10225;0 metal7;aliasID
LAYER MAP 34	DATATYPE 243 	8947 	 LAYER MET7ALIASID 	 8947 

// tfgdsmap 4035;0 metal7;dummyFill
LAYER MAP 34	DATATYPE 250 	8954 	 LAYER METAL7DUMMYFILL 	 8954 

// tfgdsmap 7628;0 metal7;actFill
LAYER MAP 34	DATATYPE 251 	8955 	 LAYER METB7ACTFILL 	 8955 

// tfgdsmap 6222;0 metal7;trFill
LAYER MAP 34	DATATYPE 252 	8956 	 LAYER METAL7TRFILL 	 8956 

// tfgdsmap 5299;0 metal7;usr1
LAYER MAP 34	DATATYPE 255 	8959 	 LAYER USER34 	 8959 

// tfgdsmap 380;0 pwell;subiso
LAYER MAP 36	DATATYPE 6 	9222 	 LAYER PWELL_SUBISO 	 9222 

// tfgdsmap 220;0 via7;maskDrawing
LAYER MAP 37	DATATYPE 0 	9472 	 LAYER VIA7DRAWN 	 9472 

// tfgdsmap 620;0 via7;keepout
LAYER MAP 37	DATATYPE 1 	9473 	 LAYER VIA7KOR 	 9473 

// tfgdsmap 457;0 via7;zoneDrawing
LAYER MAP 37	DATATYPE 3 	9475 	 LAYER VIA7ZONE 	 9475 

// tfgdsmap 970;0 via7;AlignMarkID
LAYER MAP 37	DATATYPE 5 	9477 	 LAYER V7ALIGNMARK 	 9477 

// tfgdsmap 267;0 via7;toSynDrawing
LAYER MAP 37	DATATYPE 18 	9490 	 LAYER TRENCHVIA7_ID 	 9490 

// tfgdsmap 225;0 via7;frameDrawing
LAYER MAP 37	DATATYPE 19 	9491 	 LAYER VIA7FRAME 	 9491 

// tfgdsmap 7842;0 via7;critical
LAYER MAP 37	DATATYPE 21 	9493 	 LAYER VIA7CRITICALID 	 9493 

// tfgdsmap 497;0 via7;dummyDrawing
LAYER MAP 37	DATATYPE 33 	9505 	 LAYER VIA7DUMMYID 	 9505 

// tfgdsmap 1111;0 via7;noopc
LAYER MAP 37	DATATYPE 34 	9506 	 LAYER VIA7NOOPC 	 9506 

// tfgdsmap 2971;0 via7;densityID
LAYER MAP 37	DATATYPE 36 	9508 	 LAYER VIA7DENID 	 9508 

// tfgdsmap 572;0 via7;DoNotProteus
LAYER MAP 37	DATATYPE 37 	9509 	 LAYER VIA7DNP 	 9509 

// tfgdsmap 10577;0 via7;nfmExclude
LAYER MAP 37	DATATYPE 46 	9518 	 LAYER VIA7NFMEXCLUDE 	 9518 

// tfgdsmap 697;0 via7;keepGenAway
LAYER MAP 37	DATATYPE 51 	9523 	 LAYER VIA7KGA 	 9523 

// tfgdsmap 581;0 via7;FeatureUnderTest
LAYER MAP 37	DATATYPE 52 	9524 	 LAYER VIA7FUT 	 9524 

// tfgdsmap 6891;0 via7;allowOTC
LAYER MAP 37	DATATYPE 58 	9530 	 LAYER VIA7ALLOWOTC 	 9530 

// tfgdsmap 1004;0 via7;WingID
LAYER MAP 37	DATATYPE 60 	9532 	 LAYER VA7WING 	 9532 

// tfgdsmap 1005;0 via7;NoWingID
LAYER MAP 37	DATATYPE 61 	9533 	 LAYER VA7NOWING 	 9533 

// tfgdsmap 1325;0 via7;fillerID
LAYER MAP 37	DATATYPE 65 	9537 	 LAYER VIA7FILLID 	 9537 

// tfgdsmap 1756;0 via7;phase
LAYER MAP 37	DATATYPE 66 	9538 	 LAYER VIA7PHASE 	 9538 

// tfgdsmap 1757;0 via7;chrome
LAYER MAP 37	DATATYPE 67 	9539 	 LAYER VIA7CHROME 	 9539 

// tfgdsmap 10865;0 via7;SRAFplus
LAYER MAP 37	DATATYPE 72 	9544 	 LAYER VIA7SRAFPLUS 	 9544 

// tfgdsmap 11096;0 via7;SRAFminus
LAYER MAP 37	DATATYPE 73 	9545 	 LAYER VIA7SRAFMINUS 	 9545 

// tfgdsmap 6679;0 via7;SDC
LAYER MAP 37	DATATYPE 76 	9548 	 LAYER VIA7SDC 	 9548 

// tfgdsmap 6986;0 via7;fillBlockage
LAYER MAP 37	DATATYPE 93 	9565 	 LAYER VIA7FILLKOR 	 9565 

// tfgdsmap 3154;0 via7;metroCell
LAYER MAP 37	DATATYPE 96 	9568 	 LAYER VIA7METROCELL 	 9568 

// tfgdsmap 2522;0 via7;tsdrRegion
LAYER MAP 37	DATATYPE 98 	9570 	 LAYER VIA7TSDRREGION 	 9570 

// tfgdsmap 2523;0 via7;tsdr2sdr
LAYER MAP 37	DATATYPE 99 	9571 	 LAYER VIA7TSDR2SDR 	 9571 

// tfgdsmap 2524;0 via7;g1pitchID
LAYER MAP 37	DATATYPE 114 	9586 	 LAYER VIA7G1PITCHID 	 9586 

// tfgdsmap 2525;0 via7;g2pitchID
LAYER MAP 37	DATATYPE 115 	9587 	 LAYER VIA7G2PITCHID 	 9587 

// tfgdsmap 2526;0 via7;g3pitchID
LAYER MAP 37	DATATYPE 116 	9588 	 LAYER VIA7G3PITCHID 	 9588 

// tfgdsmap 2527;0 via7;g4pitchID
LAYER MAP 37	DATATYPE 117 	9589 	 LAYER VIA7G4PITCHID 	 9589 

// tfgdsmap 2528;0 via7;g5pitchID
LAYER MAP 37	DATATYPE 118 	9590 	 LAYER VIA7G5PITCHID 	 9590 

// tfgdsmap 2896;0 via7;g6pitchID
LAYER MAP 37	DATATYPE 119 	9591 	 LAYER VIA7G6PITCHID 	 9591 

// tfgdsmap 1426;0 via7;STD
LAYER MAP 37	DATATYPE 130 	9602 	 LAYER VIA7STD 	 9602 

// tfgdsmap 1427;0 via7;TARG1
LAYER MAP 37	DATATYPE 131 	9603 	 LAYER VIA7TARG1 	 9603 

// tfgdsmap 1428;0 via7;TARG2
LAYER MAP 37	DATATYPE 132 	9604 	 LAYER VIA7TARG2 	 9604 

// tfgdsmap 1429;0 via7;TARG3
LAYER MAP 37	DATATYPE 133 	9605 	 LAYER VIA7TARG3 	 9605 

// tfgdsmap 2897;0 via7;g7pitchID
LAYER MAP 37	DATATYPE 138 	9610 	 LAYER VIA7G7PITCHID 	 9610 

// tfgdsmap 3647;0 via7;noFDR
LAYER MAP 37	DATATYPE 150 	9622 	 LAYER VIA7NOFDR 	 9622 

// tfgdsmap 3155;0 via7;cplpi
LAYER MAP 37	DATATYPE 168 	9640 	 LAYER VIA7CPLPI 	 9640 

// tfgdsmap 3156;0 via7;cplcr
LAYER MAP 37	DATATYPE 169 	9641 	 LAYER VIA7CPLCR 	 9641 

// tfgdsmap 3157;0 via7;g8pitchID
LAYER MAP 37	DATATYPE 170 	9642 	 LAYER VIA7G8PITCHID 	 9642 

// tfgdsmap 3158;0 via7;g9pitchID
LAYER MAP 37	DATATYPE 171 	9643 	 LAYER VIA7G9PITCHID 	 9643 

// tfgdsmap 3159;0 via7;g10pitchID
LAYER MAP 37	DATATYPE 172 	9644 	 LAYER VIA7G10PITCHID 	 9644 

// tfgdsmap 3966;0 via7;fillerIgnore
LAYER MAP 37	DATATYPE 226 	9698 	 LAYER V7FILLERIGNORE 	 9698 

// tfgdsmap 10115;0 via7;altSwitchID
LAYER MAP 37	DATATYPE 241 	9713 	 LAYER VIA7ALTSWITCHID 	 9713 

// tfgdsmap 10090;0 via7;switchID
LAYER MAP 37	DATATYPE 242 	9714 	 LAYER VIA7SWITCHID 	 9714 

// tfgdsmap 4036;0 via7;dummyFill
LAYER MAP 37	DATATYPE 250 	9722 	 LAYER VIA7DUMMYFILL 	 9722 

// tfgdsmap 7630;0 via7;actFill
LAYER MAP 37	DATATYPE 251 	9723 	 LAYER VIA7ACTFILL 	 9723 

// tfgdsmap 6224;0 via7;trFill
LAYER MAP 37	DATATYPE 252 	9724 	 LAYER VIA7TRFILL 	 9724 

// tfgdsmap 5300;0 via7;usr1
LAYER MAP 37	DATATYPE 255 	9727 	 LAYER USER37 	 9727 

// tfgdsmap 163;0 metal8;maskDrawing
LAYER MAP 38	DATATYPE 0 	9728 	 LAYER METAL8DRAWN 	 9728 

// tfgdsmap 621;0 metal8;keepout
LAYER MAP 38	DATATYPE 1 	9729 	 LAYER METAL8KOR 	 9729 

// tfgdsmap 308;0 metal8;portDrawing
LAYER MAP 38	DATATYPE 2 	9730 	 LAYER MET8PORT 	 9730 

// tfgdsmap 408;0 metal8;zoneDrawing
LAYER MAP 38	DATATYPE 3 	9731 	 LAYER MET8ZONE 	 9731 

// tfgdsmap 358;0 metal8;resDrawing
LAYER MAP 38	DATATYPE 4 	9732 	 LAYER MET8RESID 	 9732 

// tfgdsmap 1144;0 metal8;BCIDblockage
LAYER MAP 38	DATATYPE 6 	9734 	 LAYER MET8BCIDKOR 	 9734 

// tfgdsmap 2826;0 metal8;phantom
LAYER MAP 38	DATATYPE 11 	9739 	 LAYER METAL8P 	 9739 

// tfgdsmap 148;0 metal8;frameDrawing
LAYER MAP 38	DATATYPE 19 	9747 	 LAYER MET8FRAME 	 9747 

// tfgdsmap 7843;0 metal8;critical
LAYER MAP 38	DATATYPE 21 	9749 	 LAYER METAL8CRITICALID 	 9749 

// tfgdsmap 1029;0 metal8;inductorID
LAYER MAP 38	DATATYPE 30 	9758 	 LAYER METAL8IND 	 9758 

// tfgdsmap 167;0 metal8;dummyDrawing
LAYER MAP 38	DATATYPE 33 	9761 	 LAYER METAL8DUMMYID 	 9761 

// tfgdsmap 2972;0 metal8;densityID
LAYER MAP 38	DATATYPE 36 	9764 	 LAYER METAL8DENID 	 9764 

// tfgdsmap 573;0 metal8;DoNotProteus
LAYER MAP 38	DATATYPE 37 	9765 	 LAYER METAL8DNP 	 9765 

// tfgdsmap 10578;0 metal8;nfmExclude
LAYER MAP 38	DATATYPE 46 	9774 	 LAYER MET8NFMEXCLUDE 	 9774 

// tfgdsmap 169;0 metal8;keepGenAway
LAYER MAP 38	DATATYPE 51 	9779 	 LAYER METAL8KGA 	 9779 

// tfgdsmap 143;0 metal8;FeatureUnderTest
LAYER MAP 38	DATATYPE 52 	9780 	 LAYER METAL8FUT 	 9780 

// tfgdsmap 6907;0 metal8;allowOTC
LAYER MAP 38	DATATYPE 58 	9786 	 LAYER METB8ALLOWOTC 	 9786 

// tfgdsmap 1314;0 metal8;fillerID
LAYER MAP 38	DATATYPE 65 	9793 	 LAYER METAL8FILLID 	 9793 

// tfgdsmap 3160;0 metal8;grating
LAYER MAP 38	DATATYPE 70 	9798 	 LAYER METAL8GRATING 	 9798 

// tfgdsmap 3161;0 metal8;gratingFr
LAYER MAP 38	DATATYPE 71 	9799 	 LAYER METAL8GRATINGFRAME 	 9799 

// tfgdsmap 10866;0 metal8;SRAFplus
LAYER MAP 38	DATATYPE 72 	9800 	 LAYER METB8SRAFPLUS 	 9800 

// tfgdsmap 11097;0 metal8;SRAFminus
LAYER MAP 38	DATATYPE 73 	9801 	 LAYER METB8SRAFMINUS 	 9801 

// tfgdsmap 3162;0 metal8;plug
LAYER MAP 38	DATATYPE 74 	9802 	 LAYER METAL8PLUG 	 9802 

// tfgdsmap 3163;0 metal8;plugFr
LAYER MAP 38	DATATYPE 75 	9803 	 LAYER METAL8PLUGFRAME 	 9803 

// tfgdsmap 6680;0 metal8;SDC
LAYER MAP 38	DATATYPE 76 	9804 	 LAYER METAL8SDC 	 9804 

// tfgdsmap 9059;0 metal8;hvid
LAYER MAP 38	DATATYPE 81 	9809 	 LAYER MET8HVID 	 9809 

// tfgdsmap 9060;0 metal8;ehvid
LAYER MAP 38	DATATYPE 82 	9810 	 LAYER MET8EHVID 	 9810 

// tfgdsmap 9061;0 metal8;uhvid
LAYER MAP 38	DATATYPE 83 	9811 	 LAYER MET8UHVID 	 9811 

// tfgdsmap 9136;0 metal8;fillGuide
LAYER MAP 38	DATATYPE 84 	9812 	 LAYER MET8FILLGUIDE 	 9812 

// tfgdsmap 9137;0 metal8;fillCut
LAYER MAP 38	DATATYPE 85 	9813 	 LAYER MET8FILLCUT 	 9813 

// tfgdsmap 6987;0 metal8;fillBlockage
LAYER MAP 38	DATATYPE 93 	9821 	 LAYER METB8FILLKOR 	 9821 

// tfgdsmap 3164;0 metal8;metroCell
LAYER MAP 38	DATATYPE 96 	9824 	 LAYER METAL8METROCELL 	 9824 

// tfgdsmap 2529;0 metal8;tsdrRegion
LAYER MAP 38	DATATYPE 98 	9826 	 LAYER METAL8TSDRREGION 	 9826 

// tfgdsmap 2530;0 metal8;tsdr2sdr
LAYER MAP 38	DATATYPE 99 	9827 	 LAYER METAL8TSDR2SDR 	 9827 

// tfgdsmap 8476;0 metal8;eco
LAYER MAP 38	DATATYPE 101 	9829 	 LAYER METB8ECOID 	 9829 

// tfgdsmap 11375;0 metal8;haloID
LAYER MAP 38	DATATYPE 106 	9834 	 LAYER METAL8HALOID 	 9834 

// tfgdsmap 2210;0 metal8;devtermID1
LAYER MAP 38	DATATYPE 110 	9838 	 LAYER MET8TERMID1 	 9838 

// tfgdsmap 2531;0 metal8;g1pitchID
LAYER MAP 38	DATATYPE 114 	9842 	 LAYER METAL8G1PITCHID 	 9842 

// tfgdsmap 2532;0 metal8;g2pitchID
LAYER MAP 38	DATATYPE 115 	9843 	 LAYER METAL8G2PITCHID 	 9843 

// tfgdsmap 2533;0 metal8;g3pitchID
LAYER MAP 38	DATATYPE 116 	9844 	 LAYER METAL8G3PITCHID 	 9844 

// tfgdsmap 2534;0 metal8;g4pitchID
LAYER MAP 38	DATATYPE 117 	9845 	 LAYER METAL8G4PITCHID 	 9845 

// tfgdsmap 2535;0 metal8;g5pitchID
LAYER MAP 38	DATATYPE 118 	9846 	 LAYER METAL8G5PITCHID 	 9846 

// tfgdsmap 2898;0 metal8;g6pitchID
LAYER MAP 38	DATATYPE 119 	9847 	 LAYER METAL8G6PITCHID 	 9847 

// tfgdsmap 2211;0 metal8;devtermID2
LAYER MAP 38	DATATYPE 121 	9849 	 LAYER MET8TERMID2 	 9849 

// tfgdsmap 2212;0 metal8;devtermID3
LAYER MAP 38	DATATYPE 122 	9850 	 LAYER MET8TERMID3 	 9850 

// tfgdsmap 2213;0 metal8;devtermID4
LAYER MAP 38	DATATYPE 123 	9851 	 LAYER MET8TERMID4 	 9851 

// tfgdsmap 1430;0 metal8;STD
LAYER MAP 38	DATATYPE 130 	9858 	 LAYER METAL8STD 	 9858 

// tfgdsmap 1431;0 metal8;TARG1
LAYER MAP 38	DATATYPE 131 	9859 	 LAYER METAL8TARG1 	 9859 

// tfgdsmap 1432;0 metal8;TARG2
LAYER MAP 38	DATATYPE 132 	9860 	 LAYER METAL8TARG2 	 9860 

// tfgdsmap 1433;0 metal8;TARG3
LAYER MAP 38	DATATYPE 133 	9861 	 LAYER METAL8TARG3 	 9861 

// tfgdsmap 1894;0 metal8;backBone
LAYER MAP 38	DATATYPE 135 	9863 	 LAYER M8BID 	 9863 

// tfgdsmap 2899;0 metal8;g7pitchID
LAYER MAP 38	DATATYPE 138 	9866 	 LAYER METAL8G7PITCHID 	 9866 

// tfgdsmap 3648;0 metal8;noFDR
LAYER MAP 38	DATATYPE 150 	9878 	 LAYER METAL8NOFDR 	 9878 

// tfgdsmap 3165;0 metal8;g8pitchID
LAYER MAP 38	DATATYPE 170 	9898 	 LAYER METAL8G8PITCHID 	 9898 

// tfgdsmap 3166;0 metal8;g9pitchID
LAYER MAP 38	DATATYPE 171 	9899 	 LAYER METAL8G9PITCHID 	 9899 

// tfgdsmap 3167;0 metal8;g10pitchID
LAYER MAP 38	DATATYPE 172 	9900 	 LAYER METAL8G10PITCHID 	 9900 

// tfgdsmap 3967;0 metal8;fillerIgnore
LAYER MAP 38	DATATYPE 226 	9954 	 LAYER M8FILLERIGNORE 	 9954 

// tfgdsmap 3997;0 metal8;fillerExtend
LAYER MAP 38	DATATYPE 227 	9955 	 LAYER M8FILLEREXTND 	 9955 

// tfgdsmap 11299;0 metal8;noOPCDFM
LAYER MAP 38	DATATYPE 237 	9965 	 LAYER METB8NOOPCDFM 	 9965 

// tfgdsmap 8003;0 metal8;rcStop
LAYER MAP 38	DATATYPE 239 	9967 	 LAYER MET8RCSTOP 	 9967 

// tfgdsmap 9005;0 metal8;rcStart
LAYER MAP 38	DATATYPE 240 	9968 	 LAYER MET8RCSTART 	 9968 

// tfgdsmap 9030;0 metal8;altSwitchID
LAYER MAP 38	DATATYPE 241 	9969 	 LAYER MET8ALTSWITCHID 	 9969 

// tfgdsmap 10211;0 metal8;switchID
LAYER MAP 38	DATATYPE 242 	9970 	 LAYER MET8SWITCHID 	 9970 

// tfgdsmap 10226;0 metal8;aliasID
LAYER MAP 38	DATATYPE 243 	9971 	 LAYER MET8ALIASID 	 9971 

// tfgdsmap 4037;0 metal8;dummyFill
LAYER MAP 38	DATATYPE 250 	9978 	 LAYER METAL8DUMMYFILL 	 9978 

// tfgdsmap 7631;0 metal8;actFill
LAYER MAP 38	DATATYPE 251 	9979 	 LAYER METB8ACTFILL 	 9979 

// tfgdsmap 6225;0 metal8;trFill
LAYER MAP 38	DATATYPE 252 	9980 	 LAYER METAL8TRFILL 	 9980 

// tfgdsmap 5301;0 metal8;usr1
LAYER MAP 38	DATATYPE 255 	9983 	 LAYER USER38 	 9983 

// tfgdsmap 35;0 MREsistor;maskDrawing
LAYER MAP 39	DATATYPE 0 	9984 	 LAYER MRESISTORDRAWN 	 9984 

// tfgdsmap 5105;0 MREsistor;keepout
LAYER MAP 39	DATATYPE 1 	9985 	 LAYER MRESISTORKOR 	 9985 

// tfgdsmap 10867;0 MREsistor;SRAFplus
LAYER MAP 39	DATATYPE 72 	10056 	 LAYER MRESISTORSRAFPLUS 	 10056 

// tfgdsmap 11098;0 MREsistor;SRAFminus
LAYER MAP 39	DATATYPE 73 	10057 	 LAYER MRESISTORSRAFMINUS 	 10057 

// tfgdsmap 6681;0 MREsistor;SDC
LAYER MAP 39	DATATYPE 76 	10060 	 LAYER MRESISTORSDC 	 10060 

// tfgdsmap 4178;0 MREsistor;dummyFill
LAYER MAP 39	DATATYPE 250 	10234 	 LAYER MRESISTORDUMMYFILL 	 10234 

// tfgdsmap 7632;0 MREsistor;actFill
LAYER MAP 39	DATATYPE 251 	10235 	 LAYER MRESISTORACTFILL 	 10235 

// tfgdsmap 6226;0 MREsistor;trFill
LAYER MAP 39	DATATYPE 252 	10236 	 LAYER MRESISTORTRFILL 	 10236 

// tfgdsmap 5302;0 MREsistor;usr1
LAYER MAP 39	DATATYPE 255 	10239 	 LAYER USER39 	 10239 

// tfgdsmap 8555;0 OFT;maskDrawing
LAYER MAP 40	DATATYPE 0 	10240 	 LAYER OFTDRAWN 	 10240 

// tfgdsmap 8556;0 OFT;keepout
LAYER MAP 40	DATATYPE 1 	10241 	 LAYER OFTKOR 	 10241 

// tfgdsmap 8557;0 OFT;AlignMarkID
LAYER MAP 40	DATATYPE 5 	10245 	 LAYER OFTALIGNMARKID 	 10245 

// tfgdsmap 8559;0 OFT;toSynDrawing
LAYER MAP 40	DATATYPE 18 	10258 	 LAYER OFTTOSYN 	 10258 

// tfgdsmap 8560;0 OFT;frameDrawing
LAYER MAP 40	DATATYPE 19 	10259 	 LAYER OFTFRAME 	 10259 

// tfgdsmap 8562;0 OFT;DoNotProteus
LAYER MAP 40	DATATYPE 37 	10277 	 LAYER OFTDNP 	 10277 

// tfgdsmap 8563;0 OFT;keepGenAway
LAYER MAP 40	DATATYPE 51 	10291 	 LAYER OFTKGA 	 10291 

// tfgdsmap 8566;0 OFT;SDC
LAYER MAP 40	DATATYPE 76 	10316 	 LAYER OFTSDC 	 10316 

// tfgdsmap 8567;0 OFT;metroCell
LAYER MAP 40	DATATYPE 96 	10336 	 LAYER OFTMETROCELL 	 10336 

// tfgdsmap 8568;0 OFT;STD
LAYER MAP 40	DATATYPE 130 	10370 	 LAYER OFTSTD 	 10370 

// tfgdsmap 8569;0 OFT;TARG1
LAYER MAP 40	DATATYPE 131 	10371 	 LAYER OFTTARG1 	 10371 

// tfgdsmap 8570;0 OFT;TARG2
LAYER MAP 40	DATATYPE 132 	10372 	 LAYER OFTTARG2 	 10372 

// tfgdsmap 8571;0 OFT;TARG3
LAYER MAP 40	DATATYPE 133 	10373 	 LAYER OFTTARG3 	 10373 

// tfgdsmap 8572;0 OFT;noFDR
LAYER MAP 40	DATATYPE 150 	10390 	 LAYER OFTNOFDR 	 10390 

// tfgdsmap 8575;0 OFT;dummyFill
LAYER MAP 40	DATATYPE 250 	10490 	 LAYER OFTDUMMYFILL 	 10490 

// tfgdsmap 8576;0 OFT;actFill
LAYER MAP 40	DATATYPE 251 	10491 	 LAYER OFTACTFILL 	 10491 

// tfgdsmap 8577;0 OFT;trFill
LAYER MAP 40	DATATYPE 252 	10492 	 LAYER OFTTRFILL 	 10492 

// tfgdsmap 56;0 via8;maskDrawing
LAYER MAP 41	DATATYPE 0 	10496 	 LAYER VIA8DRAWN 	 10496 

// tfgdsmap 622;0 via8;keepout
LAYER MAP 41	DATATYPE 1 	10497 	 LAYER VIA8KOR 	 10497 

// tfgdsmap 458;0 via8;zoneDrawing
LAYER MAP 41	DATATYPE 3 	10499 	 LAYER VIA8ZONE 	 10499 

// tfgdsmap 971;0 via8;AlignMarkID
LAYER MAP 41	DATATYPE 5 	10501 	 LAYER V8ALIGNMARK 	 10501 

// tfgdsmap 268;0 via8;toSynDrawing
LAYER MAP 41	DATATYPE 18 	10514 	 LAYER TRENCHVIA8_ID 	 10514 

// tfgdsmap 57;0 via8;frameDrawing
LAYER MAP 41	DATATYPE 19 	10515 	 LAYER VIA8FRAME 	 10515 

// tfgdsmap 235;0 proteusPLP0p;not_in_cadence
LAYER MAP 41	DATATYPE 20 	10516 	 LAYER PLP0PH 	 10516 

// tfgdsmap 7845;0 via8;critical
LAYER MAP 41	DATATYPE 21 	10517 	 LAYER VIA8CRITICALID 	 10517 

// tfgdsmap 498;0 via8;dummyDrawing
LAYER MAP 41	DATATYPE 33 	10529 	 LAYER VIA8DUMMYID 	 10529 

// tfgdsmap 1112;0 via8;noopc
LAYER MAP 41	DATATYPE 34 	10530 	 LAYER VIA8NOOPC 	 10530 

// tfgdsmap 2973;0 via8;densityID
LAYER MAP 41	DATATYPE 36 	10532 	 LAYER VIA8DENID 	 10532 

// tfgdsmap 574;0 via8;DoNotProteus
LAYER MAP 41	DATATYPE 37 	10533 	 LAYER VIA8DNP 	 10533 

// tfgdsmap 10579;0 via8;nfmExclude
LAYER MAP 41	DATATYPE 46 	10542 	 LAYER VIA8NFMEXCLUDE 	 10542 

// tfgdsmap 698;0 via8;keepGenAway
LAYER MAP 41	DATATYPE 51 	10547 	 LAYER VIA8KGA 	 10547 

// tfgdsmap 582;0 via8;FeatureUnderTest
LAYER MAP 41	DATATYPE 52 	10548 	 LAYER VIA8FUT 	 10548 

// tfgdsmap 6893;0 via8;allowOTC
LAYER MAP 41	DATATYPE 58 	10554 	 LAYER VIA8ALLOWOTC 	 10554 

// tfgdsmap 1006;0 via8;WingID
LAYER MAP 41	DATATYPE 60 	10556 	 LAYER VA8WING 	 10556 

// tfgdsmap 1007;0 via8;NoWingID
LAYER MAP 41	DATATYPE 61 	10557 	 LAYER VA8NOWING 	 10557 

// tfgdsmap 1326;0 via8;fillerID
LAYER MAP 41	DATATYPE 65 	10561 	 LAYER VIA8FILLID 	 10561 

// tfgdsmap 1758;0 via8;phase
LAYER MAP 41	DATATYPE 66 	10562 	 LAYER VIA8PHASE 	 10562 

// tfgdsmap 1759;0 via8;chrome
LAYER MAP 41	DATATYPE 67 	10563 	 LAYER VIA8CHROME 	 10563 

// tfgdsmap 10869;0 via8;SRAFplus
LAYER MAP 41	DATATYPE 72 	10568 	 LAYER VIA8SRAFPLUS 	 10568 

// tfgdsmap 11100;0 via8;SRAFminus
LAYER MAP 41	DATATYPE 73 	10569 	 LAYER VIA8SRAFMINUS 	 10569 

// tfgdsmap 6683;0 via8;SDC
LAYER MAP 41	DATATYPE 76 	10572 	 LAYER VIA8SDC 	 10572 

// tfgdsmap 6989;0 via8;fillBlockage
LAYER MAP 41	DATATYPE 93 	10589 	 LAYER VIA8FILLKOR 	 10589 

// tfgdsmap 3168;0 via8;metroCell
LAYER MAP 41	DATATYPE 96 	10592 	 LAYER VIA8METROCELL 	 10592 

// tfgdsmap 2536;0 via8;tsdrRegion
LAYER MAP 41	DATATYPE 98 	10594 	 LAYER VIA8TSDRREGION 	 10594 

// tfgdsmap 2537;0 via8;tsdr2sdr
LAYER MAP 41	DATATYPE 99 	10595 	 LAYER VIA8TSDR2SDR 	 10595 

// tfgdsmap 2538;0 via8;g1pitchID
LAYER MAP 41	DATATYPE 114 	10610 	 LAYER VIA8G1PITCHID 	 10610 

// tfgdsmap 2539;0 via8;g2pitchID
LAYER MAP 41	DATATYPE 115 	10611 	 LAYER VIA8G2PITCHID 	 10611 

// tfgdsmap 2540;0 via8;g3pitchID
LAYER MAP 41	DATATYPE 116 	10612 	 LAYER VIA8G3PITCHID 	 10612 

// tfgdsmap 2541;0 via8;g4pitchID
LAYER MAP 41	DATATYPE 117 	10613 	 LAYER VIA8G4PITCHID 	 10613 

// tfgdsmap 2542;0 via8;g5pitchID
LAYER MAP 41	DATATYPE 118 	10614 	 LAYER VIA8G5PITCHID 	 10614 

// tfgdsmap 2900;0 via8;g6pitchID
LAYER MAP 41	DATATYPE 119 	10615 	 LAYER VIA8G6PITCHID 	 10615 

// tfgdsmap 1434;0 via8;STD
LAYER MAP 41	DATATYPE 130 	10626 	 LAYER VIA8STD 	 10626 

// tfgdsmap 1435;0 via8;TARG1
LAYER MAP 41	DATATYPE 131 	10627 	 LAYER VIA8TARG1 	 10627 

// tfgdsmap 1436;0 via8;TARG2
LAYER MAP 41	DATATYPE 132 	10628 	 LAYER VIA8TARG2 	 10628 

// tfgdsmap 1437;0 via8;TARG3
LAYER MAP 41	DATATYPE 133 	10629 	 LAYER VIA8TARG3 	 10629 

// tfgdsmap 2901;0 via8;g7pitchID
LAYER MAP 41	DATATYPE 138 	10634 	 LAYER VIA8G7PITCHID 	 10634 

// tfgdsmap 3649;0 via8;noFDR
LAYER MAP 41	DATATYPE 150 	10646 	 LAYER VIA8NOFDR 	 10646 

// tfgdsmap 3169;0 via8;cplpi
LAYER MAP 41	DATATYPE 168 	10664 	 LAYER VIA8CPLPI 	 10664 

// tfgdsmap 3170;0 via8;cplcr
LAYER MAP 41	DATATYPE 169 	10665 	 LAYER VIA8CPLCR 	 10665 

// tfgdsmap 3171;0 via8;g8pitchID
LAYER MAP 41	DATATYPE 170 	10666 	 LAYER VIA8G8PITCHID 	 10666 

// tfgdsmap 3172;0 via8;g9pitchID
LAYER MAP 41	DATATYPE 171 	10667 	 LAYER VIA8G9PITCHID 	 10667 

// tfgdsmap 3173;0 via8;g10pitchID
LAYER MAP 41	DATATYPE 172 	10668 	 LAYER VIA8G10PITCHID 	 10668 

// tfgdsmap 3968;0 via8;fillerIgnore
LAYER MAP 41	DATATYPE 226 	10722 	 LAYER V8FILLERIGNORE 	 10722 

// tfgdsmap 10117;0 via8;altSwitchID
LAYER MAP 41	DATATYPE 241 	10737 	 LAYER VIA8ALTSWITCHID 	 10737 

// tfgdsmap 10092;0 via8;switchID
LAYER MAP 41	DATATYPE 242 	10738 	 LAYER VIA8SWITCHID 	 10738 

// tfgdsmap 4038;0 via8;dummyFill
LAYER MAP 41	DATATYPE 250 	10746 	 LAYER VIA8DUMMYFILL 	 10746 

// tfgdsmap 7634;0 via8;actFill
LAYER MAP 41	DATATYPE 251 	10747 	 LAYER VIA8ACTFILL 	 10747 

// tfgdsmap 6228;0 via8;trFill
LAYER MAP 41	DATATYPE 252 	10748 	 LAYER VIA8TRFILL 	 10748 

// tfgdsmap 5303;0 via8;usr1
LAYER MAP 41	DATATYPE 255 	10751 	 LAYER USER41 	 10751 

// tfgdsmap 93;0 tm1;maskDrawing
LAYER MAP 42	DATATYPE 0 	10752 	 LAYER TM1DRAWN 	 10752 

// tfgdsmap 623;0 tm1;keepout
LAYER MAP 42	DATATYPE 1 	10753 	 LAYER TM1KOR 	 10753 

// tfgdsmap 309;0 tm1;portDrawing
LAYER MAP 42	DATATYPE 2 	10754 	 LAYER TM1PORT 	 10754 

// tfgdsmap 409;0 tm1;zoneDrawing
LAYER MAP 42	DATATYPE 3 	10755 	 LAYER TM1ZONE 	 10755 

// tfgdsmap 359;0 tm1;resDrawing
LAYER MAP 42	DATATYPE 4 	10756 	 LAYER TM1RESID 	 10756 

// tfgdsmap 2827;0 tm1;phantom
LAYER MAP 42	DATATYPE 11 	10763 	 LAYER TM1P 	 10763 

// tfgdsmap 94;0 tm1;frameDrawing
LAYER MAP 42	DATATYPE 19 	10771 	 LAYER TM1FRAME 	 10771 

// tfgdsmap 236;0 proteusPLP180p;not_in_cadence
LAYER MAP 42	DATATYPE 20 	10772 	 LAYER PLP180PH 	 10772 

// tfgdsmap 7846;0 tm1;critical
LAYER MAP 42	DATATYPE 21 	10773 	 LAYER TM1CRITICALID 	 10773 

// tfgdsmap 1030;0 tm1;inductorID
LAYER MAP 42	DATATYPE 30 	10782 	 LAYER TM1IND 	 10782 

// tfgdsmap 2805;0 tm1;dummyDrawing
LAYER MAP 42	DATATYPE 33 	10785 	 LAYER TM1DUMMYID 	 10785 

// tfgdsmap 2974;0 tm1;densityID
LAYER MAP 42	DATATYPE 36 	10788 	 LAYER TM1DENID 	 10788 

// tfgdsmap 575;0 tm1;DoNotProteus
LAYER MAP 42	DATATYPE 37 	10789 	 LAYER TM1DNP 	 10789 

// tfgdsmap 3319;0 tm1;noStrip
LAYER MAP 42	DATATYPE 39 	10791 	 LAYER TM1NOSTRIP 	 10791 

// tfgdsmap 930;0 tm1;padBUMPID
LAYER MAP 42	DATATYPE 40 	10792 	 LAYER TM1C4 	 10792 

// tfgdsmap 10580;0 tm1;nfmExclude
LAYER MAP 42	DATATYPE 46 	10798 	 LAYER TM1NFMEXCLUDE 	 10798 

// tfgdsmap 699;0 tm1;keepGenAway
LAYER MAP 42	DATATYPE 51 	10803 	 LAYER TM1KGA 	 10803 

// tfgdsmap 959;0 tm1;FeatureUnderTest
LAYER MAP 42	DATATYPE 52 	10804 	 LAYER TM1FUT 	 10804 

// tfgdsmap 6931;0 tm1;allowOTC
LAYER MAP 42	DATATYPE 58 	10810 	 LAYER TMB1ALLOWOTC 	 10810 

// tfgdsmap 1315;0 tm1;fillerID
LAYER MAP 42	DATATYPE 65 	10817 	 LAYER TM1FILLID 	 10817 

// tfgdsmap 3174;0 tm1;grating
LAYER MAP 42	DATATYPE 70 	10822 	 LAYER TM1GRATING 	 10822 

// tfgdsmap 3175;0 tm1;gratingFr
LAYER MAP 42	DATATYPE 71 	10823 	 LAYER TM1GRATINGFRAME 	 10823 

// tfgdsmap 10870;0 tm1;SRAFplus
LAYER MAP 42	DATATYPE 72 	10824 	 LAYER TMB1SRAFPLUS 	 10824 

// tfgdsmap 11101;0 tm1;SRAFminus
LAYER MAP 42	DATATYPE 73 	10825 	 LAYER TMB1SRAFMINUS 	 10825 

// tfgdsmap 3176;0 tm1;plug
LAYER MAP 42	DATATYPE 74 	10826 	 LAYER TM1PLUG 	 10826 

// tfgdsmap 3177;0 tm1;plugFr
LAYER MAP 42	DATATYPE 75 	10827 	 LAYER TM1PLUGFRAME 	 10827 

// tfgdsmap 6684;0 tm1;SDC
LAYER MAP 42	DATATYPE 76 	10828 	 LAYER TM1SDC 	 10828 

// tfgdsmap 9062;0 tm1;hvid
LAYER MAP 42	DATATYPE 81 	10833 	 LAYER TM1HVID 	 10833 

// tfgdsmap 9063;0 tm1;ehvid
LAYER MAP 42	DATATYPE 82 	10834 	 LAYER TM1EHVID 	 10834 

// tfgdsmap 9064;0 tm1;uhvid
LAYER MAP 42	DATATYPE 83 	10835 	 LAYER TM1UHVID 	 10835 

// tfgdsmap 9152;0 tm1;fillGuide
LAYER MAP 42	DATATYPE 84 	10836 	 LAYER TM1FILLGUIDE 	 10836 

// tfgdsmap 9153;0 tm1;fillCut
LAYER MAP 42	DATATYPE 85 	10837 	 LAYER TM1FILLCUT 	 10837 

// tfgdsmap 6990;0 tm1;fillBlockage
LAYER MAP 42	DATATYPE 93 	10845 	 LAYER TMB1FILLKOR 	 10845 

// tfgdsmap 3178;0 tm1;metroCell
LAYER MAP 42	DATATYPE 96 	10848 	 LAYER TM1METROCELL 	 10848 

// tfgdsmap 8482;0 tm1;eco
LAYER MAP 42	DATATYPE 101 	10853 	 LAYER TM1ECOID 	 10853 

// tfgdsmap 2234;0 tm1;devtermID1
LAYER MAP 42	DATATYPE 110 	10862 	 LAYER TM1TERMID1 	 10862 

// tfgdsmap 2235;0 tm1;devtermID2
LAYER MAP 42	DATATYPE 121 	10873 	 LAYER TM1TERMID2 	 10873 

// tfgdsmap 2236;0 tm1;devtermID3
LAYER MAP 42	DATATYPE 122 	10874 	 LAYER TM1TERMID3 	 10874 

// tfgdsmap 2237;0 tm1;devtermID4
LAYER MAP 42	DATATYPE 123 	10875 	 LAYER TM1TERMID4 	 10875 

// tfgdsmap 1438;0 tm1;STD
LAYER MAP 42	DATATYPE 130 	10882 	 LAYER TM1STD 	 10882 

// tfgdsmap 1439;0 tm1;TARG1
LAYER MAP 42	DATATYPE 131 	10883 	 LAYER TM1TARG1 	 10883 

// tfgdsmap 1440;0 tm1;TARG2
LAYER MAP 42	DATATYPE 132 	10884 	 LAYER TM1TARG2 	 10884 

// tfgdsmap 1441;0 tm1;TARG3
LAYER MAP 42	DATATYPE 133 	10885 	 LAYER TM1TARG3 	 10885 

// tfgdsmap 1896;0 tm1;backBone
LAYER MAP 42	DATATYPE 135 	10887 	 LAYER TM1BID 	 10887 

// tfgdsmap 3650;0 tm1;noFDR
LAYER MAP 42	DATATYPE 150 	10902 	 LAYER TM1NOFDR 	 10902 

// tfgdsmap 3975;0 tm1;fillerIgnore
LAYER MAP 42	DATATYPE 226 	10978 	 LAYER TM1FILLERIGNORE 	 10978 

// tfgdsmap 4001;0 tm1;fillerExtend
LAYER MAP 42	DATATYPE 227 	10979 	 LAYER TM1FILLEREXTND 	 10979 

// tfgdsmap 9014;0 tm1;rcStop
LAYER MAP 42	DATATYPE 239 	10991 	 LAYER TM1RCSTOP 	 10991 

// tfgdsmap 9012;0 tm1;rcStart
LAYER MAP 42	DATATYPE 240 	10992 	 LAYER TM1RCSTART 	 10992 

// tfgdsmap 9031;0 tm1;altSwitchID
LAYER MAP 42	DATATYPE 241 	10993 	 LAYER TM1ALTSWITCHID 	 10993 

// tfgdsmap 10212;0 tm1;switchID
LAYER MAP 42	DATATYPE 242 	10994 	 LAYER TM1SWITCHID 	 10994 

// tfgdsmap 10227;0 tm1;aliasID
LAYER MAP 42	DATATYPE 243 	10995 	 LAYER TM1ALIASID 	 10995 

// tfgdsmap 4039;0 tm1;dummyFill
LAYER MAP 42	DATATYPE 250 	11002 	 LAYER TM1DUMMYFILL 	 11002 

// tfgdsmap 7635;0 tm1;actFill
LAYER MAP 42	DATATYPE 251 	11003 	 LAYER TMB1ACTFILL 	 11003 

// tfgdsmap 6229;0 tm1;trFill
LAYER MAP 42	DATATYPE 252 	11004 	 LAYER TM1TRFILL 	 11004 

// tfgdsmap 5304;0 tm1;usr1
LAYER MAP 42	DATATYPE 255 	11007 	 LAYER USER42 	 11007 

// tfgdsmap 8700;0 DCG;maskDrawing
LAYER MAP 43	DATATYPE 0 	11008 	 LAYER DCGDRAWN 	 11008 

// tfgdsmap 8701;0 DCG;keepout
LAYER MAP 43	DATATYPE 1 	11009 	 LAYER DCGKOR 	 11009 

// tfgdsmap 8702;0 DCG;portDrawing
LAYER MAP 43	DATATYPE 2 	11010 	 LAYER DCGPORT 	 11010 

// tfgdsmap 8703;0 DCG;zoneDrawing
LAYER MAP 43	DATATYPE 3 	11011 	 LAYER DCGZONE 	 11011 

// tfgdsmap 8704;0 DCG;resDrawing
LAYER MAP 43	DATATYPE 4 	11012 	 LAYER DCGRESID 	 11012 

// tfgdsmap 8706;0 DCG;phantom
LAYER MAP 43	DATATYPE 11 	11019 	 LAYER DCGP 	 11019 

// tfgdsmap 8707;0 DCG;frameDrawing
LAYER MAP 43	DATATYPE 19 	11027 	 LAYER DCGFRAME 	 11027 

// tfgdsmap 237;0 PLT;not_in_cadence
LAYER MAP 43	DATATYPE 20 	11028 	 LAYER PLTAFTERPROT 	 11028 

// tfgdsmap 8708;0 DCG;critical
LAYER MAP 43	DATATYPE 21 	11029 	 LAYER DCGCRITICALID 	 11029 

// tfgdsmap 8709;0 DCG;inductorID
LAYER MAP 43	DATATYPE 30 	11038 	 LAYER DCGIND 	 11038 

// tfgdsmap 8710;0 DCG;dummyDrawing
LAYER MAP 43	DATATYPE 33 	11041 	 LAYER DCGDUMMYID 	 11041 

// tfgdsmap 8712;0 DCG;densityID
LAYER MAP 43	DATATYPE 36 	11044 	 LAYER DCGDENID 	 11044 

// tfgdsmap 8713;0 DCG;DoNotProteus
LAYER MAP 43	DATATYPE 37 	11045 	 LAYER DCGDNP 	 11045 

// tfgdsmap 8714;0 DCG;keepGenAway
LAYER MAP 43	DATATYPE 51 	11059 	 LAYER DCGKGA 	 11059 

// tfgdsmap 8715;0 DCG;FeatureUnderTest
LAYER MAP 43	DATATYPE 52 	11060 	 LAYER DCGFUT 	 11060 

// tfgdsmap 8718;0 DCG;fillerID
LAYER MAP 43	DATATYPE 65 	11073 	 LAYER DCGFILLID 	 11073 

// tfgdsmap 8719;0 DCG;grating
LAYER MAP 43	DATATYPE 70 	11078 	 LAYER DCGGRATING 	 11078 

// tfgdsmap 8720;0 DCG;gratingFr
LAYER MAP 43	DATATYPE 71 	11079 	 LAYER DCGGRATINGFRAME 	 11079 

// tfgdsmap 10871;0 DCG;SRAFplus
LAYER MAP 43	DATATYPE 72 	11080 	 LAYER DCGSRAFPLUS 	 11080 

// tfgdsmap 11102;0 DCG;SRAFminus
LAYER MAP 43	DATATYPE 73 	11081 	 LAYER DCGSRAFMINUS 	 11081 

// tfgdsmap 8721;0 DCG;plug
LAYER MAP 43	DATATYPE 74 	11082 	 LAYER DCGPLUG 	 11082 

// tfgdsmap 8722;0 DCG;plugFr
LAYER MAP 43	DATATYPE 75 	11083 	 LAYER DCGPLUGFRAME 	 11083 

// tfgdsmap 8723;0 DCG;SDC
LAYER MAP 43	DATATYPE 76 	11084 	 LAYER DCGSDC 	 11084 

// tfgdsmap 8724;0 DCG;metroCell
LAYER MAP 43	DATATYPE 96 	11104 	 LAYER DCGMETROCELL 	 11104 

// tfgdsmap 8725;0 DCG;tsdrRegion
LAYER MAP 43	DATATYPE 98 	11106 	 LAYER DCGTSDRREGION 	 11106 

// tfgdsmap 8726;0 DCG;tsdr2sdr
LAYER MAP 43	DATATYPE 99 	11107 	 LAYER DCGTSDR2SDR 	 11107 

// tfgdsmap 8727;0 DCG;devtermID1
LAYER MAP 43	DATATYPE 110 	11118 	 LAYER DCGTERMID1 	 11118 

// tfgdsmap 8728;0 DCG;g1pitchID
LAYER MAP 43	DATATYPE 114 	11122 	 LAYER DCGG1PITCHID 	 11122 

// tfgdsmap 8729;0 DCG;g2pitchID
LAYER MAP 43	DATATYPE 115 	11123 	 LAYER DCGG2PITCHID 	 11123 

// tfgdsmap 8730;0 DCG;g3pitchID
LAYER MAP 43	DATATYPE 116 	11124 	 LAYER DCGG3PITCHID 	 11124 

// tfgdsmap 8731;0 DCG;g4pitchID
LAYER MAP 43	DATATYPE 117 	11125 	 LAYER DCGG4PITCHID 	 11125 

// tfgdsmap 8732;0 DCG;g5pitchID
LAYER MAP 43	DATATYPE 118 	11126 	 LAYER DCGG5PITCHID 	 11126 

// tfgdsmap 8733;0 DCG;g6pitchID
LAYER MAP 43	DATATYPE 119 	11127 	 LAYER DCGG6PITCHID 	 11127 

// tfgdsmap 8734;0 DCG;drawing
LAYER MAP 43	DATATYPE 120 	11128 	 LAYER DCGID 	 11128 

// tfgdsmap 8735;0 DCG;devtermID2
LAYER MAP 43	DATATYPE 121 	11129 	 LAYER DCGTERMID2 	 11129 

// tfgdsmap 8736;0 DCG;devtermID3
LAYER MAP 43	DATATYPE 122 	11130 	 LAYER DCGTERMID3 	 11130 

// tfgdsmap 8737;0 DCG;devtermID4
LAYER MAP 43	DATATYPE 123 	11131 	 LAYER DCGTERMID4 	 11131 

// tfgdsmap 8738;0 DCG;STD
LAYER MAP 43	DATATYPE 130 	11138 	 LAYER DCGSTD 	 11138 

// tfgdsmap 8739;0 DCG;TARG1
LAYER MAP 43	DATATYPE 131 	11139 	 LAYER DCGTARG1 	 11139 

// tfgdsmap 8740;0 DCG;TARG2
LAYER MAP 43	DATATYPE 132 	11140 	 LAYER DCGTARG2 	 11140 

// tfgdsmap 8741;0 DCG;TARG3
LAYER MAP 43	DATATYPE 133 	11141 	 LAYER DCGTARG3 	 11141 

// tfgdsmap 8742;0 DCG;backBone
LAYER MAP 43	DATATYPE 135 	11143 	 LAYER DCGBID 	 11143 

// tfgdsmap 8743;0 DCG;g7pitchID
LAYER MAP 43	DATATYPE 138 	11146 	 LAYER DCGG7PITCHID 	 11146 

// tfgdsmap 8744;0 DCG;noFDR
LAYER MAP 43	DATATYPE 150 	11158 	 LAYER DCGNOFDR 	 11158 

// tfgdsmap 8745;0 DCG;g8pitchID
LAYER MAP 43	DATATYPE 170 	11178 	 LAYER DCGG8PITCHID 	 11178 

// tfgdsmap 8746;0 DCG;g9pitchID
LAYER MAP 43	DATATYPE 171 	11179 	 LAYER DCGG9PITCHID 	 11179 

// tfgdsmap 8747;0 DCG;g10pitchID
LAYER MAP 43	DATATYPE 172 	11180 	 LAYER DCGG10PITCHID 	 11180 

// tfgdsmap 8748;0 DCG;fillerIgnore
LAYER MAP 43	DATATYPE 226 	11234 	 LAYER DCGFILLERIGNORE 	 11234 

// tfgdsmap 8749;0 DCG;fillerExtend
LAYER MAP 43	DATATYPE 227 	11235 	 LAYER DCGFILLEREXTEND 	 11235 

// tfgdsmap 8750;0 DCG;dummyFill
LAYER MAP 43	DATATYPE 250 	11258 	 LAYER DCGDUMMYFILL 	 11258 

// tfgdsmap 8751;0 DCG;actFill
LAYER MAP 43	DATATYPE 251 	11259 	 LAYER DCGACTFILL 	 11259 

// tfgdsmap 8752;0 DCG;trFill
LAYER MAP 43	DATATYPE 252 	11260 	 LAYER DCGTRFILL 	 11260 

// tfgdsmap 8753;0 DCG;usr1
LAYER MAP 43	DATATYPE 255 	11263 	 LAYER USER43 	 11263 

// tfgdsmap 8754;0 DCN;maskDrawing
LAYER MAP 44	DATATYPE 0 	11264 	 LAYER DCNDRAWN 	 11264 

// tfgdsmap 8755;0 DCN;keepout
LAYER MAP 44	DATATYPE 1 	11265 	 LAYER DCNKOR 	 11265 

// tfgdsmap 8756;0 DCN;portDrawing
LAYER MAP 44	DATATYPE 2 	11266 	 LAYER DCNPORT 	 11266 

// tfgdsmap 8757;0 DCN;zoneDrawing
LAYER MAP 44	DATATYPE 3 	11267 	 LAYER DCNZONE 	 11267 

// tfgdsmap 8758;0 DCN;resDrawing
LAYER MAP 44	DATATYPE 4 	11268 	 LAYER DCNRESID 	 11268 

// tfgdsmap 8759;0 DCN;frameOnly
LAYER MAP 44	DATATYPE 7 	11271 	 LAYER DCNOPC_OGDID 	 11271 

// tfgdsmap 8760;0 DCN;TccIDBitCell
LAYER MAP 44	DATATYPE 13 	11277 	 LAYER DCNTCCIDBITCELL 	 11277 

// tfgdsmap 8761;0 DCN;frameDrawing
LAYER MAP 44	DATATYPE 19 	11283 	 LAYER DCNFRAME 	 11283 

// tfgdsmap 8762;0 DCN;critical
LAYER MAP 44	DATATYPE 21 	11285 	 LAYER DCNCRITICALID 	 11285 

// tfgdsmap 8763;0 DCN;drawing3
LAYER MAP 44	DATATYPE 22 	11286 	 LAYER DCNLEID 	 11286 

// tfgdsmap 8764;0 DCN;cprID2
LAYER MAP 44	DATATYPE 24 	11288 	 LAYER DCNCPRID2 	 11288 

// tfgdsmap 8765;0 DCN;tcnDelete
LAYER MAP 44	DATATYPE 30 	11294 	 LAYER DCNDELETE 	 11294 

// tfgdsmap 8766;0 DCN;tc2Delete
LAYER MAP 44	DATATYPE 31 	11295 	 LAYER DCN2DELETE 	 11295 

// tfgdsmap 8767;0 DCN;cprID
LAYER MAP 44	DATATYPE 32 	11296 	 LAYER DCNCPRID 	 11296 

// tfgdsmap 8768;0 DCN;dummyDrawing
LAYER MAP 44	DATATYPE 33 	11297 	 LAYER DCNDUMMYID 	 11297 

// tfgdsmap 8770;0 DCN;densityID
LAYER MAP 44	DATATYPE 36 	11300 	 LAYER DCNDENID 	 11300 

// tfgdsmap 8771;0 DCN;DoNotProteus
LAYER MAP 44	DATATYPE 37 	11301 	 LAYER DCNDNP 	 11301 

// tfgdsmap 8772;0 DCN;keepGenAway
LAYER MAP 44	DATATYPE 51 	11315 	 LAYER DCNKGA 	 11315 

// tfgdsmap 8773;0 DCN;reservedPurpose0
LAYER MAP 44	DATATYPE 54 	11318 	 LAYER DCN2 	 11318 

// tfgdsmap 8774;0 DCN;optmaskDraw
LAYER MAP 44	DATATYPE 55 	11319 	 LAYER DCN1 	 11319 

// tfgdsmap 8775;0 DCN;drawing1
LAYER MAP 44	DATATYPE 56 	11320 	 LAYER DCN1FRAME 	 11320 

// tfgdsmap 8776;0 DCN;GridShift
LAYER MAP 44	DATATYPE 57 	11321 	 LAYER DCNGRIDSHIFT 	 11321 

// tfgdsmap 8777;0 DCN;reservedPurpose10
LAYER MAP 44	DATATYPE 58 	11322 	 LAYER DCNSRAF 	 11322 

// tfgdsmap 8778;0 DCN;DualTCNID
LAYER MAP 44	DATATYPE 59 	11323 	 LAYER DUALDCNID 	 11323 

// tfgdsmap 8779;0 DCN;optframeDraw
LAYER MAP 44	DATATYPE 60 	11324 	 LAYER STACKEDDCNFG 	 11324 

// tfgdsmap 8780;0 DCN;LogicTCNgridshiftID
LAYER MAP 44	DATATYPE 61 	11325 	 LAYER LOGICDCNGRIDSHIFTID 	 11325 

// tfgdsmap 8781;0 DCN;AnalogTCNgridshiftID
LAYER MAP 44	DATATYPE 62 	11326 	 LAYER ANALAOGDCNGRIDSHIFTID 	 11326 

// tfgdsmap 8782;0 DCN;Alt1TCNgridshiftID
LAYER MAP 44	DATATYPE 63 	11327 	 LAYER ALT1DCNGRIDSHIFTID 	 11327 

// tfgdsmap 8783;0 DCN;Alt2TCNgridshiftID
LAYER MAP 44	DATATYPE 64 	11328 	 LAYER ALT2DCNGRIDSHIFTID 	 11328 

// tfgdsmap 8784;0 DCN;fillerID
LAYER MAP 44	DATATYPE 65 	11329 	 LAYER DCNFILLID 	 11329 

// tfgdsmap 8785;0 DCN;reservedPurpose1
LAYER MAP 44	DATATYPE 67 	11331 	 LAYER DCN2FRAME 	 11331 

// tfgdsmap 8786;0 DCN;grating
LAYER MAP 44	DATATYPE 70 	11334 	 LAYER DCNGRATING 	 11334 

// tfgdsmap 8787;0 DCN;gratingFr
LAYER MAP 44	DATATYPE 71 	11335 	 LAYER DCNGRATINGFRAME 	 11335 

// tfgdsmap 10872;0 DCN;SRAFplus
LAYER MAP 44	DATATYPE 72 	11336 	 LAYER DCNSRAFPLUS 	 11336 

// tfgdsmap 11103;0 DCN;SRAFminus
LAYER MAP 44	DATATYPE 73 	11337 	 LAYER DCNSRAFMINUS 	 11337 

// tfgdsmap 8788;0 DCN;plug
LAYER MAP 44	DATATYPE 74 	11338 	 LAYER DCNPLUG 	 11338 

// tfgdsmap 8789;0 DCN;plugFr
LAYER MAP 44	DATATYPE 75 	11339 	 LAYER DCNPLUGFRAME 	 11339 

// tfgdsmap 8790;0 DCN;SDC
LAYER MAP 44	DATATYPE 76 	11340 	 LAYER DCNSDC 	 11340 

// tfgdsmap 8791;0 DCN;fillBlockage
LAYER MAP 44	DATATYPE 93 	11357 	 LAYER DCNFILLKOR 	 11357 

// tfgdsmap 8792;0 DCN;metroCell
LAYER MAP 44	DATATYPE 96 	11360 	 LAYER DCNMETROCELL 	 11360 

// tfgdsmap 8793;0 DCN;tsdrRegion
LAYER MAP 44	DATATYPE 98 	11362 	 LAYER DCNTSDRREGION 	 11362 

// tfgdsmap 8794;0 DCN;tsdr2sdr
LAYER MAP 44	DATATYPE 99 	11363 	 LAYER DCNTSDR2SDR 	 11363 

// tfgdsmap 8795;0 DCN;devtermID1
LAYER MAP 44	DATATYPE 110 	11374 	 LAYER DCNTERMID1 	 11374 

// tfgdsmap 8796;0 DCN;g1pitchID
LAYER MAP 44	DATATYPE 114 	11378 	 LAYER DCNG1PITCHID 	 11378 

// tfgdsmap 8797;0 DCN;g2pitchID
LAYER MAP 44	DATATYPE 115 	11379 	 LAYER DCNG2PITCHID 	 11379 

// tfgdsmap 8798;0 DCN;g3pitchID
LAYER MAP 44	DATATYPE 116 	11380 	 LAYER DCNG3PITCHID 	 11380 

// tfgdsmap 8799;0 DCN;g4pitchID
LAYER MAP 44	DATATYPE 117 	11381 	 LAYER DCNG4PITCHID 	 11381 

// tfgdsmap 8800;0 DCN;g5pitchID
LAYER MAP 44	DATATYPE 118 	11382 	 LAYER DCNG5PITCHID 	 11382 

// tfgdsmap 8801;0 DCN;g6pitchID
LAYER MAP 44	DATATYPE 119 	11383 	 LAYER DCNG6PITCHID 	 11383 

// tfgdsmap 8802;0 DCN;devtermID2
LAYER MAP 44	DATATYPE 121 	11385 	 LAYER DCNTERMID2 	 11385 

// tfgdsmap 8803;0 DCN;devtermID3
LAYER MAP 44	DATATYPE 122 	11386 	 LAYER DCNTERMID3 	 11386 

// tfgdsmap 8804;0 DCN;devtermID4
LAYER MAP 44	DATATYPE 123 	11387 	 LAYER DCNTERMID4 	 11387 

// tfgdsmap 8805;0 DCN;STD
LAYER MAP 44	DATATYPE 130 	11394 	 LAYER DCNSTD 	 11394 

// tfgdsmap 8806;0 DCN;TARG1
LAYER MAP 44	DATATYPE 131 	11395 	 LAYER DCNTARG1 	 11395 

// tfgdsmap 8807;0 DCN;TARG2
LAYER MAP 44	DATATYPE 132 	11396 	 LAYER DCNTARG2 	 11396 

// tfgdsmap 8808;0 DCN;TARG3
LAYER MAP 44	DATATYPE 133 	11397 	 LAYER DCNTARG3 	 11397 

// tfgdsmap 8809;0 DCN;g7pitchID
LAYER MAP 44	DATATYPE 138 	11402 	 LAYER DCNG7PITCHID 	 11402 

// tfgdsmap 8810;0 DCN;noFDR
LAYER MAP 44	DATATYPE 150 	11414 	 LAYER DCNNOFDR 	 11414 

// tfgdsmap 8811;0 DCN;g8pitchID
LAYER MAP 44	DATATYPE 170 	11434 	 LAYER DCNG8PITCHID 	 11434 

// tfgdsmap 8812;0 DCN;g9pitchID
LAYER MAP 44	DATATYPE 171 	11435 	 LAYER DCNG9PITCHID 	 11435 

// tfgdsmap 8813;0 DCN;g10pitchID
LAYER MAP 44	DATATYPE 172 	11436 	 LAYER DCNG10PITCHID 	 11436 

// tfgdsmap 8814;0 DCN;fillerIgnore
LAYER MAP 44	DATATYPE 226 	11490 	 LAYER DCNFILLERIGNORE 	 11490 

// tfgdsmap 8815;0 DCN;dummyFill
LAYER MAP 44	DATATYPE 250 	11514 	 LAYER DCNDUMMYFILL 	 11514 

// tfgdsmap 8816;0 DCN;actFill
LAYER MAP 44	DATATYPE 251 	11515 	 LAYER DCNACTFILL 	 11515 

// tfgdsmap 8817;0 DCN;trFill
LAYER MAP 44	DATATYPE 252 	11516 	 LAYER DCNTRFILL 	 11516 

// tfgdsmap 8818;0 DCN;usr1
LAYER MAP 44	DATATYPE 255 	11519 	 LAYER USER44 	 11519 

// tfgdsmap 1139;0 via9;maskDrawing
LAYER MAP 45	DATATYPE 0 	11520 	 LAYER VIA9DRAWN 	 11520 

// tfgdsmap 1140;0 via9;keepout
LAYER MAP 45	DATATYPE 1 	11521 	 LAYER VIA9KOR 	 11521 

// tfgdsmap 1141;0 via9;zoneDrawing
LAYER MAP 45	DATATYPE 3 	11523 	 LAYER VIA9ZONE 	 11523 

// tfgdsmap 972;0 via9;AlignMarkID
LAYER MAP 45	DATATYPE 5 	11525 	 LAYER V9ALIGNMARK 	 11525 

// tfgdsmap 269;0 via9;toSynDrawing
LAYER MAP 45	DATATYPE 18 	11538 	 LAYER TRENCHVIA9_ID 	 11538 

// tfgdsmap 1143;0 via9;frameDrawing
LAYER MAP 45	DATATYPE 19 	11539 	 LAYER VIA9FRAME 	 11539 

// tfgdsmap 7849;0 via9;critical
LAYER MAP 45	DATATYPE 21 	11541 	 LAYER VIA9CRITICALID 	 11541 

// tfgdsmap 499;0 via9;dummyDrawing
LAYER MAP 45	DATATYPE 33 	11553 	 LAYER VIA9DUMMYID 	 11553 

// tfgdsmap 1146;0 via9;noopc
LAYER MAP 45	DATATYPE 34 	11554 	 LAYER VIA9NOOPC 	 11554 

// tfgdsmap 2975;0 via9;densityID
LAYER MAP 45	DATATYPE 36 	11556 	 LAYER VIA9DENID 	 11556 

// tfgdsmap 1147;0 via9;DoNotProteus
LAYER MAP 45	DATATYPE 37 	11557 	 LAYER VIA9DNP 	 11557 

// tfgdsmap 10581;0 via9;nfmExclude
LAYER MAP 45	DATATYPE 46 	11566 	 LAYER VIA9NFMEXCLUDE 	 11566 

// tfgdsmap 1148;0 via9;keepGenAway
LAYER MAP 45	DATATYPE 51 	11571 	 LAYER VIA9KGA 	 11571 

// tfgdsmap 1149;0 via9;FeatureUnderTest
LAYER MAP 45	DATATYPE 52 	11572 	 LAYER VIA9FUT 	 11572 

// tfgdsmap 6896;0 via9;allowOTC
LAYER MAP 45	DATATYPE 58 	11578 	 LAYER VIA9ALLOWOTC 	 11578 

// tfgdsmap 1152;0 via9;WingID
LAYER MAP 45	DATATYPE 60 	11580 	 LAYER VA9WING 	 11580 

// tfgdsmap 1153;0 via9;NoWingID
LAYER MAP 45	DATATYPE 61 	11581 	 LAYER VA9NOWING 	 11581 

// tfgdsmap 1327;0 via9;fillerID
LAYER MAP 45	DATATYPE 65 	11585 	 LAYER VIA9FILLID 	 11585 

// tfgdsmap 1760;0 via9;phase
LAYER MAP 45	DATATYPE 66 	11586 	 LAYER VIA9PHASE 	 11586 

// tfgdsmap 1761;0 via9;chrome
LAYER MAP 45	DATATYPE 67 	11587 	 LAYER VIA9CHROME 	 11587 

// tfgdsmap 10873;0 via9;SRAFplus
LAYER MAP 45	DATATYPE 72 	11592 	 LAYER VIA9SRAFPLUS 	 11592 

// tfgdsmap 11104;0 via9;SRAFminus
LAYER MAP 45	DATATYPE 73 	11593 	 LAYER VIA9SRAFMINUS 	 11593 

// tfgdsmap 6687;0 via9;SDC
LAYER MAP 45	DATATYPE 76 	11596 	 LAYER VIA9SDC 	 11596 

// tfgdsmap 6993;0 via9;fillBlockage
LAYER MAP 45	DATATYPE 93 	11613 	 LAYER VIA9FILLKOR 	 11613 

// tfgdsmap 3179;0 via9;metroCell
LAYER MAP 45	DATATYPE 96 	11616 	 LAYER VIA9METROCELL 	 11616 

// tfgdsmap 2543;0 via9;tsdrRegion
LAYER MAP 45	DATATYPE 98 	11618 	 LAYER VIA9TSDRREGION 	 11618 

// tfgdsmap 2544;0 via9;tsdr2sdr
LAYER MAP 45	DATATYPE 99 	11619 	 LAYER VIA9TSDR2SDR 	 11619 

// tfgdsmap 2546;0 via9;g1pitchID
LAYER MAP 45	DATATYPE 114 	11634 	 LAYER VIA9G1PITCHID 	 11634 

// tfgdsmap 2547;0 via9;g2pitchID
LAYER MAP 45	DATATYPE 115 	11635 	 LAYER VIA9G2PITCHID 	 11635 

// tfgdsmap 2548;0 via9;g3pitchID
LAYER MAP 45	DATATYPE 116 	11636 	 LAYER VIA9G3PITCHID 	 11636 

// tfgdsmap 2549;0 via9;g4pitchID
LAYER MAP 45	DATATYPE 117 	11637 	 LAYER VIA9G4PITCHID 	 11637 

// tfgdsmap 2550;0 via9;g5pitchID
LAYER MAP 45	DATATYPE 118 	11638 	 LAYER VIA9G5PITCHID 	 11638 

// tfgdsmap 2902;0 via9;g6pitchID
LAYER MAP 45	DATATYPE 119 	11639 	 LAYER VIA9G6PITCHID 	 11639 

// tfgdsmap 1442;0 via9;STD
LAYER MAP 45	DATATYPE 130 	11650 	 LAYER VIA9STD 	 11650 

// tfgdsmap 1443;0 via9;TARG1
LAYER MAP 45	DATATYPE 131 	11651 	 LAYER VIA9TARG1 	 11651 

// tfgdsmap 1444;0 via9;TARG2
LAYER MAP 45	DATATYPE 132 	11652 	 LAYER VIA9TARG2 	 11652 

// tfgdsmap 1445;0 via9;TARG3
LAYER MAP 45	DATATYPE 133 	11653 	 LAYER VIA9TARG3 	 11653 

// tfgdsmap 2903;0 via9;g7pitchID
LAYER MAP 45	DATATYPE 138 	11658 	 LAYER VIA9G7PITCHID 	 11658 

// tfgdsmap 3651;0 via9;noFDR
LAYER MAP 45	DATATYPE 150 	11670 	 LAYER VIA9NOFDR 	 11670 

// tfgdsmap 3180;0 via9;cplpi
LAYER MAP 45	DATATYPE 168 	11688 	 LAYER VIA9CPLPI 	 11688 

// tfgdsmap 3181;0 via9;cplcr
LAYER MAP 45	DATATYPE 169 	11689 	 LAYER VIA9CPLCR 	 11689 

// tfgdsmap 3182;0 via9;g8pitchID
LAYER MAP 45	DATATYPE 170 	11690 	 LAYER VIA9G8PITCHID 	 11690 

// tfgdsmap 3183;0 via9;g9pitchID
LAYER MAP 45	DATATYPE 171 	11691 	 LAYER VIA9G9PITCHID 	 11691 

// tfgdsmap 3184;0 via9;g10pitchID
LAYER MAP 45	DATATYPE 172 	11692 	 LAYER VIA9G10PITCHID 	 11692 

// tfgdsmap 3970;0 via9;fillerIgnore
LAYER MAP 45	DATATYPE 226 	11746 	 LAYER V9FILLERIGNORE 	 11746 

// tfgdsmap 10120;0 via9;altSwitchID
LAYER MAP 45	DATATYPE 241 	11761 	 LAYER VIA9ALTSWITCHID 	 11761 

// tfgdsmap 10095;0 via9;switchID
LAYER MAP 45	DATATYPE 242 	11762 	 LAYER VIA9SWITCHID 	 11762 

// tfgdsmap 4040;0 via9;dummyFill
LAYER MAP 45	DATATYPE 250 	11770 	 LAYER VIA9DUMMYFILL 	 11770 

// tfgdsmap 7638;0 via9;actFill
LAYER MAP 45	DATATYPE 251 	11771 	 LAYER VIA9ACTFILL 	 11771 

// tfgdsmap 6232;0 via9;trFill
LAYER MAP 45	DATATYPE 252 	11772 	 LAYER VIA9TRFILL 	 11772 

// tfgdsmap 5305;0 via9;usr1
LAYER MAP 45	DATATYPE 255 	11775 	 LAYER USER45 	 11775 

// tfgdsmap 1122;0 metal9;maskDrawing
LAYER MAP 46	DATATYPE 0 	11776 	 LAYER METAL9DRAWN 	 11776 

// tfgdsmap 1123;0 metal9;keepout
LAYER MAP 46	DATATYPE 1 	11777 	 LAYER METAL9KOR 	 11777 

// tfgdsmap 1124;0 metal9;portDrawing
LAYER MAP 46	DATATYPE 2 	11778 	 LAYER MET9PORT 	 11778 

// tfgdsmap 1125;0 metal9;zoneDrawing
LAYER MAP 46	DATATYPE 3 	11779 	 LAYER MET9ZONE 	 11779 

// tfgdsmap 1126;0 metal9;resDrawing
LAYER MAP 46	DATATYPE 4 	11780 	 LAYER MET9RESID 	 11780 

// tfgdsmap 1145;0 metal9;BCIDblockage
LAYER MAP 46	DATATYPE 6 	11782 	 LAYER MET9BCIDKOR 	 11782 

// tfgdsmap 2828;0 metal9;phantom
LAYER MAP 46	DATATYPE 11 	11787 	 LAYER METAL9P 	 11787 

// tfgdsmap 1128;0 metal9;frameDrawing
LAYER MAP 46	DATATYPE 19 	11795 	 LAYER MET9FRAME 	 11795 

// tfgdsmap 7850;0 metal9;critical
LAYER MAP 46	DATATYPE 21 	11797 	 LAYER METAL9CRITICALID 	 11797 

// tfgdsmap 1130;0 metal9;inductorID
LAYER MAP 46	DATATYPE 30 	11806 	 LAYER METAL9IND 	 11806 

// tfgdsmap 1131;0 metal9;dummyDrawing
LAYER MAP 46	DATATYPE 33 	11809 	 LAYER METAL9DUMMYID 	 11809 

// tfgdsmap 2976;0 metal9;densityID
LAYER MAP 46	DATATYPE 36 	11812 	 LAYER METAL9DENID 	 11812 

// tfgdsmap 1133;0 metal9;DoNotProteus
LAYER MAP 46	DATATYPE 37 	11813 	 LAYER METAL9DNP 	 11813 

// tfgdsmap 1134;0 metal9;padBUMPID
LAYER MAP 46	DATATYPE 40 	11816 	 LAYER METAL9C4 	 11816 

// tfgdsmap 10582;0 metal9;nfmExclude
LAYER MAP 46	DATATYPE 46 	11822 	 LAYER MET9NFMEXCLUDE 	 11822 

// tfgdsmap 1135;0 metal9;keepGenAway
LAYER MAP 46	DATATYPE 51 	11827 	 LAYER METAL9KGA 	 11827 

// tfgdsmap 1136;0 metal9;FeatureUnderTest
LAYER MAP 46	DATATYPE 52 	11828 	 LAYER METAL9FUT 	 11828 

// tfgdsmap 6908;0 metal9;allowOTC
LAYER MAP 46	DATATYPE 58 	11834 	 LAYER METB9ALLOWOTC 	 11834 

// tfgdsmap 1316;0 metal9;fillerID
LAYER MAP 46	DATATYPE 65 	11841 	 LAYER METAL9FILLID 	 11841 

// tfgdsmap 3185;0 metal9;grating
LAYER MAP 46	DATATYPE 70 	11846 	 LAYER METAL9GRATING 	 11846 

// tfgdsmap 3186;0 metal9;gratingFr
LAYER MAP 46	DATATYPE 71 	11847 	 LAYER METAL9GRATINGFRAME 	 11847 

// tfgdsmap 10874;0 metal9;SRAFplus
LAYER MAP 46	DATATYPE 72 	11848 	 LAYER METB9SRAFPLUS 	 11848 

// tfgdsmap 11105;0 metal9;SRAFminus
LAYER MAP 46	DATATYPE 73 	11849 	 LAYER METB9SRAFMINUS 	 11849 

// tfgdsmap 3187;0 metal9;plug
LAYER MAP 46	DATATYPE 74 	11850 	 LAYER METAL9PLUG 	 11850 

// tfgdsmap 3188;0 metal9;plugFr
LAYER MAP 46	DATATYPE 75 	11851 	 LAYER METAL9PLUGFRAME 	 11851 

// tfgdsmap 6688;0 metal9;SDC
LAYER MAP 46	DATATYPE 76 	11852 	 LAYER METAL9SDC 	 11852 

// tfgdsmap 9065;0 metal9;hvid
LAYER MAP 46	DATATYPE 81 	11857 	 LAYER MET9HVID 	 11857 

// tfgdsmap 9066;0 metal9;ehvid
LAYER MAP 46	DATATYPE 82 	11858 	 LAYER MET9EHVID 	 11858 

// tfgdsmap 9067;0 metal9;uhvid
LAYER MAP 46	DATATYPE 83 	11859 	 LAYER MET9UHVID 	 11859 

// tfgdsmap 9140;0 metal9;fillGuide
LAYER MAP 46	DATATYPE 84 	11860 	 LAYER MET9FILLGUIDE 	 11860 

// tfgdsmap 9141;0 metal9;fillCut
LAYER MAP 46	DATATYPE 85 	11861 	 LAYER MET9FILLCUT 	 11861 

// tfgdsmap 6994;0 metal9;fillBlockage
LAYER MAP 46	DATATYPE 93 	11869 	 LAYER METB9FILLKOR 	 11869 

// tfgdsmap 3189;0 metal9;metroCell
LAYER MAP 46	DATATYPE 96 	11872 	 LAYER METAL9METROCELL 	 11872 

// tfgdsmap 2551;0 metal9;tsdrRegion
LAYER MAP 46	DATATYPE 98 	11874 	 LAYER METAL9TSDRREGION 	 11874 

// tfgdsmap 2552;0 metal9;tsdr2sdr
LAYER MAP 46	DATATYPE 99 	11875 	 LAYER METAL9TSDR2SDR 	 11875 

// tfgdsmap 8477;0 metal9;eco
LAYER MAP 46	DATATYPE 101 	11877 	 LAYER METB9ECOID 	 11877 

// tfgdsmap 11376;0 metal9;haloID
LAYER MAP 46	DATATYPE 106 	11882 	 LAYER METAL9HALOID 	 11882 

// tfgdsmap 2218;0 metal9;devtermID1
LAYER MAP 46	DATATYPE 110 	11886 	 LAYER MET9TERMID1 	 11886 

// tfgdsmap 2553;0 metal9;g1pitchID
LAYER MAP 46	DATATYPE 114 	11890 	 LAYER METAL9G1PITCHID 	 11890 

// tfgdsmap 2554;0 metal9;g2pitchID
LAYER MAP 46	DATATYPE 115 	11891 	 LAYER METAL9G2PITCHID 	 11891 

// tfgdsmap 2555;0 metal9;g3pitchID
LAYER MAP 46	DATATYPE 116 	11892 	 LAYER METAL9G3PITCHID 	 11892 

// tfgdsmap 2556;0 metal9;g4pitchID
LAYER MAP 46	DATATYPE 117 	11893 	 LAYER METAL9G4PITCHID 	 11893 

// tfgdsmap 2557;0 metal9;g5pitchID
LAYER MAP 46	DATATYPE 118 	11894 	 LAYER METAL9G5PITCHID 	 11894 

// tfgdsmap 2904;0 metal9;g6pitchID
LAYER MAP 46	DATATYPE 119 	11895 	 LAYER METAL9G6PITCHID 	 11895 

// tfgdsmap 2219;0 metal9;devtermID2
LAYER MAP 46	DATATYPE 121 	11897 	 LAYER MET9TERMID2 	 11897 

// tfgdsmap 2220;0 metal9;devtermID3
LAYER MAP 46	DATATYPE 122 	11898 	 LAYER MET9TERMID3 	 11898 

// tfgdsmap 2221;0 metal9;devtermID4
LAYER MAP 46	DATATYPE 123 	11899 	 LAYER MET9TERMID4 	 11899 

// tfgdsmap 1446;0 metal9;STD
LAYER MAP 46	DATATYPE 130 	11906 	 LAYER METAL9STD 	 11906 

// tfgdsmap 1447;0 metal9;TARG1
LAYER MAP 46	DATATYPE 131 	11907 	 LAYER METAL9TARG1 	 11907 

// tfgdsmap 1448;0 metal9;TARG2
LAYER MAP 46	DATATYPE 132 	11908 	 LAYER METAL9TARG2 	 11908 

// tfgdsmap 1449;0 metal9;TARG3
LAYER MAP 46	DATATYPE 133 	11909 	 LAYER METAL9TARG3 	 11909 

// tfgdsmap 1898;0 metal9;backBone
LAYER MAP 46	DATATYPE 135 	11911 	 LAYER M9BID 	 11911 

// tfgdsmap 2905;0 metal9;g7pitchID
LAYER MAP 46	DATATYPE 138 	11914 	 LAYER METAL9G7PITCHID 	 11914 

// tfgdsmap 3652;0 metal9;noFDR
LAYER MAP 46	DATATYPE 150 	11926 	 LAYER METAL9NOFDR 	 11926 

// tfgdsmap 3190;0 metal9;g8pitchID
LAYER MAP 46	DATATYPE 170 	11946 	 LAYER METAL9G8PITCHID 	 11946 

// tfgdsmap 3191;0 metal9;g9pitchID
LAYER MAP 46	DATATYPE 171 	11947 	 LAYER METAL9G9PITCHID 	 11947 

// tfgdsmap 3192;0 metal9;g10pitchID
LAYER MAP 46	DATATYPE 172 	11948 	 LAYER METAL9G10PITCHID 	 11948 

// tfgdsmap 3969;0 metal9;fillerIgnore
LAYER MAP 46	DATATYPE 226 	12002 	 LAYER M9FILLERIGNORE 	 12002 

// tfgdsmap 3998;0 metal9;fillerExtend
LAYER MAP 46	DATATYPE 227 	12003 	 LAYER M9FILLEREXTND 	 12003 

// tfgdsmap 8004;0 metal9;rcStop
LAYER MAP 46	DATATYPE 239 	12015 	 LAYER MET9RCSTOP 	 12015 

// tfgdsmap 9006;0 metal9;rcStart
LAYER MAP 46	DATATYPE 240 	12016 	 LAYER MET9RCSTART 	 12016 

// tfgdsmap 9032;0 metal9;altSwitchID
LAYER MAP 46	DATATYPE 241 	12017 	 LAYER MET9ALTSWITCHID 	 12017 

// tfgdsmap 10213;0 metal9;switchID
LAYER MAP 46	DATATYPE 242 	12018 	 LAYER MET9SWITCHID 	 12018 

// tfgdsmap 10228;0 metal9;aliasID
LAYER MAP 46	DATATYPE 243 	12019 	 LAYER MET9ALIASID 	 12019 

// tfgdsmap 4041;0 metal9;dummyFill
LAYER MAP 46	DATATYPE 250 	12026 	 LAYER METAL9DUMMYFILL 	 12026 

// tfgdsmap 7639;0 metal9;actFill
LAYER MAP 46	DATATYPE 251 	12027 	 LAYER METB9ACTFILL 	 12027 

// tfgdsmap 6233;0 metal9;trFill
LAYER MAP 46	DATATYPE 252 	12028 	 LAYER METAL9TRFILL 	 12028 

// tfgdsmap 5306;0 metal9;usr1
LAYER MAP 46	DATATYPE 255 	12031 	 LAYER USER46 	 12031 

// tfgdsmap 806;0 ULN;maskDrawing
LAYER MAP 47	DATATYPE 0 	12032 	 LAYER ULNDRAWN 	 12032 

// tfgdsmap 5106;0 ULN;keepout
LAYER MAP 47	DATATYPE 1 	12033 	 LAYER ULNKOR 	 12033 

// tfgdsmap 807;0 ULN;toSynDrawing
LAYER MAP 47	DATATYPE 18 	12050 	 LAYER ULNTG 	 12050 

// tfgdsmap 746;0 ULN;frameOnly
LAYER MAP 47	DATATYPE 53 	12085 	 LAYER ULNFO 	 12085 

// tfgdsmap 747;0 ULN;frameOnlyHole
LAYER MAP 47	DATATYPE 54 	12086 	 LAYER ULNFOH 	 12086 

// tfgdsmap 10875;0 ULN;SRAFplus
LAYER MAP 47	DATATYPE 72 	12104 	 LAYER ULNSRAFPLUS 	 12104 

// tfgdsmap 11106;0 ULN;SRAFminus
LAYER MAP 47	DATATYPE 73 	12105 	 LAYER ULNSRAFMINUS 	 12105 

// tfgdsmap 6689;0 ULN;SDC
LAYER MAP 47	DATATYPE 76 	12108 	 LAYER ULNSDC 	 12108 

// tfgdsmap 3526;0 ULN;metroCell
LAYER MAP 47	DATATYPE 96 	12128 	 LAYER ULNMETROCELL 	 12128 

// tfgdsmap 1450;0 ULN;STD
LAYER MAP 47	DATATYPE 130 	12162 	 LAYER ULNSTD 	 12162 

// tfgdsmap 1451;0 ULN;TARG1
LAYER MAP 47	DATATYPE 131 	12163 	 LAYER ULNTARG1 	 12163 

// tfgdsmap 1452;0 ULN;TARG2
LAYER MAP 47	DATATYPE 132 	12164 	 LAYER ULNTARG2 	 12164 

// tfgdsmap 1453;0 ULN;TARG3
LAYER MAP 47	DATATYPE 133 	12165 	 LAYER UNLTARG3 	 12165 

// tfgdsmap 3653;0 ULN;noFDR
LAYER MAP 47	DATATYPE 150 	12182 	 LAYER ULNNOFDR 	 12182 

// tfgdsmap 4088;0 ULN;dummyFill
LAYER MAP 47	DATATYPE 250 	12282 	 LAYER ULNDUMMYFILL 	 12282 

// tfgdsmap 7640;0 ULN;actFill
LAYER MAP 47	DATATYPE 251 	12283 	 LAYER ULNACTFILL 	 12283 

// tfgdsmap 6234;0 ULN;trFill
LAYER MAP 47	DATATYPE 252 	12284 	 LAYER ULNTRFILL 	 12284 

// tfgdsmap 5307;0 ULN;usr1
LAYER MAP 47	DATATYPE 255 	12287 	 LAYER USER47 	 12287 

// tfgdsmap 808;0 ULP;maskDrawing
LAYER MAP 48	DATATYPE 0 	12288 	 LAYER ULPDRAWN 	 12288 

// tfgdsmap 5107;0 ULP;keepout
LAYER MAP 48	DATATYPE 1 	12289 	 LAYER ULPKOR 	 12289 

// tfgdsmap 809;0 ULP;toSynDrawing
LAYER MAP 48	DATATYPE 18 	12306 	 LAYER ULPTG 	 12306 

// tfgdsmap 748;0 ULP;frameOnly
LAYER MAP 48	DATATYPE 53 	12341 	 LAYER ULPFO 	 12341 

// tfgdsmap 749;0 ULP;frameOnlyHole
LAYER MAP 48	DATATYPE 54 	12342 	 LAYER ULPFOH 	 12342 

// tfgdsmap 10876;0 ULP;SRAFplus
LAYER MAP 48	DATATYPE 72 	12360 	 LAYER ULPSRAFPLUS 	 12360 

// tfgdsmap 11107;0 ULP;SRAFminus
LAYER MAP 48	DATATYPE 73 	12361 	 LAYER ULPSRAFMINUS 	 12361 

// tfgdsmap 6690;0 ULP;SDC
LAYER MAP 48	DATATYPE 76 	12364 	 LAYER ULPSDC 	 12364 

// tfgdsmap 3527;0 ULP;metroCell
LAYER MAP 48	DATATYPE 96 	12384 	 LAYER ULPMETROCELL 	 12384 

// tfgdsmap 1454;0 ULP;STD
LAYER MAP 48	DATATYPE 130 	12418 	 LAYER ULPSTD 	 12418 

// tfgdsmap 1455;0 ULP;TARG1
LAYER MAP 48	DATATYPE 131 	12419 	 LAYER ULPTARG1 	 12419 

// tfgdsmap 1456;0 ULP;TARG2
LAYER MAP 48	DATATYPE 132 	12420 	 LAYER ULPTARG2 	 12420 

// tfgdsmap 1457;0 ULP;TARG3
LAYER MAP 48	DATATYPE 133 	12421 	 LAYER ULPTARG3 	 12421 

// tfgdsmap 3654;0 ULP;noFDR
LAYER MAP 48	DATATYPE 150 	12438 	 LAYER ULPNOFDR 	 12438 

// tfgdsmap 4089;0 ULP;dummyFill
LAYER MAP 48	DATATYPE 250 	12538 	 LAYER ULPDUMMYFILL 	 12538 

// tfgdsmap 7641;0 ULP;actFill
LAYER MAP 48	DATATYPE 251 	12539 	 LAYER ULPACTFILL 	 12539 

// tfgdsmap 6235;0 ULP;trFill
LAYER MAP 48	DATATYPE 252 	12540 	 LAYER ULPTRFILL 	 12540 

// tfgdsmap 5308;0 ULP;usr1
LAYER MAP 48	DATATYPE 255 	12543 	 LAYER USER48 	 12543 

// tfgdsmap 787;0 LLN;maskDrawing
LAYER MAP 49	DATATYPE 0 	12544 	 LAYER LLNDRAWN 	 12544 

// tfgdsmap 5108;0 LLN;keepout
LAYER MAP 49	DATATYPE 1 	12545 	 LAYER LLNKOR 	 12545 

// tfgdsmap 788;0 LLN;toSynDrawing
LAYER MAP 49	DATATYPE 18 	12562 	 LAYER LLNTG 	 12562 

// tfgdsmap 750;0 LLN;frameOnly
LAYER MAP 49	DATATYPE 53 	12597 	 LAYER LLNFO 	 12597 

// tfgdsmap 751;0 LLN;frameOnlyHole
LAYER MAP 49	DATATYPE 54 	12598 	 LAYER LLNFOH 	 12598 

// tfgdsmap 10877;0 LLN;SRAFplus
LAYER MAP 49	DATATYPE 72 	12616 	 LAYER LLNSRAFPLUS 	 12616 

// tfgdsmap 11108;0 LLN;SRAFminus
LAYER MAP 49	DATATYPE 73 	12617 	 LAYER LLNSRAFMINUS 	 12617 

// tfgdsmap 6691;0 LLN;SDC
LAYER MAP 49	DATATYPE 76 	12620 	 LAYER LLNSDC 	 12620 

// tfgdsmap 3528;0 LLN;metroCell
LAYER MAP 49	DATATYPE 96 	12640 	 LAYER LLNMETROCELL 	 12640 

// tfgdsmap 1458;0 LLN;STD
LAYER MAP 49	DATATYPE 130 	12674 	 LAYER LLNSTD 	 12674 

// tfgdsmap 1459;0 LLN;TARG1
LAYER MAP 49	DATATYPE 131 	12675 	 LAYER LLNTARG1 	 12675 

// tfgdsmap 1460;0 LLN;TARG2
LAYER MAP 49	DATATYPE 132 	12676 	 LAYER LLNTARG2 	 12676 

// tfgdsmap 1461;0 LLN;TARG3
LAYER MAP 49	DATATYPE 133 	12677 	 LAYER LLNTARG3 	 12677 

// tfgdsmap 3655;0 LLN;noFDR
LAYER MAP 49	DATATYPE 150 	12694 	 LAYER LLNNOFDR 	 12694 

// tfgdsmap 4090;0 LLN;dummyFill
LAYER MAP 49	DATATYPE 250 	12794 	 LAYER LLNDUMMYFILL 	 12794 

// tfgdsmap 7642;0 LLN;actFill
LAYER MAP 49	DATATYPE 251 	12795 	 LAYER LLNACTFILL 	 12795 

// tfgdsmap 6236;0 LLN;trFill
LAYER MAP 49	DATATYPE 252 	12796 	 LAYER LLNTRFILL 	 12796 

// tfgdsmap 5309;0 LLN;usr1
LAYER MAP 49	DATATYPE 255 	12799 	 LAYER USER49 	 12799 

// tfgdsmap 50;0 chkBoundary;boundary
LAYER MAP 50	DATATYPE 0 	12800 	 LAYER CELLBOUNDARY 	 12800 

// tfgdsmap 2398;0 chkBoundary;AlignMarkID
LAYER MAP 50	DATATYPE 5 	12805 	 LAYER PRSORIENTATION 	 12805 

// tfgdsmap 255;0 PRgborder;APRannotation
LAYER MAP 50	DATATYPE 16 	12816 	 LAYER PRGBORDER 	 12816 

// tfgdsmap 3807;0 chkBoundary;frameDrawing
LAYER MAP 50	DATATYPE 19 	12819 	 LAYER FRAMEBOUNDARY 	 12819 

// tfgdsmap 887;0 chkBoundary;dissect_id
LAYER MAP 50	DATATYPE 25 	12825 	 LAYER DISSECTFULLID 	 12825 

// tfgdsmap 888;0 nonchkboundary;dissect_id
LAYER MAP 50	DATATYPE 26 	12826 	 LAYER DISSECTHALFID 	 12826 

// tfgdsmap 3927;0 fepad;boundary
LAYER MAP 50	DATATYPE 27 	12827 	 LAYER FEPADBOUNDARY 	 12827 

// tfgdsmap 3928;0 bepad;boundary
LAYER MAP 50	DATATYPE 28 	12828 	 LAYER BEPADBOUNDARY 	 12828 

// tfgdsmap 3939;0 slpad;boundary
LAYER MAP 50	DATATYPE 29 	12829 	 LAYER SLPADBOUNDARY 	 12829 

// tfgdsmap 3940;0 empad;boundary
LAYER MAP 50	DATATYPE 30 	12830 	 LAYER EMPADBOUNDARY 	 12830 

// tfgdsmap 3941;0 rfpad;boundary
LAYER MAP 50	DATATYPE 31 	12831 	 LAYER RFPADBOUNDARY 	 12831 

// tfgdsmap 8554;0 nonchkboundary;id1
LAYER MAP 50	DATATYPE 50 	12850 	 LAYER TEMPLATEID1 	 12850 

// tfgdsmap 10077;0 template;noExplode
LAYER MAP 50	DATATYPE 51 	12851 	 LAYER TEMPLATENOEXPLODE 	 12851 

// tfgdsmap 10078;0 template;flatten
LAYER MAP 50	DATATYPE 52 	12852 	 LAYER TEMPLATEFLATTEN 	 12852 

// tfgdsmap 10201;0 template;grDenID
LAYER MAP 50	DATATYPE 53 	12853 	 LAYER TEMPLATEGRDENID 	 12853 

// tfgdsmap 10351;0 nonchkboundary;id3
LAYER MAP 50	DATATYPE 98 	12898 	 LAYER ICFTUCBOUNDARY 	 12898 

// tfgdsmap 810;0 chkBoundary;reservedPurpose0
LAYER MAP 50	DATATYPE 100 	12900 	 LAYER ESD_D0_ID0 	 12900 

// tfgdsmap 811;0 chkBoundary;reservedPurpose1
LAYER MAP 50	DATATYPE 101 	12901 	 LAYER ESD_D1_ID1 	 12901 

// tfgdsmap 812;0 chkBoundary;reservedPurpose2
LAYER MAP 50	DATATYPE 102 	12902 	 LAYER ESD_D2_ID2 	 12902 

// tfgdsmap 813;0 chkBoundary;reservedPurpose3
LAYER MAP 50	DATATYPE 103 	12903 	 LAYER ESD_D3_ID3 	 12903 

// tfgdsmap 814;0 chkBoundary;reservedPurpose4
LAYER MAP 50	DATATYPE 104 	12904 	 LAYER ESD_D4_ID4 	 12904 

// tfgdsmap 815;0 chkBoundary;reservedPurpose5
LAYER MAP 50	DATATYPE 105 	12905 	 LAYER ESD_D5_ID5 	 12905 

// tfgdsmap 816;0 chkBoundary;reservedPurpose6
LAYER MAP 50	DATATYPE 106 	12906 	 LAYER ESD_D6_ID6 	 12906 

// tfgdsmap 817;0 chkBoundary;reservedPurpose7
LAYER MAP 50	DATATYPE 107 	12907 	 LAYER ESD_D7_ID7 	 12907 

// tfgdsmap 818;0 chkBoundary;reservedPurpose8
LAYER MAP 50	DATATYPE 108 	12908 	 LAYER ESD_D1D2_ID8 	 12908 

// tfgdsmap 819;0 chkBoundary;reservedPurpose9
LAYER MAP 50	DATATYPE 109 	12909 	 LAYER ESD_D3D4_ID9 	 12909 

// tfgdsmap 820;0 chkBoundary;reservedPurpose10
LAYER MAP 50	DATATYPE 110 	12910 	 LAYER ESD_CLAMP_ID10 	 12910 

// tfgdsmap 8220;0 esd_d8;id
LAYER MAP 50	DATATYPE 111 	12911 	 LAYER ESD_D8_ID8 	 12911 

// tfgdsmap 8678;0 esd_d9;id
LAYER MAP 50	DATATYPE 112 	12912 	 LAYER ESD_D9_ID9 	 12912 

// tfgdsmap 1729;0 nonchkboundary;drawing9
LAYER MAP 50	DATATYPE 120 	12920 	 LAYER TEMPLATEID 	 12920 

// tfgdsmap 437;0 nonchkboundary;virtualRepeater
LAYER MAP 50	DATATYPE 137 	12937 	 LAYER VRLAYER 	 12937 

// tfgdsmap 1200;0 text;drawing
LAYER MAP 50	DATATYPE 138 	12938 	 LAYER TEXTDRAWING 	 12938 

// tfgdsmap 789;0 LLP;maskDrawing
LAYER MAP 51	DATATYPE 0 	13056 	 LAYER LLPDRAWN 	 13056 

// tfgdsmap 5109;0 LLP;keepout
LAYER MAP 51	DATATYPE 1 	13057 	 LAYER LLPKOR 	 13057 

// tfgdsmap 790;0 LLP;toSynDrawing
LAYER MAP 51	DATATYPE 18 	13074 	 LAYER LLPTG 	 13074 

// tfgdsmap 752;0 LLP;frameOnly
LAYER MAP 51	DATATYPE 53 	13109 	 LAYER LLPFO 	 13109 

// tfgdsmap 753;0 LLP;frameOnlyHole
LAYER MAP 51	DATATYPE 54 	13110 	 LAYER LLPFOH 	 13110 

// tfgdsmap 10878;0 LLP;SRAFplus
LAYER MAP 51	DATATYPE 72 	13128 	 LAYER LLPSRAFPLUS 	 13128 

// tfgdsmap 11109;0 LLP;SRAFminus
LAYER MAP 51	DATATYPE 73 	13129 	 LAYER LLPSRAFMINUS 	 13129 

// tfgdsmap 6692;0 LLP;SDC
LAYER MAP 51	DATATYPE 76 	13132 	 LAYER LLPSDC 	 13132 

// tfgdsmap 3529;0 LLP;metroCell
LAYER MAP 51	DATATYPE 96 	13152 	 LAYER LLPMETROCELL 	 13152 

// tfgdsmap 1462;0 LLP;STD
LAYER MAP 51	DATATYPE 130 	13186 	 LAYER LLPSTD 	 13186 

// tfgdsmap 1463;0 LLP;TARG1
LAYER MAP 51	DATATYPE 131 	13187 	 LAYER LLPTARG1 	 13187 

// tfgdsmap 1464;0 LLP;TARG2
LAYER MAP 51	DATATYPE 132 	13188 	 LAYER LLPTARG2 	 13188 

// tfgdsmap 1465;0 LLP;TARG3
LAYER MAP 51	DATATYPE 133 	13189 	 LAYER LLPTARG3 	 13189 

// tfgdsmap 3656;0 LLP;noFDR
LAYER MAP 51	DATATYPE 150 	13206 	 LAYER LLPNOFDR 	 13206 

// tfgdsmap 4091;0 LLP;dummyFill
LAYER MAP 51	DATATYPE 250 	13306 	 LAYER LLPDUMMYFILL 	 13306 

// tfgdsmap 7643;0 LLP;actFill
LAYER MAP 51	DATATYPE 251 	13307 	 LAYER LLPACTFILL 	 13307 

// tfgdsmap 6237;0 LLP;trFill
LAYER MAP 51	DATATYPE 252 	13308 	 LAYER LLPTRFILL 	 13308 

// tfgdsmap 5310;0 LLP;usr1
LAYER MAP 51	DATATYPE 255 	13311 	 LAYER USER51 	 13311 

// tfgdsmap 8819;0 MV2;maskDrawing
LAYER MAP 52	DATATYPE 0 	13312 	 LAYER MV2DRAWN 	 13312 

// tfgdsmap 8820;0 MV2;keepout
LAYER MAP 52	DATATYPE 1 	13313 	 LAYER MV2KOR 	 13313 

// tfgdsmap 8821;0 MV2;zoneDrawing
LAYER MAP 52	DATATYPE 3 	13315 	 LAYER MV2ZONE 	 13315 

// tfgdsmap 8822;0 MV2;AlignMarkID
LAYER MAP 52	DATATYPE 5 	13317 	 LAYER MV2ALIGNMARK 	 13317 

// tfgdsmap 8824;0 MV2;APRannotation
LAYER MAP 52	DATATYPE 8 	13320 	 LAYER MV2VIRTUAL 	 13320 

// tfgdsmap 8825;0 MV2;toSynDrawing
LAYER MAP 52	DATATYPE 18 	13330 	 LAYER TRENCHMV2_ID 	 13330 

// tfgdsmap 8826;0 MV2;frameDrawing
LAYER MAP 52	DATATYPE 19 	13331 	 LAYER MV2FRAME 	 13331 

// tfgdsmap 8827;0 MV2;critical
LAYER MAP 52	DATATYPE 21 	13333 	 LAYER MV2CRITICALID 	 13333 

// tfgdsmap 8828;0 MV2;dummyDrawing
LAYER MAP 52	DATATYPE 33 	13345 	 LAYER MV2DUMMYID 	 13345 

// tfgdsmap 8829;0 MV2;noopc
LAYER MAP 52	DATATYPE 34 	13346 	 LAYER MV2NOOPC 	 13346 

// tfgdsmap 8830;0 MV2;densityID
LAYER MAP 52	DATATYPE 36 	13348 	 LAYER MV2DENID 	 13348 

// tfgdsmap 8831;0 MV2;DoNotProteus
LAYER MAP 52	DATATYPE 37 	13349 	 LAYER MV2DNP 	 13349 

// tfgdsmap 8832;0 MV2;keepGenAway
LAYER MAP 52	DATATYPE 51 	13363 	 LAYER MV2KGA 	 13363 

// tfgdsmap 8833;0 MV2;FeatureUnderTest
LAYER MAP 52	DATATYPE 52 	13364 	 LAYER MV2FUT 	 13364 

// tfgdsmap 8836;0 MV2;allowOTC
LAYER MAP 52	DATATYPE 58 	13370 	 LAYER MV2ALLOWOTC 	 13370 

// tfgdsmap 8837;0 MV2;WingID
LAYER MAP 52	DATATYPE 60 	13372 	 LAYER MV2WING 	 13372 

// tfgdsmap 8838;0 MV2;NoWingID
LAYER MAP 52	DATATYPE 61 	13373 	 LAYER MV2NOWING 	 13373 

// tfgdsmap 8839;0 MV2;fillerID
LAYER MAP 52	DATATYPE 65 	13377 	 LAYER MV2FILLID 	 13377 

// tfgdsmap 8840;0 MV2;phase
LAYER MAP 52	DATATYPE 66 	13378 	 LAYER MV2PHASE 	 13378 

// tfgdsmap 8841;0 MV2;chrome
LAYER MAP 52	DATATYPE 67 	13379 	 LAYER MV2CHROME 	 13379 

// tfgdsmap 10879;0 MV2;SRAFplus
LAYER MAP 52	DATATYPE 72 	13384 	 LAYER MV2SRAFPLUS 	 13384 

// tfgdsmap 11110;0 MV2;SRAFminus
LAYER MAP 52	DATATYPE 73 	13385 	 LAYER MV2SRAFMINUS 	 13385 

// tfgdsmap 8842;0 MV2;SDC
LAYER MAP 52	DATATYPE 76 	13388 	 LAYER MV2SDC 	 13388 

// tfgdsmap 8843;0 MV2;fillBlockage
LAYER MAP 52	DATATYPE 93 	13405 	 LAYER MV2FILLKOR 	 13405 

// tfgdsmap 8844;0 MV2;metroCell
LAYER MAP 52	DATATYPE 96 	13408 	 LAYER MV2METROCELL 	 13408 

// tfgdsmap 8845;0 MV2;tsdrRegion
LAYER MAP 52	DATATYPE 98 	13410 	 LAYER MV2TSDRREGION 	 13410 

// tfgdsmap 8846;0 MV2;tsdr2sdr
LAYER MAP 52	DATATYPE 99 	13411 	 LAYER MV2TSDR2SDR 	 13411 

// tfgdsmap 8847;0 MV2;g1pitchID
LAYER MAP 52	DATATYPE 114 	13426 	 LAYER MV2G1PITCHID 	 13426 

// tfgdsmap 8848;0 MV2;g2pitchID
LAYER MAP 52	DATATYPE 115 	13427 	 LAYER MV2G2PITCHID 	 13427 

// tfgdsmap 8849;0 MV2;g3pitchID
LAYER MAP 52	DATATYPE 116 	13428 	 LAYER MV2G3PITCHID 	 13428 

// tfgdsmap 8850;0 MV2;g4pitchID
LAYER MAP 52	DATATYPE 117 	13429 	 LAYER MV2G4PITCHID 	 13429 

// tfgdsmap 8851;0 MV2;g5pitchID
LAYER MAP 52	DATATYPE 118 	13430 	 LAYER MV2G5PITCHID 	 13430 

// tfgdsmap 8852;0 MV2;g6pitchID
LAYER MAP 52	DATATYPE 119 	13431 	 LAYER MV2G6PITCHID 	 13431 

// tfgdsmap 8853;0 MV2;STD
LAYER MAP 52	DATATYPE 130 	13442 	 LAYER MV2STD 	 13442 

// tfgdsmap 8854;0 MV2;TARG1
LAYER MAP 52	DATATYPE 131 	13443 	 LAYER MV2TARG1 	 13443 

// tfgdsmap 8855;0 MV2;TARG2
LAYER MAP 52	DATATYPE 132 	13444 	 LAYER MV2TARG2 	 13444 

// tfgdsmap 8856;0 MV2;TARG3
LAYER MAP 52	DATATYPE 133 	13445 	 LAYER MV2TARG3 	 13445 

// tfgdsmap 8857;0 MV2;g7pitchID
LAYER MAP 52	DATATYPE 138 	13450 	 LAYER MV2G7PITCHID 	 13450 

// tfgdsmap 8858;0 MV2;noFDR
LAYER MAP 52	DATATYPE 150 	13462 	 LAYER MV2NOFDR 	 13462 

// tfgdsmap 8859;0 MV2;cplpi
LAYER MAP 52	DATATYPE 168 	13480 	 LAYER MV2CPLPI 	 13480 

// tfgdsmap 8860;0 MV2;cplcr
LAYER MAP 52	DATATYPE 169 	13481 	 LAYER MV2CPLCR 	 13481 

// tfgdsmap 8861;0 MV2;g8pitchID
LAYER MAP 52	DATATYPE 170 	13482 	 LAYER MV2G8PITCHID 	 13482 

// tfgdsmap 8862;0 MV2;g9pitchID
LAYER MAP 52	DATATYPE 171 	13483 	 LAYER MV2G9PITCHID 	 13483 

// tfgdsmap 8863;0 MV2;g10pitchID
LAYER MAP 52	DATATYPE 172 	13484 	 LAYER MV2G10PITCHID 	 13484 

// tfgdsmap 8864;0 MV2;fillerIgnore
LAYER MAP 52	DATATYPE 226 	13538 	 LAYER MV2FILLERIGNORE 	 13538 

// tfgdsmap 8865;0 MV2;dummyFill
LAYER MAP 52	DATATYPE 250 	13562 	 LAYER MV2DUMMYFILL 	 13562 

// tfgdsmap 8866;0 MV2;actFill
LAYER MAP 52	DATATYPE 251 	13563 	 LAYER MV2ACTFILL 	 13563 

// tfgdsmap 8867;0 MV2;trFill
LAYER MAP 52	DATATYPE 252 	13564 	 LAYER MV2TRFILL 	 13564 

// tfgdsmap 8868;0 MV2;usr1
LAYER MAP 52	DATATYPE 255 	13567 	 LAYER USER52 	 13567 

// tfgdsmap 1168;0 via10;maskDrawing
LAYER MAP 53	DATATYPE 0 	13568 	 LAYER VIA10DRAWN 	 13568 

// tfgdsmap 1169;0 via10;keepout
LAYER MAP 53	DATATYPE 1 	13569 	 LAYER VIA10KOR 	 13569 

// tfgdsmap 1170;0 via10;zoneDrawing
LAYER MAP 53	DATATYPE 3 	13571 	 LAYER VIA10ZONE 	 13571 

// tfgdsmap 1171;0 via10;AlignMarkID
LAYER MAP 53	DATATYPE 5 	13573 	 LAYER V10ALIGNMARK 	 13573 

// tfgdsmap 1173;0 via10;toSynDrawing
LAYER MAP 53	DATATYPE 18 	13586 	 LAYER TRENCHVIA10_ID 	 13586 

// tfgdsmap 1174;0 via10;frameDrawing
LAYER MAP 53	DATATYPE 19 	13587 	 LAYER VIA10FRAME 	 13587 

// tfgdsmap 7851;0 via10;critical
LAYER MAP 53	DATATYPE 21 	13589 	 LAYER VIA10CRITICALID 	 13589 

// tfgdsmap 500;0 via10;dummyDrawing
LAYER MAP 53	DATATYPE 33 	13601 	 LAYER VIA10DUMMYID 	 13601 

// tfgdsmap 1176;0 via10;noopc
LAYER MAP 53	DATATYPE 34 	13602 	 LAYER VIA10NOOPC 	 13602 

// tfgdsmap 2977;0 via10;densityID
LAYER MAP 53	DATATYPE 36 	13604 	 LAYER VIA10DENID 	 13604 

// tfgdsmap 1177;0 via10;DoNotProteus
LAYER MAP 53	DATATYPE 37 	13605 	 LAYER VIA10DNP 	 13605 

// tfgdsmap 10583;0 via10;nfmExclude
LAYER MAP 53	DATATYPE 46 	13614 	 LAYER VIA10NFMEXCLUDE 	 13614 

// tfgdsmap 1178;0 via10;keepGenAway
LAYER MAP 53	DATATYPE 51 	13619 	 LAYER VIA10KGA 	 13619 

// tfgdsmap 1179;0 via10;FeatureUnderTest
LAYER MAP 53	DATATYPE 52 	13620 	 LAYER VIA10FUT 	 13620 

// tfgdsmap 6897;0 via10;allowOTC
LAYER MAP 53	DATATYPE 58 	13626 	 LAYER VIA10ALLOWOTC 	 13626 

// tfgdsmap 1180;0 via10;WingID
LAYER MAP 53	DATATYPE 60 	13628 	 LAYER VA10WING 	 13628 

// tfgdsmap 1181;0 via10;NoWingID
LAYER MAP 53	DATATYPE 61 	13629 	 LAYER VA10NOWING 	 13629 

// tfgdsmap 1328;0 via10;fillerID
LAYER MAP 53	DATATYPE 65 	13633 	 LAYER VIA10FILLID 	 13633 

// tfgdsmap 1762;0 via10;phase
LAYER MAP 53	DATATYPE 66 	13634 	 LAYER VIA10PHASE 	 13634 

// tfgdsmap 1763;0 via10;chrome
LAYER MAP 53	DATATYPE 67 	13635 	 LAYER VIA10CHROME 	 13635 

// tfgdsmap 10880;0 via10;SRAFplus
LAYER MAP 53	DATATYPE 72 	13640 	 LAYER VIA10SRAFPLUS 	 13640 

// tfgdsmap 11111;0 via10;SRAFminus
LAYER MAP 53	DATATYPE 73 	13641 	 LAYER VIA10SRAFMINUS 	 13641 

// tfgdsmap 6693;0 via10;SDC
LAYER MAP 53	DATATYPE 76 	13644 	 LAYER VIA10SDC 	 13644 

// tfgdsmap 6995;0 via10;fillBlockage
LAYER MAP 53	DATATYPE 93 	13661 	 LAYER VIA10FILLKOR 	 13661 

// tfgdsmap 3193;0 via10;metroCell
LAYER MAP 53	DATATYPE 96 	13664 	 LAYER VIA10METROCELL 	 13664 

// tfgdsmap 2558;0 via10;tsdrRegion
LAYER MAP 53	DATATYPE 98 	13666 	 LAYER VIA10TSDRREGION 	 13666 

// tfgdsmap 2559;0 via10;tsdr2sdr
LAYER MAP 53	DATATYPE 99 	13667 	 LAYER VIA10TSDR2SDR 	 13667 

// tfgdsmap 2560;0 via10;g1pitchID
LAYER MAP 53	DATATYPE 114 	13682 	 LAYER VIA10G1PITCHID 	 13682 

// tfgdsmap 2561;0 via10;g2pitchID
LAYER MAP 53	DATATYPE 115 	13683 	 LAYER VIA10G2PITCHID 	 13683 

// tfgdsmap 2562;0 via10;g3pitchID
LAYER MAP 53	DATATYPE 116 	13684 	 LAYER VIA10G3PITCHID 	 13684 

// tfgdsmap 2563;0 via10;g4pitchID
LAYER MAP 53	DATATYPE 117 	13685 	 LAYER VIA10G4PITCHID 	 13685 

// tfgdsmap 2564;0 via10;g5pitchID
LAYER MAP 53	DATATYPE 118 	13686 	 LAYER VIA10G5PITCHID 	 13686 

// tfgdsmap 2906;0 via10;g6pitchID
LAYER MAP 53	DATATYPE 119 	13687 	 LAYER VIA10G6PITCHID 	 13687 

// tfgdsmap 1466;0 via10;STD
LAYER MAP 53	DATATYPE 130 	13698 	 LAYER VIA10STD 	 13698 

// tfgdsmap 1467;0 via10;TARG1
LAYER MAP 53	DATATYPE 131 	13699 	 LAYER VIA10TARG1 	 13699 

// tfgdsmap 1468;0 via10;TARG2
LAYER MAP 53	DATATYPE 132 	13700 	 LAYER VIA10TARG2 	 13700 

// tfgdsmap 1469;0 via10;TARG3
LAYER MAP 53	DATATYPE 133 	13701 	 LAYER VIA10TARG3 	 13701 

// tfgdsmap 2907;0 via10;g7pitchID
LAYER MAP 53	DATATYPE 138 	13706 	 LAYER VIA10G7PITCHID 	 13706 

// tfgdsmap 3657;0 via10;noFDR
LAYER MAP 53	DATATYPE 150 	13718 	 LAYER VIA10NOFDR 	 13718 

// tfgdsmap 3194;0 via10;cplpi
LAYER MAP 53	DATATYPE 168 	13736 	 LAYER VIA10CPLPI 	 13736 

// tfgdsmap 3195;0 via10;cplcr
LAYER MAP 53	DATATYPE 169 	13737 	 LAYER VIA10CPLCR 	 13737 

// tfgdsmap 3196;0 via10;g8pitchID
LAYER MAP 53	DATATYPE 170 	13738 	 LAYER VIA10G8PITCHID 	 13738 

// tfgdsmap 3197;0 via10;g9pitchID
LAYER MAP 53	DATATYPE 171 	13739 	 LAYER VIA10G9PITCHID 	 13739 

// tfgdsmap 3198;0 via10;g10pitchID
LAYER MAP 53	DATATYPE 172 	13740 	 LAYER VIA10G10PITCHID 	 13740 

// tfgdsmap 3972;0 via10;fillerIgnore
LAYER MAP 53	DATATYPE 226 	13794 	 LAYER V10FILLERIGNORE 	 13794 

// tfgdsmap 10121;0 via10;altSwitchID
LAYER MAP 53	DATATYPE 241 	13809 	 LAYER VIA10ALTSWITCHID 	 13809 

// tfgdsmap 10096;0 via10;switchID
LAYER MAP 53	DATATYPE 242 	13810 	 LAYER VIA10SWITCHID 	 13810 

// tfgdsmap 4042;0 via10;dummyFill
LAYER MAP 53	DATATYPE 250 	13818 	 LAYER VIA10DUMMYFILL 	 13818 

// tfgdsmap 7644;0 via10;actFill
LAYER MAP 53	DATATYPE 251 	13819 	 LAYER VIA10ACTFILL 	 13819 

// tfgdsmap 6238;0 via10;trFill
LAYER MAP 53	DATATYPE 252 	13820 	 LAYER VIA10TRFILL 	 13820 

// tfgdsmap 5311;0 via10;usr1
LAYER MAP 53	DATATYPE 255 	13823 	 LAYER USER53 	 13823 

// tfgdsmap 1182;0 metal10;maskDrawing
LAYER MAP 54	DATATYPE 0 	13824 	 LAYER METAL10DRAWN 	 13824 

// tfgdsmap 1183;0 metal10;keepout
LAYER MAP 54	DATATYPE 1 	13825 	 LAYER METAL10KOR 	 13825 

// tfgdsmap 1184;0 metal10;portDrawing
LAYER MAP 54	DATATYPE 2 	13826 	 LAYER MET10PORT 	 13826 

// tfgdsmap 1185;0 metal10;zoneDrawing
LAYER MAP 54	DATATYPE 3 	13827 	 LAYER MET10ZONE 	 13827 

// tfgdsmap 1186;0 metal10;resDrawing
LAYER MAP 54	DATATYPE 4 	13828 	 LAYER MET10RESID 	 13828 

// tfgdsmap 1150;0 metal10;BCIDblockage
LAYER MAP 54	DATATYPE 6 	13830 	 LAYER MET10BCIDKOR 	 13830 

// tfgdsmap 2829;0 metal10;phantom
LAYER MAP 54	DATATYPE 11 	13835 	 LAYER METAL10P 	 13835 

// tfgdsmap 1188;0 metal10;frameDrawing
LAYER MAP 54	DATATYPE 19 	13843 	 LAYER MET10FRAME 	 13843 

// tfgdsmap 7852;0 metal10;critical
LAYER MAP 54	DATATYPE 21 	13845 	 LAYER METAL10CRITICALID 	 13845 

// tfgdsmap 1192;0 metal10;inductorID
LAYER MAP 54	DATATYPE 30 	13854 	 LAYER METAL10IND 	 13854 

// tfgdsmap 2806;0 metal10;dummyDrawing
LAYER MAP 54	DATATYPE 33 	13857 	 LAYER METAL10DUMMYID 	 13857 

// tfgdsmap 2978;0 metal10;densityID
LAYER MAP 54	DATATYPE 36 	13860 	 LAYER METAL10DENID 	 13860 

// tfgdsmap 1189;0 metal10;DoNotProteus
LAYER MAP 54	DATATYPE 37 	13861 	 LAYER METAL10DNP 	 13861 

// tfgdsmap 10584;0 metal10;nfmExclude
LAYER MAP 54	DATATYPE 46 	13870 	 LAYER MET10NFMEXCLUDE 	 13870 

// tfgdsmap 1190;0 metal10;keepGenAway
LAYER MAP 54	DATATYPE 51 	13875 	 LAYER METAL10KGA 	 13875 

// tfgdsmap 1191;0 metal10;FeatureUnderTest
LAYER MAP 54	DATATYPE 52 	13876 	 LAYER METAL10FUT 	 13876 

// tfgdsmap 6909;0 metal10;allowOTC
LAYER MAP 54	DATATYPE 58 	13882 	 LAYER METB10ALLOWOTC 	 13882 

// tfgdsmap 1317;0 metal10;fillerID
LAYER MAP 54	DATATYPE 65 	13889 	 LAYER METAL10FILLID 	 13889 

// tfgdsmap 3199;0 metal10;grating
LAYER MAP 54	DATATYPE 70 	13894 	 LAYER METAL10GRATING 	 13894 

// tfgdsmap 3200;0 metal10;gratingFr
LAYER MAP 54	DATATYPE 71 	13895 	 LAYER METAL10GRATINGFRAME 	 13895 

// tfgdsmap 10881;0 metal10;SRAFplus
LAYER MAP 54	DATATYPE 72 	13896 	 LAYER METB10SRAFPLUS 	 13896 

// tfgdsmap 11112;0 metal10;SRAFminus
LAYER MAP 54	DATATYPE 73 	13897 	 LAYER METB10SRAFMINUS 	 13897 

// tfgdsmap 3201;0 metal10;plug
LAYER MAP 54	DATATYPE 74 	13898 	 LAYER METAL10PLUG 	 13898 

// tfgdsmap 3202;0 metal10;plugFr
LAYER MAP 54	DATATYPE 75 	13899 	 LAYER METAL10PLUGFRAME 	 13899 

// tfgdsmap 6694;0 metal10;SDC
LAYER MAP 54	DATATYPE 76 	13900 	 LAYER METAL10SDC 	 13900 

// tfgdsmap 9068;0 metal10;hvid
LAYER MAP 54	DATATYPE 81 	13905 	 LAYER MET10HVID 	 13905 

// tfgdsmap 9069;0 metal10;ehvid
LAYER MAP 54	DATATYPE 82 	13906 	 LAYER MET10EHVID 	 13906 

// tfgdsmap 9070;0 metal10;uhvid
LAYER MAP 54	DATATYPE 83 	13907 	 LAYER MET10UHVID 	 13907 

// tfgdsmap 9144;0 metal10;fillGuide
LAYER MAP 54	DATATYPE 84 	13908 	 LAYER MET10FILLGUIDE 	 13908 

// tfgdsmap 9145;0 metal10;fillCut
LAYER MAP 54	DATATYPE 85 	13909 	 LAYER MET10FILLCUT 	 13909 

// tfgdsmap 6996;0 metal10;fillBlockage
LAYER MAP 54	DATATYPE 93 	13917 	 LAYER METB10FILLKOR 	 13917 

// tfgdsmap 3203;0 metal10;metroCell
LAYER MAP 54	DATATYPE 96 	13920 	 LAYER METAL10METROCELL 	 13920 

// tfgdsmap 2565;0 metal10;tsdrRegion
LAYER MAP 54	DATATYPE 98 	13922 	 LAYER METAL10TSDRREGION 	 13922 

// tfgdsmap 2566;0 metal10;tsdr2sdr
LAYER MAP 54	DATATYPE 99 	13923 	 LAYER METAL10TSDR2SDR 	 13923 

// tfgdsmap 8478;0 metal10;eco
LAYER MAP 54	DATATYPE 101 	13925 	 LAYER METB10ECOID 	 13925 

// tfgdsmap 11377;0 metal10;haloID
LAYER MAP 54	DATATYPE 106 	13930 	 LAYER METAL10HALOID 	 13930 

// tfgdsmap 2226;0 metal10;devtermID1
LAYER MAP 54	DATATYPE 110 	13934 	 LAYER MET10TERMID1 	 13934 

// tfgdsmap 2567;0 metal10;g1pitchID
LAYER MAP 54	DATATYPE 114 	13938 	 LAYER METAL10G1PITCHID 	 13938 

// tfgdsmap 2568;0 metal10;g2pitchID
LAYER MAP 54	DATATYPE 115 	13939 	 LAYER METAL10G2PITCHID 	 13939 

// tfgdsmap 2569;0 metal10;g3pitchID
LAYER MAP 54	DATATYPE 116 	13940 	 LAYER METAL10G3PITCHID 	 13940 

// tfgdsmap 2570;0 metal10;g4pitchID
LAYER MAP 54	DATATYPE 117 	13941 	 LAYER METAL10G4PITCHID 	 13941 

// tfgdsmap 2571;0 metal10;g5pitchID
LAYER MAP 54	DATATYPE 118 	13942 	 LAYER METAL10G5PITCHID 	 13942 

// tfgdsmap 2908;0 metal10;g6pitchID
LAYER MAP 54	DATATYPE 119 	13943 	 LAYER METAL10G6PITCHID 	 13943 

// tfgdsmap 2227;0 metal10;devtermID2
LAYER MAP 54	DATATYPE 121 	13945 	 LAYER MET10TERMID2 	 13945 

// tfgdsmap 2228;0 metal10;devtermID3
LAYER MAP 54	DATATYPE 122 	13946 	 LAYER MET10TERMID3 	 13946 

// tfgdsmap 2229;0 metal10;devtermID4
LAYER MAP 54	DATATYPE 123 	13947 	 LAYER MET10TERMID4 	 13947 

// tfgdsmap 1470;0 metal10;STD
LAYER MAP 54	DATATYPE 130 	13954 	 LAYER METAL10STD 	 13954 

// tfgdsmap 1471;0 metal10;TARG1
LAYER MAP 54	DATATYPE 131 	13955 	 LAYER METAL10TARG1 	 13955 

// tfgdsmap 1472;0 metal10;TARG2
LAYER MAP 54	DATATYPE 132 	13956 	 LAYER METAL10TARG2 	 13956 

// tfgdsmap 1473;0 metal10;TARG3
LAYER MAP 54	DATATYPE 133 	13957 	 LAYER METAL10TARG3 	 13957 

// tfgdsmap 1901;0 metal10;backBone
LAYER MAP 54	DATATYPE 135 	13959 	 LAYER M10BID 	 13959 

// tfgdsmap 2909;0 metal10;g7pitchID
LAYER MAP 54	DATATYPE 138 	13962 	 LAYER METAL10G7PITCHID 	 13962 

// tfgdsmap 3658;0 metal10;noFDR
LAYER MAP 54	DATATYPE 150 	13974 	 LAYER METAL10NOFDR 	 13974 

// tfgdsmap 3204;0 metal10;g8pitchID
LAYER MAP 54	DATATYPE 170 	13994 	 LAYER METAL10G8PITCHID 	 13994 

// tfgdsmap 3205;0 metal10;g9pitchID
LAYER MAP 54	DATATYPE 171 	13995 	 LAYER METAL10G9PITCHID 	 13995 

// tfgdsmap 3206;0 metal10;g10pitchID
LAYER MAP 54	DATATYPE 172 	13996 	 LAYER METAL10G10PITCHID 	 13996 

// tfgdsmap 3971;0 metal10;fillerIgnore
LAYER MAP 54	DATATYPE 226 	14050 	 LAYER M10FILLERIGNORE 	 14050 

// tfgdsmap 3999;0 metal10;fillerExtend
LAYER MAP 54	DATATYPE 227 	14051 	 LAYER M10FILLEREXTND 	 14051 

// tfgdsmap 8005;0 metal10;rcStop
LAYER MAP 54	DATATYPE 239 	14063 	 LAYER MET10RCSTOP 	 14063 

// tfgdsmap 9007;0 metal10;rcStart
LAYER MAP 54	DATATYPE 240 	14064 	 LAYER MET10RCSTART 	 14064 

// tfgdsmap 9033;0 metal10;altSwitchID
LAYER MAP 54	DATATYPE 241 	14065 	 LAYER MET10ALTSWITCHID 	 14065 

// tfgdsmap 10214;0 metal10;switchID
LAYER MAP 54	DATATYPE 242 	14066 	 LAYER MET10SWITCHID 	 14066 

// tfgdsmap 10229;0 metal10;aliasID
LAYER MAP 54	DATATYPE 243 	14067 	 LAYER MET10ALIASID 	 14067 

// tfgdsmap 4043;0 metal10;dummyFill
LAYER MAP 54	DATATYPE 250 	14074 	 LAYER METAL10DUMMYFILL 	 14074 

// tfgdsmap 7645;0 metal10;actFill
LAYER MAP 54	DATATYPE 251 	14075 	 LAYER METB10ACTFILL 	 14075 

// tfgdsmap 6239;0 metal10;trFill
LAYER MAP 54	DATATYPE 252 	14076 	 LAYER METAL10TRFILL 	 14076 

// tfgdsmap 5312;0 metal10;usr1
LAYER MAP 54	DATATYPE 255 	14079 	 LAYER USER54 	 14079 

// tfgdsmap 1225;0 metal0;maskDrawing
LAYER MAP 55	DATATYPE 0 	14080 	 LAYER METAL0DRAWN 	 14080 

// tfgdsmap 1226;0 metal0;keepout
LAYER MAP 55	DATATYPE 1 	14081 	 LAYER METAL0KOR 	 14081 

// tfgdsmap 1227;0 metal0;portDrawing
LAYER MAP 55	DATATYPE 2 	14082 	 LAYER MET0PORT 	 14082 

// tfgdsmap 1228;0 metal0;zoneDrawing
LAYER MAP 55	DATATYPE 3 	14083 	 LAYER MET0ZONE 	 14083 

// tfgdsmap 1229;0 metal0;resDrawing
LAYER MAP 55	DATATYPE 4 	14084 	 LAYER MET0RESID 	 14084 

// tfgdsmap 1151;0 metal0;BCIDblockage
LAYER MAP 55	DATATYPE 6 	14086 	 LAYER MET0BCIDKOR 	 14086 

// tfgdsmap 2830;0 metal0;phantom
LAYER MAP 55	DATATYPE 11 	14091 	 LAYER METAL0P 	 14091 

// tfgdsmap 4973;0 metal0;TccIDBitCell
LAYER MAP 55	DATATYPE 13 	14093 	 LAYER METB0TCCIDBITCELL 	 14093 

// tfgdsmap 2328;0 PRlm0pin;APRannotation
LAYER MAP 55	DATATYPE 16 	14096 	 LAYER PRLM0PIN 	 14096 

// tfgdsmap 2329;0 PRrm0pin;APRannotation
LAYER MAP 55	DATATYPE 17 	14097 	 LAYER PRRM0PIN 	 14097 

// tfgdsmap 1231;0 metal0;frameDrawing
LAYER MAP 55	DATATYPE 19 	14099 	 LAYER MET0FRAME 	 14099 

// tfgdsmap 7853;0 metal0;critical
LAYER MAP 55	DATATYPE 21 	14101 	 LAYER METAL0CRITICALID 	 14101 

// tfgdsmap 1232;0 metal0;dummyDrawing
LAYER MAP 55	DATATYPE 33 	14113 	 LAYER METAL0DUMMYID 	 14113 

// tfgdsmap 2979;0 metal0;densityID
LAYER MAP 55	DATATYPE 36 	14116 	 LAYER METAL0DENID 	 14116 

// tfgdsmap 1234;0 metal0;DoNotProteus
LAYER MAP 55	DATATYPE 37 	14117 	 LAYER METAL0DNP 	 14117 

// tfgdsmap 1235;0 metal0;needTermCells
LAYER MAP 55	DATATYPE 40 	14120 	 LAYER M0NEEDTERMCELLS 	 14120 

// tfgdsmap 1236;0 metal0;keepAwayTermCells
LAYER MAP 55	DATATYPE 45 	14125 	 LAYER M0KEEPAWAYTERMCELLS 	 14125 

// tfgdsmap 10585;0 metal0;nfmExclude
LAYER MAP 55	DATATYPE 46 	14126 	 LAYER MET0NFMEXCLUDE 	 14126 

// tfgdsmap 1237;0 metal0;keepGenAway
LAYER MAP 55	DATATYPE 51 	14131 	 LAYER METAL0KGA 	 14131 

// tfgdsmap 1238;0 metal0;FeatureUnderTest
LAYER MAP 55	DATATYPE 52 	14132 	 LAYER METAL0FUT 	 14132 

// tfgdsmap 1239;0 metal0;optmaskDraw
LAYER MAP 55	DATATYPE 55 	14135 	 LAYER MET0OPT 	 14135 

// tfgdsmap 6910;0 metal0;allowOTC
LAYER MAP 55	DATATYPE 58 	14138 	 LAYER METB0ALLOWOTC 	 14138 

// tfgdsmap 2795;0 metal0;fillerID
LAYER MAP 55	DATATYPE 65 	14145 	 LAYER METAL0FILLID 	 14145 

// tfgdsmap 3207;0 metal0;grating
LAYER MAP 55	DATATYPE 70 	14150 	 LAYER METAL0GRATING 	 14150 

// tfgdsmap 3208;0 metal0;gratingFr
LAYER MAP 55	DATATYPE 71 	14151 	 LAYER METAL0GRATINGFRAME 	 14151 

// tfgdsmap 10882;0 metal0;SRAFplus
LAYER MAP 55	DATATYPE 72 	14152 	 LAYER METB0SRAFPLUS 	 14152 

// tfgdsmap 11113;0 metal0;SRAFminus
LAYER MAP 55	DATATYPE 73 	14153 	 LAYER METB0SRAFMINUS 	 14153 

// tfgdsmap 3209;0 metal0;plug
LAYER MAP 55	DATATYPE 74 	14154 	 LAYER METAL0PLUG 	 14154 

// tfgdsmap 3210;0 metal0;plugFr
LAYER MAP 55	DATATYPE 75 	14155 	 LAYER METAL0PLUGFRAME 	 14155 

// tfgdsmap 6695;0 metal0;SDC
LAYER MAP 55	DATATYPE 76 	14156 	 LAYER METAL0SDC 	 14156 

// tfgdsmap 9071;0 metal0;hvid
LAYER MAP 55	DATATYPE 81 	14161 	 LAYER MET0HVID 	 14161 

// tfgdsmap 9072;0 metal0;ehvid
LAYER MAP 55	DATATYPE 82 	14162 	 LAYER MET0EHVID 	 14162 

// tfgdsmap 9073;0 metal0;uhvid
LAYER MAP 55	DATATYPE 83 	14163 	 LAYER MET0UHVID 	 14163 

// tfgdsmap 9104;0 metal0;fillGuide
LAYER MAP 55	DATATYPE 84 	14164 	 LAYER MET0FILLGUIDE 	 14164 

// tfgdsmap 9105;0 metal0;fillCut
LAYER MAP 55	DATATYPE 85 	14165 	 LAYER MET0FILLCUT 	 14165 

// tfgdsmap 6997;0 metal0;fillBlockage
LAYER MAP 55	DATATYPE 93 	14173 	 LAYER METB0FILLKOR 	 14173 

// tfgdsmap 3211;0 metal0;metroCell
LAYER MAP 55	DATATYPE 96 	14176 	 LAYER METAL0METROCELL 	 14176 

// tfgdsmap 2572;0 metal0;tsdrRegion
LAYER MAP 55	DATATYPE 98 	14178 	 LAYER METAL0TSDRREGION 	 14178 

// tfgdsmap 2573;0 metal0;tsdr2sdr
LAYER MAP 55	DATATYPE 99 	14179 	 LAYER METAL0TSDR2SDR 	 14179 

// tfgdsmap 8468;0 metal0;eco
LAYER MAP 55	DATATYPE 101 	14181 	 LAYER METB0ECOID 	 14181 

// tfgdsmap 11378;0 metal0;haloID
LAYER MAP 55	DATATYPE 106 	14186 	 LAYER METAL0HALOID 	 14186 

// tfgdsmap 2254;0 metal0;devtermID1
LAYER MAP 55	DATATYPE 110 	14190 	 LAYER MET0TERMID1 	 14190 

// tfgdsmap 2574;0 metal0;g1pitchID
LAYER MAP 55	DATATYPE 114 	14194 	 LAYER METAL0G1PITCHID 	 14194 

// tfgdsmap 2575;0 metal0;g2pitchID
LAYER MAP 55	DATATYPE 115 	14195 	 LAYER METAL0G2PITCHID 	 14195 

// tfgdsmap 2576;0 metal0;g3pitchID
LAYER MAP 55	DATATYPE 116 	14196 	 LAYER METAL0G3PITCHID 	 14196 

// tfgdsmap 2577;0 metal0;g4pitchID
LAYER MAP 55	DATATYPE 117 	14197 	 LAYER METAL0G4PITCHID 	 14197 

// tfgdsmap 2578;0 metal0;g5pitchID
LAYER MAP 55	DATATYPE 118 	14198 	 LAYER METAL0G5PITCHID 	 14198 

// tfgdsmap 2910;0 metal0;g6pitchID
LAYER MAP 55	DATATYPE 119 	14199 	 LAYER METAL0G6PITCHID 	 14199 

// tfgdsmap 2255;0 metal0;devtermID2
LAYER MAP 55	DATATYPE 121 	14201 	 LAYER MET0TERMID2 	 14201 

// tfgdsmap 2256;0 metal0;devtermID3
LAYER MAP 55	DATATYPE 122 	14202 	 LAYER MET0TERMID3 	 14202 

// tfgdsmap 2257;0 metal0;devtermID4
LAYER MAP 55	DATATYPE 123 	14203 	 LAYER MET0TERMID4 	 14203 

// tfgdsmap 1669;0 metal0;STD
LAYER MAP 55	DATATYPE 130 	14210 	 LAYER MET0STD 	 14210 

// tfgdsmap 1670;0 metal0;TARG1
LAYER MAP 55	DATATYPE 131 	14211 	 LAYER MET0TARG1 	 14211 

// tfgdsmap 1671;0 metal0;TARG2
LAYER MAP 55	DATATYPE 132 	14212 	 LAYER MET0TARG2 	 14212 

// tfgdsmap 1672;0 metal0;TARG3
LAYER MAP 55	DATATYPE 133 	14213 	 LAYER MET0TARG3 	 14213 

// tfgdsmap 2579;0 metal0;backBone
LAYER MAP 55	DATATYPE 135 	14215 	 LAYER M0BID 	 14215 

// tfgdsmap 2911;0 metal0;g7pitchID
LAYER MAP 55	DATATYPE 138 	14218 	 LAYER METAL0G7PITCHID 	 14218 

// tfgdsmap 3659;0 metal0;noFDR
LAYER MAP 55	DATATYPE 150 	14230 	 LAYER MET0NOFDR 	 14230 

// tfgdsmap 3212;0 metal0;g8pitchID
LAYER MAP 55	DATATYPE 170 	14250 	 LAYER METAL0G8PITCHID 	 14250 

// tfgdsmap 3213;0 metal0;g9pitchID
LAYER MAP 55	DATATYPE 171 	14251 	 LAYER METAL0G9PITCHID 	 14251 

// tfgdsmap 3214;0 metal0;g10pitchID
LAYER MAP 55	DATATYPE 172 	14252 	 LAYER METAL0G10PITCHID 	 14252 

// tfgdsmap 3990;0 metal0;fillerIgnore
LAYER MAP 55	DATATYPE 226 	14306 	 LAYER M0FILLERIGNORE 	 14306 

// tfgdsmap 3989;0 metal0;fillerExtend
LAYER MAP 55	DATATYPE 227 	14307 	 LAYER M0FILLEREXTND 	 14307 

// tfgdsmap 11300;0 metal0;noOPCDFM
LAYER MAP 55	DATATYPE 237 	14317 	 LAYER METB0NOOPCDFM 	 14317 

// tfgdsmap 8006;0 metal0;rcStop
LAYER MAP 55	DATATYPE 239 	14319 	 LAYER MET0RCSTOP 	 14319 

// tfgdsmap 9008;0 metal0;rcStart
LAYER MAP 55	DATATYPE 240 	14320 	 LAYER MET0RCSTART 	 14320 

// tfgdsmap 9034;0 metal0;altSwitchID
LAYER MAP 55	DATATYPE 241 	14321 	 LAYER MET0ALTSWITCHID 	 14321 

// tfgdsmap 10215;0 metal0;switchID
LAYER MAP 55	DATATYPE 242 	14322 	 LAYER MET0SWITCHID 	 14322 

// tfgdsmap 10230;0 metal0;aliasID
LAYER MAP 55	DATATYPE 243 	14323 	 LAYER MET0ALIASID 	 14323 

// tfgdsmap 4044;0 metal0;dummyFill
LAYER MAP 55	DATATYPE 250 	14330 	 LAYER METAL0DUMMYFILL 	 14330 

// tfgdsmap 7646;0 metal0;actFill
LAYER MAP 55	DATATYPE 251 	14331 	 LAYER METB0ACTFILL 	 14331 

// tfgdsmap 6240;0 metal0;trFill
LAYER MAP 55	DATATYPE 252 	14332 	 LAYER METAL0TRFILL 	 14332 

// tfgdsmap 5313;0 metal0;usr1
LAYER MAP 55	DATATYPE 255 	14335 	 LAYER USER55 	 14335 

// tfgdsmap 2258;0 via0;maskDrawing
LAYER MAP 56	DATATYPE 0 	14336 	 LAYER VIA0DRAWN 	 14336 

// tfgdsmap 2259;0 via0;keepout
LAYER MAP 56	DATATYPE 1 	14337 	 LAYER VIA0KOR 	 14337 

// tfgdsmap 2260;0 via0;zoneDrawing
LAYER MAP 56	DATATYPE 3 	14339 	 LAYER VIA0ZONE 	 14339 

// tfgdsmap 2261;0 via0;AlignMarkID
LAYER MAP 56	DATATYPE 5 	14341 	 LAYER VIA0ALIGNMARK 	 14341 

// tfgdsmap 2263;0 via0;APRannotation
LAYER MAP 56	DATATYPE 8 	14344 	 LAYER VIA0VIRTUAL 	 14344 

// tfgdsmap 4974;0 via0;TccIDBitCell
LAYER MAP 56	DATATYPE 13 	14349 	 LAYER VIA0TCCIDBITCELL 	 14349 

// tfgdsmap 2264;0 via0;toSynDrawing
LAYER MAP 56	DATATYPE 18 	14354 	 LAYER TRENCHVIA0_ID 	 14354 

// tfgdsmap 2265;0 via0;frameDrawing
LAYER MAP 56	DATATYPE 19 	14355 	 LAYER VIA0FRAME 	 14355 

// tfgdsmap 7854;0 via0;critical
LAYER MAP 56	DATATYPE 21 	14357 	 LAYER VIA0CRITICALID 	 14357 

// tfgdsmap 489;0 via0;dummyDrawing
LAYER MAP 56	DATATYPE 33 	14369 	 LAYER VIA0DUMMYID 	 14369 

// tfgdsmap 2266;0 via0;noopc
LAYER MAP 56	DATATYPE 34 	14370 	 LAYER VIA0NOOPC 	 14370 

// tfgdsmap 2980;0 via0;densityID
LAYER MAP 56	DATATYPE 36 	14372 	 LAYER VIA0DENID 	 14372 

// tfgdsmap 2267;0 via0;DoNotProteus
LAYER MAP 56	DATATYPE 37 	14373 	 LAYER VIA0DNP 	 14373 

// tfgdsmap 10586;0 via0;nfmExclude
LAYER MAP 56	DATATYPE 46 	14382 	 LAYER VIA0NFMEXCLUDE 	 14382 

// tfgdsmap 2268;0 via0;keepGenAway
LAYER MAP 56	DATATYPE 51 	14387 	 LAYER VIA0KGA 	 14387 

// tfgdsmap 2269;0 via0;FeatureUnderTest
LAYER MAP 56	DATATYPE 52 	14388 	 LAYER VIA0FUT 	 14388 

// tfgdsmap 2270;0 via0;optmaskDraw
LAYER MAP 56	DATATYPE 55 	14391 	 LAYER VIA0OPT 	 14391 

// tfgdsmap 6898;0 via0;allowOTC
LAYER MAP 56	DATATYPE 58 	14394 	 LAYER VIA0ALLOWOTC 	 14394 

// tfgdsmap 2271;0 via0;WingID
LAYER MAP 56	DATATYPE 60 	14396 	 LAYER VIA0WING 	 14396 

// tfgdsmap 2272;0 via0;NoWingID
LAYER MAP 56	DATATYPE 61 	14397 	 LAYER VIA0NOWING 	 14397 

// tfgdsmap 2273;0 via0;fillerID
LAYER MAP 56	DATATYPE 65 	14401 	 LAYER VIA0FILLID 	 14401 

// tfgdsmap 2274;0 via0;phase
LAYER MAP 56	DATATYPE 66 	14402 	 LAYER VIA0PHASE 	 14402 

// tfgdsmap 2275;0 via0;chrome
LAYER MAP 56	DATATYPE 67 	14403 	 LAYER VIA0CHROME 	 14403 

// tfgdsmap 10883;0 via0;SRAFplus
LAYER MAP 56	DATATYPE 72 	14408 	 LAYER VIA0SRAFPLUS 	 14408 

// tfgdsmap 11114;0 via0;SRAFminus
LAYER MAP 56	DATATYPE 73 	14409 	 LAYER VIA0SRAFMINUS 	 14409 

// tfgdsmap 6696;0 via0;SDC
LAYER MAP 56	DATATYPE 76 	14412 	 LAYER VIA0SDC 	 14412 

// tfgdsmap 6998;0 via0;fillBlockage
LAYER MAP 56	DATATYPE 93 	14429 	 LAYER VIA0FILLKOR 	 14429 

// tfgdsmap 3215;0 via0;metroCell
LAYER MAP 56	DATATYPE 96 	14432 	 LAYER VIA0METROCELL 	 14432 

// tfgdsmap 2580;0 via0;tsdrRegion
LAYER MAP 56	DATATYPE 98 	14434 	 LAYER VIA0TSDRREGION 	 14434 

// tfgdsmap 2581;0 via0;tsdr2sdr
LAYER MAP 56	DATATYPE 99 	14435 	 LAYER VIA0TSDR2SDR 	 14435 

// tfgdsmap 2582;0 via0;g1pitchID
LAYER MAP 56	DATATYPE 114 	14450 	 LAYER VIA0G1PITCHID 	 14450 

// tfgdsmap 2583;0 via0;g2pitchID
LAYER MAP 56	DATATYPE 115 	14451 	 LAYER VIA0G2PITCHID 	 14451 

// tfgdsmap 2584;0 via0;g3pitchID
LAYER MAP 56	DATATYPE 116 	14452 	 LAYER VIA0G3PITCHID 	 14452 

// tfgdsmap 2585;0 via0;g4pitchID
LAYER MAP 56	DATATYPE 117 	14453 	 LAYER VIA0G4PITCHID 	 14453 

// tfgdsmap 2586;0 via0;g5pitchID
LAYER MAP 56	DATATYPE 118 	14454 	 LAYER VIA0G5PITCHID 	 14454 

// tfgdsmap 2912;0 via0;g6pitchID
LAYER MAP 56	DATATYPE 119 	14455 	 LAYER VIA0G6PITCHID 	 14455 

// tfgdsmap 2276;0 via0;STD
LAYER MAP 56	DATATYPE 130 	14466 	 LAYER VIA0STD 	 14466 

// tfgdsmap 2277;0 via0;TARG1
LAYER MAP 56	DATATYPE 131 	14467 	 LAYER VIA0TARG1 	 14467 

// tfgdsmap 2278;0 via0;TARG2
LAYER MAP 56	DATATYPE 132 	14468 	 LAYER VIA0TARG2 	 14468 

// tfgdsmap 2279;0 via0;TARG3
LAYER MAP 56	DATATYPE 133 	14469 	 LAYER VIA0TARG3 	 14469 

// tfgdsmap 2913;0 via0;g7pitchID
LAYER MAP 56	DATATYPE 138 	14474 	 LAYER VIA0G7PITCHID 	 14474 

// tfgdsmap 3660;0 via0;noFDR
LAYER MAP 56	DATATYPE 150 	14486 	 LAYER VIA0NOFDR 	 14486 

// tfgdsmap 3216;0 via0;cplpi
LAYER MAP 56	DATATYPE 168 	14504 	 LAYER VIA0CPLPI 	 14504 

// tfgdsmap 3217;0 via0;cplcr
LAYER MAP 56	DATATYPE 169 	14505 	 LAYER VIA0CPLCR 	 14505 

// tfgdsmap 3218;0 via0;g8pitchID
LAYER MAP 56	DATATYPE 170 	14506 	 LAYER VIA0G8PITCHID 	 14506 

// tfgdsmap 3219;0 via0;g9pitchID
LAYER MAP 56	DATATYPE 171 	14507 	 LAYER VIA0G9PITCHID 	 14507 

// tfgdsmap 3220;0 via0;g10pitchID
LAYER MAP 56	DATATYPE 172 	14508 	 LAYER VIA0G10PITCHID 	 14508 

// tfgdsmap 4003;0 via0;fillerIgnore
LAYER MAP 56	DATATYPE 226 	14562 	 LAYER V0NFILLERIGNORE 	 14562 

// tfgdsmap 10122;0 via0;altSwitchID
LAYER MAP 56	DATATYPE 241 	14577 	 LAYER VIA0ALTSWITCHID 	 14577 

// tfgdsmap 10097;0 via0;switchID
LAYER MAP 56	DATATYPE 242 	14578 	 LAYER VIA0SWITCHID 	 14578 

// tfgdsmap 4045;0 via0;dummyFill
LAYER MAP 56	DATATYPE 250 	14586 	 LAYER VIA0DUMMYFILL 	 14586 

// tfgdsmap 7647;0 via0;actFill
LAYER MAP 56	DATATYPE 251 	14587 	 LAYER VIA0ACTFILL 	 14587 

// tfgdsmap 6241;0 via0;trFill
LAYER MAP 56	DATATYPE 252 	14588 	 LAYER VIA0TRFILL 	 14588 

// tfgdsmap 5314;0 via0;usr1
LAYER MAP 56	DATATYPE 255 	14591 	 LAYER USER56 	 14591 

// tfgdsmap 2351;0 via11;maskDrawing
LAYER MAP 57	DATATYPE 0 	14592 	 LAYER VIA11DRAWN 	 14592 

// tfgdsmap 2352;0 via11;keepout
LAYER MAP 57	DATATYPE 1 	14593 	 LAYER VIA11KOR 	 14593 

// tfgdsmap 2353;0 via11;zoneDrawing
LAYER MAP 57	DATATYPE 3 	14595 	 LAYER VIA11ZONE 	 14595 

// tfgdsmap 2354;0 via11;AlignMarkID
LAYER MAP 57	DATATYPE 5 	14597 	 LAYER V11ALIGNMARK 	 14597 

// tfgdsmap 271;0 via11;toSynDrawing
LAYER MAP 57	DATATYPE 18 	14610 	 LAYER TRENCHVIA11_ID 	 14610 

// tfgdsmap 2355;0 via11;frameDrawing
LAYER MAP 57	DATATYPE 19 	14611 	 LAYER VIA11FRAME 	 14611 

// tfgdsmap 7855;0 via11;critical
LAYER MAP 57	DATATYPE 21 	14613 	 LAYER VIA11CRITICALID 	 14613 

// tfgdsmap 501;0 via11;dummyDrawing
LAYER MAP 57	DATATYPE 33 	14625 	 LAYER VIA11DUMMYID 	 14625 

// tfgdsmap 2356;0 via11;noopc
LAYER MAP 57	DATATYPE 34 	14626 	 LAYER VIA11NOOPC 	 14626 

// tfgdsmap 2981;0 via11;densityID
LAYER MAP 57	DATATYPE 36 	14628 	 LAYER VIA11DENID 	 14628 

// tfgdsmap 2357;0 via11;DoNotProteus
LAYER MAP 57	DATATYPE 37 	14629 	 LAYER VIA11DNP 	 14629 

// tfgdsmap 10587;0 via11;nfmExclude
LAYER MAP 57	DATATYPE 46 	14638 	 LAYER VIA11NFMEXCLUDE 	 14638 

// tfgdsmap 2350;0 via11;keepGenAway
LAYER MAP 57	DATATYPE 51 	14643 	 LAYER VIA11KGA 	 14643 

// tfgdsmap 2358;0 via11;FeatureUnderTest
LAYER MAP 57	DATATYPE 52 	14644 	 LAYER VIA11FUT 	 14644 

// tfgdsmap 6899;0 via11;allowOTC
LAYER MAP 57	DATATYPE 58 	14650 	 LAYER VIA11ALLOWOTC 	 14650 

// tfgdsmap 2360;0 via11;WingID
LAYER MAP 57	DATATYPE 60 	14652 	 LAYER VA11WING 	 14652 

// tfgdsmap 2361;0 via11;NoWingID
LAYER MAP 57	DATATYPE 61 	14653 	 LAYER VA11NOWING 	 14653 

// tfgdsmap 2362;0 via11;fillerID
LAYER MAP 57	DATATYPE 65 	14657 	 LAYER VIA11FILLID 	 14657 

// tfgdsmap 2363;0 via11;phase
LAYER MAP 57	DATATYPE 66 	14658 	 LAYER VIA11PHASE 	 14658 

// tfgdsmap 2364;0 via11;chrome
LAYER MAP 57	DATATYPE 67 	14659 	 LAYER VIA11CHROME 	 14659 

// tfgdsmap 10884;0 via11;SRAFplus
LAYER MAP 57	DATATYPE 72 	14664 	 LAYER VIA11SRAFPLUS 	 14664 

// tfgdsmap 11115;0 via11;SRAFminus
LAYER MAP 57	DATATYPE 73 	14665 	 LAYER VIA11SRAFMINUS 	 14665 

// tfgdsmap 6697;0 via11;SDC
LAYER MAP 57	DATATYPE 76 	14668 	 LAYER VIA11SDC 	 14668 

// tfgdsmap 6999;0 via11;fillBlockage
LAYER MAP 57	DATATYPE 93 	14685 	 LAYER VIA11FILLKOR 	 14685 

// tfgdsmap 3221;0 via11;metroCell
LAYER MAP 57	DATATYPE 96 	14688 	 LAYER VIA11METROCELL 	 14688 

// tfgdsmap 2587;0 via11;tsdrRegion
LAYER MAP 57	DATATYPE 98 	14690 	 LAYER VIA11TSDRREGION 	 14690 

// tfgdsmap 2588;0 via11;tsdr2sdr
LAYER MAP 57	DATATYPE 99 	14691 	 LAYER VIA11TSDR2SDR 	 14691 

// tfgdsmap 2589;0 via11;g1pitchID
LAYER MAP 57	DATATYPE 114 	14706 	 LAYER VIA11G1PITCHID 	 14706 

// tfgdsmap 2590;0 via11;g2pitchID
LAYER MAP 57	DATATYPE 115 	14707 	 LAYER VIA11G2PITCHID 	 14707 

// tfgdsmap 2591;0 via11;g3pitchID
LAYER MAP 57	DATATYPE 116 	14708 	 LAYER VIA11G3PITCHID 	 14708 

// tfgdsmap 2592;0 via11;g4pitchID
LAYER MAP 57	DATATYPE 117 	14709 	 LAYER VIA11G4PITCHID 	 14709 

// tfgdsmap 2593;0 via11;g5pitchID
LAYER MAP 57	DATATYPE 118 	14710 	 LAYER VIA11G5PITCHID 	 14710 

// tfgdsmap 2914;0 via11;g6pitchID
LAYER MAP 57	DATATYPE 119 	14711 	 LAYER VIA11G6PITCHID 	 14711 

// tfgdsmap 2365;0 via11;STD
LAYER MAP 57	DATATYPE 130 	14722 	 LAYER VIA11STD 	 14722 

// tfgdsmap 2366;0 via11;TARG1
LAYER MAP 57	DATATYPE 131 	14723 	 LAYER VIA11TARG1 	 14723 

// tfgdsmap 2367;0 via11;TARG2
LAYER MAP 57	DATATYPE 132 	14724 	 LAYER VIA11TARG2 	 14724 

// tfgdsmap 2368;0 via11;TARG3
LAYER MAP 57	DATATYPE 133 	14725 	 LAYER VIA11TARG3 	 14725 

// tfgdsmap 2915;0 via11;g7pitchID
LAYER MAP 57	DATATYPE 138 	14730 	 LAYER VIA11G7PITCHID 	 14730 

// tfgdsmap 3661;0 via11;noFDR
LAYER MAP 57	DATATYPE 150 	14742 	 LAYER VIA11NOFDR 	 14742 

// tfgdsmap 3222;0 via11;cplpi
LAYER MAP 57	DATATYPE 168 	14760 	 LAYER VIA11CPLPI 	 14760 

// tfgdsmap 3223;0 via11;cplcr
LAYER MAP 57	DATATYPE 169 	14761 	 LAYER VIA11CPLCR 	 14761 

// tfgdsmap 3224;0 via11;g8pitchID
LAYER MAP 57	DATATYPE 170 	14762 	 LAYER VIA11G8PITCHID 	 14762 

// tfgdsmap 3225;0 via11;g9pitchID
LAYER MAP 57	DATATYPE 171 	14763 	 LAYER VIA11G9PITCHID 	 14763 

// tfgdsmap 3226;0 via11;g10pitchID
LAYER MAP 57	DATATYPE 172 	14764 	 LAYER VIA11G10PITCHID 	 14764 

// tfgdsmap 3974;0 via11;fillerIgnore
LAYER MAP 57	DATATYPE 226 	14818 	 LAYER V11FILLERIGNORE 	 14818 

// tfgdsmap 10123;0 via11;altSwitchID
LAYER MAP 57	DATATYPE 241 	14833 	 LAYER VIA11ALTSWITCHID 	 14833 

// tfgdsmap 10098;0 via11;switchID
LAYER MAP 57	DATATYPE 242 	14834 	 LAYER VIA11SWITCHID 	 14834 

// tfgdsmap 4046;0 via11;dummyFill
LAYER MAP 57	DATATYPE 250 	14842 	 LAYER VIA11DUMMYFILL 	 14842 

// tfgdsmap 7648;0 via11;actFill
LAYER MAP 57	DATATYPE 251 	14843 	 LAYER VIA11ACTFILL 	 14843 

// tfgdsmap 6242;0 via11;trFill
LAYER MAP 57	DATATYPE 252 	14844 	 LAYER VIA11TRFILL 	 14844 

// tfgdsmap 5315;0 via11;usr1
LAYER MAP 57	DATATYPE 255 	14847 	 LAYER USER57 	 14847 

// tfgdsmap 2330;0 metal11;maskDrawing
LAYER MAP 58	DATATYPE 0 	14848 	 LAYER METAL11DRAWN 	 14848 

// tfgdsmap 2331;0 metal11;keepout
LAYER MAP 58	DATATYPE 1 	14849 	 LAYER METAL11KOR 	 14849 

// tfgdsmap 2332;0 metal11;portDrawing
LAYER MAP 58	DATATYPE 2 	14850 	 LAYER MET11PORT 	 14850 

// tfgdsmap 2333;0 metal11;zoneDrawing
LAYER MAP 58	DATATYPE 3 	14851 	 LAYER MET11ZONE 	 14851 

// tfgdsmap 2334;0 metal11;resDrawing
LAYER MAP 58	DATATYPE 4 	14852 	 LAYER MET11RESID 	 14852 

// tfgdsmap 1175;0 metal11;BCIDblockage
LAYER MAP 58	DATATYPE 6 	14854 	 LAYER MET11BCIDKOR 	 14854 

// tfgdsmap 2831;0 metal11;phantom
LAYER MAP 58	DATATYPE 11 	14859 	 LAYER METAL11P 	 14859 

// tfgdsmap 2335;0 metal11;frameDrawing
LAYER MAP 58	DATATYPE 19 	14867 	 LAYER MET11FRAME 	 14867 

// tfgdsmap 7856;0 metal11;critical
LAYER MAP 58	DATATYPE 21 	14869 	 LAYER METAL11CRITICALID 	 14869 

// tfgdsmap 2336;0 metal11;inductorID
LAYER MAP 58	DATATYPE 30 	14878 	 LAYER METAL11IND 	 14878 

// tfgdsmap 2807;0 metal11;dummyDrawing
LAYER MAP 58	DATATYPE 33 	14881 	 LAYER METAL11DUMMYID 	 14881 

// tfgdsmap 2982;0 metal11;densityID
LAYER MAP 58	DATATYPE 36 	14884 	 LAYER METAL11DENID 	 14884 

// tfgdsmap 2337;0 metal11;DoNotProteus
LAYER MAP 58	DATATYPE 37 	14885 	 LAYER METAL11DNP 	 14885 

// tfgdsmap 10588;0 metal11;nfmExclude
LAYER MAP 58	DATATYPE 46 	14894 	 LAYER MET11NFMEXCLUDE 	 14894 

// tfgdsmap 2338;0 metal11;keepGenAway
LAYER MAP 58	DATATYPE 51 	14899 	 LAYER METAL11KGA 	 14899 

// tfgdsmap 2339;0 metal11;FeatureUnderTest
LAYER MAP 58	DATATYPE 52 	14900 	 LAYER METAL11FUT 	 14900 

// tfgdsmap 6911;0 metal11;allowOTC
LAYER MAP 58	DATATYPE 58 	14906 	 LAYER METB11ALLOWOTC 	 14906 

// tfgdsmap 2340;0 metal11;fillerID
LAYER MAP 58	DATATYPE 65 	14913 	 LAYER METAL11FILLID 	 14913 

// tfgdsmap 3227;0 metal11;grating
LAYER MAP 58	DATATYPE 70 	14918 	 LAYER METAL11GRATING 	 14918 

// tfgdsmap 3228;0 metal11;gratingFr
LAYER MAP 58	DATATYPE 71 	14919 	 LAYER METAL11GRATINGFRAME 	 14919 

// tfgdsmap 10885;0 metal11;SRAFplus
LAYER MAP 58	DATATYPE 72 	14920 	 LAYER METB11SRAFPLUS 	 14920 

// tfgdsmap 11116;0 metal11;SRAFminus
LAYER MAP 58	DATATYPE 73 	14921 	 LAYER METB11SRAFMINUS 	 14921 

// tfgdsmap 3229;0 metal11;plug
LAYER MAP 58	DATATYPE 74 	14922 	 LAYER METAL11PLUG 	 14922 

// tfgdsmap 3230;0 metal11;plugFr
LAYER MAP 58	DATATYPE 75 	14923 	 LAYER METAL11PLUGFRAME 	 14923 

// tfgdsmap 6698;0 metal11;SDC
LAYER MAP 58	DATATYPE 76 	14924 	 LAYER METAL11SDC 	 14924 

// tfgdsmap 9074;0 metal11;hvid
LAYER MAP 58	DATATYPE 81 	14929 	 LAYER MET11HVID 	 14929 

// tfgdsmap 9075;0 metal11;ehvid
LAYER MAP 58	DATATYPE 82 	14930 	 LAYER MET11EHVID 	 14930 

// tfgdsmap 9076;0 metal11;uhvid
LAYER MAP 58	DATATYPE 83 	14931 	 LAYER MET11UHVID 	 14931 

// tfgdsmap 9148;0 metal11;fillGuide
LAYER MAP 58	DATATYPE 84 	14932 	 LAYER MET11FILLGUIDE 	 14932 

// tfgdsmap 9149;0 metal11;fillCut
LAYER MAP 58	DATATYPE 85 	14933 	 LAYER MET11FILLCUT 	 14933 

// tfgdsmap 7000;0 metal11;fillBlockage
LAYER MAP 58	DATATYPE 93 	14941 	 LAYER METB11FILLKOR 	 14941 

// tfgdsmap 3231;0 metal11;metroCell
LAYER MAP 58	DATATYPE 96 	14944 	 LAYER METAL11METROCELL 	 14944 

// tfgdsmap 2594;0 metal11;tsdrRegion
LAYER MAP 58	DATATYPE 98 	14946 	 LAYER METAL11TSDRREGION 	 14946 

// tfgdsmap 2595;0 metal11;tsdr2sdr
LAYER MAP 58	DATATYPE 99 	14947 	 LAYER METAL11TSDR2SDR 	 14947 

// tfgdsmap 8479;0 metal11;eco
LAYER MAP 58	DATATYPE 101 	14949 	 LAYER METB11ECOID 	 14949 

// tfgdsmap 11379;0 metal11;haloID
LAYER MAP 58	DATATYPE 106 	14954 	 LAYER METAL11HALOID 	 14954 

// tfgdsmap 2341;0 metal11;devtermID1
LAYER MAP 58	DATATYPE 110 	14958 	 LAYER MET11TERMID1 	 14958 

// tfgdsmap 2596;0 metal11;g1pitchID
LAYER MAP 58	DATATYPE 114 	14962 	 LAYER METAL11G1PITCHID 	 14962 

// tfgdsmap 2597;0 metal11;g2pitchID
LAYER MAP 58	DATATYPE 115 	14963 	 LAYER METAL11G2PITCHID 	 14963 

// tfgdsmap 2598;0 metal11;g3pitchID
LAYER MAP 58	DATATYPE 116 	14964 	 LAYER METAL11G3PITCHID 	 14964 

// tfgdsmap 2599;0 metal11;g4pitchID
LAYER MAP 58	DATATYPE 117 	14965 	 LAYER METAL11G4PITCHID 	 14965 

// tfgdsmap 2600;0 metal11;g5pitchID
LAYER MAP 58	DATATYPE 118 	14966 	 LAYER METAL11G5PITCHID 	 14966 

// tfgdsmap 2916;0 metal11;g6pitchID
LAYER MAP 58	DATATYPE 119 	14967 	 LAYER METAL11G6PITCHID 	 14967 

// tfgdsmap 2342;0 metal11;devtermID2
LAYER MAP 58	DATATYPE 121 	14969 	 LAYER MET11TERMID2 	 14969 

// tfgdsmap 2343;0 metal11;devtermID3
LAYER MAP 58	DATATYPE 122 	14970 	 LAYER MET11TERMID3 	 14970 

// tfgdsmap 2344;0 metal11;devtermID4
LAYER MAP 58	DATATYPE 123 	14971 	 LAYER MET11TERMID4 	 14971 

// tfgdsmap 2345;0 metal11;STD
LAYER MAP 58	DATATYPE 130 	14978 	 LAYER METAL11STD 	 14978 

// tfgdsmap 2346;0 metal11;TARG1
LAYER MAP 58	DATATYPE 131 	14979 	 LAYER METAL11TARG1 	 14979 

// tfgdsmap 2347;0 metal11;TARG2
LAYER MAP 58	DATATYPE 132 	14980 	 LAYER METAL11TARG2 	 14980 

// tfgdsmap 2348;0 metal11;TARG3
LAYER MAP 58	DATATYPE 133 	14981 	 LAYER METAL11TARG3 	 14981 

// tfgdsmap 2349;0 metal11;backBone
LAYER MAP 58	DATATYPE 135 	14983 	 LAYER M11BID 	 14983 

// tfgdsmap 2917;0 metal11;g7pitchID
LAYER MAP 58	DATATYPE 138 	14986 	 LAYER METAL11G7PITCHID 	 14986 

// tfgdsmap 3662;0 metal11;noFDR
LAYER MAP 58	DATATYPE 150 	14998 	 LAYER METAL11NOFDR 	 14998 

// tfgdsmap 3232;0 metal11;g8pitchID
LAYER MAP 58	DATATYPE 170 	15018 	 LAYER METAL11G8PITCHID 	 15018 

// tfgdsmap 3233;0 metal11;g9pitchID
LAYER MAP 58	DATATYPE 171 	15019 	 LAYER METAL11G9PITCHID 	 15019 

// tfgdsmap 3234;0 metal11;g10pitchID
LAYER MAP 58	DATATYPE 172 	15020 	 LAYER METAL11G10PITCHID 	 15020 

// tfgdsmap 3973;0 metal11;fillerIgnore
LAYER MAP 58	DATATYPE 226 	15074 	 LAYER M11FILLERIGNORE 	 15074 

// tfgdsmap 4000;0 metal11;fillerExtend
LAYER MAP 58	DATATYPE 227 	15075 	 LAYER M11FILLEREXTND 	 15075 

// tfgdsmap 8007;0 metal11;rcStop
LAYER MAP 58	DATATYPE 239 	15087 	 LAYER MET11RCSTOP 	 15087 

// tfgdsmap 9009;0 metal11;rcStart
LAYER MAP 58	DATATYPE 240 	15088 	 LAYER MET11RCSTART 	 15088 

// tfgdsmap 9035;0 metal11;altSwitchID
LAYER MAP 58	DATATYPE 241 	15089 	 LAYER MET11ALTSWITCHID 	 15089 

// tfgdsmap 10216;0 metal11;switchID
LAYER MAP 58	DATATYPE 242 	15090 	 LAYER MET11SWITCHID 	 15090 

// tfgdsmap 10231;0 metal11;aliasID
LAYER MAP 58	DATATYPE 243 	15091 	 LAYER MET11ALIASID 	 15091 

// tfgdsmap 4047;0 metal11;dummyFill
LAYER MAP 58	DATATYPE 250 	15098 	 LAYER METAL11DUMMYFILL 	 15098 

// tfgdsmap 7649;0 metal11;actFill
LAYER MAP 58	DATATYPE 251 	15099 	 LAYER METB11ACTFILL 	 15099 

// tfgdsmap 6243;0 metal11;trFill
LAYER MAP 58	DATATYPE 252 	15100 	 LAYER METAL11TRFILL 	 15100 

// tfgdsmap 5316;0 metal11;usr1
LAYER MAP 58	DATATYPE 255 	15103 	 LAYER USER58 	 15103 

// tfgdsmap 8869;0 MV3;maskDrawing
LAYER MAP 59	DATATYPE 0 	15104 	 LAYER MV3DRAWN 	 15104 

// tfgdsmap 8870;0 MV3;keepout
LAYER MAP 59	DATATYPE 1 	15105 	 LAYER MV3KOR 	 15105 

// tfgdsmap 8871;0 MV3;zoneDrawing
LAYER MAP 59	DATATYPE 3 	15107 	 LAYER MV3ZONE 	 15107 

// tfgdsmap 8872;0 MV3;AlignMarkID
LAYER MAP 59	DATATYPE 5 	15109 	 LAYER MV3ALIGNMARK 	 15109 

// tfgdsmap 8874;0 MV3;APRannotation
LAYER MAP 59	DATATYPE 8 	15112 	 LAYER MV3VIRTUAL 	 15112 

// tfgdsmap 8875;0 MV3;toSynDrawing
LAYER MAP 59	DATATYPE 18 	15122 	 LAYER TRENCHMV3_ID 	 15122 

// tfgdsmap 8876;0 MV3;frameDrawing
LAYER MAP 59	DATATYPE 19 	15123 	 LAYER MV3FRAME 	 15123 

// tfgdsmap 8877;0 MV3;critical
LAYER MAP 59	DATATYPE 21 	15125 	 LAYER MV3CRITICALID 	 15125 

// tfgdsmap 8878;0 MV3;dummyDrawing
LAYER MAP 59	DATATYPE 33 	15137 	 LAYER MV3DUMMYID 	 15137 

// tfgdsmap 8879;0 MV3;noopc
LAYER MAP 59	DATATYPE 34 	15138 	 LAYER MV3NOOPC 	 15138 

// tfgdsmap 8880;0 MV3;densityID
LAYER MAP 59	DATATYPE 36 	15140 	 LAYER MV3DENID 	 15140 

// tfgdsmap 8881;0 MV3;DoNotProteus
LAYER MAP 59	DATATYPE 37 	15141 	 LAYER MV3DNP 	 15141 

// tfgdsmap 8882;0 MV3;keepGenAway
LAYER MAP 59	DATATYPE 51 	15155 	 LAYER MV3KGA 	 15155 

// tfgdsmap 8883;0 MV3;FeatureUnderTest
LAYER MAP 59	DATATYPE 52 	15156 	 LAYER MV3FUT 	 15156 

// tfgdsmap 8886;0 MV3;allowOTC
LAYER MAP 59	DATATYPE 58 	15162 	 LAYER MV3ALLOWOTC 	 15162 

// tfgdsmap 8887;0 MV3;WingID
LAYER MAP 59	DATATYPE 60 	15164 	 LAYER MV3WING 	 15164 

// tfgdsmap 8888;0 MV3;NoWingID
LAYER MAP 59	DATATYPE 61 	15165 	 LAYER MV3NOWING 	 15165 

// tfgdsmap 8889;0 MV3;fillerID
LAYER MAP 59	DATATYPE 65 	15169 	 LAYER MV3FILLID 	 15169 

// tfgdsmap 8890;0 MV3;phase
LAYER MAP 59	DATATYPE 66 	15170 	 LAYER MV3PHASE 	 15170 

// tfgdsmap 8891;0 MV3;chrome
LAYER MAP 59	DATATYPE 67 	15171 	 LAYER MV3CHROME 	 15171 

// tfgdsmap 10886;0 MV3;SRAFplus
LAYER MAP 59	DATATYPE 72 	15176 	 LAYER MV3SRAFPLUS 	 15176 

// tfgdsmap 11117;0 MV3;SRAFminus
LAYER MAP 59	DATATYPE 73 	15177 	 LAYER MV3SRAFMINUS 	 15177 

// tfgdsmap 8892;0 MV3;SDC
LAYER MAP 59	DATATYPE 76 	15180 	 LAYER MV3SDC 	 15180 

// tfgdsmap 8893;0 MV3;fillBlockage
LAYER MAP 59	DATATYPE 93 	15197 	 LAYER MV3FILLKOR 	 15197 

// tfgdsmap 8894;0 MV3;metroCell
LAYER MAP 59	DATATYPE 96 	15200 	 LAYER MV3METROCELL 	 15200 

// tfgdsmap 8895;0 MV3;tsdrRegion
LAYER MAP 59	DATATYPE 98 	15202 	 LAYER MV3TSDRREGION 	 15202 

// tfgdsmap 8896;0 MV3;tsdr2sdr
LAYER MAP 59	DATATYPE 99 	15203 	 LAYER MV3TSDR2SDR 	 15203 

// tfgdsmap 8897;0 MV3;g1pitchID
LAYER MAP 59	DATATYPE 114 	15218 	 LAYER MV3G1PITCHID 	 15218 

// tfgdsmap 8898;0 MV3;g2pitchID
LAYER MAP 59	DATATYPE 115 	15219 	 LAYER MV3G2PITCHID 	 15219 

// tfgdsmap 8899;0 MV3;g3pitchID
LAYER MAP 59	DATATYPE 116 	15220 	 LAYER MV3G3PITCHID 	 15220 

// tfgdsmap 8900;0 MV3;g4pitchID
LAYER MAP 59	DATATYPE 117 	15221 	 LAYER MV3G4PITCHID 	 15221 

// tfgdsmap 8901;0 MV3;g5pitchID
LAYER MAP 59	DATATYPE 118 	15222 	 LAYER MV3G5PITCHID 	 15222 

// tfgdsmap 8902;0 MV3;g6pitchID
LAYER MAP 59	DATATYPE 119 	15223 	 LAYER MV3G6PITCHID 	 15223 

// tfgdsmap 8903;0 MV3;STD
LAYER MAP 59	DATATYPE 130 	15234 	 LAYER MV3STD 	 15234 

// tfgdsmap 8904;0 MV3;TARG1
LAYER MAP 59	DATATYPE 131 	15235 	 LAYER MV3TARG1 	 15235 

// tfgdsmap 8905;0 MV3;TARG2
LAYER MAP 59	DATATYPE 132 	15236 	 LAYER MV3TARG2 	 15236 

// tfgdsmap 8906;0 MV3;TARG3
LAYER MAP 59	DATATYPE 133 	15237 	 LAYER MV3TARG3 	 15237 

// tfgdsmap 8907;0 MV3;g7pitchID
LAYER MAP 59	DATATYPE 138 	15242 	 LAYER MV3G7PITCHID 	 15242 

// tfgdsmap 8908;0 MV3;noFDR
LAYER MAP 59	DATATYPE 150 	15254 	 LAYER MV3NOFDR 	 15254 

// tfgdsmap 8909;0 MV3;cplpi
LAYER MAP 59	DATATYPE 168 	15272 	 LAYER MV3CPLPI 	 15272 

// tfgdsmap 8910;0 MV3;cplcr
LAYER MAP 59	DATATYPE 169 	15273 	 LAYER MV3CPLCR 	 15273 

// tfgdsmap 8911;0 MV3;g8pitchID
LAYER MAP 59	DATATYPE 170 	15274 	 LAYER MV3G8PITCHID 	 15274 

// tfgdsmap 8912;0 MV3;g9pitchID
LAYER MAP 59	DATATYPE 171 	15275 	 LAYER MV3G9PITCHID 	 15275 

// tfgdsmap 8913;0 MV3;g10pitchID
LAYER MAP 59	DATATYPE 172 	15276 	 LAYER MV3G10PITCHID 	 15276 

// tfgdsmap 8914;0 MV3;fillerIgnore
LAYER MAP 59	DATATYPE 226 	15330 	 LAYER MV3FILLERIGNORE 	 15330 

// tfgdsmap 8915;0 MV3;dummyFill
LAYER MAP 59	DATATYPE 250 	15354 	 LAYER MV3DUMMYFILL 	 15354 

// tfgdsmap 8916;0 MV3;actFill
LAYER MAP 59	DATATYPE 251 	15355 	 LAYER MV3ACTFILL 	 15355 

// tfgdsmap 8917;0 MV3;trFill
LAYER MAP 59	DATATYPE 252 	15356 	 LAYER MV3TRFILL 	 15356 

// tfgdsmap 8918;0 MV3;usr1
LAYER MAP 59	DATATYPE 255 	15359 	 LAYER USER59 	 15359 

// tfgdsmap 116;0 global;noopc
LAYER MAP 60	DATATYPE 0 	15360 	 LAYER NOPROT 	 15360 

// tfgdsmap 3235;0 global;noVSMEC
LAYER MAP 60	DATATYPE 3 	15363 	 LAYER NOVSMECID 	 15363 

// tfgdsmap 3311;0 global;noMEC
LAYER MAP 60	DATATYPE 4 	15364 	 LAYER NOMECID 	 15364 

// tfgdsmap 7436;0 global;PLRC
LAYER MAP 60	DATATYPE 95 	15455 	 LAYER GLOBALPLRC 	 15455 

// tfgdsmap 5317;0 global;usr1
LAYER MAP 60	DATATYPE 255 	15615 	 LAYER USER60 	 15615 

// tfgdsmap 4256;0 via12;maskDrawing
LAYER MAP 61	DATATYPE 0 	15616 	 LAYER VIA12DRAWN 	 15616 

// tfgdsmap 4257;0 via12;keepout
LAYER MAP 61	DATATYPE 1 	15617 	 LAYER VIA12KOR 	 15617 

// tfgdsmap 4258;0 via12;zoneDrawing
LAYER MAP 61	DATATYPE 3 	15619 	 LAYER VIA12ZONE 	 15619 

// tfgdsmap 4259;0 via12;AlignMarkID
LAYER MAP 61	DATATYPE 5 	15621 	 LAYER V12ALIGNMARK 	 15621 

// tfgdsmap 272;0 via12;toSynDrawing
LAYER MAP 61	DATATYPE 18 	15634 	 LAYER TRENCHVIA12_ID 	 15634 

// tfgdsmap 4261;0 via12;frameDrawing
LAYER MAP 61	DATATYPE 19 	15635 	 LAYER VIA12FRAME 	 15635 

// tfgdsmap 7858;0 via12;critical
LAYER MAP 61	DATATYPE 21 	15637 	 LAYER VIA12CRITICALID 	 15637 

// tfgdsmap 502;0 via12;dummyDrawing
LAYER MAP 61	DATATYPE 33 	15649 	 LAYER VIA12DUMMYID 	 15649 

// tfgdsmap 4262;0 via12;noopc
LAYER MAP 61	DATATYPE 34 	15650 	 LAYER VIA12NOOPC 	 15650 

// tfgdsmap 6504;0 via12;densityID
LAYER MAP 61	DATATYPE 36 	15652 	 LAYER VIA12DENID 	 15652 

// tfgdsmap 4263;0 via12;DoNotProteus
LAYER MAP 61	DATATYPE 37 	15653 	 LAYER VIA12DNP 	 15653 

// tfgdsmap 10589;0 via12;nfmExclude
LAYER MAP 61	DATATYPE 46 	15662 	 LAYER VIA12NFMEXCLUDE 	 15662 

// tfgdsmap 6506;0 via12;keepGenAway
LAYER MAP 61	DATATYPE 51 	15667 	 LAYER VIA12KGA 	 15667 

// tfgdsmap 4264;0 via12;FeatureUnderTest
LAYER MAP 61	DATATYPE 52 	15668 	 LAYER VIA12FUT 	 15668 

// tfgdsmap 6936;0 via12;allowOTC
LAYER MAP 61	DATATYPE 58 	15674 	 LAYER VIA12ALLOWOTC 	 15674 

// tfgdsmap 6607;0 via12;WingID
LAYER MAP 61	DATATYPE 60 	15676 	 LAYER VA12WING 	 15676 

// tfgdsmap 6507;0 via12;NoWingID
LAYER MAP 61	DATATYPE 61 	15677 	 LAYER VA12NOWING 	 15677 

// tfgdsmap 6508;0 via12;fillerID
LAYER MAP 61	DATATYPE 65 	15681 	 LAYER VIA12FILLID 	 15681 

// tfgdsmap 6509;0 via12;phase
LAYER MAP 61	DATATYPE 66 	15682 	 LAYER VIA12PHASE 	 15682 

// tfgdsmap 6510;0 via12;chrome
LAYER MAP 61	DATATYPE 67 	15683 	 LAYER VIA12CHROME 	 15683 

// tfgdsmap 10887;0 via12;SRAFplus
LAYER MAP 61	DATATYPE 72 	15688 	 LAYER VIA12SRAFPLUS 	 15688 

// tfgdsmap 11118;0 via12;SRAFminus
LAYER MAP 61	DATATYPE 73 	15689 	 LAYER VIA12SRAFMINUS 	 15689 

// tfgdsmap 6699;0 via12;SDC
LAYER MAP 61	DATATYPE 76 	15692 	 LAYER VIA12SDC 	 15692 

// tfgdsmap 7001;0 via12;fillBlockage
LAYER MAP 61	DATATYPE 93 	15709 	 LAYER VIA12FILLKOR 	 15709 

// tfgdsmap 6511;0 via12;metroCell
LAYER MAP 61	DATATYPE 96 	15712 	 LAYER VIA12METROCELL 	 15712 

// tfgdsmap 6512;0 via12;tsdrRegion
LAYER MAP 61	DATATYPE 98 	15714 	 LAYER VIA12TSDRREGION 	 15714 

// tfgdsmap 6513;0 via12;tsdr2sdr
LAYER MAP 61	DATATYPE 99 	15715 	 LAYER VIA12TSDR2SDR 	 15715 

// tfgdsmap 6514;0 via12;g1pitchID
LAYER MAP 61	DATATYPE 114 	15730 	 LAYER VIA12G1PITCHID 	 15730 

// tfgdsmap 6515;0 via12;g2pitchID
LAYER MAP 61	DATATYPE 115 	15731 	 LAYER VIA12G2PITCHID 	 15731 

// tfgdsmap 6516;0 via12;g3pitchID
LAYER MAP 61	DATATYPE 116 	15732 	 LAYER VIA12G3PITCHID 	 15732 

// tfgdsmap 6517;0 via12;g4pitchID
LAYER MAP 61	DATATYPE 117 	15733 	 LAYER VIA12G4PITCHID 	 15733 

// tfgdsmap 6518;0 via12;g5pitchID
LAYER MAP 61	DATATYPE 118 	15734 	 LAYER VIA12G5PITCHID 	 15734 

// tfgdsmap 6519;0 via12;g6pitchID
LAYER MAP 61	DATATYPE 119 	15735 	 LAYER VIA12G6PITCHID 	 15735 

// tfgdsmap 6520;0 via12;STD
LAYER MAP 61	DATATYPE 130 	15746 	 LAYER VIA12STD 	 15746 

// tfgdsmap 6521;0 via12;TARG1
LAYER MAP 61	DATATYPE 131 	15747 	 LAYER VIA12TARG1 	 15747 

// tfgdsmap 6522;0 via12;TARG2
LAYER MAP 61	DATATYPE 132 	15748 	 LAYER VIA12TARG2 	 15748 

// tfgdsmap 6523;0 via12;TARG3
LAYER MAP 61	DATATYPE 133 	15749 	 LAYER VIA12TARG3 	 15749 

// tfgdsmap 6524;0 via12;g7pitchID
LAYER MAP 61	DATATYPE 138 	15754 	 LAYER VIA12G7PITCHID 	 15754 

// tfgdsmap 6525;0 via12;noFDR
LAYER MAP 61	DATATYPE 150 	15766 	 LAYER VIA12NOFDR 	 15766 

// tfgdsmap 6526;0 via12;cplpi
LAYER MAP 61	DATATYPE 168 	15784 	 LAYER VIA12CPLPI 	 15784 

// tfgdsmap 6527;0 via12;cplcr
LAYER MAP 61	DATATYPE 169 	15785 	 LAYER VIA12CPLCR 	 15785 

// tfgdsmap 6528;0 via12;g8pitchID
LAYER MAP 61	DATATYPE 170 	15786 	 LAYER VIA12G8PITCHID 	 15786 

// tfgdsmap 6529;0 via12;g9pitchID
LAYER MAP 61	DATATYPE 171 	15787 	 LAYER VIA12G9PITCHID 	 15787 

// tfgdsmap 6530;0 via12;g10pitchID
LAYER MAP 61	DATATYPE 172 	15788 	 LAYER VIA12G10PITCHID 	 15788 

// tfgdsmap 6531;0 via12;fillerIgnore
LAYER MAP 61	DATATYPE 226 	15842 	 LAYER V12FILLERIGNORE 	 15842 

// tfgdsmap 10124;0 via12;altSwitchID
LAYER MAP 61	DATATYPE 241 	15857 	 LAYER VIA12ALTSWITCHID 	 15857 

// tfgdsmap 10099;0 via12;switchID
LAYER MAP 61	DATATYPE 242 	15858 	 LAYER VIA12SWITCHID 	 15858 

// tfgdsmap 4267;0 via12;dummyFill
LAYER MAP 61	DATATYPE 250 	15866 	 LAYER VIA12DUMMYFILL 	 15866 

// tfgdsmap 7651;0 via12;actFill
LAYER MAP 61	DATATYPE 251 	15867 	 LAYER VIA12ACTFILL 	 15867 

// tfgdsmap 6244;0 via12;trFill
LAYER MAP 61	DATATYPE 252 	15868 	 LAYER VIA12TRFILL 	 15868 

// tfgdsmap 6565;0 via12;usr1
LAYER MAP 61	DATATYPE 255 	15871 	 LAYER USER61 	 15871 

// tfgdsmap 4268;0 metal12;maskDrawing
LAYER MAP 62	DATATYPE 0 	15872 	 LAYER METAL12DRAWN 	 15872 

// tfgdsmap 4269;0 metal12;keepout
LAYER MAP 62	DATATYPE 1 	15873 	 LAYER METAL12KOR 	 15873 

// tfgdsmap 4270;0 metal12;portDrawing
LAYER MAP 62	DATATYPE 2 	15874 	 LAYER MET12PORT 	 15874 

// tfgdsmap 4271;0 metal12;zoneDrawing
LAYER MAP 62	DATATYPE 3 	15875 	 LAYER MET12ZONE 	 15875 

// tfgdsmap 4272;0 metal12;resDrawing
LAYER MAP 62	DATATYPE 4 	15876 	 LAYER MET12RESID 	 15876 

// tfgdsmap 6532;0 metal12;BCIDblockage
LAYER MAP 62	DATATYPE 6 	15878 	 LAYER MET12BCIDKOR 	 15878 

// tfgdsmap 6533;0 metal12;phantom
LAYER MAP 62	DATATYPE 11 	15883 	 LAYER METAL12P 	 15883 

// tfgdsmap 4274;0 metal12;frameDrawing
LAYER MAP 62	DATATYPE 19 	15891 	 LAYER METAL12FRAME 	 15891 

// tfgdsmap 7859;0 metal12;critical
LAYER MAP 62	DATATYPE 21 	15893 	 LAYER METAL12CRITICALID 	 15893 

// tfgdsmap 6534;0 metal12;inductorID
LAYER MAP 62	DATATYPE 30 	15902 	 LAYER METAL12IND 	 15902 

// tfgdsmap 4275;0 metal12;dummyDrawing
LAYER MAP 62	DATATYPE 33 	15905 	 LAYER METAL12DUMMYID 	 15905 

// tfgdsmap 6535;0 metal12;densityID
LAYER MAP 62	DATATYPE 36 	15908 	 LAYER METAL12DENID 	 15908 

// tfgdsmap 4277;0 metal12;DoNotProteus
LAYER MAP 62	DATATYPE 37 	15909 	 LAYER METAL12DNP 	 15909 

// tfgdsmap 10590;0 metal12;nfmExclude
LAYER MAP 62	DATATYPE 46 	15918 	 LAYER MET12NFMEXCLUDE 	 15918 

// tfgdsmap 4278;0 metal12;keepGenAway
LAYER MAP 62	DATATYPE 51 	15923 	 LAYER METAL12KGA 	 15923 

// tfgdsmap 6536;0 metal12;FeatureUnderTest
LAYER MAP 62	DATATYPE 52 	15924 	 LAYER METAL12FUT 	 15924 

// tfgdsmap 6912;0 metal12;allowOTC
LAYER MAP 62	DATATYPE 58 	15930 	 LAYER METB12ALLOWOTC 	 15930 

// tfgdsmap 6537;0 metal12;fillerID
LAYER MAP 62	DATATYPE 65 	15937 	 LAYER METAL12FILLID 	 15937 

// tfgdsmap 6538;0 metal12;grating
LAYER MAP 62	DATATYPE 70 	15942 	 LAYER METAL12GRATING 	 15942 

// tfgdsmap 6539;0 metal12;gratingFr
LAYER MAP 62	DATATYPE 71 	15943 	 LAYER METAL12GRATINGFRAME 	 15943 

// tfgdsmap 10888;0 metal12;SRAFplus
LAYER MAP 62	DATATYPE 72 	15944 	 LAYER METB12SRAFPLUS 	 15944 

// tfgdsmap 11119;0 metal12;SRAFminus
LAYER MAP 62	DATATYPE 73 	15945 	 LAYER METB12SRAFMINUS 	 15945 

// tfgdsmap 6540;0 metal12;plug
LAYER MAP 62	DATATYPE 74 	15946 	 LAYER METAL12PLUG 	 15946 

// tfgdsmap 6541;0 metal12;plugFr
LAYER MAP 62	DATATYPE 75 	15947 	 LAYER METAL12PLUGFRAME 	 15947 

// tfgdsmap 6700;0 metal12;SDC
LAYER MAP 62	DATATYPE 76 	15948 	 LAYER METAL12SDC 	 15948 

// tfgdsmap 9077;0 metal12;hvid
LAYER MAP 62	DATATYPE 81 	15953 	 LAYER MET12HVID 	 15953 

// tfgdsmap 9078;0 metal12;ehvid
LAYER MAP 62	DATATYPE 82 	15954 	 LAYER MET12EHVID 	 15954 

// tfgdsmap 9079;0 metal12;uhvid
LAYER MAP 62	DATATYPE 83 	15955 	 LAYER MET12UHVID 	 15955 

// tfgdsmap 9150;0 metal12;fillGuide
LAYER MAP 62	DATATYPE 84 	15956 	 LAYER MET12FILLGUIDE 	 15956 

// tfgdsmap 9151;0 metal12;fillCut
LAYER MAP 62	DATATYPE 85 	15957 	 LAYER MET12FILLCUT 	 15957 

// tfgdsmap 7002;0 metal12;fillBlockage
LAYER MAP 62	DATATYPE 93 	15965 	 LAYER METB12FILLKOR 	 15965 

// tfgdsmap 6542;0 metal12;metroCell
LAYER MAP 62	DATATYPE 96 	15968 	 LAYER METAL12METROCELL 	 15968 

// tfgdsmap 6543;0 metal12;tsdrRegion
LAYER MAP 62	DATATYPE 98 	15970 	 LAYER METAL12TSDRREGION 	 15970 

// tfgdsmap 6544;0 metal12;tsdr2sdr
LAYER MAP 62	DATATYPE 99 	15971 	 LAYER METAL12TSDR2SDR 	 15971 

// tfgdsmap 8480;0 metal12;eco
LAYER MAP 62	DATATYPE 101 	15973 	 LAYER METB12ECOID 	 15973 

// tfgdsmap 11380;0 metal12;haloID
LAYER MAP 62	DATATYPE 106 	15978 	 LAYER METAL12HALOID 	 15978 

// tfgdsmap 6545;0 metal12;devtermID1
LAYER MAP 62	DATATYPE 110 	15982 	 LAYER MET12TERMID1 	 15982 

// tfgdsmap 6546;0 metal12;g1pitchID
LAYER MAP 62	DATATYPE 114 	15986 	 LAYER METAL12G1PITCHID 	 15986 

// tfgdsmap 6547;0 metal12;g2pitchID
LAYER MAP 62	DATATYPE 115 	15987 	 LAYER METAL12G2PITCHID 	 15987 

// tfgdsmap 6548;0 metal12;g3pitchID
LAYER MAP 62	DATATYPE 116 	15988 	 LAYER METAL12G3PITCHID 	 15988 

// tfgdsmap 6549;0 metal12;g4pitchID
LAYER MAP 62	DATATYPE 117 	15989 	 LAYER METAL12G4PITCHID 	 15989 

// tfgdsmap 6550;0 metal12;g5pitchID
LAYER MAP 62	DATATYPE 118 	15990 	 LAYER METAL12G5PITCHID 	 15990 

// tfgdsmap 6551;0 metal12;g6pitchID
LAYER MAP 62	DATATYPE 119 	15991 	 LAYER METAL12G6PITCHID 	 15991 

// tfgdsmap 6552;0 metal12;devtermID2
LAYER MAP 62	DATATYPE 121 	15993 	 LAYER MET12TERMID2 	 15993 

// tfgdsmap 6553;0 metal12;devtermID3
LAYER MAP 62	DATATYPE 122 	15994 	 LAYER MET12TERMID3 	 15994 

// tfgdsmap 6554;0 metal12;devtermID4
LAYER MAP 62	DATATYPE 123 	15995 	 LAYER MET12TERMID4 	 15995 

// tfgdsmap 6555;0 metal12;STD
LAYER MAP 62	DATATYPE 130 	16002 	 LAYER METAL12STD 	 16002 

// tfgdsmap 6556;0 metal12;TARG1
LAYER MAP 62	DATATYPE 131 	16003 	 LAYER METAL12TARG1 	 16003 

// tfgdsmap 6557;0 metal12;TARG2
LAYER MAP 62	DATATYPE 132 	16004 	 LAYER METAL12TARG2 	 16004 

// tfgdsmap 6558;0 metal12;TARG3
LAYER MAP 62	DATATYPE 133 	16005 	 LAYER METAL12TARG3 	 16005 

// tfgdsmap 6559;0 metal12;backBone
LAYER MAP 62	DATATYPE 135 	16007 	 LAYER M12BID 	 16007 

// tfgdsmap 6560;0 metal12;g7pitchID
LAYER MAP 62	DATATYPE 138 	16010 	 LAYER METAL12G7PITCHID 	 16010 

// tfgdsmap 6561;0 metal12;noFDR
LAYER MAP 62	DATATYPE 150 	16022 	 LAYER METAL12NOFDR 	 16022 

// tfgdsmap 6562;0 metal12;g8pitchID
LAYER MAP 62	DATATYPE 170 	16042 	 LAYER METAL12G8PITCHID 	 16042 

// tfgdsmap 6563;0 metal12;g9pitchID
LAYER MAP 62	DATATYPE 171 	16043 	 LAYER METAL12G9PITCHID 	 16043 

// tfgdsmap 6564;0 metal12;g10pitchID
LAYER MAP 62	DATATYPE 172 	16044 	 LAYER METAL12G10PITCHID 	 16044 

// tfgdsmap 6608;0 metal12;fillerIgnore
LAYER MAP 62	DATATYPE 226 	16098 	 LAYER M12FILLERIGNORE 	 16098 

// tfgdsmap 6609;0 metal12;fillerExtend
LAYER MAP 62	DATATYPE 227 	16099 	 LAYER M12FILLEREXTND 	 16099 

// tfgdsmap 8008;0 metal12;rcStop
LAYER MAP 62	DATATYPE 239 	16111 	 LAYER MET12RCSTOP 	 16111 

// tfgdsmap 9010;0 metal12;rcStart
LAYER MAP 62	DATATYPE 240 	16112 	 LAYER MET12RCSTART 	 16112 

// tfgdsmap 9036;0 metal12;altSwitchID
LAYER MAP 62	DATATYPE 241 	16113 	 LAYER MET12ALTSWITCHID 	 16113 

// tfgdsmap 10217;0 metal12;switchID
LAYER MAP 62	DATATYPE 242 	16114 	 LAYER MET12SWITCHID 	 16114 

// tfgdsmap 10232;0 metal12;aliasID
LAYER MAP 62	DATATYPE 243 	16115 	 LAYER MET12ALIASID 	 16115 

// tfgdsmap 4281;0 metal12;dummyFill
LAYER MAP 62	DATATYPE 250 	16122 	 LAYER METAL12DUMMYFILL 	 16122 

// tfgdsmap 7652;0 metal12;actFill
LAYER MAP 62	DATATYPE 251 	16123 	 LAYER METB12ACTFILL 	 16123 

// tfgdsmap 6610;0 metal12;trFill
LAYER MAP 62	DATATYPE 252 	16124 	 LAYER METAL12TRFILL 	 16124 

// tfgdsmap 6566;0 metal12;usr1
LAYER MAP 62	DATATYPE 255 	16127 	 LAYER USER62 	 16127 

// tfgdsmap 955;0 tv2;maskDrawing
LAYER MAP 63	DATATYPE 0 	16128 	 LAYER TV2DRAWN 	 16128 

// tfgdsmap 958;0 tv2;keepout
LAYER MAP 63	DATATYPE 1 	16129 	 LAYER TV2KOR 	 16129 

// tfgdsmap 956;0 tv2;frameDrawing
LAYER MAP 63	DATATYPE 19 	16147 	 LAYER TV2FRAME 	 16147 

// tfgdsmap 2983;0 tv2;densityID
LAYER MAP 63	DATATYPE 36 	16164 	 LAYER TV2DENID 	 16164 

// tfgdsmap 957;0 tv2;FeatureUnderTest
LAYER MAP 63	DATATYPE 52 	16180 	 LAYER TV2FUT 	 16180 

// tfgdsmap 1008;0 tv2;WingID
LAYER MAP 63	DATATYPE 60 	16188 	 LAYER TV2WING 	 16188 

// tfgdsmap 1009;0 tv2;NoWingID
LAYER MAP 63	DATATYPE 61 	16189 	 LAYER TV2NOWING 	 16189 

// tfgdsmap 10889;0 tv2;SRAFplus
LAYER MAP 63	DATATYPE 72 	16200 	 LAYER TV2SRAFPLUS 	 16200 

// tfgdsmap 11120;0 tv2;SRAFminus
LAYER MAP 63	DATATYPE 73 	16201 	 LAYER TV2SRAFMINUS 	 16201 

// tfgdsmap 6701;0 tv2;SDC
LAYER MAP 63	DATATYPE 76 	16204 	 LAYER TV2SDC 	 16204 

// tfgdsmap 4092;0 tv2;dummyFill
LAYER MAP 63	DATATYPE 250 	16378 	 LAYER TV2DRAWNDUMMYFILL 	 16378 

// tfgdsmap 6246;0 tv2;trFill
LAYER MAP 63	DATATYPE 252 	16380 	 LAYER TV2TRFILL 	 16380 

// tfgdsmap 5318;0 tv2;usr1
LAYER MAP 63	DATATYPE 255 	16383 	 LAYER USER63 	 16383 

// tfgdsmap 948;0 tm2;maskDrawing
LAYER MAP 64	DATATYPE 0 	16384 	 LAYER TM2DRAWN 	 16384 

// tfgdsmap 951;0 tm2;keepout
LAYER MAP 64	DATATYPE 1 	16385 	 LAYER TM2KOR 	 16385 

// tfgdsmap 4503;0 tm2;portDrawing
LAYER MAP 64	DATATYPE 2 	16386 	 LAYER TM2PORT 	 16386 

// tfgdsmap 949;0 tm2;frameDrawing
LAYER MAP 64	DATATYPE 19 	16403 	 LAYER TM2FRAME 	 16403 

// tfgdsmap 2984;0 tm2;densityID
LAYER MAP 64	DATATYPE 36 	16420 	 LAYER TM2DENID 	 16420 

// tfgdsmap 950;0 tm2;FeatureUnderTest
LAYER MAP 64	DATATYPE 52 	16436 	 LAYER TM2FUT 	 16436 

// tfgdsmap 10890;0 tm2;SRAFplus
LAYER MAP 64	DATATYPE 72 	16456 	 LAYER TM2SRAFPLUS 	 16456 

// tfgdsmap 11121;0 tm2;SRAFminus
LAYER MAP 64	DATATYPE 73 	16457 	 LAYER TM2SRAFMINUS 	 16457 

// tfgdsmap 6702;0 tm2;SDC
LAYER MAP 64	DATATYPE 76 	16460 	 LAYER TM2SDC 	 16460 

// tfgdsmap 1903;0 tm2;backBone
LAYER MAP 64	DATATYPE 135 	16519 	 LAYER TM2BID 	 16519 

// tfgdsmap 4093;0 tm2;dummyFill
LAYER MAP 64	DATATYPE 250 	16634 	 LAYER TM2DRAWNDUMMYFILL 	 16634 

// tfgdsmap 6247;0 tm2;trFill
LAYER MAP 64	DATATYPE 252 	16636 	 LAYER TM2TRFILL 	 16636 

// tfgdsmap 5319;0 tm2;usr1
LAYER MAP 64	DATATYPE 255 	16639 	 LAYER USER64 	 16639 

// tfgdsmap 4282;0 VCR;maskDrawing
LAYER MAP 65	DATATYPE 0 	16640 	 LAYER VCRDRAWN 	 16640 

// tfgdsmap 4283;0 VCR;keepout
LAYER MAP 65	DATATYPE 1 	16641 	 LAYER VCRKOR 	 16641 

// tfgdsmap 4284;0 VCR;zoneDrawing
LAYER MAP 65	DATATYPE 3 	16643 	 LAYER VCRZONE 	 16643 

// tfgdsmap 4285;0 VCR;AlignMarkID
LAYER MAP 65	DATATYPE 5 	16645 	 LAYER VCRALIGNMARK 	 16645 

// tfgdsmap 7922;0 VCR;APRannotation
LAYER MAP 65	DATATYPE 8 	16648 	 LAYER VCRVIRTUAL 	 16648 

// tfgdsmap 273;0 VCR;toSynDrawing
LAYER MAP 65	DATATYPE 18 	16658 	 LAYER TRENCHVCR_ID 	 16658 

// tfgdsmap 4287;0 VCR;frameDrawing
LAYER MAP 65	DATATYPE 19 	16659 	 LAYER VCRFRAME 	 16659 

// tfgdsmap 7923;0 VCR;critical
LAYER MAP 65	DATATYPE 21 	16661 	 LAYER VCRCRITICALID 	 16661 

// tfgdsmap 503;0 VCR;dummyDrawing
LAYER MAP 65	DATATYPE 33 	16673 	 LAYER VCRDUMMYID 	 16673 

// tfgdsmap 4288;0 VCR;noopc
LAYER MAP 65	DATATYPE 34 	16674 	 LAYER VCRNOOPC 	 16674 

// tfgdsmap 7925;0 VCR;densityID
LAYER MAP 65	DATATYPE 36 	16676 	 LAYER VCRDENID 	 16676 

// tfgdsmap 4289;0 VCR;DoNotProteus
LAYER MAP 65	DATATYPE 37 	16677 	 LAYER VCRDNP 	 16677 

// tfgdsmap 7926;0 VCR;keepGenAway
LAYER MAP 65	DATATYPE 51 	16691 	 LAYER VCRKGA 	 16691 

// tfgdsmap 4290;0 VCR;FeatureUnderTest
LAYER MAP 65	DATATYPE 52 	16692 	 LAYER VCRFUT 	 16692 

// tfgdsmap 7927;0 VCR;allowOTC
LAYER MAP 65	DATATYPE 58 	16698 	 LAYER VCRALLOWOTC 	 16698 

// tfgdsmap 7928;0 VCR;WingID
LAYER MAP 65	DATATYPE 60 	16700 	 LAYER VCRWING 	 16700 

// tfgdsmap 7929;0 VCR;NoWingID
LAYER MAP 65	DATATYPE 61 	16701 	 LAYER VCRNOWING 	 16701 

// tfgdsmap 7930;0 VCR;fillerID
LAYER MAP 65	DATATYPE 65 	16705 	 LAYER VCRFILLID 	 16705 

// tfgdsmap 7931;0 VCR;phase
LAYER MAP 65	DATATYPE 66 	16706 	 LAYER VCRPHASE 	 16706 

// tfgdsmap 7932;0 VCR;chrome
LAYER MAP 65	DATATYPE 67 	16707 	 LAYER VCRCHROME 	 16707 

// tfgdsmap 10891;0 VCR;SRAFplus
LAYER MAP 65	DATATYPE 72 	16712 	 LAYER VCRSRAFPLUS 	 16712 

// tfgdsmap 11122;0 VCR;SRAFminus
LAYER MAP 65	DATATYPE 73 	16713 	 LAYER VCRSRAFMINUS 	 16713 

// tfgdsmap 6703;0 VCR;SDC
LAYER MAP 65	DATATYPE 76 	16716 	 LAYER VCRSDC 	 16716 

// tfgdsmap 7933;0 VCR;fillBlockage
LAYER MAP 65	DATATYPE 93 	16733 	 LAYER VCRFILLKOR 	 16733 

// tfgdsmap 7934;0 VCR;metroCell
LAYER MAP 65	DATATYPE 96 	16736 	 LAYER VCRMETROCELL 	 16736 

// tfgdsmap 7935;0 VCR;tsdrRegion
LAYER MAP 65	DATATYPE 98 	16738 	 LAYER VCRTSDRREGION 	 16738 

// tfgdsmap 7936;0 VCR;tsdr2sdr
LAYER MAP 65	DATATYPE 99 	16739 	 LAYER VCRTSDR2SDR 	 16739 

// tfgdsmap 7937;0 VCR;g1pitchID
LAYER MAP 65	DATATYPE 114 	16754 	 LAYER VCRG1PITCHID 	 16754 

// tfgdsmap 7938;0 VCR;g2pitchID
LAYER MAP 65	DATATYPE 115 	16755 	 LAYER VCRG2PITCHID 	 16755 

// tfgdsmap 7939;0 VCR;g3pitchID
LAYER MAP 65	DATATYPE 116 	16756 	 LAYER VCRG3PITCHID 	 16756 

// tfgdsmap 7940;0 VCR;g4pitchID
LAYER MAP 65	DATATYPE 117 	16757 	 LAYER VCRG4PITCHID 	 16757 

// tfgdsmap 7941;0 VCR;g5pitchID
LAYER MAP 65	DATATYPE 118 	16758 	 LAYER VCRG5PITCHID 	 16758 

// tfgdsmap 7942;0 VCR;g6pitchID
LAYER MAP 65	DATATYPE 119 	16759 	 LAYER VCRG6PITCHID 	 16759 

// tfgdsmap 7943;0 VCR;STD
LAYER MAP 65	DATATYPE 130 	16770 	 LAYER VCRSTD 	 16770 

// tfgdsmap 7944;0 VCR;TARG1
LAYER MAP 65	DATATYPE 131 	16771 	 LAYER VCRTARG1 	 16771 

// tfgdsmap 7945;0 VCR;TARG2
LAYER MAP 65	DATATYPE 132 	16772 	 LAYER VCRTARG2 	 16772 

// tfgdsmap 7946;0 VCR;TARG3
LAYER MAP 65	DATATYPE 133 	16773 	 LAYER VCRTARG3 	 16773 

// tfgdsmap 7947;0 VCR;g7pitchID
LAYER MAP 65	DATATYPE 138 	16778 	 LAYER VCRG7PITCHID 	 16778 

// tfgdsmap 7948;0 VCR;noFDR
LAYER MAP 65	DATATYPE 150 	16790 	 LAYER VCRNOFDR 	 16790 

// tfgdsmap 7949;0 VCR;cplpi
LAYER MAP 65	DATATYPE 168 	16808 	 LAYER VCRCPLPI 	 16808 

// tfgdsmap 7950;0 VCR;cplcr
LAYER MAP 65	DATATYPE 169 	16809 	 LAYER VCRCPLCR 	 16809 

// tfgdsmap 7951;0 VCR;g8pitchID
LAYER MAP 65	DATATYPE 170 	16810 	 LAYER VCRG8PITCHID 	 16810 

// tfgdsmap 7952;0 VCR;g9pitchID
LAYER MAP 65	DATATYPE 171 	16811 	 LAYER VCRG9PITCHID 	 16811 

// tfgdsmap 7953;0 VCR;g10pitchID
LAYER MAP 65	DATATYPE 172 	16812 	 LAYER VCRG10PITCHID 	 16812 

// tfgdsmap 7954;0 VCR;fillerIgnore
LAYER MAP 65	DATATYPE 226 	16866 	 LAYER VCRFILLERIGNORE 	 16866 

// tfgdsmap 4293;0 VCR;dummyFill
LAYER MAP 65	DATATYPE 250 	16890 	 LAYER VCRDUMMYFILL 	 16890 

// tfgdsmap 7655;0 VCR;actFill
LAYER MAP 65	DATATYPE 251 	16891 	 LAYER VCRACTFILL 	 16891 

// tfgdsmap 6248;0 VCR;trFill
LAYER MAP 65	DATATYPE 252 	16892 	 LAYER VCRTRFILL 	 16892 

// tfgdsmap 7955;0 VCR;usr1
LAYER MAP 65	DATATYPE 255 	16895 	 LAYER USER65 	 16895 

// tfgdsmap 8503;0 metal13;eco
LAYER MAP 66	DATATYPE 101 	16997 	 LAYER METB13ECOID 	 16997 

// tfgdsmap 8919;0 SVL;maskDrawing
LAYER MAP 67	DATATYPE 0 	17152 	 LAYER SVLDRAWN 	 17152 

// tfgdsmap 8920;0 SVL;keepout
LAYER MAP 67	DATATYPE 1 	17153 	 LAYER SVLKOR 	 17153 

// tfgdsmap 8921;0 SVL;zoneDrawing
LAYER MAP 67	DATATYPE 3 	17155 	 LAYER SVLZONE 	 17155 

// tfgdsmap 8922;0 SVL;AlignMarkID
LAYER MAP 67	DATATYPE 5 	17157 	 LAYER SVLALIGNMARK 	 17157 

// tfgdsmap 8924;0 SVL;toSynDrawing
LAYER MAP 67	DATATYPE 18 	17170 	 LAYER TRENCHSVL_ID 	 17170 

// tfgdsmap 8925;0 SVL;frameDrawing
LAYER MAP 67	DATATYPE 19 	17171 	 LAYER SVLFRAME 	 17171 

// tfgdsmap 8926;0 SVL;critical
LAYER MAP 67	DATATYPE 21 	17173 	 LAYER SVLCRITICALID 	 17173 

// tfgdsmap 8927;0 SVL;dummyDrawing
LAYER MAP 67	DATATYPE 33 	17185 	 LAYER SVLDUMMYID 	 17185 

// tfgdsmap 8928;0 SVL;noopc
LAYER MAP 67	DATATYPE 34 	17186 	 LAYER SVLNOOPC 	 17186 

// tfgdsmap 8929;0 SVL;densityID
LAYER MAP 67	DATATYPE 36 	17188 	 LAYER SVLDENID 	 17188 

// tfgdsmap 8930;0 SVL;DoNotProteus
LAYER MAP 67	DATATYPE 37 	17189 	 LAYER SVLDNP 	 17189 

// tfgdsmap 8931;0 SVL;keepGenAway
LAYER MAP 67	DATATYPE 51 	17203 	 LAYER SVLKGA 	 17203 

// tfgdsmap 8932;0 SVL;FeatureUnderTest
LAYER MAP 67	DATATYPE 52 	17204 	 LAYER SVLFUT 	 17204 

// tfgdsmap 8935;0 SVL;allowOTC
LAYER MAP 67	DATATYPE 58 	17210 	 LAYER SVLALLOWOTC 	 17210 

// tfgdsmap 8936;0 SVL;WingID
LAYER MAP 67	DATATYPE 60 	17212 	 LAYER SVLWING 	 17212 

// tfgdsmap 8937;0 SVL;NoWingID
LAYER MAP 67	DATATYPE 61 	17213 	 LAYER SVLNOWING 	 17213 

// tfgdsmap 8938;0 SVL;fillerID
LAYER MAP 67	DATATYPE 65 	17217 	 LAYER SVLFILLID 	 17217 

// tfgdsmap 8939;0 SVL;phase
LAYER MAP 67	DATATYPE 66 	17218 	 LAYER SVLPHASE 	 17218 

// tfgdsmap 8940;0 SVL;chrome
LAYER MAP 67	DATATYPE 67 	17219 	 LAYER SVLCHROME 	 17219 

// tfgdsmap 10893;0 SVL;SRAFplus
LAYER MAP 67	DATATYPE 72 	17224 	 LAYER SVLSRAFPLUS 	 17224 

// tfgdsmap 11124;0 SVL;SRAFminus
LAYER MAP 67	DATATYPE 73 	17225 	 LAYER SVLSRAFMINUS 	 17225 

// tfgdsmap 8941;0 SVL;SDC
LAYER MAP 67	DATATYPE 76 	17228 	 LAYER SVLSDC 	 17228 

// tfgdsmap 8942;0 SVL;fillBlockage
LAYER MAP 67	DATATYPE 93 	17245 	 LAYER SVLFILLKOR 	 17245 

// tfgdsmap 8943;0 SVL;metroCell
LAYER MAP 67	DATATYPE 96 	17248 	 LAYER SVLMETROCELL 	 17248 

// tfgdsmap 8944;0 SVL;tsdrRegion
LAYER MAP 67	DATATYPE 98 	17250 	 LAYER SVLTSDRREGION 	 17250 

// tfgdsmap 8945;0 SVL;tsdr2sdr
LAYER MAP 67	DATATYPE 99 	17251 	 LAYER SVLTSDR2SDR 	 17251 

// tfgdsmap 8946;0 SVL;g1pitchID
LAYER MAP 67	DATATYPE 114 	17266 	 LAYER SVLG1PITCHID 	 17266 

// tfgdsmap 8947;0 SVL;g2pitchID
LAYER MAP 67	DATATYPE 115 	17267 	 LAYER SVLG2PITCHID 	 17267 

// tfgdsmap 8948;0 SVL;g3pitchID
LAYER MAP 67	DATATYPE 116 	17268 	 LAYER SVLG3PITCHID 	 17268 

// tfgdsmap 8949;0 SVL;g4pitchID
LAYER MAP 67	DATATYPE 117 	17269 	 LAYER SVLG4PITCHID 	 17269 

// tfgdsmap 8950;0 SVL;g5pitchID
LAYER MAP 67	DATATYPE 118 	17270 	 LAYER SVLG5PITCHID 	 17270 

// tfgdsmap 8951;0 SVL;g6pitchID
LAYER MAP 67	DATATYPE 119 	17271 	 LAYER SVLG6PITCHID 	 17271 

// tfgdsmap 8952;0 SVL;STD
LAYER MAP 67	DATATYPE 130 	17282 	 LAYER SVLSTD 	 17282 

// tfgdsmap 8953;0 SVL;TARG1
LAYER MAP 67	DATATYPE 131 	17283 	 LAYER SVLTARG1 	 17283 

// tfgdsmap 8954;0 SVL;TARG2
LAYER MAP 67	DATATYPE 132 	17284 	 LAYER SVLTARG2 	 17284 

// tfgdsmap 8955;0 SVL;TARG3
LAYER MAP 67	DATATYPE 133 	17285 	 LAYER SVLTARG3 	 17285 

// tfgdsmap 8956;0 SVL;g7pitchID
LAYER MAP 67	DATATYPE 138 	17290 	 LAYER SVLG7PITCHID 	 17290 

// tfgdsmap 8957;0 SVL;noFDR
LAYER MAP 67	DATATYPE 150 	17302 	 LAYER SVLNOFDR 	 17302 

// tfgdsmap 8958;0 SVL;cplpi
LAYER MAP 67	DATATYPE 168 	17320 	 LAYER SVLCPLPI 	 17320 

// tfgdsmap 8959;0 SVL;cplcr
LAYER MAP 67	DATATYPE 169 	17321 	 LAYER SVLCPLCR 	 17321 

// tfgdsmap 8960;0 SVL;g8pitchID
LAYER MAP 67	DATATYPE 170 	17322 	 LAYER SVLG8PITCHID 	 17322 

// tfgdsmap 8961;0 SVL;g9pitchID
LAYER MAP 67	DATATYPE 171 	17323 	 LAYER SVLG9PITCHID 	 17323 

// tfgdsmap 8962;0 SVL;g10pitchID
LAYER MAP 67	DATATYPE 172 	17324 	 LAYER SVLG10PITCHID 	 17324 

// tfgdsmap 8963;0 SVL;fillerIgnore
LAYER MAP 67	DATATYPE 226 	17378 	 LAYER SVLFILLERIGNORE 	 17378 

// tfgdsmap 8964;0 SVL;dummyFill
LAYER MAP 67	DATATYPE 250 	17402 	 LAYER SVLDUMMYFILL 	 17402 

// tfgdsmap 8965;0 SVL;actFill
LAYER MAP 67	DATATYPE 251 	17403 	 LAYER SVLACTFILL 	 17403 

// tfgdsmap 8966;0 SVL;trFill
LAYER MAP 67	DATATYPE 252 	17404 	 LAYER SVLTRFILL 	 17404 

// tfgdsmap 8967;0 SVL;usr1
LAYER MAP 67	DATATYPE 255 	17407 	 LAYER USER67 	 17407 

// tfgdsmap 8686;0 DCP;maskDrawing
LAYER MAP 68	DATATYPE 0 	17408 	 LAYER DCPDRAWN 	 17408 

// tfgdsmap 8687;0 DCP;keepout
LAYER MAP 68	DATATYPE 1 	17409 	 LAYER DCPKOR 	 17409 

// tfgdsmap 8688;0 DCP;toSynDrawing
LAYER MAP 68	DATATYPE 18 	17426 	 LAYER DCPID 	 17426 

// tfgdsmap 8689;0 DCP;frameDrawing
LAYER MAP 68	DATATYPE 19 	17427 	 LAYER DCPFRAME 	 17427 

// tfgdsmap 10894;0 DCP;SRAFplus
LAYER MAP 68	DATATYPE 72 	17480 	 LAYER DCPSRAFPLUS 	 17480 

// tfgdsmap 11125;0 DCP;SRAFminus
LAYER MAP 68	DATATYPE 73 	17481 	 LAYER DCPSRAFMINUS 	 17481 

// tfgdsmap 8690;0 DCP;SDC
LAYER MAP 68	DATATYPE 76 	17484 	 LAYER DCPSDC 	 17484 

// tfgdsmap 8691;0 DCP;metroCell
LAYER MAP 68	DATATYPE 96 	17504 	 LAYER DCPMETROCELL 	 17504 

// tfgdsmap 8692;0 DCP;STD
LAYER MAP 68	DATATYPE 130 	17538 	 LAYER DCPSTD 	 17538 

// tfgdsmap 8693;0 DCP;TARG1
LAYER MAP 68	DATATYPE 131 	17539 	 LAYER DCPTARG1 	 17539 

// tfgdsmap 8694;0 DCP;TARG2
LAYER MAP 68	DATATYPE 132 	17540 	 LAYER DCPTARG2 	 17540 

// tfgdsmap 8695;0 DCP;TARG3
LAYER MAP 68	DATATYPE 133 	17541 	 LAYER DCPTARG3 	 17541 

// tfgdsmap 8696;0 DCP;noFDR
LAYER MAP 68	DATATYPE 150 	17558 	 LAYER DCPNOFDR 	 17558 

// tfgdsmap 8697;0 DCP;dummyFill
LAYER MAP 68	DATATYPE 250 	17658 	 LAYER DCPDUMMYFILL 	 17658 

// tfgdsmap 8698;0 DCP;trFill
LAYER MAP 68	DATATYPE 252 	17660 	 LAYER DCPTRFILL 	 17660 

// tfgdsmap 8699;0 DCP;usr1
LAYER MAP 68	DATATYPE 255 	17663 	 LAYER USER68 	 17663 

// tfgdsmap 4320;0 MCR;maskDrawing
LAYER MAP 70	DATATYPE 0 	17920 	 LAYER MCRDRAWN 	 17920 

// tfgdsmap 4321;0 MCR;keepout
LAYER MAP 70	DATATYPE 1 	17921 	 LAYER MCRKOR 	 17921 

// tfgdsmap 4322;0 MCR;portDrawing
LAYER MAP 70	DATATYPE 2 	17922 	 LAYER MCRPORT 	 17922 

// tfgdsmap 4323;0 MCR;zoneDrawing
LAYER MAP 70	DATATYPE 3 	17923 	 LAYER MCRZONE 	 17923 

// tfgdsmap 4324;0 MCR;resDrawing
LAYER MAP 70	DATATYPE 4 	17924 	 LAYER MCRRESID 	 17924 

// tfgdsmap 7957;0 MCR;phantom
LAYER MAP 70	DATATYPE 11 	17931 	 LAYER MCRP 	 17931 

// tfgdsmap 4326;0 MCR;frameDrawing
LAYER MAP 70	DATATYPE 19 	17939 	 LAYER MCRFRAME 	 17939 

// tfgdsmap 7959;0 MCR;critical
LAYER MAP 70	DATATYPE 21 	17941 	 LAYER MCRCRITICALID 	 17941 

// tfgdsmap 4327;0 MCR;dummyDrawing
LAYER MAP 70	DATATYPE 33 	17953 	 LAYER MCRDUMMYID 	 17953 

// tfgdsmap 7961;0 MCR;densityID
LAYER MAP 70	DATATYPE 36 	17956 	 LAYER MCRDENID 	 17956 

// tfgdsmap 4329;0 MCR;DoNotProteus
LAYER MAP 70	DATATYPE 37 	17957 	 LAYER MCRDNP 	 17957 

// tfgdsmap 4330;0 MCR;keepGenAway
LAYER MAP 70	DATATYPE 51 	17971 	 LAYER MCRKGA 	 17971 

// tfgdsmap 4331;0 MCR;FeatureUnderTest
LAYER MAP 70	DATATYPE 52 	17972 	 LAYER MCRFUT 	 17972 

// tfgdsmap 7963;0 MCR;allowOTC
LAYER MAP 70	DATATYPE 58 	17978 	 LAYER MCRALLOWOTC 	 17978 

// tfgdsmap 7964;0 MCR;fillerID
LAYER MAP 70	DATATYPE 65 	17985 	 LAYER MCRFILLID 	 17985 

// tfgdsmap 7965;0 MCR;grating
LAYER MAP 70	DATATYPE 70 	17990 	 LAYER MCRGRATING 	 17990 

// tfgdsmap 7966;0 MCR;gratingFr
LAYER MAP 70	DATATYPE 71 	17991 	 LAYER MCRGRATINGFRAME 	 17991 

// tfgdsmap 10896;0 MCR;SRAFplus
LAYER MAP 70	DATATYPE 72 	17992 	 LAYER MCRSRAFPLUS 	 17992 

// tfgdsmap 11127;0 MCR;SRAFminus
LAYER MAP 70	DATATYPE 73 	17993 	 LAYER MCRSRAFMINUS 	 17993 

// tfgdsmap 7967;0 MCR;plug
LAYER MAP 70	DATATYPE 74 	17994 	 LAYER MCRPLUG 	 17994 

// tfgdsmap 7968;0 MCR;plugFr
LAYER MAP 70	DATATYPE 75 	17995 	 LAYER MCRPLUGFRAME 	 17995 

// tfgdsmap 6706;0 MCR;SDC
LAYER MAP 70	DATATYPE 76 	17996 	 LAYER MCRSDC 	 17996 

// tfgdsmap 7969;0 MCR;fillBlockage
LAYER MAP 70	DATATYPE 93 	18013 	 LAYER MCRFILLKOR 	 18013 

// tfgdsmap 7970;0 MCR;metroCell
LAYER MAP 70	DATATYPE 96 	18016 	 LAYER MCRMETROCELL 	 18016 

// tfgdsmap 7971;0 MCR;tsdrRegion
LAYER MAP 70	DATATYPE 98 	18018 	 LAYER MCRTSDRREGION 	 18018 

// tfgdsmap 7972;0 MCR;tsdr2sdr
LAYER MAP 70	DATATYPE 99 	18019 	 LAYER MCRTSDR2SDR 	 18019 

// tfgdsmap 7973;0 MCR;devtermID1
LAYER MAP 70	DATATYPE 110 	18030 	 LAYER MCRTERMID1 	 18030 

// tfgdsmap 7974;0 MCR;g1pitchID
LAYER MAP 70	DATATYPE 114 	18034 	 LAYER MCRG1PITCHID 	 18034 

// tfgdsmap 7975;0 MCR;g2pitchID
LAYER MAP 70	DATATYPE 115 	18035 	 LAYER MCRG2PITCHID 	 18035 

// tfgdsmap 7976;0 MCR;g3pitchID
LAYER MAP 70	DATATYPE 116 	18036 	 LAYER MCRG3PITCHID 	 18036 

// tfgdsmap 7977;0 MCR;g4pitchID
LAYER MAP 70	DATATYPE 117 	18037 	 LAYER MCRG4PITCHID 	 18037 

// tfgdsmap 7978;0 MCR;g5pitchID
LAYER MAP 70	DATATYPE 118 	18038 	 LAYER MCRG5PITCHID 	 18038 

// tfgdsmap 7979;0 MCR;g6pitchID
LAYER MAP 70	DATATYPE 119 	18039 	 LAYER MCRG6PITCHID 	 18039 

// tfgdsmap 7980;0 MCR;devtermID2
LAYER MAP 70	DATATYPE 121 	18041 	 LAYER MCRTERMID2 	 18041 

// tfgdsmap 7981;0 MCR;devtermID3
LAYER MAP 70	DATATYPE 122 	18042 	 LAYER MCRTERMID3 	 18042 

// tfgdsmap 7982;0 MCR;devtermID4
LAYER MAP 70	DATATYPE 123 	18043 	 LAYER MCRTERMID4 	 18043 

// tfgdsmap 7983;0 MCR;STD
LAYER MAP 70	DATATYPE 130 	18050 	 LAYER MCRSTD 	 18050 

// tfgdsmap 7984;0 MCR;TARG1
LAYER MAP 70	DATATYPE 131 	18051 	 LAYER MCRTARG1 	 18051 

// tfgdsmap 7985;0 MCR;TARG2
LAYER MAP 70	DATATYPE 132 	18052 	 LAYER MCRTARG2 	 18052 

// tfgdsmap 7986;0 MCR;TARG3
LAYER MAP 70	DATATYPE 133 	18053 	 LAYER MCRTARG3 	 18053 

// tfgdsmap 7987;0 MCR;backBone
LAYER MAP 70	DATATYPE 135 	18055 	 LAYER MCRBID 	 18055 

// tfgdsmap 7988;0 MCR;g7pitchID
LAYER MAP 70	DATATYPE 138 	18058 	 LAYER MCRG7PITCHID 	 18058 

// tfgdsmap 7989;0 MCR;noFDR
LAYER MAP 70	DATATYPE 150 	18070 	 LAYER MCRNOFDR 	 18070 

// tfgdsmap 7990;0 MCR;g8pitchID
LAYER MAP 70	DATATYPE 170 	18090 	 LAYER MCRG8PITCHID 	 18090 

// tfgdsmap 7991;0 MCR;g9pitchID
LAYER MAP 70	DATATYPE 171 	18091 	 LAYER MCRG9PITCHID 	 18091 

// tfgdsmap 7992;0 MCR;g10pitchID
LAYER MAP 70	DATATYPE 172 	18092 	 LAYER MCRG10PITCHID 	 18092 

// tfgdsmap 7993;0 MCR;fillerIgnore
LAYER MAP 70	DATATYPE 226 	18146 	 LAYER MCRFILLERIGNORE 	 18146 

// tfgdsmap 7994;0 MCR;fillerExtend
LAYER MAP 70	DATATYPE 227 	18147 	 LAYER MCRFILLEREXTND 	 18147 

// tfgdsmap 4333;0 MCR;dummyFill
LAYER MAP 70	DATATYPE 250 	18170 	 LAYER MCRDUMMYFILL 	 18170 

// tfgdsmap 7660;0 MCR;actFill
LAYER MAP 70	DATATYPE 251 	18171 	 LAYER MCRACTFILL 	 18171 

// tfgdsmap 6251;0 MCR;trFill
LAYER MAP 70	DATATYPE 252 	18172 	 LAYER MCRTRFILL 	 18172 

// tfgdsmap 7995;0 MCR;usr1
LAYER MAP 70	DATATYPE 255 	18175 	 LAYER USER70 	 18175 

// tfgdsmap 36;0 TXR;maskDrawing
LAYER MAP 71	DATATYPE 0 	18176 	 LAYER TXRDRAWN 	 18176 

// tfgdsmap 5110;0 TXR;keepout
LAYER MAP 71	DATATYPE 1 	18177 	 LAYER TXRKOR 	 18177 

// tfgdsmap 37;0 TXR;frameOnly
LAYER MAP 71	DATATYPE 7 	18183 	 LAYER TXRFO 	 18183 

// tfgdsmap 151;0 TXR;frameDrawing
LAYER MAP 71	DATATYPE 19 	18195 	 LAYER TXRFRAME 	 18195 

// tfgdsmap 38;0 TXR;DoNotProteus
LAYER MAP 71	DATATYPE 37 	18213 	 LAYER TXRDNP 	 18213 

// tfgdsmap 39;0 TXR;FeatureUnderTest
LAYER MAP 71	DATATYPE 52 	18228 	 LAYER TXRFUT 	 18228 

// tfgdsmap 10897;0 TXR;SRAFplus
LAYER MAP 71	DATATYPE 72 	18248 	 LAYER TXRSRAFPLUS 	 18248 

// tfgdsmap 11128;0 TXR;SRAFminus
LAYER MAP 71	DATATYPE 73 	18249 	 LAYER TXRSRAFMINUS 	 18249 

// tfgdsmap 6707;0 TXR;SDC
LAYER MAP 71	DATATYPE 76 	18252 	 LAYER TXRSDC 	 18252 

// tfgdsmap 3530;0 TXR;metroCell
LAYER MAP 71	DATATYPE 96 	18272 	 LAYER TXRMETROCELL 	 18272 

// tfgdsmap 1474;0 TXR;STD
LAYER MAP 71	DATATYPE 130 	18306 	 LAYER TXRSTD 	 18306 

// tfgdsmap 1475;0 TXR;TARG1
LAYER MAP 71	DATATYPE 131 	18307 	 LAYER TXRTARG1 	 18307 

// tfgdsmap 1476;0 TXR;TARG2
LAYER MAP 71	DATATYPE 132 	18308 	 LAYER TXRTARG2 	 18308 

// tfgdsmap 1477;0 TXR;TARG3
LAYER MAP 71	DATATYPE 133 	18309 	 LAYER TXRTARG3 	 18309 

// tfgdsmap 3663;0 TXR;noFDR
LAYER MAP 71	DATATYPE 150 	18326 	 LAYER TXRNOFDR 	 18326 

// tfgdsmap 4094;0 TXR;dummyFill
LAYER MAP 71	DATATYPE 250 	18426 	 LAYER TXRDUMMYFILL 	 18426 

// tfgdsmap 7661;0 TXR;actFill
LAYER MAP 71	DATATYPE 251 	18427 	 LAYER TXRACTFILL 	 18427 

// tfgdsmap 6252;0 TXR;trFill
LAYER MAP 71	DATATYPE 252 	18428 	 LAYER TXRTRFILL 	 18428 

// tfgdsmap 5320;0 TXR;usr1
LAYER MAP 71	DATATYPE 255 	18431 	 LAYER USER71 	 18431 

// tfgdsmap 52;0 M1PG;maskDrawing
LAYER MAP 72	DATATYPE 0 	18432 	 LAYER M1PGDRAWN 	 18432 

// tfgdsmap 5111;0 M1PG;keepout
LAYER MAP 72	DATATYPE 1 	18433 	 LAYER M1PGKOR 	 18433 

// tfgdsmap 53;0 M1PG;toSynDrawing
LAYER MAP 72	DATATYPE 18 	18450 	 LAYER M1PGID 	 18450 

// tfgdsmap 164;0 M1PG;frameDrawing
LAYER MAP 72	DATATYPE 19 	18451 	 LAYER M1PGFRAME 	 18451 

// tfgdsmap 10898;0 M1PG;SRAFplus
LAYER MAP 72	DATATYPE 72 	18504 	 LAYER M1PGSRAFPLUS 	 18504 

// tfgdsmap 11129;0 M1PG;SRAFminus
LAYER MAP 72	DATATYPE 73 	18505 	 LAYER M1PGSRAFMINUS 	 18505 

// tfgdsmap 6708;0 M1PG;SDC
LAYER MAP 72	DATATYPE 76 	18508 	 LAYER M1PGSDC 	 18508 

// tfgdsmap 3531;0 M1PG;metroCell
LAYER MAP 72	DATATYPE 96 	18528 	 LAYER M1PGMETROCELL 	 18528 

// tfgdsmap 1478;0 M1PG;STD
LAYER MAP 72	DATATYPE 130 	18562 	 LAYER M1PGSTD 	 18562 

// tfgdsmap 1479;0 M1PG;TARG1
LAYER MAP 72	DATATYPE 131 	18563 	 LAYER M1PGTARG1 	 18563 

// tfgdsmap 1480;0 M1PG;TARG2
LAYER MAP 72	DATATYPE 132 	18564 	 LAYER M1PGTARG2 	 18564 

// tfgdsmap 1481;0 M1PG;TARG3
LAYER MAP 72	DATATYPE 133 	18565 	 LAYER M1PGTARG3 	 18565 

// tfgdsmap 3664;0 M1PG;noFDR
LAYER MAP 72	DATATYPE 150 	18582 	 LAYER M1PGNOFDR 	 18582 

// tfgdsmap 4095;0 M1PG;dummyFill
LAYER MAP 72	DATATYPE 250 	18682 	 LAYER M1PGDUMMYFILL 	 18682 

// tfgdsmap 6253;0 M1PG;trFill
LAYER MAP 72	DATATYPE 252 	18684 	 LAYER M1PGTRFILL 	 18684 

// tfgdsmap 5321;0 M1PG;usr1
LAYER MAP 72	DATATYPE 255 	18687 	 LAYER USER72 	 18687 

// tfgdsmap 54;0 M2PG;maskDrawing
LAYER MAP 73	DATATYPE 0 	18688 	 LAYER M2PGDRAWN 	 18688 

// tfgdsmap 5112;0 M2PG;keepout
LAYER MAP 73	DATATYPE 1 	18689 	 LAYER M2PGKOR 	 18689 

// tfgdsmap 55;0 M2PG;toSynDrawing
LAYER MAP 73	DATATYPE 18 	18706 	 LAYER M2PGID 	 18706 

// tfgdsmap 165;0 M2PG;frameDrawing
LAYER MAP 73	DATATYPE 19 	18707 	 LAYER M2PGFRAME 	 18707 

// tfgdsmap 10899;0 M2PG;SRAFplus
LAYER MAP 73	DATATYPE 72 	18760 	 LAYER M2PGSRAFPLUS 	 18760 

// tfgdsmap 11130;0 M2PG;SRAFminus
LAYER MAP 73	DATATYPE 73 	18761 	 LAYER M2PGSRAFMINUS 	 18761 

// tfgdsmap 6709;0 M2PG;SDC
LAYER MAP 73	DATATYPE 76 	18764 	 LAYER M2PGSDC 	 18764 

// tfgdsmap 3532;0 M2PG;metroCell
LAYER MAP 73	DATATYPE 96 	18784 	 LAYER M2PGMETROCELL 	 18784 

// tfgdsmap 1482;0 M2PG;STD
LAYER MAP 73	DATATYPE 130 	18818 	 LAYER M2PGSTD 	 18818 

// tfgdsmap 1483;0 M2PG;TARG1
LAYER MAP 73	DATATYPE 131 	18819 	 LAYER M2PGTARG1 	 18819 

// tfgdsmap 1484;0 M2PG;TARG2
LAYER MAP 73	DATATYPE 132 	18820 	 LAYER M2PGTARG2 	 18820 

// tfgdsmap 1485;0 M2PG;TARG3
LAYER MAP 73	DATATYPE 133 	18821 	 LAYER M2PGTARG3 	 18821 

// tfgdsmap 3665;0 M2PG;noFDR
LAYER MAP 73	DATATYPE 150 	18838 	 LAYER M2PGNOFDR 	 18838 

// tfgdsmap 4096;0 M2PG;dummyFill
LAYER MAP 73	DATATYPE 250 	18938 	 LAYER M2PGDUMMYFILL 	 18938 

// tfgdsmap 6254;0 M2PG;trFill
LAYER MAP 73	DATATYPE 252 	18940 	 LAYER M2PGTRFILL 	 18940 

// tfgdsmap 5322;0 M2PG;usr1
LAYER MAP 73	DATATYPE 255 	18943 	 LAYER USER73 	 18943 

// tfgdsmap 61;0 M3PG;maskDrawing
LAYER MAP 74	DATATYPE 0 	18944 	 LAYER M3PGDRAWN 	 18944 

// tfgdsmap 5113;0 M3PG;keepout
LAYER MAP 74	DATATYPE 1 	18945 	 LAYER M3PGKOR 	 18945 

// tfgdsmap 62;0 M3PG;toSynDrawing
LAYER MAP 74	DATATYPE 18 	18962 	 LAYER M3PGID 	 18962 

// tfgdsmap 168;0 M3PG;frameDrawing
LAYER MAP 74	DATATYPE 19 	18963 	 LAYER M3PGFRAME 	 18963 

// tfgdsmap 10900;0 M3PG;SRAFplus
LAYER MAP 74	DATATYPE 72 	19016 	 LAYER M3PGSRAFPLUS 	 19016 

// tfgdsmap 11131;0 M3PG;SRAFminus
LAYER MAP 74	DATATYPE 73 	19017 	 LAYER M3PGSRAFMINUS 	 19017 

// tfgdsmap 6710;0 M3PG;SDC
LAYER MAP 74	DATATYPE 76 	19020 	 LAYER M3PGSDC 	 19020 

// tfgdsmap 3533;0 M3PG;metroCell
LAYER MAP 74	DATATYPE 96 	19040 	 LAYER M3PGMETROCELL 	 19040 

// tfgdsmap 1486;0 M3PG;STD
LAYER MAP 74	DATATYPE 130 	19074 	 LAYER M3PGSTD 	 19074 

// tfgdsmap 1487;0 M3PG;TARG1
LAYER MAP 74	DATATYPE 131 	19075 	 LAYER M3PGTARG1 	 19075 

// tfgdsmap 1488;0 M3PG;TARG2
LAYER MAP 74	DATATYPE 132 	19076 	 LAYER M3PGTARG2 	 19076 

// tfgdsmap 1489;0 M3PG;TARG3
LAYER MAP 74	DATATYPE 133 	19077 	 LAYER M3PGTARG3 	 19077 

// tfgdsmap 3666;0 M3PG;noFDR
LAYER MAP 74	DATATYPE 150 	19094 	 LAYER M3PGNOFDR 	 19094 

// tfgdsmap 4097;0 M3PG;dummyFill
LAYER MAP 74	DATATYPE 250 	19194 	 LAYER M3PGDUMMYFILL 	 19194 

// tfgdsmap 6255;0 M3PG;trFill
LAYER MAP 74	DATATYPE 252 	19196 	 LAYER M3PGTRFILL 	 19196 

// tfgdsmap 5323;0 M3PG;usr1
LAYER MAP 74	DATATYPE 255 	19199 	 LAYER USER74 	 19199 

// tfgdsmap 5813;0 viadp;maskDrawing
LAYER MAP 75	DATATYPE 0 	19200 	 LAYER VIADPDRAWN 	 19200 

// tfgdsmap 5814;0 viadp;keepout
LAYER MAP 75	DATATYPE 1 	19201 	 LAYER VIADPKOR 	 19201 

// tfgdsmap 5815;0 viadp;zoneDrawing
LAYER MAP 75	DATATYPE 3 	19203 	 LAYER VIADPZONE 	 19203 

// tfgdsmap 5816;0 viadp;AlignMarkID
LAYER MAP 75	DATATYPE 5 	19205 	 LAYER VIADPALIGNMARK 	 19205 

// tfgdsmap 5819;0 viadp;APRannotation
LAYER MAP 75	DATATYPE 8 	19208 	 LAYER VIADPVIRTUAL 	 19208 

// tfgdsmap 5820;0 viadp;toSynDrawing
LAYER MAP 75	DATATYPE 18 	19218 	 LAYER TRENCHVIADP_ID 	 19218 

// tfgdsmap 5821;0 viadp;frameDrawing
LAYER MAP 75	DATATYPE 19 	19219 	 LAYER VIADPFRAME 	 19219 

// tfgdsmap 7865;0 viadp;critical
LAYER MAP 75	DATATYPE 21 	19221 	 LAYER VIADPCRITICALID 	 19221 

// tfgdsmap 5822;0 viadp;dummyDrawing
LAYER MAP 75	DATATYPE 33 	19233 	 LAYER VIADPDUMMYID 	 19233 

// tfgdsmap 5823;0 viadp;noopc
LAYER MAP 75	DATATYPE 34 	19234 	 LAYER VIADPNOOPC 	 19234 

// tfgdsmap 5824;0 viadp;densityID
LAYER MAP 75	DATATYPE 36 	19236 	 LAYER VIADPDENID 	 19236 

// tfgdsmap 5825;0 viadp;DoNotProteus
LAYER MAP 75	DATATYPE 37 	19237 	 LAYER VIADPDNP 	 19237 

// tfgdsmap 10591;0 viadp;nfmExclude
LAYER MAP 75	DATATYPE 46 	19246 	 LAYER VIADPNFMEXCLUDE 	 19246 

// tfgdsmap 5826;0 viadp;keepGenAway
LAYER MAP 75	DATATYPE 51 	19251 	 LAYER VIADPKGA 	 19251 

// tfgdsmap 5827;0 viadp;FeatureUnderTest
LAYER MAP 75	DATATYPE 52 	19252 	 LAYER VIADPFUT 	 19252 

// tfgdsmap 5830;0 viadp;WingID
LAYER MAP 75	DATATYPE 60 	19260 	 LAYER VIADPWING 	 19260 

// tfgdsmap 5831;0 viadp;NoWingID
LAYER MAP 75	DATATYPE 61 	19261 	 LAYER VIADPNOWING 	 19261 

// tfgdsmap 5832;0 viadp;fillerID
LAYER MAP 75	DATATYPE 65 	19265 	 LAYER VIADPFILLID 	 19265 

// tfgdsmap 5833;0 viadp;phase
LAYER MAP 75	DATATYPE 66 	19266 	 LAYER VIADPPHASE 	 19266 

// tfgdsmap 5834;0 viadp;chrome
LAYER MAP 75	DATATYPE 67 	19267 	 LAYER VIADPCHROME 	 19267 

// tfgdsmap 6711;0 viadp;SDC
LAYER MAP 75	DATATYPE 76 	19276 	 LAYER VIADPSDC 	 19276 

// tfgdsmap 7006;0 viadp;fillBlockage
LAYER MAP 75	DATATYPE 93 	19293 	 LAYER VIADPFILLKOR 	 19293 

// tfgdsmap 5835;0 viadp;metroCell
LAYER MAP 75	DATATYPE 96 	19296 	 LAYER VIADPMETROCELL 	 19296 

// tfgdsmap 5836;0 viadp;tsdrRegion
LAYER MAP 75	DATATYPE 98 	19298 	 LAYER VIADPTSDRREGION 	 19298 

// tfgdsmap 5837;0 viadp;tsdr2sdr
LAYER MAP 75	DATATYPE 99 	19299 	 LAYER VIADPTSDR2SDR 	 19299 

// tfgdsmap 5838;0 viadp;g1pitchID
LAYER MAP 75	DATATYPE 114 	19314 	 LAYER VIADPG1PITCHID 	 19314 

// tfgdsmap 5839;0 viadp;g2pitchID
LAYER MAP 75	DATATYPE 115 	19315 	 LAYER VIADPG2PITCHID 	 19315 

// tfgdsmap 5840;0 viadp;g3pitchID
LAYER MAP 75	DATATYPE 116 	19316 	 LAYER VIADPG3PITCHID 	 19316 

// tfgdsmap 5841;0 viadp;g4pitchID
LAYER MAP 75	DATATYPE 117 	19317 	 LAYER VIADPG4PITCHID 	 19317 

// tfgdsmap 5842;0 viadp;g5pitchID
LAYER MAP 75	DATATYPE 118 	19318 	 LAYER VIADPG5PITCHID 	 19318 

// tfgdsmap 5843;0 viadp;g6pitchID
LAYER MAP 75	DATATYPE 119 	19319 	 LAYER VIADPG6PITCHID 	 19319 

// tfgdsmap 5844;0 viadp;STD
LAYER MAP 75	DATATYPE 130 	19330 	 LAYER VIADPSTD 	 19330 

// tfgdsmap 5845;0 viadp;TARG1
LAYER MAP 75	DATATYPE 131 	19331 	 LAYER VIADPTARG1 	 19331 

// tfgdsmap 5846;0 viadp;TARG2
LAYER MAP 75	DATATYPE 132 	19332 	 LAYER VIADPTARG2 	 19332 

// tfgdsmap 5847;0 viadp;TARG3
LAYER MAP 75	DATATYPE 133 	19333 	 LAYER VIADPTARG3 	 19333 

// tfgdsmap 5848;0 viadp;g7pitchID
LAYER MAP 75	DATATYPE 138 	19338 	 LAYER VIADPG7PITCHID 	 19338 

// tfgdsmap 5849;0 viadp;noFDR
LAYER MAP 75	DATATYPE 150 	19350 	 LAYER VIADPNOFDR 	 19350 

// tfgdsmap 5850;0 viadp;cplpi
LAYER MAP 75	DATATYPE 168 	19368 	 LAYER VIADPCPLPI 	 19368 

// tfgdsmap 5851;0 viadp;cplcr
LAYER MAP 75	DATATYPE 169 	19369 	 LAYER VIADPCPLCR 	 19369 

// tfgdsmap 5852;0 viadp;g8pitchID
LAYER MAP 75	DATATYPE 170 	19370 	 LAYER VIADPG8PITCHID 	 19370 

// tfgdsmap 5853;0 viadp;g9pitchID
LAYER MAP 75	DATATYPE 171 	19371 	 LAYER VIADPG9PITCHID 	 19371 

// tfgdsmap 5854;0 viadp;g10pitchID
LAYER MAP 75	DATATYPE 172 	19372 	 LAYER VIADPG10PITCHID 	 19372 

// tfgdsmap 5855;0 viadp;fillerIgnore
LAYER MAP 75	DATATYPE 226 	19426 	 LAYER VIADPFILLERIGNORE 	 19426 

// tfgdsmap 10127;0 viadp;altSwitchID
LAYER MAP 75	DATATYPE 241 	19441 	 LAYER VIADPALTSWITCHID 	 19441 

// tfgdsmap 10102;0 viadp;switchID
LAYER MAP 75	DATATYPE 242 	19442 	 LAYER VIADPSWITCHID 	 19442 

// tfgdsmap 5856;0 viadp;dummyFill
LAYER MAP 75	DATATYPE 250 	19450 	 LAYER VIADPDUMMYFILL 	 19450 

// tfgdsmap 7665;0 viadp;actFill
LAYER MAP 75	DATATYPE 251 	19451 	 LAYER VIADPACTFILL 	 19451 

// tfgdsmap 6256;0 viadp;trFill
LAYER MAP 75	DATATYPE 252 	19452 	 LAYER VIADPTRFILL 	 19452 

// tfgdsmap 5857;0 viadp;usr1
LAYER MAP 75	DATATYPE 255 	19455 	 LAYER USER75 	 19455 

// tfgdsmap 153;0 CE3;maskDrawing
LAYER MAP 77	DATATYPE 0 	19712 	 LAYER CE3DRAWN 	 19712 

// tfgdsmap 3013;0 CE3;keepout
LAYER MAP 77	DATATYPE 1 	19713 	 LAYER CE3KOR 	 19713 

// tfgdsmap 3014;0 CE3;portDrawing
LAYER MAP 77	DATATYPE 2 	19714 	 LAYER CE3PORT 	 19714 

// tfgdsmap 3015;0 CE3;zoneDrawing
LAYER MAP 77	DATATYPE 3 	19715 	 LAYER CE3ZONE 	 19715 

// tfgdsmap 4918;0 CE3;CAPID
LAYER MAP 77	DATATYPE 10 	19722 	 LAYER CE3CAPID 	 19722 

// tfgdsmap 161;0 CE3;frameDrawing
LAYER MAP 77	DATATYPE 19 	19731 	 LAYER CE3FRAME 	 19731 

// tfgdsmap 3016;0 CE3;densityID
LAYER MAP 77	DATATYPE 36 	19748 	 LAYER CE3DENID 	 19748 

// tfgdsmap 3017;0 CE3;DoNotProteus
LAYER MAP 77	DATATYPE 37 	19749 	 LAYER CE3DNP 	 19749 

// tfgdsmap 3018;0 CE3;keepGenAway
LAYER MAP 77	DATATYPE 51 	19763 	 LAYER CE3KGA 	 19763 

// tfgdsmap 11437;0 CE3;allowOTC
LAYER MAP 77	DATATYPE 58 	19770 	 LAYER CE3ALLOWOTC 	 19770 

// tfgdsmap 3019;0 CE3;holeDrawing
LAYER MAP 77	DATATYPE 61 	19773 	 LAYER CE3HOLE 	 19773 

// tfgdsmap 10903;0 CE3;SRAFplus
LAYER MAP 77	DATATYPE 72 	19784 	 LAYER CE3SRAFPLUS 	 19784 

// tfgdsmap 11134;0 CE3;SRAFminus
LAYER MAP 77	DATATYPE 73 	19785 	 LAYER CE3SRAFMINUS 	 19785 

// tfgdsmap 6713;0 CE3;SDC
LAYER MAP 77	DATATYPE 76 	19788 	 LAYER CE3SDC 	 19788 

// tfgdsmap 7007;0 CE3;fillBlockage
LAYER MAP 77	DATATYPE 93 	19805 	 LAYER CE3FILLKOR 	 19805 

// tfgdsmap 3534;0 CE3;metroCell
LAYER MAP 77	DATATYPE 96 	19808 	 LAYER CE3METROCELL 	 19808 

// tfgdsmap 8485;0 CE3;eco
LAYER MAP 77	DATATYPE 101 	19813 	 LAYER CE3ECOID 	 19813 

// tfgdsmap 1490;0 CE3;STD
LAYER MAP 77	DATATYPE 130 	19842 	 LAYER CE3STD 	 19842 

// tfgdsmap 1491;0 CE3;TARG1
LAYER MAP 77	DATATYPE 131 	19843 	 LAYER CE3TARG1 	 19843 

// tfgdsmap 1492;0 CE3;TARG2
LAYER MAP 77	DATATYPE 132 	19844 	 LAYER CE3TARG2 	 19844 

// tfgdsmap 1493;0 CE3;TARG3
LAYER MAP 77	DATATYPE 133 	19845 	 LAYER CE3TARG3 	 19845 

// tfgdsmap 3667;0 CE3;noFDR
LAYER MAP 77	DATATYPE 150 	19862 	 LAYER CE3NOFDR 	 19862 

// tfgdsmap 3979;0 CE3;fillerIgnore
LAYER MAP 77	DATATYPE 226 	19938 	 LAYER CE3FILLERIGNORE 	 19938 

// tfgdsmap 4098;0 CE3;dummyFill
LAYER MAP 77	DATATYPE 250 	19962 	 LAYER CE3DUMMYFILL 	 19962 

// tfgdsmap 7667;0 CE3;actFill
LAYER MAP 77	DATATYPE 251 	19963 	 LAYER CE3ACTFILL 	 19963 

// tfgdsmap 6257;0 CE3;trFill
LAYER MAP 77	DATATYPE 252 	19964 	 LAYER CE3TRFILL 	 19964 

// tfgdsmap 5324;0 CE3;usr1
LAYER MAP 77	DATATYPE 255 	19967 	 LAYER USER77 	 19967 

// tfgdsmap 5943;0 PVL;maskDrawing
LAYER MAP 78	DATATYPE 0 	19968 	 LAYER PVLDRAWN 	 19968 

// tfgdsmap 5944;0 PVL;keepout
LAYER MAP 78	DATATYPE 1 	19969 	 LAYER PVLKOR 	 19969 

// tfgdsmap 5945;0 PVL;toSynDrawing
LAYER MAP 78	DATATYPE 18 	19986 	 LAYER PVLTG 	 19986 

// tfgdsmap 5946;0 PVL;frameOnly
LAYER MAP 78	DATATYPE 53 	20021 	 LAYER PVLFO 	 20021 

// tfgdsmap 5947;0 PVL;frameOnlyHole
LAYER MAP 78	DATATYPE 54 	20022 	 LAYER PVLFOH 	 20022 

// tfgdsmap 6714;0 PVL;SDC
LAYER MAP 78	DATATYPE 76 	20044 	 LAYER PVLSDC 	 20044 

// tfgdsmap 5948;0 PVL;metroCell
LAYER MAP 78	DATATYPE 96 	20064 	 LAYER PVLMETROCELL 	 20064 

// tfgdsmap 5949;0 PVL;tsdrRegion
LAYER MAP 78	DATATYPE 98 	20066 	 LAYER PVLTSDRREGION 	 20066 

// tfgdsmap 5950;0 PVL;tsdr2sdr
LAYER MAP 78	DATATYPE 99 	20067 	 LAYER PVLTSDR2SDR 	 20067 

// tfgdsmap 5951;0 PVL;g1pitchID
LAYER MAP 78	DATATYPE 114 	20082 	 LAYER PVLG1PITCHID 	 20082 

// tfgdsmap 5952;0 PVL;g2pitchID
LAYER MAP 78	DATATYPE 115 	20083 	 LAYER PVLG2PITCHID 	 20083 

// tfgdsmap 5953;0 PVL;g3pitchID
LAYER MAP 78	DATATYPE 116 	20084 	 LAYER PVLG3PITCHID 	 20084 

// tfgdsmap 5954;0 PVL;g4pitchID
LAYER MAP 78	DATATYPE 117 	20085 	 LAYER PVLG4PITCHID 	 20085 

// tfgdsmap 5955;0 PVL;g5pitchID
LAYER MAP 78	DATATYPE 118 	20086 	 LAYER PVLG5PITCHID 	 20086 

// tfgdsmap 5956;0 PVL;g6pitchID
LAYER MAP 78	DATATYPE 119 	20087 	 LAYER PVLG6PITCHID 	 20087 

// tfgdsmap 5957;0 PVL;STD
LAYER MAP 78	DATATYPE 130 	20098 	 LAYER PVLSTD 	 20098 

// tfgdsmap 5958;0 PVL;TARG1
LAYER MAP 78	DATATYPE 131 	20099 	 LAYER PVLTARG1 	 20099 

// tfgdsmap 5959;0 PVL;TARG2
LAYER MAP 78	DATATYPE 132 	20100 	 LAYER PVLTARG2 	 20100 

// tfgdsmap 5960;0 PVL;TARG3
LAYER MAP 78	DATATYPE 133 	20101 	 LAYER PVLTARG3 	 20101 

// tfgdsmap 5961;0 PVL;g7pitchID
LAYER MAP 78	DATATYPE 138 	20106 	 LAYER PVLG7PITCHID 	 20106 

// tfgdsmap 5962;0 PVL;noFDR
LAYER MAP 78	DATATYPE 150 	20118 	 LAYER PVLNOFDR 	 20118 

// tfgdsmap 5963;0 PVL;g8pitchID
LAYER MAP 78	DATATYPE 170 	20138 	 LAYER PVLG8PITCHID 	 20138 

// tfgdsmap 5964;0 PVL;g9pitchID
LAYER MAP 78	DATATYPE 171 	20139 	 LAYER PVLG9PITCHID 	 20139 

// tfgdsmap 5965;0 PVL;g10pitchID
LAYER MAP 78	DATATYPE 172 	20140 	 LAYER PVLG10PITCHID 	 20140 

// tfgdsmap 5966;0 PVL;dummyFill
LAYER MAP 78	DATATYPE 250 	20218 	 LAYER PVLDUMMYFILL 	 20218 

// tfgdsmap 7668;0 PVL;actFill
LAYER MAP 78	DATATYPE 251 	20219 	 LAYER PVLACTFILL 	 20219 

// tfgdsmap 6258;0 PVL;trFill
LAYER MAP 78	DATATYPE 252 	20220 	 LAYER PVLTRFILL 	 20220 

// tfgdsmap 5967;0 PVL;usr1
LAYER MAP 78	DATATYPE 255 	20223 	 LAYER USER78 	 20223 

// tfgdsmap 5968;0 NVL;maskDrawing
LAYER MAP 79	DATATYPE 0 	20224 	 LAYER NVLDRAWN 	 20224 

// tfgdsmap 5969;0 NVL;keepout
LAYER MAP 79	DATATYPE 1 	20225 	 LAYER NVLKOR 	 20225 

// tfgdsmap 5970;0 NVL;toSynDrawing
LAYER MAP 79	DATATYPE 18 	20242 	 LAYER NVLTG 	 20242 

// tfgdsmap 5971;0 NVL;frameOnly
LAYER MAP 79	DATATYPE 53 	20277 	 LAYER NVLFO 	 20277 

// tfgdsmap 5972;0 NVL;frameOnlyHole
LAYER MAP 79	DATATYPE 54 	20278 	 LAYER NVLFOH 	 20278 

// tfgdsmap 6715;0 NVL;SDC
LAYER MAP 79	DATATYPE 76 	20300 	 LAYER NVLSDC 	 20300 

// tfgdsmap 5973;0 NVL;metroCell
LAYER MAP 79	DATATYPE 96 	20320 	 LAYER NVLMETROCELL 	 20320 

// tfgdsmap 5974;0 NVL;tsdrRegion
LAYER MAP 79	DATATYPE 98 	20322 	 LAYER NVLTSDRREGION 	 20322 

// tfgdsmap 5975;0 NVL;tsdr2sdr
LAYER MAP 79	DATATYPE 99 	20323 	 LAYER NVLTSDR2SDR 	 20323 

// tfgdsmap 5976;0 NVL;g1pitchID
LAYER MAP 79	DATATYPE 114 	20338 	 LAYER NVLG1PITCHID 	 20338 

// tfgdsmap 5977;0 NVL;g2pitchID
LAYER MAP 79	DATATYPE 115 	20339 	 LAYER NVLG2PITCHID 	 20339 

// tfgdsmap 5978;0 NVL;g3pitchID
LAYER MAP 79	DATATYPE 116 	20340 	 LAYER NVLG3PITCHID 	 20340 

// tfgdsmap 5979;0 NVL;g4pitchID
LAYER MAP 79	DATATYPE 117 	20341 	 LAYER NVLG4PITCHID 	 20341 

// tfgdsmap 5980;0 NVL;g5pitchID
LAYER MAP 79	DATATYPE 118 	20342 	 LAYER NVLG5PITCHID 	 20342 

// tfgdsmap 5981;0 NVL;g6pitchID
LAYER MAP 79	DATATYPE 119 	20343 	 LAYER NVLG6PITCHID 	 20343 

// tfgdsmap 5982;0 NVL;STD
LAYER MAP 79	DATATYPE 130 	20354 	 LAYER NVLSTD 	 20354 

// tfgdsmap 5983;0 NVL;TARG1
LAYER MAP 79	DATATYPE 131 	20355 	 LAYER NVLTARG1 	 20355 

// tfgdsmap 5984;0 NVL;TARG2
LAYER MAP 79	DATATYPE 132 	20356 	 LAYER NVLTARG2 	 20356 

// tfgdsmap 5985;0 NVL;TARG3
LAYER MAP 79	DATATYPE 133 	20357 	 LAYER NVLTARG3 	 20357 

// tfgdsmap 5986;0 NVL;g7pitchID
LAYER MAP 79	DATATYPE 138 	20362 	 LAYER NVLG7PITCHID 	 20362 

// tfgdsmap 5987;0 NVL;noFDR
LAYER MAP 79	DATATYPE 150 	20374 	 LAYER NVLNOFDR 	 20374 

// tfgdsmap 5988;0 NVL;g8pitchID
LAYER MAP 79	DATATYPE 170 	20394 	 LAYER NVLG8PITCHID 	 20394 

// tfgdsmap 5989;0 NVL;g9pitchID
LAYER MAP 79	DATATYPE 171 	20395 	 LAYER NVLG9PITCHID 	 20395 

// tfgdsmap 5990;0 NVL;g10pitchID
LAYER MAP 79	DATATYPE 172 	20396 	 LAYER NVLG10PITCHID 	 20396 

// tfgdsmap 5991;0 NVL;dummyFill
LAYER MAP 79	DATATYPE 250 	20474 	 LAYER NVLDUMMYFILL 	 20474 

// tfgdsmap 7669;0 NVL;actFill
LAYER MAP 79	DATATYPE 251 	20475 	 LAYER NVLACTFILL 	 20475 

// tfgdsmap 6259;0 NVL;trFill
LAYER MAP 79	DATATYPE 252 	20476 	 LAYER NVLTRFILL 	 20476 

// tfgdsmap 5992;0 NVL;usr1
LAYER MAP 79	DATATYPE 255 	20479 	 LAYER USER79 	 20479 

// tfgdsmap 5;0 pad;maskDrawing
LAYER MAP 80	DATATYPE 0 	20480 	 LAYER SCRATCHDRAWN 	 20480 

// tfgdsmap 953;0 tv1;keepout
LAYER MAP 80	DATATYPE 1 	20481 	 LAYER TV1KOR 	 20481 

// tfgdsmap 952;0 tv1;frameDrawing
LAYER MAP 80	DATATYPE 9 	20489 	 LAYER TV1FRAME 	 20489 

// tfgdsmap 205;0 tv1;maskDrawing
LAYER MAP 80	DATATYPE 10 	20490 	 LAYER TV1 	 20490 

// tfgdsmap 121;0 C4noProbe;maskDrawing
LAYER MAP 80	DATATYPE 11 	20491 	 LAYER C4NOPROBE 	 20491 

// tfgdsmap 203;0 pad;EightyFiveTABmaskDrawing
LAYER MAP 80	DATATYPE 14 	20494 	 LAYER PIPHASEFRAME 	 20494 

// tfgdsmap 821;0 asym;toSynDrawing
LAYER MAP 80	DATATYPE 18 	20498 	 LAYER ASYMTG 	 20498 

// tfgdsmap 105;0 pad;frameDrawing
LAYER MAP 80	DATATYPE 19 	20499 	 LAYER PADFRAME 	 20499 

// tfgdsmap 202;0 pad;TABmaskDrawing
LAYER MAP 80	DATATYPE 21 	20501 	 LAYER PLPFR 	 20501 

// tfgdsmap 206;0 poly;TABmaskDrawing
LAYER MAP 80	DATATYPE 24 	20504 	 LAYER DRAWNPOLYCUT 	 20504 

// tfgdsmap 1054;0 tv1;keepGenAway
LAYER MAP 80	DATATYPE 51 	20531 	 LAYER TV1KGA 	 20531 

// tfgdsmap 954;0 tv1;FeatureUnderTest
LAYER MAP 80	DATATYPE 52 	20532 	 LAYER TV1FUT 	 20532 

// tfgdsmap 201;0 pad;optmaskDraw
LAYER MAP 80	DATATYPE 55 	20535 	 LAYER MET4OPT 	 20535 

// tfgdsmap 6935;0 tv1;allowOTC
LAYER MAP 80	DATATYPE 58 	20538 	 LAYER TV1ALLOWOTC 	 20538 

// tfgdsmap 1010;0 tv1;WingID
LAYER MAP 80	DATATYPE 60 	20540 	 LAYER TV1WING 	 20540 

// tfgdsmap 1011;0 tv1;NoWingID
LAYER MAP 80	DATATYPE 61 	20541 	 LAYER TV1NOWING 	 20541 

// tfgdsmap 10906;0 tv1;SRAFplus
LAYER MAP 80	DATATYPE 72 	20552 	 LAYER TV1SRAFPLUS 	 20552 

// tfgdsmap 11137;0 tv1;SRAFminus
LAYER MAP 80	DATATYPE 73 	20553 	 LAYER TV1SRAFMINUS 	 20553 

// tfgdsmap 6716;0 pad;SDC
LAYER MAP 80	DATATYPE 76 	20556 	 LAYER SCRATCHSDC 	 20556 

// tfgdsmap 7008;0 tv1;fillBlockage
LAYER MAP 80	DATATYPE 93 	20573 	 LAYER TV1FILLKOR 	 20573 

// tfgdsmap 3236;0 tv1;metroCell
LAYER MAP 80	DATATYPE 96 	20576 	 LAYER TV1METROCELL 	 20576 

// tfgdsmap 10594;0 tv1;sizeID
LAYER MAP 80	DATATYPE 97 	20577 	 LAYER TV1SIZEID 	 20577 

// tfgdsmap 1494;0 tv1;STD
LAYER MAP 80	DATATYPE 130 	20610 	 LAYER TV1STD 	 20610 

// tfgdsmap 1495;0 tv1;TARG1
LAYER MAP 80	DATATYPE 131 	20611 	 LAYER TV1TARG1 	 20611 

// tfgdsmap 1496;0 tv1;TARG2
LAYER MAP 80	DATATYPE 132 	20612 	 LAYER TV1TARG2 	 20612 

// tfgdsmap 1497;0 tv1;TARG3
LAYER MAP 80	DATATYPE 133 	20613 	 LAYER TV1TARG3 	 20613 

// tfgdsmap 3668;0 tv1;noFDR
LAYER MAP 80	DATATYPE 150 	20630 	 LAYER TV1NOFDR 	 20630 

// tfgdsmap 3976;0 tv1;fillerIgnore
LAYER MAP 80	DATATYPE 226 	20706 	 LAYER TV1FILLERIGNORE 	 20706 

// tfgdsmap 4099;0 pad;dummyFill
LAYER MAP 80	DATATYPE 250 	20730 	 LAYER SCRATCHDUMMYFILL 	 20730 

// tfgdsmap 7670;0 pad;actFill
LAYER MAP 80	DATATYPE 251 	20731 	 LAYER SCRATCHACTFILL 	 20731 

// tfgdsmap 6260;0 tv1;trFill
LAYER MAP 80	DATATYPE 252 	20732 	 LAYER TV1TRFILL 	 20732 

// tfgdsmap 175;0 ndiff;CAPID
LAYER MAP 81	DATATYPE 1 	20737 	 LAYER ACTCAP_ID 	 20737 

// tfgdsmap 228;0 TFCSLOT;maskDrawing
LAYER MAP 81	DATATYPE 2 	20738 	 LAYER TFCSLOT 	 20738 

// tfgdsmap 23;0 viacon;colorDrawing
LAYER MAP 81	DATATYPE 3 	20739 	 LAYER ETCHRINGTRENCHID 	 20739 

// tfgdsmap 1900;0 vrlayer;drawing1
LAYER MAP 81	DATATYPE 5 	20741 	 LAYER VIRPKGROUTE 	 20741 

// tfgdsmap 5434;0 deviceText;subiso
LAYER MAP 81	DATATYPE 7 	20743 	 LAYER SUBISOTEXT 	 20743 

// tfgdsmap 239;0 PTD1reserved;optmaskDraw
LAYER MAP 81	DATATYPE 9 	20745 	 LAYER ISO_ID 	 20745 

// tfgdsmap 240;0 PTD2reserved;optmaskDraw
LAYER MAP 81	DATATYPE 10 	20746 	 LAYER NES_ID 	 20746 

// tfgdsmap 229;0 PRSdummyID;maskDrawing
LAYER MAP 81	DATATYPE 11 	20747 	 LAYER PRSDUMMYID 	 20747 

// tfgdsmap 189;0 VDMOSID;maskDrawing
LAYER MAP 81	DATATYPE 12 	20748 	 LAYER VDMOSID 	 20748 

// tfgdsmap 130;0 diodeID;ESDDiodeID
LAYER MAP 81	DATATYPE 13 	20749 	 LAYER DIODEID 	 20749 

// tfgdsmap 133;0 PTD3reserved;frameDrawing
LAYER MAP 81	DATATYPE 14 	20750 	 LAYER NOPHASEID 	 20750 

// tfgdsmap 1193;0 diodeID;toSynDrawing
LAYER MAP 81	DATATYPE 15 	20751 	 LAYER LLESDDIODEID 	 20751 

// tfgdsmap 4921;0 ID;bgdiodeID
LAYER MAP 81	DATATYPE 17 	20753 	 LAYER BGDIODE_ID 	 20753 

// tfgdsmap 177;0 PTD18reserved;toSynDrawing
LAYER MAP 81	DATATYPE 18 	20754 	 LAYER DVTDIODEID 	 20754 

// tfgdsmap 185;0 topviablock;frameDrawing
LAYER MAP 81	DATATYPE 19 	20755 	 LAYER TOPVIABLOCK 	 20755 

// tfgdsmap 33;0 EdgeofActive;toSynDrawing
LAYER MAP 81	DATATYPE 28 	20764 	 LAYER ETCHRINGID 	 20764 

// tfgdsmap 221;0 EdgeofActive;maskDrawing
LAYER MAP 81	DATATYPE 29 	20765 	 LAYER EOA 	 20765 

// tfgdsmap 126;0 interID;maskDrawing
LAYER MAP 81	DATATYPE 31 	20767 	 LAYER INTERID 	 20767 

// tfgdsmap 584;0 diffcon;splitmask1id
LAYER MAP 81	DATATYPE 33 	20769 	 LAYER SPLITMASK1ID 	 20769 

// tfgdsmap 585;0 diffcon;splitmask2id
LAYER MAP 81	DATATYPE 34 	20770 	 LAYER SPLITMASK2ID 	 20770 

// tfgdsmap 2989;0 sliA5;APRannotation
LAYER MAP 81	DATATYPE 38 	20774 	 LAYER SLIA5 	 20774 

// tfgdsmap 2990;0 sliA0;APRannotation
LAYER MAP 81	DATATYPE 39 	20775 	 LAYER SLIA0 	 20775 

// tfgdsmap 28;0 sliA1;APRannotation
LAYER MAP 81	DATATYPE 40 	20776 	 LAYER SLIA1 	 20776 

// tfgdsmap 29;0 sliA2;APRannotation
LAYER MAP 81	DATATYPE 41 	20777 	 LAYER SLIA2 	 20777 

// tfgdsmap 2991;0 sliA3;APRannotation
LAYER MAP 81	DATATYPE 42 	20778 	 LAYER SLIA3 	 20778 

// tfgdsmap 2992;0 sliA4;APRannotation
LAYER MAP 81	DATATYPE 43 	20779 	 LAYER SLIA4 	 20779 

// tfgdsmap 2993;0 sliE0;APRannotation
LAYER MAP 81	DATATYPE 44 	20780 	 LAYER SLIE0 	 20780 

// tfgdsmap 49;0 sliE1;APRannotation
LAYER MAP 81	DATATYPE 45 	20781 	 LAYER SLIE1 	 20781 

// tfgdsmap 48;0 sliE2;APRannotation
LAYER MAP 81	DATATYPE 46 	20782 	 LAYER SLIE2 	 20782 

// tfgdsmap 27;0 sliE3;APRannotation
LAYER MAP 81	DATATYPE 47 	20783 	 LAYER SLIE3 	 20783 

// tfgdsmap 26;0 sliPwr;APRannotation
LAYER MAP 81	DATATYPE 48 	20784 	 LAYER SLIPOWERPPIN 	 20784 

// tfgdsmap 2994;0 sliE4;APRannotation
LAYER MAP 81	DATATYPE 49 	20785 	 LAYER SLIE4 	 20785 

// tfgdsmap 97;0 blankingRect;maskDrawing
LAYER MAP 81	DATATYPE 50 	20786 	 LAYER BLANKINGRECTANGLE 	 20786 

// tfgdsmap 224;0 asym;keepGenAway
LAYER MAP 81	DATATYPE 51 	20787 	 LAYER FIDUCIALID 	 20787 

// tfgdsmap 8200;0 nonchkboundary;drawing8
LAYER MAP 81	DATATYPE 52 	20788 	 LAYER EDGECELL_ID 	 20788 

// tfgdsmap 98;0 PTD6reserved;frameDrawing
LAYER MAP 81	DATATYPE 54 	20790 	 LAYER VALIGNID 	 20790 

// tfgdsmap 550;0 poly;dissect_id
LAYER MAP 81	DATATYPE 56 	20792 	 LAYER DISSECTPOLYID 	 20792 

// tfgdsmap 281;0 FrameDRC;FID1
LAYER MAP 81	DATATYPE 58 	20794 	 LAYER RUNFRAMEDRCID 	 20794 

// tfgdsmap 1154;0 ID;holeDrawing
LAYER MAP 81	DATATYPE 61 	20797 	 LAYER MEHOLE 	 20797 

// tfgdsmap 2394;0 ID;drawing
LAYER MAP 81	DATATYPE 63 	20799 	 LAYER IPTAG 	 20799 

// tfgdsmap 293;0 poly;framepad_id
LAYER MAP 81	DATATYPE 68 	20804 	 LAYER POLYPAD_ID 	 20804 

// tfgdsmap 254;0 viacon;donotphaseid
LAYER MAP 81	DATATYPE 69 	20805 	 LAYER VIACONDONOTPHASEID 	 20805 

// tfgdsmap 886;0 ID;Frame1nonstdpolyflowsID
LAYER MAP 81	DATATYPE 70 	20806 	 LAYER LABELID 	 20806 

// tfgdsmap 6505;0 vrlayer;APRannotation
LAYER MAP 81	DATATYPE 75 	20811 	 LAYER VIRPKGVIA 	 20811 

// tfgdsmap 7594;0 emibbump;zoneDrawing
LAYER MAP 81	DATATYPE 79 	20815 	 LAYER EMIBBUMPZONE 	 20815 

// tfgdsmap 1055;0 FrameDRC;Frame1nonstdpolyflowsID
LAYER MAP 81	DATATYPE 81 	20817 	 LAYER FID1 	 20817 

// tfgdsmap 1056;0 FrameDRC;Frame2nonstdpolyflowsID
LAYER MAP 81	DATATYPE 82 	20818 	 LAYER FID2 	 20818 

// tfgdsmap 1057;0 FrameDRC;Frame3nonstdpolyflowsID
LAYER MAP 81	DATATYPE 83 	20819 	 LAYER FID3 	 20819 

// tfgdsmap 1058;0 FrameDRC;Frame4nonstdpolyflowsID
LAYER MAP 81	DATATYPE 84 	20820 	 LAYER FID4 	 20820 

// tfgdsmap 1059;0 FrameDRC;Frame5nonstdpolyflowsID
LAYER MAP 81	DATATYPE 85 	20821 	 LAYER FID5 	 20821 

// tfgdsmap 1060;0 FrameDRC;Frame6nonstdpolyflowsID
LAYER MAP 81	DATATYPE 86 	20822 	 LAYER FID6 	 20822 

// tfgdsmap 1061;0 FrameDRC;Frame7nonstdpolyflowsID
LAYER MAP 81	DATATYPE 87 	20823 	 LAYER FID7 	 20823 

// tfgdsmap 1062;0 FrameDRC;Frame8nonstdpolyflowsID
LAYER MAP 81	DATATYPE 88 	20824 	 LAYER FID8 	 20824 

// tfgdsmap 1063;0 FrameDRC;Frame9nonstdpolyflowsID
LAYER MAP 81	DATATYPE 89 	20825 	 LAYER FID9 	 20825 

// tfgdsmap 1064;0 FrameDRC;Frame10nonstdpolyflowsID
LAYER MAP 81	DATATYPE 90 	20826 	 LAYER FID10 	 20826 

// tfgdsmap 1065;0 ID;Frame5nonstdpolyflowsID
LAYER MAP 81	DATATYPE 91 	20827 	 LAYER DDF 	 20827 

// tfgdsmap 5039;0 ID;MOSICRM
LAYER MAP 81	DATATYPE 92 	20828 	 LAYER MOSICRM 	 20828 

// tfgdsmap 1067;0 ID;Frame3nonstdpolyflowsID
LAYER MAP 81	DATATYPE 93 	20829 	 LAYER ATV 	 20829 

// tfgdsmap 8221;0 scl_mim;drawing1
LAYER MAP 81	DATATYPE 94 	20830 	 LAYER SCL_MIM_ID1 	 20830 

// tfgdsmap 8222;0 scl_mim;drawing2
LAYER MAP 81	DATATYPE 95 	20831 	 LAYER SCL_MIM_ID2 	 20831 

// tfgdsmap 8223;0 scl_mim;drawing3
LAYER MAP 81	DATATYPE 96 	20832 	 LAYER SCL_MIM_ID3 	 20832 

// tfgdsmap 8685;0 pwell;portDrawing
LAYER MAP 81	DATATYPE 97 	20833 	 LAYER PWELLSUBISOPORT 	 20833 

// tfgdsmap 1066;0 ID;Frame4nonstdpolyflowsID
LAYER MAP 81	DATATYPE 98 	20834 	 LAYER ATM 	 20834 

// tfgdsmap 655;0 ID;IID
LAYER MAP 81	DATATYPE 100 	20836 	 LAYER IID 	 20836 

// tfgdsmap 656;0 ID;TCEMER
LAYER MAP 81	DATATYPE 101 	20837 	 LAYER TCEMER 	 20837 

// tfgdsmap 657;0 ID;FDR
LAYER MAP 81	DATATYPE 102 	20838 	 LAYER FDR 	 20838 

// tfgdsmap 658;0 ID;LID
LAYER MAP 81	DATATYPE 103 	20839 	 LAYER LID 	 20839 

// tfgdsmap 659;0 ID;TRATOD
LAYER MAP 81	DATATYPE 104 	20840 	 LAYER TRATOD 	 20840 

// tfgdsmap 661;0 ID;TRDTOS
LAYER MAP 81	DATATYPE 106 	20842 	 LAYER TRDTOS 	 20842 

// tfgdsmap 662;0 ID;TSBITCELL
LAYER MAP 81	DATATYPE 107 	20843 	 LAYER TSBITCELL 	 20843 

// tfgdsmap 5063;0 ID;TRDDCTOSDC
LAYER MAP 81	DATATYPE 108 	20844 	 LAYER TRDDCTOSDC 	 20844 

// tfgdsmap 822;0 ID;reservedPurpose10
LAYER MAP 81	DATATYPE 109 	20845 	 LAYER ER_LOCK_ID 	 20845 

// tfgdsmap 410;0 global;devtermID1
LAYER MAP 81	DATATYPE 110 	20846 	 LAYER DEVTERMID1 	 20846 

// tfgdsmap 666;0 ID;reservedPurpose0
LAYER MAP 81	DATATYPE 111 	20847 	 LAYER DEVHVBLOCK 	 20847 

// tfgdsmap 667;0 ID;reservedPurpose1
LAYER MAP 81	DATATYPE 112 	20848 	 LAYER METALHVBLOCK 	 20848 

// tfgdsmap 668;0 ID;reservedPurpose2
LAYER MAP 81	DATATYPE 113 	20849 	 LAYER DCID 	 20849 

// tfgdsmap 669;0 ID;reservedPurpose3
LAYER MAP 81	DATATYPE 114 	20850 	 LAYER NWELLHVBLOCK 	 20850 

// tfgdsmap 670;0 ID;reservedPurpose4
LAYER MAP 81	DATATYPE 115 	20851 	 LAYER LVS_DUMMYGATE 	 20851 

// tfgdsmap 671;0 ID;reservedPurpose5
LAYER MAP 81	DATATYPE 116 	20852 	 LAYER HVID 	 20852 

// tfgdsmap 674;0 ID;reservedPurpose8
LAYER MAP 81	DATATYPE 119 	20855 	 LAYER BE_DFT_ID 	 20855 

// tfgdsmap 583;0 ID;Guardring
LAYER MAP 81	DATATYPE 120 	20856 	 LAYER GUARDRING_ID 	 20856 

// tfgdsmap 411;0 global;devtermID2
LAYER MAP 81	DATATYPE 121 	20857 	 LAYER DEVTERMID2 	 20857 

// tfgdsmap 412;0 global;devtermID3
LAYER MAP 81	DATATYPE 122 	20858 	 LAYER DEVTERMID3 	 20858 

// tfgdsmap 1021;0 global;devtermID4
LAYER MAP 81	DATATYPE 123 	20859 	 LAYER DEVTERMID4 	 20859 

// tfgdsmap 679;0 antiFuse;id
LAYER MAP 81	DATATYPE 124 	20860 	 LAYER ANTIFUSEID 	 20860 

// tfgdsmap 425;0 global;inductorID1
LAYER MAP 81	DATATYPE 125 	20861 	 LAYER INDUCTORID1 	 20861 

// tfgdsmap 429;0 global;varactorID1
LAYER MAP 81	DATATYPE 129 	20865 	 LAYER VARACTORID1 	 20865 

// tfgdsmap 397;0 global;mfcapID
LAYER MAP 81	DATATYPE 137 	20873 	 LAYER MFCAPID 	 20873 

// tfgdsmap 633;0 ID;LLGTR
LAYER MAP 81	DATATYPE 138 	20874 	 LAYER LLGTR 	 20874 

// tfgdsmap 634;0 ID;TRDTOALT2
LAYER MAP 81	DATATYPE 139 	20875 	 LAYER TRDTOALT2 	 20875 

// tfgdsmap 624;0 ID;DualOxideID
LAYER MAP 81	DATATYPE 140 	20876 	 LAYER DUALOXIDEID 	 20876 

// tfgdsmap 193;0 TRDTOT;maskDrawing
LAYER MAP 81	DATATYPE 141 	20877 	 LAYER TRDTOT 	 20877 

// tfgdsmap 194;0 TRATOT;maskDrawing
LAYER MAP 81	DATATYPE 142 	20878 	 LAYER TRATOT 	 20878 

// tfgdsmap 195;0 TRDTOULP;maskDrawing
LAYER MAP 81	DATATYPE 143 	20879 	 LAYER TRDTOULP 	 20879 

// tfgdsmap 196;0 TRATOAT2;maskDrawing
LAYER MAP 81	DATATYPE 144 	20880 	 LAYER TRATOAT2 	 20880 

// tfgdsmap 197;0 TRATOAT;maskDrawing
LAYER MAP 81	DATATYPE 145 	20881 	 LAYER TRATOAT 	 20881 

// tfgdsmap 843;0 poly;XGOXID
LAYER MAP 81	DATATYPE 146 	20882 	 LAYER XGOXID 	 20882 

// tfgdsmap 889;0 TRDTOLT;maskDrawing
LAYER MAP 81	DATATYPE 147 	20883 	 LAYER TRDTOLT 	 20883 

// tfgdsmap 890;0 TRATOLT;maskDrawing
LAYER MAP 81	DATATYPE 148 	20884 	 LAYER TRATOLT 	 20884 

// tfgdsmap 2601;0 TRDTOAT;maskDrawing
LAYER MAP 81	DATATYPE 149 	20885 	 LAYER TRDTOAT 	 20885 

// tfgdsmap 2988;0 TRTTOUT;maskDrawing
LAYER MAP 81	DATATYPE 150 	20886 	 LAYER TRTTOUT 	 20886 

// tfgdsmap 3237;0 ID;TRETOX
LAYER MAP 81	DATATYPE 151 	20887 	 LAYER TRETOX 	 20887 

// tfgdsmap 589;0 ID;NoSDRID
LAYER MAP 81	DATATYPE 153 	20889 	 LAYER NOSDRID 	 20889 

// tfgdsmap 9543;0 mfc;id2
LAYER MAP 81	DATATYPE 155 	20891 	 LAYER MFCID2 	 20891 

// tfgdsmap 9544;0 mfc;id3
LAYER MAP 81	DATATYPE 156 	20892 	 LAYER MFCID3 	 20892 

// tfgdsmap 3238;0 ID;TRDTOCD1
LAYER MAP 81	DATATYPE 157 	20893 	 LAYER TRDTOCD1 	 20893 

// tfgdsmap 3239;0 ID;TRDTOCD2
LAYER MAP 81	DATATYPE 158 	20894 	 LAYER TRDTOCD2 	 20894 

// tfgdsmap 3240;0 ID;TRCD1TOCD2
LAYER MAP 81	DATATYPE 159 	20895 	 LAYER TRCD1TOCD2 	 20895 

// tfgdsmap 1206;0 ID;prs
LAYER MAP 81	DATATYPE 160 	20896 	 LAYER IDPRS 	 20896 

// tfgdsmap 9545;0 mfc;id4
LAYER MAP 81	DATATYPE 161 	20897 	 LAYER MFCID4 	 20897 

// tfgdsmap 8968;0 TRDTOSTTM;maskDrawing
LAYER MAP 81	DATATYPE 162 	20898 	 LAYER TRDTOSTTM 	 20898 

// tfgdsmap 5268;0 ID;inductorID
LAYER MAP 81	DATATYPE 163 	20899 	 LAYER INDUCTORPROPS 	 20899 

// tfgdsmap 640;0 ID;TSBCID
LAYER MAP 81	DATATYPE 164 	20900 	 LAYER TSBCID 	 20900 

// tfgdsmap 3312;0 TRDTOV1;maskDrawing
LAYER MAP 81	DATATYPE 165 	20901 	 LAYER TRDTOV1 	 20901 

// tfgdsmap 3313;0 TRDTOV2;maskDrawing
LAYER MAP 81	DATATYPE 166 	20902 	 LAYER TRDTOV2 	 20902 

// tfgdsmap 3314;0 TRDTOV3;maskDrawing
LAYER MAP 81	DATATYPE 167 	20903 	 LAYER TRDTOV3 	 20903 

// tfgdsmap 3241;0 ID;TRSRPTODD
LAYER MAP 81	DATATYPE 168 	20904 	 LAYER TRSRPTODD 	 20904 

// tfgdsmap 645;0 ID;VaractorID
LAYER MAP 81	DATATYPE 169 	20905 	 LAYER VARACTORID 	 20905 

// tfgdsmap 646;0 ID;VaractorTransRegionID
LAYER MAP 81	DATATYPE 170 	20906 	 LAYER VARACTORTRANSREGIONID 	 20906 

// tfgdsmap 833;0 ID;dissect_id
LAYER MAP 81	DATATYPE 171 	20907 	 LAYER IDDISSECTID 	 20907 

// tfgdsmap 915;0 blankingRect;dissect_id
LAYER MAP 81	DATATYPE 172 	20908 	 LAYER DISSECTRIM 	 20908 

// tfgdsmap 1031;0 asym;optmaskDraw
LAYER MAP 81	DATATYPE 173 	20909 	 LAYER MPSSCRIBE 	 20909 

// tfgdsmap 3616;0 TRBBSDRTOTSDR;maskDrawing
LAYER MAP 81	DATATYPE 174 	20910 	 LAYER TRBBSDRTOTSDR 	 20910 

// tfgdsmap 1743;0 PTD1reserved;dissect_id
LAYER MAP 81	DATATYPE 175 	20911 	 LAYER STUBOGD 	 20911 

// tfgdsmap 3242;0 ID;NIKON
LAYER MAP 81	DATATYPE 176 	20912 	 LAYER NIKONID 	 20912 

// tfgdsmap 3243;0 ID;ASML
LAYER MAP 81	DATATYPE 177 	20913 	 LAYER ASMLID 	 20913 

// tfgdsmap 3244;0 ID;DBO
LAYER MAP 81	DATATYPE 178 	20914 	 LAYER DBO 	 20914 

// tfgdsmap 3245;0 ID;IBO
LAYER MAP 81	DATATYPE 179 	20915 	 LAYER IBO 	 20915 

// tfgdsmap 9017;0 sclDev;id
LAYER MAP 81	DATATYPE 230 	20966 	 LAYER SCLDEVID 	 20966 

// tfgdsmap 10595;0 polycon;reservedPurpose9
LAYER MAP 81	DATATYPE 234 	20970 	 LAYER POLYCONRP9 	 20970 

// tfgdsmap 5065;0 ID;g1pitchID
LAYER MAP 81	DATATYPE 235 	20971 	 LAYER FILLGRID_ID1 	 20971 

// tfgdsmap 5066;0 ID;g2pitchID
LAYER MAP 81	DATATYPE 236 	20972 	 LAYER FILLGRID_ID2 	 20972 

// tfgdsmap 5067;0 ID;g3pitchID
LAYER MAP 81	DATATYPE 237 	20973 	 LAYER FILLGRID_ID3 	 20973 

// tfgdsmap 5068;0 ID;g4pitchID
LAYER MAP 81	DATATYPE 238 	20974 	 LAYER FILLGRID_ID4 	 20974 

// tfgdsmap 5069;0 ID;g5pitchID
LAYER MAP 81	DATATYPE 239 	20975 	 LAYER FILLGRID_ID5 	 20975 

// tfgdsmap 5070;0 ID;g6pitchID
LAYER MAP 81	DATATYPE 240 	20976 	 LAYER FILLGRID_ID6 	 20976 

// tfgdsmap 5071;0 ID;g7pitchID
LAYER MAP 81	DATATYPE 241 	20977 	 LAYER FILLGRID_ID7 	 20977 

// tfgdsmap 5072;0 ID;g8pitchID
LAYER MAP 81	DATATYPE 242 	20978 	 LAYER FILLGRID_ID8 	 20978 

// tfgdsmap 5073;0 ID;g9pitchID
LAYER MAP 81	DATATYPE 243 	20979 	 LAYER FILLGRID_ID9 	 20979 

// tfgdsmap 5074;0 ID;g10pitchID
LAYER MAP 81	DATATYPE 244 	20980 	 LAYER FILLGRID_ID10 	 20980 

// tfgdsmap 2373;0 poly;hdsttram
LAYER MAP 81	DATATYPE 245 	20981 	 LAYER HDSTTRAMPOLYID 	 20981 

// tfgdsmap 2374;0 diffusion;hdsttram
LAYER MAP 81	DATATYPE 246 	20982 	 LAYER HDSTTRAMDIFFID 	 20982 

// tfgdsmap 2375;0 MPV;hdsttram
LAYER MAP 81	DATATYPE 247 	20983 	 LAYER HDSTTRAMMPVID 	 20983 

// tfgdsmap 2376;0 SLV;hdsttram
LAYER MAP 81	DATATYPE 248 	20984 	 LAYER HDSTTRAMSLVID 	 20984 

// tfgdsmap 2377;0 OFT;hdsttram
LAYER MAP 81	DATATYPE 249 	20985 	 LAYER HDSTTRAMOFTID 	 20985 

// tfgdsmap 2378;0 metal0;hdsttram
LAYER MAP 81	DATATYPE 250 	20986 	 LAYER HDSTTRAMM0ID 	 20986 

// tfgdsmap 5040;0 CE;keepGenAway
LAYER MAP 81	DATATYPE 251 	20987 	 LAYER CEKGA 	 20987 

// tfgdsmap 85;0 arrayId;maskDrawing
LAYER MAP 82	DATATYPE 0 	20992 	 LAYER SRAM_IDDRAWN 	 20992 

// tfgdsmap 870;0 arrayId;optmaskDraw
LAYER MAP 82	DATATYPE 1 	20993 	 LAYER RFSRAM_ID 	 20993 

// tfgdsmap 975;0 arrayId;drawing1
LAYER MAP 82	DATATYPE 2 	20994 	 LAYER LVSRAM_ID 	 20994 

// tfgdsmap 973;0 arrayId;drawing4
LAYER MAP 82	DATATYPE 4 	20996 	 LAYER EVNDRAM_ID 	 20996 

// tfgdsmap 505;0 bitcell0;reservedPurpose5
LAYER MAP 82	DATATYPE 5 	20997 	 LAYER BC0RP5 	 20997 

// tfgdsmap 506;0 bitcell0;reservedPurpose6
LAYER MAP 82	DATATYPE 6 	20998 	 LAYER BC0RP6 	 20998 

// tfgdsmap 507;0 bitcell0;reservedPurpose7
LAYER MAP 82	DATATYPE 7 	20999 	 LAYER BC0RP7 	 20999 

// tfgdsmap 508;0 bitcell0;reservedPurpose8
LAYER MAP 82	DATATYPE 8 	21000 	 LAYER BC0RP8 	 21000 

// tfgdsmap 509;0 bitcell0;reservedPurpose9
LAYER MAP 82	DATATYPE 9 	21001 	 LAYER BC0RP9 	 21001 

// tfgdsmap 510;0 bitcell0;reservedPurpose10
LAYER MAP 82	DATATYPE 10 	21002 	 LAYER BC0RP10 	 21002 

// tfgdsmap 4179;0 ROM;maskDrawing
LAYER MAP 82	DATATYPE 11 	21003 	 LAYER ROM_ID 	 21003 

// tfgdsmap 515;0 bitcell1;reservedPurpose5
LAYER MAP 82	DATATYPE 15 	21007 	 LAYER BC1RP5 	 21007 

// tfgdsmap 516;0 bitcell1;reservedPurpose6
LAYER MAP 82	DATATYPE 16 	21008 	 LAYER BC1RP6 	 21008 

// tfgdsmap 517;0 bitcell1;reservedPurpose7
LAYER MAP 82	DATATYPE 17 	21009 	 LAYER BC1RP7 	 21009 

// tfgdsmap 518;0 bitcell1;reservedPurpose8
LAYER MAP 82	DATATYPE 18 	21010 	 LAYER BC1RP8 	 21010 

// tfgdsmap 519;0 bitcell1;reservedPurpose9
LAYER MAP 82	DATATYPE 19 	21011 	 LAYER BC1RP9 	 21011 

// tfgdsmap 520;0 bitcell1;reservedPurpose10
LAYER MAP 82	DATATYPE 20 	21012 	 LAYER BC1RP10 	 21012 

// tfgdsmap 525;0 bitcell2;reservedPurpose5
LAYER MAP 82	DATATYPE 25 	21017 	 LAYER BC2RP5 	 21017 

// tfgdsmap 526;0 bitcell2;reservedPurpose6
LAYER MAP 82	DATATYPE 26 	21018 	 LAYER BC2RP6 	 21018 

// tfgdsmap 527;0 bitcell2;reservedPurpose7
LAYER MAP 82	DATATYPE 27 	21019 	 LAYER BC2RP7 	 21019 

// tfgdsmap 528;0 bitcell2;reservedPurpose8
LAYER MAP 82	DATATYPE 28 	21020 	 LAYER BC2RP8 	 21020 

// tfgdsmap 529;0 bitcell2;reservedPurpose9
LAYER MAP 82	DATATYPE 29 	21021 	 LAYER BC2RP9 	 21021 

// tfgdsmap 530;0 bitcell2;reservedPurpose10
LAYER MAP 82	DATATYPE 30 	21022 	 LAYER BC2RP10 	 21022 

// tfgdsmap 531;0 bitcell3;reservedPurpose1
LAYER MAP 82	DATATYPE 31 	21023 	 LAYER BC3RP1 	 21023 

// tfgdsmap 532;0 bitcell3;reservedPurpose2
LAYER MAP 82	DATATYPE 32 	21024 	 LAYER BC3RP2 	 21024 

// tfgdsmap 533;0 PGD;centerLine
LAYER MAP 82	DATATYPE 33 	21025 	 LAYER PGDCL 	 21025 

// tfgdsmap 534;0 OGD;centerLine
LAYER MAP 82	DATATYPE 34 	21026 	 LAYER OGDCL 	 21026 

// tfgdsmap 535;0 bitcell3;reservedPurpose5
LAYER MAP 82	DATATYPE 35 	21027 	 LAYER SRAM_HPDP_ID 	 21027 

// tfgdsmap 536;0 bitcell3;reservedPurpose6
LAYER MAP 82	DATATYPE 36 	21028 	 LAYER SRAM_SDP_ID 	 21028 

// tfgdsmap 537;0 bitcell3;reservedPurpose7
LAYER MAP 82	DATATYPE 37 	21029 	 LAYER SRAM_HDDP_ID 	 21029 

// tfgdsmap 538;0 bitcell3;reservedPurpose8
LAYER MAP 82	DATATYPE 38 	21030 	 LAYER SRAM_ADP_ID 	 21030 

// tfgdsmap 539;0 bitcell3;reservedPurpose9
LAYER MAP 82	DATATYPE 39 	21031 	 LAYER SRAM_ULC_ID 	 21031 

// tfgdsmap 540;0 bitcell3;reservedPurpose10
LAYER MAP 82	DATATYPE 40 	21032 	 LAYER SRAM_HDC_ID 	 21032 

// tfgdsmap 541;0 SRAM_ULV;maskDrawing
LAYER MAP 82	DATATYPE 41 	21033 	 LAYER SRAM_LVC_ID 	 21033 

// tfgdsmap 542;0 SRAM_XLV;maskDrawing
LAYER MAP 82	DATATYPE 42 	21034 	 LAYER SRAM_HPC_ID 	 21034 

// tfgdsmap 543;0 SRAM_XPV;maskDrawing
LAYER MAP 82	DATATYPE 43 	21035 	 LAYER SRAM_UPC_ID 	 21035 

// tfgdsmap 544;0 bitcell4;reservedPurpose4
LAYER MAP 82	DATATYPE 44 	21036 	 LAYER SRAM_HPC1_ID 	 21036 

// tfgdsmap 545;0 bitcell4;reservedPurpose5
LAYER MAP 82	DATATYPE 45 	21037 	 LAYER SRAM_LVDP_ID 	 21037 

// tfgdsmap 546;0 bitcell4;reservedPurpose6
LAYER MAP 82	DATATYPE 46 	21038 	 LAYER BC4RP6 	 21038 

// tfgdsmap 547;0 bitcell4;reservedPurpose7
LAYER MAP 82	DATATYPE 47 	21039 	 LAYER BC4RP7 	 21039 

// tfgdsmap 548;0 bitcell4;reservedPurpose8
LAYER MAP 82	DATATYPE 48 	21040 	 LAYER BC4RP8 	 21040 

// tfgdsmap 549;0 bitcell4;reservedPurpose9
LAYER MAP 82	DATATYPE 49 	21041 	 LAYER BC4RP9 	 21041 

// tfgdsmap 252;0 bitcell4;reservedPurpose10
LAYER MAP 82	DATATYPE 50 	21042 	 LAYER POLYIDASML 	 21042 

// tfgdsmap 5064;0 SRAM_IDV;maskDrawing
LAYER MAP 82	DATATYPE 51 	21043 	 LAYER SRAM_IDV_ID 	 21043 

// tfgdsmap 5811;0 STTRAM1;maskDrawing
LAYER MAP 82	DATATYPE 52 	21044 	 LAYER STTRAMID1 	 21044 

// tfgdsmap 5812;0 STTRAM2;maskDrawing
LAYER MAP 82	DATATYPE 53 	21045 	 LAYER STTRAMID2 	 21045 

// tfgdsmap 3779;0 bitcell1;edramID
LAYER MAP 82	DATATYPE 55 	21047 	 LAYER EDRAMIDA 	 21047 

// tfgdsmap 3780;0 bitcell2;edramID
LAYER MAP 82	DATATYPE 56 	21048 	 LAYER EDRAMIDB 	 21048 

// tfgdsmap 3781;0 bitcell3;edramID
LAYER MAP 82	DATATYPE 57 	21049 	 LAYER EDRAMIDC 	 21049 

// tfgdsmap 3792;0 arrayId;diffEdge
LAYER MAP 82	DATATYPE 58 	21050 	 LAYER ARRAYDIFFEDGEID 	 21050 

// tfgdsmap 3793;0 arrayId;implantID
LAYER MAP 82	DATATYPE 59 	21051 	 LAYER ARRAYIMPLANTID 	 21051 

// tfgdsmap 370;0 arrayId;drawing2
LAYER MAP 82	DATATYPE 60 	21052 	 LAYER FE_EDRAM_ID 	 21052 

// tfgdsmap 1301;0 arrayId;drawing7
LAYER MAP 82	DATATYPE 61 	21053 	 LAYER SRAMTAPID 	 21053 

// tfgdsmap 2280;0 arrayId;drawing8
LAYER MAP 82	DATATYPE 62 	21054 	 LAYER BE_EDRAM_ID 	 21054 

// tfgdsmap 3617;0 arrayId;highDensity
LAYER MAP 82	DATATYPE 63 	21055 	 LAYER HD_SRAM_ID 	 21055 

// tfgdsmap 3762;0 arrayId;cd1
LAYER MAP 82	DATATYPE 64 	21056 	 LAYER SRAMCD28 	 21056 

// tfgdsmap 2381;0 hdsttram;id3
LAYER MAP 82	DATATYPE 69 	21061 	 LAYER HDSTTRAMID3 	 21061 

// tfgdsmap 5094;0 metal0;BCregionID
LAYER MAP 82	DATATYPE 70 	21062 	 LAYER MET0BCREGIONID 	 21062 

// tfgdsmap 5095;0 metal1;BCregionID
LAYER MAP 82	DATATYPE 71 	21063 	 LAYER MET1BCREGIONID 	 21063 

// tfgdsmap 5096;0 metal2;BCregionID
LAYER MAP 82	DATATYPE 72 	21064 	 LAYER MET2BCREGIONID 	 21064 

// tfgdsmap 2371;0 memxsm1;id
LAYER MAP 82	DATATYPE 74 	21066 	 LAYER MEMXSM1ID 	 21066 

// tfgdsmap 2372;0 memxsm1;transitionID
LAYER MAP 82	DATATYPE 75 	21067 	 LAYER MEMXSM1TRID 	 21067 

// tfgdsmap 2379;0 hdsttram;id1
LAYER MAP 82	DATATYPE 76 	21068 	 LAYER HDSTTRAMID1 	 21068 

// tfgdsmap 2380;0 hdsttram;id2
LAYER MAP 82	DATATYPE 77 	21069 	 LAYER HDSTTRAMID2 	 21069 

// tfgdsmap 8502;0 nomStack;devType
LAYER MAP 82	DATATYPE 99 	21091 	 LAYER STACKDEVTYPE 	 21091 

// tfgdsmap 10233;0 cram;id
LAYER MAP 82	DATATYPE 100 	21092 	 LAYER CRAMID 	 21092 

// tfgdsmap 5186;0 DJP;devType
LAYER MAP 82	DATATYPE 227 	21219 	 LAYER DJPDEVTYPE 	 21219 

// tfgdsmap 5187;0 BGD;devType
LAYER MAP 82	DATATYPE 228 	21220 	 LAYER BGDDEVTYPE 	 21220 

// tfgdsmap 4177;0 arrayId;dummyFill
LAYER MAP 82	DATATYPE 250 	21242 	 LAYER SRAMDUMMYFILL 	 21242 

// tfgdsmap 8078;0 RFREQ;devType
LAYER MAP 82	DATATYPE 251 	21243 	 LAYER RFREQDEVTYPE 	 21243 

// tfgdsmap 6869;0 GTR;maskDrawing
LAYER MAP 83	DATATYPE 0 	21248 	 LAYER GTRDRAWN 	 21248 

// tfgdsmap 6870;0 GTR;keepout
LAYER MAP 83	DATATYPE 1 	21249 	 LAYER GTRKOR 	 21249 

// tfgdsmap 6871;0 GTR;toSynDrawing
LAYER MAP 83	DATATYPE 18 	21266 	 LAYER GTRTG 	 21266 

// tfgdsmap 6872;0 GTR;frameOnly
LAYER MAP 83	DATATYPE 53 	21301 	 LAYER GTRFO 	 21301 

// tfgdsmap 6873;0 GTR;frameOnlyHole
LAYER MAP 83	DATATYPE 54 	21302 	 LAYER GTRFOH 	 21302 

// tfgdsmap 6874;0 GTR;SDC
LAYER MAP 83	DATATYPE 76 	21324 	 LAYER GTRSDC 	 21324 

// tfgdsmap 6875;0 GTR;metroCell
LAYER MAP 83	DATATYPE 96 	21344 	 LAYER GTRMETROCELL 	 21344 

// tfgdsmap 6876;0 GTR;STD
LAYER MAP 83	DATATYPE 130 	21378 	 LAYER GTRSTD 	 21378 

// tfgdsmap 6877;0 GTR;TARG1
LAYER MAP 83	DATATYPE 131 	21379 	 LAYER GTRTARG1 	 21379 

// tfgdsmap 6878;0 GTR;TARG2
LAYER MAP 83	DATATYPE 132 	21380 	 LAYER GTRTARG2 	 21380 

// tfgdsmap 6879;0 GTR;TARG3
LAYER MAP 83	DATATYPE 133 	21381 	 LAYER GTRTARG3 	 21381 

// tfgdsmap 6880;0 GTR;noFDR
LAYER MAP 83	DATATYPE 150 	21398 	 LAYER GTRNOFDR 	 21398 

// tfgdsmap 6881;0 GTR;dummyFill
LAYER MAP 83	DATATYPE 250 	21498 	 LAYER GTRDUMMYFILL 	 21498 

// tfgdsmap 7671;0 GTR;actFill
LAYER MAP 83	DATATYPE 251 	21499 	 LAYER GTRACTFILL 	 21499 

// tfgdsmap 6882;0 GTR;trFill
LAYER MAP 83	DATATYPE 252 	21500 	 LAYER GTRTRFILL 	 21500 

// tfgdsmap 6883;0 GTR;usr1
LAYER MAP 83	DATATYPE 255 	21503 	 LAYER USER83 	 21503 

// tfgdsmap 3925;0 POLYCHECK;maskDrawing
LAYER MAP 84	DATATYPE 0 	21504 	 LAYER POLYCHECKDRAWN 	 21504 

// tfgdsmap 5114;0 POLYCHECK;keepout
LAYER MAP 84	DATATYPE 1 	21505 	 LAYER POLYCHECKKOR 	 21505 

// tfgdsmap 910;0 ID;frameOnly
LAYER MAP 84	DATATYPE 53 	21557 	 LAYER FLEXPOLARITY 	 21557 

// tfgdsmap 934;0 PLP;colorDrawing
LAYER MAP 84	DATATYPE 54 	21558 	 LAYER PLPNOCOLOR 	 21558 

// tfgdsmap 10908;0 POLYCHECK;SRAFplus
LAYER MAP 84	DATATYPE 72 	21576 	 LAYER POLYCHECKSRAFPLUS 	 21576 

// tfgdsmap 11139;0 POLYCHECK;SRAFminus
LAYER MAP 84	DATATYPE 73 	21577 	 LAYER POLYCHECKSRAFMINUS 	 21577 

// tfgdsmap 6717;0 POLYCHECK;SDC
LAYER MAP 84	DATATYPE 76 	21580 	 LAYER POLYCHECKSDC 	 21580 

// tfgdsmap 4100;0 POLYCHECK;dummyFill
LAYER MAP 84	DATATYPE 250 	21754 	 LAYER POLYCHECKDUMMYFILL 	 21754 

// tfgdsmap 7672;0 POLYCHECK;actFill
LAYER MAP 84	DATATYPE 251 	21755 	 LAYER POLYCHECKACTFILL 	 21755 

// tfgdsmap 6261;0 POLYCHECK;trFill
LAYER MAP 84	DATATYPE 252 	21756 	 LAYER POLYCHECKTRFILL 	 21756 

// tfgdsmap 5325;0 POLYCHECK;usr1
LAYER MAP 84	DATATYPE 255 	21759 	 LAYER USER84 	 21759 

// tfgdsmap 871;0 PRM;maskDrawing
LAYER MAP 85	DATATYPE 0 	21760 	 LAYER PRMDRAWN 	 21760 

// tfgdsmap 5115;0 PRM;keepout
LAYER MAP 85	DATATYPE 1 	21761 	 LAYER PRMKOR 	 21761 

// tfgdsmap 872;0 PRM;frameDrawing
LAYER MAP 85	DATATYPE 19 	21779 	 LAYER PRMFRAME 	 21779 

// tfgdsmap 10909;0 PRM;SRAFplus
LAYER MAP 85	DATATYPE 72 	21832 	 LAYER PRMSRAFPLUS 	 21832 

// tfgdsmap 11140;0 PRM;SRAFminus
LAYER MAP 85	DATATYPE 73 	21833 	 LAYER PRMSRAFMINUS 	 21833 

// tfgdsmap 6718;0 PRM;SDC
LAYER MAP 85	DATATYPE 76 	21836 	 LAYER PRMSDC 	 21836 

// tfgdsmap 3535;0 PRM;metroCell
LAYER MAP 85	DATATYPE 96 	21856 	 LAYER PRMMETROCELL 	 21856 

// tfgdsmap 1709;0 PRM;STD
LAYER MAP 85	DATATYPE 130 	21890 	 LAYER PRMSTD 	 21890 

// tfgdsmap 1710;0 PRM;TARG1
LAYER MAP 85	DATATYPE 131 	21891 	 LAYER PRMTARG1 	 21891 

// tfgdsmap 1711;0 PRM;TARG2
LAYER MAP 85	DATATYPE 132 	21892 	 LAYER PRMTARG2 	 21892 

// tfgdsmap 1712;0 PRM;TARG3
LAYER MAP 85	DATATYPE 133 	21893 	 LAYER PRMTARG3 	 21893 

// tfgdsmap 3669;0 PRM;noFDR
LAYER MAP 85	DATATYPE 150 	21910 	 LAYER PRMNOFDR 	 21910 

// tfgdsmap 4101;0 PRM;dummyFill
LAYER MAP 85	DATATYPE 250 	22010 	 LAYER PRMDUMMYFILL 	 22010 

// tfgdsmap 7673;0 PRM;actFill
LAYER MAP 85	DATATYPE 251 	22011 	 LAYER PRMACTFILL 	 22011 

// tfgdsmap 6262;0 PRM;trFill
LAYER MAP 85	DATATYPE 252 	22012 	 LAYER PRMTRFILL 	 22012 

// tfgdsmap 5326;0 PRM;usr1
LAYER MAP 85	DATATYPE 255 	22015 	 LAYER USER85 	 22015 

// tfgdsmap 873;0 RCT;maskDrawing
LAYER MAP 86	DATATYPE 0 	22016 	 LAYER RCTDRAWN 	 22016 

// tfgdsmap 5116;0 RCT;keepout
LAYER MAP 86	DATATYPE 1 	22017 	 LAYER RCTKOR 	 22017 

// tfgdsmap 874;0 RCT;frameDrawing
LAYER MAP 86	DATATYPE 19 	22035 	 LAYER RCTFRAME 	 22035 

// tfgdsmap 10910;0 RCT;SRAFplus
LAYER MAP 86	DATATYPE 72 	22088 	 LAYER RCTSRAFPLUS 	 22088 

// tfgdsmap 11141;0 RCT;SRAFminus
LAYER MAP 86	DATATYPE 73 	22089 	 LAYER RCTSRAFMINUS 	 22089 

// tfgdsmap 6719;0 RCT;SDC
LAYER MAP 86	DATATYPE 76 	22092 	 LAYER RCTSDC 	 22092 

// tfgdsmap 3536;0 RCT;metroCell
LAYER MAP 86	DATATYPE 96 	22112 	 LAYER RCTMETROCELL 	 22112 

// tfgdsmap 1713;0 RCT;STD
LAYER MAP 86	DATATYPE 130 	22146 	 LAYER RCTSTD 	 22146 

// tfgdsmap 1714;0 RCT;TARG1
LAYER MAP 86	DATATYPE 131 	22147 	 LAYER RCTTARG1 	 22147 

// tfgdsmap 1715;0 RCT;TARG2
LAYER MAP 86	DATATYPE 132 	22148 	 LAYER RCTTARG2 	 22148 

// tfgdsmap 1716;0 RCT;TARG3
LAYER MAP 86	DATATYPE 133 	22149 	 LAYER RCTTARG3 	 22149 

// tfgdsmap 3670;0 RCT;noFDR
LAYER MAP 86	DATATYPE 150 	22166 	 LAYER RCTNOFDR 	 22166 

// tfgdsmap 4102;0 RCT;dummyFill
LAYER MAP 86	DATATYPE 250 	22266 	 LAYER RCTDUMMYFILL 	 22266 

// tfgdsmap 7674;0 RCT;actFill
LAYER MAP 86	DATATYPE 251 	22267 	 LAYER RCTACTFILL 	 22267 

// tfgdsmap 6263;0 RCT;trFill
LAYER MAP 86	DATATYPE 252 	22268 	 LAYER RCTTRFILL 	 22268 

// tfgdsmap 5327;0 RCT;usr1
LAYER MAP 86	DATATYPE 255 	22271 	 LAYER USER86 	 22271 

// tfgdsmap 875;0 CPT;maskDrawing
LAYER MAP 87	DATATYPE 0 	22272 	 LAYER CPTDRAWN 	 22272 

// tfgdsmap 5117;0 CPT;keepout
LAYER MAP 87	DATATYPE 1 	22273 	 LAYER CPTKOR 	 22273 

// tfgdsmap 876;0 CPT;frameDrawing
LAYER MAP 87	DATATYPE 19 	22291 	 LAYER CPTFRAME 	 22291 

// tfgdsmap 877;0 CPT;drawing
LAYER MAP 87	DATATYPE 21 	22293 	 LAYER CPTPGD 	 22293 

// tfgdsmap 878;0 CPT;drawing1
LAYER MAP 87	DATATYPE 22 	22294 	 LAYER CPTOGD 	 22294 

// tfgdsmap 1167;0 CPT;drawing2
LAYER MAP 87	DATATYPE 30 	22302 	 LAYER CPTDBL 	 22302 

// tfgdsmap 10911;0 CPT;SRAFplus
LAYER MAP 87	DATATYPE 72 	22344 	 LAYER CPTSRAFPLUS 	 22344 

// tfgdsmap 11142;0 CPT;SRAFminus
LAYER MAP 87	DATATYPE 73 	22345 	 LAYER CPTSRAFMINUS 	 22345 

// tfgdsmap 6720;0 CPT;SDC
LAYER MAP 87	DATATYPE 76 	22348 	 LAYER CPTSDC 	 22348 

// tfgdsmap 3537;0 CPT;metroCell
LAYER MAP 87	DATATYPE 96 	22368 	 LAYER CPTMETROCELL 	 22368 

// tfgdsmap 1498;0 CPT;STD
LAYER MAP 87	DATATYPE 130 	22402 	 LAYER CPTSTD 	 22402 

// tfgdsmap 1499;0 CPT;TARG1
LAYER MAP 87	DATATYPE 131 	22403 	 LAYER CPTTARG1 	 22403 

// tfgdsmap 1500;0 CPT;TARG2
LAYER MAP 87	DATATYPE 132 	22404 	 LAYER CPTTARG2 	 22404 

// tfgdsmap 1501;0 CPT;TARG3
LAYER MAP 87	DATATYPE 133 	22405 	 LAYER CPTTARG3 	 22405 

// tfgdsmap 3671;0 CPT;noFDR
LAYER MAP 87	DATATYPE 150 	22422 	 LAYER CPTNOFDR 	 22422 

// tfgdsmap 4103;0 CPT;dummyFill
LAYER MAP 87	DATATYPE 250 	22522 	 LAYER CPTDUMMYFILL 	 22522 

// tfgdsmap 7675;0 CPT;actFill
LAYER MAP 87	DATATYPE 251 	22523 	 LAYER CPTACTFILL 	 22523 

// tfgdsmap 6264;0 CPT;trFill
LAYER MAP 87	DATATYPE 252 	22524 	 LAYER CPTTRFILL 	 22524 

// tfgdsmap 5328;0 CPT;usr1
LAYER MAP 87	DATATYPE 255 	22527 	 LAYER USER87 	 22527 

// tfgdsmap 879;0 COB;maskDrawing
LAYER MAP 88	DATATYPE 0 	22528 	 LAYER COBDRAWN 	 22528 

// tfgdsmap 2281;0 COB;keepout
LAYER MAP 88	DATATYPE 1 	22529 	 LAYER COBKOR 	 22529 

// tfgdsmap 2282;0 COB;portDrawing
LAYER MAP 88	DATATYPE 2 	22530 	 LAYER COBPORT 	 22530 

// tfgdsmap 2283;0 COB;zoneDrawing
LAYER MAP 88	DATATYPE 3 	22531 	 LAYER COBZONE 	 22531 

// tfgdsmap 2284;0 COB;resDrawing
LAYER MAP 88	DATATYPE 4 	22532 	 LAYER COBRESID 	 22532 

// tfgdsmap 880;0 COB;frameDrawing
LAYER MAP 88	DATATYPE 19 	22547 	 LAYER COBFRAME 	 22547 

// tfgdsmap 881;0 COB;drawing
LAYER MAP 88	DATATYPE 21 	22549 	 LAYER COBPGD 	 22549 

// tfgdsmap 882;0 COB;drawing1
LAYER MAP 88	DATATYPE 22 	22550 	 LAYER COBOGD 	 22550 

// tfgdsmap 2286;0 COB;dummyDrawing
LAYER MAP 88	DATATYPE 33 	22561 	 LAYER COBDUMMYID 	 22561 

// tfgdsmap 2287;0 COB;DoNotProteus
LAYER MAP 88	DATATYPE 37 	22565 	 LAYER COBDNP 	 22565 

// tfgdsmap 2288;0 COB;needTermCells
LAYER MAP 88	DATATYPE 40 	22568 	 LAYER COBNEEDTERMCELLS 	 22568 

// tfgdsmap 2289;0 COB;XLLpitchID
LAYER MAP 88	DATATYPE 43 	22571 	 LAYER COBX 	 22571 

// tfgdsmap 2290;0 COB;XLLGS
LAYER MAP 88	DATATYPE 44 	22572 	 LAYER COBXGS 	 22572 

// tfgdsmap 2291;0 COB;keepAwayTermCells
LAYER MAP 88	DATATYPE 45 	22573 	 LAYER COBKEEPAWAYTERMCELLS 	 22573 

// tfgdsmap 2292;0 COB;keepGenAway
LAYER MAP 88	DATATYPE 51 	22579 	 LAYER COBKGA 	 22579 

// tfgdsmap 2293;0 COB;FeatureUnderTest
LAYER MAP 88	DATATYPE 52 	22580 	 LAYER COBFUT 	 22580 

// tfgdsmap 2294;0 COB;optmaskDraw
LAYER MAP 88	DATATYPE 55 	22583 	 LAYER COBOPT 	 22583 

// tfgdsmap 2295;0 COB;GridShift
LAYER MAP 88	DATATYPE 57 	22585 	 LAYER COBGRIDSHIFT 	 22585 

// tfgdsmap 2296;0 COB;fillerID
LAYER MAP 88	DATATYPE 65 	22593 	 LAYER COBFILLID 	 22593 

// tfgdsmap 10912;0 COB;SRAFplus
LAYER MAP 88	DATATYPE 72 	22600 	 LAYER COBSRAFPLUS 	 22600 

// tfgdsmap 11143;0 COB;SRAFminus
LAYER MAP 88	DATATYPE 73 	22601 	 LAYER COBSRAFMINUS 	 22601 

// tfgdsmap 6721;0 COB;SDC
LAYER MAP 88	DATATYPE 76 	22604 	 LAYER COBSDC 	 22604 

// tfgdsmap 3538;0 COB;metroCell
LAYER MAP 88	DATATYPE 96 	22624 	 LAYER COBMETROCELL 	 22624 

// tfgdsmap 2297;0 COB;P70DMET1PITCHID
LAYER MAP 88	DATATYPE 97 	22625 	 LAYER P70DCOBPITCHID 	 22625 

// tfgdsmap 2298;0 COB;devtermID1
LAYER MAP 88	DATATYPE 110 	22638 	 LAYER COBTERMID1 	 22638 

// tfgdsmap 2299;0 COB;devtermID2
LAYER MAP 88	DATATYPE 121 	22649 	 LAYER COBTERMID2 	 22649 

// tfgdsmap 2300;0 COB;devtermID3
LAYER MAP 88	DATATYPE 122 	22650 	 LAYER COBTERMID3 	 22650 

// tfgdsmap 2301;0 COB;devtermID4
LAYER MAP 88	DATATYPE 123 	22651 	 LAYER COBTERMID4 	 22651 

// tfgdsmap 1502;0 COB;STD
LAYER MAP 88	DATATYPE 130 	22658 	 LAYER COBSTD 	 22658 

// tfgdsmap 1503;0 COB;TARG1
LAYER MAP 88	DATATYPE 131 	22659 	 LAYER COBTARG1 	 22659 

// tfgdsmap 1504;0 COB;TARG2
LAYER MAP 88	DATATYPE 132 	22660 	 LAYER COBTARG2 	 22660 

// tfgdsmap 1505;0 COB;TARG3
LAYER MAP 88	DATATYPE 133 	22661 	 LAYER COBTARG3 	 22661 

// tfgdsmap 1856;0 COB;gridDrawing
LAYER MAP 88	DATATYPE 134 	22662 	 LAYER CBG 	 22662 

// tfgdsmap 2302;0 COB;backBone
LAYER MAP 88	DATATYPE 135 	22663 	 LAYER COBBID 	 22663 

// tfgdsmap 3672;0 COB;noFDR
LAYER MAP 88	DATATYPE 150 	22678 	 LAYER COBNOFDR 	 22678 

// tfgdsmap 4048;0 COB;dummyFill
LAYER MAP 88	DATATYPE 250 	22778 	 LAYER COBDUMMYFILL 	 22778 

// tfgdsmap 7676;0 COB;actFill
LAYER MAP 88	DATATYPE 251 	22779 	 LAYER COBACTFILL 	 22779 

// tfgdsmap 6265;0 COB;trFill
LAYER MAP 88	DATATYPE 252 	22780 	 LAYER COBTRFILL 	 22780 

// tfgdsmap 5329;0 COB;usr1
LAYER MAP 88	DATATYPE 255 	22783 	 LAYER USER88 	 22783 

// tfgdsmap 1068;0 CBP;maskDrawing
LAYER MAP 89	DATATYPE 0 	22784 	 LAYER CBPDRAWN 	 22784 

// tfgdsmap 5118;0 CBP;keepout
LAYER MAP 89	DATATYPE 1 	22785 	 LAYER CBPKOR 	 22785 

// tfgdsmap 1069;0 CBP;frameDrawing
LAYER MAP 89	DATATYPE 19 	22803 	 LAYER CBPFG 	 22803 

// tfgdsmap 1070;0 CBP;drawing
LAYER MAP 89	DATATYPE 21 	22805 	 LAYER CBPPGD 	 22805 

// tfgdsmap 1071;0 CBP;drawing1
LAYER MAP 89	DATATYPE 22 	22806 	 LAYER CBPOGD 	 22806 

// tfgdsmap 10913;0 CBP;SRAFplus
LAYER MAP 89	DATATYPE 72 	22856 	 LAYER CBPSRAFPLUS 	 22856 

// tfgdsmap 11144;0 CBP;SRAFminus
LAYER MAP 89	DATATYPE 73 	22857 	 LAYER CBPSRAFMINUS 	 22857 

// tfgdsmap 6722;0 CBP;SDC
LAYER MAP 89	DATATYPE 76 	22860 	 LAYER CBPSDC 	 22860 

// tfgdsmap 3539;0 CBP;metroCell
LAYER MAP 89	DATATYPE 96 	22880 	 LAYER CBPMETROCELL 	 22880 

// tfgdsmap 1506;0 CBP;STD
LAYER MAP 89	DATATYPE 130 	22914 	 LAYER CBPSTD 	 22914 

// tfgdsmap 1507;0 CBP;TARG1
LAYER MAP 89	DATATYPE 131 	22915 	 LAYER CBPTARG1 	 22915 

// tfgdsmap 1508;0 CBP;TARG2
LAYER MAP 89	DATATYPE 132 	22916 	 LAYER CBPTARG2 	 22916 

// tfgdsmap 1509;0 CBP;TARG3
LAYER MAP 89	DATATYPE 133 	22917 	 LAYER CBPTARG3 	 22917 

// tfgdsmap 3673;0 CBP;noFDR
LAYER MAP 89	DATATYPE 150 	22934 	 LAYER CBPNOFDR 	 22934 

// tfgdsmap 4104;0 CBP;dummyFill
LAYER MAP 89	DATATYPE 250 	23034 	 LAYER CBPDUMMYFILL 	 23034 

// tfgdsmap 7677;0 CBP;actFill
LAYER MAP 89	DATATYPE 251 	23035 	 LAYER CBPACTFILL 	 23035 

// tfgdsmap 6266;0 CBP;trFill
LAYER MAP 89	DATATYPE 252 	23036 	 LAYER CBPTRFILL 	 23036 

// tfgdsmap 5330;0 CBP;usr1
LAYER MAP 89	DATATYPE 255 	23039 	 LAYER USER89 	 23039 

// tfgdsmap 916;0 CE2;maskDrawing
LAYER MAP 90	DATATYPE 0 	23040 	 LAYER CE2DRAWN 	 23040 

// tfgdsmap 917;0 CE2;keepout
LAYER MAP 90	DATATYPE 1 	23041 	 LAYER CE2KOR 	 23041 

// tfgdsmap 918;0 CE2;portDrawing
LAYER MAP 90	DATATYPE 2 	23042 	 LAYER CE2PORT 	 23042 

// tfgdsmap 919;0 CE2;zoneDrawing
LAYER MAP 90	DATATYPE 3 	23043 	 LAYER CE2ZONE 	 23043 

// tfgdsmap 4917;0 CE2;CAPID
LAYER MAP 90	DATATYPE 10 	23050 	 LAYER CE2CAPID 	 23050 

// tfgdsmap 920;0 CE2;frameDrawing
LAYER MAP 90	DATATYPE 19 	23059 	 LAYER CE2FRAME 	 23059 

// tfgdsmap 2985;0 CE2;densityID
LAYER MAP 90	DATATYPE 36 	23076 	 LAYER CE2DENID 	 23076 

// tfgdsmap 921;0 CE2;DoNotProteus
LAYER MAP 90	DATATYPE 37 	23077 	 LAYER CE2DNP 	 23077 

// tfgdsmap 922;0 CE2;keepGenAway
LAYER MAP 90	DATATYPE 51 	23091 	 LAYER CE2KGA 	 23091 

// tfgdsmap 11438;0 CE2;allowOTC
LAYER MAP 90	DATATYPE 58 	23098 	 LAYER CE2ALLOWOTC 	 23098 

// tfgdsmap 1155;0 CE2;holeDrawing
LAYER MAP 90	DATATYPE 61 	23101 	 LAYER CE2HOLE 	 23101 

// tfgdsmap 10914;0 CE2;SRAFplus
LAYER MAP 90	DATATYPE 72 	23112 	 LAYER CE2SRAFPLUS 	 23112 

// tfgdsmap 11145;0 CE2;SRAFminus
LAYER MAP 90	DATATYPE 73 	23113 	 LAYER CE2SRAFMINUS 	 23113 

// tfgdsmap 6723;0 CE2;SDC
LAYER MAP 90	DATATYPE 76 	23116 	 LAYER CE2SDC 	 23116 

// tfgdsmap 7009;0 CE2;fillBlockage
LAYER MAP 90	DATATYPE 93 	23133 	 LAYER CE2FILLKOR 	 23133 

// tfgdsmap 3540;0 CE2;metroCell
LAYER MAP 90	DATATYPE 96 	23136 	 LAYER CE2METROCELL 	 23136 

// tfgdsmap 8484;0 CE2;eco
LAYER MAP 90	DATATYPE 101 	23141 	 LAYER CE2ECOID 	 23141 

// tfgdsmap 1510;0 CE2;STD
LAYER MAP 90	DATATYPE 130 	23170 	 LAYER CE2STD 	 23170 

// tfgdsmap 1511;0 CE2;TARG1
LAYER MAP 90	DATATYPE 131 	23171 	 LAYER CE2TARG1 	 23171 

// tfgdsmap 1512;0 CE2;TARG2
LAYER MAP 90	DATATYPE 132 	23172 	 LAYER CE2TARG2 	 23172 

// tfgdsmap 1513;0 CE2;TARG3
LAYER MAP 90	DATATYPE 133 	23173 	 LAYER CE2TARG3 	 23173 

// tfgdsmap 3674;0 CE2;noFDR
LAYER MAP 90	DATATYPE 150 	23190 	 LAYER CE2NOFDR 	 23190 

// tfgdsmap 3978;0 CE2;fillerIgnore
LAYER MAP 90	DATATYPE 226 	23266 	 LAYER CE2FILLERIGNORE 	 23266 

// tfgdsmap 4105;0 CE2;dummyFill
LAYER MAP 90	DATATYPE 250 	23290 	 LAYER CE2DUMMYFILL 	 23290 

// tfgdsmap 7678;0 CE2;actFill
LAYER MAP 90	DATATYPE 251 	23291 	 LAYER CE2ACTFILL 	 23291 

// tfgdsmap 6267;0 CE2;trFill
LAYER MAP 90	DATATYPE 252 	23292 	 LAYER CE2TRFILL 	 23292 

// tfgdsmap 5331;0 CE2;usr1
LAYER MAP 90	DATATYPE 255 	23295 	 LAYER USER90 	 23295 

// tfgdsmap 923;0 CE1;maskDrawing
LAYER MAP 91	DATATYPE 0 	23296 	 LAYER CE1DRAWN 	 23296 

// tfgdsmap 924;0 CE1;keepout
LAYER MAP 91	DATATYPE 1 	23297 	 LAYER CE1KOR 	 23297 

// tfgdsmap 925;0 CE1;portDrawing
LAYER MAP 91	DATATYPE 2 	23298 	 LAYER CE1PORT 	 23298 

// tfgdsmap 926;0 CE1;zoneDrawing
LAYER MAP 91	DATATYPE 3 	23299 	 LAYER CE1ZONE 	 23299 

// tfgdsmap 4916;0 CE1;CAPID
LAYER MAP 91	DATATYPE 10 	23306 	 LAYER CE1CAPID 	 23306 

// tfgdsmap 927;0 CE1;frameDrawing
LAYER MAP 91	DATATYPE 19 	23315 	 LAYER CE1FRAME 	 23315 

// tfgdsmap 2986;0 CE1;densityID
LAYER MAP 91	DATATYPE 36 	23332 	 LAYER CE1DENID 	 23332 

// tfgdsmap 928;0 CE1;DoNotProteus
LAYER MAP 91	DATATYPE 37 	23333 	 LAYER CE1DNP 	 23333 

// tfgdsmap 929;0 CE1;keepGenAway
LAYER MAP 91	DATATYPE 51 	23347 	 LAYER CE1KGA 	 23347 

// tfgdsmap 11439;0 CE1;allowOTC
LAYER MAP 91	DATATYPE 58 	23354 	 LAYER CE1ALLOWOTC 	 23354 

// tfgdsmap 1156;0 CE1;holeDrawing
LAYER MAP 91	DATATYPE 61 	23357 	 LAYER CE1HOLE 	 23357 

// tfgdsmap 10915;0 CE1;SRAFplus
LAYER MAP 91	DATATYPE 72 	23368 	 LAYER CE1SRAFPLUS 	 23368 

// tfgdsmap 11146;0 CE1;SRAFminus
LAYER MAP 91	DATATYPE 73 	23369 	 LAYER CE1SRAFMINUS 	 23369 

// tfgdsmap 6724;0 CE1;SDC
LAYER MAP 91	DATATYPE 76 	23372 	 LAYER CE1SDC 	 23372 

// tfgdsmap 7010;0 CE1;fillBlockage
LAYER MAP 91	DATATYPE 93 	23389 	 LAYER CE1FILLKOR 	 23389 

// tfgdsmap 3541;0 CE1;metroCell
LAYER MAP 91	DATATYPE 96 	23392 	 LAYER CE1METROCELL 	 23392 

// tfgdsmap 8483;0 CE1;eco
LAYER MAP 91	DATATYPE 101 	23397 	 LAYER CE1ECOID 	 23397 

// tfgdsmap 1514;0 CE1;STD
LAYER MAP 91	DATATYPE 130 	23426 	 LAYER CE1STD 	 23426 

// tfgdsmap 1515;0 CE1;TARG1
LAYER MAP 91	DATATYPE 131 	23427 	 LAYER CE1TARG1 	 23427 

// tfgdsmap 1516;0 CE1;TARG2
LAYER MAP 91	DATATYPE 132 	23428 	 LAYER CE1TARG2 	 23428 

// tfgdsmap 1517;0 CE1;TARG3
LAYER MAP 91	DATATYPE 133 	23429 	 LAYER CE1TARG3 	 23429 

// tfgdsmap 3675;0 CE1;noFDR
LAYER MAP 91	DATATYPE 150 	23446 	 LAYER CE1NOFDR 	 23446 

// tfgdsmap 3977;0 CE1;fillerIgnore
LAYER MAP 91	DATATYPE 226 	23522 	 LAYER CE1FILLERIGNORE 	 23522 

// tfgdsmap 4106;0 CE1;dummyFill
LAYER MAP 91	DATATYPE 250 	23546 	 LAYER CE1DUMMYFILL 	 23546 

// tfgdsmap 7679;0 CE1;actFill
LAYER MAP 91	DATATYPE 251 	23547 	 LAYER CE1ACTFILL 	 23547 

// tfgdsmap 6268;0 CE1;trFill
LAYER MAP 91	DATATYPE 252 	23548 	 LAYER CE1TRFILL 	 23548 

// tfgdsmap 5332;0 CE1;usr1
LAYER MAP 91	DATATYPE 255 	23551 	 LAYER USER91 	 23551 

// tfgdsmap 944;0 c4b;maskDrawing
LAYER MAP 92	DATATYPE 0 	23552 	 LAYER C4BDRAWN 	 23552 

// tfgdsmap 947;0 c4b;keepout
LAYER MAP 92	DATATYPE 1 	23553 	 LAYER C4BKOR 	 23553 

// tfgdsmap 945;0 c4b;frameDrawing
LAYER MAP 92	DATATYPE 19 	23571 	 LAYER C4BFRAME 	 23571 

// tfgdsmap 1016;0 c4b;keepGenAway
LAYER MAP 92	DATATYPE 51 	23603 	 LAYER C4BKGA 	 23603 

// tfgdsmap 946;0 c4b;FeatureUnderTest
LAYER MAP 92	DATATYPE 52 	23604 	 LAYER C4BFUT 	 23604 

// tfgdsmap 10916;0 c4b;SRAFplus
LAYER MAP 92	DATATYPE 72 	23624 	 LAYER C4BSRAFPLUS 	 23624 

// tfgdsmap 11147;0 c4b;SRAFminus
LAYER MAP 92	DATATYPE 73 	23625 	 LAYER C4BSRAFMINUS 	 23625 

// tfgdsmap 6725;0 c4b;SDC
LAYER MAP 92	DATATYPE 76 	23628 	 LAYER C4BSDC 	 23628 

// tfgdsmap 7011;0 c4b;fillBlockage
LAYER MAP 92	DATATYPE 93 	23645 	 LAYER C4BFILLKOR 	 23645 

// tfgdsmap 3542;0 c4b;metroCell
LAYER MAP 92	DATATYPE 96 	23648 	 LAYER C4BMETROCELL 	 23648 

// tfgdsmap 1518;0 c4b;STD
LAYER MAP 92	DATATYPE 130 	23682 	 LAYER C4BSTD 	 23682 

// tfgdsmap 1519;0 c4b;TARG1
LAYER MAP 92	DATATYPE 131 	23683 	 LAYER C4BTARG1 	 23683 

// tfgdsmap 1520;0 c4b;TARG2
LAYER MAP 92	DATATYPE 132 	23684 	 LAYER C4BTARG2 	 23684 

// tfgdsmap 1521;0 c4b;TARG3
LAYER MAP 92	DATATYPE 133 	23685 	 LAYER C4BTARG3 	 23685 

// tfgdsmap 3676;0 c4b;noFDR
LAYER MAP 92	DATATYPE 150 	23702 	 LAYER C4BNOFDR 	 23702 

// tfgdsmap 3980;0 c4b;fillerIgnore
LAYER MAP 92	DATATYPE 226 	23778 	 LAYER C4BFILLERIGNORE 	 23778 

// tfgdsmap 4107;0 c4b;dummyFill
LAYER MAP 92	DATATYPE 250 	23802 	 LAYER C4BDUMMYFILL 	 23802 

// tfgdsmap 7680;0 c4b;actFill
LAYER MAP 92	DATATYPE 251 	23803 	 LAYER C4BACTFILL 	 23803 

// tfgdsmap 6269;0 c4b;trFill
LAYER MAP 92	DATATYPE 252 	23804 	 LAYER C4BTRFILL 	 23804 

// tfgdsmap 5333;0 c4b;usr1
LAYER MAP 92	DATATYPE 255 	23807 	 LAYER USER92 	 23807 

// tfgdsmap 1072;0 CBV;maskDrawing
LAYER MAP 93	DATATYPE 0 	23808 	 LAYER CBVDRAWN 	 23808 

// tfgdsmap 1073;0 CBV;keepout
LAYER MAP 93	DATATYPE 1 	23809 	 LAYER CBVKOR 	 23809 

// tfgdsmap 1074;0 CBV;zoneDrawing
LAYER MAP 93	DATATYPE 3 	23811 	 LAYER CBVZONE 	 23811 

// tfgdsmap 1075;0 CBV;AlignMarkID
LAYER MAP 93	DATATYPE 5 	23813 	 LAYER CBVALIGNMARK 	 23813 

// tfgdsmap 1078;0 CBV;toSynDrawing
LAYER MAP 93	DATATYPE 18 	23826 	 LAYER CBVTG 	 23826 

// tfgdsmap 1079;0 CBV;frameDrawing
LAYER MAP 93	DATATYPE 19 	23827 	 LAYER CBVFG 	 23827 

// tfgdsmap 1080;0 CBV;noopc
LAYER MAP 93	DATATYPE 34 	23842 	 LAYER CBVNOOPC 	 23842 

// tfgdsmap 1082;0 CBV;keepGenAway
LAYER MAP 93	DATATYPE 51 	23859 	 LAYER CBVKGA 	 23859 

// tfgdsmap 1083;0 CBV;FeatureUnderTest
LAYER MAP 93	DATATYPE 52 	23860 	 LAYER CBVFUT 	 23860 

// tfgdsmap 1084;0 CBV;colorDrawing
LAYER MAP 93	DATATYPE 54 	23862 	 LAYER CBVNOCOLOR 	 23862 

// tfgdsmap 1085;0 CBV;WingID
LAYER MAP 93	DATATYPE 55 	23863 	 LAYER CBVWING 	 23863 

// tfgdsmap 1086;0 CBV;NoWingID
LAYER MAP 93	DATATYPE 56 	23864 	 LAYER CBVNOWING 	 23864 

// tfgdsmap 1087;0 CBV;donotphaseid
LAYER MAP 93	DATATYPE 69 	23877 	 LAYER CBVDONOTPHASEID 	 23877 

// tfgdsmap 10917;0 CBV;SRAFplus
LAYER MAP 93	DATATYPE 72 	23880 	 LAYER CBVSRAFPLUS 	 23880 

// tfgdsmap 11148;0 CBV;SRAFminus
LAYER MAP 93	DATATYPE 73 	23881 	 LAYER CBVSRAFMINUS 	 23881 

// tfgdsmap 6726;0 CBV;SDC
LAYER MAP 93	DATATYPE 76 	23884 	 LAYER CBVSDC 	 23884 

// tfgdsmap 3543;0 CBV;metroCell
LAYER MAP 93	DATATYPE 96 	23904 	 LAYER CBVMETROCELL 	 23904 

// tfgdsmap 1522;0 CBV;STD
LAYER MAP 93	DATATYPE 130 	23938 	 LAYER CBVSTD 	 23938 

// tfgdsmap 1523;0 CBV;TARG1
LAYER MAP 93	DATATYPE 131 	23939 	 LAYER CBVTARG1 	 23939 

// tfgdsmap 1524;0 CBV;TARG2
LAYER MAP 93	DATATYPE 132 	23940 	 LAYER CBVTARG2 	 23940 

// tfgdsmap 1525;0 CBV;TARG3
LAYER MAP 93	DATATYPE 133 	23941 	 LAYER CBVTARG3 	 23941 

// tfgdsmap 3677;0 CBV;noFDR
LAYER MAP 93	DATATYPE 150 	23958 	 LAYER CBVNOFDR 	 23958 

// tfgdsmap 4108;0 CBV;dummyFill
LAYER MAP 93	DATATYPE 250 	24058 	 LAYER CBVDUMMYFILL 	 24058 

// tfgdsmap 7681;0 CBV;actFill
LAYER MAP 93	DATATYPE 251 	24059 	 LAYER CBVACTFILL 	 24059 

// tfgdsmap 6270;0 CBV;trFill
LAYER MAP 93	DATATYPE 252 	24060 	 LAYER CBVTRFILL 	 24060 

// tfgdsmap 5334;0 CBV;usr1
LAYER MAP 93	DATATYPE 255 	24063 	 LAYER USER93 	 24063 

// tfgdsmap 2723;0 NV1;maskDrawing
LAYER MAP 94	DATATYPE 0 	24064 	 LAYER NV1DRAWN 	 24064 

// tfgdsmap 5119;0 NV1;keepout
LAYER MAP 94	DATATYPE 1 	24065 	 LAYER NV1KOR 	 24065 

// tfgdsmap 2724;0 NV1;toSynDrawing
LAYER MAP 94	DATATYPE 18 	24082 	 LAYER NV1TG 	 24082 

// tfgdsmap 2725;0 NV1;frameOnly
LAYER MAP 94	DATATYPE 53 	24117 	 LAYER NV1FO 	 24117 

// tfgdsmap 2726;0 NV1;frameOnlyHole
LAYER MAP 94	DATATYPE 54 	24118 	 LAYER NV1FOH 	 24118 

// tfgdsmap 10918;0 NV1;SRAFplus
LAYER MAP 94	DATATYPE 72 	24136 	 LAYER NV1SRAFPLUS 	 24136 

// tfgdsmap 11149;0 NV1;SRAFminus
LAYER MAP 94	DATATYPE 73 	24137 	 LAYER NV1SRAFMINUS 	 24137 

// tfgdsmap 6727;0 NV1;SDC
LAYER MAP 94	DATATYPE 76 	24140 	 LAYER NV1SDC 	 24140 

// tfgdsmap 3544;0 NV1;metroCell
LAYER MAP 94	DATATYPE 96 	24160 	 LAYER NV1METROCELL 	 24160 

// tfgdsmap 2755;0 NV1;tsdrRegion
LAYER MAP 94	DATATYPE 98 	24162 	 LAYER NV1TSDRREGION 	 24162 

// tfgdsmap 2756;0 NV1;tsdr2sdr
LAYER MAP 94	DATATYPE 99 	24163 	 LAYER NV1TSDR2SDR 	 24163 

// tfgdsmap 2757;0 NV1;g1pitchID
LAYER MAP 94	DATATYPE 114 	24178 	 LAYER NV1G1PITCHID 	 24178 

// tfgdsmap 2758;0 NV1;g2pitchID
LAYER MAP 94	DATATYPE 115 	24179 	 LAYER NV1G2PITCHID 	 24179 

// tfgdsmap 2759;0 NV1;g3pitchID
LAYER MAP 94	DATATYPE 116 	24180 	 LAYER NV1G3PITCHID 	 24180 

// tfgdsmap 2760;0 NV1;g4pitchID
LAYER MAP 94	DATATYPE 117 	24181 	 LAYER NV1G4PITCHID 	 24181 

// tfgdsmap 2761;0 NV1;g5pitchID
LAYER MAP 94	DATATYPE 118 	24182 	 LAYER NV1G5PITCHID 	 24182 

// tfgdsmap 2918;0 NV1;g6pitchID
LAYER MAP 94	DATATYPE 119 	24183 	 LAYER NV1G6PITCHID 	 24183 

// tfgdsmap 2727;0 NV1;STD
LAYER MAP 94	DATATYPE 130 	24194 	 LAYER NV1STD 	 24194 

// tfgdsmap 2728;0 NV1;TARG1
LAYER MAP 94	DATATYPE 131 	24195 	 LAYER NV1TARG1 	 24195 

// tfgdsmap 2729;0 NV1;TARG2
LAYER MAP 94	DATATYPE 132 	24196 	 LAYER NV1TARG2 	 24196 

// tfgdsmap 2730;0 NV1;TARG3
LAYER MAP 94	DATATYPE 133 	24197 	 LAYER NV1TARG3 	 24197 

// tfgdsmap 2919;0 NV1;g7pitchID
LAYER MAP 94	DATATYPE 138 	24202 	 LAYER NV1G7PITCHID 	 24202 

// tfgdsmap 3678;0 NV1;noFDR
LAYER MAP 94	DATATYPE 150 	24214 	 LAYER NV1NOFDR 	 24214 

// tfgdsmap 3246;0 NV1;g8pitchID
LAYER MAP 94	DATATYPE 170 	24234 	 LAYER NV1G8PITCHID 	 24234 

// tfgdsmap 3247;0 NV1;g9pitchID
LAYER MAP 94	DATATYPE 171 	24235 	 LAYER NV1G9PITCHID 	 24235 

// tfgdsmap 3248;0 NV1;g10pitchID
LAYER MAP 94	DATATYPE 172 	24236 	 LAYER NV1G10PITCHID 	 24236 

// tfgdsmap 4109;0 NV1;dummyFill
LAYER MAP 94	DATATYPE 250 	24314 	 LAYER NV1DUMMYFILL 	 24314 

// tfgdsmap 7682;0 NV1;actFill
LAYER MAP 94	DATATYPE 251 	24315 	 LAYER NV1ACTFILL 	 24315 

// tfgdsmap 6271;0 NV1;trFill
LAYER MAP 94	DATATYPE 252 	24316 	 LAYER NV1TRFILL 	 24316 

// tfgdsmap 5335;0 NV1;usr1
LAYER MAP 94	DATATYPE 255 	24319 	 LAYER USER94 	 24319 

// tfgdsmap 2731;0 PV1;maskDrawing
LAYER MAP 97	DATATYPE 0 	24832 	 LAYER PV1DRAWN 	 24832 

// tfgdsmap 5120;0 PV1;keepout
LAYER MAP 97	DATATYPE 1 	24833 	 LAYER PV1KOR 	 24833 

// tfgdsmap 2732;0 PV1;toSynDrawing
LAYER MAP 97	DATATYPE 18 	24850 	 LAYER PV1TG 	 24850 

// tfgdsmap 2733;0 PV1;frameOnly
LAYER MAP 97	DATATYPE 53 	24885 	 LAYER PV1FO 	 24885 

// tfgdsmap 2734;0 PV1;frameOnlyHole
LAYER MAP 97	DATATYPE 54 	24886 	 LAYER PV1FOH 	 24886 

// tfgdsmap 10921;0 PV1;SRAFplus
LAYER MAP 97	DATATYPE 72 	24904 	 LAYER PV1SRAFPLUS 	 24904 

// tfgdsmap 11152;0 PV1;SRAFminus
LAYER MAP 97	DATATYPE 73 	24905 	 LAYER PV1SRAFMINUS 	 24905 

// tfgdsmap 6730;0 PV1;SDC
LAYER MAP 97	DATATYPE 76 	24908 	 LAYER PV1SDC 	 24908 

// tfgdsmap 3545;0 PV1;metroCell
LAYER MAP 97	DATATYPE 96 	24928 	 LAYER PV1METROCELL 	 24928 

// tfgdsmap 2762;0 PV1;tsdrRegion
LAYER MAP 97	DATATYPE 98 	24930 	 LAYER PV1TSDRREGION 	 24930 

// tfgdsmap 2763;0 PV1;tsdr2sdr
LAYER MAP 97	DATATYPE 99 	24931 	 LAYER PV1TSDR2SDR 	 24931 

// tfgdsmap 2764;0 PV1;g1pitchID
LAYER MAP 97	DATATYPE 114 	24946 	 LAYER PV1G1PITCHID 	 24946 

// tfgdsmap 2765;0 PV1;g2pitchID
LAYER MAP 97	DATATYPE 115 	24947 	 LAYER PV1G2PITCHID 	 24947 

// tfgdsmap 2766;0 PV1;g3pitchID
LAYER MAP 97	DATATYPE 116 	24948 	 LAYER PV1G3PITCHID 	 24948 

// tfgdsmap 2767;0 PV1;g4pitchID
LAYER MAP 97	DATATYPE 117 	24949 	 LAYER PV1G4PITCHID 	 24949 

// tfgdsmap 2768;0 PV1;g5pitchID
LAYER MAP 97	DATATYPE 118 	24950 	 LAYER PV1G5PITCHID 	 24950 

// tfgdsmap 2920;0 PV1;g6pitchID
LAYER MAP 97	DATATYPE 119 	24951 	 LAYER PV1G6PITCHID 	 24951 

// tfgdsmap 2735;0 PV1;STD
LAYER MAP 97	DATATYPE 130 	24962 	 LAYER PV1STD 	 24962 

// tfgdsmap 2736;0 PV1;TARG1
LAYER MAP 97	DATATYPE 131 	24963 	 LAYER PV1TARG1 	 24963 

// tfgdsmap 2737;0 PV1;TARG2
LAYER MAP 97	DATATYPE 132 	24964 	 LAYER PV1TARG2 	 24964 

// tfgdsmap 2738;0 PV1;TARG3
LAYER MAP 97	DATATYPE 133 	24965 	 LAYER PV1TARG3 	 24965 

// tfgdsmap 2921;0 PV1;g7pitchID
LAYER MAP 97	DATATYPE 138 	24970 	 LAYER PV1G7PITCHID 	 24970 

// tfgdsmap 3679;0 PV1;noFDR
LAYER MAP 97	DATATYPE 150 	24982 	 LAYER PV1NOFDR 	 24982 

// tfgdsmap 3249;0 PV1;g8pitchID
LAYER MAP 97	DATATYPE 170 	25002 	 LAYER PV1G8PITCHID 	 25002 

// tfgdsmap 3250;0 PV1;g9pitchID
LAYER MAP 97	DATATYPE 171 	25003 	 LAYER PV1G9PITCHID 	 25003 

// tfgdsmap 3251;0 PV1;g10pitchID
LAYER MAP 97	DATATYPE 172 	25004 	 LAYER PV1G10PITCHID 	 25004 

// tfgdsmap 4110;0 PV1;dummyFill
LAYER MAP 97	DATATYPE 250 	25082 	 LAYER PV1DUMMYFILL 	 25082 

// tfgdsmap 7685;0 PV1;actFill
LAYER MAP 97	DATATYPE 251 	25083 	 LAYER PV1ACTFILL 	 25083 

// tfgdsmap 6274;0 PV1;trFill
LAYER MAP 97	DATATYPE 252 	25084 	 LAYER PV1TRFILL 	 25084 

// tfgdsmap 5336;0 PV1;usr1
LAYER MAP 97	DATATYPE 255 	25087 	 LAYER USER97 	 25087 

// tfgdsmap 2739;0 NV2;maskDrawing
LAYER MAP 98	DATATYPE 0 	25088 	 LAYER NV2DRAWN 	 25088 

// tfgdsmap 5121;0 NV2;keepout
LAYER MAP 98	DATATYPE 1 	25089 	 LAYER NV2KOR 	 25089 

// tfgdsmap 2740;0 NV2;toSynDrawing
LAYER MAP 98	DATATYPE 18 	25106 	 LAYER NV2TG 	 25106 

// tfgdsmap 2741;0 NV2;frameOnly
LAYER MAP 98	DATATYPE 53 	25141 	 LAYER NV2FO 	 25141 

// tfgdsmap 2742;0 NV2;frameOnlyHole
LAYER MAP 98	DATATYPE 54 	25142 	 LAYER NV2FOH 	 25142 

// tfgdsmap 10922;0 NV2;SRAFplus
LAYER MAP 98	DATATYPE 72 	25160 	 LAYER NV2SRAFPLUS 	 25160 

// tfgdsmap 11153;0 NV2;SRAFminus
LAYER MAP 98	DATATYPE 73 	25161 	 LAYER NV2SRAFMINUS 	 25161 

// tfgdsmap 6731;0 NV2;SDC
LAYER MAP 98	DATATYPE 76 	25164 	 LAYER NV2SDC 	 25164 

// tfgdsmap 3546;0 NV2;metroCell
LAYER MAP 98	DATATYPE 96 	25184 	 LAYER NV2METROCELL 	 25184 

// tfgdsmap 2769;0 NV2;tsdrRegion
LAYER MAP 98	DATATYPE 98 	25186 	 LAYER NV2TSDRREGION 	 25186 

// tfgdsmap 2770;0 NV2;tsdr2sdr
LAYER MAP 98	DATATYPE 99 	25187 	 LAYER NV2TSDR2SDR 	 25187 

// tfgdsmap 2771;0 NV2;g1pitchID
LAYER MAP 98	DATATYPE 114 	25202 	 LAYER NV2G1PITCHID 	 25202 

// tfgdsmap 2772;0 NV2;g2pitchID
LAYER MAP 98	DATATYPE 115 	25203 	 LAYER NV2G2PITCHID 	 25203 

// tfgdsmap 2773;0 NV2;g3pitchID
LAYER MAP 98	DATATYPE 116 	25204 	 LAYER NV2G3PITCHID 	 25204 

// tfgdsmap 2774;0 NV2;g4pitchID
LAYER MAP 98	DATATYPE 117 	25205 	 LAYER NV2G4PITCHID 	 25205 

// tfgdsmap 2775;0 NV2;g5pitchID
LAYER MAP 98	DATATYPE 118 	25206 	 LAYER NV2G5PITCHID 	 25206 

// tfgdsmap 2922;0 NV2;g6pitchID
LAYER MAP 98	DATATYPE 119 	25207 	 LAYER NV2G6PITCHID 	 25207 

// tfgdsmap 2743;0 NV2;STD
LAYER MAP 98	DATATYPE 130 	25218 	 LAYER NV2STD 	 25218 

// tfgdsmap 2744;0 NV2;TARG1
LAYER MAP 98	DATATYPE 131 	25219 	 LAYER NV2TARG1 	 25219 

// tfgdsmap 2745;0 NV2;TARG2
LAYER MAP 98	DATATYPE 132 	25220 	 LAYER NV2TARG2 	 25220 

// tfgdsmap 2746;0 NV2;TARG3
LAYER MAP 98	DATATYPE 133 	25221 	 LAYER NV2TARG3 	 25221 

// tfgdsmap 2923;0 NV2;g7pitchID
LAYER MAP 98	DATATYPE 138 	25226 	 LAYER NV2G7PITCHID 	 25226 

// tfgdsmap 3680;0 NV2;noFDR
LAYER MAP 98	DATATYPE 150 	25238 	 LAYER NV2NOFDR 	 25238 

// tfgdsmap 3252;0 NV2;g8pitchID
LAYER MAP 98	DATATYPE 170 	25258 	 LAYER NV2G8PITCHID 	 25258 

// tfgdsmap 3253;0 NV2;g9pitchID
LAYER MAP 98	DATATYPE 171 	25259 	 LAYER NV2G9PITCHID 	 25259 

// tfgdsmap 3254;0 NV2;g10pitchID
LAYER MAP 98	DATATYPE 172 	25260 	 LAYER NV2G10PITCHID 	 25260 

// tfgdsmap 4111;0 NV2;dummyFill
LAYER MAP 98	DATATYPE 250 	25338 	 LAYER NV2DUMMYFILL 	 25338 

// tfgdsmap 7686;0 NV2;actFill
LAYER MAP 98	DATATYPE 251 	25339 	 LAYER NV2ACTFILL 	 25339 

// tfgdsmap 6275;0 NV2;trFill
LAYER MAP 98	DATATYPE 252 	25340 	 LAYER NV2TRFILL 	 25340 

// tfgdsmap 5337;0 NV2;usr1
LAYER MAP 98	DATATYPE 255 	25343 	 LAYER USER98 	 25343 

// tfgdsmap 2747;0 PV2;maskDrawing
LAYER MAP 99	DATATYPE 0 	25344 	 LAYER PV2DRAWN 	 25344 

// tfgdsmap 5122;0 PV2;keepout
LAYER MAP 99	DATATYPE 1 	25345 	 LAYER PV2KOR 	 25345 

// tfgdsmap 2748;0 PV2;toSynDrawing
LAYER MAP 99	DATATYPE 18 	25362 	 LAYER PV2TG 	 25362 

// tfgdsmap 2749;0 PV2;frameOnly
LAYER MAP 99	DATATYPE 53 	25397 	 LAYER PV2FO 	 25397 

// tfgdsmap 2750;0 PV2;frameOnlyHole
LAYER MAP 99	DATATYPE 54 	25398 	 LAYER PV2FOH 	 25398 

// tfgdsmap 10923;0 PV2;SRAFplus
LAYER MAP 99	DATATYPE 72 	25416 	 LAYER PV2SRAFPLUS 	 25416 

// tfgdsmap 11154;0 PV2;SRAFminus
LAYER MAP 99	DATATYPE 73 	25417 	 LAYER PV2SRAFMINUS 	 25417 

// tfgdsmap 6732;0 PV2;SDC
LAYER MAP 99	DATATYPE 76 	25420 	 LAYER PV2SDC 	 25420 

// tfgdsmap 3547;0 PV2;metroCell
LAYER MAP 99	DATATYPE 96 	25440 	 LAYER PV2METROCELL 	 25440 

// tfgdsmap 2776;0 PV2;tsdrRegion
LAYER MAP 99	DATATYPE 98 	25442 	 LAYER PV2TSDRREGION 	 25442 

// tfgdsmap 2777;0 PV2;tsdr2sdr
LAYER MAP 99	DATATYPE 99 	25443 	 LAYER PV2TSDR2SDR 	 25443 

// tfgdsmap 2778;0 PV2;g1pitchID
LAYER MAP 99	DATATYPE 114 	25458 	 LAYER PV2G1PITCHID 	 25458 

// tfgdsmap 2779;0 PV2;g2pitchID
LAYER MAP 99	DATATYPE 115 	25459 	 LAYER PV2G2PITCHID 	 25459 

// tfgdsmap 2780;0 PV2;g3pitchID
LAYER MAP 99	DATATYPE 116 	25460 	 LAYER PV2G3PITCHID 	 25460 

// tfgdsmap 2781;0 PV2;g4pitchID
LAYER MAP 99	DATATYPE 117 	25461 	 LAYER PV2G4PITCHID 	 25461 

// tfgdsmap 2782;0 PV2;g5pitchID
LAYER MAP 99	DATATYPE 118 	25462 	 LAYER PV2G5PITCHID 	 25462 

// tfgdsmap 2924;0 PV2;g6pitchID
LAYER MAP 99	DATATYPE 119 	25463 	 LAYER PV2G6PITCHID 	 25463 

// tfgdsmap 2751;0 PV2;STD
LAYER MAP 99	DATATYPE 130 	25474 	 LAYER PV2STD 	 25474 

// tfgdsmap 2752;0 PV2;TARG1
LAYER MAP 99	DATATYPE 131 	25475 	 LAYER PV2TARG1 	 25475 

// tfgdsmap 2753;0 PV2;TARG2
LAYER MAP 99	DATATYPE 132 	25476 	 LAYER PV2TARG2 	 25476 

// tfgdsmap 2754;0 PV2;TARG3
LAYER MAP 99	DATATYPE 133 	25477 	 LAYER PV2TARG3 	 25477 

// tfgdsmap 2925;0 PV2;g7pitchID
LAYER MAP 99	DATATYPE 138 	25482 	 LAYER PV2G7PITCHID 	 25482 

// tfgdsmap 3681;0 PV2;noFDR
LAYER MAP 99	DATATYPE 150 	25494 	 LAYER PV2NOFDR 	 25494 

// tfgdsmap 3255;0 PV2;g8pitchID
LAYER MAP 99	DATATYPE 170 	25514 	 LAYER PV2G8PITCHID 	 25514 

// tfgdsmap 3256;0 PV2;g9pitchID
LAYER MAP 99	DATATYPE 171 	25515 	 LAYER PV2G9PITCHID 	 25515 

// tfgdsmap 3257;0 PV2;g10pitchID
LAYER MAP 99	DATATYPE 172 	25516 	 LAYER PV2G10PITCHID 	 25516 

// tfgdsmap 4112;0 PV2;dummyFill
LAYER MAP 99	DATATYPE 250 	25594 	 LAYER PV2DUMMYFILL 	 25594 

// tfgdsmap 7687;0 PV2;actFill
LAYER MAP 99	DATATYPE 251 	25595 	 LAYER PV2ACTFILL 	 25595 

// tfgdsmap 6276;0 PV2;trFill
LAYER MAP 99	DATATYPE 252 	25596 	 LAYER PV2TRFILL 	 25596 

// tfgdsmap 5338;0 PV2;usr1
LAYER MAP 99	DATATYPE 255 	25599 	 LAYER USER99 	 25599 

// tfgdsmap 101;0 PTD1reserved;frameDrawing
LAYER MAP 101	DATATYPE 19 	25875 	 LAYER PTD1RESERVEDFRAME 	 25875 

// tfgdsmap 3810;0 PV3;maskDrawing
LAYER MAP 102	DATATYPE 0 	26112 	 LAYER PV3DRAWN 	 26112 

// tfgdsmap 5123;0 PV3;keepout
LAYER MAP 102	DATATYPE 1 	26113 	 LAYER PV3KOR 	 26113 

// tfgdsmap 3811;0 PV3;toSynDrawing
LAYER MAP 102	DATATYPE 18 	26130 	 LAYER PV3TG 	 26130 

// tfgdsmap 3812;0 PV3;frameOnly
LAYER MAP 102	DATATYPE 53 	26165 	 LAYER PV3FO 	 26165 

// tfgdsmap 3813;0 PV3;frameOnlyHole
LAYER MAP 102	DATATYPE 54 	26166 	 LAYER PV3FOH 	 26166 

// tfgdsmap 10925;0 PV3;SRAFplus
LAYER MAP 102	DATATYPE 72 	26184 	 LAYER PV3SRAFPLUS 	 26184 

// tfgdsmap 11156;0 PV3;SRAFminus
LAYER MAP 102	DATATYPE 73 	26185 	 LAYER PV3SRAFMINUS 	 26185 

// tfgdsmap 6733;0 PV3;SDC
LAYER MAP 102	DATATYPE 76 	26188 	 LAYER PV3SDC 	 26188 

// tfgdsmap 3814;0 PV3;metroCell
LAYER MAP 102	DATATYPE 96 	26208 	 LAYER PV3METROCELL 	 26208 

// tfgdsmap 3815;0 PV3;tsdrRegion
LAYER MAP 102	DATATYPE 98 	26210 	 LAYER PV3TSDRREGION 	 26210 

// tfgdsmap 3816;0 PV3;tsdr2sdr
LAYER MAP 102	DATATYPE 99 	26211 	 LAYER PV3TSDR2SDR 	 26211 

// tfgdsmap 3817;0 PV3;g1pitchID
LAYER MAP 102	DATATYPE 114 	26226 	 LAYER PV3G1PITCHID 	 26226 

// tfgdsmap 3818;0 PV3;g2pitchID
LAYER MAP 102	DATATYPE 115 	26227 	 LAYER PV3G2PITCHID 	 26227 

// tfgdsmap 3819;0 PV3;g3pitchID
LAYER MAP 102	DATATYPE 116 	26228 	 LAYER PV3G3PITCHID 	 26228 

// tfgdsmap 3820;0 PV3;g4pitchID
LAYER MAP 102	DATATYPE 117 	26229 	 LAYER PV3G4PITCHID 	 26229 

// tfgdsmap 3821;0 PV3;g5pitchID
LAYER MAP 102	DATATYPE 118 	26230 	 LAYER PV3G5PITCHID 	 26230 

// tfgdsmap 3822;0 PV3;g6pitchID
LAYER MAP 102	DATATYPE 119 	26231 	 LAYER PV3G6PITCHID 	 26231 

// tfgdsmap 3823;0 PV3;STD
LAYER MAP 102	DATATYPE 130 	26242 	 LAYER PV3STD 	 26242 

// tfgdsmap 3824;0 PV3;TARG1
LAYER MAP 102	DATATYPE 131 	26243 	 LAYER PV3TARG1 	 26243 

// tfgdsmap 3825;0 PV3;TARG2
LAYER MAP 102	DATATYPE 132 	26244 	 LAYER PV3TARG2 	 26244 

// tfgdsmap 3826;0 PV3;TARG3
LAYER MAP 102	DATATYPE 133 	26245 	 LAYER PV3TARG3 	 26245 

// tfgdsmap 3827;0 PV3;g7pitchID
LAYER MAP 102	DATATYPE 138 	26250 	 LAYER PV3G7PITCHID 	 26250 

// tfgdsmap 3828;0 PV3;noFDR
LAYER MAP 102	DATATYPE 150 	26262 	 LAYER PV3NOFDR 	 26262 

// tfgdsmap 3829;0 PV3;g8pitchID
LAYER MAP 102	DATATYPE 170 	26282 	 LAYER PV3G8PITCHID 	 26282 

// tfgdsmap 3830;0 PV3;g9pitchID
LAYER MAP 102	DATATYPE 171 	26283 	 LAYER PV3G9PITCHID 	 26283 

// tfgdsmap 3831;0 PV3;g10pitchID
LAYER MAP 102	DATATYPE 172 	26284 	 LAYER PV3G10PITCHID 	 26284 

// tfgdsmap 4113;0 PV3;dummyFill
LAYER MAP 102	DATATYPE 250 	26362 	 LAYER PV3DUMMYFILL 	 26362 

// tfgdsmap 7689;0 PV3;actFill
LAYER MAP 102	DATATYPE 251 	26363 	 LAYER PV3ACTFILL 	 26363 

// tfgdsmap 6277;0 PV3;trFill
LAYER MAP 102	DATATYPE 252 	26364 	 LAYER PV3TRFILL 	 26364 

// tfgdsmap 5339;0 PV3;usr1
LAYER MAP 102	DATATYPE 255 	26367 	 LAYER USER102 	 26367 

// tfgdsmap 3832;0 NV3;maskDrawing
LAYER MAP 103	DATATYPE 0 	26368 	 LAYER NV3DRAWN 	 26368 

// tfgdsmap 5124;0 NV3;keepout
LAYER MAP 103	DATATYPE 1 	26369 	 LAYER NV3KOR 	 26369 

// tfgdsmap 3833;0 NV3;toSynDrawing
LAYER MAP 103	DATATYPE 18 	26386 	 LAYER NV3TG 	 26386 

// tfgdsmap 3834;0 NV3;frameOnly
LAYER MAP 103	DATATYPE 53 	26421 	 LAYER NV3FO 	 26421 

// tfgdsmap 3835;0 NV3;frameOnlyHole
LAYER MAP 103	DATATYPE 54 	26422 	 LAYER NV3FOH 	 26422 

// tfgdsmap 10926;0 NV3;SRAFplus
LAYER MAP 103	DATATYPE 72 	26440 	 LAYER NV3SRAFPLUS 	 26440 

// tfgdsmap 11157;0 NV3;SRAFminus
LAYER MAP 103	DATATYPE 73 	26441 	 LAYER NV3SRAFMINUS 	 26441 

// tfgdsmap 6734;0 NV3;SDC
LAYER MAP 103	DATATYPE 76 	26444 	 LAYER NV3SDC 	 26444 

// tfgdsmap 3836;0 NV3;metroCell
LAYER MAP 103	DATATYPE 96 	26464 	 LAYER NV3METROCELL 	 26464 

// tfgdsmap 3837;0 NV3;tsdrRegion
LAYER MAP 103	DATATYPE 98 	26466 	 LAYER NV3TSDRREGION 	 26466 

// tfgdsmap 3838;0 NV3;tsdr2sdr
LAYER MAP 103	DATATYPE 99 	26467 	 LAYER NV3TSDR2SDR 	 26467 

// tfgdsmap 3839;0 NV3;g1pitchID
LAYER MAP 103	DATATYPE 114 	26482 	 LAYER NV3G1PITCHID 	 26482 

// tfgdsmap 3840;0 NV3;g2pitchID
LAYER MAP 103	DATATYPE 115 	26483 	 LAYER NV3G2PITCHID 	 26483 

// tfgdsmap 3841;0 NV3;g3pitchID
LAYER MAP 103	DATATYPE 116 	26484 	 LAYER NV3G3PITCHID 	 26484 

// tfgdsmap 3842;0 NV3;g4pitchID
LAYER MAP 103	DATATYPE 117 	26485 	 LAYER NV3G4PITCHID 	 26485 

// tfgdsmap 3843;0 NV3;g5pitchID
LAYER MAP 103	DATATYPE 118 	26486 	 LAYER NV3G5PITCHID 	 26486 

// tfgdsmap 3844;0 NV3;g6pitchID
LAYER MAP 103	DATATYPE 119 	26487 	 LAYER NV3G6PITCHID 	 26487 

// tfgdsmap 3845;0 NV3;STD
LAYER MAP 103	DATATYPE 130 	26498 	 LAYER NV3STD 	 26498 

// tfgdsmap 3846;0 NV3;TARG1
LAYER MAP 103	DATATYPE 131 	26499 	 LAYER NV3TARG1 	 26499 

// tfgdsmap 3847;0 NV3;TARG2
LAYER MAP 103	DATATYPE 132 	26500 	 LAYER NV3TARG2 	 26500 

// tfgdsmap 3848;0 NV3;TARG3
LAYER MAP 103	DATATYPE 133 	26501 	 LAYER NV3TARG3 	 26501 

// tfgdsmap 3849;0 NV3;g7pitchID
LAYER MAP 103	DATATYPE 138 	26506 	 LAYER NV3G7PITCHID 	 26506 

// tfgdsmap 3850;0 NV3;noFDR
LAYER MAP 103	DATATYPE 150 	26518 	 LAYER NV3NOFDR 	 26518 

// tfgdsmap 3851;0 NV3;g8pitchID
LAYER MAP 103	DATATYPE 170 	26538 	 LAYER NV3G8PITCHID 	 26538 

// tfgdsmap 3852;0 NV3;g9pitchID
LAYER MAP 103	DATATYPE 171 	26539 	 LAYER NV3G9PITCHID 	 26539 

// tfgdsmap 3853;0 NV3;g10pitchID
LAYER MAP 103	DATATYPE 172 	26540 	 LAYER NV3G10PITCHID 	 26540 

// tfgdsmap 4114;0 NV3;dummyFill
LAYER MAP 103	DATATYPE 250 	26618 	 LAYER NV3DUMMYFILL 	 26618 

// tfgdsmap 7690;0 NV3;actFill
LAYER MAP 103	DATATYPE 251 	26619 	 LAYER NV3ACTFILL 	 26619 

// tfgdsmap 6278;0 NV3;trFill
LAYER MAP 103	DATATYPE 252 	26620 	 LAYER NV3TRFILL 	 26620 

// tfgdsmap 5340;0 NV3;usr1
LAYER MAP 103	DATATYPE 255 	26623 	 LAYER USER103 	 26623 

// tfgdsmap 3854;0 TNW;maskDrawing
LAYER MAP 104	DATATYPE 0 	26624 	 LAYER TNWDRAWN 	 26624 

// tfgdsmap 5125;0 TNW;keepout
LAYER MAP 104	DATATYPE 1 	26625 	 LAYER TNWKOR 	 26625 

// tfgdsmap 3855;0 TNW;toSynDrawing
LAYER MAP 104	DATATYPE 18 	26642 	 LAYER TNWTG 	 26642 

// tfgdsmap 3856;0 TNW;frameOnly
LAYER MAP 104	DATATYPE 53 	26677 	 LAYER TNWFO 	 26677 

// tfgdsmap 3857;0 TNW;frameOnlyHole
LAYER MAP 104	DATATYPE 54 	26678 	 LAYER TNWFOH 	 26678 

// tfgdsmap 10927;0 TNW;SRAFplus
LAYER MAP 104	DATATYPE 72 	26696 	 LAYER TNWSRAFPLUS 	 26696 

// tfgdsmap 11158;0 TNW;SRAFminus
LAYER MAP 104	DATATYPE 73 	26697 	 LAYER TNWSRAFMINUS 	 26697 

// tfgdsmap 6735;0 TNW;SDC
LAYER MAP 104	DATATYPE 76 	26700 	 LAYER TNWSDC 	 26700 

// tfgdsmap 3858;0 TNW;metroCell
LAYER MAP 104	DATATYPE 96 	26720 	 LAYER TNWMETROCELL 	 26720 

// tfgdsmap 3859;0 TNW;tsdrRegion
LAYER MAP 104	DATATYPE 98 	26722 	 LAYER TNWTSDRREGION 	 26722 

// tfgdsmap 3860;0 TNW;tsdr2sdr
LAYER MAP 104	DATATYPE 99 	26723 	 LAYER TNWTSDR2SDR 	 26723 

// tfgdsmap 3861;0 TNW;g1pitchID
LAYER MAP 104	DATATYPE 114 	26738 	 LAYER TNWG1PITCHID 	 26738 

// tfgdsmap 3862;0 TNW;g2pitchID
LAYER MAP 104	DATATYPE 115 	26739 	 LAYER TNWG2PITCHID 	 26739 

// tfgdsmap 3863;0 TNW;g3pitchID
LAYER MAP 104	DATATYPE 116 	26740 	 LAYER TNWG3PITCHID 	 26740 

// tfgdsmap 3864;0 TNW;g4pitchID
LAYER MAP 104	DATATYPE 117 	26741 	 LAYER TNWG4PITCHID 	 26741 

// tfgdsmap 3865;0 TNW;g5pitchID
LAYER MAP 104	DATATYPE 118 	26742 	 LAYER TNWG5PITCHID 	 26742 

// tfgdsmap 3866;0 TNW;g6pitchID
LAYER MAP 104	DATATYPE 119 	26743 	 LAYER TNWG6PITCHID 	 26743 

// tfgdsmap 3867;0 TNW;STD
LAYER MAP 104	DATATYPE 130 	26754 	 LAYER TNWSTD 	 26754 

// tfgdsmap 3868;0 TNW;TARG1
LAYER MAP 104	DATATYPE 131 	26755 	 LAYER TNWTARG1 	 26755 

// tfgdsmap 3869;0 TNW;TARG2
LAYER MAP 104	DATATYPE 132 	26756 	 LAYER TNWTARG2 	 26756 

// tfgdsmap 3870;0 TNW;TARG3
LAYER MAP 104	DATATYPE 133 	26757 	 LAYER TNWTARG3 	 26757 

// tfgdsmap 3871;0 TNW;g7pitchID
LAYER MAP 104	DATATYPE 138 	26762 	 LAYER TNWG7PITCHID 	 26762 

// tfgdsmap 3872;0 TNW;noFDR
LAYER MAP 104	DATATYPE 150 	26774 	 LAYER TNWNOFDR 	 26774 

// tfgdsmap 3873;0 TNW;g8pitchID
LAYER MAP 104	DATATYPE 170 	26794 	 LAYER TNWG8PITCHID 	 26794 

// tfgdsmap 3874;0 TNW;g9pitchID
LAYER MAP 104	DATATYPE 171 	26795 	 LAYER TNWG9PITCHID 	 26795 

// tfgdsmap 3875;0 TNW;g10pitchID
LAYER MAP 104	DATATYPE 172 	26796 	 LAYER TNWG10PITCHID 	 26796 

// tfgdsmap 4115;0 TNW;dummyFill
LAYER MAP 104	DATATYPE 250 	26874 	 LAYER TNWDUMMYFILL 	 26874 

// tfgdsmap 7691;0 TNW;actFill
LAYER MAP 104	DATATYPE 251 	26875 	 LAYER TNWACTFILL 	 26875 

// tfgdsmap 6279;0 TNW;trFill
LAYER MAP 104	DATATYPE 252 	26876 	 LAYER TNWTRFILL 	 26876 

// tfgdsmap 5341;0 TNW;usr1
LAYER MAP 104	DATATYPE 255 	26879 	 LAYER USER104 	 26879 

// tfgdsmap 3876;0 TPW;maskDrawing
LAYER MAP 105	DATATYPE 0 	26880 	 LAYER TPWDRAWN 	 26880 

// tfgdsmap 5126;0 TPW;keepout
LAYER MAP 105	DATATYPE 1 	26881 	 LAYER TPWKOR 	 26881 

// tfgdsmap 3877;0 TPW;toSynDrawing
LAYER MAP 105	DATATYPE 18 	26898 	 LAYER TPWTG 	 26898 

// tfgdsmap 3878;0 TPW;frameOnly
LAYER MAP 105	DATATYPE 53 	26933 	 LAYER TPWFO 	 26933 

// tfgdsmap 3879;0 TPW;frameOnlyHole
LAYER MAP 105	DATATYPE 54 	26934 	 LAYER TPWFOH 	 26934 

// tfgdsmap 10928;0 TPW;SRAFplus
LAYER MAP 105	DATATYPE 72 	26952 	 LAYER TPWSRAFPLUS 	 26952 

// tfgdsmap 11159;0 TPW;SRAFminus
LAYER MAP 105	DATATYPE 73 	26953 	 LAYER TPWSRAFMINUS 	 26953 

// tfgdsmap 6736;0 TPW;SDC
LAYER MAP 105	DATATYPE 76 	26956 	 LAYER TPWSDC 	 26956 

// tfgdsmap 3880;0 TPW;metroCell
LAYER MAP 105	DATATYPE 96 	26976 	 LAYER TPWMETROCELL 	 26976 

// tfgdsmap 3881;0 TPW;tsdrRegion
LAYER MAP 105	DATATYPE 98 	26978 	 LAYER TPWTSDRREGION 	 26978 

// tfgdsmap 3882;0 TPW;tsdr2sdr
LAYER MAP 105	DATATYPE 99 	26979 	 LAYER TPWTSDR2SDR 	 26979 

// tfgdsmap 3883;0 TPW;g1pitchID
LAYER MAP 105	DATATYPE 114 	26994 	 LAYER TPWG1PITCHID 	 26994 

// tfgdsmap 3884;0 TPW;g2pitchID
LAYER MAP 105	DATATYPE 115 	26995 	 LAYER TPWG2PITCHID 	 26995 

// tfgdsmap 3885;0 TPW;g3pitchID
LAYER MAP 105	DATATYPE 116 	26996 	 LAYER TPWG3PITCHID 	 26996 

// tfgdsmap 3886;0 TPW;g4pitchID
LAYER MAP 105	DATATYPE 117 	26997 	 LAYER TPWG4PITCHID 	 26997 

// tfgdsmap 3887;0 TPW;g5pitchID
LAYER MAP 105	DATATYPE 118 	26998 	 LAYER TPWG5PITCHID 	 26998 

// tfgdsmap 3888;0 TPW;g6pitchID
LAYER MAP 105	DATATYPE 119 	26999 	 LAYER TPWG6PITCHID 	 26999 

// tfgdsmap 3889;0 TPW;STD
LAYER MAP 105	DATATYPE 130 	27010 	 LAYER TPWSTD 	 27010 

// tfgdsmap 3890;0 TPW;TARG1
LAYER MAP 105	DATATYPE 131 	27011 	 LAYER TPWTARG1 	 27011 

// tfgdsmap 3891;0 TPW;TARG2
LAYER MAP 105	DATATYPE 132 	27012 	 LAYER TPWTARG2 	 27012 

// tfgdsmap 3892;0 TPW;TARG3
LAYER MAP 105	DATATYPE 133 	27013 	 LAYER TPWTARG3 	 27013 

// tfgdsmap 3893;0 TPW;g7pitchID
LAYER MAP 105	DATATYPE 138 	27018 	 LAYER TPWG7PITCHID 	 27018 

// tfgdsmap 3894;0 TPW;noFDR
LAYER MAP 105	DATATYPE 150 	27030 	 LAYER TPWNOFDR 	 27030 

// tfgdsmap 3895;0 TPW;g8pitchID
LAYER MAP 105	DATATYPE 170 	27050 	 LAYER TPWG8PITCHID 	 27050 

// tfgdsmap 3896;0 TPW;g9pitchID
LAYER MAP 105	DATATYPE 171 	27051 	 LAYER TPWG9PITCHID 	 27051 

// tfgdsmap 3897;0 TPW;g10pitchID
LAYER MAP 105	DATATYPE 172 	27052 	 LAYER TPWG10PITCHID 	 27052 

// tfgdsmap 4116;0 TPW;dummyFill
LAYER MAP 105	DATATYPE 250 	27130 	 LAYER TPWDUMMYFILL 	 27130 

// tfgdsmap 7692;0 TPW;actFill
LAYER MAP 105	DATATYPE 251 	27131 	 LAYER TPWACTFILL 	 27131 

// tfgdsmap 6280;0 TPW;trFill
LAYER MAP 105	DATATYPE 252 	27132 	 LAYER TPWTRFILL 	 27132 

// tfgdsmap 5342;0 TPW;usr1
LAYER MAP 105	DATATYPE 255 	27135 	 LAYER USER105 	 27135 

// tfgdsmap 3898;0 h0;drawing
LAYER MAP 106	DATATYPE 200 	27336 	 LAYER H0 	 27336 

// tfgdsmap 3899;0 h1;drawing
LAYER MAP 106	DATATYPE 201 	27337 	 LAYER H1 	 27337 

// tfgdsmap 3900;0 h2;drawing
LAYER MAP 106	DATATYPE 202 	27338 	 LAYER H2 	 27338 

// tfgdsmap 3901;0 h3;drawing
LAYER MAP 106	DATATYPE 203 	27339 	 LAYER H3 	 27339 

// tfgdsmap 3902;0 h4;drawing
LAYER MAP 106	DATATYPE 204 	27340 	 LAYER H4 	 27340 

// tfgdsmap 3903;0 h5;drawing
LAYER MAP 106	DATATYPE 205 	27341 	 LAYER H5 	 27341 

// tfgdsmap 3904;0 h6;drawing
LAYER MAP 106	DATATYPE 206 	27342 	 LAYER H6 	 27342 

// tfgdsmap 3905;0 h7;drawing
LAYER MAP 106	DATATYPE 207 	27343 	 LAYER H7 	 27343 

// tfgdsmap 3906;0 h8;drawing
LAYER MAP 106	DATATYPE 208 	27344 	 LAYER H8 	 27344 

// tfgdsmap 3907;0 h9;drawing
LAYER MAP 106	DATATYPE 209 	27345 	 LAYER H9 	 27345 

// tfgdsmap 3908;0 h10;drawing
LAYER MAP 106	DATATYPE 210 	27346 	 LAYER H10 	 27346 

// tfgdsmap 3909;0 h11;drawing
LAYER MAP 106	DATATYPE 211 	27347 	 LAYER H11 	 27347 

// tfgdsmap 3910;0 h12;drawing
LAYER MAP 106	DATATYPE 212 	27348 	 LAYER H12 	 27348 

// tfgdsmap 3911;0 h13;drawing
LAYER MAP 106	DATATYPE 213 	27349 	 LAYER H13 	 27349 

// tfgdsmap 3912;0 h14;drawing
LAYER MAP 106	DATATYPE 214 	27350 	 LAYER H14 	 27350 

// tfgdsmap 3913;0 h15;drawing
LAYER MAP 106	DATATYPE 215 	27351 	 LAYER H15 	 27351 

// tfgdsmap 3914;0 h16;drawing
LAYER MAP 106	DATATYPE 216 	27352 	 LAYER H16 	 27352 

// tfgdsmap 3915;0 h17;drawing
LAYER MAP 106	DATATYPE 217 	27353 	 LAYER H17 	 27353 

// tfgdsmap 3916;0 h18;drawing
LAYER MAP 106	DATATYPE 218 	27354 	 LAYER H18 	 27354 

// tfgdsmap 3917;0 h19;drawing
LAYER MAP 106	DATATYPE 219 	27355 	 LAYER H19 	 27355 

// tfgdsmap 3918;0 h20;drawing
LAYER MAP 106	DATATYPE 220 	27356 	 LAYER H20 	 27356 

// tfgdsmap 3920;0 h21;drawing
LAYER MAP 106	DATATYPE 221 	27357 	 LAYER H21 	 27357 

// tfgdsmap 3921;0 h22;drawing
LAYER MAP 106	DATATYPE 222 	27358 	 LAYER H22 	 27358 

// tfgdsmap 3922;0 h23;drawing
LAYER MAP 106	DATATYPE 223 	27359 	 LAYER H23 	 27359 

// tfgdsmap 3923;0 h24;drawing
LAYER MAP 106	DATATYPE 224 	27360 	 LAYER H24 	 27360 

// tfgdsmap 3924;0 h25;drawing
LAYER MAP 106	DATATYPE 225 	27361 	 LAYER H25 	 27361 

// tfgdsmap 4005;0 hText;drawing
LAYER MAP 106	DATATYPE 226 	27362 	 LAYER HTEXT 	 27362 

// tfgdsmap 4006;0 hTerminalText;drawing
LAYER MAP 106	DATATYPE 227 	27363 	 LAYER HTERMINALTEXT 	 27363 

// tfgdsmap 4007;0 hBbox;drawing
LAYER MAP 106	DATATYPE 228 	27364 	 LAYER HBBOX 	 27364 

// tfgdsmap 4008;0 hFlightline;drawing
LAYER MAP 106	DATATYPE 229 	27365 	 LAYER HFLIGHTLINE 	 27365 

// tfgdsmap 4009;0 hDummy;drawing
LAYER MAP 106	DATATYPE 230 	27366 	 LAYER HDUMMY 	 27366 

// tfgdsmap 4010;0 hNwell;drawing
LAYER MAP 106	DATATYPE 231 	27367 	 LAYER HNWELL 	 27367 

// tfgdsmap 4011;0 hTwell;drawing
LAYER MAP 106	DATATYPE 232 	27368 	 LAYER HTWELL 	 27368 

// tfgdsmap 4012;0 hPwell;drawing
LAYER MAP 106	DATATYPE 233 	27369 	 LAYER HPWELL 	 27369 

// tfgdsmap 4013;0 hOd2;drawing
LAYER MAP 106	DATATYPE 234 	27370 	 LAYER HOD2 	 27370 

// tfgdsmap 4014;0 hRpo;drawing
LAYER MAP 106	DATATYPE 235 	27371 	 LAYER HRPO 	 27371 

// tfgdsmap 4015;0 hAbsoluteRules;drawing
LAYER MAP 106	DATATYPE 236 	27372 	 LAYER HABSOLUTERULES 	 27372 

// tfgdsmap 791;0 diffusion;maskDrawing
LAYER MAP 108	DATATYPE 0 	27648 	 LAYER DIFFUSIONDRAWN 	 27648 

// tfgdsmap 5127;0 diffusion;keepout
LAYER MAP 108	DATATYPE 1 	27649 	 LAYER DIFFUSIONKOR 	 27649 

// tfgdsmap 792;0 diffusion;toSynDrawing
LAYER MAP 108	DATATYPE 18 	27666 	 LAYER DIFFUSIONTG 	 27666 

// tfgdsmap 108;0 diffusion;frameDrawing
LAYER MAP 108	DATATYPE 19 	27667 	 LAYER DIFFFRAME 	 27667 

// tfgdsmap 7871;0 diffusion;critical
LAYER MAP 108	DATATYPE 21 	27669 	 LAYER DIFFUSIONCRITICALID 	 27669 

// tfgdsmap 883;0 diffusion;reservedPurpose4
LAYER MAP 108	DATATYPE 22 	27670 	 LAYER FINID 	 27670 

// tfgdsmap 884;0 diffusion;reservedPurpose5
LAYER MAP 108	DATATYPE 23 	27671 	 LAYER ANTIFINID 	 27671 

// tfgdsmap 891;0 DIFFCHECK;maskDrawing
LAYER MAP 108	DATATYPE 24 	27672 	 LAYER DIFFCHECK 	 27672 

// tfgdsmap 931;0 DIFFCHECK;frameDrawing
LAYER MAP 108	DATATYPE 29 	27677 	 LAYER DIFFCHECKFRAME 	 27677 

// tfgdsmap 1157;0 DIFFCHECK;Frame1nonstdpolyflowsID
LAYER MAP 108	DATATYPE 30 	27678 	 LAYER DIFFCHECKID1 	 27678 

// tfgdsmap 1158;0 DIFFCHECK;Frame2nonstdpolyflowsID
LAYER MAP 108	DATATYPE 31 	27679 	 LAYER DIFFCHECKID2 	 27679 

// tfgdsmap 1159;0 DIFFCHECK;Frame3nonstdpolyflowsID
LAYER MAP 108	DATATYPE 32 	27680 	 LAYER DIFFCHECKID3 	 27680 

// tfgdsmap 1160;0 DIFFCHECK;Frame4nonstdpolyflowsID
LAYER MAP 108	DATATYPE 33 	27681 	 LAYER DIFFCHECKID4 	 27681 

// tfgdsmap 3020;0 DIFFCHECK;DoNotProteus
LAYER MAP 108	DATATYPE 37 	27685 	 LAYER DIFFCHECKDNP 	 27685 

// tfgdsmap 932;0 DIFFTRIM;frameDrawing
LAYER MAP 108	DATATYPE 40 	27688 	 LAYER DIFFTRIMFRAME 	 27688 

// tfgdsmap 129;0 diffusion;keepGenAway
LAYER MAP 108	DATATYPE 51 	27699 	 LAYER DUMMYKGAFRAME 	 27699 

// tfgdsmap 3919;0 DIFFCHECK;keepGenAway
LAYER MAP 108	DATATYPE 52 	27700 	 LAYER DGDUMMYKGAFRAME 	 27700 

// tfgdsmap 4074;0 DIFFCHECK;frameOnly
LAYER MAP 108	DATATYPE 53 	27701 	 LAYER DIFFCHECKFO 	 27701 

// tfgdsmap 4075;0 DIFFCHECK;frameOnlyHole
LAYER MAP 108	DATATYPE 54 	27702 	 LAYER DIFFCHECKFOH 	 27702 

// tfgdsmap 1207;0 DIFFCHECK;SpecID1
LAYER MAP 108	DATATYPE 57 	27705 	 LAYER DIFFCHECKPRS 	 27705 

// tfgdsmap 1329;0 diffusion;fillerID
LAYER MAP 108	DATATYPE 65 	27713 	 LAYER DIFFUSIONFILLID 	 27713 

// tfgdsmap 1032;0 DIFFCHECK;altOrient
LAYER MAP 108	DATATYPE 69 	27717 	 LAYER DCPGD 	 27717 

// tfgdsmap 1017;0 DIFFCHECK;reservedPurpose0
LAYER MAP 108	DATATYPE 71 	27719 	 LAYER DCO 	 27719 

// tfgdsmap 10930;0 diffusion;SRAFplus
LAYER MAP 108	DATATYPE 72 	27720 	 LAYER DIFFUSIONSRAFPLUS 	 27720 

// tfgdsmap 11161;0 diffusion;SRAFminus
LAYER MAP 108	DATATYPE 73 	27721 	 LAYER DIFFUSIONSRAFMINUS 	 27721 

// tfgdsmap 6737;0 diffusion;SDC
LAYER MAP 108	DATATYPE 76 	27724 	 LAYER DIFFUSIONSDC 	 27724 

// tfgdsmap 4602;0 DIFFCHECK;chromeCancel
LAYER MAP 108	DATATYPE 84 	27732 	 LAYER DIFFCHKCHRCANCEL 	 27732 

// tfgdsmap 3258;0 DIFFCHECK;cd1
LAYER MAP 108	DATATYPE 85 	27733 	 LAYER DIFFCHECKCD1 	 27733 

// tfgdsmap 3259;0 DIFFCHECK;cd2
LAYER MAP 108	DATATYPE 86 	27734 	 LAYER DIFFCHECKCD2 	 27734 

// tfgdsmap 3809;0 diffusion;metroCell2
LAYER MAP 108	DATATYPE 94 	27742 	 LAYER DIFFUSIONMETROCELL2 	 27742 

// tfgdsmap 3548;0 diffusion;metroCell
LAYER MAP 108	DATATYPE 96 	27744 	 LAYER DIFFUSIONMETROCELL 	 27744 

// tfgdsmap 4963;0 diffusion;reservedPurpose10
LAYER MAP 108	DATATYPE 100 	27748 	 LAYER BM_WAIVER 	 27748 

// tfgdsmap 1526;0 diffusion;STD
LAYER MAP 108	DATATYPE 130 	27778 	 LAYER DIFFUSIONSTD 	 27778 

// tfgdsmap 1527;0 diffusion;TARG1
LAYER MAP 108	DATATYPE 131 	27779 	 LAYER DIFFUSIONTARG1 	 27779 

// tfgdsmap 1528;0 diffusion;TARG2
LAYER MAP 108	DATATYPE 132 	27780 	 LAYER DIFFUSIONTARG2 	 27780 

// tfgdsmap 1529;0 diffusion;TARG3
LAYER MAP 108	DATATYPE 133 	27781 	 LAYER DIFFUSIONTARG3 	 27781 

// tfgdsmap 3682;0 diffusion;noFDR
LAYER MAP 108	DATATYPE 150 	27798 	 LAYER DIFFUSIONNOFDR 	 27798 

// tfgdsmap 3944;0 DIFFCHECK;fillerIgnore
LAYER MAP 108	DATATYPE 226 	27874 	 LAYER DGFILLERIGNORE 	 27874 

// tfgdsmap 4117;0 diffusion;dummyFill
LAYER MAP 108	DATATYPE 250 	27898 	 LAYER DIFFUSIONDUMMYFILL 	 27898 

// tfgdsmap 6281;0 diffusion;trFill
LAYER MAP 108	DATATYPE 252 	27900 	 LAYER DIFFUSIONTRFILL 	 27900 

// tfgdsmap 5343;0 diffusion;usr1
LAYER MAP 108	DATATYPE 255 	27903 	 LAYER USER108 	 27903 

// tfgdsmap 769;0 pwell;maskDrawing
LAYER MAP 109	DATATYPE 0 	27904 	 LAYER PWELLDRAWN 	 27904 

// tfgdsmap 5128;0 pwell;keepout
LAYER MAP 109	DATATYPE 1 	27905 	 LAYER PWELLKOR 	 27905 

// tfgdsmap 770;0 pwell;toSynDrawing
LAYER MAP 109	DATATYPE 18 	27922 	 LAYER PWELLTG 	 27922 

// tfgdsmap 728;0 pwell;frameOnly
LAYER MAP 109	DATATYPE 53 	27957 	 LAYER PWELLFO 	 27957 

// tfgdsmap 729;0 pwell;frameOnlyHole
LAYER MAP 109	DATATYPE 54 	27958 	 LAYER PWELLFOH 	 27958 

// tfgdsmap 10931;0 pwell;SRAFplus
LAYER MAP 109	DATATYPE 72 	27976 	 LAYER PWELLSRAFPLUS 	 27976 

// tfgdsmap 11162;0 pwell;SRAFminus
LAYER MAP 109	DATATYPE 73 	27977 	 LAYER PWELLSRAFMINUS 	 27977 

// tfgdsmap 6738;0 pwell;SDC
LAYER MAP 109	DATATYPE 76 	27980 	 LAYER PWELLSDC 	 27980 

// tfgdsmap 3549;0 pwell;metroCell
LAYER MAP 109	DATATYPE 96 	28000 	 LAYER PWELLMETROCELL 	 28000 

// tfgdsmap 1530;0 pwell;STD
LAYER MAP 109	DATATYPE 130 	28034 	 LAYER PWELLSTD 	 28034 

// tfgdsmap 1531;0 pwell;TARG1
LAYER MAP 109	DATATYPE 131 	28035 	 LAYER PWELLTARG1 	 28035 

// tfgdsmap 1532;0 pwell;TARG2
LAYER MAP 109	DATATYPE 132 	28036 	 LAYER PWELLTARG2 	 28036 

// tfgdsmap 1533;0 pwell;TARG3
LAYER MAP 109	DATATYPE 133 	28037 	 LAYER PWELLTARG3 	 28037 

// tfgdsmap 3683;0 pwell;noFDR
LAYER MAP 109	DATATYPE 150 	28054 	 LAYER PWELLNOFDR 	 28054 

// tfgdsmap 4118;0 pwell;dummyFill
LAYER MAP 109	DATATYPE 250 	28154 	 LAYER PWELLDUMMYFILL 	 28154 

// tfgdsmap 7694;0 pwell;actFill
LAYER MAP 109	DATATYPE 251 	28155 	 LAYER PWELLACTFILL 	 28155 

// tfgdsmap 6282;0 pwell;trFill
LAYER MAP 109	DATATYPE 252 	28156 	 LAYER PWELLTRFILL 	 28156 

// tfgdsmap 5344;0 pwell;usr1
LAYER MAP 109	DATATYPE 255 	28159 	 LAYER USER109 	 28159 

// tfgdsmap 1933;0 metalc1;maskDrawing
LAYER MAP 111	DATATYPE 0 	28416 	 LAYER METALC1DRAWN 	 28416 

// tfgdsmap 1934;0 metalc1;keepout
LAYER MAP 111	DATATYPE 1 	28417 	 LAYER METALC1KOR 	 28417 

// tfgdsmap 1935;0 metalc1;portDrawing
LAYER MAP 111	DATATYPE 2 	28418 	 LAYER METC1PORT 	 28418 

// tfgdsmap 1936;0 metalc1;zoneDrawing
LAYER MAP 111	DATATYPE 3 	28419 	 LAYER METALC1ZONE 	 28419 

// tfgdsmap 1937;0 metalc1;resDrawing
LAYER MAP 111	DATATYPE 4 	28420 	 LAYER METC1RESID 	 28420 

// tfgdsmap 2832;0 metalc1;phantom
LAYER MAP 111	DATATYPE 11 	28427 	 LAYER METALC1P 	 28427 

// tfgdsmap 1939;0 metalc1;frameDrawing
LAYER MAP 111	DATATYPE 19 	28435 	 LAYER METALC1FRAME 	 28435 

// tfgdsmap 7873;0 metalc1;critical
LAYER MAP 111	DATATYPE 21 	28437 	 LAYER METALC1CRITICALID 	 28437 

// tfgdsmap 1940;0 metalc1;dummyDrawing
LAYER MAP 111	DATATYPE 33 	28449 	 LAYER METALC1DUMMYID 	 28449 

// tfgdsmap 1941;0 metalc1;DoNotProteus
LAYER MAP 111	DATATYPE 37 	28453 	 LAYER METALC1DNP 	 28453 

// tfgdsmap 1942;0 metalc1;needTermCells
LAYER MAP 111	DATATYPE 40 	28456 	 LAYER METALC1NEEDTERMCELLS 	 28456 

// tfgdsmap 1943;0 metalc1;keepAwayTermCells
LAYER MAP 111	DATATYPE 45 	28461 	 LAYER METALC1KEEPAWAYTERMCELLS 	 28461 

// tfgdsmap 1944;0 metalc1;keepGenAway
LAYER MAP 111	DATATYPE 51 	28467 	 LAYER METALC1KGA 	 28467 

// tfgdsmap 1945;0 metalc1;FeatureUnderTest
LAYER MAP 111	DATATYPE 52 	28468 	 LAYER METALC1FUT 	 28468 

// tfgdsmap 1946;0 metalc1;optmaskDraw
LAYER MAP 111	DATATYPE 55 	28471 	 LAYER METALC1OPT 	 28471 

// tfgdsmap 1947;0 metalc1;GridShift
LAYER MAP 111	DATATYPE 57 	28473 	 LAYER METALC1GRIDSHIFT 	 28473 

// tfgdsmap 6913;0 metalc1;allowOTC
LAYER MAP 111	DATATYPE 58 	28474 	 LAYER METC1ALLOWOTC 	 28474 

// tfgdsmap 1948;0 metalc1;fillerID
LAYER MAP 111	DATATYPE 65 	28481 	 LAYER METALC1FILLID 	 28481 

// tfgdsmap 3260;0 metalc1;grating
LAYER MAP 111	DATATYPE 70 	28486 	 LAYER METALC1GRATING 	 28486 

// tfgdsmap 3261;0 metalc1;gratingFr
LAYER MAP 111	DATATYPE 71 	28487 	 LAYER METALC1GRATINGFRAME 	 28487 

// tfgdsmap 10933;0 metalc1;SRAFplus
LAYER MAP 111	DATATYPE 72 	28488 	 LAYER METC1SRAFPLUS 	 28488 

// tfgdsmap 11164;0 metalc1;SRAFminus
LAYER MAP 111	DATATYPE 73 	28489 	 LAYER METC1SRAFMINUS 	 28489 

// tfgdsmap 3262;0 metalc1;plug
LAYER MAP 111	DATATYPE 74 	28490 	 LAYER METALC1PLUG 	 28490 

// tfgdsmap 3263;0 metalc1;plugFr
LAYER MAP 111	DATATYPE 75 	28491 	 LAYER METALC1PLUGFRAME 	 28491 

// tfgdsmap 6739;0 metalc1;SDC
LAYER MAP 111	DATATYPE 76 	28492 	 LAYER METALC1SDC 	 28492 

// tfgdsmap 9110;0 metalc1;fillGuide
LAYER MAP 111	DATATYPE 84 	28500 	 LAYER METC1FILLGUIDE 	 28500 

// tfgdsmap 9111;0 metalc1;fillCut
LAYER MAP 111	DATATYPE 85 	28501 	 LAYER METC1FILLCUT 	 28501 

// tfgdsmap 7014;0 metalc1;fillBlockage
LAYER MAP 111	DATATYPE 93 	28509 	 LAYER METC1FILLKOR 	 28509 

// tfgdsmap 3264;0 metalc1;metroCell
LAYER MAP 111	DATATYPE 96 	28512 	 LAYER METALC1METROCELL 	 28512 

// tfgdsmap 2602;0 metalc1;tsdrRegion
LAYER MAP 111	DATATYPE 98 	28514 	 LAYER METALC1TSDRREGION 	 28514 

// tfgdsmap 2603;0 metalc1;tsdr2sdr
LAYER MAP 111	DATATYPE 99 	28515 	 LAYER METALC1TSDR2SDR 	 28515 

// tfgdsmap 8488;0 metalc1;eco
LAYER MAP 111	DATATYPE 101 	28517 	 LAYER METC1ECOID 	 28517 

// tfgdsmap 2158;0 metalc1;devtermID1
LAYER MAP 111	DATATYPE 110 	28526 	 LAYER METC1TERMID1 	 28526 

// tfgdsmap 2604;0 metalc1;g1pitchID
LAYER MAP 111	DATATYPE 114 	28530 	 LAYER METALC1G1PITCHID 	 28530 

// tfgdsmap 2605;0 metalc1;g2pitchID
LAYER MAP 111	DATATYPE 115 	28531 	 LAYER METALC1G2PITCHID 	 28531 

// tfgdsmap 2607;0 metalc1;g3pitchID
LAYER MAP 111	DATATYPE 116 	28532 	 LAYER METALC1G3PITCHID 	 28532 

// tfgdsmap 2608;0 metalc1;g4pitchID
LAYER MAP 111	DATATYPE 117 	28533 	 LAYER METALC1G4PITCHID 	 28533 

// tfgdsmap 2609;0 metalc1;g5pitchID
LAYER MAP 111	DATATYPE 118 	28534 	 LAYER METALC1G5PITCHID 	 28534 

// tfgdsmap 2926;0 metalc1;g6pitchID
LAYER MAP 111	DATATYPE 119 	28535 	 LAYER METALC1G6PITCHID 	 28535 

// tfgdsmap 2159;0 metalc1;devtermID2
LAYER MAP 111	DATATYPE 121 	28537 	 LAYER METC1TERMID2 	 28537 

// tfgdsmap 2160;0 metalc1;devtermID3
LAYER MAP 111	DATATYPE 122 	28538 	 LAYER METC1TERMID3 	 28538 

// tfgdsmap 2161;0 metalc1;devtermID4
LAYER MAP 111	DATATYPE 123 	28539 	 LAYER METC1TERMID4 	 28539 

// tfgdsmap 1949;0 metalc1;STD
LAYER MAP 111	DATATYPE 130 	28546 	 LAYER METALC1STD 	 28546 

// tfgdsmap 1950;0 metalc1;TARG1
LAYER MAP 111	DATATYPE 131 	28547 	 LAYER METALC1TARG1 	 28547 

// tfgdsmap 1951;0 metalc1;TARG2
LAYER MAP 111	DATATYPE 132 	28548 	 LAYER METALC1TARG2 	 28548 

// tfgdsmap 1952;0 metalc1;TARG3
LAYER MAP 111	DATATYPE 133 	28549 	 LAYER METALC1TARG3 	 28549 

// tfgdsmap 1906;0 metalc1;complement
LAYER MAP 111	DATATYPE 137 	28553 	 LAYER M1CID 	 28553 

// tfgdsmap 2927;0 metalc1;g7pitchID
LAYER MAP 111	DATATYPE 138 	28554 	 LAYER METALC1G7PITCHID 	 28554 

// tfgdsmap 3684;0 metalc1;noFDR
LAYER MAP 111	DATATYPE 150 	28566 	 LAYER METALC1NOFDR 	 28566 

// tfgdsmap 3265;0 metalc1;g8pitchID
LAYER MAP 111	DATATYPE 170 	28586 	 LAYER METALC1G8PITCHID 	 28586 

// tfgdsmap 3266;0 metalc1;g9pitchID
LAYER MAP 111	DATATYPE 171 	28587 	 LAYER METALC1G9PITCHID 	 28587 

// tfgdsmap 3267;0 metalc1;g10pitchID
LAYER MAP 111	DATATYPE 172 	28588 	 LAYER METALC1G10PITCHID 	 28588 

// tfgdsmap 4049;0 metalc1;dummyFill
LAYER MAP 111	DATATYPE 250 	28666 	 LAYER METALC1DUMMYFILL 	 28666 

// tfgdsmap 7696;0 metalc1;actFill
LAYER MAP 111	DATATYPE 251 	28667 	 LAYER METC1ACTFILL 	 28667 

// tfgdsmap 6283;0 metalc1;trFill
LAYER MAP 111	DATATYPE 252 	28668 	 LAYER METALC1TRFILL 	 28668 

// tfgdsmap 5345;0 metalc1;usr1
LAYER MAP 111	DATATYPE 255 	28671 	 LAYER USER111 	 28671 

// tfgdsmap 1953;0 metalc2;maskDrawing
LAYER MAP 112	DATATYPE 0 	28672 	 LAYER METALC2DRAWN 	 28672 

// tfgdsmap 1954;0 metalc2;keepout
LAYER MAP 112	DATATYPE 1 	28673 	 LAYER METALC2KOR 	 28673 

// tfgdsmap 1955;0 metalc2;portDrawing
LAYER MAP 112	DATATYPE 2 	28674 	 LAYER METC2PORT 	 28674 

// tfgdsmap 1956;0 metalc2;zoneDrawing
LAYER MAP 112	DATATYPE 3 	28675 	 LAYER METALC2ZONE 	 28675 

// tfgdsmap 1957;0 metalc2;resDrawing
LAYER MAP 112	DATATYPE 4 	28676 	 LAYER METC2RESID 	 28676 

// tfgdsmap 2819;0 metalc2;phantom
LAYER MAP 112	DATATYPE 11 	28683 	 LAYER METALC2P 	 28683 

// tfgdsmap 1959;0 metalc2;frameDrawing
LAYER MAP 112	DATATYPE 19 	28691 	 LAYER METALC2FRAME 	 28691 

// tfgdsmap 7874;0 metalc2;critical
LAYER MAP 112	DATATYPE 21 	28693 	 LAYER METALC2CRITICALID 	 28693 

// tfgdsmap 1960;0 metalc2;dummyDrawing
LAYER MAP 112	DATATYPE 33 	28705 	 LAYER METALC2DUMMYID 	 28705 

// tfgdsmap 1961;0 metalc2;DoNotProteus
LAYER MAP 112	DATATYPE 37 	28709 	 LAYER METALC2DNP 	 28709 

// tfgdsmap 1962;0 metalc2;needTermCells
LAYER MAP 112	DATATYPE 40 	28712 	 LAYER METALC2NEEDTERMCELLS 	 28712 

// tfgdsmap 1963;0 metalc2;keepAwayTermCells
LAYER MAP 112	DATATYPE 45 	28717 	 LAYER METALC2KEEPAWAYTERMCELLS 	 28717 

// tfgdsmap 1964;0 metalc2;keepGenAway
LAYER MAP 112	DATATYPE 51 	28723 	 LAYER METALC2KGA 	 28723 

// tfgdsmap 1965;0 metalc2;FeatureUnderTest
LAYER MAP 112	DATATYPE 52 	28724 	 LAYER METALC2FUT 	 28724 

// tfgdsmap 1966;0 metalc2;optmaskDraw
LAYER MAP 112	DATATYPE 55 	28727 	 LAYER METALC2OPT 	 28727 

// tfgdsmap 1967;0 metalc2;GridShift
LAYER MAP 112	DATATYPE 57 	28729 	 LAYER METALC2GRIDSHIFT 	 28729 

// tfgdsmap 6914;0 metalc2;allowOTC
LAYER MAP 112	DATATYPE 58 	28730 	 LAYER METC2ALLOWOTC 	 28730 

// tfgdsmap 1968;0 metalc2;fillerID
LAYER MAP 112	DATATYPE 65 	28737 	 LAYER METALC2FILLID 	 28737 

// tfgdsmap 3268;0 metalc2;grating
LAYER MAP 112	DATATYPE 70 	28742 	 LAYER METALC2GRATING 	 28742 

// tfgdsmap 3269;0 metalc2;gratingFr
LAYER MAP 112	DATATYPE 71 	28743 	 LAYER METALC2GRATINGFRAME 	 28743 

// tfgdsmap 10934;0 metalc2;SRAFplus
LAYER MAP 112	DATATYPE 72 	28744 	 LAYER METC2SRAFPLUS 	 28744 

// tfgdsmap 11165;0 metalc2;SRAFminus
LAYER MAP 112	DATATYPE 73 	28745 	 LAYER METC2SRAFMINUS 	 28745 

// tfgdsmap 3270;0 metalc2;plug
LAYER MAP 112	DATATYPE 74 	28746 	 LAYER METALC2PLUG 	 28746 

// tfgdsmap 3271;0 metalc2;plugFr
LAYER MAP 112	DATATYPE 75 	28747 	 LAYER METALC2PLUGFRAME 	 28747 

// tfgdsmap 6740;0 metalc2;SDC
LAYER MAP 112	DATATYPE 76 	28748 	 LAYER METALC2SDC 	 28748 

// tfgdsmap 9114;0 metalc2;fillGuide
LAYER MAP 112	DATATYPE 84 	28756 	 LAYER METC2FILLGUIDE 	 28756 

// tfgdsmap 9115;0 metalc2;fillCut
LAYER MAP 112	DATATYPE 85 	28757 	 LAYER METC2FILLCUT 	 28757 

// tfgdsmap 7015;0 metalc2;fillBlockage
LAYER MAP 112	DATATYPE 93 	28765 	 LAYER METC2FILLKOR 	 28765 

// tfgdsmap 3272;0 metalc2;metroCell
LAYER MAP 112	DATATYPE 96 	28768 	 LAYER METALC2METROCELL 	 28768 

// tfgdsmap 2610;0 metalc2;tsdrRegion
LAYER MAP 112	DATATYPE 98 	28770 	 LAYER METALC2TSDRREGION 	 28770 

// tfgdsmap 2611;0 metalc2;tsdr2sdr
LAYER MAP 112	DATATYPE 99 	28771 	 LAYER METALC2TSDR2SDR 	 28771 

// tfgdsmap 8489;0 metalc2;eco
LAYER MAP 112	DATATYPE 101 	28773 	 LAYER METC2ECOID 	 28773 

// tfgdsmap 2166;0 metalc2;devtermID1
LAYER MAP 112	DATATYPE 110 	28782 	 LAYER METC2TERMID1 	 28782 

// tfgdsmap 2612;0 metalc2;g1pitchID
LAYER MAP 112	DATATYPE 114 	28786 	 LAYER METALC2G1PITCHID 	 28786 

// tfgdsmap 2613;0 metalc2;g2pitchID
LAYER MAP 112	DATATYPE 115 	28787 	 LAYER METALC2G2PITCHID 	 28787 

// tfgdsmap 2614;0 metalc2;g3pitchID
LAYER MAP 112	DATATYPE 116 	28788 	 LAYER METALC2G3PITCHID 	 28788 

// tfgdsmap 2615;0 metalc2;g4pitchID
LAYER MAP 112	DATATYPE 117 	28789 	 LAYER METALC2G4PITCHID 	 28789 

// tfgdsmap 2617;0 metalc2;g5pitchID
LAYER MAP 112	DATATYPE 118 	28790 	 LAYER METALC2G5PITCHID 	 28790 

// tfgdsmap 2928;0 metalc2;g6pitchID
LAYER MAP 112	DATATYPE 119 	28791 	 LAYER METALC2G6PITCHID 	 28791 

// tfgdsmap 2167;0 metalc2;devtermID2
LAYER MAP 112	DATATYPE 121 	28793 	 LAYER METC2TERMID2 	 28793 

// tfgdsmap 2168;0 metalc2;devtermID3
LAYER MAP 112	DATATYPE 122 	28794 	 LAYER METC2TERMID3 	 28794 

// tfgdsmap 2169;0 metalc2;devtermID4
LAYER MAP 112	DATATYPE 123 	28795 	 LAYER METC2TERMID4 	 28795 

// tfgdsmap 1969;0 metalc2;STD
LAYER MAP 112	DATATYPE 130 	28802 	 LAYER METALC2STD 	 28802 

// tfgdsmap 1970;0 metalc2;TARG1
LAYER MAP 112	DATATYPE 131 	28803 	 LAYER METALC2TARG1 	 28803 

// tfgdsmap 1971;0 metalc2;TARG2
LAYER MAP 112	DATATYPE 132 	28804 	 LAYER METALC2TARG2 	 28804 

// tfgdsmap 1972;0 metalc2;TARG3
LAYER MAP 112	DATATYPE 133 	28805 	 LAYER METALC2TARG3 	 28805 

// tfgdsmap 1883;0 metalc2;complement
LAYER MAP 112	DATATYPE 137 	28809 	 LAYER M2CID 	 28809 

// tfgdsmap 2929;0 metalc2;g7pitchID
LAYER MAP 112	DATATYPE 138 	28810 	 LAYER METALC2G7PITCHID 	 28810 

// tfgdsmap 3685;0 metalc2;noFDR
LAYER MAP 112	DATATYPE 150 	28822 	 LAYER METALC2NOFDR 	 28822 

// tfgdsmap 3273;0 metalc2;g8pitchID
LAYER MAP 112	DATATYPE 170 	28842 	 LAYER METALC2G8PITCHID 	 28842 

// tfgdsmap 3274;0 metalc2;g9pitchID
LAYER MAP 112	DATATYPE 171 	28843 	 LAYER METALC2G9PITCHID 	 28843 

// tfgdsmap 3275;0 metalc2;g10pitchID
LAYER MAP 112	DATATYPE 172 	28844 	 LAYER METALC2G10PITCHID 	 28844 

// tfgdsmap 4050;0 metalc2;dummyFill
LAYER MAP 112	DATATYPE 250 	28922 	 LAYER METALC2DUMMYFILL 	 28922 

// tfgdsmap 7697;0 metalc2;actFill
LAYER MAP 112	DATATYPE 251 	28923 	 LAYER METC2ACTFILL 	 28923 

// tfgdsmap 6284;0 metalc2;trFill
LAYER MAP 112	DATATYPE 252 	28924 	 LAYER METALC2TRFILL 	 28924 

// tfgdsmap 5346;0 metalc2;usr1
LAYER MAP 112	DATATYPE 255 	28927 	 LAYER USER112 	 28927 

// tfgdsmap 1973;0 metalc3;maskDrawing
LAYER MAP 113	DATATYPE 0 	28928 	 LAYER METALC3DRAWN 	 28928 

// tfgdsmap 1974;0 metalc3;keepout
LAYER MAP 113	DATATYPE 1 	28929 	 LAYER METALC3KOR 	 28929 

// tfgdsmap 1975;0 metalc3;portDrawing
LAYER MAP 113	DATATYPE 2 	28930 	 LAYER METC3PORT 	 28930 

// tfgdsmap 1976;0 metalc3;zoneDrawing
LAYER MAP 113	DATATYPE 3 	28931 	 LAYER METALC3ZONE 	 28931 

// tfgdsmap 1977;0 metalc3;resDrawing
LAYER MAP 113	DATATYPE 4 	28932 	 LAYER METC3RESID 	 28932 

// tfgdsmap 2820;0 metalc3;phantom
LAYER MAP 113	DATATYPE 11 	28939 	 LAYER METALC3P 	 28939 

// tfgdsmap 1979;0 metalc3;frameDrawing
LAYER MAP 113	DATATYPE 19 	28947 	 LAYER METALC3FRAME 	 28947 

// tfgdsmap 7875;0 metalc3;critical
LAYER MAP 113	DATATYPE 21 	28949 	 LAYER METALC3CRITICALID 	 28949 

// tfgdsmap 1980;0 metalc3;dummyDrawing
LAYER MAP 113	DATATYPE 33 	28961 	 LAYER METALC3DUMMYID 	 28961 

// tfgdsmap 1981;0 metalc3;DoNotProteus
LAYER MAP 113	DATATYPE 37 	28965 	 LAYER METALC3DNP 	 28965 

// tfgdsmap 1982;0 metalc3;needTermCells
LAYER MAP 113	DATATYPE 40 	28968 	 LAYER METALC3NEEDTERMCELLS 	 28968 

// tfgdsmap 1983;0 metalc3;keepAwayTermCells
LAYER MAP 113	DATATYPE 45 	28973 	 LAYER METALC3KEEPAWAYTERMCELLS 	 28973 

// tfgdsmap 1984;0 metalc3;keepGenAway
LAYER MAP 113	DATATYPE 51 	28979 	 LAYER METALC3KGA 	 28979 

// tfgdsmap 1985;0 metalc3;FeatureUnderTest
LAYER MAP 113	DATATYPE 52 	28980 	 LAYER METALC3FUT 	 28980 

// tfgdsmap 1986;0 metalc3;optmaskDraw
LAYER MAP 113	DATATYPE 55 	28983 	 LAYER METALC3OPT 	 28983 

// tfgdsmap 1987;0 metalc3;GridShift
LAYER MAP 113	DATATYPE 57 	28985 	 LAYER METALC3GRIDSHIFT 	 28985 

// tfgdsmap 6915;0 metalc3;allowOTC
LAYER MAP 113	DATATYPE 58 	28986 	 LAYER METC3ALLOWOTC 	 28986 

// tfgdsmap 1988;0 metalc3;fillerID
LAYER MAP 113	DATATYPE 65 	28993 	 LAYER METALC3FILLID 	 28993 

// tfgdsmap 3276;0 metalc3;grating
LAYER MAP 113	DATATYPE 70 	28998 	 LAYER METALC3GRATING 	 28998 

// tfgdsmap 3277;0 metalc3;gratingFr
LAYER MAP 113	DATATYPE 71 	28999 	 LAYER METALC3GRATINGFRAME 	 28999 

// tfgdsmap 10935;0 metalc3;SRAFplus
LAYER MAP 113	DATATYPE 72 	29000 	 LAYER METC3SRAFPLUS 	 29000 

// tfgdsmap 11166;0 metalc3;SRAFminus
LAYER MAP 113	DATATYPE 73 	29001 	 LAYER METC3SRAFMINUS 	 29001 

// tfgdsmap 3278;0 metalc3;plug
LAYER MAP 113	DATATYPE 74 	29002 	 LAYER METALC3PLUG 	 29002 

// tfgdsmap 3279;0 metalc3;plugFr
LAYER MAP 113	DATATYPE 75 	29003 	 LAYER METALC3PLUGFRAME 	 29003 

// tfgdsmap 6741;0 metalc3;SDC
LAYER MAP 113	DATATYPE 76 	29004 	 LAYER METALC3SDC 	 29004 

// tfgdsmap 9118;0 metalc3;fillGuide
LAYER MAP 113	DATATYPE 84 	29012 	 LAYER METC3FILLGUIDE 	 29012 

// tfgdsmap 9119;0 metalc3;fillCut
LAYER MAP 113	DATATYPE 85 	29013 	 LAYER METC3FILLCUT 	 29013 

// tfgdsmap 7016;0 metalc3;fillBlockage
LAYER MAP 113	DATATYPE 93 	29021 	 LAYER METC3FILLKOR 	 29021 

// tfgdsmap 3280;0 metalc3;metroCell
LAYER MAP 113	DATATYPE 96 	29024 	 LAYER METALC3METROCELL 	 29024 

// tfgdsmap 2618;0 metalc3;tsdrRegion
LAYER MAP 113	DATATYPE 98 	29026 	 LAYER METALC3TSDRREGION 	 29026 

// tfgdsmap 2619;0 metalc3;tsdr2sdr
LAYER MAP 113	DATATYPE 99 	29027 	 LAYER METALC3TSDR2SDR 	 29027 

// tfgdsmap 8490;0 metalc3;eco
LAYER MAP 113	DATATYPE 101 	29029 	 LAYER METC3ECOID 	 29029 

// tfgdsmap 2174;0 metalc3;devtermID1
LAYER MAP 113	DATATYPE 110 	29038 	 LAYER METC3TERMID1 	 29038 

// tfgdsmap 2620;0 metalc3;g1pitchID
LAYER MAP 113	DATATYPE 114 	29042 	 LAYER METALC3G1PITCHID 	 29042 

// tfgdsmap 2621;0 metalc3;g2pitchID
LAYER MAP 113	DATATYPE 115 	29043 	 LAYER METALC3G2PITCHID 	 29043 

// tfgdsmap 2622;0 metalc3;g3pitchID
LAYER MAP 113	DATATYPE 116 	29044 	 LAYER METALC3G3PITCHID 	 29044 

// tfgdsmap 2623;0 metalc3;g4pitchID
LAYER MAP 113	DATATYPE 117 	29045 	 LAYER METALC3G4PITCHID 	 29045 

// tfgdsmap 2624;0 metalc3;g5pitchID
LAYER MAP 113	DATATYPE 118 	29046 	 LAYER METALC3G5PITCHID 	 29046 

// tfgdsmap 2930;0 metalc3;g6pitchID
LAYER MAP 113	DATATYPE 119 	29047 	 LAYER METALC3G6PITCHID 	 29047 

// tfgdsmap 2175;0 metalc3;devtermID2
LAYER MAP 113	DATATYPE 121 	29049 	 LAYER METC3TERMID2 	 29049 

// tfgdsmap 2176;0 metalc3;devtermID3
LAYER MAP 113	DATATYPE 122 	29050 	 LAYER METC3TERMID3 	 29050 

// tfgdsmap 2177;0 metalc3;devtermID4
LAYER MAP 113	DATATYPE 123 	29051 	 LAYER METC3TERMID4 	 29051 

// tfgdsmap 1989;0 metalc3;STD
LAYER MAP 113	DATATYPE 130 	29058 	 LAYER METALC3STD 	 29058 

// tfgdsmap 1990;0 metalc3;TARG1
LAYER MAP 113	DATATYPE 131 	29059 	 LAYER METALC3TARG1 	 29059 

// tfgdsmap 1991;0 metalc3;TARG2
LAYER MAP 113	DATATYPE 132 	29060 	 LAYER METALC3TARG2 	 29060 

// tfgdsmap 1992;0 metalc3;TARG3
LAYER MAP 113	DATATYPE 133 	29061 	 LAYER METALC3TARG3 	 29061 

// tfgdsmap 1884;0 metalc3;complement
LAYER MAP 113	DATATYPE 137 	29065 	 LAYER M3CID 	 29065 

// tfgdsmap 2931;0 metalc3;g7pitchID
LAYER MAP 113	DATATYPE 138 	29066 	 LAYER METALC3G7PITCHID 	 29066 

// tfgdsmap 3686;0 metalc3;noFDR
LAYER MAP 113	DATATYPE 150 	29078 	 LAYER METALC3NOFDR 	 29078 

// tfgdsmap 3281;0 metalc3;g8pitchID
LAYER MAP 113	DATATYPE 170 	29098 	 LAYER METALC3G8PITCHID 	 29098 

// tfgdsmap 3282;0 metalc3;g9pitchID
LAYER MAP 113	DATATYPE 171 	29099 	 LAYER METALC3G9PITCHID 	 29099 

// tfgdsmap 3283;0 metalc3;g10pitchID
LAYER MAP 113	DATATYPE 172 	29100 	 LAYER METALC3G10PITCHID 	 29100 

// tfgdsmap 4051;0 metalc3;dummyFill
LAYER MAP 113	DATATYPE 250 	29178 	 LAYER METALC3DUMMYFILL 	 29178 

// tfgdsmap 7698;0 metalc3;actFill
LAYER MAP 113	DATATYPE 251 	29179 	 LAYER METC3ACTFILL 	 29179 

// tfgdsmap 6285;0 metalc3;trFill
LAYER MAP 113	DATATYPE 252 	29180 	 LAYER METALC3TRFILL 	 29180 

// tfgdsmap 5347;0 metalc3;usr1
LAYER MAP 113	DATATYPE 255 	29183 	 LAYER USER113 	 29183 

// tfgdsmap 1993;0 metalc4;maskDrawing
LAYER MAP 114	DATATYPE 0 	29184 	 LAYER METALC4DRAWN 	 29184 

// tfgdsmap 1994;0 metalc4;keepout
LAYER MAP 114	DATATYPE 1 	29185 	 LAYER METALC4KOR 	 29185 

// tfgdsmap 1995;0 metalc4;portDrawing
LAYER MAP 114	DATATYPE 2 	29186 	 LAYER METC4PORT 	 29186 

// tfgdsmap 1996;0 metalc4;zoneDrawing
LAYER MAP 114	DATATYPE 3 	29187 	 LAYER METALC4ZONE 	 29187 

// tfgdsmap 1997;0 metalc4;resDrawing
LAYER MAP 114	DATATYPE 4 	29188 	 LAYER METC4RESID 	 29188 

// tfgdsmap 2833;0 metalc4;phantom
LAYER MAP 114	DATATYPE 11 	29195 	 LAYER METALC4P 	 29195 

// tfgdsmap 1999;0 metalc4;frameDrawing
LAYER MAP 114	DATATYPE 19 	29203 	 LAYER METALC4FRAME 	 29203 

// tfgdsmap 7876;0 metalc4;critical
LAYER MAP 114	DATATYPE 21 	29205 	 LAYER METALC4CRITICALID 	 29205 

// tfgdsmap 2000;0 metalc4;dummyDrawing
LAYER MAP 114	DATATYPE 33 	29217 	 LAYER METALC4DUMMYID 	 29217 

// tfgdsmap 2001;0 metalc4;DoNotProteus
LAYER MAP 114	DATATYPE 37 	29221 	 LAYER METALC4DNP 	 29221 

// tfgdsmap 2002;0 metalc4;needTermCells
LAYER MAP 114	DATATYPE 40 	29224 	 LAYER METALC4NEEDTERMCELLS 	 29224 

// tfgdsmap 2003;0 metalc4;keepAwayTermCells
LAYER MAP 114	DATATYPE 45 	29229 	 LAYER METALC4KEEPAWAYTERMCELLS 	 29229 

// tfgdsmap 2004;0 metalc4;keepGenAway
LAYER MAP 114	DATATYPE 51 	29235 	 LAYER METALC4KGA 	 29235 

// tfgdsmap 2005;0 metalc4;FeatureUnderTest
LAYER MAP 114	DATATYPE 52 	29236 	 LAYER METALC4FUT 	 29236 

// tfgdsmap 2006;0 metalc4;optmaskDraw
LAYER MAP 114	DATATYPE 55 	29239 	 LAYER METALC4OPT 	 29239 

// tfgdsmap 2007;0 metalc4;GridShift
LAYER MAP 114	DATATYPE 57 	29241 	 LAYER METALC4GRIDSHIFT 	 29241 

// tfgdsmap 6916;0 metalc4;allowOTC
LAYER MAP 114	DATATYPE 58 	29242 	 LAYER METC4ALLOWOTC 	 29242 

// tfgdsmap 2008;0 metalc4;fillerID
LAYER MAP 114	DATATYPE 65 	29249 	 LAYER METALC4FILLID 	 29249 

// tfgdsmap 3284;0 metalc4;grating
LAYER MAP 114	DATATYPE 70 	29254 	 LAYER METALC4GRATING 	 29254 

// tfgdsmap 3285;0 metalc4;gratingFr
LAYER MAP 114	DATATYPE 71 	29255 	 LAYER METALC4GRATINGFRAME 	 29255 

// tfgdsmap 10936;0 metalc4;SRAFplus
LAYER MAP 114	DATATYPE 72 	29256 	 LAYER METC4SRAFPLUS 	 29256 

// tfgdsmap 11167;0 metalc4;SRAFminus
LAYER MAP 114	DATATYPE 73 	29257 	 LAYER METC4SRAFMINUS 	 29257 

// tfgdsmap 3286;0 metalc4;plug
LAYER MAP 114	DATATYPE 74 	29258 	 LAYER METALC4PLUG 	 29258 

// tfgdsmap 3287;0 metalc4;plugFr
LAYER MAP 114	DATATYPE 75 	29259 	 LAYER METALC4PLUGFRAME 	 29259 

// tfgdsmap 6742;0 metalc4;SDC
LAYER MAP 114	DATATYPE 76 	29260 	 LAYER METALC4SDC 	 29260 

// tfgdsmap 9122;0 metalc4;fillGuide
LAYER MAP 114	DATATYPE 84 	29268 	 LAYER METC4FILLGUIDE 	 29268 

// tfgdsmap 9123;0 metalc4;fillCut
LAYER MAP 114	DATATYPE 85 	29269 	 LAYER METC4FILLCUT 	 29269 

// tfgdsmap 7017;0 metalc4;fillBlockage
LAYER MAP 114	DATATYPE 93 	29277 	 LAYER METC4FILLKOR 	 29277 

// tfgdsmap 3288;0 metalc4;metroCell
LAYER MAP 114	DATATYPE 96 	29280 	 LAYER METALC4METROCELL 	 29280 

// tfgdsmap 2625;0 metalc4;tsdrRegion
LAYER MAP 114	DATATYPE 98 	29282 	 LAYER METALC4TSDRREGION 	 29282 

// tfgdsmap 2626;0 metalc4;tsdr2sdr
LAYER MAP 114	DATATYPE 99 	29283 	 LAYER METALC4TSDR2SDR 	 29283 

// tfgdsmap 8491;0 metalc4;eco
LAYER MAP 114	DATATYPE 101 	29285 	 LAYER METC4ECOID 	 29285 

// tfgdsmap 2182;0 metalc4;devtermID1
LAYER MAP 114	DATATYPE 110 	29294 	 LAYER METC4TERMID1 	 29294 

// tfgdsmap 2627;0 metalc4;g1pitchID
LAYER MAP 114	DATATYPE 114 	29298 	 LAYER METALC4G1PITCHID 	 29298 

// tfgdsmap 2628;0 metalc4;g2pitchID
LAYER MAP 114	DATATYPE 115 	29299 	 LAYER METALC4G2PITCHID 	 29299 

// tfgdsmap 2629;0 metalc4;g3pitchID
LAYER MAP 114	DATATYPE 116 	29300 	 LAYER METALC4G3PITCHID 	 29300 

// tfgdsmap 2630;0 metalc4;g4pitchID
LAYER MAP 114	DATATYPE 117 	29301 	 LAYER METALC4G4PITCHID 	 29301 

// tfgdsmap 2631;0 metalc4;g5pitchID
LAYER MAP 114	DATATYPE 118 	29302 	 LAYER METALC4G5PITCHID 	 29302 

// tfgdsmap 2932;0 metalc4;g6pitchID
LAYER MAP 114	DATATYPE 119 	29303 	 LAYER METALC4G6PITCHID 	 29303 

// tfgdsmap 2183;0 metalc4;devtermID2
LAYER MAP 114	DATATYPE 121 	29305 	 LAYER METC4TERMID2 	 29305 

// tfgdsmap 2184;0 metalc4;devtermID3
LAYER MAP 114	DATATYPE 122 	29306 	 LAYER METC4TERMID3 	 29306 

// tfgdsmap 2185;0 metalc4;devtermID4
LAYER MAP 114	DATATYPE 123 	29307 	 LAYER METC4TERMID4 	 29307 

// tfgdsmap 2009;0 metalc4;STD
LAYER MAP 114	DATATYPE 130 	29314 	 LAYER METALC4STD 	 29314 

// tfgdsmap 2010;0 metalc4;TARG1
LAYER MAP 114	DATATYPE 131 	29315 	 LAYER METALC4TARG1 	 29315 

// tfgdsmap 2011;0 metalc4;TARG2
LAYER MAP 114	DATATYPE 132 	29316 	 LAYER METALC4TARG2 	 29316 

// tfgdsmap 2012;0 metalc4;TARG3
LAYER MAP 114	DATATYPE 133 	29317 	 LAYER METALC4TARG3 	 29317 

// tfgdsmap 1886;0 metalc4;complement
LAYER MAP 114	DATATYPE 137 	29321 	 LAYER M4CID 	 29321 

// tfgdsmap 2933;0 metalc4;g7pitchID
LAYER MAP 114	DATATYPE 138 	29322 	 LAYER METALC4G7PITCHID 	 29322 

// tfgdsmap 3687;0 metalc4;noFDR
LAYER MAP 114	DATATYPE 150 	29334 	 LAYER METALC4NOFDR 	 29334 

// tfgdsmap 3289;0 metalc4;g8pitchID
LAYER MAP 114	DATATYPE 170 	29354 	 LAYER METALC4G8PITCHID 	 29354 

// tfgdsmap 3290;0 metalc4;g9pitchID
LAYER MAP 114	DATATYPE 171 	29355 	 LAYER METALC4G9PITCHID 	 29355 

// tfgdsmap 3291;0 metalc4;g10pitchID
LAYER MAP 114	DATATYPE 172 	29356 	 LAYER METALC4G10PITCHID 	 29356 

// tfgdsmap 4052;0 metalc4;dummyFill
LAYER MAP 114	DATATYPE 250 	29434 	 LAYER METALC4DUMMYFILL 	 29434 

// tfgdsmap 7699;0 metalc4;actFill
LAYER MAP 114	DATATYPE 251 	29435 	 LAYER METC4ACTFILL 	 29435 

// tfgdsmap 6286;0 metalc4;trFill
LAYER MAP 114	DATATYPE 252 	29436 	 LAYER METALC4TRFILL 	 29436 

// tfgdsmap 5348;0 metalc4;usr1
LAYER MAP 114	DATATYPE 255 	29439 	 LAYER USER114 	 29439 

// tfgdsmap 2013;0 metalc5;maskDrawing
LAYER MAP 115	DATATYPE 0 	29440 	 LAYER METALC5DRAWN 	 29440 

// tfgdsmap 2014;0 metalc5;keepout
LAYER MAP 115	DATATYPE 1 	29441 	 LAYER METALC5KOR 	 29441 

// tfgdsmap 2015;0 metalc5;portDrawing
LAYER MAP 115	DATATYPE 2 	29442 	 LAYER METC5PORT 	 29442 

// tfgdsmap 2016;0 metalc5;zoneDrawing
LAYER MAP 115	DATATYPE 3 	29443 	 LAYER METALC5ZONE 	 29443 

// tfgdsmap 2017;0 metalc5;resDrawing
LAYER MAP 115	DATATYPE 4 	29444 	 LAYER METC5RESID 	 29444 

// tfgdsmap 2834;0 metalc5;phantom
LAYER MAP 115	DATATYPE 11 	29451 	 LAYER METALC5P 	 29451 

// tfgdsmap 2019;0 metalc5;frameDrawing
LAYER MAP 115	DATATYPE 19 	29459 	 LAYER METALC5FRAME 	 29459 

// tfgdsmap 7877;0 metalc5;critical
LAYER MAP 115	DATATYPE 21 	29461 	 LAYER METALC5CRITICALID 	 29461 

// tfgdsmap 2020;0 metalc5;dummyDrawing
LAYER MAP 115	DATATYPE 33 	29473 	 LAYER METALC5DUMMYID 	 29473 

// tfgdsmap 2021;0 metalc5;DoNotProteus
LAYER MAP 115	DATATYPE 37 	29477 	 LAYER METALC5DNP 	 29477 

// tfgdsmap 2022;0 metalc5;needTermCells
LAYER MAP 115	DATATYPE 40 	29480 	 LAYER METALC5NEEDTERMCELLS 	 29480 

// tfgdsmap 2023;0 metalc5;keepAwayTermCells
LAYER MAP 115	DATATYPE 45 	29485 	 LAYER METALC5KEEPAWAYTERMCELLS 	 29485 

// tfgdsmap 2024;0 metalc5;keepGenAway
LAYER MAP 115	DATATYPE 51 	29491 	 LAYER METALC5KGA 	 29491 

// tfgdsmap 2025;0 metalc5;FeatureUnderTest
LAYER MAP 115	DATATYPE 52 	29492 	 LAYER METALC5FUT 	 29492 

// tfgdsmap 2026;0 metalc5;optmaskDraw
LAYER MAP 115	DATATYPE 55 	29495 	 LAYER METALC5OPT 	 29495 

// tfgdsmap 2027;0 metalc5;GridShift
LAYER MAP 115	DATATYPE 57 	29497 	 LAYER METALC5GRIDSHIFT 	 29497 

// tfgdsmap 6917;0 metalc5;allowOTC
LAYER MAP 115	DATATYPE 58 	29498 	 LAYER METC5ALLOWOTC 	 29498 

// tfgdsmap 2028;0 metalc5;fillerID
LAYER MAP 115	DATATYPE 65 	29505 	 LAYER METALC5FILLID 	 29505 

// tfgdsmap 3292;0 metalc5;grating
LAYER MAP 115	DATATYPE 70 	29510 	 LAYER METALC5GRATING 	 29510 

// tfgdsmap 3293;0 metalc5;gratingFr
LAYER MAP 115	DATATYPE 71 	29511 	 LAYER METALC5GRATINGFRAME 	 29511 

// tfgdsmap 10937;0 metalc5;SRAFplus
LAYER MAP 115	DATATYPE 72 	29512 	 LAYER METC5SRAFPLUS 	 29512 

// tfgdsmap 11168;0 metalc5;SRAFminus
LAYER MAP 115	DATATYPE 73 	29513 	 LAYER METC5SRAFMINUS 	 29513 

// tfgdsmap 3294;0 metalc5;plug
LAYER MAP 115	DATATYPE 74 	29514 	 LAYER METALC5PLUG 	 29514 

// tfgdsmap 3295;0 metalc5;plugFr
LAYER MAP 115	DATATYPE 75 	29515 	 LAYER METALC5PLUGFRAME 	 29515 

// tfgdsmap 6743;0 metalc5;SDC
LAYER MAP 115	DATATYPE 76 	29516 	 LAYER METALC5SDC 	 29516 

// tfgdsmap 9126;0 metalc5;fillGuide
LAYER MAP 115	DATATYPE 84 	29524 	 LAYER METC5FILLGUIDE 	 29524 

// tfgdsmap 9127;0 metalc5;fillCut
LAYER MAP 115	DATATYPE 85 	29525 	 LAYER METC5FILLCUT 	 29525 

// tfgdsmap 7018;0 metalc5;fillBlockage
LAYER MAP 115	DATATYPE 93 	29533 	 LAYER METC5FILLKOR 	 29533 

// tfgdsmap 3296;0 metalc5;metroCell
LAYER MAP 115	DATATYPE 96 	29536 	 LAYER METALC5METROCELL 	 29536 

// tfgdsmap 2632;0 metalc5;tsdrRegion
LAYER MAP 115	DATATYPE 98 	29538 	 LAYER METALC5TSDRREGION 	 29538 

// tfgdsmap 2633;0 metalc5;tsdr2sdr
LAYER MAP 115	DATATYPE 99 	29539 	 LAYER METALC5TSDR2SDR 	 29539 

// tfgdsmap 8492;0 metalc5;eco
LAYER MAP 115	DATATYPE 101 	29541 	 LAYER METC5ECOID 	 29541 

// tfgdsmap 2190;0 metalc5;devtermID1
LAYER MAP 115	DATATYPE 110 	29550 	 LAYER METC5TERMID1 	 29550 

// tfgdsmap 2634;0 metalc5;g1pitchID
LAYER MAP 115	DATATYPE 114 	29554 	 LAYER METALC5G1PITCHID 	 29554 

// tfgdsmap 2635;0 metalc5;g2pitchID
LAYER MAP 115	DATATYPE 115 	29555 	 LAYER METALC5G2PITCHID 	 29555 

// tfgdsmap 2637;0 metalc5;g3pitchID
LAYER MAP 115	DATATYPE 116 	29556 	 LAYER METALC5G3PITCHID 	 29556 

// tfgdsmap 2638;0 metalc5;g4pitchID
LAYER MAP 115	DATATYPE 117 	29557 	 LAYER METALC5G4PITCHID 	 29557 

// tfgdsmap 2639;0 metalc5;g5pitchID
LAYER MAP 115	DATATYPE 118 	29558 	 LAYER METALC5G5PITCHID 	 29558 

// tfgdsmap 2934;0 metalc5;g6pitchID
LAYER MAP 115	DATATYPE 119 	29559 	 LAYER METALC5G6PITCHID 	 29559 

// tfgdsmap 2191;0 metalc5;devtermID2
LAYER MAP 115	DATATYPE 121 	29561 	 LAYER METC5TERMID2 	 29561 

// tfgdsmap 2192;0 metalc5;devtermID3
LAYER MAP 115	DATATYPE 122 	29562 	 LAYER METC5TERMID3 	 29562 

// tfgdsmap 2193;0 metalc5;devtermID4
LAYER MAP 115	DATATYPE 123 	29563 	 LAYER METC5TERMID4 	 29563 

// tfgdsmap 2029;0 metalc5;STD
LAYER MAP 115	DATATYPE 130 	29570 	 LAYER METALC5STD 	 29570 

// tfgdsmap 2030;0 metalc5;TARG1
LAYER MAP 115	DATATYPE 131 	29571 	 LAYER METALC5TARG1 	 29571 

// tfgdsmap 2031;0 metalc5;TARG2
LAYER MAP 115	DATATYPE 132 	29572 	 LAYER METALC5TARG2 	 29572 

// tfgdsmap 2032;0 metalc5;TARG3
LAYER MAP 115	DATATYPE 133 	29573 	 LAYER METALC5TARG3 	 29573 

// tfgdsmap 1889;0 metalc5;complement
LAYER MAP 115	DATATYPE 137 	29577 	 LAYER M5CID 	 29577 

// tfgdsmap 2935;0 metalc5;g7pitchID
LAYER MAP 115	DATATYPE 138 	29578 	 LAYER METALC5G7PITCHID 	 29578 

// tfgdsmap 3688;0 metalc5;noFDR
LAYER MAP 115	DATATYPE 150 	29590 	 LAYER METALC5NOFDR 	 29590 

// tfgdsmap 3297;0 metalc5;g8pitchID
LAYER MAP 115	DATATYPE 170 	29610 	 LAYER METALC5G8PITCHID 	 29610 

// tfgdsmap 3298;0 metalc5;g9pitchID
LAYER MAP 115	DATATYPE 171 	29611 	 LAYER METALC5G9PITCHID 	 29611 

// tfgdsmap 3299;0 metalc5;g10pitchID
LAYER MAP 115	DATATYPE 172 	29612 	 LAYER METALC5G10PITCHID 	 29612 

// tfgdsmap 4053;0 metalc5;dummyFill
LAYER MAP 115	DATATYPE 250 	29690 	 LAYER METALC5DUMMYFILL 	 29690 

// tfgdsmap 7700;0 metalc5;actFill
LAYER MAP 115	DATATYPE 251 	29691 	 LAYER METC5ACTFILL 	 29691 

// tfgdsmap 6287;0 metalc5;trFill
LAYER MAP 115	DATATYPE 252 	29692 	 LAYER METALC5TRFILL 	 29692 

// tfgdsmap 5349;0 metalc5;usr1
LAYER MAP 115	DATATYPE 255 	29695 	 LAYER USER115 	 29695 

// tfgdsmap 4507;0 PV0;maskDrawing
LAYER MAP 116	DATATYPE 0 	29696 	 LAYER PV0DRAWN 	 29696 

// tfgdsmap 5129;0 PV0;keepout
LAYER MAP 116	DATATYPE 1 	29697 	 LAYER PV0KOR 	 29697 

// tfgdsmap 4508;0 PV0;toSynDrawing
LAYER MAP 116	DATATYPE 18 	29714 	 LAYER PV0TG 	 29714 

// tfgdsmap 4509;0 PV0;frameOnly
LAYER MAP 116	DATATYPE 53 	29749 	 LAYER PV0FO 	 29749 

// tfgdsmap 4510;0 PV0;frameOnlyHole
LAYER MAP 116	DATATYPE 54 	29750 	 LAYER PV0FOH 	 29750 

// tfgdsmap 10938;0 PV0;SRAFplus
LAYER MAP 116	DATATYPE 72 	29768 	 LAYER PV0SRAFPLUS 	 29768 

// tfgdsmap 11169;0 PV0;SRAFminus
LAYER MAP 116	DATATYPE 73 	29769 	 LAYER PV0SRAFMINUS 	 29769 

// tfgdsmap 6744;0 PV0;SDC
LAYER MAP 116	DATATYPE 76 	29772 	 LAYER PV0SDC 	 29772 

// tfgdsmap 4511;0 PV0;metroCell
LAYER MAP 116	DATATYPE 96 	29792 	 LAYER PV0METROCELL 	 29792 

// tfgdsmap 4512;0 PV0;tsdrRegion
LAYER MAP 116	DATATYPE 98 	29794 	 LAYER PV0TSDRREGION 	 29794 

// tfgdsmap 4513;0 PV0;tsdr2sdr
LAYER MAP 116	DATATYPE 99 	29795 	 LAYER PV0TSDR2SDR 	 29795 

// tfgdsmap 4514;0 PV0;g1pitchID
LAYER MAP 116	DATATYPE 114 	29810 	 LAYER PV0G1PITCHID 	 29810 

// tfgdsmap 4515;0 PV0;g2pitchID
LAYER MAP 116	DATATYPE 115 	29811 	 LAYER PV0G2PITCHID 	 29811 

// tfgdsmap 4516;0 PV0;g3pitchID
LAYER MAP 116	DATATYPE 116 	29812 	 LAYER PV0G3PITCHID 	 29812 

// tfgdsmap 4517;0 PV0;g4pitchID
LAYER MAP 116	DATATYPE 117 	29813 	 LAYER PV0G4PITCHID 	 29813 

// tfgdsmap 4518;0 PV0;g5pitchID
LAYER MAP 116	DATATYPE 118 	29814 	 LAYER PV0G5PITCHID 	 29814 

// tfgdsmap 4519;0 PV0;g6pitchID
LAYER MAP 116	DATATYPE 119 	29815 	 LAYER PV0G6PITCHID 	 29815 

// tfgdsmap 4520;0 PV0;STD
LAYER MAP 116	DATATYPE 130 	29826 	 LAYER PV0STD 	 29826 

// tfgdsmap 4521;0 PV0;TARG1
LAYER MAP 116	DATATYPE 131 	29827 	 LAYER PV0TARG1 	 29827 

// tfgdsmap 4522;0 PV0;TARG2
LAYER MAP 116	DATATYPE 132 	29828 	 LAYER PV0TARG2 	 29828 

// tfgdsmap 4523;0 PV0;TARG3
LAYER MAP 116	DATATYPE 133 	29829 	 LAYER PV0TARG3 	 29829 

// tfgdsmap 4524;0 PV0;g7pitchID
LAYER MAP 116	DATATYPE 138 	29834 	 LAYER PV0G7PITCHID 	 29834 

// tfgdsmap 4525;0 PV0;noFDR
LAYER MAP 116	DATATYPE 150 	29846 	 LAYER PV0NOFDR 	 29846 

// tfgdsmap 4526;0 PV0;g8pitchID
LAYER MAP 116	DATATYPE 170 	29866 	 LAYER PV0G8PITCHID 	 29866 

// tfgdsmap 4527;0 PV0;g9pitchID
LAYER MAP 116	DATATYPE 171 	29867 	 LAYER PV0G9PITCHID 	 29867 

// tfgdsmap 4528;0 PV0;g10pitchID
LAYER MAP 116	DATATYPE 172 	29868 	 LAYER PV0G10PITCHID 	 29868 

// tfgdsmap 4529;0 PV0;dummyFill
LAYER MAP 116	DATATYPE 250 	29946 	 LAYER PV0DUMMYFILL 	 29946 

// tfgdsmap 7701;0 PV0;actFill
LAYER MAP 116	DATATYPE 251 	29947 	 LAYER PV0ACTFILL 	 29947 

// tfgdsmap 6288;0 PV0;trFill
LAYER MAP 116	DATATYPE 252 	29948 	 LAYER PV0TRFILL 	 29948 

// tfgdsmap 5350;0 PV0;usr1
LAYER MAP 116	DATATYPE 255 	29951 	 LAYER USER116 	 29951 

// tfgdsmap 4530;0 NV0;maskDrawing
LAYER MAP 117	DATATYPE 0 	29952 	 LAYER NV0DRAWN 	 29952 

// tfgdsmap 5130;0 NV0;keepout
LAYER MAP 117	DATATYPE 1 	29953 	 LAYER NV0KOR 	 29953 

// tfgdsmap 4531;0 NV0;toSynDrawing
LAYER MAP 117	DATATYPE 18 	29970 	 LAYER NV0TG 	 29970 

// tfgdsmap 4532;0 NV0;frameOnly
LAYER MAP 117	DATATYPE 53 	30005 	 LAYER NV0FO 	 30005 

// tfgdsmap 4533;0 NV0;frameOnlyHole
LAYER MAP 117	DATATYPE 54 	30006 	 LAYER NV0FOH 	 30006 

// tfgdsmap 10939;0 NV0;SRAFplus
LAYER MAP 117	DATATYPE 72 	30024 	 LAYER NV0SRAFPLUS 	 30024 

// tfgdsmap 11170;0 NV0;SRAFminus
LAYER MAP 117	DATATYPE 73 	30025 	 LAYER NV0SRAFMINUS 	 30025 

// tfgdsmap 6745;0 NV0;SDC
LAYER MAP 117	DATATYPE 76 	30028 	 LAYER NV0SDC 	 30028 

// tfgdsmap 4534;0 NV0;metroCell
LAYER MAP 117	DATATYPE 96 	30048 	 LAYER NV0METROCELL 	 30048 

// tfgdsmap 4535;0 NV0;tsdrRegion
LAYER MAP 117	DATATYPE 98 	30050 	 LAYER NV0TSDRREGION 	 30050 

// tfgdsmap 4536;0 NV0;tsdr2sdr
LAYER MAP 117	DATATYPE 99 	30051 	 LAYER NV0TSDR2SDR 	 30051 

// tfgdsmap 4537;0 NV0;g1pitchID
LAYER MAP 117	DATATYPE 114 	30066 	 LAYER NV0G1PITCHID 	 30066 

// tfgdsmap 4538;0 NV0;g2pitchID
LAYER MAP 117	DATATYPE 115 	30067 	 LAYER NV0G2PITCHID 	 30067 

// tfgdsmap 4539;0 NV0;g3pitchID
LAYER MAP 117	DATATYPE 116 	30068 	 LAYER NV0G3PITCHID 	 30068 

// tfgdsmap 4540;0 NV0;g4pitchID
LAYER MAP 117	DATATYPE 117 	30069 	 LAYER NV0G4PITCHID 	 30069 

// tfgdsmap 4541;0 NV0;g5pitchID
LAYER MAP 117	DATATYPE 118 	30070 	 LAYER NV0G5PITCHID 	 30070 

// tfgdsmap 4542;0 NV0;g6pitchID
LAYER MAP 117	DATATYPE 119 	30071 	 LAYER NV0G6PITCHID 	 30071 

// tfgdsmap 4543;0 NV0;STD
LAYER MAP 117	DATATYPE 130 	30082 	 LAYER NV0STD 	 30082 

// tfgdsmap 4544;0 NV0;TARG1
LAYER MAP 117	DATATYPE 131 	30083 	 LAYER NV0TARG1 	 30083 

// tfgdsmap 4545;0 NV0;TARG2
LAYER MAP 117	DATATYPE 132 	30084 	 LAYER NV0TARG2 	 30084 

// tfgdsmap 4546;0 NV0;TARG3
LAYER MAP 117	DATATYPE 133 	30085 	 LAYER NV0TARG3 	 30085 

// tfgdsmap 4547;0 NV0;g7pitchID
LAYER MAP 117	DATATYPE 138 	30090 	 LAYER NV0G7PITCHID 	 30090 

// tfgdsmap 4548;0 NV0;noFDR
LAYER MAP 117	DATATYPE 150 	30102 	 LAYER NV0NOFDR 	 30102 

// tfgdsmap 4549;0 NV0;g8pitchID
LAYER MAP 117	DATATYPE 170 	30122 	 LAYER NV0G8PITCHID 	 30122 

// tfgdsmap 4550;0 NV0;g9pitchID
LAYER MAP 117	DATATYPE 171 	30123 	 LAYER NV0G9PITCHID 	 30123 

// tfgdsmap 4551;0 NV0;g10pitchID
LAYER MAP 117	DATATYPE 172 	30124 	 LAYER NV0G10PITCHID 	 30124 

// tfgdsmap 4552;0 NV0;dummyFill
LAYER MAP 117	DATATYPE 250 	30202 	 LAYER NV0DUMMYFILL 	 30202 

// tfgdsmap 7702;0 NV0;actFill
LAYER MAP 117	DATATYPE 251 	30203 	 LAYER NV0ACTFILL 	 30203 

// tfgdsmap 6289;0 NV0;trFill
LAYER MAP 117	DATATYPE 252 	30204 	 LAYER NV0TRFILL 	 30204 

// tfgdsmap 5351;0 NV0;usr1
LAYER MAP 117	DATATYPE 255 	30207 	 LAYER USER117 	 30207 

// tfgdsmap 5993;0 mjg;maskDrawing
LAYER MAP 119	DATATYPE 0 	30464 	 LAYER MJGDRAWN 	 30464 

// tfgdsmap 5994;0 mjg;keepout
LAYER MAP 119	DATATYPE 1 	30465 	 LAYER MJGKOR 	 30465 

// tfgdsmap 5995;0 mjg;portDrawing
LAYER MAP 119	DATATYPE 2 	30466 	 LAYER MJGPORT 	 30466 

// tfgdsmap 5996;0 mjg;zoneDrawing
LAYER MAP 119	DATATYPE 3 	30467 	 LAYER MJGZONE 	 30467 

// tfgdsmap 5997;0 mjg;resDrawing
LAYER MAP 119	DATATYPE 4 	30468 	 LAYER MJGRESID 	 30468 

// tfgdsmap 5999;0 mjg;phantom
LAYER MAP 119	DATATYPE 11 	30475 	 LAYER MJGP 	 30475 

// tfgdsmap 6000;0 mjg;frameDrawing
LAYER MAP 119	DATATYPE 19 	30483 	 LAYER MJGFRAME 	 30483 

// tfgdsmap 7878;0 mjg;critical
LAYER MAP 119	DATATYPE 21 	30485 	 LAYER MJGCRITICALID 	 30485 

// tfgdsmap 6001;0 mjg;inductorID
LAYER MAP 119	DATATYPE 30 	30494 	 LAYER MJGIND 	 30494 

// tfgdsmap 6002;0 mjg;dummyDrawing
LAYER MAP 119	DATATYPE 33 	30497 	 LAYER MJGDUMMYID 	 30497 

// tfgdsmap 6004;0 mjg;densityID
LAYER MAP 119	DATATYPE 36 	30500 	 LAYER MJGDENID 	 30500 

// tfgdsmap 6005;0 mjg;DoNotProteus
LAYER MAP 119	DATATYPE 37 	30501 	 LAYER MJGDNP 	 30501 

// tfgdsmap 6006;0 mjg;keepGenAway
LAYER MAP 119	DATATYPE 51 	30515 	 LAYER MJGKGA 	 30515 

// tfgdsmap 6007;0 mjg;FeatureUnderTest
LAYER MAP 119	DATATYPE 52 	30516 	 LAYER MJGFUT 	 30516 

// tfgdsmap 6010;0 mjg;fillerID
LAYER MAP 119	DATATYPE 65 	30529 	 LAYER MJGFILLID 	 30529 

// tfgdsmap 6011;0 mjg;grating
LAYER MAP 119	DATATYPE 70 	30534 	 LAYER MJGGRATING 	 30534 

// tfgdsmap 6012;0 mjg;gratingFr
LAYER MAP 119	DATATYPE 71 	30535 	 LAYER MJGGRATINGFRAME 	 30535 

// tfgdsmap 6013;0 mjg;plug
LAYER MAP 119	DATATYPE 74 	30538 	 LAYER MJGPLUG 	 30538 

// tfgdsmap 6014;0 mjg;plugFr
LAYER MAP 119	DATATYPE 75 	30539 	 LAYER MJGPLUGFRAME 	 30539 

// tfgdsmap 6746;0 mjg;SDC
LAYER MAP 119	DATATYPE 76 	30540 	 LAYER MJGSDC 	 30540 

// tfgdsmap 6015;0 mjg;metroCell
LAYER MAP 119	DATATYPE 96 	30560 	 LAYER MJGMETROCELL 	 30560 

// tfgdsmap 6016;0 mjg;tsdrRegion
LAYER MAP 119	DATATYPE 98 	30562 	 LAYER MJGTSDRREGION 	 30562 

// tfgdsmap 6017;0 mjg;tsdr2sdr
LAYER MAP 119	DATATYPE 99 	30563 	 LAYER MJGTSDR2SDR 	 30563 

// tfgdsmap 6018;0 mjg;devtermID1
LAYER MAP 119	DATATYPE 110 	30574 	 LAYER MJGTERMID1 	 30574 

// tfgdsmap 6019;0 mjg;g1pitchID
LAYER MAP 119	DATATYPE 114 	30578 	 LAYER MJGG1PITCHID 	 30578 

// tfgdsmap 6020;0 mjg;g2pitchID
LAYER MAP 119	DATATYPE 115 	30579 	 LAYER MJGG2PITCHID 	 30579 

// tfgdsmap 6021;0 mjg;g3pitchID
LAYER MAP 119	DATATYPE 116 	30580 	 LAYER MJGG3PITCHID 	 30580 

// tfgdsmap 6022;0 mjg;g4pitchID
LAYER MAP 119	DATATYPE 117 	30581 	 LAYER MJGG4PITCHID 	 30581 

// tfgdsmap 6023;0 mjg;g5pitchID
LAYER MAP 119	DATATYPE 118 	30582 	 LAYER MJGG5PITCHID 	 30582 

// tfgdsmap 6024;0 mjg;g6pitchID
LAYER MAP 119	DATATYPE 119 	30583 	 LAYER MJGG6PITCHID 	 30583 

// tfgdsmap 6025;0 mjg;drawing
LAYER MAP 119	DATATYPE 120 	30584 	 LAYER MJGID 	 30584 

// tfgdsmap 6026;0 mjg;devtermID2
LAYER MAP 119	DATATYPE 121 	30585 	 LAYER MJGTERMID2 	 30585 

// tfgdsmap 6027;0 mjg;devtermID3
LAYER MAP 119	DATATYPE 122 	30586 	 LAYER MJGTERMID3 	 30586 

// tfgdsmap 6028;0 mjg;devtermID4
LAYER MAP 119	DATATYPE 123 	30587 	 LAYER MJGTERMID4 	 30587 

// tfgdsmap 6029;0 mjg;STD
LAYER MAP 119	DATATYPE 130 	30594 	 LAYER MJGSTD 	 30594 

// tfgdsmap 6030;0 mjg;TARG1
LAYER MAP 119	DATATYPE 131 	30595 	 LAYER MJGTARG1 	 30595 

// tfgdsmap 6031;0 mjg;TARG2
LAYER MAP 119	DATATYPE 132 	30596 	 LAYER MJGTARG2 	 30596 

// tfgdsmap 6032;0 mjg;TARG3
LAYER MAP 119	DATATYPE 133 	30597 	 LAYER MJGTARG3 	 30597 

// tfgdsmap 6033;0 mjg;backBone
LAYER MAP 119	DATATYPE 135 	30599 	 LAYER MJGBID 	 30599 

// tfgdsmap 6034;0 mjg;g7pitchID
LAYER MAP 119	DATATYPE 138 	30602 	 LAYER MJGG7PITCHID 	 30602 

// tfgdsmap 6035;0 mjg;noFDR
LAYER MAP 119	DATATYPE 150 	30614 	 LAYER MJGNOFDR 	 30614 

// tfgdsmap 6036;0 mjg;g8pitchID
LAYER MAP 119	DATATYPE 170 	30634 	 LAYER MJGG8PITCHID 	 30634 

// tfgdsmap 6037;0 mjg;g9pitchID
LAYER MAP 119	DATATYPE 171 	30635 	 LAYER MJGG9PITCHID 	 30635 

// tfgdsmap 6038;0 mjg;g10pitchID
LAYER MAP 119	DATATYPE 172 	30636 	 LAYER MJGG10PITCHID 	 30636 

// tfgdsmap 6039;0 mjg;fillerIgnore
LAYER MAP 119	DATATYPE 226 	30690 	 LAYER MJGFILLERIGNORE 	 30690 

// tfgdsmap 6040;0 mjg;fillerExtend
LAYER MAP 119	DATATYPE 227 	30691 	 LAYER MJGFILLEREXTEND 	 30691 

// tfgdsmap 6041;0 mjg;dummyFill
LAYER MAP 119	DATATYPE 250 	30714 	 LAYER MJGDUMMYFILL 	 30714 

// tfgdsmap 7703;0 mjg;actFill
LAYER MAP 119	DATATYPE 251 	30715 	 LAYER MJGACTFILL 	 30715 

// tfgdsmap 6290;0 mjg;trFill
LAYER MAP 119	DATATYPE 252 	30716 	 LAYER MJGTRFILL 	 30716 

// tfgdsmap 6042;0 mjg;usr1
LAYER MAP 119	DATATYPE 255 	30719 	 LAYER USER119 	 30719 

// tfgdsmap 9154;0 DB2;maskDrawing
LAYER MAP 120	DATATYPE 0 	30720 	 LAYER DB2DRAWN 	 30720 

// tfgdsmap 9155;0 DB2;keepout
LAYER MAP 120	DATATYPE 1 	30721 	 LAYER DB2KOR 	 30721 

// tfgdsmap 9156;0 DB2;zoneDrawing
LAYER MAP 120	DATATYPE 3 	30723 	 LAYER DB2ZONE 	 30723 

// tfgdsmap 9157;0 DB2;AlignMarkID
LAYER MAP 120	DATATYPE 5 	30725 	 LAYER DB2ALIGNMARK 	 30725 

// tfgdsmap 9159;0 DB2;APRannotation
LAYER MAP 120	DATATYPE 8 	30728 	 LAYER DB2VIRTUAL 	 30728 

// tfgdsmap 9160;0 DB2;toSynDrawing
LAYER MAP 120	DATATYPE 18 	30738 	 LAYER TRENCHDB2_ID 	 30738 

// tfgdsmap 9161;0 DB2;frameDrawing
LAYER MAP 120	DATATYPE 19 	30739 	 LAYER DB2FRAME 	 30739 

// tfgdsmap 9162;0 DB2;critical
LAYER MAP 120	DATATYPE 21 	30741 	 LAYER DB2CRITICALID 	 30741 

// tfgdsmap 9163;0 DB2;dummyDrawing
LAYER MAP 120	DATATYPE 33 	30753 	 LAYER DB2DUMMYID 	 30753 

// tfgdsmap 9164;0 DB2;noopc
LAYER MAP 120	DATATYPE 34 	30754 	 LAYER DB2NOOPC 	 30754 

// tfgdsmap 9165;0 DB2;densityID
LAYER MAP 120	DATATYPE 36 	30756 	 LAYER DB2DENID 	 30756 

// tfgdsmap 9166;0 DB2;DoNotProteus
LAYER MAP 120	DATATYPE 37 	30757 	 LAYER DB2DNP 	 30757 

// tfgdsmap 9167;0 DB2;keepGenAway
LAYER MAP 120	DATATYPE 51 	30771 	 LAYER DB2KGA 	 30771 

// tfgdsmap 9168;0 DB2;FeatureUnderTest
LAYER MAP 120	DATATYPE 52 	30772 	 LAYER DB2FUT 	 30772 

// tfgdsmap 9171;0 DB2;allowOTC
LAYER MAP 120	DATATYPE 58 	30778 	 LAYER DB2ALLOWOTC 	 30778 

// tfgdsmap 9172;0 DB2;WingID
LAYER MAP 120	DATATYPE 60 	30780 	 LAYER DB2WING 	 30780 

// tfgdsmap 9173;0 DB2;NoWingID
LAYER MAP 120	DATATYPE 61 	30781 	 LAYER DB2NOWING 	 30781 

// tfgdsmap 9174;0 DB2;fillerID
LAYER MAP 120	DATATYPE 65 	30785 	 LAYER DB2FILLID 	 30785 

// tfgdsmap 9175;0 DB2;phase
LAYER MAP 120	DATATYPE 66 	30786 	 LAYER DB2PHASE 	 30786 

// tfgdsmap 9176;0 DB2;chrome
LAYER MAP 120	DATATYPE 67 	30787 	 LAYER DB2CHROME 	 30787 

// tfgdsmap 10942;0 DB2;SRAFplus
LAYER MAP 120	DATATYPE 72 	30792 	 LAYER DB2SRAFPLUS 	 30792 

// tfgdsmap 11173;0 DB2;SRAFminus
LAYER MAP 120	DATATYPE 73 	30793 	 LAYER DB2SRAFMINUS 	 30793 

// tfgdsmap 9177;0 DB2;SDC
LAYER MAP 120	DATATYPE 76 	30796 	 LAYER DB2SDC 	 30796 

// tfgdsmap 9178;0 DB2;fillBlockage
LAYER MAP 120	DATATYPE 93 	30813 	 LAYER DB2FILLKOR 	 30813 

// tfgdsmap 9179;0 DB2;metroCell
LAYER MAP 120	DATATYPE 96 	30816 	 LAYER DB2METROCELL 	 30816 

// tfgdsmap 9180;0 DB2;tsdrRegion
LAYER MAP 120	DATATYPE 98 	30818 	 LAYER DB2TSDRREGION 	 30818 

// tfgdsmap 9181;0 DB2;tsdr2sdr
LAYER MAP 120	DATATYPE 99 	30819 	 LAYER DB2TSDR2SDR 	 30819 

// tfgdsmap 9182;0 DB2;g1pitchID
LAYER MAP 120	DATATYPE 114 	30834 	 LAYER DB2G1PITCHID 	 30834 

// tfgdsmap 9183;0 DB2;g2pitchID
LAYER MAP 120	DATATYPE 115 	30835 	 LAYER DB2G2PITCHID 	 30835 

// tfgdsmap 9184;0 DB2;g3pitchID
LAYER MAP 120	DATATYPE 116 	30836 	 LAYER DB2G3PITCHID 	 30836 

// tfgdsmap 9185;0 DB2;g4pitchID
LAYER MAP 120	DATATYPE 117 	30837 	 LAYER DB2G4PITCHID 	 30837 

// tfgdsmap 9186;0 DB2;g5pitchID
LAYER MAP 120	DATATYPE 118 	30838 	 LAYER DB2G5PITCHID 	 30838 

// tfgdsmap 9187;0 DB2;g6pitchID
LAYER MAP 120	DATATYPE 119 	30839 	 LAYER DB2G6PITCHID 	 30839 

// tfgdsmap 9188;0 DB2;STD
LAYER MAP 120	DATATYPE 130 	30850 	 LAYER DB2STD 	 30850 

// tfgdsmap 9189;0 DB2;TARG1
LAYER MAP 120	DATATYPE 131 	30851 	 LAYER DB2TARG1 	 30851 

// tfgdsmap 9190;0 DB2;TARG2
LAYER MAP 120	DATATYPE 132 	30852 	 LAYER DB2TARG2 	 30852 

// tfgdsmap 9191;0 DB2;TARG3
LAYER MAP 120	DATATYPE 133 	30853 	 LAYER DB2TARG3 	 30853 

// tfgdsmap 9192;0 DB2;g7pitchID
LAYER MAP 120	DATATYPE 138 	30858 	 LAYER DB2G7PITCHID 	 30858 

// tfgdsmap 9193;0 DB2;noFDR
LAYER MAP 120	DATATYPE 150 	30870 	 LAYER DB2NOFDR 	 30870 

// tfgdsmap 9194;0 DB2;cplpi
LAYER MAP 120	DATATYPE 168 	30888 	 LAYER DB2CPLPI 	 30888 

// tfgdsmap 9195;0 DB2;cplcr
LAYER MAP 120	DATATYPE 169 	30889 	 LAYER DB2CPLCR 	 30889 

// tfgdsmap 9196;0 DB2;g8pitchID
LAYER MAP 120	DATATYPE 170 	30890 	 LAYER DB2G8PITCHID 	 30890 

// tfgdsmap 9197;0 DB2;g9pitchID
LAYER MAP 120	DATATYPE 171 	30891 	 LAYER DB2G9PITCHID 	 30891 

// tfgdsmap 9198;0 DB2;g10pitchID
LAYER MAP 120	DATATYPE 172 	30892 	 LAYER DB2G10PITCHID 	 30892 

// tfgdsmap 9199;0 DB2;fillerIgnore
LAYER MAP 120	DATATYPE 226 	30946 	 LAYER DB2FILLERIGNORE 	 30946 

// tfgdsmap 9200;0 DB2;dummyFill
LAYER MAP 120	DATATYPE 250 	30970 	 LAYER DB2DUMMYFILL 	 30970 

// tfgdsmap 9201;0 DB2;actFill
LAYER MAP 120	DATATYPE 251 	30971 	 LAYER DB2ACTFILL 	 30971 

// tfgdsmap 9202;0 DB2;trFill
LAYER MAP 120	DATATYPE 252 	30972 	 LAYER DB2TRFILL 	 30972 

// tfgdsmap 9203;0 DB2;usr1
LAYER MAP 120	DATATYPE 255 	30975 	 LAYER USER120 	 30975 

// tfgdsmap 9204;0 OF1;maskDrawing
LAYER MAP 121	DATATYPE 0 	30976 	 LAYER OF1DRAWN 	 30976 

// tfgdsmap 9205;0 OF1;keepout
LAYER MAP 121	DATATYPE 1 	30977 	 LAYER OF1KOR 	 30977 

// tfgdsmap 9206;0 OF1;AlignMarkID
LAYER MAP 121	DATATYPE 5 	30981 	 LAYER OF1ALIGNMARKID 	 30981 

// tfgdsmap 9208;0 OF1;toSynDrawing
LAYER MAP 121	DATATYPE 18 	30994 	 LAYER OF1TOSYN 	 30994 

// tfgdsmap 9209;0 OF1;frameDrawing
LAYER MAP 121	DATATYPE 19 	30995 	 LAYER OF1FRAME 	 30995 

// tfgdsmap 9211;0 OF1;DoNotProteus
LAYER MAP 121	DATATYPE 37 	31013 	 LAYER OF1DNP 	 31013 

// tfgdsmap 9212;0 OF1;keepGenAway
LAYER MAP 121	DATATYPE 51 	31027 	 LAYER OF1KGA 	 31027 

// tfgdsmap 10943;0 OF1;SRAFplus
LAYER MAP 121	DATATYPE 72 	31048 	 LAYER OF1SRAFPLUS 	 31048 

// tfgdsmap 11174;0 OF1;SRAFminus
LAYER MAP 121	DATATYPE 73 	31049 	 LAYER OF1SRAFMINUS 	 31049 

// tfgdsmap 9215;0 OF1;SDC
LAYER MAP 121	DATATYPE 76 	31052 	 LAYER OF1SDC 	 31052 

// tfgdsmap 9216;0 OF1;metroCell
LAYER MAP 121	DATATYPE 96 	31072 	 LAYER OF1METROCELL 	 31072 

// tfgdsmap 9217;0 OF1;STD
LAYER MAP 121	DATATYPE 130 	31106 	 LAYER OF1STD 	 31106 

// tfgdsmap 9218;0 OF1;TARG1
LAYER MAP 121	DATATYPE 131 	31107 	 LAYER OF1TARG1 	 31107 

// tfgdsmap 9219;0 OF1;TARG2
LAYER MAP 121	DATATYPE 132 	31108 	 LAYER OF1TARG2 	 31108 

// tfgdsmap 9220;0 OF1;TARG3
LAYER MAP 121	DATATYPE 133 	31109 	 LAYER OF1TARG3 	 31109 

// tfgdsmap 9221;0 OF1;noFDR
LAYER MAP 121	DATATYPE 150 	31126 	 LAYER OF1NOFDR 	 31126 

// tfgdsmap 9224;0 OF1;dummyFill
LAYER MAP 121	DATATYPE 250 	31226 	 LAYER OF1DUMMYFILL 	 31226 

// tfgdsmap 9225;0 OF1;actFill
LAYER MAP 121	DATATYPE 251 	31227 	 LAYER OF1ACTFILL 	 31227 

// tfgdsmap 9226;0 OF1;trFill
LAYER MAP 121	DATATYPE 252 	31228 	 LAYER OF1TRFILL 	 31228 

// tfgdsmap 9227;0 OF1;usr1
LAYER MAP 121	DATATYPE 255 	31231 	 LAYER USER121 	 31231 

// tfgdsmap 9228;0 DCC;maskDrawing
LAYER MAP 122	DATATYPE 0 	31232 	 LAYER DCCDRAWN 	 31232 

// tfgdsmap 9229;0 DCC;keepout
LAYER MAP 122	DATATYPE 1 	31233 	 LAYER DCCKOR 	 31233 

// tfgdsmap 9230;0 DCC;portDrawing
LAYER MAP 122	DATATYPE 2 	31234 	 LAYER DCCPORT 	 31234 

// tfgdsmap 9231;0 DCC;zoneDrawing
LAYER MAP 122	DATATYPE 3 	31235 	 LAYER DCCZONE 	 31235 

// tfgdsmap 9232;0 DCC;resDrawing
LAYER MAP 122	DATATYPE 4 	31236 	 LAYER DCCRESID 	 31236 

// tfgdsmap 9234;0 DCC;phantom
LAYER MAP 122	DATATYPE 11 	31243 	 LAYER DCCP 	 31243 

// tfgdsmap 9235;0 DCC;frameDrawing
LAYER MAP 122	DATATYPE 19 	31251 	 LAYER DCCFRAME 	 31251 

// tfgdsmap 9236;0 DCC;critical
LAYER MAP 122	DATATYPE 21 	31253 	 LAYER DCCCRITICALID 	 31253 

// tfgdsmap 9237;0 DCC;inductorID
LAYER MAP 122	DATATYPE 30 	31262 	 LAYER DCCIND 	 31262 

// tfgdsmap 9238;0 DCC;dummyDrawing
LAYER MAP 122	DATATYPE 33 	31265 	 LAYER DCCDUMMYID 	 31265 

// tfgdsmap 9240;0 DCC;densityID
LAYER MAP 122	DATATYPE 36 	31268 	 LAYER DCCDENID 	 31268 

// tfgdsmap 9241;0 DCC;DoNotProteus
LAYER MAP 122	DATATYPE 37 	31269 	 LAYER DCCDNP 	 31269 

// tfgdsmap 9242;0 DCC;keepGenAway
LAYER MAP 122	DATATYPE 51 	31283 	 LAYER DCCKGA 	 31283 

// tfgdsmap 9243;0 DCC;FeatureUnderTest
LAYER MAP 122	DATATYPE 52 	31284 	 LAYER DCCFUT 	 31284 

// tfgdsmap 9246;0 DCC;fillerID
LAYER MAP 122	DATATYPE 65 	31297 	 LAYER DCCFILLID 	 31297 

// tfgdsmap 9247;0 DCC;grating
LAYER MAP 122	DATATYPE 70 	31302 	 LAYER DCCGRATING 	 31302 

// tfgdsmap 9248;0 DCC;gratingFr
LAYER MAP 122	DATATYPE 71 	31303 	 LAYER DCCGRATINGFRAME 	 31303 

// tfgdsmap 10944;0 DCC;SRAFplus
LAYER MAP 122	DATATYPE 72 	31304 	 LAYER DCCSRAFPLUS 	 31304 

// tfgdsmap 11175;0 DCC;SRAFminus
LAYER MAP 122	DATATYPE 73 	31305 	 LAYER DCCSRAFMINUS 	 31305 

// tfgdsmap 9249;0 DCC;plug
LAYER MAP 122	DATATYPE 74 	31306 	 LAYER DCCPLUG 	 31306 

// tfgdsmap 9250;0 DCC;plugFr
LAYER MAP 122	DATATYPE 75 	31307 	 LAYER DCCPLUGFRAME 	 31307 

// tfgdsmap 9251;0 DCC;SDC
LAYER MAP 122	DATATYPE 76 	31308 	 LAYER DCCSDC 	 31308 

// tfgdsmap 9252;0 DCC;metroCell
LAYER MAP 122	DATATYPE 96 	31328 	 LAYER DCCMETROCELL 	 31328 

// tfgdsmap 9253;0 DCC;tsdrRegion
LAYER MAP 122	DATATYPE 98 	31330 	 LAYER DCCTSDRREGION 	 31330 

// tfgdsmap 9254;0 DCC;tsdr2sdr
LAYER MAP 122	DATATYPE 99 	31331 	 LAYER DCCTSDR2SDR 	 31331 

// tfgdsmap 9255;0 DCC;devtermID1
LAYER MAP 122	DATATYPE 110 	31342 	 LAYER DCCTERMID1 	 31342 

// tfgdsmap 9256;0 DCC;g1pitchID
LAYER MAP 122	DATATYPE 114 	31346 	 LAYER DCCG1PITCHID 	 31346 

// tfgdsmap 9257;0 DCC;g2pitchID
LAYER MAP 122	DATATYPE 115 	31347 	 LAYER DCCG2PITCHID 	 31347 

// tfgdsmap 9258;0 DCC;g3pitchID
LAYER MAP 122	DATATYPE 116 	31348 	 LAYER DCCG3PITCHID 	 31348 

// tfgdsmap 9259;0 DCC;g4pitchID
LAYER MAP 122	DATATYPE 117 	31349 	 LAYER DCCG4PITCHID 	 31349 

// tfgdsmap 9260;0 DCC;g5pitchID
LAYER MAP 122	DATATYPE 118 	31350 	 LAYER DCCG5PITCHID 	 31350 

// tfgdsmap 9261;0 DCC;g6pitchID
LAYER MAP 122	DATATYPE 119 	31351 	 LAYER DCCG6PITCHID 	 31351 

// tfgdsmap 9262;0 DCC;devtermID2
LAYER MAP 122	DATATYPE 121 	31353 	 LAYER DCCTERMID2 	 31353 

// tfgdsmap 9263;0 DCC;devtermID3
LAYER MAP 122	DATATYPE 122 	31354 	 LAYER DCCTERMID3 	 31354 

// tfgdsmap 9264;0 DCC;devtermID4
LAYER MAP 122	DATATYPE 123 	31355 	 LAYER DCCTERMID4 	 31355 

// tfgdsmap 9265;0 DCC;STD
LAYER MAP 122	DATATYPE 130 	31362 	 LAYER DCCSTD 	 31362 

// tfgdsmap 9266;0 DCC;TARG1
LAYER MAP 122	DATATYPE 131 	31363 	 LAYER DCCTARG1 	 31363 

// tfgdsmap 9267;0 DCC;TARG2
LAYER MAP 122	DATATYPE 132 	31364 	 LAYER DCCTARG2 	 31364 

// tfgdsmap 9268;0 DCC;TARG3
LAYER MAP 122	DATATYPE 133 	31365 	 LAYER DCCTARG3 	 31365 

// tfgdsmap 9269;0 DCC;backBone
LAYER MAP 122	DATATYPE 135 	31367 	 LAYER DCCBID 	 31367 

// tfgdsmap 9270;0 DCC;g7pitchID
LAYER MAP 122	DATATYPE 138 	31370 	 LAYER DCCG7PITCHID 	 31370 

// tfgdsmap 9271;0 DCC;noFDR
LAYER MAP 122	DATATYPE 150 	31382 	 LAYER DCCNOFDR 	 31382 

// tfgdsmap 9272;0 DCC;g8pitchID
LAYER MAP 122	DATATYPE 170 	31402 	 LAYER DCCG8PITCHID 	 31402 

// tfgdsmap 9273;0 DCC;g9pitchID
LAYER MAP 122	DATATYPE 171 	31403 	 LAYER DCCG9PITCHID 	 31403 

// tfgdsmap 9274;0 DCC;g10pitchID
LAYER MAP 122	DATATYPE 172 	31404 	 LAYER DCCG10PITCHID 	 31404 

// tfgdsmap 9275;0 DCC;fillerIgnore
LAYER MAP 122	DATATYPE 226 	31458 	 LAYER DCCFILLERIGNORE 	 31458 

// tfgdsmap 9276;0 DCC;fillerExtend
LAYER MAP 122	DATATYPE 227 	31459 	 LAYER DCCFILLEREXTND 	 31459 

// tfgdsmap 9277;0 DCC;dummyFill
LAYER MAP 122	DATATYPE 250 	31482 	 LAYER DCCDUMMYFILL 	 31482 

// tfgdsmap 9278;0 DCC;actFill
LAYER MAP 122	DATATYPE 251 	31483 	 LAYER DCCACTFILL 	 31483 

// tfgdsmap 9279;0 DCC;trFill
LAYER MAP 122	DATATYPE 252 	31484 	 LAYER DCCTRFILL 	 31484 

// tfgdsmap 9280;0 DCC;usr1
LAYER MAP 122	DATATYPE 255 	31487 	 LAYER USER122 	 31487 

// tfgdsmap 9281;0 MV1;maskDrawing
LAYER MAP 123	DATATYPE 0 	31488 	 LAYER MV1DRAWN 	 31488 

// tfgdsmap 9282;0 MV1;keepout
LAYER MAP 123	DATATYPE 1 	31489 	 LAYER MV1KOR 	 31489 

// tfgdsmap 9283;0 MV1;zoneDrawing
LAYER MAP 123	DATATYPE 3 	31491 	 LAYER MV1ZONE 	 31491 

// tfgdsmap 9284;0 MV1;AlignMarkID
LAYER MAP 123	DATATYPE 5 	31493 	 LAYER MV1ALIGNMARK 	 31493 

// tfgdsmap 9286;0 MV1;APRannotation
LAYER MAP 123	DATATYPE 8 	31496 	 LAYER MV1VIRTUAL 	 31496 

// tfgdsmap 9287;0 MV1;toSynDrawing
LAYER MAP 123	DATATYPE 18 	31506 	 LAYER TRENCHMV1_ID 	 31506 

// tfgdsmap 9288;0 MV1;frameDrawing
LAYER MAP 123	DATATYPE 19 	31507 	 LAYER MV1FRAME 	 31507 

// tfgdsmap 9289;0 MV1;critical
LAYER MAP 123	DATATYPE 21 	31509 	 LAYER MV1CRITICALID 	 31509 

// tfgdsmap 9290;0 MV1;dummyDrawing
LAYER MAP 123	DATATYPE 33 	31521 	 LAYER MV1DUMMYID 	 31521 

// tfgdsmap 9291;0 MV1;noopc
LAYER MAP 123	DATATYPE 34 	31522 	 LAYER MV1NOOPC 	 31522 

// tfgdsmap 9292;0 MV1;densityID
LAYER MAP 123	DATATYPE 36 	31524 	 LAYER MV1DENID 	 31524 

// tfgdsmap 9293;0 MV1;DoNotProteus
LAYER MAP 123	DATATYPE 37 	31525 	 LAYER MV1DNP 	 31525 

// tfgdsmap 9294;0 MV1;keepGenAway
LAYER MAP 123	DATATYPE 51 	31539 	 LAYER MV1KGA 	 31539 

// tfgdsmap 9295;0 MV1;FeatureUnderTest
LAYER MAP 123	DATATYPE 52 	31540 	 LAYER MV1FUT 	 31540 

// tfgdsmap 9298;0 MV1;allowOTC
LAYER MAP 123	DATATYPE 58 	31546 	 LAYER MV1ALLOWOTC 	 31546 

// tfgdsmap 9299;0 MV1;WingID
LAYER MAP 123	DATATYPE 60 	31548 	 LAYER MV1WING 	 31548 

// tfgdsmap 9300;0 MV1;NoWingID
LAYER MAP 123	DATATYPE 61 	31549 	 LAYER MV1NOWING 	 31549 

// tfgdsmap 9301;0 MV1;fillerID
LAYER MAP 123	DATATYPE 65 	31553 	 LAYER MV1FILLID 	 31553 

// tfgdsmap 9302;0 MV1;phase
LAYER MAP 123	DATATYPE 66 	31554 	 LAYER MV1PHASE 	 31554 

// tfgdsmap 9303;0 MV1;chrome
LAYER MAP 123	DATATYPE 67 	31555 	 LAYER MV1CHROME 	 31555 

// tfgdsmap 10945;0 MV1;SRAFplus
LAYER MAP 123	DATATYPE 72 	31560 	 LAYER MV1SRAFPLUS 	 31560 

// tfgdsmap 11176;0 MV1;SRAFminus
LAYER MAP 123	DATATYPE 73 	31561 	 LAYER MV1SRAFMINUS 	 31561 

// tfgdsmap 9304;0 MV1;SDC
LAYER MAP 123	DATATYPE 76 	31564 	 LAYER MV1SDC 	 31564 

// tfgdsmap 9305;0 MV1;fillBlockage
LAYER MAP 123	DATATYPE 93 	31581 	 LAYER MV1FILLKOR 	 31581 

// tfgdsmap 9306;0 MV1;metroCell
LAYER MAP 123	DATATYPE 96 	31584 	 LAYER MV1METROCELL 	 31584 

// tfgdsmap 9307;0 MV1;tsdrRegion
LAYER MAP 123	DATATYPE 98 	31586 	 LAYER MV1TSDRREGION 	 31586 

// tfgdsmap 9308;0 MV1;tsdr2sdr
LAYER MAP 123	DATATYPE 99 	31587 	 LAYER MV1TSDR2SDR 	 31587 

// tfgdsmap 9309;0 MV1;g1pitchID
LAYER MAP 123	DATATYPE 114 	31602 	 LAYER MV1G1PITCHID 	 31602 

// tfgdsmap 9310;0 MV1;g2pitchID
LAYER MAP 123	DATATYPE 115 	31603 	 LAYER MV1G2PITCHID 	 31603 

// tfgdsmap 9311;0 MV1;g3pitchID
LAYER MAP 123	DATATYPE 116 	31604 	 LAYER MV1G3PITCHID 	 31604 

// tfgdsmap 9312;0 MV1;g4pitchID
LAYER MAP 123	DATATYPE 117 	31605 	 LAYER MV1G4PITCHID 	 31605 

// tfgdsmap 9313;0 MV1;g5pitchID
LAYER MAP 123	DATATYPE 118 	31606 	 LAYER MV1G5PITCHID 	 31606 

// tfgdsmap 9314;0 MV1;g6pitchID
LAYER MAP 123	DATATYPE 119 	31607 	 LAYER MV1G6PITCHID 	 31607 

// tfgdsmap 9315;0 MV1;STD
LAYER MAP 123	DATATYPE 130 	31618 	 LAYER MV1STD 	 31618 

// tfgdsmap 9316;0 MV1;TARG1
LAYER MAP 123	DATATYPE 131 	31619 	 LAYER MV1TARG1 	 31619 

// tfgdsmap 9317;0 MV1;TARG2
LAYER MAP 123	DATATYPE 132 	31620 	 LAYER MV1TARG2 	 31620 

// tfgdsmap 9318;0 MV1;TARG3
LAYER MAP 123	DATATYPE 133 	31621 	 LAYER MV1TARG3 	 31621 

// tfgdsmap 9319;0 MV1;g7pitchID
LAYER MAP 123	DATATYPE 138 	31626 	 LAYER MV1G7PITCHID 	 31626 

// tfgdsmap 9320;0 MV1;noFDR
LAYER MAP 123	DATATYPE 150 	31638 	 LAYER MV1NOFDR 	 31638 

// tfgdsmap 9321;0 MV1;cplpi
LAYER MAP 123	DATATYPE 168 	31656 	 LAYER MV1CPLPI 	 31656 

// tfgdsmap 9322;0 MV1;cplcr
LAYER MAP 123	DATATYPE 169 	31657 	 LAYER MV1CPLCR 	 31657 

// tfgdsmap 9323;0 MV1;g8pitchID
LAYER MAP 123	DATATYPE 170 	31658 	 LAYER MV1G8PITCHID 	 31658 

// tfgdsmap 9324;0 MV1;g9pitchID
LAYER MAP 123	DATATYPE 171 	31659 	 LAYER MV1G9PITCHID 	 31659 

// tfgdsmap 9325;0 MV1;g10pitchID
LAYER MAP 123	DATATYPE 172 	31660 	 LAYER MV1G10PITCHID 	 31660 

// tfgdsmap 9326;0 MV1;fillerIgnore
LAYER MAP 123	DATATYPE 226 	31714 	 LAYER MV1FILLERIGNORE 	 31714 

// tfgdsmap 9327;0 MV1;dummyFill
LAYER MAP 123	DATATYPE 250 	31738 	 LAYER MV1DUMMYFILL 	 31738 

// tfgdsmap 9328;0 MV1;actFill
LAYER MAP 123	DATATYPE 251 	31739 	 LAYER MV1ACTFILL 	 31739 

// tfgdsmap 9329;0 MV1;trFill
LAYER MAP 123	DATATYPE 252 	31740 	 LAYER MV1TRFILL 	 31740 

// tfgdsmap 9330;0 MV1;usr1
LAYER MAP 123	DATATYPE 255 	31743 	 LAYER USER123 	 31743 

// tfgdsmap 9331;0 MC1;maskDrawing
LAYER MAP 124	DATATYPE 0 	31744 	 LAYER MC1DRAWN 	 31744 

// tfgdsmap 9332;0 MC1;keepout
LAYER MAP 124	DATATYPE 1 	31745 	 LAYER MC1KOR 	 31745 

// tfgdsmap 9333;0 MC1;portDrawing
LAYER MAP 124	DATATYPE 2 	31746 	 LAYER MC1PORT 	 31746 

// tfgdsmap 9334;0 MC1;zoneDrawing
LAYER MAP 124	DATATYPE 3 	31747 	 LAYER MC1ZONE 	 31747 

// tfgdsmap 9335;0 MC1;resDrawing
LAYER MAP 124	DATATYPE 4 	31748 	 LAYER MC1RESID 	 31748 

// tfgdsmap 9337;0 MC1;phantom
LAYER MAP 124	DATATYPE 11 	31755 	 LAYER MC1P 	 31755 

// tfgdsmap 9338;0 MC1;frameDrawing
LAYER MAP 124	DATATYPE 19 	31763 	 LAYER MC1FRAME 	 31763 

// tfgdsmap 9339;0 MC1;critical
LAYER MAP 124	DATATYPE 21 	31765 	 LAYER MC1CRITICALID 	 31765 

// tfgdsmap 9340;0 MC1;inductorID
LAYER MAP 124	DATATYPE 30 	31774 	 LAYER MC1IND 	 31774 

// tfgdsmap 9341;0 MC1;dummyDrawing
LAYER MAP 124	DATATYPE 33 	31777 	 LAYER MC1DUMMYID 	 31777 

// tfgdsmap 9343;0 MC1;densityID
LAYER MAP 124	DATATYPE 36 	31780 	 LAYER MC1DENID 	 31780 

// tfgdsmap 9344;0 MC1;DoNotProteus
LAYER MAP 124	DATATYPE 37 	31781 	 LAYER MC1DNP 	 31781 

// tfgdsmap 9345;0 MC1;keepGenAway
LAYER MAP 124	DATATYPE 51 	31795 	 LAYER MC1KGA 	 31795 

// tfgdsmap 9346;0 MC1;FeatureUnderTest
LAYER MAP 124	DATATYPE 52 	31796 	 LAYER MC1FUT 	 31796 

// tfgdsmap 9349;0 MC1;fillerID
LAYER MAP 124	DATATYPE 65 	31809 	 LAYER MC1FILLID 	 31809 

// tfgdsmap 9350;0 MC1;grating
LAYER MAP 124	DATATYPE 70 	31814 	 LAYER MC1GRATING 	 31814 

// tfgdsmap 9351;0 MC1;gratingFr
LAYER MAP 124	DATATYPE 71 	31815 	 LAYER MC1GRATINGFRAME 	 31815 

// tfgdsmap 9352;0 MC1;plug
LAYER MAP 124	DATATYPE 74 	31818 	 LAYER MC1PLUG 	 31818 

// tfgdsmap 9353;0 MC1;plugFr
LAYER MAP 124	DATATYPE 75 	31819 	 LAYER MC1PLUGFRAME 	 31819 

// tfgdsmap 9354;0 MC1;SDC
LAYER MAP 124	DATATYPE 76 	31820 	 LAYER MC1SDC 	 31820 

// tfgdsmap 9355;0 MC1;metroCell
LAYER MAP 124	DATATYPE 96 	31840 	 LAYER MC1METROCELL 	 31840 

// tfgdsmap 9356;0 MC1;tsdrRegion
LAYER MAP 124	DATATYPE 98 	31842 	 LAYER MC1TSDRREGION 	 31842 

// tfgdsmap 9357;0 MC1;tsdr2sdr
LAYER MAP 124	DATATYPE 99 	31843 	 LAYER MC1TSDR2SDR 	 31843 

// tfgdsmap 9358;0 MC1;devtermID1
LAYER MAP 124	DATATYPE 110 	31854 	 LAYER MC1TERMID1 	 31854 

// tfgdsmap 9359;0 MC1;g1pitchID
LAYER MAP 124	DATATYPE 114 	31858 	 LAYER MC1G1PITCHID 	 31858 

// tfgdsmap 9360;0 MC1;g2pitchID
LAYER MAP 124	DATATYPE 115 	31859 	 LAYER MC1G2PITCHID 	 31859 

// tfgdsmap 9361;0 MC1;g3pitchID
LAYER MAP 124	DATATYPE 116 	31860 	 LAYER MC1G3PITCHID 	 31860 

// tfgdsmap 9362;0 MC1;g4pitchID
LAYER MAP 124	DATATYPE 117 	31861 	 LAYER MC1G4PITCHID 	 31861 

// tfgdsmap 9363;0 MC1;g5pitchID
LAYER MAP 124	DATATYPE 118 	31862 	 LAYER MC1G5PITCHID 	 31862 

// tfgdsmap 9364;0 MC1;g6pitchID
LAYER MAP 124	DATATYPE 119 	31863 	 LAYER MC1G6PITCHID 	 31863 

// tfgdsmap 9365;0 MC1;devtermID2
LAYER MAP 124	DATATYPE 121 	31865 	 LAYER MC1TERMID2 	 31865 

// tfgdsmap 9366;0 MC1;devtermID3
LAYER MAP 124	DATATYPE 122 	31866 	 LAYER MC1TERMID3 	 31866 

// tfgdsmap 9367;0 MC1;devtermID4
LAYER MAP 124	DATATYPE 123 	31867 	 LAYER MC1TERMID4 	 31867 

// tfgdsmap 9368;0 MC1;STD
LAYER MAP 124	DATATYPE 130 	31874 	 LAYER MC1STD 	 31874 

// tfgdsmap 9369;0 MC1;TARG1
LAYER MAP 124	DATATYPE 131 	31875 	 LAYER MC1TARG1 	 31875 

// tfgdsmap 9370;0 MC1;TARG2
LAYER MAP 124	DATATYPE 132 	31876 	 LAYER MC1TARG2 	 31876 

// tfgdsmap 9371;0 MC1;TARG3
LAYER MAP 124	DATATYPE 133 	31877 	 LAYER MC1TARG3 	 31877 

// tfgdsmap 9372;0 MC1;backBone
LAYER MAP 124	DATATYPE 135 	31879 	 LAYER MC1BID 	 31879 

// tfgdsmap 9373;0 MC1;g7pitchID
LAYER MAP 124	DATATYPE 138 	31882 	 LAYER MC1G7PITCHID 	 31882 

// tfgdsmap 9374;0 MC1;noFDR
LAYER MAP 124	DATATYPE 150 	31894 	 LAYER MC1NOFDR 	 31894 

// tfgdsmap 9375;0 MC1;g8pitchID
LAYER MAP 124	DATATYPE 170 	31914 	 LAYER MC1G8PITCHID 	 31914 

// tfgdsmap 9376;0 MC1;g9pitchID
LAYER MAP 124	DATATYPE 171 	31915 	 LAYER MC1G9PITCHID 	 31915 

// tfgdsmap 9377;0 MC1;g10pitchID
LAYER MAP 124	DATATYPE 172 	31916 	 LAYER MC1G10PITCHID 	 31916 

// tfgdsmap 9378;0 MC1;fillerIgnore
LAYER MAP 124	DATATYPE 226 	31970 	 LAYER MC1FILLERIGNORE 	 31970 

// tfgdsmap 9379;0 MC1;fillerExtend
LAYER MAP 124	DATATYPE 227 	31971 	 LAYER MC1FILLEREXTND 	 31971 

// tfgdsmap 9380;0 MC1;dummyFill
LAYER MAP 124	DATATYPE 250 	31994 	 LAYER MC1DUMMYFILL 	 31994 

// tfgdsmap 9381;0 MC1;actFill
LAYER MAP 124	DATATYPE 251 	31995 	 LAYER MC1ACTFILL 	 31995 

// tfgdsmap 9382;0 MC1;trFill
LAYER MAP 124	DATATYPE 252 	31996 	 LAYER MC1TRFILL 	 31996 

// tfgdsmap 9383;0 MC1;usr1
LAYER MAP 124	DATATYPE 255 	31999 	 LAYER USER124 	 31999 

// tfgdsmap 9384;0 MC2;maskDrawing
LAYER MAP 125	DATATYPE 0 	32000 	 LAYER MC2DRAWN 	 32000 

// tfgdsmap 9385;0 MC2;keepout
LAYER MAP 125	DATATYPE 1 	32001 	 LAYER MC2KOR 	 32001 

// tfgdsmap 9386;0 MC2;portDrawing
LAYER MAP 125	DATATYPE 2 	32002 	 LAYER MC2PORT 	 32002 

// tfgdsmap 9387;0 MC2;zoneDrawing
LAYER MAP 125	DATATYPE 3 	32003 	 LAYER MC2ZONE 	 32003 

// tfgdsmap 9388;0 MC2;resDrawing
LAYER MAP 125	DATATYPE 4 	32004 	 LAYER MC2RESID 	 32004 

// tfgdsmap 9390;0 MC2;phantom
LAYER MAP 125	DATATYPE 11 	32011 	 LAYER MC2P 	 32011 

// tfgdsmap 9391;0 MC2;frameDrawing
LAYER MAP 125	DATATYPE 19 	32019 	 LAYER MC2FRAME 	 32019 

// tfgdsmap 9392;0 MC2;critical
LAYER MAP 125	DATATYPE 21 	32021 	 LAYER MC2CRITICALID 	 32021 

// tfgdsmap 9393;0 MC2;inductorID
LAYER MAP 125	DATATYPE 30 	32030 	 LAYER MC2IND 	 32030 

// tfgdsmap 9394;0 MC2;dummyDrawing
LAYER MAP 125	DATATYPE 33 	32033 	 LAYER MC2DUMMYID 	 32033 

// tfgdsmap 9396;0 MC2;densityID
LAYER MAP 125	DATATYPE 36 	32036 	 LAYER MC2DENID 	 32036 

// tfgdsmap 9397;0 MC2;DoNotProteus
LAYER MAP 125	DATATYPE 37 	32037 	 LAYER MC2DNP 	 32037 

// tfgdsmap 9398;0 MC2;keepGenAway
LAYER MAP 125	DATATYPE 51 	32051 	 LAYER MC2KGA 	 32051 

// tfgdsmap 9399;0 MC2;FeatureUnderTest
LAYER MAP 125	DATATYPE 52 	32052 	 LAYER MC2FUT 	 32052 

// tfgdsmap 9402;0 MC2;fillerID
LAYER MAP 125	DATATYPE 65 	32065 	 LAYER MC2FILLID 	 32065 

// tfgdsmap 9403;0 MC2;grating
LAYER MAP 125	DATATYPE 70 	32070 	 LAYER MC2GRATING 	 32070 

// tfgdsmap 9404;0 MC2;gratingFr
LAYER MAP 125	DATATYPE 71 	32071 	 LAYER MC2GRATINGFRAME 	 32071 

// tfgdsmap 9405;0 MC2;plug
LAYER MAP 125	DATATYPE 74 	32074 	 LAYER MC2PLUG 	 32074 

// tfgdsmap 9406;0 MC2;plugFr
LAYER MAP 125	DATATYPE 75 	32075 	 LAYER MC2PLUGFRAME 	 32075 

// tfgdsmap 9407;0 MC2;SDC
LAYER MAP 125	DATATYPE 76 	32076 	 LAYER MC2SDC 	 32076 

// tfgdsmap 9408;0 MC2;metroCell
LAYER MAP 125	DATATYPE 96 	32096 	 LAYER MC2METROCELL 	 32096 

// tfgdsmap 9409;0 MC2;tsdrRegion
LAYER MAP 125	DATATYPE 98 	32098 	 LAYER MC2TSDRREGION 	 32098 

// tfgdsmap 9410;0 MC2;tsdr2sdr
LAYER MAP 125	DATATYPE 99 	32099 	 LAYER MC2TSDR2SDR 	 32099 

// tfgdsmap 9411;0 MC2;devtermID1
LAYER MAP 125	DATATYPE 110 	32110 	 LAYER MC2TERMID1 	 32110 

// tfgdsmap 9412;0 MC2;g1pitchID
LAYER MAP 125	DATATYPE 114 	32114 	 LAYER MC2G1PITCHID 	 32114 

// tfgdsmap 9413;0 MC2;g2pitchID
LAYER MAP 125	DATATYPE 115 	32115 	 LAYER MC2G2PITCHID 	 32115 

// tfgdsmap 9414;0 MC2;g3pitchID
LAYER MAP 125	DATATYPE 116 	32116 	 LAYER MC2G3PITCHID 	 32116 

// tfgdsmap 9415;0 MC2;g4pitchID
LAYER MAP 125	DATATYPE 117 	32117 	 LAYER MC2G4PITCHID 	 32117 

// tfgdsmap 9416;0 MC2;g5pitchID
LAYER MAP 125	DATATYPE 118 	32118 	 LAYER MC2G5PITCHID 	 32118 

// tfgdsmap 9417;0 MC2;g6pitchID
LAYER MAP 125	DATATYPE 119 	32119 	 LAYER MC2G6PITCHID 	 32119 

// tfgdsmap 9418;0 MC2;devtermID2
LAYER MAP 125	DATATYPE 121 	32121 	 LAYER MC2TERMID2 	 32121 

// tfgdsmap 9419;0 MC2;devtermID3
LAYER MAP 125	DATATYPE 122 	32122 	 LAYER MC2TERMID3 	 32122 

// tfgdsmap 9420;0 MC2;devtermID4
LAYER MAP 125	DATATYPE 123 	32123 	 LAYER MC2TERMID4 	 32123 

// tfgdsmap 9421;0 MC2;STD
LAYER MAP 125	DATATYPE 130 	32130 	 LAYER MC2STD 	 32130 

// tfgdsmap 9422;0 MC2;TARG1
LAYER MAP 125	DATATYPE 131 	32131 	 LAYER MC2TARG1 	 32131 

// tfgdsmap 9423;0 MC2;TARG2
LAYER MAP 125	DATATYPE 132 	32132 	 LAYER MC2TARG2 	 32132 

// tfgdsmap 9424;0 MC2;TARG3
LAYER MAP 125	DATATYPE 133 	32133 	 LAYER MC2TARG3 	 32133 

// tfgdsmap 9425;0 MC2;backBone
LAYER MAP 125	DATATYPE 135 	32135 	 LAYER MC2BID 	 32135 

// tfgdsmap 9426;0 MC2;g7pitchID
LAYER MAP 125	DATATYPE 138 	32138 	 LAYER MC2G7PITCHID 	 32138 

// tfgdsmap 9427;0 MC2;noFDR
LAYER MAP 125	DATATYPE 150 	32150 	 LAYER MC2NOFDR 	 32150 

// tfgdsmap 9428;0 MC2;g8pitchID
LAYER MAP 125	DATATYPE 170 	32170 	 LAYER MC2G8PITCHID 	 32170 

// tfgdsmap 9429;0 MC2;g9pitchID
LAYER MAP 125	DATATYPE 171 	32171 	 LAYER MC2G9PITCHID 	 32171 

// tfgdsmap 9430;0 MC2;g10pitchID
LAYER MAP 125	DATATYPE 172 	32172 	 LAYER MC2G10PITCHID 	 32172 

// tfgdsmap 9431;0 MC2;fillerIgnore
LAYER MAP 125	DATATYPE 226 	32226 	 LAYER MC2FILLERIGNORE 	 32226 

// tfgdsmap 9432;0 MC2;fillerExtend
LAYER MAP 125	DATATYPE 227 	32227 	 LAYER MC2FILLEREXTND 	 32227 

// tfgdsmap 9433;0 MC2;dummyFill
LAYER MAP 125	DATATYPE 250 	32250 	 LAYER MC2DUMMYFILL 	 32250 

// tfgdsmap 9434;0 MC2;actFill
LAYER MAP 125	DATATYPE 251 	32251 	 LAYER MC2ACTFILL 	 32251 

// tfgdsmap 9435;0 MC2;trFill
LAYER MAP 125	DATATYPE 252 	32252 	 LAYER MC2TRFILL 	 32252 

// tfgdsmap 9436;0 MC2;usr1
LAYER MAP 125	DATATYPE 255 	32255 	 LAYER USER125 	 32255 

// tfgdsmap 9437;0 MC3;maskDrawing
LAYER MAP 126	DATATYPE 0 	32256 	 LAYER MC3DRAWN 	 32256 

// tfgdsmap 9438;0 MC3;keepout
LAYER MAP 126	DATATYPE 1 	32257 	 LAYER MC3KOR 	 32257 

// tfgdsmap 9439;0 MC3;portDrawing
LAYER MAP 126	DATATYPE 2 	32258 	 LAYER MC3PORT 	 32258 

// tfgdsmap 9440;0 MC3;zoneDrawing
LAYER MAP 126	DATATYPE 3 	32259 	 LAYER MC3ZONE 	 32259 

// tfgdsmap 9441;0 MC3;resDrawing
LAYER MAP 126	DATATYPE 4 	32260 	 LAYER MC3RESID 	 32260 

// tfgdsmap 9443;0 MC3;phantom
LAYER MAP 126	DATATYPE 11 	32267 	 LAYER MC3P 	 32267 

// tfgdsmap 9444;0 MC3;frameDrawing
LAYER MAP 126	DATATYPE 19 	32275 	 LAYER MC3FRAME 	 32275 

// tfgdsmap 9445;0 MC3;critical
LAYER MAP 126	DATATYPE 21 	32277 	 LAYER MC3CRITICALID 	 32277 

// tfgdsmap 9446;0 MC3;inductorID
LAYER MAP 126	DATATYPE 30 	32286 	 LAYER MC3IND 	 32286 

// tfgdsmap 9447;0 MC3;dummyDrawing
LAYER MAP 126	DATATYPE 33 	32289 	 LAYER MC3DUMMYID 	 32289 

// tfgdsmap 9449;0 MC3;densityID
LAYER MAP 126	DATATYPE 36 	32292 	 LAYER MC3DENID 	 32292 

// tfgdsmap 9450;0 MC3;DoNotProteus
LAYER MAP 126	DATATYPE 37 	32293 	 LAYER MC3DNP 	 32293 

// tfgdsmap 9451;0 MC3;keepGenAway
LAYER MAP 126	DATATYPE 51 	32307 	 LAYER MC3KGA 	 32307 

// tfgdsmap 9452;0 MC3;FeatureUnderTest
LAYER MAP 126	DATATYPE 52 	32308 	 LAYER MC3FUT 	 32308 

// tfgdsmap 9455;0 MC3;fillerID
LAYER MAP 126	DATATYPE 65 	32321 	 LAYER MC3FILLID 	 32321 

// tfgdsmap 9456;0 MC3;grating
LAYER MAP 126	DATATYPE 70 	32326 	 LAYER MC3GRATING 	 32326 

// tfgdsmap 9457;0 MC3;gratingFr
LAYER MAP 126	DATATYPE 71 	32327 	 LAYER MC3GRATINGFRAME 	 32327 

// tfgdsmap 9458;0 MC3;plug
LAYER MAP 126	DATATYPE 74 	32330 	 LAYER MC3PLUG 	 32330 

// tfgdsmap 9459;0 MC3;plugFr
LAYER MAP 126	DATATYPE 75 	32331 	 LAYER MC3PLUGFRAME 	 32331 

// tfgdsmap 9460;0 MC3;SDC
LAYER MAP 126	DATATYPE 76 	32332 	 LAYER MC3SDC 	 32332 

// tfgdsmap 9461;0 MC3;metroCell
LAYER MAP 126	DATATYPE 96 	32352 	 LAYER MC3METROCELL 	 32352 

// tfgdsmap 9462;0 MC3;tsdrRegion
LAYER MAP 126	DATATYPE 98 	32354 	 LAYER MC3TSDRREGION 	 32354 

// tfgdsmap 9463;0 MC3;tsdr2sdr
LAYER MAP 126	DATATYPE 99 	32355 	 LAYER MC3TSDR2SDR 	 32355 

// tfgdsmap 9464;0 MC3;devtermID1
LAYER MAP 126	DATATYPE 110 	32366 	 LAYER MC3TERMID1 	 32366 

// tfgdsmap 9465;0 MC3;g1pitchID
LAYER MAP 126	DATATYPE 114 	32370 	 LAYER MC3G1PITCHID 	 32370 

// tfgdsmap 9466;0 MC3;g2pitchID
LAYER MAP 126	DATATYPE 115 	32371 	 LAYER MC3G2PITCHID 	 32371 

// tfgdsmap 9467;0 MC3;g3pitchID
LAYER MAP 126	DATATYPE 116 	32372 	 LAYER MC3G3PITCHID 	 32372 

// tfgdsmap 9468;0 MC3;g4pitchID
LAYER MAP 126	DATATYPE 117 	32373 	 LAYER MC3G4PITCHID 	 32373 

// tfgdsmap 9469;0 MC3;g5pitchID
LAYER MAP 126	DATATYPE 118 	32374 	 LAYER MC3G5PITCHID 	 32374 

// tfgdsmap 9470;0 MC3;g6pitchID
LAYER MAP 126	DATATYPE 119 	32375 	 LAYER MC3G6PITCHID 	 32375 

// tfgdsmap 9471;0 MC3;devtermID2
LAYER MAP 126	DATATYPE 121 	32377 	 LAYER MC3TERMID2 	 32377 

// tfgdsmap 9472;0 MC3;devtermID3
LAYER MAP 126	DATATYPE 122 	32378 	 LAYER MC3TERMID3 	 32378 

// tfgdsmap 9473;0 MC3;devtermID4
LAYER MAP 126	DATATYPE 123 	32379 	 LAYER MC3TERMID4 	 32379 

// tfgdsmap 9474;0 MC3;STD
LAYER MAP 126	DATATYPE 130 	32386 	 LAYER MC3STD 	 32386 

// tfgdsmap 9475;0 MC3;TARG1
LAYER MAP 126	DATATYPE 131 	32387 	 LAYER MC3TARG1 	 32387 

// tfgdsmap 9476;0 MC3;TARG2
LAYER MAP 126	DATATYPE 132 	32388 	 LAYER MC3TARG2 	 32388 

// tfgdsmap 9477;0 MC3;TARG3
LAYER MAP 126	DATATYPE 133 	32389 	 LAYER MC3TARG3 	 32389 

// tfgdsmap 9478;0 MC3;backBone
LAYER MAP 126	DATATYPE 135 	32391 	 LAYER MC3BID 	 32391 

// tfgdsmap 9479;0 MC3;g7pitchID
LAYER MAP 126	DATATYPE 138 	32394 	 LAYER MC3G7PITCHID 	 32394 

// tfgdsmap 9480;0 MC3;noFDR
LAYER MAP 126	DATATYPE 150 	32406 	 LAYER MC3NOFDR 	 32406 

// tfgdsmap 9481;0 MC3;g8pitchID
LAYER MAP 126	DATATYPE 170 	32426 	 LAYER MC3G8PITCHID 	 32426 

// tfgdsmap 9482;0 MC3;g9pitchID
LAYER MAP 126	DATATYPE 171 	32427 	 LAYER MC3G9PITCHID 	 32427 

// tfgdsmap 9483;0 MC3;g10pitchID
LAYER MAP 126	DATATYPE 172 	32428 	 LAYER MC3G10PITCHID 	 32428 

// tfgdsmap 9484;0 MC3;fillerIgnore
LAYER MAP 126	DATATYPE 226 	32482 	 LAYER MC3FILLERIGNORE 	 32482 

// tfgdsmap 9485;0 MC3;fillerExtend
LAYER MAP 126	DATATYPE 227 	32483 	 LAYER MC3FILLEREXTND 	 32483 

// tfgdsmap 9486;0 MC3;dummyFill
LAYER MAP 126	DATATYPE 250 	32506 	 LAYER MC3DUMMYFILL 	 32506 

// tfgdsmap 9487;0 MC3;actFill
LAYER MAP 126	DATATYPE 251 	32507 	 LAYER MC3ACTFILL 	 32507 

// tfgdsmap 9488;0 MC3;trFill
LAYER MAP 126	DATATYPE 252 	32508 	 LAYER MC3TRFILL 	 32508 

// tfgdsmap 9489;0 MC3;usr1
LAYER MAP 126	DATATYPE 255 	32511 	 LAYER USER126 	 32511 

// tfgdsmap 9490;0 MC4;maskDrawing
LAYER MAP 127	DATATYPE 0 	32512 	 LAYER MC4DRAWN 	 32512 

// tfgdsmap 9491;0 MC4;keepout
LAYER MAP 127	DATATYPE 1 	32513 	 LAYER MC4KOR 	 32513 

// tfgdsmap 9492;0 MC4;portDrawing
LAYER MAP 127	DATATYPE 2 	32514 	 LAYER MC4PORT 	 32514 

// tfgdsmap 9493;0 MC4;zoneDrawing
LAYER MAP 127	DATATYPE 3 	32515 	 LAYER MC4ZONE 	 32515 

// tfgdsmap 9494;0 MC4;resDrawing
LAYER MAP 127	DATATYPE 4 	32516 	 LAYER MC4RESID 	 32516 

// tfgdsmap 9496;0 MC4;phantom
LAYER MAP 127	DATATYPE 11 	32523 	 LAYER MC4P 	 32523 

// tfgdsmap 9497;0 MC4;frameDrawing
LAYER MAP 127	DATATYPE 19 	32531 	 LAYER MC4FRAME 	 32531 

// tfgdsmap 9498;0 MC4;critical
LAYER MAP 127	DATATYPE 21 	32533 	 LAYER MC4CRITICALID 	 32533 

// tfgdsmap 9499;0 MC4;inductorID
LAYER MAP 127	DATATYPE 30 	32542 	 LAYER MC4IND 	 32542 

// tfgdsmap 9500;0 MC4;dummyDrawing
LAYER MAP 127	DATATYPE 33 	32545 	 LAYER MC4DUMMYID 	 32545 

// tfgdsmap 9502;0 MC4;densityID
LAYER MAP 127	DATATYPE 36 	32548 	 LAYER MC4DENID 	 32548 

// tfgdsmap 9503;0 MC4;DoNotProteus
LAYER MAP 127	DATATYPE 37 	32549 	 LAYER MC4DNP 	 32549 

// tfgdsmap 9504;0 MC4;keepGenAway
LAYER MAP 127	DATATYPE 51 	32563 	 LAYER MC4KGA 	 32563 

// tfgdsmap 9505;0 MC4;FeatureUnderTest
LAYER MAP 127	DATATYPE 52 	32564 	 LAYER MC4FUT 	 32564 

// tfgdsmap 9508;0 MC4;fillerID
LAYER MAP 127	DATATYPE 65 	32577 	 LAYER MC4FILLID 	 32577 

// tfgdsmap 9509;0 MC4;grating
LAYER MAP 127	DATATYPE 70 	32582 	 LAYER MC4GRATING 	 32582 

// tfgdsmap 9510;0 MC4;gratingFr
LAYER MAP 127	DATATYPE 71 	32583 	 LAYER MC4GRATINGFRAME 	 32583 

// tfgdsmap 9511;0 MC4;plug
LAYER MAP 127	DATATYPE 74 	32586 	 LAYER MC4PLUG 	 32586 

// tfgdsmap 9512;0 MC4;plugFr
LAYER MAP 127	DATATYPE 75 	32587 	 LAYER MC4PLUGFRAME 	 32587 

// tfgdsmap 9513;0 MC4;SDC
LAYER MAP 127	DATATYPE 76 	32588 	 LAYER MC4SDC 	 32588 

// tfgdsmap 9514;0 MC4;metroCell
LAYER MAP 127	DATATYPE 96 	32608 	 LAYER MC4METROCELL 	 32608 

// tfgdsmap 9515;0 MC4;tsdrRegion
LAYER MAP 127	DATATYPE 98 	32610 	 LAYER MC4TSDRREGION 	 32610 

// tfgdsmap 9516;0 MC4;tsdr2sdr
LAYER MAP 127	DATATYPE 99 	32611 	 LAYER MC4TSDR2SDR 	 32611 

// tfgdsmap 9517;0 MC4;devtermID1
LAYER MAP 127	DATATYPE 110 	32622 	 LAYER MC4TERMID1 	 32622 

// tfgdsmap 9518;0 MC4;g1pitchID
LAYER MAP 127	DATATYPE 114 	32626 	 LAYER MC4G1PITCHID 	 32626 

// tfgdsmap 9519;0 MC4;g2pitchID
LAYER MAP 127	DATATYPE 115 	32627 	 LAYER MC4G2PITCHID 	 32627 

// tfgdsmap 9520;0 MC4;g3pitchID
LAYER MAP 127	DATATYPE 116 	32628 	 LAYER MC4G3PITCHID 	 32628 

// tfgdsmap 9521;0 MC4;g4pitchID
LAYER MAP 127	DATATYPE 117 	32629 	 LAYER MC4G4PITCHID 	 32629 

// tfgdsmap 9522;0 MC4;g5pitchID
LAYER MAP 127	DATATYPE 118 	32630 	 LAYER MC4G5PITCHID 	 32630 

// tfgdsmap 9523;0 MC4;g6pitchID
LAYER MAP 127	DATATYPE 119 	32631 	 LAYER MC4G6PITCHID 	 32631 

// tfgdsmap 9524;0 MC4;devtermID2
LAYER MAP 127	DATATYPE 121 	32633 	 LAYER MC4TERMID2 	 32633 

// tfgdsmap 9525;0 MC4;devtermID3
LAYER MAP 127	DATATYPE 122 	32634 	 LAYER MC4TERMID3 	 32634 

// tfgdsmap 9526;0 MC4;devtermID4
LAYER MAP 127	DATATYPE 123 	32635 	 LAYER MC4TERMID4 	 32635 

// tfgdsmap 9527;0 MC4;STD
LAYER MAP 127	DATATYPE 130 	32642 	 LAYER MC4STD 	 32642 

// tfgdsmap 9528;0 MC4;TARG1
LAYER MAP 127	DATATYPE 131 	32643 	 LAYER MC4TARG1 	 32643 

// tfgdsmap 9529;0 MC4;TARG2
LAYER MAP 127	DATATYPE 132 	32644 	 LAYER MC4TARG2 	 32644 

// tfgdsmap 9530;0 MC4;TARG3
LAYER MAP 127	DATATYPE 133 	32645 	 LAYER MC4TARG3 	 32645 

// tfgdsmap 9531;0 MC4;backBone
LAYER MAP 127	DATATYPE 135 	32647 	 LAYER MC4BID 	 32647 

// tfgdsmap 9532;0 MC4;g7pitchID
LAYER MAP 127	DATATYPE 138 	32650 	 LAYER MC4G7PITCHID 	 32650 

// tfgdsmap 9533;0 MC4;noFDR
LAYER MAP 127	DATATYPE 150 	32662 	 LAYER MC4NOFDR 	 32662 

// tfgdsmap 9534;0 MC4;g8pitchID
LAYER MAP 127	DATATYPE 170 	32682 	 LAYER MC4G8PITCHID 	 32682 

// tfgdsmap 9535;0 MC4;g9pitchID
LAYER MAP 127	DATATYPE 171 	32683 	 LAYER MC4G9PITCHID 	 32683 

// tfgdsmap 9536;0 MC4;g10pitchID
LAYER MAP 127	DATATYPE 172 	32684 	 LAYER MC4G10PITCHID 	 32684 

// tfgdsmap 9537;0 MC4;fillerIgnore
LAYER MAP 127	DATATYPE 226 	32738 	 LAYER MC4FILLERIGNORE 	 32738 

// tfgdsmap 9538;0 MC4;fillerExtend
LAYER MAP 127	DATATYPE 227 	32739 	 LAYER MC4FILLEREXTND 	 32739 

// tfgdsmap 9539;0 MC4;dummyFill
LAYER MAP 127	DATATYPE 250 	32762 	 LAYER MC4DUMMYFILL 	 32762 

// tfgdsmap 9540;0 MC4;actFill
LAYER MAP 127	DATATYPE 251 	32763 	 LAYER MC4ACTFILL 	 32763 

// tfgdsmap 9541;0 MC4;trFill
LAYER MAP 127	DATATYPE 252 	32764 	 LAYER MC4TRFILL 	 32764 

// tfgdsmap 9542;0 MC4;usr1
LAYER MAP 127	DATATYPE 255 	32767 	 LAYER USER127 	 32767 

// tfgdsmap 844;0 TNT;maskDrawing
LAYER MAP 129	DATATYPE 0 	33024 	 LAYER TNTDRAWN 	 33024 

// tfgdsmap 5131;0 TNT;keepout
LAYER MAP 129	DATATYPE 1 	33025 	 LAYER TNTKOR 	 33025 

// tfgdsmap 845;0 TNT;toSynDrawing
LAYER MAP 129	DATATYPE 18 	33042 	 LAYER TNTTOSYN 	 33042 

// tfgdsmap 846;0 TNT;frameOnly
LAYER MAP 129	DATATYPE 53 	33077 	 LAYER TNTFO 	 33077 

// tfgdsmap 847;0 TNT;frameOnlyHole
LAYER MAP 129	DATATYPE 54 	33078 	 LAYER TNTFOH 	 33078 

// tfgdsmap 10951;0 TNT;SRAFplus
LAYER MAP 129	DATATYPE 72 	33096 	 LAYER TNTSRAFPLUS 	 33096 

// tfgdsmap 11182;0 TNT;SRAFminus
LAYER MAP 129	DATATYPE 73 	33097 	 LAYER TNTSRAFMINUS 	 33097 

// tfgdsmap 6756;0 TNT;SDC
LAYER MAP 129	DATATYPE 76 	33100 	 LAYER TNTSDC 	 33100 

// tfgdsmap 3550;0 TNT;metroCell
LAYER MAP 129	DATATYPE 96 	33120 	 LAYER TNTMETROCELL 	 33120 

// tfgdsmap 1534;0 TNT;STD
LAYER MAP 129	DATATYPE 130 	33154 	 LAYER TNTSTD 	 33154 

// tfgdsmap 1535;0 TNT;TARG1
LAYER MAP 129	DATATYPE 131 	33155 	 LAYER TNTTARG1 	 33155 

// tfgdsmap 1536;0 TNT;TARG2
LAYER MAP 129	DATATYPE 132 	33156 	 LAYER TNTTARG2 	 33156 

// tfgdsmap 1537;0 TNT;TARG3
LAYER MAP 129	DATATYPE 133 	33157 	 LAYER TNTTARG3 	 33157 

// tfgdsmap 3689;0 TNT;noFDR
LAYER MAP 129	DATATYPE 150 	33174 	 LAYER TNTNOFDR 	 33174 

// tfgdsmap 4123;0 TNT;dummyFill
LAYER MAP 129	DATATYPE 250 	33274 	 LAYER TNTDUMMYFILL 	 33274 

// tfgdsmap 7713;0 TNT;actFill
LAYER MAP 129	DATATYPE 251 	33275 	 LAYER TNTACTFILL 	 33275 

// tfgdsmap 6300;0 TNT;trFill
LAYER MAP 129	DATATYPE 252 	33276 	 LAYER TNTTRFILL 	 33276 

// tfgdsmap 5352;0 TNT;usr1
LAYER MAP 129	DATATYPE 255 	33279 	 LAYER USER129 	 33279 

// tfgdsmap 848;0 TPT;maskDrawing
LAYER MAP 130	DATATYPE 0 	33280 	 LAYER TPTDRAWN 	 33280 

// tfgdsmap 5132;0 TPT;keepout
LAYER MAP 130	DATATYPE 1 	33281 	 LAYER TPTKOR 	 33281 

// tfgdsmap 849;0 TPT;toSynDrawing
LAYER MAP 130	DATATYPE 18 	33298 	 LAYER TPTTOSYN 	 33298 

// tfgdsmap 850;0 TPT;frameOnly
LAYER MAP 130	DATATYPE 53 	33333 	 LAYER TPTFO 	 33333 

// tfgdsmap 851;0 TPT;frameOnlyHole
LAYER MAP 130	DATATYPE 54 	33334 	 LAYER TPTFOH 	 33334 

// tfgdsmap 10952;0 TPT;SRAFplus
LAYER MAP 130	DATATYPE 72 	33352 	 LAYER TPTSRAFPLUS 	 33352 

// tfgdsmap 11183;0 TPT;SRAFminus
LAYER MAP 130	DATATYPE 73 	33353 	 LAYER TPTSRAFMINUS 	 33353 

// tfgdsmap 6757;0 TPT;SDC
LAYER MAP 130	DATATYPE 76 	33356 	 LAYER TPTSDC 	 33356 

// tfgdsmap 3551;0 TPT;metroCell
LAYER MAP 130	DATATYPE 96 	33376 	 LAYER TPTMETROCELL 	 33376 

// tfgdsmap 1538;0 TPT;STD
LAYER MAP 130	DATATYPE 130 	33410 	 LAYER TPTSTD 	 33410 

// tfgdsmap 1539;0 TPT;TARG1
LAYER MAP 130	DATATYPE 131 	33411 	 LAYER TPTTARG1 	 33411 

// tfgdsmap 1540;0 TPT;TARG2
LAYER MAP 130	DATATYPE 132 	33412 	 LAYER TPTTARG2 	 33412 

// tfgdsmap 1541;0 TPT;TARG3
LAYER MAP 130	DATATYPE 133 	33413 	 LAYER TPTTARG3 	 33413 

// tfgdsmap 3690;0 TPT;noFDR
LAYER MAP 130	DATATYPE 150 	33430 	 LAYER TPTNOFDR 	 33430 

// tfgdsmap 4124;0 TPT;dummyFill
LAYER MAP 130	DATATYPE 250 	33530 	 LAYER TPTDUMMYFILL 	 33530 

// tfgdsmap 7714;0 TPT;actFill
LAYER MAP 130	DATATYPE 251 	33531 	 LAYER TPTACTFILL 	 33531 

// tfgdsmap 6301;0 TPT;trFill
LAYER MAP 130	DATATYPE 252 	33532 	 LAYER TPTTRFILL 	 33532 

// tfgdsmap 5353;0 TPT;usr1
LAYER MAP 130	DATATYPE 255 	33535 	 LAYER USER130 	 33535 

// tfgdsmap 9559;0 NU1;maskDrawing
LAYER MAP 131	DATATYPE 0 	33536 	 LAYER NU1DRAWN 	 33536 

// tfgdsmap 9560;0 NU1;keepout
LAYER MAP 131	DATATYPE 1 	33537 	 LAYER NU1KOR 	 33537 

// tfgdsmap 9561;0 NU1;toSynDrawing
LAYER MAP 131	DATATYPE 18 	33554 	 LAYER NU1TG 	 33554 

// tfgdsmap 9562;0 NU1;frameOnly
LAYER MAP 131	DATATYPE 53 	33589 	 LAYER NU1FO 	 33589 

// tfgdsmap 9563;0 NU1;frameOnlyHole
LAYER MAP 131	DATATYPE 54 	33590 	 LAYER NU1FOH 	 33590 

// tfgdsmap 9564;0 NU1;SDC
LAYER MAP 131	DATATYPE 76 	33612 	 LAYER NU1SDC 	 33612 

// tfgdsmap 9565;0 NU1;metroCell
LAYER MAP 131	DATATYPE 96 	33632 	 LAYER NU1METROCELL 	 33632 

// tfgdsmap 9566;0 NU1;tsdrRegion
LAYER MAP 131	DATATYPE 98 	33634 	 LAYER NU1TSDRREGION 	 33634 

// tfgdsmap 9567;0 NU1;tsdr2sdr
LAYER MAP 131	DATATYPE 99 	33635 	 LAYER NU1TSDR2SDR 	 33635 

// tfgdsmap 9568;0 NU1;g1pitchID
LAYER MAP 131	DATATYPE 114 	33650 	 LAYER NU1G1PITCHID 	 33650 

// tfgdsmap 9569;0 NU1;g2pitchID
LAYER MAP 131	DATATYPE 115 	33651 	 LAYER NU1G2PITCHID 	 33651 

// tfgdsmap 9570;0 NU1;g3pitchID
LAYER MAP 131	DATATYPE 116 	33652 	 LAYER NU1G3PITCHID 	 33652 

// tfgdsmap 9571;0 NU1;g4pitchID
LAYER MAP 131	DATATYPE 117 	33653 	 LAYER NU1G4PITCHID 	 33653 

// tfgdsmap 9572;0 NU1;g5pitchID
LAYER MAP 131	DATATYPE 118 	33654 	 LAYER NU1G5PITCHID 	 33654 

// tfgdsmap 9573;0 NU1;g6pitchID
LAYER MAP 131	DATATYPE 119 	33655 	 LAYER NU1G6PITCHID 	 33655 

// tfgdsmap 9574;0 NU1;STD
LAYER MAP 131	DATATYPE 130 	33666 	 LAYER NU1STD 	 33666 

// tfgdsmap 9575;0 NU1;TARG1
LAYER MAP 131	DATATYPE 131 	33667 	 LAYER NU1TARG1 	 33667 

// tfgdsmap 9576;0 NU1;TARG2
LAYER MAP 131	DATATYPE 132 	33668 	 LAYER NU1TARG2 	 33668 

// tfgdsmap 9577;0 NU1;TARG3
LAYER MAP 131	DATATYPE 133 	33669 	 LAYER NU1TARG3 	 33669 

// tfgdsmap 9578;0 NU1;g7pitchID
LAYER MAP 131	DATATYPE 138 	33674 	 LAYER NU1G7PITCHID 	 33674 

// tfgdsmap 9579;0 NU1;noFDR
LAYER MAP 131	DATATYPE 150 	33686 	 LAYER NU1NOFDR 	 33686 

// tfgdsmap 9580;0 NU1;g8pitchID
LAYER MAP 131	DATATYPE 170 	33706 	 LAYER NU1G8PITCHID 	 33706 

// tfgdsmap 9581;0 NU1;g9pitchID
LAYER MAP 131	DATATYPE 171 	33707 	 LAYER NU1G9PITCHID 	 33707 

// tfgdsmap 9582;0 NU1;g10pitchID
LAYER MAP 131	DATATYPE 172 	33708 	 LAYER NU1G10PITCHID 	 33708 

// tfgdsmap 9583;0 NU1;dummyFill
LAYER MAP 131	DATATYPE 250 	33786 	 LAYER NU1DUMMYFILL 	 33786 

// tfgdsmap 9584;0 NU1;actFill
LAYER MAP 131	DATATYPE 251 	33787 	 LAYER NU1ACTFILL 	 33787 

// tfgdsmap 9585;0 NU1;trFill
LAYER MAP 131	DATATYPE 252 	33788 	 LAYER NU1TRFILL 	 33788 

// tfgdsmap 9586;0 NU1;usr1
LAYER MAP 131	DATATYPE 255 	33791 	 LAYER USER131 	 33791 

// tfgdsmap 9587;0 PU1;maskDrawing
LAYER MAP 132	DATATYPE 0 	33792 	 LAYER PU1DRAWN 	 33792 

// tfgdsmap 9588;0 PU1;keepout
LAYER MAP 132	DATATYPE 1 	33793 	 LAYER PU1KOR 	 33793 

// tfgdsmap 9589;0 PU1;toSynDrawing
LAYER MAP 132	DATATYPE 18 	33810 	 LAYER PU1TG 	 33810 

// tfgdsmap 9590;0 PU1;frameOnly
LAYER MAP 132	DATATYPE 53 	33845 	 LAYER PU1FO 	 33845 

// tfgdsmap 9591;0 PU1;frameOnlyHole
LAYER MAP 132	DATATYPE 54 	33846 	 LAYER PU1FOH 	 33846 

// tfgdsmap 9592;0 PU1;SDC
LAYER MAP 132	DATATYPE 76 	33868 	 LAYER PU1SDC 	 33868 

// tfgdsmap 9593;0 PU1;metroCell
LAYER MAP 132	DATATYPE 96 	33888 	 LAYER PU1METROCELL 	 33888 

// tfgdsmap 9594;0 PU1;tsdrRegion
LAYER MAP 132	DATATYPE 98 	33890 	 LAYER PU1TSDRREGION 	 33890 

// tfgdsmap 9595;0 PU1;tsdr2sdr
LAYER MAP 132	DATATYPE 99 	33891 	 LAYER PU1TSDR2SDR 	 33891 

// tfgdsmap 9596;0 PU1;g1pitchID
LAYER MAP 132	DATATYPE 114 	33906 	 LAYER PU1G1PITCHID 	 33906 

// tfgdsmap 9597;0 PU1;g2pitchID
LAYER MAP 132	DATATYPE 115 	33907 	 LAYER PU1G2PITCHID 	 33907 

// tfgdsmap 9598;0 PU1;g3pitchID
LAYER MAP 132	DATATYPE 116 	33908 	 LAYER PU1G3PITCHID 	 33908 

// tfgdsmap 9599;0 PU1;g4pitchID
LAYER MAP 132	DATATYPE 117 	33909 	 LAYER PU1G4PITCHID 	 33909 

// tfgdsmap 9600;0 PU1;g5pitchID
LAYER MAP 132	DATATYPE 118 	33910 	 LAYER PU1G5PITCHID 	 33910 

// tfgdsmap 9601;0 PU1;g6pitchID
LAYER MAP 132	DATATYPE 119 	33911 	 LAYER PU1G6PITCHID 	 33911 

// tfgdsmap 9602;0 PU1;STD
LAYER MAP 132	DATATYPE 130 	33922 	 LAYER PU1STD 	 33922 

// tfgdsmap 9603;0 PU1;TARG1
LAYER MAP 132	DATATYPE 131 	33923 	 LAYER PU1TARG1 	 33923 

// tfgdsmap 9604;0 PU1;TARG2
LAYER MAP 132	DATATYPE 132 	33924 	 LAYER PU1TARG2 	 33924 

// tfgdsmap 9605;0 PU1;TARG3
LAYER MAP 132	DATATYPE 133 	33925 	 LAYER PU1TARG3 	 33925 

// tfgdsmap 9606;0 PU1;g7pitchID
LAYER MAP 132	DATATYPE 138 	33930 	 LAYER PU1G7PITCHID 	 33930 

// tfgdsmap 9607;0 PU1;noFDR
LAYER MAP 132	DATATYPE 150 	33942 	 LAYER PU1NOFDR 	 33942 

// tfgdsmap 9608;0 PU1;g8pitchID
LAYER MAP 132	DATATYPE 170 	33962 	 LAYER PU1G8PITCHID 	 33962 

// tfgdsmap 9609;0 PU1;g9pitchID
LAYER MAP 132	DATATYPE 171 	33963 	 LAYER PU1G9PITCHID 	 33963 

// tfgdsmap 9610;0 PU1;g10pitchID
LAYER MAP 132	DATATYPE 172 	33964 	 LAYER PU1G10PITCHID 	 33964 

// tfgdsmap 9611;0 PU1;dummyFill
LAYER MAP 132	DATATYPE 250 	34042 	 LAYER PU1DUMMYFILL 	 34042 

// tfgdsmap 9612;0 PU1;actFill
LAYER MAP 132	DATATYPE 251 	34043 	 LAYER PU1ACTFILL 	 34043 

// tfgdsmap 9613;0 PU1;trFill
LAYER MAP 132	DATATYPE 252 	34044 	 LAYER PU1TRFILL 	 34044 

// tfgdsmap 9614;0 PU1;usr1
LAYER MAP 132	DATATYPE 255 	34047 	 LAYER USER132 	 34047 

// tfgdsmap 852;0 THX;maskDrawing
LAYER MAP 133	DATATYPE 0 	34048 	 LAYER THXDRAWN 	 34048 

// tfgdsmap 5133;0 THX;keepout
LAYER MAP 133	DATATYPE 1 	34049 	 LAYER THXKOR 	 34049 

// tfgdsmap 853;0 THX;toSynDrawing
LAYER MAP 133	DATATYPE 18 	34066 	 LAYER THXTOSYN 	 34066 

// tfgdsmap 854;0 THX;frameOnly
LAYER MAP 133	DATATYPE 53 	34101 	 LAYER THXFO 	 34101 

// tfgdsmap 855;0 THX;frameOnlyHole
LAYER MAP 133	DATATYPE 54 	34102 	 LAYER THXFOH 	 34102 

// tfgdsmap 10955;0 THX;SRAFplus
LAYER MAP 133	DATATYPE 72 	34120 	 LAYER THXSRAFPLUS 	 34120 

// tfgdsmap 11186;0 THX;SRAFminus
LAYER MAP 133	DATATYPE 73 	34121 	 LAYER THXSRAFMINUS 	 34121 

// tfgdsmap 6758;0 THX;SDC
LAYER MAP 133	DATATYPE 76 	34124 	 LAYER THXSDC 	 34124 

// tfgdsmap 3552;0 THX;metroCell
LAYER MAP 133	DATATYPE 96 	34144 	 LAYER THXMETROCELL 	 34144 

// tfgdsmap 1542;0 THX;STD
LAYER MAP 133	DATATYPE 130 	34178 	 LAYER THXSTD 	 34178 

// tfgdsmap 1543;0 THX;TARG1
LAYER MAP 133	DATATYPE 131 	34179 	 LAYER THXTARG1 	 34179 

// tfgdsmap 1544;0 THX;TARG2
LAYER MAP 133	DATATYPE 132 	34180 	 LAYER THXTARG2 	 34180 

// tfgdsmap 1545;0 THX;TARG3
LAYER MAP 133	DATATYPE 133 	34181 	 LAYER THXTARG3 	 34181 

// tfgdsmap 3691;0 THX;noFDR
LAYER MAP 133	DATATYPE 150 	34198 	 LAYER THXNOFDR 	 34198 

// tfgdsmap 4125;0 THX;dummyFill
LAYER MAP 133	DATATYPE 250 	34298 	 LAYER THXDUMMYFILL 	 34298 

// tfgdsmap 7715;0 THX;actFill
LAYER MAP 133	DATATYPE 251 	34299 	 LAYER THXACTFILL 	 34299 

// tfgdsmap 6302;0 THX;trFill
LAYER MAP 133	DATATYPE 252 	34300 	 LAYER THXTRFILL 	 34300 

// tfgdsmap 5354;0 THX;usr1
LAYER MAP 133	DATATYPE 255 	34303 	 LAYER USER133 	 34303 

// tfgdsmap 856;0 XNT;maskDrawing
LAYER MAP 134	DATATYPE 0 	34304 	 LAYER XNTDRAWN 	 34304 

// tfgdsmap 5134;0 XNT;keepout
LAYER MAP 134	DATATYPE 1 	34305 	 LAYER XNTKOR 	 34305 

// tfgdsmap 857;0 XNT;toSynDrawing
LAYER MAP 134	DATATYPE 18 	34322 	 LAYER XNTTOSYN 	 34322 

// tfgdsmap 858;0 XNT;frameOnly
LAYER MAP 134	DATATYPE 53 	34357 	 LAYER XNTFO 	 34357 

// tfgdsmap 859;0 XNT;frameOnlyHole
LAYER MAP 134	DATATYPE 54 	34358 	 LAYER XNTFOH 	 34358 

// tfgdsmap 10956;0 XNT;SRAFplus
LAYER MAP 134	DATATYPE 72 	34376 	 LAYER XNTSRAFPLUS 	 34376 

// tfgdsmap 11187;0 XNT;SRAFminus
LAYER MAP 134	DATATYPE 73 	34377 	 LAYER XNTSRAFMINUS 	 34377 

// tfgdsmap 6759;0 XNT;SDC
LAYER MAP 134	DATATYPE 76 	34380 	 LAYER XNTSDC 	 34380 

// tfgdsmap 3553;0 XNT;metroCell
LAYER MAP 134	DATATYPE 96 	34400 	 LAYER XNTMETROCELL 	 34400 

// tfgdsmap 1546;0 XNT;STD
LAYER MAP 134	DATATYPE 130 	34434 	 LAYER XNTSTD 	 34434 

// tfgdsmap 1547;0 XNT;TARG1
LAYER MAP 134	DATATYPE 131 	34435 	 LAYER XNTTARG1 	 34435 

// tfgdsmap 1548;0 XNT;TARG2
LAYER MAP 134	DATATYPE 132 	34436 	 LAYER XNTTARG2 	 34436 

// tfgdsmap 1549;0 XNT;TARG3
LAYER MAP 134	DATATYPE 133 	34437 	 LAYER XNTTARG3 	 34437 

// tfgdsmap 3692;0 XNT;noFDR
LAYER MAP 134	DATATYPE 150 	34454 	 LAYER XNTNOFDR 	 34454 

// tfgdsmap 4126;0 XNT;dummyFill
LAYER MAP 134	DATATYPE 250 	34554 	 LAYER XNTDUMMYFILL 	 34554 

// tfgdsmap 7716;0 XNT;actFill
LAYER MAP 134	DATATYPE 251 	34555 	 LAYER XNTACTFILL 	 34555 

// tfgdsmap 6303;0 XNT;trFill
LAYER MAP 134	DATATYPE 252 	34556 	 LAYER XNTTRFILL 	 34556 

// tfgdsmap 5355;0 XNT;usr1
LAYER MAP 134	DATATYPE 255 	34559 	 LAYER USER134 	 34559 

// tfgdsmap 860;0 XPT;maskDrawing
LAYER MAP 135	DATATYPE 0 	34560 	 LAYER XPTDRAWN 	 34560 

// tfgdsmap 5135;0 XPT;keepout
LAYER MAP 135	DATATYPE 1 	34561 	 LAYER XPTKOR 	 34561 

// tfgdsmap 861;0 XPT;toSynDrawing
LAYER MAP 135	DATATYPE 18 	34578 	 LAYER XPTTOSYN 	 34578 

// tfgdsmap 862;0 XPT;frameOnly
LAYER MAP 135	DATATYPE 53 	34613 	 LAYER XPTFO 	 34613 

// tfgdsmap 863;0 XPT;frameOnlyHole
LAYER MAP 135	DATATYPE 54 	34614 	 LAYER XPTFOH 	 34614 

// tfgdsmap 10957;0 XPT;SRAFplus
LAYER MAP 135	DATATYPE 72 	34632 	 LAYER XPTSRAFPLUS 	 34632 

// tfgdsmap 11188;0 XPT;SRAFminus
LAYER MAP 135	DATATYPE 73 	34633 	 LAYER XPTSRAFMINUS 	 34633 

// tfgdsmap 6760;0 XPT;SDC
LAYER MAP 135	DATATYPE 76 	34636 	 LAYER XPTSDC 	 34636 

// tfgdsmap 3554;0 XPT;metroCell
LAYER MAP 135	DATATYPE 96 	34656 	 LAYER XPTMETROCELL 	 34656 

// tfgdsmap 1550;0 XPT;STD
LAYER MAP 135	DATATYPE 130 	34690 	 LAYER XPTSTD 	 34690 

// tfgdsmap 1551;0 XPT;TARG1
LAYER MAP 135	DATATYPE 131 	34691 	 LAYER XPTTARG1 	 34691 

// tfgdsmap 1552;0 XPT;TARG2
LAYER MAP 135	DATATYPE 132 	34692 	 LAYER XPTTARG2 	 34692 

// tfgdsmap 1553;0 XPT;TARG3
LAYER MAP 135	DATATYPE 133 	34693 	 LAYER XPTTARG3 	 34693 

// tfgdsmap 3693;0 XPT;noFDR
LAYER MAP 135	DATATYPE 150 	34710 	 LAYER XPTNOFDR 	 34710 

// tfgdsmap 4127;0 XPT;dummyFill
LAYER MAP 135	DATATYPE 250 	34810 	 LAYER XPTDUMMYFILL 	 34810 

// tfgdsmap 7717;0 XPT;actFill
LAYER MAP 135	DATATYPE 251 	34811 	 LAYER XPTACTFILL 	 34811 

// tfgdsmap 6304;0 XPT;trFill
LAYER MAP 135	DATATYPE 252 	34812 	 LAYER XPTTRFILL 	 34812 

// tfgdsmap 5356;0 XPT;usr1
LAYER MAP 135	DATATYPE 255 	34815 	 LAYER USER135 	 34815 

// tfgdsmap 864;0 XHX;maskDrawing
LAYER MAP 136	DATATYPE 0 	34816 	 LAYER XHXDRAWN 	 34816 

// tfgdsmap 5136;0 XHX;keepout
LAYER MAP 136	DATATYPE 1 	34817 	 LAYER XHXKOR 	 34817 

// tfgdsmap 865;0 XHX;toSynDrawing
LAYER MAP 136	DATATYPE 18 	34834 	 LAYER XHXTOSYN 	 34834 

// tfgdsmap 866;0 XHX;frameOnly
LAYER MAP 136	DATATYPE 53 	34869 	 LAYER XHXFO 	 34869 

// tfgdsmap 867;0 XHX;frameOnlyHole
LAYER MAP 136	DATATYPE 54 	34870 	 LAYER XHXFOH 	 34870 

// tfgdsmap 10958;0 XHX;SRAFplus
LAYER MAP 136	DATATYPE 72 	34888 	 LAYER XHXSRAFPLUS 	 34888 

// tfgdsmap 11189;0 XHX;SRAFminus
LAYER MAP 136	DATATYPE 73 	34889 	 LAYER XHXSRAFMINUS 	 34889 

// tfgdsmap 6761;0 XHX;SDC
LAYER MAP 136	DATATYPE 76 	34892 	 LAYER XHXSDC 	 34892 

// tfgdsmap 3555;0 XHX;metroCell
LAYER MAP 136	DATATYPE 96 	34912 	 LAYER XHXMETROCELL 	 34912 

// tfgdsmap 1554;0 XHX;STD
LAYER MAP 136	DATATYPE 130 	34946 	 LAYER XHXSTD 	 34946 

// tfgdsmap 1555;0 XHX;TARG1
LAYER MAP 136	DATATYPE 131 	34947 	 LAYER XHXTARG1 	 34947 

// tfgdsmap 1556;0 XHX;TARG2
LAYER MAP 136	DATATYPE 132 	34948 	 LAYER XHXTARG2 	 34948 

// tfgdsmap 1557;0 XHX;TARG3
LAYER MAP 136	DATATYPE 133 	34949 	 LAYER XHXTARG3 	 34949 

// tfgdsmap 3694;0 XHX;noFDR
LAYER MAP 136	DATATYPE 150 	34966 	 LAYER XHXNOFDR 	 34966 

// tfgdsmap 4128;0 XHX;dummyFill
LAYER MAP 136	DATATYPE 250 	35066 	 LAYER XHXDUMMYFILL 	 35066 

// tfgdsmap 7718;0 XHX;actFill
LAYER MAP 136	DATATYPE 251 	35067 	 LAYER XHXACTFILL 	 35067 

// tfgdsmap 6305;0 XHX;trFill
LAYER MAP 136	DATATYPE 252 	35068 	 LAYER XHXTRFILL 	 35068 

// tfgdsmap 5357;0 XHX;usr1
LAYER MAP 136	DATATYPE 255 	35071 	 LAYER USER136 	 35071 

// tfgdsmap 9;0 deviceText;maskDrawing
LAYER MAP 137	DATATYPE 21 	35093 	 LAYER L9TEXT 	 35093 

// tfgdsmap 238;0 donotPSM;not_in_cadence
LAYER MAP 138	DATATYPE 20 	35348 	 LAYER DONOTPSMNIC 	 35348 

// tfgdsmap 139;0 ULL;maskDrawing
LAYER MAP 139	DATATYPE 0 	35584 	 LAYER ULLDRAWN 	 35584 

// tfgdsmap 5139;0 ULL;keepout
LAYER MAP 139	DATATYPE 1 	35585 	 LAYER ULLKOR 	 35585 

// tfgdsmap 100;0 ULL;frameDrawingP
LAYER MAP 139	DATATYPE 39 	35623 	 LAYER ULLFRAMEP 	 35623 

// tfgdsmap 99;0 ULL;frameDrawingN
LAYER MAP 139	DATATYPE 49 	35633 	 LAYER ULLFRAMEN 	 35633 

// tfgdsmap 10961;0 ULL;SRAFplus
LAYER MAP 139	DATATYPE 72 	35656 	 LAYER ULLSRAFPLUS 	 35656 

// tfgdsmap 11192;0 ULL;SRAFminus
LAYER MAP 139	DATATYPE 73 	35657 	 LAYER ULLSRAFMINUS 	 35657 

// tfgdsmap 6764;0 ULL;SDC
LAYER MAP 139	DATATYPE 76 	35660 	 LAYER ULLSDC 	 35660 

// tfgdsmap 3556;0 ULL;metroCell
LAYER MAP 139	DATATYPE 96 	35680 	 LAYER ULLMETROCELL 	 35680 

// tfgdsmap 1558;0 ULL;STD
LAYER MAP 139	DATATYPE 130 	35714 	 LAYER ULLSTD 	 35714 

// tfgdsmap 1559;0 ULL;TARG1
LAYER MAP 139	DATATYPE 131 	35715 	 LAYER ULLTARG1 	 35715 

// tfgdsmap 1560;0 ULL;TARG2
LAYER MAP 139	DATATYPE 132 	35716 	 LAYER ULLTARG2 	 35716 

// tfgdsmap 1561;0 ULL;TARG3
LAYER MAP 139	DATATYPE 133 	35717 	 LAYER ULLTARG3 	 35717 

// tfgdsmap 3695;0 ULL;noFDR
LAYER MAP 139	DATATYPE 150 	35734 	 LAYER ULLNOFDR 	 35734 

// tfgdsmap 4129;0 ULL;dummyFill
LAYER MAP 139	DATATYPE 250 	35834 	 LAYER ULLDUMMYFILL 	 35834 

// tfgdsmap 7721;0 ULL;actFill
LAYER MAP 139	DATATYPE 251 	35835 	 LAYER ULLACTFILL 	 35835 

// tfgdsmap 6308;0 ULL;trFill
LAYER MAP 139	DATATYPE 252 	35836 	 LAYER ULLTRFILL 	 35836 

// tfgdsmap 5358;0 ULL;usr1
LAYER MAP 139	DATATYPE 255 	35839 	 LAYER USER139 	 35839 

// tfgdsmap 2845;0 NAL;maskDrawing
LAYER MAP 140	DATATYPE 0 	35840 	 LAYER NALDRAWN 	 35840 

// tfgdsmap 5140;0 NAL;keepout
LAYER MAP 140	DATATYPE 1 	35841 	 LAYER NALKOR 	 35841 

// tfgdsmap 2846;0 NAL;toSynDrawing
LAYER MAP 140	DATATYPE 18 	35858 	 LAYER NALTG 	 35858 

// tfgdsmap 2847;0 NAL;frameOnly
LAYER MAP 140	DATATYPE 53 	35893 	 LAYER NALFO 	 35893 

// tfgdsmap 2848;0 NAL;frameOnlyHole
LAYER MAP 140	DATATYPE 54 	35894 	 LAYER NALFOH 	 35894 

// tfgdsmap 10962;0 NAL;SRAFplus
LAYER MAP 140	DATATYPE 72 	35912 	 LAYER NALSRAFPLUS 	 35912 

// tfgdsmap 11193;0 NAL;SRAFminus
LAYER MAP 140	DATATYPE 73 	35913 	 LAYER NALSRAFMINUS 	 35913 

// tfgdsmap 6765;0 NAL;SDC
LAYER MAP 140	DATATYPE 76 	35916 	 LAYER NALSDC 	 35916 

// tfgdsmap 3557;0 NAL;metroCell
LAYER MAP 140	DATATYPE 96 	35936 	 LAYER NALMETROCELL 	 35936 

// tfgdsmap 2849;0 NAL;STD
LAYER MAP 140	DATATYPE 130 	35970 	 LAYER NALSTD 	 35970 

// tfgdsmap 2850;0 NAL;TARG1
LAYER MAP 140	DATATYPE 131 	35971 	 LAYER NALTARG1 	 35971 

// tfgdsmap 2851;0 NAL;TARG2
LAYER MAP 140	DATATYPE 132 	35972 	 LAYER NALTARG2 	 35972 

// tfgdsmap 2852;0 NAL;TARG3
LAYER MAP 140	DATATYPE 133 	35973 	 LAYER NALTARG3 	 35973 

// tfgdsmap 3696;0 NAL;noFDR
LAYER MAP 140	DATATYPE 150 	35990 	 LAYER NALNOFDR 	 35990 

// tfgdsmap 4130;0 NAL;dummyFill
LAYER MAP 140	DATATYPE 250 	36090 	 LAYER NALDUMMYFILL 	 36090 

// tfgdsmap 7722;0 NAL;actFill
LAYER MAP 140	DATATYPE 251 	36091 	 LAYER NALACTFILL 	 36091 

// tfgdsmap 6309;0 NAL;trFill
LAYER MAP 140	DATATYPE 252 	36092 	 LAYER NALTRFILL 	 36092 

// tfgdsmap 5359;0 NAL;usr1
LAYER MAP 140	DATATYPE 255 	36095 	 LAYER USER140 	 36095 

// tfgdsmap 2853;0 PAL;maskDrawing
LAYER MAP 141	DATATYPE 0 	36096 	 LAYER PALDRAWN 	 36096 

// tfgdsmap 5141;0 PAL;keepout
LAYER MAP 141	DATATYPE 1 	36097 	 LAYER PALKOR 	 36097 

// tfgdsmap 2854;0 PAL;toSynDrawing
LAYER MAP 141	DATATYPE 18 	36114 	 LAYER PALTG 	 36114 

// tfgdsmap 2855;0 PAL;frameOnly
LAYER MAP 141	DATATYPE 53 	36149 	 LAYER PALFO 	 36149 

// tfgdsmap 2856;0 PAL;frameOnlyHole
LAYER MAP 141	DATATYPE 54 	36150 	 LAYER PALFOH 	 36150 

// tfgdsmap 10963;0 PAL;SRAFplus
LAYER MAP 141	DATATYPE 72 	36168 	 LAYER PALSRAFPLUS 	 36168 

// tfgdsmap 11194;0 PAL;SRAFminus
LAYER MAP 141	DATATYPE 73 	36169 	 LAYER PALSRAFMINUS 	 36169 

// tfgdsmap 6766;0 PAL;SDC
LAYER MAP 141	DATATYPE 76 	36172 	 LAYER PALSDC 	 36172 

// tfgdsmap 3558;0 PAL;metroCell
LAYER MAP 141	DATATYPE 96 	36192 	 LAYER PALMETROCELL 	 36192 

// tfgdsmap 2857;0 PAL;STD
LAYER MAP 141	DATATYPE 130 	36226 	 LAYER PALSTD 	 36226 

// tfgdsmap 2858;0 PAL;TARG1
LAYER MAP 141	DATATYPE 131 	36227 	 LAYER PALTARG1 	 36227 

// tfgdsmap 2859;0 PAL;TARG2
LAYER MAP 141	DATATYPE 132 	36228 	 LAYER PALTARG2 	 36228 

// tfgdsmap 2860;0 PAL;TARG3
LAYER MAP 141	DATATYPE 133 	36229 	 LAYER PALTARG3 	 36229 

// tfgdsmap 3697;0 PAL;noFDR
LAYER MAP 141	DATATYPE 150 	36246 	 LAYER PALNOFDR 	 36246 

// tfgdsmap 4131;0 PAL;dummyFill
LAYER MAP 141	DATATYPE 250 	36346 	 LAYER PALDUMMYFILL 	 36346 

// tfgdsmap 7723;0 PAL;actFill
LAYER MAP 141	DATATYPE 251 	36347 	 LAYER PALACTFILL 	 36347 

// tfgdsmap 6310;0 PAL;trFill
LAYER MAP 141	DATATYPE 252 	36348 	 LAYER PALTRFILL 	 36348 

// tfgdsmap 5360;0 PAL;usr1
LAYER MAP 141	DATATYPE 255 	36351 	 LAYER USER141 	 36351 

// tfgdsmap 6043;0 mjc;maskDrawing
LAYER MAP 142	DATATYPE 0 	36352 	 LAYER MJCDRAWN 	 36352 

// tfgdsmap 6044;0 mjc;keepout
LAYER MAP 142	DATATYPE 1 	36353 	 LAYER MJCKOR 	 36353 

// tfgdsmap 6045;0 mjc;portDrawing
LAYER MAP 142	DATATYPE 2 	36354 	 LAYER MJCPORT 	 36354 

// tfgdsmap 6046;0 mjc;zoneDrawing
LAYER MAP 142	DATATYPE 3 	36355 	 LAYER MJCZONE 	 36355 

// tfgdsmap 6047;0 mjc;resDrawing
LAYER MAP 142	DATATYPE 4 	36356 	 LAYER MJCRESID 	 36356 

// tfgdsmap 6049;0 mjc;phantom
LAYER MAP 142	DATATYPE 11 	36363 	 LAYER MJCP 	 36363 

// tfgdsmap 6050;0 mjc;frameDrawing
LAYER MAP 142	DATATYPE 19 	36371 	 LAYER MJCFRAME 	 36371 

// tfgdsmap 7883;0 mjc;critical
LAYER MAP 142	DATATYPE 21 	36373 	 LAYER MJCCRITICALID 	 36373 

// tfgdsmap 6051;0 mjc;inductorID
LAYER MAP 142	DATATYPE 30 	36382 	 LAYER MJCIND 	 36382 

// tfgdsmap 6052;0 mjc;dummyDrawing
LAYER MAP 142	DATATYPE 33 	36385 	 LAYER MJCDUMMYID 	 36385 

// tfgdsmap 6054;0 mjc;densityID
LAYER MAP 142	DATATYPE 36 	36388 	 LAYER MJCDENID 	 36388 

// tfgdsmap 6055;0 mjc;DoNotProteus
LAYER MAP 142	DATATYPE 37 	36389 	 LAYER MJCDNP 	 36389 

// tfgdsmap 6056;0 mjc;keepGenAway
LAYER MAP 142	DATATYPE 51 	36403 	 LAYER MJCKGA 	 36403 

// tfgdsmap 6057;0 mjc;FeatureUnderTest
LAYER MAP 142	DATATYPE 52 	36404 	 LAYER MJCFUT 	 36404 

// tfgdsmap 6060;0 mjc;fillerID
LAYER MAP 142	DATATYPE 65 	36417 	 LAYER MJCFILLID 	 36417 

// tfgdsmap 6061;0 mjc;grating
LAYER MAP 142	DATATYPE 70 	36422 	 LAYER MJCGRATING 	 36422 

// tfgdsmap 6062;0 mjc;gratingFr
LAYER MAP 142	DATATYPE 71 	36423 	 LAYER MJCGRATINGFRAME 	 36423 

// tfgdsmap 6063;0 mjc;plug
LAYER MAP 142	DATATYPE 74 	36426 	 LAYER MJCPLUG 	 36426 

// tfgdsmap 6064;0 mjc;plugFr
LAYER MAP 142	DATATYPE 75 	36427 	 LAYER MJCPLUGFRAME 	 36427 

// tfgdsmap 6767;0 mjc;SDC
LAYER MAP 142	DATATYPE 76 	36428 	 LAYER MJCSDC 	 36428 

// tfgdsmap 6065;0 mjc;metroCell
LAYER MAP 142	DATATYPE 96 	36448 	 LAYER MJCMETROCELL 	 36448 

// tfgdsmap 6066;0 mjc;tsdrRegion
LAYER MAP 142	DATATYPE 98 	36450 	 LAYER MJCTSDRREGION 	 36450 

// tfgdsmap 6067;0 mjc;tsdr2sdr
LAYER MAP 142	DATATYPE 99 	36451 	 LAYER MJCTSDR2SDR 	 36451 

// tfgdsmap 6068;0 mjc;devtermID1
LAYER MAP 142	DATATYPE 110 	36462 	 LAYER MJCTERMID1 	 36462 

// tfgdsmap 6069;0 mjc;g1pitchID
LAYER MAP 142	DATATYPE 114 	36466 	 LAYER MJCG1PITCHID 	 36466 

// tfgdsmap 6070;0 mjc;g2pitchID
LAYER MAP 142	DATATYPE 115 	36467 	 LAYER MJCG2PITCHID 	 36467 

// tfgdsmap 6071;0 mjc;g3pitchID
LAYER MAP 142	DATATYPE 116 	36468 	 LAYER MJCG3PITCHID 	 36468 

// tfgdsmap 6072;0 mjc;g4pitchID
LAYER MAP 142	DATATYPE 117 	36469 	 LAYER MJCG4PITCHID 	 36469 

// tfgdsmap 6073;0 mjc;g5pitchID
LAYER MAP 142	DATATYPE 118 	36470 	 LAYER MJCG5PITCHID 	 36470 

// tfgdsmap 6074;0 mjc;g6pitchID
LAYER MAP 142	DATATYPE 119 	36471 	 LAYER MJCG6PITCHID 	 36471 

// tfgdsmap 6075;0 mjc;drawing
LAYER MAP 142	DATATYPE 120 	36472 	 LAYER MJCID 	 36472 

// tfgdsmap 6076;0 mjc;devtermID2
LAYER MAP 142	DATATYPE 121 	36473 	 LAYER MJCTERMID2 	 36473 

// tfgdsmap 6077;0 mjc;devtermID3
LAYER MAP 142	DATATYPE 122 	36474 	 LAYER MJCTERMID3 	 36474 

// tfgdsmap 6078;0 mjc;devtermID4
LAYER MAP 142	DATATYPE 123 	36475 	 LAYER MJCTERMID4 	 36475 

// tfgdsmap 6079;0 mjc;STD
LAYER MAP 142	DATATYPE 130 	36482 	 LAYER MJCSTD 	 36482 

// tfgdsmap 6080;0 mjc;TARG1
LAYER MAP 142	DATATYPE 131 	36483 	 LAYER MJCTARG1 	 36483 

// tfgdsmap 6081;0 mjc;TARG2
LAYER MAP 142	DATATYPE 132 	36484 	 LAYER MJCTARG2 	 36484 

// tfgdsmap 6082;0 mjc;TARG3
LAYER MAP 142	DATATYPE 133 	36485 	 LAYER MJCTARG3 	 36485 

// tfgdsmap 6083;0 mjc;backBone
LAYER MAP 142	DATATYPE 135 	36487 	 LAYER MJCBID 	 36487 

// tfgdsmap 6084;0 mjc;g7pitchID
LAYER MAP 142	DATATYPE 138 	36490 	 LAYER MJCG7PITCHID 	 36490 

// tfgdsmap 6085;0 mjc;noFDR
LAYER MAP 142	DATATYPE 150 	36502 	 LAYER MJCNOFDR 	 36502 

// tfgdsmap 6086;0 mjc;g8pitchID
LAYER MAP 142	DATATYPE 170 	36522 	 LAYER MJCG8PITCHID 	 36522 

// tfgdsmap 6087;0 mjc;g9pitchID
LAYER MAP 142	DATATYPE 171 	36523 	 LAYER MJCG9PITCHID 	 36523 

// tfgdsmap 6088;0 mjc;g10pitchID
LAYER MAP 142	DATATYPE 172 	36524 	 LAYER MJCG10PITCHID 	 36524 

// tfgdsmap 6089;0 mjc;fillerIgnore
LAYER MAP 142	DATATYPE 226 	36578 	 LAYER MJCFILLERIGNORE 	 36578 

// tfgdsmap 6090;0 mjc;fillerExtend
LAYER MAP 142	DATATYPE 227 	36579 	 LAYER MJCFILLEREXTEND 	 36579 

// tfgdsmap 6091;0 mjc;dummyFill
LAYER MAP 142	DATATYPE 250 	36602 	 LAYER MJCDUMMYFILL 	 36602 

// tfgdsmap 7724;0 mjc;actFill
LAYER MAP 142	DATATYPE 251 	36603 	 LAYER MJCACTFILL 	 36603 

// tfgdsmap 6311;0 mjc;trFill
LAYER MAP 142	DATATYPE 252 	36604 	 LAYER MJCTRFILL 	 36604 

// tfgdsmap 6092;0 mjc;usr1
LAYER MAP 142	DATATYPE 255 	36607 	 LAYER USER142 	 36607 

// tfgdsmap 771;0 DVN;maskDrawing
LAYER MAP 143	DATATYPE 0 	36608 	 LAYER DVNDRAWN 	 36608 

// tfgdsmap 5142;0 DVN;keepout
LAYER MAP 143	DATATYPE 1 	36609 	 LAYER DVNKOR 	 36609 

// tfgdsmap 772;0 DVN;toSynDrawing
LAYER MAP 143	DATATYPE 18 	36626 	 LAYER DVNTG 	 36626 

// tfgdsmap 730;0 DVN;frameOnly
LAYER MAP 143	DATATYPE 53 	36661 	 LAYER DVNFO 	 36661 

// tfgdsmap 731;0 DVN;frameOnlyHole
LAYER MAP 143	DATATYPE 54 	36662 	 LAYER DVNFOH 	 36662 

// tfgdsmap 10965;0 DVN;SRAFplus
LAYER MAP 143	DATATYPE 72 	36680 	 LAYER DVNSRAFPLUS 	 36680 

// tfgdsmap 11196;0 DVN;SRAFminus
LAYER MAP 143	DATATYPE 73 	36681 	 LAYER DVNSRAFMINUS 	 36681 

// tfgdsmap 6768;0 DVN;SDC
LAYER MAP 143	DATATYPE 76 	36684 	 LAYER DVNSDC 	 36684 

// tfgdsmap 3559;0 DVN;metroCell
LAYER MAP 143	DATATYPE 96 	36704 	 LAYER DVNMETROCELL 	 36704 

// tfgdsmap 1562;0 DVN;STD
LAYER MAP 143	DATATYPE 130 	36738 	 LAYER DVNSTD 	 36738 

// tfgdsmap 1563;0 DVN;TARG1
LAYER MAP 143	DATATYPE 131 	36739 	 LAYER DVNTARG1 	 36739 

// tfgdsmap 1564;0 DVN;TARG2
LAYER MAP 143	DATATYPE 132 	36740 	 LAYER DVNTARG2 	 36740 

// tfgdsmap 1565;0 DVN;TARG3
LAYER MAP 143	DATATYPE 133 	36741 	 LAYER DVNTARG3 	 36741 

// tfgdsmap 3698;0 DVN;noFDR
LAYER MAP 143	DATATYPE 150 	36758 	 LAYER DVNNOFDR 	 36758 

// tfgdsmap 4132;0 DVN;dummyFill
LAYER MAP 143	DATATYPE 250 	36858 	 LAYER DVNDUMMYFILL 	 36858 

// tfgdsmap 7725;0 DVN;actFill
LAYER MAP 143	DATATYPE 251 	36859 	 LAYER DVNACTFILL 	 36859 

// tfgdsmap 6312;0 DVN;trFill
LAYER MAP 143	DATATYPE 252 	36860 	 LAYER DVNTRFILL 	 36860 

// tfgdsmap 5361;0 DVN;usr1
LAYER MAP 143	DATATYPE 255 	36863 	 LAYER USER143 	 36863 

// tfgdsmap 938;0 ALL;keepout
LAYER MAP 144	DATATYPE 1 	36865 	 LAYER ALLKOR 	 36865 

// tfgdsmap 977;0 ALL;keepGenAway
LAYER MAP 144	DATATYPE 51 	36915 	 LAYER ALLKGA 	 36915 

// tfgdsmap 937;0 ALL;FeatureUnderTest
LAYER MAP 144	DATATYPE 52 	36916 	 LAYER METALFUT 	 36916 

// tfgdsmap 3300;0 ALL;viaFUT
LAYER MAP 144	DATATYPE 53 	36917 	 LAYER VIAFUT 	 36917 

// tfgdsmap 3301;0 ALL;metroCell
LAYER MAP 144	DATATYPE 96 	36960 	 LAYER ALLMETROCELL 	 36960 

// tfgdsmap 8486;0 ALL;eco
LAYER MAP 144	DATATYPE 101 	36965 	 LAYER ALLECOID 	 36965 

// tfgdsmap 4002;0 ALL;fillerIgnore
LAYER MAP 144	DATATYPE 226 	37090 	 LAYER ALLFILLERIGNORE 	 37090 

// tfgdsmap 6313;0 ALL;trFill
LAYER MAP 144	DATATYPE 252 	37116 	 LAYER ALLTRFILL 	 37116 

// tfgdsmap 939;0 BGD;maskDrawing
LAYER MAP 145	DATATYPE 0 	37120 	 LAYER BGDDRAWN 	 37120 

// tfgdsmap 5143;0 BGD;keepout
LAYER MAP 145	DATATYPE 1 	37121 	 LAYER BGDKOR 	 37121 

// tfgdsmap 943;0 BGD;toSynDrawing
LAYER MAP 145	DATATYPE 18 	37138 	 LAYER BGDTG 	 37138 

// tfgdsmap 942;0 BGD;frameDrawing
LAYER MAP 145	DATATYPE 19 	37139 	 LAYER BGDFRAME 	 37139 

// tfgdsmap 940;0 BGD;frameOnly
LAYER MAP 145	DATATYPE 53 	37173 	 LAYER BGDFO 	 37173 

// tfgdsmap 941;0 BGD;frameOnlyHole
LAYER MAP 145	DATATYPE 54 	37174 	 LAYER BGDFOH 	 37174 

// tfgdsmap 10966;0 BGD;SRAFplus
LAYER MAP 145	DATATYPE 72 	37192 	 LAYER BGDSRAFPLUS 	 37192 

// tfgdsmap 11197;0 BGD;SRAFminus
LAYER MAP 145	DATATYPE 73 	37193 	 LAYER BGDSRAFMINUS 	 37193 

// tfgdsmap 6769;0 BGD;SDC
LAYER MAP 145	DATATYPE 76 	37196 	 LAYER BGDSDC 	 37196 

// tfgdsmap 3560;0 BGD;metroCell
LAYER MAP 145	DATATYPE 96 	37216 	 LAYER BGDMETROCELL 	 37216 

// tfgdsmap 1566;0 BGD;STD
LAYER MAP 145	DATATYPE 130 	37250 	 LAYER BGDSTD 	 37250 

// tfgdsmap 1567;0 BGD;TARG1
LAYER MAP 145	DATATYPE 131 	37251 	 LAYER BGDTARG1 	 37251 

// tfgdsmap 1568;0 BGD;TARG2
LAYER MAP 145	DATATYPE 132 	37252 	 LAYER BGDTARG2 	 37252 

// tfgdsmap 1569;0 BGD;TARG3
LAYER MAP 145	DATATYPE 133 	37253 	 LAYER BGDTARG3 	 37253 

// tfgdsmap 3699;0 BGD;noFDR
LAYER MAP 145	DATATYPE 150 	37270 	 LAYER BGDNOFDR 	 37270 

// tfgdsmap 4133;0 BGD;dummyFill
LAYER MAP 145	DATATYPE 250 	37370 	 LAYER BGDDUMMYFILL 	 37370 

// tfgdsmap 7726;0 BGD;actFill
LAYER MAP 145	DATATYPE 251 	37371 	 LAYER BGDACTFILL 	 37371 

// tfgdsmap 6314;0 BGD;trFill
LAYER MAP 145	DATATYPE 252 	37372 	 LAYER BGDTRFILL 	 37372 

// tfgdsmap 5362;0 BGD;usr1
LAYER MAP 145	DATATYPE 255 	37375 	 LAYER USER145 	 37375 

// tfgdsmap 773;0 DVP;maskDrawing
LAYER MAP 146	DATATYPE 0 	37376 	 LAYER DVPDRAWN 	 37376 

// tfgdsmap 5144;0 DVP;keepout
LAYER MAP 146	DATATYPE 1 	37377 	 LAYER DVPKOR 	 37377 

// tfgdsmap 774;0 DVP;toSynDrawing
LAYER MAP 146	DATATYPE 18 	37394 	 LAYER DVPTG 	 37394 

// tfgdsmap 732;0 DVP;frameOnly
LAYER MAP 146	DATATYPE 53 	37429 	 LAYER DVPFO 	 37429 

// tfgdsmap 733;0 DVP;frameOnlyHole
LAYER MAP 146	DATATYPE 54 	37430 	 LAYER DVPFOH 	 37430 

// tfgdsmap 10967;0 DVP;SRAFplus
LAYER MAP 146	DATATYPE 72 	37448 	 LAYER DVPSRAFPLUS 	 37448 

// tfgdsmap 11198;0 DVP;SRAFminus
LAYER MAP 146	DATATYPE 73 	37449 	 LAYER DVPSRAFMINUS 	 37449 

// tfgdsmap 6770;0 DVP;SDC
LAYER MAP 146	DATATYPE 76 	37452 	 LAYER DVPSDC 	 37452 

// tfgdsmap 3561;0 DVP;metroCell
LAYER MAP 146	DATATYPE 96 	37472 	 LAYER DVPMETROCELL 	 37472 

// tfgdsmap 1570;0 DVP;STD
LAYER MAP 146	DATATYPE 130 	37506 	 LAYER DVPSTD 	 37506 

// tfgdsmap 1571;0 DVP;TARG1
LAYER MAP 146	DATATYPE 131 	37507 	 LAYER DVPTARG1 	 37507 

// tfgdsmap 1572;0 DVP;TARG2
LAYER MAP 146	DATATYPE 132 	37508 	 LAYER DVPTARG2 	 37508 

// tfgdsmap 1573;0 DVP;TARG3
LAYER MAP 146	DATATYPE 133 	37509 	 LAYER DVPTARG3 	 37509 

// tfgdsmap 3700;0 DVP;noFDR
LAYER MAP 146	DATATYPE 150 	37526 	 LAYER DVPNOFDR 	 37526 

// tfgdsmap 4134;0 DVP;dummyFill
LAYER MAP 146	DATATYPE 250 	37626 	 LAYER DVPDUMMYFILL 	 37626 

// tfgdsmap 7727;0 DVP;actFill
LAYER MAP 146	DATATYPE 251 	37627 	 LAYER DVPACTFILL 	 37627 

// tfgdsmap 6315;0 DVP;trFill
LAYER MAP 146	DATATYPE 252 	37628 	 LAYER DVPTRFILL 	 37628 

// tfgdsmap 5363;0 DVP;usr1
LAYER MAP 146	DATATYPE 255 	37631 	 LAYER USER146 	 37631 

// tfgdsmap 5435;0 mjm;maskDrawing
LAYER MAP 147	DATATYPE 0 	37632 	 LAYER MJMDRAWN 	 37632 

// tfgdsmap 5436;0 mjm;keepout
LAYER MAP 147	DATATYPE 1 	37633 	 LAYER MJMKOR 	 37633 

// tfgdsmap 5437;0 mjm;portDrawing
LAYER MAP 147	DATATYPE 2 	37634 	 LAYER MJMPORT 	 37634 

// tfgdsmap 5438;0 mjm;zoneDrawing
LAYER MAP 147	DATATYPE 3 	37635 	 LAYER MJMZONE 	 37635 

// tfgdsmap 5439;0 mjm;resDrawing
LAYER MAP 147	DATATYPE 4 	37636 	 LAYER MJMRESID 	 37636 

// tfgdsmap 5441;0 mjm;phantom
LAYER MAP 147	DATATYPE 11 	37643 	 LAYER MJMP 	 37643 

// tfgdsmap 5442;0 mjm;frameDrawing
LAYER MAP 147	DATATYPE 19 	37651 	 LAYER MJMFRAME 	 37651 

// tfgdsmap 7884;0 mjm;critical
LAYER MAP 147	DATATYPE 21 	37653 	 LAYER MJMCRITICALID 	 37653 

// tfgdsmap 5443;0 mjm;inductorID
LAYER MAP 147	DATATYPE 30 	37662 	 LAYER MJMIND 	 37662 

// tfgdsmap 5444;0 mjm;dummyDrawing
LAYER MAP 147	DATATYPE 33 	37665 	 LAYER MJMDUMMYID 	 37665 

// tfgdsmap 5446;0 mjm;densityID
LAYER MAP 147	DATATYPE 36 	37668 	 LAYER MJMDENID 	 37668 

// tfgdsmap 5447;0 mjm;DoNotProteus
LAYER MAP 147	DATATYPE 37 	37669 	 LAYER MJMDNP 	 37669 

// tfgdsmap 5448;0 mjm;keepGenAway
LAYER MAP 147	DATATYPE 51 	37683 	 LAYER MJMKGA 	 37683 

// tfgdsmap 5449;0 mjm;FeatureUnderTest
LAYER MAP 147	DATATYPE 52 	37684 	 LAYER MJMFUT 	 37684 

// tfgdsmap 5452;0 mjm;fillerID
LAYER MAP 147	DATATYPE 65 	37697 	 LAYER MJMFILLID 	 37697 

// tfgdsmap 5453;0 mjm;grating
LAYER MAP 147	DATATYPE 70 	37702 	 LAYER MJMGRATING 	 37702 

// tfgdsmap 5454;0 mjm;gratingFr
LAYER MAP 147	DATATYPE 71 	37703 	 LAYER MJMGRATINGFRAME 	 37703 

// tfgdsmap 10968;0 mjm;SRAFplus
LAYER MAP 147	DATATYPE 72 	37704 	 LAYER MJMSRAFPLUS 	 37704 

// tfgdsmap 11199;0 mjm;SRAFminus
LAYER MAP 147	DATATYPE 73 	37705 	 LAYER MJMSRAFMINUS 	 37705 

// tfgdsmap 5455;0 mjm;plug
LAYER MAP 147	DATATYPE 74 	37706 	 LAYER MJMPLUG 	 37706 

// tfgdsmap 5456;0 mjm;plugFr
LAYER MAP 147	DATATYPE 75 	37707 	 LAYER MJMPLUGFRAME 	 37707 

// tfgdsmap 6771;0 mjm;SDC
LAYER MAP 147	DATATYPE 76 	37708 	 LAYER MJMSDC 	 37708 

// tfgdsmap 5457;0 mjm;metroCell
LAYER MAP 147	DATATYPE 96 	37728 	 LAYER MJMMETROCELL 	 37728 

// tfgdsmap 5458;0 mjm;tsdrRegion
LAYER MAP 147	DATATYPE 98 	37730 	 LAYER MJMTSDRREGION 	 37730 

// tfgdsmap 5459;0 mjm;tsdr2sdr
LAYER MAP 147	DATATYPE 99 	37731 	 LAYER MJMTSDR2SDR 	 37731 

// tfgdsmap 5460;0 mjm;devtermID1
LAYER MAP 147	DATATYPE 110 	37742 	 LAYER MJMTERMID1 	 37742 

// tfgdsmap 5461;0 mjm;g1pitchID
LAYER MAP 147	DATATYPE 114 	37746 	 LAYER MJMG1PITCHID 	 37746 

// tfgdsmap 5462;0 mjm;g2pitchID
LAYER MAP 147	DATATYPE 115 	37747 	 LAYER MJMG2PITCHID 	 37747 

// tfgdsmap 5463;0 mjm;g3pitchID
LAYER MAP 147	DATATYPE 116 	37748 	 LAYER MJMG3PITCHID 	 37748 

// tfgdsmap 5464;0 mjm;g4pitchID
LAYER MAP 147	DATATYPE 117 	37749 	 LAYER MJMG4PITCHID 	 37749 

// tfgdsmap 5465;0 mjm;g5pitchID
LAYER MAP 147	DATATYPE 118 	37750 	 LAYER MJMG5PITCHID 	 37750 

// tfgdsmap 5466;0 mjm;g6pitchID
LAYER MAP 147	DATATYPE 119 	37751 	 LAYER MJMG6PITCHID 	 37751 

// tfgdsmap 5467;0 mjm;drawing
LAYER MAP 147	DATATYPE 120 	37752 	 LAYER MJMID 	 37752 

// tfgdsmap 5468;0 mjm;devtermID2
LAYER MAP 147	DATATYPE 121 	37753 	 LAYER MJMTERMID2 	 37753 

// tfgdsmap 5469;0 mjm;devtermID3
LAYER MAP 147	DATATYPE 122 	37754 	 LAYER MJMTERMID3 	 37754 

// tfgdsmap 5470;0 mjm;devtermID4
LAYER MAP 147	DATATYPE 123 	37755 	 LAYER MJMTERMID4 	 37755 

// tfgdsmap 5471;0 mjm;STD
LAYER MAP 147	DATATYPE 130 	37762 	 LAYER MJMSTD 	 37762 

// tfgdsmap 5472;0 mjm;TARG1
LAYER MAP 147	DATATYPE 131 	37763 	 LAYER MJMTARG1 	 37763 

// tfgdsmap 5473;0 mjm;TARG2
LAYER MAP 147	DATATYPE 132 	37764 	 LAYER MJMTARG2 	 37764 

// tfgdsmap 5474;0 mjm;TARG3
LAYER MAP 147	DATATYPE 133 	37765 	 LAYER MJMTARG3 	 37765 

// tfgdsmap 5475;0 mjm;backBone
LAYER MAP 147	DATATYPE 135 	37767 	 LAYER MJMBID 	 37767 

// tfgdsmap 5476;0 mjm;g7pitchID
LAYER MAP 147	DATATYPE 138 	37770 	 LAYER MJMG7PITCHID 	 37770 

// tfgdsmap 5477;0 mjm;noFDR
LAYER MAP 147	DATATYPE 150 	37782 	 LAYER MJMNOFDR 	 37782 

// tfgdsmap 5478;0 mjm;g8pitchID
LAYER MAP 147	DATATYPE 170 	37802 	 LAYER MJMG8PITCHID 	 37802 

// tfgdsmap 5479;0 mjm;g9pitchID
LAYER MAP 147	DATATYPE 171 	37803 	 LAYER MJMG9PITCHID 	 37803 

// tfgdsmap 5480;0 mjm;g10pitchID
LAYER MAP 147	DATATYPE 172 	37804 	 LAYER MJMG10PITCHID 	 37804 

// tfgdsmap 5481;0 mjm;fillerIgnore
LAYER MAP 147	DATATYPE 226 	37858 	 LAYER MJMFILLERIGNORE 	 37858 

// tfgdsmap 5482;0 mjm;fillerExtend
LAYER MAP 147	DATATYPE 227 	37859 	 LAYER MJMFILLEREXTND 	 37859 

// tfgdsmap 5483;0 mjm;dummyFill
LAYER MAP 147	DATATYPE 250 	37882 	 LAYER MJMDUMMYFILL 	 37882 

// tfgdsmap 7728;0 mjm;actFill
LAYER MAP 147	DATATYPE 251 	37883 	 LAYER MJMACTFILL 	 37883 

// tfgdsmap 6316;0 mjm;trFill
LAYER MAP 147	DATATYPE 252 	37884 	 LAYER MJMTRFILL 	 37884 

// tfgdsmap 5484;0 mjm;usr1
LAYER MAP 147	DATATYPE 255 	37887 	 LAYER USER147 	 37887 

// tfgdsmap 20;0 PTD1reserved;toSynDrawing
LAYER MAP 148	DATATYPE 18 	37906 	 LAYER L20 	 37906 

// tfgdsmap 226;0 PTD9reserved;toSynDrawing
LAYER MAP 149	DATATYPE 18 	38162 	 LAYER L226 	 38162 

// tfgdsmap 3929;0 HVG;maskDrawing
LAYER MAP 150	DATATYPE 0 	38400 	 LAYER HVGDRAWN 	 38400 

// tfgdsmap 5145;0 HVG;keepout
LAYER MAP 150	DATATYPE 1 	38401 	 LAYER HVGKOR 	 38401 

// tfgdsmap 3930;0 HVG;toSynDrawing
LAYER MAP 150	DATATYPE 18 	38418 	 LAYER HVGTG 	 38418 

// tfgdsmap 3931;0 HVG;frameOnly
LAYER MAP 150	DATATYPE 53 	38453 	 LAYER HVGFO 	 38453 

// tfgdsmap 3932;0 HVG;frameOnlyHole
LAYER MAP 150	DATATYPE 54 	38454 	 LAYER HVGFOH 	 38454 

// tfgdsmap 10969;0 HVG;SRAFplus
LAYER MAP 150	DATATYPE 72 	38472 	 LAYER HVGSRAFPLUS 	 38472 

// tfgdsmap 11200;0 HVG;SRAFminus
LAYER MAP 150	DATATYPE 73 	38473 	 LAYER HVGSRAFMINUS 	 38473 

// tfgdsmap 6772;0 HVG;SDC
LAYER MAP 150	DATATYPE 76 	38476 	 LAYER HVGSDC 	 38476 

// tfgdsmap 3933;0 HVG;metroCell
LAYER MAP 150	DATATYPE 96 	38496 	 LAYER HVGMETROCELL 	 38496 

// tfgdsmap 3934;0 HVG;STD
LAYER MAP 150	DATATYPE 130 	38530 	 LAYER HVGSTD 	 38530 

// tfgdsmap 3935;0 HVG;TARG1
LAYER MAP 150	DATATYPE 131 	38531 	 LAYER HVGTARG1 	 38531 

// tfgdsmap 3936;0 HVG;TARG2
LAYER MAP 150	DATATYPE 132 	38532 	 LAYER HVGTARG2 	 38532 

// tfgdsmap 3937;0 HVG;TARG3
LAYER MAP 150	DATATYPE 133 	38533 	 LAYER HVGTARG3 	 38533 

// tfgdsmap 3938;0 HVG;noFDR
LAYER MAP 150	DATATYPE 150 	38550 	 LAYER HVGNOFDR 	 38550 

// tfgdsmap 4135;0 HVG;dummyFill
LAYER MAP 150	DATATYPE 250 	38650 	 LAYER HVGDUMMYFILL 	 38650 

// tfgdsmap 7729;0 HVG;actFill
LAYER MAP 150	DATATYPE 251 	38651 	 LAYER HVGACTFILL 	 38651 

// tfgdsmap 6317;0 HVG;trFill
LAYER MAP 150	DATATYPE 252 	38652 	 LAYER HVGTRFILL 	 38652 

// tfgdsmap 5364;0 HVG;usr1
LAYER MAP 150	DATATYPE 255 	38655 	 LAYER USER150 	 38655 

// tfgdsmap 785;0 DMG;maskDrawing
LAYER MAP 151	DATATYPE 0 	38656 	 LAYER DMGDRAWN 	 38656 

// tfgdsmap 5146;0 DMG;keepout
LAYER MAP 151	DATATYPE 1 	38657 	 LAYER DMGKOR 	 38657 

// tfgdsmap 786;0 DMG;toSynDrawing
LAYER MAP 151	DATATYPE 18 	38674 	 LAYER DMGTG 	 38674 

// tfgdsmap 744;0 DMG;frameOnly
LAYER MAP 151	DATATYPE 53 	38709 	 LAYER DMGFO 	 38709 

// tfgdsmap 745;0 DMG;frameOnlyHole
LAYER MAP 151	DATATYPE 54 	38710 	 LAYER DMGFOH 	 38710 

// tfgdsmap 10970;0 DMG;SRAFplus
LAYER MAP 151	DATATYPE 72 	38728 	 LAYER DMGSRAFPLUS 	 38728 

// tfgdsmap 11201;0 DMG;SRAFminus
LAYER MAP 151	DATATYPE 73 	38729 	 LAYER DMGSRAFMINUS 	 38729 

// tfgdsmap 6773;0 DMG;SDC
LAYER MAP 151	DATATYPE 76 	38732 	 LAYER DMGSDC 	 38732 

// tfgdsmap 3562;0 DMG;metroCell
LAYER MAP 151	DATATYPE 96 	38752 	 LAYER DMGMETROCELL 	 38752 

// tfgdsmap 1574;0 DMG;STD
LAYER MAP 151	DATATYPE 130 	38786 	 LAYER DMGSTD 	 38786 

// tfgdsmap 1575;0 DMG;TARG1
LAYER MAP 151	DATATYPE 131 	38787 	 LAYER DMGTARG1 	 38787 

// tfgdsmap 1576;0 DMG;TARG2
LAYER MAP 151	DATATYPE 132 	38788 	 LAYER DMGTARG2 	 38788 

// tfgdsmap 1577;0 DMG;TARG3
LAYER MAP 151	DATATYPE 133 	38789 	 LAYER DMGTARG3 	 38789 

// tfgdsmap 3701;0 DMG;noFDR
LAYER MAP 151	DATATYPE 150 	38806 	 LAYER DMGNOFDR 	 38806 

// tfgdsmap 4136;0 DMG;dummyFill
LAYER MAP 151	DATATYPE 250 	38906 	 LAYER DMGDUMMYFILL 	 38906 

// tfgdsmap 7730;0 DMG;actFill
LAYER MAP 151	DATATYPE 251 	38907 	 LAYER DMGACTFILL 	 38907 

// tfgdsmap 6318;0 DMG;trFill
LAYER MAP 151	DATATYPE 252 	38908 	 LAYER DMGTRFILL 	 38908 

// tfgdsmap 5365;0 DMG;usr1
LAYER MAP 151	DATATYPE 255 	38911 	 LAYER USER151 	 38911 

// tfgdsmap 804;0 NMG;maskDrawing
LAYER MAP 152	DATATYPE 0 	38912 	 LAYER NMGDRAWN 	 38912 

// tfgdsmap 5147;0 NMG;keepout
LAYER MAP 152	DATATYPE 1 	38913 	 LAYER NMGKOR 	 38913 

// tfgdsmap 805;0 NMG;toSynDrawing
LAYER MAP 152	DATATYPE 18 	38930 	 LAYER NMGTG 	 38930 

// tfgdsmap 803;0 NMG;frameOnly
LAYER MAP 152	DATATYPE 53 	38965 	 LAYER NMGFO 	 38965 

// tfgdsmap 802;0 NMG;frameOnlyHole
LAYER MAP 152	DATATYPE 54 	38966 	 LAYER NMGFOH 	 38966 

// tfgdsmap 10971;0 NMG;SRAFplus
LAYER MAP 152	DATATYPE 72 	38984 	 LAYER NMGSRAFPLUS 	 38984 

// tfgdsmap 11202;0 NMG;SRAFminus
LAYER MAP 152	DATATYPE 73 	38985 	 LAYER NMGSRAFMINUS 	 38985 

// tfgdsmap 6774;0 NMG;SDC
LAYER MAP 152	DATATYPE 76 	38988 	 LAYER NMGSDC 	 38988 

// tfgdsmap 3563;0 NMG;metroCell
LAYER MAP 152	DATATYPE 96 	39008 	 LAYER NMGMETROCELL 	 39008 

// tfgdsmap 1578;0 NMG;STD
LAYER MAP 152	DATATYPE 130 	39042 	 LAYER NMGSTD 	 39042 

// tfgdsmap 1579;0 NMG;TARG1
LAYER MAP 152	DATATYPE 131 	39043 	 LAYER NMGTARG1 	 39043 

// tfgdsmap 1580;0 NMG;TARG2
LAYER MAP 152	DATATYPE 132 	39044 	 LAYER NMGTARG2 	 39044 

// tfgdsmap 1581;0 NMG;TARG3
LAYER MAP 152	DATATYPE 133 	39045 	 LAYER NMGTARG3 	 39045 

// tfgdsmap 3702;0 NMG;noFDR
LAYER MAP 152	DATATYPE 150 	39062 	 LAYER NMGNOFDR 	 39062 

// tfgdsmap 4137;0 NMG;dummyFill
LAYER MAP 152	DATATYPE 250 	39162 	 LAYER NMGDUMMYFILL 	 39162 

// tfgdsmap 7731;0 NMG;actFill
LAYER MAP 152	DATATYPE 251 	39163 	 LAYER NMGACTFILL 	 39163 

// tfgdsmap 6319;0 NMG;trFill
LAYER MAP 152	DATATYPE 252 	39164 	 LAYER NMGTRFILL 	 39164 

// tfgdsmap 5366;0 NMG;usr1
LAYER MAP 152	DATATYPE 255 	39167 	 LAYER USER152 	 39167 

// tfgdsmap 800;0 PMG;maskDrawing
LAYER MAP 153	DATATYPE 0 	39168 	 LAYER PMGDRAWN 	 39168 

// tfgdsmap 5148;0 PMG;keepout
LAYER MAP 153	DATATYPE 1 	39169 	 LAYER PMGKOR 	 39169 

// tfgdsmap 801;0 PMG;toSynDrawing
LAYER MAP 153	DATATYPE 18 	39186 	 LAYER PMGTG 	 39186 

// tfgdsmap 799;0 PMG;frameOnly
LAYER MAP 153	DATATYPE 53 	39221 	 LAYER PMGFO 	 39221 

// tfgdsmap 798;0 PMG;frameOnlyHole
LAYER MAP 153	DATATYPE 54 	39222 	 LAYER PMGFOH 	 39222 

// tfgdsmap 10972;0 PMG;SRAFplus
LAYER MAP 153	DATATYPE 72 	39240 	 LAYER PMGSRAFPLUS 	 39240 

// tfgdsmap 11203;0 PMG;SRAFminus
LAYER MAP 153	DATATYPE 73 	39241 	 LAYER PMGSRAFMINUS 	 39241 

// tfgdsmap 6775;0 PMG;SDC
LAYER MAP 153	DATATYPE 76 	39244 	 LAYER PMGSDC 	 39244 

// tfgdsmap 3564;0 PMG;metroCell
LAYER MAP 153	DATATYPE 96 	39264 	 LAYER PMGMETROCELL 	 39264 

// tfgdsmap 1582;0 PMG;STD
LAYER MAP 153	DATATYPE 130 	39298 	 LAYER PMGSTD 	 39298 

// tfgdsmap 1583;0 PMG;TARG1
LAYER MAP 153	DATATYPE 131 	39299 	 LAYER PMGTARG1 	 39299 

// tfgdsmap 1584;0 PMG;TARG2
LAYER MAP 153	DATATYPE 132 	39300 	 LAYER PMGTARG2 	 39300 

// tfgdsmap 1585;0 PMG;TARG3
LAYER MAP 153	DATATYPE 133 	39301 	 LAYER PMGTARG3 	 39301 

// tfgdsmap 3703;0 PMG;noFDR
LAYER MAP 153	DATATYPE 150 	39318 	 LAYER PMGNOFDR 	 39318 

// tfgdsmap 4138;0 PMG;dummyFill
LAYER MAP 153	DATATYPE 250 	39418 	 LAYER PMGDUMMYFILL 	 39418 

// tfgdsmap 7732;0 PMG;actFill
LAYER MAP 153	DATATYPE 251 	39419 	 LAYER PMGACTFILL 	 39419 

// tfgdsmap 6320;0 PMG;trFill
LAYER MAP 153	DATATYPE 252 	39420 	 LAYER PMGTRFILL 	 39420 

// tfgdsmap 5367;0 PMG;usr1
LAYER MAP 153	DATATYPE 255 	39423 	 LAYER USER153 	 39423 

// tfgdsmap 754;0 wellSizePitchWaiver;toSynDrawing
LAYER MAP 154	DATATYPE 18 	39442 	 LAYER WELLSIZEPITCHWVR 	 39442 

// tfgdsmap 755;0 SVN;maskDrawing
LAYER MAP 155	DATATYPE 0 	39680 	 LAYER SVNDRAWN 	 39680 

// tfgdsmap 5149;0 SVN;keepout
LAYER MAP 155	DATATYPE 1 	39681 	 LAYER SVNKOR 	 39681 

// tfgdsmap 756;0 SVN;toSynDrawing
LAYER MAP 155	DATATYPE 18 	39698 	 LAYER SVNTG 	 39698 

// tfgdsmap 794;0 SVN;frameOnly
LAYER MAP 155	DATATYPE 53 	39733 	 LAYER SVNFO 	 39733 

// tfgdsmap 793;0 SVN;frameOnlyHole
LAYER MAP 155	DATATYPE 54 	39734 	 LAYER SVNFOH 	 39734 

// tfgdsmap 10973;0 SVN;SRAFplus
LAYER MAP 155	DATATYPE 72 	39752 	 LAYER SVNSRAFPLUS 	 39752 

// tfgdsmap 11204;0 SVN;SRAFminus
LAYER MAP 155	DATATYPE 73 	39753 	 LAYER SVNSRAFMINUS 	 39753 

// tfgdsmap 6776;0 SVN;SDC
LAYER MAP 155	DATATYPE 76 	39756 	 LAYER SVNSDC 	 39756 

// tfgdsmap 3565;0 SVN;metroCell
LAYER MAP 155	DATATYPE 96 	39776 	 LAYER SVNMETROCELL 	 39776 

// tfgdsmap 1586;0 SVN;STD
LAYER MAP 155	DATATYPE 130 	39810 	 LAYER SVNSTD 	 39810 

// tfgdsmap 1587;0 SVN;TARG1
LAYER MAP 155	DATATYPE 131 	39811 	 LAYER SVNTARG1 	 39811 

// tfgdsmap 1588;0 SVN;TARG2
LAYER MAP 155	DATATYPE 132 	39812 	 LAYER SVNTARG2 	 39812 

// tfgdsmap 1589;0 SVN;TARG3
LAYER MAP 155	DATATYPE 133 	39813 	 LAYER SVNTARG3 	 39813 

// tfgdsmap 3704;0 SVN;noFDR
LAYER MAP 155	DATATYPE 150 	39830 	 LAYER SVNNOFDR 	 39830 

// tfgdsmap 4139;0 SVN;dummyFill
LAYER MAP 155	DATATYPE 250 	39930 	 LAYER SVNDUMMYFILL 	 39930 

// tfgdsmap 7733;0 SVN;actFill
LAYER MAP 155	DATATYPE 251 	39931 	 LAYER SVNACTFILL 	 39931 

// tfgdsmap 6321;0 SVN;trFill
LAYER MAP 155	DATATYPE 252 	39932 	 LAYER SVNTRFILL 	 39932 

// tfgdsmap 5368;0 SVN;usr1
LAYER MAP 155	DATATYPE 255 	39935 	 LAYER USER155 	 39935 

// tfgdsmap 757;0 SVP;maskDrawing
LAYER MAP 156	DATATYPE 0 	39936 	 LAYER SVPDRAWN 	 39936 

// tfgdsmap 5150;0 SVP;keepout
LAYER MAP 156	DATATYPE 1 	39937 	 LAYER SVPKOR 	 39937 

// tfgdsmap 758;0 SVP;toSynDrawing
LAYER MAP 156	DATATYPE 18 	39954 	 LAYER SVPTG 	 39954 

// tfgdsmap 796;0 SVP;frameOnly
LAYER MAP 156	DATATYPE 53 	39989 	 LAYER SVPFO 	 39989 

// tfgdsmap 795;0 SVP;frameOnlyHole
LAYER MAP 156	DATATYPE 54 	39990 	 LAYER SVPFOH 	 39990 

// tfgdsmap 10974;0 SVP;SRAFplus
LAYER MAP 156	DATATYPE 72 	40008 	 LAYER SVPSRAFPLUS 	 40008 

// tfgdsmap 11205;0 SVP;SRAFminus
LAYER MAP 156	DATATYPE 73 	40009 	 LAYER SVPSRAFMINUS 	 40009 

// tfgdsmap 6777;0 SVP;SDC
LAYER MAP 156	DATATYPE 76 	40012 	 LAYER SVPSDC 	 40012 

// tfgdsmap 3566;0 SVP;metroCell
LAYER MAP 156	DATATYPE 96 	40032 	 LAYER SVPMETROCELL 	 40032 

// tfgdsmap 1590;0 SVP;STD
LAYER MAP 156	DATATYPE 130 	40066 	 LAYER SVPSTD 	 40066 

// tfgdsmap 1591;0 SVP;TARG1
LAYER MAP 156	DATATYPE 131 	40067 	 LAYER SVPTARG1 	 40067 

// tfgdsmap 1592;0 SVP;TARG2
LAYER MAP 156	DATATYPE 132 	40068 	 LAYER SVPTARG2 	 40068 

// tfgdsmap 1593;0 SVP;TARG3
LAYER MAP 156	DATATYPE 133 	40069 	 LAYER SVPTARG3 	 40069 

// tfgdsmap 3705;0 SVP;noFDR
LAYER MAP 156	DATATYPE 150 	40086 	 LAYER SVPNOFDR 	 40086 

// tfgdsmap 4140;0 SVP;dummyFill
LAYER MAP 156	DATATYPE 250 	40186 	 LAYER SVPDUMMYFILL 	 40186 

// tfgdsmap 7734;0 SVP;actFill
LAYER MAP 156	DATATYPE 251 	40187 	 LAYER SVPACTFILL 	 40187 

// tfgdsmap 6322;0 SVP;trFill
LAYER MAP 156	DATATYPE 252 	40188 	 LAYER SVPTRFILL 	 40188 

// tfgdsmap 5369;0 SVP;usr1
LAYER MAP 156	DATATYPE 255 	40191 	 LAYER USER156 	 40191 

// tfgdsmap 759;0 NES;maskDrawing
LAYER MAP 157	DATATYPE 0 	40192 	 LAYER NESDRAWN 	 40192 

// tfgdsmap 5151;0 NES;keepout
LAYER MAP 157	DATATYPE 1 	40193 	 LAYER NESKOR 	 40193 

// tfgdsmap 760;0 NES;toSynDrawing
LAYER MAP 157	DATATYPE 18 	40210 	 LAYER NESTG 	 40210 

// tfgdsmap 762;0 NES;frameOnly
LAYER MAP 157	DATATYPE 53 	40245 	 LAYER NESFO 	 40245 

// tfgdsmap 761;0 NES;frameOnlyHole
LAYER MAP 157	DATATYPE 54 	40246 	 LAYER NESFOH 	 40246 

// tfgdsmap 10975;0 NES;SRAFplus
LAYER MAP 157	DATATYPE 72 	40264 	 LAYER NESSRAFPLUS 	 40264 

// tfgdsmap 11206;0 NES;SRAFminus
LAYER MAP 157	DATATYPE 73 	40265 	 LAYER NESSRAFMINUS 	 40265 

// tfgdsmap 6778;0 NES;SDC
LAYER MAP 157	DATATYPE 76 	40268 	 LAYER NESSDC 	 40268 

// tfgdsmap 3567;0 NES;metroCell
LAYER MAP 157	DATATYPE 96 	40288 	 LAYER NESMETROCELL 	 40288 

// tfgdsmap 1594;0 NES;STD
LAYER MAP 157	DATATYPE 130 	40322 	 LAYER NESSTD 	 40322 

// tfgdsmap 1595;0 NES;TARG1
LAYER MAP 157	DATATYPE 131 	40323 	 LAYER NESTARG1 	 40323 

// tfgdsmap 1596;0 NES;TARG2
LAYER MAP 157	DATATYPE 132 	40324 	 LAYER NESTARG2 	 40324 

// tfgdsmap 1597;0 NES;TARG3
LAYER MAP 157	DATATYPE 133 	40325 	 LAYER NESTARG3 	 40325 

// tfgdsmap 3706;0 NES;noFDR
LAYER MAP 157	DATATYPE 150 	40342 	 LAYER NESNOFDR 	 40342 

// tfgdsmap 4141;0 NES;dummyFill
LAYER MAP 157	DATATYPE 250 	40442 	 LAYER NESDUMMYFILL 	 40442 

// tfgdsmap 7735;0 NES;actFill
LAYER MAP 157	DATATYPE 251 	40443 	 LAYER NESACTFILL 	 40443 

// tfgdsmap 6323;0 NES;trFill
LAYER MAP 157	DATATYPE 252 	40444 	 LAYER NESTRFILL 	 40444 

// tfgdsmap 5370;0 NES;usr1
LAYER MAP 157	DATATYPE 255 	40447 	 LAYER USER157 	 40447 

// tfgdsmap 763;0 DOX;maskDrawing
LAYER MAP 158	DATATYPE 0 	40448 	 LAYER DOXDRAWN 	 40448 

// tfgdsmap 5152;0 DOX;keepout
LAYER MAP 158	DATATYPE 1 	40449 	 LAYER DOXKOR 	 40449 

// tfgdsmap 764;0 DOX;toSynDrawing
LAYER MAP 158	DATATYPE 18 	40466 	 LAYER DOXTG 	 40466 

// tfgdsmap 766;0 DOX;frameOnly
LAYER MAP 158	DATATYPE 53 	40501 	 LAYER DOXFO 	 40501 

// tfgdsmap 765;0 DOX;frameOnlyHole
LAYER MAP 158	DATATYPE 54 	40502 	 LAYER DOXFOH 	 40502 

// tfgdsmap 10976;0 DOX;SRAFplus
LAYER MAP 158	DATATYPE 72 	40520 	 LAYER DOXSRAFPLUS 	 40520 

// tfgdsmap 11207;0 DOX;SRAFminus
LAYER MAP 158	DATATYPE 73 	40521 	 LAYER DOXSRAFMINUS 	 40521 

// tfgdsmap 6779;0 DOX;SDC
LAYER MAP 158	DATATYPE 76 	40524 	 LAYER DOXSDC 	 40524 

// tfgdsmap 3568;0 DOX;metroCell
LAYER MAP 158	DATATYPE 96 	40544 	 LAYER DOXMETROCELL 	 40544 

// tfgdsmap 1598;0 DOX;STD
LAYER MAP 158	DATATYPE 130 	40578 	 LAYER DOXSTD 	 40578 

// tfgdsmap 1599;0 DOX;TARG1
LAYER MAP 158	DATATYPE 131 	40579 	 LAYER DOXTARG1 	 40579 

// tfgdsmap 1600;0 DOX;TARG2
LAYER MAP 158	DATATYPE 132 	40580 	 LAYER DOXTARG2 	 40580 

// tfgdsmap 1601;0 DOX;TARG3
LAYER MAP 158	DATATYPE 133 	40581 	 LAYER DOXTARG3 	 40581 

// tfgdsmap 3707;0 DOX;noFDR
LAYER MAP 158	DATATYPE 150 	40598 	 LAYER DOXNOFDR 	 40598 

// tfgdsmap 4142;0 DOX;dummyFill
LAYER MAP 158	DATATYPE 250 	40698 	 LAYER DOXDUMMYFILL 	 40698 

// tfgdsmap 7736;0 DOX;actFill
LAYER MAP 158	DATATYPE 251 	40699 	 LAYER DOXACTFILL 	 40699 

// tfgdsmap 6324;0 DOX;trFill
LAYER MAP 158	DATATYPE 252 	40700 	 LAYER DOXTRFILL 	 40700 

// tfgdsmap 5371;0 DOX;usr1
LAYER MAP 158	DATATYPE 255 	40703 	 LAYER USER158 	 40703 

// tfgdsmap 911;0 EVN;maskDrawing
LAYER MAP 159	DATATYPE 0 	40704 	 LAYER EVNDRAWN 	 40704 

// tfgdsmap 5153;0 EVN;keepout
LAYER MAP 159	DATATYPE 1 	40705 	 LAYER EVNKOR 	 40705 

// tfgdsmap 912;0 EVN;toSynDrawing
LAYER MAP 159	DATATYPE 18 	40722 	 LAYER EVNTG 	 40722 

// tfgdsmap 914;0 EVN;frameOnly
LAYER MAP 159	DATATYPE 53 	40757 	 LAYER EVNFO 	 40757 

// tfgdsmap 913;0 EVN;frameOnlyHole
LAYER MAP 159	DATATYPE 54 	40758 	 LAYER EVNFOH 	 40758 

// tfgdsmap 10977;0 EVN;SRAFplus
LAYER MAP 159	DATATYPE 72 	40776 	 LAYER EVNSRAFPLUS 	 40776 

// tfgdsmap 11208;0 EVN;SRAFminus
LAYER MAP 159	DATATYPE 73 	40777 	 LAYER EVNSRAFMINUS 	 40777 

// tfgdsmap 6780;0 EVN;SDC
LAYER MAP 159	DATATYPE 76 	40780 	 LAYER EVNSDC 	 40780 

// tfgdsmap 3569;0 EVN;metroCell
LAYER MAP 159	DATATYPE 96 	40800 	 LAYER EVNMETROCELL 	 40800 

// tfgdsmap 1602;0 EVN;STD
LAYER MAP 159	DATATYPE 130 	40834 	 LAYER EVNSTD 	 40834 

// tfgdsmap 1603;0 EVN;TARG1
LAYER MAP 159	DATATYPE 131 	40835 	 LAYER EVNTARG1 	 40835 

// tfgdsmap 1604;0 EVN;TARG2
LAYER MAP 159	DATATYPE 132 	40836 	 LAYER EVNTARG2 	 40836 

// tfgdsmap 1605;0 EVN;TARG3
LAYER MAP 159	DATATYPE 133 	40837 	 LAYER EVNTARG3 	 40837 

// tfgdsmap 3708;0 EVN;noFDR
LAYER MAP 159	DATATYPE 150 	40854 	 LAYER EVNNOFDR 	 40854 

// tfgdsmap 4143;0 EVN;dummyFill
LAYER MAP 159	DATATYPE 250 	40954 	 LAYER EVNDUMMYFILL 	 40954 

// tfgdsmap 7737;0 EVN;actFill
LAYER MAP 159	DATATYPE 251 	40955 	 LAYER EVNACTFILL 	 40955 

// tfgdsmap 6325;0 EVN;trFill
LAYER MAP 159	DATATYPE 252 	40956 	 LAYER EVNTRFILL 	 40956 

// tfgdsmap 5372;0 EVN;usr1
LAYER MAP 159	DATATYPE 255 	40959 	 LAYER USER159 	 40959 

// tfgdsmap 960;0 tcalign;maskDrawing
LAYER MAP 160	DATATYPE 0 	40960 	 LAYER TCALIGNMENTDRAWN 	 40960 

// tfgdsmap 5154;0 tcalign;keepout
LAYER MAP 160	DATATYPE 1 	40961 	 LAYER TCALIGNMENTKOR 	 40961 

// tfgdsmap 3570;0 tcalign;metroCell
LAYER MAP 160	DATATYPE 96 	41056 	 LAYER TCALIGNMETROCELL 	 41056 

// tfgdsmap 1717;0 tcalign;STD
LAYER MAP 160	DATATYPE 130 	41090 	 LAYER TCALIGNSTD 	 41090 

// tfgdsmap 1718;0 tcalign;TARG1
LAYER MAP 160	DATATYPE 131 	41091 	 LAYER TCALIGNTARG1 	 41091 

// tfgdsmap 1719;0 tcalign;TARG2
LAYER MAP 160	DATATYPE 132 	41092 	 LAYER TCALIGNTARG2 	 41092 

// tfgdsmap 1720;0 tcalign;TARG3
LAYER MAP 160	DATATYPE 133 	41093 	 LAYER TCALIGNTARG3 	 41093 

// tfgdsmap 3709;0 tcalign;noFDR
LAYER MAP 160	DATATYPE 150 	41110 	 LAYER TCALIGNNOFDR 	 41110 

// tfgdsmap 4144;0 tcalign;dummyFill
LAYER MAP 160	DATATYPE 250 	41210 	 LAYER TCALIGNMENTDUMMYFILL 	 41210 

// tfgdsmap 7738;0 tcalign;actFill
LAYER MAP 160	DATATYPE 251 	41211 	 LAYER TCALIGNMENTACTFILL 	 41211 

// tfgdsmap 6326;0 tcalign;trFill
LAYER MAP 160	DATATYPE 252 	41212 	 LAYER TCALIGNMENTTRFILL 	 41212 

// tfgdsmap 5373;0 tcalign;usr1
LAYER MAP 160	DATATYPE 255 	41215 	 LAYER USER160 	 41215 

// tfgdsmap 1730;0 REI;maskDrawing
LAYER MAP 161	DATATYPE 0 	41216 	 LAYER REIDRAWN 	 41216 

// tfgdsmap 5155;0 REI;keepout
LAYER MAP 161	DATATYPE 1 	41217 	 LAYER REIKOR 	 41217 

// tfgdsmap 1731;0 REI;toSynDrawing
LAYER MAP 161	DATATYPE 18 	41234 	 LAYER REITG 	 41234 

// tfgdsmap 1732;0 REI;frameOnly
LAYER MAP 161	DATATYPE 53 	41269 	 LAYER REIFO 	 41269 

// tfgdsmap 1733;0 REI;frameOnlyHole
LAYER MAP 161	DATATYPE 54 	41270 	 LAYER REIFOH 	 41270 

// tfgdsmap 11303;0 REI;SRAFplus
LAYER MAP 161	DATATYPE 72 	41288 	 LAYER REISRAFPLUS 	 41288 

// tfgdsmap 11304;0 REI;SRAFminus
LAYER MAP 161	DATATYPE 73 	41289 	 LAYER REISRAFMINUS 	 41289 

// tfgdsmap 6782;0 REI;SDC
LAYER MAP 161	DATATYPE 76 	41292 	 LAYER REISDC 	 41292 

// tfgdsmap 3571;0 REI;metroCell
LAYER MAP 161	DATATYPE 96 	41312 	 LAYER REIMETROCELL 	 41312 

// tfgdsmap 1734;0 REI;STD
LAYER MAP 161	DATATYPE 130 	41346 	 LAYER REISTD 	 41346 

// tfgdsmap 1735;0 REI;TARG1
LAYER MAP 161	DATATYPE 131 	41347 	 LAYER REITARG1 	 41347 

// tfgdsmap 1736;0 REI;TARG2
LAYER MAP 161	DATATYPE 132 	41348 	 LAYER REITARG2 	 41348 

// tfgdsmap 1737;0 REI;TARG3
LAYER MAP 161	DATATYPE 133 	41349 	 LAYER REITARG3 	 41349 

// tfgdsmap 3710;0 REI;noFDR
LAYER MAP 161	DATATYPE 150 	41366 	 LAYER REINOFDR 	 41366 

// tfgdsmap 4145;0 REI;dummyFill
LAYER MAP 161	DATATYPE 250 	41466 	 LAYER REIDUMMYFILL 	 41466 

// tfgdsmap 7739;0 REI;actFill
LAYER MAP 161	DATATYPE 251 	41467 	 LAYER REIACTFILL 	 41467 

// tfgdsmap 6327;0 REI;trFill
LAYER MAP 161	DATATYPE 252 	41468 	 LAYER REITRFILL 	 41468 

// tfgdsmap 5374;0 REI;usr1
LAYER MAP 161	DATATYPE 255 	41471 	 LAYER USER161 	 41471 

// tfgdsmap 981;0 XVN;maskDrawing
LAYER MAP 162	DATATYPE 0 	41472 	 LAYER XVNDRAWN 	 41472 

// tfgdsmap 5156;0 XVN;keepout
LAYER MAP 162	DATATYPE 1 	41473 	 LAYER XVNKOR 	 41473 

// tfgdsmap 982;0 XVN;toSynDrawing
LAYER MAP 162	DATATYPE 18 	41490 	 LAYER XVNTG 	 41490 

// tfgdsmap 983;0 XVN;frameOnly
LAYER MAP 162	DATATYPE 53 	41525 	 LAYER XVNFO 	 41525 

// tfgdsmap 984;0 XVN;frameOnlyHole
LAYER MAP 162	DATATYPE 54 	41526 	 LAYER XVNFOH 	 41526 

// tfgdsmap 10978;0 XVN;SRAFplus
LAYER MAP 162	DATATYPE 72 	41544 	 LAYER XVNSRAFPLUS 	 41544 

// tfgdsmap 11209;0 XVN;SRAFminus
LAYER MAP 162	DATATYPE 73 	41545 	 LAYER XVNSRAFMINUS 	 41545 

// tfgdsmap 6783;0 XVN;SDC
LAYER MAP 162	DATATYPE 76 	41548 	 LAYER XVNSDC 	 41548 

// tfgdsmap 3572;0 XVN;metroCell
LAYER MAP 162	DATATYPE 96 	41568 	 LAYER XVNMETROCELL 	 41568 

// tfgdsmap 1606;0 XVN;STD
LAYER MAP 162	DATATYPE 130 	41602 	 LAYER XVNSTD 	 41602 

// tfgdsmap 1607;0 XVN;TARG1
LAYER MAP 162	DATATYPE 131 	41603 	 LAYER XVNTARG1 	 41603 

// tfgdsmap 1608;0 XVN;TARG2
LAYER MAP 162	DATATYPE 132 	41604 	 LAYER XVNTARG2 	 41604 

// tfgdsmap 1609;0 XVN;TARG3
LAYER MAP 162	DATATYPE 133 	41605 	 LAYER XVNTARG3 	 41605 

// tfgdsmap 3711;0 XVN;noFDR
LAYER MAP 162	DATATYPE 150 	41622 	 LAYER XVNNOFDR 	 41622 

// tfgdsmap 4146;0 XVN;dummyFill
LAYER MAP 162	DATATYPE 250 	41722 	 LAYER XVNDUMMYFILL 	 41722 

// tfgdsmap 7740;0 XVN;actFill
LAYER MAP 162	DATATYPE 251 	41723 	 LAYER XVNACTFILL 	 41723 

// tfgdsmap 6328;0 XVN;trFill
LAYER MAP 162	DATATYPE 252 	41724 	 LAYER XVNTRFILL 	 41724 

// tfgdsmap 5375;0 XVN;usr1
LAYER MAP 162	DATATYPE 255 	41727 	 LAYER USER162 	 41727 

// tfgdsmap 985;0 AG3;maskDrawing
LAYER MAP 163	DATATYPE 0 	41728 	 LAYER AG3DRAWN 	 41728 

// tfgdsmap 3795;0 AG3;keepout
LAYER MAP 163	DATATYPE 1 	41729 	 LAYER AG3KOR 	 41729 

// tfgdsmap 986;0 AG3;toSynDrawing
LAYER MAP 163	DATATYPE 18 	41746 	 LAYER AG3TG 	 41746 

// tfgdsmap 987;0 AG3;frameDrawing
LAYER MAP 163	DATATYPE 19 	41747 	 LAYER AG3FG 	 41747 

// tfgdsmap 3801;0 AG3;keepGenAway
LAYER MAP 163	DATATYPE 51 	41779 	 LAYER AG3KGA 	 41779 

// tfgdsmap 988;0 AG3;frameOnly
LAYER MAP 163	DATATYPE 53 	41781 	 LAYER AG3FO 	 41781 

// tfgdsmap 989;0 AG3;frameOnlyHole
LAYER MAP 163	DATATYPE 54 	41782 	 LAYER AG3FOH 	 41782 

// tfgdsmap 10979;0 AG3;SRAFplus
LAYER MAP 163	DATATYPE 72 	41800 	 LAYER AG3SRAFPLUS 	 41800 

// tfgdsmap 11210;0 AG3;SRAFminus
LAYER MAP 163	DATATYPE 73 	41801 	 LAYER AG3SRAFMINUS 	 41801 

// tfgdsmap 6784;0 AG3;SDC
LAYER MAP 163	DATATYPE 76 	41804 	 LAYER AG3SDC 	 41804 

// tfgdsmap 3573;0 AG3;metroCell
LAYER MAP 163	DATATYPE 96 	41824 	 LAYER AG3METROCELL 	 41824 

// tfgdsmap 1610;0 AG3;STD
LAYER MAP 163	DATATYPE 130 	41858 	 LAYER AG3STD 	 41858 

// tfgdsmap 1611;0 AG3;TARG1
LAYER MAP 163	DATATYPE 131 	41859 	 LAYER AG3TARG1 	 41859 

// tfgdsmap 1612;0 AG3;TARG2
LAYER MAP 163	DATATYPE 132 	41860 	 LAYER AG3TARG2 	 41860 

// tfgdsmap 1613;0 AG3;TARG3
LAYER MAP 163	DATATYPE 133 	41861 	 LAYER AG3TARG3 	 41861 

// tfgdsmap 3712;0 AG3;noFDR
LAYER MAP 163	DATATYPE 150 	41878 	 LAYER AG3NOFDR 	 41878 

// tfgdsmap 3302;0 AG3;NAG
LAYER MAP 163	DATATYPE 167 	41895 	 LAYER AG3NAG 	 41895 

// tfgdsmap 3985;0 AG3;fillerIgnore
LAYER MAP 163	DATATYPE 226 	41954 	 LAYER AG3FILLERIGNORE 	 41954 

// tfgdsmap 4147;0 AG3;dummyFill
LAYER MAP 163	DATATYPE 250 	41978 	 LAYER AG3DUMMYFILL 	 41978 

// tfgdsmap 7741;0 AG3;actFill
LAYER MAP 163	DATATYPE 251 	41979 	 LAYER AG3ACTFILL 	 41979 

// tfgdsmap 6329;0 AG3;trFill
LAYER MAP 163	DATATYPE 252 	41980 	 LAYER AG3TRFILL 	 41980 

// tfgdsmap 5376;0 AG3;usr1
LAYER MAP 163	DATATYPE 255 	41983 	 LAYER USER163 	 41983 

// tfgdsmap 11381;0 NN1;maskDrawing
LAYER MAP 164	DATATYPE 0 	41984 	 LAYER NN1DRAWN 	 41984 

// tfgdsmap 11382;0 NN1;keepout
LAYER MAP 164	DATATYPE 1 	41985 	 LAYER NN1KOR 	 41985 

// tfgdsmap 11383;0 NN1;toSynDrawing
LAYER MAP 164	DATATYPE 18 	42002 	 LAYER NN1TG 	 42002 

// tfgdsmap 1012;0 PCT1;frameDrawing
LAYER MAP 164	DATATYPE 19 	42003 	 LAYER PCT1FRAME 	 42003 

// tfgdsmap 11384;0 NN1;frameOnly
LAYER MAP 164	DATATYPE 53 	42037 	 LAYER NN1FO 	 42037 

// tfgdsmap 11385;0 NN1;frameOnlyHole
LAYER MAP 164	DATATYPE 54 	42038 	 LAYER NN1FOH 	 42038 

// tfgdsmap 11386;0 NN1;SDC
LAYER MAP 164	DATATYPE 76 	42060 	 LAYER NN1SDC 	 42060 

// tfgdsmap 11387;0 NN1;metroCell
LAYER MAP 164	DATATYPE 96 	42080 	 LAYER NN1METROCELL 	 42080 

// tfgdsmap 11388;0 NN1;tsdrRegion
LAYER MAP 164	DATATYPE 98 	42082 	 LAYER NN1TSDRREGION 	 42082 

// tfgdsmap 11389;0 NN1;tsdr2sdr
LAYER MAP 164	DATATYPE 99 	42083 	 LAYER NN1TSDR2SDR 	 42083 

// tfgdsmap 11390;0 NN1;g1pitchID
LAYER MAP 164	DATATYPE 114 	42098 	 LAYER NN1G1PITCHID 	 42098 

// tfgdsmap 11391;0 NN1;g2pitchID
LAYER MAP 164	DATATYPE 115 	42099 	 LAYER NN1G2PITCHID 	 42099 

// tfgdsmap 11392;0 NN1;g3pitchID
LAYER MAP 164	DATATYPE 116 	42100 	 LAYER NN1G3PITCHID 	 42100 

// tfgdsmap 11393;0 NN1;g4pitchID
LAYER MAP 164	DATATYPE 117 	42101 	 LAYER NN1G4PITCHID 	 42101 

// tfgdsmap 11394;0 NN1;g5pitchID
LAYER MAP 164	DATATYPE 118 	42102 	 LAYER NN1G5PITCHID 	 42102 

// tfgdsmap 11395;0 NN1;g6pitchID
LAYER MAP 164	DATATYPE 119 	42103 	 LAYER NN1G6PITCHID 	 42103 

// tfgdsmap 11396;0 NN1;STD
LAYER MAP 164	DATATYPE 130 	42114 	 LAYER NN1STD 	 42114 

// tfgdsmap 11397;0 NN1;TARG1
LAYER MAP 164	DATATYPE 131 	42115 	 LAYER NN1TARG1 	 42115 

// tfgdsmap 11398;0 NN1;TARG2
LAYER MAP 164	DATATYPE 132 	42116 	 LAYER NN1TARG2 	 42116 

// tfgdsmap 11399;0 NN1;TARG3
LAYER MAP 164	DATATYPE 133 	42117 	 LAYER NN1TARG3 	 42117 

// tfgdsmap 11400;0 NN1;g7pitchID
LAYER MAP 164	DATATYPE 138 	42122 	 LAYER NN1G7PITCHID 	 42122 

// tfgdsmap 11401;0 NN1;noFDR
LAYER MAP 164	DATATYPE 150 	42134 	 LAYER NN1NOFDR 	 42134 

// tfgdsmap 11402;0 NN1;g8pitchID
LAYER MAP 164	DATATYPE 170 	42154 	 LAYER NN1G8PITCHID 	 42154 

// tfgdsmap 11403;0 NN1;g9pitchID
LAYER MAP 164	DATATYPE 171 	42155 	 LAYER NN1G9PITCHID 	 42155 

// tfgdsmap 11404;0 NN1;g10pitchID
LAYER MAP 164	DATATYPE 172 	42156 	 LAYER NN1G10PITCHID 	 42156 

// tfgdsmap 11405;0 NN1;dummyFill
LAYER MAP 164	DATATYPE 250 	42234 	 LAYER NN1DUMMYFILL 	 42234 

// tfgdsmap 11406;0 NN1;actFill
LAYER MAP 164	DATATYPE 251 	42235 	 LAYER NN1ACTFILL 	 42235 

// tfgdsmap 11407;0 NN1;trFill
LAYER MAP 164	DATATYPE 252 	42236 	 LAYER NN1TRFILL 	 42236 

// tfgdsmap 11408;0 NN1;usr1
LAYER MAP 164	DATATYPE 255 	42239 	 LAYER USER164 	 42239 

// tfgdsmap 11409;0 PN1;maskDrawing
LAYER MAP 165	DATATYPE 0 	42240 	 LAYER PN1DRAWN 	 42240 

// tfgdsmap 11410;0 PN1;keepout
LAYER MAP 165	DATATYPE 1 	42241 	 LAYER PN1KOR 	 42241 

// tfgdsmap 11411;0 PN1;toSynDrawing
LAYER MAP 165	DATATYPE 18 	42258 	 LAYER PN1TG 	 42258 

// tfgdsmap 1013;0 PCT2;frameDrawing
LAYER MAP 165	DATATYPE 19 	42259 	 LAYER PCT2FRAME 	 42259 

// tfgdsmap 11412;0 PN1;frameOnly
LAYER MAP 165	DATATYPE 53 	42293 	 LAYER PN1FO 	 42293 

// tfgdsmap 11413;0 PN1;frameOnlyHole
LAYER MAP 165	DATATYPE 54 	42294 	 LAYER PN1FOH 	 42294 

// tfgdsmap 11414;0 PN1;SDC
LAYER MAP 165	DATATYPE 76 	42316 	 LAYER PN1SDC 	 42316 

// tfgdsmap 11415;0 PN1;metroCell
LAYER MAP 165	DATATYPE 96 	42336 	 LAYER PN1METROCELL 	 42336 

// tfgdsmap 11416;0 PN1;tsdrRegion
LAYER MAP 165	DATATYPE 98 	42338 	 LAYER PN1TSDRREGION 	 42338 

// tfgdsmap 11417;0 PN1;tsdr2sdr
LAYER MAP 165	DATATYPE 99 	42339 	 LAYER PN1TSDR2SDR 	 42339 

// tfgdsmap 11418;0 PN1;g1pitchID
LAYER MAP 165	DATATYPE 114 	42354 	 LAYER PN1G1PITCHID 	 42354 

// tfgdsmap 11419;0 PN1;g2pitchID
LAYER MAP 165	DATATYPE 115 	42355 	 LAYER PN1G2PITCHID 	 42355 

// tfgdsmap 11420;0 PN1;g3pitchID
LAYER MAP 165	DATATYPE 116 	42356 	 LAYER PN1G3PITCHID 	 42356 

// tfgdsmap 11421;0 PN1;g4pitchID
LAYER MAP 165	DATATYPE 117 	42357 	 LAYER PN1G4PITCHID 	 42357 

// tfgdsmap 11422;0 PN1;g5pitchID
LAYER MAP 165	DATATYPE 118 	42358 	 LAYER PN1G5PITCHID 	 42358 

// tfgdsmap 11423;0 PN1;g6pitchID
LAYER MAP 165	DATATYPE 119 	42359 	 LAYER PN1G6PITCHID 	 42359 

// tfgdsmap 11424;0 PN1;STD
LAYER MAP 165	DATATYPE 130 	42370 	 LAYER PN1STD 	 42370 

// tfgdsmap 11425;0 PN1;TARG1
LAYER MAP 165	DATATYPE 131 	42371 	 LAYER PN1TARG1 	 42371 

// tfgdsmap 11426;0 PN1;TARG2
LAYER MAP 165	DATATYPE 132 	42372 	 LAYER PN1TARG2 	 42372 

// tfgdsmap 11427;0 PN1;TARG3
LAYER MAP 165	DATATYPE 133 	42373 	 LAYER PN1TARG3 	 42373 

// tfgdsmap 11428;0 PN1;g7pitchID
LAYER MAP 165	DATATYPE 138 	42378 	 LAYER PN1G7PITCHID 	 42378 

// tfgdsmap 11429;0 PN1;noFDR
LAYER MAP 165	DATATYPE 150 	42390 	 LAYER PN1NOFDR 	 42390 

// tfgdsmap 11430;0 PN1;g8pitchID
LAYER MAP 165	DATATYPE 170 	42410 	 LAYER PN1G8PITCHID 	 42410 

// tfgdsmap 11431;0 PN1;g9pitchID
LAYER MAP 165	DATATYPE 171 	42411 	 LAYER PN1G9PITCHID 	 42411 

// tfgdsmap 11432;0 PN1;g10pitchID
LAYER MAP 165	DATATYPE 172 	42412 	 LAYER PN1G10PITCHID 	 42412 

// tfgdsmap 11433;0 PN1;dummyFill
LAYER MAP 165	DATATYPE 250 	42490 	 LAYER PN1DUMMYFILL 	 42490 

// tfgdsmap 11434;0 PN1;actFill
LAYER MAP 165	DATATYPE 251 	42491 	 LAYER PN1ACTFILL 	 42491 

// tfgdsmap 11435;0 PN1;trFill
LAYER MAP 165	DATATYPE 252 	42492 	 LAYER PN1TRFILL 	 42492 

// tfgdsmap 11436;0 PN1;usr1
LAYER MAP 165	DATATYPE 255 	42495 	 LAYER USER165 	 42495 

// tfgdsmap 1014;0 TCNG;frameDrawing
LAYER MAP 166	DATATYPE 19 	42515 	 LAYER TCNGFRAME 	 42515 

// tfgdsmap 1088;0 TCNP;maskDrawing
LAYER MAP 167	DATATYPE 0 	42752 	 LAYER TCNPDRAWN 	 42752 

// tfgdsmap 5157;0 TCNP;keepout
LAYER MAP 167	DATATYPE 1 	42753 	 LAYER TCNPKOR 	 42753 

// tfgdsmap 1015;0 TCNP;frameDrawing
LAYER MAP 167	DATATYPE 19 	42771 	 LAYER TCNPFRAME 	 42771 

// tfgdsmap 1299;0 TCNP;FeatureUnderTest
LAYER MAP 167	DATATYPE 52 	42804 	 LAYER TCNPFUT 	 42804 

// tfgdsmap 10980;0 TCNP;SRAFplus
LAYER MAP 167	DATATYPE 72 	42824 	 LAYER TCNPSRAFPLUS 	 42824 

// tfgdsmap 11211;0 TCNP;SRAFminus
LAYER MAP 167	DATATYPE 73 	42825 	 LAYER TCNPSRAFMINUS 	 42825 

// tfgdsmap 6785;0 TCNP;SDC
LAYER MAP 167	DATATYPE 76 	42828 	 LAYER TCNPSDC 	 42828 

// tfgdsmap 3574;0 TCNP;metroCell
LAYER MAP 167	DATATYPE 96 	42848 	 LAYER TCNPMETROCELL 	 42848 

// tfgdsmap 1721;0 TCNP;STD
LAYER MAP 167	DATATYPE 130 	42882 	 LAYER TCNPSTD 	 42882 

// tfgdsmap 1722;0 TCNP;TARG1
LAYER MAP 167	DATATYPE 131 	42883 	 LAYER TCNPTARG1 	 42883 

// tfgdsmap 1723;0 TCNP;TARG2
LAYER MAP 167	DATATYPE 132 	42884 	 LAYER TCNPTARG2 	 42884 

// tfgdsmap 1724;0 TCNP;TARG3
LAYER MAP 167	DATATYPE 133 	42885 	 LAYER TCNPTARG3 	 42885 

// tfgdsmap 3713;0 TCNP;noFDR
LAYER MAP 167	DATATYPE 150 	42902 	 LAYER TCNPNOFDR 	 42902 

// tfgdsmap 4148;0 TCNP;dummyFill
LAYER MAP 167	DATATYPE 250 	43002 	 LAYER TCNPDUMMYFILL 	 43002 

// tfgdsmap 7742;0 TCNP;actFill
LAYER MAP 167	DATATYPE 251 	43003 	 LAYER TCNPACTFILL 	 43003 

// tfgdsmap 6330;0 TCNP;trFill
LAYER MAP 167	DATATYPE 252 	43004 	 LAYER TCNPTRFILL 	 43004 

// tfgdsmap 5377;0 TCNP;usr1
LAYER MAP 167	DATATYPE 255 	43007 	 LAYER USER167 	 43007 

// tfgdsmap 1194;0 PCT3;frameDrawing
LAYER MAP 168	DATATYPE 19 	43027 	 LAYER PCT3FRAME 	 43027 

// tfgdsmap 1018;0 DIC;reservedPurpose0
LAYER MAP 168	DATATYPE 20 	43028 	 LAYER DICNESTED 	 43028 

// tfgdsmap 1019;0 DIC;reservedPurpose1
LAYER MAP 168	DATATYPE 21 	43029 	 LAYER DICISO1 	 43029 

// tfgdsmap 1020;0 DIC;reservedPurpose2
LAYER MAP 168	DATATYPE 22 	43030 	 LAYER DICISO2 	 43030 

// tfgdsmap 1033;0 DIC;drawing1
LAYER MAP 168	DATATYPE 40 	43048 	 LAYER DICOPC1 	 43048 

// tfgdsmap 1034;0 DIC;drawing2
LAYER MAP 168	DATATYPE 41 	43049 	 LAYER DICOPC2 	 43049 

// tfgdsmap 1035;0 DIC;drawing3
LAYER MAP 168	DATATYPE 42 	43050 	 LAYER DICOPC3 	 43050 

// tfgdsmap 1036;0 DIC;drawing4
LAYER MAP 168	DATATYPE 43 	43051 	 LAYER DICOPC4 	 43051 

// tfgdsmap 1037;0 DIC;drawing5
LAYER MAP 168	DATATYPE 44 	43052 	 LAYER DICOPC5 	 43052 

// tfgdsmap 1038;0 DIC;reservedPurpose5
LAYER MAP 168	DATATYPE 45 	43053 	 LAYER DICTAG1 	 43053 

// tfgdsmap 1039;0 DIC;reservedPurpose6
LAYER MAP 168	DATATYPE 46 	43054 	 LAYER DICTAG2 	 43054 

// tfgdsmap 1040;0 DIC;reservedPurpose7
LAYER MAP 168	DATATYPE 47 	43055 	 LAYER DICTAG3 	 43055 

// tfgdsmap 1041;0 DIC;reservedPurpose8
LAYER MAP 168	DATATYPE 48 	43056 	 LAYER DICTAG4 	 43056 

// tfgdsmap 1042;0 DIC;reservedPurpose9
LAYER MAP 168	DATATYPE 49 	43057 	 LAYER DICTAG5 	 43057 

// tfgdsmap 2359;0 DIC;reservedPurpose3
LAYER MAP 168	DATATYPE 50 	43058 	 LAYER DICTAGMEAS 	 43058 

// tfgdsmap 2399;0 DIC;frameOnly
LAYER MAP 168	DATATYPE 53 	43061 	 LAYER DICFO 	 43061 

// tfgdsmap 1023;0 SRI;drawing1
LAYER MAP 169	DATATYPE 35 	43299 	 LAYER SRI 	 43299 

// tfgdsmap 1024;0 SID;drawing1
LAYER MAP 170	DATATYPE 35 	43555 	 LAYER SID 	 43555 

// tfgdsmap 1025;0 PLA;maskDrawing
LAYER MAP 171	DATATYPE 0 	43776 	 LAYER PLADRAWN 	 43776 

// tfgdsmap 5158;0 PLA;keepout
LAYER MAP 171	DATATYPE 1 	43777 	 LAYER PLAKOR 	 43777 

// tfgdsmap 1026;0 PLA;frameDrawing
LAYER MAP 171	DATATYPE 19 	43795 	 LAYER PLAFG 	 43795 

// tfgdsmap 10983;0 PLA;SRAFplus
LAYER MAP 171	DATATYPE 72 	43848 	 LAYER PLASRAFPLUS 	 43848 

// tfgdsmap 11214;0 PLA;SRAFminus
LAYER MAP 171	DATATYPE 73 	43849 	 LAYER PLASRAFMINUS 	 43849 

// tfgdsmap 6788;0 PLA;SDC
LAYER MAP 171	DATATYPE 76 	43852 	 LAYER PLASDC 	 43852 

// tfgdsmap 3575;0 PLA;metroCell
LAYER MAP 171	DATATYPE 96 	43872 	 LAYER PLAMETROCELL 	 43872 

// tfgdsmap 1725;0 PLA;STD
LAYER MAP 171	DATATYPE 130 	43906 	 LAYER PLASTD 	 43906 

// tfgdsmap 1726;0 PLA;TARG1
LAYER MAP 171	DATATYPE 131 	43907 	 LAYER PLATARG1 	 43907 

// tfgdsmap 1727;0 PLA;TARG2
LAYER MAP 171	DATATYPE 132 	43908 	 LAYER PLATARG2 	 43908 

// tfgdsmap 1728;0 PLA;TARG3
LAYER MAP 171	DATATYPE 133 	43909 	 LAYER PLATARG3 	 43909 

// tfgdsmap 3714;0 PLA;noFDR
LAYER MAP 171	DATATYPE 150 	43926 	 LAYER PLANOFDR 	 43926 

// tfgdsmap 4149;0 PLA;dummyFill
LAYER MAP 171	DATATYPE 250 	44026 	 LAYER PLADUMMYFILL 	 44026 

// tfgdsmap 7745;0 PLA;actFill
LAYER MAP 171	DATATYPE 251 	44027 	 LAYER PLAACTFILL 	 44027 

// tfgdsmap 6333;0 PLA;trFill
LAYER MAP 171	DATATYPE 252 	44028 	 LAYER PLATRFILL 	 44028 

// tfgdsmap 5378;0 PLA;usr1
LAYER MAP 171	DATATYPE 255 	44031 	 LAYER USER171 	 44031 

// tfgdsmap 1043;0 c4t;maskDrawing
LAYER MAP 172	DATATYPE 0 	44032 	 LAYER C4TDRAWN 	 44032 

// tfgdsmap 1044;0 c4t;keepout
LAYER MAP 172	DATATYPE 1 	44033 	 LAYER C4TKOR 	 44033 

// tfgdsmap 1045;0 c4t;frameDrawing
LAYER MAP 172	DATATYPE 19 	44051 	 LAYER C4TFRAME 	 44051 

// tfgdsmap 1046;0 c4t;keepGenAway
LAYER MAP 172	DATATYPE 51 	44083 	 LAYER C4TKGA 	 44083 

// tfgdsmap 1047;0 c4t;FeatureUnderTest
LAYER MAP 172	DATATYPE 52 	44084 	 LAYER C4TFUT 	 44084 

// tfgdsmap 10984;0 c4t;SRAFplus
LAYER MAP 172	DATATYPE 72 	44104 	 LAYER C4TSRAFPLUS 	 44104 

// tfgdsmap 11215;0 c4t;SRAFminus
LAYER MAP 172	DATATYPE 73 	44105 	 LAYER C4TSRAFMINUS 	 44105 

// tfgdsmap 6789;0 c4t;SDC
LAYER MAP 172	DATATYPE 76 	44108 	 LAYER C4TSDC 	 44108 

// tfgdsmap 3576;0 c4t;metroCell
LAYER MAP 172	DATATYPE 96 	44128 	 LAYER C4TMETROCELL 	 44128 

// tfgdsmap 1614;0 c4t;STD
LAYER MAP 172	DATATYPE 130 	44162 	 LAYER C4TSTD 	 44162 

// tfgdsmap 1615;0 c4t;TARG1
LAYER MAP 172	DATATYPE 131 	44163 	 LAYER C4TTARG1 	 44163 

// tfgdsmap 1616;0 c4t;TARG2
LAYER MAP 172	DATATYPE 132 	44164 	 LAYER C4TTARG2 	 44164 

// tfgdsmap 1617;0 c4t;TARG3
LAYER MAP 172	DATATYPE 133 	44165 	 LAYER C4TTARG3 	 44165 

// tfgdsmap 3715;0 c4t;noFDR
LAYER MAP 172	DATATYPE 150 	44182 	 LAYER C4TNOFDR 	 44182 

// tfgdsmap 3981;0 c4t;fillerIgnore
LAYER MAP 172	DATATYPE 226 	44258 	 LAYER C4TFILLERIGNORE 	 44258 

// tfgdsmap 4150;0 c4t;dummyFill
LAYER MAP 172	DATATYPE 250 	44282 	 LAYER C4TDUMMYFILL 	 44282 

// tfgdsmap 7746;0 c4t;actFill
LAYER MAP 172	DATATYPE 251 	44283 	 LAYER C4TACTFILL 	 44283 

// tfgdsmap 6334;0 c4t;trFill
LAYER MAP 172	DATATYPE 252 	44284 	 LAYER C4TTRFILL 	 44284 

// tfgdsmap 5379;0 c4t;usr1
LAYER MAP 172	DATATYPE 255 	44287 	 LAYER USER172 	 44287 

// tfgdsmap 1048;0 c4e;maskDrawing
LAYER MAP 173	DATATYPE 0 	44288 	 LAYER C4EDRAWN 	 44288 

// tfgdsmap 1049;0 c4e;keepout
LAYER MAP 173	DATATYPE 1 	44289 	 LAYER C4EKOR 	 44289 

// tfgdsmap 1050;0 c4e;frameDrawing
LAYER MAP 173	DATATYPE 19 	44307 	 LAYER C4EFRAME 	 44307 

// tfgdsmap 1051;0 c4e;keepGenAway
LAYER MAP 173	DATATYPE 51 	44339 	 LAYER C4EKGA 	 44339 

// tfgdsmap 1052;0 c4e;FeatureUnderTest
LAYER MAP 173	DATATYPE 52 	44340 	 LAYER C4EFUT 	 44340 

// tfgdsmap 7595;0 c4emib;drawing
LAYER MAP 173	DATATYPE 55 	44343 	 LAYER C4EMIB 	 44343 

// tfgdsmap 10985;0 c4e;SRAFplus
LAYER MAP 173	DATATYPE 72 	44360 	 LAYER C4ESRAFPLUS 	 44360 

// tfgdsmap 11216;0 c4e;SRAFminus
LAYER MAP 173	DATATYPE 73 	44361 	 LAYER C4ESRAFMINUS 	 44361 

// tfgdsmap 6790;0 c4e;SDC
LAYER MAP 173	DATATYPE 76 	44364 	 LAYER C4ESDC 	 44364 

// tfgdsmap 3577;0 c4e;metroCell
LAYER MAP 173	DATATYPE 96 	44384 	 LAYER C4EMETROCELL 	 44384 

// tfgdsmap 1618;0 c4e;STD
LAYER MAP 173	DATATYPE 130 	44418 	 LAYER C4ESTD 	 44418 

// tfgdsmap 1619;0 c4e;TARG1
LAYER MAP 173	DATATYPE 131 	44419 	 LAYER C4ETARG1 	 44419 

// tfgdsmap 1620;0 c4e;TARG2
LAYER MAP 173	DATATYPE 132 	44420 	 LAYER C4ETARG2 	 44420 

// tfgdsmap 1621;0 c4e;TARG3
LAYER MAP 173	DATATYPE 133 	44421 	 LAYER C4ETARG3 	 44421 

// tfgdsmap 3716;0 c4e;noFDR
LAYER MAP 173	DATATYPE 150 	44438 	 LAYER C4ENOFDR 	 44438 

// tfgdsmap 3982;0 c4e;fillerIgnore
LAYER MAP 173	DATATYPE 226 	44514 	 LAYER C4EFILLERIGNORE 	 44514 

// tfgdsmap 4151;0 c4e;dummyFill
LAYER MAP 173	DATATYPE 250 	44538 	 LAYER C4EDUMMYFILL 	 44538 

// tfgdsmap 7747;0 c4e;actFill
LAYER MAP 173	DATATYPE 251 	44539 	 LAYER C4EACTFILL 	 44539 

// tfgdsmap 6335;0 c4e;trFill
LAYER MAP 173	DATATYPE 252 	44540 	 LAYER C4ETRFILL 	 44540 

// tfgdsmap 5380;0 c4e;usr1
LAYER MAP 173	DATATYPE 255 	44543 	 LAYER USER173 	 44543 

// tfgdsmap 1053;0 BEARD;Frame1nonstdpolyflowsID
LAYER MAP 174	DATATYPE 35 	44579 	 LAYER BEARD 	 44579 

// tfgdsmap 1089;0 Zeroth;maskDrawing
LAYER MAP 175	DATATYPE 0 	44800 	 LAYER ZEROTHDRAWN 	 44800 

// tfgdsmap 1090;0 Zeroth;keepout
LAYER MAP 175	DATATYPE 1 	44801 	 LAYER ZEROTHKOR 	 44801 

// tfgdsmap 1091;0 Zeroth;frameDrawing
LAYER MAP 175	DATATYPE 19 	44819 	 LAYER ZEROTHFD 	 44819 

// tfgdsmap 1092;0 Zeroth;DoNotProteus
LAYER MAP 175	DATATYPE 37 	44837 	 LAYER ZEROTHDNP 	 44837 

// tfgdsmap 1093;0 Zeroth;keepGenAway
LAYER MAP 175	DATATYPE 51 	44851 	 LAYER ZEROTHKGA 	 44851 

// tfgdsmap 1094;0 Zeroth;FeatureUnderTest
LAYER MAP 175	DATATYPE 52 	44852 	 LAYER ZEROTHFUT 	 44852 

// tfgdsmap 10987;0 Zeroth;SRAFplus
LAYER MAP 175	DATATYPE 72 	44872 	 LAYER ZEROTHSRAFPLUS 	 44872 

// tfgdsmap 11218;0 Zeroth;SRAFminus
LAYER MAP 175	DATATYPE 73 	44873 	 LAYER ZEROTHSRAFMINUS 	 44873 

// tfgdsmap 6791;0 Zeroth;SDC
LAYER MAP 175	DATATYPE 76 	44876 	 LAYER ZEROTHSDC 	 44876 

// tfgdsmap 4603;0 Zeroth;chromeCancel
LAYER MAP 175	DATATYPE 84 	44884 	 LAYER ZEROTHCHRCANCEL 	 44884 

// tfgdsmap 3578;0 Zeroth;metroCell
LAYER MAP 175	DATATYPE 96 	44896 	 LAYER ZEROTHMETROCELL 	 44896 

// tfgdsmap 1622;0 Zeroth;STD
LAYER MAP 175	DATATYPE 130 	44930 	 LAYER ZEROTHSTD 	 44930 

// tfgdsmap 1623;0 Zeroth;TARG1
LAYER MAP 175	DATATYPE 131 	44931 	 LAYER ZEROTHTARG1 	 44931 

// tfgdsmap 1624;0 Zeroth;TARG2
LAYER MAP 175	DATATYPE 132 	44932 	 LAYER ZEROTHTARG2 	 44932 

// tfgdsmap 1625;0 Zeroth;TARG3
LAYER MAP 175	DATATYPE 133 	44933 	 LAYER ZEROTHTARG3 	 44933 

// tfgdsmap 3717;0 Zeroth;noFDR
LAYER MAP 175	DATATYPE 150 	44950 	 LAYER ZEROTHNOFDR 	 44950 

// tfgdsmap 4152;0 Zeroth;dummyFill
LAYER MAP 175	DATATYPE 250 	45050 	 LAYER ZEROTHDUMMYFILL 	 45050 

// tfgdsmap 7748;0 Zeroth;actFill
LAYER MAP 175	DATATYPE 251 	45051 	 LAYER ZEROTHACTFILL 	 45051 

// tfgdsmap 6336;0 Zeroth;trFill
LAYER MAP 175	DATATYPE 252 	45052 	 LAYER ZEROTHTRFILL 	 45052 

// tfgdsmap 5381;0 Zeroth;usr1
LAYER MAP 175	DATATYPE 255 	45055 	 LAYER USER175 	 45055 

// tfgdsmap 1095;0 RAD;maskDrawing
LAYER MAP 176	DATATYPE 0 	45056 	 LAYER RADDRAWN 	 45056 

// tfgdsmap 5159;0 RAD;keepout
LAYER MAP 176	DATATYPE 1 	45057 	 LAYER RADKOR 	 45057 

// tfgdsmap 1096;0 RAD;toSynDrawing
LAYER MAP 176	DATATYPE 18 	45074 	 LAYER RADTG 	 45074 

// tfgdsmap 1097;0 RAD;frameDrawing
LAYER MAP 176	DATATYPE 19 	45075 	 LAYER RADFG 	 45075 

// tfgdsmap 1098;0 RAD;keepGenAway
LAYER MAP 176	DATATYPE 51 	45107 	 LAYER RADKGA 	 45107 

// tfgdsmap 1099;0 RAD;FeatureUnderTest
LAYER MAP 176	DATATYPE 52 	45108 	 LAYER RADFUT 	 45108 

// tfgdsmap 10988;0 RAD;SRAFplus
LAYER MAP 176	DATATYPE 72 	45128 	 LAYER RADSRAFPLUS 	 45128 

// tfgdsmap 11219;0 RAD;SRAFminus
LAYER MAP 176	DATATYPE 73 	45129 	 LAYER RADSRAFMINUS 	 45129 

// tfgdsmap 6792;0 RAD;SDC
LAYER MAP 176	DATATYPE 76 	45132 	 LAYER RADSDC 	 45132 

// tfgdsmap 3579;0 RAD;metroCell
LAYER MAP 176	DATATYPE 96 	45152 	 LAYER RADMETROCELL 	 45152 

// tfgdsmap 1626;0 RAD;STD
LAYER MAP 176	DATATYPE 130 	45186 	 LAYER RADSTD 	 45186 

// tfgdsmap 1627;0 RAD;TARG1
LAYER MAP 176	DATATYPE 131 	45187 	 LAYER RADTARG1 	 45187 

// tfgdsmap 1628;0 RAD;TARG2
LAYER MAP 176	DATATYPE 132 	45188 	 LAYER RADTARG2 	 45188 

// tfgdsmap 1629;0 RAD;TARG3
LAYER MAP 176	DATATYPE 133 	45189 	 LAYER RADTARG3 	 45189 

// tfgdsmap 3718;0 RAD;noFDR
LAYER MAP 176	DATATYPE 150 	45206 	 LAYER RADNOFDR 	 45206 

// tfgdsmap 4153;0 RAD;dummyFill
LAYER MAP 176	DATATYPE 250 	45306 	 LAYER RADDUMMYFILL 	 45306 

// tfgdsmap 7749;0 RAD;actFill
LAYER MAP 176	DATATYPE 251 	45307 	 LAYER RADACTFILL 	 45307 

// tfgdsmap 6337;0 RAD;trFill
LAYER MAP 176	DATATYPE 252 	45308 	 LAYER RADTRFILL 	 45308 

// tfgdsmap 5382;0 RAD;usr1
LAYER MAP 176	DATATYPE 255 	45311 	 LAYER USER176 	 45311 

// tfgdsmap 1161;0 PTD18reserved;IID
LAYER MAP 177	DATATYPE 61 	45373 	 LAYER CRA_MASK 	 45373 

// tfgdsmap 1162;0 PTD18reserved;LID
LAYER MAP 177	DATATYPE 62 	45374 	 LAYER CRA_FRAME 	 45374 

// tfgdsmap 3763;0 PTD18reserved;option1
LAYER MAP 177	DATATYPE 63 	45375 	 LAYER CRA_OPT1 	 45375 

// tfgdsmap 1163;0 PTD19reserved;IID
LAYER MAP 178	DATATYPE 61 	45629 	 LAYER CRB_MASK 	 45629 

// tfgdsmap 1164;0 PTD19reserved;LID
LAYER MAP 178	DATATYPE 62 	45630 	 LAYER CRB_FRAME 	 45630 

// tfgdsmap 3764;0 PTD19reserved;option1
LAYER MAP 178	DATATYPE 63 	45631 	 LAYER CRB_OPT1 	 45631 

// tfgdsmap 1165;0 PTD20reserved;IID
LAYER MAP 179	DATATYPE 61 	45885 	 LAYER CRC_MASK 	 45885 

// tfgdsmap 1166;0 PTD20reserved;LID
LAYER MAP 179	DATATYPE 62 	45886 	 LAYER CRC_FRAME 	 45886 

// tfgdsmap 3765;0 PTD20reserved;option1
LAYER MAP 179	DATATYPE 63 	45887 	 LAYER CRC_OPT1 	 45887 

// tfgdsmap 1201;0 AG2;maskDrawing
LAYER MAP 180	DATATYPE 0 	46080 	 LAYER AG2DRAWN 	 46080 

// tfgdsmap 3796;0 AG2;keepout
LAYER MAP 180	DATATYPE 1 	46081 	 LAYER AG2KOR 	 46081 

// tfgdsmap 1202;0 AG2;toSynDrawing
LAYER MAP 180	DATATYPE 18 	46098 	 LAYER AG2TG 	 46098 

// tfgdsmap 1203;0 AG2;frameDrawing
LAYER MAP 180	DATATYPE 19 	46099 	 LAYER AG2FG 	 46099 

// tfgdsmap 3802;0 AG2;keepGenAway
LAYER MAP 180	DATATYPE 51 	46131 	 LAYER AG2KGA 	 46131 

// tfgdsmap 1204;0 AG2;frameOnly
LAYER MAP 180	DATATYPE 53 	46133 	 LAYER AG2FO 	 46133 

// tfgdsmap 1205;0 AG2;frameOnlyHole
LAYER MAP 180	DATATYPE 54 	46134 	 LAYER AG2FOH 	 46134 

// tfgdsmap 10990;0 AG2;SRAFplus
LAYER MAP 180	DATATYPE 72 	46152 	 LAYER AG2SRAFPLUS 	 46152 

// tfgdsmap 11221;0 AG2;SRAFminus
LAYER MAP 180	DATATYPE 73 	46153 	 LAYER AG2SRAFMINUS 	 46153 

// tfgdsmap 6793;0 AG2;SDC
LAYER MAP 180	DATATYPE 76 	46156 	 LAYER AG2SDC 	 46156 

// tfgdsmap 3580;0 AG2;metroCell
LAYER MAP 180	DATATYPE 96 	46176 	 LAYER AG2METROCELL 	 46176 

// tfgdsmap 1630;0 AG2;STD
LAYER MAP 180	DATATYPE 130 	46210 	 LAYER AG2STD 	 46210 

// tfgdsmap 1631;0 AG2;TARG1
LAYER MAP 180	DATATYPE 131 	46211 	 LAYER AG2TARG1 	 46211 

// tfgdsmap 1632;0 AG2;TARG2
LAYER MAP 180	DATATYPE 132 	46212 	 LAYER AG2TARG2 	 46212 

// tfgdsmap 1633;0 AG2;TARG3
LAYER MAP 180	DATATYPE 133 	46213 	 LAYER AG2TARG3 	 46213 

// tfgdsmap 3719;0 AG2;noFDR
LAYER MAP 180	DATATYPE 150 	46230 	 LAYER AG2NOFDR 	 46230 

// tfgdsmap 3303;0 AG2;NAG
LAYER MAP 180	DATATYPE 167 	46247 	 LAYER AG2NAG 	 46247 

// tfgdsmap 3984;0 AG2;fillerIgnore
LAYER MAP 180	DATATYPE 226 	46306 	 LAYER AG2FILLERIGNORE 	 46306 

// tfgdsmap 4154;0 AG2;dummyFill
LAYER MAP 180	DATATYPE 250 	46330 	 LAYER AG2DUMMYFILL 	 46330 

// tfgdsmap 7750;0 AG2;actFill
LAYER MAP 180	DATATYPE 251 	46331 	 LAYER AG2ACTFILL 	 46331 

// tfgdsmap 6338;0 AG2;trFill
LAYER MAP 180	DATATYPE 252 	46332 	 LAYER AG2TRFILL 	 46332 

// tfgdsmap 5383;0 AG2;usr1
LAYER MAP 180	DATATYPE 255 	46335 	 LAYER USER180 	 46335 

// tfgdsmap 1220;0 AG5;maskDrawing
LAYER MAP 181	DATATYPE 0 	46336 	 LAYER AG5DRAWN 	 46336 

// tfgdsmap 3797;0 AG5;keepout
LAYER MAP 181	DATATYPE 1 	46337 	 LAYER AG5KOR 	 46337 

// tfgdsmap 1221;0 AG5;toSynDrawing
LAYER MAP 181	DATATYPE 18 	46354 	 LAYER AG5TG 	 46354 

// tfgdsmap 1222;0 AG5;frameDrawing
LAYER MAP 181	DATATYPE 19 	46355 	 LAYER AG5FG 	 46355 

// tfgdsmap 3803;0 AG5;keepGenAway
LAYER MAP 181	DATATYPE 51 	46387 	 LAYER AG5KGA 	 46387 

// tfgdsmap 1223;0 AG5;frameOnly
LAYER MAP 181	DATATYPE 53 	46389 	 LAYER AG5FO 	 46389 

// tfgdsmap 1224;0 AG5;frameOnlyHole
LAYER MAP 181	DATATYPE 54 	46390 	 LAYER AG5FOH 	 46390 

// tfgdsmap 10991;0 AG5;SRAFplus
LAYER MAP 181	DATATYPE 72 	46408 	 LAYER AG5SRAFPLUS 	 46408 

// tfgdsmap 11222;0 AG5;SRAFminus
LAYER MAP 181	DATATYPE 73 	46409 	 LAYER AG5SRAFMINUS 	 46409 

// tfgdsmap 6794;0 AG5;SDC
LAYER MAP 181	DATATYPE 76 	46412 	 LAYER AG5SDC 	 46412 

// tfgdsmap 3581;0 AG5;metroCell
LAYER MAP 181	DATATYPE 96 	46432 	 LAYER AG5METROCELL 	 46432 

// tfgdsmap 1634;0 AG5;STD
LAYER MAP 181	DATATYPE 130 	46466 	 LAYER AG5STD 	 46466 

// tfgdsmap 1635;0 AG5;TARG1
LAYER MAP 181	DATATYPE 131 	46467 	 LAYER AG5TARG1 	 46467 

// tfgdsmap 1636;0 AG5;TARG2
LAYER MAP 181	DATATYPE 132 	46468 	 LAYER AG5TARG2 	 46468 

// tfgdsmap 1637;0 AG5;TARG3
LAYER MAP 181	DATATYPE 133 	46469 	 LAYER AG5TARG3 	 46469 

// tfgdsmap 3720;0 AG5;noFDR
LAYER MAP 181	DATATYPE 150 	46486 	 LAYER AG5NOFDR 	 46486 

// tfgdsmap 3304;0 AG5;NAG
LAYER MAP 181	DATATYPE 167 	46503 	 LAYER AG5NAG 	 46503 

// tfgdsmap 3987;0 AG5;fillerIgnore
LAYER MAP 181	DATATYPE 226 	46562 	 LAYER AG5FILLERIGNORE 	 46562 

// tfgdsmap 4155;0 AG5;dummyFill
LAYER MAP 181	DATATYPE 250 	46586 	 LAYER AG5DUMMYFILL 	 46586 

// tfgdsmap 7751;0 AG5;actFill
LAYER MAP 181	DATATYPE 251 	46587 	 LAYER AG5ACTFILL 	 46587 

// tfgdsmap 6339;0 AG5;trFill
LAYER MAP 181	DATATYPE 252 	46588 	 LAYER AG5TRFILL 	 46588 

// tfgdsmap 5384;0 AG5;usr1
LAYER MAP 181	DATATYPE 255 	46591 	 LAYER USER181 	 46591 

// tfgdsmap 4922;0 DN1;maskDrawing
LAYER MAP 182	DATATYPE 0 	46592 	 LAYER DN1DRAWN 	 46592 

// tfgdsmap 4923;0 DN1;keepout
LAYER MAP 182	DATATYPE 1 	46593 	 LAYER DN1KOR 	 46593 

// tfgdsmap 4924;0 DN1;portDrawing
LAYER MAP 182	DATATYPE 2 	46594 	 LAYER DN1PORT 	 46594 

// tfgdsmap 4925;0 DN1;zoneDrawing
LAYER MAP 182	DATATYPE 3 	46595 	 LAYER DN1ZONE 	 46595 

// tfgdsmap 4928;0 DN1;frameDrawing
LAYER MAP 182	DATATYPE 19 	46611 	 LAYER DN1FRAME 	 46611 

// tfgdsmap 7887;0 DN1;critical
LAYER MAP 182	DATATYPE 21 	46613 	 LAYER DN1CRITICALID 	 46613 

// tfgdsmap 4929;0 DN1;dummyDrawing
LAYER MAP 182	DATATYPE 33 	46625 	 LAYER DN1DUMMYID 	 46625 

// tfgdsmap 4931;0 DN1;DoNotProteus
LAYER MAP 182	DATATYPE 37 	46629 	 LAYER DN1DNP 	 46629 

// tfgdsmap 4932;0 DN1;keepGenAway
LAYER MAP 182	DATATYPE 51 	46643 	 LAYER DN1KGA 	 46643 

// tfgdsmap 4933;0 DN1;optmaskDraw
LAYER MAP 182	DATATYPE 55 	46647 	 LAYER DN1OPT 	 46647 

// tfgdsmap 4934;0 DN1;fillerID
LAYER MAP 182	DATATYPE 65 	46657 	 LAYER DN1FILLID 	 46657 

// tfgdsmap 10992;0 DN1;SRAFplus
LAYER MAP 182	DATATYPE 72 	46664 	 LAYER DN1SRAFPLUS 	 46664 

// tfgdsmap 11223;0 DN1;SRAFminus
LAYER MAP 182	DATATYPE 73 	46665 	 LAYER DN1SRAFMINUS 	 46665 

// tfgdsmap 6795;0 DN1;SDC
LAYER MAP 182	DATATYPE 76 	46668 	 LAYER DN1SDC 	 46668 

// tfgdsmap 4935;0 DN1;metroCell
LAYER MAP 182	DATATYPE 96 	46688 	 LAYER DN1METROCELL 	 46688 

// tfgdsmap 4936;0 DN1;STD
LAYER MAP 182	DATATYPE 130 	46722 	 LAYER DN1STD 	 46722 

// tfgdsmap 4937;0 DN1;TARG1
LAYER MAP 182	DATATYPE 131 	46723 	 LAYER DN1TARG1 	 46723 

// tfgdsmap 4938;0 DN1;TARG2
LAYER MAP 182	DATATYPE 132 	46724 	 LAYER DN1TARG2 	 46724 

// tfgdsmap 4939;0 DN1;TARG3
LAYER MAP 182	DATATYPE 133 	46725 	 LAYER DN1TARG3 	 46725 

// tfgdsmap 4940;0 DN1;noFDR
LAYER MAP 182	DATATYPE 150 	46742 	 LAYER DN1NOFDR 	 46742 

// tfgdsmap 4941;0 DN1;dummyFill
LAYER MAP 182	DATATYPE 250 	46842 	 LAYER DN1DUMMYFILL 	 46842 

// tfgdsmap 7752;0 DN1;actFill
LAYER MAP 182	DATATYPE 251 	46843 	 LAYER DN1ACTFILL 	 46843 

// tfgdsmap 6340;0 DN1;trFill
LAYER MAP 182	DATATYPE 252 	46844 	 LAYER DN1TRFILL 	 46844 

// tfgdsmap 5385;0 DN1;usr1
LAYER MAP 182	DATATYPE 255 	46847 	 LAYER USER182 	 46847 

// tfgdsmap 4942;0 DN2;maskDrawing
LAYER MAP 183	DATATYPE 0 	46848 	 LAYER DN2DRAWN 	 46848 

// tfgdsmap 4943;0 DN2;keepout
LAYER MAP 183	DATATYPE 1 	46849 	 LAYER DN2KOR 	 46849 

// tfgdsmap 4944;0 DN2;portDrawing
LAYER MAP 183	DATATYPE 2 	46850 	 LAYER DN2PORT 	 46850 

// tfgdsmap 4945;0 DN2;zoneDrawing
LAYER MAP 183	DATATYPE 3 	46851 	 LAYER DN2ZONE 	 46851 

// tfgdsmap 4948;0 DN2;frameDrawing
LAYER MAP 183	DATATYPE 19 	46867 	 LAYER DN2FRAME 	 46867 

// tfgdsmap 7888;0 DN2;critical
LAYER MAP 183	DATATYPE 21 	46869 	 LAYER DN2CRITICALID 	 46869 

// tfgdsmap 4949;0 DN2;dummyDrawing
LAYER MAP 183	DATATYPE 33 	46881 	 LAYER DN2DUMMYID 	 46881 

// tfgdsmap 4951;0 DN2;DoNotProteus
LAYER MAP 183	DATATYPE 37 	46885 	 LAYER DN2DNP 	 46885 

// tfgdsmap 4952;0 DN2;keepGenAway
LAYER MAP 183	DATATYPE 51 	46899 	 LAYER DN2KGA 	 46899 

// tfgdsmap 4953;0 DN2;optmaskDraw
LAYER MAP 183	DATATYPE 55 	46903 	 LAYER DN2OPT 	 46903 

// tfgdsmap 4954;0 DN2;fillerID
LAYER MAP 183	DATATYPE 65 	46913 	 LAYER DN2FILLID 	 46913 

// tfgdsmap 10993;0 DN2;SRAFplus
LAYER MAP 183	DATATYPE 72 	46920 	 LAYER DN2SRAFPLUS 	 46920 

// tfgdsmap 11224;0 DN2;SRAFminus
LAYER MAP 183	DATATYPE 73 	46921 	 LAYER DN2SRAFMINUS 	 46921 

// tfgdsmap 6796;0 DN2;SDC
LAYER MAP 183	DATATYPE 76 	46924 	 LAYER DN2SDC 	 46924 

// tfgdsmap 4955;0 DN2;metroCell
LAYER MAP 183	DATATYPE 96 	46944 	 LAYER DN2METROCELL 	 46944 

// tfgdsmap 4956;0 DN2;STD
LAYER MAP 183	DATATYPE 130 	46978 	 LAYER DN2STD 	 46978 

// tfgdsmap 4957;0 DN2;TARG1
LAYER MAP 183	DATATYPE 131 	46979 	 LAYER DN2TARG1 	 46979 

// tfgdsmap 4958;0 DN2;TARG2
LAYER MAP 183	DATATYPE 132 	46980 	 LAYER DN2TARG2 	 46980 

// tfgdsmap 4959;0 DN2;TARG3
LAYER MAP 183	DATATYPE 133 	46981 	 LAYER DN2TARG3 	 46981 

// tfgdsmap 4960;0 DN2;noFDR
LAYER MAP 183	DATATYPE 150 	46998 	 LAYER DN2NOFDR 	 46998 

// tfgdsmap 4961;0 DN2;dummyFill
LAYER MAP 183	DATATYPE 250 	47098 	 LAYER DN2DUMMYFILL 	 47098 

// tfgdsmap 7753;0 DN2;actFill
LAYER MAP 183	DATATYPE 251 	47099 	 LAYER DN2ACTFILL 	 47099 

// tfgdsmap 6341;0 DN2;trFill
LAYER MAP 183	DATATYPE 252 	47100 	 LAYER DN2TRFILL 	 47100 

// tfgdsmap 5386;0 DN2;usr1
LAYER MAP 183	DATATYPE 255 	47103 	 LAYER USER183 	 47103 

// tfgdsmap 4871;0 FTI;maskDrawing
LAYER MAP 184	DATATYPE 0 	47104 	 LAYER FTIDRAWN 	 47104 

// tfgdsmap 4905;0 FTI;keepout
LAYER MAP 184	DATATYPE 1 	47105 	 LAYER FTIKOR 	 47105 

// tfgdsmap 4978;0 FTI;AlignMarkID
LAYER MAP 184	DATATYPE 5 	47109 	 LAYER FTIALIGNMARKID 	 47109 

// tfgdsmap 4872;0 FTI;toSynDrawing
LAYER MAP 184	DATATYPE 18 	47122 	 LAYER FTITOSYN 	 47122 

// tfgdsmap 4873;0 FTI;frameDrawing
LAYER MAP 184	DATATYPE 19 	47123 	 LAYER FTIFRAME 	 47123 

// tfgdsmap 4977;0 FTI;DoNotProteus
LAYER MAP 184	DATATYPE 37 	47141 	 LAYER FTIDNP 	 47141 

// tfgdsmap 4907;0 FTI;keepGenAway
LAYER MAP 184	DATATYPE 51 	47155 	 LAYER FTIKGA 	 47155 

// tfgdsmap 10994;0 FTI;SRAFplus
LAYER MAP 184	DATATYPE 72 	47176 	 LAYER FTISRAFPLUS 	 47176 

// tfgdsmap 11225;0 FTI;SRAFminus
LAYER MAP 184	DATATYPE 73 	47177 	 LAYER FTISRAFMINUS 	 47177 

// tfgdsmap 6797;0 FTI;SDC
LAYER MAP 184	DATATYPE 76 	47180 	 LAYER FTISDC 	 47180 

// tfgdsmap 4874;0 FTI;metroCell
LAYER MAP 184	DATATYPE 96 	47200 	 LAYER FTIMETROCELL 	 47200 

// tfgdsmap 885;0 FTI;id
LAYER MAP 184	DATATYPE 124 	47228 	 LAYER FTIREGIONID 	 47228 

// tfgdsmap 4875;0 FTI;STD
LAYER MAP 184	DATATYPE 130 	47234 	 LAYER FTISTD 	 47234 

// tfgdsmap 4876;0 FTI;TARG1
LAYER MAP 184	DATATYPE 131 	47235 	 LAYER FTITARG1 	 47235 

// tfgdsmap 4877;0 FTI;TARG2
LAYER MAP 184	DATATYPE 132 	47236 	 LAYER FTITARG2 	 47236 

// tfgdsmap 4878;0 FTI;TARG3
LAYER MAP 184	DATATYPE 133 	47237 	 LAYER FTITARG3 	 47237 

// tfgdsmap 4879;0 FTI;noFDR
LAYER MAP 184	DATATYPE 150 	47254 	 LAYER FTINOFDR 	 47254 

// tfgdsmap 4880;0 FTI;dummyFill
LAYER MAP 184	DATATYPE 250 	47354 	 LAYER FTIDUMMYFILL 	 47354 

// tfgdsmap 7754;0 FTI;actFill
LAYER MAP 184	DATATYPE 251 	47355 	 LAYER FTIACTFILL 	 47355 

// tfgdsmap 6342;0 FTI;trFill
LAYER MAP 184	DATATYPE 252 	47356 	 LAYER FTITRFILL 	 47356 

// tfgdsmap 5387;0 FTI;usr1
LAYER MAP 184	DATATYPE 255 	47359 	 LAYER USER184 	 47359 

// tfgdsmap 4390;0 vtj;maskDrawing
LAYER MAP 185	DATATYPE 0 	47360 	 LAYER VTJDRAWN 	 47360 

// tfgdsmap 4391;0 vtj;keepout
LAYER MAP 185	DATATYPE 1 	47361 	 LAYER VTJKOR 	 47361 

// tfgdsmap 4392;0 vtj;zoneDrawing
LAYER MAP 185	DATATYPE 3 	47363 	 LAYER VTJZONE 	 47363 

// tfgdsmap 4393;0 vtj;AlignMarkID
LAYER MAP 185	DATATYPE 5 	47365 	 LAYER VTJALIGNMARK 	 47365 

// tfgdsmap 4395;0 vtj;toSynDrawing
LAYER MAP 185	DATATYPE 18 	47378 	 LAYER TRENCHVTJ_ID 	 47378 

// tfgdsmap 4396;0 vtj;frameDrawing
LAYER MAP 185	DATATYPE 19 	47379 	 LAYER VTJFRAME 	 47379 

// tfgdsmap 7890;0 vtj;critical
LAYER MAP 185	DATATYPE 21 	47381 	 LAYER VTJCRITICALID 	 47381 

// tfgdsmap 4397;0 vtj;dummyDrawing
LAYER MAP 185	DATATYPE 33 	47393 	 LAYER VTJDUMMYID 	 47393 

// tfgdsmap 4398;0 vtj;noopc
LAYER MAP 185	DATATYPE 34 	47394 	 LAYER VTJNOOPC 	 47394 

// tfgdsmap 4399;0 vtj;densityID
LAYER MAP 185	DATATYPE 36 	47396 	 LAYER VTJDENID 	 47396 

// tfgdsmap 4400;0 vtj;DoNotProteus
LAYER MAP 185	DATATYPE 37 	47397 	 LAYER VTJDNP 	 47397 

// tfgdsmap 4401;0 vtj;keepGenAway
LAYER MAP 185	DATATYPE 51 	47411 	 LAYER VTJKGA 	 47411 

// tfgdsmap 4402;0 vtj;FeatureUnderTest
LAYER MAP 185	DATATYPE 52 	47412 	 LAYER VTJFUT 	 47412 

// tfgdsmap 4405;0 vtj;WingID
LAYER MAP 185	DATATYPE 60 	47420 	 LAYER VTJWING 	 47420 

// tfgdsmap 4406;0 vtj;NoWingID
LAYER MAP 185	DATATYPE 61 	47421 	 LAYER VTJNOWING 	 47421 

// tfgdsmap 4407;0 vtj;fillerID
LAYER MAP 185	DATATYPE 65 	47425 	 LAYER VTJFILLID 	 47425 

// tfgdsmap 4408;0 vtj;phase
LAYER MAP 185	DATATYPE 66 	47426 	 LAYER VTJPHASE 	 47426 

// tfgdsmap 4409;0 vtj;chrome
LAYER MAP 185	DATATYPE 67 	47427 	 LAYER VTJCHROME 	 47427 

// tfgdsmap 10995;0 vtj;SRAFplus
LAYER MAP 185	DATATYPE 72 	47432 	 LAYER VTJSRAFPLUS 	 47432 

// tfgdsmap 11226;0 vtj;SRAFminus
LAYER MAP 185	DATATYPE 73 	47433 	 LAYER VTJSRAFMINUS 	 47433 

// tfgdsmap 6798;0 vtj;SDC
LAYER MAP 185	DATATYPE 76 	47436 	 LAYER VTJSDC 	 47436 

// tfgdsmap 4413;0 vtj;metroCell
LAYER MAP 185	DATATYPE 96 	47456 	 LAYER VTJMETROCELL 	 47456 

// tfgdsmap 4414;0 vtj;tsdrRegion
LAYER MAP 185	DATATYPE 98 	47458 	 LAYER VTJTSDRREGION 	 47458 

// tfgdsmap 4415;0 vtj;tsdr2sdr
LAYER MAP 185	DATATYPE 99 	47459 	 LAYER VTJTSDR2SDR 	 47459 

// tfgdsmap 4416;0 vtj;g1pitchID
LAYER MAP 185	DATATYPE 114 	47474 	 LAYER VTJG1PITCHID 	 47474 

// tfgdsmap 4417;0 vtj;g2pitchID
LAYER MAP 185	DATATYPE 115 	47475 	 LAYER VTJG2PITCHID 	 47475 

// tfgdsmap 4418;0 vtj;g3pitchID
LAYER MAP 185	DATATYPE 116 	47476 	 LAYER VTJG3PITCHID 	 47476 

// tfgdsmap 4419;0 vtj;g4pitchID
LAYER MAP 185	DATATYPE 117 	47477 	 LAYER VTJG4PITCHID 	 47477 

// tfgdsmap 4420;0 vtj;g5pitchID
LAYER MAP 185	DATATYPE 118 	47478 	 LAYER VTJG5PITCHID 	 47478 

// tfgdsmap 4421;0 vtj;g6pitchID
LAYER MAP 185	DATATYPE 119 	47479 	 LAYER VTJG6PITCHID 	 47479 

// tfgdsmap 4422;0 vtj;STD
LAYER MAP 185	DATATYPE 130 	47490 	 LAYER VTJSTD 	 47490 

// tfgdsmap 4423;0 vtj;TARG1
LAYER MAP 185	DATATYPE 131 	47491 	 LAYER VTJTARG1 	 47491 

// tfgdsmap 4424;0 vtj;TARG2
LAYER MAP 185	DATATYPE 132 	47492 	 LAYER VTJTARG2 	 47492 

// tfgdsmap 4425;0 vtj;TARG3
LAYER MAP 185	DATATYPE 133 	47493 	 LAYER VTJTARG3 	 47493 

// tfgdsmap 4426;0 vtj;g7pitchID
LAYER MAP 185	DATATYPE 138 	47498 	 LAYER VTJG7PITCHID 	 47498 

// tfgdsmap 4427;0 vtj;noFDR
LAYER MAP 185	DATATYPE 150 	47510 	 LAYER VTJNOFDR 	 47510 

// tfgdsmap 4428;0 vtj;cplpi
LAYER MAP 185	DATATYPE 168 	47528 	 LAYER VTJCPLPI 	 47528 

// tfgdsmap 4429;0 vtj;cplcr
LAYER MAP 185	DATATYPE 169 	47529 	 LAYER VTJCPLCR 	 47529 

// tfgdsmap 4430;0 vtj;g8pitchID
LAYER MAP 185	DATATYPE 170 	47530 	 LAYER VTJG8PITCHID 	 47530 

// tfgdsmap 4431;0 vtj;g9pitchID
LAYER MAP 185	DATATYPE 171 	47531 	 LAYER VTJG9PITCHID 	 47531 

// tfgdsmap 4432;0 vtj;g10pitchID
LAYER MAP 185	DATATYPE 172 	47532 	 LAYER VTJG10PITCHID 	 47532 

// tfgdsmap 4433;0 vtj;fillerIgnore
LAYER MAP 185	DATATYPE 226 	47586 	 LAYER VTJFILLERIGNORE 	 47586 

// tfgdsmap 4434;0 vtj;dummyFill
LAYER MAP 185	DATATYPE 250 	47610 	 LAYER VTJDUMMYFILL 	 47610 

// tfgdsmap 7755;0 vtj;actFill
LAYER MAP 185	DATATYPE 251 	47611 	 LAYER VTJACTFILL 	 47611 

// tfgdsmap 6343;0 vtj;trFill
LAYER MAP 185	DATATYPE 252 	47612 	 LAYER VTJTRFILL 	 47612 

// tfgdsmap 5388;0 vtj;usr1
LAYER MAP 185	DATATYPE 255 	47615 	 LAYER USER185 	 47615 

// tfgdsmap 4435;0 mtj;maskDrawing
LAYER MAP 186	DATATYPE 0 	47616 	 LAYER MTJDRAWN 	 47616 

// tfgdsmap 4436;0 mtj;keepout
LAYER MAP 186	DATATYPE 1 	47617 	 LAYER MTJKOR 	 47617 

// tfgdsmap 4437;0 mtj;portDrawing
LAYER MAP 186	DATATYPE 2 	47618 	 LAYER MTJPORT 	 47618 

// tfgdsmap 4438;0 mtj;zoneDrawing
LAYER MAP 186	DATATYPE 3 	47619 	 LAYER MTJZONE 	 47619 

// tfgdsmap 4439;0 mtj;resDrawing
LAYER MAP 186	DATATYPE 4 	47620 	 LAYER MTJRESID 	 47620 

// tfgdsmap 4441;0 mtj;phantom
LAYER MAP 186	DATATYPE 11 	47627 	 LAYER MTJP 	 47627 

// tfgdsmap 4442;0 mtj;frameDrawing
LAYER MAP 186	DATATYPE 19 	47635 	 LAYER MTJFRAME 	 47635 

// tfgdsmap 7891;0 mtj;critical
LAYER MAP 186	DATATYPE 21 	47637 	 LAYER MTJCRITICALID 	 47637 

// tfgdsmap 4443;0 mtj;inductorID
LAYER MAP 186	DATATYPE 30 	47646 	 LAYER MTJIND 	 47646 

// tfgdsmap 4444;0 mtj;dummyDrawing
LAYER MAP 186	DATATYPE 33 	47649 	 LAYER MTJDUMMYID 	 47649 

// tfgdsmap 4446;0 mtj;densityID
LAYER MAP 186	DATATYPE 36 	47652 	 LAYER MTJDENID 	 47652 

// tfgdsmap 4447;0 mtj;DoNotProteus
LAYER MAP 186	DATATYPE 37 	47653 	 LAYER MTJDNP 	 47653 

// tfgdsmap 4448;0 mtj;keepGenAway
LAYER MAP 186	DATATYPE 51 	47667 	 LAYER MTJKGA 	 47667 

// tfgdsmap 4449;0 mtj;FeatureUnderTest
LAYER MAP 186	DATATYPE 52 	47668 	 LAYER MTJFUT 	 47668 

// tfgdsmap 4452;0 mtj;fillerID
LAYER MAP 186	DATATYPE 65 	47681 	 LAYER MTJFILLID 	 47681 

// tfgdsmap 4453;0 mtj;grating
LAYER MAP 186	DATATYPE 70 	47686 	 LAYER MTJGRATING 	 47686 

// tfgdsmap 4454;0 mtj;gratingFr
LAYER MAP 186	DATATYPE 71 	47687 	 LAYER MTJGRATINGFRAME 	 47687 

// tfgdsmap 10996;0 mtj;SRAFplus
LAYER MAP 186	DATATYPE 72 	47688 	 LAYER MTJSRAFPLUS 	 47688 

// tfgdsmap 11227;0 mtj;SRAFminus
LAYER MAP 186	DATATYPE 73 	47689 	 LAYER MTJSRAFMINUS 	 47689 

// tfgdsmap 4455;0 mtj;plug
LAYER MAP 186	DATATYPE 74 	47690 	 LAYER MTJPLUG 	 47690 

// tfgdsmap 4456;0 mtj;plugFr
LAYER MAP 186	DATATYPE 75 	47691 	 LAYER MTJPLUGFRAME 	 47691 

// tfgdsmap 6799;0 mtj;SDC
LAYER MAP 186	DATATYPE 76 	47692 	 LAYER MTJSDC 	 47692 

// tfgdsmap 4457;0 mtj;metroCell
LAYER MAP 186	DATATYPE 96 	47712 	 LAYER MTJMETROCELL 	 47712 

// tfgdsmap 4458;0 mtj;tsdrRegion
LAYER MAP 186	DATATYPE 98 	47714 	 LAYER MTJTSDRREGION 	 47714 

// tfgdsmap 4459;0 mtj;tsdr2sdr
LAYER MAP 186	DATATYPE 99 	47715 	 LAYER MTJTSDR2SDR 	 47715 

// tfgdsmap 4460;0 mtj;devtermID1
LAYER MAP 186	DATATYPE 110 	47726 	 LAYER MTJTERMID1 	 47726 

// tfgdsmap 4461;0 mtj;g1pitchID
LAYER MAP 186	DATATYPE 114 	47730 	 LAYER MTJG1PITCHID 	 47730 

// tfgdsmap 4462;0 mtj;g2pitchID
LAYER MAP 186	DATATYPE 115 	47731 	 LAYER MTJG2PITCHID 	 47731 

// tfgdsmap 4463;0 mtj;g3pitchID
LAYER MAP 186	DATATYPE 116 	47732 	 LAYER MTJG3PITCHID 	 47732 

// tfgdsmap 4464;0 mtj;g4pitchID
LAYER MAP 186	DATATYPE 117 	47733 	 LAYER MTJG4PITCHID 	 47733 

// tfgdsmap 4465;0 mtj;g5pitchID
LAYER MAP 186	DATATYPE 118 	47734 	 LAYER MTJG5PITCHID 	 47734 

// tfgdsmap 4466;0 mtj;g6pitchID
LAYER MAP 186	DATATYPE 119 	47735 	 LAYER MTJG6PITCHID 	 47735 

// tfgdsmap 4601;0 mtj;drawing
LAYER MAP 186	DATATYPE 120 	47736 	 LAYER MTJID 	 47736 

// tfgdsmap 4467;0 mtj;devtermID2
LAYER MAP 186	DATATYPE 121 	47737 	 LAYER MTJTERMID2 	 47737 

// tfgdsmap 4468;0 mtj;devtermID3
LAYER MAP 186	DATATYPE 122 	47738 	 LAYER MTJTERMID3 	 47738 

// tfgdsmap 4469;0 mtj;devtermID4
LAYER MAP 186	DATATYPE 123 	47739 	 LAYER MTJTERMID4 	 47739 

// tfgdsmap 4470;0 mtj;STD
LAYER MAP 186	DATATYPE 130 	47746 	 LAYER MTJSTD 	 47746 

// tfgdsmap 4471;0 mtj;TARG1
LAYER MAP 186	DATATYPE 131 	47747 	 LAYER MTJTARG1 	 47747 

// tfgdsmap 4472;0 mtj;TARG2
LAYER MAP 186	DATATYPE 132 	47748 	 LAYER MTJTARG2 	 47748 

// tfgdsmap 4473;0 mtj;TARG3
LAYER MAP 186	DATATYPE 133 	47749 	 LAYER MTJTARG3 	 47749 

// tfgdsmap 4474;0 mtj;backBone
LAYER MAP 186	DATATYPE 135 	47751 	 LAYER MTJBID 	 47751 

// tfgdsmap 4475;0 mtj;g7pitchID
LAYER MAP 186	DATATYPE 138 	47754 	 LAYER MTJG7PITCHID 	 47754 

// tfgdsmap 4476;0 mtj;noFDR
LAYER MAP 186	DATATYPE 150 	47766 	 LAYER MTJNOFDR 	 47766 

// tfgdsmap 4477;0 mtj;g8pitchID
LAYER MAP 186	DATATYPE 170 	47786 	 LAYER MTJG8PITCHID 	 47786 

// tfgdsmap 4478;0 mtj;g9pitchID
LAYER MAP 186	DATATYPE 171 	47787 	 LAYER MTJG9PITCHID 	 47787 

// tfgdsmap 4479;0 mtj;g10pitchID
LAYER MAP 186	DATATYPE 172 	47788 	 LAYER MTJG10PITCHID 	 47788 

// tfgdsmap 4480;0 mtj;fillerIgnore
LAYER MAP 186	DATATYPE 226 	47842 	 LAYER MTJFILLERIGNORE 	 47842 

// tfgdsmap 4481;0 mtj;fillerExtend
LAYER MAP 186	DATATYPE 227 	47843 	 LAYER MTJFILLEREXTND 	 47843 

// tfgdsmap 4482;0 mtj;dummyFill
LAYER MAP 186	DATATYPE 250 	47866 	 LAYER MTJDUMMYFILL 	 47866 

// tfgdsmap 7756;0 mtj;actFill
LAYER MAP 186	DATATYPE 251 	47867 	 LAYER MTJACTFILL 	 47867 

// tfgdsmap 6344;0 mtj;trFill
LAYER MAP 186	DATATYPE 252 	47868 	 LAYER MTJTRFILL 	 47868 

// tfgdsmap 5389;0 mtj;usr1
LAYER MAP 186	DATATYPE 255 	47871 	 LAYER USER186 	 47871 

// tfgdsmap 4553;0 mj0;maskDrawing
LAYER MAP 187	DATATYPE 0 	47872 	 LAYER MJ0DRAWN 	 47872 

// tfgdsmap 4554;0 mj0;keepout
LAYER MAP 187	DATATYPE 1 	47873 	 LAYER MJ0KOR 	 47873 

// tfgdsmap 4555;0 mj0;portDrawing
LAYER MAP 187	DATATYPE 2 	47874 	 LAYER MJ0PORT 	 47874 

// tfgdsmap 4556;0 mj0;zoneDrawing
LAYER MAP 187	DATATYPE 3 	47875 	 LAYER MJ0ZONE 	 47875 

// tfgdsmap 4557;0 mj0;resDrawing
LAYER MAP 187	DATATYPE 4 	47876 	 LAYER MJ0RESID 	 47876 

// tfgdsmap 4559;0 mj0;phantom
LAYER MAP 187	DATATYPE 11 	47883 	 LAYER MJ0P 	 47883 

// tfgdsmap 4560;0 mj0;frameDrawing
LAYER MAP 187	DATATYPE 19 	47891 	 LAYER MJ0FRAME 	 47891 

// tfgdsmap 7892;0 mj0;critical
LAYER MAP 187	DATATYPE 21 	47893 	 LAYER MJ0CRITICALID 	 47893 

// tfgdsmap 4561;0 mj0;inductorID
LAYER MAP 187	DATATYPE 30 	47902 	 LAYER MJ0IND 	 47902 

// tfgdsmap 4562;0 mj0;dummyDrawing
LAYER MAP 187	DATATYPE 33 	47905 	 LAYER MJ0DUMMYID 	 47905 

// tfgdsmap 4564;0 mj0;densityID
LAYER MAP 187	DATATYPE 36 	47908 	 LAYER MJ0DENID 	 47908 

// tfgdsmap 4565;0 mj0;DoNotProteus
LAYER MAP 187	DATATYPE 37 	47909 	 LAYER MJ0DNP 	 47909 

// tfgdsmap 4566;0 mj0;keepGenAway
LAYER MAP 187	DATATYPE 51 	47923 	 LAYER MJ0KGA 	 47923 

// tfgdsmap 4567;0 mj0;FeatureUnderTest
LAYER MAP 187	DATATYPE 52 	47924 	 LAYER MJ0FUT 	 47924 

// tfgdsmap 4570;0 mj0;fillerID
LAYER MAP 187	DATATYPE 65 	47937 	 LAYER MJ0FILLID 	 47937 

// tfgdsmap 4571;0 mj0;grating
LAYER MAP 187	DATATYPE 70 	47942 	 LAYER MJ0GRATING 	 47942 

// tfgdsmap 4572;0 mj0;gratingFr
LAYER MAP 187	DATATYPE 71 	47943 	 LAYER MJ0GRATINGFRAME 	 47943 

// tfgdsmap 10997;0 mj0;SRAFplus
LAYER MAP 187	DATATYPE 72 	47944 	 LAYER MJ0SRAFPLUS 	 47944 

// tfgdsmap 11228;0 mj0;SRAFminus
LAYER MAP 187	DATATYPE 73 	47945 	 LAYER MJ0SRAFMINUS 	 47945 

// tfgdsmap 4573;0 mj0;plug
LAYER MAP 187	DATATYPE 74 	47946 	 LAYER MJ0PLUG 	 47946 

// tfgdsmap 4574;0 mj0;plugFr
LAYER MAP 187	DATATYPE 75 	47947 	 LAYER MJ0PLUGFRAME 	 47947 

// tfgdsmap 6800;0 mj0;SDC
LAYER MAP 187	DATATYPE 76 	47948 	 LAYER MJ0SDC 	 47948 

// tfgdsmap 4575;0 mj0;metroCell
LAYER MAP 187	DATATYPE 96 	47968 	 LAYER MJ0METROCELL 	 47968 

// tfgdsmap 4576;0 mj0;tsdrRegion
LAYER MAP 187	DATATYPE 98 	47970 	 LAYER MJ0TSDRREGION 	 47970 

// tfgdsmap 4577;0 mj0;tsdr2sdr
LAYER MAP 187	DATATYPE 99 	47971 	 LAYER MJ0TSDR2SDR 	 47971 

// tfgdsmap 4578;0 mj0;devtermID1
LAYER MAP 187	DATATYPE 110 	47982 	 LAYER MJ0TERMID1 	 47982 

// tfgdsmap 4579;0 mj0;g1pitchID
LAYER MAP 187	DATATYPE 114 	47986 	 LAYER MJ0G1PITCHID 	 47986 

// tfgdsmap 4580;0 mj0;g2pitchID
LAYER MAP 187	DATATYPE 115 	47987 	 LAYER MJ0G2PITCHID 	 47987 

// tfgdsmap 4581;0 mj0;g3pitchID
LAYER MAP 187	DATATYPE 116 	47988 	 LAYER MJ0G3PITCHID 	 47988 

// tfgdsmap 4582;0 mj0;g4pitchID
LAYER MAP 187	DATATYPE 117 	47989 	 LAYER MJ0G4PITCHID 	 47989 

// tfgdsmap 4583;0 mj0;g5pitchID
LAYER MAP 187	DATATYPE 118 	47990 	 LAYER MJ0G5PITCHID 	 47990 

// tfgdsmap 4584;0 mj0;g6pitchID
LAYER MAP 187	DATATYPE 119 	47991 	 LAYER MJ0G6PITCHID 	 47991 

// tfgdsmap 4585;0 mj0;devtermID2
LAYER MAP 187	DATATYPE 121 	47993 	 LAYER MJ0TERMID2 	 47993 

// tfgdsmap 4586;0 mj0;devtermID3
LAYER MAP 187	DATATYPE 122 	47994 	 LAYER MJ0TERMID3 	 47994 

// tfgdsmap 4587;0 mj0;devtermID4
LAYER MAP 187	DATATYPE 123 	47995 	 LAYER MJ0TERMID4 	 47995 

// tfgdsmap 4588;0 mj0;STD
LAYER MAP 187	DATATYPE 130 	48002 	 LAYER MJ0STD 	 48002 

// tfgdsmap 4589;0 mj0;TARG1
LAYER MAP 187	DATATYPE 131 	48003 	 LAYER MJ0TARG1 	 48003 

// tfgdsmap 4590;0 mj0;TARG2
LAYER MAP 187	DATATYPE 132 	48004 	 LAYER MJ0TARG2 	 48004 

// tfgdsmap 4591;0 mj0;TARG3
LAYER MAP 187	DATATYPE 133 	48005 	 LAYER MJ0TARG3 	 48005 

// tfgdsmap 4592;0 mj0;backBone
LAYER MAP 187	DATATYPE 135 	48007 	 LAYER MJ0BID 	 48007 

// tfgdsmap 4593;0 mj0;g7pitchID
LAYER MAP 187	DATATYPE 138 	48010 	 LAYER MJ0G7PITCHID 	 48010 

// tfgdsmap 4594;0 mj0;noFDR
LAYER MAP 187	DATATYPE 150 	48022 	 LAYER MJ0NOFDR 	 48022 

// tfgdsmap 4595;0 mj0;g8pitchID
LAYER MAP 187	DATATYPE 170 	48042 	 LAYER MJ0G8PITCHID 	 48042 

// tfgdsmap 4596;0 mj0;g9pitchID
LAYER MAP 187	DATATYPE 171 	48043 	 LAYER MJ0G9PITCHID 	 48043 

// tfgdsmap 4597;0 mj0;g10pitchID
LAYER MAP 187	DATATYPE 172 	48044 	 LAYER MJ0G10PITCHID 	 48044 

// tfgdsmap 4598;0 mj0;fillerIgnore
LAYER MAP 187	DATATYPE 226 	48098 	 LAYER MJ0FILLERIGNORE 	 48098 

// tfgdsmap 4599;0 mj0;fillerExtend
LAYER MAP 187	DATATYPE 227 	48099 	 LAYER MJ0FILLEREXTND 	 48099 

// tfgdsmap 4600;0 mj0;dummyFill
LAYER MAP 187	DATATYPE 250 	48122 	 LAYER MJ0DUMMYFILL 	 48122 

// tfgdsmap 7757;0 mj0;actFill
LAYER MAP 187	DATATYPE 251 	48123 	 LAYER MJ0ACTFILL 	 48123 

// tfgdsmap 6345;0 mj0;trFill
LAYER MAP 187	DATATYPE 252 	48124 	 LAYER MJ0TRFILL 	 48124 

// tfgdsmap 5390;0 mj0;usr1
LAYER MAP 187	DATATYPE 255 	48127 	 LAYER USER187 	 48127 

// tfgdsmap 5486;0 M0K;maskDrawing
LAYER MAP 188	DATATYPE 0 	48128 	 LAYER MET0KPGDRAWN 	 48128 

// tfgdsmap 5487;0 M0K;keepout
LAYER MAP 188	DATATYPE 1 	48129 	 LAYER MET0KPGKOR 	 48129 

// tfgdsmap 7232;0 M0K;MECID
LAYER MAP 188	DATATYPE 12 	48140 	 LAYER MET0KPGMECID 	 48140 

// tfgdsmap 5488;0 M0K;toSynDrawing
LAYER MAP 188	DATATYPE 18 	48146 	 LAYER MET0KPGID 	 48146 

// tfgdsmap 5489;0 M0K;frameDrawing
LAYER MAP 188	DATATYPE 19 	48147 	 LAYER MET0KPGFRAME 	 48147 

// tfgdsmap 5809;0 M0K;DoNotProteus
LAYER MAP 188	DATATYPE 37 	48165 	 LAYER MET0KPGDNP 	 48165 

// tfgdsmap 10998;0 M0K;SRAFplus
LAYER MAP 188	DATATYPE 72 	48200 	 LAYER MET0KPGSRAFPLUS 	 48200 

// tfgdsmap 11229;0 M0K;SRAFminus
LAYER MAP 188	DATATYPE 73 	48201 	 LAYER MET0KPGSRAFMINUS 	 48201 

// tfgdsmap 6801;0 M0K;SDC
LAYER MAP 188	DATATYPE 76 	48204 	 LAYER MET0KPGSDC 	 48204 

// tfgdsmap 5490;0 M0K;metroCell
LAYER MAP 188	DATATYPE 96 	48224 	 LAYER MET0KPGMETROCELL 	 48224 

// tfgdsmap 5491;0 M0K;STD
LAYER MAP 188	DATATYPE 130 	48258 	 LAYER MET0KPGSTD 	 48258 

// tfgdsmap 5492;0 M0K;TARG1
LAYER MAP 188	DATATYPE 131 	48259 	 LAYER MET0KPGTARG1 	 48259 

// tfgdsmap 5493;0 M0K;TARG2
LAYER MAP 188	DATATYPE 132 	48260 	 LAYER MET0KPGTARG2 	 48260 

// tfgdsmap 5494;0 M0K;TARG3
LAYER MAP 188	DATATYPE 133 	48261 	 LAYER MET0KPGTARG3 	 48261 

// tfgdsmap 5495;0 M0K;noFDR
LAYER MAP 188	DATATYPE 150 	48278 	 LAYER MET0KPGNOFDR 	 48278 

// tfgdsmap 5818;0 M0K;dummyFill
LAYER MAP 188	DATATYPE 250 	48378 	 LAYER MET0PGRDUMMYFILL 	 48378 

// tfgdsmap 7758;0 M0K;actFill
LAYER MAP 188	DATATYPE 251 	48379 	 LAYER MET0PGRACTFILL 	 48379 

// tfgdsmap 6346;0 M0K;trFill
LAYER MAP 188	DATATYPE 252 	48380 	 LAYER MET0KPGTRFILL 	 48380 

// tfgdsmap 5496;0 M0K;usr1
LAYER MAP 188	DATATYPE 255 	48383 	 LAYER USER188 	 48383 

// tfgdsmap 5497;0 M0L;maskDrawing
LAYER MAP 189	DATATYPE 0 	48384 	 LAYER MET0LPGDRAWN 	 48384 

// tfgdsmap 5498;0 M0L;keepout
LAYER MAP 189	DATATYPE 1 	48385 	 LAYER MET0LPGKOR 	 48385 

// tfgdsmap 7233;0 M0L;MECID
LAYER MAP 189	DATATYPE 12 	48396 	 LAYER MET0LPGMECID 	 48396 

// tfgdsmap 5499;0 M0L;toSynDrawing
LAYER MAP 189	DATATYPE 18 	48402 	 LAYER MET0LPGID 	 48402 

// tfgdsmap 5500;0 M0L;frameDrawing
LAYER MAP 189	DATATYPE 19 	48403 	 LAYER MET0LPGFRAME 	 48403 

// tfgdsmap 5810;0 M0L;DoNotProteus
LAYER MAP 189	DATATYPE 37 	48421 	 LAYER MET0LPGDNP 	 48421 

// tfgdsmap 10999;0 M0L;SRAFplus
LAYER MAP 189	DATATYPE 72 	48456 	 LAYER MET0LPGSRAFPLUS 	 48456 

// tfgdsmap 11230;0 M0L;SRAFminus
LAYER MAP 189	DATATYPE 73 	48457 	 LAYER MET0LPGSRAFMINUS 	 48457 

// tfgdsmap 6802;0 M0L;SDC
LAYER MAP 189	DATATYPE 76 	48460 	 LAYER MET0LPGSDC 	 48460 

// tfgdsmap 5501;0 M0L;metroCell
LAYER MAP 189	DATATYPE 96 	48480 	 LAYER MET0LPGMETROCELL 	 48480 

// tfgdsmap 5502;0 M0L;STD
LAYER MAP 189	DATATYPE 130 	48514 	 LAYER MET0LPGSTD 	 48514 

// tfgdsmap 5503;0 M0L;TARG1
LAYER MAP 189	DATATYPE 131 	48515 	 LAYER MET0LPGTARG1 	 48515 

// tfgdsmap 5504;0 M0L;TARG2
LAYER MAP 189	DATATYPE 132 	48516 	 LAYER MET0LPGTARG2 	 48516 

// tfgdsmap 5505;0 M0L;TARG3
LAYER MAP 189	DATATYPE 133 	48517 	 LAYER MET0LPGTARG3 	 48517 

// tfgdsmap 5506;0 M0L;noFDR
LAYER MAP 189	DATATYPE 150 	48534 	 LAYER MET0LPGNOFDR 	 48534 

// tfgdsmap 6245;0 M0L;dummyFill
LAYER MAP 189	DATATYPE 250 	48634 	 LAYER MET0PGSDUMMYFILL 	 48634 

// tfgdsmap 7759;0 M0L;actFill
LAYER MAP 189	DATATYPE 251 	48635 	 LAYER MET0PGSACTFILL 	 48635 

// tfgdsmap 6347;0 M0L;trFill
LAYER MAP 189	DATATYPE 252 	48636 	 LAYER MET0LPGTRFILL 	 48636 

// tfgdsmap 5507;0 M0L;usr1
LAYER MAP 189	DATATYPE 255 	48639 	 LAYER USER189 	 48639 

// tfgdsmap 5530;0 VCK;maskDrawing
LAYER MAP 190	DATATYPE 0 	48640 	 LAYER VCNKDRAWN 	 48640 

// tfgdsmap 5531;0 VCK;keepout
LAYER MAP 190	DATATYPE 1 	48641 	 LAYER VCNKKOR 	 48641 

// tfgdsmap 5532;0 VCK;zoneDrawing
LAYER MAP 190	DATATYPE 3 	48643 	 LAYER VCNKZONE 	 48643 

// tfgdsmap 5533;0 VCK;AlignMarkID
LAYER MAP 190	DATATYPE 5 	48645 	 LAYER VCNKALIGNMARK 	 48645 

// tfgdsmap 5535;0 VCK;APRannotation
LAYER MAP 190	DATATYPE 8 	48648 	 LAYER VCNKVIRTUAL 	 48648 

// tfgdsmap 7113;0 VCK;MECID
LAYER MAP 190	DATATYPE 12 	48652 	 LAYER VCNKMECID 	 48652 

// tfgdsmap 5536;0 VCK;TccIDBitCell
LAYER MAP 190	DATATYPE 13 	48653 	 LAYER VCNKTCCIDBITCELL 	 48653 

// tfgdsmap 5537;0 VCK;toSynDrawing
LAYER MAP 190	DATATYPE 18 	48658 	 LAYER VCNKTRENCH_ID 	 48658 

// tfgdsmap 5539;0 VCK;frameDrawing
LAYER MAP 190	DATATYPE 19 	48659 	 LAYER VCNKFRAME 	 48659 

// tfgdsmap 7893;0 VCK;critical
LAYER MAP 190	DATATYPE 21 	48661 	 LAYER VCNKCRITICALID 	 48661 

// tfgdsmap 5540;0 VCK;dummyDrawing
LAYER MAP 190	DATATYPE 33 	48673 	 LAYER VCNKDUMMYID 	 48673 

// tfgdsmap 5541;0 VCK;noopc
LAYER MAP 190	DATATYPE 34 	48674 	 LAYER VCNKNOOPC 	 48674 

// tfgdsmap 5542;0 VCK;densityID
LAYER MAP 190	DATATYPE 36 	48676 	 LAYER VCNKDENID 	 48676 

// tfgdsmap 5543;0 VCK;DoNotProteus
LAYER MAP 190	DATATYPE 37 	48677 	 LAYER VCNKDNP 	 48677 

// tfgdsmap 5544;0 VCK;keepGenAway
LAYER MAP 190	DATATYPE 51 	48691 	 LAYER VCNKKGA 	 48691 

// tfgdsmap 5545;0 VCK;FeatureUnderTest
LAYER MAP 190	DATATYPE 52 	48692 	 LAYER VCNKFUT 	 48692 

// tfgdsmap 5546;0 VCK;optmaskDraw
LAYER MAP 190	DATATYPE 55 	48695 	 LAYER VCNKOPT 	 48695 

// tfgdsmap 5548;0 VCK;WingID
LAYER MAP 190	DATATYPE 60 	48700 	 LAYER VCNKWING 	 48700 

// tfgdsmap 5549;0 VCK;NoWingID
LAYER MAP 190	DATATYPE 61 	48701 	 LAYER VCNKNOWING 	 48701 

// tfgdsmap 5550;0 VCK;fillerID
LAYER MAP 190	DATATYPE 65 	48705 	 LAYER VCNKFILLID 	 48705 

// tfgdsmap 5551;0 VCK;phase
LAYER MAP 190	DATATYPE 66 	48706 	 LAYER VCNKPHASE 	 48706 

// tfgdsmap 5552;0 VCK;chrome
LAYER MAP 190	DATATYPE 67 	48707 	 LAYER VCNKCHROME 	 48707 

// tfgdsmap 11000;0 VCK;SRAFplus
LAYER MAP 190	DATATYPE 72 	48712 	 LAYER VCNKSRAFPLUS 	 48712 

// tfgdsmap 11231;0 VCK;SRAFminus
LAYER MAP 190	DATATYPE 73 	48713 	 LAYER VNCKSRAFMINUS 	 48713 

// tfgdsmap 6803;0 VCK;SDC
LAYER MAP 190	DATATYPE 76 	48716 	 LAYER VCNKSDC 	 48716 

// tfgdsmap 5553;0 VCK;metroCell
LAYER MAP 190	DATATYPE 96 	48736 	 LAYER VCNKMETROCELL 	 48736 

// tfgdsmap 5554;0 VCK;tsdrRegion
LAYER MAP 190	DATATYPE 98 	48738 	 LAYER VCNKTSDRREGION 	 48738 

// tfgdsmap 5555;0 VCK;tsdr2sdr
LAYER MAP 190	DATATYPE 99 	48739 	 LAYER VCNKTSDR2SDR 	 48739 

// tfgdsmap 5556;0 VCK;g1pitchID
LAYER MAP 190	DATATYPE 114 	48754 	 LAYER VCNKG1PITCHID 	 48754 

// tfgdsmap 5557;0 VCK;g2pitchID
LAYER MAP 190	DATATYPE 115 	48755 	 LAYER VCNKG2PITCHID 	 48755 

// tfgdsmap 5558;0 VCK;g3pitchID
LAYER MAP 190	DATATYPE 116 	48756 	 LAYER VCNKG3PITCHID 	 48756 

// tfgdsmap 5559;0 VCK;g4pitchID
LAYER MAP 190	DATATYPE 117 	48757 	 LAYER VCNKG4PITCHID 	 48757 

// tfgdsmap 5560;0 VCK;g5pitchID
LAYER MAP 190	DATATYPE 118 	48758 	 LAYER VCNKG5PITCHID 	 48758 

// tfgdsmap 5561;0 VCK;g6pitchID
LAYER MAP 190	DATATYPE 119 	48759 	 LAYER VCNKG6PITCHID 	 48759 

// tfgdsmap 5562;0 VCK;STD
LAYER MAP 190	DATATYPE 130 	48770 	 LAYER VCNKSTD 	 48770 

// tfgdsmap 5563;0 VCK;TARG1
LAYER MAP 190	DATATYPE 131 	48771 	 LAYER VCNKTARG1 	 48771 

// tfgdsmap 5564;0 VCK;TARG2
LAYER MAP 190	DATATYPE 132 	48772 	 LAYER VCNKTARG2 	 48772 

// tfgdsmap 5565;0 VCK;TARG3
LAYER MAP 190	DATATYPE 133 	48773 	 LAYER VCNKTARG3 	 48773 

// tfgdsmap 5566;0 VCK;g7pitchID
LAYER MAP 190	DATATYPE 138 	48778 	 LAYER VCNKG7PITCHID 	 48778 

// tfgdsmap 5567;0 VCK;noFDR
LAYER MAP 190	DATATYPE 150 	48790 	 LAYER VCNKNOFDR 	 48790 

// tfgdsmap 5568;0 VCK;cplpi
LAYER MAP 190	DATATYPE 168 	48808 	 LAYER VCNKCPLPI 	 48808 

// tfgdsmap 5569;0 VCK;cplcr
LAYER MAP 190	DATATYPE 169 	48809 	 LAYER VCNKCPLCR 	 48809 

// tfgdsmap 5570;0 VCK;g8pitchID
LAYER MAP 190	DATATYPE 170 	48810 	 LAYER VCNKG8PITCHID 	 48810 

// tfgdsmap 5571;0 VCK;g9pitchID
LAYER MAP 190	DATATYPE 171 	48811 	 LAYER VCNKG9PITCHID 	 48811 

// tfgdsmap 5572;0 VCK;g10pitchID
LAYER MAP 190	DATATYPE 172 	48812 	 LAYER VCNKG10PITCHID 	 48812 

// tfgdsmap 5573;0 VCK;fillerIgnore
LAYER MAP 190	DATATYPE 226 	48866 	 LAYER VCNKFILLERIGNORE 	 48866 

// tfgdsmap 5538;0 VCK;dummyFill
LAYER MAP 190	DATATYPE 250 	48890 	 LAYER VCNKDUMMYFILL 	 48890 

// tfgdsmap 7760;0 VCK;actFill
LAYER MAP 190	DATATYPE 251 	48891 	 LAYER VCNKACTFILL 	 48891 

// tfgdsmap 6348;0 VCK;trFill
LAYER MAP 190	DATATYPE 252 	48892 	 LAYER VCNKTRFILL 	 48892 

// tfgdsmap 5575;0 VCK;usr1
LAYER MAP 190	DATATYPE 255 	48895 	 LAYER USER190 	 48895 

// tfgdsmap 5576;0 VCL;maskDrawing
LAYER MAP 191	DATATYPE 0 	48896 	 LAYER VCNLDRAWN 	 48896 

// tfgdsmap 5577;0 VCL;keepout
LAYER MAP 191	DATATYPE 1 	48897 	 LAYER VCNLKOR 	 48897 

// tfgdsmap 5578;0 VCL;zoneDrawing
LAYER MAP 191	DATATYPE 3 	48899 	 LAYER VCNLZONE 	 48899 

// tfgdsmap 5579;0 VCL;AlignMarkID
LAYER MAP 191	DATATYPE 5 	48901 	 LAYER VCNLALIGNMARK 	 48901 

// tfgdsmap 5581;0 VCL;APRannotation
LAYER MAP 191	DATATYPE 8 	48904 	 LAYER VCNLVIRTUAL 	 48904 

// tfgdsmap 7114;0 VCL;MECID
LAYER MAP 191	DATATYPE 12 	48908 	 LAYER VCNLMECID 	 48908 

// tfgdsmap 5582;0 VCL;TccIDBitCell
LAYER MAP 191	DATATYPE 13 	48909 	 LAYER VCNLTCCIDBITCELL 	 48909 

// tfgdsmap 5583;0 VCL;toSynDrawing
LAYER MAP 191	DATATYPE 18 	48914 	 LAYER VCNLTRENCH_ID 	 48914 

// tfgdsmap 5585;0 VCL;frameDrawing
LAYER MAP 191	DATATYPE 19 	48915 	 LAYER VCNLFRAME 	 48915 

// tfgdsmap 7894;0 VCL;critical
LAYER MAP 191	DATATYPE 21 	48917 	 LAYER VCNLCRITICALID 	 48917 

// tfgdsmap 5586;0 VCL;dummyDrawing
LAYER MAP 191	DATATYPE 33 	48929 	 LAYER VCNLDUMMYID 	 48929 

// tfgdsmap 5587;0 VCL;noopc
LAYER MAP 191	DATATYPE 34 	48930 	 LAYER VCNLNOOPC 	 48930 

// tfgdsmap 5588;0 VCL;densityID
LAYER MAP 191	DATATYPE 36 	48932 	 LAYER VCNLDENID 	 48932 

// tfgdsmap 5589;0 VCL;DoNotProteus
LAYER MAP 191	DATATYPE 37 	48933 	 LAYER VCNLDNP 	 48933 

// tfgdsmap 5590;0 VCL;keepGenAway
LAYER MAP 191	DATATYPE 51 	48947 	 LAYER VCNLKGA 	 48947 

// tfgdsmap 5591;0 VCL;FeatureUnderTest
LAYER MAP 191	DATATYPE 52 	48948 	 LAYER VCNLFUT 	 48948 

// tfgdsmap 5592;0 VCL;optmaskDraw
LAYER MAP 191	DATATYPE 55 	48951 	 LAYER VCNLOPT 	 48951 

// tfgdsmap 5594;0 VCL;WingID
LAYER MAP 191	DATATYPE 60 	48956 	 LAYER VCNLWING 	 48956 

// tfgdsmap 5595;0 VCL;NoWingID
LAYER MAP 191	DATATYPE 61 	48957 	 LAYER VCNLNOWING 	 48957 

// tfgdsmap 5596;0 VCL;fillerID
LAYER MAP 191	DATATYPE 65 	48961 	 LAYER VCNLFILLID 	 48961 

// tfgdsmap 5597;0 VCL;phase
LAYER MAP 191	DATATYPE 66 	48962 	 LAYER VCNLPHASE 	 48962 

// tfgdsmap 5598;0 VCL;chrome
LAYER MAP 191	DATATYPE 67 	48963 	 LAYER VCNLCHROME 	 48963 

// tfgdsmap 11001;0 VCL;SRAFplus
LAYER MAP 191	DATATYPE 72 	48968 	 LAYER VCNLSRAFPLUS 	 48968 

// tfgdsmap 11232;0 VCL;SRAFminus
LAYER MAP 191	DATATYPE 73 	48969 	 LAYER VCNLSRAFMINUS 	 48969 

// tfgdsmap 6804;0 VCL;SDC
LAYER MAP 191	DATATYPE 76 	48972 	 LAYER VCNLSDC 	 48972 

// tfgdsmap 5599;0 VCL;metroCell
LAYER MAP 191	DATATYPE 96 	48992 	 LAYER VCNLMETROCELL 	 48992 

// tfgdsmap 5600;0 VCL;tsdrRegion
LAYER MAP 191	DATATYPE 98 	48994 	 LAYER VCNLTSDRREGION 	 48994 

// tfgdsmap 5601;0 VCL;tsdr2sdr
LAYER MAP 191	DATATYPE 99 	48995 	 LAYER VCNLTSDR2SDR 	 48995 

// tfgdsmap 5602;0 VCL;g1pitchID
LAYER MAP 191	DATATYPE 114 	49010 	 LAYER VCNLG1PITCHID 	 49010 

// tfgdsmap 5603;0 VCL;g2pitchID
LAYER MAP 191	DATATYPE 115 	49011 	 LAYER VCNLG2PITCHID 	 49011 

// tfgdsmap 5604;0 VCL;g3pitchID
LAYER MAP 191	DATATYPE 116 	49012 	 LAYER VCNLG3PITCHID 	 49012 

// tfgdsmap 5605;0 VCL;g4pitchID
LAYER MAP 191	DATATYPE 117 	49013 	 LAYER VCNLG4PITCHID 	 49013 

// tfgdsmap 5606;0 VCL;g5pitchID
LAYER MAP 191	DATATYPE 118 	49014 	 LAYER VCNLG5PITCHID 	 49014 

// tfgdsmap 5607;0 VCL;g6pitchID
LAYER MAP 191	DATATYPE 119 	49015 	 LAYER VCNLG6PITCHID 	 49015 

// tfgdsmap 5608;0 VCL;STD
LAYER MAP 191	DATATYPE 130 	49026 	 LAYER VCNLSTD 	 49026 

// tfgdsmap 5609;0 VCL;TARG1
LAYER MAP 191	DATATYPE 131 	49027 	 LAYER VCNLTARG1 	 49027 

// tfgdsmap 5610;0 VCL;TARG2
LAYER MAP 191	DATATYPE 132 	49028 	 LAYER VCNLTARG2 	 49028 

// tfgdsmap 5611;0 VCL;TARG3
LAYER MAP 191	DATATYPE 133 	49029 	 LAYER VCNLTARG3 	 49029 

// tfgdsmap 5612;0 VCL;g7pitchID
LAYER MAP 191	DATATYPE 138 	49034 	 LAYER VCNLG7PITCHID 	 49034 

// tfgdsmap 5613;0 VCL;noFDR
LAYER MAP 191	DATATYPE 150 	49046 	 LAYER VCNLNOFDR 	 49046 

// tfgdsmap 5614;0 VCL;cplpi
LAYER MAP 191	DATATYPE 168 	49064 	 LAYER VCNLCPLPI 	 49064 

// tfgdsmap 5615;0 VCL;cplcr
LAYER MAP 191	DATATYPE 169 	49065 	 LAYER VCNLCPLCR 	 49065 

// tfgdsmap 5616;0 VCL;g8pitchID
LAYER MAP 191	DATATYPE 170 	49066 	 LAYER VCNLG8PITCHID 	 49066 

// tfgdsmap 5617;0 VCL;g9pitchID
LAYER MAP 191	DATATYPE 171 	49067 	 LAYER VCNLG9PITCHID 	 49067 

// tfgdsmap 5618;0 VCL;g10pitchID
LAYER MAP 191	DATATYPE 172 	49068 	 LAYER VCNLG10PITCHID 	 49068 

// tfgdsmap 5619;0 VCL;fillerIgnore
LAYER MAP 191	DATATYPE 226 	49122 	 LAYER VCNLFILLERIGNORE 	 49122 

// tfgdsmap 5584;0 VCL;dummyFill
LAYER MAP 191	DATATYPE 250 	49146 	 LAYER VCNLDUMMYFILL 	 49146 

// tfgdsmap 7761;0 VCL;actFill
LAYER MAP 191	DATATYPE 251 	49147 	 LAYER VCNLACTFILL 	 49147 

// tfgdsmap 6349;0 VCL;trFill
LAYER MAP 191	DATATYPE 252 	49148 	 LAYER VCNLTRFILL 	 49148 

// tfgdsmap 5621;0 VCL;usr1
LAYER MAP 191	DATATYPE 255 	49151 	 LAYER USER191 	 49151 

// tfgdsmap 5714;0 V0K;maskDrawing
LAYER MAP 196	DATATYPE 0 	50176 	 LAYER VIA0KDRAWN 	 50176 

// tfgdsmap 5715;0 V0K;keepout
LAYER MAP 196	DATATYPE 1 	50177 	 LAYER VIA0KKOR 	 50177 

// tfgdsmap 5716;0 V0K;zoneDrawing
LAYER MAP 196	DATATYPE 3 	50179 	 LAYER VIA0KZONE 	 50179 

// tfgdsmap 5717;0 V0K;AlignMarkID
LAYER MAP 196	DATATYPE 5 	50181 	 LAYER VIA0KALIGNMARK 	 50181 

// tfgdsmap 5719;0 V0K;APRannotation
LAYER MAP 196	DATATYPE 8 	50184 	 LAYER VIA0KVIRTUAL 	 50184 

// tfgdsmap 7117;0 V0K;MECID
LAYER MAP 196	DATATYPE 12 	50188 	 LAYER VIA0KMECID 	 50188 

// tfgdsmap 5720;0 V0K;TccIDBitCell
LAYER MAP 196	DATATYPE 13 	50189 	 LAYER VIA0KTCCIDBITCELL 	 50189 

// tfgdsmap 5721;0 V0K;toSynDrawing
LAYER MAP 196	DATATYPE 18 	50194 	 LAYER VIA0KTRENCH_ID 	 50194 

// tfgdsmap 5723;0 V0K;frameDrawing
LAYER MAP 196	DATATYPE 19 	50195 	 LAYER VIA0KFRAME 	 50195 

// tfgdsmap 7897;0 V0K;critical
LAYER MAP 196	DATATYPE 21 	50197 	 LAYER VIA0KCRITICALID 	 50197 

// tfgdsmap 5724;0 V0K;dummyDrawing
LAYER MAP 196	DATATYPE 33 	50209 	 LAYER VIA0KDUMMYID 	 50209 

// tfgdsmap 5725;0 V0K;noopc
LAYER MAP 196	DATATYPE 34 	50210 	 LAYER VIA0KNOOPC 	 50210 

// tfgdsmap 5726;0 V0K;densityID
LAYER MAP 196	DATATYPE 36 	50212 	 LAYER VIA0KDENID 	 50212 

// tfgdsmap 5727;0 V0K;DoNotProteus
LAYER MAP 196	DATATYPE 37 	50213 	 LAYER VIA0KDNP 	 50213 

// tfgdsmap 5728;0 V0K;keepGenAway
LAYER MAP 196	DATATYPE 51 	50227 	 LAYER VIA0KKGA 	 50227 

// tfgdsmap 5729;0 V0K;FeatureUnderTest
LAYER MAP 196	DATATYPE 52 	50228 	 LAYER VIA0KFUT 	 50228 

// tfgdsmap 5730;0 V0K;optmaskDraw
LAYER MAP 196	DATATYPE 55 	50231 	 LAYER VIA0KOPT 	 50231 

// tfgdsmap 5732;0 V0K;WingID
LAYER MAP 196	DATATYPE 60 	50236 	 LAYER VIA0KWING 	 50236 

// tfgdsmap 5733;0 V0K;NoWingID
LAYER MAP 196	DATATYPE 61 	50237 	 LAYER VIA0KNOWING 	 50237 

// tfgdsmap 5734;0 V0K;fillerID
LAYER MAP 196	DATATYPE 65 	50241 	 LAYER VIA0KFILLID 	 50241 

// tfgdsmap 5735;0 V0K;phase
LAYER MAP 196	DATATYPE 66 	50242 	 LAYER VIA0KPHASE 	 50242 

// tfgdsmap 5736;0 V0K;chrome
LAYER MAP 196	DATATYPE 67 	50243 	 LAYER VIA0KCHROME 	 50243 

// tfgdsmap 11006;0 V0K;SRAFplus
LAYER MAP 196	DATATYPE 72 	50248 	 LAYER VIA0KSRAFPLUS 	 50248 

// tfgdsmap 11237;0 V0K;SRAFminus
LAYER MAP 196	DATATYPE 73 	50249 	 LAYER VIA0KSRAFMINUS 	 50249 

// tfgdsmap 6809;0 V0K;SDC
LAYER MAP 196	DATATYPE 76 	50252 	 LAYER VIA0KSDC 	 50252 

// tfgdsmap 5737;0 V0K;metroCell
LAYER MAP 196	DATATYPE 96 	50272 	 LAYER VIA0KMETROCELL 	 50272 

// tfgdsmap 5738;0 V0K;tsdrRegion
LAYER MAP 196	DATATYPE 98 	50274 	 LAYER VIA0KTSDRREGION 	 50274 

// tfgdsmap 5739;0 V0K;tsdr2sdr
LAYER MAP 196	DATATYPE 99 	50275 	 LAYER VIA0KTSDR2SDR 	 50275 

// tfgdsmap 5740;0 V0K;g1pitchID
LAYER MAP 196	DATATYPE 114 	50290 	 LAYER VIA0KG1PITCHID 	 50290 

// tfgdsmap 5741;0 V0K;g2pitchID
LAYER MAP 196	DATATYPE 115 	50291 	 LAYER VIA0KG2PITCHID 	 50291 

// tfgdsmap 5742;0 V0K;g3pitchID
LAYER MAP 196	DATATYPE 116 	50292 	 LAYER VIA0KG3PITCHID 	 50292 

// tfgdsmap 5743;0 V0K;g4pitchID
LAYER MAP 196	DATATYPE 117 	50293 	 LAYER VIA0KG4PITCHID 	 50293 

// tfgdsmap 5744;0 V0K;g5pitchID
LAYER MAP 196	DATATYPE 118 	50294 	 LAYER VIA0KG5PITCHID 	 50294 

// tfgdsmap 5745;0 V0K;g6pitchID
LAYER MAP 196	DATATYPE 119 	50295 	 LAYER VIA0KG6PITCHID 	 50295 

// tfgdsmap 5746;0 V0K;STD
LAYER MAP 196	DATATYPE 130 	50306 	 LAYER VIA0KSTD 	 50306 

// tfgdsmap 5747;0 V0K;TARG1
LAYER MAP 196	DATATYPE 131 	50307 	 LAYER VIA0KTARG1 	 50307 

// tfgdsmap 5748;0 V0K;TARG2
LAYER MAP 196	DATATYPE 132 	50308 	 LAYER VIA0KTARG2 	 50308 

// tfgdsmap 5749;0 V0K;TARG3
LAYER MAP 196	DATATYPE 133 	50309 	 LAYER VIA0KTARG3 	 50309 

// tfgdsmap 5750;0 V0K;g7pitchID
LAYER MAP 196	DATATYPE 138 	50314 	 LAYER VIA0KG7PITCHID 	 50314 

// tfgdsmap 5751;0 V0K;noFDR
LAYER MAP 196	DATATYPE 150 	50326 	 LAYER VIA0KNOFDR 	 50326 

// tfgdsmap 5752;0 V0K;cplpi
LAYER MAP 196	DATATYPE 168 	50344 	 LAYER VIA0KCPLPI 	 50344 

// tfgdsmap 5753;0 V0K;cplcr
LAYER MAP 196	DATATYPE 169 	50345 	 LAYER VIA0KCPLCR 	 50345 

// tfgdsmap 5754;0 V0K;g8pitchID
LAYER MAP 196	DATATYPE 170 	50346 	 LAYER VIA0KG8PITCHID 	 50346 

// tfgdsmap 5755;0 V0K;g9pitchID
LAYER MAP 196	DATATYPE 171 	50347 	 LAYER VIA0KG9PITCHID 	 50347 

// tfgdsmap 5756;0 V0K;g10pitchID
LAYER MAP 196	DATATYPE 172 	50348 	 LAYER VIA0KG10PITCHID 	 50348 

// tfgdsmap 5757;0 V0K;fillerIgnore
LAYER MAP 196	DATATYPE 226 	50402 	 LAYER VIA0KFILLERIGNORE 	 50402 

// tfgdsmap 5722;0 V0K;dummyFill
LAYER MAP 196	DATATYPE 250 	50426 	 LAYER VIA0KDUMMYFILL 	 50426 

// tfgdsmap 7766;0 V0K;actFill
LAYER MAP 196	DATATYPE 251 	50427 	 LAYER VIA0KACTFILL 	 50427 

// tfgdsmap 6354;0 V0K;trFill
LAYER MAP 196	DATATYPE 252 	50428 	 LAYER VIA0KTRFILL 	 50428 

// tfgdsmap 5759;0 V0K;usr1
LAYER MAP 196	DATATYPE 255 	50431 	 LAYER USER196 	 50431 

// tfgdsmap 5760;0 V0L;maskDrawing
LAYER MAP 197	DATATYPE 0 	50432 	 LAYER VIA0LDRAWN 	 50432 

// tfgdsmap 5761;0 V0L;keepout
LAYER MAP 197	DATATYPE 1 	50433 	 LAYER VIA0LKOR 	 50433 

// tfgdsmap 5762;0 V0L;zoneDrawing
LAYER MAP 197	DATATYPE 3 	50435 	 LAYER VIA0LZONE 	 50435 

// tfgdsmap 5763;0 V0L;AlignMarkID
LAYER MAP 197	DATATYPE 5 	50437 	 LAYER VIA0LALIGNMARK 	 50437 

// tfgdsmap 5765;0 V0L;APRannotation
LAYER MAP 197	DATATYPE 8 	50440 	 LAYER VIA0LVIRTUAL 	 50440 

// tfgdsmap 7118;0 V0L;MECID
LAYER MAP 197	DATATYPE 12 	50444 	 LAYER VIA0LMECID 	 50444 

// tfgdsmap 5766;0 V0L;TccIDBitCell
LAYER MAP 197	DATATYPE 13 	50445 	 LAYER VIA0LTCCIDBITCELL 	 50445 

// tfgdsmap 5767;0 V0L;toSynDrawing
LAYER MAP 197	DATATYPE 18 	50450 	 LAYER VIA0LTRENCH_ID 	 50450 

// tfgdsmap 5769;0 V0L;frameDrawing
LAYER MAP 197	DATATYPE 19 	50451 	 LAYER VIA0LFRAME 	 50451 

// tfgdsmap 7898;0 V0L;critical
LAYER MAP 197	DATATYPE 21 	50453 	 LAYER VIA0LCRITICALID 	 50453 

// tfgdsmap 5770;0 V0L;dummyDrawing
LAYER MAP 197	DATATYPE 33 	50465 	 LAYER VIA0LDUMMYID 	 50465 

// tfgdsmap 5771;0 V0L;noopc
LAYER MAP 197	DATATYPE 34 	50466 	 LAYER VIA0LNOOPC 	 50466 

// tfgdsmap 5772;0 V0L;densityID
LAYER MAP 197	DATATYPE 36 	50468 	 LAYER VIA0LDENID 	 50468 

// tfgdsmap 5773;0 V0L;DoNotProteus
LAYER MAP 197	DATATYPE 37 	50469 	 LAYER VIA0LDNP 	 50469 

// tfgdsmap 5774;0 V0L;keepGenAway
LAYER MAP 197	DATATYPE 51 	50483 	 LAYER VIA0LKGA 	 50483 

// tfgdsmap 5775;0 V0L;FeatureUnderTest
LAYER MAP 197	DATATYPE 52 	50484 	 LAYER VIA0LFUT 	 50484 

// tfgdsmap 5776;0 V0L;optmaskDraw
LAYER MAP 197	DATATYPE 55 	50487 	 LAYER VIA0LOPT 	 50487 

// tfgdsmap 5778;0 V0L;WingID
LAYER MAP 197	DATATYPE 60 	50492 	 LAYER VIA0LWING 	 50492 

// tfgdsmap 5779;0 V0L;NoWingID
LAYER MAP 197	DATATYPE 61 	50493 	 LAYER VIA0LNOWING 	 50493 

// tfgdsmap 5780;0 V0L;fillerID
LAYER MAP 197	DATATYPE 65 	50497 	 LAYER VIA0LFILLID 	 50497 

// tfgdsmap 5781;0 V0L;phase
LAYER MAP 197	DATATYPE 66 	50498 	 LAYER VIA0LPHASE 	 50498 

// tfgdsmap 5782;0 V0L;chrome
LAYER MAP 197	DATATYPE 67 	50499 	 LAYER VIA0LCHROME 	 50499 

// tfgdsmap 11007;0 V0L;SRAFplus
LAYER MAP 197	DATATYPE 72 	50504 	 LAYER VIA0LSRAFPLUS 	 50504 

// tfgdsmap 11238;0 V0L;SRAFminus
LAYER MAP 197	DATATYPE 73 	50505 	 LAYER VIA0LSRAFMINUS 	 50505 

// tfgdsmap 6810;0 V0L;SDC
LAYER MAP 197	DATATYPE 76 	50508 	 LAYER VIA0LSDC 	 50508 

// tfgdsmap 5783;0 V0L;metroCell
LAYER MAP 197	DATATYPE 96 	50528 	 LAYER VIA0LMETROCELL 	 50528 

// tfgdsmap 5784;0 V0L;tsdrRegion
LAYER MAP 197	DATATYPE 98 	50530 	 LAYER VIA0LTSDRREGION 	 50530 

// tfgdsmap 5785;0 V0L;tsdr2sdr
LAYER MAP 197	DATATYPE 99 	50531 	 LAYER VIA0LTSDR2SDR 	 50531 

// tfgdsmap 5786;0 V0L;g1pitchID
LAYER MAP 197	DATATYPE 114 	50546 	 LAYER VIA0LG1PITCHID 	 50546 

// tfgdsmap 5787;0 V0L;g2pitchID
LAYER MAP 197	DATATYPE 115 	50547 	 LAYER VIA0LG2PITCHID 	 50547 

// tfgdsmap 5788;0 V0L;g3pitchID
LAYER MAP 197	DATATYPE 116 	50548 	 LAYER VIA0LG3PITCHID 	 50548 

// tfgdsmap 5789;0 V0L;g4pitchID
LAYER MAP 197	DATATYPE 117 	50549 	 LAYER VIA0LG4PITCHID 	 50549 

// tfgdsmap 5790;0 V0L;g5pitchID
LAYER MAP 197	DATATYPE 118 	50550 	 LAYER VIA0LG5PITCHID 	 50550 

// tfgdsmap 5791;0 V0L;g6pitchID
LAYER MAP 197	DATATYPE 119 	50551 	 LAYER VIA0LG6PITCHID 	 50551 

// tfgdsmap 5792;0 V0L;STD
LAYER MAP 197	DATATYPE 130 	50562 	 LAYER VIA0LSTD 	 50562 

// tfgdsmap 5793;0 V0L;TARG1
LAYER MAP 197	DATATYPE 131 	50563 	 LAYER VIA0LTARG1 	 50563 

// tfgdsmap 5794;0 V0L;TARG2
LAYER MAP 197	DATATYPE 132 	50564 	 LAYER VIA0LTARG2 	 50564 

// tfgdsmap 5795;0 V0L;TARG3
LAYER MAP 197	DATATYPE 133 	50565 	 LAYER VIA0LTARG3 	 50565 

// tfgdsmap 5796;0 V0L;g7pitchID
LAYER MAP 197	DATATYPE 138 	50570 	 LAYER VIA0LG7PITCHID 	 50570 

// tfgdsmap 5797;0 V0L;noFDR
LAYER MAP 197	DATATYPE 150 	50582 	 LAYER VIA0LNOFDR 	 50582 

// tfgdsmap 5798;0 V0L;cplpi
LAYER MAP 197	DATATYPE 168 	50600 	 LAYER VIA0LCPLPI 	 50600 

// tfgdsmap 5799;0 V0L;cplcr
LAYER MAP 197	DATATYPE 169 	50601 	 LAYER VIA0LCPLCR 	 50601 

// tfgdsmap 5800;0 V0L;g8pitchID
LAYER MAP 197	DATATYPE 170 	50602 	 LAYER VIA0LG8PITCHID 	 50602 

// tfgdsmap 5801;0 V0L;g9pitchID
LAYER MAP 197	DATATYPE 171 	50603 	 LAYER VIA0LG9PITCHID 	 50603 

// tfgdsmap 5802;0 V0L;g10pitchID
LAYER MAP 197	DATATYPE 172 	50604 	 LAYER VIA0LG10PITCHID 	 50604 

// tfgdsmap 5803;0 V0L;fillerIgnore
LAYER MAP 197	DATATYPE 226 	50658 	 LAYER VIA0LFILLERIGNORE 	 50658 

// tfgdsmap 5768;0 V0L;dummyFill
LAYER MAP 197	DATATYPE 250 	50682 	 LAYER VIA0LDUMMYFILL 	 50682 

// tfgdsmap 7767;0 V0L;actFill
LAYER MAP 197	DATATYPE 251 	50683 	 LAYER VIA0LACTFILL 	 50683 

// tfgdsmap 6355;0 V0L;trFill
LAYER MAP 197	DATATYPE 252 	50684 	 LAYER VIA0LTRFILL 	 50684 

// tfgdsmap 5805;0 V0L;usr1
LAYER MAP 197	DATATYPE 255 	50687 	 LAYER USER197 	 50687 

// tfgdsmap 6403;0 DN3;maskDrawing
LAYER MAP 198	DATATYPE 0 	50688 	 LAYER DN3DRAWN 	 50688 

// tfgdsmap 6404;0 DN3;keepout
LAYER MAP 198	DATATYPE 1 	50689 	 LAYER DN3KOR 	 50689 

// tfgdsmap 6405;0 DN3;portDrawing
LAYER MAP 198	DATATYPE 2 	50690 	 LAYER DN3PORT 	 50690 

// tfgdsmap 6406;0 DN3;zoneDrawing
LAYER MAP 198	DATATYPE 3 	50691 	 LAYER DN3ZONE 	 50691 

// tfgdsmap 7236;0 DN3;MECID
LAYER MAP 198	DATATYPE 12 	50700 	 LAYER DN3MECID 	 50700 

// tfgdsmap 6409;0 DN3;frameDrawing
LAYER MAP 198	DATATYPE 19 	50707 	 LAYER DN3FRAME 	 50707 

// tfgdsmap 7899;0 DN3;critical
LAYER MAP 198	DATATYPE 21 	50709 	 LAYER DN3CRITICALID 	 50709 

// tfgdsmap 6410;0 DN3;dummyDrawing
LAYER MAP 198	DATATYPE 33 	50721 	 LAYER DN3DUMMYID 	 50721 

// tfgdsmap 6412;0 DN3;DoNotProteus
LAYER MAP 198	DATATYPE 37 	50725 	 LAYER DN3DNP 	 50725 

// tfgdsmap 6413;0 DN3;keepGenAway
LAYER MAP 198	DATATYPE 51 	50739 	 LAYER DN3KGA 	 50739 

// tfgdsmap 6414;0 DN3;optmaskDraw
LAYER MAP 198	DATATYPE 55 	50743 	 LAYER DN3OPT 	 50743 

// tfgdsmap 6415;0 DN3;fillerID
LAYER MAP 198	DATATYPE 65 	50753 	 LAYER DN3FILLID 	 50753 

// tfgdsmap 11008;0 DN3;SRAFplus
LAYER MAP 198	DATATYPE 72 	50760 	 LAYER DN3SRAFPLUS 	 50760 

// tfgdsmap 11239;0 DN3;SRAFminus
LAYER MAP 198	DATATYPE 73 	50761 	 LAYER DN3SRAFMINUS 	 50761 

// tfgdsmap 6811;0 DN3;SDC
LAYER MAP 198	DATATYPE 76 	50764 	 LAYER DN3SDC 	 50764 

// tfgdsmap 6416;0 DN3;metroCell
LAYER MAP 198	DATATYPE 96 	50784 	 LAYER DN3METROCELL 	 50784 

// tfgdsmap 6417;0 DN3;STD
LAYER MAP 198	DATATYPE 130 	50818 	 LAYER DN3STD 	 50818 

// tfgdsmap 6418;0 DN3;TARG1
LAYER MAP 198	DATATYPE 131 	50819 	 LAYER DN3TARG1 	 50819 

// tfgdsmap 6419;0 DN3;TARG2
LAYER MAP 198	DATATYPE 132 	50820 	 LAYER DN3TARG2 	 50820 

// tfgdsmap 6420;0 DN3;TARG3
LAYER MAP 198	DATATYPE 133 	50821 	 LAYER DN3TARG3 	 50821 

// tfgdsmap 6421;0 DN3;noFDR
LAYER MAP 198	DATATYPE 150 	50838 	 LAYER DN3NOFDR 	 50838 

// tfgdsmap 6422;0 DN3;dummyFill
LAYER MAP 198	DATATYPE 250 	50938 	 LAYER DN3DUMMYFILL 	 50938 

// tfgdsmap 7768;0 DN3;actFill
LAYER MAP 198	DATATYPE 251 	50939 	 LAYER DN3ACTFILL 	 50939 

// tfgdsmap 6423;0 DN3;trFill
LAYER MAP 198	DATATYPE 252 	50940 	 LAYER DN3TRFILL 	 50940 

// tfgdsmap 6424;0 DN3;usr1
LAYER MAP 198	DATATYPE 255 	50943 	 LAYER USER198 	 50943 

// tfgdsmap 1241;0 FTR1;maskDrawing
LAYER MAP 202	DATATYPE 0 	51712 	 LAYER FTR1DRAWN 	 51712 

// tfgdsmap 1242;0 FTR1;keepout
LAYER MAP 202	DATATYPE 1 	51713 	 LAYER FTR1KOR 	 51713 

// tfgdsmap 1243;0 FTR1;toSynDrawing
LAYER MAP 202	DATATYPE 18 	51730 	 LAYER FTR1TOSYN 	 51730 

// tfgdsmap 1244;0 FTR1;frameDrawing
LAYER MAP 202	DATATYPE 19 	51731 	 LAYER FTR1FRAME 	 51731 

// tfgdsmap 1245;0 FTR1;DoNotProteus
LAYER MAP 202	DATATYPE 37 	51749 	 LAYER FTR1DNP 	 51749 

// tfgdsmap 1246;0 FTR1;keepGenAway
LAYER MAP 202	DATATYPE 51 	51763 	 LAYER FTR1KGA 	 51763 

// tfgdsmap 1247;0 FTR1;FeatureUnderTest
LAYER MAP 202	DATATYPE 52 	51764 	 LAYER FTR1FUT 	 51764 

// tfgdsmap 1248;0 FTR1;frameOnly
LAYER MAP 202	DATATYPE 53 	51765 	 LAYER FTR1FO 	 51765 

// tfgdsmap 1249;0 FTR1;frameOnlyHole
LAYER MAP 202	DATATYPE 54 	51766 	 LAYER FTR1FOH 	 51766 

// tfgdsmap 11011;0 FTR1;SRAFplus
LAYER MAP 202	DATATYPE 72 	51784 	 LAYER FTR1SRAFPLUS 	 51784 

// tfgdsmap 11242;0 FTR1;SRAFminus
LAYER MAP 202	DATATYPE 73 	51785 	 LAYER FTR1SRAFMINUS 	 51785 

// tfgdsmap 6813;0 FTR1;SDC
LAYER MAP 202	DATATYPE 76 	51788 	 LAYER FTR1SDC 	 51788 

// tfgdsmap 3582;0 FTR1;metroCell
LAYER MAP 202	DATATYPE 96 	51808 	 LAYER FTR1METROCELL 	 51808 

// tfgdsmap 1673;0 FTR1;STD
LAYER MAP 202	DATATYPE 130 	51842 	 LAYER FTR1STD 	 51842 

// tfgdsmap 1674;0 FTR1;TARG1
LAYER MAP 202	DATATYPE 131 	51843 	 LAYER FTR1TARG1 	 51843 

// tfgdsmap 1675;0 FTR1;TARG2
LAYER MAP 202	DATATYPE 132 	51844 	 LAYER FTR1TARG2 	 51844 

// tfgdsmap 1676;0 FTR1;TARG3
LAYER MAP 202	DATATYPE 133 	51845 	 LAYER FTR1TARG3 	 51845 

// tfgdsmap 3721;0 FTR1;noFDR
LAYER MAP 202	DATATYPE 150 	51862 	 LAYER FTR1NOFDR 	 51862 

// tfgdsmap 4156;0 FTR1;dummyFill
LAYER MAP 202	DATATYPE 250 	51962 	 LAYER FTR1DUMMYFILL 	 51962 

// tfgdsmap 7770;0 FTR1;actFill
LAYER MAP 202	DATATYPE 251 	51963 	 LAYER FTR1ACTFILL 	 51963 

// tfgdsmap 6356;0 FTR1;trFill
LAYER MAP 202	DATATYPE 252 	51964 	 LAYER FTR1TRFILL 	 51964 

// tfgdsmap 5391;0 FTR1;usr1
LAYER MAP 202	DATATYPE 255 	51967 	 LAYER USER202 	 51967 

// tfgdsmap 1250;0 FTR2;maskDrawing
LAYER MAP 203	DATATYPE 0 	51968 	 LAYER FTR2DRAWN 	 51968 

// tfgdsmap 1251;0 FTR2;keepout
LAYER MAP 203	DATATYPE 1 	51969 	 LAYER FTR2KOR 	 51969 

// tfgdsmap 1252;0 FTR2;toSynDrawing
LAYER MAP 203	DATATYPE 18 	51986 	 LAYER FTR2TOSYN 	 51986 

// tfgdsmap 1253;0 FTR2;frameDrawing
LAYER MAP 203	DATATYPE 19 	51987 	 LAYER FTR2FRAME 	 51987 

// tfgdsmap 1254;0 FTR2;DoNotProteus
LAYER MAP 203	DATATYPE 37 	52005 	 LAYER FTR2DNP 	 52005 

// tfgdsmap 1255;0 FTR2;keepGenAway
LAYER MAP 203	DATATYPE 51 	52019 	 LAYER FTR2KGA 	 52019 

// tfgdsmap 1256;0 FTR2;FeatureUnderTest
LAYER MAP 203	DATATYPE 52 	52020 	 LAYER FTR2FUT 	 52020 

// tfgdsmap 1257;0 FTR2;frameOnly
LAYER MAP 203	DATATYPE 53 	52021 	 LAYER FTR2FO 	 52021 

// tfgdsmap 1258;0 FTR2;frameOnlyHole
LAYER MAP 203	DATATYPE 54 	52022 	 LAYER FTR2FOH 	 52022 

// tfgdsmap 11012;0 FTR2;SRAFplus
LAYER MAP 203	DATATYPE 72 	52040 	 LAYER FTR2SRAFPLUS 	 52040 

// tfgdsmap 11243;0 FTR2;SRAFminus
LAYER MAP 203	DATATYPE 73 	52041 	 LAYER FTR2SRAFMINUS 	 52041 

// tfgdsmap 6814;0 FTR2;SDC
LAYER MAP 203	DATATYPE 76 	52044 	 LAYER FTR2SDC 	 52044 

// tfgdsmap 3583;0 FTR2;metroCell
LAYER MAP 203	DATATYPE 96 	52064 	 LAYER FTR2METROCELL 	 52064 

// tfgdsmap 1677;0 FTR2;STD
LAYER MAP 203	DATATYPE 130 	52098 	 LAYER FTR2STD 	 52098 

// tfgdsmap 1678;0 FTR2;TARG1
LAYER MAP 203	DATATYPE 131 	52099 	 LAYER FTR2TARG1 	 52099 

// tfgdsmap 1679;0 FTR2;TARG2
LAYER MAP 203	DATATYPE 132 	52100 	 LAYER FTR2TARG2 	 52100 

// tfgdsmap 1680;0 FTR2;TARG3
LAYER MAP 203	DATATYPE 133 	52101 	 LAYER FTR2TARG3 	 52101 

// tfgdsmap 3722;0 FTR2;noFDR
LAYER MAP 203	DATATYPE 150 	52118 	 LAYER FTR2NOFDR 	 52118 

// tfgdsmap 4157;0 FTR2;dummyFill
LAYER MAP 203	DATATYPE 250 	52218 	 LAYER FTR2DUMMYFILL 	 52218 

// tfgdsmap 7771;0 FTR2;actFill
LAYER MAP 203	DATATYPE 251 	52219 	 LAYER FTR2ACTFILL 	 52219 

// tfgdsmap 6357;0 FTR2;trFill
LAYER MAP 203	DATATYPE 252 	52220 	 LAYER FTR2TRFILL 	 52220 

// tfgdsmap 1259;0 polybb;maskDrawing
LAYER MAP 204	DATATYPE 0 	52224 	 LAYER PLYBBDRAWN 	 52224 

// tfgdsmap 5160;0 polybb;keepout
LAYER MAP 204	DATATYPE 1 	52225 	 LAYER PLYBBKOR 	 52225 

// tfgdsmap 3305;0 polybb;frameDrawing
LAYER MAP 204	DATATYPE 19 	52243 	 LAYER POLYBBFRAME 	 52243 

// tfgdsmap 3926;0 polybb;keepGenAway
LAYER MAP 204	DATATYPE 51 	52275 	 LAYER POLYBBKGA 	 52275 

// tfgdsmap 11013;0 polybb;SRAFplus
LAYER MAP 204	DATATYPE 72 	52296 	 LAYER PLYBBSRAFPLUS 	 52296 

// tfgdsmap 11244;0 polybb;SRAFminus
LAYER MAP 204	DATATYPE 73 	52297 	 LAYER PLYBBSRAFMINUS 	 52297 

// tfgdsmap 6815;0 polybb;SDC
LAYER MAP 204	DATATYPE 76 	52300 	 LAYER PLYBBSDC 	 52300 

// tfgdsmap 3584;0 polybb;metroCell
LAYER MAP 204	DATATYPE 96 	52320 	 LAYER POLYBBMETROCELL 	 52320 

// tfgdsmap 1681;0 polybb;STD
LAYER MAP 204	DATATYPE 130 	52354 	 LAYER POLYBBSTD 	 52354 

// tfgdsmap 1682;0 polybb;TARG1
LAYER MAP 204	DATATYPE 131 	52355 	 LAYER POLYBBTARG1 	 52355 

// tfgdsmap 1683;0 polybb;TARG2
LAYER MAP 204	DATATYPE 132 	52356 	 LAYER POLYBBTARG2 	 52356 

// tfgdsmap 1684;0 polybb;TARG3
LAYER MAP 204	DATATYPE 133 	52357 	 LAYER POLYBBTARG3 	 52357 

// tfgdsmap 3307;0 polybb;backBone
LAYER MAP 204	DATATYPE 135 	52359 	 LAYER POLYBBBID 	 52359 

// tfgdsmap 3723;0 polybb;noFDR
LAYER MAP 204	DATATYPE 150 	52374 	 LAYER POLYBBNOFDR 	 52374 

// tfgdsmap 3306;0 polybb;colorDrawing
LAYER MAP 204	DATATYPE 158 	52382 	 LAYER POLYBBNOCOLOR 	 52382 

// tfgdsmap 3945;0 polybb;fillerIgnore
LAYER MAP 204	DATATYPE 226 	52450 	 LAYER POLYBBFILLERIGNORE 	 52450 

// tfgdsmap 4158;0 polybb;dummyFill
LAYER MAP 204	DATATYPE 250 	52474 	 LAYER PLYBBDUMMYFILL 	 52474 

// tfgdsmap 7772;0 polybb;actFill
LAYER MAP 204	DATATYPE 251 	52475 	 LAYER PLYBBACTFILL 	 52475 

// tfgdsmap 6358;0 polybb;trFill
LAYER MAP 204	DATATYPE 252 	52476 	 LAYER PLYBBTRFILL 	 52476 

// tfgdsmap 5392;0 polybb;usr1
LAYER MAP 204	DATATYPE 255 	52479 	 LAYER USER204 	 52479 

// tfgdsmap 1260;0 tcnbb;maskDrawing
LAYER MAP 205	DATATYPE 0 	52480 	 LAYER TCNBBDRAWN 	 52480 

// tfgdsmap 5161;0 tcnbb;keepout
LAYER MAP 205	DATATYPE 1 	52481 	 LAYER TCNBBKOR 	 52481 

// tfgdsmap 1261;0 tcnbb;frameDrawing
LAYER MAP 205	DATATYPE 19 	52499 	 LAYER TCNBBFRAME 	 52499 

// tfgdsmap 1262;0 tcnbb;DoNotProteus
LAYER MAP 205	DATATYPE 37 	52517 	 LAYER TCNBBDNP 	 52517 

// tfgdsmap 11014;0 tcnbb;SRAFplus
LAYER MAP 205	DATATYPE 72 	52552 	 LAYER TCNBBSRAFPLUS 	 52552 

// tfgdsmap 11245;0 tcnbb;SRAFminus
LAYER MAP 205	DATATYPE 73 	52553 	 LAYER TCNBBSRAFMINUS 	 52553 

// tfgdsmap 6816;0 tcnbb;SDC
LAYER MAP 205	DATATYPE 76 	52556 	 LAYER TCNBBSDC 	 52556 

// tfgdsmap 3585;0 tcnbb;metroCell
LAYER MAP 205	DATATYPE 96 	52576 	 LAYER TCNBBMETROCELL 	 52576 

// tfgdsmap 1685;0 tcnbb;STD
LAYER MAP 205	DATATYPE 130 	52610 	 LAYER TCNBBSTD 	 52610 

// tfgdsmap 1686;0 tcnbb;TARG1
LAYER MAP 205	DATATYPE 131 	52611 	 LAYER TCNBBTARG1 	 52611 

// tfgdsmap 1687;0 tcnbb;TARG2
LAYER MAP 205	DATATYPE 132 	52612 	 LAYER TCNBBTARG2 	 52612 

// tfgdsmap 1688;0 tcnbb;TARG3
LAYER MAP 205	DATATYPE 133 	52613 	 LAYER TCNBBTARG3 	 52613 

// tfgdsmap 3724;0 tcnbb;noFDR
LAYER MAP 205	DATATYPE 150 	52630 	 LAYER TCNBBNOFDR 	 52630 

// tfgdsmap 4159;0 tcnbb;dummyFill
LAYER MAP 205	DATATYPE 250 	52730 	 LAYER TCNBBDUMMYFILL 	 52730 

// tfgdsmap 7773;0 tcnbb;actFill
LAYER MAP 205	DATATYPE 251 	52731 	 LAYER TCNBBACTFILL 	 52731 

// tfgdsmap 6359;0 tcnbb;trFill
LAYER MAP 205	DATATYPE 252 	52732 	 LAYER TCNBBTRFILL 	 52732 

// tfgdsmap 5393;0 tcnbb;usr1
LAYER MAP 205	DATATYPE 255 	52735 	 LAYER USER205 	 52735 

// tfgdsmap 10665;0 MJA;maskDrawing
LAYER MAP 206	DATATYPE 0 	52736 	 LAYER MJADRAWN 	 52736 

// tfgdsmap 10666;0 MJA;keepout
LAYER MAP 206	DATATYPE 1 	52737 	 LAYER MJAKOR 	 52737 

// tfgdsmap 10667;0 MJA;portDrawing
LAYER MAP 206	DATATYPE 2 	52738 	 LAYER MJAPORT 	 52738 

// tfgdsmap 10668;0 MJA;zoneDrawing
LAYER MAP 206	DATATYPE 3 	52739 	 LAYER MJAZONE 	 52739 

// tfgdsmap 10669;0 MJA;resDrawing
LAYER MAP 206	DATATYPE 4 	52740 	 LAYER MJARESID 	 52740 

// tfgdsmap 10671;0 MJA;phantom
LAYER MAP 206	DATATYPE 11 	52747 	 LAYER MJAP 	 52747 

// tfgdsmap 10673;0 MJA;frameDrawing
LAYER MAP 206	DATATYPE 19 	52755 	 LAYER MJAFRAME 	 52755 

// tfgdsmap 1263;0 cd1;pitchID70
LAYER MAP 206	DATATYPE 20 	52756 	 LAYER CD1PID70 	 52756 

// tfgdsmap 1264;0 cd1;pitchID90
LAYER MAP 206	DATATYPE 21 	52757 	 LAYER CD1PID90 	 52757 

// tfgdsmap 1265;0 cd1;transregID70
LAYER MAP 206	DATATYPE 22 	52758 	 LAYER CD1TRID70 	 52758 

// tfgdsmap 1266;0 cd1;transregID90
LAYER MAP 206	DATATYPE 23 	52759 	 LAYER CD1TRID90 	 52759 

// tfgdsmap 1284;0 cd1;transregID90to70
LAYER MAP 206	DATATYPE 28 	52764 	 LAYER CD1TRID90TO70 	 52764 

// tfgdsmap 1285;0 cd1;transregID90to90
LAYER MAP 206	DATATYPE 29 	52765 	 LAYER CD1TRID90TO90 	 52765 

// tfgdsmap 10674;0 MJA;inductorID
LAYER MAP 206	DATATYPE 30 	52766 	 LAYER MJAIND 	 52766 

// tfgdsmap 10675;0 MJA;dummyDrawing
LAYER MAP 206	DATATYPE 33 	52769 	 LAYER MJADUMMYID 	 52769 

// tfgdsmap 10677;0 MJA;densityID
LAYER MAP 206	DATATYPE 36 	52772 	 LAYER MJADENID 	 52772 

// tfgdsmap 10678;0 MJA;DoNotProteus
LAYER MAP 206	DATATYPE 37 	52773 	 LAYER MJADNP 	 52773 

// tfgdsmap 10679;0 MJA;keepGenAway
LAYER MAP 206	DATATYPE 51 	52787 	 LAYER MJAKGA 	 52787 

// tfgdsmap 10680;0 MJA;FeatureUnderTest
LAYER MAP 206	DATATYPE 52 	52788 	 LAYER MJAFUT 	 52788 

// tfgdsmap 10683;0 MJA;fillerID
LAYER MAP 206	DATATYPE 65 	52801 	 LAYER MJAFILLID 	 52801 

// tfgdsmap 10685;0 MJA;grating
LAYER MAP 206	DATATYPE 70 	52806 	 LAYER MJAGRATING 	 52806 

// tfgdsmap 10686;0 MJA;gratingFr
LAYER MAP 206	DATATYPE 71 	52807 	 LAYER MJAGRATINGFRAME 	 52807 

// tfgdsmap 11015;0 MJA;SRAFplus
LAYER MAP 206	DATATYPE 72 	52808 	 LAYER MJASRAFPLUS 	 52808 

// tfgdsmap 11246;0 MJA;SRAFminus
LAYER MAP 206	DATATYPE 73 	52809 	 LAYER MJASRAFMINUS 	 52809 

// tfgdsmap 10687;0 MJA;plug
LAYER MAP 206	DATATYPE 74 	52810 	 LAYER MJAPLUG 	 52810 

// tfgdsmap 10688;0 MJA;plugFr
LAYER MAP 206	DATATYPE 75 	52811 	 LAYER MJAPLUGFRAME 	 52811 

// tfgdsmap 10689;0 MJA;SDC
LAYER MAP 206	DATATYPE 76 	52812 	 LAYER MJASDC 	 52812 

// tfgdsmap 10690;0 MJA;metroCell
LAYER MAP 206	DATATYPE 96 	52832 	 LAYER MJAMETROCELL 	 52832 

// tfgdsmap 10691;0 MJA;tsdrRegion
LAYER MAP 206	DATATYPE 98 	52834 	 LAYER MJATSDRREGION 	 52834 

// tfgdsmap 10692;0 MJA;tsdr2sdr
LAYER MAP 206	DATATYPE 99 	52835 	 LAYER MJATSDR2SDR 	 52835 

// tfgdsmap 10693;0 MJA;devtermID1
LAYER MAP 206	DATATYPE 110 	52846 	 LAYER MJATERMID1 	 52846 

// tfgdsmap 10694;0 MJA;g1pitchID
LAYER MAP 206	DATATYPE 114 	52850 	 LAYER MJAG1PITCHID 	 52850 

// tfgdsmap 10695;0 MJA;g2pitchID
LAYER MAP 206	DATATYPE 115 	52851 	 LAYER MJAG2PITCHID 	 52851 

// tfgdsmap 10696;0 MJA;g3pitchID
LAYER MAP 206	DATATYPE 116 	52852 	 LAYER MJAG3PITCHID 	 52852 

// tfgdsmap 10697;0 MJA;g4pitchID
LAYER MAP 206	DATATYPE 117 	52853 	 LAYER MJAG4PITCHID 	 52853 

// tfgdsmap 10698;0 MJA;g5pitchID
LAYER MAP 206	DATATYPE 118 	52854 	 LAYER MJAG5PITCHID 	 52854 

// tfgdsmap 10699;0 MJA;g6pitchID
LAYER MAP 206	DATATYPE 119 	52855 	 LAYER MJAG6PITCHID 	 52855 

// tfgdsmap 10700;0 MJA;drawing
LAYER MAP 206	DATATYPE 120 	52856 	 LAYER MJAID 	 52856 

// tfgdsmap 10701;0 MJA;devtermID2
LAYER MAP 206	DATATYPE 121 	52857 	 LAYER MJATERMID2 	 52857 

// tfgdsmap 10702;0 MJA;devtermID3
LAYER MAP 206	DATATYPE 122 	52858 	 LAYER MJATERMID3 	 52858 

// tfgdsmap 10703;0 MJA;devtermID4
LAYER MAP 206	DATATYPE 123 	52859 	 LAYER MJATERMID4 	 52859 

// tfgdsmap 10704;0 MJA;STD
LAYER MAP 206	DATATYPE 130 	52866 	 LAYER MJASTD 	 52866 

// tfgdsmap 10705;0 MJA;TARG1
LAYER MAP 206	DATATYPE 131 	52867 	 LAYER MJATARG1 	 52867 

// tfgdsmap 10706;0 MJA;TARG2
LAYER MAP 206	DATATYPE 132 	52868 	 LAYER MJATARG2 	 52868 

// tfgdsmap 10707;0 MJA;TARG3
LAYER MAP 206	DATATYPE 133 	52869 	 LAYER MJATARG3 	 52869 

// tfgdsmap 10708;0 MJA;backBone
LAYER MAP 206	DATATYPE 135 	52871 	 LAYER MJABID 	 52871 

// tfgdsmap 10709;0 MJA;g7pitchID
LAYER MAP 206	DATATYPE 138 	52874 	 LAYER MJAG7PITCHID 	 52874 

// tfgdsmap 10710;0 MJA;noFDR
LAYER MAP 206	DATATYPE 150 	52886 	 LAYER MJANOFDR 	 52886 

// tfgdsmap 10711;0 MJA;g8pitchID
LAYER MAP 206	DATATYPE 170 	52906 	 LAYER MJAG8PITCHID 	 52906 

// tfgdsmap 10712;0 MJA;g9pitchID
LAYER MAP 206	DATATYPE 171 	52907 	 LAYER MJAG9PITCHID 	 52907 

// tfgdsmap 10713;0 MJA;g10pitchID
LAYER MAP 206	DATATYPE 172 	52908 	 LAYER MJAG10PITCHID 	 52908 

// tfgdsmap 10714;0 MJA;fillerIgnore
LAYER MAP 206	DATATYPE 226 	52962 	 LAYER MJAFILLERIGNORE 	 52962 

// tfgdsmap 10715;0 MJA;fillerExtend
LAYER MAP 206	DATATYPE 227 	52963 	 LAYER MJAFILLEREXTEND 	 52963 

// tfgdsmap 10716;0 MJA;dummyFill
LAYER MAP 206	DATATYPE 250 	52986 	 LAYER MJADUMMYFILL 	 52986 

// tfgdsmap 10717;0 MJA;actFill
LAYER MAP 206	DATATYPE 251 	52987 	 LAYER MJAACTFILL 	 52987 

// tfgdsmap 10718;0 MJA;trFill
LAYER MAP 206	DATATYPE 252 	52988 	 LAYER MJATRFILL 	 52988 

// tfgdsmap 10719;0 MJA;usr1
LAYER MAP 206	DATATYPE 255 	52991 	 LAYER USER206 	 52991 

// tfgdsmap 10720;0 MJ1;maskDrawing
LAYER MAP 207	DATATYPE 0 	52992 	 LAYER MJ1DRAWN 	 52992 

// tfgdsmap 10721;0 MJ1;keepout
LAYER MAP 207	DATATYPE 1 	52993 	 LAYER MJ1KOR 	 52993 

// tfgdsmap 10722;0 MJ1;portDrawing
LAYER MAP 207	DATATYPE 2 	52994 	 LAYER MJ1PORT 	 52994 

// tfgdsmap 10723;0 MJ1;zoneDrawing
LAYER MAP 207	DATATYPE 3 	52995 	 LAYER MJ1ZONE 	 52995 

// tfgdsmap 10724;0 MJ1;resDrawing
LAYER MAP 207	DATATYPE 4 	52996 	 LAYER MJ1RESID 	 52996 

// tfgdsmap 10726;0 MJ1;phantom
LAYER MAP 207	DATATYPE 11 	53003 	 LAYER MJ1P 	 53003 

// tfgdsmap 10728;0 MJ1;frameDrawing
LAYER MAP 207	DATATYPE 19 	53011 	 LAYER MJ1FRAME 	 53011 

// tfgdsmap 1267;0 cd2;pitchID70
LAYER MAP 207	DATATYPE 20 	53012 	 LAYER CD2PID70 	 53012 

// tfgdsmap 1268;0 cd2;pitchID90
LAYER MAP 207	DATATYPE 21 	53013 	 LAYER CD2PID90 	 53013 

// tfgdsmap 1269;0 cd2;transregID70
LAYER MAP 207	DATATYPE 22 	53014 	 LAYER CD2TRID70 	 53014 

// tfgdsmap 1270;0 cd2;transregID90
LAYER MAP 207	DATATYPE 23 	53015 	 LAYER CD2TRID90 	 53015 

// tfgdsmap 1286;0 cd2;transregID90to70
LAYER MAP 207	DATATYPE 28 	53020 	 LAYER CD2TRID90TO70 	 53020 

// tfgdsmap 10729;0 MJ1;inductorID
LAYER MAP 207	DATATYPE 30 	53022 	 LAYER MJ1IND 	 53022 

// tfgdsmap 10730;0 MJ1;dummyDrawing
LAYER MAP 207	DATATYPE 33 	53025 	 LAYER MJ1DUMMYID 	 53025 

// tfgdsmap 10732;0 MJ1;densityID
LAYER MAP 207	DATATYPE 36 	53028 	 LAYER MJ1DENID 	 53028 

// tfgdsmap 10733;0 MJ1;DoNotProteus
LAYER MAP 207	DATATYPE 37 	53029 	 LAYER MJ1DNP 	 53029 

// tfgdsmap 10734;0 MJ1;keepGenAway
LAYER MAP 207	DATATYPE 51 	53043 	 LAYER MJ1KGA 	 53043 

// tfgdsmap 10735;0 MJ1;FeatureUnderTest
LAYER MAP 207	DATATYPE 52 	53044 	 LAYER MJ1FUT 	 53044 

// tfgdsmap 10738;0 MJ1;fillerID
LAYER MAP 207	DATATYPE 65 	53057 	 LAYER MJ1FILLID 	 53057 

// tfgdsmap 10740;0 MJ1;grating
LAYER MAP 207	DATATYPE 70 	53062 	 LAYER MJ1GRATING 	 53062 

// tfgdsmap 10741;0 MJ1;gratingFr
LAYER MAP 207	DATATYPE 71 	53063 	 LAYER MJ1GRATINGFRAME 	 53063 

// tfgdsmap 11016;0 MJ1;SRAFplus
LAYER MAP 207	DATATYPE 72 	53064 	 LAYER MJ1SRAFPLUS 	 53064 

// tfgdsmap 11247;0 MJ1;SRAFminus
LAYER MAP 207	DATATYPE 73 	53065 	 LAYER MJ1SRAFMINUS 	 53065 

// tfgdsmap 10742;0 MJ1;plug
LAYER MAP 207	DATATYPE 74 	53066 	 LAYER MJ1PLUG 	 53066 

// tfgdsmap 10743;0 MJ1;plugFr
LAYER MAP 207	DATATYPE 75 	53067 	 LAYER MJ1PLUGFRAME 	 53067 

// tfgdsmap 10744;0 MJ1;SDC
LAYER MAP 207	DATATYPE 76 	53068 	 LAYER MJ1SDC 	 53068 

// tfgdsmap 10745;0 MJ1;metroCell
LAYER MAP 207	DATATYPE 96 	53088 	 LAYER MJ1METROCELL 	 53088 

// tfgdsmap 10746;0 MJ1;tsdrRegion
LAYER MAP 207	DATATYPE 98 	53090 	 LAYER MJ1TSDRREGION 	 53090 

// tfgdsmap 10747;0 MJ1;tsdr2sdr
LAYER MAP 207	DATATYPE 99 	53091 	 LAYER MJ1TSDR2SDR 	 53091 

// tfgdsmap 10748;0 MJ1;devtermID1
LAYER MAP 207	DATATYPE 110 	53102 	 LAYER MJ1TERMID1 	 53102 

// tfgdsmap 10749;0 MJ1;g1pitchID
LAYER MAP 207	DATATYPE 114 	53106 	 LAYER MJ1G1PITCHID 	 53106 

// tfgdsmap 10750;0 MJ1;g2pitchID
LAYER MAP 207	DATATYPE 115 	53107 	 LAYER MJ1G2PITCHID 	 53107 

// tfgdsmap 10751;0 MJ1;g3pitchID
LAYER MAP 207	DATATYPE 116 	53108 	 LAYER MJ1G3PITCHID 	 53108 

// tfgdsmap 10752;0 MJ1;g4pitchID
LAYER MAP 207	DATATYPE 117 	53109 	 LAYER MJ1G4PITCHID 	 53109 

// tfgdsmap 10753;0 MJ1;g5pitchID
LAYER MAP 207	DATATYPE 118 	53110 	 LAYER MJ1G5PITCHID 	 53110 

// tfgdsmap 10754;0 MJ1;g6pitchID
LAYER MAP 207	DATATYPE 119 	53111 	 LAYER MJ1G6PITCHID 	 53111 

// tfgdsmap 10755;0 MJ1;drawing
LAYER MAP 207	DATATYPE 120 	53112 	 LAYER MJ1ID 	 53112 

// tfgdsmap 10756;0 MJ1;devtermID2
LAYER MAP 207	DATATYPE 121 	53113 	 LAYER MJ1TERMID2 	 53113 

// tfgdsmap 10757;0 MJ1;devtermID3
LAYER MAP 207	DATATYPE 122 	53114 	 LAYER MJ1TERMID3 	 53114 

// tfgdsmap 10758;0 MJ1;devtermID4
LAYER MAP 207	DATATYPE 123 	53115 	 LAYER MJ1TERMID4 	 53115 

// tfgdsmap 10759;0 MJ1;STD
LAYER MAP 207	DATATYPE 130 	53122 	 LAYER MJ1STD 	 53122 

// tfgdsmap 10760;0 MJ1;TARG1
LAYER MAP 207	DATATYPE 131 	53123 	 LAYER MJ1TARG1 	 53123 

// tfgdsmap 10761;0 MJ1;TARG2
LAYER MAP 207	DATATYPE 132 	53124 	 LAYER MJ1TARG2 	 53124 

// tfgdsmap 10762;0 MJ1;TARG3
LAYER MAP 207	DATATYPE 133 	53125 	 LAYER MJ1TARG3 	 53125 

// tfgdsmap 10763;0 MJ1;backBone
LAYER MAP 207	DATATYPE 135 	53127 	 LAYER MJ1BID 	 53127 

// tfgdsmap 10764;0 MJ1;g7pitchID
LAYER MAP 207	DATATYPE 138 	53130 	 LAYER MJ1G7PITCHID 	 53130 

// tfgdsmap 10765;0 MJ1;noFDR
LAYER MAP 207	DATATYPE 150 	53142 	 LAYER MJ1NOFDR 	 53142 

// tfgdsmap 10766;0 MJ1;g8pitchID
LAYER MAP 207	DATATYPE 170 	53162 	 LAYER MJ1G8PITCHID 	 53162 

// tfgdsmap 10767;0 MJ1;g9pitchID
LAYER MAP 207	DATATYPE 171 	53163 	 LAYER MJ1G9PITCHID 	 53163 

// tfgdsmap 10768;0 MJ1;g10pitchID
LAYER MAP 207	DATATYPE 172 	53164 	 LAYER MJ1G10PITCHID 	 53164 

// tfgdsmap 10769;0 MJ1;fillerIgnore
LAYER MAP 207	DATATYPE 226 	53218 	 LAYER MJ1FILLERIGNORE 	 53218 

// tfgdsmap 10770;0 MJ1;fillerExtend
LAYER MAP 207	DATATYPE 227 	53219 	 LAYER MJ1FILLEREXTEND 	 53219 

// tfgdsmap 10771;0 MJ1;dummyFill
LAYER MAP 207	DATATYPE 250 	53242 	 LAYER MJ1DUMMYFILL 	 53242 

// tfgdsmap 10772;0 MJ1;actFill
LAYER MAP 207	DATATYPE 251 	53243 	 LAYER MJ1ACTFILL 	 53243 

// tfgdsmap 10773;0 MJ1;trFill
LAYER MAP 207	DATATYPE 252 	53244 	 LAYER MJ1TRFILL 	 53244 

// tfgdsmap 10774;0 MJ1;usr1
LAYER MAP 207	DATATYPE 255 	53247 	 LAYER USER207 	 53247 

// tfgdsmap 10775;0 MJ2;maskDrawing
LAYER MAP 208	DATATYPE 0 	53248 	 LAYER MJ2DRAWN 	 53248 

// tfgdsmap 10776;0 MJ2;keepout
LAYER MAP 208	DATATYPE 1 	53249 	 LAYER MJ2KOR 	 53249 

// tfgdsmap 10777;0 MJ2;portDrawing
LAYER MAP 208	DATATYPE 2 	53250 	 LAYER MJ2PORT 	 53250 

// tfgdsmap 10778;0 MJ2;zoneDrawing
LAYER MAP 208	DATATYPE 3 	53251 	 LAYER MJ2ZONE 	 53251 

// tfgdsmap 10779;0 MJ2;resDrawing
LAYER MAP 208	DATATYPE 4 	53252 	 LAYER MJ2RESID 	 53252 

// tfgdsmap 10781;0 MJ2;phantom
LAYER MAP 208	DATATYPE 11 	53259 	 LAYER MJ2P 	 53259 

// tfgdsmap 10782;0 MJ2;frameDrawing
LAYER MAP 208	DATATYPE 19 	53267 	 LAYER MJ2FRAME 	 53267 

// tfgdsmap 1271;0 cd3;pitchID70
LAYER MAP 208	DATATYPE 20 	53268 	 LAYER CD3PID70 	 53268 

// tfgdsmap 1272;0 cd3;pitchID90
LAYER MAP 208	DATATYPE 21 	53269 	 LAYER CD3PID90 	 53269 

// tfgdsmap 1273;0 cd3;transregID70
LAYER MAP 208	DATATYPE 22 	53270 	 LAYER CD3TRID70 	 53270 

// tfgdsmap 1274;0 cd3;transregID90
LAYER MAP 208	DATATYPE 23 	53271 	 LAYER CD3TRID90 	 53271 

// tfgdsmap 1287;0 cd3;transregID90to70
LAYER MAP 208	DATATYPE 28 	53276 	 LAYER CD3TRID90TO70 	 53276 

// tfgdsmap 10783;0 MJ2;inductorID
LAYER MAP 208	DATATYPE 30 	53278 	 LAYER MJ2IND 	 53278 

// tfgdsmap 10784;0 MJ2;dummyDrawing
LAYER MAP 208	DATATYPE 33 	53281 	 LAYER MJ2DUMMYID 	 53281 

// tfgdsmap 10786;0 MJ2;densityID
LAYER MAP 208	DATATYPE 36 	53284 	 LAYER MJ2DENID 	 53284 

// tfgdsmap 10787;0 MJ2;DoNotProteus
LAYER MAP 208	DATATYPE 37 	53285 	 LAYER MJ2DNP 	 53285 

// tfgdsmap 10788;0 MJ2;keepGenAway
LAYER MAP 208	DATATYPE 51 	53299 	 LAYER MJ2KGA 	 53299 

// tfgdsmap 10789;0 MJ2;FeatureUnderTest
LAYER MAP 208	DATATYPE 52 	53300 	 LAYER MJ2FUT 	 53300 

// tfgdsmap 10793;0 MJ2;fillerID
LAYER MAP 208	DATATYPE 65 	53313 	 LAYER MJ2FILLID 	 53313 

// tfgdsmap 10795;0 MJ2;grating
LAYER MAP 208	DATATYPE 70 	53318 	 LAYER MJ2GRATING 	 53318 

// tfgdsmap 10796;0 MJ2;gratingFr
LAYER MAP 208	DATATYPE 71 	53319 	 LAYER MJ2GRATINGFRAME 	 53319 

// tfgdsmap 11017;0 MJ2;SRAFplus
LAYER MAP 208	DATATYPE 72 	53320 	 LAYER MJ2SRAFPLUS 	 53320 

// tfgdsmap 11248;0 MJ2;SRAFminus
LAYER MAP 208	DATATYPE 73 	53321 	 LAYER MJ2SRAFMINUS 	 53321 

// tfgdsmap 10797;0 MJ2;plug
LAYER MAP 208	DATATYPE 74 	53322 	 LAYER MJ2PLUG 	 53322 

// tfgdsmap 10798;0 MJ2;plugFr
LAYER MAP 208	DATATYPE 75 	53323 	 LAYER MJ2PLUGFRAME 	 53323 

// tfgdsmap 10799;0 MJ2;SDC
LAYER MAP 208	DATATYPE 76 	53324 	 LAYER MJ2SDC 	 53324 

// tfgdsmap 10800;0 MJ2;metroCell
LAYER MAP 208	DATATYPE 96 	53344 	 LAYER MJ2METROCELL 	 53344 

// tfgdsmap 10801;0 MJ2;tsdrRegion
LAYER MAP 208	DATATYPE 98 	53346 	 LAYER MJ2TSDRREGION 	 53346 

// tfgdsmap 10802;0 MJ2;tsdr2sdr
LAYER MAP 208	DATATYPE 99 	53347 	 LAYER MJ2TSDR2SDR 	 53347 

// tfgdsmap 10803;0 MJ2;devtermID1
LAYER MAP 208	DATATYPE 110 	53358 	 LAYER MJ2TERMID1 	 53358 

// tfgdsmap 10804;0 MJ2;g1pitchID
LAYER MAP 208	DATATYPE 114 	53362 	 LAYER MJ2G1PITCHID 	 53362 

// tfgdsmap 10805;0 MJ2;g2pitchID
LAYER MAP 208	DATATYPE 115 	53363 	 LAYER MJ2G2PITCHID 	 53363 

// tfgdsmap 10806;0 MJ2;g3pitchID
LAYER MAP 208	DATATYPE 116 	53364 	 LAYER MJ2G3PITCHID 	 53364 

// tfgdsmap 10807;0 MJ2;g4pitchID
LAYER MAP 208	DATATYPE 117 	53365 	 LAYER MJ2G4PITCHID 	 53365 

// tfgdsmap 10808;0 MJ2;g5pitchID
LAYER MAP 208	DATATYPE 118 	53366 	 LAYER MJ2G5PITCHID 	 53366 

// tfgdsmap 10809;0 MJ2;g6pitchID
LAYER MAP 208	DATATYPE 119 	53367 	 LAYER MJ2G6PITCHID 	 53367 

// tfgdsmap 10810;0 MJ2;drawing
LAYER MAP 208	DATATYPE 120 	53368 	 LAYER MJ2ID 	 53368 

// tfgdsmap 10811;0 MJ2;devtermID2
LAYER MAP 208	DATATYPE 121 	53369 	 LAYER MJ2TERMID2 	 53369 

// tfgdsmap 10812;0 MJ2;devtermID3
LAYER MAP 208	DATATYPE 122 	53370 	 LAYER MJ2TERMID3 	 53370 

// tfgdsmap 10813;0 MJ2;devtermID4
LAYER MAP 208	DATATYPE 123 	53371 	 LAYER MJ2TERMID4 	 53371 

// tfgdsmap 10814;0 MJ2;STD
LAYER MAP 208	DATATYPE 130 	53378 	 LAYER MJ2STD 	 53378 

// tfgdsmap 10815;0 MJ2;TARG1
LAYER MAP 208	DATATYPE 131 	53379 	 LAYER MJ2TARG1 	 53379 

// tfgdsmap 10816;0 MJ2;TARG2
LAYER MAP 208	DATATYPE 132 	53380 	 LAYER MJ2TARG2 	 53380 

// tfgdsmap 10817;0 MJ2;TARG3
LAYER MAP 208	DATATYPE 133 	53381 	 LAYER MJ2TARG3 	 53381 

// tfgdsmap 10818;0 MJ2;backBone
LAYER MAP 208	DATATYPE 135 	53383 	 LAYER MJ2BID 	 53383 

// tfgdsmap 10819;0 MJ2;g7pitchID
LAYER MAP 208	DATATYPE 138 	53386 	 LAYER MJ2G7PITCHID 	 53386 

// tfgdsmap 10820;0 MJ2;noFDR
LAYER MAP 208	DATATYPE 150 	53398 	 LAYER MJ2NOFDR 	 53398 

// tfgdsmap 10821;0 MJ2;g8pitchID
LAYER MAP 208	DATATYPE 170 	53418 	 LAYER MJ2G8PITCHID 	 53418 

// tfgdsmap 10822;0 MJ2;g9pitchID
LAYER MAP 208	DATATYPE 171 	53419 	 LAYER MJ2G9PITCHID 	 53419 

// tfgdsmap 10823;0 MJ2;g10pitchID
LAYER MAP 208	DATATYPE 172 	53420 	 LAYER MJ2G10PITCHID 	 53420 

// tfgdsmap 10824;0 MJ2;fillerIgnore
LAYER MAP 208	DATATYPE 226 	53474 	 LAYER MJ2FILLERIGNORE 	 53474 

// tfgdsmap 10825;0 MJ2;fillerExtend
LAYER MAP 208	DATATYPE 227 	53475 	 LAYER MJ2FILLEREXTEND 	 53475 

// tfgdsmap 10826;0 MJ2;dummyFill
LAYER MAP 208	DATATYPE 250 	53498 	 LAYER MJ2DUMMYFILL 	 53498 

// tfgdsmap 10827;0 MJ2;actFill
LAYER MAP 208	DATATYPE 251 	53499 	 LAYER MJ2ACTFILL 	 53499 

// tfgdsmap 10828;0 MJ2;trFill
LAYER MAP 208	DATATYPE 252 	53500 	 LAYER MJ2TRFILL 	 53500 

// tfgdsmap 10829;0 MJ2;usr1
LAYER MAP 208	DATATYPE 255 	53503 	 LAYER USER208 	 53503 

// tfgdsmap 1275;0 fin;pitchID42
LAYER MAP 209	DATATYPE 20 	53524 	 LAYER FINPID42 	 53524 

// tfgdsmap 1276;0 fin;pitchID60
LAYER MAP 209	DATATYPE 21 	53525 	 LAYER FINPID60 	 53525 

// tfgdsmap 1277;0 fin;pitchID72p
LAYER MAP 209	DATATYPE 22 	53526 	 LAYER FINPID72P 	 53526 

// tfgdsmap 1278;0 fin;pitchID84
LAYER MAP 209	DATATYPE 23 	53527 	 LAYER FINPID84 	 53527 

// tfgdsmap 1279;0 fin;transregID42
LAYER MAP 209	DATATYPE 24 	53528 	 LAYER FINTRID42 	 53528 

// tfgdsmap 1280;0 fin;transregID60
LAYER MAP 209	DATATYPE 25 	53529 	 LAYER FINTRID60 	 53529 

// tfgdsmap 1281;0 fin;transregID72p
LAYER MAP 209	DATATYPE 26 	53530 	 LAYER FINTRID72P 	 53530 

// tfgdsmap 1282;0 fin;transregID84
LAYER MAP 209	DATATYPE 27 	53531 	 LAYER FINTRID84 	 53531 

// tfgdsmap 1283;0 hsi;pitchID40
LAYER MAP 210	DATATYPE 20 	53780 	 LAYER HSIPID40 	 53780 

// tfgdsmap 1288;0 RF;drawing
LAYER MAP 211	DATATYPE 120 	54136 	 LAYER RFID 	 54136 

// tfgdsmap 1289;0 NSL;maskDrawing
LAYER MAP 212	DATATYPE 0 	54272 	 LAYER NSLDRAWN 	 54272 

// tfgdsmap 5162;0 NSL;keepout
LAYER MAP 212	DATATYPE 1 	54273 	 LAYER NSLKOR 	 54273 

// tfgdsmap 1290;0 NSL;toSynDrawing
LAYER MAP 212	DATATYPE 18 	54290 	 LAYER NSLTG 	 54290 

// tfgdsmap 1291;0 NSL;frameDrawing
LAYER MAP 212	DATATYPE 19 	54291 	 LAYER NSLFG 	 54291 

// tfgdsmap 1292;0 NSL;frameOnly
LAYER MAP 212	DATATYPE 53 	54325 	 LAYER NSLFO 	 54325 

// tfgdsmap 1293;0 NSL;frameOnlyHole
LAYER MAP 212	DATATYPE 54 	54326 	 LAYER NSLFOH 	 54326 

// tfgdsmap 11020;0 NSL;SRAFplus
LAYER MAP 212	DATATYPE 72 	54344 	 LAYER NSLSRAFPLUS 	 54344 

// tfgdsmap 11251;0 NSL;SRAFminus
LAYER MAP 212	DATATYPE 73 	54345 	 LAYER NSLSRAFMINUS 	 54345 

// tfgdsmap 6817;0 NSL;SDC
LAYER MAP 212	DATATYPE 76 	54348 	 LAYER NSLSDC 	 54348 

// tfgdsmap 3586;0 NSL;metroCell
LAYER MAP 212	DATATYPE 96 	54368 	 LAYER NSLMETROCELL 	 54368 

// tfgdsmap 1638;0 NSL;STD
LAYER MAP 212	DATATYPE 130 	54402 	 LAYER NSLSTD 	 54402 

// tfgdsmap 1639;0 NSL;TARG1
LAYER MAP 212	DATATYPE 131 	54403 	 LAYER NSLTARG1 	 54403 

// tfgdsmap 1640;0 NSL;TARG2
LAYER MAP 212	DATATYPE 132 	54404 	 LAYER NLSTARG2 	 54404 

// tfgdsmap 1641;0 NSL;TARG3
LAYER MAP 212	DATATYPE 133 	54405 	 LAYER NSLTARG3 	 54405 

// tfgdsmap 3725;0 NSL;noFDR
LAYER MAP 212	DATATYPE 150 	54422 	 LAYER NSLNOFDR 	 54422 

// tfgdsmap 4160;0 NSL;dummyFill
LAYER MAP 212	DATATYPE 250 	54522 	 LAYER NSLDUMMYFILL 	 54522 

// tfgdsmap 7774;0 NSL;actFill
LAYER MAP 212	DATATYPE 251 	54523 	 LAYER NSLACTFILL 	 54523 

// tfgdsmap 6360;0 NSL;trFill
LAYER MAP 212	DATATYPE 252 	54524 	 LAYER NSLTRFILL 	 54524 

// tfgdsmap 5394;0 NSL;usr1
LAYER MAP 212	DATATYPE 255 	54527 	 LAYER USER212 	 54527 

// tfgdsmap 1294;0 PSL;maskDrawing
LAYER MAP 213	DATATYPE 0 	54528 	 LAYER PSLDRAWN 	 54528 

// tfgdsmap 5163;0 PSL;keepout
LAYER MAP 213	DATATYPE 1 	54529 	 LAYER PSLKOR 	 54529 

// tfgdsmap 1295;0 PSL;toSynDrawing
LAYER MAP 213	DATATYPE 18 	54546 	 LAYER PSLTG 	 54546 

// tfgdsmap 1296;0 PSL;frameDrawing
LAYER MAP 213	DATATYPE 19 	54547 	 LAYER PSLFG 	 54547 

// tfgdsmap 1297;0 PSL;frameOnly
LAYER MAP 213	DATATYPE 53 	54581 	 LAYER PSLFO 	 54581 

// tfgdsmap 1298;0 PSL;frameOnlyHole
LAYER MAP 213	DATATYPE 54 	54582 	 LAYER PSLFOH 	 54582 

// tfgdsmap 11021;0 PSL;SRAFplus
LAYER MAP 213	DATATYPE 72 	54600 	 LAYER PSLSRAFPLUS 	 54600 

// tfgdsmap 11252;0 PSL;SRAFminus
LAYER MAP 213	DATATYPE 73 	54601 	 LAYER PSLSRAFMINUS 	 54601 

// tfgdsmap 6818;0 PSL;SDC
LAYER MAP 213	DATATYPE 76 	54604 	 LAYER PSLSDC 	 54604 

// tfgdsmap 3587;0 PSL;metroCell
LAYER MAP 213	DATATYPE 96 	54624 	 LAYER PSLMETROCELL 	 54624 

// tfgdsmap 1642;0 PSL;STD
LAYER MAP 213	DATATYPE 130 	54658 	 LAYER PSLSTD 	 54658 

// tfgdsmap 1643;0 PSL;TARG1
LAYER MAP 213	DATATYPE 131 	54659 	 LAYER PSLTARG1 	 54659 

// tfgdsmap 1644;0 PSL;TARG2
LAYER MAP 213	DATATYPE 132 	54660 	 LAYER PSLTARG2 	 54660 

// tfgdsmap 1645;0 PSL;TARG3
LAYER MAP 213	DATATYPE 133 	54661 	 LAYER PSLTARG3 	 54661 

// tfgdsmap 3726;0 PSL;noFDR
LAYER MAP 213	DATATYPE 150 	54678 	 LAYER PSLNOFDR 	 54678 

// tfgdsmap 4161;0 PSL;dummyFill
LAYER MAP 213	DATATYPE 250 	54778 	 LAYER PSLDUMMYFILL 	 54778 

// tfgdsmap 7775;0 PSL;actFill
LAYER MAP 213	DATATYPE 251 	54779 	 LAYER PSLACTFILL 	 54779 

// tfgdsmap 6361;0 PSL;trFill
LAYER MAP 213	DATATYPE 252 	54780 	 LAYER PSLTRFILL 	 54780 

// tfgdsmap 5395;0 PSL;usr1
LAYER MAP 213	DATATYPE 255 	54783 	 LAYER USER213 	 54783 

// tfgdsmap 1646;0 M1E;maskDrawing
LAYER MAP 214	DATATYPE 0 	54784 	 LAYER M1EDRAWN 	 54784 

// tfgdsmap 1647;0 M1E;keepout
LAYER MAP 214	DATATYPE 1 	54785 	 LAYER M1EKOR 	 54785 

// tfgdsmap 1648;0 M1E;portDrawing
LAYER MAP 214	DATATYPE 2 	54786 	 LAYER M1EPORT 	 54786 

// tfgdsmap 1649;0 M1E;zoneDrawing
LAYER MAP 214	DATATYPE 3 	54787 	 LAYER M1EZONE 	 54787 

// tfgdsmap 1650;0 M1E;resDrawing
LAYER MAP 214	DATATYPE 4 	54788 	 LAYER M1ERESID 	 54788 

// tfgdsmap 2835;0 M1E;phantom
LAYER MAP 214	DATATYPE 11 	54795 	 LAYER M1EP 	 54795 

// tfgdsmap 3808;0 M1E;toSynDrawing
LAYER MAP 214	DATATYPE 18 	54802 	 LAYER M1EREGIONID 	 54802 

// tfgdsmap 1652;0 M1E;frameDrawing
LAYER MAP 214	DATATYPE 19 	54803 	 LAYER M1EFRAME 	 54803 

// tfgdsmap 7901;0 M1E;critical
LAYER MAP 214	DATATYPE 21 	54805 	 LAYER M1ECRITICALID 	 54805 

// tfgdsmap 1653;0 M1E;dummyDrawing
LAYER MAP 214	DATATYPE 33 	54817 	 LAYER M1EDUMMYID 	 54817 

// tfgdsmap 1654;0 M1E;DoNotProteus
LAYER MAP 214	DATATYPE 37 	54821 	 LAYER M1EDNP 	 54821 

// tfgdsmap 1655;0 M1E;needTermCells
LAYER MAP 214	DATATYPE 40 	54824 	 LAYER M1ENEEDTERMCELLS 	 54824 

// tfgdsmap 1656;0 M1E;keepAwayTermCells
LAYER MAP 214	DATATYPE 45 	54829 	 LAYER M1EKEEPAWAYTERMCELLS 	 54829 

// tfgdsmap 1657;0 M1E;keepGenAway
LAYER MAP 214	DATATYPE 51 	54835 	 LAYER M1EKGA 	 54835 

// tfgdsmap 1658;0 M1E;FeatureUnderTest
LAYER MAP 214	DATATYPE 52 	54836 	 LAYER M1EFUT 	 54836 

// tfgdsmap 1659;0 M1E;optmaskDraw
LAYER MAP 214	DATATYPE 55 	54839 	 LAYER M1EOPT 	 54839 

// tfgdsmap 1660;0 M1E;fillerID
LAYER MAP 214	DATATYPE 65 	54849 	 LAYER M1EFILLID 	 54849 

// tfgdsmap 11022;0 M1E;SRAFplus
LAYER MAP 214	DATATYPE 72 	54856 	 LAYER M1ESRAFPLUS 	 54856 

// tfgdsmap 11253;0 M1E;SRAFminus
LAYER MAP 214	DATATYPE 73 	54857 	 LAYER M1ESRAFMINUS 	 54857 

// tfgdsmap 6819;0 M1E;SDC
LAYER MAP 214	DATATYPE 76 	54860 	 LAYER M1ESDC 	 54860 

// tfgdsmap 3588;0 M1E;metroCell
LAYER MAP 214	DATATYPE 96 	54880 	 LAYER M1EMETROCELL 	 54880 

// tfgdsmap 1661;0 M1E;P70DMET1PITCHID
LAYER MAP 214	DATATYPE 97 	54881 	 LAYER P70DM1EPITCHID 	 54881 

// tfgdsmap 1662;0 M1E;STD
LAYER MAP 214	DATATYPE 130 	54914 	 LAYER M1ESTD 	 54914 

// tfgdsmap 1663;0 M1E;TARG1
LAYER MAP 214	DATATYPE 131 	54915 	 LAYER M1ETARG1 	 54915 

// tfgdsmap 1664;0 M1E;TARG2
LAYER MAP 214	DATATYPE 132 	54916 	 LAYER M1ETARG2 	 54916 

// tfgdsmap 1665;0 M1E;TARG3
LAYER MAP 214	DATATYPE 133 	54917 	 LAYER M1ETARG3 	 54917 

// tfgdsmap 3727;0 M1E;noFDR
LAYER MAP 214	DATATYPE 150 	54934 	 LAYER M1ENOFDR 	 54934 

// tfgdsmap 4054;0 M1E;dummyFill
LAYER MAP 214	DATATYPE 250 	55034 	 LAYER M1EDUMMYFILL 	 55034 

// tfgdsmap 6362;0 M1E;trFill
LAYER MAP 214	DATATYPE 252 	55036 	 LAYER M1ETRFILL 	 55036 

// tfgdsmap 5396;0 M1E;usr1
LAYER MAP 214	DATATYPE 255 	55039 	 LAYER USER214 	 55039 

// tfgdsmap 1764;0 BTP;maskDrawing
LAYER MAP 215	DATATYPE 0 	55040 	 LAYER BTPDRAWN 	 55040 

// tfgdsmap 5164;0 BTP;keepout
LAYER MAP 215	DATATYPE 1 	55041 	 LAYER BTPKOR 	 55041 

// tfgdsmap 1765;0 BTP;toSynDrawing
LAYER MAP 215	DATATYPE 18 	55058 	 LAYER BTPTOSYN 	 55058 

// tfgdsmap 1766;0 BTP;frameOnly
LAYER MAP 215	DATATYPE 53 	55093 	 LAYER BTPFO 	 55093 

// tfgdsmap 1767;0 BTP;frameOnlyHole
LAYER MAP 215	DATATYPE 54 	55094 	 LAYER BTPFOH 	 55094 

// tfgdsmap 11023;0 BTP;SRAFplus
LAYER MAP 215	DATATYPE 72 	55112 	 LAYER BTPSRAFPLUS 	 55112 

// tfgdsmap 11254;0 BTP;SRAFminus
LAYER MAP 215	DATATYPE 73 	55113 	 LAYER BTPSRAFMINUS 	 55113 

// tfgdsmap 6820;0 BTP;SDC
LAYER MAP 215	DATATYPE 76 	55116 	 LAYER BTPSDC 	 55116 

// tfgdsmap 3589;0 BTP;metroCell
LAYER MAP 215	DATATYPE 96 	55136 	 LAYER BTPMETROCELL 	 55136 

// tfgdsmap 1768;0 BTP;STD
LAYER MAP 215	DATATYPE 130 	55170 	 LAYER BTPSTD 	 55170 

// tfgdsmap 1769;0 BTP;TARG1
LAYER MAP 215	DATATYPE 131 	55171 	 LAYER BTPTARG1 	 55171 

// tfgdsmap 1770;0 BTP;TARG2
LAYER MAP 215	DATATYPE 132 	55172 	 LAYER BTPTARG2 	 55172 

// tfgdsmap 1771;0 BTP;TARG3
LAYER MAP 215	DATATYPE 133 	55173 	 LAYER BTPTARG3 	 55173 

// tfgdsmap 3728;0 BTP;noFDR
LAYER MAP 215	DATATYPE 150 	55190 	 LAYER BTPNOFDR 	 55190 

// tfgdsmap 4119;0 BTP;dummyFill
LAYER MAP 215	DATATYPE 250 	55290 	 LAYER BTPDUMMYFILL 	 55290 

// tfgdsmap 7777;0 BTP;actFill
LAYER MAP 215	DATATYPE 251 	55291 	 LAYER BTPACTFILL 	 55291 

// tfgdsmap 6363;0 BTP;trFill
LAYER MAP 215	DATATYPE 252 	55292 	 LAYER BTPTRFILL 	 55292 

// tfgdsmap 5397;0 BTP;usr1
LAYER MAP 215	DATATYPE 255 	55295 	 LAYER USER215 	 55295 

// tfgdsmap 1774;0 TSV;maskDrawing
LAYER MAP 216	DATATYPE 0 	55296 	 LAYER TSVDRAWN 	 55296 

// tfgdsmap 1775;0 TSV;keepout
LAYER MAP 216	DATATYPE 1 	55297 	 LAYER TSVKOR 	 55297 

// tfgdsmap 1776;0 TSV;zoneDrawing
LAYER MAP 216	DATATYPE 3 	55299 	 LAYER TSVZONE 	 55299 

// tfgdsmap 1777;0 TSV;AlignMarkID
LAYER MAP 216	DATATYPE 5 	55301 	 LAYER TSVALIGNMARK 	 55301 

// tfgdsmap 1779;0 TSV;toSynDrawing
LAYER MAP 216	DATATYPE 18 	55314 	 LAYER TRENCHTSV_ID 	 55314 

// tfgdsmap 1780;0 TSV;frameDrawing
LAYER MAP 216	DATATYPE 19 	55315 	 LAYER TSVFRAME 	 55315 

// tfgdsmap 7902;0 TSV;critical
LAYER MAP 216	DATATYPE 21 	55317 	 LAYER TSVCRITICALID 	 55317 

// tfgdsmap 2808;0 TSV;dummyDrawing
LAYER MAP 216	DATATYPE 33 	55329 	 LAYER TSVDUMMYID 	 55329 

// tfgdsmap 1781;0 TSV;noopc
LAYER MAP 216	DATATYPE 34 	55330 	 LAYER TSVNOOPC 	 55330 

// tfgdsmap 1782;0 TSV;DoNotProteus
LAYER MAP 216	DATATYPE 37 	55333 	 LAYER TSVDNP 	 55333 

// tfgdsmap 1783;0 TSV;keepGenAway
LAYER MAP 216	DATATYPE 51 	55347 	 LAYER TSVKGA 	 55347 

// tfgdsmap 1784;0 TSV;FeatureUnderTest
LAYER MAP 216	DATATYPE 52 	55348 	 LAYER TSVFUT 	 55348 

// tfgdsmap 1785;0 TSV;WingID
LAYER MAP 216	DATATYPE 60 	55356 	 LAYER TSVWING 	 55356 

// tfgdsmap 1786;0 TSV;NoWingID
LAYER MAP 216	DATATYPE 61 	55357 	 LAYER TSVNOWING 	 55357 

// tfgdsmap 1787;0 TSV;fillerID
LAYER MAP 216	DATATYPE 65 	55361 	 LAYER TSVFILLID 	 55361 

// tfgdsmap 1788;0 TSV;phase
LAYER MAP 216	DATATYPE 66 	55362 	 LAYER TSVPHASE 	 55362 

// tfgdsmap 1789;0 TSV;chrome
LAYER MAP 216	DATATYPE 67 	55363 	 LAYER TSVCHROME 	 55363 

// tfgdsmap 11024;0 TSV;SRAFplus
LAYER MAP 216	DATATYPE 72 	55368 	 LAYER TSVSRAFPLUS 	 55368 

// tfgdsmap 11255;0 TSV;SRAFminus
LAYER MAP 216	DATATYPE 73 	55369 	 LAYER TSVSRAFMINUS 	 55369 

// tfgdsmap 6821;0 TSV;SDC
LAYER MAP 216	DATATYPE 76 	55372 	 LAYER TSVSDC 	 55372 

// tfgdsmap 7023;0 TSV;fillBlockage
LAYER MAP 216	DATATYPE 93 	55389 	 LAYER TSVFILLKOR 	 55389 

// tfgdsmap 3590;0 TSV;metroCell
LAYER MAP 216	DATATYPE 96 	55392 	 LAYER TSVMETROCELL 	 55392 

// tfgdsmap 5938;0 TSVCC;drawing1
LAYER MAP 216	DATATYPE 101 	55397 	 LAYER TSVCCID1 	 55397 

// tfgdsmap 5939;0 TSVCC;drawing2
LAYER MAP 216	DATATYPE 102 	55398 	 LAYER TSVCCID2 	 55398 

// tfgdsmap 5940;0 TSVCC;drawing3
LAYER MAP 216	DATATYPE 103 	55399 	 LAYER TSVCCID3 	 55399 

// tfgdsmap 5941;0 TSVCC;drawing4
LAYER MAP 216	DATATYPE 104 	55400 	 LAYER TSVCCID4 	 55400 

// tfgdsmap 5942;0 TSVCC;drawing5
LAYER MAP 216	DATATYPE 105 	55401 	 LAYER TSVCCID5 	 55401 

// tfgdsmap 1790;0 TSV;STD
LAYER MAP 216	DATATYPE 130 	55426 	 LAYER TSVSTD 	 55426 

// tfgdsmap 1791;0 TSV;TARG1
LAYER MAP 216	DATATYPE 131 	55427 	 LAYER TSVTARG1 	 55427 

// tfgdsmap 1792;0 TSV;TARG2
LAYER MAP 216	DATATYPE 132 	55428 	 LAYER TSVTARG2 	 55428 

// tfgdsmap 1793;0 TSV;TARG3
LAYER MAP 216	DATATYPE 133 	55429 	 LAYER TSVTARG3 	 55429 

// tfgdsmap 3729;0 TSV;noFDR
LAYER MAP 216	DATATYPE 150 	55446 	 LAYER TSVNOFDR 	 55446 

// tfgdsmap 4055;0 TSV;dummyFill
LAYER MAP 216	DATATYPE 250 	55546 	 LAYER TSVDUMMYFILL 	 55546 

// tfgdsmap 7778;0 TSV;actFill
LAYER MAP 216	DATATYPE 251 	55547 	 LAYER TSVACTFILL 	 55547 

// tfgdsmap 6364;0 TSV;trFill
LAYER MAP 216	DATATYPE 252 	55548 	 LAYER TSVTRFILL 	 55548 

// tfgdsmap 5398;0 TSV;usr1
LAYER MAP 216	DATATYPE 255 	55551 	 LAYER USER216 	 55551 

// tfgdsmap 1794;0 RDL;maskDrawing
LAYER MAP 217	DATATYPE 0 	55552 	 LAYER RDLDRAWN 	 55552 

// tfgdsmap 1795;0 RDL;keepout
LAYER MAP 217	DATATYPE 1 	55553 	 LAYER RDLKOR 	 55553 

// tfgdsmap 5267;0 RDL;portDrawing
LAYER MAP 217	DATATYPE 2 	55554 	 LAYER RDLPORT 	 55554 

// tfgdsmap 1796;0 RDL;zoneDrawing
LAYER MAP 217	DATATYPE 3 	55555 	 LAYER RDLZONE 	 55555 

// tfgdsmap 1132;0 RDL;resDrawing
LAYER MAP 217	DATATYPE 4 	55556 	 LAYER RDLRESID 	 55556 

// tfgdsmap 1797;0 RDL;AlignMarkID
LAYER MAP 217	DATATYPE 5 	55557 	 LAYER RDLALIGNMARK 	 55557 

// tfgdsmap 2325;0 RDL;CAPID
LAYER MAP 217	DATATYPE 10 	55562 	 LAYER RDLCAP 	 55562 

// tfgdsmap 1799;0 RDL;toSynDrawing
LAYER MAP 217	DATATYPE 18 	55570 	 LAYER TRENCHRDL_ID 	 55570 

// tfgdsmap 1800;0 RDL;frameDrawing
LAYER MAP 217	DATATYPE 19 	55571 	 LAYER RDLFRAME 	 55571 

// tfgdsmap 7903;0 RDL;critical
LAYER MAP 217	DATATYPE 21 	55573 	 LAYER RDLCRITICALID 	 55573 

// tfgdsmap 1801;0 RDL;noopc
LAYER MAP 217	DATATYPE 34 	55586 	 LAYER RDLNOOPC 	 55586 

// tfgdsmap 5937;0 RDL;densityID
LAYER MAP 217	DATATYPE 36 	55588 	 LAYER RDLDENID 	 55588 

// tfgdsmap 1802;0 RDL;DoNotProteus
LAYER MAP 217	DATATYPE 37 	55589 	 LAYER RDLDNP 	 55589 

// tfgdsmap 2326;0 RDL;padBUMPID
LAYER MAP 217	DATATYPE 40 	55592 	 LAYER RDLPAD 	 55592 

// tfgdsmap 2327;0 RDL;CantiLever
LAYER MAP 217	DATATYPE 47 	55599 	 LAYER RDL_CANTILEVER 	 55599 

// tfgdsmap 1803;0 RDL;keepGenAway
LAYER MAP 217	DATATYPE 51 	55603 	 LAYER RDLKGA 	 55603 

// tfgdsmap 1804;0 RDL;FeatureUnderTest
LAYER MAP 217	DATATYPE 52 	55604 	 LAYER RDLFUT 	 55604 

// tfgdsmap 11440;0 RDL;allowOTC
LAYER MAP 217	DATATYPE 58 	55610 	 LAYER RDLALLOWOTC 	 55610 

// tfgdsmap 1805;0 RDL;WingID
LAYER MAP 217	DATATYPE 60 	55612 	 LAYER RDLWING 	 55612 

// tfgdsmap 1806;0 RDL;NoWingID
LAYER MAP 217	DATATYPE 61 	55613 	 LAYER RDLNOWING 	 55613 

// tfgdsmap 1807;0 RDL;fillerID
LAYER MAP 217	DATATYPE 65 	55617 	 LAYER RDLFILLID 	 55617 

// tfgdsmap 1808;0 RDL;phase
LAYER MAP 217	DATATYPE 66 	55618 	 LAYER RDLPHASE 	 55618 

// tfgdsmap 1809;0 RDL;chrome
LAYER MAP 217	DATATYPE 67 	55619 	 LAYER RDLCHROME 	 55619 

// tfgdsmap 11025;0 RDL;SRAFplus
LAYER MAP 217	DATATYPE 72 	55624 	 LAYER RDLSRAFPLUS 	 55624 

// tfgdsmap 11256;0 RDL;SRAFminus
LAYER MAP 217	DATATYPE 73 	55625 	 LAYER RDLSRAFMINUS 	 55625 

// tfgdsmap 6822;0 RDL;SDC
LAYER MAP 217	DATATYPE 76 	55628 	 LAYER RDLSDC 	 55628 

// tfgdsmap 7024;0 RDL;fillBlockage
LAYER MAP 217	DATATYPE 93 	55645 	 LAYER RDLFILLKOR 	 55645 

// tfgdsmap 3591;0 RDL;metroCell
LAYER MAP 217	DATATYPE 96 	55648 	 LAYER RDLMETROCELL 	 55648 

// tfgdsmap 1195;0 RDL;devtermID1
LAYER MAP 217	DATATYPE 110 	55662 	 LAYER RDLTERMID1 	 55662 

// tfgdsmap 1196;0 RDL;devtermID2
LAYER MAP 217	DATATYPE 121 	55673 	 LAYER RDLTERMID2 	 55673 

// tfgdsmap 1197;0 RDL;devtermID3
LAYER MAP 217	DATATYPE 122 	55674 	 LAYER RDLTERMID3 	 55674 

// tfgdsmap 1198;0 RDL;devtermID4
LAYER MAP 217	DATATYPE 123 	55675 	 LAYER RDLTERMID4 	 55675 

// tfgdsmap 1810;0 RDL;STD
LAYER MAP 217	DATATYPE 130 	55682 	 LAYER RDLSTD 	 55682 

// tfgdsmap 1811;0 RDL;TARG1
LAYER MAP 217	DATATYPE 131 	55683 	 LAYER RDLTARG1 	 55683 

// tfgdsmap 1812;0 RDL;TARG2
LAYER MAP 217	DATATYPE 132 	55684 	 LAYER RDLTARG2 	 55684 

// tfgdsmap 1813;0 RDL;TARG3
LAYER MAP 217	DATATYPE 133 	55685 	 LAYER RDLTARG3 	 55685 

// tfgdsmap 3730;0 RDL;noFDR
LAYER MAP 217	DATATYPE 150 	55702 	 LAYER RDLNOFDR 	 55702 

// tfgdsmap 8012;0 RDL;prs
LAYER MAP 217	DATATYPE 160 	55712 	 LAYER RDLPRS 	 55712 

// tfgdsmap 4056;0 RDL;dummyFill
LAYER MAP 217	DATATYPE 250 	55802 	 LAYER RDLDUMMYFILL 	 55802 

// tfgdsmap 7779;0 RDL;actFill
LAYER MAP 217	DATATYPE 251 	55803 	 LAYER RDLACTFILL 	 55803 

// tfgdsmap 6365;0 RDL;trFill
LAYER MAP 217	DATATYPE 252 	55804 	 LAYER RDLTRFILL 	 55804 

// tfgdsmap 5399;0 RDL;usr1
LAYER MAP 217	DATATYPE 255 	55807 	 LAYER USER217 	 55807 

// tfgdsmap 1863;0 LMIPAD;maskDrawing
LAYER MAP 218	DATATYPE 0 	55808 	 LAYER LMIPADDRAWN 	 55808 

// tfgdsmap 1864;0 LMIPAD;keepout
LAYER MAP 218	DATATYPE 1 	55809 	 LAYER LMIPADKOR 	 55809 

// tfgdsmap 4504;0 LMIPAD;portDrawing
LAYER MAP 218	DATATYPE 2 	55810 	 LAYER LMIPADPORT 	 55810 

// tfgdsmap 1865;0 LMIPAD;zoneDrawing
LAYER MAP 218	DATATYPE 3 	55811 	 LAYER LMIPADZONE 	 55811 

// tfgdsmap 1866;0 LMIPAD;AlignMarkID
LAYER MAP 218	DATATYPE 5 	55813 	 LAYER LMIPADALIGNMARK 	 55813 

// tfgdsmap 1868;0 LMIPAD;toSynDrawing
LAYER MAP 218	DATATYPE 18 	55826 	 LAYER TRENCHLMIPAD_ID 	 55826 

// tfgdsmap 1869;0 LMIPAD;frameDrawing
LAYER MAP 218	DATATYPE 19 	55827 	 LAYER LMIPADFRAME 	 55827 

// tfgdsmap 7904;0 LMIPAD;critical
LAYER MAP 218	DATATYPE 21 	55829 	 LAYER LMIPADCRITICALID 	 55829 

// tfgdsmap 1870;0 LMIPAD;noopc
LAYER MAP 218	DATATYPE 34 	55842 	 LAYER LMIPADNOOPC 	 55842 

// tfgdsmap 1871;0 LMIPAD;DoNotProteus
LAYER MAP 218	DATATYPE 37 	55845 	 LAYER LMIPADDNP 	 55845 

// tfgdsmap 1872;0 LMIPAD;keepGenAway
LAYER MAP 218	DATATYPE 51 	55859 	 LAYER LMIPADKGA 	 55859 

// tfgdsmap 1873;0 LMIPAD;FeatureUnderTest
LAYER MAP 218	DATATYPE 52 	55860 	 LAYER LMIPADFUT 	 55860 

// tfgdsmap 1874;0 LMIPAD;WingID
LAYER MAP 218	DATATYPE 60 	55868 	 LAYER LMIPADWING 	 55868 

// tfgdsmap 1875;0 LMIPAD;NoWingID
LAYER MAP 218	DATATYPE 61 	55869 	 LAYER LMIPADNOWING 	 55869 

// tfgdsmap 1876;0 LMIPAD;fillerID
LAYER MAP 218	DATATYPE 65 	55873 	 LAYER LMIPADFILLID 	 55873 

// tfgdsmap 1877;0 LMIPAD;phase
LAYER MAP 218	DATATYPE 66 	55874 	 LAYER LMIPADPHASE 	 55874 

// tfgdsmap 1878;0 LMIPAD;chrome
LAYER MAP 218	DATATYPE 67 	55875 	 LAYER LMIPADCHROME 	 55875 

// tfgdsmap 11026;0 LMIPAD;SRAFplus
LAYER MAP 218	DATATYPE 72 	55880 	 LAYER LMIPADSRAFPLUS 	 55880 

// tfgdsmap 11257;0 LMIPAD;SRAFminus
LAYER MAP 218	DATATYPE 73 	55881 	 LAYER LMIPADSRAFMINUS 	 55881 

// tfgdsmap 6823;0 LMIPAD;SDC
LAYER MAP 218	DATATYPE 76 	55884 	 LAYER LMIPADSDC 	 55884 

// tfgdsmap 3592;0 LMIPAD;metroCell
LAYER MAP 218	DATATYPE 96 	55904 	 LAYER LMIPADMETROCELL 	 55904 

// tfgdsmap 1879;0 LMIPAD;STD
LAYER MAP 218	DATATYPE 130 	55938 	 LAYER LMIPADSTD 	 55938 

// tfgdsmap 1880;0 LMIPAD;TARG1
LAYER MAP 218	DATATYPE 131 	55939 	 LAYER LMIPADTARG1 	 55939 

// tfgdsmap 1881;0 LMIPAD;TARG2
LAYER MAP 218	DATATYPE 132 	55940 	 LAYER LMIPADTARG2 	 55940 

// tfgdsmap 1882;0 LMIPAD;TARG3
LAYER MAP 218	DATATYPE 133 	55941 	 LAYER LMIPADTARG3 	 55941 

// tfgdsmap 3731;0 LMIPAD;noFDR
LAYER MAP 218	DATATYPE 150 	55958 	 LAYER LMIPADNOFDR 	 55958 

// tfgdsmap 4057;0 LMIPAD;dummyFill
LAYER MAP 218	DATATYPE 250 	56058 	 LAYER LMIPADDUMMYFILL 	 56058 

// tfgdsmap 7780;0 LMIPAD;actFill
LAYER MAP 218	DATATYPE 251 	56059 	 LAYER LMIPADACTFILL 	 56059 

// tfgdsmap 6366;0 LMIPAD;trFill
LAYER MAP 218	DATATYPE 252 	56060 	 LAYER LMIPADTRFILL 	 56060 

// tfgdsmap 5400;0 LMIPAD;usr1
LAYER MAP 218	DATATYPE 255 	56063 	 LAYER USER218 	 56063 

// tfgdsmap 1814;0 REC;maskDrawing
LAYER MAP 219	DATATYPE 0 	56064 	 LAYER RECDRAWN 	 56064 

// tfgdsmap 2783;0 REC;keepout
LAYER MAP 219	DATATYPE 1 	56065 	 LAYER RECKOR 	 56065 

// tfgdsmap 2784;0 REC;zoneDrawing
LAYER MAP 219	DATATYPE 3 	56067 	 LAYER RECZONE 	 56067 

// tfgdsmap 2785;0 REC;AlignMarkID
LAYER MAP 219	DATATYPE 5 	56069 	 LAYER RECALIGNMARK 	 56069 

// tfgdsmap 2787;0 REC;toSynDrawing
LAYER MAP 219	DATATYPE 18 	56082 	 LAYER RECTG 	 56082 

// tfgdsmap 2788;0 REC;frameDrawing
LAYER MAP 219	DATATYPE 19 	56083 	 LAYER RECFRAME 	 56083 

// tfgdsmap 2789;0 REC;noopc
LAYER MAP 219	DATATYPE 34 	56098 	 LAYER RECNOOPC 	 56098 

// tfgdsmap 2790;0 REC;DoNotProteus
LAYER MAP 219	DATATYPE 37 	56101 	 LAYER RECDNP 	 56101 

// tfgdsmap 2791;0 REC;keepGenAway
LAYER MAP 219	DATATYPE 51 	56115 	 LAYER RECKGA 	 56115 

// tfgdsmap 2792;0 REC;FeatureUnderTest
LAYER MAP 219	DATATYPE 52 	56116 	 LAYER RECFUT 	 56116 

// tfgdsmap 2793;0 REC;frameOnly
LAYER MAP 219	DATATYPE 53 	56117 	 LAYER RECFO 	 56117 

// tfgdsmap 2794;0 REC;frameOnlyHole
LAYER MAP 219	DATATYPE 54 	56118 	 LAYER RECFOH 	 56118 

// tfgdsmap 11027;0 REC;SRAFplus
LAYER MAP 219	DATATYPE 72 	56136 	 LAYER RECSRAFPLUS 	 56136 

// tfgdsmap 11258;0 REC;SRAFminus
LAYER MAP 219	DATATYPE 73 	56137 	 LAYER RECSRAFMINUS 	 56137 

// tfgdsmap 6824;0 REC;SDC
LAYER MAP 219	DATATYPE 76 	56140 	 LAYER RECSDC 	 56140 

// tfgdsmap 3593;0 REC;metroCell
LAYER MAP 219	DATATYPE 96 	56160 	 LAYER RECMETROCELL 	 56160 

// tfgdsmap 2640;0 REC;STD
LAYER MAP 219	DATATYPE 130 	56194 	 LAYER RECSTD 	 56194 

// tfgdsmap 2641;0 REC;TARG1
LAYER MAP 219	DATATYPE 131 	56195 	 LAYER RECTARG1 	 56195 

// tfgdsmap 2642;0 REC;TARG2
LAYER MAP 219	DATATYPE 132 	56196 	 LAYER RECTARG2 	 56196 

// tfgdsmap 2643;0 REC;TARG3
LAYER MAP 219	DATATYPE 133 	56197 	 LAYER RECTARG3 	 56197 

// tfgdsmap 3732;0 REC;noFDR
LAYER MAP 219	DATATYPE 150 	56214 	 LAYER RECNOFDR 	 56214 

// tfgdsmap 4058;0 REC;dummyFill
LAYER MAP 219	DATATYPE 250 	56314 	 LAYER RECDUMMYFILL 	 56314 

// tfgdsmap 7781;0 REC;actFill
LAYER MAP 219	DATATYPE 251 	56315 	 LAYER RECACTFILL 	 56315 

// tfgdsmap 6367;0 REC;trFill
LAYER MAP 219	DATATYPE 252 	56316 	 LAYER RECTRFILL 	 56316 

// tfgdsmap 5401;0 REC;usr1
LAYER MAP 219	DATATYPE 255 	56319 	 LAYER USER219 	 56319 

// tfgdsmap 1815;0 FRO;maskDrawing
LAYER MAP 220	DATATYPE 0 	56320 	 LAYER FRODRAWN 	 56320 

// tfgdsmap 5165;0 FRO;keepout
LAYER MAP 220	DATATYPE 1 	56321 	 LAYER FROKOR 	 56321 

// tfgdsmap 11028;0 FRO;SRAFplus
LAYER MAP 220	DATATYPE 72 	56392 	 LAYER FROSRAFPLUS 	 56392 

// tfgdsmap 11259;0 FRO;SRAFminus
LAYER MAP 220	DATATYPE 73 	56393 	 LAYER FROSRAFMINUS 	 56393 

// tfgdsmap 6825;0 FRO;SDC
LAYER MAP 220	DATATYPE 76 	56396 	 LAYER FROSDC 	 56396 

// tfgdsmap 4120;0 FRO;dummyFill
LAYER MAP 220	DATATYPE 250 	56570 	 LAYER FRODUMMYFILL 	 56570 

// tfgdsmap 7782;0 FRO;actFill
LAYER MAP 220	DATATYPE 251 	56571 	 LAYER FROACTFILL 	 56571 

// tfgdsmap 6368;0 FRO;trFill
LAYER MAP 220	DATATYPE 252 	56572 	 LAYER FROTRFILL 	 56572 

// tfgdsmap 5402;0 FRO;usr1
LAYER MAP 220	DATATYPE 255 	56575 	 LAYER USER220 	 56575 

// tfgdsmap 1816;0 MED;maskDrawing
LAYER MAP 221	DATATYPE 0 	56576 	 LAYER MEDDRAWN 	 56576 

// tfgdsmap 1817;0 MED;keepout
LAYER MAP 221	DATATYPE 1 	56577 	 LAYER MEDKOR 	 56577 

// tfgdsmap 4505;0 MED;portDrawing
LAYER MAP 221	DATATYPE 2 	56578 	 LAYER MEDPORT 	 56578 

// tfgdsmap 1818;0 MED;zoneDrawing
LAYER MAP 221	DATATYPE 3 	56579 	 LAYER MEDZONE 	 56579 

// tfgdsmap 1819;0 MED;AlignMarkID
LAYER MAP 221	DATATYPE 5 	56581 	 LAYER MEDALIGNMARK 	 56581 

// tfgdsmap 2836;0 MED;phantom
LAYER MAP 221	DATATYPE 11 	56587 	 LAYER MEDP 	 56587 

// tfgdsmap 1821;0 MED;toSynDrawing
LAYER MAP 221	DATATYPE 18 	56594 	 LAYER TRENCHMED_ID 	 56594 

// tfgdsmap 1822;0 MED;frameDrawing
LAYER MAP 221	DATATYPE 19 	56595 	 LAYER MEDFRAME 	 56595 

// tfgdsmap 7905;0 MED;critical
LAYER MAP 221	DATATYPE 21 	56597 	 LAYER MEDCRITICALID 	 56597 

// tfgdsmap 2809;0 MED;dummyDrawing
LAYER MAP 221	DATATYPE 33 	56609 	 LAYER MEDDUMMYID 	 56609 

// tfgdsmap 1823;0 MED;noopc
LAYER MAP 221	DATATYPE 34 	56610 	 LAYER MEDNOOPC 	 56610 

// tfgdsmap 1824;0 MED;DoNotProteus
LAYER MAP 221	DATATYPE 37 	56613 	 LAYER MEDDNP 	 56613 

// tfgdsmap 1825;0 MED;keepGenAway
LAYER MAP 221	DATATYPE 51 	56627 	 LAYER MEDKGA 	 56627 

// tfgdsmap 1826;0 MED;FeatureUnderTest
LAYER MAP 221	DATATYPE 52 	56628 	 LAYER MEDFUT 	 56628 

// tfgdsmap 1827;0 MED;WingID
LAYER MAP 221	DATATYPE 60 	56636 	 LAYER MEDWING 	 56636 

// tfgdsmap 1828;0 MED;NoWingID
LAYER MAP 221	DATATYPE 61 	56637 	 LAYER MEDNOWING 	 56637 

// tfgdsmap 1829;0 MED;fillerID
LAYER MAP 221	DATATYPE 65 	56641 	 LAYER MEDFILLID 	 56641 

// tfgdsmap 1830;0 MED;phase
LAYER MAP 221	DATATYPE 66 	56642 	 LAYER MEDPHASE 	 56642 

// tfgdsmap 1831;0 MED;chrome
LAYER MAP 221	DATATYPE 67 	56643 	 LAYER MEDCHROME 	 56643 

// tfgdsmap 11029;0 MED;SRAFplus
LAYER MAP 221	DATATYPE 72 	56648 	 LAYER MEDSRAFPLUS 	 56648 

// tfgdsmap 11260;0 MED;SRAFminus
LAYER MAP 221	DATATYPE 73 	56649 	 LAYER MEDSRAFMINUS 	 56649 

// tfgdsmap 6826;0 MED;SDC
LAYER MAP 221	DATATYPE 76 	56652 	 LAYER MEDSDC 	 56652 

// tfgdsmap 3594;0 MED;metroCell
LAYER MAP 221	DATATYPE 96 	56672 	 LAYER MEDMETROCELL 	 56672 

// tfgdsmap 1832;0 MED;STD
LAYER MAP 221	DATATYPE 130 	56706 	 LAYER MEDSTD 	 56706 

// tfgdsmap 1833;0 MED;TARG1
LAYER MAP 221	DATATYPE 131 	56707 	 LAYER MEDTARG1 	 56707 

// tfgdsmap 1834;0 MED;TARG2
LAYER MAP 221	DATATYPE 132 	56708 	 LAYER MEDTARG2 	 56708 

// tfgdsmap 1835;0 MED;TARG3
LAYER MAP 221	DATATYPE 133 	56709 	 LAYER MEDTARG3 	 56709 

// tfgdsmap 3733;0 MED;noFDR
LAYER MAP 221	DATATYPE 150 	56726 	 LAYER MEDNOFDR 	 56726 

// tfgdsmap 4059;0 MED;dummyFill
LAYER MAP 221	DATATYPE 250 	56826 	 LAYER MEDDUMMYFILL 	 56826 

// tfgdsmap 7783;0 MED;actFill
LAYER MAP 221	DATATYPE 251 	56827 	 LAYER MEDACTFILL 	 56827 

// tfgdsmap 6369;0 MED;trFill
LAYER MAP 221	DATATYPE 252 	56828 	 LAYER MEDTRFILL 	 56828 

// tfgdsmap 5403;0 MED;usr1
LAYER MAP 221	DATATYPE 255 	56831 	 LAYER USER221 	 56831 

// tfgdsmap 1836;0 VED;maskDrawing
LAYER MAP 222	DATATYPE 0 	56832 	 LAYER VEDDRAWN 	 56832 

// tfgdsmap 1837;0 VED;keepout
LAYER MAP 222	DATATYPE 1 	56833 	 LAYER VEDKOR 	 56833 

// tfgdsmap 1838;0 VED;zoneDrawing
LAYER MAP 222	DATATYPE 3 	56835 	 LAYER VEDZONE 	 56835 

// tfgdsmap 1839;0 VED;AlignMarkID
LAYER MAP 222	DATATYPE 5 	56837 	 LAYER VEDALIGNMARK 	 56837 

// tfgdsmap 1841;0 VED;toSynDrawing
LAYER MAP 222	DATATYPE 18 	56850 	 LAYER TRENCHVED_ID 	 56850 

// tfgdsmap 1842;0 VED;frameDrawing
LAYER MAP 222	DATATYPE 19 	56851 	 LAYER VEDFRAME 	 56851 

// tfgdsmap 7906;0 VED;critical
LAYER MAP 222	DATATYPE 21 	56853 	 LAYER VEDCRITICALID 	 56853 

// tfgdsmap 2810;0 VED;dummyDrawing
LAYER MAP 222	DATATYPE 33 	56865 	 LAYER VEDDUMMYID 	 56865 

// tfgdsmap 1843;0 VED;noopc
LAYER MAP 222	DATATYPE 34 	56866 	 LAYER VEDNOOPC 	 56866 

// tfgdsmap 1844;0 VED;DoNotProteus
LAYER MAP 222	DATATYPE 37 	56869 	 LAYER VEDDNP 	 56869 

// tfgdsmap 1845;0 VED;keepGenAway
LAYER MAP 222	DATATYPE 51 	56883 	 LAYER VEDKGA 	 56883 

// tfgdsmap 1846;0 VED;FeatureUnderTest
LAYER MAP 222	DATATYPE 52 	56884 	 LAYER VEDFUT 	 56884 

// tfgdsmap 1847;0 VED;WingID
LAYER MAP 222	DATATYPE 60 	56892 	 LAYER VEDWING 	 56892 

// tfgdsmap 1848;0 VED;NoWingID
LAYER MAP 222	DATATYPE 61 	56893 	 LAYER VEDNOWING 	 56893 

// tfgdsmap 1849;0 VED;fillerID
LAYER MAP 222	DATATYPE 65 	56897 	 LAYER VEDFILLID 	 56897 

// tfgdsmap 1850;0 VED;phase
LAYER MAP 222	DATATYPE 66 	56898 	 LAYER VEDPHASE 	 56898 

// tfgdsmap 1851;0 VED;chrome
LAYER MAP 222	DATATYPE 67 	56899 	 LAYER VEDCHROME 	 56899 

// tfgdsmap 11030;0 VED;SRAFplus
LAYER MAP 222	DATATYPE 72 	56904 	 LAYER VEDSRAFPLUS 	 56904 

// tfgdsmap 11261;0 VED;SRAFminus
LAYER MAP 222	DATATYPE 73 	56905 	 LAYER VEDSRAFMINUS 	 56905 

// tfgdsmap 6827;0 VED;SDC
LAYER MAP 222	DATATYPE 76 	56908 	 LAYER VEDSDC 	 56908 

// tfgdsmap 3595;0 VED;metroCell
LAYER MAP 222	DATATYPE 96 	56928 	 LAYER VEDMETROCELL 	 56928 

// tfgdsmap 1852;0 VED;STD
LAYER MAP 222	DATATYPE 130 	56962 	 LAYER VEDSTD 	 56962 

// tfgdsmap 1853;0 VED;TARG1
LAYER MAP 222	DATATYPE 131 	56963 	 LAYER VEDTARG1 	 56963 

// tfgdsmap 1854;0 VED;TARG2
LAYER MAP 222	DATATYPE 132 	56964 	 LAYER VEDTARG2 	 56964 

// tfgdsmap 1855;0 VED;TARG3
LAYER MAP 222	DATATYPE 133 	56965 	 LAYER VEDTARG3 	 56965 

// tfgdsmap 3734;0 VED;noFDR
LAYER MAP 222	DATATYPE 150 	56982 	 LAYER VEDNOFDR 	 56982 

// tfgdsmap 4060;0 VED;dummyFill
LAYER MAP 222	DATATYPE 250 	57082 	 LAYER VEDDUMMYFILL 	 57082 

// tfgdsmap 7784;0 VED;actFill
LAYER MAP 222	DATATYPE 251 	57083 	 LAYER VEDACTFILL 	 57083 

// tfgdsmap 6370;0 VED;trFill
LAYER MAP 222	DATATYPE 252 	57084 	 LAYER VEDTRFILL 	 57084 

// tfgdsmap 5404;0 VED;usr1
LAYER MAP 222	DATATYPE 255 	57087 	 LAYER USER222 	 57087 

// tfgdsmap 1907;0 RMI;maskDrawing
LAYER MAP 223	DATATYPE 0 	57088 	 LAYER RMIDRAWN 	 57088 

// tfgdsmap 5166;0 RMI;keepout
LAYER MAP 223	DATATYPE 1 	57089 	 LAYER RMIKOR 	 57089 

// tfgdsmap 1908;0 RMI;toSynDrawing
LAYER MAP 223	DATATYPE 18 	57106 	 LAYER RMITG 	 57106 

// tfgdsmap 1909;0 RMI;frameOnly
LAYER MAP 223	DATATYPE 53 	57141 	 LAYER RMIFO 	 57141 

// tfgdsmap 1910;0 RMI;frameOnlyHole
LAYER MAP 223	DATATYPE 54 	57142 	 LAYER RMIFOH 	 57142 

// tfgdsmap 11031;0 RMI;SRAFplus
LAYER MAP 223	DATATYPE 72 	57160 	 LAYER RMISRAFPLUS 	 57160 

// tfgdsmap 11262;0 RMI;SRAFminus
LAYER MAP 223	DATATYPE 73 	57161 	 LAYER RMISRAFMINUS 	 57161 

// tfgdsmap 6828;0 RMI;SDC
LAYER MAP 223	DATATYPE 76 	57164 	 LAYER RMISDC 	 57164 

// tfgdsmap 3596;0 RMI;metroCell
LAYER MAP 223	DATATYPE 96 	57184 	 LAYER RMIMETROCELL 	 57184 

// tfgdsmap 1911;0 RMI;STD
LAYER MAP 223	DATATYPE 130 	57218 	 LAYER RMISTD 	 57218 

// tfgdsmap 1912;0 RMI;TARG1
LAYER MAP 223	DATATYPE 131 	57219 	 LAYER RMITARG1 	 57219 

// tfgdsmap 1913;0 RMI;TARG2
LAYER MAP 223	DATATYPE 132 	57220 	 LAYER RMITARG2 	 57220 

// tfgdsmap 1914;0 RMI;TARG3
LAYER MAP 223	DATATYPE 133 	57221 	 LAYER RMITARG3 	 57221 

// tfgdsmap 3735;0 RMI;noFDR
LAYER MAP 223	DATATYPE 150 	57238 	 LAYER RMINOFDR 	 57238 

// tfgdsmap 4162;0 RMI;dummyFill
LAYER MAP 223	DATATYPE 250 	57338 	 LAYER RMIDUMMYFILL 	 57338 

// tfgdsmap 7785;0 RMI;actFill
LAYER MAP 223	DATATYPE 251 	57339 	 LAYER RMIACTFILL 	 57339 

// tfgdsmap 6371;0 RMI;trFill
LAYER MAP 223	DATATYPE 252 	57340 	 LAYER RMITRFILL 	 57340 

// tfgdsmap 5405;0 RMI;usr1
LAYER MAP 223	DATATYPE 255 	57343 	 LAYER USER223 	 57343 

// tfgdsmap 1915;0 RMP;maskDrawing
LAYER MAP 224	DATATYPE 0 	57344 	 LAYER RMPDRAWN 	 57344 

// tfgdsmap 5167;0 RMP;keepout
LAYER MAP 224	DATATYPE 1 	57345 	 LAYER RMPKOR 	 57345 

// tfgdsmap 1916;0 RMP;toSynDrawing
LAYER MAP 224	DATATYPE 18 	57362 	 LAYER RMPPTOSYN 	 57362 

// tfgdsmap 1917;0 RMP;frameOnly
LAYER MAP 224	DATATYPE 53 	57397 	 LAYER RMPPFO 	 57397 

// tfgdsmap 1918;0 RMP;frameOnlyHole
LAYER MAP 224	DATATYPE 54 	57398 	 LAYER RMPPFOH 	 57398 

// tfgdsmap 11032;0 RMP;SRAFplus
LAYER MAP 224	DATATYPE 72 	57416 	 LAYER RMPSRAFPLUS 	 57416 

// tfgdsmap 11263;0 RMP;SRAFminus
LAYER MAP 224	DATATYPE 73 	57417 	 LAYER RMPSRAFMINUS 	 57417 

// tfgdsmap 6829;0 RMP;SDC
LAYER MAP 224	DATATYPE 76 	57420 	 LAYER RMPSDC 	 57420 

// tfgdsmap 3597;0 RMP;metroCell
LAYER MAP 224	DATATYPE 96 	57440 	 LAYER RMPMETROCELL 	 57440 

// tfgdsmap 1919;0 RMP;STD
LAYER MAP 224	DATATYPE 130 	57474 	 LAYER RMPSTD 	 57474 

// tfgdsmap 1920;0 RMP;TARG1
LAYER MAP 224	DATATYPE 131 	57475 	 LAYER RMPTARG1 	 57475 

// tfgdsmap 1921;0 RMP;TARG2
LAYER MAP 224	DATATYPE 132 	57476 	 LAYER RMPTARG2 	 57476 

// tfgdsmap 1922;0 RMP;TARG3
LAYER MAP 224	DATATYPE 133 	57477 	 LAYER RMPTARG3 	 57477 

// tfgdsmap 1923;0 RMP;resDrawing
LAYER MAP 224	DATATYPE 137 	57481 	 LAYER RMPRESID 	 57481 

// tfgdsmap 1924;0 RMP;transitionID
LAYER MAP 224	DATATYPE 138 	57482 	 LAYER RMPRESTR 	 57482 

// tfgdsmap 3736;0 RMP;noFDR
LAYER MAP 224	DATATYPE 150 	57494 	 LAYER RMPNOFDR 	 57494 

// tfgdsmap 4163;0 RMP;dummyFill
LAYER MAP 224	DATATYPE 250 	57594 	 LAYER RMPDUMMYFILL 	 57594 

// tfgdsmap 7786;0 RMP;actFill
LAYER MAP 224	DATATYPE 251 	57595 	 LAYER RMPACTFILL 	 57595 

// tfgdsmap 6372;0 RMP;trFill
LAYER MAP 224	DATATYPE 252 	57596 	 LAYER RMPTRFILL 	 57596 

// tfgdsmap 5406;0 RMP;usr1
LAYER MAP 224	DATATYPE 255 	57599 	 LAYER USER224 	 57599 

// tfgdsmap 1925;0 XVP;maskDrawing
LAYER MAP 225	DATATYPE 0 	57600 	 LAYER XVPDRAWN 	 57600 

// tfgdsmap 5168;0 XVP;keepout
LAYER MAP 225	DATATYPE 1 	57601 	 LAYER XVPKOR 	 57601 

// tfgdsmap 1926;0 XVP;toSynDrawing
LAYER MAP 225	DATATYPE 18 	57618 	 LAYER XVPTG 	 57618 

// tfgdsmap 1927;0 XVP;frameOnly
LAYER MAP 225	DATATYPE 53 	57653 	 LAYER XVPFO 	 57653 

// tfgdsmap 1928;0 XVP;frameOnlyHole
LAYER MAP 225	DATATYPE 54 	57654 	 LAYER XVPFOH 	 57654 

// tfgdsmap 11033;0 XVP;SRAFplus
LAYER MAP 225	DATATYPE 72 	57672 	 LAYER XVPSRAFPLUS 	 57672 

// tfgdsmap 11264;0 XVP;SRAFminus
LAYER MAP 225	DATATYPE 73 	57673 	 LAYER XVPSRAFMINUS 	 57673 

// tfgdsmap 6830;0 XVP;SDC
LAYER MAP 225	DATATYPE 76 	57676 	 LAYER XVPSDC 	 57676 

// tfgdsmap 3598;0 XVP;metroCell
LAYER MAP 225	DATATYPE 96 	57696 	 LAYER XVPMETROCELL 	 57696 

// tfgdsmap 1929;0 XVP;STD
LAYER MAP 225	DATATYPE 130 	57730 	 LAYER XVPSTD 	 57730 

// tfgdsmap 1930;0 XVP;TARG1
LAYER MAP 225	DATATYPE 131 	57731 	 LAYER XVPTARG1 	 57731 

// tfgdsmap 1931;0 XVP;TARG2
LAYER MAP 225	DATATYPE 132 	57732 	 LAYER XVPTARG2 	 57732 

// tfgdsmap 1932;0 XVP;TARG3
LAYER MAP 225	DATATYPE 133 	57733 	 LAYER XVPTARG3 	 57733 

// tfgdsmap 3737;0 XVP;noFDR
LAYER MAP 225	DATATYPE 150 	57750 	 LAYER XVPNOFDR 	 57750 

// tfgdsmap 4164;0 XVP;dummyFill
LAYER MAP 225	DATATYPE 250 	57850 	 LAYER XVPDUMMYFILL 	 57850 

// tfgdsmap 7787;0 XVP;actFill
LAYER MAP 225	DATATYPE 251 	57851 	 LAYER XVPACTFILL 	 57851 

// tfgdsmap 6373;0 XVP;trFill
LAYER MAP 225	DATATYPE 252 	57852 	 LAYER XVPTRFILL 	 57852 

// tfgdsmap 5407;0 XVP;usr1
LAYER MAP 225	DATATYPE 255 	57855 	 LAYER USER225 	 57855 

// tfgdsmap 3782;0 NTPEDR;maskDrawing
LAYER MAP 227	DATATYPE 0 	58112 	 LAYER NTPEDRDRAWN 	 58112 

// tfgdsmap 5169;0 NTPEDR;keepout
LAYER MAP 227	DATATYPE 1 	58113 	 LAYER NTPEDRKOR 	 58113 

// tfgdsmap 3783;0 NTPEDR;toSynDrawing
LAYER MAP 227	DATATYPE 18 	58130 	 LAYER NTPEDRTG 	 58130 

// tfgdsmap 3784;0 NTPEDR;frameOnly
LAYER MAP 227	DATATYPE 53 	58165 	 LAYER NTPEDRFO 	 58165 

// tfgdsmap 3785;0 NTPEDR;frameOnlyHole
LAYER MAP 227	DATATYPE 54 	58166 	 LAYER NTPEDRFOH 	 58166 

// tfgdsmap 11035;0 NTPEDR;SRAFplus
LAYER MAP 227	DATATYPE 72 	58184 	 LAYER NTPEDRSRAFPLUS 	 58184 

// tfgdsmap 11266;0 NTPEDR;SRAFminus
LAYER MAP 227	DATATYPE 73 	58185 	 LAYER NTPEDRSRAFMINUS 	 58185 

// tfgdsmap 6832;0 NTPEDR;SDC
LAYER MAP 227	DATATYPE 76 	58188 	 LAYER NTPEDRSDC 	 58188 

// tfgdsmap 3790;0 NTPEDR;metroCell
LAYER MAP 227	DATATYPE 96 	58208 	 LAYER NTPEDRMETROCELL 	 58208 

// tfgdsmap 3786;0 NTPEDR;STD
LAYER MAP 227	DATATYPE 130 	58242 	 LAYER NTPEDRSTD 	 58242 

// tfgdsmap 3787;0 NTPEDR;TARG1
LAYER MAP 227	DATATYPE 131 	58243 	 LAYER NTPEDRTARG1 	 58243 

// tfgdsmap 3788;0 NTPEDR;TARG2
LAYER MAP 227	DATATYPE 132 	58244 	 LAYER NTPEDRTARG2 	 58244 

// tfgdsmap 3789;0 NTPEDR;TARG3
LAYER MAP 227	DATATYPE 133 	58245 	 LAYER NTPEDRTARG3 	 58245 

// tfgdsmap 3791;0 NTPEDR;noFDR
LAYER MAP 227	DATATYPE 150 	58262 	 LAYER NTPEDRNOFDR 	 58262 

// tfgdsmap 4165;0 NTPEDR;dummyFill
LAYER MAP 227	DATATYPE 250 	58362 	 LAYER NTPEDRDUMMYFILL 	 58362 

// tfgdsmap 7789;0 NTPEDR;actFill
LAYER MAP 227	DATATYPE 251 	58363 	 LAYER NTPEDRACTFILL 	 58363 

// tfgdsmap 6374;0 NTPEDR;trFill
LAYER MAP 227	DATATYPE 252 	58364 	 LAYER NTPEDRTRFILL 	 58364 

// tfgdsmap 5408;0 NTPEDR;usr1
LAYER MAP 227	DATATYPE 255 	58367 	 LAYER USER227 	 58367 

// tfgdsmap 3324;0 AG4;maskDrawing
LAYER MAP 228	DATATYPE 0 	58368 	 LAYER AG4DRAWN 	 58368 

// tfgdsmap 3798;0 AG4;keepout
LAYER MAP 228	DATATYPE 1 	58369 	 LAYER AG4KOR 	 58369 

// tfgdsmap 3325;0 AG4;toSynDrawing
LAYER MAP 228	DATATYPE 18 	58386 	 LAYER AG4TG 	 58386 

// tfgdsmap 3326;0 AG4;frameDrawing
LAYER MAP 228	DATATYPE 19 	58387 	 LAYER AG4FG 	 58387 

// tfgdsmap 3804;0 AG4;keepGenAway
LAYER MAP 228	DATATYPE 51 	58419 	 LAYER AG4KGA 	 58419 

// tfgdsmap 3327;0 AG4;frameOnly
LAYER MAP 228	DATATYPE 53 	58421 	 LAYER AG4FO 	 58421 

// tfgdsmap 3328;0 AG4;frameOnlyHole
LAYER MAP 228	DATATYPE 54 	58422 	 LAYER AG4FOH 	 58422 

// tfgdsmap 11036;0 AG4;SRAFplus
LAYER MAP 228	DATATYPE 72 	58440 	 LAYER AG4SRAFPLUS 	 58440 

// tfgdsmap 11267;0 AG4;SRAFminus
LAYER MAP 228	DATATYPE 73 	58441 	 LAYER AG4SRAFMINUS 	 58441 

// tfgdsmap 6833;0 AG4;SDC
LAYER MAP 228	DATATYPE 76 	58444 	 LAYER AG4SDC 	 58444 

// tfgdsmap 3599;0 AG4;metroCell
LAYER MAP 228	DATATYPE 96 	58464 	 LAYER AG4METROCELL 	 58464 

// tfgdsmap 3329;0 AG4;STD
LAYER MAP 228	DATATYPE 130 	58498 	 LAYER AG4STD 	 58498 

// tfgdsmap 3330;0 AG4;TARG1
LAYER MAP 228	DATATYPE 131 	58499 	 LAYER AG4TARG1 	 58499 

// tfgdsmap 3331;0 AG4;TARG2
LAYER MAP 228	DATATYPE 132 	58500 	 LAYER AG4TARG2 	 58500 

// tfgdsmap 3332;0 AG4;TARG3
LAYER MAP 228	DATATYPE 133 	58501 	 LAYER AG4TARG3 	 58501 

// tfgdsmap 3738;0 AG4;noFDR
LAYER MAP 228	DATATYPE 150 	58518 	 LAYER AG4NOFDR 	 58518 

// tfgdsmap 3333;0 AG4;NAG
LAYER MAP 228	DATATYPE 167 	58535 	 LAYER AG4NAG 	 58535 

// tfgdsmap 3986;0 AG4;fillerIgnore
LAYER MAP 228	DATATYPE 226 	58594 	 LAYER AG4FILLERIGNORE 	 58594 

// tfgdsmap 4166;0 AG4;dummyFill
LAYER MAP 228	DATATYPE 250 	58618 	 LAYER AG4DUMMYFILL 	 58618 

// tfgdsmap 7790;0 AG4;actFill
LAYER MAP 228	DATATYPE 251 	58619 	 LAYER AG4ACTFILL 	 58619 

// tfgdsmap 6375;0 AG4;trFill
LAYER MAP 228	DATATYPE 252 	58620 	 LAYER AG4TRFILL 	 58620 

// tfgdsmap 5409;0 AG4;usr1
LAYER MAP 228	DATATYPE 255 	58623 	 LAYER USER228 	 58623 

// tfgdsmap 3334;0 AG1;maskDrawing
LAYER MAP 229	DATATYPE 0 	58624 	 LAYER AG1DRAWN 	 58624 

// tfgdsmap 3799;0 AG1;keepout
LAYER MAP 229	DATATYPE 1 	58625 	 LAYER AG1KOR 	 58625 

// tfgdsmap 3335;0 AG1;toSynDrawing
LAYER MAP 229	DATATYPE 18 	58642 	 LAYER AG1TG 	 58642 

// tfgdsmap 3336;0 AG1;frameDrawing
LAYER MAP 229	DATATYPE 19 	58643 	 LAYER AG1FG 	 58643 

// tfgdsmap 3805;0 AG1;keepGenAway
LAYER MAP 229	DATATYPE 51 	58675 	 LAYER AG1KGA 	 58675 

// tfgdsmap 3337;0 AG1;frameOnly
LAYER MAP 229	DATATYPE 53 	58677 	 LAYER AG1FO 	 58677 

// tfgdsmap 3338;0 AG1;frameOnlyHole
LAYER MAP 229	DATATYPE 54 	58678 	 LAYER AG1FOH 	 58678 

// tfgdsmap 11037;0 AG1;SRAFplus
LAYER MAP 229	DATATYPE 72 	58696 	 LAYER AG1SRAFPLUS 	 58696 

// tfgdsmap 11268;0 AG1;SRAFminus
LAYER MAP 229	DATATYPE 73 	58697 	 LAYER AG1SRAFMINUS 	 58697 

// tfgdsmap 6834;0 AG1;SDC
LAYER MAP 229	DATATYPE 76 	58700 	 LAYER AG1SDC 	 58700 

// tfgdsmap 3600;0 AG1;metroCell
LAYER MAP 229	DATATYPE 96 	58720 	 LAYER AG1METROCELL 	 58720 

// tfgdsmap 3339;0 AG1;STD
LAYER MAP 229	DATATYPE 130 	58754 	 LAYER AG1STD 	 58754 

// tfgdsmap 3340;0 AG1;TARG1
LAYER MAP 229	DATATYPE 131 	58755 	 LAYER AG1TARG1 	 58755 

// tfgdsmap 3341;0 AG1;TARG2
LAYER MAP 229	DATATYPE 132 	58756 	 LAYER AG1TARG2 	 58756 

// tfgdsmap 3342;0 AG1;TARG3
LAYER MAP 229	DATATYPE 133 	58757 	 LAYER AG1TARG3 	 58757 

// tfgdsmap 3739;0 AG1;noFDR
LAYER MAP 229	DATATYPE 150 	58774 	 LAYER AG1NOFDR 	 58774 

// tfgdsmap 3343;0 AG1;NAG
LAYER MAP 229	DATATYPE 167 	58791 	 LAYER AG1NAG 	 58791 

// tfgdsmap 3983;0 AG1;fillerIgnore
LAYER MAP 229	DATATYPE 226 	58850 	 LAYER AG1FILLERIGNORE 	 58850 

// tfgdsmap 4167;0 AG1;dummyFill
LAYER MAP 229	DATATYPE 250 	58874 	 LAYER AG1DUMMYFILL 	 58874 

// tfgdsmap 7791;0 AG1;actFill
LAYER MAP 229	DATATYPE 251 	58875 	 LAYER AG1ACTFILL 	 58875 

// tfgdsmap 6376;0 AG1;trFill
LAYER MAP 229	DATATYPE 252 	58876 	 LAYER AG1TRFILL 	 58876 

// tfgdsmap 5410;0 AG1;usr1
LAYER MAP 229	DATATYPE 255 	58879 	 LAYER USER229 	 58879 

// tfgdsmap 3766;0 AG6;maskDrawing
LAYER MAP 230	DATATYPE 0 	58880 	 LAYER AG6DRAWN 	 58880 

// tfgdsmap 3800;0 AG6;keepout
LAYER MAP 230	DATATYPE 1 	58881 	 LAYER AG6KOR 	 58881 

// tfgdsmap 3767;0 AG6;toSynDrawing
LAYER MAP 230	DATATYPE 18 	58898 	 LAYER AG6TG 	 58898 

// tfgdsmap 3768;0 AG6;frameDrawing
LAYER MAP 230	DATATYPE 19 	58899 	 LAYER AG6FG 	 58899 

// tfgdsmap 3806;0 AG6;keepGenAway
LAYER MAP 230	DATATYPE 51 	58931 	 LAYER AG6KGA 	 58931 

// tfgdsmap 3769;0 AG6;frameOnly
LAYER MAP 230	DATATYPE 53 	58933 	 LAYER AG6FO 	 58933 

// tfgdsmap 3770;0 AG6;frameOnlyHole
LAYER MAP 230	DATATYPE 54 	58934 	 LAYER AG6FOH 	 58934 

// tfgdsmap 11305;0 AG6;SRAFplus
LAYER MAP 230	DATATYPE 72 	58952 	 LAYER AG6SRAFPLUS 	 58952 

// tfgdsmap 11306;0 AG6;SRAFminus
LAYER MAP 230	DATATYPE 73 	58953 	 LAYER AG6SRAFMINUS 	 58953 

// tfgdsmap 6835;0 AG6;SDC
LAYER MAP 230	DATATYPE 76 	58956 	 LAYER AG6SDC 	 58956 

// tfgdsmap 3771;0 AG6;metroCell
LAYER MAP 230	DATATYPE 96 	58976 	 LAYER AG6METROCELL 	 58976 

// tfgdsmap 3772;0 AG6;STD
LAYER MAP 230	DATATYPE 130 	59010 	 LAYER AG6STD 	 59010 

// tfgdsmap 3773;0 AG6;TARG1
LAYER MAP 230	DATATYPE 131 	59011 	 LAYER AG6TARG1 	 59011 

// tfgdsmap 3774;0 AG6;TARG2
LAYER MAP 230	DATATYPE 132 	59012 	 LAYER AG6TARG2 	 59012 

// tfgdsmap 3775;0 AG6;TARG3
LAYER MAP 230	DATATYPE 133 	59013 	 LAYER AG6TARG3 	 59013 

// tfgdsmap 3776;0 AG6;noFDR
LAYER MAP 230	DATATYPE 150 	59030 	 LAYER AG6NOFDR 	 59030 

// tfgdsmap 3777;0 AG6;NAG
LAYER MAP 230	DATATYPE 167 	59047 	 LAYER AG6NAG 	 59047 

// tfgdsmap 3988;0 AG6;fillerIgnore
LAYER MAP 230	DATATYPE 226 	59106 	 LAYER AG6FILLERIGNORE 	 59106 

// tfgdsmap 4168;0 AG6;dummyFill
LAYER MAP 230	DATATYPE 250 	59130 	 LAYER AG6DUMMYFILL 	 59130 

// tfgdsmap 7792;0 AG6;actFill
LAYER MAP 230	DATATYPE 251 	59131 	 LAYER AG6ACTFILL 	 59131 

// tfgdsmap 6377;0 AG6;trFill
LAYER MAP 230	DATATYPE 252 	59132 	 LAYER AG6TRFILL 	 59132 

// tfgdsmap 5411;0 AG6;usr1
LAYER MAP 230	DATATYPE 255 	59135 	 LAYER USER230 	 59135 

// tfgdsmap 2033;0 metalc6;maskDrawing
LAYER MAP 231	DATATYPE 0 	59136 	 LAYER METALC6DRAWN 	 59136 

// tfgdsmap 2034;0 metalc6;keepout
LAYER MAP 231	DATATYPE 1 	59137 	 LAYER METALC6KOR 	 59137 

// tfgdsmap 2035;0 metalc6;portDrawing
LAYER MAP 231	DATATYPE 2 	59138 	 LAYER METC6PORT 	 59138 

// tfgdsmap 2036;0 metalc6;zoneDrawing
LAYER MAP 231	DATATYPE 3 	59139 	 LAYER METALC6ZONE 	 59139 

// tfgdsmap 2037;0 metalc6;resDrawing
LAYER MAP 231	DATATYPE 4 	59140 	 LAYER METC6RESID 	 59140 

// tfgdsmap 2837;0 metalc6;phantom
LAYER MAP 231	DATATYPE 11 	59147 	 LAYER METALC6P 	 59147 

// tfgdsmap 2039;0 metalc6;frameDrawing
LAYER MAP 231	DATATYPE 19 	59155 	 LAYER METALC6FRAME 	 59155 

// tfgdsmap 7908;0 metalc6;critical
LAYER MAP 231	DATATYPE 21 	59157 	 LAYER METALC6CRITICALID 	 59157 

// tfgdsmap 2040;0 metalc6;dummyDrawing
LAYER MAP 231	DATATYPE 33 	59169 	 LAYER METALC6DUMMYID 	 59169 

// tfgdsmap 2041;0 metalc6;DoNotProteus
LAYER MAP 231	DATATYPE 37 	59173 	 LAYER METALC6DNP 	 59173 

// tfgdsmap 2042;0 metalc6;needTermCells
LAYER MAP 231	DATATYPE 40 	59176 	 LAYER METALC6NEEDTERMCELLS 	 59176 

// tfgdsmap 2043;0 metalc6;keepAwayTermCells
LAYER MAP 231	DATATYPE 45 	59181 	 LAYER METALC6KEEPAWAYTERMCELLS 	 59181 

// tfgdsmap 2044;0 metalc6;keepGenAway
LAYER MAP 231	DATATYPE 51 	59187 	 LAYER METALC6KGA 	 59187 

// tfgdsmap 2045;0 metalc6;FeatureUnderTest
LAYER MAP 231	DATATYPE 52 	59188 	 LAYER METALC6FUT 	 59188 

// tfgdsmap 2046;0 metalc6;optmaskDraw
LAYER MAP 231	DATATYPE 55 	59191 	 LAYER METALC6OPT 	 59191 

// tfgdsmap 2047;0 metalc6;GridShift
LAYER MAP 231	DATATYPE 57 	59193 	 LAYER METALC6GRIDSHIFT 	 59193 

// tfgdsmap 6922;0 metalc6;allowOTC
LAYER MAP 231	DATATYPE 58 	59194 	 LAYER METC6ALLOWOTC 	 59194 

// tfgdsmap 2048;0 metalc6;fillerID
LAYER MAP 231	DATATYPE 65 	59201 	 LAYER METALC6FILLID 	 59201 

// tfgdsmap 3344;0 metalc6;grating
LAYER MAP 231	DATATYPE 70 	59206 	 LAYER METALC6GRATING 	 59206 

// tfgdsmap 3345;0 metalc6;gratingFr
LAYER MAP 231	DATATYPE 71 	59207 	 LAYER METALC6GRATINGFRAME 	 59207 

// tfgdsmap 11038;0 metalc6;SRAFplus
LAYER MAP 231	DATATYPE 72 	59208 	 LAYER METC6SRAFPLUS 	 59208 

// tfgdsmap 11269;0 metalc6;SRAFminus
LAYER MAP 231	DATATYPE 73 	59209 	 LAYER METC6SRAFMINUS 	 59209 

// tfgdsmap 3346;0 metalc6;plug
LAYER MAP 231	DATATYPE 74 	59210 	 LAYER METALC6PLUG 	 59210 

// tfgdsmap 3347;0 metalc6;plugFr
LAYER MAP 231	DATATYPE 75 	59211 	 LAYER METALC6PLUGFRAME 	 59211 

// tfgdsmap 6836;0 metalc6;SDC
LAYER MAP 231	DATATYPE 76 	59212 	 LAYER METALC6SDC 	 59212 

// tfgdsmap 9130;0 metalc6;fillGuide
LAYER MAP 231	DATATYPE 84 	59220 	 LAYER METC6FILLGUIDE 	 59220 

// tfgdsmap 9131;0 metalc6;fillCut
LAYER MAP 231	DATATYPE 85 	59221 	 LAYER METC6FILLCUT 	 59221 

// tfgdsmap 7025;0 metalc6;fillBlockage
LAYER MAP 231	DATATYPE 93 	59229 	 LAYER METC6FILLKOR 	 59229 

// tfgdsmap 3348;0 metalc6;metroCell
LAYER MAP 231	DATATYPE 96 	59232 	 LAYER METALC6METROCELL 	 59232 

// tfgdsmap 2644;0 metalc6;tsdrRegion
LAYER MAP 231	DATATYPE 98 	59234 	 LAYER METALC6TSDRREGION 	 59234 

// tfgdsmap 2645;0 metalc6;tsdr2sdr
LAYER MAP 231	DATATYPE 99 	59235 	 LAYER METALC6TSDR2SDR 	 59235 

// tfgdsmap 8493;0 metalc6;eco
LAYER MAP 231	DATATYPE 101 	59237 	 LAYER METC6ECOID 	 59237 

// tfgdsmap 2198;0 metalc6;devtermID1
LAYER MAP 231	DATATYPE 110 	59246 	 LAYER METC6TERMID1 	 59246 

// tfgdsmap 2646;0 metalc6;g1pitchID
LAYER MAP 231	DATATYPE 114 	59250 	 LAYER METALC6G1PITCHID 	 59250 

// tfgdsmap 2647;0 metalc6;g2pitchID
LAYER MAP 231	DATATYPE 115 	59251 	 LAYER METALC6G2PITCHID 	 59251 

// tfgdsmap 2648;0 metalc6;g3pitchID
LAYER MAP 231	DATATYPE 116 	59252 	 LAYER METALC6G3PITCHID 	 59252 

// tfgdsmap 2649;0 metalc6;g4pitchID
LAYER MAP 231	DATATYPE 117 	59253 	 LAYER METALC6G4PITCHID 	 59253 

// tfgdsmap 2650;0 metalc6;g5pitchID
LAYER MAP 231	DATATYPE 118 	59254 	 LAYER METALC6G5PITCHID 	 59254 

// tfgdsmap 2936;0 metalc6;g6pitchID
LAYER MAP 231	DATATYPE 119 	59255 	 LAYER METALC6G6PITCHID 	 59255 

// tfgdsmap 2199;0 metalc6;devtermID2
LAYER MAP 231	DATATYPE 121 	59257 	 LAYER METC6TERMID2 	 59257 

// tfgdsmap 2200;0 metalc6;devtermID3
LAYER MAP 231	DATATYPE 122 	59258 	 LAYER METC6TERMID3 	 59258 

// tfgdsmap 2201;0 metalc6;devtermID4
LAYER MAP 231	DATATYPE 123 	59259 	 LAYER METC6TERMID4 	 59259 

// tfgdsmap 2049;0 metalc6;STD
LAYER MAP 231	DATATYPE 130 	59266 	 LAYER METALC6STD 	 59266 

// tfgdsmap 2050;0 metalc6;TARG1
LAYER MAP 231	DATATYPE 131 	59267 	 LAYER METALC6TARG1 	 59267 

// tfgdsmap 2051;0 metalc6;TARG2
LAYER MAP 231	DATATYPE 132 	59268 	 LAYER METALC6TARG2 	 59268 

// tfgdsmap 2052;0 metalc6;TARG3
LAYER MAP 231	DATATYPE 133 	59269 	 LAYER METALC6TARG3 	 59269 

// tfgdsmap 1891;0 metalc6;complement
LAYER MAP 231	DATATYPE 137 	59273 	 LAYER M6CID 	 59273 

// tfgdsmap 2937;0 metalc6;g7pitchID
LAYER MAP 231	DATATYPE 138 	59274 	 LAYER METALC6G7PITCHID 	 59274 

// tfgdsmap 3740;0 metalc6;noFDR
LAYER MAP 231	DATATYPE 150 	59286 	 LAYER METALC6NOFDR 	 59286 

// tfgdsmap 3349;0 metalc6;g8pitchID
LAYER MAP 231	DATATYPE 170 	59306 	 LAYER METALC6G8PITCHID 	 59306 

// tfgdsmap 3350;0 metalc6;g9pitchID
LAYER MAP 231	DATATYPE 171 	59307 	 LAYER METALC6G9PITCHID 	 59307 

// tfgdsmap 3351;0 metalc6;g10pitchID
LAYER MAP 231	DATATYPE 172 	59308 	 LAYER METALC6G10PITCHID 	 59308 

// tfgdsmap 4061;0 metalc6;dummyFill
LAYER MAP 231	DATATYPE 250 	59386 	 LAYER METALC6DUMMYFILL 	 59386 

// tfgdsmap 7793;0 metalc6;actFill
LAYER MAP 231	DATATYPE 251 	59387 	 LAYER METC6ACTFILL 	 59387 

// tfgdsmap 6378;0 metalc6;trFill
LAYER MAP 231	DATATYPE 252 	59388 	 LAYER METALC6TRFILL 	 59388 

// tfgdsmap 5412;0 metalc6;usr1
LAYER MAP 231	DATATYPE 255 	59391 	 LAYER USER231 	 59391 

// tfgdsmap 2053;0 metalc7;maskDrawing
LAYER MAP 232	DATATYPE 0 	59392 	 LAYER METALC7DRAWN 	 59392 

// tfgdsmap 2054;0 metalc7;keepout
LAYER MAP 232	DATATYPE 1 	59393 	 LAYER METALC7KOR 	 59393 

// tfgdsmap 2055;0 metalc7;portDrawing
LAYER MAP 232	DATATYPE 2 	59394 	 LAYER METC7PORT 	 59394 

// tfgdsmap 2056;0 metalc7;zoneDrawing
LAYER MAP 232	DATATYPE 3 	59395 	 LAYER METALC7ZONE 	 59395 

// tfgdsmap 2057;0 metalc7;resDrawing
LAYER MAP 232	DATATYPE 4 	59396 	 LAYER METC7RESID 	 59396 

// tfgdsmap 2838;0 metalc7;phantom
LAYER MAP 232	DATATYPE 11 	59403 	 LAYER METALC7P 	 59403 

// tfgdsmap 2059;0 metalc7;frameDrawing
LAYER MAP 232	DATATYPE 19 	59411 	 LAYER METALC7FRAME 	 59411 

// tfgdsmap 7909;0 metalc7;critical
LAYER MAP 232	DATATYPE 21 	59413 	 LAYER METALC7CRITICALID 	 59413 

// tfgdsmap 2060;0 metalc7;dummyDrawing
LAYER MAP 232	DATATYPE 33 	59425 	 LAYER METALC7DUMMYID 	 59425 

// tfgdsmap 2061;0 metalc7;DoNotProteus
LAYER MAP 232	DATATYPE 37 	59429 	 LAYER METALC7DNP 	 59429 

// tfgdsmap 2062;0 metalc7;needTermCells
LAYER MAP 232	DATATYPE 40 	59432 	 LAYER METALC7NEEDTERMCELLS 	 59432 

// tfgdsmap 2063;0 metalc7;keepAwayTermCells
LAYER MAP 232	DATATYPE 45 	59437 	 LAYER METALC7KEEPAWAYTERMCELLS 	 59437 

// tfgdsmap 2064;0 metalc7;keepGenAway
LAYER MAP 232	DATATYPE 51 	59443 	 LAYER METALC7KGA 	 59443 

// tfgdsmap 2065;0 metalc7;FeatureUnderTest
LAYER MAP 232	DATATYPE 52 	59444 	 LAYER METALC7FUT 	 59444 

// tfgdsmap 2066;0 metalc7;optmaskDraw
LAYER MAP 232	DATATYPE 55 	59447 	 LAYER METALC7OPT 	 59447 

// tfgdsmap 2067;0 metalc7;GridShift
LAYER MAP 232	DATATYPE 57 	59449 	 LAYER METALC7GRIDSHIFT 	 59449 

// tfgdsmap 6923;0 metalc7;allowOTC
LAYER MAP 232	DATATYPE 58 	59450 	 LAYER METC7ALLOWOTC 	 59450 

// tfgdsmap 2068;0 metalc7;fillerID
LAYER MAP 232	DATATYPE 65 	59457 	 LAYER METALC7FILLID 	 59457 

// tfgdsmap 3352;0 metalc7;grating
LAYER MAP 232	DATATYPE 70 	59462 	 LAYER METALC7GRATING 	 59462 

// tfgdsmap 3353;0 metalc7;gratingFr
LAYER MAP 232	DATATYPE 71 	59463 	 LAYER METALC7GRATINGFRAME 	 59463 

// tfgdsmap 11039;0 metalc7;SRAFplus
LAYER MAP 232	DATATYPE 72 	59464 	 LAYER METC7SRAFPLUS 	 59464 

// tfgdsmap 11270;0 metalc7;SRAFminus
LAYER MAP 232	DATATYPE 73 	59465 	 LAYER METC7SRAFMINUS 	 59465 

// tfgdsmap 3354;0 metalc7;plug
LAYER MAP 232	DATATYPE 74 	59466 	 LAYER METALC7PLUG 	 59466 

// tfgdsmap 3355;0 metalc7;plugFr
LAYER MAP 232	DATATYPE 75 	59467 	 LAYER METALC7PLUGFRAME 	 59467 

// tfgdsmap 6837;0 metalc7;SDC
LAYER MAP 232	DATATYPE 76 	59468 	 LAYER METALC7SDC 	 59468 

// tfgdsmap 9134;0 metalc7;fillGuide
LAYER MAP 232	DATATYPE 84 	59476 	 LAYER METC7FILLGUIDE 	 59476 

// tfgdsmap 9135;0 metalc7;fillCut
LAYER MAP 232	DATATYPE 85 	59477 	 LAYER METC7FILLCUT 	 59477 

// tfgdsmap 7026;0 metalc7;fillBlockage
LAYER MAP 232	DATATYPE 93 	59485 	 LAYER METC7FILLKOR 	 59485 

// tfgdsmap 3356;0 metalc7;metroCell
LAYER MAP 232	DATATYPE 96 	59488 	 LAYER METALC7METROCELL 	 59488 

// tfgdsmap 2651;0 metalc7;tsdrRegion
LAYER MAP 232	DATATYPE 98 	59490 	 LAYER METALC7TSDRREGION 	 59490 

// tfgdsmap 2652;0 metalc7;tsdr2sdr
LAYER MAP 232	DATATYPE 99 	59491 	 LAYER METALC7TSDR2SDR 	 59491 

// tfgdsmap 8494;0 metalc7;eco
LAYER MAP 232	DATATYPE 101 	59493 	 LAYER METC7ECOID 	 59493 

// tfgdsmap 2206;0 metalc7;devtermID1
LAYER MAP 232	DATATYPE 110 	59502 	 LAYER METC7TERMID1 	 59502 

// tfgdsmap 2653;0 metalc7;g1pitchID
LAYER MAP 232	DATATYPE 114 	59506 	 LAYER METALC7G1PITCHID 	 59506 

// tfgdsmap 2654;0 metalc7;g2pitchID
LAYER MAP 232	DATATYPE 115 	59507 	 LAYER METALC7G2PITCHID 	 59507 

// tfgdsmap 2655;0 metalc7;g3pitchID
LAYER MAP 232	DATATYPE 116 	59508 	 LAYER METALC7G3PITCHID 	 59508 

// tfgdsmap 2656;0 metalc7;g4pitchID
LAYER MAP 232	DATATYPE 117 	59509 	 LAYER METALC7G4PITCHID 	 59509 

// tfgdsmap 2657;0 metalc7;g5pitchID
LAYER MAP 232	DATATYPE 118 	59510 	 LAYER METALC7G5PITCHID 	 59510 

// tfgdsmap 2938;0 metalc7;g6pitchID
LAYER MAP 232	DATATYPE 119 	59511 	 LAYER METALC7G6PITCHID 	 59511 

// tfgdsmap 2207;0 metalc7;devtermID2
LAYER MAP 232	DATATYPE 121 	59513 	 LAYER METC7TERMID2 	 59513 

// tfgdsmap 2208;0 metalc7;devtermID3
LAYER MAP 232	DATATYPE 122 	59514 	 LAYER METC7TERMID3 	 59514 

// tfgdsmap 2209;0 metalc7;devtermID4
LAYER MAP 232	DATATYPE 123 	59515 	 LAYER METC7TERMID4 	 59515 

// tfgdsmap 2069;0 metalc7;STD
LAYER MAP 232	DATATYPE 130 	59522 	 LAYER METALC7STD 	 59522 

// tfgdsmap 2070;0 metalc7;TARG1
LAYER MAP 232	DATATYPE 131 	59523 	 LAYER METALC7TARG1 	 59523 

// tfgdsmap 2071;0 metalc7;TARG2
LAYER MAP 232	DATATYPE 132 	59524 	 LAYER METALC7TARG2 	 59524 

// tfgdsmap 2072;0 metalc7;TARG3
LAYER MAP 232	DATATYPE 133 	59525 	 LAYER METALC7TARG3 	 59525 

// tfgdsmap 1893;0 metalc7;complement
LAYER MAP 232	DATATYPE 137 	59529 	 LAYER M7CID 	 59529 

// tfgdsmap 2939;0 metalc7;g7pitchID
LAYER MAP 232	DATATYPE 138 	59530 	 LAYER METALC7G7PITCHID 	 59530 

// tfgdsmap 3741;0 metalc7;noFDR
LAYER MAP 232	DATATYPE 150 	59542 	 LAYER METALC7NOFDR 	 59542 

// tfgdsmap 3357;0 metalc7;g8pitchID
LAYER MAP 232	DATATYPE 170 	59562 	 LAYER METALC7G8PITCHID 	 59562 

// tfgdsmap 3358;0 metalc7;g9pitchID
LAYER MAP 232	DATATYPE 171 	59563 	 LAYER METALC7G9PITCHID 	 59563 

// tfgdsmap 3359;0 metalc7;g10pitchID
LAYER MAP 232	DATATYPE 172 	59564 	 LAYER METALC7G10PITCHID 	 59564 

// tfgdsmap 4062;0 metalc7;dummyFill
LAYER MAP 232	DATATYPE 250 	59642 	 LAYER METALC7DUMMYFILL 	 59642 

// tfgdsmap 7794;0 metalc7;actFill
LAYER MAP 232	DATATYPE 251 	59643 	 LAYER METC7ACTFILL 	 59643 

// tfgdsmap 6379;0 metalc7;trFill
LAYER MAP 232	DATATYPE 252 	59644 	 LAYER METALC7TRFILL 	 59644 

// tfgdsmap 5413;0 metalc7;usr1
LAYER MAP 232	DATATYPE 255 	59647 	 LAYER USER232 	 59647 

// tfgdsmap 2073;0 metalc8;maskDrawing
LAYER MAP 233	DATATYPE 0 	59648 	 LAYER METALC8DRAWN 	 59648 

// tfgdsmap 2074;0 metalc8;keepout
LAYER MAP 233	DATATYPE 1 	59649 	 LAYER METALC8KOR 	 59649 

// tfgdsmap 2075;0 metalc8;portDrawing
LAYER MAP 233	DATATYPE 2 	59650 	 LAYER METC8PORT 	 59650 

// tfgdsmap 2076;0 metalc8;zoneDrawing
LAYER MAP 233	DATATYPE 3 	59651 	 LAYER METALC8ZONE 	 59651 

// tfgdsmap 2077;0 metalc8;resDrawing
LAYER MAP 233	DATATYPE 4 	59652 	 LAYER METC8RESID 	 59652 

// tfgdsmap 2839;0 metalc8;phantom
LAYER MAP 233	DATATYPE 11 	59659 	 LAYER METALC8P 	 59659 

// tfgdsmap 2079;0 metalc8;frameDrawing
LAYER MAP 233	DATATYPE 19 	59667 	 LAYER METALC8FRAME 	 59667 

// tfgdsmap 7910;0 metalc8;critical
LAYER MAP 233	DATATYPE 21 	59669 	 LAYER METALC8CRITICALID 	 59669 

// tfgdsmap 2080;0 metalc8;dummyDrawing
LAYER MAP 233	DATATYPE 33 	59681 	 LAYER METALC8DUMMYID 	 59681 

// tfgdsmap 2081;0 metalc8;DoNotProteus
LAYER MAP 233	DATATYPE 37 	59685 	 LAYER METALC8DNP 	 59685 

// tfgdsmap 2082;0 metalc8;needTermCells
LAYER MAP 233	DATATYPE 40 	59688 	 LAYER METALC8NEEDTERMCELLS 	 59688 

// tfgdsmap 2083;0 metalc8;keepAwayTermCells
LAYER MAP 233	DATATYPE 45 	59693 	 LAYER METALC8KEEPAWAYTERMCELLS 	 59693 

// tfgdsmap 2084;0 metalc8;keepGenAway
LAYER MAP 233	DATATYPE 51 	59699 	 LAYER METALC8KGA 	 59699 

// tfgdsmap 2085;0 metalc8;FeatureUnderTest
LAYER MAP 233	DATATYPE 52 	59700 	 LAYER METALC8FUT 	 59700 

// tfgdsmap 2086;0 metalc8;optmaskDraw
LAYER MAP 233	DATATYPE 55 	59703 	 LAYER METALC8OPT 	 59703 

// tfgdsmap 2087;0 metalc8;GridShift
LAYER MAP 233	DATATYPE 57 	59705 	 LAYER METALC8GRIDSHIFT 	 59705 

// tfgdsmap 6924;0 metalc8;allowOTC
LAYER MAP 233	DATATYPE 58 	59706 	 LAYER METC8ALLOWOTC 	 59706 

// tfgdsmap 2088;0 metalc8;fillerID
LAYER MAP 233	DATATYPE 65 	59713 	 LAYER METALC8FILLID 	 59713 

// tfgdsmap 3360;0 metalc8;grating
LAYER MAP 233	DATATYPE 70 	59718 	 LAYER METALC8GRATING 	 59718 

// tfgdsmap 3361;0 metalc8;gratingFr
LAYER MAP 233	DATATYPE 71 	59719 	 LAYER METALC8GRATINGFRAME 	 59719 

// tfgdsmap 11040;0 metalc8;SRAFplus
LAYER MAP 233	DATATYPE 72 	59720 	 LAYER METC8SRAFPLUS 	 59720 

// tfgdsmap 11271;0 metalc8;SRAFminus
LAYER MAP 233	DATATYPE 73 	59721 	 LAYER METC8SRAFMINUS 	 59721 

// tfgdsmap 3362;0 metalc8;plug
LAYER MAP 233	DATATYPE 74 	59722 	 LAYER METALC8PLUG 	 59722 

// tfgdsmap 3363;0 metalc8;plugFr
LAYER MAP 233	DATATYPE 75 	59723 	 LAYER METALC8PLUGFRAME 	 59723 

// tfgdsmap 6838;0 metalc8;SDC
LAYER MAP 233	DATATYPE 76 	59724 	 LAYER METALC8SDC 	 59724 

// tfgdsmap 9138;0 metalc8;fillGuide
LAYER MAP 233	DATATYPE 84 	59732 	 LAYER METC8FILLGUIDE 	 59732 

// tfgdsmap 9139;0 metalc8;fillCut
LAYER MAP 233	DATATYPE 85 	59733 	 LAYER METC8FILLCUT 	 59733 

// tfgdsmap 7027;0 metalc8;fillBlockage
LAYER MAP 233	DATATYPE 93 	59741 	 LAYER METC8FILLKOR 	 59741 

// tfgdsmap 3364;0 metalc8;metroCell
LAYER MAP 233	DATATYPE 96 	59744 	 LAYER METALC8METROCELL 	 59744 

// tfgdsmap 2658;0 metalc8;tsdrRegion
LAYER MAP 233	DATATYPE 98 	59746 	 LAYER METALC8TSDRREGION 	 59746 

// tfgdsmap 2659;0 metalc8;tsdr2sdr
LAYER MAP 233	DATATYPE 99 	59747 	 LAYER METALC8TSDR2SDR 	 59747 

// tfgdsmap 8495;0 metalc8;eco
LAYER MAP 233	DATATYPE 101 	59749 	 LAYER METC8ECOID 	 59749 

// tfgdsmap 2214;0 metalc8;devtermID1
LAYER MAP 233	DATATYPE 110 	59758 	 LAYER METC8TERMID1 	 59758 

// tfgdsmap 2660;0 metalc8;g1pitchID
LAYER MAP 233	DATATYPE 114 	59762 	 LAYER METALC8G1PITCHID 	 59762 

// tfgdsmap 2661;0 metalc8;g2pitchID
LAYER MAP 233	DATATYPE 115 	59763 	 LAYER METALC8G2PITCHID 	 59763 

// tfgdsmap 2662;0 metalc8;g3pitchID
LAYER MAP 233	DATATYPE 116 	59764 	 LAYER METALC8G3PITCHID 	 59764 

// tfgdsmap 2663;0 metalc8;g4pitchID
LAYER MAP 233	DATATYPE 117 	59765 	 LAYER METALC8G4PITCHID 	 59765 

// tfgdsmap 2664;0 metalc8;g5pitchID
LAYER MAP 233	DATATYPE 118 	59766 	 LAYER METALC8G5PITCHID 	 59766 

// tfgdsmap 2940;0 metalc8;g6pitchID
LAYER MAP 233	DATATYPE 119 	59767 	 LAYER METALC8G6PITCHID 	 59767 

// tfgdsmap 2215;0 metalc8;devtermID2
LAYER MAP 233	DATATYPE 121 	59769 	 LAYER METC8TERMID2 	 59769 

// tfgdsmap 2216;0 metalc8;devtermID3
LAYER MAP 233	DATATYPE 122 	59770 	 LAYER METC8TERMID3 	 59770 

// tfgdsmap 2217;0 metalc8;devtermID4
LAYER MAP 233	DATATYPE 123 	59771 	 LAYER METC8TERMID4 	 59771 

// tfgdsmap 2089;0 metalc8;STD
LAYER MAP 233	DATATYPE 130 	59778 	 LAYER METALC8STD 	 59778 

// tfgdsmap 2090;0 metalc8;TARG1
LAYER MAP 233	DATATYPE 131 	59779 	 LAYER METALC8TARG1 	 59779 

// tfgdsmap 2091;0 metalc8;TARG2
LAYER MAP 233	DATATYPE 132 	59780 	 LAYER METALC8TARG2 	 59780 

// tfgdsmap 2092;0 metalc8;TARG3
LAYER MAP 233	DATATYPE 133 	59781 	 LAYER METALC8TARG3 	 59781 

// tfgdsmap 1895;0 metalc8;complement
LAYER MAP 233	DATATYPE 137 	59785 	 LAYER M8CID 	 59785 

// tfgdsmap 2941;0 metalc8;g7pitchID
LAYER MAP 233	DATATYPE 138 	59786 	 LAYER METALC8G7PITCHID 	 59786 

// tfgdsmap 3742;0 metalc8;noFDR
LAYER MAP 233	DATATYPE 150 	59798 	 LAYER METALC8NOFDR 	 59798 

// tfgdsmap 3365;0 metalc8;g8pitchID
LAYER MAP 233	DATATYPE 170 	59818 	 LAYER METALC8G8PITCHID 	 59818 

// tfgdsmap 3366;0 metalc8;g9pitchID
LAYER MAP 233	DATATYPE 171 	59819 	 LAYER METALC8G9PITCHID 	 59819 

// tfgdsmap 3367;0 metalc8;g10pitchID
LAYER MAP 233	DATATYPE 172 	59820 	 LAYER METALC8G10PITCHID 	 59820 

// tfgdsmap 4063;0 metalc8;dummyFill
LAYER MAP 233	DATATYPE 250 	59898 	 LAYER METALC8DUMMYFILL 	 59898 

// tfgdsmap 7795;0 metalc8;actFill
LAYER MAP 233	DATATYPE 251 	59899 	 LAYER METC8ACTFILL 	 59899 

// tfgdsmap 6380;0 metalc8;trFill
LAYER MAP 233	DATATYPE 252 	59900 	 LAYER METALC8TRFILL 	 59900 

// tfgdsmap 5414;0 metalc8;usr1
LAYER MAP 233	DATATYPE 255 	59903 	 LAYER USER233 	 59903 

// tfgdsmap 2093;0 VCR2;maskDrawing
LAYER MAP 234	DATATYPE 0 	59904 	 LAYER VCR2DRAWN 	 59904 

// tfgdsmap 2094;0 VCR2;keepout
LAYER MAP 234	DATATYPE 1 	59905 	 LAYER VCR2KOR 	 59905 

// tfgdsmap 2096;0 VCR2;zoneDrawing
LAYER MAP 234	DATATYPE 3 	59907 	 LAYER VCR2ZONE 	 59907 

// tfgdsmap 2097;0 VCR2;AlignMarkID
LAYER MAP 234	DATATYPE 5 	59909 	 LAYER VCR2ALIGNMARK 	 59909 

// tfgdsmap 2095;0 VCR2;APRannotation
LAYER MAP 234	DATATYPE 8 	59912 	 LAYER VCR2VIRTUAL 	 59912 

// tfgdsmap 2840;0 VCR2;toSynDrawing
LAYER MAP 234	DATATYPE 18 	59922 	 LAYER VCR2TRENCH_ID 	 59922 

// tfgdsmap 2099;0 VCR2;frameDrawing
LAYER MAP 234	DATATYPE 19 	59923 	 LAYER VCR2FRAME 	 59923 

// tfgdsmap 7911;0 VCR2;critical
LAYER MAP 234	DATATYPE 21 	59925 	 LAYER VCR2CRITICALID 	 59925 

// tfgdsmap 2811;0 VCR2;dummyDrawing
LAYER MAP 234	DATATYPE 33 	59937 	 LAYER VCR2DUMMYID 	 59937 

// tfgdsmap 4372;0 VCR2;noopc
LAYER MAP 234	DATATYPE 34 	59938 	 LAYER VCR2NOOPC 	 59938 

// tfgdsmap 2100;0 VCR2;densityID
LAYER MAP 234	DATATYPE 36 	59940 	 LAYER VCR2DENID 	 59940 

// tfgdsmap 2101;0 VCR2;DoNotProteus
LAYER MAP 234	DATATYPE 37 	59941 	 LAYER VCR2DNP 	 59941 

// tfgdsmap 2103;0 VCR2;keepGenAway
LAYER MAP 234	DATATYPE 51 	59955 	 LAYER VCR2KGA 	 59955 

// tfgdsmap 2104;0 VCR2;FeatureUnderTest
LAYER MAP 234	DATATYPE 52 	59956 	 LAYER VCR2FUT 	 59956 

// tfgdsmap 6669;0 VCR2;allowOTC
LAYER MAP 234	DATATYPE 58 	59962 	 LAYER VCR2ALLOWOTC 	 59962 

// tfgdsmap 2102;0 VCR2;WingID
LAYER MAP 234	DATATYPE 60 	59964 	 LAYER VCR2WING 	 59964 

// tfgdsmap 3368;0 VCR2;NoWingID
LAYER MAP 234	DATATYPE 61 	59965 	 LAYER VCR2NOWING 	 59965 

// tfgdsmap 2105;0 VCR2;fillerID
LAYER MAP 234	DATATYPE 65 	59969 	 LAYER VCR2FILLID 	 59969 

// tfgdsmap 3369;0 VCR2;phase
LAYER MAP 234	DATATYPE 66 	59970 	 LAYER VCR2PHASE 	 59970 

// tfgdsmap 3370;0 VCR2;chrome
LAYER MAP 234	DATATYPE 67 	59971 	 LAYER VCR2CHROME 	 59971 

// tfgdsmap 11041;0 VCR2;SRAFplus
LAYER MAP 234	DATATYPE 72 	59976 	 LAYER VCR2SRAFPLUS 	 59976 

// tfgdsmap 11272;0 VCR2;SRAFminus
LAYER MAP 234	DATATYPE 73 	59977 	 LAYER VCR2SRAFMINUS 	 59977 

// tfgdsmap 6839;0 VCR2;SDC
LAYER MAP 234	DATATYPE 76 	59980 	 LAYER VCR2SDC 	 59980 

// tfgdsmap 7028;0 VCR2;fillBlockage
LAYER MAP 234	DATATYPE 93 	59997 	 LAYER VCR2FILLKOR 	 59997 

// tfgdsmap 3372;0 VCR2;metroCell
LAYER MAP 234	DATATYPE 96 	60000 	 LAYER VCR2METROCELL 	 60000 

// tfgdsmap 3371;0 VCR2;tsdrRegion
LAYER MAP 234	DATATYPE 98 	60002 	 LAYER VCR2TSDRREGION 	 60002 

// tfgdsmap 2238;0 VCR2;tsdr2sdr
LAYER MAP 234	DATATYPE 99 	60003 	 LAYER VCR2TSDR2SDR 	 60003 

// tfgdsmap 6597;0 VCR2;g1pitchID
LAYER MAP 234	DATATYPE 114 	60018 	 LAYER VCR2G1PITCHID 	 60018 

// tfgdsmap 6598;0 VCR2;g2pitchID
LAYER MAP 234	DATATYPE 115 	60019 	 LAYER VCR2G2PITCHID 	 60019 

// tfgdsmap 6599;0 VCR2;g3pitchID
LAYER MAP 234	DATATYPE 116 	60020 	 LAYER VCR2G3PITCHID 	 60020 

// tfgdsmap 6600;0 VCR2;g4pitchID
LAYER MAP 234	DATATYPE 117 	60021 	 LAYER VCR2G4PITCHID 	 60021 

// tfgdsmap 6601;0 VCR2;g5pitchID
LAYER MAP 234	DATATYPE 118 	60022 	 LAYER VCR2G5PITCHID 	 60022 

// tfgdsmap 6602;0 VCR2;g6pitchID
LAYER MAP 234	DATATYPE 119 	60023 	 LAYER VCR2G6PITCHID 	 60023 

// tfgdsmap 2106;0 VCR2;STD
LAYER MAP 234	DATATYPE 130 	60034 	 LAYER VCR2STD 	 60034 

// tfgdsmap 2107;0 VCR2;TARG1
LAYER MAP 234	DATATYPE 131 	60035 	 LAYER VCR2TARG1 	 60035 

// tfgdsmap 2108;0 VCR2;TARG2
LAYER MAP 234	DATATYPE 132 	60036 	 LAYER VCR2TARG2 	 60036 

// tfgdsmap 2109;0 VCR2;TARG3
LAYER MAP 234	DATATYPE 133 	60037 	 LAYER VCR2TARG3 	 60037 

// tfgdsmap 6603;0 VCR2;g7pitchID
LAYER MAP 234	DATATYPE 138 	60042 	 LAYER VCR2G7PITCHID 	 60042 

// tfgdsmap 3743;0 VCR2;noFDR
LAYER MAP 234	DATATYPE 150 	60054 	 LAYER VCR2NOFDR 	 60054 

// tfgdsmap 2239;0 VCR2;cplpi
LAYER MAP 234	DATATYPE 168 	60072 	 LAYER VCR2CPLPI 	 60072 

// tfgdsmap 2240;0 VCR2;cplcr
LAYER MAP 234	DATATYPE 169 	60073 	 LAYER VCR2CPLCR 	 60073 

// tfgdsmap 6604;0 VCR2;g8pitchID
LAYER MAP 234	DATATYPE 170 	60074 	 LAYER VCR2G8PITCHID 	 60074 

// tfgdsmap 6605;0 VCR2;g9pitchID
LAYER MAP 234	DATATYPE 171 	60075 	 LAYER VCR2G9PITCHID 	 60075 

// tfgdsmap 6606;0 VCR2;g10pitchID
LAYER MAP 234	DATATYPE 172 	60076 	 LAYER VCR2G10PITCHID 	 60076 

// tfgdsmap 2241;0 VCR2;fillerIgnore
LAYER MAP 234	DATATYPE 226 	60130 	 LAYER VCR2FILLERIGNORE 	 60130 

// tfgdsmap 4064;0 VCR2;dummyFill
LAYER MAP 234	DATATYPE 250 	60154 	 LAYER VCR2DUMMYFILL 	 60154 

// tfgdsmap 7796;0 VCR2;actFill
LAYER MAP 234	DATATYPE 251 	60155 	 LAYER VCR2ACTFILL 	 60155 

// tfgdsmap 6381;0 VCR2;trFill
LAYER MAP 234	DATATYPE 252 	60156 	 LAYER VCR2TRFILL 	 60156 

// tfgdsmap 421;0 VCR2;usr1
LAYER MAP 234	DATATYPE 255 	60159 	 LAYER USER234 	 60159 

// tfgdsmap 2110;0 metalc9;maskDrawing
LAYER MAP 235	DATATYPE 0 	60160 	 LAYER METALC9DRAWN 	 60160 

// tfgdsmap 2111;0 metalc9;keepout
LAYER MAP 235	DATATYPE 1 	60161 	 LAYER METALC9KOR 	 60161 

// tfgdsmap 2112;0 metalc9;portDrawing
LAYER MAP 235	DATATYPE 2 	60162 	 LAYER METC9PORT 	 60162 

// tfgdsmap 2113;0 metalc9;zoneDrawing
LAYER MAP 235	DATATYPE 3 	60163 	 LAYER METALC9ZONE 	 60163 

// tfgdsmap 2114;0 metalc9;resDrawing
LAYER MAP 235	DATATYPE 4 	60164 	 LAYER METC9RESID 	 60164 

// tfgdsmap 2841;0 metalc9;phantom
LAYER MAP 235	DATATYPE 11 	60171 	 LAYER METALC9P 	 60171 

// tfgdsmap 2116;0 metalc9;frameDrawing
LAYER MAP 235	DATATYPE 19 	60179 	 LAYER METALC9FRAME 	 60179 

// tfgdsmap 7912;0 metalc9;critical
LAYER MAP 235	DATATYPE 21 	60181 	 LAYER METALC9CRITICALID 	 60181 

// tfgdsmap 2117;0 metalc9;dummyDrawing
LAYER MAP 235	DATATYPE 33 	60193 	 LAYER METALC9DUMMYID 	 60193 

// tfgdsmap 2118;0 metalc9;DoNotProteus
LAYER MAP 235	DATATYPE 37 	60197 	 LAYER METALC9DNP 	 60197 

// tfgdsmap 2119;0 metalc9;needTermCells
LAYER MAP 235	DATATYPE 40 	60200 	 LAYER METALC9NEEDTERMCELLS 	 60200 

// tfgdsmap 2120;0 metalc9;keepAwayTermCells
LAYER MAP 235	DATATYPE 45 	60205 	 LAYER METALC9KEEPAWAYTERMCELLS 	 60205 

// tfgdsmap 2121;0 metalc9;keepGenAway
LAYER MAP 235	DATATYPE 51 	60211 	 LAYER METALC9KGA 	 60211 

// tfgdsmap 2122;0 metalc9;FeatureUnderTest
LAYER MAP 235	DATATYPE 52 	60212 	 LAYER METALC9FUT 	 60212 

// tfgdsmap 2123;0 metalc9;optmaskDraw
LAYER MAP 235	DATATYPE 55 	60215 	 LAYER METALC9OPT 	 60215 

// tfgdsmap 2124;0 metalc9;GridShift
LAYER MAP 235	DATATYPE 57 	60217 	 LAYER METALC9GRIDSHIFT 	 60217 

// tfgdsmap 6925;0 metalc9;allowOTC
LAYER MAP 235	DATATYPE 58 	60218 	 LAYER METC9ALLOWOTC 	 60218 

// tfgdsmap 2125;0 metalc9;fillerID
LAYER MAP 235	DATATYPE 65 	60225 	 LAYER METALC9FILLID 	 60225 

// tfgdsmap 3373;0 metalc9;grating
LAYER MAP 235	DATATYPE 70 	60230 	 LAYER METALC9GRATING 	 60230 

// tfgdsmap 3374;0 metalc9;gratingFr
LAYER MAP 235	DATATYPE 71 	60231 	 LAYER METALC9GRATINGFRAME 	 60231 

// tfgdsmap 11042;0 metalc9;SRAFplus
LAYER MAP 235	DATATYPE 72 	60232 	 LAYER METC9SRAFPLUS 	 60232 

// tfgdsmap 11273;0 metalc9;SRAFminus
LAYER MAP 235	DATATYPE 73 	60233 	 LAYER METC9SRAFMINUS 	 60233 

// tfgdsmap 3375;0 metalc9;plug
LAYER MAP 235	DATATYPE 74 	60234 	 LAYER METALC9PLUG 	 60234 

// tfgdsmap 3376;0 metalc9;plugFr
LAYER MAP 235	DATATYPE 75 	60235 	 LAYER METALC9PLUGFRAME 	 60235 

// tfgdsmap 6840;0 metalc9;SDC
LAYER MAP 235	DATATYPE 76 	60236 	 LAYER METALC9SDC 	 60236 

// tfgdsmap 9142;0 metalc9;fillGuide
LAYER MAP 235	DATATYPE 84 	60244 	 LAYER METC9FILLGUIDE 	 60244 

// tfgdsmap 9143;0 metalc9;fillCut
LAYER MAP 235	DATATYPE 85 	60245 	 LAYER METC9FILLCUT 	 60245 

// tfgdsmap 7029;0 metalc9;fillBlockage
LAYER MAP 235	DATATYPE 93 	60253 	 LAYER METC9FILLKOR 	 60253 

// tfgdsmap 3377;0 metalc9;metroCell
LAYER MAP 235	DATATYPE 96 	60256 	 LAYER METALC9METROCELL 	 60256 

// tfgdsmap 2665;0 metalc9;tsdrRegion
LAYER MAP 235	DATATYPE 98 	60258 	 LAYER METALC9TSDRREGION 	 60258 

// tfgdsmap 2666;0 metalc9;tsdr2sdr
LAYER MAP 235	DATATYPE 99 	60259 	 LAYER METALC9TSDR2SDR 	 60259 

// tfgdsmap 8496;0 metalc9;eco
LAYER MAP 235	DATATYPE 101 	60261 	 LAYER METC9ECOID 	 60261 

// tfgdsmap 2222;0 metalc9;devtermID1
LAYER MAP 235	DATATYPE 110 	60270 	 LAYER METC9TERMID1 	 60270 

// tfgdsmap 2667;0 metalc9;g1pitchID
LAYER MAP 235	DATATYPE 114 	60274 	 LAYER METALC9G1PITCHID 	 60274 

// tfgdsmap 2668;0 metalc9;g2pitchID
LAYER MAP 235	DATATYPE 115 	60275 	 LAYER METALC9G2PITCHID 	 60275 

// tfgdsmap 2669;0 metalc9;g3pitchID
LAYER MAP 235	DATATYPE 116 	60276 	 LAYER METALC9G3PITCHID 	 60276 

// tfgdsmap 2670;0 metalc9;g4pitchID
LAYER MAP 235	DATATYPE 117 	60277 	 LAYER METALC9G4PITCHID 	 60277 

// tfgdsmap 2671;0 metalc9;g5pitchID
LAYER MAP 235	DATATYPE 118 	60278 	 LAYER METALC9G5PITCHID 	 60278 

// tfgdsmap 2942;0 metalc9;g6pitchID
LAYER MAP 235	DATATYPE 119 	60279 	 LAYER METALC9G6PITCHID 	 60279 

// tfgdsmap 2223;0 metalc9;devtermID2
LAYER MAP 235	DATATYPE 121 	60281 	 LAYER METC9TERMID2 	 60281 

// tfgdsmap 2224;0 metalc9;devtermID3
LAYER MAP 235	DATATYPE 122 	60282 	 LAYER METC9TERMID3 	 60282 

// tfgdsmap 2225;0 metalc9;devtermID4
LAYER MAP 235	DATATYPE 123 	60283 	 LAYER METC9TERMID4 	 60283 

// tfgdsmap 2126;0 metalc9;STD
LAYER MAP 235	DATATYPE 130 	60290 	 LAYER METALC9STD 	 60290 

// tfgdsmap 2127;0 metalc9;TARG1
LAYER MAP 235	DATATYPE 131 	60291 	 LAYER METALC9TARG1 	 60291 

// tfgdsmap 2128;0 metalc9;TARG2
LAYER MAP 235	DATATYPE 132 	60292 	 LAYER METALC9TARG2 	 60292 

// tfgdsmap 2129;0 metalc9;TARG3
LAYER MAP 235	DATATYPE 133 	60293 	 LAYER METALC9TARG3 	 60293 

// tfgdsmap 1899;0 metalc9;complement
LAYER MAP 235	DATATYPE 137 	60297 	 LAYER M9CID 	 60297 

// tfgdsmap 2943;0 metalc9;g7pitchID
LAYER MAP 235	DATATYPE 138 	60298 	 LAYER METALC9G7PITCHID 	 60298 

// tfgdsmap 3744;0 metalc9;noFDR
LAYER MAP 235	DATATYPE 150 	60310 	 LAYER METALC9NOFDR 	 60310 

// tfgdsmap 3378;0 metalc9;g8pitchID
LAYER MAP 235	DATATYPE 170 	60330 	 LAYER METALC9G8PITCHID 	 60330 

// tfgdsmap 3379;0 metalc9;g9pitchID
LAYER MAP 235	DATATYPE 171 	60331 	 LAYER METALC9G9PITCHID 	 60331 

// tfgdsmap 3380;0 metalc9;g10pitchID
LAYER MAP 235	DATATYPE 172 	60332 	 LAYER METALC9G10PITCHID 	 60332 

// tfgdsmap 4065;0 metalc9;dummyFill
LAYER MAP 235	DATATYPE 250 	60410 	 LAYER METALC9DUMMYFILL 	 60410 

// tfgdsmap 7797;0 metalc9;actFill
LAYER MAP 235	DATATYPE 251 	60411 	 LAYER METC9ACTFILL 	 60411 

// tfgdsmap 6382;0 metalc9;trFill
LAYER MAP 235	DATATYPE 252 	60412 	 LAYER METALC9TRFILL 	 60412 

// tfgdsmap 5416;0 metalc9;usr1
LAYER MAP 235	DATATYPE 255 	60415 	 LAYER USER235 	 60415 

// tfgdsmap 2130;0 metalc10;maskDrawing
LAYER MAP 236	DATATYPE 0 	60416 	 LAYER METALC10DRAWN 	 60416 

// tfgdsmap 2131;0 metalc10;keepout
LAYER MAP 236	DATATYPE 1 	60417 	 LAYER METALC10KOR 	 60417 

// tfgdsmap 2132;0 metalc10;portDrawing
LAYER MAP 236	DATATYPE 2 	60418 	 LAYER METC10PORT 	 60418 

// tfgdsmap 2133;0 metalc10;zoneDrawing
LAYER MAP 236	DATATYPE 3 	60419 	 LAYER METALC10ZONE 	 60419 

// tfgdsmap 2134;0 metalc10;resDrawing
LAYER MAP 236	DATATYPE 4 	60420 	 LAYER METC10RESID 	 60420 

// tfgdsmap 2842;0 metalc10;phantom
LAYER MAP 236	DATATYPE 11 	60427 	 LAYER METALC10P 	 60427 

// tfgdsmap 2136;0 metalc10;frameDrawing
LAYER MAP 236	DATATYPE 19 	60435 	 LAYER METALC10FRAME 	 60435 

// tfgdsmap 7913;0 metalc10;critical
LAYER MAP 236	DATATYPE 21 	60437 	 LAYER METALC10CRITICALID 	 60437 

// tfgdsmap 2137;0 metalc10;dummyDrawing
LAYER MAP 236	DATATYPE 33 	60449 	 LAYER METALC10DUMMYID 	 60449 

// tfgdsmap 2138;0 metalc10;DoNotProteus
LAYER MAP 236	DATATYPE 37 	60453 	 LAYER METALC10DNP 	 60453 

// tfgdsmap 2139;0 metalc10;needTermCells
LAYER MAP 236	DATATYPE 40 	60456 	 LAYER METALC10NEEDTERMCELLS 	 60456 

// tfgdsmap 2140;0 metalc10;keepAwayTermCells
LAYER MAP 236	DATATYPE 45 	60461 	 LAYER METALC10KEEPAWAYTERMCELLS 	 60461 

// tfgdsmap 2141;0 metalc10;keepGenAway
LAYER MAP 236	DATATYPE 51 	60467 	 LAYER METALC10KGA 	 60467 

// tfgdsmap 2142;0 metalc10;FeatureUnderTest
LAYER MAP 236	DATATYPE 52 	60468 	 LAYER METALC10FUT 	 60468 

// tfgdsmap 2143;0 metalc10;optmaskDraw
LAYER MAP 236	DATATYPE 55 	60471 	 LAYER METALC10OPT 	 60471 

// tfgdsmap 2144;0 metalc10;GridShift
LAYER MAP 236	DATATYPE 57 	60473 	 LAYER METALC10GRIDSHIFT 	 60473 

// tfgdsmap 6926;0 metalc10;allowOTC
LAYER MAP 236	DATATYPE 58 	60474 	 LAYER METC10ALLOWOTC 	 60474 

// tfgdsmap 2145;0 metalc10;fillerID
LAYER MAP 236	DATATYPE 65 	60481 	 LAYER METALC10FILLID 	 60481 

// tfgdsmap 3381;0 metalc10;grating
LAYER MAP 236	DATATYPE 70 	60486 	 LAYER METALC10GRATING 	 60486 

// tfgdsmap 3382;0 metalc10;gratingFr
LAYER MAP 236	DATATYPE 71 	60487 	 LAYER METALC10GRATINGFRAME 	 60487 

// tfgdsmap 11043;0 metalc10;SRAFplus
LAYER MAP 236	DATATYPE 72 	60488 	 LAYER METC10SRAFPLUS 	 60488 

// tfgdsmap 11274;0 metalc10;SRAFminus
LAYER MAP 236	DATATYPE 73 	60489 	 LAYER METC10SRAFMINUS 	 60489 

// tfgdsmap 3383;0 metalc10;plug
LAYER MAP 236	DATATYPE 74 	60490 	 LAYER METALC10PLUG 	 60490 

// tfgdsmap 3384;0 metalc10;plugFr
LAYER MAP 236	DATATYPE 75 	60491 	 LAYER METALC10PLUGFRAME 	 60491 

// tfgdsmap 6841;0 metalc10;SDC
LAYER MAP 236	DATATYPE 76 	60492 	 LAYER METALC10SDC 	 60492 

// tfgdsmap 9146;0 metalc10;fillGuide
LAYER MAP 236	DATATYPE 84 	60500 	 LAYER METC10FILLGUIDE 	 60500 

// tfgdsmap 9147;0 metalc10;fillCut
LAYER MAP 236	DATATYPE 85 	60501 	 LAYER METC10FILLCUT 	 60501 

// tfgdsmap 7030;0 metalc10;fillBlockage
LAYER MAP 236	DATATYPE 93 	60509 	 LAYER METC10FILLKOR 	 60509 

// tfgdsmap 3385;0 metalc10;metroCell
LAYER MAP 236	DATATYPE 96 	60512 	 LAYER METALC10METROCELL 	 60512 

// tfgdsmap 2672;0 metalc10;tsdrRegion
LAYER MAP 236	DATATYPE 98 	60514 	 LAYER METALC10TSDRREGION 	 60514 

// tfgdsmap 2673;0 metalc10;tsdr2sdr
LAYER MAP 236	DATATYPE 99 	60515 	 LAYER METALC10TSDR2SDR 	 60515 

// tfgdsmap 8497;0 metalc10;eco
LAYER MAP 236	DATATYPE 101 	60517 	 LAYER METC10ECOID 	 60517 

// tfgdsmap 2230;0 metalc10;devtermID1
LAYER MAP 236	DATATYPE 110 	60526 	 LAYER METC10TERMID1 	 60526 

// tfgdsmap 2674;0 metalc10;g1pitchID
LAYER MAP 236	DATATYPE 114 	60530 	 LAYER METALC10G1PITCHID 	 60530 

// tfgdsmap 2675;0 metalc10;g2pitchID
LAYER MAP 236	DATATYPE 115 	60531 	 LAYER METALC10G2PITCHID 	 60531 

// tfgdsmap 2676;0 metalc10;g3pitchID
LAYER MAP 236	DATATYPE 116 	60532 	 LAYER METALC10G3PITCHID 	 60532 

// tfgdsmap 2677;0 metalc10;g4pitchID
LAYER MAP 236	DATATYPE 117 	60533 	 LAYER METALC10G4PITCHID 	 60533 

// tfgdsmap 2678;0 metalc10;g5pitchID
LAYER MAP 236	DATATYPE 118 	60534 	 LAYER METALC10G5PITCHID 	 60534 

// tfgdsmap 2944;0 metalc10;g6pitchID
LAYER MAP 236	DATATYPE 119 	60535 	 LAYER METALC10G6PITCHID 	 60535 

// tfgdsmap 2231;0 metalc10;devtermID2
LAYER MAP 236	DATATYPE 121 	60537 	 LAYER METC10TERMID2 	 60537 

// tfgdsmap 2232;0 metalc10;devtermID3
LAYER MAP 236	DATATYPE 122 	60538 	 LAYER METC10TERMID3 	 60538 

// tfgdsmap 2233;0 metalc10;devtermID4
LAYER MAP 236	DATATYPE 123 	60539 	 LAYER METC10TERMID4 	 60539 

// tfgdsmap 2146;0 metalc10;STD
LAYER MAP 236	DATATYPE 130 	60546 	 LAYER METALC10STD 	 60546 

// tfgdsmap 2147;0 metalc10;TARG1
LAYER MAP 236	DATATYPE 131 	60547 	 LAYER METALC10TARG1 	 60547 

// tfgdsmap 2148;0 metalc10;TARG2
LAYER MAP 236	DATATYPE 132 	60548 	 LAYER METALC10TARG2 	 60548 

// tfgdsmap 2149;0 metalc10;TARG3
LAYER MAP 236	DATATYPE 133 	60549 	 LAYER METALC10TARG3 	 60549 

// tfgdsmap 1902;0 metalc10;complement
LAYER MAP 236	DATATYPE 137 	60553 	 LAYER M10CID 	 60553 

// tfgdsmap 2945;0 metalc10;g7pitchID
LAYER MAP 236	DATATYPE 138 	60554 	 LAYER METALC10G7PITCHID 	 60554 

// tfgdsmap 3745;0 metalc10;noFDR
LAYER MAP 236	DATATYPE 150 	60566 	 LAYER METALC10NOFDR 	 60566 

// tfgdsmap 3386;0 metalc10;g8pitchID
LAYER MAP 236	DATATYPE 170 	60586 	 LAYER METALC10G8PITCHID 	 60586 

// tfgdsmap 3387;0 metalc10;g9pitchID
LAYER MAP 236	DATATYPE 171 	60587 	 LAYER METALC10G9PITCHID 	 60587 

// tfgdsmap 3388;0 metalc10;g10pitchID
LAYER MAP 236	DATATYPE 172 	60588 	 LAYER METALC10G10PITCHID 	 60588 

// tfgdsmap 4066;0 metalc10;dummyFill
LAYER MAP 236	DATATYPE 250 	60666 	 LAYER METALC10DUMMYFILL 	 60666 

// tfgdsmap 7798;0 metalc10;actFill
LAYER MAP 236	DATATYPE 251 	60667 	 LAYER METC10ACTFILL 	 60667 

// tfgdsmap 6383;0 metalc10;trFill
LAYER MAP 236	DATATYPE 252 	60668 	 LAYER METALC10TRFILL 	 60668 

// tfgdsmap 2150;0 MCR2;maskDrawing
LAYER MAP 237	DATATYPE 0 	60672 	 LAYER MCR2DRAWN 	 60672 

// tfgdsmap 2151;0 MCR2;keepout
LAYER MAP 237	DATATYPE 1 	60673 	 LAYER MCR2KOR 	 60673 

// tfgdsmap 4506;0 MCR2;portDrawing
LAYER MAP 237	DATATYPE 2 	60674 	 LAYER MCR2PORT 	 60674 

// tfgdsmap 5012;0 MCR2;zoneDrawing
LAYER MAP 237	DATATYPE 3 	60675 	 LAYER MCR2ZONE 	 60675 

// tfgdsmap 5013;0 MCR2;resDrawing
LAYER MAP 237	DATATYPE 4 	60676 	 LAYER MCR2RESID 	 60676 

// tfgdsmap 5015;0 MCR2;phantom
LAYER MAP 237	DATATYPE 11 	60683 	 LAYER MCR2P 	 60683 

// tfgdsmap 2152;0 MCR2;frameDrawing
LAYER MAP 237	DATATYPE 19 	60691 	 LAYER MCR2FRAME 	 60691 

// tfgdsmap 7914;0 MCR2;critical
LAYER MAP 237	DATATYPE 21 	60693 	 LAYER MCR2CRITICALID 	 60693 

// tfgdsmap 5017;0 MCR2;dummyDrawing
LAYER MAP 237	DATATYPE 33 	60705 	 LAYER MCR2DUMMYID 	 60705 

// tfgdsmap 5020;0 MCR2;densityID
LAYER MAP 237	DATATYPE 36 	60708 	 LAYER MCR2DENID 	 60708 

// tfgdsmap 5019;0 MCR2;DoNotProteus
LAYER MAP 237	DATATYPE 37 	60709 	 LAYER MCR2DNP 	 60709 

// tfgdsmap 5021;0 MCR2;keepGenAway
LAYER MAP 237	DATATYPE 51 	60723 	 LAYER MCR2KGA 	 60723 

// tfgdsmap 2153;0 MCR2;FeatureUnderTest
LAYER MAP 237	DATATYPE 52 	60724 	 LAYER MCR2FUT 	 60724 

// tfgdsmap 5007;0 MCR2;allowOTC
LAYER MAP 237	DATATYPE 58 	60730 	 LAYER MCR2ALLOWOTC 	 60730 

// tfgdsmap 5024;0 MCR2;fillerID
LAYER MAP 237	DATATYPE 65 	60737 	 LAYER MCR2FILLID 	 60737 

// tfgdsmap 5025;0 MCR2;grating
LAYER MAP 237	DATATYPE 70 	60742 	 LAYER MCR2GRATING 	 60742 

// tfgdsmap 5026;0 MCR2;gratingFr
LAYER MAP 237	DATATYPE 71 	60743 	 LAYER MCR2GRATINGFRAME 	 60743 

// tfgdsmap 11044;0 MCR2;SRAFplus
LAYER MAP 237	DATATYPE 72 	60744 	 LAYER MCR2SRAFPLUS 	 60744 

// tfgdsmap 11275;0 MCR2;SRAFminus
LAYER MAP 237	DATATYPE 73 	60745 	 LAYER MCR2SRAFMINUS 	 60745 

// tfgdsmap 5027;0 MCR2;plug
LAYER MAP 237	DATATYPE 74 	60746 	 LAYER MCR2PLUG 	 60746 

// tfgdsmap 5028;0 MCR2;plugFr
LAYER MAP 237	DATATYPE 75 	60747 	 LAYER MCR2PLUGFRAME 	 60747 

// tfgdsmap 6842;0 MCR2;SDC
LAYER MAP 237	DATATYPE 76 	60748 	 LAYER MCR2SDC 	 60748 

// tfgdsmap 7031;0 MCR2;fillBlockage
LAYER MAP 237	DATATYPE 93 	60765 	 LAYER MCR2FILLKOR 	 60765 

// tfgdsmap 5029;0 MCR2;metroCell
LAYER MAP 237	DATATYPE 96 	60768 	 LAYER MCR2METROCELL 	 60768 

// tfgdsmap 5008;0 MCR2;tsdrRegion
LAYER MAP 237	DATATYPE 98 	60770 	 LAYER MCR2TSDRREGION 	 60770 

// tfgdsmap 5009;0 MCR2;tsdr2sdr
LAYER MAP 237	DATATYPE 99 	60771 	 LAYER MCR2TSDR2SDR 	 60771 

// tfgdsmap 5030;0 MCR2;devtermID1
LAYER MAP 237	DATATYPE 110 	60782 	 LAYER MCR2TERMID1 	 60782 

// tfgdsmap 6587;0 MCR2;g1pitchID
LAYER MAP 237	DATATYPE 114 	60786 	 LAYER MCR2G1PITCHID 	 60786 

// tfgdsmap 6588;0 MCR2;g2pitchID
LAYER MAP 237	DATATYPE 115 	60787 	 LAYER MCR2G2PITCHID 	 60787 

// tfgdsmap 6589;0 MCR2;g3pitchID
LAYER MAP 237	DATATYPE 116 	60788 	 LAYER MCR2G3PITCHID 	 60788 

// tfgdsmap 6590;0 MCR2;g4pitchID
LAYER MAP 237	DATATYPE 117 	60789 	 LAYER MCR2G4PITCHID 	 60789 

// tfgdsmap 6591;0 MCR2;g5pitchID
LAYER MAP 237	DATATYPE 118 	60790 	 LAYER MCR2G5PITCHID 	 60790 

// tfgdsmap 6592;0 MCR2;g6pitchID
LAYER MAP 237	DATATYPE 119 	60791 	 LAYER MCR2G6PITCHID 	 60791 

// tfgdsmap 5031;0 MCR2;devtermID2
LAYER MAP 237	DATATYPE 121 	60793 	 LAYER MCR2TERMID2 	 60793 

// tfgdsmap 5032;0 MCR2;devtermID3
LAYER MAP 237	DATATYPE 122 	60794 	 LAYER MCR2TERMID3 	 60794 

// tfgdsmap 5033;0 MCR2;devtermID4
LAYER MAP 237	DATATYPE 123 	60795 	 LAYER MCR2TERMID4 	 60795 

// tfgdsmap 5034;0 MCR2;STD
LAYER MAP 237	DATATYPE 130 	60802 	 LAYER MCR2STD 	 60802 

// tfgdsmap 5035;0 MCR2;TARG1
LAYER MAP 237	DATATYPE 131 	60803 	 LAYER MCR2TARG1 	 60803 

// tfgdsmap 5036;0 MCR2;TARG2
LAYER MAP 237	DATATYPE 132 	60804 	 LAYER MCR2TARG2 	 60804 

// tfgdsmap 5037;0 MCR2;TARG3
LAYER MAP 237	DATATYPE 133 	60805 	 LAYER MCR2TARG3 	 60805 

// tfgdsmap 1904;0 MCR2;backBone
LAYER MAP 237	DATATYPE 135 	60807 	 LAYER MCR2BID 	 60807 

// tfgdsmap 6593;0 MCR2;g7pitchID
LAYER MAP 237	DATATYPE 138 	60810 	 LAYER MCR2G7PITCHID 	 60810 

// tfgdsmap 5038;0 MCR2;noFDR
LAYER MAP 237	DATATYPE 150 	60822 	 LAYER MCR2NOFDR 	 60822 

// tfgdsmap 6594;0 MCR2;g8pitchID
LAYER MAP 237	DATATYPE 170 	60842 	 LAYER MCR2G8PITCHID 	 60842 

// tfgdsmap 6595;0 MCR2;g9pitchID
LAYER MAP 237	DATATYPE 171 	60843 	 LAYER MCR2G9PITCHID 	 60843 

// tfgdsmap 6596;0 MCR2;g10pitchID
LAYER MAP 237	DATATYPE 172 	60844 	 LAYER MCR2G10PITCHID 	 60844 

// tfgdsmap 5010;0 MCR2;fillerIgnore
LAYER MAP 237	DATATYPE 226 	60898 	 LAYER MCR2FILLERIGNORE 	 60898 

// tfgdsmap 5011;0 MCR2;fillerExtend
LAYER MAP 237	DATATYPE 227 	60899 	 LAYER MCR2FILLEREXTEND 	 60899 

// tfgdsmap 4121;0 MCR2;dummyFill
LAYER MAP 237	DATATYPE 250 	60922 	 LAYER MCR2DUMMYFILL 	 60922 

// tfgdsmap 7799;0 MCR2;actFill
LAYER MAP 237	DATATYPE 251 	60923 	 LAYER MCR2ACTFILL 	 60923 

// tfgdsmap 6384;0 MCR2;trFill
LAYER MAP 237	DATATYPE 252 	60924 	 LAYER MCR2TRFILL 	 60924 

// tfgdsmap 5417;0 MCR2;usr1
LAYER MAP 237	DATATYPE 255 	60927 	 LAYER USER237 	 60927 

// tfgdsmap 3389;0 M0PG;maskDrawing
LAYER MAP 238	DATATYPE 0 	60928 	 LAYER M0PGDRAWN 	 60928 

// tfgdsmap 5170;0 M0PG;keepout
LAYER MAP 238	DATATYPE 1 	60929 	 LAYER M0PGKOR 	 60929 

// tfgdsmap 3390;0 M0PG;toSynDrawing
LAYER MAP 238	DATATYPE 18 	60946 	 LAYER M0PGID 	 60946 

// tfgdsmap 3391;0 M0PG;frameDrawing
LAYER MAP 238	DATATYPE 19 	60947 	 LAYER M0PGFRAME 	 60947 

// tfgdsmap 11045;0 M0PG;SRAFplus
LAYER MAP 238	DATATYPE 72 	61000 	 LAYER M0PGSRAFPLUS 	 61000 

// tfgdsmap 11276;0 M0PG;SRAFminus
LAYER MAP 238	DATATYPE 73 	61001 	 LAYER M0PGSRAFMINUS 	 61001 

// tfgdsmap 6843;0 M0PG;SDC
LAYER MAP 238	DATATYPE 76 	61004 	 LAYER M0PGSDC 	 61004 

// tfgdsmap 3601;0 M0PG;metroCell
LAYER MAP 238	DATATYPE 96 	61024 	 LAYER M0PGMETROCELL 	 61024 

// tfgdsmap 3392;0 M0PG;STD
LAYER MAP 238	DATATYPE 130 	61058 	 LAYER M0PGSTD 	 61058 

// tfgdsmap 3393;0 M0PG;TARG1
LAYER MAP 238	DATATYPE 131 	61059 	 LAYER M0PGTARG1 	 61059 

// tfgdsmap 3394;0 M0PG;TARG2
LAYER MAP 238	DATATYPE 132 	61060 	 LAYER M0PGTARG2 	 61060 

// tfgdsmap 3395;0 M0PG;TARG3
LAYER MAP 238	DATATYPE 133 	61061 	 LAYER M0PGTARG3 	 61061 

// tfgdsmap 3746;0 M0PG;noFDR
LAYER MAP 238	DATATYPE 150 	61078 	 LAYER M0PGNOFDR 	 61078 

// tfgdsmap 4122;0 M0PG;dummyFill
LAYER MAP 238	DATATYPE 250 	61178 	 LAYER M0PGDUMMYFILL 	 61178 

// tfgdsmap 6385;0 M0PG;trFill
LAYER MAP 238	DATATYPE 252 	61180 	 LAYER M0PGTRFILL 	 61180 

// tfgdsmap 5418;0 M0PG;usr1
LAYER MAP 238	DATATYPE 255 	61183 	 LAYER USER238 	 61183 

// tfgdsmap 2303;0 via4e;maskDrawing
LAYER MAP 239	DATATYPE 0 	61184 	 LAYER VIA4EDRAWN 	 61184 

// tfgdsmap 2304;0 via4e;keepout
LAYER MAP 239	DATATYPE 1 	61185 	 LAYER VIA4EKOR 	 61185 

// tfgdsmap 2305;0 via4e;zoneDrawing
LAYER MAP 239	DATATYPE 3 	61187 	 LAYER VIA4EZONE 	 61187 

// tfgdsmap 2306;0 via4e;AlignMarkID
LAYER MAP 239	DATATYPE 5 	61189 	 LAYER V4EALIGNMARK 	 61189 

// tfgdsmap 2308;0 via4e;APRannotation
LAYER MAP 239	DATATYPE 8 	61192 	 LAYER VIA4EVIRTUAL 	 61192 

// tfgdsmap 2309;0 via4e;toSynDrawing
LAYER MAP 239	DATATYPE 18 	61202 	 LAYER TRENCHVIA4E_ID 	 61202 

// tfgdsmap 2310;0 via4e;frameDrawing
LAYER MAP 239	DATATYPE 19 	61203 	 LAYER VIA4EFRAME 	 61203 

// tfgdsmap 7915;0 via4e;critical
LAYER MAP 239	DATATYPE 21 	61205 	 LAYER VIA4ECRITICALID 	 61205 

// tfgdsmap 2311;0 via4e;dummyDrawing
LAYER MAP 239	DATATYPE 33 	61217 	 LAYER VIA4EDUMMYID 	 61217 

// tfgdsmap 2312;0 via4e;noopc
LAYER MAP 239	DATATYPE 34 	61218 	 LAYER VIA4ENOOPC 	 61218 

// tfgdsmap 2313;0 via4e;DoNotProteus
LAYER MAP 239	DATATYPE 37 	61221 	 LAYER VIA4EDNP 	 61221 

// tfgdsmap 10592;0 via4e;nfmExclude
LAYER MAP 239	DATATYPE 46 	61230 	 LAYER VIA4ENFMEXCLUDE 	 61230 

// tfgdsmap 2314;0 via4e;keepGenAway
LAYER MAP 239	DATATYPE 51 	61235 	 LAYER VIA4EKGA 	 61235 

// tfgdsmap 2315;0 via4e;FeatureUnderTest
LAYER MAP 239	DATATYPE 52 	61236 	 LAYER VIA4EFUT 	 61236 

// tfgdsmap 2316;0 via4e;WingID
LAYER MAP 239	DATATYPE 60 	61244 	 LAYER VA4EWING 	 61244 

// tfgdsmap 2317;0 via4e;NoWingID
LAYER MAP 239	DATATYPE 61 	61245 	 LAYER VA4ENOWING 	 61245 

// tfgdsmap 2318;0 via4e;fillerID
LAYER MAP 239	DATATYPE 65 	61249 	 LAYER VIA4EFILLID 	 61249 

// tfgdsmap 2319;0 via4e;phase
LAYER MAP 239	DATATYPE 66 	61250 	 LAYER VIA4EPHASE 	 61250 

// tfgdsmap 2320;0 via4e;chrome
LAYER MAP 239	DATATYPE 67 	61251 	 LAYER VIA4ECHROME 	 61251 

// tfgdsmap 11046;0 via4e;SRAFplus
LAYER MAP 239	DATATYPE 72 	61256 	 LAYER VIA4ESRAFPLUS 	 61256 

// tfgdsmap 11277;0 via4e;SRAFminus
LAYER MAP 239	DATATYPE 73 	61257 	 LAYER VIA4ESRAFMINUS 	 61257 

// tfgdsmap 6844;0 via4e;SDC
LAYER MAP 239	DATATYPE 76 	61260 	 LAYER VIA4ESDC 	 61260 

// tfgdsmap 3602;0 via4e;metroCell
LAYER MAP 239	DATATYPE 96 	61280 	 LAYER VIA4EMETROCELL 	 61280 

// tfgdsmap 2321;0 via4e;STD
LAYER MAP 239	DATATYPE 130 	61314 	 LAYER VIA4ESTD 	 61314 

// tfgdsmap 2322;0 via4e;TARG1
LAYER MAP 239	DATATYPE 131 	61315 	 LAYER VIA4ETARG1 	 61315 

// tfgdsmap 2323;0 via4e;TARG2
LAYER MAP 239	DATATYPE 132 	61316 	 LAYER VIA4ETARG2 	 61316 

// tfgdsmap 2324;0 via4e;TARG3
LAYER MAP 239	DATATYPE 133 	61317 	 LAYER VIA4ETARG3 	 61317 

// tfgdsmap 3747;0 via4e;noFDR
LAYER MAP 239	DATATYPE 150 	61334 	 LAYER VIA4ENOFDR 	 61334 

// tfgdsmap 3396;0 via4e;cplpi
LAYER MAP 239	DATATYPE 168 	61352 	 LAYER VIA4ECPLPI 	 61352 

// tfgdsmap 3397;0 via4e;cplcr
LAYER MAP 239	DATATYPE 169 	61353 	 LAYER VIA4ECPLCR 	 61353 

// tfgdsmap 10130;0 via4e;altSwitchID
LAYER MAP 239	DATATYPE 241 	61425 	 LAYER VIA4EALTSWITCHID 	 61425 

// tfgdsmap 10105;0 via4e;switchID
LAYER MAP 239	DATATYPE 242 	61426 	 LAYER VIA4ESWITCHID 	 61426 

// tfgdsmap 4067;0 via4e;dummyFill
LAYER MAP 239	DATATYPE 250 	61434 	 LAYER VIA4EDUMMYFILL 	 61434 

// tfgdsmap 7801;0 via4e;actFill
LAYER MAP 239	DATATYPE 251 	61435 	 LAYER VIA4EACTFILL 	 61435 

// tfgdsmap 6386;0 via4e;trFill
LAYER MAP 239	DATATYPE 252 	61436 	 LAYER VIA4ETRFILL 	 61436 

// tfgdsmap 5419;0 via4e;usr1
LAYER MAP 239	DATATYPE 255 	61439 	 LAYER USER239 	 61439 

// tfgdsmap 2369;0 PSR;maskDrawing
LAYER MAP 240	DATATYPE 0 	61440 	 LAYER PSRDRAWN 	 61440 

// tfgdsmap 2370;0 PSR;keepout
LAYER MAP 240	DATATYPE 1 	61441 	 LAYER PSRKOR 	 61441 

// tfgdsmap 2382;0 PSR;toSynDrawing
LAYER MAP 240	DATATYPE 18 	61458 	 LAYER PSRTOSYN 	 61458 

// tfgdsmap 4382;0 PSR;frameOnly
LAYER MAP 240	DATATYPE 53 	61493 	 LAYER PSRFO 	 61493 

// tfgdsmap 2383;0 PSR;frameOnlyHole
LAYER MAP 240	DATATYPE 54 	61494 	 LAYER PSRFOH 	 61494 

// tfgdsmap 11047;0 PSR;SRAFplus
LAYER MAP 240	DATATYPE 72 	61512 	 LAYER PSRSRAFPLUS 	 61512 

// tfgdsmap 11278;0 PSR;SRAFminus
LAYER MAP 240	DATATYPE 73 	61513 	 LAYER PSRSRAFMINUS 	 61513 

// tfgdsmap 6845;0 PSR;SDC
LAYER MAP 240	DATATYPE 76 	61516 	 LAYER PSRSDC 	 61516 

// tfgdsmap 3402;0 PSR;metroCell
LAYER MAP 240	DATATYPE 96 	61536 	 LAYER PSRMETROCELL 	 61536 

// tfgdsmap 2389;0 PSR;STD
LAYER MAP 240	DATATYPE 130 	61570 	 LAYER PSRSTD 	 61570 

// tfgdsmap 2390;0 PSR;TARG1
LAYER MAP 240	DATATYPE 131 	61571 	 LAYER PSRTARG1 	 61571 

// tfgdsmap 2391;0 PSR;TARG2
LAYER MAP 240	DATATYPE 132 	61572 	 LAYER PSRTARG2 	 61572 

// tfgdsmap 2392;0 PSR;TARG3
LAYER MAP 240	DATATYPE 133 	61573 	 LAYER PSRTARG3 	 61573 

// tfgdsmap 3748;0 PSR;noFDR
LAYER MAP 240	DATATYPE 150 	61590 	 LAYER PSRNOFDR 	 61590 

// tfgdsmap 4068;0 PSR;dummyFill
LAYER MAP 240	DATATYPE 250 	61690 	 LAYER PSRDUMMYFILL 	 61690 

// tfgdsmap 7802;0 PSR;actFill
LAYER MAP 240	DATATYPE 251 	61691 	 LAYER PSRACTFILL 	 61691 

// tfgdsmap 6387;0 PSR;trFill
LAYER MAP 240	DATATYPE 252 	61692 	 LAYER PSRTRFILL 	 61692 

// tfgdsmap 5420;0 PSR;usr1
LAYER MAP 240	DATATYPE 255 	61695 	 LAYER USER240 	 61695 

// tfgdsmap 2686;0 metalc0;maskDrawing
LAYER MAP 241	DATATYPE 0 	61696 	 LAYER METALC0DRAWN 	 61696 

// tfgdsmap 2687;0 metalc0;keepout
LAYER MAP 241	DATATYPE 1 	61697 	 LAYER METALC0KOR 	 61697 

// tfgdsmap 2688;0 metalc0;portDrawing
LAYER MAP 241	DATATYPE 2 	61698 	 LAYER METC0PORT 	 61698 

// tfgdsmap 2689;0 metalc0;zoneDrawing
LAYER MAP 241	DATATYPE 3 	61699 	 LAYER METC0ZONE 	 61699 

// tfgdsmap 2690;0 metalc0;resDrawing
LAYER MAP 241	DATATYPE 4 	61700 	 LAYER METC0RESID 	 61700 

// tfgdsmap 2844;0 metalc0;phantom
LAYER MAP 241	DATATYPE 11 	61707 	 LAYER METALC0P 	 61707 

// tfgdsmap 2692;0 metalc0;frameDrawing
LAYER MAP 241	DATATYPE 19 	61715 	 LAYER METC0FRAME 	 61715 

// tfgdsmap 7917;0 metalc0;critical
LAYER MAP 241	DATATYPE 21 	61717 	 LAYER METALC0CRITICALID 	 61717 

// tfgdsmap 2693;0 metalc0;dummyDrawing
LAYER MAP 241	DATATYPE 33 	61729 	 LAYER METALC0DUMMYID 	 61729 

// tfgdsmap 2695;0 metalc0;DoNotProteus
LAYER MAP 241	DATATYPE 37 	61733 	 LAYER METALC0DNP 	 61733 

// tfgdsmap 2696;0 metalc0;needTermCells
LAYER MAP 241	DATATYPE 40 	61736 	 LAYER MC0NEEDTERMCELLS 	 61736 

// tfgdsmap 2697;0 metalc0;keepAwayTermCells
LAYER MAP 241	DATATYPE 45 	61741 	 LAYER MC0KEEPAWAYTERMCELLS 	 61741 

// tfgdsmap 2698;0 metalc0;keepGenAway
LAYER MAP 241	DATATYPE 51 	61747 	 LAYER METALC0KGA 	 61747 

// tfgdsmap 2699;0 metalc0;FeatureUnderTest
LAYER MAP 241	DATATYPE 52 	61748 	 LAYER METALC0FUT 	 61748 

// tfgdsmap 2700;0 metalc0;optmaskDraw
LAYER MAP 241	DATATYPE 55 	61751 	 LAYER METC0OPT 	 61751 

// tfgdsmap 2814;0 metalc0;GridShift
LAYER MAP 241	DATATYPE 57 	61753 	 LAYER METALC0GRIDSHIFT 	 61753 

// tfgdsmap 6928;0 metalc0;allowOTC
LAYER MAP 241	DATATYPE 58 	61754 	 LAYER METC0ALLOWOTC 	 61754 

// tfgdsmap 2804;0 metalc0;fillerID
LAYER MAP 241	DATATYPE 65 	61761 	 LAYER METALC0FILLID 	 61761 

// tfgdsmap 3407;0 metalc0;grating
LAYER MAP 241	DATATYPE 70 	61766 	 LAYER METALC0GRATING 	 61766 

// tfgdsmap 3408;0 metalc0;gratingFr
LAYER MAP 241	DATATYPE 71 	61767 	 LAYER METALC0GRATINGFRAME 	 61767 

// tfgdsmap 11048;0 metalc0;SRAFplus
LAYER MAP 241	DATATYPE 72 	61768 	 LAYER METC0SRAFPLUS 	 61768 

// tfgdsmap 11279;0 metalc0;SRAFminus
LAYER MAP 241	DATATYPE 73 	61769 	 LAYER METC0SRAFMINUS 	 61769 

// tfgdsmap 3409;0 metalc0;plug
LAYER MAP 241	DATATYPE 74 	61770 	 LAYER METALC0PLUG 	 61770 

// tfgdsmap 3410;0 metalc0;plugFr
LAYER MAP 241	DATATYPE 75 	61771 	 LAYER METALC0PLUGFRAME 	 61771 

// tfgdsmap 6846;0 metalc0;SDC
LAYER MAP 241	DATATYPE 76 	61772 	 LAYER METALC0SDC 	 61772 

// tfgdsmap 9106;0 metalc0;fillGuide
LAYER MAP 241	DATATYPE 84 	61780 	 LAYER METC0FILLGUIDE 	 61780 

// tfgdsmap 9107;0 metalc0;fillCut
LAYER MAP 241	DATATYPE 85 	61781 	 LAYER METC0FILLCUT 	 61781 

// tfgdsmap 7033;0 metalc0;fillBlockage
LAYER MAP 241	DATATYPE 93 	61789 	 LAYER METC0FILLKOR 	 61789 

// tfgdsmap 3411;0 metalc0;metroCell
LAYER MAP 241	DATATYPE 96 	61792 	 LAYER METALC0METROCELL 	 61792 

// tfgdsmap 2702;0 metalc0;tsdrRegion
LAYER MAP 241	DATATYPE 98 	61794 	 LAYER METALC0TSDRREGION 	 61794 

// tfgdsmap 2703;0 metalc0;tsdr2sdr
LAYER MAP 241	DATATYPE 99 	61795 	 LAYER METALC0TSDR2SDR 	 61795 

// tfgdsmap 8487;0 metalc0;eco
LAYER MAP 241	DATATYPE 101 	61797 	 LAYER METC0ECOID 	 61797 

// tfgdsmap 2704;0 metalc0;devtermID1
LAYER MAP 241	DATATYPE 110 	61806 	 LAYER METC0TERMID1 	 61806 

// tfgdsmap 2705;0 metalc0;g1pitchID
LAYER MAP 241	DATATYPE 114 	61810 	 LAYER METALC0G1PITCHID 	 61810 

// tfgdsmap 2706;0 metalc0;g2pitchID
LAYER MAP 241	DATATYPE 115 	61811 	 LAYER METALC0G2PITCHID 	 61811 

// tfgdsmap 2707;0 metalc0;g3pitchID
LAYER MAP 241	DATATYPE 116 	61812 	 LAYER METALC0G3PITCHID 	 61812 

// tfgdsmap 2708;0 metalc0;g4pitchID
LAYER MAP 241	DATATYPE 117 	61813 	 LAYER METALC0G4PITCHID 	 61813 

// tfgdsmap 2709;0 metalc0;g5pitchID
LAYER MAP 241	DATATYPE 118 	61814 	 LAYER METALC0G5PITCHID 	 61814 

// tfgdsmap 2948;0 metalc0;g6pitchID
LAYER MAP 241	DATATYPE 119 	61815 	 LAYER METALC0G6PITCHID 	 61815 

// tfgdsmap 2710;0 metalc0;devtermID2
LAYER MAP 241	DATATYPE 121 	61817 	 LAYER METC0TERMID2 	 61817 

// tfgdsmap 2711;0 metalc0;devtermID3
LAYER MAP 241	DATATYPE 122 	61818 	 LAYER METC0TERMID3 	 61818 

// tfgdsmap 2712;0 metalc0;devtermID4
LAYER MAP 241	DATATYPE 123 	61819 	 LAYER METC0TERMID4 	 61819 

// tfgdsmap 2713;0 metalc0;STD
LAYER MAP 241	DATATYPE 130 	61826 	 LAYER METC0STD 	 61826 

// tfgdsmap 2714;0 metalc0;TARG1
LAYER MAP 241	DATATYPE 131 	61827 	 LAYER METC0TARG1 	 61827 

// tfgdsmap 2715;0 metalc0;TARG2
LAYER MAP 241	DATATYPE 132 	61828 	 LAYER METC0TARG2 	 61828 

// tfgdsmap 2716;0 metalc0;TARG3
LAYER MAP 241	DATATYPE 133 	61829 	 LAYER METC0TARG3 	 61829 

// tfgdsmap 2717;0 metalc0;complement
LAYER MAP 241	DATATYPE 137 	61833 	 LAYER M0CID 	 61833 

// tfgdsmap 2949;0 metalc0;g7pitchID
LAYER MAP 241	DATATYPE 138 	61834 	 LAYER METALC0G7PITCHID 	 61834 

// tfgdsmap 3749;0 metalc0;noFDR
LAYER MAP 241	DATATYPE 150 	61846 	 LAYER METC0NOFDR 	 61846 

// tfgdsmap 3412;0 metalc0;g8pitchID
LAYER MAP 241	DATATYPE 170 	61866 	 LAYER METALC0G8PITCHID 	 61866 

// tfgdsmap 3413;0 metalc0;g9pitchID
LAYER MAP 241	DATATYPE 171 	61867 	 LAYER METALC0G9PITCHID 	 61867 

// tfgdsmap 3414;0 metalc0;g10pitchID
LAYER MAP 241	DATATYPE 172 	61868 	 LAYER METALC0G10PITCHID 	 61868 

// tfgdsmap 4069;0 metalc0;dummyFill
LAYER MAP 241	DATATYPE 250 	61946 	 LAYER METALC0DUMMYFILL 	 61946 

// tfgdsmap 7803;0 metalc0;actFill
LAYER MAP 241	DATATYPE 251 	61947 	 LAYER METC0ACTFILL 	 61947 

// tfgdsmap 6388;0 metalc0;trFill
LAYER MAP 241	DATATYPE 252 	61948 	 LAYER METALC0TRFILL 	 61948 

// tfgdsmap 5421;0 metalc0;usr1
LAYER MAP 241	DATATYPE 255 	61951 	 LAYER USER241 	 61951 

// tfgdsmap 2995;0 CTP;maskDrawing
LAYER MAP 242	DATATYPE 0 	61952 	 LAYER CTPDRAWN 	 61952 

// tfgdsmap 2996;0 CTP;keepout
LAYER MAP 242	DATATYPE 1 	61953 	 LAYER CTPKOR 	 61953 

// tfgdsmap 2997;0 CTP;portDrawing
LAYER MAP 242	DATATYPE 2 	61954 	 LAYER CTPPORT 	 61954 

// tfgdsmap 2998;0 CTP;zoneDrawing
LAYER MAP 242	DATATYPE 3 	61955 	 LAYER CTPZONE 	 61955 

// tfgdsmap 3000;0 CTP;frameDrawing
LAYER MAP 242	DATATYPE 19 	61971 	 LAYER CTPFRAME 	 61971 

// tfgdsmap 3007;0 CTP;drawing
LAYER MAP 242	DATATYPE 21 	61973 	 LAYER CTPPGD 	 61973 

// tfgdsmap 3008;0 CTP;drawing1
LAYER MAP 242	DATATYPE 22 	61974 	 LAYER CTPOGD 	 61974 

// tfgdsmap 3001;0 CTP;dummyDrawing
LAYER MAP 242	DATATYPE 33 	61985 	 LAYER CTPDUMMY 	 61985 

// tfgdsmap 3002;0 CTP;DoNotProteus
LAYER MAP 242	DATATYPE 37 	61989 	 LAYER CTPDNP 	 61989 

// tfgdsmap 3003;0 CTP;needTermCells
LAYER MAP 242	DATATYPE 40 	61992 	 LAYER CTPNEEDTERMCELLS 	 61992 

// tfgdsmap 3004;0 CTP;keepAwayTermCells
LAYER MAP 242	DATATYPE 45 	61997 	 LAYER CTPKEEPAWAYTERMCELLS 	 61997 

// tfgdsmap 3005;0 CTP;keepGenAway
LAYER MAP 242	DATATYPE 51 	62003 	 LAYER CTPKGA 	 62003 

// tfgdsmap 3006;0 CTP;FeatureUnderTest
LAYER MAP 242	DATATYPE 52 	62004 	 LAYER CTPFUT 	 62004 

// tfgdsmap 11049;0 CTP;SRAFplus
LAYER MAP 242	DATATYPE 72 	62024 	 LAYER CTPSRAFPLUS 	 62024 

// tfgdsmap 11280;0 CTP;SRAFminus
LAYER MAP 242	DATATYPE 73 	62025 	 LAYER CTPSRAFMINUS 	 62025 

// tfgdsmap 6847;0 CTP;SDC
LAYER MAP 242	DATATYPE 76 	62028 	 LAYER CTPSDC 	 62028 

// tfgdsmap 3603;0 CTP;metroCell
LAYER MAP 242	DATATYPE 96 	62048 	 LAYER CTPMETROCELL 	 62048 

// tfgdsmap 3009;0 CTP;STD
LAYER MAP 242	DATATYPE 130 	62082 	 LAYER CTPSTD 	 62082 

// tfgdsmap 3010;0 CTP;TARG1
LAYER MAP 242	DATATYPE 131 	62083 	 LAYER CTPTARG1 	 62083 

// tfgdsmap 3011;0 CTP;TARG2
LAYER MAP 242	DATATYPE 132 	62084 	 LAYER CTPTARG2 	 62084 

// tfgdsmap 3012;0 CTP;TARG3
LAYER MAP 242	DATATYPE 133 	62085 	 LAYER CTPTARG3 	 62085 

// tfgdsmap 3750;0 CTP;noFDR
LAYER MAP 242	DATATYPE 150 	62102 	 LAYER CTPNOFDR 	 62102 

// tfgdsmap 4070;0 CTP;dummyFill
LAYER MAP 242	DATATYPE 250 	62202 	 LAYER CTPDUMMYFILL 	 62202 

// tfgdsmap 7804;0 CTP;actFill
LAYER MAP 242	DATATYPE 251 	62203 	 LAYER CTPACTFILL 	 62203 

// tfgdsmap 6389;0 CTP;trFill
LAYER MAP 242	DATATYPE 252 	62204 	 LAYER CTPTRFILL 	 62204 

// tfgdsmap 5422;0 CTP;usr1
LAYER MAP 242	DATATYPE 255 	62207 	 LAYER USER242 	 62207 

// tfgdsmap 3415;0 DC1;maskDrawing
LAYER MAP 243	DATATYPE 0 	62208 	 LAYER DC1DRAWN 	 62208 

// tfgdsmap 3416;0 DC1;keepout
LAYER MAP 243	DATATYPE 1 	62209 	 LAYER DC1KOR 	 62209 

// tfgdsmap 3417;0 DC1;portDrawing
LAYER MAP 243	DATATYPE 2 	62210 	 LAYER DC1PORT 	 62210 

// tfgdsmap 3418;0 DC1;zoneDrawing
LAYER MAP 243	DATATYPE 3 	62211 	 LAYER DC1ZONE 	 62211 

// tfgdsmap 3021;0 DC1;frameDrawing
LAYER MAP 243	DATATYPE 19 	62227 	 LAYER DC1FRAME 	 62227 

// tfgdsmap 7918;0 DC1;critical
LAYER MAP 243	DATATYPE 21 	62229 	 LAYER DC1CRITICALID 	 62229 

// tfgdsmap 3421;0 DC1;dummyDrawing
LAYER MAP 243	DATATYPE 33 	62241 	 LAYER DC1DUMMYID 	 62241 

// tfgdsmap 3422;0 DC1;DoNotProteus
LAYER MAP 243	DATATYPE 37 	62245 	 LAYER DC1DNP 	 62245 

// tfgdsmap 3423;0 DC1;keepGenAway
LAYER MAP 243	DATATYPE 51 	62259 	 LAYER DC1KGA 	 62259 

// tfgdsmap 3424;0 DC1;fillerID
LAYER MAP 243	DATATYPE 65 	62273 	 LAYER DC1FILLID 	 62273 

// tfgdsmap 11050;0 DC1;SRAFplus
LAYER MAP 243	DATATYPE 72 	62280 	 LAYER DC1SRAFPLUS 	 62280 

// tfgdsmap 11281;0 DC1;SRAFminus
LAYER MAP 243	DATATYPE 73 	62281 	 LAYER DC1SRAFMINUS 	 62281 

// tfgdsmap 6848;0 DC1;SDC
LAYER MAP 243	DATATYPE 76 	62284 	 LAYER DC1SDC 	 62284 

// tfgdsmap 3604;0 DC1;metroCell
LAYER MAP 243	DATATYPE 96 	62304 	 LAYER DC1METROCELL 	 62304 

// tfgdsmap 3425;0 DC1;STD
LAYER MAP 243	DATATYPE 130 	62338 	 LAYER DC1STD 	 62338 

// tfgdsmap 3426;0 DC1;TARG1
LAYER MAP 243	DATATYPE 131 	62339 	 LAYER DC1TARG1 	 62339 

// tfgdsmap 3427;0 DC1;TARG2
LAYER MAP 243	DATATYPE 132 	62340 	 LAYER DC1TARG2 	 62340 

// tfgdsmap 3428;0 DC1;TARG3
LAYER MAP 243	DATATYPE 133 	62341 	 LAYER DC1TARG3 	 62341 

// tfgdsmap 3751;0 DC1;noFDR
LAYER MAP 243	DATATYPE 150 	62358 	 LAYER DC1NOFDR 	 62358 

// tfgdsmap 4071;0 DC1;dummyFill
LAYER MAP 243	DATATYPE 250 	62458 	 LAYER DC1DUMMYFILL 	 62458 

// tfgdsmap 7805;0 DC1;actFill
LAYER MAP 243	DATATYPE 251 	62459 	 LAYER DC1ACTFILL 	 62459 

// tfgdsmap 6390;0 DC1;trFill
LAYER MAP 243	DATATYPE 252 	62460 	 LAYER DC1TRFILL 	 62460 

// tfgdsmap 5423;0 DC1;usr1
LAYER MAP 243	DATATYPE 255 	62463 	 LAYER USER243 	 62463 

// tfgdsmap 3429;0 DC2;maskDrawing
LAYER MAP 244	DATATYPE 0 	62464 	 LAYER DC2DRAWN 	 62464 

// tfgdsmap 3430;0 DC2;keepout
LAYER MAP 244	DATATYPE 1 	62465 	 LAYER DC2KOR 	 62465 

// tfgdsmap 3431;0 DC2;portDrawing
LAYER MAP 244	DATATYPE 2 	62466 	 LAYER DC2PORT 	 62466 

// tfgdsmap 3432;0 DC2;zoneDrawing
LAYER MAP 244	DATATYPE 3 	62467 	 LAYER DC2ZONE 	 62467 

// tfgdsmap 3022;0 DC2;frameDrawing
LAYER MAP 244	DATATYPE 19 	62483 	 LAYER DC2FRAME 	 62483 

// tfgdsmap 7919;0 DC2;critical
LAYER MAP 244	DATATYPE 21 	62485 	 LAYER DC2CRITICALID 	 62485 

// tfgdsmap 3435;0 DC2;dummyDrawing
LAYER MAP 244	DATATYPE 33 	62497 	 LAYER DC2DUMMYID 	 62497 

// tfgdsmap 3436;0 DC2;DoNotProteus
LAYER MAP 244	DATATYPE 37 	62501 	 LAYER DC2DNP 	 62501 

// tfgdsmap 3437;0 DC2;keepGenAway
LAYER MAP 244	DATATYPE 51 	62515 	 LAYER DC2KGA 	 62515 

// tfgdsmap 3438;0 DC2;fillerID
LAYER MAP 244	DATATYPE 65 	62529 	 LAYER DC2FILLID 	 62529 

// tfgdsmap 11051;0 DC2;SRAFplus
LAYER MAP 244	DATATYPE 72 	62536 	 LAYER DC2SRAFPLUS 	 62536 

// tfgdsmap 11282;0 DC2;SRAFminus
LAYER MAP 244	DATATYPE 73 	62537 	 LAYER DC2SRAFMINUS 	 62537 

// tfgdsmap 6849;0 DC2;SDC
LAYER MAP 244	DATATYPE 76 	62540 	 LAYER DC2SDC 	 62540 

// tfgdsmap 3605;0 DC2;metroCell
LAYER MAP 244	DATATYPE 96 	62560 	 LAYER DC2METROCELL 	 62560 

// tfgdsmap 3439;0 DC2;STD
LAYER MAP 244	DATATYPE 130 	62594 	 LAYER DC2STD 	 62594 

// tfgdsmap 3440;0 DC2;TARG1
LAYER MAP 244	DATATYPE 131 	62595 	 LAYER DC2TARG1 	 62595 

// tfgdsmap 3441;0 DC2;TARG2
LAYER MAP 244	DATATYPE 132 	62596 	 LAYER DC2TARG2 	 62596 

// tfgdsmap 3442;0 DC2;TARG3
LAYER MAP 244	DATATYPE 133 	62597 	 LAYER DC2TARG3 	 62597 

// tfgdsmap 3752;0 DC2;noFDR
LAYER MAP 244	DATATYPE 150 	62614 	 LAYER DC2NOFDR 	 62614 

// tfgdsmap 4072;0 DC2;dummyFill
LAYER MAP 244	DATATYPE 250 	62714 	 LAYER DC2DUMMYFILL 	 62714 

// tfgdsmap 7806;0 DC2;actFill
LAYER MAP 244	DATATYPE 251 	62715 	 LAYER DC2ACTFILL 	 62715 

// tfgdsmap 6391;0 DC2;trFill
LAYER MAP 244	DATATYPE 252 	62716 	 LAYER DC2TRFILL 	 62716 

// tfgdsmap 5424;0 DC2;usr1
LAYER MAP 244	DATATYPE 255 	62719 	 LAYER USER244 	 62719 

// tfgdsmap 3443;0 DBB;maskDrawing
LAYER MAP 245	DATATYPE 0 	62720 	 LAYER DBBDRAWN 	 62720 

// tfgdsmap 3444;0 DBB;keepout
LAYER MAP 245	DATATYPE 1 	62721 	 LAYER DBBKOR 	 62721 

// tfgdsmap 3445;0 DBB;portDrawing
LAYER MAP 245	DATATYPE 2 	62722 	 LAYER DBBPORT 	 62722 

// tfgdsmap 3446;0 DBB;zoneDrawing
LAYER MAP 245	DATATYPE 3 	62723 	 LAYER DBBZONE 	 62723 

// tfgdsmap 7920;0 DBB;critical
LAYER MAP 245	DATATYPE 21 	62741 	 LAYER DBBCRITICALID 	 62741 

// tfgdsmap 3449;0 DBB;dummyDrawing
LAYER MAP 245	DATATYPE 33 	62753 	 LAYER DBBDUMMYID 	 62753 

// tfgdsmap 3450;0 DBB;DoNotProteus
LAYER MAP 245	DATATYPE 37 	62757 	 LAYER DBBDNP 	 62757 

// tfgdsmap 3451;0 DBB;keepGenAway
LAYER MAP 245	DATATYPE 51 	62771 	 LAYER DBBKGA 	 62771 

// tfgdsmap 3452;0 DBB;fillerID
LAYER MAP 245	DATATYPE 65 	62785 	 LAYER DBBFILLID 	 62785 

// tfgdsmap 11052;0 DBB;SRAFplus
LAYER MAP 245	DATATYPE 72 	62792 	 LAYER DBBSRAFPLUS 	 62792 

// tfgdsmap 11283;0 DBB;SRAFminus
LAYER MAP 245	DATATYPE 73 	62793 	 LAYER DBBSRAFMINUS 	 62793 

// tfgdsmap 6850;0 DBB;SDC
LAYER MAP 245	DATATYPE 76 	62796 	 LAYER DBBSDC 	 62796 

// tfgdsmap 3606;0 DBB;metroCell
LAYER MAP 245	DATATYPE 96 	62816 	 LAYER DBBMETROCELL 	 62816 

// tfgdsmap 3453;0 DBB;STD
LAYER MAP 245	DATATYPE 130 	62850 	 LAYER DBBSTD 	 62850 

// tfgdsmap 3454;0 DBB;TARG1
LAYER MAP 245	DATATYPE 131 	62851 	 LAYER DBBTARG1 	 62851 

// tfgdsmap 3455;0 DBB;TARG2
LAYER MAP 245	DATATYPE 132 	62852 	 LAYER DBBTARG2 	 62852 

// tfgdsmap 3456;0 DBB;TARG3
LAYER MAP 245	DATATYPE 133 	62853 	 LAYER DBBTARG3 	 62853 

// tfgdsmap 3753;0 DBB;noFDR
LAYER MAP 245	DATATYPE 150 	62870 	 LAYER DBBNOFDR 	 62870 

// tfgdsmap 4073;0 DBB;dummyFill
LAYER MAP 245	DATATYPE 250 	62970 	 LAYER DBBDUMMYFILL 	 62970 

// tfgdsmap 7807;0 DBB;actFill
LAYER MAP 245	DATATYPE 251 	62971 	 LAYER DBBACTFILL 	 62971 

// tfgdsmap 6392;0 DBB;trFill
LAYER MAP 245	DATATYPE 252 	62972 	 LAYER DBBTRFILL 	 62972 

// tfgdsmap 5425;0 DBB;usr1
LAYER MAP 245	DATATYPE 255 	62975 	 LAYER USER245 	 62975 

// tfgdsmap 3457;0 M4PG;maskDrawing
LAYER MAP 246	DATATYPE 0 	62976 	 LAYER M4PGDRAWN 	 62976 

// tfgdsmap 5171;0 M4PG;keepout
LAYER MAP 246	DATATYPE 1 	62977 	 LAYER M4PGKOR 	 62977 

// tfgdsmap 3458;0 M4PG;toSynDrawing
LAYER MAP 246	DATATYPE 18 	62994 	 LAYER M4PGID 	 62994 

// tfgdsmap 3459;0 M4PG;frameDrawing
LAYER MAP 246	DATATYPE 19 	62995 	 LAYER M4PGFRAME 	 62995 

// tfgdsmap 11053;0 M4PG;SRAFplus
LAYER MAP 246	DATATYPE 72 	63048 	 LAYER M4PGSRAFPLUS 	 63048 

// tfgdsmap 11284;0 M4PG;SRAFminus
LAYER MAP 246	DATATYPE 73 	63049 	 LAYER M4PGSRAFMINUS 	 63049 

// tfgdsmap 6851;0 M4PG;SDC
LAYER MAP 246	DATATYPE 76 	63052 	 LAYER M4PGSDC 	 63052 

// tfgdsmap 3607;0 M4PG;metroCell
LAYER MAP 246	DATATYPE 96 	63072 	 LAYER M4PGMETROCELL 	 63072 

// tfgdsmap 3460;0 M4PG;STD
LAYER MAP 246	DATATYPE 130 	63106 	 LAYER M4PGSTD 	 63106 

// tfgdsmap 3461;0 M4PG;TARG1
LAYER MAP 246	DATATYPE 131 	63107 	 LAYER M4PGTARG1 	 63107 

// tfgdsmap 3462;0 M4PG;TARG2
LAYER MAP 246	DATATYPE 132 	63108 	 LAYER M4PGTARG2 	 63108 

// tfgdsmap 3463;0 M4PG;TARG3
LAYER MAP 246	DATATYPE 133 	63109 	 LAYER M4PGTARG3 	 63109 

// tfgdsmap 3754;0 M4PG;noFDR
LAYER MAP 246	DATATYPE 150 	63126 	 LAYER M4PGNOFDR 	 63126 

// tfgdsmap 4169;0 M4PG;dummyFill
LAYER MAP 246	DATATYPE 250 	63226 	 LAYER M4PGDUMMYFILL 	 63226 

// tfgdsmap 6393;0 M4PG;trFill
LAYER MAP 246	DATATYPE 252 	63228 	 LAYER M4PGTRFILL 	 63228 

// tfgdsmap 5426;0 M4PG;usr1
LAYER MAP 246	DATATYPE 255 	63231 	 LAYER USER246 	 63231 

// tfgdsmap 3464;0 M5PG;maskDrawing
LAYER MAP 247	DATATYPE 0 	63232 	 LAYER M5PGDRAWN 	 63232 

// tfgdsmap 5172;0 M5PG;keepout
LAYER MAP 247	DATATYPE 1 	63233 	 LAYER M5PGKOR 	 63233 

// tfgdsmap 3465;0 M5PG;toSynDrawing
LAYER MAP 247	DATATYPE 18 	63250 	 LAYER M5PGID 	 63250 

// tfgdsmap 3466;0 M5PG;frameDrawing
LAYER MAP 247	DATATYPE 19 	63251 	 LAYER M5PGFRAME 	 63251 

// tfgdsmap 11054;0 M5PG;SRAFplus
LAYER MAP 247	DATATYPE 72 	63304 	 LAYER M5PGSRAFPLUS 	 63304 

// tfgdsmap 11285;0 M5PG;SRAFminus
LAYER MAP 247	DATATYPE 73 	63305 	 LAYER M5PGSRAFMINUS 	 63305 

// tfgdsmap 6852;0 M5PG;SDC
LAYER MAP 247	DATATYPE 76 	63308 	 LAYER M5PGSDC 	 63308 

// tfgdsmap 3608;0 M5PG;metroCell
LAYER MAP 247	DATATYPE 96 	63328 	 LAYER M5PGMETROCELL 	 63328 

// tfgdsmap 3467;0 M5PG;STD
LAYER MAP 247	DATATYPE 130 	63362 	 LAYER M5PGSTD 	 63362 

// tfgdsmap 3468;0 M5PG;TARG1
LAYER MAP 247	DATATYPE 131 	63363 	 LAYER M5PGTARG1 	 63363 

// tfgdsmap 3469;0 M5PG;TARG2
LAYER MAP 247	DATATYPE 132 	63364 	 LAYER M5PGTARG2 	 63364 

// tfgdsmap 3470;0 M5PG;TARG3
LAYER MAP 247	DATATYPE 133 	63365 	 LAYER M5PGTARG3 	 63365 

// tfgdsmap 3755;0 M5PG;noFDR
LAYER MAP 247	DATATYPE 150 	63382 	 LAYER M5PGNOFDR 	 63382 

// tfgdsmap 4170;0 M5PG;dummyFill
LAYER MAP 247	DATATYPE 250 	63482 	 LAYER M5PGDUMMYFILL 	 63482 

// tfgdsmap 6394;0 M5PG;trFill
LAYER MAP 247	DATATYPE 252 	63484 	 LAYER M5PGTRFILL 	 63484 

// tfgdsmap 5427;0 M5PG;usr1
LAYER MAP 247	DATATYPE 255 	63487 	 LAYER USER247 	 63487 

// tfgdsmap 3471;0 M6PG;maskDrawing
LAYER MAP 248	DATATYPE 0 	63488 	 LAYER M6PGDRAWN 	 63488 

// tfgdsmap 5173;0 M6PG;keepout
LAYER MAP 248	DATATYPE 1 	63489 	 LAYER M6PGKOR 	 63489 

// tfgdsmap 3472;0 M6PG;toSynDrawing
LAYER MAP 248	DATATYPE 18 	63506 	 LAYER M6PGID 	 63506 

// tfgdsmap 3473;0 M6PG;frameDrawing
LAYER MAP 248	DATATYPE 19 	63507 	 LAYER M6PGFRAME 	 63507 

// tfgdsmap 11055;0 M6PG;SRAFplus
LAYER MAP 248	DATATYPE 72 	63560 	 LAYER M6PGSRAFPLUS 	 63560 

// tfgdsmap 11286;0 M6PG;SRAFminus
LAYER MAP 248	DATATYPE 73 	63561 	 LAYER M6PGSRAFMINUS 	 63561 

// tfgdsmap 6853;0 M6PG;SDC
LAYER MAP 248	DATATYPE 76 	63564 	 LAYER M6PGSDC 	 63564 

// tfgdsmap 3609;0 M6PG;metroCell
LAYER MAP 248	DATATYPE 96 	63584 	 LAYER M6PGMETROCELL 	 63584 

// tfgdsmap 3474;0 M6PG;STD
LAYER MAP 248	DATATYPE 130 	63618 	 LAYER M6PGSTD 	 63618 

// tfgdsmap 3475;0 M6PG;TARG1
LAYER MAP 248	DATATYPE 131 	63619 	 LAYER M6PGTARG1 	 63619 

// tfgdsmap 3476;0 M6PG;TARG2
LAYER MAP 248	DATATYPE 132 	63620 	 LAYER M6PGTARG2 	 63620 

// tfgdsmap 3477;0 M6PG;TARG3
LAYER MAP 248	DATATYPE 133 	63621 	 LAYER M6PGTARG3 	 63621 

// tfgdsmap 3756;0 M6PG;noFDR
LAYER MAP 248	DATATYPE 150 	63638 	 LAYER M6PGNOFDR 	 63638 

// tfgdsmap 4171;0 M6PG;dummyFill
LAYER MAP 248	DATATYPE 250 	63738 	 LAYER M6PGDUMMYFILL 	 63738 

// tfgdsmap 6395;0 M6PG;trFill
LAYER MAP 248	DATATYPE 252 	63740 	 LAYER M6PGTRFILL 	 63740 

// tfgdsmap 5428;0 M6PG;usr1
LAYER MAP 248	DATATYPE 255 	63743 	 LAYER USER248 	 63743 

// tfgdsmap 3478;0 M7PG;maskDrawing
LAYER MAP 249	DATATYPE 0 	63744 	 LAYER M7PGDRAWN 	 63744 

// tfgdsmap 5174;0 M7PG;keepout
LAYER MAP 249	DATATYPE 1 	63745 	 LAYER M7PGKOR 	 63745 

// tfgdsmap 3479;0 M7PG;toSynDrawing
LAYER MAP 249	DATATYPE 18 	63762 	 LAYER M7PGID 	 63762 

// tfgdsmap 3480;0 M7PG;frameDrawing
LAYER MAP 249	DATATYPE 19 	63763 	 LAYER M7PGFRAME 	 63763 

// tfgdsmap 11056;0 M7PG;SRAFplus
LAYER MAP 249	DATATYPE 72 	63816 	 LAYER M7PGSRAFPLUS 	 63816 

// tfgdsmap 11287;0 M7PG;SRAFminus
LAYER MAP 249	DATATYPE 73 	63817 	 LAYER M7PGSRAFMINUS 	 63817 

// tfgdsmap 6854;0 M7PG;SDC
LAYER MAP 249	DATATYPE 76 	63820 	 LAYER M7PGSDC 	 63820 

// tfgdsmap 3610;0 M7PG;metroCell
LAYER MAP 249	DATATYPE 96 	63840 	 LAYER M7PGMETROCELL 	 63840 

// tfgdsmap 3481;0 M7PG;STD
LAYER MAP 249	DATATYPE 130 	63874 	 LAYER M7PGSTD 	 63874 

// tfgdsmap 3482;0 M7PG;TARG1
LAYER MAP 249	DATATYPE 131 	63875 	 LAYER M7PGTARG1 	 63875 

// tfgdsmap 3483;0 M7PG;TARG2
LAYER MAP 249	DATATYPE 132 	63876 	 LAYER M7PGTARG2 	 63876 

// tfgdsmap 3484;0 M7PG;TARG3
LAYER MAP 249	DATATYPE 133 	63877 	 LAYER M7PGTARG3 	 63877 

// tfgdsmap 3757;0 M7PG;noFDR
LAYER MAP 249	DATATYPE 150 	63894 	 LAYER M7PGNOFDR 	 63894 

// tfgdsmap 4172;0 M7PG;dummyFill
LAYER MAP 249	DATATYPE 250 	63994 	 LAYER M7PGDUMMYFILL 	 63994 

// tfgdsmap 6396;0 M7PG;trFill
LAYER MAP 249	DATATYPE 252 	63996 	 LAYER M7PGTRFILL 	 63996 

// tfgdsmap 5429;0 M7PG;usr1
LAYER MAP 249	DATATYPE 255 	63999 	 LAYER USER249 	 63999 

// tfgdsmap 3485;0 M8PG;maskDrawing
LAYER MAP 250	DATATYPE 0 	64000 	 LAYER M8PGDRAWN 	 64000 

// tfgdsmap 5175;0 M8PG;keepout
LAYER MAP 250	DATATYPE 1 	64001 	 LAYER M8PGKOR 	 64001 

// tfgdsmap 3486;0 M8PG;toSynDrawing
LAYER MAP 250	DATATYPE 18 	64018 	 LAYER M8PGID 	 64018 

// tfgdsmap 3487;0 M8PG;frameDrawing
LAYER MAP 250	DATATYPE 19 	64019 	 LAYER M8PGFRAME 	 64019 

// tfgdsmap 4180;0 M8PG;dummyDrawing
LAYER MAP 250	DATATYPE 33 	64033 	 LAYER M8PGDUMMYID 	 64033 

// tfgdsmap 11057;0 M8PG;SRAFplus
LAYER MAP 250	DATATYPE 72 	64072 	 LAYER M8PGSRAFPLUS 	 64072 

// tfgdsmap 11288;0 M8PG;SRAFminus
LAYER MAP 250	DATATYPE 73 	64073 	 LAYER M8PGSRAFMINUS 	 64073 

// tfgdsmap 6855;0 M8PG;SDC
LAYER MAP 250	DATATYPE 76 	64076 	 LAYER M8PGSDC 	 64076 

// tfgdsmap 3611;0 M8PG;metroCell
LAYER MAP 250	DATATYPE 96 	64096 	 LAYER M8PGMETROCELL 	 64096 

// tfgdsmap 3488;0 M8PG;STD
LAYER MAP 250	DATATYPE 130 	64130 	 LAYER M8PGSTD 	 64130 

// tfgdsmap 3489;0 M8PG;TARG1
LAYER MAP 250	DATATYPE 131 	64131 	 LAYER M8PGTARG1 	 64131 

// tfgdsmap 3490;0 M8PG;TARG2
LAYER MAP 250	DATATYPE 132 	64132 	 LAYER M8PGTARG2 	 64132 

// tfgdsmap 3491;0 M8PG;TARG3
LAYER MAP 250	DATATYPE 133 	64133 	 LAYER M8PGTARG3 	 64133 

// tfgdsmap 3758;0 M8PG;noFDR
LAYER MAP 250	DATATYPE 150 	64150 	 LAYER M8PGNOFDR 	 64150 

// tfgdsmap 4173;0 M8PG;dummyFill
LAYER MAP 250	DATATYPE 250 	64250 	 LAYER M8PGDUMMYFILL 	 64250 

// tfgdsmap 6397;0 M8PG;trFill
LAYER MAP 250	DATATYPE 252 	64252 	 LAYER M8PGTRFILL 	 64252 

// tfgdsmap 5430;0 M8PG;usr1
LAYER MAP 250	DATATYPE 255 	64255 	 LAYER USER250 	 64255 

// tfgdsmap 3492;0 M9PG;maskDrawing
LAYER MAP 251	DATATYPE 0 	64256 	 LAYER M9PGDRAWN 	 64256 

// tfgdsmap 5176;0 M9PG;keepout
LAYER MAP 251	DATATYPE 1 	64257 	 LAYER M9PGKOR 	 64257 

// tfgdsmap 3493;0 M9PG;toSynDrawing
LAYER MAP 251	DATATYPE 18 	64274 	 LAYER M9PGID 	 64274 

// tfgdsmap 3494;0 M9PG;frameDrawing
LAYER MAP 251	DATATYPE 19 	64275 	 LAYER M9PGFRAME 	 64275 

// tfgdsmap 4181;0 M9PG;dummyDrawing
LAYER MAP 251	DATATYPE 33 	64289 	 LAYER M9PGDUMMYID 	 64289 

// tfgdsmap 11058;0 M9PG;SRAFplus
LAYER MAP 251	DATATYPE 72 	64328 	 LAYER M9PGSRAFPLUS 	 64328 

// tfgdsmap 11289;0 M9PG;SRAFminus
LAYER MAP 251	DATATYPE 73 	64329 	 LAYER M9PGSRAFMINUS 	 64329 

// tfgdsmap 6856;0 M9PG;SDC
LAYER MAP 251	DATATYPE 76 	64332 	 LAYER M9PGSDC 	 64332 

// tfgdsmap 3612;0 M9PG;metroCell
LAYER MAP 251	DATATYPE 96 	64352 	 LAYER M9PGMETROCELL 	 64352 

// tfgdsmap 3495;0 M9PG;STD
LAYER MAP 251	DATATYPE 130 	64386 	 LAYER M9PGSTD 	 64386 

// tfgdsmap 3496;0 M9PG;TARG1
LAYER MAP 251	DATATYPE 131 	64387 	 LAYER M9PGTARG1 	 64387 

// tfgdsmap 3497;0 M9PG;TARG2
LAYER MAP 251	DATATYPE 132 	64388 	 LAYER M9PGTARG2 	 64388 

// tfgdsmap 3498;0 M9PG;TARG3
LAYER MAP 251	DATATYPE 133 	64389 	 LAYER M9PGTARG3 	 64389 

// tfgdsmap 3759;0 M9PG;noFDR
LAYER MAP 251	DATATYPE 150 	64406 	 LAYER M9PGNOFDR 	 64406 

// tfgdsmap 4174;0 M9PG;dummyFill
LAYER MAP 251	DATATYPE 250 	64506 	 LAYER M9PGDUMMYFILL 	 64506 

// tfgdsmap 6398;0 M9PG;trFill
LAYER MAP 251	DATATYPE 252 	64508 	 LAYER M9PGTRFILL 	 64508 

// tfgdsmap 5431;0 M9PG;usr1
LAYER MAP 251	DATATYPE 255 	64511 	 LAYER USER251 	 64511 

// tfgdsmap 3499;0 M10PG;maskDrawing
LAYER MAP 252	DATATYPE 0 	64512 	 LAYER M10PGDRAWN 	 64512 

// tfgdsmap 5177;0 M10PG;keepout
LAYER MAP 252	DATATYPE 1 	64513 	 LAYER M10PGKOR 	 64513 

// tfgdsmap 3500;0 M10PG;toSynDrawing
LAYER MAP 252	DATATYPE 18 	64530 	 LAYER M10PGID 	 64530 

// tfgdsmap 3501;0 M10PG;frameDrawing
LAYER MAP 252	DATATYPE 19 	64531 	 LAYER M10PGFRAME 	 64531 

// tfgdsmap 4182;0 M10PG;dummyDrawing
LAYER MAP 252	DATATYPE 33 	64545 	 LAYER M10PGDUMMYID 	 64545 

// tfgdsmap 11059;0 M10PG;SRAFplus
LAYER MAP 252	DATATYPE 72 	64584 	 LAYER M10PGSRAFPLUS 	 64584 

// tfgdsmap 11290;0 M10PG;SRAFminus
LAYER MAP 252	DATATYPE 73 	64585 	 LAYER M10PGSRAFMINUS 	 64585 

// tfgdsmap 6857;0 M10PG;SDC
LAYER MAP 252	DATATYPE 76 	64588 	 LAYER M10PGSDC 	 64588 

// tfgdsmap 3613;0 M10PG;metroCell
LAYER MAP 252	DATATYPE 96 	64608 	 LAYER M10PGMETROCELL 	 64608 

// tfgdsmap 3502;0 M10PG;STD
LAYER MAP 252	DATATYPE 130 	64642 	 LAYER M10PGSTD 	 64642 

// tfgdsmap 3503;0 M10PG;TARG1
LAYER MAP 252	DATATYPE 131 	64643 	 LAYER M10PGTARG1 	 64643 

// tfgdsmap 3504;0 M10PG;TARG2
LAYER MAP 252	DATATYPE 132 	64644 	 LAYER M10PGTARG2 	 64644 

// tfgdsmap 3505;0 M10PG;TARG3
LAYER MAP 252	DATATYPE 133 	64645 	 LAYER M10PGTARG3 	 64645 

// tfgdsmap 3760;0 M10PG;noFDR
LAYER MAP 252	DATATYPE 150 	64662 	 LAYER M10PGNOFDR 	 64662 

// tfgdsmap 4175;0 M10PG;dummyFill
LAYER MAP 252	DATATYPE 250 	64762 	 LAYER M10PGDUMMYFILL 	 64762 

// tfgdsmap 6399;0 M10PG;trFill
LAYER MAP 252	DATATYPE 252 	64764 	 LAYER M10PGTRFILL 	 64764 

// tfgdsmap 5432;0 M10PG;usr1
LAYER MAP 252	DATATYPE 255 	64767 	 LAYER USER252 	 64767 

// tfgdsmap 3506;0 M11PG;maskDrawing
LAYER MAP 253	DATATYPE 0 	64768 	 LAYER M11PGDRAWN 	 64768 

// tfgdsmap 5178;0 M11PG;keepout
LAYER MAP 253	DATATYPE 1 	64769 	 LAYER M11PGKOR 	 64769 

// tfgdsmap 3507;0 M11PG;toSynDrawing
LAYER MAP 253	DATATYPE 18 	64786 	 LAYER M11PGID 	 64786 

// tfgdsmap 3508;0 M11PG;frameDrawing
LAYER MAP 253	DATATYPE 19 	64787 	 LAYER M11PGFRAME 	 64787 

// tfgdsmap 4183;0 M11PG;dummyDrawing
LAYER MAP 253	DATATYPE 33 	64801 	 LAYER M11PGDUMMYID 	 64801 

// tfgdsmap 11060;0 M11PG;SRAFplus
LAYER MAP 253	DATATYPE 72 	64840 	 LAYER M11PGSRAFPLUS 	 64840 

// tfgdsmap 11291;0 M11PG;SRAFminus
LAYER MAP 253	DATATYPE 73 	64841 	 LAYER M11PGSRAFMINUS 	 64841 

// tfgdsmap 6858;0 M11PG;SDC
LAYER MAP 253	DATATYPE 76 	64844 	 LAYER M11PGSDC 	 64844 

// tfgdsmap 3525;0 M11PG;metroCell
LAYER MAP 253	DATATYPE 96 	64864 	 LAYER M11PGMETROCELL 	 64864 

// tfgdsmap 3509;0 M11PG;STD
LAYER MAP 253	DATATYPE 130 	64898 	 LAYER M11PGSTD 	 64898 

// tfgdsmap 3510;0 M11PG;TARG1
LAYER MAP 253	DATATYPE 131 	64899 	 LAYER M11PGTARG1 	 64899 

// tfgdsmap 3511;0 M11PG;TARG2
LAYER MAP 253	DATATYPE 132 	64900 	 LAYER M11PGTARG2 	 64900 

// tfgdsmap 3512;0 M11PG;TARG3
LAYER MAP 253	DATATYPE 133 	64901 	 LAYER M11PGTARG3 	 64901 

// tfgdsmap 3761;0 M11PG;noFDR
LAYER MAP 253	DATATYPE 150 	64918 	 LAYER M11PGNOFDR 	 64918 

// tfgdsmap 4176;0 M11PG;dummyFill
LAYER MAP 253	DATATYPE 250 	65018 	 LAYER M11PGDUMMYFILL 	 65018 

// tfgdsmap 6400;0 M11PG;trFill
LAYER MAP 253	DATATYPE 252 	65020 	 LAYER M11PGTRFILL 	 65020 

// tfgdsmap 5433;0 M11PG;usr1
LAYER MAP 253	DATATYPE 255 	65023 	 LAYER USER253 	 65023 

// tfgdsmap 1738;0 chkBoundary;tool0
LAYER MAP 255	DATATYPE 0 	65280 	 LAYER MWBOUNDARY 	 65280 

// tfgdsmap 4016;0 FrameConstruct;keepout
LAYER MAP 255	DATATYPE 1 	65281 	 LAYER FRAMECONSTKOR 	 65281 

// tfgdsmap 4076;0 charge;frameOnly
LAYER MAP 255	DATATYPE 53 	65333 	 LAYER CHARGEFO 	 65333 

// tfgdsmap 4604;0 FrameConstruct;chrome
LAYER MAP 255	DATATYPE 67 	65347 	 LAYER FRAMECHROME 	 65347 

// tfgdsmap 5808;0 global;fillBlockage
LAYER MAP 255	DATATYPE 93 	65373 	 LAYER GLOBALFILLKOR 	 65373 

LAYER AG1MG	 58624  58874  58875 
LAYER AG2MG	 46080  46330  46331 
LAYER AG3MG	 41728  41978  41979 
LAYER AG4MG	 58368  58618  58619 
LAYER AG5MG	 46336  46586  46587 
LAYER AG6MG	 58880  59130  59131 
LAYER ALLNWELL	 2816  3066  3067  4864  5114  5115 
LAYER BC3RP10	 21032 
LAYER BC3RP5	 21027 
LAYER BC3RP6	 21028 
LAYER BC3RP7	 21029 
LAYER BC3RP8	 21030 
LAYER BC3RP9	 21031 
LAYER BC4RP4	 21036 
LAYER BC4RP5	 21037 
LAYER BGD	 37120  37370  37371 
LAYER BTP	 55040  55290  55291 
LAYER C4B	 23552  23802  23803 
LAYER C4BEMIB	 23552  44343 
LAYER C4E	 44288  44538  44539 
LAYER C4T	 44032  44282  44283 
LAYER CBP	 22784  23034  23035 
LAYER CBV	 23808  24058  24059 
LAYER CE1	 23296  23546  23547 
LAYER CE2	 23040  23290  23291 
LAYER CE3	 19712  19962  19963 
LAYER COB	 22528  22778  22779 
LAYER CPT	 22272  22522  22523 
LAYER CTP	 61952  62202  62203 
LAYER DB2	 30720  30970  30971 
LAYER DBB	 62720  62970  62971 
LAYER DC1	 62208  62458  62459 
LAYER DC2	 62464  62714  62715 
LAYER DCC	 31232  31482  31483 
LAYER DCG	 11008  11258  11259 
LAYER DCN	 11264  11514  11515 
LAYER DCP	 17408  17658 
LAYER DEEPNWELL	 5120  5370  5371 
LAYER DIFF	 256  506  507  2048  2298  2299 
LAYER DIFFCON	 1280  1530  1531 
LAYER DIFFUSIONMG	 27648  27898 
LAYER DMGMG	 38656  38906  38907 
LAYER DN1	 46592  46842  46843 
LAYER DN2	 46848  47098  47099 
LAYER DN3	 50688  50938  50939 
LAYER DOXMG	 40448  40698  40699 
LAYER DVNMG	 36608  36858  36859 
LAYER DVPMG	 37376  37626  37627 
LAYER ESDMG	 6144  6394  6395 
LAYER EVNMG	 40704  40954  40955 
LAYER FRO	 56320  56570  56571 
LAYER FTI	 47104  47354  47355 
LAYER FTR1MG	 51712  51962  51963 
LAYER FTR2MG	 51968  52218  52219 
LAYER GCV	 2304  2554  2555 
LAYER GTR	 21248  21498  21499 
LAYER HVGMG	 38400  38650  38651 
LAYER LLNMG	 12544  12794  12795 
LAYER LLPMG	 13056  13306  13307 
LAYER LMIPAD	 55808  56058  56059 
LAYER M0KPG	 48128  48378  48379 
LAYER M0LPG	 48384  48634  48635 
LAYER M0PG	 60928  61178 
LAYER M10PG	 64512  64762 
LAYER M11PG	 64768  65018 
LAYER M1E	 54784  55034 
LAYER M1PG	 18432  18682 
LAYER M2PG	 18688  18938 
LAYER M3PG	 18944  19194 
LAYER M4PG	 62976  63226 
LAYER M5PG	 63232  63482 
LAYER M6PG	 63488  63738 
LAYER M7PG	 63744  63994 
LAYER M8PG	 64000  64250 
LAYER M9PG	 64256  64506 
LAYER MC1	 31744  31994  31995 
LAYER MC2	 32000  32250  32251 
LAYER MC3	 32256  32506  32507 
LAYER MC4	 32512  32762  32763 
LAYER MCR	 17920  18170  18171 
LAYER MCR2	 60672  60922  60923 
LAYER MED	 56576  56826  56827 
LAYER MET0BCRESID	 14084  61700 
LAYER MET10BCRESID	 13828  60420 
LAYER MET11BCRESID	 14852 
LAYER MET12BCRESID	 15876 
LAYER MET1BCRESID	 1028  28420 
LAYER MET2BCRESID	 3588  28676 
LAYER MET3BCRESID	 4612  28932 
LAYER MET4BCRESID	 5636  29188 
LAYER MET5BCRESID	 6660  29444 
LAYER MET6BCRESID	 7684  59140 
LAYER MET7BCRESID	 8708  59396 
LAYER MET8BCRESID	 9732  59652 
LAYER MET9BCRESID	 11780  60164 
LAYER METAL0	 14080  14330  14331 
LAYER METAL0BC	 14080  14330  14331  61696  61946  61947 
LAYER METAL0BCALLOWOTC	 14138  61754  30778 
LAYER METAL1	 1024  1274  1275 
LAYER METAL10	 13824  14074  14075 
LAYER METAL10BC	 13824  14074  14075  60416  60666  60667 
LAYER METAL10BCALLOWOTC	 13882  60474 
LAYER METAL11	 14848  15098  15099 
LAYER METAL11BC	 14848  15098  15099 
LAYER METAL11BCALLOWOTC	 14906 
LAYER METAL12	 15872  16122  16123 
LAYER METAL12BC	 15872  16122  16123 
LAYER METAL12BCALLOWOTC	 15930 
LAYER METAL1BC	 1024  1274  1275  28416  28666  28667 
LAYER METAL1BCALLOWOTC	 1082  28474 
LAYER METAL2	 3584  3834  3835 
LAYER METAL2BC	 3584  3834  3835  28672  28922  28923 
LAYER METAL2BCALLOWOTC	 3642  28730 
LAYER METAL3	 4608  4858  4859 
LAYER METAL3BC	 4608  4858  4859  28928  29178  29179 
LAYER METAL3BCALLOWOTC	 4666  28986  31546 
LAYER METAL4	 5632  5882  5883 
LAYER METAL4BC	 5632  5882  5883  29184  29434  29435 
LAYER METAL4BCALLOWOTC	 5690  29242 
LAYER METAL5	 6656  6906  6907 
LAYER METAL5BC	 6656  6906  6907  29440  29690  29691 
LAYER METAL5BCALLOWOTC	 6714  29498 
LAYER METAL6	 7680  7930  7931 
LAYER METAL6BC	 7680  7930  7931  59136  59386  59387 
LAYER METAL6BCALLOWOTC	 7738  59194 
LAYER METAL7	 8704  8954  8955 
LAYER METAL7BC	 8704  8954  8955  59392  59642  59643 
LAYER METAL7BCALLOWOTC	 8762  59450 
LAYER METAL8	 9728  9978  9979 
LAYER METAL8BC	 9728  9978  9979  59648  59898  59899 
LAYER METAL8BCALLOWOTC	 9786  59706 
LAYER METAL9	 11776  12026  12027 
LAYER METAL9BC	 11776  12026  12027  60160  60410  60411 
LAYER METAL9BCALLOWOTC	 11834  60218 
LAYER METALC0	 61696  61946  61947 
LAYER METALC1	 28416  28666  28667 
LAYER METALC10	 60416  60666  60667 
LAYER METALC2	 28672  28922  28923 
LAYER METALC3	 28928  29178  29179 
LAYER METALC4	 29184  29434  29435 
LAYER METALC5	 29440  29690  29691 
LAYER METALC6	 59136  59386  59387 
LAYER METALC7	 59392  59642  59643 
LAYER METALC8	 59648  59898  59899 
LAYER METALC9	 60160  60410  60411 
LAYER MJ0	 47872  48122  48123 
LAYER MJ1	 52992  53242  53243 
LAYER MJ2	 53248  53498  53499 
LAYER MJA	 52736  52986  52987 
LAYER MJC	 36352  36602  36603 
LAYER MJG	 30464  30714  30715 
LAYER MJM	 37632  37882  37883 
LAYER MPV	 8192  8442  8443 
LAYER MRESISTORMG	 9984  10234  10235 
LAYER MTJ	 47616  47866  47867 
LAYER MV1	 31488  31738  31739 
LAYER MV2	 13312  13562  13563 
LAYER MV3	 15104  15354  15355 
LAYER NALMG	 35840  36090  36091 
LAYER NDIFF	 256  506  507 
LAYER NDR	 7168  7418  7419 
LAYER NESMG	 40192  40442  40443 
LAYER NMGMG	 38912  39162  39163 
LAYER NN1	 41984  42234  42235 
LAYER NSDMG	 3072  3322  3323 
LAYER NSL	 54272  54522  54523 
LAYER NTPEDRMG	 58112  58362  58363 
LAYER NTPMG	 1792  2042  2043 
LAYER NU1	 33536  33786  33787 
LAYER NV0	 29952  30202  30203 
LAYER NV1	 24064  24314  24315 
LAYER NV2	 25088  25338  25339 
LAYER NV3	 26368  26618  26619 
LAYER NVL	 20224  20474  20475 
LAYER NWELL	 2816  3066  3067 
LAYER NWELLESD	 4864  5114  5115 
LAYER OF1	 30976  31226  31227 
LAYER OFT	 10240  10490  10491 
LAYER PALMG	 36096  36346  36347 
LAYER PDIFF	 2048  2298  2299 
LAYER PDR	 6912  7162  7163 
LAYER PLAMG	 43776  44026  44027 
LAYER PLYBBMG	 52224  52474  52475 
LAYER PMGMG	 39168  39418  39419 
LAYER PN1	 42240  42490  42491 
LAYER POLY	 512  762  763 
LAYER POLYCHECK	 21504  21754  21755 
LAYER POLYCON	 1536  1590  1592  1786  1787 
LAYER POLYCONMASK	 1536  1786  1787 
LAYER POLYDUMMYID	 545  20851 
LAYER PRM	 21760  22010  22011 
LAYER PSDMG	 3840  4090  4091 
LAYER PSL	 54528  54778  54779 
LAYER PSR	 61440  61690  61691 
LAYER PTPMG	 2560  2810  2811 
LAYER PU1	 33792  34042  34043 
LAYER PV0	 29696  29946  29947 
LAYER PV1	 24832  25082  25083 
LAYER PV2	 25344  25594  25595 
LAYER PV3	 26112  26362  26363 
LAYER PVL	 19968  20218  20219 
LAYER PWELLMG	 27904  28154  28155 
LAYER RAD	 45056  45306  45307 
LAYER RCT	 22016  22266  22267 
LAYER RDL	 55552  55802  55803 
LAYER REC	 56064  56314  56315 
LAYER REIMG	 41216  41466  41467 
LAYER RESMG	 4096  4346  4347 
LAYER RMIMG	 57088  57338  57339 
LAYER RMPMG	 57344  57594  57595 
LAYER SCRATCH	 20480  20730  20731 
LAYER SLV	 7936  8186  8187 
LAYER SRAMID2	 551 
LAYER SRAM_ID	 20992  21242  21243 
LAYER SRAM_ULV_ID	 21033 
LAYER SRAM_XLV_ID	 21034 
LAYER SRAM_XPV_ID	 21035 
LAYER SVL	 17152  17402  17403 
LAYER SVNMG	 39680  39930  39931 
LAYER SVPMG	 39936  40186  40187 
LAYER TCALIGNMENT	 40960  41210  41211 
LAYER TCNBBMG	 52480  52730  52731 
LAYER TCNP	 42752  43002  43003 
LAYER TGOXID	 5888  6138  6139 
LAYER THX	 34048  34298  34299 
LAYER TM1	 10752  11002  11003 
LAYER TM1BC	 10752  11002  11003 
LAYER TM1BCALLOWOTC	 10810 
LAYER TM1BCRESID	 10756 
LAYER TM2	 16384  16634 
LAYER TNT	 33024  33274  33275 
LAYER TNW	 26624  26874  26875 
LAYER TPT	 33280  33530  33531 
LAYER TPW	 26880  27130  27131 
LAYER TSV	 55296  55546  55547 
LAYER TV2	 16128  16378 
LAYER TXR	 18176  18426  18427 
LAYER ULL	 35584  35834  35835 
LAYER ULNMG	 12032  12282  12283 
LAYER ULPMG	 12288  12538  12539 
LAYER VCNK	 48640  48890  48891 
LAYER VCNL	 48896  49146  49147 
LAYER VCR	 16640  16890  16891 
LAYER VCR2	 59904  60154  60155 
LAYER VED	 56832  57082  57083 
LAYER VIA0	 14336  14586  14587 
LAYER VIA0K	 50176  50426  50427 
LAYER VIA0L	 50432  50682  50683 
LAYER VIA1	 3328  3578  3579 
LAYER VIA10	 13568  13818  13819 
LAYER VIA11	 14592  14842  14843 
LAYER VIA12	 15616  15866  15867 
LAYER VIA2	 4352  4602  4603 
LAYER VIA3	 5376  5626  5627 
LAYER VIA4	 6400  6650  6651 
LAYER VIA4E	 61184  61434  61435 
LAYER VIA5	 7424  7674  7675 
LAYER VIA6	 8448  8698  8699 
LAYER VIA7	 9472  9722  9723 
LAYER VIA8	 10496  10746  10747 
LAYER VIA9	 11520  11770  11771 
LAYER VIACON	 768  1018  1019 
LAYER VIADP	 19200  19450  19451 
LAYER VTJ	 47360  47610  47611 
LAYER XHX	 34816  35066  35067 
LAYER XNT	 34304  34554  34555 
LAYER XPT	 34560  34810  34811 
LAYER XVNMG	 41472  41722  41723 
LAYER XVPMG	 57600  57850  57851 
LAYER ZEROTH	 44800  45050  45051 


#ENDIF //_P1273_ASSIGN_


#IFNDEF _P1273_DR_ 
#DEFINE _P1273_DR_

#IFDEF DOT4


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/runset_libs/x12dev_drwork_rst/Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.txt


#IFNDEF _P1273d4_DR_TVF_
  #DEFINE _P1273d4_DR_TVF_

  // define all rule labels as their constant numeric values
 VARIABLE ADC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE ADC_21 0.14 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE AG4_01 0.08 // Min AG4 width
 VARIABLE AG4_02 0.08 // Min AG4 space
 VARIABLE AG4_03 0.04 // Min AG4 jog segment length
 VARIABLE AG4_04 0.2 // Min AG4 space along a M4 line
 VARIABLE AG4_07 0.1 // Min AG4 overlap of M4 line end
 VARIABLE AG4_08 0.1 // Min AG4 overlap of Via3/Via4
 VARIABLE AG4_09 0.02 // Min AG4 overlap of M4 line side
 VARIABLE AG4_10 0.048 // Max M4 space that gets AG4 synthesis
 VARIABLE AG6_01 0.08 // Min AG6 width
 VARIABLE AG6_02 0.08 // Min AG6 space
 VARIABLE AG6_03 0.04 // Min AG6 jog segment length
 VARIABLE AG6_04 0.4 // Min AG6 space along a M6 line
 VARIABLE AG6_07 0.1 // Min AG6 overlap of M6 line end
 VARIABLE AG6_08 0.1 // Min AG6 overlap of Via5/Via6
 VARIABLE AG6_09 0.04 // Min AG6 overlap of M6 line side
 VARIABLE AG6_10 0.083 // Max M6 space that gets AG6 synthesis
 VARIABLE AL_01 0.14 // Minimum width of NAL/PAL layer
 VARIABLE AL_05 0.0235 // Minimum required area of NAL/PAL layer (sq um)
 VARIABLE AL_06 0.06 // Minimum required hole area of NAL/PAL layer  (sq um)
 VARIABLE AL_07 0.07 // Minimum segment lengths
 VARIABLE AL_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE AL_09 0.21 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner
 VARIABLE AL_10 1 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner
 VARIABLE AL_11 0.021 // NAL/PAL enclosure of nuva/puva gate (PGD)
 VARIABLE AL_116 0.0598 // NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE AL_12 0.021 // NAL/PAL enclosure of nuva/puva gate (OGD)
 VARIABLE AL_13 0.021 // NAL/PAL space to non-n/puva gate (PGD)
 VARIABLE AL_14 0.021 // NAL/PAL space to non-n/puva gate (OGD)
 VARIABLE AL_15 0 // NAL/PAL PGD edge must be centered in poly space or poly width
 VARIABLE AL_16 0.066 // NAL/PAL unrestricted convex corner enclosure of nuva/puva gate
 VARIABLE AL_17 0.066 // NAL/PAL concave corner enclosure of non-n/puva gate
 VARIABLE AL_31 0.14 // Minimum space of NAL/PAL layer
 VARIABLE AL_32 0.07 // NAL/PAL layer is allowed to have coincident edges of length >=
 VARIABLE AL_33 0.07 // NAL/PAL layer is allowed to have coincident corners with space >=
 VARIABLE AL_34 0 // NAL/PAL layer is allowed to have point touch
 VARIABLE AN_72 0 // DiodeID must be drawn line on line with the nwell enclosing the diode.
 VARIABLE APC_42 0.054 // Min Polycon end overlap of poly for PC_41
 VARIABLE APC_44 0.016 // Min Polycon end space to poly side
 VARIABLE APL_01 0.09 // Poly width, ONLY ALLOWED value
 VARIABLE APL_02 0.14 // Poly pitch, ONLY ALLOWED value
 VARIABLE APL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE APL_11 0.045 // Min Poly endcap length
 VARIABLE APL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE APL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE APL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE BC_00 0 // All Bitcell Cell Names must be within the SRAMPOLYID layer  
 VARIABLE BDC_02 0.065 // Minimum diffcon length
 VARIABLE BDC_03 0.04 // Diffcon end-to-end (ETE) space (min)
 VARIABLE BDC_04 0.005 // Diffcon side space to poly, ONLY ALLOWED value 
 VARIABLE BDC_11 0.006 // Transistor diffusion enclosure of diffcon (max value)
 VARIABLE BDC_31 0.012 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE BDC_33 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE BDC_36 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE BDF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE BDF_91 0.04 // Transistor pdiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDF_92 0.028 // Transistor ndiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDG_91 0.028 // SRAM Diffusion check grid width (min value)
 VARIABLE BDG_92 0.084 // SRAM Diffusion check grid width (max value)
 VARIABLE BDG_93 0.056 // SRAM Diffusion check grid space (fixed value1)
 VARIABLE BDG_94 0.128 // SRAM Diffusion check grid space (fixed value2)
 VARIABLE BJ_01 0.124 // N+ S/D block width (post generation)
 VARIABLE BJ_03 0.014 // NSD block space to active n+ diffusion
 VARIABLE BJ_05 0.014 // NSD block enclosure of active p+ diffusion
 VARIABLE BJ_11 0.014 // Ntip block space to active n-diffusion edge
 VARIABLE BJ_12 0.014 // Ntip block enclosure of active p-diffusion edge
 VARIABLE BJ_14 0.1059 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE BJ_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE BK_02 0.124 // P+ S/D block space
 VARIABLE BK_03 0.014 // PSD block space to active p+ diffusion
 VARIABLE BK_05 0.014 // PSD block enclosure of active n+ diffusion
 VARIABLE BK_11 0.014 // Ptip block space to active p-diffusion edge
 VARIABLE BK_12 0.014 // Ptip block enclosure of active n-diffusion edge
 VARIABLE BK_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE BK_15 0.1059 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE BK_23 0.014 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE BLDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)
 VARIABLE BLDI_102 10.8 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)
 VARIABLE BLDI_192 13 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)
 VARIABLE BLDI_202 12.4 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )
 VARIABLE BLDI_292 16.5 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)
 VARIABLE BLDI_302 25 // Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)
 VARIABLE BLDI_392 15.3 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)
 VARIABLE BLDI_402 15.5 // Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram
 VARIABLE BLDI_492 12 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)
 VARIABLE BLDI_592 20.5 // Max allowed Intermediate Exposed N-diff density (SDP/HDDP)
 VARIABLE BLD_233 54.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE BLD_234 43.5 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)
 VARIABLE BLD_333 62.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)
 VARIABLE BLD_334 43.14 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)
 VARIABLE BLD_431 3.7 // Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)
 VARIABLE BLD_433 59 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)
 VARIABLE BLD_531 2.6 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram
 VARIABLE BLD_533 49.74 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)
 VARIABLE BLD_534 44 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)
 VARIABLE BLD_620 17 // Max required local VCN density inside STTRAMID1/2 (LD_620 exception)
 VARIABLE BLD_631 0 // Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)
 VARIABLE BLD_633 66.7 // Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)
 VARIABLE BLD_731 3.9 // Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU 
 VARIABLE BNW_01 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BNW_03 0.014 // N-well enclosure of P+ active diffusion, in gate-direction
 VARIABLE BNW_24 0.1059 // N-well concave corner space to N+ active diffusion corner
 VARIABLE BNW_28 56 // P1273 NW_28 relaxation for sram
 VARIABLE BNW_29 56 // P1273 NW_29 relaxation for sram
 VARIABLE BNW_31 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BPC_41 0.031 // Poly overlap of polycon (PGD) for PC_42
 VARIABLE BPC_44 0.01 // Polycon end space to poly side
 VARIABLE BPC_46 0.026 // Polycon end extension beyond poly side for PC_45
 VARIABLE BPC_47 0 // Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)
 VARIABLE BPC_61 0.02 // Polycon side space to gate/diffusion edge
 VARIABLE BPC_81 0.0228 // Polycon space to Diffcon
 VARIABLE BPC_83 0.005 // Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE BPL_01 0.032 // SRAM poly width, fixed value
 VARIABLE BPL_02 0.07 // SRAM poly pitch, fixed value
 VARIABLE BPL_04 0.036 // Short poly end-to-end space (fixed value) (cannot be isolated)
 VARIABLE BPL_11 0.018 // Poly endcap length
 VARIABLE BPL_13 0.01 // Max enclosure of poly by OGD diffusion edges
 VARIABLE BU_01 85 // Bump width, only allowed value
 VARIABLE BU_02 130.3 // Bump to Bump separation (center-to-center, minimum)
 VARIABLE BU_03 0 // Each Bump must have a TV1
 VARIABLE BU_04 0 // Bump to Bump separation core region (center-to-center, maximum)***
 VARIABLE BU_05 0 // Bump to Bump separation IO region (center-to-center, maximum)***
 VARIABLE BU_06 0 // Bump to Bump separation IO-core transition region (center-to-center, maximum)***
 VARIABLE BU_21 750 // Fixed Width of outer ring from EOA that requires additional rules
 VARIABLE BU_22 10.5 // Max allowed offset from center of Rectangular TV1 to center of Bump
 VARIABLE BU_23 0 // TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via
 VARIABLE BU_24 0 // TV1 offset is not allowed towards the edge of the die in the outer ring
 VARIABLE BU_25 980 // Allowed gap in outer ring measured from die center line
 VARIABLE BVC_01 0.042 // Bitcell ViaconA width, fixed value (SA edge)
 VARIABLE BVC_02 0.046 // Bitcell ViaconA length, fixed value (non-SA edge)
 VARIABLE BXG_11 0.229 // SRAM Min XGOXID enclosure of active gate area inside XGOXID 
 VARIABLE CDW_100 2.1 // Window for CD_100
 VARIABLE CDW_101 2.1 // Window for CD_101
 VARIABLE CDW_102 2.1 // Window for CD_102
 VARIABLE CDW_103 2.1 // Window for CD_103
 VARIABLE CDW_104 2.1 // Window for CD_104
 VARIABLE CDW_105 2.1 // Window for CD_105
 VARIABLE CDW_106 2.8 // Window for CD_106
 VARIABLE CDW_107 2.8 // Window for CD_107
 VARIABLE CDW_131 1.96 // Window for CD_131
 VARIABLE CDW_200 3.15 // Window for CD_200
 VARIABLE CDW_201 3.15 // Window for CD_201
 VARIABLE CDW_202 3.15 // Window for CD_202
 VARIABLE CDW_203 3.15 // Window for CD_203
 VARIABLE CDW_204 3.15 // Window for CD_204
 VARIABLE CDW_205 3.15 // Window for CD_205
 VARIABLE CDW_206 4.5 // Window for CD_206
 VARIABLE CDW_207 4.5 // Window for CD_207
 VARIABLE CDW_208 8.8 // Window for CD_208
 VARIABLE CDW_209 8.8 // Window for CD_209
 VARIABLE CDW_210 8.8 // Window for CD_210
 VARIABLE CDW_211 8.8 // Window for CD_211
 VARIABLE CDW_231 1.96 // Window for CD_231
 VARIABLE CD_100 30 // Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_101 18 // Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_102 40 // Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_103 40 // Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_104 40 // Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_105 40 // Minimum concentrated local Metal 5 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_106 23.8 // Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_107 23.8 // Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_131 6 // Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CD_200 75 // Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_201 66.7 // Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_202 78 // Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_203 78 // Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_204 78 // Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_205 78 // Maximum concentrated local Metal 5 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_206 72.4 // Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_207 66.7 // Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_208 85 // Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_209 85 // Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_210 85 // Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_211 85 // Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_231 76 // Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CHN_01 1 // CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell
 VARIABLE CHN_02 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE CHN_03 150 // Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner
 VARIABLE CHN_04 0 // OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)
 VARIABLE CHN_05 0 // Abutting CHN cells are not allowed to create gaps, jogs or to overlap
 VARIABLE CHN_06 0 // CHN I/O cell must be aligned to EDM I/O cell
 VARIABLE CHN_07 0 // EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) 
 VARIABLE CHN_08 0 // CHN cells dimension not drawn according to spec
 VARIABLE CHW_01 17.58 // Corner Cell x
 VARIABLE CHW_02 16.572 // Corner Cell y
 VARIABLE CHW_03 0.84 // OGD Gap Cell x
 VARIABLE CHW_04 7.5 // OGD Gap Cell y
 VARIABLE CHW_05 7.5 // PGD Gap Cell x
 VARIABLE CHW_06 1.512 // PGD Gap Cell y
 VARIABLE CHW_07 2254.56 // CE12 Resistor Cell x
 VARIABLE CHW_08 7.5 // CE12 Resistor Cell y
 VARIABLE CHW_09 7.5 // MT9/VA9 Leakage Cell x
 VARIABLE CHW_10 2228.688 // MT9/VA9 Leakage Cell y
 VARIABLE CHW_11 5.04 // OGD IO Cell x
 VARIABLE CHW_12 7.5 // OGD IO Cell y
 VARIABLE CHW_13 7.5 // PGD IO Cell x
 VARIABLE CHW_14 6.048 // PGD IO Cell y
 VARIABLE CMW_05 7 // Window for CM_05
 VARIABLE CMW_06 7 // Window for CM_06
 VARIABLE CMW_07 7 // Window for CM_07
 VARIABLE CMW_08 7 // Window for CM_08
 VARIABLE CM_05 50 // Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size
 VARIABLE CM_06 50 // Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size
 VARIABLE CM_07 50 // Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size
 VARIABLE CM_08 50 // Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size
 VARIABLE DA_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DA_02 0 // Transition regions (TRDTOV1) cannot overlap (can abut PGD)
 VARIABLE DA_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DA_04 0.924 // Minimum PGD facing-edge spacing between V1pitchID layers
 VARIABLE DA_05 0.07 // TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DA_06 0 // No restriction on number of TGULV poly lines
 VARIABLE DA_11 0.462 // PGD width of TRDTOV1 ring (OGD running section) (fixed)
 VARIABLE DA_12 0.374 // OGD width of TRDTOV1 ring (PGD running section) (fixed)
 VARIABLE DA_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DA_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)
 VARIABLE DA_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DA_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DA_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DA_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DA_22 2 // Minimum space between concave corners of V1pitchID
 VARIABLE DA_24 1.12 // Minimum width of V1pitchID
 VARIABLE DA_25 0.924 // Minimum V1pitchID segment length
 VARIABLE DA_26 5.7 // Minimum V1pitchID hole size (all direction)
 VARIABLE DA_27 71.8 // Minimum V1pitchID hole area (um^2)
 VARIABLE DA_30 0.56 // Minimum V1pitchID space (between connected V1pitchID region)
 VARIABLE DA_31 0 // Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DA_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DA_33 0 // Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR
 VARIABLE DA_35 0 // TRDTOV1 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DA_361 0.028 // Fixed width of first 2 poly within TR
 VARIABLE DA_362 0.09 // Fixed width of 3rd/4th poly within TR (under V1pitchID)
 VARIABLE DA_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DA_372 0.046 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DA_373 0.05 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DA_38 0.025 // V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)
 VARIABLE DA_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DA_44 0.12 // Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID
 VARIABLE DA_45 0 // Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate
 VARIABLE DA_46 0.069 // Poly space region on next track min.separation (PGD direction) from TR convex corner
 VARIABLE DA_52 0 // TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region
 VARIABLE DA_53 0.255 // Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value
 VARIABLE DA_54 0.231 // Nwell extension outside TRDTOV1, only value (PGD)
 VARIABLE DA_55 0.36 // Nwell outside space to V1pitchID
 VARIABLE DA_56 0 // Nwell inside V1pitchID and ouside cannot merge
 VARIABLE DA_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DA_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DA_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DA_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DC_00 0 // Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction.
 VARIABLE DC_01 0.028 // Diffcon width, ONLY ALLOWED value
 VARIABLE DC_02 0.084 // Min required Diffcon length
 VARIABLE DC_03 0.042 // Diffcon end-to-end (ETE) space (min)
 VARIABLE DC_04 0.007 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE DC_05 0.336 // Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction
 VARIABLE DC_06 0.54 // Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction
 VARIABLE DC_11 0 // Transistor or tap diffusion enclosure of diffcon, max value
 VARIABLE DC_12 0 // All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge.
 VARIABLE DC_15 0.042 // Minimum Diffcon space to Diffusion, in PGD
 VARIABLE DC_20 0 // All Diffcon line-ends must be on a 21nm grid across the whole die
 VARIABLE DC_21 0.07 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE DC_22 0.1 // Isolated Diffcon (defined by DC_23 AND DC_24) min length
 VARIABLE DC_23 0.112 // Minimum diffcon space (in OGD) on both sides of the isolated diffcon
 VARIABLE DC_24 0.056 // Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon
 VARIABLE DC_30 0.021 // Min overlap between adjacent line-ends in opposite directions
 VARIABLE DC_31 0.021 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE DC_32 0.063 // Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length
 VARIABLE DC_33 0.084 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE DC_34 0.126 // Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]
 VARIABLE DC_35 0.042 // Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets
 VARIABLE DC_36 0.042 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE DC_37 0 // A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38
 VARIABLE DC_38 0.042 // Offset value for DC_37 check
 VARIABLE DC_50 0 // Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)
 VARIABLE DC_52 0.063 // Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)
 VARIABLE DF_01 0.042 // Min transistor diffusion/device width (PGD)
 VARIABLE DF_02 0 // Diffusion width must be an integer multiple of DF_01
 VARIABLE DF_03 0.14 // Min transistor diffusion length (OGD)
 VARIABLE DF_04 0 // Diffusion PGD edges must be centered in poly
 VARIABLE DF_07 0.336 // Maximum diffusion/device width (PGD), also applies to taps, diodes
 VARIABLE DF_09 0.042 // Min Diffusion external corner-to-corner space
 VARIABLE DF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE DF_19 0.042 // Min Diffusion internal corner-to-corner space
 VARIABLE DF_31 0.042 // Minimum diffusion space, PGD
 VARIABLE DF_32 0 // Diffusion space PGD must be an integer multiple of DF_31
 VARIABLE DF_34 0.7 // Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction
 VARIABLE DF_35 0 // Transistor/Tap diffusion holes are NOT ALLOWED
 VARIABLE DF_43 0.07 // Minimum diffusion space, OGD (applies to transistors and taps in all combinations)
 VARIABLE DF_51 0.14 // Min Tap diffusion width OGD (Ntap or Ptap)
 VARIABLE DF_52 0.042 // Min Tap diffusion length PGD (Ntap or Ptap)
 VARIABLE DF_56 0 // Min Tap PGD/OGD edges must follow standard diffusion rules
 VARIABLE DF_80 0 // Every diffusion must have a TCN
 VARIABLE DF_84 0.084 // Min Tap to Transistor diffusion space PGD (within same well)
 VARIABLE DG_01 0.028 // Diffusion check grid width: fixed value, PGD only
 VARIABLE DG_02 0.056 // Diffusion check grid space: fixed value, PGD only
 VARIABLE DG_03 1.75 // Minimum Diffusion check grid length, OGD only
 VARIABLE DG_04 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid width
 VARIABLE DG_05 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid space
 VARIABLE DI_01 4 // Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die
 VARIABLE DI_02 0 // Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other.
 VARIABLE DI_03 1250 // Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)
 VARIABLE DI_04 175 // Maximum distance from the perimeter of all isolated DICs to the Die Edge
 VARIABLE DI_06 3000 // Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)
 VARIABLE DI_07 1000 // Maximum distance from the perimeter of all nested DICs to the Die Edge
 VARIABLE DN_01 0.56 // Deep n-well width (min)
 VARIABLE DN_02 1.47 // Deep n-well space (min) 
 VARIABLE DN_03 0.14 // Deep n-well overlap of N-well (min) 
 VARIABLE DN_04 0.56 // Min extension of N-well beyond Deep n-well 
 VARIABLE DN_05 0.7 // Min Deep n-well space to N-well outside 
 VARIABLE DN_07 0.174 // Deep n-well enclosure of p-gates (min)
 VARIABLE DN_08 0.174 // Deep n-well space to p-gates outside the Deep n-well (min)
 VARIABLE DN_09 1.16 // Deep n-well space to BJTID, CAPID or wellResID (min)
 VARIABLE DN_10 0 // The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) 
 VARIABLE DN_11 4.2 // Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss 
 VARIABLE DN_12 4.2 // Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* 
 VARIABLE DN_13 0.7 // Min Deep n-well space to diffusions outside (active or tap) 
 VARIABLE DS_00 0 // No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  
 VARIABLE DS_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DS_02 0 // Transition regions (TRDTOS) cannot overlap (can abut PGD)
 VARIABLE DS_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DS_04 0.924 // Minimum PGD facing-edge spacing between SRAMPOLYID layers
 VARIABLE DS_05 0.07 // TRDTOS PGD edge space to Poly check grid outside (fixed value)
 VARIABLE DS_09 0 // Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths.
 VARIABLE DS_11 0.462 // PGD width of TRDTOS ring (OGD running section) (fixed)
 VARIABLE DS_12 0.24 // OGD width of TRDTOS ring (PGD running section) (fixed)
 VARIABLE DS_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DS_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)
 VARIABLE DS_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DS_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DS_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DS_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DS_24 1.044 // SRAMPOLYID to SRAMPOLYID space
 VARIABLE DS_25 0.05 // Minimum SRAMPOLYID area (um sq)
 VARIABLE DS_31 0 // Poly fixed layout comparison for Digital-to-SRAM Transition Ring
 VARIABLE DS_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DS_33 0 // Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR
 VARIABLE DS_35 0 // TRDTOS OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DS_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DS_362 0.032 // Fixed width of 4th poly within TR
 VARIABLE DS_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DS_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DS_373 0.04 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DS_38 0.019 // SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)
 VARIABLE DS_41 0 // OGD running section of TRDTOS must have special poly pattern exactly as illustrated
 VARIABLE DS_50 0 // TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)
 VARIABLE DS_52 0 // TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region
 VARIABLE DS_540 0.002 // TRDTOS enclosure of 1st digital diffcheck (PGD)
 VARIABLE DS_541 0.028 // Width of digital diffcheck (fixed value)
 VARIABLE DS_542 0.056 // Digital diffcheck to digital diffcheck space PGD (fixed value)
 VARIABLE DS_543 0.14 // Digital diffcheck to bitcell diffcheck space OGD (fixed value)
 VARIABLE DS_544 0.092 // Digital diffcheck to bitcell diffcheck space PGD fixed value
 VARIABLE DS_60 0.175 // min SRAMPOLYID space to logic diffusion (OGD)
 VARIABLE DS_601 0.063 // TRDTOULP enclosure of SRAM2 pgd edge
 VARIABLE DS_602 0.079 // ULP sram Transtion cell overlap of SRAMID2 in pdg direction
 VARIABLE DS_61 0.035 // min SRAMPOLYID enclosure of bitcell diffusion (OGD)
 VARIABLE DS_62 0.175 // min SRAMPOLYID space to logic diffcheck (OGD)
 VARIABLE DS_63 0.035 // min SRAMPOLYID enclosure of bitcell diffcheck (OGD)
 VARIABLE DS_64 0.194 // min SRAMPOLYID space to logic diffusion (PGD)
 VARIABLE DS_645 0.093 // ULC SRAM diffcheck PGD spacing (fixed value)
 VARIABLE DS_65 0.052 // min SRAMPOLYID enclosure of bitcell diffusion (PGD)
 VARIABLE DS_66 0.012 // min SRAMPOLYID space to logic diffcheck (PGD)
 VARIABLE DS_660 0.175 // min SRAMID2space to logic diffusion (OGD)
 VARIABLE DS_661 0.042 // min SRAMID2 enclosure of bitcell diffusion (OGD)
 VARIABLE DS_662 0.182 // min SRAMID2 space to logic diffcheck (OGD)
 VARIABLE DS_663 0.042 // bitcell diffcheck extension over SRAMID2 (OGD, fixed value)
 VARIABLE DS_664 0.173 // min SRAMID2 space to logic diffusion (PGD)
 VARIABLE DS_665 0.116 // min SRAMID2 enclosure of bitcell diffusion (PGD)
 VARIABLE DS_666 0.033 // min SRAMID2 space to logic diffcheck (PGD)
 VARIABLE DS_667 0.059 // min SRAMID2 enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_67 0.08 // min SRAMPOLYID enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_68 0.056 // There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID
 VARIABLE DS_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DS_71 0.180 // Min length of OGD TCN in TR
 VARIABLE DS_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DS_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DS_75 0 // OGD edge of SRAMTAPID should be line on line w SRAMPOLYID 
 VARIABLE DS_76 0 // SRAMTAPID should be fully enclosed by SRAMPOLYID
 VARIABLE DS_77 0 // SRAM tap must be enclosed by SRAMTAPID 
 VARIABLE DS_78 0 // Min SRAMTAPID space to bitcell diffusions
 VARIABLE DS_79 0.14 // SRAM tap diffusion space to bitcell diffusion
 VARIABLE DS_80 0.1 // min SRAM diffusion hole length (PGD) post DS_81 merge
 VARIABLE DS_81 0.09 // SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check
 VARIABLE DS_82 0.07 // fixed SRAM diffusion hole width (OGD) post DS_81 merge 
 VARIABLE DT_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DT_02 0 // Transition regions (TRDTOV3) cannot overlap (can abut PGD)
 VARIABLE DT_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DT_04 0.924 // Minimum PGD facing-edge spacing between TGPOLYID layers
 VARIABLE DT_05 0.07 // TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DT_06 0 // Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4
 VARIABLE DT_11 0.462 // PGD width of TRDTOV3 ring (OGD running section) (fixed)
 VARIABLE DT_12 0.654 // OGD width of TRDTOV3 ring (PGD running section) (fixed)
 VARIABLE DT_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DT_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)
 VARIABLE DT_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DT_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DT_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DT_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DT_22 2 // Minimum space between concave corners of V3pitchID
 VARIABLE DT_24 1.26 // Minimum OGD width of V3pitchID
 VARIABLE DT_25 0.924 // Minimum V3pitchID PGD segment length
 VARIABLE DT_26 5.988 // Minimum V3pitchID hole size (all direction)
 VARIABLE DT_27 36 // Minimum V3pitchID hole area (um^2)
 VARIABLE DT_30 1.26 // Minimum V3pitchID space (between connected V3pitchID region)
 VARIABLE DT_31 0 // Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DT_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DT_33 0 // Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR
 VARIABLE DT_35 0 // TRDTOV3 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DT_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DT_362 0.028 // Fixed width of 4th poly within TR
 VARIABLE DT_363 0.138 // Fixed width of 5th poly within TR
 VARIABLE DT_364 0.16 // Fixed width of 6th poly within TR (this poly is under V3pitchID)
 VARIABLE DT_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DT_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DT_373 0.052 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DT_374 0.052 // Fixed space between 4th and 5th poly within TR
 VARIABLE DT_375 0.056 // Fixed space between 5th and 6th poly within TR
 VARIABLE DT_38 0.025 // V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)
 VARIABLE DT_41 0 // OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DT_44 0.12 // Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID
 VARIABLE DT_45 0 // Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate
 VARIABLE DT_52 0 // TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region
 VARIABLE DT_53 0.025 // Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value
 VARIABLE DT_54 0.231 // Nwell extension outside TRDTOV3, only value (PGD)
 VARIABLE DT_55 0.36 // Nwell outside space to V3pitchID
 VARIABLE DT_56 0 // Nwell inside V3pitchID and ouside cannot merge
 VARIABLE DT_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DT_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DT_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DT_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DX_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DX_02 0 // Transition regions (TRDTOULP) cannot overlap (can abut PGD)
 VARIABLE DX_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DX_04 0.924 // Minimum PGD facing-edge spacing between ULPpitchID layers
 VARIABLE DX_05 0.07 // TRDTOULP PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DX_06 0 // Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)
 VARIABLE DX_11 0.462 // PGD width of TRDTOULP ring (OGD running section) (fixed)
 VARIABLE DX_12 0.84 // OGD width of TRDTOULP ring (PGD running section) (fixed)
 VARIABLE DX_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DX_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)
 VARIABLE DX_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DX_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DX_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DX_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DX_177 0 // Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP
 VARIABLE DX_22 1.992 // Minimum space between concave corners of ULPpitchID
 VARIABLE DX_24 1.428 // Minimum width of ULPpitchID
 VARIABLE DX_25 0.924 // Minimum ULPpitchID segment length
 VARIABLE DX_26 5.7 // Minimum ULPpitchID hole size (all direction)
 VARIABLE DX_27 71.8 // Minimum ULPpitchID hole area (um^2)
 VARIABLE DX_30 0.56 // Minimum ULPpitchID space (between connected ULPpitchID region)
 VARIABLE DX_31 0 // Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DX_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DX_33 0 // Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR
 VARIABLE DX_35 0 // TRDTOULP OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DX_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DX_362 0.028 // Fixed width of 4th/5th/6th/7th poly within TR
 VARIABLE DX_363 0.046 // Fixed width of 8th poly within TR
 VARIABLE DX_364 0.042 // Fixed width of 9th-12th poly lines (under ULP pitchID in TR)
 VARIABLE DX_371 0.042 // Fixed space between polys throuth 1st to 4th poly within TR
 VARIABLE DX_372 0.031 // Fixed space between 4th and 5th poly within TR
 VARIABLE DX_373 0.041 // Fixed space between 5th and 6th poly within TR
 VARIABLE DX_374 0.026 // Fixed space between 6th and 7th poly within TR
 VARIABLE DX_375 0.038 // Fixed space between 7th and 8th poly within TR
 VARIABLE DX_376 0.042 // Fixed space between polys through 8th to 12th within TR
 VARIABLE DX_38 0.021 // ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)
 VARIABLE DX_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DX_44 0.12 // Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID
 VARIABLE DX_45 0 // Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate
 VARIABLE DX_52 0.315 // TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region
 VARIABLE DX_53 0.052 // Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value
 VARIABLE DX_54 0.231 // Nwell extension outside TRDTOULP, only value (PGD)
 VARIABLE DX_55 0.36 // Nwell outside space to ULPpitchID
 VARIABLE DX_56 0 // Nwell inside ULPpitchID and ouside cannot merge
 VARIABLE DX_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DX_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DX_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DX_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE EA_01 1.512 // Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01
 VARIABLE EA_02 4.2 // Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02
 VARIABLE EA_39 7.512 // TM1 space to EOA boundary, PGD (min)
 VARIABLE EA_40 12.012 // TM1 space to EOA boundary, maximum space
 VARIABLE EA_44 7.4 // TM1 space to EOA boundary, OGD (min)
 VARIABLE EA_45 2.4 // CE1/2 space to EOA boundary OGD (min)
 VARIABLE EA_46 2.512 // CE1/2 space to EOA boundary PGD (min)
 VARIABLE EA_91 0 // At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps).
 VARIABLE EA_92 0 // The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0).
 VARIABLE EDM_01 0 // EOA layer must be present at top level Cell
 VARIABLE EDM_02 0 // Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells
 VARIABLE EDM_03 62 // Maximum number of Fill cells per PGD die edge
 VARIABLE EDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE EDM_05 1 // Maximum number of PGD fill cell that can be placed consecutively
 VARIABLE EDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE EDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_09 5 // Every fifth staircase cell must be a diode staircase cell
 VARIABLE EDM_10 150 // Min distance of I/O cell location away from die corner
 VARIABLE EDM_11 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE EDM_12 0 // Corner cells can only reside in die corners
 VARIABLE EDM_13 0 // EDM cells cannot overlap each other
 VARIABLE EDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE EDW_01 6.72 // Corner Cell x
 VARIABLE EDW_02 6.048 // Corner Cell y
 VARIABLE EDW_03 0.84 // OGD Fill Cell x
 VARIABLE EDW_04 1.512 // OGD Fill Cell y
 VARIABLE EDW_05 1.68 // PGD Fill Cell x
 VARIABLE EDW_06 1.512 // PGD Fill Cell y
 VARIABLE EDW_07 5.04 // OGD IO Cell x
 VARIABLE EDW_08 1.512 // OGD IO Cell y
 VARIABLE EDW_09 1.68 // PGD IO Cell x
 VARIABLE EDW_10 6.048 // PGD IO Cell y
 VARIABLE EDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_12 93.744 // PGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_13 90.72 // OGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE EDW_16 93.744 // PGD STAIRCASSE Cell y
 VARIABLE EDW_17 90.72 // OGD STAIRCASSE Cell x
 VARIABLE EDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE EHV_01 0.032 // Polycon space to Diffcon (min)
 VARIABLE EHV_02 0.032 // VCN space to Diffcon (PGD), min
 VARIABLE EHV_04 0.032 // VCN space to polycon (PGD), min
 VARIABLE EHV_06 0.029 // VCN-Via0 space (min)
 VARIABLE EHV_07 0.032 // Via0-Via1 space (min)
 VARIABLE EHV_09 0.028 // Via1-Via1 space (min)
 VARIABLE EHV_11 0.032 // Via1-Via2 space (min)
 VARIABLE EHV_12 0.026 // Via2-Metal2 space (min)
 VARIABLE EHV_13 0.028 // Via2-Via2 space (min)
 VARIABLE EHV_15 0.032 // Via2-Via3 space (min)
 VARIABLE EHV_16 0.026 // Via3-Metal3 space (min)
 VARIABLE EHV_18 0.028 // Via3-Via3 space (min)
 VARIABLE EHV_19 0.028 // Via4-Via4 space (min)
 VARIABLE EHV_20 0.03 // Via4-Via5 space (min)
 VARIABLE EHV_21 0.026 // Via5-Metal5 space (min)
 VARIABLE EHV_23 0.032 // Via3-Via4 space (min)
 VARIABLE EHV_24 0.026 // Via4-Metal4 space (min)
 VARIABLE EHV_25 0.04 // Via5-Via6 space (min)
 VARIABLE EHV_26 0.051 // Via6-Via7 space (min)
 VARIABLE EHV_27 0.042 // Via6-Metal6 space (min)
 VARIABLE EHV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE EHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE ENW_14 0.36 // N-well space (min)
 VARIABLE ENW_21 0.12 // N+ active diffusion space to extra high voltage nwells (min)
 VARIABLE ENW_22 0.12 // P+ active diffusion enclosure by extra high voltage nwell (min)
 VARIABLE ER_01 0.21 // ESD N-well resistor width (min)
 VARIABLE ER_03 0.36 // ESD N-well resistor space to ESD N-well or regular N-well (min)
 VARIABLE ER_04 0.063 // ESD N-well enclosure of N+ diffusion inside
 VARIABLE ER_05 0.42 // ESD N-well resistor space to N+ diffusion outside
 VARIABLE ER_06 0.252 // ESD N-well resistor space to P+ diffusion outside
 VARIABLE ER_07 0.126 // ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2
 VARIABLE ER_08 0.126 // ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) 
 VARIABLE ER_09 0.028 // Poly-blocked ESD resistor length, ONLY ALLOWED value
 VARIABLE ER_12 0.084 // Min blocked poly resistor width
 VARIABLE FM_01 77 // Maximum area of floating MT0 with zero facing edge component  (sq um)
 VARIABLE FM_02 672 // Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing
 VARIABLE FM_03 77 // Maximum area of floating MT0 with non-zero facing edge component  (sq um)
 VARIABLE FM_101 1063 // Maximum area of floating MT10 with zero facing edge component  (sq um)
 VARIABLE FM_102 1887 // Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing
 VARIABLE FM_103 750 // Maximum area of floating MT10 with non-zero facing edge component  (sq um)
 VARIABLE FM_11 77 // Maximum area of floating MT1 with zero facing edge component  (sq um)
 VARIABLE FM_111 1063 // Maximum area of floating MT11 with zero facing edge component  (sq um)
 VARIABLE FM_112 1887 // Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing
 VARIABLE FM_113 750 // Maximum area of floating MT11 with non-zero facing edge component  (sq um)
 VARIABLE FM_12 672 // Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing
 VARIABLE FM_13 77 // Maximum area of floating MT1 with non-zero facing edge component  (sq um)
 VARIABLE FM_21 1011 // Maximum area of floating MT2 with zero facing edge component  (sq um)
 VARIABLE FM_22 841 // Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing
 VARIABLE FM_23 294 // Maximum area of floating MT2 with non-zero facing edge component  (sq um)
 VARIABLE FM_291 1125 // Maximum floating metal area for MT4  MT0 network  (sq um)
 VARIABLE FM_292 1750 // Maximum floating metal area for MT5  MT0 network  (sq um)
 VARIABLE FM_293 2375 // Maximum floating metal area for MT6  MT0 network  (sq um)
 VARIABLE FM_294 3000 // Maximum floating metal area for MT7  MT0 network  (sq um)
 VARIABLE FM_295 3000 // Maximum floating metal area for MT8  MT0 network  (sq um)
 VARIABLE FM_296 3000 // Maximum floating metal area for MT9  MT0 network  (sq um)
 VARIABLE FM_297 3000 // Maximum floating metal area for MT10 - MT0 network  (sq um)
 VARIABLE FM_298 3625 // Maximum floating metal area for MT11 - MT0 network  (sq um)
 VARIABLE FM_31 1011 // Maximum area of floating MT3 with zero facing edge component  (sq um)
 VARIABLE FM_32 1177 // Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing
 VARIABLE FM_33 98 // Maximum area of floating MT3 with non-zero facing edge component  (sq um)
 VARIABLE FM_41 1011 // Maximum area of floating MT4 with zero facing edge component  (sq um)
 VARIABLE FM_42 841 // Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing
 VARIABLE FM_43 294 // Maximum area of floating MT4 with non-zero facing edge component  (sq um)
 VARIABLE FM_51 1011 // Maximum area of floating MT5 with zero facing edge component  (sq um)
 VARIABLE FM_52 1177 // Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing
 VARIABLE FM_53 98 // Maximum area of floating MT5 with non-zero facing edge component  (sq um)
 VARIABLE FM_61 625 // Maximum area of floating MT6 with zero facing edge component  (sq um)
 VARIABLE FM_62 1029 // Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing
 VARIABLE FM_63 82 // Maximum area of floating MT6 with non-zero facing edge component  (sq um)
 VARIABLE FM_71 750 // Maximum area of floating MT7 with zero facing edge component  (sq um)
 VARIABLE FM_72 1887 // Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing
 VARIABLE FM_73 188 // Maximum area of floating MT7 with non-zero facing edge component  (sq um)
 VARIABLE FM_81 1063 // Maximum area of floating MT8 with zero facing edge component  (sq um)
 VARIABLE FM_82 1887 // Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing
 VARIABLE FM_83 750 // Maximum area of floating MT8 with non-zero facing edge component  (sq um)
 VARIABLE FM_91 1063 // Maximum area of floating MT9 with zero facing edge component  (sq um)
 VARIABLE FM_92 1887 // Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing
 VARIABLE FM_93 750 // Maximum area of floating MT9 with non-zero facing edge component  (sq um)
 VARIABLE FM_B1 0 // Floating bumps are not allowed
 VARIABLE FM_T1 2000 // Maximum length of floating TM1
 VARIABLE GD_01 6 // Minimum Global Exposed P-diffusion density (%)
 VARIABLE GD_02 6 // Minimum Global Exposed N-diffusion density (%)
 VARIABLE GD_100 41 // Minimum Global Metal 0 Layer density (%)
 VARIABLE GD_101 30 // Minimum Global Metal 1 Layer density (%)
 VARIABLE GD_102 44 // Minimum Global Metal 2 Layer density (%)
 VARIABLE GD_103 44 // Minimum Global Metal 3 Layer density (%)
 VARIABLE GD_104 44 // Minimum Global Metal 4 Layer density (%)
 VARIABLE GD_105 44 // Minimum Global Metal 5 Layer density (%)
 VARIABLE GD_106 30 // Minimum Global Metal 6 Layer density (%)
 VARIABLE GD_107 40 // Minimum Global Metal 7 Layer density (%)
 VARIABLE GD_108 40 // Minimum Global Metal 8 Layer density (%)
 VARIABLE GD_109 50 // Minimum Global Metal 9 Layer density (%)
 VARIABLE GD_110 40 // Minimum Global Metal 10 Layer density (%)
 VARIABLE GD_111 50 // Minimum Global Metal 11 Layer density (%)
 VARIABLE GD_120 60 // Minimum Global TM1 Layer density (%)
 VARIABLE GD_121 65 // Minimum Global CE1 Layer density (%)
 VARIABLE GD_122 65 // Minimum Global CE2 Layer density (%)
 VARIABLE GD_123 65 // Minimum Global CE3 Layer density (%)
 VARIABLE GD_200 66 // Max Global Metal 0 layer density (%)
 VARIABLE GD_201 55 // Max Global Metal 1 layer density (%)
 VARIABLE GD_202 69 // Max Global Metal 2 layer density (%)
 VARIABLE GD_203 69 // Max Global Metal 3 layer density (%)
 VARIABLE GD_204 69 // Max Global Metal 4 layer density (%)
 VARIABLE GD_205 69 // Max Global Metal 5 layer density (%)
 VARIABLE GD_206 58 // Max Global Metal 6 layer density (%)
 VARIABLE GD_207 60 // Max Global Metal 7 layer density (%)
 VARIABLE GD_208 60 // Max Global Metal 8 layer density (%)
 VARIABLE GD_209 80 // Max Global Metal 9 layer density (%)
 VARIABLE GD_21 9 // Maximum Global Exposed P-diffusion density (%)
 VARIABLE GD_210 60 // Max Global Metal 10 layer density (%)
 VARIABLE GD_211 80 // Max Global Metal 11 layer density (%)
 VARIABLE GD_22 9 // Maximum Global Exposed N-diffusion density (%)
 VARIABLE GD_51 41 // Min Global RDL density (%)
 VARIABLE GD_52 55 // Max Global RDL density (%)
 VARIABLE GR_01 16 // Min required TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_02 31.5 // Max allowed TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_03 21 // Min required TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_04 36 // Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_05 7.14 // Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04
 VARIABLE HNW_14 0.22 // N-well space (min)
 VARIABLE HNW_21 0.06 // N+ active diffusion space to high voltage nwells (min)
 VARIABLE HNW_22 0.06 // P+ active diffusion enclosure by high voltage nwell (min)
 VARIABLE HV_01 0.03 // Polycon space to Diffcon (min)
 VARIABLE HV_02 0.03 // VCN space to Diffcon (PGD), min
 VARIABLE HV_04 0.03 // VCN space to polycon (PGD), min
 VARIABLE HV_09 0.026 // Via1-Via1 space (min)
 VARIABLE HV_11 0.03 // Via1-Via2 space (min)
 VARIABLE HV_12 0.024 // Via2-Metal2 space (min)
 VARIABLE HV_13 0.026 // Via2-Via2 space (min)
 VARIABLE HV_16 0.024 // Via3-Metal3 space (min)
 VARIABLE HV_18 0.026 // Via3-Via3 space (min)
 VARIABLE HV_19 0.026 // Via4-Via4 space (min)
 VARIABLE HV_20 0.028 // Via4-Via5 space (min)
 VARIABLE HV_22 0.03 // Via2-Via3 space (min)
 VARIABLE HV_23 0.03 // Via3-Via4 space (min)
 VARIABLE HV_24 0.024 // Via4-Metal4 space (min)
 VARIABLE HV_25 0.038 // Via5-Via6 space (min)
 VARIABLE HV_26 0.049 // Via6-Via7 space (min)
 VARIABLE HV_27 0.04 // Via6-Metal6 space (min)
 VARIABLE HV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE HV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE HV_90 0 // Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets
 VARIABLE IPB_00 1.7 // Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)
 VARIABLE IPB_01 14200 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPDW_111 0 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPDW_191 0 // Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_193 0 // Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_201 0 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPDW_391 0 // Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_395 0 // Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)
 VARIABLE IPDW_611 0 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPD_00 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_01 174000 // Metal-0
 VARIABLE IPD_02 174000 // Metal-1
 VARIABLE IPD_03 174000 // Metal-2
 VARIABLE IPD_04 174000 // Metal-3
 VARIABLE IPD_05 174000 // Metal-4
 VARIABLE IPD_06 174000 // Metal-5
 VARIABLE IPD_07 174000 // Metal-6
 VARIABLE IPD_08 174000 // Metal-7
 VARIABLE IPD_09 174000 // Metal-8
 VARIABLE IPD_10 174000 // Metal-9
 VARIABLE IPD_100 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_101 174000 // Metal-0
 VARIABLE IPD_102 174000 // Metal-1
 VARIABLE IPD_103 174000 // Metal-2
 VARIABLE IPD_104 174000 // Metal-3
 VARIABLE IPD_105 174000 // Metal-4
 VARIABLE IPD_106 174000 // Metal-5
 VARIABLE IPD_107 174000 // Metal-6
 VARIABLE IPD_108 174000 // Metal-7
 VARIABLE IPD_109 174000 // Metal-8
 VARIABLE IPD_11 174000 // Metal-10
 VARIABLE IPD_110 174000 // Metal-9
 VARIABLE IPD_111 174000 // Metal-10
 VARIABLE IPD_112 174000 // Metal-11
 VARIABLE IPD_113 174000 // TM1
 VARIABLE IPD_12 174000 // Metal-11
 VARIABLE IPD_13 174000 // TM1
 VARIABLE IPD_200 1000000 // ViaCN
 VARIABLE IPD_201 1000000 // Via0
 VARIABLE IPD_202 1000000 // Via1 
 VARIABLE IPD_203 1000000 // Via2 
 VARIABLE IPD_204 1000000 // Via3 
 VARIABLE IPD_205 1000000 // Via4
 VARIABLE IPD_206 1000000 // Via5
 VARIABLE IPD_207 1000000 // Via6
 VARIABLE IPD_208 1000000 // Via7
 VARIABLE IPD_209 1000000 // Via8
 VARIABLE IPD_210 1000000 // Via9
 VARIABLE IPD_211 1000000 // Via10 (non vcc nodes)
 VARIABLE IPD_212 1000000 // Via11 (non vcc nodes)
 VARIABLE IPD_300 1000000 // ViaCN
 VARIABLE IPD_301 1000000 // Via0
 VARIABLE IPD_302 1000000 // Via1 
 VARIABLE IPD_303 1000000 // Via2 
 VARIABLE IPD_304 1000000 // Via3 
 VARIABLE IPD_305 1000000 // Via4
 VARIABLE IPD_306 1000000 // Via5
 VARIABLE IPD_307 1000000 // Via6
 VARIABLE IPD_308 1000000 // Via7
 VARIABLE IPD_309 1000000 // Via8
 VARIABLE IPD_310 1000000 // Via9
 VARIABLE IPD_311 1000000 // Via10 (non vcc nodes)
 VARIABLE IPD_312 1000000 // Via11 (non vcc nodes)
 VARIABLE IPD_405 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_406 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_407 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_408 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_409 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_410 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_411 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_412 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_505 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_506 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_507 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_508 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_509 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_510 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_511 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_512 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_600 35 // Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_601 14 // Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_602 1.4 // Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_610 1.8 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_611 0.7 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_612 0.07 // Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPGTM1_05 0.0071 // Limit Ratio of TM1 area to nwell area  (um^2 /um^2).
 VARIABLE IPG_00 14200 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_01 3500 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors
 VARIABLE IPG_02 710 // Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors
 VARIABLE IPG_03 3500 // Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_04 2800 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_05 0.014 // Limit Ratio of Metal area to nwell area  (um^2 /um^2).
 VARIABLE IPG_100 200 // Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_101 500 // Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_200 7100 // Max TM1/Z
 VARIABLE IPG_300 710 // Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_301 350 // Limit Ratio of TV1 area to uv1/uv2 N-transistors
 VARIABLE IPG_302 70 // Limit Ratio of TV1 area SRAM N-transistors
 VARIABLE IPG_303 350 // Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_304 280 // Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_305 0.00071 // Limit Ratio of TV1 area to nwell area  (um^2 /um^2)
 VARIABLE IPG_400 20 // Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_401 50 // Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_610 35 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_611 14 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_612 1.4 // Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPNWD_101 3550 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_102 1775 // Limit TM1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_103 177.5 // Limit TV1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWG_101 7100 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_102 3550 // Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_103 355 // Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWN_01 6.9 // Max ratio of GCN+TCN area to victim nwell area
 VARIABLE IPNWN_02 93 // Max ratio of metal to victim nwell area
 VARIABLE IPNWN_03 3.3 // Max via to victim nwell area
 VARIABLE IPNWN_04 0 // Max ratio of TM1 to victim nwell area (0 means effectively not allowed)
 VARIABLE IPNWN_05 0 // Max TV1 area to victim nwell area (0 means effectively not allowed)
 VARIABLE IPN_00 70 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_01 1400 // Metal-0
 VARIABLE IPN_02 1400 // Metal-1
 VARIABLE IPN_03 1400 // Metal-2
 VARIABLE IPN_04 1400 // Metal-3
 VARIABLE IPN_05 1400 // Metal-4
 VARIABLE IPN_06 1400 // Metal-5
 VARIABLE IPN_07 1400 // Metal-6
 VARIABLE IPN_08 1400 // Metal-7
 VARIABLE IPN_09 1400 // Metal-8
 VARIABLE IPN_10 560 // Metal-9
 VARIABLE IPN_100 42 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_101 850 // Metal-0
 VARIABLE IPN_102 850 // Metal-1
 VARIABLE IPN_103 850 // Metal-2
 VARIABLE IPN_104 850 // Metal-3
 VARIABLE IPN_105 850 // Metal-4
 VARIABLE IPN_106 850 // Metal-5
 VARIABLE IPN_107 850 // Metal-6
 VARIABLE IPN_108 850 // Metal-7
 VARIABLE IPN_109 850 // Metal-8
 VARIABLE IPN_11 280 // Metal-10
 VARIABLE IPN_110 275 // Metal-9
 VARIABLE IPN_111 170 // Metal-10
 VARIABLE IPN_112 55 // Metal-11
 VARIABLE IPN_113 0 // TM1
 VARIABLE IPN_12 112 // Metal-11
 VARIABLE IPN_13 0 // TM1
 VARIABLE IPN_200 140 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_201 2850 // Metal-0
 VARIABLE IPN_202 2850 // Metal-1
 VARIABLE IPN_203 2850 // Metal-2
 VARIABLE IPN_204 2850 // Metal-3
 VARIABLE IPN_205 2850 // Metal-4
 VARIABLE IPN_206 2850 // Metal-5
 VARIABLE IPN_207 2850 // Metal-6
 VARIABLE IPN_208 2850 // Metal-7
 VARIABLE IPN_209 2850 // Metal-8
 VARIABLE IPN_210 850 // Metal-9
 VARIABLE IPN_211 570 // Metal-10
 VARIABLE IPN_212 170 // Metal-11
 VARIABLE IPN_213 0 // TM1
 VARIABLE IPN_300 9 // ViaCN
 VARIABLE IPN_301 45 // Via0
 VARIABLE IPN_302 180 // Via1
 VARIABLE IPN_303 180 // Via2
 VARIABLE IPN_304 180 // Via3
 VARIABLE IPN_305 210 // Via4
 VARIABLE IPN_306 275 // Via5
 VARIABLE IPN_307 275 // Via6
 VARIABLE IPN_308 475 // Via7
 VARIABLE IPN_309 475 // Via8
 VARIABLE IPN_310 35 // Via9
 VARIABLE IPN_311 95 // Via10
 VARIABLE IPN_312 7 // Via11
 VARIABLE IPN_400 9 // ViaCN
 VARIABLE IPN_401 45 // Via0
 VARIABLE IPN_402 180 // Via1
 VARIABLE IPN_403 180 // Via2
 VARIABLE IPN_404 180 // Via3
 VARIABLE IPN_405 210 // Via4
 VARIABLE IPN_406 275 // Via5
 VARIABLE IPN_407 275 // Via6
 VARIABLE IPN_408 475 // Via7
 VARIABLE IPN_409 475 // Via8
 VARIABLE IPN_410 35 // Via9
 VARIABLE IPN_411 95 // Via10
 VARIABLE IPN_412 7 // Via11
 VARIABLE IPTB_00 6 // Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)
 VARIABLE IPTB_01 3080 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPTD_100 6000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTD_101 7800 // Metal-0
 VARIABLE IPTD_102 7800 // Metal-1
 VARIABLE IPTD_103 7800 // Metal-2
 VARIABLE IPTD_104 7800 // Metal-3
 VARIABLE IPTD_105 7800 // Metal-4
 VARIABLE IPTD_106 7800 // Metal-5
 VARIABLE IPTD_107 7800 // Metal-6
 VARIABLE IPTD_108 7800 // Metal-7
 VARIABLE IPTD_109 7800 // Metal-8
 VARIABLE IPTD_110 7800 // Metal-9
 VARIABLE IPTD_113 7800 // TM1
 VARIABLE IPTD_600 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPTG_00 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTG_100 15000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_101 19200 // Metal-0
 VARIABLE IPTG_102 19200 // Metal-1
 VARIABLE IPTG_103 19200 // Metal-2
 VARIABLE IPTG_104 19200 // Metal-3
 VARIABLE IPTG_105 19200 // Metal-4
 VARIABLE IPTG_106 19200 // Metal-5
 VARIABLE IPTG_107 19200 // Metal-6
 VARIABLE IPTG_108 19200 // Metal-7
 VARIABLE IPTG_109 19200 // Metal-8
 VARIABLE IPTG_110 19200 // Metal-9
 VARIABLE IPTG_113 19200 // TM1
 VARIABLE IPTG_600 1280 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_601 1280 // Metal-0
 VARIABLE IPTG_602 1280 // Metal-1
 VARIABLE IPTG_603 1280 // Metal-2
 VARIABLE IPTG_604 1280 // Metal-3
 VARIABLE IPTG_605 1280 // Metal-4
 VARIABLE IPTG_606 1280 // Metal-5
 VARIABLE IPTG_607 1280 // Metal-6
 VARIABLE IPTG_608 1280 // Metal-7
 VARIABLE IPTG_609 1280 // Metal-8
 VARIABLE IPTG_610 1280 // Metal-9
 VARIABLE IPTG_613 1280 // TM1
 VARIABLE IPTG_700 1500 // Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTN_100 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_101 78 // Metal-0
 VARIABLE IPTN_102 78 // Metal-1
 VARIABLE IPTN_103 78 // Metal-2
 VARIABLE IPTN_104 78 // Metal-3
 VARIABLE IPTN_105 78 // Metal-4
 VARIABLE IPTN_106 78 // Metal-5
 VARIABLE IPTN_107 78 // Metal-6
 VARIABLE IPTN_108 78 // Metal-7
 VARIABLE IPTN_109 78 // Metal-8
 VARIABLE IPTN_110 78 // Metal-9
 VARIABLE IPTN_113 0 // TM1
 VARIABLE IPTN_200 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_201 230 // Metal-0
 VARIABLE IPTN_202 230 // Metal-1
 VARIABLE IPTN_203 230 // Metal-2
 VARIABLE IPTN_204 230 // Metal-3
 VARIABLE IPTN_205 230 // Metal-4
 VARIABLE IPTN_206 230 // Metal-5
 VARIABLE IPTN_207 230 // Metal-6
 VARIABLE IPTN_208 230 // Metal-7
 VARIABLE IPTN_209 230 // Metal-8
 VARIABLE IPTN_210 230 // Metal-9
 VARIABLE IPTN_213 0 // TM1
 VARIABLE IPT_01 50 // Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)
 VARIABLE IPT_02 2 // Max ratio of GCN area to TG n-gate area  (um^2 / um^2)
 VARIABLE IPT_03 2 // Max ratio of GCN area to TG p-gate area  (um^2 / um^2)
 VARIABLE IP_01 25 // Max ratio of field poly area to active gate poly area  (um^2 / um^2)
 VARIABLE IP_02 42 // Max ratio of GCN area to n-gate area  (um^2 / um^2)
 VARIABLE IP_03 42 // Max ratio of GCN area to p-gate area  (um^2 / um^2)
 VARIABLE J_01 0.126 // N+ S/D block width (post generation)
 VARIABLE J_02 0.126 // N+ S/D block space (post generation)
 VARIABLE J_03 0.035 // N+ S/D block space to active n+ diff (OGD)
 VARIABLE J_04 0.035 // N+ S/D block space to n+ well tap diff (OGD)
 VARIABLE J_05 0.035 // N+ S/D block encl of active p+ diff (OGD)
 VARIABLE J_06 0.035 // N+ S/D block encl of p+ substrate tap diff (OGD)
 VARIABLE J_07 0 // n-well enclosure of N+ s/d block
 VARIABLE J_08 0.0264 // Min generated nsd/ntp block area (in sq u. area)
 VARIABLE J_09 0.0264 // Min generated nsd/ntp hole area (in sq u. area)
 VARIABLE J_10 0 // n-well enclosure of N-tip block
 VARIABLE J_11 0.021 // N-tip block space to active n-diffusion edge
 VARIABLE J_12 0.021 // N-tip block encl of active p-diffusion edge
 VARIABLE J_13 0.112 // Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE J_14 0.107 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE J_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE J_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE J_21 0.126 // N-tip block width
 VARIABLE J_22 0.126 // N-tip block space
 VARIABLE J_23 0.021 // N+ S/D block space to active n+ diff (PGD)
 VARIABLE J_24 0.378 // N-tip block pitch
 VARIABLE J_25 0.021 // N+ S/D block encl of active p+ diff (PGD)
 VARIABLE J_41 0.168 // N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges
 VARIABLE J_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE J_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE J_44 0.042 // N+ S/D block space to n+ well tap diff (PGD)
 VARIABLE J_46 0.042 // N+ S/D block encl of p+ substrate tap diff (PGD)
 VARIABLE J_81 0.035 // Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)
 VARIABLE J_82 0.035 // Oversize value for the J_81 check
 VARIABLE K_01 0.126 // P+ S/D block width
 VARIABLE K_02 0.126 // P+ S/D block space
 VARIABLE K_03 0.035 // P+ S/D block space to active p+ diff (OGD)
 VARIABLE K_04 0.035 // P+ S/D block space to p+ sub tap diff (OGD)
 VARIABLE K_05 0.035 // P+ S/D block encl of active n+ diff (OGD)
 VARIABLE K_06 0.035 // P+ S/D block encl of n+ well tap diff (OGD)
 VARIABLE K_07 0 // P+ S/D block space to n-well edge
 VARIABLE K_08 0.0264 // Min generated psd/ptp block area (in sq u. area)
 VARIABLE K_09 0.0264 // Min generated psd/ptp hole area (in sq u. area)
 VARIABLE K_10 0 // P-tip block space to n-well edge
 VARIABLE K_11 0.021 // P-tip block space to active p-diffusion edge
 VARIABLE K_12 0.021 // P-tip block encl of active n-diffusion edge
 VARIABLE K_13 0.112 // Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE K_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE K_15 0.107 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE K_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE K_21 0.126 // P-tip block width
 VARIABLE K_22 0.126 // P-tip block space
 VARIABLE K_23 0.021 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE K_24 0.378 // P-tip block pitch
 VARIABLE K_25 0.021 // P+ S/D block encl of active n+ diff (PGD)
 VARIABLE K_41 0.168 // P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges
 VARIABLE K_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE K_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE K_44 0.042 // P+ S/D block space to p+ sub tap diff (PGD)
 VARIABLE K_46 0.042 // P+ S/D block encl of n+ well tap diff (PGD)
 VARIABLE K_81 0.035 // Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)
 VARIABLE K_82 0.035 // Oversize value for the K_81 check
 VARIABLE LDIP_101 0.007 // Poly upsize for LDI_01/02
 VARIABLE LDIW_01 245 // Window for LDI_01
 VARIABLE LDIW_02 245 // Window for LDI_02
 VARIABLE LDIW_120 364 // Window for LDI_120
 VARIABLE LDIW_220 364 // Window for LDI_220
 VARIABLE LDIW_500 70 // Window for LDI_500
 VARIABLE LDIW_501 70 // Window for LDI_501
 VARIABLE LDIW_502 70 // Window for LDI_502
 VARIABLE LDIW_503 70 // Window for LDI_503
 VARIABLE LDIW_504 70 // Window for LDI_504
 VARIABLE LDIW_505 70 // Window for LDI_505
 VARIABLE LDIW_506 84 // Window for LDI_506
 VARIABLE LDI_01 8 // Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_120 60 // Min required intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_220 75 // Max allowed intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_500 -10 // Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. 
 VARIABLE LDI_501 -10 // Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. 
 VARIABLE LDI_502 -10 // Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. 
 VARIABLE LDI_503 -10 // Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. 
 VARIABLE LDI_504 -10 // Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. 
 VARIABLE LDI_505 -10 // Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 70um x 70um window size. 
 VARIABLE LDI_506 -10 // Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. 
 VARIABLE LDP_101 0.007 // Poly upsize for LD_131/132/231/232
 VARIABLE LDP_102 0.005 // Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region
 VARIABLE LDT_101 0 // TCN upsize for LDB_135/136/235/236
 VARIABLE LDW_100 25 // Window for LD_100
 VARIABLE LDW_101 25 // Window for LD_101
 VARIABLE LDW_102 25 // Window for LD_102
 VARIABLE LDW_103 25 // Window for LD_103
 VARIABLE LDW_104 25 // Window for LD_104
 VARIABLE LDW_105 25 // Window for LD_105
 VARIABLE LDW_106 37 // Window for LD_106
 VARIABLE LDW_107 37 // Window for LD_107
 VARIABLE LDW_108 37 // Window for LD_108
 VARIABLE LDW_109 25 // Window for LD_109
 VARIABLE LDW_110 37 // Window for LD_110
 VARIABLE LDW_111 25 // Window for LD_111
 VARIABLE LDW_120 65 // Window for LD_120
 VARIABLE LDW_121 350 // Window for LD_121
 VARIABLE LDW_122 350 // Window for LD_122
 VARIABLE LDW_123 350 // Window for LD_123
 VARIABLE LDW_131 17.5 // Window for LD_131
 VARIABLE LDW_132 17.5 // Window for LD_132
 VARIABLE LDW_133 24.5 // Window for LD_133
 VARIABLE LDW_134 2.1 // Window for LD_134
 VARIABLE LDW_135 1.96 // Window for LD_135
 VARIABLE LDW_136 1.96 // Window for LD_136
 VARIABLE LDW_200 9 // Window for LD_200
 VARIABLE LDW_201 9 // Window for LD_201
 VARIABLE LDW_202 9 // Window for LD_202
 VARIABLE LDW_203 9 // Window for LD_203
 VARIABLE LDW_204 9 // Window for LD_204
 VARIABLE LDW_205 9 // Window for LD_205
 VARIABLE LDW_206 12.6 // Window for LD_206
 VARIABLE LDW_207 12.6 // Window for LD_207
 VARIABLE LDW_208 12.6 // Window for LD_208
 VARIABLE LDW_209 9 // Window for LD_209
 VARIABLE LDW_210 12.6 // Window for LD_210
 VARIABLE LDW_211 9 // Window for LD_211
 VARIABLE LDW_220 65 // Window for LD_220
 VARIABLE LDW_231 17.5 // Window for LD_231
 VARIABLE LDW_232 17.5 // Window for LD_232
 VARIABLE LDW_233 24.5 // Window for LD_233
 VARIABLE LDW_234 2.1 // Window for LD_234
 VARIABLE LDW_235 1.96 // Window for LD_235
 VARIABLE LDW_236 1.96 // Window for LD_236
 VARIABLE LDW_500 3.9 // Window for LD_500
 VARIABLE LDW_501 3.9 // Window for LD_501
 VARIABLE LDW_502 3.9 // Window for LD_502
 VARIABLE LDW_503 3.9 // Window for LD_503
 VARIABLE LDW_504 3.9 // Window for LD_504
 VARIABLE LDW_505 3.9 // Window for LD_505
 VARIABLE LDW_506 3.9 // Window for LD_506
 VARIABLE LDW_507 6.7 // Window for LD_507
 VARIABLE LDW_508 15 // Window for LD_508
 VARIABLE LDW_509 53 // Window for LD_509
 VARIABLE LDW_510 11 // Window for LD_510
 VARIABLE LDW_511 53 // Window for LD_511
 VARIABLE LDW_520 3.9 // Window for LD_520
 VARIABLE LDW_600 3.9 // Window for LD_600
 VARIABLE LDW_601 3.9 // Window for LD_601
 VARIABLE LDW_602 3.9 // Window for LD_602
 VARIABLE LDW_603 3.9 // Window for LD_603
 VARIABLE LDW_604 3.9 // Window for LD_604
 VARIABLE LDW_605 3.9 // Window for LD_605
 VARIABLE LDW_606 3.9 // Window for LD_606
 VARIABLE LDW_609 53 // Window for LD_609
 VARIABLE LDW_611 53 // Window for LD_611
 VARIABLE LDW_620 3.9 // Window for LD_620
 VARIABLE LDW_81 130 // Window for LD_81
 VARIABLE LDW_82 130 // Window for LD_82
 VARIABLE LD_100 40 // Min required local Metal 0 density (%), within a 25um x 25um window size
 VARIABLE LD_101 23.8 // Min required local Metal 1 density (%), within a 25um x 25um window size
 VARIABLE LD_102 40 // Min required local Metal 2 density (%), within a 25um x 25um window size
 VARIABLE LD_103 40 // Min required local Metal 3 density (%), within a 25um x 25um window size
 VARIABLE LD_104 40 // Min required local Metal 4 density (%), within a 25um x 25um window size
 VARIABLE LD_105 40 // Min required local Metal 5 density (%), within a 25um x 25um window size
 VARIABLE LD_106 23.8 // Min required local Metal 6 density (%), within a 37um x 37um window size
 VARIABLE LD_107 23.8 // Min required local Metal 7 density (%), within a 37um x 37um window size
 VARIABLE LD_108 35 // Min required local Metal 8 density (%), within a 37um x 37um window size
 VARIABLE LD_109 40 // Min required local Metal 9 density (%), within a 25um x 25um window size
 VARIABLE LD_110 35 // Min required local Metal 10 density (%), within a 37um x 37um window size
 VARIABLE LD_111 40 // Min required local Metal 11 density (%), within a 25um x 25um window size
 VARIABLE LD_120 46 // Min required local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_121 55 // Min required local CE1 density (%), within a 350um x 350um window size
 VARIABLE LD_122 55 // Min required local CE2 density (%), within a 350um x 350um window size
 VARIABLE LD_123 55 // Min required local CE3 density (%), within a 350um x 350um window size
 VARIABLE LD_131 4 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_132 4 // Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_133 25 // Min required local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_134 25 // Min required local Poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_135 17 // Min required local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_136 12 // Min required local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_200 70 // Max allowed local Metal 0 density (%), within a 9um x 9um window size
 VARIABLE LD_201 66.8 // Max allowed local Metal 1 density (%), within a 9um x 9um window size
 VARIABLE LD_202 78 // Max allowed local Metal 2 density (%), within a 9um x 9um window size
 VARIABLE LD_203 78 // Max allowed local Metal 3 density (%), within a 9um x 9um window size
 VARIABLE LD_204 78 // Max allowed local Metal 4 density (%), within a 9um x 9um window size
 VARIABLE LD_205 78 // Max allowed local Metal 5 density (%), within a 9um x 9um window size
 VARIABLE LD_206 72.5 // Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_207 66.8 // Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_208 70 // Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_209 90 // Max allowed local Metal 9 density (%), within a 9um x 9um window size
 VARIABLE LD_210 70 // Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_211 90 // Max allowed local Metal 11 density (%), within a 9um x 9um window size
 VARIABLE LD_220 91 // Max allowed local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_231 22 // Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_232 22 // Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_233 48 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_234 39 // Max allowed local poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_235 37 // Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_236 31.5 // Max allowed local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_331 1.5 // Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_332 1.5 // Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_334 50 // Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_336 5 // Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_434 48 // Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_435 16 // Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_436 9.9 // Min required local TCN density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_500 0.2 // Min required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_501 0.2 // Min required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_502 0.2 // Min required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_503 0.2 // Min required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_504 0.2 // Min required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_505 0.2 // Min required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_506 0.2 // Min required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_507 0.3 // Min required local Via7 density (%), within a 6.7um x 6.7um window size
 VARIABLE LD_508 0.3 // Min required local Via8 density (%), within a 15um x 15um window size
 VARIABLE LD_509 0.5 // Min required local Via9 density (%), within a 53um x 53um window size
 VARIABLE LD_510 0.3 // Min required local Via10 density (%), within a 11um x 11um window size
 VARIABLE LD_511 0.5 // Min required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_520 0.2 // Min required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_535 15 // Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_600 15 // Max required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_601 15 // Max required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_602 15 // Max required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_603 15 // Max required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_604 15 // Max required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_605 10 // Max required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_606 10 // Max required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_609 12 // Max required local Via9 density (%), within a 53um x 53um window size
 VARIABLE LD_611 12 // Max required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_620 15.2 // Max required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_634 49 // Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size
 VARIABLE LD_81 30 // Min required local RDL density (%), 130um x 130um window size
 VARIABLE LD_82 90 // Max allowed local RDL density (%), 130um x 130um window size
 VARIABLE LMI_01 14.142 // LMI width, only allowed value
 VARIABLE LMI_02 40 // LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD
 VARIABLE LMI_03 40 // LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD
 VARIABLE LMI_04 120 // Separation of LMI arrays (center to center), orthogonal to TSV spine
 VARIABLE LMI_05 1000 // Separation of LMI arrays (center to center), parallel to TSV spine
 VARIABLE LMI_06 0.707 // RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed
 VARIABLE LMI_11 6 // LMI rows in a single array, only allowed value
 VARIABLE LMI_12 73 // LMI columns in a single array, only allowed value
 VARIABLE LMI_13 850 // LMI array edge distance to active die edge (EOA) (parallel to spine)
 VARIABLE LMI_40 920 // Maximum PGD offset between any LMI center to die centerline
 VARIABLE LMI_41 1500 // LMI keepaway zone from die corners
 VARIABLE M0L_01 0.054 // width_L_01
 VARIABLE M0L_02 0.06 // width_L_02
 VARIABLE M0L_03 0.078 // width_L_03
 VARIABLE M0L_04 0.08 // width_L_04
 VARIABLE M0M_01 0.036 // width_M_01
 VARIABLE M0M_02 0.04 // width_M_02
 VARIABLE M0M_03 0.042 // width_M_03
 VARIABLE M0M_04 0.046 // width_M_04
 VARIABLE M0M_05 0.048 // width_M_05
 VARIABLE M0S_01 0.028 // width_S_01
 VARIABLE M0S_02 0.032 // width_S_02
 VARIABLE M0_00 0 // Only Rectangular M0 shape is allowed and only allowed in OGD.
 VARIABLE M0_126 0 // (B:28-32),(C:54-80) not allowed pairs
 VARIABLE M0_127 0 // (B:36-60),(C:78-80) not allowed pairs
 VARIABLE M0_128 0 // (B:78-80),(C:28) not allowed pairs
 VARIABLE M0_129 0 // (B),(B)
 VARIABLE M0_130 0 // (C),(C)
 VARIABLE M0_131 0 // (B:28-32),(C:28-40),(B:28-48)
 VARIABLE M0_132 0 // (B:28-32),(C:32-46),(B:54-60)
 VARIABLE M0_133 0 // (B:28-32),(C:32-48),(B:78-80)
 VARIABLE M0_134 0 // (B:36-48),(C:28-48),(B:36-48)
 VARIABLE M0_135 0 // (B:36-60),(C:32-60),(B:54-80)
 VARIABLE M0_136 0 // (B:78-80),(C:32-80),(B:78-80)
 VARIABLE M0_137 0 // (B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets
 VARIABLE M0_138 0 // (B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets
 VARIABLE M0_139 0 // (B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_140 0 // (B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets
 VARIABLE M0_141 0 // (B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets
 VARIABLE M0_142 0 // (B:78-80),(C:28),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_21 0.028 // B to C only space
 VARIABLE M0_23 0 // M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines.
 VARIABLE M0_41 0.054 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42
 VARIABLE M0_42 0.124 // End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_48 0.016 // Minimum overlap of line ends in opposite directions at minimum side-to-side space
 VARIABLE M0_60 0.086 // Min length of M0 line (any type, any width)
 VARIABLE M0_812 0.158 // Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_813 0.088 // Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_814 0.018 // Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)
 VARIABLE M0_82 0.022 // Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_822 0.088 // Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_823 0.018 // Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_83 0.028 // Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks
 VARIABLE M0_832 0.036 // Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_84 0.084 // M0_41/42 ETE to M0_42 ETE min space PGD
 VARIABLE M0_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M0_842 0.138 // End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_85 0.086 // M0_41/42 ETE to M0_42 ETE min space OGD
 VARIABLE M0_91 0.028 // Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks
 VARIABLE M0_92 0.028 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93
 VARIABLE M0_93 0.102 // Limit of ETE region length PGD for M0_92
 VARIABLE M0_94 0.032 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95
 VARIABLE M0_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M0_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M0_95 0.136 // Limit of ETE region length PGD for M0_94
 VARIABLE M0_96 0.036 // Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95
 VARIABLE M0_97 0.04 // Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98
 VARIABLE M0_98 0.096 // Length of ETE space region PGD (>=)
 VARIABLE M10_00 0 // Only Rectangular M10 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M10_01 0.126 // width_01 value (OGD only)
 VARIABLE M10_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M10_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M10_04 0.28 // width_04 value (OGD only)
 VARIABLE M10_05 0.36 // width_05 value (OGD only)
 VARIABLE M10_06 0.378 // width_06 value (OGD only)
 VARIABLE M10_07 0.42 // width_07 value (OGD only)
 VARIABLE M10_08 0.7 // width_08 value (OGD only)
 VARIABLE M10_09 0.714 // width_09 value (OGD only)
 VARIABLE M10_10 0.798 // width_10 value (OGD only)
 VARIABLE M10_121 0.126 // width_06 to width_06 space, fixed space exception
 VARIABLE M10_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M10_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M10_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M10_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M10_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M10_35 0.14 // width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M10_37 0.198 // max edge lengths that can violate the forbidden spaces if space between the edges is >=M10_38
 VARIABLE M10_38 0.378 // width_01-10 to width_01-10 unrestricted space (min) 
 VARIABLE M10_41 0.14 // Metal10 end-to-end space (min)
 VARIABLE M10_42 0.198 // Metal10 end-to-end space width_01 line to any line (min)
 VARIABLE M10_50 0 // width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M10_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M10_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M10_60 0.274 // Min length for all widths
 VARIABLE M10_65 0.148 // Min required M10 hole area (sq um)
 VARIABLE M10_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M10_80 0.178 // Corner-to-corner space, when corners have no overlap
 VARIABLE M10_81 0.178 // Internal corner-to-corner width 
 VARIABLE M10_82 0.14 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M10err_01 0.126 // Metal10 width_01 value (OGD only)
 VARIABLE M10err_05 0.36 // Metal10 width_05 value (OGD only)
 VARIABLE M10err_06 0.378 // Metal10 width_06 value (OGD only)
 VARIABLE M10err_09 0.714 // Metal10 width_09 value (OGD only)
 VARIABLE M10err_10 0.798 // Metal10 width_10 value (OGD only)
 VARIABLE M10err_21 0.14 // BDW-specific Metal10 min space (values less than this are disallowed)
 VARIABLE M11_01 0.54 // M11 width
 VARIABLE M11_02 0.54 // M11 space
 VARIABLE M11_21 6 // Maximum allowed M11 width
 VARIABLE M11_22 2.2 // Min required M11 hole area (sq um)
 VARIABLE M11_23 0.54 // Minimum length of at least one M11 segment, when two segments are adjacent at a corner
 VARIABLE M11_24 2.13 // Min required M11 length/extent
 VARIABLE M11_41 0.05 // M11 coverage of Square Via10 (one edge at a corner)
 VARIABLE M11_43 0.13 // M11 coverage of Square Via10 orthogonal edge
 VARIABLE M11_51 0.05 // M11 coverage of Rectangular Via10 (one edge at a corner)
 VARIABLE M11_52 0.13 // M11 coverage of Rectangular Via10 orthogonal edge
 VARIABLE M1F_01 0 // M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)
 VARIABLE M1F_02 0 // M1 notch can be only on Metal1C
 VARIABLE M1F_03 0 // M1 nub can be only on Metal1B
 VARIABLE M1F_04 0 // M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)
 VARIABLE M1F_11 0.042 // M1 nub width (in PGD), fixed value
 VARIABLE M1F_12 0.01 // Max nub depth (in OGD)
 VARIABLE M1F_13 0.098 // M1 notch length (in PGD), fixed value
 VARIABLE M1F_14 0.032 // Min notch width (in OGD)
 VARIABLE M1F_15 0 // Center of the neighboring nub and notch must be aligned
 VARIABLE M1F_21 0.1 // Min space between M1 notch and Via0/Via1 (in PGD)
 VARIABLE M1F_22 0.021 // Min M1 end offset from M1 notch section (in neighboring metal1B lines)
 VARIABLE M1F_23 0.14 // Min space between M1 notches (in all direction)
 VARIABLE M1F_24 0.14 // Min space between M1 nubs (in all direction)
 VARIABLE M1F_31 0 // M1 color region is marked with Metal1BCregionID (82;71)
 VARIABLE M1F_32 0 // Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way
 VARIABLE M1F_33 0 // Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)
 VARIABLE M1F_34 0 // Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)
 VARIABLE M1F_35 0 // All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)
 VARIABLE M1F_36 0 // All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules
 VARIABLE M1F_40 0 // First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)
 VARIABLE M1F_41 0 // Each M1 color region must begin with Metal1B and end with Metal1B
 VARIABLE M1F_42 0 // B-B, C-C pairs are not allowed
 VARIABLE M1F_43 0.588 // Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_44 0.462 // Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_45 0 // M1BCregionID PGD edge must be coincide with Metal1B edge inside
 VARIABLE M1F_46 0.238 // Min metal1 keepaway space from M1BCregionID (PGD and OGD)
 VARIABLE M1_00 0 // M1 width_01 is not allowed over ULPpitchID or TRDTOULP
 VARIABLE M1_01 0.042 // M1 width_01 value (fixed), PGD only
 VARIABLE M1_100 0 // M1 width_02 is only allowed inside ULPpitchID
 VARIABLE M1_101 0.056 // M1 width_02 value (fixed), PGD only
 VARIABLE M1_21 0.028 // M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)
 VARIABLE M1_290 0 // All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die
 VARIABLE M1_291 0 // All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)
 VARIABLE M1_36 0.239 // Maximum space between M1 lines (OGD/PGD) (<)
 VARIABLE M1_41 0.042 // Min end-to-end space (width_01 to width_01 or width_02 to width_02)
 VARIABLE M1_42 0.056 // Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43
 VARIABLE M1_43 0.098 // M1 lines shorter than this length are subject to M1_42
 VARIABLE M1_60 0.07 // Min length of M1 line
 VARIABLE M1_69 0.126 // A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides
 VARIABLE M1_81 0.042 // Minimum overlap of adjacent line-ends in opposite directions
 VARIABLE M1_84 0.042 // Minimum offset between adjacent line-ends in opposite directions
 VARIABLE M1_85 0.014 // Maximum offset between adjacent line-ends for line-end edges to be considered unexposed
 VARIABLE M1_86 0.098 // Minimum exposed offset between adjacent line-ends in same direction
 VARIABLE M1_87 0.056 // Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides
 VARIABLE M2BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M2BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M2BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M2BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M2BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M2BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M2BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below)
 VARIABLE M2BB_36 0.232 // Maximum space in PGD (<) if rule M2BB_37 is not met
 VARIABLE M2BB_37 0.308 // Maximum space in OGD (<) if rule M2BB_36 is not met
 VARIABLE M2BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M2BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M2CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M2L_01 0.056 // width_L_01
 VARIABLE M2L_02 0.06 // width_L_02
 VARIABLE M2L_03 0.068 // width_L_03
 VARIABLE M2L_05 0.076 // width_L_05
 VARIABLE M2L_06 0.084 // width_L_06
 VARIABLE M2L_07 0.074 // width_L_07
 VARIABLE M2M_01 0.038 // width_M_01
 VARIABLE M2M_02 0.04 // width_M_02
 VARIABLE M2M_03 0.046 // width_M_03
 VARIABLE M2S_01 0.028 // width_S_01
 VARIABLE M2S_02 0.03 // width_S_02
 VARIABLE M2S_03 0.032 // width_S_03
 VARIABLE M2S_04 0.036 // width_S_04
 VARIABLE M2_00 0 // Only Rectangular M2 shape is allowed and only allowed in OGD.
 VARIABLE M2_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M2_127 0 // (B:38-46),(C:84) not allowed pairs
 VARIABLE M2_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M2_129 0 // (B),(B)
 VARIABLE M2_130 0 // (C),(C)
 VARIABLE M2_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M2_132 0 // (B:28-46),(C:28-56),(B:38-46)
 VARIABLE M2_133 0 // (B:28-36),(C:38-56),(B:56-84)
 VARIABLE M2_134 0 // (B:38-46),(C:38-76),(B:56-84)
 VARIABLE M2_135 0 // (B:56-84),(C:38-84),(B:56-84)
 VARIABLE M2_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M2_137 0 // (B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets
 VARIABLE M2_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_139 0 // (B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M2_147 0.024 // Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147
 VARIABLE M2_148 0.014 // Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148
 VARIABLE M2_20 0.05 // Line ends are extended by M2_20 before doing any side to side space checks
 VARIABLE M2_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M2_22 0 // Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)
 VARIABLE M2_23 0 // M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines.
 VARIABLE M2_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38
 VARIABLE M2_38 0.076 // Min unrestricted space for rule M2_37 
 VARIABLE M2_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M2_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M2_43 0.012 // Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 
 VARIABLE M2_44 0 // All line ends for widths <= M2_45 must be aligned or covered at M2_46 space 
 VARIABLE M2_45 0.055 // Max width for M2_44 check 
 VARIABLE M2_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M2_44 check
 VARIABLE M2_47 0 // Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M2_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M2_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires
 VARIABLE M2_60 0.084 // Min length of M2 line (any type, any width)
 VARIABLE M2_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M2_842 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M2_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M2_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M3BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M3BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M3BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M3BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M3BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M3BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M3BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M3BB_36 0.232 // Maximum space in OGD (<) if rule M3BB_37 is not met
 VARIABLE M3BB_37 0.308 // Maximum space in PGD (<) if rule M3BB_36 is not met
 VARIABLE M3BB_38 0.198 // Min OGD space between multi-track-skip spaces
 VARIABLE M3BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M3CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M3L_01 0.056 // width_L_01
 VARIABLE M3L_02 0.06 // width_L_02
 VARIABLE M3L_03 0.068 // width_L_03
 VARIABLE M3L_04 0.064 // width_L_04
 VARIABLE M3L_05 0.076 // width_L_05
 VARIABLE M3L_06 0.084 // width_L_06
 VARIABLE M3L_07 0.074 // width_L_07
 VARIABLE M3L_08 0.082 // width_L_08
 VARIABLE M3L_09 0.066 // width_L_09
 VARIABLE M3M_01 0.038 // width_M_01
 VARIABLE M3M_02 0.04 // width_M_02
 VARIABLE M3M_03 0.046 // width_M_03
 VARIABLE M3M_04 0.046 // width_M_04
 VARIABLE M3M_05 0.048 // width_M_05
 VARIABLE M3M_06 0.052 // width_M_06
 VARIABLE M3S_01 0.028 // width_S_01
 VARIABLE M3S_02 0.03 // width_S_02
 VARIABLE M3S_03 0.032 // width_S_03
 VARIABLE M3S_04 0.036 // width_S_04
 VARIABLE M3_00 0 // Only Rectangular M3 shape is allowed and only allowed in PGD.
 VARIABLE M3_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M3_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M3_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M3_129 0 // (B),(B)
 VARIABLE M3_130 0 // (C),(C)
 VARIABLE M3_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M3_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M3_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M3_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M3_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M3_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M3_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M3_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M3_142 0 // (B:38-52),(C:82-84),(B:56-84)
 VARIABLE M3_143 0 // (B:56-84),(C:32-36),(B:56-84)
 VARIABLE M3_147 0.024 // Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147
 VARIABLE M3_148 0.014 // Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148
 VARIABLE M3_20 0.05 // Line ends are extended by M3_20 before doing any side to side space checks
 VARIABLE M3_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M3_22 0 // Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)
 VARIABLE M3_23 0 // M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines.
 VARIABLE M3_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38
 VARIABLE M3_38 0.076 // Min unrestricted space for rule M3_37
 VARIABLE M3_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M3_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M3_43 0.012 // Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 
 VARIABLE M3_44 0 // All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space 
 VARIABLE M3_45 0.055 // Max width for M3_44 check 
 VARIABLE M3_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M3_44 check
 VARIABLE M3_47 0 // Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M3_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M3_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires
 VARIABLE M3_60 0.084 // Min length of M3 line (any type, any width)
 VARIABLE M3_841 0.25 // Minimum C line length, in PGD (>) 
 VARIABLE M3_842 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M3_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M3_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M4BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M4BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M4BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M4BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M4BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M4BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M4BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M4BB_36 0.232 // Maximum space in PGD (<) if rule M4BB_37 is not met
 VARIABLE M4BB_37 0.308 // Maximum space in OGD (<) if rule M4BB_36 is not met
 VARIABLE M4BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M4BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M4CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M4L_01 0.056 // width_L_01
 VARIABLE M4L_02 0.06 // width_L_02
 VARIABLE M4L_03 0.068 // width_L_03
 VARIABLE M4L_05 0.076 // width_L_05
 VARIABLE M4L_06 0.084 // width_L_06
 VARIABLE M4L_07 0.074 // width_L_07
 VARIABLE M4L_08 0.054 // width_L_08
 VARIABLE M4L_09 0.066 // width_L_09
 VARIABLE M4M_02 0.04 // width_M_02
 VARIABLE M4M_03 0.046 // width_M_03
 VARIABLE M4S_01 0.028 // width_S_01
 VARIABLE M4S_02 0.03 // width_S_02
 VARIABLE M4S_03 0.032 // width_S_03
 VARIABLE M4S_04 0.036 // width_S_04
 VARIABLE M4_00 0 // Only Rectangular M4 shape is allowed and only allowed in OGD.
 VARIABLE M4_01 0.04 // width_01 value (OGD only)
 VARIABLE M4_02 0.044 // width_02 value (OGD only)
 VARIABLE M4_03 0.048 // width_03 value (OGD only)
 VARIABLE M4_04 0.056 // width_04 value (OGD only)
 VARIABLE M4_05 0.06 // width_05 value (OGD only)
 VARIABLE M4_06 0.064 // width_06 value (OGD only)
 VARIABLE M4_07 0.068 // width_07 value (OGD only)
 VARIABLE M4_08 0.076 // width_08 value (OGD only)
 VARIABLE M4_09 0.08 // width_09 value (OGD only)
 VARIABLE M4_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M4_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M4_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M4_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M4_11 0.108 // width_11 value (OGD only)
 VARIABLE M4_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M4_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M4_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M4_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M4_128 0 // (B:54-84),(C:28-36) not allowed pairs
 VARIABLE M4_129 0 // (B),(B)
 VARIABLE M4_130 0 // (C),(C)
 VARIABLE M4_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M4_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M4_133 0 // (B:28-36),(C:40-56),(B:54-84)
 VARIABLE M4_134 0 // (B:40-46),(C:40-76),(B:54-84)
 VARIABLE M4_135 0 // (B:54-84),(C:40-84),(B:54-84)
 VARIABLE M4_136 0 // (B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M4_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M4_138 0 // (B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_139 0 // (B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_140 0 // (B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M4_142 0 // (B:28),(C:54),(B:76) not allowed B-C-B sets
 VARIABLE M4_147 0.024 // Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147
 VARIABLE M4_148 0.014 // Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148
 VARIABLE M4_20 0.05 // Line ends are extended by M4_20 before doing any side to side space checks
 VARIABLE M4_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M4_22 0 // Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)
 VARIABLE M4_23 0 // M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines.
 VARIABLE M4_24 0.046 // width_02 to width_02 space range max
 VARIABLE M4_249 0 // Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)
 VARIABLE M4_25 0.044 // width_02/03 to width_04-11 space range min
 VARIABLE M4_250 0 // Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge
 VARIABLE M4_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M4_252 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M4_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M4_26 0.05 // width_02/03 to width_04-11 space range max
 VARIABLE M4_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M4_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M4_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M4_27 0.044 // width_04-07 to width_04-11 space range min
 VARIABLE M4_28 0.056 // width_04-07 to width_04-11 space range max
 VARIABLE M4_31 0 // width_01 is not allowed to be next to width_03 to width_11
 VARIABLE M4_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M4_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M4_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38
 VARIABLE M4_38 0.076 // Min unrestricted space for rule M4_37
 VARIABLE M4_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M4_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M4_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M4_43 0.012 // Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 
 VARIABLE M4_44 0 // All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space 
 VARIABLE M4_45 0.055 // Max width for M4_44 check 
 VARIABLE M4_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M4_44 check
 VARIABLE M4_47 0 // Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M4_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M4_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires
 VARIABLE M4_51 0.08 // Width_01-11 attacker to width_10 victim min space
 VARIABLE M4_52 0.08 // Width_10 attacker to width_08-11 victim min space
 VARIABLE M4_53 0 // Width_10 line cannot attack a width_01-07 victim
 VARIABLE M4_60 0.084 // Min length of M4 line (any type, any width)
 VARIABLE M4_62 0.14 // Min edge length of width_01-07 line
 VARIABLE M4_63 0.12 // Min length of width_10 nub
 VARIABLE M4_65 0.16 // Min length of holes
 VARIABLE M4_70 0.018 // Minimum segment length
 VARIABLE M4_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M4_72 0 // segments can be smaller than M4_70 if both adjacent segments are >= M4_73
 VARIABLE M4_73 0.35 // Minimum segment lengths for M4_72
 VARIABLE M4_80 0.056 // Corner-to-corner space, when corners have no overlap
 VARIABLE M4_81 0.056 // Internal corner-to-corner width 
 VARIABLE M4_82 0.09 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M4_83 0.09 // Min width of notched line section
 VARIABLE M4_84 0.124 // Above rule applies to notch length less than
 VARIABLE M4_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M4_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M5BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M5BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M5BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M5BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M5BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M5BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M5BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M5BB_36 0.232 // Maximum space in OGD (<) if rule M5BB_37 is not met
 VARIABLE M5BB_37 0.308 // Maximum space in PGD (<) if rule M5BB_36 is not met
 VARIABLE M5BB_38 0.198 // Min OGD space between unrestricted spaces
 VARIABLE M5BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M5CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M5L_01 0.056 // width_L_01
 VARIABLE M5L_02 0.06 // width_L_02
 VARIABLE M5L_03 0.068 // width_L_03
 VARIABLE M5L_05 0.076 // width_L_05
 VARIABLE M5L_06 0.084 // width_L_06
 VARIABLE M5L_07 0.074 // width_L_07
 VARIABLE M5L_09 0.066 // width_L_09
 VARIABLE M5M_02 0.04 // width_M_02
 VARIABLE M5M_03 0.046 // width_M_03
 VARIABLE M5S_01 0.028 // width_S_01
 VARIABLE M5S_02 0.03 // width_S_02
 VARIABLE M5S_03 0.032 // width_S_03
 VARIABLE M5S_04 0.036 // width_S_04
 VARIABLE M5_00 0 // Only Rectangular M5 shape is allowed and only allowed in PGD.
 VARIABLE M5_01 0.054 // width_01 value (PGD only)
 VARIABLE M5_02 0.066 // width_02 value (PGD only)
 VARIABLE M5_03 0.08 // width_03 value (PGD only)
 VARIABLE M5_04 0.086 // width_04 value (PGD only)
 VARIABLE M5_05 0.094 // width_05 value (PGD only)
 VARIABLE M5_06 0.112 // width_06 value (PGD/OGD)
 VARIABLE M5_07 0.15 // width_07 value (PGD only)
 VARIABLE M5_08 0.158 // width_08 value (PGD only)
 VARIABLE M5_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M5_127 0 // (B:40-46),(C:84) not allowed B-C-B pairs
 VARIABLE M5_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M5_129 0 // (B),(B)
 VARIABLE M5_130 0 // (C),(C)
 VARIABLE M5_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M5_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M5_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M5_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M5_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M5_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M5_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M5_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M5_147 0.024 // Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147
 VARIABLE M5_148 0.014 // Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148
 VARIABLE M5_20 0.05 // Line ends are extended by M5_20 before doing any side to side space checks
 VARIABLE M5_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M5_22 0 // Every C line should have an adjacent B line at M5_21 space on atleast one side, along its entire length (allowed to have M5_42 ETE gaps)
 VARIABLE M5_23 0 // M5CID and M5BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-5 lines.
 VARIABLE M5_24 0.066 // width_02 to width_02-06 space range max
 VARIABLE M5_25 0.05 // width_03-08 to width_03-08 unrestricted space min
 VARIABLE M5_26 0.05 // width_07/08 to width_00/01/02 space range min
 VARIABLE M5_27 0.06 // width_07/08 to width_00/01/02 space range max
 VARIABLE M5_28 0.048 // Width_00 to width_05/06 space exception (fixed value)
 VARIABLE M5_35 0.09 // width_06 to width_06 unrestricted space (min)
 VARIABLE M5_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38
 VARIABLE M5_38 0.076 // Min unrestricted space for rule M5_37
 VARIABLE M5_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M5_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M5_43 0.012 // Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 
 VARIABLE M5_44 0 // All line ends for widths <= M5_45 must be a aligned or covered at M5_46 space 
 VARIABLE M5_45 0.055 // Max width for M5_44 check 
 VARIABLE M5_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M5_44 check
 VARIABLE M5_47 0 // Lines <= M5_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M5_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M5_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires
 VARIABLE M5_51 0.06 // Width_06 attacker to width_00-08 victim min space
 VARIABLE M5_52 0.09 // Width_00-08 attacker to width_06 victim min space
 VARIABLE M5_60 0.084 // Min length of M5 line (any type, any width)
 VARIABLE M5_65 0.308 // Min length of holes
 VARIABLE M5_70 0.026 // Minimum segment length
 VARIABLE M5_71 0.054 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M5_72 0 // segments can be smaller than M5_70 if both adjacent segments are >= M5_73
 VARIABLE M5_73 0.5 // Minimum segment lengths for M5_72
 VARIABLE M5_74 0.09 // M5_72 segment to line end space
 VARIABLE M5_80 0.076 // Corner-to-corner space, when corners have no overlap
 VARIABLE M5_81 0.076 // Internal corner-to-corner width 
 VARIABLE M5_82 0.094 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M5_83 0.094 // Min width of notched line section
 VARIABLE M5_84 0.15 // Above rule applies to notch length less than
 VARIABLE M5_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M5_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M5err_00 0.05 // Metal5 width_00 value (PGD only)
 VARIABLE M6_00 0.08 // width_00 value (OGD only)
 VARIABLE M6_01 0.04 // width_01 value (OGD only)
 VARIABLE M6_02 0.044 // width_02 value (OGD only)
 VARIABLE M6_03 0.048 // width_03 value (OGD only)
 VARIABLE M6_04 0.056 // width_04 value (OGD only)
 VARIABLE M6_05 0.06 // width_05 value (OGD only)
 VARIABLE M6_06 0.064 // width_06 value (OGD only)
 VARIABLE M6_07 0.068 // width_07 value (OGD only)
 VARIABLE M6_08 0.076 // width_08 value (OGD only)
 VARIABLE M6_09 0.08 // width_09 value (OGD only)
 VARIABLE M6_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M6_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M6_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M6_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M6_11 0.108 // width_11 value (OGD only)
 VARIABLE M6_12 0.054 // width_12 value (OGD only)
 VARIABLE M6_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M6_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M6_13 0.16 // width_13 value (OGD only)
 VARIABLE M6_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M6_14 0.2 // width_14 value (OGD only)
 VARIABLE M6_149 0 // Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)
 VARIABLE M6_15 0.24 // width_15 value (OGD only)
 VARIABLE M6_150 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153
 VARIABLE M6_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_153 0.03 // Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)
 VARIABLE M6_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M6_160 0.04 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 
 VARIABLE M6_161 0.08 // Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)
 VARIABLE M6_162 0.08 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 
 VARIABLE M6_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M6_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M6_23 0.04 // width_02 to width_02 space range min
 VARIABLE M6_24 0.046 // width_02 to width_02 space range max
 VARIABLE M6_249 0 // Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)
 VARIABLE M6_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M6_250 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge
 VARIABLE M6_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M6_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M6_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M6_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M6_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M6_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M6_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M6_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M6_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M6_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M6_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M6_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M6_37 0.12 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38
 VARIABLE M6_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M6_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M6_41 0.08 // Metal6 end-to-end space (min)
 VARIABLE M6_44 0.16 // Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45
 VARIABLE M6_45 0.03 // Max overlap between facing line ends for rule M6_44
 VARIABLE M6_46 0.08 // Maximum allowed length of exposed edge of a width_01-07/12 line
 VARIABLE M6_47 0.1 // Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)
 VARIABLE M6_48 0.013 // Line end extensions of the <=M6_03 wide line for M6_47 check
 VARIABLE M6_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M6_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M6_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M6_60 0.16 // Min length of width_01-15 lines
 VARIABLE M6_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M6_63 0.12 // Min length of width_10 nub
 VARIABLE M6_65 0.16 // Min length of holes
 VARIABLE M6_70 0.018 // Minimum segment length
 VARIABLE M6_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M6_72 0 // A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73
 VARIABLE M6_73 0.35 // Minimum segment lengths for rule M6_72
 VARIABLE M6_80 0.056 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M6_81 0.056 // Min Internal corner-to-corner width 
 VARIABLE M6_82 0.09 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M6_83 0.09 // Min width of notched line section
 VARIABLE M6_84 0.124 // Rule M6_83 applies to notch length less than M6_84
 VARIABLE M7_00 0.08 // width_00 value (PGD only)
 VARIABLE M7_01 0.056 // width_01 value (PGD only)
 VARIABLE M7_02 0.06 // width_02 value (PGD only)
 VARIABLE M7_03 0.084 // width_03 value (PGD/OGD)
 VARIABLE M7_04 0.12 // width_04 value (PGD only)
 VARIABLE M7_05 0.15 // width_05 value (PGD only)
 VARIABLE M7_06 0.168 // width_06 value (PGD only)
 VARIABLE M7_07 0.18 // width_07 value (PGD only)
 VARIABLE M7_08 0.256 // width_08 value (PGD only)
 VARIABLE M7_09 0.28 // width_09 value (PGD only)
 VARIABLE M7_21 0.056 // width_01/02 to width_01/02 space range1 min
 VARIABLE M7_22 0.07 // width_01/02 to width_01/02 space range1 max
 VARIABLE M7_23 0.23 // width_00/01 to width_00-09 space range2 min
 VARIABLE M7_24 0.251 // width_00/01 to width_00-09 space range2 max
 VARIABLE M7_25 0.4 // width_00/01 to width_00-09 unrestricted space min
 VARIABLE M7_26 0.056 // width_01/02 to width_03/04/05/06/07 space range1 min
 VARIABLE M7_27 0.08 // width_01/02 to width_03/04/05/06/07 space range1 max
 VARIABLE M7_31 0.074 // width_03/04 to width_03/04 unrestricted space (min)
 VARIABLE M7_32 0.06 // width_03/0405/06/07 to width_05/06/07 unrestricted space (min)
 VARIABLE M7_35 0.09 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M7_37 0.09 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38
 VARIABLE M7_38 0.168 // Min unrestricted space for rule M7_37
 VARIABLE M7_41 0.09 // width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)
 VARIABLE M7_51 0.06 // width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)
 VARIABLE M7_52 0.09 // width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M7_60 0.204 // Min length for all widths
 VARIABLE M7_65 0.42 // Min length of holes
 VARIABLE M7_70 0.026 // Minimum segment length
 VARIABLE M7_71 0.116 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M7_72 0 // A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73
 VARIABLE M7_73 0.5 // Minimum segment lengths for rule M7_72
 VARIABLE M7_74 0.09 // Minimum M7_72 segment to line end space
 VARIABLE M7_80 0.079 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M7_81 0.079 // Min Internal corner-to-corner width 
 VARIABLE M7_82 0.084 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M7_83 0.084 // Min width of notched line section
 VARIABLE M7_84 0.168 // Rule M7_83 applies to notch length less than M7_84
 VARIABLE M7err_00 0.08 // Metal7 width_00 value (PGD only)
 VARIABLE M7err_01 0.088 // Metal7 width_01 value (PGD only)
 VARIABLE M7err_08 0.256 // Metal7 width_08 value (PGD only)
 VARIABLE M8_00 0 // Only Rectangular M8 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M8_01 0.126 // width_01 value (OGD only)
 VARIABLE M8_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M8_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M8_04 0.28 // width_04 value (OGD only)
 VARIABLE M8_05 0.36 // width_05 value (OGD only)
 VARIABLE M8_06 0.378 // width_06 value (OGD only)
 VARIABLE M8_07 0.42 // width_07 value (OGD only)
 VARIABLE M8_08 0.7 // width_08 value (OGD only)
 VARIABLE M8_09 0.714 // width_09 value (OGD only)
 VARIABLE M8_10 0.798 // width_10 value (OGD only)
 VARIABLE M8_121 0.126 // width_06 to width_06 space, fixed space exception (fixed value)
 VARIABLE M8_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M8_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M8_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M8_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M8_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M8_25 0.4 // width_00 to width_00-09 unrestricted space min
 VARIABLE M8_26 0.08 // width_00 to width_07-09 space range1 min
 VARIABLE M8_27 0.11 // width_00 to width_07-09 space range1 max
 VARIABLE M8_32 0.08 // width_02-09 to width_02-09 unrestricted space (min)
 VARIABLE M8_35 0.14 // Width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M8_37 0.198 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38
 VARIABLE M8_38 0.378 // Min unrestricted space for rule M8_37
 VARIABLE M8_41 0.14 // Metal8 end-to-end space (min)
 VARIABLE M8_42 0.198 // Metal8 end-to-end space for width_01 line to any line (min)
 VARIABLE M8_50 0 // Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M8_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M8_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M8_60 0.274 // Min length for all widths
 VARIABLE M8_65 0.148 // Min required M8 hole area (sq um)
 VARIABLE M8_70 0.04 // Minimum segment length
 VARIABLE M8_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M8_80 0.178 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M8_81 0.178 // Min Internal corner-to-corner width 
 VARIABLE M8_82 0.14 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M8_83 0.148 // Min width of notched line section
 VARIABLE M8_84 0.24 // Above rule applies to notch length less than
 VARIABLE M8err_00 0.08 // Metal8 width_00 value (OGD only)
 VARIABLE M8err_09 0.3 // Metal8 width_09 value (OGD only)
 VARIABLE M8err_21 0.084 // BDW-specific Metal8 min space (values less than this are disallowed)
 VARIABLE M9_00 0 // Only Rectangular M9 shape is allowed for width_01 and width_04/06/07/08 shield wires.
 VARIABLE M9_01 0.54 // M9 width, minimum
 VARIABLE M9_02 0.54 // M9 space, minimum
 VARIABLE M9_03 0.192 // width_03 value (PGD only)
 VARIABLE M9_04 0.21 // width_04 value (PGD/OGD)
 VARIABLE M9_05 0.26 // width_05 value (PGD only)
 VARIABLE M9_06 0.36 // width_06 value (PGD only)
 VARIABLE M9_07 0.378 // width_07 value (PGD only)
 VARIABLE M9_08 0.406 // width_08 value (PGD only)
 VARIABLE M9_09 0.42 // width_09 value (PGD only)
 VARIABLE M9_121 0.126 // width_07 to width_07 space, fixed space exception
 VARIABLE M9_20 0 // width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides
 VARIABLE M9_21 6 // Maximum allowed M9 width
 VARIABLE M9_22 2.2 // Min required M9 hole area (sq um)
 VARIABLE M9_23 0.54 // Minimum length of at least one M9 segment, when two segments are adjacent at a corner
 VARIABLE M9_24 2.13 // Min required M9 length/extent
 VARIABLE M9_35 0.14 // width_02/04 to width_02/04 space, min unrestricted
 VARIABLE M9_37 0.198 // max edge lengths that can violate the forbidden spaces if space between the edges is >=M9_38
 VARIABLE M9_38 0.378 // width_01-09 to width_01-09 unrestricted space (min) 
 VARIABLE M9_41 0.05 // Min M9 coverage of Square Via8 (one edge at a corner)
 VARIABLE M9_42 0.198 // Metal9 end-to-end space width_01 line to any line (min)
 VARIABLE M9_43 0.13 // Min M9 coverage of Square Via8 orthogonal edge
 VARIABLE M9_50 0 // width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire.
 VARIABLE M9_51 0.05 // Min M9 coverage of Rectangular Via8 (one edge at a corner)
 VARIABLE M9_52 0.13 // Min M9 coverage of Rectangular Via8 orthogonal edge
 VARIABLE M9_60 0.274 // Min length for all widths
 VARIABLE M9_65 0.148 // Min required M9 hole area (sq um)
 VARIABLE M9_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M9_80 0.178 // Corner-to-corner space, when corners have no overlap
 VARIABLE M9_81 0.178 // Internal corner-to-corner width 
 VARIABLE M9_82 0.14 // Width between facing concave corner extensions of opposite directions 
 VARIABLE MC_01 0 // Outer edges of the PRS cells must be line-on-line with the EDM cells boundary.
 VARIABLE MC_02 0 // CE1/2 cannot overlap the PRS cells 
 VARIABLE MC_03 0 // CE1/2 cannot overlap the logo cells
 VARIABLE MIM_01 2 // CE1/2 width min
 VARIABLE MIM_02 1 // CE1/2 space min
 VARIABLE MIM_03 0.16 // Minimum offset between CE1-CE2 edges
 VARIABLE MIM_04 1 // Minimum overlap between CE1-CE2 layers
 VARIABLE MIM_05 0 // CE1-CE2 edges cannot cross each other
 VARIABLE MIM_06 0 // CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)
 VARIABLE MIM_07 0 // CE2 must enclose CE1 edges
 VARIABLE MIM_22 10.78 // Min required CE1/2 hole area (sq um)
 VARIABLE MIM_23 1 // Minimum CE1/2 jog length
 VARIABLE MIM_25 64 // Min required CE1/2 area (sq um)
 VARIABLE MIM_26 250 // Max extent of CE1/2
 VARIABLE MIM_51 0.4 // Minimum CE1/2 enclosure of Via9 (all directions)
 VARIABLE MIM_52 1 // Min Via9 space to unconnected CE1/2
 VARIABLE MIM_53 0 // Via9 cannot land on overlapping CE1/2
 VARIABLE MIM_54 1.76 // Min Via9 space to unconnected CE1, when the Via9 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_55 1.6 // Min Via9 space to unconnected CE2, when the Via9 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_61 0 // CE1/2 electrode layers cannot be used as a resistor, must have a M9 or TM1 shunt
 VARIABLE MIM_62 0 // CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)
 VARIABLE MIM_63 0 // CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked
 VARIABLE MIM_71 0 // In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2
 VARIABLE MIM_72 1.2 // Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_73 1 // Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_74 0 // CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)
 VARIABLE MIM_75 0 // CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration
 VARIABLE MIM_81 0 // In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2
 VARIABLE MIM_82 1.2 // Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MIM_83 1 // Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MJ0_01 0.132 // MTJID enclosure of MJ0 in OGD (fixed)
 VARIABLE MJ0_02 0 // No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID
 VARIABLE MJ0_03 0 // No GCN, V1, M2 allowed inside MJ0
 VARIABLE MJ0_04 0 // No jogs allowed in MTJID
 VARIABLE MJ0_05 0.024 // Min space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_06 0.052 // Max space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_07 0.024 // Fixed space from dummy M2 end to MJ0 (in OGD)
 VARIABLE MJ0_08 0.4 // Minimum space between MJ0 
 VARIABLE MJ0_09 0.42 // Minimum width of MJ0
 VARIABLE MTJ_01 0 // M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID
 VARIABLE MTJ_02 0 // M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID
 VARIABLE MTJ_03 0.018 // MTJ fixed width (in OGD)
 VARIABLE MTJ_04 0.06 // MTJ fixed length (in PGD)
 VARIABLE MTJ_05 0.14 // MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)
 VARIABLE MTJ_06 0.07 // MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)
 VARIABLE MTJ_07 0.126 // MTJ fixed pitch (in PGD)
 VARIABLE MTJ_08 0 // Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH
 VARIABLE MTJ_09 0.2 // MJO enclosure of MTJ (only allowed value)
 VARIABLE MTJ_10 0 // STTRAMID1, STTRAMID2 must be line-line with MTJID
 VARIABLE MTJ_11 0 // Via2 must be centered on MTJ
 VARIABLE MTJ_12 0.046 // Via2 length (in OGD) allowed over MTJ
 VARIABLE MTJ_13 0.032 // Via2 width (in PGD) allowed over MTJ
 VARIABLE MTJ_14 0 // M1 must be centered under MTJ
 VARIABLE MTJ_15 0.012 // MTJ enclosure of M1 (both OGD and PGD), only allowed value
 VARIABLE NW_01 0.021 // Min N-well space to N+ active (all directions), P+ tap (OGD)
 VARIABLE NW_03 0.021 // Min N-well enclosure of P+ active (all directions), N+ tap (OGD)
 VARIABLE NW_12 0.126 // Min N-well width
 VARIABLE NW_128 5.6 // Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_129 5.6 // Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_14 0.126 // Min N-well space
 VARIABLE NW_17 0.05 // Min required drawn N-well area (in sq um)
 VARIABLE NW_18 0.05 // Min required drawn N-well hole area (in sq um)
 VARIABLE NW_21 0.06 // Min N+ active diffusion space to high voltage nwells
 VARIABLE NW_22 0.06 // Min P+ active diffusion enclosure by high voltage nwell
 VARIABLE NW_23 0.107 // Min N-well convex corner enclosure of P+ active diffusion corner
 VARIABLE NW_24 0.107 // Min N-well concave corner space to N+ active diffusion corner
 VARIABLE NW_25 0.126 // Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)
 VARIABLE NW_28 56 // Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells
 VARIABLE NW_29 56 // Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells
 VARIABLE NW_30 0.378 // Minimum nwell pitch
 VARIABLE NW_31 0.042 // Min N-well space to P+ tap (PGD)
 VARIABLE NW_33 0.042 // Min N-well enclosure of N+ tap (PGD)
 VARIABLE NW_35 0.144 // Maximum nwell length when width is less than NW_35
 VARIABLE NW_36 0.144 // Maximum N-well facing edge length, if space is less than NW_36
 VARIABLE NW_41 0.168 // N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges
 VARIABLE NW_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE NW_43 0.126 // Forbidden adjacent edge length range max (<)
 VARIABLE NW_55 0.154 // Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_56 0.154 // Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_57 0.112 // Max length of short NWL jog for which rules NW_55,NW_56 apply
 VARIABLE NW_58 0.154 // Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge
 VARIABLE NW_59 12 // Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)
 VARIABLE NW_60 2.4 // Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)
 VARIABLE NW_71 300 // Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um
 VARIABLE NW_73 8 // N-well width exception for rule NW_71 (um)
 VARIABLE NW_74 4 // N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)
 VARIABLE PC_00 0 // Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction.
 VARIABLE PC_01 0.032 // Polycon width, fixed value
 VARIABLE PC_02 0.054 // Min required Polycon length
 VARIABLE PC_04 0 // All Polycon center lines must be on a 21nm pitch grid across the whole die
 VARIABLE PC_20 0.025 // Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)
 VARIABLE PC_21 0.052 // Min Polycon side-to-side space
 VARIABLE PC_23 0.115 // Polycon side-to-side forbidden space (fixed value)
 VARIABLE PC_25 0.05 // Min Polycon end-to-end space, when facing ends are aligned
 VARIABLE PC_31 0.12 // Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)
 VARIABLE PC_32 0.025 // Polycon line end extensions for PC_31 check
 VARIABLE PC_33 0.07 // Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)
 VARIABLE PC_34 0.08 // Max Polycon length for PC_33 check (<)
 VARIABLE PC_35 0.04 // Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space
 VARIABLE PC_36 0.018 // Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57
 VARIABLE PC_41 0.032 // Poly overlap of polycon (PGD) for PC_42 (fixed value)
 VARIABLE PC_42 0.024 // Min Polycon end overlap of poly for PC_41
 VARIABLE PC_43 0.023 // Min Polycon side space to poly line-end (PGD)
 VARIABLE PC_44 0.012 // Min Polycon end space to poly side (OGD)
 VARIABLE PC_444 0.041 // Min Polycon side space to poly line-end in TG/TGULV pitch regions
 VARIABLE PC_45 0.019 // Min Poly overlap of polycon (PGD) for PC_46
 VARIABLE PC_46 0.03 // Min Polycon end extension beyond poly side for PC_45
 VARIABLE PC_50 0 // End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)
 VARIABLE PC_51 0.052 // End-to-End space that triggers PC_50 check (<)
 VARIABLE PC_52 0.064 // Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)
 VARIABLE PC_53 0 // If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space
 VARIABLE PC_54 0.06 // Max Polycon ETE space for PC_53 check (<=)
 VARIABLE PC_55 0.06 // If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55
 VARIABLE PC_56 0.06 // Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)
 VARIABLE PC_57 0.088 // Min length of the 3 adjacent GCNs to allow PC_36 overlap
 VARIABLE PC_61 0.026 // Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)
 VARIABLE PC_81 0.026 // Min Polycon space to Diffcon
 VARIABLE PC_82 0.032 // Diffcon overlap of Polycon in PGD for PC_83, fixed value
 VARIABLE PC_83 0.023 // Min Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE PC_84 0.016 // Min Diffcon overlap of Polycon in PGD for PC_85
 VARIABLE PC_85 0.031 // Min Polycon end extension beyond Diffcon side (OGD) for PC_84
 VARIABLE PC_91 0 // =PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed
 VARIABLE PC_92 0.094 // Space for the PC_91 check (fixed value)
 VARIABLE PC_93 0.05 // Polycon line extension (OGD) for PC_91/92 side-to-side space checks only
 VARIABLE PG_01 0.042 // Poly check grid width: fixed value, OGD only
 VARIABLE PG_02 0.14 // Poly check grid Pitch: fixed value, OGD only
 VARIABLE PG_03 0 // Poly check grid must be continuous across the complete length of the active die
 VARIABLE PG_04 0.049 // Poly check grid OGD space to edge of active die (EOA), fixed value
 VARIABLE PG_05 0 // Poly check grid must centered in drawn digital Poly space
 VARIABLE PL_00 0 // Only Rectangular, Uni-directional Poly shape is allowed
 VARIABLE PL_01 0.028 // Poly width, ONLY ALLOWED value
 VARIABLE PL_02 0.07 // Poly pitch, ONLY ALLOWED value
 VARIABLE PL_03 0.09 // Min required Poly length with no restrictions
 VARIABLE PL_04 0.036 // Poly Short end-to-end space, fixed value (cannot be isolated)
 VARIABLE PL_05 0.078 // Poly Long end-to-end space, fixed value
 VARIABLE PL_06 0.26 // Poly Long end-to-end space, maximum of allowed range
 VARIABLE PL_07 0.078 // Poly Medium end-to-end space, fixed value
 VARIABLE PL_08 0.099 // Poly Long end-to-end space, minimum of allowed range
 VARIABLE PL_09 0 // End-to-end space between PL_05 and PL_08 is not allowed
 VARIABLE PL_100 2.1 // Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length
 VARIABLE PL_101 0.07 // Max width of long space region that triggers PL_102/103 checks
 VARIABLE PL_102 0.007 // Forbidden offset between the short space region ends (min)
 VARIABLE PL_103 0.047 // Forbidden offset between the short space region ends (max)
 VARIABLE PL_104 0.14 // Minimum space between type B configuration synthesized regions
 VARIABLE PL_105 0 // Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop 
 VARIABLE PL_106 0.068 // Oversize in PGD of narrow (PL_04) cut for PL_105 check
 VARIABLE PL_11 0.024 // Min Poly endcap length (poly line-end extent beyond diffusion edge)
 VARIABLE PL_12 0 // All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)
 VARIABLE PL_13 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE PL_15 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE PL_16 0.042 // Min offset between adjacent poly line-ends having the same line-end direction
 VARIABLE PL_24 0 // NWL edge parallel to poly must be centered in poly space
 VARIABLE PL_25 0.018 // Min Poly line-end space to diffusion PGD
 VARIABLE PL_51 0 // Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  
 VARIABLE PL_52 0 // Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node.
 VARIABLE PL_55 0 // Poly jumper between two diffusions is not allowed.
 VARIABLE PL_61 0.036 // Min overlap of any poly cuts 1 poly pitch apart
 VARIABLE PL_62 0 // A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated.
 VARIABLE PL_63 0.069 // Min offset between any poly cuts 1 poly pitch apart
 VARIABLE PL_66 0 // PL_07 cuts must be aligned
 VARIABLE PL_67 0.048 // Min offset between PL_07 cuts
 VARIABLE PL_68 0.036 // Fixed overlap between the PL_07 cuts
 VARIABLE PL_69 0 // A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)
 VARIABLE PL_70 0 // Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)
 VARIABLE PL_71 0 // A centered PL_07 ETE space cannot contain a GCN
 VARIABLE PL_91 0 // Within each cell, all gates are checked to be in a single direction.
 VARIABLE PL_92 0 // At full chip DRC, all gates are checked to be in absolute horizontal direction.
 VARIABLE RDL_01 2 // RDL wire (217;0) width, minimum
 VARIABLE RDL_02 6 // RDL wire width, maximum (for location other than LMI pad or TSV cap) 
 VARIABLE RDL_03 15.556 // RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value
 VARIABLE RDL_04 10 // RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value
 VARIABLE RDL_05 1.98 // RDL wire space, minimum
 VARIABLE RDL_06 12.98 // RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum 
 VARIABLE RDL_07 0.25 // RDL, RDLCAP coverage of TSV on all sides, minimum
 VARIABLE RDL_08 0 // RDL wire offset from LMI PAD center axis, maximum
 VARIABLE RDL_09 2.23 // RDL wire edge to TSV CAP edge distance, minimum
 VARIABLE RDL_10 5.222 // RDL wire vertex space to LMI PAD, minimum
 VARIABLE RDL_11 2 // RDL wire vertex space to TSV CAP, minimum
 VARIABLE RDL_12 0 // Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP
 VARIABLE RDL_13 0 // RDL wire jog length (217;0), minimum value
 VARIABLE RDL_14 1.98 // RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum
 VARIABLE RDL_15 1.98 // Space between LMI pad and RDL line
 VARIABLE RDL_16 350 // Maximum RDL wire segment length
 VARIABLE SDC_03 0.036 // Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)
 VARIABLE SDC_11 0.004 // Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)
 VARIABLE SDC_111 0.002 // Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)
 VARIABLE SD_01 0 // STACKDEVTYPE ID must be rectangular in shape
 VARIABLE SD_02 0 // STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge
 VARIABLE SD_03 0 // STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge
 VARIABLE SD_04 0 // Any TCN interacting with STACKDEVTYPE ID cannot have viacon 
 VARIABLE SK_12 0 // Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)
 VARIABLE SK_22 0 // Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)
 VARIABLE SK_31 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_32 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_41 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_42 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_51 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_52 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_61 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_62 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_71 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_72 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 5% (600X600nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SM0_41 0.042 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),
 VARIABLE SM0_60 0.063 // Fixed length of M0 line (any type, any width) 
 VARIABLE SM0_82 0 // Metal0 line-end overlap of poly, fixed value (edge touching M0)
 VARIABLE SM0_821 0.007 // Metal0 line-end distance from poly, fixed value (other edge)
 VARIABLE SM3_41 0.042 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE SM3_47 0.046 // Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line
 VARIABLE SNW_29 10 // NW_29 relaxation for STT MRAM
 VARIABLE SV3_97 0.094 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE TDC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE TDC_21 0.21 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE TEDM_01 0 // Catch-cup guard ring must be present at top level Cell
 VARIABLE TEDM_02 0 // Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring
 VARIABLE TEDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE TEDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE TEDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_11 1 // Number of I/O cell placement allowed (OGD die TSV EDM ring only)
 VARIABLE TEDM_12 0 // Corner cells can only reside in die corners
 VARIABLE TEDM_13 0 // EDM cells cannot overlap each other
 VARIABLE TEDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE TEDM_15 25 // Every 25th OGD staircase cell must be a diode staircase cell
 VARIABLE TEDM_16 1 // There should be at least one PGD staircase cells in each PGD part of EDM ring
 VARIABLE TEDW_01 6.72 // Corner Cell x
 VARIABLE TEDW_02 6.048 // Corner Cell y
 VARIABLE TEDW_03 0.84 // OGD Fill Cell x
 VARIABLE TEDW_04 1.512 // OGD Fill Cell y
 VARIABLE TEDW_07 13.44 // OGD IO Cell x
 VARIABLE TEDW_08 1.512 // OGD IO Cell y
 VARIABLE TEDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_12 9.072 // PGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_13 13.44 // OGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE TEDW_16 9.072 // PGD STAIRCASSE Cell y
 VARIABLE TEDW_17 13.44 // OGD STAIRCASSE Cell x
 VARIABLE TEDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE TM1_01 5.5 // TM1 width allowed range min
 VARIABLE TM1_02 5.5 // TM1 space allowed range min
 VARIABLE TM1_03 10.5 // TM1 space allowed range max
 VARIABLE TM1_04 10.5 // Max TM1 edge length that can violate the max space rule 
 VARIABLE TM1_21 50 // TM1 width allowed range max
 VARIABLE TM1_22 250 // Min required TM1 hole area (sq um)
 VARIABLE TM1_23 0.1 // Minimum TM1 segment lengths, when both adjacent at corners
 VARIABLE TM1_25 1000 // Min required TM1 area with a TV1 (sq um)
 VARIABLE TM1_26 200 // Min required TM1 area (sq um)
 VARIABLE TM1_51 3 // Min TM1 coverage of Via9 (all directions)
 VARIABLE TM1_60 0 // TM1 space above inductors templates has special handling
 VARIABLE TPC_42 0.084 // Min Polycon end overlap of poly for PC_41
 VARIABLE TPC_44 0.016 // Min Polycon end space to poly side
 VARIABLE TPC_46 0.108 // Min Polycon overlap with poly (in OGD) for PC_45
 VARIABLE TPL_01 0.16 // Poly width, ONLY ALLOWED value
 VARIABLE TPL_02 0.21 // Poly pitch, ONLY ALLOWED value
 VARIABLE TPL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE TPL_11 0.045 // Min Poly endcap length
 VARIABLE TPL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE TPL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE TPL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE TSV_01 9.5 // TSV width, only allowed value
 VARIABLE TSV_02 15.84 // TSV_02 for X73B (rusnet use only)
 VARIABLE TSV_03 14.784 // TSV row-to-row separation within spine, only allowed value
 VARIABLE TSV_04 5 // TSV rows in a single spine, only allowed value
 VARIABLE TSV_05 182 // TSV columns in a single spine, only allowed value
 VARIABLE TSV_06 0 // TSV must be centered on the catch cup
 VARIABLE TSV_07 10 // Min transistor keepout zone from M1 catch cup grid (no performance impact)
 VARIABLE TSV_08 6 // Min transistor keepout zone from M1 catch cup grid (15% performance degradation)
 VARIABLE TSV_10 2 // Number of allowed TSV spines
 VARIABLE TSV_21 15.12 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1
 VARIABLE TSV_22 15.96 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2
 VARIABLE TSV_23 16.8 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3
 VARIABLE TSV_61 15.12 // TSV catchcup size (in X) (runset use only)
 VARIABLE TSV_62 14.784 // TSV catchcup size (in Y) (runset use only)
 VARIABLE TV1_31 6 // TV1A width, fixed value
 VARIABLE TV1_32 30 // TV1A length, fixed value
 VARIABLE TV1_51 3 // Min TM1 enclosure of TV1 (all directions)
 VARIABLE TV1_61 0 // Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump
 VARIABLE TX_01 0 // TGOXID is only allowed over V3pitchID and V1pitchID
 VARIABLE TX_02 0.48 // Min width of TGOXID in any direction
 VARIABLE TX_03 0.48 // Min space between TGOXID in any direction
 VARIABLE TX_05 0 // PGD edge of TGOXID must be drawn in the middle of the space between poly center lines
 VARIABLE TX_06 0.039 // Min TGOXID enclosure of poly end, in PGD
 VARIABLE TX_07 0.039 // Min TGOXID space to poly end, in PGD
 VARIABLE TX_08 0 // Nwell inside TGOXID and outside TGOXID cannot interact
 VARIABLE TX_09 0.252 // Min TGOXID enclosure of nwell inside
 VARIABLE TX_10 0.252 // Min TGOXID space to nwell outside
 VARIABLE TX_11 0.23 // Min TGOXID enclosure of active gate area inside TGOXID
 VARIABLE TX_12 0.23 // Min TGOXID space to active gate area outside TGOXID
 VARIABLE TX_13 0.48 // Min TGOXID space to XGOXID
 VARIABLE TX_21 0 // V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules
 VARIABLE UHV_01 0.045 // Polycon space to Diffcon (min)
 VARIABLE UHV_02 0.045 // VCN space to Diffcon (PGD), min
 VARIABLE UHV_04 0.045 // VCN space to polycon (PGD), min
 VARIABLE UHV_05 0.04 // VCN-VCN space (min)
 VARIABLE UHV_06 0.042 // VCN-Via0 space (min)
 VARIABLE UHV_07 0.045 // Via0-Via1 space (min)
 VARIABLE UHV_09 0.041 // Via1-Via1 space (min)
 VARIABLE UHV_10 0.036 // Via1-Metal2 space (min)
 VARIABLE UHV_11 0.045 // Via1-Via2 space (min)
 VARIABLE UHV_12 0.039 // Via2-Metal2 space (min)
 VARIABLE UHV_13 0.041 // Via2-Via2 space (min)
 VARIABLE UHV_14 0.036 // Via2-Metal3 space (min)
 VARIABLE UHV_15 0.045 // Via2-Via3 space (min)
 VARIABLE UHV_16 0.039 // Via3-Metal3 space (min)
 VARIABLE UHV_20 0.043 // Via4-Via5 space (min)
 VARIABLE UHV_21 0.04 // Via5-Metal5 space (min)
 VARIABLE UHV_34 0.031 // Metal4-Metal4 space (min)
 VARIABLE UHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE UHV_40 0.04 // VCN space to Diffcon side (OGD), min
 VARIABLE UHV_41 0.042 // VCN space to Polycon end (OGD), min
 VARIABLE UHV_42 0.037 // VCN-Metal0 space (min)
 VARIABLE UHV_43 0.03 // Metal0-Metal0 space (min)
 VARIABLE UHV_44 0.039 // Via0-Metal0 space (min)
 VARIABLE UHV_45 0.036 // Via0-Via0 space (min)
 VARIABLE UHV_46 0.033 // Via0-Metal1 space (min)
 VARIABLE UHV_47 0.03 // Metal1-Metal1 space (min)
 VARIABLE UHV_48 0.042 // Via1-Metal1 space (min)
 VARIABLE UHV_49 0.031 // Metal2-Metal2 space (min)
 VARIABLE UHV_50 0.031 // Metal3-Metal3 space (min)
 VARIABLE UHV_51 0.041 // Via3-Via3 space (min)
 VARIABLE UHV_52 0.036 // Via3-Metal4 space (min)
 VARIABLE UHV_53 0.045 // Via3-Via4 space (min)
 VARIABLE UHV_54 0.039 // Via4-Metal4 space (min)
 VARIABLE UHV_55 0.041 // Via4-Via4 space (min)
 VARIABLE UHV_56 0.036 // Via4-Metal5 space (min)
 VARIABLE UHV_57 0.031 // Metal5-Metal5 space (min)
 VARIABLE UHV_58 0.045 // Via5-Via5 space (min)
 VARIABLE UHV_59 0.041 // Via5-Metal6 space (min)
 VARIABLE UHV_60 0.053 // Via5-Via6 space (min)
 VARIABLE UHV_61 0.055 // Via6-Metal6 space (min)
 VARIABLE UHV_62 0.064 // Via6-Via7 space (min)
 VARIABLE UHV_63 0.06 // Via7-Metal7 space (min)
 VARIABLE UL1_01 0.14 // Minimum width of NU1/PU1 layer
 VARIABLE UL1_05 0.0235 // Minimum required area of NU1/PU1 layer (sq um)
 VARIABLE UL1_06 0.06 // Minimum required hole area of NU1/PU1 layer  (sq um)
 VARIABLE UL1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UL1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UL1_09 0.21 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner
 VARIABLE UL1_10 1 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner
 VARIABLE UL1_11 0.021 // NU1/PU1 enclosure of nulv/pulv gate (PGD)
 VARIABLE UL1_116 0.0598 // NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UL1_12 0.021 // NU1/PU1 enclosure of nulv/pulv gate (OGD)
 VARIABLE UL1_13 0.021 // NU1/PU1 space to non-n/pulv gate (PGD)
 VARIABLE UL1_14 0.021 // NU1/PU1 space to non-n/pulv gate (OGD)
 VARIABLE UL1_15 0 // NU1/PU1 PGD edge must be centered in poly space or poly width
 VARIABLE UL1_16 0.066 // NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate
 VARIABLE UL1_17 0.066 // NU1/PU1 concave corner enclosure of non-n/pulv gate
 VARIABLE UL1_31 0.14 // Minimum space of NU1/PU1 layer
 VARIABLE UL1_32 0.07 // NU1/PU1 layer is allowed to have coincident edges of length >=
 VARIABLE UL1_33 0.07 // NU1/PU1 layer is allowed to have coincident corners with space >=
 VARIABLE UL1_34 0 // NU1/PU1 layer is allowed to have point touch
 VARIABLE UNW_14 0.48 // N-well space (min)
 VARIABLE UNW_21 0.18 // N+ active diffusion space to ultra high voltage nwells (min)
 VARIABLE UNW_22 0.18 // P+ active diffusion enclosure by ultra high voltage nwell (min)
 VARIABLE UV0_01 0.14 // Minimum width of NV0/PV0 layer
 VARIABLE UV0_05 0.0235 // Minimum required area of NV0/PV0 layer (sq um)
 VARIABLE UV0_06 0.06 // Minimum required hole area of NV0/PV0 layer  (sq um)
 VARIABLE UV0_07 0.07 // Minimum segment lengths
 VARIABLE UV0_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV0_09 0.21 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner
 VARIABLE UV0_10 1 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner
 VARIABLE UV0_11 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (PGD)
 VARIABLE UV0_116 0.0598 // NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV0_12 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (OGD)
 VARIABLE UV0_13 0.021 // NV0/PV0 space to non-n/puv0 gate (PGD)
 VARIABLE UV0_14 0.021 // NV0/PV0 space to non-n/puv0 gate (OGD)
 VARIABLE UV0_15 0 // NV0/PV0 PGD edge must be centered in poly space or poly width
 VARIABLE UV0_16 0.066 // NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate
 VARIABLE UV0_17 0.066 // NV0/PV0 concave corner enclosure of non-n/puv0 gate
 VARIABLE UV0_31 0.14 // Minimum space of NV0/PV0 layer
 VARIABLE UV0_32 0.07 // NV0/PV0 layer is allowed to have coincident edges of length >=
 VARIABLE UV0_33 0.07 // NV0/PV0 layer is allowed to have coincident corners with space >=
 VARIABLE UV0_34 0 // NV0/PV0 layer is allowed to have point touch
 VARIABLE UV1_01 0.14 // Minimum width of NV1/PV1 layer
 VARIABLE UV1_05 0.0235 // Minimum required area of NV1/PV1 layer (sq um)
 VARIABLE UV1_06 0.06 // Minimum required hole area of NV1/PV1 layer  (sq um)
 VARIABLE UV1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UV1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV1_09 0.21 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner
 VARIABLE UV1_10 1 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner
 VARIABLE UV1_11 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (PGD)
 VARIABLE UV1_116 0.0598 // NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV1_12 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (OGD)
 VARIABLE UV1_13 0.021 // NV1/PV1 space to non-n/puv1 gate (PGD)
 VARIABLE UV1_14 0.021 // NV1/PV1 space to non-n/puv1 gate (OGD)
 VARIABLE UV1_15 0 // NV1/PV1 PGD edge must be centered in poly space or poly width
 VARIABLE UV1_16 0.066 // NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate
 VARIABLE UV1_17 0.066 // NV1/PV1 concave corner enclosure of non-n/puv1 gate
 VARIABLE UV1_31 0.14 // Minimum space of NV1/PV1 layer
 VARIABLE UV1_32 0.07 // NV1/PV1 layer is allowed to have coincident edges of length >=
 VARIABLE UV1_33 0.07 // NV1/PV1 layer is allowed to have coincident corners with space >=
 VARIABLE UV1_34 0 // NV1/PV1 layer is allowed to have point touch
 VARIABLE UV2_01 0.14 // Minimum width of NV2/PV2 layer
 VARIABLE UV2_05 0.0235 // Minimum required area of NV2/PV2 layer (sq um)
 VARIABLE UV2_06 0.06 // Minimum required hole area of NV2/PV2 layer  (sq um)
 VARIABLE UV2_07 0.07 // Minimum segment lengths
 VARIABLE UV2_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV2_09 0.21 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner
 VARIABLE UV2_10 1 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner
 VARIABLE UV2_11 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (PGD)
 VARIABLE UV2_116 0.0598 // NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV2_12 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (OGD)
 VARIABLE UV2_13 0.021 // NV2/PV2 space to non-n/puv2 gate (PGD)
 VARIABLE UV2_14 0.021 // NV2/PV2 space to non-n/puv2 gate (OGD)
 VARIABLE UV2_15 0 // NV2/PV2 PGD edge must be centered in poly space or poly width
 VARIABLE UV2_16 0.066 // NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate
 VARIABLE UV2_17 0.066 // NV2/PV2 concave corner enclosure of non-n/puv2 gate
 VARIABLE UV2_31 0.14 // Minimum space of NV2/PV2 layer
 VARIABLE UV2_32 0.07 // NV2/PV2 layer is allowed to have coincident edges of length >=
 VARIABLE UV2_33 0.07 // NV2/PV2 layer is allowed to have coincident corners with space >=
 VARIABLE UV2_34 0 // NV2/PV2 layer is allowed to have point touch
 VARIABLE UV3_01 0.14 // Minimum width of NV3/PV3 layer
 VARIABLE UV3_05 0.0235 // Minimum required area of NV3/PV3 layer (sq um)
 VARIABLE UV3_06 0.06 // Minimum required hole area of NV3/PV3 layer  (sq um)
 VARIABLE UV3_07 0.07 // Minimum segment lengths
 VARIABLE UV3_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV3_09 0.21 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner
 VARIABLE UV3_10 1 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner
 VARIABLE UV3_11 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (PGD)
 VARIABLE UV3_116 0.0598 // NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV3_12 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (OGD)
 VARIABLE UV3_13 0.021 // NV3/PV3 space to non-n/puv3 gate (PGD)
 VARIABLE UV3_14 0.021 // NV3/PV3 space to non-n/puv3 gate (OGD)
 VARIABLE UV3_15 0 // NV3/PV3 PGD edge must be centered in poly space or poly width
 VARIABLE UV3_16 0.066 // NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate
 VARIABLE UV3_17 0.066 // NV3/PV3 concave corner enclosure of non-n/puv3 gate
 VARIABLE UV3_31 0.14 // Minimum space of NV3/PV3 layer
 VARIABLE UV3_32 0.07 // NV3/PV3 layer is allowed to have coincident edges of length >=
 VARIABLE UV3_33 0.07 // NV3/PV3 layer is allowed to have coincident corners with space >=
 VARIABLE UV3_34 0 // NV3/PV3 layer is allowed to have point touch
 VARIABLE V0P_02 0.034 // Via0PAX length (PGD), fixed value
 VARIABLE V0P_102 0.034 // Via0PAY length (PGD), fixed value
 VARIABLE V0T_10 0.078 // Via0TAX (bridge via) length, fixed value
 VARIABLE V0T_11 0.08 // Via0TBX (bridge via) length, fixed value
 VARIABLE V0T_12 0.11 // Via0TPX (bridge via) length, fixed value
 VARIABLE V0T_20 0.078 // Via0TAY (bridge via) length, fixed value
 VARIABLE V0T_21 0.08 // Via0TBY (bridge via) length, fixed value
 VARIABLE V0T_22 0 // Via0TAY/TBY are only allowed in ULP region (under width_02 M1)
 VARIABLE V0_01 0.042 // Width of Via0, fixed value (OGD)
 VARIABLE V0_02 0.028 // Via0AX length (PGD), fixed value
 VARIABLE V0_03 0.032 // Via0BX length (PGD), fixed value
 VARIABLE V0_04 0.04 // Via0CX length (PGD), fixed value
 VARIABLE V0_05 0.042 // Via0A length (PGD), fixed value
 VARIABLE V0_06 0.046 // Via0B length (PGD), fixed value
 VARIABLE V0_07 0.048 // Via0DX length (PGD), fixed value
 VARIABLE V0_08 0.054 // Via0EX length (PGD), fixed value
 VARIABLE V0_09 0.06 // Via0C length (PGD), fixed value
 VARIABLE V0_10 0.078 // Via0FX length (PGD), fixed value
 VARIABLE V0_101 0.056 // Width of Via0 in ULP region, fixed value (OGD)
 VARIABLE V0_102 0.028 // Via0AY length (PGD), fixed value
 VARIABLE V0_103 0.032 // Via0BY length (PGD), fixed value
 VARIABLE V0_104 0.04 // Via0CY length (PGD), fixed value
 VARIABLE V0_105 0.042 // Via0AW length (PGD), fixed value
 VARIABLE V0_106 0.046 // Via0BW length (PGD), fixed value
 VARIABLE V0_107 0.048 // Via0DY length (PGD), fixed value
 VARIABLE V0_108 0.054 // Via0EY length (PGD), fixed value
 VARIABLE V0_111 0.042 // Width of Via0TAY/TBY, fixed value (OGD)
 VARIABLE V0_122 0.1 // Unrestricted Via0AY-to-Via0AY center-to-center space (min)
 VARIABLE V0_142 0.026 // Minimum Via0TBX/TBY overlap of M0
 VARIABLE V0_171 0.118 // Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_19 0 // V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)
 VARIABLE V0_22 0.089 // Unrestricted Via0AX-to-Via0AX center-to-center space (min)
 VARIABLE V0_23 0 // Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)
 VARIABLE V0_24 0.084 // Min space between non-SA Via0 edges (PGD)
 VARIABLE V0_242 0.041 // Minimum Via0TPX overlap of M0
 VARIABLE V0_25 0.074 // Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)
 VARIABLE V0_250 0.092 // Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space
 VARIABLE V0_252 0 // Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY 
 VARIABLE V0_26 0.084 // Unrestricted min Via0 edge-to-edge space
 VARIABLE V0_27 0 // V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)
 VARIABLE V0_28 0.07 // Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value
 VARIABLE V0_29 0 // Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only
 VARIABLE V0_30 0 // A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs
 VARIABLE V0_31 0.028 // Min Via0 to VCN space (on different Metal0)
 VARIABLE V0_32 0.076 // Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space
 VARIABLE V0_328 0 // Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same
 VARIABLE V0_33 0.028 // Min Via0 edge space to Metal0
 VARIABLE V0_40 0 // Min Metal0 side enclosure of Via0
 VARIABLE V0_42 0.025 // Minimum Via0TAX/TAY overlap of M0
 VARIABLE V0_43 0 // Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines
 VARIABLE V0_49 0.014 // Min Metal0 line end enclosure of Via0
 VARIABLE V0_61 0.017 // Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX
 VARIABLE V0_62 0.014 // Minimum M1 line end enclosure of Via0 (see V0_61 exception)
 VARIABLE V0_63 0 // M1 line end enclosure of Via0PAX (fixed value) on one end only
 VARIABLE V0_64 0.084 // Minimum M1 line end enclosure of opposite side of Via0PAX
 VARIABLE V0_66 0.042 // Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86
 VARIABLE V0_69 0.007 // M1 line-side enclosure of Via0TAY/TBY, only allowed value
 VARIABLE V0_70 0.039 // Min Via0 corner-to-corner space
 VARIABLE V0_71 0.103 // Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_840 0.007 // Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends 
 VARIABLE V0_98 0 // V0TAX/TAYs cannot be on a power net
 VARIABLE V0_99 0 // V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging.
 VARIABLE V10_01 0.44 // Square Via10 size ONLY ALLOWED value
 VARIABLE V10_02 1.115 // Square Via10 to Square Via10 (center-to-center) separation
 VARIABLE V10_11 0.08 // M10 enclosure of Square Via10
 VARIABLE V10_12 0.08 // M10 enclosure of Square Via10, orthogonal edge
 VARIABLE V10_31 0.44 // Rectangular Via10 width, ONLY ALLOWED value
 VARIABLE V10_32 0.88 // Rectangular Via10 length, ONLY ALLOWED value
 VARIABLE V10_33 0.64 // Rectangular Via10 space to Via10 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check
 VARIABLE V10_51 0.08 // M10 enclosure of Rectangular Via10
 VARIABLE V10_52 0.08 // M10 enclosure of Rectangular Via10, orthogonal edge
 VARIABLE V11_31 0.8 // Width of Via11A/B/C, fixed value
 VARIABLE V11_32 1.85 // Via11A length, fixed value
 VARIABLE V11_33 7.4 // Via11B length, fixed value
 VARIABLE V11_34 3.7 // Via11C length, fixed value
 VARIABLE V11_40 2 // Via11 to Via11 space (all directions)
 VARIABLE V11_41 2.5 // Via11 to Via11 corner-to-corner space
 VARIABLE V11_51 0.14 // M11 enclosure of Via11 (all directions)
 VARIABLE V1H_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1H_02 0.036 // Via1HA length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_05 0.072 // Via1HD length (PGD), fixed value (non-SA only)
 VARIABLE V1H_08 0.078 // Via1HG length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_09 0.064 // Via1HJ length (PGD), fixed value (non-SA only)
 VARIABLE V1H_10 0.07 // Via1HK length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_11 0.048 // Via1HL length (PGD), fixed value (non-SA only)
 VARIABLE V1H_12 0.054 // Via1HM length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1T_01 0.106 // Via1TA-Bridge via length (OGD), fixed value
 VARIABLE V1T_02 0.028 // Via1TA-Bridge via width (PGD), fixed value
 VARIABLE V1T_03 0.032 // Via1TB-Bridge via width (PGD), fixed value
 VARIABLE V1T_11 0.098 // Via1TB-Bridge via length (OGD), fixed value
 VARIABLE V1T_20 0 // The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1_02 0.028 // Via1A length (PGD), fixed value
 VARIABLE V1_03 0.03 // Via1B length (PGD), fixed value
 VARIABLE V1_04 0.032 // Via1C length (PGD), fixed value
 VARIABLE V1_05 0.036 // Via1D length (PGD), fixed value
 VARIABLE V1_06 0.04 // Via1F length (PGD), fixed value
 VARIABLE V1_07 0.046 // Via1G length (PGD), fixed value
 VARIABLE V1_08 0.056 // Via1J length (PGD), fixed value
 VARIABLE V1_10 0.068 // Via1L length (PGD), fixed value
 VARIABLE V1_124 0.046 // Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)
 VARIABLE V1_125 0.049 // Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule
 VARIABLE V1_128 0.104 // Unrestricted min Via1 edge-to-edge space (OGD)
 VARIABLE V1_13 0.084 // Via1O length (PGD), fixed value
 VARIABLE V1_14 0.06 // Via1R length (PGD), fixed value
 VARIABLE V1_140 0.01 // Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_142 0.039 // Minimum Via1TA overlap of Metal1 (OGD)
 VARIABLE V1_15 0.038 // Via1E length (PGD), fixed value
 VARIABLE V1_16 0.076 // Via1S length (PGD), fixed value
 VARIABLE V1_17 0.074 // Via1V length (PGD), fixed value
 VARIABLE V1_20 0 // The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_22 0.087 // Unrestricted Via1A-to-Via1A center-to-center space (min)
 VARIABLE V1_225 0.052 // A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. 
 VARIABLE V1_226 0.058 // A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction.
 VARIABLE V1_227 0.052 // Max PGD length of neighboring vias for V1_226 to apply (<)
 VARIABLE V1_23 0.024 // Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)
 VARIABLE V1_24 0.041 // Min Via1 corner-to-corner space
 VARIABLE V1_25 0 // A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28.
 VARIABLE V1_26 0 // A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. 
 VARIABLE V1_28 0.076 // Unrestricted min Via1 edge-to-edge space (PGD)
 VARIABLE V1_301 0.058 // Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)
 VARIABLE V1_302 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302
 VARIABLE V1_303 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303
 VARIABLE V1_32 0.031 // Min Via1 to Via0 space (on different Metal1)
 VARIABLE V1_33 0.031 // Min Via1 edge space to Metal1
 VARIABLE V1_40 0.003 // Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_42 0.035 // Minimum Via1TB overlap of Metal1 (OGD)
 VARIABLE V1_43 0 // Via1TA/TB must overlap 2 adjacent M1 lines
 VARIABLE V1_49 0.007 // Min Metal1 line-end enclosure of Via1
 VARIABLE V1_50 0.028 // Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86
 VARIABLE V1_52 0 // All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)
 VARIABLE V1_53 0 // Via1HD/HG can only be covered by a width_L_06 metal2
 VARIABLE V1_54 0 // Via1HJ/HK can only be covered by a width_L_05 metal2
 VARIABLE V1_55 0 // Via1HA can only be covered by a width_M_01 M2 wire
 VARIABLE V1_56 0 // Via1HL/HM can only be covered by a width_L_02 or wider M2 wire
 VARIABLE V1_61 0.024 // Min M2 line-end enclosure of Via1 
 VARIABLE V1_97 0.128 // Min space between Via1TA/TB long edge to long edge (PGD)
 VARIABLE V1_98 0 // V1Ts cannot be on a power net
 VARIABLE V2H_01 0.032 // Width of Via2HA (PGD), fixed value
 VARIABLE V2H_02 0.036 // Via2HA length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_03 0.032 // Width of Via2HG (PGD), fixed value
 VARIABLE V2H_04 0.078 // Via2HG length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_05 0.032 // Width of Via2HK (PGD), fixed value
 VARIABLE V2H_06 0.07 // Via2HK length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_07 0.032 // Width of Via2HM (PGD), fixed value
 VARIABLE V2H_08 0.054 // Via2HM length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_10 0 // Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge.
 VARIABLE V2H_11 0.032 // Width of Via2HD (PGD), fixed value
 VARIABLE V2H_12 0.072 // Via2HD length (OGD), fixed value (non-SA only)
 VARIABLE V2H_13 0.032 // Width of Via2HJ (PGD), fixed value
 VARIABLE V2H_14 0.064 // Via2HJ length (OGD), fixed value (non-SA only)
 VARIABLE V2H_15 0.032 // Width of Via2HL (PGD), fixed value
 VARIABLE V2H_16 0.048 // Via2HL length (OGD), fixed value (non-SA only)
 VARIABLE V2H_20 0 // None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges.
 VARIABLE V2T_01 0.084 // Via2TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_02 0.028 // Via2TA-Bridge via width (OGD), fixed value
 VARIABLE V2T_03 0.084 // Via2TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_04 0.032 // Via2TB-Bridge via width (OGD), fixed value
 VARIABLE V2T_05 0.08 // Via2TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_06 0.04 // Via2TC-Bridge via width (OGD), fixed value
 VARIABLE V2T_20 0 // The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_01 0.032 // Width of below Via2 (PGD), fixed value
 VARIABLE V2_02 0.028 // Via2A length (OGD), fixed value
 VARIABLE V2_03 0.03 // Via2B length (OGD), fixed value
 VARIABLE V2_04 0.036 // Via2D length (OGD), fixed value
 VARIABLE V2_05 0.04 // Via2F length (OGD), fixed value
 VARIABLE V2_06 0.046 // Via2G length (OGD), fixed value
 VARIABLE V2_07 0.046 // Via2F length (OGD), fixed value
 VARIABLE V2_08 0.056 // Via2J length (OGD), fixed value
 VARIABLE V2_09 0.06 // Via2R length (OGD), fixed value
 VARIABLE V2_10 0.074 // Via2V length (OGD), fixed value
 VARIABLE V2_11 0.068 // Via2L length (OGD), fixed value
 VARIABLE V2_116 0.058 // Via2GY (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_117 0.046 // Via2GY length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_118 0.064 // Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_119 0.046 // Via2GZ length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_12 0.066 // Via2N length (OGD), fixed value
 VARIABLE V2_120 0.056 // Via2JX length (OGD), fixed value
 VARIABLE V2_121 0.064 // Via2S (PGD), fixed value (SA edges)
 VARIABLE V2_122 0.046 // Via2S length (OGD), fixed value
 VARIABLE V2_123 0.052 // Via2GX (PGD), fixed value (SA edges)
 VARIABLE V2_124 0.046 // Via2GX length (OGD), fixed value
 VARIABLE V2_127 0.046 // Via2JX (PGD), fixed value (SA edges)
 VARIABLE V2_128 0.076 // Unrestricted min Via2 edge-to-edge space, between SA edges
 VARIABLE V2_129 0.038 // Via2VX (PGD), fixed value (SA edges)
 VARIABLE V2_13 0.076 // Via2S length (OGD), fixed value
 VARIABLE V2_130 0.074 // Via2VX length (OGD), fixed value
 VARIABLE V2_131 0.038 // Via2RX (PGD), fixed value (SA edges)
 VARIABLE V2_132 0.06 // Via2RX length (OGD), fixed value
 VARIABLE V2_133 0.044 // Via2RY (PGD), fixed value (SA edges)
 VARIABLE V2_134 0.06 // Via2RY length (OGD), fixed value
 VARIABLE V2_135 0.04 // Via2NX (PGD), fixed value (SA edges)
 VARIABLE V2_136 0.066 // Via2NX length (OGD), fixed value
 VARIABLE V2_137 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_138 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_139 0.044 // Via2PT (PGD), fixed value (SA edges)
 VARIABLE V2_14 0.084 // Via2O length (OGD), fixed value
 VARIABLE V2_140 0.056 // Via2PT length (OGD), fixed value
 VARIABLE V2_141 0.044 // Via2PU (PGD), fixed value (SA edges)
 VARIABLE V2_142 0.028 // Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142.
 VARIABLE V2_143 0.044 // Via2PV (PGD), fixed value (SA edges)
 VARIABLE V2_144 0.082 // Via2PV length (OGD), fixed value
 VARIABLE V2_145 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_146 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_147 0.054 // Via2PX (PGD), fixed value (SA edges)
 VARIABLE V2_148 0.04 // Via2PX length (OGD), fixed value
 VARIABLE V2_149 0.054 // Via2PY (PGD), fixed value (SA edges)
 VARIABLE V2_150 0.068 // Via2PY length (OGD), fixed value
 VARIABLE V2_152 0.027 // Min Via2 to Via1 edge-to-edge space (on different Metal2)
 VARIABLE V2_16 0.084 // Via2R length (OGD), fixed value
 VARIABLE V2_161 0.046 // Via2SA (PGD), fixed value (SA edges)
 VARIABLE V2_162 0.046 // Via2SA length (OGD), fixed value
 VARIABLE V2_163 0.058 // Via2SB (PGD), fixed value (SA edges)
 VARIABLE V2_164 0.046 // Via2SB length (OGD), fixed value
 VARIABLE V2_165 0.076 // Via2SC (PGD), fixed value (SA edges)
 VARIABLE V2_166 0.046 // Via2SC length (OGD), fixed value
 VARIABLE V2_17 0.038 // Via2ZA length (OGD), fixed value
 VARIABLE V2_172 0.068 // Via2PU length (OGD), fixed value
 VARIABLE V2_18 0.076 // Via2ZB length (OGD), fixed value
 VARIABLE V2_19 0.032 // Via2C length (OGD), fixed value
 VARIABLE V2_20 0 // The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_22 0.104 // Unrestricted V2A-to-V2A center-to-center space (min)
 VARIABLE V2_228 0.08 // Unrestricted min V2HA SA edge to SA edge of any via2
 VARIABLE V2_23 0.024 // Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)
 VARIABLE V2_24 0.048 // Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)
 VARIABLE V2_240 0 // Only V2_01 width vias can overhang Metal2 (PGD)
 VARIABLE V2_241 0 // Minimum Metal2 enclosure of Via2GY/GZ (PGD)
 VARIABLE V2_250 0.071 // Min unrestricted Via2 corner-to-corner space
 VARIABLE V2_251 0 // A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via 
 VARIABLE V2_252 0 // A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via 
 VARIABLE V2_28 0.072 // Unrestricted min Via2 edge-to-edge space, between non-SA edges
 VARIABLE V2_32 0.023 // Min Via2 to Via1 corner-to-corner space (on different Metal2)
 VARIABLE V2_33 0.022 // Min Via2 edge space to Metal2
 VARIABLE V2_40 0.002 // Maximum Via2 overhang of Metal2 (PGD)
 VARIABLE V2_41 0 // Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)
 VARIABLE V2_42 0.03 // Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42.
 VARIABLE V2_43 0 // Via2TA/TB/TC must overlap 2 adjacent Metal2 lines
 VARIABLE V2_45 0 // Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)
 VARIABLE V2_450 0.071 // Min Bridge Via2 corner-to-corner space to any other via2
 VARIABLE V2_451 0.136 // Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge
 VARIABLE V2_452 0.09 // Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge
 VARIABLE V2_46 0 // Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)
 VARIABLE V2_49 0.009 // Min Metal2 line-end enclosure of Via2
 VARIABLE V2_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V2_54 0 // Via2HJ can only be covered by a width_L_05 metal3
 VARIABLE V2_61 0.024 // Min M3 line-end enclosure of Via2 
 VARIABLE V2_62 0.006 // Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) 
 VARIABLE V2_97 0.136 // Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)
 VARIABLE V2_98 0 // V2Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V3H_01 0.032 // Width of Via3HA (OGD), fixed value
 VARIABLE V3H_02 0.036 // Via3HA length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_03 0.032 // Width of Via3HG (OGD), fixed value
 VARIABLE V3H_04 0.078 // Via3HG length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_05 0.032 // Width of Via3HK (OGD), fixed value
 VARIABLE V3H_06 0.07 // Via3HK length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_07 0.032 // Width of Via3HM (OGD), fixed value
 VARIABLE V3H_08 0.054 // Via3HM length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_10 0 // Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge.
 VARIABLE V3H_11 0.032 // Width of Via3HD (OGD), fixed value
 VARIABLE V3H_12 0.072 // Via3HD length (PGD), fixed value (non-SA only)
 VARIABLE V3H_13 0.032 // Width of Via3HJ (OGD), fixed value
 VARIABLE V3H_14 0.064 // Via3HJ length (PGD), fixed value (non-SA only)
 VARIABLE V3H_15 0.032 // Width of Via3HL (OGD), fixed value
 VARIABLE V3H_16 0.048 // Via3HL length (PGD), fixed value (non-SA only)
 VARIABLE V3H_17 0.038 // Width of Via3HN (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V3H_18 0.048 // Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) 
 VARIABLE V3H_20 0 // None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges.
 VARIABLE V3T_01 0.084 // Via3TA-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_02 0.028 // Via3TA-Bridge via width (PGD), fixed value
 VARIABLE V3T_03 0.084 // Via3TB-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_04 0.032 // Via3TB-Bridge via width (PGD), fixed value
 VARIABLE V3T_05 0.08 // Via3TC-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_06 0.04 // Via3TC-Bridge via width (PGD), fixed value
 VARIABLE V3T_20 0 // The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_01 0.032 // Width of below Via3 (OGD), fixed value
 VARIABLE V3_02 0.028 // Via3A length (PGD), fixed value
 VARIABLE V3_03 0.03 // Via3B length (PGD), fixed value
 VARIABLE V3_04 0.036 // Via3D length (PGD), fixed value
 VARIABLE V3_05 0.04 // Via3F length (PGD), fixed value
 VARIABLE V3_06 0.046 // Via3G length (PGD), fixed value
 VARIABLE V3_07 0.054 // Via3X length (PGD), fixed value
 VARIABLE V3_08 0.056 // Via3J length (PGD), fixed value
 VARIABLE V3_09 0.06 // Via3R length (PGD), fixed value
 VARIABLE V3_10 0.074 // Via3V length (PGD), fixed value
 VARIABLE V3_101 0.056 // Width of Via3S (OGD), fixed value (SA edge)
 VARIABLE V3_102 0.044 // Length of Via3S (PGD), fixed value
 VARIABLE V3_103 0.048 // Width of Via3U (OGD), fixed value (SA edge)
 VARIABLE V3_104 0.076 // Length of Via3U (PGD), fixed value
 VARIABLE V3_105 0.048 // Width of Via3V (OGD), fixed value (SA edge)
 VARIABLE V3_106 0.09 // Length of Via3V (PGD), fixed value
 VARIABLE V3_107 0.068 // Width of Via3W (OGD), fixed value (SA edge)
 VARIABLE V3_108 0.044 // Length of Via3W (PGD), fixed value
 VARIABLE V3_109 0.068 // Width of Via3X (OGD), fixed value (SA edge)
 VARIABLE V3_11 0.068 // Via3L length (PGD), fixed value
 VARIABLE V3_110 0.076 // Length of Via3X (PGD), fixed value
 VARIABLE V3_111 0.08 // Width of Via3Y (OGD), fixed value (SA edge)
 VARIABLE V3_112 0.064 // Length of Via3Y (PGD), fixed value
 VARIABLE V3_113 0.084 // Width of Via3Z (OGD), fixed value (SA edge)
 VARIABLE V3_114 0.056 // Length of Via3Z (PGD), fixed value
 VARIABLE V3_12 0.066 // Via3N length (PGD), fixed value
 VARIABLE V3_120 0.056 // Via3JX length (PGD), fixed value
 VARIABLE V3_123 0.052 // Via3GX (OGD), fixed value (SA edges)
 VARIABLE V3_124 0.046 // Via3GX length (PGD), fixed value
 VARIABLE V3_125 0.046 // Via3XX (OGD), fixed value (SA edges)
 VARIABLE V3_126 0.054 // Via3XX length (PGD), fixed value
 VARIABLE V3_127 0.046 // Via3JX (OGD), fixed value (SA edges)
 VARIABLE V3_128 0.076 // Unrestricted min Via3 edge-to-edge space, between SA edges
 VARIABLE V3_129 0.038 // Via3VX (OGD), fixed value (SA edges)
 VARIABLE V3_13 0.076 // Via3S length (PGD), fixed value
 VARIABLE V3_130 0.074 // Via3VX length (PGD), fixed value
 VARIABLE V3_131 0.038 // Via3RX (OGD), fixed value (SA edges)
 VARIABLE V3_132 0.06 // Via3RX length (PGD), fixed value
 VARIABLE V3_133 0.044 // Via3RY (OGD), fixed value (SA edges)
 VARIABLE V3_134 0.06 // Via3RY length (PGD), fixed value
 VARIABLE V3_135 0.04 // Via3NX (OGD), fixed value (SA edges)
 VARIABLE V3_136 0.066 // Via3NX length (PGD), fixed value
 VARIABLE V3_137 0.046 // Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)
 VARIABLE V3_138 0.06 // Via3RZ length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V3_14 0.084 // Via3O length (PGD), fixed value
 VARIABLE V3_142 0.028 // Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142.
 VARIABLE V3_15 0.068 // Via3T length (PGD), fixed value
 VARIABLE V3_152 0.027 // Min Via3 to Via2 edge-to-edge space (on different Metal3)
 VARIABLE V3_153 0.035 // Via3 on isolated M4 to Via2 space (on different Metal3 net)
 VARIABLE V3_154 0.04 // Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154
 VARIABLE V3_16 0.08 // Via3C length (PGD), fixed value
 VARIABLE V3_161 0.044 // Width of below Via3 (OGD), fixed value (SA edges)
 VARIABLE V3_162 0.044 // Via3BP length (PGD), fixed value
 VARIABLE V3_163 0.048 // Via3NP length (PGD), fixed value
 VARIABLE V3_164 0.06 // Via3OP length (PGD), fixed value
 VARIABLE V3_165 0.064 // Via3DP length (PGD), fixed value
 VARIABLE V3_166 0.056 // Via3EP length (PGD), fixed value
 VARIABLE V3_167 0.068 // Via3TP length (PGD), fixed value
 VARIABLE V3_168 0.076 // Via3QP length (PGD), fixed value
 VARIABLE V3_169 0.08 // Via3CP length (PGD), fixed value
 VARIABLE V3_170 0.09 // Via3RP length (PGD), fixed value
 VARIABLE V3_171 0.108 // Via3MP length (PGD), fixed value
 VARIABLE V3_19 0.032 // Via3C length (PGD), fixed value
 VARIABLE V3_20 0 // The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_22 0.104 // Unrestricted V3A-to-V3A center-to-center space (min)
 VARIABLE V3_228 0.08 // Unrestricted min V3HA SA edge to SA edge of any via3
 VARIABLE V3_23 0.024 // Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)
 VARIABLE V3_24 0.048 // Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)
 VARIABLE V3_240 0 // Only V3_01 width vias can overhang Metal3 (OGD)
 VARIABLE V3_25 0 // The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 
 VARIABLE V3_250 0.071 // Min unrestricted Via3 corner-to-corner space
 VARIABLE V3_251 0 // A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via 
 VARIABLE V3_252 0 // A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via 
 VARIABLE V3_26 0.076 // Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)
 VARIABLE V3_28 0.072 // Unrestricted min Via3 edge-to-edge space, between non-SA edges
 VARIABLE V3_32 0.023 // Min Via3 to Via2 corner-to-corner space (on different Metal3)
 VARIABLE V3_33 0.022 // Min Via3 edge space to Metal3
 VARIABLE V3_40 0.002 // Maximum Via3 overhang of Metal3 (OGD)
 VARIABLE V3_41 0 // Via3 must be centered on Metal3 (OGD) 
 VARIABLE V3_42 0.03 // Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42.
 VARIABLE V3_43 0 // Via3TA/TB/TC must overlap 2 adjacent Metal3 lines
 VARIABLE V3_45 0 // Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)
 VARIABLE V3_450 0.071 // Min Bridge Via3 corner-to-corner space to any other via3
 VARIABLE V3_451 0.136 // Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge
 VARIABLE V3_452 0.09 // Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge
 VARIABLE V3_46 0 // Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)
 VARIABLE V3_49 0.009 // Min Metal3 line-end enclosure of Via3
 VARIABLE V3_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V3_54 0 // Via3HJ can only be covered by a width_L_05 metal4
 VARIABLE V3_61 0.024 // Min M4 line-end enclosure of Via3 
 VARIABLE V3_62 0.006 // Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) 
 VARIABLE V3_97 0.136 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE V3_98 0 // V3Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4H_01 0.032 // Width of Via4HA (PGD), fixed value
 VARIABLE V4H_02 0.036 // Via4HA length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_03 0.032 // Width of Via4HG (PGD), fixed value
 VARIABLE V4H_04 0.078 // Via4HG length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_05 0.032 // Width of Via4HK (PGD), fixed value
 VARIABLE V4H_06 0.07 // Via4HK length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_07 0.032 // Width of Via4HM (PGD), fixed value
 VARIABLE V4H_08 0.054 // Via4HM length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_10 0 // Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge.
 VARIABLE V4H_11 0.032 // Width of Via4HD (PGD), fixed value
 VARIABLE V4H_12 0.072 // Via4HD length (OGD), fixed value (non-SA only)
 VARIABLE V4H_13 0.032 // Width of Via4HJ (PGD), fixed value
 VARIABLE V4H_14 0.064 // Via4HJ length (OGD), fixed value (non-SA only)
 VARIABLE V4H_15 0.032 // Width of Via4HL (PGD), fixed value
 VARIABLE V4H_16 0.048 // Via4HL length (OGD), fixed value (non-SA only)
 VARIABLE V4H_20 0 // None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges.
 VARIABLE V4T_01 0.084 // Via4TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_02 0.028 // Via4TA-Bridge via width (OGD), fixed value
 VARIABLE V4T_03 0.084 // Via4TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_04 0.032 // Via4TB-Bridge via width (OGD), fixed value
 VARIABLE V4T_05 0.08 // Via4TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_06 0.04 // Via4TC-Bridge via width (OGD), fixed value
 VARIABLE V4T_20 0 // The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_01 0.032 // Width of below Via4 (PGD), fixed value
 VARIABLE V4_02 0.028 // Via4A length (OGD), fixed value
 VARIABLE V4_03 0.03 // Via4B length (OGD), fixed value
 VARIABLE V4_04 0.036 // Via4D length (OGD), fixed value
 VARIABLE V4_05 0.04 // Via4F length (OGD), fixed value
 VARIABLE V4_06 0.046 // Via4G length (OGD), fixed value
 VARIABLE V4_08 0.056 // Via4J length (OGD), fixed value
 VARIABLE V4_09 0.06 // Via4R length (OGD), fixed value
 VARIABLE V4_10 0.074 // Via4V length (OGD), fixed value
 VARIABLE V4_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4_102 0.08 // Via4O length (OGD), fixed value
 VARIABLE V4_103 0.086 // Via4P length (OGD), fixed value
 VARIABLE V4_104 0.112 // Via4Q length (OGD), fixed value
 VARIABLE V4_105 0.158 // Via4R length (OGD), fixed value
 VARIABLE V4_106 0.066 // Via4H length (OGD), fixed value
 VARIABLE V4_11 0.068 // Via4L length (OGD), fixed value
 VARIABLE V4_111 0.052 // Width (PGD) of below via4s, fixed value
 VARIABLE V4_112 0.054 // Via4AS length (OGD), fixed value
 VARIABLE V4_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V4_114 0.066 // Via4HS length (OGD), fixed value
 VARIABLE V4_115 0.08 // Via4OS length (OGD), fixed value
 VARIABLE V4_116 0.086 // Via4PS length (OGD), fixed value
 VARIABLE V4_117 0.094 // Via4DS length (OGD), fixed value
 VARIABLE V4_118 0.112 // Via4QS length (OGD), fixed value
 VARIABLE V4_119 0.158 // Via4RS length (OGD), fixed value
 VARIABLE V4_12 0.066 // Via4N length (OGD), fixed value
 VARIABLE V4_120 0.056 // Via4JX length (OGD), fixed value
 VARIABLE V4_121 0.108 // Via4W Width (PGD) , fixed value (SA edges)
 VARIABLE V4_122 0.054 // Via4W length (OGD), fixed value
 VARIABLE V4_123 0.052 // Via4GX (PGD), fixed value (SA edges)
 VARIABLE V4_124 0.046 // Via4GX length (OGD), fixed value
 VARIABLE V4_125 0.15 // Via4Y length (OGD), fixed value
 VARIABLE V4_126 0.15 // Via4Z length (OGD), fixed value
 VARIABLE V4_127 0.046 // Via4JX (PGD), fixed value (SA edges)
 VARIABLE V4_128 0.076 // Unrestricted min Via4 edge-to-edge space, between SA edges
 VARIABLE V4_129 0.04 // Via4NX (PGD), fixed value (SA edges)
 VARIABLE V4_13 0.076 // Via4S length (OGD), fixed value
 VARIABLE V4_130 0.066 // Via4NX length (OGD), fixed value
 VARIABLE V4_131 0.038 // Via4RX (PGD), fixed value (SA edges)
 VARIABLE V4_132 0.06 // Via4RX length (OGD), fixed value
 VARIABLE V4_133 0.044 // Via4RY (PGD), fixed value (SA edges)
 VARIABLE V4_134 0.06 // Via4RY length (OGD), fixed value
 VARIABLE V4_135 0.038 // Via4VX (PGD), fixed value (SA edges)
 VARIABLE V4_136 0.074 // Via4VX length (OGD), fixed value
 VARIABLE V4_137 0.042 // Via4SX (PGD), fixed value (SA edges)
 VARIABLE V4_138 0.076 // Via4SX length (OGD), fixed value
 VARIABLE V4_14 0.084 // Via4O length (OGD), fixed value
 VARIABLE V4_142 0.028 // Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142.
 VARIABLE V4_15 0.054 // Via4U length (OGD), fixed value
 VARIABLE V4_152 0.027 // Min Via4 to Via3 edge-to-edge space (on different Metal4)
 VARIABLE V4_16 0.078 // Via4V Width (PGD) , fixed value (SA edges)
 VARIABLE V4_17 0.08 // Via4V length (OGD), fixed value
 VARIABLE V4_19 0.032 // Via4C length (OGD), fixed value
 VARIABLE V4_20 0 // The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_22 0.104 // Unrestricted V4A-to-V4A center-to-center space (min)
 VARIABLE V4_228 0.08 // Unrestricted min V4HA SA edge to SA edge of any via4
 VARIABLE V4_23 0.024 // Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space.  (only allowed value)
 VARIABLE V4_24 0.048 // Min Via4 corner-to-corner space (Note that space values between V4_24 and V4_250 come with restrictions)
 VARIABLE V4_240 0 // Only V4_01 width vias can overhang Metal4 (PGD)
 VARIABLE V4_250 0.071 // Min unrestricted Via4 corner-to-corner space
 VARIABLE V4_251 0 // A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via 
 VARIABLE V4_252 0 // A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via 
 VARIABLE V4_28 0.072 // Unrestricted min Via4 edge-to-edge space, between non-SA edges
 VARIABLE V4_29 0.02 // Via4 min edge offset if corner-to-corner space is less than V4_30
 VARIABLE V4_30 0.1 // Via4  corner-to-corner space limit for V4_29
 VARIABLE V4_32 0.023 // Min Via4 to Via3 corner-to-corner space (on different Metal4)
 VARIABLE V4_33 0.022 // Min Via4 edge space to Metal4
 VARIABLE V4_40 0.002 // Maximum Via4 overhang of Metal4 (PGD)
 VARIABLE V4_41 0 // Via4 must be centered on Metal4 (PGD) 
 VARIABLE V4_42 0.03 // Minimum Via4TA/TB overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TA/TB OGD edge enclosure of M4 inside edge must be >=V4_42.
 VARIABLE V4_43 0 // Via4TA/TB/TC must overlap 2 adjacent Metal4 lines
 VARIABLE V4_45 0 // Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)
 VARIABLE V4_450 0.071 // Min Bridge Via4 corner-to-corner space to any other via4
 VARIABLE V4_451 0.136 // Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge
 VARIABLE V4_452 0.09 // Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge
 VARIABLE V4_46 0 // Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)
 VARIABLE V4_49 0.009 // Min Metal4 line-end enclosure of Via4
 VARIABLE V4_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V4_54 0 // Via4HJ can only be covered by a width_L_05 Metal5
 VARIABLE V4_61 0.024 // Min M5 line-end enclosure of Via4 
 VARIABLE V4_62 0.006 // Min M5 line-side enclosure of Via4HD/HJ/HL (OGD) 
 VARIABLE V4_97 0.136 // Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)
 VARIABLE V4_98 0 // V4Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4err_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4err_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V5_01 0.032 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_02 0.04 // Via5A length (PGD), fixed value
 VARIABLE V5_03 0.044 // Via5B length (PGD), fixed value
 VARIABLE V5_04 0.144 // Via5DS length (PGD), fixed value
 VARIABLE V5_05 0.16 // Via5ES length (PGD), fixed value
 VARIABLE V5_06 0.064 // Via5D length (PGD), fixed value
 VARIABLE V5_07 0.104 // Via5M length (PGD), fixed value
 VARIABLE V5_08 0.2 // Via5N length (PGD), fixed value
 VARIABLE V5_09 0.108 // Via5FA length (PGD), fixed value
 VARIABLE V5_10 0.048 // Via5N length (PGD), fixed value
 VARIABLE V5_101 0.056 // Width of Via5S (OGD), fixed value (SA edge)
 VARIABLE V5_102 0.044 // Length of Via5S (PGD), fixed value
 VARIABLE V5_103 0.048 // Width of Via5U (OGD), fixed value (SA edge)
 VARIABLE V5_104 0.076 // Length of Via5U (PGD), fixed value
 VARIABLE V5_105 0.048 // Width of Via5V (OGD), fixed value (SA edge)
 VARIABLE V5_106 0.09 // Length of Via5V (PGD), fixed value
 VARIABLE V5_107 0.068 // Width of Via5W (OGD), fixed value (SA edge)
 VARIABLE V5_108 0.044 // Length of Via5W (PGD), fixed value
 VARIABLE V5_109 0.068 // Width of Via5X (OGD), fixed value (SA edge)
 VARIABLE V5_11 0.06 // Via5O length (PGD), fixed value
 VARIABLE V5_110 0.076 // Length of Via5X (PGD), fixed value
 VARIABLE V5_111 0.08 // Width of Via5Y (OGD), fixed value (SA edge)
 VARIABLE V5_112 0.064 // Length of Via5Y (PGD), fixed value
 VARIABLE V5_113 0.084 // Width of Via5Z (OGD), fixed value (SA edge)
 VARIABLE V5_114 0.056 // Length of Via5Z (PGD), fixed value
 VARIABLE V5_115 0.054 // Width of Via5FP (OGD), fixed value (SA edge)
 VARIABLE V5_116 0.056 // Length of Via5FP (PGD), fixed value
 VARIABLE V5_117 0.054 // Width of Via5HP (OGD), fixed value (SA edge)
 VARIABLE V5_118 0.054 // Length of Via5HP (PGD), fixed value
 VARIABLE V5_12 0.076 // Via5Q length (PGD), fixed value
 VARIABLE V5_128 0.12 // Unrestricted min Via5 edge-to-edge space (SA edges)
 VARIABLE V5_13 0.09 // Via5R length (PGD), fixed value
 VARIABLE V5_14 0.056 // Via5M length (PGD), fixed value
 VARIABLE V5_15 0.068 // Via5T length (PGD), fixed value
 VARIABLE V5_152 0.028 // Min Via5 to Via4 edge-to-edge space (on different Metal5)
 VARIABLE V5_153 0.035 // Min Via5 on isolated M6 to Via4 space (on different Metal5)
 VARIABLE V5_154 0.04 // Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154
 VARIABLE V5_16 0.08 // Via5C length (PGD), fixed value
 VARIABLE V5_161 0.044 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_162 0.044 // Via5BP length (PGD), fixed value
 VARIABLE V5_163 0.048 // Via5NP length (PGD), fixed value
 VARIABLE V5_164 0.06 // Via5OP length (PGD), fixed value
 VARIABLE V5_165 0.064 // Via5DP length (PGD), fixed value
 VARIABLE V5_166 0.056 // Via5EP length (PGD), fixed value
 VARIABLE V5_167 0.068 // Via5TP length (PGD), fixed value
 VARIABLE V5_168 0.076 // Via5QP length (PGD), fixed value
 VARIABLE V5_169 0.08 // Via5CP length (PGD), fixed value
 VARIABLE V5_170 0.09 // Via5RP length (PGD), fixed value
 VARIABLE V5_171 0.108 // Via5MP length (PGD), fixed value
 VARIABLE V5_172 0.054 // Via5GP length (PGD), fixed value
 VARIABLE V5_181 0.044 // Width of Via5YZ (OGD), fixed value
 VARIABLE V5_182 0.142 // Length of Via5YZ (PGD), fixed value
 VARIABLE V5_19 0 // V5_01 edge of above vias must both be aligned with parallel Metal-6 edges.
 VARIABLE V5_22 0.095 // Unrestricted V5A-to-V5A center-to-center space (min)
 VARIABLE V5_23 0.04 // Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space. (min value, allowed up to max value <V5_128)
 VARIABLE V5_24 0.044 // Min Via5 corner-to-corner space
 VARIABLE V5_240 0 // Only V5_01 (32nm), V5_161 (44nm) width vias (except Via5MP) can overhang Metal5 (OGD)
 VARIABLE V5_25 0 // The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 
 VARIABLE V5_26 0.076 // Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)
 VARIABLE V5_28 0.072 // Unrestricted min Via5 edge-to-edge space
 VARIABLE V5_29 0.036 // Via5 min edge offset if corner-to-corner space is less than V5_30
 VARIABLE V5_30 0.134 // Via5  corner-to-corner space limit for V5_29
 VARIABLE V5_32 0.025 // Min Via5 to Via4 corner-to-corner space (on different Metal5)
 VARIABLE V5_33 0.022 // Min Via5 edge space to Metal5
 VARIABLE V5_40 0.002 // Maximum Via5 overhang of Metal5 (OGD)
 VARIABLE V5_41 0 // Via5 must be centered on Metal5 (OGD)
 VARIABLE V5_42 0 // Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)
 VARIABLE V5_49 0.012 // Min Metal5 line-end enclosure of Via5
 VARIABLE V5_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V5_52 0 // Via5YZ must be centered under M6_13/14/15 width M6 (only)
 VARIABLE V5_54 0.022 // Min Metal6 concave corner space to Via5
 VARIABLE V5_61 0.022 // Min Metal6 line-end enclosure of Via5  (except Via5YZ)
 VARIABLE V5_62 0.032 // Min Metal6 line-end enclosure of Via5YZ
 VARIABLE V6_01 0.056 // Via6A width (OGD), fixed value
 VARIABLE V6_02 0.06 // Via6A length (PGD), fixed value
 VARIABLE V6_03 0.06 // Via6B width (OGD), fixed value
 VARIABLE V6_04 0.06 // Via6B length (PGD), fixed value
 VARIABLE V6_05 0.06 // Via6C length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_06 0.084 // Via6C width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_07 0.06 // Via6D length (PGD), fixed value
 VARIABLE V6_08 0.12 // Via6D width (OGD), fixed value
 VARIABLE V6_09 0.06 // Via6E length (PGD), fixed value
 VARIABLE V6_10 0.15 // Via6E width (OGD), fixed value
 VARIABLE V6_101 0.144 // Width of Via6R (PGD), fixed value  (SA edge)
 VARIABLE V6_102 0.22 // Via6R length (OGD), fixed value
 VARIABLE V6_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6_105 0.144 // Width of Via6T (PGD), fixed value  (SA edge)
 VARIABLE V6_106 0.112 // Via6T length (OGD), fixed value
 VARIABLE V6_107 0.08 // Via6DX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_108 0.12 // Via6DX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_109 0.09 // Via6EX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_11 0.06 // Via6F length (PGD), fixed value
 VARIABLE V6_110 0.15 // Via6EX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_117 0.09 // Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_118 0.084 // Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_12 0.168 // Via6F width (OGD), fixed value
 VARIABLE V6_128 0.24 // Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V6_13 0.06 // Via6G length (PGD), fixed value
 VARIABLE V6_14 0.18 // Via6G width (OGD), fixed value
 VARIABLE V6_15 0.088 // Via6H length (PGD), fixed value
 VARIABLE V6_16 0.18 // Via6H width (OGD), fixed value
 VARIABLE V6_17 0.072 // Via6CX length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_18 0.084 // Via6CX width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_19 0 // The long edges of V6A/CY must both be aligned with parallel metal edges
 VARIABLE V6_20 0 // The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges
 VARIABLE V6_22 0.137 // Via6A-Via6A center-to-center space, minimum
 VARIABLE V6_23 0.056 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)
 VARIABLE V6_24 0.059 // Min Via6 corner-to-corner space
 VARIABLE V6_240 0 // Via6H is not allowed to overhang
 VARIABLE V6_25 0.1 // Min Via6 facing edge space (V6_23,27,28 are exceptions)
 VARIABLE V6_27 0.168 // Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum
 VARIABLE V6_28 0.168 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned
 VARIABLE V6_29 0.02 // Via6 min edge offset if corner-to-corner space is < V6_30
 VARIABLE V6_30 0.098 // Via6 corner-to-corner space limit (max value) for rule V6_29
 VARIABLE V6_31 0.036 // Min Via6 to Via5 edge-edge space (on different M6)
 VARIABLE V6_32 0.03 // Min Via6 to Via5 corner-to-corner space (on different M6)
 VARIABLE V6_33 0.03 // Min Via6 edge space to Metal6
 VARIABLE V6_40 0.01 // Maximum Via6 overhang of Metal6 (PGD)
 VARIABLE V6_41 0 // Via6 (except Via6H) must be centered on Metal6 (PGD)
 VARIABLE V6_48 0 // Via6H enclosure by Metal6, min value
 VARIABLE V6_49 0.016 // Min Metal6 line end enclosure of Via6
 VARIABLE V6_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V6_54 0.032 // Min M7 concave corner space to Via6
 VARIABLE V6_61 0.032 // Min M7 line end enclosure of Via6 
 VARIABLE V6_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V6err_02 0.08 // Via6AS length (OGD), fixed value
 VARIABLE V6err_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6err_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6err_12 0.256 // Via6Q length (OGD), fixed value
 VARIABLE V6err_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V7_01 0.126 // Via7A width (PGD), fixed value
 VARIABLE V7_02 0.074 // Via7A length (OGD), fixed value
 VARIABLE V7_03 0.21 // Via7B width (PGD), fixed value
 VARIABLE V7_04 0.074 // Via7B length (OGD), fixed value
 VARIABLE V7_05 0.14 // Via7F width (PGD), fixed value
 VARIABLE V7_06 0.074 // Via7F length (OGD), fixed value
 VARIABLE V7_07 0.192 // Via7FS length (PGD), fixed value
 VARIABLE V7_08 0.212 // Via7GS length (PGD), fixed value
 VARIABLE V7_09 0.236 // Via7HS length (PGD), fixed value
 VARIABLE V7_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7_101 0.092 // Width of below Via7, fixed value (OGD SA-edge)
 VARIABLE V7_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7_103 0.11 // Via7LS length (PGD), fixed value
 VARIABLE V7_104 0.124 // Via7MS length (PGD), fixed value
 VARIABLE V7_105 0.148 // Via7NS length (PGD), fixed value
 VARIABLE V7_106 0.168 // Via7OS length (PGD), fixed value
 VARIABLE V7_107 0.192 // Via7PS length (PGD), fixed value
 VARIABLE V7_108 0.212 // Via7QS length (PGD), fixed value
 VARIABLE V7_109 0.236 // Via7RS length (PGD), fixed value
 VARIABLE V7_11 0.126 // Rectangular Via7C width, ONLY ALLOWED value
 VARIABLE V7_12 0.126 // Rectangular Via7C length, ONLY ALLOWED value
 VARIABLE V7_128 0.378 // Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V7_13 0.126 // Rectangular Via7D width, ONLY ALLOWED value
 VARIABLE V7_14 0.18 // Rectangular Via7D length, ONLY ALLOWED value
 VARIABLE V7_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7_153 0.232 // Width of Via7US, fixed value (OGD SA edge)
 VARIABLE V7_154 0.124 // Via7US length (PGD), fixed value
 VARIABLE V7_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V7_159 0.176 // Width of Via7XS, fixed value (OGD SA edge)
 VARIABLE V7_16 0.126 // Rectangular Via7E width, ONLY ALLOWED value
 VARIABLE V7_160 0.168 // Via7XS length (PGD), fixed value
 VARIABLE V7_161 0.18 // Width of Via7YS, fixed value (OGD SA edge)
 VARIABLE V7_162 0.192 // Via7YS length (PGD), fixed value
 VARIABLE V7_163 0.18 // Width of Via7ZS, fixed value (OGD SA edge)
 VARIABLE V7_164 0.124 // Via7ZS length (PGD), fixed value
 VARIABLE V7_17 0.084 // Rectangular Via7E length, ONLY ALLOWED value
 VARIABLE V7_22 0.275 // Via7A-to-Via7A center-to-center space (on different M7 lines), minimum
 VARIABLE V7_23 0.126 // Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=V7_230)
 VARIABLE V7_230 0.164 // Max value for rule V7_23 spacing check
 VARIABLE V7_24 0.131 // Min Via7 corner-to-corner space
 VARIABLE V7_28 0.15 // Unrestricted min Via7 edge-to-edge space (non-SA edges)
 VARIABLE V7_29 0.068 // Via7 min edge offset if corner-to-corner space is less than V7_30
 VARIABLE V7_30 0.228 // Via7 corner-to-corner space limit for V7_29
 VARIABLE V7_32 0.047 // Min Via7 to Via6 space (on different Metal7, all-directional check)
 VARIABLE V7_33 0.047 // Min Via7 edge space to Metal7
 VARIABLE V7_40 0.009 // Maximum Via7 overhang of Metal7 (OGD/PGD)
 VARIABLE V7_41 0 // Via7 must be centered on Metal7 (PGD/OGD)
 VARIABLE V7_42 0 // Redundant Rectangular Via7s must be aligned with each other
 VARIABLE V7_49 0.028 // Min Metal7 line-end enclosure of Via7
 VARIABLE V7_51 0 // Both opposite edges of an aligned via (Via7A/B/F) must be metal aligned
 VARIABLE V7_52 0 // Min M8 enclosure of Via7C/D/E (one edge at a corner)
 VARIABLE V7_53 0.028 // Min M8 line-end enclosure of Via7C/D/E, orthogonal edge
 VARIABLE V7_54 0.028 // Min Metal8 concave corner space to Via7A/B/F
 VARIABLE V7_61 0.028 // Min Metal8 line-end enclosure of Via7A/B/F 
 VARIABLE V7err_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7err_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7err_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7err_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7err_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7err_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7err_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7err_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7err_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V8_01 0.44 // Square Via8 size ONLY ALLOWED value
 VARIABLE V8_02 1.115 // Square Via8 to Square Via8 (center-to-center) separation, minimum
 VARIABLE V8_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8_11 0.08 // Min M8 enclosure of Square Via8
 VARIABLE V8_12 0.08 // Min M8 enclosure of Square Via8, orthogonal edge
 VARIABLE V8_131 0.11 // Rectangular Via8RA width, ONLY ALLOWED value
 VARIABLE V8_132 0.22 // Rectangular Via8RA length, ONLY ALLOWED value
 VARIABLE V8_153 0 // A Rectangular Via8 that overhangs an M8 edge is only allowed on OGD M8 and must be centered on the OGD M8 line.
 VARIABLE V8_21 0.18 // Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_31 0.44 // Rectangular Via8 width, ONLY ALLOWED value
 VARIABLE V8_32 0.88 // Rectangular Via8 length, ONLY ALLOWED value
 VARIABLE V8_33 0.64 // Min Rectangular Via8 space to Via8 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check
 VARIABLE V8_34 0.307 // Rectangular Via8 Short edge facing space to Square or Rectangular Via8 
 VARIABLE V8_35 0.212 // Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 
 VARIABLE V8_39 0.16 // Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)
 VARIABLE V8_40 0 // Redundant Rectangular Via8s must be aligned with each other
 VARIABLE V8_41 0.18 // Rectangular Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_51 0.08 // Min M8 enclosure of Rectangular Via8
 VARIABLE V8_52 0.08 // Min M8 enclosure of Rectangular Via8, orthogonal edge
 VARIABLE V8_53 0.018 // Max extent of Rectangular Via8 short edge beyond M8 side
 VARIABLE V8_61 0 // M9 coverage of Square Via8 (one edge at a corner)
 VARIABLE V8_62 0.04 // M9 coverage of Square Via8 orthogonal edge
 VARIABLE V8_71 0 // M9 coverage of Rectangular Via8 (one edge at a corner)
 VARIABLE V8_72 0.04 // M9 coverage of Rectangular Via8, orthogonal edge
 VARIABLE V8_73 0.001 // Max extent of Redundant Rectangular Via8 long edge beyond M9 edge
 VARIABLE V8err_01 0.08 // Square Via8SS ONLY ALLOWED value
 VARIABLE V8err_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8err_31 0.08 // Rectangular Via8RS width, ONLY ALLOWED value
 VARIABLE V8err_32 0.16 // Rectangular Via8RS length, ONLY ALLOWED value
 VARIABLE V9_01 0.14 // Square Via9 size ONLY ALLOWED value
 VARIABLE V9_02 0.356 // Square Via9 to Square Via9 (center-to-center) separation
 VARIABLE V9_11 0.007 // Maximum Square Via9 overhang of Metal9
 VARIABLE V9_12 0.04 // M9 enclosure of Square Via9, orthogonal edge
 VARIABLE V9_21 0.21 // Square Via9 to Via8 (square/rectangular) space (on different M9 net, all-directional check)
 VARIABLE V9_31 0.8 // Width of Via9A/B/C, fixed value
 VARIABLE V9_32 1.85 // Via9A length, fixed value
 VARIABLE V9_33 7.4 // Via9B length, fixed value
 VARIABLE V9_34 3.7 // Via9C length, fixed value
 VARIABLE V9_35 0.212 // Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 
 VARIABLE V9_39 0.16 // Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V9_33)
 VARIABLE V9_40 2 // Min Via9 to Via9 space (all directions)
 VARIABLE V9_41 2.5 // Min Via9 to Via9 corner-to-corner space
 VARIABLE V9_51 0.14 // Min M9 enclosure of Via9 (all directions)
 VARIABLE V9_52 0.04 // M9 enclosure of Rectangular Via9, orthogonal edge
 VARIABLE V9_61 0.007 // Max extent of Square Via9 edge beyond M10 edge
 VARIABLE V9_62 0.04 // M10 coverage of Square Via9 orthogonal edge
 VARIABLE V9_71 0.02 // Max extent of Rectangular Via9 long edge beyond M10 edge
 VARIABLE V9_72 0.04 // M10 coverage of Rectangular Via9 short edge, minimum
 VARIABLE VCH_01 0.042 // Width of VCNHB/HC (OGD), fixed value
 VARIABLE VCH_02 0.052 // VCNHB length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VCH_03 0.038 // VCNHC length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VC_01 0.042 // Width of all VCNs, fixed value (OGD)
 VARIABLE VC_02 0.028 // VCNAX length fixed value
 VARIABLE VC_03 0.032 // VCNA length, fixed value
 VARIABLE VC_04 0.036 // VCNBX length, fixed value
 VARIABLE VC_05 0.04 // VCNCX length, fixed value
 VARIABLE VC_06 0.042 // VCNDX length, fixed value
 VARIABLE VC_07 0.046 // VCNB length, fixed value
 VARIABLE VC_08 0.048 // VCNEX length, fixed value
 VARIABLE VC_09 0.054 // VCNFX length, fixed value
 VARIABLE VC_10 0.06 // VCNC length, fixed value
 VARIABLE VC_11 0.078 // VCNGX length, fixed value
 VARIABLE VC_12 0.08 // VCNJX length, fixed value
 VARIABLE VC_134 0.036 // The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) 
 VARIABLE VC_139 0.008 // Max VCNBX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_19 0 // VC_01 edges of above vias must be aligned with Metal-0 side edges.
 VARIABLE VC_22 0.089 // Unrestricted VCNAX-to-VCNAX center-to-center space (min)
 VARIABLE VC_23 0.028 // Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)
 VARIABLE VC_24 0.098 // Min space between non-metal-aligned VCN edges (OGD)
 VARIABLE VC_26 0.084 // Min space between VCN edges (PGD)
 VARIABLE VC_30 0 // Diffcon line-end enclosure of VCN (metal-aligned edge), min value
 VARIABLE VC_31 0.007 // Max VCNDX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_32 0.019 // Max VCNGX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_33 0.007 // Non-metal aligned VCN edge extent beyond Diffcon side, min value
 VARIABLE VC_34 0.006 // VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)
 VARIABLE VC_35 0.019 // Max VCNJX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_36 0.026 // Min VCN space to Diffcon, PGD
 VARIABLE VC_37 0.034 // Min VCN space to Diffcon, OGD
 VARIABLE VC_38 0.026 // Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37
 VARIABLE VC_39 0.002 // Max VCNB OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_40 0 // All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)
 VARIABLE VC_41 0.012 // Max VCNDX OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_42 0 // Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN.
 VARIABLE VC_43 0.012 // VCN edge enclosure of Polycon end, max value OGD
 VARIABLE VC_44 0.026 // Min VCN edge space to Polycon side (PGD)
 VARIABLE VC_46 0.038 // Min VCN edge space to Polycon end (OGD)
 VARIABLE VC_47 0.024 // Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_48 0.026 // Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46
 VARIABLE VC_49 0.028 // Min VCNHC edge space to Polycon side (PGD)
 VARIABLE VC_51 0 // VCNHB/HC can be under a M0L_03/04 line
 VARIABLE VC_61 0.022 // Minimum M0 line end enclosure of VCN
 VARIABLE VC_70 0.039 // Min VCN corner-to-corner space
 VARIABLE VD_07 0.46 // Via7 space threshold that subjects the array to max area check
 VARIABLE VD_08 1.35 // Via8 space threshold that subjects the array to max area check
 VARIABLE VD_09 0.46 // Via8 space threshold that subjects the array to max area check
 VARIABLE VD_10 0.46 // Via9 space threshold that subjects the array to max area check
 VARIABLE VD_11 1.35 // Via10 space threshold that subjects the array to max area check
 VARIABLE VD_17 0.838 // Via 7 array width exception limit
 VARIABLE VD_19 0.838 // Via 8 array width exception limit
 VARIABLE VD_20 0.838 // Via 9 array width exception limit
 VARIABLE VD_21 0.838 // Via 10 array width exception limit
 VARIABLE VD_27 47.47 // Maximum Via 7 array area after merge and exception
 VARIABLE VD_28 47.47 // Maximum Via 8 array area after merge and exception
 VARIABLE VD_29 47.47 // Maximum Via 8 array area after merge and exception
 VARIABLE VD_30 47.47 // Maximum Via 9 array area after merge and exception
 VARIABLE VD_31 47.47 // Maximum Via 10 array area after merge and exception
 VARIABLE VD_57 18.4 // Max width of merged Via 7 array
 VARIABLE VD_58 18.4 // Max width of merged Via 8 array
 VARIABLE VD_59 18.4 // Max width of merged Via 8 array
 VARIABLE VD_60 18.4 // Max width of merged Via 9 array
 VARIABLE VD_61 18.4 // Max width of merged Via 10 array
 VARIABLE XDC_21 0.084 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE XG_01 0 // XGOXID is only allowed in ULPpitchID or in logic pitch
 VARIABLE XG_02 0.48 // Min width of XGOXID in any direction
 VARIABLE XG_03 0.48 // Min space between XGOXID in any direction
 VARIABLE XG_05 0 // PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines
 VARIABLE XG_06 0.039 // Min XGOXID enclosure of poly end, in PGD
 VARIABLE XG_07 0.039 // Min XGOXID space to poly end, in PGD
 VARIABLE XG_08 0 // Nwell inside XGOXID and outside XGOXID cannot interact
 VARIABLE XG_09 0.252 // Min XGOXID enclosure of nwell inside
 VARIABLE XG_10 0.252 // Min XGOXID space to nwell outside
 VARIABLE XG_11 0.23 // Min XGOXID enclosure of active gate area inside XGOXID
 VARIABLE XG_12 0.23 // Min XGOXID space to active gate area outside XGOXID
 VARIABLE XG_13 0.48 // Min XGOXID space to TGOXID
 VARIABLE XG_21 0 // ULPpitchID must always be covered by XGOXID as shown in the transition rules
 VARIABLE XPL_01 0.042 // Poly width, ONLY ALLOWED value
 VARIABLE XPL_02 0.084 // Poly pitch, ONLY ALLOWED value

 VARIABLE ADC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE ADC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE AG4_01_ERROR "Min AG4 width"
 VARIABLE AG4_02_ERROR "Min AG4 space"
 VARIABLE AG4_03_ERROR "Min AG4 jog segment length"
 VARIABLE AG4_04_ERROR "Min AG4 space along a M4 line"
 VARIABLE AG4_07_ERROR "Min AG4 overlap of M4 line end"
 VARIABLE AG4_08_ERROR "Min AG4 overlap of Via3/Via4"
 VARIABLE AG4_09_ERROR "Min AG4 overlap of M4 line side"
 VARIABLE AG4_10_ERROR "Max M4 space that gets AG4 synthesis"
 VARIABLE AG6_01_ERROR "Min AG6 width"
 VARIABLE AG6_02_ERROR "Min AG6 space"
 VARIABLE AG6_03_ERROR "Min AG6 jog segment length"
 VARIABLE AG6_04_ERROR "Min AG6 space along a M6 line"
 VARIABLE AG6_07_ERROR "Min AG6 overlap of M6 line end"
 VARIABLE AG6_08_ERROR "Min AG6 overlap of Via5/Via6"
 VARIABLE AG6_09_ERROR "Min AG6 overlap of M6 line side"
 VARIABLE AG6_10_ERROR "Max M6 space that gets AG6 synthesis"
 VARIABLE AL_01_ERROR "Minimum width of NAL/PAL layer"
 VARIABLE AL_05_ERROR "Minimum required area of NAL/PAL layer (sq um)"
 VARIABLE AL_06_ERROR "Minimum required hole area of NAL/PAL layer  (sq um)"
 VARIABLE AL_07_ERROR "Minimum segment lengths"
 VARIABLE AL_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE AL_09_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner"
 VARIABLE AL_10_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner"
 VARIABLE AL_11_ERROR "NAL/PAL enclosure of nuva/puva gate (PGD)"
 VARIABLE AL_116_ERROR "NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE AL_12_ERROR "NAL/PAL enclosure of nuva/puva gate (OGD)"
 VARIABLE AL_13_ERROR "NAL/PAL space to non-n/puva gate (PGD)"
 VARIABLE AL_14_ERROR "NAL/PAL space to non-n/puva gate (OGD)"
 VARIABLE AL_15_ERROR "NAL/PAL PGD edge must be centered in poly space or poly width"
 VARIABLE AL_16_ERROR "NAL/PAL unrestricted convex corner enclosure of nuva/puva gate"
 VARIABLE AL_17_ERROR "NAL/PAL concave corner enclosure of non-n/puva gate"
 VARIABLE AL_31_ERROR "Minimum space of NAL/PAL layer"
 VARIABLE AL_32_ERROR "NAL/PAL layer is allowed to have coincident edges of length >="
 VARIABLE AL_33_ERROR "NAL/PAL layer is allowed to have coincident corners with space >="
 VARIABLE AL_34_ERROR "NAL/PAL layer is allowed to have point touch"
 VARIABLE AN_72_ERROR "DiodeID must be drawn line on line with the nwell enclosing the diode."
 VARIABLE APC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE APC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE APL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE APL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE APL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE APL_11_ERROR "Min Poly endcap length"
 VARIABLE APL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE APL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE APL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE BC_00_ERROR "All Bitcell Cell Names must be within the SRAMPOLYID layer  "
 VARIABLE BDC_02_ERROR "Minimum diffcon length"
 VARIABLE BDC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE BDC_04_ERROR "Diffcon side space to poly, ONLY ALLOWED value "
 VARIABLE BDC_11_ERROR "Transistor diffusion enclosure of diffcon (max value)"
 VARIABLE BDC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE BDC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE BDC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE BDF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE BDF_91_ERROR "Transistor pdiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDF_92_ERROR "Transistor ndiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDG_91_ERROR "SRAM Diffusion check grid width (min value)"
 VARIABLE BDG_92_ERROR "SRAM Diffusion check grid width (max value)"
 VARIABLE BDG_93_ERROR "SRAM Diffusion check grid space (fixed value1)"
 VARIABLE BDG_94_ERROR "SRAM Diffusion check grid space (fixed value2)"
 VARIABLE BJ_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE BJ_03_ERROR "NSD block space to active n+ diffusion"
 VARIABLE BJ_05_ERROR "NSD block enclosure of active p+ diffusion"
 VARIABLE BJ_11_ERROR "Ntip block space to active n-diffusion edge"
 VARIABLE BJ_12_ERROR "Ntip block enclosure of active p-diffusion edge"
 VARIABLE BJ_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE BJ_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE BK_02_ERROR "P+ S/D block space"
 VARIABLE BK_03_ERROR "PSD block space to active p+ diffusion"
 VARIABLE BK_05_ERROR "PSD block enclosure of active n+ diffusion"
 VARIABLE BK_11_ERROR "Ptip block space to active p-diffusion edge"
 VARIABLE BK_12_ERROR "Ptip block enclosure of active n-diffusion edge"
 VARIABLE BK_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE BK_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE BK_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE BLDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)"
 VARIABLE BLDI_102_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)"
 VARIABLE BLDI_192_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)"
 VARIABLE BLDI_202_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )"
 VARIABLE BLDI_292_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)"
 VARIABLE BLDI_302_ERROR "Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)"
 VARIABLE BLDI_392_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)"
 VARIABLE BLDI_402_ERROR "Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram"
 VARIABLE BLDI_492_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)"
 VARIABLE BLDI_592_ERROR "Max allowed Intermediate Exposed N-diff density (SDP/HDDP)"
 VARIABLE BLD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE BLD_234_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)"
 VARIABLE BLD_333_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)"
 VARIABLE BLD_334_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)"
 VARIABLE BLD_431_ERROR "Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)"
 VARIABLE BLD_433_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)"
 VARIABLE BLD_531_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram"
 VARIABLE BLD_533_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)"
 VARIABLE BLD_534_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)"
 VARIABLE BLD_620_ERROR "Max required local VCN density inside STTRAMID1/2 (LD_620 exception)"
 VARIABLE BLD_631_ERROR "Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)"
 VARIABLE BLD_633_ERROR "Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)"
 VARIABLE BLD_731_ERROR "Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU "
 VARIABLE BNW_01_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BNW_03_ERROR "N-well enclosure of P+ active diffusion, in gate-direction"
 VARIABLE BNW_24_ERROR "N-well concave corner space to N+ active diffusion corner"
 VARIABLE BNW_28_ERROR "P1273 NW_28 relaxation for sram"
 VARIABLE BNW_29_ERROR "P1273 NW_29 relaxation for sram"
 VARIABLE BNW_31_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BPC_41_ERROR "Poly overlap of polycon (PGD) for PC_42"
 VARIABLE BPC_44_ERROR "Polycon end space to poly side"
 VARIABLE BPC_46_ERROR "Polycon end extension beyond poly side for PC_45"
 VARIABLE BPC_47_ERROR "Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)"
 VARIABLE BPC_61_ERROR "Polycon side space to gate/diffusion edge"
 VARIABLE BPC_81_ERROR "Polycon space to Diffcon"
 VARIABLE BPC_83_ERROR "Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE BPL_01_ERROR "SRAM poly width, fixed value"
 VARIABLE BPL_02_ERROR "SRAM poly pitch, fixed value"
 VARIABLE BPL_04_ERROR "Short poly end-to-end space (fixed value) (cannot be isolated)"
 VARIABLE BPL_11_ERROR "Poly endcap length"
 VARIABLE BPL_13_ERROR "Max enclosure of poly by OGD diffusion edges"
 VARIABLE BU_01_ERROR "Bump width, only allowed value"
 VARIABLE BU_02_ERROR "Bump to Bump separation (center-to-center, minimum)"
 VARIABLE BU_03_ERROR "Each Bump must have a TV1"
 VARIABLE BU_04_ERROR "Bump to Bump separation core region (center-to-center, maximum)***"
 VARIABLE BU_05_ERROR "Bump to Bump separation IO region (center-to-center, maximum)***"
 VARIABLE BU_06_ERROR "Bump to Bump separation IO-core transition region (center-to-center, maximum)***"
 VARIABLE BU_21_ERROR "Fixed Width of outer ring from EOA that requires additional rules"
 VARIABLE BU_22_ERROR "Max allowed offset from center of Rectangular TV1 to center of Bump"
 VARIABLE BU_23_ERROR "TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via"
 VARIABLE BU_24_ERROR "TV1 offset is not allowed towards the edge of the die in the outer ring"
 VARIABLE BU_25_ERROR "Allowed gap in outer ring measured from die center line"
 VARIABLE BVC_01_ERROR "Bitcell ViaconA width, fixed value (SA edge)"
 VARIABLE BVC_02_ERROR "Bitcell ViaconA length, fixed value (non-SA edge)"
 VARIABLE BXG_11_ERROR "SRAM Min XGOXID enclosure of active gate area inside XGOXID "
 VARIABLE CDW_100_ERROR "Window for CD_100"
  VARIABLE CDW_100_X CDW_100 // Window for CD_100 for x
  VARIABLE CDW_100_Y CDW_100 // Window for CD_100 for y
  VARIABLE CDW_100_X_STEP CDW_100 // Window for CD_100 for x-step
  VARIABLE CDW_100_Y_STEP CDW_100 // Window for CD_100 for y-step
 VARIABLE CDW_101_ERROR "Window for CD_101"
  VARIABLE CDW_101_X CDW_101 // Window for CD_101 for x
  VARIABLE CDW_101_Y CDW_101 // Window for CD_101 for y
  VARIABLE CDW_101_X_STEP CDW_101 // Window for CD_101 for x-step
  VARIABLE CDW_101_Y_STEP CDW_101 // Window for CD_101 for y-step
 VARIABLE CDW_102_ERROR "Window for CD_102"
  VARIABLE CDW_102_X CDW_102 // Window for CD_102 for x
  VARIABLE CDW_102_Y CDW_102 // Window for CD_102 for y
  VARIABLE CDW_102_X_STEP CDW_102 // Window for CD_102 for x-step
  VARIABLE CDW_102_Y_STEP CDW_102 // Window for CD_102 for y-step
 VARIABLE CDW_103_ERROR "Window for CD_103"
  VARIABLE CDW_103_X CDW_103 // Window for CD_103 for x
  VARIABLE CDW_103_Y CDW_103 // Window for CD_103 for y
  VARIABLE CDW_103_X_STEP CDW_103 // Window for CD_103 for x-step
  VARIABLE CDW_103_Y_STEP CDW_103 // Window for CD_103 for y-step
 VARIABLE CDW_104_ERROR "Window for CD_104"
  VARIABLE CDW_104_X CDW_104 // Window for CD_104 for x
  VARIABLE CDW_104_Y CDW_104 // Window for CD_104 for y
  VARIABLE CDW_104_X_STEP CDW_104 // Window for CD_104 for x-step
  VARIABLE CDW_104_Y_STEP CDW_104 // Window for CD_104 for y-step
 VARIABLE CDW_105_ERROR "Window for CD_105"
  VARIABLE CDW_105_X CDW_105 // Window for CD_105 for x
  VARIABLE CDW_105_Y CDW_105 // Window for CD_105 for y
  VARIABLE CDW_105_X_STEP CDW_105 // Window for CD_105 for x-step
  VARIABLE CDW_105_Y_STEP CDW_105 // Window for CD_105 for y-step
 VARIABLE CDW_106_ERROR "Window for CD_106"
  VARIABLE CDW_106_X CDW_106 // Window for CD_106 for x
  VARIABLE CDW_106_Y CDW_106 // Window for CD_106 for y
  VARIABLE CDW_106_X_STEP CDW_106 // Window for CD_106 for x-step
  VARIABLE CDW_106_Y_STEP CDW_106 // Window for CD_106 for y-step
 VARIABLE CDW_107_ERROR "Window for CD_107"
  VARIABLE CDW_107_X CDW_107 // Window for CD_107 for x
  VARIABLE CDW_107_Y CDW_107 // Window for CD_107 for y
  VARIABLE CDW_107_X_STEP CDW_107 // Window for CD_107 for x-step
  VARIABLE CDW_107_Y_STEP CDW_107 // Window for CD_107 for y-step
 VARIABLE CDW_131_ERROR "Window for CD_131"
  VARIABLE CDW_131_X CDW_131 // Window for CD_131 for x
  VARIABLE CDW_131_Y CDW_131 // Window for CD_131 for y
  VARIABLE CDW_131_X_STEP CDW_131 // Window for CD_131 for x-step
  VARIABLE CDW_131_Y_STEP CDW_131 // Window for CD_131 for y-step
 VARIABLE CDW_200_ERROR "Window for CD_200"
  VARIABLE CDW_200_X CDW_200 // Window for CD_200 for x
  VARIABLE CDW_200_Y CDW_200 // Window for CD_200 for y
  VARIABLE CDW_200_X_STEP CDW_200 // Window for CD_200 for x-step
  VARIABLE CDW_200_Y_STEP CDW_200 // Window for CD_200 for y-step
 VARIABLE CDW_201_ERROR "Window for CD_201"
  VARIABLE CDW_201_X CDW_201 // Window for CD_201 for x
  VARIABLE CDW_201_Y CDW_201 // Window for CD_201 for y
  VARIABLE CDW_201_X_STEP CDW_201 // Window for CD_201 for x-step
  VARIABLE CDW_201_Y_STEP CDW_201 // Window for CD_201 for y-step
 VARIABLE CDW_202_ERROR "Window for CD_202"
  VARIABLE CDW_202_X CDW_202 // Window for CD_202 for x
  VARIABLE CDW_202_Y CDW_202 // Window for CD_202 for y
  VARIABLE CDW_202_X_STEP CDW_202 // Window for CD_202 for x-step
  VARIABLE CDW_202_Y_STEP CDW_202 // Window for CD_202 for y-step
 VARIABLE CDW_203_ERROR "Window for CD_203"
  VARIABLE CDW_203_X CDW_203 // Window for CD_203 for x
  VARIABLE CDW_203_Y CDW_203 // Window for CD_203 for y
  VARIABLE CDW_203_X_STEP CDW_203 // Window for CD_203 for x-step
  VARIABLE CDW_203_Y_STEP CDW_203 // Window for CD_203 for y-step
 VARIABLE CDW_204_ERROR "Window for CD_204"
  VARIABLE CDW_204_X CDW_204 // Window for CD_204 for x
  VARIABLE CDW_204_Y CDW_204 // Window for CD_204 for y
  VARIABLE CDW_204_X_STEP CDW_204 // Window for CD_204 for x-step
  VARIABLE CDW_204_Y_STEP CDW_204 // Window for CD_204 for y-step
 VARIABLE CDW_205_ERROR "Window for CD_205"
  VARIABLE CDW_205_X CDW_205 // Window for CD_205 for x
  VARIABLE CDW_205_Y CDW_205 // Window for CD_205 for y
  VARIABLE CDW_205_X_STEP CDW_205 // Window for CD_205 for x-step
  VARIABLE CDW_205_Y_STEP CDW_205 // Window for CD_205 for y-step
 VARIABLE CDW_206_ERROR "Window for CD_206"
  VARIABLE CDW_206_X CDW_206 // Window for CD_206 for x
  VARIABLE CDW_206_Y CDW_206 // Window for CD_206 for y
  VARIABLE CDW_206_X_STEP CDW_206 // Window for CD_206 for x-step
  VARIABLE CDW_206_Y_STEP CDW_206 // Window for CD_206 for y-step
 VARIABLE CDW_207_ERROR "Window for CD_207"
  VARIABLE CDW_207_X CDW_207 // Window for CD_207 for x
  VARIABLE CDW_207_Y CDW_207 // Window for CD_207 for y
  VARIABLE CDW_207_X_STEP CDW_207 // Window for CD_207 for x-step
  VARIABLE CDW_207_Y_STEP CDW_207 // Window for CD_207 for y-step
 VARIABLE CDW_208_ERROR "Window for CD_208"
  VARIABLE CDW_208_X CDW_208 // Window for CD_208 for x
  VARIABLE CDW_208_Y CDW_208 // Window for CD_208 for y
  VARIABLE CDW_208_X_STEP CDW_208 // Window for CD_208 for x-step
  VARIABLE CDW_208_Y_STEP CDW_208 // Window for CD_208 for y-step
 VARIABLE CDW_209_ERROR "Window for CD_209"
  VARIABLE CDW_209_X CDW_209 // Window for CD_209 for x
  VARIABLE CDW_209_Y CDW_209 // Window for CD_209 for y
  VARIABLE CDW_209_X_STEP CDW_209 // Window for CD_209 for x-step
  VARIABLE CDW_209_Y_STEP CDW_209 // Window for CD_209 for y-step
 VARIABLE CDW_210_ERROR "Window for CD_210"
  VARIABLE CDW_210_X CDW_210 // Window for CD_210 for x
  VARIABLE CDW_210_Y CDW_210 // Window for CD_210 for y
  VARIABLE CDW_210_X_STEP CDW_210 // Window for CD_210 for x-step
  VARIABLE CDW_210_Y_STEP CDW_210 // Window for CD_210 for y-step
 VARIABLE CDW_211_ERROR "Window for CD_211"
  VARIABLE CDW_211_X CDW_211 // Window for CD_211 for x
  VARIABLE CDW_211_Y CDW_211 // Window for CD_211 for y
  VARIABLE CDW_211_X_STEP CDW_211 // Window for CD_211 for x-step
  VARIABLE CDW_211_Y_STEP CDW_211 // Window for CD_211 for y-step
 VARIABLE CDW_231_ERROR "Window for CD_231"
  VARIABLE CDW_231_X CDW_231 // Window for CD_231 for x
  VARIABLE CDW_231_Y CDW_231 // Window for CD_231 for y
  VARIABLE CDW_231_X_STEP CDW_231 // Window for CD_231 for x-step
  VARIABLE CDW_231_Y_STEP CDW_231 // Window for CD_231 for y-step
 VARIABLE CD_100_ERROR "Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_101_ERROR "Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_102_ERROR "Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_103_ERROR "Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_104_ERROR "Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_105_ERROR "Minimum concentrated local Metal 5 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_106_ERROR "Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_107_ERROR "Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_131_ERROR "Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CD_200_ERROR "Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_201_ERROR "Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_202_ERROR "Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_203_ERROR "Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_204_ERROR "Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_205_ERROR "Maximum concentrated local Metal 5 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_206_ERROR "Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_207_ERROR "Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_208_ERROR "Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_209_ERROR "Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_210_ERROR "Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_211_ERROR "Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_231_ERROR "Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CHN_01_ERROR "CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell"
 VARIABLE CHN_02_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE CHN_03_ERROR "Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner"
 VARIABLE CHN_04_ERROR "OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)"
 VARIABLE CHN_05_ERROR "Abutting CHN cells are not allowed to create gaps, jogs or to overlap"
 VARIABLE CHN_06_ERROR "CHN I/O cell must be aligned to EDM I/O cell"
 VARIABLE CHN_07_ERROR "EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) "
 VARIABLE CHN_08_ERROR "CHN cells dimension not drawn according to spec"
 VARIABLE CHW_01_ERROR "Corner Cell x"
 VARIABLE CHW_02_ERROR "Corner Cell y"
 VARIABLE CHW_03_ERROR "OGD Gap Cell x"
 VARIABLE CHW_04_ERROR "OGD Gap Cell y"
 VARIABLE CHW_05_ERROR "PGD Gap Cell x"
 VARIABLE CHW_06_ERROR "PGD Gap Cell y"
 VARIABLE CHW_07_ERROR "CE12 Resistor Cell x"
 VARIABLE CHW_08_ERROR "CE12 Resistor Cell y"
 VARIABLE CHW_09_ERROR "MT9/VA9 Leakage Cell x"
 VARIABLE CHW_10_ERROR "MT9/VA9 Leakage Cell y"
 VARIABLE CHW_11_ERROR "OGD IO Cell x"
 VARIABLE CHW_12_ERROR "OGD IO Cell y"
 VARIABLE CHW_13_ERROR "PGD IO Cell x"
 VARIABLE CHW_14_ERROR "PGD IO Cell y"
 VARIABLE CMW_05_ERROR "Window for CM_05"
  VARIABLE CMW_05_X CMW_05 // Window for CM_05 for x
  VARIABLE CMW_05_Y CMW_05 // Window for CM_05 for y
  VARIABLE CMW_05_X_STEP CMW_05 // Window for CM_05 for x-step
  VARIABLE CMW_05_Y_STEP CMW_05 // Window for CM_05 for y-step
 VARIABLE CMW_06_ERROR "Window for CM_06"
  VARIABLE CMW_06_X CMW_06 // Window for CM_06 for x
  VARIABLE CMW_06_Y CMW_06 // Window for CM_06 for y
  VARIABLE CMW_06_X_STEP CMW_06 // Window for CM_06 for x-step
  VARIABLE CMW_06_Y_STEP CMW_06 // Window for CM_06 for y-step
 VARIABLE CMW_07_ERROR "Window for CM_07"
  VARIABLE CMW_07_X CMW_07 // Window for CM_07 for x
  VARIABLE CMW_07_Y CMW_07 // Window for CM_07 for y
  VARIABLE CMW_07_X_STEP CMW_07 // Window for CM_07 for x-step
  VARIABLE CMW_07_Y_STEP CMW_07 // Window for CM_07 for y-step
 VARIABLE CMW_08_ERROR "Window for CM_08"
  VARIABLE CMW_08_X CMW_08 // Window for CM_08 for x
  VARIABLE CMW_08_Y CMW_08 // Window for CM_08 for y
  VARIABLE CMW_08_X_STEP CMW_08 // Window for CM_08 for x-step
  VARIABLE CMW_08_Y_STEP CMW_08 // Window for CM_08 for y-step
 VARIABLE CM_05_ERROR "Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size"
 VARIABLE CM_06_ERROR "Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size"
 VARIABLE CM_07_ERROR "Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size"
 VARIABLE CM_08_ERROR "Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size"
 VARIABLE DA_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DA_02_ERROR "Transition regions (TRDTOV1) cannot overlap (can abut PGD)"
 VARIABLE DA_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DA_04_ERROR "Minimum PGD facing-edge spacing between V1pitchID layers"
 VARIABLE DA_05_ERROR "TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DA_06_ERROR "No restriction on number of TGULV poly lines"
 VARIABLE DA_11_ERROR "PGD width of TRDTOV1 ring (OGD running section) (fixed)"
 VARIABLE DA_12_ERROR "OGD width of TRDTOV1 ring (PGD running section) (fixed)"
 VARIABLE DA_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DA_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)"
 VARIABLE DA_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DA_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DA_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DA_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DA_22_ERROR "Minimum space between concave corners of V1pitchID"
 VARIABLE DA_24_ERROR "Minimum width of V1pitchID"
 VARIABLE DA_25_ERROR "Minimum V1pitchID segment length"
 VARIABLE DA_26_ERROR "Minimum V1pitchID hole size (all direction)"
 VARIABLE DA_27_ERROR "Minimum V1pitchID hole area (um^2)"
 VARIABLE DA_30_ERROR "Minimum V1pitchID space (between connected V1pitchID region)"
 VARIABLE DA_31_ERROR "Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DA_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DA_33_ERROR "Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR"
 VARIABLE DA_35_ERROR "TRDTOV1 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DA_361_ERROR "Fixed width of first 2 poly within TR"
 VARIABLE DA_362_ERROR "Fixed width of 3rd/4th poly within TR (under V1pitchID)"
 VARIABLE DA_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DA_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DA_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DA_38_ERROR "V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)"
 VARIABLE DA_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DA_44_ERROR "Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID"
 VARIABLE DA_45_ERROR "Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DA_46_ERROR "Poly space region on next track min.separation (PGD direction) from TR convex corner"
 VARIABLE DA_52_ERROR "TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region"
 VARIABLE DA_53_ERROR "Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value"
 VARIABLE DA_54_ERROR "Nwell extension outside TRDTOV1, only value (PGD)"
 VARIABLE DA_55_ERROR "Nwell outside space to V1pitchID"
 VARIABLE DA_56_ERROR "Nwell inside V1pitchID and ouside cannot merge"
 VARIABLE DA_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DA_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DA_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DA_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DC_00_ERROR "Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction."
 VARIABLE DC_01_ERROR "Diffcon width, ONLY ALLOWED value"
 VARIABLE DC_02_ERROR "Min required Diffcon length"
 VARIABLE DC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE DC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE DC_05_ERROR "Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction"
 VARIABLE DC_06_ERROR "Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction"
 VARIABLE DC_11_ERROR "Transistor or tap diffusion enclosure of diffcon, max value"
 VARIABLE DC_12_ERROR "All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge."
 VARIABLE DC_15_ERROR "Minimum Diffcon space to Diffusion, in PGD"
 VARIABLE DC_20_ERROR "All Diffcon line-ends must be on a 21nm grid across the whole die"
 VARIABLE DC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE DC_22_ERROR "Isolated Diffcon (defined by DC_23 AND DC_24) min length"
 VARIABLE DC_23_ERROR "Minimum diffcon space (in OGD) on both sides of the isolated diffcon"
 VARIABLE DC_24_ERROR "Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon"
 VARIABLE DC_30_ERROR "Min overlap between adjacent line-ends in opposite directions"
 VARIABLE DC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE DC_32_ERROR "Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length"
 VARIABLE DC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE DC_34_ERROR "Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]"
 VARIABLE DC_35_ERROR "Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets"
 VARIABLE DC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE DC_37_ERROR "A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38"
 VARIABLE DC_38_ERROR "Offset value for DC_37 check"
 VARIABLE DC_50_ERROR "Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)"
 VARIABLE DC_52_ERROR "Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)"
 VARIABLE DF_01_ERROR "Min transistor diffusion/device width (PGD)"
 VARIABLE DF_02_ERROR "Diffusion width must be an integer multiple of DF_01"
 VARIABLE DF_03_ERROR "Min transistor diffusion length (OGD)"
 VARIABLE DF_04_ERROR "Diffusion PGD edges must be centered in poly"
 VARIABLE DF_07_ERROR "Maximum diffusion/device width (PGD), also applies to taps, diodes"
 VARIABLE DF_09_ERROR "Min Diffusion external corner-to-corner space"
 VARIABLE DF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE DF_19_ERROR "Min Diffusion internal corner-to-corner space"
 VARIABLE DF_31_ERROR "Minimum diffusion space, PGD"
 VARIABLE DF_32_ERROR "Diffusion space PGD must be an integer multiple of DF_31"
 VARIABLE DF_34_ERROR "Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction"
 VARIABLE DF_35_ERROR "Transistor/Tap diffusion holes are NOT ALLOWED"
 VARIABLE DF_43_ERROR "Minimum diffusion space, OGD (applies to transistors and taps in all combinations)"
 VARIABLE DF_51_ERROR "Min Tap diffusion width OGD (Ntap or Ptap)"
 VARIABLE DF_52_ERROR "Min Tap diffusion length PGD (Ntap or Ptap)"
 VARIABLE DF_56_ERROR "Min Tap PGD/OGD edges must follow standard diffusion rules"
 VARIABLE DF_80_ERROR "Every diffusion must have a TCN"
 VARIABLE DF_84_ERROR "Min Tap to Transistor diffusion space PGD (within same well)"
 VARIABLE DG_01_ERROR "Diffusion check grid width: fixed value, PGD only"
 VARIABLE DG_02_ERROR "Diffusion check grid space: fixed value, PGD only"
 VARIABLE DG_03_ERROR "Minimum Diffusion check grid length, OGD only"
 VARIABLE DG_04_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid width"
 VARIABLE DG_05_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid space"
 VARIABLE DI_01_ERROR "Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die"
 VARIABLE DI_02_ERROR "Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other."
 VARIABLE DI_03_ERROR "Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)"
 VARIABLE DI_04_ERROR "Maximum distance from the perimeter of all isolated DICs to the Die Edge"
 VARIABLE DI_06_ERROR "Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)"
 VARIABLE DI_07_ERROR "Maximum distance from the perimeter of all nested DICs to the Die Edge"
 VARIABLE DN_01_ERROR "Deep n-well width (min)"
 VARIABLE DN_02_ERROR "Deep n-well space (min) "
 VARIABLE DN_03_ERROR "Deep n-well overlap of N-well (min) "
 VARIABLE DN_04_ERROR "Min extension of N-well beyond Deep n-well "
 VARIABLE DN_05_ERROR "Min Deep n-well space to N-well outside "
 VARIABLE DN_07_ERROR "Deep n-well enclosure of p-gates (min)"
 VARIABLE DN_08_ERROR "Deep n-well space to p-gates outside the Deep n-well (min)"
 VARIABLE DN_09_ERROR "Deep n-well space to BJTID, CAPID or wellResID (min)"
 VARIABLE DN_10_ERROR "The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) "
 VARIABLE DN_11_ERROR "Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss "
 VARIABLE DN_12_ERROR "Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* "
 VARIABLE DN_13_ERROR "Min Deep n-well space to diffusions outside (active or tap) "
 VARIABLE DS_00_ERROR "No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  "
 VARIABLE DS_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DS_02_ERROR "Transition regions (TRDTOS) cannot overlap (can abut PGD)"
 VARIABLE DS_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DS_04_ERROR "Minimum PGD facing-edge spacing between SRAMPOLYID layers"
 VARIABLE DS_05_ERROR "TRDTOS PGD edge space to Poly check grid outside (fixed value)"
 VARIABLE DS_09_ERROR "Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths."
 VARIABLE DS_11_ERROR "PGD width of TRDTOS ring (OGD running section) (fixed)"
 VARIABLE DS_12_ERROR "OGD width of TRDTOS ring (PGD running section) (fixed)"
 VARIABLE DS_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DS_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)"
 VARIABLE DS_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DS_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DS_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DS_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DS_24_ERROR "SRAMPOLYID to SRAMPOLYID space"
 VARIABLE DS_25_ERROR "Minimum SRAMPOLYID area (um sq)"
 VARIABLE DS_31_ERROR "Poly fixed layout comparison for Digital-to-SRAM Transition Ring"
 VARIABLE DS_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DS_33_ERROR "Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR"
 VARIABLE DS_35_ERROR "TRDTOS OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DS_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DS_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DS_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DS_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DS_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DS_38_ERROR "SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)"
 VARIABLE DS_41_ERROR "OGD running section of TRDTOS must have special poly pattern exactly as illustrated"
 VARIABLE DS_50_ERROR "TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)"
 VARIABLE DS_52_ERROR "TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region"
 VARIABLE DS_540_ERROR "TRDTOS enclosure of 1st digital diffcheck (PGD)"
 VARIABLE DS_541_ERROR "Width of digital diffcheck (fixed value)"
 VARIABLE DS_542_ERROR "Digital diffcheck to digital diffcheck space PGD (fixed value)"
 VARIABLE DS_543_ERROR "Digital diffcheck to bitcell diffcheck space OGD (fixed value)"
 VARIABLE DS_544_ERROR "Digital diffcheck to bitcell diffcheck space PGD fixed value"
 VARIABLE DS_60_ERROR "min SRAMPOLYID space to logic diffusion (OGD)"
 VARIABLE DS_601_ERROR "TRDTOULP enclosure of SRAM2 pgd edge"
 VARIABLE DS_602_ERROR "ULP sram Transtion cell overlap of SRAMID2 in pdg direction"
 VARIABLE DS_61_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_62_ERROR "min SRAMPOLYID space to logic diffcheck (OGD)"
 VARIABLE DS_63_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (OGD)"
 VARIABLE DS_64_ERROR "min SRAMPOLYID space to logic diffusion (PGD)"
 VARIABLE DS_645_ERROR "ULC SRAM diffcheck PGD spacing (fixed value)"
 VARIABLE DS_65_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_66_ERROR "min SRAMPOLYID space to logic diffcheck (PGD)"
 VARIABLE DS_660_ERROR "min SRAMID2space to logic diffusion (OGD)"
 VARIABLE DS_661_ERROR "min SRAMID2 enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_662_ERROR "min SRAMID2 space to logic diffcheck (OGD)"
 VARIABLE DS_663_ERROR "bitcell diffcheck extension over SRAMID2 (OGD, fixed value)"
 VARIABLE DS_664_ERROR "min SRAMID2 space to logic diffusion (PGD)"
 VARIABLE DS_665_ERROR "min SRAMID2 enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_666_ERROR "min SRAMID2 space to logic diffcheck (PGD)"
 VARIABLE DS_667_ERROR "min SRAMID2 enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_67_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_68_ERROR "There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID"
 VARIABLE DS_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DS_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DS_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DS_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DS_75_ERROR "OGD edge of SRAMTAPID should be line on line w SRAMPOLYID "
 VARIABLE DS_76_ERROR "SRAMTAPID should be fully enclosed by SRAMPOLYID"
 VARIABLE DS_77_ERROR "SRAM tap must be enclosed by SRAMTAPID "
 VARIABLE DS_78_ERROR "Min SRAMTAPID space to bitcell diffusions"
 VARIABLE DS_79_ERROR "SRAM tap diffusion space to bitcell diffusion"
 VARIABLE DS_80_ERROR "min SRAM diffusion hole length (PGD) post DS_81 merge"
 VARIABLE DS_81_ERROR "SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check"
 VARIABLE DS_82_ERROR "fixed SRAM diffusion hole width (OGD) post DS_81 merge "
 VARIABLE DT_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DT_02_ERROR "Transition regions (TRDTOV3) cannot overlap (can abut PGD)"
 VARIABLE DT_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DT_04_ERROR "Minimum PGD facing-edge spacing between TGPOLYID layers"
 VARIABLE DT_05_ERROR "TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DT_06_ERROR "Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4"
 VARIABLE DT_11_ERROR "PGD width of TRDTOV3 ring (OGD running section) (fixed)"
 VARIABLE DT_12_ERROR "OGD width of TRDTOV3 ring (PGD running section) (fixed)"
 VARIABLE DT_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DT_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)"
 VARIABLE DT_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DT_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DT_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DT_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DT_22_ERROR "Minimum space between concave corners of V3pitchID"
 VARIABLE DT_24_ERROR "Minimum OGD width of V3pitchID"
 VARIABLE DT_25_ERROR "Minimum V3pitchID PGD segment length"
 VARIABLE DT_26_ERROR "Minimum V3pitchID hole size (all direction)"
 VARIABLE DT_27_ERROR "Minimum V3pitchID hole area (um^2)"
 VARIABLE DT_30_ERROR "Minimum V3pitchID space (between connected V3pitchID region)"
 VARIABLE DT_31_ERROR "Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DT_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DT_33_ERROR "Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR"
 VARIABLE DT_35_ERROR "TRDTOV3 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DT_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DT_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DT_363_ERROR "Fixed width of 5th poly within TR"
 VARIABLE DT_364_ERROR "Fixed width of 6th poly within TR (this poly is under V3pitchID)"
 VARIABLE DT_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DT_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DT_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DT_374_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DT_375_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DT_38_ERROR "V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)"
 VARIABLE DT_41_ERROR "OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DT_44_ERROR "Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID"
 VARIABLE DT_45_ERROR "Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DT_52_ERROR "TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region"
 VARIABLE DT_53_ERROR "Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value"
 VARIABLE DT_54_ERROR "Nwell extension outside TRDTOV3, only value (PGD)"
 VARIABLE DT_55_ERROR "Nwell outside space to V3pitchID"
 VARIABLE DT_56_ERROR "Nwell inside V3pitchID and ouside cannot merge"
 VARIABLE DT_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DT_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DT_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DT_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DX_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DX_02_ERROR "Transition regions (TRDTOULP) cannot overlap (can abut PGD)"
 VARIABLE DX_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DX_04_ERROR "Minimum PGD facing-edge spacing between ULPpitchID layers"
 VARIABLE DX_05_ERROR "TRDTOULP PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DX_06_ERROR "Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)"
 VARIABLE DX_11_ERROR "PGD width of TRDTOULP ring (OGD running section) (fixed)"
 VARIABLE DX_12_ERROR "OGD width of TRDTOULP ring (PGD running section) (fixed)"
 VARIABLE DX_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DX_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)"
 VARIABLE DX_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DX_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DX_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DX_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DX_177_ERROR "Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP"
 VARIABLE DX_22_ERROR "Minimum space between concave corners of ULPpitchID"
 VARIABLE DX_24_ERROR "Minimum width of ULPpitchID"
 VARIABLE DX_25_ERROR "Minimum ULPpitchID segment length"
 VARIABLE DX_26_ERROR "Minimum ULPpitchID hole size (all direction)"
 VARIABLE DX_27_ERROR "Minimum ULPpitchID hole area (um^2)"
 VARIABLE DX_30_ERROR "Minimum ULPpitchID space (between connected ULPpitchID region)"
 VARIABLE DX_31_ERROR "Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DX_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DX_33_ERROR "Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR"
 VARIABLE DX_35_ERROR "TRDTOULP OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DX_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DX_362_ERROR "Fixed width of 4th/5th/6th/7th poly within TR"
 VARIABLE DX_363_ERROR "Fixed width of 8th poly within TR"
 VARIABLE DX_364_ERROR "Fixed width of 9th-12th poly lines (under ULP pitchID in TR)"
 VARIABLE DX_371_ERROR "Fixed space between polys throuth 1st to 4th poly within TR"
 VARIABLE DX_372_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DX_373_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DX_374_ERROR "Fixed space between 6th and 7th poly within TR"
 VARIABLE DX_375_ERROR "Fixed space between 7th and 8th poly within TR"
 VARIABLE DX_376_ERROR "Fixed space between polys through 8th to 12th within TR"
 VARIABLE DX_38_ERROR "ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)"
 VARIABLE DX_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DX_44_ERROR "Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID"
 VARIABLE DX_45_ERROR "Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DX_52_ERROR "TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region"
 VARIABLE DX_53_ERROR "Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value"
 VARIABLE DX_54_ERROR "Nwell extension outside TRDTOULP, only value (PGD)"
 VARIABLE DX_55_ERROR "Nwell outside space to ULPpitchID"
 VARIABLE DX_56_ERROR "Nwell inside ULPpitchID and ouside cannot merge"
 VARIABLE DX_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DX_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DX_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DX_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE EA_01_ERROR "Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01"
 VARIABLE EA_02_ERROR "Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02"
 VARIABLE EA_39_ERROR "TM1 space to EOA boundary, PGD (min)"
 VARIABLE EA_40_ERROR "TM1 space to EOA boundary, maximum space"
 VARIABLE EA_44_ERROR "TM1 space to EOA boundary, OGD (min)"
 VARIABLE EA_45_ERROR "CE1/2 space to EOA boundary OGD (min)"
 VARIABLE EA_46_ERROR "CE1/2 space to EOA boundary PGD (min)"
 VARIABLE EA_91_ERROR "At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps)."
 VARIABLE EA_92_ERROR "The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0)."
 VARIABLE EDM_01_ERROR "EOA layer must be present at top level Cell"
 VARIABLE EDM_02_ERROR "Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells"
 VARIABLE EDM_03_ERROR "Maximum number of Fill cells per PGD die edge"
 VARIABLE EDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE EDM_05_ERROR "Maximum number of PGD fill cell that can be placed consecutively"
 VARIABLE EDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE EDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_09_ERROR "Every fifth staircase cell must be a diode staircase cell"
 VARIABLE EDM_10_ERROR "Min distance of I/O cell location away from die corner"
 VARIABLE EDM_11_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE EDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE EDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE EDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE EDW_01_ERROR "Corner Cell x"
 VARIABLE EDW_02_ERROR "Corner Cell y"
 VARIABLE EDW_03_ERROR "OGD Fill Cell x"
 VARIABLE EDW_04_ERROR "OGD Fill Cell y"
 VARIABLE EDW_05_ERROR "PGD Fill Cell x"
 VARIABLE EDW_06_ERROR "PGD Fill Cell y"
 VARIABLE EDW_07_ERROR "OGD IO Cell x"
 VARIABLE EDW_08_ERROR "OGD IO Cell y"
 VARIABLE EDW_09_ERROR "PGD IO Cell x"
 VARIABLE EDW_10_ERROR "PGD IO Cell y"
 VARIABLE EDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE EDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE EDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE EDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE EHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE EHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE EHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE EHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE EHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE EHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE EHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE EHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE EHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE EHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE EHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE EHV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE EHV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE EHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE EHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE EHV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE EHV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE EHV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE EHV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE EHV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE EHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE EHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE ENW_14_ERROR "N-well space (min)"
 VARIABLE ENW_21_ERROR "N+ active diffusion space to extra high voltage nwells (min)"
 VARIABLE ENW_22_ERROR "P+ active diffusion enclosure by extra high voltage nwell (min)"
 VARIABLE ER_01_ERROR "ESD N-well resistor width (min)"
 VARIABLE ER_03_ERROR "ESD N-well resistor space to ESD N-well or regular N-well (min)"
 VARIABLE ER_04_ERROR "ESD N-well enclosure of N+ diffusion inside"
 VARIABLE ER_05_ERROR "ESD N-well resistor space to N+ diffusion outside"
 VARIABLE ER_06_ERROR "ESD N-well resistor space to P+ diffusion outside"
 VARIABLE ER_07_ERROR "ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2"
 VARIABLE ER_08_ERROR "ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) "
 VARIABLE ER_09_ERROR "Poly-blocked ESD resistor length, ONLY ALLOWED value"
 VARIABLE ER_12_ERROR "Min blocked poly resistor width"
 VARIABLE FM_01_ERROR "Maximum area of floating MT0 with zero facing edge component  (sq um)"
 VARIABLE FM_02_ERROR "Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing"
 VARIABLE FM_03_ERROR "Maximum area of floating MT0 with non-zero facing edge component  (sq um)"
 VARIABLE FM_101_ERROR "Maximum area of floating MT10 with zero facing edge component  (sq um)"
 VARIABLE FM_102_ERROR "Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing"
 VARIABLE FM_103_ERROR "Maximum area of floating MT10 with non-zero facing edge component  (sq um)"
 VARIABLE FM_11_ERROR "Maximum area of floating MT1 with zero facing edge component  (sq um)"
 VARIABLE FM_111_ERROR "Maximum area of floating MT11 with zero facing edge component  (sq um)"
 VARIABLE FM_112_ERROR "Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing"
 VARIABLE FM_113_ERROR "Maximum area of floating MT11 with non-zero facing edge component  (sq um)"
 VARIABLE FM_12_ERROR "Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing"
 VARIABLE FM_13_ERROR "Maximum area of floating MT1 with non-zero facing edge component  (sq um)"
 VARIABLE FM_21_ERROR "Maximum area of floating MT2 with zero facing edge component  (sq um)"
 VARIABLE FM_22_ERROR "Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing"
 VARIABLE FM_23_ERROR "Maximum area of floating MT2 with non-zero facing edge component  (sq um)"
 VARIABLE FM_291_ERROR "Maximum floating metal area for MT4  MT0 network  (sq um)"
 VARIABLE FM_292_ERROR "Maximum floating metal area for MT5  MT0 network  (sq um)"
 VARIABLE FM_293_ERROR "Maximum floating metal area for MT6  MT0 network  (sq um)"
 VARIABLE FM_294_ERROR "Maximum floating metal area for MT7  MT0 network  (sq um)"
 VARIABLE FM_295_ERROR "Maximum floating metal area for MT8  MT0 network  (sq um)"
 VARIABLE FM_296_ERROR "Maximum floating metal area for MT9  MT0 network  (sq um)"
 VARIABLE FM_297_ERROR "Maximum floating metal area for MT10 - MT0 network  (sq um)"
 VARIABLE FM_298_ERROR "Maximum floating metal area for MT11 - MT0 network  (sq um)"
 VARIABLE FM_31_ERROR "Maximum area of floating MT3 with zero facing edge component  (sq um)"
 VARIABLE FM_32_ERROR "Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing"
 VARIABLE FM_33_ERROR "Maximum area of floating MT3 with non-zero facing edge component  (sq um)"
 VARIABLE FM_41_ERROR "Maximum area of floating MT4 with zero facing edge component  (sq um)"
 VARIABLE FM_42_ERROR "Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing"
 VARIABLE FM_43_ERROR "Maximum area of floating MT4 with non-zero facing edge component  (sq um)"
 VARIABLE FM_51_ERROR "Maximum area of floating MT5 with zero facing edge component  (sq um)"
 VARIABLE FM_52_ERROR "Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing"
 VARIABLE FM_53_ERROR "Maximum area of floating MT5 with non-zero facing edge component  (sq um)"
 VARIABLE FM_61_ERROR "Maximum area of floating MT6 with zero facing edge component  (sq um)"
 VARIABLE FM_62_ERROR "Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing"
 VARIABLE FM_63_ERROR "Maximum area of floating MT6 with non-zero facing edge component  (sq um)"
 VARIABLE FM_71_ERROR "Maximum area of floating MT7 with zero facing edge component  (sq um)"
 VARIABLE FM_72_ERROR "Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing"
 VARIABLE FM_73_ERROR "Maximum area of floating MT7 with non-zero facing edge component  (sq um)"
 VARIABLE FM_81_ERROR "Maximum area of floating MT8 with zero facing edge component  (sq um)"
 VARIABLE FM_82_ERROR "Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing"
 VARIABLE FM_83_ERROR "Maximum area of floating MT8 with non-zero facing edge component  (sq um)"
 VARIABLE FM_91_ERROR "Maximum area of floating MT9 with zero facing edge component  (sq um)"
 VARIABLE FM_92_ERROR "Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing"
 VARIABLE FM_93_ERROR "Maximum area of floating MT9 with non-zero facing edge component  (sq um)"
 VARIABLE FM_B1_ERROR "Floating bumps are not allowed"
 VARIABLE FM_T1_ERROR "Maximum length of floating TM1"
 VARIABLE GD_01_ERROR "Minimum Global Exposed P-diffusion density (%)"
 VARIABLE GD_02_ERROR "Minimum Global Exposed N-diffusion density (%)"
 VARIABLE GD_100_ERROR "Minimum Global Metal 0 Layer density (%)"
 VARIABLE GD_101_ERROR "Minimum Global Metal 1 Layer density (%)"
 VARIABLE GD_102_ERROR "Minimum Global Metal 2 Layer density (%)"
 VARIABLE GD_103_ERROR "Minimum Global Metal 3 Layer density (%)"
 VARIABLE GD_104_ERROR "Minimum Global Metal 4 Layer density (%)"
 VARIABLE GD_105_ERROR "Minimum Global Metal 5 Layer density (%)"
 VARIABLE GD_106_ERROR "Minimum Global Metal 6 Layer density (%)"
 VARIABLE GD_107_ERROR "Minimum Global Metal 7 Layer density (%)"
 VARIABLE GD_108_ERROR "Minimum Global Metal 8 Layer density (%)"
 VARIABLE GD_109_ERROR "Minimum Global Metal 9 Layer density (%)"
 VARIABLE GD_110_ERROR "Minimum Global Metal 10 Layer density (%)"
 VARIABLE GD_111_ERROR "Minimum Global Metal 11 Layer density (%)"
 VARIABLE GD_120_ERROR "Minimum Global TM1 Layer density (%)"
 VARIABLE GD_121_ERROR "Minimum Global CE1 Layer density (%)"
 VARIABLE GD_122_ERROR "Minimum Global CE2 Layer density (%)"
 VARIABLE GD_123_ERROR "Minimum Global CE3 Layer density (%)"
 VARIABLE GD_200_ERROR "Max Global Metal 0 layer density (%)"
 VARIABLE GD_201_ERROR "Max Global Metal 1 layer density (%)"
 VARIABLE GD_202_ERROR "Max Global Metal 2 layer density (%)"
 VARIABLE GD_203_ERROR "Max Global Metal 3 layer density (%)"
 VARIABLE GD_204_ERROR "Max Global Metal 4 layer density (%)"
 VARIABLE GD_205_ERROR "Max Global Metal 5 layer density (%)"
 VARIABLE GD_206_ERROR "Max Global Metal 6 layer density (%)"
 VARIABLE GD_207_ERROR "Max Global Metal 7 layer density (%)"
 VARIABLE GD_208_ERROR "Max Global Metal 8 layer density (%)"
 VARIABLE GD_209_ERROR "Max Global Metal 9 layer density (%)"
 VARIABLE GD_21_ERROR "Maximum Global Exposed P-diffusion density (%)"
 VARIABLE GD_210_ERROR "Max Global Metal 10 layer density (%)"
 VARIABLE GD_211_ERROR "Max Global Metal 11 layer density (%)"
 VARIABLE GD_22_ERROR "Maximum Global Exposed N-diffusion density (%)"
 VARIABLE GD_51_ERROR "Min Global RDL density (%)"
 VARIABLE GD_52_ERROR "Max Global RDL density (%)"
 VARIABLE GR_01_ERROR "Min required TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_02_ERROR "Max allowed TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_03_ERROR "Min required TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_04_ERROR "Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_05_ERROR "Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04"
 VARIABLE HNW_14_ERROR "N-well space (min)"
 VARIABLE HNW_21_ERROR "N+ active diffusion space to high voltage nwells (min)"
 VARIABLE HNW_22_ERROR "P+ active diffusion enclosure by high voltage nwell (min)"
 VARIABLE HV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE HV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE HV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE HV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE HV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE HV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE HV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE HV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE HV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE HV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE HV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE HV_22_ERROR "Via2-Via3 space (min)"
 VARIABLE HV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE HV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE HV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE HV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE HV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE HV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE HV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE HV_90_ERROR "Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets"
 VARIABLE IPB_00_ERROR "Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)"
 VARIABLE IPB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPDW_111_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPDW_191_ERROR "Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_193_ERROR "Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_201_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPDW_391_ERROR "Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_395_ERROR "Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)"
 VARIABLE IPDW_611_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPD_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_01_ERROR "Metal-0"
 VARIABLE IPD_02_ERROR "Metal-1"
 VARIABLE IPD_03_ERROR "Metal-2"
 VARIABLE IPD_04_ERROR "Metal-3"
 VARIABLE IPD_05_ERROR "Metal-4"
 VARIABLE IPD_06_ERROR "Metal-5"
 VARIABLE IPD_07_ERROR "Metal-6"
 VARIABLE IPD_08_ERROR "Metal-7"
 VARIABLE IPD_09_ERROR "Metal-8"
 VARIABLE IPD_10_ERROR "Metal-9"
 VARIABLE IPD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_101_ERROR "Metal-0"
 VARIABLE IPD_102_ERROR "Metal-1"
 VARIABLE IPD_103_ERROR "Metal-2"
 VARIABLE IPD_104_ERROR "Metal-3"
 VARIABLE IPD_105_ERROR "Metal-4"
 VARIABLE IPD_106_ERROR "Metal-5"
 VARIABLE IPD_107_ERROR "Metal-6"
 VARIABLE IPD_108_ERROR "Metal-7"
 VARIABLE IPD_109_ERROR "Metal-8"
 VARIABLE IPD_11_ERROR "Metal-10"
 VARIABLE IPD_110_ERROR "Metal-9"
 VARIABLE IPD_111_ERROR "Metal-10"
 VARIABLE IPD_112_ERROR "Metal-11"
 VARIABLE IPD_113_ERROR "TM1"
 VARIABLE IPD_12_ERROR "Metal-11"
 VARIABLE IPD_13_ERROR "TM1"
 VARIABLE IPD_200_ERROR "ViaCN"
 VARIABLE IPD_201_ERROR "Via0"
 VARIABLE IPD_202_ERROR "Via1 "
 VARIABLE IPD_203_ERROR "Via2 "
 VARIABLE IPD_204_ERROR "Via3 "
 VARIABLE IPD_205_ERROR "Via4"
 VARIABLE IPD_206_ERROR "Via5"
 VARIABLE IPD_207_ERROR "Via6"
 VARIABLE IPD_208_ERROR "Via7"
 VARIABLE IPD_209_ERROR "Via8"
 VARIABLE IPD_210_ERROR "Via9"
 VARIABLE IPD_211_ERROR "Via10 (non vcc nodes)"
 VARIABLE IPD_212_ERROR "Via11 (non vcc nodes)"
 VARIABLE IPD_300_ERROR "ViaCN"
 VARIABLE IPD_301_ERROR "Via0"
 VARIABLE IPD_302_ERROR "Via1 "
 VARIABLE IPD_303_ERROR "Via2 "
 VARIABLE IPD_304_ERROR "Via3 "
 VARIABLE IPD_305_ERROR "Via4"
 VARIABLE IPD_306_ERROR "Via5"
 VARIABLE IPD_307_ERROR "Via6"
 VARIABLE IPD_308_ERROR "Via7"
 VARIABLE IPD_309_ERROR "Via8"
 VARIABLE IPD_310_ERROR "Via9"
 VARIABLE IPD_311_ERROR "Via10 (non vcc nodes)"
 VARIABLE IPD_312_ERROR "Via11 (non vcc nodes)"
 VARIABLE IPD_405_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_406_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_407_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_408_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_409_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_410_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_411_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_412_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_505_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_506_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_507_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_508_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_509_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_510_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_511_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_512_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_601_ERROR "Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_602_ERROR "Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_612_ERROR "Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPGTM1_05_ERROR "Limit Ratio of TM1 area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_00_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_01_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors"
 VARIABLE IPG_02_ERROR "Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors"
 VARIABLE IPG_03_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_04_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_05_ERROR "Limit Ratio of Metal area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_100_ERROR "Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_101_ERROR "Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_200_ERROR "Max TM1/Z"
 VARIABLE IPG_300_ERROR "Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_301_ERROR "Limit Ratio of TV1 area to uv1/uv2 N-transistors"
 VARIABLE IPG_302_ERROR "Limit Ratio of TV1 area SRAM N-transistors"
 VARIABLE IPG_303_ERROR "Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_304_ERROR "Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_305_ERROR "Limit Ratio of TV1 area to nwell area  (um^2 /um^2)"
 VARIABLE IPG_400_ERROR "Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_401_ERROR "Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_612_ERROR "Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPNWD_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWG_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWN_01_ERROR "Max ratio of GCN+TCN area to victim nwell area"
 VARIABLE IPNWN_02_ERROR "Max ratio of metal to victim nwell area"
 VARIABLE IPNWN_03_ERROR "Max via to victim nwell area"
 VARIABLE IPNWN_04_ERROR "Max ratio of TM1 to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPNWN_05_ERROR "Max TV1 area to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPN_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_01_ERROR "Metal-0"
 VARIABLE IPN_02_ERROR "Metal-1"
 VARIABLE IPN_03_ERROR "Metal-2"
 VARIABLE IPN_04_ERROR "Metal-3"
 VARIABLE IPN_05_ERROR "Metal-4"
 VARIABLE IPN_06_ERROR "Metal-5"
 VARIABLE IPN_07_ERROR "Metal-6"
 VARIABLE IPN_08_ERROR "Metal-7"
 VARIABLE IPN_09_ERROR "Metal-8"
 VARIABLE IPN_10_ERROR "Metal-9"
 VARIABLE IPN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_101_ERROR "Metal-0"
 VARIABLE IPN_102_ERROR "Metal-1"
 VARIABLE IPN_103_ERROR "Metal-2"
 VARIABLE IPN_104_ERROR "Metal-3"
 VARIABLE IPN_105_ERROR "Metal-4"
 VARIABLE IPN_106_ERROR "Metal-5"
 VARIABLE IPN_107_ERROR "Metal-6"
 VARIABLE IPN_108_ERROR "Metal-7"
 VARIABLE IPN_109_ERROR "Metal-8"
 VARIABLE IPN_11_ERROR "Metal-10"
 VARIABLE IPN_110_ERROR "Metal-9"
 VARIABLE IPN_111_ERROR "Metal-10"
 VARIABLE IPN_112_ERROR "Metal-11"
 VARIABLE IPN_113_ERROR "TM1"
 VARIABLE IPN_12_ERROR "Metal-11"
 VARIABLE IPN_13_ERROR "TM1"
 VARIABLE IPN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_201_ERROR "Metal-0"
 VARIABLE IPN_202_ERROR "Metal-1"
 VARIABLE IPN_203_ERROR "Metal-2"
 VARIABLE IPN_204_ERROR "Metal-3"
 VARIABLE IPN_205_ERROR "Metal-4"
 VARIABLE IPN_206_ERROR "Metal-5"
 VARIABLE IPN_207_ERROR "Metal-6"
 VARIABLE IPN_208_ERROR "Metal-7"
 VARIABLE IPN_209_ERROR "Metal-8"
 VARIABLE IPN_210_ERROR "Metal-9"
 VARIABLE IPN_211_ERROR "Metal-10"
 VARIABLE IPN_212_ERROR "Metal-11"
 VARIABLE IPN_213_ERROR "TM1"
 VARIABLE IPN_300_ERROR "ViaCN"
 VARIABLE IPN_301_ERROR "Via0"
 VARIABLE IPN_302_ERROR "Via1"
 VARIABLE IPN_303_ERROR "Via2"
 VARIABLE IPN_304_ERROR "Via3"
 VARIABLE IPN_305_ERROR "Via4"
 VARIABLE IPN_306_ERROR "Via5"
 VARIABLE IPN_307_ERROR "Via6"
 VARIABLE IPN_308_ERROR "Via7"
 VARIABLE IPN_309_ERROR "Via8"
 VARIABLE IPN_310_ERROR "Via9"
 VARIABLE IPN_311_ERROR "Via10"
 VARIABLE IPN_312_ERROR "Via11"
 VARIABLE IPN_400_ERROR "ViaCN"
 VARIABLE IPN_401_ERROR "Via0"
 VARIABLE IPN_402_ERROR "Via1"
 VARIABLE IPN_403_ERROR "Via2"
 VARIABLE IPN_404_ERROR "Via3"
 VARIABLE IPN_405_ERROR "Via4"
 VARIABLE IPN_406_ERROR "Via5"
 VARIABLE IPN_407_ERROR "Via6"
 VARIABLE IPN_408_ERROR "Via7"
 VARIABLE IPN_409_ERROR "Via8"
 VARIABLE IPN_410_ERROR "Via9"
 VARIABLE IPN_411_ERROR "Via10"
 VARIABLE IPN_412_ERROR "Via11"
 VARIABLE IPTB_00_ERROR "Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)"
 VARIABLE IPTB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPTD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTD_101_ERROR "Metal-0"
 VARIABLE IPTD_102_ERROR "Metal-1"
 VARIABLE IPTD_103_ERROR "Metal-2"
 VARIABLE IPTD_104_ERROR "Metal-3"
 VARIABLE IPTD_105_ERROR "Metal-4"
 VARIABLE IPTD_106_ERROR "Metal-5"
 VARIABLE IPTD_107_ERROR "Metal-6"
 VARIABLE IPTD_108_ERROR "Metal-7"
 VARIABLE IPTD_109_ERROR "Metal-8"
 VARIABLE IPTD_110_ERROR "Metal-9"
 VARIABLE IPTD_113_ERROR "TM1"
 VARIABLE IPTD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPTG_00_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTG_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_101_ERROR "Metal-0"
 VARIABLE IPTG_102_ERROR "Metal-1"
 VARIABLE IPTG_103_ERROR "Metal-2"
 VARIABLE IPTG_104_ERROR "Metal-3"
 VARIABLE IPTG_105_ERROR "Metal-4"
 VARIABLE IPTG_106_ERROR "Metal-5"
 VARIABLE IPTG_107_ERROR "Metal-6"
 VARIABLE IPTG_108_ERROR "Metal-7"
 VARIABLE IPTG_109_ERROR "Metal-8"
 VARIABLE IPTG_110_ERROR "Metal-9"
 VARIABLE IPTG_113_ERROR "TM1"
 VARIABLE IPTG_600_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_601_ERROR "Metal-0"
 VARIABLE IPTG_602_ERROR "Metal-1"
 VARIABLE IPTG_603_ERROR "Metal-2"
 VARIABLE IPTG_604_ERROR "Metal-3"
 VARIABLE IPTG_605_ERROR "Metal-4"
 VARIABLE IPTG_606_ERROR "Metal-5"
 VARIABLE IPTG_607_ERROR "Metal-6"
 VARIABLE IPTG_608_ERROR "Metal-7"
 VARIABLE IPTG_609_ERROR "Metal-8"
 VARIABLE IPTG_610_ERROR "Metal-9"
 VARIABLE IPTG_613_ERROR "TM1"
 VARIABLE IPTG_700_ERROR "Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_101_ERROR "Metal-0"
 VARIABLE IPTN_102_ERROR "Metal-1"
 VARIABLE IPTN_103_ERROR "Metal-2"
 VARIABLE IPTN_104_ERROR "Metal-3"
 VARIABLE IPTN_105_ERROR "Metal-4"
 VARIABLE IPTN_106_ERROR "Metal-5"
 VARIABLE IPTN_107_ERROR "Metal-6"
 VARIABLE IPTN_108_ERROR "Metal-7"
 VARIABLE IPTN_109_ERROR "Metal-8"
 VARIABLE IPTN_110_ERROR "Metal-9"
 VARIABLE IPTN_113_ERROR "TM1"
 VARIABLE IPTN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_201_ERROR "Metal-0"
 VARIABLE IPTN_202_ERROR "Metal-1"
 VARIABLE IPTN_203_ERROR "Metal-2"
 VARIABLE IPTN_204_ERROR "Metal-3"
 VARIABLE IPTN_205_ERROR "Metal-4"
 VARIABLE IPTN_206_ERROR "Metal-5"
 VARIABLE IPTN_207_ERROR "Metal-6"
 VARIABLE IPTN_208_ERROR "Metal-7"
 VARIABLE IPTN_209_ERROR "Metal-8"
 VARIABLE IPTN_210_ERROR "Metal-9"
 VARIABLE IPTN_213_ERROR "TM1"
 VARIABLE IPT_01_ERROR "Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)"
 VARIABLE IPT_02_ERROR "Max ratio of GCN area to TG n-gate area  (um^2 / um^2)"
 VARIABLE IPT_03_ERROR "Max ratio of GCN area to TG p-gate area  (um^2 / um^2)"
 VARIABLE IP_01_ERROR "Max ratio of field poly area to active gate poly area  (um^2 / um^2)"
 VARIABLE IP_02_ERROR "Max ratio of GCN area to n-gate area  (um^2 / um^2)"
 VARIABLE IP_03_ERROR "Max ratio of GCN area to p-gate area  (um^2 / um^2)"
 VARIABLE J_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE J_02_ERROR "N+ S/D block space (post generation)"
 VARIABLE J_03_ERROR "N+ S/D block space to active n+ diff (OGD)"
 VARIABLE J_04_ERROR "N+ S/D block space to n+ well tap diff (OGD)"
 VARIABLE J_05_ERROR "N+ S/D block encl of active p+ diff (OGD)"
 VARIABLE J_06_ERROR "N+ S/D block encl of p+ substrate tap diff (OGD)"
 VARIABLE J_07_ERROR "n-well enclosure of N+ s/d block"
 VARIABLE J_08_ERROR "Min generated nsd/ntp block area (in sq u. area)"
 VARIABLE J_09_ERROR "Min generated nsd/ntp hole area (in sq u. area)"
 VARIABLE J_10_ERROR "n-well enclosure of N-tip block"
 VARIABLE J_11_ERROR "N-tip block space to active n-diffusion edge"
 VARIABLE J_12_ERROR "N-tip block encl of active p-diffusion edge"
 VARIABLE J_13_ERROR "Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE J_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE J_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE J_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE J_21_ERROR "N-tip block width"
 VARIABLE J_22_ERROR "N-tip block space"
 VARIABLE J_23_ERROR "N+ S/D block space to active n+ diff (PGD)"
 VARIABLE J_24_ERROR "N-tip block pitch"
 VARIABLE J_25_ERROR "N+ S/D block encl of active p+ diff (PGD)"
 VARIABLE J_41_ERROR "N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges"
 VARIABLE J_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE J_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE J_44_ERROR "N+ S/D block space to n+ well tap diff (PGD)"
 VARIABLE J_46_ERROR "N+ S/D block encl of p+ substrate tap diff (PGD)"
 VARIABLE J_81_ERROR "Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)"
 VARIABLE J_82_ERROR "Oversize value for the J_81 check"
 VARIABLE K_01_ERROR "P+ S/D block width"
 VARIABLE K_02_ERROR "P+ S/D block space"
 VARIABLE K_03_ERROR "P+ S/D block space to active p+ diff (OGD)"
 VARIABLE K_04_ERROR "P+ S/D block space to p+ sub tap diff (OGD)"
 VARIABLE K_05_ERROR "P+ S/D block encl of active n+ diff (OGD)"
 VARIABLE K_06_ERROR "P+ S/D block encl of n+ well tap diff (OGD)"
 VARIABLE K_07_ERROR "P+ S/D block space to n-well edge"
 VARIABLE K_08_ERROR "Min generated psd/ptp block area (in sq u. area)"
 VARIABLE K_09_ERROR "Min generated psd/ptp hole area (in sq u. area)"
 VARIABLE K_10_ERROR "P-tip block space to n-well edge"
 VARIABLE K_11_ERROR "P-tip block space to active p-diffusion edge"
 VARIABLE K_12_ERROR "P-tip block encl of active n-diffusion edge"
 VARIABLE K_13_ERROR "Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE K_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE K_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE K_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE K_21_ERROR "P-tip block width"
 VARIABLE K_22_ERROR "P-tip block space"
 VARIABLE K_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE K_24_ERROR "P-tip block pitch"
 VARIABLE K_25_ERROR "P+ S/D block encl of active n+ diff (PGD)"
 VARIABLE K_41_ERROR "P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges"
 VARIABLE K_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE K_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE K_44_ERROR "P+ S/D block space to p+ sub tap diff (PGD)"
 VARIABLE K_46_ERROR "P+ S/D block encl of n+ well tap diff (PGD)"
 VARIABLE K_81_ERROR "Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)"
 VARIABLE K_82_ERROR "Oversize value for the K_81 check"
 VARIABLE LDIP_101_ERROR "Poly upsize for LDI_01/02"
 VARIABLE LDIW_01_ERROR "Window for LDI_01"
  VARIABLE LDIW_01_X LDIW_01 // Window for LDI_01 for x
  VARIABLE LDIW_01_Y LDIW_01 // Window for LDI_01 for y
  VARIABLE LDIW_01_X_STEP LDIW_01 // Window for LDI_01 for x-step
  VARIABLE LDIW_01_Y_STEP LDIW_01 // Window for LDI_01 for y-step
 VARIABLE LDIW_02_ERROR "Window for LDI_02"
  VARIABLE LDIW_02_X LDIW_02 // Window for LDI_02 for x
  VARIABLE LDIW_02_Y LDIW_02 // Window for LDI_02 for y
  VARIABLE LDIW_02_X_STEP LDIW_02 // Window for LDI_02 for x-step
  VARIABLE LDIW_02_Y_STEP LDIW_02 // Window for LDI_02 for y-step
 VARIABLE LDIW_120_ERROR "Window for LDI_120"
  VARIABLE LDIW_120_X LDIW_120 // Window for LDI_120 for x
  VARIABLE LDIW_120_Y LDIW_120 // Window for LDI_120 for y
  VARIABLE LDIW_120_X_STEP LDIW_120 // Window for LDI_120 for x-step
  VARIABLE LDIW_120_Y_STEP LDIW_120 // Window for LDI_120 for y-step
 VARIABLE LDIW_220_ERROR "Window for LDI_220"
  VARIABLE LDIW_220_X LDIW_220 // Window for LDI_220 for x
  VARIABLE LDIW_220_Y LDIW_220 // Window for LDI_220 for y
  VARIABLE LDIW_220_X_STEP LDIW_220 // Window for LDI_220 for x-step
  VARIABLE LDIW_220_Y_STEP LDIW_220 // Window for LDI_220 for y-step
 VARIABLE LDIW_500_ERROR "Window for LDI_500"
  VARIABLE LDIW_500_X LDIW_500 // Window for LDI_500 for x
  VARIABLE LDIW_500_Y LDIW_500 // Window for LDI_500 for y
  VARIABLE LDIW_500_X_STEP LDIW_500 // Window for LDI_500 for x-step
  VARIABLE LDIW_500_Y_STEP LDIW_500 // Window for LDI_500 for y-step
 VARIABLE LDIW_501_ERROR "Window for LDI_501"
  VARIABLE LDIW_501_X LDIW_501 // Window for LDI_501 for x
  VARIABLE LDIW_501_Y LDIW_501 // Window for LDI_501 for y
  VARIABLE LDIW_501_X_STEP LDIW_501 // Window for LDI_501 for x-step
  VARIABLE LDIW_501_Y_STEP LDIW_501 // Window for LDI_501 for y-step
 VARIABLE LDIW_502_ERROR "Window for LDI_502"
  VARIABLE LDIW_502_X LDIW_502 // Window for LDI_502 for x
  VARIABLE LDIW_502_Y LDIW_502 // Window for LDI_502 for y
  VARIABLE LDIW_502_X_STEP LDIW_502 // Window for LDI_502 for x-step
  VARIABLE LDIW_502_Y_STEP LDIW_502 // Window for LDI_502 for y-step
 VARIABLE LDIW_503_ERROR "Window for LDI_503"
  VARIABLE LDIW_503_X LDIW_503 // Window for LDI_503 for x
  VARIABLE LDIW_503_Y LDIW_503 // Window for LDI_503 for y
  VARIABLE LDIW_503_X_STEP LDIW_503 // Window for LDI_503 for x-step
  VARIABLE LDIW_503_Y_STEP LDIW_503 // Window for LDI_503 for y-step
 VARIABLE LDIW_504_ERROR "Window for LDI_504"
  VARIABLE LDIW_504_X LDIW_504 // Window for LDI_504 for x
  VARIABLE LDIW_504_Y LDIW_504 // Window for LDI_504 for y
  VARIABLE LDIW_504_X_STEP LDIW_504 // Window for LDI_504 for x-step
  VARIABLE LDIW_504_Y_STEP LDIW_504 // Window for LDI_504 for y-step
 VARIABLE LDIW_505_ERROR "Window for LDI_505"
  VARIABLE LDIW_505_X LDIW_505 // Window for LDI_505 for x
  VARIABLE LDIW_505_Y LDIW_505 // Window for LDI_505 for y
  VARIABLE LDIW_505_X_STEP LDIW_505 // Window for LDI_505 for x-step
  VARIABLE LDIW_505_Y_STEP LDIW_505 // Window for LDI_505 for y-step
 VARIABLE LDIW_506_ERROR "Window for LDI_506"
  VARIABLE LDIW_506_X LDIW_506 // Window for LDI_506 for x
  VARIABLE LDIW_506_Y LDIW_506 // Window for LDI_506 for y
  VARIABLE LDIW_506_X_STEP LDIW_506 // Window for LDI_506 for x-step
  VARIABLE LDIW_506_Y_STEP LDIW_506 // Window for LDI_506 for y-step
 VARIABLE LDI_01_ERROR "Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_120_ERROR "Min required intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_220_ERROR "Max allowed intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_500_ERROR "Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. "
 VARIABLE LDI_501_ERROR "Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. "
 VARIABLE LDI_502_ERROR "Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. "
 VARIABLE LDI_503_ERROR "Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. "
 VARIABLE LDI_504_ERROR "Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. "
 VARIABLE LDI_505_ERROR "Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 70um x 70um window size. "
 VARIABLE LDI_506_ERROR "Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. "
 VARIABLE LDP_101_ERROR "Poly upsize for LD_131/132/231/232"
 VARIABLE LDP_102_ERROR "Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region"
 VARIABLE LDT_101_ERROR "TCN upsize for LDB_135/136/235/236"
 VARIABLE LDW_100_ERROR "Window for LD_100"
  VARIABLE LDW_100_X LDW_100 // Window for LD_100 for x
  VARIABLE LDW_100_Y LDW_100 // Window for LD_100 for y
  VARIABLE LDW_100_X_STEP LDW_100 // Window for LD_100 for x-step
  VARIABLE LDW_100_Y_STEP LDW_100 // Window for LD_100 for y-step
 VARIABLE LDW_101_ERROR "Window for LD_101"
  VARIABLE LDW_101_X LDW_101 // Window for LD_101 for x
  VARIABLE LDW_101_Y LDW_101 // Window for LD_101 for y
  VARIABLE LDW_101_X_STEP LDW_101 // Window for LD_101 for x-step
  VARIABLE LDW_101_Y_STEP LDW_101 // Window for LD_101 for y-step
 VARIABLE LDW_102_ERROR "Window for LD_102"
  VARIABLE LDW_102_X LDW_102 // Window for LD_102 for x
  VARIABLE LDW_102_Y LDW_102 // Window for LD_102 for y
  VARIABLE LDW_102_X_STEP LDW_102 // Window for LD_102 for x-step
  VARIABLE LDW_102_Y_STEP LDW_102 // Window for LD_102 for y-step
 VARIABLE LDW_103_ERROR "Window for LD_103"
  VARIABLE LDW_103_X LDW_103 // Window for LD_103 for x
  VARIABLE LDW_103_Y LDW_103 // Window for LD_103 for y
  VARIABLE LDW_103_X_STEP LDW_103 // Window for LD_103 for x-step
  VARIABLE LDW_103_Y_STEP LDW_103 // Window for LD_103 for y-step
 VARIABLE LDW_104_ERROR "Window for LD_104"
  VARIABLE LDW_104_X LDW_104 // Window for LD_104 for x
  VARIABLE LDW_104_Y LDW_104 // Window for LD_104 for y
  VARIABLE LDW_104_X_STEP LDW_104 // Window for LD_104 for x-step
  VARIABLE LDW_104_Y_STEP LDW_104 // Window for LD_104 for y-step
 VARIABLE LDW_105_ERROR "Window for LD_105"
  VARIABLE LDW_105_X LDW_105 // Window for LD_105 for x
  VARIABLE LDW_105_Y LDW_105 // Window for LD_105 for y
  VARIABLE LDW_105_X_STEP LDW_105 // Window for LD_105 for x-step
  VARIABLE LDW_105_Y_STEP LDW_105 // Window for LD_105 for y-step
 VARIABLE LDW_106_ERROR "Window for LD_106"
  VARIABLE LDW_106_X LDW_106 // Window for LD_106 for x
  VARIABLE LDW_106_Y LDW_106 // Window for LD_106 for y
  VARIABLE LDW_106_X_STEP LDW_106 // Window for LD_106 for x-step
  VARIABLE LDW_106_Y_STEP LDW_106 // Window for LD_106 for y-step
 VARIABLE LDW_107_ERROR "Window for LD_107"
  VARIABLE LDW_107_X LDW_107 // Window for LD_107 for x
  VARIABLE LDW_107_Y LDW_107 // Window for LD_107 for y
  VARIABLE LDW_107_X_STEP LDW_107 // Window for LD_107 for x-step
  VARIABLE LDW_107_Y_STEP LDW_107 // Window for LD_107 for y-step
 VARIABLE LDW_108_ERROR "Window for LD_108"
  VARIABLE LDW_108_X LDW_108 // Window for LD_108 for x
  VARIABLE LDW_108_Y LDW_108 // Window for LD_108 for y
  VARIABLE LDW_108_X_STEP LDW_108 // Window for LD_108 for x-step
  VARIABLE LDW_108_Y_STEP LDW_108 // Window for LD_108 for y-step
 VARIABLE LDW_109_ERROR "Window for LD_109"
  VARIABLE LDW_109_X LDW_109 // Window for LD_109 for x
  VARIABLE LDW_109_Y LDW_109 // Window for LD_109 for y
  VARIABLE LDW_109_X_STEP LDW_109 // Window for LD_109 for x-step
  VARIABLE LDW_109_Y_STEP LDW_109 // Window for LD_109 for y-step
 VARIABLE LDW_110_ERROR "Window for LD_110"
  VARIABLE LDW_110_X LDW_110 // Window for LD_110 for x
  VARIABLE LDW_110_Y LDW_110 // Window for LD_110 for y
  VARIABLE LDW_110_X_STEP LDW_110 // Window for LD_110 for x-step
  VARIABLE LDW_110_Y_STEP LDW_110 // Window for LD_110 for y-step
 VARIABLE LDW_111_ERROR "Window for LD_111"
  VARIABLE LDW_111_X LDW_111 // Window for LD_111 for x
  VARIABLE LDW_111_Y LDW_111 // Window for LD_111 for y
  VARIABLE LDW_111_X_STEP LDW_111 // Window for LD_111 for x-step
  VARIABLE LDW_111_Y_STEP LDW_111 // Window for LD_111 for y-step
 VARIABLE LDW_120_ERROR "Window for LD_120"
  VARIABLE LDW_120_X LDW_120 // Window for LD_120 for x
  VARIABLE LDW_120_Y LDW_120 // Window for LD_120 for y
  VARIABLE LDW_120_X_STEP LDW_120 // Window for LD_120 for x-step
  VARIABLE LDW_120_Y_STEP LDW_120 // Window for LD_120 for y-step
 VARIABLE LDW_121_ERROR "Window for LD_121"
  VARIABLE LDW_121_X LDW_121 // Window for LD_121 for x
  VARIABLE LDW_121_Y LDW_121 // Window for LD_121 for y
  VARIABLE LDW_121_X_STEP LDW_121 // Window for LD_121 for x-step
  VARIABLE LDW_121_Y_STEP LDW_121 // Window for LD_121 for y-step
 VARIABLE LDW_122_ERROR "Window for LD_122"
  VARIABLE LDW_122_X LDW_122 // Window for LD_122 for x
  VARIABLE LDW_122_Y LDW_122 // Window for LD_122 for y
  VARIABLE LDW_122_X_STEP LDW_122 // Window for LD_122 for x-step
  VARIABLE LDW_122_Y_STEP LDW_122 // Window for LD_122 for y-step
 VARIABLE LDW_123_ERROR "Window for LD_123"
  VARIABLE LDW_123_X LDW_123 // Window for LD_123 for x
  VARIABLE LDW_123_Y LDW_123 // Window for LD_123 for y
  VARIABLE LDW_123_X_STEP LDW_123 // Window for LD_123 for x-step
  VARIABLE LDW_123_Y_STEP LDW_123 // Window for LD_123 for y-step
 VARIABLE LDW_131_ERROR "Window for LD_131"
  VARIABLE LDW_131_X LDW_131 // Window for LD_131 for x
  VARIABLE LDW_131_Y LDW_131 // Window for LD_131 for y
  VARIABLE LDW_131_X_STEP LDW_131 // Window for LD_131 for x-step
  VARIABLE LDW_131_Y_STEP LDW_131 // Window for LD_131 for y-step
 VARIABLE LDW_132_ERROR "Window for LD_132"
  VARIABLE LDW_132_X LDW_132 // Window for LD_132 for x
  VARIABLE LDW_132_Y LDW_132 // Window for LD_132 for y
  VARIABLE LDW_132_X_STEP LDW_132 // Window for LD_132 for x-step
  VARIABLE LDW_132_Y_STEP LDW_132 // Window for LD_132 for y-step
 VARIABLE LDW_133_ERROR "Window for LD_133"
  VARIABLE LDW_133_X LDW_133 // Window for LD_133 for x
  VARIABLE LDW_133_Y LDW_133 // Window for LD_133 for y
  VARIABLE LDW_133_X_STEP LDW_133 // Window for LD_133 for x-step
  VARIABLE LDW_133_Y_STEP LDW_133 // Window for LD_133 for y-step
 VARIABLE LDW_134_ERROR "Window for LD_134"
  VARIABLE LDW_134_X LDW_134 // Window for LD_134 for x
  VARIABLE LDW_134_Y LDW_134 // Window for LD_134 for y
  VARIABLE LDW_134_X_STEP LDW_134 // Window for LD_134 for x-step
  VARIABLE LDW_134_Y_STEP LDW_134 // Window for LD_134 for y-step
 VARIABLE LDW_135_ERROR "Window for LD_135"
  VARIABLE LDW_135_X LDW_135 // Window for LD_135 for x
  VARIABLE LDW_135_Y LDW_135 // Window for LD_135 for y
  VARIABLE LDW_135_X_STEP LDW_135 // Window for LD_135 for x-step
  VARIABLE LDW_135_Y_STEP LDW_135 // Window for LD_135 for y-step
 VARIABLE LDW_136_ERROR "Window for LD_136"
  VARIABLE LDW_136_X LDW_136 // Window for LD_136 for x
  VARIABLE LDW_136_Y LDW_136 // Window for LD_136 for y
  VARIABLE LDW_136_X_STEP LDW_136 // Window for LD_136 for x-step
  VARIABLE LDW_136_Y_STEP LDW_136 // Window for LD_136 for y-step
 VARIABLE LDW_200_ERROR "Window for LD_200"
  VARIABLE LDW_200_X LDW_200 // Window for LD_200 for x
  VARIABLE LDW_200_Y LDW_200 // Window for LD_200 for y
  VARIABLE LDW_200_X_STEP LDW_200 // Window for LD_200 for x-step
  VARIABLE LDW_200_Y_STEP LDW_200 // Window for LD_200 for y-step
 VARIABLE LDW_201_ERROR "Window for LD_201"
  VARIABLE LDW_201_X LDW_201 // Window for LD_201 for x
  VARIABLE LDW_201_Y LDW_201 // Window for LD_201 for y
  VARIABLE LDW_201_X_STEP LDW_201 // Window for LD_201 for x-step
  VARIABLE LDW_201_Y_STEP LDW_201 // Window for LD_201 for y-step
 VARIABLE LDW_202_ERROR "Window for LD_202"
  VARIABLE LDW_202_X LDW_202 // Window for LD_202 for x
  VARIABLE LDW_202_Y LDW_202 // Window for LD_202 for y
  VARIABLE LDW_202_X_STEP LDW_202 // Window for LD_202 for x-step
  VARIABLE LDW_202_Y_STEP LDW_202 // Window for LD_202 for y-step
 VARIABLE LDW_203_ERROR "Window for LD_203"
  VARIABLE LDW_203_X LDW_203 // Window for LD_203 for x
  VARIABLE LDW_203_Y LDW_203 // Window for LD_203 for y
  VARIABLE LDW_203_X_STEP LDW_203 // Window for LD_203 for x-step
  VARIABLE LDW_203_Y_STEP LDW_203 // Window for LD_203 for y-step
 VARIABLE LDW_204_ERROR "Window for LD_204"
  VARIABLE LDW_204_X LDW_204 // Window for LD_204 for x
  VARIABLE LDW_204_Y LDW_204 // Window for LD_204 for y
  VARIABLE LDW_204_X_STEP LDW_204 // Window for LD_204 for x-step
  VARIABLE LDW_204_Y_STEP LDW_204 // Window for LD_204 for y-step
 VARIABLE LDW_205_ERROR "Window for LD_205"
  VARIABLE LDW_205_X LDW_205 // Window for LD_205 for x
  VARIABLE LDW_205_Y LDW_205 // Window for LD_205 for y
  VARIABLE LDW_205_X_STEP LDW_205 // Window for LD_205 for x-step
  VARIABLE LDW_205_Y_STEP LDW_205 // Window for LD_205 for y-step
 VARIABLE LDW_206_ERROR "Window for LD_206"
  VARIABLE LDW_206_X LDW_206 // Window for LD_206 for x
  VARIABLE LDW_206_Y LDW_206 // Window for LD_206 for y
  VARIABLE LDW_206_X_STEP LDW_206 // Window for LD_206 for x-step
  VARIABLE LDW_206_Y_STEP LDW_206 // Window for LD_206 for y-step
 VARIABLE LDW_207_ERROR "Window for LD_207"
  VARIABLE LDW_207_X LDW_207 // Window for LD_207 for x
  VARIABLE LDW_207_Y LDW_207 // Window for LD_207 for y
  VARIABLE LDW_207_X_STEP LDW_207 // Window for LD_207 for x-step
  VARIABLE LDW_207_Y_STEP LDW_207 // Window for LD_207 for y-step
 VARIABLE LDW_208_ERROR "Window for LD_208"
  VARIABLE LDW_208_X LDW_208 // Window for LD_208 for x
  VARIABLE LDW_208_Y LDW_208 // Window for LD_208 for y
  VARIABLE LDW_208_X_STEP LDW_208 // Window for LD_208 for x-step
  VARIABLE LDW_208_Y_STEP LDW_208 // Window for LD_208 for y-step
 VARIABLE LDW_209_ERROR "Window for LD_209"
  VARIABLE LDW_209_X LDW_209 // Window for LD_209 for x
  VARIABLE LDW_209_Y LDW_209 // Window for LD_209 for y
  VARIABLE LDW_209_X_STEP LDW_209 // Window for LD_209 for x-step
  VARIABLE LDW_209_Y_STEP LDW_209 // Window for LD_209 for y-step
 VARIABLE LDW_210_ERROR "Window for LD_210"
  VARIABLE LDW_210_X LDW_210 // Window for LD_210 for x
  VARIABLE LDW_210_Y LDW_210 // Window for LD_210 for y
  VARIABLE LDW_210_X_STEP LDW_210 // Window for LD_210 for x-step
  VARIABLE LDW_210_Y_STEP LDW_210 // Window for LD_210 for y-step
 VARIABLE LDW_211_ERROR "Window for LD_211"
  VARIABLE LDW_211_X LDW_211 // Window for LD_211 for x
  VARIABLE LDW_211_Y LDW_211 // Window for LD_211 for y
  VARIABLE LDW_211_X_STEP LDW_211 // Window for LD_211 for x-step
  VARIABLE LDW_211_Y_STEP LDW_211 // Window for LD_211 for y-step
 VARIABLE LDW_220_ERROR "Window for LD_220"
  VARIABLE LDW_220_X LDW_220 // Window for LD_220 for x
  VARIABLE LDW_220_Y LDW_220 // Window for LD_220 for y
  VARIABLE LDW_220_X_STEP LDW_220 // Window for LD_220 for x-step
  VARIABLE LDW_220_Y_STEP LDW_220 // Window for LD_220 for y-step
 VARIABLE LDW_231_ERROR "Window for LD_231"
  VARIABLE LDW_231_X LDW_231 // Window for LD_231 for x
  VARIABLE LDW_231_Y LDW_231 // Window for LD_231 for y
  VARIABLE LDW_231_X_STEP LDW_231 // Window for LD_231 for x-step
  VARIABLE LDW_231_Y_STEP LDW_231 // Window for LD_231 for y-step
 VARIABLE LDW_232_ERROR "Window for LD_232"
  VARIABLE LDW_232_X LDW_232 // Window for LD_232 for x
  VARIABLE LDW_232_Y LDW_232 // Window for LD_232 for y
  VARIABLE LDW_232_X_STEP LDW_232 // Window for LD_232 for x-step
  VARIABLE LDW_232_Y_STEP LDW_232 // Window for LD_232 for y-step
 VARIABLE LDW_233_ERROR "Window for LD_233"
  VARIABLE LDW_233_X LDW_233 // Window for LD_233 for x
  VARIABLE LDW_233_Y LDW_233 // Window for LD_233 for y
  VARIABLE LDW_233_X_STEP LDW_233 // Window for LD_233 for x-step
  VARIABLE LDW_233_Y_STEP LDW_233 // Window for LD_233 for y-step
 VARIABLE LDW_234_ERROR "Window for LD_234"
  VARIABLE LDW_234_X LDW_234 // Window for LD_234 for x
  VARIABLE LDW_234_Y LDW_234 // Window for LD_234 for y
  VARIABLE LDW_234_X_STEP LDW_234 // Window for LD_234 for x-step
  VARIABLE LDW_234_Y_STEP LDW_234 // Window for LD_234 for y-step
 VARIABLE LDW_235_ERROR "Window for LD_235"
  VARIABLE LDW_235_X LDW_235 // Window for LD_235 for x
  VARIABLE LDW_235_Y LDW_235 // Window for LD_235 for y
  VARIABLE LDW_235_X_STEP LDW_235 // Window for LD_235 for x-step
  VARIABLE LDW_235_Y_STEP LDW_235 // Window for LD_235 for y-step
 VARIABLE LDW_236_ERROR "Window for LD_236"
  VARIABLE LDW_236_X LDW_236 // Window for LD_236 for x
  VARIABLE LDW_236_Y LDW_236 // Window for LD_236 for y
  VARIABLE LDW_236_X_STEP LDW_236 // Window for LD_236 for x-step
  VARIABLE LDW_236_Y_STEP LDW_236 // Window for LD_236 for y-step
 VARIABLE LDW_500_ERROR "Window for LD_500"
  VARIABLE LDW_500_X LDW_500 // Window for LD_500 for x
  VARIABLE LDW_500_Y LDW_500 // Window for LD_500 for y
  VARIABLE LDW_500_X_STEP LDW_500 // Window for LD_500 for x-step
  VARIABLE LDW_500_Y_STEP LDW_500 // Window for LD_500 for y-step
 VARIABLE LDW_501_ERROR "Window for LD_501"
  VARIABLE LDW_501_X LDW_501 // Window for LD_501 for x
  VARIABLE LDW_501_Y LDW_501 // Window for LD_501 for y
  VARIABLE LDW_501_X_STEP LDW_501 // Window for LD_501 for x-step
  VARIABLE LDW_501_Y_STEP LDW_501 // Window for LD_501 for y-step
 VARIABLE LDW_502_ERROR "Window for LD_502"
  VARIABLE LDW_502_X LDW_502 // Window for LD_502 for x
  VARIABLE LDW_502_Y LDW_502 // Window for LD_502 for y
  VARIABLE LDW_502_X_STEP LDW_502 // Window for LD_502 for x-step
  VARIABLE LDW_502_Y_STEP LDW_502 // Window for LD_502 for y-step
 VARIABLE LDW_503_ERROR "Window for LD_503"
  VARIABLE LDW_503_X LDW_503 // Window for LD_503 for x
  VARIABLE LDW_503_Y LDW_503 // Window for LD_503 for y
  VARIABLE LDW_503_X_STEP LDW_503 // Window for LD_503 for x-step
  VARIABLE LDW_503_Y_STEP LDW_503 // Window for LD_503 for y-step
 VARIABLE LDW_504_ERROR "Window for LD_504"
  VARIABLE LDW_504_X LDW_504 // Window for LD_504 for x
  VARIABLE LDW_504_Y LDW_504 // Window for LD_504 for y
  VARIABLE LDW_504_X_STEP LDW_504 // Window for LD_504 for x-step
  VARIABLE LDW_504_Y_STEP LDW_504 // Window for LD_504 for y-step
 VARIABLE LDW_505_ERROR "Window for LD_505"
  VARIABLE LDW_505_X LDW_505 // Window for LD_505 for x
  VARIABLE LDW_505_Y LDW_505 // Window for LD_505 for y
  VARIABLE LDW_505_X_STEP LDW_505 // Window for LD_505 for x-step
  VARIABLE LDW_505_Y_STEP LDW_505 // Window for LD_505 for y-step
 VARIABLE LDW_506_ERROR "Window for LD_506"
  VARIABLE LDW_506_X LDW_506 // Window for LD_506 for x
  VARIABLE LDW_506_Y LDW_506 // Window for LD_506 for y
  VARIABLE LDW_506_X_STEP LDW_506 // Window for LD_506 for x-step
  VARIABLE LDW_506_Y_STEP LDW_506 // Window for LD_506 for y-step
 VARIABLE LDW_507_ERROR "Window for LD_507"
  VARIABLE LDW_507_X LDW_507 // Window for LD_507 for x
  VARIABLE LDW_507_Y LDW_507 // Window for LD_507 for y
  VARIABLE LDW_507_X_STEP LDW_507 // Window for LD_507 for x-step
  VARIABLE LDW_507_Y_STEP LDW_507 // Window for LD_507 for y-step
 VARIABLE LDW_508_ERROR "Window for LD_508"
  VARIABLE LDW_508_X LDW_508 // Window for LD_508 for x
  VARIABLE LDW_508_Y LDW_508 // Window for LD_508 for y
  VARIABLE LDW_508_X_STEP LDW_508 // Window for LD_508 for x-step
  VARIABLE LDW_508_Y_STEP LDW_508 // Window for LD_508 for y-step
 VARIABLE LDW_509_ERROR "Window for LD_509"
  VARIABLE LDW_509_X LDW_509 // Window for LD_509 for x
  VARIABLE LDW_509_Y LDW_509 // Window for LD_509 for y
  VARIABLE LDW_509_X_STEP LDW_509 // Window for LD_509 for x-step
  VARIABLE LDW_509_Y_STEP LDW_509 // Window for LD_509 for y-step
 VARIABLE LDW_510_ERROR "Window for LD_510"
  VARIABLE LDW_510_X LDW_510 // Window for LD_510 for x
  VARIABLE LDW_510_Y LDW_510 // Window for LD_510 for y
  VARIABLE LDW_510_X_STEP LDW_510 // Window for LD_510 for x-step
  VARIABLE LDW_510_Y_STEP LDW_510 // Window for LD_510 for y-step
 VARIABLE LDW_511_ERROR "Window for LD_511"
  VARIABLE LDW_511_X LDW_511 // Window for LD_511 for x
  VARIABLE LDW_511_Y LDW_511 // Window for LD_511 for y
  VARIABLE LDW_511_X_STEP LDW_511 // Window for LD_511 for x-step
  VARIABLE LDW_511_Y_STEP LDW_511 // Window for LD_511 for y-step
 VARIABLE LDW_520_ERROR "Window for LD_520"
  VARIABLE LDW_520_X LDW_520 // Window for LD_520 for x
  VARIABLE LDW_520_Y LDW_520 // Window for LD_520 for y
  VARIABLE LDW_520_X_STEP LDW_520 // Window for LD_520 for x-step
  VARIABLE LDW_520_Y_STEP LDW_520 // Window for LD_520 for y-step
 VARIABLE LDW_600_ERROR "Window for LD_600"
  VARIABLE LDW_600_X LDW_600 // Window for LD_600 for x
  VARIABLE LDW_600_Y LDW_600 // Window for LD_600 for y
  VARIABLE LDW_600_X_STEP LDW_600 // Window for LD_600 for x-step
  VARIABLE LDW_600_Y_STEP LDW_600 // Window for LD_600 for y-step
 VARIABLE LDW_601_ERROR "Window for LD_601"
  VARIABLE LDW_601_X LDW_601 // Window for LD_601 for x
  VARIABLE LDW_601_Y LDW_601 // Window for LD_601 for y
  VARIABLE LDW_601_X_STEP LDW_601 // Window for LD_601 for x-step
  VARIABLE LDW_601_Y_STEP LDW_601 // Window for LD_601 for y-step
 VARIABLE LDW_602_ERROR "Window for LD_602"
  VARIABLE LDW_602_X LDW_602 // Window for LD_602 for x
  VARIABLE LDW_602_Y LDW_602 // Window for LD_602 for y
  VARIABLE LDW_602_X_STEP LDW_602 // Window for LD_602 for x-step
  VARIABLE LDW_602_Y_STEP LDW_602 // Window for LD_602 for y-step
 VARIABLE LDW_603_ERROR "Window for LD_603"
  VARIABLE LDW_603_X LDW_603 // Window for LD_603 for x
  VARIABLE LDW_603_Y LDW_603 // Window for LD_603 for y
  VARIABLE LDW_603_X_STEP LDW_603 // Window for LD_603 for x-step
  VARIABLE LDW_603_Y_STEP LDW_603 // Window for LD_603 for y-step
 VARIABLE LDW_604_ERROR "Window for LD_604"
  VARIABLE LDW_604_X LDW_604 // Window for LD_604 for x
  VARIABLE LDW_604_Y LDW_604 // Window for LD_604 for y
  VARIABLE LDW_604_X_STEP LDW_604 // Window for LD_604 for x-step
  VARIABLE LDW_604_Y_STEP LDW_604 // Window for LD_604 for y-step
 VARIABLE LDW_605_ERROR "Window for LD_605"
  VARIABLE LDW_605_X LDW_605 // Window for LD_605 for x
  VARIABLE LDW_605_Y LDW_605 // Window for LD_605 for y
  VARIABLE LDW_605_X_STEP LDW_605 // Window for LD_605 for x-step
  VARIABLE LDW_605_Y_STEP LDW_605 // Window for LD_605 for y-step
 VARIABLE LDW_606_ERROR "Window for LD_606"
  VARIABLE LDW_606_X LDW_606 // Window for LD_606 for x
  VARIABLE LDW_606_Y LDW_606 // Window for LD_606 for y
  VARIABLE LDW_606_X_STEP LDW_606 // Window for LD_606 for x-step
  VARIABLE LDW_606_Y_STEP LDW_606 // Window for LD_606 for y-step
 VARIABLE LDW_609_ERROR "Window for LD_609"
  VARIABLE LDW_609_X LDW_609 // Window for LD_609 for x
  VARIABLE LDW_609_Y LDW_609 // Window for LD_609 for y
  VARIABLE LDW_609_X_STEP LDW_609 // Window for LD_609 for x-step
  VARIABLE LDW_609_Y_STEP LDW_609 // Window for LD_609 for y-step
 VARIABLE LDW_611_ERROR "Window for LD_611"
  VARIABLE LDW_611_X LDW_611 // Window for LD_611 for x
  VARIABLE LDW_611_Y LDW_611 // Window for LD_611 for y
  VARIABLE LDW_611_X_STEP LDW_611 // Window for LD_611 for x-step
  VARIABLE LDW_611_Y_STEP LDW_611 // Window for LD_611 for y-step
 VARIABLE LDW_620_ERROR "Window for LD_620"
  VARIABLE LDW_620_X LDW_620 // Window for LD_620 for x
  VARIABLE LDW_620_Y LDW_620 // Window for LD_620 for y
  VARIABLE LDW_620_X_STEP LDW_620 // Window for LD_620 for x-step
  VARIABLE LDW_620_Y_STEP LDW_620 // Window for LD_620 for y-step
 VARIABLE LDW_81_ERROR "Window for LD_81"
  VARIABLE LDW_81_X LDW_81 // Window for LD_81 for x
  VARIABLE LDW_81_Y LDW_81 // Window for LD_81 for y
  VARIABLE LDW_81_X_STEP LDW_81 // Window for LD_81 for x-step
  VARIABLE LDW_81_Y_STEP LDW_81 // Window for LD_81 for y-step
 VARIABLE LDW_82_ERROR "Window for LD_82"
  VARIABLE LDW_82_X LDW_82 // Window for LD_82 for x
  VARIABLE LDW_82_Y LDW_82 // Window for LD_82 for y
  VARIABLE LDW_82_X_STEP LDW_82 // Window for LD_82 for x-step
  VARIABLE LDW_82_Y_STEP LDW_82 // Window for LD_82 for y-step
 VARIABLE LD_100_ERROR "Min required local Metal 0 density (%), within a 25um x 25um window size"
 VARIABLE LD_101_ERROR "Min required local Metal 1 density (%), within a 25um x 25um window size"
 VARIABLE LD_102_ERROR "Min required local Metal 2 density (%), within a 25um x 25um window size"
 VARIABLE LD_103_ERROR "Min required local Metal 3 density (%), within a 25um x 25um window size"
 VARIABLE LD_104_ERROR "Min required local Metal 4 density (%), within a 25um x 25um window size"
 VARIABLE LD_105_ERROR "Min required local Metal 5 density (%), within a 25um x 25um window size"
 VARIABLE LD_106_ERROR "Min required local Metal 6 density (%), within a 37um x 37um window size"
 VARIABLE LD_107_ERROR "Min required local Metal 7 density (%), within a 37um x 37um window size"
 VARIABLE LD_108_ERROR "Min required local Metal 8 density (%), within a 37um x 37um window size"
 VARIABLE LD_109_ERROR "Min required local Metal 9 density (%), within a 25um x 25um window size"
 VARIABLE LD_110_ERROR "Min required local Metal 10 density (%), within a 37um x 37um window size"
 VARIABLE LD_111_ERROR "Min required local Metal 11 density (%), within a 25um x 25um window size"
 VARIABLE LD_120_ERROR "Min required local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_121_ERROR "Min required local CE1 density (%), within a 350um x 350um window size"
 VARIABLE LD_122_ERROR "Min required local CE2 density (%), within a 350um x 350um window size"
 VARIABLE LD_123_ERROR "Min required local CE3 density (%), within a 350um x 350um window size"
 VARIABLE LD_131_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_132_ERROR "Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_133_ERROR "Min required local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_134_ERROR "Min required local Poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_135_ERROR "Min required local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_136_ERROR "Min required local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_200_ERROR "Max allowed local Metal 0 density (%), within a 9um x 9um window size"
 VARIABLE LD_201_ERROR "Max allowed local Metal 1 density (%), within a 9um x 9um window size"
 VARIABLE LD_202_ERROR "Max allowed local Metal 2 density (%), within a 9um x 9um window size"
 VARIABLE LD_203_ERROR "Max allowed local Metal 3 density (%), within a 9um x 9um window size"
 VARIABLE LD_204_ERROR "Max allowed local Metal 4 density (%), within a 9um x 9um window size"
 VARIABLE LD_205_ERROR "Max allowed local Metal 5 density (%), within a 9um x 9um window size"
 VARIABLE LD_206_ERROR "Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_207_ERROR "Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_208_ERROR "Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_209_ERROR "Max allowed local Metal 9 density (%), within a 9um x 9um window size"
 VARIABLE LD_210_ERROR "Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_211_ERROR "Max allowed local Metal 11 density (%), within a 9um x 9um window size"
 VARIABLE LD_220_ERROR "Max allowed local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_231_ERROR "Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_232_ERROR "Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_234_ERROR "Max allowed local poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_235_ERROR "Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_236_ERROR "Max allowed local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_331_ERROR "Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_332_ERROR "Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_334_ERROR "Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_336_ERROR "Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_434_ERROR "Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_435_ERROR "Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_436_ERROR "Min required local TCN density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_500_ERROR "Min required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_501_ERROR "Min required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_502_ERROR "Min required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_503_ERROR "Min required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_504_ERROR "Min required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_505_ERROR "Min required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_506_ERROR "Min required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_507_ERROR "Min required local Via7 density (%), within a 6.7um x 6.7um window size"
 VARIABLE LD_508_ERROR "Min required local Via8 density (%), within a 15um x 15um window size"
 VARIABLE LD_509_ERROR "Min required local Via9 density (%), within a 53um x 53um window size"
 VARIABLE LD_510_ERROR "Min required local Via10 density (%), within a 11um x 11um window size"
 VARIABLE LD_511_ERROR "Min required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_520_ERROR "Min required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_535_ERROR "Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_600_ERROR "Max required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_601_ERROR "Max required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_602_ERROR "Max required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_603_ERROR "Max required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_604_ERROR "Max required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_605_ERROR "Max required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_606_ERROR "Max required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_609_ERROR "Max required local Via9 density (%), within a 53um x 53um window size"
 VARIABLE LD_611_ERROR "Max required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_620_ERROR "Max required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_634_ERROR "Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size"
 VARIABLE LD_81_ERROR "Min required local RDL density (%), 130um x 130um window size"
 VARIABLE LD_82_ERROR "Max allowed local RDL density (%), 130um x 130um window size"
 VARIABLE LMI_01_ERROR "LMI width, only allowed value"
 VARIABLE LMI_02_ERROR "LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD"
 VARIABLE LMI_03_ERROR "LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD"
 VARIABLE LMI_04_ERROR "Separation of LMI arrays (center to center), orthogonal to TSV spine"
 VARIABLE LMI_05_ERROR "Separation of LMI arrays (center to center), parallel to TSV spine"
 VARIABLE LMI_06_ERROR "RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed"
 VARIABLE LMI_11_ERROR "LMI rows in a single array, only allowed value"
 VARIABLE LMI_12_ERROR "LMI columns in a single array, only allowed value"
 VARIABLE LMI_13_ERROR "LMI array edge distance to active die edge (EOA) (parallel to spine)"
 VARIABLE LMI_40_ERROR "Maximum PGD offset between any LMI center to die centerline"
 VARIABLE LMI_41_ERROR "LMI keepaway zone from die corners"
 VARIABLE M0L_01_ERROR "width_L_01"
 VARIABLE M0L_02_ERROR "width_L_02"
 VARIABLE M0L_03_ERROR "width_L_03"
 VARIABLE M0L_04_ERROR "width_L_04"
 VARIABLE M0M_01_ERROR "width_M_01"
 VARIABLE M0M_02_ERROR "width_M_02"
 VARIABLE M0M_03_ERROR "width_M_03"
 VARIABLE M0M_04_ERROR "width_M_04"
 VARIABLE M0M_05_ERROR "width_M_05"
 VARIABLE M0S_01_ERROR "width_S_01"
 VARIABLE M0S_02_ERROR "width_S_02"
 VARIABLE M0_00_ERROR "Only Rectangular M0 shape is allowed and only allowed in OGD."
 VARIABLE M0_126_ERROR "(B:28-32),(C:54-80) not allowed pairs"
 VARIABLE M0_127_ERROR "(B:36-60),(C:78-80) not allowed pairs"
 VARIABLE M0_128_ERROR "(B:78-80),(C:28) not allowed pairs"
 VARIABLE M0_129_ERROR "(B),(B)"
 VARIABLE M0_130_ERROR "(C),(C)"
 VARIABLE M0_131_ERROR "(B:28-32),(C:28-40),(B:28-48)"
 VARIABLE M0_132_ERROR "(B:28-32),(C:32-46),(B:54-60)"
 VARIABLE M0_133_ERROR "(B:28-32),(C:32-48),(B:78-80)"
 VARIABLE M0_134_ERROR "(B:36-48),(C:28-48),(B:36-48)"
 VARIABLE M0_135_ERROR "(B:36-60),(C:32-60),(B:54-80)"
 VARIABLE M0_136_ERROR "(B:78-80),(C:32-80),(B:78-80)"
 VARIABLE M0_137_ERROR "(B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets"
 VARIABLE M0_138_ERROR "(B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets"
 VARIABLE M0_139_ERROR "(B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_140_ERROR "(B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets"
 VARIABLE M0_141_ERROR "(B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets"
 VARIABLE M0_142_ERROR "(B:78-80),(C:28),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_21_ERROR "B to C only space"
 VARIABLE M0_23_ERROR "M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines."
 VARIABLE M0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42"
 VARIABLE M0_42_ERROR "End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_48_ERROR "Minimum overlap of line ends in opposite directions at minimum side-to-side space"
 VARIABLE M0_60_ERROR "Min length of M0 line (any type, any width)"
 VARIABLE M0_812_ERROR "Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_813_ERROR "Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_814_ERROR "Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)"
 VARIABLE M0_82_ERROR "Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_822_ERROR "Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_823_ERROR "Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_83_ERROR "Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks"
 VARIABLE M0_832_ERROR "Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_84_ERROR "M0_41/42 ETE to M0_42 ETE min space PGD"
 VARIABLE M0_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M0_842_ERROR "End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_85_ERROR "M0_41/42 ETE to M0_42 ETE min space OGD"
 VARIABLE M0_91_ERROR "Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks"
 VARIABLE M0_92_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93"
 VARIABLE M0_93_ERROR "Limit of ETE region length PGD for M0_92"
 VARIABLE M0_94_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95"
 VARIABLE M0_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M0_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M0_95_ERROR "Limit of ETE region length PGD for M0_94"
 VARIABLE M0_96_ERROR "Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95"
 VARIABLE M0_97_ERROR "Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98"
 VARIABLE M0_98_ERROR "Length of ETE space region PGD (>=)"
 VARIABLE M10_00_ERROR "Only Rectangular M10 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M10_01_ERROR "width_01 value (OGD only)"
 VARIABLE M10_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M10_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M10_04_ERROR "width_04 value (OGD only)"
 VARIABLE M10_05_ERROR "width_05 value (OGD only)"
 VARIABLE M10_06_ERROR "width_06 value (OGD only)"
 VARIABLE M10_07_ERROR "width_07 value (OGD only)"
 VARIABLE M10_08_ERROR "width_08 value (OGD only)"
 VARIABLE M10_09_ERROR "width_09 value (OGD only)"
 VARIABLE M10_10_ERROR "width_10 value (OGD only)"
 VARIABLE M10_121_ERROR "width_06 to width_06 space, fixed space exception"
 VARIABLE M10_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M10_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M10_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M10_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M10_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M10_35_ERROR "width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M10_37_ERROR "max edge lengths that can violate the forbidden spaces if space between the edges is >=M10_38"
 VARIABLE M10_38_ERROR "width_01-10 to width_01-10 unrestricted space (min) "
 VARIABLE M10_41_ERROR "Metal10 end-to-end space (min)"
 VARIABLE M10_42_ERROR "Metal10 end-to-end space width_01 line to any line (min)"
 VARIABLE M10_50_ERROR "width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M10_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M10_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M10_60_ERROR "Min length for all widths"
 VARIABLE M10_65_ERROR "Min required M10 hole area (sq um)"
 VARIABLE M10_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M10_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M10_81_ERROR "Internal corner-to-corner width "
 VARIABLE M10_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M10err_01_ERROR "Metal10 width_01 value (OGD only)"
 VARIABLE M10err_05_ERROR "Metal10 width_05 value (OGD only)"
 VARIABLE M10err_06_ERROR "Metal10 width_06 value (OGD only)"
 VARIABLE M10err_09_ERROR "Metal10 width_09 value (OGD only)"
 VARIABLE M10err_10_ERROR "Metal10 width_10 value (OGD only)"
 VARIABLE M10err_21_ERROR "BDW-specific Metal10 min space (values less than this are disallowed)"
 VARIABLE M11_01_ERROR "M11 width"
 VARIABLE M11_02_ERROR "M11 space"
 VARIABLE M11_21_ERROR "Maximum allowed M11 width"
 VARIABLE M11_22_ERROR "Min required M11 hole area (sq um)"
 VARIABLE M11_23_ERROR "Minimum length of at least one M11 segment, when two segments are adjacent at a corner"
 VARIABLE M11_24_ERROR "Min required M11 length/extent"
 VARIABLE M11_41_ERROR "M11 coverage of Square Via10 (one edge at a corner)"
 VARIABLE M11_43_ERROR "M11 coverage of Square Via10 orthogonal edge"
 VARIABLE M11_51_ERROR "M11 coverage of Rectangular Via10 (one edge at a corner)"
 VARIABLE M11_52_ERROR "M11 coverage of Rectangular Via10 orthogonal edge"
 VARIABLE M1F_01_ERROR "M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)"
 VARIABLE M1F_02_ERROR "M1 notch can be only on Metal1C"
 VARIABLE M1F_03_ERROR "M1 nub can be only on Metal1B"
 VARIABLE M1F_04_ERROR "M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)"
 VARIABLE M1F_11_ERROR "M1 nub width (in PGD), fixed value"
 VARIABLE M1F_12_ERROR "Max nub depth (in OGD)"
 VARIABLE M1F_13_ERROR "M1 notch length (in PGD), fixed value"
 VARIABLE M1F_14_ERROR "Min notch width (in OGD)"
 VARIABLE M1F_15_ERROR "Center of the neighboring nub and notch must be aligned"
 VARIABLE M1F_21_ERROR "Min space between M1 notch and Via0/Via1 (in PGD)"
 VARIABLE M1F_22_ERROR "Min M1 end offset from M1 notch section (in neighboring metal1B lines)"
 VARIABLE M1F_23_ERROR "Min space between M1 notches (in all direction)"
 VARIABLE M1F_24_ERROR "Min space between M1 nubs (in all direction)"
 VARIABLE M1F_31_ERROR "M1 color region is marked with Metal1BCregionID (82;71)"
 VARIABLE M1F_32_ERROR "Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way"
 VARIABLE M1F_33_ERROR "Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)"
 VARIABLE M1F_34_ERROR "Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)"
 VARIABLE M1F_35_ERROR "All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)"
 VARIABLE M1F_36_ERROR "All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules"
 VARIABLE M1F_40_ERROR "First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)"
 VARIABLE M1F_41_ERROR "Each M1 color region must begin with Metal1B and end with Metal1B"
 VARIABLE M1F_42_ERROR "B-B, C-C pairs are not allowed"
 VARIABLE M1F_43_ERROR "Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_44_ERROR "Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_45_ERROR "M1BCregionID PGD edge must be coincide with Metal1B edge inside"
 VARIABLE M1F_46_ERROR "Min metal1 keepaway space from M1BCregionID (PGD and OGD)"
 VARIABLE M1_00_ERROR "M1 width_01 is not allowed over ULPpitchID or TRDTOULP"
 VARIABLE M1_01_ERROR "M1 width_01 value (fixed), PGD only"
 VARIABLE M1_100_ERROR "M1 width_02 is only allowed inside ULPpitchID"
 VARIABLE M1_101_ERROR "M1 width_02 value (fixed), PGD only"
 VARIABLE M1_21_ERROR "M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)"
 VARIABLE M1_290_ERROR "All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die"
 VARIABLE M1_291_ERROR "All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)"
 VARIABLE M1_36_ERROR "Maximum space between M1 lines (OGD/PGD) (<)"
 VARIABLE M1_41_ERROR "Min end-to-end space (width_01 to width_01 or width_02 to width_02)"
 VARIABLE M1_42_ERROR "Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43"
 VARIABLE M1_43_ERROR "M1 lines shorter than this length are subject to M1_42"
 VARIABLE M1_60_ERROR "Min length of M1 line"
 VARIABLE M1_69_ERROR "A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides"
 VARIABLE M1_81_ERROR "Minimum overlap of adjacent line-ends in opposite directions"
 VARIABLE M1_84_ERROR "Minimum offset between adjacent line-ends in opposite directions"
 VARIABLE M1_85_ERROR "Maximum offset between adjacent line-ends for line-end edges to be considered unexposed"
 VARIABLE M1_86_ERROR "Minimum exposed offset between adjacent line-ends in same direction"
 VARIABLE M1_87_ERROR "Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides"
 VARIABLE M2BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M2BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M2BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M2BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M2BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M2BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M2BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below)"
 VARIABLE M2BB_36_ERROR "Maximum space in PGD (<) if rule M2BB_37 is not met"
 VARIABLE M2BB_37_ERROR "Maximum space in OGD (<) if rule M2BB_36 is not met"
 VARIABLE M2BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M2BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M2CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M2L_01_ERROR "width_L_01"
 VARIABLE M2L_02_ERROR "width_L_02"
 VARIABLE M2L_03_ERROR "width_L_03"
 VARIABLE M2L_05_ERROR "width_L_05"
 VARIABLE M2L_06_ERROR "width_L_06"
 VARIABLE M2L_07_ERROR "width_L_07"
 VARIABLE M2M_01_ERROR "width_M_01"
 VARIABLE M2M_02_ERROR "width_M_02"
 VARIABLE M2M_03_ERROR "width_M_03"
 VARIABLE M2S_01_ERROR "width_S_01"
 VARIABLE M2S_02_ERROR "width_S_02"
 VARIABLE M2S_03_ERROR "width_S_03"
 VARIABLE M2S_04_ERROR "width_S_04"
 VARIABLE M2_00_ERROR "Only Rectangular M2 shape is allowed and only allowed in OGD."
 VARIABLE M2_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M2_127_ERROR "(B:38-46),(C:84) not allowed pairs"
 VARIABLE M2_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M2_129_ERROR "(B),(B)"
 VARIABLE M2_130_ERROR "(C),(C)"
 VARIABLE M2_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M2_132_ERROR "(B:28-46),(C:28-56),(B:38-46)"
 VARIABLE M2_133_ERROR "(B:28-36),(C:38-56),(B:56-84)"
 VARIABLE M2_134_ERROR "(B:38-46),(C:38-76),(B:56-84)"
 VARIABLE M2_135_ERROR "(B:56-84),(C:38-84),(B:56-84)"
 VARIABLE M2_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M2_137_ERROR "(B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets"
 VARIABLE M2_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_139_ERROR "(B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M2_147_ERROR "Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147"
 VARIABLE M2_148_ERROR "Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148"
 VARIABLE M2_20_ERROR "Line ends are extended by M2_20 before doing any side to side space checks"
 VARIABLE M2_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M2_22_ERROR "Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)"
 VARIABLE M2_23_ERROR "M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines."
 VARIABLE M2_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38"
 VARIABLE M2_38_ERROR "Min unrestricted space for rule M2_37 "
 VARIABLE M2_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M2_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M2_43_ERROR "Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 "
 VARIABLE M2_44_ERROR "All line ends for widths <= M2_45 must be aligned or covered at M2_46 space "
 VARIABLE M2_45_ERROR "Max width for M2_44 check "
 VARIABLE M2_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M2_44 check"
 VARIABLE M2_47_ERROR "Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M2_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M2_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires"
 VARIABLE M2_60_ERROR "Min length of M2 line (any type, any width)"
 VARIABLE M2_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M2_842_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M2_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M2_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M3BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M3BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M3BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M3BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M3BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M3BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M3BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M3BB_36_ERROR "Maximum space in OGD (<) if rule M3BB_37 is not met"
 VARIABLE M3BB_37_ERROR "Maximum space in PGD (<) if rule M3BB_36 is not met"
 VARIABLE M3BB_38_ERROR "Min OGD space between multi-track-skip spaces"
 VARIABLE M3BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M3CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M3L_01_ERROR "width_L_01"
 VARIABLE M3L_02_ERROR "width_L_02"
 VARIABLE M3L_03_ERROR "width_L_03"
 VARIABLE M3L_04_ERROR "width_L_04"
 VARIABLE M3L_05_ERROR "width_L_05"
 VARIABLE M3L_06_ERROR "width_L_06"
 VARIABLE M3L_07_ERROR "width_L_07"
 VARIABLE M3L_08_ERROR "width_L_08"
 VARIABLE M3L_09_ERROR "width_L_09"
 VARIABLE M3M_01_ERROR "width_M_01"
 VARIABLE M3M_02_ERROR "width_M_02"
 VARIABLE M3M_03_ERROR "width_M_03"
 VARIABLE M3M_04_ERROR "width_M_04"
 VARIABLE M3M_05_ERROR "width_M_05"
 VARIABLE M3M_06_ERROR "width_M_06"
 VARIABLE M3S_01_ERROR "width_S_01"
 VARIABLE M3S_02_ERROR "width_S_02"
 VARIABLE M3S_03_ERROR "width_S_03"
 VARIABLE M3S_04_ERROR "width_S_04"
 VARIABLE M3_00_ERROR "Only Rectangular M3 shape is allowed and only allowed in PGD."
 VARIABLE M3_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M3_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M3_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M3_129_ERROR "(B),(B)"
 VARIABLE M3_130_ERROR "(C),(C)"
 VARIABLE M3_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M3_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M3_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M3_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M3_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M3_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M3_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M3_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M3_142_ERROR "(B:38-52),(C:82-84),(B:56-84)"
 VARIABLE M3_143_ERROR "(B:56-84),(C:32-36),(B:56-84)"
 VARIABLE M3_147_ERROR "Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147"
 VARIABLE M3_148_ERROR "Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148"
 VARIABLE M3_20_ERROR "Line ends are extended by M3_20 before doing any side to side space checks"
 VARIABLE M3_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M3_22_ERROR "Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)"
 VARIABLE M3_23_ERROR "M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines."
 VARIABLE M3_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38"
 VARIABLE M3_38_ERROR "Min unrestricted space for rule M3_37"
 VARIABLE M3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M3_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M3_43_ERROR "Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 "
 VARIABLE M3_44_ERROR "All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space "
 VARIABLE M3_45_ERROR "Max width for M3_44 check "
 VARIABLE M3_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M3_44 check"
 VARIABLE M3_47_ERROR "Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M3_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M3_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires"
 VARIABLE M3_60_ERROR "Min length of M3 line (any type, any width)"
 VARIABLE M3_841_ERROR "Minimum C line length, in PGD (>) "
 VARIABLE M3_842_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M3_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M3_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M4BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M4BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M4BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M4BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M4BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M4BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M4BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M4BB_36_ERROR "Maximum space in PGD (<) if rule M4BB_37 is not met"
 VARIABLE M4BB_37_ERROR "Maximum space in OGD (<) if rule M4BB_36 is not met"
 VARIABLE M4BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M4BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M4CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M4L_01_ERROR "width_L_01"
 VARIABLE M4L_02_ERROR "width_L_02"
 VARIABLE M4L_03_ERROR "width_L_03"
 VARIABLE M4L_05_ERROR "width_L_05"
 VARIABLE M4L_06_ERROR "width_L_06"
 VARIABLE M4L_07_ERROR "width_L_07"
 VARIABLE M4L_08_ERROR "width_L_08"
 VARIABLE M4L_09_ERROR "width_L_09"
 VARIABLE M4M_02_ERROR "width_M_02"
 VARIABLE M4M_03_ERROR "width_M_03"
 VARIABLE M4S_01_ERROR "width_S_01"
 VARIABLE M4S_02_ERROR "width_S_02"
 VARIABLE M4S_03_ERROR "width_S_03"
 VARIABLE M4S_04_ERROR "width_S_04"
 VARIABLE M4_00_ERROR "Only Rectangular M4 shape is allowed and only allowed in OGD."
 VARIABLE M4_01_ERROR "width_01 value (OGD only)"
 VARIABLE M4_02_ERROR "width_02 value (OGD only)"
 VARIABLE M4_03_ERROR "width_03 value (OGD only)"
 VARIABLE M4_04_ERROR "width_04 value (OGD only)"
 VARIABLE M4_05_ERROR "width_05 value (OGD only)"
 VARIABLE M4_06_ERROR "width_06 value (OGD only)"
 VARIABLE M4_07_ERROR "width_07 value (OGD only)"
 VARIABLE M4_08_ERROR "width_08 value (OGD only)"
 VARIABLE M4_09_ERROR "width_09 value (OGD only)"
 VARIABLE M4_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M4_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M4_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M4_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M4_11_ERROR "width_11 value (OGD only)"
 VARIABLE M4_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M4_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M4_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M4_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M4_128_ERROR "(B:54-84),(C:28-36) not allowed pairs"
 VARIABLE M4_129_ERROR "(B),(B)"
 VARIABLE M4_130_ERROR "(C),(C)"
 VARIABLE M4_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M4_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M4_133_ERROR "(B:28-36),(C:40-56),(B:54-84)"
 VARIABLE M4_134_ERROR "(B:40-46),(C:40-76),(B:54-84)"
 VARIABLE M4_135_ERROR "(B:54-84),(C:40-84),(B:54-84)"
 VARIABLE M4_136_ERROR "(B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M4_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M4_138_ERROR "(B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_139_ERROR "(B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_140_ERROR "(B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M4_142_ERROR "(B:28),(C:54),(B:76) not allowed B-C-B sets"
 VARIABLE M4_147_ERROR "Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147"
 VARIABLE M4_148_ERROR "Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148"
 VARIABLE M4_20_ERROR "Line ends are extended by M4_20 before doing any side to side space checks"
 VARIABLE M4_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M4_22_ERROR "Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)"
 VARIABLE M4_23_ERROR "M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines."
 VARIABLE M4_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M4_249_ERROR "Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)"
 VARIABLE M4_25_ERROR "width_02/03 to width_04-11 space range min"
 VARIABLE M4_250_ERROR "Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge"
 VARIABLE M4_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M4_252_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M4_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M4_26_ERROR "width_02/03 to width_04-11 space range max"
 VARIABLE M4_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M4_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M4_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M4_27_ERROR "width_04-07 to width_04-11 space range min"
 VARIABLE M4_28_ERROR "width_04-07 to width_04-11 space range max"
 VARIABLE M4_31_ERROR "width_01 is not allowed to be next to width_03 to width_11"
 VARIABLE M4_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M4_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M4_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38"
 VARIABLE M4_38_ERROR "Min unrestricted space for rule M4_37"
 VARIABLE M4_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M4_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M4_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M4_43_ERROR "Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 "
 VARIABLE M4_44_ERROR "All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space "
 VARIABLE M4_45_ERROR "Max width for M4_44 check "
 VARIABLE M4_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M4_44 check"
 VARIABLE M4_47_ERROR "Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M4_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M4_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires"
 VARIABLE M4_51_ERROR "Width_01-11 attacker to width_10 victim min space"
 VARIABLE M4_52_ERROR "Width_10 attacker to width_08-11 victim min space"
 VARIABLE M4_53_ERROR "Width_10 line cannot attack a width_01-07 victim"
 VARIABLE M4_60_ERROR "Min length of M4 line (any type, any width)"
 VARIABLE M4_62_ERROR "Min edge length of width_01-07 line"
 VARIABLE M4_63_ERROR "Min length of width_10 nub"
 VARIABLE M4_65_ERROR "Min length of holes"
 VARIABLE M4_70_ERROR "Minimum segment length"
 VARIABLE M4_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M4_72_ERROR "segments can be smaller than M4_70 if both adjacent segments are >= M4_73"
 VARIABLE M4_73_ERROR "Minimum segment lengths for M4_72"
 VARIABLE M4_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M4_81_ERROR "Internal corner-to-corner width "
 VARIABLE M4_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M4_83_ERROR "Min width of notched line section"
 VARIABLE M4_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M4_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M4_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M5BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M5BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M5BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M5BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M5BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M5BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M5BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M5BB_36_ERROR "Maximum space in OGD (<) if rule M5BB_37 is not met"
 VARIABLE M5BB_37_ERROR "Maximum space in PGD (<) if rule M5BB_36 is not met"
 VARIABLE M5BB_38_ERROR "Min OGD space between unrestricted spaces"
 VARIABLE M5BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M5CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M5L_01_ERROR "width_L_01"
 VARIABLE M5L_02_ERROR "width_L_02"
 VARIABLE M5L_03_ERROR "width_L_03"
 VARIABLE M5L_05_ERROR "width_L_05"
 VARIABLE M5L_06_ERROR "width_L_06"
 VARIABLE M5L_07_ERROR "width_L_07"
 VARIABLE M5L_09_ERROR "width_L_09"
 VARIABLE M5M_02_ERROR "width_M_02"
 VARIABLE M5M_03_ERROR "width_M_03"
 VARIABLE M5S_01_ERROR "width_S_01"
 VARIABLE M5S_02_ERROR "width_S_02"
 VARIABLE M5S_03_ERROR "width_S_03"
 VARIABLE M5S_04_ERROR "width_S_04"
 VARIABLE M5_00_ERROR "Only Rectangular M5 shape is allowed and only allowed in PGD."
 VARIABLE M5_01_ERROR "width_01 value (PGD only)"
 VARIABLE M5_02_ERROR "width_02 value (PGD only)"
 VARIABLE M5_03_ERROR "width_03 value (PGD only)"
 VARIABLE M5_04_ERROR "width_04 value (PGD only)"
 VARIABLE M5_05_ERROR "width_05 value (PGD only)"
 VARIABLE M5_06_ERROR "width_06 value (PGD/OGD)"
 VARIABLE M5_07_ERROR "width_07 value (PGD only)"
 VARIABLE M5_08_ERROR "width_08 value (PGD only)"
 VARIABLE M5_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M5_127_ERROR "(B:40-46),(C:84) not allowed B-C-B pairs"
 VARIABLE M5_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M5_129_ERROR "(B),(B)"
 VARIABLE M5_130_ERROR "(C),(C)"
 VARIABLE M5_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M5_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M5_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M5_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M5_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M5_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M5_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M5_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M5_147_ERROR "Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147"
 VARIABLE M5_148_ERROR "Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148"
 VARIABLE M5_20_ERROR "Line ends are extended by M5_20 before doing any side to side space checks"
 VARIABLE M5_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M5_22_ERROR "Every C line should have an adjacent B line at M5_21 space on atleast one side, along its entire length (allowed to have M5_42 ETE gaps)"
 VARIABLE M5_23_ERROR "M5CID and M5BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-5 lines."
 VARIABLE M5_24_ERROR "width_02 to width_02-06 space range max"
 VARIABLE M5_25_ERROR "width_03-08 to width_03-08 unrestricted space min"
 VARIABLE M5_26_ERROR "width_07/08 to width_00/01/02 space range min"
 VARIABLE M5_27_ERROR "width_07/08 to width_00/01/02 space range max"
 VARIABLE M5_28_ERROR "Width_00 to width_05/06 space exception (fixed value)"
 VARIABLE M5_35_ERROR "width_06 to width_06 unrestricted space (min)"
 VARIABLE M5_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38"
 VARIABLE M5_38_ERROR "Min unrestricted space for rule M5_37"
 VARIABLE M5_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M5_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M5_43_ERROR "Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 "
 VARIABLE M5_44_ERROR "All line ends for widths <= M5_45 must be a aligned or covered at M5_46 space "
 VARIABLE M5_45_ERROR "Max width for M5_44 check "
 VARIABLE M5_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M5_44 check"
 VARIABLE M5_47_ERROR "Lines <= M5_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M5_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M5_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires"
 VARIABLE M5_51_ERROR "Width_06 attacker to width_00-08 victim min space"
 VARIABLE M5_52_ERROR "Width_00-08 attacker to width_06 victim min space"
 VARIABLE M5_60_ERROR "Min length of M5 line (any type, any width)"
 VARIABLE M5_65_ERROR "Min length of holes"
 VARIABLE M5_70_ERROR "Minimum segment length"
 VARIABLE M5_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M5_72_ERROR "segments can be smaller than M5_70 if both adjacent segments are >= M5_73"
 VARIABLE M5_73_ERROR "Minimum segment lengths for M5_72"
 VARIABLE M5_74_ERROR "M5_72 segment to line end space"
 VARIABLE M5_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M5_81_ERROR "Internal corner-to-corner width "
 VARIABLE M5_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M5_83_ERROR "Min width of notched line section"
 VARIABLE M5_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M5_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M5_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M5err_00_ERROR "Metal5 width_00 value (PGD only)"
 VARIABLE M6_00_ERROR "width_00 value (OGD only)"
 VARIABLE M6_01_ERROR "width_01 value (OGD only)"
 VARIABLE M6_02_ERROR "width_02 value (OGD only)"
 VARIABLE M6_03_ERROR "width_03 value (OGD only)"
 VARIABLE M6_04_ERROR "width_04 value (OGD only)"
 VARIABLE M6_05_ERROR "width_05 value (OGD only)"
 VARIABLE M6_06_ERROR "width_06 value (OGD only)"
 VARIABLE M6_07_ERROR "width_07 value (OGD only)"
 VARIABLE M6_08_ERROR "width_08 value (OGD only)"
 VARIABLE M6_09_ERROR "width_09 value (OGD only)"
 VARIABLE M6_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M6_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M6_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M6_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M6_11_ERROR "width_11 value (OGD only)"
 VARIABLE M6_12_ERROR "width_12 value (OGD only)"
 VARIABLE M6_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M6_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M6_13_ERROR "width_13 value (OGD only)"
 VARIABLE M6_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M6_14_ERROR "width_14 value (OGD only)"
 VARIABLE M6_149_ERROR "Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)"
 VARIABLE M6_15_ERROR "width_15 value (OGD only)"
 VARIABLE M6_150_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153"
 VARIABLE M6_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_153_ERROR "Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)"
 VARIABLE M6_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M6_160_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 "
 VARIABLE M6_161_ERROR "Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)"
 VARIABLE M6_162_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 "
 VARIABLE M6_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M6_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M6_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M6_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M6_249_ERROR "Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)"
 VARIABLE M6_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M6_250_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge"
 VARIABLE M6_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M6_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M6_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M6_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M6_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M6_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M6_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M6_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M6_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M6_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M6_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M6_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M6_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38"
 VARIABLE M6_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M6_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M6_41_ERROR "Metal6 end-to-end space (min)"
 VARIABLE M6_44_ERROR "Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45"
 VARIABLE M6_45_ERROR "Max overlap between facing line ends for rule M6_44"
 VARIABLE M6_46_ERROR "Maximum allowed length of exposed edge of a width_01-07/12 line"
 VARIABLE M6_47_ERROR "Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)"
 VARIABLE M6_48_ERROR "Line end extensions of the <=M6_03 wide line for M6_47 check"
 VARIABLE M6_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M6_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M6_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M6_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M6_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M6_63_ERROR "Min length of width_10 nub"
 VARIABLE M6_65_ERROR "Min length of holes"
 VARIABLE M6_70_ERROR "Minimum segment length"
 VARIABLE M6_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M6_72_ERROR "A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73"
 VARIABLE M6_73_ERROR "Minimum segment lengths for rule M6_72"
 VARIABLE M6_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M6_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M6_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M6_83_ERROR "Min width of notched line section"
 VARIABLE M6_84_ERROR "Rule M6_83 applies to notch length less than M6_84"
 VARIABLE M7_00_ERROR "width_00 value (PGD only)"
 VARIABLE M7_01_ERROR "width_01 value (PGD only)"
 VARIABLE M7_02_ERROR "width_02 value (PGD only)"
 VARIABLE M7_03_ERROR "width_03 value (PGD/OGD)"
 VARIABLE M7_04_ERROR "width_04 value (PGD only)"
 VARIABLE M7_05_ERROR "width_05 value (PGD only)"
 VARIABLE M7_06_ERROR "width_06 value (PGD only)"
 VARIABLE M7_07_ERROR "width_07 value (PGD only)"
 VARIABLE M7_08_ERROR "width_08 value (PGD only)"
 VARIABLE M7_09_ERROR "width_09 value (PGD only)"
 VARIABLE M7_21_ERROR "width_01/02 to width_01/02 space range1 min"
 VARIABLE M7_22_ERROR "width_01/02 to width_01/02 space range1 max"
 VARIABLE M7_23_ERROR "width_00/01 to width_00-09 space range2 min"
 VARIABLE M7_24_ERROR "width_00/01 to width_00-09 space range2 max"
 VARIABLE M7_25_ERROR "width_00/01 to width_00-09 unrestricted space min"
 VARIABLE M7_26_ERROR "width_01/02 to width_03/04/05/06/07 space range1 min"
 VARIABLE M7_27_ERROR "width_01/02 to width_03/04/05/06/07 space range1 max"
 VARIABLE M7_31_ERROR "width_03/04 to width_03/04 unrestricted space (min)"
 VARIABLE M7_32_ERROR "width_03/0405/06/07 to width_05/06/07 unrestricted space (min)"
 VARIABLE M7_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M7_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38"
 VARIABLE M7_38_ERROR "Min unrestricted space for rule M7_37"
 VARIABLE M7_41_ERROR "width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)"
 VARIABLE M7_51_ERROR "width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)"
 VARIABLE M7_52_ERROR "width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M7_60_ERROR "Min length for all widths"
 VARIABLE M7_65_ERROR "Min length of holes"
 VARIABLE M7_70_ERROR "Minimum segment length"
 VARIABLE M7_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M7_72_ERROR "A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73"
 VARIABLE M7_73_ERROR "Minimum segment lengths for rule M7_72"
 VARIABLE M7_74_ERROR "Minimum M7_72 segment to line end space"
 VARIABLE M7_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M7_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M7_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M7_83_ERROR "Min width of notched line section"
 VARIABLE M7_84_ERROR "Rule M7_83 applies to notch length less than M7_84"
 VARIABLE M7err_00_ERROR "Metal7 width_00 value (PGD only)"
 VARIABLE M7err_01_ERROR "Metal7 width_01 value (PGD only)"
 VARIABLE M7err_08_ERROR "Metal7 width_08 value (PGD only)"
 VARIABLE M8_00_ERROR "Only Rectangular M8 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M8_01_ERROR "width_01 value (OGD only)"
 VARIABLE M8_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M8_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M8_04_ERROR "width_04 value (OGD only)"
 VARIABLE M8_05_ERROR "width_05 value (OGD only)"
 VARIABLE M8_06_ERROR "width_06 value (OGD only)"
 VARIABLE M8_07_ERROR "width_07 value (OGD only)"
 VARIABLE M8_08_ERROR "width_08 value (OGD only)"
 VARIABLE M8_09_ERROR "width_09 value (OGD only)"
 VARIABLE M8_10_ERROR "width_10 value (OGD only)"
 VARIABLE M8_121_ERROR "width_06 to width_06 space, fixed space exception (fixed value)"
 VARIABLE M8_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M8_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M8_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M8_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M8_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M8_25_ERROR "width_00 to width_00-09 unrestricted space min"
 VARIABLE M8_26_ERROR "width_00 to width_07-09 space range1 min"
 VARIABLE M8_27_ERROR "width_00 to width_07-09 space range1 max"
 VARIABLE M8_32_ERROR "width_02-09 to width_02-09 unrestricted space (min)"
 VARIABLE M8_35_ERROR "Width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M8_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38"
 VARIABLE M8_38_ERROR "Min unrestricted space for rule M8_37"
 VARIABLE M8_41_ERROR "Metal8 end-to-end space (min)"
 VARIABLE M8_42_ERROR "Metal8 end-to-end space for width_01 line to any line (min)"
 VARIABLE M8_50_ERROR "Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M8_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M8_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M8_60_ERROR "Min length for all widths"
 VARIABLE M8_65_ERROR "Min required M8 hole area (sq um)"
 VARIABLE M8_70_ERROR "Minimum segment length"
 VARIABLE M8_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M8_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M8_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M8_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M8_83_ERROR "Min width of notched line section"
 VARIABLE M8_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M8err_00_ERROR "Metal8 width_00 value (OGD only)"
 VARIABLE M8err_09_ERROR "Metal8 width_09 value (OGD only)"
 VARIABLE M8err_21_ERROR "BDW-specific Metal8 min space (values less than this are disallowed)"
 VARIABLE M9_00_ERROR "Only Rectangular M9 shape is allowed for width_01 and width_04/06/07/08 shield wires."
 VARIABLE M9_01_ERROR "M9 width, minimum"
 VARIABLE M9_02_ERROR "M9 space, minimum"
 VARIABLE M9_03_ERROR "width_03 value (PGD only)"
 VARIABLE M9_04_ERROR "width_04 value (PGD/OGD)"
 VARIABLE M9_05_ERROR "width_05 value (PGD only)"
 VARIABLE M9_06_ERROR "width_06 value (PGD only)"
 VARIABLE M9_07_ERROR "width_07 value (PGD only)"
 VARIABLE M9_08_ERROR "width_08 value (PGD only)"
 VARIABLE M9_09_ERROR "width_09 value (PGD only)"
 VARIABLE M9_121_ERROR "width_07 to width_07 space, fixed space exception"
 VARIABLE M9_20_ERROR "width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides"
 VARIABLE M9_21_ERROR "Maximum allowed M9 width"
 VARIABLE M9_22_ERROR "Min required M9 hole area (sq um)"
 VARIABLE M9_23_ERROR "Minimum length of at least one M9 segment, when two segments are adjacent at a corner"
 VARIABLE M9_24_ERROR "Min required M9 length/extent"
 VARIABLE M9_35_ERROR "width_02/04 to width_02/04 space, min unrestricted"
 VARIABLE M9_37_ERROR "max edge lengths that can violate the forbidden spaces if space between the edges is >=M9_38"
 VARIABLE M9_38_ERROR "width_01-09 to width_01-09 unrestricted space (min) "
 VARIABLE M9_41_ERROR "Min M9 coverage of Square Via8 (one edge at a corner)"
 VARIABLE M9_42_ERROR "Metal9 end-to-end space width_01 line to any line (min)"
 VARIABLE M9_43_ERROR "Min M9 coverage of Square Via8 orthogonal edge"
 VARIABLE M9_50_ERROR "width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire."
 VARIABLE M9_51_ERROR "Min M9 coverage of Rectangular Via8 (one edge at a corner)"
 VARIABLE M9_52_ERROR "Min M9 coverage of Rectangular Via8 orthogonal edge"
 VARIABLE M9_60_ERROR "Min length for all widths"
 VARIABLE M9_65_ERROR "Min required M9 hole area (sq um)"
 VARIABLE M9_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M9_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M9_81_ERROR "Internal corner-to-corner width "
 VARIABLE M9_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE MC_01_ERROR "Outer edges of the PRS cells must be line-on-line with the EDM cells boundary."
 VARIABLE MC_02_ERROR "CE1/2 cannot overlap the PRS cells "
 VARIABLE MC_03_ERROR "CE1/2 cannot overlap the logo cells"
 VARIABLE MIM_01_ERROR "CE1/2 width min"
 VARIABLE MIM_02_ERROR "CE1/2 space min"
 VARIABLE MIM_03_ERROR "Minimum offset between CE1-CE2 edges"
 VARIABLE MIM_04_ERROR "Minimum overlap between CE1-CE2 layers"
 VARIABLE MIM_05_ERROR "CE1-CE2 edges cannot cross each other"
 VARIABLE MIM_06_ERROR "CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)"
 VARIABLE MIM_07_ERROR "CE2 must enclose CE1 edges"
 VARIABLE MIM_22_ERROR "Min required CE1/2 hole area (sq um)"
 VARIABLE MIM_23_ERROR "Minimum CE1/2 jog length"
 VARIABLE MIM_25_ERROR "Min required CE1/2 area (sq um)"
 VARIABLE MIM_26_ERROR "Max extent of CE1/2"
 VARIABLE MIM_51_ERROR "Minimum CE1/2 enclosure of Via9 (all directions)"
 VARIABLE MIM_52_ERROR "Min Via9 space to unconnected CE1/2"
 VARIABLE MIM_53_ERROR "Via9 cannot land on overlapping CE1/2"
 VARIABLE MIM_54_ERROR "Min Via9 space to unconnected CE1, when the Via9 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_55_ERROR "Min Via9 space to unconnected CE2, when the Via9 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_61_ERROR "CE1/2 electrode layers cannot be used as a resistor, must have a M9 or TM1 shunt"
 VARIABLE MIM_62_ERROR "CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)"
 VARIABLE MIM_63_ERROR "CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked"
 VARIABLE MIM_71_ERROR "In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2"
 VARIABLE MIM_72_ERROR "Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_73_ERROR "Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_74_ERROR "CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)"
 VARIABLE MIM_75_ERROR "CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration"
 VARIABLE MIM_81_ERROR "In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2"
 VARIABLE MIM_82_ERROR "Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MIM_83_ERROR "Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MJ0_01_ERROR "MTJID enclosure of MJ0 in OGD (fixed)"
 VARIABLE MJ0_02_ERROR "No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID"
 VARIABLE MJ0_03_ERROR "No GCN, V1, M2 allowed inside MJ0"
 VARIABLE MJ0_04_ERROR "No jogs allowed in MTJID"
 VARIABLE MJ0_05_ERROR "Min space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_06_ERROR "Max space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_07_ERROR "Fixed space from dummy M2 end to MJ0 (in OGD)"
 VARIABLE MJ0_08_ERROR "Minimum space between MJ0 "
 VARIABLE MJ0_09_ERROR "Minimum width of MJ0"
 VARIABLE MTJ_01_ERROR "M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID"
 VARIABLE MTJ_02_ERROR "M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID"
 VARIABLE MTJ_03_ERROR "MTJ fixed width (in OGD)"
 VARIABLE MTJ_04_ERROR "MTJ fixed length (in PGD)"
 VARIABLE MTJ_05_ERROR "MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)"
 VARIABLE MTJ_06_ERROR "MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)"
 VARIABLE MTJ_07_ERROR "MTJ fixed pitch (in PGD)"
 VARIABLE MTJ_08_ERROR "Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH"
 VARIABLE MTJ_09_ERROR "MJO enclosure of MTJ (only allowed value)"
 VARIABLE MTJ_10_ERROR "STTRAMID1, STTRAMID2 must be line-line with MTJID"
 VARIABLE MTJ_11_ERROR "Via2 must be centered on MTJ"
 VARIABLE MTJ_12_ERROR "Via2 length (in OGD) allowed over MTJ"
 VARIABLE MTJ_13_ERROR "Via2 width (in PGD) allowed over MTJ"
 VARIABLE MTJ_14_ERROR "M1 must be centered under MTJ"
 VARIABLE MTJ_15_ERROR "MTJ enclosure of M1 (both OGD and PGD), only allowed value"
 VARIABLE NW_01_ERROR "Min N-well space to N+ active (all directions), P+ tap (OGD)"
 VARIABLE NW_03_ERROR "Min N-well enclosure of P+ active (all directions), N+ tap (OGD)"
 VARIABLE NW_12_ERROR "Min N-well width"
 VARIABLE NW_128_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_129_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_14_ERROR "Min N-well space"
 VARIABLE NW_17_ERROR "Min required drawn N-well area (in sq um)"
 VARIABLE NW_18_ERROR "Min required drawn N-well hole area (in sq um)"
 VARIABLE NW_21_ERROR "Min N+ active diffusion space to high voltage nwells"
 VARIABLE NW_22_ERROR "Min P+ active diffusion enclosure by high voltage nwell"
 VARIABLE NW_23_ERROR "Min N-well convex corner enclosure of P+ active diffusion corner"
 VARIABLE NW_24_ERROR "Min N-well concave corner space to N+ active diffusion corner"
 VARIABLE NW_25_ERROR "Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)"
 VARIABLE NW_28_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells"
 VARIABLE NW_29_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells"
 VARIABLE NW_30_ERROR "Minimum nwell pitch"
 VARIABLE NW_31_ERROR "Min N-well space to P+ tap (PGD)"
 VARIABLE NW_33_ERROR "Min N-well enclosure of N+ tap (PGD)"
 VARIABLE NW_35_ERROR "Maximum nwell length when width is less than NW_35"
 VARIABLE NW_36_ERROR "Maximum N-well facing edge length, if space is less than NW_36"
 VARIABLE NW_41_ERROR "N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges"
 VARIABLE NW_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE NW_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE NW_55_ERROR "Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_56_ERROR "Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_57_ERROR "Max length of short NWL jog for which rules NW_55,NW_56 apply"
 VARIABLE NW_58_ERROR "Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge"
 VARIABLE NW_59_ERROR "Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)"
 VARIABLE NW_60_ERROR "Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)"
 VARIABLE NW_71_ERROR "Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um"
 VARIABLE NW_73_ERROR "N-well width exception for rule NW_71 (um)"
 VARIABLE NW_74_ERROR "N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)"
 VARIABLE PC_00_ERROR "Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction."
 VARIABLE PC_01_ERROR "Polycon width, fixed value"
 VARIABLE PC_02_ERROR "Min required Polycon length"
 VARIABLE PC_04_ERROR "All Polycon center lines must be on a 21nm pitch grid across the whole die"
 VARIABLE PC_20_ERROR "Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)"
 VARIABLE PC_21_ERROR "Min Polycon side-to-side space"
 VARIABLE PC_23_ERROR "Polycon side-to-side forbidden space (fixed value)"
 VARIABLE PC_25_ERROR "Min Polycon end-to-end space, when facing ends are aligned"
 VARIABLE PC_31_ERROR "Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)"
 VARIABLE PC_32_ERROR "Polycon line end extensions for PC_31 check"
 VARIABLE PC_33_ERROR "Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)"
 VARIABLE PC_34_ERROR "Max Polycon length for PC_33 check (<)"
 VARIABLE PC_35_ERROR "Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space"
 VARIABLE PC_36_ERROR "Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57"
 VARIABLE PC_41_ERROR "Poly overlap of polycon (PGD) for PC_42 (fixed value)"
 VARIABLE PC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE PC_43_ERROR "Min Polycon side space to poly line-end (PGD)"
 VARIABLE PC_44_ERROR "Min Polycon end space to poly side (OGD)"
 VARIABLE PC_444_ERROR "Min Polycon side space to poly line-end in TG/TGULV pitch regions"
 VARIABLE PC_45_ERROR "Min Poly overlap of polycon (PGD) for PC_46"
 VARIABLE PC_46_ERROR "Min Polycon end extension beyond poly side for PC_45"
 VARIABLE PC_50_ERROR "End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)"
 VARIABLE PC_51_ERROR "End-to-End space that triggers PC_50 check (<)"
 VARIABLE PC_52_ERROR "Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)"
 VARIABLE PC_53_ERROR "If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space"
 VARIABLE PC_54_ERROR "Max Polycon ETE space for PC_53 check (<=)"
 VARIABLE PC_55_ERROR "If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55"
 VARIABLE PC_56_ERROR "Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)"
 VARIABLE PC_57_ERROR "Min length of the 3 adjacent GCNs to allow PC_36 overlap"
 VARIABLE PC_61_ERROR "Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)"
 VARIABLE PC_81_ERROR "Min Polycon space to Diffcon"
 VARIABLE PC_82_ERROR "Diffcon overlap of Polycon in PGD for PC_83, fixed value"
 VARIABLE PC_83_ERROR "Min Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE PC_84_ERROR "Min Diffcon overlap of Polycon in PGD for PC_85"
 VARIABLE PC_85_ERROR "Min Polycon end extension beyond Diffcon side (OGD) for PC_84"
 VARIABLE PC_91_ERROR "=PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed"
 VARIABLE PC_92_ERROR "Space for the PC_91 check (fixed value)"
 VARIABLE PC_93_ERROR "Polycon line extension (OGD) for PC_91/92 side-to-side space checks only"
 VARIABLE PG_01_ERROR "Poly check grid width: fixed value, OGD only"
 VARIABLE PG_02_ERROR "Poly check grid Pitch: fixed value, OGD only"
 VARIABLE PG_03_ERROR "Poly check grid must be continuous across the complete length of the active die"
 VARIABLE PG_04_ERROR "Poly check grid OGD space to edge of active die (EOA), fixed value"
 VARIABLE PG_05_ERROR "Poly check grid must centered in drawn digital Poly space"
 VARIABLE PL_00_ERROR "Only Rectangular, Uni-directional Poly shape is allowed"
 VARIABLE PL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE PL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE PL_03_ERROR "Min required Poly length with no restrictions"
 VARIABLE PL_04_ERROR "Poly Short end-to-end space, fixed value (cannot be isolated)"
 VARIABLE PL_05_ERROR "Poly Long end-to-end space, fixed value"
 VARIABLE PL_06_ERROR "Poly Long end-to-end space, maximum of allowed range"
 VARIABLE PL_07_ERROR "Poly Medium end-to-end space, fixed value"
 VARIABLE PL_08_ERROR "Poly Long end-to-end space, minimum of allowed range"
 VARIABLE PL_09_ERROR "End-to-end space between PL_05 and PL_08 is not allowed"
 VARIABLE PL_100_ERROR "Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length"
 VARIABLE PL_101_ERROR "Max width of long space region that triggers PL_102/103 checks"
 VARIABLE PL_102_ERROR "Forbidden offset between the short space region ends (min)"
 VARIABLE PL_103_ERROR "Forbidden offset between the short space region ends (max)"
 VARIABLE PL_104_ERROR "Minimum space between type B configuration synthesized regions"
 VARIABLE PL_105_ERROR "Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop "
 VARIABLE PL_106_ERROR "Oversize in PGD of narrow (PL_04) cut for PL_105 check"
 VARIABLE PL_11_ERROR "Min Poly endcap length (poly line-end extent beyond diffusion edge)"
 VARIABLE PL_12_ERROR "All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)"
 VARIABLE PL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE PL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE PL_16_ERROR "Min offset between adjacent poly line-ends having the same line-end direction"
 VARIABLE PL_24_ERROR "NWL edge parallel to poly must be centered in poly space"
 VARIABLE PL_25_ERROR "Min Poly line-end space to diffusion PGD"
 VARIABLE PL_51_ERROR "Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  "
 VARIABLE PL_52_ERROR "Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node."
 VARIABLE PL_55_ERROR "Poly jumper between two diffusions is not allowed."
 VARIABLE PL_61_ERROR "Min overlap of any poly cuts 1 poly pitch apart"
 VARIABLE PL_62_ERROR "A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated."
 VARIABLE PL_63_ERROR "Min offset between any poly cuts 1 poly pitch apart"
 VARIABLE PL_66_ERROR "PL_07 cuts must be aligned"
 VARIABLE PL_67_ERROR "Min offset between PL_07 cuts"
 VARIABLE PL_68_ERROR "Fixed overlap between the PL_07 cuts"
 VARIABLE PL_69_ERROR "A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)"
 VARIABLE PL_70_ERROR "Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)"
 VARIABLE PL_71_ERROR "A centered PL_07 ETE space cannot contain a GCN"
 VARIABLE PL_91_ERROR "Within each cell, all gates are checked to be in a single direction."
 VARIABLE PL_92_ERROR "At full chip DRC, all gates are checked to be in absolute horizontal direction."
 VARIABLE RDL_01_ERROR "RDL wire (217;0) width, minimum"
 VARIABLE RDL_02_ERROR "RDL wire width, maximum (for location other than LMI pad or TSV cap) "
 VARIABLE RDL_03_ERROR "RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value"
 VARIABLE RDL_04_ERROR "RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value"
 VARIABLE RDL_05_ERROR "RDL wire space, minimum"
 VARIABLE RDL_06_ERROR "RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum "
 VARIABLE RDL_07_ERROR "RDL, RDLCAP coverage of TSV on all sides, minimum"
 VARIABLE RDL_08_ERROR "RDL wire offset from LMI PAD center axis, maximum"
 VARIABLE RDL_09_ERROR "RDL wire edge to TSV CAP edge distance, minimum"
 VARIABLE RDL_10_ERROR "RDL wire vertex space to LMI PAD, minimum"
 VARIABLE RDL_11_ERROR "RDL wire vertex space to TSV CAP, minimum"
 VARIABLE RDL_12_ERROR "Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP"
 VARIABLE RDL_13_ERROR "RDL wire jog length (217;0), minimum value"
 VARIABLE RDL_14_ERROR "RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum"
 VARIABLE RDL_15_ERROR "Space between LMI pad and RDL line"
 VARIABLE RDL_16_ERROR "Maximum RDL wire segment length"
 VARIABLE SDC_03_ERROR "Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)"
 VARIABLE SDC_11_ERROR "Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)"
 VARIABLE SDC_111_ERROR "Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)"
 VARIABLE SD_01_ERROR "STACKDEVTYPE ID must be rectangular in shape"
 VARIABLE SD_02_ERROR "STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge"
 VARIABLE SD_03_ERROR "STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge"
 VARIABLE SD_04_ERROR "Any TCN interacting with STACKDEVTYPE ID cannot have viacon "
 VARIABLE SK_12_ERROR "Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)"
 VARIABLE SK_22_ERROR "Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)"
 VARIABLE SK_31_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_32_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_41_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_42_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_51_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_52_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_61_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_62_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_71_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_72_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 5% (600X600nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SM0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),"
 VARIABLE SM0_60_ERROR "Fixed length of M0 line (any type, any width) "
 VARIABLE SM0_82_ERROR "Metal0 line-end overlap of poly, fixed value (edge touching M0)"
 VARIABLE SM0_821_ERROR "Metal0 line-end distance from poly, fixed value (other edge)"
 VARIABLE SM3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE SM3_47_ERROR "Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line"
 VARIABLE SNW_29_ERROR "NW_29 relaxation for STT MRAM"
 VARIABLE SV3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE TDC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE TDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE TEDM_01_ERROR "Catch-cup guard ring must be present at top level Cell"
 VARIABLE TEDM_02_ERROR "Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring"
 VARIABLE TEDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE TEDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE TEDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_11_ERROR "Number of I/O cell placement allowed (OGD die TSV EDM ring only)"
 VARIABLE TEDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE TEDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE TEDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE TEDM_15_ERROR "Every 25th OGD staircase cell must be a diode staircase cell"
 VARIABLE TEDM_16_ERROR "There should be at least one PGD staircase cells in each PGD part of EDM ring"
 VARIABLE TEDW_01_ERROR "Corner Cell x"
 VARIABLE TEDW_02_ERROR "Corner Cell y"
 VARIABLE TEDW_03_ERROR "OGD Fill Cell x"
 VARIABLE TEDW_04_ERROR "OGD Fill Cell y"
 VARIABLE TEDW_07_ERROR "OGD IO Cell x"
 VARIABLE TEDW_08_ERROR "OGD IO Cell y"
 VARIABLE TEDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE TEDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE TEDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE TEDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE TM1_01_ERROR "TM1 width allowed range min"
 VARIABLE TM1_02_ERROR "TM1 space allowed range min"
 VARIABLE TM1_03_ERROR "TM1 space allowed range max"
 VARIABLE TM1_04_ERROR "Max TM1 edge length that can violate the max space rule "
 VARIABLE TM1_21_ERROR "TM1 width allowed range max"
 VARIABLE TM1_22_ERROR "Min required TM1 hole area (sq um)"
 VARIABLE TM1_23_ERROR "Minimum TM1 segment lengths, when both adjacent at corners"
 VARIABLE TM1_25_ERROR "Min required TM1 area with a TV1 (sq um)"
 VARIABLE TM1_26_ERROR "Min required TM1 area (sq um)"
 VARIABLE TM1_51_ERROR "Min TM1 coverage of Via9 (all directions)"
 VARIABLE TM1_60_ERROR "TM1 space above inductors templates has special handling"
 VARIABLE TPC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE TPC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE TPC_46_ERROR "Min Polycon overlap with poly (in OGD) for PC_45"
 VARIABLE TPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE TPL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE TPL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE TPL_11_ERROR "Min Poly endcap length"
 VARIABLE TPL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE TPL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE TPL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE TSV_01_ERROR "TSV width, only allowed value"
 VARIABLE TSV_02_ERROR "TSV_02 for X73B (rusnet use only)"
 VARIABLE TSV_03_ERROR "TSV row-to-row separation within spine, only allowed value"
 VARIABLE TSV_04_ERROR "TSV rows in a single spine, only allowed value"
 VARIABLE TSV_05_ERROR "TSV columns in a single spine, only allowed value"
 VARIABLE TSV_06_ERROR "TSV must be centered on the catch cup"
 VARIABLE TSV_07_ERROR "Min transistor keepout zone from M1 catch cup grid (no performance impact)"
 VARIABLE TSV_08_ERROR "Min transistor keepout zone from M1 catch cup grid (15% performance degradation)"
 VARIABLE TSV_10_ERROR "Number of allowed TSV spines"
 VARIABLE TSV_21_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1"
 VARIABLE TSV_22_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2"
 VARIABLE TSV_23_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3"
 VARIABLE TSV_61_ERROR "TSV catchcup size (in X) (runset use only)"
 VARIABLE TSV_62_ERROR "TSV catchcup size (in Y) (runset use only)"
 VARIABLE TV1_31_ERROR "TV1A width, fixed value"
 VARIABLE TV1_32_ERROR "TV1A length, fixed value"
 VARIABLE TV1_51_ERROR "Min TM1 enclosure of TV1 (all directions)"
 VARIABLE TV1_61_ERROR "Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump"
 VARIABLE TX_01_ERROR "TGOXID is only allowed over V3pitchID and V1pitchID"
 VARIABLE TX_02_ERROR "Min width of TGOXID in any direction"
 VARIABLE TX_03_ERROR "Min space between TGOXID in any direction"
 VARIABLE TX_05_ERROR "PGD edge of TGOXID must be drawn in the middle of the space between poly center lines"
 VARIABLE TX_06_ERROR "Min TGOXID enclosure of poly end, in PGD"
 VARIABLE TX_07_ERROR "Min TGOXID space to poly end, in PGD"
 VARIABLE TX_08_ERROR "Nwell inside TGOXID and outside TGOXID cannot interact"
 VARIABLE TX_09_ERROR "Min TGOXID enclosure of nwell inside"
 VARIABLE TX_10_ERROR "Min TGOXID space to nwell outside"
 VARIABLE TX_11_ERROR "Min TGOXID enclosure of active gate area inside TGOXID"
 VARIABLE TX_12_ERROR "Min TGOXID space to active gate area outside TGOXID"
 VARIABLE TX_13_ERROR "Min TGOXID space to XGOXID"
 VARIABLE TX_21_ERROR "V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules"
 VARIABLE UHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE UHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE UHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE UHV_05_ERROR "VCN-VCN space (min)"
 VARIABLE UHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE UHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE UHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE UHV_10_ERROR "Via1-Metal2 space (min)"
 VARIABLE UHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE UHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE UHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE UHV_14_ERROR "Via2-Metal3 space (min)"
 VARIABLE UHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE UHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE UHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE UHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE UHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE UHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE UHV_40_ERROR "VCN space to Diffcon side (OGD), min"
 VARIABLE UHV_41_ERROR "VCN space to Polycon end (OGD), min"
 VARIABLE UHV_42_ERROR "VCN-Metal0 space (min)"
 VARIABLE UHV_43_ERROR "Metal0-Metal0 space (min)"
 VARIABLE UHV_44_ERROR "Via0-Metal0 space (min)"
 VARIABLE UHV_45_ERROR "Via0-Via0 space (min)"
 VARIABLE UHV_46_ERROR "Via0-Metal1 space (min)"
 VARIABLE UHV_47_ERROR "Metal1-Metal1 space (min)"
 VARIABLE UHV_48_ERROR "Via1-Metal1 space (min)"
 VARIABLE UHV_49_ERROR "Metal2-Metal2 space (min)"
 VARIABLE UHV_50_ERROR "Metal3-Metal3 space (min)"
 VARIABLE UHV_51_ERROR "Via3-Via3 space (min)"
 VARIABLE UHV_52_ERROR "Via3-Metal4 space (min)"
 VARIABLE UHV_53_ERROR "Via3-Via4 space (min)"
 VARIABLE UHV_54_ERROR "Via4-Metal4 space (min)"
 VARIABLE UHV_55_ERROR "Via4-Via4 space (min)"
 VARIABLE UHV_56_ERROR "Via4-Metal5 space (min)"
 VARIABLE UHV_57_ERROR "Metal5-Metal5 space (min)"
 VARIABLE UHV_58_ERROR "Via5-Via5 space (min)"
 VARIABLE UHV_59_ERROR "Via5-Metal6 space (min)"
 VARIABLE UHV_60_ERROR "Via5-Via6 space (min)"
 VARIABLE UHV_61_ERROR "Via6-Metal6 space (min)"
 VARIABLE UHV_62_ERROR "Via6-Via7 space (min)"
 VARIABLE UHV_63_ERROR "Via7-Metal7 space (min)"
 VARIABLE UL1_01_ERROR "Minimum width of NU1/PU1 layer"
 VARIABLE UL1_05_ERROR "Minimum required area of NU1/PU1 layer (sq um)"
 VARIABLE UL1_06_ERROR "Minimum required hole area of NU1/PU1 layer  (sq um)"
 VARIABLE UL1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UL1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UL1_09_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner"
 VARIABLE UL1_10_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner"
 VARIABLE UL1_11_ERROR "NU1/PU1 enclosure of nulv/pulv gate (PGD)"
 VARIABLE UL1_116_ERROR "NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UL1_12_ERROR "NU1/PU1 enclosure of nulv/pulv gate (OGD)"
 VARIABLE UL1_13_ERROR "NU1/PU1 space to non-n/pulv gate (PGD)"
 VARIABLE UL1_14_ERROR "NU1/PU1 space to non-n/pulv gate (OGD)"
 VARIABLE UL1_15_ERROR "NU1/PU1 PGD edge must be centered in poly space or poly width"
 VARIABLE UL1_16_ERROR "NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate"
 VARIABLE UL1_17_ERROR "NU1/PU1 concave corner enclosure of non-n/pulv gate"
 VARIABLE UL1_31_ERROR "Minimum space of NU1/PU1 layer"
 VARIABLE UL1_32_ERROR "NU1/PU1 layer is allowed to have coincident edges of length >="
 VARIABLE UL1_33_ERROR "NU1/PU1 layer is allowed to have coincident corners with space >="
 VARIABLE UL1_34_ERROR "NU1/PU1 layer is allowed to have point touch"
 VARIABLE UNW_14_ERROR "N-well space (min)"
 VARIABLE UNW_21_ERROR "N+ active diffusion space to ultra high voltage nwells (min)"
 VARIABLE UNW_22_ERROR "P+ active diffusion enclosure by ultra high voltage nwell (min)"
 VARIABLE UV0_01_ERROR "Minimum width of NV0/PV0 layer"
 VARIABLE UV0_05_ERROR "Minimum required area of NV0/PV0 layer (sq um)"
 VARIABLE UV0_06_ERROR "Minimum required hole area of NV0/PV0 layer  (sq um)"
 VARIABLE UV0_07_ERROR "Minimum segment lengths"
 VARIABLE UV0_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV0_09_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner"
 VARIABLE UV0_10_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner"
 VARIABLE UV0_11_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (PGD)"
 VARIABLE UV0_116_ERROR "NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV0_12_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (OGD)"
 VARIABLE UV0_13_ERROR "NV0/PV0 space to non-n/puv0 gate (PGD)"
 VARIABLE UV0_14_ERROR "NV0/PV0 space to non-n/puv0 gate (OGD)"
 VARIABLE UV0_15_ERROR "NV0/PV0 PGD edge must be centered in poly space or poly width"
 VARIABLE UV0_16_ERROR "NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate"
 VARIABLE UV0_17_ERROR "NV0/PV0 concave corner enclosure of non-n/puv0 gate"
 VARIABLE UV0_31_ERROR "Minimum space of NV0/PV0 layer"
 VARIABLE UV0_32_ERROR "NV0/PV0 layer is allowed to have coincident edges of length >="
 VARIABLE UV0_33_ERROR "NV0/PV0 layer is allowed to have coincident corners with space >="
 VARIABLE UV0_34_ERROR "NV0/PV0 layer is allowed to have point touch"
 VARIABLE UV1_01_ERROR "Minimum width of NV1/PV1 layer"
 VARIABLE UV1_05_ERROR "Minimum required area of NV1/PV1 layer (sq um)"
 VARIABLE UV1_06_ERROR "Minimum required hole area of NV1/PV1 layer  (sq um)"
 VARIABLE UV1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UV1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV1_09_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner"
 VARIABLE UV1_10_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner"
 VARIABLE UV1_11_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (PGD)"
 VARIABLE UV1_116_ERROR "NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV1_12_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (OGD)"
 VARIABLE UV1_13_ERROR "NV1/PV1 space to non-n/puv1 gate (PGD)"
 VARIABLE UV1_14_ERROR "NV1/PV1 space to non-n/puv1 gate (OGD)"
 VARIABLE UV1_15_ERROR "NV1/PV1 PGD edge must be centered in poly space or poly width"
 VARIABLE UV1_16_ERROR "NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate"
 VARIABLE UV1_17_ERROR "NV1/PV1 concave corner enclosure of non-n/puv1 gate"
 VARIABLE UV1_31_ERROR "Minimum space of NV1/PV1 layer"
 VARIABLE UV1_32_ERROR "NV1/PV1 layer is allowed to have coincident edges of length >="
 VARIABLE UV1_33_ERROR "NV1/PV1 layer is allowed to have coincident corners with space >="
 VARIABLE UV1_34_ERROR "NV1/PV1 layer is allowed to have point touch"
 VARIABLE UV2_01_ERROR "Minimum width of NV2/PV2 layer"
 VARIABLE UV2_05_ERROR "Minimum required area of NV2/PV2 layer (sq um)"
 VARIABLE UV2_06_ERROR "Minimum required hole area of NV2/PV2 layer  (sq um)"
 VARIABLE UV2_07_ERROR "Minimum segment lengths"
 VARIABLE UV2_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV2_09_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner"
 VARIABLE UV2_10_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner"
 VARIABLE UV2_11_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (PGD)"
 VARIABLE UV2_116_ERROR "NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV2_12_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (OGD)"
 VARIABLE UV2_13_ERROR "NV2/PV2 space to non-n/puv2 gate (PGD)"
 VARIABLE UV2_14_ERROR "NV2/PV2 space to non-n/puv2 gate (OGD)"
 VARIABLE UV2_15_ERROR "NV2/PV2 PGD edge must be centered in poly space or poly width"
 VARIABLE UV2_16_ERROR "NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate"
 VARIABLE UV2_17_ERROR "NV2/PV2 concave corner enclosure of non-n/puv2 gate"
 VARIABLE UV2_31_ERROR "Minimum space of NV2/PV2 layer"
 VARIABLE UV2_32_ERROR "NV2/PV2 layer is allowed to have coincident edges of length >="
 VARIABLE UV2_33_ERROR "NV2/PV2 layer is allowed to have coincident corners with space >="
 VARIABLE UV2_34_ERROR "NV2/PV2 layer is allowed to have point touch"
 VARIABLE UV3_01_ERROR "Minimum width of NV3/PV3 layer"
 VARIABLE UV3_05_ERROR "Minimum required area of NV3/PV3 layer (sq um)"
 VARIABLE UV3_06_ERROR "Minimum required hole area of NV3/PV3 layer  (sq um)"
 VARIABLE UV3_07_ERROR "Minimum segment lengths"
 VARIABLE UV3_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV3_09_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner"
 VARIABLE UV3_10_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner"
 VARIABLE UV3_11_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (PGD)"
 VARIABLE UV3_116_ERROR "NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV3_12_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (OGD)"
 VARIABLE UV3_13_ERROR "NV3/PV3 space to non-n/puv3 gate (PGD)"
 VARIABLE UV3_14_ERROR "NV3/PV3 space to non-n/puv3 gate (OGD)"
 VARIABLE UV3_15_ERROR "NV3/PV3 PGD edge must be centered in poly space or poly width"
 VARIABLE UV3_16_ERROR "NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate"
 VARIABLE UV3_17_ERROR "NV3/PV3 concave corner enclosure of non-n/puv3 gate"
 VARIABLE UV3_31_ERROR "Minimum space of NV3/PV3 layer"
 VARIABLE UV3_32_ERROR "NV3/PV3 layer is allowed to have coincident edges of length >="
 VARIABLE UV3_33_ERROR "NV3/PV3 layer is allowed to have coincident corners with space >="
 VARIABLE UV3_34_ERROR "NV3/PV3 layer is allowed to have point touch"
 VARIABLE V0P_02_ERROR "Via0PAX length (PGD), fixed value"
 VARIABLE V0P_102_ERROR "Via0PAY length (PGD), fixed value"
 VARIABLE V0T_10_ERROR "Via0TAX (bridge via) length, fixed value"
 VARIABLE V0T_11_ERROR "Via0TBX (bridge via) length, fixed value"
 VARIABLE V0T_12_ERROR "Via0TPX (bridge via) length, fixed value"
 VARIABLE V0T_20_ERROR "Via0TAY (bridge via) length, fixed value"
 VARIABLE V0T_21_ERROR "Via0TBY (bridge via) length, fixed value"
 VARIABLE V0T_22_ERROR "Via0TAY/TBY are only allowed in ULP region (under width_02 M1)"
 VARIABLE V0_01_ERROR "Width of Via0, fixed value (OGD)"
 VARIABLE V0_02_ERROR "Via0AX length (PGD), fixed value"
 VARIABLE V0_03_ERROR "Via0BX length (PGD), fixed value"
 VARIABLE V0_04_ERROR "Via0CX length (PGD), fixed value"
 VARIABLE V0_05_ERROR "Via0A length (PGD), fixed value"
 VARIABLE V0_06_ERROR "Via0B length (PGD), fixed value"
 VARIABLE V0_07_ERROR "Via0DX length (PGD), fixed value"
 VARIABLE V0_08_ERROR "Via0EX length (PGD), fixed value"
 VARIABLE V0_09_ERROR "Via0C length (PGD), fixed value"
 VARIABLE V0_10_ERROR "Via0FX length (PGD), fixed value"
 VARIABLE V0_101_ERROR "Width of Via0 in ULP region, fixed value (OGD)"
 VARIABLE V0_102_ERROR "Via0AY length (PGD), fixed value"
 VARIABLE V0_103_ERROR "Via0BY length (PGD), fixed value"
 VARIABLE V0_104_ERROR "Via0CY length (PGD), fixed value"
 VARIABLE V0_105_ERROR "Via0AW length (PGD), fixed value"
 VARIABLE V0_106_ERROR "Via0BW length (PGD), fixed value"
 VARIABLE V0_107_ERROR "Via0DY length (PGD), fixed value"
 VARIABLE V0_108_ERROR "Via0EY length (PGD), fixed value"
 VARIABLE V0_111_ERROR "Width of Via0TAY/TBY, fixed value (OGD)"
 VARIABLE V0_122_ERROR "Unrestricted Via0AY-to-Via0AY center-to-center space (min)"
 VARIABLE V0_142_ERROR "Minimum Via0TBX/TBY overlap of M0"
 VARIABLE V0_171_ERROR "Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_19_ERROR "V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)"
 VARIABLE V0_22_ERROR "Unrestricted Via0AX-to-Via0AX center-to-center space (min)"
 VARIABLE V0_23_ERROR "Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)"
 VARIABLE V0_24_ERROR "Min space between non-SA Via0 edges (PGD)"
 VARIABLE V0_242_ERROR "Minimum Via0TPX overlap of M0"
 VARIABLE V0_25_ERROR "Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)"
 VARIABLE V0_250_ERROR "Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space"
 VARIABLE V0_252_ERROR "Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY "
 VARIABLE V0_26_ERROR "Unrestricted min Via0 edge-to-edge space"
 VARIABLE V0_27_ERROR "V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)"
 VARIABLE V0_28_ERROR "Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value"
 VARIABLE V0_29_ERROR "Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only"
 VARIABLE V0_30_ERROR "A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs"
 VARIABLE V0_31_ERROR "Min Via0 to VCN space (on different Metal0)"
 VARIABLE V0_32_ERROR "Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space"
 VARIABLE V0_328_ERROR "Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same"
 VARIABLE V0_33_ERROR "Min Via0 edge space to Metal0"
 VARIABLE V0_40_ERROR "Min Metal0 side enclosure of Via0"
 VARIABLE V0_42_ERROR "Minimum Via0TAX/TAY overlap of M0"
 VARIABLE V0_43_ERROR "Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines"
 VARIABLE V0_49_ERROR "Min Metal0 line end enclosure of Via0"
 VARIABLE V0_61_ERROR "Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX"
 VARIABLE V0_62_ERROR "Minimum M1 line end enclosure of Via0 (see V0_61 exception)"
 VARIABLE V0_63_ERROR "M1 line end enclosure of Via0PAX (fixed value) on one end only"
 VARIABLE V0_64_ERROR "Minimum M1 line end enclosure of opposite side of Via0PAX"
 VARIABLE V0_66_ERROR "Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86"
 VARIABLE V0_69_ERROR "M1 line-side enclosure of Via0TAY/TBY, only allowed value"
 VARIABLE V0_70_ERROR "Min Via0 corner-to-corner space"
 VARIABLE V0_71_ERROR "Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_840_ERROR "Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends "
 VARIABLE V0_98_ERROR "V0TAX/TAYs cannot be on a power net"
 VARIABLE V0_99_ERROR "V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging."
 VARIABLE V10_01_ERROR "Square Via10 size ONLY ALLOWED value"
 VARIABLE V10_02_ERROR "Square Via10 to Square Via10 (center-to-center) separation"
 VARIABLE V10_11_ERROR "M10 enclosure of Square Via10"
 VARIABLE V10_12_ERROR "M10 enclosure of Square Via10, orthogonal edge"
 VARIABLE V10_31_ERROR "Rectangular Via10 width, ONLY ALLOWED value"
 VARIABLE V10_32_ERROR "Rectangular Via10 length, ONLY ALLOWED value"
 VARIABLE V10_33_ERROR "Rectangular Via10 space to Via10 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check"
 VARIABLE V10_51_ERROR "M10 enclosure of Rectangular Via10"
 VARIABLE V10_52_ERROR "M10 enclosure of Rectangular Via10, orthogonal edge"
 VARIABLE V11_31_ERROR "Width of Via11A/B/C, fixed value"
 VARIABLE V11_32_ERROR "Via11A length, fixed value"
 VARIABLE V11_33_ERROR "Via11B length, fixed value"
 VARIABLE V11_34_ERROR "Via11C length, fixed value"
 VARIABLE V11_40_ERROR "Via11 to Via11 space (all directions)"
 VARIABLE V11_41_ERROR "Via11 to Via11 corner-to-corner space"
 VARIABLE V11_51_ERROR "M11 enclosure of Via11 (all directions)"
 VARIABLE V1H_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1H_02_ERROR "Via1HA length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_05_ERROR "Via1HD length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_08_ERROR "Via1HG length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_09_ERROR "Via1HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_10_ERROR "Via1HK length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_11_ERROR "Via1HL length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_12_ERROR "Via1HM length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1T_01_ERROR "Via1TA-Bridge via length (OGD), fixed value"
 VARIABLE V1T_02_ERROR "Via1TA-Bridge via width (PGD), fixed value"
 VARIABLE V1T_03_ERROR "Via1TB-Bridge via width (PGD), fixed value"
 VARIABLE V1T_11_ERROR "Via1TB-Bridge via length (OGD), fixed value"
 VARIABLE V1T_20_ERROR "The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1_02_ERROR "Via1A length (PGD), fixed value"
 VARIABLE V1_03_ERROR "Via1B length (PGD), fixed value"
 VARIABLE V1_04_ERROR "Via1C length (PGD), fixed value"
 VARIABLE V1_05_ERROR "Via1D length (PGD), fixed value"
 VARIABLE V1_06_ERROR "Via1F length (PGD), fixed value"
 VARIABLE V1_07_ERROR "Via1G length (PGD), fixed value"
 VARIABLE V1_08_ERROR "Via1J length (PGD), fixed value"
 VARIABLE V1_10_ERROR "Via1L length (PGD), fixed value"
 VARIABLE V1_124_ERROR "Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)"
 VARIABLE V1_125_ERROR "Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule"
 VARIABLE V1_128_ERROR "Unrestricted min Via1 edge-to-edge space (OGD)"
 VARIABLE V1_13_ERROR "Via1O length (PGD), fixed value"
 VARIABLE V1_14_ERROR "Via1R length (PGD), fixed value"
 VARIABLE V1_140_ERROR "Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_142_ERROR "Minimum Via1TA overlap of Metal1 (OGD)"
 VARIABLE V1_15_ERROR "Via1E length (PGD), fixed value"
 VARIABLE V1_16_ERROR "Via1S length (PGD), fixed value"
 VARIABLE V1_17_ERROR "Via1V length (PGD), fixed value"
 VARIABLE V1_20_ERROR "The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_22_ERROR "Unrestricted Via1A-to-Via1A center-to-center space (min)"
 VARIABLE V1_225_ERROR "A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. "
 VARIABLE V1_226_ERROR "A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction."
 VARIABLE V1_227_ERROR "Max PGD length of neighboring vias for V1_226 to apply (<)"
 VARIABLE V1_23_ERROR "Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)"
 VARIABLE V1_24_ERROR "Min Via1 corner-to-corner space"
 VARIABLE V1_25_ERROR "A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28."
 VARIABLE V1_26_ERROR "A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. "
 VARIABLE V1_28_ERROR "Unrestricted min Via1 edge-to-edge space (PGD)"
 VARIABLE V1_301_ERROR "Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)"
 VARIABLE V1_302_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302"
 VARIABLE V1_303_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303"
 VARIABLE V1_32_ERROR "Min Via1 to Via0 space (on different Metal1)"
 VARIABLE V1_33_ERROR "Min Via1 edge space to Metal1"
 VARIABLE V1_40_ERROR "Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_42_ERROR "Minimum Via1TB overlap of Metal1 (OGD)"
 VARIABLE V1_43_ERROR "Via1TA/TB must overlap 2 adjacent M1 lines"
 VARIABLE V1_49_ERROR "Min Metal1 line-end enclosure of Via1"
 VARIABLE V1_50_ERROR "Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86"
 VARIABLE V1_52_ERROR "All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)"
 VARIABLE V1_53_ERROR "Via1HD/HG can only be covered by a width_L_06 metal2"
 VARIABLE V1_54_ERROR "Via1HJ/HK can only be covered by a width_L_05 metal2"
 VARIABLE V1_55_ERROR "Via1HA can only be covered by a width_M_01 M2 wire"
 VARIABLE V1_56_ERROR "Via1HL/HM can only be covered by a width_L_02 or wider M2 wire"
 VARIABLE V1_61_ERROR "Min M2 line-end enclosure of Via1 "
 VARIABLE V1_97_ERROR "Min space between Via1TA/TB long edge to long edge (PGD)"
 VARIABLE V1_98_ERROR "V1Ts cannot be on a power net"
 VARIABLE V2H_01_ERROR "Width of Via2HA (PGD), fixed value"
 VARIABLE V2H_02_ERROR "Via2HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_03_ERROR "Width of Via2HG (PGD), fixed value"
 VARIABLE V2H_04_ERROR "Via2HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_05_ERROR "Width of Via2HK (PGD), fixed value"
 VARIABLE V2H_06_ERROR "Via2HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_07_ERROR "Width of Via2HM (PGD), fixed value"
 VARIABLE V2H_08_ERROR "Via2HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_10_ERROR "Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge."
 VARIABLE V2H_11_ERROR "Width of Via2HD (PGD), fixed value"
 VARIABLE V2H_12_ERROR "Via2HD length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_13_ERROR "Width of Via2HJ (PGD), fixed value"
 VARIABLE V2H_14_ERROR "Via2HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_15_ERROR "Width of Via2HL (PGD), fixed value"
 VARIABLE V2H_16_ERROR "Via2HL length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_20_ERROR "None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges."
 VARIABLE V2T_01_ERROR "Via2TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_02_ERROR "Via2TA-Bridge via width (OGD), fixed value"
 VARIABLE V2T_03_ERROR "Via2TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_04_ERROR "Via2TB-Bridge via width (OGD), fixed value"
 VARIABLE V2T_05_ERROR "Via2TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_06_ERROR "Via2TC-Bridge via width (OGD), fixed value"
 VARIABLE V2T_20_ERROR "The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_01_ERROR "Width of below Via2 (PGD), fixed value"
 VARIABLE V2_02_ERROR "Via2A length (OGD), fixed value"
 VARIABLE V2_03_ERROR "Via2B length (OGD), fixed value"
 VARIABLE V2_04_ERROR "Via2D length (OGD), fixed value"
 VARIABLE V2_05_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_06_ERROR "Via2G length (OGD), fixed value"
 VARIABLE V2_07_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_08_ERROR "Via2J length (OGD), fixed value"
 VARIABLE V2_09_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_10_ERROR "Via2V length (OGD), fixed value"
 VARIABLE V2_11_ERROR "Via2L length (OGD), fixed value"
 VARIABLE V2_116_ERROR "Via2GY (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_117_ERROR "Via2GY length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_118_ERROR "Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_119_ERROR "Via2GZ length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_12_ERROR "Via2N length (OGD), fixed value"
 VARIABLE V2_120_ERROR "Via2JX length (OGD), fixed value"
 VARIABLE V2_121_ERROR "Via2S (PGD), fixed value (SA edges)"
 VARIABLE V2_122_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_123_ERROR "Via2GX (PGD), fixed value (SA edges)"
 VARIABLE V2_124_ERROR "Via2GX length (OGD), fixed value"
 VARIABLE V2_127_ERROR "Via2JX (PGD), fixed value (SA edges)"
 VARIABLE V2_128_ERROR "Unrestricted min Via2 edge-to-edge space, between SA edges"
 VARIABLE V2_129_ERROR "Via2VX (PGD), fixed value (SA edges)"
 VARIABLE V2_13_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_130_ERROR "Via2VX length (OGD), fixed value"
 VARIABLE V2_131_ERROR "Via2RX (PGD), fixed value (SA edges)"
 VARIABLE V2_132_ERROR "Via2RX length (OGD), fixed value"
 VARIABLE V2_133_ERROR "Via2RY (PGD), fixed value (SA edges)"
 VARIABLE V2_134_ERROR "Via2RY length (OGD), fixed value"
 VARIABLE V2_135_ERROR "Via2NX (PGD), fixed value (SA edges)"
 VARIABLE V2_136_ERROR "Via2NX length (OGD), fixed value"
 VARIABLE V2_137_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_138_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_139_ERROR "Via2PT (PGD), fixed value (SA edges)"
 VARIABLE V2_14_ERROR "Via2O length (OGD), fixed value"
 VARIABLE V2_140_ERROR "Via2PT length (OGD), fixed value"
 VARIABLE V2_141_ERROR "Via2PU (PGD), fixed value (SA edges)"
 VARIABLE V2_142_ERROR "Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142."
 VARIABLE V2_143_ERROR "Via2PV (PGD), fixed value (SA edges)"
 VARIABLE V2_144_ERROR "Via2PV length (OGD), fixed value"
 VARIABLE V2_145_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_146_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_147_ERROR "Via2PX (PGD), fixed value (SA edges)"
 VARIABLE V2_148_ERROR "Via2PX length (OGD), fixed value"
 VARIABLE V2_149_ERROR "Via2PY (PGD), fixed value (SA edges)"
 VARIABLE V2_150_ERROR "Via2PY length (OGD), fixed value"
 VARIABLE V2_152_ERROR "Min Via2 to Via1 edge-to-edge space (on different Metal2)"
 VARIABLE V2_16_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_161_ERROR "Via2SA (PGD), fixed value (SA edges)"
 VARIABLE V2_162_ERROR "Via2SA length (OGD), fixed value"
 VARIABLE V2_163_ERROR "Via2SB (PGD), fixed value (SA edges)"
 VARIABLE V2_164_ERROR "Via2SB length (OGD), fixed value"
 VARIABLE V2_165_ERROR "Via2SC (PGD), fixed value (SA edges)"
 VARIABLE V2_166_ERROR "Via2SC length (OGD), fixed value"
 VARIABLE V2_17_ERROR "Via2ZA length (OGD), fixed value"
 VARIABLE V2_172_ERROR "Via2PU length (OGD), fixed value"
 VARIABLE V2_18_ERROR "Via2ZB length (OGD), fixed value"
 VARIABLE V2_19_ERROR "Via2C length (OGD), fixed value"
 VARIABLE V2_20_ERROR "The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_22_ERROR "Unrestricted V2A-to-V2A center-to-center space (min)"
 VARIABLE V2_228_ERROR "Unrestricted min V2HA SA edge to SA edge of any via2"
 VARIABLE V2_23_ERROR "Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)"
 VARIABLE V2_24_ERROR "Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)"
 VARIABLE V2_240_ERROR "Only V2_01 width vias can overhang Metal2 (PGD)"
 VARIABLE V2_241_ERROR "Minimum Metal2 enclosure of Via2GY/GZ (PGD)"
 VARIABLE V2_250_ERROR "Min unrestricted Via2 corner-to-corner space"
 VARIABLE V2_251_ERROR "A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via "
 VARIABLE V2_252_ERROR "A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via "
 VARIABLE V2_28_ERROR "Unrestricted min Via2 edge-to-edge space, between non-SA edges"
 VARIABLE V2_32_ERROR "Min Via2 to Via1 corner-to-corner space (on different Metal2)"
 VARIABLE V2_33_ERROR "Min Via2 edge space to Metal2"
 VARIABLE V2_40_ERROR "Maximum Via2 overhang of Metal2 (PGD)"
 VARIABLE V2_41_ERROR "Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)"
 VARIABLE V2_42_ERROR "Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42."
 VARIABLE V2_43_ERROR "Via2TA/TB/TC must overlap 2 adjacent Metal2 lines"
 VARIABLE V2_45_ERROR "Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)"
 VARIABLE V2_450_ERROR "Min Bridge Via2 corner-to-corner space to any other via2"
 VARIABLE V2_451_ERROR "Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge"
 VARIABLE V2_452_ERROR "Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge"
 VARIABLE V2_46_ERROR "Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)"
 VARIABLE V2_49_ERROR "Min Metal2 line-end enclosure of Via2"
 VARIABLE V2_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V2_54_ERROR "Via2HJ can only be covered by a width_L_05 metal3"
 VARIABLE V2_61_ERROR "Min M3 line-end enclosure of Via2 "
 VARIABLE V2_62_ERROR "Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) "
 VARIABLE V2_97_ERROR "Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)"
 VARIABLE V2_98_ERROR "V2Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V3H_01_ERROR "Width of Via3HA (OGD), fixed value"
 VARIABLE V3H_02_ERROR "Via3HA length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_03_ERROR "Width of Via3HG (OGD), fixed value"
 VARIABLE V3H_04_ERROR "Via3HG length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_05_ERROR "Width of Via3HK (OGD), fixed value"
 VARIABLE V3H_06_ERROR "Via3HK length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_07_ERROR "Width of Via3HM (OGD), fixed value"
 VARIABLE V3H_08_ERROR "Via3HM length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_10_ERROR "Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge."
 VARIABLE V3H_11_ERROR "Width of Via3HD (OGD), fixed value"
 VARIABLE V3H_12_ERROR "Via3HD length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_13_ERROR "Width of Via3HJ (OGD), fixed value"
 VARIABLE V3H_14_ERROR "Via3HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_15_ERROR "Width of Via3HL (OGD), fixed value"
 VARIABLE V3H_16_ERROR "Via3HL length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_17_ERROR "Width of Via3HN (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3H_18_ERROR "Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) "
 VARIABLE V3H_20_ERROR "None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges."
 VARIABLE V3T_01_ERROR "Via3TA-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_02_ERROR "Via3TA-Bridge via width (PGD), fixed value"
 VARIABLE V3T_03_ERROR "Via3TB-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_04_ERROR "Via3TB-Bridge via width (PGD), fixed value"
 VARIABLE V3T_05_ERROR "Via3TC-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_06_ERROR "Via3TC-Bridge via width (PGD), fixed value"
 VARIABLE V3T_20_ERROR "The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_01_ERROR "Width of below Via3 (OGD), fixed value"
 VARIABLE V3_02_ERROR "Via3A length (PGD), fixed value"
 VARIABLE V3_03_ERROR "Via3B length (PGD), fixed value"
 VARIABLE V3_04_ERROR "Via3D length (PGD), fixed value"
 VARIABLE V3_05_ERROR "Via3F length (PGD), fixed value"
 VARIABLE V3_06_ERROR "Via3G length (PGD), fixed value"
 VARIABLE V3_07_ERROR "Via3X length (PGD), fixed value"
 VARIABLE V3_08_ERROR "Via3J length (PGD), fixed value"
 VARIABLE V3_09_ERROR "Via3R length (PGD), fixed value"
 VARIABLE V3_10_ERROR "Via3V length (PGD), fixed value"
 VARIABLE V3_101_ERROR "Width of Via3S (OGD), fixed value (SA edge)"
 VARIABLE V3_102_ERROR "Length of Via3S (PGD), fixed value"
 VARIABLE V3_103_ERROR "Width of Via3U (OGD), fixed value (SA edge)"
 VARIABLE V3_104_ERROR "Length of Via3U (PGD), fixed value"
 VARIABLE V3_105_ERROR "Width of Via3V (OGD), fixed value (SA edge)"
 VARIABLE V3_106_ERROR "Length of Via3V (PGD), fixed value"
 VARIABLE V3_107_ERROR "Width of Via3W (OGD), fixed value (SA edge)"
 VARIABLE V3_108_ERROR "Length of Via3W (PGD), fixed value"
 VARIABLE V3_109_ERROR "Width of Via3X (OGD), fixed value (SA edge)"
 VARIABLE V3_11_ERROR "Via3L length (PGD), fixed value"
 VARIABLE V3_110_ERROR "Length of Via3X (PGD), fixed value"
 VARIABLE V3_111_ERROR "Width of Via3Y (OGD), fixed value (SA edge)"
 VARIABLE V3_112_ERROR "Length of Via3Y (PGD), fixed value"
 VARIABLE V3_113_ERROR "Width of Via3Z (OGD), fixed value (SA edge)"
 VARIABLE V3_114_ERROR "Length of Via3Z (PGD), fixed value"
 VARIABLE V3_12_ERROR "Via3N length (PGD), fixed value"
 VARIABLE V3_120_ERROR "Via3JX length (PGD), fixed value"
 VARIABLE V3_123_ERROR "Via3GX (OGD), fixed value (SA edges)"
 VARIABLE V3_124_ERROR "Via3GX length (PGD), fixed value"
 VARIABLE V3_125_ERROR "Via3XX (OGD), fixed value (SA edges)"
 VARIABLE V3_126_ERROR "Via3XX length (PGD), fixed value"
 VARIABLE V3_127_ERROR "Via3JX (OGD), fixed value (SA edges)"
 VARIABLE V3_128_ERROR "Unrestricted min Via3 edge-to-edge space, between SA edges"
 VARIABLE V3_129_ERROR "Via3VX (OGD), fixed value (SA edges)"
 VARIABLE V3_13_ERROR "Via3S length (PGD), fixed value"
 VARIABLE V3_130_ERROR "Via3VX length (PGD), fixed value"
 VARIABLE V3_131_ERROR "Via3RX (OGD), fixed value (SA edges)"
 VARIABLE V3_132_ERROR "Via3RX length (PGD), fixed value"
 VARIABLE V3_133_ERROR "Via3RY (OGD), fixed value (SA edges)"
 VARIABLE V3_134_ERROR "Via3RY length (PGD), fixed value"
 VARIABLE V3_135_ERROR "Via3NX (OGD), fixed value (SA edges)"
 VARIABLE V3_136_ERROR "Via3NX length (PGD), fixed value"
 VARIABLE V3_137_ERROR "Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)"
 VARIABLE V3_138_ERROR "Via3RZ length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3_14_ERROR "Via3O length (PGD), fixed value"
 VARIABLE V3_142_ERROR "Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142."
 VARIABLE V3_15_ERROR "Via3T length (PGD), fixed value"
 VARIABLE V3_152_ERROR "Min Via3 to Via2 edge-to-edge space (on different Metal3)"
 VARIABLE V3_153_ERROR "Via3 on isolated M4 to Via2 space (on different Metal3 net)"
 VARIABLE V3_154_ERROR "Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154"
 VARIABLE V3_16_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_161_ERROR "Width of below Via3 (OGD), fixed value (SA edges)"
 VARIABLE V3_162_ERROR "Via3BP length (PGD), fixed value"
 VARIABLE V3_163_ERROR "Via3NP length (PGD), fixed value"
 VARIABLE V3_164_ERROR "Via3OP length (PGD), fixed value"
 VARIABLE V3_165_ERROR "Via3DP length (PGD), fixed value"
 VARIABLE V3_166_ERROR "Via3EP length (PGD), fixed value"
 VARIABLE V3_167_ERROR "Via3TP length (PGD), fixed value"
 VARIABLE V3_168_ERROR "Via3QP length (PGD), fixed value"
 VARIABLE V3_169_ERROR "Via3CP length (PGD), fixed value"
 VARIABLE V3_170_ERROR "Via3RP length (PGD), fixed value"
 VARIABLE V3_171_ERROR "Via3MP length (PGD), fixed value"
 VARIABLE V3_19_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_20_ERROR "The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_22_ERROR "Unrestricted V3A-to-V3A center-to-center space (min)"
 VARIABLE V3_228_ERROR "Unrestricted min V3HA SA edge to SA edge of any via3"
 VARIABLE V3_23_ERROR "Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)"
 VARIABLE V3_24_ERROR "Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)"
 VARIABLE V3_240_ERROR "Only V3_01 width vias can overhang Metal3 (OGD)"
 VARIABLE V3_25_ERROR "The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 "
 VARIABLE V3_250_ERROR "Min unrestricted Via3 corner-to-corner space"
 VARIABLE V3_251_ERROR "A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via "
 VARIABLE V3_252_ERROR "A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via "
 VARIABLE V3_26_ERROR "Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)"
 VARIABLE V3_28_ERROR "Unrestricted min Via3 edge-to-edge space, between non-SA edges"
 VARIABLE V3_32_ERROR "Min Via3 to Via2 corner-to-corner space (on different Metal3)"
 VARIABLE V3_33_ERROR "Min Via3 edge space to Metal3"
 VARIABLE V3_40_ERROR "Maximum Via3 overhang of Metal3 (OGD)"
 VARIABLE V3_41_ERROR "Via3 must be centered on Metal3 (OGD) "
 VARIABLE V3_42_ERROR "Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42."
 VARIABLE V3_43_ERROR "Via3TA/TB/TC must overlap 2 adjacent Metal3 lines"
 VARIABLE V3_45_ERROR "Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)"
 VARIABLE V3_450_ERROR "Min Bridge Via3 corner-to-corner space to any other via3"
 VARIABLE V3_451_ERROR "Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge"
 VARIABLE V3_452_ERROR "Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge"
 VARIABLE V3_46_ERROR "Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)"
 VARIABLE V3_49_ERROR "Min Metal3 line-end enclosure of Via3"
 VARIABLE V3_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V3_54_ERROR "Via3HJ can only be covered by a width_L_05 metal4"
 VARIABLE V3_61_ERROR "Min M4 line-end enclosure of Via3 "
 VARIABLE V3_62_ERROR "Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) "
 VARIABLE V3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE V3_98_ERROR "V3Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4H_01_ERROR "Width of Via4HA (PGD), fixed value"
 VARIABLE V4H_02_ERROR "Via4HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_03_ERROR "Width of Via4HG (PGD), fixed value"
 VARIABLE V4H_04_ERROR "Via4HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_05_ERROR "Width of Via4HK (PGD), fixed value"
 VARIABLE V4H_06_ERROR "Via4HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_07_ERROR "Width of Via4HM (PGD), fixed value"
 VARIABLE V4H_08_ERROR "Via4HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_10_ERROR "Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge."
 VARIABLE V4H_11_ERROR "Width of Via4HD (PGD), fixed value"
 VARIABLE V4H_12_ERROR "Via4HD length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_13_ERROR "Width of Via4HJ (PGD), fixed value"
 VARIABLE V4H_14_ERROR "Via4HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_15_ERROR "Width of Via4HL (PGD), fixed value"
 VARIABLE V4H_16_ERROR "Via4HL length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_20_ERROR "None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges."
 VARIABLE V4T_01_ERROR "Via4TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_02_ERROR "Via4TA-Bridge via width (OGD), fixed value"
 VARIABLE V4T_03_ERROR "Via4TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_04_ERROR "Via4TB-Bridge via width (OGD), fixed value"
 VARIABLE V4T_05_ERROR "Via4TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_06_ERROR "Via4TC-Bridge via width (OGD), fixed value"
 VARIABLE V4T_20_ERROR "The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_01_ERROR "Width of below Via4 (PGD), fixed value"
 VARIABLE V4_02_ERROR "Via4A length (OGD), fixed value"
 VARIABLE V4_03_ERROR "Via4B length (OGD), fixed value"
 VARIABLE V4_04_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_05_ERROR "Via4F length (OGD), fixed value"
 VARIABLE V4_06_ERROR "Via4G length (OGD), fixed value"
 VARIABLE V4_08_ERROR "Via4J length (OGD), fixed value"
 VARIABLE V4_09_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_10_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_102_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_103_ERROR "Via4P length (OGD), fixed value"
 VARIABLE V4_104_ERROR "Via4Q length (OGD), fixed value"
 VARIABLE V4_105_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_106_ERROR "Via4H length (OGD), fixed value"
 VARIABLE V4_11_ERROR "Via4L length (OGD), fixed value"
 VARIABLE V4_111_ERROR "Width (PGD) of below via4s, fixed value"
 VARIABLE V4_112_ERROR "Via4AS length (OGD), fixed value"
 VARIABLE V4_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V4_114_ERROR "Via4HS length (OGD), fixed value"
 VARIABLE V4_115_ERROR "Via4OS length (OGD), fixed value"
 VARIABLE V4_116_ERROR "Via4PS length (OGD), fixed value"
 VARIABLE V4_117_ERROR "Via4DS length (OGD), fixed value"
 VARIABLE V4_118_ERROR "Via4QS length (OGD), fixed value"
 VARIABLE V4_119_ERROR "Via4RS length (OGD), fixed value"
 VARIABLE V4_12_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_120_ERROR "Via4JX length (OGD), fixed value"
 VARIABLE V4_121_ERROR "Via4W Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_122_ERROR "Via4W length (OGD), fixed value"
 VARIABLE V4_123_ERROR "Via4GX (PGD), fixed value (SA edges)"
 VARIABLE V4_124_ERROR "Via4GX length (OGD), fixed value"
 VARIABLE V4_125_ERROR "Via4Y length (OGD), fixed value"
 VARIABLE V4_126_ERROR "Via4Z length (OGD), fixed value"
 VARIABLE V4_127_ERROR "Via4JX (PGD), fixed value (SA edges)"
 VARIABLE V4_128_ERROR "Unrestricted min Via4 edge-to-edge space, between SA edges"
 VARIABLE V4_129_ERROR "Via4NX (PGD), fixed value (SA edges)"
 VARIABLE V4_13_ERROR "Via4S length (OGD), fixed value"
 VARIABLE V4_130_ERROR "Via4NX length (OGD), fixed value"
 VARIABLE V4_131_ERROR "Via4RX (PGD), fixed value (SA edges)"
 VARIABLE V4_132_ERROR "Via4RX length (OGD), fixed value"
 VARIABLE V4_133_ERROR "Via4RY (PGD), fixed value (SA edges)"
 VARIABLE V4_134_ERROR "Via4RY length (OGD), fixed value"
 VARIABLE V4_135_ERROR "Via4VX (PGD), fixed value (SA edges)"
 VARIABLE V4_136_ERROR "Via4VX length (OGD), fixed value"
 VARIABLE V4_137_ERROR "Via4SX (PGD), fixed value (SA edges)"
 VARIABLE V4_138_ERROR "Via4SX length (OGD), fixed value"
 VARIABLE V4_14_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_142_ERROR "Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142."
 VARIABLE V4_15_ERROR "Via4U length (OGD), fixed value"
 VARIABLE V4_152_ERROR "Min Via4 to Via3 edge-to-edge space (on different Metal4)"
 VARIABLE V4_16_ERROR "Via4V Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_17_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_19_ERROR "Via4C length (OGD), fixed value"
 VARIABLE V4_20_ERROR "The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_22_ERROR "Unrestricted V4A-to-V4A center-to-center space (min)"
 VARIABLE V4_228_ERROR "Unrestricted min V4HA SA edge to SA edge of any via4"
 VARIABLE V4_23_ERROR "Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space.  (only allowed value)"
 VARIABLE V4_24_ERROR "Min Via4 corner-to-corner space (Note that space values between V4_24 and V4_250 come with restrictions)"
 VARIABLE V4_240_ERROR "Only V4_01 width vias can overhang Metal4 (PGD)"
 VARIABLE V4_250_ERROR "Min unrestricted Via4 corner-to-corner space"
 VARIABLE V4_251_ERROR "A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via "
 VARIABLE V4_252_ERROR "A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via "
 VARIABLE V4_28_ERROR "Unrestricted min Via4 edge-to-edge space, between non-SA edges"
 VARIABLE V4_29_ERROR "Via4 min edge offset if corner-to-corner space is less than V4_30"
 VARIABLE V4_30_ERROR "Via4  corner-to-corner space limit for V4_29"
 VARIABLE V4_32_ERROR "Min Via4 to Via3 corner-to-corner space (on different Metal4)"
 VARIABLE V4_33_ERROR "Min Via4 edge space to Metal4"
 VARIABLE V4_40_ERROR "Maximum Via4 overhang of Metal4 (PGD)"
 VARIABLE V4_41_ERROR "Via4 must be centered on Metal4 (PGD) "
 VARIABLE V4_42_ERROR "Minimum Via4TA/TB overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TA/TB OGD edge enclosure of M4 inside edge must be >=V4_42."
 VARIABLE V4_43_ERROR "Via4TA/TB/TC must overlap 2 adjacent Metal4 lines"
 VARIABLE V4_45_ERROR "Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)"
 VARIABLE V4_450_ERROR "Min Bridge Via4 corner-to-corner space to any other via4"
 VARIABLE V4_451_ERROR "Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge"
 VARIABLE V4_452_ERROR "Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge"
 VARIABLE V4_46_ERROR "Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)"
 VARIABLE V4_49_ERROR "Min Metal4 line-end enclosure of Via4"
 VARIABLE V4_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V4_54_ERROR "Via4HJ can only be covered by a width_L_05 Metal5"
 VARIABLE V4_61_ERROR "Min M5 line-end enclosure of Via4 "
 VARIABLE V4_62_ERROR "Min M5 line-side enclosure of Via4HD/HJ/HL (OGD) "
 VARIABLE V4_97_ERROR "Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)"
 VARIABLE V4_98_ERROR "V4Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4err_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4err_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V5_01_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_02_ERROR "Via5A length (PGD), fixed value"
 VARIABLE V5_03_ERROR "Via5B length (PGD), fixed value"
 VARIABLE V5_04_ERROR "Via5DS length (PGD), fixed value"
 VARIABLE V5_05_ERROR "Via5ES length (PGD), fixed value"
 VARIABLE V5_06_ERROR "Via5D length (PGD), fixed value"
 VARIABLE V5_07_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_08_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_09_ERROR "Via5FA length (PGD), fixed value"
 VARIABLE V5_10_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_101_ERROR "Width of Via5S (OGD), fixed value (SA edge)"
 VARIABLE V5_102_ERROR "Length of Via5S (PGD), fixed value"
 VARIABLE V5_103_ERROR "Width of Via5U (OGD), fixed value (SA edge)"
 VARIABLE V5_104_ERROR "Length of Via5U (PGD), fixed value"
 VARIABLE V5_105_ERROR "Width of Via5V (OGD), fixed value (SA edge)"
 VARIABLE V5_106_ERROR "Length of Via5V (PGD), fixed value"
 VARIABLE V5_107_ERROR "Width of Via5W (OGD), fixed value (SA edge)"
 VARIABLE V5_108_ERROR "Length of Via5W (PGD), fixed value"
 VARIABLE V5_109_ERROR "Width of Via5X (OGD), fixed value (SA edge)"
 VARIABLE V5_11_ERROR "Via5O length (PGD), fixed value"
 VARIABLE V5_110_ERROR "Length of Via5X (PGD), fixed value"
 VARIABLE V5_111_ERROR "Width of Via5Y (OGD), fixed value (SA edge)"
 VARIABLE V5_112_ERROR "Length of Via5Y (PGD), fixed value"
 VARIABLE V5_113_ERROR "Width of Via5Z (OGD), fixed value (SA edge)"
 VARIABLE V5_114_ERROR "Length of Via5Z (PGD), fixed value"
 VARIABLE V5_115_ERROR "Width of Via5FP (OGD), fixed value (SA edge)"
 VARIABLE V5_116_ERROR "Length of Via5FP (PGD), fixed value"
 VARIABLE V5_117_ERROR "Width of Via5HP (OGD), fixed value (SA edge)"
 VARIABLE V5_118_ERROR "Length of Via5HP (PGD), fixed value"
 VARIABLE V5_12_ERROR "Via5Q length (PGD), fixed value"
 VARIABLE V5_128_ERROR "Unrestricted min Via5 edge-to-edge space (SA edges)"
 VARIABLE V5_13_ERROR "Via5R length (PGD), fixed value"
 VARIABLE V5_14_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_15_ERROR "Via5T length (PGD), fixed value"
 VARIABLE V5_152_ERROR "Min Via5 to Via4 edge-to-edge space (on different Metal5)"
 VARIABLE V5_153_ERROR "Min Via5 on isolated M6 to Via4 space (on different Metal5)"
 VARIABLE V5_154_ERROR "Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154"
 VARIABLE V5_16_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_161_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_162_ERROR "Via5BP length (PGD), fixed value"
 VARIABLE V5_163_ERROR "Via5NP length (PGD), fixed value"
 VARIABLE V5_164_ERROR "Via5OP length (PGD), fixed value"
 VARIABLE V5_165_ERROR "Via5DP length (PGD), fixed value"
 VARIABLE V5_166_ERROR "Via5EP length (PGD), fixed value"
 VARIABLE V5_167_ERROR "Via5TP length (PGD), fixed value"
 VARIABLE V5_168_ERROR "Via5QP length (PGD), fixed value"
 VARIABLE V5_169_ERROR "Via5CP length (PGD), fixed value"
 VARIABLE V5_170_ERROR "Via5RP length (PGD), fixed value"
 VARIABLE V5_171_ERROR "Via5MP length (PGD), fixed value"
 VARIABLE V5_172_ERROR "Via5GP length (PGD), fixed value"
 VARIABLE V5_181_ERROR "Width of Via5YZ (OGD), fixed value"
 VARIABLE V5_182_ERROR "Length of Via5YZ (PGD), fixed value"
 VARIABLE V5_19_ERROR "V5_01 edge of above vias must both be aligned with parallel Metal-6 edges."
 VARIABLE V5_22_ERROR "Unrestricted V5A-to-V5A center-to-center space (min)"
 VARIABLE V5_23_ERROR "Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space. (min value, allowed up to max value <V5_128)"
 VARIABLE V5_24_ERROR "Min Via5 corner-to-corner space"
 VARIABLE V5_240_ERROR "Only V5_01 (32nm), V5_161 (44nm) width vias (except Via5MP) can overhang Metal5 (OGD)"
 VARIABLE V5_25_ERROR "The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 "
 VARIABLE V5_26_ERROR "Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)"
 VARIABLE V5_28_ERROR "Unrestricted min Via5 edge-to-edge space"
 VARIABLE V5_29_ERROR "Via5 min edge offset if corner-to-corner space is less than V5_30"
 VARIABLE V5_30_ERROR "Via5  corner-to-corner space limit for V5_29"
 VARIABLE V5_32_ERROR "Min Via5 to Via4 corner-to-corner space (on different Metal5)"
 VARIABLE V5_33_ERROR "Min Via5 edge space to Metal5"
 VARIABLE V5_40_ERROR "Maximum Via5 overhang of Metal5 (OGD)"
 VARIABLE V5_41_ERROR "Via5 must be centered on Metal5 (OGD)"
 VARIABLE V5_42_ERROR "Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)"
 VARIABLE V5_49_ERROR "Min Metal5 line-end enclosure of Via5"
 VARIABLE V5_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V5_52_ERROR "Via5YZ must be centered under M6_13/14/15 width M6 (only)"
 VARIABLE V5_54_ERROR "Min Metal6 concave corner space to Via5"
 VARIABLE V5_61_ERROR "Min Metal6 line-end enclosure of Via5  (except Via5YZ)"
 VARIABLE V5_62_ERROR "Min Metal6 line-end enclosure of Via5YZ"
 VARIABLE V6_01_ERROR "Via6A width (OGD), fixed value"
 VARIABLE V6_02_ERROR "Via6A length (PGD), fixed value"
 VARIABLE V6_03_ERROR "Via6B width (OGD), fixed value"
 VARIABLE V6_04_ERROR "Via6B length (PGD), fixed value"
 VARIABLE V6_05_ERROR "Via6C length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_06_ERROR "Via6C width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_07_ERROR "Via6D length (PGD), fixed value"
 VARIABLE V6_08_ERROR "Via6D width (OGD), fixed value"
 VARIABLE V6_09_ERROR "Via6E length (PGD), fixed value"
 VARIABLE V6_10_ERROR "Via6E width (OGD), fixed value"
 VARIABLE V6_101_ERROR "Width of Via6R (PGD), fixed value  (SA edge)"
 VARIABLE V6_102_ERROR "Via6R length (OGD), fixed value"
 VARIABLE V6_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6_105_ERROR "Width of Via6T (PGD), fixed value  (SA edge)"
 VARIABLE V6_106_ERROR "Via6T length (OGD), fixed value"
 VARIABLE V6_107_ERROR "Via6DX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_108_ERROR "Via6DX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_109_ERROR "Via6EX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_11_ERROR "Via6F length (PGD), fixed value"
 VARIABLE V6_110_ERROR "Via6EX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_117_ERROR "Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_118_ERROR "Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_12_ERROR "Via6F width (OGD), fixed value"
 VARIABLE V6_128_ERROR "Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V6_13_ERROR "Via6G length (PGD), fixed value"
 VARIABLE V6_14_ERROR "Via6G width (OGD), fixed value"
 VARIABLE V6_15_ERROR "Via6H length (PGD), fixed value"
 VARIABLE V6_16_ERROR "Via6H width (OGD), fixed value"
 VARIABLE V6_17_ERROR "Via6CX length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_18_ERROR "Via6CX width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_19_ERROR "The long edges of V6A/CY must both be aligned with parallel metal edges"
 VARIABLE V6_20_ERROR "The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges"
 VARIABLE V6_22_ERROR "Via6A-Via6A center-to-center space, minimum"
 VARIABLE V6_23_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)"
 VARIABLE V6_24_ERROR "Min Via6 corner-to-corner space"
 VARIABLE V6_240_ERROR "Via6H is not allowed to overhang"
 VARIABLE V6_25_ERROR "Min Via6 facing edge space (V6_23,27,28 are exceptions)"
 VARIABLE V6_27_ERROR "Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum"
 VARIABLE V6_28_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned"
 VARIABLE V6_29_ERROR "Via6 min edge offset if corner-to-corner space is < V6_30"
 VARIABLE V6_30_ERROR "Via6 corner-to-corner space limit (max value) for rule V6_29"
 VARIABLE V6_31_ERROR "Min Via6 to Via5 edge-edge space (on different M6)"
 VARIABLE V6_32_ERROR "Min Via6 to Via5 corner-to-corner space (on different M6)"
 VARIABLE V6_33_ERROR "Min Via6 edge space to Metal6"
 VARIABLE V6_40_ERROR "Maximum Via6 overhang of Metal6 (PGD)"
 VARIABLE V6_41_ERROR "Via6 (except Via6H) must be centered on Metal6 (PGD)"
 VARIABLE V6_48_ERROR "Via6H enclosure by Metal6, min value"
 VARIABLE V6_49_ERROR "Min Metal6 line end enclosure of Via6"
 VARIABLE V6_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V6_54_ERROR "Min M7 concave corner space to Via6"
 VARIABLE V6_61_ERROR "Min M7 line end enclosure of Via6 "
 VARIABLE V6_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V6err_02_ERROR "Via6AS length (OGD), fixed value"
 VARIABLE V6err_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6err_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6err_12_ERROR "Via6Q length (OGD), fixed value"
 VARIABLE V6err_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V7_01_ERROR "Via7A width (PGD), fixed value"
 VARIABLE V7_02_ERROR "Via7A length (OGD), fixed value"
 VARIABLE V7_03_ERROR "Via7B width (PGD), fixed value"
 VARIABLE V7_04_ERROR "Via7B length (OGD), fixed value"
 VARIABLE V7_05_ERROR "Via7F width (PGD), fixed value"
 VARIABLE V7_06_ERROR "Via7F length (OGD), fixed value"
 VARIABLE V7_07_ERROR "Via7FS length (PGD), fixed value"
 VARIABLE V7_08_ERROR "Via7GS length (PGD), fixed value"
 VARIABLE V7_09_ERROR "Via7HS length (PGD), fixed value"
 VARIABLE V7_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7_101_ERROR "Width of below Via7, fixed value (OGD SA-edge)"
 VARIABLE V7_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7_103_ERROR "Via7LS length (PGD), fixed value"
 VARIABLE V7_104_ERROR "Via7MS length (PGD), fixed value"
 VARIABLE V7_105_ERROR "Via7NS length (PGD), fixed value"
 VARIABLE V7_106_ERROR "Via7OS length (PGD), fixed value"
 VARIABLE V7_107_ERROR "Via7PS length (PGD), fixed value"
 VARIABLE V7_108_ERROR "Via7QS length (PGD), fixed value"
 VARIABLE V7_109_ERROR "Via7RS length (PGD), fixed value"
 VARIABLE V7_11_ERROR "Rectangular Via7C width, ONLY ALLOWED value"
 VARIABLE V7_12_ERROR "Rectangular Via7C length, ONLY ALLOWED value"
 VARIABLE V7_128_ERROR "Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V7_13_ERROR "Rectangular Via7D width, ONLY ALLOWED value"
 VARIABLE V7_14_ERROR "Rectangular Via7D length, ONLY ALLOWED value"
 VARIABLE V7_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7_153_ERROR "Width of Via7US, fixed value (OGD SA edge)"
 VARIABLE V7_154_ERROR "Via7US length (PGD), fixed value"
 VARIABLE V7_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V7_159_ERROR "Width of Via7XS, fixed value (OGD SA edge)"
 VARIABLE V7_16_ERROR "Rectangular Via7E width, ONLY ALLOWED value"
 VARIABLE V7_160_ERROR "Via7XS length (PGD), fixed value"
 VARIABLE V7_161_ERROR "Width of Via7YS, fixed value (OGD SA edge)"
 VARIABLE V7_162_ERROR "Via7YS length (PGD), fixed value"
 VARIABLE V7_163_ERROR "Width of Via7ZS, fixed value (OGD SA edge)"
 VARIABLE V7_164_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_17_ERROR "Rectangular Via7E length, ONLY ALLOWED value"
 VARIABLE V7_22_ERROR "Via7A-to-Via7A center-to-center space (on different M7 lines), minimum"
 VARIABLE V7_23_ERROR "Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=V7_230)"
 VARIABLE V7_230_ERROR "Max value for rule V7_23 spacing check"
 VARIABLE V7_24_ERROR "Min Via7 corner-to-corner space"
 VARIABLE V7_28_ERROR "Unrestricted min Via7 edge-to-edge space (non-SA edges)"
 VARIABLE V7_29_ERROR "Via7 min edge offset if corner-to-corner space is less than V7_30"
 VARIABLE V7_30_ERROR "Via7 corner-to-corner space limit for V7_29"
 VARIABLE V7_32_ERROR "Min Via7 to Via6 space (on different Metal7, all-directional check)"
 VARIABLE V7_33_ERROR "Min Via7 edge space to Metal7"
 VARIABLE V7_40_ERROR "Maximum Via7 overhang of Metal7 (OGD/PGD)"
 VARIABLE V7_41_ERROR "Via7 must be centered on Metal7 (PGD/OGD)"
 VARIABLE V7_42_ERROR "Redundant Rectangular Via7s must be aligned with each other"
 VARIABLE V7_49_ERROR "Min Metal7 line-end enclosure of Via7"
 VARIABLE V7_51_ERROR "Both opposite edges of an aligned via (Via7A/B/F) must be metal aligned"
 VARIABLE V7_52_ERROR "Min M8 enclosure of Via7C/D/E (one edge at a corner)"
 VARIABLE V7_53_ERROR "Min M8 line-end enclosure of Via7C/D/E, orthogonal edge"
 VARIABLE V7_54_ERROR "Min Metal8 concave corner space to Via7A/B/F"
 VARIABLE V7_61_ERROR "Min Metal8 line-end enclosure of Via7A/B/F "
 VARIABLE V7err_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7err_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7err_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7err_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7err_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7err_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7err_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7err_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7err_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V8_01_ERROR "Square Via8 size ONLY ALLOWED value"
 VARIABLE V8_02_ERROR "Square Via8 to Square Via8 (center-to-center) separation, minimum"
 VARIABLE V8_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8_11_ERROR "Min M8 enclosure of Square Via8"
 VARIABLE V8_12_ERROR "Min M8 enclosure of Square Via8, orthogonal edge"
 VARIABLE V8_131_ERROR "Rectangular Via8RA width, ONLY ALLOWED value"
 VARIABLE V8_132_ERROR "Rectangular Via8RA length, ONLY ALLOWED value"
 VARIABLE V8_153_ERROR "A Rectangular Via8 that overhangs an M8 edge is only allowed on OGD M8 and must be centered on the OGD M8 line."
 VARIABLE V8_21_ERROR "Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_31_ERROR "Rectangular Via8 width, ONLY ALLOWED value"
 VARIABLE V8_32_ERROR "Rectangular Via8 length, ONLY ALLOWED value"
 VARIABLE V8_33_ERROR "Min Rectangular Via8 space to Via8 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check"
 VARIABLE V8_34_ERROR "Rectangular Via8 Short edge facing space to Square or Rectangular Via8 "
 VARIABLE V8_35_ERROR "Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 "
 VARIABLE V8_39_ERROR "Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)"
 VARIABLE V8_40_ERROR "Redundant Rectangular Via8s must be aligned with each other"
 VARIABLE V8_41_ERROR "Rectangular Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_51_ERROR "Min M8 enclosure of Rectangular Via8"
 VARIABLE V8_52_ERROR "Min M8 enclosure of Rectangular Via8, orthogonal edge"
 VARIABLE V8_53_ERROR "Max extent of Rectangular Via8 short edge beyond M8 side"
 VARIABLE V8_61_ERROR "M9 coverage of Square Via8 (one edge at a corner)"
 VARIABLE V8_62_ERROR "M9 coverage of Square Via8 orthogonal edge"
 VARIABLE V8_71_ERROR "M9 coverage of Rectangular Via8 (one edge at a corner)"
 VARIABLE V8_72_ERROR "M9 coverage of Rectangular Via8, orthogonal edge"
 VARIABLE V8_73_ERROR "Max extent of Redundant Rectangular Via8 long edge beyond M9 edge"
 VARIABLE V8err_01_ERROR "Square Via8SS ONLY ALLOWED value"
 VARIABLE V8err_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8err_31_ERROR "Rectangular Via8RS width, ONLY ALLOWED value"
 VARIABLE V8err_32_ERROR "Rectangular Via8RS length, ONLY ALLOWED value"
 VARIABLE V9_01_ERROR "Square Via9 size ONLY ALLOWED value"
 VARIABLE V9_02_ERROR "Square Via9 to Square Via9 (center-to-center) separation"
 VARIABLE V9_11_ERROR "Maximum Square Via9 overhang of Metal9"
 VARIABLE V9_12_ERROR "M9 enclosure of Square Via9, orthogonal edge"
 VARIABLE V9_21_ERROR "Square Via9 to Via8 (square/rectangular) space (on different M9 net, all-directional check)"
 VARIABLE V9_31_ERROR "Width of Via9A/B/C, fixed value"
 VARIABLE V9_32_ERROR "Via9A length, fixed value"
 VARIABLE V9_33_ERROR "Via9B length, fixed value"
 VARIABLE V9_34_ERROR "Via9C length, fixed value"
 VARIABLE V9_35_ERROR "Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 "
 VARIABLE V9_39_ERROR "Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V9_33)"
 VARIABLE V9_40_ERROR "Min Via9 to Via9 space (all directions)"
 VARIABLE V9_41_ERROR "Min Via9 to Via9 corner-to-corner space"
 VARIABLE V9_51_ERROR "Min M9 enclosure of Via9 (all directions)"
 VARIABLE V9_52_ERROR "M9 enclosure of Rectangular Via9, orthogonal edge"
 VARIABLE V9_61_ERROR "Max extent of Square Via9 edge beyond M10 edge"
 VARIABLE V9_62_ERROR "M10 coverage of Square Via9 orthogonal edge"
 VARIABLE V9_71_ERROR "Max extent of Rectangular Via9 long edge beyond M10 edge"
 VARIABLE V9_72_ERROR "M10 coverage of Rectangular Via9 short edge, minimum"
 VARIABLE VCH_01_ERROR "Width of VCNHB/HC (OGD), fixed value"
 VARIABLE VCH_02_ERROR "VCNHB length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VCH_03_ERROR "VCNHC length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VC_01_ERROR "Width of all VCNs, fixed value (OGD)"
 VARIABLE VC_02_ERROR "VCNAX length fixed value"
 VARIABLE VC_03_ERROR "VCNA length, fixed value"
 VARIABLE VC_04_ERROR "VCNBX length, fixed value"
 VARIABLE VC_05_ERROR "VCNCX length, fixed value"
 VARIABLE VC_06_ERROR "VCNDX length, fixed value"
 VARIABLE VC_07_ERROR "VCNB length, fixed value"
 VARIABLE VC_08_ERROR "VCNEX length, fixed value"
 VARIABLE VC_09_ERROR "VCNFX length, fixed value"
 VARIABLE VC_10_ERROR "VCNC length, fixed value"
 VARIABLE VC_11_ERROR "VCNGX length, fixed value"
 VARIABLE VC_12_ERROR "VCNJX length, fixed value"
 VARIABLE VC_134_ERROR "The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) "
 VARIABLE VC_139_ERROR "Max VCNBX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_19_ERROR "VC_01 edges of above vias must be aligned with Metal-0 side edges."
 VARIABLE VC_22_ERROR "Unrestricted VCNAX-to-VCNAX center-to-center space (min)"
 VARIABLE VC_23_ERROR "Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)"
 VARIABLE VC_24_ERROR "Min space between non-metal-aligned VCN edges (OGD)"
 VARIABLE VC_26_ERROR "Min space between VCN edges (PGD)"
 VARIABLE VC_30_ERROR "Diffcon line-end enclosure of VCN (metal-aligned edge), min value"
 VARIABLE VC_31_ERROR "Max VCNDX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_32_ERROR "Max VCNGX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_33_ERROR "Non-metal aligned VCN edge extent beyond Diffcon side, min value"
 VARIABLE VC_34_ERROR "VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)"
 VARIABLE VC_35_ERROR "Max VCNJX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_36_ERROR "Min VCN space to Diffcon, PGD"
 VARIABLE VC_37_ERROR "Min VCN space to Diffcon, OGD"
 VARIABLE VC_38_ERROR "Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37"
 VARIABLE VC_39_ERROR "Max VCNB OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_40_ERROR "All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)"
 VARIABLE VC_41_ERROR "Max VCNDX OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_42_ERROR "Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN."
 VARIABLE VC_43_ERROR "VCN edge enclosure of Polycon end, max value OGD"
 VARIABLE VC_44_ERROR "Min VCN edge space to Polycon side (PGD)"
 VARIABLE VC_46_ERROR "Min VCN edge space to Polycon end (OGD)"
 VARIABLE VC_47_ERROR "Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_48_ERROR "Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46"
 VARIABLE VC_49_ERROR "Min VCNHC edge space to Polycon side (PGD)"
 VARIABLE VC_51_ERROR "VCNHB/HC can be under a M0L_03/04 line"
 VARIABLE VC_61_ERROR "Minimum M0 line end enclosure of VCN"
 VARIABLE VC_70_ERROR "Min VCN corner-to-corner space"
 VARIABLE VD_07_ERROR "Via7 space threshold that subjects the array to max area check"
 VARIABLE VD_08_ERROR "Via8 space threshold that subjects the array to max area check"
 VARIABLE VD_09_ERROR "Via8 space threshold that subjects the array to max area check"
 VARIABLE VD_10_ERROR "Via9 space threshold that subjects the array to max area check"
 VARIABLE VD_11_ERROR "Via10 space threshold that subjects the array to max area check"
 VARIABLE VD_17_ERROR "Via 7 array width exception limit"
 VARIABLE VD_19_ERROR "Via 8 array width exception limit"
 VARIABLE VD_20_ERROR "Via 9 array width exception limit"
 VARIABLE VD_21_ERROR "Via 10 array width exception limit"
 VARIABLE VD_27_ERROR "Maximum Via 7 array area after merge and exception"
 VARIABLE VD_28_ERROR "Maximum Via 8 array area after merge and exception"
 VARIABLE VD_29_ERROR "Maximum Via 8 array area after merge and exception"
 VARIABLE VD_30_ERROR "Maximum Via 9 array area after merge and exception"
 VARIABLE VD_31_ERROR "Maximum Via 10 array area after merge and exception"
 VARIABLE VD_57_ERROR "Max width of merged Via 7 array"
 VARIABLE VD_58_ERROR "Max width of merged Via 8 array"
 VARIABLE VD_59_ERROR "Max width of merged Via 8 array"
 VARIABLE VD_60_ERROR "Max width of merged Via 9 array"
 VARIABLE VD_61_ERROR "Max width of merged Via 10 array"
 VARIABLE XDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE XG_01_ERROR "XGOXID is only allowed in ULPpitchID or in logic pitch"
 VARIABLE XG_02_ERROR "Min width of XGOXID in any direction"
 VARIABLE XG_03_ERROR "Min space between XGOXID in any direction"
 VARIABLE XG_05_ERROR "PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines"
 VARIABLE XG_06_ERROR "Min XGOXID enclosure of poly end, in PGD"
 VARIABLE XG_07_ERROR "Min XGOXID space to poly end, in PGD"
 VARIABLE XG_08_ERROR "Nwell inside XGOXID and outside XGOXID cannot interact"
 VARIABLE XG_09_ERROR "Min XGOXID enclosure of nwell inside"
 VARIABLE XG_10_ERROR "Min XGOXID space to nwell outside"
 VARIABLE XG_11_ERROR "Min XGOXID enclosure of active gate area inside XGOXID"
 VARIABLE XG_12_ERROR "Min XGOXID space to active gate area outside XGOXID"
 VARIABLE XG_13_ERROR "Min XGOXID space to TGOXID"
 VARIABLE XG_21_ERROR "ULPpitchID must always be covered by XGOXID as shown in the transition rules"
 VARIABLE XPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE XPL_02_ERROR "Poly pitch, ONLY ALLOWED value"

#ENDIF //_P1273d4_DR_TVF_

#ENDIF //DOT4
#IFDEF DOT5


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst//Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.5.txt


#IFNDEF _P1273d5_DR_TVF_
  #DEFINE _P1273d5_DR_TVF_

  // define all rule labels as their constant numeric values
 VARIABLE ADC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE ADC_21 0.14 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE AG4_01 0.08 // Min AG4 width
 VARIABLE AG4_02 0.08 // Min AG4 space
 VARIABLE AG4_03 0.04 // Min AG4 jog segment length
 VARIABLE AG4_04 0.2 // Min AG4 space along a M4 line
 VARIABLE AG4_07 0.1 // Min AG4 overlap of M4 line end
 VARIABLE AG4_08 0.1 // Min AG4 overlap of Via3/Via4
 VARIABLE AG4_09 0.02 // Min AG4 overlap of M4 line side
 VARIABLE AG4_10 0.048 // Max M4 space that gets AG4 synthesis
 VARIABLE AG6_01 0.08 // Min AG6 width
 VARIABLE AG6_02 0.08 // Min AG6 space
 VARIABLE AG6_03 0.04 // Min AG6 jog segment length
 VARIABLE AG6_04 0.4 // Min AG6 space along a M6 line
 VARIABLE AG6_07 0.1 // Min AG6 overlap of M6 line end
 VARIABLE AG6_08 0.1 // Min AG6 overlap of Via5/Via6
 VARIABLE AG6_09 0.04 // Min AG6 overlap of M6 line side
 VARIABLE AG6_10 0.083 // Max M6 space that gets AG6 synthesis
 VARIABLE AL_01 0.14 // Minimum width of NAL/PAL layer
 VARIABLE AL_05 0.0235 // Minimum required area of NAL/PAL layer (sq um)
 VARIABLE AL_06 0.06 // Minimum required hole area of NAL/PAL layer  (sq um)
 VARIABLE AL_07 0.07 // Minimum segment lengths
 VARIABLE AL_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE AL_09 0.21 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner
 VARIABLE AL_10 1 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner
 VARIABLE AL_11 0.021 // NAL/PAL enclosure of nuva/puva gate (PGD)
 VARIABLE AL_116 0.0598 // NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE AL_12 0.021 // NAL/PAL enclosure of nuva/puva gate (OGD)
 VARIABLE AL_13 0.021 // NAL/PAL space to non-n/puva gate (PGD)
 VARIABLE AL_14 0.021 // NAL/PAL space to non-n/puva gate (OGD)
 VARIABLE AL_15 0 // NAL/PAL PGD edge must be centered in poly space or poly width
 VARIABLE AL_16 0.066 // NAL/PAL unrestricted convex corner enclosure of nuva/puva gate
 VARIABLE AL_17 0.066 // NAL/PAL concave corner enclosure of non-n/puva gate
 VARIABLE AL_31 0.14 // Minimum space of NAL/PAL layer
 VARIABLE AL_32 0.07 // NAL/PAL layer is allowed to have coincident edges of length >=
 VARIABLE AL_33 0.07 // NAL/PAL layer is allowed to have coincident corners with space >=
 VARIABLE AL_34 0 // NAL/PAL layer is allowed to have point touch
 VARIABLE AN_72 0 // DiodeID must be drawn line on line with the nwell enclosing the diode.
 VARIABLE APC_42 0.054 // Polycon end overlap of poly for PC_41
 VARIABLE APC_44 0.016 // Polycon end space to poly side
 VARIABLE APL_01 0.09 // Poly width, ONLY ALLOWED value
 VARIABLE APL_02 0.14 // Poly pitch, ONLY ALLOWED value
 VARIABLE APL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE APL_11 0.045 // Poly endcap length
 VARIABLE APL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE APL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE APL_25 0.078 // Poly end space to diffusion PGD
 VARIABLE BC_00 0 // All Bitcell Cell Names must be within the SRAMPOLYID layer  
 VARIABLE BDC_02 0.065 // Minimum diffcon length
 VARIABLE BDC_03 0.04 // Diffcon end-to-end (ETE) space (min)
 VARIABLE BDC_04 0.005 // Diffcon side space to poly, ONLY ALLOWED value 
 VARIABLE BDC_11 0.006 // Transistor diffusion enclosure of diffcon (max value)
 VARIABLE BDC_31 0.012 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE BDC_33 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE BDC_36 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE BDF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE BDF_91 0.04 // Transistor pdiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDF_92 0.028 // Transistor ndiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDG_91 0.028 // SRAM Diffusion check grid width (min value)
 VARIABLE BDG_92 0.084 // SRAM Diffusion check grid width (max value)
 VARIABLE BDG_93 0.056 // SRAM Diffusion check grid space (fixed value1)
 VARIABLE BDG_94 0.128 // SRAM Diffusion check grid space (fixed value2)
 VARIABLE BJ_01 0.124 // N+ S/D block width (post generation)
 VARIABLE BJ_03 0.014 // NSD block space to active n+ diffusion
 VARIABLE BJ_05 0.014 // NSD block enclosure of active p+ diffusion
 VARIABLE BJ_11 0.014 // Ntip block space to active n-diffusion edge
 VARIABLE BJ_12 0.014 // Ntip block enclosure of active p-diffusion edge
 VARIABLE BJ_14 0.1059 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE BJ_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE BK_02 0.124 // P+ S/D block space
 VARIABLE BK_03 0.014 // PSD block space to active p+ diffusion
 VARIABLE BK_05 0.014 // PSD block enclosure of active n+ diffusion
 VARIABLE BK_11 0.014 // Ptip block space to active p-diffusion edge
 VARIABLE BK_12 0.014 // Ptip block enclosure of active n-diffusion edge
 VARIABLE BK_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE BK_15 0.1059 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE BK_23 0.014 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE BLDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)
 VARIABLE BLDI_102 10.4 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RF X73Aonly)
 VARIABLE BLDI_192 13 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)
 VARIABLE BLDI_202 12.4 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )
 VARIABLE BLDI_292 16.5 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)
 VARIABLE BLDI_302 25 // Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)
 VARIABLE BLDI_392 15.3 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)
 VARIABLE BLDI_402 15.5 // Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram
 VARIABLE BLDI_492 12 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)
 VARIABLE BLDI_592 20.5 // Max allowed Intermediate Exposed N-diff density (SDP/HDDP)
 VARIABLE BLD_233 54.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE BLD_234 43.5 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)
 VARIABLE BLD_333 62.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)
 VARIABLE BLD_334 43.14 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)
 VARIABLE BLD_431 3.7 // Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)
 VARIABLE BLD_433 58.4 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)
 VARIABLE BLD_531 2.6 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram
 VARIABLE BLD_533 49.74 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)
 VARIABLE BLD_534 44 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)
 VARIABLE BLD_620 17 // Max required local VCN density inside STTRAMID1/2 (LD_620 exception)
 VARIABLE BLD_631 0 // Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)
 VARIABLE BLD_633 66.7 // Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)
 VARIABLE BLD_731 3.9 // Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU 
 VARIABLE BNW_01 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BNW_03 0.014 // N-well enclosure of P+ active diffusion, in gate-direction
 VARIABLE BNW_24 0.1059 // N-well concave corner space to N+ active diffusion corner
 VARIABLE BNW_28 9.7 // P1273 NW_28 relaxation for sram
 VARIABLE BNW_29 9.6 // P1273 NW_29 relaxation for sram
 VARIABLE BNW_31 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BPC_41 0.031 // Poly overlap of polycon (PGD) for PC_42
 VARIABLE BPC_44 0.01 // Polycon end space to poly side
 VARIABLE BPC_46 0.026 // Polycon end extension beyond poly side for PC_45
 VARIABLE BPC_47 0 // Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)
 VARIABLE BPC_61 0.02 // Polycon side space to gate/diffusion edge
 VARIABLE BPC_81 0.0228 // Polycon space to Diffcon
 VARIABLE BPC_83 0.005 // Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE BPL_01 0.032 // SRAM poly width, fixed value
 VARIABLE BPL_02 0.07 // SRAM poly pitch, fixed value
 VARIABLE BPL_04 0.036 // Short poly end-to-end space (fixed value) (cannot be isolated)
 VARIABLE BPL_11 0.018 // Poly endcap length
 VARIABLE BPL_13 0.01 // Max enclosure of poly by OGD diffusion edges
 VARIABLE BU_01 85 // Bump width, only allowed value
 VARIABLE BU_02 130.3 // Bump to Bump separation (center-to-center, minimum)
 VARIABLE BU_03 0 // Each Bump must have a TV1
 VARIABLE BU_04 157 // Bump to Bump separation core region (center-to-center, maximum)***
 VARIABLE BU_21 750 // Width of outer ring from EOA that requires additional rules
 VARIABLE BU_22 10.5 // Max allowed offset from center of Rectangular TV1 to center of Bump
 VARIABLE BU_23 0 // TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via
 VARIABLE BU_24 0 // TV1 offset is not allowed towards the edge of the die in the outer ring
 VARIABLE BU_25 980 // Allowed gap in outer ring measured from die center line
 VARIABLE BVC_01 0.042 // Bitcell ViaconA width, fixed value (SA edge)
 VARIABLE BVC_02 0.046 // Bitcell ViaconA length, fixed value (non-SA edge)
 VARIABLE BXG_11 0.229 // SRAM Min XGOXID enclosure of active gate area inside XGOXID 
 VARIABLE CDW_100 2.1 // Window for CD_100
 VARIABLE CDW_101 2.1 // Window for CD_101
 VARIABLE CDW_102 2.1 // Window for CD_102
 VARIABLE CDW_103 2.1 // Window for CD_103
 VARIABLE CDW_104 2.1 // Window for CD_104
 VARIABLE CDW_105 2.1 // Window for CD_105
 VARIABLE CDW_106 2.8 // Window for CD_106
 VARIABLE CDW_107 2.8 // Window for CD_107
 VARIABLE CDW_131 1.96 // Window for CD_131
 VARIABLE CDW_200 3.15 // Window for CD_200
 VARIABLE CDW_201 3.15 // Window for CD_201
 VARIABLE CDW_202 3.15 // Window for CD_202
 VARIABLE CDW_203 3.15 // Window for CD_203
 VARIABLE CDW_204 3.15 // Window for CD_204
 VARIABLE CDW_205 3.15 // Window for CD_205
 VARIABLE CDW_206 4.5 // Window for CD_206
 VARIABLE CDW_207 4.5 // Window for CD_207
 VARIABLE CDW_208 8.8 // Window for CD_208
 VARIABLE CDW_209 8.8 // Window for CD_209
 VARIABLE CDW_210 8.8 // Window for CD_210
 VARIABLE CDW_231 1.96 // Window for CD_231
 VARIABLE CD_100 30 // Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_101 18 // Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_102 40 // Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_103 40 // Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_104 40 // Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_105 40 // Minimum concentrated local Metal 5 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_106 23.8 // Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_107 23.8 // Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_131 6 // Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CD_200 75 // Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_201 66.7 // Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_202 78 // Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_203 78 // Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_204 78 // Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_205 78 // Maximum concentrated local Metal 5 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_206 72.4 // Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_207 66.7 // Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_208 85 // Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_209 85 // Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_210 85 // Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_231 76 // Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CHN_01 1 // CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell
 VARIABLE CHN_02 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE CHN_03 150 // Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner
 VARIABLE CHN_04 0 // OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)
 VARIABLE CHN_05 0 // Abutting CHN cells are not allowed to create gaps, jogs or to overlap
 VARIABLE CHN_06 0 // CHN I/O cell must be aligned to EDM I/O cell
 VARIABLE CHN_07 0 // EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) 
 VARIABLE CHN_08 0 // CHN cells dimension not drawn according to spec
 VARIABLE CHW_01 17.58 // Corner Cell x
 VARIABLE CHW_02 16.572 // Corner Cell y
 VARIABLE CHW_03 0.84 // OGD Gap Cell x
 VARIABLE CHW_04 7.5 // OGD Gap Cell y
 VARIABLE CHW_05 7.5 // PGD Gap Cell x
 VARIABLE CHW_06 1.512 // PGD Gap Cell y
 VARIABLE CHW_07 2254.56 // CE12 Resistor Cell x
 VARIABLE CHW_08 7.5 // CE12 Resistor Cell y
 VARIABLE CHW_09 7.5 // MT9/VA9 Leakage Cell x
 VARIABLE CHW_10 2228.688 // MT9/VA9 Leakage Cell y
 VARIABLE CHW_11 5.04 // OGD IO Cell x
 VARIABLE CHW_12 7.5 // OGD IO Cell y
 VARIABLE CHW_13 7.5 // PGD IO Cell x
 VARIABLE CHW_14 6.048 // PGD IO Cell y
 VARIABLE CMW_05 7 // Window for CM_05
 VARIABLE CMW_06 7 // Window for CM_06
 VARIABLE CMW_07 7 // Window for CM_07
 VARIABLE CMW_08 7 // Window for CM_08
 VARIABLE CM_05 50 // Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size
 VARIABLE CM_06 50 // Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size
 VARIABLE CM_07 50 // Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size
 VARIABLE CM_08 50 // Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size
 VARIABLE DA_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DA_02 0 // Transition regions (TRDTOV1) cannot overlap (can abut PGD)
 VARIABLE DA_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DA_04 0.924 // Minimum PGD facing-edge spacing between V1pitchID layers
 VARIABLE DA_05 0.07 // TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DA_06 0 // No restriction on number of TGULV poly lines
 VARIABLE DA_11 0.462 // PGD width of TRDTOV1 ring (OGD running section) (fixed)
 VARIABLE DA_12 0.374 // OGD width of TRDTOV1 ring (PGD running section) (fixed)
 VARIABLE DA_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DA_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)
 VARIABLE DA_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DA_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DA_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DA_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DA_24 1.12 // Minimum width of V1pitchID
 VARIABLE DA_25 0.924 // Minimum V1pitchID segment length
 VARIABLE DA_30 0.56 // Minimum V1pitchID space (between connected V1pitchID region)
 VARIABLE DA_31 0 // Poly fixed layout comparison for Digital-to-TGULV Transition Ring
 VARIABLE DA_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DA_33 0 // Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR
 VARIABLE DA_35 0 // TRDTOV1 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DA_361 0.028 // Fixed width of first 2 poly within TR
 VARIABLE DA_362 0.09 // Fixed width of 3rd/4th poly within TR (under V1pitchID)
 VARIABLE DA_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DA_372 0.046 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DA_373 0.05 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DA_38 0.025 // V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)
 VARIABLE DA_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DA_44 0.12 // Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID
 VARIABLE DA_45 0 // Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate
 VARIABLE DA_46 0.069 // Poly space region on next track min.separation (PGD direction) from TR convex corner
 VARIABLE DA_52 0 // TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region
 VARIABLE DA_53 0.255 // Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value
 VARIABLE DA_54 0.231 // nwell extension outside TRDTOV1 only value (PGD)
 VARIABLE DA_55 0.36 // nwell outside space to V1pitchID
 VARIABLE DA_56 0 // nwell inside V1pitchID and ouside cannot merge
 VARIABLE DA_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DA_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DA_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DA_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DC_00 0 // Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction.
 VARIABLE DC_01 0.028 // Diffcon width, ONLY ALLOWED value
 VARIABLE DC_02 0.084 // Min required Diffcon length
 VARIABLE DC_03 0.042 // Diffcon end-to-end (ETE) space (min)
 VARIABLE DC_04 0.007 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE DC_05 0.336 // Max allowed space between any Diffcon or Polycon edges, in the smaller of either direction
 VARIABLE DC_06 0.54 // Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction
 VARIABLE DC_11 0 // Transistor or tap diffusion enclosure of diffcon, max value
 VARIABLE DC_12 0 // All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge.
 VARIABLE DC_20 0 // All Diffcon line-ends must be on a 21nm grid across the whole die
 VARIABLE DC_21 0.07 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE DC_22 0.1 // Isolated Diffcon (defined by DC_23 AND DC_24) min length
 VARIABLE DC_23 0.112 // Minimum space on both sides of the isolated diffcon
 VARIABLE DC_24 0.056 // Minimum space from atleast one end of the isolated diffcon
 VARIABLE DC_30 0.021 // Min overlap between adjacent line-ends in opposite directions
 VARIABLE DC_31 0.021 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE DC_32 0.063 // Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length
 VARIABLE DC_33 0.084 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE DC_34 0.126 // Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]
 VARIABLE DC_35 0.042 // Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets
 VARIABLE DC_36 0.042 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE DC_37 0 // A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38
 VARIABLE DC_38 0.042 // Offset value for DC_37 check
 VARIABLE DC_50 0 // Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)
 VARIABLE DC_52 0.063 // Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)
 VARIABLE DF_01 0.042 // Min transistor diffusion/device width
 VARIABLE DF_02 0 // Diffusion width must be an integer multiple of DF_01
 VARIABLE DF_03 0.14 // Min transistor diffusion length (OGD)
 VARIABLE DF_04 0 // S/D diffusion PGD edges must be centered in poly
 VARIABLE DF_07 0.336 // Maximum diffusion/device width (PGD), also applies to taps, diodes
 VARIABLE DF_09 0.042 // Diffusion external corner-to-corner space
 VARIABLE DF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE DF_19 0.042 // Diffusion internal corner-to-corner space
 VARIABLE DF_31 0.042 // Minimum diffusion space, PGD
 VARIABLE DF_32 0 // Diffusion space PGD must be an integer multiple of DF_31
 VARIABLE DF_34 0.7 // Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either direction
 VARIABLE DF_35 0 // Transistor/Tap diffusion holes are NOT ALLOWED
 VARIABLE DF_43 0.07 // Minimum diffusion space, OGD (applies to transistors and taps in all combinations)
 VARIABLE DF_51 0.14 // Min Tap diffusion width OGD (Ntap or Ptap)
 VARIABLE DF_52 0.042 // Min Tap diffusion length PGD (Ntap or Ptap)
 VARIABLE DF_56 0 // Tap PGD/OGD edges must follow standard diffusion rules
 VARIABLE DF_80 0 // Every diffusion should have a TCN
 VARIABLE DF_84 0.084 // Tap to Transistor diffusion space PGD (within same well)
 VARIABLE DG_01 0.028 // Diffusion check grid width (fixed value)
 VARIABLE DG_02 0.056 // Diffusion check grid space (fixed value)
 VARIABLE DG_03 1.75 // Minimum Diffusion check grid length
 VARIABLE DG_04 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid width
 VARIABLE DG_05 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid space
 VARIABLE DI_01 4 // Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die
 VARIABLE DI_02 0 // Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other.
 VARIABLE DI_03 1250 // Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)
 VARIABLE DI_04 175 // Maximum distance from the perimeter of all isolated DICs to the Die Edge
 VARIABLE DI_06 3000 // Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)
 VARIABLE DI_07 1000 // Maximum distance from the perimeter of all nested DICs to the Die Edge
 VARIABLE DN_01 0.56 // DN_01 deep n-well width 
 VARIABLE DN_02 1.47 // DN_02 deep n-well space 
 VARIABLE DN_03 0.14 // DN_03 deep n-well overlap of n-well 
 VARIABLE DN_04 0.56 // DN_04 extension of n-well beyond deep n-well 
 VARIABLE DN_05 0.7 // DN_05 deep n-well space to n-well outside 
 VARIABLE DN_07 0.174 // DN_07 deep n-well enclosure of p-gates 
 VARIABLE DN_08 0.174 // DN_08 deep n-well space to p-gates outside the deep nwell 
 VARIABLE DN_09 1.16 // DN_09 deep n-well space to BJTID, CAPID or wellResID 
 VARIABLE DN_10 0 // DN_10 The isolated pwell inside the deep nwell must have a pwell tap (ptap) 
 VARIABLE DN_11 4.2 // DN_11 Max distance from N+ active diff inside DNW to a ptap connected to Vss 
 VARIABLE DN_12 4.2 // DN_12 Max distance from N+ active diff (inside DNW) to ntap in nwell (connected to DNW) connected to Vcc* 
 VARIABLE DN_13 0.7 // DN_13 deep n-well space to diffusions outside (active or tap) 
 VARIABLE DS_00 0 // No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  
 VARIABLE DS_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DS_02 0 // Transition regions (TRDTOS) cannot overlap (can abut PGD)
 VARIABLE DS_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DS_04 0.924 // Minimum PGD facing-edge spacing between SRAMPOLYID layers
 VARIABLE DS_05 0.07 // TRDTOS PGD edge space to Poly check grid outside (fixed value)
 VARIABLE DS_09 0 // Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths.
 VARIABLE DS_11 0.462 // PGD width of TRDTOS ring (OGD running section) (fixed)
 VARIABLE DS_12 0.24 // OGD width of TRDTOS ring (PGD running section) (fixed)
 VARIABLE DS_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DS_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)
 VARIABLE DS_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DS_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DS_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DS_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DS_24 1.044 // SRAMPOLYID to SRAMPOLYID space
 VARIABLE DS_25 0.05 // Minimum SRAMPOLYID area (um sq)
 VARIABLE DS_31 0 // Poly fixed layout comparison for Digital-to-SRAM Transition Ring
 VARIABLE DS_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DS_33 0 // Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR
 VARIABLE DS_35 0 // TRDTOS OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DS_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DS_362 0.032 // Fixed width of 4th poly within TR
 VARIABLE DS_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DS_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DS_373 0.04 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DS_38 0.019 // SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)
 VARIABLE DS_41 0 // OGD running section of TRDTOS must have special poly pattern exactly as illustrated
 VARIABLE DS_50 0 // TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)
 VARIABLE DS_52 0 // TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region
 VARIABLE DS_540 0.002 // TRDTOS enclosure of 1st digital diffcheck (PGD)
 VARIABLE DS_541 0.028 // Width of digital diffcheck (fixed value)
 VARIABLE DS_542 0.056 // Digital diffcheck to digital diffcheck space PGD (fixed value)
 VARIABLE DS_543 0.14 // Digital diffcheck to bitcell diffcheck space OGD (fixed value)
 VARIABLE DS_544 0.092 // Digital diffcheck to bitcell diffcheck space PGD fixed value
 VARIABLE DS_60 0.175 // min SRAMPOLYID space to logic diffusion (OGD)
 VARIABLE DS_601 0.063 // TRDTOULP enclosure of SRAM2 pgd edge
 VARIABLE DS_602 0.079 // ULP sram Transtion cell overlap of SRAMID2 in pdg direction
 VARIABLE DS_61 0.035 // min SRAMPOLYID enclosure of bitcell diffusion (OGD)
 VARIABLE DS_62 0.175 // min SRAMPOLYID space to logic diffcheck (OGD)
 VARIABLE DS_63 0.035 // min SRAMPOLYID enclosure of bitcell diffcheck (OGD)
 VARIABLE DS_64 0.194 // min SRAMPOLYID space to logic diffusion (PGD)
 VARIABLE DS_645 0.093 // ULC SRAM diffcheck PGD spacing (fixed value)
 VARIABLE DS_65 0.052 // min SRAMPOLYID enclosure of bitcell diffusion (PGD)
 VARIABLE DS_66 0.012 // min SRAMPOLYID space to logic diffcheck (PGD)
 VARIABLE DS_660 0.175 // min SRAMID2space to logic diffusion (OGD)
 VARIABLE DS_661 0.042 // min SRAMID2 enclosure of bitcell diffusion (OGD)
 VARIABLE DS_662 0.182 // min SRAMID2 space to logic diffcheck (OGD)
 VARIABLE DS_663 0.042 // bitcell diffcheck extension over SRAMID2 (OGD, fixed value)
 VARIABLE DS_664 0.173 // min SRAMID2 space to logic diffusion (PGD)
 VARIABLE DS_665 0.116 // min SRAMID2 enclosure of bitcell diffusion (PGD)
 VARIABLE DS_666 0.033 // min SRAMID2 space to logic diffcheck (PGD)
 VARIABLE DS_667 0.059 // min SRAMID2 enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_67 0.08 // min SRAMPOLYID enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_68 0.056 // There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID
 VARIABLE DS_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DS_71 0.180 // Min length of OGD TCN in TR
 VARIABLE DS_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DS_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DS_75 0 // OGD edge of SRAMTAPID should be line on line w SRAMPOLYID 
 VARIABLE DS_76 0 // SRAMTAPID should be fully enclosed by SRAMPOLYID
 VARIABLE DS_77 0 // SRAM tap must be enclosed by SRAMTAPID 
 VARIABLE DS_78 0 // Min SRAMTAPID space to bitcell diffusions
 VARIABLE DS_79 0.14 // SRAM tap diffusion space to bitcell diffusion
 VARIABLE DS_80 0.1 // min SRAM diffusion hole length (PGD) post DS_81 merge
 VARIABLE DS_81 0.09 // SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check
 VARIABLE DS_82 0.07 // fixed SRAM diffusion hole width (OGD) post DS_81 merge 
 VARIABLE DT_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DT_02 0 // Transition regions (TRDTOV3) cannot overlap (can abut PGD)
 VARIABLE DT_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DT_04 0.924 // Minimum PGD facing-edge spacing between TGPOLYID layers
 VARIABLE DT_05 0.07 // TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DT_06 0 // Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4
 VARIABLE DT_11 0.462 // PGD width of TRDTOV3 ring (OGD running section) (fixed)
 VARIABLE DT_12 0.654 // OGD width of TRDTOV3 ring (PGD running section) (fixed)
 VARIABLE DT_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DT_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)
 VARIABLE DT_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DT_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DT_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DT_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DT_24 1.26 // Minimum OGD width of V3pitchID
 VARIABLE DT_25 0.924 // Minimum V3pitchID PGD segment length
 VARIABLE DT_30 1.26 // Minimum V3pitchID space (between connected V3pitchID region)
 VARIABLE DT_31 0 // Poly fixed layout comparison for Digital-to-TG Transition Ring
 VARIABLE DT_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DT_33 0 // Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR
 VARIABLE DT_35 0 // TRDTOV3 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DT_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DT_362 0.028 // Fixed width of 4th poly within TR
 VARIABLE DT_363 0.138 // Fixed width of 5th poly within TR
 VARIABLE DT_364 0.16 // Fixed width of 6th poly within TR (this poly is under V3pitchID)
 VARIABLE DT_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DT_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DT_373 0.052 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DT_374 0.052 // Fixed space between 4th and 5th poly within TR
 VARIABLE DT_375 0.056 // Fixed space between 5th and 6th poly within TR
 VARIABLE DT_38 0.025 // V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)
 VARIABLE DT_41 0 // OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DT_44 0.12 // Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID
 VARIABLE DT_45 0 // Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate
 VARIABLE DT_52 0 // TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region
 VARIABLE DT_53 0.025 // Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value
 VARIABLE DT_54 0.231 // nwell extension outside TRDTOV3 only value (PGD)
 VARIABLE DT_55 0.36 // nwell outside space to V3pitchID
 VARIABLE DT_56 0 // nwell inside V3pitchID and ouside cannot merge
 VARIABLE DT_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DT_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DT_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DT_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DX_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DX_02 0 // Transition regions (TRDTOULP) cannot overlap (can abut PGD)
 VARIABLE DX_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DX_04 0.924 // Minimum PGD facing-edge spacing between ULPpitchID layers
 VARIABLE DX_05 0.07 // TRDTOULP PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DX_06 0 // Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)
 VARIABLE DX_11 0.462 // PGD width of TRDTOULP ring (OGD running section) (fixed)
 VARIABLE DX_12 0.84 // OGD width of TRDTOULP ring (PGD running section) (fixed)
 VARIABLE DX_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DX_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)
 VARIABLE DX_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DX_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DX_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DX_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DX_177 0 // Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP
 VARIABLE DX_24 1.428 // Minimum width of ULPpitchID
 VARIABLE DX_25 0.924 // Minimum ULPpitchID segment length
 VARIABLE DX_30 0.56 // Minimum ULPpitchID space (between connected ULPpitchID region)
 VARIABLE DX_31 0 // Poly fixed layout comparison for Digital-to-ULP Transition Ring
 VARIABLE DX_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DX_33 0 // Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR
 VARIABLE DX_35 0 // TRDTOULP OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DX_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DX_362 0.028 // Fixed width of 4th/5th/6th/7th poly within TR
 VARIABLE DX_363 0.046 // Fixed width of 8th poly within TR
 VARIABLE DX_364 0.042 // Fixed width of 9th-12th poly lines (under ULP pitchID in TR)
 VARIABLE DX_371 0.042 // Fixed space between polys throuth 1st to 4th poly within TR
 VARIABLE DX_372 0.031 // Fixed space between 4th and 5th poly within TR
 VARIABLE DX_373 0.041 // Fixed space between 5th and 6th poly within TR
 VARIABLE DX_374 0.026 // Fixed space between 6th and 7th poly within TR
 VARIABLE DX_375 0.038 // Fixed space between 7th and 8th poly within TR
 VARIABLE DX_376 0.042 // Fixed space between polys through 8th to 12th within TR
 VARIABLE DX_38 0.021 // ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)
 VARIABLE DX_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DX_44 0.12 // Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID
 VARIABLE DX_45 0 // Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate
 VARIABLE DX_52 0.315 // TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region
 VARIABLE DX_53 0.052 // Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value
 VARIABLE DX_54 0.231 // nwell extension outside TRDTOULP only value (PGD)
 VARIABLE DX_55 0.36 // nwell outside space to ULPpitchID
 VARIABLE DX_56 0 // nwell inside ULPpitchID and ouside cannot merge
 VARIABLE DX_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DX_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DX_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DX_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE EA_01 1.512 // Edge-of-Active (EOA) PGD length must be a whole multiple of
 VARIABLE EA_02 4.2 // Edge-of-Active (EOA) OGD length must be a whole multiple of
 VARIABLE EA_39 7.512 // TM1 space to EOA boundary, PGD (min)
 VARIABLE EA_40 12.012 // TM1 space to EOA boundary, maximum space
 VARIABLE EA_44 7.4 // TM1 space to EOA boundary, OGD (min)
 VARIABLE EA_45 2.4 // CE1/2 space to EOA boundary OGD (min)
 VARIABLE EA_46 2.512 // CE1/2 space to EOA boundary PGD (min)
 VARIABLE EA_91 0 // At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps).
 VARIABLE EA_92 0 // The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0).
 VARIABLE EDM_01 0 // EOA layer must be present at top level Cell
 VARIABLE EDM_02 0 // Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells
 VARIABLE EDM_03 62 // Maximum number of Fill cells per PGD die edge
 VARIABLE EDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE EDM_05 1 // Maximum number of PGD fill cell that can be placed consecutively
 VARIABLE EDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE EDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_09 5 // Every fifth staircase cell must be a diode staircase cell
 VARIABLE EDM_10 150 // Min distance of I/O cell location away from die corner
 VARIABLE EDM_11 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE EDM_12 0 // Corner cells can only reside in die corners
 VARIABLE EDM_13 0 // EDM cells cannot overlap each other
 VARIABLE EDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE EDW_01 6.72 // Corner Cell x
 VARIABLE EDW_02 6.048 // Corner Cell y
 VARIABLE EDW_03 0.84 // OGD Fill Cell x
 VARIABLE EDW_04 1.512 // OGD Fill Cell y
 VARIABLE EDW_05 1.68 // PGD Fill Cell x
 VARIABLE EDW_06 1.512 // PGD Fill Cell y
 VARIABLE EDW_07 5.04 // OGD IO Cell x
 VARIABLE EDW_08 1.512 // OGD IO Cell y
 VARIABLE EDW_09 1.68 // PGD IO Cell x
 VARIABLE EDW_10 6.048 // PGD IO Cell y
 VARIABLE EDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_12 93.744 // PGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_13 90.72 // OGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE EDW_16 93.744 // PGD STAIRCASSE Cell y
 VARIABLE EDW_17 90.72 // OGD STAIRCASSE Cell x
 VARIABLE EDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE EHV_01 0.032 // Polycon space to Diffcon
 VARIABLE EHV_02 0.032 // VCN space to Diffcon (PGD)
 VARIABLE EHV_04 0.032 // VCN space to polycon (PGD)
 VARIABLE EHV_06 0.029 // VCN-Via0 space (min)
 VARIABLE EHV_07 0.032 // Via0-Via1 space (min)
 VARIABLE EHV_09 0.028 // Via1-Via1 space (min)
 VARIABLE EHV_11 0.032 // Via1-Via2 space (min)
 VARIABLE EHV_12 0.026 // Via2-Metal2 space (min)
 VARIABLE EHV_13 0.028 // Via2-Via2 space (min)
 VARIABLE EHV_15 0.032 // Via2-Via3 space (min)
 VARIABLE EHV_16 0.026 // Via3-Metal3 space (min)
 VARIABLE EHV_18 0.028 // Via3-Via3 space (min)
 VARIABLE EHV_19 0.028 // Via4-Via4 space (min)
 VARIABLE EHV_20 0.03 // Via4-Via5 space (min)
 VARIABLE EHV_21 0.026 // Via5-Metal5 space (min)
 VARIABLE EHV_23 0.032 // Via3-Via4 space (min)
 VARIABLE EHV_24 0.026 // Via4-Metal4 space (min)
 VARIABLE EHV_25 0.04 // Via5-Via6 space (min)
 VARIABLE EHV_26 0.051 // Via6-Via7 space (min)
 VARIABLE EHV_27 0.042 // Via6-Metal6 space (min)
 VARIABLE EHV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE EHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE ENW_14 0.36 // N-well space
 VARIABLE ENW_21 0.12 // N+ active diffusion space to extra high voltage nwells
 VARIABLE ENW_22 0.12 // P+ active diffusion enclosure by extra high voltage nwell
 VARIABLE ER_01 0.21 // ESD N-well resistor width (min)
 VARIABLE ER_03 0.36 // ESD N-well resistor space to ESD N-well or regular N-well (min)
 VARIABLE ER_04 0.063 // ESD N-well enclosure of N+ diffusion inside
 VARIABLE ER_05 0.42 // ESD N-well resistor space to N+ diffusion outside
 VARIABLE ER_06 0.252 // ESD N-well resistor space to P+ diffusion outside
 VARIABLE ER_07 0.126 // ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2
 VARIABLE ER_08 0.126 // ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) 
 VARIABLE ER_09 0.028 // Poly-blocked ESD resistor length, ONLY ALLOWED value
 VARIABLE ER_12 0.084 // Min blocked poly resistor width
 VARIABLE FM_01 77 // Maximum area of floating MT0 with zero facing edge component  (sq um)
 VARIABLE FM_02 672 // Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing
 VARIABLE FM_03 77 // Maximum area of floating MT0 with non-zero facing edge component  (sq um)
 VARIABLE FM_101 1063 // Maximum area of floating MT10 with zero facing edge component  (sq um)
 VARIABLE FM_102 1887 // Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing
 VARIABLE FM_103 750 // Maximum area of floating MT10 with non-zero facing edge component  (sq um)
 VARIABLE FM_11 77 // Maximum area of floating MT1 with zero facing edge component  (sq um)
 VARIABLE FM_111 1063 // Maximum area of floating MT11 with zero facing edge component  (sq um)
 VARIABLE FM_112 1887 // Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing
 VARIABLE FM_113 750 // Maximum area of floating MT11 with non-zero facing edge component  (sq um)
 VARIABLE FM_12 672 // Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing
 VARIABLE FM_13 77 // Maximum area of floating MT1 with non-zero facing edge component  (sq um)
 VARIABLE FM_21 1011 // Maximum area of floating MT2 with zero facing edge component  (sq um)
 VARIABLE FM_22 841 // Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing
 VARIABLE FM_23 294 // Maximum area of floating MT2 with non-zero facing edge component  (sq um)
 VARIABLE FM_291 1125 // Maximum floating metal area for MT4  MT0 network  (sq um)
 VARIABLE FM_292 1750 // Maximum floating metal area for MT5  MT0 network  (sq um)
 VARIABLE FM_293 2375 // Maximum floating metal area for MT6  MT0 network  (sq um)
 VARIABLE FM_294 3000 // Maximum floating metal area for MT7  MT0 network  (sq um)
 VARIABLE FM_295 3000 // Maximum floating metal area for MT8  MT0 network  (sq um)
 VARIABLE FM_296 3000 // Maximum floating metal area for MT9  MT0 network  (sq um)
 VARIABLE FM_297 3000 // Maximum floating metal area for MT10  MT0 network  (sq um)
 VARIABLE FM_298 3625 // Maximum floating metal area for MT11 - MT0 network  (sq um)
 VARIABLE FM_31 1011 // Maximum area of floating MT3 with zero facing edge component  (sq um)
 VARIABLE FM_32 1177 // Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing
 VARIABLE FM_33 98 // Maximum area of floating MT3 with non-zero facing edge component  (sq um)
 VARIABLE FM_41 1011 // Maximum area of floating MT4 with zero facing edge component  (sq um)
 VARIABLE FM_42 841 // Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing
 VARIABLE FM_43 294 // Maximum area of floating MT4 with non-zero facing edge component  (sq um)
 VARIABLE FM_51 1011 // Maximum area of floating MT5 with zero facing edge component  (sq um)
 VARIABLE FM_52 1177 // Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing
 VARIABLE FM_53 98 // Maximum area of floating MT5 with non-zero facing edge component  (sq um)
 VARIABLE FM_61 625 // Maximum area of floating MT6 with zero facing edge component  (sq um)
 VARIABLE FM_62 1029 // Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing
 VARIABLE FM_63 82 // Maximum area of floating MT6 with non-zero facing edge component  (sq um)
 VARIABLE FM_71 750 // Maximum area of floating MT7 with zero facing edge component  (sq um)
 VARIABLE FM_72 1887 // Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing
 VARIABLE FM_73 188 // Maximum area of floating MT7 with non-zero facing edge component  (sq um)
 VARIABLE FM_81 1063 // Maximum area of floating MT8 with zero facing edge component  (sq um)
 VARIABLE FM_82 1887 // Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing
 VARIABLE FM_83 750 // Maximum area of floating MT8 with non-zero facing edge component  (sq um)
 VARIABLE FM_91 1063 // Maximum area of floating MT9 with zero facing edge component  (sq um)
 VARIABLE FM_92 1887 // Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing
 VARIABLE FM_93 750 // Maximum area of floating MT9 with non-zero facing edge component  (sq um)
 VARIABLE FM_B1 0 // Floating bumps are not allowed
 VARIABLE FM_T1 2000 // Maximum length of floating TM1
 VARIABLE GD_01 6 // Minimum Global Exposed P-diffusion density (%)
 VARIABLE GD_02 6 // Minimum Global Exposed N-diffusion density (%)
 VARIABLE GD_100 41 // Minimum Global Metal 0 Layer density (%)
 VARIABLE GD_101 30 // Minimum Global Metal 1 Layer density (%)
 VARIABLE GD_102 44 // Minimum Global Metal 2 Layer density (%)
 VARIABLE GD_103 44 // Minimum Global Metal 3 Layer density (%)
 VARIABLE GD_104 44 // Minimum Global Metal 4 Layer density (%)
 VARIABLE GD_105 44 // Minimum Global Metal 5 Layer density (%)
 VARIABLE GD_106 30 // Minimum Global Metal 6 Layer density (%)
 VARIABLE GD_107 40 // Minimum Global Metal 7 Layer density (%)
 VARIABLE GD_108 40 // Minimum Global Metal 8 Layer density (%)
 VARIABLE GD_109 40 // Minimum Global Metal 9 Layer density (%)
 VARIABLE GD_110 50 // Minimum Global Metal 10 Layer density (%)
 VARIABLE GD_111 50 // Minimum Global Metal 11 Layer density (%)
 VARIABLE GD_120 60 // Minimum Global TM1 Layer density (%)
 VARIABLE GD_121 65 // Minimum Global CE1 Layer density (%)
 VARIABLE GD_122 65 // Minimum Global CE2 Layer density (%)
 VARIABLE GD_123 65 // Minimum Global CE3 Layer density (%)
 VARIABLE GD_200 66 // Max Global Metal 0 layer density (%)
 VARIABLE GD_201 55 // Max Global Metal 1 layer density (%)
 VARIABLE GD_202 69 // Max Global Metal 2 layer density (%)
 VARIABLE GD_203 69 // Max Global Metal 3 layer density (%)
 VARIABLE GD_204 69 // Max Global Metal 4 layer density (%)
 VARIABLE GD_205 69 // Max Global Metal 5 layer density (%)
 VARIABLE GD_206 58 // Max Global Metal 6 layer density (%)
 VARIABLE GD_207 60 // Max Global Metal 7 layer density (%)
 VARIABLE GD_208 60 // Max Global Metal 8 layer density (%)
 VARIABLE GD_209 60 // Max Global Metal 9 layer density (%)
 VARIABLE GD_21 9 // Maximum Global Exposed P-diffusion density (%)
 VARIABLE GD_210 80 // Max Global Metal 10 layer density (%)
 VARIABLE GD_211 80 // Max Global Metal 11 layer density (%)
 VARIABLE GD_22 9 // Maximum Global Exposed N-diffusion density (%)
 VARIABLE GD_51 41 // Min Global RDL density (%)
 VARIABLE GD_52 55 // Max Global RDL density (%)
 VARIABLE GR_01 16 // Min required TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_02 31.5 // Max allowed TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_03 21 // Min required TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_04 36 // Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_05 7.14 // Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04
 VARIABLE HNW_14 0.22 // N-well space
 VARIABLE HNW_21 0.06 // N+ active diffusion space to high voltage nwells
 VARIABLE HNW_22 0.06 // P+ active diffusion enclosure by high voltage nwell
 VARIABLE HV_01 0.03 // Polycon space to Diffcon
 VARIABLE HV_02 0.03 // VCN space to Diffcon (PGD)
 VARIABLE HV_04 0.03 // VCN space to polycon (PGD)
 VARIABLE HV_09 0.026 // Via1-Via1 space (min)
 VARIABLE HV_11 0.03 // Via1-Via2 space (min)
 VARIABLE HV_12 0.024 // Via2-Metal2 space (min)
 VARIABLE HV_13 0.026 // Via2-Via2 space (min)
 VARIABLE HV_16 0.024 // Via3-Metal3 space (min)
 VARIABLE HV_18 0.026 // Via3-Via3 space (min)
 VARIABLE HV_19 0.026 // Via4-Via4 space (min)
 VARIABLE HV_20 0.028 // Via4-Via5 space (min)
 VARIABLE HV_22 0.03 // Via2-Via3 space (min)
 VARIABLE HV_23 0.03 // Via3-Via4 space (min)
 VARIABLE HV_24 0.024 // Via4-Metal4 space (min)
 VARIABLE HV_25 0.038 // Via5-Via6 space (min)
 VARIABLE HV_26 0.049 // Via6-Via7 space (min)
 VARIABLE HV_27 0.04 // Via6-Metal6 space (min)
 VARIABLE HV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE HV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE HV_90 0 // Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets
 VARIABLE IPB_00 1.7 // Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)
 VARIABLE IPB_01 14200 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPDW_111 3300 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPDW_191 8 // Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_193 3.5 // Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_201 0 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPDW_391 800 // Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_395 0 // Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)
 VARIABLE IPDW_611 800 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPD_00 14200 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_01 14200 // Metal-0
 VARIABLE IPD_02 14200 // Metal-1
 VARIABLE IPD_03 14200 // Metal-2
 VARIABLE IPD_04 14200 // Metal-3
 VARIABLE IPD_05 14200 // Metal-4
 VARIABLE IPD_06 14200 // Metal-5
 VARIABLE IPD_07 14200 // Metal-6
 VARIABLE IPD_08 14200 // Metal-7
 VARIABLE IPD_09 14200 // Metal-8
 VARIABLE IPD_10 14200 // Metal-9
 VARIABLE IPD_100 14200 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_101 14200 // Metal-0
 VARIABLE IPD_102 14200 // Metal-1
 VARIABLE IPD_103 14200 // Metal-2
 VARIABLE IPD_104 14200 // Metal-3
 VARIABLE IPD_105 14200 // Metal-4
 VARIABLE IPD_106 14200 // Metal-5
 VARIABLE IPD_107 14200 // Metal-6
 VARIABLE IPD_108 14200 // Metal-7
 VARIABLE IPD_109 14200 // Metal-8
 VARIABLE IPD_11 14200 // Metal-10
 VARIABLE IPD_110 14200 // Metal-9
 VARIABLE IPD_111 14200 // Metal-10
 VARIABLE IPD_112 14200 // Metal-11
 VARIABLE IPD_113 14200 // TM1
 VARIABLE IPD_12 14200 // Metal-11
 VARIABLE IPD_13 14200 // TM1
 VARIABLE IPD_200 50 // ViaCN
 VARIABLE IPD_201 50 // Via0
 VARIABLE IPD_202 50 // Via1 
 VARIABLE IPD_203 50 // Via2 
 VARIABLE IPD_204 50 // Via3 
 VARIABLE IPD_205 50 // Via4 (non vcc nodes)
 VARIABLE IPD_206 50 // Via5 (non vcc nodes)
 VARIABLE IPD_207 50 // Via6 (non vcc nodes)
 VARIABLE IPD_208 50 // Via7 (non vcc nodes)
 VARIABLE IPD_209 50 // Via8 (non vcc nodes)
 VARIABLE IPD_210 50 // Via9 (non vcc nodes)
 VARIABLE IPD_211 50 // Via10 (non vcc nodes)
 VARIABLE IPD_212 50 // Via11 (non vcc nodes)
 VARIABLE IPD_300 50 // ViaCN
 VARIABLE IPD_301 50 // Via0
 VARIABLE IPD_302 50 // Via1 
 VARIABLE IPD_303 50 // Via2 
 VARIABLE IPD_304 50 // Via3 
 VARIABLE IPD_305 50 // Via4 (non vcc nodes)
 VARIABLE IPD_306 50 // Via5 (non vcc nodes)
 VARIABLE IPD_307 50 // Via6 (non vcc nodes)
 VARIABLE IPD_308 50 // Via7 (non vcc nodes)
 VARIABLE IPD_309 50 // Via8 (non vcc nodes)
 VARIABLE IPD_310 50 // Via9 (non vcc nodes)
 VARIABLE IPD_311 50 // Via10 (non vcc nodes)
 VARIABLE IPD_312 50 // Via11 (non vcc nodes)
 VARIABLE IPD_405 1000 // Via4 (vcc nodes)
 VARIABLE IPD_406 1000 // Via5 (vcc nodes)
 VARIABLE IPD_407 1000 // Via6 (vcc nodes)
 VARIABLE IPD_408 1000 // Via7 (vcc nodes)
 VARIABLE IPD_409 1000 // Via8 (vcc nodes)
 VARIABLE IPD_410 1000 // Via9 (vcc nodes)
 VARIABLE IPD_411 1000 // Via10 (vcc nodes)
 VARIABLE IPD_412 1000 // Via11 (vcc nodes)
 VARIABLE IPD_505 1000 // Via4 (vcc nodes)
 VARIABLE IPD_506 1000 // Via5 (vcc nodes)
 VARIABLE IPD_507 1000 // Via6 (vcc nodes)
 VARIABLE IPD_508 1000 // Via7 (vcc nodes)
 VARIABLE IPD_509 1000 // Via8 (vcc nodes)
 VARIABLE IPD_510 1000 // Via9 (vcc nodes)
 VARIABLE IPD_511 1000 // Via10 (vcc nodes)
 VARIABLE IPD_512 1000 // Via11 (vcc nodes)
 VARIABLE IPD_600 35 // Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_601 14 // Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_602 1.4 // Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPG_00 14200 // Limit Ratio of Metal or GCN+TCN area to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_01 3500 // Limit Ratio of Metal or GCN+TCN area to uv1/uv2/nal N-transistors
 VARIABLE IPG_02 710 // Limit Ratio of Metal or GCN+TCN area SRAM N-transistors
 VARIABLE IPG_03 3500 // Limit Ratio of Metal or GCN+TCN area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_04 2800 // Limit Ratio of Metal or GCN+TCN area to uv1/uv2/nal inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_05 40 // Limit Ratio of Metal area to nwell area  (um^2 /um^2).
 VARIABLE IPG_100 200 // Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_101 500 // Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_200 7100 // Max TM1/Z
 VARIABLE IPG_300 710 // Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_301 350 // Limit Ratio of TV1 area to uv1/uv2/nal N-transistors
 VARIABLE IPG_302 70 // Limit Ratio of TV1 area SRAM N-transistors
 VARIABLE IPG_303 350 // Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_304 280 // Limit Ratio of TV1 area to uv1/uv2/nal inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_305 4 // Limit Ratio of TV1 area to nwell area  (um^2 /um^2)
 VARIABLE IPG_400 20 // Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_401 50 // Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)
 VARIABLE IPN_00 70 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_01 280 // Metal-0
 VARIABLE IPN_02 280 // Metal-1
 VARIABLE IPN_03 280 // Metal-2
 VARIABLE IPN_04 280 // Metal-3
 VARIABLE IPN_05 280 // Metal-4
 VARIABLE IPN_06 280 // Metal-5
 VARIABLE IPN_07 280 // Metal-6
 VARIABLE IPN_08 280 // Metal-7
 VARIABLE IPN_09 280 // Metal-8
 VARIABLE IPN_10 280 // Metal-9
 VARIABLE IPN_100 42 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_101 170 // Metal-0
 VARIABLE IPN_102 170 // Metal-1
 VARIABLE IPN_103 170 // Metal-2
 VARIABLE IPN_104 170 // Metal-3
 VARIABLE IPN_105 170 // Metal-4
 VARIABLE IPN_106 170 // Metal-5
 VARIABLE IPN_107 170 // Metal-6
 VARIABLE IPN_108 170 // Metal-7
 VARIABLE IPN_109 170 // Metal-8
 VARIABLE IPN_11 112 // Metal-10
 VARIABLE IPN_110 170 // Metal-9
 VARIABLE IPN_111 55 // Metal-10
 VARIABLE IPN_112 55 // Metal-11
 VARIABLE IPN_113 0 // TM1
 VARIABLE IPN_12 112 // Metal-11
 VARIABLE IPN_13 0 // TM1
 VARIABLE IPN_200 140 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_201 570 // Metal-0
 VARIABLE IPN_202 570 // Metal-1
 VARIABLE IPN_203 570 // Metal-2
 VARIABLE IPN_204 570 // Metal-3
 VARIABLE IPN_205 570 // Metal-4
 VARIABLE IPN_206 570 // Metal-5
 VARIABLE IPN_207 570 // Metal-6
 VARIABLE IPN_208 570 // Metal-7
 VARIABLE IPN_209 570 // Metal-8
 VARIABLE IPN_210 570 // Metal-9
 VARIABLE IPN_211 170 // Metal-10
 VARIABLE IPN_212 170 // Metal-11
 VARIABLE IPN_213 0 // TM1
 VARIABLE IPN_300 9 // ViaCN
 VARIABLE IPN_301 9 // Via0
 VARIABLE IPN_302 36 // Via1
 VARIABLE IPN_303 36 // Via2
 VARIABLE IPN_304 36 // Via3
 VARIABLE IPN_305 42 // Via4
 VARIABLE IPN_306 55 // Via5
 VARIABLE IPN_307 55 // Via6
 VARIABLE IPN_308 95 // Via7
 VARIABLE IPN_309 95 // Via8
 VARIABLE IPN_310 95 // Via9
 VARIABLE IPN_311 7 // Via10
 VARIABLE IPN_312 7 // Via11
 VARIABLE IPN_400 9 // ViaCN
 VARIABLE IPN_401 9 // Via0
 VARIABLE IPN_402 36 // Via1
 VARIABLE IPN_403 36 // Via2
 VARIABLE IPN_404 36 // Via3
 VARIABLE IPN_405 42 // Via4
 VARIABLE IPN_406 55 // Via5
 VARIABLE IPN_407 55 // Via6
 VARIABLE IPN_408 95 // Via7
 VARIABLE IPN_409 95 // Via8
 VARIABLE IPN_410 95 // Via9
 VARIABLE IPN_411 7 // Via10
 VARIABLE IPN_412 7 // Via11
 VARIABLE IPTB_00 6 // Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)
 VARIABLE IPTB_01 3080 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPTD_100 6000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTD_101 7800 // Metal-0
 VARIABLE IPTD_102 7800 // Metal-1
 VARIABLE IPTD_103 7800 // Metal-2
 VARIABLE IPTD_104 7800 // Metal-3
 VARIABLE IPTD_105 7800 // Metal-4
 VARIABLE IPTD_106 7800 // Metal-5
 VARIABLE IPTD_107 7800 // Metal-6
 VARIABLE IPTD_108 7800 // Metal-7
 VARIABLE IPTD_109 7800 // Metal-8
 VARIABLE IPTD_110 7800 // Metal-9
 VARIABLE IPTD_111 7800 // Metal-10
 VARIABLE IPTD_113 7800 // TM1
 VARIABLE IPTD_600 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPTG_00 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTG_100 15000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_101 19200 // Metal-0
 VARIABLE IPTG_102 19200 // Metal-1
 VARIABLE IPTG_103 19200 // Metal-2
 VARIABLE IPTG_104 19200 // Metal-3
 VARIABLE IPTG_105 19200 // Metal-4
 VARIABLE IPTG_106 19200 // Metal-5
 VARIABLE IPTG_107 19200 // Metal-6
 VARIABLE IPTG_108 19200 // Metal-7
 VARIABLE IPTG_109 19200 // Metal-8
 VARIABLE IPTG_110 19200 // Metal-9
 VARIABLE IPTG_111 19200 // Metal-10
 VARIABLE IPTG_113 19200 // TM1
 VARIABLE IPTG_600 1280 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_601 1280 // Metal-0
 VARIABLE IPTG_602 1280 // Metal-1
 VARIABLE IPTG_603 1280 // Metal-2
 VARIABLE IPTG_604 1280 // Metal-3
 VARIABLE IPTG_605 1280 // Metal-4
 VARIABLE IPTG_606 1280 // Metal-5
 VARIABLE IPTG_607 1280 // Metal-6
 VARIABLE IPTG_608 1280 // Metal-7
 VARIABLE IPTG_609 1280 // Metal-8
 VARIABLE IPTG_610 1280 // Metal-9
 VARIABLE IPTG_611 1280 // Metal-10
 VARIABLE IPTG_613 1280 // TM1
 VARIABLE IPTG_700 1500 // Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTN_100 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_101 78 // Metal-0
 VARIABLE IPTN_102 78 // Metal-1
 VARIABLE IPTN_103 78 // Metal-2
 VARIABLE IPTN_104 78 // Metal-3
 VARIABLE IPTN_105 78 // Metal-4
 VARIABLE IPTN_106 78 // Metal-5
 VARIABLE IPTN_107 78 // Metal-6
 VARIABLE IPTN_108 78 // Metal-7
 VARIABLE IPTN_109 78 // Metal-8
 VARIABLE IPTN_110 78 // Metal-9
 VARIABLE IPTN_111 78 // Metal-10
 VARIABLE IPTN_113 0 // TM1
 VARIABLE IPTN_200 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_201 230 // Metal-0
 VARIABLE IPTN_202 230 // Metal-1
 VARIABLE IPTN_203 230 // Metal-2
 VARIABLE IPTN_204 230 // Metal-3
 VARIABLE IPTN_205 230 // Metal-4
 VARIABLE IPTN_206 230 // Metal-5
 VARIABLE IPTN_207 230 // Metal-6
 VARIABLE IPTN_208 230 // Metal-7
 VARIABLE IPTN_209 230 // Metal-8
 VARIABLE IPTN_210 230 // Metal-9
 VARIABLE IPTN_211 230 // Metal-10
 VARIABLE IPTN_213 0 // TM1
 VARIABLE IPT_01 50 // Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)
 VARIABLE IPT_02 2 // Max ratio of GCN area to TG n-gate area  (um^2 / um^2)
 VARIABLE IPT_03 2 // Max ratio of GCN area to TG p-gate area  (um^2 / um^2)
 VARIABLE IP_01 25 // Max ratio of field poly area to active gate poly area  (um^2 / um^2)
 VARIABLE IP_02 42 // Max ratio of GCN area to n-gate area  (um^2 / um^2)
 VARIABLE IP_03 42 // Max ratio of GCN area to p-gate area  (um^2 / um^2)
 VARIABLE J_01 0.126 // N+ S/D block width (post generation)
 VARIABLE J_02 0.126 // N+ S/D block space (post generation)
 VARIABLE J_03 0.035 // N+ S/D block space to active n+ diff (OGD)
 VARIABLE J_04 0.035 // N+ S/D block space to n+ well tap diff (OGD)
 VARIABLE J_05 0.035 // N+ S/D block encl of active p+ diff (OGD)
 VARIABLE J_06 0.035 // N+ S/D block encl of p+ substrate tap diff (OGD)
 VARIABLE J_07 0 // n-well enclosure of N+ s/d block
 VARIABLE J_08 0.0264 // Min generated nsd/ntp block area (in sq u. area)
 VARIABLE J_09 0.0264 // Min generated nsd/ntp hole area (in sq u. area)
 VARIABLE J_10 0 // n-well enclosure of N-tip block
 VARIABLE J_11 0.021 // N-tip block space to active n-diffusion edge
 VARIABLE J_12 0.021 // N-tip block encl of active p-diffusion edge
 VARIABLE J_13 0.112 // Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE J_14 0.107 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE J_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE J_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE J_21 0.126 // N-tip block width
 VARIABLE J_22 0.126 // N-tip block space
 VARIABLE J_23 0.021 // N+ S/D block space to active n+ diff (PGD)
 VARIABLE J_24 0.378 // N-tip block pitch
 VARIABLE J_25 0.021 // N+ S/D block encl of active p+ diff (PGD)
 VARIABLE J_41 0.168 // N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges
 VARIABLE J_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE J_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE J_44 0.042 // N+ S/D block space to n+ well tap diff (PGD)
 VARIABLE J_46 0.042 // N+ S/D block encl of p+ substrate tap diff (PGD)
 VARIABLE J_81 0.035 // Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)
 VARIABLE J_82 0.035 // Oversize value for the J_81 check
 VARIABLE K_01 0.126 // P+ S/D block width
 VARIABLE K_02 0.126 // P+ S/D block space
 VARIABLE K_03 0.035 // P+ S/D block space to active p+ diff (OGD)
 VARIABLE K_04 0.035 // P+ S/D block space to p+ sub tap diff (OGD)
 VARIABLE K_05 0.035 // P+ S/D block encl of active n+ diff (OGD)
 VARIABLE K_06 0.035 // P+ S/D block encl of n+ well tap diff (OGD)
 VARIABLE K_07 0 // P+ S/D block space to n-well edge
 VARIABLE K_08 0.0264 // Min generated psd/ptp block area (in sq u. area)
 VARIABLE K_09 0.0264 // Min generated psd/ptp hole area (in sq u. area)
 VARIABLE K_10 0 // P-tip block space to n-well edge
 VARIABLE K_11 0.021 // P-tip block space to active p-diffusion edge
 VARIABLE K_12 0.021 // P-tip block encl of active n-diffusion edge
 VARIABLE K_13 0.112 // Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE K_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE K_15 0.107 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE K_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE K_21 0.126 // P-tip block width
 VARIABLE K_22 0.126 // P-tip block space
 VARIABLE K_23 0.021 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE K_24 0.378 // P-tip block pitch
 VARIABLE K_25 0.021 // P+ S/D block encl of active n+ diff (PGD)
 VARIABLE K_41 0.168 // P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges
 VARIABLE K_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE K_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE K_44 0.042 // P+ S/D block space to p+ sub tap diff (PGD)
 VARIABLE K_46 0.042 // P+ S/D block encl of n+ well tap diff (PGD)
 VARIABLE K_81 0.035 // Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)
 VARIABLE K_82 0.035 // Oversize value for the K_81 check
 VARIABLE LDIP_101 0.007 // Poly upsize for LDI_01/02
 VARIABLE LDIW_01 245 // Window for LDI_01
 VARIABLE LDIW_02 245 // Window for LDI_02
 VARIABLE LDIW_120 364 // Window for LDI_120
 VARIABLE LDIW_220 364 // Window for LDI_220
 VARIABLE LDIW_500 70 // Window for LDI_500
 VARIABLE LDIW_501 70 // Window for LDI_501
 VARIABLE LDIW_502 70 // Window for LDI_502
 VARIABLE LDIW_503 70 // Window for LDI_503
 VARIABLE LDIW_504 70 // Window for LDI_504
 VARIABLE LDIW_505 70 // Window for LDI_505
 VARIABLE LDIW_506 84 // Window for LDI_506
 VARIABLE LDI_01 8 // Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_02 8 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_120 60 // Min required intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_220 75 // Max allowed intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_500 -10 // Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. 
 VARIABLE LDI_501 -10 // Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. 
 VARIABLE LDI_502 -10 // Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. 
 VARIABLE LDI_503 -10 // Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. 
 VARIABLE LDI_504 -10 // Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. 
 VARIABLE LDI_505 -10 // Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 70um x 70um window size. 
 VARIABLE LDI_506 -10 // Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. 
 VARIABLE LDP_101 0.007 // Poly upsize for LD_131/132/231/232
 VARIABLE LDP_102 0.005 // Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region
 VARIABLE LDT_101 0 // TCN upsize for LDB_135/136/235/236
 VARIABLE LDW_100 25 // Window for LD_100
 VARIABLE LDW_101 25 // Window for LD_101
 VARIABLE LDW_102 25 // Window for LD_102
 VARIABLE LDW_103 25 // Window for LD_103
 VARIABLE LDW_104 25 // Window for LD_104
 VARIABLE LDW_105 25 // Window for LD_105
 VARIABLE LDW_106 37 // Window for LD_106
 VARIABLE LDW_107 37 // Window for LD_107
 VARIABLE LDW_108 37 // Window for LD_108
 VARIABLE LDW_109 37 // Window for LD_109
 VARIABLE LDW_110 25 // Window for LD_110
 VARIABLE LDW_111 25 // Window for LD_111
 VARIABLE LDW_120 65 // Window for LD_120
 VARIABLE LDW_121 350 // Window for LD_121
 VARIABLE LDW_122 350 // Window for LD_122
 VARIABLE LDW_123 350 // Window for LD_123
 VARIABLE LDW_131 17.5 // Window for LD_131
 VARIABLE LDW_132 17.5 // Window for LD_132
 VARIABLE LDW_133 24.5 // Window for LD_133
 VARIABLE LDW_134 2.1 // Window for LD_134
 VARIABLE LDW_135 1.96 // Window for LD_135
 VARIABLE LDW_136 1.96 // Window for LD_136
 VARIABLE LDW_200 9 // Window for LD_200
 VARIABLE LDW_201 9 // Window for LD_201
 VARIABLE LDW_202 9 // Window for LD_202
 VARIABLE LDW_203 9 // Window for LD_203
 VARIABLE LDW_204 9 // Window for LD_204
 VARIABLE LDW_205 9 // Window for LD_205
 VARIABLE LDW_206 12.6 // Window for LD_206
 VARIABLE LDW_207 12.6 // Window for LD_207
 VARIABLE LDW_208 12.6 // Window for LD_208
 VARIABLE LDW_209 12.6 // Window for LD_209
 VARIABLE LDW_210 9 // Window for LD_210
 VARIABLE LDW_211 9 // Window for LD_211
 VARIABLE LDW_220 65 // Window for LD_220
 VARIABLE LDW_231 17.5 // Window for LD_231
 VARIABLE LDW_232 17.5 // Window for LD_232
 VARIABLE LDW_233 24.5 // Window for LD_233
 VARIABLE LDW_234 2.1 // Window for LD_234
 VARIABLE LDW_235 1.96 // Window for LD_235
 VARIABLE LDW_236 1.96 // Window for LD_236
 VARIABLE LDW_500 3.9 // Window for LD_500
 VARIABLE LDW_501 3.9 // Window for LD_501
 VARIABLE LDW_502 3.9 // Window for LD_502
 VARIABLE LDW_503 3.9 // Window for LD_503
 VARIABLE LDW_504 3.9 // Window for LD_504
 VARIABLE LDW_505 3.9 // Window for LD_505
 VARIABLE LDW_506 3.9 // Window for LD_506
 VARIABLE LDW_507 6.7 // Window for LD_507
 VARIABLE LDW_508 11 // Window for LD_508
 VARIABLE LDW_509 11 // Window for LD_509
 VARIABLE LDW_510 53 // Window for LD_510
 VARIABLE LDW_511 53 // Window for LD_511
 VARIABLE LDW_520 3.9 // Window for LD_520
 VARIABLE LDW_600 3.9 // Window for LD_600
 VARIABLE LDW_601 3.9 // Window for LD_601
 VARIABLE LDW_602 3.9 // Window for LD_602
 VARIABLE LDW_603 3.9 // Window for LD_603
 VARIABLE LDW_604 3.9 // Window for LD_604
 VARIABLE LDW_605 3.9 // Window for LD_605
 VARIABLE LDW_606 3.9 // Window for LD_606
 VARIABLE LDW_609 53 // Window for LD_609
 VARIABLE LDW_610 53 // Window for LD_610
 VARIABLE LDW_611 53 // Window for LD_611
 VARIABLE LDW_620 3.9 // Window for LD_620
 VARIABLE LDW_81 120 // Window for LD_81
 VARIABLE LDW_82 130 // Window for LD_82
 VARIABLE LD_100 40 // Min required local Metal 0 density (%), within a 25um x 25um window size
 VARIABLE LD_101 23.8 // Min required local Metal 1 density (%), within a 25um x 25um window size
 VARIABLE LD_102 40 // Min required local Metal 2 density (%), within a 25um x 25um window size
 VARIABLE LD_103 40 // Min required local Metal 3 density (%), within a 25um x 25um window size
 VARIABLE LD_104 40 // Min required local Metal 4 density (%), within a 25um x 25um window size
 VARIABLE LD_105 40 // Min required local Metal 5 density (%), within a 25um x 25um window size
 VARIABLE LD_106 23.8 // Min required local Metal 6 density (%), within a 37um x 37um window size
 VARIABLE LD_107 23.8 // Min required local Metal 7 density (%), within a 37um x 37um window size
 VARIABLE LD_108 35 // Min required local Metal 8 density (%), within a 37um x 37um window size
 VARIABLE LD_109 35 // Min required local Metal 9 density (%), within a 37um x 37um window size
 VARIABLE LD_110 40 // Min required local Metal 10 density (%), within a 25um x 25um window size
 VARIABLE LD_111 40 // Min required local Metal 11 density (%), within a 25um x 25um window size
 VARIABLE LD_120 46 // Min required local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_121 55 // Min required local CE1 density (%), within a 350um x 350um window size
 VARIABLE LD_122 55 // Min required local CE2 density (%), within a 350um x 350um window size
 VARIABLE LD_123 55 // Min required local CE3 density (%), within a 350um x 350um window size
 VARIABLE LD_131 4 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_132 4 // Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_133 25 // Min required local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_134 25 // Min required local Poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_135 17 // Min required local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_136 12 // Min required local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_200 70 // Max allowed local Metal 0 density (%), within a 9um x 9um window size
 VARIABLE LD_201 66.8 // Max allowed local Metal 1 density (%), within a 9um x 9um window size
 VARIABLE LD_202 78 // Max allowed local Metal 2 density (%), within a 9um x 9um window size
 VARIABLE LD_203 78 // Max allowed local Metal 3 density (%), within a 9um x 9um window size
 VARIABLE LD_204 78 // Max allowed local Metal 4 density (%), within a 9um x 9um window size
 VARIABLE LD_205 78 // Max allowed local Metal 5 density (%), within a 9um x 9um window size
 VARIABLE LD_206 72.5 // Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_207 66.8 // Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_208 70 // Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_209 70 // Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_210 90 // Max allowed local Metal 10 density (%), within a 9um x 9um window size
 VARIABLE LD_211 90 // Max allowed local Metal 11 density (%), within a 9um x 9um window size
 VARIABLE LD_220 91 // Max allowed local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_231 22 // Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_232 22 // Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_233 48 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_234 39 // Max allowed local poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_235 37 // Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_236 31.5 // Max allowed local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_331 1.5 // Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_332 1.5 // Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_334 50 // Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_336 5 // Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_434 48 // Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_435 16 // Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_436 9.9 // Min required local TCN density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_500 0.2 // Min required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_501 0.2 // Min required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_502 0.2 // Min required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_503 0.2 // Min required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_504 0.2 // Min required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_505 0.2 // Min required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_506 0.2 // Min required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_507 0.3 // Min required local Via7 density (%), within a 6.7um x 6.7um window size
 VARIABLE LD_508 0.3 // Min required local Via8 density (%), within a 11um x 11um window size
 VARIABLE LD_509 0.3 // Min required local Via9 density (%), within a 11um x 11um window size
 VARIABLE LD_510 0.5 // Min required local Via10 density (%), within a 53um x 53um window size
 VARIABLE LD_511 0.5 // Min required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_520 0.2 // Min required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_600 15 // Max required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_601 15 // Max required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_602 15 // Max required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_603 15 // Max required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_604 15 // Max required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_605 10 // Max required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_606 10 // Max required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_609 12 // Max required local Via9 density (%), within a 53um x 53um window size
 VARIABLE LD_610 12 // Max required local Via10 density (%), within a 53um x 53um window size
 VARIABLE LD_611 12 // Max required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_620 15.2 // Max required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_634 49 // Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size
 VARIABLE LD_81 30 // Min required local RDL density (%), 120um x 120um window size
 VARIABLE LD_82 90 // Max allowed local RDL density (%), 130um x 130um window size
 VARIABLE LMI_01 14.142 // LMI width, only allowed value
 VARIABLE LMI_02 40 // LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD
 VARIABLE LMI_03 40 // LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD
 VARIABLE LMI_04 95 // Separation of LMI arrays, orthogonal to TSV spine
 VARIABLE LMI_05 1000 // Separation of LMI arrays, parallel to TSV spine
 VARIABLE LMI_06 0.707 // RDL (217;0), RDLPAD (217;40 or 217;47) enclosure of LMI (all sides), fixed
 VARIABLE LMI_07 0 // Cantilever LMI pads will not extend beyond the square that encloses the standard LMI array
 VARIABLE LMI_08 0 // Cantilever LMI pads must be centered with the standard LMI array along the central axis
 VARIABLE LMI_09 1 // Cantilever LMI pad array width (number of pad), only allowed value in OGD
 VARIABLE LMI_10 10 // Cantilever LMI pad array height (number of pads), only allowed value in PGD
 VARIABLE LMI_11 6 // LMI rows in a single array, only allowed value
 VARIABLE LMI_12 73 // LMI columns in a single array, only allowed value
 VARIABLE LMI_13 1000 // LMI array edge distance to active die edge (EOA) (parallel to spine)
 VARIABLE LMI_14 2500 // LMI array edge distance to active die edge (EOA) (orthogonal to spine)
 VARIABLE M0L_01 0.054 // width_L_01
 VARIABLE M0L_02 0.06 // width_L_02
 VARIABLE M0L_03 0.078 // width_L_03
 VARIABLE M0L_04 0.08 // width_L_04
 VARIABLE M0M_01 0.036 // width_M_01
 VARIABLE M0M_02 0.04 // width_M_02
 VARIABLE M0M_03 0.042 // width_M_03
 VARIABLE M0M_04 0.046 // width_M_04
 VARIABLE M0M_05 0.048 // width_M_05
 VARIABLE M0S_01 0.028 // width_S_01
 VARIABLE M0S_02 0.032 // width_S_02
 VARIABLE M0_00 0 // Only Rectangular M0 shape is allowed and only allowed in OGD.
 VARIABLE M0_126 0 // (B:28-32),(C:54-80)
 VARIABLE M0_127 0 // (B:36-60),(C:78-80)
 VARIABLE M0_128 0 // (B:78-80),(C:28)
 VARIABLE M0_129 0 // (B),(B)
 VARIABLE M0_130 0 // (C),(C)
 VARIABLE M0_131 0 // (B:28-32),(C:28-40),(B:28-48)
 VARIABLE M0_132 0 // (B:28-32),(C:32-46),(B:54-60)
 VARIABLE M0_133 0 // (B:28-32),(C:32-48),(B:78-80)
 VARIABLE M0_134 0 // (B:36-48),(C:28-48),(B:36-48)
 VARIABLE M0_135 0 // (B:36-60),(C:32-60),(B:54-80)
 VARIABLE M0_136 0 // (B:78-80),(C:32-80),(B:78-80)
 VARIABLE M0_137 0 // (B:28-32),(C:42-80),(B:28-48)
 VARIABLE M0_138 0 // (B:28-32),(C:28,48-80),(B:54-60)
 VARIABLE M0_139 0 // (B:28-32),(C:28,54-80),(B:78-80)
 VARIABLE M0_140 0 // (B:36-48),(C:54-80),(B:36-48)
 VARIABLE M0_141 0 // (B:36-60),(C:28,78-80),(B:54-80)
 VARIABLE M0_142 0 // (B:78-80),(C:28),(B:78-80)
 VARIABLE M0_21 0.028 // B to C only space
 VARIABLE M0_41 0.054 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42
 VARIABLE M0_42 0.124 // End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_48 0.016 // Minimum overlap of line ends in opposite directions at minimum side-to-side space
 VARIABLE M0_60 0.086 // Min length of M0 line (any type, any width)
 VARIABLE M0_812 0.158 // Metal0 line-end overlap of TG poly, fixed value 1 (M0 line ends must terminate within the poly)
 VARIABLE M0_813 0.088 // Metal0 line-end overlap of TG poly, fixed value 2 (M0 line ends must terminate within the poly)
 VARIABLE M0_814 0.018 // Metal0 line-end overlap of TG poly, fixed value 3 (M0 line ends must terminate within the poly)
 VARIABLE M0_82 0.022 // Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_822 0.088 // Metal0 line-end overlap of TGULV poly, fixed value 1 (M0 line ends must terminate within the poly)
 VARIABLE M0_823 0.018 // Metal0 line-end overlap of TGULV poly, fixed value 2 (M0 line ends must terminate within the poly)
 VARIABLE M0_83 0.028 // Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks
 VARIABLE M0_832 0.036 // Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_84 0.084 // M0_41/42 ETE to M0_42 ETE min space PGD
 VARIABLE M0_842 0.138 // End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_85 0.086 // M0_41/42 ETE to M0_42 ETE min space OGD
 VARIABLE M0_91 0.028 // Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks
 VARIABLE M0_92 0.028 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93
 VARIABLE M0_93 0.102 // Limit of ETE region length PGD for M0_92
 VARIABLE M0_94 0.032 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95
 VARIABLE M0_95 0.136 // Limit of ETE region length PGD for M0_94
 VARIABLE M0_96 0.036 // Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95
 VARIABLE M0_97 0.04 // Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98
 VARIABLE M0_98 0.096 // Length of ETE space region PGD (>=)
 VARIABLE M10_00 0 // Only Rectangular M10 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M10_01 0.54 // M10 width
 VARIABLE M10_02 0.54 // M10 space
 VARIABLE M10_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M10_04 0.28 // width_04 value (OGD only)
 VARIABLE M10_05 0.36 // width_05 value (OGD only)
 VARIABLE M10_06 0.378 // width_06 value (OGD only)
 VARIABLE M10_07 0.42 // width_07 value (OGD only)
 VARIABLE M10_08 0.7 // width_08 value (OGD only)
 VARIABLE M10_09 0.714 // width_09 value (OGD only)
 VARIABLE M10_10 0.798 // width_10 value (OGD only)
 VARIABLE M10_121 0.126 // width_06 to width_06 space, fixed space exception
 VARIABLE M10_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M10_21 6 // Maximum allowed M10 width
 VARIABLE M10_22 2.2 // Min required M10 hole area (sq um)
 VARIABLE M10_23 0.54 // Minimum length of at least one M10 segment, when two segments are adjacent at a corner
 VARIABLE M10_24 2.13 // Min required M10 length/extent
 VARIABLE M10_35 0.14 // width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M10_37 0.198 // max edge lengths that can violate the forbidden spaces if space between the edges is >=M10_38
 VARIABLE M10_38 0.378 // width_01-10 to width_01-10 unrestricted space (min) 
 VARIABLE M10_41 0.05 // M10 coverage of Square Via9 (one edge at a corner)
 VARIABLE M10_42 0.198 // Metal10 end-to-end space width_01 line to any line (min)
 VARIABLE M10_43 0.13 // M10 coverage of Square Via9 orthogonal edge
 VARIABLE M10_50 0 // width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M10_51 0.05 // M10 coverage of Rectangular Via9 (one edge at a corner)
 VARIABLE M10_52 0.13 // M10 coverage of Rectangular Via9 orthogonal edge
 VARIABLE M10_60 0.274 // Min length for all widths
 VARIABLE M10_65 0.148 // Min required M10 hole area (sq um)
 VARIABLE M10_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M10_80 0.178 // Corner-to-corner space, when corners have no overlap
 VARIABLE M10_81 0.178 // Internal corner-to-corner width 
 VARIABLE M10_82 0.14 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M10err_01 0.126 // Metal10 width_01 value (OGD only)
 VARIABLE M10err_05 0.36 // Metal10 width_05 value (OGD only)
 VARIABLE M10err_06 0.378 // Metal10 width_06 value (OGD only)
 VARIABLE M10err_09 0.714 // Metal10 width_09 value (OGD only)
 VARIABLE M10err_10 0.798 // Metal10 width_10 value (OGD only)
 VARIABLE M10err_21 0.14 // BDW-specific Metal10 min space (values less than this are disallowed)
 VARIABLE M11_01 0.54 // M11 width
 VARIABLE M11_02 0.54 // M11 space
 VARIABLE M11_21 6 // Maximum allowed M11 width
 VARIABLE M11_22 2.2 // Min required M11 hole area (sq um)
 VARIABLE M11_23 0.54 // Minimum length of at least one M11 segment, when two segments are adjacent at a corner
 VARIABLE M11_24 2.13 // Min required M11 length/extent
 VARIABLE M11_41 0.05 // M11 coverage of Square Via10 (one edge at a corner)
 VARIABLE M11_43 0.13 // M11 coverage of Square Via10 orthogonal edge
 VARIABLE M11_51 0.05 // M11 coverage of Rectangular Via10 (one edge at a corner)
 VARIABLE M11_52 0.13 // M11 coverage of Rectangular Via10 orthogonal edge
 VARIABLE M1F_01 0 // M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)
 VARIABLE M1F_02 0 // M1 notch can be only on Metal1C
 VARIABLE M1F_03 0 // M1 nub can be only on Metal1B
 VARIABLE M1F_04 0 // M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)
 VARIABLE M1F_11 0.042 // M1 nub width (in PGD), fixed value
 VARIABLE M1F_12 0.01 // Max nub depth (in OGD)
 VARIABLE M1F_13 0.098 // M1 notch length (in PGD), fixed value
 VARIABLE M1F_14 0.032 // Min notch width (in OGD)
 VARIABLE M1F_15 0 // Center of the neighboring nub and notch must be aligned
 VARIABLE M1F_21 0.1 // Min space between M1 notch and Via0/Via1 (in PGD)
 VARIABLE M1F_22 0.021 // Min M1 end offset from M1 notch section (in neighboring metal1B lines)
 VARIABLE M1F_23 0.14 // Min space between M1 notches (in all direction)
 VARIABLE M1F_24 0.14 // Min space between M1 nubs (in all direction)
 VARIABLE M1F_31 0 // M1 color region is marked with Metal1BCregionID (82;71)
 VARIABLE M1F_32 0 // Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way
 VARIABLE M1F_33 0 // Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)
 VARIABLE M1F_34 0 // Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)
 VARIABLE M1F_35 0 // All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)
 VARIABLE M1F_36 0 // All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules
 VARIABLE M1F_40 0 // First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)
 VARIABLE M1F_41 0 // Each M1 color region must begin with Metal1B and end with Metal1B
 VARIABLE M1F_42 0 // B-B, C-C pairs are not allowed
 VARIABLE M1F_43 0.588 // Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_44 0.462 // Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_45 0 // M1BCregionID PGD edge must be coincide with Metal1B edge inside
 VARIABLE M1F_46 0.238 // Min metal1 keepaway space from M1BCregionID (PGD and OGD)
 VARIABLE M1_00 0 // M1 width_01 is not allowed over ULPpitchID or TRDTOULP
 VARIABLE M1_01 0.042 // width_01 value, PGD only
 VARIABLE M1_100 0 // M1 width_02 is only allowed inside ULPpitchID
 VARIABLE M1_101 0.056 // width_02 value, PGD only
 VARIABLE M1_21 0.028 // width_01 to width_01 or width_02 to width_02 space1 (fixed value, minimum)
 VARIABLE M1_290 0 // All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die
 VARIABLE M1_291 0 // All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)
 VARIABLE M1_36 0.239 // Maximum space (OGD/PGD) (<)
 VARIABLE M1_41 0.042 // Min end-to-end space (width_01 to width_01 or width_02 to width_02)
 VARIABLE M1_42 0.056 // Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43
 VARIABLE M1_43 0.098 // M1 lines shorter than this length are subject to M1_42
 VARIABLE M1_60 0.07 // Min length of M1 line
 VARIABLE M1_69 0.126 // A short line < M1_69 long cannot have exposed edges >M1_85 on one side or both sides
 VARIABLE M1_81 0.042 // Minimum overlap of adjacent line-ends in opposite directions
 VARIABLE M1_84 0.042 // Minimum offset between adjacent line-ends in opposite directions
 VARIABLE M1_85 0.014 // Maximum offset between adjacent line-ends for line-end edges to be considered unexposed
 VARIABLE M1_86 0.098 // Minimum exposed offset between adjacent line-ends in same direction
 VARIABLE M1_87 0.056 // Min end-to-End space when both line ends have exposed edges (>=M1_86) on both sides
 VARIABLE M2BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M2BB_22 0.376 // (B) - (B) unrestricted space (multi track skip) (M2BB_31/M2BB_32 is the exception to this rule)
 VARIABLE M2BB_31 0.088 // (B) - (B) min unrestricted space (>)
 VARIABLE M2BB_32 0.232 // (B) - (B) max unrestricted space (<)
 VARIABLE M2BB_33 0.056 // Min width of B line next to the unrestricted space
 VARIABLE M2BB_34 0.038 // Min width of C line next to the above B line next to the unrestricted space
 VARIABLE M2BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below)
 VARIABLE M2BB_36 0.232 // Maximum space (PGD) (<)
 VARIABLE M2BB_37 0.308 // Maximum space (OGD) (<)
 VARIABLE M2BB_38 0.198 // Min PGD space between unrestricted spaces
 VARIABLE M2BC_21 0.312 // (B) to (C-B) unrestricted space (multi track skip)
 VARIABLE M2CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M2CC_27 0.248 // (B-C) to (C-B) unrestricted space (multi track skip)
 VARIABLE M2CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)
 VARIABLE M2L_01 0.056 // width_L_01
 VARIABLE M2L_02 0.06 // width_L_02
 VARIABLE M2L_03 0.068 // width_L_03
 VARIABLE M2L_05 0.076 // width_L_05
 VARIABLE M2L_06 0.084 // width_L_06
 VARIABLE M2L_07 0.074 // width_L_07
 VARIABLE M2M_01 0.038 // width_M_01
 VARIABLE M2M_02 0.04 // width_M_02
 VARIABLE M2M_03 0.046 // width_M_03
 VARIABLE M2S_01 0.028 // width_S_01
 VARIABLE M2S_02 0.03 // width_S_02
 VARIABLE M2S_03 0.032 // width_S_03
 VARIABLE M2S_04 0.036 // width_S_04
 VARIABLE M2_00 0 // Only Rectangular M2 shape is allowed and only allowed in OGD.
 VARIABLE M2_126 0 // (B:28-36),(C:60-84)
 VARIABLE M2_127 0 // (B:38-46),(C:84)
 VARIABLE M2_128 0 // (B:56-84),(C:28-36)
 VARIABLE M2_129 0 // (B),(B)
 VARIABLE M2_130 0 // (C),(C)
 VARIABLE M2_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M2_132 0 // (B:28-46),(C:28-56),(B:38-46)
 VARIABLE M2_133 0 // (B:28-36),(C:38-56),(B:56-84)
 VARIABLE M2_134 0 // (B:38-46),(C:38-76),(B:56-84)
 VARIABLE M2_135 0 // (B:56-84),(C:38-84),(B:56-84)
 VARIABLE M2_136 0 // (B:28-36),(C:56-84),(B:28-36)
 VARIABLE M2_137 0 // (B:28-46),(C:60-84),(B:38-46)
 VARIABLE M2_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84)
 VARIABLE M2_139 0 // (B:38-46),(C:28-36,84),(B:56-84)
 VARIABLE M2_140 0 // (B:56-84),(C:28-36),(B:56-84)
 VARIABLE M2_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M2_147 0.024 // Width <= 32nm (M2S_03), need line end offset on sides >= M2_147
 VARIABLE M2_148 0.014 // 32nm (M2S_03) < Width <= 46nm (M2M_03), need line end offset on sides >= M2_148
 VARIABLE M2_20 0.05 // Line end are extended by M2_20 before doing any side to side space checks
 VARIABLE M2_21 0.024 // B to C min space
 VARIABLE M2_22 0 // Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)
 VARIABLE M2_37 0.112 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M2_38
 VARIABLE M2_38 0.076 // Unrestricted space (min) 
 VARIABLE M2_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M2_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M2_43 0.012 // Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 
 VARIABLE M2_44 0 // All line ends for widths <= M2_45 must be a aligned or covered at M2_46 space 
 VARIABLE M2_45 0.055 // Max widths for M2_44 check 
 VARIABLE M2_46 0.024 // Space at which the line ends must be aligned or covered 
 VARIABLE M2_47 0 // Lines <= M2_45 wide cannot be isolated, must be next to another narrow or wide line 
 VARIABLE M2_48 0.07 // Minimum overlap of line ends in opposite directions at minimum space
 VARIABLE M2_49 0.056 // Minimum offset of line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 wide wires
 VARIABLE M2_60 0.084 // Min length of M2 line (any type, any width)
 VARIABLE M3BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M3BB_22 0.376 // (B) - (B) unrestricted space (multi track skip) (M3BB_31/M3BB_32 is the exception to this rule)
 VARIABLE M3BB_31 0.088 // (B) - (B) min unrestricted space (>)
 VARIABLE M3BB_32 0.232 // (B) - (B) max unrestricted space (<)
 VARIABLE M3BB_33 0.056 // Min width of B line next to the unrestricted space
 VARIABLE M3BB_34 0.038 // Min width of C line next to the above B line next to the unrestricted space
 VARIABLE M3BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M3BB_36 0.232 // Maximum space (OGD) (<)
 VARIABLE M3BB_37 0.308 // Maximum space (PGD) (<)
 VARIABLE M3BB_38 0.198 // Min OGD space between unrestricted spaces
 VARIABLE M3BC_21 0.312 // (B) to (C-B) unrestricted space (multi track skip)
 VARIABLE M3CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M3CC_27 0.248 // (B-C) to (C-B) unrestricted space (multi track skip)
 VARIABLE M3CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)
 VARIABLE M3L_01 0.056 // width_L_01
 VARIABLE M3L_02 0.06 // width_L_02
 VARIABLE M3L_03 0.068 // width_L_03
 VARIABLE M3L_04 0.064 // width_L_04
 VARIABLE M3L_05 0.076 // width_L_05
 VARIABLE M3L_06 0.084 // width_L_06
 VARIABLE M3L_07 0.074 // width_L_07
 VARIABLE M3L_08 0.082 // width_L_08
 VARIABLE M3L_09 0.066 // width_L_09
 VARIABLE M3M_01 0.038 // width_M_01
 VARIABLE M3M_02 0.04 // width_M_02
 VARIABLE M3M_03 0.046 // width_M_03
 VARIABLE M3M_04 0.046 // width_M_04
 VARIABLE M3M_05 0.048 // width_M_05
 VARIABLE M3M_06 0.052 // width_M_06
 VARIABLE M3S_01 0.028 // width_S_01
 VARIABLE M3S_02 0.03 // width_S_02
 VARIABLE M3S_03 0.032 // width_S_03
 VARIABLE M3S_04 0.036 // width_S_04
 VARIABLE M3_00 0 // Only Rectangular M3 shape is allowed and only allowed in PGD.
 VARIABLE M3_126 0 // (B:28-36),(C:60-84)
 VARIABLE M3_127 0 // (B:40-46),(C:84)
 VARIABLE M3_128 0 // (B:56-84),(C:28-36)
 VARIABLE M3_129 0 // (B),(B)
 VARIABLE M3_130 0 // (C),(C)
 VARIABLE M3_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M3_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M3_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M3_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M3_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M3_136 0 // (B:28-36),(C:56-84),(B:28-36)
 VARIABLE M3_137 0 // (B:28-46),(C:60-84),(B:40-46)
 VARIABLE M3_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84)
 VARIABLE M3_139 0 // (B:40-46),(C:28-36,84),(B:56-84)
 VARIABLE M3_140 0 // (B:56-84),(C:28-36),(B:56-84)
 VARIABLE M3_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M3_142 0 // (B:38-52),(C:82-84),(B:56-84)
 VARIABLE M3_143 0 // (B:56-84),(C:32-36),(B:56-84)
 VARIABLE M3_147 0.024 // Width <= 32nm (M3S_03), need line end offset on sides >= M3_147
 VARIABLE M3_148 0.014 // 32nm (M3S_03) < Width <= 46nm (M3M_03), need line end offset on sides >= M3_148
 VARIABLE M3_20 0.05 // Line end are extended by M3_20 before doing any side to side space checks
 VARIABLE M3_21 0.024 // B to C min space
 VARIABLE M3_22 0 // Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)
 VARIABLE M3_37 0.112 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M3_38
 VARIABLE M3_38 0.076 // Unrestricted space (min) 
 VARIABLE M3_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M3_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M3_43 0.012 // Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 
 VARIABLE M3_44 0 // All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space 
 VARIABLE M3_45 0.055 // Max widths for M3_44 check 
 VARIABLE M3_46 0.024 // Space at which the line ends must be aligned or covered 
 VARIABLE M3_47 0 // Lines <= M3_45 wide cannot be isolated, must be next to another narrow or wide line 
 VARIABLE M3_48 0.07 // Minimum overlap of line ends in opposite directions at minimum space
 VARIABLE M3_49 0.056 // Minimum offset of line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 wide wires
 VARIABLE M3_60 0.084 // Min length of M3 line (any type, any width)
 VARIABLE M4BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M4BB_22 0.376 // (B) - (B) unrestricted space (multi track skip) (M4BB_31/M4BB_32 is the exception to this rule)
 VARIABLE M4BB_31 0.088 // (B) - (B) min unrestricted space (>)
 VARIABLE M4BB_32 0.232 // (B) - (B) max unrestricted space (<)
 VARIABLE M4BB_33 0.056 // Min width of B line next to the unrestricted space
 VARIABLE M4BB_34 0.038 // Min width of C line next to the above B line next to the unrestricted space
 VARIABLE M4BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M4BB_36 0.232 // Maximum space (PGD) (<)
 VARIABLE M4BB_37 0.308 // Maximum space (OGD) (<)
 VARIABLE M4BB_38 0.198 // Min PGD space between unrestricted spaces
 VARIABLE M4BC_21 0.312 // (B) to (C-B) unrestricted space (multi track skip)
 VARIABLE M4CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M4CC_27 0.248 // (B-C) to (C-B) unrestricted space (multi track skip)
 VARIABLE M4CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)
 VARIABLE M4L_01 0.056 // width_L_01
 VARIABLE M4L_02 0.06 // width_L_02
 VARIABLE M4L_03 0.068 // width_L_03
 VARIABLE M4L_05 0.076 // width_L_05
 VARIABLE M4L_06 0.084 // width_L_06
 VARIABLE M4L_07 0.074 // width_L_07
 VARIABLE M4L_08 0.054 // width_L_08
 VARIABLE M4L_09 0.066 // width_L_09
 VARIABLE M4M_02 0.04 // width_M_02
 VARIABLE M4M_03 0.046 // width_M_03
 VARIABLE M4S_01 0.028 // width_S_01
 VARIABLE M4S_02 0.03 // width_S_02
 VARIABLE M4S_03 0.032 // width_S_03
 VARIABLE M4S_04 0.036 // width_S_04
 VARIABLE M4_00 0 // Only Rectangular M4 shape is allowed and only allowed in OGD.
 VARIABLE M4_01 0.04 // width_01 value (OGD only)
 VARIABLE M4_02 0.044 // width_02 value (OGD only)
 VARIABLE M4_03 0.048 // width_03 value (OGD only)
 VARIABLE M4_04 0.056 // width_04 value (OGD only)
 VARIABLE M4_05 0.06 // width_05 value (OGD only)
 VARIABLE M4_06 0.064 // width_06 value (OGD only)
 VARIABLE M4_07 0.068 // width_07 value (OGD only)
 VARIABLE M4_08 0.076 // width_08 value (OGD only)
 VARIABLE M4_09 0.08 // width_09 value (OGD only)
 VARIABLE M4_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M4_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M4_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M4_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M4_11 0.108 // width_11 value (OGD only)
 VARIABLE M4_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M4_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M4_126 0 // (B:28-36),(C:60-84)
 VARIABLE M4_127 0 // (B:40-46),(C:84)
 VARIABLE M4_128 0 // (B:54-84),(C:28-36)
 VARIABLE M4_129 0 // (B),(B)
 VARIABLE M4_130 0 // (C),(C)
 VARIABLE M4_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M4_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M4_133 0 // (B:28-36),(C:40-56),(B:54-84)
 VARIABLE M4_134 0 // (B:40-46),(C:40-76),(B:54-84)
 VARIABLE M4_135 0 // (B:54-84),(C:40-84),(B:54-84)
 VARIABLE M4_136 0 // (B:28-36),(C:54-84),(B:28-36)
 VARIABLE M4_137 0 // (B:28-46),(C:60-84),(B:40-46)
 VARIABLE M4_138 0 // (B:28-36),(C:28-36,60-84),(B:54-84)
 VARIABLE M4_139 0 // (B:40-46),(C:28-36,84),(B:54-84)
 VARIABLE M4_140 0 // (B:54-84),(C:28-36),(B:54-84)
 VARIABLE M4_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M4_142 0 // (B:28),(C:54),(B:76)
 VARIABLE M4_147 0.024 // Width <= 32nm (M4S_03), need line end offset on sides >= M4_147
 VARIABLE M4_148 0.014 // 32nm (M4S_03) < Width <= 46nm (M4M_03), need line end offset on sides >= M4_148
 VARIABLE M4_20 0.05 // Line end are extended by M4_20 before doing any side to side space checks
 VARIABLE M4_21 0.024 // B to C min space
 VARIABLE M4_22 0 // Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)
 VARIABLE M4_23 0.04 // width_02 to width_02 space range min
 VARIABLE M4_24 0.046 // width_02 to width_02 space range max
 VARIABLE M4_249 0 // Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)
 VARIABLE M4_25 0.044 // width_02/03 to width_04-11 space range min
 VARIABLE M4_250 0 // Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge
 VARIABLE M4_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M4_252 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M4_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M4_26 0.05 // width_02/03 to width_04-11 space range max
 VARIABLE M4_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M4_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M4_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M4_27 0.044 // width_04-07 to width_04-11 space range min
 VARIABLE M4_28 0.056 // width_04-07 to width_04-11 space range max
 VARIABLE M4_31 0 // width_01 is not allowed to be next to width_03 to width_11
 VARIABLE M4_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M4_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M4_37 0.112 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M4_38
 VARIABLE M4_38 0.076 // Unrestricted space (min) 
 VARIABLE M4_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M4_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M4_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M4_43 0.012 // Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 
 VARIABLE M4_44 0 // All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space 
 VARIABLE M4_45 0.055 // Max widths for M4_44 check 
 VARIABLE M4_46 0.024 // Space at which the line ends must be aligned or covered 
 VARIABLE M4_47 0 // Lines <= M4_45 wide cannot be isolated, must be next to another narrow or wide line 
 VARIABLE M4_48 0.07 // Minimum overlap of line ends in opposite directions at minimum space
 VARIABLE M4_49 0.056 // Minimum offset of line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 wide wires
 VARIABLE M4_51 0.08 // Width_01-11 attacker to width_10 victim min space
 VARIABLE M4_52 0.08 // Width_10 attacker to width_08-11 victim min space
 VARIABLE M4_53 0 // Width_10 line cannot attack a width_01-07 victim
 VARIABLE M4_60 0.084 // Min length of M4 line (any type, any width)
 VARIABLE M4_62 0.14 // Min edge length of width_01-07 line
 VARIABLE M4_63 0.12 // Min length of width_10 nub
 VARIABLE M4_65 0.16 // Min length of holes
 VARIABLE M4_70 0.018 // Minimum segment length
 VARIABLE M4_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M4_72 0 // segments can be smaller than M4_70 if both adjacent segments are >= M4_73
 VARIABLE M4_73 0.35 // Minimum segment lengths for M4_72
 VARIABLE M4_80 0.056 // Corner-to-corner space, when corners have no overlap
 VARIABLE M4_81 0.056 // Internal corner-to-corner width 
 VARIABLE M4_82 0.09 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M4_83 0.09 // Min width of notched line section
 VARIABLE M4_84 0.124 // Above rule applies to notch length less than
 VARIABLE M5BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M5BB_22 0.376 // (B) - (B) unrestricted space (multi track skip) (M5BB_31/M5BB_32 is the exception to this rule)
 VARIABLE M5BB_31 0.088 // (B) - (B) min unrestricted space (>)
 VARIABLE M5BB_32 0.232 // (B) - (B) max unrestricted space (<)
 VARIABLE M5BB_33 0.056 // Min width of B line next to the unrestricted space
 VARIABLE M5BB_34 0.038 // Min width of C line next to the above B line next to the unrestricted space
 VARIABLE M5BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M5BB_36 0.232 // Maximum space (OGD) (<)
 VARIABLE M5BB_37 0.308 // Maximum space (PGD) (<)
 VARIABLE M5BB_38 0.198 // Min OGD space between unrestricted spaces
 VARIABLE M5BC_21 0.312 // (B) to (C-B) unrestricted space (multi track skip)
 VARIABLE M5CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M5CC_27 0.248 // (B-C) to (C-B) unrestricted space (multi track skip)
 VARIABLE M5CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)
 VARIABLE M5L_01 0.056 // width_L_01
 VARIABLE M5L_02 0.06 // width_L_02
 VARIABLE M5L_03 0.068 // width_L_03
 VARIABLE M5L_05 0.076 // width_L_05
 VARIABLE M5L_06 0.084 // width_L_06
 VARIABLE M5L_07 0.074 // width_L_07
 VARIABLE M5L_09 0.066 // width_L_09
 VARIABLE M5M_02 0.04 // width_M_02
 VARIABLE M5M_03 0.046 // width_M_03
 VARIABLE M5S_01 0.028 // width_S_01
 VARIABLE M5S_02 0.03 // width_S_02
 VARIABLE M5S_03 0.032 // width_S_03
 VARIABLE M5S_04 0.036 // width_S_04
 VARIABLE M5_00 0 // Only Rectangular M5 shape is allowed and only allowed in PGD.
 VARIABLE M5_01 0.054 // width_01 value (PGD only)
 VARIABLE M5_02 0.066 // width_02 value (PGD only)
 VARIABLE M5_03 0.08 // width_03 value (PGD only)
 VARIABLE M5_04 0.086 // width_04 value (PGD only)
 VARIABLE M5_05 0.094 // width_05 value (PGD only)
 VARIABLE M5_06 0.112 // width_06 value (PGD/OGD)
 VARIABLE M5_07 0.15 // width_07 value (PGD only)
 VARIABLE M5_08 0.158 // width_08 value (PGD only)
 VARIABLE M5_126 0 // (B:28-36),(C:60-84)
 VARIABLE M5_127 0 // (B:40-46),(C:84)
 VARIABLE M5_128 0 // (B:56-84),(C:28-36)
 VARIABLE M5_129 0 // (B),(B)
 VARIABLE M5_130 0 // (C),(C)
 VARIABLE M5_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M5_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M5_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M5_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M5_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M5_136 0 // (B:28-36),(C:56-84),(B:28-36)
 VARIABLE M5_137 0 // (B:28-46),(C:60-84),(B:40-46)
 VARIABLE M5_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84)
 VARIABLE M5_139 0 // (B:40-46),(C:28-36,84),(B:56-84)
 VARIABLE M5_140 0 // (B:56-84),(C:28-36),(B:56-84)
 VARIABLE M5_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M5_147 0.024 // Width <= 32nm (M5S_03), need line end offset on sides >= M5_147
 VARIABLE M5_148 0.014 // 32nm (M5S_03) < Width <= 46nm (M5M_03), need line end offset on sides >= M5_148
 VARIABLE M5_20 0.05 // Line end are extended by M5_20 before doing any side to side space checks
 VARIABLE M5_21 0.024 // B to C min space
 VARIABLE M5_22 0 // Every C line should have an adjacent B line at M5_21 space on atleast one side, along its entire length (allowed to have M5_42 ETE gaps)
 VARIABLE M5_23 0.05 // width_02 to width_02-06 space range min
 VARIABLE M5_24 0.066 // width_02 to width_02-06 space range max
 VARIABLE M5_25 0.05 // width_03-08 to width_03-08 unrestricted space min
 VARIABLE M5_26 0.05 // width_07/08 to width_00/01/02 space range min
 VARIABLE M5_27 0.06 // width_07/08 to width_00/01/02 space range max
 VARIABLE M5_28 0.048 // Width_00 to width_05/06 space exception (fixed value)
 VARIABLE M5_35 0.09 // width_06 to width_06 unrestricted space (min)
 VARIABLE M5_37 0.112 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M5_38
 VARIABLE M5_38 0.076 // Unrestricted space (min) 
 VARIABLE M5_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M5_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M5_43 0.012 // Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 
 VARIABLE M5_44 0 // All line ends for widths <= M5_45 must be a aligned or covered at M5_46 space 
 VARIABLE M5_45 0.055 // Max widths for M5_44 check 
 VARIABLE M5_46 0.024 // Space at which the line ends must be aligned or covered 
 VARIABLE M5_47 0 // Lines <= M5_45 wide cannot be isolated, must be next to another narrow or wide line 
 VARIABLE M5_48 0.07 // Minimum overlap of line ends in opposite directions at minimum space
 VARIABLE M5_49 0.056 // Minimum offset of line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 wide wires
 VARIABLE M5_51 0.06 // Width_06 attacker to width_00-08 victim min space
 VARIABLE M5_52 0.09 // Width_00-08 attacker to width_06 victim min space
 VARIABLE M5_60 0.084 // Min length of M5 line (any type, any width)
 VARIABLE M5_65 0.308 // Min length of holes
 VARIABLE M5_70 0.026 // Minimum segment length
 VARIABLE M5_71 0.054 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M5_72 0 // segments can be smaller than M5_70 if both adjacent segments are >= M5_73
 VARIABLE M5_73 0.5 // Minimum segment lengths for M5_72
 VARIABLE M5_74 0.09 // M5_72 segment to line end space
 VARIABLE M5_80 0.076 // Corner-to-corner space, when corners have no overlap
 VARIABLE M5_81 0.076 // Internal corner-to-corner width 
 VARIABLE M5_82 0.094 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M5_83 0.094 // Min width of notched line section
 VARIABLE M5_84 0.15 // Above rule applies to notch length less than
 VARIABLE M5err_00 0.05 // Metal5 width_00 value (PGD only)
 VARIABLE M6_00 0.08 // width_00 value (OGD only)
 VARIABLE M6_01 0.04 // width_01 value (OGD only)
 VARIABLE M6_02 0.044 // width_02 value (OGD only)
 VARIABLE M6_03 0.048 // width_03 value (OGD only)
 VARIABLE M6_04 0.056 // width_04 value (OGD only)
 VARIABLE M6_05 0.06 // width_05 value (OGD only)
 VARIABLE M6_06 0.064 // width_06 value (OGD only)
 VARIABLE M6_07 0.068 // width_07 value (OGD only)
 VARIABLE M6_08 0.076 // width_08 value (OGD only)
 VARIABLE M6_09 0.08 // width_09 value (OGD only)
 VARIABLE M6_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M6_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M6_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M6_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M6_11 0.108 // width_11 value (OGD only)
 VARIABLE M6_12 0.054 // width_12 value (OGD only)
 VARIABLE M6_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M6_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M6_13 0.16 // width_13 value (OGD only)
 VARIABLE M6_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M6_14 0.2 // width_14 value (OGD only)
 VARIABLE M6_149 0 // Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)
 VARIABLE M6_15 0.24 // width_15 value (OGD only)
 VARIABLE M6_150 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153
 VARIABLE M6_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_153 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M6_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M6_160 0.04 // Minimum overlap of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 
 VARIABLE M6_161 0.08 // Maximum ETE space for M6_160 (=)
 VARIABLE M6_162 0.08 // Minimum overlap of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 
 VARIABLE M6_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M6_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M6_23 0.04 // width_02 to width_02 space range min
 VARIABLE M6_24 0.046 // width_02 to width_02 space range max
 VARIABLE M6_249 0 // Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)
 VARIABLE M6_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M6_250 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge
 VARIABLE M6_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M6_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M6_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M6_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M6_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M6_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M6_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M6_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M6_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M6_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M6_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M6_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M6_37 0.12 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38
 VARIABLE M6_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M6_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M6_41 0.08 // Metal6 end-to-end space (min)
 VARIABLE M6_44 0.16 // Width_01/02 to width_01-15 end-to-end space if overlap between facing ends is < M6_45 (min)
 VARIABLE M6_45 0.03 // Overlap between facing line ends
 VARIABLE M6_46 0.08 // Length of unfaced edge of a width_01-07/12 line (max value)
 VARIABLE M6_47 0.1 // ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)
 VARIABLE M6_48 0.013 // Line end extensions of the <=M6_3 wide line for M6_47 check
 VARIABLE M6_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M6_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M6_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M6_60 0.16 // Min length of width_01-15 lines
 VARIABLE M6_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M6_63 0.12 // Min length of width_10 nub
 VARIABLE M6_65 0.16 // Min length of holes
 VARIABLE M6_70 0.018 // Minimum segment length
 VARIABLE M6_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M6_72 0 // segments can be smaller than M6_70 if both adjacent segments are >= M6_73
 VARIABLE M6_73 0.35 // Minimum segment lengths for M6_72
 VARIABLE M6_80 0.056 // Corner-to-corner space, when corners have no overlap
 VARIABLE M6_81 0.056 // Internal corner-to-corner width 
 VARIABLE M6_82 0.09 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M6_83 0.09 // Min width of notched line section
 VARIABLE M6_84 0.124 // Above rule applies to notch length less than
 VARIABLE M7_00 0.08 // width_00 value (PGD only)
 VARIABLE M7_01 0.056 // width_01 value (PGD only)
 VARIABLE M7_02 0.06 // width_02 value (PGD only)
 VARIABLE M7_03 0.084 // width_03 value (PGD/OGD)
 VARIABLE M7_04 0.12 // width_04 value (PGD only)
 VARIABLE M7_05 0.15 // width_05 value (PGD only)
 VARIABLE M7_06 0.168 // width_06 value (PGD only)
 VARIABLE M7_07 0.18 // width_07 value (PGD only)
 VARIABLE M7_08 0.256 // width_08 value (PGD only)
 VARIABLE M7_09 0.28 // width_09 value (PGD only)
 VARIABLE M7_21 0.056 // width_01/02 to width_01/02 space range1 min
 VARIABLE M7_22 0.07 // width_01/02 to width_01/02 space range1 max
 VARIABLE M7_23 0.23 // width_00/01 to width_00-09 space range2 min
 VARIABLE M7_24 0.251 // width_00/01 to width_00-09 space range2 max
 VARIABLE M7_25 0.4 // width_00/01 to width_00-09 unrestricted space min
 VARIABLE M7_26 0.056 // width_01/02 to width_03/04/05/06/07 space range1 min
 VARIABLE M7_27 0.08 // width_01/02 to width_03/04/05/06/07 space range1 max
 VARIABLE M7_31 0.074 // width_03/04 to width_03/04 unrestricted space (min)
 VARIABLE M7_32 0.06 // width_03/0405/06/07 to width_05/06/07 unrestricted space (min)
 VARIABLE M7_35 0.09 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M7_37 0.09 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M7_38
 VARIABLE M7_38 0.168 // width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 unrestricted space (min) 
 VARIABLE M7_41 0.09 // width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)
 VARIABLE M7_51 0.06 // width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)
 VARIABLE M7_52 0.09 // width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M7_60 0.204 // Min length for all widths
 VARIABLE M7_65 0.42 // Min length of holes
 VARIABLE M7_70 0.026 // Minimum segment length
 VARIABLE M7_71 0.116 // Minimum lengths of at least one segment, when both adjacent at a corner
 VARIABLE M7_72 0 // segments can be smaller than M7_70 if both adjacent segments are >= M7_73
 VARIABLE M7_73 0.5 // Minimum segment lengths for M7_72
 VARIABLE M7_74 0.09 // M7_72 segment to line end space
 VARIABLE M7_80 0.079 // Corner-to-corner space, when corners have no overlap
 VARIABLE M7_81 0.079 // Internal corner-to-corner width 
 VARIABLE M7_82 0.084 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M7_83 0.084 // Min width of notched line section
 VARIABLE M7_84 0.168 // Above rule applies to notch length less than
 VARIABLE M7err_00 0.08 // Metal7 width_00 value (PGD only)
 VARIABLE M7err_01 0.088 // Metal7 width_01 value (PGD only)
 VARIABLE M7err_08 0.256 // Metal7 width_08 value (PGD only)
 VARIABLE M8_00 0 // Only Rectangular M8 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M8_01 0.126 // width_01 value (OGD only)
 VARIABLE M8_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M8_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M8_04 0.28 // width_04 value (OGD only)
 VARIABLE M8_05 0.36 // width_05 value (OGD only)
 VARIABLE M8_06 0.378 // width_06 value (OGD only)
 VARIABLE M8_07 0.42 // width_07 value (OGD only)
 VARIABLE M8_08 0.7 // width_08 value (OGD only)
 VARIABLE M8_09 0.714 // width_09 value (OGD only)
 VARIABLE M8_10 0.798 // width_10 value (OGD only)
 VARIABLE M8_121 0.126 // width_06 to width_06 space, fixed space exception
 VARIABLE M8_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M8_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M8_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M8_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M8_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M8_25 0.4 // width_00 to width_00-09 unrestricted space min
 VARIABLE M8_26 0.08 // width_00 to width_07-09 space range1 min
 VARIABLE M8_27 0.11 // width_00 to width_07-09 space range1 max
 VARIABLE M8_32 0.08 // width_02-09 to width_02-09 unrestricted space (min)
 VARIABLE M8_35 0.14 // width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M8_37 0.198 // max edge lengths that can violate the forbidden spaces if space between the edges is >=M8_38
 VARIABLE M8_38 0.378 // width_01-10 to width_01-10 unrestricted space (min) 
 VARIABLE M8_41 0.14 // Metal8 end-to-end space (min)
 VARIABLE M8_42 0.198 // Metal8 end-to-end space width_01 line to any line (min)
 VARIABLE M8_50 0 // width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M8_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M8_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M8_60 0.274 // Min length for all widths
 VARIABLE M8_65 0.148 // Min required M8 hole area (sq um)
 VARIABLE M8_70 0.04 // Minimum segment length
 VARIABLE M8_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M8_80 0.178 // Corner-to-corner space, when corners have no overlap
 VARIABLE M8_81 0.178 // Internal corner-to-corner width 
 VARIABLE M8_82 0.14 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M8_83 0.148 // Min width of notched line section
 VARIABLE M8_84 0.24 // Above rule applies to notch length less than
 VARIABLE M8err_00 0.08 // Metal8 width_00 value (OGD only)
 VARIABLE M8err_09 0.3 // Metal8 width_09 value (OGD only)
 VARIABLE M8err_21 0.084 // BDW-specific Metal8 min space (values less than this are disallowed)
 VARIABLE M9_00 0 // Only Rectangular M9 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M9_01 0.126 // width_01 value (PGD only)
 VARIABLE M9_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M9_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M9_04 0.28 // width_04 value (PGD only)
 VARIABLE M9_05 0.36 // width_05 value (PGD only)
 VARIABLE M9_06 0.378 // width_06 value (PGD only)
 VARIABLE M9_07 0.42 // width_07 value (PGD only)
 VARIABLE M9_08 0.7 // width_08 value (PGD only)
 VARIABLE M9_09 0.714 // width_09 value (PGD only)
 VARIABLE M9_10 0.798 // width_10 value (PGD only)
 VARIABLE M9_121 0.126 // width_06 to width_06 space, fixed space exception
 VARIABLE M9_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M9_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M9_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M9_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M9_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M9_35 0.14 // width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M9_37 0.198 // max edge lengths that can violate the forbidden spaces if space between the edges is >=M9_38
 VARIABLE M9_38 0.378 // width_01-10 to width_01-10 unrestricted space (min) 
 VARIABLE M9_41 0.14 // Metal9 end-to-end space (min)
 VARIABLE M9_42 0.198 // Metal9 end-to-end space width_01 line to any line (min)
 VARIABLE M9_43 0.13 // M9 coverage of Square Via8 orthogonal edge
 VARIABLE M9_50 0 // width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M9_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M9_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M9_60 0.274 // Min length for all widths
 VARIABLE M9_65 0.148 // Min required M9 hole area (sq um)
 VARIABLE M9_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M9_80 0.178 // Corner-to-corner space, when corners have no overlap
 VARIABLE M9_81 0.178 // Internal corner-to-corner width 
 VARIABLE M9_82 0.14 // Width between facing concave corner extensions of opposite directions 
 VARIABLE MC_01 0 // Outer edges of the PRS cells must be line-on-line with the EDM cells boundary.
 VARIABLE MC_02 0 // CE1/2/3 cannot overlap the PRS cells
 VARIABLE MC_03 0 // CE1/2/3 cannot overlap the logo cells
 VARIABLE MIM_01 2 // CE1/2 width min
 VARIABLE MIM_02 1 // CE1/2 space min
 VARIABLE MIM_03 0.16 // Minimum offset between CE1-CE2 edges
 VARIABLE MIM_04 1 // Minimum overlap between CE1-CE2 layers
 VARIABLE MIM_05 0 // CE1-CE2 edges cannot cross each other
 VARIABLE MIM_06 0 // CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)
 VARIABLE MIM_07 0 // CE2 must enclose CE1 edges
 VARIABLE MIM_22 10.78 // Min required CE1/2 hole area (sq um)
 VARIABLE MIM_23 1 // Minimum CE1/2 jog length
 VARIABLE MIM_25 64 // Min required CE1/2 area (sq um)
 VARIABLE MIM_26 250 // Max extent of CE1/2
 VARIABLE MIM_51 0.4 // Minimum CE1/2 enclosure of Via10 (all directions)
 VARIABLE MIM_52 1 // Via10 space to unconnected CE1/2
 VARIABLE MIM_53 0 // Via10 cannot land on overlapping CE1/2
 VARIABLE MIM_54 1.76 // Via10 space to unconnected CE1, when the Via10 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_55 1.6 // Via10 space to unconnected CE2, when the Via10 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_61 0 // CE1/2 electrode layers cannot be used as a resistor, must have a M10 or TM1 shunt
 VARIABLE MIM_62 0 // CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)
 VARIABLE MIM_63 0 // CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked
 VARIABLE MIM_71 0 // In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2
 VARIABLE MIM_72 1.2 // Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_73 1 // Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_74 0 // CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)
 VARIABLE MIM_75 0 // CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration
 VARIABLE MIM_81 0 // In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2
 VARIABLE MIM_82 1.2 // Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MIM_83 1 // Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MJ0_01 0.132 // MTJID enclosure of MJ0 in OGD (fixed)
 VARIABLE MJ0_02 0 // No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID
 VARIABLE MJ0_03 0 // No GCN, V1, M2 allowed inside MJ0
 VARIABLE MJ0_04 0 // No jogs allowed in MTJID
 VARIABLE MJ0_05 0.024 // Min space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_06 0.052 // Max space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_07 0.024 // Fixed space from dummy M2 end to MJ0 (in OGD)
 VARIABLE MJ0_08 0.4 // Minimum space between MJ0 
 VARIABLE MJ0_09 0.42 // Minimum width of MJ0
 VARIABLE MTJ_01 0 // M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID
 VARIABLE MTJ_02 0 // M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID
 VARIABLE MTJ_03 0.018 // MTJ fixed width (in OGD)
 VARIABLE MTJ_04 0.06 // MTJ fixed length (in PGD)
 VARIABLE MTJ_05 0.14 // MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)
 VARIABLE MTJ_06 0.07 // MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)
 VARIABLE MTJ_07 0.126 // MTJ fixed pitch (in PGD)
 VARIABLE MTJ_08 0 // Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH
 VARIABLE MTJ_09 0.2 // MJO enclosure of MTJ (only allowed value)
 VARIABLE MTJ_10 0 // STTRAMID1, STTRAMID2 must be line-line with MTJID
 VARIABLE MTJ_11 0 // Via2 must be centered on MTJ
 VARIABLE MTJ_12 0.046 // Via2 length (in OGD) allowed over MTJ
 VARIABLE MTJ_13 0.032 // Via2 width (in PGD) allowed over MTJ
 VARIABLE MTJ_14 0 // M1 must be centered under MTJ
 VARIABLE MTJ_15 0.012 // MTJ enclosure of M1 (both OGD and PGD), only allowed value
 VARIABLE NW_01 0.021 // N-well space to N+ active (all directions), P+ tap (OGD)
 VARIABLE NW_03 0.021 // N-well enclosure of P+ active (all directions), N+ tap (OGD)
 VARIABLE NW_12 0.126 // N-well width
 VARIABLE NW_128 5.6 // Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions
 VARIABLE NW_129 5.6 // Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions
 VARIABLE NW_14 0.126 // N-well space
 VARIABLE NW_17 0.05 // Min required drawn N-well area (in sq um)
 VARIABLE NW_18 0.05 // Min required drawn N-well hole area (in sq um)
 VARIABLE NW_21 0.042 // N+ active diffusion space to high voltage nwells
 VARIABLE NW_22 0.042 // P+ active diffusion enclosure by high voltage nwell
 VARIABLE NW_23 0.107 // N-well convex corner enclosure of P+ active diffusion corner
 VARIABLE NW_24 0.107 // N-well concave corner space to N+ active diffusion corner
 VARIABLE NW_25 0.126 // Minimum N-well segment lengths, when both adjacent at a corner
 VARIABLE NW_28 56 // Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells
 VARIABLE NW_29 56 // Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells
 VARIABLE NW_30 0.378 // Minimum nwell pitch
 VARIABLE NW_31 0.042 // N-well space to P+ tap (PGD)
 VARIABLE NW_33 0.042 // N-well enclosure of N+ tap (PGD)
 VARIABLE NW_35 0.144 // Maximum nwell length when width is less than NW_35
 VARIABLE NW_36 0.144 // Maximum N-well facing edge length, if space is less than NW_36
 VARIABLE NW_41 0.168 // N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges
 VARIABLE NW_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE NW_43 0.126 // Forbidden adjacent edge length range max (<)
 VARIABLE NW_55 0.154 // N-well X- or Y-direction enclosure of N+ tap diff near short n-well jog <=NW_57
 VARIABLE NW_56 0.154 // N-well X- or Y-direction space to P+ tap diff near short n-well jog <=NW_57
 VARIABLE NW_57 0.112 // Max length of short NWL jog for which rules NW_55,NW_56 apply
 VARIABLE NW_58 0.154 // N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge
 VARIABLE NW_59 12 // Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)
 VARIABLE NW_60 2.4 // Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)
 VARIABLE NW_71 300 // Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um
 VARIABLE NW_73 8 // N-well width exception for rule NW_71 (um)
 VARIABLE NW_74 4 // N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)
 VARIABLE PC_00 0 // Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction.
 VARIABLE PC_01 0.032 // Polycon width fixed value
 VARIABLE PC_02 0.054 // Min required Polycon length
 VARIABLE PC_04 0 // All Polycon center lines must be on a 21nm pitch grid across the whole die
 VARIABLE PC_20 0.025 // Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)
 VARIABLE PC_21 0.052 // Polycon side-to-side space (min)
 VARIABLE PC_23 0.115 // Polycon side-to-side forbidden space (fixed value)
 VARIABLE PC_25 0.05 // Min Polycon end-to-end space, when facing ends are aligned (min)
 VARIABLE PC_31 0.12 // Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)
 VARIABLE PC_32 0.025 // Polycon line end extensions for PC_31 check
 VARIABLE PC_33 0.07 // Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)
 VARIABLE PC_34 0.08 // Max Polycon length for PC_33 check (<)
 VARIABLE PC_35 0.04 // Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space
 VARIABLE PC_36 0.018 // Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space is > PC_56 or the length of all the adjacent GCNs is >=PC_57
 VARIABLE PC_41 0.032 // Poly overlap of polycon (PGD) for PC_42
 VARIABLE PC_42 0.024 // Polycon end overlap of poly for PC_41
 VARIABLE PC_43 0.023 // Polycon side space to poly line-end
 VARIABLE PC_44 0.012 // Polycon end space to poly side
 VARIABLE PC_45 0.019 // Poly overlap of polycon (PGD) for PC_46
 VARIABLE PC_46 0.03 // Polycon end extension beyond poly side for PC_45
 VARIABLE PC_50 0 // End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)
 VARIABLE PC_51 0.052 // End-to-End space that triggers PC_50 check (<)
 VARIABLE PC_52 0.064 // Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)
 VARIABLE PC_53 0 // If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space
 VARIABLE PC_54 0.06 // Max Polycon ETE space for PC_53 check (<=)
 VARIABLE PC_55 0.06 // If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55
 VARIABLE PC_56 0.06 // Min Polycon end-to-end space to allow PC_36 overlap
 VARIABLE PC_57 0.088 // Min length of the 3 adjacent GCNs to allow PC_36 overlap
 VARIABLE PC_61 0.026 // Min Polycon side space to gate/diffusion OGD edge
 VARIABLE PC_81 0.026 // Polycon space to Diffcon
 VARIABLE PC_82 0.032 // Diffcon overlap of Polycon in PGD for PC_83
 VARIABLE PC_83 0.023 // Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE PC_84 0.016 // Diffcon overlap of Polycon in PGD for PC_85
 VARIABLE PC_85 0.031 // Polycon end extension beyond Diffcon side (OGD) for PC_84
 VARIABLE PC_91 0 // PC_21, PC_92 spaces on opposite sides of a GCN are not allowed
 VARIABLE PC_92 0.094 // Space for the PC_91 check
 VARIABLE PC_93 0.05 // Polycon line extension for PC_91/92 side-to-side space checks only
 VARIABLE PG_01 0.042 // Poly check grid width (fixed value)
 VARIABLE PG_02 0.14 // Poly check grid Pitch (fixed value)
 VARIABLE PG_03 0 // Poly check grid must be continuous across the complete length of the active die
 VARIABLE PG_04 0.049 // Poly check grid OGD space to edge of active die (EOA) fixed value
 VARIABLE PG_05 0 // Poly check grid must centered in drawn digital Poly space
 VARIABLE PL_00 0 // Only Rectangular, Uni-directional Poly shape is allowed
 VARIABLE PL_01 0.028 // Poly width, ONLY ALLOWED value
 VARIABLE PL_02 0.07 // Poly pitch, ONLY ALLOWED value
 VARIABLE PL_03 0.09 // Min required Poly length with no restrictions
 VARIABLE PL_04 0.036 // Short poly end-to-end space (fixed value) (cannot be isolated)
 VARIABLE PL_05 0.078 // Long poly end-to-end space (fixed value)
 VARIABLE PL_06 0.26 // Long poly end-to-end space range (maximum)
 VARIABLE PL_07 0.078 // Medium poly end-to-end space (fixed value)
 VARIABLE PL_08 0.099 // Long poly end-to-end space range unrestricted min
 VARIABLE PL_09 0 // Space between PL_05 and PL_08 is not allowed
 VARIABLE PL_100 2.1 // Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length
 VARIABLE PL_101 0.07 // Max width of long space region that triggers PL_102/103 checks
 VARIABLE PL_102 0.007 // Forbidden offset between the short space region ends (min)
 VARIABLE PL_103 0.047 // Forbidden offset between the short space region ends (max)
 VARIABLE PL_104 0.14 // Minimum space between type B configuration synthesized regions
 VARIABLE PL_105 0 // Need an even number of synthesized polygons in the loop 
 VARIABLE PL_106 0.068 // Oversize of narrow cut for PL_105 check
 VARIABLE PL_11 0.024 // Poly endcap length
 VARIABLE PL_12 0 // All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)
 VARIABLE PL_13 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE PL_15 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE PL_16 0.042 // Min offset between adjacent poly line-ends having the same line-end direction
 VARIABLE PL_24 0 // NWL edge parallel to poly must be centered in poly space
 VARIABLE PL_25 0.018 // Poly end space to diffusion PGD
 VARIABLE PL_51 0 // Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  
 VARIABLE PL_52 0 // Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node.
 VARIABLE PL_55 0 // Poly jumper between two diffusions is not allowed.
 VARIABLE PL_61 0.036 // Min overlap of any poly cuts 1 poly pitch apart
 VARIABLE PL_62 0 // A PL_04 end-to-end adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side. PL_04 cannot be isolated.
 VARIABLE PL_63 0.069 // Min offset between any poly cuts 1 poly pitch apart
 VARIABLE PL_66 0 // PL_07 cuts must be aligned
 VARIABLE PL_67 0.048 // Min offset between PL_07 cuts
 VARIABLE PL_68 0.036 // Fixed overlap between the PL_07 cuts
 VARIABLE PL_69 0 // A PL_07 region adjacent to a PL_04 must be centered or satify PL_16
 VARIABLE PL_70 0 // Cannot have a single isolated PL_04 next to a centered PL_07
 VARIABLE PL_71 0 // A centered PL_07 cannot have a GCN
 VARIABLE PL_91 0 // Within each cell, all gates are checked to be in a single direction.
 VARIABLE PL_92 0 // At full chip DRC, all gates are checked to be in absolute horizontal direction.
 VARIABLE RDL_01 2 // RDL wire (217;0) width, minimum
 VARIABLE RDL_02 6 // RDL wire width, maximum (for location other than LMI pad or TSV cap) 
 VARIABLE RDL_03 15.556 // RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value
 VARIABLE RDL_04 10 // RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value
 VARIABLE RDL_05 1.98 // RDL wire space, minimum
 VARIABLE RDL_06 12.67 // RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum 
 VARIABLE RDL_07 0.25 // RDL, RDLCAP coverage of TSV on all sides, minimum
 VARIABLE RDL_08 0 // RDL wire offset from LMI PAD center axis, maximum
 VARIABLE RDL_09 2.23 // RDL wire edge to TSV CAP edge distance, minimum
 VARIABLE RDL_10 5.222 // RDL wire vertex space to LMI PAD, minimum
 VARIABLE RDL_11 2 // RDL wire vertex space to TSV CAP, minimum
 VARIABLE RDL_12 0 // Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP
 VARIABLE RDL_13 0 // RDL wire jog length (217;0), minimum value
 VARIABLE RDL_14 1.98 // RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum
 VARIABLE RDL_15 1.98 // Space between LMI pad and RDL line
 VARIABLE RDL_16 350 // Maximum RDL wire length
 VARIABLE SDC_03 0.036 // Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)
 VARIABLE SDC_11 0.004 // Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)
 VARIABLE SDC_111 0.002 // Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)
 VARIABLE SK_12 0 // Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)
 VARIABLE SK_22 0 // Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)
 VARIABLE SK_31 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_32 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_41 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_42 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_51 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_52 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_61 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_62 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 5% (600X600nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_71 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_72 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 5% (600X600nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SM0_41 0.042 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),
 VARIABLE SM0_60 0.063 // Fixed length of M0 line (any type, any width) 
 VARIABLE SM0_82 0 // Metal0 line-end overlap of poly, fixed value (edge touching M0)
 VARIABLE SM0_821 0.007 // Metal0 line-end distance from poly, fixed value (other edge)
 VARIABLE SM3_41 0.042 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE SM3_47 0.046 // Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line
 VARIABLE SNW_29 10 // NW_29 relaxation for STT MRAM
 VARIABLE SV3_97 0.094 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE TDC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE TDC_21 0.21 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE TEDM_01 0 // Catch-cup guard ring must be present at top level Cell
 VARIABLE TEDM_02 0 // Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring
 VARIABLE TEDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE TEDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE TEDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_11 1 // Number of I/O cell placement allowed (OGD die TSV EDM ring only)
 VARIABLE TEDM_12 0 // Corner cells can only reside in die corners
 VARIABLE TEDM_13 0 // EDM cells cannot overlap each other
 VARIABLE TEDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE TEDM_15 25 // Every 25th OGD staircase cell must be a diode staircase cell
 VARIABLE TEDM_16 1 // There should be at least one PGD staircase cells in each PGD part of EDM ring
 VARIABLE TEDW_01 6.72 // Corner Cell x
 VARIABLE TEDW_02 6.048 // Corner Cell y
 VARIABLE TEDW_03 0.84 // OGD Fill Cell x
 VARIABLE TEDW_04 1.512 // OGD Fill Cell y
 VARIABLE TEDW_07 13.44 // OGD IO Cell x
 VARIABLE TEDW_08 1.512 // OGD IO Cell y
 VARIABLE TEDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_12 9.072 // PGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_13 13.44 // OGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE TEDW_16 9.072 // PGD STAIRCASSE Cell y
 VARIABLE TEDW_17 13.44 // OGD STAIRCASSE Cell x
 VARIABLE TEDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE TM1_01 5.5 // TM1 width allowed range min
 VARIABLE TM1_02 5.5 // TM1 space allowed range min
 VARIABLE TM1_03 10.5 // TM1 space allowed range max
 VARIABLE TM1_04 10.5 // Max TM1 edge length that can violate the max space rule 
 VARIABLE TM1_21 50 // TM1 width allowed range max
 VARIABLE TM1_22 250 // Min required TM1 hole area (sq um)
 VARIABLE TM1_23 0.1 // Minimum TM1 segment lengths, when both adjacent at corners
 VARIABLE TM1_25 1000 // Min required TM1 area with a TV1 (sq um)
 VARIABLE TM1_26 200 // Min required TM1 area (sq um)
 VARIABLE TM1_51 3 // TM1 coverage of Via10 (all directions)
 VARIABLE TM1_60 0 // TM1 space above inductors templates has special handling
 VARIABLE TPC_42 0.084 // Polycon end overlap of poly for PC_41
 VARIABLE TPC_44 0.016 // Polycon end space to poly side
 VARIABLE TPC_46 0.108 // Polycon overlap with poly (in OGD) for PC_45
 VARIABLE TPL_01 0.16 // Poly width, ONLY ALLOWED value
 VARIABLE TPL_02 0.21 // Poly pitch, ONLY ALLOWED value
 VARIABLE TPL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE TPL_11 0.045 // Poly endcap length
 VARIABLE TPL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE TPL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE TPL_25 0.078 // Poly end space to diffusion PGD
 VARIABLE TSV_01 9.5 // TSV width, only allowed value
 VARIABLE TSV_02 15.84 // TSV_02 for X73B (rusnet use only)
 VARIABLE TSV_03 14.784 // TSV row-to-row separation within spine, only allowed value
 VARIABLE TSV_04 5 // TSV rows in a single spine, only allowed value
 VARIABLE TSV_05 182 // TSV columns in a single spine, only allowed value
 VARIABLE TSV_06 0 // TSV must be centered on the catch cup
 VARIABLE TSV_07 10 // Transistor keepout zone from M1 catch cup grid (all sides)
 VARIABLE TSV_10 2 // Number of allowed TSV spines
 VARIABLE TSV_21 15.12 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1
 VARIABLE TSV_22 15.96 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2
 VARIABLE TSV_23 16.8 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3
 VARIABLE TSV_61 15.12 // TSV catchcup size (in X) (runset use only)
 VARIABLE TSV_62 14.784 // TSV catchcup size (in Y) (runset use only)
 VARIABLE TV1_31 6 //  TV1A width, fixed value
 VARIABLE TV1_32 30 //  TV1A length, fixed value
 VARIABLE TV1_51 3 // TM1 enclosure of  TV1 (all directions)
 VARIABLE TV1_61 0 // Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump
 VARIABLE TX_01 0 // TGOXID is only allowed over V3pitchID and V1pitchID
 VARIABLE TX_02 0.48 // Min width of TGOXID in any direction
 VARIABLE TX_03 0.48 // Min space between TGOXID in any direction
 VARIABLE TX_05 0 // PGD edge of TGOXID must be drawn in the middle of the space between poly center lines
 VARIABLE TX_06 0.039 // TGOXID enclosure of poly end,  in PGD
 VARIABLE TX_07 0.039 // TGOXID space to poly end,  in PGD
 VARIABLE TX_08 0 // Nwell inside TGOXID and outside TGOXID cannot interact
 VARIABLE TX_09 0.252 // Min TGOXID enclosure of nwell inside
 VARIABLE TX_10 0.252 // Min TGOXID space to nwell outside
 VARIABLE TX_11 0.23 // Min TGOXID enclosure of active gate area inside TGOXID
 VARIABLE TX_12 0.23 // Min TGOXID space to active gate area outside TGOXID
 VARIABLE TX_13 0.48 // Min TGOXID space to XGOXID
 VARIABLE TX_21 0 // V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules
 VARIABLE UHV_01 0.045 // Polycon space to Diffcon
 VARIABLE UHV_02 0.045 // VCN space to Diffcon (PGD)
 VARIABLE UHV_04 0.045 // VCN space to polycon (PGD)
 VARIABLE UHV_05 0.04 // VCN-VCN space (min)
 VARIABLE UHV_06 0.042 // VCN-Via0 space (min)
 VARIABLE UHV_07 0.045 // Via0-Via1 space (min)
 VARIABLE UHV_09 0.041 // Via1-Via1 space (min)
 VARIABLE UHV_10 0.036 // Via1-Metal2 space (min)
 VARIABLE UHV_11 0.045 // Via1-Via2 space (min)
 VARIABLE UHV_12 0.039 // Via2-Metal2 space (min)
 VARIABLE UHV_13 0.041 // Via2-Via2 space (min)
 VARIABLE UHV_14 0.036 // Via2-Metal3 space (min)
 VARIABLE UHV_15 0.045 // Via2-Via3 space (min)
 VARIABLE UHV_16 0.039 // Via3-Metal3 space (min)
 VARIABLE UHV_20 0.043 // Via4-Via5 space (min)
 VARIABLE UHV_21 0.04 // Via5-Metal5 space (min)
 VARIABLE UHV_34 0.031 // Metal4-Metal4 space (min)
 VARIABLE UHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE UHV_40 0.04 // VCN space to Diffcon side (OGD)
 VARIABLE UHV_41 0.042 // VCN space to Polycon end (OGD)
 VARIABLE UHV_42 0.037 // VCN-Metal0 space (min)
 VARIABLE UHV_43 0.03 // Metal0-Metal0 space (min)
 VARIABLE UHV_44 0.039 // Via0-Metal0 space (min)
 VARIABLE UHV_45 0.036 // Via0-Via0 space (min)
 VARIABLE UHV_46 0.033 // Via0-Metal1 space (min)
 VARIABLE UHV_47 0.03 // Metal1-Metal1 space (min)
 VARIABLE UHV_48 0.042 // Via1-Metal1 space (min)
 VARIABLE UHV_49 0.031 // Metal2-Metal2 space (min)
 VARIABLE UHV_50 0.031 // Metal3-Metal3 space (min)
 VARIABLE UHV_51 0.041 // Via3-Via3 space (min)
 VARIABLE UHV_52 0.036 // Via3-Metal4 space (min)
 VARIABLE UHV_53 0.045 // Via3-Via4 space (min)
 VARIABLE UHV_54 0.039 // Via4-Metal4 space (min)
 VARIABLE UHV_55 0.041 // Via4-Via4 space (min)
 VARIABLE UHV_56 0.036 // Via4-Metal5 space (min)
 VARIABLE UHV_57 0.031 // Metal5-Metal5 space (min)
 VARIABLE UHV_58 0.045 // Via5-Via5 space (min)
 VARIABLE UHV_59 0.041 // Via5-Metal6 space (min)
 VARIABLE UHV_60 0.053 // Via5-Via6 space (min)
 VARIABLE UHV_61 0.055 // Via6-Metal6 space (min)
 VARIABLE UHV_62 0.064 // Via6-Via7 space (min)
 VARIABLE UHV_63 0.06 // Via7-Metal7 space (min)
 VARIABLE UNW_14 0.48 // N-well space
 VARIABLE UNW_21 0.175 // N+ active diffusion space to ultra high voltage nwells
 VARIABLE UNW_22 0.175 // P+ active diffusion enclosure by ultra high voltage nwell
 VARIABLE UV0_01 0.14 // Minimum width of NV0/PV0 layer
 VARIABLE UV0_05 0.0235 // Minimum required area of NV0/PV0 layer (sq um)
 VARIABLE UV0_06 0.06 // Minimum required hole area of NV0/PV0 layer  (sq um)
 VARIABLE UV0_07 0.07 // Minimum segment lengths
 VARIABLE UV0_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV0_09 0.21 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner
 VARIABLE UV0_10 1 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner
 VARIABLE UV0_11 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (PGD)
 VARIABLE UV0_116 0.0598 // NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV0_12 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (OGD)
 VARIABLE UV0_13 0.021 // NV0/PV0 space to non-n/puv0 gate (PGD)
 VARIABLE UV0_14 0.021 // NV0/PV0 space to non-n/puv0 gate (OGD)
 VARIABLE UV0_15 0 // NV0/PV0 PGD edge must be centered in poly space or poly width
 VARIABLE UV0_16 0.066 // NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate
 VARIABLE UV0_17 0.066 // NV0/PV0 concave corner enclosure of non-n/puv0 gate
 VARIABLE UV0_31 0.14 // Minimum space of NV0/PV0 layer
 VARIABLE UV0_32 0.07 // NV0/PV0 layer is allowed to have coincident edges of length >=
 VARIABLE UV0_33 0.07 // NV0/PV0 layer is allowed to have coincident corners with space >=
 VARIABLE UV0_34 0 // NV0/PV0 layer is allowed to have point touch
 VARIABLE UV1_01 0.14 // Minimum width of NV1/PV1 layer
 VARIABLE UV1_05 0.0235 // Minimum required area of NV1/PV1 layer (sq um)
 VARIABLE UV1_06 0.06 // Minimum required hole area of NV1/PV1 layer  (sq um)
 VARIABLE UV1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UV1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV1_09 0.21 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner
 VARIABLE UV1_10 1 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner
 VARIABLE UV1_11 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (PGD)
 VARIABLE UV1_116 0.0598 // NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV1_12 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (OGD)
 VARIABLE UV1_13 0.021 // NV1/PV1 space to non-n/puv1 gate (PGD)
 VARIABLE UV1_14 0.021 // NV1/PV1 space to non-n/puv1 gate (OGD)
 VARIABLE UV1_15 0 // NV1/PV1 PGD edge must be centered in poly space or poly width
 VARIABLE UV1_16 0.066 // NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate
 VARIABLE UV1_17 0.066 // NV1/PV1 concave corner enclosure of non-n/puv1 gate
 VARIABLE UV1_31 0.14 // Minimum space of NV1/PV1 layer
 VARIABLE UV1_32 0.07 // NV1/PV1 layer is allowed to have coincident edges of length >=
 VARIABLE UV1_33 0.07 // NV1/PV1 layer is allowed to have coincident corners with space >=
 VARIABLE UV1_34 0 // NV1/PV1 layer is allowed to have point touch
 VARIABLE UV2_01 0.14 // Minimum width of NV2/PV2 layer
 VARIABLE UV2_05 0.0235 // Minimum required area of NV2/PV2 layer (sq um)
 VARIABLE UV2_06 0.06 // Minimum required hole area of NV2/PV2 layer  (sq um)
 VARIABLE UV2_07 0.07 // Minimum segment lengths
 VARIABLE UV2_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV2_09 0.21 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner
 VARIABLE UV2_10 1 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner
 VARIABLE UV2_11 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (PGD)
 VARIABLE UV2_116 0.0598 // NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV2_12 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (OGD)
 VARIABLE UV2_13 0.021 // NV2/PV2 space to non-n/puv2 gate (PGD)
 VARIABLE UV2_14 0.021 // NV2/PV2 space to non-n/puv2 gate (OGD)
 VARIABLE UV2_15 0 // NV2/PV2 PGD edge must be centered in poly space or poly width
 VARIABLE UV2_16 0.066 // NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate
 VARIABLE UV2_17 0.066 // NV2/PV2 concave corner enclosure of non-n/puv2 gate
 VARIABLE UV2_31 0.14 // Minimum space of NV2/PV2 layer
 VARIABLE UV2_32 0.07 // NV2/PV2 layer is allowed to have coincident edges of length >=
 VARIABLE UV2_33 0.07 // NV2/PV2 layer is allowed to have coincident corners with space >=
 VARIABLE UV2_34 0 // NV2/PV2 layer is allowed to have point touch
 VARIABLE UV3_01 0.14 // Minimum width of NV3/PV3 layer
 VARIABLE UV3_05 0.0235 // Minimum required area of NV3/PV3 layer (sq um)
 VARIABLE UV3_06 0.06 // Minimum required hole area of NV3/PV3 layer  (sq um)
 VARIABLE UV3_07 0.07 // Minimum segment lengths
 VARIABLE UV3_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV3_09 0.21 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner
 VARIABLE UV3_10 1 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner
 VARIABLE UV3_11 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (PGD)
 VARIABLE UV3_116 0.0598 // NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV3_12 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (OGD)
 VARIABLE UV3_13 0.021 // NV3/PV3 space to non-n/puv3 gate (PGD)
 VARIABLE UV3_14 0.021 // NV3/PV3 space to non-n/puv3 gate (OGD)
 VARIABLE UV3_15 0 // NV3/PV3 PGD edge must be centered in poly space or poly width
 VARIABLE UV3_16 0.066 // NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate
 VARIABLE UV3_17 0.066 // NV3/PV3 concave corner enclosure of non-n/puv3 gate
 VARIABLE UV3_31 0.14 // Minimum space of NV3/PV3 layer
 VARIABLE UV3_32 0.07 // NV3/PV3 layer is allowed to have coincident edges of length >=
 VARIABLE UV3_33 0.07 // NV3/PV3 layer is allowed to have coincident corners with space >=
 VARIABLE UV3_34 0 // NV3/PV3 layer is allowed to have point touch
 VARIABLE V0P_02 0.034 // Via0PAX length (PGD), fixed value
 VARIABLE V0P_102 0.034 // Via0PAY length (PGD), fixed value
 VARIABLE V0T_10 0.078 // Via0TAX (bridge via) length, fixed value
 VARIABLE V0T_11 0.08 // Via0TBX (bridge via) length, fixed value
 VARIABLE V0T_12 0.11 // Via0TPX (bridge via) length, fixed value
 VARIABLE V0T_20 0.078 // Via0TAY (bridge via) length, fixed value
 VARIABLE V0T_21 0.08 // Via0TBY (bridge via) length, fixed value
 VARIABLE V0T_22 0 // Via0TAY/TBY are only allowed in ULP region (under width_02 M1)
 VARIABLE V0_01 0.042 // Width of Via0, fixed value (OGD)
 VARIABLE V0_02 0.028 // Via0AX length (PGD), fixed value
 VARIABLE V0_03 0.032 // Via0BX length (PGD), fixed value
 VARIABLE V0_04 0.04 // Via0CX length (PGD), fixed value
 VARIABLE V0_05 0.042 // Via0A length (PGD), fixed value
 VARIABLE V0_06 0.046 // Via0B length (PGD), fixed value
 VARIABLE V0_07 0.048 // Via0DX length (PGD), fixed value
 VARIABLE V0_08 0.054 // Via0EX length (PGD), fixed value
 VARIABLE V0_09 0.06 // Via0C length (PGD), fixed value
 VARIABLE V0_10 0.078 // Via0FX length (PGD), fixed value
 VARIABLE V0_101 0.056 // Width of Via0 in ULP region, fixed value (OGD)
 VARIABLE V0_102 0.028 // Via0AY length (PGD), fixed value
 VARIABLE V0_103 0.032 // Via0BY length (PGD), fixed value
 VARIABLE V0_104 0.04 // Via0CY length (PGD), fixed value
 VARIABLE V0_105 0.042 // Via0AW length (PGD), fixed value
 VARIABLE V0_106 0.046 // Via0BW length (PGD), fixed value
 VARIABLE V0_107 0.048 // Via0DY length (PGD), fixed value
 VARIABLE V0_108 0.054 // Via0EY length (PGD), fixed value
 VARIABLE V0_111 0.042 // Width of Via0TAY/TBY, fixed value (OGD)
 VARIABLE V0_122 0.1 // Unrestricted Via0AY-to-Via0AY center-to-center space
 VARIABLE V0_142 0.026 // Minimum Via0TBX/TBY overlap of M0
 VARIABLE V0_171 0.118 // Unrestricted Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_19 0 // V0_02-V0T_10 edges are SA edges, the line end edge of Via0PAX can also be self aligned
 VARIABLE V0_22 0.089 // Unrestricted Via0AX-to-Via0AX center-to-center space
 VARIABLE V0_23 0 // Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (merged via)
 VARIABLE V0_24 0.084 // Min space between non-SA Via0 edges (PGD)
 VARIABLE V0_242 0.041 // Minimum Via0TPX overlap of M0
 VARIABLE V0_25 0.074 // Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)
 VARIABLE V0_250 0.092 // Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space
 VARIABLE V0_252 0 // Via0TAY/TBY can have 2 or fewer via0 at V0_70<=CTC<V0_250 on any 2 corners, other vias must be >=V0_250 CTC from Via0TAY/TBY 
 VARIABLE V0_26 0.084 // Unrestricted min Via0 edge-to-edge space
 VARIABLE V0_27 0 // V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)
 VARIABLE V0_28 0.07 // Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value
 VARIABLE V0_29 0 // Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only
 VARIABLE V0_30 0 // A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs
 VARIABLE V0_31 0.028 // Via0 to VCN space (on different Metal0)
 VARIABLE V0_32 0.076 // Facing V0PAX/PAY pair to adjacent V0PAX/PAY
 VARIABLE V0_328 0 // Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same
 VARIABLE V0_33 0.028 // Via0 edge space to Metal0
 VARIABLE V0_40 0 // Min Metal0 side enclosure of Via0
 VARIABLE V0_42 0.025 // Minimum Via0TAX/TAY overlap of M0
 VARIABLE V0_43 0 // Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines
 VARIABLE V0_49 0.014 // Metal0 line end enclosure of Via0
 VARIABLE V0_61 0.017 // Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX
 VARIABLE V0_62 0.014 // Minimum M1 line end enclosure of Via0 (see V0_61 exception)
 VARIABLE V0_63 0 // M1 line end enclosure of Via0PAX (fixed value) on one end only
 VARIABLE V0_64 0.084 // M1 line end enclosure of opposite side of Via0PAX
 VARIABLE V0_66 0.042 // Min M1 line end enclosure of any Via0, when M1 line end is exposed (on either side-edge) as defined by M1_86
 VARIABLE V0_69 0.007 // M1 coverage of Via0TAY/TBY side, only allowed value
 VARIABLE V0_70 0.039 // Via0 corner-to-corner space
 VARIABLE V0_71 0.103 // Unrestricted Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_98 0 // V0TAX/TAYs cannot be on a power net
 VARIABLE V0_99 0 // V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging.
 VARIABLE V10_01 0.44 // Square Via10 size ONLY ALLOWED value
 VARIABLE V10_02 1.115 // Square Via10 to Square Via10 (center-to-center) separation
 VARIABLE V10_11 0.08 // M10 enclosure of Square Via10
 VARIABLE V10_12 0.08 // M10 enclosure of Square Via10, orthogonal edge
 VARIABLE V10_31 0.8 // Width of Via10A/B/C, fixed value
 VARIABLE V10_32 1.85 // Via10A length, fixed value
 VARIABLE V10_33 7.4 // Via10B length, fixed value
 VARIABLE V10_34 3.7 // Via10C length, fixed value
 VARIABLE V10_40 2 // Via10 to Via10 space (all directions)
 VARIABLE V10_41 2.5 // Via10 to Via10 corner-to-corner space
 VARIABLE V10_51 0.14 // M10 enclosure of Via10 (all directions)
 VARIABLE V10_52 0.08 // M10 enclosure of Rectangular Via10, orthogonal edge
 VARIABLE V11_31 0.8 // Width of Via11A/B/C, fixed value
 VARIABLE V11_32 1.85 // Via11A length, fixed value
 VARIABLE V11_33 7.4 // Via11B length, fixed value
 VARIABLE V11_34 3.7 // Via11C length, fixed value
 VARIABLE V11_40 2 // Via11 to Via11 space (all directions)
 VARIABLE V11_41 2.5 // Via11 to Via11 corner-to-corner space
 VARIABLE V11_51 0.14 // M11 enclosure of Via11 (all directions)
 VARIABLE V1H_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1H_02 0.036 // Via1HA length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_05 0.072 // Via1HD length (PGD), fixed value (non-SA only)
 VARIABLE V1H_08 0.078 // Via1HG length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_09 0.064 // Via1HJ length (PGD), fixed value (no edge is SA)
 VARIABLE V1H_10 0.07 // Via1HK length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_11 0.048 // Via1HL length (PGD), fixed value (no edge is SA)
 VARIABLE V1H_12 0.054 // Via1HM length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1T_01 0.106 // Via1TA-Bridge via length (OGD), fixed value
 VARIABLE V1T_02 0.028 // Via1TA-Bridge via width (PGD), fixed value
 VARIABLE V1T_03 0.032 // Via1TB-Bridge via width (PGD), fixed value
 VARIABLE V1T_11 0.098 // Via1TB-Bridge via length (OGD), fixed value
 VARIABLE V1T_20 0 // The V1T_01/11 edges of V1TA/B must both be aligned with parallel metal edges.
 VARIABLE V1_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1_02 0.028 // Via1A length (PGD), fixed value
 VARIABLE V1_03 0.03 // Via1B length (PGD), fixed value
 VARIABLE V1_04 0.032 // Via1C length (PGD), fixed value
 VARIABLE V1_05 0.036 // Via1D length (PGD), fixed value
 VARIABLE V1_06 0.04 // Via1F length (PGD), fixed value
 VARIABLE V1_07 0.046 // Via1G length (PGD), fixed value
 VARIABLE V1_08 0.056 // Via1J length (PGD), fixed value
 VARIABLE V1_10 0.068 // Via1L length (PGD), fixed value
 VARIABLE V1_124 0.046 // Via1 corner-to-corner space (un restricted) doesn't need to meet the V1_25 one pair rule
 VARIABLE V1_125 0.049 // Via1TB corner-to-corner space (un restricted) doesn't need to meet the V1_26 one pair rule
 VARIABLE V1_128 0.104 // Unrestricted min Via1 edge-to-edge space (OGD)
 VARIABLE V1_13 0.084 // Via1O length (PGD), fixed value
 VARIABLE V1_14 0.06 // Via1R length (PGD), fixed value
 VARIABLE V1_140 0.01 // Via1 edge enclosure by width_02 Metal1 (OGD) (V1TA/TB are exceptions)
 VARIABLE V1_142 0.039 // Minimum Via1TA overlap of Metal1 (OGD)
 VARIABLE V1_15 0.038 // Via1E length (PGD), fixed value
 VARIABLE V1_16 0.076 // Via1S length (PGD), fixed value
 VARIABLE V1_17 0.074 // Via1V length (PGD), fixed value
 VARIABLE V1_20 0 // The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_22 0.087 // Unrestricted Via1A-to-Via1A center-to-center space
 VARIABLE V1_225 0.052 // The tight V1HL to V1HA, non-SA edge corner space (<V1_225) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 
 VARIABLE V1_226 0.058 // The tight V1HL to any V1, SA edge corner space (<V1_226) is allowed for 2 or fewer vias. The pair must be spaced from other vias by V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are less than 52 long (V1_227) in the PGD direction
 VARIABLE V1_227 0.052 // Max PGD length of neighboring vias for V1_226 to apply (<)
 VARIABLE V1_23 0.024 // Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space. 
 VARIABLE V1_24 0.041 // Via1 corner-to-corner space
 VARIABLE V1_25 0 // The tight via-via corner space (<V1_124) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 
 VARIABLE V1_26 0 // The tight Via1TB-Via1TB corner space (<V1_125) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 
 VARIABLE V1_28 0.076 // Unrestricted min Via1 edge-to-edge space
 VARIABLE V1_32 0.031 // Via1 to Via0 space (on different Metal1)
 VARIABLE V1_33 0.031 // Via1 edge space to Metal1
 VARIABLE V1_40 0.003 // Via1 edge enclosure by width_01 Metal1 (OGD) (V1TA/TB are exceptions)
 VARIABLE V1_42 0.035 // Minimum Via1TB overlap of Metal1 (OGD)
 VARIABLE V1_43 0 // Via1TA/TB must overlap 2 adjacent M1 lines
 VARIABLE V1_49 0.007 // Metal1 line-end enclosure of Via1
 VARIABLE V1_50 0.028 // Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86
 VARIABLE V1_52 0 // All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)
 VARIABLE V1_53 0 // Via1HD/HG can only be covered by a width_L_06 metal2
 VARIABLE V1_54 0 // Via1HJ/HK can only be covered by a width_L_05 metal2
 VARIABLE V1_55 0 // Via1HA can only be covered by a width_M_01 M2 wire
 VARIABLE V1_56 0 // Via1HL/HM can only be covered by a width_L_02 or wider M2 wire
 VARIABLE V1_61 0.024 // M2 line-end enclosure of Via1 
 VARIABLE V1_97 0.128 // V1Ts long edge to long edge space (PGD)
 VARIABLE V1_98 0 // V1Ts cannot be on a power net
 VARIABLE V2H_01 0.032 // Width of Via2HA (PGD), fixed value
 VARIABLE V2H_02 0.036 // Via2HA length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_03 0.032 // Width of Via2HG (PGD), fixed value
 VARIABLE V2H_04 0.078 // Via2HG length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_05 0.032 // Width of Via2HK (PGD), fixed value
 VARIABLE V2H_06 0.07 // Via2HK length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_07 0.032 // Width of Via2HM (PGD), fixed value
 VARIABLE V2H_08 0.054 // Via2HM length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_10 0 // Only one of the Via2HA/HG/HK/HM PGD edges are aligned to metal edges.
 VARIABLE V2H_11 0.032 // Width of Via2HD (PGD), fixed value
 VARIABLE V2H_12 0.072 // Via2HD length (OGD), fixed value (non-SA only)
 VARIABLE V2H_13 0.032 // Width of Via2HJ (PGD), fixed value
 VARIABLE V2H_14 0.064 // Via2HJ length (OGD), fixed value (non-SA only)
 VARIABLE V2H_15 0.032 // Width of Via2HL (PGD), fixed value
 VARIABLE V2H_16 0.048 // Via2HL length (OGD), fixed value (non-SA only)
 VARIABLE V2H_20 0 // None of the Via2HD/HJ/HL edges are aligned to metal edges.
 VARIABLE V2T_01 0.084 // Via2TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_02 0.028 // Via2TA-Bridge via width (OGD), fixed value
 VARIABLE V2T_03 0.084 // Via2TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_04 0.032 // Via2TB-Bridge via width (OGD), fixed value
 VARIABLE V2T_05 0.08 // Via2TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_06 0.04 // Via2TC-Bridge via width (OGD), fixed value
 VARIABLE V2T_20 0 // The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel metal edges.
 VARIABLE V2_01 0.032 // Width of below Via2 (PGD), fixed value
 VARIABLE V2_02 0.028 // Via2A length (OGD), fixed value
 VARIABLE V2_03 0.03 // Via2B length (OGD), fixed value
 VARIABLE V2_04 0.036 // Via2D length (OGD), fixed value
 VARIABLE V2_05 0.04 // Via2F length (OGD), fixed value
 VARIABLE V2_06 0.046 // Via2G length (OGD), fixed value
 VARIABLE V2_07 0.046 // Via2F length (OGD), fixed value
 VARIABLE V2_08 0.056 // Via2J length (OGD), fixed value
 VARIABLE V2_09 0.06 // Via2R length (OGD), fixed value
 VARIABLE V2_10 0.074 // Via2V length (OGD), fixed value
 VARIABLE V2_11 0.068 // Via2L length (OGD), fixed value
 VARIABLE V2_116 0.058 // Via2GY (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_117 0.046 // Via2GY length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_118 0.064 // Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_119 0.046 // Via2GZ length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_12 0.066 // Via2N length (OGD), fixed value
 VARIABLE V2_120 0.056 // Via2JX length (OGD), fixed value
 VARIABLE V2_121 0.064 // Via2S (PGD), fixed value (SA edges)
 VARIABLE V2_122 0.046 // Via2S length (OGD), fixed value
 VARIABLE V2_123 0.052 // Via2GX (PGD), fixed value (SA edges)
 VARIABLE V2_124 0.046 // Via2GX length (OGD), fixed value
 VARIABLE V2_127 0.046 // Via2JX (PGD), fixed value (SA edges)
 VARIABLE V2_128 0.076 // Unrestricted min Via2 edge-to-edge space (SA edges)
 VARIABLE V2_129 0.038 // Via2VX (PGD), fixed value (SA edges)
 VARIABLE V2_13 0.076 // Via2S length (OGD), fixed value
 VARIABLE V2_130 0.074 // Via2VX length (OGD), fixed value
 VARIABLE V2_131 0.038 // Via2RX (PGD), fixed value (SA edges)
 VARIABLE V2_132 0.06 // Via2RX length (OGD), fixed value
 VARIABLE V2_133 0.044 // Via2RY (PGD), fixed value (SA edges)
 VARIABLE V2_134 0.06 // Via2RY length (OGD), fixed value
 VARIABLE V2_135 0.04 // Via2NX (PGD), fixed value (SA edges)
 VARIABLE V2_136 0.066 // Via2NX length (OGD), fixed value
 VARIABLE V2_137 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_138 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_139 0.044 // Via2PT (PGD), fixed value (SA edges)
 VARIABLE V2_14 0.084 // Via2O length (OGD), fixed value
 VARIABLE V2_140 0.056 // Via2PT length (OGD), fixed value
 VARIABLE V2_141 0.044 // Via2PU (PGD), fixed value (SA edges)
 VARIABLE V2_142 0.028 // Minimum Via2TC overlap of Metal2 (PGD). If M2 width is less than V2_42, this is the extension past the nearest M2 edge.
 VARIABLE V2_143 0.044 // Via2PV (PGD), fixed value (SA edges)
 VARIABLE V2_144 0.082 // Via2PV length (OGD), fixed value
 VARIABLE V2_145 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_146 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_147 0.054 // Via2PX (PGD), fixed value (SA edges)
 VARIABLE V2_148 0.04 // Via2PX length (OGD), fixed value
 VARIABLE V2_149 0.054 // Via2PY (PGD), fixed value (SA edges)
 VARIABLE V2_150 0.068 // Via2PY length (OGD), fixed value
 VARIABLE V2_152 0.027 // Via2 to Via1 edge-to-edge space (on different Metal2)
 VARIABLE V2_16 0.084 // Via2R length (OGD), fixed value
 VARIABLE V2_161 0.046 // Via2SA (PGD), fixed value (SA edges)
 VARIABLE V2_162 0.046 // Via2SA length (OGD), fixed value
 VARIABLE V2_163 0.058 // Via2SB (PGD), fixed value (SA edges)
 VARIABLE V2_164 0.046 // Via2SB length (OGD), fixed value
 VARIABLE V2_165 0.076 // Via2SC (PGD), fixed value (SA edges)
 VARIABLE V2_166 0.046 // Via2SC length (OGD), fixed value
 VARIABLE V2_17 0.038 // Via2ZA length (OGD), fixed value
 VARIABLE V2_172 0.068 // Via2PU length (OGD), fixed value
 VARIABLE V2_18 0.076 // Via2ZB length (OGD), fixed value
 VARIABLE V2_19 0.032 // Via2C length (OGD), fixed value
 VARIABLE V2_20 0 // The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_22 0.104 // Unrestricted V2A-to-V2A center-to-center space
 VARIABLE V2_228 0.08 // Unrestricted min V2HA SA edge to SA edge of any via2s
 VARIABLE V2_23 0.024 // Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space. 
 VARIABLE V2_24 0.048 // Min Via2 corner-to-corner space (CTC space between V2_24 and V2_250 comes with restrictions)
 VARIABLE V2_240 0 // Only V2_01 width vias can overhang Metal2 (PGD)
 VARIABLE V2_241 0 // Minimum Metal2 enclosure of Via2GY/GZ (PGD)
 VARIABLE V2_250 0.071 // Min unrestricted Via2 corner-to-corner space
 VARIABLE V2_251 0 // Small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2(big/small) at V2_24<=CTC<V2_250, other vias must be >=V2_250 CTC from the small via 
 VARIABLE V2_252 0 // A big via2 can have 2 or fewer small via2 (32 wide) at V2_24<=CTC<V2_250 on any 2 corners, other vias must be >=V2_250 CTC from the big via 
 VARIABLE V2_28 0.072 // Unrestricted min Via2 edge-to-edge space (non-SA edges)
 VARIABLE V2_32 0.023 // Via2 to Via1 corner-to-corner space (on different Metal2)
 VARIABLE V2_33 0.022 // Via2 edge space to Metal2
 VARIABLE V2_40 0.002 // Maximum Via2 overhang of Metal2 (PGD)
 VARIABLE V2_41 0 // Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)
 VARIABLE V2_42 0.03 // Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is less than V2_42, this is the extension past the nearest M2 edge.
 VARIABLE V2_43 0 // Via2TA/TB/TC must overlap 2 adjacent Metal2 lines
 VARIABLE V2_45 0 // Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)
 VARIABLE V2_46 0 // Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)
 VARIABLE V2_49 0.009 // Metal2 line-end enclosure of Via2
 VARIABLE V2_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V2_54 0 // Via2HJ can only be covered by a width_L_05 metal3
 VARIABLE V2_61 0.024 // M3 line-end enclosure of Via2 
 VARIABLE V2_62 0.006 // Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) 
 VARIABLE V2_97 0.136 // Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)
 VARIABLE V2_98 0 // V2Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V3H_01 0.032 // Width of Via3HA (OGD), fixed value
 VARIABLE V3H_02 0.036 // Via3HA length (PGD), fixed value (one edge SA only)
 VARIABLE V3H_03 0.032 // Width of Via3HG (OGD), fixed value
 VARIABLE V3H_04 0.078 // Via3HG length (PGD), fixed value (one edge SA only)
 VARIABLE V3H_05 0.032 // Width of Via3HK (OGD), fixed value
 VARIABLE V3H_06 0.07 // Via3HK length (PGD), fixed value (one edge SA only)
 VARIABLE V3H_07 0.032 // Width of Via3HM (OGD), fixed value
 VARIABLE V3H_08 0.054 // Via3HM length (PGD), fixed value (one edge SA only)
 VARIABLE V3H_10 0 // Only one of the Via3HA/HG/HK/HM OGD edges are aligned to metal edges.
 VARIABLE V3H_11 0.032 // Width of Via3HD (OGD), fixed value
 VARIABLE V3H_12 0.072 // Via3HD length (PGD), fixed value (non-SA only)
 VARIABLE V3H_13 0.032 // Width of Via3HJ (OGD), fixed value
 VARIABLE V3H_14 0.064 // Via3HJ length (PGD), fixed value (non-SA only)
 VARIABLE V3H_15 0.032 // Width of Via3HL (OGD), fixed value
 VARIABLE V3H_16 0.048 // Via3HL length (PGD), fixed value (non-SA only)
 VARIABLE V3H_17 0.038 // Width of Via3HN (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V3H_18 0.048 // Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) 
 VARIABLE V3H_20 0 // None of the Via3HD/HJ/HL/HN edges are aligned to metal edges.
 VARIABLE V3T_01 0.084 // Via3TA-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_02 0.028 // Via3TA-Bridge via width (PGD), fixed value
 VARIABLE V3T_03 0.084 // Via3TB-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_04 0.032 // Via3TB-Bridge via width (PGD), fixed value
 VARIABLE V3T_05 0.08 // Via3TC-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_06 0.04 // Via3TC-Bridge via width (PGD), fixed value
 VARIABLE V3T_20 0 // The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel metal edges.
 VARIABLE V3_01 0.032 // Width of below Via3 (OGD), fixed value
 VARIABLE V3_02 0.028 // Via3A length (PGD), fixed value
 VARIABLE V3_03 0.03 // Via3B length (PGD), fixed value
 VARIABLE V3_04 0.036 // Via3D length (PGD), fixed value
 VARIABLE V3_05 0.04 // Via3F length (PGD), fixed value
 VARIABLE V3_06 0.046 // Via3G length (PGD), fixed value
 VARIABLE V3_07 0.054 // Via3X length (PGD), fixed value
 VARIABLE V3_08 0.056 // Via3J length (PGD), fixed value
 VARIABLE V3_09 0.06 // Via3R length (PGD), fixed value
 VARIABLE V3_10 0.074 // Via3V length (PGD), fixed value
 VARIABLE V3_101 0.056 // Width of Via3S (OGD), fixed value (SA edge)
 VARIABLE V3_102 0.044 // Length of Via3S (PGD), fixed value
 VARIABLE V3_103 0.048 // Width of Via3U (OGD), fixed value (SA edge)
 VARIABLE V3_104 0.076 // Length of Via3U (PGD), fixed value
 VARIABLE V3_105 0.048 // Width of Via3V (OGD), fixed value (SA edge)
 VARIABLE V3_106 0.09 // Length of Via3V (PGD), fixed value
 VARIABLE V3_107 0.068 // Width of Via3W (OGD), fixed value (SA edge)
 VARIABLE V3_108 0.044 // Length of Via3W (PGD), fixed value
 VARIABLE V3_109 0.068 // Width of Via3X (OGD), fixed value (SA edge)
 VARIABLE V3_11 0.068 // Via3L length (PGD), fixed value
 VARIABLE V3_110 0.076 // Length of Via3X (PGD), fixed value
 VARIABLE V3_111 0.08 // Width of Via3Y (OGD), fixed value (SA edge)
 VARIABLE V3_112 0.064 // Length of Via3Y (PGD), fixed value
 VARIABLE V3_113 0.084 // Width of Via3Z (OGD), fixed value (SA edge)
 VARIABLE V3_114 0.056 // Length of Via3Z (PGD), fixed value
 VARIABLE V3_12 0.066 // Via3N length (PGD), fixed value
 VARIABLE V3_120 0.056 // Via3JX length (PGD), fixed value
 VARIABLE V3_123 0.052 // Via3GX (OGD), fixed value (SA edges)
 VARIABLE V3_124 0.046 // Via3GX length (PGD), fixed value
 VARIABLE V3_125 0.046 // Via3XX (OGD), fixed value (SA edges)
 VARIABLE V3_126 0.054 // Via3XX length (PGD), fixed value
 VARIABLE V3_127 0.046 // Via3JX (OGD), fixed value (SA edges)
 VARIABLE V3_128 0.076 // Unrestricted min Via3 edge-to-edge space (SA edges)
 VARIABLE V3_129 0.038 // Via3VX (OGD), fixed value (SA edges)
 VARIABLE V3_13 0.076 // Via3S length (PGD), fixed value
 VARIABLE V3_130 0.074 // Via3VX length (PGD), fixed value
 VARIABLE V3_131 0.038 // Via3RX (OGD), fixed value (SA edges)
 VARIABLE V3_132 0.06 // Via3RX length (PGD), fixed value
 VARIABLE V3_133 0.044 // Via3RY (OGD), fixed value (SA edges)
 VARIABLE V3_134 0.06 // Via3RY length (PGD), fixed value
 VARIABLE V3_135 0.04 // Via3NX (OGD), fixed value (SA edges)
 VARIABLE V3_136 0.066 // Via3NX length (PGD), fixed value
 VARIABLE V3_137 0.046 // Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)
 VARIABLE V3_138 0.06 // Via3RZ length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V3_14 0.084 // Via3O length (PGD), fixed value
 VARIABLE V3_142 0.028 // Minimum Via3TC overlap of Metal3 (OGD). If M3 width is less than V3_42, this is the extension past the nearest M3 edge.
 VARIABLE V3_15 0.068 // Via3T length (PGD), fixed value
 VARIABLE V3_152 0.027 // Via3 to Via2 edge-to-edge space (on different Metal3)
 VARIABLE V3_153 0.035 // Via3 on isolated M4 to Via2 space (on different Metal3 net)
 VARIABLE V3_154 0.04 // Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154
 VARIABLE V3_16 0.08 // Via3C length (PGD), fixed value
 VARIABLE V3_161 0.044 // Width of below Via3 (OGD), fixed value (SA edges)
 VARIABLE V3_162 0.044 // Via3BP length (PGD), fixed value
 VARIABLE V3_163 0.048 // Via3NP length (PGD), fixed value
 VARIABLE V3_164 0.06 // Via3OP length (PGD), fixed value
 VARIABLE V3_165 0.064 // Via3DP length (PGD), fixed value
 VARIABLE V3_166 0.056 // Via3EP length (PGD), fixed value
 VARIABLE V3_167 0.068 // Via3TP length (PGD), fixed value
 VARIABLE V3_168 0.076 // Via3QP length (PGD), fixed value
 VARIABLE V3_169 0.08 // Via3CP length (PGD), fixed value
 VARIABLE V3_170 0.09 // Via3RP length (PGD), fixed value
 VARIABLE V3_171 0.108 // Via3MP length (PGD), fixed value
 VARIABLE V3_19 0.032 // Via3C length (OGD), fixed value
 VARIABLE V3_20 0 // The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_22 0.104 // Unrestricted V3A-to-V3A center-to-center space
 VARIABLE V3_228 0.08 // Unrestricted min V3HA SA edge to SA edge of any via3s
 VARIABLE V3_23 0.024 // Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space. 
 VARIABLE V3_24 0.048 // Min Via3 corner-to-corner space (CTC space between V3_24 and V3_250 comes with restrictions)
 VARIABLE V3_240 0 // Only V3_01 width vias can overhang Metal3 (OGD)
 VARIABLE V3_25 0 // The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 
 VARIABLE V3_250 0.071 // Min unrestricted Via3 corner-to-corner space
 VARIABLE V3_251 0 // Small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3(big/small) at V3_24<=CTC<V3_250, other vias must be >=V3_250 CTC from the small via 
 VARIABLE V3_252 0 // A big via3 can have 2 or fewer small via3 (32 wide) at V3_24<=CTC<V3_250 on any 2 corners, other vias must be >=V3_250 CTC from the big via 
 VARIABLE V3_26 0.076 // Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)
 VARIABLE V3_28 0.072 // Unrestricted min Via3 edge-to-edge space (non-SA edges)
 VARIABLE V3_32 0.023 // Via3 to Via2 corner-to-corner space (on different Metal3)
 VARIABLE V3_33 0.022 // Via3 edge space to Metal3
 VARIABLE V3_40 0.002 // Maximum Via3 overhang of Metal3 (OGD)
 VARIABLE V3_41 0 // Via3 must be centered on Metal3 (OGD) 
 VARIABLE V3_42 0.03 // Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is less than V3_42, this is the extension past the nearest M3 edge.
 VARIABLE V3_43 0 // Via3TA/TB/TC must overlap 2 adjacent Metal3 lines
 VARIABLE V3_45 0 // Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)
 VARIABLE V3_46 0 // Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)
 VARIABLE V3_49 0.009 // Metal3 line-end enclosure of Via3
 VARIABLE V3_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V3_54 0 // Via3HJ can only be covered by a width_L_05 metal4
 VARIABLE V3_61 0.024 // M4 line-end enclosure of Via3 
 VARIABLE V3_62 0.006 // Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) 
 VARIABLE V3_97 0.136 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE V3_98 0 // V3Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4H_01 0.032 // Width of Via4HA (PGD), fixed value
 VARIABLE V4H_02 0.036 // Via4HA length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_03 0.032 // Width of Via4HG (PGD), fixed value
 VARIABLE V4H_04 0.078 // Via4HG length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_05 0.032 // Width of Via4HK (PGD), fixed value
 VARIABLE V4H_06 0.07 // Via4HK length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_07 0.032 // Width of Via4HM (PGD), fixed value
 VARIABLE V4H_08 0.054 // Via4HM length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_10 0 // Only one of the Via4HA/HG/HK/HM PGD edges are aligned to metal edges.
 VARIABLE V4H_11 0.032 // Width of Via4HD (PGD), fixed value
 VARIABLE V4H_12 0.072 // Via4HD length (OGD), fixed value (non-SA only)
 VARIABLE V4H_13 0.032 // Width of Via4HJ (PGD), fixed value
 VARIABLE V4H_14 0.064 // Via4HJ length (OGD), fixed value (non-SA only)
 VARIABLE V4H_15 0.032 // Width of Via4HL (PGD), fixed value
 VARIABLE V4H_16 0.048 // Via4HL length (OGD), fixed value (non-SA only)
 VARIABLE V4H_20 0 // None of the Via4HD/HJ/HL edges are aligned to metal edges.
 VARIABLE V4T_01 0.084 // Via4TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_02 0.028 // Via4TA-Bridge via width (OGD), fixed value
 VARIABLE V4T_03 0.084 // Via4TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_04 0.032 // Via4TB-Bridge via width (OGD), fixed value
 VARIABLE V4T_05 0.08 // Via4TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_06 0.04 // Via4TC-Bridge via width (OGD), fixed value
 VARIABLE V4T_20 0 // The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel metal edges.
 VARIABLE V4_01 0.032 // Width of below Via4 (PGD), fixed value
 VARIABLE V4_02 0.028 // Via4A length (OGD), fixed value
 VARIABLE V4_03 0.03 // Via4B length (OGD), fixed value
 VARIABLE V4_04 0.036 // Via4D length (OGD), fixed value
 VARIABLE V4_05 0.04 // Via4F length (OGD), fixed value
 VARIABLE V4_06 0.046 // Via4G length (OGD), fixed value
 VARIABLE V4_08 0.056 // Via4J length (OGD), fixed value
 VARIABLE V4_09 0.06 // Via4R length (OGD), fixed value
 VARIABLE V4_10 0.074 // Via4V length (OGD), fixed value
 VARIABLE V4_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4_102 0.08 // Via4O length (OGD), fixed value
 VARIABLE V4_103 0.086 // Via4P length (OGD), fixed value
 VARIABLE V4_104 0.112 // Via4Q length (OGD), fixed value
 VARIABLE V4_105 0.158 // Via4R length (OGD), fixed value
 VARIABLE V4_106 0.066 // Via4H length (OGD), fixed value
 VARIABLE V4_11 0.068 // Via4L length (OGD), fixed value
 VARIABLE V4_111 0.052 // Width (PGD) of below via4s, fixed value
 VARIABLE V4_112 0.054 // Via4AS length (OGD), fixed value
 VARIABLE V4_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V4_114 0.066 // Via4HS length (OGD), fixed value
 VARIABLE V4_115 0.08 // Via4OS length (OGD), fixed value
 VARIABLE V4_116 0.086 // Via4PS length (OGD), fixed value
 VARIABLE V4_117 0.094 // Via4DS length (OGD), fixed value
 VARIABLE V4_118 0.112 // Via4QS length (OGD), fixed value
 VARIABLE V4_119 0.158 // Via4RS length (OGD), fixed value
 VARIABLE V4_12 0.066 // Via4N length (OGD), fixed value
 VARIABLE V4_120 0.056 // Via4JX length (OGD), fixed value
 VARIABLE V4_121 0.108 // Via4W Width (PGD) , fixed value (SA edges)
 VARIABLE V4_122 0.054 // Via4W length (OGD), fixed value
 VARIABLE V4_123 0.052 // Via4GX (PGD), fixed value (SA edges)
 VARIABLE V4_124 0.046 // Via4GX length (OGD), fixed value
 VARIABLE V4_125 0.15 // Via4Y length (OGD), fixed value
 VARIABLE V4_126 0.15 // Via4Z length (OGD), fixed value
 VARIABLE V4_127 0.046 // Via4JX (PGD), fixed value (SA edges)
 VARIABLE V4_128 0.076 // Unrestricted min Via4 edge-to-edge space (SA edges)
 VARIABLE V4_129 0.04 // Via4NX (PGD), fixed value (SA edges)
 VARIABLE V4_13 0.076 // Via4S length (OGD), fixed value
 VARIABLE V4_130 0.066 // Via4NX length (OGD), fixed value
 VARIABLE V4_131 0.038 // Via4RX (PGD), fixed value (SA edges)
 VARIABLE V4_132 0.06 // Via4RX length (OGD), fixed value
 VARIABLE V4_133 0.044 // Via4RY (PGD), fixed value (SA edges)
 VARIABLE V4_134 0.06 // Via4RY length (OGD), fixed value
 VARIABLE V4_135 0.038 // Via4VX (PGD), fixed value (SA edges)
 VARIABLE V4_136 0.074 // Via4VX length (OGD), fixed value
 VARIABLE V4_137 0.042 // Via4SX (PGD), fixed value (SA edges)
 VARIABLE V4_138 0.076 // Via4SX length (OGD), fixed value
 VARIABLE V4_14 0.084 // Via4O length (OGD), fixed value
 VARIABLE V4_142 0.028 // Minimum Via4TC overlap of Metal4 (PGD). If M4 width is less than V4_42, this is the extension past the nearest M4 edge.
 VARIABLE V4_15 0.054 // Via4U length (OGD), fixed value
 VARIABLE V4_152 0.027 // Via4 to Via3 edge-to-edge space (on different Metal4)
 VARIABLE V4_16 0.078 // Via4V Width (PGD) , fixed value (SA edges)
 VARIABLE V4_17 0.08 // Via4V length (OGD), fixed value
 VARIABLE V4_19 0.032 // Via4C length (OGD), fixed value
 VARIABLE V4_20 0 // The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_22 0.104 // Unrestricted V4A-to-V4A center-to-center space
 VARIABLE V4_228 0.08 // Unrestricted min V4HA SA edge to SA edge of any via4s
 VARIABLE V4_23 0.024 // Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. 
 VARIABLE V4_24 0.048 // Min Via4 corner-to-corner space (CTC space between V4_24 and V4_250 comes with restrictions)
 VARIABLE V4_240 0 // Only V4_01 width vias can overhang Metal4 (PGD)
 VARIABLE V4_250 0.071 // Min unrestricted Via4 corner-to-corner space
 VARIABLE V4_251 0 // Small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4(big/small) at V4_24<=CTC<V4_250, other vias must be >=V4_250 CTC from the small via 
 VARIABLE V4_252 0 // A big via4 can have 2 or fewer small via4 (32 wide) at V4_24<=CTC<V4_250 on any 2 corners, other vias must be >=V4_250 CTC from the big via 
 VARIABLE V4_28 0.072 // Unrestricted min Via4 edge-to-edge space (non-SA edges)
 VARIABLE V4_29 0.02 // Via4 min edge offset if corner-to-corner space is less than V4_30
 VARIABLE V4_30 0.1 // Via4  corner-to-corner space limit for V4_29
 VARIABLE V4_32 0.023 // Via4 to Via3 corner-to-corner space (on different Metal4)
 VARIABLE V4_33 0.022 // Via4 edge space to Metal4
 VARIABLE V4_40 0.002 // Maximum Via4 overhang of Metal4 (PGD)
 VARIABLE V4_41 0 // Via4 must be centered on Metal4 (PGD) 
 VARIABLE V4_42 0.03 // Minimum Via4TA/TB overlap of Metal4 (PGD). If M4 width is less than V4_42, this is the extension past the nearest M4 edge.
 VARIABLE V4_43 0 // Via4TA/TB/TC must overlap 2 adjacent Metal4 lines
 VARIABLE V4_45 0 // Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)
 VARIABLE V4_46 0 // Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)
 VARIABLE V4_49 0.009 // Metal4 line-end enclosure of Via4
 VARIABLE V4_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V4_54 0 // Via4HJ can only be covered by a width_L_05 metal5
 VARIABLE V4_61 0.024 // M5 line-end enclosure of Via4 
 VARIABLE V4_62 0.006 // Min M5 line-side enclosure of Via4HD/HJ/HL (OGD) 
 VARIABLE V4_97 0.136 // Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)
 VARIABLE V4_98 0 // V4Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4err_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4err_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V5_01 0.032 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_02 0.04 // Via5A length (PGD), fixed value
 VARIABLE V5_03 0.044 // Via5B length (PGD), fixed value
 VARIABLE V5_04 0.144 // Via5DS length (PGD), fixed value
 VARIABLE V5_05 0.16 // Via5ES length (PGD), fixed value
 VARIABLE V5_06 0.064 // Via5D length (PGD), fixed value
 VARIABLE V5_07 0.104 // Via5M length (PGD), fixed value
 VARIABLE V5_08 0.2 // Via5N length (PGD), fixed value
 VARIABLE V5_09 0.108 // Via5FA length (PGD), fixed value
 VARIABLE V5_10 0.048 // Via5N length (PGD), fixed value
 VARIABLE V5_101 0.056 // Width of Via5S (OGD), fixed value (SA edge)
 VARIABLE V5_102 0.044 // Length of Via5S (PGD), fixed value
 VARIABLE V5_103 0.048 // Width of Via5U (OGD), fixed value (SA edge)
 VARIABLE V5_104 0.076 // Length of Via5U (PGD), fixed value
 VARIABLE V5_105 0.048 // Width of Via5V (OGD), fixed value (SA edge)
 VARIABLE V5_106 0.09 // Length of Via5V (PGD), fixed value
 VARIABLE V5_107 0.068 // Width of Via5W (OGD), fixed value (SA edge)
 VARIABLE V5_108 0.044 // Length of Via5W (PGD), fixed value
 VARIABLE V5_109 0.068 // Width of Via5X (OGD), fixed value (SA edge)
 VARIABLE V5_11 0.06 // Via5O length (PGD), fixed value
 VARIABLE V5_110 0.076 // Length of Via5X (PGD), fixed value
 VARIABLE V5_111 0.08 // Width of Via5Y (OGD), fixed value (SA edge)
 VARIABLE V5_112 0.064 // Length of Via5Y (PGD), fixed value
 VARIABLE V5_113 0.084 // Width of Via5Z (OGD), fixed value (SA edge)
 VARIABLE V5_114 0.056 // Length of Via5Z (PGD), fixed value
 VARIABLE V5_115 0.054 // Width of Via5FP (OGD), fixed value (SA edge)
 VARIABLE V5_116 0.056 // Length of Via5FP (PGD), fixed value
 VARIABLE V5_117 0.054 // Width of Via5HP (OGD), fixed value (SA edge)
 VARIABLE V5_118 0.054 // Length of Via5HP (PGD), fixed value
 VARIABLE V5_12 0.076 // Via5Q length (PGD), fixed value
 VARIABLE V5_128 0.12 // Unrestricted min Via5 edge-to-edge space (SA edges)
 VARIABLE V5_13 0.09 // Via5R length (PGD), fixed value
 VARIABLE V5_14 0.056 // Via5M length (PGD), fixed value
 VARIABLE V5_15 0.068 // Via5T length (PGD), fixed value
 VARIABLE V5_152 0.028 // Via5 to Via4 edge-to-edge space (on different Metal5)
 VARIABLE V5_153 0.035 // Via5 on isolated M6 to Via4 space (on different Metal5)
 VARIABLE V5_154 0.04 // Isolated M6 line for V5_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V5_154
 VARIABLE V5_16 0.08 // Via5C length (PGD), fixed value
 VARIABLE V5_161 0.044 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_162 0.044 // Via5BP length (PGD), fixed value
 VARIABLE V5_163 0.048 // Via5NP length (PGD), fixed value
 VARIABLE V5_164 0.06 // Via5OP length (PGD), fixed value
 VARIABLE V5_165 0.064 // Via5DP length (PGD), fixed value
 VARIABLE V5_166 0.056 // Via5EP length (PGD), fixed value
 VARIABLE V5_167 0.068 // Via5TP length (PGD), fixed value
 VARIABLE V5_168 0.076 // Via5QP length (PGD), fixed value
 VARIABLE V5_169 0.08 // Via5CP length (PGD), fixed value
 VARIABLE V5_170 0.09 // Via5RP length (PGD), fixed value
 VARIABLE V5_171 0.108 // Via5MP length (PGD), fixed value
 VARIABLE V5_172 0.054 // Via5GP length (PGD), fixed value
 VARIABLE V5_181 0.044 // Width of Via5YZ (OGD), fixed value
 VARIABLE V5_182 0.142 // Length of Via5YZ (PGD), fixed value
 VARIABLE V5_19 0 // V5_01 edge of above vias must both be aligned with parallel Metal-6 edges.
 VARIABLE V5_22 0.095 // Unrestricted V5A-to-V5A center-to-center space
 VARIABLE V5_23 0.04 // Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space. 
 VARIABLE V5_24 0.044 // Min Via5 corner-to-corner space
 VARIABLE V5_240 0 // Only V5_01 (32nm), V5_161 (44nm) width vias (except Via5MP) can overhang Metal5 (OGD)
 VARIABLE V5_25 0 // The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 
 VARIABLE V5_26 0.076 // Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)
 VARIABLE V5_28 0.072 // Unrestricted min Via5 edge-to-edge space
 VARIABLE V5_29 0.036 // Via5 min edge offset if corner-to-corner space is less than V5_30
 VARIABLE V5_30 0.134 // Via5  corner-to-corner space limit for V5_29
 VARIABLE V5_32 0.025 // Via5 to Via4 corner-to-corner space (on different Metal5)
 VARIABLE V5_33 0.022 // Via5 edge space to Metal5
 VARIABLE V5_40 0.002 // Maximum Via5 overhang of Metal5 (OGD)
 VARIABLE V5_41 0 // Via5 must be centered on Metal5 (OGD)
 VARIABLE V5_42 0 // Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)
 VARIABLE V5_49 0.012 // Metal5 line-end enclosure of Via5
 VARIABLE V5_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V5_52 0 // Via5YZ must be centered under M6_13/14/15 width M6 (only)
 VARIABLE V5_54 0.022 // Metal6 concave corner space to Via5
 VARIABLE V5_61 0.022 // Metal6 line-end enclosure of Via5  (except Via5YZ)
 VARIABLE V5_62 0.032 // Metal6 line-end enclosure of Via5YZ
 VARIABLE V6_01 0.056 // Via6A width (OGD), fixed value
 VARIABLE V6_02 0.06 // Via6A length (PGD), fixed value
 VARIABLE V6_03 0.06 // Via6B width (OGD), fixed value
 VARIABLE V6_04 0.06 // Via6B length (PGD), fixed value
 VARIABLE V6_05 0.06 // Via6C length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_06 0.084 // Via6C width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_07 0.06 // Via6D length (PGD), fixed value
 VARIABLE V6_08 0.12 // Via6D width (OGD), fixed value
 VARIABLE V6_09 0.06 // Via6E length (PGD), fixed value
 VARIABLE V6_10 0.15 // Via6E width (OGD), fixed value
 VARIABLE V6_101 0.144 // Width of Via6R (PGD), fixed value  (SA edge)
 VARIABLE V6_102 0.22 // Via6R length (OGD), fixed value
 VARIABLE V6_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6_105 0.144 // Width of Via6T (PGD), fixed value  (SA edge)
 VARIABLE V6_106 0.112 // Via6T length (OGD), fixed value
 VARIABLE V6_107 0.08 // Via6DX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_108 0.12 // Via6DX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_109 0.09 // Via6EX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_11 0.06 // Via6F length (PGD), fixed value
 VARIABLE V6_110 0.15 // Via6EX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_117 0.09 // Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_118 0.084 // Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_12 0.168 // Via6F width (OGD), fixed value
 VARIABLE V6_128 0.24 // Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V6_13 0.06 // Via6G length (PGD), fixed value
 VARIABLE V6_14 0.18 // Via6G width (OGD), fixed value
 VARIABLE V6_15 0.088 // Via6H length (PGD), fixed value
 VARIABLE V6_16 0.18 // Via6H width (OGD), fixed value
 VARIABLE V6_17 0.072 // Via6CX length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_18 0.084 // Via6CX width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_19 0 // The long edges of V6A/CY must both be aligned with parallel metal edges
 VARIABLE V6_20 0 // The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges
 VARIABLE V6_22 0.137 // Via6A-Via6A center-to-center space
 VARIABLE V6_23 0.056 // Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned
 VARIABLE V6_24 0.059 // Via6 corner-to-corner space
 VARIABLE V6_240 0 // Via6H are not allowed to overhang
 VARIABLE V6_25 0.1 // Via6 facing edge space (V6_23,27,28 are exceptions)
 VARIABLE V6_27 0.168 // Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space 
 VARIABLE V6_28 0.168 // Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned
 VARIABLE V6_29 0.02 // Via6 min edge offset if corner-to-corner space is less than V6_30
 VARIABLE V6_30 0.098 // Via6  corner-to-corner space limit for V6_29
 VARIABLE V6_31 0.036 // Via6 to Via5 edge-edge space (on different M6)
 VARIABLE V6_32 0.03 // Via6 to Via5 corner-to-corner space (on different M6)
 VARIABLE V6_33 0.03 // Via6 edge space to Metal6
 VARIABLE V6_40 0.01 // Maximum Via6 overhang of Metal6 (PGD)
 VARIABLE V6_41 0 // Via6 (except Via6H) must be centered on Metal6 (PGD)
 VARIABLE V6_48 0 // Via6H enclosure by Metal6 min value
 VARIABLE V6_49 0.016 // Metal6 line end enclosure of Via6
 VARIABLE V6_51 0 // Both opposite edges of a aligned via must be metal aligned
 VARIABLE V6_54 0.032 // M7 concave corner space to Via6
 VARIABLE V6_55 0.032 // M7 convex corner coverage of Via6 corner
 VARIABLE V6_61 0.032 // M7 line end enclosure of Via6 
 VARIABLE V6_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V6err_02 0.08 // Via6AS length (OGD), fixed value
 VARIABLE V6err_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6err_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6err_12 0.256 // Via6Q length (OGD), fixed value
 VARIABLE V6err_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V7_01 0.126 // Via7A width (PGD), fixed value
 VARIABLE V7_02 0.074 // Via7A length (OGD), fixed value
 VARIABLE V7_03 0.21 // Via7B width (PGD), fixed value
 VARIABLE V7_04 0.074 // Via7B length (OGD), fixed value
 VARIABLE V7_05 0.14 // Via7F width (PGD), fixed value
 VARIABLE V7_06 0.074 // Via7F length (OGD), fixed value
 VARIABLE V7_07 0.192 // Via7FS length (PGD), fixed value
 VARIABLE V7_08 0.212 // Via7GS length (PGD), fixed value
 VARIABLE V7_09 0.236 // Via7HS length (PGD), fixed value
 VARIABLE V7_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7_101 0.092 // Width of below Via7, fixed value (OGD SA-edge)
 VARIABLE V7_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7_103 0.11 // Via7LS length (PGD), fixed value
 VARIABLE V7_104 0.124 // Via7MS length (PGD), fixed value
 VARIABLE V7_105 0.148 // Via7NS length (PGD), fixed value
 VARIABLE V7_106 0.168 // Via7OS length (PGD), fixed value
 VARIABLE V7_107 0.192 // Via7PS length (PGD), fixed value
 VARIABLE V7_108 0.212 // Via7QS length (PGD), fixed value
 VARIABLE V7_109 0.236 // Via7RS length (PGD), fixed value
 VARIABLE V7_11 0.126 // Rectangular Via7C width, ONLY ALLOWED value
 VARIABLE V7_12 0.126 // Rectangular Via7C length, ONLY ALLOWED value
 VARIABLE V7_128 0.378 // Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V7_13 0.126 // Rectangular Via7D width, ONLY ALLOWED value
 VARIABLE V7_14 0.18 // Rectangular Via7D length, ONLY ALLOWED value
 VARIABLE V7_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7_153 0.232 // Width of Via7US, fixed value (OGD SA edge)
 VARIABLE V7_154 0.124 // Via7US length (PGD), fixed value
 VARIABLE V7_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V7_159 0.176 // Width of Via7XS, fixed value (OGD SA edge)
 VARIABLE V7_16 0.126 // Rectangular Via7E width, ONLY ALLOWED value
 VARIABLE V7_160 0.168 // Via7XS length (PGD), fixed value
 VARIABLE V7_161 0.18 // Width of Via7YS, fixed value (OGD SA edge)
 VARIABLE V7_162 0.192 // Via7YS length (PGD), fixed value
 VARIABLE V7_163 0.18 // Width of Via7ZS, fixed value (OGD SA edge)
 VARIABLE V7_164 0.124 // Via7ZS length (PGD), fixed value
 VARIABLE V7_17 0.084 // Rectangular Via7E length, ONLY ALLOWED value
 VARIABLE V7_22 0.275 // Via7A-to-Via7A center-to-center space (on different M7 lines)
 VARIABLE V7_23 0.126 // Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space. 
 VARIABLE V7_24 0.131 // Via7 corner-to-corner space
 VARIABLE V7_28 0.15 // Unrestricted min Via7 edge-to-edge space (non-SA edges)
 VARIABLE V7_29 0.068 // Via7 min edge offset if corner-to-corner space is less than V7_30
 VARIABLE V7_30 0.228 // Via7 corner-to-corner space limit for V7_29
 VARIABLE V7_32 0.047 // Via7 to Via6 space (on different Metal7, all-directional check)
 VARIABLE V7_33 0.047 // Via7 edge space to Metal7
 VARIABLE V7_40 0.009 // Maximum Via7 overhang of Metal7 (OGD/PGD)
 VARIABLE V7_41 0 // Via7 must be centered on Metal7 (PGD/OGD)
 VARIABLE V7_42 0 // Redundant Rectangular Via7s must be aligned with each other
 VARIABLE V7_49 0.028 // Metal7 line-end enclosure of Via7
 VARIABLE V7_51 0 // Both opposite edges of a aligned via (Via7A/B/F) must be metal aligned
 VARIABLE V7_52 0 // M8 enclosure of Via7C/D/E (one edge at a corner)
 VARIABLE V7_53 0.028 // M8 line-end enclosure of Via7C/D/E, orthogonal edge
 VARIABLE V7_54 0.028 // Metal8 concave corner space to Via7A/B/F
 VARIABLE V7_61 0.028 // Metal8 line-end enclosure of Via7A/B/F 
 VARIABLE V7err_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7err_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7err_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7err_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7err_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7err_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7err_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7err_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7err_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V8_01 0.14 // Square Via8 size ONLY ALLOWED value
 VARIABLE V8_02 0.356 // Square Via8 to Square Via8 (center-to-center) separation
 VARIABLE V8_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8_11 0.007 // Maximum Square Via8 overhang of Metal8
 VARIABLE V8_12 0.04 // M8 enclosure of Square Via8, orthogonal edge
 VARIABLE V8_131 0.11 // Rectangular Via8RA width, ONLY ALLOWED value
 VARIABLE V8_132 0.22 // Rectangular Via8RA length, ONLY ALLOWED value
 VARIABLE V8_153 0 // A Rectangular Via8 that overhangs an M8 edge is only allowed on OGD M8 and must be centered on the OGD M8 line.
 VARIABLE V8_21 0.21 // Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_31 0.14 // Rectangular Via8 width, ONLY ALLOWED value
 VARIABLE V8_32 0.28 // Rectangular Via8 length, ONLY ALLOWED value
 VARIABLE V8_33 0.275 // Rectangular Via8 Long edge facing space to Square or Rectangular Via8 
 VARIABLE V8_34 0.307 // Rectangular Via8 Short edge facing space to Square or Rectangular Via8 
 VARIABLE V8_35 0.212 // Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 
 VARIABLE V8_39 0.16 // Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)
 VARIABLE V8_40 0 // Redundant Rectangular Via8s must be aligned with each other
 VARIABLE V8_41 0.21 // Rectangular Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_51 0 // M8 enclosure of Rectangular Via8 (one edge at a corner)
 VARIABLE V8_52 0.04 // M8 enclosure of Rectangular Via8, orthogonal edge
 VARIABLE V8_53 0.018 // Max extent of Rectangular Via8 short edge beyond M8 side
 VARIABLE V8_61 0.007 // Max extent of Square Via8 edge beyond M9 edge
 VARIABLE V8_62 0.04 // M9 coverage of Square Via8 orthogonal edge
 VARIABLE V8_71 0.02 // Max extent of Rectangular Via8 long edge beyond M9 edge
 VARIABLE V8_72 0.04 // M9 coverage of Rectangular Via8 short edge, minimum
 VARIABLE V8_73 0.001 // Max extent of Redundant Rectangular Via8 long edge beyond M9 edge
 VARIABLE V8err_01 0.08 // Square Via8SS ONLY ALLOWED value
 VARIABLE V8err_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8err_131 0.11 // Rectangular Via8RA width, ONLY ALLOWED value
 VARIABLE V8err_132 0.22 // Rectangular Via8RA length, ONLY ALLOWED value
 VARIABLE V8err_31 0.08 // Rectangular Via8RS width, ONLY ALLOWED value
 VARIABLE V8err_32 0.16 // Rectangular Via8RS length, ONLY ALLOWED value
 VARIABLE V9_01 0.44 // Square Via9 size ONLY ALLOWED value
 VARIABLE V9_02 1.115 // Square Via9 to Square Via9 (center-to-center) separation
 VARIABLE V9_11 0.08 // M9 enclosure of Square Via9
 VARIABLE V9_12 0.08 // M9 enclosure of Square Via9, orthogonal edge
 VARIABLE V9_21 0.21 // Square Via9 to Via8 (square/rectangular) space (on different M9 net, all-directional check)
 VARIABLE V9_31 0.44 // Rectangular Via9 width, ONLY ALLOWED value
 VARIABLE V9_32 0.88 // Rectangular Via9 length, ONLY ALLOWED value
 VARIABLE V9_33 0.64 // Rectangular Via9 space to Via9 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check
 VARIABLE V9_34 3.7 // Via9C length, fixed value
 VARIABLE V9_35 0.212 // Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 
 VARIABLE V9_39 0.16 // Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V9_33)
 VARIABLE V9_40 2 // Via9 to Via9 space (all directions)
 VARIABLE V9_41 2.5 // Via9 to Via9 corner-to-corner space
 VARIABLE V9_51 0.08 // M9 enclosure of Rectangular Via9
 VARIABLE V9_52 0.08 // M9 enclosure of Rectangular Via9, orthogonal edge
 VARIABLE V9_61 0.007 // Max extent of Square Via9 edge beyond M10 edge
 VARIABLE V9_62 0.04 // M10 coverage of Square Via9 orthogonal edge
 VARIABLE V9_71 0.02 // Max extent of Rectangular Via9 long edge beyond M10 edge
 VARIABLE V9_72 0.04 // M10 coverage of Rectangular Via9 short edge, minimum
 VARIABLE VCH_01 0.042 // Width of VCNHB/HC (OGD), fixed value
 VARIABLE VCH_02 0.052 // VCNHB length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VCH_03 0.038 // VCNHC length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VC_01 0.042 // Width of all VCNs, fixed value (OGD)
 VARIABLE VC_02 0.028 // VCNAX length fixed value
 VARIABLE VC_03 0.032 // VCNA length, fixed value
 VARIABLE VC_04 0.036 // VCNBX length, fixed value
 VARIABLE VC_05 0.04 // VCNCX length, fixed value
 VARIABLE VC_06 0.042 // VCNDX length, fixed value
 VARIABLE VC_07 0.046 // VCNB length, fixed value
 VARIABLE VC_08 0.048 // VCNEX length, fixed value
 VARIABLE VC_09 0.054 // VCNFX length, fixed value
 VARIABLE VC_10 0.06 // VCNC length, fixed value
 VARIABLE VC_11 0.078 // VCNGX length, fixed value
 VARIABLE VC_12 0.08 // VCNJX length, fixed value
 VARIABLE VC_134 0.036 // The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, also note this line end falls of the 21nm TCN line end grid by 6nm) 
 VARIABLE VC_139 0.008 // max VCNBX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_19 0 // VC_01 edges of above vias must be aligned with Metal-0 side edges.
 VARIABLE VC_22 0.089 // Unrestricted VCNAX-to-VCNAX center-to-center space
 VARIABLE VC_23 0.028 // Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (merged via)
 VARIABLE VC_24 0.098 // Min space between non-metal-aligned VCN edges (OGD)
 VARIABLE VC_26 0.084 // Min space between VCN edges (PGD)
 VARIABLE VC_30 0 // Diffcon line-end enclosure of VCN (metal-aligned edge), min value
 VARIABLE VC_31 0.007 // max VCNDX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_32 0.019 // max VCNGX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_33 0.007 // Non-metal aligned VCN edge extent beyond Diffcon side, min value
 VARIABLE VC_34 0.006 // VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)
 VARIABLE VC_35 0.019 // max VCNJX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_36 0.026 // VCN space to Diffcon, PGD
 VARIABLE VC_37 0.034 // VCN space to Diffcon, OGD
 VARIABLE VC_38 0.026 // VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37
 VARIABLE VC_39 0.002 // max VCNB OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_40 0 // All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)
 VARIABLE VC_41 0.012 // max VCNDX OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_42 0 // Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN.
 VARIABLE VC_43 0.012 // VCN edge enclosure of Polycon end, max value OGD
 VARIABLE VC_44 0.026 // VCN edge space to Polycon side (PGD)
 VARIABLE VC_46 0.038 // VCN edge space to Polycon end (OGD)
 VARIABLE VC_47 0.024 // max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_48 0.026 // VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46
 VARIABLE VC_49 0.028 // VCNHC edge space to Polycon side (PGD)
 VARIABLE VC_51 0 // VCNHB/HC can be under a M0L_03/04 line
 VARIABLE VC_61 0.022 // Minimum M0 line end enclosure of VCN
 VARIABLE VC_70 0.039 // VCN corner-to-corner space
 VARIABLE VD_07 0.46 // Via7 space threshold that subjects the array to max area check
 VARIABLE VD_08 0.46 // Via8 space threshold that subjects the array to max area check
 VARIABLE VD_09 1.35 // Via9 space threshold that subjects the array to max area check
 VARIABLE VD_10 0.46 // Via9 space threshold that subjects the array to max area check
 VARIABLE VD_11 1.35 // Via10 space threshold that subjects the array to max area check
 VARIABLE VD_17 0.838 // Via 7 array width exception limit
 VARIABLE VD_18 0.838 // Via 8 array width exception limit
 VARIABLE VD_19 0.838 // Via 9 array width exception limit
 VARIABLE VD_20 0.838 // Via 9 array width exception limit
 VARIABLE VD_21 0.838 // Via 10 array width exception limit
 VARIABLE VD_27 47.47 // Maximum Via 7 array area after merge and exception
 VARIABLE VD_28 47.47 // Maximum Via 8 array area after merge and exception
 VARIABLE VD_29 47.47 // Maximum Via 9 array area after merge and exception
 VARIABLE VD_30 47.47 // Maximum Via 9 array area after merge and exception
 VARIABLE VD_31 47.47 // Maximum Via 10 array area after merge and exception
 VARIABLE VD_57 18.4 // Max width of merged Via 7 array
 VARIABLE VD_58 18.4 // Max width of merged Via 8 array
 VARIABLE VD_59 18.4 // Max width of merged Via 9 array
 VARIABLE VD_60 18.4 // Max width of merged Via 9 array
 VARIABLE VD_61 18.4 // Max width of merged Via 10 array
 VARIABLE XDC_21 0.084 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE XG_01 0 // XGOXID is only allowed in ULPpitchID or in logic pitch
 VARIABLE XG_02 0.48 // Min width of XGOXID in any direction
 VARIABLE XG_03 0.48 // Min space between XGOXID in any direction
 VARIABLE XG_05 0 // PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines
 VARIABLE XG_06 0.039 // XGOXID enclosure of poly end,  in PGD
 VARIABLE XG_07 0.039 // XGOXID space to poly end,  in PGD
 VARIABLE XG_08 0 // Nwell inside XGOXID and outside XGOXID cannot interact
 VARIABLE XG_09 0.252 // Min XGOXID enclosure of nwell inside
 VARIABLE XG_10 0.252 // Min XGOXID space to nwell outside
 VARIABLE XG_11 0.23 // Min XGOXID enclosure of active gate area inside XGOXID
 VARIABLE XG_12 0.23 // Min XGOXID space to active gate area outside XGOXID
 VARIABLE XG_13 0.48 // Min XGOXID space to TGOXID
 VARIABLE XG_21 0 // ULPpitchID must always be covered by XGOXID as shown in the transition rules
 VARIABLE XPL_01 0.042 // Poly width, ONLY ALLOWED value
 VARIABLE XPL_02 0.084 // Poly pitch, ONLY ALLOWED value

 VARIABLE ADC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE ADC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE AG4_01_ERROR "Min AG4 width"
 VARIABLE AG4_02_ERROR "Min AG4 space"
 VARIABLE AG4_03_ERROR "Min AG4 jog segment length"
 VARIABLE AG4_04_ERROR "Min AG4 space along a M4 line"
 VARIABLE AG4_07_ERROR "Min AG4 overlap of M4 line end"
 VARIABLE AG4_08_ERROR "Min AG4 overlap of Via3/Via4"
 VARIABLE AG4_09_ERROR "Min AG4 overlap of M4 line side"
 VARIABLE AG4_10_ERROR "Max M4 space that gets AG4 synthesis"
 VARIABLE AG6_01_ERROR "Min AG6 width"
 VARIABLE AG6_02_ERROR "Min AG6 space"
 VARIABLE AG6_03_ERROR "Min AG6 jog segment length"
 VARIABLE AG6_04_ERROR "Min AG6 space along a M6 line"
 VARIABLE AG6_07_ERROR "Min AG6 overlap of M6 line end"
 VARIABLE AG6_08_ERROR "Min AG6 overlap of Via5/Via6"
 VARIABLE AG6_09_ERROR "Min AG6 overlap of M6 line side"
 VARIABLE AG6_10_ERROR "Max M6 space that gets AG6 synthesis"
 VARIABLE AL_01_ERROR "Minimum width of NAL/PAL layer"
 VARIABLE AL_05_ERROR "Minimum required area of NAL/PAL layer (sq um)"
 VARIABLE AL_06_ERROR "Minimum required hole area of NAL/PAL layer  (sq um)"
 VARIABLE AL_07_ERROR "Minimum segment lengths"
 VARIABLE AL_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE AL_09_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner"
 VARIABLE AL_10_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner"
 VARIABLE AL_11_ERROR "NAL/PAL enclosure of nuva/puva gate (PGD)"
 VARIABLE AL_116_ERROR "NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE AL_12_ERROR "NAL/PAL enclosure of nuva/puva gate (OGD)"
 VARIABLE AL_13_ERROR "NAL/PAL space to non-n/puva gate (PGD)"
 VARIABLE AL_14_ERROR "NAL/PAL space to non-n/puva gate (OGD)"
 VARIABLE AL_15_ERROR "NAL/PAL PGD edge must be centered in poly space or poly width"
 VARIABLE AL_16_ERROR "NAL/PAL unrestricted convex corner enclosure of nuva/puva gate"
 VARIABLE AL_17_ERROR "NAL/PAL concave corner enclosure of non-n/puva gate"
 VARIABLE AL_31_ERROR "Minimum space of NAL/PAL layer"
 VARIABLE AL_32_ERROR "NAL/PAL layer is allowed to have coincident edges of length >="
 VARIABLE AL_33_ERROR "NAL/PAL layer is allowed to have coincident corners with space >="
 VARIABLE AL_34_ERROR "NAL/PAL layer is allowed to have point touch"
 VARIABLE AN_72_ERROR "DiodeID must be drawn line on line with the nwell enclosing the diode."
 VARIABLE APC_42_ERROR "Polycon end overlap of poly for PC_41"
 VARIABLE APC_44_ERROR "Polycon end space to poly side"
 VARIABLE APL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE APL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE APL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE APL_11_ERROR "Poly endcap length"
 VARIABLE APL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE APL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE APL_25_ERROR "Poly end space to diffusion PGD"
 VARIABLE BC_00_ERROR "All Bitcell Cell Names must be within the SRAMPOLYID layer  "
 VARIABLE BDC_02_ERROR "Minimum diffcon length"
 VARIABLE BDC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE BDC_04_ERROR "Diffcon side space to poly, ONLY ALLOWED value "
 VARIABLE BDC_11_ERROR "Transistor diffusion enclosure of diffcon (max value)"
 VARIABLE BDC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE BDC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE BDC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE BDF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE BDF_91_ERROR "Transistor pdiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDF_92_ERROR "Transistor ndiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDG_91_ERROR "SRAM Diffusion check grid width (min value)"
 VARIABLE BDG_92_ERROR "SRAM Diffusion check grid width (max value)"
 VARIABLE BDG_93_ERROR "SRAM Diffusion check grid space (fixed value1)"
 VARIABLE BDG_94_ERROR "SRAM Diffusion check grid space (fixed value2)"
 VARIABLE BJ_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE BJ_03_ERROR "NSD block space to active n+ diffusion"
 VARIABLE BJ_05_ERROR "NSD block enclosure of active p+ diffusion"
 VARIABLE BJ_11_ERROR "Ntip block space to active n-diffusion edge"
 VARIABLE BJ_12_ERROR "Ntip block enclosure of active p-diffusion edge"
 VARIABLE BJ_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE BJ_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE BK_02_ERROR "P+ S/D block space"
 VARIABLE BK_03_ERROR "PSD block space to active p+ diffusion"
 VARIABLE BK_05_ERROR "PSD block enclosure of active n+ diffusion"
 VARIABLE BK_11_ERROR "Ptip block space to active p-diffusion edge"
 VARIABLE BK_12_ERROR "Ptip block enclosure of active n-diffusion edge"
 VARIABLE BK_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE BK_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE BK_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE BLDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)"
 VARIABLE BLDI_102_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RF X73Aonly)"
 VARIABLE BLDI_192_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)"
 VARIABLE BLDI_202_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )"
 VARIABLE BLDI_292_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)"
 VARIABLE BLDI_302_ERROR "Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)"
 VARIABLE BLDI_392_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)"
 VARIABLE BLDI_402_ERROR "Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram"
 VARIABLE BLDI_492_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)"
 VARIABLE BLDI_592_ERROR "Max allowed Intermediate Exposed N-diff density (SDP/HDDP)"
 VARIABLE BLD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE BLD_234_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)"
 VARIABLE BLD_333_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)"
 VARIABLE BLD_334_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)"
 VARIABLE BLD_431_ERROR "Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)"
 VARIABLE BLD_433_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)"
 VARIABLE BLD_531_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram"
 VARIABLE BLD_533_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)"
 VARIABLE BLD_534_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)"
 VARIABLE BLD_620_ERROR "Max required local VCN density inside STTRAMID1/2 (LD_620 exception)"
 VARIABLE BLD_631_ERROR "Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)"
 VARIABLE BLD_633_ERROR "Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)"
 VARIABLE BLD_731_ERROR "Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU "
 VARIABLE BNW_01_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BNW_03_ERROR "N-well enclosure of P+ active diffusion, in gate-direction"
 VARIABLE BNW_24_ERROR "N-well concave corner space to N+ active diffusion corner"
 VARIABLE BNW_28_ERROR "P1273 NW_28 relaxation for sram"
 VARIABLE BNW_29_ERROR "P1273 NW_29 relaxation for sram"
 VARIABLE BNW_31_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BPC_41_ERROR "Poly overlap of polycon (PGD) for PC_42"
 VARIABLE BPC_44_ERROR "Polycon end space to poly side"
 VARIABLE BPC_46_ERROR "Polycon end extension beyond poly side for PC_45"
 VARIABLE BPC_47_ERROR "Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)"
 VARIABLE BPC_61_ERROR "Polycon side space to gate/diffusion edge"
 VARIABLE BPC_81_ERROR "Polycon space to Diffcon"
 VARIABLE BPC_83_ERROR "Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE BPL_01_ERROR "SRAM poly width, fixed value"
 VARIABLE BPL_02_ERROR "SRAM poly pitch, fixed value"
 VARIABLE BPL_04_ERROR "Short poly end-to-end space (fixed value) (cannot be isolated)"
 VARIABLE BPL_11_ERROR "Poly endcap length"
 VARIABLE BPL_13_ERROR "Max enclosure of poly by OGD diffusion edges"
 VARIABLE BU_01_ERROR "Bump width, only allowed value"
 VARIABLE BU_02_ERROR "Bump to Bump separation (center-to-center, minimum)"
 VARIABLE BU_03_ERROR "Each Bump must have a TV1"
 VARIABLE BU_04_ERROR "Bump to Bump separation core region (center-to-center, maximum)***"
 VARIABLE BU_21_ERROR "Width of outer ring from EOA that requires additional rules"
 VARIABLE BU_22_ERROR "Max allowed offset from center of Rectangular TV1 to center of Bump"
 VARIABLE BU_23_ERROR "TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via"
 VARIABLE BU_24_ERROR "TV1 offset is not allowed towards the edge of the die in the outer ring"
 VARIABLE BU_25_ERROR "Allowed gap in outer ring measured from die center line"
 VARIABLE BVC_01_ERROR "Bitcell ViaconA width, fixed value (SA edge)"
 VARIABLE BVC_02_ERROR "Bitcell ViaconA length, fixed value (non-SA edge)"
 VARIABLE BXG_11_ERROR "SRAM Min XGOXID enclosure of active gate area inside XGOXID "
 VARIABLE CDW_100_ERROR "Window for CD_100"
  VARIABLE CDW_100_X CDW_100 // Window for CD_100 for x
  VARIABLE CDW_100_Y CDW_100 // Window for CD_100 for y
  VARIABLE CDW_100_X_STEP CDW_100 // Window for CD_100 for x-step
  VARIABLE CDW_100_Y_STEP CDW_100 // Window for CD_100 for y-step
 VARIABLE CDW_101_ERROR "Window for CD_101"
  VARIABLE CDW_101_X CDW_101 // Window for CD_101 for x
  VARIABLE CDW_101_Y CDW_101 // Window for CD_101 for y
  VARIABLE CDW_101_X_STEP CDW_101 // Window for CD_101 for x-step
  VARIABLE CDW_101_Y_STEP CDW_101 // Window for CD_101 for y-step
 VARIABLE CDW_102_ERROR "Window for CD_102"
  VARIABLE CDW_102_X CDW_102 // Window for CD_102 for x
  VARIABLE CDW_102_Y CDW_102 // Window for CD_102 for y
  VARIABLE CDW_102_X_STEP CDW_102 // Window for CD_102 for x-step
  VARIABLE CDW_102_Y_STEP CDW_102 // Window for CD_102 for y-step
 VARIABLE CDW_103_ERROR "Window for CD_103"
  VARIABLE CDW_103_X CDW_103 // Window for CD_103 for x
  VARIABLE CDW_103_Y CDW_103 // Window for CD_103 for y
  VARIABLE CDW_103_X_STEP CDW_103 // Window for CD_103 for x-step
  VARIABLE CDW_103_Y_STEP CDW_103 // Window for CD_103 for y-step
 VARIABLE CDW_104_ERROR "Window for CD_104"
  VARIABLE CDW_104_X CDW_104 // Window for CD_104 for x
  VARIABLE CDW_104_Y CDW_104 // Window for CD_104 for y
  VARIABLE CDW_104_X_STEP CDW_104 // Window for CD_104 for x-step
  VARIABLE CDW_104_Y_STEP CDW_104 // Window for CD_104 for y-step
 VARIABLE CDW_105_ERROR "Window for CD_105"
  VARIABLE CDW_105_X CDW_105 // Window for CD_105 for x
  VARIABLE CDW_105_Y CDW_105 // Window for CD_105 for y
  VARIABLE CDW_105_X_STEP CDW_105 // Window for CD_105 for x-step
  VARIABLE CDW_105_Y_STEP CDW_105 // Window for CD_105 for y-step
 VARIABLE CDW_106_ERROR "Window for CD_106"
  VARIABLE CDW_106_X CDW_106 // Window for CD_106 for x
  VARIABLE CDW_106_Y CDW_106 // Window for CD_106 for y
  VARIABLE CDW_106_X_STEP CDW_106 // Window for CD_106 for x-step
  VARIABLE CDW_106_Y_STEP CDW_106 // Window for CD_106 for y-step
 VARIABLE CDW_107_ERROR "Window for CD_107"
  VARIABLE CDW_107_X CDW_107 // Window for CD_107 for x
  VARIABLE CDW_107_Y CDW_107 // Window for CD_107 for y
  VARIABLE CDW_107_X_STEP CDW_107 // Window for CD_107 for x-step
  VARIABLE CDW_107_Y_STEP CDW_107 // Window for CD_107 for y-step
 VARIABLE CDW_131_ERROR "Window for CD_131"
  VARIABLE CDW_131_X CDW_131 // Window for CD_131 for x
  VARIABLE CDW_131_Y CDW_131 // Window for CD_131 for y
  VARIABLE CDW_131_X_STEP CDW_131 // Window for CD_131 for x-step
  VARIABLE CDW_131_Y_STEP CDW_131 // Window for CD_131 for y-step
 VARIABLE CDW_200_ERROR "Window for CD_200"
  VARIABLE CDW_200_X CDW_200 // Window for CD_200 for x
  VARIABLE CDW_200_Y CDW_200 // Window for CD_200 for y
  VARIABLE CDW_200_X_STEP CDW_200 // Window for CD_200 for x-step
  VARIABLE CDW_200_Y_STEP CDW_200 // Window for CD_200 for y-step
 VARIABLE CDW_201_ERROR "Window for CD_201"
  VARIABLE CDW_201_X CDW_201 // Window for CD_201 for x
  VARIABLE CDW_201_Y CDW_201 // Window for CD_201 for y
  VARIABLE CDW_201_X_STEP CDW_201 // Window for CD_201 for x-step
  VARIABLE CDW_201_Y_STEP CDW_201 // Window for CD_201 for y-step
 VARIABLE CDW_202_ERROR "Window for CD_202"
  VARIABLE CDW_202_X CDW_202 // Window for CD_202 for x
  VARIABLE CDW_202_Y CDW_202 // Window for CD_202 for y
  VARIABLE CDW_202_X_STEP CDW_202 // Window for CD_202 for x-step
  VARIABLE CDW_202_Y_STEP CDW_202 // Window for CD_202 for y-step
 VARIABLE CDW_203_ERROR "Window for CD_203"
  VARIABLE CDW_203_X CDW_203 // Window for CD_203 for x
  VARIABLE CDW_203_Y CDW_203 // Window for CD_203 for y
  VARIABLE CDW_203_X_STEP CDW_203 // Window for CD_203 for x-step
  VARIABLE CDW_203_Y_STEP CDW_203 // Window for CD_203 for y-step
 VARIABLE CDW_204_ERROR "Window for CD_204"
  VARIABLE CDW_204_X CDW_204 // Window for CD_204 for x
  VARIABLE CDW_204_Y CDW_204 // Window for CD_204 for y
  VARIABLE CDW_204_X_STEP CDW_204 // Window for CD_204 for x-step
  VARIABLE CDW_204_Y_STEP CDW_204 // Window for CD_204 for y-step
 VARIABLE CDW_205_ERROR "Window for CD_205"
  VARIABLE CDW_205_X CDW_205 // Window for CD_205 for x
  VARIABLE CDW_205_Y CDW_205 // Window for CD_205 for y
  VARIABLE CDW_205_X_STEP CDW_205 // Window for CD_205 for x-step
  VARIABLE CDW_205_Y_STEP CDW_205 // Window for CD_205 for y-step
 VARIABLE CDW_206_ERROR "Window for CD_206"
  VARIABLE CDW_206_X CDW_206 // Window for CD_206 for x
  VARIABLE CDW_206_Y CDW_206 // Window for CD_206 for y
  VARIABLE CDW_206_X_STEP CDW_206 // Window for CD_206 for x-step
  VARIABLE CDW_206_Y_STEP CDW_206 // Window for CD_206 for y-step
 VARIABLE CDW_207_ERROR "Window for CD_207"
  VARIABLE CDW_207_X CDW_207 // Window for CD_207 for x
  VARIABLE CDW_207_Y CDW_207 // Window for CD_207 for y
  VARIABLE CDW_207_X_STEP CDW_207 // Window for CD_207 for x-step
  VARIABLE CDW_207_Y_STEP CDW_207 // Window for CD_207 for y-step
 VARIABLE CDW_208_ERROR "Window for CD_208"
  VARIABLE CDW_208_X CDW_208 // Window for CD_208 for x
  VARIABLE CDW_208_Y CDW_208 // Window for CD_208 for y
  VARIABLE CDW_208_X_STEP CDW_208 // Window for CD_208 for x-step
  VARIABLE CDW_208_Y_STEP CDW_208 // Window for CD_208 for y-step
 VARIABLE CDW_209_ERROR "Window for CD_209"
  VARIABLE CDW_209_X CDW_209 // Window for CD_209 for x
  VARIABLE CDW_209_Y CDW_209 // Window for CD_209 for y
  VARIABLE CDW_209_X_STEP CDW_209 // Window for CD_209 for x-step
  VARIABLE CDW_209_Y_STEP CDW_209 // Window for CD_209 for y-step
 VARIABLE CDW_210_ERROR "Window for CD_210"
  VARIABLE CDW_210_X CDW_210 // Window for CD_210 for x
  VARIABLE CDW_210_Y CDW_210 // Window for CD_210 for y
  VARIABLE CDW_210_X_STEP CDW_210 // Window for CD_210 for x-step
  VARIABLE CDW_210_Y_STEP CDW_210 // Window for CD_210 for y-step
 VARIABLE CDW_231_ERROR "Window for CD_231"
  VARIABLE CDW_231_X CDW_231 // Window for CD_231 for x
  VARIABLE CDW_231_Y CDW_231 // Window for CD_231 for y
  VARIABLE CDW_231_X_STEP CDW_231 // Window for CD_231 for x-step
  VARIABLE CDW_231_Y_STEP CDW_231 // Window for CD_231 for y-step
 VARIABLE CD_100_ERROR "Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_101_ERROR "Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_102_ERROR "Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_103_ERROR "Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_104_ERROR "Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_105_ERROR "Minimum concentrated local Metal 5 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_106_ERROR "Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_107_ERROR "Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_131_ERROR "Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CD_200_ERROR "Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_201_ERROR "Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_202_ERROR "Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_203_ERROR "Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_204_ERROR "Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_205_ERROR "Maximum concentrated local Metal 5 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_206_ERROR "Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_207_ERROR "Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_208_ERROR "Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_209_ERROR "Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_210_ERROR "Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_231_ERROR "Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CHN_01_ERROR "CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell"
 VARIABLE CHN_02_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE CHN_03_ERROR "Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner"
 VARIABLE CHN_04_ERROR "OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)"
 VARIABLE CHN_05_ERROR "Abutting CHN cells are not allowed to create gaps, jogs or to overlap"
 VARIABLE CHN_06_ERROR "CHN I/O cell must be aligned to EDM I/O cell"
 VARIABLE CHN_07_ERROR "EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) "
 VARIABLE CHN_08_ERROR "CHN cells dimension not drawn according to spec"
 VARIABLE CHW_01_ERROR "Corner Cell x"
 VARIABLE CHW_02_ERROR "Corner Cell y"
 VARIABLE CHW_03_ERROR "OGD Gap Cell x"
 VARIABLE CHW_04_ERROR "OGD Gap Cell y"
 VARIABLE CHW_05_ERROR "PGD Gap Cell x"
 VARIABLE CHW_06_ERROR "PGD Gap Cell y"
 VARIABLE CHW_07_ERROR "CE12 Resistor Cell x"
 VARIABLE CHW_08_ERROR "CE12 Resistor Cell y"
 VARIABLE CHW_09_ERROR "MT9/VA9 Leakage Cell x"
 VARIABLE CHW_10_ERROR "MT9/VA9 Leakage Cell y"
 VARIABLE CHW_11_ERROR "OGD IO Cell x"
 VARIABLE CHW_12_ERROR "OGD IO Cell y"
 VARIABLE CHW_13_ERROR "PGD IO Cell x"
 VARIABLE CHW_14_ERROR "PGD IO Cell y"
 VARIABLE CMW_05_ERROR "Window for CM_05"
  VARIABLE CMW_05_X CMW_05 // Window for CM_05 for x
  VARIABLE CMW_05_Y CMW_05 // Window for CM_05 for y
  VARIABLE CMW_05_X_STEP CMW_05 // Window for CM_05 for x-step
  VARIABLE CMW_05_Y_STEP CMW_05 // Window for CM_05 for y-step
 VARIABLE CMW_06_ERROR "Window for CM_06"
  VARIABLE CMW_06_X CMW_06 // Window for CM_06 for x
  VARIABLE CMW_06_Y CMW_06 // Window for CM_06 for y
  VARIABLE CMW_06_X_STEP CMW_06 // Window for CM_06 for x-step
  VARIABLE CMW_06_Y_STEP CMW_06 // Window for CM_06 for y-step
 VARIABLE CMW_07_ERROR "Window for CM_07"
  VARIABLE CMW_07_X CMW_07 // Window for CM_07 for x
  VARIABLE CMW_07_Y CMW_07 // Window for CM_07 for y
  VARIABLE CMW_07_X_STEP CMW_07 // Window for CM_07 for x-step
  VARIABLE CMW_07_Y_STEP CMW_07 // Window for CM_07 for y-step
 VARIABLE CMW_08_ERROR "Window for CM_08"
  VARIABLE CMW_08_X CMW_08 // Window for CM_08 for x
  VARIABLE CMW_08_Y CMW_08 // Window for CM_08 for y
  VARIABLE CMW_08_X_STEP CMW_08 // Window for CM_08 for x-step
  VARIABLE CMW_08_Y_STEP CMW_08 // Window for CM_08 for y-step
 VARIABLE CM_05_ERROR "Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size"
 VARIABLE CM_06_ERROR "Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size"
 VARIABLE CM_07_ERROR "Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size"
 VARIABLE CM_08_ERROR "Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size"
 VARIABLE DA_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DA_02_ERROR "Transition regions (TRDTOV1) cannot overlap (can abut PGD)"
 VARIABLE DA_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DA_04_ERROR "Minimum PGD facing-edge spacing between V1pitchID layers"
 VARIABLE DA_05_ERROR "TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DA_06_ERROR "No restriction on number of TGULV poly lines"
 VARIABLE DA_11_ERROR "PGD width of TRDTOV1 ring (OGD running section) (fixed)"
 VARIABLE DA_12_ERROR "OGD width of TRDTOV1 ring (PGD running section) (fixed)"
 VARIABLE DA_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DA_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)"
 VARIABLE DA_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DA_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DA_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DA_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DA_24_ERROR "Minimum width of V1pitchID"
 VARIABLE DA_25_ERROR "Minimum V1pitchID segment length"
 VARIABLE DA_30_ERROR "Minimum V1pitchID space (between connected V1pitchID region)"
 VARIABLE DA_31_ERROR "Poly fixed layout comparison for Digital-to-TGULV Transition Ring"
 VARIABLE DA_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DA_33_ERROR "Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR"
 VARIABLE DA_35_ERROR "TRDTOV1 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DA_361_ERROR "Fixed width of first 2 poly within TR"
 VARIABLE DA_362_ERROR "Fixed width of 3rd/4th poly within TR (under V1pitchID)"
 VARIABLE DA_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DA_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DA_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DA_38_ERROR "V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)"
 VARIABLE DA_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DA_44_ERROR "Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID"
 VARIABLE DA_45_ERROR "Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DA_46_ERROR "Poly space region on next track min.separation (PGD direction) from TR convex corner"
 VARIABLE DA_52_ERROR "TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region"
 VARIABLE DA_53_ERROR "Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value"
 VARIABLE DA_54_ERROR "nwell extension outside TRDTOV1 only value (PGD)"
 VARIABLE DA_55_ERROR "nwell outside space to V1pitchID"
 VARIABLE DA_56_ERROR "nwell inside V1pitchID and ouside cannot merge"
 VARIABLE DA_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DA_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DA_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DA_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DC_00_ERROR "Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction."
 VARIABLE DC_01_ERROR "Diffcon width, ONLY ALLOWED value"
 VARIABLE DC_02_ERROR "Min required Diffcon length"
 VARIABLE DC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE DC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE DC_05_ERROR "Max allowed space between any Diffcon or Polycon edges, in the smaller of either direction"
 VARIABLE DC_06_ERROR "Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction"
 VARIABLE DC_11_ERROR "Transistor or tap diffusion enclosure of diffcon, max value"
 VARIABLE DC_12_ERROR "All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge."
 VARIABLE DC_20_ERROR "All Diffcon line-ends must be on a 21nm grid across the whole die"
 VARIABLE DC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE DC_22_ERROR "Isolated Diffcon (defined by DC_23 AND DC_24) min length"
 VARIABLE DC_23_ERROR "Minimum space on both sides of the isolated diffcon"
 VARIABLE DC_24_ERROR "Minimum space from atleast one end of the isolated diffcon"
 VARIABLE DC_30_ERROR "Min overlap between adjacent line-ends in opposite directions"
 VARIABLE DC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE DC_32_ERROR "Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length"
 VARIABLE DC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE DC_34_ERROR "Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]"
 VARIABLE DC_35_ERROR "Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets"
 VARIABLE DC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE DC_37_ERROR "A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38"
 VARIABLE DC_38_ERROR "Offset value for DC_37 check"
 VARIABLE DC_50_ERROR "Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)"
 VARIABLE DC_52_ERROR "Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)"
 VARIABLE DF_01_ERROR "Min transistor diffusion/device width"
 VARIABLE DF_02_ERROR "Diffusion width must be an integer multiple of DF_01"
 VARIABLE DF_03_ERROR "Min transistor diffusion length (OGD)"
 VARIABLE DF_04_ERROR "S/D diffusion PGD edges must be centered in poly"
 VARIABLE DF_07_ERROR "Maximum diffusion/device width (PGD), also applies to taps, diodes"
 VARIABLE DF_09_ERROR "Diffusion external corner-to-corner space"
 VARIABLE DF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE DF_19_ERROR "Diffusion internal corner-to-corner space"
 VARIABLE DF_31_ERROR "Minimum diffusion space, PGD"
 VARIABLE DF_32_ERROR "Diffusion space PGD must be an integer multiple of DF_31"
 VARIABLE DF_34_ERROR "Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either direction"
 VARIABLE DF_35_ERROR "Transistor/Tap diffusion holes are NOT ALLOWED"
 VARIABLE DF_43_ERROR "Minimum diffusion space, OGD (applies to transistors and taps in all combinations)"
 VARIABLE DF_51_ERROR "Min Tap diffusion width OGD (Ntap or Ptap)"
 VARIABLE DF_52_ERROR "Min Tap diffusion length PGD (Ntap or Ptap)"
 VARIABLE DF_56_ERROR "Tap PGD/OGD edges must follow standard diffusion rules"
 VARIABLE DF_80_ERROR "Every diffusion should have a TCN"
 VARIABLE DF_84_ERROR "Tap to Transistor diffusion space PGD (within same well)"
 VARIABLE DG_01_ERROR "Diffusion check grid width (fixed value)"
 VARIABLE DG_02_ERROR "Diffusion check grid space (fixed value)"
 VARIABLE DG_03_ERROR "Minimum Diffusion check grid length"
 VARIABLE DG_04_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid width"
 VARIABLE DG_05_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid space"
 VARIABLE DI_01_ERROR "Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die"
 VARIABLE DI_02_ERROR "Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other."
 VARIABLE DI_03_ERROR "Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)"
 VARIABLE DI_04_ERROR "Maximum distance from the perimeter of all isolated DICs to the Die Edge"
 VARIABLE DI_06_ERROR "Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)"
 VARIABLE DI_07_ERROR "Maximum distance from the perimeter of all nested DICs to the Die Edge"
 VARIABLE DN_01_ERROR "DN_01 deep n-well width "
 VARIABLE DN_02_ERROR "DN_02 deep n-well space "
 VARIABLE DN_03_ERROR "DN_03 deep n-well overlap of n-well "
 VARIABLE DN_04_ERROR "DN_04 extension of n-well beyond deep n-well "
 VARIABLE DN_05_ERROR "DN_05 deep n-well space to n-well outside "
 VARIABLE DN_07_ERROR "DN_07 deep n-well enclosure of p-gates "
 VARIABLE DN_08_ERROR "DN_08 deep n-well space to p-gates outside the deep nwell "
 VARIABLE DN_09_ERROR "DN_09 deep n-well space to BJTID, CAPID or wellResID "
 VARIABLE DN_10_ERROR "DN_10 The isolated pwell inside the deep nwell must have a pwell tap (ptap) "
 VARIABLE DN_11_ERROR "DN_11 Max distance from N+ active diff inside DNW to a ptap connected to Vss "
 VARIABLE DN_12_ERROR "DN_12 Max distance from N+ active diff (inside DNW) to ntap in nwell (connected to DNW) connected to Vcc* "
 VARIABLE DN_13_ERROR "DN_13 deep n-well space to diffusions outside (active or tap) "
 VARIABLE DS_00_ERROR "No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  "
 VARIABLE DS_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DS_02_ERROR "Transition regions (TRDTOS) cannot overlap (can abut PGD)"
 VARIABLE DS_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DS_04_ERROR "Minimum PGD facing-edge spacing between SRAMPOLYID layers"
 VARIABLE DS_05_ERROR "TRDTOS PGD edge space to Poly check grid outside (fixed value)"
 VARIABLE DS_09_ERROR "Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths."
 VARIABLE DS_11_ERROR "PGD width of TRDTOS ring (OGD running section) (fixed)"
 VARIABLE DS_12_ERROR "OGD width of TRDTOS ring (PGD running section) (fixed)"
 VARIABLE DS_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DS_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)"
 VARIABLE DS_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DS_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DS_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DS_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DS_24_ERROR "SRAMPOLYID to SRAMPOLYID space"
 VARIABLE DS_25_ERROR "Minimum SRAMPOLYID area (um sq)"
 VARIABLE DS_31_ERROR "Poly fixed layout comparison for Digital-to-SRAM Transition Ring"
 VARIABLE DS_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DS_33_ERROR "Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR"
 VARIABLE DS_35_ERROR "TRDTOS OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DS_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DS_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DS_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DS_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DS_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DS_38_ERROR "SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)"
 VARIABLE DS_41_ERROR "OGD running section of TRDTOS must have special poly pattern exactly as illustrated"
 VARIABLE DS_50_ERROR "TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)"
 VARIABLE DS_52_ERROR "TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region"
 VARIABLE DS_540_ERROR "TRDTOS enclosure of 1st digital diffcheck (PGD)"
 VARIABLE DS_541_ERROR "Width of digital diffcheck (fixed value)"
 VARIABLE DS_542_ERROR "Digital diffcheck to digital diffcheck space PGD (fixed value)"
 VARIABLE DS_543_ERROR "Digital diffcheck to bitcell diffcheck space OGD (fixed value)"
 VARIABLE DS_544_ERROR "Digital diffcheck to bitcell diffcheck space PGD fixed value"
 VARIABLE DS_60_ERROR "min SRAMPOLYID space to logic diffusion (OGD)"
 VARIABLE DS_601_ERROR "TRDTOULP enclosure of SRAM2 pgd edge"
 VARIABLE DS_602_ERROR "ULP sram Transtion cell overlap of SRAMID2 in pdg direction"
 VARIABLE DS_61_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_62_ERROR "min SRAMPOLYID space to logic diffcheck (OGD)"
 VARIABLE DS_63_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (OGD)"
 VARIABLE DS_64_ERROR "min SRAMPOLYID space to logic diffusion (PGD)"
 VARIABLE DS_645_ERROR "ULC SRAM diffcheck PGD spacing (fixed value)"
 VARIABLE DS_65_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_66_ERROR "min SRAMPOLYID space to logic diffcheck (PGD)"
 VARIABLE DS_660_ERROR "min SRAMID2space to logic diffusion (OGD)"
 VARIABLE DS_661_ERROR "min SRAMID2 enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_662_ERROR "min SRAMID2 space to logic diffcheck (OGD)"
 VARIABLE DS_663_ERROR "bitcell diffcheck extension over SRAMID2 (OGD, fixed value)"
 VARIABLE DS_664_ERROR "min SRAMID2 space to logic diffusion (PGD)"
 VARIABLE DS_665_ERROR "min SRAMID2 enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_666_ERROR "min SRAMID2 space to logic diffcheck (PGD)"
 VARIABLE DS_667_ERROR "min SRAMID2 enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_67_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_68_ERROR "There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID"
 VARIABLE DS_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DS_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DS_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DS_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DS_75_ERROR "OGD edge of SRAMTAPID should be line on line w SRAMPOLYID "
 VARIABLE DS_76_ERROR "SRAMTAPID should be fully enclosed by SRAMPOLYID"
 VARIABLE DS_77_ERROR "SRAM tap must be enclosed by SRAMTAPID "
 VARIABLE DS_78_ERROR "Min SRAMTAPID space to bitcell diffusions"
 VARIABLE DS_79_ERROR "SRAM tap diffusion space to bitcell diffusion"
 VARIABLE DS_80_ERROR "min SRAM diffusion hole length (PGD) post DS_81 merge"
 VARIABLE DS_81_ERROR "SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check"
 VARIABLE DS_82_ERROR "fixed SRAM diffusion hole width (OGD) post DS_81 merge "
 VARIABLE DT_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DT_02_ERROR "Transition regions (TRDTOV3) cannot overlap (can abut PGD)"
 VARIABLE DT_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DT_04_ERROR "Minimum PGD facing-edge spacing between TGPOLYID layers"
 VARIABLE DT_05_ERROR "TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DT_06_ERROR "Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4"
 VARIABLE DT_11_ERROR "PGD width of TRDTOV3 ring (OGD running section) (fixed)"
 VARIABLE DT_12_ERROR "OGD width of TRDTOV3 ring (PGD running section) (fixed)"
 VARIABLE DT_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DT_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)"
 VARIABLE DT_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DT_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DT_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DT_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DT_24_ERROR "Minimum OGD width of V3pitchID"
 VARIABLE DT_25_ERROR "Minimum V3pitchID PGD segment length"
 VARIABLE DT_30_ERROR "Minimum V3pitchID space (between connected V3pitchID region)"
 VARIABLE DT_31_ERROR "Poly fixed layout comparison for Digital-to-TG Transition Ring"
 VARIABLE DT_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DT_33_ERROR "Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR"
 VARIABLE DT_35_ERROR "TRDTOV3 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DT_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DT_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DT_363_ERROR "Fixed width of 5th poly within TR"
 VARIABLE DT_364_ERROR "Fixed width of 6th poly within TR (this poly is under V3pitchID)"
 VARIABLE DT_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DT_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DT_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DT_374_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DT_375_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DT_38_ERROR "V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)"
 VARIABLE DT_41_ERROR "OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DT_44_ERROR "Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID"
 VARIABLE DT_45_ERROR "Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DT_52_ERROR "TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region"
 VARIABLE DT_53_ERROR "Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value"
 VARIABLE DT_54_ERROR "nwell extension outside TRDTOV3 only value (PGD)"
 VARIABLE DT_55_ERROR "nwell outside space to V3pitchID"
 VARIABLE DT_56_ERROR "nwell inside V3pitchID and ouside cannot merge"
 VARIABLE DT_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DT_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DT_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DT_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DX_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DX_02_ERROR "Transition regions (TRDTOULP) cannot overlap (can abut PGD)"
 VARIABLE DX_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DX_04_ERROR "Minimum PGD facing-edge spacing between ULPpitchID layers"
 VARIABLE DX_05_ERROR "TRDTOULP PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DX_06_ERROR "Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)"
 VARIABLE DX_11_ERROR "PGD width of TRDTOULP ring (OGD running section) (fixed)"
 VARIABLE DX_12_ERROR "OGD width of TRDTOULP ring (PGD running section) (fixed)"
 VARIABLE DX_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DX_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)"
 VARIABLE DX_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DX_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DX_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DX_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DX_177_ERROR "Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP"
 VARIABLE DX_24_ERROR "Minimum width of ULPpitchID"
 VARIABLE DX_25_ERROR "Minimum ULPpitchID segment length"
 VARIABLE DX_30_ERROR "Minimum ULPpitchID space (between connected ULPpitchID region)"
 VARIABLE DX_31_ERROR "Poly fixed layout comparison for Digital-to-ULP Transition Ring"
 VARIABLE DX_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DX_33_ERROR "Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR"
 VARIABLE DX_35_ERROR "TRDTOULP OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DX_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DX_362_ERROR "Fixed width of 4th/5th/6th/7th poly within TR"
 VARIABLE DX_363_ERROR "Fixed width of 8th poly within TR"
 VARIABLE DX_364_ERROR "Fixed width of 9th-12th poly lines (under ULP pitchID in TR)"
 VARIABLE DX_371_ERROR "Fixed space between polys throuth 1st to 4th poly within TR"
 VARIABLE DX_372_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DX_373_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DX_374_ERROR "Fixed space between 6th and 7th poly within TR"
 VARIABLE DX_375_ERROR "Fixed space between 7th and 8th poly within TR"
 VARIABLE DX_376_ERROR "Fixed space between polys through 8th to 12th within TR"
 VARIABLE DX_38_ERROR "ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)"
 VARIABLE DX_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DX_44_ERROR "Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID"
 VARIABLE DX_45_ERROR "Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DX_52_ERROR "TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region"
 VARIABLE DX_53_ERROR "Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value"
 VARIABLE DX_54_ERROR "nwell extension outside TRDTOULP only value (PGD)"
 VARIABLE DX_55_ERROR "nwell outside space to ULPpitchID"
 VARIABLE DX_56_ERROR "nwell inside ULPpitchID and ouside cannot merge"
 VARIABLE DX_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DX_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DX_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DX_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE EA_01_ERROR "Edge-of-Active (EOA) PGD length must be a whole multiple of"
 VARIABLE EA_02_ERROR "Edge-of-Active (EOA) OGD length must be a whole multiple of"
 VARIABLE EA_39_ERROR "TM1 space to EOA boundary, PGD (min)"
 VARIABLE EA_40_ERROR "TM1 space to EOA boundary, maximum space"
 VARIABLE EA_44_ERROR "TM1 space to EOA boundary, OGD (min)"
 VARIABLE EA_45_ERROR "CE1/2 space to EOA boundary OGD (min)"
 VARIABLE EA_46_ERROR "CE1/2 space to EOA boundary PGD (min)"
 VARIABLE EA_91_ERROR "At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps)."
 VARIABLE EA_92_ERROR "The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0)."
 VARIABLE EDM_01_ERROR "EOA layer must be present at top level Cell"
 VARIABLE EDM_02_ERROR "Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells"
 VARIABLE EDM_03_ERROR "Maximum number of Fill cells per PGD die edge"
 VARIABLE EDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE EDM_05_ERROR "Maximum number of PGD fill cell that can be placed consecutively"
 VARIABLE EDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE EDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_09_ERROR "Every fifth staircase cell must be a diode staircase cell"
 VARIABLE EDM_10_ERROR "Min distance of I/O cell location away from die corner"
 VARIABLE EDM_11_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE EDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE EDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE EDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE EDW_01_ERROR "Corner Cell x"
 VARIABLE EDW_02_ERROR "Corner Cell y"
 VARIABLE EDW_03_ERROR "OGD Fill Cell x"
 VARIABLE EDW_04_ERROR "OGD Fill Cell y"
 VARIABLE EDW_05_ERROR "PGD Fill Cell x"
 VARIABLE EDW_06_ERROR "PGD Fill Cell y"
 VARIABLE EDW_07_ERROR "OGD IO Cell x"
 VARIABLE EDW_08_ERROR "OGD IO Cell y"
 VARIABLE EDW_09_ERROR "PGD IO Cell x"
 VARIABLE EDW_10_ERROR "PGD IO Cell y"
 VARIABLE EDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE EDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE EDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE EDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE EHV_01_ERROR "Polycon space to Diffcon"
 VARIABLE EHV_02_ERROR "VCN space to Diffcon (PGD)"
 VARIABLE EHV_04_ERROR "VCN space to polycon (PGD)"
 VARIABLE EHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE EHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE EHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE EHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE EHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE EHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE EHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE EHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE EHV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE EHV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE EHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE EHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE EHV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE EHV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE EHV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE EHV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE EHV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE EHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE EHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE ENW_14_ERROR "N-well space"
 VARIABLE ENW_21_ERROR "N+ active diffusion space to extra high voltage nwells"
 VARIABLE ENW_22_ERROR "P+ active diffusion enclosure by extra high voltage nwell"
 VARIABLE ER_01_ERROR "ESD N-well resistor width (min)"
 VARIABLE ER_03_ERROR "ESD N-well resistor space to ESD N-well or regular N-well (min)"
 VARIABLE ER_04_ERROR "ESD N-well enclosure of N+ diffusion inside"
 VARIABLE ER_05_ERROR "ESD N-well resistor space to N+ diffusion outside"
 VARIABLE ER_06_ERROR "ESD N-well resistor space to P+ diffusion outside"
 VARIABLE ER_07_ERROR "ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2"
 VARIABLE ER_08_ERROR "ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) "
 VARIABLE ER_09_ERROR "Poly-blocked ESD resistor length, ONLY ALLOWED value"
 VARIABLE ER_12_ERROR "Min blocked poly resistor width"
 VARIABLE FM_01_ERROR "Maximum area of floating MT0 with zero facing edge component  (sq um)"
 VARIABLE FM_02_ERROR "Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing"
 VARIABLE FM_03_ERROR "Maximum area of floating MT0 with non-zero facing edge component  (sq um)"
 VARIABLE FM_101_ERROR "Maximum area of floating MT10 with zero facing edge component  (sq um)"
 VARIABLE FM_102_ERROR "Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing"
 VARIABLE FM_103_ERROR "Maximum area of floating MT10 with non-zero facing edge component  (sq um)"
 VARIABLE FM_11_ERROR "Maximum area of floating MT1 with zero facing edge component  (sq um)"
 VARIABLE FM_111_ERROR "Maximum area of floating MT11 with zero facing edge component  (sq um)"
 VARIABLE FM_112_ERROR "Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing"
 VARIABLE FM_113_ERROR "Maximum area of floating MT11 with non-zero facing edge component  (sq um)"
 VARIABLE FM_12_ERROR "Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing"
 VARIABLE FM_13_ERROR "Maximum area of floating MT1 with non-zero facing edge component  (sq um)"
 VARIABLE FM_21_ERROR "Maximum area of floating MT2 with zero facing edge component  (sq um)"
 VARIABLE FM_22_ERROR "Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing"
 VARIABLE FM_23_ERROR "Maximum area of floating MT2 with non-zero facing edge component  (sq um)"
 VARIABLE FM_291_ERROR "Maximum floating metal area for MT4  MT0 network  (sq um)"
 VARIABLE FM_292_ERROR "Maximum floating metal area for MT5  MT0 network  (sq um)"
 VARIABLE FM_293_ERROR "Maximum floating metal area for MT6  MT0 network  (sq um)"
 VARIABLE FM_294_ERROR "Maximum floating metal area for MT7  MT0 network  (sq um)"
 VARIABLE FM_295_ERROR "Maximum floating metal area for MT8  MT0 network  (sq um)"
 VARIABLE FM_296_ERROR "Maximum floating metal area for MT9  MT0 network  (sq um)"
 VARIABLE FM_297_ERROR "Maximum floating metal area for MT10  MT0 network  (sq um)"
 VARIABLE FM_298_ERROR "Maximum floating metal area for MT11 - MT0 network  (sq um)"
 VARIABLE FM_31_ERROR "Maximum area of floating MT3 with zero facing edge component  (sq um)"
 VARIABLE FM_32_ERROR "Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing"
 VARIABLE FM_33_ERROR "Maximum area of floating MT3 with non-zero facing edge component  (sq um)"
 VARIABLE FM_41_ERROR "Maximum area of floating MT4 with zero facing edge component  (sq um)"
 VARIABLE FM_42_ERROR "Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing"
 VARIABLE FM_43_ERROR "Maximum area of floating MT4 with non-zero facing edge component  (sq um)"
 VARIABLE FM_51_ERROR "Maximum area of floating MT5 with zero facing edge component  (sq um)"
 VARIABLE FM_52_ERROR "Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing"
 VARIABLE FM_53_ERROR "Maximum area of floating MT5 with non-zero facing edge component  (sq um)"
 VARIABLE FM_61_ERROR "Maximum area of floating MT6 with zero facing edge component  (sq um)"
 VARIABLE FM_62_ERROR "Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing"
 VARIABLE FM_63_ERROR "Maximum area of floating MT6 with non-zero facing edge component  (sq um)"
 VARIABLE FM_71_ERROR "Maximum area of floating MT7 with zero facing edge component  (sq um)"
 VARIABLE FM_72_ERROR "Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing"
 VARIABLE FM_73_ERROR "Maximum area of floating MT7 with non-zero facing edge component  (sq um)"
 VARIABLE FM_81_ERROR "Maximum area of floating MT8 with zero facing edge component  (sq um)"
 VARIABLE FM_82_ERROR "Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing"
 VARIABLE FM_83_ERROR "Maximum area of floating MT8 with non-zero facing edge component  (sq um)"
 VARIABLE FM_91_ERROR "Maximum area of floating MT9 with zero facing edge component  (sq um)"
 VARIABLE FM_92_ERROR "Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing"
 VARIABLE FM_93_ERROR "Maximum area of floating MT9 with non-zero facing edge component  (sq um)"
 VARIABLE FM_B1_ERROR "Floating bumps are not allowed"
 VARIABLE FM_T1_ERROR "Maximum length of floating TM1"
 VARIABLE GD_01_ERROR "Minimum Global Exposed P-diffusion density (%)"
 VARIABLE GD_02_ERROR "Minimum Global Exposed N-diffusion density (%)"
 VARIABLE GD_100_ERROR "Minimum Global Metal 0 Layer density (%)"
 VARIABLE GD_101_ERROR "Minimum Global Metal 1 Layer density (%)"
 VARIABLE GD_102_ERROR "Minimum Global Metal 2 Layer density (%)"
 VARIABLE GD_103_ERROR "Minimum Global Metal 3 Layer density (%)"
 VARIABLE GD_104_ERROR "Minimum Global Metal 4 Layer density (%)"
 VARIABLE GD_105_ERROR "Minimum Global Metal 5 Layer density (%)"
 VARIABLE GD_106_ERROR "Minimum Global Metal 6 Layer density (%)"
 VARIABLE GD_107_ERROR "Minimum Global Metal 7 Layer density (%)"
 VARIABLE GD_108_ERROR "Minimum Global Metal 8 Layer density (%)"
 VARIABLE GD_109_ERROR "Minimum Global Metal 9 Layer density (%)"
 VARIABLE GD_110_ERROR "Minimum Global Metal 10 Layer density (%)"
 VARIABLE GD_111_ERROR "Minimum Global Metal 11 Layer density (%)"
 VARIABLE GD_120_ERROR "Minimum Global TM1 Layer density (%)"
 VARIABLE GD_121_ERROR "Minimum Global CE1 Layer density (%)"
 VARIABLE GD_122_ERROR "Minimum Global CE2 Layer density (%)"
 VARIABLE GD_123_ERROR "Minimum Global CE3 Layer density (%)"
 VARIABLE GD_200_ERROR "Max Global Metal 0 layer density (%)"
 VARIABLE GD_201_ERROR "Max Global Metal 1 layer density (%)"
 VARIABLE GD_202_ERROR "Max Global Metal 2 layer density (%)"
 VARIABLE GD_203_ERROR "Max Global Metal 3 layer density (%)"
 VARIABLE GD_204_ERROR "Max Global Metal 4 layer density (%)"
 VARIABLE GD_205_ERROR "Max Global Metal 5 layer density (%)"
 VARIABLE GD_206_ERROR "Max Global Metal 6 layer density (%)"
 VARIABLE GD_207_ERROR "Max Global Metal 7 layer density (%)"
 VARIABLE GD_208_ERROR "Max Global Metal 8 layer density (%)"
 VARIABLE GD_209_ERROR "Max Global Metal 9 layer density (%)"
 VARIABLE GD_21_ERROR "Maximum Global Exposed P-diffusion density (%)"
 VARIABLE GD_210_ERROR "Max Global Metal 10 layer density (%)"
 VARIABLE GD_211_ERROR "Max Global Metal 11 layer density (%)"
 VARIABLE GD_22_ERROR "Maximum Global Exposed N-diffusion density (%)"
 VARIABLE GD_51_ERROR "Min Global RDL density (%)"
 VARIABLE GD_52_ERROR "Max Global RDL density (%)"
 VARIABLE GR_01_ERROR "Min required TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_02_ERROR "Max allowed TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_03_ERROR "Min required TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_04_ERROR "Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_05_ERROR "Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04"
 VARIABLE HNW_14_ERROR "N-well space"
 VARIABLE HNW_21_ERROR "N+ active diffusion space to high voltage nwells"
 VARIABLE HNW_22_ERROR "P+ active diffusion enclosure by high voltage nwell"
 VARIABLE HV_01_ERROR "Polycon space to Diffcon"
 VARIABLE HV_02_ERROR "VCN space to Diffcon (PGD)"
 VARIABLE HV_04_ERROR "VCN space to polycon (PGD)"
 VARIABLE HV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE HV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE HV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE HV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE HV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE HV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE HV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE HV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE HV_22_ERROR "Via2-Via3 space (min)"
 VARIABLE HV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE HV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE HV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE HV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE HV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE HV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE HV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE HV_90_ERROR "Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets"
 VARIABLE IPB_00_ERROR "Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)"
 VARIABLE IPB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPDW_111_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPDW_191_ERROR "Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_193_ERROR "Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_201_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPDW_391_ERROR "Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_395_ERROR "Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)"
 VARIABLE IPDW_611_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPD_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_01_ERROR "Metal-0"
 VARIABLE IPD_02_ERROR "Metal-1"
 VARIABLE IPD_03_ERROR "Metal-2"
 VARIABLE IPD_04_ERROR "Metal-3"
 VARIABLE IPD_05_ERROR "Metal-4"
 VARIABLE IPD_06_ERROR "Metal-5"
 VARIABLE IPD_07_ERROR "Metal-6"
 VARIABLE IPD_08_ERROR "Metal-7"
 VARIABLE IPD_09_ERROR "Metal-8"
 VARIABLE IPD_10_ERROR "Metal-9"
 VARIABLE IPD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_101_ERROR "Metal-0"
 VARIABLE IPD_102_ERROR "Metal-1"
 VARIABLE IPD_103_ERROR "Metal-2"
 VARIABLE IPD_104_ERROR "Metal-3"
 VARIABLE IPD_105_ERROR "Metal-4"
 VARIABLE IPD_106_ERROR "Metal-5"
 VARIABLE IPD_107_ERROR "Metal-6"
 VARIABLE IPD_108_ERROR "Metal-7"
 VARIABLE IPD_109_ERROR "Metal-8"
 VARIABLE IPD_11_ERROR "Metal-10"
 VARIABLE IPD_110_ERROR "Metal-9"
 VARIABLE IPD_111_ERROR "Metal-10"
 VARIABLE IPD_112_ERROR "Metal-11"
 VARIABLE IPD_113_ERROR "TM1"
 VARIABLE IPD_12_ERROR "Metal-11"
 VARIABLE IPD_13_ERROR "TM1"
 VARIABLE IPD_200_ERROR "ViaCN"
 VARIABLE IPD_201_ERROR "Via0"
 VARIABLE IPD_202_ERROR "Via1 "
 VARIABLE IPD_203_ERROR "Via2 "
 VARIABLE IPD_204_ERROR "Via3 "
 VARIABLE IPD_205_ERROR "Via4 (non vcc nodes)"
 VARIABLE IPD_206_ERROR "Via5 (non vcc nodes)"
 VARIABLE IPD_207_ERROR "Via6 (non vcc nodes)"
 VARIABLE IPD_208_ERROR "Via7 (non vcc nodes)"
 VARIABLE IPD_209_ERROR "Via8 (non vcc nodes)"
 VARIABLE IPD_210_ERROR "Via9 (non vcc nodes)"
 VARIABLE IPD_211_ERROR "Via10 (non vcc nodes)"
 VARIABLE IPD_212_ERROR "Via11 (non vcc nodes)"
 VARIABLE IPD_300_ERROR "ViaCN"
 VARIABLE IPD_301_ERROR "Via0"
 VARIABLE IPD_302_ERROR "Via1 "
 VARIABLE IPD_303_ERROR "Via2 "
 VARIABLE IPD_304_ERROR "Via3 "
 VARIABLE IPD_305_ERROR "Via4 (non vcc nodes)"
 VARIABLE IPD_306_ERROR "Via5 (non vcc nodes)"
 VARIABLE IPD_307_ERROR "Via6 (non vcc nodes)"
 VARIABLE IPD_308_ERROR "Via7 (non vcc nodes)"
 VARIABLE IPD_309_ERROR "Via8 (non vcc nodes)"
 VARIABLE IPD_310_ERROR "Via9 (non vcc nodes)"
 VARIABLE IPD_311_ERROR "Via10 (non vcc nodes)"
 VARIABLE IPD_312_ERROR "Via11 (non vcc nodes)"
 VARIABLE IPD_405_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_406_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_407_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_408_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_409_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_410_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_411_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_412_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_505_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_506_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_507_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_508_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_509_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_510_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_511_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_512_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_601_ERROR "Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_602_ERROR "Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPG_00_ERROR "Limit Ratio of Metal or GCN+TCN area to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_01_ERROR "Limit Ratio of Metal or GCN+TCN area to uv1/uv2/nal N-transistors"
 VARIABLE IPG_02_ERROR "Limit Ratio of Metal or GCN+TCN area SRAM N-transistors"
 VARIABLE IPG_03_ERROR "Limit Ratio of Metal or GCN+TCN area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_04_ERROR "Limit Ratio of Metal or GCN+TCN area to uv1/uv2/nal inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_05_ERROR "Limit Ratio of Metal area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_100_ERROR "Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_101_ERROR "Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_200_ERROR "Max TM1/Z"
 VARIABLE IPG_300_ERROR "Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_301_ERROR "Limit Ratio of TV1 area to uv1/uv2/nal N-transistors"
 VARIABLE IPG_302_ERROR "Limit Ratio of TV1 area SRAM N-transistors"
 VARIABLE IPG_303_ERROR "Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_304_ERROR "Limit Ratio of TV1 area to uv1/uv2/nal inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_305_ERROR "Limit Ratio of TV1 area to nwell area  (um^2 /um^2)"
 VARIABLE IPG_400_ERROR "Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_401_ERROR "Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPN_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_01_ERROR "Metal-0"
 VARIABLE IPN_02_ERROR "Metal-1"
 VARIABLE IPN_03_ERROR "Metal-2"
 VARIABLE IPN_04_ERROR "Metal-3"
 VARIABLE IPN_05_ERROR "Metal-4"
 VARIABLE IPN_06_ERROR "Metal-5"
 VARIABLE IPN_07_ERROR "Metal-6"
 VARIABLE IPN_08_ERROR "Metal-7"
 VARIABLE IPN_09_ERROR "Metal-8"
 VARIABLE IPN_10_ERROR "Metal-9"
 VARIABLE IPN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_101_ERROR "Metal-0"
 VARIABLE IPN_102_ERROR "Metal-1"
 VARIABLE IPN_103_ERROR "Metal-2"
 VARIABLE IPN_104_ERROR "Metal-3"
 VARIABLE IPN_105_ERROR "Metal-4"
 VARIABLE IPN_106_ERROR "Metal-5"
 VARIABLE IPN_107_ERROR "Metal-6"
 VARIABLE IPN_108_ERROR "Metal-7"
 VARIABLE IPN_109_ERROR "Metal-8"
 VARIABLE IPN_11_ERROR "Metal-10"
 VARIABLE IPN_110_ERROR "Metal-9"
 VARIABLE IPN_111_ERROR "Metal-10"
 VARIABLE IPN_112_ERROR "Metal-11"
 VARIABLE IPN_113_ERROR "TM1"
 VARIABLE IPN_12_ERROR "Metal-11"
 VARIABLE IPN_13_ERROR "TM1"
 VARIABLE IPN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_201_ERROR "Metal-0"
 VARIABLE IPN_202_ERROR "Metal-1"
 VARIABLE IPN_203_ERROR "Metal-2"
 VARIABLE IPN_204_ERROR "Metal-3"
 VARIABLE IPN_205_ERROR "Metal-4"
 VARIABLE IPN_206_ERROR "Metal-5"
 VARIABLE IPN_207_ERROR "Metal-6"
 VARIABLE IPN_208_ERROR "Metal-7"
 VARIABLE IPN_209_ERROR "Metal-8"
 VARIABLE IPN_210_ERROR "Metal-9"
 VARIABLE IPN_211_ERROR "Metal-10"
 VARIABLE IPN_212_ERROR "Metal-11"
 VARIABLE IPN_213_ERROR "TM1"
 VARIABLE IPN_300_ERROR "ViaCN"
 VARIABLE IPN_301_ERROR "Via0"
 VARIABLE IPN_302_ERROR "Via1"
 VARIABLE IPN_303_ERROR "Via2"
 VARIABLE IPN_304_ERROR "Via3"
 VARIABLE IPN_305_ERROR "Via4"
 VARIABLE IPN_306_ERROR "Via5"
 VARIABLE IPN_307_ERROR "Via6"
 VARIABLE IPN_308_ERROR "Via7"
 VARIABLE IPN_309_ERROR "Via8"
 VARIABLE IPN_310_ERROR "Via9"
 VARIABLE IPN_311_ERROR "Via10"
 VARIABLE IPN_312_ERROR "Via11"
 VARIABLE IPN_400_ERROR "ViaCN"
 VARIABLE IPN_401_ERROR "Via0"
 VARIABLE IPN_402_ERROR "Via1"
 VARIABLE IPN_403_ERROR "Via2"
 VARIABLE IPN_404_ERROR "Via3"
 VARIABLE IPN_405_ERROR "Via4"
 VARIABLE IPN_406_ERROR "Via5"
 VARIABLE IPN_407_ERROR "Via6"
 VARIABLE IPN_408_ERROR "Via7"
 VARIABLE IPN_409_ERROR "Via8"
 VARIABLE IPN_410_ERROR "Via9"
 VARIABLE IPN_411_ERROR "Via10"
 VARIABLE IPN_412_ERROR "Via11"
 VARIABLE IPTB_00_ERROR "Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)"
 VARIABLE IPTB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPTD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTD_101_ERROR "Metal-0"
 VARIABLE IPTD_102_ERROR "Metal-1"
 VARIABLE IPTD_103_ERROR "Metal-2"
 VARIABLE IPTD_104_ERROR "Metal-3"
 VARIABLE IPTD_105_ERROR "Metal-4"
 VARIABLE IPTD_106_ERROR "Metal-5"
 VARIABLE IPTD_107_ERROR "Metal-6"
 VARIABLE IPTD_108_ERROR "Metal-7"
 VARIABLE IPTD_109_ERROR "Metal-8"
 VARIABLE IPTD_110_ERROR "Metal-9"
 VARIABLE IPTD_111_ERROR "Metal-10"
 VARIABLE IPTD_113_ERROR "TM1"
 VARIABLE IPTD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPTG_00_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTG_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_101_ERROR "Metal-0"
 VARIABLE IPTG_102_ERROR "Metal-1"
 VARIABLE IPTG_103_ERROR "Metal-2"
 VARIABLE IPTG_104_ERROR "Metal-3"
 VARIABLE IPTG_105_ERROR "Metal-4"
 VARIABLE IPTG_106_ERROR "Metal-5"
 VARIABLE IPTG_107_ERROR "Metal-6"
 VARIABLE IPTG_108_ERROR "Metal-7"
 VARIABLE IPTG_109_ERROR "Metal-8"
 VARIABLE IPTG_110_ERROR "Metal-9"
 VARIABLE IPTG_111_ERROR "Metal-10"
 VARIABLE IPTG_113_ERROR "TM1"
 VARIABLE IPTG_600_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_601_ERROR "Metal-0"
 VARIABLE IPTG_602_ERROR "Metal-1"
 VARIABLE IPTG_603_ERROR "Metal-2"
 VARIABLE IPTG_604_ERROR "Metal-3"
 VARIABLE IPTG_605_ERROR "Metal-4"
 VARIABLE IPTG_606_ERROR "Metal-5"
 VARIABLE IPTG_607_ERROR "Metal-6"
 VARIABLE IPTG_608_ERROR "Metal-7"
 VARIABLE IPTG_609_ERROR "Metal-8"
 VARIABLE IPTG_610_ERROR "Metal-9"
 VARIABLE IPTG_611_ERROR "Metal-10"
 VARIABLE IPTG_613_ERROR "TM1"
 VARIABLE IPTG_700_ERROR "Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_101_ERROR "Metal-0"
 VARIABLE IPTN_102_ERROR "Metal-1"
 VARIABLE IPTN_103_ERROR "Metal-2"
 VARIABLE IPTN_104_ERROR "Metal-3"
 VARIABLE IPTN_105_ERROR "Metal-4"
 VARIABLE IPTN_106_ERROR "Metal-5"
 VARIABLE IPTN_107_ERROR "Metal-6"
 VARIABLE IPTN_108_ERROR "Metal-7"
 VARIABLE IPTN_109_ERROR "Metal-8"
 VARIABLE IPTN_110_ERROR "Metal-9"
 VARIABLE IPTN_111_ERROR "Metal-10"
 VARIABLE IPTN_113_ERROR "TM1"
 VARIABLE IPTN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_201_ERROR "Metal-0"
 VARIABLE IPTN_202_ERROR "Metal-1"
 VARIABLE IPTN_203_ERROR "Metal-2"
 VARIABLE IPTN_204_ERROR "Metal-3"
 VARIABLE IPTN_205_ERROR "Metal-4"
 VARIABLE IPTN_206_ERROR "Metal-5"
 VARIABLE IPTN_207_ERROR "Metal-6"
 VARIABLE IPTN_208_ERROR "Metal-7"
 VARIABLE IPTN_209_ERROR "Metal-8"
 VARIABLE IPTN_210_ERROR "Metal-9"
 VARIABLE IPTN_211_ERROR "Metal-10"
 VARIABLE IPTN_213_ERROR "TM1"
 VARIABLE IPT_01_ERROR "Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)"
 VARIABLE IPT_02_ERROR "Max ratio of GCN area to TG n-gate area  (um^2 / um^2)"
 VARIABLE IPT_03_ERROR "Max ratio of GCN area to TG p-gate area  (um^2 / um^2)"
 VARIABLE IP_01_ERROR "Max ratio of field poly area to active gate poly area  (um^2 / um^2)"
 VARIABLE IP_02_ERROR "Max ratio of GCN area to n-gate area  (um^2 / um^2)"
 VARIABLE IP_03_ERROR "Max ratio of GCN area to p-gate area  (um^2 / um^2)"
 VARIABLE J_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE J_02_ERROR "N+ S/D block space (post generation)"
 VARIABLE J_03_ERROR "N+ S/D block space to active n+ diff (OGD)"
 VARIABLE J_04_ERROR "N+ S/D block space to n+ well tap diff (OGD)"
 VARIABLE J_05_ERROR "N+ S/D block encl of active p+ diff (OGD)"
 VARIABLE J_06_ERROR "N+ S/D block encl of p+ substrate tap diff (OGD)"
 VARIABLE J_07_ERROR "n-well enclosure of N+ s/d block"
 VARIABLE J_08_ERROR "Min generated nsd/ntp block area (in sq u. area)"
 VARIABLE J_09_ERROR "Min generated nsd/ntp hole area (in sq u. area)"
 VARIABLE J_10_ERROR "n-well enclosure of N-tip block"
 VARIABLE J_11_ERROR "N-tip block space to active n-diffusion edge"
 VARIABLE J_12_ERROR "N-tip block encl of active p-diffusion edge"
 VARIABLE J_13_ERROR "Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE J_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE J_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE J_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE J_21_ERROR "N-tip block width"
 VARIABLE J_22_ERROR "N-tip block space"
 VARIABLE J_23_ERROR "N+ S/D block space to active n+ diff (PGD)"
 VARIABLE J_24_ERROR "N-tip block pitch"
 VARIABLE J_25_ERROR "N+ S/D block encl of active p+ diff (PGD)"
 VARIABLE J_41_ERROR "N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges"
 VARIABLE J_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE J_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE J_44_ERROR "N+ S/D block space to n+ well tap diff (PGD)"
 VARIABLE J_46_ERROR "N+ S/D block encl of p+ substrate tap diff (PGD)"
 VARIABLE J_81_ERROR "Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)"
 VARIABLE J_82_ERROR "Oversize value for the J_81 check"
 VARIABLE K_01_ERROR "P+ S/D block width"
 VARIABLE K_02_ERROR "P+ S/D block space"
 VARIABLE K_03_ERROR "P+ S/D block space to active p+ diff (OGD)"
 VARIABLE K_04_ERROR "P+ S/D block space to p+ sub tap diff (OGD)"
 VARIABLE K_05_ERROR "P+ S/D block encl of active n+ diff (OGD)"
 VARIABLE K_06_ERROR "P+ S/D block encl of n+ well tap diff (OGD)"
 VARIABLE K_07_ERROR "P+ S/D block space to n-well edge"
 VARIABLE K_08_ERROR "Min generated psd/ptp block area (in sq u. area)"
 VARIABLE K_09_ERROR "Min generated psd/ptp hole area (in sq u. area)"
 VARIABLE K_10_ERROR "P-tip block space to n-well edge"
 VARIABLE K_11_ERROR "P-tip block space to active p-diffusion edge"
 VARIABLE K_12_ERROR "P-tip block encl of active n-diffusion edge"
 VARIABLE K_13_ERROR "Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE K_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE K_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE K_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE K_21_ERROR "P-tip block width"
 VARIABLE K_22_ERROR "P-tip block space"
 VARIABLE K_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE K_24_ERROR "P-tip block pitch"
 VARIABLE K_25_ERROR "P+ S/D block encl of active n+ diff (PGD)"
 VARIABLE K_41_ERROR "P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges"
 VARIABLE K_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE K_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE K_44_ERROR "P+ S/D block space to p+ sub tap diff (PGD)"
 VARIABLE K_46_ERROR "P+ S/D block encl of n+ well tap diff (PGD)"
 VARIABLE K_81_ERROR "Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)"
 VARIABLE K_82_ERROR "Oversize value for the K_81 check"
 VARIABLE LDIP_101_ERROR "Poly upsize for LDI_01/02"
 VARIABLE LDIW_01_ERROR "Window for LDI_01"
  VARIABLE LDIW_01_X LDIW_01 // Window for LDI_01 for x
  VARIABLE LDIW_01_Y LDIW_01 // Window for LDI_01 for y
  VARIABLE LDIW_01_X_STEP LDIW_01 // Window for LDI_01 for x-step
  VARIABLE LDIW_01_Y_STEP LDIW_01 // Window for LDI_01 for y-step
 VARIABLE LDIW_02_ERROR "Window for LDI_02"
  VARIABLE LDIW_02_X LDIW_02 // Window for LDI_02 for x
  VARIABLE LDIW_02_Y LDIW_02 // Window for LDI_02 for y
  VARIABLE LDIW_02_X_STEP LDIW_02 // Window for LDI_02 for x-step
  VARIABLE LDIW_02_Y_STEP LDIW_02 // Window for LDI_02 for y-step
 VARIABLE LDIW_120_ERROR "Window for LDI_120"
  VARIABLE LDIW_120_X LDIW_120 // Window for LDI_120 for x
  VARIABLE LDIW_120_Y LDIW_120 // Window for LDI_120 for y
  VARIABLE LDIW_120_X_STEP LDIW_120 // Window for LDI_120 for x-step
  VARIABLE LDIW_120_Y_STEP LDIW_120 // Window for LDI_120 for y-step
 VARIABLE LDIW_220_ERROR "Window for LDI_220"
  VARIABLE LDIW_220_X LDIW_220 // Window for LDI_220 for x
  VARIABLE LDIW_220_Y LDIW_220 // Window for LDI_220 for y
  VARIABLE LDIW_220_X_STEP LDIW_220 // Window for LDI_220 for x-step
  VARIABLE LDIW_220_Y_STEP LDIW_220 // Window for LDI_220 for y-step
 VARIABLE LDIW_500_ERROR "Window for LDI_500"
  VARIABLE LDIW_500_X LDIW_500 // Window for LDI_500 for x
  VARIABLE LDIW_500_Y LDIW_500 // Window for LDI_500 for y
  VARIABLE LDIW_500_X_STEP LDIW_500 // Window for LDI_500 for x-step
  VARIABLE LDIW_500_Y_STEP LDIW_500 // Window for LDI_500 for y-step
 VARIABLE LDIW_501_ERROR "Window for LDI_501"
  VARIABLE LDIW_501_X LDIW_501 // Window for LDI_501 for x
  VARIABLE LDIW_501_Y LDIW_501 // Window for LDI_501 for y
  VARIABLE LDIW_501_X_STEP LDIW_501 // Window for LDI_501 for x-step
  VARIABLE LDIW_501_Y_STEP LDIW_501 // Window for LDI_501 for y-step
 VARIABLE LDIW_502_ERROR "Window for LDI_502"
  VARIABLE LDIW_502_X LDIW_502 // Window for LDI_502 for x
  VARIABLE LDIW_502_Y LDIW_502 // Window for LDI_502 for y
  VARIABLE LDIW_502_X_STEP LDIW_502 // Window for LDI_502 for x-step
  VARIABLE LDIW_502_Y_STEP LDIW_502 // Window for LDI_502 for y-step
 VARIABLE LDIW_503_ERROR "Window for LDI_503"
  VARIABLE LDIW_503_X LDIW_503 // Window for LDI_503 for x
  VARIABLE LDIW_503_Y LDIW_503 // Window for LDI_503 for y
  VARIABLE LDIW_503_X_STEP LDIW_503 // Window for LDI_503 for x-step
  VARIABLE LDIW_503_Y_STEP LDIW_503 // Window for LDI_503 for y-step
 VARIABLE LDIW_504_ERROR "Window for LDI_504"
  VARIABLE LDIW_504_X LDIW_504 // Window for LDI_504 for x
  VARIABLE LDIW_504_Y LDIW_504 // Window for LDI_504 for y
  VARIABLE LDIW_504_X_STEP LDIW_504 // Window for LDI_504 for x-step
  VARIABLE LDIW_504_Y_STEP LDIW_504 // Window for LDI_504 for y-step
 VARIABLE LDIW_505_ERROR "Window for LDI_505"
  VARIABLE LDIW_505_X LDIW_505 // Window for LDI_505 for x
  VARIABLE LDIW_505_Y LDIW_505 // Window for LDI_505 for y
  VARIABLE LDIW_505_X_STEP LDIW_505 // Window for LDI_505 for x-step
  VARIABLE LDIW_505_Y_STEP LDIW_505 // Window for LDI_505 for y-step
 VARIABLE LDIW_506_ERROR "Window for LDI_506"
  VARIABLE LDIW_506_X LDIW_506 // Window for LDI_506 for x
  VARIABLE LDIW_506_Y LDIW_506 // Window for LDI_506 for y
  VARIABLE LDIW_506_X_STEP LDIW_506 // Window for LDI_506 for x-step
  VARIABLE LDIW_506_Y_STEP LDIW_506 // Window for LDI_506 for y-step
 VARIABLE LDI_01_ERROR "Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_120_ERROR "Min required intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_220_ERROR "Max allowed intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_500_ERROR "Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. "
 VARIABLE LDI_501_ERROR "Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. "
 VARIABLE LDI_502_ERROR "Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. "
 VARIABLE LDI_503_ERROR "Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. "
 VARIABLE LDI_504_ERROR "Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. "
 VARIABLE LDI_505_ERROR "Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 70um x 70um window size. "
 VARIABLE LDI_506_ERROR "Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. "
 VARIABLE LDP_101_ERROR "Poly upsize for LD_131/132/231/232"
 VARIABLE LDP_102_ERROR "Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region"
 VARIABLE LDT_101_ERROR "TCN upsize for LDB_135/136/235/236"
 VARIABLE LDW_100_ERROR "Window for LD_100"
  VARIABLE LDW_100_X LDW_100 // Window for LD_100 for x
  VARIABLE LDW_100_Y LDW_100 // Window for LD_100 for y
  VARIABLE LDW_100_X_STEP LDW_100 // Window for LD_100 for x-step
  VARIABLE LDW_100_Y_STEP LDW_100 // Window for LD_100 for y-step
 VARIABLE LDW_101_ERROR "Window for LD_101"
  VARIABLE LDW_101_X LDW_101 // Window for LD_101 for x
  VARIABLE LDW_101_Y LDW_101 // Window for LD_101 for y
  VARIABLE LDW_101_X_STEP LDW_101 // Window for LD_101 for x-step
  VARIABLE LDW_101_Y_STEP LDW_101 // Window for LD_101 for y-step
 VARIABLE LDW_102_ERROR "Window for LD_102"
  VARIABLE LDW_102_X LDW_102 // Window for LD_102 for x
  VARIABLE LDW_102_Y LDW_102 // Window for LD_102 for y
  VARIABLE LDW_102_X_STEP LDW_102 // Window for LD_102 for x-step
  VARIABLE LDW_102_Y_STEP LDW_102 // Window for LD_102 for y-step
 VARIABLE LDW_103_ERROR "Window for LD_103"
  VARIABLE LDW_103_X LDW_103 // Window for LD_103 for x
  VARIABLE LDW_103_Y LDW_103 // Window for LD_103 for y
  VARIABLE LDW_103_X_STEP LDW_103 // Window for LD_103 for x-step
  VARIABLE LDW_103_Y_STEP LDW_103 // Window for LD_103 for y-step
 VARIABLE LDW_104_ERROR "Window for LD_104"
  VARIABLE LDW_104_X LDW_104 // Window for LD_104 for x
  VARIABLE LDW_104_Y LDW_104 // Window for LD_104 for y
  VARIABLE LDW_104_X_STEP LDW_104 // Window for LD_104 for x-step
  VARIABLE LDW_104_Y_STEP LDW_104 // Window for LD_104 for y-step
 VARIABLE LDW_105_ERROR "Window for LD_105"
  VARIABLE LDW_105_X LDW_105 // Window for LD_105 for x
  VARIABLE LDW_105_Y LDW_105 // Window for LD_105 for y
  VARIABLE LDW_105_X_STEP LDW_105 // Window for LD_105 for x-step
  VARIABLE LDW_105_Y_STEP LDW_105 // Window for LD_105 for y-step
 VARIABLE LDW_106_ERROR "Window for LD_106"
  VARIABLE LDW_106_X LDW_106 // Window for LD_106 for x
  VARIABLE LDW_106_Y LDW_106 // Window for LD_106 for y
  VARIABLE LDW_106_X_STEP LDW_106 // Window for LD_106 for x-step
  VARIABLE LDW_106_Y_STEP LDW_106 // Window for LD_106 for y-step
 VARIABLE LDW_107_ERROR "Window for LD_107"
  VARIABLE LDW_107_X LDW_107 // Window for LD_107 for x
  VARIABLE LDW_107_Y LDW_107 // Window for LD_107 for y
  VARIABLE LDW_107_X_STEP LDW_107 // Window for LD_107 for x-step
  VARIABLE LDW_107_Y_STEP LDW_107 // Window for LD_107 for y-step
 VARIABLE LDW_108_ERROR "Window for LD_108"
  VARIABLE LDW_108_X LDW_108 // Window for LD_108 for x
  VARIABLE LDW_108_Y LDW_108 // Window for LD_108 for y
  VARIABLE LDW_108_X_STEP LDW_108 // Window for LD_108 for x-step
  VARIABLE LDW_108_Y_STEP LDW_108 // Window for LD_108 for y-step
 VARIABLE LDW_109_ERROR "Window for LD_109"
  VARIABLE LDW_109_X LDW_109 // Window for LD_109 for x
  VARIABLE LDW_109_Y LDW_109 // Window for LD_109 for y
  VARIABLE LDW_109_X_STEP LDW_109 // Window for LD_109 for x-step
  VARIABLE LDW_109_Y_STEP LDW_109 // Window for LD_109 for y-step
 VARIABLE LDW_110_ERROR "Window for LD_110"
  VARIABLE LDW_110_X LDW_110 // Window for LD_110 for x
  VARIABLE LDW_110_Y LDW_110 // Window for LD_110 for y
  VARIABLE LDW_110_X_STEP LDW_110 // Window for LD_110 for x-step
  VARIABLE LDW_110_Y_STEP LDW_110 // Window for LD_110 for y-step
 VARIABLE LDW_111_ERROR "Window for LD_111"
  VARIABLE LDW_111_X LDW_111 // Window for LD_111 for x
  VARIABLE LDW_111_Y LDW_111 // Window for LD_111 for y
  VARIABLE LDW_111_X_STEP LDW_111 // Window for LD_111 for x-step
  VARIABLE LDW_111_Y_STEP LDW_111 // Window for LD_111 for y-step
 VARIABLE LDW_120_ERROR "Window for LD_120"
  VARIABLE LDW_120_X LDW_120 // Window for LD_120 for x
  VARIABLE LDW_120_Y LDW_120 // Window for LD_120 for y
  VARIABLE LDW_120_X_STEP LDW_120 // Window for LD_120 for x-step
  VARIABLE LDW_120_Y_STEP LDW_120 // Window for LD_120 for y-step
 VARIABLE LDW_121_ERROR "Window for LD_121"
  VARIABLE LDW_121_X LDW_121 // Window for LD_121 for x
  VARIABLE LDW_121_Y LDW_121 // Window for LD_121 for y
  VARIABLE LDW_121_X_STEP LDW_121 // Window for LD_121 for x-step
  VARIABLE LDW_121_Y_STEP LDW_121 // Window for LD_121 for y-step
 VARIABLE LDW_122_ERROR "Window for LD_122"
  VARIABLE LDW_122_X LDW_122 // Window for LD_122 for x
  VARIABLE LDW_122_Y LDW_122 // Window for LD_122 for y
  VARIABLE LDW_122_X_STEP LDW_122 // Window for LD_122 for x-step
  VARIABLE LDW_122_Y_STEP LDW_122 // Window for LD_122 for y-step
 VARIABLE LDW_123_ERROR "Window for LD_123"
  VARIABLE LDW_123_X LDW_123 // Window for LD_123 for x
  VARIABLE LDW_123_Y LDW_123 // Window for LD_123 for y
  VARIABLE LDW_123_X_STEP LDW_123 // Window for LD_123 for x-step
  VARIABLE LDW_123_Y_STEP LDW_123 // Window for LD_123 for y-step
 VARIABLE LDW_131_ERROR "Window for LD_131"
  VARIABLE LDW_131_X LDW_131 // Window for LD_131 for x
  VARIABLE LDW_131_Y LDW_131 // Window for LD_131 for y
  VARIABLE LDW_131_X_STEP LDW_131 // Window for LD_131 for x-step
  VARIABLE LDW_131_Y_STEP LDW_131 // Window for LD_131 for y-step
 VARIABLE LDW_132_ERROR "Window for LD_132"
  VARIABLE LDW_132_X LDW_132 // Window for LD_132 for x
  VARIABLE LDW_132_Y LDW_132 // Window for LD_132 for y
  VARIABLE LDW_132_X_STEP LDW_132 // Window for LD_132 for x-step
  VARIABLE LDW_132_Y_STEP LDW_132 // Window for LD_132 for y-step
 VARIABLE LDW_133_ERROR "Window for LD_133"
  VARIABLE LDW_133_X LDW_133 // Window for LD_133 for x
  VARIABLE LDW_133_Y LDW_133 // Window for LD_133 for y
  VARIABLE LDW_133_X_STEP LDW_133 // Window for LD_133 for x-step
  VARIABLE LDW_133_Y_STEP LDW_133 // Window for LD_133 for y-step
 VARIABLE LDW_134_ERROR "Window for LD_134"
  VARIABLE LDW_134_X LDW_134 // Window for LD_134 for x
  VARIABLE LDW_134_Y LDW_134 // Window for LD_134 for y
  VARIABLE LDW_134_X_STEP LDW_134 // Window for LD_134 for x-step
  VARIABLE LDW_134_Y_STEP LDW_134 // Window for LD_134 for y-step
 VARIABLE LDW_135_ERROR "Window for LD_135"
  VARIABLE LDW_135_X LDW_135 // Window for LD_135 for x
  VARIABLE LDW_135_Y LDW_135 // Window for LD_135 for y
  VARIABLE LDW_135_X_STEP LDW_135 // Window for LD_135 for x-step
  VARIABLE LDW_135_Y_STEP LDW_135 // Window for LD_135 for y-step
 VARIABLE LDW_136_ERROR "Window for LD_136"
  VARIABLE LDW_136_X LDW_136 // Window for LD_136 for x
  VARIABLE LDW_136_Y LDW_136 // Window for LD_136 for y
  VARIABLE LDW_136_X_STEP LDW_136 // Window for LD_136 for x-step
  VARIABLE LDW_136_Y_STEP LDW_136 // Window for LD_136 for y-step
 VARIABLE LDW_200_ERROR "Window for LD_200"
  VARIABLE LDW_200_X LDW_200 // Window for LD_200 for x
  VARIABLE LDW_200_Y LDW_200 // Window for LD_200 for y
  VARIABLE LDW_200_X_STEP LDW_200 // Window for LD_200 for x-step
  VARIABLE LDW_200_Y_STEP LDW_200 // Window for LD_200 for y-step
 VARIABLE LDW_201_ERROR "Window for LD_201"
  VARIABLE LDW_201_X LDW_201 // Window for LD_201 for x
  VARIABLE LDW_201_Y LDW_201 // Window for LD_201 for y
  VARIABLE LDW_201_X_STEP LDW_201 // Window for LD_201 for x-step
  VARIABLE LDW_201_Y_STEP LDW_201 // Window for LD_201 for y-step
 VARIABLE LDW_202_ERROR "Window for LD_202"
  VARIABLE LDW_202_X LDW_202 // Window for LD_202 for x
  VARIABLE LDW_202_Y LDW_202 // Window for LD_202 for y
  VARIABLE LDW_202_X_STEP LDW_202 // Window for LD_202 for x-step
  VARIABLE LDW_202_Y_STEP LDW_202 // Window for LD_202 for y-step
 VARIABLE LDW_203_ERROR "Window for LD_203"
  VARIABLE LDW_203_X LDW_203 // Window for LD_203 for x
  VARIABLE LDW_203_Y LDW_203 // Window for LD_203 for y
  VARIABLE LDW_203_X_STEP LDW_203 // Window for LD_203 for x-step
  VARIABLE LDW_203_Y_STEP LDW_203 // Window for LD_203 for y-step
 VARIABLE LDW_204_ERROR "Window for LD_204"
  VARIABLE LDW_204_X LDW_204 // Window for LD_204 for x
  VARIABLE LDW_204_Y LDW_204 // Window for LD_204 for y
  VARIABLE LDW_204_X_STEP LDW_204 // Window for LD_204 for x-step
  VARIABLE LDW_204_Y_STEP LDW_204 // Window for LD_204 for y-step
 VARIABLE LDW_205_ERROR "Window for LD_205"
  VARIABLE LDW_205_X LDW_205 // Window for LD_205 for x
  VARIABLE LDW_205_Y LDW_205 // Window for LD_205 for y
  VARIABLE LDW_205_X_STEP LDW_205 // Window for LD_205 for x-step
  VARIABLE LDW_205_Y_STEP LDW_205 // Window for LD_205 for y-step
 VARIABLE LDW_206_ERROR "Window for LD_206"
  VARIABLE LDW_206_X LDW_206 // Window for LD_206 for x
  VARIABLE LDW_206_Y LDW_206 // Window for LD_206 for y
  VARIABLE LDW_206_X_STEP LDW_206 // Window for LD_206 for x-step
  VARIABLE LDW_206_Y_STEP LDW_206 // Window for LD_206 for y-step
 VARIABLE LDW_207_ERROR "Window for LD_207"
  VARIABLE LDW_207_X LDW_207 // Window for LD_207 for x
  VARIABLE LDW_207_Y LDW_207 // Window for LD_207 for y
  VARIABLE LDW_207_X_STEP LDW_207 // Window for LD_207 for x-step
  VARIABLE LDW_207_Y_STEP LDW_207 // Window for LD_207 for y-step
 VARIABLE LDW_208_ERROR "Window for LD_208"
  VARIABLE LDW_208_X LDW_208 // Window for LD_208 for x
  VARIABLE LDW_208_Y LDW_208 // Window for LD_208 for y
  VARIABLE LDW_208_X_STEP LDW_208 // Window for LD_208 for x-step
  VARIABLE LDW_208_Y_STEP LDW_208 // Window for LD_208 for y-step
 VARIABLE LDW_209_ERROR "Window for LD_209"
  VARIABLE LDW_209_X LDW_209 // Window for LD_209 for x
  VARIABLE LDW_209_Y LDW_209 // Window for LD_209 for y
  VARIABLE LDW_209_X_STEP LDW_209 // Window for LD_209 for x-step
  VARIABLE LDW_209_Y_STEP LDW_209 // Window for LD_209 for y-step
 VARIABLE LDW_210_ERROR "Window for LD_210"
  VARIABLE LDW_210_X LDW_210 // Window for LD_210 for x
  VARIABLE LDW_210_Y LDW_210 // Window for LD_210 for y
  VARIABLE LDW_210_X_STEP LDW_210 // Window for LD_210 for x-step
  VARIABLE LDW_210_Y_STEP LDW_210 // Window for LD_210 for y-step
 VARIABLE LDW_211_ERROR "Window for LD_211"
  VARIABLE LDW_211_X LDW_211 // Window for LD_211 for x
  VARIABLE LDW_211_Y LDW_211 // Window for LD_211 for y
  VARIABLE LDW_211_X_STEP LDW_211 // Window for LD_211 for x-step
  VARIABLE LDW_211_Y_STEP LDW_211 // Window for LD_211 for y-step
 VARIABLE LDW_220_ERROR "Window for LD_220"
  VARIABLE LDW_220_X LDW_220 // Window for LD_220 for x
  VARIABLE LDW_220_Y LDW_220 // Window for LD_220 for y
  VARIABLE LDW_220_X_STEP LDW_220 // Window for LD_220 for x-step
  VARIABLE LDW_220_Y_STEP LDW_220 // Window for LD_220 for y-step
 VARIABLE LDW_231_ERROR "Window for LD_231"
  VARIABLE LDW_231_X LDW_231 // Window for LD_231 for x
  VARIABLE LDW_231_Y LDW_231 // Window for LD_231 for y
  VARIABLE LDW_231_X_STEP LDW_231 // Window for LD_231 for x-step
  VARIABLE LDW_231_Y_STEP LDW_231 // Window for LD_231 for y-step
 VARIABLE LDW_232_ERROR "Window for LD_232"
  VARIABLE LDW_232_X LDW_232 // Window for LD_232 for x
  VARIABLE LDW_232_Y LDW_232 // Window for LD_232 for y
  VARIABLE LDW_232_X_STEP LDW_232 // Window for LD_232 for x-step
  VARIABLE LDW_232_Y_STEP LDW_232 // Window for LD_232 for y-step
 VARIABLE LDW_233_ERROR "Window for LD_233"
  VARIABLE LDW_233_X LDW_233 // Window for LD_233 for x
  VARIABLE LDW_233_Y LDW_233 // Window for LD_233 for y
  VARIABLE LDW_233_X_STEP LDW_233 // Window for LD_233 for x-step
  VARIABLE LDW_233_Y_STEP LDW_233 // Window for LD_233 for y-step
 VARIABLE LDW_234_ERROR "Window for LD_234"
  VARIABLE LDW_234_X LDW_234 // Window for LD_234 for x
  VARIABLE LDW_234_Y LDW_234 // Window for LD_234 for y
  VARIABLE LDW_234_X_STEP LDW_234 // Window for LD_234 for x-step
  VARIABLE LDW_234_Y_STEP LDW_234 // Window for LD_234 for y-step
 VARIABLE LDW_235_ERROR "Window for LD_235"
  VARIABLE LDW_235_X LDW_235 // Window for LD_235 for x
  VARIABLE LDW_235_Y LDW_235 // Window for LD_235 for y
  VARIABLE LDW_235_X_STEP LDW_235 // Window for LD_235 for x-step
  VARIABLE LDW_235_Y_STEP LDW_235 // Window for LD_235 for y-step
 VARIABLE LDW_236_ERROR "Window for LD_236"
  VARIABLE LDW_236_X LDW_236 // Window for LD_236 for x
  VARIABLE LDW_236_Y LDW_236 // Window for LD_236 for y
  VARIABLE LDW_236_X_STEP LDW_236 // Window for LD_236 for x-step
  VARIABLE LDW_236_Y_STEP LDW_236 // Window for LD_236 for y-step
 VARIABLE LDW_500_ERROR "Window for LD_500"
  VARIABLE LDW_500_X LDW_500 // Window for LD_500 for x
  VARIABLE LDW_500_Y LDW_500 // Window for LD_500 for y
  VARIABLE LDW_500_X_STEP LDW_500 // Window for LD_500 for x-step
  VARIABLE LDW_500_Y_STEP LDW_500 // Window for LD_500 for y-step
 VARIABLE LDW_501_ERROR "Window for LD_501"
  VARIABLE LDW_501_X LDW_501 // Window for LD_501 for x
  VARIABLE LDW_501_Y LDW_501 // Window for LD_501 for y
  VARIABLE LDW_501_X_STEP LDW_501 // Window for LD_501 for x-step
  VARIABLE LDW_501_Y_STEP LDW_501 // Window for LD_501 for y-step
 VARIABLE LDW_502_ERROR "Window for LD_502"
  VARIABLE LDW_502_X LDW_502 // Window for LD_502 for x
  VARIABLE LDW_502_Y LDW_502 // Window for LD_502 for y
  VARIABLE LDW_502_X_STEP LDW_502 // Window for LD_502 for x-step
  VARIABLE LDW_502_Y_STEP LDW_502 // Window for LD_502 for y-step
 VARIABLE LDW_503_ERROR "Window for LD_503"
  VARIABLE LDW_503_X LDW_503 // Window for LD_503 for x
  VARIABLE LDW_503_Y LDW_503 // Window for LD_503 for y
  VARIABLE LDW_503_X_STEP LDW_503 // Window for LD_503 for x-step
  VARIABLE LDW_503_Y_STEP LDW_503 // Window for LD_503 for y-step
 VARIABLE LDW_504_ERROR "Window for LD_504"
  VARIABLE LDW_504_X LDW_504 // Window for LD_504 for x
  VARIABLE LDW_504_Y LDW_504 // Window for LD_504 for y
  VARIABLE LDW_504_X_STEP LDW_504 // Window for LD_504 for x-step
  VARIABLE LDW_504_Y_STEP LDW_504 // Window for LD_504 for y-step
 VARIABLE LDW_505_ERROR "Window for LD_505"
  VARIABLE LDW_505_X LDW_505 // Window for LD_505 for x
  VARIABLE LDW_505_Y LDW_505 // Window for LD_505 for y
  VARIABLE LDW_505_X_STEP LDW_505 // Window for LD_505 for x-step
  VARIABLE LDW_505_Y_STEP LDW_505 // Window for LD_505 for y-step
 VARIABLE LDW_506_ERROR "Window for LD_506"
  VARIABLE LDW_506_X LDW_506 // Window for LD_506 for x
  VARIABLE LDW_506_Y LDW_506 // Window for LD_506 for y
  VARIABLE LDW_506_X_STEP LDW_506 // Window for LD_506 for x-step
  VARIABLE LDW_506_Y_STEP LDW_506 // Window for LD_506 for y-step
 VARIABLE LDW_507_ERROR "Window for LD_507"
  VARIABLE LDW_507_X LDW_507 // Window for LD_507 for x
  VARIABLE LDW_507_Y LDW_507 // Window for LD_507 for y
  VARIABLE LDW_507_X_STEP LDW_507 // Window for LD_507 for x-step
  VARIABLE LDW_507_Y_STEP LDW_507 // Window for LD_507 for y-step
 VARIABLE LDW_508_ERROR "Window for LD_508"
  VARIABLE LDW_508_X LDW_508 // Window for LD_508 for x
  VARIABLE LDW_508_Y LDW_508 // Window for LD_508 for y
  VARIABLE LDW_508_X_STEP LDW_508 // Window for LD_508 for x-step
  VARIABLE LDW_508_Y_STEP LDW_508 // Window for LD_508 for y-step
 VARIABLE LDW_509_ERROR "Window for LD_509"
  VARIABLE LDW_509_X LDW_509 // Window for LD_509 for x
  VARIABLE LDW_509_Y LDW_509 // Window for LD_509 for y
  VARIABLE LDW_509_X_STEP LDW_509 // Window for LD_509 for x-step
  VARIABLE LDW_509_Y_STEP LDW_509 // Window for LD_509 for y-step
 VARIABLE LDW_510_ERROR "Window for LD_510"
  VARIABLE LDW_510_X LDW_510 // Window for LD_510 for x
  VARIABLE LDW_510_Y LDW_510 // Window for LD_510 for y
  VARIABLE LDW_510_X_STEP LDW_510 // Window for LD_510 for x-step
  VARIABLE LDW_510_Y_STEP LDW_510 // Window for LD_510 for y-step
 VARIABLE LDW_511_ERROR "Window for LD_511"
  VARIABLE LDW_511_X LDW_511 // Window for LD_511 for x
  VARIABLE LDW_511_Y LDW_511 // Window for LD_511 for y
  VARIABLE LDW_511_X_STEP LDW_511 // Window for LD_511 for x-step
  VARIABLE LDW_511_Y_STEP LDW_511 // Window for LD_511 for y-step
 VARIABLE LDW_520_ERROR "Window for LD_520"
  VARIABLE LDW_520_X LDW_520 // Window for LD_520 for x
  VARIABLE LDW_520_Y LDW_520 // Window for LD_520 for y
  VARIABLE LDW_520_X_STEP LDW_520 // Window for LD_520 for x-step
  VARIABLE LDW_520_Y_STEP LDW_520 // Window for LD_520 for y-step
 VARIABLE LDW_600_ERROR "Window for LD_600"
  VARIABLE LDW_600_X LDW_600 // Window for LD_600 for x
  VARIABLE LDW_600_Y LDW_600 // Window for LD_600 for y
  VARIABLE LDW_600_X_STEP LDW_600 // Window for LD_600 for x-step
  VARIABLE LDW_600_Y_STEP LDW_600 // Window for LD_600 for y-step
 VARIABLE LDW_601_ERROR "Window for LD_601"
  VARIABLE LDW_601_X LDW_601 // Window for LD_601 for x
  VARIABLE LDW_601_Y LDW_601 // Window for LD_601 for y
  VARIABLE LDW_601_X_STEP LDW_601 // Window for LD_601 for x-step
  VARIABLE LDW_601_Y_STEP LDW_601 // Window for LD_601 for y-step
 VARIABLE LDW_602_ERROR "Window for LD_602"
  VARIABLE LDW_602_X LDW_602 // Window for LD_602 for x
  VARIABLE LDW_602_Y LDW_602 // Window for LD_602 for y
  VARIABLE LDW_602_X_STEP LDW_602 // Window for LD_602 for x-step
  VARIABLE LDW_602_Y_STEP LDW_602 // Window for LD_602 for y-step
 VARIABLE LDW_603_ERROR "Window for LD_603"
  VARIABLE LDW_603_X LDW_603 // Window for LD_603 for x
  VARIABLE LDW_603_Y LDW_603 // Window for LD_603 for y
  VARIABLE LDW_603_X_STEP LDW_603 // Window for LD_603 for x-step
  VARIABLE LDW_603_Y_STEP LDW_603 // Window for LD_603 for y-step
 VARIABLE LDW_604_ERROR "Window for LD_604"
  VARIABLE LDW_604_X LDW_604 // Window for LD_604 for x
  VARIABLE LDW_604_Y LDW_604 // Window for LD_604 for y
  VARIABLE LDW_604_X_STEP LDW_604 // Window for LD_604 for x-step
  VARIABLE LDW_604_Y_STEP LDW_604 // Window for LD_604 for y-step
 VARIABLE LDW_605_ERROR "Window for LD_605"
  VARIABLE LDW_605_X LDW_605 // Window for LD_605 for x
  VARIABLE LDW_605_Y LDW_605 // Window for LD_605 for y
  VARIABLE LDW_605_X_STEP LDW_605 // Window for LD_605 for x-step
  VARIABLE LDW_605_Y_STEP LDW_605 // Window for LD_605 for y-step
 VARIABLE LDW_606_ERROR "Window for LD_606"
  VARIABLE LDW_606_X LDW_606 // Window for LD_606 for x
  VARIABLE LDW_606_Y LDW_606 // Window for LD_606 for y
  VARIABLE LDW_606_X_STEP LDW_606 // Window for LD_606 for x-step
  VARIABLE LDW_606_Y_STEP LDW_606 // Window for LD_606 for y-step
 VARIABLE LDW_609_ERROR "Window for LD_609"
  VARIABLE LDW_609_X LDW_609 // Window for LD_609 for x
  VARIABLE LDW_609_Y LDW_609 // Window for LD_609 for y
  VARIABLE LDW_609_X_STEP LDW_609 // Window for LD_609 for x-step
  VARIABLE LDW_609_Y_STEP LDW_609 // Window for LD_609 for y-step
 VARIABLE LDW_610_ERROR "Window for LD_610"
  VARIABLE LDW_610_X LDW_610 // Window for LD_610 for x
  VARIABLE LDW_610_Y LDW_610 // Window for LD_610 for y
  VARIABLE LDW_610_X_STEP LDW_610 // Window for LD_610 for x-step
  VARIABLE LDW_610_Y_STEP LDW_610 // Window for LD_610 for y-step
 VARIABLE LDW_611_ERROR "Window for LD_611"
  VARIABLE LDW_611_X LDW_611 // Window for LD_611 for x
  VARIABLE LDW_611_Y LDW_611 // Window for LD_611 for y
  VARIABLE LDW_611_X_STEP LDW_611 // Window for LD_611 for x-step
  VARIABLE LDW_611_Y_STEP LDW_611 // Window for LD_611 for y-step
 VARIABLE LDW_620_ERROR "Window for LD_620"
  VARIABLE LDW_620_X LDW_620 // Window for LD_620 for x
  VARIABLE LDW_620_Y LDW_620 // Window for LD_620 for y
  VARIABLE LDW_620_X_STEP LDW_620 // Window for LD_620 for x-step
  VARIABLE LDW_620_Y_STEP LDW_620 // Window for LD_620 for y-step
 VARIABLE LDW_81_ERROR "Window for LD_81"
  VARIABLE LDW_81_X LDW_81 // Window for LD_81 for x
  VARIABLE LDW_81_Y LDW_81 // Window for LD_81 for y
  VARIABLE LDW_81_X_STEP LDW_81 // Window for LD_81 for x-step
  VARIABLE LDW_81_Y_STEP LDW_81 // Window for LD_81 for y-step
 VARIABLE LDW_82_ERROR "Window for LD_82"
  VARIABLE LDW_82_X LDW_82 // Window for LD_82 for x
  VARIABLE LDW_82_Y LDW_82 // Window for LD_82 for y
  VARIABLE LDW_82_X_STEP LDW_82 // Window for LD_82 for x-step
  VARIABLE LDW_82_Y_STEP LDW_82 // Window for LD_82 for y-step
 VARIABLE LD_100_ERROR "Min required local Metal 0 density (%), within a 25um x 25um window size"
 VARIABLE LD_101_ERROR "Min required local Metal 1 density (%), within a 25um x 25um window size"
 VARIABLE LD_102_ERROR "Min required local Metal 2 density (%), within a 25um x 25um window size"
 VARIABLE LD_103_ERROR "Min required local Metal 3 density (%), within a 25um x 25um window size"
 VARIABLE LD_104_ERROR "Min required local Metal 4 density (%), within a 25um x 25um window size"
 VARIABLE LD_105_ERROR "Min required local Metal 5 density (%), within a 25um x 25um window size"
 VARIABLE LD_106_ERROR "Min required local Metal 6 density (%), within a 37um x 37um window size"
 VARIABLE LD_107_ERROR "Min required local Metal 7 density (%), within a 37um x 37um window size"
 VARIABLE LD_108_ERROR "Min required local Metal 8 density (%), within a 37um x 37um window size"
 VARIABLE LD_109_ERROR "Min required local Metal 9 density (%), within a 37um x 37um window size"
 VARIABLE LD_110_ERROR "Min required local Metal 10 density (%), within a 25um x 25um window size"
 VARIABLE LD_111_ERROR "Min required local Metal 11 density (%), within a 25um x 25um window size"
 VARIABLE LD_120_ERROR "Min required local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_121_ERROR "Min required local CE1 density (%), within a 350um x 350um window size"
 VARIABLE LD_122_ERROR "Min required local CE2 density (%), within a 350um x 350um window size"
 VARIABLE LD_123_ERROR "Min required local CE3 density (%), within a 350um x 350um window size"
 VARIABLE LD_131_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_132_ERROR "Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_133_ERROR "Min required local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_134_ERROR "Min required local Poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_135_ERROR "Min required local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_136_ERROR "Min required local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_200_ERROR "Max allowed local Metal 0 density (%), within a 9um x 9um window size"
 VARIABLE LD_201_ERROR "Max allowed local Metal 1 density (%), within a 9um x 9um window size"
 VARIABLE LD_202_ERROR "Max allowed local Metal 2 density (%), within a 9um x 9um window size"
 VARIABLE LD_203_ERROR "Max allowed local Metal 3 density (%), within a 9um x 9um window size"
 VARIABLE LD_204_ERROR "Max allowed local Metal 4 density (%), within a 9um x 9um window size"
 VARIABLE LD_205_ERROR "Max allowed local Metal 5 density (%), within a 9um x 9um window size"
 VARIABLE LD_206_ERROR "Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_207_ERROR "Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_208_ERROR "Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_209_ERROR "Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_210_ERROR "Max allowed local Metal 10 density (%), within a 9um x 9um window size"
 VARIABLE LD_211_ERROR "Max allowed local Metal 11 density (%), within a 9um x 9um window size"
 VARIABLE LD_220_ERROR "Max allowed local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_231_ERROR "Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_232_ERROR "Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_234_ERROR "Max allowed local poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_235_ERROR "Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_236_ERROR "Max allowed local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_331_ERROR "Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_332_ERROR "Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_334_ERROR "Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_336_ERROR "Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_434_ERROR "Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_435_ERROR "Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_436_ERROR "Min required local TCN density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_500_ERROR "Min required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_501_ERROR "Min required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_502_ERROR "Min required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_503_ERROR "Min required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_504_ERROR "Min required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_505_ERROR "Min required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_506_ERROR "Min required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_507_ERROR "Min required local Via7 density (%), within a 6.7um x 6.7um window size"
 VARIABLE LD_508_ERROR "Min required local Via8 density (%), within a 11um x 11um window size"
 VARIABLE LD_509_ERROR "Min required local Via9 density (%), within a 11um x 11um window size"
 VARIABLE LD_510_ERROR "Min required local Via10 density (%), within a 53um x 53um window size"
 VARIABLE LD_511_ERROR "Min required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_520_ERROR "Min required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_600_ERROR "Max required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_601_ERROR "Max required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_602_ERROR "Max required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_603_ERROR "Max required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_604_ERROR "Max required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_605_ERROR "Max required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_606_ERROR "Max required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_609_ERROR "Max required local Via9 density (%), within a 53um x 53um window size"
 VARIABLE LD_610_ERROR "Max required local Via10 density (%), within a 53um x 53um window size"
 VARIABLE LD_611_ERROR "Max required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_620_ERROR "Max required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_634_ERROR "Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size"
 VARIABLE LD_81_ERROR "Min required local RDL density (%), 120um x 120um window size"
 VARIABLE LD_82_ERROR "Max allowed local RDL density (%), 130um x 130um window size"
 VARIABLE LMI_01_ERROR "LMI width, only allowed value"
 VARIABLE LMI_02_ERROR "LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD"
 VARIABLE LMI_03_ERROR "LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD"
 VARIABLE LMI_04_ERROR "Separation of LMI arrays, orthogonal to TSV spine"
 VARIABLE LMI_05_ERROR "Separation of LMI arrays, parallel to TSV spine"
 VARIABLE LMI_06_ERROR "RDL (217;0), RDLPAD (217;40 or 217;47) enclosure of LMI (all sides), fixed"
 VARIABLE LMI_07_ERROR "Cantilever LMI pads will not extend beyond the square that encloses the standard LMI array"
 VARIABLE LMI_08_ERROR "Cantilever LMI pads must be centered with the standard LMI array along the central axis"
 VARIABLE LMI_09_ERROR "Cantilever LMI pad array width (number of pad), only allowed value in OGD"
 VARIABLE LMI_10_ERROR "Cantilever LMI pad array height (number of pads), only allowed value in PGD"
 VARIABLE LMI_11_ERROR "LMI rows in a single array, only allowed value"
 VARIABLE LMI_12_ERROR "LMI columns in a single array, only allowed value"
 VARIABLE LMI_13_ERROR "LMI array edge distance to active die edge (EOA) (parallel to spine)"
 VARIABLE LMI_14_ERROR "LMI array edge distance to active die edge (EOA) (orthogonal to spine)"
 VARIABLE M0L_01_ERROR "width_L_01"
 VARIABLE M0L_02_ERROR "width_L_02"
 VARIABLE M0L_03_ERROR "width_L_03"
 VARIABLE M0L_04_ERROR "width_L_04"
 VARIABLE M0M_01_ERROR "width_M_01"
 VARIABLE M0M_02_ERROR "width_M_02"
 VARIABLE M0M_03_ERROR "width_M_03"
 VARIABLE M0M_04_ERROR "width_M_04"
 VARIABLE M0M_05_ERROR "width_M_05"
 VARIABLE M0S_01_ERROR "width_S_01"
 VARIABLE M0S_02_ERROR "width_S_02"
 VARIABLE M0_00_ERROR "Only Rectangular M0 shape is allowed and only allowed in OGD."
 VARIABLE M0_126_ERROR "(B:28-32),(C:54-80)"
 VARIABLE M0_127_ERROR "(B:36-60),(C:78-80)"
 VARIABLE M0_128_ERROR "(B:78-80),(C:28)"
 VARIABLE M0_129_ERROR "(B),(B)"
 VARIABLE M0_130_ERROR "(C),(C)"
 VARIABLE M0_131_ERROR "(B:28-32),(C:28-40),(B:28-48)"
 VARIABLE M0_132_ERROR "(B:28-32),(C:32-46),(B:54-60)"
 VARIABLE M0_133_ERROR "(B:28-32),(C:32-48),(B:78-80)"
 VARIABLE M0_134_ERROR "(B:36-48),(C:28-48),(B:36-48)"
 VARIABLE M0_135_ERROR "(B:36-60),(C:32-60),(B:54-80)"
 VARIABLE M0_136_ERROR "(B:78-80),(C:32-80),(B:78-80)"
 VARIABLE M0_137_ERROR "(B:28-32),(C:42-80),(B:28-48)"
 VARIABLE M0_138_ERROR "(B:28-32),(C:28,48-80),(B:54-60)"
 VARIABLE M0_139_ERROR "(B:28-32),(C:28,54-80),(B:78-80)"
 VARIABLE M0_140_ERROR "(B:36-48),(C:54-80),(B:36-48)"
 VARIABLE M0_141_ERROR "(B:36-60),(C:28,78-80),(B:54-80)"
 VARIABLE M0_142_ERROR "(B:78-80),(C:28),(B:78-80)"
 VARIABLE M0_21_ERROR "B to C only space"
 VARIABLE M0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42"
 VARIABLE M0_42_ERROR "End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_48_ERROR "Minimum overlap of line ends in opposite directions at minimum side-to-side space"
 VARIABLE M0_60_ERROR "Min length of M0 line (any type, any width)"
 VARIABLE M0_812_ERROR "Metal0 line-end overlap of TG poly, fixed value 1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_813_ERROR "Metal0 line-end overlap of TG poly, fixed value 2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_814_ERROR "Metal0 line-end overlap of TG poly, fixed value 3 (M0 line ends must terminate within the poly)"
 VARIABLE M0_82_ERROR "Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_822_ERROR "Metal0 line-end overlap of TGULV poly, fixed value 1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_823_ERROR "Metal0 line-end overlap of TGULV poly, fixed value 2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_83_ERROR "Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks"
 VARIABLE M0_832_ERROR "Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_84_ERROR "M0_41/42 ETE to M0_42 ETE min space PGD"
 VARIABLE M0_842_ERROR "End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_85_ERROR "M0_41/42 ETE to M0_42 ETE min space OGD"
 VARIABLE M0_91_ERROR "Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks"
 VARIABLE M0_92_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93"
 VARIABLE M0_93_ERROR "Limit of ETE region length PGD for M0_92"
 VARIABLE M0_94_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95"
 VARIABLE M0_95_ERROR "Limit of ETE region length PGD for M0_94"
 VARIABLE M0_96_ERROR "Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95"
 VARIABLE M0_97_ERROR "Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98"
 VARIABLE M0_98_ERROR "Length of ETE space region PGD (>=)"
 VARIABLE M10_00_ERROR "Only Rectangular M10 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M10_01_ERROR "M10 width"
 VARIABLE M10_02_ERROR "M10 space"
 VARIABLE M10_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M10_04_ERROR "width_04 value (OGD only)"
 VARIABLE M10_05_ERROR "width_05 value (OGD only)"
 VARIABLE M10_06_ERROR "width_06 value (OGD only)"
 VARIABLE M10_07_ERROR "width_07 value (OGD only)"
 VARIABLE M10_08_ERROR "width_08 value (OGD only)"
 VARIABLE M10_09_ERROR "width_09 value (OGD only)"
 VARIABLE M10_10_ERROR "width_10 value (OGD only)"
 VARIABLE M10_121_ERROR "width_06 to width_06 space, fixed space exception"
 VARIABLE M10_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M10_21_ERROR "Maximum allowed M10 width"
 VARIABLE M10_22_ERROR "Min required M10 hole area (sq um)"
 VARIABLE M10_23_ERROR "Minimum length of at least one M10 segment, when two segments are adjacent at a corner"
 VARIABLE M10_24_ERROR "Min required M10 length/extent"
 VARIABLE M10_35_ERROR "width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M10_37_ERROR "max edge lengths that can violate the forbidden spaces if space between the edges is >=M10_38"
 VARIABLE M10_38_ERROR "width_01-10 to width_01-10 unrestricted space (min) "
 VARIABLE M10_41_ERROR "M10 coverage of Square Via9 (one edge at a corner)"
 VARIABLE M10_42_ERROR "Metal10 end-to-end space width_01 line to any line (min)"
 VARIABLE M10_43_ERROR "M10 coverage of Square Via9 orthogonal edge"
 VARIABLE M10_50_ERROR "width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M10_51_ERROR "M10 coverage of Rectangular Via9 (one edge at a corner)"
 VARIABLE M10_52_ERROR "M10 coverage of Rectangular Via9 orthogonal edge"
 VARIABLE M10_60_ERROR "Min length for all widths"
 VARIABLE M10_65_ERROR "Min required M10 hole area (sq um)"
 VARIABLE M10_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M10_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M10_81_ERROR "Internal corner-to-corner width "
 VARIABLE M10_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M10err_01_ERROR "Metal10 width_01 value (OGD only)"
 VARIABLE M10err_05_ERROR "Metal10 width_05 value (OGD only)"
 VARIABLE M10err_06_ERROR "Metal10 width_06 value (OGD only)"
 VARIABLE M10err_09_ERROR "Metal10 width_09 value (OGD only)"
 VARIABLE M10err_10_ERROR "Metal10 width_10 value (OGD only)"
 VARIABLE M10err_21_ERROR "BDW-specific Metal10 min space (values less than this are disallowed)"
 VARIABLE M11_01_ERROR "M11 width"
 VARIABLE M11_02_ERROR "M11 space"
 VARIABLE M11_21_ERROR "Maximum allowed M11 width"
 VARIABLE M11_22_ERROR "Min required M11 hole area (sq um)"
 VARIABLE M11_23_ERROR "Minimum length of at least one M11 segment, when two segments are adjacent at a corner"
 VARIABLE M11_24_ERROR "Min required M11 length/extent"
 VARIABLE M11_41_ERROR "M11 coverage of Square Via10 (one edge at a corner)"
 VARIABLE M11_43_ERROR "M11 coverage of Square Via10 orthogonal edge"
 VARIABLE M11_51_ERROR "M11 coverage of Rectangular Via10 (one edge at a corner)"
 VARIABLE M11_52_ERROR "M11 coverage of Rectangular Via10 orthogonal edge"
 VARIABLE M1F_01_ERROR "M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)"
 VARIABLE M1F_02_ERROR "M1 notch can be only on Metal1C"
 VARIABLE M1F_03_ERROR "M1 nub can be only on Metal1B"
 VARIABLE M1F_04_ERROR "M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)"
 VARIABLE M1F_11_ERROR "M1 nub width (in PGD), fixed value"
 VARIABLE M1F_12_ERROR "Max nub depth (in OGD)"
 VARIABLE M1F_13_ERROR "M1 notch length (in PGD), fixed value"
 VARIABLE M1F_14_ERROR "Min notch width (in OGD)"
 VARIABLE M1F_15_ERROR "Center of the neighboring nub and notch must be aligned"
 VARIABLE M1F_21_ERROR "Min space between M1 notch and Via0/Via1 (in PGD)"
 VARIABLE M1F_22_ERROR "Min M1 end offset from M1 notch section (in neighboring metal1B lines)"
 VARIABLE M1F_23_ERROR "Min space between M1 notches (in all direction)"
 VARIABLE M1F_24_ERROR "Min space between M1 nubs (in all direction)"
 VARIABLE M1F_31_ERROR "M1 color region is marked with Metal1BCregionID (82;71)"
 VARIABLE M1F_32_ERROR "Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way"
 VARIABLE M1F_33_ERROR "Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)"
 VARIABLE M1F_34_ERROR "Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)"
 VARIABLE M1F_35_ERROR "All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)"
 VARIABLE M1F_36_ERROR "All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules"
 VARIABLE M1F_40_ERROR "First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)"
 VARIABLE M1F_41_ERROR "Each M1 color region must begin with Metal1B and end with Metal1B"
 VARIABLE M1F_42_ERROR "B-B, C-C pairs are not allowed"
 VARIABLE M1F_43_ERROR "Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_44_ERROR "Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_45_ERROR "M1BCregionID PGD edge must be coincide with Metal1B edge inside"
 VARIABLE M1F_46_ERROR "Min metal1 keepaway space from M1BCregionID (PGD and OGD)"
 VARIABLE M1_00_ERROR "M1 width_01 is not allowed over ULPpitchID or TRDTOULP"
 VARIABLE M1_01_ERROR "width_01 value, PGD only"
 VARIABLE M1_100_ERROR "M1 width_02 is only allowed inside ULPpitchID"
 VARIABLE M1_101_ERROR "width_02 value, PGD only"
 VARIABLE M1_21_ERROR "width_01 to width_01 or width_02 to width_02 space1 (fixed value, minimum)"
 VARIABLE M1_290_ERROR "All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die"
 VARIABLE M1_291_ERROR "All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)"
 VARIABLE M1_36_ERROR "Maximum space (OGD/PGD) (<)"
 VARIABLE M1_41_ERROR "Min end-to-end space (width_01 to width_01 or width_02 to width_02)"
 VARIABLE M1_42_ERROR "Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43"
 VARIABLE M1_43_ERROR "M1 lines shorter than this length are subject to M1_42"
 VARIABLE M1_60_ERROR "Min length of M1 line"
 VARIABLE M1_69_ERROR "A short line < M1_69 long cannot have exposed edges >M1_85 on one side or both sides"
 VARIABLE M1_81_ERROR "Minimum overlap of adjacent line-ends in opposite directions"
 VARIABLE M1_84_ERROR "Minimum offset between adjacent line-ends in opposite directions"
 VARIABLE M1_85_ERROR "Maximum offset between adjacent line-ends for line-end edges to be considered unexposed"
 VARIABLE M1_86_ERROR "Minimum exposed offset between adjacent line-ends in same direction"
 VARIABLE M1_87_ERROR "Min end-to-End space when both line ends have exposed edges (>=M1_86) on both sides"
 VARIABLE M2BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M2BB_22_ERROR "(B) - (B) unrestricted space (multi track skip) (M2BB_31/M2BB_32 is the exception to this rule)"
 VARIABLE M2BB_31_ERROR "(B) - (B) min unrestricted space (>)"
 VARIABLE M2BB_32_ERROR "(B) - (B) max unrestricted space (<)"
 VARIABLE M2BB_33_ERROR "Min width of B line next to the unrestricted space"
 VARIABLE M2BB_34_ERROR "Min width of C line next to the above B line next to the unrestricted space"
 VARIABLE M2BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below)"
 VARIABLE M2BB_36_ERROR "Maximum space (PGD) (<)"
 VARIABLE M2BB_37_ERROR "Maximum space (OGD) (<)"
 VARIABLE M2BB_38_ERROR "Min PGD space between unrestricted spaces"
 VARIABLE M2BC_21_ERROR "(B) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M2CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M2CC_27_ERROR "(B-C) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M2CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)"
 VARIABLE M2L_01_ERROR "width_L_01"
 VARIABLE M2L_02_ERROR "width_L_02"
 VARIABLE M2L_03_ERROR "width_L_03"
 VARIABLE M2L_05_ERROR "width_L_05"
 VARIABLE M2L_06_ERROR "width_L_06"
 VARIABLE M2L_07_ERROR "width_L_07"
 VARIABLE M2M_01_ERROR "width_M_01"
 VARIABLE M2M_02_ERROR "width_M_02"
 VARIABLE M2M_03_ERROR "width_M_03"
 VARIABLE M2S_01_ERROR "width_S_01"
 VARIABLE M2S_02_ERROR "width_S_02"
 VARIABLE M2S_03_ERROR "width_S_03"
 VARIABLE M2S_04_ERROR "width_S_04"
 VARIABLE M2_00_ERROR "Only Rectangular M2 shape is allowed and only allowed in OGD."
 VARIABLE M2_126_ERROR "(B:28-36),(C:60-84)"
 VARIABLE M2_127_ERROR "(B:38-46),(C:84)"
 VARIABLE M2_128_ERROR "(B:56-84),(C:28-36)"
 VARIABLE M2_129_ERROR "(B),(B)"
 VARIABLE M2_130_ERROR "(C),(C)"
 VARIABLE M2_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M2_132_ERROR "(B:28-46),(C:28-56),(B:38-46)"
 VARIABLE M2_133_ERROR "(B:28-36),(C:38-56),(B:56-84)"
 VARIABLE M2_134_ERROR "(B:38-46),(C:38-76),(B:56-84)"
 VARIABLE M2_135_ERROR "(B:56-84),(C:38-84),(B:56-84)"
 VARIABLE M2_136_ERROR "(B:28-36),(C:56-84),(B:28-36)"
 VARIABLE M2_137_ERROR "(B:28-46),(C:60-84),(B:38-46)"
 VARIABLE M2_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84)"
 VARIABLE M2_139_ERROR "(B:38-46),(C:28-36,84),(B:56-84)"
 VARIABLE M2_140_ERROR "(B:56-84),(C:28-36),(B:56-84)"
 VARIABLE M2_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M2_147_ERROR "Width <= 32nm (M2S_03), need line end offset on sides >= M2_147"
 VARIABLE M2_148_ERROR "32nm (M2S_03) < Width <= 46nm (M2M_03), need line end offset on sides >= M2_148"
 VARIABLE M2_20_ERROR "Line end are extended by M2_20 before doing any side to side space checks"
 VARIABLE M2_21_ERROR "B to C min space"
 VARIABLE M2_22_ERROR "Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)"
 VARIABLE M2_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M2_38"
 VARIABLE M2_38_ERROR "Unrestricted space (min) "
 VARIABLE M2_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M2_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M2_43_ERROR "Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 "
 VARIABLE M2_44_ERROR "All line ends for widths <= M2_45 must be a aligned or covered at M2_46 space "
 VARIABLE M2_45_ERROR "Max widths for M2_44 check "
 VARIABLE M2_46_ERROR "Space at which the line ends must be aligned or covered "
 VARIABLE M2_47_ERROR "Lines <= M2_45 wide cannot be isolated, must be next to another narrow or wide line "
 VARIABLE M2_48_ERROR "Minimum overlap of line ends in opposite directions at minimum space"
 VARIABLE M2_49_ERROR "Minimum offset of line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 wide wires"
 VARIABLE M2_60_ERROR "Min length of M2 line (any type, any width)"
 VARIABLE M3BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M3BB_22_ERROR "(B) - (B) unrestricted space (multi track skip) (M3BB_31/M3BB_32 is the exception to this rule)"
 VARIABLE M3BB_31_ERROR "(B) - (B) min unrestricted space (>)"
 VARIABLE M3BB_32_ERROR "(B) - (B) max unrestricted space (<)"
 VARIABLE M3BB_33_ERROR "Min width of B line next to the unrestricted space"
 VARIABLE M3BB_34_ERROR "Min width of C line next to the above B line next to the unrestricted space"
 VARIABLE M3BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M3BB_36_ERROR "Maximum space (OGD) (<)"
 VARIABLE M3BB_37_ERROR "Maximum space (PGD) (<)"
 VARIABLE M3BB_38_ERROR "Min OGD space between unrestricted spaces"
 VARIABLE M3BC_21_ERROR "(B) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M3CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M3CC_27_ERROR "(B-C) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M3CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)"
 VARIABLE M3L_01_ERROR "width_L_01"
 VARIABLE M3L_02_ERROR "width_L_02"
 VARIABLE M3L_03_ERROR "width_L_03"
 VARIABLE M3L_04_ERROR "width_L_04"
 VARIABLE M3L_05_ERROR "width_L_05"
 VARIABLE M3L_06_ERROR "width_L_06"
 VARIABLE M3L_07_ERROR "width_L_07"
 VARIABLE M3L_08_ERROR "width_L_08"
 VARIABLE M3L_09_ERROR "width_L_09"
 VARIABLE M3M_01_ERROR "width_M_01"
 VARIABLE M3M_02_ERROR "width_M_02"
 VARIABLE M3M_03_ERROR "width_M_03"
 VARIABLE M3M_04_ERROR "width_M_04"
 VARIABLE M3M_05_ERROR "width_M_05"
 VARIABLE M3M_06_ERROR "width_M_06"
 VARIABLE M3S_01_ERROR "width_S_01"
 VARIABLE M3S_02_ERROR "width_S_02"
 VARIABLE M3S_03_ERROR "width_S_03"
 VARIABLE M3S_04_ERROR "width_S_04"
 VARIABLE M3_00_ERROR "Only Rectangular M3 shape is allowed and only allowed in PGD."
 VARIABLE M3_126_ERROR "(B:28-36),(C:60-84)"
 VARIABLE M3_127_ERROR "(B:40-46),(C:84)"
 VARIABLE M3_128_ERROR "(B:56-84),(C:28-36)"
 VARIABLE M3_129_ERROR "(B),(B)"
 VARIABLE M3_130_ERROR "(C),(C)"
 VARIABLE M3_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M3_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M3_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M3_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M3_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M3_136_ERROR "(B:28-36),(C:56-84),(B:28-36)"
 VARIABLE M3_137_ERROR "(B:28-46),(C:60-84),(B:40-46)"
 VARIABLE M3_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84)"
 VARIABLE M3_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84)"
 VARIABLE M3_140_ERROR "(B:56-84),(C:28-36),(B:56-84)"
 VARIABLE M3_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M3_142_ERROR "(B:38-52),(C:82-84),(B:56-84)"
 VARIABLE M3_143_ERROR "(B:56-84),(C:32-36),(B:56-84)"
 VARIABLE M3_147_ERROR "Width <= 32nm (M3S_03), need line end offset on sides >= M3_147"
 VARIABLE M3_148_ERROR "32nm (M3S_03) < Width <= 46nm (M3M_03), need line end offset on sides >= M3_148"
 VARIABLE M3_20_ERROR "Line end are extended by M3_20 before doing any side to side space checks"
 VARIABLE M3_21_ERROR "B to C min space"
 VARIABLE M3_22_ERROR "Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)"
 VARIABLE M3_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M3_38"
 VARIABLE M3_38_ERROR "Unrestricted space (min) "
 VARIABLE M3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M3_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M3_43_ERROR "Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 "
 VARIABLE M3_44_ERROR "All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space "
 VARIABLE M3_45_ERROR "Max widths for M3_44 check "
 VARIABLE M3_46_ERROR "Space at which the line ends must be aligned or covered "
 VARIABLE M3_47_ERROR "Lines <= M3_45 wide cannot be isolated, must be next to another narrow or wide line "
 VARIABLE M3_48_ERROR "Minimum overlap of line ends in opposite directions at minimum space"
 VARIABLE M3_49_ERROR "Minimum offset of line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 wide wires"
 VARIABLE M3_60_ERROR "Min length of M3 line (any type, any width)"
 VARIABLE M4BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M4BB_22_ERROR "(B) - (B) unrestricted space (multi track skip) (M4BB_31/M4BB_32 is the exception to this rule)"
 VARIABLE M4BB_31_ERROR "(B) - (B) min unrestricted space (>)"
 VARIABLE M4BB_32_ERROR "(B) - (B) max unrestricted space (<)"
 VARIABLE M4BB_33_ERROR "Min width of B line next to the unrestricted space"
 VARIABLE M4BB_34_ERROR "Min width of C line next to the above B line next to the unrestricted space"
 VARIABLE M4BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M4BB_36_ERROR "Maximum space (PGD) (<)"
 VARIABLE M4BB_37_ERROR "Maximum space (OGD) (<)"
 VARIABLE M4BB_38_ERROR "Min PGD space between unrestricted spaces"
 VARIABLE M4BC_21_ERROR "(B) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M4CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M4CC_27_ERROR "(B-C) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M4CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)"
 VARIABLE M4L_01_ERROR "width_L_01"
 VARIABLE M4L_02_ERROR "width_L_02"
 VARIABLE M4L_03_ERROR "width_L_03"
 VARIABLE M4L_05_ERROR "width_L_05"
 VARIABLE M4L_06_ERROR "width_L_06"
 VARIABLE M4L_07_ERROR "width_L_07"
 VARIABLE M4L_08_ERROR "width_L_08"
 VARIABLE M4L_09_ERROR "width_L_09"
 VARIABLE M4M_02_ERROR "width_M_02"
 VARIABLE M4M_03_ERROR "width_M_03"
 VARIABLE M4S_01_ERROR "width_S_01"
 VARIABLE M4S_02_ERROR "width_S_02"
 VARIABLE M4S_03_ERROR "width_S_03"
 VARIABLE M4S_04_ERROR "width_S_04"
 VARIABLE M4_00_ERROR "Only Rectangular M4 shape is allowed and only allowed in OGD."
 VARIABLE M4_01_ERROR "width_01 value (OGD only)"
 VARIABLE M4_02_ERROR "width_02 value (OGD only)"
 VARIABLE M4_03_ERROR "width_03 value (OGD only)"
 VARIABLE M4_04_ERROR "width_04 value (OGD only)"
 VARIABLE M4_05_ERROR "width_05 value (OGD only)"
 VARIABLE M4_06_ERROR "width_06 value (OGD only)"
 VARIABLE M4_07_ERROR "width_07 value (OGD only)"
 VARIABLE M4_08_ERROR "width_08 value (OGD only)"
 VARIABLE M4_09_ERROR "width_09 value (OGD only)"
 VARIABLE M4_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M4_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M4_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M4_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M4_11_ERROR "width_11 value (OGD only)"
 VARIABLE M4_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M4_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M4_126_ERROR "(B:28-36),(C:60-84)"
 VARIABLE M4_127_ERROR "(B:40-46),(C:84)"
 VARIABLE M4_128_ERROR "(B:54-84),(C:28-36)"
 VARIABLE M4_129_ERROR "(B),(B)"
 VARIABLE M4_130_ERROR "(C),(C)"
 VARIABLE M4_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M4_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M4_133_ERROR "(B:28-36),(C:40-56),(B:54-84)"
 VARIABLE M4_134_ERROR "(B:40-46),(C:40-76),(B:54-84)"
 VARIABLE M4_135_ERROR "(B:54-84),(C:40-84),(B:54-84)"
 VARIABLE M4_136_ERROR "(B:28-36),(C:54-84),(B:28-36)"
 VARIABLE M4_137_ERROR "(B:28-46),(C:60-84),(B:40-46)"
 VARIABLE M4_138_ERROR "(B:28-36),(C:28-36,60-84),(B:54-84)"
 VARIABLE M4_139_ERROR "(B:40-46),(C:28-36,84),(B:54-84)"
 VARIABLE M4_140_ERROR "(B:54-84),(C:28-36),(B:54-84)"
 VARIABLE M4_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M4_142_ERROR "(B:28),(C:54),(B:76)"
 VARIABLE M4_147_ERROR "Width <= 32nm (M4S_03), need line end offset on sides >= M4_147"
 VARIABLE M4_148_ERROR "32nm (M4S_03) < Width <= 46nm (M4M_03), need line end offset on sides >= M4_148"
 VARIABLE M4_20_ERROR "Line end are extended by M4_20 before doing any side to side space checks"
 VARIABLE M4_21_ERROR "B to C min space"
 VARIABLE M4_22_ERROR "Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)"
 VARIABLE M4_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M4_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M4_249_ERROR "Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)"
 VARIABLE M4_25_ERROR "width_02/03 to width_04-11 space range min"
 VARIABLE M4_250_ERROR "Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge"
 VARIABLE M4_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M4_252_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M4_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M4_26_ERROR "width_02/03 to width_04-11 space range max"
 VARIABLE M4_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M4_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M4_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M4_27_ERROR "width_04-07 to width_04-11 space range min"
 VARIABLE M4_28_ERROR "width_04-07 to width_04-11 space range max"
 VARIABLE M4_31_ERROR "width_01 is not allowed to be next to width_03 to width_11"
 VARIABLE M4_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M4_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M4_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M4_38"
 VARIABLE M4_38_ERROR "Unrestricted space (min) "
 VARIABLE M4_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M4_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M4_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M4_43_ERROR "Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 "
 VARIABLE M4_44_ERROR "All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space "
 VARIABLE M4_45_ERROR "Max widths for M4_44 check "
 VARIABLE M4_46_ERROR "Space at which the line ends must be aligned or covered "
 VARIABLE M4_47_ERROR "Lines <= M4_45 wide cannot be isolated, must be next to another narrow or wide line "
 VARIABLE M4_48_ERROR "Minimum overlap of line ends in opposite directions at minimum space"
 VARIABLE M4_49_ERROR "Minimum offset of line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 wide wires"
 VARIABLE M4_51_ERROR "Width_01-11 attacker to width_10 victim min space"
 VARIABLE M4_52_ERROR "Width_10 attacker to width_08-11 victim min space"
 VARIABLE M4_53_ERROR "Width_10 line cannot attack a width_01-07 victim"
 VARIABLE M4_60_ERROR "Min length of M4 line (any type, any width)"
 VARIABLE M4_62_ERROR "Min edge length of width_01-07 line"
 VARIABLE M4_63_ERROR "Min length of width_10 nub"
 VARIABLE M4_65_ERROR "Min length of holes"
 VARIABLE M4_70_ERROR "Minimum segment length"
 VARIABLE M4_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M4_72_ERROR "segments can be smaller than M4_70 if both adjacent segments are >= M4_73"
 VARIABLE M4_73_ERROR "Minimum segment lengths for M4_72"
 VARIABLE M4_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M4_81_ERROR "Internal corner-to-corner width "
 VARIABLE M4_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M4_83_ERROR "Min width of notched line section"
 VARIABLE M4_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M5BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M5BB_22_ERROR "(B) - (B) unrestricted space (multi track skip) (M5BB_31/M5BB_32 is the exception to this rule)"
 VARIABLE M5BB_31_ERROR "(B) - (B) min unrestricted space (>)"
 VARIABLE M5BB_32_ERROR "(B) - (B) max unrestricted space (<)"
 VARIABLE M5BB_33_ERROR "Min width of B line next to the unrestricted space"
 VARIABLE M5BB_34_ERROR "Min width of C line next to the above B line next to the unrestricted space"
 VARIABLE M5BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M5BB_36_ERROR "Maximum space (OGD) (<)"
 VARIABLE M5BB_37_ERROR "Maximum space (PGD) (<)"
 VARIABLE M5BB_38_ERROR "Min OGD space between unrestricted spaces"
 VARIABLE M5BC_21_ERROR "(B) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M5CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M5CC_27_ERROR "(B-C) to (C-B) unrestricted space (multi track skip)"
 VARIABLE M5CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space (multi track skip)"
 VARIABLE M5L_01_ERROR "width_L_01"
 VARIABLE M5L_02_ERROR "width_L_02"
 VARIABLE M5L_03_ERROR "width_L_03"
 VARIABLE M5L_05_ERROR "width_L_05"
 VARIABLE M5L_06_ERROR "width_L_06"
 VARIABLE M5L_07_ERROR "width_L_07"
 VARIABLE M5L_09_ERROR "width_L_09"
 VARIABLE M5M_02_ERROR "width_M_02"
 VARIABLE M5M_03_ERROR "width_M_03"
 VARIABLE M5S_01_ERROR "width_S_01"
 VARIABLE M5S_02_ERROR "width_S_02"
 VARIABLE M5S_03_ERROR "width_S_03"
 VARIABLE M5S_04_ERROR "width_S_04"
 VARIABLE M5_00_ERROR "Only Rectangular M5 shape is allowed and only allowed in PGD."
 VARIABLE M5_01_ERROR "width_01 value (PGD only)"
 VARIABLE M5_02_ERROR "width_02 value (PGD only)"
 VARIABLE M5_03_ERROR "width_03 value (PGD only)"
 VARIABLE M5_04_ERROR "width_04 value (PGD only)"
 VARIABLE M5_05_ERROR "width_05 value (PGD only)"
 VARIABLE M5_06_ERROR "width_06 value (PGD/OGD)"
 VARIABLE M5_07_ERROR "width_07 value (PGD only)"
 VARIABLE M5_08_ERROR "width_08 value (PGD only)"
 VARIABLE M5_126_ERROR "(B:28-36),(C:60-84)"
 VARIABLE M5_127_ERROR "(B:40-46),(C:84)"
 VARIABLE M5_128_ERROR "(B:56-84),(C:28-36)"
 VARIABLE M5_129_ERROR "(B),(B)"
 VARIABLE M5_130_ERROR "(C),(C)"
 VARIABLE M5_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M5_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M5_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M5_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M5_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M5_136_ERROR "(B:28-36),(C:56-84),(B:28-36)"
 VARIABLE M5_137_ERROR "(B:28-46),(C:60-84),(B:40-46)"
 VARIABLE M5_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84)"
 VARIABLE M5_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84)"
 VARIABLE M5_140_ERROR "(B:56-84),(C:28-36),(B:56-84)"
 VARIABLE M5_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M5_147_ERROR "Width <= 32nm (M5S_03), need line end offset on sides >= M5_147"
 VARIABLE M5_148_ERROR "32nm (M5S_03) < Width <= 46nm (M5M_03), need line end offset on sides >= M5_148"
 VARIABLE M5_20_ERROR "Line end are extended by M5_20 before doing any side to side space checks"
 VARIABLE M5_21_ERROR "B to C min space"
 VARIABLE M5_22_ERROR "Every C line should have an adjacent B line at M5_21 space on atleast one side, along its entire length (allowed to have M5_42 ETE gaps)"
 VARIABLE M5_23_ERROR "width_02 to width_02-06 space range min"
 VARIABLE M5_24_ERROR "width_02 to width_02-06 space range max"
 VARIABLE M5_25_ERROR "width_03-08 to width_03-08 unrestricted space min"
 VARIABLE M5_26_ERROR "width_07/08 to width_00/01/02 space range min"
 VARIABLE M5_27_ERROR "width_07/08 to width_00/01/02 space range max"
 VARIABLE M5_28_ERROR "Width_00 to width_05/06 space exception (fixed value)"
 VARIABLE M5_35_ERROR "width_06 to width_06 unrestricted space (min)"
 VARIABLE M5_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M5_38"
 VARIABLE M5_38_ERROR "Unrestricted space (min) "
 VARIABLE M5_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M5_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M5_43_ERROR "Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 "
 VARIABLE M5_44_ERROR "All line ends for widths <= M5_45 must be a aligned or covered at M5_46 space "
 VARIABLE M5_45_ERROR "Max widths for M5_44 check "
 VARIABLE M5_46_ERROR "Space at which the line ends must be aligned or covered "
 VARIABLE M5_47_ERROR "Lines <= M5_45 wide cannot be isolated, must be next to another narrow or wide line "
 VARIABLE M5_48_ERROR "Minimum overlap of line ends in opposite directions at minimum space"
 VARIABLE M5_49_ERROR "Minimum offset of line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 wide wires"
 VARIABLE M5_51_ERROR "Width_06 attacker to width_00-08 victim min space"
 VARIABLE M5_52_ERROR "Width_00-08 attacker to width_06 victim min space"
 VARIABLE M5_60_ERROR "Min length of M5 line (any type, any width)"
 VARIABLE M5_65_ERROR "Min length of holes"
 VARIABLE M5_70_ERROR "Minimum segment length"
 VARIABLE M5_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M5_72_ERROR "segments can be smaller than M5_70 if both adjacent segments are >= M5_73"
 VARIABLE M5_73_ERROR "Minimum segment lengths for M5_72"
 VARIABLE M5_74_ERROR "M5_72 segment to line end space"
 VARIABLE M5_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M5_81_ERROR "Internal corner-to-corner width "
 VARIABLE M5_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M5_83_ERROR "Min width of notched line section"
 VARIABLE M5_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M5err_00_ERROR "Metal5 width_00 value (PGD only)"
 VARIABLE M6_00_ERROR "width_00 value (OGD only)"
 VARIABLE M6_01_ERROR "width_01 value (OGD only)"
 VARIABLE M6_02_ERROR "width_02 value (OGD only)"
 VARIABLE M6_03_ERROR "width_03 value (OGD only)"
 VARIABLE M6_04_ERROR "width_04 value (OGD only)"
 VARIABLE M6_05_ERROR "width_05 value (OGD only)"
 VARIABLE M6_06_ERROR "width_06 value (OGD only)"
 VARIABLE M6_07_ERROR "width_07 value (OGD only)"
 VARIABLE M6_08_ERROR "width_08 value (OGD only)"
 VARIABLE M6_09_ERROR "width_09 value (OGD only)"
 VARIABLE M6_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M6_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M6_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M6_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M6_11_ERROR "width_11 value (OGD only)"
 VARIABLE M6_12_ERROR "width_12 value (OGD only)"
 VARIABLE M6_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M6_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M6_13_ERROR "width_13 value (OGD only)"
 VARIABLE M6_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M6_14_ERROR "width_14 value (OGD only)"
 VARIABLE M6_149_ERROR "Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)"
 VARIABLE M6_15_ERROR "width_15 value (OGD only)"
 VARIABLE M6_150_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153"
 VARIABLE M6_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_153_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M6_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M6_160_ERROR "Minimum overlap of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 "
 VARIABLE M6_161_ERROR "Maximum ETE space for M6_160 (=)"
 VARIABLE M6_162_ERROR "Minimum overlap of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 "
 VARIABLE M6_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M6_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M6_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M6_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M6_249_ERROR "Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)"
 VARIABLE M6_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M6_250_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge"
 VARIABLE M6_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M6_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M6_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M6_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M6_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M6_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M6_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M6_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M6_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M6_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M6_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M6_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M6_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38"
 VARIABLE M6_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M6_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M6_41_ERROR "Metal6 end-to-end space (min)"
 VARIABLE M6_44_ERROR "Width_01/02 to width_01-15 end-to-end space if overlap between facing ends is < M6_45 (min)"
 VARIABLE M6_45_ERROR "Overlap between facing line ends"
 VARIABLE M6_46_ERROR "Length of unfaced edge of a width_01-07/12 line (max value)"
 VARIABLE M6_47_ERROR "ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)"
 VARIABLE M6_48_ERROR "Line end extensions of the <=M6_3 wide line for M6_47 check"
 VARIABLE M6_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M6_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M6_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M6_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M6_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M6_63_ERROR "Min length of width_10 nub"
 VARIABLE M6_65_ERROR "Min length of holes"
 VARIABLE M6_70_ERROR "Minimum segment length"
 VARIABLE M6_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M6_72_ERROR "segments can be smaller than M6_70 if both adjacent segments are >= M6_73"
 VARIABLE M6_73_ERROR "Minimum segment lengths for M6_72"
 VARIABLE M6_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M6_81_ERROR "Internal corner-to-corner width "
 VARIABLE M6_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M6_83_ERROR "Min width of notched line section"
 VARIABLE M6_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M7_00_ERROR "width_00 value (PGD only)"
 VARIABLE M7_01_ERROR "width_01 value (PGD only)"
 VARIABLE M7_02_ERROR "width_02 value (PGD only)"
 VARIABLE M7_03_ERROR "width_03 value (PGD/OGD)"
 VARIABLE M7_04_ERROR "width_04 value (PGD only)"
 VARIABLE M7_05_ERROR "width_05 value (PGD only)"
 VARIABLE M7_06_ERROR "width_06 value (PGD only)"
 VARIABLE M7_07_ERROR "width_07 value (PGD only)"
 VARIABLE M7_08_ERROR "width_08 value (PGD only)"
 VARIABLE M7_09_ERROR "width_09 value (PGD only)"
 VARIABLE M7_21_ERROR "width_01/02 to width_01/02 space range1 min"
 VARIABLE M7_22_ERROR "width_01/02 to width_01/02 space range1 max"
 VARIABLE M7_23_ERROR "width_00/01 to width_00-09 space range2 min"
 VARIABLE M7_24_ERROR "width_00/01 to width_00-09 space range2 max"
 VARIABLE M7_25_ERROR "width_00/01 to width_00-09 unrestricted space min"
 VARIABLE M7_26_ERROR "width_01/02 to width_03/04/05/06/07 space range1 min"
 VARIABLE M7_27_ERROR "width_01/02 to width_03/04/05/06/07 space range1 max"
 VARIABLE M7_31_ERROR "width_03/04 to width_03/04 unrestricted space (min)"
 VARIABLE M7_32_ERROR "width_03/0405/06/07 to width_05/06/07 unrestricted space (min)"
 VARIABLE M7_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M7_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M7_38"
 VARIABLE M7_38_ERROR "width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 unrestricted space (min) "
 VARIABLE M7_41_ERROR "width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)"
 VARIABLE M7_51_ERROR "width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)"
 VARIABLE M7_52_ERROR "width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M7_60_ERROR "Min length for all widths"
 VARIABLE M7_65_ERROR "Min length of holes"
 VARIABLE M7_70_ERROR "Minimum segment length"
 VARIABLE M7_71_ERROR "Minimum lengths of at least one segment, when both adjacent at a corner"
 VARIABLE M7_72_ERROR "segments can be smaller than M7_70 if both adjacent segments are >= M7_73"
 VARIABLE M7_73_ERROR "Minimum segment lengths for M7_72"
 VARIABLE M7_74_ERROR "M7_72 segment to line end space"
 VARIABLE M7_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M7_81_ERROR "Internal corner-to-corner width "
 VARIABLE M7_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M7_83_ERROR "Min width of notched line section"
 VARIABLE M7_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M7err_00_ERROR "Metal7 width_00 value (PGD only)"
 VARIABLE M7err_01_ERROR "Metal7 width_01 value (PGD only)"
 VARIABLE M7err_08_ERROR "Metal7 width_08 value (PGD only)"
 VARIABLE M8_00_ERROR "Only Rectangular M8 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M8_01_ERROR "width_01 value (OGD only)"
 VARIABLE M8_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M8_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M8_04_ERROR "width_04 value (OGD only)"
 VARIABLE M8_05_ERROR "width_05 value (OGD only)"
 VARIABLE M8_06_ERROR "width_06 value (OGD only)"
 VARIABLE M8_07_ERROR "width_07 value (OGD only)"
 VARIABLE M8_08_ERROR "width_08 value (OGD only)"
 VARIABLE M8_09_ERROR "width_09 value (OGD only)"
 VARIABLE M8_10_ERROR "width_10 value (OGD only)"
 VARIABLE M8_121_ERROR "width_06 to width_06 space, fixed space exception"
 VARIABLE M8_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M8_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M8_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M8_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M8_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M8_25_ERROR "width_00 to width_00-09 unrestricted space min"
 VARIABLE M8_26_ERROR "width_00 to width_07-09 space range1 min"
 VARIABLE M8_27_ERROR "width_00 to width_07-09 space range1 max"
 VARIABLE M8_32_ERROR "width_02-09 to width_02-09 unrestricted space (min)"
 VARIABLE M8_35_ERROR "width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M8_37_ERROR "max edge lengths that can violate the forbidden spaces if space between the edges is >=M8_38"
 VARIABLE M8_38_ERROR "width_01-10 to width_01-10 unrestricted space (min) "
 VARIABLE M8_41_ERROR "Metal8 end-to-end space (min)"
 VARIABLE M8_42_ERROR "Metal8 end-to-end space width_01 line to any line (min)"
 VARIABLE M8_50_ERROR "width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M8_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M8_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M8_60_ERROR "Min length for all widths"
 VARIABLE M8_65_ERROR "Min required M8 hole area (sq um)"
 VARIABLE M8_70_ERROR "Minimum segment length"
 VARIABLE M8_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M8_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M8_81_ERROR "Internal corner-to-corner width "
 VARIABLE M8_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M8_83_ERROR "Min width of notched line section"
 VARIABLE M8_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M8err_00_ERROR "Metal8 width_00 value (OGD only)"
 VARIABLE M8err_09_ERROR "Metal8 width_09 value (OGD only)"
 VARIABLE M8err_21_ERROR "BDW-specific Metal8 min space (values less than this are disallowed)"
 VARIABLE M9_00_ERROR "Only Rectangular M9 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M9_01_ERROR "width_01 value (PGD only)"
 VARIABLE M9_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M9_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M9_04_ERROR "width_04 value (PGD only)"
 VARIABLE M9_05_ERROR "width_05 value (PGD only)"
 VARIABLE M9_06_ERROR "width_06 value (PGD only)"
 VARIABLE M9_07_ERROR "width_07 value (PGD only)"
 VARIABLE M9_08_ERROR "width_08 value (PGD only)"
 VARIABLE M9_09_ERROR "width_09 value (PGD only)"
 VARIABLE M9_10_ERROR "width_10 value (PGD only)"
 VARIABLE M9_121_ERROR "width_06 to width_06 space, fixed space exception"
 VARIABLE M9_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M9_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M9_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M9_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M9_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M9_35_ERROR "width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M9_37_ERROR "max edge lengths that can violate the forbidden spaces if space between the edges is >=M9_38"
 VARIABLE M9_38_ERROR "width_01-10 to width_01-10 unrestricted space (min) "
 VARIABLE M9_41_ERROR "Metal9 end-to-end space (min)"
 VARIABLE M9_42_ERROR "Metal9 end-to-end space width_01 line to any line (min)"
 VARIABLE M9_43_ERROR "M9 coverage of Square Via8 orthogonal edge"
 VARIABLE M9_50_ERROR "width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M9_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M9_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M9_60_ERROR "Min length for all widths"
 VARIABLE M9_65_ERROR "Min required M9 hole area (sq um)"
 VARIABLE M9_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M9_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M9_81_ERROR "Internal corner-to-corner width "
 VARIABLE M9_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE MC_01_ERROR "Outer edges of the PRS cells must be line-on-line with the EDM cells boundary."
 VARIABLE MC_02_ERROR "CE1/2/3 cannot overlap the PRS cells"
 VARIABLE MC_03_ERROR "CE1/2/3 cannot overlap the logo cells"
 VARIABLE MIM_01_ERROR "CE1/2 width min"
 VARIABLE MIM_02_ERROR "CE1/2 space min"
 VARIABLE MIM_03_ERROR "Minimum offset between CE1-CE2 edges"
 VARIABLE MIM_04_ERROR "Minimum overlap between CE1-CE2 layers"
 VARIABLE MIM_05_ERROR "CE1-CE2 edges cannot cross each other"
 VARIABLE MIM_06_ERROR "CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)"
 VARIABLE MIM_07_ERROR "CE2 must enclose CE1 edges"
 VARIABLE MIM_22_ERROR "Min required CE1/2 hole area (sq um)"
 VARIABLE MIM_23_ERROR "Minimum CE1/2 jog length"
 VARIABLE MIM_25_ERROR "Min required CE1/2 area (sq um)"
 VARIABLE MIM_26_ERROR "Max extent of CE1/2"
 VARIABLE MIM_51_ERROR "Minimum CE1/2 enclosure of Via10 (all directions)"
 VARIABLE MIM_52_ERROR "Via10 space to unconnected CE1/2"
 VARIABLE MIM_53_ERROR "Via10 cannot land on overlapping CE1/2"
 VARIABLE MIM_54_ERROR "Via10 space to unconnected CE1, when the Via10 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_55_ERROR "Via10 space to unconnected CE2, when the Via10 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_61_ERROR "CE1/2 electrode layers cannot be used as a resistor, must have a M10 or TM1 shunt"
 VARIABLE MIM_62_ERROR "CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)"
 VARIABLE MIM_63_ERROR "CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked"
 VARIABLE MIM_71_ERROR "In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2"
 VARIABLE MIM_72_ERROR "Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_73_ERROR "Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_74_ERROR "CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)"
 VARIABLE MIM_75_ERROR "CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration"
 VARIABLE MIM_81_ERROR "In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2"
 VARIABLE MIM_82_ERROR "Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MIM_83_ERROR "Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MJ0_01_ERROR "MTJID enclosure of MJ0 in OGD (fixed)"
 VARIABLE MJ0_02_ERROR "No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID"
 VARIABLE MJ0_03_ERROR "No GCN, V1, M2 allowed inside MJ0"
 VARIABLE MJ0_04_ERROR "No jogs allowed in MTJID"
 VARIABLE MJ0_05_ERROR "Min space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_06_ERROR "Max space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_07_ERROR "Fixed space from dummy M2 end to MJ0 (in OGD)"
 VARIABLE MJ0_08_ERROR "Minimum space between MJ0 "
 VARIABLE MJ0_09_ERROR "Minimum width of MJ0"
 VARIABLE MTJ_01_ERROR "M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID"
 VARIABLE MTJ_02_ERROR "M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID"
 VARIABLE MTJ_03_ERROR "MTJ fixed width (in OGD)"
 VARIABLE MTJ_04_ERROR "MTJ fixed length (in PGD)"
 VARIABLE MTJ_05_ERROR "MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)"
 VARIABLE MTJ_06_ERROR "MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)"
 VARIABLE MTJ_07_ERROR "MTJ fixed pitch (in PGD)"
 VARIABLE MTJ_08_ERROR "Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH"
 VARIABLE MTJ_09_ERROR "MJO enclosure of MTJ (only allowed value)"
 VARIABLE MTJ_10_ERROR "STTRAMID1, STTRAMID2 must be line-line with MTJID"
 VARIABLE MTJ_11_ERROR "Via2 must be centered on MTJ"
 VARIABLE MTJ_12_ERROR "Via2 length (in OGD) allowed over MTJ"
 VARIABLE MTJ_13_ERROR "Via2 width (in PGD) allowed over MTJ"
 VARIABLE MTJ_14_ERROR "M1 must be centered under MTJ"
 VARIABLE MTJ_15_ERROR "MTJ enclosure of M1 (both OGD and PGD), only allowed value"
 VARIABLE NW_01_ERROR "N-well space to N+ active (all directions), P+ tap (OGD)"
 VARIABLE NW_03_ERROR "N-well enclosure of P+ active (all directions), N+ tap (OGD)"
 VARIABLE NW_12_ERROR "N-well width"
 VARIABLE NW_128_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions"
 VARIABLE NW_129_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions"
 VARIABLE NW_14_ERROR "N-well space"
 VARIABLE NW_17_ERROR "Min required drawn N-well area (in sq um)"
 VARIABLE NW_18_ERROR "Min required drawn N-well hole area (in sq um)"
 VARIABLE NW_21_ERROR "N+ active diffusion space to high voltage nwells"
 VARIABLE NW_22_ERROR "P+ active diffusion enclosure by high voltage nwell"
 VARIABLE NW_23_ERROR "N-well convex corner enclosure of P+ active diffusion corner"
 VARIABLE NW_24_ERROR "N-well concave corner space to N+ active diffusion corner"
 VARIABLE NW_25_ERROR "Minimum N-well segment lengths, when both adjacent at a corner"
 VARIABLE NW_28_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells"
 VARIABLE NW_29_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells"
 VARIABLE NW_30_ERROR "Minimum nwell pitch"
 VARIABLE NW_31_ERROR "N-well space to P+ tap (PGD)"
 VARIABLE NW_33_ERROR "N-well enclosure of N+ tap (PGD)"
 VARIABLE NW_35_ERROR "Maximum nwell length when width is less than NW_35"
 VARIABLE NW_36_ERROR "Maximum N-well facing edge length, if space is less than NW_36"
 VARIABLE NW_41_ERROR "N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges"
 VARIABLE NW_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE NW_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE NW_55_ERROR "N-well X- or Y-direction enclosure of N+ tap diff near short n-well jog <=NW_57"
 VARIABLE NW_56_ERROR "N-well X- or Y-direction space to P+ tap diff near short n-well jog <=NW_57"
 VARIABLE NW_57_ERROR "Max length of short NWL jog for which rules NW_55,NW_56 apply"
 VARIABLE NW_58_ERROR "N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge"
 VARIABLE NW_59_ERROR "Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)"
 VARIABLE NW_60_ERROR "Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)"
 VARIABLE NW_71_ERROR "Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um"
 VARIABLE NW_73_ERROR "N-well width exception for rule NW_71 (um)"
 VARIABLE NW_74_ERROR "N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)"
 VARIABLE PC_00_ERROR "Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction."
 VARIABLE PC_01_ERROR "Polycon width fixed value"
 VARIABLE PC_02_ERROR "Min required Polycon length"
 VARIABLE PC_04_ERROR "All Polycon center lines must be on a 21nm pitch grid across the whole die"
 VARIABLE PC_20_ERROR "Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)"
 VARIABLE PC_21_ERROR "Polycon side-to-side space (min)"
 VARIABLE PC_23_ERROR "Polycon side-to-side forbidden space (fixed value)"
 VARIABLE PC_25_ERROR "Min Polycon end-to-end space, when facing ends are aligned (min)"
 VARIABLE PC_31_ERROR "Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)"
 VARIABLE PC_32_ERROR "Polycon line end extensions for PC_31 check"
 VARIABLE PC_33_ERROR "Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)"
 VARIABLE PC_34_ERROR "Max Polycon length for PC_33 check (<)"
 VARIABLE PC_35_ERROR "Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space"
 VARIABLE PC_36_ERROR "Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space is > PC_56 or the length of all the adjacent GCNs is >=PC_57"
 VARIABLE PC_41_ERROR "Poly overlap of polycon (PGD) for PC_42"
 VARIABLE PC_42_ERROR "Polycon end overlap of poly for PC_41"
 VARIABLE PC_43_ERROR "Polycon side space to poly line-end"
 VARIABLE PC_44_ERROR "Polycon end space to poly side"
 VARIABLE PC_45_ERROR "Poly overlap of polycon (PGD) for PC_46"
 VARIABLE PC_46_ERROR "Polycon end extension beyond poly side for PC_45"
 VARIABLE PC_50_ERROR "End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)"
 VARIABLE PC_51_ERROR "End-to-End space that triggers PC_50 check (<)"
 VARIABLE PC_52_ERROR "Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)"
 VARIABLE PC_53_ERROR "If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space"
 VARIABLE PC_54_ERROR "Max Polycon ETE space for PC_53 check (<=)"
 VARIABLE PC_55_ERROR "If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55"
 VARIABLE PC_56_ERROR "Min Polycon end-to-end space to allow PC_36 overlap"
 VARIABLE PC_57_ERROR "Min length of the 3 adjacent GCNs to allow PC_36 overlap"
 VARIABLE PC_61_ERROR "Min Polycon side space to gate/diffusion OGD edge"
 VARIABLE PC_81_ERROR "Polycon space to Diffcon"
 VARIABLE PC_82_ERROR "Diffcon overlap of Polycon in PGD for PC_83"
 VARIABLE PC_83_ERROR "Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE PC_84_ERROR "Diffcon overlap of Polycon in PGD for PC_85"
 VARIABLE PC_85_ERROR "Polycon end extension beyond Diffcon side (OGD) for PC_84"
 VARIABLE PC_91_ERROR "PC_21, PC_92 spaces on opposite sides of a GCN are not allowed"
 VARIABLE PC_92_ERROR "Space for the PC_91 check"
 VARIABLE PC_93_ERROR "Polycon line extension for PC_91/92 side-to-side space checks only"
 VARIABLE PG_01_ERROR "Poly check grid width (fixed value)"
 VARIABLE PG_02_ERROR "Poly check grid Pitch (fixed value)"
 VARIABLE PG_03_ERROR "Poly check grid must be continuous across the complete length of the active die"
 VARIABLE PG_04_ERROR "Poly check grid OGD space to edge of active die (EOA) fixed value"
 VARIABLE PG_05_ERROR "Poly check grid must centered in drawn digital Poly space"
 VARIABLE PL_00_ERROR "Only Rectangular, Uni-directional Poly shape is allowed"
 VARIABLE PL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE PL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE PL_03_ERROR "Min required Poly length with no restrictions"
 VARIABLE PL_04_ERROR "Short poly end-to-end space (fixed value) (cannot be isolated)"
 VARIABLE PL_05_ERROR "Long poly end-to-end space (fixed value)"
 VARIABLE PL_06_ERROR "Long poly end-to-end space range (maximum)"
 VARIABLE PL_07_ERROR "Medium poly end-to-end space (fixed value)"
 VARIABLE PL_08_ERROR "Long poly end-to-end space range unrestricted min"
 VARIABLE PL_09_ERROR "Space between PL_05 and PL_08 is not allowed"
 VARIABLE PL_100_ERROR "Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length"
 VARIABLE PL_101_ERROR "Max width of long space region that triggers PL_102/103 checks"
 VARIABLE PL_102_ERROR "Forbidden offset between the short space region ends (min)"
 VARIABLE PL_103_ERROR "Forbidden offset between the short space region ends (max)"
 VARIABLE PL_104_ERROR "Minimum space between type B configuration synthesized regions"
 VARIABLE PL_105_ERROR "Need an even number of synthesized polygons in the loop "
 VARIABLE PL_106_ERROR "Oversize of narrow cut for PL_105 check"
 VARIABLE PL_11_ERROR "Poly endcap length"
 VARIABLE PL_12_ERROR "All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)"
 VARIABLE PL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE PL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE PL_16_ERROR "Min offset between adjacent poly line-ends having the same line-end direction"
 VARIABLE PL_24_ERROR "NWL edge parallel to poly must be centered in poly space"
 VARIABLE PL_25_ERROR "Poly end space to diffusion PGD"
 VARIABLE PL_51_ERROR "Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  "
 VARIABLE PL_52_ERROR "Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node."
 VARIABLE PL_55_ERROR "Poly jumper between two diffusions is not allowed."
 VARIABLE PL_61_ERROR "Min overlap of any poly cuts 1 poly pitch apart"
 VARIABLE PL_62_ERROR "A PL_04 end-to-end adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side. PL_04 cannot be isolated."
 VARIABLE PL_63_ERROR "Min offset between any poly cuts 1 poly pitch apart"
 VARIABLE PL_66_ERROR "PL_07 cuts must be aligned"
 VARIABLE PL_67_ERROR "Min offset between PL_07 cuts"
 VARIABLE PL_68_ERROR "Fixed overlap between the PL_07 cuts"
 VARIABLE PL_69_ERROR "A PL_07 region adjacent to a PL_04 must be centered or satify PL_16"
 VARIABLE PL_70_ERROR "Cannot have a single isolated PL_04 next to a centered PL_07"
 VARIABLE PL_71_ERROR "A centered PL_07 cannot have a GCN"
 VARIABLE PL_91_ERROR "Within each cell, all gates are checked to be in a single direction."
 VARIABLE PL_92_ERROR "At full chip DRC, all gates are checked to be in absolute horizontal direction."
 VARIABLE RDL_01_ERROR "RDL wire (217;0) width, minimum"
 VARIABLE RDL_02_ERROR "RDL wire width, maximum (for location other than LMI pad or TSV cap) "
 VARIABLE RDL_03_ERROR "RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value"
 VARIABLE RDL_04_ERROR "RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value"
 VARIABLE RDL_05_ERROR "RDL wire space, minimum"
 VARIABLE RDL_06_ERROR "RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum "
 VARIABLE RDL_07_ERROR "RDL, RDLCAP coverage of TSV on all sides, minimum"
 VARIABLE RDL_08_ERROR "RDL wire offset from LMI PAD center axis, maximum"
 VARIABLE RDL_09_ERROR "RDL wire edge to TSV CAP edge distance, minimum"
 VARIABLE RDL_10_ERROR "RDL wire vertex space to LMI PAD, minimum"
 VARIABLE RDL_11_ERROR "RDL wire vertex space to TSV CAP, minimum"
 VARIABLE RDL_12_ERROR "Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP"
 VARIABLE RDL_13_ERROR "RDL wire jog length (217;0), minimum value"
 VARIABLE RDL_14_ERROR "RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum"
 VARIABLE RDL_15_ERROR "Space between LMI pad and RDL line"
 VARIABLE RDL_16_ERROR "Maximum RDL wire length"
 VARIABLE SDC_03_ERROR "Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)"
 VARIABLE SDC_11_ERROR "Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)"
 VARIABLE SDC_111_ERROR "Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)"
 VARIABLE SK_12_ERROR "Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)"
 VARIABLE SK_22_ERROR "Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)"
 VARIABLE SK_31_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_32_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_41_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_42_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_51_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_52_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_61_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_62_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 5% (600X600nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_71_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_72_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 5% (600X600nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SM0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),"
 VARIABLE SM0_60_ERROR "Fixed length of M0 line (any type, any width) "
 VARIABLE SM0_82_ERROR "Metal0 line-end overlap of poly, fixed value (edge touching M0)"
 VARIABLE SM0_821_ERROR "Metal0 line-end distance from poly, fixed value (other edge)"
 VARIABLE SM3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE SM3_47_ERROR "Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line"
 VARIABLE SNW_29_ERROR "NW_29 relaxation for STT MRAM"
 VARIABLE SV3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE TDC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE TDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE TEDM_01_ERROR "Catch-cup guard ring must be present at top level Cell"
 VARIABLE TEDM_02_ERROR "Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring"
 VARIABLE TEDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE TEDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE TEDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_11_ERROR "Number of I/O cell placement allowed (OGD die TSV EDM ring only)"
 VARIABLE TEDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE TEDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE TEDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE TEDM_15_ERROR "Every 25th OGD staircase cell must be a diode staircase cell"
 VARIABLE TEDM_16_ERROR "There should be at least one PGD staircase cells in each PGD part of EDM ring"
 VARIABLE TEDW_01_ERROR "Corner Cell x"
 VARIABLE TEDW_02_ERROR "Corner Cell y"
 VARIABLE TEDW_03_ERROR "OGD Fill Cell x"
 VARIABLE TEDW_04_ERROR "OGD Fill Cell y"
 VARIABLE TEDW_07_ERROR "OGD IO Cell x"
 VARIABLE TEDW_08_ERROR "OGD IO Cell y"
 VARIABLE TEDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE TEDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE TEDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE TEDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE TM1_01_ERROR "TM1 width allowed range min"
 VARIABLE TM1_02_ERROR "TM1 space allowed range min"
 VARIABLE TM1_03_ERROR "TM1 space allowed range max"
 VARIABLE TM1_04_ERROR "Max TM1 edge length that can violate the max space rule "
 VARIABLE TM1_21_ERROR "TM1 width allowed range max"
 VARIABLE TM1_22_ERROR "Min required TM1 hole area (sq um)"
 VARIABLE TM1_23_ERROR "Minimum TM1 segment lengths, when both adjacent at corners"
 VARIABLE TM1_25_ERROR "Min required TM1 area with a TV1 (sq um)"
 VARIABLE TM1_26_ERROR "Min required TM1 area (sq um)"
 VARIABLE TM1_51_ERROR "TM1 coverage of Via10 (all directions)"
 VARIABLE TM1_60_ERROR "TM1 space above inductors templates has special handling"
 VARIABLE TPC_42_ERROR "Polycon end overlap of poly for PC_41"
 VARIABLE TPC_44_ERROR "Polycon end space to poly side"
 VARIABLE TPC_46_ERROR "Polycon overlap with poly (in OGD) for PC_45"
 VARIABLE TPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE TPL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE TPL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE TPL_11_ERROR "Poly endcap length"
 VARIABLE TPL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE TPL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE TPL_25_ERROR "Poly end space to diffusion PGD"
 VARIABLE TSV_01_ERROR "TSV width, only allowed value"
 VARIABLE TSV_02_ERROR "TSV_02 for X73B (rusnet use only)"
 VARIABLE TSV_03_ERROR "TSV row-to-row separation within spine, only allowed value"
 VARIABLE TSV_04_ERROR "TSV rows in a single spine, only allowed value"
 VARIABLE TSV_05_ERROR "TSV columns in a single spine, only allowed value"
 VARIABLE TSV_06_ERROR "TSV must be centered on the catch cup"
 VARIABLE TSV_07_ERROR "Transistor keepout zone from M1 catch cup grid (all sides)"
 VARIABLE TSV_10_ERROR "Number of allowed TSV spines"
 VARIABLE TSV_21_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1"
 VARIABLE TSV_22_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2"
 VARIABLE TSV_23_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3"
 VARIABLE TSV_61_ERROR "TSV catchcup size (in X) (runset use only)"
 VARIABLE TSV_62_ERROR "TSV catchcup size (in Y) (runset use only)"
 VARIABLE TV1_31_ERROR " TV1A width, fixed value"
 VARIABLE TV1_32_ERROR " TV1A length, fixed value"
 VARIABLE TV1_51_ERROR "TM1 enclosure of  TV1 (all directions)"
 VARIABLE TV1_61_ERROR "Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump"
 VARIABLE TX_01_ERROR "TGOXID is only allowed over V3pitchID and V1pitchID"
 VARIABLE TX_02_ERROR "Min width of TGOXID in any direction"
 VARIABLE TX_03_ERROR "Min space between TGOXID in any direction"
 VARIABLE TX_05_ERROR "PGD edge of TGOXID must be drawn in the middle of the space between poly center lines"
 VARIABLE TX_06_ERROR "TGOXID enclosure of poly end,  in PGD"
 VARIABLE TX_07_ERROR "TGOXID space to poly end,  in PGD"
 VARIABLE TX_08_ERROR "Nwell inside TGOXID and outside TGOXID cannot interact"
 VARIABLE TX_09_ERROR "Min TGOXID enclosure of nwell inside"
 VARIABLE TX_10_ERROR "Min TGOXID space to nwell outside"
 VARIABLE TX_11_ERROR "Min TGOXID enclosure of active gate area inside TGOXID"
 VARIABLE TX_12_ERROR "Min TGOXID space to active gate area outside TGOXID"
 VARIABLE TX_13_ERROR "Min TGOXID space to XGOXID"
 VARIABLE TX_21_ERROR "V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules"
 VARIABLE UHV_01_ERROR "Polycon space to Diffcon"
 VARIABLE UHV_02_ERROR "VCN space to Diffcon (PGD)"
 VARIABLE UHV_04_ERROR "VCN space to polycon (PGD)"
 VARIABLE UHV_05_ERROR "VCN-VCN space (min)"
 VARIABLE UHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE UHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE UHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE UHV_10_ERROR "Via1-Metal2 space (min)"
 VARIABLE UHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE UHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE UHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE UHV_14_ERROR "Via2-Metal3 space (min)"
 VARIABLE UHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE UHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE UHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE UHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE UHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE UHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE UHV_40_ERROR "VCN space to Diffcon side (OGD)"
 VARIABLE UHV_41_ERROR "VCN space to Polycon end (OGD)"
 VARIABLE UHV_42_ERROR "VCN-Metal0 space (min)"
 VARIABLE UHV_43_ERROR "Metal0-Metal0 space (min)"
 VARIABLE UHV_44_ERROR "Via0-Metal0 space (min)"
 VARIABLE UHV_45_ERROR "Via0-Via0 space (min)"
 VARIABLE UHV_46_ERROR "Via0-Metal1 space (min)"
 VARIABLE UHV_47_ERROR "Metal1-Metal1 space (min)"
 VARIABLE UHV_48_ERROR "Via1-Metal1 space (min)"
 VARIABLE UHV_49_ERROR "Metal2-Metal2 space (min)"
 VARIABLE UHV_50_ERROR "Metal3-Metal3 space (min)"
 VARIABLE UHV_51_ERROR "Via3-Via3 space (min)"
 VARIABLE UHV_52_ERROR "Via3-Metal4 space (min)"
 VARIABLE UHV_53_ERROR "Via3-Via4 space (min)"
 VARIABLE UHV_54_ERROR "Via4-Metal4 space (min)"
 VARIABLE UHV_55_ERROR "Via4-Via4 space (min)"
 VARIABLE UHV_56_ERROR "Via4-Metal5 space (min)"
 VARIABLE UHV_57_ERROR "Metal5-Metal5 space (min)"
 VARIABLE UHV_58_ERROR "Via5-Via5 space (min)"
 VARIABLE UHV_59_ERROR "Via5-Metal6 space (min)"
 VARIABLE UHV_60_ERROR "Via5-Via6 space (min)"
 VARIABLE UHV_61_ERROR "Via6-Metal6 space (min)"
 VARIABLE UHV_62_ERROR "Via6-Via7 space (min)"
 VARIABLE UHV_63_ERROR "Via7-Metal7 space (min)"
 VARIABLE UNW_14_ERROR "N-well space"
 VARIABLE UNW_21_ERROR "N+ active diffusion space to ultra high voltage nwells"
 VARIABLE UNW_22_ERROR "P+ active diffusion enclosure by ultra high voltage nwell"
 VARIABLE UV0_01_ERROR "Minimum width of NV0/PV0 layer"
 VARIABLE UV0_05_ERROR "Minimum required area of NV0/PV0 layer (sq um)"
 VARIABLE UV0_06_ERROR "Minimum required hole area of NV0/PV0 layer  (sq um)"
 VARIABLE UV0_07_ERROR "Minimum segment lengths"
 VARIABLE UV0_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV0_09_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner"
 VARIABLE UV0_10_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner"
 VARIABLE UV0_11_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (PGD)"
 VARIABLE UV0_116_ERROR "NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV0_12_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (OGD)"
 VARIABLE UV0_13_ERROR "NV0/PV0 space to non-n/puv0 gate (PGD)"
 VARIABLE UV0_14_ERROR "NV0/PV0 space to non-n/puv0 gate (OGD)"
 VARIABLE UV0_15_ERROR "NV0/PV0 PGD edge must be centered in poly space or poly width"
 VARIABLE UV0_16_ERROR "NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate"
 VARIABLE UV0_17_ERROR "NV0/PV0 concave corner enclosure of non-n/puv0 gate"
 VARIABLE UV0_31_ERROR "Minimum space of NV0/PV0 layer"
 VARIABLE UV0_32_ERROR "NV0/PV0 layer is allowed to have coincident edges of length >="
 VARIABLE UV0_33_ERROR "NV0/PV0 layer is allowed to have coincident corners with space >="
 VARIABLE UV0_34_ERROR "NV0/PV0 layer is allowed to have point touch"
 VARIABLE UV1_01_ERROR "Minimum width of NV1/PV1 layer"
 VARIABLE UV1_05_ERROR "Minimum required area of NV1/PV1 layer (sq um)"
 VARIABLE UV1_06_ERROR "Minimum required hole area of NV1/PV1 layer  (sq um)"
 VARIABLE UV1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UV1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV1_09_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner"
 VARIABLE UV1_10_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner"
 VARIABLE UV1_11_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (PGD)"
 VARIABLE UV1_116_ERROR "NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV1_12_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (OGD)"
 VARIABLE UV1_13_ERROR "NV1/PV1 space to non-n/puv1 gate (PGD)"
 VARIABLE UV1_14_ERROR "NV1/PV1 space to non-n/puv1 gate (OGD)"
 VARIABLE UV1_15_ERROR "NV1/PV1 PGD edge must be centered in poly space or poly width"
 VARIABLE UV1_16_ERROR "NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate"
 VARIABLE UV1_17_ERROR "NV1/PV1 concave corner enclosure of non-n/puv1 gate"
 VARIABLE UV1_31_ERROR "Minimum space of NV1/PV1 layer"
 VARIABLE UV1_32_ERROR "NV1/PV1 layer is allowed to have coincident edges of length >="
 VARIABLE UV1_33_ERROR "NV1/PV1 layer is allowed to have coincident corners with space >="
 VARIABLE UV1_34_ERROR "NV1/PV1 layer is allowed to have point touch"
 VARIABLE UV2_01_ERROR "Minimum width of NV2/PV2 layer"
 VARIABLE UV2_05_ERROR "Minimum required area of NV2/PV2 layer (sq um)"
 VARIABLE UV2_06_ERROR "Minimum required hole area of NV2/PV2 layer  (sq um)"
 VARIABLE UV2_07_ERROR "Minimum segment lengths"
 VARIABLE UV2_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV2_09_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner"
 VARIABLE UV2_10_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner"
 VARIABLE UV2_11_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (PGD)"
 VARIABLE UV2_116_ERROR "NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV2_12_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (OGD)"
 VARIABLE UV2_13_ERROR "NV2/PV2 space to non-n/puv2 gate (PGD)"
 VARIABLE UV2_14_ERROR "NV2/PV2 space to non-n/puv2 gate (OGD)"
 VARIABLE UV2_15_ERROR "NV2/PV2 PGD edge must be centered in poly space or poly width"
 VARIABLE UV2_16_ERROR "NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate"
 VARIABLE UV2_17_ERROR "NV2/PV2 concave corner enclosure of non-n/puv2 gate"
 VARIABLE UV2_31_ERROR "Minimum space of NV2/PV2 layer"
 VARIABLE UV2_32_ERROR "NV2/PV2 layer is allowed to have coincident edges of length >="
 VARIABLE UV2_33_ERROR "NV2/PV2 layer is allowed to have coincident corners with space >="
 VARIABLE UV2_34_ERROR "NV2/PV2 layer is allowed to have point touch"
 VARIABLE UV3_01_ERROR "Minimum width of NV3/PV3 layer"
 VARIABLE UV3_05_ERROR "Minimum required area of NV3/PV3 layer (sq um)"
 VARIABLE UV3_06_ERROR "Minimum required hole area of NV3/PV3 layer  (sq um)"
 VARIABLE UV3_07_ERROR "Minimum segment lengths"
 VARIABLE UV3_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV3_09_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner"
 VARIABLE UV3_10_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner"
 VARIABLE UV3_11_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (PGD)"
 VARIABLE UV3_116_ERROR "NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV3_12_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (OGD)"
 VARIABLE UV3_13_ERROR "NV3/PV3 space to non-n/puv3 gate (PGD)"
 VARIABLE UV3_14_ERROR "NV3/PV3 space to non-n/puv3 gate (OGD)"
 VARIABLE UV3_15_ERROR "NV3/PV3 PGD edge must be centered in poly space or poly width"
 VARIABLE UV3_16_ERROR "NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate"
 VARIABLE UV3_17_ERROR "NV3/PV3 concave corner enclosure of non-n/puv3 gate"
 VARIABLE UV3_31_ERROR "Minimum space of NV3/PV3 layer"
 VARIABLE UV3_32_ERROR "NV3/PV3 layer is allowed to have coincident edges of length >="
 VARIABLE UV3_33_ERROR "NV3/PV3 layer is allowed to have coincident corners with space >="
 VARIABLE UV3_34_ERROR "NV3/PV3 layer is allowed to have point touch"
 VARIABLE V0P_02_ERROR "Via0PAX length (PGD), fixed value"
 VARIABLE V0P_102_ERROR "Via0PAY length (PGD), fixed value"
 VARIABLE V0T_10_ERROR "Via0TAX (bridge via) length, fixed value"
 VARIABLE V0T_11_ERROR "Via0TBX (bridge via) length, fixed value"
 VARIABLE V0T_12_ERROR "Via0TPX (bridge via) length, fixed value"
 VARIABLE V0T_20_ERROR "Via0TAY (bridge via) length, fixed value"
 VARIABLE V0T_21_ERROR "Via0TBY (bridge via) length, fixed value"
 VARIABLE V0T_22_ERROR "Via0TAY/TBY are only allowed in ULP region (under width_02 M1)"
 VARIABLE V0_01_ERROR "Width of Via0, fixed value (OGD)"
 VARIABLE V0_02_ERROR "Via0AX length (PGD), fixed value"
 VARIABLE V0_03_ERROR "Via0BX length (PGD), fixed value"
 VARIABLE V0_04_ERROR "Via0CX length (PGD), fixed value"
 VARIABLE V0_05_ERROR "Via0A length (PGD), fixed value"
 VARIABLE V0_06_ERROR "Via0B length (PGD), fixed value"
 VARIABLE V0_07_ERROR "Via0DX length (PGD), fixed value"
 VARIABLE V0_08_ERROR "Via0EX length (PGD), fixed value"
 VARIABLE V0_09_ERROR "Via0C length (PGD), fixed value"
 VARIABLE V0_10_ERROR "Via0FX length (PGD), fixed value"
 VARIABLE V0_101_ERROR "Width of Via0 in ULP region, fixed value (OGD)"
 VARIABLE V0_102_ERROR "Via0AY length (PGD), fixed value"
 VARIABLE V0_103_ERROR "Via0BY length (PGD), fixed value"
 VARIABLE V0_104_ERROR "Via0CY length (PGD), fixed value"
 VARIABLE V0_105_ERROR "Via0AW length (PGD), fixed value"
 VARIABLE V0_106_ERROR "Via0BW length (PGD), fixed value"
 VARIABLE V0_107_ERROR "Via0DY length (PGD), fixed value"
 VARIABLE V0_108_ERROR "Via0EY length (PGD), fixed value"
 VARIABLE V0_111_ERROR "Width of Via0TAY/TBY, fixed value (OGD)"
 VARIABLE V0_122_ERROR "Unrestricted Via0AY-to-Via0AY center-to-center space"
 VARIABLE V0_142_ERROR "Minimum Via0TBX/TBY overlap of M0"
 VARIABLE V0_171_ERROR "Unrestricted Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_19_ERROR "V0_02-V0T_10 edges are SA edges, the line end edge of Via0PAX can also be self aligned"
 VARIABLE V0_22_ERROR "Unrestricted Via0AX-to-Via0AX center-to-center space"
 VARIABLE V0_23_ERROR "Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (merged via)"
 VARIABLE V0_24_ERROR "Min space between non-SA Via0 edges (PGD)"
 VARIABLE V0_242_ERROR "Minimum Via0TPX overlap of M0"
 VARIABLE V0_25_ERROR "Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)"
 VARIABLE V0_250_ERROR "Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space"
 VARIABLE V0_252_ERROR "Via0TAY/TBY can have 2 or fewer via0 at V0_70<=CTC<V0_250 on any 2 corners, other vias must be >=V0_250 CTC from Via0TAY/TBY "
 VARIABLE V0_26_ERROR "Unrestricted min Via0 edge-to-edge space"
 VARIABLE V0_27_ERROR "V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)"
 VARIABLE V0_28_ERROR "Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value"
 VARIABLE V0_29_ERROR "Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only"
 VARIABLE V0_30_ERROR "A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs"
 VARIABLE V0_31_ERROR "Via0 to VCN space (on different Metal0)"
 VARIABLE V0_32_ERROR "Facing V0PAX/PAY pair to adjacent V0PAX/PAY"
 VARIABLE V0_328_ERROR "Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same"
 VARIABLE V0_33_ERROR "Via0 edge space to Metal0"
 VARIABLE V0_40_ERROR "Min Metal0 side enclosure of Via0"
 VARIABLE V0_42_ERROR "Minimum Via0TAX/TAY overlap of M0"
 VARIABLE V0_43_ERROR "Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines"
 VARIABLE V0_49_ERROR "Metal0 line end enclosure of Via0"
 VARIABLE V0_61_ERROR "Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX"
 VARIABLE V0_62_ERROR "Minimum M1 line end enclosure of Via0 (see V0_61 exception)"
 VARIABLE V0_63_ERROR "M1 line end enclosure of Via0PAX (fixed value) on one end only"
 VARIABLE V0_64_ERROR "M1 line end enclosure of opposite side of Via0PAX"
 VARIABLE V0_66_ERROR "Min M1 line end enclosure of any Via0, when M1 line end is exposed (on either side-edge) as defined by M1_86"
 VARIABLE V0_69_ERROR "M1 coverage of Via0TAY/TBY side, only allowed value"
 VARIABLE V0_70_ERROR "Via0 corner-to-corner space"
 VARIABLE V0_71_ERROR "Unrestricted Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_98_ERROR "V0TAX/TAYs cannot be on a power net"
 VARIABLE V0_99_ERROR "V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging."
 VARIABLE V10_01_ERROR "Square Via10 size ONLY ALLOWED value"
 VARIABLE V10_02_ERROR "Square Via10 to Square Via10 (center-to-center) separation"
 VARIABLE V10_11_ERROR "M10 enclosure of Square Via10"
 VARIABLE V10_12_ERROR "M10 enclosure of Square Via10, orthogonal edge"
 VARIABLE V10_31_ERROR "Width of Via10A/B/C, fixed value"
 VARIABLE V10_32_ERROR "Via10A length, fixed value"
 VARIABLE V10_33_ERROR "Via10B length, fixed value"
 VARIABLE V10_34_ERROR "Via10C length, fixed value"
 VARIABLE V10_40_ERROR "Via10 to Via10 space (all directions)"
 VARIABLE V10_41_ERROR "Via10 to Via10 corner-to-corner space"
 VARIABLE V10_51_ERROR "M10 enclosure of Via10 (all directions)"
 VARIABLE V10_52_ERROR "M10 enclosure of Rectangular Via10, orthogonal edge"
 VARIABLE V11_31_ERROR "Width of Via11A/B/C, fixed value"
 VARIABLE V11_32_ERROR "Via11A length, fixed value"
 VARIABLE V11_33_ERROR "Via11B length, fixed value"
 VARIABLE V11_34_ERROR "Via11C length, fixed value"
 VARIABLE V11_40_ERROR "Via11 to Via11 space (all directions)"
 VARIABLE V11_41_ERROR "Via11 to Via11 corner-to-corner space"
 VARIABLE V11_51_ERROR "M11 enclosure of Via11 (all directions)"
 VARIABLE V1H_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1H_02_ERROR "Via1HA length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_05_ERROR "Via1HD length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_08_ERROR "Via1HG length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_09_ERROR "Via1HJ length (PGD), fixed value (no edge is SA)"
 VARIABLE V1H_10_ERROR "Via1HK length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_11_ERROR "Via1HL length (PGD), fixed value (no edge is SA)"
 VARIABLE V1H_12_ERROR "Via1HM length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1T_01_ERROR "Via1TA-Bridge via length (OGD), fixed value"
 VARIABLE V1T_02_ERROR "Via1TA-Bridge via width (PGD), fixed value"
 VARIABLE V1T_03_ERROR "Via1TB-Bridge via width (PGD), fixed value"
 VARIABLE V1T_11_ERROR "Via1TB-Bridge via length (OGD), fixed value"
 VARIABLE V1T_20_ERROR "The V1T_01/11 edges of V1TA/B must both be aligned with parallel metal edges."
 VARIABLE V1_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1_02_ERROR "Via1A length (PGD), fixed value"
 VARIABLE V1_03_ERROR "Via1B length (PGD), fixed value"
 VARIABLE V1_04_ERROR "Via1C length (PGD), fixed value"
 VARIABLE V1_05_ERROR "Via1D length (PGD), fixed value"
 VARIABLE V1_06_ERROR "Via1F length (PGD), fixed value"
 VARIABLE V1_07_ERROR "Via1G length (PGD), fixed value"
 VARIABLE V1_08_ERROR "Via1J length (PGD), fixed value"
 VARIABLE V1_10_ERROR "Via1L length (PGD), fixed value"
 VARIABLE V1_124_ERROR "Via1 corner-to-corner space (un restricted) doesn't need to meet the V1_25 one pair rule"
 VARIABLE V1_125_ERROR "Via1TB corner-to-corner space (un restricted) doesn't need to meet the V1_26 one pair rule"
 VARIABLE V1_128_ERROR "Unrestricted min Via1 edge-to-edge space (OGD)"
 VARIABLE V1_13_ERROR "Via1O length (PGD), fixed value"
 VARIABLE V1_14_ERROR "Via1R length (PGD), fixed value"
 VARIABLE V1_140_ERROR "Via1 edge enclosure by width_02 Metal1 (OGD) (V1TA/TB are exceptions)"
 VARIABLE V1_142_ERROR "Minimum Via1TA overlap of Metal1 (OGD)"
 VARIABLE V1_15_ERROR "Via1E length (PGD), fixed value"
 VARIABLE V1_16_ERROR "Via1S length (PGD), fixed value"
 VARIABLE V1_17_ERROR "Via1V length (PGD), fixed value"
 VARIABLE V1_20_ERROR "The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_22_ERROR "Unrestricted Via1A-to-Via1A center-to-center space"
 VARIABLE V1_225_ERROR "The tight V1HL to V1HA, non-SA edge corner space (<V1_225) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 "
 VARIABLE V1_226_ERROR "The tight V1HL to any V1, SA edge corner space (<V1_226) is allowed for 2 or fewer vias. The pair must be spaced from other vias by V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are less than 52 long (V1_227) in the PGD direction"
 VARIABLE V1_227_ERROR "Max PGD length of neighboring vias for V1_226 to apply (<)"
 VARIABLE V1_23_ERROR "Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space. "
 VARIABLE V1_24_ERROR "Via1 corner-to-corner space"
 VARIABLE V1_25_ERROR "The tight via-via corner space (<V1_124) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 "
 VARIABLE V1_26_ERROR "The tight Via1TB-Via1TB corner space (<V1_125) is allowed for a single isolated via pair. The pair must be spaced from other vias by V1_28 "
 VARIABLE V1_28_ERROR "Unrestricted min Via1 edge-to-edge space"
 VARIABLE V1_32_ERROR "Via1 to Via0 space (on different Metal1)"
 VARIABLE V1_33_ERROR "Via1 edge space to Metal1"
 VARIABLE V1_40_ERROR "Via1 edge enclosure by width_01 Metal1 (OGD) (V1TA/TB are exceptions)"
 VARIABLE V1_42_ERROR "Minimum Via1TB overlap of Metal1 (OGD)"
 VARIABLE V1_43_ERROR "Via1TA/TB must overlap 2 adjacent M1 lines"
 VARIABLE V1_49_ERROR "Metal1 line-end enclosure of Via1"
 VARIABLE V1_50_ERROR "Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86"
 VARIABLE V1_52_ERROR "All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)"
 VARIABLE V1_53_ERROR "Via1HD/HG can only be covered by a width_L_06 metal2"
 VARIABLE V1_54_ERROR "Via1HJ/HK can only be covered by a width_L_05 metal2"
 VARIABLE V1_55_ERROR "Via1HA can only be covered by a width_M_01 M2 wire"
 VARIABLE V1_56_ERROR "Via1HL/HM can only be covered by a width_L_02 or wider M2 wire"
 VARIABLE V1_61_ERROR "M2 line-end enclosure of Via1 "
 VARIABLE V1_97_ERROR "V1Ts long edge to long edge space (PGD)"
 VARIABLE V1_98_ERROR "V1Ts cannot be on a power net"
 VARIABLE V2H_01_ERROR "Width of Via2HA (PGD), fixed value"
 VARIABLE V2H_02_ERROR "Via2HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_03_ERROR "Width of Via2HG (PGD), fixed value"
 VARIABLE V2H_04_ERROR "Via2HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_05_ERROR "Width of Via2HK (PGD), fixed value"
 VARIABLE V2H_06_ERROR "Via2HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_07_ERROR "Width of Via2HM (PGD), fixed value"
 VARIABLE V2H_08_ERROR "Via2HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_10_ERROR "Only one of the Via2HA/HG/HK/HM PGD edges are aligned to metal edges."
 VARIABLE V2H_11_ERROR "Width of Via2HD (PGD), fixed value"
 VARIABLE V2H_12_ERROR "Via2HD length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_13_ERROR "Width of Via2HJ (PGD), fixed value"
 VARIABLE V2H_14_ERROR "Via2HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_15_ERROR "Width of Via2HL (PGD), fixed value"
 VARIABLE V2H_16_ERROR "Via2HL length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_20_ERROR "None of the Via2HD/HJ/HL edges are aligned to metal edges."
 VARIABLE V2T_01_ERROR "Via2TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_02_ERROR "Via2TA-Bridge via width (OGD), fixed value"
 VARIABLE V2T_03_ERROR "Via2TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_04_ERROR "Via2TB-Bridge via width (OGD), fixed value"
 VARIABLE V2T_05_ERROR "Via2TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_06_ERROR "Via2TC-Bridge via width (OGD), fixed value"
 VARIABLE V2T_20_ERROR "The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel metal edges."
 VARIABLE V2_01_ERROR "Width of below Via2 (PGD), fixed value"
 VARIABLE V2_02_ERROR "Via2A length (OGD), fixed value"
 VARIABLE V2_03_ERROR "Via2B length (OGD), fixed value"
 VARIABLE V2_04_ERROR "Via2D length (OGD), fixed value"
 VARIABLE V2_05_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_06_ERROR "Via2G length (OGD), fixed value"
 VARIABLE V2_07_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_08_ERROR "Via2J length (OGD), fixed value"
 VARIABLE V2_09_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_10_ERROR "Via2V length (OGD), fixed value"
 VARIABLE V2_11_ERROR "Via2L length (OGD), fixed value"
 VARIABLE V2_116_ERROR "Via2GY (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_117_ERROR "Via2GY length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_118_ERROR "Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_119_ERROR "Via2GZ length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_12_ERROR "Via2N length (OGD), fixed value"
 VARIABLE V2_120_ERROR "Via2JX length (OGD), fixed value"
 VARIABLE V2_121_ERROR "Via2S (PGD), fixed value (SA edges)"
 VARIABLE V2_122_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_123_ERROR "Via2GX (PGD), fixed value (SA edges)"
 VARIABLE V2_124_ERROR "Via2GX length (OGD), fixed value"
 VARIABLE V2_127_ERROR "Via2JX (PGD), fixed value (SA edges)"
 VARIABLE V2_128_ERROR "Unrestricted min Via2 edge-to-edge space (SA edges)"
 VARIABLE V2_129_ERROR "Via2VX (PGD), fixed value (SA edges)"
 VARIABLE V2_13_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_130_ERROR "Via2VX length (OGD), fixed value"
 VARIABLE V2_131_ERROR "Via2RX (PGD), fixed value (SA edges)"
 VARIABLE V2_132_ERROR "Via2RX length (OGD), fixed value"
 VARIABLE V2_133_ERROR "Via2RY (PGD), fixed value (SA edges)"
 VARIABLE V2_134_ERROR "Via2RY length (OGD), fixed value"
 VARIABLE V2_135_ERROR "Via2NX (PGD), fixed value (SA edges)"
 VARIABLE V2_136_ERROR "Via2NX length (OGD), fixed value"
 VARIABLE V2_137_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_138_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_139_ERROR "Via2PT (PGD), fixed value (SA edges)"
 VARIABLE V2_14_ERROR "Via2O length (OGD), fixed value"
 VARIABLE V2_140_ERROR "Via2PT length (OGD), fixed value"
 VARIABLE V2_141_ERROR "Via2PU (PGD), fixed value (SA edges)"
 VARIABLE V2_142_ERROR "Minimum Via2TC overlap of Metal2 (PGD). If M2 width is less than V2_42, this is the extension past the nearest M2 edge."
 VARIABLE V2_143_ERROR "Via2PV (PGD), fixed value (SA edges)"
 VARIABLE V2_144_ERROR "Via2PV length (OGD), fixed value"
 VARIABLE V2_145_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_146_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_147_ERROR "Via2PX (PGD), fixed value (SA edges)"
 VARIABLE V2_148_ERROR "Via2PX length (OGD), fixed value"
 VARIABLE V2_149_ERROR "Via2PY (PGD), fixed value (SA edges)"
 VARIABLE V2_150_ERROR "Via2PY length (OGD), fixed value"
 VARIABLE V2_152_ERROR "Via2 to Via1 edge-to-edge space (on different Metal2)"
 VARIABLE V2_16_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_161_ERROR "Via2SA (PGD), fixed value (SA edges)"
 VARIABLE V2_162_ERROR "Via2SA length (OGD), fixed value"
 VARIABLE V2_163_ERROR "Via2SB (PGD), fixed value (SA edges)"
 VARIABLE V2_164_ERROR "Via2SB length (OGD), fixed value"
 VARIABLE V2_165_ERROR "Via2SC (PGD), fixed value (SA edges)"
 VARIABLE V2_166_ERROR "Via2SC length (OGD), fixed value"
 VARIABLE V2_17_ERROR "Via2ZA length (OGD), fixed value"
 VARIABLE V2_172_ERROR "Via2PU length (OGD), fixed value"
 VARIABLE V2_18_ERROR "Via2ZB length (OGD), fixed value"
 VARIABLE V2_19_ERROR "Via2C length (OGD), fixed value"
 VARIABLE V2_20_ERROR "The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_22_ERROR "Unrestricted V2A-to-V2A center-to-center space"
 VARIABLE V2_228_ERROR "Unrestricted min V2HA SA edge to SA edge of any via2s"
 VARIABLE V2_23_ERROR "Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space. "
 VARIABLE V2_24_ERROR "Min Via2 corner-to-corner space (CTC space between V2_24 and V2_250 comes with restrictions)"
 VARIABLE V2_240_ERROR "Only V2_01 width vias can overhang Metal2 (PGD)"
 VARIABLE V2_241_ERROR "Minimum Metal2 enclosure of Via2GY/GZ (PGD)"
 VARIABLE V2_250_ERROR "Min unrestricted Via2 corner-to-corner space"
 VARIABLE V2_251_ERROR "Small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2(big/small) at V2_24<=CTC<V2_250, other vias must be >=V2_250 CTC from the small via "
 VARIABLE V2_252_ERROR "A big via2 can have 2 or fewer small via2 (32 wide) at V2_24<=CTC<V2_250 on any 2 corners, other vias must be >=V2_250 CTC from the big via "
 VARIABLE V2_28_ERROR "Unrestricted min Via2 edge-to-edge space (non-SA edges)"
 VARIABLE V2_32_ERROR "Via2 to Via1 corner-to-corner space (on different Metal2)"
 VARIABLE V2_33_ERROR "Via2 edge space to Metal2"
 VARIABLE V2_40_ERROR "Maximum Via2 overhang of Metal2 (PGD)"
 VARIABLE V2_41_ERROR "Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)"
 VARIABLE V2_42_ERROR "Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is less than V2_42, this is the extension past the nearest M2 edge."
 VARIABLE V2_43_ERROR "Via2TA/TB/TC must overlap 2 adjacent Metal2 lines"
 VARIABLE V2_45_ERROR "Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)"
 VARIABLE V2_46_ERROR "Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)"
 VARIABLE V2_49_ERROR "Metal2 line-end enclosure of Via2"
 VARIABLE V2_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V2_54_ERROR "Via2HJ can only be covered by a width_L_05 metal3"
 VARIABLE V2_61_ERROR "M3 line-end enclosure of Via2 "
 VARIABLE V2_62_ERROR "Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) "
 VARIABLE V2_97_ERROR "Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)"
 VARIABLE V2_98_ERROR "V2Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V3H_01_ERROR "Width of Via3HA (OGD), fixed value"
 VARIABLE V3H_02_ERROR "Via3HA length (PGD), fixed value (one edge SA only)"
 VARIABLE V3H_03_ERROR "Width of Via3HG (OGD), fixed value"
 VARIABLE V3H_04_ERROR "Via3HG length (PGD), fixed value (one edge SA only)"
 VARIABLE V3H_05_ERROR "Width of Via3HK (OGD), fixed value"
 VARIABLE V3H_06_ERROR "Via3HK length (PGD), fixed value (one edge SA only)"
 VARIABLE V3H_07_ERROR "Width of Via3HM (OGD), fixed value"
 VARIABLE V3H_08_ERROR "Via3HM length (PGD), fixed value (one edge SA only)"
 VARIABLE V3H_10_ERROR "Only one of the Via3HA/HG/HK/HM OGD edges are aligned to metal edges."
 VARIABLE V3H_11_ERROR "Width of Via3HD (OGD), fixed value"
 VARIABLE V3H_12_ERROR "Via3HD length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_13_ERROR "Width of Via3HJ (OGD), fixed value"
 VARIABLE V3H_14_ERROR "Via3HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_15_ERROR "Width of Via3HL (OGD), fixed value"
 VARIABLE V3H_16_ERROR "Via3HL length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_17_ERROR "Width of Via3HN (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3H_18_ERROR "Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) "
 VARIABLE V3H_20_ERROR "None of the Via3HD/HJ/HL/HN edges are aligned to metal edges."
 VARIABLE V3T_01_ERROR "Via3TA-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_02_ERROR "Via3TA-Bridge via width (PGD), fixed value"
 VARIABLE V3T_03_ERROR "Via3TB-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_04_ERROR "Via3TB-Bridge via width (PGD), fixed value"
 VARIABLE V3T_05_ERROR "Via3TC-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_06_ERROR "Via3TC-Bridge via width (PGD), fixed value"
 VARIABLE V3T_20_ERROR "The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel metal edges."
 VARIABLE V3_01_ERROR "Width of below Via3 (OGD), fixed value"
 VARIABLE V3_02_ERROR "Via3A length (PGD), fixed value"
 VARIABLE V3_03_ERROR "Via3B length (PGD), fixed value"
 VARIABLE V3_04_ERROR "Via3D length (PGD), fixed value"
 VARIABLE V3_05_ERROR "Via3F length (PGD), fixed value"
 VARIABLE V3_06_ERROR "Via3G length (PGD), fixed value"
 VARIABLE V3_07_ERROR "Via3X length (PGD), fixed value"
 VARIABLE V3_08_ERROR "Via3J length (PGD), fixed value"
 VARIABLE V3_09_ERROR "Via3R length (PGD), fixed value"
 VARIABLE V3_10_ERROR "Via3V length (PGD), fixed value"
 VARIABLE V3_101_ERROR "Width of Via3S (OGD), fixed value (SA edge)"
 VARIABLE V3_102_ERROR "Length of Via3S (PGD), fixed value"
 VARIABLE V3_103_ERROR "Width of Via3U (OGD), fixed value (SA edge)"
 VARIABLE V3_104_ERROR "Length of Via3U (PGD), fixed value"
 VARIABLE V3_105_ERROR "Width of Via3V (OGD), fixed value (SA edge)"
 VARIABLE V3_106_ERROR "Length of Via3V (PGD), fixed value"
 VARIABLE V3_107_ERROR "Width of Via3W (OGD), fixed value (SA edge)"
 VARIABLE V3_108_ERROR "Length of Via3W (PGD), fixed value"
 VARIABLE V3_109_ERROR "Width of Via3X (OGD), fixed value (SA edge)"
 VARIABLE V3_11_ERROR "Via3L length (PGD), fixed value"
 VARIABLE V3_110_ERROR "Length of Via3X (PGD), fixed value"
 VARIABLE V3_111_ERROR "Width of Via3Y (OGD), fixed value (SA edge)"
 VARIABLE V3_112_ERROR "Length of Via3Y (PGD), fixed value"
 VARIABLE V3_113_ERROR "Width of Via3Z (OGD), fixed value (SA edge)"
 VARIABLE V3_114_ERROR "Length of Via3Z (PGD), fixed value"
 VARIABLE V3_12_ERROR "Via3N length (PGD), fixed value"
 VARIABLE V3_120_ERROR "Via3JX length (PGD), fixed value"
 VARIABLE V3_123_ERROR "Via3GX (OGD), fixed value (SA edges)"
 VARIABLE V3_124_ERROR "Via3GX length (PGD), fixed value"
 VARIABLE V3_125_ERROR "Via3XX (OGD), fixed value (SA edges)"
 VARIABLE V3_126_ERROR "Via3XX length (PGD), fixed value"
 VARIABLE V3_127_ERROR "Via3JX (OGD), fixed value (SA edges)"
 VARIABLE V3_128_ERROR "Unrestricted min Via3 edge-to-edge space (SA edges)"
 VARIABLE V3_129_ERROR "Via3VX (OGD), fixed value (SA edges)"
 VARIABLE V3_13_ERROR "Via3S length (PGD), fixed value"
 VARIABLE V3_130_ERROR "Via3VX length (PGD), fixed value"
 VARIABLE V3_131_ERROR "Via3RX (OGD), fixed value (SA edges)"
 VARIABLE V3_132_ERROR "Via3RX length (PGD), fixed value"
 VARIABLE V3_133_ERROR "Via3RY (OGD), fixed value (SA edges)"
 VARIABLE V3_134_ERROR "Via3RY length (PGD), fixed value"
 VARIABLE V3_135_ERROR "Via3NX (OGD), fixed value (SA edges)"
 VARIABLE V3_136_ERROR "Via3NX length (PGD), fixed value"
 VARIABLE V3_137_ERROR "Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)"
 VARIABLE V3_138_ERROR "Via3RZ length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3_14_ERROR "Via3O length (PGD), fixed value"
 VARIABLE V3_142_ERROR "Minimum Via3TC overlap of Metal3 (OGD). If M3 width is less than V3_42, this is the extension past the nearest M3 edge."
 VARIABLE V3_15_ERROR "Via3T length (PGD), fixed value"
 VARIABLE V3_152_ERROR "Via3 to Via2 edge-to-edge space (on different Metal3)"
 VARIABLE V3_153_ERROR "Via3 on isolated M4 to Via2 space (on different Metal3 net)"
 VARIABLE V3_154_ERROR "Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154"
 VARIABLE V3_16_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_161_ERROR "Width of below Via3 (OGD), fixed value (SA edges)"
 VARIABLE V3_162_ERROR "Via3BP length (PGD), fixed value"
 VARIABLE V3_163_ERROR "Via3NP length (PGD), fixed value"
 VARIABLE V3_164_ERROR "Via3OP length (PGD), fixed value"
 VARIABLE V3_165_ERROR "Via3DP length (PGD), fixed value"
 VARIABLE V3_166_ERROR "Via3EP length (PGD), fixed value"
 VARIABLE V3_167_ERROR "Via3TP length (PGD), fixed value"
 VARIABLE V3_168_ERROR "Via3QP length (PGD), fixed value"
 VARIABLE V3_169_ERROR "Via3CP length (PGD), fixed value"
 VARIABLE V3_170_ERROR "Via3RP length (PGD), fixed value"
 VARIABLE V3_171_ERROR "Via3MP length (PGD), fixed value"
 VARIABLE V3_19_ERROR "Via3C length (OGD), fixed value"
 VARIABLE V3_20_ERROR "The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_22_ERROR "Unrestricted V3A-to-V3A center-to-center space"
 VARIABLE V3_228_ERROR "Unrestricted min V3HA SA edge to SA edge of any via3s"
 VARIABLE V3_23_ERROR "Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space. "
 VARIABLE V3_24_ERROR "Min Via3 corner-to-corner space (CTC space between V3_24 and V3_250 comes with restrictions)"
 VARIABLE V3_240_ERROR "Only V3_01 width vias can overhang Metal3 (OGD)"
 VARIABLE V3_25_ERROR "The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 "
 VARIABLE V3_250_ERROR "Min unrestricted Via3 corner-to-corner space"
 VARIABLE V3_251_ERROR "Small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3(big/small) at V3_24<=CTC<V3_250, other vias must be >=V3_250 CTC from the small via "
 VARIABLE V3_252_ERROR "A big via3 can have 2 or fewer small via3 (32 wide) at V3_24<=CTC<V3_250 on any 2 corners, other vias must be >=V3_250 CTC from the big via "
 VARIABLE V3_26_ERROR "Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)"
 VARIABLE V3_28_ERROR "Unrestricted min Via3 edge-to-edge space (non-SA edges)"
 VARIABLE V3_32_ERROR "Via3 to Via2 corner-to-corner space (on different Metal3)"
 VARIABLE V3_33_ERROR "Via3 edge space to Metal3"
 VARIABLE V3_40_ERROR "Maximum Via3 overhang of Metal3 (OGD)"
 VARIABLE V3_41_ERROR "Via3 must be centered on Metal3 (OGD) "
 VARIABLE V3_42_ERROR "Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is less than V3_42, this is the extension past the nearest M3 edge."
 VARIABLE V3_43_ERROR "Via3TA/TB/TC must overlap 2 adjacent Metal3 lines"
 VARIABLE V3_45_ERROR "Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)"
 VARIABLE V3_46_ERROR "Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)"
 VARIABLE V3_49_ERROR "Metal3 line-end enclosure of Via3"
 VARIABLE V3_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V3_54_ERROR "Via3HJ can only be covered by a width_L_05 metal4"
 VARIABLE V3_61_ERROR "M4 line-end enclosure of Via3 "
 VARIABLE V3_62_ERROR "Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) "
 VARIABLE V3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE V3_98_ERROR "V3Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4H_01_ERROR "Width of Via4HA (PGD), fixed value"
 VARIABLE V4H_02_ERROR "Via4HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_03_ERROR "Width of Via4HG (PGD), fixed value"
 VARIABLE V4H_04_ERROR "Via4HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_05_ERROR "Width of Via4HK (PGD), fixed value"
 VARIABLE V4H_06_ERROR "Via4HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_07_ERROR "Width of Via4HM (PGD), fixed value"
 VARIABLE V4H_08_ERROR "Via4HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_10_ERROR "Only one of the Via4HA/HG/HK/HM PGD edges are aligned to metal edges."
 VARIABLE V4H_11_ERROR "Width of Via4HD (PGD), fixed value"
 VARIABLE V4H_12_ERROR "Via4HD length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_13_ERROR "Width of Via4HJ (PGD), fixed value"
 VARIABLE V4H_14_ERROR "Via4HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_15_ERROR "Width of Via4HL (PGD), fixed value"
 VARIABLE V4H_16_ERROR "Via4HL length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_20_ERROR "None of the Via4HD/HJ/HL edges are aligned to metal edges."
 VARIABLE V4T_01_ERROR "Via4TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_02_ERROR "Via4TA-Bridge via width (OGD), fixed value"
 VARIABLE V4T_03_ERROR "Via4TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_04_ERROR "Via4TB-Bridge via width (OGD), fixed value"
 VARIABLE V4T_05_ERROR "Via4TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_06_ERROR "Via4TC-Bridge via width (OGD), fixed value"
 VARIABLE V4T_20_ERROR "The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel metal edges."
 VARIABLE V4_01_ERROR "Width of below Via4 (PGD), fixed value"
 VARIABLE V4_02_ERROR "Via4A length (OGD), fixed value"
 VARIABLE V4_03_ERROR "Via4B length (OGD), fixed value"
 VARIABLE V4_04_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_05_ERROR "Via4F length (OGD), fixed value"
 VARIABLE V4_06_ERROR "Via4G length (OGD), fixed value"
 VARIABLE V4_08_ERROR "Via4J length (OGD), fixed value"
 VARIABLE V4_09_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_10_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_102_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_103_ERROR "Via4P length (OGD), fixed value"
 VARIABLE V4_104_ERROR "Via4Q length (OGD), fixed value"
 VARIABLE V4_105_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_106_ERROR "Via4H length (OGD), fixed value"
 VARIABLE V4_11_ERROR "Via4L length (OGD), fixed value"
 VARIABLE V4_111_ERROR "Width (PGD) of below via4s, fixed value"
 VARIABLE V4_112_ERROR "Via4AS length (OGD), fixed value"
 VARIABLE V4_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V4_114_ERROR "Via4HS length (OGD), fixed value"
 VARIABLE V4_115_ERROR "Via4OS length (OGD), fixed value"
 VARIABLE V4_116_ERROR "Via4PS length (OGD), fixed value"
 VARIABLE V4_117_ERROR "Via4DS length (OGD), fixed value"
 VARIABLE V4_118_ERROR "Via4QS length (OGD), fixed value"
 VARIABLE V4_119_ERROR "Via4RS length (OGD), fixed value"
 VARIABLE V4_12_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_120_ERROR "Via4JX length (OGD), fixed value"
 VARIABLE V4_121_ERROR "Via4W Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_122_ERROR "Via4W length (OGD), fixed value"
 VARIABLE V4_123_ERROR "Via4GX (PGD), fixed value (SA edges)"
 VARIABLE V4_124_ERROR "Via4GX length (OGD), fixed value"
 VARIABLE V4_125_ERROR "Via4Y length (OGD), fixed value"
 VARIABLE V4_126_ERROR "Via4Z length (OGD), fixed value"
 VARIABLE V4_127_ERROR "Via4JX (PGD), fixed value (SA edges)"
 VARIABLE V4_128_ERROR "Unrestricted min Via4 edge-to-edge space (SA edges)"
 VARIABLE V4_129_ERROR "Via4NX (PGD), fixed value (SA edges)"
 VARIABLE V4_13_ERROR "Via4S length (OGD), fixed value"
 VARIABLE V4_130_ERROR "Via4NX length (OGD), fixed value"
 VARIABLE V4_131_ERROR "Via4RX (PGD), fixed value (SA edges)"
 VARIABLE V4_132_ERROR "Via4RX length (OGD), fixed value"
 VARIABLE V4_133_ERROR "Via4RY (PGD), fixed value (SA edges)"
 VARIABLE V4_134_ERROR "Via4RY length (OGD), fixed value"
 VARIABLE V4_135_ERROR "Via4VX (PGD), fixed value (SA edges)"
 VARIABLE V4_136_ERROR "Via4VX length (OGD), fixed value"
 VARIABLE V4_137_ERROR "Via4SX (PGD), fixed value (SA edges)"
 VARIABLE V4_138_ERROR "Via4SX length (OGD), fixed value"
 VARIABLE V4_14_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_142_ERROR "Minimum Via4TC overlap of Metal4 (PGD). If M4 width is less than V4_42, this is the extension past the nearest M4 edge."
 VARIABLE V4_15_ERROR "Via4U length (OGD), fixed value"
 VARIABLE V4_152_ERROR "Via4 to Via3 edge-to-edge space (on different Metal4)"
 VARIABLE V4_16_ERROR "Via4V Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_17_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_19_ERROR "Via4C length (OGD), fixed value"
 VARIABLE V4_20_ERROR "The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_22_ERROR "Unrestricted V4A-to-V4A center-to-center space"
 VARIABLE V4_228_ERROR "Unrestricted min V4HA SA edge to SA edge of any via4s"
 VARIABLE V4_23_ERROR "Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. "
 VARIABLE V4_24_ERROR "Min Via4 corner-to-corner space (CTC space between V4_24 and V4_250 comes with restrictions)"
 VARIABLE V4_240_ERROR "Only V4_01 width vias can overhang Metal4 (PGD)"
 VARIABLE V4_250_ERROR "Min unrestricted Via4 corner-to-corner space"
 VARIABLE V4_251_ERROR "Small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4(big/small) at V4_24<=CTC<V4_250, other vias must be >=V4_250 CTC from the small via "
 VARIABLE V4_252_ERROR "A big via4 can have 2 or fewer small via4 (32 wide) at V4_24<=CTC<V4_250 on any 2 corners, other vias must be >=V4_250 CTC from the big via "
 VARIABLE V4_28_ERROR "Unrestricted min Via4 edge-to-edge space (non-SA edges)"
 VARIABLE V4_29_ERROR "Via4 min edge offset if corner-to-corner space is less than V4_30"
 VARIABLE V4_30_ERROR "Via4  corner-to-corner space limit for V4_29"
 VARIABLE V4_32_ERROR "Via4 to Via3 corner-to-corner space (on different Metal4)"
 VARIABLE V4_33_ERROR "Via4 edge space to Metal4"
 VARIABLE V4_40_ERROR "Maximum Via4 overhang of Metal4 (PGD)"
 VARIABLE V4_41_ERROR "Via4 must be centered on Metal4 (PGD) "
 VARIABLE V4_42_ERROR "Minimum Via4TA/TB overlap of Metal4 (PGD). If M4 width is less than V4_42, this is the extension past the nearest M4 edge."
 VARIABLE V4_43_ERROR "Via4TA/TB/TC must overlap 2 adjacent Metal4 lines"
 VARIABLE V4_45_ERROR "Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)"
 VARIABLE V4_46_ERROR "Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)"
 VARIABLE V4_49_ERROR "Metal4 line-end enclosure of Via4"
 VARIABLE V4_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V4_54_ERROR "Via4HJ can only be covered by a width_L_05 metal5"
 VARIABLE V4_61_ERROR "M5 line-end enclosure of Via4 "
 VARIABLE V4_62_ERROR "Min M5 line-side enclosure of Via4HD/HJ/HL (OGD) "
 VARIABLE V4_97_ERROR "Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)"
 VARIABLE V4_98_ERROR "V4Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4err_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4err_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V5_01_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_02_ERROR "Via5A length (PGD), fixed value"
 VARIABLE V5_03_ERROR "Via5B length (PGD), fixed value"
 VARIABLE V5_04_ERROR "Via5DS length (PGD), fixed value"
 VARIABLE V5_05_ERROR "Via5ES length (PGD), fixed value"
 VARIABLE V5_06_ERROR "Via5D length (PGD), fixed value"
 VARIABLE V5_07_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_08_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_09_ERROR "Via5FA length (PGD), fixed value"
 VARIABLE V5_10_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_101_ERROR "Width of Via5S (OGD), fixed value (SA edge)"
 VARIABLE V5_102_ERROR "Length of Via5S (PGD), fixed value"
 VARIABLE V5_103_ERROR "Width of Via5U (OGD), fixed value (SA edge)"
 VARIABLE V5_104_ERROR "Length of Via5U (PGD), fixed value"
 VARIABLE V5_105_ERROR "Width of Via5V (OGD), fixed value (SA edge)"
 VARIABLE V5_106_ERROR "Length of Via5V (PGD), fixed value"
 VARIABLE V5_107_ERROR "Width of Via5W (OGD), fixed value (SA edge)"
 VARIABLE V5_108_ERROR "Length of Via5W (PGD), fixed value"
 VARIABLE V5_109_ERROR "Width of Via5X (OGD), fixed value (SA edge)"
 VARIABLE V5_11_ERROR "Via5O length (PGD), fixed value"
 VARIABLE V5_110_ERROR "Length of Via5X (PGD), fixed value"
 VARIABLE V5_111_ERROR "Width of Via5Y (OGD), fixed value (SA edge)"
 VARIABLE V5_112_ERROR "Length of Via5Y (PGD), fixed value"
 VARIABLE V5_113_ERROR "Width of Via5Z (OGD), fixed value (SA edge)"
 VARIABLE V5_114_ERROR "Length of Via5Z (PGD), fixed value"
 VARIABLE V5_115_ERROR "Width of Via5FP (OGD), fixed value (SA edge)"
 VARIABLE V5_116_ERROR "Length of Via5FP (PGD), fixed value"
 VARIABLE V5_117_ERROR "Width of Via5HP (OGD), fixed value (SA edge)"
 VARIABLE V5_118_ERROR "Length of Via5HP (PGD), fixed value"
 VARIABLE V5_12_ERROR "Via5Q length (PGD), fixed value"
 VARIABLE V5_128_ERROR "Unrestricted min Via5 edge-to-edge space (SA edges)"
 VARIABLE V5_13_ERROR "Via5R length (PGD), fixed value"
 VARIABLE V5_14_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_15_ERROR "Via5T length (PGD), fixed value"
 VARIABLE V5_152_ERROR "Via5 to Via4 edge-to-edge space (on different Metal5)"
 VARIABLE V5_153_ERROR "Via5 on isolated M6 to Via4 space (on different Metal5)"
 VARIABLE V5_154_ERROR "Isolated M6 line for V5_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V5_154"
 VARIABLE V5_16_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_161_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_162_ERROR "Via5BP length (PGD), fixed value"
 VARIABLE V5_163_ERROR "Via5NP length (PGD), fixed value"
 VARIABLE V5_164_ERROR "Via5OP length (PGD), fixed value"
 VARIABLE V5_165_ERROR "Via5DP length (PGD), fixed value"
 VARIABLE V5_166_ERROR "Via5EP length (PGD), fixed value"
 VARIABLE V5_167_ERROR "Via5TP length (PGD), fixed value"
 VARIABLE V5_168_ERROR "Via5QP length (PGD), fixed value"
 VARIABLE V5_169_ERROR "Via5CP length (PGD), fixed value"
 VARIABLE V5_170_ERROR "Via5RP length (PGD), fixed value"
 VARIABLE V5_171_ERROR "Via5MP length (PGD), fixed value"
 VARIABLE V5_172_ERROR "Via5GP length (PGD), fixed value"
 VARIABLE V5_181_ERROR "Width of Via5YZ (OGD), fixed value"
 VARIABLE V5_182_ERROR "Length of Via5YZ (PGD), fixed value"
 VARIABLE V5_19_ERROR "V5_01 edge of above vias must both be aligned with parallel Metal-6 edges."
 VARIABLE V5_22_ERROR "Unrestricted V5A-to-V5A center-to-center space"
 VARIABLE V5_23_ERROR "Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space. "
 VARIABLE V5_24_ERROR "Min Via5 corner-to-corner space"
 VARIABLE V5_240_ERROR "Only V5_01 (32nm), V5_161 (44nm) width vias (except Via5MP) can overhang Metal5 (OGD)"
 VARIABLE V5_25_ERROR "The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 "
 VARIABLE V5_26_ERROR "Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)"
 VARIABLE V5_28_ERROR "Unrestricted min Via5 edge-to-edge space"
 VARIABLE V5_29_ERROR "Via5 min edge offset if corner-to-corner space is less than V5_30"
 VARIABLE V5_30_ERROR "Via5  corner-to-corner space limit for V5_29"
 VARIABLE V5_32_ERROR "Via5 to Via4 corner-to-corner space (on different Metal5)"
 VARIABLE V5_33_ERROR "Via5 edge space to Metal5"
 VARIABLE V5_40_ERROR "Maximum Via5 overhang of Metal5 (OGD)"
 VARIABLE V5_41_ERROR "Via5 must be centered on Metal5 (OGD)"
 VARIABLE V5_42_ERROR "Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)"
 VARIABLE V5_49_ERROR "Metal5 line-end enclosure of Via5"
 VARIABLE V5_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V5_52_ERROR "Via5YZ must be centered under M6_13/14/15 width M6 (only)"
 VARIABLE V5_54_ERROR "Metal6 concave corner space to Via5"
 VARIABLE V5_61_ERROR "Metal6 line-end enclosure of Via5  (except Via5YZ)"
 VARIABLE V5_62_ERROR "Metal6 line-end enclosure of Via5YZ"
 VARIABLE V6_01_ERROR "Via6A width (OGD), fixed value"
 VARIABLE V6_02_ERROR "Via6A length (PGD), fixed value"
 VARIABLE V6_03_ERROR "Via6B width (OGD), fixed value"
 VARIABLE V6_04_ERROR "Via6B length (PGD), fixed value"
 VARIABLE V6_05_ERROR "Via6C length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_06_ERROR "Via6C width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_07_ERROR "Via6D length (PGD), fixed value"
 VARIABLE V6_08_ERROR "Via6D width (OGD), fixed value"
 VARIABLE V6_09_ERROR "Via6E length (PGD), fixed value"
 VARIABLE V6_10_ERROR "Via6E width (OGD), fixed value"
 VARIABLE V6_101_ERROR "Width of Via6R (PGD), fixed value  (SA edge)"
 VARIABLE V6_102_ERROR "Via6R length (OGD), fixed value"
 VARIABLE V6_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6_105_ERROR "Width of Via6T (PGD), fixed value  (SA edge)"
 VARIABLE V6_106_ERROR "Via6T length (OGD), fixed value"
 VARIABLE V6_107_ERROR "Via6DX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_108_ERROR "Via6DX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_109_ERROR "Via6EX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_11_ERROR "Via6F length (PGD), fixed value"
 VARIABLE V6_110_ERROR "Via6EX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_117_ERROR "Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_118_ERROR "Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_12_ERROR "Via6F width (OGD), fixed value"
 VARIABLE V6_128_ERROR "Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V6_13_ERROR "Via6G length (PGD), fixed value"
 VARIABLE V6_14_ERROR "Via6G width (OGD), fixed value"
 VARIABLE V6_15_ERROR "Via6H length (PGD), fixed value"
 VARIABLE V6_16_ERROR "Via6H width (OGD), fixed value"
 VARIABLE V6_17_ERROR "Via6CX length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_18_ERROR "Via6CX width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_19_ERROR "The long edges of V6A/CY must both be aligned with parallel metal edges"
 VARIABLE V6_20_ERROR "The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges"
 VARIABLE V6_22_ERROR "Via6A-Via6A center-to-center space"
 VARIABLE V6_23_ERROR "Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned"
 VARIABLE V6_24_ERROR "Via6 corner-to-corner space"
 VARIABLE V6_240_ERROR "Via6H are not allowed to overhang"
 VARIABLE V6_25_ERROR "Via6 facing edge space (V6_23,27,28 are exceptions)"
 VARIABLE V6_27_ERROR "Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space "
 VARIABLE V6_28_ERROR "Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned"
 VARIABLE V6_29_ERROR "Via6 min edge offset if corner-to-corner space is less than V6_30"
 VARIABLE V6_30_ERROR "Via6  corner-to-corner space limit for V6_29"
 VARIABLE V6_31_ERROR "Via6 to Via5 edge-edge space (on different M6)"
 VARIABLE V6_32_ERROR "Via6 to Via5 corner-to-corner space (on different M6)"
 VARIABLE V6_33_ERROR "Via6 edge space to Metal6"
 VARIABLE V6_40_ERROR "Maximum Via6 overhang of Metal6 (PGD)"
 VARIABLE V6_41_ERROR "Via6 (except Via6H) must be centered on Metal6 (PGD)"
 VARIABLE V6_48_ERROR "Via6H enclosure by Metal6 min value"
 VARIABLE V6_49_ERROR "Metal6 line end enclosure of Via6"
 VARIABLE V6_51_ERROR "Both opposite edges of a aligned via must be metal aligned"
 VARIABLE V6_54_ERROR "M7 concave corner space to Via6"
 VARIABLE V6_55_ERROR "M7 convex corner coverage of Via6 corner"
 VARIABLE V6_61_ERROR "M7 line end enclosure of Via6 "
 VARIABLE V6_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V6err_02_ERROR "Via6AS length (OGD), fixed value"
 VARIABLE V6err_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6err_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6err_12_ERROR "Via6Q length (OGD), fixed value"
 VARIABLE V6err_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V7_01_ERROR "Via7A width (PGD), fixed value"
 VARIABLE V7_02_ERROR "Via7A length (OGD), fixed value"
 VARIABLE V7_03_ERROR "Via7B width (PGD), fixed value"
 VARIABLE V7_04_ERROR "Via7B length (OGD), fixed value"
 VARIABLE V7_05_ERROR "Via7F width (PGD), fixed value"
 VARIABLE V7_06_ERROR "Via7F length (OGD), fixed value"
 VARIABLE V7_07_ERROR "Via7FS length (PGD), fixed value"
 VARIABLE V7_08_ERROR "Via7GS length (PGD), fixed value"
 VARIABLE V7_09_ERROR "Via7HS length (PGD), fixed value"
 VARIABLE V7_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7_101_ERROR "Width of below Via7, fixed value (OGD SA-edge)"
 VARIABLE V7_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7_103_ERROR "Via7LS length (PGD), fixed value"
 VARIABLE V7_104_ERROR "Via7MS length (PGD), fixed value"
 VARIABLE V7_105_ERROR "Via7NS length (PGD), fixed value"
 VARIABLE V7_106_ERROR "Via7OS length (PGD), fixed value"
 VARIABLE V7_107_ERROR "Via7PS length (PGD), fixed value"
 VARIABLE V7_108_ERROR "Via7QS length (PGD), fixed value"
 VARIABLE V7_109_ERROR "Via7RS length (PGD), fixed value"
 VARIABLE V7_11_ERROR "Rectangular Via7C width, ONLY ALLOWED value"
 VARIABLE V7_12_ERROR "Rectangular Via7C length, ONLY ALLOWED value"
 VARIABLE V7_128_ERROR "Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V7_13_ERROR "Rectangular Via7D width, ONLY ALLOWED value"
 VARIABLE V7_14_ERROR "Rectangular Via7D length, ONLY ALLOWED value"
 VARIABLE V7_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7_153_ERROR "Width of Via7US, fixed value (OGD SA edge)"
 VARIABLE V7_154_ERROR "Via7US length (PGD), fixed value"
 VARIABLE V7_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V7_159_ERROR "Width of Via7XS, fixed value (OGD SA edge)"
 VARIABLE V7_16_ERROR "Rectangular Via7E width, ONLY ALLOWED value"
 VARIABLE V7_160_ERROR "Via7XS length (PGD), fixed value"
 VARIABLE V7_161_ERROR "Width of Via7YS, fixed value (OGD SA edge)"
 VARIABLE V7_162_ERROR "Via7YS length (PGD), fixed value"
 VARIABLE V7_163_ERROR "Width of Via7ZS, fixed value (OGD SA edge)"
 VARIABLE V7_164_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_17_ERROR "Rectangular Via7E length, ONLY ALLOWED value"
 VARIABLE V7_22_ERROR "Via7A-to-Via7A center-to-center space (on different M7 lines)"
 VARIABLE V7_23_ERROR "Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space. "
 VARIABLE V7_24_ERROR "Via7 corner-to-corner space"
 VARIABLE V7_28_ERROR "Unrestricted min Via7 edge-to-edge space (non-SA edges)"
 VARIABLE V7_29_ERROR "Via7 min edge offset if corner-to-corner space is less than V7_30"
 VARIABLE V7_30_ERROR "Via7 corner-to-corner space limit for V7_29"
 VARIABLE V7_32_ERROR "Via7 to Via6 space (on different Metal7, all-directional check)"
 VARIABLE V7_33_ERROR "Via7 edge space to Metal7"
 VARIABLE V7_40_ERROR "Maximum Via7 overhang of Metal7 (OGD/PGD)"
 VARIABLE V7_41_ERROR "Via7 must be centered on Metal7 (PGD/OGD)"
 VARIABLE V7_42_ERROR "Redundant Rectangular Via7s must be aligned with each other"
 VARIABLE V7_49_ERROR "Metal7 line-end enclosure of Via7"
 VARIABLE V7_51_ERROR "Both opposite edges of a aligned via (Via7A/B/F) must be metal aligned"
 VARIABLE V7_52_ERROR "M8 enclosure of Via7C/D/E (one edge at a corner)"
 VARIABLE V7_53_ERROR "M8 line-end enclosure of Via7C/D/E, orthogonal edge"
 VARIABLE V7_54_ERROR "Metal8 concave corner space to Via7A/B/F"
 VARIABLE V7_61_ERROR "Metal8 line-end enclosure of Via7A/B/F "
 VARIABLE V7err_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7err_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7err_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7err_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7err_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7err_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7err_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7err_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7err_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V8_01_ERROR "Square Via8 size ONLY ALLOWED value"
 VARIABLE V8_02_ERROR "Square Via8 to Square Via8 (center-to-center) separation"
 VARIABLE V8_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8_11_ERROR "Maximum Square Via8 overhang of Metal8"
 VARIABLE V8_12_ERROR "M8 enclosure of Square Via8, orthogonal edge"
 VARIABLE V8_131_ERROR "Rectangular Via8RA width, ONLY ALLOWED value"
 VARIABLE V8_132_ERROR "Rectangular Via8RA length, ONLY ALLOWED value"
 VARIABLE V8_153_ERROR "A Rectangular Via8 that overhangs an M8 edge is only allowed on OGD M8 and must be centered on the OGD M8 line."
 VARIABLE V8_21_ERROR "Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_31_ERROR "Rectangular Via8 width, ONLY ALLOWED value"
 VARIABLE V8_32_ERROR "Rectangular Via8 length, ONLY ALLOWED value"
 VARIABLE V8_33_ERROR "Rectangular Via8 Long edge facing space to Square or Rectangular Via8 "
 VARIABLE V8_34_ERROR "Rectangular Via8 Short edge facing space to Square or Rectangular Via8 "
 VARIABLE V8_35_ERROR "Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 "
 VARIABLE V8_39_ERROR "Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)"
 VARIABLE V8_40_ERROR "Redundant Rectangular Via8s must be aligned with each other"
 VARIABLE V8_41_ERROR "Rectangular Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_51_ERROR "M8 enclosure of Rectangular Via8 (one edge at a corner)"
 VARIABLE V8_52_ERROR "M8 enclosure of Rectangular Via8, orthogonal edge"
 VARIABLE V8_53_ERROR "Max extent of Rectangular Via8 short edge beyond M8 side"
 VARIABLE V8_61_ERROR "Max extent of Square Via8 edge beyond M9 edge"
 VARIABLE V8_62_ERROR "M9 coverage of Square Via8 orthogonal edge"
 VARIABLE V8_71_ERROR "Max extent of Rectangular Via8 long edge beyond M9 edge"
 VARIABLE V8_72_ERROR "M9 coverage of Rectangular Via8 short edge, minimum"
 VARIABLE V8_73_ERROR "Max extent of Redundant Rectangular Via8 long edge beyond M9 edge"
 VARIABLE V8err_01_ERROR "Square Via8SS ONLY ALLOWED value"
 VARIABLE V8err_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8err_131_ERROR "Rectangular Via8RA width, ONLY ALLOWED value"
 VARIABLE V8err_132_ERROR "Rectangular Via8RA length, ONLY ALLOWED value"
 VARIABLE V8err_31_ERROR "Rectangular Via8RS width, ONLY ALLOWED value"
 VARIABLE V8err_32_ERROR "Rectangular Via8RS length, ONLY ALLOWED value"
 VARIABLE V9_01_ERROR "Square Via9 size ONLY ALLOWED value"
 VARIABLE V9_02_ERROR "Square Via9 to Square Via9 (center-to-center) separation"
 VARIABLE V9_11_ERROR "M9 enclosure of Square Via9"
 VARIABLE V9_12_ERROR "M9 enclosure of Square Via9, orthogonal edge"
 VARIABLE V9_21_ERROR "Square Via9 to Via8 (square/rectangular) space (on different M9 net, all-directional check)"
 VARIABLE V9_31_ERROR "Rectangular Via9 width, ONLY ALLOWED value"
 VARIABLE V9_32_ERROR "Rectangular Via9 length, ONLY ALLOWED value"
 VARIABLE V9_33_ERROR "Rectangular Via9 space to Via9 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check"
 VARIABLE V9_34_ERROR "Via9C length, fixed value"
 VARIABLE V9_35_ERROR "Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 "
 VARIABLE V9_39_ERROR "Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V9_33)"
 VARIABLE V9_40_ERROR "Via9 to Via9 space (all directions)"
 VARIABLE V9_41_ERROR "Via9 to Via9 corner-to-corner space"
 VARIABLE V9_51_ERROR "M9 enclosure of Rectangular Via9"
 VARIABLE V9_52_ERROR "M9 enclosure of Rectangular Via9, orthogonal edge"
 VARIABLE V9_61_ERROR "Max extent of Square Via9 edge beyond M10 edge"
 VARIABLE V9_62_ERROR "M10 coverage of Square Via9 orthogonal edge"
 VARIABLE V9_71_ERROR "Max extent of Rectangular Via9 long edge beyond M10 edge"
 VARIABLE V9_72_ERROR "M10 coverage of Rectangular Via9 short edge, minimum"
 VARIABLE VCH_01_ERROR "Width of VCNHB/HC (OGD), fixed value"
 VARIABLE VCH_02_ERROR "VCNHB length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VCH_03_ERROR "VCNHC length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VC_01_ERROR "Width of all VCNs, fixed value (OGD)"
 VARIABLE VC_02_ERROR "VCNAX length fixed value"
 VARIABLE VC_03_ERROR "VCNA length, fixed value"
 VARIABLE VC_04_ERROR "VCNBX length, fixed value"
 VARIABLE VC_05_ERROR "VCNCX length, fixed value"
 VARIABLE VC_06_ERROR "VCNDX length, fixed value"
 VARIABLE VC_07_ERROR "VCNB length, fixed value"
 VARIABLE VC_08_ERROR "VCNEX length, fixed value"
 VARIABLE VC_09_ERROR "VCNFX length, fixed value"
 VARIABLE VC_10_ERROR "VCNC length, fixed value"
 VARIABLE VC_11_ERROR "VCNGX length, fixed value"
 VARIABLE VC_12_ERROR "VCNJX length, fixed value"
 VARIABLE VC_134_ERROR "The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, also note this line end falls of the 21nm TCN line end grid by 6nm) "
 VARIABLE VC_139_ERROR "max VCNBX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_19_ERROR "VC_01 edges of above vias must be aligned with Metal-0 side edges."
 VARIABLE VC_22_ERROR "Unrestricted VCNAX-to-VCNAX center-to-center space"
 VARIABLE VC_23_ERROR "Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (merged via)"
 VARIABLE VC_24_ERROR "Min space between non-metal-aligned VCN edges (OGD)"
 VARIABLE VC_26_ERROR "Min space between VCN edges (PGD)"
 VARIABLE VC_30_ERROR "Diffcon line-end enclosure of VCN (metal-aligned edge), min value"
 VARIABLE VC_31_ERROR "max VCNDX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_32_ERROR "max VCNGX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_33_ERROR "Non-metal aligned VCN edge extent beyond Diffcon side, min value"
 VARIABLE VC_34_ERROR "VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)"
 VARIABLE VC_35_ERROR "max VCNJX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_36_ERROR "VCN space to Diffcon, PGD"
 VARIABLE VC_37_ERROR "VCN space to Diffcon, OGD"
 VARIABLE VC_38_ERROR "VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37"
 VARIABLE VC_39_ERROR "max VCNB OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_40_ERROR "All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)"
 VARIABLE VC_41_ERROR "max VCNDX OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_42_ERROR "Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN."
 VARIABLE VC_43_ERROR "VCN edge enclosure of Polycon end, max value OGD"
 VARIABLE VC_44_ERROR "VCN edge space to Polycon side (PGD)"
 VARIABLE VC_46_ERROR "VCN edge space to Polycon end (OGD)"
 VARIABLE VC_47_ERROR "max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_48_ERROR "VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46"
 VARIABLE VC_49_ERROR "VCNHC edge space to Polycon side (PGD)"
 VARIABLE VC_51_ERROR "VCNHB/HC can be under a M0L_03/04 line"
 VARIABLE VC_61_ERROR "Minimum M0 line end enclosure of VCN"
 VARIABLE VC_70_ERROR "VCN corner-to-corner space"
 VARIABLE VD_07_ERROR "Via7 space threshold that subjects the array to max area check"
 VARIABLE VD_08_ERROR "Via8 space threshold that subjects the array to max area check"
 VARIABLE VD_09_ERROR "Via9 space threshold that subjects the array to max area check"
 VARIABLE VD_10_ERROR "Via9 space threshold that subjects the array to max area check"
 VARIABLE VD_11_ERROR "Via10 space threshold that subjects the array to max area check"
 VARIABLE VD_17_ERROR "Via 7 array width exception limit"
 VARIABLE VD_18_ERROR "Via 8 array width exception limit"
 VARIABLE VD_19_ERROR "Via 9 array width exception limit"
 VARIABLE VD_20_ERROR "Via 9 array width exception limit"
 VARIABLE VD_21_ERROR "Via 10 array width exception limit"
 VARIABLE VD_27_ERROR "Maximum Via 7 array area after merge and exception"
 VARIABLE VD_28_ERROR "Maximum Via 8 array area after merge and exception"
 VARIABLE VD_29_ERROR "Maximum Via 9 array area after merge and exception"
 VARIABLE VD_30_ERROR "Maximum Via 9 array area after merge and exception"
 VARIABLE VD_31_ERROR "Maximum Via 10 array area after merge and exception"
 VARIABLE VD_57_ERROR "Max width of merged Via 7 array"
 VARIABLE VD_58_ERROR "Max width of merged Via 8 array"
 VARIABLE VD_59_ERROR "Max width of merged Via 9 array"
 VARIABLE VD_60_ERROR "Max width of merged Via 9 array"
 VARIABLE VD_61_ERROR "Max width of merged Via 10 array"
 VARIABLE XDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE XG_01_ERROR "XGOXID is only allowed in ULPpitchID or in logic pitch"
 VARIABLE XG_02_ERROR "Min width of XGOXID in any direction"
 VARIABLE XG_03_ERROR "Min space between XGOXID in any direction"
 VARIABLE XG_05_ERROR "PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines"
 VARIABLE XG_06_ERROR "XGOXID enclosure of poly end,  in PGD"
 VARIABLE XG_07_ERROR "XGOXID space to poly end,  in PGD"
 VARIABLE XG_08_ERROR "Nwell inside XGOXID and outside XGOXID cannot interact"
 VARIABLE XG_09_ERROR "Min XGOXID enclosure of nwell inside"
 VARIABLE XG_10_ERROR "Min XGOXID space to nwell outside"
 VARIABLE XG_11_ERROR "Min XGOXID enclosure of active gate area inside XGOXID"
 VARIABLE XG_12_ERROR "Min XGOXID space to active gate area outside XGOXID"
 VARIABLE XG_13_ERROR "Min XGOXID space to TGOXID"
 VARIABLE XG_21_ERROR "ULPpitchID must always be covered by XGOXID as shown in the transition rules"
 VARIABLE XPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE XPL_02_ERROR "Poly pitch, ONLY ALLOWED value"

#ENDIF //_P1273d5_DR_TVF_

#ENDIF //DOT5
#IFDEF DR_PROCESS dotSix


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/runset_libs/x12dev_drwork_rst/Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.6.txt


#IFNDEF _P1273d6_DR_TVF_
  #DEFINE _P1273d6_DR_TVF_

  // define all rule labels as their constant numeric values
 VARIABLE ADC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE ADC_21 0.14 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE AG4_01 0.08 // Min AG4 width
 VARIABLE AG4_02 0.08 // Min AG4 space
 VARIABLE AG4_03 0.04 // Min AG4 jog segment length
 VARIABLE AG4_04 0.2 // Min AG4 space along a M4 line
 VARIABLE AG4_07 0.1 // Min AG4 overlap of M4 line end
 VARIABLE AG4_08 0.1 // Min AG4 overlap of Via3/Via4
 VARIABLE AG4_09 0.02 // Min AG4 overlap of M4 line side
 VARIABLE AG4_10 0.048 // Max M4 space that gets AG4 synthesis
 VARIABLE AG6_01 0.08 // Min AG6 width
 VARIABLE AG6_02 0.08 // Min AG6 space
 VARIABLE AG6_03 0.04 // Min AG6 jog segment length
 VARIABLE AG6_04 0.4 // Min AG6 space along a M6 line
 VARIABLE AG6_07 0.1 // Min AG6 overlap of M6 line end
 VARIABLE AG6_08 0.1 // Min AG6 overlap of Via5/Via6
 VARIABLE AG6_09 0.04 // Min AG6 overlap of M6 line side
 VARIABLE AG6_10 0.083 // Max M6 space that gets AG6 synthesis
 VARIABLE AL_01 0.14 // Minimum width of NAL/PAL layer
 VARIABLE AL_05 0.0235 // Minimum required area of NAL/PAL layer (sq um)
 VARIABLE AL_06 0.06 // Minimum required hole area of NAL/PAL layer  (sq um)
 VARIABLE AL_07 0.07 // Minimum segment lengths
 VARIABLE AL_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE AL_09 0.21 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner
 VARIABLE AL_10 1 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner
 VARIABLE AL_11 0.021 // NAL/PAL enclosure of nuva/puva gate (PGD)
 VARIABLE AL_116 0.0598 // NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE AL_12 0.021 // NAL/PAL enclosure of nuva/puva gate (OGD)
 VARIABLE AL_13 0.021 // NAL/PAL space to non-n/puva gate (PGD)
 VARIABLE AL_14 0.021 // NAL/PAL space to non-n/puva gate (OGD)
 VARIABLE AL_15 0 // NAL/PAL PGD edge must be centered in poly space or poly width
 VARIABLE AL_16 0.066 // NAL/PAL unrestricted convex corner enclosure of nuva/puva gate
 VARIABLE AL_17 0.066 // NAL/PAL concave corner enclosure of non-n/puva gate
 VARIABLE AL_31 0.14 // Minimum space of NAL/PAL layer
 VARIABLE AL_32 0.07 // NAL/PAL layer is allowed to have coincident edges of length >=
 VARIABLE AL_33 0.07 // NAL/PAL layer is allowed to have coincident corners with space >=
 VARIABLE AL_34 0 // NAL/PAL layer is allowed to have point touch
 VARIABLE AN_72 0 // DiodeID must be drawn line on line with the nwell enclosing the diode.
 VARIABLE APC_42 0.054 // Min Polycon end overlap of poly for PC_41
 VARIABLE APC_44 0.016 // Min Polycon end space to poly side
 VARIABLE APL_01 0.09 // Poly width, ONLY ALLOWED value
 VARIABLE APL_02 0.14 // Poly pitch, ONLY ALLOWED value
 VARIABLE APL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE APL_11 0.045 // Min Poly endcap length
 VARIABLE APL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE APL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE APL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE BC_00 0 // All Bitcell Cell Names must be within the SRAMPOLYID layer  
 VARIABLE BDC_02 0.065 // Minimum diffcon length
 VARIABLE BDC_03 0.04 // Diffcon end-to-end (ETE) space (min)
 VARIABLE BDC_04 0.005 // Diffcon side space to poly, ONLY ALLOWED value 
 VARIABLE BDC_11 0.006 // Transistor diffusion enclosure of diffcon (max value)
 VARIABLE BDC_31 0.012 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE BDC_33 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE BDC_36 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE BDF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE BDF_91 0.04 // Transistor pdiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDF_92 0.028 // Transistor ndiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDG_91 0.028 // SRAM Diffusion check grid width (min value)
 VARIABLE BDG_92 0.084 // SRAM Diffusion check grid width (max value)
 VARIABLE BDG_93 0.056 // SRAM Diffusion check grid space (fixed value1)
 VARIABLE BDG_94 0.128 // SRAM Diffusion check grid space (fixed value2)
 VARIABLE BJ_01 0.124 // N+ S/D block width (post generation)
 VARIABLE BJ_03 0.014 // NSD block space to active n+ diffusion
 VARIABLE BJ_05 0.014 // NSD block enclosure of active p+ diffusion
 VARIABLE BJ_11 0.014 // Ntip block space to active n-diffusion edge
 VARIABLE BJ_12 0.014 // Ntip block enclosure of active p-diffusion edge
 VARIABLE BJ_14 0.1059 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE BJ_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE BK_02 0.124 // P+ S/D block space
 VARIABLE BK_03 0.014 // PSD block space to active p+ diffusion
 VARIABLE BK_05 0.014 // PSD block enclosure of active n+ diffusion
 VARIABLE BK_11 0.014 // Ptip block space to active p-diffusion edge
 VARIABLE BK_12 0.014 // Ptip block enclosure of active n-diffusion edge
 VARIABLE BK_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE BK_15 0.1059 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE BK_23 0.014 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE BLDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)
 VARIABLE BLDI_102 10.8 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)
 VARIABLE BLDI_192 13 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)
 VARIABLE BLDI_202 12.4 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )
 VARIABLE BLDI_292 16.5 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)
 VARIABLE BLDI_302 25 // Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)
 VARIABLE BLDI_392 15.3 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)
 VARIABLE BLDI_402 15.5 // Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram
 VARIABLE BLDI_492 12 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)
 VARIABLE BLDI_592 20.5 // Max allowed Intermediate Exposed N-diff density (SDP/HDDP)
 VARIABLE BLD_233 54.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE BLD_234 43.5 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)
 VARIABLE BLD_333 62.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)
 VARIABLE BLD_334 43.14 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)
 VARIABLE BLD_431 3.7 // Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)
 VARIABLE BLD_433 59 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)
 VARIABLE BLD_531 2.6 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram
 VARIABLE BLD_533 49.74 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)
 VARIABLE BLD_534 44 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)
 VARIABLE BLD_620 17 // Max required local VCN density inside STTRAMID1/2 (LD_620 exception)
 VARIABLE BLD_631 0 // Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)
 VARIABLE BLD_633 66.7 // Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)
 VARIABLE BLD_731 3.9 // Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU 
 VARIABLE BNW_01 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BNW_03 0.014 // N-well enclosure of P+ active diffusion, in gate-direction
 VARIABLE BNW_24 0.1059 // N-well concave corner space to N+ active diffusion corner
 VARIABLE BNW_28 56 // P1273 NW_28 relaxation for sram
 VARIABLE BNW_29 56 // P1273 NW_29 relaxation for sram
 VARIABLE BNW_31 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BPC_41 0.031 // Poly overlap of polycon (PGD) for PC_42
 VARIABLE BPC_44 0.01 // Polycon end space to poly side
 VARIABLE BPC_46 0.026 // Polycon end extension beyond poly side for PC_45
 VARIABLE BPC_47 0 // Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)
 VARIABLE BPC_61 0.02 // Polycon side space to gate/diffusion edge
 VARIABLE BPC_81 0.0228 // Polycon space to Diffcon
 VARIABLE BPC_83 0.005 // Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE BPL_01 0.032 // SRAM poly width, fixed value
 VARIABLE BPL_02 0.07 // SRAM poly pitch, fixed value
 VARIABLE BPL_04 0.036 // Short poly end-to-end space (fixed value) (cannot be isolated)
 VARIABLE BPL_11 0.018 // Poly endcap length
 VARIABLE BPL_13 0.01 // Max enclosure of poly by OGD diffusion edges
 VARIABLE BU_01 85 // Bump width, only allowed value
 VARIABLE BU_02 130.3 // Bump to Bump separation (center-to-center, minimum)
 VARIABLE BU_03 0 // Each Bump must have a TV1
 VARIABLE BU_04 0 // Bump to Bump separation core region (center-to-center, maximum)***
 VARIABLE BU_05 0 // Bump to Bump separation IO region (center-to-center, maximum)***
 VARIABLE BU_06 0 // Bump to Bump separation IO-core transition region (center-to-center, maximum)***
 VARIABLE BU_101 40 // C4EMIB Bump width, only allowed value
 VARIABLE BU_102 55 // C4EMIB Bump to C4EMIB Bump separation (center-to-center, minimum)
 VARIABLE BU_103 0 // Each C4EMIB Bump must have a TV1
 VARIABLE BU_104 0 // C4EMIB Bump to C4EMIB Bump separation (center-to-center, maximum)***
 VARIABLE BU_105 0 // C4EMIB Bump to C4 Bump separation (center-to-center, maximum)***
 VARIABLE BU_110 0 // C4EMIB bumps must be drawn inside EMIBBUMPZONE ID (layer 81.79)
 VARIABLE BU_111 0 // C4 bumps must be outside EMIBBUMPZONE ID
 VARIABLE BU_112 306 // C4EMIB Bump to C4 Bump separation (center-to-center, minimum)
 VARIABLE BU_124 0 // TV1 offset is not not allowed for C4EMIB bump (TV1 must be centered on C4EMIB bump)
 VARIABLE BU_21 750 // Fixed Width of outer ring from EOA that requires additional rules
 VARIABLE BU_22 10.5 // Max allowed offset from center of Rectangular TV1 to center of Bump
 VARIABLE BU_23 0 // TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via
 VARIABLE BU_24 0 // TV1 offset is not allowed towards the edge of the die in the outer ring
 VARIABLE BU_25 980 // Allowed gap in outer ring measured from die center line
 VARIABLE BVC_01 0.042 // Bitcell ViaconA width, fixed value (SA edge)
 VARIABLE BVC_02 0.046 // Bitcell ViaconA length, fixed value (non-SA edge)
 VARIABLE BXG_11 0.229 // SRAM Min XGOXID enclosure of active gate area inside XGOXID 
 VARIABLE CDW_100 2.1 // Window for CD_100
 VARIABLE CDW_101 2.1 // Window for CD_101
 VARIABLE CDW_102 2.1 // Window for CD_102
 VARIABLE CDW_103 2.1 // Window for CD_103
 VARIABLE CDW_104 2.1 // Window for CD_104
 VARIABLE CDW_105 2.8 // Window for CD_105
 VARIABLE CDW_106 2.8 // Window for CD_106
 VARIABLE CDW_107 2.8 // Window for CD_107
 VARIABLE CDW_131 1.96 // Window for CD_131
 VARIABLE CDW_200 3.15 // Window for CD_200
 VARIABLE CDW_201 3.15 // Window for CD_201
 VARIABLE CDW_202 3.15 // Window for CD_202
 VARIABLE CDW_203 3.15 // Window for CD_203
 VARIABLE CDW_204 3.15 // Window for CD_204
 VARIABLE CDW_205 4.5 // Window for CD_205
 VARIABLE CDW_206 4.5 // Window for CD_206
 VARIABLE CDW_207 4.5 // Window for CD_207
 VARIABLE CDW_208 8.8 // Window for CD_208
 VARIABLE CDW_209 8.8 // Window for CD_209
 VARIABLE CDW_210 8.8 // Window for CD_210
 VARIABLE CDW_211 8.8 // Window for CD_211
 VARIABLE CDW_231 1.96 // Window for CD_231
 VARIABLE CD_100 30 // Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_101 18 // Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_102 40 // Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_103 40 // Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_104 40 // Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_105 23.8 // Minimum concentrated local Metal 5 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_106 23.8 // Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_107 23.8 // Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_131 6 // Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CD_200 75 // Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_201 66.7 // Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_202 78 // Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_203 78 // Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_204 78 // Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_205 72.4 // Maximum concentrated local Metal 5 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_206 72.4 // Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_207 66.7 // Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_208 85 // Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_209 85 // Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_210 85 // Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_211 85 // Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_231 76 // Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CHN_01 1 // CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell
 VARIABLE CHN_02 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE CHN_03 150 // Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner
 VARIABLE CHN_04 0 // OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)
 VARIABLE CHN_05 0 // Abutting CHN cells are not allowed to create gaps, jogs or to overlap
 VARIABLE CHN_06 0 // CHN I/O cell must be aligned to EDM I/O cell
 VARIABLE CHN_07 0 // EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) 
 VARIABLE CHN_08 0 // CHN cells dimension not drawn according to spec
 VARIABLE CHW_01 17.58 // Corner Cell x
 VARIABLE CHW_02 16.572 // Corner Cell y
 VARIABLE CHW_03 0.84 // OGD Gap Cell x
 VARIABLE CHW_04 7.5 // OGD Gap Cell y
 VARIABLE CHW_05 7.5 // PGD Gap Cell x
 VARIABLE CHW_06 1.512 // PGD Gap Cell y
 VARIABLE CHW_07 2254.56 // CE12 Resistor Cell x
 VARIABLE CHW_08 7.5 // CE12 Resistor Cell y
 VARIABLE CHW_09 7.5 // MT9/VA9 Leakage Cell x
 VARIABLE CHW_10 2228.688 // MT9/VA9 Leakage Cell y
 VARIABLE CHW_11 5.04 // OGD IO Cell x
 VARIABLE CHW_12 7.5 // OGD IO Cell y
 VARIABLE CHW_13 7.5 // PGD IO Cell x
 VARIABLE CHW_14 6.048 // PGD IO Cell y
 VARIABLE CMW_05 7 // Window for CM_05
 VARIABLE CMW_06 7 // Window for CM_06
 VARIABLE CMW_07 7 // Window for CM_07
 VARIABLE CMW_08 7 // Window for CM_08
 VARIABLE CMW_09 7 // Window for CM_09
 VARIABLE CM_05 50 // Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size
 VARIABLE CM_06 50 // Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size
 VARIABLE CM_07 50 // Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size
 VARIABLE CM_08 50 // Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size
 VARIABLE CM_09 50 // Minimum cumulative density (M9+M10+M11+M12) (%), within a 7um x 7um window size
 VARIABLE DA_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DA_02 0 // Transition regions (TRDTOV1) cannot overlap (can abut PGD)
 VARIABLE DA_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DA_04 0.924 // Minimum PGD facing-edge spacing between V1pitchID layers
 VARIABLE DA_05 0.07 // TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DA_06 0 // No restriction on number of TGULV poly lines
 VARIABLE DA_11 0.462 // PGD width of TRDTOV1 ring (OGD running section) (fixed)
 VARIABLE DA_12 0.374 // OGD width of TRDTOV1 ring (PGD running section) (fixed)
 VARIABLE DA_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DA_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)
 VARIABLE DA_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DA_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DA_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DA_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DA_22 2 // Minimum space between concave corners of V1pitchID
 VARIABLE DA_24 1.12 // Minimum width of V1pitchID
 VARIABLE DA_25 0.924 // Minimum V1pitchID segment length
 VARIABLE DA_26 5.7 // Minimum V1pitchID hole size (all direction)
 VARIABLE DA_27 71.8 // Minimum V1pitchID hole area (um^2)
 VARIABLE DA_30 0.56 // Minimum V1pitchID space (between connected V1pitchID region)
 VARIABLE DA_31 0 // Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DA_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DA_33 0 // Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR
 VARIABLE DA_35 0 // TRDTOV1 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DA_361 0.028 // Fixed width of first 2 poly within TR
 VARIABLE DA_362 0.09 // Fixed width of 3rd/4th poly within TR (under V1pitchID)
 VARIABLE DA_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DA_372 0.046 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DA_373 0.05 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DA_38 0.025 // V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)
 VARIABLE DA_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DA_44 0.12 // Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID
 VARIABLE DA_45 0 // Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate
 VARIABLE DA_46 0.069 // Poly space region on next track min.separation (PGD direction) from TR convex corner
 VARIABLE DA_52 0 // TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region
 VARIABLE DA_53 0.255 // Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value
 VARIABLE DA_54 0.231 // Nwell extension outside TRDTOV1, only value (PGD)
 VARIABLE DA_55 0.36 // Nwell outside space to V1pitchID
 VARIABLE DA_56 0 // Nwell inside V1pitchID and ouside cannot merge
 VARIABLE DA_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DA_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DA_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DA_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DC_00 0 // Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction.
 VARIABLE DC_01 0.028 // Diffcon width, ONLY ALLOWED value
 VARIABLE DC_02 0.084 // Min required Diffcon length
 VARIABLE DC_03 0.042 // Diffcon end-to-end (ETE) space (min)
 VARIABLE DC_04 0.007 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE DC_05 0.336 // Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction
 VARIABLE DC_06 0.54 // Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction
 VARIABLE DC_11 0 // Transistor or tap diffusion enclosure of diffcon, max value
 VARIABLE DC_12 0 // All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge.
 VARIABLE DC_15 0.042 // Minimum Diffcon space to Diffusion, in PGD
 VARIABLE DC_20 0 // All Diffcon line-ends must be on a 21nm grid across the whole die
 VARIABLE DC_21 0.07 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE DC_22 0.1 // Isolated Diffcon (defined by DC_23 AND DC_24) min length
 VARIABLE DC_23 0.112 // Minimum diffcon space (in OGD) on both sides of the isolated diffcon
 VARIABLE DC_24 0.056 // Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon
 VARIABLE DC_30 0.021 // Min overlap between adjacent line-ends in opposite directions
 VARIABLE DC_31 0.021 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE DC_32 0.063 // Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length
 VARIABLE DC_33 0.084 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE DC_34 0.126 // Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]
 VARIABLE DC_35 0.042 // Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets
 VARIABLE DC_36 0.042 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE DC_37 0 // A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38
 VARIABLE DC_38 0.042 // Offset value for DC_37 check
 VARIABLE DC_50 0 // Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)
 VARIABLE DC_52 0.063 // Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)
 VARIABLE DF_01 0.042 // Min transistor diffusion/device width (PGD)
 VARIABLE DF_02 0 // Diffusion width must be an integer multiple of DF_01
 VARIABLE DF_03 0.14 // Min transistor diffusion length (OGD)
 VARIABLE DF_04 0 // Diffusion PGD edges must be centered in poly
 VARIABLE DF_07 0.336 // Maximum diffusion/device width (PGD), also applies to taps, diodes
 VARIABLE DF_09 0.042 // Min Diffusion external corner-to-corner space
 VARIABLE DF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE DF_19 0.042 // Min Diffusion internal corner-to-corner space
 VARIABLE DF_31 0.042 // Minimum diffusion space, PGD
 VARIABLE DF_32 0 // Diffusion space PGD must be an integer multiple of DF_31
 VARIABLE DF_34 0.7 // Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction
 VARIABLE DF_35 0 // Transistor/Tap diffusion holes are NOT ALLOWED
 VARIABLE DF_43 0.07 // Minimum diffusion space, OGD (applies to transistors and taps in all combinations)
 VARIABLE DF_51 0.14 // Min Tap diffusion width OGD (Ntap or Ptap)
 VARIABLE DF_52 0.042 // Min Tap diffusion length PGD (Ntap or Ptap)
 VARIABLE DF_56 0 // Min Tap PGD/OGD edges must follow standard diffusion rules
 VARIABLE DF_80 0 // Every diffusion must have a TCN
 VARIABLE DF_84 0.084 // Min Tap to Transistor diffusion space PGD (within same well)
 VARIABLE DG_01 0.028 // Diffusion check grid width: fixed value, PGD only
 VARIABLE DG_02 0.056 // Diffusion check grid space: fixed value, PGD only
 VARIABLE DG_03 1.75 // Minimum Diffusion check grid length, OGD only
 VARIABLE DG_04 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid width
 VARIABLE DG_05 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid space
 VARIABLE DI_01 4 // Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die
 VARIABLE DI_02 0 // Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other.
 VARIABLE DI_03 1250 // Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)
 VARIABLE DI_04 175 // Maximum distance from the perimeter of all isolated DICs to the Die Edge
 VARIABLE DI_06 3000 // Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)
 VARIABLE DI_07 1000 // Maximum distance from the perimeter of all nested DICs to the Die Edge
 VARIABLE DN_01 0.56 // Deep n-well width (min)
 VARIABLE DN_02 1.47 // Deep n-well space (min) 
 VARIABLE DN_03 0.14 // Deep n-well overlap of N-well (min) 
 VARIABLE DN_04 0.56 // Min extension of N-well beyond Deep n-well 
 VARIABLE DN_05 0.7 // Min Deep n-well space to N-well outside 
 VARIABLE DN_07 0.174 // Deep n-well enclosure of p-gates (min)
 VARIABLE DN_08 0.174 // Deep n-well space to p-gates outside the Deep n-well (min)
 VARIABLE DN_09 1.16 // Deep n-well space to BJTID, CAPID or wellResID (min)
 VARIABLE DN_10 0 // The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) 
 VARIABLE DN_11 4.2 // Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss 
 VARIABLE DN_12 4.2 // Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* 
 VARIABLE DN_13 0.7 // Min Deep n-well space to diffusions outside (active or tap) 
 VARIABLE DS_00 0 // No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  
 VARIABLE DS_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DS_02 0 // Transition regions (TRDTOS) cannot overlap (can abut PGD)
 VARIABLE DS_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DS_04 0.924 // Minimum PGD facing-edge spacing between SRAMPOLYID layers
 VARIABLE DS_05 0.07 // TRDTOS PGD edge space to Poly check grid outside (fixed value)
 VARIABLE DS_09 0 // Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths.
 VARIABLE DS_11 0.462 // PGD width of TRDTOS ring (OGD running section) (fixed)
 VARIABLE DS_12 0.24 // OGD width of TRDTOS ring (PGD running section) (fixed)
 VARIABLE DS_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DS_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)
 VARIABLE DS_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DS_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DS_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DS_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DS_24 1.044 // SRAMPOLYID to SRAMPOLYID space
 VARIABLE DS_25 0.05 // Minimum SRAMPOLYID area (um sq)
 VARIABLE DS_31 0 // Poly fixed layout comparison for Digital-to-SRAM Transition Ring
 VARIABLE DS_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DS_33 0 // Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR
 VARIABLE DS_35 0 // TRDTOS OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DS_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DS_362 0.032 // Fixed width of 4th poly within TR
 VARIABLE DS_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DS_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DS_373 0.04 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DS_38 0.019 // SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)
 VARIABLE DS_41 0 // OGD running section of TRDTOS must have special poly pattern exactly as illustrated
 VARIABLE DS_50 0 // TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)
 VARIABLE DS_52 0 // TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region
 VARIABLE DS_540 0.002 // TRDTOS enclosure of 1st digital diffcheck (PGD)
 VARIABLE DS_541 0.028 // Width of digital diffcheck (fixed value)
 VARIABLE DS_542 0.056 // Digital diffcheck to digital diffcheck space PGD (fixed value)
 VARIABLE DS_543 0.14 // Digital diffcheck to bitcell diffcheck space OGD (fixed value)
 VARIABLE DS_544 0.092 // Digital diffcheck to bitcell diffcheck space PGD fixed value
 VARIABLE DS_60 0.175 // min SRAMPOLYID space to logic diffusion (OGD)
 VARIABLE DS_601 0.063 // TRDTOULP enclosure of SRAM2 pgd edge
 VARIABLE DS_602 0.079 // ULP sram Transtion cell overlap of SRAMID2 in pdg direction
 VARIABLE DS_61 0.035 // min SRAMPOLYID enclosure of bitcell diffusion (OGD)
 VARIABLE DS_62 0.175 // min SRAMPOLYID space to logic diffcheck (OGD)
 VARIABLE DS_63 0.035 // min SRAMPOLYID enclosure of bitcell diffcheck (OGD)
 VARIABLE DS_64 0.194 // min SRAMPOLYID space to logic diffusion (PGD)
 VARIABLE DS_645 0.093 // ULC SRAM diffcheck PGD spacing (fixed value)
 VARIABLE DS_65 0.052 // min SRAMPOLYID enclosure of bitcell diffusion (PGD)
 VARIABLE DS_66 0.012 // min SRAMPOLYID space to logic diffcheck (PGD)
 VARIABLE DS_660 0.175 // min SRAMID2space to logic diffusion (OGD)
 VARIABLE DS_661 0.042 // min SRAMID2 enclosure of bitcell diffusion (OGD)
 VARIABLE DS_662 0.182 // min SRAMID2 space to logic diffcheck (OGD)
 VARIABLE DS_663 0.042 // bitcell diffcheck extension over SRAMID2 (OGD, fixed value)
 VARIABLE DS_664 0.173 // min SRAMID2 space to logic diffusion (PGD)
 VARIABLE DS_665 0.116 // min SRAMID2 enclosure of bitcell diffusion (PGD)
 VARIABLE DS_666 0.033 // min SRAMID2 space to logic diffcheck (PGD)
 VARIABLE DS_667 0.059 // min SRAMID2 enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_67 0.08 // min SRAMPOLYID enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_68 0.056 // There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID
 VARIABLE DS_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DS_71 0.180 // Min length of OGD TCN in TR
 VARIABLE DS_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DS_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DS_75 0 // OGD edge of SRAMTAPID should be line on line w SRAMPOLYID 
 VARIABLE DS_76 0 // SRAMTAPID should be fully enclosed by SRAMPOLYID
 VARIABLE DS_77 0 // SRAM tap must be enclosed by SRAMTAPID 
 VARIABLE DS_78 0 // Min SRAMTAPID space to bitcell diffusions
 VARIABLE DS_79 0.14 // SRAM tap diffusion space to bitcell diffusion
 VARIABLE DS_80 0.1 // min SRAM diffusion hole length (PGD) post DS_81 merge
 VARIABLE DS_81 0.09 // SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check
 VARIABLE DS_82 0.07 // fixed SRAM diffusion hole width (OGD) post DS_81 merge 
 VARIABLE DT_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DT_02 0 // Transition regions (TRDTOV3) cannot overlap (can abut PGD)
 VARIABLE DT_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DT_04 0.924 // Minimum PGD facing-edge spacing between TGPOLYID layers
 VARIABLE DT_05 0.07 // TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DT_06 0 // Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4
 VARIABLE DT_11 0.462 // PGD width of TRDTOV3 ring (OGD running section) (fixed)
 VARIABLE DT_12 0.654 // OGD width of TRDTOV3 ring (PGD running section) (fixed)
 VARIABLE DT_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DT_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)
 VARIABLE DT_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DT_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DT_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DT_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DT_22 2 // Minimum space between concave corners of V3pitchID
 VARIABLE DT_24 1.26 // Minimum OGD width of V3pitchID
 VARIABLE DT_25 0.924 // Minimum V3pitchID PGD segment length
 VARIABLE DT_26 5.988 // Minimum V3pitchID hole size (all direction)
 VARIABLE DT_27 36 // Minimum V3pitchID hole area (um^2)
 VARIABLE DT_30 1.26 // Minimum V3pitchID space (between connected V3pitchID region)
 VARIABLE DT_31 0 // Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DT_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DT_33 0 // Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR
 VARIABLE DT_35 0 // TRDTOV3 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DT_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DT_362 0.028 // Fixed width of 4th poly within TR
 VARIABLE DT_363 0.138 // Fixed width of 5th poly within TR
 VARIABLE DT_364 0.16 // Fixed width of 6th poly within TR (this poly is under V3pitchID)
 VARIABLE DT_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DT_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DT_373 0.052 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DT_374 0.052 // Fixed space between 4th and 5th poly within TR
 VARIABLE DT_375 0.056 // Fixed space between 5th and 6th poly within TR
 VARIABLE DT_38 0.025 // V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)
 VARIABLE DT_41 0 // OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DT_44 0.12 // Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID
 VARIABLE DT_45 0 // Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate
 VARIABLE DT_52 0 // TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region
 VARIABLE DT_53 0.025 // Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value
 VARIABLE DT_54 0.231 // Nwell extension outside TRDTOV3, only value (PGD)
 VARIABLE DT_55 0.36 // Nwell outside space to V3pitchID
 VARIABLE DT_56 0 // Nwell inside V3pitchID and ouside cannot merge
 VARIABLE DT_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DT_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DT_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DT_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DX_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DX_02 0 // Transition regions (TRDTOULP) cannot overlap (can abut PGD)
 VARIABLE DX_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DX_04 0.924 // Minimum PGD facing-edge spacing between ULPpitchID layers
 VARIABLE DX_05 0.07 // TRDTOULP PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DX_06 0 // Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)
 VARIABLE DX_11 0.462 // PGD width of TRDTOULP ring (OGD running section) (fixed)
 VARIABLE DX_12 0.84 // OGD width of TRDTOULP ring (PGD running section) (fixed)
 VARIABLE DX_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DX_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)
 VARIABLE DX_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DX_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DX_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DX_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DX_177 0 // Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP
 VARIABLE DX_22 1.992 // Minimum space between concave corners of ULPpitchID
 VARIABLE DX_24 1.428 // Minimum width of ULPpitchID
 VARIABLE DX_25 0.924 // Minimum ULPpitchID segment length
 VARIABLE DX_26 5.7 // Minimum ULPpitchID hole size (all direction)
 VARIABLE DX_27 71.8 // Minimum ULPpitchID hole area (um^2)
 VARIABLE DX_30 0.56 // Minimum ULPpitchID space (between connected ULPpitchID region)
 VARIABLE DX_31 0 // Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DX_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DX_33 0 // Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR
 VARIABLE DX_35 0 // TRDTOULP OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DX_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DX_362 0.028 // Fixed width of 4th/5th/6th/7th poly within TR
 VARIABLE DX_363 0.046 // Fixed width of 8th poly within TR
 VARIABLE DX_364 0.042 // Fixed width of 9th-12th poly lines (under ULP pitchID in TR)
 VARIABLE DX_371 0.042 // Fixed space between polys throuth 1st to 4th poly within TR
 VARIABLE DX_372 0.031 // Fixed space between 4th and 5th poly within TR
 VARIABLE DX_373 0.041 // Fixed space between 5th and 6th poly within TR
 VARIABLE DX_374 0.026 // Fixed space between 6th and 7th poly within TR
 VARIABLE DX_375 0.038 // Fixed space between 7th and 8th poly within TR
 VARIABLE DX_376 0.042 // Fixed space between polys through 8th to 12th within TR
 VARIABLE DX_38 0.021 // ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)
 VARIABLE DX_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DX_44 0.12 // Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID
 VARIABLE DX_45 0 // Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate
 VARIABLE DX_52 0.315 // TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region
 VARIABLE DX_53 0.052 // Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value
 VARIABLE DX_54 0.231 // Nwell extension outside TRDTOULP, only value (PGD)
 VARIABLE DX_55 0.36 // Nwell outside space to ULPpitchID
 VARIABLE DX_56 0 // Nwell inside ULPpitchID and ouside cannot merge
 VARIABLE DX_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DX_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DX_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DX_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE EA_01 1.512 // Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01
 VARIABLE EA_02 4.2 // Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02
 VARIABLE EA_39 7.512 // TM1 space to EOA boundary, PGD (min)
 VARIABLE EA_40 12.012 // TM1 space to EOA boundary, maximum space
 VARIABLE EA_44 7.4 // TM1 space to EOA boundary, OGD (min)
 VARIABLE EA_45 2.4 // CE1/2 space to EOA boundary OGD (min)
 VARIABLE EA_46 2.512 // CE1/2 space to EOA boundary PGD (min)
 VARIABLE EA_91 0 // At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps).
 VARIABLE EA_92 0 // The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0).
 VARIABLE EDM_01 0 // EOA layer must be present at top level Cell
 VARIABLE EDM_02 0 // Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells
 VARIABLE EDM_03 62 // Maximum number of Fill cells per PGD die edge
 VARIABLE EDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE EDM_05 1 // Maximum number of PGD fill cell that can be placed consecutively
 VARIABLE EDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE EDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_09 5 // Every fifth staircase cell must be a diode staircase cell
 VARIABLE EDM_10 150 // Min distance of I/O cell location away from die corner
 VARIABLE EDM_11 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE EDM_12 0 // Corner cells can only reside in die corners
 VARIABLE EDM_13 0 // EDM cells cannot overlap each other
 VARIABLE EDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE EDW_01 6.72 // Corner Cell x
 VARIABLE EDW_02 6.048 // Corner Cell y
 VARIABLE EDW_03 0.84 // OGD Fill Cell x
 VARIABLE EDW_04 1.512 // OGD Fill Cell y
 VARIABLE EDW_05 1.68 // PGD Fill Cell x
 VARIABLE EDW_06 1.512 // PGD Fill Cell y
 VARIABLE EDW_07 5.04 // OGD IO Cell x
 VARIABLE EDW_08 1.512 // OGD IO Cell y
 VARIABLE EDW_09 1.68 // PGD IO Cell x
 VARIABLE EDW_10 6.048 // PGD IO Cell y
 VARIABLE EDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_12 93.744 // PGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_13 90.72 // OGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE EDW_16 93.744 // PGD STAIRCASSE Cell y
 VARIABLE EDW_17 90.72 // OGD STAIRCASSE Cell x
 VARIABLE EDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE EHV_01 0.032 // Polycon space to Diffcon (min)
 VARIABLE EHV_02 0.032 // VCN space to Diffcon (PGD), min
 VARIABLE EHV_04 0.032 // VCN space to polycon (PGD), min
 VARIABLE EHV_06 0.029 // VCN-Via0 space (min)
 VARIABLE EHV_07 0.032 // Via0-Via1 space (min)
 VARIABLE EHV_09 0.028 // Via1-Via1 space (min)
 VARIABLE EHV_11 0.032 // Via1-Via2 space (min)
 VARIABLE EHV_12 0.026 // Via2-Metal2 space (min)
 VARIABLE EHV_13 0.028 // Via2-Via2 space (min)
 VARIABLE EHV_15 0.032 // Via2-Via3 space (min)
 VARIABLE EHV_16 0.026 // Via3-Metal3 space (min)
 VARIABLE EHV_18 0.028 // Via3-Via3 space (min)
 VARIABLE EHV_19 0.028 // Via4-Via4 space (min)
 VARIABLE EHV_20 0.03 // Via4-Via5 space (min)
 VARIABLE EHV_21 0.026 // Via5-Metal5 space (min)
 VARIABLE EHV_23 0.029 // Via3-Via4 space (min)
 VARIABLE EHV_24 0.027 // Via4-Metal4 space (min)
 VARIABLE EHV_25 0.04 // Via5-Via6 space (min)
 VARIABLE EHV_26 0.051 // Via6-Via7 space (min)
 VARIABLE EHV_27 0.042 // Via6-Metal6 space (min)
 VARIABLE EHV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE EHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE ENW_14 0.36 // N-well space (min)
 VARIABLE ENW_21 0.12 // N+ active diffusion space to extra high voltage nwells (min)
 VARIABLE ENW_22 0.12 // P+ active diffusion enclosure by extra high voltage nwell (min)
 VARIABLE ER_01 0.21 // ESD N-well resistor width (min)
 VARIABLE ER_03 0.36 // ESD N-well resistor space to ESD N-well or regular N-well (min)
 VARIABLE ER_04 0.063 // ESD N-well enclosure of N+ diffusion inside
 VARIABLE ER_05 0.42 // ESD N-well resistor space to N+ diffusion outside
 VARIABLE ER_06 0.252 // ESD N-well resistor space to P+ diffusion outside
 VARIABLE ER_07 0.126 // ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2
 VARIABLE ER_08 0.126 // ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) 
 VARIABLE ER_09 0.028 // Poly-blocked ESD resistor length, ONLY ALLOWED value
 VARIABLE ER_12 0.084 // Min blocked poly resistor width
 VARIABLE FM_01 77 // Maximum area of floating MT0 with zero facing edge component  (sq um)
 VARIABLE FM_02 672 // Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing
 VARIABLE FM_03 77 // Maximum area of floating MT0 with non-zero facing edge component  (sq um)
 VARIABLE FM_101 1063 // Maximum area of floating MT10 with zero facing edge component  (sq um)
 VARIABLE FM_102 1887 // Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing
 VARIABLE FM_103 750 // Maximum area of floating MT10 with non-zero facing edge component  (sq um)
 VARIABLE FM_11 77 // Maximum area of floating MT1 with zero facing edge component  (sq um)
 VARIABLE FM_111 1063 // Maximum area of floating MT11 with zero facing edge component  (sq um)
 VARIABLE FM_112 1887 // Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing
 VARIABLE FM_113 750 // Maximum area of floating MT11 with non-zero facing edge component  (sq um)
 VARIABLE FM_12 672 // Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing
 VARIABLE FM_121 1063 // Maximum area of floating MT12 with zero facing edge component  (sq um)
 VARIABLE FM_122 1887 // Max length of floating MT12 edge facing a Vss MT12 edge within 2Xmin spacing
 VARIABLE FM_123 750 // Maximum area of floating MT12 with non-zero facing edge component  (sq um)
 VARIABLE FM_13 77 // Maximum area of floating MT1 with non-zero facing edge component  (sq um)
 VARIABLE FM_21 1011 // Maximum area of floating MT2 with zero facing edge component  (sq um)
 VARIABLE FM_22 841 // Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing
 VARIABLE FM_23 294 // Maximum area of floating MT2 with non-zero facing edge component  (sq um)
 VARIABLE FM_291 1125 // Maximum floating metal area for MT4  MT0 network  (sq um)
 VARIABLE FM_292 2375 // Maximum floating metal area for MT5  MT0 network  (sq um)
 VARIABLE FM_293 2375 // Maximum floating metal area for MT6  MT0 network  (sq um)
 VARIABLE FM_294 3000 // Maximum floating metal area for MT7  MT0 network  (sq um)
 VARIABLE FM_295 3000 // Maximum floating metal area for MT8  MT0 network  (sq um)
 VARIABLE FM_296 3000 // Maximum floating metal area for MT9  MT0 network  (sq um)
 VARIABLE FM_297 3000 // Maximum floating metal area for MT10  MT0 network  (sq um)
 VARIABLE FM_298 3000 // Maximum floating metal area for MT11  MT0 network  (sq um)
 VARIABLE FM_299 3625 // Maximum floating metal area for MT12  MT0 network  (sq um)
 VARIABLE FM_31 1011 // Maximum area of floating MT3 with zero facing edge component  (sq um)
 VARIABLE FM_32 1177 // Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing
 VARIABLE FM_33 98 // Maximum area of floating MT3 with non-zero facing edge component  (sq um)
 VARIABLE FM_41 1011 // Maximum area of floating MT4 with zero facing edge component  (sq um)
 VARIABLE FM_42 841 // Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing
 VARIABLE FM_43 294 // Maximum area of floating MT4 with non-zero facing edge component  (sq um)
 VARIABLE FM_51 625 // Maximum area of floating MT5 with zero facing edge component  (sq um)
 VARIABLE FM_52 1029 // Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing
 VARIABLE FM_53 82 // Maximum area of floating MT5 with non-zero facing edge component  (sq um)
 VARIABLE FM_61 625 // Maximum area of floating MT6 with zero facing edge component  (sq um)
 VARIABLE FM_62 1029 // Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing
 VARIABLE FM_63 82 // Maximum area of floating MT6 with non-zero facing edge component  (sq um)
 VARIABLE FM_71 750 // Maximum area of floating MT7 with zero facing edge component  (sq um)
 VARIABLE FM_72 1887 // Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing
 VARIABLE FM_73 188 // Maximum area of floating MT7 with non-zero facing edge component  (sq um)
 VARIABLE FM_81 1063 // Maximum area of floating MT8 with zero facing edge component  (sq um)
 VARIABLE FM_82 1887 // Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing
 VARIABLE FM_83 750 // Maximum area of floating MT8 with non-zero facing edge component  (sq um)
 VARIABLE FM_91 1063 // Maximum area of floating MT9 with zero facing edge component  (sq um)
 VARIABLE FM_92 1887 // Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing
 VARIABLE FM_93 750 // Maximum area of floating MT9 with non-zero facing edge component  (sq um)
 VARIABLE FM_B1 0 // Floating bumps are not allowed
 VARIABLE FM_T1 2000 // Maximum length of floating TM1
 VARIABLE GD_01 6 // Minimum Global Exposed P-diffusion density (%)
 VARIABLE GD_02 6 // Minimum Global Exposed N-diffusion density (%)
 VARIABLE GD_100 41 // Minimum Global Metal 0 Layer density (%)
 VARIABLE GD_101 30 // Minimum Global Metal 1 Layer density (%)
 VARIABLE GD_102 44 // Minimum Global Metal 2 Layer density (%)
 VARIABLE GD_103 44 // Minimum Global Metal 3 Layer density (%)
 VARIABLE GD_104 44 // Minimum Global Metal 4 Layer density (%)
 VARIABLE GD_105 30 // Minimum Global Metal 5 Layer density (%)
 VARIABLE GD_106 30 // Minimum Global Metal 6 Layer density (%)
 VARIABLE GD_107 40 // Minimum Global Metal 7 Layer density (%)
 VARIABLE GD_108 40 // Minimum Global Metal 8 Layer density (%)
 VARIABLE GD_109 40 // Minimum Global Metal 9 Layer density (%)
 VARIABLE GD_110 40 // Minimum Global Metal 10 Layer density (%)
 VARIABLE GD_111 40 // Minimum Global Metal 11 Layer density (%)
 VARIABLE GD_112 50 // Minimum Global Metal 12 Layer density (%)
 VARIABLE GD_120 60 // Minimum Global TM1 Layer density (%)
 VARIABLE GD_121 65 // Minimum Global CE1 Layer density (%)
 VARIABLE GD_122 65 // Minimum Global CE2 Layer density (%)
 VARIABLE GD_123 65 // Minimum Global CE3 Layer density (%)
 VARIABLE GD_200 66 // Max Global Metal 0 layer density (%)
 VARIABLE GD_201 55 // Max Global Metal 1 layer density (%)
 VARIABLE GD_202 69 // Max Global Metal 2 layer density (%)
 VARIABLE GD_203 69 // Max Global Metal 3 layer density (%)
 VARIABLE GD_204 69 // Max Global Metal 4 layer density (%)
 VARIABLE GD_205 58 // Max Global Metal 5 layer density (%)
 VARIABLE GD_206 58 // Max Global Metal 6 layer density (%)
 VARIABLE GD_207 60 // Max Global Metal 7 layer density (%)
 VARIABLE GD_208 60 // Max Global Metal 8 layer density (%)
 VARIABLE GD_209 60 // Max Global Metal 9 layer density (%)
 VARIABLE GD_21 9 // Maximum Global Exposed P-diffusion density (%)
 VARIABLE GD_210 60 // Max Global Metal 10 layer density (%)
 VARIABLE GD_211 60 // Max Global Metal 11 layer density (%)
 VARIABLE GD_212 80 // Max Global Metal 12 layer density (%)
 VARIABLE GD_22 9 // Maximum Global Exposed N-diffusion density (%)
 VARIABLE GD_51 41 // Min Global RDL density (%)
 VARIABLE GD_52 55 // Max Global RDL density (%)
 VARIABLE GR_01 16 // Min required TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_02 31.5 // Max allowed TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_03 21 // Min required TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_04 36 // Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_05 7.14 // Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04
 VARIABLE HNW_14 0.22 // N-well space (min)
 VARIABLE HNW_21 0.06 // N+ active diffusion space to high voltage nwells (min)
 VARIABLE HNW_22 0.06 // P+ active diffusion enclosure by high voltage nwell (min)
 VARIABLE HV_01 0.03 // Polycon space to Diffcon (min)
 VARIABLE HV_02 0.03 // VCN space to Diffcon (PGD), min
 VARIABLE HV_04 0.03 // VCN space to polycon (PGD), min
 VARIABLE HV_09 0.026 // Via1-Via1 space (min)
 VARIABLE HV_11 0.03 // Via1-Via2 space (min)
 VARIABLE HV_12 0.024 // Via2-Metal2 space (min)
 VARIABLE HV_13 0.026 // Via2-Via2 space (min)
 VARIABLE HV_16 0.024 // Via3-Metal3 space (min)
 VARIABLE HV_18 0.026 // Via3-Via3 space (min)
 VARIABLE HV_19 0.026 // Via4-Via4 space (min)
 VARIABLE HV_20 0.028 // Via4-Via5 space (min)
 VARIABLE HV_22 0.03 // Via2-Via3 space (min)
 VARIABLE HV_23 0.028 // Via3-Via4 space (min)
 VARIABLE HV_24 0.024 // Via4-Metal4 space (min)
 VARIABLE HV_25 0.038 // Via5-Via6 space (min)
 VARIABLE HV_26 0.049 // Via6-Via7 space (min)
 VARIABLE HV_27 0.04 // Via6-Metal6 space (min)
 VARIABLE HV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE HV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE HV_90 0 // Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets
 VARIABLE IPB_00 1.7 // Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)
 VARIABLE IPB_01 14200 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPDW_111 0 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPDW_191 0 // Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_193 0 // Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_201 0 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPDW_391 0 // Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_395 0 // Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)
 VARIABLE IPDW_611 0 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPD_00 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_01 174000 // Metal-0
 VARIABLE IPD_02 174000 // Metal-1
 VARIABLE IPD_03 174000 // Metal-2
 VARIABLE IPD_04 174000 // Metal-3
 VARIABLE IPD_05 174000 // Metal-4
 VARIABLE IPD_06 174000 // Metal-5
 VARIABLE IPD_07 174000 // Metal-6
 VARIABLE IPD_08 174000 // Metal-7
 VARIABLE IPD_09 174000 // Metal-8
 VARIABLE IPD_10 174000 // Metal-9
 VARIABLE IPD_100 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_101 174000 // Metal-0
 VARIABLE IPD_102 174000 // Metal-1
 VARIABLE IPD_103 174000 // Metal-2
 VARIABLE IPD_104 174000 // Metal-3
 VARIABLE IPD_105 174000 // Metal-4
 VARIABLE IPD_106 174000 // Metal-5
 VARIABLE IPD_107 174000 // Metal-6
 VARIABLE IPD_108 174000 // Metal-7
 VARIABLE IPD_109 174000 // Metal-8
 VARIABLE IPD_11 174000 // Metal-10
 VARIABLE IPD_110 174000 // Metal-9
 VARIABLE IPD_111 174000 // Metal-10
 VARIABLE IPD_112 174000 // Metal-11
 VARIABLE IPD_113 174000 // TM1
 VARIABLE IPD_114 174000 // Metal-12
 VARIABLE IPD_12 174000 // Metal-11
 VARIABLE IPD_13 174000 // TM1
 VARIABLE IPD_14 174000 // Metal-12
 VARIABLE IPD_200 1000000 // ViaCN
 VARIABLE IPD_201 1000000 // Via0
 VARIABLE IPD_202 1000000 // Via1 
 VARIABLE IPD_203 1000000 // Via2 
 VARIABLE IPD_204 1000000 // Via3 
 VARIABLE IPD_205 1000000 // Via4
 VARIABLE IPD_206 1000000 // Via5
 VARIABLE IPD_207 1000000 // Via6
 VARIABLE IPD_208 1000000 // Via7
 VARIABLE IPD_209 1000000 // Via8
 VARIABLE IPD_210 1000000 // Via9
 VARIABLE IPD_211 1000000 // Via10
 VARIABLE IPD_212 1000000 // Via11
 VARIABLE IPD_213 1000000 // Via12
 VARIABLE IPD_300 1000000 // ViaCN
 VARIABLE IPD_301 1000000 // Via0
 VARIABLE IPD_302 1000000 // Via1 
 VARIABLE IPD_303 1000000 // Via2 
 VARIABLE IPD_304 1000000 // Via3 
 VARIABLE IPD_305 1000000 // Via4
 VARIABLE IPD_306 1000000 // Via5
 VARIABLE IPD_307 1000000 // Via6
 VARIABLE IPD_308 1000000 // Via7
 VARIABLE IPD_309 1000000 // Via8
 VARIABLE IPD_310 1000000 // Via9
 VARIABLE IPD_311 1000000 // Via10
 VARIABLE IPD_312 1000000 // Via11
 VARIABLE IPD_313 1000000 // Via12
 VARIABLE IPD_405 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_406 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_407 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_408 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_409 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_410 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_411 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_412 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_413 1000000 // Via12 (vcc nodes)
 VARIABLE IPD_505 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_506 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_507 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_508 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_509 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_510 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_511 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_512 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_513 1000000 // Via12 (vcc nodes)
 VARIABLE IPD_600 35 // Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_601 14 // Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_602 1.4 // Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_610 1.8 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_611 0.7 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_612 0.07 // Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPGTM1_05 0.0071 // Limit Ratio of TM1 area to nwell area  (um^2 /um^2).
 VARIABLE IPG_00 14200 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_01 3500 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors
 VARIABLE IPG_02 710 // Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors
 VARIABLE IPG_03 3500 // Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_04 2800 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_05 0.014 // Limit Ratio of Metal area to nwell area  (um^2 /um^2).
 VARIABLE IPG_100 200 // Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_101 500 // Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_200 7100 // Max TM1/Z
 VARIABLE IPG_300 710 // Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_301 350 // Limit Ratio of TV1 area to uv1/uv2 N-transistors
 VARIABLE IPG_302 70 // Limit Ratio of TV1 area SRAM N-transistors
 VARIABLE IPG_303 350 // Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_304 280 // Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_305 0.00071 // Limit Ratio of TV1 area to nwell area  (um^2 /um^2)
 VARIABLE IPG_400 20 // Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_401 50 // Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_610 35 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_611 14 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_612 1.4 // Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPNWD_101 3550 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_102 1775 // Limit TM1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_103 177.5 // Limit TV1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWG_101 7100 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_102 3550 // Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_103 355 // Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWN_01 6.9 // Max ratio of GCN+TCN area to victim nwell area
 VARIABLE IPNWN_02 93 // Max ratio of metal to victim nwell area
 VARIABLE IPNWN_03 3.3 // Max via to victim nwell area
 VARIABLE IPNWN_04 0 // Max ratio of TM1 to victim nwell area (0 means effectively not allowed)
 VARIABLE IPNWN_05 0 // Max TV1 area to victim nwell area (0 means effectively not allowed)
 VARIABLE IPN_00 70 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_01 1400 // Metal-0
 VARIABLE IPN_02 1400 // Metal-1
 VARIABLE IPN_03 1400 // Metal-2
 VARIABLE IPN_04 1400 // Metal-3
 VARIABLE IPN_05 1400 // Metal-4
 VARIABLE IPN_06 1400 // Metal-5
 VARIABLE IPN_07 1400 // Metal-6
 VARIABLE IPN_08 1400 // Metal-7
 VARIABLE IPN_09 1400 // Metal-8
 VARIABLE IPN_10 1400 // Metal-9
 VARIABLE IPN_100 42 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_101 850 // Metal-0
 VARIABLE IPN_102 850 // Metal-1
 VARIABLE IPN_103 850 // Metal-2
 VARIABLE IPN_104 850 // Metal-3
 VARIABLE IPN_105 850 // Metal-4
 VARIABLE IPN_106 850 // Metal-5
 VARIABLE IPN_107 850 // Metal-6
 VARIABLE IPN_108 850 // Metal-7
 VARIABLE IPN_109 850 // Metal-8
 VARIABLE IPN_11 1400 // Metal-10
 VARIABLE IPN_110 850 // Metal-9
 VARIABLE IPN_111 850 // Metal-10
 VARIABLE IPN_112 850 // Metal-11
 VARIABLE IPN_113 0 // TM1
 VARIABLE IPN_114 275 // Metal-12
 VARIABLE IPN_12 1400 // Metal-11
 VARIABLE IPN_13 0 // TM1
 VARIABLE IPN_14 560 // Metal-12
 VARIABLE IPN_200 140 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_201 2850 // Metal-0
 VARIABLE IPN_202 2850 // Metal-1
 VARIABLE IPN_203 2850 // Metal-2
 VARIABLE IPN_204 2850 // Metal-3
 VARIABLE IPN_205 2850 // Metal-4
 VARIABLE IPN_206 2850 // Metal-5
 VARIABLE IPN_207 2850 // Metal-6
 VARIABLE IPN_208 2850 // Metal-7
 VARIABLE IPN_209 2850 // Metal-8
 VARIABLE IPN_210 2850 // Metal-9
 VARIABLE IPN_211 2850 // Metal-10
 VARIABLE IPN_212 2850 // Metal-11
 VARIABLE IPN_213 0 // TM1
 VARIABLE IPN_214 850 // Metal-12
 VARIABLE IPN_300 9 // ViaCN
 VARIABLE IPN_301 45 // Via0
 VARIABLE IPN_302 180 // Via1
 VARIABLE IPN_303 180 // Via2
 VARIABLE IPN_304 180 // Via3
 VARIABLE IPN_305 275 // Via4
 VARIABLE IPN_306 275 // Via5
 VARIABLE IPN_307 275 // Via6
 VARIABLE IPN_308 275 // Via7
 VARIABLE IPN_309 475 // Via8
 VARIABLE IPN_310 475 // Via9
 VARIABLE IPN_311 475 // Via10
 VARIABLE IPN_312 475 // Via11
 VARIABLE IPN_313 35 // Via12
 VARIABLE IPN_400 9 // ViaCN
 VARIABLE IPN_401 45 // Via0
 VARIABLE IPN_402 180 // Via1
 VARIABLE IPN_403 180 // Via2
 VARIABLE IPN_404 180 // Via3
 VARIABLE IPN_405 275 // Via4
 VARIABLE IPN_406 275 // Via5
 VARIABLE IPN_407 275 // Via6
 VARIABLE IPN_408 275 // Via7
 VARIABLE IPN_409 475 // Via8
 VARIABLE IPN_410 475 // Via9
 VARIABLE IPN_411 475 // Via10
 VARIABLE IPN_412 475 // Via11
 VARIABLE IPN_413 35 // Via12
 VARIABLE IPTB_00 6 // Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)
 VARIABLE IPTB_01 3080 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPTD_100 6000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTD_101 7800 // Metal-0
 VARIABLE IPTD_102 7800 // Metal-1
 VARIABLE IPTD_103 7800 // Metal-2
 VARIABLE IPTD_104 7800 // Metal-3
 VARIABLE IPTD_105 7800 // Metal-4
 VARIABLE IPTD_106 7800 // Metal-5
 VARIABLE IPTD_107 7800 // Metal-6
 VARIABLE IPTD_108 7800 // Metal-7
 VARIABLE IPTD_109 7800 // Metal-8
 VARIABLE IPTD_110 7800 // Metal-9
 VARIABLE IPTD_111 7800 // Metal-10
 VARIABLE IPTD_112 7800 // Metal-11
 VARIABLE IPTD_113 7800 // TM1
 VARIABLE IPTD_114 7800 // Metal-12
 VARIABLE IPTD_600 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPTG_00 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTG_100 15000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_101 19200 // Metal-0
 VARIABLE IPTG_102 19200 // Metal-1
 VARIABLE IPTG_103 19200 // Metal-2
 VARIABLE IPTG_104 19200 // Metal-3
 VARIABLE IPTG_105 19200 // Metal-4
 VARIABLE IPTG_106 19200 // Metal-5
 VARIABLE IPTG_107 19200 // Metal-6
 VARIABLE IPTG_108 19200 // Metal-7
 VARIABLE IPTG_109 19200 // Metal-8
 VARIABLE IPTG_110 19200 // Metal-9
 VARIABLE IPTG_111 19200 // Metal-10
 VARIABLE IPTG_112 19200 // Metal-11
 VARIABLE IPTG_113 19200 // TM1
 VARIABLE IPTG_114 19200 // Metal-12
 VARIABLE IPTG_600 1280 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_601 1280 // Metal-0
 VARIABLE IPTG_602 1280 // Metal-1
 VARIABLE IPTG_603 1280 // Metal-2
 VARIABLE IPTG_604 1280 // Metal-3
 VARIABLE IPTG_605 1280 // Metal-4
 VARIABLE IPTG_606 1280 // Metal-5
 VARIABLE IPTG_607 1280 // Metal-6
 VARIABLE IPTG_608 1280 // Metal-7
 VARIABLE IPTG_609 1280 // Metal-8
 VARIABLE IPTG_610 1280 // Metal-9
 VARIABLE IPTG_611 1280 // Metal-10
 VARIABLE IPTG_612 1280 // Metal-11
 VARIABLE IPTG_613 1280 // TM1
 VARIABLE IPTG_614 1280 // Metal-12
 VARIABLE IPTG_700 1500 // Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTN_100 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_101 78 // Metal-0
 VARIABLE IPTN_102 78 // Metal-1
 VARIABLE IPTN_103 78 // Metal-2
 VARIABLE IPTN_104 78 // Metal-3
 VARIABLE IPTN_105 78 // Metal-4
 VARIABLE IPTN_106 78 // Metal-5
 VARIABLE IPTN_107 78 // Metal-6
 VARIABLE IPTN_108 78 // Metal-7
 VARIABLE IPTN_109 78 // Metal-8
 VARIABLE IPTN_110 78 // Metal-9
 VARIABLE IPTN_111 78 // Metal-10
 VARIABLE IPTN_112 78 // Metal-11
 VARIABLE IPTN_113 0 // TM1
 VARIABLE IPTN_114 78 // Metal-12
 VARIABLE IPTN_200 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_201 230 // Metal-0
 VARIABLE IPTN_202 230 // Metal-1
 VARIABLE IPTN_203 230 // Metal-2
 VARIABLE IPTN_204 230 // Metal-3
 VARIABLE IPTN_205 230 // Metal-4
 VARIABLE IPTN_206 230 // Metal-5
 VARIABLE IPTN_207 230 // Metal-6
 VARIABLE IPTN_208 230 // Metal-7
 VARIABLE IPTN_209 230 // Metal-8
 VARIABLE IPTN_210 230 // Metal-9
 VARIABLE IPTN_211 230 // Metal-10
 VARIABLE IPTN_212 230 // Metal-11
 VARIABLE IPTN_213 0 // TM1
 VARIABLE IPTN_214 230 // Metal-12
 VARIABLE IPT_01 50 // Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)
 VARIABLE IPT_02 2 // Max ratio of GCN area to TG n-gate area  (um^2 / um^2)
 VARIABLE IPT_03 2 // Max ratio of GCN area to TG p-gate area  (um^2 / um^2)
 VARIABLE IP_01 25 // Max ratio of field poly area to active gate poly area  (um^2 / um^2)
 VARIABLE IP_02 42 // Max ratio of GCN area to n-gate area  (um^2 / um^2)
 VARIABLE IP_03 42 // Max ratio of GCN area to p-gate area  (um^2 / um^2)
 VARIABLE J_01 0.126 // N+ S/D block width (post generation)
 VARIABLE J_02 0.126 // N+ S/D block space (post generation)
 VARIABLE J_03 0.035 // N+ S/D block space to active n+ diff (OGD)
 VARIABLE J_04 0.035 // N+ S/D block space to n+ well tap diff (OGD)
 VARIABLE J_05 0.035 // N+ S/D block encl of active p+ diff (OGD)
 VARIABLE J_06 0.035 // N+ S/D block encl of p+ substrate tap diff (OGD)
 VARIABLE J_07 0 // n-well enclosure of N+ s/d block
 VARIABLE J_08 0.0264 // Min generated nsd/ntp block area (in sq u. area)
 VARIABLE J_09 0.0264 // Min generated nsd/ntp hole area (in sq u. area)
 VARIABLE J_10 0 // n-well enclosure of N-tip block
 VARIABLE J_11 0.021 // N-tip block space to active n-diffusion edge
 VARIABLE J_12 0.021 // N-tip block encl of active p-diffusion edge
 VARIABLE J_13 0.112 // Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE J_14 0.107 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE J_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE J_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE J_21 0.126 // N-tip block width
 VARIABLE J_22 0.126 // N-tip block space
 VARIABLE J_23 0.021 // N+ S/D block space to active n+ diff (PGD)
 VARIABLE J_24 0.378 // N-tip block pitch
 VARIABLE J_25 0.021 // N+ S/D block encl of active p+ diff (PGD)
 VARIABLE J_41 0.168 // N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges
 VARIABLE J_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE J_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE J_44 0.042 // N+ S/D block space to n+ well tap diff (PGD)
 VARIABLE J_46 0.042 // N+ S/D block encl of p+ substrate tap diff (PGD)
 VARIABLE J_81 0.035 // Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)
 VARIABLE J_82 0.035 // Oversize value for the J_81 check
 VARIABLE K_01 0.126 // P+ S/D block width
 VARIABLE K_02 0.126 // P+ S/D block space
 VARIABLE K_03 0.035 // P+ S/D block space to active p+ diff (OGD)
 VARIABLE K_04 0.035 // P+ S/D block space to p+ sub tap diff (OGD)
 VARIABLE K_05 0.035 // P+ S/D block encl of active n+ diff (OGD)
 VARIABLE K_06 0.035 // P+ S/D block encl of n+ well tap diff (OGD)
 VARIABLE K_07 0 // P+ S/D block space to n-well edge
 VARIABLE K_08 0.0264 // Min generated psd/ptp block area (in sq u. area)
 VARIABLE K_09 0.0264 // Min generated psd/ptp hole area (in sq u. area)
 VARIABLE K_10 0 // P-tip block space to n-well edge
 VARIABLE K_11 0.021 // P-tip block space to active p-diffusion edge
 VARIABLE K_12 0.021 // P-tip block encl of active n-diffusion edge
 VARIABLE K_13 0.112 // Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE K_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE K_15 0.107 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE K_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE K_21 0.126 // P-tip block width
 VARIABLE K_22 0.126 // P-tip block space
 VARIABLE K_23 0.021 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE K_24 0.378 // P-tip block pitch
 VARIABLE K_25 0.021 // P+ S/D block encl of active n+ diff (PGD)
 VARIABLE K_41 0.168 // P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges
 VARIABLE K_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE K_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE K_44 0.042 // P+ S/D block space to p+ sub tap diff (PGD)
 VARIABLE K_46 0.042 // P+ S/D block encl of n+ well tap diff (PGD)
 VARIABLE K_81 0.035 // Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)
 VARIABLE K_82 0.035 // Oversize value for the K_81 check
 VARIABLE LDIP_101 0.007 // Poly upsize for LDI_01/02
 VARIABLE LDIW_01 245 // Window for LDI_01
 VARIABLE LDIW_02 245 // Window for LDI_02
 VARIABLE LDIW_120 364 // Window for LDI_120
 VARIABLE LDIW_220 364 // Window for LDI_220
 VARIABLE LDIW_500 70 // Window for LDI_500
 VARIABLE LDIW_501 70 // Window for LDI_501
 VARIABLE LDIW_502 70 // Window for LDI_502
 VARIABLE LDIW_503 70 // Window for LDI_503
 VARIABLE LDIW_504 70 // Window for LDI_504
 VARIABLE LDIW_505 84 // Window for LDI_505
 VARIABLE LDIW_506 84 // Window for LDI_506
 VARIABLE LDI_01 8 // Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_120 60 // Min required intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_220 75 // Max allowed intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_500 -10 // Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. 
 VARIABLE LDI_501 -10 // Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. 
 VARIABLE LDI_502 -10 // Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. 
 VARIABLE LDI_503 -10 // Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. 
 VARIABLE LDI_504 -10 // Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. 
 VARIABLE LDI_505 -10 // Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 84um x 84um window size. 
 VARIABLE LDI_506 -10 // Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. 
 VARIABLE LDP_101 0.007 // Poly upsize for LD_131/132/231/232
 VARIABLE LDP_102 0.005 // Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region
 VARIABLE LDT_101 0 // TCN upsize for LDB_135/136/235/236
 VARIABLE LDW_100 25 // Window for LD_100
 VARIABLE LDW_101 25 // Window for LD_101
 VARIABLE LDW_102 25 // Window for LD_102
 VARIABLE LDW_103 25 // Window for LD_103
 VARIABLE LDW_104 25 // Window for LD_104
 VARIABLE LDW_105 37 // Window for LD_105
 VARIABLE LDW_106 37 // Window for LD_106
 VARIABLE LDW_107 37 // Window for LD_107
 VARIABLE LDW_108 37 // Window for LD_108
 VARIABLE LDW_109 37 // Window for LD_109
 VARIABLE LDW_110 37 // Window for LD_110
 VARIABLE LDW_111 37 // Window for LD_111
 VARIABLE LDW_112 25 // Window for LD_112
 VARIABLE LDW_120 65 // Window for LD_120
 VARIABLE LDW_121 350 // Window for LD_121
 VARIABLE LDW_122 350 // Window for LD_122
 VARIABLE LDW_123 350 // Window for LD_123
 VARIABLE LDW_131 17.5 // Window for LD_131
 VARIABLE LDW_132 17.5 // Window for LD_132
 VARIABLE LDW_133 24.5 // Window for LD_133
 VARIABLE LDW_134 2.1 // Window for LD_134
 VARIABLE LDW_135 1.96 // Window for LD_135
 VARIABLE LDW_136 1.96 // Window for LD_136
 VARIABLE LDW_200 9 // Window for LD_200
 VARIABLE LDW_201 9 // Window for LD_201
 VARIABLE LDW_202 9 // Window for LD_202
 VARIABLE LDW_203 9 // Window for LD_203
 VARIABLE LDW_204 9 // Window for LD_204
 VARIABLE LDW_205 12.6 // Window for LD_205
 VARIABLE LDW_206 12.6 // Window for LD_206
 VARIABLE LDW_207 12.6 // Window for LD_207
 VARIABLE LDW_208 12.6 // Window for LD_208
 VARIABLE LDW_209 12.6 // Window for LD_209
 VARIABLE LDW_210 12.6 // Window for LD_210
 VARIABLE LDW_211 12.6 // Window for LD_211
 VARIABLE LDW_212 9 // Window for LD_212
 VARIABLE LDW_220 65 // Window for LD_220
 VARIABLE LDW_231 17.5 // Window for LD_231
 VARIABLE LDW_232 17.5 // Window for LD_232
 VARIABLE LDW_233 24.5 // Window for LD_233
 VARIABLE LDW_234 2.1 // Window for LD_234
 VARIABLE LDW_235 1.96 // Window for LD_235
 VARIABLE LDW_236 1.96 // Window for LD_236
 VARIABLE LDW_500 3.9 // Window for LD_500
 VARIABLE LDW_501 3.9 // Window for LD_501
 VARIABLE LDW_502 3.9 // Window for LD_502
 VARIABLE LDW_503 3.9 // Window for LD_503
 VARIABLE LDW_504 3.9 // Window for LD_504
 VARIABLE LDW_505 3.9 // Window for LD_505
 VARIABLE LDW_506 3.9 // Window for LD_506
 VARIABLE LDW_507 6.7 // Window for LD_507
 VARIABLE LDW_508 10 // Window for LD_508
 VARIABLE LDW_509 11 // Window for LD_509
 VARIABLE LDW_510 11 // Window for LD_510
 VARIABLE LDW_511 11 // Window for LD_511
 VARIABLE LDW_512 53 // Window for LD_512
 VARIABLE LDW_520 3.9 // Window for LD_520
 VARIABLE LDW_600 3.9 // Window for LD_600
 VARIABLE LDW_601 3.9 // Window for LD_601
 VARIABLE LDW_602 3.9 // Window for LD_602
 VARIABLE LDW_603 3.9 // Window for LD_603
 VARIABLE LDW_604 3.9 // Window for LD_604
 VARIABLE LDW_605 3.9 // Window for LD_605
 VARIABLE LDW_606 3.9 // Window for LD_606
 VARIABLE LDW_607 5.3 // Window for LD_607
 VARIABLE LDW_609 53 // Window for LD_609
 VARIABLE LDW_611 53 // Window for LD_611
 VARIABLE LDW_612 53 // Window for LD_612
 VARIABLE LDW_620 3.9 // Window for LD_620
 VARIABLE LDW_81 130 // Window for LD_81
 VARIABLE LDW_82 130 // Window for LD_82
 VARIABLE LD_100 40 // Min required local Metal 0 density (%), within a 25um x 25um window size
 VARIABLE LD_101 23.8 // Min required local Metal 1 density (%), within a 25um x 25um window size
 VARIABLE LD_102 40 // Min required local Metal 2 density (%), within a 25um x 25um window size
 VARIABLE LD_103 40 // Min required local Metal 3 density (%), within a 25um x 25um window size
 VARIABLE LD_104 40 // Min required local Metal 4 density (%), within a 25um x 25um window size
 VARIABLE LD_105 23.8 // Min required local Metal 5 density (%), within a 37um x 37um window size
 VARIABLE LD_106 23.8 // Min required local Metal 6 density (%), within a 37um x 37um window size
 VARIABLE LD_107 23.8 // Min required local Metal 7 density (%), within a 37um x 37um window size
 VARIABLE LD_108 35 // Min required local Metal 8 density (%), within a 37um x 37um window size
 VARIABLE LD_109 35 // Min required local Metal 9 density (%), within a 37um x 37um window size
 VARIABLE LD_110 35 // Min required local Metal 10 density (%), within a 37um x 37um window size
 VARIABLE LD_111 35 // Min required local Metal 11 density (%), within a 37um x 37um window size
 VARIABLE LD_112 40 // Min required local Metal 12 density (%), within a 25um x 25um window size
 VARIABLE LD_120 46 // Min required local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_121 55 // Min required local CE1 density (%), within a 350um x 350um window size
 VARIABLE LD_122 55 // Min required local CE2 density (%), within a 350um x 350um window size
 VARIABLE LD_123 55 // Min required local CE3 density (%), within a 350um x 350um window size
 VARIABLE LD_131 4 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_132 4 // Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_133 25 // Min required local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_134 25 // Min required local Poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_135 17 // Min required local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_136 12 // Min required local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_200 70 // Max allowed local Metal 0 density (%), within a 9um x 9um window size
 VARIABLE LD_201 66.8 // Max allowed local Metal 1 density (%), within a 9um x 9um window size
 VARIABLE LD_202 78 // Max allowed local Metal 2 density (%), within a 9um x 9um window size
 VARIABLE LD_203 78 // Max allowed local Metal 3 density (%), within a 9um x 9um window size
 VARIABLE LD_204 78 // Max allowed local Metal 4 density (%), within a 9um x 9um window size
 VARIABLE LD_205 72.5 // Max allowed local Metal 5 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_206 72.5 // Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_207 66.8 // Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_208 70 // Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_209 70 // Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_210 70 // Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_211 70 // Max allowed local Metal 11 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_212 90 // Max allowed local Metal 12 density (%), within a 9um x 9um window size
 VARIABLE LD_220 91 // Max allowed local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_231 22 // Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_232 22 // Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_233 48 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_234 39 // Max allowed local poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_235 37 // Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_236 31.5 // Max allowed local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_331 1.5 // Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_332 1.5 // Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_334 50 // Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_336 5 // Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_434 48 // Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_435 16 // Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_436 9.9 // Min required local TCN density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_500 0.2 // Min required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_501 0.2 // Min required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_502 0.2 // Min required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_503 0.2 // Min required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_504 0.2 // Min required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_505 0.2 // Min required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_506 0.2 // Min required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_507 0.3 // Min required local Via7 density (%), within a 6.7um x 6.7um window size
 VARIABLE LD_508 0.3 // Min required local Via8 density (%), within a 10um x 10um window size
 VARIABLE LD_509 0.3 // Min required local Via9 density (%), within a 11um x 11um window size
 VARIABLE LD_510 0.3 // Min required local Via10 density (%), within a 11um x 11um window size
 VARIABLE LD_511 0.3 // Min required local Via11 density (%), within a 11um x 11um window size
 VARIABLE LD_512 0.5 // Min required local Via12 density (%), within a 53um x 53um window size
 VARIABLE LD_520 0.2 // Min required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_535 15 // Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_600 15 // Max required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_601 15 // Max required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_602 15 // Max required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_603 15 // Max required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_604 10 // Max required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_605 10 // Max required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_606 10 // Max required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_607 10 // Max required local Via7 density (%), within a 5.3um x 5.3um window size
 VARIABLE LD_609 12 // Max required local Via9 density (%), within a 53um x 53um window size
 VARIABLE LD_611 12 // Max required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_612 12 // Max required local Via12 density (%), within a 53um x 53um window size
 VARIABLE LD_620 15.2 // Max required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_634 49 // Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size
 VARIABLE LD_81 30 // Min required local RDL density (%), 130um x 130um window size
 VARIABLE LD_82 90 // Max allowed local RDL density (%), 130um x 130um window size
 VARIABLE LMI_01 14.142 // LMI width, only allowed value
 VARIABLE LMI_02 40 // LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD
 VARIABLE LMI_03 40 // LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD
 VARIABLE LMI_04 120 // Separation of LMI arrays (center to center), orthogonal to TSV spine
 VARIABLE LMI_05 1000 // Separation of LMI arrays (center to center), parallel to TSV spine
 VARIABLE LMI_06 0.707 // RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed
 VARIABLE LMI_11 6 // LMI rows in a single array, only allowed value
 VARIABLE LMI_12 73 // LMI columns in a single array, only allowed value
 VARIABLE LMI_13 850 // LMI array edge distance to active die edge (EOA) (parallel to spine)
 VARIABLE LMI_40 920 // Maximum PGD offset between any LMI center to die centerline
 VARIABLE LMI_41 1500 // LMI keepaway zone from die corners
 VARIABLE M0L_01 0.054 // width_L_01
 VARIABLE M0L_02 0.06 // width_L_02
 VARIABLE M0L_03 0.078 // width_L_03
 VARIABLE M0L_04 0.08 // width_L_04
 VARIABLE M0M_01 0.036 // width_M_01
 VARIABLE M0M_02 0.04 // width_M_02
 VARIABLE M0M_03 0.042 // width_M_03
 VARIABLE M0M_04 0.046 // width_M_04
 VARIABLE M0M_05 0.048 // width_M_05
 VARIABLE M0S_01 0.028 // width_S_01
 VARIABLE M0S_02 0.032 // width_S_02
 VARIABLE M0_00 0 // Only Rectangular M0 shape is allowed and only allowed in OGD.
 VARIABLE M0_126 0 // (B:28-32),(C:54-80) not allowed pairs
 VARIABLE M0_127 0 // (B:36-60),(C:78-80) not allowed pairs
 VARIABLE M0_128 0 // (B:78-80),(C:28) not allowed pairs
 VARIABLE M0_129 0 // (B),(B)
 VARIABLE M0_130 0 // (C),(C)
 VARIABLE M0_131 0 // (B:28-32),(C:28-40),(B:28-48)
 VARIABLE M0_132 0 // (B:28-32),(C:32-46),(B:54-60)
 VARIABLE M0_133 0 // (B:28-32),(C:32-48),(B:78-80)
 VARIABLE M0_134 0 // (B:36-48),(C:28-48),(B:36-48)
 VARIABLE M0_135 0 // (B:36-60),(C:32-60),(B:54-80)
 VARIABLE M0_136 0 // (B:78-80),(C:32-80),(B:78-80)
 VARIABLE M0_137 0 // (B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets
 VARIABLE M0_138 0 // (B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets
 VARIABLE M0_139 0 // (B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_140 0 // (B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets
 VARIABLE M0_141 0 // (B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets
 VARIABLE M0_142 0 // (B:78-80),(C:28),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_21 0.028 // B to C only space
 VARIABLE M0_23 0 // M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines.
 VARIABLE M0_41 0.054 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42
 VARIABLE M0_42 0.124 // End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_48 0.016 // Minimum overlap of line ends in opposite directions at minimum side-to-side space
 VARIABLE M0_60 0.086 // Min length of M0 line (any type, any width)
 VARIABLE M0_812 0.158 // Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_813 0.088 // Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_814 0.018 // Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)
 VARIABLE M0_82 0.022 // Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_822 0.088 // Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_823 0.018 // Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_83 0.028 // Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks
 VARIABLE M0_832 0.036 // Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_84 0.084 // M0_41/42 ETE to M0_42 ETE min space PGD
 VARIABLE M0_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M0_842 0.138 // End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_85 0.086 // M0_41/42 ETE to M0_42 ETE min space OGD
 VARIABLE M0_91 0.028 // Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks
 VARIABLE M0_92 0.028 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93
 VARIABLE M0_93 0.102 // Limit of ETE region length PGD for M0_92
 VARIABLE M0_94 0.032 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95
 VARIABLE M0_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M0_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M0_95 0.136 // Limit of ETE region length PGD for M0_94
 VARIABLE M0_96 0.036 // Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95
 VARIABLE M0_97 0.04 // Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98
 VARIABLE M0_98 0.096 // Length of ETE space region PGD (>=)
 VARIABLE M10_00 0 // Only Rectangular M10 shape is allowed for width_01 and width_04/06/07/08 shield wires.
 VARIABLE M10_01 0.126 // width_01 value (OGD only)
 VARIABLE M10_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M10_03 0.192 // width_03 value (OGD only)
 VARIABLE M10_04 0.21 // width_04 value (OGD/PGD)
 VARIABLE M10_05 0.26 // width_05 value (OGD only)
 VARIABLE M10_06 0.36 // width_06 value (OGD only)
 VARIABLE M10_07 0.378 // width_07 value (OGD only)
 VARIABLE M10_08 0.406 // width_08 value (OGD only)
 VARIABLE M10_09 0.42 // width_09 value (OGD only)
 VARIABLE M10_10 0.798 // width_10 value (OGD only)
 VARIABLE M10_121 0.126 // width_07 to width_07 space, fixed space exception (fixed value)
 VARIABLE M10_20 0 // width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides
 VARIABLE M10_21 0.126 // width_01 to width_01/04/06/07/08 space, fixed space1
 VARIABLE M10_22 0.378 // width_01 to width_01/04/06/07/08 space, fixed space2
 VARIABLE M10_23 0.63 // width_01 to width_01/04/06/07/08 space, fixed space3
 VARIABLE M10_24 0.14 // width_02-09 to width_02-09 space, min unrestricted
 VARIABLE M10_35 0.14 // Width_02/04 to width_02/04 space, min unrestricted
 VARIABLE M10_37 0.198 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M10_38
 VARIABLE M10_38 0.378 // Min unrestricted space for rule M10_37
 VARIABLE M10_41 0.14 // Metal10 end-to-end space (min)
 VARIABLE M10_42 0.198 // Metal10 end-to-end space width_01 line to any line (min)
 VARIABLE M10_50 0 // Width_02/04 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire.
 VARIABLE M10_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M10_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M10_60 0.274 // Min length for all widths
 VARIABLE M10_65 0.148 // Min required M10 hole area (sq um)
 VARIABLE M10_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M10_80 0.178 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M10_81 0.178 // Min Internal corner-to-corner width 
 VARIABLE M10_82 0.14 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M10err_01 0.126 // Metal10 width_01 value (OGD only)
 VARIABLE M10err_05 0.36 // Metal10 width_05 value (OGD only)
 VARIABLE M10err_06 0.378 // Metal10 width_06 value (OGD only)
 VARIABLE M10err_09 0.714 // Metal10 width_09 value (OGD only)
 VARIABLE M10err_10 0.798 // Metal10 width_10 value (OGD only)
 VARIABLE M10err_21 0.14 // BDW-specific Metal10 min space (values less than this are disallowed)
 VARIABLE M11_00 0 // Only Rectangular M11 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M11_01 0.126 // width_01 value (PGD only)
 VARIABLE M11_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M11_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M11_04 0.28 // width_04 value (PGD only)
 VARIABLE M11_05 0.36 // width_05 value (PGD only)
 VARIABLE M11_06 0.378 // width_06 value (PGD only)
 VARIABLE M11_07 0.42 // width_07 value (PGD only)
 VARIABLE M11_08 0.7 // width_08 value (PGD only)
 VARIABLE M11_09 0.714 // width_09 value (PGD only)
 VARIABLE M11_10 0.798 // width_10 value (PGD only)
 VARIABLE M11_121 0.126 // width_06 to width_06 space, fixed space exception (fixed value)
 VARIABLE M11_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M11_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M11_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M11_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M11_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M11_35 0.14 // Width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M11_37 0.198 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M11_38
 VARIABLE M11_38 0.378 // Min unrestricted space for rule M11_37
 VARIABLE M11_41 0.14 // Metal11 end-to-end space (min)
 VARIABLE M11_42 0.198 // Metal11 end-to-end space width_01 line to any line (min)
 VARIABLE M11_43 0.13 // M11 coverage of Square Via10 orthogonal edge
 VARIABLE M11_50 0 // Width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M11_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M11_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M11_60 0.274 // Min length for all widths
 VARIABLE M11_65 0.148 // Min required M11 hole area (sq um)
 VARIABLE M11_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M11_80 0.178 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M11_81 0.178 // Min Internal corner-to-corner width 
 VARIABLE M11_82 0.14 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M12_01 0.54 // M12 width, minimum
 VARIABLE M12_02 0.54 // M12 space, minimum
 VARIABLE M12_21 6 // Maximum allowed M12 width
 VARIABLE M12_22 2.2 // Min required M12 hole area (sq um)
 VARIABLE M12_23 0.54 // Minimum length of at least one M12 segment, when two segments are adjacent at a corner
 VARIABLE M12_24 2.13 // Min required M12 length/extent
 VARIABLE M12_41 0.05 // Min M12 coverage of Square Via11 (one edge at a corner)
 VARIABLE M12_43 0.13 // Min M12 coverage of Square Via11 orthogonal edge
 VARIABLE M12_51 0.05 // Min M12 coverage of Rectangular Via11 (one edge at a corner)
 VARIABLE M12_52 0.13 // Min M12 coverage of Rectangular Via11 orthogonal edge
 VARIABLE M1F_01 0 // M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)
 VARIABLE M1F_02 0 // M1 notch can be only on Metal1C
 VARIABLE M1F_03 0 // M1 nub can be only on Metal1B
 VARIABLE M1F_04 0 // M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)
 VARIABLE M1F_11 0.042 // M1 nub width (in PGD), fixed value
 VARIABLE M1F_12 0.01 // Max nub depth (in OGD)
 VARIABLE M1F_13 0.098 // M1 notch length (in PGD), fixed value
 VARIABLE M1F_14 0.032 // Min notch width (in OGD)
 VARIABLE M1F_15 0 // Center of the neighboring nub and notch must be aligned
 VARIABLE M1F_21 0.1 // Min space between M1 notch and Via0/Via1 (in PGD)
 VARIABLE M1F_22 0.021 // Min M1 end offset from M1 notch section (in neighboring metal1B lines)
 VARIABLE M1F_23 0.14 // Min space between M1 notches (in all direction)
 VARIABLE M1F_24 0.14 // Min space between M1 nubs (in all direction)
 VARIABLE M1F_31 0 // M1 color region is marked with Metal1BCregionID (82;71)
 VARIABLE M1F_32 0 // Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way
 VARIABLE M1F_33 0 // Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)
 VARIABLE M1F_34 0 // Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)
 VARIABLE M1F_35 0 // All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)
 VARIABLE M1F_36 0 // All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules
 VARIABLE M1F_40 0 // First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)
 VARIABLE M1F_41 0 // Each M1 color region must begin with Metal1B and end with Metal1B
 VARIABLE M1F_42 0 // B-B, C-C pairs are not allowed
 VARIABLE M1F_43 0.588 // Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_44 0.462 // Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_45 0 // M1BCregionID PGD edge must be coincide with Metal1B edge inside
 VARIABLE M1F_46 0.238 // Min metal1 keepaway space from M1BCregionID (PGD and OGD)
 VARIABLE M1_00 0 // M1 width_01 is not allowed over ULPpitchID or TRDTOULP
 VARIABLE M1_01 0.042 // M1 width_01 value (fixed), PGD only
 VARIABLE M1_100 0 // M1 width_02 is only allowed inside ULPpitchID
 VARIABLE M1_101 0.056 // M1 width_02 value (fixed), PGD only
 VARIABLE M1_21 0.028 // M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)
 VARIABLE M1_290 0 // All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die
 VARIABLE M1_291 0 // All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)
 VARIABLE M1_36 0.239 // Maximum space between M1 lines (OGD/PGD) (<)
 VARIABLE M1_41 0.042 // Min end-to-end space (width_01 to width_01 or width_02 to width_02)
 VARIABLE M1_42 0.056 // Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43
 VARIABLE M1_43 0.098 // M1 lines shorter than this length are subject to M1_42
 VARIABLE M1_60 0.07 // Min length of M1 line
 VARIABLE M1_69 0.126 // A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides
 VARIABLE M1_81 0.042 // Minimum overlap of adjacent line-ends in opposite directions
 VARIABLE M1_84 0.042 // Minimum offset between adjacent line-ends in opposite directions
 VARIABLE M1_85 0.014 // Maximum offset between adjacent line-ends for line-end edges to be considered unexposed
 VARIABLE M1_86 0.098 // Minimum exposed offset between adjacent line-ends in same direction
 VARIABLE M1_87 0.056 // Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides
 VARIABLE M2BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M2BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M2BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M2BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M2BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M2BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M2BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below)
 VARIABLE M2BB_36 0.232 // Maximum space in PGD (<) if rule M2BB_37 is not met
 VARIABLE M2BB_37 0.308 // Maximum space in OGD (<) if rule M2BB_36 is not met
 VARIABLE M2BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M2BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M2CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M2L_01 0.056 // width_L_01
 VARIABLE M2L_02 0.06 // width_L_02
 VARIABLE M2L_03 0.068 // width_L_03
 VARIABLE M2L_05 0.076 // width_L_05
 VARIABLE M2L_06 0.084 // width_L_06
 VARIABLE M2L_07 0.074 // width_L_07
 VARIABLE M2M_01 0.038 // width_M_01
 VARIABLE M2M_02 0.04 // width_M_02
 VARIABLE M2M_03 0.046 // width_M_03
 VARIABLE M2S_01 0.028 // width_S_01
 VARIABLE M2S_02 0.03 // width_S_02
 VARIABLE M2S_03 0.032 // width_S_03
 VARIABLE M2S_04 0.036 // width_S_04
 VARIABLE M2_00 0 // Only Rectangular M2 shape is allowed and only allowed in OGD.
 VARIABLE M2_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M2_127 0 // (B:38-46),(C:84) not allowed pairs
 VARIABLE M2_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M2_129 0 // (B),(B)
 VARIABLE M2_130 0 // (C),(C)
 VARIABLE M2_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M2_132 0 // (B:28-46),(C:28-56),(B:38-46)
 VARIABLE M2_133 0 // (B:28-36),(C:38-56),(B:56-84)
 VARIABLE M2_134 0 // (B:38-46),(C:38-76),(B:56-84)
 VARIABLE M2_135 0 // (B:56-84),(C:38-84),(B:56-84)
 VARIABLE M2_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M2_137 0 // (B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets
 VARIABLE M2_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_139 0 // (B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M2_147 0.024 // Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147
 VARIABLE M2_148 0.014 // Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148
 VARIABLE M2_20 0.05 // Line ends are extended by M2_20 before doing any side to side space checks
 VARIABLE M2_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M2_22 0 // Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)
 VARIABLE M2_23 0 // M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines.
 VARIABLE M2_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38
 VARIABLE M2_38 0.076 // Min unrestricted space for rule M2_37 
 VARIABLE M2_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M2_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M2_43 0.012 // Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 
 VARIABLE M2_44 0 // All line ends for widths <= M2_45 must be aligned or covered at M2_46 space 
 VARIABLE M2_45 0.055 // Max width for M2_44 check 
 VARIABLE M2_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M2_44 check
 VARIABLE M2_47 0 // Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M2_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M2_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires
 VARIABLE M2_60 0.084 // Min length of M2 line (any type, any width)
 VARIABLE M2_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M2_842 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M2_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M2_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M3BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M3BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M3BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M3BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M3BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M3BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M3BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M3BB_36 0.232 // Maximum space in OGD (<) if rule M3BB_37 is not met
 VARIABLE M3BB_37 0.308 // Maximum space in PGD (<) if rule M3BB_36 is not met
 VARIABLE M3BB_38 0.198 // Min OGD space between multi-track-skip spaces
 VARIABLE M3BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M3CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M3L_01 0.056 // width_L_01
 VARIABLE M3L_02 0.06 // width_L_02
 VARIABLE M3L_03 0.068 // width_L_03
 VARIABLE M3L_04 0.064 // width_L_04
 VARIABLE M3L_05 0.076 // width_L_05
 VARIABLE M3L_06 0.084 // width_L_06
 VARIABLE M3L_07 0.074 // width_L_07
 VARIABLE M3L_08 0.082 // width_L_08
 VARIABLE M3L_09 0.066 // width_L_09
 VARIABLE M3M_01 0.038 // width_M_01
 VARIABLE M3M_02 0.04 // width_M_02
 VARIABLE M3M_03 0.046 // width_M_03
 VARIABLE M3M_04 0.046 // width_M_04
 VARIABLE M3M_05 0.048 // width_M_05
 VARIABLE M3M_06 0.052 // width_M_06
 VARIABLE M3S_01 0.028 // width_S_01
 VARIABLE M3S_02 0.03 // width_S_02
 VARIABLE M3S_03 0.032 // width_S_03
 VARIABLE M3S_04 0.036 // width_S_04
 VARIABLE M3_00 0 // Only Rectangular M3 shape is allowed and only allowed in PGD.
 VARIABLE M3_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M3_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M3_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M3_129 0 // (B),(B)
 VARIABLE M3_130 0 // (C),(C)
 VARIABLE M3_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M3_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M3_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M3_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M3_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M3_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M3_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M3_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M3_142 0 // (B:38-52),(C:82-84),(B:56-84)
 VARIABLE M3_143 0 // (B:56-84),(C:32-36),(B:56-84)
 VARIABLE M3_147 0.024 // Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147
 VARIABLE M3_148 0.014 // Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148
 VARIABLE M3_20 0.05 // Line ends are extended by M3_20 before doing any side to side space checks
 VARIABLE M3_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M3_22 0 // Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)
 VARIABLE M3_23 0 // M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines.
 VARIABLE M3_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38
 VARIABLE M3_38 0.076 // Min unrestricted space for rule M3_37
 VARIABLE M3_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M3_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M3_43 0.012 // Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 
 VARIABLE M3_44 0 // All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space 
 VARIABLE M3_45 0.055 // Max width for M3_44 check 
 VARIABLE M3_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M3_44 check
 VARIABLE M3_47 0 // Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M3_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M3_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires
 VARIABLE M3_60 0.084 // Min length of M3 line (any type, any width)
 VARIABLE M3_841 0.25 // Minimum C line length, in PGD (>) 
 VARIABLE M3_842 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M3_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M3_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M4BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M4BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M4BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M4BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M4BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M4BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M4BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M4BB_36 0.232 // Maximum space in PGD (<) if rule M4BB_37 is not met
 VARIABLE M4BB_37 0.308 // Maximum space in OGD (<) if rule M4BB_36 is not met
 VARIABLE M4BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M4BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M4CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M4L_01 0.056 // width_L_01
 VARIABLE M4L_02 0.06 // width_L_02
 VARIABLE M4L_03 0.068 // width_L_03
 VARIABLE M4L_05 0.076 // width_L_05
 VARIABLE M4L_06 0.084 // width_L_06
 VARIABLE M4L_07 0.074 // width_L_07
 VARIABLE M4L_08 0.054 // width_L_08
 VARIABLE M4L_09 0.066 // width_L_09
 VARIABLE M4M_02 0.04 // width_M_02
 VARIABLE M4M_03 0.046 // width_M_03
 VARIABLE M4S_01 0.028 // width_S_01
 VARIABLE M4S_02 0.03 // width_S_02
 VARIABLE M4S_03 0.032 // width_S_03
 VARIABLE M4S_04 0.036 // width_S_04
 VARIABLE M4_00 0 // Only Rectangular M4 shape is allowed and only allowed in OGD.
 VARIABLE M4_01 0.04 // width_01 value (OGD only)
 VARIABLE M4_02 0.044 // width_02 value (OGD only)
 VARIABLE M4_03 0.048 // width_03 value (OGD only)
 VARIABLE M4_04 0.056 // width_04 value (OGD only)
 VARIABLE M4_05 0.06 // width_05 value (OGD only)
 VARIABLE M4_06 0.064 // width_06 value (OGD only)
 VARIABLE M4_07 0.068 // width_07 value (OGD only)
 VARIABLE M4_08 0.076 // width_08 value (OGD only)
 VARIABLE M4_09 0.08 // width_09 value (OGD only)
 VARIABLE M4_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M4_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M4_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M4_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M4_11 0.108 // width_11 value (OGD only)
 VARIABLE M4_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M4_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M4_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M4_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M4_128 0 // (B:54-84),(C:28-36) not allowed pairs
 VARIABLE M4_129 0 // (B),(B)
 VARIABLE M4_130 0 // (C),(C)
 VARIABLE M4_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M4_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M4_133 0 // (B:28-36),(C:40-56),(B:54-84)
 VARIABLE M4_134 0 // (B:40-46),(C:40-76),(B:54-84)
 VARIABLE M4_135 0 // (B:54-84),(C:40-84),(B:54-84)
 VARIABLE M4_136 0 // (B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M4_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M4_138 0 // (B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_139 0 // (B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_140 0 // (B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M4_142 0 // (B:28),(C:54),(B:76) not allowed B-C-B sets
 VARIABLE M4_147 0.024 // Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147
 VARIABLE M4_148 0.014 // Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148
 VARIABLE M4_20 0.05 // Line ends are extended by M4_20 before doing any side to side space checks
 VARIABLE M4_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M4_22 0 // Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)
 VARIABLE M4_23 0 // M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines.
 VARIABLE M4_24 0.046 // width_02 to width_02 space range max
 VARIABLE M4_249 0 // Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)
 VARIABLE M4_25 0.044 // width_02/03 to width_04-11 space range min
 VARIABLE M4_250 0 // Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge
 VARIABLE M4_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M4_252 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M4_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M4_26 0.05 // width_02/03 to width_04-11 space range max
 VARIABLE M4_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M4_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M4_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M4_27 0.044 // width_04-07 to width_04-11 space range min
 VARIABLE M4_28 0.056 // width_04-07 to width_04-11 space range max
 VARIABLE M4_31 0 // width_01 is not allowed to be next to width_03 to width_11
 VARIABLE M4_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M4_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M4_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38
 VARIABLE M4_38 0.076 // Min unrestricted space for rule M4_37
 VARIABLE M4_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M4_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M4_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M4_43 0.012 // Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 
 VARIABLE M4_44 0 // All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space 
 VARIABLE M4_45 0.055 // Max width for M4_44 check 
 VARIABLE M4_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M4_44 check
 VARIABLE M4_47 0 // Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M4_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M4_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires
 VARIABLE M4_51 0.08 // Width_01-11 attacker to width_10 victim min space
 VARIABLE M4_52 0.08 // Width_10 attacker to width_08-11 victim min space
 VARIABLE M4_53 0 // Width_10 line cannot attack a width_01-07 victim
 VARIABLE M4_60 0.084 // Min length of M4 line (any type, any width)
 VARIABLE M4_62 0.14 // Min edge length of width_01-07 line
 VARIABLE M4_63 0.12 // Min length of width_10 nub
 VARIABLE M4_65 0.16 // Min length of holes
 VARIABLE M4_70 0.018 // Minimum segment length
 VARIABLE M4_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M4_72 0 // segments can be smaller than M4_70 if both adjacent segments are >= M4_73
 VARIABLE M4_73 0.35 // Minimum segment lengths for M4_72
 VARIABLE M4_80 0.056 // Corner-to-corner space, when corners have no overlap
 VARIABLE M4_81 0.056 // Internal corner-to-corner width 
 VARIABLE M4_82 0.09 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M4_83 0.09 // Min width of notched line section
 VARIABLE M4_84 0.124 // Above rule applies to notch length less than
 VARIABLE M4_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M4_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M5BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M5BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M5BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M5BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M5BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M5BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M5BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M5BB_36 0.232 // Maximum space in OGD (<) if rule M5BB_37 is not met
 VARIABLE M5BB_37 0.308 // Maximum space in PGD (<) if rule M5BB_36 is not met
 VARIABLE M5BB_38 0.198 // Min OGD space between unrestricted spaces
 VARIABLE M5BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M5CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M5L_01 0.056 // width_L_01
 VARIABLE M5L_02 0.06 // width_L_02
 VARIABLE M5L_03 0.068 // width_L_03
 VARIABLE M5L_05 0.076 // width_L_05
 VARIABLE M5L_06 0.084 // width_L_06
 VARIABLE M5L_07 0.074 // width_L_07
 VARIABLE M5L_09 0.066 // width_L_09
 VARIABLE M5M_02 0.04 // width_M_02
 VARIABLE M5M_03 0.046 // width_M_03
 VARIABLE M5S_01 0.028 // width_S_01
 VARIABLE M5S_02 0.03 // width_S_02
 VARIABLE M5S_03 0.032 // width_S_03
 VARIABLE M5S_04 0.036 // width_S_04
 VARIABLE M5_00 0 // Only Rectangular M5 shape is allowed and only allowed in PGD.
 VARIABLE M5_01 0.04 // width_01 value (PGD only)
 VARIABLE M5_02 0.044 // width_02 value (PGD only)
 VARIABLE M5_03 0.048 // width_03 value (PGD only)
 VARIABLE M5_04 0.056 // width_04 value (PGD only)
 VARIABLE M5_05 0.06 // width_05 value (PGD only)
 VARIABLE M5_06 0.064 // width_06 value (PGD only)
 VARIABLE M5_07 0.068 // width_07 value (PGD only)
 VARIABLE M5_08 0.076 // width_08 value (PGD only)
 VARIABLE M5_09 0.08 // width_09 value (PGD only)
 VARIABLE M5_10 0.09 // width_10 value (PGD/OGD)
 VARIABLE M5_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M5_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M5_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M5_11 0.108 // width_11 value (PGD only)
 VARIABLE M5_12 0.054 // width_12 value (PGD only)
 VARIABLE M5_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M5_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M5_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M5_127 0 // (B:40-46),(C:84) not allowed B-C-B pairs
 VARIABLE M5_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M5_129 0 // (B),(B)
 VARIABLE M5_13 0.16 // width_13 value (PGD only)
 VARIABLE M5_130 0 // (C),(C)
 VARIABLE M5_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M5_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M5_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M5_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M5_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M5_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M5_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M5_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_14 0.2 // width_14 value (PGD only)
 VARIABLE M5_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M5_147 0.024 // Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147
 VARIABLE M5_148 0.014 // Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148
 VARIABLE M5_149 0 // Metal5 line <= width_04 cannot have exposed edges (see M5_150 exception to this rule)
 VARIABLE M5_15 0.24 // width_15 value (PGD only)
 VARIABLE M5_150 0 // Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_151/152/153
 VARIABLE M5_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M5_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M5_153 0.03 // Minimum overlap (in OGD) of the facing line ends forming the ETE space (>=)
 VARIABLE M5_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M5_160 0.04 // Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M5_161 
 VARIABLE M5_161 0.08 // Fixed ETE space for M5_160 (=), and Minimum ETE space for M5_162 (>)
 VARIABLE M5_162 0.08 // Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M5_161 
 VARIABLE M5_20 0.05 // Line ends are extended by M5_20 before doing any side to side space checks
 VARIABLE M5_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M5_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M5_23 0.04 // width_02 to width_02 space range min
 VARIABLE M5_24 0.046 // width_02 to width_02 space range max
 VARIABLE M5_249 0 // Metal5 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M5_250 exception to this rule)
 VARIABLE M5_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M5_250 0 // Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_251/252/253, forming a line end bridge
 VARIABLE M5_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M5_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M5_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M5_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M5_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M5_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M5_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M5_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M5_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M5_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M5_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M5_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M5_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M5_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M5_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38
 VARIABLE M5_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M5_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M5_41 0.08 // Metal5 end-to-end space (min)
 VARIABLE M5_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M5_43 0.012 // Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 
 VARIABLE M5_44 0.16 // Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M5_45
 VARIABLE M5_45 0.03 // Max overlap between facing line ends for rule M5_44
 VARIABLE M5_46 0.08 // Maximum allowed length of exposed edge of a width_01-07/12 line
 VARIABLE M5_47 0.1 // Min ETE space between a <=M5_03 line and a <=M5_07 line, when the line ends are not facing each other (The line ends of the <=M5_03 wide lines are extended by M5_48 prior to this check)
 VARIABLE M5_48 0.013 // Line end extensions of the <=M5_03 width lines for M5_47 check
 VARIABLE M5_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires
 VARIABLE M5_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M5_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M5_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M5_60 0.16 // Min length of width_01-15 lines
 VARIABLE M5_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M5_63 0.12 // Min length of width_10 nub
 VARIABLE M5_65 0.16 // Min length of holes
 VARIABLE M5_70 0.018 // Minimum segment length
 VARIABLE M5_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M5_72 0 // A segment can be smaller than M5_70 if it has two adjacent segments >= M5_73
 VARIABLE M5_73 0.35 // Minimum segment lengths for rule M5_72
 VARIABLE M5_74 0.09 // M5_72 segment to line end space
 VARIABLE M5_80 0.056 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M5_81 0.056 // Min Internal corner-to-corner width 
 VARIABLE M5_82 0.09 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M5_83 0.09 // Min width of notched line section
 VARIABLE M5_84 0.124 // Rule M5_83 applies to notch length less than M5_84
 VARIABLE M5_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M5_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M5err_00 0.05 // Metal5 width_00 value (PGD only)
 VARIABLE M6_00 0.08 // width_00 value (OGD only)
 VARIABLE M6_01 0.04 // width_01 value (OGD only)
 VARIABLE M6_02 0.044 // width_02 value (OGD only)
 VARIABLE M6_03 0.048 // width_03 value (OGD only)
 VARIABLE M6_04 0.056 // width_04 value (OGD only)
 VARIABLE M6_05 0.06 // width_05 value (OGD only)
 VARIABLE M6_06 0.064 // width_06 value (OGD only)
 VARIABLE M6_07 0.068 // width_07 value (OGD only)
 VARIABLE M6_08 0.076 // width_08 value (OGD only)
 VARIABLE M6_09 0.08 // width_09 value (OGD only)
 VARIABLE M6_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M6_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M6_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M6_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M6_11 0.108 // width_11 value (OGD only)
 VARIABLE M6_12 0.054 // width_12 value (OGD only)
 VARIABLE M6_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M6_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M6_13 0.16 // width_13 value (OGD only)
 VARIABLE M6_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M6_14 0.2 // width_14 value (OGD only)
 VARIABLE M6_149 0 // Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)
 VARIABLE M6_15 0.24 // width_15 value (OGD only)
 VARIABLE M6_150 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153
 VARIABLE M6_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_153 0.03 // Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)
 VARIABLE M6_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M6_160 0.04 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 
 VARIABLE M6_161 0.08 // Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)
 VARIABLE M6_162 0.08 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 
 VARIABLE M6_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M6_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M6_23 0.04 // width_02 to width_02 space range min
 VARIABLE M6_24 0.046 // width_02 to width_02 space range max
 VARIABLE M6_249 0 // Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)
 VARIABLE M6_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M6_250 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge
 VARIABLE M6_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M6_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M6_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M6_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M6_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M6_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M6_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M6_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M6_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M6_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M6_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M6_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M6_37 0.12 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38
 VARIABLE M6_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M6_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M6_41 0.08 // Metal6 end-to-end space (min)
 VARIABLE M6_44 0.16 // Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45
 VARIABLE M6_45 0.03 // Max overlap between facing line ends for rule M6_44
 VARIABLE M6_46 0.08 // Maximum allowed length of exposed edge of a width_01-07/12 line
 VARIABLE M6_47 0.1 // Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)
 VARIABLE M6_48 0.013 // Line end extensions of the <=M6_03 wide line for M6_47 check
 VARIABLE M6_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M6_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M6_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M6_60 0.16 // Min length of width_01-15 lines
 VARIABLE M6_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M6_63 0.12 // Min length of width_10 nub
 VARIABLE M6_65 0.16 // Min length of holes
 VARIABLE M6_70 0.018 // Minimum segment length
 VARIABLE M6_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M6_72 0 // A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73
 VARIABLE M6_73 0.35 // Minimum segment lengths for rule M6_72
 VARIABLE M6_80 0.056 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M6_81 0.056 // Min Internal corner-to-corner width 
 VARIABLE M6_82 0.09 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M6_83 0.09 // Min width of notched line section
 VARIABLE M6_84 0.124 // Rule M6_83 applies to notch length less than M6_84
 VARIABLE M7_00 0.08 // width_00 value (PGD only)
 VARIABLE M7_01 0.056 // width_01 value (PGD only)
 VARIABLE M7_02 0.06 // width_02 value (PGD only)
 VARIABLE M7_03 0.084 // width_03 value (PGD/OGD)
 VARIABLE M7_04 0.12 // width_04 value (PGD only)
 VARIABLE M7_05 0.15 // width_05 value (PGD only)
 VARIABLE M7_06 0.168 // width_06 value (PGD only)
 VARIABLE M7_07 0.18 // width_07 value (PGD only)
 VARIABLE M7_08 0.256 // width_08 value (PGD only)
 VARIABLE M7_09 0.28 // width_09 value (PGD only)
 VARIABLE M7_21 0.056 // width_01/02 to width_01/02 space range1 min
 VARIABLE M7_22 0.07 // width_01/02 to width_01/02 space range1 max
 VARIABLE M7_23 0.23 // width_00/01 to width_00-09 space range2 min
 VARIABLE M7_24 0.251 // width_00/01 to width_00-09 space range2 max
 VARIABLE M7_25 0.4 // width_00/01 to width_00-09 unrestricted space min
 VARIABLE M7_26 0.056 // width_01/02 to width_03/04/05/06/07 space range1 min
 VARIABLE M7_27 0.08 // width_01/02 to width_03/04/05/06/07 space range1 max
 VARIABLE M7_31 0.074 // width_03/04 to width_03/04 unrestricted space (min)
 VARIABLE M7_32 0.06 // width_03/0405/06/07 to width_05/06/07 unrestricted space (min)
 VARIABLE M7_35 0.09 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M7_37 0.09 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38
 VARIABLE M7_38 0.168 // Min unrestricted space for rule M7_37
 VARIABLE M7_41 0.09 // width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)
 VARIABLE M7_51 0.06 // width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)
 VARIABLE M7_52 0.09 // width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M7_60 0.204 // Min length for all widths
 VARIABLE M7_65 0.42 // Min length of holes
 VARIABLE M7_70 0.026 // Minimum segment length
 VARIABLE M7_71 0.116 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M7_72 0 // A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73
 VARIABLE M7_73 0.5 // Minimum segment lengths for rule M7_72
 VARIABLE M7_74 0.09 // Minimum M7_72 segment to line end space
 VARIABLE M7_80 0.079 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M7_81 0.079 // Min Internal corner-to-corner width 
 VARIABLE M7_82 0.084 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M7_83 0.084 // Min width of notched line section
 VARIABLE M7_84 0.168 // Rule M7_83 applies to notch length less than M7_84
 VARIABLE M7err_00 0.08 // Metal7 width_00 value (PGD only)
 VARIABLE M7err_01 0.088 // Metal7 width_01 value (PGD only)
 VARIABLE M7err_08 0.256 // Metal7 width_08 value (PGD only)
 VARIABLE M8_00 0.08 // width_00 value (OGD only)
 VARIABLE M8_01 0.126 // width_01 value (OGD only)
 VARIABLE M8_02 0.104 // width_02 value (OGD only)
 VARIABLE M8_03 0.12 // width_03 value (OGD/PGD)
 VARIABLE M8_04 0.144 // width_04 value (OGD only)
 VARIABLE M8_05 0.16 // width_05 value (OGD only)
 VARIABLE M8_06 0.2 // width_06 value (OGD only)
 VARIABLE M8_07 0.24 // width_07 value (OGD only)
 VARIABLE M8_08 0.264 // width_08 value (OGD only)
 VARIABLE M8_09 0.714 // width_09 value (OGD only)
 VARIABLE M8_10 0.798 // width_10 value (OGD only)
 VARIABLE M8_121 0.126 // width_06 to width_06 space, fixed space exception (fixed value)
 VARIABLE M8_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M8_21 0.08 // width_00 to width_00-05 space range1 min
 VARIABLE M8_22 0.1 // width_00 to width_00-05 space range1 max
 VARIABLE M8_23 0.23 // width_00 to width_00-08 space range2 min
 VARIABLE M8_24 0.251 // width_00 to width_00-08 space range2 max
 VARIABLE M8_25 0.4 // width_00 to width_00-08 unrestricted space min
 VARIABLE M8_26 0.08 // width_00 to width_06/07/08 space range1 min
 VARIABLE M8_27 0.11 // width_00 to width_06/07/08 space range1 max
 VARIABLE M8_32 0.08 // width_02-08 to width_02-08 unrestricted space (min)
 VARIABLE M8_35 0.12 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M8_37 0.12 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38
 VARIABLE M8_38 0.25 // Min unrestricted space for rule M8_37
 VARIABLE M8_41 0.12 // Metal8 end-to-end space (min)
 VARIABLE M8_42 0.198 // Metal8 end-to-end space for width_01 line to any line (min)
 VARIABLE M8_50 0 // Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M8_51 0.08 // width_03 attacker to width_00-08 victim unrestricted space OGD (min)
 VARIABLE M8_52 0.12 // width_00-08 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M8_60 0.21 // Min length for all widths
 VARIABLE M8_65 0.44 // Min length of holes
 VARIABLE M8_70 0.04 // Minimum segment length
 VARIABLE M8_71 0.08 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M8_80 0.113 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M8_81 0.113 // Min Internal corner-to-corner width 
 VARIABLE M8_82 0.12 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M8_83 0.12 // Min width of notched line section
 VARIABLE M8_84 0.24 // Rule M8_83 applies to notch length less than M8_84
 VARIABLE M8err_00 0.08 // Metal8 width_00 value (OGD only)
 VARIABLE M8err_09 0.3 // Metal8 width_09 value (OGD only)
 VARIABLE M8err_21 0.084 // BDW-specific Metal8 min space (values less than this are disallowed)
 VARIABLE M9_00 0.08 // width_00 value (PGD only)
 VARIABLE M9_01 0.54 // M9 width, minimum
 VARIABLE M9_02 0.11 // width_02 value (PGD only)
 VARIABLE M9_03 0.124 // width_03 value (PGD)
 VARIABLE M9_04 0.148 // width_04 value (PGD/OGD)
 VARIABLE M9_05 0.168 // width_05 value (PGD only)
 VARIABLE M9_06 0.192 // width_06 value (PGD only)
 VARIABLE M9_07 0.212 // width_07 value (PGD only)
 VARIABLE M9_08 0.236 // width_08 value (PGD only)
 VARIABLE M9_09 0.3 // width_09 value (PGD only)
 VARIABLE M9_121 0.126 // width_07 to width_07 space, fixed space exception
 VARIABLE M9_20 0 // width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides
 VARIABLE M9_21 0.08 // width_00 to width_00-06 space range1 min
 VARIABLE M9_22 0.1 // width_00 to width_00-06 space range1 max
 VARIABLE M9_23 0.23 // width_00 to width_00-09 space range2 min
 VARIABLE M9_24 0.251 // width_00 to width_00-09 space range2 max
 VARIABLE M9_25 0.4 // width_00 to width_00-09 unrestricted space min
 VARIABLE M9_26 0.08 // width_00 to width_07-09 space range1 min
 VARIABLE M9_27 0.11 // width_00 to width_07-09 space range1 max
 VARIABLE M9_32 0.08 // width_02-09 to width_02-09 unrestricted space (min)
 VARIABLE M9_35 0.12 // width_04 to width_04 unrestricted space (min) 
 VARIABLE M9_37 0.12 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M9_38
 VARIABLE M9_38 0.25 // Min unrestricted space for rule M9_37
 VARIABLE M9_41 0.12 // Metal8 end-to-end space (min)
 VARIABLE M9_42 0.198 // Metal9 end-to-end space width_01 line to any line (min)
 VARIABLE M9_43 0.13 // Min M9 coverage of Square Via8 orthogonal edge
 VARIABLE M9_50 0 // width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire.
 VARIABLE M9_51 0.08 // width_04 attacker to width_00-09 victim unrestricted space PGD (min)
 VARIABLE M9_52 0.12 // width_00-09 attacker to width_04 victim unrestricted space OGD (min)
 VARIABLE M9_60 0.21 // Min length for all widths
 VARIABLE M9_65 0.44 // Min length of holes
 VARIABLE M9_70 0.04 // Minimum segment length
 VARIABLE M9_71 0.08 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M9_80 0.113 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M9_81 0.113 // Min Internal corner-to-corner width 
 VARIABLE M9_82 0.148 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M9_83 0.148 // Min width of notched line section
 VARIABLE M9_84 0.24 // Rule M9_83 applies to notch length less than M9_84
 VARIABLE MC_01 0 // Outer edges of the PRS cells must be line-on-line with the EDM cells boundary.
 VARIABLE MC_02 0 // CE1/2 cannot overlap the PRS cells 
 VARIABLE MC_03 0 // CE1/2 cannot overlap the logo cells
 VARIABLE MIM_01 2 // CE1/2 width min
 VARIABLE MIM_02 1 // CE1/2 space min
 VARIABLE MIM_03 0.16 // Minimum offset between CE1-CE2 edges
 VARIABLE MIM_04 1 // Minimum overlap between CE1-CE2 layers
 VARIABLE MIM_05 0 // CE1-CE2 edges cannot cross each other
 VARIABLE MIM_06 0 // CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)
 VARIABLE MIM_07 0 // CE2 must enclose CE1 edges
 VARIABLE MIM_22 10.78 // Min required CE1/2 hole area (sq um)
 VARIABLE MIM_23 1 // Minimum CE1/2 jog length
 VARIABLE MIM_25 64 // Min required CE1/2 area (sq um)
 VARIABLE MIM_26 250 // Max extent of CE1/2
 VARIABLE MIM_51 0.4 // Minimum CE1/2 enclosure of Via12 (all directions)
 VARIABLE MIM_52 1 // Min Via12 space to unconnected CE1/2
 VARIABLE MIM_53 0 // Via12 cannot land on overlapping CE1/2
 VARIABLE MIM_54 1.76 // Min Via12 space to unconnected CE1, when Via12 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_55 1.6 // Min Via12 space to unconnected CE2, when Via12 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_61 0 // CE1/2 electrode layers cannot be used as a resistor, must have a M12 or TM1 shunt
 VARIABLE MIM_62 0 // CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)
 VARIABLE MIM_63 0 // CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked
 VARIABLE MIM_71 0 // In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2
 VARIABLE MIM_72 1.2 // Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_73 1 // Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_74 0 // CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)
 VARIABLE MIM_75 0 // CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration
 VARIABLE MIM_81 0 // In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2
 VARIABLE MIM_82 1.2 // Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MIM_83 1 // Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MJ0_01 0.132 // MTJID enclosure of MJ0 in OGD (fixed)
 VARIABLE MJ0_02 0 // No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID
 VARIABLE MJ0_03 0 // No GCN, V1, M2 allowed inside MJ0
 VARIABLE MJ0_04 0 // No jogs allowed in MTJID
 VARIABLE MJ0_05 0.024 // Min space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_06 0.052 // Max space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_07 0.024 // Fixed space from dummy M2 end to MJ0 (in OGD)
 VARIABLE MJ0_08 0.4 // Minimum space between MJ0 
 VARIABLE MJ0_09 0.42 // Minimum width of MJ0
 VARIABLE MTJ_01 0 // M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID
 VARIABLE MTJ_02 0 // M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID
 VARIABLE MTJ_03 0.018 // MTJ fixed width (in OGD)
 VARIABLE MTJ_04 0.06 // MTJ fixed length (in PGD)
 VARIABLE MTJ_05 0.14 // MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)
 VARIABLE MTJ_06 0.07 // MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)
 VARIABLE MTJ_07 0.126 // MTJ fixed pitch (in PGD)
 VARIABLE MTJ_08 0 // Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH
 VARIABLE MTJ_09 0.2 // MJO enclosure of MTJ (only allowed value)
 VARIABLE MTJ_10 0 // STTRAMID1, STTRAMID2 must be line-line with MTJID
 VARIABLE MTJ_11 0 // Via2 must be centered on MTJ
 VARIABLE MTJ_12 0.046 // Via2 length (in OGD) allowed over MTJ
 VARIABLE MTJ_13 0.032 // Via2 width (in PGD) allowed over MTJ
 VARIABLE MTJ_14 0 // M1 must be centered under MTJ
 VARIABLE MTJ_15 0.012 // MTJ enclosure of M1 (both OGD and PGD), only allowed value
 VARIABLE NW_01 0.021 // Min N-well space to N+ active (all directions), P+ tap (OGD)
 VARIABLE NW_03 0.021 // Min N-well enclosure of P+ active (all directions), N+ tap (OGD)
 VARIABLE NW_12 0.126 // Min N-well width
 VARIABLE NW_128 5.6 // Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_129 5.6 // Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_14 0.126 // Min N-well space
 VARIABLE NW_17 0.05 // Min required drawn N-well area (in sq um)
 VARIABLE NW_18 0.05 // Min required drawn N-well hole area (in sq um)
 VARIABLE NW_21 0.06 // Min N+ active diffusion space to high voltage nwells
 VARIABLE NW_22 0.06 // Min P+ active diffusion enclosure by high voltage nwell
 VARIABLE NW_23 0.107 // Min N-well convex corner enclosure of P+ active diffusion corner
 VARIABLE NW_24 0.107 // Min N-well concave corner space to N+ active diffusion corner
 VARIABLE NW_25 0.126 // Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)
 VARIABLE NW_28 56 // Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells
 VARIABLE NW_29 56 // Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells
 VARIABLE NW_30 0.378 // Minimum nwell pitch
 VARIABLE NW_31 0.042 // Min N-well space to P+ tap (PGD)
 VARIABLE NW_33 0.042 // Min N-well enclosure of N+ tap (PGD)
 VARIABLE NW_35 0.144 // Maximum nwell length when width is less than NW_35
 VARIABLE NW_36 0.144 // Maximum N-well facing edge length, if space is less than NW_36
 VARIABLE NW_41 0.168 // N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges
 VARIABLE NW_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE NW_43 0.126 // Forbidden adjacent edge length range max (<)
 VARIABLE NW_55 0.154 // Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_56 0.154 // Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_57 0.112 // Max length of short NWL jog for which rules NW_55,NW_56 apply
 VARIABLE NW_58 0.154 // Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge
 VARIABLE NW_59 12 // Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)
 VARIABLE NW_60 2.4 // Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)
 VARIABLE NW_71 300 // Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um
 VARIABLE NW_73 8 // N-well width exception for rule NW_71 (um)
 VARIABLE NW_74 4 // N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)
 VARIABLE PC_00 0 // Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction.
 VARIABLE PC_01 0.032 // Polycon width, fixed value
 VARIABLE PC_02 0.054 // Min required Polycon length
 VARIABLE PC_04 0 // All Polycon center lines must be on a 21nm pitch grid across the whole die
 VARIABLE PC_20 0.025 // Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)
 VARIABLE PC_21 0.052 // Min Polycon side-to-side space
 VARIABLE PC_23 0.115 // Polycon side-to-side forbidden space (fixed value)
 VARIABLE PC_25 0.05 // Min Polycon end-to-end space, when facing ends are aligned
 VARIABLE PC_31 0.12 // Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)
 VARIABLE PC_32 0.025 // Polycon line end extensions for PC_31 check
 VARIABLE PC_33 0.07 // Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)
 VARIABLE PC_34 0.08 // Max Polycon length for PC_33 check (<)
 VARIABLE PC_35 0.04 // Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space
 VARIABLE PC_36 0.018 // Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57
 VARIABLE PC_41 0.032 // Poly overlap of polycon (PGD) for PC_42 (fixed value)
 VARIABLE PC_42 0.024 // Min Polycon end overlap of poly for PC_41
 VARIABLE PC_43 0.023 // Min Polycon side space to poly line-end (PGD)
 VARIABLE PC_44 0.012 // Min Polycon end space to poly side (OGD)
 VARIABLE PC_444 0.041 // Min Polycon side space to poly line-end in TG/TGULV pitch regions
 VARIABLE PC_45 0.019 // Min Poly overlap of polycon (PGD) for PC_46
 VARIABLE PC_46 0.03 // Min Polycon end extension beyond poly side for PC_45
 VARIABLE PC_50 0 // End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)
 VARIABLE PC_51 0.052 // End-to-End space that triggers PC_50 check (<)
 VARIABLE PC_52 0.064 // Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)
 VARIABLE PC_53 0 // If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space
 VARIABLE PC_54 0.06 // Max Polycon ETE space for PC_53 check (<=)
 VARIABLE PC_55 0.06 // If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55
 VARIABLE PC_56 0.06 // Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)
 VARIABLE PC_57 0.088 // Min length of the 3 adjacent GCNs to allow PC_36 overlap
 VARIABLE PC_61 0.026 // Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)
 VARIABLE PC_81 0.026 // Min Polycon space to Diffcon
 VARIABLE PC_82 0.032 // Diffcon overlap of Polycon in PGD for PC_83, fixed value
 VARIABLE PC_83 0.023 // Min Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE PC_84 0.016 // Min Diffcon overlap of Polycon in PGD for PC_85
 VARIABLE PC_85 0.031 // Min Polycon end extension beyond Diffcon side (OGD) for PC_84
 VARIABLE PC_91 0 // =PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed
 VARIABLE PC_92 0.094 // Space for the PC_91 check (fixed value)
 VARIABLE PC_93 0.05 // Polycon line extension (OGD) for PC_91/92 side-to-side space checks only
 VARIABLE PG_01 0.042 // Poly check grid width: fixed value, OGD only
 VARIABLE PG_02 0.14 // Poly check grid Pitch: fixed value, OGD only
 VARIABLE PG_03 0 // Poly check grid must be continuous across the complete length of the active die
 VARIABLE PG_04 0.049 // Poly check grid OGD space to edge of active die (EOA), fixed value
 VARIABLE PG_05 0 // Poly check grid must centered in drawn digital Poly space
 VARIABLE PL_00 0 // Only Rectangular, Uni-directional Poly shape is allowed
 VARIABLE PL_01 0.028 // Poly width, ONLY ALLOWED value
 VARIABLE PL_02 0.07 // Poly pitch, ONLY ALLOWED value
 VARIABLE PL_03 0.09 // Min required Poly length with no restrictions
 VARIABLE PL_04 0.036 // Poly Short end-to-end space, fixed value (cannot be isolated)
 VARIABLE PL_05 0.078 // Poly Long end-to-end space, fixed value
 VARIABLE PL_06 0.26 // Poly Long end-to-end space, maximum of allowed range
 VARIABLE PL_07 0.078 // Poly Medium end-to-end space, fixed value
 VARIABLE PL_08 0.099 // Poly Long end-to-end space, minimum of allowed range
 VARIABLE PL_09 0 // End-to-end space between PL_05 and PL_08 is not allowed
 VARIABLE PL_100 2.1 // Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length
 VARIABLE PL_101 0.07 // Max width of long space region that triggers PL_102/103 checks
 VARIABLE PL_102 0.007 // Forbidden offset between the short space region ends (min)
 VARIABLE PL_103 0.047 // Forbidden offset between the short space region ends (max)
 VARIABLE PL_104 0.14 // Minimum space between type B configuration synthesized regions
 VARIABLE PL_105 0 // Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop 
 VARIABLE PL_106 0.068 // Oversize in PGD of narrow (PL_04) cut for PL_105 check
 VARIABLE PL_11 0.024 // Min Poly endcap length (poly line-end extent beyond diffusion edge)
 VARIABLE PL_12 0 // All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)
 VARIABLE PL_13 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE PL_15 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE PL_16 0.042 // Min offset between adjacent poly line-ends having the same line-end direction
 VARIABLE PL_24 0 // NWL edge parallel to poly must be centered in poly space
 VARIABLE PL_25 0.018 // Min Poly line-end space to diffusion PGD
 VARIABLE PL_51 0 // Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  
 VARIABLE PL_52 0 // Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node.
 VARIABLE PL_55 0 // Poly jumper between two diffusions is not allowed.
 VARIABLE PL_61 0.036 // Min overlap of any poly cuts 1 poly pitch apart
 VARIABLE PL_62 0 // A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated.
 VARIABLE PL_63 0.069 // Min offset between any poly cuts 1 poly pitch apart
 VARIABLE PL_66 0 // PL_07 cuts must be aligned
 VARIABLE PL_67 0.048 // Min offset between PL_07 cuts
 VARIABLE PL_68 0.036 // Fixed overlap between the PL_07 cuts
 VARIABLE PL_69 0 // A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)
 VARIABLE PL_70 0 // Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)
 VARIABLE PL_71 0 // A centered PL_07 ETE space cannot contain a GCN
 VARIABLE PL_91 0 // Within each cell, all gates are checked to be in a single direction.
 VARIABLE PL_92 0 // At full chip DRC, all gates are checked to be in absolute horizontal direction.
 VARIABLE RDL_01 2 // RDL wire (217;0) width, minimum
 VARIABLE RDL_02 6 // RDL wire width, maximum (for location other than LMI pad or TSV cap) 
 VARIABLE RDL_03 15.556 // RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value
 VARIABLE RDL_04 10 // RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value
 VARIABLE RDL_05 1.98 // RDL wire space, minimum
 VARIABLE RDL_06 12.98 // RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum 
 VARIABLE RDL_07 0.25 // RDL, RDLCAP coverage of TSV on all sides, minimum
 VARIABLE RDL_08 0 // RDL wire offset from LMI PAD center axis, maximum
 VARIABLE RDL_09 2.23 // RDL wire edge to TSV CAP edge distance, minimum
 VARIABLE RDL_10 5.222 // RDL wire vertex space to LMI PAD, minimum
 VARIABLE RDL_11 2 // RDL wire vertex space to TSV CAP, minimum
 VARIABLE RDL_12 0 // Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP
 VARIABLE RDL_13 0 // RDL wire jog length (217;0), minimum value
 VARIABLE RDL_14 1.98 // RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum
 VARIABLE RDL_15 1.98 // Space between LMI pad and RDL line
 VARIABLE RDL_16 350 // Maximum RDL wire segment length
 VARIABLE SDC_03 0.036 // Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)
 VARIABLE SDC_11 0.004 // Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)
 VARIABLE SDC_111 0.002 // Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)
 VARIABLE SD_01 0 // STACKDEVTYPE ID must be rectangular in shape
 VARIABLE SD_02 0 // STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge
 VARIABLE SD_03 0 // STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge
 VARIABLE SD_04 0 // Any TCN interacting with STACKDEVTYPE ID cannot have viacon 
 VARIABLE SK_12 0 // Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)
 VARIABLE SK_22 0 // Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)
 VARIABLE SK_31 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_32 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_41 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_42 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_51 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_52 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_61 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_62 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_71 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_72 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 3% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_81 0 // Disallowed V8/V9 non-redundant stack, if under TV1 and max via6 density > 4% (490X490nm window) and metal9 density < 40% (500X500nm window)
 VARIABLE SK_82 0 // Disallowed V8/V9 non-redundant stack, if under TV1 and max via7 density > 5% (600X600nm window) and metal9 density < 40% (500X500nm window)
 VARIABLE SM0_41 0.042 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),
 VARIABLE SM0_60 0.063 // Fixed length of M0 line (any type, any width) 
 VARIABLE SM0_82 0 // Metal0 line-end overlap of poly, fixed value (edge touching M0)
 VARIABLE SM0_821 0.007 // Metal0 line-end distance from poly, fixed value (other edge)
 VARIABLE SM3_41 0.042 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE SM3_47 0.046 // Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line
 VARIABLE SNW_29 10 // NW_29 relaxation for STT MRAM
 VARIABLE SV3_97 0.094 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE TDC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE TDC_21 0.21 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE TEDM_01 0 // Catch-cup guard ring must be present at top level Cell
 VARIABLE TEDM_02 0 // Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring
 VARIABLE TEDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE TEDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE TEDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_11 1 // Number of I/O cell placement allowed (OGD die TSV EDM ring only)
 VARIABLE TEDM_12 0 // Corner cells can only reside in die corners
 VARIABLE TEDM_13 0 // EDM cells cannot overlap each other
 VARIABLE TEDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE TEDM_15 25 // Every 25th OGD staircase cell must be a diode staircase cell
 VARIABLE TEDM_16 1 // There should be at least one PGD staircase cells in each PGD part of EDM ring
 VARIABLE TEDW_01 6.72 // Corner Cell x
 VARIABLE TEDW_02 6.048 // Corner Cell y
 VARIABLE TEDW_03 0.84 // OGD Fill Cell x
 VARIABLE TEDW_04 1.512 // OGD Fill Cell y
 VARIABLE TEDW_07 13.44 // OGD IO Cell x
 VARIABLE TEDW_08 1.512 // OGD IO Cell y
 VARIABLE TEDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_12 9.072 // PGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_13 13.44 // OGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE TEDW_16 9.072 // PGD STAIRCASSE Cell y
 VARIABLE TEDW_17 13.44 // OGD STAIRCASSE Cell x
 VARIABLE TEDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE TM1_01 5.5 // TM1 width allowed range min
 VARIABLE TM1_02 5.5 // TM1 space allowed range min
 VARIABLE TM1_03 10.5 // TM1 space allowed range max
 VARIABLE TM1_04 10.5 // Max TM1 edge length that can violate the max space rule 
 VARIABLE TM1_21 50 // TM1 width allowed range max
 VARIABLE TM1_22 250 // Min required TM1 hole area (sq um)
 VARIABLE TM1_23 0.1 // Minimum TM1 segment lengths, when both adjacent at corners
 VARIABLE TM1_25 1000 // Min required TM1 area with a TV1 (sq um)
 VARIABLE TM1_26 200 // Min required TM1 area (sq um)
 VARIABLE TM1_51 3 // TM1 coverage of Via12 (all directions)
 VARIABLE TM1_60 0 // TM1 space above inductors templates has special handling
 VARIABLE TPC_42 0.084 // Min Polycon end overlap of poly for PC_41
 VARIABLE TPC_44 0.016 // Min Polycon end space to poly side
 VARIABLE TPC_46 0.108 // Min Polycon overlap with poly (in OGD) for PC_45
 VARIABLE TPL_01 0.16 // Poly width, ONLY ALLOWED value
 VARIABLE TPL_02 0.21 // Poly pitch, ONLY ALLOWED value
 VARIABLE TPL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE TPL_11 0.045 // Min Poly endcap length
 VARIABLE TPL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE TPL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE TPL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE TSV_01 9.5 // TSV width, only allowed value
 VARIABLE TSV_02 15.84 // TSV_02 for X73B (rusnet use only)
 VARIABLE TSV_03 14.784 // TSV row-to-row separation within spine, only allowed value
 VARIABLE TSV_04 5 // TSV rows in a single spine, only allowed value
 VARIABLE TSV_05 182 // TSV columns in a single spine, only allowed value
 VARIABLE TSV_06 0 // TSV must be centered on the catch cup
 VARIABLE TSV_07 10 // Min transistor keepout zone from M1 catch cup grid (no performance impact)
 VARIABLE TSV_08 6 // Min transistor keepout zone from M1 catch cup grid (15% performance degradation)
 VARIABLE TSV_10 2 // Number of allowed TSV spines
 VARIABLE TSV_21 15.12 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1
 VARIABLE TSV_22 15.96 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2
 VARIABLE TSV_23 16.8 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3
 VARIABLE TSV_61 15.12 // TSV catchcup size (in X) (runset use only)
 VARIABLE TSV_62 14.784 // TSV catchcup size (in Y) (runset use only)
 VARIABLE TV1_31 6 //  TV1A width, fixed value
 VARIABLE TV1_32 30 //  TV1A length, fixed value
 VARIABLE TV1_51 3 // Min TM1 enclosure of  TV1 (all directions)
 VARIABLE TV1_61 0 // Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump
 VARIABLE TX_01 0 // TGOXID is only allowed over V3pitchID and V1pitchID
 VARIABLE TX_02 0.48 // Min width of TGOXID in any direction
 VARIABLE TX_03 0.48 // Min space between TGOXID in any direction
 VARIABLE TX_05 0 // PGD edge of TGOXID must be drawn in the middle of the space between poly center lines
 VARIABLE TX_06 0.039 // Min TGOXID enclosure of poly end, in PGD
 VARIABLE TX_07 0.039 // Min TGOXID space to poly end, in PGD
 VARIABLE TX_08 0 // Nwell inside TGOXID and outside TGOXID cannot interact
 VARIABLE TX_09 0.252 // Min TGOXID enclosure of nwell inside
 VARIABLE TX_10 0.252 // Min TGOXID space to nwell outside
 VARIABLE TX_11 0.23 // Min TGOXID enclosure of active gate area inside TGOXID
 VARIABLE TX_12 0.23 // Min TGOXID space to active gate area outside TGOXID
 VARIABLE TX_13 0.48 // Min TGOXID space to XGOXID
 VARIABLE TX_21 0 // V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules
 VARIABLE UHV_01 0.045 // Polycon space to Diffcon (min)
 VARIABLE UHV_02 0.045 // VCN space to Diffcon (PGD), min
 VARIABLE UHV_04 0.045 // VCN space to polycon (PGD), min
 VARIABLE UHV_05 0.04 // VCN-VCN space (min)
 VARIABLE UHV_06 0.042 // VCN-Via0 space (min)
 VARIABLE UHV_07 0.045 // Via0-Via1 space (min)
 VARIABLE UHV_09 0.041 // Via1-Via1 space (min)
 VARIABLE UHV_10 0.036 // Via1-Metal2 space (min)
 VARIABLE UHV_11 0.045 // Via1-Via2 space (min)
 VARIABLE UHV_12 0.039 // Via2-Metal2 space (min)
 VARIABLE UHV_13 0.041 // Via2-Via2 space (min)
 VARIABLE UHV_14 0.036 // Via2-Metal3 space (min)
 VARIABLE UHV_15 0.045 // Via2-Via3 space (min)
 VARIABLE UHV_16 0.039 // Via3-Metal3 space (min)
 VARIABLE UHV_20 0.043 // Via4-Via5 space (min)
 VARIABLE UHV_21 0.041 // Via5-Metal5 space (min)
 VARIABLE UHV_34 0.031 // Metal4-Metal4 space (min)
 VARIABLE UHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE UHV_40 0.04 // VCN space to Diffcon side (OGD), min
 VARIABLE UHV_41 0.042 // VCN space to Polycon end (OGD), min
 VARIABLE UHV_42 0.037 // VCN-Metal0 space (min)
 VARIABLE UHV_43 0.03 // Metal0-Metal0 space (min)
 VARIABLE UHV_44 0.039 // Via0-Metal0 space (min)
 VARIABLE UHV_45 0.036 // Via0-Via0 space (min)
 VARIABLE UHV_46 0.033 // Via0-Metal1 space (min)
 VARIABLE UHV_47 0.03 // Metal1-Metal1 space (min)
 VARIABLE UHV_48 0.042 // Via1-Metal1 space (min)
 VARIABLE UHV_49 0.031 // Metal2-Metal2 space (min)
 VARIABLE UHV_50 0.031 // Metal3-Metal3 space (min)
 VARIABLE UHV_51 0.041 // Via3-Via3 space (min)
 VARIABLE UHV_52 0.036 // Via3-Metal4 space (min)
 VARIABLE UHV_53 0.043 // Via3-Via4 space (min)
 VARIABLE UHV_54 0.04 // Via4-Metal4 space (min)
 VARIABLE UHV_55 0.045 // Via4-Via4 space (min)
 VARIABLE UHV_56 0.041 // Via4-Metal5 space (min)
 VARIABLE UHV_57 0.031 // Metal5-Metal5 space (min)
 VARIABLE UHV_58 0.045 // Via5-Via5 space (min)
 VARIABLE UHV_59 0.041 // Via5-Metal6 space (min)
 VARIABLE UHV_60 0.053 // Via5-Via6 space (min)
 VARIABLE UHV_61 0.055 // Via6-Metal6 space (min)
 VARIABLE UHV_62 0.064 // Via6-Via7 space (min)
 VARIABLE UHV_63 0.06 // Via7-Metal7 space (min)
 VARIABLE UL1_01 0.14 // Minimum width of NU1/PU1 layer
 VARIABLE UL1_05 0.0235 // Minimum required area of NU1/PU1 layer (sq um)
 VARIABLE UL1_06 0.06 // Minimum required hole area of NU1/PU1 layer  (sq um)
 VARIABLE UL1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UL1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UL1_09 0.21 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner
 VARIABLE UL1_10 1 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner
 VARIABLE UL1_11 0.021 // NU1/PU1 enclosure of nulv/pulv gate (PGD)
 VARIABLE UL1_116 0.0598 // NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UL1_12 0.021 // NU1/PU1 enclosure of nulv/pulv gate (OGD)
 VARIABLE UL1_13 0.021 // NU1/PU1 space to non-n/pulv gate (PGD)
 VARIABLE UL1_14 0.021 // NU1/PU1 space to non-n/pulv gate (OGD)
 VARIABLE UL1_15 0 // NU1/PU1 PGD edge must be centered in poly space or poly width
 VARIABLE UL1_16 0.066 // NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate
 VARIABLE UL1_17 0.066 // NU1/PU1 concave corner enclosure of non-n/pulv gate
 VARIABLE UL1_31 0.14 // Minimum space of NU1/PU1 layer
 VARIABLE UL1_32 0.07 // NU1/PU1 layer is allowed to have coincident edges of length >=
 VARIABLE UL1_33 0.07 // NU1/PU1 layer is allowed to have coincident corners with space >=
 VARIABLE UL1_34 0 // NU1/PU1 layer is allowed to have point touch
 VARIABLE UNW_14 0.48 // N-well space (min)
 VARIABLE UNW_21 0.18 // N+ active diffusion space to ultra high voltage nwells (min)
 VARIABLE UNW_22 0.18 // P+ active diffusion enclosure by ultra high voltage nwell (min)
 VARIABLE UV0_01 0.14 // Minimum width of NV0/PV0 layer
 VARIABLE UV0_05 0.0235 // Minimum required area of NV0/PV0 layer (sq um)
 VARIABLE UV0_06 0.06 // Minimum required hole area of NV0/PV0 layer  (sq um)
 VARIABLE UV0_07 0.07 // Minimum segment lengths
 VARIABLE UV0_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV0_09 0.21 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner
 VARIABLE UV0_10 1 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner
 VARIABLE UV0_11 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (PGD)
 VARIABLE UV0_116 0.0598 // NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV0_12 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (OGD)
 VARIABLE UV0_13 0.021 // NV0/PV0 space to non-n/puv0 gate (PGD)
 VARIABLE UV0_14 0.021 // NV0/PV0 space to non-n/puv0 gate (OGD)
 VARIABLE UV0_15 0 // NV0/PV0 PGD edge must be centered in poly space or poly width
 VARIABLE UV0_16 0.066 // NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate
 VARIABLE UV0_17 0.066 // NV0/PV0 concave corner enclosure of non-n/puv0 gate
 VARIABLE UV0_31 0.14 // Minimum space of NV0/PV0 layer
 VARIABLE UV0_32 0.07 // NV0/PV0 layer is allowed to have coincident edges of length >=
 VARIABLE UV0_33 0.07 // NV0/PV0 layer is allowed to have coincident corners with space >=
 VARIABLE UV0_34 0 // NV0/PV0 layer is allowed to have point touch
 VARIABLE UV1_01 0.14 // Minimum width of NV1/PV1 layer
 VARIABLE UV1_05 0.0235 // Minimum required area of NV1/PV1 layer (sq um)
 VARIABLE UV1_06 0.06 // Minimum required hole area of NV1/PV1 layer  (sq um)
 VARIABLE UV1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UV1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV1_09 0.21 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner
 VARIABLE UV1_10 1 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner
 VARIABLE UV1_11 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (PGD)
 VARIABLE UV1_116 0.0598 // NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV1_12 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (OGD)
 VARIABLE UV1_13 0.021 // NV1/PV1 space to non-n/puv1 gate (PGD)
 VARIABLE UV1_14 0.021 // NV1/PV1 space to non-n/puv1 gate (OGD)
 VARIABLE UV1_15 0 // NV1/PV1 PGD edge must be centered in poly space or poly width
 VARIABLE UV1_16 0.066 // NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate
 VARIABLE UV1_17 0.066 // NV1/PV1 concave corner enclosure of non-n/puv1 gate
 VARIABLE UV1_31 0.14 // Minimum space of NV1/PV1 layer
 VARIABLE UV1_32 0.07 // NV1/PV1 layer is allowed to have coincident edges of length >=
 VARIABLE UV1_33 0.07 // NV1/PV1 layer is allowed to have coincident corners with space >=
 VARIABLE UV1_34 0 // NV1/PV1 layer is allowed to have point touch
 VARIABLE UV2_01 0.14 // Minimum width of NV2/PV2 layer
 VARIABLE UV2_05 0.0235 // Minimum required area of NV2/PV2 layer (sq um)
 VARIABLE UV2_06 0.06 // Minimum required hole area of NV2/PV2 layer  (sq um)
 VARIABLE UV2_07 0.07 // Minimum segment lengths
 VARIABLE UV2_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV2_09 0.21 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner
 VARIABLE UV2_10 1 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner
 VARIABLE UV2_11 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (PGD)
 VARIABLE UV2_116 0.0598 // NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV2_12 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (OGD)
 VARIABLE UV2_13 0.021 // NV2/PV2 space to non-n/puv2 gate (PGD)
 VARIABLE UV2_14 0.021 // NV2/PV2 space to non-n/puv2 gate (OGD)
 VARIABLE UV2_15 0 // NV2/PV2 PGD edge must be centered in poly space or poly width
 VARIABLE UV2_16 0.066 // NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate
 VARIABLE UV2_17 0.066 // NV2/PV2 concave corner enclosure of non-n/puv2 gate
 VARIABLE UV2_31 0.14 // Minimum space of NV2/PV2 layer
 VARIABLE UV2_32 0.07 // NV2/PV2 layer is allowed to have coincident edges of length >=
 VARIABLE UV2_33 0.07 // NV2/PV2 layer is allowed to have coincident corners with space >=
 VARIABLE UV2_34 0 // NV2/PV2 layer is allowed to have point touch
 VARIABLE UV3_01 0.14 // Minimum width of NV3/PV3 layer
 VARIABLE UV3_05 0.0235 // Minimum required area of NV3/PV3 layer (sq um)
 VARIABLE UV3_06 0.06 // Minimum required hole area of NV3/PV3 layer  (sq um)
 VARIABLE UV3_07 0.07 // Minimum segment lengths
 VARIABLE UV3_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV3_09 0.21 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner
 VARIABLE UV3_10 1 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner
 VARIABLE UV3_11 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (PGD)
 VARIABLE UV3_116 0.0598 // NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV3_12 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (OGD)
 VARIABLE UV3_13 0.021 // NV3/PV3 space to non-n/puv3 gate (PGD)
 VARIABLE UV3_14 0.021 // NV3/PV3 space to non-n/puv3 gate (OGD)
 VARIABLE UV3_15 0 // NV3/PV3 PGD edge must be centered in poly space or poly width
 VARIABLE UV3_16 0.066 // NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate
 VARIABLE UV3_17 0.066 // NV3/PV3 concave corner enclosure of non-n/puv3 gate
 VARIABLE UV3_31 0.14 // Minimum space of NV3/PV3 layer
 VARIABLE UV3_32 0.07 // NV3/PV3 layer is allowed to have coincident edges of length >=
 VARIABLE UV3_33 0.07 // NV3/PV3 layer is allowed to have coincident corners with space >=
 VARIABLE UV3_34 0 // NV3/PV3 layer is allowed to have point touch
 VARIABLE V0P_02 0.034 // Via0PAX length (PGD), fixed value
 VARIABLE V0P_102 0.034 // Via0PAY length (PGD), fixed value
 VARIABLE V0T_10 0.078 // Via0TAX (bridge via) length, fixed value
 VARIABLE V0T_11 0.08 // Via0TBX (bridge via) length, fixed value
 VARIABLE V0T_12 0.11 // Via0TPX (bridge via) length, fixed value
 VARIABLE V0T_20 0.078 // Via0TAY (bridge via) length, fixed value
 VARIABLE V0T_21 0.08 // Via0TBY (bridge via) length, fixed value
 VARIABLE V0T_22 0 // Via0TAY/TBY are only allowed in ULP region (under width_02 M1)
 VARIABLE V0_01 0.042 // Width of Via0, fixed value (OGD)
 VARIABLE V0_02 0.028 // Via0AX length (PGD), fixed value
 VARIABLE V0_03 0.032 // Via0BX length (PGD), fixed value
 VARIABLE V0_04 0.04 // Via0CX length (PGD), fixed value
 VARIABLE V0_05 0.042 // Via0A length (PGD), fixed value
 VARIABLE V0_06 0.046 // Via0B length (PGD), fixed value
 VARIABLE V0_07 0.048 // Via0DX length (PGD), fixed value
 VARIABLE V0_08 0.054 // Via0EX length (PGD), fixed value
 VARIABLE V0_09 0.06 // Via0C length (PGD), fixed value
 VARIABLE V0_10 0.078 // Via0FX length (PGD), fixed value
 VARIABLE V0_101 0.056 // Width of Via0 in ULP region, fixed value (OGD)
 VARIABLE V0_102 0.028 // Via0AY length (PGD), fixed value
 VARIABLE V0_103 0.032 // Via0BY length (PGD), fixed value
 VARIABLE V0_104 0.04 // Via0CY length (PGD), fixed value
 VARIABLE V0_105 0.042 // Via0AW length (PGD), fixed value
 VARIABLE V0_106 0.046 // Via0BW length (PGD), fixed value
 VARIABLE V0_107 0.048 // Via0DY length (PGD), fixed value
 VARIABLE V0_108 0.054 // Via0EY length (PGD), fixed value
 VARIABLE V0_111 0.042 // Width of Via0TAY/TBY, fixed value (OGD)
 VARIABLE V0_122 0.1 // Unrestricted Via0AY-to-Via0AY center-to-center space (min)
 VARIABLE V0_142 0.026 // Minimum Via0TBX/TBY overlap of M0
 VARIABLE V0_171 0.118 // Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_19 0 // V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)
 VARIABLE V0_22 0.089 // Unrestricted Via0AX-to-Via0AX center-to-center space (min)
 VARIABLE V0_23 0 // Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)
 VARIABLE V0_24 0.084 // Min space between non-SA Via0 edges (PGD)
 VARIABLE V0_242 0.041 // Minimum Via0TPX overlap of M0
 VARIABLE V0_25 0.074 // Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)
 VARIABLE V0_250 0.092 // Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space
 VARIABLE V0_252 0 // Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY 
 VARIABLE V0_26 0.084 // Unrestricted min Via0 edge-to-edge space
 VARIABLE V0_27 0 // V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)
 VARIABLE V0_28 0.07 // Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value
 VARIABLE V0_29 0 // Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only
 VARIABLE V0_30 0 // A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs
 VARIABLE V0_31 0.028 // Min Via0 to VCN space (on different Metal0)
 VARIABLE V0_32 0.076 // Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space
 VARIABLE V0_328 0 // Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same
 VARIABLE V0_33 0.028 // Min Via0 edge space to Metal0
 VARIABLE V0_40 0 // Min Metal0 side enclosure of Via0
 VARIABLE V0_42 0.025 // Minimum Via0TAX/TAY overlap of M0
 VARIABLE V0_43 0 // Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines
 VARIABLE V0_49 0.014 // Min Metal0 line end enclosure of Via0
 VARIABLE V0_61 0.017 // Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX
 VARIABLE V0_62 0.014 // Minimum M1 line end enclosure of Via0 (see V0_61 exception)
 VARIABLE V0_63 0 // M1 line end enclosure of Via0PAX (fixed value) on one end only
 VARIABLE V0_64 0.084 // Minimum M1 line end enclosure of opposite side of Via0PAX
 VARIABLE V0_66 0.042 // Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86
 VARIABLE V0_69 0.007 // M1 line-side enclosure of Via0TAY/TBY, only allowed value
 VARIABLE V0_70 0.039 // Min Via0 corner-to-corner space
 VARIABLE V0_71 0.103 // Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_840 0.007 // Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends 
 VARIABLE V0_98 0 // V0TAX/TAYs cannot be on a power net
 VARIABLE V0_99 0 // V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging.
 VARIABLE V10_01 0.14 // Square Via10 size ONLY ALLOWED value
 VARIABLE V10_02 0.356 // Square Via10 to Square Via10 (center-to-center) separation, minimum
 VARIABLE V10_11 0.007 // Maximum Square Via10 overhang of Metal10
 VARIABLE V10_12 0.04 // Min M10 enclosure of Square Via10, orthogonal edge
 VARIABLE V10_21 0.21 // Min Square Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)
 VARIABLE V10_31 0.14 // Rectangular Via10 width, ONLY ALLOWED value
 VARIABLE V10_32 0.28 // Rectangular Via10 length, ONLY ALLOWED value
 VARIABLE V10_33 0.275 // Min Rectangular Via10 Long edge facing space to Square or Rectangular Via10 
 VARIABLE V10_34 0.307 // Min Rectangular Via10 Short edge facing space to Square or Rectangular Via10 
 VARIABLE V10_35 0.212 // Min Rectangular Via10 Corner-to-corner space to Square or Rectangular Via10 
 VARIABLE V10_39 0.16 // Redundant Rectangular Via10 spacing between facing Long edges, for electrically shorted vias, fixed value
 VARIABLE V10_40 0 // Redundant Rectangular Via10s must be aligned with each other
 VARIABLE V10_41 0.21 // Min Rectangular Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)
 VARIABLE V10_51 0 // Min M10 enclosure of Rectangular Via10 (one edge at a corner)
 VARIABLE V10_52 0.04 // Min M10 enclosure of Rectangular Via10, orthogonal edge
 VARIABLE V10_61 0.007 // Max extent of Square Via10 edge beyond M11 edge
 VARIABLE V10_62 0.04 // Min M11 coverage of Square Via10 orthogonal edge
 VARIABLE V10_71 0.02 // Max extent of Rectangular Via10 long edge beyond M11 edge
 VARIABLE V10_72 0.04 // M11 coverage of Rectangular Via10 short edge, minimum
 VARIABLE V11_01 0.44 // Square Via11 size ONLY ALLOWED value
 VARIABLE V11_02 1.115 // Square Via11 to Square Via11 (center-to-center) separation, minimum
 VARIABLE V11_11 0.08 // Min M11 enclosure of Square Via11
 VARIABLE V11_12 0.08 // Min M11 enclosure of Square Via11, orthogonal edge
 VARIABLE V11_31 0.44 // Rectangular Via11 width, ONLY ALLOWED value
 VARIABLE V11_32 0.88 // Rectangular Via11 length, ONLY ALLOWED value
 VARIABLE V11_33 0.64 // Min Rectangular Via11 space to Via11 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check
 VARIABLE V11_34 3.7 // Via11C length, fixed value
 VARIABLE V11_40 2 // Via11 to Via11 space (all directions)
 VARIABLE V11_41 2.5 // Via11 to Via11 corner-to-corner space
 VARIABLE V11_51 0.08 // Min M11 enclosure of Rectangular Via11
 VARIABLE V11_52 0.08 // Min M11 enclosure of Rectangular Via11, orthogonal edge
 VARIABLE V12_31 0.8 // Width of Via12A/B/C, fixed value
 VARIABLE V12_32 1.85 // Via12A length, fixed value
 VARIABLE V12_33 7.4 // Via12B length, fixed value
 VARIABLE V12_34 3.7 // Via12C length, fixed value
 VARIABLE V12_40 2 // Min Via12 to Via12 space (all directions)
 VARIABLE V12_41 2.5 // Min Via12 to Via12 corner-to-corner space
 VARIABLE V12_51 0.14 // Min M12 enclosure of Via12 (all directions)
 VARIABLE V1H_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1H_02 0.036 // Via1HA length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_05 0.072 // Via1HD length (PGD), fixed value (non-SA only)
 VARIABLE V1H_08 0.078 // Via1HG length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_09 0.064 // Via1HJ length (PGD), fixed value (non-SA only)
 VARIABLE V1H_10 0.07 // Via1HK length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_11 0.048 // Via1HL length (PGD), fixed value (non-SA only)
 VARIABLE V1H_12 0.054 // Via1HM length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1T_01 0.106 // Via1TA-Bridge via length (OGD), fixed value
 VARIABLE V1T_02 0.028 // Via1TA-Bridge via width (PGD), fixed value
 VARIABLE V1T_03 0.032 // Via1TB-Bridge via width (PGD), fixed value
 VARIABLE V1T_11 0.098 // Via1TB-Bridge via length (OGD), fixed value
 VARIABLE V1T_20 0 // The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1_02 0.028 // Via1A length (PGD), fixed value
 VARIABLE V1_03 0.03 // Via1B length (PGD), fixed value
 VARIABLE V1_04 0.032 // Via1C length (PGD), fixed value
 VARIABLE V1_05 0.036 // Via1D length (PGD), fixed value
 VARIABLE V1_06 0.04 // Via1F length (PGD), fixed value
 VARIABLE V1_07 0.046 // Via1G length (PGD), fixed value
 VARIABLE V1_08 0.056 // Via1J length (PGD), fixed value
 VARIABLE V1_10 0.068 // Via1L length (PGD), fixed value
 VARIABLE V1_124 0.046 // Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)
 VARIABLE V1_125 0.049 // Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule
 VARIABLE V1_128 0.104 // Unrestricted min Via1 edge-to-edge space (OGD)
 VARIABLE V1_13 0.084 // Via1O length (PGD), fixed value
 VARIABLE V1_14 0.06 // Via1R length (PGD), fixed value
 VARIABLE V1_140 0.01 // Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_142 0.039 // Minimum Via1TA overlap of Metal1 (OGD)
 VARIABLE V1_15 0.038 // Via1E length (PGD), fixed value
 VARIABLE V1_16 0.076 // Via1S length (PGD), fixed value
 VARIABLE V1_17 0.074 // Via1V length (PGD), fixed value
 VARIABLE V1_20 0 // The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_22 0.087 // Unrestricted Via1A-to-Via1A center-to-center space (min)
 VARIABLE V1_225 0.052 // A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. 
 VARIABLE V1_226 0.058 // A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction.
 VARIABLE V1_227 0.052 // Max PGD length of neighboring vias for V1_226 to apply (<)
 VARIABLE V1_23 0.024 // Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)
 VARIABLE V1_24 0.041 // Min Via1 corner-to-corner space
 VARIABLE V1_25 0 // A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28.
 VARIABLE V1_26 0 // A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. 
 VARIABLE V1_28 0.076 // Unrestricted min Via1 edge-to-edge space (PGD)
 VARIABLE V1_301 0.058 // Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)
 VARIABLE V1_302 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302
 VARIABLE V1_303 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303
 VARIABLE V1_32 0.031 // Min Via1 to Via0 space (on different Metal1)
 VARIABLE V1_33 0.031 // Min Via1 edge space to Metal1
 VARIABLE V1_40 0.003 // Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_42 0.035 // Minimum Via1TB overlap of Metal1 (OGD)
 VARIABLE V1_43 0 // Via1TA/TB must overlap 2 adjacent M1 lines
 VARIABLE V1_49 0.007 // Min Metal1 line-end enclosure of Via1
 VARIABLE V1_50 0.028 // Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86
 VARIABLE V1_52 0 // All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)
 VARIABLE V1_53 0 // Via1HD/HG can only be covered by a width_L_06 metal2
 VARIABLE V1_54 0 // Via1HJ/HK can only be covered by a width_L_05 metal2
 VARIABLE V1_55 0 // Via1HA can only be covered by a width_M_01 M2 wire
 VARIABLE V1_56 0 // Via1HL/HM can only be covered by a width_L_02 or wider M2 wire
 VARIABLE V1_61 0.024 // Min M2 line-end enclosure of Via1 
 VARIABLE V1_97 0.128 // Min space between Via1TA/TB long edge to long edge (PGD)
 VARIABLE V1_98 0 // V1Ts cannot be on a power net
 VARIABLE V2H_01 0.032 // Width of Via2HA (PGD), fixed value
 VARIABLE V2H_02 0.036 // Via2HA length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_03 0.032 // Width of Via2HG (PGD), fixed value
 VARIABLE V2H_04 0.078 // Via2HG length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_05 0.032 // Width of Via2HK (PGD), fixed value
 VARIABLE V2H_06 0.07 // Via2HK length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_07 0.032 // Width of Via2HM (PGD), fixed value
 VARIABLE V2H_08 0.054 // Via2HM length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_10 0 // Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge.
 VARIABLE V2H_11 0.032 // Width of Via2HD (PGD), fixed value
 VARIABLE V2H_12 0.072 // Via2HD length (OGD), fixed value (non-SA only)
 VARIABLE V2H_13 0.032 // Width of Via2HJ (PGD), fixed value
 VARIABLE V2H_14 0.064 // Via2HJ length (OGD), fixed value (non-SA only)
 VARIABLE V2H_15 0.032 // Width of Via2HL (PGD), fixed value
 VARIABLE V2H_16 0.048 // Via2HL length (OGD), fixed value (non-SA only)
 VARIABLE V2H_20 0 // None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges.
 VARIABLE V2T_01 0.084 // Via2TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_02 0.028 // Via2TA-Bridge via width (OGD), fixed value
 VARIABLE V2T_03 0.084 // Via2TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_04 0.032 // Via2TB-Bridge via width (OGD), fixed value
 VARIABLE V2T_05 0.08 // Via2TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_06 0.04 // Via2TC-Bridge via width (OGD), fixed value
 VARIABLE V2T_20 0 // The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_01 0.032 // Width of below Via2 (PGD), fixed value
 VARIABLE V2_02 0.028 // Via2A length (OGD), fixed value
 VARIABLE V2_03 0.03 // Via2B length (OGD), fixed value
 VARIABLE V2_04 0.036 // Via2D length (OGD), fixed value
 VARIABLE V2_05 0.04 // Via2F length (OGD), fixed value
 VARIABLE V2_06 0.046 // Via2G length (OGD), fixed value
 VARIABLE V2_07 0.046 // Via2F length (OGD), fixed value
 VARIABLE V2_08 0.056 // Via2J length (OGD), fixed value
 VARIABLE V2_09 0.06 // Via2R length (OGD), fixed value
 VARIABLE V2_10 0.074 // Via2V length (OGD), fixed value
 VARIABLE V2_11 0.068 // Via2L length (OGD), fixed value
 VARIABLE V2_116 0.058 // Via2GY (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_117 0.046 // Via2GY length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_118 0.064 // Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_119 0.046 // Via2GZ length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_12 0.066 // Via2N length (OGD), fixed value
 VARIABLE V2_120 0.056 // Via2JX length (OGD), fixed value
 VARIABLE V2_121 0.064 // Via2S (PGD), fixed value (SA edges)
 VARIABLE V2_122 0.046 // Via2S length (OGD), fixed value
 VARIABLE V2_123 0.052 // Via2GX (PGD), fixed value (SA edges)
 VARIABLE V2_124 0.046 // Via2GX length (OGD), fixed value
 VARIABLE V2_127 0.046 // Via2JX (PGD), fixed value (SA edges)
 VARIABLE V2_128 0.076 // Unrestricted min Via2 edge-to-edge space, between SA edges
 VARIABLE V2_129 0.038 // Via2VX (PGD), fixed value (SA edges)
 VARIABLE V2_13 0.076 // Via2S length (OGD), fixed value
 VARIABLE V2_130 0.074 // Via2VX length (OGD), fixed value
 VARIABLE V2_131 0.038 // Via2RX (PGD), fixed value (SA edges)
 VARIABLE V2_132 0.06 // Via2RX length (OGD), fixed value
 VARIABLE V2_133 0.044 // Via2RY (PGD), fixed value (SA edges)
 VARIABLE V2_134 0.06 // Via2RY length (OGD), fixed value
 VARIABLE V2_135 0.04 // Via2NX (PGD), fixed value (SA edges)
 VARIABLE V2_136 0.066 // Via2NX length (OGD), fixed value
 VARIABLE V2_137 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_138 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_139 0.044 // Via2PT (PGD), fixed value (SA edges)
 VARIABLE V2_14 0.084 // Via2O length (OGD), fixed value
 VARIABLE V2_140 0.056 // Via2PT length (OGD), fixed value
 VARIABLE V2_141 0.044 // Via2PU (PGD), fixed value (SA edges)
 VARIABLE V2_142 0.028 // Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142.
 VARIABLE V2_143 0.044 // Via2PV (PGD), fixed value (SA edges)
 VARIABLE V2_144 0.082 // Via2PV length (OGD), fixed value
 VARIABLE V2_145 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_146 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_147 0.054 // Via2PX (PGD), fixed value (SA edges)
 VARIABLE V2_148 0.04 // Via2PX length (OGD), fixed value
 VARIABLE V2_149 0.054 // Via2PY (PGD), fixed value (SA edges)
 VARIABLE V2_150 0.068 // Via2PY length (OGD), fixed value
 VARIABLE V2_152 0.027 // Min Via2 to Via1 edge-to-edge space (on different Metal2)
 VARIABLE V2_16 0.084 // Via2R length (OGD), fixed value
 VARIABLE V2_161 0.046 // Via2SA (PGD), fixed value (SA edges)
 VARIABLE V2_162 0.046 // Via2SA length (OGD), fixed value
 VARIABLE V2_163 0.058 // Via2SB (PGD), fixed value (SA edges)
 VARIABLE V2_164 0.046 // Via2SB length (OGD), fixed value
 VARIABLE V2_165 0.076 // Via2SC (PGD), fixed value (SA edges)
 VARIABLE V2_166 0.046 // Via2SC length (OGD), fixed value
 VARIABLE V2_17 0.038 // Via2ZA length (OGD), fixed value
 VARIABLE V2_172 0.068 // Via2PU length (OGD), fixed value
 VARIABLE V2_18 0.076 // Via2ZB length (OGD), fixed value
 VARIABLE V2_19 0.032 // Via2C length (OGD), fixed value
 VARIABLE V2_20 0 // The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_22 0.104 // Unrestricted V2A-to-V2A center-to-center space (min)
 VARIABLE V2_228 0.08 // Unrestricted min V2HA SA edge to SA edge of any via2
 VARIABLE V2_23 0.024 // Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)
 VARIABLE V2_24 0.048 // Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)
 VARIABLE V2_240 0 // Only V2_01 width vias can overhang Metal2 (PGD)
 VARIABLE V2_241 0 // Minimum Metal2 enclosure of Via2GY/GZ (PGD)
 VARIABLE V2_250 0.071 // Min unrestricted Via2 corner-to-corner space
 VARIABLE V2_251 0 // A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via 
 VARIABLE V2_252 0 // A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via 
 VARIABLE V2_28 0.072 // Unrestricted min Via2 edge-to-edge space, between non-SA edges
 VARIABLE V2_32 0.023 // Min Via2 to Via1 corner-to-corner space (on different Metal2)
 VARIABLE V2_33 0.022 // Min Via2 edge space to Metal2
 VARIABLE V2_40 0.002 // Maximum Via2 overhang of Metal2 (PGD)
 VARIABLE V2_41 0 // Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)
 VARIABLE V2_42 0.03 // Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42.
 VARIABLE V2_43 0 // Via2TA/TB/TC must overlap 2 adjacent Metal2 lines
 VARIABLE V2_45 0 // Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)
 VARIABLE V2_450 0.071 // Min Bridge Via2 corner-to-corner space to any other via2
 VARIABLE V2_451 0.136 // Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge
 VARIABLE V2_452 0.09 // Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge
 VARIABLE V2_46 0 // Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)
 VARIABLE V2_49 0.009 // Min Metal2 line-end enclosure of Via2
 VARIABLE V2_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V2_54 0 // Via2HJ can only be covered by a width_L_05 metal3
 VARIABLE V2_61 0.024 // Min M3 line-end enclosure of Via2 
 VARIABLE V2_62 0.006 // Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) 
 VARIABLE V2_97 0.136 // Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)
 VARIABLE V2_98 0 // V2Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V3H_01 0.032 // Width of Via3HA (OGD), fixed value
 VARIABLE V3H_02 0.036 // Via3HA length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_03 0.032 // Width of Via3HG (OGD), fixed value
 VARIABLE V3H_04 0.078 // Via3HG length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_05 0.032 // Width of Via3HK (OGD), fixed value
 VARIABLE V3H_06 0.07 // Via3HK length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_07 0.032 // Width of Via3HM (OGD), fixed value
 VARIABLE V3H_08 0.054 // Via3HM length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_10 0 // Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge.
 VARIABLE V3H_11 0.032 // Width of Via3HD (OGD), fixed value
 VARIABLE V3H_12 0.072 // Via3HD length (PGD), fixed value (non-SA only)
 VARIABLE V3H_13 0.032 // Width of Via3HJ (OGD), fixed value
 VARIABLE V3H_14 0.064 // Via3HJ length (PGD), fixed value (non-SA only)
 VARIABLE V3H_15 0.032 // Width of Via3HL (OGD), fixed value
 VARIABLE V3H_16 0.048 // Via3HL length (PGD), fixed value (non-SA only)
 VARIABLE V3H_17 0.038 // Width of Via3HN (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V3H_18 0.048 // Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) 
 VARIABLE V3H_20 0 // None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges.
 VARIABLE V3T_01 0.084 // Via3TA-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_02 0.028 // Via3TA-Bridge via width (PGD), fixed value
 VARIABLE V3T_03 0.084 // Via3TB-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_04 0.032 // Via3TB-Bridge via width (PGD), fixed value
 VARIABLE V3T_05 0.08 // Via3TC-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_06 0.04 // Via3TC-Bridge via width (PGD), fixed value
 VARIABLE V3T_20 0 // The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_01 0.032 // Width of below Via3 (OGD), fixed value
 VARIABLE V3_02 0.028 // Via3A length (PGD), fixed value
 VARIABLE V3_03 0.03 // Via3B length (PGD), fixed value
 VARIABLE V3_04 0.036 // Via3D length (PGD), fixed value
 VARIABLE V3_05 0.04 // Via3F length (PGD), fixed value
 VARIABLE V3_06 0.046 // Via3G length (PGD), fixed value
 VARIABLE V3_07 0.054 // Via3X length (PGD), fixed value
 VARIABLE V3_08 0.056 // Via3J length (PGD), fixed value
 VARIABLE V3_09 0.06 // Via3R length (PGD), fixed value
 VARIABLE V3_10 0.074 // Via3V length (PGD), fixed value
 VARIABLE V3_101 0.056 // Width of Via3S (OGD), fixed value (SA edge)
 VARIABLE V3_102 0.044 // Length of Via3S (PGD), fixed value
 VARIABLE V3_103 0.048 // Width of Via3U (OGD), fixed value (SA edge)
 VARIABLE V3_104 0.076 // Length of Via3U (PGD), fixed value
 VARIABLE V3_105 0.048 // Width of Via3V (OGD), fixed value (SA edge)
 VARIABLE V3_106 0.09 // Length of Via3V (PGD), fixed value
 VARIABLE V3_107 0.068 // Width of Via3W (OGD), fixed value (SA edge)
 VARIABLE V3_108 0.044 // Length of Via3W (PGD), fixed value
 VARIABLE V3_109 0.068 // Width of Via3X (OGD), fixed value (SA edge)
 VARIABLE V3_11 0.068 // Via3L length (PGD), fixed value
 VARIABLE V3_110 0.076 // Length of Via3X (PGD), fixed value
 VARIABLE V3_111 0.08 // Width of Via3Y (OGD), fixed value (SA edge)
 VARIABLE V3_112 0.064 // Length of Via3Y (PGD), fixed value
 VARIABLE V3_113 0.084 // Width of Via3Z (OGD), fixed value (SA edge)
 VARIABLE V3_114 0.056 // Length of Via3Z (PGD), fixed value
 VARIABLE V3_12 0.066 // Via3N length (PGD), fixed value
 VARIABLE V3_120 0.056 // Via3JX length (PGD), fixed value
 VARIABLE V3_123 0.052 // Via3GX (OGD), fixed value (SA edges)
 VARIABLE V3_124 0.046 // Via3GX length (PGD), fixed value
 VARIABLE V3_125 0.046 // Via3XX (OGD), fixed value (SA edges)
 VARIABLE V3_126 0.054 // Via3XX length (PGD), fixed value
 VARIABLE V3_127 0.046 // Via3JX (OGD), fixed value (SA edges)
 VARIABLE V3_128 0.076 // Unrestricted min Via3 edge-to-edge space, between SA edges
 VARIABLE V3_129 0.038 // Via3VX (OGD), fixed value (SA edges)
 VARIABLE V3_13 0.076 // Via3S length (PGD), fixed value
 VARIABLE V3_130 0.074 // Via3VX length (PGD), fixed value
 VARIABLE V3_131 0.038 // Via3RX (OGD), fixed value (SA edges)
 VARIABLE V3_132 0.06 // Via3RX length (PGD), fixed value
 VARIABLE V3_133 0.044 // Via3RY (OGD), fixed value (SA edges)
 VARIABLE V3_134 0.06 // Via3RY length (PGD), fixed value
 VARIABLE V3_135 0.04 // Via3NX (OGD), fixed value (SA edges)
 VARIABLE V3_136 0.066 // Via3NX length (PGD), fixed value
 VARIABLE V3_137 0.046 // Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)
 VARIABLE V3_138 0.06 // Via3RZ length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V3_14 0.084 // Via3O length (PGD), fixed value
 VARIABLE V3_142 0.028 // Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142.
 VARIABLE V3_15 0.068 // Via3T length (PGD), fixed value
 VARIABLE V3_152 0.027 // Min Via3 to Via2 edge-to-edge space (on different Metal3)
 VARIABLE V3_153 0.035 // Via3 on isolated M4 to Via2 space (on different Metal3 net)
 VARIABLE V3_154 0.04 // Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154
 VARIABLE V3_16 0.08 // Via3C length (PGD), fixed value
 VARIABLE V3_161 0.044 // Width of below Via3 (OGD), fixed value (SA edges)
 VARIABLE V3_162 0.044 // Via3BP length (PGD), fixed value
 VARIABLE V3_163 0.048 // Via3NP length (PGD), fixed value
 VARIABLE V3_164 0.06 // Via3OP length (PGD), fixed value
 VARIABLE V3_165 0.064 // Via3DP length (PGD), fixed value
 VARIABLE V3_166 0.056 // Via3EP length (PGD), fixed value
 VARIABLE V3_167 0.068 // Via3TP length (PGD), fixed value
 VARIABLE V3_168 0.076 // Via3QP length (PGD), fixed value
 VARIABLE V3_169 0.08 // Via3CP length (PGD), fixed value
 VARIABLE V3_170 0.09 // Via3RP length (PGD), fixed value
 VARIABLE V3_171 0.108 // Via3MP length (PGD), fixed value
 VARIABLE V3_19 0.032 // Via3C length (PGD), fixed value
 VARIABLE V3_20 0 // The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_22 0.104 // Unrestricted V3A-to-V3A center-to-center space (min)
 VARIABLE V3_228 0.08 // Unrestricted min V3HA SA edge to SA edge of any via3
 VARIABLE V3_23 0.024 // Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)
 VARIABLE V3_24 0.048 // Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)
 VARIABLE V3_240 0 // Only V3_01 width vias can overhang Metal3 (OGD)
 VARIABLE V3_25 0 // The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 
 VARIABLE V3_250 0.071 // Min unrestricted Via3 corner-to-corner space
 VARIABLE V3_251 0 // A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via 
 VARIABLE V3_252 0 // A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via 
 VARIABLE V3_26 0.076 // Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)
 VARIABLE V3_28 0.072 // Unrestricted min Via3 edge-to-edge space, between non-SA edges
 VARIABLE V3_32 0.023 // Min Via3 to Via2 corner-to-corner space (on different Metal3)
 VARIABLE V3_33 0.022 // Min Via3 edge space to Metal3
 VARIABLE V3_40 0.002 // Maximum Via3 overhang of Metal3 (OGD)
 VARIABLE V3_41 0 // Via3 must be centered on Metal3 (OGD) 
 VARIABLE V3_42 0.03 // Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42.
 VARIABLE V3_43 0 // Via3TA/TB/TC must overlap 2 adjacent Metal3 lines
 VARIABLE V3_45 0 // Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)
 VARIABLE V3_450 0.071 // Min Bridge Via3 corner-to-corner space to any other via3
 VARIABLE V3_451 0.136 // Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge
 VARIABLE V3_452 0.09 // Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge
 VARIABLE V3_46 0 // Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)
 VARIABLE V3_49 0.009 // Min Metal3 line-end enclosure of Via3
 VARIABLE V3_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V3_54 0 // Via3HJ can only be covered by a width_L_05 metal4
 VARIABLE V3_61 0.024 // Min M4 line-end enclosure of Via3 
 VARIABLE V3_62 0.006 // Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) 
 VARIABLE V3_97 0.136 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE V3_98 0 // V3Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4H_01 0.032 // Width of Via4HA (PGD), fixed value
 VARIABLE V4H_02 0.036 // Via4HA length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_03 0.032 // Width of Via4HG (PGD), fixed value
 VARIABLE V4H_04 0.078 // Via4HG length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_05 0.032 // Width of Via4HK (PGD), fixed value
 VARIABLE V4H_06 0.07 // Via4HK length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_07 0.032 // Width of Via4HM (PGD), fixed value
 VARIABLE V4H_08 0.054 // Via4HM length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_10 0 // Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge.
 VARIABLE V4H_11 0.032 // Width of Via4HD (PGD), fixed value
 VARIABLE V4H_12 0.072 // Via4HD length (OGD), fixed value (non-SA only)
 VARIABLE V4H_13 0.032 // Width of Via4HJ (PGD), fixed value
 VARIABLE V4H_14 0.064 // Via4HJ length (OGD), fixed value (non-SA only)
 VARIABLE V4H_15 0.032 // Width of Via4HL (PGD), fixed value
 VARIABLE V4H_16 0.048 // Via4HL length (OGD), fixed value (non-SA only)
 VARIABLE V4H_20 0 // None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges.
 VARIABLE V4T_01 0.084 // Via4TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_02 0.028 // Via4TA-Bridge via width (OGD), fixed value
 VARIABLE V4T_03 0.084 // Via4TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_04 0.032 // Via4TB-Bridge via width (OGD), fixed value
 VARIABLE V4T_05 0.08 // Via4TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_06 0.04 // Via4TC-Bridge via width (OGD), fixed value
 VARIABLE V4T_20 0 // The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_01 0.032 // Width of below Via4 (PGD), fixed value (SA edges)
 VARIABLE V4_02 0.04 // Via4A length (OGD), fixed value
 VARIABLE V4_03 0.044 // Via4B length (OGD), fixed value
 VARIABLE V4_04 0.036 // Via4D length (OGD), fixed value
 VARIABLE V4_05 0.04 // Via4F length (OGD), fixed value
 VARIABLE V4_06 0.064 // Via4D length (OGD), fixed value
 VARIABLE V4_08 0.056 // Via4J length (OGD), fixed value
 VARIABLE V4_09 0.108 // Via4FA length (OGD), fixed value
 VARIABLE V4_10 0.048 // Via4N length (OGD), fixed value
 VARIABLE V4_101 0.056 // Width of Via4S (PGD), fixed value (SA edges)
 VARIABLE V4_102 0.044 // Length of Via4S (OGD), fixed value
 VARIABLE V4_103 0.048 // Width of Via4U (PGD), fixed value (SA edges)
 VARIABLE V4_104 0.076 // Length of Via4U (OGD), fixed value
 VARIABLE V4_105 0.048 // Width of Via4V (PGD), fixed value (SA edges)
 VARIABLE V4_106 0.09 // Length of Via4V (OGD), fixed value
 VARIABLE V4_107 0.068 // Width of Via4W (PGD), fixed value (SA edges)
 VARIABLE V4_108 0.044 // Length of Via4W (OGD), fixed value
 VARIABLE V4_109 0.068 // Width of Via4X (PGD), fixed value (SA edges)
 VARIABLE V4_11 0.06 // Via4O length (OGD), fixed value
 VARIABLE V4_110 0.076 // Length of Via4X (OGD), fixed value
 VARIABLE V4_111 0.08 // Width of Via4Y (PGD), fixed value (SA edges)
 VARIABLE V4_112 0.064 // Length of Via4Y (OGD), fixed value
 VARIABLE V4_113 0.084 // Width of Via4Z (PGD), fixed value (SA edges)
 VARIABLE V4_114 0.056 // Length of Via4Z (OGD), fixed value
 VARIABLE V4_115 0.054 // Width of Via4FP (PGD), fixed value (SA edges)
 VARIABLE V4_116 0.056 // Length of Via4FP (OGD), fixed value
 VARIABLE V4_117 0.054 // Width of Via4HP (PGD), fixed value (SA edges)
 VARIABLE V4_118 0.054 // Length of Via4HP (OGD), fixed value
 VARIABLE V4_119 0.158 // Via4RS length (OGD), fixed value
 VARIABLE V4_12 0.076 // Via4Q length (OGD), fixed value
 VARIABLE V4_120 0.056 // Via4JX length (OGD), fixed value
 VARIABLE V4_121 0.108 // Via4W Width (PGD) , fixed value (SA edges)
 VARIABLE V4_122 0.054 // Via4W length (OGD), fixed value
 VARIABLE V4_123 0.052 // Via4GX (PGD), fixed value (SA edges)
 VARIABLE V4_124 0.046 // Via4GX length (OGD), fixed value
 VARIABLE V4_125 0.15 // Via4Y length (OGD), fixed value
 VARIABLE V4_126 0.15 // Via4Z length (OGD), fixed value
 VARIABLE V4_127 0.046 // Via4JX (PGD), fixed value (SA edges)
 VARIABLE V4_128 0.12 // Unrestricted min Via4 edge-to-edge space between SA edges
 VARIABLE V4_129 0.04 // Via4NX (PGD), fixed value (SA edges)
 VARIABLE V4_13 0.09 // Via4R length (OGD), fixed value
 VARIABLE V4_130 0.066 // Via4NX length (OGD), fixed value
 VARIABLE V4_131 0.038 // Via4RX (PGD), fixed value (SA edges)
 VARIABLE V4_132 0.06 // Via4RX length (OGD), fixed value
 VARIABLE V4_133 0.044 // Via4RY (PGD), fixed value (SA edges)
 VARIABLE V4_134 0.06 // Via4RY length (OGD), fixed value
 VARIABLE V4_135 0.038 // Via4VX (PGD), fixed value (SA edges)
 VARIABLE V4_136 0.074 // Via4VX length (OGD), fixed value
 VARIABLE V4_137 0.042 // Via4SX (PGD), fixed value (SA edges)
 VARIABLE V4_138 0.076 // Via4SX length (OGD), fixed value
 VARIABLE V4_14 0.056 // Via4M length (OGD), fixed value
 VARIABLE V4_142 0.028 // Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142.
 VARIABLE V4_15 0.068 // Via4T length (OGD), fixed value
 VARIABLE V4_152 0.028 // Min Via4 to Via3 edge-to-edge space (on different Metal4)
 VARIABLE V4_153 0.035 // Min Via4 on isolated M5 to Via3 space (on different Metal4)
 VARIABLE V4_154 0.04 // Isolated M5 line for V4_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V4_154
 VARIABLE V4_16 0.08 // Via4C length (OGD), fixed value
 VARIABLE V4_161 0.044 // Width of below Via4 (PGD), fixed value (SA edges)
 VARIABLE V4_162 0.044 // Via4BP length (OGD), fixed value
 VARIABLE V4_163 0.048 // Via4NP length (OGD), fixed value
 VARIABLE V4_164 0.06 // Via4OP length (OGD), fixed value
 VARIABLE V4_165 0.064 // Via4DP length (OGD), fixed value
 VARIABLE V4_166 0.056 // Via4EP length (OGD), fixed value
 VARIABLE V4_167 0.068 // Via4TP length (OGD), fixed value
 VARIABLE V4_168 0.076 // Via4QP length (OGD), fixed value
 VARIABLE V4_169 0.08 // Via4CP length (OGD), fixed value
 VARIABLE V4_17 0.08 // Via4V length (OGD), fixed value
 VARIABLE V4_170 0.09 // Via4RP length (OGD), fixed value
 VARIABLE V4_171 0.108 // Via4MP length (OGD), fixed value
 VARIABLE V4_172 0.054 // Via4GP length (OGD), fixed value
 VARIABLE V4_181 0.044 // Width of Via4YZ (PGD), fixed value
 VARIABLE V4_182 0.142 // Length of Via4YZ (OGD), fixed value
 VARIABLE V4_19 0 // V4_01 edge of above vias must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_20 0 // The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_22 0.095 // Unrestricted V4A-to-V4A center-to-center space (min)
 VARIABLE V4_228 0.08 // Unrestricted min V4HA SA edge to SA edge of any via4
 VARIABLE V4_23 0.04 // Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. (min value, allowed up to max value <V4_128)
 VARIABLE V4_24 0.044 // Min Via4 corner-to-corner space
 VARIABLE V4_240 0 // Only V4_01 (32nm), V4_161 (44nm) width vias (except Via4MP) can overhang Metal4 (PGD)
 VARIABLE V4_25 0 // The tight via-via corner space (<V4_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by >=V4_28 
 VARIABLE V4_250 0.071 // Min unrestricted Via4 corner-to-corner space
 VARIABLE V4_251 0 // A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via 
 VARIABLE V4_252 0 // A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via 
 VARIABLE V4_26 0.076 // Min (Via4BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via4) or  (Via4FA/Q/R/T/C to Via4FA/Q/R/T/C) corner-to-corner space (exception to V4_24/25 rules)
 VARIABLE V4_28 0.072 // Unrestricted min Via4 edge-to-edge space
 VARIABLE V4_29 0.02 // Via4 min edge offset if corner-to-corner space is less than V4_30
 VARIABLE V4_30 0.1 // Via4  corner-to-corner space limit for V4_29
 VARIABLE V4_32 0.025 // Min Via4 to Via3 corner-to-corner space (on different Metal4)
 VARIABLE V4_33 0.022 // Min Via4 edge space to Metal4
 VARIABLE V4_40 0.002 // Maximum Via4 overhang of Metal4 (PGD)
 VARIABLE V4_41 0 // Via4 must be centered on Metal4 (PGD)
 VARIABLE V4_42 0 // Via4YZ can only land on width_L_05/06 M4 lines (M4L_05/06)
 VARIABLE V4_43 0 // Via4TA/TB/TC must overlap 2 adjacent Metal4 lines
 VARIABLE V4_45 0 // Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)
 VARIABLE V4_450 0.071 // Min Bridge Via4 corner-to-corner space to any other via4
 VARIABLE V4_451 0.136 // Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge
 VARIABLE V4_452 0.09 // Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge
 VARIABLE V4_46 0 // Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)
 VARIABLE V4_49 0.012 // Min Metal4 line-end enclosure of Via4
 VARIABLE V4_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V4_52 0 // Via4YZ must be centered under M5_13/14/15 width M5 (only)
 VARIABLE V4_54 0.022 // Min Metal5 concave corner space to Via4
 VARIABLE V4_61 0.022 // Min Metal5 line-end enclosure of Via4  (except Via4YZ)
 VARIABLE V4_62 0.032 // Min Metal5 line-end enclosure of Via4YZ
 VARIABLE V4_97 0.136 // Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)
 VARIABLE V4_98 0 // V4Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4err_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4err_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V5_01 0.06 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_02 0.04 // Via5A length (PGD), fixed value
 VARIABLE V5_03 0.044 // Via5B length (PGD), fixed value
 VARIABLE V5_04 0.048 // Via5C length (PGD), fixed value
 VARIABLE V5_05 0.054 // Via5D length (PGD), fixed value
 VARIABLE V5_06 0.056 // Via5E length (PGD), fixed value
 VARIABLE V5_07 0.06 // Via5F length (PGD), fixed value
 VARIABLE V5_08 0.064 // Via5G length (PGD), fixed value
 VARIABLE V5_09 0.068 // Via5H length (PGD), fixed value
 VARIABLE V5_10 0.076 // Via5I length (PGD), fixed value
 VARIABLE V5_101 0.06 // Width of Via5K (OGD/PGD), fixed value (SA edge)
 VARIABLE V5_102 0.09 // Length of Via5K (PGD/OGD), fixed value
 VARIABLE V5_103 0.072 // Width of Via5CX (OGD), fixed value (SA edge)
 VARIABLE V5_104 0.08 // Length of Via5CX (PGD), fixed value
 VARIABLE V5_105 0.088 // Width of Via5P (OGD), fixed value (SA edge)
 VARIABLE V5_106 0.24 // Length of Via5P (PGD), fixed value
 VARIABLE V5_107 0.068 // Width of Via5W (OGD), fixed value (SA edge)
 VARIABLE V5_108 0.044 // Length of Via5W (PGD), fixed value
 VARIABLE V5_109 0.068 // Width of Via5X (OGD), fixed value (SA edge)
 VARIABLE V5_11 0.08 // Via5J length (PGD), fixed value
 VARIABLE V5_110 0.076 // Length of Via5X (PGD), fixed value
 VARIABLE V5_111 0.08 // Width of Via5Y (OGD), fixed value (SA edge)
 VARIABLE V5_112 0.064 // Length of Via5Y (PGD), fixed value
 VARIABLE V5_113 0.084 // Width of Via5Z (OGD), fixed value (SA edge)
 VARIABLE V5_114 0.056 // Length of Via5Z (PGD), fixed value
 VARIABLE V5_115 0.054 // Width of Via5FP (OGD), fixed value (SA edge)
 VARIABLE V5_116 0.056 // Length of Via5FP (PGD), fixed value
 VARIABLE V5_117 0.054 // Width of Via5HP (OGD), fixed value (SA edge)
 VARIABLE V5_118 0.054 // Length of Via5HP (PGD), fixed value
 VARIABLE V5_12 0.108 // Via5L length (PGD), fixed value
 VARIABLE V5_124 0.088 // Via5 min corner-to-corner spacing between via with SA edge in PGD and via with SA edge in OGD
 VARIABLE V5_128 0.12 // Unrestricted min Via5 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V5_13 0.16 // Via5M length (PGD), fixed value
 VARIABLE V5_14 0.2 // Via5N length (PGD), fixed value
 VARIABLE V5_15 0.24 // Via5O length (PGD), fixed value
 VARIABLE V5_152 0.028 // Min Via5 to Via4 edge-to-edge space (on different Metal5)
 VARIABLE V5_153 0.035 // Min Via5 on isolated M6 to Via4 space (on different Metal5)
 VARIABLE V5_154 0.04 // Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154
 VARIABLE V5_16 0.08 // Via5C length (PGD), fixed value
 VARIABLE V5_161 0.044 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_162 0.044 // Via5BP length (PGD), fixed value
 VARIABLE V5_163 0.048 // Via5NP length (PGD), fixed value
 VARIABLE V5_164 0.06 // Via5OP length (PGD), fixed value
 VARIABLE V5_165 0.064 // Via5DP length (PGD), fixed value
 VARIABLE V5_166 0.056 // Via5EP length (PGD), fixed value
 VARIABLE V5_167 0.068 // Via5TP length (PGD), fixed value
 VARIABLE V5_168 0.076 // Via5QP length (PGD), fixed value
 VARIABLE V5_169 0.08 // Via5CP length (PGD), fixed value
 VARIABLE V5_170 0.09 // Via5RP length (PGD), fixed value
 VARIABLE V5_171 0.108 // Via5MP length (PGD), fixed value
 VARIABLE V5_172 0.054 // Via5GP length (PGD), fixed value
 VARIABLE V5_181 0.044 // Width of Via5YZ (OGD), fixed value
 VARIABLE V5_182 0.142 // Length of Via5YZ (PGD), fixed value
 VARIABLE V5_19 0 // V5_01 edge of above vias must both be aligned with parallel Metal6 edges.
 VARIABLE V5_22 0.113 // Via5A-to-Via5A center-to-center space (on different M5 lines), minimum
 VARIABLE V5_23 0.04 // Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space.  (min value, allowed up to max value <=M6_33)
 VARIABLE V5_24 0.044 // Min Via5 corner-to-corner space
 VARIABLE V5_240 0 // Min enclosure of Via5P by Metal5
 VARIABLE V5_241 0 // Only Via5L/M/N/O/P can land on Metal5 wires M5_13/14/15 (>=0.160)
 VARIABLE V5_25 0 // The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 
 VARIABLE V5_26 0.076 // Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)
 VARIABLE V5_28 0.1 // Unrestricted min Via5 edge-to-edge space (non-SA edges)
 VARIABLE V5_29 0.02 // Via5 min edge offset if corner-to-corner space is < V5_30
 VARIABLE V5_30 0.1 // Via5  corner-to-corner space limit (max value) for rule V5_29
 VARIABLE V5_32 0.036 // Min Via5 to Via4 space (on different Metal5, all-directional check)
 VARIABLE V5_33 0.03 // Min Via5 edge space to Metal5
 VARIABLE V5_40 0.01 // Maximum Via5 overhang of Metal5 (PGD/OGD)
 VARIABLE V5_41 0 // All Via5 (except Via5P) must be centered on Metal5 (PGD/OGD)
 VARIABLE V5_42 0 // Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)
 VARIABLE V5_49 0.012 // Min Metal5 line-end enclosure of Via5
 VARIABLE V5_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V5_52 0 // Via5YZ must be centered under M6_13/14/15 width M6 (only)
 VARIABLE V5_54 0.022 // Min Metal6 concave corner space to Via5
 VARIABLE V5_61 0.022 // Min Metal6 line-end enclosure of Via5 
 VARIABLE V5_62 0.032 // Min Metal6 line-end enclosure of Via5YZ
 VARIABLE V6_01 0.056 // Via6A width (OGD), fixed value
 VARIABLE V6_02 0.06 // Via6A length (PGD), fixed value
 VARIABLE V6_03 0.06 // Via6B width (OGD), fixed value
 VARIABLE V6_04 0.06 // Via6B length (PGD), fixed value
 VARIABLE V6_05 0.06 // Via6C length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_06 0.084 // Via6C width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_07 0.06 // Via6D length (PGD), fixed value
 VARIABLE V6_08 0.12 // Via6D width (OGD), fixed value
 VARIABLE V6_09 0.06 // Via6E length (PGD), fixed value
 VARIABLE V6_10 0.15 // Via6E width (OGD), fixed value
 VARIABLE V6_101 0.144 // Width of Via6R (PGD), fixed value  (SA edge)
 VARIABLE V6_102 0.22 // Via6R length (OGD), fixed value
 VARIABLE V6_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6_105 0.144 // Width of Via6T (PGD), fixed value  (SA edge)
 VARIABLE V6_106 0.112 // Via6T length (OGD), fixed value
 VARIABLE V6_107 0.08 // Via6DX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_108 0.12 // Via6DX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_109 0.09 // Via6EX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_11 0.06 // Via6F length (PGD), fixed value
 VARIABLE V6_110 0.15 // Via6EX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_117 0.09 // Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_118 0.084 // Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_12 0.168 // Via6F width (OGD), fixed value
 VARIABLE V6_128 0.24 // Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V6_13 0.06 // Via6G length (PGD), fixed value
 VARIABLE V6_14 0.18 // Via6G width (OGD), fixed value
 VARIABLE V6_15 0.088 // Via6H length (PGD), fixed value
 VARIABLE V6_16 0.18 // Via6H width (OGD), fixed value
 VARIABLE V6_17 0.072 // Via6CX length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_18 0.084 // Via6CX width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_19 0 // The long edges of V6A/CY must both be aligned with parallel metal edges
 VARIABLE V6_20 0 // The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges
 VARIABLE V6_22 0.137 // Via6A-Via6A center-to-center space, minimum
 VARIABLE V6_23 0.056 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)
 VARIABLE V6_24 0.059 // Min Via6 corner-to-corner space
 VARIABLE V6_240 0 // Via6H is not allowed to overhang
 VARIABLE V6_25 0.1 // Min Via6 facing edge space (V6_23,27,28 are exceptions)
 VARIABLE V6_27 0.168 // Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum
 VARIABLE V6_28 0.168 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned
 VARIABLE V6_29 0.02 // Via6 min edge offset if corner-to-corner space is < V6_30
 VARIABLE V6_30 0.098 // Via6 corner-to-corner space limit (max value) for rule V6_29
 VARIABLE V6_31 0.036 // Min Via6 to Via5 edge-edge space (on different M6)
 VARIABLE V6_32 0.03 // Min Via6 to Via5 corner-to-corner space (on different M6)
 VARIABLE V6_33 0.03 // Min Via6 edge space to Metal6
 VARIABLE V6_40 0.01 // Maximum Via6 overhang of Metal6 (PGD)
 VARIABLE V6_41 0 // Via6 (except Via6H) must be centered on Metal6 (PGD)
 VARIABLE V6_48 0 // Via6H enclosure by Metal6, min value
 VARIABLE V6_49 0.016 // Min Metal6 line end enclosure of Via6
 VARIABLE V6_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V6_54 0.032 // Min M7 concave corner space to Via6
 VARIABLE V6_61 0.032 // Min M7 line end enclosure of Via6 
 VARIABLE V6_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V6err_02 0.08 // Via6AS length (OGD), fixed value
 VARIABLE V6err_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6err_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6err_12 0.256 // Via6Q length (OGD), fixed value
 VARIABLE V6err_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V7_01 0.074 // Width of below Via7, (OGD) fixed value (SA edges)
 VARIABLE V7_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7_03 0.12 // Via7CS length (PGD), fixed value
 VARIABLE V7_04 0.144 // Via7DS length (PGD), fixed value
 VARIABLE V7_05 0.16 // Via7ES length (PGD), fixed value
 VARIABLE V7_06 0.264 // Via7GS length (PGD), fixed value
 VARIABLE V7_07 0.104 // Via7M length (PGD), fixed value
 VARIABLE V7_08 0.2 // Via7N length (PGD), fixed value
 VARIABLE V7_09 0.24 // Via7P length (PGD), fixed value
 VARIABLE V7_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7_101 0.12 // Via7Q width (OGD), fixed value (SA edges)
 VARIABLE V7_102 0.144 // Via7Q length (PGD), fixed value
 VARIABLE V7_103 0.102 // Via7R width (OGD), fixed value (SA edges)
 VARIABLE V7_104 0.144 // Via7R length (PGD), fixed value
 VARIABLE V7_105 0.12 // Via7S width (OGD), fixed value (SA edges)
 VARIABLE V7_106 0.08 // Via7S length (PGD), fixed value
 VARIABLE V7_107 0.12 // Via7T width (OGD), fixed value (SA edges)
 VARIABLE V7_108 0.104 // Via7T length (PGD), fixed value
 VARIABLE V7_109 0.102 // Via7U width (OGD), fixed value (SA edges)
 VARIABLE V7_11 0.126 // Rectangular Via7C width, ONLY ALLOWED value
 VARIABLE V7_110 0.16 // Via7U length (PGD), fixed value
 VARIABLE V7_111 0.132 // Via7ZS width (OGD), fixed value (SA edges)
 VARIABLE V7_112 0.144 // Via7ZS length (PGD), fixed value
 VARIABLE V7_12 0.126 // Rectangular Via7C length, ONLY ALLOWED value
 VARIABLE V7_128 0.24 // Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V7_13 0.126 // Rectangular Via7D width, ONLY ALLOWED value
 VARIABLE V7_14 0.18 // Rectangular Via7D length, ONLY ALLOWED value
 VARIABLE V7_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7_153 0.232 // Width of Via7US, fixed value (OGD SA edge)
 VARIABLE V7_154 0.124 // Via7US length (PGD), fixed value
 VARIABLE V7_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V7_159 0.176 // Width of Via7XS, fixed value (OGD SA edge)
 VARIABLE V7_16 0.126 // Rectangular Via7E width, ONLY ALLOWED value
 VARIABLE V7_160 0.168 // Via7XS length (PGD), fixed value
 VARIABLE V7_161 0.18 // Width of Via7YS, fixed value (OGD SA edge)
 VARIABLE V7_162 0.192 // Via7YS length (PGD), fixed value
 VARIABLE V7_163 0.18 // Width of Via7ZS, fixed value (OGD SA edge)
 VARIABLE V7_164 0.124 // Via7ZS length (PGD), fixed value
 VARIABLE V7_17 0.084 // Rectangular Via7E length, ONLY ALLOWED value
 VARIABLE V7_22 0.195 // Via7AS-to-Via7AS center-to-center space (on different M7 lines), minimum
 VARIABLE V7_23 0.08 // Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=M8_27)
 VARIABLE V7_230 0.164 // Max value for rule V7_23 spacing check
 VARIABLE V7_24 0.088 // Min Via7 corner-to-corner space
 VARIABLE V7_28 0.15 // Unrestricted min Via7 edge-to-edge space (non-SA edges)
 VARIABLE V7_29 0.038 // Via7 min edge offset if corner-to-corner space is < V7_30
 VARIABLE V7_30 0.15 // Via7 corner-to-corner space limit (max value) for rule V7_29
 VARIABLE V7_32 0.046 // Min Via7 to Via6 space (on different Metal7, all-directional check)
 VARIABLE V7_33 0.047 // Min Via7 edge space to Metal7
 VARIABLE V7_40 0.009 // Maximum Via7 overhang of Metal7 (OGD/PGD)
 VARIABLE V7_41 0 // Via7 must be centered on Metal7 (PGD/OGD)
 VARIABLE V7_42 0 // Redundant Rectangular Via7s must be aligned with each other
 VARIABLE V7_49 0.028 // Min Metal7 line-end enclosure of Via7
 VARIABLE V7_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V7_52 0 // Min M8 enclosure of Via7C/D/E (one edge at a corner)
 VARIABLE V7_53 0.028 // Min M8 line-end enclosure of Via7C/D/E, orthogonal edge
 VARIABLE V7_54 0.028 // Min Metal8 concave corner space to Via7
 VARIABLE V7_61 0.028 // Min Metal8 line-end enclosure of Via7 
 VARIABLE V7err_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7err_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7err_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7err_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7err_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7err_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7err_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7err_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7err_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V8_01 0.1 // Width of below Via8, fixed value (PGD SA-edge)
 VARIABLE V8_02 0.08 // Via8AS length (OGD), fixed value
 VARIABLE V8_03 0.11 // Via8BS length (OGD), fixed value
 VARIABLE V8_04 0.124 // Via8CS length (OGD), fixed value
 VARIABLE V8_05 0.148 // Via8DS length (OGD), fixed value
 VARIABLE V8_06 0.168 // Via8ES length (OGD), fixed value
 VARIABLE V8_07 0.192 // Via8FS length (OGD), fixed value
 VARIABLE V8_08 0.212 // Via8GS length (OGD), fixed value
 VARIABLE V8_09 0.236 // Via8HS length (OGD), fixed value
 VARIABLE V8_10 0.3 // Via8JS length (OGD), fixed value
 VARIABLE V8_101 0.092 // Width of below Via8, fixed value (PGD SA-edge)
 VARIABLE V8_102 0.08 // Via8KS length (OGD), fixed value
 VARIABLE V8_103 0.11 // Via8LS length (OGD), fixed value
 VARIABLE V8_104 0.124 // Via8MS length (OGD), fixed value
 VARIABLE V8_105 0.148 // Via8NS length (OGD), fixed value
 VARIABLE V8_106 0.168 // Via8OS length (OGD), fixed value
 VARIABLE V8_107 0.192 // Via8PS length (OGD), fixed value
 VARIABLE V8_108 0.212 // Via8QS length (OGD), fixed value
 VARIABLE V8_109 0.236 // Via8RS length (OGD), fixed value
 VARIABLE V8_11 0.08 // Min M8 enclosure of Square Via8
 VARIABLE V8_12 0.08 // Min M8 enclosure of Square Via8, orthogonal edge
 VARIABLE V8_128 0.24 // Unrestricted min Via8 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V8_131 0.11 // Rectangular Via8RA width, ONLY ALLOWED value
 VARIABLE V8_132 0.22 // Rectangular Via8RA length, ONLY ALLOWED value
 VARIABLE V8_151 0.208 // Width of Via8TS, fixed value (PGD SA edge)
 VARIABLE V8_152 0.212 // Via8TS length (OGD), fixed value
 VARIABLE V8_153 0.232 // Width of Via8US, fixed value (PGD SA edge)
 VARIABLE V8_154 0.124 // Via8US length (OGD), fixed value
 VARIABLE V8_155 0.18 // Width of Via8VS, fixed value (PGD SA edge)
 VARIABLE V8_156 0.212 // Via8VS length (OGD), fixed value
 VARIABLE V8_157 0.22 // Width of Via8WS, fixed value (PGD SA edge)
 VARIABLE V8_158 0.192 // Via8WS length (OGD), fixed value
 VARIABLE V8_159 0.176 // Width of Via8XS, fixed value (PGD SA edge)
 VARIABLE V8_160 0.168 // Via8XS length (OGD), fixed value
 VARIABLE V8_161 0.18 // Width of Via8YS, fixed value (PGD SA edge)
 VARIABLE V8_162 0.192 // Via8YS length (OGD), fixed value
 VARIABLE V8_163 0.18 // Width of Via8ZS, fixed value (PGD SA edge)
 VARIABLE V8_164 0.124 // Via8ZS length (OGD), fixed value
 VARIABLE V8_21 0.18 // Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_22 0.226 // Via8A-to-Via8A center-to-center space (on different M8 lines), minimum
 VARIABLE V8_23 0.08 // Parallel full-facing metal-aligned Via8 edges can be as closely spaced as the minimum allowed M9 space.  (min value, allowed up to max value <=M9_22)
 VARIABLE V8_24 0.104 // Min Via8 corner-to-corner space
 VARIABLE V8_28 0.228 // Unrestricted min Via8 edge-to-edge space (non SA edges)
 VARIABLE V8_29 0.068 // Via8 min edge offset if corner-to-corner space is < V8_30
 VARIABLE V8_30 0.228 // Via8 corner-to-corner space limit (max value) for rule V8_29
 VARIABLE V8_31 0.44 // Rectangular Via8 width, ONLY ALLOWED value
 VARIABLE V8_32 0.126 // Min Via8 to Via7 space (on different Metal8 net, all-directional check)
 VARIABLE V8_33 0.074 // Min Via8 edge space to Metal8
 VARIABLE V8_34 0.307 // Rectangular Via8 Short edge facing space to Square or Rectangular Via8 
 VARIABLE V8_35 0.212 // Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 
 VARIABLE V8_39 0.16 // Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)
 VARIABLE V8_40 0.006 // Maximum Via8 overhang of Metal8 (PGD)
 VARIABLE V8_41 0 // Via8 must be centered on Metal8 (PGD)
 VARIABLE V8_49 0.04 // Min Metal8 line-end enclosure of Via8
 VARIABLE V8_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V8_52 0.08 // Min M8 enclosure of Rectangular Via8, orthogonal edge
 VARIABLE V8_53 0.018 // Max extent of Rectangular Via8 short edge beyond M8 side
 VARIABLE V8_54 0.044 // Min Metal9 concave corner space to Via8
 VARIABLE V8_61 0.044 // Min Metal9 line-end coverage of Via8
 VARIABLE V8_62 0.04 // M9 coverage of Square Via8 orthogonal edge
 VARIABLE V8_71 0 // M9 coverage of Rectangular Via8 (one edge at a corner)
 VARIABLE V8_72 0.04 // M9 coverage of Rectangular Via8, orthogonal edge
 VARIABLE V8_73 0.001 // Max extent of Redundant Rectangular Via8 long edge beyond M9 edge
 VARIABLE V8err_01 0.08 // Square Via8SS ONLY ALLOWED value
 VARIABLE V8err_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8err_31 0.08 // Rectangular Via8RS width, ONLY ALLOWED value
 VARIABLE V8err_32 0.16 // Rectangular Via8RS length, ONLY ALLOWED value
 VARIABLE V9_01 0.08 // Square Via9SS ONLY ALLOWED value
 VARIABLE V9_02 0.298 // Square Via9 to Square Via9 (center-to-center) separation, minimum
 VARIABLE V9_101 0.11 // Square Via9SA ONLY ALLOWED value
 VARIABLE V9_11 0 // Min M9 enclosure of Square Via9
 VARIABLE V9_12 0.04 // Min M9 enclosure of Square Via9, orthogonal edge
 VARIABLE V9_131 0.11 // Rectangular Via9RA width, ONLY ALLOWED value
 VARIABLE V9_132 0.22 // Rectangular Via9RA length, ONLY ALLOWED value
 VARIABLE V9_153 0 // Rectangular Via9s that overhang the M9 edge must be centered on the PGD M9 they lands on
 VARIABLE V9_21 0.18 // Min Square Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)
 VARIABLE V9_31 0.08 // Rectangular Via9RS width, ONLY ALLOWED value
 VARIABLE V9_32 0.16 // Rectangular Via9RS length, ONLY ALLOWED value
 VARIABLE V9_33 0.275 // Min Rectangular Via9 Long edge facing space to Square or Rectangular Via9 
 VARIABLE V9_34 0.307 // Min Rectangular Via9 Short edge facing space to Square or Rectangular Via9 
 VARIABLE V9_35 0.212 // Min Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 
 VARIABLE V9_39 0.16 // Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value
 VARIABLE V9_40 0 // Redundant Rectangular Via9s must be aligned with each other
 VARIABLE V9_41 0.18 // Min Rectangular Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)
 VARIABLE V9_51 0 // M9 enclosure of Rectangular Via9 long edge (min)
 VARIABLE V9_52 0.04 // Min M9 enclosure of Rectangular Via9, orthogonal edge
 VARIABLE V9_53 0.018 // Max extent of Rectangular Via9 short edge beyond M9 side
 VARIABLE V9_61 0 // Min M10 coverage of Square Via9 (one edge at a corner)
 VARIABLE V9_62 0.04 // Min M10 coverage of Square Via9 orthogonal edge
 VARIABLE V9_71 0 // Min M10 coverage of Rectangular Via9 (one edge at a corner)
 VARIABLE V9_72 0.04 // Min M10 coverage of Rectangular Via9, orthogonal edge
 VARIABLE V9_73 0.001 // Max extent of Redundant Rectangular Via9 long edge beyond M10 edge
 VARIABLE VCH_01 0.042 // Width of VCNHB/HC (OGD), fixed value
 VARIABLE VCH_02 0.052 // VCNHB length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VCH_03 0.038 // VCNHC length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VC_01 0.042 // Width of all VCNs, fixed value (OGD)
 VARIABLE VC_02 0.028 // VCNAX length fixed value
 VARIABLE VC_03 0.032 // VCNA length, fixed value
 VARIABLE VC_04 0.036 // VCNBX length, fixed value
 VARIABLE VC_05 0.04 // VCNCX length, fixed value
 VARIABLE VC_06 0.042 // VCNDX length, fixed value
 VARIABLE VC_07 0.046 // VCNB length, fixed value
 VARIABLE VC_08 0.048 // VCNEX length, fixed value
 VARIABLE VC_09 0.054 // VCNFX length, fixed value
 VARIABLE VC_10 0.06 // VCNC length, fixed value
 VARIABLE VC_11 0.078 // VCNGX length, fixed value
 VARIABLE VC_12 0.08 // VCNJX length, fixed value
 VARIABLE VC_134 0.036 // The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) 
 VARIABLE VC_139 0.008 // Max VCNBX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_19 0 // VC_01 edges of above vias must be aligned with Metal-0 side edges.
 VARIABLE VC_22 0.089 // Unrestricted VCNAX-to-VCNAX center-to-center space (min)
 VARIABLE VC_23 0.028 // Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)
 VARIABLE VC_24 0.098 // Min space between non-metal-aligned VCN edges (OGD)
 VARIABLE VC_26 0.084 // Min space between VCN edges (PGD)
 VARIABLE VC_30 0 // Diffcon line-end enclosure of VCN (metal-aligned edge), min value
 VARIABLE VC_31 0.007 // Max VCNDX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_32 0.019 // Max VCNGX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_33 0.007 // Non-metal aligned VCN edge extent beyond Diffcon side, min value
 VARIABLE VC_34 0.006 // VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)
 VARIABLE VC_35 0.019 // Max VCNJX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_36 0.026 // Min VCN space to Diffcon, PGD
 VARIABLE VC_37 0.034 // Min VCN space to Diffcon, OGD
 VARIABLE VC_38 0.026 // Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37
 VARIABLE VC_39 0.002 // Max VCNB OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_40 0 // All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)
 VARIABLE VC_41 0.012 // Max VCNDX OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_42 0 // Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN.
 VARIABLE VC_43 0.012 // VCN edge enclosure of Polycon end, max value OGD
 VARIABLE VC_44 0.026 // Min VCN edge space to Polycon side (PGD)
 VARIABLE VC_46 0.038 // Min VCN edge space to Polycon end (OGD)
 VARIABLE VC_47 0.024 // Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_48 0.026 // Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46
 VARIABLE VC_49 0.028 // Min VCNHC edge space to Polycon side (PGD)
 VARIABLE VC_51 0 // VCNHB/HC can be under a M0L_03/04 line
 VARIABLE VC_61 0.022 // Minimum M0 line end enclosure of VCN
 VARIABLE VC_70 0.039 // Min VCN corner-to-corner space
 VARIABLE VD_07 0.46 // Via7 space threshold that subjects the array to max area check
 VARIABLE VD_08 1.35 // Via8 space threshold that subjects the array to max area check
 VARIABLE VD_09 0.46 // Via9 space threshold that subjects the array to max area check
 VARIABLE VD_10 0.46 // Via10 space threshold that subjects the array to max area check
 VARIABLE VD_11 1.35 // Via11 space threshold that subjects the array to max area check
 VARIABLE VD_17 0.838 // Via 7 array width exception limit
 VARIABLE VD_19 0.838 // Via 9 array width exception limit
 VARIABLE VD_20 0.838 // Via 10 array width exception limit
 VARIABLE VD_21 0.838 // Via 11 array width exception limit
 VARIABLE VD_27 47.47 // Maximum Via 7 array area after merge and exception
 VARIABLE VD_28 47.47 // Maximum Via 8 array area after merge and exception
 VARIABLE VD_29 47.47 // Maximum Via 9 array area after merge and exception
 VARIABLE VD_30 47.47 // Maximum Via 10 array area after merge and exception
 VARIABLE VD_31 47.47 // Maximum Via 11 array area after merge and exception
 VARIABLE VD_57 18.4 // Max width of merged Via 7 array
 VARIABLE VD_58 18.4 // Max width of merged Via 8 array
 VARIABLE VD_59 18.4 // Max width of merged Via 9 array
 VARIABLE VD_60 18.4 // Max width of merged Via 10 array
 VARIABLE VD_61 18.4 // Max width of merged Via 11 array
 VARIABLE XDC_21 0.084 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE XG_01 0 // XGOXID is only allowed in ULPpitchID or in logic pitch
 VARIABLE XG_02 0.48 // Min width of XGOXID in any direction
 VARIABLE XG_03 0.48 // Min space between XGOXID in any direction
 VARIABLE XG_05 0 // PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines
 VARIABLE XG_06 0.039 // Min XGOXID enclosure of poly end, in PGD
 VARIABLE XG_07 0.039 // Min XGOXID space to poly end, in PGD
 VARIABLE XG_08 0 // Nwell inside XGOXID and outside XGOXID cannot interact
 VARIABLE XG_09 0.252 // Min XGOXID enclosure of nwell inside
 VARIABLE XG_10 0.252 // Min XGOXID space to nwell outside
 VARIABLE XG_11 0.23 // Min XGOXID enclosure of active gate area inside XGOXID
 VARIABLE XG_12 0.23 // Min XGOXID space to active gate area outside XGOXID
 VARIABLE XG_13 0.48 // Min XGOXID space to TGOXID
 VARIABLE XG_21 0 // ULPpitchID must always be covered by XGOXID as shown in the transition rules
 VARIABLE XPL_01 0.042 // Poly width, ONLY ALLOWED value
 VARIABLE XPL_02 0.084 // Poly pitch, ONLY ALLOWED value

 VARIABLE ADC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE ADC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE AG4_01_ERROR "Min AG4 width"
 VARIABLE AG4_02_ERROR "Min AG4 space"
 VARIABLE AG4_03_ERROR "Min AG4 jog segment length"
 VARIABLE AG4_04_ERROR "Min AG4 space along a M4 line"
 VARIABLE AG4_07_ERROR "Min AG4 overlap of M4 line end"
 VARIABLE AG4_08_ERROR "Min AG4 overlap of Via3/Via4"
 VARIABLE AG4_09_ERROR "Min AG4 overlap of M4 line side"
 VARIABLE AG4_10_ERROR "Max M4 space that gets AG4 synthesis"
 VARIABLE AG6_01_ERROR "Min AG6 width"
 VARIABLE AG6_02_ERROR "Min AG6 space"
 VARIABLE AG6_03_ERROR "Min AG6 jog segment length"
 VARIABLE AG6_04_ERROR "Min AG6 space along a M6 line"
 VARIABLE AG6_07_ERROR "Min AG6 overlap of M6 line end"
 VARIABLE AG6_08_ERROR "Min AG6 overlap of Via5/Via6"
 VARIABLE AG6_09_ERROR "Min AG6 overlap of M6 line side"
 VARIABLE AG6_10_ERROR "Max M6 space that gets AG6 synthesis"
 VARIABLE AL_01_ERROR "Minimum width of NAL/PAL layer"
 VARIABLE AL_05_ERROR "Minimum required area of NAL/PAL layer (sq um)"
 VARIABLE AL_06_ERROR "Minimum required hole area of NAL/PAL layer  (sq um)"
 VARIABLE AL_07_ERROR "Minimum segment lengths"
 VARIABLE AL_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE AL_09_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner"
 VARIABLE AL_10_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner"
 VARIABLE AL_11_ERROR "NAL/PAL enclosure of nuva/puva gate (PGD)"
 VARIABLE AL_116_ERROR "NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE AL_12_ERROR "NAL/PAL enclosure of nuva/puva gate (OGD)"
 VARIABLE AL_13_ERROR "NAL/PAL space to non-n/puva gate (PGD)"
 VARIABLE AL_14_ERROR "NAL/PAL space to non-n/puva gate (OGD)"
 VARIABLE AL_15_ERROR "NAL/PAL PGD edge must be centered in poly space or poly width"
 VARIABLE AL_16_ERROR "NAL/PAL unrestricted convex corner enclosure of nuva/puva gate"
 VARIABLE AL_17_ERROR "NAL/PAL concave corner enclosure of non-n/puva gate"
 VARIABLE AL_31_ERROR "Minimum space of NAL/PAL layer"
 VARIABLE AL_32_ERROR "NAL/PAL layer is allowed to have coincident edges of length >="
 VARIABLE AL_33_ERROR "NAL/PAL layer is allowed to have coincident corners with space >="
 VARIABLE AL_34_ERROR "NAL/PAL layer is allowed to have point touch"
 VARIABLE AN_72_ERROR "DiodeID must be drawn line on line with the nwell enclosing the diode."
 VARIABLE APC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE APC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE APL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE APL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE APL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE APL_11_ERROR "Min Poly endcap length"
 VARIABLE APL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE APL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE APL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE BC_00_ERROR "All Bitcell Cell Names must be within the SRAMPOLYID layer  "
 VARIABLE BDC_02_ERROR "Minimum diffcon length"
 VARIABLE BDC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE BDC_04_ERROR "Diffcon side space to poly, ONLY ALLOWED value "
 VARIABLE BDC_11_ERROR "Transistor diffusion enclosure of diffcon (max value)"
 VARIABLE BDC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE BDC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE BDC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE BDF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE BDF_91_ERROR "Transistor pdiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDF_92_ERROR "Transistor ndiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDG_91_ERROR "SRAM Diffusion check grid width (min value)"
 VARIABLE BDG_92_ERROR "SRAM Diffusion check grid width (max value)"
 VARIABLE BDG_93_ERROR "SRAM Diffusion check grid space (fixed value1)"
 VARIABLE BDG_94_ERROR "SRAM Diffusion check grid space (fixed value2)"
 VARIABLE BJ_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE BJ_03_ERROR "NSD block space to active n+ diffusion"
 VARIABLE BJ_05_ERROR "NSD block enclosure of active p+ diffusion"
 VARIABLE BJ_11_ERROR "Ntip block space to active n-diffusion edge"
 VARIABLE BJ_12_ERROR "Ntip block enclosure of active p-diffusion edge"
 VARIABLE BJ_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE BJ_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE BK_02_ERROR "P+ S/D block space"
 VARIABLE BK_03_ERROR "PSD block space to active p+ diffusion"
 VARIABLE BK_05_ERROR "PSD block enclosure of active n+ diffusion"
 VARIABLE BK_11_ERROR "Ptip block space to active p-diffusion edge"
 VARIABLE BK_12_ERROR "Ptip block enclosure of active n-diffusion edge"
 VARIABLE BK_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE BK_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE BK_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE BLDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)"
 VARIABLE BLDI_102_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)"
 VARIABLE BLDI_192_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)"
 VARIABLE BLDI_202_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )"
 VARIABLE BLDI_292_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)"
 VARIABLE BLDI_302_ERROR "Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)"
 VARIABLE BLDI_392_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)"
 VARIABLE BLDI_402_ERROR "Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram"
 VARIABLE BLDI_492_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)"
 VARIABLE BLDI_592_ERROR "Max allowed Intermediate Exposed N-diff density (SDP/HDDP)"
 VARIABLE BLD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE BLD_234_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)"
 VARIABLE BLD_333_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)"
 VARIABLE BLD_334_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)"
 VARIABLE BLD_431_ERROR "Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)"
 VARIABLE BLD_433_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)"
 VARIABLE BLD_531_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram"
 VARIABLE BLD_533_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)"
 VARIABLE BLD_534_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)"
 VARIABLE BLD_620_ERROR "Max required local VCN density inside STTRAMID1/2 (LD_620 exception)"
 VARIABLE BLD_631_ERROR "Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)"
 VARIABLE BLD_633_ERROR "Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)"
 VARIABLE BLD_731_ERROR "Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU "
 VARIABLE BNW_01_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BNW_03_ERROR "N-well enclosure of P+ active diffusion, in gate-direction"
 VARIABLE BNW_24_ERROR "N-well concave corner space to N+ active diffusion corner"
 VARIABLE BNW_28_ERROR "P1273 NW_28 relaxation for sram"
 VARIABLE BNW_29_ERROR "P1273 NW_29 relaxation for sram"
 VARIABLE BNW_31_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BPC_41_ERROR "Poly overlap of polycon (PGD) for PC_42"
 VARIABLE BPC_44_ERROR "Polycon end space to poly side"
 VARIABLE BPC_46_ERROR "Polycon end extension beyond poly side for PC_45"
 VARIABLE BPC_47_ERROR "Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)"
 VARIABLE BPC_61_ERROR "Polycon side space to gate/diffusion edge"
 VARIABLE BPC_81_ERROR "Polycon space to Diffcon"
 VARIABLE BPC_83_ERROR "Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE BPL_01_ERROR "SRAM poly width, fixed value"
 VARIABLE BPL_02_ERROR "SRAM poly pitch, fixed value"
 VARIABLE BPL_04_ERROR "Short poly end-to-end space (fixed value) (cannot be isolated)"
 VARIABLE BPL_11_ERROR "Poly endcap length"
 VARIABLE BPL_13_ERROR "Max enclosure of poly by OGD diffusion edges"
 VARIABLE BU_01_ERROR "Bump width, only allowed value"
 VARIABLE BU_02_ERROR "Bump to Bump separation (center-to-center, minimum)"
 VARIABLE BU_03_ERROR "Each Bump must have a TV1"
 VARIABLE BU_04_ERROR "Bump to Bump separation core region (center-to-center, maximum)***"
 VARIABLE BU_05_ERROR "Bump to Bump separation IO region (center-to-center, maximum)***"
 VARIABLE BU_06_ERROR "Bump to Bump separation IO-core transition region (center-to-center, maximum)***"
 VARIABLE BU_101_ERROR "C4EMIB Bump width, only allowed value"
 VARIABLE BU_102_ERROR "C4EMIB Bump to C4EMIB Bump separation (center-to-center, minimum)"
 VARIABLE BU_103_ERROR "Each C4EMIB Bump must have a TV1"
 VARIABLE BU_104_ERROR "C4EMIB Bump to C4EMIB Bump separation (center-to-center, maximum)***"
 VARIABLE BU_105_ERROR "C4EMIB Bump to C4 Bump separation (center-to-center, maximum)***"
 VARIABLE BU_110_ERROR "C4EMIB bumps must be drawn inside EMIBBUMPZONE ID (layer 81.79)"
 VARIABLE BU_111_ERROR "C4 bumps must be outside EMIBBUMPZONE ID"
 VARIABLE BU_112_ERROR "C4EMIB Bump to C4 Bump separation (center-to-center, minimum)"
 VARIABLE BU_124_ERROR "TV1 offset is not not allowed for C4EMIB bump (TV1 must be centered on C4EMIB bump)"
 VARIABLE BU_21_ERROR "Fixed Width of outer ring from EOA that requires additional rules"
 VARIABLE BU_22_ERROR "Max allowed offset from center of Rectangular TV1 to center of Bump"
 VARIABLE BU_23_ERROR "TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via"
 VARIABLE BU_24_ERROR "TV1 offset is not allowed towards the edge of the die in the outer ring"
 VARIABLE BU_25_ERROR "Allowed gap in outer ring measured from die center line"
 VARIABLE BVC_01_ERROR "Bitcell ViaconA width, fixed value (SA edge)"
 VARIABLE BVC_02_ERROR "Bitcell ViaconA length, fixed value (non-SA edge)"
 VARIABLE BXG_11_ERROR "SRAM Min XGOXID enclosure of active gate area inside XGOXID "
 VARIABLE CDW_100_ERROR "Window for CD_100"
  VARIABLE CDW_100_X CDW_100 // Window for CD_100 for x
  VARIABLE CDW_100_Y CDW_100 // Window for CD_100 for y
  VARIABLE CDW_100_X_STEP CDW_100 // Window for CD_100 for x-step
  VARIABLE CDW_100_Y_STEP CDW_100 // Window for CD_100 for y-step
 VARIABLE CDW_101_ERROR "Window for CD_101"
  VARIABLE CDW_101_X CDW_101 // Window for CD_101 for x
  VARIABLE CDW_101_Y CDW_101 // Window for CD_101 for y
  VARIABLE CDW_101_X_STEP CDW_101 // Window for CD_101 for x-step
  VARIABLE CDW_101_Y_STEP CDW_101 // Window for CD_101 for y-step
 VARIABLE CDW_102_ERROR "Window for CD_102"
  VARIABLE CDW_102_X CDW_102 // Window for CD_102 for x
  VARIABLE CDW_102_Y CDW_102 // Window for CD_102 for y
  VARIABLE CDW_102_X_STEP CDW_102 // Window for CD_102 for x-step
  VARIABLE CDW_102_Y_STEP CDW_102 // Window for CD_102 for y-step
 VARIABLE CDW_103_ERROR "Window for CD_103"
  VARIABLE CDW_103_X CDW_103 // Window for CD_103 for x
  VARIABLE CDW_103_Y CDW_103 // Window for CD_103 for y
  VARIABLE CDW_103_X_STEP CDW_103 // Window for CD_103 for x-step
  VARIABLE CDW_103_Y_STEP CDW_103 // Window for CD_103 for y-step
 VARIABLE CDW_104_ERROR "Window for CD_104"
  VARIABLE CDW_104_X CDW_104 // Window for CD_104 for x
  VARIABLE CDW_104_Y CDW_104 // Window for CD_104 for y
  VARIABLE CDW_104_X_STEP CDW_104 // Window for CD_104 for x-step
  VARIABLE CDW_104_Y_STEP CDW_104 // Window for CD_104 for y-step
 VARIABLE CDW_105_ERROR "Window for CD_105"
  VARIABLE CDW_105_X CDW_105 // Window for CD_105 for x
  VARIABLE CDW_105_Y CDW_105 // Window for CD_105 for y
  VARIABLE CDW_105_X_STEP CDW_105 // Window for CD_105 for x-step
  VARIABLE CDW_105_Y_STEP CDW_105 // Window for CD_105 for y-step
 VARIABLE CDW_106_ERROR "Window for CD_106"
  VARIABLE CDW_106_X CDW_106 // Window for CD_106 for x
  VARIABLE CDW_106_Y CDW_106 // Window for CD_106 for y
  VARIABLE CDW_106_X_STEP CDW_106 // Window for CD_106 for x-step
  VARIABLE CDW_106_Y_STEP CDW_106 // Window for CD_106 for y-step
 VARIABLE CDW_107_ERROR "Window for CD_107"
  VARIABLE CDW_107_X CDW_107 // Window for CD_107 for x
  VARIABLE CDW_107_Y CDW_107 // Window for CD_107 for y
  VARIABLE CDW_107_X_STEP CDW_107 // Window for CD_107 for x-step
  VARIABLE CDW_107_Y_STEP CDW_107 // Window for CD_107 for y-step
 VARIABLE CDW_131_ERROR "Window for CD_131"
  VARIABLE CDW_131_X CDW_131 // Window for CD_131 for x
  VARIABLE CDW_131_Y CDW_131 // Window for CD_131 for y
  VARIABLE CDW_131_X_STEP CDW_131 // Window for CD_131 for x-step
  VARIABLE CDW_131_Y_STEP CDW_131 // Window for CD_131 for y-step
 VARIABLE CDW_200_ERROR "Window for CD_200"
  VARIABLE CDW_200_X CDW_200 // Window for CD_200 for x
  VARIABLE CDW_200_Y CDW_200 // Window for CD_200 for y
  VARIABLE CDW_200_X_STEP CDW_200 // Window for CD_200 for x-step
  VARIABLE CDW_200_Y_STEP CDW_200 // Window for CD_200 for y-step
 VARIABLE CDW_201_ERROR "Window for CD_201"
  VARIABLE CDW_201_X CDW_201 // Window for CD_201 for x
  VARIABLE CDW_201_Y CDW_201 // Window for CD_201 for y
  VARIABLE CDW_201_X_STEP CDW_201 // Window for CD_201 for x-step
  VARIABLE CDW_201_Y_STEP CDW_201 // Window for CD_201 for y-step
 VARIABLE CDW_202_ERROR "Window for CD_202"
  VARIABLE CDW_202_X CDW_202 // Window for CD_202 for x
  VARIABLE CDW_202_Y CDW_202 // Window for CD_202 for y
  VARIABLE CDW_202_X_STEP CDW_202 // Window for CD_202 for x-step
  VARIABLE CDW_202_Y_STEP CDW_202 // Window for CD_202 for y-step
 VARIABLE CDW_203_ERROR "Window for CD_203"
  VARIABLE CDW_203_X CDW_203 // Window for CD_203 for x
  VARIABLE CDW_203_Y CDW_203 // Window for CD_203 for y
  VARIABLE CDW_203_X_STEP CDW_203 // Window for CD_203 for x-step
  VARIABLE CDW_203_Y_STEP CDW_203 // Window for CD_203 for y-step
 VARIABLE CDW_204_ERROR "Window for CD_204"
  VARIABLE CDW_204_X CDW_204 // Window for CD_204 for x
  VARIABLE CDW_204_Y CDW_204 // Window for CD_204 for y
  VARIABLE CDW_204_X_STEP CDW_204 // Window for CD_204 for x-step
  VARIABLE CDW_204_Y_STEP CDW_204 // Window for CD_204 for y-step
 VARIABLE CDW_205_ERROR "Window for CD_205"
  VARIABLE CDW_205_X CDW_205 // Window for CD_205 for x
  VARIABLE CDW_205_Y CDW_205 // Window for CD_205 for y
  VARIABLE CDW_205_X_STEP CDW_205 // Window for CD_205 for x-step
  VARIABLE CDW_205_Y_STEP CDW_205 // Window for CD_205 for y-step
 VARIABLE CDW_206_ERROR "Window for CD_206"
  VARIABLE CDW_206_X CDW_206 // Window for CD_206 for x
  VARIABLE CDW_206_Y CDW_206 // Window for CD_206 for y
  VARIABLE CDW_206_X_STEP CDW_206 // Window for CD_206 for x-step
  VARIABLE CDW_206_Y_STEP CDW_206 // Window for CD_206 for y-step
 VARIABLE CDW_207_ERROR "Window for CD_207"
  VARIABLE CDW_207_X CDW_207 // Window for CD_207 for x
  VARIABLE CDW_207_Y CDW_207 // Window for CD_207 for y
  VARIABLE CDW_207_X_STEP CDW_207 // Window for CD_207 for x-step
  VARIABLE CDW_207_Y_STEP CDW_207 // Window for CD_207 for y-step
 VARIABLE CDW_208_ERROR "Window for CD_208"
  VARIABLE CDW_208_X CDW_208 // Window for CD_208 for x
  VARIABLE CDW_208_Y CDW_208 // Window for CD_208 for y
  VARIABLE CDW_208_X_STEP CDW_208 // Window for CD_208 for x-step
  VARIABLE CDW_208_Y_STEP CDW_208 // Window for CD_208 for y-step
 VARIABLE CDW_209_ERROR "Window for CD_209"
  VARIABLE CDW_209_X CDW_209 // Window for CD_209 for x
  VARIABLE CDW_209_Y CDW_209 // Window for CD_209 for y
  VARIABLE CDW_209_X_STEP CDW_209 // Window for CD_209 for x-step
  VARIABLE CDW_209_Y_STEP CDW_209 // Window for CD_209 for y-step
 VARIABLE CDW_210_ERROR "Window for CD_210"
  VARIABLE CDW_210_X CDW_210 // Window for CD_210 for x
  VARIABLE CDW_210_Y CDW_210 // Window for CD_210 for y
  VARIABLE CDW_210_X_STEP CDW_210 // Window for CD_210 for x-step
  VARIABLE CDW_210_Y_STEP CDW_210 // Window for CD_210 for y-step
 VARIABLE CDW_211_ERROR "Window for CD_211"
  VARIABLE CDW_211_X CDW_211 // Window for CD_211 for x
  VARIABLE CDW_211_Y CDW_211 // Window for CD_211 for y
  VARIABLE CDW_211_X_STEP CDW_211 // Window for CD_211 for x-step
  VARIABLE CDW_211_Y_STEP CDW_211 // Window for CD_211 for y-step
 VARIABLE CDW_231_ERROR "Window for CD_231"
  VARIABLE CDW_231_X CDW_231 // Window for CD_231 for x
  VARIABLE CDW_231_Y CDW_231 // Window for CD_231 for y
  VARIABLE CDW_231_X_STEP CDW_231 // Window for CD_231 for x-step
  VARIABLE CDW_231_Y_STEP CDW_231 // Window for CD_231 for y-step
 VARIABLE CD_100_ERROR "Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_101_ERROR "Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_102_ERROR "Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_103_ERROR "Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_104_ERROR "Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_105_ERROR "Minimum concentrated local Metal 5 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_106_ERROR "Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_107_ERROR "Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_131_ERROR "Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CD_200_ERROR "Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_201_ERROR "Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_202_ERROR "Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_203_ERROR "Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_204_ERROR "Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_205_ERROR "Maximum concentrated local Metal 5 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_206_ERROR "Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_207_ERROR "Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_208_ERROR "Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_209_ERROR "Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_210_ERROR "Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_211_ERROR "Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_231_ERROR "Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CHN_01_ERROR "CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell"
 VARIABLE CHN_02_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE CHN_03_ERROR "Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner"
 VARIABLE CHN_04_ERROR "OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)"
 VARIABLE CHN_05_ERROR "Abutting CHN cells are not allowed to create gaps, jogs or to overlap"
 VARIABLE CHN_06_ERROR "CHN I/O cell must be aligned to EDM I/O cell"
 VARIABLE CHN_07_ERROR "EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) "
 VARIABLE CHN_08_ERROR "CHN cells dimension not drawn according to spec"
 VARIABLE CHW_01_ERROR "Corner Cell x"
 VARIABLE CHW_02_ERROR "Corner Cell y"
 VARIABLE CHW_03_ERROR "OGD Gap Cell x"
 VARIABLE CHW_04_ERROR "OGD Gap Cell y"
 VARIABLE CHW_05_ERROR "PGD Gap Cell x"
 VARIABLE CHW_06_ERROR "PGD Gap Cell y"
 VARIABLE CHW_07_ERROR "CE12 Resistor Cell x"
 VARIABLE CHW_08_ERROR "CE12 Resistor Cell y"
 VARIABLE CHW_09_ERROR "MT9/VA9 Leakage Cell x"
 VARIABLE CHW_10_ERROR "MT9/VA9 Leakage Cell y"
 VARIABLE CHW_11_ERROR "OGD IO Cell x"
 VARIABLE CHW_12_ERROR "OGD IO Cell y"
 VARIABLE CHW_13_ERROR "PGD IO Cell x"
 VARIABLE CHW_14_ERROR "PGD IO Cell y"
 VARIABLE CMW_05_ERROR "Window for CM_05"
  VARIABLE CMW_05_X CMW_05 // Window for CM_05 for x
  VARIABLE CMW_05_Y CMW_05 // Window for CM_05 for y
  VARIABLE CMW_05_X_STEP CMW_05 // Window for CM_05 for x-step
  VARIABLE CMW_05_Y_STEP CMW_05 // Window for CM_05 for y-step
 VARIABLE CMW_06_ERROR "Window for CM_06"
  VARIABLE CMW_06_X CMW_06 // Window for CM_06 for x
  VARIABLE CMW_06_Y CMW_06 // Window for CM_06 for y
  VARIABLE CMW_06_X_STEP CMW_06 // Window for CM_06 for x-step
  VARIABLE CMW_06_Y_STEP CMW_06 // Window for CM_06 for y-step
 VARIABLE CMW_07_ERROR "Window for CM_07"
  VARIABLE CMW_07_X CMW_07 // Window for CM_07 for x
  VARIABLE CMW_07_Y CMW_07 // Window for CM_07 for y
  VARIABLE CMW_07_X_STEP CMW_07 // Window for CM_07 for x-step
  VARIABLE CMW_07_Y_STEP CMW_07 // Window for CM_07 for y-step
 VARIABLE CMW_08_ERROR "Window for CM_08"
  VARIABLE CMW_08_X CMW_08 // Window for CM_08 for x
  VARIABLE CMW_08_Y CMW_08 // Window for CM_08 for y
  VARIABLE CMW_08_X_STEP CMW_08 // Window for CM_08 for x-step
  VARIABLE CMW_08_Y_STEP CMW_08 // Window for CM_08 for y-step
 VARIABLE CMW_09_ERROR "Window for CM_09"
  VARIABLE CMW_09_X CMW_09 // Window for CM_09 for x
  VARIABLE CMW_09_Y CMW_09 // Window for CM_09 for y
  VARIABLE CMW_09_X_STEP CMW_09 // Window for CM_09 for x-step
  VARIABLE CMW_09_Y_STEP CMW_09 // Window for CM_09 for y-step
 VARIABLE CM_05_ERROR "Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size"
 VARIABLE CM_06_ERROR "Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size"
 VARIABLE CM_07_ERROR "Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size"
 VARIABLE CM_08_ERROR "Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size"
 VARIABLE CM_09_ERROR "Minimum cumulative density (M9+M10+M11+M12) (%), within a 7um x 7um window size"
 VARIABLE DA_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DA_02_ERROR "Transition regions (TRDTOV1) cannot overlap (can abut PGD)"
 VARIABLE DA_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DA_04_ERROR "Minimum PGD facing-edge spacing between V1pitchID layers"
 VARIABLE DA_05_ERROR "TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DA_06_ERROR "No restriction on number of TGULV poly lines"
 VARIABLE DA_11_ERROR "PGD width of TRDTOV1 ring (OGD running section) (fixed)"
 VARIABLE DA_12_ERROR "OGD width of TRDTOV1 ring (PGD running section) (fixed)"
 VARIABLE DA_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DA_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)"
 VARIABLE DA_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DA_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DA_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DA_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DA_22_ERROR "Minimum space between concave corners of V1pitchID"
 VARIABLE DA_24_ERROR "Minimum width of V1pitchID"
 VARIABLE DA_25_ERROR "Minimum V1pitchID segment length"
 VARIABLE DA_26_ERROR "Minimum V1pitchID hole size (all direction)"
 VARIABLE DA_27_ERROR "Minimum V1pitchID hole area (um^2)"
 VARIABLE DA_30_ERROR "Minimum V1pitchID space (between connected V1pitchID region)"
 VARIABLE DA_31_ERROR "Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DA_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DA_33_ERROR "Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR"
 VARIABLE DA_35_ERROR "TRDTOV1 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DA_361_ERROR "Fixed width of first 2 poly within TR"
 VARIABLE DA_362_ERROR "Fixed width of 3rd/4th poly within TR (under V1pitchID)"
 VARIABLE DA_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DA_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DA_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DA_38_ERROR "V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)"
 VARIABLE DA_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DA_44_ERROR "Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID"
 VARIABLE DA_45_ERROR "Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DA_46_ERROR "Poly space region on next track min.separation (PGD direction) from TR convex corner"
 VARIABLE DA_52_ERROR "TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region"
 VARIABLE DA_53_ERROR "Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value"
 VARIABLE DA_54_ERROR "Nwell extension outside TRDTOV1, only value (PGD)"
 VARIABLE DA_55_ERROR "Nwell outside space to V1pitchID"
 VARIABLE DA_56_ERROR "Nwell inside V1pitchID and ouside cannot merge"
 VARIABLE DA_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DA_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DA_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DA_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DC_00_ERROR "Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction."
 VARIABLE DC_01_ERROR "Diffcon width, ONLY ALLOWED value"
 VARIABLE DC_02_ERROR "Min required Diffcon length"
 VARIABLE DC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE DC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE DC_05_ERROR "Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction"
 VARIABLE DC_06_ERROR "Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction"
 VARIABLE DC_11_ERROR "Transistor or tap diffusion enclosure of diffcon, max value"
 VARIABLE DC_12_ERROR "All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge."
 VARIABLE DC_15_ERROR "Minimum Diffcon space to Diffusion, in PGD"
 VARIABLE DC_20_ERROR "All Diffcon line-ends must be on a 21nm grid across the whole die"
 VARIABLE DC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE DC_22_ERROR "Isolated Diffcon (defined by DC_23 AND DC_24) min length"
 VARIABLE DC_23_ERROR "Minimum diffcon space (in OGD) on both sides of the isolated diffcon"
 VARIABLE DC_24_ERROR "Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon"
 VARIABLE DC_30_ERROR "Min overlap between adjacent line-ends in opposite directions"
 VARIABLE DC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE DC_32_ERROR "Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length"
 VARIABLE DC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE DC_34_ERROR "Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]"
 VARIABLE DC_35_ERROR "Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets"
 VARIABLE DC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE DC_37_ERROR "A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38"
 VARIABLE DC_38_ERROR "Offset value for DC_37 check"
 VARIABLE DC_50_ERROR "Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)"
 VARIABLE DC_52_ERROR "Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)"
 VARIABLE DF_01_ERROR "Min transistor diffusion/device width (PGD)"
 VARIABLE DF_02_ERROR "Diffusion width must be an integer multiple of DF_01"
 VARIABLE DF_03_ERROR "Min transistor diffusion length (OGD)"
 VARIABLE DF_04_ERROR "Diffusion PGD edges must be centered in poly"
 VARIABLE DF_07_ERROR "Maximum diffusion/device width (PGD), also applies to taps, diodes"
 VARIABLE DF_09_ERROR "Min Diffusion external corner-to-corner space"
 VARIABLE DF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE DF_19_ERROR "Min Diffusion internal corner-to-corner space"
 VARIABLE DF_31_ERROR "Minimum diffusion space, PGD"
 VARIABLE DF_32_ERROR "Diffusion space PGD must be an integer multiple of DF_31"
 VARIABLE DF_34_ERROR "Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction"
 VARIABLE DF_35_ERROR "Transistor/Tap diffusion holes are NOT ALLOWED"
 VARIABLE DF_43_ERROR "Minimum diffusion space, OGD (applies to transistors and taps in all combinations)"
 VARIABLE DF_51_ERROR "Min Tap diffusion width OGD (Ntap or Ptap)"
 VARIABLE DF_52_ERROR "Min Tap diffusion length PGD (Ntap or Ptap)"
 VARIABLE DF_56_ERROR "Min Tap PGD/OGD edges must follow standard diffusion rules"
 VARIABLE DF_80_ERROR "Every diffusion must have a TCN"
 VARIABLE DF_84_ERROR "Min Tap to Transistor diffusion space PGD (within same well)"
 VARIABLE DG_01_ERROR "Diffusion check grid width: fixed value, PGD only"
 VARIABLE DG_02_ERROR "Diffusion check grid space: fixed value, PGD only"
 VARIABLE DG_03_ERROR "Minimum Diffusion check grid length, OGD only"
 VARIABLE DG_04_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid width"
 VARIABLE DG_05_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid space"
 VARIABLE DI_01_ERROR "Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die"
 VARIABLE DI_02_ERROR "Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other."
 VARIABLE DI_03_ERROR "Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)"
 VARIABLE DI_04_ERROR "Maximum distance from the perimeter of all isolated DICs to the Die Edge"
 VARIABLE DI_06_ERROR "Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)"
 VARIABLE DI_07_ERROR "Maximum distance from the perimeter of all nested DICs to the Die Edge"
 VARIABLE DN_01_ERROR "Deep n-well width (min)"
 VARIABLE DN_02_ERROR "Deep n-well space (min) "
 VARIABLE DN_03_ERROR "Deep n-well overlap of N-well (min) "
 VARIABLE DN_04_ERROR "Min extension of N-well beyond Deep n-well "
 VARIABLE DN_05_ERROR "Min Deep n-well space to N-well outside "
 VARIABLE DN_07_ERROR "Deep n-well enclosure of p-gates (min)"
 VARIABLE DN_08_ERROR "Deep n-well space to p-gates outside the Deep n-well (min)"
 VARIABLE DN_09_ERROR "Deep n-well space to BJTID, CAPID or wellResID (min)"
 VARIABLE DN_10_ERROR "The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) "
 VARIABLE DN_11_ERROR "Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss "
 VARIABLE DN_12_ERROR "Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* "
 VARIABLE DN_13_ERROR "Min Deep n-well space to diffusions outside (active or tap) "
 VARIABLE DS_00_ERROR "No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  "
 VARIABLE DS_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DS_02_ERROR "Transition regions (TRDTOS) cannot overlap (can abut PGD)"
 VARIABLE DS_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DS_04_ERROR "Minimum PGD facing-edge spacing between SRAMPOLYID layers"
 VARIABLE DS_05_ERROR "TRDTOS PGD edge space to Poly check grid outside (fixed value)"
 VARIABLE DS_09_ERROR "Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths."
 VARIABLE DS_11_ERROR "PGD width of TRDTOS ring (OGD running section) (fixed)"
 VARIABLE DS_12_ERROR "OGD width of TRDTOS ring (PGD running section) (fixed)"
 VARIABLE DS_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DS_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)"
 VARIABLE DS_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DS_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DS_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DS_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DS_24_ERROR "SRAMPOLYID to SRAMPOLYID space"
 VARIABLE DS_25_ERROR "Minimum SRAMPOLYID area (um sq)"
 VARIABLE DS_31_ERROR "Poly fixed layout comparison for Digital-to-SRAM Transition Ring"
 VARIABLE DS_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DS_33_ERROR "Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR"
 VARIABLE DS_35_ERROR "TRDTOS OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DS_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DS_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DS_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DS_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DS_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DS_38_ERROR "SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)"
 VARIABLE DS_41_ERROR "OGD running section of TRDTOS must have special poly pattern exactly as illustrated"
 VARIABLE DS_50_ERROR "TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)"
 VARIABLE DS_52_ERROR "TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region"
 VARIABLE DS_540_ERROR "TRDTOS enclosure of 1st digital diffcheck (PGD)"
 VARIABLE DS_541_ERROR "Width of digital diffcheck (fixed value)"
 VARIABLE DS_542_ERROR "Digital diffcheck to digital diffcheck space PGD (fixed value)"
 VARIABLE DS_543_ERROR "Digital diffcheck to bitcell diffcheck space OGD (fixed value)"
 VARIABLE DS_544_ERROR "Digital diffcheck to bitcell diffcheck space PGD fixed value"
 VARIABLE DS_60_ERROR "min SRAMPOLYID space to logic diffusion (OGD)"
 VARIABLE DS_601_ERROR "TRDTOULP enclosure of SRAM2 pgd edge"
 VARIABLE DS_602_ERROR "ULP sram Transtion cell overlap of SRAMID2 in pdg direction"
 VARIABLE DS_61_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_62_ERROR "min SRAMPOLYID space to logic diffcheck (OGD)"
 VARIABLE DS_63_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (OGD)"
 VARIABLE DS_64_ERROR "min SRAMPOLYID space to logic diffusion (PGD)"
 VARIABLE DS_645_ERROR "ULC SRAM diffcheck PGD spacing (fixed value)"
 VARIABLE DS_65_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_66_ERROR "min SRAMPOLYID space to logic diffcheck (PGD)"
 VARIABLE DS_660_ERROR "min SRAMID2space to logic diffusion (OGD)"
 VARIABLE DS_661_ERROR "min SRAMID2 enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_662_ERROR "min SRAMID2 space to logic diffcheck (OGD)"
 VARIABLE DS_663_ERROR "bitcell diffcheck extension over SRAMID2 (OGD, fixed value)"
 VARIABLE DS_664_ERROR "min SRAMID2 space to logic diffusion (PGD)"
 VARIABLE DS_665_ERROR "min SRAMID2 enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_666_ERROR "min SRAMID2 space to logic diffcheck (PGD)"
 VARIABLE DS_667_ERROR "min SRAMID2 enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_67_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_68_ERROR "There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID"
 VARIABLE DS_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DS_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DS_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DS_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DS_75_ERROR "OGD edge of SRAMTAPID should be line on line w SRAMPOLYID "
 VARIABLE DS_76_ERROR "SRAMTAPID should be fully enclosed by SRAMPOLYID"
 VARIABLE DS_77_ERROR "SRAM tap must be enclosed by SRAMTAPID "
 VARIABLE DS_78_ERROR "Min SRAMTAPID space to bitcell diffusions"
 VARIABLE DS_79_ERROR "SRAM tap diffusion space to bitcell diffusion"
 VARIABLE DS_80_ERROR "min SRAM diffusion hole length (PGD) post DS_81 merge"
 VARIABLE DS_81_ERROR "SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check"
 VARIABLE DS_82_ERROR "fixed SRAM diffusion hole width (OGD) post DS_81 merge "
 VARIABLE DT_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DT_02_ERROR "Transition regions (TRDTOV3) cannot overlap (can abut PGD)"
 VARIABLE DT_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DT_04_ERROR "Minimum PGD facing-edge spacing between TGPOLYID layers"
 VARIABLE DT_05_ERROR "TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DT_06_ERROR "Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4"
 VARIABLE DT_11_ERROR "PGD width of TRDTOV3 ring (OGD running section) (fixed)"
 VARIABLE DT_12_ERROR "OGD width of TRDTOV3 ring (PGD running section) (fixed)"
 VARIABLE DT_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DT_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)"
 VARIABLE DT_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DT_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DT_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DT_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DT_22_ERROR "Minimum space between concave corners of V3pitchID"
 VARIABLE DT_24_ERROR "Minimum OGD width of V3pitchID"
 VARIABLE DT_25_ERROR "Minimum V3pitchID PGD segment length"
 VARIABLE DT_26_ERROR "Minimum V3pitchID hole size (all direction)"
 VARIABLE DT_27_ERROR "Minimum V3pitchID hole area (um^2)"
 VARIABLE DT_30_ERROR "Minimum V3pitchID space (between connected V3pitchID region)"
 VARIABLE DT_31_ERROR "Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DT_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DT_33_ERROR "Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR"
 VARIABLE DT_35_ERROR "TRDTOV3 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DT_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DT_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DT_363_ERROR "Fixed width of 5th poly within TR"
 VARIABLE DT_364_ERROR "Fixed width of 6th poly within TR (this poly is under V3pitchID)"
 VARIABLE DT_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DT_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DT_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DT_374_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DT_375_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DT_38_ERROR "V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)"
 VARIABLE DT_41_ERROR "OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DT_44_ERROR "Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID"
 VARIABLE DT_45_ERROR "Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DT_52_ERROR "TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region"
 VARIABLE DT_53_ERROR "Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value"
 VARIABLE DT_54_ERROR "Nwell extension outside TRDTOV3, only value (PGD)"
 VARIABLE DT_55_ERROR "Nwell outside space to V3pitchID"
 VARIABLE DT_56_ERROR "Nwell inside V3pitchID and ouside cannot merge"
 VARIABLE DT_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DT_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DT_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DT_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DX_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DX_02_ERROR "Transition regions (TRDTOULP) cannot overlap (can abut PGD)"
 VARIABLE DX_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DX_04_ERROR "Minimum PGD facing-edge spacing between ULPpitchID layers"
 VARIABLE DX_05_ERROR "TRDTOULP PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DX_06_ERROR "Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)"
 VARIABLE DX_11_ERROR "PGD width of TRDTOULP ring (OGD running section) (fixed)"
 VARIABLE DX_12_ERROR "OGD width of TRDTOULP ring (PGD running section) (fixed)"
 VARIABLE DX_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DX_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)"
 VARIABLE DX_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DX_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DX_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DX_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DX_177_ERROR "Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP"
 VARIABLE DX_22_ERROR "Minimum space between concave corners of ULPpitchID"
 VARIABLE DX_24_ERROR "Minimum width of ULPpitchID"
 VARIABLE DX_25_ERROR "Minimum ULPpitchID segment length"
 VARIABLE DX_26_ERROR "Minimum ULPpitchID hole size (all direction)"
 VARIABLE DX_27_ERROR "Minimum ULPpitchID hole area (um^2)"
 VARIABLE DX_30_ERROR "Minimum ULPpitchID space (between connected ULPpitchID region)"
 VARIABLE DX_31_ERROR "Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DX_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DX_33_ERROR "Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR"
 VARIABLE DX_35_ERROR "TRDTOULP OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DX_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DX_362_ERROR "Fixed width of 4th/5th/6th/7th poly within TR"
 VARIABLE DX_363_ERROR "Fixed width of 8th poly within TR"
 VARIABLE DX_364_ERROR "Fixed width of 9th-12th poly lines (under ULP pitchID in TR)"
 VARIABLE DX_371_ERROR "Fixed space between polys throuth 1st to 4th poly within TR"
 VARIABLE DX_372_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DX_373_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DX_374_ERROR "Fixed space between 6th and 7th poly within TR"
 VARIABLE DX_375_ERROR "Fixed space between 7th and 8th poly within TR"
 VARIABLE DX_376_ERROR "Fixed space between polys through 8th to 12th within TR"
 VARIABLE DX_38_ERROR "ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)"
 VARIABLE DX_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DX_44_ERROR "Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID"
 VARIABLE DX_45_ERROR "Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DX_52_ERROR "TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region"
 VARIABLE DX_53_ERROR "Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value"
 VARIABLE DX_54_ERROR "Nwell extension outside TRDTOULP, only value (PGD)"
 VARIABLE DX_55_ERROR "Nwell outside space to ULPpitchID"
 VARIABLE DX_56_ERROR "Nwell inside ULPpitchID and ouside cannot merge"
 VARIABLE DX_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DX_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DX_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DX_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE EA_01_ERROR "Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01"
 VARIABLE EA_02_ERROR "Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02"
 VARIABLE EA_39_ERROR "TM1 space to EOA boundary, PGD (min)"
 VARIABLE EA_40_ERROR "TM1 space to EOA boundary, maximum space"
 VARIABLE EA_44_ERROR "TM1 space to EOA boundary, OGD (min)"
 VARIABLE EA_45_ERROR "CE1/2 space to EOA boundary OGD (min)"
 VARIABLE EA_46_ERROR "CE1/2 space to EOA boundary PGD (min)"
 VARIABLE EA_91_ERROR "At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps)."
 VARIABLE EA_92_ERROR "The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0)."
 VARIABLE EDM_01_ERROR "EOA layer must be present at top level Cell"
 VARIABLE EDM_02_ERROR "Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells"
 VARIABLE EDM_03_ERROR "Maximum number of Fill cells per PGD die edge"
 VARIABLE EDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE EDM_05_ERROR "Maximum number of PGD fill cell that can be placed consecutively"
 VARIABLE EDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE EDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_09_ERROR "Every fifth staircase cell must be a diode staircase cell"
 VARIABLE EDM_10_ERROR "Min distance of I/O cell location away from die corner"
 VARIABLE EDM_11_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE EDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE EDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE EDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE EDW_01_ERROR "Corner Cell x"
 VARIABLE EDW_02_ERROR "Corner Cell y"
 VARIABLE EDW_03_ERROR "OGD Fill Cell x"
 VARIABLE EDW_04_ERROR "OGD Fill Cell y"
 VARIABLE EDW_05_ERROR "PGD Fill Cell x"
 VARIABLE EDW_06_ERROR "PGD Fill Cell y"
 VARIABLE EDW_07_ERROR "OGD IO Cell x"
 VARIABLE EDW_08_ERROR "OGD IO Cell y"
 VARIABLE EDW_09_ERROR "PGD IO Cell x"
 VARIABLE EDW_10_ERROR "PGD IO Cell y"
 VARIABLE EDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE EDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE EDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE EDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE EHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE EHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE EHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE EHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE EHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE EHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE EHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE EHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE EHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE EHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE EHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE EHV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE EHV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE EHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE EHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE EHV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE EHV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE EHV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE EHV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE EHV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE EHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE EHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE ENW_14_ERROR "N-well space (min)"
 VARIABLE ENW_21_ERROR "N+ active diffusion space to extra high voltage nwells (min)"
 VARIABLE ENW_22_ERROR "P+ active diffusion enclosure by extra high voltage nwell (min)"
 VARIABLE ER_01_ERROR "ESD N-well resistor width (min)"
 VARIABLE ER_03_ERROR "ESD N-well resistor space to ESD N-well or regular N-well (min)"
 VARIABLE ER_04_ERROR "ESD N-well enclosure of N+ diffusion inside"
 VARIABLE ER_05_ERROR "ESD N-well resistor space to N+ diffusion outside"
 VARIABLE ER_06_ERROR "ESD N-well resistor space to P+ diffusion outside"
 VARIABLE ER_07_ERROR "ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2"
 VARIABLE ER_08_ERROR "ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) "
 VARIABLE ER_09_ERROR "Poly-blocked ESD resistor length, ONLY ALLOWED value"
 VARIABLE ER_12_ERROR "Min blocked poly resistor width"
 VARIABLE FM_01_ERROR "Maximum area of floating MT0 with zero facing edge component  (sq um)"
 VARIABLE FM_02_ERROR "Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing"
 VARIABLE FM_03_ERROR "Maximum area of floating MT0 with non-zero facing edge component  (sq um)"
 VARIABLE FM_101_ERROR "Maximum area of floating MT10 with zero facing edge component  (sq um)"
 VARIABLE FM_102_ERROR "Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing"
 VARIABLE FM_103_ERROR "Maximum area of floating MT10 with non-zero facing edge component  (sq um)"
 VARIABLE FM_11_ERROR "Maximum area of floating MT1 with zero facing edge component  (sq um)"
 VARIABLE FM_111_ERROR "Maximum area of floating MT11 with zero facing edge component  (sq um)"
 VARIABLE FM_112_ERROR "Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing"
 VARIABLE FM_113_ERROR "Maximum area of floating MT11 with non-zero facing edge component  (sq um)"
 VARIABLE FM_12_ERROR "Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing"
 VARIABLE FM_121_ERROR "Maximum area of floating MT12 with zero facing edge component  (sq um)"
 VARIABLE FM_122_ERROR "Max length of floating MT12 edge facing a Vss MT12 edge within 2Xmin spacing"
 VARIABLE FM_123_ERROR "Maximum area of floating MT12 with non-zero facing edge component  (sq um)"
 VARIABLE FM_13_ERROR "Maximum area of floating MT1 with non-zero facing edge component  (sq um)"
 VARIABLE FM_21_ERROR "Maximum area of floating MT2 with zero facing edge component  (sq um)"
 VARIABLE FM_22_ERROR "Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing"
 VARIABLE FM_23_ERROR "Maximum area of floating MT2 with non-zero facing edge component  (sq um)"
 VARIABLE FM_291_ERROR "Maximum floating metal area for MT4  MT0 network  (sq um)"
 VARIABLE FM_292_ERROR "Maximum floating metal area for MT5  MT0 network  (sq um)"
 VARIABLE FM_293_ERROR "Maximum floating metal area for MT6  MT0 network  (sq um)"
 VARIABLE FM_294_ERROR "Maximum floating metal area for MT7  MT0 network  (sq um)"
 VARIABLE FM_295_ERROR "Maximum floating metal area for MT8  MT0 network  (sq um)"
 VARIABLE FM_296_ERROR "Maximum floating metal area for MT9  MT0 network  (sq um)"
 VARIABLE FM_297_ERROR "Maximum floating metal area for MT10  MT0 network  (sq um)"
 VARIABLE FM_298_ERROR "Maximum floating metal area for MT11  MT0 network  (sq um)"
 VARIABLE FM_299_ERROR "Maximum floating metal area for MT12  MT0 network  (sq um)"
 VARIABLE FM_31_ERROR "Maximum area of floating MT3 with zero facing edge component  (sq um)"
 VARIABLE FM_32_ERROR "Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing"
 VARIABLE FM_33_ERROR "Maximum area of floating MT3 with non-zero facing edge component  (sq um)"
 VARIABLE FM_41_ERROR "Maximum area of floating MT4 with zero facing edge component  (sq um)"
 VARIABLE FM_42_ERROR "Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing"
 VARIABLE FM_43_ERROR "Maximum area of floating MT4 with non-zero facing edge component  (sq um)"
 VARIABLE FM_51_ERROR "Maximum area of floating MT5 with zero facing edge component  (sq um)"
 VARIABLE FM_52_ERROR "Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing"
 VARIABLE FM_53_ERROR "Maximum area of floating MT5 with non-zero facing edge component  (sq um)"
 VARIABLE FM_61_ERROR "Maximum area of floating MT6 with zero facing edge component  (sq um)"
 VARIABLE FM_62_ERROR "Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing"
 VARIABLE FM_63_ERROR "Maximum area of floating MT6 with non-zero facing edge component  (sq um)"
 VARIABLE FM_71_ERROR "Maximum area of floating MT7 with zero facing edge component  (sq um)"
 VARIABLE FM_72_ERROR "Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing"
 VARIABLE FM_73_ERROR "Maximum area of floating MT7 with non-zero facing edge component  (sq um)"
 VARIABLE FM_81_ERROR "Maximum area of floating MT8 with zero facing edge component  (sq um)"
 VARIABLE FM_82_ERROR "Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing"
 VARIABLE FM_83_ERROR "Maximum area of floating MT8 with non-zero facing edge component  (sq um)"
 VARIABLE FM_91_ERROR "Maximum area of floating MT9 with zero facing edge component  (sq um)"
 VARIABLE FM_92_ERROR "Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing"
 VARIABLE FM_93_ERROR "Maximum area of floating MT9 with non-zero facing edge component  (sq um)"
 VARIABLE FM_B1_ERROR "Floating bumps are not allowed"
 VARIABLE FM_T1_ERROR "Maximum length of floating TM1"
 VARIABLE GD_01_ERROR "Minimum Global Exposed P-diffusion density (%)"
 VARIABLE GD_02_ERROR "Minimum Global Exposed N-diffusion density (%)"
 VARIABLE GD_100_ERROR "Minimum Global Metal 0 Layer density (%)"
 VARIABLE GD_101_ERROR "Minimum Global Metal 1 Layer density (%)"
 VARIABLE GD_102_ERROR "Minimum Global Metal 2 Layer density (%)"
 VARIABLE GD_103_ERROR "Minimum Global Metal 3 Layer density (%)"
 VARIABLE GD_104_ERROR "Minimum Global Metal 4 Layer density (%)"
 VARIABLE GD_105_ERROR "Minimum Global Metal 5 Layer density (%)"
 VARIABLE GD_106_ERROR "Minimum Global Metal 6 Layer density (%)"
 VARIABLE GD_107_ERROR "Minimum Global Metal 7 Layer density (%)"
 VARIABLE GD_108_ERROR "Minimum Global Metal 8 Layer density (%)"
 VARIABLE GD_109_ERROR "Minimum Global Metal 9 Layer density (%)"
 VARIABLE GD_110_ERROR "Minimum Global Metal 10 Layer density (%)"
 VARIABLE GD_111_ERROR "Minimum Global Metal 11 Layer density (%)"
 VARIABLE GD_112_ERROR "Minimum Global Metal 12 Layer density (%)"
 VARIABLE GD_120_ERROR "Minimum Global TM1 Layer density (%)"
 VARIABLE GD_121_ERROR "Minimum Global CE1 Layer density (%)"
 VARIABLE GD_122_ERROR "Minimum Global CE2 Layer density (%)"
 VARIABLE GD_123_ERROR "Minimum Global CE3 Layer density (%)"
 VARIABLE GD_200_ERROR "Max Global Metal 0 layer density (%)"
 VARIABLE GD_201_ERROR "Max Global Metal 1 layer density (%)"
 VARIABLE GD_202_ERROR "Max Global Metal 2 layer density (%)"
 VARIABLE GD_203_ERROR "Max Global Metal 3 layer density (%)"
 VARIABLE GD_204_ERROR "Max Global Metal 4 layer density (%)"
 VARIABLE GD_205_ERROR "Max Global Metal 5 layer density (%)"
 VARIABLE GD_206_ERROR "Max Global Metal 6 layer density (%)"
 VARIABLE GD_207_ERROR "Max Global Metal 7 layer density (%)"
 VARIABLE GD_208_ERROR "Max Global Metal 8 layer density (%)"
 VARIABLE GD_209_ERROR "Max Global Metal 9 layer density (%)"
 VARIABLE GD_21_ERROR "Maximum Global Exposed P-diffusion density (%)"
 VARIABLE GD_210_ERROR "Max Global Metal 10 layer density (%)"
 VARIABLE GD_211_ERROR "Max Global Metal 11 layer density (%)"
 VARIABLE GD_212_ERROR "Max Global Metal 12 layer density (%)"
 VARIABLE GD_22_ERROR "Maximum Global Exposed N-diffusion density (%)"
 VARIABLE GD_51_ERROR "Min Global RDL density (%)"
 VARIABLE GD_52_ERROR "Max Global RDL density (%)"
 VARIABLE GR_01_ERROR "Min required TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_02_ERROR "Max allowed TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_03_ERROR "Min required TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_04_ERROR "Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_05_ERROR "Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04"
 VARIABLE HNW_14_ERROR "N-well space (min)"
 VARIABLE HNW_21_ERROR "N+ active diffusion space to high voltage nwells (min)"
 VARIABLE HNW_22_ERROR "P+ active diffusion enclosure by high voltage nwell (min)"
 VARIABLE HV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE HV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE HV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE HV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE HV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE HV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE HV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE HV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE HV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE HV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE HV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE HV_22_ERROR "Via2-Via3 space (min)"
 VARIABLE HV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE HV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE HV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE HV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE HV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE HV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE HV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE HV_90_ERROR "Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets"
 VARIABLE IPB_00_ERROR "Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)"
 VARIABLE IPB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPDW_111_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPDW_191_ERROR "Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_193_ERROR "Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_201_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPDW_391_ERROR "Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_395_ERROR "Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)"
 VARIABLE IPDW_611_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPD_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_01_ERROR "Metal-0"
 VARIABLE IPD_02_ERROR "Metal-1"
 VARIABLE IPD_03_ERROR "Metal-2"
 VARIABLE IPD_04_ERROR "Metal-3"
 VARIABLE IPD_05_ERROR "Metal-4"
 VARIABLE IPD_06_ERROR "Metal-5"
 VARIABLE IPD_07_ERROR "Metal-6"
 VARIABLE IPD_08_ERROR "Metal-7"
 VARIABLE IPD_09_ERROR "Metal-8"
 VARIABLE IPD_10_ERROR "Metal-9"
 VARIABLE IPD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_101_ERROR "Metal-0"
 VARIABLE IPD_102_ERROR "Metal-1"
 VARIABLE IPD_103_ERROR "Metal-2"
 VARIABLE IPD_104_ERROR "Metal-3"
 VARIABLE IPD_105_ERROR "Metal-4"
 VARIABLE IPD_106_ERROR "Metal-5"
 VARIABLE IPD_107_ERROR "Metal-6"
 VARIABLE IPD_108_ERROR "Metal-7"
 VARIABLE IPD_109_ERROR "Metal-8"
 VARIABLE IPD_11_ERROR "Metal-10"
 VARIABLE IPD_110_ERROR "Metal-9"
 VARIABLE IPD_111_ERROR "Metal-10"
 VARIABLE IPD_112_ERROR "Metal-11"
 VARIABLE IPD_113_ERROR "TM1"
 VARIABLE IPD_114_ERROR "Metal-12"
 VARIABLE IPD_12_ERROR "Metal-11"
 VARIABLE IPD_13_ERROR "TM1"
 VARIABLE IPD_14_ERROR "Metal-12"
 VARIABLE IPD_200_ERROR "ViaCN"
 VARIABLE IPD_201_ERROR "Via0"
 VARIABLE IPD_202_ERROR "Via1 "
 VARIABLE IPD_203_ERROR "Via2 "
 VARIABLE IPD_204_ERROR "Via3 "
 VARIABLE IPD_205_ERROR "Via4"
 VARIABLE IPD_206_ERROR "Via5"
 VARIABLE IPD_207_ERROR "Via6"
 VARIABLE IPD_208_ERROR "Via7"
 VARIABLE IPD_209_ERROR "Via8"
 VARIABLE IPD_210_ERROR "Via9"
 VARIABLE IPD_211_ERROR "Via10"
 VARIABLE IPD_212_ERROR "Via11"
 VARIABLE IPD_213_ERROR "Via12"
 VARIABLE IPD_300_ERROR "ViaCN"
 VARIABLE IPD_301_ERROR "Via0"
 VARIABLE IPD_302_ERROR "Via1 "
 VARIABLE IPD_303_ERROR "Via2 "
 VARIABLE IPD_304_ERROR "Via3 "
 VARIABLE IPD_305_ERROR "Via4"
 VARIABLE IPD_306_ERROR "Via5"
 VARIABLE IPD_307_ERROR "Via6"
 VARIABLE IPD_308_ERROR "Via7"
 VARIABLE IPD_309_ERROR "Via8"
 VARIABLE IPD_310_ERROR "Via9"
 VARIABLE IPD_311_ERROR "Via10"
 VARIABLE IPD_312_ERROR "Via11"
 VARIABLE IPD_313_ERROR "Via12"
 VARIABLE IPD_405_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_406_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_407_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_408_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_409_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_410_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_411_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_412_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_413_ERROR "Via12 (vcc nodes)"
 VARIABLE IPD_505_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_506_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_507_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_508_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_509_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_510_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_511_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_512_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_513_ERROR "Via12 (vcc nodes)"
 VARIABLE IPD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_601_ERROR "Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_602_ERROR "Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_612_ERROR "Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPGTM1_05_ERROR "Limit Ratio of TM1 area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_00_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_01_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors"
 VARIABLE IPG_02_ERROR "Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors"
 VARIABLE IPG_03_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_04_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_05_ERROR "Limit Ratio of Metal area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_100_ERROR "Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_101_ERROR "Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_200_ERROR "Max TM1/Z"
 VARIABLE IPG_300_ERROR "Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_301_ERROR "Limit Ratio of TV1 area to uv1/uv2 N-transistors"
 VARIABLE IPG_302_ERROR "Limit Ratio of TV1 area SRAM N-transistors"
 VARIABLE IPG_303_ERROR "Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_304_ERROR "Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_305_ERROR "Limit Ratio of TV1 area to nwell area  (um^2 /um^2)"
 VARIABLE IPG_400_ERROR "Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_401_ERROR "Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_612_ERROR "Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPNWD_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWG_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWN_01_ERROR "Max ratio of GCN+TCN area to victim nwell area"
 VARIABLE IPNWN_02_ERROR "Max ratio of metal to victim nwell area"
 VARIABLE IPNWN_03_ERROR "Max via to victim nwell area"
 VARIABLE IPNWN_04_ERROR "Max ratio of TM1 to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPNWN_05_ERROR "Max TV1 area to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPN_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_01_ERROR "Metal-0"
 VARIABLE IPN_02_ERROR "Metal-1"
 VARIABLE IPN_03_ERROR "Metal-2"
 VARIABLE IPN_04_ERROR "Metal-3"
 VARIABLE IPN_05_ERROR "Metal-4"
 VARIABLE IPN_06_ERROR "Metal-5"
 VARIABLE IPN_07_ERROR "Metal-6"
 VARIABLE IPN_08_ERROR "Metal-7"
 VARIABLE IPN_09_ERROR "Metal-8"
 VARIABLE IPN_10_ERROR "Metal-9"
 VARIABLE IPN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_101_ERROR "Metal-0"
 VARIABLE IPN_102_ERROR "Metal-1"
 VARIABLE IPN_103_ERROR "Metal-2"
 VARIABLE IPN_104_ERROR "Metal-3"
 VARIABLE IPN_105_ERROR "Metal-4"
 VARIABLE IPN_106_ERROR "Metal-5"
 VARIABLE IPN_107_ERROR "Metal-6"
 VARIABLE IPN_108_ERROR "Metal-7"
 VARIABLE IPN_109_ERROR "Metal-8"
 VARIABLE IPN_11_ERROR "Metal-10"
 VARIABLE IPN_110_ERROR "Metal-9"
 VARIABLE IPN_111_ERROR "Metal-10"
 VARIABLE IPN_112_ERROR "Metal-11"
 VARIABLE IPN_113_ERROR "TM1"
 VARIABLE IPN_114_ERROR "Metal-12"
 VARIABLE IPN_12_ERROR "Metal-11"
 VARIABLE IPN_13_ERROR "TM1"
 VARIABLE IPN_14_ERROR "Metal-12"
 VARIABLE IPN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_201_ERROR "Metal-0"
 VARIABLE IPN_202_ERROR "Metal-1"
 VARIABLE IPN_203_ERROR "Metal-2"
 VARIABLE IPN_204_ERROR "Metal-3"
 VARIABLE IPN_205_ERROR "Metal-4"
 VARIABLE IPN_206_ERROR "Metal-5"
 VARIABLE IPN_207_ERROR "Metal-6"
 VARIABLE IPN_208_ERROR "Metal-7"
 VARIABLE IPN_209_ERROR "Metal-8"
 VARIABLE IPN_210_ERROR "Metal-9"
 VARIABLE IPN_211_ERROR "Metal-10"
 VARIABLE IPN_212_ERROR "Metal-11"
 VARIABLE IPN_213_ERROR "TM1"
 VARIABLE IPN_214_ERROR "Metal-12"
 VARIABLE IPN_300_ERROR "ViaCN"
 VARIABLE IPN_301_ERROR "Via0"
 VARIABLE IPN_302_ERROR "Via1"
 VARIABLE IPN_303_ERROR "Via2"
 VARIABLE IPN_304_ERROR "Via3"
 VARIABLE IPN_305_ERROR "Via4"
 VARIABLE IPN_306_ERROR "Via5"
 VARIABLE IPN_307_ERROR "Via6"
 VARIABLE IPN_308_ERROR "Via7"
 VARIABLE IPN_309_ERROR "Via8"
 VARIABLE IPN_310_ERROR "Via9"
 VARIABLE IPN_311_ERROR "Via10"
 VARIABLE IPN_312_ERROR "Via11"
 VARIABLE IPN_313_ERROR "Via12"
 VARIABLE IPN_400_ERROR "ViaCN"
 VARIABLE IPN_401_ERROR "Via0"
 VARIABLE IPN_402_ERROR "Via1"
 VARIABLE IPN_403_ERROR "Via2"
 VARIABLE IPN_404_ERROR "Via3"
 VARIABLE IPN_405_ERROR "Via4"
 VARIABLE IPN_406_ERROR "Via5"
 VARIABLE IPN_407_ERROR "Via6"
 VARIABLE IPN_408_ERROR "Via7"
 VARIABLE IPN_409_ERROR "Via8"
 VARIABLE IPN_410_ERROR "Via9"
 VARIABLE IPN_411_ERROR "Via10"
 VARIABLE IPN_412_ERROR "Via11"
 VARIABLE IPN_413_ERROR "Via12"
 VARIABLE IPTB_00_ERROR "Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)"
 VARIABLE IPTB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPTD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTD_101_ERROR "Metal-0"
 VARIABLE IPTD_102_ERROR "Metal-1"
 VARIABLE IPTD_103_ERROR "Metal-2"
 VARIABLE IPTD_104_ERROR "Metal-3"
 VARIABLE IPTD_105_ERROR "Metal-4"
 VARIABLE IPTD_106_ERROR "Metal-5"
 VARIABLE IPTD_107_ERROR "Metal-6"
 VARIABLE IPTD_108_ERROR "Metal-7"
 VARIABLE IPTD_109_ERROR "Metal-8"
 VARIABLE IPTD_110_ERROR "Metal-9"
 VARIABLE IPTD_111_ERROR "Metal-10"
 VARIABLE IPTD_112_ERROR "Metal-11"
 VARIABLE IPTD_113_ERROR "TM1"
 VARIABLE IPTD_114_ERROR "Metal-12"
 VARIABLE IPTD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPTG_00_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTG_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_101_ERROR "Metal-0"
 VARIABLE IPTG_102_ERROR "Metal-1"
 VARIABLE IPTG_103_ERROR "Metal-2"
 VARIABLE IPTG_104_ERROR "Metal-3"
 VARIABLE IPTG_105_ERROR "Metal-4"
 VARIABLE IPTG_106_ERROR "Metal-5"
 VARIABLE IPTG_107_ERROR "Metal-6"
 VARIABLE IPTG_108_ERROR "Metal-7"
 VARIABLE IPTG_109_ERROR "Metal-8"
 VARIABLE IPTG_110_ERROR "Metal-9"
 VARIABLE IPTG_111_ERROR "Metal-10"
 VARIABLE IPTG_112_ERROR "Metal-11"
 VARIABLE IPTG_113_ERROR "TM1"
 VARIABLE IPTG_114_ERROR "Metal-12"
 VARIABLE IPTG_600_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_601_ERROR "Metal-0"
 VARIABLE IPTG_602_ERROR "Metal-1"
 VARIABLE IPTG_603_ERROR "Metal-2"
 VARIABLE IPTG_604_ERROR "Metal-3"
 VARIABLE IPTG_605_ERROR "Metal-4"
 VARIABLE IPTG_606_ERROR "Metal-5"
 VARIABLE IPTG_607_ERROR "Metal-6"
 VARIABLE IPTG_608_ERROR "Metal-7"
 VARIABLE IPTG_609_ERROR "Metal-8"
 VARIABLE IPTG_610_ERROR "Metal-9"
 VARIABLE IPTG_611_ERROR "Metal-10"
 VARIABLE IPTG_612_ERROR "Metal-11"
 VARIABLE IPTG_613_ERROR "TM1"
 VARIABLE IPTG_614_ERROR "Metal-12"
 VARIABLE IPTG_700_ERROR "Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_101_ERROR "Metal-0"
 VARIABLE IPTN_102_ERROR "Metal-1"
 VARIABLE IPTN_103_ERROR "Metal-2"
 VARIABLE IPTN_104_ERROR "Metal-3"
 VARIABLE IPTN_105_ERROR "Metal-4"
 VARIABLE IPTN_106_ERROR "Metal-5"
 VARIABLE IPTN_107_ERROR "Metal-6"
 VARIABLE IPTN_108_ERROR "Metal-7"
 VARIABLE IPTN_109_ERROR "Metal-8"
 VARIABLE IPTN_110_ERROR "Metal-9"
 VARIABLE IPTN_111_ERROR "Metal-10"
 VARIABLE IPTN_112_ERROR "Metal-11"
 VARIABLE IPTN_113_ERROR "TM1"
 VARIABLE IPTN_114_ERROR "Metal-12"
 VARIABLE IPTN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_201_ERROR "Metal-0"
 VARIABLE IPTN_202_ERROR "Metal-1"
 VARIABLE IPTN_203_ERROR "Metal-2"
 VARIABLE IPTN_204_ERROR "Metal-3"
 VARIABLE IPTN_205_ERROR "Metal-4"
 VARIABLE IPTN_206_ERROR "Metal-5"
 VARIABLE IPTN_207_ERROR "Metal-6"
 VARIABLE IPTN_208_ERROR "Metal-7"
 VARIABLE IPTN_209_ERROR "Metal-8"
 VARIABLE IPTN_210_ERROR "Metal-9"
 VARIABLE IPTN_211_ERROR "Metal-10"
 VARIABLE IPTN_212_ERROR "Metal-11"
 VARIABLE IPTN_213_ERROR "TM1"
 VARIABLE IPTN_214_ERROR "Metal-12"
 VARIABLE IPT_01_ERROR "Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)"
 VARIABLE IPT_02_ERROR "Max ratio of GCN area to TG n-gate area  (um^2 / um^2)"
 VARIABLE IPT_03_ERROR "Max ratio of GCN area to TG p-gate area  (um^2 / um^2)"
 VARIABLE IP_01_ERROR "Max ratio of field poly area to active gate poly area  (um^2 / um^2)"
 VARIABLE IP_02_ERROR "Max ratio of GCN area to n-gate area  (um^2 / um^2)"
 VARIABLE IP_03_ERROR "Max ratio of GCN area to p-gate area  (um^2 / um^2)"
 VARIABLE J_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE J_02_ERROR "N+ S/D block space (post generation)"
 VARIABLE J_03_ERROR "N+ S/D block space to active n+ diff (OGD)"
 VARIABLE J_04_ERROR "N+ S/D block space to n+ well tap diff (OGD)"
 VARIABLE J_05_ERROR "N+ S/D block encl of active p+ diff (OGD)"
 VARIABLE J_06_ERROR "N+ S/D block encl of p+ substrate tap diff (OGD)"
 VARIABLE J_07_ERROR "n-well enclosure of N+ s/d block"
 VARIABLE J_08_ERROR "Min generated nsd/ntp block area (in sq u. area)"
 VARIABLE J_09_ERROR "Min generated nsd/ntp hole area (in sq u. area)"
 VARIABLE J_10_ERROR "n-well enclosure of N-tip block"
 VARIABLE J_11_ERROR "N-tip block space to active n-diffusion edge"
 VARIABLE J_12_ERROR "N-tip block encl of active p-diffusion edge"
 VARIABLE J_13_ERROR "Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE J_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE J_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE J_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE J_21_ERROR "N-tip block width"
 VARIABLE J_22_ERROR "N-tip block space"
 VARIABLE J_23_ERROR "N+ S/D block space to active n+ diff (PGD)"
 VARIABLE J_24_ERROR "N-tip block pitch"
 VARIABLE J_25_ERROR "N+ S/D block encl of active p+ diff (PGD)"
 VARIABLE J_41_ERROR "N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges"
 VARIABLE J_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE J_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE J_44_ERROR "N+ S/D block space to n+ well tap diff (PGD)"
 VARIABLE J_46_ERROR "N+ S/D block encl of p+ substrate tap diff (PGD)"
 VARIABLE J_81_ERROR "Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)"
 VARIABLE J_82_ERROR "Oversize value for the J_81 check"
 VARIABLE K_01_ERROR "P+ S/D block width"
 VARIABLE K_02_ERROR "P+ S/D block space"
 VARIABLE K_03_ERROR "P+ S/D block space to active p+ diff (OGD)"
 VARIABLE K_04_ERROR "P+ S/D block space to p+ sub tap diff (OGD)"
 VARIABLE K_05_ERROR "P+ S/D block encl of active n+ diff (OGD)"
 VARIABLE K_06_ERROR "P+ S/D block encl of n+ well tap diff (OGD)"
 VARIABLE K_07_ERROR "P+ S/D block space to n-well edge"
 VARIABLE K_08_ERROR "Min generated psd/ptp block area (in sq u. area)"
 VARIABLE K_09_ERROR "Min generated psd/ptp hole area (in sq u. area)"
 VARIABLE K_10_ERROR "P-tip block space to n-well edge"
 VARIABLE K_11_ERROR "P-tip block space to active p-diffusion edge"
 VARIABLE K_12_ERROR "P-tip block encl of active n-diffusion edge"
 VARIABLE K_13_ERROR "Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE K_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE K_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE K_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE K_21_ERROR "P-tip block width"
 VARIABLE K_22_ERROR "P-tip block space"
 VARIABLE K_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE K_24_ERROR "P-tip block pitch"
 VARIABLE K_25_ERROR "P+ S/D block encl of active n+ diff (PGD)"
 VARIABLE K_41_ERROR "P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges"
 VARIABLE K_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE K_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE K_44_ERROR "P+ S/D block space to p+ sub tap diff (PGD)"
 VARIABLE K_46_ERROR "P+ S/D block encl of n+ well tap diff (PGD)"
 VARIABLE K_81_ERROR "Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)"
 VARIABLE K_82_ERROR "Oversize value for the K_81 check"
 VARIABLE LDIP_101_ERROR "Poly upsize for LDI_01/02"
 VARIABLE LDIW_01_ERROR "Window for LDI_01"
  VARIABLE LDIW_01_X LDIW_01 // Window for LDI_01 for x
  VARIABLE LDIW_01_Y LDIW_01 // Window for LDI_01 for y
  VARIABLE LDIW_01_X_STEP LDIW_01 // Window for LDI_01 for x-step
  VARIABLE LDIW_01_Y_STEP LDIW_01 // Window for LDI_01 for y-step
 VARIABLE LDIW_02_ERROR "Window for LDI_02"
  VARIABLE LDIW_02_X LDIW_02 // Window for LDI_02 for x
  VARIABLE LDIW_02_Y LDIW_02 // Window for LDI_02 for y
  VARIABLE LDIW_02_X_STEP LDIW_02 // Window for LDI_02 for x-step
  VARIABLE LDIW_02_Y_STEP LDIW_02 // Window for LDI_02 for y-step
 VARIABLE LDIW_120_ERROR "Window for LDI_120"
  VARIABLE LDIW_120_X LDIW_120 // Window for LDI_120 for x
  VARIABLE LDIW_120_Y LDIW_120 // Window for LDI_120 for y
  VARIABLE LDIW_120_X_STEP LDIW_120 // Window for LDI_120 for x-step
  VARIABLE LDIW_120_Y_STEP LDIW_120 // Window for LDI_120 for y-step
 VARIABLE LDIW_220_ERROR "Window for LDI_220"
  VARIABLE LDIW_220_X LDIW_220 // Window for LDI_220 for x
  VARIABLE LDIW_220_Y LDIW_220 // Window for LDI_220 for y
  VARIABLE LDIW_220_X_STEP LDIW_220 // Window for LDI_220 for x-step
  VARIABLE LDIW_220_Y_STEP LDIW_220 // Window for LDI_220 for y-step
 VARIABLE LDIW_500_ERROR "Window for LDI_500"
  VARIABLE LDIW_500_X LDIW_500 // Window for LDI_500 for x
  VARIABLE LDIW_500_Y LDIW_500 // Window for LDI_500 for y
  VARIABLE LDIW_500_X_STEP LDIW_500 // Window for LDI_500 for x-step
  VARIABLE LDIW_500_Y_STEP LDIW_500 // Window for LDI_500 for y-step
 VARIABLE LDIW_501_ERROR "Window for LDI_501"
  VARIABLE LDIW_501_X LDIW_501 // Window for LDI_501 for x
  VARIABLE LDIW_501_Y LDIW_501 // Window for LDI_501 for y
  VARIABLE LDIW_501_X_STEP LDIW_501 // Window for LDI_501 for x-step
  VARIABLE LDIW_501_Y_STEP LDIW_501 // Window for LDI_501 for y-step
 VARIABLE LDIW_502_ERROR "Window for LDI_502"
  VARIABLE LDIW_502_X LDIW_502 // Window for LDI_502 for x
  VARIABLE LDIW_502_Y LDIW_502 // Window for LDI_502 for y
  VARIABLE LDIW_502_X_STEP LDIW_502 // Window for LDI_502 for x-step
  VARIABLE LDIW_502_Y_STEP LDIW_502 // Window for LDI_502 for y-step
 VARIABLE LDIW_503_ERROR "Window for LDI_503"
  VARIABLE LDIW_503_X LDIW_503 // Window for LDI_503 for x
  VARIABLE LDIW_503_Y LDIW_503 // Window for LDI_503 for y
  VARIABLE LDIW_503_X_STEP LDIW_503 // Window for LDI_503 for x-step
  VARIABLE LDIW_503_Y_STEP LDIW_503 // Window for LDI_503 for y-step
 VARIABLE LDIW_504_ERROR "Window for LDI_504"
  VARIABLE LDIW_504_X LDIW_504 // Window for LDI_504 for x
  VARIABLE LDIW_504_Y LDIW_504 // Window for LDI_504 for y
  VARIABLE LDIW_504_X_STEP LDIW_504 // Window for LDI_504 for x-step
  VARIABLE LDIW_504_Y_STEP LDIW_504 // Window for LDI_504 for y-step
 VARIABLE LDIW_505_ERROR "Window for LDI_505"
  VARIABLE LDIW_505_X LDIW_505 // Window for LDI_505 for x
  VARIABLE LDIW_505_Y LDIW_505 // Window for LDI_505 for y
  VARIABLE LDIW_505_X_STEP LDIW_505 // Window for LDI_505 for x-step
  VARIABLE LDIW_505_Y_STEP LDIW_505 // Window for LDI_505 for y-step
 VARIABLE LDIW_506_ERROR "Window for LDI_506"
  VARIABLE LDIW_506_X LDIW_506 // Window for LDI_506 for x
  VARIABLE LDIW_506_Y LDIW_506 // Window for LDI_506 for y
  VARIABLE LDIW_506_X_STEP LDIW_506 // Window for LDI_506 for x-step
  VARIABLE LDIW_506_Y_STEP LDIW_506 // Window for LDI_506 for y-step
 VARIABLE LDI_01_ERROR "Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_120_ERROR "Min required intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_220_ERROR "Max allowed intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_500_ERROR "Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. "
 VARIABLE LDI_501_ERROR "Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. "
 VARIABLE LDI_502_ERROR "Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. "
 VARIABLE LDI_503_ERROR "Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. "
 VARIABLE LDI_504_ERROR "Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. "
 VARIABLE LDI_505_ERROR "Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 84um x 84um window size. "
 VARIABLE LDI_506_ERROR "Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. "
 VARIABLE LDP_101_ERROR "Poly upsize for LD_131/132/231/232"
 VARIABLE LDP_102_ERROR "Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region"
 VARIABLE LDT_101_ERROR "TCN upsize for LDB_135/136/235/236"
 VARIABLE LDW_100_ERROR "Window for LD_100"
  VARIABLE LDW_100_X LDW_100 // Window for LD_100 for x
  VARIABLE LDW_100_Y LDW_100 // Window for LD_100 for y
  VARIABLE LDW_100_X_STEP LDW_100 // Window for LD_100 for x-step
  VARIABLE LDW_100_Y_STEP LDW_100 // Window for LD_100 for y-step
 VARIABLE LDW_101_ERROR "Window for LD_101"
  VARIABLE LDW_101_X LDW_101 // Window for LD_101 for x
  VARIABLE LDW_101_Y LDW_101 // Window for LD_101 for y
  VARIABLE LDW_101_X_STEP LDW_101 // Window for LD_101 for x-step
  VARIABLE LDW_101_Y_STEP LDW_101 // Window for LD_101 for y-step
 VARIABLE LDW_102_ERROR "Window for LD_102"
  VARIABLE LDW_102_X LDW_102 // Window for LD_102 for x
  VARIABLE LDW_102_Y LDW_102 // Window for LD_102 for y
  VARIABLE LDW_102_X_STEP LDW_102 // Window for LD_102 for x-step
  VARIABLE LDW_102_Y_STEP LDW_102 // Window for LD_102 for y-step
 VARIABLE LDW_103_ERROR "Window for LD_103"
  VARIABLE LDW_103_X LDW_103 // Window for LD_103 for x
  VARIABLE LDW_103_Y LDW_103 // Window for LD_103 for y
  VARIABLE LDW_103_X_STEP LDW_103 // Window for LD_103 for x-step
  VARIABLE LDW_103_Y_STEP LDW_103 // Window for LD_103 for y-step
 VARIABLE LDW_104_ERROR "Window for LD_104"
  VARIABLE LDW_104_X LDW_104 // Window for LD_104 for x
  VARIABLE LDW_104_Y LDW_104 // Window for LD_104 for y
  VARIABLE LDW_104_X_STEP LDW_104 // Window for LD_104 for x-step
  VARIABLE LDW_104_Y_STEP LDW_104 // Window for LD_104 for y-step
 VARIABLE LDW_105_ERROR "Window for LD_105"
  VARIABLE LDW_105_X LDW_105 // Window for LD_105 for x
  VARIABLE LDW_105_Y LDW_105 // Window for LD_105 for y
  VARIABLE LDW_105_X_STEP LDW_105 // Window for LD_105 for x-step
  VARIABLE LDW_105_Y_STEP LDW_105 // Window for LD_105 for y-step
 VARIABLE LDW_106_ERROR "Window for LD_106"
  VARIABLE LDW_106_X LDW_106 // Window for LD_106 for x
  VARIABLE LDW_106_Y LDW_106 // Window for LD_106 for y
  VARIABLE LDW_106_X_STEP LDW_106 // Window for LD_106 for x-step
  VARIABLE LDW_106_Y_STEP LDW_106 // Window for LD_106 for y-step
 VARIABLE LDW_107_ERROR "Window for LD_107"
  VARIABLE LDW_107_X LDW_107 // Window for LD_107 for x
  VARIABLE LDW_107_Y LDW_107 // Window for LD_107 for y
  VARIABLE LDW_107_X_STEP LDW_107 // Window for LD_107 for x-step
  VARIABLE LDW_107_Y_STEP LDW_107 // Window for LD_107 for y-step
 VARIABLE LDW_108_ERROR "Window for LD_108"
  VARIABLE LDW_108_X LDW_108 // Window for LD_108 for x
  VARIABLE LDW_108_Y LDW_108 // Window for LD_108 for y
  VARIABLE LDW_108_X_STEP LDW_108 // Window for LD_108 for x-step
  VARIABLE LDW_108_Y_STEP LDW_108 // Window for LD_108 for y-step
 VARIABLE LDW_109_ERROR "Window for LD_109"
  VARIABLE LDW_109_X LDW_109 // Window for LD_109 for x
  VARIABLE LDW_109_Y LDW_109 // Window for LD_109 for y
  VARIABLE LDW_109_X_STEP LDW_109 // Window for LD_109 for x-step
  VARIABLE LDW_109_Y_STEP LDW_109 // Window for LD_109 for y-step
 VARIABLE LDW_110_ERROR "Window for LD_110"
  VARIABLE LDW_110_X LDW_110 // Window for LD_110 for x
  VARIABLE LDW_110_Y LDW_110 // Window for LD_110 for y
  VARIABLE LDW_110_X_STEP LDW_110 // Window for LD_110 for x-step
  VARIABLE LDW_110_Y_STEP LDW_110 // Window for LD_110 for y-step
 VARIABLE LDW_111_ERROR "Window for LD_111"
  VARIABLE LDW_111_X LDW_111 // Window for LD_111 for x
  VARIABLE LDW_111_Y LDW_111 // Window for LD_111 for y
  VARIABLE LDW_111_X_STEP LDW_111 // Window for LD_111 for x-step
  VARIABLE LDW_111_Y_STEP LDW_111 // Window for LD_111 for y-step
 VARIABLE LDW_112_ERROR "Window for LD_112"
  VARIABLE LDW_112_X LDW_112 // Window for LD_112 for x
  VARIABLE LDW_112_Y LDW_112 // Window for LD_112 for y
  VARIABLE LDW_112_X_STEP LDW_112 // Window for LD_112 for x-step
  VARIABLE LDW_112_Y_STEP LDW_112 // Window for LD_112 for y-step
 VARIABLE LDW_120_ERROR "Window for LD_120"
  VARIABLE LDW_120_X LDW_120 // Window for LD_120 for x
  VARIABLE LDW_120_Y LDW_120 // Window for LD_120 for y
  VARIABLE LDW_120_X_STEP LDW_120 // Window for LD_120 for x-step
  VARIABLE LDW_120_Y_STEP LDW_120 // Window for LD_120 for y-step
 VARIABLE LDW_121_ERROR "Window for LD_121"
  VARIABLE LDW_121_X LDW_121 // Window for LD_121 for x
  VARIABLE LDW_121_Y LDW_121 // Window for LD_121 for y
  VARIABLE LDW_121_X_STEP LDW_121 // Window for LD_121 for x-step
  VARIABLE LDW_121_Y_STEP LDW_121 // Window for LD_121 for y-step
 VARIABLE LDW_122_ERROR "Window for LD_122"
  VARIABLE LDW_122_X LDW_122 // Window for LD_122 for x
  VARIABLE LDW_122_Y LDW_122 // Window for LD_122 for y
  VARIABLE LDW_122_X_STEP LDW_122 // Window for LD_122 for x-step
  VARIABLE LDW_122_Y_STEP LDW_122 // Window for LD_122 for y-step
 VARIABLE LDW_123_ERROR "Window for LD_123"
  VARIABLE LDW_123_X LDW_123 // Window for LD_123 for x
  VARIABLE LDW_123_Y LDW_123 // Window for LD_123 for y
  VARIABLE LDW_123_X_STEP LDW_123 // Window for LD_123 for x-step
  VARIABLE LDW_123_Y_STEP LDW_123 // Window for LD_123 for y-step
 VARIABLE LDW_131_ERROR "Window for LD_131"
  VARIABLE LDW_131_X LDW_131 // Window for LD_131 for x
  VARIABLE LDW_131_Y LDW_131 // Window for LD_131 for y
  VARIABLE LDW_131_X_STEP LDW_131 // Window for LD_131 for x-step
  VARIABLE LDW_131_Y_STEP LDW_131 // Window for LD_131 for y-step
 VARIABLE LDW_132_ERROR "Window for LD_132"
  VARIABLE LDW_132_X LDW_132 // Window for LD_132 for x
  VARIABLE LDW_132_Y LDW_132 // Window for LD_132 for y
  VARIABLE LDW_132_X_STEP LDW_132 // Window for LD_132 for x-step
  VARIABLE LDW_132_Y_STEP LDW_132 // Window for LD_132 for y-step
 VARIABLE LDW_133_ERROR "Window for LD_133"
  VARIABLE LDW_133_X LDW_133 // Window for LD_133 for x
  VARIABLE LDW_133_Y LDW_133 // Window for LD_133 for y
  VARIABLE LDW_133_X_STEP LDW_133 // Window for LD_133 for x-step
  VARIABLE LDW_133_Y_STEP LDW_133 // Window for LD_133 for y-step
 VARIABLE LDW_134_ERROR "Window for LD_134"
  VARIABLE LDW_134_X LDW_134 // Window for LD_134 for x
  VARIABLE LDW_134_Y LDW_134 // Window for LD_134 for y
  VARIABLE LDW_134_X_STEP LDW_134 // Window for LD_134 for x-step
  VARIABLE LDW_134_Y_STEP LDW_134 // Window for LD_134 for y-step
 VARIABLE LDW_135_ERROR "Window for LD_135"
  VARIABLE LDW_135_X LDW_135 // Window for LD_135 for x
  VARIABLE LDW_135_Y LDW_135 // Window for LD_135 for y
  VARIABLE LDW_135_X_STEP LDW_135 // Window for LD_135 for x-step
  VARIABLE LDW_135_Y_STEP LDW_135 // Window for LD_135 for y-step
 VARIABLE LDW_136_ERROR "Window for LD_136"
  VARIABLE LDW_136_X LDW_136 // Window for LD_136 for x
  VARIABLE LDW_136_Y LDW_136 // Window for LD_136 for y
  VARIABLE LDW_136_X_STEP LDW_136 // Window for LD_136 for x-step
  VARIABLE LDW_136_Y_STEP LDW_136 // Window for LD_136 for y-step
 VARIABLE LDW_200_ERROR "Window for LD_200"
  VARIABLE LDW_200_X LDW_200 // Window for LD_200 for x
  VARIABLE LDW_200_Y LDW_200 // Window for LD_200 for y
  VARIABLE LDW_200_X_STEP LDW_200 // Window for LD_200 for x-step
  VARIABLE LDW_200_Y_STEP LDW_200 // Window for LD_200 for y-step
 VARIABLE LDW_201_ERROR "Window for LD_201"
  VARIABLE LDW_201_X LDW_201 // Window for LD_201 for x
  VARIABLE LDW_201_Y LDW_201 // Window for LD_201 for y
  VARIABLE LDW_201_X_STEP LDW_201 // Window for LD_201 for x-step
  VARIABLE LDW_201_Y_STEP LDW_201 // Window for LD_201 for y-step
 VARIABLE LDW_202_ERROR "Window for LD_202"
  VARIABLE LDW_202_X LDW_202 // Window for LD_202 for x
  VARIABLE LDW_202_Y LDW_202 // Window for LD_202 for y
  VARIABLE LDW_202_X_STEP LDW_202 // Window for LD_202 for x-step
  VARIABLE LDW_202_Y_STEP LDW_202 // Window for LD_202 for y-step
 VARIABLE LDW_203_ERROR "Window for LD_203"
  VARIABLE LDW_203_X LDW_203 // Window for LD_203 for x
  VARIABLE LDW_203_Y LDW_203 // Window for LD_203 for y
  VARIABLE LDW_203_X_STEP LDW_203 // Window for LD_203 for x-step
  VARIABLE LDW_203_Y_STEP LDW_203 // Window for LD_203 for y-step
 VARIABLE LDW_204_ERROR "Window for LD_204"
  VARIABLE LDW_204_X LDW_204 // Window for LD_204 for x
  VARIABLE LDW_204_Y LDW_204 // Window for LD_204 for y
  VARIABLE LDW_204_X_STEP LDW_204 // Window for LD_204 for x-step
  VARIABLE LDW_204_Y_STEP LDW_204 // Window for LD_204 for y-step
 VARIABLE LDW_205_ERROR "Window for LD_205"
  VARIABLE LDW_205_X LDW_205 // Window for LD_205 for x
  VARIABLE LDW_205_Y LDW_205 // Window for LD_205 for y
  VARIABLE LDW_205_X_STEP LDW_205 // Window for LD_205 for x-step
  VARIABLE LDW_205_Y_STEP LDW_205 // Window for LD_205 for y-step
 VARIABLE LDW_206_ERROR "Window for LD_206"
  VARIABLE LDW_206_X LDW_206 // Window for LD_206 for x
  VARIABLE LDW_206_Y LDW_206 // Window for LD_206 for y
  VARIABLE LDW_206_X_STEP LDW_206 // Window for LD_206 for x-step
  VARIABLE LDW_206_Y_STEP LDW_206 // Window for LD_206 for y-step
 VARIABLE LDW_207_ERROR "Window for LD_207"
  VARIABLE LDW_207_X LDW_207 // Window for LD_207 for x
  VARIABLE LDW_207_Y LDW_207 // Window for LD_207 for y
  VARIABLE LDW_207_X_STEP LDW_207 // Window for LD_207 for x-step
  VARIABLE LDW_207_Y_STEP LDW_207 // Window for LD_207 for y-step
 VARIABLE LDW_208_ERROR "Window for LD_208"
  VARIABLE LDW_208_X LDW_208 // Window for LD_208 for x
  VARIABLE LDW_208_Y LDW_208 // Window for LD_208 for y
  VARIABLE LDW_208_X_STEP LDW_208 // Window for LD_208 for x-step
  VARIABLE LDW_208_Y_STEP LDW_208 // Window for LD_208 for y-step
 VARIABLE LDW_209_ERROR "Window for LD_209"
  VARIABLE LDW_209_X LDW_209 // Window for LD_209 for x
  VARIABLE LDW_209_Y LDW_209 // Window for LD_209 for y
  VARIABLE LDW_209_X_STEP LDW_209 // Window for LD_209 for x-step
  VARIABLE LDW_209_Y_STEP LDW_209 // Window for LD_209 for y-step
 VARIABLE LDW_210_ERROR "Window for LD_210"
  VARIABLE LDW_210_X LDW_210 // Window for LD_210 for x
  VARIABLE LDW_210_Y LDW_210 // Window for LD_210 for y
  VARIABLE LDW_210_X_STEP LDW_210 // Window for LD_210 for x-step
  VARIABLE LDW_210_Y_STEP LDW_210 // Window for LD_210 for y-step
 VARIABLE LDW_211_ERROR "Window for LD_211"
  VARIABLE LDW_211_X LDW_211 // Window for LD_211 for x
  VARIABLE LDW_211_Y LDW_211 // Window for LD_211 for y
  VARIABLE LDW_211_X_STEP LDW_211 // Window for LD_211 for x-step
  VARIABLE LDW_211_Y_STEP LDW_211 // Window for LD_211 for y-step
 VARIABLE LDW_212_ERROR "Window for LD_212"
  VARIABLE LDW_212_X LDW_212 // Window for LD_212 for x
  VARIABLE LDW_212_Y LDW_212 // Window for LD_212 for y
  VARIABLE LDW_212_X_STEP LDW_212 // Window for LD_212 for x-step
  VARIABLE LDW_212_Y_STEP LDW_212 // Window for LD_212 for y-step
 VARIABLE LDW_220_ERROR "Window for LD_220"
  VARIABLE LDW_220_X LDW_220 // Window for LD_220 for x
  VARIABLE LDW_220_Y LDW_220 // Window for LD_220 for y
  VARIABLE LDW_220_X_STEP LDW_220 // Window for LD_220 for x-step
  VARIABLE LDW_220_Y_STEP LDW_220 // Window for LD_220 for y-step
 VARIABLE LDW_231_ERROR "Window for LD_231"
  VARIABLE LDW_231_X LDW_231 // Window for LD_231 for x
  VARIABLE LDW_231_Y LDW_231 // Window for LD_231 for y
  VARIABLE LDW_231_X_STEP LDW_231 // Window for LD_231 for x-step
  VARIABLE LDW_231_Y_STEP LDW_231 // Window for LD_231 for y-step
 VARIABLE LDW_232_ERROR "Window for LD_232"
  VARIABLE LDW_232_X LDW_232 // Window for LD_232 for x
  VARIABLE LDW_232_Y LDW_232 // Window for LD_232 for y
  VARIABLE LDW_232_X_STEP LDW_232 // Window for LD_232 for x-step
  VARIABLE LDW_232_Y_STEP LDW_232 // Window for LD_232 for y-step
 VARIABLE LDW_233_ERROR "Window for LD_233"
  VARIABLE LDW_233_X LDW_233 // Window for LD_233 for x
  VARIABLE LDW_233_Y LDW_233 // Window for LD_233 for y
  VARIABLE LDW_233_X_STEP LDW_233 // Window for LD_233 for x-step
  VARIABLE LDW_233_Y_STEP LDW_233 // Window for LD_233 for y-step
 VARIABLE LDW_234_ERROR "Window for LD_234"
  VARIABLE LDW_234_X LDW_234 // Window for LD_234 for x
  VARIABLE LDW_234_Y LDW_234 // Window for LD_234 for y
  VARIABLE LDW_234_X_STEP LDW_234 // Window for LD_234 for x-step
  VARIABLE LDW_234_Y_STEP LDW_234 // Window for LD_234 for y-step
 VARIABLE LDW_235_ERROR "Window for LD_235"
  VARIABLE LDW_235_X LDW_235 // Window for LD_235 for x
  VARIABLE LDW_235_Y LDW_235 // Window for LD_235 for y
  VARIABLE LDW_235_X_STEP LDW_235 // Window for LD_235 for x-step
  VARIABLE LDW_235_Y_STEP LDW_235 // Window for LD_235 for y-step
 VARIABLE LDW_236_ERROR "Window for LD_236"
  VARIABLE LDW_236_X LDW_236 // Window for LD_236 for x
  VARIABLE LDW_236_Y LDW_236 // Window for LD_236 for y
  VARIABLE LDW_236_X_STEP LDW_236 // Window for LD_236 for x-step
  VARIABLE LDW_236_Y_STEP LDW_236 // Window for LD_236 for y-step
 VARIABLE LDW_500_ERROR "Window for LD_500"
  VARIABLE LDW_500_X LDW_500 // Window for LD_500 for x
  VARIABLE LDW_500_Y LDW_500 // Window for LD_500 for y
  VARIABLE LDW_500_X_STEP LDW_500 // Window for LD_500 for x-step
  VARIABLE LDW_500_Y_STEP LDW_500 // Window for LD_500 for y-step
 VARIABLE LDW_501_ERROR "Window for LD_501"
  VARIABLE LDW_501_X LDW_501 // Window for LD_501 for x
  VARIABLE LDW_501_Y LDW_501 // Window for LD_501 for y
  VARIABLE LDW_501_X_STEP LDW_501 // Window for LD_501 for x-step
  VARIABLE LDW_501_Y_STEP LDW_501 // Window for LD_501 for y-step
 VARIABLE LDW_502_ERROR "Window for LD_502"
  VARIABLE LDW_502_X LDW_502 // Window for LD_502 for x
  VARIABLE LDW_502_Y LDW_502 // Window for LD_502 for y
  VARIABLE LDW_502_X_STEP LDW_502 // Window for LD_502 for x-step
  VARIABLE LDW_502_Y_STEP LDW_502 // Window for LD_502 for y-step
 VARIABLE LDW_503_ERROR "Window for LD_503"
  VARIABLE LDW_503_X LDW_503 // Window for LD_503 for x
  VARIABLE LDW_503_Y LDW_503 // Window for LD_503 for y
  VARIABLE LDW_503_X_STEP LDW_503 // Window for LD_503 for x-step
  VARIABLE LDW_503_Y_STEP LDW_503 // Window for LD_503 for y-step
 VARIABLE LDW_504_ERROR "Window for LD_504"
  VARIABLE LDW_504_X LDW_504 // Window for LD_504 for x
  VARIABLE LDW_504_Y LDW_504 // Window for LD_504 for y
  VARIABLE LDW_504_X_STEP LDW_504 // Window for LD_504 for x-step
  VARIABLE LDW_504_Y_STEP LDW_504 // Window for LD_504 for y-step
 VARIABLE LDW_505_ERROR "Window for LD_505"
  VARIABLE LDW_505_X LDW_505 // Window for LD_505 for x
  VARIABLE LDW_505_Y LDW_505 // Window for LD_505 for y
  VARIABLE LDW_505_X_STEP LDW_505 // Window for LD_505 for x-step
  VARIABLE LDW_505_Y_STEP LDW_505 // Window for LD_505 for y-step
 VARIABLE LDW_506_ERROR "Window for LD_506"
  VARIABLE LDW_506_X LDW_506 // Window for LD_506 for x
  VARIABLE LDW_506_Y LDW_506 // Window for LD_506 for y
  VARIABLE LDW_506_X_STEP LDW_506 // Window for LD_506 for x-step
  VARIABLE LDW_506_Y_STEP LDW_506 // Window for LD_506 for y-step
 VARIABLE LDW_507_ERROR "Window for LD_507"
  VARIABLE LDW_507_X LDW_507 // Window for LD_507 for x
  VARIABLE LDW_507_Y LDW_507 // Window for LD_507 for y
  VARIABLE LDW_507_X_STEP LDW_507 // Window for LD_507 for x-step
  VARIABLE LDW_507_Y_STEP LDW_507 // Window for LD_507 for y-step
 VARIABLE LDW_508_ERROR "Window for LD_508"
  VARIABLE LDW_508_X LDW_508 // Window for LD_508 for x
  VARIABLE LDW_508_Y LDW_508 // Window for LD_508 for y
  VARIABLE LDW_508_X_STEP LDW_508 // Window for LD_508 for x-step
  VARIABLE LDW_508_Y_STEP LDW_508 // Window for LD_508 for y-step
 VARIABLE LDW_509_ERROR "Window for LD_509"
  VARIABLE LDW_509_X LDW_509 // Window for LD_509 for x
  VARIABLE LDW_509_Y LDW_509 // Window for LD_509 for y
  VARIABLE LDW_509_X_STEP LDW_509 // Window for LD_509 for x-step
  VARIABLE LDW_509_Y_STEP LDW_509 // Window for LD_509 for y-step
 VARIABLE LDW_510_ERROR "Window for LD_510"
  VARIABLE LDW_510_X LDW_510 // Window for LD_510 for x
  VARIABLE LDW_510_Y LDW_510 // Window for LD_510 for y
  VARIABLE LDW_510_X_STEP LDW_510 // Window for LD_510 for x-step
  VARIABLE LDW_510_Y_STEP LDW_510 // Window for LD_510 for y-step
 VARIABLE LDW_511_ERROR "Window for LD_511"
  VARIABLE LDW_511_X LDW_511 // Window for LD_511 for x
  VARIABLE LDW_511_Y LDW_511 // Window for LD_511 for y
  VARIABLE LDW_511_X_STEP LDW_511 // Window for LD_511 for x-step
  VARIABLE LDW_511_Y_STEP LDW_511 // Window for LD_511 for y-step
 VARIABLE LDW_512_ERROR "Window for LD_512"
  VARIABLE LDW_512_X LDW_512 // Window for LD_512 for x
  VARIABLE LDW_512_Y LDW_512 // Window for LD_512 for y
  VARIABLE LDW_512_X_STEP LDW_512 // Window for LD_512 for x-step
  VARIABLE LDW_512_Y_STEP LDW_512 // Window for LD_512 for y-step
 VARIABLE LDW_520_ERROR "Window for LD_520"
  VARIABLE LDW_520_X LDW_520 // Window for LD_520 for x
  VARIABLE LDW_520_Y LDW_520 // Window for LD_520 for y
  VARIABLE LDW_520_X_STEP LDW_520 // Window for LD_520 for x-step
  VARIABLE LDW_520_Y_STEP LDW_520 // Window for LD_520 for y-step
 VARIABLE LDW_600_ERROR "Window for LD_600"
  VARIABLE LDW_600_X LDW_600 // Window for LD_600 for x
  VARIABLE LDW_600_Y LDW_600 // Window for LD_600 for y
  VARIABLE LDW_600_X_STEP LDW_600 // Window for LD_600 for x-step
  VARIABLE LDW_600_Y_STEP LDW_600 // Window for LD_600 for y-step
 VARIABLE LDW_601_ERROR "Window for LD_601"
  VARIABLE LDW_601_X LDW_601 // Window for LD_601 for x
  VARIABLE LDW_601_Y LDW_601 // Window for LD_601 for y
  VARIABLE LDW_601_X_STEP LDW_601 // Window for LD_601 for x-step
  VARIABLE LDW_601_Y_STEP LDW_601 // Window for LD_601 for y-step
 VARIABLE LDW_602_ERROR "Window for LD_602"
  VARIABLE LDW_602_X LDW_602 // Window for LD_602 for x
  VARIABLE LDW_602_Y LDW_602 // Window for LD_602 for y
  VARIABLE LDW_602_X_STEP LDW_602 // Window for LD_602 for x-step
  VARIABLE LDW_602_Y_STEP LDW_602 // Window for LD_602 for y-step
 VARIABLE LDW_603_ERROR "Window for LD_603"
  VARIABLE LDW_603_X LDW_603 // Window for LD_603 for x
  VARIABLE LDW_603_Y LDW_603 // Window for LD_603 for y
  VARIABLE LDW_603_X_STEP LDW_603 // Window for LD_603 for x-step
  VARIABLE LDW_603_Y_STEP LDW_603 // Window for LD_603 for y-step
 VARIABLE LDW_604_ERROR "Window for LD_604"
  VARIABLE LDW_604_X LDW_604 // Window for LD_604 for x
  VARIABLE LDW_604_Y LDW_604 // Window for LD_604 for y
  VARIABLE LDW_604_X_STEP LDW_604 // Window for LD_604 for x-step
  VARIABLE LDW_604_Y_STEP LDW_604 // Window for LD_604 for y-step
 VARIABLE LDW_605_ERROR "Window for LD_605"
  VARIABLE LDW_605_X LDW_605 // Window for LD_605 for x
  VARIABLE LDW_605_Y LDW_605 // Window for LD_605 for y
  VARIABLE LDW_605_X_STEP LDW_605 // Window for LD_605 for x-step
  VARIABLE LDW_605_Y_STEP LDW_605 // Window for LD_605 for y-step
 VARIABLE LDW_606_ERROR "Window for LD_606"
  VARIABLE LDW_606_X LDW_606 // Window for LD_606 for x
  VARIABLE LDW_606_Y LDW_606 // Window for LD_606 for y
  VARIABLE LDW_606_X_STEP LDW_606 // Window for LD_606 for x-step
  VARIABLE LDW_606_Y_STEP LDW_606 // Window for LD_606 for y-step
 VARIABLE LDW_607_ERROR "Window for LD_607"
  VARIABLE LDW_607_X LDW_607 // Window for LD_607 for x
  VARIABLE LDW_607_Y LDW_607 // Window for LD_607 for y
  VARIABLE LDW_607_X_STEP LDW_607 // Window for LD_607 for x-step
  VARIABLE LDW_607_Y_STEP LDW_607 // Window for LD_607 for y-step
 VARIABLE LDW_609_ERROR "Window for LD_609"
  VARIABLE LDW_609_X LDW_609 // Window for LD_609 for x
  VARIABLE LDW_609_Y LDW_609 // Window for LD_609 for y
  VARIABLE LDW_609_X_STEP LDW_609 // Window for LD_609 for x-step
  VARIABLE LDW_609_Y_STEP LDW_609 // Window for LD_609 for y-step
 VARIABLE LDW_611_ERROR "Window for LD_611"
  VARIABLE LDW_611_X LDW_611 // Window for LD_611 for x
  VARIABLE LDW_611_Y LDW_611 // Window for LD_611 for y
  VARIABLE LDW_611_X_STEP LDW_611 // Window for LD_611 for x-step
  VARIABLE LDW_611_Y_STEP LDW_611 // Window for LD_611 for y-step
 VARIABLE LDW_612_ERROR "Window for LD_612"
  VARIABLE LDW_612_X LDW_612 // Window for LD_612 for x
  VARIABLE LDW_612_Y LDW_612 // Window for LD_612 for y
  VARIABLE LDW_612_X_STEP LDW_612 // Window for LD_612 for x-step
  VARIABLE LDW_612_Y_STEP LDW_612 // Window for LD_612 for y-step
 VARIABLE LDW_620_ERROR "Window for LD_620"
  VARIABLE LDW_620_X LDW_620 // Window for LD_620 for x
  VARIABLE LDW_620_Y LDW_620 // Window for LD_620 for y
  VARIABLE LDW_620_X_STEP LDW_620 // Window for LD_620 for x-step
  VARIABLE LDW_620_Y_STEP LDW_620 // Window for LD_620 for y-step
 VARIABLE LDW_81_ERROR "Window for LD_81"
  VARIABLE LDW_81_X LDW_81 // Window for LD_81 for x
  VARIABLE LDW_81_Y LDW_81 // Window for LD_81 for y
  VARIABLE LDW_81_X_STEP LDW_81 // Window for LD_81 for x-step
  VARIABLE LDW_81_Y_STEP LDW_81 // Window for LD_81 for y-step
 VARIABLE LDW_82_ERROR "Window for LD_82"
  VARIABLE LDW_82_X LDW_82 // Window for LD_82 for x
  VARIABLE LDW_82_Y LDW_82 // Window for LD_82 for y
  VARIABLE LDW_82_X_STEP LDW_82 // Window for LD_82 for x-step
  VARIABLE LDW_82_Y_STEP LDW_82 // Window for LD_82 for y-step
 VARIABLE LD_100_ERROR "Min required local Metal 0 density (%), within a 25um x 25um window size"
 VARIABLE LD_101_ERROR "Min required local Metal 1 density (%), within a 25um x 25um window size"
 VARIABLE LD_102_ERROR "Min required local Metal 2 density (%), within a 25um x 25um window size"
 VARIABLE LD_103_ERROR "Min required local Metal 3 density (%), within a 25um x 25um window size"
 VARIABLE LD_104_ERROR "Min required local Metal 4 density (%), within a 25um x 25um window size"
 VARIABLE LD_105_ERROR "Min required local Metal 5 density (%), within a 37um x 37um window size"
 VARIABLE LD_106_ERROR "Min required local Metal 6 density (%), within a 37um x 37um window size"
 VARIABLE LD_107_ERROR "Min required local Metal 7 density (%), within a 37um x 37um window size"
 VARIABLE LD_108_ERROR "Min required local Metal 8 density (%), within a 37um x 37um window size"
 VARIABLE LD_109_ERROR "Min required local Metal 9 density (%), within a 37um x 37um window size"
 VARIABLE LD_110_ERROR "Min required local Metal 10 density (%), within a 37um x 37um window size"
 VARIABLE LD_111_ERROR "Min required local Metal 11 density (%), within a 37um x 37um window size"
 VARIABLE LD_112_ERROR "Min required local Metal 12 density (%), within a 25um x 25um window size"
 VARIABLE LD_120_ERROR "Min required local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_121_ERROR "Min required local CE1 density (%), within a 350um x 350um window size"
 VARIABLE LD_122_ERROR "Min required local CE2 density (%), within a 350um x 350um window size"
 VARIABLE LD_123_ERROR "Min required local CE3 density (%), within a 350um x 350um window size"
 VARIABLE LD_131_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_132_ERROR "Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_133_ERROR "Min required local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_134_ERROR "Min required local Poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_135_ERROR "Min required local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_136_ERROR "Min required local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_200_ERROR "Max allowed local Metal 0 density (%), within a 9um x 9um window size"
 VARIABLE LD_201_ERROR "Max allowed local Metal 1 density (%), within a 9um x 9um window size"
 VARIABLE LD_202_ERROR "Max allowed local Metal 2 density (%), within a 9um x 9um window size"
 VARIABLE LD_203_ERROR "Max allowed local Metal 3 density (%), within a 9um x 9um window size"
 VARIABLE LD_204_ERROR "Max allowed local Metal 4 density (%), within a 9um x 9um window size"
 VARIABLE LD_205_ERROR "Max allowed local Metal 5 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_206_ERROR "Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_207_ERROR "Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_208_ERROR "Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_209_ERROR "Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_210_ERROR "Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_211_ERROR "Max allowed local Metal 11 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_212_ERROR "Max allowed local Metal 12 density (%), within a 9um x 9um window size"
 VARIABLE LD_220_ERROR "Max allowed local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_231_ERROR "Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_232_ERROR "Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_234_ERROR "Max allowed local poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_235_ERROR "Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_236_ERROR "Max allowed local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_331_ERROR "Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_332_ERROR "Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_334_ERROR "Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_336_ERROR "Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_434_ERROR "Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_435_ERROR "Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_436_ERROR "Min required local TCN density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_500_ERROR "Min required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_501_ERROR "Min required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_502_ERROR "Min required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_503_ERROR "Min required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_504_ERROR "Min required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_505_ERROR "Min required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_506_ERROR "Min required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_507_ERROR "Min required local Via7 density (%), within a 6.7um x 6.7um window size"
 VARIABLE LD_508_ERROR "Min required local Via8 density (%), within a 10um x 10um window size"
 VARIABLE LD_509_ERROR "Min required local Via9 density (%), within a 11um x 11um window size"
 VARIABLE LD_510_ERROR "Min required local Via10 density (%), within a 11um x 11um window size"
 VARIABLE LD_511_ERROR "Min required local Via11 density (%), within a 11um x 11um window size"
 VARIABLE LD_512_ERROR "Min required local Via12 density (%), within a 53um x 53um window size"
 VARIABLE LD_520_ERROR "Min required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_535_ERROR "Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_600_ERROR "Max required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_601_ERROR "Max required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_602_ERROR "Max required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_603_ERROR "Max required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_604_ERROR "Max required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_605_ERROR "Max required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_606_ERROR "Max required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_607_ERROR "Max required local Via7 density (%), within a 5.3um x 5.3um window size"
 VARIABLE LD_609_ERROR "Max required local Via9 density (%), within a 53um x 53um window size"
 VARIABLE LD_611_ERROR "Max required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_612_ERROR "Max required local Via12 density (%), within a 53um x 53um window size"
 VARIABLE LD_620_ERROR "Max required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_634_ERROR "Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size"
 VARIABLE LD_81_ERROR "Min required local RDL density (%), 130um x 130um window size"
 VARIABLE LD_82_ERROR "Max allowed local RDL density (%), 130um x 130um window size"
 VARIABLE LMI_01_ERROR "LMI width, only allowed value"
 VARIABLE LMI_02_ERROR "LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD"
 VARIABLE LMI_03_ERROR "LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD"
 VARIABLE LMI_04_ERROR "Separation of LMI arrays (center to center), orthogonal to TSV spine"
 VARIABLE LMI_05_ERROR "Separation of LMI arrays (center to center), parallel to TSV spine"
 VARIABLE LMI_06_ERROR "RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed"
 VARIABLE LMI_11_ERROR "LMI rows in a single array, only allowed value"
 VARIABLE LMI_12_ERROR "LMI columns in a single array, only allowed value"
 VARIABLE LMI_13_ERROR "LMI array edge distance to active die edge (EOA) (parallel to spine)"
 VARIABLE LMI_40_ERROR "Maximum PGD offset between any LMI center to die centerline"
 VARIABLE LMI_41_ERROR "LMI keepaway zone from die corners"
 VARIABLE M0L_01_ERROR "width_L_01"
 VARIABLE M0L_02_ERROR "width_L_02"
 VARIABLE M0L_03_ERROR "width_L_03"
 VARIABLE M0L_04_ERROR "width_L_04"
 VARIABLE M0M_01_ERROR "width_M_01"
 VARIABLE M0M_02_ERROR "width_M_02"
 VARIABLE M0M_03_ERROR "width_M_03"
 VARIABLE M0M_04_ERROR "width_M_04"
 VARIABLE M0M_05_ERROR "width_M_05"
 VARIABLE M0S_01_ERROR "width_S_01"
 VARIABLE M0S_02_ERROR "width_S_02"
 VARIABLE M0_00_ERROR "Only Rectangular M0 shape is allowed and only allowed in OGD."
 VARIABLE M0_126_ERROR "(B:28-32),(C:54-80) not allowed pairs"
 VARIABLE M0_127_ERROR "(B:36-60),(C:78-80) not allowed pairs"
 VARIABLE M0_128_ERROR "(B:78-80),(C:28) not allowed pairs"
 VARIABLE M0_129_ERROR "(B),(B)"
 VARIABLE M0_130_ERROR "(C),(C)"
 VARIABLE M0_131_ERROR "(B:28-32),(C:28-40),(B:28-48)"
 VARIABLE M0_132_ERROR "(B:28-32),(C:32-46),(B:54-60)"
 VARIABLE M0_133_ERROR "(B:28-32),(C:32-48),(B:78-80)"
 VARIABLE M0_134_ERROR "(B:36-48),(C:28-48),(B:36-48)"
 VARIABLE M0_135_ERROR "(B:36-60),(C:32-60),(B:54-80)"
 VARIABLE M0_136_ERROR "(B:78-80),(C:32-80),(B:78-80)"
 VARIABLE M0_137_ERROR "(B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets"
 VARIABLE M0_138_ERROR "(B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets"
 VARIABLE M0_139_ERROR "(B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_140_ERROR "(B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets"
 VARIABLE M0_141_ERROR "(B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets"
 VARIABLE M0_142_ERROR "(B:78-80),(C:28),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_21_ERROR "B to C only space"
 VARIABLE M0_23_ERROR "M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines."
 VARIABLE M0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42"
 VARIABLE M0_42_ERROR "End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_48_ERROR "Minimum overlap of line ends in opposite directions at minimum side-to-side space"
 VARIABLE M0_60_ERROR "Min length of M0 line (any type, any width)"
 VARIABLE M0_812_ERROR "Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_813_ERROR "Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_814_ERROR "Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)"
 VARIABLE M0_82_ERROR "Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_822_ERROR "Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_823_ERROR "Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_83_ERROR "Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks"
 VARIABLE M0_832_ERROR "Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_84_ERROR "M0_41/42 ETE to M0_42 ETE min space PGD"
 VARIABLE M0_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M0_842_ERROR "End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_85_ERROR "M0_41/42 ETE to M0_42 ETE min space OGD"
 VARIABLE M0_91_ERROR "Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks"
 VARIABLE M0_92_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93"
 VARIABLE M0_93_ERROR "Limit of ETE region length PGD for M0_92"
 VARIABLE M0_94_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95"
 VARIABLE M0_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M0_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M0_95_ERROR "Limit of ETE region length PGD for M0_94"
 VARIABLE M0_96_ERROR "Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95"
 VARIABLE M0_97_ERROR "Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98"
 VARIABLE M0_98_ERROR "Length of ETE space region PGD (>=)"
 VARIABLE M10_00_ERROR "Only Rectangular M10 shape is allowed for width_01 and width_04/06/07/08 shield wires."
 VARIABLE M10_01_ERROR "width_01 value (OGD only)"
 VARIABLE M10_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M10_03_ERROR "width_03 value (OGD only)"
 VARIABLE M10_04_ERROR "width_04 value (OGD/PGD)"
 VARIABLE M10_05_ERROR "width_05 value (OGD only)"
 VARIABLE M10_06_ERROR "width_06 value (OGD only)"
 VARIABLE M10_07_ERROR "width_07 value (OGD only)"
 VARIABLE M10_08_ERROR "width_08 value (OGD only)"
 VARIABLE M10_09_ERROR "width_09 value (OGD only)"
 VARIABLE M10_10_ERROR "width_10 value (OGD only)"
 VARIABLE M10_121_ERROR "width_07 to width_07 space, fixed space exception (fixed value)"
 VARIABLE M10_20_ERROR "width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides"
 VARIABLE M10_21_ERROR "width_01 to width_01/04/06/07/08 space, fixed space1"
 VARIABLE M10_22_ERROR "width_01 to width_01/04/06/07/08 space, fixed space2"
 VARIABLE M10_23_ERROR "width_01 to width_01/04/06/07/08 space, fixed space3"
 VARIABLE M10_24_ERROR "width_02-09 to width_02-09 space, min unrestricted"
 VARIABLE M10_35_ERROR "Width_02/04 to width_02/04 space, min unrestricted"
 VARIABLE M10_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M10_38"
 VARIABLE M10_38_ERROR "Min unrestricted space for rule M10_37"
 VARIABLE M10_41_ERROR "Metal10 end-to-end space (min)"
 VARIABLE M10_42_ERROR "Metal10 end-to-end space width_01 line to any line (min)"
 VARIABLE M10_50_ERROR "Width_02/04 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire."
 VARIABLE M10_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M10_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M10_60_ERROR "Min length for all widths"
 VARIABLE M10_65_ERROR "Min required M10 hole area (sq um)"
 VARIABLE M10_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M10_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M10_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M10_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M10err_01_ERROR "Metal10 width_01 value (OGD only)"
 VARIABLE M10err_05_ERROR "Metal10 width_05 value (OGD only)"
 VARIABLE M10err_06_ERROR "Metal10 width_06 value (OGD only)"
 VARIABLE M10err_09_ERROR "Metal10 width_09 value (OGD only)"
 VARIABLE M10err_10_ERROR "Metal10 width_10 value (OGD only)"
 VARIABLE M10err_21_ERROR "BDW-specific Metal10 min space (values less than this are disallowed)"
 VARIABLE M11_00_ERROR "Only Rectangular M11 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M11_01_ERROR "width_01 value (PGD only)"
 VARIABLE M11_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M11_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M11_04_ERROR "width_04 value (PGD only)"
 VARIABLE M11_05_ERROR "width_05 value (PGD only)"
 VARIABLE M11_06_ERROR "width_06 value (PGD only)"
 VARIABLE M11_07_ERROR "width_07 value (PGD only)"
 VARIABLE M11_08_ERROR "width_08 value (PGD only)"
 VARIABLE M11_09_ERROR "width_09 value (PGD only)"
 VARIABLE M11_10_ERROR "width_10 value (PGD only)"
 VARIABLE M11_121_ERROR "width_06 to width_06 space, fixed space exception (fixed value)"
 VARIABLE M11_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M11_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M11_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M11_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M11_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M11_35_ERROR "Width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M11_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M11_38"
 VARIABLE M11_38_ERROR "Min unrestricted space for rule M11_37"
 VARIABLE M11_41_ERROR "Metal11 end-to-end space (min)"
 VARIABLE M11_42_ERROR "Metal11 end-to-end space width_01 line to any line (min)"
 VARIABLE M11_43_ERROR "M11 coverage of Square Via10 orthogonal edge"
 VARIABLE M11_50_ERROR "Width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M11_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M11_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M11_60_ERROR "Min length for all widths"
 VARIABLE M11_65_ERROR "Min required M11 hole area (sq um)"
 VARIABLE M11_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M11_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M11_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M11_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M12_01_ERROR "M12 width, minimum"
 VARIABLE M12_02_ERROR "M12 space, minimum"
 VARIABLE M12_21_ERROR "Maximum allowed M12 width"
 VARIABLE M12_22_ERROR "Min required M12 hole area (sq um)"
 VARIABLE M12_23_ERROR "Minimum length of at least one M12 segment, when two segments are adjacent at a corner"
 VARIABLE M12_24_ERROR "Min required M12 length/extent"
 VARIABLE M12_41_ERROR "Min M12 coverage of Square Via11 (one edge at a corner)"
 VARIABLE M12_43_ERROR "Min M12 coverage of Square Via11 orthogonal edge"
 VARIABLE M12_51_ERROR "Min M12 coverage of Rectangular Via11 (one edge at a corner)"
 VARIABLE M12_52_ERROR "Min M12 coverage of Rectangular Via11 orthogonal edge"
 VARIABLE M1F_01_ERROR "M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)"
 VARIABLE M1F_02_ERROR "M1 notch can be only on Metal1C"
 VARIABLE M1F_03_ERROR "M1 nub can be only on Metal1B"
 VARIABLE M1F_04_ERROR "M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)"
 VARIABLE M1F_11_ERROR "M1 nub width (in PGD), fixed value"
 VARIABLE M1F_12_ERROR "Max nub depth (in OGD)"
 VARIABLE M1F_13_ERROR "M1 notch length (in PGD), fixed value"
 VARIABLE M1F_14_ERROR "Min notch width (in OGD)"
 VARIABLE M1F_15_ERROR "Center of the neighboring nub and notch must be aligned"
 VARIABLE M1F_21_ERROR "Min space between M1 notch and Via0/Via1 (in PGD)"
 VARIABLE M1F_22_ERROR "Min M1 end offset from M1 notch section (in neighboring metal1B lines)"
 VARIABLE M1F_23_ERROR "Min space between M1 notches (in all direction)"
 VARIABLE M1F_24_ERROR "Min space between M1 nubs (in all direction)"
 VARIABLE M1F_31_ERROR "M1 color region is marked with Metal1BCregionID (82;71)"
 VARIABLE M1F_32_ERROR "Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way"
 VARIABLE M1F_33_ERROR "Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)"
 VARIABLE M1F_34_ERROR "Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)"
 VARIABLE M1F_35_ERROR "All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)"
 VARIABLE M1F_36_ERROR "All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules"
 VARIABLE M1F_40_ERROR "First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)"
 VARIABLE M1F_41_ERROR "Each M1 color region must begin with Metal1B and end with Metal1B"
 VARIABLE M1F_42_ERROR "B-B, C-C pairs are not allowed"
 VARIABLE M1F_43_ERROR "Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_44_ERROR "Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_45_ERROR "M1BCregionID PGD edge must be coincide with Metal1B edge inside"
 VARIABLE M1F_46_ERROR "Min metal1 keepaway space from M1BCregionID (PGD and OGD)"
 VARIABLE M1_00_ERROR "M1 width_01 is not allowed over ULPpitchID or TRDTOULP"
 VARIABLE M1_01_ERROR "M1 width_01 value (fixed), PGD only"
 VARIABLE M1_100_ERROR "M1 width_02 is only allowed inside ULPpitchID"
 VARIABLE M1_101_ERROR "M1 width_02 value (fixed), PGD only"
 VARIABLE M1_21_ERROR "M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)"
 VARIABLE M1_290_ERROR "All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die"
 VARIABLE M1_291_ERROR "All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)"
 VARIABLE M1_36_ERROR "Maximum space between M1 lines (OGD/PGD) (<)"
 VARIABLE M1_41_ERROR "Min end-to-end space (width_01 to width_01 or width_02 to width_02)"
 VARIABLE M1_42_ERROR "Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43"
 VARIABLE M1_43_ERROR "M1 lines shorter than this length are subject to M1_42"
 VARIABLE M1_60_ERROR "Min length of M1 line"
 VARIABLE M1_69_ERROR "A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides"
 VARIABLE M1_81_ERROR "Minimum overlap of adjacent line-ends in opposite directions"
 VARIABLE M1_84_ERROR "Minimum offset between adjacent line-ends in opposite directions"
 VARIABLE M1_85_ERROR "Maximum offset between adjacent line-ends for line-end edges to be considered unexposed"
 VARIABLE M1_86_ERROR "Minimum exposed offset between adjacent line-ends in same direction"
 VARIABLE M1_87_ERROR "Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides"
 VARIABLE M2BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M2BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M2BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M2BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M2BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M2BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M2BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below)"
 VARIABLE M2BB_36_ERROR "Maximum space in PGD (<) if rule M2BB_37 is not met"
 VARIABLE M2BB_37_ERROR "Maximum space in OGD (<) if rule M2BB_36 is not met"
 VARIABLE M2BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M2BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M2CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M2L_01_ERROR "width_L_01"
 VARIABLE M2L_02_ERROR "width_L_02"
 VARIABLE M2L_03_ERROR "width_L_03"
 VARIABLE M2L_05_ERROR "width_L_05"
 VARIABLE M2L_06_ERROR "width_L_06"
 VARIABLE M2L_07_ERROR "width_L_07"
 VARIABLE M2M_01_ERROR "width_M_01"
 VARIABLE M2M_02_ERROR "width_M_02"
 VARIABLE M2M_03_ERROR "width_M_03"
 VARIABLE M2S_01_ERROR "width_S_01"
 VARIABLE M2S_02_ERROR "width_S_02"
 VARIABLE M2S_03_ERROR "width_S_03"
 VARIABLE M2S_04_ERROR "width_S_04"
 VARIABLE M2_00_ERROR "Only Rectangular M2 shape is allowed and only allowed in OGD."
 VARIABLE M2_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M2_127_ERROR "(B:38-46),(C:84) not allowed pairs"
 VARIABLE M2_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M2_129_ERROR "(B),(B)"
 VARIABLE M2_130_ERROR "(C),(C)"
 VARIABLE M2_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M2_132_ERROR "(B:28-46),(C:28-56),(B:38-46)"
 VARIABLE M2_133_ERROR "(B:28-36),(C:38-56),(B:56-84)"
 VARIABLE M2_134_ERROR "(B:38-46),(C:38-76),(B:56-84)"
 VARIABLE M2_135_ERROR "(B:56-84),(C:38-84),(B:56-84)"
 VARIABLE M2_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M2_137_ERROR "(B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets"
 VARIABLE M2_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_139_ERROR "(B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M2_147_ERROR "Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147"
 VARIABLE M2_148_ERROR "Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148"
 VARIABLE M2_20_ERROR "Line ends are extended by M2_20 before doing any side to side space checks"
 VARIABLE M2_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M2_22_ERROR "Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)"
 VARIABLE M2_23_ERROR "M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines."
 VARIABLE M2_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38"
 VARIABLE M2_38_ERROR "Min unrestricted space for rule M2_37 "
 VARIABLE M2_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M2_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M2_43_ERROR "Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 "
 VARIABLE M2_44_ERROR "All line ends for widths <= M2_45 must be aligned or covered at M2_46 space "
 VARIABLE M2_45_ERROR "Max width for M2_44 check "
 VARIABLE M2_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M2_44 check"
 VARIABLE M2_47_ERROR "Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M2_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M2_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires"
 VARIABLE M2_60_ERROR "Min length of M2 line (any type, any width)"
 VARIABLE M2_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M2_842_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M2_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M2_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M3BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M3BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M3BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M3BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M3BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M3BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M3BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M3BB_36_ERROR "Maximum space in OGD (<) if rule M3BB_37 is not met"
 VARIABLE M3BB_37_ERROR "Maximum space in PGD (<) if rule M3BB_36 is not met"
 VARIABLE M3BB_38_ERROR "Min OGD space between multi-track-skip spaces"
 VARIABLE M3BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M3CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M3L_01_ERROR "width_L_01"
 VARIABLE M3L_02_ERROR "width_L_02"
 VARIABLE M3L_03_ERROR "width_L_03"
 VARIABLE M3L_04_ERROR "width_L_04"
 VARIABLE M3L_05_ERROR "width_L_05"
 VARIABLE M3L_06_ERROR "width_L_06"
 VARIABLE M3L_07_ERROR "width_L_07"
 VARIABLE M3L_08_ERROR "width_L_08"
 VARIABLE M3L_09_ERROR "width_L_09"
 VARIABLE M3M_01_ERROR "width_M_01"
 VARIABLE M3M_02_ERROR "width_M_02"
 VARIABLE M3M_03_ERROR "width_M_03"
 VARIABLE M3M_04_ERROR "width_M_04"
 VARIABLE M3M_05_ERROR "width_M_05"
 VARIABLE M3M_06_ERROR "width_M_06"
 VARIABLE M3S_01_ERROR "width_S_01"
 VARIABLE M3S_02_ERROR "width_S_02"
 VARIABLE M3S_03_ERROR "width_S_03"
 VARIABLE M3S_04_ERROR "width_S_04"
 VARIABLE M3_00_ERROR "Only Rectangular M3 shape is allowed and only allowed in PGD."
 VARIABLE M3_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M3_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M3_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M3_129_ERROR "(B),(B)"
 VARIABLE M3_130_ERROR "(C),(C)"
 VARIABLE M3_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M3_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M3_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M3_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M3_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M3_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M3_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M3_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M3_142_ERROR "(B:38-52),(C:82-84),(B:56-84)"
 VARIABLE M3_143_ERROR "(B:56-84),(C:32-36),(B:56-84)"
 VARIABLE M3_147_ERROR "Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147"
 VARIABLE M3_148_ERROR "Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148"
 VARIABLE M3_20_ERROR "Line ends are extended by M3_20 before doing any side to side space checks"
 VARIABLE M3_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M3_22_ERROR "Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)"
 VARIABLE M3_23_ERROR "M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines."
 VARIABLE M3_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38"
 VARIABLE M3_38_ERROR "Min unrestricted space for rule M3_37"
 VARIABLE M3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M3_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M3_43_ERROR "Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 "
 VARIABLE M3_44_ERROR "All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space "
 VARIABLE M3_45_ERROR "Max width for M3_44 check "
 VARIABLE M3_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M3_44 check"
 VARIABLE M3_47_ERROR "Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M3_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M3_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires"
 VARIABLE M3_60_ERROR "Min length of M3 line (any type, any width)"
 VARIABLE M3_841_ERROR "Minimum C line length, in PGD (>) "
 VARIABLE M3_842_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M3_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M3_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M4BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M4BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M4BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M4BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M4BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M4BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M4BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M4BB_36_ERROR "Maximum space in PGD (<) if rule M4BB_37 is not met"
 VARIABLE M4BB_37_ERROR "Maximum space in OGD (<) if rule M4BB_36 is not met"
 VARIABLE M4BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M4BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M4CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M4L_01_ERROR "width_L_01"
 VARIABLE M4L_02_ERROR "width_L_02"
 VARIABLE M4L_03_ERROR "width_L_03"
 VARIABLE M4L_05_ERROR "width_L_05"
 VARIABLE M4L_06_ERROR "width_L_06"
 VARIABLE M4L_07_ERROR "width_L_07"
 VARIABLE M4L_08_ERROR "width_L_08"
 VARIABLE M4L_09_ERROR "width_L_09"
 VARIABLE M4M_02_ERROR "width_M_02"
 VARIABLE M4M_03_ERROR "width_M_03"
 VARIABLE M4S_01_ERROR "width_S_01"
 VARIABLE M4S_02_ERROR "width_S_02"
 VARIABLE M4S_03_ERROR "width_S_03"
 VARIABLE M4S_04_ERROR "width_S_04"
 VARIABLE M4_00_ERROR "Only Rectangular M4 shape is allowed and only allowed in OGD."
 VARIABLE M4_01_ERROR "width_01 value (OGD only)"
 VARIABLE M4_02_ERROR "width_02 value (OGD only)"
 VARIABLE M4_03_ERROR "width_03 value (OGD only)"
 VARIABLE M4_04_ERROR "width_04 value (OGD only)"
 VARIABLE M4_05_ERROR "width_05 value (OGD only)"
 VARIABLE M4_06_ERROR "width_06 value (OGD only)"
 VARIABLE M4_07_ERROR "width_07 value (OGD only)"
 VARIABLE M4_08_ERROR "width_08 value (OGD only)"
 VARIABLE M4_09_ERROR "width_09 value (OGD only)"
 VARIABLE M4_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M4_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M4_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M4_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M4_11_ERROR "width_11 value (OGD only)"
 VARIABLE M4_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M4_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M4_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M4_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M4_128_ERROR "(B:54-84),(C:28-36) not allowed pairs"
 VARIABLE M4_129_ERROR "(B),(B)"
 VARIABLE M4_130_ERROR "(C),(C)"
 VARIABLE M4_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M4_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M4_133_ERROR "(B:28-36),(C:40-56),(B:54-84)"
 VARIABLE M4_134_ERROR "(B:40-46),(C:40-76),(B:54-84)"
 VARIABLE M4_135_ERROR "(B:54-84),(C:40-84),(B:54-84)"
 VARIABLE M4_136_ERROR "(B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M4_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M4_138_ERROR "(B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_139_ERROR "(B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_140_ERROR "(B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M4_142_ERROR "(B:28),(C:54),(B:76) not allowed B-C-B sets"
 VARIABLE M4_147_ERROR "Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147"
 VARIABLE M4_148_ERROR "Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148"
 VARIABLE M4_20_ERROR "Line ends are extended by M4_20 before doing any side to side space checks"
 VARIABLE M4_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M4_22_ERROR "Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)"
 VARIABLE M4_23_ERROR "M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines."
 VARIABLE M4_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M4_249_ERROR "Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)"
 VARIABLE M4_25_ERROR "width_02/03 to width_04-11 space range min"
 VARIABLE M4_250_ERROR "Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge"
 VARIABLE M4_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M4_252_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M4_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M4_26_ERROR "width_02/03 to width_04-11 space range max"
 VARIABLE M4_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M4_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M4_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M4_27_ERROR "width_04-07 to width_04-11 space range min"
 VARIABLE M4_28_ERROR "width_04-07 to width_04-11 space range max"
 VARIABLE M4_31_ERROR "width_01 is not allowed to be next to width_03 to width_11"
 VARIABLE M4_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M4_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M4_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38"
 VARIABLE M4_38_ERROR "Min unrestricted space for rule M4_37"
 VARIABLE M4_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M4_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M4_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M4_43_ERROR "Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 "
 VARIABLE M4_44_ERROR "All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space "
 VARIABLE M4_45_ERROR "Max width for M4_44 check "
 VARIABLE M4_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M4_44 check"
 VARIABLE M4_47_ERROR "Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M4_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M4_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires"
 VARIABLE M4_51_ERROR "Width_01-11 attacker to width_10 victim min space"
 VARIABLE M4_52_ERROR "Width_10 attacker to width_08-11 victim min space"
 VARIABLE M4_53_ERROR "Width_10 line cannot attack a width_01-07 victim"
 VARIABLE M4_60_ERROR "Min length of M4 line (any type, any width)"
 VARIABLE M4_62_ERROR "Min edge length of width_01-07 line"
 VARIABLE M4_63_ERROR "Min length of width_10 nub"
 VARIABLE M4_65_ERROR "Min length of holes"
 VARIABLE M4_70_ERROR "Minimum segment length"
 VARIABLE M4_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M4_72_ERROR "segments can be smaller than M4_70 if both adjacent segments are >= M4_73"
 VARIABLE M4_73_ERROR "Minimum segment lengths for M4_72"
 VARIABLE M4_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M4_81_ERROR "Internal corner-to-corner width "
 VARIABLE M4_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M4_83_ERROR "Min width of notched line section"
 VARIABLE M4_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M4_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M4_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M5BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M5BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M5BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M5BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M5BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M5BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M5BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M5BB_36_ERROR "Maximum space in OGD (<) if rule M5BB_37 is not met"
 VARIABLE M5BB_37_ERROR "Maximum space in PGD (<) if rule M5BB_36 is not met"
 VARIABLE M5BB_38_ERROR "Min OGD space between unrestricted spaces"
 VARIABLE M5BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M5CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M5L_01_ERROR "width_L_01"
 VARIABLE M5L_02_ERROR "width_L_02"
 VARIABLE M5L_03_ERROR "width_L_03"
 VARIABLE M5L_05_ERROR "width_L_05"
 VARIABLE M5L_06_ERROR "width_L_06"
 VARIABLE M5L_07_ERROR "width_L_07"
 VARIABLE M5L_09_ERROR "width_L_09"
 VARIABLE M5M_02_ERROR "width_M_02"
 VARIABLE M5M_03_ERROR "width_M_03"
 VARIABLE M5S_01_ERROR "width_S_01"
 VARIABLE M5S_02_ERROR "width_S_02"
 VARIABLE M5S_03_ERROR "width_S_03"
 VARIABLE M5S_04_ERROR "width_S_04"
 VARIABLE M5_00_ERROR "Only Rectangular M5 shape is allowed and only allowed in PGD."
 VARIABLE M5_01_ERROR "width_01 value (PGD only)"
 VARIABLE M5_02_ERROR "width_02 value (PGD only)"
 VARIABLE M5_03_ERROR "width_03 value (PGD only)"
 VARIABLE M5_04_ERROR "width_04 value (PGD only)"
 VARIABLE M5_05_ERROR "width_05 value (PGD only)"
 VARIABLE M5_06_ERROR "width_06 value (PGD only)"
 VARIABLE M5_07_ERROR "width_07 value (PGD only)"
 VARIABLE M5_08_ERROR "width_08 value (PGD only)"
 VARIABLE M5_09_ERROR "width_09 value (PGD only)"
 VARIABLE M5_10_ERROR "width_10 value (PGD/OGD)"
 VARIABLE M5_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M5_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M5_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M5_11_ERROR "width_11 value (PGD only)"
 VARIABLE M5_12_ERROR "width_12 value (PGD only)"
 VARIABLE M5_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M5_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M5_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M5_127_ERROR "(B:40-46),(C:84) not allowed B-C-B pairs"
 VARIABLE M5_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M5_129_ERROR "(B),(B)"
 VARIABLE M5_13_ERROR "width_13 value (PGD only)"
 VARIABLE M5_130_ERROR "(C),(C)"
 VARIABLE M5_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M5_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M5_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M5_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M5_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M5_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M5_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M5_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_14_ERROR "width_14 value (PGD only)"
 VARIABLE M5_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M5_147_ERROR "Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147"
 VARIABLE M5_148_ERROR "Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148"
 VARIABLE M5_149_ERROR "Metal5 line <= width_04 cannot have exposed edges (see M5_150 exception to this rule)"
 VARIABLE M5_15_ERROR "width_15 value (PGD only)"
 VARIABLE M5_150_ERROR "Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_151/152/153"
 VARIABLE M5_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M5_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M5_153_ERROR "Minimum overlap (in OGD) of the facing line ends forming the ETE space (>=)"
 VARIABLE M5_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M5_160_ERROR "Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M5_161 "
 VARIABLE M5_161_ERROR "Fixed ETE space for M5_160 (=), and Minimum ETE space for M5_162 (>)"
 VARIABLE M5_162_ERROR "Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M5_161 "
 VARIABLE M5_20_ERROR "Line ends are extended by M5_20 before doing any side to side space checks"
 VARIABLE M5_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M5_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M5_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M5_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M5_249_ERROR "Metal5 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M5_250 exception to this rule)"
 VARIABLE M5_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M5_250_ERROR "Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_251/252/253, forming a line end bridge"
 VARIABLE M5_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M5_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M5_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M5_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M5_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M5_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M5_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M5_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M5_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M5_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M5_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M5_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M5_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M5_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M5_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38"
 VARIABLE M5_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M5_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M5_41_ERROR "Metal5 end-to-end space (min)"
 VARIABLE M5_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M5_43_ERROR "Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 "
 VARIABLE M5_44_ERROR "Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M5_45"
 VARIABLE M5_45_ERROR "Max overlap between facing line ends for rule M5_44"
 VARIABLE M5_46_ERROR "Maximum allowed length of exposed edge of a width_01-07/12 line"
 VARIABLE M5_47_ERROR "Min ETE space between a <=M5_03 line and a <=M5_07 line, when the line ends are not facing each other (The line ends of the <=M5_03 wide lines are extended by M5_48 prior to this check)"
 VARIABLE M5_48_ERROR "Line end extensions of the <=M5_03 width lines for M5_47 check"
 VARIABLE M5_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires"
 VARIABLE M5_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M5_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M5_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M5_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M5_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M5_63_ERROR "Min length of width_10 nub"
 VARIABLE M5_65_ERROR "Min length of holes"
 VARIABLE M5_70_ERROR "Minimum segment length"
 VARIABLE M5_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M5_72_ERROR "A segment can be smaller than M5_70 if it has two adjacent segments >= M5_73"
 VARIABLE M5_73_ERROR "Minimum segment lengths for rule M5_72"
 VARIABLE M5_74_ERROR "M5_72 segment to line end space"
 VARIABLE M5_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M5_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M5_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M5_83_ERROR "Min width of notched line section"
 VARIABLE M5_84_ERROR "Rule M5_83 applies to notch length less than M5_84"
 VARIABLE M5_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M5_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M5err_00_ERROR "Metal5 width_00 value (PGD only)"
 VARIABLE M6_00_ERROR "width_00 value (OGD only)"
 VARIABLE M6_01_ERROR "width_01 value (OGD only)"
 VARIABLE M6_02_ERROR "width_02 value (OGD only)"
 VARIABLE M6_03_ERROR "width_03 value (OGD only)"
 VARIABLE M6_04_ERROR "width_04 value (OGD only)"
 VARIABLE M6_05_ERROR "width_05 value (OGD only)"
 VARIABLE M6_06_ERROR "width_06 value (OGD only)"
 VARIABLE M6_07_ERROR "width_07 value (OGD only)"
 VARIABLE M6_08_ERROR "width_08 value (OGD only)"
 VARIABLE M6_09_ERROR "width_09 value (OGD only)"
 VARIABLE M6_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M6_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M6_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M6_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M6_11_ERROR "width_11 value (OGD only)"
 VARIABLE M6_12_ERROR "width_12 value (OGD only)"
 VARIABLE M6_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M6_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M6_13_ERROR "width_13 value (OGD only)"
 VARIABLE M6_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M6_14_ERROR "width_14 value (OGD only)"
 VARIABLE M6_149_ERROR "Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)"
 VARIABLE M6_15_ERROR "width_15 value (OGD only)"
 VARIABLE M6_150_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153"
 VARIABLE M6_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_153_ERROR "Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)"
 VARIABLE M6_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M6_160_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 "
 VARIABLE M6_161_ERROR "Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)"
 VARIABLE M6_162_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 "
 VARIABLE M6_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M6_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M6_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M6_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M6_249_ERROR "Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)"
 VARIABLE M6_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M6_250_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge"
 VARIABLE M6_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M6_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M6_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M6_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M6_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M6_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M6_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M6_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M6_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M6_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M6_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M6_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M6_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38"
 VARIABLE M6_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M6_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M6_41_ERROR "Metal6 end-to-end space (min)"
 VARIABLE M6_44_ERROR "Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45"
 VARIABLE M6_45_ERROR "Max overlap between facing line ends for rule M6_44"
 VARIABLE M6_46_ERROR "Maximum allowed length of exposed edge of a width_01-07/12 line"
 VARIABLE M6_47_ERROR "Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)"
 VARIABLE M6_48_ERROR "Line end extensions of the <=M6_03 wide line for M6_47 check"
 VARIABLE M6_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M6_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M6_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M6_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M6_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M6_63_ERROR "Min length of width_10 nub"
 VARIABLE M6_65_ERROR "Min length of holes"
 VARIABLE M6_70_ERROR "Minimum segment length"
 VARIABLE M6_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M6_72_ERROR "A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73"
 VARIABLE M6_73_ERROR "Minimum segment lengths for rule M6_72"
 VARIABLE M6_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M6_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M6_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M6_83_ERROR "Min width of notched line section"
 VARIABLE M6_84_ERROR "Rule M6_83 applies to notch length less than M6_84"
 VARIABLE M7_00_ERROR "width_00 value (PGD only)"
 VARIABLE M7_01_ERROR "width_01 value (PGD only)"
 VARIABLE M7_02_ERROR "width_02 value (PGD only)"
 VARIABLE M7_03_ERROR "width_03 value (PGD/OGD)"
 VARIABLE M7_04_ERROR "width_04 value (PGD only)"
 VARIABLE M7_05_ERROR "width_05 value (PGD only)"
 VARIABLE M7_06_ERROR "width_06 value (PGD only)"
 VARIABLE M7_07_ERROR "width_07 value (PGD only)"
 VARIABLE M7_08_ERROR "width_08 value (PGD only)"
 VARIABLE M7_09_ERROR "width_09 value (PGD only)"
 VARIABLE M7_21_ERROR "width_01/02 to width_01/02 space range1 min"
 VARIABLE M7_22_ERROR "width_01/02 to width_01/02 space range1 max"
 VARIABLE M7_23_ERROR "width_00/01 to width_00-09 space range2 min"
 VARIABLE M7_24_ERROR "width_00/01 to width_00-09 space range2 max"
 VARIABLE M7_25_ERROR "width_00/01 to width_00-09 unrestricted space min"
 VARIABLE M7_26_ERROR "width_01/02 to width_03/04/05/06/07 space range1 min"
 VARIABLE M7_27_ERROR "width_01/02 to width_03/04/05/06/07 space range1 max"
 VARIABLE M7_31_ERROR "width_03/04 to width_03/04 unrestricted space (min)"
 VARIABLE M7_32_ERROR "width_03/0405/06/07 to width_05/06/07 unrestricted space (min)"
 VARIABLE M7_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M7_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38"
 VARIABLE M7_38_ERROR "Min unrestricted space for rule M7_37"
 VARIABLE M7_41_ERROR "width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)"
 VARIABLE M7_51_ERROR "width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)"
 VARIABLE M7_52_ERROR "width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M7_60_ERROR "Min length for all widths"
 VARIABLE M7_65_ERROR "Min length of holes"
 VARIABLE M7_70_ERROR "Minimum segment length"
 VARIABLE M7_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M7_72_ERROR "A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73"
 VARIABLE M7_73_ERROR "Minimum segment lengths for rule M7_72"
 VARIABLE M7_74_ERROR "Minimum M7_72 segment to line end space"
 VARIABLE M7_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M7_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M7_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M7_83_ERROR "Min width of notched line section"
 VARIABLE M7_84_ERROR "Rule M7_83 applies to notch length less than M7_84"
 VARIABLE M7err_00_ERROR "Metal7 width_00 value (PGD only)"
 VARIABLE M7err_01_ERROR "Metal7 width_01 value (PGD only)"
 VARIABLE M7err_08_ERROR "Metal7 width_08 value (PGD only)"
 VARIABLE M8_00_ERROR "width_00 value (OGD only)"
 VARIABLE M8_01_ERROR "width_01 value (OGD only)"
 VARIABLE M8_02_ERROR "width_02 value (OGD only)"
 VARIABLE M8_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M8_04_ERROR "width_04 value (OGD only)"
 VARIABLE M8_05_ERROR "width_05 value (OGD only)"
 VARIABLE M8_06_ERROR "width_06 value (OGD only)"
 VARIABLE M8_07_ERROR "width_07 value (OGD only)"
 VARIABLE M8_08_ERROR "width_08 value (OGD only)"
 VARIABLE M8_09_ERROR "width_09 value (OGD only)"
 VARIABLE M8_10_ERROR "width_10 value (OGD only)"
 VARIABLE M8_121_ERROR "width_06 to width_06 space, fixed space exception (fixed value)"
 VARIABLE M8_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M8_21_ERROR "width_00 to width_00-05 space range1 min"
 VARIABLE M8_22_ERROR "width_00 to width_00-05 space range1 max"
 VARIABLE M8_23_ERROR "width_00 to width_00-08 space range2 min"
 VARIABLE M8_24_ERROR "width_00 to width_00-08 space range2 max"
 VARIABLE M8_25_ERROR "width_00 to width_00-08 unrestricted space min"
 VARIABLE M8_26_ERROR "width_00 to width_06/07/08 space range1 min"
 VARIABLE M8_27_ERROR "width_00 to width_06/07/08 space range1 max"
 VARIABLE M8_32_ERROR "width_02-08 to width_02-08 unrestricted space (min)"
 VARIABLE M8_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M8_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38"
 VARIABLE M8_38_ERROR "Min unrestricted space for rule M8_37"
 VARIABLE M8_41_ERROR "Metal8 end-to-end space (min)"
 VARIABLE M8_42_ERROR "Metal8 end-to-end space for width_01 line to any line (min)"
 VARIABLE M8_50_ERROR "Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M8_51_ERROR "width_03 attacker to width_00-08 victim unrestricted space OGD (min)"
 VARIABLE M8_52_ERROR "width_00-08 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M8_60_ERROR "Min length for all widths"
 VARIABLE M8_65_ERROR "Min length of holes"
 VARIABLE M8_70_ERROR "Minimum segment length"
 VARIABLE M8_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M8_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M8_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M8_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M8_83_ERROR "Min width of notched line section"
 VARIABLE M8_84_ERROR "Rule M8_83 applies to notch length less than M8_84"
 VARIABLE M8err_00_ERROR "Metal8 width_00 value (OGD only)"
 VARIABLE M8err_09_ERROR "Metal8 width_09 value (OGD only)"
 VARIABLE M8err_21_ERROR "BDW-specific Metal8 min space (values less than this are disallowed)"
 VARIABLE M9_00_ERROR "width_00 value (PGD only)"
 VARIABLE M9_01_ERROR "M9 width, minimum"
 VARIABLE M9_02_ERROR "width_02 value (PGD only)"
 VARIABLE M9_03_ERROR "width_03 value (PGD)"
 VARIABLE M9_04_ERROR "width_04 value (PGD/OGD)"
 VARIABLE M9_05_ERROR "width_05 value (PGD only)"
 VARIABLE M9_06_ERROR "width_06 value (PGD only)"
 VARIABLE M9_07_ERROR "width_07 value (PGD only)"
 VARIABLE M9_08_ERROR "width_08 value (PGD only)"
 VARIABLE M9_09_ERROR "width_09 value (PGD only)"
 VARIABLE M9_121_ERROR "width_07 to width_07 space, fixed space exception"
 VARIABLE M9_20_ERROR "width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides"
 VARIABLE M9_21_ERROR "width_00 to width_00-06 space range1 min"
 VARIABLE M9_22_ERROR "width_00 to width_00-06 space range1 max"
 VARIABLE M9_23_ERROR "width_00 to width_00-09 space range2 min"
 VARIABLE M9_24_ERROR "width_00 to width_00-09 space range2 max"
 VARIABLE M9_25_ERROR "width_00 to width_00-09 unrestricted space min"
 VARIABLE M9_26_ERROR "width_00 to width_07-09 space range1 min"
 VARIABLE M9_27_ERROR "width_00 to width_07-09 space range1 max"
 VARIABLE M9_32_ERROR "width_02-09 to width_02-09 unrestricted space (min)"
 VARIABLE M9_35_ERROR "width_04 to width_04 unrestricted space (min) "
 VARIABLE M9_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M9_38"
 VARIABLE M9_38_ERROR "Min unrestricted space for rule M9_37"
 VARIABLE M9_41_ERROR "Metal9 end-to-end space (min)"
 VARIABLE M9_42_ERROR "Metal9 end-to-end space width_01 line to any line (min)"
 VARIABLE M9_43_ERROR "Min M9 coverage of Square Via8 orthogonal edge"
 VARIABLE M9_50_ERROR "width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire."
 VARIABLE M9_51_ERROR "width_04 attacker to width_00-09 victim unrestricted space PGD (min)"
 VARIABLE M9_52_ERROR "width_00-09 attacker to width_04 victim unrestricted space OGD (min)"
 VARIABLE M9_60_ERROR "Min length for all widths"
 VARIABLE M9_65_ERROR "Min length of holes"
 VARIABLE M9_70_ERROR "Minimum segment length"
 VARIABLE M9_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M9_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M9_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M9_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M9_83_ERROR "Min width of notched line section"
 VARIABLE M9_84_ERROR "Rule M9_83 applies to notch length less than M9_84"
 VARIABLE MC_01_ERROR "Outer edges of the PRS cells must be line-on-line with the EDM cells boundary."
 VARIABLE MC_02_ERROR "CE1/2 cannot overlap the PRS cells "
 VARIABLE MC_03_ERROR "CE1/2 cannot overlap the logo cells"
 VARIABLE MIM_01_ERROR "CE1/2 width min"
 VARIABLE MIM_02_ERROR "CE1/2 space min"
 VARIABLE MIM_03_ERROR "Minimum offset between CE1-CE2 edges"
 VARIABLE MIM_04_ERROR "Minimum overlap between CE1-CE2 layers"
 VARIABLE MIM_05_ERROR "CE1-CE2 edges cannot cross each other"
 VARIABLE MIM_06_ERROR "CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)"
 VARIABLE MIM_07_ERROR "CE2 must enclose CE1 edges"
 VARIABLE MIM_22_ERROR "Min required CE1/2 hole area (sq um)"
 VARIABLE MIM_23_ERROR "Minimum CE1/2 jog length"
 VARIABLE MIM_25_ERROR "Min required CE1/2 area (sq um)"
 VARIABLE MIM_26_ERROR "Max extent of CE1/2"
 VARIABLE MIM_51_ERROR "Minimum CE1/2 enclosure of Via12 (all directions)"
 VARIABLE MIM_52_ERROR "Min Via12 space to unconnected CE1/2"
 VARIABLE MIM_53_ERROR "Via12 cannot land on overlapping CE1/2"
 VARIABLE MIM_54_ERROR "Min Via12 space to unconnected CE1, when Via12 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_55_ERROR "Min Via12 space to unconnected CE2, when Via12 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_61_ERROR "CE1/2 electrode layers cannot be used as a resistor, must have a M12 or TM1 shunt"
 VARIABLE MIM_62_ERROR "CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)"
 VARIABLE MIM_63_ERROR "CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked"
 VARIABLE MIM_71_ERROR "In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2"
 VARIABLE MIM_72_ERROR "Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_73_ERROR "Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_74_ERROR "CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)"
 VARIABLE MIM_75_ERROR "CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration"
 VARIABLE MIM_81_ERROR "In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2"
 VARIABLE MIM_82_ERROR "Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MIM_83_ERROR "Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MJ0_01_ERROR "MTJID enclosure of MJ0 in OGD (fixed)"
 VARIABLE MJ0_02_ERROR "No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID"
 VARIABLE MJ0_03_ERROR "No GCN, V1, M2 allowed inside MJ0"
 VARIABLE MJ0_04_ERROR "No jogs allowed in MTJID"
 VARIABLE MJ0_05_ERROR "Min space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_06_ERROR "Max space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_07_ERROR "Fixed space from dummy M2 end to MJ0 (in OGD)"
 VARIABLE MJ0_08_ERROR "Minimum space between MJ0 "
 VARIABLE MJ0_09_ERROR "Minimum width of MJ0"
 VARIABLE MTJ_01_ERROR "M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID"
 VARIABLE MTJ_02_ERROR "M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID"
 VARIABLE MTJ_03_ERROR "MTJ fixed width (in OGD)"
 VARIABLE MTJ_04_ERROR "MTJ fixed length (in PGD)"
 VARIABLE MTJ_05_ERROR "MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)"
 VARIABLE MTJ_06_ERROR "MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)"
 VARIABLE MTJ_07_ERROR "MTJ fixed pitch (in PGD)"
 VARIABLE MTJ_08_ERROR "Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH"
 VARIABLE MTJ_09_ERROR "MJO enclosure of MTJ (only allowed value)"
 VARIABLE MTJ_10_ERROR "STTRAMID1, STTRAMID2 must be line-line with MTJID"
 VARIABLE MTJ_11_ERROR "Via2 must be centered on MTJ"
 VARIABLE MTJ_12_ERROR "Via2 length (in OGD) allowed over MTJ"
 VARIABLE MTJ_13_ERROR "Via2 width (in PGD) allowed over MTJ"
 VARIABLE MTJ_14_ERROR "M1 must be centered under MTJ"
 VARIABLE MTJ_15_ERROR "MTJ enclosure of M1 (both OGD and PGD), only allowed value"
 VARIABLE NW_01_ERROR "Min N-well space to N+ active (all directions), P+ tap (OGD)"
 VARIABLE NW_03_ERROR "Min N-well enclosure of P+ active (all directions), N+ tap (OGD)"
 VARIABLE NW_12_ERROR "Min N-well width"
 VARIABLE NW_128_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_129_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_14_ERROR "Min N-well space"
 VARIABLE NW_17_ERROR "Min required drawn N-well area (in sq um)"
 VARIABLE NW_18_ERROR "Min required drawn N-well hole area (in sq um)"
 VARIABLE NW_21_ERROR "Min N+ active diffusion space to high voltage nwells"
 VARIABLE NW_22_ERROR "Min P+ active diffusion enclosure by high voltage nwell"
 VARIABLE NW_23_ERROR "Min N-well convex corner enclosure of P+ active diffusion corner"
 VARIABLE NW_24_ERROR "Min N-well concave corner space to N+ active diffusion corner"
 VARIABLE NW_25_ERROR "Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)"
 VARIABLE NW_28_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells"
 VARIABLE NW_29_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells"
 VARIABLE NW_30_ERROR "Minimum nwell pitch"
 VARIABLE NW_31_ERROR "Min N-well space to P+ tap (PGD)"
 VARIABLE NW_33_ERROR "Min N-well enclosure of N+ tap (PGD)"
 VARIABLE NW_35_ERROR "Maximum nwell length when width is less than NW_35"
 VARIABLE NW_36_ERROR "Maximum N-well facing edge length, if space is less than NW_36"
 VARIABLE NW_41_ERROR "N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges"
 VARIABLE NW_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE NW_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE NW_55_ERROR "Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_56_ERROR "Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_57_ERROR "Max length of short NWL jog for which rules NW_55,NW_56 apply"
 VARIABLE NW_58_ERROR "Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge"
 VARIABLE NW_59_ERROR "Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)"
 VARIABLE NW_60_ERROR "Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)"
 VARIABLE NW_71_ERROR "Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um"
 VARIABLE NW_73_ERROR "N-well width exception for rule NW_71 (um)"
 VARIABLE NW_74_ERROR "N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)"
 VARIABLE PC_00_ERROR "Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction."
 VARIABLE PC_01_ERROR "Polycon width, fixed value"
 VARIABLE PC_02_ERROR "Min required Polycon length"
 VARIABLE PC_04_ERROR "All Polycon center lines must be on a 21nm pitch grid across the whole die"
 VARIABLE PC_20_ERROR "Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)"
 VARIABLE PC_21_ERROR "Min Polycon side-to-side space"
 VARIABLE PC_23_ERROR "Polycon side-to-side forbidden space (fixed value)"
 VARIABLE PC_25_ERROR "Min Polycon end-to-end space, when facing ends are aligned"
 VARIABLE PC_31_ERROR "Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)"
 VARIABLE PC_32_ERROR "Polycon line end extensions for PC_31 check"
 VARIABLE PC_33_ERROR "Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)"
 VARIABLE PC_34_ERROR "Max Polycon length for PC_33 check (<)"
 VARIABLE PC_35_ERROR "Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space"
 VARIABLE PC_36_ERROR "Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57"
 VARIABLE PC_41_ERROR "Poly overlap of polycon (PGD) for PC_42 (fixed value)"
 VARIABLE PC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE PC_43_ERROR "Min Polycon side space to poly line-end (PGD)"
 VARIABLE PC_44_ERROR "Min Polycon end space to poly side (OGD)"
 VARIABLE PC_444_ERROR "Min Polycon side space to poly line-end in TG/TGULV pitch regions"
 VARIABLE PC_45_ERROR "Min Poly overlap of polycon (PGD) for PC_46"
 VARIABLE PC_46_ERROR "Min Polycon end extension beyond poly side for PC_45"
 VARIABLE PC_50_ERROR "End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)"
 VARIABLE PC_51_ERROR "End-to-End space that triggers PC_50 check (<)"
 VARIABLE PC_52_ERROR "Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)"
 VARIABLE PC_53_ERROR "If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space"
 VARIABLE PC_54_ERROR "Max Polycon ETE space for PC_53 check (<=)"
 VARIABLE PC_55_ERROR "If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55"
 VARIABLE PC_56_ERROR "Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)"
 VARIABLE PC_57_ERROR "Min length of the 3 adjacent GCNs to allow PC_36 overlap"
 VARIABLE PC_61_ERROR "Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)"
 VARIABLE PC_81_ERROR "Min Polycon space to Diffcon"
 VARIABLE PC_82_ERROR "Diffcon overlap of Polycon in PGD for PC_83, fixed value"
 VARIABLE PC_83_ERROR "Min Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE PC_84_ERROR "Min Diffcon overlap of Polycon in PGD for PC_85"
 VARIABLE PC_85_ERROR "Min Polycon end extension beyond Diffcon side (OGD) for PC_84"
 VARIABLE PC_91_ERROR "=PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed"
 VARIABLE PC_92_ERROR "Space for the PC_91 check (fixed value)"
 VARIABLE PC_93_ERROR "Polycon line extension (OGD) for PC_91/92 side-to-side space checks only"
 VARIABLE PG_01_ERROR "Poly check grid width: fixed value, OGD only"
 VARIABLE PG_02_ERROR "Poly check grid Pitch: fixed value, OGD only"
 VARIABLE PG_03_ERROR "Poly check grid must be continuous across the complete length of the active die"
 VARIABLE PG_04_ERROR "Poly check grid OGD space to edge of active die (EOA), fixed value"
 VARIABLE PG_05_ERROR "Poly check grid must centered in drawn digital Poly space"
 VARIABLE PL_00_ERROR "Only Rectangular, Uni-directional Poly shape is allowed"
 VARIABLE PL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE PL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE PL_03_ERROR "Min required Poly length with no restrictions"
 VARIABLE PL_04_ERROR "Poly Short end-to-end space, fixed value (cannot be isolated)"
 VARIABLE PL_05_ERROR "Poly Long end-to-end space, fixed value"
 VARIABLE PL_06_ERROR "Poly Long end-to-end space, maximum of allowed range"
 VARIABLE PL_07_ERROR "Poly Medium end-to-end space, fixed value"
 VARIABLE PL_08_ERROR "Poly Long end-to-end space, minimum of allowed range"
 VARIABLE PL_09_ERROR "End-to-end space between PL_05 and PL_08 is not allowed"
 VARIABLE PL_100_ERROR "Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length"
 VARIABLE PL_101_ERROR "Max width of long space region that triggers PL_102/103 checks"
 VARIABLE PL_102_ERROR "Forbidden offset between the short space region ends (min)"
 VARIABLE PL_103_ERROR "Forbidden offset between the short space region ends (max)"
 VARIABLE PL_104_ERROR "Minimum space between type B configuration synthesized regions"
 VARIABLE PL_105_ERROR "Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop "
 VARIABLE PL_106_ERROR "Oversize in PGD of narrow (PL_04) cut for PL_105 check"
 VARIABLE PL_11_ERROR "Min Poly endcap length (poly line-end extent beyond diffusion edge)"
 VARIABLE PL_12_ERROR "All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)"
 VARIABLE PL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE PL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE PL_16_ERROR "Min offset between adjacent poly line-ends having the same line-end direction"
 VARIABLE PL_24_ERROR "NWL edge parallel to poly must be centered in poly space"
 VARIABLE PL_25_ERROR "Min Poly line-end space to diffusion PGD"
 VARIABLE PL_51_ERROR "Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  "
 VARIABLE PL_52_ERROR "Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node."
 VARIABLE PL_55_ERROR "Poly jumper between two diffusions is not allowed."
 VARIABLE PL_61_ERROR "Min overlap of any poly cuts 1 poly pitch apart"
 VARIABLE PL_62_ERROR "A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated."
 VARIABLE PL_63_ERROR "Min offset between any poly cuts 1 poly pitch apart"
 VARIABLE PL_66_ERROR "PL_07 cuts must be aligned"
 VARIABLE PL_67_ERROR "Min offset between PL_07 cuts"
 VARIABLE PL_68_ERROR "Fixed overlap between the PL_07 cuts"
 VARIABLE PL_69_ERROR "A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)"
 VARIABLE PL_70_ERROR "Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)"
 VARIABLE PL_71_ERROR "A centered PL_07 ETE space cannot contain a GCN"
 VARIABLE PL_91_ERROR "Within each cell, all gates are checked to be in a single direction."
 VARIABLE PL_92_ERROR "At full chip DRC, all gates are checked to be in absolute horizontal direction."
 VARIABLE RDL_01_ERROR "RDL wire (217;0) width, minimum"
 VARIABLE RDL_02_ERROR "RDL wire width, maximum (for location other than LMI pad or TSV cap) "
 VARIABLE RDL_03_ERROR "RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value"
 VARIABLE RDL_04_ERROR "RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value"
 VARIABLE RDL_05_ERROR "RDL wire space, minimum"
 VARIABLE RDL_06_ERROR "RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum "
 VARIABLE RDL_07_ERROR "RDL, RDLCAP coverage of TSV on all sides, minimum"
 VARIABLE RDL_08_ERROR "RDL wire offset from LMI PAD center axis, maximum"
 VARIABLE RDL_09_ERROR "RDL wire edge to TSV CAP edge distance, minimum"
 VARIABLE RDL_10_ERROR "RDL wire vertex space to LMI PAD, minimum"
 VARIABLE RDL_11_ERROR "RDL wire vertex space to TSV CAP, minimum"
 VARIABLE RDL_12_ERROR "Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP"
 VARIABLE RDL_13_ERROR "RDL wire jog length (217;0), minimum value"
 VARIABLE RDL_14_ERROR "RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum"
 VARIABLE RDL_15_ERROR "Space between LMI pad and RDL line"
 VARIABLE RDL_16_ERROR "Maximum RDL wire segment length"
 VARIABLE SDC_03_ERROR "Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)"
 VARIABLE SDC_11_ERROR "Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)"
 VARIABLE SDC_111_ERROR "Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)"
 VARIABLE SD_01_ERROR "STACKDEVTYPE ID must be rectangular in shape"
 VARIABLE SD_02_ERROR "STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge"
 VARIABLE SD_03_ERROR "STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge"
 VARIABLE SD_04_ERROR "Any TCN interacting with STACKDEVTYPE ID cannot have viacon "
 VARIABLE SK_12_ERROR "Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)"
 VARIABLE SK_22_ERROR "Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)"
 VARIABLE SK_31_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_32_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_41_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_42_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_51_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_52_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_61_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_62_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_71_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_72_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 3% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_81_ERROR "Disallowed V8/V9 non-redundant stack, if under TV1 and max via6 density > 4% (490X490nm window) and metal9 density < 40% (500X500nm window)"
 VARIABLE SK_82_ERROR "Disallowed V8/V9 non-redundant stack, if under TV1 and max via7 density > 5% (600X600nm window) and metal9 density < 40% (500X500nm window)"
 VARIABLE SM0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),"
 VARIABLE SM0_60_ERROR "Fixed length of M0 line (any type, any width) "
 VARIABLE SM0_82_ERROR "Metal0 line-end overlap of poly, fixed value (edge touching M0)"
 VARIABLE SM0_821_ERROR "Metal0 line-end distance from poly, fixed value (other edge)"
 VARIABLE SM3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE SM3_47_ERROR "Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line"
 VARIABLE SNW_29_ERROR "NW_29 relaxation for STT MRAM"
 VARIABLE SV3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE TDC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE TDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE TEDM_01_ERROR "Catch-cup guard ring must be present at top level Cell"
 VARIABLE TEDM_02_ERROR "Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring"
 VARIABLE TEDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE TEDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE TEDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_11_ERROR "Number of I/O cell placement allowed (OGD die TSV EDM ring only)"
 VARIABLE TEDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE TEDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE TEDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE TEDM_15_ERROR "Every 25th OGD staircase cell must be a diode staircase cell"
 VARIABLE TEDM_16_ERROR "There should be at least one PGD staircase cells in each PGD part of EDM ring"
 VARIABLE TEDW_01_ERROR "Corner Cell x"
 VARIABLE TEDW_02_ERROR "Corner Cell y"
 VARIABLE TEDW_03_ERROR "OGD Fill Cell x"
 VARIABLE TEDW_04_ERROR "OGD Fill Cell y"
 VARIABLE TEDW_07_ERROR "OGD IO Cell x"
 VARIABLE TEDW_08_ERROR "OGD IO Cell y"
 VARIABLE TEDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE TEDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE TEDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE TEDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE TM1_01_ERROR "TM1 width allowed range min"
 VARIABLE TM1_02_ERROR "TM1 space allowed range min"
 VARIABLE TM1_03_ERROR "TM1 space allowed range max"
 VARIABLE TM1_04_ERROR "Max TM1 edge length that can violate the max space rule "
 VARIABLE TM1_21_ERROR "TM1 width allowed range max"
 VARIABLE TM1_22_ERROR "Min required TM1 hole area (sq um)"
 VARIABLE TM1_23_ERROR "Minimum TM1 segment lengths, when both adjacent at corners"
 VARIABLE TM1_25_ERROR "Min required TM1 area with a TV1 (sq um)"
 VARIABLE TM1_26_ERROR "Min required TM1 area (sq um)"
 VARIABLE TM1_51_ERROR "TM1 coverage of Via12 (all directions)"
 VARIABLE TM1_60_ERROR "TM1 space above inductors templates has special handling"
 VARIABLE TPC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE TPC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE TPC_46_ERROR "Min Polycon overlap with poly (in OGD) for PC_45"
 VARIABLE TPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE TPL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE TPL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE TPL_11_ERROR "Min Poly endcap length"
 VARIABLE TPL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE TPL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE TPL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE TSV_01_ERROR "TSV width, only allowed value"
 VARIABLE TSV_02_ERROR "TSV_02 for X73B (rusnet use only)"
 VARIABLE TSV_03_ERROR "TSV row-to-row separation within spine, only allowed value"
 VARIABLE TSV_04_ERROR "TSV rows in a single spine, only allowed value"
 VARIABLE TSV_05_ERROR "TSV columns in a single spine, only allowed value"
 VARIABLE TSV_06_ERROR "TSV must be centered on the catch cup"
 VARIABLE TSV_07_ERROR "Min transistor keepout zone from M1 catch cup grid (no performance impact)"
 VARIABLE TSV_08_ERROR "Min transistor keepout zone from M1 catch cup grid (15% performance degradation)"
 VARIABLE TSV_10_ERROR "Number of allowed TSV spines"
 VARIABLE TSV_21_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1"
 VARIABLE TSV_22_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2"
 VARIABLE TSV_23_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3"
 VARIABLE TSV_61_ERROR "TSV catchcup size (in X) (runset use only)"
 VARIABLE TSV_62_ERROR "TSV catchcup size (in Y) (runset use only)"
 VARIABLE TV1_31_ERROR " TV1A width, fixed value"
 VARIABLE TV1_32_ERROR " TV1A length, fixed value"
 VARIABLE TV1_51_ERROR "Min TM1 enclosure of  TV1 (all directions)"
 VARIABLE TV1_61_ERROR "Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump"
 VARIABLE TX_01_ERROR "TGOXID is only allowed over V3pitchID and V1pitchID"
 VARIABLE TX_02_ERROR "Min width of TGOXID in any direction"
 VARIABLE TX_03_ERROR "Min space between TGOXID in any direction"
 VARIABLE TX_05_ERROR "PGD edge of TGOXID must be drawn in the middle of the space between poly center lines"
 VARIABLE TX_06_ERROR "Min TGOXID enclosure of poly end, in PGD"
 VARIABLE TX_07_ERROR "Min TGOXID space to poly end, in PGD"
 VARIABLE TX_08_ERROR "Nwell inside TGOXID and outside TGOXID cannot interact"
 VARIABLE TX_09_ERROR "Min TGOXID enclosure of nwell inside"
 VARIABLE TX_10_ERROR "Min TGOXID space to nwell outside"
 VARIABLE TX_11_ERROR "Min TGOXID enclosure of active gate area inside TGOXID"
 VARIABLE TX_12_ERROR "Min TGOXID space to active gate area outside TGOXID"
 VARIABLE TX_13_ERROR "Min TGOXID space to XGOXID"
 VARIABLE TX_21_ERROR "V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules"
 VARIABLE UHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE UHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE UHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE UHV_05_ERROR "VCN-VCN space (min)"
 VARIABLE UHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE UHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE UHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE UHV_10_ERROR "Via1-Metal2 space (min)"
 VARIABLE UHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE UHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE UHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE UHV_14_ERROR "Via2-Metal3 space (min)"
 VARIABLE UHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE UHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE UHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE UHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE UHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE UHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE UHV_40_ERROR "VCN space to Diffcon side (OGD), min"
 VARIABLE UHV_41_ERROR "VCN space to Polycon end (OGD), min"
 VARIABLE UHV_42_ERROR "VCN-Metal0 space (min)"
 VARIABLE UHV_43_ERROR "Metal0-Metal0 space (min)"
 VARIABLE UHV_44_ERROR "Via0-Metal0 space (min)"
 VARIABLE UHV_45_ERROR "Via0-Via0 space (min)"
 VARIABLE UHV_46_ERROR "Via0-Metal1 space (min)"
 VARIABLE UHV_47_ERROR "Metal1-Metal1 space (min)"
 VARIABLE UHV_48_ERROR "Via1-Metal1 space (min)"
 VARIABLE UHV_49_ERROR "Metal2-Metal2 space (min)"
 VARIABLE UHV_50_ERROR "Metal3-Metal3 space (min)"
 VARIABLE UHV_51_ERROR "Via3-Via3 space (min)"
 VARIABLE UHV_52_ERROR "Via3-Metal4 space (min)"
 VARIABLE UHV_53_ERROR "Via3-Via4 space (min)"
 VARIABLE UHV_54_ERROR "Via4-Metal4 space (min)"
 VARIABLE UHV_55_ERROR "Via4-Via4 space (min)"
 VARIABLE UHV_56_ERROR "Via4-Metal5 space (min)"
 VARIABLE UHV_57_ERROR "Metal5-Metal5 space (min)"
 VARIABLE UHV_58_ERROR "Via5-Via5 space (min)"
 VARIABLE UHV_59_ERROR "Via5-Metal6 space (min)"
 VARIABLE UHV_60_ERROR "Via5-Via6 space (min)"
 VARIABLE UHV_61_ERROR "Via6-Metal6 space (min)"
 VARIABLE UHV_62_ERROR "Via6-Via7 space (min)"
 VARIABLE UHV_63_ERROR "Via7-Metal7 space (min)"
 VARIABLE UL1_01_ERROR "Minimum width of NU1/PU1 layer"
 VARIABLE UL1_05_ERROR "Minimum required area of NU1/PU1 layer (sq um)"
 VARIABLE UL1_06_ERROR "Minimum required hole area of NU1/PU1 layer  (sq um)"
 VARIABLE UL1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UL1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UL1_09_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner"
 VARIABLE UL1_10_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner"
 VARIABLE UL1_11_ERROR "NU1/PU1 enclosure of nulv/pulv gate (PGD)"
 VARIABLE UL1_116_ERROR "NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UL1_12_ERROR "NU1/PU1 enclosure of nulv/pulv gate (OGD)"
 VARIABLE UL1_13_ERROR "NU1/PU1 space to non-n/pulv gate (PGD)"
 VARIABLE UL1_14_ERROR "NU1/PU1 space to non-n/pulv gate (OGD)"
 VARIABLE UL1_15_ERROR "NU1/PU1 PGD edge must be centered in poly space or poly width"
 VARIABLE UL1_16_ERROR "NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate"
 VARIABLE UL1_17_ERROR "NU1/PU1 concave corner enclosure of non-n/pulv gate"
 VARIABLE UL1_31_ERROR "Minimum space of NU1/PU1 layer"
 VARIABLE UL1_32_ERROR "NU1/PU1 layer is allowed to have coincident edges of length >="
 VARIABLE UL1_33_ERROR "NU1/PU1 layer is allowed to have coincident corners with space >="
 VARIABLE UL1_34_ERROR "NU1/PU1 layer is allowed to have point touch"
 VARIABLE UNW_14_ERROR "N-well space (min)"
 VARIABLE UNW_21_ERROR "N+ active diffusion space to ultra high voltage nwells (min)"
 VARIABLE UNW_22_ERROR "P+ active diffusion enclosure by ultra high voltage nwell (min)"
 VARIABLE UV0_01_ERROR "Minimum width of NV0/PV0 layer"
 VARIABLE UV0_05_ERROR "Minimum required area of NV0/PV0 layer (sq um)"
 VARIABLE UV0_06_ERROR "Minimum required hole area of NV0/PV0 layer  (sq um)"
 VARIABLE UV0_07_ERROR "Minimum segment lengths"
 VARIABLE UV0_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV0_09_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner"
 VARIABLE UV0_10_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner"
 VARIABLE UV0_11_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (PGD)"
 VARIABLE UV0_116_ERROR "NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV0_12_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (OGD)"
 VARIABLE UV0_13_ERROR "NV0/PV0 space to non-n/puv0 gate (PGD)"
 VARIABLE UV0_14_ERROR "NV0/PV0 space to non-n/puv0 gate (OGD)"
 VARIABLE UV0_15_ERROR "NV0/PV0 PGD edge must be centered in poly space or poly width"
 VARIABLE UV0_16_ERROR "NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate"
 VARIABLE UV0_17_ERROR "NV0/PV0 concave corner enclosure of non-n/puv0 gate"
 VARIABLE UV0_31_ERROR "Minimum space of NV0/PV0 layer"
 VARIABLE UV0_32_ERROR "NV0/PV0 layer is allowed to have coincident edges of length >="
 VARIABLE UV0_33_ERROR "NV0/PV0 layer is allowed to have coincident corners with space >="
 VARIABLE UV0_34_ERROR "NV0/PV0 layer is allowed to have point touch"
 VARIABLE UV1_01_ERROR "Minimum width of NV1/PV1 layer"
 VARIABLE UV1_05_ERROR "Minimum required area of NV1/PV1 layer (sq um)"
 VARIABLE UV1_06_ERROR "Minimum required hole area of NV1/PV1 layer  (sq um)"
 VARIABLE UV1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UV1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV1_09_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner"
 VARIABLE UV1_10_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner"
 VARIABLE UV1_11_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (PGD)"
 VARIABLE UV1_116_ERROR "NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV1_12_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (OGD)"
 VARIABLE UV1_13_ERROR "NV1/PV1 space to non-n/puv1 gate (PGD)"
 VARIABLE UV1_14_ERROR "NV1/PV1 space to non-n/puv1 gate (OGD)"
 VARIABLE UV1_15_ERROR "NV1/PV1 PGD edge must be centered in poly space or poly width"
 VARIABLE UV1_16_ERROR "NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate"
 VARIABLE UV1_17_ERROR "NV1/PV1 concave corner enclosure of non-n/puv1 gate"
 VARIABLE UV1_31_ERROR "Minimum space of NV1/PV1 layer"
 VARIABLE UV1_32_ERROR "NV1/PV1 layer is allowed to have coincident edges of length >="
 VARIABLE UV1_33_ERROR "NV1/PV1 layer is allowed to have coincident corners with space >="
 VARIABLE UV1_34_ERROR "NV1/PV1 layer is allowed to have point touch"
 VARIABLE UV2_01_ERROR "Minimum width of NV2/PV2 layer"
 VARIABLE UV2_05_ERROR "Minimum required area of NV2/PV2 layer (sq um)"
 VARIABLE UV2_06_ERROR "Minimum required hole area of NV2/PV2 layer  (sq um)"
 VARIABLE UV2_07_ERROR "Minimum segment lengths"
 VARIABLE UV2_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV2_09_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner"
 VARIABLE UV2_10_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner"
 VARIABLE UV2_11_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (PGD)"
 VARIABLE UV2_116_ERROR "NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV2_12_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (OGD)"
 VARIABLE UV2_13_ERROR "NV2/PV2 space to non-n/puv2 gate (PGD)"
 VARIABLE UV2_14_ERROR "NV2/PV2 space to non-n/puv2 gate (OGD)"
 VARIABLE UV2_15_ERROR "NV2/PV2 PGD edge must be centered in poly space or poly width"
 VARIABLE UV2_16_ERROR "NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate"
 VARIABLE UV2_17_ERROR "NV2/PV2 concave corner enclosure of non-n/puv2 gate"
 VARIABLE UV2_31_ERROR "Minimum space of NV2/PV2 layer"
 VARIABLE UV2_32_ERROR "NV2/PV2 layer is allowed to have coincident edges of length >="
 VARIABLE UV2_33_ERROR "NV2/PV2 layer is allowed to have coincident corners with space >="
 VARIABLE UV2_34_ERROR "NV2/PV2 layer is allowed to have point touch"
 VARIABLE UV3_01_ERROR "Minimum width of NV3/PV3 layer"
 VARIABLE UV3_05_ERROR "Minimum required area of NV3/PV3 layer (sq um)"
 VARIABLE UV3_06_ERROR "Minimum required hole area of NV3/PV3 layer  (sq um)"
 VARIABLE UV3_07_ERROR "Minimum segment lengths"
 VARIABLE UV3_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV3_09_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner"
 VARIABLE UV3_10_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner"
 VARIABLE UV3_11_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (PGD)"
 VARIABLE UV3_116_ERROR "NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV3_12_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (OGD)"
 VARIABLE UV3_13_ERROR "NV3/PV3 space to non-n/puv3 gate (PGD)"
 VARIABLE UV3_14_ERROR "NV3/PV3 space to non-n/puv3 gate (OGD)"
 VARIABLE UV3_15_ERROR "NV3/PV3 PGD edge must be centered in poly space or poly width"
 VARIABLE UV3_16_ERROR "NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate"
 VARIABLE UV3_17_ERROR "NV3/PV3 concave corner enclosure of non-n/puv3 gate"
 VARIABLE UV3_31_ERROR "Minimum space of NV3/PV3 layer"
 VARIABLE UV3_32_ERROR "NV3/PV3 layer is allowed to have coincident edges of length >="
 VARIABLE UV3_33_ERROR "NV3/PV3 layer is allowed to have coincident corners with space >="
 VARIABLE UV3_34_ERROR "NV3/PV3 layer is allowed to have point touch"
 VARIABLE V0P_02_ERROR "Via0PAX length (PGD), fixed value"
 VARIABLE V0P_102_ERROR "Via0PAY length (PGD), fixed value"
 VARIABLE V0T_10_ERROR "Via0TAX (bridge via) length, fixed value"
 VARIABLE V0T_11_ERROR "Via0TBX (bridge via) length, fixed value"
 VARIABLE V0T_12_ERROR "Via0TPX (bridge via) length, fixed value"
 VARIABLE V0T_20_ERROR "Via0TAY (bridge via) length, fixed value"
 VARIABLE V0T_21_ERROR "Via0TBY (bridge via) length, fixed value"
 VARIABLE V0T_22_ERROR "Via0TAY/TBY are only allowed in ULP region (under width_02 M1)"
 VARIABLE V0_01_ERROR "Width of Via0, fixed value (OGD)"
 VARIABLE V0_02_ERROR "Via0AX length (PGD), fixed value"
 VARIABLE V0_03_ERROR "Via0BX length (PGD), fixed value"
 VARIABLE V0_04_ERROR "Via0CX length (PGD), fixed value"
 VARIABLE V0_05_ERROR "Via0A length (PGD), fixed value"
 VARIABLE V0_06_ERROR "Via0B length (PGD), fixed value"
 VARIABLE V0_07_ERROR "Via0DX length (PGD), fixed value"
 VARIABLE V0_08_ERROR "Via0EX length (PGD), fixed value"
 VARIABLE V0_09_ERROR "Via0C length (PGD), fixed value"
 VARIABLE V0_10_ERROR "Via0FX length (PGD), fixed value"
 VARIABLE V0_101_ERROR "Width of Via0 in ULP region, fixed value (OGD)"
 VARIABLE V0_102_ERROR "Via0AY length (PGD), fixed value"
 VARIABLE V0_103_ERROR "Via0BY length (PGD), fixed value"
 VARIABLE V0_104_ERROR "Via0CY length (PGD), fixed value"
 VARIABLE V0_105_ERROR "Via0AW length (PGD), fixed value"
 VARIABLE V0_106_ERROR "Via0BW length (PGD), fixed value"
 VARIABLE V0_107_ERROR "Via0DY length (PGD), fixed value"
 VARIABLE V0_108_ERROR "Via0EY length (PGD), fixed value"
 VARIABLE V0_111_ERROR "Width of Via0TAY/TBY, fixed value (OGD)"
 VARIABLE V0_122_ERROR "Unrestricted Via0AY-to-Via0AY center-to-center space (min)"
 VARIABLE V0_142_ERROR "Minimum Via0TBX/TBY overlap of M0"
 VARIABLE V0_171_ERROR "Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_19_ERROR "V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)"
 VARIABLE V0_22_ERROR "Unrestricted Via0AX-to-Via0AX center-to-center space (min)"
 VARIABLE V0_23_ERROR "Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)"
 VARIABLE V0_24_ERROR "Min space between non-SA Via0 edges (PGD)"
 VARIABLE V0_242_ERROR "Minimum Via0TPX overlap of M0"
 VARIABLE V0_25_ERROR "Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)"
 VARIABLE V0_250_ERROR "Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space"
 VARIABLE V0_252_ERROR "Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY "
 VARIABLE V0_26_ERROR "Unrestricted min Via0 edge-to-edge space"
 VARIABLE V0_27_ERROR "V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)"
 VARIABLE V0_28_ERROR "Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value"
 VARIABLE V0_29_ERROR "Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only"
 VARIABLE V0_30_ERROR "A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs"
 VARIABLE V0_31_ERROR "Min Via0 to VCN space (on different Metal0)"
 VARIABLE V0_32_ERROR "Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space"
 VARIABLE V0_328_ERROR "Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same"
 VARIABLE V0_33_ERROR "Min Via0 edge space to Metal0"
 VARIABLE V0_40_ERROR "Min Metal0 side enclosure of Via0"
 VARIABLE V0_42_ERROR "Minimum Via0TAX/TAY overlap of M0"
 VARIABLE V0_43_ERROR "Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines"
 VARIABLE V0_49_ERROR "Min Metal0 line end enclosure of Via0"
 VARIABLE V0_61_ERROR "Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX"
 VARIABLE V0_62_ERROR "Minimum M1 line end enclosure of Via0 (see V0_61 exception)"
 VARIABLE V0_63_ERROR "M1 line end enclosure of Via0PAX (fixed value) on one end only"
 VARIABLE V0_64_ERROR "Minimum M1 line end enclosure of opposite side of Via0PAX"
 VARIABLE V0_66_ERROR "Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86"
 VARIABLE V0_69_ERROR "M1 line-side enclosure of Via0TAY/TBY, only allowed value"
 VARIABLE V0_70_ERROR "Min Via0 corner-to-corner space"
 VARIABLE V0_71_ERROR "Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_840_ERROR "Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends "
 VARIABLE V0_98_ERROR "V0TAX/TAYs cannot be on a power net"
 VARIABLE V0_99_ERROR "V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging."
 VARIABLE V10_01_ERROR "Square Via10 size ONLY ALLOWED value"
 VARIABLE V10_02_ERROR "Square Via10 to Square Via10 (center-to-center) separation, minimum"
 VARIABLE V10_11_ERROR "Maximum Square Via10 overhang of Metal10"
 VARIABLE V10_12_ERROR "Min M10 enclosure of Square Via10, orthogonal edge"
 VARIABLE V10_21_ERROR "Min Square Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)"
 VARIABLE V10_31_ERROR "Rectangular Via10 width, ONLY ALLOWED value"
 VARIABLE V10_32_ERROR "Rectangular Via10 length, ONLY ALLOWED value"
 VARIABLE V10_33_ERROR "Min Rectangular Via10 Long edge facing space to Square or Rectangular Via10 "
 VARIABLE V10_34_ERROR "Min Rectangular Via10 Short edge facing space to Square or Rectangular Via10 "
 VARIABLE V10_35_ERROR "Min Rectangular Via10 Corner-to-corner space to Square or Rectangular Via10 "
 VARIABLE V10_39_ERROR "Redundant Rectangular Via10 spacing between facing Long edges, for electrically shorted vias, fixed value"
 VARIABLE V10_40_ERROR "Redundant Rectangular Via10s must be aligned with each other"
 VARIABLE V10_41_ERROR "Min Rectangular Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)"
 VARIABLE V10_51_ERROR "Min M10 enclosure of Rectangular Via10 (one edge at a corner)"
 VARIABLE V10_52_ERROR "Min M10 enclosure of Rectangular Via10, orthogonal edge"
 VARIABLE V10_61_ERROR "Max extent of Square Via10 edge beyond M11 edge"
 VARIABLE V10_62_ERROR "Min M11 coverage of Square Via10 orthogonal edge"
 VARIABLE V10_71_ERROR "Max extent of Rectangular Via10 long edge beyond M11 edge"
 VARIABLE V10_72_ERROR "M11 coverage of Rectangular Via10 short edge, minimum"
 VARIABLE V11_01_ERROR "Square Via11 size ONLY ALLOWED value"
 VARIABLE V11_02_ERROR "Square Via11 to Square Via11 (center-to-center) separation, minimum"
 VARIABLE V11_11_ERROR "Min M11 enclosure of Square Via11"
 VARIABLE V11_12_ERROR "Min M11 enclosure of Square Via11, orthogonal edge"
 VARIABLE V11_31_ERROR "Rectangular Via11 width, ONLY ALLOWED value"
 VARIABLE V11_32_ERROR "Rectangular Via11 length, ONLY ALLOWED value"
 VARIABLE V11_33_ERROR "Min Rectangular Via11 space to Via11 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check"
 VARIABLE V11_34_ERROR "Via11C length, fixed value"
 VARIABLE V11_40_ERROR "Via11 to Via11 space (all directions)"
 VARIABLE V11_41_ERROR "Via11 to Via11 corner-to-corner space"
 VARIABLE V11_51_ERROR "Min M11 enclosure of Rectangular Via11"
 VARIABLE V11_52_ERROR "Min M11 enclosure of Rectangular Via11, orthogonal edge"
 VARIABLE V12_31_ERROR "Width of Via12A/B/C, fixed value"
 VARIABLE V12_32_ERROR "Via12A length, fixed value"
 VARIABLE V12_33_ERROR "Via12B length, fixed value"
 VARIABLE V12_34_ERROR "Via12C length, fixed value"
 VARIABLE V12_40_ERROR "Min Via12 to Via12 space (all directions)"
 VARIABLE V12_41_ERROR "Min Via12 to Via12 corner-to-corner space"
 VARIABLE V12_51_ERROR "Min M12 enclosure of Via12 (all directions)"
 VARIABLE V1H_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1H_02_ERROR "Via1HA length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_05_ERROR "Via1HD length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_08_ERROR "Via1HG length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_09_ERROR "Via1HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_10_ERROR "Via1HK length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_11_ERROR "Via1HL length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_12_ERROR "Via1HM length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1T_01_ERROR "Via1TA-Bridge via length (OGD), fixed value"
 VARIABLE V1T_02_ERROR "Via1TA-Bridge via width (PGD), fixed value"
 VARIABLE V1T_03_ERROR "Via1TB-Bridge via width (PGD), fixed value"
 VARIABLE V1T_11_ERROR "Via1TB-Bridge via length (OGD), fixed value"
 VARIABLE V1T_20_ERROR "The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1_02_ERROR "Via1A length (PGD), fixed value"
 VARIABLE V1_03_ERROR "Via1B length (PGD), fixed value"
 VARIABLE V1_04_ERROR "Via1C length (PGD), fixed value"
 VARIABLE V1_05_ERROR "Via1D length (PGD), fixed value"
 VARIABLE V1_06_ERROR "Via1F length (PGD), fixed value"
 VARIABLE V1_07_ERROR "Via1G length (PGD), fixed value"
 VARIABLE V1_08_ERROR "Via1J length (PGD), fixed value"
 VARIABLE V1_10_ERROR "Via1L length (PGD), fixed value"
 VARIABLE V1_124_ERROR "Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)"
 VARIABLE V1_125_ERROR "Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule"
 VARIABLE V1_128_ERROR "Unrestricted min Via1 edge-to-edge space (OGD)"
 VARIABLE V1_13_ERROR "Via1O length (PGD), fixed value"
 VARIABLE V1_14_ERROR "Via1R length (PGD), fixed value"
 VARIABLE V1_140_ERROR "Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_142_ERROR "Minimum Via1TA overlap of Metal1 (OGD)"
 VARIABLE V1_15_ERROR "Via1E length (PGD), fixed value"
 VARIABLE V1_16_ERROR "Via1S length (PGD), fixed value"
 VARIABLE V1_17_ERROR "Via1V length (PGD), fixed value"
 VARIABLE V1_20_ERROR "The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_22_ERROR "Unrestricted Via1A-to-Via1A center-to-center space (min)"
 VARIABLE V1_225_ERROR "A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. "
 VARIABLE V1_226_ERROR "A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction."
 VARIABLE V1_227_ERROR "Max PGD length of neighboring vias for V1_226 to apply (<)"
 VARIABLE V1_23_ERROR "Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)"
 VARIABLE V1_24_ERROR "Min Via1 corner-to-corner space"
 VARIABLE V1_25_ERROR "A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28."
 VARIABLE V1_26_ERROR "A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. "
 VARIABLE V1_28_ERROR "Unrestricted min Via1 edge-to-edge space (PGD)"
 VARIABLE V1_301_ERROR "Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)"
 VARIABLE V1_302_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302"
 VARIABLE V1_303_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303"
 VARIABLE V1_32_ERROR "Min Via1 to Via0 space (on different Metal1)"
 VARIABLE V1_33_ERROR "Min Via1 edge space to Metal1"
 VARIABLE V1_40_ERROR "Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_42_ERROR "Minimum Via1TB overlap of Metal1 (OGD)"
 VARIABLE V1_43_ERROR "Via1TA/TB must overlap 2 adjacent M1 lines"
 VARIABLE V1_49_ERROR "Min Metal1 line-end enclosure of Via1"
 VARIABLE V1_50_ERROR "Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86"
 VARIABLE V1_52_ERROR "All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)"
 VARIABLE V1_53_ERROR "Via1HD/HG can only be covered by a width_L_06 metal2"
 VARIABLE V1_54_ERROR "Via1HJ/HK can only be covered by a width_L_05 metal2"
 VARIABLE V1_55_ERROR "Via1HA can only be covered by a width_M_01 M2 wire"
 VARIABLE V1_56_ERROR "Via1HL/HM can only be covered by a width_L_02 or wider M2 wire"
 VARIABLE V1_61_ERROR "Min M2 line-end enclosure of Via1 "
 VARIABLE V1_97_ERROR "Min space between Via1TA/TB long edge to long edge (PGD)"
 VARIABLE V1_98_ERROR "V1Ts cannot be on a power net"
 VARIABLE V2H_01_ERROR "Width of Via2HA (PGD), fixed value"
 VARIABLE V2H_02_ERROR "Via2HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_03_ERROR "Width of Via2HG (PGD), fixed value"
 VARIABLE V2H_04_ERROR "Via2HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_05_ERROR "Width of Via2HK (PGD), fixed value"
 VARIABLE V2H_06_ERROR "Via2HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_07_ERROR "Width of Via2HM (PGD), fixed value"
 VARIABLE V2H_08_ERROR "Via2HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_10_ERROR "Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge."
 VARIABLE V2H_11_ERROR "Width of Via2HD (PGD), fixed value"
 VARIABLE V2H_12_ERROR "Via2HD length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_13_ERROR "Width of Via2HJ (PGD), fixed value"
 VARIABLE V2H_14_ERROR "Via2HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_15_ERROR "Width of Via2HL (PGD), fixed value"
 VARIABLE V2H_16_ERROR "Via2HL length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_20_ERROR "None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges."
 VARIABLE V2T_01_ERROR "Via2TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_02_ERROR "Via2TA-Bridge via width (OGD), fixed value"
 VARIABLE V2T_03_ERROR "Via2TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_04_ERROR "Via2TB-Bridge via width (OGD), fixed value"
 VARIABLE V2T_05_ERROR "Via2TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_06_ERROR "Via2TC-Bridge via width (OGD), fixed value"
 VARIABLE V2T_20_ERROR "The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_01_ERROR "Width of below Via2 (PGD), fixed value"
 VARIABLE V2_02_ERROR "Via2A length (OGD), fixed value"
 VARIABLE V2_03_ERROR "Via2B length (OGD), fixed value"
 VARIABLE V2_04_ERROR "Via2D length (OGD), fixed value"
 VARIABLE V2_05_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_06_ERROR "Via2G length (OGD), fixed value"
 VARIABLE V2_07_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_08_ERROR "Via2J length (OGD), fixed value"
 VARIABLE V2_09_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_10_ERROR "Via2V length (OGD), fixed value"
 VARIABLE V2_11_ERROR "Via2L length (OGD), fixed value"
 VARIABLE V2_116_ERROR "Via2GY (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_117_ERROR "Via2GY length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_118_ERROR "Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_119_ERROR "Via2GZ length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_12_ERROR "Via2N length (OGD), fixed value"
 VARIABLE V2_120_ERROR "Via2JX length (OGD), fixed value"
 VARIABLE V2_121_ERROR "Via2S (PGD), fixed value (SA edges)"
 VARIABLE V2_122_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_123_ERROR "Via2GX (PGD), fixed value (SA edges)"
 VARIABLE V2_124_ERROR "Via2GX length (OGD), fixed value"
 VARIABLE V2_127_ERROR "Via2JX (PGD), fixed value (SA edges)"
 VARIABLE V2_128_ERROR "Unrestricted min Via2 edge-to-edge space, between SA edges"
 VARIABLE V2_129_ERROR "Via2VX (PGD), fixed value (SA edges)"
 VARIABLE V2_13_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_130_ERROR "Via2VX length (OGD), fixed value"
 VARIABLE V2_131_ERROR "Via2RX (PGD), fixed value (SA edges)"
 VARIABLE V2_132_ERROR "Via2RX length (OGD), fixed value"
 VARIABLE V2_133_ERROR "Via2RY (PGD), fixed value (SA edges)"
 VARIABLE V2_134_ERROR "Via2RY length (OGD), fixed value"
 VARIABLE V2_135_ERROR "Via2NX (PGD), fixed value (SA edges)"
 VARIABLE V2_136_ERROR "Via2NX length (OGD), fixed value"
 VARIABLE V2_137_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_138_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_139_ERROR "Via2PT (PGD), fixed value (SA edges)"
 VARIABLE V2_14_ERROR "Via2O length (OGD), fixed value"
 VARIABLE V2_140_ERROR "Via2PT length (OGD), fixed value"
 VARIABLE V2_141_ERROR "Via2PU (PGD), fixed value (SA edges)"
 VARIABLE V2_142_ERROR "Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142."
 VARIABLE V2_143_ERROR "Via2PV (PGD), fixed value (SA edges)"
 VARIABLE V2_144_ERROR "Via2PV length (OGD), fixed value"
 VARIABLE V2_145_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_146_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_147_ERROR "Via2PX (PGD), fixed value (SA edges)"
 VARIABLE V2_148_ERROR "Via2PX length (OGD), fixed value"
 VARIABLE V2_149_ERROR "Via2PY (PGD), fixed value (SA edges)"
 VARIABLE V2_150_ERROR "Via2PY length (OGD), fixed value"
 VARIABLE V2_152_ERROR "Min Via2 to Via1 edge-to-edge space (on different Metal2)"
 VARIABLE V2_16_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_161_ERROR "Via2SA (PGD), fixed value (SA edges)"
 VARIABLE V2_162_ERROR "Via2SA length (OGD), fixed value"
 VARIABLE V2_163_ERROR "Via2SB (PGD), fixed value (SA edges)"
 VARIABLE V2_164_ERROR "Via2SB length (OGD), fixed value"
 VARIABLE V2_165_ERROR "Via2SC (PGD), fixed value (SA edges)"
 VARIABLE V2_166_ERROR "Via2SC length (OGD), fixed value"
 VARIABLE V2_17_ERROR "Via2ZA length (OGD), fixed value"
 VARIABLE V2_172_ERROR "Via2PU length (OGD), fixed value"
 VARIABLE V2_18_ERROR "Via2ZB length (OGD), fixed value"
 VARIABLE V2_19_ERROR "Via2C length (OGD), fixed value"
 VARIABLE V2_20_ERROR "The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_22_ERROR "Unrestricted V2A-to-V2A center-to-center space (min)"
 VARIABLE V2_228_ERROR "Unrestricted min V2HA SA edge to SA edge of any via2"
 VARIABLE V2_23_ERROR "Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)"
 VARIABLE V2_24_ERROR "Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)"
 VARIABLE V2_240_ERROR "Only V2_01 width vias can overhang Metal2 (PGD)"
 VARIABLE V2_241_ERROR "Minimum Metal2 enclosure of Via2GY/GZ (PGD)"
 VARIABLE V2_250_ERROR "Min unrestricted Via2 corner-to-corner space"
 VARIABLE V2_251_ERROR "A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via "
 VARIABLE V2_252_ERROR "A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via "
 VARIABLE V2_28_ERROR "Unrestricted min Via2 edge-to-edge space, between non-SA edges"
 VARIABLE V2_32_ERROR "Min Via2 to Via1 corner-to-corner space (on different Metal2)"
 VARIABLE V2_33_ERROR "Min Via2 edge space to Metal2"
 VARIABLE V2_40_ERROR "Maximum Via2 overhang of Metal2 (PGD)"
 VARIABLE V2_41_ERROR "Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)"
 VARIABLE V2_42_ERROR "Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42."
 VARIABLE V2_43_ERROR "Via2TA/TB/TC must overlap 2 adjacent Metal2 lines"
 VARIABLE V2_45_ERROR "Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)"
 VARIABLE V2_450_ERROR "Min Bridge Via2 corner-to-corner space to any other via2"
 VARIABLE V2_451_ERROR "Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge"
 VARIABLE V2_452_ERROR "Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge"
 VARIABLE V2_46_ERROR "Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)"
 VARIABLE V2_49_ERROR "Min Metal2 line-end enclosure of Via2"
 VARIABLE V2_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V2_54_ERROR "Via2HJ can only be covered by a width_L_05 metal3"
 VARIABLE V2_61_ERROR "Min M3 line-end enclosure of Via2 "
 VARIABLE V2_62_ERROR "Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) "
 VARIABLE V2_97_ERROR "Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)"
 VARIABLE V2_98_ERROR "V2Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V3H_01_ERROR "Width of Via3HA (OGD), fixed value"
 VARIABLE V3H_02_ERROR "Via3HA length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_03_ERROR "Width of Via3HG (OGD), fixed value"
 VARIABLE V3H_04_ERROR "Via3HG length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_05_ERROR "Width of Via3HK (OGD), fixed value"
 VARIABLE V3H_06_ERROR "Via3HK length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_07_ERROR "Width of Via3HM (OGD), fixed value"
 VARIABLE V3H_08_ERROR "Via3HM length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_10_ERROR "Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge."
 VARIABLE V3H_11_ERROR "Width of Via3HD (OGD), fixed value"
 VARIABLE V3H_12_ERROR "Via3HD length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_13_ERROR "Width of Via3HJ (OGD), fixed value"
 VARIABLE V3H_14_ERROR "Via3HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_15_ERROR "Width of Via3HL (OGD), fixed value"
 VARIABLE V3H_16_ERROR "Via3HL length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_17_ERROR "Width of Via3HN (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3H_18_ERROR "Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) "
 VARIABLE V3H_20_ERROR "None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges."
 VARIABLE V3T_01_ERROR "Via3TA-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_02_ERROR "Via3TA-Bridge via width (PGD), fixed value"
 VARIABLE V3T_03_ERROR "Via3TB-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_04_ERROR "Via3TB-Bridge via width (PGD), fixed value"
 VARIABLE V3T_05_ERROR "Via3TC-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_06_ERROR "Via3TC-Bridge via width (PGD), fixed value"
 VARIABLE V3T_20_ERROR "The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_01_ERROR "Width of below Via3 (OGD), fixed value"
 VARIABLE V3_02_ERROR "Via3A length (PGD), fixed value"
 VARIABLE V3_03_ERROR "Via3B length (PGD), fixed value"
 VARIABLE V3_04_ERROR "Via3D length (PGD), fixed value"
 VARIABLE V3_05_ERROR "Via3F length (PGD), fixed value"
 VARIABLE V3_06_ERROR "Via3G length (PGD), fixed value"
 VARIABLE V3_07_ERROR "Via3X length (PGD), fixed value"
 VARIABLE V3_08_ERROR "Via3J length (PGD), fixed value"
 VARIABLE V3_09_ERROR "Via3R length (PGD), fixed value"
 VARIABLE V3_10_ERROR "Via3V length (PGD), fixed value"
 VARIABLE V3_101_ERROR "Width of Via3S (OGD), fixed value (SA edge)"
 VARIABLE V3_102_ERROR "Length of Via3S (PGD), fixed value"
 VARIABLE V3_103_ERROR "Width of Via3U (OGD), fixed value (SA edge)"
 VARIABLE V3_104_ERROR "Length of Via3U (PGD), fixed value"
 VARIABLE V3_105_ERROR "Width of Via3V (OGD), fixed value (SA edge)"
 VARIABLE V3_106_ERROR "Length of Via3V (PGD), fixed value"
 VARIABLE V3_107_ERROR "Width of Via3W (OGD), fixed value (SA edge)"
 VARIABLE V3_108_ERROR "Length of Via3W (PGD), fixed value"
 VARIABLE V3_109_ERROR "Width of Via3X (OGD), fixed value (SA edge)"
 VARIABLE V3_11_ERROR "Via3L length (PGD), fixed value"
 VARIABLE V3_110_ERROR "Length of Via3X (PGD), fixed value"
 VARIABLE V3_111_ERROR "Width of Via3Y (OGD), fixed value (SA edge)"
 VARIABLE V3_112_ERROR "Length of Via3Y (PGD), fixed value"
 VARIABLE V3_113_ERROR "Width of Via3Z (OGD), fixed value (SA edge)"
 VARIABLE V3_114_ERROR "Length of Via3Z (PGD), fixed value"
 VARIABLE V3_12_ERROR "Via3N length (PGD), fixed value"
 VARIABLE V3_120_ERROR "Via3JX length (PGD), fixed value"
 VARIABLE V3_123_ERROR "Via3GX (OGD), fixed value (SA edges)"
 VARIABLE V3_124_ERROR "Via3GX length (PGD), fixed value"
 VARIABLE V3_125_ERROR "Via3XX (OGD), fixed value (SA edges)"
 VARIABLE V3_126_ERROR "Via3XX length (PGD), fixed value"
 VARIABLE V3_127_ERROR "Via3JX (OGD), fixed value (SA edges)"
 VARIABLE V3_128_ERROR "Unrestricted min Via3 edge-to-edge space, between SA edges"
 VARIABLE V3_129_ERROR "Via3VX (OGD), fixed value (SA edges)"
 VARIABLE V3_13_ERROR "Via3S length (PGD), fixed value"
 VARIABLE V3_130_ERROR "Via3VX length (PGD), fixed value"
 VARIABLE V3_131_ERROR "Via3RX (OGD), fixed value (SA edges)"
 VARIABLE V3_132_ERROR "Via3RX length (PGD), fixed value"
 VARIABLE V3_133_ERROR "Via3RY (OGD), fixed value (SA edges)"
 VARIABLE V3_134_ERROR "Via3RY length (PGD), fixed value"
 VARIABLE V3_135_ERROR "Via3NX (OGD), fixed value (SA edges)"
 VARIABLE V3_136_ERROR "Via3NX length (PGD), fixed value"
 VARIABLE V3_137_ERROR "Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)"
 VARIABLE V3_138_ERROR "Via3RZ length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3_14_ERROR "Via3O length (PGD), fixed value"
 VARIABLE V3_142_ERROR "Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142."
 VARIABLE V3_15_ERROR "Via3T length (PGD), fixed value"
 VARIABLE V3_152_ERROR "Min Via3 to Via2 edge-to-edge space (on different Metal3)"
 VARIABLE V3_153_ERROR "Via3 on isolated M4 to Via2 space (on different Metal3 net)"
 VARIABLE V3_154_ERROR "Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154"
 VARIABLE V3_16_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_161_ERROR "Width of below Via3 (OGD), fixed value (SA edges)"
 VARIABLE V3_162_ERROR "Via3BP length (PGD), fixed value"
 VARIABLE V3_163_ERROR "Via3NP length (PGD), fixed value"
 VARIABLE V3_164_ERROR "Via3OP length (PGD), fixed value"
 VARIABLE V3_165_ERROR "Via3DP length (PGD), fixed value"
 VARIABLE V3_166_ERROR "Via3EP length (PGD), fixed value"
 VARIABLE V3_167_ERROR "Via3TP length (PGD), fixed value"
 VARIABLE V3_168_ERROR "Via3QP length (PGD), fixed value"
 VARIABLE V3_169_ERROR "Via3CP length (PGD), fixed value"
 VARIABLE V3_170_ERROR "Via3RP length (PGD), fixed value"
 VARIABLE V3_171_ERROR "Via3MP length (PGD), fixed value"
 VARIABLE V3_19_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_20_ERROR "The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_22_ERROR "Unrestricted V3A-to-V3A center-to-center space (min)"
 VARIABLE V3_228_ERROR "Unrestricted min V3HA SA edge to SA edge of any via3"
 VARIABLE V3_23_ERROR "Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)"
 VARIABLE V3_24_ERROR "Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)"
 VARIABLE V3_240_ERROR "Only V3_01 width vias can overhang Metal3 (OGD)"
 VARIABLE V3_25_ERROR "The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 "
 VARIABLE V3_250_ERROR "Min unrestricted Via3 corner-to-corner space"
 VARIABLE V3_251_ERROR "A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via "
 VARIABLE V3_252_ERROR "A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via "
 VARIABLE V3_26_ERROR "Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)"
 VARIABLE V3_28_ERROR "Unrestricted min Via3 edge-to-edge space, between non-SA edges"
 VARIABLE V3_32_ERROR "Min Via3 to Via2 corner-to-corner space (on different Metal3)"
 VARIABLE V3_33_ERROR "Min Via3 edge space to Metal3"
 VARIABLE V3_40_ERROR "Maximum Via3 overhang of Metal3 (OGD)"
 VARIABLE V3_41_ERROR "Via3 must be centered on Metal3 (OGD) "
 VARIABLE V3_42_ERROR "Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42."
 VARIABLE V3_43_ERROR "Via3TA/TB/TC must overlap 2 adjacent Metal3 lines"
 VARIABLE V3_45_ERROR "Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)"
 VARIABLE V3_450_ERROR "Min Bridge Via3 corner-to-corner space to any other via3"
 VARIABLE V3_451_ERROR "Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge"
 VARIABLE V3_452_ERROR "Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge"
 VARIABLE V3_46_ERROR "Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)"
 VARIABLE V3_49_ERROR "Min Metal3 line-end enclosure of Via3"
 VARIABLE V3_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V3_54_ERROR "Via3HJ can only be covered by a width_L_05 metal4"
 VARIABLE V3_61_ERROR "Min M4 line-end enclosure of Via3 "
 VARIABLE V3_62_ERROR "Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) "
 VARIABLE V3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE V3_98_ERROR "V3Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4H_01_ERROR "Width of Via4HA (PGD), fixed value"
 VARIABLE V4H_02_ERROR "Via4HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_03_ERROR "Width of Via4HG (PGD), fixed value"
 VARIABLE V4H_04_ERROR "Via4HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_05_ERROR "Width of Via4HK (PGD), fixed value"
 VARIABLE V4H_06_ERROR "Via4HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_07_ERROR "Width of Via4HM (PGD), fixed value"
 VARIABLE V4H_08_ERROR "Via4HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_10_ERROR "Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge."
 VARIABLE V4H_11_ERROR "Width of Via4HD (PGD), fixed value"
 VARIABLE V4H_12_ERROR "Via4HD length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_13_ERROR "Width of Via4HJ (PGD), fixed value"
 VARIABLE V4H_14_ERROR "Via4HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_15_ERROR "Width of Via4HL (PGD), fixed value"
 VARIABLE V4H_16_ERROR "Via4HL length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_20_ERROR "None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges."
 VARIABLE V4T_01_ERROR "Via4TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_02_ERROR "Via4TA-Bridge via width (OGD), fixed value"
 VARIABLE V4T_03_ERROR "Via4TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_04_ERROR "Via4TB-Bridge via width (OGD), fixed value"
 VARIABLE V4T_05_ERROR "Via4TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_06_ERROR "Via4TC-Bridge via width (OGD), fixed value"
 VARIABLE V4T_20_ERROR "The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_01_ERROR "Width of below Via4 (PGD), fixed value (SA edges)"
 VARIABLE V4_02_ERROR "Via4A length (OGD), fixed value"
 VARIABLE V4_03_ERROR "Via4B length (OGD), fixed value"
 VARIABLE V4_04_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_05_ERROR "Via4F length (OGD), fixed value"
 VARIABLE V4_06_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_08_ERROR "Via4J length (OGD), fixed value"
 VARIABLE V4_09_ERROR "Via4FA length (OGD), fixed value"
 VARIABLE V4_10_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_101_ERROR "Width of Via4S (PGD), fixed value (SA edges)"
 VARIABLE V4_102_ERROR "Length of Via4S (OGD), fixed value"
 VARIABLE V4_103_ERROR "Width of Via4U (PGD), fixed value (SA edges)"
 VARIABLE V4_104_ERROR "Length of Via4U (OGD), fixed value"
 VARIABLE V4_105_ERROR "Width of Via4V (PGD), fixed value (SA edges)"
 VARIABLE V4_106_ERROR "Length of Via4V (OGD), fixed value"
 VARIABLE V4_107_ERROR "Width of Via4W (PGD), fixed value (SA edges)"
 VARIABLE V4_108_ERROR "Length of Via4W (OGD), fixed value"
 VARIABLE V4_109_ERROR "Width of Via4X (PGD), fixed value (SA edges)"
 VARIABLE V4_11_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_110_ERROR "Length of Via4X (OGD), fixed value"
 VARIABLE V4_111_ERROR "Width of Via4Y (PGD), fixed value (SA edges)"
 VARIABLE V4_112_ERROR "Length of Via4Y (OGD), fixed value"
 VARIABLE V4_113_ERROR "Width of Via4Z (PGD), fixed value (SA edges)"
 VARIABLE V4_114_ERROR "Length of Via4Z (OGD), fixed value"
 VARIABLE V4_115_ERROR "Width of Via4FP (PGD), fixed value (SA edges)"
 VARIABLE V4_116_ERROR "Length of Via4FP (OGD), fixed value"
 VARIABLE V4_117_ERROR "Width of Via4HP (PGD), fixed value (SA edges)"
 VARIABLE V4_118_ERROR "Length of Via4HP (OGD), fixed value"
 VARIABLE V4_119_ERROR "Via4RS length (OGD), fixed value"
 VARIABLE V4_12_ERROR "Via4Q length (OGD), fixed value"
 VARIABLE V4_120_ERROR "Via4JX length (OGD), fixed value"
 VARIABLE V4_121_ERROR "Via4W Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_122_ERROR "Via4W length (OGD), fixed value"
 VARIABLE V4_123_ERROR "Via4GX (PGD), fixed value (SA edges)"
 VARIABLE V4_124_ERROR "Via4GX length (OGD), fixed value"
 VARIABLE V4_125_ERROR "Via4Y length (OGD), fixed value"
 VARIABLE V4_126_ERROR "Via4Z length (OGD), fixed value"
 VARIABLE V4_127_ERROR "Via4JX (PGD), fixed value (SA edges)"
 VARIABLE V4_128_ERROR "Unrestricted min Via4 edge-to-edge space between SA edges"
 VARIABLE V4_129_ERROR "Via4NX (PGD), fixed value (SA edges)"
 VARIABLE V4_13_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_130_ERROR "Via4NX length (OGD), fixed value"
 VARIABLE V4_131_ERROR "Via4RX (PGD), fixed value (SA edges)"
 VARIABLE V4_132_ERROR "Via4RX length (OGD), fixed value"
 VARIABLE V4_133_ERROR "Via4RY (PGD), fixed value (SA edges)"
 VARIABLE V4_134_ERROR "Via4RY length (OGD), fixed value"
 VARIABLE V4_135_ERROR "Via4VX (PGD), fixed value (SA edges)"
 VARIABLE V4_136_ERROR "Via4VX length (OGD), fixed value"
 VARIABLE V4_137_ERROR "Via4SX (PGD), fixed value (SA edges)"
 VARIABLE V4_138_ERROR "Via4SX length (OGD), fixed value"
 VARIABLE V4_14_ERROR "Via4M length (OGD), fixed value"
 VARIABLE V4_142_ERROR "Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142."
 VARIABLE V4_15_ERROR "Via4T length (OGD), fixed value"
 VARIABLE V4_152_ERROR "Min Via4 to Via3 edge-to-edge space (on different Metal4)"
 VARIABLE V4_153_ERROR "Min Via4 on isolated M5 to Via3 space (on different Metal4)"
 VARIABLE V4_154_ERROR "Isolated M5 line for V4_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V4_154"
 VARIABLE V4_16_ERROR "Via4C length (OGD), fixed value"
 VARIABLE V4_161_ERROR "Width of below Via4 (PGD), fixed value (SA edges)"
 VARIABLE V4_162_ERROR "Via4BP length (OGD), fixed value"
 VARIABLE V4_163_ERROR "Via4NP length (OGD), fixed value"
 VARIABLE V4_164_ERROR "Via4OP length (OGD), fixed value"
 VARIABLE V4_165_ERROR "Via4DP length (OGD), fixed value"
 VARIABLE V4_166_ERROR "Via4EP length (OGD), fixed value"
 VARIABLE V4_167_ERROR "Via4TP length (OGD), fixed value"
 VARIABLE V4_168_ERROR "Via4QP length (OGD), fixed value"
 VARIABLE V4_169_ERROR "Via4CP length (OGD), fixed value"
 VARIABLE V4_17_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_170_ERROR "Via4RP length (OGD), fixed value"
 VARIABLE V4_171_ERROR "Via4MP length (OGD), fixed value"
 VARIABLE V4_172_ERROR "Via4GP length (OGD), fixed value"
 VARIABLE V4_181_ERROR "Width of Via4YZ (PGD), fixed value"
 VARIABLE V4_182_ERROR "Length of Via4YZ (OGD), fixed value"
 VARIABLE V4_19_ERROR "V4_01 edge of above vias must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_20_ERROR "The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_22_ERROR "Unrestricted V4A-to-V4A center-to-center space (min)"
 VARIABLE V4_228_ERROR "Unrestricted min V4HA SA edge to SA edge of any via4"
 VARIABLE V4_23_ERROR "Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. (min value, allowed up to max value <V4_128)"
 VARIABLE V4_24_ERROR "Min Via4 corner-to-corner space"
 VARIABLE V4_240_ERROR "Only V4_01 (32nm), V4_161 (44nm) width vias (except Via4MP) can overhang Metal4 (PGD)"
 VARIABLE V4_25_ERROR "The tight via-via corner space (<V4_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by >=V4_28 "
 VARIABLE V4_250_ERROR "Min unrestricted Via4 corner-to-corner space"
 VARIABLE V4_251_ERROR "A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via "
 VARIABLE V4_252_ERROR "A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via "
 VARIABLE V4_26_ERROR "Min (Via4BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via4) or  (Via4FA/Q/R/T/C to Via4FA/Q/R/T/C) corner-to-corner space (exception to V4_24/25 rules)"
 VARIABLE V4_28_ERROR "Unrestricted min Via4 edge-to-edge space"
 VARIABLE V4_29_ERROR "Via4 min edge offset if corner-to-corner space is less than V4_30"
 VARIABLE V4_30_ERROR "Via4  corner-to-corner space limit for V4_29"
 VARIABLE V4_32_ERROR "Min Via4 to Via3 corner-to-corner space (on different Metal4)"
 VARIABLE V4_33_ERROR "Min Via4 edge space to Metal4"
 VARIABLE V4_40_ERROR "Maximum Via4 overhang of Metal4 (PGD)"
 VARIABLE V4_41_ERROR "Via4 must be centered on Metal4 (PGD)"
 VARIABLE V4_42_ERROR "Via4YZ can only land on width_L_05/06 M4 lines (M4L_05/06)"
 VARIABLE V4_43_ERROR "Via4TA/TB/TC must overlap 2 adjacent Metal4 lines"
 VARIABLE V4_45_ERROR "Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)"
 VARIABLE V4_450_ERROR "Min Bridge Via4 corner-to-corner space to any other via4"
 VARIABLE V4_451_ERROR "Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge"
 VARIABLE V4_452_ERROR "Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge"
 VARIABLE V4_46_ERROR "Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)"
 VARIABLE V4_49_ERROR "Min Metal4 line-end enclosure of Via4"
 VARIABLE V4_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V4_52_ERROR "Via4YZ must be centered under M5_13/14/15 width M5 (only)"
 VARIABLE V4_54_ERROR "Min Metal5 concave corner space to Via4"
 VARIABLE V4_61_ERROR "Min Metal5 line-end enclosure of Via4  (except Via4YZ)"
 VARIABLE V4_62_ERROR "Min Metal5 line-end enclosure of Via4YZ"
 VARIABLE V4_97_ERROR "Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)"
 VARIABLE V4_98_ERROR "V4Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4err_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4err_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V5_01_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_02_ERROR "Via5A length (PGD), fixed value"
 VARIABLE V5_03_ERROR "Via5B length (PGD), fixed value"
 VARIABLE V5_04_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_05_ERROR "Via5D length (PGD), fixed value"
 VARIABLE V5_06_ERROR "Via5E length (PGD), fixed value"
 VARIABLE V5_07_ERROR "Via5F length (PGD), fixed value"
 VARIABLE V5_08_ERROR "Via5G length (PGD), fixed value"
 VARIABLE V5_09_ERROR "Via5H length (PGD), fixed value"
 VARIABLE V5_10_ERROR "Via5I length (PGD), fixed value"
 VARIABLE V5_101_ERROR "Width of Via5K (OGD/PGD), fixed value (SA edge)"
 VARIABLE V5_102_ERROR "Length of Via5K (PGD/OGD), fixed value"
 VARIABLE V5_103_ERROR "Width of Via5CX (OGD), fixed value (SA edge)"
 VARIABLE V5_104_ERROR "Length of Via5CX (PGD), fixed value"
 VARIABLE V5_105_ERROR "Width of Via5P (OGD), fixed value (SA edge)"
 VARIABLE V5_106_ERROR "Length of Via5P (PGD), fixed value"
 VARIABLE V5_107_ERROR "Width of Via5W (OGD), fixed value (SA edge)"
 VARIABLE V5_108_ERROR "Length of Via5W (PGD), fixed value"
 VARIABLE V5_109_ERROR "Width of Via5X (OGD), fixed value (SA edge)"
 VARIABLE V5_11_ERROR "Via5J length (PGD), fixed value"
 VARIABLE V5_110_ERROR "Length of Via5X (PGD), fixed value"
 VARIABLE V5_111_ERROR "Width of Via5Y (OGD), fixed value (SA edge)"
 VARIABLE V5_112_ERROR "Length of Via5Y (PGD), fixed value"
 VARIABLE V5_113_ERROR "Width of Via5Z (OGD), fixed value (SA edge)"
 VARIABLE V5_114_ERROR "Length of Via5Z (PGD), fixed value"
 VARIABLE V5_115_ERROR "Width of Via5FP (OGD), fixed value (SA edge)"
 VARIABLE V5_116_ERROR "Length of Via5FP (PGD), fixed value"
 VARIABLE V5_117_ERROR "Width of Via5HP (OGD), fixed value (SA edge)"
 VARIABLE V5_118_ERROR "Length of Via5HP (PGD), fixed value"
 VARIABLE V5_12_ERROR "Via5L length (PGD), fixed value"
 VARIABLE V5_124_ERROR "Via5 min corner-to-corner spacing between via with SA edge in PGD and via with SA edge in OGD"
 VARIABLE V5_128_ERROR "Unrestricted min Via5 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V5_13_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_14_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_15_ERROR "Via5O length (PGD), fixed value"
 VARIABLE V5_152_ERROR "Min Via5 to Via4 edge-to-edge space (on different Metal5)"
 VARIABLE V5_153_ERROR "Min Via5 on isolated M6 to Via4 space (on different Metal5)"
 VARIABLE V5_154_ERROR "Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154"
 VARIABLE V5_16_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_161_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_162_ERROR "Via5BP length (PGD), fixed value"
 VARIABLE V5_163_ERROR "Via5NP length (PGD), fixed value"
 VARIABLE V5_164_ERROR "Via5OP length (PGD), fixed value"
 VARIABLE V5_165_ERROR "Via5DP length (PGD), fixed value"
 VARIABLE V5_166_ERROR "Via5EP length (PGD), fixed value"
 VARIABLE V5_167_ERROR "Via5TP length (PGD), fixed value"
 VARIABLE V5_168_ERROR "Via5QP length (PGD), fixed value"
 VARIABLE V5_169_ERROR "Via5CP length (PGD), fixed value"
 VARIABLE V5_170_ERROR "Via5RP length (PGD), fixed value"
 VARIABLE V5_171_ERROR "Via5MP length (PGD), fixed value"
 VARIABLE V5_172_ERROR "Via5GP length (PGD), fixed value"
 VARIABLE V5_181_ERROR "Width of Via5YZ (OGD), fixed value"
 VARIABLE V5_182_ERROR "Length of Via5YZ (PGD), fixed value"
 VARIABLE V5_19_ERROR "V5_01 edge of above vias must both be aligned with parallel Metal6 edges."
 VARIABLE V5_22_ERROR "Via5A-to-Via5A center-to-center space (on different M5 lines), minimum"
 VARIABLE V5_23_ERROR "Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space.  (min value, allowed up to max value <=M6_33)"
 VARIABLE V5_24_ERROR "Min Via5 corner-to-corner space"
 VARIABLE V5_240_ERROR "Min enclosure of Via5P by Metal5"
 VARIABLE V5_241_ERROR "Only Via5L/M/N/O/P can land on Metal5 wires M5_13/14/15 (>=0.160)"
 VARIABLE V5_25_ERROR "The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 "
 VARIABLE V5_26_ERROR "Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)"
 VARIABLE V5_28_ERROR "Unrestricted min Via5 edge-to-edge space (non-SA edges)"
 VARIABLE V5_29_ERROR "Via5 min edge offset if corner-to-corner space is < V5_30"
 VARIABLE V5_30_ERROR "Via5  corner-to-corner space limit (max value) for rule V5_29"
 VARIABLE V5_32_ERROR "Min Via5 to Via4 space (on different Metal5, all-directional check)"
 VARIABLE V5_33_ERROR "Min Via5 edge space to Metal5"
 VARIABLE V5_40_ERROR "Maximum Via5 overhang of Metal5 (PGD/OGD)"
 VARIABLE V5_41_ERROR "All Via5 (except Via5P) must be centered on Metal5 (PGD/OGD)"
 VARIABLE V5_42_ERROR "Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)"
 VARIABLE V5_49_ERROR "Min Metal5 line-end enclosure of Via5"
 VARIABLE V5_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V5_52_ERROR "Via5YZ must be centered under M6_13/14/15 width M6 (only)"
 VARIABLE V5_54_ERROR "Min Metal6 concave corner space to Via5"
 VARIABLE V5_61_ERROR "Min Metal6 line-end enclosure of Via5 "
 VARIABLE V5_62_ERROR "Min Metal6 line-end enclosure of Via5YZ"
 VARIABLE V6_01_ERROR "Via6A width (OGD), fixed value"
 VARIABLE V6_02_ERROR "Via6A length (PGD), fixed value"
 VARIABLE V6_03_ERROR "Via6B width (OGD), fixed value"
 VARIABLE V6_04_ERROR "Via6B length (PGD), fixed value"
 VARIABLE V6_05_ERROR "Via6C length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_06_ERROR "Via6C width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_07_ERROR "Via6D length (PGD), fixed value"
 VARIABLE V6_08_ERROR "Via6D width (OGD), fixed value"
 VARIABLE V6_09_ERROR "Via6E length (PGD), fixed value"
 VARIABLE V6_10_ERROR "Via6E width (OGD), fixed value"
 VARIABLE V6_101_ERROR "Width of Via6R (PGD), fixed value  (SA edge)"
 VARIABLE V6_102_ERROR "Via6R length (OGD), fixed value"
 VARIABLE V6_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6_105_ERROR "Width of Via6T (PGD), fixed value  (SA edge)"
 VARIABLE V6_106_ERROR "Via6T length (OGD), fixed value"
 VARIABLE V6_107_ERROR "Via6DX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_108_ERROR "Via6DX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_109_ERROR "Via6EX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_11_ERROR "Via6F length (PGD), fixed value"
 VARIABLE V6_110_ERROR "Via6EX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_117_ERROR "Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_118_ERROR "Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_12_ERROR "Via6F width (OGD), fixed value"
 VARIABLE V6_128_ERROR "Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V6_13_ERROR "Via6G length (PGD), fixed value"
 VARIABLE V6_14_ERROR "Via6G width (OGD), fixed value"
 VARIABLE V6_15_ERROR "Via6H length (PGD), fixed value"
 VARIABLE V6_16_ERROR "Via6H width (OGD), fixed value"
 VARIABLE V6_17_ERROR "Via6CX length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_18_ERROR "Via6CX width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_19_ERROR "The long edges of V6A/CY must both be aligned with parallel metal edges"
 VARIABLE V6_20_ERROR "The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges"
 VARIABLE V6_22_ERROR "Via6A-Via6A center-to-center space, minimum"
 VARIABLE V6_23_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)"
 VARIABLE V6_24_ERROR "Min Via6 corner-to-corner space"
 VARIABLE V6_240_ERROR "Via6H is not allowed to overhang"
 VARIABLE V6_25_ERROR "Min Via6 facing edge space (V6_23,27,28 are exceptions)"
 VARIABLE V6_27_ERROR "Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum"
 VARIABLE V6_28_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned"
 VARIABLE V6_29_ERROR "Via6 min edge offset if corner-to-corner space is < V6_30"
 VARIABLE V6_30_ERROR "Via6 corner-to-corner space limit (max value) for rule V6_29"
 VARIABLE V6_31_ERROR "Min Via6 to Via5 edge-edge space (on different M6)"
 VARIABLE V6_32_ERROR "Min Via6 to Via5 corner-to-corner space (on different M6)"
 VARIABLE V6_33_ERROR "Min Via6 edge space to Metal6"
 VARIABLE V6_40_ERROR "Maximum Via6 overhang of Metal6 (PGD)"
 VARIABLE V6_41_ERROR "Via6 (except Via6H) must be centered on Metal6 (PGD)"
 VARIABLE V6_48_ERROR "Via6H enclosure by Metal6, min value"
 VARIABLE V6_49_ERROR "Min Metal6 line end enclosure of Via6"
 VARIABLE V6_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V6_54_ERROR "Min M7 concave corner space to Via6"
 VARIABLE V6_61_ERROR "Min M7 line end enclosure of Via6 "
 VARIABLE V6_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V6err_02_ERROR "Via6AS length (OGD), fixed value"
 VARIABLE V6err_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6err_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6err_12_ERROR "Via6Q length (OGD), fixed value"
 VARIABLE V6err_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V7_01_ERROR "Width of below Via7, (OGD) fixed value (SA edges)"
 VARIABLE V7_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7_03_ERROR "Via7CS length (PGD), fixed value"
 VARIABLE V7_04_ERROR "Via7DS length (PGD), fixed value"
 VARIABLE V7_05_ERROR "Via7ES length (PGD), fixed value"
 VARIABLE V7_06_ERROR "Via7GS length (PGD), fixed value"
 VARIABLE V7_07_ERROR "Via7M length (PGD), fixed value"
 VARIABLE V7_08_ERROR "Via7N length (PGD), fixed value"
 VARIABLE V7_09_ERROR "Via7P length (PGD), fixed value"
 VARIABLE V7_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7_101_ERROR "Via7Q width (OGD), fixed value (SA edges)"
 VARIABLE V7_102_ERROR "Via7Q length (PGD), fixed value"
 VARIABLE V7_103_ERROR "Via7R width (OGD), fixed value (SA edges)"
 VARIABLE V7_104_ERROR "Via7R length (PGD), fixed value"
 VARIABLE V7_105_ERROR "Via7S width (OGD), fixed value (SA edges)"
 VARIABLE V7_106_ERROR "Via7S length (PGD), fixed value"
 VARIABLE V7_107_ERROR "Via7T width (OGD), fixed value (SA edges)"
 VARIABLE V7_108_ERROR "Via7T length (PGD), fixed value"
 VARIABLE V7_109_ERROR "Via7U width (OGD), fixed value (SA edges)"
 VARIABLE V7_11_ERROR "Rectangular Via7C width, ONLY ALLOWED value"
 VARIABLE V7_110_ERROR "Via7U length (PGD), fixed value"
 VARIABLE V7_111_ERROR "Via7ZS width (OGD), fixed value (SA edges)"
 VARIABLE V7_112_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_12_ERROR "Rectangular Via7C length, ONLY ALLOWED value"
 VARIABLE V7_128_ERROR "Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V7_13_ERROR "Rectangular Via7D width, ONLY ALLOWED value"
 VARIABLE V7_14_ERROR "Rectangular Via7D length, ONLY ALLOWED value"
 VARIABLE V7_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7_153_ERROR "Width of Via7US, fixed value (OGD SA edge)"
 VARIABLE V7_154_ERROR "Via7US length (PGD), fixed value"
 VARIABLE V7_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V7_159_ERROR "Width of Via7XS, fixed value (OGD SA edge)"
 VARIABLE V7_16_ERROR "Rectangular Via7E width, ONLY ALLOWED value"
 VARIABLE V7_160_ERROR "Via7XS length (PGD), fixed value"
 VARIABLE V7_161_ERROR "Width of Via7YS, fixed value (OGD SA edge)"
 VARIABLE V7_162_ERROR "Via7YS length (PGD), fixed value"
 VARIABLE V7_163_ERROR "Width of Via7ZS, fixed value (OGD SA edge)"
 VARIABLE V7_164_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_17_ERROR "Rectangular Via7E length, ONLY ALLOWED value"
 VARIABLE V7_22_ERROR "Via7AS-to-Via7AS center-to-center space (on different M7 lines), minimum"
 VARIABLE V7_23_ERROR "Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=M8_27)"
 VARIABLE V7_230_ERROR "Max value for rule V7_23 spacing check"
 VARIABLE V7_24_ERROR "Min Via7 corner-to-corner space"
 VARIABLE V7_28_ERROR "Unrestricted min Via7 edge-to-edge space (non-SA edges)"
 VARIABLE V7_29_ERROR "Via7 min edge offset if corner-to-corner space is < V7_30"
 VARIABLE V7_30_ERROR "Via7 corner-to-corner space limit (max value) for rule V7_29"
 VARIABLE V7_32_ERROR "Min Via7 to Via6 space (on different Metal7, all-directional check)"
 VARIABLE V7_33_ERROR "Min Via7 edge space to Metal7"
 VARIABLE V7_40_ERROR "Maximum Via7 overhang of Metal7 (OGD/PGD)"
 VARIABLE V7_41_ERROR "Via7 must be centered on Metal7 (PGD/OGD)"
 VARIABLE V7_42_ERROR "Redundant Rectangular Via7s must be aligned with each other"
 VARIABLE V7_49_ERROR "Min Metal7 line-end enclosure of Via7"
 VARIABLE V7_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V7_52_ERROR "Min M8 enclosure of Via7C/D/E (one edge at a corner)"
 VARIABLE V7_53_ERROR "Min M8 line-end enclosure of Via7C/D/E, orthogonal edge"
 VARIABLE V7_54_ERROR "Min Metal8 concave corner space to Via7"
 VARIABLE V7_61_ERROR "Min Metal8 line-end enclosure of Via7 "
 VARIABLE V7err_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7err_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7err_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7err_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7err_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7err_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7err_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7err_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7err_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V8_01_ERROR "Width of below Via8, fixed value (PGD SA-edge)"
 VARIABLE V8_02_ERROR "Via8AS length (OGD), fixed value"
 VARIABLE V8_03_ERROR "Via8BS length (OGD), fixed value"
 VARIABLE V8_04_ERROR "Via8CS length (OGD), fixed value"
 VARIABLE V8_05_ERROR "Via8DS length (OGD), fixed value"
 VARIABLE V8_06_ERROR "Via8ES length (OGD), fixed value"
 VARIABLE V8_07_ERROR "Via8FS length (OGD), fixed value"
 VARIABLE V8_08_ERROR "Via8GS length (OGD), fixed value"
 VARIABLE V8_09_ERROR "Via8HS length (OGD), fixed value"
 VARIABLE V8_10_ERROR "Via8JS length (OGD), fixed value"
 VARIABLE V8_101_ERROR "Width of below Via8, fixed value (PGD SA-edge)"
 VARIABLE V8_102_ERROR "Via8KS length (OGD), fixed value"
 VARIABLE V8_103_ERROR "Via8LS length (OGD), fixed value"
 VARIABLE V8_104_ERROR "Via8MS length (OGD), fixed value"
 VARIABLE V8_105_ERROR "Via8NS length (OGD), fixed value"
 VARIABLE V8_106_ERROR "Via8OS length (OGD), fixed value"
 VARIABLE V8_107_ERROR "Via8PS length (OGD), fixed value"
 VARIABLE V8_108_ERROR "Via8QS length (OGD), fixed value"
 VARIABLE V8_109_ERROR "Via8RS length (OGD), fixed value"
 VARIABLE V8_11_ERROR "Min M8 enclosure of Square Via8"
 VARIABLE V8_12_ERROR "Min M8 enclosure of Square Via8, orthogonal edge"
 VARIABLE V8_128_ERROR "Unrestricted min Via8 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V8_131_ERROR "Rectangular Via8RA width, ONLY ALLOWED value"
 VARIABLE V8_132_ERROR "Rectangular Via8RA length, ONLY ALLOWED value"
 VARIABLE V8_151_ERROR "Width of Via8TS, fixed value (PGD SA edge)"
 VARIABLE V8_152_ERROR "Via8TS length (OGD), fixed value"
 VARIABLE V8_153_ERROR "Width of Via8US, fixed value (PGD SA edge)"
 VARIABLE V8_154_ERROR "Via8US length (OGD), fixed value"
 VARIABLE V8_155_ERROR "Width of Via8VS, fixed value (PGD SA edge)"
 VARIABLE V8_156_ERROR "Via8VS length (OGD), fixed value"
 VARIABLE V8_157_ERROR "Width of Via8WS, fixed value (PGD SA edge)"
 VARIABLE V8_158_ERROR "Via8WS length (OGD), fixed value"
 VARIABLE V8_159_ERROR "Width of Via8XS, fixed value (PGD SA edge)"
 VARIABLE V8_160_ERROR "Via8XS length (OGD), fixed value"
 VARIABLE V8_161_ERROR "Width of Via8YS, fixed value (PGD SA edge)"
 VARIABLE V8_162_ERROR "Via8YS length (OGD), fixed value"
 VARIABLE V8_163_ERROR "Width of Via8ZS, fixed value (PGD SA edge)"
 VARIABLE V8_164_ERROR "Via8ZS length (OGD), fixed value"
 VARIABLE V8_21_ERROR "Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_22_ERROR "Via8A-to-Via8A center-to-center space (on different M8 lines), minimum"
 VARIABLE V8_23_ERROR "Parallel full-facing metal-aligned Via8 edges can be as closely spaced as the minimum allowed M9 space.  (min value, allowed up to max value <=M9_22)"
 VARIABLE V8_24_ERROR "Min Via8 corner-to-corner space"
 VARIABLE V8_28_ERROR "Unrestricted min Via8 edge-to-edge space (non SA edges)"
 VARIABLE V8_29_ERROR "Via8 min edge offset if corner-to-corner space is < V8_30"
 VARIABLE V8_30_ERROR "Via8 corner-to-corner space limit (max value) for rule V8_29"
 VARIABLE V8_31_ERROR "Rectangular Via8 width, ONLY ALLOWED value"
 VARIABLE V8_32_ERROR "Min Via8 to Via7 space (on different Metal8 net, all-directional check)"
 VARIABLE V8_33_ERROR "Min Via8 edge space to Metal8"
 VARIABLE V8_34_ERROR "Rectangular Via8 Short edge facing space to Square or Rectangular Via8 "
 VARIABLE V8_35_ERROR "Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 "
 VARIABLE V8_39_ERROR "Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)"
 VARIABLE V8_40_ERROR "Maximum Via8 overhang of Metal8 (PGD)"
 VARIABLE V8_41_ERROR "Via8 must be centered on Metal8 (PGD)"
 VARIABLE V8_49_ERROR "Min Metal8 line-end enclosure of Via8"
 VARIABLE V8_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V8_52_ERROR "Min M8 enclosure of Rectangular Via8, orthogonal edge"
 VARIABLE V8_53_ERROR "Max extent of Rectangular Via8 short edge beyond M8 side"
 VARIABLE V8_54_ERROR "Min Metal9 concave corner space to Via8"
 VARIABLE V8_61_ERROR "Min Metal9 line-end coverage of Via8"
 VARIABLE V8_62_ERROR "M9 coverage of Square Via8 orthogonal edge"
 VARIABLE V8_71_ERROR "M9 coverage of Rectangular Via8 (one edge at a corner)"
 VARIABLE V8_72_ERROR "M9 coverage of Rectangular Via8, orthogonal edge"
 VARIABLE V8_73_ERROR "Max extent of Redundant Rectangular Via8 long edge beyond M9 edge"
 VARIABLE V8err_01_ERROR "Square Via8SS ONLY ALLOWED value"
 VARIABLE V8err_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8err_31_ERROR "Rectangular Via8RS width, ONLY ALLOWED value"
 VARIABLE V8err_32_ERROR "Rectangular Via8RS length, ONLY ALLOWED value"
 VARIABLE V9_01_ERROR "Square Via9SS ONLY ALLOWED value"
 VARIABLE V9_02_ERROR "Square Via9 to Square Via9 (center-to-center) separation, minimum"
 VARIABLE V9_101_ERROR "Square Via9SA ONLY ALLOWED value"
 VARIABLE V9_11_ERROR "Min M9 enclosure of Square Via9"
 VARIABLE V9_12_ERROR "Min M9 enclosure of Square Via9, orthogonal edge"
 VARIABLE V9_131_ERROR "Rectangular Via9RA width, ONLY ALLOWED value"
 VARIABLE V9_132_ERROR "Rectangular Via9RA length, ONLY ALLOWED value"
 VARIABLE V9_153_ERROR "Rectangular Via9s that overhang the M9 edge must be centered on the PGD M9 they lands on"
 VARIABLE V9_21_ERROR "Min Square Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)"
 VARIABLE V9_31_ERROR "Rectangular Via9RS width, ONLY ALLOWED value"
 VARIABLE V9_32_ERROR "Rectangular Via9RS length, ONLY ALLOWED value"
 VARIABLE V9_33_ERROR "Min Rectangular Via9 Long edge facing space to Square or Rectangular Via9 "
 VARIABLE V9_34_ERROR "Min Rectangular Via9 Short edge facing space to Square or Rectangular Via9 "
 VARIABLE V9_35_ERROR "Min Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 "
 VARIABLE V9_39_ERROR "Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value"
 VARIABLE V9_40_ERROR "Redundant Rectangular Via9s must be aligned with each other"
 VARIABLE V9_41_ERROR "Min Rectangular Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)"
 VARIABLE V9_51_ERROR "M9 enclosure of Rectangular Via9 long edge (min)"
 VARIABLE V9_52_ERROR "Min M9 enclosure of Rectangular Via9, orthogonal edge"
 VARIABLE V9_53_ERROR "Max extent of Rectangular Via9 short edge beyond M9 side"
 VARIABLE V9_61_ERROR "Min M10 coverage of Square Via9 (one edge at a corner)"
 VARIABLE V9_62_ERROR "Min M10 coverage of Square Via9 orthogonal edge"
 VARIABLE V9_71_ERROR "Min M10 coverage of Rectangular Via9 (one edge at a corner)"
 VARIABLE V9_72_ERROR "Min M10 coverage of Rectangular Via9, orthogonal edge"
 VARIABLE V9_73_ERROR "Max extent of Redundant Rectangular Via9 long edge beyond M10 edge"
 VARIABLE VCH_01_ERROR "Width of VCNHB/HC (OGD), fixed value"
 VARIABLE VCH_02_ERROR "VCNHB length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VCH_03_ERROR "VCNHC length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VC_01_ERROR "Width of all VCNs, fixed value (OGD)"
 VARIABLE VC_02_ERROR "VCNAX length fixed value"
 VARIABLE VC_03_ERROR "VCNA length, fixed value"
 VARIABLE VC_04_ERROR "VCNBX length, fixed value"
 VARIABLE VC_05_ERROR "VCNCX length, fixed value"
 VARIABLE VC_06_ERROR "VCNDX length, fixed value"
 VARIABLE VC_07_ERROR "VCNB length, fixed value"
 VARIABLE VC_08_ERROR "VCNEX length, fixed value"
 VARIABLE VC_09_ERROR "VCNFX length, fixed value"
 VARIABLE VC_10_ERROR "VCNC length, fixed value"
 VARIABLE VC_11_ERROR "VCNGX length, fixed value"
 VARIABLE VC_12_ERROR "VCNJX length, fixed value"
 VARIABLE VC_134_ERROR "The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) "
 VARIABLE VC_139_ERROR "Max VCNBX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_19_ERROR "VC_01 edges of above vias must be aligned with Metal-0 side edges."
 VARIABLE VC_22_ERROR "Unrestricted VCNAX-to-VCNAX center-to-center space (min)"
 VARIABLE VC_23_ERROR "Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)"
 VARIABLE VC_24_ERROR "Min space between non-metal-aligned VCN edges (OGD)"
 VARIABLE VC_26_ERROR "Min space between VCN edges (PGD)"
 VARIABLE VC_30_ERROR "Diffcon line-end enclosure of VCN (metal-aligned edge), min value"
 VARIABLE VC_31_ERROR "Max VCNDX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_32_ERROR "Max VCNGX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_33_ERROR "Non-metal aligned VCN edge extent beyond Diffcon side, min value"
 VARIABLE VC_34_ERROR "VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)"
 VARIABLE VC_35_ERROR "Max VCNJX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_36_ERROR "Min VCN space to Diffcon, PGD"
 VARIABLE VC_37_ERROR "Min VCN space to Diffcon, OGD"
 VARIABLE VC_38_ERROR "Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37"
 VARIABLE VC_39_ERROR "Max VCNB OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_40_ERROR "All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)"
 VARIABLE VC_41_ERROR "Max VCNDX OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_42_ERROR "Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN."
 VARIABLE VC_43_ERROR "VCN edge enclosure of Polycon end, max value OGD"
 VARIABLE VC_44_ERROR "Min VCN edge space to Polycon side (PGD)"
 VARIABLE VC_46_ERROR "Min VCN edge space to Polycon end (OGD)"
 VARIABLE VC_47_ERROR "Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_48_ERROR "Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46"
 VARIABLE VC_49_ERROR "Min VCNHC edge space to Polycon side (PGD)"
 VARIABLE VC_51_ERROR "VCNHB/HC can be under a M0L_03/04 line"
 VARIABLE VC_61_ERROR "Minimum M0 line end enclosure of VCN"
 VARIABLE VC_70_ERROR "Min VCN corner-to-corner space"
 VARIABLE VD_07_ERROR "Via7 space threshold that subjects the array to max area check"
 VARIABLE VD_08_ERROR "Via8 space threshold that subjects the array to max area check"
 VARIABLE VD_09_ERROR "Via9 space threshold that subjects the array to max area check"
 VARIABLE VD_10_ERROR "Via10 space threshold that subjects the array to max area check"
 VARIABLE VD_11_ERROR "Via11 space threshold that subjects the array to max area check"
 VARIABLE VD_17_ERROR "Via 7 array width exception limit"
 VARIABLE VD_19_ERROR "Via 9 array width exception limit"
 VARIABLE VD_20_ERROR "Via 10 array width exception limit"
 VARIABLE VD_21_ERROR "Via 11 array width exception limit"
 VARIABLE VD_27_ERROR "Maximum Via 7 array area after merge and exception"
 VARIABLE VD_28_ERROR "Maximum Via 8 array area after merge and exception"
 VARIABLE VD_29_ERROR "Maximum Via 9 array area after merge and exception"
 VARIABLE VD_30_ERROR "Maximum Via 10 array area after merge and exception"
 VARIABLE VD_31_ERROR "Maximum Via 11 array area after merge and exception"
 VARIABLE VD_57_ERROR "Max width of merged Via 7 array"
 VARIABLE VD_58_ERROR "Max width of merged Via 8 array"
 VARIABLE VD_59_ERROR "Max width of merged Via 9 array"
 VARIABLE VD_60_ERROR "Max width of merged Via 10 array"
 VARIABLE VD_61_ERROR "Max width of merged Via 11 array"
 VARIABLE XDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE XG_01_ERROR "XGOXID is only allowed in ULPpitchID or in logic pitch"
 VARIABLE XG_02_ERROR "Min width of XGOXID in any direction"
 VARIABLE XG_03_ERROR "Min space between XGOXID in any direction"
 VARIABLE XG_05_ERROR "PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines"
 VARIABLE XG_06_ERROR "Min XGOXID enclosure of poly end, in PGD"
 VARIABLE XG_07_ERROR "Min XGOXID space to poly end, in PGD"
 VARIABLE XG_08_ERROR "Nwell inside XGOXID and outside XGOXID cannot interact"
 VARIABLE XG_09_ERROR "Min XGOXID enclosure of nwell inside"
 VARIABLE XG_10_ERROR "Min XGOXID space to nwell outside"
 VARIABLE XG_11_ERROR "Min XGOXID enclosure of active gate area inside XGOXID"
 VARIABLE XG_12_ERROR "Min XGOXID space to active gate area outside XGOXID"
 VARIABLE XG_13_ERROR "Min XGOXID space to TGOXID"
 VARIABLE XG_21_ERROR "ULPpitchID must always be covered by XGOXID as shown in the transition rules"
 VARIABLE XPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE XPL_02_ERROR "Poly pitch, ONLY ALLOWED value"

#ENDIF //_P1273d6_DR_TVF_

#ENDIF //DR_PROCESS dotSix
#IFDEF DOT2


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/runset_libs/x12dev_drwork_rst/Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.2.txt


#IFNDEF _P1273d2_DR_TVF_
  #DEFINE _P1273d2_DR_TVF_

  // define all rule labels as their constant numeric values
 VARIABLE ADC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE ADC_21 0.14 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE AG4_01 0.08 // Min AG4 width
 VARIABLE AG4_02 0.08 // Min AG4 space
 VARIABLE AG4_03 0.04 // Min AG4 jog segment length
 VARIABLE AG4_04 0.2 // Min AG4 space along a M4 line
 VARIABLE AG4_07 0.1 // Min AG4 overlap of M4 line end
 VARIABLE AG4_08 0.1 // Min AG4 overlap of Via3/Via4
 VARIABLE AG4_09 0.02 // Min AG4 overlap of M4 line side
 VARIABLE AG4_10 0.048 // Max M4 space that gets AG4 synthesis
 VARIABLE AG6_01 0.08 // Min AG6 width
 VARIABLE AG6_02 0.08 // Min AG6 space
 VARIABLE AG6_03 0.04 // Min AG6 jog segment length
 VARIABLE AG6_04 0.4 // Min AG6 space along a M6 line
 VARIABLE AG6_07 0.1 // Min AG6 overlap of M6 line end
 VARIABLE AG6_08 0.1 // Min AG6 overlap of Via5/Via6
 VARIABLE AG6_09 0.04 // Min AG6 overlap of M6 line side
 VARIABLE AG6_10 0.083 // Max M6 space that gets AG6 synthesis
 VARIABLE AL_01 0.14 // Minimum width of NAL/PAL layer
 VARIABLE AL_05 0.0235 // Minimum required area of NAL/PAL layer (sq um)
 VARIABLE AL_06 0.06 // Minimum required hole area of NAL/PAL layer  (sq um)
 VARIABLE AL_07 0.07 // Minimum segment lengths
 VARIABLE AL_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE AL_09 0.21 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner
 VARIABLE AL_10 1 // Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner
 VARIABLE AL_11 0.021 // NAL/PAL enclosure of nuva/puva gate (PGD)
 VARIABLE AL_116 0.0598 // NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE AL_12 0.021 // NAL/PAL enclosure of nuva/puva gate (OGD)
 VARIABLE AL_13 0.021 // NAL/PAL space to non-n/puva gate (PGD)
 VARIABLE AL_14 0.021 // NAL/PAL space to non-n/puva gate (OGD)
 VARIABLE AL_15 0 // NAL/PAL PGD edge must be centered in poly space or poly width
 VARIABLE AL_16 0.066 // NAL/PAL unrestricted convex corner enclosure of nuva/puva gate
 VARIABLE AL_17 0.066 // NAL/PAL concave corner enclosure of non-n/puva gate
 VARIABLE AL_31 0.14 // Minimum space of NAL/PAL layer
 VARIABLE AL_32 0.07 // NAL/PAL layer is allowed to have coincident edges of length >=
 VARIABLE AL_33 0.07 // NAL/PAL layer is allowed to have coincident corners with space >=
 VARIABLE AL_34 0 // NAL/PAL layer is allowed to have point touch
 VARIABLE AN_72 0 // DiodeID must be drawn line on line with the nwell enclosing the diode.
 VARIABLE APC_42 0.054 // Min Polycon end overlap of poly for PC_41
 VARIABLE APC_44 0.016 // Min Polycon end space to poly side
 VARIABLE APL_01 0.09 // Poly width, ONLY ALLOWED value
 VARIABLE APL_02 0.14 // Poly pitch, ONLY ALLOWED value
 VARIABLE APL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE APL_11 0.045 // Min Poly endcap length
 VARIABLE APL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE APL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE APL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE BC_00 0 // All Bitcell Cell Names must be within the SRAMPOLYID layer  
 VARIABLE BDC_02 0.065 // Minimum diffcon length
 VARIABLE BDC_03 0.04 // Diffcon end-to-end (ETE) space (min)
 VARIABLE BDC_04 0.005 // Diffcon side space to poly, ONLY ALLOWED value 
 VARIABLE BDC_11 0.006 // Transistor diffusion enclosure of diffcon (max value)
 VARIABLE BDC_31 0.012 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE BDC_33 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE BDC_36 0.035 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE BDF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE BDF_91 0.04 // Transistor pdiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDF_92 0.028 // Transistor ndiff-pdiff facing-edge space, in gate-direction
 VARIABLE BDG_91 0.028 // SRAM Diffusion check grid width (min value)
 VARIABLE BDG_92 0.084 // SRAM Diffusion check grid width (max value)
 VARIABLE BDG_93 0.056 // SRAM Diffusion check grid space (fixed value1)
 VARIABLE BDG_94 0.128 // SRAM Diffusion check grid space (fixed value2)
 VARIABLE BJ_01 0.124 // N+ S/D block width (post generation)
 VARIABLE BJ_03 0.014 // NSD block space to active n+ diffusion
 VARIABLE BJ_05 0.014 // NSD block enclosure of active p+ diffusion
 VARIABLE BJ_11 0.014 // Ntip block space to active n-diffusion edge
 VARIABLE BJ_12 0.014 // Ntip block enclosure of active p-diffusion edge
 VARIABLE BJ_14 0.1059 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE BJ_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE BK_02 0.124 // P+ S/D block space
 VARIABLE BK_03 0.014 // PSD block space to active p+ diffusion
 VARIABLE BK_05 0.014 // PSD block enclosure of active n+ diffusion
 VARIABLE BK_11 0.014 // Ptip block space to active p-diffusion edge
 VARIABLE BK_12 0.014 // Ptip block enclosure of active n-diffusion edge
 VARIABLE BK_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE BK_15 0.1059 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE BK_23 0.014 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE BLDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)
 VARIABLE BLDI_102 10.8 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)
 VARIABLE BLDI_192 13 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)
 VARIABLE BLDI_202 12.4 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )
 VARIABLE BLDI_292 16.5 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)
 VARIABLE BLDI_302 25 // Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)
 VARIABLE BLDI_392 15.3 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)
 VARIABLE BLDI_402 15.5 // Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram
 VARIABLE BLDI_492 12 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)
 VARIABLE BLDI_592 20.5 // Max allowed Intermediate Exposed N-diff density (SDP/HDDP)
 VARIABLE BLD_233 54.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE BLD_234 43.5 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)
 VARIABLE BLD_333 62.5 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)
 VARIABLE BLD_334 43.14 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)
 VARIABLE BLD_431 3.7 // Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)
 VARIABLE BLD_433 59 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)
 VARIABLE BLD_531 2.6 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram
 VARIABLE BLD_533 49.74 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)
 VARIABLE BLD_534 44 // Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)
 VARIABLE BLD_620 17 // Max required local VCN density inside STTRAMID1/2 (LD_620 exception)
 VARIABLE BLD_631 0 // Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)
 VARIABLE BLD_633 66.7 // Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)
 VARIABLE BLD_731 3.9 // Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU 
 VARIABLE BNW_01 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BNW_03 0.014 // N-well enclosure of P+ active diffusion, in gate-direction
 VARIABLE BNW_24 0.1059 // N-well concave corner space to N+ active diffusion corner
 VARIABLE BNW_28 56 // P1273 NW_28 relaxation for sram
 VARIABLE BNW_29 56 // P1273 NW_29 relaxation for sram
 VARIABLE BNW_31 0.014 // N-well space to N+ active diffusion, in gate-direction
 VARIABLE BPC_41 0.031 // Poly overlap of polycon (PGD) for PC_42
 VARIABLE BPC_44 0.01 // Polycon end space to poly side
 VARIABLE BPC_46 0.026 // Polycon end extension beyond poly side for PC_45
 VARIABLE BPC_47 0 // Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)
 VARIABLE BPC_61 0.02 // Polycon side space to gate/diffusion edge
 VARIABLE BPC_81 0.0228 // Polycon space to Diffcon
 VARIABLE BPC_83 0.005 // Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE BPL_01 0.032 // SRAM poly width, fixed value
 VARIABLE BPL_02 0.07 // SRAM poly pitch, fixed value
 VARIABLE BPL_04 0.036 // Short poly end-to-end space (fixed value) (cannot be isolated)
 VARIABLE BPL_11 0.018 // Poly endcap length
 VARIABLE BPL_13 0.01 // Max enclosure of poly by OGD diffusion edges
 VARIABLE BU_01 85 // Bump width, only allowed value
 VARIABLE BU_02 130.3 // Bump to Bump separation (center-to-center, minimum)
 VARIABLE BU_03 0 // Each Bump must have a TV1
 VARIABLE BU_04 0 // Bump to Bump separation core region (center-to-center, maximum)***
 VARIABLE BU_05 0 // Bump to Bump separation IO region (center-to-center, maximum)***
 VARIABLE BU_06 0 // Bump to Bump separation IO-core transition region (center-to-center, maximum)***
 VARIABLE BU_101 40 // C4EMIB Bump width, only allowed value
 VARIABLE BU_102 55 // C4EMIB Bump to C4EMIB Bump separation (center-to-center, minimum)
 VARIABLE BU_103 0 // Each C4EMIB Bump must have a TV1
 VARIABLE BU_104 0 // C4EMIB Bump to C4EMIB Bump separation (center-to-center, maximum)***
 VARIABLE BU_105 0 // C4EMIB Bump to C4 Bump separation (center-to-center, maximum)***
 VARIABLE BU_110 0 // C4EMIB bumps must be drawn inside EMIBBUMPZONE ID (layer 81.79)
 VARIABLE BU_111 0 // C4 bumps must be outside EMIBBUMPZONE ID
 VARIABLE BU_112 306 // C4EMIB Bump to C4 Bump separation (center-to-center, minimum)
 VARIABLE BU_124 0 // TV1 offset is not not allowed for C4EMIB bump (TV1 must be centered on C4EMIB bump)
 VARIABLE BU_21 750 // Fixed Width of outer ring from EOA that requires additional rules
 VARIABLE BU_22 10.5 // Max allowed offset from center of Rectangular TV1 to center of Bump
 VARIABLE BU_23 0 // TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via
 VARIABLE BU_24 0 // TV1 offset is not allowed towards the edge of the die in the outer ring
 VARIABLE BU_25 980 // Allowed gap in outer ring measured from die center line
 VARIABLE BVC_01 0.042 // Bitcell ViaconA width, fixed value (SA edge)
 VARIABLE BVC_02 0.046 // Bitcell ViaconA length, fixed value (non-SA edge)
 VARIABLE BXG_11 0.229 // SRAM Min XGOXID enclosure of active gate area inside XGOXID 
 VARIABLE CDW_100 2.1 // Window for CD_100
 VARIABLE CDW_101 2.1 // Window for CD_101
 VARIABLE CDW_102 2.1 // Window for CD_102
 VARIABLE CDW_103 2.1 // Window for CD_103
 VARIABLE CDW_104 2.1 // Window for CD_104
 VARIABLE CDW_105 2.8 // Window for CD_105
 VARIABLE CDW_106 2.8 // Window for CD_106
 VARIABLE CDW_107 2.8 // Window for CD_107
 VARIABLE CDW_131 1.96 // Window for CD_131
 VARIABLE CDW_200 3.15 // Window for CD_200
 VARIABLE CDW_201 3.15 // Window for CD_201
 VARIABLE CDW_202 3.15 // Window for CD_202
 VARIABLE CDW_203 3.15 // Window for CD_203
 VARIABLE CDW_204 3.15 // Window for CD_204
 VARIABLE CDW_205 4.5 // Window for CD_205
 VARIABLE CDW_206 4.5 // Window for CD_206
 VARIABLE CDW_207 4.5 // Window for CD_207
 VARIABLE CDW_208 8.8 // Window for CD_208
 VARIABLE CDW_209 8.8 // Window for CD_209
 VARIABLE CDW_210 8.8 // Window for CD_210
 VARIABLE CDW_211 8.8 // Window for CD_211
 VARIABLE CDW_231 1.96 // Window for CD_231
 VARIABLE CD_100 30 // Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_101 18 // Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_102 40 // Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_103 40 // Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_104 40 // Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size
 VARIABLE CD_105 23.8 // Minimum concentrated local Metal 5 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_106 23.8 // Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_107 23.8 // Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size
 VARIABLE CD_131 6 // Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CD_200 75 // Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_201 66.7 // Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_202 78 // Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_203 78 // Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_204 78 // Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size
 VARIABLE CD_205 72.4 // Maximum concentrated local Metal 5 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_206 72.4 // Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_207 66.7 // Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size
 VARIABLE CD_208 85 // Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_209 85 // Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_210 85 // Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_211 85 // Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size
 VARIABLE CD_231 76 // Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size
 VARIABLE CHN_01 1 // CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell
 VARIABLE CHN_02 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE CHN_03 150 // Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner
 VARIABLE CHN_04 0 // OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)
 VARIABLE CHN_05 0 // Abutting CHN cells are not allowed to create gaps, jogs or to overlap
 VARIABLE CHN_06 0 // CHN I/O cell must be aligned to EDM I/O cell
 VARIABLE CHN_07 0 // EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) 
 VARIABLE CHN_08 0 // CHN cells dimension not drawn according to spec
 VARIABLE CHW_01 17.58 // Corner Cell x
 VARIABLE CHW_02 16.572 // Corner Cell y
 VARIABLE CHW_03 0.84 // OGD Gap Cell x
 VARIABLE CHW_04 7.5 // OGD Gap Cell y
 VARIABLE CHW_05 7.5 // PGD Gap Cell x
 VARIABLE CHW_06 1.512 // PGD Gap Cell y
 VARIABLE CHW_07 2254.56 // CE12 Resistor Cell x
 VARIABLE CHW_08 7.5 // CE12 Resistor Cell y
 VARIABLE CHW_09 7.5 // MT9/VA9 Leakage Cell x
 VARIABLE CHW_10 2228.688 // MT9/VA9 Leakage Cell y
 VARIABLE CHW_11 5.04 // OGD IO Cell x
 VARIABLE CHW_12 7.5 // OGD IO Cell y
 VARIABLE CHW_13 7.5 // PGD IO Cell x
 VARIABLE CHW_14 6.048 // PGD IO Cell y
 VARIABLE CMW_05 7 // Window for CM_05
 VARIABLE CMW_06 7 // Window for CM_06
 VARIABLE CMW_07 7 // Window for CM_07
 VARIABLE CMW_08 7 // Window for CM_08
 VARIABLE CMW_09 7 // Window for CM_09
 VARIABLE CM_05 50 // Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size
 VARIABLE CM_06 50 // Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size
 VARIABLE CM_07 50 // Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size
 VARIABLE CM_08 50 // Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size
 VARIABLE CM_09 50 // Minimum cumulative density (M9+M10+M11+M12) (%), within a 7um x 7um window size
 VARIABLE DA_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DA_02 0 // Transition regions (TRDTOV1) cannot overlap (can abut PGD)
 VARIABLE DA_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DA_04 0.924 // Minimum PGD facing-edge spacing between V1pitchID layers
 VARIABLE DA_05 0.07 // TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DA_06 0 // No restriction on number of TGULV poly lines
 VARIABLE DA_11 0.462 // PGD width of TRDTOV1 ring (OGD running section) (fixed)
 VARIABLE DA_12 0.374 // OGD width of TRDTOV1 ring (PGD running section) (fixed)
 VARIABLE DA_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DA_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)
 VARIABLE DA_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DA_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DA_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DA_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DA_22 2 // Minimum space between concave corners of V1pitchID
 VARIABLE DA_24 1.12 // Minimum width of V1pitchID
 VARIABLE DA_25 0.924 // Minimum V1pitchID segment length
 VARIABLE DA_26 5.7 // Minimum V1pitchID hole size (all direction)
 VARIABLE DA_27 71.8 // Minimum V1pitchID hole area (um^2)
 VARIABLE DA_30 0.56 // Minimum V1pitchID space (between connected V1pitchID region)
 VARIABLE DA_31 0 // Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DA_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DA_33 0 // Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR
 VARIABLE DA_35 0 // TRDTOV1 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DA_361 0.028 // Fixed width of first 2 poly within TR
 VARIABLE DA_362 0.09 // Fixed width of 3rd/4th poly within TR (under V1pitchID)
 VARIABLE DA_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DA_372 0.046 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DA_373 0.05 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DA_38 0.025 // V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)
 VARIABLE DA_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DA_44 0.12 // Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID
 VARIABLE DA_45 0 // Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate
 VARIABLE DA_46 0.069 // Poly space region on next track min.separation (PGD direction) from TR convex corner
 VARIABLE DA_52 0 // TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region
 VARIABLE DA_53 0.255 // Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value
 VARIABLE DA_54 0.231 // Nwell extension outside TRDTOV1, only value (PGD)
 VARIABLE DA_55 0.36 // Nwell outside space to V1pitchID
 VARIABLE DA_56 0 // Nwell inside V1pitchID and ouside cannot merge
 VARIABLE DA_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DA_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DA_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DA_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DC_00 0 // Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction.
 VARIABLE DC_01 0.028 // Diffcon width, ONLY ALLOWED value
 VARIABLE DC_02 0.084 // Min required Diffcon length
 VARIABLE DC_03 0.042 // Diffcon end-to-end (ETE) space (min)
 VARIABLE DC_04 0.007 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE DC_05 0.336 // Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction
 VARIABLE DC_06 0.54 // Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction
 VARIABLE DC_11 0 // Transistor or tap diffusion enclosure of diffcon, max value
 VARIABLE DC_12 0 // All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge.
 VARIABLE DC_15 0.042 // Minimum Diffcon space to Diffusion, in PGD
 VARIABLE DC_20 0 // All Diffcon line-ends must be on a 21nm grid across the whole die
 VARIABLE DC_21 0.07 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE DC_22 0.1 // Isolated Diffcon (defined by DC_23 AND DC_24) min length
 VARIABLE DC_23 0.112 // Minimum diffcon space (in OGD) on both sides of the isolated diffcon
 VARIABLE DC_24 0.056 // Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon
 VARIABLE DC_30 0.021 // Min overlap between adjacent line-ends in opposite directions
 VARIABLE DC_31 0.021 // Min offset between adjacent non-overlapping line-ends in opposite directions
 VARIABLE DC_32 0.063 // Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length
 VARIABLE DC_33 0.084 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34
 VARIABLE DC_34 0.126 // Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]
 VARIABLE DC_35 0.042 // Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets
 VARIABLE DC_36 0.042 // Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34
 VARIABLE DC_37 0 // A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38
 VARIABLE DC_38 0.042 // Offset value for DC_37 check
 VARIABLE DC_50 0 // Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)
 VARIABLE DC_52 0.063 // Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)
 VARIABLE DF_01 0.042 // Min transistor diffusion/device width (PGD)
 VARIABLE DF_02 0 // Diffusion width must be an integer multiple of DF_01
 VARIABLE DF_03 0.14 // Min transistor diffusion length (OGD)
 VARIABLE DF_04 0 // Diffusion PGD edges must be centered in poly
 VARIABLE DF_07 0.336 // Maximum diffusion/device width (PGD), also applies to taps, diodes
 VARIABLE DF_09 0.042 // Min Diffusion external corner-to-corner space
 VARIABLE DF_10 0.07 // Minimum transistor diffusion segment lengths OGD
 VARIABLE DF_19 0.042 // Min Diffusion internal corner-to-corner space
 VARIABLE DF_31 0.042 // Minimum diffusion space, PGD
 VARIABLE DF_32 0 // Diffusion space PGD must be an integer multiple of DF_31
 VARIABLE DF_34 0.7 // Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction
 VARIABLE DF_35 0 // Transistor/Tap diffusion holes are NOT ALLOWED
 VARIABLE DF_43 0.07 // Minimum diffusion space, OGD (applies to transistors and taps in all combinations)
 VARIABLE DF_51 0.14 // Min Tap diffusion width OGD (Ntap or Ptap)
 VARIABLE DF_52 0.042 // Min Tap diffusion length PGD (Ntap or Ptap)
 VARIABLE DF_56 0 // Min Tap PGD/OGD edges must follow standard diffusion rules
 VARIABLE DF_80 0 // Every diffusion must have a TCN
 VARIABLE DF_84 0.084 // Min Tap to Transistor diffusion space PGD (within same well)
 VARIABLE DG_01 0.028 // Diffusion check grid width: fixed value, PGD only
 VARIABLE DG_02 0.056 // Diffusion check grid space: fixed value, PGD only
 VARIABLE DG_03 1.75 // Minimum Diffusion check grid length, OGD only
 VARIABLE DG_04 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid width
 VARIABLE DG_05 0 // Diffusion OGD edge must be centered in drawn Diffusion Check Grid space
 VARIABLE DI_01 4 // Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die
 VARIABLE DI_02 0 // Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other.
 VARIABLE DI_03 1250 // Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)
 VARIABLE DI_04 175 // Maximum distance from the perimeter of all isolated DICs to the Die Edge
 VARIABLE DI_06 3000 // Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)
 VARIABLE DI_07 1000 // Maximum distance from the perimeter of all nested DICs to the Die Edge
 VARIABLE DN_01 0.56 // Deep n-well width (min)
 VARIABLE DN_02 1.47 // Deep n-well space (min) 
 VARIABLE DN_03 0.14 // Deep n-well overlap of N-well (min) 
 VARIABLE DN_04 0.56 // Min extension of N-well beyond Deep n-well 
 VARIABLE DN_05 0.7 // Min Deep n-well space to N-well outside 
 VARIABLE DN_07 0.174 // Deep n-well enclosure of p-gates (min)
 VARIABLE DN_08 0.174 // Deep n-well space to p-gates outside the Deep n-well (min)
 VARIABLE DN_09 1.16 // Deep n-well space to BJTID, CAPID or wellResID (min)
 VARIABLE DN_10 0 // The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) 
 VARIABLE DN_11 4.2 // Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss 
 VARIABLE DN_12 4.2 // Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* 
 VARIABLE DN_13 0.7 // Min Deep n-well space to diffusions outside (active or tap) 
 VARIABLE DS_00 0 // No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  
 VARIABLE DS_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DS_02 0 // Transition regions (TRDTOS) cannot overlap (can abut PGD)
 VARIABLE DS_03 0.042 // Any transition regions to transition region space OGD
 VARIABLE DS_04 0.924 // Minimum PGD facing-edge spacing between SRAMPOLYID layers
 VARIABLE DS_05 0.07 // TRDTOS PGD edge space to Poly check grid outside (fixed value)
 VARIABLE DS_09 0 // Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths.
 VARIABLE DS_11 0.462 // PGD width of TRDTOS ring (OGD running section) (fixed)
 VARIABLE DS_12 0.24 // OGD width of TRDTOS ring (PGD running section) (fixed)
 VARIABLE DS_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DS_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)
 VARIABLE DS_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DS_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DS_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DS_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DS_24 1.044 // SRAMPOLYID to SRAMPOLYID space
 VARIABLE DS_25 0.05 // Minimum SRAMPOLYID area (um sq)
 VARIABLE DS_31 0 // Poly fixed layout comparison for Digital-to-SRAM Transition Ring
 VARIABLE DS_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DS_33 0 // Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR
 VARIABLE DS_35 0 // TRDTOS OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DS_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DS_362 0.032 // Fixed width of 4th poly within TR
 VARIABLE DS_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DS_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DS_373 0.04 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DS_38 0.019 // SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)
 VARIABLE DS_41 0 // OGD running section of TRDTOS must have special poly pattern exactly as illustrated
 VARIABLE DS_50 0 // TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)
 VARIABLE DS_52 0 // TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region
 VARIABLE DS_540 0.002 // TRDTOS enclosure of 1st digital diffcheck (PGD)
 VARIABLE DS_541 0.028 // Width of digital diffcheck (fixed value)
 VARIABLE DS_542 0.056 // Digital diffcheck to digital diffcheck space PGD (fixed value)
 VARIABLE DS_543 0.14 // Digital diffcheck to bitcell diffcheck space OGD (fixed value)
 VARIABLE DS_544 0.092 // Digital diffcheck to bitcell diffcheck space PGD fixed value
 VARIABLE DS_60 0.175 // min SRAMPOLYID space to logic diffusion (OGD)
 VARIABLE DS_601 0.063 // TRDTOULP enclosure of SRAM2 pgd edge
 VARIABLE DS_602 0.079 // ULP sram Transtion cell overlap of SRAMID2 in pdg direction
 VARIABLE DS_61 0.035 // min SRAMPOLYID enclosure of bitcell diffusion (OGD)
 VARIABLE DS_62 0.175 // min SRAMPOLYID space to logic diffcheck (OGD)
 VARIABLE DS_63 0.035 // min SRAMPOLYID enclosure of bitcell diffcheck (OGD)
 VARIABLE DS_64 0.194 // min SRAMPOLYID space to logic diffusion (PGD)
 VARIABLE DS_645 0.093 // ULC SRAM diffcheck PGD spacing (fixed value)
 VARIABLE DS_65 0.052 // min SRAMPOLYID enclosure of bitcell diffusion (PGD)
 VARIABLE DS_66 0.012 // min SRAMPOLYID space to logic diffcheck (PGD)
 VARIABLE DS_660 0.175 // min SRAMID2space to logic diffusion (OGD)
 VARIABLE DS_661 0.042 // min SRAMID2 enclosure of bitcell diffusion (OGD)
 VARIABLE DS_662 0.182 // min SRAMID2 space to logic diffcheck (OGD)
 VARIABLE DS_663 0.042 // bitcell diffcheck extension over SRAMID2 (OGD, fixed value)
 VARIABLE DS_664 0.173 // min SRAMID2 space to logic diffusion (PGD)
 VARIABLE DS_665 0.116 // min SRAMID2 enclosure of bitcell diffusion (PGD)
 VARIABLE DS_666 0.033 // min SRAMID2 space to logic diffcheck (PGD)
 VARIABLE DS_667 0.059 // min SRAMID2 enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_67 0.08 // min SRAMPOLYID enclosure of bitcell diffcheck (PGD)
 VARIABLE DS_68 0.056 // There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID
 VARIABLE DS_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DS_71 0.180 // Min length of OGD TCN in TR
 VARIABLE DS_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DS_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DS_75 0 // OGD edge of SRAMTAPID should be line on line w SRAMPOLYID 
 VARIABLE DS_76 0 // SRAMTAPID should be fully enclosed by SRAMPOLYID
 VARIABLE DS_77 0 // SRAM tap must be enclosed by SRAMTAPID 
 VARIABLE DS_78 0 // Min SRAMTAPID space to bitcell diffusions
 VARIABLE DS_79 0.14 // SRAM tap diffusion space to bitcell diffusion
 VARIABLE DS_80 0.1 // min SRAM diffusion hole length (PGD) post DS_81 merge
 VARIABLE DS_81 0.09 // SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check
 VARIABLE DS_82 0.07 // fixed SRAM diffusion hole width (OGD) post DS_81 merge 
 VARIABLE DT_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DT_02 0 // Transition regions (TRDTOV3) cannot overlap (can abut PGD)
 VARIABLE DT_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DT_04 0.924 // Minimum PGD facing-edge spacing between TGPOLYID layers
 VARIABLE DT_05 0.07 // TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DT_06 0 // Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4
 VARIABLE DT_11 0.462 // PGD width of TRDTOV3 ring (OGD running section) (fixed)
 VARIABLE DT_12 0.654 // OGD width of TRDTOV3 ring (PGD running section) (fixed)
 VARIABLE DT_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DT_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)
 VARIABLE DT_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DT_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DT_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DT_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DT_22 2 // Minimum space between concave corners of V3pitchID
 VARIABLE DT_24 1.26 // Minimum OGD width of V3pitchID
 VARIABLE DT_25 0.924 // Minimum V3pitchID PGD segment length
 VARIABLE DT_26 5.988 // Minimum V3pitchID hole size (all direction)
 VARIABLE DT_27 36 // Minimum V3pitchID hole area (um^2)
 VARIABLE DT_30 1.26 // Minimum V3pitchID space (between connected V3pitchID region)
 VARIABLE DT_31 0 // Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DT_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DT_33 0 // Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR
 VARIABLE DT_35 0 // TRDTOV3 OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DT_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DT_362 0.028 // Fixed width of 4th poly within TR
 VARIABLE DT_363 0.138 // Fixed width of 5th poly within TR
 VARIABLE DT_364 0.16 // Fixed width of 6th poly within TR (this poly is under V3pitchID)
 VARIABLE DT_371 0.042 // Fixed space between 1st and 2nd poly within TR
 VARIABLE DT_372 0.042 // Fixed space between 2nd and 3rd poly within TR
 VARIABLE DT_373 0.052 // Fixed space between 3rd and 4th poly within TR
 VARIABLE DT_374 0.052 // Fixed space between 4th and 5th poly within TR
 VARIABLE DT_375 0.056 // Fixed space between 5th and 6th poly within TR
 VARIABLE DT_38 0.025 // V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)
 VARIABLE DT_41 0 // OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DT_44 0.12 // Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID
 VARIABLE DT_45 0 // Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate
 VARIABLE DT_52 0 // TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region
 VARIABLE DT_53 0.025 // Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value
 VARIABLE DT_54 0.231 // Nwell extension outside TRDTOV3, only value (PGD)
 VARIABLE DT_55 0.36 // Nwell outside space to V3pitchID
 VARIABLE DT_56 0 // Nwell inside V3pitchID and ouside cannot merge
 VARIABLE DT_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DT_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DT_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DT_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE DX_01 0 // No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)
 VARIABLE DX_02 0 // Transition regions (TRDTOULP) cannot overlap (can abut PGD)
 VARIABLE DX_03 0.042 // Any transition regions to transition region space OGD (min)
 VARIABLE DX_04 0.924 // Minimum PGD facing-edge spacing between ULPpitchID layers
 VARIABLE DX_05 0.07 // TRDTOULP PGD edge space to Polycheck grid outside (fixed value)
 VARIABLE DX_06 0 // Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)
 VARIABLE DX_11 0.462 // PGD width of TRDTOULP ring (OGD running section) (fixed)
 VARIABLE DX_12 0.84 // OGD width of TRDTOULP ring (PGD running section) (fixed)
 VARIABLE DX_171 0 // Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)
 VARIABLE DX_172 0 // Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)
 VARIABLE DX_173 0 // Min space of TCN in OGD section of TR to the corner section
 VARIABLE DX_174 0 // Min TCN space (in PGD) to the corner section of TR
 VARIABLE DX_175 0 // Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR
 VARIABLE DX_176 0 // Diffcons in PGD section of TR must be placed in the middle of poly space
 VARIABLE DX_177 0 // Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP
 VARIABLE DX_22 1.992 // Minimum space between concave corners of ULPpitchID
 VARIABLE DX_24 1.428 // Minimum width of ULPpitchID
 VARIABLE DX_25 0.924 // Minimum ULPpitchID segment length
 VARIABLE DX_26 5.7 // Minimum ULPpitchID hole size (all direction)
 VARIABLE DX_27 71.8 // Minimum ULPpitchID hole area (um^2)
 VARIABLE DX_30 0.56 // Minimum ULPpitchID space (between connected ULPpitchID region)
 VARIABLE DX_31 0 // Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check
 VARIABLE DX_32 0.12 // Poly space region min.separation (PGD direction) from TR OGD edge
 VARIABLE DX_33 0 // Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR
 VARIABLE DX_35 0 // TRDTOULP OGD enclosure of first dummy poly line (fixed value)
 VARIABLE DX_361 0.028 // Fixed width of first 3 poly within TR
 VARIABLE DX_362 0.028 // Fixed width of 4th/5th/6th/7th poly within TR
 VARIABLE DX_363 0.046 // Fixed width of 8th poly within TR
 VARIABLE DX_364 0.042 // Fixed width of 9th-12th poly lines (under ULP pitchID in TR)
 VARIABLE DX_371 0.042 // Fixed space between polys throuth 1st to 4th poly within TR
 VARIABLE DX_372 0.031 // Fixed space between 4th and 5th poly within TR
 VARIABLE DX_373 0.041 // Fixed space between 5th and 6th poly within TR
 VARIABLE DX_374 0.026 // Fixed space between 6th and 7th poly within TR
 VARIABLE DX_375 0.038 // Fixed space between 7th and 8th poly within TR
 VARIABLE DX_376 0.042 // Fixed space between polys through 8th to 12th within TR
 VARIABLE DX_38 0.021 // ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)
 VARIABLE DX_41 0 // OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page
 VARIABLE DX_44 0.12 // Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID
 VARIABLE DX_45 0 // Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate
 VARIABLE DX_52 0.315 // TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region
 VARIABLE DX_53 0.052 // Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value
 VARIABLE DX_54 0.231 // Nwell extension outside TRDTOULP, only value (PGD)
 VARIABLE DX_55 0.36 // Nwell outside space to ULPpitchID
 VARIABLE DX_56 0 // Nwell inside ULPpitchID and ouside cannot merge
 VARIABLE DX_70 0.06 // Special width of TCN in OGD section of TR (fixed)
 VARIABLE DX_71 0.3 // Min length of OGD TCN in TR
 VARIABLE DX_72 0.1 // Min end-to-end space between TCN in OGD section of TR
 VARIABLE DX_73 0.201 // TR OGD section enclosure of TCN side (measured in PGD) (fixed)
 VARIABLE EA_01 1.512 // Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01
 VARIABLE EA_02 4.2 // Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02
 VARIABLE EA_39 7.512 // TM1 space to EOA boundary, PGD (min)
 VARIABLE EA_40 12.012 // TM1 space to EOA boundary, maximum space
 VARIABLE EA_44 7.4 // TM1 space to EOA boundary, OGD (min)
 VARIABLE EA_45 2.4 // CE1/2 space to EOA boundary OGD (min)
 VARIABLE EA_46 2.512 // CE1/2 space to EOA boundary PGD (min)
 VARIABLE EA_91 0 // At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps).
 VARIABLE EA_92 0 // The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0).
 VARIABLE EDM_01 0 // EOA layer must be present at top level Cell
 VARIABLE EDM_02 0 // Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells
 VARIABLE EDM_03 62 // Maximum number of Fill cells per PGD die edge
 VARIABLE EDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE EDM_05 1 // Maximum number of PGD fill cell that can be placed consecutively
 VARIABLE EDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE EDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE EDM_09 5 // Every fifth staircase cell must be a diode staircase cell
 VARIABLE EDM_10 150 // Min distance of I/O cell location away from die corner
 VARIABLE EDM_11 1 // Number of I/O cell placement allowed (either on a OGD or PGD die edge)
 VARIABLE EDM_12 0 // Corner cells can only reside in die corners
 VARIABLE EDM_13 0 // EDM cells cannot overlap each other
 VARIABLE EDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE EDW_01 6.72 // Corner Cell x
 VARIABLE EDW_02 6.048 // Corner Cell y
 VARIABLE EDW_03 0.84 // OGD Fill Cell x
 VARIABLE EDW_04 1.512 // OGD Fill Cell y
 VARIABLE EDW_05 1.68 // PGD Fill Cell x
 VARIABLE EDW_06 1.512 // PGD Fill Cell y
 VARIABLE EDW_07 5.04 // OGD IO Cell x
 VARIABLE EDW_08 1.512 // OGD IO Cell y
 VARIABLE EDW_09 1.68 // PGD IO Cell x
 VARIABLE EDW_10 6.048 // PGD IO Cell y
 VARIABLE EDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_12 93.744 // PGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_13 90.72 // OGD STAIRCASSE DIODE Cell x
 VARIABLE EDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE EDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE EDW_16 93.744 // PGD STAIRCASSE Cell y
 VARIABLE EDW_17 90.72 // OGD STAIRCASSE Cell x
 VARIABLE EDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE EHV_01 0.032 // Polycon space to Diffcon (min)
 VARIABLE EHV_02 0.032 // VCN space to Diffcon (PGD), min
 VARIABLE EHV_04 0.032 // VCN space to polycon (PGD), min
 VARIABLE EHV_06 0.029 // VCN-Via0 space (min)
 VARIABLE EHV_07 0.032 // Via0-Via1 space (min)
 VARIABLE EHV_09 0.028 // Via1-Via1 space (min)
 VARIABLE EHV_11 0.032 // Via1-Via2 space (min)
 VARIABLE EHV_12 0.026 // Via2-Metal2 space (min)
 VARIABLE EHV_13 0.028 // Via2-Via2 space (min)
 VARIABLE EHV_15 0.032 // Via2-Via3 space (min)
 VARIABLE EHV_16 0.026 // Via3-Metal3 space (min)
 VARIABLE EHV_18 0.028 // Via3-Via3 space (min)
 VARIABLE EHV_19 0.028 // Via4-Via4 space (min)
 VARIABLE EHV_20 0.03 // Via4-Via5 space (min)
 VARIABLE EHV_21 0.026 // Via5-Metal5 space (min)
 VARIABLE EHV_23 0.029 // Via3-Via4 space (min)
 VARIABLE EHV_24 0.027 // Via4-Metal4 space (min)
 VARIABLE EHV_25 0.04 // Via5-Via6 space (min)
 VARIABLE EHV_26 0.051 // Via6-Via7 space (min)
 VARIABLE EHV_27 0.042 // Via6-Metal6 space (min)
 VARIABLE EHV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE EHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE ENW_14 0.36 // N-well space (min)
 VARIABLE ENW_21 0.12 // N+ active diffusion space to extra high voltage nwells (min)
 VARIABLE ENW_22 0.12 // P+ active diffusion enclosure by extra high voltage nwell (min)
 VARIABLE ER_01 0.21 // ESD N-well resistor width (min)
 VARIABLE ER_03 0.36 // ESD N-well resistor space to ESD N-well or regular N-well (min)
 VARIABLE ER_04 0.063 // ESD N-well enclosure of N+ diffusion inside
 VARIABLE ER_05 0.42 // ESD N-well resistor space to N+ diffusion outside
 VARIABLE ER_06 0.252 // ESD N-well resistor space to P+ diffusion outside
 VARIABLE ER_07 0.126 // ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2
 VARIABLE ER_08 0.126 // ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) 
 VARIABLE ER_09 0.028 // Poly-blocked ESD resistor length, ONLY ALLOWED value
 VARIABLE ER_12 0.084 // Min blocked poly resistor width
 VARIABLE FM_01 77 // Maximum area of floating MT0 with zero facing edge component  (sq um)
 VARIABLE FM_02 672 // Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing
 VARIABLE FM_03 77 // Maximum area of floating MT0 with non-zero facing edge component  (sq um)
 VARIABLE FM_101 1063 // Maximum area of floating MT10 with zero facing edge component  (sq um)
 VARIABLE FM_102 1887 // Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing
 VARIABLE FM_103 750 // Maximum area of floating MT10 with non-zero facing edge component  (sq um)
 VARIABLE FM_11 77 // Maximum area of floating MT1 with zero facing edge component  (sq um)
 VARIABLE FM_111 1063 // Maximum area of floating MT11 with zero facing edge component  (sq um)
 VARIABLE FM_112 1887 // Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing
 VARIABLE FM_113 750 // Maximum area of floating MT11 with non-zero facing edge component  (sq um)
 VARIABLE FM_12 672 // Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing
 VARIABLE FM_121 1063 // Maximum area of floating MT12 with zero facing edge component  (sq um)
 VARIABLE FM_122 1887 // Max length of floating MT12 edge facing a Vss MT12 edge within 2Xmin spacing
 VARIABLE FM_123 750 // Maximum area of floating MT12 with non-zero facing edge component  (sq um)
 VARIABLE FM_13 77 // Maximum area of floating MT1 with non-zero facing edge component  (sq um)
 VARIABLE FM_21 1011 // Maximum area of floating MT2 with zero facing edge component  (sq um)
 VARIABLE FM_22 841 // Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing
 VARIABLE FM_23 294 // Maximum area of floating MT2 with non-zero facing edge component  (sq um)
 VARIABLE FM_291 1125 // Maximum floating metal area for MT4  MT0 network  (sq um)
 VARIABLE FM_292 2375 // Maximum floating metal area for MT5  MT0 network  (sq um)
 VARIABLE FM_293 2375 // Maximum floating metal area for MT6  MT0 network  (sq um)
 VARIABLE FM_294 3000 // Maximum floating metal area for MT7  MT0 network  (sq um)
 VARIABLE FM_295 3000 // Maximum floating metal area for MT8  MT0 network  (sq um)
 VARIABLE FM_296 3000 // Maximum floating metal area for MT9  MT0 network  (sq um)
 VARIABLE FM_297 3000 // Maximum floating metal area for MT10  MT0 network  (sq um)
 VARIABLE FM_298 3000 // Maximum floating metal area for MT11  MT0 network  (sq um)
 VARIABLE FM_299 3625 // Maximum floating metal area for MT12  MT0 network  (sq um)
 VARIABLE FM_31 1011 // Maximum area of floating MT3 with zero facing edge component  (sq um)
 VARIABLE FM_32 1177 // Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing
 VARIABLE FM_33 98 // Maximum area of floating MT3 with non-zero facing edge component  (sq um)
 VARIABLE FM_41 1011 // Maximum area of floating MT4 with zero facing edge component  (sq um)
 VARIABLE FM_42 841 // Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing
 VARIABLE FM_43 294 // Maximum area of floating MT4 with non-zero facing edge component  (sq um)
 VARIABLE FM_51 625 // Maximum area of floating MT5 with zero facing edge component  (sq um)
 VARIABLE FM_52 1029 // Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing
 VARIABLE FM_53 82 // Maximum area of floating MT5 with non-zero facing edge component  (sq um)
 VARIABLE FM_61 625 // Maximum area of floating MT6 with zero facing edge component  (sq um)
 VARIABLE FM_62 1029 // Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing
 VARIABLE FM_63 82 // Maximum area of floating MT6 with non-zero facing edge component  (sq um)
 VARIABLE FM_71 750 // Maximum area of floating MT7 with zero facing edge component  (sq um)
 VARIABLE FM_72 1887 // Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing
 VARIABLE FM_73 188 // Maximum area of floating MT7 with non-zero facing edge component  (sq um)
 VARIABLE FM_81 1063 // Maximum area of floating MT8 with zero facing edge component  (sq um)
 VARIABLE FM_82 1887 // Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing
 VARIABLE FM_83 750 // Maximum area of floating MT8 with non-zero facing edge component  (sq um)
 VARIABLE FM_91 1063 // Maximum area of floating MT9 with zero facing edge component  (sq um)
 VARIABLE FM_92 1887 // Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing
 VARIABLE FM_93 750 // Maximum area of floating MT9 with non-zero facing edge component  (sq um)
 VARIABLE FM_B1 0 // Floating bumps are not allowed
 VARIABLE FM_T1 2000 // Maximum length of floating TM1
 VARIABLE GD_01 6 // Minimum Global Exposed P-diffusion density (%)
 VARIABLE GD_02 6 // Minimum Global Exposed N-diffusion density (%)
 VARIABLE GD_100 41 // Minimum Global Metal 0 Layer density (%)
 VARIABLE GD_101 30 // Minimum Global Metal 1 Layer density (%)
 VARIABLE GD_102 44 // Minimum Global Metal 2 Layer density (%)
 VARIABLE GD_103 44 // Minimum Global Metal 3 Layer density (%)
 VARIABLE GD_104 44 // Minimum Global Metal 4 Layer density (%)
 VARIABLE GD_105 30 // Minimum Global Metal 5 Layer density (%)
 VARIABLE GD_106 30 // Minimum Global Metal 6 Layer density (%)
 VARIABLE GD_107 40 // Minimum Global Metal 7 Layer density (%)
 VARIABLE GD_108 40 // Minimum Global Metal 8 Layer density (%)
 VARIABLE GD_109 40 // Minimum Global Metal 9 Layer density (%)
 VARIABLE GD_110 40 // Minimum Global Metal 10 Layer density (%)
 VARIABLE GD_111 40 // Minimum Global Metal 11 Layer density (%)
 VARIABLE GD_112 50 // Minimum Global Metal 12 Layer density (%)
 VARIABLE GD_120 60 // Minimum Global TM1 Layer density (%)
 VARIABLE GD_121 65 // Minimum Global CE1 Layer density (%)
 VARIABLE GD_122 65 // Minimum Global CE2 Layer density (%)
 VARIABLE GD_123 65 // Minimum Global CE3 Layer density (%)
 VARIABLE GD_200 66 // Max Global Metal 0 layer density (%)
 VARIABLE GD_201 55 // Max Global Metal 1 layer density (%)
 VARIABLE GD_202 69 // Max Global Metal 2 layer density (%)
 VARIABLE GD_203 69 // Max Global Metal 3 layer density (%)
 VARIABLE GD_204 69 // Max Global Metal 4 layer density (%)
 VARIABLE GD_205 58 // Max Global Metal 5 layer density (%)
 VARIABLE GD_206 58 // Max Global Metal 6 layer density (%)
 VARIABLE GD_207 60 // Max Global Metal 7 layer density (%)
 VARIABLE GD_208 60 // Max Global Metal 8 layer density (%)
 VARIABLE GD_209 60 // Max Global Metal 9 layer density (%)
 VARIABLE GD_21 9 // Maximum Global Exposed P-diffusion density (%)
 VARIABLE GD_210 60 // Max Global Metal 10 layer density (%)
 VARIABLE GD_211 60 // Max Global Metal 11 layer density (%)
 VARIABLE GD_212 80 // Max Global Metal 12 layer density (%)
 VARIABLE GD_22 9 // Maximum Global Exposed N-diffusion density (%)
 VARIABLE GD_51 41 // Min Global RDL density (%)
 VARIABLE GD_52 55 // Max Global RDL density (%)
 VARIABLE GR_01 16 // Min required TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_02 31.5 // Max allowed TCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_03 21 // Min required TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_04 36 // Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size
 VARIABLE GR_05 7.14 // Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04
 VARIABLE HNW_14 0.22 // N-well space (min)
 VARIABLE HNW_21 0.06 // N+ active diffusion space to high voltage nwells (min)
 VARIABLE HNW_22 0.06 // P+ active diffusion enclosure by high voltage nwell (min)
 VARIABLE HV_01 0.03 // Polycon space to Diffcon (min)
 VARIABLE HV_02 0.03 // VCN space to Diffcon (PGD), min
 VARIABLE HV_04 0.03 // VCN space to polycon (PGD), min
 VARIABLE HV_09 0.026 // Via1-Via1 space (min)
 VARIABLE HV_11 0.03 // Via1-Via2 space (min)
 VARIABLE HV_12 0.024 // Via2-Metal2 space (min)
 VARIABLE HV_13 0.026 // Via2-Via2 space (min)
 VARIABLE HV_16 0.024 // Via3-Metal3 space (min)
 VARIABLE HV_18 0.026 // Via3-Via3 space (min)
 VARIABLE HV_19 0.026 // Via4-Via4 space (min)
 VARIABLE HV_20 0.028 // Via4-Via5 space (min)
 VARIABLE HV_22 0.03 // Via2-Via3 space (min)
 VARIABLE HV_23 0.028 // Via3-Via4 space (min)
 VARIABLE HV_24 0.024 // Via4-Metal4 space (min)
 VARIABLE HV_25 0.038 // Via5-Via6 space (min)
 VARIABLE HV_26 0.049 // Via6-Via7 space (min)
 VARIABLE HV_27 0.04 // Via6-Metal6 space (min)
 VARIABLE HV_34 0.049 // Metal4-Metal4 space (min)
 VARIABLE HV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE HV_90 0 // Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets
 VARIABLE IPB_00 1.7 // Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)
 VARIABLE IPB_01 14200 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPDW_111 0 // Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPDW_191 0 // Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_193 0 // Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_201 0 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPDW_391 0 // Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPDW_395 0 // Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)
 VARIABLE IPDW_611 0 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell
 VARIABLE IPD_00 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_01 174000 // Metal-0
 VARIABLE IPD_02 174000 // Metal-1
 VARIABLE IPD_03 174000 // Metal-2
 VARIABLE IPD_04 174000 // Metal-3
 VARIABLE IPD_05 174000 // Metal-4
 VARIABLE IPD_06 174000 // Metal-5
 VARIABLE IPD_07 174000 // Metal-6
 VARIABLE IPD_08 174000 // Metal-7
 VARIABLE IPD_09 174000 // Metal-8
 VARIABLE IPD_10 174000 // Metal-9
 VARIABLE IPD_100 174000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPD_101 174000 // Metal-0
 VARIABLE IPD_102 174000 // Metal-1
 VARIABLE IPD_103 174000 // Metal-2
 VARIABLE IPD_104 174000 // Metal-3
 VARIABLE IPD_105 174000 // Metal-4
 VARIABLE IPD_106 174000 // Metal-5
 VARIABLE IPD_107 174000 // Metal-6
 VARIABLE IPD_108 174000 // Metal-7
 VARIABLE IPD_109 174000 // Metal-8
 VARIABLE IPD_11 174000 // Metal-10
 VARIABLE IPD_110 174000 // Metal-9
 VARIABLE IPD_111 174000 // Metal-10
 VARIABLE IPD_112 174000 // Metal-11
 VARIABLE IPD_113 174000 // TM1
 VARIABLE IPD_114 174000 // Metal-12
 VARIABLE IPD_12 174000 // Metal-11
 VARIABLE IPD_13 174000 // TM1
 VARIABLE IPD_14 174000 // Metal-12
 VARIABLE IPD_200 1000000 // ViaCN
 VARIABLE IPD_201 1000000 // Via0
 VARIABLE IPD_202 1000000 // Via1 
 VARIABLE IPD_203 1000000 // Via2 
 VARIABLE IPD_204 1000000 // Via3 
 VARIABLE IPD_205 1000000 // Via4
 VARIABLE IPD_206 1000000 // Via5
 VARIABLE IPD_207 1000000 // Via6
 VARIABLE IPD_208 1000000 // Via7
 VARIABLE IPD_209 1000000 // Via8
 VARIABLE IPD_210 1000000 // Via9
 VARIABLE IPD_211 1000000 // Via10
 VARIABLE IPD_212 1000000 // Via11
 VARIABLE IPD_213 1000000 // Via12
 VARIABLE IPD_300 1000000 // ViaCN
 VARIABLE IPD_301 1000000 // Via0
 VARIABLE IPD_302 1000000 // Via1 
 VARIABLE IPD_303 1000000 // Via2 
 VARIABLE IPD_304 1000000 // Via3 
 VARIABLE IPD_305 1000000 // Via4
 VARIABLE IPD_306 1000000 // Via5
 VARIABLE IPD_307 1000000 // Via6
 VARIABLE IPD_308 1000000 // Via7
 VARIABLE IPD_309 1000000 // Via8
 VARIABLE IPD_310 1000000 // Via9
 VARIABLE IPD_311 1000000 // Via10
 VARIABLE IPD_312 1000000 // Via11
 VARIABLE IPD_313 1000000 // Via12
 VARIABLE IPD_405 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_406 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_407 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_408 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_409 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_410 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_411 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_412 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_413 1000000 // Via12 (vcc nodes)
 VARIABLE IPD_505 1000000 // Via4 (vcc nodes)
 VARIABLE IPD_506 1000000 // Via5 (vcc nodes)
 VARIABLE IPD_507 1000000 // Via6 (vcc nodes)
 VARIABLE IPD_508 1000000 // Via7 (vcc nodes)
 VARIABLE IPD_509 1000000 // Via8 (vcc nodes)
 VARIABLE IPD_510 1000000 // Via9 (vcc nodes)
 VARIABLE IPD_511 1000000 // Via10 (vcc nodes)
 VARIABLE IPD_512 1000000 // Via11 (vcc nodes)
 VARIABLE IPD_513 1000000 // Via12 (vcc nodes)
 VARIABLE IPD_600 35 // Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_601 14 // Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_602 1.4 // Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPD_610 1.8 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_611 0.7 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPD_612 0.07 // Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap
 VARIABLE IPGTM1_05 0.0071 // Limit Ratio of TM1 area to nwell area  (um^2 /um^2).
 VARIABLE IPG_00 14200 // Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_01 3500 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors
 VARIABLE IPG_02 710 // Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors
 VARIABLE IPG_03 3500 // Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_04 2800 // Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_05 0.014 // Limit Ratio of Metal area to nwell area  (um^2 /um^2).
 VARIABLE IPG_100 200 // Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_101 500 // Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_200 7100 // Max TM1/Z
 VARIABLE IPG_300 710 // Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)
 VARIABLE IPG_301 350 // Limit Ratio of TV1 area to uv1/uv2 N-transistors
 VARIABLE IPG_302 70 // Limit Ratio of TV1 area SRAM N-transistors
 VARIABLE IPG_303 350 // Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_304 280 // Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)
 VARIABLE IPG_305 0.00071 // Limit Ratio of TV1 area to nwell area  (um^2 /um^2)
 VARIABLE IPG_400 20 // Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)
 VARIABLE IPG_401 50 // Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)
 VARIABLE IPG_610 35 // Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_611 14 // Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPG_612 1.4 // Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap
 VARIABLE IPNWD_101 3550 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_102 1775 // Limit TM1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWD_103 177.5 // Limit TV1 area to Pdiff Z (um^2/um) connected to NAC
 VARIABLE IPNWG_101 7100 // Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_102 3550 // Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWG_103 355 // Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC
 VARIABLE IPNWN_01 6.9 // Max ratio of GCN+TCN area to victim nwell area
 VARIABLE IPNWN_02 93 // Max ratio of metal to victim nwell area
 VARIABLE IPNWN_03 3.3 // Max via to victim nwell area
 VARIABLE IPNWN_04 0 // Max ratio of TM1 to victim nwell area (0 means effectively not allowed)
 VARIABLE IPNWN_05 0 // Max TV1 area to victim nwell area (0 means effectively not allowed)
 VARIABLE IPN_00 70 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_01 1400 // Metal-0
 VARIABLE IPN_02 1400 // Metal-1
 VARIABLE IPN_03 1400 // Metal-2
 VARIABLE IPN_04 1400 // Metal-3
 VARIABLE IPN_05 1400 // Metal-4
 VARIABLE IPN_06 1400 // Metal-5
 VARIABLE IPN_07 1400 // Metal-6
 VARIABLE IPN_08 1400 // Metal-7
 VARIABLE IPN_09 1400 // Metal-8
 VARIABLE IPN_10 1400 // Metal-9
 VARIABLE IPN_100 42 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_101 850 // Metal-0
 VARIABLE IPN_102 850 // Metal-1
 VARIABLE IPN_103 850 // Metal-2
 VARIABLE IPN_104 850 // Metal-3
 VARIABLE IPN_105 850 // Metal-4
 VARIABLE IPN_106 850 // Metal-5
 VARIABLE IPN_107 850 // Metal-6
 VARIABLE IPN_108 850 // Metal-7
 VARIABLE IPN_109 850 // Metal-8
 VARIABLE IPN_11 1400 // Metal-10
 VARIABLE IPN_110 850 // Metal-9
 VARIABLE IPN_111 850 // Metal-10
 VARIABLE IPN_112 850 // Metal-11
 VARIABLE IPN_113 0 // TM1
 VARIABLE IPN_114 275 // Metal-12
 VARIABLE IPN_12 1400 // Metal-11
 VARIABLE IPN_13 0 // TM1
 VARIABLE IPN_14 560 // Metal-12
 VARIABLE IPN_200 140 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPN_201 2850 // Metal-0
 VARIABLE IPN_202 2850 // Metal-1
 VARIABLE IPN_203 2850 // Metal-2
 VARIABLE IPN_204 2850 // Metal-3
 VARIABLE IPN_205 2850 // Metal-4
 VARIABLE IPN_206 2850 // Metal-5
 VARIABLE IPN_207 2850 // Metal-6
 VARIABLE IPN_208 2850 // Metal-7
 VARIABLE IPN_209 2850 // Metal-8
 VARIABLE IPN_210 2850 // Metal-9
 VARIABLE IPN_211 2850 // Metal-10
 VARIABLE IPN_212 2850 // Metal-11
 VARIABLE IPN_213 0 // TM1
 VARIABLE IPN_214 850 // Metal-12
 VARIABLE IPN_300 9 // ViaCN
 VARIABLE IPN_301 45 // Via0
 VARIABLE IPN_302 180 // Via1
 VARIABLE IPN_303 180 // Via2
 VARIABLE IPN_304 180 // Via3
 VARIABLE IPN_305 275 // Via4
 VARIABLE IPN_306 275 // Via5
 VARIABLE IPN_307 275 // Via6
 VARIABLE IPN_308 275 // Via7
 VARIABLE IPN_309 475 // Via8
 VARIABLE IPN_310 475 // Via9
 VARIABLE IPN_311 475 // Via10
 VARIABLE IPN_312 475 // Via11
 VARIABLE IPN_313 35 // Via12
 VARIABLE IPN_400 9 // ViaCN
 VARIABLE IPN_401 45 // Via0
 VARIABLE IPN_402 180 // Via1
 VARIABLE IPN_403 180 // Via2
 VARIABLE IPN_404 180 // Via3
 VARIABLE IPN_405 275 // Via4
 VARIABLE IPN_406 275 // Via5
 VARIABLE IPN_407 275 // Via6
 VARIABLE IPN_408 275 // Via7
 VARIABLE IPN_409 475 // Via8
 VARIABLE IPN_410 475 // Via9
 VARIABLE IPN_411 475 // Via10
 VARIABLE IPN_412 475 // Via11
 VARIABLE IPN_413 35 // Via12
 VARIABLE IPTB_00 6 // Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)
 VARIABLE IPTB_01 3080 // Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)
 VARIABLE IPTD_100 6000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTD_101 7800 // Metal-0
 VARIABLE IPTD_102 7800 // Metal-1
 VARIABLE IPTD_103 7800 // Metal-2
 VARIABLE IPTD_104 7800 // Metal-3
 VARIABLE IPTD_105 7800 // Metal-4
 VARIABLE IPTD_106 7800 // Metal-5
 VARIABLE IPTD_107 7800 // Metal-6
 VARIABLE IPTD_108 7800 // Metal-7
 VARIABLE IPTD_109 7800 // Metal-8
 VARIABLE IPTD_110 7800 // Metal-9
 VARIABLE IPTD_111 7800 // Metal-10
 VARIABLE IPTD_112 7800 // Metal-11
 VARIABLE IPTD_113 7800 // TM1
 VARIABLE IPTD_114 7800 // Metal-12
 VARIABLE IPTD_600 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap
 VARIABLE IPTG_00 3080 // Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTG_100 15000 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_101 19200 // Metal-0
 VARIABLE IPTG_102 19200 // Metal-1
 VARIABLE IPTG_103 19200 // Metal-2
 VARIABLE IPTG_104 19200 // Metal-3
 VARIABLE IPTG_105 19200 // Metal-4
 VARIABLE IPTG_106 19200 // Metal-5
 VARIABLE IPTG_107 19200 // Metal-6
 VARIABLE IPTG_108 19200 // Metal-7
 VARIABLE IPTG_109 19200 // Metal-8
 VARIABLE IPTG_110 19200 // Metal-9
 VARIABLE IPTG_111 19200 // Metal-10
 VARIABLE IPTG_112 19200 // Metal-11
 VARIABLE IPTG_113 19200 // TM1
 VARIABLE IPTG_114 19200 // Metal-12
 VARIABLE IPTG_600 1280 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTG_601 1280 // Metal-0
 VARIABLE IPTG_602 1280 // Metal-1
 VARIABLE IPTG_603 1280 // Metal-2
 VARIABLE IPTG_604 1280 // Metal-3
 VARIABLE IPTG_605 1280 // Metal-4
 VARIABLE IPTG_606 1280 // Metal-5
 VARIABLE IPTG_607 1280 // Metal-6
 VARIABLE IPTG_608 1280 // Metal-7
 VARIABLE IPTG_609 1280 // Metal-8
 VARIABLE IPTG_610 1280 // Metal-9
 VARIABLE IPTG_611 1280 // Metal-10
 VARIABLE IPTG_612 1280 // Metal-11
 VARIABLE IPTG_613 1280 // TM1
 VARIABLE IPTG_614 1280 // Metal-12
 VARIABLE IPTG_700 1500 // Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection
 VARIABLE IPTN_100 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_101 78 // Metal-0
 VARIABLE IPTN_102 78 // Metal-1
 VARIABLE IPTN_103 78 // Metal-2
 VARIABLE IPTN_104 78 // Metal-3
 VARIABLE IPTN_105 78 // Metal-4
 VARIABLE IPTN_106 78 // Metal-5
 VARIABLE IPTN_107 78 // Metal-6
 VARIABLE IPTN_108 78 // Metal-7
 VARIABLE IPTN_109 78 // Metal-8
 VARIABLE IPTN_110 78 // Metal-9
 VARIABLE IPTN_111 78 // Metal-10
 VARIABLE IPTN_112 78 // Metal-11
 VARIABLE IPTN_113 0 // TM1
 VARIABLE IPTN_114 78 // Metal-12
 VARIABLE IPTN_200 2 // GCN+TCN (Polycon+Diffcon)
 VARIABLE IPTN_201 230 // Metal-0
 VARIABLE IPTN_202 230 // Metal-1
 VARIABLE IPTN_203 230 // Metal-2
 VARIABLE IPTN_204 230 // Metal-3
 VARIABLE IPTN_205 230 // Metal-4
 VARIABLE IPTN_206 230 // Metal-5
 VARIABLE IPTN_207 230 // Metal-6
 VARIABLE IPTN_208 230 // Metal-7
 VARIABLE IPTN_209 230 // Metal-8
 VARIABLE IPTN_210 230 // Metal-9
 VARIABLE IPTN_211 230 // Metal-10
 VARIABLE IPTN_212 230 // Metal-11
 VARIABLE IPTN_213 0 // TM1
 VARIABLE IPTN_214 230 // Metal-12
 VARIABLE IPT_01 50 // Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)
 VARIABLE IPT_02 2 // Max ratio of GCN area to TG n-gate area  (um^2 / um^2)
 VARIABLE IPT_03 2 // Max ratio of GCN area to TG p-gate area  (um^2 / um^2)
 VARIABLE IP_01 25 // Max ratio of field poly area to active gate poly area  (um^2 / um^2)
 VARIABLE IP_02 42 // Max ratio of GCN area to n-gate area  (um^2 / um^2)
 VARIABLE IP_03 42 // Max ratio of GCN area to p-gate area  (um^2 / um^2)
 VARIABLE J_01 0.126 // N+ S/D block width (post generation)
 VARIABLE J_02 0.126 // N+ S/D block space (post generation)
 VARIABLE J_03 0.035 // N+ S/D block space to active n+ diff (OGD)
 VARIABLE J_04 0.035 // N+ S/D block space to n+ well tap diff (OGD)
 VARIABLE J_05 0.035 // N+ S/D block encl of active p+ diff (OGD)
 VARIABLE J_06 0.035 // N+ S/D block encl of p+ substrate tap diff (OGD)
 VARIABLE J_07 0 // n-well enclosure of N+ s/d block
 VARIABLE J_08 0.0264 // Min generated nsd/ntp block area (in sq u. area)
 VARIABLE J_09 0.0264 // Min generated nsd/ntp hole area (in sq u. area)
 VARIABLE J_10 0 // n-well enclosure of N-tip block
 VARIABLE J_11 0.021 // N-tip block space to active n-diffusion edge
 VARIABLE J_12 0.021 // N-tip block encl of active p-diffusion edge
 VARIABLE J_13 0.112 // Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE J_14 0.107 // Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner
 VARIABLE J_15 0.107 // Minimum synthesized N+ S/D block concave corner space to active n+ diff corner
 VARIABLE J_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE J_21 0.126 // N-tip block width
 VARIABLE J_22 0.126 // N-tip block space
 VARIABLE J_23 0.021 // N+ S/D block space to active n+ diff (PGD)
 VARIABLE J_24 0.378 // N-tip block pitch
 VARIABLE J_25 0.021 // N+ S/D block encl of active p+ diff (PGD)
 VARIABLE J_41 0.168 // N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges
 VARIABLE J_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE J_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE J_44 0.042 // N+ S/D block space to n+ well tap diff (PGD)
 VARIABLE J_46 0.042 // N+ S/D block encl of p+ substrate tap diff (PGD)
 VARIABLE J_81 0.035 // Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)
 VARIABLE J_82 0.035 // Oversize value for the J_81 check
 VARIABLE K_01 0.126 // P+ S/D block width
 VARIABLE K_02 0.126 // P+ S/D block space
 VARIABLE K_03 0.035 // P+ S/D block space to active p+ diff (OGD)
 VARIABLE K_04 0.035 // P+ S/D block space to p+ sub tap diff (OGD)
 VARIABLE K_05 0.035 // P+ S/D block encl of active n+ diff (OGD)
 VARIABLE K_06 0.035 // P+ S/D block encl of n+ well tap diff (OGD)
 VARIABLE K_07 0 // P+ S/D block space to n-well edge
 VARIABLE K_08 0.0264 // Min generated psd/ptp block area (in sq u. area)
 VARIABLE K_09 0.0264 // Min generated psd/ptp hole area (in sq u. area)
 VARIABLE K_10 0 // P-tip block space to n-well edge
 VARIABLE K_11 0.021 // P-tip block space to active p-diffusion edge
 VARIABLE K_12 0.021 // P-tip block encl of active n-diffusion edge
 VARIABLE K_13 0.112 // Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner
 VARIABLE K_14 0.107 // Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner
 VARIABLE K_15 0.107 // Minimum synthesized P+ S/D block concave corner space to active p+ diff corner
 VARIABLE K_16 0.273 // Minimum pitch (width+space) on synthesized mask
 VARIABLE K_21 0.126 // P-tip block width
 VARIABLE K_22 0.126 // P-tip block space
 VARIABLE K_23 0.021 // P+ S/D block space to active p+ diff (PGD)
 VARIABLE K_24 0.378 // P-tip block pitch
 VARIABLE K_25 0.021 // P+ S/D block encl of active n+ diff (PGD)
 VARIABLE K_41 0.168 // P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges
 VARIABLE K_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE K_43 0.112 // Forbidden adjacent edge length range max (<)
 VARIABLE K_44 0.042 // P+ S/D block space to p+ sub tap diff (PGD)
 VARIABLE K_46 0.042 // P+ S/D block encl of n+ well tap diff (PGD)
 VARIABLE K_81 0.035 // Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)
 VARIABLE K_82 0.035 // Oversize value for the K_81 check
 VARIABLE LDIP_101 0.007 // Poly upsize for LDI_01/02
 VARIABLE LDIW_01 245 // Window for LDI_01
 VARIABLE LDIW_02 245 // Window for LDI_02
 VARIABLE LDIW_120 364 // Window for LDI_120
 VARIABLE LDIW_220 364 // Window for LDI_220
 VARIABLE LDIW_500 70 // Window for LDI_500
 VARIABLE LDIW_501 70 // Window for LDI_501
 VARIABLE LDIW_502 70 // Window for LDI_502
 VARIABLE LDIW_503 70 // Window for LDI_503
 VARIABLE LDIW_504 70 // Window for LDI_504
 VARIABLE LDIW_505 84 // Window for LDI_505
 VARIABLE LDIW_506 84 // Window for LDI_506
 VARIABLE LDI_01 8 // Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_02 9 // Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size
 VARIABLE LDI_120 60 // Min required intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_220 75 // Max allowed intermediate TM1 density (%), within a 364um x 364um window size
 VARIABLE LDI_500 -10 // Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. 
 VARIABLE LDI_501 -10 // Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. 
 VARIABLE LDI_502 -10 // Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. 
 VARIABLE LDI_503 -10 // Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. 
 VARIABLE LDI_504 -10 // Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. 
 VARIABLE LDI_505 -10 // Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 84um x 84um window size. 
 VARIABLE LDI_506 -10 // Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. 
 VARIABLE LDP_101 0.007 // Poly upsize for LD_131/132/231/232
 VARIABLE LDP_102 0.005 // Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region
 VARIABLE LDT_101 0 // TCN upsize for LDB_135/136/235/236
 VARIABLE LDW_100 25 // Window for LD_100
 VARIABLE LDW_101 25 // Window for LD_101
 VARIABLE LDW_102 25 // Window for LD_102
 VARIABLE LDW_103 25 // Window for LD_103
 VARIABLE LDW_104 25 // Window for LD_104
 VARIABLE LDW_105 37 // Window for LD_105
 VARIABLE LDW_106 37 // Window for LD_106
 VARIABLE LDW_107 37 // Window for LD_107
 VARIABLE LDW_108 37 // Window for LD_108
 VARIABLE LDW_109 37 // Window for LD_109
 VARIABLE LDW_110 37 // Window for LD_110
 VARIABLE LDW_111 37 // Window for LD_111
 VARIABLE LDW_112 25 // Window for LD_112
 VARIABLE LDW_120 65 // Window for LD_120
 VARIABLE LDW_121 350 // Window for LD_121
 VARIABLE LDW_122 350 // Window for LD_122
 VARIABLE LDW_123 350 // Window for LD_123
 VARIABLE LDW_131 17.5 // Window for LD_131
 VARIABLE LDW_132 17.5 // Window for LD_132
 VARIABLE LDW_133 24.5 // Window for LD_133
 VARIABLE LDW_134 2.1 // Window for LD_134
 VARIABLE LDW_135 1.96 // Window for LD_135
 VARIABLE LDW_136 1.96 // Window for LD_136
 VARIABLE LDW_200 9 // Window for LD_200
 VARIABLE LDW_201 9 // Window for LD_201
 VARIABLE LDW_202 9 // Window for LD_202
 VARIABLE LDW_203 9 // Window for LD_203
 VARIABLE LDW_204 9 // Window for LD_204
 VARIABLE LDW_205 12.6 // Window for LD_205
 VARIABLE LDW_206 12.6 // Window for LD_206
 VARIABLE LDW_207 12.6 // Window for LD_207
 VARIABLE LDW_208 12.6 // Window for LD_208
 VARIABLE LDW_209 12.6 // Window for LD_209
 VARIABLE LDW_210 12.6 // Window for LD_210
 VARIABLE LDW_211 12.6 // Window for LD_211
 VARIABLE LDW_212 9 // Window for LD_212
 VARIABLE LDW_220 65 // Window for LD_220
 VARIABLE LDW_231 17.5 // Window for LD_231
 VARIABLE LDW_232 17.5 // Window for LD_232
 VARIABLE LDW_233 24.5 // Window for LD_233
 VARIABLE LDW_234 2.1 // Window for LD_234
 VARIABLE LDW_235 1.96 // Window for LD_235
 VARIABLE LDW_236 1.96 // Window for LD_236
 VARIABLE LDW_500 3.9 // Window for LD_500
 VARIABLE LDW_501 3.9 // Window for LD_501
 VARIABLE LDW_502 3.9 // Window for LD_502
 VARIABLE LDW_503 3.9 // Window for LD_503
 VARIABLE LDW_504 3.9 // Window for LD_504
 VARIABLE LDW_505 3.9 // Window for LD_505
 VARIABLE LDW_506 3.9 // Window for LD_506
 VARIABLE LDW_507 6.7 // Window for LD_507
 VARIABLE LDW_508 10 // Window for LD_508
 VARIABLE LDW_509 11 // Window for LD_509
 VARIABLE LDW_510 11 // Window for LD_510
 VARIABLE LDW_511 11 // Window for LD_511
 VARIABLE LDW_512 53 // Window for LD_512
 VARIABLE LDW_520 3.9 // Window for LD_520
 VARIABLE LDW_600 3.9 // Window for LD_600
 VARIABLE LDW_601 3.9 // Window for LD_601
 VARIABLE LDW_602 3.9 // Window for LD_602
 VARIABLE LDW_603 3.9 // Window for LD_603
 VARIABLE LDW_604 3.9 // Window for LD_604
 VARIABLE LDW_605 3.9 // Window for LD_605
 VARIABLE LDW_606 3.9 // Window for LD_606
 VARIABLE LDW_607 5.3 // Window for LD_607
 VARIABLE LDW_609 53 // Window for LD_609
 VARIABLE LDW_611 53 // Window for LD_611
 VARIABLE LDW_612 53 // Window for LD_612
 VARIABLE LDW_620 3.9 // Window for LD_620
 VARIABLE LDW_81 130 // Window for LD_81
 VARIABLE LDW_82 130 // Window for LD_82
 VARIABLE LD_100 40 // Min required local Metal 0 density (%), within a 25um x 25um window size
 VARIABLE LD_101 23.8 // Min required local Metal 1 density (%), within a 25um x 25um window size
 VARIABLE LD_102 40 // Min required local Metal 2 density (%), within a 25um x 25um window size
 VARIABLE LD_103 40 // Min required local Metal 3 density (%), within a 25um x 25um window size
 VARIABLE LD_104 40 // Min required local Metal 4 density (%), within a 25um x 25um window size
 VARIABLE LD_105 23.8 // Min required local Metal 5 density (%), within a 37um x 37um window size
 VARIABLE LD_106 23.8 // Min required local Metal 6 density (%), within a 37um x 37um window size
 VARIABLE LD_107 23.8 // Min required local Metal 7 density (%), within a 37um x 37um window size
 VARIABLE LD_108 35 // Min required local Metal 8 density (%), within a 37um x 37um window size
 VARIABLE LD_109 35 // Min required local Metal 9 density (%), within a 37um x 37um window size
 VARIABLE LD_110 35 // Min required local Metal 10 density (%), within a 37um x 37um window size
 VARIABLE LD_111 35 // Min required local Metal 11 density (%), within a 37um x 37um window size
 VARIABLE LD_112 40 // Min required local Metal 12 density (%), within a 25um x 25um window size
 VARIABLE LD_120 46 // Min required local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_121 55 // Min required local CE1 density (%), within a 350um x 350um window size
 VARIABLE LD_122 55 // Min required local CE2 density (%), within a 350um x 350um window size
 VARIABLE LD_123 55 // Min required local CE3 density (%), within a 350um x 350um window size
 VARIABLE LD_131 4 // Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_132 4 // Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_133 25 // Min required local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_134 25 // Min required local Poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_135 17 // Min required local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_136 12 // Min required local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_200 70 // Max allowed local Metal 0 density (%), within a 9um x 9um window size
 VARIABLE LD_201 66.8 // Max allowed local Metal 1 density (%), within a 9um x 9um window size
 VARIABLE LD_202 78 // Max allowed local Metal 2 density (%), within a 9um x 9um window size
 VARIABLE LD_203 78 // Max allowed local Metal 3 density (%), within a 9um x 9um window size
 VARIABLE LD_204 78 // Max allowed local Metal 4 density (%), within a 9um x 9um window size
 VARIABLE LD_205 72.5 // Max allowed local Metal 5 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_206 72.5 // Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_207 66.8 // Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_208 70 // Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_209 70 // Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_210 70 // Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_211 70 // Max allowed local Metal 11 density (%), within a 12.6um x 12.6um window size
 VARIABLE LD_212 90 // Max allowed local Metal 12 density (%), within a 9um x 9um window size
 VARIABLE LD_220 91 // Max allowed local TM1 density (%), within a 65um x 65um window size
 VARIABLE LD_231 22 // Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_232 22 // Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size
 VARIABLE LD_233 48 // Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size
 VARIABLE LD_234 39 // Max allowed local poly density (%), within a 2.1um x 2.1um window size
 VARIABLE LD_235 37 // Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window 
 VARIABLE LD_236 31.5 // Max allowed local TCN density (%), 1.96um x 1.96um window 
 VARIABLE LD_331 1.5 // Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_332 1.5 // Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size
 VARIABLE LD_334 50 // Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_336 5 // Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_434 48 // Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size
 VARIABLE LD_435 16 // Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_436 9.9 // Min required local TCN density in ULP region (%), 1.96um x 1.96um window 
 VARIABLE LD_500 0.2 // Min required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_501 0.2 // Min required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_502 0.2 // Min required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_503 0.2 // Min required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_504 0.2 // Min required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_505 0.2 // Min required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_506 0.2 // Min required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_507 0.3 // Min required local Via7 density (%), within a 6.7um x 6.7um window size
 VARIABLE LD_508 0.3 // Min required local Via8 density (%), within a 10um x 10um window size
 VARIABLE LD_509 0.3 // Min required local Via9 density (%), within a 11um x 11um window size
 VARIABLE LD_510 0.3 // Min required local Via10 density (%), within a 11um x 11um window size
 VARIABLE LD_511 0.3 // Min required local Via11 density (%), within a 11um x 11um window size
 VARIABLE LD_512 0.5 // Min required local Via12 density (%), within a 53um x 53um window size
 VARIABLE LD_520 0.2 // Min required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_535 15 // Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window 
 VARIABLE LD_600 15 // Max required local Via0 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_601 15 // Max required local Via1 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_602 15 // Max required local Via2 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_603 15 // Max required local Via3 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_604 10 // Max required local Via4 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_605 10 // Max required local Via5 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_606 10 // Max required local Via6 density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_607 10 // Max required local Via7 density (%), within a 5.3um x 5.3um window size
 VARIABLE LD_609 12 // Max required local Via9 density (%), within a 53um x 53um window size
 VARIABLE LD_611 12 // Max required local Via11 density (%), within a 53um x 53um window size
 VARIABLE LD_612 12 // Max required local Via12 density (%), within a 53um x 53um window size
 VARIABLE LD_620 15.2 // Max required local VCN density (%), within a 3.9um x 3.9um window size
 VARIABLE LD_634 49 // Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size
 VARIABLE LD_81 30 // Min required local RDL density (%), 130um x 130um window size
 VARIABLE LD_82 90 // Max allowed local RDL density (%), 130um x 130um window size
 VARIABLE LMI_01 14.142 // LMI width, only allowed value
 VARIABLE LMI_02 40 // LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD
 VARIABLE LMI_03 40 // LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD
 VARIABLE LMI_04 120 // Separation of LMI arrays (center to center), orthogonal to TSV spine
 VARIABLE LMI_05 1000 // Separation of LMI arrays (center to center), parallel to TSV spine
 VARIABLE LMI_06 0.707 // RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed
 VARIABLE LMI_11 6 // LMI rows in a single array, only allowed value
 VARIABLE LMI_12 73 // LMI columns in a single array, only allowed value
 VARIABLE LMI_13 850 // LMI array edge distance to active die edge (EOA) (parallel to spine)
 VARIABLE LMI_40 920 // Maximum PGD offset between any LMI center to die centerline
 VARIABLE LMI_41 1500 // LMI keepaway zone from die corners
 VARIABLE M0L_01 0.054 // width_L_01
 VARIABLE M0L_02 0.06 // width_L_02
 VARIABLE M0L_03 0.078 // width_L_03
 VARIABLE M0L_04 0.08 // width_L_04
 VARIABLE M0M_01 0.036 // width_M_01
 VARIABLE M0M_02 0.04 // width_M_02
 VARIABLE M0M_03 0.042 // width_M_03
 VARIABLE M0M_04 0.046 // width_M_04
 VARIABLE M0M_05 0.048 // width_M_05
 VARIABLE M0S_01 0.028 // width_S_01
 VARIABLE M0S_02 0.032 // width_S_02
 VARIABLE M0_00 0 // Only Rectangular M0 shape is allowed and only allowed in OGD.
 VARIABLE M0_126 0 // (B:28-32),(C:54-80) not allowed pairs
 VARIABLE M0_127 0 // (B:36-60),(C:78-80) not allowed pairs
 VARIABLE M0_128 0 // (B:78-80),(C:28) not allowed pairs
 VARIABLE M0_129 0 // (B),(B)
 VARIABLE M0_130 0 // (C),(C)
 VARIABLE M0_131 0 // (B:28-32),(C:28-40),(B:28-48)
 VARIABLE M0_132 0 // (B:28-32),(C:32-46),(B:54-60)
 VARIABLE M0_133 0 // (B:28-32),(C:32-48),(B:78-80)
 VARIABLE M0_134 0 // (B:36-48),(C:28-48),(B:36-48)
 VARIABLE M0_135 0 // (B:36-60),(C:32-60),(B:54-80)
 VARIABLE M0_136 0 // (B:78-80),(C:32-80),(B:78-80)
 VARIABLE M0_137 0 // (B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets
 VARIABLE M0_138 0 // (B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets
 VARIABLE M0_139 0 // (B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_140 0 // (B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets
 VARIABLE M0_141 0 // (B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets
 VARIABLE M0_142 0 // (B:78-80),(C:28),(B:78-80) not allowed B-C-B sets
 VARIABLE M0_21 0.028 // B to C only space
 VARIABLE M0_23 0 // M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines.
 VARIABLE M0_41 0.054 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42
 VARIABLE M0_42 0.124 // End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_48 0.016 // Minimum overlap of line ends in opposite directions at minimum side-to-side space
 VARIABLE M0_60 0.086 // Min length of M0 line (any type, any width)
 VARIABLE M0_812 0.158 // Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_813 0.088 // Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_814 0.018 // Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)
 VARIABLE M0_82 0.022 // Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_822 0.088 // Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)
 VARIABLE M0_823 0.018 // Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)
 VARIABLE M0_83 0.028 // Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks
 VARIABLE M0_832 0.036 // Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)
 VARIABLE M0_84 0.084 // M0_41/42 ETE to M0_42 ETE min space PGD
 VARIABLE M0_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M0_842 0.138 // End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M0_85 0.086 // M0_41/42 ETE to M0_42 ETE min space OGD
 VARIABLE M0_91 0.028 // Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks
 VARIABLE M0_92 0.028 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93
 VARIABLE M0_93 0.102 // Limit of ETE region length PGD for M0_92
 VARIABLE M0_94 0.032 // Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95
 VARIABLE M0_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M0_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M0_95 0.136 // Limit of ETE region length PGD for M0_94
 VARIABLE M0_96 0.036 // Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95
 VARIABLE M0_97 0.04 // Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98
 VARIABLE M0_98 0.096 // Length of ETE space region PGD (>=)
 VARIABLE M10_00 0 // Only Rectangular M10 shape is allowed for width_01 and width_04/06/07/08 shield wires.
 VARIABLE M10_01 0.126 // width_01 value (OGD only)
 VARIABLE M10_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M10_03 0.192 // width_03 value (OGD only)
 VARIABLE M10_04 0.21 // width_04 value (OGD/PGD)
 VARIABLE M10_05 0.26 // width_05 value (OGD only)
 VARIABLE M10_06 0.36 // width_06 value (OGD only)
 VARIABLE M10_07 0.378 // width_07 value (OGD only)
 VARIABLE M10_08 0.406 // width_08 value (OGD only)
 VARIABLE M10_09 0.42 // width_09 value (OGD only)
 VARIABLE M10_10 0.798 // width_10 value (OGD only)
 VARIABLE M10_121 0.126 // width_07 to width_07 space, fixed space exception (fixed value)
 VARIABLE M10_20 0 // width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides
 VARIABLE M10_21 0.126 // width_01 to width_01/04/06/07/08 space, fixed space1
 VARIABLE M10_22 0.378 // width_01 to width_01/04/06/07/08 space, fixed space2
 VARIABLE M10_23 0.63 // width_01 to width_01/04/06/07/08 space, fixed space3
 VARIABLE M10_24 0.14 // width_02-09 to width_02-09 space, min unrestricted
 VARIABLE M10_35 0.14 // Width_02/04 to width_02/04 space, min unrestricted
 VARIABLE M10_37 0.198 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M10_38
 VARIABLE M10_38 0.378 // Min unrestricted space for rule M10_37
 VARIABLE M10_41 0.14 // Metal10 end-to-end space (min)
 VARIABLE M10_42 0.198 // Metal10 end-to-end space width_01 line to any line (min)
 VARIABLE M10_50 0 // Width_02/04 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire.
 VARIABLE M10_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M10_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M10_60 0.274 // Min length for all widths
 VARIABLE M10_65 0.148 // Min required M10 hole area (sq um)
 VARIABLE M10_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M10_80 0.178 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M10_81 0.178 // Min Internal corner-to-corner width 
 VARIABLE M10_82 0.14 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M10err_01 0.126 // Metal10 width_01 value (OGD only)
 VARIABLE M10err_05 0.36 // Metal10 width_05 value (OGD only)
 VARIABLE M10err_06 0.378 // Metal10 width_06 value (OGD only)
 VARIABLE M10err_09 0.714 // Metal10 width_09 value (OGD only)
 VARIABLE M10err_10 0.798 // Metal10 width_10 value (OGD only)
 VARIABLE M10err_21 0.14 // BDW-specific Metal10 min space (values less than this are disallowed)
 VARIABLE M11_00 0 // Only Rectangular M11 shape is allowed for width_01 and width_03/05/06/09/10 shield wires.
 VARIABLE M11_01 0.126 // width_01 value (PGD only)
 VARIABLE M11_02 0.14 // width_02 value (OGD/PGD)
 VARIABLE M11_03 0.21 // width_03 value (OGD/PGD)
 VARIABLE M11_04 0.28 // width_04 value (PGD only)
 VARIABLE M11_05 0.36 // width_05 value (PGD only)
 VARIABLE M11_06 0.378 // width_06 value (PGD only)
 VARIABLE M11_07 0.42 // width_07 value (PGD only)
 VARIABLE M11_08 0.7 // width_08 value (PGD only)
 VARIABLE M11_09 0.714 // width_09 value (PGD only)
 VARIABLE M11_10 0.798 // width_10 value (PGD only)
 VARIABLE M11_121 0.126 // width_06 to width_06 space, fixed space exception (fixed value)
 VARIABLE M11_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M11_21 0.126 // width_01 to width_01/03/05/06/09/10 space, fixed space1
 VARIABLE M11_22 0.378 // width_01 to width_01/03/05/06/09/10 space, fixed space2
 VARIABLE M11_23 0.63 // width_01 to width_01/03/05/06/09/10 space, fixed space3
 VARIABLE M11_24 0.14 // width_02-10 to width_02-10 space, min unrestricted
 VARIABLE M11_35 0.14 // Width_02/03 to width_02/03 space, min unrestricted
 VARIABLE M11_37 0.198 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M11_38
 VARIABLE M11_38 0.378 // Min unrestricted space for rule M11_37
 VARIABLE M11_41 0.14 // Metal11 end-to-end space (min)
 VARIABLE M11_42 0.198 // Metal11 end-to-end space width_01 line to any line (min)
 VARIABLE M11_43 0.13 // M11 coverage of Square Via10 orthogonal edge
 VARIABLE M11_50 0 // Width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M11_51 0.14 // OGD/PGD attacker to victim unrestricted space (min)
 VARIABLE M11_52 0.198 // Width_01 attacker to victim unrestricted space (min)
 VARIABLE M11_60 0.274 // Min length for all widths
 VARIABLE M11_65 0.148 // Min required M11 hole area (sq um)
 VARIABLE M11_71 0.14 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M11_80 0.178 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M11_81 0.178 // Min Internal corner-to-corner width 
 VARIABLE M11_82 0.14 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M12_01 0.54 // M12 width, minimum
 VARIABLE M12_02 0.54 // M12 space, minimum
 VARIABLE M12_21 6 // Maximum allowed M12 width
 VARIABLE M12_22 2.2 // Min required M12 hole area (sq um)
 VARIABLE M12_23 0.54 // Minimum length of at least one M12 segment, when two segments are adjacent at a corner
 VARIABLE M12_24 2.13 // Min required M12 length/extent
 VARIABLE M12_41 0.05 // Min M12 coverage of Square Via11 (one edge at a corner)
 VARIABLE M12_43 0.13 // Min M12 coverage of Square Via11 orthogonal edge
 VARIABLE M12_51 0.05 // Min M12 coverage of Rectangular Via11 (one edge at a corner)
 VARIABLE M12_52 0.13 // Min M12 coverage of Rectangular Via11 orthogonal edge
 VARIABLE M1F_01 0 // M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)
 VARIABLE M1F_02 0 // M1 notch can be only on Metal1C
 VARIABLE M1F_03 0 // M1 nub can be only on Metal1B
 VARIABLE M1F_04 0 // M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)
 VARIABLE M1F_11 0.042 // M1 nub width (in PGD), fixed value
 VARIABLE M1F_12 0.01 // Max nub depth (in OGD)
 VARIABLE M1F_13 0.098 // M1 notch length (in PGD), fixed value
 VARIABLE M1F_14 0.032 // Min notch width (in OGD)
 VARIABLE M1F_15 0 // Center of the neighboring nub and notch must be aligned
 VARIABLE M1F_21 0.1 // Min space between M1 notch and Via0/Via1 (in PGD)
 VARIABLE M1F_22 0.021 // Min M1 end offset from M1 notch section (in neighboring metal1B lines)
 VARIABLE M1F_23 0.14 // Min space between M1 notches (in all direction)
 VARIABLE M1F_24 0.14 // Min space between M1 nubs (in all direction)
 VARIABLE M1F_31 0 // M1 color region is marked with Metal1BCregionID (82;71)
 VARIABLE M1F_32 0 // Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way
 VARIABLE M1F_33 0 // Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)
 VARIABLE M1F_34 0 // Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)
 VARIABLE M1F_35 0 // All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)
 VARIABLE M1F_36 0 // All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules
 VARIABLE M1F_40 0 // First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)
 VARIABLE M1F_41 0 // Each M1 color region must begin with Metal1B and end with Metal1B
 VARIABLE M1F_42 0 // B-B, C-C pairs are not allowed
 VARIABLE M1F_43 0.588 // Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_44 0.462 // Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)
 VARIABLE M1F_45 0 // M1BCregionID PGD edge must be coincide with Metal1B edge inside
 VARIABLE M1F_46 0.238 // Min metal1 keepaway space from M1BCregionID (PGD and OGD)
 VARIABLE M1_00 0 // M1 width_01 is not allowed over ULPpitchID or TRDTOULP
 VARIABLE M1_01 0.042 // M1 width_01 value (fixed), PGD only
 VARIABLE M1_100 0 // M1 width_02 is only allowed inside ULPpitchID
 VARIABLE M1_101 0.056 // M1 width_02 value (fixed), PGD only
 VARIABLE M1_21 0.028 // M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)
 VARIABLE M1_290 0 // All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die
 VARIABLE M1_291 0 // All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)
 VARIABLE M1_36 0.239 // Maximum space between M1 lines (OGD/PGD) (<)
 VARIABLE M1_41 0.042 // Min end-to-end space (width_01 to width_01 or width_02 to width_02)
 VARIABLE M1_42 0.056 // Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43
 VARIABLE M1_43 0.098 // M1 lines shorter than this length are subject to M1_42
 VARIABLE M1_60 0.07 // Min length of M1 line
 VARIABLE M1_69 0.126 // A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides
 VARIABLE M1_81 0.042 // Minimum overlap of adjacent line-ends in opposite directions
 VARIABLE M1_84 0.042 // Minimum offset between adjacent line-ends in opposite directions
 VARIABLE M1_85 0.014 // Maximum offset between adjacent line-ends for line-end edges to be considered unexposed
 VARIABLE M1_86 0.098 // Minimum exposed offset between adjacent line-ends in same direction
 VARIABLE M1_87 0.056 // Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides
 VARIABLE M2BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M2BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M2BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M2BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M2BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M2BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M2BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below)
 VARIABLE M2BB_36 0.232 // Maximum space in PGD (<) if rule M2BB_37 is not met
 VARIABLE M2BB_37 0.308 // Maximum space in OGD (<) if rule M2BB_36 is not met
 VARIABLE M2BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M2BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M2CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M2CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M2L_01 0.056 // width_L_01
 VARIABLE M2L_02 0.06 // width_L_02
 VARIABLE M2L_03 0.068 // width_L_03
 VARIABLE M2L_05 0.076 // width_L_05
 VARIABLE M2L_06 0.084 // width_L_06
 VARIABLE M2L_07 0.074 // width_L_07
 VARIABLE M2M_01 0.038 // width_M_01
 VARIABLE M2M_02 0.04 // width_M_02
 VARIABLE M2M_03 0.046 // width_M_03
 VARIABLE M2S_01 0.028 // width_S_01
 VARIABLE M2S_02 0.03 // width_S_02
 VARIABLE M2S_03 0.032 // width_S_03
 VARIABLE M2S_04 0.036 // width_S_04
 VARIABLE M2_00 0 // Only Rectangular M2 shape is allowed and only allowed in OGD.
 VARIABLE M2_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M2_127 0 // (B:38-46),(C:84) not allowed pairs
 VARIABLE M2_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M2_129 0 // (B),(B)
 VARIABLE M2_130 0 // (C),(C)
 VARIABLE M2_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M2_132 0 // (B:28-46),(C:28-56),(B:38-46)
 VARIABLE M2_133 0 // (B:28-36),(C:38-56),(B:56-84)
 VARIABLE M2_134 0 // (B:38-46),(C:38-76),(B:56-84)
 VARIABLE M2_135 0 // (B:56-84),(C:38-84),(B:56-84)
 VARIABLE M2_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M2_137 0 // (B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets
 VARIABLE M2_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_139 0 // (B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M2_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M2_147 0.024 // Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147
 VARIABLE M2_148 0.014 // Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148
 VARIABLE M2_20 0.05 // Line ends are extended by M2_20 before doing any side to side space checks
 VARIABLE M2_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M2_22 0 // Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)
 VARIABLE M2_23 0 // M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines.
 VARIABLE M2_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38
 VARIABLE M2_38 0.076 // Min unrestricted space for rule M2_37 
 VARIABLE M2_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M2_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M2_43 0.012 // Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 
 VARIABLE M2_44 0 // All line ends for widths <= M2_45 must be aligned or covered at M2_46 space 
 VARIABLE M2_45 0.055 // Max width for M2_44 check 
 VARIABLE M2_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M2_44 check
 VARIABLE M2_47 0 // Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M2_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M2_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires
 VARIABLE M2_60 0.084 // Min length of M2 line (any type, any width)
 VARIABLE M2_841 0.25 // Minimum C line length, in OGD (>) 
 VARIABLE M2_842 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M2_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M2_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M3BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M3BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M3BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M3BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M3BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M3BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M3BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M3BB_36 0.232 // Maximum space in OGD (<) if rule M3BB_37 is not met
 VARIABLE M3BB_37 0.308 // Maximum space in PGD (<) if rule M3BB_36 is not met
 VARIABLE M3BB_38 0.198 // Min OGD space between multi-track-skip spaces
 VARIABLE M3BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M3CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M3CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M3L_01 0.056 // width_L_01
 VARIABLE M3L_02 0.06 // width_L_02
 VARIABLE M3L_03 0.068 // width_L_03
 VARIABLE M3L_04 0.064 // width_L_04
 VARIABLE M3L_05 0.076 // width_L_05
 VARIABLE M3L_06 0.084 // width_L_06
 VARIABLE M3L_07 0.074 // width_L_07
 VARIABLE M3L_08 0.082 // width_L_08
 VARIABLE M3L_09 0.066 // width_L_09
 VARIABLE M3M_01 0.038 // width_M_01
 VARIABLE M3M_02 0.04 // width_M_02
 VARIABLE M3M_03 0.046 // width_M_03
 VARIABLE M3M_04 0.046 // width_M_04
 VARIABLE M3M_05 0.048 // width_M_05
 VARIABLE M3M_06 0.052 // width_M_06
 VARIABLE M3S_01 0.028 // width_S_01
 VARIABLE M3S_02 0.03 // width_S_02
 VARIABLE M3S_03 0.032 // width_S_03
 VARIABLE M3S_04 0.036 // width_S_04
 VARIABLE M3_00 0 // Only Rectangular M3 shape is allowed and only allowed in PGD.
 VARIABLE M3_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M3_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M3_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M3_129 0 // (B),(B)
 VARIABLE M3_130 0 // (C),(C)
 VARIABLE M3_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M3_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M3_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M3_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M3_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M3_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M3_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M3_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M3_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M3_142 0 // (B:38-52),(C:82-84),(B:56-84)
 VARIABLE M3_143 0 // (B:56-84),(C:32-36),(B:56-84)
 VARIABLE M3_147 0.024 // Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147
 VARIABLE M3_148 0.014 // Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148
 VARIABLE M3_20 0.05 // Line ends are extended by M3_20 before doing any side to side space checks
 VARIABLE M3_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M3_22 0 // Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)
 VARIABLE M3_23 0 // M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines.
 VARIABLE M3_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38
 VARIABLE M3_38 0.076 // Min unrestricted space for rule M3_37
 VARIABLE M3_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M3_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M3_43 0.012 // Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 
 VARIABLE M3_44 0 // All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space 
 VARIABLE M3_45 0.055 // Max width for M3_44 check 
 VARIABLE M3_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M3_44 check
 VARIABLE M3_47 0 // Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M3_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M3_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires
 VARIABLE M3_60 0.084 // Min length of M3 line (any type, any width)
 VARIABLE M3_841 0.25 // Minimum C line length, in PGD (>) 
 VARIABLE M3_842 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M3_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M3_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M4BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M4BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M4BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M4BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M4BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M4BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M4BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M4BB_36 0.232 // Maximum space in PGD (<) if rule M4BB_37 is not met
 VARIABLE M4BB_37 0.308 // Maximum space in OGD (<) if rule M4BB_36 is not met
 VARIABLE M4BB_38 0.198 // Min PGD space between multi-track-skip spaces
 VARIABLE M4BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M4CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M4CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M4L_01 0.056 // width_L_01
 VARIABLE M4L_02 0.06 // width_L_02
 VARIABLE M4L_03 0.068 // width_L_03
 VARIABLE M4L_05 0.076 // width_L_05
 VARIABLE M4L_06 0.084 // width_L_06
 VARIABLE M4L_07 0.074 // width_L_07
 VARIABLE M4L_08 0.054 // width_L_08
 VARIABLE M4L_09 0.066 // width_L_09
 VARIABLE M4M_02 0.04 // width_M_02
 VARIABLE M4M_03 0.046 // width_M_03
 VARIABLE M4S_01 0.028 // width_S_01
 VARIABLE M4S_02 0.03 // width_S_02
 VARIABLE M4S_03 0.032 // width_S_03
 VARIABLE M4S_04 0.036 // width_S_04
 VARIABLE M4_00 0 // Only Rectangular M4 shape is allowed and only allowed in OGD.
 VARIABLE M4_01 0.04 // width_01 value (OGD only)
 VARIABLE M4_02 0.044 // width_02 value (OGD only)
 VARIABLE M4_03 0.048 // width_03 value (OGD only)
 VARIABLE M4_04 0.056 // width_04 value (OGD only)
 VARIABLE M4_05 0.06 // width_05 value (OGD only)
 VARIABLE M4_06 0.064 // width_06 value (OGD only)
 VARIABLE M4_07 0.068 // width_07 value (OGD only)
 VARIABLE M4_08 0.076 // width_08 value (OGD only)
 VARIABLE M4_09 0.08 // width_09 value (OGD only)
 VARIABLE M4_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M4_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M4_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M4_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M4_11 0.108 // width_11 value (OGD only)
 VARIABLE M4_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M4_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M4_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M4_127 0 // (B:40-46),(C:84) not allowed pairs
 VARIABLE M4_128 0 // (B:54-84),(C:28-36) not allowed pairs
 VARIABLE M4_129 0 // (B),(B)
 VARIABLE M4_130 0 // (C),(C)
 VARIABLE M4_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M4_132 0 // (B:28-46),(C:28-56),(B:40-46)
 VARIABLE M4_133 0 // (B:28-36),(C:40-56),(B:54-84)
 VARIABLE M4_134 0 // (B:40-46),(C:40-76),(B:54-84)
 VARIABLE M4_135 0 // (B:54-84),(C:40-84),(B:54-84)
 VARIABLE M4_136 0 // (B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M4_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M4_138 0 // (B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_139 0 // (B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_140 0 // (B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets
 VARIABLE M4_141 0 // (B:28),(C:56),(B:76) not allowed B-C-B sets
 VARIABLE M4_142 0 // (B:28),(C:54),(B:76) not allowed B-C-B sets
 VARIABLE M4_147 0.024 // Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147
 VARIABLE M4_148 0.014 // Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148
 VARIABLE M4_20 0.05 // Line ends are extended by M4_20 before doing any side to side space checks
 VARIABLE M4_21 0.024 // B to C min space (fixed value for adjacent lines)
 VARIABLE M4_22 0 // Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)
 VARIABLE M4_23 0 // M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines.
 VARIABLE M4_24 0.046 // width_02 to width_02 space range max
 VARIABLE M4_249 0 // Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)
 VARIABLE M4_25 0.044 // width_02/03 to width_04-11 space range min
 VARIABLE M4_250 0 // Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge
 VARIABLE M4_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M4_252 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M4_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M4_26 0.05 // width_02/03 to width_04-11 space range max
 VARIABLE M4_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M4_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M4_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M4_27 0.044 // width_04-07 to width_04-11 space range min
 VARIABLE M4_28 0.056 // width_04-07 to width_04-11 space range max
 VARIABLE M4_31 0 // width_01 is not allowed to be next to width_03 to width_11
 VARIABLE M4_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M4_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M4_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38
 VARIABLE M4_38 0.076 // Min unrestricted space for rule M4_37
 VARIABLE M4_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M4_41 0.056 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE M4_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M4_43 0.012 // Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 
 VARIABLE M4_44 0 // All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space 
 VARIABLE M4_45 0.055 // Max width for M4_44 check 
 VARIABLE M4_46 0.024 // Space at which the line ends must be aligned or covered (fixed value) for M4_44 check
 VARIABLE M4_47 0 // Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line 
 VARIABLE M4_48 0.07 // Minimum overlap of adjacent line ends in opposite directions at minimum space
 VARIABLE M4_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires
 VARIABLE M4_51 0.08 // Width_01-11 attacker to width_10 victim min space
 VARIABLE M4_52 0.08 // Width_10 attacker to width_08-11 victim min space
 VARIABLE M4_53 0 // Width_10 line cannot attack a width_01-07 victim
 VARIABLE M4_60 0.084 // Min length of M4 line (any type, any width)
 VARIABLE M4_62 0.14 // Min edge length of width_01-07 line
 VARIABLE M4_63 0.12 // Min length of width_10 nub
 VARIABLE M4_65 0.16 // Min length of holes
 VARIABLE M4_70 0.018 // Minimum segment length
 VARIABLE M4_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M4_72 0 // segments can be smaller than M4_70 if both adjacent segments are >= M4_73
 VARIABLE M4_73 0.35 // Minimum segment lengths for M4_72
 VARIABLE M4_80 0.056 // Corner-to-corner space, when corners have no overlap
 VARIABLE M4_81 0.056 // Internal corner-to-corner width 
 VARIABLE M4_82 0.09 // Width between facing concave corner extensions of opposite directions 
 VARIABLE M4_83 0.09 // Min width of notched line section
 VARIABLE M4_84 0.124 // Above rule applies to notch length less than
 VARIABLE M4_941 0.25 // Minimum C line length, in OGD (>)
 VARIABLE M4_942 0.036 // Minimum C line width, in PGD (>)
 VARIABLE M5BB_21 0 // B - B can skip a valid C line in between, that would create a valid B-C-B combination
 VARIABLE M5BB_22 0.376 // (B) - (B) unrestricted space, minimum
 VARIABLE M5BB_31 0.088 // (B) - (B) min multi-track-skip space (>)
 VARIABLE M5BB_32 0.232 // (B) - (B) max multi-track-skip space (<)
 VARIABLE M5BB_33 0.056 // Min width of B line next to the multi-track-skip space
 VARIABLE M5BB_34 0.038 // Min width of C line next to the above B line next to the multi-track-skip space
 VARIABLE M5BB_35 0 // The above B line next to the unrestricted space needs to be floating (no vias above or below) 
 VARIABLE M5BB_36 0.232 // Maximum space in OGD (<) if rule M5BB_37 is not met
 VARIABLE M5BB_37 0.308 // Maximum space in PGD (<) if rule M5BB_36 is not met
 VARIABLE M5BB_38 0.198 // Min OGD space between unrestricted spaces
 VARIABLE M5BC_21 0.312 // (B) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_21 0 // (B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination 
 VARIABLE M5CC_27 0.248 // (B-C) to (C-B) unrestricted space, minimum
 VARIABLE M5CC_28 0.564 // For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum
 VARIABLE M5L_01 0.056 // width_L_01
 VARIABLE M5L_02 0.06 // width_L_02
 VARIABLE M5L_03 0.068 // width_L_03
 VARIABLE M5L_05 0.076 // width_L_05
 VARIABLE M5L_06 0.084 // width_L_06
 VARIABLE M5L_07 0.074 // width_L_07
 VARIABLE M5L_09 0.066 // width_L_09
 VARIABLE M5M_02 0.04 // width_M_02
 VARIABLE M5M_03 0.046 // width_M_03
 VARIABLE M5S_01 0.028 // width_S_01
 VARIABLE M5S_02 0.03 // width_S_02
 VARIABLE M5S_03 0.032 // width_S_03
 VARIABLE M5S_04 0.036 // width_S_04
 VARIABLE M5_00 0 // Only Rectangular M5 shape is allowed and only allowed in PGD.
 VARIABLE M5_01 0.04 // width_01 value (PGD only)
 VARIABLE M5_02 0.044 // width_02 value (PGD only)
 VARIABLE M5_03 0.048 // width_03 value (PGD only)
 VARIABLE M5_04 0.056 // width_04 value (PGD only)
 VARIABLE M5_05 0.06 // width_05 value (PGD only)
 VARIABLE M5_06 0.064 // width_06 value (PGD only)
 VARIABLE M5_07 0.068 // width_07 value (PGD only)
 VARIABLE M5_08 0.076 // width_08 value (PGD only)
 VARIABLE M5_09 0.08 // width_09 value (PGD only)
 VARIABLE M5_10 0.09 // width_10 value (PGD/OGD)
 VARIABLE M5_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M5_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M5_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M5_11 0.108 // width_11 value (PGD only)
 VARIABLE M5_12 0.054 // width_12 value (PGD only)
 VARIABLE M5_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M5_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M5_126 0 // (B:28-36),(C:60-84) not allowed pairs
 VARIABLE M5_127 0 // (B:40-46),(C:84) not allowed B-C-B pairs
 VARIABLE M5_128 0 // (B:56-84),(C:28-36) not allowed pairs
 VARIABLE M5_129 0 // (B),(B)
 VARIABLE M5_13 0.16 // width_13 value (PGD only)
 VARIABLE M5_130 0 // (C),(C)
 VARIABLE M5_131 0 // (B:28-36),(C:28-46),(B:28-36)
 VARIABLE M5_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M5_133 0 // (B:28-36),(C:40-56),(B:56-84)
 VARIABLE M5_134 0 // (B:40-46),(C:40-76),(B:56-84)
 VARIABLE M5_135 0 // (B:56-84),(C:40-84),(B:56-84)
 VARIABLE M5_136 0 // (B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets
 VARIABLE M5_137 0 // (B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets
 VARIABLE M5_138 0 // (B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_139 0 // (B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_14 0.2 // width_14 value (PGD only)
 VARIABLE M5_140 0 // (B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets
 VARIABLE M5_141 0 // (B:28),(C:56),(B:76)
 VARIABLE M5_147 0.024 // Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147
 VARIABLE M5_148 0.014 // Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148
 VARIABLE M5_149 0 // Metal5 line <= width_04 cannot have exposed edges (see M5_150 exception to this rule)
 VARIABLE M5_15 0.24 // width_15 value (PGD only)
 VARIABLE M5_150 0 // Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_151/152/153
 VARIABLE M5_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M5_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M5_153 0.03 // Minimum overlap (in OGD) of the facing line ends forming the ETE space (>=)
 VARIABLE M5_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M5_160 0.04 // Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M5_161 
 VARIABLE M5_161 0.08 // Fixed ETE space for M5_160 (=), and Minimum ETE space for M5_162 (>)
 VARIABLE M5_162 0.08 // Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M5_161 
 VARIABLE M5_20 0.05 // Line ends are extended by M5_20 before doing any side to side space checks
 VARIABLE M5_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M5_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M5_23 0.04 // width_02 to width_02 space range min
 VARIABLE M5_24 0.046 // width_02 to width_02 space range max
 VARIABLE M5_249 0 // Metal5 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M5_250 exception to this rule)
 VARIABLE M5_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M5_250 0 // Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_251/252/253, forming a line end bridge
 VARIABLE M5_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M5_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M5_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M5_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M5_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M5_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M5_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M5_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M5_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M5_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M5_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M5_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M5_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M5_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M5_37 0.112 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38
 VARIABLE M5_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M5_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M5_41 0.08 // Metal5 end-to-end space (min)
 VARIABLE M5_42 0.112 // End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)
 VARIABLE M5_43 0.012 // Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 
 VARIABLE M5_44 0.16 // Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M5_45
 VARIABLE M5_45 0.03 // Max overlap between facing line ends for rule M5_44
 VARIABLE M5_46 0.08 // Maximum allowed length of exposed edge of a width_01-07/12 line
 VARIABLE M5_47 0.1 // Min ETE space between a <=M5_03 line and a <=M5_07 line, when the line ends are not facing each other (The line ends of the <=M5_03 wide lines are extended by M5_48 prior to this check)
 VARIABLE M5_48 0.013 // Line end extensions of the <=M5_03 width lines for M5_47 check
 VARIABLE M5_49 0.056 // Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires
 VARIABLE M5_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M5_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M5_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M5_60 0.16 // Min length of width_01-15 lines
 VARIABLE M5_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M5_63 0.12 // Min length of width_10 nub
 VARIABLE M5_65 0.16 // Min length of holes
 VARIABLE M5_70 0.018 // Minimum segment length
 VARIABLE M5_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M5_72 0 // A segment can be smaller than M5_70 if it has two adjacent segments >= M5_73
 VARIABLE M5_73 0.35 // Minimum segment lengths for rule M5_72
 VARIABLE M5_74 0.09 // M5_72 segment to line end space
 VARIABLE M5_80 0.056 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M5_81 0.056 // Min Internal corner-to-corner width 
 VARIABLE M5_82 0.09 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M5_83 0.09 // Min width of notched line section
 VARIABLE M5_84 0.124 // Rule M5_83 applies to notch length less than M5_84
 VARIABLE M5_941 0.25 // Minimum C line length, in PGD (>)
 VARIABLE M5_942 0.036 // Minimum C line width, in OGD (>)
 VARIABLE M5err_00 0.05 // Metal5 width_00 value (PGD only)
 VARIABLE M6_00 0.08 // width_00 value (OGD only)
 VARIABLE M6_01 0.04 // width_01 value (OGD only)
 VARIABLE M6_02 0.044 // width_02 value (OGD only)
 VARIABLE M6_03 0.048 // width_03 value (OGD only)
 VARIABLE M6_04 0.056 // width_04 value (OGD only)
 VARIABLE M6_05 0.06 // width_05 value (OGD only)
 VARIABLE M6_06 0.064 // width_06 value (OGD only)
 VARIABLE M6_07 0.068 // width_07 value (OGD only)
 VARIABLE M6_08 0.076 // width_08 value (OGD only)
 VARIABLE M6_09 0.08 // width_09 value (OGD only)
 VARIABLE M6_10 0.09 // width_10 value (OGD/PGD)
 VARIABLE M6_101 0 // 2 adjacent jogs next to a width_01/02 lines is not allowed
 VARIABLE M6_102 0 // Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed
 VARIABLE M6_103 0 // 2 facing jogs, without a wire in between is not allowed
 VARIABLE M6_11 0.108 // width_11 value (OGD only)
 VARIABLE M6_12 0.054 // width_12 value (OGD only)
 VARIABLE M6_123 0.044 // width_02/03 to width_03 space range min
 VARIABLE M6_124 0.046 // width_02/03 to width_03 space range max
 VARIABLE M6_13 0.16 // width_13 value (OGD only)
 VARIABLE M6_132 0.048 // width_08/09 to width_11 unrestricted space (min)
 VARIABLE M6_14 0.2 // width_14 value (OGD only)
 VARIABLE M6_149 0 // Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)
 VARIABLE M6_15 0.24 // width_15 value (OGD only)
 VARIABLE M6_150 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153
 VARIABLE M6_151 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_152 0.048 // Max width of atleast one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_153 0.03 // Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)
 VARIABLE M6_16 0 // width_13/14/15 must be rectangles only (no jog or junction allowed)
 VARIABLE M6_160 0.04 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 
 VARIABLE M6_161 0.08 // Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)
 VARIABLE M6_162 0.08 // Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 
 VARIABLE M6_21 0.04 // width_01 to width_01/02 space range min
 VARIABLE M6_22 0.044 // width_01 to width_01/02 space range max
 VARIABLE M6_23 0.04 // width_02 to width_02 space range min
 VARIABLE M6_24 0.046 // width_02 to width_02 space range max
 VARIABLE M6_249 0 // Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)
 VARIABLE M6_25 0.044 // width_02/03 to width_04-12 space range min
 VARIABLE M6_250 0 // Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge
 VARIABLE M6_251 0.11 // Max adjacent ETE space (<=)
 VARIABLE M6_252 0.048 // Max width of at least one of the two lines forming the adjacent ETE space (<=)
 VARIABLE M6_253 0.03 // Minimum overlap of the line ends forming the ETE space (>=)
 VARIABLE M6_26 0.05 // width_02/03 to width_04-12 space range max
 VARIABLE M6_260 0.04 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253
 VARIABLE M6_261 0.08 // Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge
 VARIABLE M6_262 0.04 // Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction
 VARIABLE M6_27 0.044 // width_12/04-07 to width_04-12 space range min
 VARIABLE M6_28 0.056 // width_12/04-07 to width_04-12 space range max
 VARIABLE M6_31 0 // width_01 is not allowed to be next to width_03 to width_15
 VARIABLE M6_32 0.044 // width_08/09 to width_08-10 unrestricted space (min)
 VARIABLE M6_33 0.06 // width_10/11 to width_10/11 unrestricted space (min)
 VARIABLE M6_34 0.08 // width_13/14/15 to width 08-11/13-15 unrestricted space (min)
 VARIABLE M6_35 0 // width_13/14/15 are not allowed to be next to width_01-07/12
 VARIABLE M6_37 0.12 // max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38
 VARIABLE M6_38 0 // width_02 cannot be between two width_10/11 lines
 VARIABLE M6_40 0.08 // width_10 to width_10 unrestricted space (min)
 VARIABLE M6_41 0.08 // Metal6 end-to-end space (min)
 VARIABLE M6_44 0.16 // Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45
 VARIABLE M6_45 0.03 // Max overlap between facing line ends for rule M6_44
 VARIABLE M6_46 0.08 // Maximum allowed length of exposed edge of a width_01-07/12 line
 VARIABLE M6_47 0.1 // Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)
 VARIABLE M6_48 0.013 // Line end extensions of the <=M6_03 wide line for M6_47 check
 VARIABLE M6_51 0.08 // Width_01-15 attacker to width_10 victim min space
 VARIABLE M6_52 0.08 // Width_10 attacker to width_08-15 victim min space
 VARIABLE M6_53 0 // Width_10 line cannot attack a width_01-07/12 victim
 VARIABLE M6_60 0.16 // Min length of width_01-15 lines
 VARIABLE M6_62 0.14 // Min edge length of width_01-07/12 line
 VARIABLE M6_63 0.12 // Min length of width_10 nub
 VARIABLE M6_65 0.16 // Min length of holes
 VARIABLE M6_70 0.018 // Minimum segment length
 VARIABLE M6_71 0.1 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M6_72 0 // A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73
 VARIABLE M6_73 0.35 // Minimum segment lengths for rule M6_72
 VARIABLE M6_80 0.056 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M6_81 0.056 // Min Internal corner-to-corner width 
 VARIABLE M6_82 0.09 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M6_83 0.09 // Min width of notched line section
 VARIABLE M6_84 0.124 // Rule M6_83 applies to notch length less than M6_84
 VARIABLE M7_00 0.08 // width_00 value (PGD only)
 VARIABLE M7_01 0.056 // width_01 value (PGD only)
 VARIABLE M7_02 0.06 // width_02 value (PGD only)
 VARIABLE M7_03 0.084 // width_03 value (PGD/OGD)
 VARIABLE M7_04 0.12 // width_04 value (PGD only)
 VARIABLE M7_05 0.15 // width_05 value (PGD only)
 VARIABLE M7_06 0.168 // width_06 value (PGD only)
 VARIABLE M7_07 0.18 // width_07 value (PGD only)
 VARIABLE M7_08 0.256 // width_08 value (PGD only)
 VARIABLE M7_09 0.28 // width_09 value (PGD only)
 VARIABLE M7_21 0.056 // width_01/02 to width_01/02 space range1 min
 VARIABLE M7_22 0.07 // width_01/02 to width_01/02 space range1 max
 VARIABLE M7_23 0.23 // width_00/01 to width_00-09 space range2 min
 VARIABLE M7_24 0.251 // width_00/01 to width_00-09 space range2 max
 VARIABLE M7_25 0.4 // width_00/01 to width_00-09 unrestricted space min
 VARIABLE M7_26 0.056 // width_01/02 to width_03/04/05/06/07 space range1 min
 VARIABLE M7_27 0.08 // width_01/02 to width_03/04/05/06/07 space range1 max
 VARIABLE M7_31 0.074 // width_03/04 to width_03/04 unrestricted space (min)
 VARIABLE M7_32 0.06 // width_03/0405/06/07 to width_05/06/07 unrestricted space (min)
 VARIABLE M7_35 0.09 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M7_37 0.09 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38
 VARIABLE M7_38 0.168 // Min unrestricted space for rule M7_37
 VARIABLE M7_41 0.09 // width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)
 VARIABLE M7_51 0.06 // width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)
 VARIABLE M7_52 0.09 // width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M7_60 0.204 // Min length for all widths
 VARIABLE M7_65 0.42 // Min length of holes
 VARIABLE M7_70 0.026 // Minimum segment length
 VARIABLE M7_71 0.116 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M7_72 0 // A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73
 VARIABLE M7_73 0.5 // Minimum segment lengths for rule M7_72
 VARIABLE M7_74 0.09 // Minimum M7_72 segment to line end space
 VARIABLE M7_80 0.079 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M7_81 0.079 // Min Internal corner-to-corner width 
 VARIABLE M7_82 0.084 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M7_83 0.084 // Min width of notched line section
 VARIABLE M7_84 0.168 // Rule M7_83 applies to notch length less than M7_84
 VARIABLE M7err_00 0.08 // Metal7 width_00 value (PGD only)
 VARIABLE M7err_01 0.088 // Metal7 width_01 value (PGD only)
 VARIABLE M7err_08 0.256 // Metal7 width_08 value (PGD only)
 VARIABLE M8_00 0.08 // width_00 value (OGD only)
 VARIABLE M8_01 0.126 // width_01 value (OGD only)
 VARIABLE M8_02 0.104 // width_02 value (OGD only)
 VARIABLE M8_03 0.12 // width_03 value (OGD/PGD)
 VARIABLE M8_04 0.144 // width_04 value (OGD only)
 VARIABLE M8_05 0.16 // width_05 value (OGD only)
 VARIABLE M8_06 0.2 // width_06 value (OGD only)
 VARIABLE M8_07 0.24 // width_07 value (OGD only)
 VARIABLE M8_08 0.264 // width_08 value (OGD only)
 VARIABLE M8_09 0.714 // width_09 value (OGD only)
 VARIABLE M8_10 0.798 // width_10 value (OGD only)
 VARIABLE M8_121 0.126 // width_06 to width_06 space, fixed space exception (fixed value)
 VARIABLE M8_20 0 // width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides
 VARIABLE M8_21 0.08 // width_00 to width_00-05 space range1 min
 VARIABLE M8_22 0.1 // width_00 to width_00-05 space range1 max
 VARIABLE M8_23 0.23 // width_00 to width_00-08 space range2 min
 VARIABLE M8_24 0.251 // width_00 to width_00-08 space range2 max
 VARIABLE M8_25 0.4 // width_00 to width_00-08 unrestricted space min
 VARIABLE M8_26 0.08 // width_00 to width_06/07/08 space range1 min
 VARIABLE M8_27 0.11 // width_00 to width_06/07/08 space range1 max
 VARIABLE M8_32 0.08 // width_02-08 to width_02-08 unrestricted space (min)
 VARIABLE M8_35 0.12 // width_03 to width_03 unrestricted space (min) 
 VARIABLE M8_37 0.12 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38
 VARIABLE M8_38 0.25 // Min unrestricted space for rule M8_37
 VARIABLE M8_41 0.12 // Metal8 end-to-end space (min)
 VARIABLE M8_42 0.198 // Metal8 end-to-end space for width_01 line to any line (min)
 VARIABLE M8_50 0 // Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire.
 VARIABLE M8_51 0.08 // width_03 attacker to width_00-08 victim unrestricted space OGD (min)
 VARIABLE M8_52 0.12 // width_00-08 attacker to width_03 victim unrestricted space PGD (min)
 VARIABLE M8_60 0.21 // Min length for all widths
 VARIABLE M8_65 0.44 // Min length of holes
 VARIABLE M8_70 0.04 // Minimum segment length
 VARIABLE M8_71 0.08 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M8_80 0.113 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M8_81 0.113 // Min Internal corner-to-corner width 
 VARIABLE M8_82 0.12 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M8_83 0.12 // Min width of notched line section
 VARIABLE M8_84 0.24 // Rule M8_83 applies to notch length less than M8_84
 VARIABLE M8err_00 0.08 // Metal8 width_00 value (OGD only)
 VARIABLE M8err_09 0.3 // Metal8 width_09 value (OGD only)
 VARIABLE M8err_21 0.084 // BDW-specific Metal8 min space (values less than this are disallowed)
 VARIABLE M9_00 0.08 // width_00 value (PGD only)
 VARIABLE M9_01 0.54 // M9 width, minimum
 VARIABLE M9_02 0.11 // width_02 value (PGD only)
 VARIABLE M9_03 0.124 // width_03 value (PGD)
 VARIABLE M9_04 0.148 // width_04 value (PGD/OGD)
 VARIABLE M9_05 0.168 // width_05 value (PGD only)
 VARIABLE M9_06 0.192 // width_06 value (PGD only)
 VARIABLE M9_07 0.212 // width_07 value (PGD only)
 VARIABLE M9_08 0.236 // width_08 value (PGD only)
 VARIABLE M9_09 0.3 // width_09 value (PGD only)
 VARIABLE M9_121 0.126 // width_07 to width_07 space, fixed space exception
 VARIABLE M9_20 0 // width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides
 VARIABLE M9_21 0.08 // width_00 to width_00-06 space range1 min
 VARIABLE M9_22 0.1 // width_00 to width_00-06 space range1 max
 VARIABLE M9_23 0.23 // width_00 to width_00-09 space range2 min
 VARIABLE M9_24 0.251 // width_00 to width_00-09 space range2 max
 VARIABLE M9_25 0.4 // width_00 to width_00-09 unrestricted space min
 VARIABLE M9_26 0.08 // width_00 to width_07-09 space range1 min
 VARIABLE M9_27 0.11 // width_00 to width_07-09 space range1 max
 VARIABLE M9_32 0.08 // width_02-09 to width_02-09 unrestricted space (min)
 VARIABLE M9_35 0.12 // width_04 to width_04 unrestricted space (min) 
 VARIABLE M9_37 0.12 // Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M9_38
 VARIABLE M9_38 0.25 // Min unrestricted space for rule M9_37
 VARIABLE M9_41 0.12 // Metal8 end-to-end space (min)
 VARIABLE M9_42 0.198 // Metal9 end-to-end space width_01 line to any line (min)
 VARIABLE M9_43 0.13 // Min M9 coverage of Square Via8 orthogonal edge
 VARIABLE M9_50 0 // width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire.
 VARIABLE M9_51 0.08 // width_04 attacker to width_00-09 victim unrestricted space PGD (min)
 VARIABLE M9_52 0.12 // width_00-09 attacker to width_04 victim unrestricted space OGD (min)
 VARIABLE M9_60 0.21 // Min length for all widths
 VARIABLE M9_65 0.44 // Min length of holes
 VARIABLE M9_70 0.04 // Minimum segment length
 VARIABLE M9_71 0.08 // Minimum length of at least one segment, when two segments are adjacent at a corner
 VARIABLE M9_80 0.113 // Min Corner-to-corner space, when corners have no overlap
 VARIABLE M9_81 0.113 // Min Internal corner-to-corner width 
 VARIABLE M9_82 0.148 // Min Width between facing concave corner extensions of opposite directions 
 VARIABLE M9_83 0.148 // Min width of notched line section
 VARIABLE M9_84 0.24 // Rule M9_83 applies to notch length less than M9_84
 VARIABLE MC_01 0 // Outer edges of the PRS cells must be line-on-line with the EDM cells boundary.
 VARIABLE MC_02 0 // CE1/2 cannot overlap the PRS cells 
 VARIABLE MC_03 0 // CE1/2 cannot overlap the logo cells
 VARIABLE MIM_01 2 // CE1/2 width min
 VARIABLE MIM_02 1 // CE1/2 space min
 VARIABLE MIM_03 0.16 // Minimum offset between CE1-CE2 edges
 VARIABLE MIM_04 1 // Minimum overlap between CE1-CE2 layers
 VARIABLE MIM_05 0 // CE1-CE2 edges cannot cross each other
 VARIABLE MIM_06 0 // CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)
 VARIABLE MIM_07 0 // CE2 must enclose CE1 edges
 VARIABLE MIM_22 10.78 // Min required CE1/2 hole area (sq um)
 VARIABLE MIM_23 1 // Minimum CE1/2 jog length
 VARIABLE MIM_25 64 // Min required CE1/2 area (sq um)
 VARIABLE MIM_26 250 // Max extent of CE1/2
 VARIABLE MIM_51 0.4 // Minimum CE1/2 enclosure of Via12 (all directions)
 VARIABLE MIM_52 1 // Min Via12 space to unconnected CE1/2
 VARIABLE MIM_53 0 // Via12 cannot land on overlapping CE1/2
 VARIABLE MIM_54 1.76 // Min Via12 space to unconnected CE1, when Via12 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_55 1.6 // Min Via12 space to unconnected CE2, when Via12 is connected to 0 or 1 capacitor plates
 VARIABLE MIM_61 0 // CE1/2 electrode layers cannot be used as a resistor, must have a M12 or TM1 shunt
 VARIABLE MIM_62 0 // CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)
 VARIABLE MIM_63 0 // CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked
 VARIABLE MIM_71 0 // In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2
 VARIABLE MIM_72 1.2 // Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_73 1 // Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack
 VARIABLE MIM_74 0 // CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)
 VARIABLE MIM_75 0 // CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration
 VARIABLE MIM_81 0 // In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2
 VARIABLE MIM_82 1.2 // Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MIM_83 1 // Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack
 VARIABLE MJ0_01 0.132 // MTJID enclosure of MJ0 in OGD (fixed)
 VARIABLE MJ0_02 0 // No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID
 VARIABLE MJ0_03 0 // No GCN, V1, M2 allowed inside MJ0
 VARIABLE MJ0_04 0 // No jogs allowed in MTJID
 VARIABLE MJ0_05 0.024 // Min space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_06 0.052 // Max space from dummy M2 to MJ0 (in PGD)
 VARIABLE MJ0_07 0.024 // Fixed space from dummy M2 end to MJ0 (in OGD)
 VARIABLE MJ0_08 0.4 // Minimum space between MJ0 
 VARIABLE MJ0_09 0.42 // Minimum width of MJ0
 VARIABLE MTJ_01 0 // M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID
 VARIABLE MTJ_02 0 // M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID
 VARIABLE MTJ_03 0.018 // MTJ fixed width (in OGD)
 VARIABLE MTJ_04 0.06 // MTJ fixed length (in PGD)
 VARIABLE MTJ_05 0.14 // MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)
 VARIABLE MTJ_06 0.07 // MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)
 VARIABLE MTJ_07 0.126 // MTJ fixed pitch (in PGD)
 VARIABLE MTJ_08 0 // Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH
 VARIABLE MTJ_09 0.2 // MJO enclosure of MTJ (only allowed value)
 VARIABLE MTJ_10 0 // STTRAMID1, STTRAMID2 must be line-line with MTJID
 VARIABLE MTJ_11 0 // Via2 must be centered on MTJ
 VARIABLE MTJ_12 0.046 // Via2 length (in OGD) allowed over MTJ
 VARIABLE MTJ_13 0.032 // Via2 width (in PGD) allowed over MTJ
 VARIABLE MTJ_14 0 // M1 must be centered under MTJ
 VARIABLE MTJ_15 0.012 // MTJ enclosure of M1 (both OGD and PGD), only allowed value
 VARIABLE NW_01 0.021 // Min N-well space to N+ active (all directions), P+ tap (OGD)
 VARIABLE NW_03 0.021 // Min N-well enclosure of P+ active (all directions), N+ tap (OGD)
 VARIABLE NW_12 0.126 // Min N-well width
 VARIABLE NW_128 5.6 // Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_129 5.6 // Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate.
 VARIABLE NW_14 0.126 // Min N-well space
 VARIABLE NW_17 0.05 // Min required drawn N-well area (in sq um)
 VARIABLE NW_18 0.05 // Min required drawn N-well hole area (in sq um)
 VARIABLE NW_21 0.06 // Min N+ active diffusion space to high voltage nwells
 VARIABLE NW_22 0.06 // Min P+ active diffusion enclosure by high voltage nwell
 VARIABLE NW_23 0.107 // Min N-well convex corner enclosure of P+ active diffusion corner
 VARIABLE NW_24 0.107 // Min N-well concave corner space to N+ active diffusion corner
 VARIABLE NW_25 0.126 // Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)
 VARIABLE NW_28 56 // Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells
 VARIABLE NW_29 56 // Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells
 VARIABLE NW_30 0.378 // Minimum nwell pitch
 VARIABLE NW_31 0.042 // Min N-well space to P+ tap (PGD)
 VARIABLE NW_33 0.042 // Min N-well enclosure of N+ tap (PGD)
 VARIABLE NW_35 0.144 // Maximum nwell length when width is less than NW_35
 VARIABLE NW_36 0.144 // Maximum N-well facing edge length, if space is less than NW_36
 VARIABLE NW_41 0.168 // N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges
 VARIABLE NW_42 0.042 // Forbidden adjacent edge length range min (>)
 VARIABLE NW_43 0.126 // Forbidden adjacent edge length range max (<)
 VARIABLE NW_55 0.154 // Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_56 0.154 // Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57
 VARIABLE NW_57 0.112 // Max length of short NWL jog for which rules NW_55,NW_56 apply
 VARIABLE NW_58 0.154 // Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge
 VARIABLE NW_59 12 // Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)
 VARIABLE NW_60 2.4 // Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)
 VARIABLE NW_71 300 // Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um
 VARIABLE NW_73 8 // N-well width exception for rule NW_71 (um)
 VARIABLE NW_74 4 // N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)
 VARIABLE PC_00 0 // Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction.
 VARIABLE PC_01 0.032 // Polycon width, fixed value
 VARIABLE PC_02 0.054 // Min required Polycon length
 VARIABLE PC_04 0 // All Polycon center lines must be on a 21nm pitch grid across the whole die
 VARIABLE PC_20 0.025 // Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)
 VARIABLE PC_21 0.052 // Min Polycon side-to-side space
 VARIABLE PC_23 0.115 // Polycon side-to-side forbidden space (fixed value)
 VARIABLE PC_25 0.05 // Min Polycon end-to-end space, when facing ends are aligned
 VARIABLE PC_31 0.12 // Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)
 VARIABLE PC_32 0.025 // Polycon line end extensions for PC_31 check
 VARIABLE PC_33 0.07 // Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)
 VARIABLE PC_34 0.08 // Max Polycon length for PC_33 check (<)
 VARIABLE PC_35 0.04 // Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space
 VARIABLE PC_36 0.018 // Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57
 VARIABLE PC_41 0.032 // Poly overlap of polycon (PGD) for PC_42 (fixed value)
 VARIABLE PC_42 0.024 // Min Polycon end overlap of poly for PC_41
 VARIABLE PC_43 0.023 // Min Polycon side space to poly line-end (PGD)
 VARIABLE PC_44 0.012 // Min Polycon end space to poly side (OGD)
 VARIABLE PC_444 0.041 // Min Polycon side space to poly line-end in TG/TGULV pitch regions
 VARIABLE PC_45 0.019 // Min Poly overlap of polycon (PGD) for PC_46
 VARIABLE PC_46 0.03 // Min Polycon end extension beyond poly side for PC_45
 VARIABLE PC_50 0 // End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)
 VARIABLE PC_51 0.052 // End-to-End space that triggers PC_50 check (<)
 VARIABLE PC_52 0.064 // Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)
 VARIABLE PC_53 0 // If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space
 VARIABLE PC_54 0.06 // Max Polycon ETE space for PC_53 check (<=)
 VARIABLE PC_55 0.06 // If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55
 VARIABLE PC_56 0.06 // Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)
 VARIABLE PC_57 0.088 // Min length of the 3 adjacent GCNs to allow PC_36 overlap
 VARIABLE PC_61 0.026 // Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)
 VARIABLE PC_81 0.026 // Min Polycon space to Diffcon
 VARIABLE PC_82 0.032 // Diffcon overlap of Polycon in PGD for PC_83, fixed value
 VARIABLE PC_83 0.023 // Min Polycon end overlap of Diffcon in OGD for PC_82
 VARIABLE PC_84 0.016 // Min Diffcon overlap of Polycon in PGD for PC_85
 VARIABLE PC_85 0.031 // Min Polycon end extension beyond Diffcon side (OGD) for PC_84
 VARIABLE PC_91 0 // =PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed
 VARIABLE PC_92 0.094 // Space for the PC_91 check (fixed value)
 VARIABLE PC_93 0.05 // Polycon line extension (OGD) for PC_91/92 side-to-side space checks only
 VARIABLE PG_01 0.042 // Poly check grid width: fixed value, OGD only
 VARIABLE PG_02 0.14 // Poly check grid Pitch: fixed value, OGD only
 VARIABLE PG_03 0 // Poly check grid must be continuous across the complete length of the active die
 VARIABLE PG_04 0.049 // Poly check grid OGD space to edge of active die (EOA), fixed value
 VARIABLE PG_05 0 // Poly check grid must centered in drawn digital Poly space
 VARIABLE PL_00 0 // Only Rectangular, Uni-directional Poly shape is allowed
 VARIABLE PL_01 0.028 // Poly width, ONLY ALLOWED value
 VARIABLE PL_02 0.07 // Poly pitch, ONLY ALLOWED value
 VARIABLE PL_03 0.09 // Min required Poly length with no restrictions
 VARIABLE PL_04 0.036 // Poly Short end-to-end space, fixed value (cannot be isolated)
 VARIABLE PL_05 0.078 // Poly Long end-to-end space, fixed value
 VARIABLE PL_06 0.26 // Poly Long end-to-end space, maximum of allowed range
 VARIABLE PL_07 0.078 // Poly Medium end-to-end space, fixed value
 VARIABLE PL_08 0.099 // Poly Long end-to-end space, minimum of allowed range
 VARIABLE PL_09 0 // End-to-end space between PL_05 and PL_08 is not allowed
 VARIABLE PL_100 2.1 // Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length
 VARIABLE PL_101 0.07 // Max width of long space region that triggers PL_102/103 checks
 VARIABLE PL_102 0.007 // Forbidden offset between the short space region ends (min)
 VARIABLE PL_103 0.047 // Forbidden offset between the short space region ends (max)
 VARIABLE PL_104 0.14 // Minimum space between type B configuration synthesized regions
 VARIABLE PL_105 0 // Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop 
 VARIABLE PL_106 0.068 // Oversize in PGD of narrow (PL_04) cut for PL_105 check
 VARIABLE PL_11 0.024 // Min Poly endcap length (poly line-end extent beyond diffusion edge)
 VARIABLE PL_12 0 // All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)
 VARIABLE PL_13 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE PL_15 0.018 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE PL_16 0.042 // Min offset between adjacent poly line-ends having the same line-end direction
 VARIABLE PL_24 0 // NWL edge parallel to poly must be centered in poly space
 VARIABLE PL_25 0.018 // Min Poly line-end space to diffusion PGD
 VARIABLE PL_51 0 // Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  
 VARIABLE PL_52 0 // Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node.
 VARIABLE PL_55 0 // Poly jumper between two diffusions is not allowed.
 VARIABLE PL_61 0.036 // Min overlap of any poly cuts 1 poly pitch apart
 VARIABLE PL_62 0 // A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated.
 VARIABLE PL_63 0.069 // Min offset between any poly cuts 1 poly pitch apart
 VARIABLE PL_66 0 // PL_07 cuts must be aligned
 VARIABLE PL_67 0.048 // Min offset between PL_07 cuts
 VARIABLE PL_68 0.036 // Fixed overlap between the PL_07 cuts
 VARIABLE PL_69 0 // A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)
 VARIABLE PL_70 0 // Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)
 VARIABLE PL_71 0 // A centered PL_07 ETE space cannot contain a GCN
 VARIABLE PL_91 0 // Within each cell, all gates are checked to be in a single direction.
 VARIABLE PL_92 0 // At full chip DRC, all gates are checked to be in absolute horizontal direction.
 VARIABLE RDL_01 2 // RDL wire (217;0) width, minimum
 VARIABLE RDL_02 6 // RDL wire width, maximum (for location other than LMI pad or TSV cap) 
 VARIABLE RDL_03 15.556 // RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value
 VARIABLE RDL_04 10 // RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value
 VARIABLE RDL_05 1.98 // RDL wire space, minimum
 VARIABLE RDL_06 12.98 // RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum 
 VARIABLE RDL_07 0.25 // RDL, RDLCAP coverage of TSV on all sides, minimum
 VARIABLE RDL_08 0 // RDL wire offset from LMI PAD center axis, maximum
 VARIABLE RDL_09 2.23 // RDL wire edge to TSV CAP edge distance, minimum
 VARIABLE RDL_10 5.222 // RDL wire vertex space to LMI PAD, minimum
 VARIABLE RDL_11 2 // RDL wire vertex space to TSV CAP, minimum
 VARIABLE RDL_12 0 // Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP
 VARIABLE RDL_13 0 // RDL wire jog length (217;0), minimum value
 VARIABLE RDL_14 1.98 // RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum
 VARIABLE RDL_15 1.98 // Space between LMI pad and RDL line
 VARIABLE RDL_16 350 // Maximum RDL wire segment length
 VARIABLE SDC_03 0.036 // Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)
 VARIABLE SDC_11 0.004 // Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)
 VARIABLE SDC_111 0.002 // Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)
 VARIABLE SD_01 0 // STACKDEVTYPE ID must be rectangular in shape
 VARIABLE SD_02 0 // STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge
 VARIABLE SD_03 0 // STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge
 VARIABLE SD_04 0 // Any TCN interacting with STACKDEVTYPE ID cannot have viacon 
 VARIABLE SK_12 0 // Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)
 VARIABLE SK_22 0 // Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)
 VARIABLE SK_31 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_32 0 // Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)
 VARIABLE SK_41 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_42 0 // Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)
 VARIABLE SK_51 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_52 0 // Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)
 VARIABLE SK_61 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_62 0 // Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)
 VARIABLE SK_71 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_72 0 // Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 3% (490X490nm window) and metal8 density < 40% (500X500nm window)
 VARIABLE SK_81 0 // Disallowed V8/V9 non-redundant stack, if under TV1 and max via6 density > 4% (490X490nm window) and metal9 density < 40% (500X500nm window)
 VARIABLE SK_82 0 // Disallowed V8/V9 non-redundant stack, if under TV1 and max via7 density > 5% (600X600nm window) and metal9 density < 40% (500X500nm window)
 VARIABLE SM0_41 0.042 // End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),
 VARIABLE SM0_60 0.063 // Fixed length of M0 line (any type, any width) 
 VARIABLE SM0_82 0 // Metal0 line-end overlap of poly, fixed value (edge touching M0)
 VARIABLE SM0_821 0.007 // Metal0 line-end distance from poly, fixed value (other edge)
 VARIABLE SM3_41 0.042 // End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)
 VARIABLE SM3_47 0.046 // Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line
 VARIABLE SNW_29 10 // NW_29 relaxation for STT MRAM
 VARIABLE SV3_97 0.094 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE TDC_04 0.011 // Diffcon side space to Poly, ONLY ALLOWED value 
 VARIABLE TDC_21 0.21 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE TEDM_01 0 // Catch-cup guard ring must be present at top level Cell
 VARIABLE TEDM_02 0 // Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring
 VARIABLE TEDM_04 108 // Maximum number of Fill cells per OGD die edge
 VARIABLE TEDM_06 2 // Maximum number of OGD fill cell that can be placed consecutively
 VARIABLE TEDM_07 1 // Maximum number of PGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_08 1 // Maximum number of OGD diode staircase cell that can be placed consecutively
 VARIABLE TEDM_11 1 // Number of I/O cell placement allowed (OGD die TSV EDM ring only)
 VARIABLE TEDM_12 0 // Corner cells can only reside in die corners
 VARIABLE TEDM_13 0 // EDM cells cannot overlap each other
 VARIABLE TEDM_14 0 // EDM cells dimension not drawn according to spec
 VARIABLE TEDM_15 25 // Every 25th OGD staircase cell must be a diode staircase cell
 VARIABLE TEDM_16 1 // There should be at least one PGD staircase cells in each PGD part of EDM ring
 VARIABLE TEDW_01 6.72 // Corner Cell x
 VARIABLE TEDW_02 6.048 // Corner Cell y
 VARIABLE TEDW_03 0.84 // OGD Fill Cell x
 VARIABLE TEDW_04 1.512 // OGD Fill Cell y
 VARIABLE TEDW_07 13.44 // OGD IO Cell x
 VARIABLE TEDW_08 1.512 // OGD IO Cell y
 VARIABLE TEDW_11 1.68 // PGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_12 9.072 // PGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_13 13.44 // OGD STAIRCASSE DIODE Cell x
 VARIABLE TEDW_14 1.512 // OGD STAIRCASSE DIODE Cell y
 VARIABLE TEDW_15 1.68 // PGD STAIRCASSE Cell x
 VARIABLE TEDW_16 9.072 // PGD STAIRCASSE Cell y
 VARIABLE TEDW_17 13.44 // OGD STAIRCASSE Cell x
 VARIABLE TEDW_18 1.512 // OGD STAIRCASSE Cell y
 VARIABLE TM1_01 5.5 // TM1 width allowed range min
 VARIABLE TM1_02 5.5 // TM1 space allowed range min
 VARIABLE TM1_03 10.5 // TM1 space allowed range max
 VARIABLE TM1_04 10.5 // Max TM1 edge length that can violate the max space rule 
 VARIABLE TM1_21 50 // TM1 width allowed range max
 VARIABLE TM1_22 250 // Min required TM1 hole area (sq um)
 VARIABLE TM1_23 0.1 // Minimum TM1 segment lengths, when both adjacent at corners
 VARIABLE TM1_25 1000 // Min required TM1 area with a TV1 (sq um)
 VARIABLE TM1_26 200 // Min required TM1 area (sq um)
 VARIABLE TM1_51 3 // TM1 coverage of Via12 (all directions)
 VARIABLE TM1_60 0 // TM1 space above inductors templates has special handling
 VARIABLE TPC_42 0.084 // Min Polycon end overlap of poly for PC_41
 VARIABLE TPC_44 0.016 // Min Polycon end space to poly side
 VARIABLE TPC_46 0.108 // Min Polycon overlap with poly (in OGD) for PC_45
 VARIABLE TPL_01 0.16 // Poly width, ONLY ALLOWED value
 VARIABLE TPL_02 0.21 // Poly pitch, ONLY ALLOWED value
 VARIABLE TPL_04 0 // Short poly end-to-end space (PL_04) not allowed in TG pitch region
 VARIABLE TPL_11 0.045 // Min Poly endcap length
 VARIABLE TPL_13 0 // Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge
 VARIABLE TPL_15 0 // Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge
 VARIABLE TPL_25 0.078 // Min Poly end space to diffusion PGD
 VARIABLE TSV_01 9.5 // TSV width, only allowed value
 VARIABLE TSV_02 15.84 // TSV_02 for X73B (rusnet use only)
 VARIABLE TSV_03 14.784 // TSV row-to-row separation within spine, only allowed value
 VARIABLE TSV_04 5 // TSV rows in a single spine, only allowed value
 VARIABLE TSV_05 182 // TSV columns in a single spine, only allowed value
 VARIABLE TSV_06 0 // TSV must be centered on the catch cup
 VARIABLE TSV_07 10 // Min transistor keepout zone from M1 catch cup grid (no performance impact)
 VARIABLE TSV_08 6 // Min transistor keepout zone from M1 catch cup grid (15% performance degradation)
 VARIABLE TSV_10 2 // Number of allowed TSV spines
 VARIABLE TSV_21 15.12 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1
 VARIABLE TSV_22 15.96 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2
 VARIABLE TSV_23 16.8 // TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3
 VARIABLE TSV_61 15.12 // TSV catchcup size (in X) (runset use only)
 VARIABLE TSV_62 14.784 // TSV catchcup size (in Y) (runset use only)
 VARIABLE TV1_31 6 // TV1A width, fixed value
 VARIABLE TV1_32 30 // TV1A length, fixed value, drawn
 VARIABLE TV1_400 0 // TV1SIZEID layer (80;97) must be drawn line-on-line with EOA.  (This will be checked when DR_FULL_DIE is set to YES)
 VARIABLE TV1_432 25 // TV1A length, fixed value, after synthesized downsizing
 VARIABLE TV1_51 3 // Min TM1 enclosure of  TV1 (all directions)
 VARIABLE TV1_61 0 // Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump
 VARIABLE TX_01 0 // TGOXID is only allowed over V3pitchID and V1pitchID
 VARIABLE TX_02 0.48 // Min width of TGOXID in any direction
 VARIABLE TX_03 0.48 // Min space between TGOXID in any direction
 VARIABLE TX_05 0 // PGD edge of TGOXID must be drawn in the middle of the space between poly center lines
 VARIABLE TX_06 0.039 // Min TGOXID enclosure of poly end, in PGD
 VARIABLE TX_07 0.039 // Min TGOXID space to poly end, in PGD
 VARIABLE TX_08 0 // Nwell inside TGOXID and outside TGOXID cannot interact
 VARIABLE TX_09 0.252 // Min TGOXID enclosure of nwell inside
 VARIABLE TX_10 0.252 // Min TGOXID space to nwell outside
 VARIABLE TX_11 0.23 // Min TGOXID enclosure of active gate area inside TGOXID
 VARIABLE TX_12 0.23 // Min TGOXID space to active gate area outside TGOXID
 VARIABLE TX_13 0.48 // Min TGOXID space to XGOXID
 VARIABLE TX_21 0 // V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules
 VARIABLE UHV_01 0.045 // Polycon space to Diffcon (min)
 VARIABLE UHV_02 0.045 // VCN space to Diffcon (PGD), min
 VARIABLE UHV_04 0.045 // VCN space to polycon (PGD), min
 VARIABLE UHV_05 0.04 // VCN-VCN space (min)
 VARIABLE UHV_06 0.042 // VCN-Via0 space (min)
 VARIABLE UHV_07 0.045 // Via0-Via1 space (min)
 VARIABLE UHV_09 0.041 // Via1-Via1 space (min)
 VARIABLE UHV_10 0.036 // Via1-Metal2 space (min)
 VARIABLE UHV_11 0.045 // Via1-Via2 space (min)
 VARIABLE UHV_12 0.039 // Via2-Metal2 space (min)
 VARIABLE UHV_13 0.041 // Via2-Via2 space (min)
 VARIABLE UHV_14 0.036 // Via2-Metal3 space (min)
 VARIABLE UHV_15 0.045 // Via2-Via3 space (min)
 VARIABLE UHV_16 0.039 // Via3-Metal3 space (min)
 VARIABLE UHV_20 0.043 // Via4-Via5 space (min)
 VARIABLE UHV_21 0.041 // Via5-Metal5 space (min)
 VARIABLE UHV_34 0.031 // Metal4-Metal4 space (min)
 VARIABLE UHV_36 0.084 // Metal6-Metal6 space (min)
 VARIABLE UHV_40 0.04 // VCN space to Diffcon side (OGD), min
 VARIABLE UHV_41 0.042 // VCN space to Polycon end (OGD), min
 VARIABLE UHV_42 0.037 // VCN-Metal0 space (min)
 VARIABLE UHV_43 0.03 // Metal0-Metal0 space (min)
 VARIABLE UHV_44 0.039 // Via0-Metal0 space (min)
 VARIABLE UHV_45 0.036 // Via0-Via0 space (min)
 VARIABLE UHV_46 0.033 // Via0-Metal1 space (min)
 VARIABLE UHV_47 0.03 // Metal1-Metal1 space (min)
 VARIABLE UHV_48 0.042 // Via1-Metal1 space (min)
 VARIABLE UHV_49 0.031 // Metal2-Metal2 space (min)
 VARIABLE UHV_50 0.031 // Metal3-Metal3 space (min)
 VARIABLE UHV_51 0.041 // Via3-Via3 space (min)
 VARIABLE UHV_52 0.036 // Via3-Metal4 space (min)
 VARIABLE UHV_53 0.043 // Via3-Via4 space (min)
 VARIABLE UHV_54 0.04 // Via4-Metal4 space (min)
 VARIABLE UHV_55 0.045 // Via4-Via4 space (min)
 VARIABLE UHV_56 0.041 // Via4-Metal5 space (min)
 VARIABLE UHV_57 0.031 // Metal5-Metal5 space (min)
 VARIABLE UHV_58 0.045 // Via5-Via5 space (min)
 VARIABLE UHV_59 0.041 // Via5-Metal6 space (min)
 VARIABLE UHV_60 0.053 // Via5-Via6 space (min)
 VARIABLE UHV_61 0.055 // Via6-Metal6 space (min)
 VARIABLE UHV_62 0.064 // Via6-Via7 space (min)
 VARIABLE UHV_63 0.06 // Via7-Metal7 space (min)
 VARIABLE UL1_01 0.14 // Minimum width of NU1/PU1 layer
 VARIABLE UL1_05 0.0235 // Minimum required area of NU1/PU1 layer (sq um)
 VARIABLE UL1_06 0.06 // Minimum required hole area of NU1/PU1 layer  (sq um)
 VARIABLE UL1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UL1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UL1_09 0.21 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner
 VARIABLE UL1_10 1 // Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner
 VARIABLE UL1_11 0.021 // NU1/PU1 enclosure of nulv/pulv gate (PGD)
 VARIABLE UL1_116 0.0598 // NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UL1_12 0.021 // NU1/PU1 enclosure of nulv/pulv gate (OGD)
 VARIABLE UL1_13 0.021 // NU1/PU1 space to non-n/pulv gate (PGD)
 VARIABLE UL1_14 0.021 // NU1/PU1 space to non-n/pulv gate (OGD)
 VARIABLE UL1_15 0 // NU1/PU1 PGD edge must be centered in poly space or poly width
 VARIABLE UL1_16 0.066 // NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate
 VARIABLE UL1_17 0.066 // NU1/PU1 concave corner enclosure of non-n/pulv gate
 VARIABLE UL1_31 0.14 // Minimum space of NU1/PU1 layer
 VARIABLE UL1_32 0.07 // NU1/PU1 layer is allowed to have coincident edges of length >=
 VARIABLE UL1_33 0.07 // NU1/PU1 layer is allowed to have coincident corners with space >=
 VARIABLE UL1_34 0 // NU1/PU1 layer is allowed to have point touch
 VARIABLE UNW_14 0.48 // N-well space (min)
 VARIABLE UNW_21 0.18 // N+ active diffusion space to ultra high voltage nwells (min)
 VARIABLE UNW_22 0.18 // P+ active diffusion enclosure by ultra high voltage nwell (min)
 VARIABLE UV0_01 0.14 // Minimum width of NV0/PV0 layer
 VARIABLE UV0_05 0.0235 // Minimum required area of NV0/PV0 layer (sq um)
 VARIABLE UV0_06 0.06 // Minimum required hole area of NV0/PV0 layer  (sq um)
 VARIABLE UV0_07 0.07 // Minimum segment lengths
 VARIABLE UV0_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV0_09 0.21 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner
 VARIABLE UV0_10 1 // Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner
 VARIABLE UV0_11 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (PGD)
 VARIABLE UV0_116 0.0598 // NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV0_12 0.021 // NV0/PV0 enclosure of nuv0/puv0 gate (OGD)
 VARIABLE UV0_13 0.021 // NV0/PV0 space to non-n/puv0 gate (PGD)
 VARIABLE UV0_14 0.021 // NV0/PV0 space to non-n/puv0 gate (OGD)
 VARIABLE UV0_15 0 // NV0/PV0 PGD edge must be centered in poly space or poly width
 VARIABLE UV0_16 0.066 // NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate
 VARIABLE UV0_17 0.066 // NV0/PV0 concave corner enclosure of non-n/puv0 gate
 VARIABLE UV0_31 0.14 // Minimum space of NV0/PV0 layer
 VARIABLE UV0_32 0.07 // NV0/PV0 layer is allowed to have coincident edges of length >=
 VARIABLE UV0_33 0.07 // NV0/PV0 layer is allowed to have coincident corners with space >=
 VARIABLE UV0_34 0 // NV0/PV0 layer is allowed to have point touch
 VARIABLE UV1_01 0.14 // Minimum width of NV1/PV1 layer
 VARIABLE UV1_05 0.0235 // Minimum required area of NV1/PV1 layer (sq um)
 VARIABLE UV1_06 0.06 // Minimum required hole area of NV1/PV1 layer  (sq um)
 VARIABLE UV1_07 0.07 // Unrestricted minimum segment lengths
 VARIABLE UV1_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV1_09 0.21 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner
 VARIABLE UV1_10 1 // Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner
 VARIABLE UV1_11 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (PGD)
 VARIABLE UV1_116 0.0598 // NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV1_12 0.021 // NV1/PV1 enclosure of nuv1/puv1 gate (OGD)
 VARIABLE UV1_13 0.021 // NV1/PV1 space to non-n/puv1 gate (PGD)
 VARIABLE UV1_14 0.021 // NV1/PV1 space to non-n/puv1 gate (OGD)
 VARIABLE UV1_15 0 // NV1/PV1 PGD edge must be centered in poly space or poly width
 VARIABLE UV1_16 0.066 // NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate
 VARIABLE UV1_17 0.066 // NV1/PV1 concave corner enclosure of non-n/puv1 gate
 VARIABLE UV1_31 0.14 // Minimum space of NV1/PV1 layer
 VARIABLE UV1_32 0.07 // NV1/PV1 layer is allowed to have coincident edges of length >=
 VARIABLE UV1_33 0.07 // NV1/PV1 layer is allowed to have coincident corners with space >=
 VARIABLE UV1_34 0 // NV1/PV1 layer is allowed to have point touch
 VARIABLE UV2_01 0.14 // Minimum width of NV2/PV2 layer
 VARIABLE UV2_05 0.0235 // Minimum required area of NV2/PV2 layer (sq um)
 VARIABLE UV2_06 0.06 // Minimum required hole area of NV2/PV2 layer  (sq um)
 VARIABLE UV2_07 0.07 // Minimum segment lengths
 VARIABLE UV2_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV2_09 0.21 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner
 VARIABLE UV2_10 1 // Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner
 VARIABLE UV2_11 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (PGD)
 VARIABLE UV2_116 0.0598 // NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV2_12 0.021 // NV2/PV2 enclosure of nuv2/puv2 gate (OGD)
 VARIABLE UV2_13 0.021 // NV2/PV2 space to non-n/puv2 gate (PGD)
 VARIABLE UV2_14 0.021 // NV2/PV2 space to non-n/puv2 gate (OGD)
 VARIABLE UV2_15 0 // NV2/PV2 PGD edge must be centered in poly space or poly width
 VARIABLE UV2_16 0.066 // NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate
 VARIABLE UV2_17 0.066 // NV2/PV2 concave corner enclosure of non-n/puv2 gate
 VARIABLE UV2_31 0.14 // Minimum space of NV2/PV2 layer
 VARIABLE UV2_32 0.07 // NV2/PV2 layer is allowed to have coincident edges of length >=
 VARIABLE UV2_33 0.07 // NV2/PV2 layer is allowed to have coincident corners with space >=
 VARIABLE UV2_34 0 // NV2/PV2 layer is allowed to have point touch
 VARIABLE UV3_01 0.14 // Minimum width of NV3/PV3 layer
 VARIABLE UV3_05 0.0235 // Minimum required area of NV3/PV3 layer (sq um)
 VARIABLE UV3_06 0.06 // Minimum required hole area of NV3/PV3 layer  (sq um)
 VARIABLE UV3_07 0.07 // Minimum segment lengths
 VARIABLE UV3_08 0.042 // Restricted minimum segment lengths (has additional segment-to-segment requirements)
 VARIABLE UV3_09 0.21 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner
 VARIABLE UV3_10 1 // Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner
 VARIABLE UV3_11 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (PGD)
 VARIABLE UV3_116 0.0598 // NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge
 VARIABLE UV3_12 0.021 // NV3/PV3 enclosure of nuv3/puv3 gate (OGD)
 VARIABLE UV3_13 0.021 // NV3/PV3 space to non-n/puv3 gate (PGD)
 VARIABLE UV3_14 0.021 // NV3/PV3 space to non-n/puv3 gate (OGD)
 VARIABLE UV3_15 0 // NV3/PV3 PGD edge must be centered in poly space or poly width
 VARIABLE UV3_16 0.066 // NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate
 VARIABLE UV3_17 0.066 // NV3/PV3 concave corner enclosure of non-n/puv3 gate
 VARIABLE UV3_31 0.14 // Minimum space of NV3/PV3 layer
 VARIABLE UV3_32 0.07 // NV3/PV3 layer is allowed to have coincident edges of length >=
 VARIABLE UV3_33 0.07 // NV3/PV3 layer is allowed to have coincident corners with space >=
 VARIABLE UV3_34 0 // NV3/PV3 layer is allowed to have point touch
 VARIABLE V0P_02 0.034 // Via0PAX length (PGD), fixed value
 VARIABLE V0P_102 0.034 // Via0PAY length (PGD), fixed value
 VARIABLE V0T_10 0.078 // Via0TAX (bridge via) length, fixed value
 VARIABLE V0T_11 0.08 // Via0TBX (bridge via) length, fixed value
 VARIABLE V0T_12 0.11 // Via0TPX (bridge via) length, fixed value
 VARIABLE V0T_20 0.078 // Via0TAY (bridge via) length, fixed value
 VARIABLE V0T_21 0.08 // Via0TBY (bridge via) length, fixed value
 VARIABLE V0T_22 0 // Via0TAY/TBY are only allowed in ULP region (under width_02 M1)
 VARIABLE V0_01 0.042 // Width of Via0, fixed value (OGD)
 VARIABLE V0_02 0.028 // Via0AX length (PGD), fixed value
 VARIABLE V0_03 0.032 // Via0BX length (PGD), fixed value
 VARIABLE V0_04 0.04 // Via0CX length (PGD), fixed value
 VARIABLE V0_05 0.042 // Via0A length (PGD), fixed value
 VARIABLE V0_06 0.046 // Via0B length (PGD), fixed value
 VARIABLE V0_07 0.048 // Via0DX length (PGD), fixed value
 VARIABLE V0_08 0.054 // Via0EX length (PGD), fixed value
 VARIABLE V0_09 0.06 // Via0C length (PGD), fixed value
 VARIABLE V0_10 0.078 // Via0FX length (PGD), fixed value
 VARIABLE V0_101 0.056 // Width of Via0 in ULP region, fixed value (OGD)
 VARIABLE V0_102 0.028 // Via0AY length (PGD), fixed value
 VARIABLE V0_103 0.032 // Via0BY length (PGD), fixed value
 VARIABLE V0_104 0.04 // Via0CY length (PGD), fixed value
 VARIABLE V0_105 0.042 // Via0AW length (PGD), fixed value
 VARIABLE V0_106 0.046 // Via0BW length (PGD), fixed value
 VARIABLE V0_107 0.048 // Via0DY length (PGD), fixed value
 VARIABLE V0_108 0.054 // Via0EY length (PGD), fixed value
 VARIABLE V0_111 0.042 // Width of Via0TAY/TBY, fixed value (OGD)
 VARIABLE V0_122 0.1 // Unrestricted Via0AY-to-Via0AY center-to-center space (min)
 VARIABLE V0_142 0.026 // Minimum Via0TBX/TBY overlap of M0
 VARIABLE V0_171 0.118 // Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_19 0 // V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)
 VARIABLE V0_22 0.089 // Unrestricted Via0AX-to-Via0AX center-to-center space (min)
 VARIABLE V0_23 0 // Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)
 VARIABLE V0_24 0.084 // Min space between non-SA Via0 edges (PGD)
 VARIABLE V0_242 0.041 // Minimum Via0TPX overlap of M0
 VARIABLE V0_25 0.074 // Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)
 VARIABLE V0_250 0.092 // Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space
 VARIABLE V0_252 0 // Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY 
 VARIABLE V0_26 0.084 // Unrestricted min Via0 edge-to-edge space
 VARIABLE V0_27 0 // V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)
 VARIABLE V0_28 0.07 // Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value
 VARIABLE V0_29 0 // Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only
 VARIABLE V0_30 0 // A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs
 VARIABLE V0_31 0.028 // Min Via0 to VCN space (on different Metal0)
 VARIABLE V0_32 0.076 // Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space
 VARIABLE V0_328 0 // Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same
 VARIABLE V0_33 0.028 // Min Via0 edge space to Metal0
 VARIABLE V0_40 0 // Min Metal0 side enclosure of Via0
 VARIABLE V0_42 0.025 // Minimum Via0TAX/TAY overlap of M0
 VARIABLE V0_43 0 // Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines
 VARIABLE V0_49 0.014 // Min Metal0 line end enclosure of Via0
 VARIABLE V0_61 0.017 // Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX
 VARIABLE V0_62 0.014 // Minimum M1 line end enclosure of Via0 (see V0_61 exception)
 VARIABLE V0_63 0 // M1 line end enclosure of Via0PAX (fixed value) on one end only
 VARIABLE V0_64 0.084 // Minimum M1 line end enclosure of opposite side of Via0PAX
 VARIABLE V0_66 0.042 // Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86
 VARIABLE V0_69 0.007 // M1 line-side enclosure of Via0TAY/TBY, only allowed value
 VARIABLE V0_70 0.039 // Min Via0 corner-to-corner space
 VARIABLE V0_71 0.103 // Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)
 VARIABLE V0_840 0.007 // Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends 
 VARIABLE V0_98 0 // V0TAX/TAYs cannot be on a power net
 VARIABLE V0_99 0 // V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging.
 VARIABLE V10_01 0.14 // Square Via10 size ONLY ALLOWED value
 VARIABLE V10_02 0.356 // Square Via10 to Square Via10 (center-to-center) separation, minimum
 VARIABLE V10_11 0.007 // Maximum Square Via10 overhang of Metal10
 VARIABLE V10_12 0.04 // Min M10 enclosure of Square Via10, orthogonal edge
 VARIABLE V10_21 0.21 // Min Square Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)
 VARIABLE V10_31 0.14 // Rectangular Via10 width, ONLY ALLOWED value
 VARIABLE V10_32 0.28 // Rectangular Via10 length, ONLY ALLOWED value
 VARIABLE V10_33 0.275 // Min Rectangular Via10 Long edge facing space to Square or Rectangular Via10 
 VARIABLE V10_34 0.307 // Min Rectangular Via10 Short edge facing space to Square or Rectangular Via10 
 VARIABLE V10_35 0.212 // Min Rectangular Via10 Corner-to-corner space to Square or Rectangular Via10 
 VARIABLE V10_39 0.16 // Redundant Rectangular Via10 spacing between facing Long edges, for electrically shorted vias, fixed value
 VARIABLE V10_40 0 // Redundant Rectangular Via10s must be aligned with each other
 VARIABLE V10_41 0.21 // Min Rectangular Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)
 VARIABLE V10_51 0 // Min M10 enclosure of Rectangular Via10 (one edge at a corner)
 VARIABLE V10_52 0.04 // Min M10 enclosure of Rectangular Via10, orthogonal edge
 VARIABLE V10_61 0.007 // Max extent of Square Via10 edge beyond M11 edge
 VARIABLE V10_62 0.04 // Min M11 coverage of Square Via10 orthogonal edge
 VARIABLE V10_71 0.02 // Max extent of Rectangular Via10 long edge beyond M11 edge
 VARIABLE V10_72 0.04 // M11 coverage of Rectangular Via10 short edge, minimum
 VARIABLE V11_01 0.44 // Square Via11 size ONLY ALLOWED value
 VARIABLE V11_02 1.115 // Square Via11 to Square Via11 (center-to-center) separation, minimum
 VARIABLE V11_11 0.08 // Min M11 enclosure of Square Via11
 VARIABLE V11_12 0.08 // Min M11 enclosure of Square Via11, orthogonal edge
 VARIABLE V11_31 0.44 // Rectangular Via11 width, ONLY ALLOWED value
 VARIABLE V11_32 0.88 // Rectangular Via11 length, ONLY ALLOWED value
 VARIABLE V11_33 0.64 // Min Rectangular Via11 space to Via11 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check
 VARIABLE V11_34 3.7 // Via11C length, fixed value
 VARIABLE V11_40 2 // Via11 to Via11 space (all directions)
 VARIABLE V11_41 2.5 // Via11 to Via11 corner-to-corner space
 VARIABLE V11_51 0.08 // Min M11 enclosure of Rectangular Via11
 VARIABLE V11_52 0.08 // Min M11 enclosure of Rectangular Via11, orthogonal edge
 VARIABLE V12_31 0.8 // Width of Via12A/B/C, fixed value
 VARIABLE V12_32 1.85 // Via12A length, fixed value
 VARIABLE V12_33 7.4 // Via12B length, fixed value
 VARIABLE V12_34 3.7 // Via12C length, fixed value
 VARIABLE V12_40 2 // Min Via12 to Via12 space (all directions)
 VARIABLE V12_41 2.5 // Min Via12 to Via12 corner-to-corner space
 VARIABLE V12_51 0.14 // Min M12 enclosure of Via12 (all directions)
 VARIABLE V1H_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1H_02 0.036 // Via1HA length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_05 0.072 // Via1HD length (PGD), fixed value (non-SA only)
 VARIABLE V1H_08 0.078 // Via1HG length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_09 0.064 // Via1HJ length (PGD), fixed value (non-SA only)
 VARIABLE V1H_10 0.07 // Via1HK length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1H_11 0.048 // Via1HL length (PGD), fixed value (non-SA only)
 VARIABLE V1H_12 0.054 // Via1HM length (PGD), fixed value (one V1H_01 edge is SA)
 VARIABLE V1T_01 0.106 // Via1TA-Bridge via length (OGD), fixed value
 VARIABLE V1T_02 0.028 // Via1TA-Bridge via width (PGD), fixed value
 VARIABLE V1T_03 0.032 // Via1TB-Bridge via width (PGD), fixed value
 VARIABLE V1T_11 0.098 // Via1TB-Bridge via length (OGD), fixed value
 VARIABLE V1T_20 0 // The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_01 0.036 // Width of below Via1 (OGD), fixed value
 VARIABLE V1_02 0.028 // Via1A length (PGD), fixed value
 VARIABLE V1_03 0.03 // Via1B length (PGD), fixed value
 VARIABLE V1_04 0.032 // Via1C length (PGD), fixed value
 VARIABLE V1_05 0.036 // Via1D length (PGD), fixed value
 VARIABLE V1_06 0.04 // Via1F length (PGD), fixed value
 VARIABLE V1_07 0.046 // Via1G length (PGD), fixed value
 VARIABLE V1_08 0.056 // Via1J length (PGD), fixed value
 VARIABLE V1_10 0.068 // Via1L length (PGD), fixed value
 VARIABLE V1_124 0.046 // Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)
 VARIABLE V1_125 0.049 // Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule
 VARIABLE V1_128 0.104 // Unrestricted min Via1 edge-to-edge space (OGD)
 VARIABLE V1_13 0.084 // Via1O length (PGD), fixed value
 VARIABLE V1_14 0.06 // Via1R length (PGD), fixed value
 VARIABLE V1_140 0.01 // Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_142 0.039 // Minimum Via1TA overlap of Metal1 (OGD)
 VARIABLE V1_15 0.038 // Via1E length (PGD), fixed value
 VARIABLE V1_16 0.076 // Via1S length (PGD), fixed value
 VARIABLE V1_17 0.074 // Via1V length (PGD), fixed value
 VARIABLE V1_20 0 // The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges.
 VARIABLE V1_22 0.087 // Unrestricted Via1A-to-Via1A center-to-center space (min)
 VARIABLE V1_225 0.052 // A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. 
 VARIABLE V1_226 0.058 // A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction.
 VARIABLE V1_227 0.052 // Max PGD length of neighboring vias for V1_226 to apply (<)
 VARIABLE V1_23 0.024 // Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)
 VARIABLE V1_24 0.041 // Min Via1 corner-to-corner space
 VARIABLE V1_25 0 // A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28.
 VARIABLE V1_26 0 // A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. 
 VARIABLE V1_28 0.076 // Unrestricted min Via1 edge-to-edge space (PGD)
 VARIABLE V1_301 0.058 // Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)
 VARIABLE V1_302 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302
 VARIABLE V1_303 0.08 // Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303
 VARIABLE V1_32 0.031 // Min Via1 to Via0 space (on different Metal1)
 VARIABLE V1_33 0.031 // Min Via1 edge space to Metal1
 VARIABLE V1_40 0.003 // Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)
 VARIABLE V1_42 0.035 // Minimum Via1TB overlap of Metal1 (OGD)
 VARIABLE V1_43 0 // Via1TA/TB must overlap 2 adjacent M1 lines
 VARIABLE V1_49 0.007 // Min Metal1 line-end enclosure of Via1
 VARIABLE V1_50 0.028 // Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86
 VARIABLE V1_52 0 // All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)
 VARIABLE V1_53 0 // Via1HD/HG can only be covered by a width_L_06 metal2
 VARIABLE V1_54 0 // Via1HJ/HK can only be covered by a width_L_05 metal2
 VARIABLE V1_55 0 // Via1HA can only be covered by a width_M_01 M2 wire
 VARIABLE V1_56 0 // Via1HL/HM can only be covered by a width_L_02 or wider M2 wire
 VARIABLE V1_61 0.024 // Min M2 line-end enclosure of Via1 
 VARIABLE V1_97 0.128 // Min space between Via1TA/TB long edge to long edge (PGD)
 VARIABLE V1_98 0 // V1Ts cannot be on a power net
 VARIABLE V2H_01 0.032 // Width of Via2HA (PGD), fixed value
 VARIABLE V2H_02 0.036 // Via2HA length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_03 0.032 // Width of Via2HG (PGD), fixed value
 VARIABLE V2H_04 0.078 // Via2HG length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_05 0.032 // Width of Via2HK (PGD), fixed value
 VARIABLE V2H_06 0.07 // Via2HK length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_07 0.032 // Width of Via2HM (PGD), fixed value
 VARIABLE V2H_08 0.054 // Via2HM length (OGD), fixed value (one edge SA only)
 VARIABLE V2H_10 0 // Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge.
 VARIABLE V2H_11 0.032 // Width of Via2HD (PGD), fixed value
 VARIABLE V2H_12 0.072 // Via2HD length (OGD), fixed value (non-SA only)
 VARIABLE V2H_13 0.032 // Width of Via2HJ (PGD), fixed value
 VARIABLE V2H_14 0.064 // Via2HJ length (OGD), fixed value (non-SA only)
 VARIABLE V2H_15 0.032 // Width of Via2HL (PGD), fixed value
 VARIABLE V2H_16 0.048 // Via2HL length (OGD), fixed value (non-SA only)
 VARIABLE V2H_20 0 // None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges.
 VARIABLE V2T_01 0.084 // Via2TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_02 0.028 // Via2TA-Bridge via width (OGD), fixed value
 VARIABLE V2T_03 0.084 // Via2TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_04 0.032 // Via2TB-Bridge via width (OGD), fixed value
 VARIABLE V2T_05 0.08 // Via2TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V2T_06 0.04 // Via2TC-Bridge via width (OGD), fixed value
 VARIABLE V2T_20 0 // The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_01 0.032 // Width of below Via2 (PGD), fixed value
 VARIABLE V2_02 0.028 // Via2A length (OGD), fixed value
 VARIABLE V2_03 0.03 // Via2B length (OGD), fixed value
 VARIABLE V2_04 0.036 // Via2D length (OGD), fixed value
 VARIABLE V2_05 0.04 // Via2F length (OGD), fixed value
 VARIABLE V2_06 0.046 // Via2G length (OGD), fixed value
 VARIABLE V2_07 0.046 // Via2F length (OGD), fixed value
 VARIABLE V2_08 0.056 // Via2J length (OGD), fixed value
 VARIABLE V2_09 0.06 // Via2R length (OGD), fixed value
 VARIABLE V2_10 0.074 // Via2V length (OGD), fixed value
 VARIABLE V2_11 0.068 // Via2L length (OGD), fixed value
 VARIABLE V2_116 0.058 // Via2GY (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_117 0.046 // Via2GY length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_118 0.064 // Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)
 VARIABLE V2_119 0.046 // Via2GZ length (OGD), fixed value (not for P1273.6)
 VARIABLE V2_12 0.066 // Via2N length (OGD), fixed value
 VARIABLE V2_120 0.056 // Via2JX length (OGD), fixed value
 VARIABLE V2_121 0.064 // Via2S (PGD), fixed value (SA edges)
 VARIABLE V2_122 0.046 // Via2S length (OGD), fixed value
 VARIABLE V2_123 0.052 // Via2GX (PGD), fixed value (SA edges)
 VARIABLE V2_124 0.046 // Via2GX length (OGD), fixed value
 VARIABLE V2_127 0.046 // Via2JX (PGD), fixed value (SA edges)
 VARIABLE V2_128 0.076 // Unrestricted min Via2 edge-to-edge space, between SA edges
 VARIABLE V2_129 0.038 // Via2VX (PGD), fixed value (SA edges)
 VARIABLE V2_13 0.076 // Via2S length (OGD), fixed value
 VARIABLE V2_130 0.074 // Via2VX length (OGD), fixed value
 VARIABLE V2_131 0.038 // Via2RX (PGD), fixed value (SA edges)
 VARIABLE V2_132 0.06 // Via2RX length (OGD), fixed value
 VARIABLE V2_133 0.044 // Via2RY (PGD), fixed value (SA edges)
 VARIABLE V2_134 0.06 // Via2RY length (OGD), fixed value
 VARIABLE V2_135 0.04 // Via2NX (PGD), fixed value (SA edges)
 VARIABLE V2_136 0.066 // Via2NX length (OGD), fixed value
 VARIABLE V2_137 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_138 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_139 0.044 // Via2PT (PGD), fixed value (SA edges)
 VARIABLE V2_14 0.084 // Via2O length (OGD), fixed value
 VARIABLE V2_140 0.056 // Via2PT length (OGD), fixed value
 VARIABLE V2_141 0.044 // Via2PU (PGD), fixed value (SA edges)
 VARIABLE V2_142 0.028 // Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142.
 VARIABLE V2_143 0.044 // Via2PV (PGD), fixed value (SA edges)
 VARIABLE V2_144 0.082 // Via2PV length (OGD), fixed value
 VARIABLE V2_145 0.054 // Via2PW (PGD), fixed value (SA edges)
 VARIABLE V2_146 0.032 // Via2PW length (OGD), fixed value
 VARIABLE V2_147 0.054 // Via2PX (PGD), fixed value (SA edges)
 VARIABLE V2_148 0.04 // Via2PX length (OGD), fixed value
 VARIABLE V2_149 0.054 // Via2PY (PGD), fixed value (SA edges)
 VARIABLE V2_150 0.068 // Via2PY length (OGD), fixed value
 VARIABLE V2_152 0.027 // Min Via2 to Via1 edge-to-edge space (on different Metal2)
 VARIABLE V2_16 0.084 // Via2R length (OGD), fixed value
 VARIABLE V2_161 0.046 // Via2SA (PGD), fixed value (SA edges)
 VARIABLE V2_162 0.046 // Via2SA length (OGD), fixed value
 VARIABLE V2_163 0.058 // Via2SB (PGD), fixed value (SA edges)
 VARIABLE V2_164 0.046 // Via2SB length (OGD), fixed value
 VARIABLE V2_165 0.076 // Via2SC (PGD), fixed value (SA edges)
 VARIABLE V2_166 0.046 // Via2SC length (OGD), fixed value
 VARIABLE V2_17 0.038 // Via2ZA length (OGD), fixed value
 VARIABLE V2_172 0.068 // Via2PU length (OGD), fixed value
 VARIABLE V2_18 0.076 // Via2ZB length (OGD), fixed value
 VARIABLE V2_19 0.032 // Via2C length (OGD), fixed value
 VARIABLE V2_20 0 // The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges.
 VARIABLE V2_22 0.104 // Unrestricted V2A-to-V2A center-to-center space (min)
 VARIABLE V2_228 0.08 // Unrestricted min V2HA SA edge to SA edge of any via2
 VARIABLE V2_23 0.024 // Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)
 VARIABLE V2_24 0.048 // Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)
 VARIABLE V2_240 0 // Only V2_01 width vias can overhang Metal2 (PGD)
 VARIABLE V2_241 0 // Minimum Metal2 enclosure of Via2GY/GZ (PGD)
 VARIABLE V2_250 0.071 // Min unrestricted Via2 corner-to-corner space
 VARIABLE V2_251 0 // A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via 
 VARIABLE V2_252 0 // A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via 
 VARIABLE V2_28 0.072 // Unrestricted min Via2 edge-to-edge space, between non-SA edges
 VARIABLE V2_32 0.023 // Min Via2 to Via1 corner-to-corner space (on different Metal2)
 VARIABLE V2_33 0.022 // Min Via2 edge space to Metal2
 VARIABLE V2_40 0.002 // Maximum Via2 overhang of Metal2 (PGD)
 VARIABLE V2_41 0 // Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)
 VARIABLE V2_42 0.03 // Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42.
 VARIABLE V2_43 0 // Via2TA/TB/TC must overlap 2 adjacent Metal2 lines
 VARIABLE V2_45 0 // Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)
 VARIABLE V2_450 0.071 // Min Bridge Via2 corner-to-corner space to any other via2
 VARIABLE V2_451 0.136 // Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge
 VARIABLE V2_452 0.09 // Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge
 VARIABLE V2_46 0 // Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)
 VARIABLE V2_49 0.009 // Min Metal2 line-end enclosure of Via2
 VARIABLE V2_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V2_54 0 // Via2HJ can only be covered by a width_L_05 metal3
 VARIABLE V2_61 0.024 // Min M3 line-end enclosure of Via2 
 VARIABLE V2_62 0.006 // Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) 
 VARIABLE V2_97 0.136 // Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)
 VARIABLE V2_98 0 // V2Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V3H_01 0.032 // Width of Via3HA (OGD), fixed value
 VARIABLE V3H_02 0.036 // Via3HA length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_03 0.032 // Width of Via3HG (OGD), fixed value
 VARIABLE V3H_04 0.078 // Via3HG length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_05 0.032 // Width of Via3HK (OGD), fixed value
 VARIABLE V3H_06 0.07 // Via3HK length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_07 0.032 // Width of Via3HM (OGD), fixed value
 VARIABLE V3H_08 0.054 // Via3HM length (PGD), fixed value (one OGD edge SA only)
 VARIABLE V3H_10 0 // Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge.
 VARIABLE V3H_11 0.032 // Width of Via3HD (OGD), fixed value
 VARIABLE V3H_12 0.072 // Via3HD length (PGD), fixed value (non-SA only)
 VARIABLE V3H_13 0.032 // Width of Via3HJ (OGD), fixed value
 VARIABLE V3H_14 0.064 // Via3HJ length (PGD), fixed value (non-SA only)
 VARIABLE V3H_15 0.032 // Width of Via3HL (OGD), fixed value
 VARIABLE V3H_16 0.048 // Via3HL length (PGD), fixed value (non-SA only)
 VARIABLE V3H_17 0.038 // Width of Via3HN (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V3H_18 0.048 // Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) 
 VARIABLE V3H_20 0 // None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges.
 VARIABLE V3T_01 0.084 // Via3TA-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_02 0.028 // Via3TA-Bridge via width (PGD), fixed value
 VARIABLE V3T_03 0.084 // Via3TB-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_04 0.032 // Via3TB-Bridge via width (PGD), fixed value
 VARIABLE V3T_05 0.08 // Via3TC-Bridge via length (OGD), fixed value (SA edge)
 VARIABLE V3T_06 0.04 // Via3TC-Bridge via width (PGD), fixed value
 VARIABLE V3T_20 0 // The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_01 0.032 // Width of below Via3 (OGD), fixed value
 VARIABLE V3_02 0.028 // Via3A length (PGD), fixed value
 VARIABLE V3_03 0.03 // Via3B length (PGD), fixed value
 VARIABLE V3_04 0.036 // Via3D length (PGD), fixed value
 VARIABLE V3_05 0.04 // Via3F length (PGD), fixed value
 VARIABLE V3_06 0.046 // Via3G length (PGD), fixed value
 VARIABLE V3_07 0.054 // Via3X length (PGD), fixed value
 VARIABLE V3_08 0.056 // Via3J length (PGD), fixed value
 VARIABLE V3_09 0.06 // Via3R length (PGD), fixed value
 VARIABLE V3_10 0.074 // Via3V length (PGD), fixed value
 VARIABLE V3_101 0.056 // Width of Via3S (OGD), fixed value (SA edge)
 VARIABLE V3_102 0.044 // Length of Via3S (PGD), fixed value
 VARIABLE V3_103 0.048 // Width of Via3U (OGD), fixed value (SA edge)
 VARIABLE V3_104 0.076 // Length of Via3U (PGD), fixed value
 VARIABLE V3_105 0.048 // Width of Via3V (OGD), fixed value (SA edge)
 VARIABLE V3_106 0.09 // Length of Via3V (PGD), fixed value
 VARIABLE V3_107 0.068 // Width of Via3W (OGD), fixed value (SA edge)
 VARIABLE V3_108 0.044 // Length of Via3W (PGD), fixed value
 VARIABLE V3_109 0.068 // Width of Via3X (OGD), fixed value (SA edge)
 VARIABLE V3_11 0.068 // Via3L length (PGD), fixed value
 VARIABLE V3_110 0.076 // Length of Via3X (PGD), fixed value
 VARIABLE V3_111 0.08 // Width of Via3Y (OGD), fixed value (SA edge)
 VARIABLE V3_112 0.064 // Length of Via3Y (PGD), fixed value
 VARIABLE V3_113 0.084 // Width of Via3Z (OGD), fixed value (SA edge)
 VARIABLE V3_114 0.056 // Length of Via3Z (PGD), fixed value
 VARIABLE V3_12 0.066 // Via3N length (PGD), fixed value
 VARIABLE V3_120 0.056 // Via3JX length (PGD), fixed value
 VARIABLE V3_123 0.052 // Via3GX (OGD), fixed value (SA edges)
 VARIABLE V3_124 0.046 // Via3GX length (PGD), fixed value
 VARIABLE V3_125 0.046 // Via3XX (OGD), fixed value (SA edges)
 VARIABLE V3_126 0.054 // Via3XX length (PGD), fixed value
 VARIABLE V3_127 0.046 // Via3JX (OGD), fixed value (SA edges)
 VARIABLE V3_128 0.076 // Unrestricted min Via3 edge-to-edge space, between SA edges
 VARIABLE V3_129 0.038 // Via3VX (OGD), fixed value (SA edges)
 VARIABLE V3_13 0.076 // Via3S length (PGD), fixed value
 VARIABLE V3_130 0.074 // Via3VX length (PGD), fixed value
 VARIABLE V3_131 0.038 // Via3RX (OGD), fixed value (SA edges)
 VARIABLE V3_132 0.06 // Via3RX length (PGD), fixed value
 VARIABLE V3_133 0.044 // Via3RY (OGD), fixed value (SA edges)
 VARIABLE V3_134 0.06 // Via3RY length (PGD), fixed value
 VARIABLE V3_135 0.04 // Via3NX (OGD), fixed value (SA edges)
 VARIABLE V3_136 0.066 // Via3NX length (PGD), fixed value
 VARIABLE V3_137 0.046 // Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)
 VARIABLE V3_138 0.06 // Via3RZ length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V3_14 0.084 // Via3O length (PGD), fixed value
 VARIABLE V3_142 0.028 // Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142.
 VARIABLE V3_15 0.068 // Via3T length (PGD), fixed value
 VARIABLE V3_152 0.027 // Min Via3 to Via2 edge-to-edge space (on different Metal3)
 VARIABLE V3_153 0.035 // Via3 on isolated M4 to Via2 space (on different Metal3 net)
 VARIABLE V3_154 0.04 // Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154
 VARIABLE V3_16 0.08 // Via3C length (PGD), fixed value
 VARIABLE V3_161 0.044 // Width of below Via3 (OGD), fixed value (SA edges)
 VARIABLE V3_162 0.044 // Via3BP length (PGD), fixed value
 VARIABLE V3_163 0.048 // Via3NP length (PGD), fixed value
 VARIABLE V3_164 0.06 // Via3OP length (PGD), fixed value
 VARIABLE V3_165 0.064 // Via3DP length (PGD), fixed value
 VARIABLE V3_166 0.056 // Via3EP length (PGD), fixed value
 VARIABLE V3_167 0.068 // Via3TP length (PGD), fixed value
 VARIABLE V3_168 0.076 // Via3QP length (PGD), fixed value
 VARIABLE V3_169 0.08 // Via3CP length (PGD), fixed value
 VARIABLE V3_170 0.09 // Via3RP length (PGD), fixed value
 VARIABLE V3_171 0.108 // Via3MP length (PGD), fixed value
 VARIABLE V3_19 0.032 // Via3C length (PGD), fixed value
 VARIABLE V3_20 0 // The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges.
 VARIABLE V3_22 0.104 // Unrestricted V3A-to-V3A center-to-center space (min)
 VARIABLE V3_228 0.08 // Unrestricted min V3HA SA edge to SA edge of any via3
 VARIABLE V3_23 0.024 // Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)
 VARIABLE V3_24 0.048 // Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)
 VARIABLE V3_240 0 // Only V3_01 width vias can overhang Metal3 (OGD)
 VARIABLE V3_25 0 // The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 
 VARIABLE V3_250 0.071 // Min unrestricted Via3 corner-to-corner space
 VARIABLE V3_251 0 // A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via 
 VARIABLE V3_252 0 // A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via 
 VARIABLE V3_26 0.076 // Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)
 VARIABLE V3_28 0.072 // Unrestricted min Via3 edge-to-edge space, between non-SA edges
 VARIABLE V3_32 0.023 // Min Via3 to Via2 corner-to-corner space (on different Metal3)
 VARIABLE V3_33 0.022 // Min Via3 edge space to Metal3
 VARIABLE V3_40 0.002 // Maximum Via3 overhang of Metal3 (OGD)
 VARIABLE V3_41 0 // Via3 must be centered on Metal3 (OGD) 
 VARIABLE V3_42 0.03 // Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42.
 VARIABLE V3_43 0 // Via3TA/TB/TC must overlap 2 adjacent Metal3 lines
 VARIABLE V3_45 0 // Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)
 VARIABLE V3_450 0.071 // Min Bridge Via3 corner-to-corner space to any other via3
 VARIABLE V3_451 0.136 // Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge
 VARIABLE V3_452 0.09 // Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge
 VARIABLE V3_46 0 // Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)
 VARIABLE V3_49 0.009 // Min Metal3 line-end enclosure of Via3
 VARIABLE V3_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V3_54 0 // Via3HJ can only be covered by a width_L_05 metal4
 VARIABLE V3_61 0.024 // Min M4 line-end enclosure of Via3 
 VARIABLE V3_62 0.006 // Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) 
 VARIABLE V3_97 0.136 // Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)
 VARIABLE V3_98 0 // V3Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4H_01 0.032 // Width of Via4HA (PGD), fixed value
 VARIABLE V4H_02 0.036 // Via4HA length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_03 0.032 // Width of Via4HG (PGD), fixed value
 VARIABLE V4H_04 0.078 // Via4HG length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_05 0.032 // Width of Via4HK (PGD), fixed value
 VARIABLE V4H_06 0.07 // Via4HK length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_07 0.032 // Width of Via4HM (PGD), fixed value
 VARIABLE V4H_08 0.054 // Via4HM length (OGD), fixed value (one edge SA only)
 VARIABLE V4H_10 0 // Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge.
 VARIABLE V4H_11 0.032 // Width of Via4HD (PGD), fixed value
 VARIABLE V4H_12 0.072 // Via4HD length (OGD), fixed value (non-SA only)
 VARIABLE V4H_13 0.032 // Width of Via4HJ (PGD), fixed value
 VARIABLE V4H_14 0.064 // Via4HJ length (OGD), fixed value (non-SA only)
 VARIABLE V4H_15 0.032 // Width of Via4HL (PGD), fixed value
 VARIABLE V4H_16 0.048 // Via4HL length (OGD), fixed value (non-SA only)
 VARIABLE V4H_20 0 // None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges.
 VARIABLE V4T_01 0.084 // Via4TA-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_02 0.028 // Via4TA-Bridge via width (OGD), fixed value
 VARIABLE V4T_03 0.084 // Via4TB-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_04 0.032 // Via4TB-Bridge via width (OGD), fixed value
 VARIABLE V4T_05 0.08 // Via4TC-Bridge via length (PGD), fixed value (SA edge)
 VARIABLE V4T_06 0.04 // Via4TC-Bridge via width (OGD), fixed value
 VARIABLE V4T_20 0 // The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_01 0.032 // Width of below Via4 (PGD), fixed value (SA edges)
 VARIABLE V4_02 0.04 // Via4A length (OGD), fixed value
 VARIABLE V4_03 0.044 // Via4B length (OGD), fixed value
 VARIABLE V4_04 0.036 // Via4D length (OGD), fixed value
 VARIABLE V4_05 0.04 // Via4F length (OGD), fixed value
 VARIABLE V4_06 0.064 // Via4D length (OGD), fixed value
 VARIABLE V4_08 0.056 // Via4J length (OGD), fixed value
 VARIABLE V4_09 0.108 // Via4FA length (OGD), fixed value
 VARIABLE V4_10 0.048 // Via4N length (OGD), fixed value
 VARIABLE V4_101 0.056 // Width of Via4S (PGD), fixed value (SA edges)
 VARIABLE V4_102 0.044 // Length of Via4S (OGD), fixed value
 VARIABLE V4_103 0.048 // Width of Via4U (PGD), fixed value (SA edges)
 VARIABLE V4_104 0.076 // Length of Via4U (OGD), fixed value
 VARIABLE V4_105 0.048 // Width of Via4V (PGD), fixed value (SA edges)
 VARIABLE V4_106 0.09 // Length of Via4V (OGD), fixed value
 VARIABLE V4_107 0.068 // Width of Via4W (PGD), fixed value (SA edges)
 VARIABLE V4_108 0.044 // Length of Via4W (OGD), fixed value
 VARIABLE V4_109 0.068 // Width of Via4X (PGD), fixed value (SA edges)
 VARIABLE V4_11 0.06 // Via4O length (OGD), fixed value
 VARIABLE V4_110 0.076 // Length of Via4X (OGD), fixed value
 VARIABLE V4_111 0.08 // Width of Via4Y (PGD), fixed value (SA edges)
 VARIABLE V4_112 0.064 // Length of Via4Y (OGD), fixed value
 VARIABLE V4_113 0.084 // Width of Via4Z (PGD), fixed value (SA edges)
 VARIABLE V4_114 0.056 // Length of Via4Z (OGD), fixed value
 VARIABLE V4_115 0.054 // Width of Via4FP (PGD), fixed value (SA edges)
 VARIABLE V4_116 0.056 // Length of Via4FP (OGD), fixed value
 VARIABLE V4_117 0.054 // Width of Via4HP (PGD), fixed value (SA edges)
 VARIABLE V4_118 0.054 // Length of Via4HP (OGD), fixed value
 VARIABLE V4_119 0.158 // Via4RS length (OGD), fixed value
 VARIABLE V4_12 0.076 // Via4Q length (OGD), fixed value
 VARIABLE V4_120 0.056 // Via4JX length (OGD), fixed value
 VARIABLE V4_121 0.108 // Via4W Width (PGD) , fixed value (SA edges)
 VARIABLE V4_122 0.054 // Via4W length (OGD), fixed value
 VARIABLE V4_123 0.052 // Via4GX (PGD), fixed value (SA edges)
 VARIABLE V4_124 0.046 // Via4GX length (OGD), fixed value
 VARIABLE V4_125 0.15 // Via4Y length (OGD), fixed value
 VARIABLE V4_126 0.15 // Via4Z length (OGD), fixed value
 VARIABLE V4_127 0.046 // Via4JX (PGD), fixed value (SA edges)
 VARIABLE V4_128 0.12 // Unrestricted min Via4 edge-to-edge space between SA edges
 VARIABLE V4_129 0.04 // Via4NX (PGD), fixed value (SA edges)
 VARIABLE V4_13 0.09 // Via4R length (OGD), fixed value
 VARIABLE V4_130 0.066 // Via4NX length (OGD), fixed value
 VARIABLE V4_131 0.038 // Via4RX (PGD), fixed value (SA edges)
 VARIABLE V4_132 0.06 // Via4RX length (OGD), fixed value
 VARIABLE V4_133 0.044 // Via4RY (PGD), fixed value (SA edges)
 VARIABLE V4_134 0.06 // Via4RY length (OGD), fixed value
 VARIABLE V4_135 0.038 // Via4VX (PGD), fixed value (SA edges)
 VARIABLE V4_136 0.074 // Via4VX length (OGD), fixed value
 VARIABLE V4_137 0.042 // Via4SX (PGD), fixed value (SA edges)
 VARIABLE V4_138 0.076 // Via4SX length (OGD), fixed value
 VARIABLE V4_14 0.056 // Via4M length (OGD), fixed value
 VARIABLE V4_142 0.028 // Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142.
 VARIABLE V4_15 0.068 // Via4T length (OGD), fixed value
 VARIABLE V4_152 0.028 // Min Via4 to Via3 edge-to-edge space (on different Metal4)
 VARIABLE V4_153 0.035 // Min Via4 on isolated M5 to Via3 space (on different Metal4)
 VARIABLE V4_154 0.04 // Isolated M5 line for V4_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V4_154
 VARIABLE V4_16 0.08 // Via4C length (OGD), fixed value
 VARIABLE V4_161 0.044 // Width of below Via4 (PGD), fixed value (SA edges)
 VARIABLE V4_162 0.044 // Via4BP length (OGD), fixed value
 VARIABLE V4_163 0.048 // Via4NP length (OGD), fixed value
 VARIABLE V4_164 0.06 // Via4OP length (OGD), fixed value
 VARIABLE V4_165 0.064 // Via4DP length (OGD), fixed value
 VARIABLE V4_166 0.056 // Via4EP length (OGD), fixed value
 VARIABLE V4_167 0.068 // Via4TP length (OGD), fixed value
 VARIABLE V4_168 0.076 // Via4QP length (OGD), fixed value
 VARIABLE V4_169 0.08 // Via4CP length (OGD), fixed value
 VARIABLE V4_17 0.08 // Via4V length (OGD), fixed value
 VARIABLE V4_170 0.09 // Via4RP length (OGD), fixed value
 VARIABLE V4_171 0.108 // Via4MP length (OGD), fixed value
 VARIABLE V4_172 0.054 // Via4GP length (OGD), fixed value
 VARIABLE V4_181 0.044 // Width of Via4YZ (PGD), fixed value
 VARIABLE V4_182 0.142 // Length of Via4YZ (OGD), fixed value
 VARIABLE V4_19 0 // V4_01 edge of above vias must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_20 0 // The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges.
 VARIABLE V4_22 0.095 // Unrestricted V4A-to-V4A center-to-center space (min)
 VARIABLE V4_228 0.08 // Unrestricted min V4HA SA edge to SA edge of any via4
 VARIABLE V4_23 0.04 // Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. (min value, allowed up to max value <V4_128)
 VARIABLE V4_24 0.044 // Min Via4 corner-to-corner space
 VARIABLE V4_240 0 // Only V4_01 (32nm), V4_161 (44nm) width vias (except Via4MP) can overhang Metal4 (PGD)
 VARIABLE V4_25 0 // The tight via-via corner space (<V4_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by >=V4_28 
 VARIABLE V4_250 0.071 // Min unrestricted Via4 corner-to-corner space
 VARIABLE V4_251 0 // A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via 
 VARIABLE V4_252 0 // A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via 
 VARIABLE V4_26 0.076 // Min (Via4BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via4) or  (Via4FA/Q/R/T/C to Via4FA/Q/R/T/C) corner-to-corner space (exception to V4_24/25 rules)
 VARIABLE V4_28 0.072 // Unrestricted min Via4 edge-to-edge space
 VARIABLE V4_29 0.02 // Via4 min edge offset if corner-to-corner space is less than V4_30
 VARIABLE V4_30 0.1 // Via4  corner-to-corner space limit for V4_29
 VARIABLE V4_32 0.025 // Min Via4 to Via3 corner-to-corner space (on different Metal4)
 VARIABLE V4_33 0.022 // Min Via4 edge space to Metal4
 VARIABLE V4_40 0.002 // Maximum Via4 overhang of Metal4 (PGD)
 VARIABLE V4_41 0 // Via4 must be centered on Metal4 (PGD)
 VARIABLE V4_42 0 // Via4YZ can only land on width_L_05/06 M4 lines (M4L_05/06)
 VARIABLE V4_43 0 // Via4TA/TB/TC must overlap 2 adjacent Metal4 lines
 VARIABLE V4_45 0 // Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)
 VARIABLE V4_450 0.071 // Min Bridge Via4 corner-to-corner space to any other via4
 VARIABLE V4_451 0.136 // Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge
 VARIABLE V4_452 0.09 // Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge
 VARIABLE V4_46 0 // Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)
 VARIABLE V4_49 0.012 // Min Metal4 line-end enclosure of Via4
 VARIABLE V4_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V4_52 0 // Via4YZ must be centered under M5_13/14/15 width M5 (only)
 VARIABLE V4_54 0.022 // Min Metal5 concave corner space to Via4
 VARIABLE V4_61 0.022 // Min Metal5 line-end enclosure of Via4  (except Via4YZ)
 VARIABLE V4_62 0.032 // Min Metal5 line-end enclosure of Via4YZ
 VARIABLE V4_97 0.136 // Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)
 VARIABLE V4_98 0 // V4Ts (TA/TB/TC) cannot be on a power net
 VARIABLE V4err_101 0.05 // Via4N length (OGD), fixed value
 VARIABLE V4err_113 0.05 // Via4NS length (OGD), fixed value
 VARIABLE V5_01 0.06 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_02 0.04 // Via5A length (PGD), fixed value
 VARIABLE V5_03 0.044 // Via5B length (PGD), fixed value
 VARIABLE V5_04 0.048 // Via5C length (PGD), fixed value
 VARIABLE V5_05 0.054 // Via5D length (PGD), fixed value
 VARIABLE V5_06 0.056 // Via5E length (PGD), fixed value
 VARIABLE V5_07 0.06 // Via5F length (PGD), fixed value
 VARIABLE V5_08 0.064 // Via5G length (PGD), fixed value
 VARIABLE V5_09 0.068 // Via5H length (PGD), fixed value
 VARIABLE V5_10 0.076 // Via5I length (PGD), fixed value
 VARIABLE V5_101 0.06 // Width of Via5K (OGD/PGD), fixed value (SA edge)
 VARIABLE V5_102 0.09 // Length of Via5K (PGD/OGD), fixed value
 VARIABLE V5_103 0.072 // Width of Via5CX (OGD), fixed value (SA edge)
 VARIABLE V5_104 0.08 // Length of Via5CX (PGD), fixed value
 VARIABLE V5_105 0.088 // Width of Via5P (OGD), fixed value (SA edge)
 VARIABLE V5_106 0.24 // Length of Via5P (PGD), fixed value
 VARIABLE V5_107 0.068 // Width of Via5W (OGD), fixed value (SA edge)
 VARIABLE V5_108 0.044 // Length of Via5W (PGD), fixed value
 VARIABLE V5_109 0.068 // Width of Via5X (OGD), fixed value (SA edge)
 VARIABLE V5_11 0.08 // Via5J length (PGD), fixed value
 VARIABLE V5_110 0.076 // Length of Via5X (PGD), fixed value
 VARIABLE V5_111 0.08 // Width of Via5Y (OGD), fixed value (SA edge)
 VARIABLE V5_112 0.064 // Length of Via5Y (PGD), fixed value
 VARIABLE V5_113 0.084 // Width of Via5Z (OGD), fixed value (SA edge)
 VARIABLE V5_114 0.056 // Length of Via5Z (PGD), fixed value
 VARIABLE V5_115 0.054 // Width of Via5FP (OGD), fixed value (SA edge)
 VARIABLE V5_116 0.056 // Length of Via5FP (PGD), fixed value
 VARIABLE V5_117 0.054 // Width of Via5HP (OGD), fixed value (SA edge)
 VARIABLE V5_118 0.054 // Length of Via5HP (PGD), fixed value
 VARIABLE V5_12 0.108 // Via5L length (PGD), fixed value
 VARIABLE V5_124 0.088 // Via5 min corner-to-corner spacing between via with SA edge in PGD and via with SA edge in OGD
 VARIABLE V5_128 0.12 // Unrestricted min Via5 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V5_13 0.16 // Via5M length (PGD), fixed value
 VARIABLE V5_14 0.2 // Via5N length (PGD), fixed value
 VARIABLE V5_15 0.24 // Via5O length (PGD), fixed value
 VARIABLE V5_152 0.028 // Min Via5 to Via4 edge-to-edge space (on different Metal5)
 VARIABLE V5_153 0.035 // Min Via5 on isolated M6 to Via4 space (on different Metal5)
 VARIABLE V5_154 0.04 // Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154
 VARIABLE V5_16 0.08 // Via5C length (PGD), fixed value
 VARIABLE V5_161 0.044 // Width of below Via5 (OGD), fixed value (SA edges)
 VARIABLE V5_162 0.044 // Via5BP length (PGD), fixed value
 VARIABLE V5_163 0.048 // Via5NP length (PGD), fixed value
 VARIABLE V5_164 0.06 // Via5OP length (PGD), fixed value
 VARIABLE V5_165 0.064 // Via5DP length (PGD), fixed value
 VARIABLE V5_166 0.056 // Via5EP length (PGD), fixed value
 VARIABLE V5_167 0.068 // Via5TP length (PGD), fixed value
 VARIABLE V5_168 0.076 // Via5QP length (PGD), fixed value
 VARIABLE V5_169 0.08 // Via5CP length (PGD), fixed value
 VARIABLE V5_170 0.09 // Via5RP length (PGD), fixed value
 VARIABLE V5_171 0.108 // Via5MP length (PGD), fixed value
 VARIABLE V5_172 0.054 // Via5GP length (PGD), fixed value
 VARIABLE V5_181 0.044 // Width of Via5YZ (OGD), fixed value
 VARIABLE V5_182 0.142 // Length of Via5YZ (PGD), fixed value
 VARIABLE V5_19 0 // V5_01 edge of above vias must both be aligned with parallel Metal6 edges.
 VARIABLE V5_22 0.113 // Via5A-to-Via5A center-to-center space (on different M5 lines), minimum
 VARIABLE V5_23 0.04 // Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space.  (min value, allowed up to max value <=M6_33)
 VARIABLE V5_24 0.044 // Min Via5 corner-to-corner space
 VARIABLE V5_240 0 // Min enclosure of Via5P by Metal5
 VARIABLE V5_241 0 // Only Via5L/M/N/O/P can land on Metal5 wires M5_13/14/15 (>=0.160)
 VARIABLE V5_25 0 // The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 
 VARIABLE V5_26 0.076 // Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)
 VARIABLE V5_28 0.1 // Unrestricted min Via5 edge-to-edge space (non-SA edges)
 VARIABLE V5_29 0.02 // Via5 min edge offset if corner-to-corner space is < V5_30
 VARIABLE V5_30 0.1 // Via5  corner-to-corner space limit (max value) for rule V5_29
 VARIABLE V5_32 0.036 // Min Via5 to Via4 space (on different Metal5, all-directional check)
 VARIABLE V5_33 0.03 // Min Via5 edge space to Metal5
 VARIABLE V5_40 0.01 // Maximum Via5 overhang of Metal5 (PGD/OGD)
 VARIABLE V5_41 0 // All Via5 (except Via5P) must be centered on Metal5 (PGD/OGD)
 VARIABLE V5_42 0 // Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)
 VARIABLE V5_49 0.012 // Min Metal5 line-end enclosure of Via5
 VARIABLE V5_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V5_52 0 // Via5YZ must be centered under M6_13/14/15 width M6 (only)
 VARIABLE V5_54 0.022 // Min Metal6 concave corner space to Via5
 VARIABLE V5_61 0.022 // Min Metal6 line-end enclosure of Via5 
 VARIABLE V5_62 0.032 // Min Metal6 line-end enclosure of Via5YZ
 VARIABLE V6_01 0.056 // Via6A width (OGD), fixed value
 VARIABLE V6_02 0.06 // Via6A length (PGD), fixed value
 VARIABLE V6_03 0.06 // Via6B width (OGD), fixed value
 VARIABLE V6_04 0.06 // Via6B length (PGD), fixed value
 VARIABLE V6_05 0.06 // Via6C length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_06 0.084 // Via6C width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_07 0.06 // Via6D length (PGD), fixed value
 VARIABLE V6_08 0.12 // Via6D width (OGD), fixed value
 VARIABLE V6_09 0.06 // Via6E length (PGD), fixed value
 VARIABLE V6_10 0.15 // Via6E width (OGD), fixed value
 VARIABLE V6_101 0.144 // Width of Via6R (PGD), fixed value  (SA edge)
 VARIABLE V6_102 0.22 // Via6R length (OGD), fixed value
 VARIABLE V6_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6_105 0.144 // Width of Via6T (PGD), fixed value  (SA edge)
 VARIABLE V6_106 0.112 // Via6T length (OGD), fixed value
 VARIABLE V6_107 0.08 // Via6DX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_108 0.12 // Via6DX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_109 0.09 // Via6EX length (PGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_11 0.06 // Via6F length (PGD), fixed value
 VARIABLE V6_110 0.15 // Via6EX width (OGD), fixed value (not allowed for P1273.6)
 VARIABLE V6_117 0.09 // Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_118 0.084 // Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)
 VARIABLE V6_12 0.168 // Via6F width (OGD), fixed value
 VARIABLE V6_128 0.24 // Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V6_13 0.06 // Via6G length (PGD), fixed value
 VARIABLE V6_14 0.18 // Via6G width (OGD), fixed value
 VARIABLE V6_15 0.088 // Via6H length (PGD), fixed value
 VARIABLE V6_16 0.18 // Via6H width (OGD), fixed value
 VARIABLE V6_17 0.072 // Via6CX length (PGD/OGD - SA edges), fixed value
 VARIABLE V6_18 0.084 // Via6CX width (OGD/PGD - non SA edges), fixed value
 VARIABLE V6_19 0 // The long edges of V6A/CY must both be aligned with parallel metal edges
 VARIABLE V6_20 0 // The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges
 VARIABLE V6_22 0.137 // Via6A-Via6A center-to-center space, minimum
 VARIABLE V6_23 0.056 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)
 VARIABLE V6_24 0.059 // Min Via6 corner-to-corner space
 VARIABLE V6_240 0 // Via6H is not allowed to overhang
 VARIABLE V6_25 0.1 // Min Via6 facing edge space (V6_23,27,28 are exceptions)
 VARIABLE V6_27 0.168 // Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum
 VARIABLE V6_28 0.168 // Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned
 VARIABLE V6_29 0.02 // Via6 min edge offset if corner-to-corner space is < V6_30
 VARIABLE V6_30 0.098 // Via6 corner-to-corner space limit (max value) for rule V6_29
 VARIABLE V6_31 0.036 // Min Via6 to Via5 edge-edge space (on different M6)
 VARIABLE V6_32 0.03 // Min Via6 to Via5 corner-to-corner space (on different M6)
 VARIABLE V6_33 0.03 // Min Via6 edge space to Metal6
 VARIABLE V6_40 0.01 // Maximum Via6 overhang of Metal6 (PGD)
 VARIABLE V6_41 0 // Via6 (except Via6H) must be centered on Metal6 (PGD)
 VARIABLE V6_48 0 // Via6H enclosure by Metal6, min value
 VARIABLE V6_49 0.016 // Min Metal6 line end enclosure of Via6
 VARIABLE V6_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V6_54 0.032 // Min M7 concave corner space to Via6
 VARIABLE V6_61 0.032 // Min M7 line end enclosure of Via6 
 VARIABLE V6_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V6err_02 0.08 // Via6AS length (OGD), fixed value
 VARIABLE V6err_103 0.144 // Width of Via6S (PGD), fixed value  (SA edge)
 VARIABLE V6err_104 0.256 // Via6S length (OGD), fixed value
 VARIABLE V6err_12 0.256 // Via6Q length (OGD), fixed value
 VARIABLE V6err_92 0.088 // Via6BS length (OGD), fixed value
 VARIABLE V7_01 0.074 // Width of below Via7, (OGD) fixed value (SA edges)
 VARIABLE V7_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7_03 0.12 // Via7CS length (PGD), fixed value
 VARIABLE V7_04 0.144 // Via7DS length (PGD), fixed value
 VARIABLE V7_05 0.16 // Via7ES length (PGD), fixed value
 VARIABLE V7_06 0.264 // Via7GS length (PGD), fixed value
 VARIABLE V7_07 0.104 // Via7M length (PGD), fixed value
 VARIABLE V7_08 0.2 // Via7N length (PGD), fixed value
 VARIABLE V7_09 0.24 // Via7P length (PGD), fixed value
 VARIABLE V7_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7_101 0.12 // Via7Q width (OGD), fixed value (SA edges)
 VARIABLE V7_102 0.144 // Via7Q length (PGD), fixed value
 VARIABLE V7_103 0.102 // Via7R width (OGD), fixed value (SA edges)
 VARIABLE V7_104 0.144 // Via7R length (PGD), fixed value
 VARIABLE V7_105 0.12 // Via7S width (OGD), fixed value (SA edges)
 VARIABLE V7_106 0.08 // Via7S length (PGD), fixed value
 VARIABLE V7_107 0.12 // Via7T width (OGD), fixed value (SA edges)
 VARIABLE V7_108 0.104 // Via7T length (PGD), fixed value
 VARIABLE V7_109 0.102 // Via7U width (OGD), fixed value (SA edges)
 VARIABLE V7_11 0.126 // Rectangular Via7C width, ONLY ALLOWED value
 VARIABLE V7_110 0.16 // Via7U length (PGD), fixed value
 VARIABLE V7_111 0.132 // Via7ZS width (OGD), fixed value (SA edges)
 VARIABLE V7_112 0.144 // Via7ZS length (PGD), fixed value
 VARIABLE V7_12 0.126 // Rectangular Via7C length, ONLY ALLOWED value
 VARIABLE V7_128 0.24 // Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V7_13 0.126 // Rectangular Via7D width, ONLY ALLOWED value
 VARIABLE V7_14 0.18 // Rectangular Via7D length, ONLY ALLOWED value
 VARIABLE V7_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7_153 0.232 // Width of Via7US, fixed value (OGD SA edge)
 VARIABLE V7_154 0.124 // Via7US length (PGD), fixed value
 VARIABLE V7_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V7_159 0.176 // Width of Via7XS, fixed value (OGD SA edge)
 VARIABLE V7_16 0.126 // Rectangular Via7E width, ONLY ALLOWED value
 VARIABLE V7_160 0.168 // Via7XS length (PGD), fixed value
 VARIABLE V7_161 0.18 // Width of Via7YS, fixed value (OGD SA edge)
 VARIABLE V7_162 0.192 // Via7YS length (PGD), fixed value
 VARIABLE V7_163 0.18 // Width of Via7ZS, fixed value (OGD SA edge)
 VARIABLE V7_164 0.124 // Via7ZS length (PGD), fixed value
 VARIABLE V7_17 0.084 // Rectangular Via7E length, ONLY ALLOWED value
 VARIABLE V7_22 0.195 // Via7AS-to-Via7AS center-to-center space (on different M7 lines), minimum
 VARIABLE V7_23 0.08 // Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=M8_27)
 VARIABLE V7_230 0.164 // Max value for rule V7_23 spacing check
 VARIABLE V7_24 0.088 // Min Via7 corner-to-corner space
 VARIABLE V7_28 0.15 // Unrestricted min Via7 edge-to-edge space (non-SA edges)
 VARIABLE V7_29 0.038 // Via7 min edge offset if corner-to-corner space is < V7_30
 VARIABLE V7_30 0.15 // Via7 corner-to-corner space limit (max value) for rule V7_29
 VARIABLE V7_32 0.046 // Min Via7 to Via6 space (on different Metal7, all-directional check)
 VARIABLE V7_33 0.047 // Min Via7 edge space to Metal7
 VARIABLE V7_40 0.009 // Maximum Via7 overhang of Metal7 (OGD/PGD)
 VARIABLE V7_41 0 // Via7 must be centered on Metal7 (PGD/OGD)
 VARIABLE V7_42 0 // Redundant Rectangular Via7s must be aligned with each other
 VARIABLE V7_49 0.028 // Min Metal7 line-end enclosure of Via7
 VARIABLE V7_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V7_52 0 // Min M8 enclosure of Via7C/D/E (one edge at a corner)
 VARIABLE V7_53 0.028 // Min M8 line-end enclosure of Via7C/D/E, orthogonal edge
 VARIABLE V7_54 0.028 // Min Metal8 concave corner space to Via7
 VARIABLE V7_61 0.028 // Min Metal8 line-end enclosure of Via7 
 VARIABLE V7err_02 0.08 // Via7AS length (PGD), fixed value
 VARIABLE V7err_10 0.3 // Via7JS length (PGD), fixed value
 VARIABLE V7err_102 0.08 // Via7KS length (PGD), fixed value
 VARIABLE V7err_151 0.208 // Width of Via7TS, fixed value (OGD SA edge)
 VARIABLE V7err_152 0.212 // Via7TS length (PGD), fixed value
 VARIABLE V7err_155 0.18 // Width of Via7VS, fixed value (OGD SA edge)
 VARIABLE V7err_156 0.212 // Via7VS length (PGD), fixed value
 VARIABLE V7err_157 0.22 // Width of Via7WS, fixed value (OGD SA edge)
 VARIABLE V7err_158 0.192 // Via7WS length (PGD), fixed value
 VARIABLE V8_01 0.1 // Width of below Via8, fixed value (PGD SA-edge)
 VARIABLE V8_02 0.08 // Via8AS length (OGD), fixed value
 VARIABLE V8_03 0.11 // Via8BS length (OGD), fixed value
 VARIABLE V8_04 0.124 // Via8CS length (OGD), fixed value
 VARIABLE V8_05 0.148 // Via8DS length (OGD), fixed value
 VARIABLE V8_06 0.168 // Via8ES length (OGD), fixed value
 VARIABLE V8_07 0.192 // Via8FS length (OGD), fixed value
 VARIABLE V8_08 0.212 // Via8GS length (OGD), fixed value
 VARIABLE V8_09 0.236 // Via8HS length (OGD), fixed value
 VARIABLE V8_10 0.3 // Via8JS length (OGD), fixed value
 VARIABLE V8_101 0.092 // Width of below Via8, fixed value (PGD SA-edge)
 VARIABLE V8_102 0.08 // Via8KS length (OGD), fixed value
 VARIABLE V8_103 0.11 // Via8LS length (OGD), fixed value
 VARIABLE V8_104 0.124 // Via8MS length (OGD), fixed value
 VARIABLE V8_105 0.148 // Via8NS length (OGD), fixed value
 VARIABLE V8_106 0.168 // Via8OS length (OGD), fixed value
 VARIABLE V8_107 0.192 // Via8PS length (OGD), fixed value
 VARIABLE V8_108 0.212 // Via8QS length (OGD), fixed value
 VARIABLE V8_109 0.236 // Via8RS length (OGD), fixed value
 VARIABLE V8_11 0.08 // Min M8 enclosure of Square Via8
 VARIABLE V8_12 0.08 // Min M8 enclosure of Square Via8, orthogonal edge
 VARIABLE V8_128 0.24 // Unrestricted min Via8 edge-to-edge space (SA edges, SA to non-SA edges)
 VARIABLE V8_131 0.11 // Rectangular Via8RA width, ONLY ALLOWED value
 VARIABLE V8_132 0.22 // Rectangular Via8RA length, ONLY ALLOWED value
 VARIABLE V8_151 0.208 // Width of Via8TS, fixed value (PGD SA edge)
 VARIABLE V8_152 0.212 // Via8TS length (OGD), fixed value
 VARIABLE V8_153 0.232 // Width of Via8US, fixed value (PGD SA edge)
 VARIABLE V8_154 0.124 // Via8US length (OGD), fixed value
 VARIABLE V8_155 0.18 // Width of Via8VS, fixed value (PGD SA edge)
 VARIABLE V8_156 0.212 // Via8VS length (OGD), fixed value
 VARIABLE V8_157 0.22 // Width of Via8WS, fixed value (PGD SA edge)
 VARIABLE V8_158 0.192 // Via8WS length (OGD), fixed value
 VARIABLE V8_159 0.176 // Width of Via8XS, fixed value (PGD SA edge)
 VARIABLE V8_160 0.168 // Via8XS length (OGD), fixed value
 VARIABLE V8_161 0.18 // Width of Via8YS, fixed value (PGD SA edge)
 VARIABLE V8_162 0.192 // Via8YS length (OGD), fixed value
 VARIABLE V8_163 0.18 // Width of Via8ZS, fixed value (PGD SA edge)
 VARIABLE V8_164 0.124 // Via8ZS length (OGD), fixed value
 VARIABLE V8_21 0.18 // Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)
 VARIABLE V8_22 0.226 // Via8A-to-Via8A center-to-center space (on different M8 lines), minimum
 VARIABLE V8_23 0.08 // Parallel full-facing metal-aligned Via8 edges can be as closely spaced as the minimum allowed M9 space.  (min value, allowed up to max value <=M9_22)
 VARIABLE V8_24 0.104 // Min Via8 corner-to-corner space
 VARIABLE V8_28 0.228 // Unrestricted min Via8 edge-to-edge space (non SA edges)
 VARIABLE V8_29 0.068 // Via8 min edge offset if corner-to-corner space is < V8_30
 VARIABLE V8_30 0.228 // Via8 corner-to-corner space limit (max value) for rule V8_29
 VARIABLE V8_31 0.44 // Rectangular Via8 width, ONLY ALLOWED value
 VARIABLE V8_32 0.126 // Min Via8 to Via7 space (on different Metal8 net, all-directional check)
 VARIABLE V8_33 0.074 // Min Via8 edge space to Metal8
 VARIABLE V8_34 0.307 // Rectangular Via8 Short edge facing space to Square or Rectangular Via8 
 VARIABLE V8_35 0.212 // Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 
 VARIABLE V8_39 0.16 // Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)
 VARIABLE V8_40 0.006 // Maximum Via8 overhang of Metal8 (PGD)
 VARIABLE V8_41 0 // Via8 must be centered on Metal8 (PGD)
 VARIABLE V8_49 0.04 // Min Metal8 line-end enclosure of Via8
 VARIABLE V8_51 0 // Both opposite edges of a (2-sided SA) aligned via must be metal aligned
 VARIABLE V8_52 0.08 // Min M8 enclosure of Rectangular Via8, orthogonal edge
 VARIABLE V8_53 0.018 // Max extent of Rectangular Via8 short edge beyond M8 side
 VARIABLE V8_54 0.044 // Min Metal9 concave corner space to Via8
 VARIABLE V8_61 0.044 // Min Metal9 line-end coverage of Via8
 VARIABLE V8_62 0.04 // M9 coverage of Square Via8 orthogonal edge
 VARIABLE V8_71 0 // M9 coverage of Rectangular Via8 (one edge at a corner)
 VARIABLE V8_72 0.04 // M9 coverage of Rectangular Via8, orthogonal edge
 VARIABLE V8_73 0.001 // Max extent of Redundant Rectangular Via8 long edge beyond M9 edge
 VARIABLE V8err_01 0.08 // Square Via8SS ONLY ALLOWED value
 VARIABLE V8err_101 0.11 // Square Via8SA ONLY ALLOWED value
 VARIABLE V8err_31 0.08 // Rectangular Via8RS width, ONLY ALLOWED value
 VARIABLE V8err_32 0.16 // Rectangular Via8RS length, ONLY ALLOWED value
 VARIABLE V9_01 0.08 // Square Via9SS ONLY ALLOWED value
 VARIABLE V9_02 0.298 // Square Via9 to Square Via9 (center-to-center) separation, minimum
 VARIABLE V9_101 0.11 // Square Via9SA ONLY ALLOWED value
 VARIABLE V9_11 0 // Min M9 enclosure of Square Via9
 VARIABLE V9_12 0.04 // Min M9 enclosure of Square Via9, orthogonal edge
 VARIABLE V9_131 0.11 // Rectangular Via9RA width, ONLY ALLOWED value
 VARIABLE V9_132 0.22 // Rectangular Via9RA length, ONLY ALLOWED value
 VARIABLE V9_153 0 // Rectangular Via9s that overhang the M9 edge must be centered on the PGD M9 they lands on
 VARIABLE V9_21 0.18 // Min Square Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)
 VARIABLE V9_31 0.08 // Rectangular Via9RS width, ONLY ALLOWED value
 VARIABLE V9_32 0.16 // Rectangular Via9RS length, ONLY ALLOWED value
 VARIABLE V9_33 0.275 // Min Rectangular Via9 Long edge facing space to Square or Rectangular Via9 
 VARIABLE V9_34 0.307 // Min Rectangular Via9 Short edge facing space to Square or Rectangular Via9 
 VARIABLE V9_35 0.212 // Min Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 
 VARIABLE V9_39 0.16 // Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value
 VARIABLE V9_40 0 // Redundant Rectangular Via9s must be aligned with each other
 VARIABLE V9_41 0.18 // Min Rectangular Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)
 VARIABLE V9_51 0 // M9 enclosure of Rectangular Via9 long edge (min)
 VARIABLE V9_52 0.04 // Min M9 enclosure of Rectangular Via9, orthogonal edge
 VARIABLE V9_53 0.018 // Max extent of Rectangular Via9 short edge beyond M9 side
 VARIABLE V9_61 0 // Min M10 coverage of Square Via9 (one edge at a corner)
 VARIABLE V9_62 0.04 // Min M10 coverage of Square Via9 orthogonal edge
 VARIABLE V9_71 0 // Min M10 coverage of Rectangular Via9 (one edge at a corner)
 VARIABLE V9_72 0.04 // Min M10 coverage of Rectangular Via9, orthogonal edge
 VARIABLE V9_73 0.001 // Max extent of Redundant Rectangular Via9 long edge beyond M10 edge
 VARIABLE VCH_01 0.042 // Width of VCNHB/HC (OGD), fixed value
 VARIABLE VCH_02 0.052 // VCNHB length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VCH_03 0.038 // VCNHC length (PGD), fixed value (one VCH_01 edge is SA)
 VARIABLE VC_01 0.042 // Width of all VCNs, fixed value (OGD)
 VARIABLE VC_02 0.028 // VCNAX length fixed value
 VARIABLE VC_03 0.032 // VCNA length, fixed value
 VARIABLE VC_04 0.036 // VCNBX length, fixed value
 VARIABLE VC_05 0.04 // VCNCX length, fixed value
 VARIABLE VC_06 0.042 // VCNDX length, fixed value
 VARIABLE VC_07 0.046 // VCNB length, fixed value
 VARIABLE VC_08 0.048 // VCNEX length, fixed value
 VARIABLE VC_09 0.054 // VCNFX length, fixed value
 VARIABLE VC_10 0.06 // VCNC length, fixed value
 VARIABLE VC_11 0.078 // VCNGX length, fixed value
 VARIABLE VC_12 0.08 // VCNJX length, fixed value
 VARIABLE VC_134 0.036 // The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) 
 VARIABLE VC_139 0.008 // Max VCNBX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_19 0 // VC_01 edges of above vias must be aligned with Metal-0 side edges.
 VARIABLE VC_22 0.089 // Unrestricted VCNAX-to-VCNAX center-to-center space (min)
 VARIABLE VC_23 0.028 // Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)
 VARIABLE VC_24 0.098 // Min space between non-metal-aligned VCN edges (OGD)
 VARIABLE VC_26 0.084 // Min space between VCN edges (PGD)
 VARIABLE VC_30 0 // Diffcon line-end enclosure of VCN (metal-aligned edge), min value
 VARIABLE VC_31 0.007 // Max VCNDX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_32 0.019 // Max VCNGX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_33 0.007 // Non-metal aligned VCN edge extent beyond Diffcon side, min value
 VARIABLE VC_34 0.006 // VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)
 VARIABLE VC_35 0.019 // Max VCNJX OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_36 0.026 // Min VCN space to Diffcon, PGD
 VARIABLE VC_37 0.034 // Min VCN space to Diffcon, OGD
 VARIABLE VC_38 0.026 // Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37
 VARIABLE VC_39 0.002 // Max VCNB OGD edge enclosure of TCN end (PGD)
 VARIABLE VC_40 0 // All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)
 VARIABLE VC_41 0.012 // Max VCNDX OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_42 0 // Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN.
 VARIABLE VC_43 0.012 // VCN edge enclosure of Polycon end, max value OGD
 VARIABLE VC_44 0.026 // Min VCN edge space to Polycon side (PGD)
 VARIABLE VC_46 0.038 // Min VCN edge space to Polycon end (OGD)
 VARIABLE VC_47 0.024 // Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)
 VARIABLE VC_48 0.026 // Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46
 VARIABLE VC_49 0.028 // Min VCNHC edge space to Polycon side (PGD)
 VARIABLE VC_51 0 // VCNHB/HC can be under a M0L_03/04 line
 VARIABLE VC_61 0.022 // Minimum M0 line end enclosure of VCN
 VARIABLE VC_70 0.039 // Min VCN corner-to-corner space
 VARIABLE VD_07 0.46 // Via7 space threshold that subjects the array to max area check
 VARIABLE VD_08 1.35 // Via8 space threshold that subjects the array to max area check
 VARIABLE VD_09 0.46 // Via9 space threshold that subjects the array to max area check
 VARIABLE VD_10 0.46 // Via10 space threshold that subjects the array to max area check
 VARIABLE VD_11 1.35 // Via11 space threshold that subjects the array to max area check
 VARIABLE VD_17 0.838 // Via 7 array width exception limit
 VARIABLE VD_19 0.838 // Via 9 array width exception limit
 VARIABLE VD_20 0.838 // Via 10 array width exception limit
 VARIABLE VD_21 0.838 // Via 11 array width exception limit
 VARIABLE VD_27 47.47 // Maximum Via 7 array area after merge and exception
 VARIABLE VD_28 47.47 // Maximum Via 8 array area after merge and exception
 VARIABLE VD_29 47.47 // Maximum Via 9 array area after merge and exception
 VARIABLE VD_30 47.47 // Maximum Via 10 array area after merge and exception
 VARIABLE VD_31 47.47 // Maximum Via 11 array area after merge and exception
 VARIABLE VD_57 18.4 // Max width of merged Via 7 array
 VARIABLE VD_58 18.4 // Max width of merged Via 8 array
 VARIABLE VD_59 18.4 // Max width of merged Via 9 array
 VARIABLE VD_60 18.4 // Max width of merged Via 10 array
 VARIABLE VD_61 18.4 // Max width of merged Via 11 array
 VARIABLE XDC_21 0.084 // Diffcon pitch, ONLY ALLOWED value
 VARIABLE XG_01 0 // XGOXID is only allowed in ULPpitchID or in logic pitch
 VARIABLE XG_02 0.48 // Min width of XGOXID in any direction
 VARIABLE XG_03 0.48 // Min space between XGOXID in any direction
 VARIABLE XG_05 0 // PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines
 VARIABLE XG_06 0.039 // Min XGOXID enclosure of poly end, in PGD
 VARIABLE XG_07 0.039 // Min XGOXID space to poly end, in PGD
 VARIABLE XG_08 0 // Nwell inside XGOXID and outside XGOXID cannot interact
 VARIABLE XG_09 0.252 // Min XGOXID enclosure of nwell inside
 VARIABLE XG_10 0.252 // Min XGOXID space to nwell outside
 VARIABLE XG_11 0.23 // Min XGOXID enclosure of active gate area inside XGOXID
 VARIABLE XG_12 0.23 // Min XGOXID space to active gate area outside XGOXID
 VARIABLE XG_13 0.48 // Min XGOXID space to TGOXID
 VARIABLE XG_21 0 // ULPpitchID must always be covered by XGOXID as shown in the transition rules
 VARIABLE XPL_01 0.042 // Poly width, ONLY ALLOWED value
 VARIABLE XPL_02 0.084 // Poly pitch, ONLY ALLOWED value

 VARIABLE ADC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE ADC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE AG4_01_ERROR "Min AG4 width"
 VARIABLE AG4_02_ERROR "Min AG4 space"
 VARIABLE AG4_03_ERROR "Min AG4 jog segment length"
 VARIABLE AG4_04_ERROR "Min AG4 space along a M4 line"
 VARIABLE AG4_07_ERROR "Min AG4 overlap of M4 line end"
 VARIABLE AG4_08_ERROR "Min AG4 overlap of Via3/Via4"
 VARIABLE AG4_09_ERROR "Min AG4 overlap of M4 line side"
 VARIABLE AG4_10_ERROR "Max M4 space that gets AG4 synthesis"
 VARIABLE AG6_01_ERROR "Min AG6 width"
 VARIABLE AG6_02_ERROR "Min AG6 space"
 VARIABLE AG6_03_ERROR "Min AG6 jog segment length"
 VARIABLE AG6_04_ERROR "Min AG6 space along a M6 line"
 VARIABLE AG6_07_ERROR "Min AG6 overlap of M6 line end"
 VARIABLE AG6_08_ERROR "Min AG6 overlap of Via5/Via6"
 VARIABLE AG6_09_ERROR "Min AG6 overlap of M6 line side"
 VARIABLE AG6_10_ERROR "Max M6 space that gets AG6 synthesis"
 VARIABLE AL_01_ERROR "Minimum width of NAL/PAL layer"
 VARIABLE AL_05_ERROR "Minimum required area of NAL/PAL layer (sq um)"
 VARIABLE AL_06_ERROR "Minimum required hole area of NAL/PAL layer  (sq um)"
 VARIABLE AL_07_ERROR "Minimum segment lengths"
 VARIABLE AL_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE AL_09_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-convex, concave-concave corner"
 VARIABLE AL_10_ERROR "Space between restricted segment lengths (>= AL_08, <AL_07) convex-concave corner"
 VARIABLE AL_11_ERROR "NAL/PAL enclosure of nuva/puva gate (PGD)"
 VARIABLE AL_116_ERROR "NAL/PAL convex corner enclosure of nuva/puva gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE AL_12_ERROR "NAL/PAL enclosure of nuva/puva gate (OGD)"
 VARIABLE AL_13_ERROR "NAL/PAL space to non-n/puva gate (PGD)"
 VARIABLE AL_14_ERROR "NAL/PAL space to non-n/puva gate (OGD)"
 VARIABLE AL_15_ERROR "NAL/PAL PGD edge must be centered in poly space or poly width"
 VARIABLE AL_16_ERROR "NAL/PAL unrestricted convex corner enclosure of nuva/puva gate"
 VARIABLE AL_17_ERROR "NAL/PAL concave corner enclosure of non-n/puva gate"
 VARIABLE AL_31_ERROR "Minimum space of NAL/PAL layer"
 VARIABLE AL_32_ERROR "NAL/PAL layer is allowed to have coincident edges of length >="
 VARIABLE AL_33_ERROR "NAL/PAL layer is allowed to have coincident corners with space >="
 VARIABLE AL_34_ERROR "NAL/PAL layer is allowed to have point touch"
 VARIABLE AN_72_ERROR "DiodeID must be drawn line on line with the nwell enclosing the diode."
 VARIABLE APC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE APC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE APL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE APL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE APL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE APL_11_ERROR "Min Poly endcap length"
 VARIABLE APL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE APL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE APL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE BC_00_ERROR "All Bitcell Cell Names must be within the SRAMPOLYID layer  "
 VARIABLE BDC_02_ERROR "Minimum diffcon length"
 VARIABLE BDC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE BDC_04_ERROR "Diffcon side space to poly, ONLY ALLOWED value "
 VARIABLE BDC_11_ERROR "Transistor diffusion enclosure of diffcon (max value)"
 VARIABLE BDC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE BDC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE BDC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE BDF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE BDF_91_ERROR "Transistor pdiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDF_92_ERROR "Transistor ndiff-pdiff facing-edge space, in gate-direction"
 VARIABLE BDG_91_ERROR "SRAM Diffusion check grid width (min value)"
 VARIABLE BDG_92_ERROR "SRAM Diffusion check grid width (max value)"
 VARIABLE BDG_93_ERROR "SRAM Diffusion check grid space (fixed value1)"
 VARIABLE BDG_94_ERROR "SRAM Diffusion check grid space (fixed value2)"
 VARIABLE BJ_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE BJ_03_ERROR "NSD block space to active n+ diffusion"
 VARIABLE BJ_05_ERROR "NSD block enclosure of active p+ diffusion"
 VARIABLE BJ_11_ERROR "Ntip block space to active n-diffusion edge"
 VARIABLE BJ_12_ERROR "Ntip block enclosure of active p-diffusion edge"
 VARIABLE BJ_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE BJ_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE BK_02_ERROR "P+ S/D block space"
 VARIABLE BK_03_ERROR "PSD block space to active p+ diffusion"
 VARIABLE BK_05_ERROR "PSD block enclosure of active n+ diffusion"
 VARIABLE BK_11_ERROR "Ptip block space to active p-diffusion edge"
 VARIABLE BK_12_ERROR "Ptip block enclosure of active n-diffusion edge"
 VARIABLE BK_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE BK_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE BK_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE BLDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (logic)"
 VARIABLE BLDI_102_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (RFSRAM)"
 VARIABLE BLDI_192_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (LVC)"
 VARIABLE BLDI_202_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (any combination of logic or SRAM, )"
 VARIABLE BLDI_292_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (HPC)"
 VARIABLE BLDI_302_ERROR "Max allowed Intermediate Exposed N-diff density inside STTRAMID1/2 (LDI_02 exception)"
 VARIABLE BLDI_392_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (UPC)"
 VARIABLE BLDI_402_ERROR "Max allowed Intermediate Exposed N-diff density inside HDDP/SDP sram"
 VARIABLE BLDI_492_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size (X73_RF)"
 VARIABLE BLDI_592_ERROR "Max allowed Intermediate Exposed N-diff density (SDP/HDDP)"
 VARIABLE BLD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE BLD_234_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (SRAM region)"
 VARIABLE BLD_333_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (UPC)"
 VARIABLE BLD_334_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (ROM)"
 VARIABLE BLD_431_ERROR "Min required local Exposed P-diffusion density (%) 17.5um x 17.5um window size (X72B_TSROM)"
 VARIABLE BLD_433_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (HPC)"
 VARIABLE BLD_531_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size in DP ram"
 VARIABLE BLD_533_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size (fuse)"
 VARIABLE BLD_534_ERROR "Max allowed local poly density (%), within a 1.96um x 1.96um window size (HDDP/SDP/HPDP/LVDP region)"
 VARIABLE BLD_620_ERROR "Max required local VCN density inside STTRAMID1/2 (LD_620 exception)"
 VARIABLE BLD_631_ERROR "Min required local Exposed P-diff density inside STTRAMID1/2 (LD_131 exception)"
 VARIABLE BLD_633_ERROR "Max allowed local N+P diffusion density inside STTRAMID1/2 (LD_233 exception)"
 VARIABLE BLD_731_ERROR "Min required local Exposed P-diffusion density (%), 17.5um X 17.5um window size in RFSERU "
 VARIABLE BNW_01_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BNW_03_ERROR "N-well enclosure of P+ active diffusion, in gate-direction"
 VARIABLE BNW_24_ERROR "N-well concave corner space to N+ active diffusion corner"
 VARIABLE BNW_28_ERROR "P1273 NW_28 relaxation for sram"
 VARIABLE BNW_29_ERROR "P1273 NW_29 relaxation for sram"
 VARIABLE BNW_31_ERROR "N-well space to N+ active diffusion, in gate-direction"
 VARIABLE BPC_41_ERROR "Poly overlap of polycon (PGD) for PC_42"
 VARIABLE BPC_44_ERROR "Polycon end space to poly side"
 VARIABLE BPC_46_ERROR "Polycon end extension beyond poly side for PC_45"
 VARIABLE BPC_47_ERROR "Min overlap of poylcon and poly (pgd and ogd checked sperately for each type of sram)"
 VARIABLE BPC_61_ERROR "Polycon side space to gate/diffusion edge"
 VARIABLE BPC_81_ERROR "Polycon space to Diffcon"
 VARIABLE BPC_83_ERROR "Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE BPL_01_ERROR "SRAM poly width, fixed value"
 VARIABLE BPL_02_ERROR "SRAM poly pitch, fixed value"
 VARIABLE BPL_04_ERROR "Short poly end-to-end space (fixed value) (cannot be isolated)"
 VARIABLE BPL_11_ERROR "Poly endcap length"
 VARIABLE BPL_13_ERROR "Max enclosure of poly by OGD diffusion edges"
 VARIABLE BU_01_ERROR "Bump width, only allowed value"
 VARIABLE BU_02_ERROR "Bump to Bump separation (center-to-center, minimum)"
 VARIABLE BU_03_ERROR "Each Bump must have a TV1"
 VARIABLE BU_04_ERROR "Bump to Bump separation core region (center-to-center, maximum)***"
 VARIABLE BU_05_ERROR "Bump to Bump separation IO region (center-to-center, maximum)***"
 VARIABLE BU_06_ERROR "Bump to Bump separation IO-core transition region (center-to-center, maximum)***"
 VARIABLE BU_101_ERROR "C4EMIB Bump width, only allowed value"
 VARIABLE BU_102_ERROR "C4EMIB Bump to C4EMIB Bump separation (center-to-center, minimum)"
 VARIABLE BU_103_ERROR "Each C4EMIB Bump must have a TV1"
 VARIABLE BU_104_ERROR "C4EMIB Bump to C4EMIB Bump separation (center-to-center, maximum)***"
 VARIABLE BU_105_ERROR "C4EMIB Bump to C4 Bump separation (center-to-center, maximum)***"
 VARIABLE BU_110_ERROR "C4EMIB bumps must be drawn inside EMIBBUMPZONE ID (layer 81.79)"
 VARIABLE BU_111_ERROR "C4 bumps must be outside EMIBBUMPZONE ID"
 VARIABLE BU_112_ERROR "C4EMIB Bump to C4 Bump separation (center-to-center, minimum)"
 VARIABLE BU_124_ERROR "TV1 offset is not not allowed for C4EMIB bump (TV1 must be centered on C4EMIB bump)"
 VARIABLE BU_21_ERROR "Fixed Width of outer ring from EOA that requires additional rules"
 VARIABLE BU_22_ERROR "Max allowed offset from center of Rectangular TV1 to center of Bump"
 VARIABLE BU_23_ERROR "TV1 offset from center of Bump is allowed only in the direction orthogonal to the long edge of the via"
 VARIABLE BU_24_ERROR "TV1 offset is not allowed towards the edge of the die in the outer ring"
 VARIABLE BU_25_ERROR "Allowed gap in outer ring measured from die center line"
 VARIABLE BVC_01_ERROR "Bitcell ViaconA width, fixed value (SA edge)"
 VARIABLE BVC_02_ERROR "Bitcell ViaconA length, fixed value (non-SA edge)"
 VARIABLE BXG_11_ERROR "SRAM Min XGOXID enclosure of active gate area inside XGOXID "
 VARIABLE CDW_100_ERROR "Window for CD_100"
  VARIABLE CDW_100_X CDW_100 // Window for CD_100 for x
  VARIABLE CDW_100_Y CDW_100 // Window for CD_100 for y
  VARIABLE CDW_100_X_STEP CDW_100 // Window for CD_100 for x-step
  VARIABLE CDW_100_Y_STEP CDW_100 // Window for CD_100 for y-step
 VARIABLE CDW_101_ERROR "Window for CD_101"
  VARIABLE CDW_101_X CDW_101 // Window for CD_101 for x
  VARIABLE CDW_101_Y CDW_101 // Window for CD_101 for y
  VARIABLE CDW_101_X_STEP CDW_101 // Window for CD_101 for x-step
  VARIABLE CDW_101_Y_STEP CDW_101 // Window for CD_101 for y-step
 VARIABLE CDW_102_ERROR "Window for CD_102"
  VARIABLE CDW_102_X CDW_102 // Window for CD_102 for x
  VARIABLE CDW_102_Y CDW_102 // Window for CD_102 for y
  VARIABLE CDW_102_X_STEP CDW_102 // Window for CD_102 for x-step
  VARIABLE CDW_102_Y_STEP CDW_102 // Window for CD_102 for y-step
 VARIABLE CDW_103_ERROR "Window for CD_103"
  VARIABLE CDW_103_X CDW_103 // Window for CD_103 for x
  VARIABLE CDW_103_Y CDW_103 // Window for CD_103 for y
  VARIABLE CDW_103_X_STEP CDW_103 // Window for CD_103 for x-step
  VARIABLE CDW_103_Y_STEP CDW_103 // Window for CD_103 for y-step
 VARIABLE CDW_104_ERROR "Window for CD_104"
  VARIABLE CDW_104_X CDW_104 // Window for CD_104 for x
  VARIABLE CDW_104_Y CDW_104 // Window for CD_104 for y
  VARIABLE CDW_104_X_STEP CDW_104 // Window for CD_104 for x-step
  VARIABLE CDW_104_Y_STEP CDW_104 // Window for CD_104 for y-step
 VARIABLE CDW_105_ERROR "Window for CD_105"
  VARIABLE CDW_105_X CDW_105 // Window for CD_105 for x
  VARIABLE CDW_105_Y CDW_105 // Window for CD_105 for y
  VARIABLE CDW_105_X_STEP CDW_105 // Window for CD_105 for x-step
  VARIABLE CDW_105_Y_STEP CDW_105 // Window for CD_105 for y-step
 VARIABLE CDW_106_ERROR "Window for CD_106"
  VARIABLE CDW_106_X CDW_106 // Window for CD_106 for x
  VARIABLE CDW_106_Y CDW_106 // Window for CD_106 for y
  VARIABLE CDW_106_X_STEP CDW_106 // Window for CD_106 for x-step
  VARIABLE CDW_106_Y_STEP CDW_106 // Window for CD_106 for y-step
 VARIABLE CDW_107_ERROR "Window for CD_107"
  VARIABLE CDW_107_X CDW_107 // Window for CD_107 for x
  VARIABLE CDW_107_Y CDW_107 // Window for CD_107 for y
  VARIABLE CDW_107_X_STEP CDW_107 // Window for CD_107 for x-step
  VARIABLE CDW_107_Y_STEP CDW_107 // Window for CD_107 for y-step
 VARIABLE CDW_131_ERROR "Window for CD_131"
  VARIABLE CDW_131_X CDW_131 // Window for CD_131 for x
  VARIABLE CDW_131_Y CDW_131 // Window for CD_131 for y
  VARIABLE CDW_131_X_STEP CDW_131 // Window for CD_131 for x-step
  VARIABLE CDW_131_Y_STEP CDW_131 // Window for CD_131 for y-step
 VARIABLE CDW_200_ERROR "Window for CD_200"
  VARIABLE CDW_200_X CDW_200 // Window for CD_200 for x
  VARIABLE CDW_200_Y CDW_200 // Window for CD_200 for y
  VARIABLE CDW_200_X_STEP CDW_200 // Window for CD_200 for x-step
  VARIABLE CDW_200_Y_STEP CDW_200 // Window for CD_200 for y-step
 VARIABLE CDW_201_ERROR "Window for CD_201"
  VARIABLE CDW_201_X CDW_201 // Window for CD_201 for x
  VARIABLE CDW_201_Y CDW_201 // Window for CD_201 for y
  VARIABLE CDW_201_X_STEP CDW_201 // Window for CD_201 for x-step
  VARIABLE CDW_201_Y_STEP CDW_201 // Window for CD_201 for y-step
 VARIABLE CDW_202_ERROR "Window for CD_202"
  VARIABLE CDW_202_X CDW_202 // Window for CD_202 for x
  VARIABLE CDW_202_Y CDW_202 // Window for CD_202 for y
  VARIABLE CDW_202_X_STEP CDW_202 // Window for CD_202 for x-step
  VARIABLE CDW_202_Y_STEP CDW_202 // Window for CD_202 for y-step
 VARIABLE CDW_203_ERROR "Window for CD_203"
  VARIABLE CDW_203_X CDW_203 // Window for CD_203 for x
  VARIABLE CDW_203_Y CDW_203 // Window for CD_203 for y
  VARIABLE CDW_203_X_STEP CDW_203 // Window for CD_203 for x-step
  VARIABLE CDW_203_Y_STEP CDW_203 // Window for CD_203 for y-step
 VARIABLE CDW_204_ERROR "Window for CD_204"
  VARIABLE CDW_204_X CDW_204 // Window for CD_204 for x
  VARIABLE CDW_204_Y CDW_204 // Window for CD_204 for y
  VARIABLE CDW_204_X_STEP CDW_204 // Window for CD_204 for x-step
  VARIABLE CDW_204_Y_STEP CDW_204 // Window for CD_204 for y-step
 VARIABLE CDW_205_ERROR "Window for CD_205"
  VARIABLE CDW_205_X CDW_205 // Window for CD_205 for x
  VARIABLE CDW_205_Y CDW_205 // Window for CD_205 for y
  VARIABLE CDW_205_X_STEP CDW_205 // Window for CD_205 for x-step
  VARIABLE CDW_205_Y_STEP CDW_205 // Window for CD_205 for y-step
 VARIABLE CDW_206_ERROR "Window for CD_206"
  VARIABLE CDW_206_X CDW_206 // Window for CD_206 for x
  VARIABLE CDW_206_Y CDW_206 // Window for CD_206 for y
  VARIABLE CDW_206_X_STEP CDW_206 // Window for CD_206 for x-step
  VARIABLE CDW_206_Y_STEP CDW_206 // Window for CD_206 for y-step
 VARIABLE CDW_207_ERROR "Window for CD_207"
  VARIABLE CDW_207_X CDW_207 // Window for CD_207 for x
  VARIABLE CDW_207_Y CDW_207 // Window for CD_207 for y
  VARIABLE CDW_207_X_STEP CDW_207 // Window for CD_207 for x-step
  VARIABLE CDW_207_Y_STEP CDW_207 // Window for CD_207 for y-step
 VARIABLE CDW_208_ERROR "Window for CD_208"
  VARIABLE CDW_208_X CDW_208 // Window for CD_208 for x
  VARIABLE CDW_208_Y CDW_208 // Window for CD_208 for y
  VARIABLE CDW_208_X_STEP CDW_208 // Window for CD_208 for x-step
  VARIABLE CDW_208_Y_STEP CDW_208 // Window for CD_208 for y-step
 VARIABLE CDW_209_ERROR "Window for CD_209"
  VARIABLE CDW_209_X CDW_209 // Window for CD_209 for x
  VARIABLE CDW_209_Y CDW_209 // Window for CD_209 for y
  VARIABLE CDW_209_X_STEP CDW_209 // Window for CD_209 for x-step
  VARIABLE CDW_209_Y_STEP CDW_209 // Window for CD_209 for y-step
 VARIABLE CDW_210_ERROR "Window for CD_210"
  VARIABLE CDW_210_X CDW_210 // Window for CD_210 for x
  VARIABLE CDW_210_Y CDW_210 // Window for CD_210 for y
  VARIABLE CDW_210_X_STEP CDW_210 // Window for CD_210 for x-step
  VARIABLE CDW_210_Y_STEP CDW_210 // Window for CD_210 for y-step
 VARIABLE CDW_211_ERROR "Window for CD_211"
  VARIABLE CDW_211_X CDW_211 // Window for CD_211 for x
  VARIABLE CDW_211_Y CDW_211 // Window for CD_211 for y
  VARIABLE CDW_211_X_STEP CDW_211 // Window for CD_211 for x-step
  VARIABLE CDW_211_Y_STEP CDW_211 // Window for CD_211 for y-step
 VARIABLE CDW_231_ERROR "Window for CD_231"
  VARIABLE CDW_231_X CDW_231 // Window for CD_231 for x
  VARIABLE CDW_231_Y CDW_231 // Window for CD_231 for y
  VARIABLE CDW_231_X_STEP CDW_231 // Window for CD_231 for x-step
  VARIABLE CDW_231_Y_STEP CDW_231 // Window for CD_231 for y-step
 VARIABLE CD_100_ERROR "Minimum concentrated local Metal 0 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_101_ERROR "Minimum concentrated local Metal 1 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_102_ERROR "Minimum concentrated local Metal 2 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_103_ERROR "Minimum concentrated local Metal 3 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_104_ERROR "Minimum concentrated local Metal 4 density (%), within a 2.1um x 2.1um window size"
 VARIABLE CD_105_ERROR "Minimum concentrated local Metal 5 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_106_ERROR "Minimum concentrated local Metal 6 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_107_ERROR "Minimum concentrated local Metal 7 density (%), within a 2.8um x 2.8um window size"
 VARIABLE CD_131_ERROR "Minimum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CD_200_ERROR "Maximum concentrated local Metal 0 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_201_ERROR "Maximum concentrated local Metal 1 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_202_ERROR "Maximum concentrated local Metal 2 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_203_ERROR "Maximum concentrated local Metal 3 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_204_ERROR "Maximum concentrated local Metal 4 density (%), within a 3.15um x 3.15um window size"
 VARIABLE CD_205_ERROR "Maximum concentrated local Metal 5 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_206_ERROR "Maximum concentrated local Metal 6 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_207_ERROR "Maximum concentrated local Metal 7 density (%), within a 4.5um x 4.5um window size"
 VARIABLE CD_208_ERROR "Maximum concentrated local Metal 8 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_209_ERROR "Maximum concentrated local Metal 9 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_210_ERROR "Maximum concentrated local Metal 10 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_211_ERROR "Maximum concentrated local Metal 11 density (%), within a 8.8um x 8.8um window size"
 VARIABLE CD_231_ERROR "Maximum concentrated N+P density (%), within a 1.96um x 1.96um window size"
 VARIABLE CHN_01_ERROR "CHN ring must include 4 Corner cells, 1 CE12 resistor cell, 1 MT9/VA9 leakage cell and 1 OGD or PGD I/O cell"
 VARIABLE CHN_02_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE CHN_03_ERROR "Min distance of ce12res resistor cell or m9v9 leakage cell or I/O cell (OGD or PGD) away from die corner"
 VARIABLE CHN_04_ERROR "OGD or PGD I/O cell must be placed between the CE12 resistor and MT9/VA9 leakage cells (along the shorter perimeter distance separating the two cells)"
 VARIABLE CHN_05_ERROR "Abutting CHN cells are not allowed to create gaps, jogs or to overlap"
 VARIABLE CHN_06_ERROR "CHN I/O cell must be aligned to EDM I/O cell"
 VARIABLE CHN_07_ERROR "EOA layer in the CHN Ring must overlap with EOA layer in the EDM ring (they must overlap exactly) "
 VARIABLE CHN_08_ERROR "CHN cells dimension not drawn according to spec"
 VARIABLE CHW_01_ERROR "Corner Cell x"
 VARIABLE CHW_02_ERROR "Corner Cell y"
 VARIABLE CHW_03_ERROR "OGD Gap Cell x"
 VARIABLE CHW_04_ERROR "OGD Gap Cell y"
 VARIABLE CHW_05_ERROR "PGD Gap Cell x"
 VARIABLE CHW_06_ERROR "PGD Gap Cell y"
 VARIABLE CHW_07_ERROR "CE12 Resistor Cell x"
 VARIABLE CHW_08_ERROR "CE12 Resistor Cell y"
 VARIABLE CHW_09_ERROR "MT9/VA9 Leakage Cell x"
 VARIABLE CHW_10_ERROR "MT9/VA9 Leakage Cell y"
 VARIABLE CHW_11_ERROR "OGD IO Cell x"
 VARIABLE CHW_12_ERROR "OGD IO Cell y"
 VARIABLE CHW_13_ERROR "PGD IO Cell x"
 VARIABLE CHW_14_ERROR "PGD IO Cell y"
 VARIABLE CMW_05_ERROR "Window for CM_05"
  VARIABLE CMW_05_X CMW_05 // Window for CM_05 for x
  VARIABLE CMW_05_Y CMW_05 // Window for CM_05 for y
  VARIABLE CMW_05_X_STEP CMW_05 // Window for CM_05 for x-step
  VARIABLE CMW_05_Y_STEP CMW_05 // Window for CM_05 for y-step
 VARIABLE CMW_06_ERROR "Window for CM_06"
  VARIABLE CMW_06_X CMW_06 // Window for CM_06 for x
  VARIABLE CMW_06_Y CMW_06 // Window for CM_06 for y
  VARIABLE CMW_06_X_STEP CMW_06 // Window for CM_06 for x-step
  VARIABLE CMW_06_Y_STEP CMW_06 // Window for CM_06 for y-step
 VARIABLE CMW_07_ERROR "Window for CM_07"
  VARIABLE CMW_07_X CMW_07 // Window for CM_07 for x
  VARIABLE CMW_07_Y CMW_07 // Window for CM_07 for y
  VARIABLE CMW_07_X_STEP CMW_07 // Window for CM_07 for x-step
  VARIABLE CMW_07_Y_STEP CMW_07 // Window for CM_07 for y-step
 VARIABLE CMW_08_ERROR "Window for CM_08"
  VARIABLE CMW_08_X CMW_08 // Window for CM_08 for x
  VARIABLE CMW_08_Y CMW_08 // Window for CM_08 for y
  VARIABLE CMW_08_X_STEP CMW_08 // Window for CM_08 for x-step
  VARIABLE CMW_08_Y_STEP CMW_08 // Window for CM_08 for y-step
 VARIABLE CMW_09_ERROR "Window for CM_09"
  VARIABLE CMW_09_X CMW_09 // Window for CM_09 for x
  VARIABLE CMW_09_Y CMW_09 // Window for CM_09 for y
  VARIABLE CMW_09_X_STEP CMW_09 // Window for CM_09 for x-step
  VARIABLE CMW_09_Y_STEP CMW_09 // Window for CM_09 for y-step
 VARIABLE CM_05_ERROR "Minimum cumulative density (M5+M6+M7+M8) (%), within a 7um x 7um window size"
 VARIABLE CM_06_ERROR "Minimum cumulative density (M6+M7+M8+M9) (%), within a 7um x 7um window size"
 VARIABLE CM_07_ERROR "Minimum cumulative density (M7+M8+M9+M10) (%), within a 7um x 7um window size"
 VARIABLE CM_08_ERROR "Minimum cumulative density (M8+M9+M10+M11) (%), within a 7um x 7um window size"
 VARIABLE CM_09_ERROR "Minimum cumulative density (M9+M10+M11+M12) (%), within a 7um x 7um window size"
 VARIABLE DA_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DA_02_ERROR "Transition regions (TRDTOV1) cannot overlap (can abut PGD)"
 VARIABLE DA_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DA_04_ERROR "Minimum PGD facing-edge spacing between V1pitchID layers"
 VARIABLE DA_05_ERROR "TRDTOV1 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DA_06_ERROR "No restriction on number of TGULV poly lines"
 VARIABLE DA_11_ERROR "PGD width of TRDTOV1 ring (OGD running section) (fixed)"
 VARIABLE DA_12_ERROR "OGD width of TRDTOV1 ring (PGD running section) (fixed)"
 VARIABLE DA_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DA_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DA_174-176)"
 VARIABLE DA_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DA_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DA_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DA_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DA_22_ERROR "Minimum space between concave corners of V1pitchID"
 VARIABLE DA_24_ERROR "Minimum width of V1pitchID"
 VARIABLE DA_25_ERROR "Minimum V1pitchID segment length"
 VARIABLE DA_26_ERROR "Minimum V1pitchID hole size (all direction)"
 VARIABLE DA_27_ERROR "Minimum V1pitchID hole area (um^2)"
 VARIABLE DA_30_ERROR "Minimum V1pitchID space (between connected V1pitchID region)"
 VARIABLE DA_31_ERROR "Poly layout in the Digital-to-TGULV Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DA_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DA_33_ERROR "Both digital and TGULV poly ends must flush with OGD edge of TRDTOV1 except three digital dummy polys at the edge of TR"
 VARIABLE DA_35_ERROR "TRDTOV1 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DA_361_ERROR "Fixed width of first 2 poly within TR"
 VARIABLE DA_362_ERROR "Fixed width of 3rd/4th poly within TR (under V1pitchID)"
 VARIABLE DA_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DA_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DA_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DA_38_ERROR "V1pitchID enclosure of first TG poly (or 3rd poly in TR) (fixed value)"
 VARIABLE DA_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DA_44_ERROR "Dummy poly extension beyond poly space in TRDTOV1 around concave corner of V1pitchID"
 VARIABLE DA_45_ERROR "Dummy poly portion around concave corners of V1pitchID as defined by DA_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DA_46_ERROR "Poly space region on next track min.separation (PGD direction) from TR convex corner"
 VARIABLE DA_52_ERROR "TRDTOV1 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TGULV region"
 VARIABLE DA_53_ERROR "Nwell extent OGD into TRDTOV1 layer beyond TGULV-poly line-side, only-allowed value"
 VARIABLE DA_54_ERROR "Nwell extension outside TRDTOV1, only value (PGD)"
 VARIABLE DA_55_ERROR "Nwell outside space to V1pitchID"
 VARIABLE DA_56_ERROR "Nwell inside V1pitchID and ouside cannot merge"
 VARIABLE DA_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DA_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DA_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DA_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DC_00_ERROR "Only Rectangular Diffcon shape is allowed and only allowed with length in gate-direction."
 VARIABLE DC_01_ERROR "Diffcon width, ONLY ALLOWED value"
 VARIABLE DC_02_ERROR "Min required Diffcon length"
 VARIABLE DC_03_ERROR "Diffcon end-to-end (ETE) space (min)"
 VARIABLE DC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE DC_05_ERROR "Max allowed space between any pair of Diffcon and/or Polycon edges, in the smaller of either (OGD or PGD) direction"
 VARIABLE DC_06_ERROR "Max allowed space between any Diffcon edges, diffcon to analog/sram transition regions in the smaller of either direction"
 VARIABLE DC_11_ERROR "Transistor or tap diffusion enclosure of diffcon, max value"
 VARIABLE DC_12_ERROR "All Gate-SD edges require Adjacent Diffcon along the entire gate-SD edge."
 VARIABLE DC_15_ERROR "Minimum Diffcon space to Diffusion, in PGD"
 VARIABLE DC_20_ERROR "All Diffcon line-ends must be on a 21nm grid across the whole die"
 VARIABLE DC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE DC_22_ERROR "Isolated Diffcon (defined by DC_23 AND DC_24) min length"
 VARIABLE DC_23_ERROR "Minimum diffcon space (in OGD) on both sides of the isolated diffcon"
 VARIABLE DC_24_ERROR "Minimum diffcon space (in PGD) from at least one line-end of the isolated diffcon"
 VARIABLE DC_30_ERROR "Min overlap between adjacent line-ends in opposite directions"
 VARIABLE DC_31_ERROR "Min offset between adjacent non-overlapping line-ends in opposite directions"
 VARIABLE DC_32_ERROR "Min overlap between adjacent line-ends in opposite directions, when one of the lines is minimum length"
 VARIABLE DC_33_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length <= DC_34"
 VARIABLE DC_34_ERROR "Max Diffcon length (<=) for DC_33 check [and min length (>) for DC_36 check]"
 VARIABLE DC_35_ERROR "Min overlap between adjacent line-ends in opposite directions, with adjacent same direction offsets"
 VARIABLE DC_36_ERROR "Min overlap between adjacent line-ends in opposite directions, when at least one line-end touches a min ETE space (DC_03) and has length > DC_34"
 VARIABLE DC_37_ERROR "A line end cannot have 2 adjacent lines, one with a positive offset and the other with a negative offset forming a stair step with offset = DC_38"
 VARIABLE DC_38_ERROR "Offset value for DC_37 check"
 VARIABLE DC_50_ERROR "Minimum End-to-End space (DC_03) cannot be enclosed by adjacent-TCN overlaps < DC_52 on 3 or more corners (out of 4)"
 VARIABLE DC_52_ERROR "Overlap between adjacent line ends in the opposite direction that trigger the DC_50 check (<)"
 VARIABLE DF_01_ERROR "Min transistor diffusion/device width (PGD)"
 VARIABLE DF_02_ERROR "Diffusion width must be an integer multiple of DF_01"
 VARIABLE DF_03_ERROR "Min transistor diffusion length (OGD)"
 VARIABLE DF_04_ERROR "Diffusion PGD edges must be centered in poly"
 VARIABLE DF_07_ERROR "Maximum diffusion/device width (PGD), also applies to taps, diodes"
 VARIABLE DF_09_ERROR "Min Diffusion external corner-to-corner space"
 VARIABLE DF_10_ERROR "Minimum transistor diffusion segment lengths OGD"
 VARIABLE DF_19_ERROR "Min Diffusion internal corner-to-corner space"
 VARIABLE DF_31_ERROR "Minimum diffusion space, PGD"
 VARIABLE DF_32_ERROR "Diffusion space PGD must be an integer multiple of DF_31"
 VARIABLE DF_34_ERROR "Maximum allowed spacing between any diffusion edges (transistor or tap), in the smaller of either (OGD or PGD) direction"
 VARIABLE DF_35_ERROR "Transistor/Tap diffusion holes are NOT ALLOWED"
 VARIABLE DF_43_ERROR "Minimum diffusion space, OGD (applies to transistors and taps in all combinations)"
 VARIABLE DF_51_ERROR "Min Tap diffusion width OGD (Ntap or Ptap)"
 VARIABLE DF_52_ERROR "Min Tap diffusion length PGD (Ntap or Ptap)"
 VARIABLE DF_56_ERROR "Min Tap PGD/OGD edges must follow standard diffusion rules"
 VARIABLE DF_80_ERROR "Every diffusion must have a TCN"
 VARIABLE DF_84_ERROR "Min Tap to Transistor diffusion space PGD (within same well)"
 VARIABLE DG_01_ERROR "Diffusion check grid width: fixed value, PGD only"
 VARIABLE DG_02_ERROR "Diffusion check grid space: fixed value, PGD only"
 VARIABLE DG_03_ERROR "Minimum Diffusion check grid length, OGD only"
 VARIABLE DG_04_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid width"
 VARIABLE DG_05_ERROR "Diffusion OGD edge must be centered in drawn Diffusion Check Grid space"
 VARIABLE DI_01_ERROR "Minimum total number of each type of DIC (i.e. nested DIC, isolated DIC) per die"
 VARIABLE DI_02_ERROR "Any two same-type DICs (i.e. any two nested DICs or any two isolated DICs) are not allowed to be placed with any edges (or edge portions) abutting each other."
 VARIABLE DI_03_ERROR "Maximum distance in x- and y-directions between any two isolated DICs (i.e. isolated-to-isolated)"
 VARIABLE DI_04_ERROR "Maximum distance from the perimeter of all isolated DICs to the Die Edge"
 VARIABLE DI_06_ERROR "Maximum distance in x- and y-directions between any two nested DICs (i.e. nested-to-nested)"
 VARIABLE DI_07_ERROR "Maximum distance from the perimeter of all nested DICs to the Die Edge"
 VARIABLE DN_01_ERROR "Deep n-well width (min)"
 VARIABLE DN_02_ERROR "Deep n-well space (min) "
 VARIABLE DN_03_ERROR "Deep n-well overlap of N-well (min) "
 VARIABLE DN_04_ERROR "Min extension of N-well beyond Deep n-well "
 VARIABLE DN_05_ERROR "Min Deep n-well space to N-well outside "
 VARIABLE DN_07_ERROR "Deep n-well enclosure of p-gates (min)"
 VARIABLE DN_08_ERROR "Deep n-well space to p-gates outside the Deep n-well (min)"
 VARIABLE DN_09_ERROR "Deep n-well space to BJTID, CAPID or wellResID (min)"
 VARIABLE DN_10_ERROR "The isolated Pwell inside the Deep n-well must have a Pwell tap (ptap) "
 VARIABLE DN_11_ERROR "Max distance from N+ active diff inside Deep n-well to a ptap connected to Vss "
 VARIABLE DN_12_ERROR "Max distance from N+ active diff (inside Deep n-well) to ntap in N-well (connected to Deep n-well) connected to Vcc* "
 VARIABLE DN_13_ERROR "Min Deep n-well space to diffusions outside (active or tap) "
 VARIABLE DS_00_ERROR "No layouts are allowed to use the SRAMPOLYID except pre-approved bit cell names and pre-approved device template cell names.  "
 VARIABLE DS_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and SRAM regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DS_02_ERROR "Transition regions (TRDTOS) cannot overlap (can abut PGD)"
 VARIABLE DS_03_ERROR "Any transition regions to transition region space OGD"
 VARIABLE DS_04_ERROR "Minimum PGD facing-edge spacing between SRAMPOLYID layers"
 VARIABLE DS_05_ERROR "TRDTOS PGD edge space to Poly check grid outside (fixed value)"
 VARIABLE DS_09_ERROR "Only allowed poly widths in the Transition Ring between Digital and SRAM regions are Digtial or SRAM poly widths."
 VARIABLE DS_11_ERROR "PGD width of TRDTOS ring (OGD running section) (fixed)"
 VARIABLE DS_12_ERROR "OGD width of TRDTOS ring (PGD running section) (fixed)"
 VARIABLE DS_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DS_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DS_174-176)"
 VARIABLE DS_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DS_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DS_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DS_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DS_24_ERROR "SRAMPOLYID to SRAMPOLYID space"
 VARIABLE DS_25_ERROR "Minimum SRAMPOLYID area (um sq)"
 VARIABLE DS_31_ERROR "Poly fixed layout comparison for Digital-to-SRAM Transition Ring"
 VARIABLE DS_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DS_33_ERROR "Both digital and SRAM poly ends must flush with OGD edge of TRDTOS except two digital dummy polys at the edge of TR"
 VARIABLE DS_35_ERROR "TRDTOS OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DS_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DS_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DS_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DS_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DS_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DS_38_ERROR "SRAMPOLYID enclosure of first SRAM poly (or 4th poly in TR) (fixed value)"
 VARIABLE DS_41_ERROR "OGD running section of TRDTOS must have special poly pattern exactly as illustrated"
 VARIABLE DS_50_ERROR "TRDTOS enclosure of 1st two digital polys in TR PGD (fixed value)"
 VARIABLE DS_52_ERROR "TRDTOS layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in SRAM region"
 VARIABLE DS_540_ERROR "TRDTOS enclosure of 1st digital diffcheck (PGD)"
 VARIABLE DS_541_ERROR "Width of digital diffcheck (fixed value)"
 VARIABLE DS_542_ERROR "Digital diffcheck to digital diffcheck space PGD (fixed value)"
 VARIABLE DS_543_ERROR "Digital diffcheck to bitcell diffcheck space OGD (fixed value)"
 VARIABLE DS_544_ERROR "Digital diffcheck to bitcell diffcheck space PGD fixed value"
 VARIABLE DS_60_ERROR "min SRAMPOLYID space to logic diffusion (OGD)"
 VARIABLE DS_601_ERROR "TRDTOULP enclosure of SRAM2 pgd edge"
 VARIABLE DS_602_ERROR "ULP sram Transtion cell overlap of SRAMID2 in pdg direction"
 VARIABLE DS_61_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_62_ERROR "min SRAMPOLYID space to logic diffcheck (OGD)"
 VARIABLE DS_63_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (OGD)"
 VARIABLE DS_64_ERROR "min SRAMPOLYID space to logic diffusion (PGD)"
 VARIABLE DS_645_ERROR "ULC SRAM diffcheck PGD spacing (fixed value)"
 VARIABLE DS_65_ERROR "min SRAMPOLYID enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_66_ERROR "min SRAMPOLYID space to logic diffcheck (PGD)"
 VARIABLE DS_660_ERROR "min SRAMID2space to logic diffusion (OGD)"
 VARIABLE DS_661_ERROR "min SRAMID2 enclosure of bitcell diffusion (OGD)"
 VARIABLE DS_662_ERROR "min SRAMID2 space to logic diffcheck (OGD)"
 VARIABLE DS_663_ERROR "bitcell diffcheck extension over SRAMID2 (OGD, fixed value)"
 VARIABLE DS_664_ERROR "min SRAMID2 space to logic diffusion (PGD)"
 VARIABLE DS_665_ERROR "min SRAMID2 enclosure of bitcell diffusion (PGD)"
 VARIABLE DS_666_ERROR "min SRAMID2 space to logic diffcheck (PGD)"
 VARIABLE DS_667_ERROR "min SRAMID2 enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_67_ERROR "min SRAMPOLYID enclosure of bitcell diffcheck (PGD)"
 VARIABLE DS_68_ERROR "There should be no bitcell diffcheck edge between the last(?) bitcell diffusion OGD edge and SRAMPOLYID"
 VARIABLE DS_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DS_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DS_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DS_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DS_75_ERROR "OGD edge of SRAMTAPID should be line on line w SRAMPOLYID "
 VARIABLE DS_76_ERROR "SRAMTAPID should be fully enclosed by SRAMPOLYID"
 VARIABLE DS_77_ERROR "SRAM tap must be enclosed by SRAMTAPID "
 VARIABLE DS_78_ERROR "Min SRAMTAPID space to bitcell diffusions"
 VARIABLE DS_79_ERROR "SRAM tap diffusion space to bitcell diffusion"
 VARIABLE DS_80_ERROR "min SRAM diffusion hole length (PGD) post DS_81 merge"
 VARIABLE DS_81_ERROR "SRAM diffusions <= DS_81 PGD space, with no diffcheck edge in between are merged before the DS_80 check"
 VARIABLE DS_82_ERROR "fixed SRAM diffusion hole width (OGD) post DS_81 merge "
 VARIABLE DT_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and TG regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DT_02_ERROR "Transition regions (TRDTOV3) cannot overlap (can abut PGD)"
 VARIABLE DT_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DT_04_ERROR "Minimum PGD facing-edge spacing between TGPOLYID layers"
 VARIABLE DT_05_ERROR "TRDTOV3 PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DT_06_ERROR "Number of TG poly lines (not including lines inside TR regions) must be an integer multiple of 4"
 VARIABLE DT_11_ERROR "PGD width of TRDTOV3 ring (OGD running section) (fixed)"
 VARIABLE DT_12_ERROR "OGD width of TRDTOV3 ring (PGD running section) (fixed)"
 VARIABLE DT_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DT_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DT_174-176)"
 VARIABLE DT_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DT_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DT_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DT_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DT_22_ERROR "Minimum space between concave corners of V3pitchID"
 VARIABLE DT_24_ERROR "Minimum OGD width of V3pitchID"
 VARIABLE DT_25_ERROR "Minimum V3pitchID PGD segment length"
 VARIABLE DT_26_ERROR "Minimum V3pitchID hole size (all direction)"
 VARIABLE DT_27_ERROR "Minimum V3pitchID hole area (um^2)"
 VARIABLE DT_30_ERROR "Minimum V3pitchID space (between connected V3pitchID region)"
 VARIABLE DT_31_ERROR "Poly layout in the Digital-to-TG Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DT_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DT_33_ERROR "Both digital and TG poly ends must flush with OGD edge of TRDTOV3 except three digital dummy polys at the edge of TR"
 VARIABLE DT_35_ERROR "TRDTOV3 OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DT_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DT_362_ERROR "Fixed width of 4th poly within TR"
 VARIABLE DT_363_ERROR "Fixed width of 5th poly within TR"
 VARIABLE DT_364_ERROR "Fixed width of 6th poly within TR (this poly is under V3pitchID)"
 VARIABLE DT_371_ERROR "Fixed space between 1st and 2nd poly within TR"
 VARIABLE DT_372_ERROR "Fixed space between 2nd and 3rd poly within TR"
 VARIABLE DT_373_ERROR "Fixed space between 3rd and 4th poly within TR"
 VARIABLE DT_374_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DT_375_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DT_38_ERROR "V3pitchID enclosure of first TG poly (or 6th poly in TR) (fixed value)"
 VARIABLE DT_41_ERROR "OGD running section of TRDTOV3 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DT_44_ERROR "Dummy poly extension beyond poly space in TRDTOV3 around concave corner of V3pitchID"
 VARIABLE DT_45_ERROR "Dummy poly portion around concave corners of V3pitchID as defined by DT_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DT_52_ERROR "TRDTOV3 layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in TG region"
 VARIABLE DT_53_ERROR "Nwell extent OGD into TRDTOV3 layer beyond first TG-poly line-side, only-allowed value"
 VARIABLE DT_54_ERROR "Nwell extension outside TRDTOV3, only value (PGD)"
 VARIABLE DT_55_ERROR "Nwell outside space to V3pitchID"
 VARIABLE DT_56_ERROR "Nwell inside V3pitchID and ouside cannot merge"
 VARIABLE DT_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DT_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DT_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DT_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE DX_01_ERROR "No Diffusion or Polycon (GCN) are allowed in the Transition Ring between Digital and ULP regions. (1/2 poly wide diffusion slivers at inner/outer edges of TR are an exception)"
 VARIABLE DX_02_ERROR "Transition regions (TRDTOULP) cannot overlap (can abut PGD)"
 VARIABLE DX_03_ERROR "Any transition regions to transition region space OGD (min)"
 VARIABLE DX_04_ERROR "Minimum PGD facing-edge spacing between ULPpitchID layers"
 VARIABLE DX_05_ERROR "TRDTOULP PGD edge space to Polycheck grid outside (fixed value)"
 VARIABLE DX_06_ERROR "Number of ULP poly lines (tracks) inside a ULPpitchID (including ones under TRDTOULP) must be 17+10*n (n=0,1,2, . . .)"
 VARIABLE DX_11_ERROR "PGD width of TRDTOULP ring (OGD running section) (fixed)"
 VARIABLE DX_12_ERROR "OGD width of TRDTOULP ring (PGD running section) (fixed)"
 VARIABLE DX_171_ERROR "Diffcons are allowed in PGD section and OGD section of TR (but not in the corner section)"
 VARIABLE DX_172_ERROR "Diffcon in the PGD section of TR must follow all standard diffcon rules except the following rules (DX_174-176)"
 VARIABLE DX_173_ERROR "Min space of TCN in OGD section of TR to the corner section"
 VARIABLE DX_174_ERROR "Min TCN space (in PGD) to the corner section of TR"
 VARIABLE DX_175_ERROR "Diffcon ends in PGD section of TR must be all aligned to each other across the whole width of TR"
 VARIABLE DX_176_ERROR "Diffcons in PGD section of TR must be placed in the middle of poly space"
 VARIABLE DX_177_ERROR "Diffcons are not allowed in poly spaces < 0.042um in TRDTOULP"
 VARIABLE DX_22_ERROR "Minimum space between concave corners of ULPpitchID"
 VARIABLE DX_24_ERROR "Minimum width of ULPpitchID"
 VARIABLE DX_25_ERROR "Minimum ULPpitchID segment length"
 VARIABLE DX_26_ERROR "Minimum ULPpitchID hole size (all direction)"
 VARIABLE DX_27_ERROR "Minimum ULPpitchID hole area (um^2)"
 VARIABLE DX_30_ERROR "Minimum ULPpitchID space (between connected ULPpitchID region)"
 VARIABLE DX_31_ERROR "Poly layout in the Digital-to-ULP Transition Ring must match a fixed poly layout pattern template comparison check"
 VARIABLE DX_32_ERROR "Poly space region min.separation (PGD direction) from TR OGD edge"
 VARIABLE DX_33_ERROR "Both digital and ULP poly ends must flush with OGD edge of TRDTOULP except three digital dummy polys at the edge of TR"
 VARIABLE DX_35_ERROR "TRDTOULP OGD enclosure of first dummy poly line (fixed value)"
 VARIABLE DX_361_ERROR "Fixed width of first 3 poly within TR"
 VARIABLE DX_362_ERROR "Fixed width of 4th/5th/6th/7th poly within TR"
 VARIABLE DX_363_ERROR "Fixed width of 8th poly within TR"
 VARIABLE DX_364_ERROR "Fixed width of 9th-12th poly lines (under ULP pitchID in TR)"
 VARIABLE DX_371_ERROR "Fixed space between polys throuth 1st to 4th poly within TR"
 VARIABLE DX_372_ERROR "Fixed space between 4th and 5th poly within TR"
 VARIABLE DX_373_ERROR "Fixed space between 5th and 6th poly within TR"
 VARIABLE DX_374_ERROR "Fixed space between 6th and 7th poly within TR"
 VARIABLE DX_375_ERROR "Fixed space between 7th and 8th poly within TR"
 VARIABLE DX_376_ERROR "Fixed space between polys through 8th to 12th within TR"
 VARIABLE DX_38_ERROR "ULPpitchID enclosure of first ULP poly (or 9th poly in TR) (fixed value)"
 VARIABLE DX_41_ERROR "OGD running section of TRDTOV1 must have special poly pattern exactly as illustrated in the next page"
 VARIABLE DX_44_ERROR "Dummy poly extension beyond poly space in TRDTOULP around concave corner of ULPpitchID"
 VARIABLE DX_45_ERROR "Dummy poly portion around concave corners of ULPpitchID as defined by DX_44 must not have cuts and must not be used as transistor gate"
 VARIABLE DX_52_ERROR "TRDTOULP layer enclosure of bounding box surrounding all diffusion, Diffcon, and Polycon in ULP region"
 VARIABLE DX_53_ERROR "Nwell extent OGD into TRDTOULP layer beyond ULP-poly line-side, only-allowed value"
 VARIABLE DX_54_ERROR "Nwell extension outside TRDTOULP, only value (PGD)"
 VARIABLE DX_55_ERROR "Nwell outside space to ULPpitchID"
 VARIABLE DX_56_ERROR "Nwell inside ULPpitchID and ouside cannot merge"
 VARIABLE DX_70_ERROR "Special width of TCN in OGD section of TR (fixed)"
 VARIABLE DX_71_ERROR "Min length of OGD TCN in TR"
 VARIABLE DX_72_ERROR "Min end-to-end space between TCN in OGD section of TR"
 VARIABLE DX_73_ERROR "TR OGD section enclosure of TCN side (measured in PGD) (fixed)"
 VARIABLE EA_01_ERROR "Edge-of-Active (EOA) PGD length must be a whole multiple of EA_01"
 VARIABLE EA_02_ERROR "Edge-of-Active (EOA) OGD length must be a whole multiple of EA_02"
 VARIABLE EA_39_ERROR "TM1 space to EOA boundary, PGD (min)"
 VARIABLE EA_40_ERROR "TM1 space to EOA boundary, maximum space"
 VARIABLE EA_44_ERROR "TM1 space to EOA boundary, OGD (min)"
 VARIABLE EA_45_ERROR "CE1/2 space to EOA boundary OGD (min)"
 VARIABLE EA_46_ERROR "CE1/2 space to EOA boundary PGD (min)"
 VARIABLE EA_91_ERROR "At full chip DRC, the EOA and EtchRing must both exist, and they must abut together line-on-line (i.e. with no gaps and no overlaps)."
 VARIABLE EA_92_ERROR "The EOA + EtchRing must be line-on-line covered by the Boundary layer (50;0)."
 VARIABLE EDM_01_ERROR "EOA layer must be present at top level Cell"
 VARIABLE EDM_02_ERROR "Area that is 1.512um from the OGD EOA and 1.68um from the PGD EOA is occupied by EDM cells"
 VARIABLE EDM_03_ERROR "Maximum number of Fill cells per PGD die edge"
 VARIABLE EDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE EDM_05_ERROR "Maximum number of PGD fill cell that can be placed consecutively"
 VARIABLE EDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE EDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE EDM_09_ERROR "Every fifth staircase cell must be a diode staircase cell"
 VARIABLE EDM_10_ERROR "Min distance of I/O cell location away from die corner"
 VARIABLE EDM_11_ERROR "Number of I/O cell placement allowed (either on a OGD or PGD die edge)"
 VARIABLE EDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE EDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE EDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE EDW_01_ERROR "Corner Cell x"
 VARIABLE EDW_02_ERROR "Corner Cell y"
 VARIABLE EDW_03_ERROR "OGD Fill Cell x"
 VARIABLE EDW_04_ERROR "OGD Fill Cell y"
 VARIABLE EDW_05_ERROR "PGD Fill Cell x"
 VARIABLE EDW_06_ERROR "PGD Fill Cell y"
 VARIABLE EDW_07_ERROR "OGD IO Cell x"
 VARIABLE EDW_08_ERROR "OGD IO Cell y"
 VARIABLE EDW_09_ERROR "PGD IO Cell x"
 VARIABLE EDW_10_ERROR "PGD IO Cell y"
 VARIABLE EDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE EDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE EDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE EDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE EDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE EDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE EHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE EHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE EHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE EHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE EHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE EHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE EHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE EHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE EHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE EHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE EHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE EHV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE EHV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE EHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE EHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE EHV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE EHV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE EHV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE EHV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE EHV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE EHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE EHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE ENW_14_ERROR "N-well space (min)"
 VARIABLE ENW_21_ERROR "N+ active diffusion space to extra high voltage nwells (min)"
 VARIABLE ENW_22_ERROR "P+ active diffusion enclosure by extra high voltage nwell (min)"
 VARIABLE ER_01_ERROR "ESD N-well resistor width (min)"
 VARIABLE ER_03_ERROR "ESD N-well resistor space to ESD N-well or regular N-well (min)"
 VARIABLE ER_04_ERROR "ESD N-well enclosure of N+ diffusion inside"
 VARIABLE ER_05_ERROR "ESD N-well resistor space to N+ diffusion outside"
 VARIABLE ER_06_ERROR "ESD N-well resistor space to P+ diffusion outside"
 VARIABLE ER_07_ERROR "ESD N-well resistor space to N+ diffusion outside, when that N+ diffusion is electrically strapped to the ESD N-well layer through Metal0, Metal1, or Metal2"
 VARIABLE ER_08_ERROR "ESD N-well resistor space to Floating diffusion ouside (Floating diffusion has no ViaCon electrically connected to the diffusion) "
 VARIABLE ER_09_ERROR "Poly-blocked ESD resistor length, ONLY ALLOWED value"
 VARIABLE ER_12_ERROR "Min blocked poly resistor width"
 VARIABLE FM_01_ERROR "Maximum area of floating MT0 with zero facing edge component  (sq um)"
 VARIABLE FM_02_ERROR "Max length of floating MT0 edge facing a Vss MT0 edge within 2Xmin spacing"
 VARIABLE FM_03_ERROR "Maximum area of floating MT0 with non-zero facing edge component  (sq um)"
 VARIABLE FM_101_ERROR "Maximum area of floating MT10 with zero facing edge component  (sq um)"
 VARIABLE FM_102_ERROR "Max length of floating MT10 edge facing a Vss MT10 edge within 2Xmin spacing"
 VARIABLE FM_103_ERROR "Maximum area of floating MT10 with non-zero facing edge component  (sq um)"
 VARIABLE FM_11_ERROR "Maximum area of floating MT1 with zero facing edge component  (sq um)"
 VARIABLE FM_111_ERROR "Maximum area of floating MT11 with zero facing edge component  (sq um)"
 VARIABLE FM_112_ERROR "Max length of floating MT11 edge facing a Vss MT11 edge within 2Xmin spacing"
 VARIABLE FM_113_ERROR "Maximum area of floating MT11 with non-zero facing edge component  (sq um)"
 VARIABLE FM_12_ERROR "Max length of floating MT1 edge facing a Vss MT1 edge within 2Xmin spacing"
 VARIABLE FM_121_ERROR "Maximum area of floating MT12 with zero facing edge component  (sq um)"
 VARIABLE FM_122_ERROR "Max length of floating MT12 edge facing a Vss MT12 edge within 2Xmin spacing"
 VARIABLE FM_123_ERROR "Maximum area of floating MT12 with non-zero facing edge component  (sq um)"
 VARIABLE FM_13_ERROR "Maximum area of floating MT1 with non-zero facing edge component  (sq um)"
 VARIABLE FM_21_ERROR "Maximum area of floating MT2 with zero facing edge component  (sq um)"
 VARIABLE FM_22_ERROR "Max length of floating MT2 edge facing a Vss MT2 edge within 2Xmin spacing"
 VARIABLE FM_23_ERROR "Maximum area of floating MT2 with non-zero facing edge component  (sq um)"
 VARIABLE FM_291_ERROR "Maximum floating metal area for MT4  MT0 network  (sq um)"
 VARIABLE FM_292_ERROR "Maximum floating metal area for MT5  MT0 network  (sq um)"
 VARIABLE FM_293_ERROR "Maximum floating metal area for MT6  MT0 network  (sq um)"
 VARIABLE FM_294_ERROR "Maximum floating metal area for MT7  MT0 network  (sq um)"
 VARIABLE FM_295_ERROR "Maximum floating metal area for MT8  MT0 network  (sq um)"
 VARIABLE FM_296_ERROR "Maximum floating metal area for MT9  MT0 network  (sq um)"
 VARIABLE FM_297_ERROR "Maximum floating metal area for MT10  MT0 network  (sq um)"
 VARIABLE FM_298_ERROR "Maximum floating metal area for MT11  MT0 network  (sq um)"
 VARIABLE FM_299_ERROR "Maximum floating metal area for MT12  MT0 network  (sq um)"
 VARIABLE FM_31_ERROR "Maximum area of floating MT3 with zero facing edge component  (sq um)"
 VARIABLE FM_32_ERROR "Max length of floating MT3 edge facing a Vss MT3 edge within 2Xmin spacing"
 VARIABLE FM_33_ERROR "Maximum area of floating MT3 with non-zero facing edge component  (sq um)"
 VARIABLE FM_41_ERROR "Maximum area of floating MT4 with zero facing edge component  (sq um)"
 VARIABLE FM_42_ERROR "Max length of floating MT4 edge facing a Vss MT4 edge within 2Xmin spacing"
 VARIABLE FM_43_ERROR "Maximum area of floating MT4 with non-zero facing edge component  (sq um)"
 VARIABLE FM_51_ERROR "Maximum area of floating MT5 with zero facing edge component  (sq um)"
 VARIABLE FM_52_ERROR "Max length of floating MT5 edge facing a Vss MT5 edge within 2Xmin spacing"
 VARIABLE FM_53_ERROR "Maximum area of floating MT5 with non-zero facing edge component  (sq um)"
 VARIABLE FM_61_ERROR "Maximum area of floating MT6 with zero facing edge component  (sq um)"
 VARIABLE FM_62_ERROR "Max length of floating MT6 edge facing a Vss MT6 edge within 2Xmin spacing"
 VARIABLE FM_63_ERROR "Maximum area of floating MT6 with non-zero facing edge component  (sq um)"
 VARIABLE FM_71_ERROR "Maximum area of floating MT7 with zero facing edge component  (sq um)"
 VARIABLE FM_72_ERROR "Max length of floating M7 edge facing a Vss MT7 edge within 2Xmin spacing"
 VARIABLE FM_73_ERROR "Maximum area of floating MT7 with non-zero facing edge component  (sq um)"
 VARIABLE FM_81_ERROR "Maximum area of floating MT8 with zero facing edge component  (sq um)"
 VARIABLE FM_82_ERROR "Max length of floating MT8 edge facing a Vss MT8 edge within 2Xmin spacing"
 VARIABLE FM_83_ERROR "Maximum area of floating MT8 with non-zero facing edge component  (sq um)"
 VARIABLE FM_91_ERROR "Maximum area of floating MT9 with zero facing edge component  (sq um)"
 VARIABLE FM_92_ERROR "Max length of floating MT9 edge facing a Vss MT9 edge within 2Xmin spacing"
 VARIABLE FM_93_ERROR "Maximum area of floating MT9 with non-zero facing edge component  (sq um)"
 VARIABLE FM_B1_ERROR "Floating bumps are not allowed"
 VARIABLE FM_T1_ERROR "Maximum length of floating TM1"
 VARIABLE GD_01_ERROR "Minimum Global Exposed P-diffusion density (%)"
 VARIABLE GD_02_ERROR "Minimum Global Exposed N-diffusion density (%)"
 VARIABLE GD_100_ERROR "Minimum Global Metal 0 Layer density (%)"
 VARIABLE GD_101_ERROR "Minimum Global Metal 1 Layer density (%)"
 VARIABLE GD_102_ERROR "Minimum Global Metal 2 Layer density (%)"
 VARIABLE GD_103_ERROR "Minimum Global Metal 3 Layer density (%)"
 VARIABLE GD_104_ERROR "Minimum Global Metal 4 Layer density (%)"
 VARIABLE GD_105_ERROR "Minimum Global Metal 5 Layer density (%)"
 VARIABLE GD_106_ERROR "Minimum Global Metal 6 Layer density (%)"
 VARIABLE GD_107_ERROR "Minimum Global Metal 7 Layer density (%)"
 VARIABLE GD_108_ERROR "Minimum Global Metal 8 Layer density (%)"
 VARIABLE GD_109_ERROR "Minimum Global Metal 9 Layer density (%)"
 VARIABLE GD_110_ERROR "Minimum Global Metal 10 Layer density (%)"
 VARIABLE GD_111_ERROR "Minimum Global Metal 11 Layer density (%)"
 VARIABLE GD_112_ERROR "Minimum Global Metal 12 Layer density (%)"
 VARIABLE GD_120_ERROR "Minimum Global TM1 Layer density (%)"
 VARIABLE GD_121_ERROR "Minimum Global CE1 Layer density (%)"
 VARIABLE GD_122_ERROR "Minimum Global CE2 Layer density (%)"
 VARIABLE GD_123_ERROR "Minimum Global CE3 Layer density (%)"
 VARIABLE GD_200_ERROR "Max Global Metal 0 layer density (%)"
 VARIABLE GD_201_ERROR "Max Global Metal 1 layer density (%)"
 VARIABLE GD_202_ERROR "Max Global Metal 2 layer density (%)"
 VARIABLE GD_203_ERROR "Max Global Metal 3 layer density (%)"
 VARIABLE GD_204_ERROR "Max Global Metal 4 layer density (%)"
 VARIABLE GD_205_ERROR "Max Global Metal 5 layer density (%)"
 VARIABLE GD_206_ERROR "Max Global Metal 6 layer density (%)"
 VARIABLE GD_207_ERROR "Max Global Metal 7 layer density (%)"
 VARIABLE GD_208_ERROR "Max Global Metal 8 layer density (%)"
 VARIABLE GD_209_ERROR "Max Global Metal 9 layer density (%)"
 VARIABLE GD_21_ERROR "Maximum Global Exposed P-diffusion density (%)"
 VARIABLE GD_210_ERROR "Max Global Metal 10 layer density (%)"
 VARIABLE GD_211_ERROR "Max Global Metal 11 layer density (%)"
 VARIABLE GD_212_ERROR "Max Global Metal 12 layer density (%)"
 VARIABLE GD_22_ERROR "Maximum Global Exposed N-diffusion density (%)"
 VARIABLE GD_51_ERROR "Min Global RDL density (%)"
 VARIABLE GD_52_ERROR "Max Global RDL density (%)"
 VARIABLE GR_01_ERROR "Min required TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_02_ERROR "Max allowed TCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_03_ERROR "Min required TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_04_ERROR "Max allowed TCN+GCN density (%), within a 3.92um x 3.92um window size"
 VARIABLE GR_05_ERROR "Oversize of GCN resistor cell boundary to form check regions for GR_01/02/03/04"
 VARIABLE HNW_14_ERROR "N-well space (min)"
 VARIABLE HNW_21_ERROR "N+ active diffusion space to high voltage nwells (min)"
 VARIABLE HNW_22_ERROR "P+ active diffusion enclosure by high voltage nwell (min)"
 VARIABLE HV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE HV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE HV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE HV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE HV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE HV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE HV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE HV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE HV_18_ERROR "Via3-Via3 space (min)"
 VARIABLE HV_19_ERROR "Via4-Via4 space (min)"
 VARIABLE HV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE HV_22_ERROR "Via2-Via3 space (min)"
 VARIABLE HV_23_ERROR "Via3-Via4 space (min)"
 VARIABLE HV_24_ERROR "Via4-Metal4 space (min)"
 VARIABLE HV_25_ERROR "Via5-Via6 space (min)"
 VARIABLE HV_26_ERROR "Via6-Via7 space (min)"
 VARIABLE HV_27_ERROR "Via6-Metal6 space (min)"
 VARIABLE HV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE HV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE HV_90_ERROR "Gates with NACID or GATED_NACID cannot be connected to HV or EHV or UHV nets"
 VARIABLE IPB_00_ERROR "Max ratio of Metal area to Total PMOS gate edge  (um^2 /um)"
 VARIABLE IPB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPDW_111_ERROR "Limit Ratio of Metal area (on the PMOS source) to N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPDW_191_ERROR "Limit Ratio of Metal or GCN+TCN area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_193_ERROR "Limit Ratio of TM1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_201_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPDW_391_ERROR "Limit Ratio of Metal area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPDW_395_ERROR "Limit Ratio of Metal area to n-transistor (TG-gNAC) Ze, for TG n-transistor protection  (um)"
 VARIABLE IPDW_611_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um) in isolated pwell"
 VARIABLE IPD_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_01_ERROR "Metal-0"
 VARIABLE IPD_02_ERROR "Metal-1"
 VARIABLE IPD_03_ERROR "Metal-2"
 VARIABLE IPD_04_ERROR "Metal-3"
 VARIABLE IPD_05_ERROR "Metal-4"
 VARIABLE IPD_06_ERROR "Metal-5"
 VARIABLE IPD_07_ERROR "Metal-6"
 VARIABLE IPD_08_ERROR "Metal-7"
 VARIABLE IPD_09_ERROR "Metal-8"
 VARIABLE IPD_10_ERROR "Metal-9"
 VARIABLE IPD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPD_101_ERROR "Metal-0"
 VARIABLE IPD_102_ERROR "Metal-1"
 VARIABLE IPD_103_ERROR "Metal-2"
 VARIABLE IPD_104_ERROR "Metal-3"
 VARIABLE IPD_105_ERROR "Metal-4"
 VARIABLE IPD_106_ERROR "Metal-5"
 VARIABLE IPD_107_ERROR "Metal-6"
 VARIABLE IPD_108_ERROR "Metal-7"
 VARIABLE IPD_109_ERROR "Metal-8"
 VARIABLE IPD_11_ERROR "Metal-10"
 VARIABLE IPD_110_ERROR "Metal-9"
 VARIABLE IPD_111_ERROR "Metal-10"
 VARIABLE IPD_112_ERROR "Metal-11"
 VARIABLE IPD_113_ERROR "TM1"
 VARIABLE IPD_114_ERROR "Metal-12"
 VARIABLE IPD_12_ERROR "Metal-11"
 VARIABLE IPD_13_ERROR "TM1"
 VARIABLE IPD_14_ERROR "Metal-12"
 VARIABLE IPD_200_ERROR "ViaCN"
 VARIABLE IPD_201_ERROR "Via0"
 VARIABLE IPD_202_ERROR "Via1 "
 VARIABLE IPD_203_ERROR "Via2 "
 VARIABLE IPD_204_ERROR "Via3 "
 VARIABLE IPD_205_ERROR "Via4"
 VARIABLE IPD_206_ERROR "Via5"
 VARIABLE IPD_207_ERROR "Via6"
 VARIABLE IPD_208_ERROR "Via7"
 VARIABLE IPD_209_ERROR "Via8"
 VARIABLE IPD_210_ERROR "Via9"
 VARIABLE IPD_211_ERROR "Via10"
 VARIABLE IPD_212_ERROR "Via11"
 VARIABLE IPD_213_ERROR "Via12"
 VARIABLE IPD_300_ERROR "ViaCN"
 VARIABLE IPD_301_ERROR "Via0"
 VARIABLE IPD_302_ERROR "Via1 "
 VARIABLE IPD_303_ERROR "Via2 "
 VARIABLE IPD_304_ERROR "Via3 "
 VARIABLE IPD_305_ERROR "Via4"
 VARIABLE IPD_306_ERROR "Via5"
 VARIABLE IPD_307_ERROR "Via6"
 VARIABLE IPD_308_ERROR "Via7"
 VARIABLE IPD_309_ERROR "Via8"
 VARIABLE IPD_310_ERROR "Via9"
 VARIABLE IPD_311_ERROR "Via10"
 VARIABLE IPD_312_ERROR "Via11"
 VARIABLE IPD_313_ERROR "Via12"
 VARIABLE IPD_405_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_406_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_407_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_408_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_409_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_410_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_411_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_412_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_413_ERROR "Via12 (vcc nodes)"
 VARIABLE IPD_505_ERROR "Via4 (vcc nodes)"
 VARIABLE IPD_506_ERROR "Via5 (vcc nodes)"
 VARIABLE IPD_507_ERROR "Via6 (vcc nodes)"
 VARIABLE IPD_508_ERROR "Via7 (vcc nodes)"
 VARIABLE IPD_509_ERROR "Via8 (vcc nodes)"
 VARIABLE IPD_510_ERROR "Via9 (vcc nodes)"
 VARIABLE IPD_511_ERROR "Via10 (vcc nodes)"
 VARIABLE IPD_512_ERROR "Via11 (vcc nodes)"
 VARIABLE IPD_513_ERROR "Via12 (vcc nodes)"
 VARIABLE IPD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_601_ERROR "Limit Ratio of TM1 area to N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_602_ERROR "Limit Ratio of TV1 area to logic/SRAM N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPD_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPD_612_ERROR "Limit ratio of TV1 area connected to nwell  to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge without sub-tap"
 VARIABLE IPGTM1_05_ERROR "Limit Ratio of TM1 area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_00_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_01_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 N-transistors"
 VARIABLE IPG_02_ERROR "Limit Ratio of Metal or GCN+TCNarea SRAM N-transistors"
 VARIABLE IPG_03_ERROR "Limit Ratio of Metal or GCN+TCNarea to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_04_ERROR "Limit Ratio of Metal or GCN+TCNarea to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_05_ERROR "Limit Ratio of Metal area to nwell area  (um^2 /um^2)."
 VARIABLE IPG_100_ERROR "Limit Ratio of Metal to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_101_ERROR "Limit Ratio of Metal to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_200_ERROR "Max TM1/Z"
 VARIABLE IPG_300_ERROR "Limit Ratio of TV1 area to nom N-transistor Ze   (um^2 /um)"
 VARIABLE IPG_301_ERROR "Limit Ratio of TV1 area to uv1/uv2 N-transistors"
 VARIABLE IPG_302_ERROR "Limit Ratio of TV1 area SRAM N-transistors"
 VARIABLE IPG_303_ERROR "Limit Ratio of TV1 area to nom inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_304_ERROR "Limit Ratio of TV1 area to uv1/uv2 inverter with sub-tap Ze (smaller of N/P Z)  (um^2 /um)"
 VARIABLE IPG_305_ERROR "Limit Ratio of TV1 area to nwell area  (um^2 /um^2)"
 VARIABLE IPG_400_ERROR "Limit Ratio of TV1 area to esd-diode ndiff area  (um^2 /um^2)"
 VARIABLE IPG_401_ERROR "Limit Ratio of TV1 area to power clamp pmos Z  (um^2 /um)"
 VARIABLE IPG_610_ERROR "Limit ratio of Metal or GCN+TCN area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_611_ERROR "Limit ratio of TM1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPG_612_ERROR "Limit ratio of TV1 area connected to nwell to PMOS/gbnwell Ze (um^2/um) connected to nmos discharge with sub-tap"
 VARIABLE IPNWD_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWD_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to NAC"
 VARIABLE IPNWG_101_ERROR "Limit Metal or GCN+TCN area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_102_ERROR "Limit TM1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWG_103_ERROR "Limit TV1 area to Pdiff Z (um^2/um) connected to GNAC"
 VARIABLE IPNWN_01_ERROR "Max ratio of GCN+TCN area to victim nwell area"
 VARIABLE IPNWN_02_ERROR "Max ratio of metal to victim nwell area"
 VARIABLE IPNWN_03_ERROR "Max via to victim nwell area"
 VARIABLE IPNWN_04_ERROR "Max ratio of TM1 to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPNWN_05_ERROR "Max TV1 area to victim nwell area (0 means effectively not allowed)"
 VARIABLE IPN_00_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_01_ERROR "Metal-0"
 VARIABLE IPN_02_ERROR "Metal-1"
 VARIABLE IPN_03_ERROR "Metal-2"
 VARIABLE IPN_04_ERROR "Metal-3"
 VARIABLE IPN_05_ERROR "Metal-4"
 VARIABLE IPN_06_ERROR "Metal-5"
 VARIABLE IPN_07_ERROR "Metal-6"
 VARIABLE IPN_08_ERROR "Metal-7"
 VARIABLE IPN_09_ERROR "Metal-8"
 VARIABLE IPN_10_ERROR "Metal-9"
 VARIABLE IPN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_101_ERROR "Metal-0"
 VARIABLE IPN_102_ERROR "Metal-1"
 VARIABLE IPN_103_ERROR "Metal-2"
 VARIABLE IPN_104_ERROR "Metal-3"
 VARIABLE IPN_105_ERROR "Metal-4"
 VARIABLE IPN_106_ERROR "Metal-5"
 VARIABLE IPN_107_ERROR "Metal-6"
 VARIABLE IPN_108_ERROR "Metal-7"
 VARIABLE IPN_109_ERROR "Metal-8"
 VARIABLE IPN_11_ERROR "Metal-10"
 VARIABLE IPN_110_ERROR "Metal-9"
 VARIABLE IPN_111_ERROR "Metal-10"
 VARIABLE IPN_112_ERROR "Metal-11"
 VARIABLE IPN_113_ERROR "TM1"
 VARIABLE IPN_114_ERROR "Metal-12"
 VARIABLE IPN_12_ERROR "Metal-11"
 VARIABLE IPN_13_ERROR "TM1"
 VARIABLE IPN_14_ERROR "Metal-12"
 VARIABLE IPN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPN_201_ERROR "Metal-0"
 VARIABLE IPN_202_ERROR "Metal-1"
 VARIABLE IPN_203_ERROR "Metal-2"
 VARIABLE IPN_204_ERROR "Metal-3"
 VARIABLE IPN_205_ERROR "Metal-4"
 VARIABLE IPN_206_ERROR "Metal-5"
 VARIABLE IPN_207_ERROR "Metal-6"
 VARIABLE IPN_208_ERROR "Metal-7"
 VARIABLE IPN_209_ERROR "Metal-8"
 VARIABLE IPN_210_ERROR "Metal-9"
 VARIABLE IPN_211_ERROR "Metal-10"
 VARIABLE IPN_212_ERROR "Metal-11"
 VARIABLE IPN_213_ERROR "TM1"
 VARIABLE IPN_214_ERROR "Metal-12"
 VARIABLE IPN_300_ERROR "ViaCN"
 VARIABLE IPN_301_ERROR "Via0"
 VARIABLE IPN_302_ERROR "Via1"
 VARIABLE IPN_303_ERROR "Via2"
 VARIABLE IPN_304_ERROR "Via3"
 VARIABLE IPN_305_ERROR "Via4"
 VARIABLE IPN_306_ERROR "Via5"
 VARIABLE IPN_307_ERROR "Via6"
 VARIABLE IPN_308_ERROR "Via7"
 VARIABLE IPN_309_ERROR "Via8"
 VARIABLE IPN_310_ERROR "Via9"
 VARIABLE IPN_311_ERROR "Via10"
 VARIABLE IPN_312_ERROR "Via11"
 VARIABLE IPN_313_ERROR "Via12"
 VARIABLE IPN_400_ERROR "ViaCN"
 VARIABLE IPN_401_ERROR "Via0"
 VARIABLE IPN_402_ERROR "Via1"
 VARIABLE IPN_403_ERROR "Via2"
 VARIABLE IPN_404_ERROR "Via3"
 VARIABLE IPN_405_ERROR "Via4"
 VARIABLE IPN_406_ERROR "Via5"
 VARIABLE IPN_407_ERROR "Via6"
 VARIABLE IPN_408_ERROR "Via7"
 VARIABLE IPN_409_ERROR "Via8"
 VARIABLE IPN_410_ERROR "Via9"
 VARIABLE IPN_411_ERROR "Via10"
 VARIABLE IPN_412_ERROR "Via11"
 VARIABLE IPN_413_ERROR "Via12"
 VARIABLE IPTB_00_ERROR "Max ratio of Metal area to Total PMOS TG gate edge  (um^2 /um)"
 VARIABLE IPTB_01_ERROR "Limit Ratio of Metal area (on the PMOS source) to TG N-discharge-transistor Ze  (um^2 /um)"
 VARIABLE IPTD_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTD_101_ERROR "Metal-0"
 VARIABLE IPTD_102_ERROR "Metal-1"
 VARIABLE IPTD_103_ERROR "Metal-2"
 VARIABLE IPTD_104_ERROR "Metal-3"
 VARIABLE IPTD_105_ERROR "Metal-4"
 VARIABLE IPTD_106_ERROR "Metal-5"
 VARIABLE IPTD_107_ERROR "Metal-6"
 VARIABLE IPTD_108_ERROR "Metal-7"
 VARIABLE IPTD_109_ERROR "Metal-8"
 VARIABLE IPTD_110_ERROR "Metal-9"
 VARIABLE IPTD_111_ERROR "Metal-10"
 VARIABLE IPTD_112_ERROR "Metal-11"
 VARIABLE IPTD_113_ERROR "TM1"
 VARIABLE IPTD_114_ERROR "Metal-12"
 VARIABLE IPTD_600_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor Drain Ze (um^2 /um) no sub-tap"
 VARIABLE IPTG_00_ERROR "Limit Ratio of Metal or GCN+TCN area to TG N-transistor gNAC Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTG_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_101_ERROR "Metal-0"
 VARIABLE IPTG_102_ERROR "Metal-1"
 VARIABLE IPTG_103_ERROR "Metal-2"
 VARIABLE IPTG_104_ERROR "Metal-3"
 VARIABLE IPTG_105_ERROR "Metal-4"
 VARIABLE IPTG_106_ERROR "Metal-5"
 VARIABLE IPTG_107_ERROR "Metal-6"
 VARIABLE IPTG_108_ERROR "Metal-7"
 VARIABLE IPTG_109_ERROR "Metal-8"
 VARIABLE IPTG_110_ERROR "Metal-9"
 VARIABLE IPTG_111_ERROR "Metal-10"
 VARIABLE IPTG_112_ERROR "Metal-11"
 VARIABLE IPTG_113_ERROR "TM1"
 VARIABLE IPTG_114_ERROR "Metal-12"
 VARIABLE IPTG_600_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTG_601_ERROR "Metal-0"
 VARIABLE IPTG_602_ERROR "Metal-1"
 VARIABLE IPTG_603_ERROR "Metal-2"
 VARIABLE IPTG_604_ERROR "Metal-3"
 VARIABLE IPTG_605_ERROR "Metal-4"
 VARIABLE IPTG_606_ERROR "Metal-5"
 VARIABLE IPTG_607_ERROR "Metal-6"
 VARIABLE IPTG_608_ERROR "Metal-7"
 VARIABLE IPTG_609_ERROR "Metal-8"
 VARIABLE IPTG_610_ERROR "Metal-9"
 VARIABLE IPTG_611_ERROR "Metal-10"
 VARIABLE IPTG_612_ERROR "Metal-11"
 VARIABLE IPTG_613_ERROR "TM1"
 VARIABLE IPTG_614_ERROR "Metal-12"
 VARIABLE IPTG_700_ERROR "Limit Ratio of Metal or GCN+TCN area to UHV TG gNAC template Ze (um^2 /um), for TG-gNAC protection"
 VARIABLE IPTN_100_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_101_ERROR "Metal-0"
 VARIABLE IPTN_102_ERROR "Metal-1"
 VARIABLE IPTN_103_ERROR "Metal-2"
 VARIABLE IPTN_104_ERROR "Metal-3"
 VARIABLE IPTN_105_ERROR "Metal-4"
 VARIABLE IPTN_106_ERROR "Metal-5"
 VARIABLE IPTN_107_ERROR "Metal-6"
 VARIABLE IPTN_108_ERROR "Metal-7"
 VARIABLE IPTN_109_ERROR "Metal-8"
 VARIABLE IPTN_110_ERROR "Metal-9"
 VARIABLE IPTN_111_ERROR "Metal-10"
 VARIABLE IPTN_112_ERROR "Metal-11"
 VARIABLE IPTN_113_ERROR "TM1"
 VARIABLE IPTN_114_ERROR "Metal-12"
 VARIABLE IPTN_200_ERROR "GCN+TCN (Polycon+Diffcon)"
 VARIABLE IPTN_201_ERROR "Metal-0"
 VARIABLE IPTN_202_ERROR "Metal-1"
 VARIABLE IPTN_203_ERROR "Metal-2"
 VARIABLE IPTN_204_ERROR "Metal-3"
 VARIABLE IPTN_205_ERROR "Metal-4"
 VARIABLE IPTN_206_ERROR "Metal-5"
 VARIABLE IPTN_207_ERROR "Metal-6"
 VARIABLE IPTN_208_ERROR "Metal-7"
 VARIABLE IPTN_209_ERROR "Metal-8"
 VARIABLE IPTN_210_ERROR "Metal-9"
 VARIABLE IPTN_211_ERROR "Metal-10"
 VARIABLE IPTN_212_ERROR "Metal-11"
 VARIABLE IPTN_213_ERROR "TM1"
 VARIABLE IPTN_214_ERROR "Metal-12"
 VARIABLE IPT_01_ERROR "Max ratio of field poly area to active TG gate poly area  (um^2 / um^2)"
 VARIABLE IPT_02_ERROR "Max ratio of GCN area to TG n-gate area  (um^2 / um^2)"
 VARIABLE IPT_03_ERROR "Max ratio of GCN area to TG p-gate area  (um^2 / um^2)"
 VARIABLE IP_01_ERROR "Max ratio of field poly area to active gate poly area  (um^2 / um^2)"
 VARIABLE IP_02_ERROR "Max ratio of GCN area to n-gate area  (um^2 / um^2)"
 VARIABLE IP_03_ERROR "Max ratio of GCN area to p-gate area  (um^2 / um^2)"
 VARIABLE J_01_ERROR "N+ S/D block width (post generation)"
 VARIABLE J_02_ERROR "N+ S/D block space (post generation)"
 VARIABLE J_03_ERROR "N+ S/D block space to active n+ diff (OGD)"
 VARIABLE J_04_ERROR "N+ S/D block space to n+ well tap diff (OGD)"
 VARIABLE J_05_ERROR "N+ S/D block encl of active p+ diff (OGD)"
 VARIABLE J_06_ERROR "N+ S/D block encl of p+ substrate tap diff (OGD)"
 VARIABLE J_07_ERROR "n-well enclosure of N+ s/d block"
 VARIABLE J_08_ERROR "Min generated nsd/ntp block area (in sq u. area)"
 VARIABLE J_09_ERROR "Min generated nsd/ntp hole area (in sq u. area)"
 VARIABLE J_10_ERROR "n-well enclosure of N-tip block"
 VARIABLE J_11_ERROR "N-tip block space to active n-diffusion edge"
 VARIABLE J_12_ERROR "N-tip block encl of active p-diffusion edge"
 VARIABLE J_13_ERROR "Minimum synthesized N+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE J_14_ERROR "Minimum synthesized N+ S/D block convex corner encl of active p+ diff corner"
 VARIABLE J_15_ERROR "Minimum synthesized N+ S/D block concave corner space to active n+ diff corner"
 VARIABLE J_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE J_21_ERROR "N-tip block width"
 VARIABLE J_22_ERROR "N-tip block space"
 VARIABLE J_23_ERROR "N+ S/D block space to active n+ diff (PGD)"
 VARIABLE J_24_ERROR "N-tip block pitch"
 VARIABLE J_25_ERROR "N+ S/D block encl of active p+ diff (PGD)"
 VARIABLE J_41_ERROR "N+ S/D segment lengths less than J_41 are subject to rules J_42/43 on the adjacent edges"
 VARIABLE J_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE J_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE J_44_ERROR "N+ S/D block space to n+ well tap diff (PGD)"
 VARIABLE J_46_ERROR "N+ S/D block encl of p+ substrate tap diff (PGD)"
 VARIABLE J_81_ERROR "Minimum synthesized N+ S/D block space after J_82 oversize (checked edge-to-edge only)"
 VARIABLE J_82_ERROR "Oversize value for the J_81 check"
 VARIABLE K_01_ERROR "P+ S/D block width"
 VARIABLE K_02_ERROR "P+ S/D block space"
 VARIABLE K_03_ERROR "P+ S/D block space to active p+ diff (OGD)"
 VARIABLE K_04_ERROR "P+ S/D block space to p+ sub tap diff (OGD)"
 VARIABLE K_05_ERROR "P+ S/D block encl of active n+ diff (OGD)"
 VARIABLE K_06_ERROR "P+ S/D block encl of n+ well tap diff (OGD)"
 VARIABLE K_07_ERROR "P+ S/D block space to n-well edge"
 VARIABLE K_08_ERROR "Min generated psd/ptp block area (in sq u. area)"
 VARIABLE K_09_ERROR "Min generated psd/ptp hole area (in sq u. area)"
 VARIABLE K_10_ERROR "P-tip block space to n-well edge"
 VARIABLE K_11_ERROR "P-tip block space to active p-diffusion edge"
 VARIABLE K_12_ERROR "P-tip block encl of active n-diffusion edge"
 VARIABLE K_13_ERROR "Minimum synthesized P+ S/D block segment lengths, when both adjacent at a corner"
 VARIABLE K_14_ERROR "Minimum synthesized P+ S/D block convex corner encl of active n+ diff corner"
 VARIABLE K_15_ERROR "Minimum synthesized P+ S/D block concave corner space to active p+ diff corner"
 VARIABLE K_16_ERROR "Minimum pitch (width+space) on synthesized mask"
 VARIABLE K_21_ERROR "P-tip block width"
 VARIABLE K_22_ERROR "P-tip block space"
 VARIABLE K_23_ERROR "P+ S/D block space to active p+ diff (PGD)"
 VARIABLE K_24_ERROR "P-tip block pitch"
 VARIABLE K_25_ERROR "P+ S/D block encl of active n+ diff (PGD)"
 VARIABLE K_41_ERROR "P+ S/D segment lengths less than K_41 are subject to rules K_42/43 on the adjacent edges"
 VARIABLE K_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE K_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE K_44_ERROR "P+ S/D block space to p+ sub tap diff (PGD)"
 VARIABLE K_46_ERROR "P+ S/D block encl of n+ well tap diff (PGD)"
 VARIABLE K_81_ERROR "Minimum synthesized P+ S/D opening space after K_82 oversize (checked edge-to-edge only)"
 VARIABLE K_82_ERROR "Oversize value for the K_81 check"
 VARIABLE LDIP_101_ERROR "Poly upsize for LDI_01/02"
 VARIABLE LDIW_01_ERROR "Window for LDI_01"
  VARIABLE LDIW_01_X LDIW_01 // Window for LDI_01 for x
  VARIABLE LDIW_01_Y LDIW_01 // Window for LDI_01 for y
  VARIABLE LDIW_01_X_STEP LDIW_01 // Window for LDI_01 for x-step
  VARIABLE LDIW_01_Y_STEP LDIW_01 // Window for LDI_01 for y-step
 VARIABLE LDIW_02_ERROR "Window for LDI_02"
  VARIABLE LDIW_02_X LDIW_02 // Window for LDI_02 for x
  VARIABLE LDIW_02_Y LDIW_02 // Window for LDI_02 for y
  VARIABLE LDIW_02_X_STEP LDIW_02 // Window for LDI_02 for x-step
  VARIABLE LDIW_02_Y_STEP LDIW_02 // Window for LDI_02 for y-step
 VARIABLE LDIW_120_ERROR "Window for LDI_120"
  VARIABLE LDIW_120_X LDIW_120 // Window for LDI_120 for x
  VARIABLE LDIW_120_Y LDIW_120 // Window for LDI_120 for y
  VARIABLE LDIW_120_X_STEP LDIW_120 // Window for LDI_120 for x-step
  VARIABLE LDIW_120_Y_STEP LDIW_120 // Window for LDI_120 for y-step
 VARIABLE LDIW_220_ERROR "Window for LDI_220"
  VARIABLE LDIW_220_X LDIW_220 // Window for LDI_220 for x
  VARIABLE LDIW_220_Y LDIW_220 // Window for LDI_220 for y
  VARIABLE LDIW_220_X_STEP LDIW_220 // Window for LDI_220 for x-step
  VARIABLE LDIW_220_Y_STEP LDIW_220 // Window for LDI_220 for y-step
 VARIABLE LDIW_500_ERROR "Window for LDI_500"
  VARIABLE LDIW_500_X LDIW_500 // Window for LDI_500 for x
  VARIABLE LDIW_500_Y LDIW_500 // Window for LDI_500 for y
  VARIABLE LDIW_500_X_STEP LDIW_500 // Window for LDI_500 for x-step
  VARIABLE LDIW_500_Y_STEP LDIW_500 // Window for LDI_500 for y-step
 VARIABLE LDIW_501_ERROR "Window for LDI_501"
  VARIABLE LDIW_501_X LDIW_501 // Window for LDI_501 for x
  VARIABLE LDIW_501_Y LDIW_501 // Window for LDI_501 for y
  VARIABLE LDIW_501_X_STEP LDIW_501 // Window for LDI_501 for x-step
  VARIABLE LDIW_501_Y_STEP LDIW_501 // Window for LDI_501 for y-step
 VARIABLE LDIW_502_ERROR "Window for LDI_502"
  VARIABLE LDIW_502_X LDIW_502 // Window for LDI_502 for x
  VARIABLE LDIW_502_Y LDIW_502 // Window for LDI_502 for y
  VARIABLE LDIW_502_X_STEP LDIW_502 // Window for LDI_502 for x-step
  VARIABLE LDIW_502_Y_STEP LDIW_502 // Window for LDI_502 for y-step
 VARIABLE LDIW_503_ERROR "Window for LDI_503"
  VARIABLE LDIW_503_X LDIW_503 // Window for LDI_503 for x
  VARIABLE LDIW_503_Y LDIW_503 // Window for LDI_503 for y
  VARIABLE LDIW_503_X_STEP LDIW_503 // Window for LDI_503 for x-step
  VARIABLE LDIW_503_Y_STEP LDIW_503 // Window for LDI_503 for y-step
 VARIABLE LDIW_504_ERROR "Window for LDI_504"
  VARIABLE LDIW_504_X LDIW_504 // Window for LDI_504 for x
  VARIABLE LDIW_504_Y LDIW_504 // Window for LDI_504 for y
  VARIABLE LDIW_504_X_STEP LDIW_504 // Window for LDI_504 for x-step
  VARIABLE LDIW_504_Y_STEP LDIW_504 // Window for LDI_504 for y-step
 VARIABLE LDIW_505_ERROR "Window for LDI_505"
  VARIABLE LDIW_505_X LDIW_505 // Window for LDI_505 for x
  VARIABLE LDIW_505_Y LDIW_505 // Window for LDI_505 for y
  VARIABLE LDIW_505_X_STEP LDIW_505 // Window for LDI_505 for x-step
  VARIABLE LDIW_505_Y_STEP LDIW_505 // Window for LDI_505 for y-step
 VARIABLE LDIW_506_ERROR "Window for LDI_506"
  VARIABLE LDIW_506_X LDIW_506 // Window for LDI_506 for x
  VARIABLE LDIW_506_Y LDIW_506 // Window for LDI_506 for y
  VARIABLE LDIW_506_X_STEP LDIW_506 // Window for LDI_506 for x-step
  VARIABLE LDIW_506_Y_STEP LDIW_506 // Window for LDI_506 for y-step
 VARIABLE LDI_01_ERROR "Max allowed INTERMEDIATE Exposed P-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_02_ERROR "Max allowed INTERMEDIATE Exposed N-diffusion density (%), within a 245um x 245um window size"
 VARIABLE LDI_120_ERROR "Min required intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_220_ERROR "Max allowed intermediate TM1 density (%), within a 364um x 364um window size"
 VARIABLE LDI_500_ERROR "Min Intermediate Metal 0 density (%) relative to actual global Metal 0 density, within a 70um x 70um window size. "
 VARIABLE LDI_501_ERROR "Min Intermediate Metal 1 density (%) relative to actual global Metal 1 density, within a 70um x 70um window size. "
 VARIABLE LDI_502_ERROR "Min Intermediate Metal 2 density (%) relative to actual global Metal 2 density, within a 70um x 70um window size. "
 VARIABLE LDI_503_ERROR "Min Intermediate Metal 3 density (%) relative to actual global Metal 3 density, within a 70um x 70um window size. "
 VARIABLE LDI_504_ERROR "Min Intermediate Metal 4 density (%) relative to actual global Metal 4 density, within a 70um x 70um window size. "
 VARIABLE LDI_505_ERROR "Min Intermediate Metal 5 density (%) relative to actual global Metal 5 density, within a 84um x 84um window size. "
 VARIABLE LDI_506_ERROR "Min Intermediate Metal 6 density (%) relative to actual global Metal 6 density, within a 84um x 84um window size. "
 VARIABLE LDP_101_ERROR "Poly upsize for LD_131/132/231/232"
 VARIABLE LDP_102_ERROR "Poly upsize for LD_131/132/231/232 in HDDP/HPDP/SDP region"
 VARIABLE LDT_101_ERROR "TCN upsize for LDB_135/136/235/236"
 VARIABLE LDW_100_ERROR "Window for LD_100"
  VARIABLE LDW_100_X LDW_100 // Window for LD_100 for x
  VARIABLE LDW_100_Y LDW_100 // Window for LD_100 for y
  VARIABLE LDW_100_X_STEP LDW_100 // Window for LD_100 for x-step
  VARIABLE LDW_100_Y_STEP LDW_100 // Window for LD_100 for y-step
 VARIABLE LDW_101_ERROR "Window for LD_101"
  VARIABLE LDW_101_X LDW_101 // Window for LD_101 for x
  VARIABLE LDW_101_Y LDW_101 // Window for LD_101 for y
  VARIABLE LDW_101_X_STEP LDW_101 // Window for LD_101 for x-step
  VARIABLE LDW_101_Y_STEP LDW_101 // Window for LD_101 for y-step
 VARIABLE LDW_102_ERROR "Window for LD_102"
  VARIABLE LDW_102_X LDW_102 // Window for LD_102 for x
  VARIABLE LDW_102_Y LDW_102 // Window for LD_102 for y
  VARIABLE LDW_102_X_STEP LDW_102 // Window for LD_102 for x-step
  VARIABLE LDW_102_Y_STEP LDW_102 // Window for LD_102 for y-step
 VARIABLE LDW_103_ERROR "Window for LD_103"
  VARIABLE LDW_103_X LDW_103 // Window for LD_103 for x
  VARIABLE LDW_103_Y LDW_103 // Window for LD_103 for y
  VARIABLE LDW_103_X_STEP LDW_103 // Window for LD_103 for x-step
  VARIABLE LDW_103_Y_STEP LDW_103 // Window for LD_103 for y-step
 VARIABLE LDW_104_ERROR "Window for LD_104"
  VARIABLE LDW_104_X LDW_104 // Window for LD_104 for x
  VARIABLE LDW_104_Y LDW_104 // Window for LD_104 for y
  VARIABLE LDW_104_X_STEP LDW_104 // Window for LD_104 for x-step
  VARIABLE LDW_104_Y_STEP LDW_104 // Window for LD_104 for y-step
 VARIABLE LDW_105_ERROR "Window for LD_105"
  VARIABLE LDW_105_X LDW_105 // Window for LD_105 for x
  VARIABLE LDW_105_Y LDW_105 // Window for LD_105 for y
  VARIABLE LDW_105_X_STEP LDW_105 // Window for LD_105 for x-step
  VARIABLE LDW_105_Y_STEP LDW_105 // Window for LD_105 for y-step
 VARIABLE LDW_106_ERROR "Window for LD_106"
  VARIABLE LDW_106_X LDW_106 // Window for LD_106 for x
  VARIABLE LDW_106_Y LDW_106 // Window for LD_106 for y
  VARIABLE LDW_106_X_STEP LDW_106 // Window for LD_106 for x-step
  VARIABLE LDW_106_Y_STEP LDW_106 // Window for LD_106 for y-step
 VARIABLE LDW_107_ERROR "Window for LD_107"
  VARIABLE LDW_107_X LDW_107 // Window for LD_107 for x
  VARIABLE LDW_107_Y LDW_107 // Window for LD_107 for y
  VARIABLE LDW_107_X_STEP LDW_107 // Window for LD_107 for x-step
  VARIABLE LDW_107_Y_STEP LDW_107 // Window for LD_107 for y-step
 VARIABLE LDW_108_ERROR "Window for LD_108"
  VARIABLE LDW_108_X LDW_108 // Window for LD_108 for x
  VARIABLE LDW_108_Y LDW_108 // Window for LD_108 for y
  VARIABLE LDW_108_X_STEP LDW_108 // Window for LD_108 for x-step
  VARIABLE LDW_108_Y_STEP LDW_108 // Window for LD_108 for y-step
 VARIABLE LDW_109_ERROR "Window for LD_109"
  VARIABLE LDW_109_X LDW_109 // Window for LD_109 for x
  VARIABLE LDW_109_Y LDW_109 // Window for LD_109 for y
  VARIABLE LDW_109_X_STEP LDW_109 // Window for LD_109 for x-step
  VARIABLE LDW_109_Y_STEP LDW_109 // Window for LD_109 for y-step
 VARIABLE LDW_110_ERROR "Window for LD_110"
  VARIABLE LDW_110_X LDW_110 // Window for LD_110 for x
  VARIABLE LDW_110_Y LDW_110 // Window for LD_110 for y
  VARIABLE LDW_110_X_STEP LDW_110 // Window for LD_110 for x-step
  VARIABLE LDW_110_Y_STEP LDW_110 // Window for LD_110 for y-step
 VARIABLE LDW_111_ERROR "Window for LD_111"
  VARIABLE LDW_111_X LDW_111 // Window for LD_111 for x
  VARIABLE LDW_111_Y LDW_111 // Window for LD_111 for y
  VARIABLE LDW_111_X_STEP LDW_111 // Window for LD_111 for x-step
  VARIABLE LDW_111_Y_STEP LDW_111 // Window for LD_111 for y-step
 VARIABLE LDW_112_ERROR "Window for LD_112"
  VARIABLE LDW_112_X LDW_112 // Window for LD_112 for x
  VARIABLE LDW_112_Y LDW_112 // Window for LD_112 for y
  VARIABLE LDW_112_X_STEP LDW_112 // Window for LD_112 for x-step
  VARIABLE LDW_112_Y_STEP LDW_112 // Window for LD_112 for y-step
 VARIABLE LDW_120_ERROR "Window for LD_120"
  VARIABLE LDW_120_X LDW_120 // Window for LD_120 for x
  VARIABLE LDW_120_Y LDW_120 // Window for LD_120 for y
  VARIABLE LDW_120_X_STEP LDW_120 // Window for LD_120 for x-step
  VARIABLE LDW_120_Y_STEP LDW_120 // Window for LD_120 for y-step
 VARIABLE LDW_121_ERROR "Window for LD_121"
  VARIABLE LDW_121_X LDW_121 // Window for LD_121 for x
  VARIABLE LDW_121_Y LDW_121 // Window for LD_121 for y
  VARIABLE LDW_121_X_STEP LDW_121 // Window for LD_121 for x-step
  VARIABLE LDW_121_Y_STEP LDW_121 // Window for LD_121 for y-step
 VARIABLE LDW_122_ERROR "Window for LD_122"
  VARIABLE LDW_122_X LDW_122 // Window for LD_122 for x
  VARIABLE LDW_122_Y LDW_122 // Window for LD_122 for y
  VARIABLE LDW_122_X_STEP LDW_122 // Window for LD_122 for x-step
  VARIABLE LDW_122_Y_STEP LDW_122 // Window for LD_122 for y-step
 VARIABLE LDW_123_ERROR "Window for LD_123"
  VARIABLE LDW_123_X LDW_123 // Window for LD_123 for x
  VARIABLE LDW_123_Y LDW_123 // Window for LD_123 for y
  VARIABLE LDW_123_X_STEP LDW_123 // Window for LD_123 for x-step
  VARIABLE LDW_123_Y_STEP LDW_123 // Window for LD_123 for y-step
 VARIABLE LDW_131_ERROR "Window for LD_131"
  VARIABLE LDW_131_X LDW_131 // Window for LD_131 for x
  VARIABLE LDW_131_Y LDW_131 // Window for LD_131 for y
  VARIABLE LDW_131_X_STEP LDW_131 // Window for LD_131 for x-step
  VARIABLE LDW_131_Y_STEP LDW_131 // Window for LD_131 for y-step
 VARIABLE LDW_132_ERROR "Window for LD_132"
  VARIABLE LDW_132_X LDW_132 // Window for LD_132 for x
  VARIABLE LDW_132_Y LDW_132 // Window for LD_132 for y
  VARIABLE LDW_132_X_STEP LDW_132 // Window for LD_132 for x-step
  VARIABLE LDW_132_Y_STEP LDW_132 // Window for LD_132 for y-step
 VARIABLE LDW_133_ERROR "Window for LD_133"
  VARIABLE LDW_133_X LDW_133 // Window for LD_133 for x
  VARIABLE LDW_133_Y LDW_133 // Window for LD_133 for y
  VARIABLE LDW_133_X_STEP LDW_133 // Window for LD_133 for x-step
  VARIABLE LDW_133_Y_STEP LDW_133 // Window for LD_133 for y-step
 VARIABLE LDW_134_ERROR "Window for LD_134"
  VARIABLE LDW_134_X LDW_134 // Window for LD_134 for x
  VARIABLE LDW_134_Y LDW_134 // Window for LD_134 for y
  VARIABLE LDW_134_X_STEP LDW_134 // Window for LD_134 for x-step
  VARIABLE LDW_134_Y_STEP LDW_134 // Window for LD_134 for y-step
 VARIABLE LDW_135_ERROR "Window for LD_135"
  VARIABLE LDW_135_X LDW_135 // Window for LD_135 for x
  VARIABLE LDW_135_Y LDW_135 // Window for LD_135 for y
  VARIABLE LDW_135_X_STEP LDW_135 // Window for LD_135 for x-step
  VARIABLE LDW_135_Y_STEP LDW_135 // Window for LD_135 for y-step
 VARIABLE LDW_136_ERROR "Window for LD_136"
  VARIABLE LDW_136_X LDW_136 // Window for LD_136 for x
  VARIABLE LDW_136_Y LDW_136 // Window for LD_136 for y
  VARIABLE LDW_136_X_STEP LDW_136 // Window for LD_136 for x-step
  VARIABLE LDW_136_Y_STEP LDW_136 // Window for LD_136 for y-step
 VARIABLE LDW_200_ERROR "Window for LD_200"
  VARIABLE LDW_200_X LDW_200 // Window for LD_200 for x
  VARIABLE LDW_200_Y LDW_200 // Window for LD_200 for y
  VARIABLE LDW_200_X_STEP LDW_200 // Window for LD_200 for x-step
  VARIABLE LDW_200_Y_STEP LDW_200 // Window for LD_200 for y-step
 VARIABLE LDW_201_ERROR "Window for LD_201"
  VARIABLE LDW_201_X LDW_201 // Window for LD_201 for x
  VARIABLE LDW_201_Y LDW_201 // Window for LD_201 for y
  VARIABLE LDW_201_X_STEP LDW_201 // Window for LD_201 for x-step
  VARIABLE LDW_201_Y_STEP LDW_201 // Window for LD_201 for y-step
 VARIABLE LDW_202_ERROR "Window for LD_202"
  VARIABLE LDW_202_X LDW_202 // Window for LD_202 for x
  VARIABLE LDW_202_Y LDW_202 // Window for LD_202 for y
  VARIABLE LDW_202_X_STEP LDW_202 // Window for LD_202 for x-step
  VARIABLE LDW_202_Y_STEP LDW_202 // Window for LD_202 for y-step
 VARIABLE LDW_203_ERROR "Window for LD_203"
  VARIABLE LDW_203_X LDW_203 // Window for LD_203 for x
  VARIABLE LDW_203_Y LDW_203 // Window for LD_203 for y
  VARIABLE LDW_203_X_STEP LDW_203 // Window for LD_203 for x-step
  VARIABLE LDW_203_Y_STEP LDW_203 // Window for LD_203 for y-step
 VARIABLE LDW_204_ERROR "Window for LD_204"
  VARIABLE LDW_204_X LDW_204 // Window for LD_204 for x
  VARIABLE LDW_204_Y LDW_204 // Window for LD_204 for y
  VARIABLE LDW_204_X_STEP LDW_204 // Window for LD_204 for x-step
  VARIABLE LDW_204_Y_STEP LDW_204 // Window for LD_204 for y-step
 VARIABLE LDW_205_ERROR "Window for LD_205"
  VARIABLE LDW_205_X LDW_205 // Window for LD_205 for x
  VARIABLE LDW_205_Y LDW_205 // Window for LD_205 for y
  VARIABLE LDW_205_X_STEP LDW_205 // Window for LD_205 for x-step
  VARIABLE LDW_205_Y_STEP LDW_205 // Window for LD_205 for y-step
 VARIABLE LDW_206_ERROR "Window for LD_206"
  VARIABLE LDW_206_X LDW_206 // Window for LD_206 for x
  VARIABLE LDW_206_Y LDW_206 // Window for LD_206 for y
  VARIABLE LDW_206_X_STEP LDW_206 // Window for LD_206 for x-step
  VARIABLE LDW_206_Y_STEP LDW_206 // Window for LD_206 for y-step
 VARIABLE LDW_207_ERROR "Window for LD_207"
  VARIABLE LDW_207_X LDW_207 // Window for LD_207 for x
  VARIABLE LDW_207_Y LDW_207 // Window for LD_207 for y
  VARIABLE LDW_207_X_STEP LDW_207 // Window for LD_207 for x-step
  VARIABLE LDW_207_Y_STEP LDW_207 // Window for LD_207 for y-step
 VARIABLE LDW_208_ERROR "Window for LD_208"
  VARIABLE LDW_208_X LDW_208 // Window for LD_208 for x
  VARIABLE LDW_208_Y LDW_208 // Window for LD_208 for y
  VARIABLE LDW_208_X_STEP LDW_208 // Window for LD_208 for x-step
  VARIABLE LDW_208_Y_STEP LDW_208 // Window for LD_208 for y-step
 VARIABLE LDW_209_ERROR "Window for LD_209"
  VARIABLE LDW_209_X LDW_209 // Window for LD_209 for x
  VARIABLE LDW_209_Y LDW_209 // Window for LD_209 for y
  VARIABLE LDW_209_X_STEP LDW_209 // Window for LD_209 for x-step
  VARIABLE LDW_209_Y_STEP LDW_209 // Window for LD_209 for y-step
 VARIABLE LDW_210_ERROR "Window for LD_210"
  VARIABLE LDW_210_X LDW_210 // Window for LD_210 for x
  VARIABLE LDW_210_Y LDW_210 // Window for LD_210 for y
  VARIABLE LDW_210_X_STEP LDW_210 // Window for LD_210 for x-step
  VARIABLE LDW_210_Y_STEP LDW_210 // Window for LD_210 for y-step
 VARIABLE LDW_211_ERROR "Window for LD_211"
  VARIABLE LDW_211_X LDW_211 // Window for LD_211 for x
  VARIABLE LDW_211_Y LDW_211 // Window for LD_211 for y
  VARIABLE LDW_211_X_STEP LDW_211 // Window for LD_211 for x-step
  VARIABLE LDW_211_Y_STEP LDW_211 // Window for LD_211 for y-step
 VARIABLE LDW_212_ERROR "Window for LD_212"
  VARIABLE LDW_212_X LDW_212 // Window for LD_212 for x
  VARIABLE LDW_212_Y LDW_212 // Window for LD_212 for y
  VARIABLE LDW_212_X_STEP LDW_212 // Window for LD_212 for x-step
  VARIABLE LDW_212_Y_STEP LDW_212 // Window for LD_212 for y-step
 VARIABLE LDW_220_ERROR "Window for LD_220"
  VARIABLE LDW_220_X LDW_220 // Window for LD_220 for x
  VARIABLE LDW_220_Y LDW_220 // Window for LD_220 for y
  VARIABLE LDW_220_X_STEP LDW_220 // Window for LD_220 for x-step
  VARIABLE LDW_220_Y_STEP LDW_220 // Window for LD_220 for y-step
 VARIABLE LDW_231_ERROR "Window for LD_231"
  VARIABLE LDW_231_X LDW_231 // Window for LD_231 for x
  VARIABLE LDW_231_Y LDW_231 // Window for LD_231 for y
  VARIABLE LDW_231_X_STEP LDW_231 // Window for LD_231 for x-step
  VARIABLE LDW_231_Y_STEP LDW_231 // Window for LD_231 for y-step
 VARIABLE LDW_232_ERROR "Window for LD_232"
  VARIABLE LDW_232_X LDW_232 // Window for LD_232 for x
  VARIABLE LDW_232_Y LDW_232 // Window for LD_232 for y
  VARIABLE LDW_232_X_STEP LDW_232 // Window for LD_232 for x-step
  VARIABLE LDW_232_Y_STEP LDW_232 // Window for LD_232 for y-step
 VARIABLE LDW_233_ERROR "Window for LD_233"
  VARIABLE LDW_233_X LDW_233 // Window for LD_233 for x
  VARIABLE LDW_233_Y LDW_233 // Window for LD_233 for y
  VARIABLE LDW_233_X_STEP LDW_233 // Window for LD_233 for x-step
  VARIABLE LDW_233_Y_STEP LDW_233 // Window for LD_233 for y-step
 VARIABLE LDW_234_ERROR "Window for LD_234"
  VARIABLE LDW_234_X LDW_234 // Window for LD_234 for x
  VARIABLE LDW_234_Y LDW_234 // Window for LD_234 for y
  VARIABLE LDW_234_X_STEP LDW_234 // Window for LD_234 for x-step
  VARIABLE LDW_234_Y_STEP LDW_234 // Window for LD_234 for y-step
 VARIABLE LDW_235_ERROR "Window for LD_235"
  VARIABLE LDW_235_X LDW_235 // Window for LD_235 for x
  VARIABLE LDW_235_Y LDW_235 // Window for LD_235 for y
  VARIABLE LDW_235_X_STEP LDW_235 // Window for LD_235 for x-step
  VARIABLE LDW_235_Y_STEP LDW_235 // Window for LD_235 for y-step
 VARIABLE LDW_236_ERROR "Window for LD_236"
  VARIABLE LDW_236_X LDW_236 // Window for LD_236 for x
  VARIABLE LDW_236_Y LDW_236 // Window for LD_236 for y
  VARIABLE LDW_236_X_STEP LDW_236 // Window for LD_236 for x-step
  VARIABLE LDW_236_Y_STEP LDW_236 // Window for LD_236 for y-step
 VARIABLE LDW_500_ERROR "Window for LD_500"
  VARIABLE LDW_500_X LDW_500 // Window for LD_500 for x
  VARIABLE LDW_500_Y LDW_500 // Window for LD_500 for y
  VARIABLE LDW_500_X_STEP LDW_500 // Window for LD_500 for x-step
  VARIABLE LDW_500_Y_STEP LDW_500 // Window for LD_500 for y-step
 VARIABLE LDW_501_ERROR "Window for LD_501"
  VARIABLE LDW_501_X LDW_501 // Window for LD_501 for x
  VARIABLE LDW_501_Y LDW_501 // Window for LD_501 for y
  VARIABLE LDW_501_X_STEP LDW_501 // Window for LD_501 for x-step
  VARIABLE LDW_501_Y_STEP LDW_501 // Window for LD_501 for y-step
 VARIABLE LDW_502_ERROR "Window for LD_502"
  VARIABLE LDW_502_X LDW_502 // Window for LD_502 for x
  VARIABLE LDW_502_Y LDW_502 // Window for LD_502 for y
  VARIABLE LDW_502_X_STEP LDW_502 // Window for LD_502 for x-step
  VARIABLE LDW_502_Y_STEP LDW_502 // Window for LD_502 for y-step
 VARIABLE LDW_503_ERROR "Window for LD_503"
  VARIABLE LDW_503_X LDW_503 // Window for LD_503 for x
  VARIABLE LDW_503_Y LDW_503 // Window for LD_503 for y
  VARIABLE LDW_503_X_STEP LDW_503 // Window for LD_503 for x-step
  VARIABLE LDW_503_Y_STEP LDW_503 // Window for LD_503 for y-step
 VARIABLE LDW_504_ERROR "Window for LD_504"
  VARIABLE LDW_504_X LDW_504 // Window for LD_504 for x
  VARIABLE LDW_504_Y LDW_504 // Window for LD_504 for y
  VARIABLE LDW_504_X_STEP LDW_504 // Window for LD_504 for x-step
  VARIABLE LDW_504_Y_STEP LDW_504 // Window for LD_504 for y-step
 VARIABLE LDW_505_ERROR "Window for LD_505"
  VARIABLE LDW_505_X LDW_505 // Window for LD_505 for x
  VARIABLE LDW_505_Y LDW_505 // Window for LD_505 for y
  VARIABLE LDW_505_X_STEP LDW_505 // Window for LD_505 for x-step
  VARIABLE LDW_505_Y_STEP LDW_505 // Window for LD_505 for y-step
 VARIABLE LDW_506_ERROR "Window for LD_506"
  VARIABLE LDW_506_X LDW_506 // Window for LD_506 for x
  VARIABLE LDW_506_Y LDW_506 // Window for LD_506 for y
  VARIABLE LDW_506_X_STEP LDW_506 // Window for LD_506 for x-step
  VARIABLE LDW_506_Y_STEP LDW_506 // Window for LD_506 for y-step
 VARIABLE LDW_507_ERROR "Window for LD_507"
  VARIABLE LDW_507_X LDW_507 // Window for LD_507 for x
  VARIABLE LDW_507_Y LDW_507 // Window for LD_507 for y
  VARIABLE LDW_507_X_STEP LDW_507 // Window for LD_507 for x-step
  VARIABLE LDW_507_Y_STEP LDW_507 // Window for LD_507 for y-step
 VARIABLE LDW_508_ERROR "Window for LD_508"
  VARIABLE LDW_508_X LDW_508 // Window for LD_508 for x
  VARIABLE LDW_508_Y LDW_508 // Window for LD_508 for y
  VARIABLE LDW_508_X_STEP LDW_508 // Window for LD_508 for x-step
  VARIABLE LDW_508_Y_STEP LDW_508 // Window for LD_508 for y-step
 VARIABLE LDW_509_ERROR "Window for LD_509"
  VARIABLE LDW_509_X LDW_509 // Window for LD_509 for x
  VARIABLE LDW_509_Y LDW_509 // Window for LD_509 for y
  VARIABLE LDW_509_X_STEP LDW_509 // Window for LD_509 for x-step
  VARIABLE LDW_509_Y_STEP LDW_509 // Window for LD_509 for y-step
 VARIABLE LDW_510_ERROR "Window for LD_510"
  VARIABLE LDW_510_X LDW_510 // Window for LD_510 for x
  VARIABLE LDW_510_Y LDW_510 // Window for LD_510 for y
  VARIABLE LDW_510_X_STEP LDW_510 // Window for LD_510 for x-step
  VARIABLE LDW_510_Y_STEP LDW_510 // Window for LD_510 for y-step
 VARIABLE LDW_511_ERROR "Window for LD_511"
  VARIABLE LDW_511_X LDW_511 // Window for LD_511 for x
  VARIABLE LDW_511_Y LDW_511 // Window for LD_511 for y
  VARIABLE LDW_511_X_STEP LDW_511 // Window for LD_511 for x-step
  VARIABLE LDW_511_Y_STEP LDW_511 // Window for LD_511 for y-step
 VARIABLE LDW_512_ERROR "Window for LD_512"
  VARIABLE LDW_512_X LDW_512 // Window for LD_512 for x
  VARIABLE LDW_512_Y LDW_512 // Window for LD_512 for y
  VARIABLE LDW_512_X_STEP LDW_512 // Window for LD_512 for x-step
  VARIABLE LDW_512_Y_STEP LDW_512 // Window for LD_512 for y-step
 VARIABLE LDW_520_ERROR "Window for LD_520"
  VARIABLE LDW_520_X LDW_520 // Window for LD_520 for x
  VARIABLE LDW_520_Y LDW_520 // Window for LD_520 for y
  VARIABLE LDW_520_X_STEP LDW_520 // Window for LD_520 for x-step
  VARIABLE LDW_520_Y_STEP LDW_520 // Window for LD_520 for y-step
 VARIABLE LDW_600_ERROR "Window for LD_600"
  VARIABLE LDW_600_X LDW_600 // Window for LD_600 for x
  VARIABLE LDW_600_Y LDW_600 // Window for LD_600 for y
  VARIABLE LDW_600_X_STEP LDW_600 // Window for LD_600 for x-step
  VARIABLE LDW_600_Y_STEP LDW_600 // Window for LD_600 for y-step
 VARIABLE LDW_601_ERROR "Window for LD_601"
  VARIABLE LDW_601_X LDW_601 // Window for LD_601 for x
  VARIABLE LDW_601_Y LDW_601 // Window for LD_601 for y
  VARIABLE LDW_601_X_STEP LDW_601 // Window for LD_601 for x-step
  VARIABLE LDW_601_Y_STEP LDW_601 // Window for LD_601 for y-step
 VARIABLE LDW_602_ERROR "Window for LD_602"
  VARIABLE LDW_602_X LDW_602 // Window for LD_602 for x
  VARIABLE LDW_602_Y LDW_602 // Window for LD_602 for y
  VARIABLE LDW_602_X_STEP LDW_602 // Window for LD_602 for x-step
  VARIABLE LDW_602_Y_STEP LDW_602 // Window for LD_602 for y-step
 VARIABLE LDW_603_ERROR "Window for LD_603"
  VARIABLE LDW_603_X LDW_603 // Window for LD_603 for x
  VARIABLE LDW_603_Y LDW_603 // Window for LD_603 for y
  VARIABLE LDW_603_X_STEP LDW_603 // Window for LD_603 for x-step
  VARIABLE LDW_603_Y_STEP LDW_603 // Window for LD_603 for y-step
 VARIABLE LDW_604_ERROR "Window for LD_604"
  VARIABLE LDW_604_X LDW_604 // Window for LD_604 for x
  VARIABLE LDW_604_Y LDW_604 // Window for LD_604 for y
  VARIABLE LDW_604_X_STEP LDW_604 // Window for LD_604 for x-step
  VARIABLE LDW_604_Y_STEP LDW_604 // Window for LD_604 for y-step
 VARIABLE LDW_605_ERROR "Window for LD_605"
  VARIABLE LDW_605_X LDW_605 // Window for LD_605 for x
  VARIABLE LDW_605_Y LDW_605 // Window for LD_605 for y
  VARIABLE LDW_605_X_STEP LDW_605 // Window for LD_605 for x-step
  VARIABLE LDW_605_Y_STEP LDW_605 // Window for LD_605 for y-step
 VARIABLE LDW_606_ERROR "Window for LD_606"
  VARIABLE LDW_606_X LDW_606 // Window for LD_606 for x
  VARIABLE LDW_606_Y LDW_606 // Window for LD_606 for y
  VARIABLE LDW_606_X_STEP LDW_606 // Window for LD_606 for x-step
  VARIABLE LDW_606_Y_STEP LDW_606 // Window for LD_606 for y-step
 VARIABLE LDW_607_ERROR "Window for LD_607"
  VARIABLE LDW_607_X LDW_607 // Window for LD_607 for x
  VARIABLE LDW_607_Y LDW_607 // Window for LD_607 for y
  VARIABLE LDW_607_X_STEP LDW_607 // Window for LD_607 for x-step
  VARIABLE LDW_607_Y_STEP LDW_607 // Window for LD_607 for y-step
 VARIABLE LDW_609_ERROR "Window for LD_609"
  VARIABLE LDW_609_X LDW_609 // Window for LD_609 for x
  VARIABLE LDW_609_Y LDW_609 // Window for LD_609 for y
  VARIABLE LDW_609_X_STEP LDW_609 // Window for LD_609 for x-step
  VARIABLE LDW_609_Y_STEP LDW_609 // Window for LD_609 for y-step
 VARIABLE LDW_611_ERROR "Window for LD_611"
  VARIABLE LDW_611_X LDW_611 // Window for LD_611 for x
  VARIABLE LDW_611_Y LDW_611 // Window for LD_611 for y
  VARIABLE LDW_611_X_STEP LDW_611 // Window for LD_611 for x-step
  VARIABLE LDW_611_Y_STEP LDW_611 // Window for LD_611 for y-step
 VARIABLE LDW_612_ERROR "Window for LD_612"
  VARIABLE LDW_612_X LDW_612 // Window for LD_612 for x
  VARIABLE LDW_612_Y LDW_612 // Window for LD_612 for y
  VARIABLE LDW_612_X_STEP LDW_612 // Window for LD_612 for x-step
  VARIABLE LDW_612_Y_STEP LDW_612 // Window for LD_612 for y-step
 VARIABLE LDW_620_ERROR "Window for LD_620"
  VARIABLE LDW_620_X LDW_620 // Window for LD_620 for x
  VARIABLE LDW_620_Y LDW_620 // Window for LD_620 for y
  VARIABLE LDW_620_X_STEP LDW_620 // Window for LD_620 for x-step
  VARIABLE LDW_620_Y_STEP LDW_620 // Window for LD_620 for y-step
 VARIABLE LDW_81_ERROR "Window for LD_81"
  VARIABLE LDW_81_X LDW_81 // Window for LD_81 for x
  VARIABLE LDW_81_Y LDW_81 // Window for LD_81 for y
  VARIABLE LDW_81_X_STEP LDW_81 // Window for LD_81 for x-step
  VARIABLE LDW_81_Y_STEP LDW_81 // Window for LD_81 for y-step
 VARIABLE LDW_82_ERROR "Window for LD_82"
  VARIABLE LDW_82_X LDW_82 // Window for LD_82 for x
  VARIABLE LDW_82_Y LDW_82 // Window for LD_82 for y
  VARIABLE LDW_82_X_STEP LDW_82 // Window for LD_82 for x-step
  VARIABLE LDW_82_Y_STEP LDW_82 // Window for LD_82 for y-step
 VARIABLE LD_100_ERROR "Min required local Metal 0 density (%), within a 25um x 25um window size"
 VARIABLE LD_101_ERROR "Min required local Metal 1 density (%), within a 25um x 25um window size"
 VARIABLE LD_102_ERROR "Min required local Metal 2 density (%), within a 25um x 25um window size"
 VARIABLE LD_103_ERROR "Min required local Metal 3 density (%), within a 25um x 25um window size"
 VARIABLE LD_104_ERROR "Min required local Metal 4 density (%), within a 25um x 25um window size"
 VARIABLE LD_105_ERROR "Min required local Metal 5 density (%), within a 37um x 37um window size"
 VARIABLE LD_106_ERROR "Min required local Metal 6 density (%), within a 37um x 37um window size"
 VARIABLE LD_107_ERROR "Min required local Metal 7 density (%), within a 37um x 37um window size"
 VARIABLE LD_108_ERROR "Min required local Metal 8 density (%), within a 37um x 37um window size"
 VARIABLE LD_109_ERROR "Min required local Metal 9 density (%), within a 37um x 37um window size"
 VARIABLE LD_110_ERROR "Min required local Metal 10 density (%), within a 37um x 37um window size"
 VARIABLE LD_111_ERROR "Min required local Metal 11 density (%), within a 37um x 37um window size"
 VARIABLE LD_112_ERROR "Min required local Metal 12 density (%), within a 25um x 25um window size"
 VARIABLE LD_120_ERROR "Min required local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_121_ERROR "Min required local CE1 density (%), within a 350um x 350um window size"
 VARIABLE LD_122_ERROR "Min required local CE2 density (%), within a 350um x 350um window size"
 VARIABLE LD_123_ERROR "Min required local CE3 density (%), within a 350um x 350um window size"
 VARIABLE LD_131_ERROR "Min required local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_132_ERROR "Min required local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_133_ERROR "Min required local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_134_ERROR "Min required local Poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_135_ERROR "Min required local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_136_ERROR "Min required local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_200_ERROR "Max allowed local Metal 0 density (%), within a 9um x 9um window size"
 VARIABLE LD_201_ERROR "Max allowed local Metal 1 density (%), within a 9um x 9um window size"
 VARIABLE LD_202_ERROR "Max allowed local Metal 2 density (%), within a 9um x 9um window size"
 VARIABLE LD_203_ERROR "Max allowed local Metal 3 density (%), within a 9um x 9um window size"
 VARIABLE LD_204_ERROR "Max allowed local Metal 4 density (%), within a 9um x 9um window size"
 VARIABLE LD_205_ERROR "Max allowed local Metal 5 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_206_ERROR "Max allowed local Metal 6 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_207_ERROR "Max allowed local Metal 7 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_208_ERROR "Max allowed local Metal 8 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_209_ERROR "Max allowed local Metal 9 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_210_ERROR "Max allowed local Metal 10 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_211_ERROR "Max allowed local Metal 11 density (%), within a 12.6um x 12.6um window size"
 VARIABLE LD_212_ERROR "Max allowed local Metal 12 density (%), within a 9um x 9um window size"
 VARIABLE LD_220_ERROR "Max allowed local TM1 density (%), within a 65um x 65um window size"
 VARIABLE LD_231_ERROR "Max allowed local Exposed P-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_232_ERROR "Max allowed local Exposed N-diffusion density (%), 17.5um x 17.5um window size"
 VARIABLE LD_233_ERROR "Max allowed local N + P diffusion density (%), 24.5um x 24.5um window size"
 VARIABLE LD_234_ERROR "Max allowed local poly density (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_235_ERROR "Max allowed local TCN and GCN combined density (%), 1.96um x 1.96um window "
 VARIABLE LD_236_ERROR "Max allowed local TCN density (%), 1.96um x 1.96um window "
 VARIABLE LD_331_ERROR "Min required local Exposed P-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_332_ERROR "Min required local Exposed N-diffusion density in TG or TGULV region (%), 17.5um x 17.5um window size"
 VARIABLE LD_334_ERROR "Max allowed local poly density in TG or TGULV pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_336_ERROR "Min required local TCN density in TG or TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_434_ERROR "Max allowed local poly density in ULP pitch region (%), within a 2.1um x 2.1um window size"
 VARIABLE LD_435_ERROR "Min required local TCN and GCN combined density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_436_ERROR "Min required local TCN density in ULP region (%), 1.96um x 1.96um window "
 VARIABLE LD_500_ERROR "Min required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_501_ERROR "Min required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_502_ERROR "Min required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_503_ERROR "Min required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_504_ERROR "Min required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_505_ERROR "Min required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_506_ERROR "Min required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_507_ERROR "Min required local Via7 density (%), within a 6.7um x 6.7um window size"
 VARIABLE LD_508_ERROR "Min required local Via8 density (%), within a 10um x 10um window size"
 VARIABLE LD_509_ERROR "Min required local Via9 density (%), within a 11um x 11um window size"
 VARIABLE LD_510_ERROR "Min required local Via10 density (%), within a 11um x 11um window size"
 VARIABLE LD_511_ERROR "Min required local Via11 density (%), within a 11um x 11um window size"
 VARIABLE LD_512_ERROR "Min required local Via12 density (%), within a 53um x 53um window size"
 VARIABLE LD_520_ERROR "Min required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_535_ERROR "Min required local TCN and GCN combined density in TG and TGULV region (%), 1.96um x 1.96um window "
 VARIABLE LD_600_ERROR "Max required local Via0 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_601_ERROR "Max required local Via1 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_602_ERROR "Max required local Via2 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_603_ERROR "Max required local Via3 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_604_ERROR "Max required local Via4 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_605_ERROR "Max required local Via5 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_606_ERROR "Max required local Via6 density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_607_ERROR "Max required local Via7 density (%), within a 5.3um x 5.3um window size"
 VARIABLE LD_609_ERROR "Max required local Via9 density (%), within a 53um x 53um window size"
 VARIABLE LD_611_ERROR "Max required local Via11 density (%), within a 53um x 53um window size"
 VARIABLE LD_612_ERROR "Max required local Via12 density (%), within a 53um x 53um window size"
 VARIABLE LD_620_ERROR "Max required local VCN density (%), within a 3.9um x 3.9um window size"
 VARIABLE LD_634_ERROR "Max allowed local poly density in TRDTOULP region (%), within a 2.1umx2.1um window size"
 VARIABLE LD_81_ERROR "Min required local RDL density (%), 130um x 130um window size"
 VARIABLE LD_82_ERROR "Max allowed local RDL density (%), 130um x 130um window size"
 VARIABLE LMI_01_ERROR "LMI width, only allowed value"
 VARIABLE LMI_02_ERROR "LMI-to-LMI separation orthogonal to TSV spine direction (center-to-center), only allowed value in std array, OGD"
 VARIABLE LMI_03_ERROR "LMI-to-LMI separation parallel to TSV spine direction (center-to-center), only allowed value in std array, PGD"
 VARIABLE LMI_04_ERROR "Separation of LMI arrays (center to center), orthogonal to TSV spine"
 VARIABLE LMI_05_ERROR "Separation of LMI arrays (center to center), parallel to TSV spine"
 VARIABLE LMI_06_ERROR "RDL (217;0), RDLPAD (217;40) enclosure of LMI (all sides), fixed"
 VARIABLE LMI_11_ERROR "LMI rows in a single array, only allowed value"
 VARIABLE LMI_12_ERROR "LMI columns in a single array, only allowed value"
 VARIABLE LMI_13_ERROR "LMI array edge distance to active die edge (EOA) (parallel to spine)"
 VARIABLE LMI_40_ERROR "Maximum PGD offset between any LMI center to die centerline"
 VARIABLE LMI_41_ERROR "LMI keepaway zone from die corners"
 VARIABLE M0L_01_ERROR "width_L_01"
 VARIABLE M0L_02_ERROR "width_L_02"
 VARIABLE M0L_03_ERROR "width_L_03"
 VARIABLE M0L_04_ERROR "width_L_04"
 VARIABLE M0M_01_ERROR "width_M_01"
 VARIABLE M0M_02_ERROR "width_M_02"
 VARIABLE M0M_03_ERROR "width_M_03"
 VARIABLE M0M_04_ERROR "width_M_04"
 VARIABLE M0M_05_ERROR "width_M_05"
 VARIABLE M0S_01_ERROR "width_S_01"
 VARIABLE M0S_02_ERROR "width_S_02"
 VARIABLE M0_00_ERROR "Only Rectangular M0 shape is allowed and only allowed in OGD."
 VARIABLE M0_126_ERROR "(B:28-32),(C:54-80) not allowed pairs"
 VARIABLE M0_127_ERROR "(B:36-60),(C:78-80) not allowed pairs"
 VARIABLE M0_128_ERROR "(B:78-80),(C:28) not allowed pairs"
 VARIABLE M0_129_ERROR "(B),(B)"
 VARIABLE M0_130_ERROR "(C),(C)"
 VARIABLE M0_131_ERROR "(B:28-32),(C:28-40),(B:28-48)"
 VARIABLE M0_132_ERROR "(B:28-32),(C:32-46),(B:54-60)"
 VARIABLE M0_133_ERROR "(B:28-32),(C:32-48),(B:78-80)"
 VARIABLE M0_134_ERROR "(B:36-48),(C:28-48),(B:36-48)"
 VARIABLE M0_135_ERROR "(B:36-60),(C:32-60),(B:54-80)"
 VARIABLE M0_136_ERROR "(B:78-80),(C:32-80),(B:78-80)"
 VARIABLE M0_137_ERROR "(B:28-32),(C:42-80),(B:28-48) not allowed B-C-B sets"
 VARIABLE M0_138_ERROR "(B:28-32),(C:28,48-80),(B:54-60) not allowed B-C-B sets"
 VARIABLE M0_139_ERROR "(B:28-32),(C:28,54-80),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_140_ERROR "(B:36-48),(C:54-80),(B:36-48) not allowed B-C-B sets"
 VARIABLE M0_141_ERROR "(B:36-60),(C:28,78-80),(B:54-80) not allowed B-C-B sets"
 VARIABLE M0_142_ERROR "(B:78-80),(C:28),(B:78-80) not allowed B-C-B sets"
 VARIABLE M0_21_ERROR "B to C only space"
 VARIABLE M0_23_ERROR "M0CID and M0BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-0 lines."
 VARIABLE M0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C), can also be = M0_42"
 VARIABLE M0_42_ERROR "End-to-end space (fixed value), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_48_ERROR "Minimum overlap of line ends in opposite directions at minimum side-to-side space"
 VARIABLE M0_60_ERROR "Min length of M0 line (any type, any width)"
 VARIABLE M0_812_ERROR "Metal0 line-end overlap of TG poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_813_ERROR "Metal0 line-end overlap of TG poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_814_ERROR "Metal0 line-end overlap of TG poly, fixed value3 (M0 line ends must terminate within the poly)"
 VARIABLE M0_82_ERROR "Metal0 line-end overlap of poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_822_ERROR "Metal0 line-end overlap of TGULV poly, fixed value1 (M0 line ends must terminate within the poly)"
 VARIABLE M0_823_ERROR "Metal0 line-end overlap of TGULV poly, fixed value2 (M0 line ends must terminate within the poly)"
 VARIABLE M0_83_ERROR "Line ETE space region is extended by M0_83 in PGD before doing the ETE space checks"
 VARIABLE M0_832_ERROR "Metal0 line-end overlap of ULP poly, fixed value (M0 line ends must terminate within the poly)"
 VARIABLE M0_84_ERROR "M0_41/42 ETE to M0_42 ETE min space PGD"
 VARIABLE M0_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M0_842_ERROR "End-to-end space (fixed value) in ULP region, when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M0_85_ERROR "M0_41/42 ETE to M0_42 ETE min space OGD"
 VARIABLE M0_91_ERROR "Line ETE space region is extended by M0_91 in PGD before doing the isolated line checks"
 VARIABLE M0_92_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_93"
 VARIABLE M0_93_ERROR "Limit of ETE region length PGD for M0_92"
 VARIABLE M0_94_ERROR "Min space/line-width between ETE space regions (PGD), when both ETE region lengths are <= M0_95"
 VARIABLE M0_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M0_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M0_95_ERROR "Limit of ETE region length PGD for M0_94"
 VARIABLE M0_96_ERROR "Min space/line-width between ETE space regions (PGD), when one or both ETE region lengths are > M0_95"
 VARIABLE M0_97_ERROR "Min space/line-width between ETE region (PGD) if the length of one or both the ETE regions (PGD) is > M0_98"
 VARIABLE M0_98_ERROR "Length of ETE space region PGD (>=)"
 VARIABLE M10_00_ERROR "Only Rectangular M10 shape is allowed for width_01 and width_04/06/07/08 shield wires."
 VARIABLE M10_01_ERROR "width_01 value (OGD only)"
 VARIABLE M10_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M10_03_ERROR "width_03 value (OGD only)"
 VARIABLE M10_04_ERROR "width_04 value (OGD/PGD)"
 VARIABLE M10_05_ERROR "width_05 value (OGD only)"
 VARIABLE M10_06_ERROR "width_06 value (OGD only)"
 VARIABLE M10_07_ERROR "width_07 value (OGD only)"
 VARIABLE M10_08_ERROR "width_08 value (OGD only)"
 VARIABLE M10_09_ERROR "width_09 value (OGD only)"
 VARIABLE M10_10_ERROR "width_10 value (OGD only)"
 VARIABLE M10_121_ERROR "width_07 to width_07 space, fixed space exception (fixed value)"
 VARIABLE M10_20_ERROR "width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides"
 VARIABLE M10_21_ERROR "width_01 to width_01/04/06/07/08 space, fixed space1"
 VARIABLE M10_22_ERROR "width_01 to width_01/04/06/07/08 space, fixed space2"
 VARIABLE M10_23_ERROR "width_01 to width_01/04/06/07/08 space, fixed space3"
 VARIABLE M10_24_ERROR "width_02-09 to width_02-09 space, min unrestricted"
 VARIABLE M10_35_ERROR "Width_02/04 to width_02/04 space, min unrestricted"
 VARIABLE M10_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M10_38"
 VARIABLE M10_38_ERROR "Min unrestricted space for rule M10_37"
 VARIABLE M10_41_ERROR "Metal10 end-to-end space (min)"
 VARIABLE M10_42_ERROR "Metal10 end-to-end space width_01 line to any line (min)"
 VARIABLE M10_50_ERROR "Width_02/04 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire."
 VARIABLE M10_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M10_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M10_60_ERROR "Min length for all widths"
 VARIABLE M10_65_ERROR "Min required M10 hole area (sq um)"
 VARIABLE M10_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M10_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M10_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M10_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M10err_01_ERROR "Metal10 width_01 value (OGD only)"
 VARIABLE M10err_05_ERROR "Metal10 width_05 value (OGD only)"
 VARIABLE M10err_06_ERROR "Metal10 width_06 value (OGD only)"
 VARIABLE M10err_09_ERROR "Metal10 width_09 value (OGD only)"
 VARIABLE M10err_10_ERROR "Metal10 width_10 value (OGD only)"
 VARIABLE M10err_21_ERROR "BDW-specific Metal10 min space (values less than this are disallowed)"
 VARIABLE M11_00_ERROR "Only Rectangular M11 shape is allowed for width_01 and width_03/05/06/09/10 shield wires."
 VARIABLE M11_01_ERROR "width_01 value (PGD only)"
 VARIABLE M11_02_ERROR "width_02 value (OGD/PGD)"
 VARIABLE M11_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M11_04_ERROR "width_04 value (PGD only)"
 VARIABLE M11_05_ERROR "width_05 value (PGD only)"
 VARIABLE M11_06_ERROR "width_06 value (PGD only)"
 VARIABLE M11_07_ERROR "width_07 value (PGD only)"
 VARIABLE M11_08_ERROR "width_08 value (PGD only)"
 VARIABLE M11_09_ERROR "width_09 value (PGD only)"
 VARIABLE M11_10_ERROR "width_10 value (PGD only)"
 VARIABLE M11_121_ERROR "width_06 to width_06 space, fixed space exception (fixed value)"
 VARIABLE M11_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M11_21_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space1"
 VARIABLE M11_22_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space2"
 VARIABLE M11_23_ERROR "width_01 to width_01/03/05/06/09/10 space, fixed space3"
 VARIABLE M11_24_ERROR "width_02-10 to width_02-10 space, min unrestricted"
 VARIABLE M11_35_ERROR "Width_02/03 to width_02/03 space, min unrestricted"
 VARIABLE M11_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M11_38"
 VARIABLE M11_38_ERROR "Min unrestricted space for rule M11_37"
 VARIABLE M11_41_ERROR "Metal11 end-to-end space (min)"
 VARIABLE M11_42_ERROR "Metal11 end-to-end space width_01 line to any line (min)"
 VARIABLE M11_43_ERROR "M11 coverage of Square Via10 orthogonal edge"
 VARIABLE M11_50_ERROR "Width_02/03 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M11_51_ERROR "OGD/PGD attacker to victim unrestricted space (min)"
 VARIABLE M11_52_ERROR "Width_01 attacker to victim unrestricted space (min)"
 VARIABLE M11_60_ERROR "Min length for all widths"
 VARIABLE M11_65_ERROR "Min required M11 hole area (sq um)"
 VARIABLE M11_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M11_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M11_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M11_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M12_01_ERROR "M12 width, minimum"
 VARIABLE M12_02_ERROR "M12 space, minimum"
 VARIABLE M12_21_ERROR "Maximum allowed M12 width"
 VARIABLE M12_22_ERROR "Min required M12 hole area (sq um)"
 VARIABLE M12_23_ERROR "Minimum length of at least one M12 segment, when two segments are adjacent at a corner"
 VARIABLE M12_24_ERROR "Min required M12 length/extent"
 VARIABLE M12_41_ERROR "Min M12 coverage of Square Via11 (one edge at a corner)"
 VARIABLE M12_43_ERROR "Min M12 coverage of Square Via11 orthogonal edge"
 VARIABLE M12_51_ERROR "Min M12 coverage of Rectangular Via11 (one edge at a corner)"
 VARIABLE M12_52_ERROR "Min M12 coverage of Rectangular Via11 orthogonal edge"
 VARIABLE M1F_01_ERROR "M1 notches/nubs only allowed in Metal1 color drawing region (over Metal1BCregionID)"
 VARIABLE M1F_02_ERROR "M1 notch can be only on Metal1C"
 VARIABLE M1F_03_ERROR "M1 nub can be only on Metal1B"
 VARIABLE M1F_04_ERROR "M1 nub must face M1 notch satisfying all M1 facing edge spacing rule (28nm)"
 VARIABLE M1F_11_ERROR "M1 nub width (in PGD), fixed value"
 VARIABLE M1F_12_ERROR "Max nub depth (in OGD)"
 VARIABLE M1F_13_ERROR "M1 notch length (in PGD), fixed value"
 VARIABLE M1F_14_ERROR "Min notch width (in OGD)"
 VARIABLE M1F_15_ERROR "Center of the neighboring nub and notch must be aligned"
 VARIABLE M1F_21_ERROR "Min space between M1 notch and Via0/Via1 (in PGD)"
 VARIABLE M1F_22_ERROR "Min M1 end offset from M1 notch section (in neighboring metal1B lines)"
 VARIABLE M1F_23_ERROR "Min space between M1 notches (in all direction)"
 VARIABLE M1F_24_ERROR "Min space between M1 nubs (in all direction)"
 VARIABLE M1F_31_ERROR "M1 color region is marked with Metal1BCregionID (82;71)"
 VARIABLE M1F_32_ERROR "Inside M1 color region, all metal1 tracks should be marked as B or C, in alternating way"
 VARIABLE M1F_33_ERROR "Metal1B in M1 color region is marked with M1BID (4;135) layer over M1 (4;0)"
 VARIABLE M1F_34_ERROR "Metal1C in M1 color region is marked with M1CID (111;137) layer over M1 (4;0)"
 VARIABLE M1F_35_ERROR "All metal1 lines (metal1B and metal1C) must be aligned to global M1 grid (M1_290)"
 VARIABLE M1F_36_ERROR "All metal1 lines (metal1B and metal1C) must follow all regular metal1 design rules"
 VARIABLE M1F_40_ERROR "First and last M1 track in each M1 colar region must not be empty (legal cuts are allowed)"
 VARIABLE M1F_41_ERROR "Each M1 color region must begin with Metal1B and end with Metal1B"
 VARIABLE M1F_42_ERROR "B-B, C-C pairs are not allowed"
 VARIABLE M1F_43_ERROR "Min V1/V0 keepaway space from OGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_44_ERROR "Min V1/V0 keepaway space from PGD edge of M1BCregionID (i.e. only dummy M1)"
 VARIABLE M1F_45_ERROR "M1BCregionID PGD edge must be coincide with Metal1B edge inside"
 VARIABLE M1F_46_ERROR "Min metal1 keepaway space from M1BCregionID (PGD and OGD)"
 VARIABLE M1_00_ERROR "M1 width_01 is not allowed over ULPpitchID or TRDTOULP"
 VARIABLE M1_01_ERROR "M1 width_01 value (fixed), PGD only"
 VARIABLE M1_100_ERROR "M1 width_02 is only allowed inside ULPpitchID"
 VARIABLE M1_101_ERROR "M1 width_02 value (fixed), PGD only"
 VARIABLE M1_21_ERROR "M1 width_01 to width_01 or width_02 to width_02 space1 (minimum value, but only allowed in fixed locations)"
 VARIABLE M1_290_ERROR "All PGD M1 width_01 lines must be on a 70nm pitch grid across the whole die"
 VARIABLE M1_291_ERROR "All PGD M1 width_02 lines must be on a 84nm pitch grid within each ULP region (centered in middle of poly space)"
 VARIABLE M1_36_ERROR "Maximum space between M1 lines (OGD/PGD) (<)"
 VARIABLE M1_41_ERROR "Min end-to-end space (width_01 to width_01 or width_02 to width_02)"
 VARIABLE M1_42_ERROR "Max end-to-end space (width_01 to width_01 or width_02 to width_02), when at least one line has length <= M1_43"
 VARIABLE M1_43_ERROR "M1 lines shorter than this length are subject to M1_42"
 VARIABLE M1_60_ERROR "Min length of M1 line"
 VARIABLE M1_69_ERROR "A short line < M1_69 length cannot have exposed edges >M1_85 on one side or both sides"
 VARIABLE M1_81_ERROR "Minimum overlap of adjacent line-ends in opposite directions"
 VARIABLE M1_84_ERROR "Minimum offset between adjacent line-ends in opposite directions"
 VARIABLE M1_85_ERROR "Maximum offset between adjacent line-ends for line-end edges to be considered unexposed"
 VARIABLE M1_86_ERROR "Minimum exposed offset between adjacent line-ends in same direction"
 VARIABLE M1_87_ERROR "Min End-to-End space when both line ends have exposed edges (>=M1_86) on both sides"
 VARIABLE M2BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M2BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M2BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M2BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M2BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M2BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M2BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below)"
 VARIABLE M2BB_36_ERROR "Maximum space in PGD (<) if rule M2BB_37 is not met"
 VARIABLE M2BB_37_ERROR "Maximum space in OGD (<) if rule M2BB_36 is not met"
 VARIABLE M2BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M2BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M2CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M2CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M2L_01_ERROR "width_L_01"
 VARIABLE M2L_02_ERROR "width_L_02"
 VARIABLE M2L_03_ERROR "width_L_03"
 VARIABLE M2L_05_ERROR "width_L_05"
 VARIABLE M2L_06_ERROR "width_L_06"
 VARIABLE M2L_07_ERROR "width_L_07"
 VARIABLE M2M_01_ERROR "width_M_01"
 VARIABLE M2M_02_ERROR "width_M_02"
 VARIABLE M2M_03_ERROR "width_M_03"
 VARIABLE M2S_01_ERROR "width_S_01"
 VARIABLE M2S_02_ERROR "width_S_02"
 VARIABLE M2S_03_ERROR "width_S_03"
 VARIABLE M2S_04_ERROR "width_S_04"
 VARIABLE M2_00_ERROR "Only Rectangular M2 shape is allowed and only allowed in OGD."
 VARIABLE M2_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M2_127_ERROR "(B:38-46),(C:84) not allowed pairs"
 VARIABLE M2_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M2_129_ERROR "(B),(B)"
 VARIABLE M2_130_ERROR "(C),(C)"
 VARIABLE M2_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M2_132_ERROR "(B:28-46),(C:28-56),(B:38-46)"
 VARIABLE M2_133_ERROR "(B:28-36),(C:38-56),(B:56-84)"
 VARIABLE M2_134_ERROR "(B:38-46),(C:38-76),(B:56-84)"
 VARIABLE M2_135_ERROR "(B:56-84),(C:38-84),(B:56-84)"
 VARIABLE M2_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M2_137_ERROR "(B:28-46),(C:60-84),(B:38-46) not allowed B-C-B sets"
 VARIABLE M2_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_139_ERROR "(B:38-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M2_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M2_147_ERROR "Width <= 32nm (M2S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_147"
 VARIABLE M2_148_ERROR "Width > 32nm (M2S_03) and <= 46nm (M2M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M2_148"
 VARIABLE M2_20_ERROR "Line ends are extended by M2_20 before doing any side to side space checks"
 VARIABLE M2_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M2_22_ERROR "Every C line should have an adjacent B line at M2_21 space on atleast one side, along its entire length (allowed to have M2_42 ETE gaps)"
 VARIABLE M2_23_ERROR "M2CID and M2BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-2 lines."
 VARIABLE M2_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M2_38"
 VARIABLE M2_38_ERROR "Min unrestricted space for rule M2_37 "
 VARIABLE M2_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M2_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M2_43_ERROR "Line ends are extended by M2_43 on both sides before doing ETE space checks M2_41/42 "
 VARIABLE M2_44_ERROR "All line ends for widths <= M2_45 must be aligned or covered at M2_46 space "
 VARIABLE M2_45_ERROR "Max width for M2_44 check "
 VARIABLE M2_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M2_44 check"
 VARIABLE M2_47_ERROR "Lines <= M2_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M2_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M2_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M2_43), applies to > M2_45 width wires"
 VARIABLE M2_60_ERROR "Min length of M2 line (any type, any width)"
 VARIABLE M2_841_ERROR "Minimum C line length, in OGD (>) "
 VARIABLE M2_842_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M2_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M2_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M3BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M3BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M3BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M3BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M3BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M3BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M3BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M3BB_36_ERROR "Maximum space in OGD (<) if rule M3BB_37 is not met"
 VARIABLE M3BB_37_ERROR "Maximum space in PGD (<) if rule M3BB_36 is not met"
 VARIABLE M3BB_38_ERROR "Min OGD space between multi-track-skip spaces"
 VARIABLE M3BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M3CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M3CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M3L_01_ERROR "width_L_01"
 VARIABLE M3L_02_ERROR "width_L_02"
 VARIABLE M3L_03_ERROR "width_L_03"
 VARIABLE M3L_04_ERROR "width_L_04"
 VARIABLE M3L_05_ERROR "width_L_05"
 VARIABLE M3L_06_ERROR "width_L_06"
 VARIABLE M3L_07_ERROR "width_L_07"
 VARIABLE M3L_08_ERROR "width_L_08"
 VARIABLE M3L_09_ERROR "width_L_09"
 VARIABLE M3M_01_ERROR "width_M_01"
 VARIABLE M3M_02_ERROR "width_M_02"
 VARIABLE M3M_03_ERROR "width_M_03"
 VARIABLE M3M_04_ERROR "width_M_04"
 VARIABLE M3M_05_ERROR "width_M_05"
 VARIABLE M3M_06_ERROR "width_M_06"
 VARIABLE M3S_01_ERROR "width_S_01"
 VARIABLE M3S_02_ERROR "width_S_02"
 VARIABLE M3S_03_ERROR "width_S_03"
 VARIABLE M3S_04_ERROR "width_S_04"
 VARIABLE M3_00_ERROR "Only Rectangular M3 shape is allowed and only allowed in PGD."
 VARIABLE M3_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M3_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M3_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M3_129_ERROR "(B),(B)"
 VARIABLE M3_130_ERROR "(C),(C)"
 VARIABLE M3_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M3_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M3_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M3_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M3_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M3_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M3_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M3_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M3_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M3_142_ERROR "(B:38-52),(C:82-84),(B:56-84)"
 VARIABLE M3_143_ERROR "(B:56-84),(C:32-36),(B:56-84)"
 VARIABLE M3_147_ERROR "Width <= 32nm (M3S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_147"
 VARIABLE M3_148_ERROR "Width > 32nm (M3S_03) and <= 46nm (M3M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M3_148"
 VARIABLE M3_20_ERROR "Line ends are extended by M3_20 before doing any side to side space checks"
 VARIABLE M3_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M3_22_ERROR "Every C line should have an adjacent B line at M3_21 space on atleast one side, along its entire length (allowed to have M3_42 ETE gaps)"
 VARIABLE M3_23_ERROR "M3CID and M3BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-3 lines."
 VARIABLE M3_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M3_38"
 VARIABLE M3_38_ERROR "Min unrestricted space for rule M3_37"
 VARIABLE M3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M3_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M3_43_ERROR "Line ends are extended by M3_43 on both sides before doing ETE space checks M3_41/42 "
 VARIABLE M3_44_ERROR "All line ends for widths <= M3_45 must be a aligned or covered at M3_46 space "
 VARIABLE M3_45_ERROR "Max width for M3_44 check "
 VARIABLE M3_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M3_44 check"
 VARIABLE M3_47_ERROR "Lines <= M3_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M3_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M3_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M3_43), applies to > M3_45 width wires"
 VARIABLE M3_60_ERROR "Min length of M3 line (any type, any width)"
 VARIABLE M3_841_ERROR "Minimum C line length, in PGD (>) "
 VARIABLE M3_842_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M3_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M3_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M4BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M4BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M4BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M4BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M4BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M4BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M4BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M4BB_36_ERROR "Maximum space in PGD (<) if rule M4BB_37 is not met"
 VARIABLE M4BB_37_ERROR "Maximum space in OGD (<) if rule M4BB_36 is not met"
 VARIABLE M4BB_38_ERROR "Min PGD space between multi-track-skip spaces"
 VARIABLE M4BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M4CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M4CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M4L_01_ERROR "width_L_01"
 VARIABLE M4L_02_ERROR "width_L_02"
 VARIABLE M4L_03_ERROR "width_L_03"
 VARIABLE M4L_05_ERROR "width_L_05"
 VARIABLE M4L_06_ERROR "width_L_06"
 VARIABLE M4L_07_ERROR "width_L_07"
 VARIABLE M4L_08_ERROR "width_L_08"
 VARIABLE M4L_09_ERROR "width_L_09"
 VARIABLE M4M_02_ERROR "width_M_02"
 VARIABLE M4M_03_ERROR "width_M_03"
 VARIABLE M4S_01_ERROR "width_S_01"
 VARIABLE M4S_02_ERROR "width_S_02"
 VARIABLE M4S_03_ERROR "width_S_03"
 VARIABLE M4S_04_ERROR "width_S_04"
 VARIABLE M4_00_ERROR "Only Rectangular M4 shape is allowed and only allowed in OGD."
 VARIABLE M4_01_ERROR "width_01 value (OGD only)"
 VARIABLE M4_02_ERROR "width_02 value (OGD only)"
 VARIABLE M4_03_ERROR "width_03 value (OGD only)"
 VARIABLE M4_04_ERROR "width_04 value (OGD only)"
 VARIABLE M4_05_ERROR "width_05 value (OGD only)"
 VARIABLE M4_06_ERROR "width_06 value (OGD only)"
 VARIABLE M4_07_ERROR "width_07 value (OGD only)"
 VARIABLE M4_08_ERROR "width_08 value (OGD only)"
 VARIABLE M4_09_ERROR "width_09 value (OGD only)"
 VARIABLE M4_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M4_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M4_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M4_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M4_11_ERROR "width_11 value (OGD only)"
 VARIABLE M4_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M4_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M4_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M4_127_ERROR "(B:40-46),(C:84) not allowed pairs"
 VARIABLE M4_128_ERROR "(B:54-84),(C:28-36) not allowed pairs"
 VARIABLE M4_129_ERROR "(B),(B)"
 VARIABLE M4_130_ERROR "(C),(C)"
 VARIABLE M4_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M4_132_ERROR "(B:28-46),(C:28-56),(B:40-46)"
 VARIABLE M4_133_ERROR "(B:28-36),(C:40-56),(B:54-84)"
 VARIABLE M4_134_ERROR "(B:40-46),(C:40-76),(B:54-84)"
 VARIABLE M4_135_ERROR "(B:54-84),(C:40-84),(B:54-84)"
 VARIABLE M4_136_ERROR "(B:28-36),(C:54-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M4_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M4_138_ERROR "(B:28-36),(C:28-36,60-84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_139_ERROR "(B:40-46),(C:28-36,84),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_140_ERROR "(B:54-84),(C:28-36),(B:54-84) not allowed B-C-B sets"
 VARIABLE M4_141_ERROR "(B:28),(C:56),(B:76) not allowed B-C-B sets"
 VARIABLE M4_142_ERROR "(B:28),(C:54),(B:76) not allowed B-C-B sets"
 VARIABLE M4_147_ERROR "Width <= 32nm (M4S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_147"
 VARIABLE M4_148_ERROR "Width > 32nm (M4S_03) and <= 46nm (M4M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M4_148"
 VARIABLE M4_20_ERROR "Line ends are extended by M4_20 before doing any side to side space checks"
 VARIABLE M4_21_ERROR "B to C min space (fixed value for adjacent lines)"
 VARIABLE M4_22_ERROR "Every C line should have an adjacent B line at M4_21 space on atleast one side, along its entire length (allowed to have M4_42 ETE gaps)"
 VARIABLE M4_23_ERROR "M4CID and M4BID layers can be used to force/flip drawn B/C layers and must fully cover the Metal-4 lines."
 VARIABLE M4_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M4_249_ERROR "Metal4 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M4_250 exception to this rule)"
 VARIABLE M4_25_ERROR "width_02/03 to width_04-11 space range min"
 VARIABLE M4_250_ERROR "Metal4 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M4_251/252/253, forming a line end bridge"
 VARIABLE M4_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M4_252_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M4_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M4_26_ERROR "width_02/03 to width_04-11 space range max"
 VARIABLE M4_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M4_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M4_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M4_27_ERROR "width_04-07 to width_04-11 space range min"
 VARIABLE M4_28_ERROR "width_04-07 to width_04-11 space range max"
 VARIABLE M4_31_ERROR "width_01 is not allowed to be next to width_03 to width_11"
 VARIABLE M4_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M4_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M4_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M4_38"
 VARIABLE M4_38_ERROR "Min unrestricted space for rule M4_37"
 VARIABLE M4_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M4_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE M4_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M4_43_ERROR "Line ends are extended by M4_43 on both sides before doing ETE space checks M4_41/42 "
 VARIABLE M4_44_ERROR "All line ends for widths <= M4_45 must be a aligned or covered at M4_46 space "
 VARIABLE M4_45_ERROR "Max width for M4_44 check "
 VARIABLE M4_46_ERROR "Space at which the line ends must be aligned or covered (fixed value) for M4_44 check"
 VARIABLE M4_47_ERROR "Lines <= M4_45 wide cannot be isolated (cannot be exposed on both sides), must be next to another narrow or wide line "
 VARIABLE M4_48_ERROR "Minimum overlap of adjacent line ends in opposite directions at minimum space"
 VARIABLE M4_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M4_43), applies to > M4_45 width wires"
 VARIABLE M4_51_ERROR "Width_01-11 attacker to width_10 victim min space"
 VARIABLE M4_52_ERROR "Width_10 attacker to width_08-11 victim min space"
 VARIABLE M4_53_ERROR "Width_10 line cannot attack a width_01-07 victim"
 VARIABLE M4_60_ERROR "Min length of M4 line (any type, any width)"
 VARIABLE M4_62_ERROR "Min edge length of width_01-07 line"
 VARIABLE M4_63_ERROR "Min length of width_10 nub"
 VARIABLE M4_65_ERROR "Min length of holes"
 VARIABLE M4_70_ERROR "Minimum segment length"
 VARIABLE M4_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M4_72_ERROR "segments can be smaller than M4_70 if both adjacent segments are >= M4_73"
 VARIABLE M4_73_ERROR "Minimum segment lengths for M4_72"
 VARIABLE M4_80_ERROR "Corner-to-corner space, when corners have no overlap"
 VARIABLE M4_81_ERROR "Internal corner-to-corner width "
 VARIABLE M4_82_ERROR "Width between facing concave corner extensions of opposite directions "
 VARIABLE M4_83_ERROR "Min width of notched line section"
 VARIABLE M4_84_ERROR "Above rule applies to notch length less than"
 VARIABLE M4_941_ERROR "Minimum C line length, in OGD (>)"
 VARIABLE M4_942_ERROR "Minimum C line width, in PGD (>)"
 VARIABLE M5BB_21_ERROR "B - B can skip a valid C line in between, that would create a valid B-C-B combination"
 VARIABLE M5BB_22_ERROR "(B) - (B) unrestricted space, minimum"
 VARIABLE M5BB_31_ERROR "(B) - (B) min multi-track-skip space (>)"
 VARIABLE M5BB_32_ERROR "(B) - (B) max multi-track-skip space (<)"
 VARIABLE M5BB_33_ERROR "Min width of B line next to the multi-track-skip space"
 VARIABLE M5BB_34_ERROR "Min width of C line next to the above B line next to the multi-track-skip space"
 VARIABLE M5BB_35_ERROR "The above B line next to the unrestricted space needs to be floating (no vias above or below) "
 VARIABLE M5BB_36_ERROR "Maximum space in OGD (<) if rule M5BB_37 is not met"
 VARIABLE M5BB_37_ERROR "Maximum space in PGD (<) if rule M5BB_36 is not met"
 VARIABLE M5BB_38_ERROR "Min OGD space between unrestricted spaces"
 VARIABLE M5BC_21_ERROR "(B) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_21_ERROR "(B-C) - (C-B) pairs are allowed to skip a valid B in between. The B in the space must form a valid B-C-(B)-C-B combination "
 VARIABLE M5CC_27_ERROR "(B-C) to (C-B) unrestricted space, minimum"
 VARIABLE M5CC_28_ERROR "For width <= 36 C to any C, in (B-C) - (C-B) pair, unrestricted space, minimum"
 VARIABLE M5L_01_ERROR "width_L_01"
 VARIABLE M5L_02_ERROR "width_L_02"
 VARIABLE M5L_03_ERROR "width_L_03"
 VARIABLE M5L_05_ERROR "width_L_05"
 VARIABLE M5L_06_ERROR "width_L_06"
 VARIABLE M5L_07_ERROR "width_L_07"
 VARIABLE M5L_09_ERROR "width_L_09"
 VARIABLE M5M_02_ERROR "width_M_02"
 VARIABLE M5M_03_ERROR "width_M_03"
 VARIABLE M5S_01_ERROR "width_S_01"
 VARIABLE M5S_02_ERROR "width_S_02"
 VARIABLE M5S_03_ERROR "width_S_03"
 VARIABLE M5S_04_ERROR "width_S_04"
 VARIABLE M5_00_ERROR "Only Rectangular M5 shape is allowed and only allowed in PGD."
 VARIABLE M5_01_ERROR "width_01 value (PGD only)"
 VARIABLE M5_02_ERROR "width_02 value (PGD only)"
 VARIABLE M5_03_ERROR "width_03 value (PGD only)"
 VARIABLE M5_04_ERROR "width_04 value (PGD only)"
 VARIABLE M5_05_ERROR "width_05 value (PGD only)"
 VARIABLE M5_06_ERROR "width_06 value (PGD only)"
 VARIABLE M5_07_ERROR "width_07 value (PGD only)"
 VARIABLE M5_08_ERROR "width_08 value (PGD only)"
 VARIABLE M5_09_ERROR "width_09 value (PGD only)"
 VARIABLE M5_10_ERROR "width_10 value (PGD/OGD)"
 VARIABLE M5_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M5_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M5_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M5_11_ERROR "width_11 value (PGD only)"
 VARIABLE M5_12_ERROR "width_12 value (PGD only)"
 VARIABLE M5_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M5_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M5_126_ERROR "(B:28-36),(C:60-84) not allowed pairs"
 VARIABLE M5_127_ERROR "(B:40-46),(C:84) not allowed B-C-B pairs"
 VARIABLE M5_128_ERROR "(B:56-84),(C:28-36) not allowed pairs"
 VARIABLE M5_129_ERROR "(B),(B)"
 VARIABLE M5_13_ERROR "width_13 value (PGD only)"
 VARIABLE M5_130_ERROR "(C),(C)"
 VARIABLE M5_131_ERROR "(B:28-36),(C:28-46),(B:28-36)"
 VARIABLE M5_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M5_133_ERROR "(B:28-36),(C:40-56),(B:56-84)"
 VARIABLE M5_134_ERROR "(B:40-46),(C:40-76),(B:56-84)"
 VARIABLE M5_135_ERROR "(B:56-84),(C:40-84),(B:56-84)"
 VARIABLE M5_136_ERROR "(B:28-36),(C:56-84),(B:28-36) not allowed B-C-B sets"
 VARIABLE M5_137_ERROR "(B:28-46),(C:60-84),(B:40-46) not allowed B-C-B sets"
 VARIABLE M5_138_ERROR "(B:28-36),(C:28-36,60-84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_139_ERROR "(B:40-46),(C:28-36,84),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_14_ERROR "width_14 value (PGD only)"
 VARIABLE M5_140_ERROR "(B:56-84),(C:28-36),(B:56-84) not allowed B-C-B sets"
 VARIABLE M5_141_ERROR "(B:28),(C:56),(B:76)"
 VARIABLE M5_147_ERROR "Width <= 32nm (M5S_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_147"
 VARIABLE M5_148_ERROR "Width > 32nm (M5S_03) and <= 46nm (M5M_03) flanked on both sides by adjacent line ends in opposite directions must have overlap >= M5_148"
 VARIABLE M5_149_ERROR "Metal5 line <= width_04 cannot have exposed edges (see M5_150 exception to this rule)"
 VARIABLE M5_15_ERROR "width_15 value (PGD only)"
 VARIABLE M5_150_ERROR "Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_151/152/153"
 VARIABLE M5_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M5_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M5_153_ERROR "Minimum overlap (in OGD) of the facing line ends forming the ETE space (>=)"
 VARIABLE M5_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M5_160_ERROR "Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M5_161 "
 VARIABLE M5_161_ERROR "Fixed ETE space for M5_160 (=), and Minimum ETE space for M5_162 (>)"
 VARIABLE M5_162_ERROR "Minimum overlap (in PGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M5_161 "
 VARIABLE M5_20_ERROR "Line ends are extended by M5_20 before doing any side to side space checks"
 VARIABLE M5_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M5_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M5_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M5_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M5_249_ERROR "Metal5 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M5_250 exception to this rule)"
 VARIABLE M5_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M5_250_ERROR "Metal5 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M5_251/252/253, forming a line end bridge"
 VARIABLE M5_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M5_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M5_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M5_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M5_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M5_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M5_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M5_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M5_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M5_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M5_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M5_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M5_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M5_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M5_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M5_38"
 VARIABLE M5_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M5_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M5_41_ERROR "Metal5 end-to-end space (min)"
 VARIABLE M5_42_ERROR "End-to-end space (min), when line-ends are not completely aligned or lines are of different type (B-C)"
 VARIABLE M5_43_ERROR "Line ends are extended by M5_43 on both sides before doing ETE space checks M5_41/42 "
 VARIABLE M5_44_ERROR "Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M5_45"
 VARIABLE M5_45_ERROR "Max overlap between facing line ends for rule M5_44"
 VARIABLE M5_46_ERROR "Maximum allowed length of exposed edge of a width_01-07/12 line"
 VARIABLE M5_47_ERROR "Min ETE space between a <=M5_03 line and a <=M5_07 line, when the line ends are not facing each other (The line ends of the <=M5_03 wide lines are extended by M5_48 prior to this check)"
 VARIABLE M5_48_ERROR "Line end extensions of the <=M5_03 width lines for M5_47 check"
 VARIABLE M5_49_ERROR "Minimum offset of adjacent line ends in opposite directions (line ends are extended by M5_43), applies to > M5_45 width wires"
 VARIABLE M5_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M5_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M5_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M5_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M5_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M5_63_ERROR "Min length of width_10 nub"
 VARIABLE M5_65_ERROR "Min length of holes"
 VARIABLE M5_70_ERROR "Minimum segment length"
 VARIABLE M5_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M5_72_ERROR "A segment can be smaller than M5_70 if it has two adjacent segments >= M5_73"
 VARIABLE M5_73_ERROR "Minimum segment lengths for rule M5_72"
 VARIABLE M5_74_ERROR "M5_72 segment to line end space"
 VARIABLE M5_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M5_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M5_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M5_83_ERROR "Min width of notched line section"
 VARIABLE M5_84_ERROR "Rule M5_83 applies to notch length less than M5_84"
 VARIABLE M5_941_ERROR "Minimum C line length, in PGD (>)"
 VARIABLE M5_942_ERROR "Minimum C line width, in OGD (>)"
 VARIABLE M5err_00_ERROR "Metal5 width_00 value (PGD only)"
 VARIABLE M6_00_ERROR "width_00 value (OGD only)"
 VARIABLE M6_01_ERROR "width_01 value (OGD only)"
 VARIABLE M6_02_ERROR "width_02 value (OGD only)"
 VARIABLE M6_03_ERROR "width_03 value (OGD only)"
 VARIABLE M6_04_ERROR "width_04 value (OGD only)"
 VARIABLE M6_05_ERROR "width_05 value (OGD only)"
 VARIABLE M6_06_ERROR "width_06 value (OGD only)"
 VARIABLE M6_07_ERROR "width_07 value (OGD only)"
 VARIABLE M6_08_ERROR "width_08 value (OGD only)"
 VARIABLE M6_09_ERROR "width_09 value (OGD only)"
 VARIABLE M6_10_ERROR "width_10 value (OGD/PGD)"
 VARIABLE M6_101_ERROR "2 adjacent jogs next to a width_01/02 lines is not allowed"
 VARIABLE M6_102_ERROR "Multi-track jog on one side and a facing one/multi-track jog on the other side of a width_01/02 line is not allowed"
 VARIABLE M6_103_ERROR "2 facing jogs, without a wire in between is not allowed"
 VARIABLE M6_11_ERROR "width_11 value (OGD only)"
 VARIABLE M6_12_ERROR "width_12 value (OGD only)"
 VARIABLE M6_123_ERROR "width_02/03 to width_03 space range min"
 VARIABLE M6_124_ERROR "width_02/03 to width_03 space range max"
 VARIABLE M6_13_ERROR "width_13 value (OGD only)"
 VARIABLE M6_132_ERROR "width_08/09 to width_11 unrestricted space (min)"
 VARIABLE M6_14_ERROR "width_14 value (OGD only)"
 VARIABLE M6_149_ERROR "Metal6 line <= width_04 cannot have exposed edges (see M6_150 exception to this rule)"
 VARIABLE M6_15_ERROR "width_15 value (OGD only)"
 VARIABLE M6_150_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_151/152/153"
 VARIABLE M6_151_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_152_ERROR "Max width of atleast one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_153_ERROR "Minimum overlap (in PGD) of the facing line ends forming the ETE space (>=)"
 VARIABLE M6_16_ERROR "width_13/14/15 must be rectangles only (no jog or junction allowed)"
 VARIABLE M6_160_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is = M6_161 "
 VARIABLE M6_161_ERROR "Fixed ETE space for M6_160 (=), Minimum ETE space for M6_162 (>)"
 VARIABLE M6_162_ERROR "Minimum overlap (in OGD) of Width_04 line end with an adjacent line in the opposite direction, if the ETE space of the width_04 line is > M6_161 "
 VARIABLE M6_21_ERROR "width_01 to width_01/02 space range min"
 VARIABLE M6_22_ERROR "width_01 to width_01/02 space range max"
 VARIABLE M6_23_ERROR "width_02 to width_02 space range min"
 VARIABLE M6_24_ERROR "width_02 to width_02 space range max"
 VARIABLE M6_249_ERROR "Metal6 line <= width_04 (56nm) cannot have exposed edges on both side of the line end (see M6_250 exception to this rule)"
 VARIABLE M6_25_ERROR "width_02/03 to width_04-12 space range min"
 VARIABLE M6_250_ERROR "Metal6 line <= width_04 is allowed to have exposed edges, if the adjacent ETE meets M6_251/252/253, forming a line end bridge"
 VARIABLE M6_251_ERROR "Max adjacent ETE space (<=)"
 VARIABLE M6_252_ERROR "Max width of at least one of the two lines forming the adjacent ETE space (<=)"
 VARIABLE M6_253_ERROR "Minimum overlap of the line ends forming the ETE space (>=)"
 VARIABLE M6_26_ERROR "width_02/03 to width_04-12 space range max"
 VARIABLE M6_260_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE can form a bridge defined by M4_251/252/253"
 VARIABLE M6_261_ERROR "Minimum overlap of <= Width_03 (48nm) line end with an adjacent line in the opposite direction, if the ETE cannot form a bridge"
 VARIABLE M6_262_ERROR "Minimum overlap of > Width_03 (48nm) <= Width_04 (56nm) line end with an adjacent line in the opposite direction"
 VARIABLE M6_27_ERROR "width_12/04-07 to width_04-12 space range min"
 VARIABLE M6_28_ERROR "width_12/04-07 to width_04-12 space range max"
 VARIABLE M6_31_ERROR "width_01 is not allowed to be next to width_03 to width_15"
 VARIABLE M6_32_ERROR "width_08/09 to width_08-10 unrestricted space (min)"
 VARIABLE M6_33_ERROR "width_10/11 to width_10/11 unrestricted space (min)"
 VARIABLE M6_34_ERROR "width_13/14/15 to width 08-11/13-15 unrestricted space (min)"
 VARIABLE M6_35_ERROR "width_13/14/15 are not allowed to be next to width_01-07/12"
 VARIABLE M6_37_ERROR "max edge lengths that can violate the forbidden spaces if space  between the edges is >=M6_38"
 VARIABLE M6_38_ERROR "width_02 cannot be between two width_10/11 lines"
 VARIABLE M6_40_ERROR "width_10 to width_10 unrestricted space (min)"
 VARIABLE M6_41_ERROR "Metal6 end-to-end space (min)"
 VARIABLE M6_44_ERROR "Width_01/02 to width_01-15 end-to-end space (min) if overlap between facing ends is < M6_45"
 VARIABLE M6_45_ERROR "Max overlap between facing line ends for rule M6_44"
 VARIABLE M6_46_ERROR "Maximum allowed length of exposed edge of a width_01-07/12 line"
 VARIABLE M6_47_ERROR "Min ETE space between a <=M6_03 line and a <=M6_07 line, when the line ends are not facing each other (The line ends of the <=M6_03 wide lines are extended by M6_48 prior to this check)"
 VARIABLE M6_48_ERROR "Line end extensions of the <=M6_03 wide line for M6_47 check"
 VARIABLE M6_51_ERROR "Width_01-15 attacker to width_10 victim min space"
 VARIABLE M6_52_ERROR "Width_10 attacker to width_08-15 victim min space"
 VARIABLE M6_53_ERROR "Width_10 line cannot attack a width_01-07/12 victim"
 VARIABLE M6_60_ERROR "Min length of width_01-15 lines"
 VARIABLE M6_62_ERROR "Min edge length of width_01-07/12 line"
 VARIABLE M6_63_ERROR "Min length of width_10 nub"
 VARIABLE M6_65_ERROR "Min length of holes"
 VARIABLE M6_70_ERROR "Minimum segment length"
 VARIABLE M6_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M6_72_ERROR "A segment can be smaller than M6_70 if it has two adjacent segments >= M6_73"
 VARIABLE M6_73_ERROR "Minimum segment lengths for rule M6_72"
 VARIABLE M6_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M6_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M6_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M6_83_ERROR "Min width of notched line section"
 VARIABLE M6_84_ERROR "Rule M6_83 applies to notch length less than M6_84"
 VARIABLE M7_00_ERROR "width_00 value (PGD only)"
 VARIABLE M7_01_ERROR "width_01 value (PGD only)"
 VARIABLE M7_02_ERROR "width_02 value (PGD only)"
 VARIABLE M7_03_ERROR "width_03 value (PGD/OGD)"
 VARIABLE M7_04_ERROR "width_04 value (PGD only)"
 VARIABLE M7_05_ERROR "width_05 value (PGD only)"
 VARIABLE M7_06_ERROR "width_06 value (PGD only)"
 VARIABLE M7_07_ERROR "width_07 value (PGD only)"
 VARIABLE M7_08_ERROR "width_08 value (PGD only)"
 VARIABLE M7_09_ERROR "width_09 value (PGD only)"
 VARIABLE M7_21_ERROR "width_01/02 to width_01/02 space range1 min"
 VARIABLE M7_22_ERROR "width_01/02 to width_01/02 space range1 max"
 VARIABLE M7_23_ERROR "width_00/01 to width_00-09 space range2 min"
 VARIABLE M7_24_ERROR "width_00/01 to width_00-09 space range2 max"
 VARIABLE M7_25_ERROR "width_00/01 to width_00-09 unrestricted space min"
 VARIABLE M7_26_ERROR "width_01/02 to width_03/04/05/06/07 space range1 min"
 VARIABLE M7_27_ERROR "width_01/02 to width_03/04/05/06/07 space range1 max"
 VARIABLE M7_31_ERROR "width_03/04 to width_03/04 unrestricted space (min)"
 VARIABLE M7_32_ERROR "width_03/0405/06/07 to width_05/06/07 unrestricted space (min)"
 VARIABLE M7_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M7_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M7_38"
 VARIABLE M7_38_ERROR "Min unrestricted space for rule M7_37"
 VARIABLE M7_41_ERROR "width_01/02/03/04/05/06/07 to width_01/02/03/04/05/06/07 end-to-end space (min)"
 VARIABLE M7_51_ERROR "width_03 attacker to width_01/02/03/04/05/06/07 victim unrestricted space OGD (min)"
 VARIABLE M7_52_ERROR "width_01/02/03/04/05/06/07 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M7_60_ERROR "Min length for all widths"
 VARIABLE M7_65_ERROR "Min length of holes"
 VARIABLE M7_70_ERROR "Minimum segment length"
 VARIABLE M7_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M7_72_ERROR "A segment can be smaller than M7_70 if it has two adjacent segments >= M7_73"
 VARIABLE M7_73_ERROR "Minimum segment lengths for rule M7_72"
 VARIABLE M7_74_ERROR "Minimum M7_72 segment to line end space"
 VARIABLE M7_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M7_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M7_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M7_83_ERROR "Min width of notched line section"
 VARIABLE M7_84_ERROR "Rule M7_83 applies to notch length less than M7_84"
 VARIABLE M7err_00_ERROR "Metal7 width_00 value (PGD only)"
 VARIABLE M7err_01_ERROR "Metal7 width_01 value (PGD only)"
 VARIABLE M7err_08_ERROR "Metal7 width_08 value (PGD only)"
 VARIABLE M8_00_ERROR "width_00 value (OGD only)"
 VARIABLE M8_01_ERROR "width_01 value (OGD only)"
 VARIABLE M8_02_ERROR "width_02 value (OGD only)"
 VARIABLE M8_03_ERROR "width_03 value (OGD/PGD)"
 VARIABLE M8_04_ERROR "width_04 value (OGD only)"
 VARIABLE M8_05_ERROR "width_05 value (OGD only)"
 VARIABLE M8_06_ERROR "width_06 value (OGD only)"
 VARIABLE M8_07_ERROR "width_07 value (OGD only)"
 VARIABLE M8_08_ERROR "width_08 value (OGD only)"
 VARIABLE M8_09_ERROR "width_09 value (OGD only)"
 VARIABLE M8_10_ERROR "width_10 value (OGD only)"
 VARIABLE M8_121_ERROR "width_06 to width_06 space, fixed space exception (fixed value)"
 VARIABLE M8_20_ERROR "width_01 wire cannot be sandwiched between two width_03/05/06/09/10 wires at min space on both sides"
 VARIABLE M8_21_ERROR "width_00 to width_00-05 space range1 min"
 VARIABLE M8_22_ERROR "width_00 to width_00-05 space range1 max"
 VARIABLE M8_23_ERROR "width_00 to width_00-08 space range2 min"
 VARIABLE M8_24_ERROR "width_00 to width_00-08 space range2 max"
 VARIABLE M8_25_ERROR "width_00 to width_00-08 unrestricted space min"
 VARIABLE M8_26_ERROR "width_00 to width_06/07/08 space range1 min"
 VARIABLE M8_27_ERROR "width_00 to width_06/07/08 space range1 max"
 VARIABLE M8_32_ERROR "width_02-08 to width_02-08 unrestricted space (min)"
 VARIABLE M8_35_ERROR "width_03 to width_03 unrestricted space (min) "
 VARIABLE M8_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M8_38"
 VARIABLE M8_38_ERROR "Min unrestricted space for rule M8_37"
 VARIABLE M8_41_ERROR "Metal8 end-to-end space (min)"
 VARIABLE M8_42_ERROR "Metal8 end-to-end space for width_01 line to any line (min)"
 VARIABLE M8_50_ERROR "Width_02/03 attacker (PGD) to width_01 victim (OGD) is not allowed.  Width_01 victim must be shielded by parallel rectangular-only width_03/05/06/09/10 wire."
 VARIABLE M8_51_ERROR "width_03 attacker to width_00-08 victim unrestricted space OGD (min)"
 VARIABLE M8_52_ERROR "width_00-08 attacker to width_03 victim unrestricted space PGD (min)"
 VARIABLE M8_60_ERROR "Min length for all widths"
 VARIABLE M8_65_ERROR "Min length of holes"
 VARIABLE M8_70_ERROR "Minimum segment length"
 VARIABLE M8_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M8_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M8_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M8_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M8_83_ERROR "Min width of notched line section"
 VARIABLE M8_84_ERROR "Rule M8_83 applies to notch length less than M8_84"
 VARIABLE M8err_00_ERROR "Metal8 width_00 value (OGD only)"
 VARIABLE M8err_09_ERROR "Metal8 width_09 value (OGD only)"
 VARIABLE M8err_21_ERROR "BDW-specific Metal8 min space (values less than this are disallowed)"
 VARIABLE M9_00_ERROR "width_00 value (PGD only)"
 VARIABLE M9_01_ERROR "M9 width, minimum"
 VARIABLE M9_02_ERROR "width_02 value (PGD only)"
 VARIABLE M9_03_ERROR "width_03 value (PGD)"
 VARIABLE M9_04_ERROR "width_04 value (PGD/OGD)"
 VARIABLE M9_05_ERROR "width_05 value (PGD only)"
 VARIABLE M9_06_ERROR "width_06 value (PGD only)"
 VARIABLE M9_07_ERROR "width_07 value (PGD only)"
 VARIABLE M9_08_ERROR "width_08 value (PGD only)"
 VARIABLE M9_09_ERROR "width_09 value (PGD only)"
 VARIABLE M9_121_ERROR "width_07 to width_07 space, fixed space exception"
 VARIABLE M9_20_ERROR "width_01 wire cannot be sandwiched between two width_04/06/07/08 wires at min space on both sides"
 VARIABLE M9_21_ERROR "width_00 to width_00-06 space range1 min"
 VARIABLE M9_22_ERROR "width_00 to width_00-06 space range1 max"
 VARIABLE M9_23_ERROR "width_00 to width_00-09 space range2 min"
 VARIABLE M9_24_ERROR "width_00 to width_00-09 space range2 max"
 VARIABLE M9_25_ERROR "width_00 to width_00-09 unrestricted space min"
 VARIABLE M9_26_ERROR "width_00 to width_07-09 space range1 min"
 VARIABLE M9_27_ERROR "width_00 to width_07-09 space range1 max"
 VARIABLE M9_32_ERROR "width_02-09 to width_02-09 unrestricted space (min)"
 VARIABLE M9_35_ERROR "width_04 to width_04 unrestricted space (min) "
 VARIABLE M9_37_ERROR "Max facing edge lengths that can violate a forbidden space value if the space between the facing edges is >=M9_38"
 VARIABLE M9_38_ERROR "Min unrestricted space for rule M9_37"
 VARIABLE M9_41_ERROR "Metal9 end-to-end space (min)"
 VARIABLE M9_42_ERROR "Metal9 end-to-end space width_01 line to any line (min)"
 VARIABLE M9_43_ERROR "Min M9 coverage of Square Via8 orthogonal edge"
 VARIABLE M9_50_ERROR "width_02/04 attacker (OGD) to width_01 victim (PGD) is not allowed.  Width_01 victim must be shielded (physically) by parallel rectangular-only width_04/06/07/08 wire."
 VARIABLE M9_51_ERROR "width_04 attacker to width_00-09 victim unrestricted space PGD (min)"
 VARIABLE M9_52_ERROR "width_00-09 attacker to width_04 victim unrestricted space OGD (min)"
 VARIABLE M9_60_ERROR "Min length for all widths"
 VARIABLE M9_65_ERROR "Min length of holes"
 VARIABLE M9_70_ERROR "Minimum segment length"
 VARIABLE M9_71_ERROR "Minimum length of at least one segment, when two segments are adjacent at a corner"
 VARIABLE M9_80_ERROR "Min Corner-to-corner space, when corners have no overlap"
 VARIABLE M9_81_ERROR "Min Internal corner-to-corner width "
 VARIABLE M9_82_ERROR "Min Width between facing concave corner extensions of opposite directions "
 VARIABLE M9_83_ERROR "Min width of notched line section"
 VARIABLE M9_84_ERROR "Rule M9_83 applies to notch length less than M9_84"
 VARIABLE MC_01_ERROR "Outer edges of the PRS cells must be line-on-line with the EDM cells boundary."
 VARIABLE MC_02_ERROR "CE1/2 cannot overlap the PRS cells "
 VARIABLE MC_03_ERROR "CE1/2 cannot overlap the logo cells"
 VARIABLE MIM_01_ERROR "CE1/2 width min"
 VARIABLE MIM_02_ERROR "CE1/2 space min"
 VARIABLE MIM_03_ERROR "Minimum offset between CE1-CE2 edges"
 VARIABLE MIM_04_ERROR "Minimum overlap between CE1-CE2 layers"
 VARIABLE MIM_05_ERROR "CE1-CE2 edges cannot cross each other"
 VARIABLE MIM_06_ERROR "CE2 must be between CE1 and CE3 (minimum size holes around via11 are the exception to this requirement)"
 VARIABLE MIM_07_ERROR "CE2 must enclose CE1 edges"
 VARIABLE MIM_22_ERROR "Min required CE1/2 hole area (sq um)"
 VARIABLE MIM_23_ERROR "Minimum CE1/2 jog length"
 VARIABLE MIM_25_ERROR "Min required CE1/2 area (sq um)"
 VARIABLE MIM_26_ERROR "Max extent of CE1/2"
 VARIABLE MIM_51_ERROR "Minimum CE1/2 enclosure of Via12 (all directions)"
 VARIABLE MIM_52_ERROR "Min Via12 space to unconnected CE1/2"
 VARIABLE MIM_53_ERROR "Via12 cannot land on overlapping CE1/2"
 VARIABLE MIM_54_ERROR "Min Via12 space to unconnected CE1, when Via12 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_55_ERROR "Min Via12 space to unconnected CE2, when Via12 is connected to 0 or 1 capacitor plates"
 VARIABLE MIM_61_ERROR "CE1/2 electrode layers cannot be used as a resistor, must have a M12 or TM1 shunt"
 VARIABLE MIM_62_ERROR "CE1 must be at a higher potential than CE2 (except for stacked HV/EHV/UHV MIM caps)"
 VARIABLE MIM_63_ERROR "CE1/2 cannot be connected to HV/EHV/UHV unless properly stacked"
 VARIABLE MIM_71_ERROR "In double stacked MIM cap configuration, HV/EHV(CE1)-floating(CE2) and floating(CE2)-VSS(CE1) caps are connected by a common floating CE2"
 VARIABLE MIM_72_ERROR "Max area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_73_ERROR "Min area ratio of VSS CE1-floating CE2 cap to HV/EHV CE1-floating CE2 cap in a double stack"
 VARIABLE MIM_74_ERROR "CE1 and CE3 must be shorted when used as a parallel capacitor and CE1/3 must be at a higher potential than CE2 (max voltage 1.0V - nom voltage)"
 VARIABLE MIM_75_ERROR "CE1/2/3 cannot be used as a series cap with CE2 floating, there cannot be a floating plate in any capacitor configuration"
 VARIABLE MIM_81_ERROR "In triple stacked MIM cap configuration, UHV(CE1)-floating(CE2), floating(CE2)-floating(CE1), floating(CE1)-VSS(CE2) caps are connected by common floating CE1/CE2"
 VARIABLE MIM_82_ERROR "Max area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MIM_83_ERROR "Min area ratio of middle cap (floating CE2-floating CE1) to top (UHV CE1-floating CE2) or bottom (floating CE1-VSS CE2) caps in a triple stack"
 VARIABLE MJ0_01_ERROR "MTJID enclosure of MJ0 in OGD (fixed)"
 VARIABLE MJ0_02_ERROR "No cuts allowed on first two dummy Metal2 above/below MJ0 within MTJID"
 VARIABLE MJ0_03_ERROR "No GCN, V1, M2 allowed inside MJ0"
 VARIABLE MJ0_04_ERROR "No jogs allowed in MTJID"
 VARIABLE MJ0_05_ERROR "Min space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_06_ERROR "Max space from dummy M2 to MJ0 (in PGD)"
 VARIABLE MJ0_07_ERROR "Fixed space from dummy M2 end to MJ0 (in OGD)"
 VARIABLE MJ0_08_ERROR "Minimum space between MJ0 "
 VARIABLE MJ0_09_ERROR "Minimum width of MJ0"
 VARIABLE MTJ_01_ERROR "M2 KeepGenAway layer (TC only) needs to be line-on-line with MTJID"
 VARIABLE MTJ_02_ERROR "M2 keepout layer (STT_MRAM circuit array) needs to be line-on-line with MTJID"
 VARIABLE MTJ_03_ERROR "MTJ fixed width (in OGD)"
 VARIABLE MTJ_04_ERROR "MTJ fixed length (in PGD)"
 VARIABLE MTJ_05_ERROR "MTJ fixed pitch (in OGD) in large bitcell (under STTRAMID2)"
 VARIABLE MTJ_06_ERROR "MTJ minimum pitch (in OGD) in small bitcell (under STTRAMID1)"
 VARIABLE MTJ_07_ERROR "MTJ fixed pitch (in PGD)"
 VARIABLE MTJ_08_ERROR "Inside a single MJ0, either large bitcells or small bitcells are allowed - not BOTH"
 VARIABLE MTJ_09_ERROR "MJO enclosure of MTJ (only allowed value)"
 VARIABLE MTJ_10_ERROR "STTRAMID1, STTRAMID2 must be line-line with MTJID"
 VARIABLE MTJ_11_ERROR "Via2 must be centered on MTJ"
 VARIABLE MTJ_12_ERROR "Via2 length (in OGD) allowed over MTJ"
 VARIABLE MTJ_13_ERROR "Via2 width (in PGD) allowed over MTJ"
 VARIABLE MTJ_14_ERROR "M1 must be centered under MTJ"
 VARIABLE MTJ_15_ERROR "MTJ enclosure of M1 (both OGD and PGD), only allowed value"
 VARIABLE NW_01_ERROR "Min N-well space to N+ active (all directions), P+ tap (OGD)"
 VARIABLE NW_03_ERROR "Min N-well enclosure of P+ active (all directions), N+ tap (OGD)"
 VARIABLE NW_12_ERROR "Min N-well width"
 VARIABLE NW_128_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_129_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for I/O and high voltage wells and pad-connected diffusions, also applies to all non-logic gates such as thick gate."
 VARIABLE NW_14_ERROR "Min N-well space"
 VARIABLE NW_17_ERROR "Min required drawn N-well area (in sq um)"
 VARIABLE NW_18_ERROR "Min required drawn N-well hole area (in sq um)"
 VARIABLE NW_21_ERROR "Min N+ active diffusion space to high voltage nwells"
 VARIABLE NW_22_ERROR "Min P+ active diffusion enclosure by high voltage nwell"
 VARIABLE NW_23_ERROR "Min N-well convex corner enclosure of P+ active diffusion corner"
 VARIABLE NW_24_ERROR "Min N-well concave corner space to N+ active diffusion corner"
 VARIABLE NW_25_ERROR "Minimum N-well segment lengths, when both adjacent at a corner (if one segment is <NW_25, then the other segment must be >=NW_25)"
 VARIABLE NW_28_ERROR "Maximum distance from P active diff with gate in the well to a well tap, for nominal voltage wells"
 VARIABLE NW_29_ERROR "Maximum distance from N active diff with gate in the p-well to a sub tap, for nominal voltage wells"
 VARIABLE NW_30_ERROR "Minimum nwell pitch"
 VARIABLE NW_31_ERROR "Min N-well space to P+ tap (PGD)"
 VARIABLE NW_33_ERROR "Min N-well enclosure of N+ tap (PGD)"
 VARIABLE NW_35_ERROR "Maximum nwell length when width is less than NW_35"
 VARIABLE NW_36_ERROR "Maximum N-well facing edge length, if space is less than NW_36"
 VARIABLE NW_41_ERROR "N-well segment lengths less than this value are subject to rules NW_42/43 on the adjacent edges"
 VARIABLE NW_42_ERROR "Forbidden adjacent edge length range min (>)"
 VARIABLE NW_43_ERROR "Forbidden adjacent edge length range max (<)"
 VARIABLE NW_55_ERROR "Min N-well enclosure of N+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_56_ERROR "Min N-well space to P+ tap diff (in all directions) near short n-well jog <=NW_57"
 VARIABLE NW_57_ERROR "Max length of short NWL jog for which rules NW_55,NW_56 apply"
 VARIABLE NW_58_ERROR "Min N+ tap diff or P+ tap diff distance to NWL edge when facing an opposite-type tap spaced at <NW_58 from the NWL edge"
 VARIABLE NW_59_ERROR "Maximum allowed open/unfilled N-well area of >= NW_60 width (in sq um)"
 VARIABLE NW_60_ERROR "Runset check value for NW_59 (Max width of open/unfilled NWL area for which rule NW_59 applies)"
 VARIABLE NW_71_ERROR "Maximum N-well area (n-well sections < NW_73 width are ignored before the NW_71 check), sq um"
 VARIABLE NW_73_ERROR "N-well width exception for rule NW_71 (um)"
 VARIABLE NW_74_ERROR "N-well holes of area <= NW_74 are closed before the NW_71 check (um^2)"
 VARIABLE PC_00_ERROR "Only Rectangular Polycon shape is allowed and only allowed with length perpendicular to gate-direction."
 VARIABLE PC_01_ERROR "Polycon width, fixed value"
 VARIABLE PC_02_ERROR "Min required Polycon length"
 VARIABLE PC_04_ERROR "All Polycon center lines must be on a 21nm pitch grid across the whole die"
 VARIABLE PC_20_ERROR "Polycon line extension for all polycon side-to-side space checks (except PC_91/92 space check which uses PC_93 extension)"
 VARIABLE PC_21_ERROR "Min Polycon side-to-side space"
 VARIABLE PC_23_ERROR "Polycon side-to-side forbidden space (fixed value)"
 VARIABLE PC_25_ERROR "Min Polycon end-to-end space, when facing ends are aligned"
 VARIABLE PC_31_ERROR "Min Polycon end-to-end (ETE) space, when facing ends are not aligned (ends extended by PC_32)"
 VARIABLE PC_32_ERROR "Polycon line end extensions for PC_31 check"
 VARIABLE PC_33_ERROR "Max Polycon ETE space, on at least one end, when Polycon is short (length < PC_34)"
 VARIABLE PC_34_ERROR "Max Polycon length for PC_33 check (<)"
 VARIABLE PC_35_ERROR "Min offset between non-overlapping line-ends in opposite directions, when at a PC_21 side-to-side space"
 VARIABLE PC_36_ERROR "Minimum overlap between line-ends in opposite directions, when at a PC_21 side-to-side space. PC_36 overlap is allowed when the ETE space to the same-track GCN is >= PC_56 or the length of all the adjacent GCNs is >=PC_57"
 VARIABLE PC_41_ERROR "Poly overlap of polycon (PGD) for PC_42 (fixed value)"
 VARIABLE PC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE PC_43_ERROR "Min Polycon side space to poly line-end (PGD)"
 VARIABLE PC_44_ERROR "Min Polycon end space to poly side (OGD)"
 VARIABLE PC_444_ERROR "Min Polycon side space to poly line-end in TG/TGULV pitch regions"
 VARIABLE PC_45_ERROR "Min Poly overlap of polycon (PGD) for PC_46"
 VARIABLE PC_46_ERROR "Min Polycon end extension beyond poly side for PC_45"
 VARIABLE PC_50_ERROR "End-to-End space < PC_51 cannot be enclosed by adjacent-GCN overlaps < PC_52 on 3 or more corners (out of 4)"
 VARIABLE PC_51_ERROR "End-to-End space that triggers PC_50 check (<)"
 VARIABLE PC_52_ERROR "Overlap between adjacent (PC_21-spaced) line ends in opposite directions that trigger the PC_50 check (<)"
 VARIABLE PC_53_ERROR "If Polycon length is < PC_34, and end-to-end (ETE) space is <= PC_54, then any adjacent line-ends at PC_21 side spacing must be fully aligned with the ETE space"
 VARIABLE PC_54_ERROR "Max Polycon ETE space for PC_53 check (<=)"
 VARIABLE PC_55_ERROR "If ETE space is < PC_56 and length is < PC_57, then min overlap between line <PC_57 and an adjacent line at PC_21 side spacing must be >= PC_55"
 VARIABLE PC_56_ERROR "Min Polycon end-to-end space to allow PC_36 overlap (in the adjacent track)"
 VARIABLE PC_57_ERROR "Min length of the 3 adjacent GCNs to allow PC_36 overlap"
 VARIABLE PC_61_ERROR "Min Polycon side space to active gate/diffusion OGD edge (no restriction for dummy gates)"
 VARIABLE PC_81_ERROR "Min Polycon space to Diffcon"
 VARIABLE PC_82_ERROR "Diffcon overlap of Polycon in PGD for PC_83, fixed value"
 VARIABLE PC_83_ERROR "Min Polycon end overlap of Diffcon in OGD for PC_82"
 VARIABLE PC_84_ERROR "Min Diffcon overlap of Polycon in PGD for PC_85"
 VARIABLE PC_85_ERROR "Min Polycon end extension beyond Diffcon side (OGD) for PC_84"
 VARIABLE PC_91_ERROR "=PC_21 and =PC_92 PGD spaces on opposite sides of a GCN are not allowed"
 VARIABLE PC_92_ERROR "Space for the PC_91 check (fixed value)"
 VARIABLE PC_93_ERROR "Polycon line extension (OGD) for PC_91/92 side-to-side space checks only"
 VARIABLE PG_01_ERROR "Poly check grid width: fixed value, OGD only"
 VARIABLE PG_02_ERROR "Poly check grid Pitch: fixed value, OGD only"
 VARIABLE PG_03_ERROR "Poly check grid must be continuous across the complete length of the active die"
 VARIABLE PG_04_ERROR "Poly check grid OGD space to edge of active die (EOA), fixed value"
 VARIABLE PG_05_ERROR "Poly check grid must centered in drawn digital Poly space"
 VARIABLE PL_00_ERROR "Only Rectangular, Uni-directional Poly shape is allowed"
 VARIABLE PL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE PL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE PL_03_ERROR "Min required Poly length with no restrictions"
 VARIABLE PL_04_ERROR "Poly Short end-to-end space, fixed value (cannot be isolated)"
 VARIABLE PL_05_ERROR "Poly Long end-to-end space, fixed value"
 VARIABLE PL_06_ERROR "Poly Long end-to-end space, maximum of allowed range"
 VARIABLE PL_07_ERROR "Poly Medium end-to-end space, fixed value"
 VARIABLE PL_08_ERROR "Poly Long end-to-end space, minimum of allowed range"
 VARIABLE PL_09_ERROR "End-to-end space between PL_05 and PL_08 is not allowed"
 VARIABLE PL_100_ERROR "Floating poly overlapping diffusion cannot be next to a signal TCN if >= this length"
 VARIABLE PL_101_ERROR "Max width of long space region that triggers PL_102/103 checks"
 VARIABLE PL_102_ERROR "Forbidden offset between the short space region ends (min)"
 VARIABLE PL_103_ERROR "Forbidden offset between the short space region ends (max)"
 VARIABLE PL_104_ERROR "Minimum space between type B configuration synthesized regions"
 VARIABLE PL_105_ERROR "Need an even number of rectangular polygons (synthesized from drawn cuts plus oversized PL_04's) in the loop "
 VARIABLE PL_106_ERROR "Oversize in PGD of narrow (PL_04) cut for PL_105 check"
 VARIABLE PL_11_ERROR "Min Poly endcap length (poly line-end extent beyond diffusion edge)"
 VARIABLE PL_12_ERROR "All Gate-SD edges and taps require Adjacent Poly (with max pullback defined by PL_13/15)"
 VARIABLE PL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE PL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE PL_16_ERROR "Min offset between adjacent poly line-ends having the same line-end direction"
 VARIABLE PL_24_ERROR "NWL edge parallel to poly must be centered in poly space"
 VARIABLE PL_25_ERROR "Min Poly line-end space to diffusion PGD"
 VARIABLE PL_51_ERROR "Poly overlapping a S/D, tap diffusion must be either (1) shorted to the overlapping S/D, tap or (2) unconnected  "
 VARIABLE PL_52_ERROR "Unconnected Poly can have multiple overlapping diffusions if all the diffusions are connected to the same node."
 VARIABLE PL_55_ERROR "Poly jumper between two diffusions is not allowed."
 VARIABLE PL_61_ERROR "Min overlap of any poly cuts 1 poly pitch apart"
 VARIABLE PL_62_ERROR "A PL_04 adjacent to a long cut on one side must also be adjacent to a PL_04 or a long cut on its other side.  PL_04 cannot be isolated."
 VARIABLE PL_63_ERROR "Min offset between any poly cuts 1 poly pitch apart"
 VARIABLE PL_66_ERROR "PL_07 cuts must be aligned"
 VARIABLE PL_67_ERROR "Min offset between PL_07 cuts"
 VARIABLE PL_68_ERROR "Fixed overlap between the PL_07 cuts"
 VARIABLE PL_69_ERROR "A PL_07 adjacent to a PL_04 must be centered (aligned centerlines) or else satisfy PL_16 (aligned on one side)"
 VARIABLE PL_70_ERROR "Cannot have a single isolated PL_04 next to a centered PL_07 (i.e. the PL_04 must also be adjacent to another ETE space on its other side)"
 VARIABLE PL_71_ERROR "A centered PL_07 ETE space cannot contain a GCN"
 VARIABLE PL_91_ERROR "Within each cell, all gates are checked to be in a single direction."
 VARIABLE PL_92_ERROR "At full chip DRC, all gates are checked to be in absolute horizontal direction."
 VARIABLE RDL_01_ERROR "RDL wire (217;0) width, minimum"
 VARIABLE RDL_02_ERROR "RDL wire width, maximum (for location other than LMI pad or TSV cap) "
 VARIABLE RDL_03_ERROR "RDL width/height of LMI PAD (marked by RDLPAD ID (217;40)), only allowed value"
 VARIABLE RDL_04_ERROR "RDL width/height for TSV CAP (marked by RDLCAP ID (217;10)), only allowed value"
 VARIABLE RDL_05_ERROR "RDL wire space, minimum"
 VARIABLE RDL_06_ERROR "RDL distance from LMI PAD center (center of (217;40)) to unconnected RDL wire, minimum "
 VARIABLE RDL_07_ERROR "RDL, RDLCAP coverage of TSV on all sides, minimum"
 VARIABLE RDL_08_ERROR "RDL wire offset from LMI PAD center axis, maximum"
 VARIABLE RDL_09_ERROR "RDL wire edge to TSV CAP edge distance, minimum"
 VARIABLE RDL_10_ERROR "RDL wire vertex space to LMI PAD, minimum"
 VARIABLE RDL_11_ERROR "RDL wire vertex space to TSV CAP, minimum"
 VARIABLE RDL_12_ERROR "Only one RDL wire connection allowed per semicircle for an LMI PAD or TSV CAP"
 VARIABLE RDL_13_ERROR "RDL wire jog length (217;0), minimum value"
 VARIABLE RDL_14_ERROR "RDL space between  TSV CAP (edge of (217;10)) and RDL wire (unconnected), minimum"
 VARIABLE RDL_15_ERROR "Space between LMI pad and RDL line"
 VARIABLE RDL_16_ERROR "Maximum RDL wire segment length"
 VARIABLE SDC_03_ERROR "Diffcon end-to-end (ETE) space (min) (under STTRAMID1/2, exception to DC_03)"
 VARIABLE SDC_11_ERROR "Fixed TCN extension beyond drawn N-diffusion (top) (under STTRAMID1/2)"
 VARIABLE SDC_111_ERROR "Fixed TCN extension beyond drawn N-diffusion (bottom) (under STTRAMID1/2)"
 VARIABLE SD_01_ERROR "STACKDEVTYPE ID must be rectangular in shape"
 VARIABLE SD_02_ERROR "STACKDEVTYPE ID must be drawn coincident with diffusion OGD inside edge"
 VARIABLE SD_03_ERROR "STACKDEVTYPE ID must be drawn coincident with poly PGD inside edge"
 VARIABLE SD_04_ERROR "Any TCN interacting with STACKDEVTYPE ID cannot have viacon "
 VARIABLE SK_12_ERROR "Disallowed V1/V2 non-redundant stack, if under TV1 and max via0 density > 5% (350X350nm window) and metal2 density < 40% (500X500nm window)"
 VARIABLE SK_22_ERROR "Disallowed V2/V3 non-redundant stack, if under TV1 and max via1 density > 5% (350X350nm window) and metal3 density < 40% (500X500nm window)"
 VARIABLE SK_31_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via1 density > 6% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_32_ERROR "Disallowed V3/V4 non-redundant stack, if under TV1 and max via2 density > 5% (350X350nm window) and metal4 density < 40% (500X500nm window)"
 VARIABLE SK_41_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via2 density > 6% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_42_ERROR "Disallowed V4/V5 non-redundant stack, if under TV1 and max via3 density > 5% (350X350nm window) and metal5 density < 40% (500X500nm window)"
 VARIABLE SK_51_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via3 density > 6% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_52_ERROR "Disallowed V5/V6 non-redundant stack, if under TV1 and max via4 density > 5% (350X350nm window) and metal6 density < 40% (500X500nm window)"
 VARIABLE SK_61_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via4 density > 4% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_62_ERROR "Disallowed V6/V7 non-redundant stack, if under TV1 and max via5 density > 3% (490X490nm window)  and metal7 density < 40% (500X500nm window)"
 VARIABLE SK_71_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via5 density > 4% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_72_ERROR "Disallowed V7/V8 non-redundant stack, if under TV1 and max via6 density > 3% (490X490nm window) and metal8 density < 40% (500X500nm window)"
 VARIABLE SK_81_ERROR "Disallowed V8/V9 non-redundant stack, if under TV1 and max via6 density > 4% (490X490nm window) and metal9 density < 40% (500X500nm window)"
 VARIABLE SK_82_ERROR "Disallowed V8/V9 non-redundant stack, if under TV1 and max via7 density > 5% (600X600nm window) and metal9 density < 40% (500X500nm window)"
 VARIABLE SM0_41_ERROR "End-to-end space (fixed value), when line-ends are completely aligned and lines are same type (B-B, C-C),"
 VARIABLE SM0_60_ERROR "Fixed length of M0 line (any type, any width) "
 VARIABLE SM0_82_ERROR "Metal0 line-end overlap of poly, fixed value (edge touching M0)"
 VARIABLE SM0_821_ERROR "Metal0 line-end distance from poly, fixed value (other edge)"
 VARIABLE SM3_41_ERROR "End-to-end space (min), when line-ends are completely aligned and lines are same type (B-B, C-C)"
 VARIABLE SM3_47_ERROR "Lines != SM3_47 wide cannot be isolated, must be next to another narrow or wide line"
 VARIABLE SNW_29_ERROR "NW_29 relaxation for STT MRAM"
 VARIABLE SV3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE TDC_04_ERROR "Diffcon side space to Poly, ONLY ALLOWED value "
 VARIABLE TDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE TEDM_01_ERROR "Catch-cup guard ring must be present at top level Cell"
 VARIABLE TEDM_02_ERROR "Area that is 1.512um outside from the OGD edge of Catch-cup guard ring and 1.68um outside from the PGD edge of Catch-cup guard ring is occupied by TSV EDM ring"
 VARIABLE TEDM_04_ERROR "Maximum number of Fill cells per OGD die edge"
 VARIABLE TEDM_06_ERROR "Maximum number of OGD fill cell that can be placed consecutively"
 VARIABLE TEDM_07_ERROR "Maximum number of PGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_08_ERROR "Maximum number of OGD diode staircase cell that can be placed consecutively"
 VARIABLE TEDM_11_ERROR "Number of I/O cell placement allowed (OGD die TSV EDM ring only)"
 VARIABLE TEDM_12_ERROR "Corner cells can only reside in die corners"
 VARIABLE TEDM_13_ERROR "EDM cells cannot overlap each other"
 VARIABLE TEDM_14_ERROR "EDM cells dimension not drawn according to spec"
 VARIABLE TEDM_15_ERROR "Every 25th OGD staircase cell must be a diode staircase cell"
 VARIABLE TEDM_16_ERROR "There should be at least one PGD staircase cells in each PGD part of EDM ring"
 VARIABLE TEDW_01_ERROR "Corner Cell x"
 VARIABLE TEDW_02_ERROR "Corner Cell y"
 VARIABLE TEDW_03_ERROR "OGD Fill Cell x"
 VARIABLE TEDW_04_ERROR "OGD Fill Cell y"
 VARIABLE TEDW_07_ERROR "OGD IO Cell x"
 VARIABLE TEDW_08_ERROR "OGD IO Cell y"
 VARIABLE TEDW_11_ERROR "PGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_12_ERROR "PGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_13_ERROR "OGD STAIRCASSE DIODE Cell x"
 VARIABLE TEDW_14_ERROR "OGD STAIRCASSE DIODE Cell y"
 VARIABLE TEDW_15_ERROR "PGD STAIRCASSE Cell x"
 VARIABLE TEDW_16_ERROR "PGD STAIRCASSE Cell y"
 VARIABLE TEDW_17_ERROR "OGD STAIRCASSE Cell x"
 VARIABLE TEDW_18_ERROR "OGD STAIRCASSE Cell y"
 VARIABLE TM1_01_ERROR "TM1 width allowed range min"
 VARIABLE TM1_02_ERROR "TM1 space allowed range min"
 VARIABLE TM1_03_ERROR "TM1 space allowed range max"
 VARIABLE TM1_04_ERROR "Max TM1 edge length that can violate the max space rule "
 VARIABLE TM1_21_ERROR "TM1 width allowed range max"
 VARIABLE TM1_22_ERROR "Min required TM1 hole area (sq um)"
 VARIABLE TM1_23_ERROR "Minimum TM1 segment lengths, when both adjacent at corners"
 VARIABLE TM1_25_ERROR "Min required TM1 area with a TV1 (sq um)"
 VARIABLE TM1_26_ERROR "Min required TM1 area (sq um)"
 VARIABLE TM1_51_ERROR "TM1 coverage of Via12 (all directions)"
 VARIABLE TM1_60_ERROR "TM1 space above inductors templates has special handling"
 VARIABLE TPC_42_ERROR "Min Polycon end overlap of poly for PC_41"
 VARIABLE TPC_44_ERROR "Min Polycon end space to poly side"
 VARIABLE TPC_46_ERROR "Min Polycon overlap with poly (in OGD) for PC_45"
 VARIABLE TPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE TPL_02_ERROR "Poly pitch, ONLY ALLOWED value"
 VARIABLE TPL_04_ERROR "Short poly end-to-end space (PL_04) not allowed in TG pitch region"
 VARIABLE TPL_11_ERROR "Min Poly endcap length"
 VARIABLE TPL_13_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Gate-STI (diffusion) edge"
 VARIABLE TPL_15_ERROR "Maximum pullback of Adjacent Dummy Poly line-end from Tap diffusion edge"
 VARIABLE TPL_25_ERROR "Min Poly end space to diffusion PGD"
 VARIABLE TSV_01_ERROR "TSV width, only allowed value"
 VARIABLE TSV_02_ERROR "TSV_02 for X73B (rusnet use only)"
 VARIABLE TSV_03_ERROR "TSV row-to-row separation within spine, only allowed value"
 VARIABLE TSV_04_ERROR "TSV rows in a single spine, only allowed value"
 VARIABLE TSV_05_ERROR "TSV columns in a single spine, only allowed value"
 VARIABLE TSV_06_ERROR "TSV must be centered on the catch cup"
 VARIABLE TSV_07_ERROR "Min transistor keepout zone from M1 catch cup grid (no performance impact)"
 VARIABLE TSV_08_ERROR "Min transistor keepout zone from M1 catch cup grid (15% performance degradation)"
 VARIABLE TSV_10_ERROR "Number of allowed TSV spines"
 VARIABLE TSV_21_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 1"
 VARIABLE TSV_22_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 2"
 VARIABLE TSV_23_ERROR "TSV-to-TSV separation within spine (in the direction of the spine), allowed value 3"
 VARIABLE TSV_61_ERROR "TSV catchcup size (in X) (runset use only)"
 VARIABLE TSV_62_ERROR "TSV catchcup size (in Y) (runset use only)"
 VARIABLE TV1_31_ERROR "TV1A width, fixed value"
 VARIABLE TV1_32_ERROR "TV1A length, fixed value, drawn"
 VARIABLE TV1_400_ERROR "TV1SIZEID layer (80;97) must be drawn line-on-line with EOA.  (This will be checked when DR_FULL_DIE is set to YES)"
 VARIABLE TV1_432_ERROR "TV1A length, fixed value, after synthesized downsizing"
 VARIABLE TV1_51_ERROR "Min TM1 enclosure of  TV1 (all directions)"
 VARIABLE TV1_61_ERROR "Only 1 TV1 allowed per bump, and each TV1 must be covered by a bump"
 VARIABLE TX_01_ERROR "TGOXID is only allowed over V3pitchID and V1pitchID"
 VARIABLE TX_02_ERROR "Min width of TGOXID in any direction"
 VARIABLE TX_03_ERROR "Min space between TGOXID in any direction"
 VARIABLE TX_05_ERROR "PGD edge of TGOXID must be drawn in the middle of the space between poly center lines"
 VARIABLE TX_06_ERROR "Min TGOXID enclosure of poly end, in PGD"
 VARIABLE TX_07_ERROR "Min TGOXID space to poly end, in PGD"
 VARIABLE TX_08_ERROR "Nwell inside TGOXID and outside TGOXID cannot interact"
 VARIABLE TX_09_ERROR "Min TGOXID enclosure of nwell inside"
 VARIABLE TX_10_ERROR "Min TGOXID space to nwell outside"
 VARIABLE TX_11_ERROR "Min TGOXID enclosure of active gate area inside TGOXID"
 VARIABLE TX_12_ERROR "Min TGOXID space to active gate area outside TGOXID"
 VARIABLE TX_13_ERROR "Min TGOXID space to XGOXID"
 VARIABLE TX_21_ERROR "V3pitchID or V1pitchID must always be covered by TGOXID as shown in transition rules"
 VARIABLE UHV_01_ERROR "Polycon space to Diffcon (min)"
 VARIABLE UHV_02_ERROR "VCN space to Diffcon (PGD), min"
 VARIABLE UHV_04_ERROR "VCN space to polycon (PGD), min"
 VARIABLE UHV_05_ERROR "VCN-VCN space (min)"
 VARIABLE UHV_06_ERROR "VCN-Via0 space (min)"
 VARIABLE UHV_07_ERROR "Via0-Via1 space (min)"
 VARIABLE UHV_09_ERROR "Via1-Via1 space (min)"
 VARIABLE UHV_10_ERROR "Via1-Metal2 space (min)"
 VARIABLE UHV_11_ERROR "Via1-Via2 space (min)"
 VARIABLE UHV_12_ERROR "Via2-Metal2 space (min)"
 VARIABLE UHV_13_ERROR "Via2-Via2 space (min)"
 VARIABLE UHV_14_ERROR "Via2-Metal3 space (min)"
 VARIABLE UHV_15_ERROR "Via2-Via3 space (min)"
 VARIABLE UHV_16_ERROR "Via3-Metal3 space (min)"
 VARIABLE UHV_20_ERROR "Via4-Via5 space (min)"
 VARIABLE UHV_21_ERROR "Via5-Metal5 space (min)"
 VARIABLE UHV_34_ERROR "Metal4-Metal4 space (min)"
 VARIABLE UHV_36_ERROR "Metal6-Metal6 space (min)"
 VARIABLE UHV_40_ERROR "VCN space to Diffcon side (OGD), min"
 VARIABLE UHV_41_ERROR "VCN space to Polycon end (OGD), min"
 VARIABLE UHV_42_ERROR "VCN-Metal0 space (min)"
 VARIABLE UHV_43_ERROR "Metal0-Metal0 space (min)"
 VARIABLE UHV_44_ERROR "Via0-Metal0 space (min)"
 VARIABLE UHV_45_ERROR "Via0-Via0 space (min)"
 VARIABLE UHV_46_ERROR "Via0-Metal1 space (min)"
 VARIABLE UHV_47_ERROR "Metal1-Metal1 space (min)"
 VARIABLE UHV_48_ERROR "Via1-Metal1 space (min)"
 VARIABLE UHV_49_ERROR "Metal2-Metal2 space (min)"
 VARIABLE UHV_50_ERROR "Metal3-Metal3 space (min)"
 VARIABLE UHV_51_ERROR "Via3-Via3 space (min)"
 VARIABLE UHV_52_ERROR "Via3-Metal4 space (min)"
 VARIABLE UHV_53_ERROR "Via3-Via4 space (min)"
 VARIABLE UHV_54_ERROR "Via4-Metal4 space (min)"
 VARIABLE UHV_55_ERROR "Via4-Via4 space (min)"
 VARIABLE UHV_56_ERROR "Via4-Metal5 space (min)"
 VARIABLE UHV_57_ERROR "Metal5-Metal5 space (min)"
 VARIABLE UHV_58_ERROR "Via5-Via5 space (min)"
 VARIABLE UHV_59_ERROR "Via5-Metal6 space (min)"
 VARIABLE UHV_60_ERROR "Via5-Via6 space (min)"
 VARIABLE UHV_61_ERROR "Via6-Metal6 space (min)"
 VARIABLE UHV_62_ERROR "Via6-Via7 space (min)"
 VARIABLE UHV_63_ERROR "Via7-Metal7 space (min)"
 VARIABLE UL1_01_ERROR "Minimum width of NU1/PU1 layer"
 VARIABLE UL1_05_ERROR "Minimum required area of NU1/PU1 layer (sq um)"
 VARIABLE UL1_06_ERROR "Minimum required hole area of NU1/PU1 layer  (sq um)"
 VARIABLE UL1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UL1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UL1_09_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-convex, concave-concave corner"
 VARIABLE UL1_10_ERROR "Space between restricted segment lengths (>= UL1_08, <UL1_07) convex-concave corner"
 VARIABLE UL1_11_ERROR "NU1/PU1 enclosure of nulv/pulv gate (PGD)"
 VARIABLE UL1_116_ERROR "NU1/PU1 convex corner enclosure of nulv/pulv gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UL1_12_ERROR "NU1/PU1 enclosure of nulv/pulv gate (OGD)"
 VARIABLE UL1_13_ERROR "NU1/PU1 space to non-n/pulv gate (PGD)"
 VARIABLE UL1_14_ERROR "NU1/PU1 space to non-n/pulv gate (OGD)"
 VARIABLE UL1_15_ERROR "NU1/PU1 PGD edge must be centered in poly space or poly width"
 VARIABLE UL1_16_ERROR "NU1/PU1 unrestricted convex corner enclosure of nulv/pulv gate"
 VARIABLE UL1_17_ERROR "NU1/PU1 concave corner enclosure of non-n/pulv gate"
 VARIABLE UL1_31_ERROR "Minimum space of NU1/PU1 layer"
 VARIABLE UL1_32_ERROR "NU1/PU1 layer is allowed to have coincident edges of length >="
 VARIABLE UL1_33_ERROR "NU1/PU1 layer is allowed to have coincident corners with space >="
 VARIABLE UL1_34_ERROR "NU1/PU1 layer is allowed to have point touch"
 VARIABLE UNW_14_ERROR "N-well space (min)"
 VARIABLE UNW_21_ERROR "N+ active diffusion space to ultra high voltage nwells (min)"
 VARIABLE UNW_22_ERROR "P+ active diffusion enclosure by ultra high voltage nwell (min)"
 VARIABLE UV0_01_ERROR "Minimum width of NV0/PV0 layer"
 VARIABLE UV0_05_ERROR "Minimum required area of NV0/PV0 layer (sq um)"
 VARIABLE UV0_06_ERROR "Minimum required hole area of NV0/PV0 layer  (sq um)"
 VARIABLE UV0_07_ERROR "Minimum segment lengths"
 VARIABLE UV0_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV0_09_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-convex, concave-concave corner"
 VARIABLE UV0_10_ERROR "Space between restricted segment lengths (>= UV0_08, <UV0_07) convex-concave corner"
 VARIABLE UV0_11_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (PGD)"
 VARIABLE UV0_116_ERROR "NV0/PV0 convex corner enclosure of nuv0/puv0 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV0_12_ERROR "NV0/PV0 enclosure of nuv0/puv0 gate (OGD)"
 VARIABLE UV0_13_ERROR "NV0/PV0 space to non-n/puv0 gate (PGD)"
 VARIABLE UV0_14_ERROR "NV0/PV0 space to non-n/puv0 gate (OGD)"
 VARIABLE UV0_15_ERROR "NV0/PV0 PGD edge must be centered in poly space or poly width"
 VARIABLE UV0_16_ERROR "NV0/PV0 unrestricted convex corner enclosure of nuv0/puv0 gate"
 VARIABLE UV0_17_ERROR "NV0/PV0 concave corner enclosure of non-n/puv0 gate"
 VARIABLE UV0_31_ERROR "Minimum space of NV0/PV0 layer"
 VARIABLE UV0_32_ERROR "NV0/PV0 layer is allowed to have coincident edges of length >="
 VARIABLE UV0_33_ERROR "NV0/PV0 layer is allowed to have coincident corners with space >="
 VARIABLE UV0_34_ERROR "NV0/PV0 layer is allowed to have point touch"
 VARIABLE UV1_01_ERROR "Minimum width of NV1/PV1 layer"
 VARIABLE UV1_05_ERROR "Minimum required area of NV1/PV1 layer (sq um)"
 VARIABLE UV1_06_ERROR "Minimum required hole area of NV1/PV1 layer  (sq um)"
 VARIABLE UV1_07_ERROR "Unrestricted minimum segment lengths"
 VARIABLE UV1_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV1_09_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-convex, concave-concave corner"
 VARIABLE UV1_10_ERROR "Space between restricted segment lengths (>= UV1_08, <UV1_07) convex-concave corner"
 VARIABLE UV1_11_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (PGD)"
 VARIABLE UV1_116_ERROR "NV1/PV1 convex corner enclosure of nuv1/puv1 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV1_12_ERROR "NV1/PV1 enclosure of nuv1/puv1 gate (OGD)"
 VARIABLE UV1_13_ERROR "NV1/PV1 space to non-n/puv1 gate (PGD)"
 VARIABLE UV1_14_ERROR "NV1/PV1 space to non-n/puv1 gate (OGD)"
 VARIABLE UV1_15_ERROR "NV1/PV1 PGD edge must be centered in poly space or poly width"
 VARIABLE UV1_16_ERROR "NV1/PV1 unrestricted convex corner enclosure of nuv1/puv1 gate"
 VARIABLE UV1_17_ERROR "NV1/PV1 concave corner enclosure of non-n/puv1 gate"
 VARIABLE UV1_31_ERROR "Minimum space of NV1/PV1 layer"
 VARIABLE UV1_32_ERROR "NV1/PV1 layer is allowed to have coincident edges of length >="
 VARIABLE UV1_33_ERROR "NV1/PV1 layer is allowed to have coincident corners with space >="
 VARIABLE UV1_34_ERROR "NV1/PV1 layer is allowed to have point touch"
 VARIABLE UV2_01_ERROR "Minimum width of NV2/PV2 layer"
 VARIABLE UV2_05_ERROR "Minimum required area of NV2/PV2 layer (sq um)"
 VARIABLE UV2_06_ERROR "Minimum required hole area of NV2/PV2 layer  (sq um)"
 VARIABLE UV2_07_ERROR "Minimum segment lengths"
 VARIABLE UV2_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV2_09_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-convex, concave-concave corner"
 VARIABLE UV2_10_ERROR "Space between restricted segment lengths (>= UV2_08, <UV2_07) convex-concave corner"
 VARIABLE UV2_11_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (PGD)"
 VARIABLE UV2_116_ERROR "NV2/PV2 convex corner enclosure of nuv2/puv2 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV2_12_ERROR "NV2/PV2 enclosure of nuv2/puv2 gate (OGD)"
 VARIABLE UV2_13_ERROR "NV2/PV2 space to non-n/puv2 gate (PGD)"
 VARIABLE UV2_14_ERROR "NV2/PV2 space to non-n/puv2 gate (OGD)"
 VARIABLE UV2_15_ERROR "NV2/PV2 PGD edge must be centered in poly space or poly width"
 VARIABLE UV2_16_ERROR "NV2/PV2 unrestricted convex corner enclosure of nuv2/puv2 gate"
 VARIABLE UV2_17_ERROR "NV2/PV2 concave corner enclosure of non-n/puv2 gate"
 VARIABLE UV2_31_ERROR "Minimum space of NV2/PV2 layer"
 VARIABLE UV2_32_ERROR "NV2/PV2 layer is allowed to have coincident edges of length >="
 VARIABLE UV2_33_ERROR "NV2/PV2 layer is allowed to have coincident corners with space >="
 VARIABLE UV2_34_ERROR "NV2/PV2 layer is allowed to have point touch"
 VARIABLE UV3_01_ERROR "Minimum width of NV3/PV3 layer"
 VARIABLE UV3_05_ERROR "Minimum required area of NV3/PV3 layer (sq um)"
 VARIABLE UV3_06_ERROR "Minimum required hole area of NV3/PV3 layer  (sq um)"
 VARIABLE UV3_07_ERROR "Minimum segment lengths"
 VARIABLE UV3_08_ERROR "Restricted minimum segment lengths (has additional segment-to-segment requirements)"
 VARIABLE UV3_09_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-convex, concave-concave corner"
 VARIABLE UV3_10_ERROR "Space between restricted segment lengths (>= UV3_08, <UV3_07) convex-concave corner"
 VARIABLE UV3_11_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (PGD)"
 VARIABLE UV3_116_ERROR "NV3/PV3 convex corner enclosure of nuv3/puv3 gate, when the corner is mid dummy poly and the OGD edge at the corner is coincident with the nwell edge"
 VARIABLE UV3_12_ERROR "NV3/PV3 enclosure of nuv3/puv3 gate (OGD)"
 VARIABLE UV3_13_ERROR "NV3/PV3 space to non-n/puv3 gate (PGD)"
 VARIABLE UV3_14_ERROR "NV3/PV3 space to non-n/puv3 gate (OGD)"
 VARIABLE UV3_15_ERROR "NV3/PV3 PGD edge must be centered in poly space or poly width"
 VARIABLE UV3_16_ERROR "NV3/PV3 unrestricted convex corner enclosure of nuv3/puv3 gate"
 VARIABLE UV3_17_ERROR "NV3/PV3 concave corner enclosure of non-n/puv3 gate"
 VARIABLE UV3_31_ERROR "Minimum space of NV3/PV3 layer"
 VARIABLE UV3_32_ERROR "NV3/PV3 layer is allowed to have coincident edges of length >="
 VARIABLE UV3_33_ERROR "NV3/PV3 layer is allowed to have coincident corners with space >="
 VARIABLE UV3_34_ERROR "NV3/PV3 layer is allowed to have point touch"
 VARIABLE V0P_02_ERROR "Via0PAX length (PGD), fixed value"
 VARIABLE V0P_102_ERROR "Via0PAY length (PGD), fixed value"
 VARIABLE V0T_10_ERROR "Via0TAX (bridge via) length, fixed value"
 VARIABLE V0T_11_ERROR "Via0TBX (bridge via) length, fixed value"
 VARIABLE V0T_12_ERROR "Via0TPX (bridge via) length, fixed value"
 VARIABLE V0T_20_ERROR "Via0TAY (bridge via) length, fixed value"
 VARIABLE V0T_21_ERROR "Via0TBY (bridge via) length, fixed value"
 VARIABLE V0T_22_ERROR "Via0TAY/TBY are only allowed in ULP region (under width_02 M1)"
 VARIABLE V0_01_ERROR "Width of Via0, fixed value (OGD)"
 VARIABLE V0_02_ERROR "Via0AX length (PGD), fixed value"
 VARIABLE V0_03_ERROR "Via0BX length (PGD), fixed value"
 VARIABLE V0_04_ERROR "Via0CX length (PGD), fixed value"
 VARIABLE V0_05_ERROR "Via0A length (PGD), fixed value"
 VARIABLE V0_06_ERROR "Via0B length (PGD), fixed value"
 VARIABLE V0_07_ERROR "Via0DX length (PGD), fixed value"
 VARIABLE V0_08_ERROR "Via0EX length (PGD), fixed value"
 VARIABLE V0_09_ERROR "Via0C length (PGD), fixed value"
 VARIABLE V0_10_ERROR "Via0FX length (PGD), fixed value"
 VARIABLE V0_101_ERROR "Width of Via0 in ULP region, fixed value (OGD)"
 VARIABLE V0_102_ERROR "Via0AY length (PGD), fixed value"
 VARIABLE V0_103_ERROR "Via0BY length (PGD), fixed value"
 VARIABLE V0_104_ERROR "Via0CY length (PGD), fixed value"
 VARIABLE V0_105_ERROR "Via0AW length (PGD), fixed value"
 VARIABLE V0_106_ERROR "Via0BW length (PGD), fixed value"
 VARIABLE V0_107_ERROR "Via0DY length (PGD), fixed value"
 VARIABLE V0_108_ERROR "Via0EY length (PGD), fixed value"
 VARIABLE V0_111_ERROR "Width of Via0TAY/TBY, fixed value (OGD)"
 VARIABLE V0_122_ERROR "Unrestricted Via0AY-to-Via0AY center-to-center space (min)"
 VARIABLE V0_142_ERROR "Minimum Via0TBX/TBY overlap of M0"
 VARIABLE V0_171_ERROR "Unrestricted min Via0-Via0 center-to-center space for all V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_19_ERROR "V0_02-V0T_12 edges are SA edges; the line-end edge of Via0PAX can also be self aligned (in addition to the line-side edges)"
 VARIABLE V0_22_ERROR "Unrestricted Via0AX-to-Via0AX center-to-center space (min)"
 VARIABLE V0_23_ERROR "Parallel full-facing metal-aligned Via0 edges can be as closely spaced as the minimum allowed M1 space.  (only allowed value)"
 VARIABLE V0_24_ERROR "Min space between non-SA Via0 edges (PGD)"
 VARIABLE V0_242_ERROR "Minimum Via0TPX overlap of M0"
 VARIABLE V0_25_ERROR "Min space between Via0BX non-SA edge and V0PAX line end edge, Via0BY non-SA edge and V0PAY line-end edge, Via0AX/BX to Via0AX/BX non-SA edges (PGD), Via0AY/BY to Via0AY/BY non-SA edges (PGD)"
 VARIABLE V0_250_ERROR "Min unrestricted Via0TAY/TBY to any Via0 corner-to-corner space"
 VARIABLE V0_252_ERROR "Via0TAY/TBY can have 2 or fewer via0 at corner-to-corner space of [>=V0_70 and <V0_250] on any 2 corners, the other vias must have corner-to-corner space >=V0_250 from Via0TAY/TBY "
 VARIABLE V0_26_ERROR "Unrestricted min Via0 edge-to-edge space"
 VARIABLE V0_27_ERROR "V0TAX/TBX/TAY/TBY/TPXs, V0FXs cannot be on adjacent M1 wires at minimum space (this is an exception to V0_23)"
 VARIABLE V0_28_ERROR "Adjacent end-to-end (same track) Via0PAX/PAYs allowed space max value"
 VARIABLE V0_29_ERROR "Adjacent-track (side-by-side) Via0PAX/PAYs are allowed FOR A SINGLE PAIR only"
 VARIABLE V0_30_ERROR "A pair of side-by-side Via0PAX/PAYs cannot have a facing Via0PAX/PAYs"
 VARIABLE V0_31_ERROR "Min Via0 to VCN space (on different Metal0)"
 VARIABLE V0_32_ERROR "Facing V0PAX/PAY pair to adjacent V0PAX/PAY min space"
 VARIABLE V0_328_ERROR "Via0PAX pair facing each other at minimum M1 ETE space (M1_41=42nm) must be overlapped or replaced with a bridge Via0TPX, if the nets are the same"
 VARIABLE V0_33_ERROR "Min Via0 edge space to Metal0"
 VARIABLE V0_40_ERROR "Min Metal0 side enclosure of Via0"
 VARIABLE V0_42_ERROR "Minimum Via0TAX/TAY overlap of M0"
 VARIABLE V0_43_ERROR "Via0TAX/TBX/TAY/TBY/TPX must overlap two adjacent M0 lines"
 VARIABLE V0_49_ERROR "Min Metal0 line end enclosure of Via0"
 VARIABLE V0_61_ERROR "Minimum M1 line end enclosure of Via0FX/TAX/TBX/TAY/TBY/TPX"
 VARIABLE V0_62_ERROR "Minimum M1 line end enclosure of Via0 (see V0_61 exception)"
 VARIABLE V0_63_ERROR "M1 line end enclosure of Via0PAX (fixed value) on one end only"
 VARIABLE V0_64_ERROR "Minimum M1 line end enclosure of opposite side of Via0PAX"
 VARIABLE V0_66_ERROR "Min M1 line-end enclosure of any Via0, when the M1 line-end has an exposed offset on either or both sides, as defined by M1_86"
 VARIABLE V0_69_ERROR "M1 line-side enclosure of Via0TAY/TBY, only allowed value"
 VARIABLE V0_70_ERROR "Min Via0 corner-to-corner space"
 VARIABLE V0_71_ERROR "Unrestricted min Via0-Via0 center-to-center space for all via0s except V0AY/BY/CY/DY/EY/AW/BW/PAY (if centers are closer, vias are allowed on maximum of any 2 corners)"
 VARIABLE V0_840_ERROR "Min Metal0 line-side enclosure (PGD) of each Via0PAX/Y when two are placed on facing M1 line-ends "
 VARIABLE V0_98_ERROR "V0TAX/TAYs cannot be on a power net"
 VARIABLE V0_99_ERROR "V0TBX/TBY bridging two M0 lines must have a TCN shunt shorting the 2 M0s it is bridging."
 VARIABLE V10_01_ERROR "Square Via10 size ONLY ALLOWED value"
 VARIABLE V10_02_ERROR "Square Via10 to Square Via10 (center-to-center) separation, minimum"
 VARIABLE V10_11_ERROR "Maximum Square Via10 overhang of Metal10"
 VARIABLE V10_12_ERROR "Min M10 enclosure of Square Via10, orthogonal edge"
 VARIABLE V10_21_ERROR "Min Square Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)"
 VARIABLE V10_31_ERROR "Rectangular Via10 width, ONLY ALLOWED value"
 VARIABLE V10_32_ERROR "Rectangular Via10 length, ONLY ALLOWED value"
 VARIABLE V10_33_ERROR "Min Rectangular Via10 Long edge facing space to Square or Rectangular Via10 "
 VARIABLE V10_34_ERROR "Min Rectangular Via10 Short edge facing space to Square or Rectangular Via10 "
 VARIABLE V10_35_ERROR "Min Rectangular Via10 Corner-to-corner space to Square or Rectangular Via10 "
 VARIABLE V10_39_ERROR "Redundant Rectangular Via10 spacing between facing Long edges, for electrically shorted vias, fixed value"
 VARIABLE V10_40_ERROR "Redundant Rectangular Via10s must be aligned with each other"
 VARIABLE V10_41_ERROR "Min Rectangular Via10 to Via9 (square/rectangular) space (on different M10, all-directional check)"
 VARIABLE V10_51_ERROR "Min M10 enclosure of Rectangular Via10 (one edge at a corner)"
 VARIABLE V10_52_ERROR "Min M10 enclosure of Rectangular Via10, orthogonal edge"
 VARIABLE V10_61_ERROR "Max extent of Square Via10 edge beyond M11 edge"
 VARIABLE V10_62_ERROR "Min M11 coverage of Square Via10 orthogonal edge"
 VARIABLE V10_71_ERROR "Max extent of Rectangular Via10 long edge beyond M11 edge"
 VARIABLE V10_72_ERROR "M11 coverage of Rectangular Via10 short edge, minimum"
 VARIABLE V11_01_ERROR "Square Via11 size ONLY ALLOWED value"
 VARIABLE V11_02_ERROR "Square Via11 to Square Via11 (center-to-center) separation, minimum"
 VARIABLE V11_11_ERROR "Min M11 enclosure of Square Via11"
 VARIABLE V11_12_ERROR "Min M11 enclosure of Square Via11, orthogonal edge"
 VARIABLE V11_31_ERROR "Rectangular Via11 width, ONLY ALLOWED value"
 VARIABLE V11_32_ERROR "Rectangular Via11 length, ONLY ALLOWED value"
 VARIABLE V11_33_ERROR "Min Rectangular Via11 space to Via11 (square/rectangular, includes all combinations of long edges, short edges, and corners), all-directional check"
 VARIABLE V11_34_ERROR "Via11C length, fixed value"
 VARIABLE V11_40_ERROR "Via11 to Via11 space (all directions)"
 VARIABLE V11_41_ERROR "Via11 to Via11 corner-to-corner space"
 VARIABLE V11_51_ERROR "Min M11 enclosure of Rectangular Via11"
 VARIABLE V11_52_ERROR "Min M11 enclosure of Rectangular Via11, orthogonal edge"
 VARIABLE V12_31_ERROR "Width of Via12A/B/C, fixed value"
 VARIABLE V12_32_ERROR "Via12A length, fixed value"
 VARIABLE V12_33_ERROR "Via12B length, fixed value"
 VARIABLE V12_34_ERROR "Via12C length, fixed value"
 VARIABLE V12_40_ERROR "Min Via12 to Via12 space (all directions)"
 VARIABLE V12_41_ERROR "Min Via12 to Via12 corner-to-corner space"
 VARIABLE V12_51_ERROR "Min M12 enclosure of Via12 (all directions)"
 VARIABLE V1H_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1H_02_ERROR "Via1HA length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_05_ERROR "Via1HD length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_08_ERROR "Via1HG length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_09_ERROR "Via1HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_10_ERROR "Via1HK length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1H_11_ERROR "Via1HL length (PGD), fixed value (non-SA only)"
 VARIABLE V1H_12_ERROR "Via1HM length (PGD), fixed value (one V1H_01 edge is SA)"
 VARIABLE V1T_01_ERROR "Via1TA-Bridge via length (OGD), fixed value"
 VARIABLE V1T_02_ERROR "Via1TA-Bridge via width (PGD), fixed value"
 VARIABLE V1T_03_ERROR "Via1TB-Bridge via width (PGD), fixed value"
 VARIABLE V1T_11_ERROR "Via1TB-Bridge via length (OGD), fixed value"
 VARIABLE V1T_20_ERROR "The V1T_01/11 edges of V1TA/B must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_01_ERROR "Width of below Via1 (OGD), fixed value"
 VARIABLE V1_02_ERROR "Via1A length (PGD), fixed value"
 VARIABLE V1_03_ERROR "Via1B length (PGD), fixed value"
 VARIABLE V1_04_ERROR "Via1C length (PGD), fixed value"
 VARIABLE V1_05_ERROR "Via1D length (PGD), fixed value"
 VARIABLE V1_06_ERROR "Via1F length (PGD), fixed value"
 VARIABLE V1_07_ERROR "Via1G length (PGD), fixed value"
 VARIABLE V1_08_ERROR "Via1J length (PGD), fixed value"
 VARIABLE V1_10_ERROR "Via1L length (PGD), fixed value"
 VARIABLE V1_124_ERROR "Via1 corner-to-corner space (min unrestricted) doesn't need to meet the V1_25 one pair rule (V1_225/226 are exceptions)"
 VARIABLE V1_125_ERROR "Via1TB corner-to-corner space (min unrestricted) doesn't need to meet the V1_26 one pair rule"
 VARIABLE V1_128_ERROR "Unrestricted min Via1 edge-to-edge space (OGD)"
 VARIABLE V1_13_ERROR "Via1O length (PGD), fixed value"
 VARIABLE V1_14_ERROR "Via1R length (PGD), fixed value"
 VARIABLE V1_140_ERROR "Via1 edge enclosure by width_02 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_142_ERROR "Minimum Via1TA overlap of Metal1 (OGD)"
 VARIABLE V1_15_ERROR "Via1E length (PGD), fixed value"
 VARIABLE V1_16_ERROR "Via1S length (PGD), fixed value"
 VARIABLE V1_17_ERROR "Via1V length (PGD), fixed value"
 VARIABLE V1_20_ERROR "The V1_01 edges of V1A-V must both be aligned with parallel Metal-2 edges."
 VARIABLE V1_22_ERROR "Unrestricted Via1A-to-Via1A center-to-center space (min)"
 VARIABLE V1_225_ERROR "A tight V1HL to V1HA, non-SA edge corner space <V1_225 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >=V1_28. "
 VARIABLE V1_226_ERROR "A tight V1HL to any V1, SA edge corner space <V1_226 is allowed for 2 or fewer neighboring vias. These vias must be spaced from other vias by >=V1_226. Note: This rule applies only if any of the vias neighboring the V1HL via are <V1_227 in the PGD direction."
 VARIABLE V1_227_ERROR "Max PGD length of neighboring vias for V1_226 to apply (<)"
 VARIABLE V1_23_ERROR "Parallel full-facing metal-aligned Via1 edges can be as closely spaced as the minimum allowed M2 space.  (only allowed value)"
 VARIABLE V1_24_ERROR "Min Via1 corner-to-corner space"
 VARIABLE V1_25_ERROR "A tight via-via corner space <V1_124 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28."
 VARIABLE V1_26_ERROR "A tight Via1TB-Via1TB corner space <V1_125 is allowed for a single isolated via pair only. The pair must be spaced from other vias by >= V1_28. "
 VARIABLE V1_28_ERROR "Unrestricted min Via1 edge-to-edge space (PGD)"
 VARIABLE V1_301_ERROR "Via1A/B/C in ULPpitchID can have at most 2 Via1 neighbors at corner-to-corner spacing < V1_301  (3 neighbors or 4 neighbors all at < V1_301 corner spacing are not allowed)"
 VARIABLE V1_302_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a Y shape in which 2 corner-to-corner Via1 neighbors are at <V1_301 spacing and the 4th Via1 is at PGD spacing <= V1_302"
 VARIABLE V1_303_ERROR "Via1A/B/C in ULPpitchID is not allowed to form a diamond shape in which all 4 corner-to-corner Via1 neighbors are at <V1_301 spacing and the PGD spacing inside the diamond is <=V1_303"
 VARIABLE V1_32_ERROR "Min Via1 to Via0 space (on different Metal1)"
 VARIABLE V1_33_ERROR "Min Via1 edge space to Metal1"
 VARIABLE V1_40_ERROR "Via1 edge enclosure by width_01 Metal1 (OGD), fixed value (V1TA/TB are exceptions)"
 VARIABLE V1_42_ERROR "Minimum Via1TB overlap of Metal1 (OGD)"
 VARIABLE V1_43_ERROR "Via1TA/TB must overlap 2 adjacent M1 lines"
 VARIABLE V1_49_ERROR "Min Metal1 line-end enclosure of Via1"
 VARIABLE V1_50_ERROR "Min Metal1 line-end enclosure of Via1, when Via1 lands on an offset M1 as defined by M1_86"
 VARIABLE V1_52_ERROR "All Via1 must be centered in metal2 (PGD) (except V1HA/HG/HK/HM)"
 VARIABLE V1_53_ERROR "Via1HD/HG can only be covered by a width_L_06 metal2"
 VARIABLE V1_54_ERROR "Via1HJ/HK can only be covered by a width_L_05 metal2"
 VARIABLE V1_55_ERROR "Via1HA can only be covered by a width_M_01 M2 wire"
 VARIABLE V1_56_ERROR "Via1HL/HM can only be covered by a width_L_02 or wider M2 wire"
 VARIABLE V1_61_ERROR "Min M2 line-end enclosure of Via1 "
 VARIABLE V1_97_ERROR "Min space between Via1TA/TB long edge to long edge (PGD)"
 VARIABLE V1_98_ERROR "V1Ts cannot be on a power net"
 VARIABLE V2H_01_ERROR "Width of Via2HA (PGD), fixed value"
 VARIABLE V2H_02_ERROR "Via2HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_03_ERROR "Width of Via2HG (PGD), fixed value"
 VARIABLE V2H_04_ERROR "Via2HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_05_ERROR "Width of Via2HK (PGD), fixed value"
 VARIABLE V2H_06_ERROR "Via2HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_07_ERROR "Width of Via2HM (PGD), fixed value"
 VARIABLE V2H_08_ERROR "Via2HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V2H_10_ERROR "Only one of the Via2HA/HG/HK/HM PGD edges is aligned to a Metal3 edge."
 VARIABLE V2H_11_ERROR "Width of Via2HD (PGD), fixed value"
 VARIABLE V2H_12_ERROR "Via2HD length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_13_ERROR "Width of Via2HJ (PGD), fixed value"
 VARIABLE V2H_14_ERROR "Via2HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_15_ERROR "Width of Via2HL (PGD), fixed value"
 VARIABLE V2H_16_ERROR "Via2HL length (OGD), fixed value (non-SA only)"
 VARIABLE V2H_20_ERROR "None of the Via2HD/HJ/HL edges are aligned to Metal-3 edges."
 VARIABLE V2T_01_ERROR "Via2TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_02_ERROR "Via2TA-Bridge via width (OGD), fixed value"
 VARIABLE V2T_03_ERROR "Via2TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_04_ERROR "Via2TB-Bridge via width (OGD), fixed value"
 VARIABLE V2T_05_ERROR "Via2TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V2T_06_ERROR "Via2TC-Bridge via width (OGD), fixed value"
 VARIABLE V2T_20_ERROR "The V2T_01 edges of V2TA, V2T_03 edges of V2TB, and V2T_05 edges of V2TC must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_01_ERROR "Width of below Via2 (PGD), fixed value"
 VARIABLE V2_02_ERROR "Via2A length (OGD), fixed value"
 VARIABLE V2_03_ERROR "Via2B length (OGD), fixed value"
 VARIABLE V2_04_ERROR "Via2D length (OGD), fixed value"
 VARIABLE V2_05_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_06_ERROR "Via2G length (OGD), fixed value"
 VARIABLE V2_07_ERROR "Via2F length (OGD), fixed value"
 VARIABLE V2_08_ERROR "Via2J length (OGD), fixed value"
 VARIABLE V2_09_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_10_ERROR "Via2V length (OGD), fixed value"
 VARIABLE V2_11_ERROR "Via2L length (OGD), fixed value"
 VARIABLE V2_116_ERROR "Via2GY (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_117_ERROR "Via2GY length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_118_ERROR "Via2GZ (PGD), fixed value (SA edges) (not for P1273.6)"
 VARIABLE V2_119_ERROR "Via2GZ length (OGD), fixed value (not for P1273.6)"
 VARIABLE V2_12_ERROR "Via2N length (OGD), fixed value"
 VARIABLE V2_120_ERROR "Via2JX length (OGD), fixed value"
 VARIABLE V2_121_ERROR "Via2S (PGD), fixed value (SA edges)"
 VARIABLE V2_122_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_123_ERROR "Via2GX (PGD), fixed value (SA edges)"
 VARIABLE V2_124_ERROR "Via2GX length (OGD), fixed value"
 VARIABLE V2_127_ERROR "Via2JX (PGD), fixed value (SA edges)"
 VARIABLE V2_128_ERROR "Unrestricted min Via2 edge-to-edge space, between SA edges"
 VARIABLE V2_129_ERROR "Via2VX (PGD), fixed value (SA edges)"
 VARIABLE V2_13_ERROR "Via2S length (OGD), fixed value"
 VARIABLE V2_130_ERROR "Via2VX length (OGD), fixed value"
 VARIABLE V2_131_ERROR "Via2RX (PGD), fixed value (SA edges)"
 VARIABLE V2_132_ERROR "Via2RX length (OGD), fixed value"
 VARIABLE V2_133_ERROR "Via2RY (PGD), fixed value (SA edges)"
 VARIABLE V2_134_ERROR "Via2RY length (OGD), fixed value"
 VARIABLE V2_135_ERROR "Via2NX (PGD), fixed value (SA edges)"
 VARIABLE V2_136_ERROR "Via2NX length (OGD), fixed value"
 VARIABLE V2_137_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_138_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_139_ERROR "Via2PT (PGD), fixed value (SA edges)"
 VARIABLE V2_14_ERROR "Via2O length (OGD), fixed value"
 VARIABLE V2_140_ERROR "Via2PT length (OGD), fixed value"
 VARIABLE V2_141_ERROR "Via2PU (PGD), fixed value (SA edges)"
 VARIABLE V2_142_ERROR "Minimum Via2TC overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TC OGD edge enclosure of M2 inside edge must be >=V2_142."
 VARIABLE V2_143_ERROR "Via2PV (PGD), fixed value (SA edges)"
 VARIABLE V2_144_ERROR "Via2PV length (OGD), fixed value"
 VARIABLE V2_145_ERROR "Via2PW (PGD), fixed value (SA edges)"
 VARIABLE V2_146_ERROR "Via2PW length (OGD), fixed value"
 VARIABLE V2_147_ERROR "Via2PX (PGD), fixed value (SA edges)"
 VARIABLE V2_148_ERROR "Via2PX length (OGD), fixed value"
 VARIABLE V2_149_ERROR "Via2PY (PGD), fixed value (SA edges)"
 VARIABLE V2_150_ERROR "Via2PY length (OGD), fixed value"
 VARIABLE V2_152_ERROR "Min Via2 to Via1 edge-to-edge space (on different Metal2)"
 VARIABLE V2_16_ERROR "Via2R length (OGD), fixed value"
 VARIABLE V2_161_ERROR "Via2SA (PGD), fixed value (SA edges)"
 VARIABLE V2_162_ERROR "Via2SA length (OGD), fixed value"
 VARIABLE V2_163_ERROR "Via2SB (PGD), fixed value (SA edges)"
 VARIABLE V2_164_ERROR "Via2SB length (OGD), fixed value"
 VARIABLE V2_165_ERROR "Via2SC (PGD), fixed value (SA edges)"
 VARIABLE V2_166_ERROR "Via2SC length (OGD), fixed value"
 VARIABLE V2_17_ERROR "Via2ZA length (OGD), fixed value"
 VARIABLE V2_172_ERROR "Via2PU length (OGD), fixed value"
 VARIABLE V2_18_ERROR "Via2ZB length (OGD), fixed value"
 VARIABLE V2_19_ERROR "Via2C length (OGD), fixed value"
 VARIABLE V2_20_ERROR "The V2_01 edges of above Via2 must both be aligned with parallel Metal-3 edges."
 VARIABLE V2_22_ERROR "Unrestricted V2A-to-V2A center-to-center space (min)"
 VARIABLE V2_228_ERROR "Unrestricted min V2HA SA edge to SA edge of any via2"
 VARIABLE V2_23_ERROR "Parallel full-facing metal-aligned Via2 edges can be as closely spaced as the minimum allowed M3 space.  (only allowed value)"
 VARIABLE V2_24_ERROR "Min Via2 corner-to-corner space (Note that space values between V2_24 and V2_250 come with restrictions)"
 VARIABLE V2_240_ERROR "Only V2_01 width vias can overhang Metal2 (PGD)"
 VARIABLE V2_241_ERROR "Minimum Metal2 enclosure of Via2GY/GZ (PGD)"
 VARIABLE V2_250_ERROR "Min unrestricted Via2 corner-to-corner space"
 VARIABLE V2_251_ERROR "A small via2 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via2 (big or small) at corner-to-corner space >=V2_24 and <V2_250; other vias must be >=V2_250 from the small via "
 VARIABLE V2_252_ERROR "A big via2 can have 2 or fewer small via2 (32 wide) at corner-to-corner space >=V2_24 and <V2_250 on any 2 corners; other vias must be >=V2_250 from the big via "
 VARIABLE V2_28_ERROR "Unrestricted min Via2 edge-to-edge space, between non-SA edges"
 VARIABLE V2_32_ERROR "Min Via2 to Via1 corner-to-corner space (on different Metal2)"
 VARIABLE V2_33_ERROR "Min Via2 edge space to Metal2"
 VARIABLE V2_40_ERROR "Maximum Via2 overhang of Metal2 (PGD)"
 VARIABLE V2_41_ERROR "Via2 must be centered on Metal2 (PGD) (V2_241 is an exception)"
 VARIABLE V2_42_ERROR "Minimum Via2TA/TB overlap of Metal2 (PGD). If M2 width is <V2_42, then Via2TA/TB OGD edge enclosure of M2 inside edge must be >=V2_42."
 VARIABLE V2_43_ERROR "Via2TA/TB/TC must overlap 2 adjacent Metal2 lines"
 VARIABLE V2_45_ERROR "Via2JX cannot land on Metal2 narrower than M2L_01 (all M2S and M2M lines)"
 VARIABLE V2_450_ERROR "Min Bridge Via2 corner-to-corner space to any other via2"
 VARIABLE V2_451_ERROR "Min Bridge Via2 self-aligned edge space to any via2 self-aligned edge"
 VARIABLE V2_452_ERROR "Min Bridge Via2 non-self-aligned edge space to any via2 non-self-aligned edge"
 VARIABLE V2_46_ERROR "Via2RX cannot land on Metal2 narrower than M2M_02 (all M2S and M2M_01 lines)"
 VARIABLE V2_49_ERROR "Min Metal2 line-end enclosure of Via2"
 VARIABLE V2_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V2_54_ERROR "Via2HJ can only be covered by a width_L_05 metal3"
 VARIABLE V2_61_ERROR "Min M3 line-end enclosure of Via2 "
 VARIABLE V2_62_ERROR "Min M3 line-side enclosure of Via2HD/HJ/HL (OGD) "
 VARIABLE V2_97_ERROR "Min V2TA/TB/TC to V2TA/TB/TC space OGD (this is an exception to V2_23)"
 VARIABLE V2_98_ERROR "V2Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V3H_01_ERROR "Width of Via3HA (OGD), fixed value"
 VARIABLE V3H_02_ERROR "Via3HA length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_03_ERROR "Width of Via3HG (OGD), fixed value"
 VARIABLE V3H_04_ERROR "Via3HG length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_05_ERROR "Width of Via3HK (OGD), fixed value"
 VARIABLE V3H_06_ERROR "Via3HK length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_07_ERROR "Width of Via3HM (OGD), fixed value"
 VARIABLE V3H_08_ERROR "Via3HM length (PGD), fixed value (one OGD edge SA only)"
 VARIABLE V3H_10_ERROR "Only one of the Via3HA/HG/HK/HM OGD edges is aligned to a Metal-4 edge."
 VARIABLE V3H_11_ERROR "Width of Via3HD (OGD), fixed value"
 VARIABLE V3H_12_ERROR "Via3HD length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_13_ERROR "Width of Via3HJ (OGD), fixed value"
 VARIABLE V3H_14_ERROR "Via3HJ length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_15_ERROR "Width of Via3HL (OGD), fixed value"
 VARIABLE V3H_16_ERROR "Via3HL length (PGD), fixed value (non-SA only)"
 VARIABLE V3H_17_ERROR "Width of Via3HN (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3H_18_ERROR "Via3HN length (PGD), fixed value (non-SA only) (not allowed for P1273.6) "
 VARIABLE V3H_20_ERROR "None of the Via3HD/HJ/HL/HN edges are aligned to Metal-4 edges."
 VARIABLE V3T_01_ERROR "Via3TA-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_02_ERROR "Via3TA-Bridge via width (PGD), fixed value"
 VARIABLE V3T_03_ERROR "Via3TB-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_04_ERROR "Via3TB-Bridge via width (PGD), fixed value"
 VARIABLE V3T_05_ERROR "Via3TC-Bridge via length (OGD), fixed value (SA edge)"
 VARIABLE V3T_06_ERROR "Via3TC-Bridge via width (PGD), fixed value"
 VARIABLE V3T_20_ERROR "The V3T_01 edges of V3TA, V3T_03 edges of V3TB, and V3T_05 edges of V3TC must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_01_ERROR "Width of below Via3 (OGD), fixed value"
 VARIABLE V3_02_ERROR "Via3A length (PGD), fixed value"
 VARIABLE V3_03_ERROR "Via3B length (PGD), fixed value"
 VARIABLE V3_04_ERROR "Via3D length (PGD), fixed value"
 VARIABLE V3_05_ERROR "Via3F length (PGD), fixed value"
 VARIABLE V3_06_ERROR "Via3G length (PGD), fixed value"
 VARIABLE V3_07_ERROR "Via3X length (PGD), fixed value"
 VARIABLE V3_08_ERROR "Via3J length (PGD), fixed value"
 VARIABLE V3_09_ERROR "Via3R length (PGD), fixed value"
 VARIABLE V3_10_ERROR "Via3V length (PGD), fixed value"
 VARIABLE V3_101_ERROR "Width of Via3S (OGD), fixed value (SA edge)"
 VARIABLE V3_102_ERROR "Length of Via3S (PGD), fixed value"
 VARIABLE V3_103_ERROR "Width of Via3U (OGD), fixed value (SA edge)"
 VARIABLE V3_104_ERROR "Length of Via3U (PGD), fixed value"
 VARIABLE V3_105_ERROR "Width of Via3V (OGD), fixed value (SA edge)"
 VARIABLE V3_106_ERROR "Length of Via3V (PGD), fixed value"
 VARIABLE V3_107_ERROR "Width of Via3W (OGD), fixed value (SA edge)"
 VARIABLE V3_108_ERROR "Length of Via3W (PGD), fixed value"
 VARIABLE V3_109_ERROR "Width of Via3X (OGD), fixed value (SA edge)"
 VARIABLE V3_11_ERROR "Via3L length (PGD), fixed value"
 VARIABLE V3_110_ERROR "Length of Via3X (PGD), fixed value"
 VARIABLE V3_111_ERROR "Width of Via3Y (OGD), fixed value (SA edge)"
 VARIABLE V3_112_ERROR "Length of Via3Y (PGD), fixed value"
 VARIABLE V3_113_ERROR "Width of Via3Z (OGD), fixed value (SA edge)"
 VARIABLE V3_114_ERROR "Length of Via3Z (PGD), fixed value"
 VARIABLE V3_12_ERROR "Via3N length (PGD), fixed value"
 VARIABLE V3_120_ERROR "Via3JX length (PGD), fixed value"
 VARIABLE V3_123_ERROR "Via3GX (OGD), fixed value (SA edges)"
 VARIABLE V3_124_ERROR "Via3GX length (PGD), fixed value"
 VARIABLE V3_125_ERROR "Via3XX (OGD), fixed value (SA edges)"
 VARIABLE V3_126_ERROR "Via3XX length (PGD), fixed value"
 VARIABLE V3_127_ERROR "Via3JX (OGD), fixed value (SA edges)"
 VARIABLE V3_128_ERROR "Unrestricted min Via3 edge-to-edge space, between SA edges"
 VARIABLE V3_129_ERROR "Via3VX (OGD), fixed value (SA edges)"
 VARIABLE V3_13_ERROR "Via3S length (PGD), fixed value"
 VARIABLE V3_130_ERROR "Via3VX length (PGD), fixed value"
 VARIABLE V3_131_ERROR "Via3RX (OGD), fixed value (SA edges)"
 VARIABLE V3_132_ERROR "Via3RX length (PGD), fixed value"
 VARIABLE V3_133_ERROR "Via3RY (OGD), fixed value (SA edges)"
 VARIABLE V3_134_ERROR "Via3RY length (PGD), fixed value"
 VARIABLE V3_135_ERROR "Via3NX (OGD), fixed value (SA edges)"
 VARIABLE V3_136_ERROR "Via3NX length (PGD), fixed value"
 VARIABLE V3_137_ERROR "Via3RZ (OGD), fixed value (SA edges) (not allowed for P1273.6)"
 VARIABLE V3_138_ERROR "Via3RZ length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V3_14_ERROR "Via3O length (PGD), fixed value"
 VARIABLE V3_142_ERROR "Minimum Via3TC overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TC PGD edge enclosure of M3 inside edge must be >=V3_142."
 VARIABLE V3_15_ERROR "Via3T length (PGD), fixed value"
 VARIABLE V3_152_ERROR "Min Via3 to Via2 edge-to-edge space (on different Metal3)"
 VARIABLE V3_153_ERROR "Via3 on isolated M4 to Via2 space (on different Metal3 net)"
 VARIABLE V3_154_ERROR "Isolated M4 line for V3_153 is defined as a line with exposed edges on opposite edges of the line with overlap of > V3_154"
 VARIABLE V3_16_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_161_ERROR "Width of below Via3 (OGD), fixed value (SA edges)"
 VARIABLE V3_162_ERROR "Via3BP length (PGD), fixed value"
 VARIABLE V3_163_ERROR "Via3NP length (PGD), fixed value"
 VARIABLE V3_164_ERROR "Via3OP length (PGD), fixed value"
 VARIABLE V3_165_ERROR "Via3DP length (PGD), fixed value"
 VARIABLE V3_166_ERROR "Via3EP length (PGD), fixed value"
 VARIABLE V3_167_ERROR "Via3TP length (PGD), fixed value"
 VARIABLE V3_168_ERROR "Via3QP length (PGD), fixed value"
 VARIABLE V3_169_ERROR "Via3CP length (PGD), fixed value"
 VARIABLE V3_170_ERROR "Via3RP length (PGD), fixed value"
 VARIABLE V3_171_ERROR "Via3MP length (PGD), fixed value"
 VARIABLE V3_19_ERROR "Via3C length (PGD), fixed value"
 VARIABLE V3_20_ERROR "The V3_01 edges of above Via3 must both be aligned with parallel Metal-4 edges."
 VARIABLE V3_22_ERROR "Unrestricted V3A-to-V3A center-to-center space (min)"
 VARIABLE V3_228_ERROR "Unrestricted min V3HA SA edge to SA edge of any via3"
 VARIABLE V3_23_ERROR "Parallel full-facing metal-aligned Via3 edges can be as closely spaced as the minimum allowed M4 space.  (only allowed value)"
 VARIABLE V3_24_ERROR "Min Via3 corner-to-corner space (Note that space values between V3_24 and V3_250 come with restrictions)"
 VARIABLE V3_240_ERROR "Only V3_01 width vias can overhang Metal3 (OGD)"
 VARIABLE V3_25_ERROR "The tight via-via corner space (<V3_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V3_28 "
 VARIABLE V3_250_ERROR "Min unrestricted Via3 corner-to-corner space"
 VARIABLE V3_251_ERROR "A small via3 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/X/HA/HG/HK/HM/HD/HJ/HL) can have only one via3 (big or small) at corner-to-corner space >=V3_24 and <V3_250; other vias must be >=V3_250 from the small via "
 VARIABLE V3_252_ERROR "A big via3 can have 2 or fewer small via3 (32 wide) at corner-to-corner space >=V3_24 and <V3_250 on any 2 corners; other vias must be >=V3_250 from the big via "
 VARIABLE V3_26_ERROR "Min (Via3BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/S/U/V/W/X/Y/Z to any Via3) or  (Via3FA/Q/R/T/C to Via3FA/Q/R/T/C) corner-to-corner space (exception to V3_24/25 rules)"
 VARIABLE V3_28_ERROR "Unrestricted min Via3 edge-to-edge space, between non-SA edges"
 VARIABLE V3_32_ERROR "Min Via3 to Via2 corner-to-corner space (on different Metal3)"
 VARIABLE V3_33_ERROR "Min Via3 edge space to Metal3"
 VARIABLE V3_40_ERROR "Maximum Via3 overhang of Metal3 (OGD)"
 VARIABLE V3_41_ERROR "Via3 must be centered on Metal3 (OGD) "
 VARIABLE V3_42_ERROR "Minimum Via3TA/TB overlap of Metal3 (OGD). If M3 width is <V3_42, then Via3TA/TB PGD edge enclosure of M3 inside edge must be >=V3_42."
 VARIABLE V3_43_ERROR "Via3TA/TB/TC must overlap 2 adjacent Metal3 lines"
 VARIABLE V3_45_ERROR "Via3JX cannot land on Metal3 narrower than M3L_01 (all M3S and M3M lines)"
 VARIABLE V3_450_ERROR "Min Bridge Via3 corner-to-corner space to any other via3"
 VARIABLE V3_451_ERROR "Min Bridge Via3 self-aligned edge space to any via3 self-aligned edge"
 VARIABLE V3_452_ERROR "Min Bridge Via3 non-self-aligned edge space to any via3 non-self-aligned edge"
 VARIABLE V3_46_ERROR "Via3RX cannot land on Metal3 narrower than M3M_02 (all M3S and M3M_01 lines)"
 VARIABLE V3_49_ERROR "Min Metal3 line-end enclosure of Via3"
 VARIABLE V3_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V3_54_ERROR "Via3HJ can only be covered by a width_L_05 metal4"
 VARIABLE V3_61_ERROR "Min M4 line-end enclosure of Via3 "
 VARIABLE V3_62_ERROR "Min M4 line-side enclosure of Via3HD/HJ/HL/HN (PGD) "
 VARIABLE V3_97_ERROR "Min V3TA/TB/TC to V3TA/TB/TC space PGD (this is an exception to V3_23)"
 VARIABLE V3_98_ERROR "V3Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4H_01_ERROR "Width of Via4HA (PGD), fixed value"
 VARIABLE V4H_02_ERROR "Via4HA length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_03_ERROR "Width of Via4HG (PGD), fixed value"
 VARIABLE V4H_04_ERROR "Via4HG length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_05_ERROR "Width of Via4HK (PGD), fixed value"
 VARIABLE V4H_06_ERROR "Via4HK length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_07_ERROR "Width of Via4HM (PGD), fixed value"
 VARIABLE V4H_08_ERROR "Via4HM length (OGD), fixed value (one edge SA only)"
 VARIABLE V4H_10_ERROR "Only one of the Via4HA/HG/HK/HM PGD edges is aligned to a Metal-5 edge."
 VARIABLE V4H_11_ERROR "Width of Via4HD (PGD), fixed value"
 VARIABLE V4H_12_ERROR "Via4HD length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_13_ERROR "Width of Via4HJ (PGD), fixed value"
 VARIABLE V4H_14_ERROR "Via4HJ length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_15_ERROR "Width of Via4HL (PGD), fixed value"
 VARIABLE V4H_16_ERROR "Via4HL length (OGD), fixed value (non-SA only)"
 VARIABLE V4H_20_ERROR "None of the Via4HD/HJ/HL edges are aligned to Metal-5 edges."
 VARIABLE V4T_01_ERROR "Via4TA-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_02_ERROR "Via4TA-Bridge via width (OGD), fixed value"
 VARIABLE V4T_03_ERROR "Via4TB-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_04_ERROR "Via4TB-Bridge via width (OGD), fixed value"
 VARIABLE V4T_05_ERROR "Via4TC-Bridge via length (PGD), fixed value (SA edge)"
 VARIABLE V4T_06_ERROR "Via4TC-Bridge via width (OGD), fixed value"
 VARIABLE V4T_20_ERROR "The V4T_01 edges of V4TA, V4T_03 edges of V4TB, and V4T_05 edges of V4TC must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_01_ERROR "Width of below Via4 (PGD), fixed value (SA edges)"
 VARIABLE V4_02_ERROR "Via4A length (OGD), fixed value"
 VARIABLE V4_03_ERROR "Via4B length (OGD), fixed value"
 VARIABLE V4_04_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_05_ERROR "Via4F length (OGD), fixed value"
 VARIABLE V4_06_ERROR "Via4D length (OGD), fixed value"
 VARIABLE V4_08_ERROR "Via4J length (OGD), fixed value"
 VARIABLE V4_09_ERROR "Via4FA length (OGD), fixed value"
 VARIABLE V4_10_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4_101_ERROR "Width of Via4S (PGD), fixed value (SA edges)"
 VARIABLE V4_102_ERROR "Length of Via4S (OGD), fixed value"
 VARIABLE V4_103_ERROR "Width of Via4U (PGD), fixed value (SA edges)"
 VARIABLE V4_104_ERROR "Length of Via4U (OGD), fixed value"
 VARIABLE V4_105_ERROR "Width of Via4V (PGD), fixed value (SA edges)"
 VARIABLE V4_106_ERROR "Length of Via4V (OGD), fixed value"
 VARIABLE V4_107_ERROR "Width of Via4W (PGD), fixed value (SA edges)"
 VARIABLE V4_108_ERROR "Length of Via4W (OGD), fixed value"
 VARIABLE V4_109_ERROR "Width of Via4X (PGD), fixed value (SA edges)"
 VARIABLE V4_11_ERROR "Via4O length (OGD), fixed value"
 VARIABLE V4_110_ERROR "Length of Via4X (OGD), fixed value"
 VARIABLE V4_111_ERROR "Width of Via4Y (PGD), fixed value (SA edges)"
 VARIABLE V4_112_ERROR "Length of Via4Y (OGD), fixed value"
 VARIABLE V4_113_ERROR "Width of Via4Z (PGD), fixed value (SA edges)"
 VARIABLE V4_114_ERROR "Length of Via4Z (OGD), fixed value"
 VARIABLE V4_115_ERROR "Width of Via4FP (PGD), fixed value (SA edges)"
 VARIABLE V4_116_ERROR "Length of Via4FP (OGD), fixed value"
 VARIABLE V4_117_ERROR "Width of Via4HP (PGD), fixed value (SA edges)"
 VARIABLE V4_118_ERROR "Length of Via4HP (OGD), fixed value"
 VARIABLE V4_119_ERROR "Via4RS length (OGD), fixed value"
 VARIABLE V4_12_ERROR "Via4Q length (OGD), fixed value"
 VARIABLE V4_120_ERROR "Via4JX length (OGD), fixed value"
 VARIABLE V4_121_ERROR "Via4W Width (PGD) , fixed value (SA edges)"
 VARIABLE V4_122_ERROR "Via4W length (OGD), fixed value"
 VARIABLE V4_123_ERROR "Via4GX (PGD), fixed value (SA edges)"
 VARIABLE V4_124_ERROR "Via4GX length (OGD), fixed value"
 VARIABLE V4_125_ERROR "Via4Y length (OGD), fixed value"
 VARIABLE V4_126_ERROR "Via4Z length (OGD), fixed value"
 VARIABLE V4_127_ERROR "Via4JX (PGD), fixed value (SA edges)"
 VARIABLE V4_128_ERROR "Unrestricted min Via4 edge-to-edge space between SA edges"
 VARIABLE V4_129_ERROR "Via4NX (PGD), fixed value (SA edges)"
 VARIABLE V4_13_ERROR "Via4R length (OGD), fixed value"
 VARIABLE V4_130_ERROR "Via4NX length (OGD), fixed value"
 VARIABLE V4_131_ERROR "Via4RX (PGD), fixed value (SA edges)"
 VARIABLE V4_132_ERROR "Via4RX length (OGD), fixed value"
 VARIABLE V4_133_ERROR "Via4RY (PGD), fixed value (SA edges)"
 VARIABLE V4_134_ERROR "Via4RY length (OGD), fixed value"
 VARIABLE V4_135_ERROR "Via4VX (PGD), fixed value (SA edges)"
 VARIABLE V4_136_ERROR "Via4VX length (OGD), fixed value"
 VARIABLE V4_137_ERROR "Via4SX (PGD), fixed value (SA edges)"
 VARIABLE V4_138_ERROR "Via4SX length (OGD), fixed value"
 VARIABLE V4_14_ERROR "Via4M length (OGD), fixed value"
 VARIABLE V4_142_ERROR "Minimum Via4TC overlap of Metal4 (PGD). If M4 width is <V4_42, then Via4TC OGD edge enclosure of M4 inside edge must be >=V4_142."
 VARIABLE V4_15_ERROR "Via4T length (OGD), fixed value"
 VARIABLE V4_152_ERROR "Min Via4 to Via3 edge-to-edge space (on different Metal4)"
 VARIABLE V4_153_ERROR "Min Via4 on isolated M5 to Via3 space (on different Metal4)"
 VARIABLE V4_154_ERROR "Isolated M5 line for V4_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V4_154"
 VARIABLE V4_16_ERROR "Via4C length (OGD), fixed value"
 VARIABLE V4_161_ERROR "Width of below Via4 (PGD), fixed value (SA edges)"
 VARIABLE V4_162_ERROR "Via4BP length (OGD), fixed value"
 VARIABLE V4_163_ERROR "Via4NP length (OGD), fixed value"
 VARIABLE V4_164_ERROR "Via4OP length (OGD), fixed value"
 VARIABLE V4_165_ERROR "Via4DP length (OGD), fixed value"
 VARIABLE V4_166_ERROR "Via4EP length (OGD), fixed value"
 VARIABLE V4_167_ERROR "Via4TP length (OGD), fixed value"
 VARIABLE V4_168_ERROR "Via4QP length (OGD), fixed value"
 VARIABLE V4_169_ERROR "Via4CP length (OGD), fixed value"
 VARIABLE V4_17_ERROR "Via4V length (OGD), fixed value"
 VARIABLE V4_170_ERROR "Via4RP length (OGD), fixed value"
 VARIABLE V4_171_ERROR "Via4MP length (OGD), fixed value"
 VARIABLE V4_172_ERROR "Via4GP length (OGD), fixed value"
 VARIABLE V4_181_ERROR "Width of Via4YZ (PGD), fixed value"
 VARIABLE V4_182_ERROR "Length of Via4YZ (OGD), fixed value"
 VARIABLE V4_19_ERROR "V4_01 edge of above vias must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_20_ERROR "The V4_01 edges of above Via4 must both be aligned with parallel Metal-5 edges."
 VARIABLE V4_22_ERROR "Unrestricted V4A-to-V4A center-to-center space (min)"
 VARIABLE V4_228_ERROR "Unrestricted min V4HA SA edge to SA edge of any via4"
 VARIABLE V4_23_ERROR "Parallel full-facing metal-aligned Via4 edges can be as closely spaced as the minimum allowed M5 space. (min value, allowed up to max value <V4_128)"
 VARIABLE V4_24_ERROR "Min Via4 corner-to-corner space"
 VARIABLE V4_240_ERROR "Only V4_01 (32nm), V4_161 (44nm) width vias (except Via4MP) can overhang Metal4 (PGD)"
 VARIABLE V4_25_ERROR "The tight via-via corner space (<V4_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by >=V4_28 "
 VARIABLE V4_250_ERROR "Min unrestricted Via4 corner-to-corner space"
 VARIABLE V4_251_ERROR "A small via4 (32 wide - A/B/C/D/F/G/J/L/N/O/R/S/V/HA/HG/HK/HM/HD/HJ/HL) can have only one via4 (big or small) at corner-to-corner space >=V4_24 and <V4_250; other vias must be >=V4_250 from the small via "
 VARIABLE V4_252_ERROR "A big via4 can have 2 or fewer small via4 (32 wide) at corner-to-corner space >=V4_24 and <V4_250 on any 2 corners; other vias must be >=V4_250 from the big via "
 VARIABLE V4_26_ERROR "Min (Via4BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via4) or  (Via4FA/Q/R/T/C to Via4FA/Q/R/T/C) corner-to-corner space (exception to V4_24/25 rules)"
 VARIABLE V4_28_ERROR "Unrestricted min Via4 edge-to-edge space"
 VARIABLE V4_29_ERROR "Via4 min edge offset if corner-to-corner space is less than V4_30"
 VARIABLE V4_30_ERROR "Via4  corner-to-corner space limit for V4_29"
 VARIABLE V4_32_ERROR "Min Via4 to Via3 corner-to-corner space (on different Metal4)"
 VARIABLE V4_33_ERROR "Min Via4 edge space to Metal4"
 VARIABLE V4_40_ERROR "Maximum Via4 overhang of Metal4 (PGD)"
 VARIABLE V4_41_ERROR "Via4 must be centered on Metal4 (PGD)"
 VARIABLE V4_42_ERROR "Via4YZ can only land on width_L_05/06 M4 lines (M4L_05/06)"
 VARIABLE V4_43_ERROR "Via4TA/TB/TC must overlap 2 adjacent Metal4 lines"
 VARIABLE V4_45_ERROR "Via4JX cannot land on Metal4 narrower than M4L_01 (all M4S and M4M lines)"
 VARIABLE V4_450_ERROR "Min Bridge Via4 corner-to-corner space to any other via4"
 VARIABLE V4_451_ERROR "Min Bridge Via4 self-aligned edge space to any via4 self-aligned edge"
 VARIABLE V4_452_ERROR "Min Bridge Via4 non-self-aligned edge space to any via4 non-self-aligned edge"
 VARIABLE V4_46_ERROR "Via4RX cannot land on Metal4 narrower than M4M_02 (all M4S and M4M_01 lines)"
 VARIABLE V4_49_ERROR "Min Metal4 line-end enclosure of Via4"
 VARIABLE V4_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V4_52_ERROR "Via4YZ must be centered under M5_13/14/15 width M5 (only)"
 VARIABLE V4_54_ERROR "Min Metal5 concave corner space to Via4"
 VARIABLE V4_61_ERROR "Min Metal5 line-end enclosure of Via4  (except Via4YZ)"
 VARIABLE V4_62_ERROR "Min Metal5 line-end enclosure of Via4YZ"
 VARIABLE V4_97_ERROR "Min V4TA/TB/TC to V4TA/TB/TC space OGD (this is an exception to V4_23)"
 VARIABLE V4_98_ERROR "V4Ts (TA/TB/TC) cannot be on a power net"
 VARIABLE V4err_101_ERROR "Via4N length (OGD), fixed value"
 VARIABLE V4err_113_ERROR "Via4NS length (OGD), fixed value"
 VARIABLE V5_01_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_02_ERROR "Via5A length (PGD), fixed value"
 VARIABLE V5_03_ERROR "Via5B length (PGD), fixed value"
 VARIABLE V5_04_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_05_ERROR "Via5D length (PGD), fixed value"
 VARIABLE V5_06_ERROR "Via5E length (PGD), fixed value"
 VARIABLE V5_07_ERROR "Via5F length (PGD), fixed value"
 VARIABLE V5_08_ERROR "Via5G length (PGD), fixed value"
 VARIABLE V5_09_ERROR "Via5H length (PGD), fixed value"
 VARIABLE V5_10_ERROR "Via5I length (PGD), fixed value"
 VARIABLE V5_101_ERROR "Width of Via5K (OGD/PGD), fixed value (SA edge)"
 VARIABLE V5_102_ERROR "Length of Via5K (PGD/OGD), fixed value"
 VARIABLE V5_103_ERROR "Width of Via5CX (OGD), fixed value (SA edge)"
 VARIABLE V5_104_ERROR "Length of Via5CX (PGD), fixed value"
 VARIABLE V5_105_ERROR "Width of Via5P (OGD), fixed value (SA edge)"
 VARIABLE V5_106_ERROR "Length of Via5P (PGD), fixed value"
 VARIABLE V5_107_ERROR "Width of Via5W (OGD), fixed value (SA edge)"
 VARIABLE V5_108_ERROR "Length of Via5W (PGD), fixed value"
 VARIABLE V5_109_ERROR "Width of Via5X (OGD), fixed value (SA edge)"
 VARIABLE V5_11_ERROR "Via5J length (PGD), fixed value"
 VARIABLE V5_110_ERROR "Length of Via5X (PGD), fixed value"
 VARIABLE V5_111_ERROR "Width of Via5Y (OGD), fixed value (SA edge)"
 VARIABLE V5_112_ERROR "Length of Via5Y (PGD), fixed value"
 VARIABLE V5_113_ERROR "Width of Via5Z (OGD), fixed value (SA edge)"
 VARIABLE V5_114_ERROR "Length of Via5Z (PGD), fixed value"
 VARIABLE V5_115_ERROR "Width of Via5FP (OGD), fixed value (SA edge)"
 VARIABLE V5_116_ERROR "Length of Via5FP (PGD), fixed value"
 VARIABLE V5_117_ERROR "Width of Via5HP (OGD), fixed value (SA edge)"
 VARIABLE V5_118_ERROR "Length of Via5HP (PGD), fixed value"
 VARIABLE V5_12_ERROR "Via5L length (PGD), fixed value"
 VARIABLE V5_124_ERROR "Via5 min corner-to-corner spacing between via with SA edge in PGD and via with SA edge in OGD"
 VARIABLE V5_128_ERROR "Unrestricted min Via5 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V5_13_ERROR "Via5M length (PGD), fixed value"
 VARIABLE V5_14_ERROR "Via5N length (PGD), fixed value"
 VARIABLE V5_15_ERROR "Via5O length (PGD), fixed value"
 VARIABLE V5_152_ERROR "Min Via5 to Via4 edge-to-edge space (on different Metal5)"
 VARIABLE V5_153_ERROR "Min Via5 on isolated M6 to Via4 space (on different Metal5)"
 VARIABLE V5_154_ERROR "Isolated M6 line for V5_153 is defined as a line with exposed edges on both sides with an overlap of the exposed edges > V5_154"
 VARIABLE V5_16_ERROR "Via5C length (PGD), fixed value"
 VARIABLE V5_161_ERROR "Width of below Via5 (OGD), fixed value (SA edges)"
 VARIABLE V5_162_ERROR "Via5BP length (PGD), fixed value"
 VARIABLE V5_163_ERROR "Via5NP length (PGD), fixed value"
 VARIABLE V5_164_ERROR "Via5OP length (PGD), fixed value"
 VARIABLE V5_165_ERROR "Via5DP length (PGD), fixed value"
 VARIABLE V5_166_ERROR "Via5EP length (PGD), fixed value"
 VARIABLE V5_167_ERROR "Via5TP length (PGD), fixed value"
 VARIABLE V5_168_ERROR "Via5QP length (PGD), fixed value"
 VARIABLE V5_169_ERROR "Via5CP length (PGD), fixed value"
 VARIABLE V5_170_ERROR "Via5RP length (PGD), fixed value"
 VARIABLE V5_171_ERROR "Via5MP length (PGD), fixed value"
 VARIABLE V5_172_ERROR "Via5GP length (PGD), fixed value"
 VARIABLE V5_181_ERROR "Width of Via5YZ (OGD), fixed value"
 VARIABLE V5_182_ERROR "Length of Via5YZ (PGD), fixed value"
 VARIABLE V5_19_ERROR "V5_01 edge of above vias must both be aligned with parallel Metal6 edges."
 VARIABLE V5_22_ERROR "Via5A-to-Via5A center-to-center space (on different M5 lines), minimum"
 VARIABLE V5_23_ERROR "Parallel full-facing metal-aligned Via5 edges can be as closely spaced as the minimum allowed M6 space.  (min value, allowed up to max value <=M6_33)"
 VARIABLE V5_24_ERROR "Min Via5 corner-to-corner space"
 VARIABLE V5_240_ERROR "Min enclosure of Via5P by Metal5"
 VARIABLE V5_241_ERROR "Only Via5L/M/N/O/P can land on Metal5 wires M5_13/14/15 (>=0.160)"
 VARIABLE V5_25_ERROR "The tight via-via corner space (<V5_28) is allowed for a single isolated via pair. The pair must be spaced from other vias by V5_28 "
 VARIABLE V5_26_ERROR "Min (Via5BP/NP/OP/DP/EP/TP/QP/CP/RP/MP/GP/S/U/V/W/X/Y/Z/FP/HP/YZ to any Via5) or  (Via5FA/Q/R/T/C to Via5FA/Q/R/T/C) corner-to-corner space (exception to V5_24/25 rules)"
 VARIABLE V5_28_ERROR "Unrestricted min Via5 edge-to-edge space (non-SA edges)"
 VARIABLE V5_29_ERROR "Via5 min edge offset if corner-to-corner space is < V5_30"
 VARIABLE V5_30_ERROR "Via5  corner-to-corner space limit (max value) for rule V5_29"
 VARIABLE V5_32_ERROR "Min Via5 to Via4 space (on different Metal5, all-directional check)"
 VARIABLE V5_33_ERROR "Min Via5 edge space to Metal5"
 VARIABLE V5_40_ERROR "Maximum Via5 overhang of Metal5 (PGD/OGD)"
 VARIABLE V5_41_ERROR "All Via5 (except Via5P) must be centered on Metal5 (PGD/OGD)"
 VARIABLE V5_42_ERROR "Via5YZ can only land on width_L_05/06 M5 lines (M5L_05/06)"
 VARIABLE V5_49_ERROR "Min Metal5 line-end enclosure of Via5"
 VARIABLE V5_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V5_52_ERROR "Via5YZ must be centered under M6_13/14/15 width M6 (only)"
 VARIABLE V5_54_ERROR "Min Metal6 concave corner space to Via5"
 VARIABLE V5_61_ERROR "Min Metal6 line-end enclosure of Via5 "
 VARIABLE V5_62_ERROR "Min Metal6 line-end enclosure of Via5YZ"
 VARIABLE V6_01_ERROR "Via6A width (OGD), fixed value"
 VARIABLE V6_02_ERROR "Via6A length (PGD), fixed value"
 VARIABLE V6_03_ERROR "Via6B width (OGD), fixed value"
 VARIABLE V6_04_ERROR "Via6B length (PGD), fixed value"
 VARIABLE V6_05_ERROR "Via6C length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_06_ERROR "Via6C width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_07_ERROR "Via6D length (PGD), fixed value"
 VARIABLE V6_08_ERROR "Via6D width (OGD), fixed value"
 VARIABLE V6_09_ERROR "Via6E length (PGD), fixed value"
 VARIABLE V6_10_ERROR "Via6E width (OGD), fixed value"
 VARIABLE V6_101_ERROR "Width of Via6R (PGD), fixed value  (SA edge)"
 VARIABLE V6_102_ERROR "Via6R length (OGD), fixed value"
 VARIABLE V6_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6_105_ERROR "Width of Via6T (PGD), fixed value  (SA edge)"
 VARIABLE V6_106_ERROR "Via6T length (OGD), fixed value"
 VARIABLE V6_107_ERROR "Via6DX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_108_ERROR "Via6DX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_109_ERROR "Via6EX length (PGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_11_ERROR "Via6F length (PGD), fixed value"
 VARIABLE V6_110_ERROR "Via6EX width (OGD), fixed value (not allowed for P1273.6)"
 VARIABLE V6_117_ERROR "Via6CY length (PGD/OGD - SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_118_ERROR "Via6CY width (OGD/PGD - non SA edges), fixed value (not allowed for P1273.6)"
 VARIABLE V6_12_ERROR "Via6F width (OGD), fixed value"
 VARIABLE V6_128_ERROR "Unrestricted min Via6 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V6_13_ERROR "Via6G length (PGD), fixed value"
 VARIABLE V6_14_ERROR "Via6G width (OGD), fixed value"
 VARIABLE V6_15_ERROR "Via6H length (PGD), fixed value"
 VARIABLE V6_16_ERROR "Via6H width (OGD), fixed value"
 VARIABLE V6_17_ERROR "Via6CX length (PGD/OGD - SA edges), fixed value"
 VARIABLE V6_18_ERROR "Via6CX width (OGD/PGD - non SA edges), fixed value"
 VARIABLE V6_19_ERROR "The long edges of V6A/CY must both be aligned with parallel metal edges"
 VARIABLE V6_20_ERROR "The short edges V6B/C/CX/D/DX/E/EX/F/G/H vias must both be aligned with parallel metal edges"
 VARIABLE V6_22_ERROR "Via6A-Via6A center-to-center space, minimum"
 VARIABLE V6_23_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are perfectly aligned  (allowed up to max value <=M7_27)"
 VARIABLE V6_24_ERROR "Min Via6 corner-to-corner space"
 VARIABLE V6_240_ERROR "Via6H is not allowed to overhang"
 VARIABLE V6_25_ERROR "Min Via6 facing edge space (V6_23,27,28 are exceptions)"
 VARIABLE V6_27_ERROR "Via6C/CX/D/E/F/G/H/CY/DX/EX facing short-edge to short-edge space, minimum"
 VARIABLE V6_28_ERROR "Min Via6 metal aligned edges space when the other edges (non-metal limited edges) are NOT perfectly aligned"
 VARIABLE V6_29_ERROR "Via6 min edge offset if corner-to-corner space is < V6_30"
 VARIABLE V6_30_ERROR "Via6 corner-to-corner space limit (max value) for rule V6_29"
 VARIABLE V6_31_ERROR "Min Via6 to Via5 edge-edge space (on different M6)"
 VARIABLE V6_32_ERROR "Min Via6 to Via5 corner-to-corner space (on different M6)"
 VARIABLE V6_33_ERROR "Min Via6 edge space to Metal6"
 VARIABLE V6_40_ERROR "Maximum Via6 overhang of Metal6 (PGD)"
 VARIABLE V6_41_ERROR "Via6 (except Via6H) must be centered on Metal6 (PGD)"
 VARIABLE V6_48_ERROR "Via6H enclosure by Metal6, min value"
 VARIABLE V6_49_ERROR "Min Metal6 line end enclosure of Via6"
 VARIABLE V6_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V6_54_ERROR "Min M7 concave corner space to Via6"
 VARIABLE V6_61_ERROR "Min M7 line end enclosure of Via6 "
 VARIABLE V6_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V6err_02_ERROR "Via6AS length (OGD), fixed value"
 VARIABLE V6err_103_ERROR "Width of Via6S (PGD), fixed value  (SA edge)"
 VARIABLE V6err_104_ERROR "Via6S length (OGD), fixed value"
 VARIABLE V6err_12_ERROR "Via6Q length (OGD), fixed value"
 VARIABLE V6err_92_ERROR "Via6BS length (OGD), fixed value"
 VARIABLE V7_01_ERROR "Width of below Via7, (OGD) fixed value (SA edges)"
 VARIABLE V7_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7_03_ERROR "Via7CS length (PGD), fixed value"
 VARIABLE V7_04_ERROR "Via7DS length (PGD), fixed value"
 VARIABLE V7_05_ERROR "Via7ES length (PGD), fixed value"
 VARIABLE V7_06_ERROR "Via7GS length (PGD), fixed value"
 VARIABLE V7_07_ERROR "Via7M length (PGD), fixed value"
 VARIABLE V7_08_ERROR "Via7N length (PGD), fixed value"
 VARIABLE V7_09_ERROR "Via7P length (PGD), fixed value"
 VARIABLE V7_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7_101_ERROR "Via7Q width (OGD), fixed value (SA edges)"
 VARIABLE V7_102_ERROR "Via7Q length (PGD), fixed value"
 VARIABLE V7_103_ERROR "Via7R width (OGD), fixed value (SA edges)"
 VARIABLE V7_104_ERROR "Via7R length (PGD), fixed value"
 VARIABLE V7_105_ERROR "Via7S width (OGD), fixed value (SA edges)"
 VARIABLE V7_106_ERROR "Via7S length (PGD), fixed value"
 VARIABLE V7_107_ERROR "Via7T width (OGD), fixed value (SA edges)"
 VARIABLE V7_108_ERROR "Via7T length (PGD), fixed value"
 VARIABLE V7_109_ERROR "Via7U width (OGD), fixed value (SA edges)"
 VARIABLE V7_11_ERROR "Rectangular Via7C width, ONLY ALLOWED value"
 VARIABLE V7_110_ERROR "Via7U length (PGD), fixed value"
 VARIABLE V7_111_ERROR "Via7ZS width (OGD), fixed value (SA edges)"
 VARIABLE V7_112_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_12_ERROR "Rectangular Via7C length, ONLY ALLOWED value"
 VARIABLE V7_128_ERROR "Unrestricted min Via7 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V7_13_ERROR "Rectangular Via7D width, ONLY ALLOWED value"
 VARIABLE V7_14_ERROR "Rectangular Via7D length, ONLY ALLOWED value"
 VARIABLE V7_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7_153_ERROR "Width of Via7US, fixed value (OGD SA edge)"
 VARIABLE V7_154_ERROR "Via7US length (PGD), fixed value"
 VARIABLE V7_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V7_159_ERROR "Width of Via7XS, fixed value (OGD SA edge)"
 VARIABLE V7_16_ERROR "Rectangular Via7E width, ONLY ALLOWED value"
 VARIABLE V7_160_ERROR "Via7XS length (PGD), fixed value"
 VARIABLE V7_161_ERROR "Width of Via7YS, fixed value (OGD SA edge)"
 VARIABLE V7_162_ERROR "Via7YS length (PGD), fixed value"
 VARIABLE V7_163_ERROR "Width of Via7ZS, fixed value (OGD SA edge)"
 VARIABLE V7_164_ERROR "Via7ZS length (PGD), fixed value"
 VARIABLE V7_17_ERROR "Rectangular Via7E length, ONLY ALLOWED value"
 VARIABLE V7_22_ERROR "Via7AS-to-Via7AS center-to-center space (on different M7 lines), minimum"
 VARIABLE V7_23_ERROR "Parallel full-facing metal-aligned Via7 edges can be as closely spaced as the minimum allowed M8 space.  (min value, allowed up to max value <=M8_27)"
 VARIABLE V7_230_ERROR "Max value for rule V7_23 spacing check"
 VARIABLE V7_24_ERROR "Min Via7 corner-to-corner space"
 VARIABLE V7_28_ERROR "Unrestricted min Via7 edge-to-edge space (non-SA edges)"
 VARIABLE V7_29_ERROR "Via7 min edge offset if corner-to-corner space is < V7_30"
 VARIABLE V7_30_ERROR "Via7 corner-to-corner space limit (max value) for rule V7_29"
 VARIABLE V7_32_ERROR "Min Via7 to Via6 space (on different Metal7, all-directional check)"
 VARIABLE V7_33_ERROR "Min Via7 edge space to Metal7"
 VARIABLE V7_40_ERROR "Maximum Via7 overhang of Metal7 (OGD/PGD)"
 VARIABLE V7_41_ERROR "Via7 must be centered on Metal7 (PGD/OGD)"
 VARIABLE V7_42_ERROR "Redundant Rectangular Via7s must be aligned with each other"
 VARIABLE V7_49_ERROR "Min Metal7 line-end enclosure of Via7"
 VARIABLE V7_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V7_52_ERROR "Min M8 enclosure of Via7C/D/E (one edge at a corner)"
 VARIABLE V7_53_ERROR "Min M8 line-end enclosure of Via7C/D/E, orthogonal edge"
 VARIABLE V7_54_ERROR "Min Metal8 concave corner space to Via7"
 VARIABLE V7_61_ERROR "Min Metal8 line-end enclosure of Via7 "
 VARIABLE V7err_02_ERROR "Via7AS length (PGD), fixed value"
 VARIABLE V7err_10_ERROR "Via7JS length (PGD), fixed value"
 VARIABLE V7err_102_ERROR "Via7KS length (PGD), fixed value"
 VARIABLE V7err_151_ERROR "Width of Via7TS, fixed value (OGD SA edge)"
 VARIABLE V7err_152_ERROR "Via7TS length (PGD), fixed value"
 VARIABLE V7err_155_ERROR "Width of Via7VS, fixed value (OGD SA edge)"
 VARIABLE V7err_156_ERROR "Via7VS length (PGD), fixed value"
 VARIABLE V7err_157_ERROR "Width of Via7WS, fixed value (OGD SA edge)"
 VARIABLE V7err_158_ERROR "Via7WS length (PGD), fixed value"
 VARIABLE V8_01_ERROR "Width of below Via8, fixed value (PGD SA-edge)"
 VARIABLE V8_02_ERROR "Via8AS length (OGD), fixed value"
 VARIABLE V8_03_ERROR "Via8BS length (OGD), fixed value"
 VARIABLE V8_04_ERROR "Via8CS length (OGD), fixed value"
 VARIABLE V8_05_ERROR "Via8DS length (OGD), fixed value"
 VARIABLE V8_06_ERROR "Via8ES length (OGD), fixed value"
 VARIABLE V8_07_ERROR "Via8FS length (OGD), fixed value"
 VARIABLE V8_08_ERROR "Via8GS length (OGD), fixed value"
 VARIABLE V8_09_ERROR "Via8HS length (OGD), fixed value"
 VARIABLE V8_10_ERROR "Via8JS length (OGD), fixed value"
 VARIABLE V8_101_ERROR "Width of below Via8, fixed value (PGD SA-edge)"
 VARIABLE V8_102_ERROR "Via8KS length (OGD), fixed value"
 VARIABLE V8_103_ERROR "Via8LS length (OGD), fixed value"
 VARIABLE V8_104_ERROR "Via8MS length (OGD), fixed value"
 VARIABLE V8_105_ERROR "Via8NS length (OGD), fixed value"
 VARIABLE V8_106_ERROR "Via8OS length (OGD), fixed value"
 VARIABLE V8_107_ERROR "Via8PS length (OGD), fixed value"
 VARIABLE V8_108_ERROR "Via8QS length (OGD), fixed value"
 VARIABLE V8_109_ERROR "Via8RS length (OGD), fixed value"
 VARIABLE V8_11_ERROR "Min M8 enclosure of Square Via8"
 VARIABLE V8_12_ERROR "Min M8 enclosure of Square Via8, orthogonal edge"
 VARIABLE V8_128_ERROR "Unrestricted min Via8 edge-to-edge space (SA edges, SA to non-SA edges)"
 VARIABLE V8_131_ERROR "Rectangular Via8RA width, ONLY ALLOWED value"
 VARIABLE V8_132_ERROR "Rectangular Via8RA length, ONLY ALLOWED value"
 VARIABLE V8_151_ERROR "Width of Via8TS, fixed value (PGD SA edge)"
 VARIABLE V8_152_ERROR "Via8TS length (OGD), fixed value"
 VARIABLE V8_153_ERROR "Width of Via8US, fixed value (PGD SA edge)"
 VARIABLE V8_154_ERROR "Via8US length (OGD), fixed value"
 VARIABLE V8_155_ERROR "Width of Via8VS, fixed value (PGD SA edge)"
 VARIABLE V8_156_ERROR "Via8VS length (OGD), fixed value"
 VARIABLE V8_157_ERROR "Width of Via8WS, fixed value (PGD SA edge)"
 VARIABLE V8_158_ERROR "Via8WS length (OGD), fixed value"
 VARIABLE V8_159_ERROR "Width of Via8XS, fixed value (PGD SA edge)"
 VARIABLE V8_160_ERROR "Via8XS length (OGD), fixed value"
 VARIABLE V8_161_ERROR "Width of Via8YS, fixed value (PGD SA edge)"
 VARIABLE V8_162_ERROR "Via8YS length (OGD), fixed value"
 VARIABLE V8_163_ERROR "Width of Via8ZS, fixed value (PGD SA edge)"
 VARIABLE V8_164_ERROR "Via8ZS length (OGD), fixed value"
 VARIABLE V8_21_ERROR "Square Via8 to Via7 (square/rectangular) space (on different M8 net, all-directional check)"
 VARIABLE V8_22_ERROR "Via8A-to-Via8A center-to-center space (on different M8 lines), minimum"
 VARIABLE V8_23_ERROR "Parallel full-facing metal-aligned Via8 edges can be as closely spaced as the minimum allowed M9 space.  (min value, allowed up to max value <=M9_22)"
 VARIABLE V8_24_ERROR "Min Via8 corner-to-corner space"
 VARIABLE V8_28_ERROR "Unrestricted min Via8 edge-to-edge space (non SA edges)"
 VARIABLE V8_29_ERROR "Via8 min edge offset if corner-to-corner space is < V8_30"
 VARIABLE V8_30_ERROR "Via8 corner-to-corner space limit (max value) for rule V8_29"
 VARIABLE V8_31_ERROR "Rectangular Via8 width, ONLY ALLOWED value"
 VARIABLE V8_32_ERROR "Min Via8 to Via7 space (on different Metal8 net, all-directional check)"
 VARIABLE V8_33_ERROR "Min Via8 edge space to Metal8"
 VARIABLE V8_34_ERROR "Rectangular Via8 Short edge facing space to Square or Rectangular Via8 "
 VARIABLE V8_35_ERROR "Rectangular Via8 Corner-to-corner space to Square or Rectangular Via8 "
 VARIABLE V8_39_ERROR "Redundant Rectangular Via8 spacing between facing Long edges, for electrically shorted vias, fixed value  (note this is an allowed exception to V8_33)"
 VARIABLE V8_40_ERROR "Maximum Via8 overhang of Metal8 (PGD)"
 VARIABLE V8_41_ERROR "Via8 must be centered on Metal8 (PGD)"
 VARIABLE V8_49_ERROR "Min Metal8 line-end enclosure of Via8"
 VARIABLE V8_51_ERROR "Both opposite edges of a (2-sided SA) aligned via must be metal aligned"
 VARIABLE V8_52_ERROR "Min M8 enclosure of Rectangular Via8, orthogonal edge"
 VARIABLE V8_53_ERROR "Max extent of Rectangular Via8 short edge beyond M8 side"
 VARIABLE V8_54_ERROR "Min Metal9 concave corner space to Via8"
 VARIABLE V8_61_ERROR "Min Metal9 line-end coverage of Via8"
 VARIABLE V8_62_ERROR "M9 coverage of Square Via8 orthogonal edge"
 VARIABLE V8_71_ERROR "M9 coverage of Rectangular Via8 (one edge at a corner)"
 VARIABLE V8_72_ERROR "M9 coverage of Rectangular Via8, orthogonal edge"
 VARIABLE V8_73_ERROR "Max extent of Redundant Rectangular Via8 long edge beyond M9 edge"
 VARIABLE V8err_01_ERROR "Square Via8SS ONLY ALLOWED value"
 VARIABLE V8err_101_ERROR "Square Via8SA ONLY ALLOWED value"
 VARIABLE V8err_31_ERROR "Rectangular Via8RS width, ONLY ALLOWED value"
 VARIABLE V8err_32_ERROR "Rectangular Via8RS length, ONLY ALLOWED value"
 VARIABLE V9_01_ERROR "Square Via9SS ONLY ALLOWED value"
 VARIABLE V9_02_ERROR "Square Via9 to Square Via9 (center-to-center) separation, minimum"
 VARIABLE V9_101_ERROR "Square Via9SA ONLY ALLOWED value"
 VARIABLE V9_11_ERROR "Min M9 enclosure of Square Via9"
 VARIABLE V9_12_ERROR "Min M9 enclosure of Square Via9, orthogonal edge"
 VARIABLE V9_131_ERROR "Rectangular Via9RA width, ONLY ALLOWED value"
 VARIABLE V9_132_ERROR "Rectangular Via9RA length, ONLY ALLOWED value"
 VARIABLE V9_153_ERROR "Rectangular Via9s that overhang the M9 edge must be centered on the PGD M9 they lands on"
 VARIABLE V9_21_ERROR "Min Square Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)"
 VARIABLE V9_31_ERROR "Rectangular Via9RS width, ONLY ALLOWED value"
 VARIABLE V9_32_ERROR "Rectangular Via9RS length, ONLY ALLOWED value"
 VARIABLE V9_33_ERROR "Min Rectangular Via9 Long edge facing space to Square or Rectangular Via9 "
 VARIABLE V9_34_ERROR "Min Rectangular Via9 Short edge facing space to Square or Rectangular Via9 "
 VARIABLE V9_35_ERROR "Min Rectangular Via9 Corner-to-corner space to Square or Rectangular Via9 "
 VARIABLE V9_39_ERROR "Redundant Rectangular Via9 spacing between facing Long edges, for electrically shorted vias, fixed value"
 VARIABLE V9_40_ERROR "Redundant Rectangular Via9s must be aligned with each other"
 VARIABLE V9_41_ERROR "Min Rectangular Via9 to Via8 (square/rectangular) space (on different M9, all-directional check)"
 VARIABLE V9_51_ERROR "M9 enclosure of Rectangular Via9 long edge (min)"
 VARIABLE V9_52_ERROR "Min M9 enclosure of Rectangular Via9, orthogonal edge"
 VARIABLE V9_53_ERROR "Max extent of Rectangular Via9 short edge beyond M9 side"
 VARIABLE V9_61_ERROR "Min M10 coverage of Square Via9 (one edge at a corner)"
 VARIABLE V9_62_ERROR "Min M10 coverage of Square Via9 orthogonal edge"
 VARIABLE V9_71_ERROR "Min M10 coverage of Rectangular Via9 (one edge at a corner)"
 VARIABLE V9_72_ERROR "Min M10 coverage of Rectangular Via9, orthogonal edge"
 VARIABLE V9_73_ERROR "Max extent of Redundant Rectangular Via9 long edge beyond M10 edge"
 VARIABLE VCH_01_ERROR "Width of VCNHB/HC (OGD), fixed value"
 VARIABLE VCH_02_ERROR "VCNHB length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VCH_03_ERROR "VCNHC length (PGD), fixed value (one VCH_01 edge is SA)"
 VARIABLE VC_01_ERROR "Width of all VCNs, fixed value (OGD)"
 VARIABLE VC_02_ERROR "VCNAX length fixed value"
 VARIABLE VC_03_ERROR "VCNA length, fixed value"
 VARIABLE VC_04_ERROR "VCNBX length, fixed value"
 VARIABLE VC_05_ERROR "VCNCX length, fixed value"
 VARIABLE VC_06_ERROR "VCNDX length, fixed value"
 VARIABLE VC_07_ERROR "VCNB length, fixed value"
 VARIABLE VC_08_ERROR "VCNEX length, fixed value"
 VARIABLE VC_09_ERROR "VCNFX length, fixed value"
 VARIABLE VC_10_ERROR "VCNC length, fixed value"
 VARIABLE VC_11_ERROR "VCNGX length, fixed value"
 VARIABLE VC_12_ERROR "VCNJX length, fixed value"
 VARIABLE VC_134_ERROR "The TCN line end that has the VC_34 overhang needs to have a TCN ETE space of =VC_134, or >=42, also note this line end falls of the 21nm TCN line end grid by 6nm) "
 VARIABLE VC_139_ERROR "Max VCNBX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_19_ERROR "VC_01 edges of above vias must be aligned with Metal-0 side edges."
 VARIABLE VC_22_ERROR "Unrestricted VCNAX-to-VCNAX center-to-center space (min)"
 VARIABLE VC_23_ERROR "Parallel full-facing metal-aligned VCN edges can be as closely spaced as the minimum allowed M0 space.  (only allowed value)"
 VARIABLE VC_24_ERROR "Min space between non-metal-aligned VCN edges (OGD)"
 VARIABLE VC_26_ERROR "Min space between VCN edges (PGD)"
 VARIABLE VC_30_ERROR "Diffcon line-end enclosure of VCN (metal-aligned edge), min value"
 VARIABLE VC_31_ERROR "Max VCNDX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_32_ERROR "Max VCNGX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_33_ERROR "Non-metal aligned VCN edge extent beyond Diffcon side, min value"
 VARIABLE VC_34_ERROR "VCNCX OGD edge enclosure of TCN end (PGD) fixed value (or >=0 VC_30). This TCN line end also requires a TCN ETE exception value of VC_134 (36nm)"
 VARIABLE VC_35_ERROR "Max VCNJX OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_36_ERROR "Min VCN space to Diffcon, PGD"
 VARIABLE VC_37_ERROR "Min VCN space to Diffcon, OGD"
 VARIABLE VC_38_ERROR "Min VCN PGD offset from Diffcon line-end, if corner-to-corner space is < VC_37"
 VARIABLE VC_39_ERROR "Max VCNB OGD edge enclosure of TCN end (PGD)"
 VARIABLE VC_40_ERROR "All VCN must be centered on Polycon in the PGD direction. (Except VCNDX/HB)"
 VARIABLE VC_41_ERROR "Max VCNDX OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_42_ERROR "Only VCNAX/A/BX/CX/DX/B/FX/HB are allowed to land on GCN."
 VARIABLE VC_43_ERROR "VCN edge enclosure of Polycon end, max value OGD"
 VARIABLE VC_44_ERROR "Min VCN edge space to Polycon side (PGD)"
 VARIABLE VC_46_ERROR "Min VCN edge space to Polycon end (OGD)"
 VARIABLE VC_47_ERROR "Max VCNHB (SA edge) OGD edge enclosure of Polycon side (PGD)"
 VARIABLE VC_48_ERROR "Min VCN to Polycon PGD offset, if VCN-Polycon corners are < VC_46"
 VARIABLE VC_49_ERROR "Min VCNHC edge space to Polycon side (PGD)"
 VARIABLE VC_51_ERROR "VCNHB/HC can be under a M0L_03/04 line"
 VARIABLE VC_61_ERROR "Minimum M0 line end enclosure of VCN"
 VARIABLE VC_70_ERROR "Min VCN corner-to-corner space"
 VARIABLE VD_07_ERROR "Via7 space threshold that subjects the array to max area check"
 VARIABLE VD_08_ERROR "Via8 space threshold that subjects the array to max area check"
 VARIABLE VD_09_ERROR "Via9 space threshold that subjects the array to max area check"
 VARIABLE VD_10_ERROR "Via10 space threshold that subjects the array to max area check"
 VARIABLE VD_11_ERROR "Via11 space threshold that subjects the array to max area check"
 VARIABLE VD_17_ERROR "Via 7 array width exception limit"
 VARIABLE VD_19_ERROR "Via 9 array width exception limit"
 VARIABLE VD_20_ERROR "Via 10 array width exception limit"
 VARIABLE VD_21_ERROR "Via 11 array width exception limit"
 VARIABLE VD_27_ERROR "Maximum Via 7 array area after merge and exception"
 VARIABLE VD_28_ERROR "Maximum Via 8 array area after merge and exception"
 VARIABLE VD_29_ERROR "Maximum Via 9 array area after merge and exception"
 VARIABLE VD_30_ERROR "Maximum Via 10 array area after merge and exception"
 VARIABLE VD_31_ERROR "Maximum Via 11 array area after merge and exception"
 VARIABLE VD_57_ERROR "Max width of merged Via 7 array"
 VARIABLE VD_58_ERROR "Max width of merged Via 8 array"
 VARIABLE VD_59_ERROR "Max width of merged Via 9 array"
 VARIABLE VD_60_ERROR "Max width of merged Via 10 array"
 VARIABLE VD_61_ERROR "Max width of merged Via 11 array"
 VARIABLE XDC_21_ERROR "Diffcon pitch, ONLY ALLOWED value"
 VARIABLE XG_01_ERROR "XGOXID is only allowed in ULPpitchID or in logic pitch"
 VARIABLE XG_02_ERROR "Min width of XGOXID in any direction"
 VARIABLE XG_03_ERROR "Min space between XGOXID in any direction"
 VARIABLE XG_05_ERROR "PGD edge of XGOXID must be drawn in the middle of the space bewteen poly center lines"
 VARIABLE XG_06_ERROR "Min XGOXID enclosure of poly end, in PGD"
 VARIABLE XG_07_ERROR "Min XGOXID space to poly end, in PGD"
 VARIABLE XG_08_ERROR "Nwell inside XGOXID and outside XGOXID cannot interact"
 VARIABLE XG_09_ERROR "Min XGOXID enclosure of nwell inside"
 VARIABLE XG_10_ERROR "Min XGOXID space to nwell outside"
 VARIABLE XG_11_ERROR "Min XGOXID enclosure of active gate area inside XGOXID"
 VARIABLE XG_12_ERROR "Min XGOXID space to active gate area outside XGOXID"
 VARIABLE XG_13_ERROR "Min XGOXID space to TGOXID"
 VARIABLE XG_21_ERROR "ULPpitchID must always be covered by XGOXID as shown in the transition rules"
 VARIABLE XPL_01_ERROR "Poly width, ONLY ALLOWED value"
 VARIABLE XPL_02_ERROR "Poly pitch, ONLY ALLOWED value"

#ENDIF //_P1273d2_DR_TVF_

#ENDIF //DOT2
#ENDIF //_P1273_DR_


//This file is automatically generated and includes all types that have ports
//You can manually add/edit any of this information

#IFNDEF _P1273_TEXT_
#DEFINE _P1273_TEXT_

   // Merging BC ports for BC layers.
   LAYER MET0BCPORT  14082 61698
   LAYER MET2BCPORT   3586 28674
   LAYER MET3BCPORT   4610 28930
   LAYER MET4BCPORT   5634 29186
   LAYER MET5BCPORT   6658 29442

   #IFDEF DR_WELL_TEXT YES
       // NWELL (Will not include nwell dummy fill)
       LAYER MAP 11 TEXTTYPE 0 2816
       TEXT LAYER NWELLDRAWN
       PORT LAYER TEXT NWELLDRAWN
   #ENDIF

    // PWELL_SUBISO text layer
    LAYER MAP 36 TEXTTYPE 6  9222
    TEXT LAYER PWELL_SUBISO
    PORT LAYER TEXT PWELL_SUBISO

   // NDIFF
   LAYER MAP 1  TEXTTYPE 0  256
   LAYER MAP 1  TEXTTYPE 2  258
   //TEXT LAYER NDIFF
   //TEXT LAYER NDIFFPORT
   //PORT LAYER TEXT NDIFFPORT
   //PORT LAYER POLYGON NDIFFPORT
   // ATTACH NDIFFPORT NDIFF

   // POLY
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 2  TEXTTYPE 0  763
     LAYER MAP 2  TEXTTYPE 2  764
     LAYER POLYSIGTEXT 763
     LAYER POLYPORTTEXT 764
     //create a text layer group for each metal that consist of text from datatype 0 and 2
     LAYER POLY1TEXT POLYSIGTEXT POLYPORTTEXT  
     TEXT LAYER POLY1TEXT
     PORT LAYER TEXT POLYPORTTEXT
     PORT LAYER MERGED POLYGON POLY1PORT
   #ELSE
     LAYER MAP 2  TEXTTYPE 0  512
     LAYER MAP 2  TEXTTYPE 2  514
     TEXT LAYER POLY
     TEXT LAYER POLY1PORT
     PORT LAYER TEXT POLY1PORT
     PORT LAYER POLYGON POLY1PORT
   #ENDIF

   // METAL0
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 55  TEXTTYPE 0  15080
     LAYER MAP 55  TEXTTYPE 2  15081

     LAYER MAP 241  TEXTTYPE 0  15083
     LAYER MAP 241  TEXTTYPE 2  15084
     LAYER MET0BCSIGTEXT 15083 15080
     LAYER MET0BCPORTTEXT 15084 15081
     //create a text layer group for each metal that consist of text from datatype 0 and 2
     LAYER MET0TEXT MET0BCSIGTEXT MET0BCPORTTEXT  
     TEXT LAYER MET0TEXT
     PORT LAYER TEXT MET0BCPORTTEXT
     PORT LAYER MERGED POLYGON MET0BCPORT
     TEXT LAYER METAL0BC
   #ELSE
     LAYER MAP 55  TEXTTYPE 0  14080
     LAYER MAP 55  TEXTTYPE 2  14082
     LAYER MAP 241 TEXTTYPE 0  61696
     LAYER MAP 241 TEXTTYPE 2  61698
     TEXT LAYER METAL0BC
     TEXT LAYER MET0BCPORT
     PORT LAYER TEXT MET0BCPORT
     PORT LAYER POLYGON MET0BCPORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET0ALLTEXT METAL0BC MET0BCPORT
   #ENDIF

   // METAL1
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 4  TEXTTYPE 0  1029
     LAYER MAP 4  TEXTTYPE 2  1031  // 1030 is already assigned!
     LAYER MET1SIGTEXT 1029
     LAYER MET1PORTTEXT 1031 
     //create a text layer group for each metal that consist of text from datatype 0 and 2
     LAYER MET1TEXT MET1SIGTEXT MET1PORTTEXT  
     TEXT LAYER METAL1
     TEXT LAYER MET1TEXT
     TEXT LAYER MET1PORT
     PORT LAYER TEXT MET1PORTTEXT
     PORT LAYER MERGED POLYGON MET1PORT
   #ELSE
     LAYER MAP 4  TEXTTYPE 0  1024
     LAYER MAP 4  TEXTTYPE 2  1026
     TEXT LAYER METAL1BC
     TEXT LAYER MET1PORT
     PORT LAYER TEXT MET1PORT
     PORT LAYER POLYGON MET1PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET1ALLTEXT METAL1BC MET1PORT
   #ENDIF

   // DIFFCON
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 5  TEXTTYPE 0  1288
     LAYER MAP 5  TEXTTYPE 2  1289
     LAYER TCNSIGTEXT 1288
     LAYER TCNPORTTEXT 1289
     LAYER TCNTEXT TCNSIGTEXT TCNPORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER TCNTEXT
     PORT LAYER TEXT TCNPORTTEXT
     PORT LAYER MERGED POLYGON DIFFCONPORT
   #ELSE
     LAYER MAP 5  TEXTTYPE 0  1280
     LAYER MAP 5  TEXTTYPE 2  1282
     TEXT LAYER DIFFCON
     TEXT LAYER DIFFCONPORT
     PORT LAYER TEXT DIFFCONPORT
     PORT LAYER POLYGON DIFFCONPORT
     // ATTACH DIFFCONPORT DIFFCON
   #ENDIF

   // POLYCON
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 6  TEXTTYPE 0  1544
     LAYER MAP 6  TEXTTYPE 2  1545
     LAYER GCNSIGTEXT 1544
     LAYER GCNPORTTEXT 1545
     LAYER GCNTEXT GCNSIGTEXT GCNPORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER GCNTEXT
     PORT LAYER TEXT GCNPORTTEXT
     PORT LAYER MERGED POLYGON POLYCONPORT
   #ELSE
     LAYER MAP 6  TEXTTYPE 0  1536
     LAYER MAP 6  TEXTTYPE 2  1538
     TEXT LAYER POLYCON
     TEXT LAYER POLYCONPORT
     PORT LAYER TEXT POLYCONPORT
     PORT LAYER POLYGON POLYCONPORT
     // ATTACH POLYCONPORT POLYCON
   #ENDIF

   // PDIFF
   LAYER MAP 8  TEXTTYPE 0  2048
   LAYER MAP 8  TEXTTYPE 2  2050
   //TEXT LAYER PDIFF
   //TEXT LAYER PDIFFPORT
   //PORT LAYER TEXT PDIFFPORT
   //PORT LAYER POLYGON PDIFFPORT
   // ATTACH PDIFFPORT PDIFF

   // METAL2
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 14  TEXTTYPE 0  3589
     LAYER MAP 14  TEXTTYPE 2  3591  // 3590 is already assigned!
     LAYER MAP 112  TEXTTYPE 0  28677
     LAYER MAP 112  TEXTTYPE 2  28678
     LAYER MET2BCSIGTEXT 3589 28677
     LAYER MET2BCPORTTEXT 3591 28678
     LAYER MET2TEXT MET2BCSIGTEXT MET2BCPORTTEXT //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET2TEXT
     PORT LAYER TEXT MET2BCPORTTEXT
     PORT LAYER MERGED POLYGON MET2BCPORT
   #ELSE
     LAYER MAP 14  TEXTTYPE 0  3584
     LAYER MAP 14  TEXTTYPE 2  3586
     LAYER MAP 112 TEXTTYPE 0  28672
     LAYER MAP 112 TEXTTYPE 2  28674
     TEXT LAYER METAL2BC
     TEXT LAYER MET2BCPORT
     PORT LAYER TEXT MET2BCPORT
     PORT LAYER POLYGON MET2BCPORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET2ALLTEXT METAL2BC MET2PORT
   #ENDIF

   // METAL3
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 18  TEXTTYPE 0  4613
     LAYER MAP 18  TEXTTYPE 2  4615  // 4614 is already assigned!
     LAYER MAP 113  TEXTTYPE 0 28933 
     LAYER MAP 113  TEXTTYPE 2 28934 // 28934 is already assigned!
     LAYER MET3BCSIGTEXT 28933 4613
     LAYER MET3BCPORTTEXT 28934 4615
     LAYER MET3TEXT MET3BCSIGTEXT MET3BCPORTTEXT //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET3TEXT
     PORT LAYER TEXT MET3BCPORTTEXT
     PORT LAYER MERGED POLYGON MET3BCPORT
   #ELSE
     LAYER MAP 18  TEXTTYPE 0  4608
     LAYER MAP 18  TEXTTYPE 2  4610
     LAYER MAP 113 TEXTTYPE 0  28928
     LAYER MAP 113 TEXTTYPE 2  28930
     TEXT LAYER METAL3BC
     TEXT LAYER MET3BCPORT
     PORT LAYER TEXT MET3BCPORT
     PORT LAYER POLYGON MET3BCPORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET3ALLTEXT METAL3BC MET3PORT
   #ENDIF

   // METAL4
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 22  TEXTTYPE 0  5637
     LAYER MAP 22  TEXTTYPE 2  5639  // 5638 is already assigned!
     LAYER MAP 114 TEXTTYPE 0  29189
     LAYER MAP 114 TEXTTYPE 2  29190
     LAYER MET4BCSIGTEXT 29189 5637
     LAYER MET4BCPORTTEXT 29190 5639
     LAYER MET4TEXT MET4BCSIGTEXT MET4BCPORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET4TEXT
     PORT LAYER TEXT MET4BCPORTTEXT
     PORT LAYER MERGED POLYGON MET4BCPORT
   #ELSE
     LAYER MAP 22  TEXTTYPE 0  5632
     LAYER MAP 22  TEXTTYPE 2  5634
     LAYER MAP 114 TEXTTYPE 0  29184
     LAYER MAP 114 TEXTTYPE 2  29186
     TEXT LAYER METAL4BC
     TEXT LAYER MET4BCPORT
     PORT LAYER TEXT MET4BCPORT
     PORT LAYER POLYGON MET4BCPORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET4ALLTEXT METAL4BC MET4PORT
   #ENDIF

   // METAL5
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 26  TEXTTYPE 0  6661
     LAYER MAP 26  TEXTTYPE 2  6663  // 6662 is already assigned!
     LAYER MAP 115 TEXTTYPE 0  29445
     LAYER MAP 115 TEXTTYPE 2  29446
     LAYER MET5BCSIGTEXT 6661 29445
     LAYER MET5BCPORTTEXT 6663 29446
     LAYER MET5TEXT MET5BCSIGTEXT MET5BCPORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET5TEXT
     PORT LAYER TEXT MET5BCPORTTEXT
     PORT LAYER MERGED POLYGON MET5BCPORT
   #ELSE
     LAYER MAP 26  TEXTTYPE 0  6656
     LAYER MAP 26  TEXTTYPE 2  6658
     LAYER MAP 115 TEXTTYPE 0  29440
     LAYER MAP 115 TEXTTYPE 2  29442
     TEXT LAYER METAL5BC
     TEXT LAYER MET5BCPORT
     PORT LAYER TEXT MET5BCPORT
     PORT LAYER POLYGON MET5BCPORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET5ALLTEXT METAL5BC MET5PORT
   #ENDIF

   // METAL6
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 30  TEXTTYPE 0  7685
     LAYER MAP 30  TEXTTYPE 2  7687  // 7686 is already assigned.
     LAYER MET6SIGTEXT 7685
     LAYER MET6PORTTEXT 7687
     LAYER MET6TEXT MET6SIGTEXT MET6PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET6TEXT
     PORT LAYER TEXT MET6PORTTEXT
     PORT LAYER MERGED POLYGON MET6PORT
   #ELSE
     LAYER MAP 30  TEXTTYPE 0  7680
     LAYER MAP 30  TEXTTYPE 2  7682
     TEXT LAYER METAL6BC
     TEXT LAYER MET6PORT
     PORT LAYER TEXT MET6PORT
     PORT LAYER POLYGON MET6PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET6ALLTEXT METAL6BC MET6PORT
   #ENDIF

   // METAL7
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 34  TEXTTYPE 0  8709
     LAYER MAP 34  TEXTTYPE 2  8711  // 8710 is already assigned
     LAYER MET7SIGTEXT 8709
     LAYER MET7PORTTEXT 8711
     LAYER MET7TEXT MET7SIGTEXT MET7PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET7TEXT
     PORT LAYER TEXT MET7PORTTEXT
     PORT LAYER MERGED POLYGON MET7PORT
   #ELSE
     LAYER MAP 34  TEXTTYPE 0  8704
     LAYER MAP 34  TEXTTYPE 2  8706
     TEXT LAYER METAL7BC
     TEXT LAYER MET7PORT
     PORT LAYER TEXT MET7PORT
     PORT LAYER POLYGON MET7PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET7ALLTEXT METAL7BC MET7PORT
   #ENDIF

   // METAL8
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 38  TEXTTYPE 0  9733
     LAYER MAP 38  TEXTTYPE 2  9735  // 9734 is already assigned.
     LAYER MET8SIGTEXT 9733
     LAYER MET8PORTTEXT 9735
     LAYER MET8TEXT MET8SIGTEXT MET8PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET8TEXT
     PORT LAYER TEXT MET8PORTTEXT
     PORT LAYER MERGED POLYGON MET8PORT 
   #ELSE
     LAYER MAP 38  TEXTTYPE 0  9728
     LAYER MAP 38  TEXTTYPE 2  9730
     TEXT LAYER METAL8BC
     TEXT LAYER MET8PORT
     PORT LAYER TEXT MET8PORT
     PORT LAYER POLYGON MET8PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET8ALLTEXT METAL8BC MET8PORT
   #ENDIF

   // TM1
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 42  TEXTTYPE 0  10757
     LAYER MAP 42  TEXTTYPE 2  10758
     LAYER TM1SIGTEXT 10757
     LAYER TM1PORTTEXT 10758
     LAYER TM1TEXT TM1SIGTEXT TM1PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER TM1TEXT
     PORT LAYER TEXT TM1PORTTEXT
     PORT LAYER MERGED POLYGON TM1PORT
   #ELSE
     LAYER MAP 42  TEXTTYPE 0  10752
     LAYER MAP 42  TEXTTYPE 2  10754
     TEXT LAYER TM1BC
     TEXT LAYER TM1PORT
     PORT LAYER TEXT TM1PORT
     PORT LAYER POLYGON TM1PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER TM1ALLTEXT TM1BC TM1PORT
   #ENDIF

   // METAL9
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 46  TEXTTYPE 0  11781
     LAYER MAP 46  TEXTTYPE 2  11783  // 11782 is already assigned.
     LAYER MET9SIGTEXT 11781
     LAYER MET9PORTTEXT 11783
     LAYER MET9TEXT MET9SIGTEXT MET9PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET9TEXT
     PORT LAYER TEXT MET9PORTTEXT
     PORT LAYER MERGED POLYGON MET9PORT
   #ELSE
     LAYER MAP 46  TEXTTYPE 0  11776
     LAYER MAP 46  TEXTTYPE 2  11778
     TEXT LAYER METAL9BC
     TEXT LAYER MET9PORT
     PORT LAYER TEXT MET9PORT
     PORT LAYER POLYGON MET9PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET9ALLTEXT METAL9BC MET9PORT
   #ENDIF

   // METAL10
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 54  TEXTTYPE 0  13829
     LAYER MAP 54  TEXTTYPE 2  13831 // 13831 is already assigned.
     LAYER MET10SIGTEXT 13829
     LAYER MET10PORTTEXT 13831
     LAYER MET10TEXT MET10SIGTEXT MET10PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET10TEXT
     PORT LAYER TEXT MET10PORTTEXT
     PORT LAYER MERGED POLYGON MET10PORT
   #ELSE
     LAYER MAP 54  TEXTTYPE 0  13824
     LAYER MAP 54  TEXTTYPE 2  13826
     TEXT LAYER METAL10BC
     TEXT LAYER MET10PORT
     PORT LAYER TEXT MET10PORT
     PORT LAYER POLYGON MET10PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET10ALLTEXT METAL10BC MET10PORT
   #ENDIF

   // METAL11
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 58  TEXTTYPE 0  15850
     LAYER MAP 58  TEXTTYPE 2  15851
     LAYER MET11SIGTEXT 15850
     LAYER MET11PORTTEXT 15851
     LAYER MET11TEXT MET11SIGTEXT MET11PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET11TEXT
     PORT LAYER TEXT MET11PORTTEXT
     PORT LAYER MERGED POLYGON MET11PORT
   #ELSE
     LAYER MAP 58  TEXTTYPE 0  14848
     LAYER MAP 58  TEXTTYPE 2  14850
     TEXT LAYER METAL11BC
     TEXT LAYER MET11PORT
     PORT LAYER TEXT MET11PORT
     PORT LAYER POLYGON MET11PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET11ALLTEXT METAL11BC MET11PORT
   #ENDIF

   // METAL12
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 62  TEXTTYPE 0  15555
     LAYER MAP 62  TEXTTYPE 2  15556
     LAYER MET12SIGTEXT 15555
     LAYER MET12PORTTEXT 15556
     LAYER MET12TEXT MET12SIGTEXT MET12PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MET12TEXT
     PORT LAYER TEXT MET12PORTTEXT
     PORT LAYER MERGED POLYGON MET12PORT
   #ELSE
     LAYER MAP 62  TEXTTYPE 0  15872
     LAYER MAP 62  TEXTTYPE 2  15874
     TEXT LAYER METAL12BC
     TEXT LAYER MET12PORT
     PORT LAYER TEXT MET12PORT
     PORT LAYER POLYGON MET12PORT
     // Creating a text layer set to be used with WITH TEXT in DRC
     LAYER MET12ALLTEXT METAL12BC MET12PORT
   #ENDIF

   // SRAM_ID
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 82  TEXTTYPE 0  21004
     LAYER MAP 82  TEXTTYPE 2  21005
     LAYER SRAMSIGTEXT 21004
     LAYER SRAMPORTTEXT 21005
     LAYER SRAMTEXT SRAMSIGTEXT SRAMPORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER SRAMTEXT
     PORT LAYER TEXT SRAMPORTTEXT
     PORT LAYER MERGED POLYGON LVSRAM_ID
   #ELSE
     LAYER MAP 82  TEXTTYPE 0  20992
     LAYER MAP 82  TEXTTYPE 2  20994
     TEXT LAYER SRAM_ID
     TEXT LAYER LVSRAM_ID
     //PORT LAYER TEXT LVSRAM_ID
     // PORT LAYER POLYGON LVSRAM_ID
     // ATTACH LVSRAM_ID SRAM_ID
   #ENDIF

   // C4B
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 92  TEXTTYPE 0  23554
     LAYER C4BTEXT 23554
     TEXT LAYER C4BTEXT
   #ELSE
     LAYER MAP 92  TEXTTYPE 0  23552
     TEXT LAYER C4B
   #ENDIF

   // C4EMIB
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 173 TEXTTYPE 55 44345
     LAYER C4EMIBTEXT 44345
     TEXT LAYER C4EMIBTEXT
   #ELSE
     LAYER MAP 173 TEXTTYPE 55 44343
     TEXT LAYER C4EMIB
   #ENDIF

   // C4BEMIB
   #IFDEF DR_RCEXTRACT YES
     LAYER C4BEMIBTEXT C4BTEXT C4EMIBTEXT
     TEXT LAYER C4BEMIBTEXT
   #ELSE
     LAYER MAP 92  TEXTTYPE 0  23552
     LAYER MAP 173 TEXTTYPE 55 44343
     TEXT LAYER C4BEMIB
   #ENDIF
   

   // CE2
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 90  TEXTTYPE 0  24040
     LAYER MAP 90  TEXTTYPE 2  24041
     LAYER CE2SIGTEXT 24040
     LAYER CE2PORTTEXT 24041
     LAYER CE2TEXT CE2SIGTEXT CE2PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER CE2TEXT
     PORT LAYER TEXT CE2PORTTEXT
     PORT LAYER MERGED POLYGON CE2PORT
   #ELSE
     LAYER MAP 90  TEXTTYPE 0  23040
     LAYER MAP 90  TEXTTYPE 2  23042
     TEXT LAYER CE2
     TEXT LAYER CE2PORT
     PORT LAYER TEXT CE2PORT
     PORT LAYER POLYGON CE2PORT
     // ATTACH CE2PORT CE2
   #ENDIF

   // CE1
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 91  TEXTTYPE 0  24296
     LAYER MAP 91  TEXTTYPE 2  24297 
     LAYER CE1SIGTEXT 24040
     LAYER CE1PORTTEXT 24041
     LAYER CE1TEXT CE1SIGTEXT CE1PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER CE1TEXT
     PORT LAYER TEXT CE1PORTTEXT
     PORT LAYER MERGED POLYGON CE1PORT
   #ELSE
     LAYER MAP 91  TEXTTYPE 0  23296
     LAYER MAP 91  TEXTTYPE 2  23298
     TEXT LAYER CE1
     TEXT LAYER CE1PORT
     PORT LAYER TEXT CE1PORT
     PORT LAYER POLYGON CE1PORT
     // ATTACH CE1PORT CE1
   #ENDIF

   // MCR2
   #IFDEF DR_RCEXTRACT YES
     LAYER MAP 234  TEXTTYPE 0  59911  // 59909 is already assigned.
     LAYER MAP 234  TEXTTYPE 2  59910
     LAYER MCR2SIGTEXT 59911
     LAYER MCR2PORTTEXT 59910
     LAYER MCR2TEXT MCR2SIGTEXT MCR2PORTTEXT  //create a text layer group for each metal that consist of text from datatype 0 and 2
     TEXT LAYER MCR2TEXT
     PORT LAYER TEXT MCR2PORTTEXT
     PORT LAYER MERGED POLYGON MCR2PORT
   #ELSE
     LAYER MAP 237  TEXTTYPE 0  60672
     LAYER MAP 237  TEXTTYPE 2  60674
     TEXT LAYER MCR2
     TEXT LAYER MCR2PORT
     PORT LAYER TEXT MCR2PORT
     PORT LAYER POLYGON MCR2PORT
     // ATTACH MCR2PORT MCR2
   #ENDIF

   // TSV
   LAYER MAP 216 TEXTTYPE 0 55296
   TEXT LAYER TSV

   // RDL
   LAYER MAP 217 TEXTTYPE 0  55552
   LAYER MAP 217 TEXTTYPE 10 55562
   LAYER MAP 217 TEXTTYPE 40 55592
   TEXT LAYER RDL
   TEXT LAYER RDLCAP
   TEXT LAYER RDLPAD

   // LMIPAD
   LAYER MAP 218 TEXTTYPE 0 55808
   TEXT LAYER LMIPAD

   // VIRPKGROUTE - Virtual Package Route
   LAYER MAP 81  TEXTTYPE 5 20741
   TEXT LAYER VIRPKGROUTE



#ENDIF



// 
//  Revision: 1.18 Thu Jan 22 14:02:12 2015 jhannouc
//  Added tolerance value for extracted capacitors.
// 
//  Revision: 1.17 Mon Jul 14 11:24:15 2014 jhannouc
//  Sourced the new cell list file for the ER waivers.
// 
//  Revision: 1.16 Mon Jun 16 11:30:32 2014 jhannouc
//  Sourced the inductor cells file.
// 
//  Revision: 1.15 Wed Apr  2 17:40:03 2014 jhannouc
//  Sourced 3 new files that contains waiver lists for M0, V0 and VC.
// 
//  Revision: 1.14 Fri Jul 26 18:18:42 2013 jhannouc
//  Sourced hvidwaivecells file.
// 
//  Revision: 1.13 Wed Feb 27 11:38:54 2013 jhannouc
//  Sourced dr_DC_12_waiver file.
// 
//  Revision: 1.12 Thu Sep 27 13:35:56 2012 jhannouc
//  Replaced $DR_GATE_DIRECTION with DR_GATE_DIRECTION since this file is used in LVS. LVS cannot have environment variables
// 
//  Revision: 1.11 Thu Sep 27 11:58:58 2012 jhannouc
//  Sourced varactor cells.
// 
//  Revision: 1.10 Tue Sep 25 16:56:53 2012 nhkhan1
//  added dr_DF_80_waiver cells
// 
//  Revision: 1.9 Wed Aug 22 08:21:51 2012 tmurata
//  included the lists needed for PL_51.
// 
//  Revision: 1.8 Fri Aug 17 13:49:28 2012 tmurata
//  added min_poly_cd, etc.
// 
//  Revision: 1.7 Mon Jul 23 12:15:18 2012 jhannouc
//  Removed sourcing edm_cells since it contained tcl variables.
//  Sourced new edmcells and chncells.
// 
//  Revision: 1.6 Mon Jul  9 16:26:56 2012 dlouie
//  Add EDM cell lists.
// 
//  Revision: 1.5 Fri May 25 14:57:55 2012 jhannouc
//  Defined error margins for needed device types (Used by LVS).
//  Sourced 4 new cell lists.
// 
//  Revision: 1.4 Thu Apr 19 11:51:37 2012 jhannouc
//  Sourced 3 new cell files. (esddiodeid_ILwaiver, ulctr2digcells and dic_cells)
// 
//  Revision: 1.3 Tue Mar 27 09:47:57 2012 jhannouc
//  Sourced clampcells.
// 
//  Revision: 1.2 Thu Mar  8 14:01:40 2012 jhannouc
//  Changed GATE_DIRECTION to DR_GATE_DIRECTION to have same name as ICV.
//  Sourced gcnResistorTemplates.
// 
//  Revision: 1.1 Thu Feb 23 14:25:33 2012 jhannouc
//  Initial checkin.

#IFNDEF _P1273_DEFINES_
#DEFINE _P1273_DEFINES_

//Defining global empty layer
bnd.copy = COPY CELLBOUNDARY
global_empty_layer = bnd.copy NOT CELLBOUNDARY


#IFDEF DR_GATE_DIRECTION HORIZONTAL
  SVRF MESSAGE "INFO: Gates are oriented HORIZONTAL"
  VARIABLE gate_angle  0

  VARIABLE non_gate_angle 90
  VARIABLE gate_dir  90
  VARIABLE non_gate_dir 0

#ELSE
  SVRF MESSAGE "INFO: Gates are oriented VERTICAL"

  VARIABLE gate_angle 90
  VARIABLE non_gate_angle 0
  VARIABLE gate_dir 0
  VARIABLE non_gate_dir 90

#ENDIF

VARIABLE drunit 0.0002
VARIABLE drgrid 0.001
VARIABLE driunit 0.0001

VARIABLE min_poly_cd PL_01
VARIABLE max_poly_cd TPL_01
VARIABLE max_poly_space TPL_02 - TPL_01
VARIABLE max_poly_pitch TPL_02
VARIABLE max_poly_endspace PL_06

// User variables for LVS
// Margin of error (%)
VARIABLE mosLTol 0.1
VARIABLE mosZTol 0.1
VARIABLE qPTol 0.1
VARIABLE qATol 0.1
VARIABLE dATol 0.1
VARIABLE dPTol 0.1
VARIABLE rWTol 0.1
VARIABLE rLTol 0.1
VARIABLE capTol 3


#ENDIF // _P1273_DEFINES_


  


VARIABLE gapcells 
	 "x73hdcarygaplp" 
	 "x73hdcarygap"
 	 "x73ulcarygap"
 	 "x73lvcarygaplp" 
	 "x73lvcarygap"
 	 "x73hpcarygap" 
	 "x73hpcarygaplp"
	 "x73hdcarygaplp1"
	 "x73lvcarygaplp1"
	 // X73B cells
	 "x73hddparygaplp"
	 "x73hpdparygaplp"
 	 "x73hpdparygaplp2"
	 "x73sdparygaplp"
	 "x73hpcsramgapsubtap"
	 "x73lvdparygaplp"
	 "x73lvdparygaplp2"
	 "x73hpc1arygaplp"


  

VARIABLE bitcells
   "x73hdcarygaplp"
   "x73hdcarygaplp1"
   "x73hdcbitedgelp" 
   "x73hdcbitlp" 
   "x73hdcsramgapsubtap"
   "x73hdcsramtrbitcorner"  
   "x73hdcsramtrbitcorner1"
   "x73hdcsramtrbittobias1" 
   "x73hdcsramtrbittobiasmid"
   "x73hdcsramtrbittodecx8" 
   "x73hdcsramtrdecgap" 
   "x73hdcsramtrredcnr"
   "x73lvcarygaplp"
   "x73lvcarygaplp1"
   "x73lvcbitedgelp" 
   "x73lvcbitlp"
   "x73lvcbitvccgaplp"
   "x73lvcsramgapsubtap"
   "x73lvcsramtrbittobias"
   "x73lvcsramtrbittodig"
   "x73lvcsramtrbittobias_lkgary"
   "x73sramtrbitcorner"  
   "x73sramtrbittodecx8"
   "x73sramtrdecgap" 
   "x73sramtrredcnr"
   "x73hpcarygaplp"  
   "x73hpcbitedgelp" 
   "x73hpcbitlp"
   "x73hpcsramgapsubtap"
   "x73hpcsramtrbittobias"
   "x73hpcsramtrbittodecx8"
   "x73hpcsramtrdecgap" 
   "x73hpcsramtrredcnr"
   "x73hdcarygap" 
   "x73hdcbitedge"
   "x73hdcbit"    
   "x73hdcsramtrbittobias"
   "x73lvcarygap" 
   "x73lvcbitedge"   
   "x73lvcbit"
   "x73hpcarygap" 
   "x73hpcbitedge"   
   "x73hpcbit"
   "x73lvcbitwlstraplp"
   "x73lvcbitedgewlstraplp"
   "x73lvcsramtrbittobiaswlstrap"
   "x73sramtrbittodecx4"
   "x73lvcarygapwlstraplp"
   // New hdc strap cell related cells
   "x73hdcsramtrbittodecx4"
   "x73hdcsramtrbittodig"
   "x73hdcsramtrbittobiaswlstrap"
   "x73hdcbitwlstraplp"
   "x73hdcarywlstrapgaplp"
   
   // X73 idvsram bitcells
   "x73idvlvcpd_1bit_open"
   "x73idvlvcpg_1bit_open"
   "x73idvlvcpd_bit"
   "x73idvlvcpu_bit"
   "x73idvlvcpg_bit"
   "x73idvlvc_1bit_rowopen"
  
   "x73idvtrbitcorner4"
   "x73idvtrbittodec4x8"
   "x73idvlvctrbittobias_2bit4a"
   "x73idvlvctrbittobias_pg4"
   "x73idvlvctrbittobias4"
   "x73idvlvctrbittobias_2bit4b"
   "x73idvlvctrbittobias_2bit4"

   // X73B bitcells
   "x73hddparygaplp"
   "x73hddpbitedgelp"
   "x73hddpbitlp"
   "x73hddpsramtrbittobias"
   "x73hddpsramtrbittodecx2"
   "x73hddpsramtrdecgap"
   "x73dpsramtrbitcorner"
   "x73hpdparygaplp"
   "x73hpdparygaplp2"
   "x73hpdpbitedgelp"
   "x73hpdpbitedgelp2"
   "x73hpdpbitlp"
   "x73hpdpbitlp2"
   "x73hpdpsramtrbitcorner"
   "x73hpdpsramtrbittobias"
   "x73hpdpsramtrbittodecx2"
   "x73hpdpsramtrdecgap"
   "x73sdparygaplp"
   "x73sdpbitedgelp"
   "x73sdpbitlp"
   "x73sdpsramtrbittobias"
   "x73sdpsramtrbittodecx2"
   "x73sdpsramtrdecgap"
   "x73hpcsramtrbittobiasmid"
   "x73hpc1bitlp"
   "x73hpc1bitedgelp"
   "x73hpc1arygaplp"
   "x73hpcsramgapsubtap"
   "x73lvdpbitlp" 
   "x73lvdpbitlp2" 
   "x73lvdpbitedgelp" 
   "x73lvdpbitedgelp2" 
   "x73lvdparygaplp" 
   "x73lvdparygaplp2" 
   "x73lvdpsramtrbittobias"
   "x73lvdpsramtrbittobias_dum" 
   "x73hpdpsramtrbittobias_dum"
   "x73hdc2c6sramtrbittobiasmid"
   "x73hpcsramtrbittodecx4"
   "x73lvcsramtrbittobiasicf"

   // IMC TR cells
   "x73sramtrbittodecx2_bcb"
   "x73sramtrbittodecx2_cbc"
  

   

VARIABLE ulpbitcells
   "x73ulcarygap"  
   "x73ulcbit" 
   "x73ulcbitdummy"
   "x73ulcbitedge"  
   "x73ulcbitedge1" 
   "x73ulcsramgapsubtap"
   "x73ulcsramtrbittobias" 
   "x73ulcsramtrbitedgecorner1"
   "x73ulcsramtrbitcorner1"    
   "x73ulcsramtrbitcorner2"
   "x73ulcsramtrbitedgecorner2"  
   "x73ulcsramtrbittodecx8" 
   "x73ulcsramtrbittodecx8_lkgary" 
   "x73ulcsramtrbittoedgex5"
   "x73ulcsramtrbittoedgex8be"  
   "x73ulcsramtrbljog"
   "x73ulcsramtrdecgap"  
   "x73ulcsramtrdum" 
   "x73ulcsramtredgegap"
   "x73ulcsramtredgeredcnrbe" 
   "x73ulcsramtrredcnr" 
   "x73ulcsramtredgedum"





VARIABLE esd_cells
   "d8xsesddnuvterm"
   "d8xsesddpuvterm"
   "d8xsesdd1d2x3thermalm6"
   "d8xsesdnod1d2x3thermalm6"


  // 
  //  Revision: 1.1 Thu Feb 23 14:19:37 2012 jhannouc
  //  Initial checkin.
  //  PXL.BV: 1.81 Tue Jan  3 08:35:19 2012 oakin.

// Based on version 1.81 of ICV dr_cell_list

VARIABLE gbnwellcells
    "dummygbnwellcells"



  // 
  //  Revision: 1.3 Wed Jun 19 11:36:55 2013 jhannouc
  //  Added cells form HSD 1587.
  //  PXL.BV: 1.209 Thu May 23 23:16:28 2013 dgthakur.
  // 
  //  Revision: 1.2 Tue Apr  9 18:18:07 2013 jhannouc
  //  Added uhvgnac definition.
  // 
  //  Revision: 1.1 Thu Feb 23 14:20:01 2012 jhannouc
  //  Initial checkin.
  //  PXL.BV: 1.81 Tue Jan  3 08:35:19 2012 oakin.

// Based on version 1.81 of ICV dr_cell_list

VARIABLE hvgnacs
   // These are for 1272
   "c8xldpdhvm1"        "C8XLDPDHVM1"
   "c8xlgnchvm1" 	 "C8XLGNCHVM1"
   "c8xmdpdhvm1" 	 "C8XMDPDHVM1"
   "c8xmgnchvm1" 	 "C8XMGNCHVM1"
   "c8xgnc00hvana01_id" "C8XGNC00HVANA01_ID"
   "c8xgnc00hvdig01_id" "C8XGNC00HVDIG01_ID"
   "c8xdpd00hvana01_id" "C8XDPD00HVANA01_ID" 
   "c8xdpd00hvdig01_id" "C8XDPD00HVDIG01_ID"
   // hsd 1587
   "d8xsdpdtgevm1"	"D8XSDPDTGEVM1"
   "d8xsdpdtguvm1"	"D8XSDPDTGUVM1"
   "d8xsgnchvm1"	"D8XSGNCHVM1"
   "d8xsgnctgevm1"      "D8XSGNCTGEVM1"
   "d8xsgnctguvm1"	"D8XSGNCTGUVM1"

VARIABLE uhvgnacs
   "jh_uhv_gnac"



#IFDEF DOT4
  VARIABLE iyprs_cells "d8xmtoprs_i_small" "d8xmtoprs_y_small"
#ENDIF
#IFDEF DOT6
  VARIABLE iyprs_cells "d86mtoprs_i_small" "d86mtoprs_y_small"
#ENDIF


// These are 1272 cells, keeping them for now.

VARIABLE prs_iy_cells 
   "c8xltoprs_i_small" "C8XLTOPRS_I_SMALL"
   "c8xltoprs_y_small" "C8XLTOPRS_Y_SMALL"

VARIABLE prs_iy_cells2
   "c8xltoprs_tm1met"  "C8XLTOPRS_TM1MET" 
   "c8xltoprs_tv1ft"   "C8XLTOPRS_TV1FT"

// PRS cells that have wide TM1 space
VARIABLE prs_iy_cells3
   "c8xltoprs_i_small" "C8XLTOPRS_I_SMALL"

// PRS cells that have irregular Via8
VARIABLE prs_iy_cells4
   "c8xltoprs_tm1met"  "C8XLTOPRS_TM1MET"



  // 
  //  Revision: 1.1 Thu Feb 23 14:22:58 2012 jhannouc
  //  Initial checkin.
  //  PXL.BV: 1.81 Tue Jan  3 08:35:19 2012 oakin.

// Based on version 1.81 of ICV dr_cell_list

VARIABLE lvbitcells
	 "dummylvbitcells"



  


VARIABLE tringcells
   "dummytringcells"
   "x73hdcsramtrbitcorner"  
   "x73hdcsramtrbitcorner1"
   "x73hdcsramtrbittobias1" 
   "x73hdcsramtrbittobiasmid"
   "x73hdcsramtrbittodecx8" 
   "x73hdcsramtrdecgap" 
   "x73hdcsramtrredcnr"
   "x73lvcsramtrbittobias"
   "x73lvcsramtrbittodig"
   "x73sramtrbitcorner"  
   "x73sramtrbittodecx8"
   "x73sramtrdecgap" 
   "x73sramtrredcnr"
   "x73hpcsramtrbittobias" 
   "x73hpcsramtrbittodecx8"
   "x73hpcsramtrdecgap" 
   "x73hpcsramtrredcnr"
   "x73hdcsramtrbittobias"
   "x73lvcsramtrbittobias_lkgary"
   "x73hpcsramtrbittobiasmid"
   "x73hpcsramtrbittodecx4" 
   "x73lvcsramtrbittobiasicf"
   "x73lvcsramtrbittobiaswlstrap"
   
   // X73 idv
   "x73idvtrbitcorner4"
   "x73idvtrbittodec4x8"
   "x73idvlvctrbittobias_2bit4a"
   "x73idvlvctrbittobias_pg4"
   "x73idvlvctrbittobias4"
   "x73idvlvctrbittobias_2bit4b"
   "x73idvlvctrbittobias_2bit4"

   // X73b
   "x73hddpsramtrbittobias"
   "x73hddpsramtrbittodecx2"
   "x73hddpsramtrdecgap"
   "x73dpsramtrbitcorner"
   "x73hpdpsramtrbitcorner"
   "x73hpdpsramtrbittobias"
   "x73hpdpsramtrbittodecx2"
   "x73hpdpsramtrdecgap"
   "x73sdpsramtrbittobias"
   "x73sdpsramtrbittodecx2"
   "x73sdpsramtrdecgap"
   "x73lvdpsramtrbittobias"
   "x73lvdpsramtrbittobias_dum"
   "x73hpdpsramtrbittobias_dum"
   "x73hdc2c6sramtrbittobiasmid"
   "x73sramtrbittodecx4"

   // Strap related cells
   "x73hdcsramtrbittodecx4"
   "x73hdcsramtrbittodig"
   "x73hdcsramtrbittobiaswlstrap"

   // For IMC (from Smita)
  "x73sramtrbittodecx2_bcb"
  "x73sramtrbittodecx2_cbc"   






// Based on version 1.105 of ICV dr_cell_list

VARIABLE digitalGcnResistorTemplates
    // Digital 2 leg
   "c8xlrgcn2legsincon_base"	  "C8XLRGCN2LEGSINCON_BASE"
   "c8xlrgcn2leg" 		  "C8XLRGCN2LEG"

   // Digital 3 leg
   "c8xlrgcn3legsincon_base"	  "C8XLRGCN3LEGSINCON_BASE"
   "c8xlrgcn3leg" 		  "C8XLRGCN3LEG"

   // Digital 4 leg
   "c8xlrgcn4legdac_base"	  "C8XLRGCN4LEGDAC_BASE"
   "c8xlrgcn4legparcon_base" 	  "C8XLRGCN4LEGPARCON_BASE"
   "c8xlrgcn4legserconleft_base"  "C8XLRGCN4LEGSERCONLEFT_BASE"
   "c8xlrgcn4legserconright_base" "C8XLRGCN4LEGSERCONRIGHT_BASE"
   "c8xlrgcn4legsinconleft_base"  "C8XLRGCN4LEGSINCONLEFT_BASE"
   "c8xlrgcn4legdac" 		  "C8XLRGCN4LEGDAC"
   "c8xlrgcn4leg" 		  "C8XLRGCN4LEG"

VARIABLE analogGcnResistorTemplates
   // Analog 3 leg
   "d8xmrgcntg3leguvm1"			"D8XMRGCNTG3LEGUVM1"
   "d8xmrgcntg3legsinconuvm2_base" 	"D8XMRGCNTG3LEGSINCONUVM2_BASE"
   "d8xmrgcntg3legsinconuvm2" 		"D8XMRGCNTG3LEGSINCONUVM2"

   // Analog 5 leg
   "d8xmrgcntg5legsinconuvm2"		"D8XMRGCNTG5LEGSINCONUVM2"
   "d8xmrgcntg5legsinconuvm2_base" 	"D8XMRGCNTG5LEGSINCONUVM2_BASE"
   "d8xmrgcntg5leguvm1" 		"D8XMRGCNTG5LEGUVM1"

VARIABLE gcnResistorTemplates
   // Digital 2 leg
   "c8xlrgcn2legsincon_base"	  "C8XLRGCN2LEGSINCON_BASE"
   "c8xlrgcn2leg" 		  "C8XLRGCN2LEG"

   // Digital 3 leg
   "c8xlrgcn3legsincon_base"	  "C8XLRGCN3LEGSINCON_BASE"
   "c8xlrgcn3leg" 		  "C8XLRGCN3LEG"

   // Digital 4 leg
   "c8xlrgcn4legdac_base"	  "C8XLRGCN4LEGDAC_BASE"
   "c8xlrgcn4legparcon_base" 	  "C8XLRGCN4LEGPARCON_BASE"
   "c8xlrgcn4legserconleft_base"  "C8XLRGCN4LEGSERCONLEFT_BASE"
   "c8xlrgcn4legserconright_base" "C8XLRGCN4LEGSERCONRIGHT_BASE"
   "c8xlrgcn4legsinconleft_base"  "C8XLRGCN4LEGSINCONLEFT_BASE"
   "c8xlrgcn4legdac" 		  "C8XLRGCN4LEGDAC"
   "c8xlrgcn4leg" 		  "C8XLRGCN4LEG"

   // Analog 3 leg
   "d8xmrgcntg3leguvm1"			"D8XMRGCNTG3LEGUVM1"
   "d8xmrgcntg3legsinconuvm2_base" 	"D8XMRGCNTG3LEGSINCONUVM2_BASE"
   "d8xmrgcntg3legsinconuvm2" 		"D8XMRGCNTG3LEGSINCONUVM2"

   // Analog 5 leg
   "d8xmrgcntg5legsinconuvm2"		"D8XMRGCNTG5LEGSINCONUVM2"
   "d8xmrgcntg5legsinconuvm2_base" 	"D8XMRGCNTG5LEGSINCONUVM2_BASE"
   "d8xmrgcntg5leguvm1" 		"D8XMRGCNTG5LEGUVM1"


VARIABLE tcnResistorTemplates
  "c8xmrtcnevm2acon_base"
  "c8xmrtcnevm2abod_01"
  "c8xmrtcnevm2abod_02"
  "c8xmrtcnevm2abod_03"
  "c8xmrtcnevm2vtuncontop_base"
  "c8xmrtcnevm2vtunconbot_base"
  "c8xmrtcnevm2vtunturntop"
  "c8xmrtcnevm2vtunturnbot"
  "c8xmrtcnevm2vtunbodtop"
  "c8xmrtcnevm2vtunbodbot"
  "c8xmrtcnevm2vtunmid"
  "c8xmrtcnevm2vtunmidfh"
  "c8xmrtcnevm2daccontop_base"
  "c8xmrtcnevm2dacconbot_base"
  "c8xmrtcnevm2dac_base"
  "c8xmrtcnevm2dacturn"
  "c8xmrtcnevm2dacturncon_base"

  "d8xxrtcnevm2acon_base"
  "d8xxrtcnevm2abod_01"
  "d8xxrtcnevm2abod_02"
  "d8xxrtcnevm2abod_03"
  "d8xxrtcnevm2vtuncontop_base"
  "d8xxrtcnevm2vtunconbot_base"
  "d8xxrtcnevm2vtunturntop"
  "d8xxrtcnevm2vtunturnbot"
  "d8xxrtcnevm2vtunbodtop"
  "d8xxrtcnevm2vtunbodbot"
  "d8xxrtcnevm2vtunmid"
  "d8xxrtcnevm2vtunmidfh"
  "d8xxrtcnevm2daccontop_base"
  "d8xxrtcnevm2dacconbot_base"
  "d8xxrtcnevm2dac_base"
  "d8xxrtcnevm2dacturn"
  "d8xxrtcnevm2dacturncon_base"
  "d8xxrtcnevm2abod_base"
  "d8xxrtcnevm2acon_base"
  "d8xsrtcnuvm2vtun_base"
  "d8xsrtcnevm2dac_base"
  "d8xsrtcnevm2dacturn"
  "d8xsrtcnevm2dacturncon_base"
  "d8xsrtcnevm2daccontop_base"
  "d8xsrtcnevm2dacconbot_base"





// Based on ICV version 1.106

VARIABLE  clamp_cells
    "c8xesdpmosclamp"		"C8XESDPMOSCLAMP"           
    "c8xlesdpclampnvm2" 	"C8XLESDPCLAMPNVM2" 
    "c8xlesdpclampnvm2vert" 	"C8XLESDPCLAMPNVM2VERT"
    "c8xlesdpclampevm2" 	"C8XLESDPCLAMPEVM2"
    "c8xlesdpclampevm2path" 	"C8XLESDPCLAMPEVM2PATH"
    "c8xlesdpclampevm2vertpath" "C8XLESDPCLAMPEVM2VERTPATH"
    "c8xlesdpclampevm2vert" 	"C8XLESDPCLAMPEVM2VERT"

    "c8xesd2pmosclampalcore"      "C8XESD2PMOSCLAMPALCORE"
    "c8xesdpmosclampallp1p22"     "C8XESDPMOSCLAMPALLP1P22"
    "c8xesdpmosclampallp1p22core" "C8XESDPMOSCLAMPALLP1P22CORE"
    "d8xmesdpclamptgevm2core" 	  "D8XMESDPCLAMPTGEVM2CORE"
    "d8xmesdpclamp2tguvm2core" 	  "D8XMESDPCLAMP2TGUVM2CORE" 
    "d8xsesdpclampnvm2"
    "d8xsesdpclampnvm2horz"
    "d8xsesdpclamptgp5uvm2core"
    "d8xsesdpclamptgp5evm2core"
    "d8xxesdpclampnvm2horz"
    "d8xmesdpclampnvm2horz"
    "d8xsesdpclampxllgatedevm2"
    "d8xsesdpclampxllp5gatedevm2"
    "d8xmesdpclampgatedevm2"
    "d8xxesdpclampxllp5gatedevm2"
    "d8xxesdpclampxllgatedevm2"
    "d8xsesdpclamptgp25evm2nscore" 
    "d8xsesdpclamptgp25evm2ns"






VARIABLE dr_diodeid_esddiodeid_ILWaiver
       "c8xmbgdiodehvm1"              "c8xmesddpevm1" 
       "c8xmesddpevm1_oz"      	      "c8xmesddnevm1" 
       "c8xmesddpevm1_topbot"  	      "c8xmesddpevm1_topbot1" 
       "c8xmesddpevm1_topbot2" 	      "c8xmesddpevm1_corner" 
       "c8xmesddpevm1_corner1" 	      "c8xmesddpevm1_corner2" 
       "c8xmesddpevm1_side"    	      "c8xmesddpevm1_dum"
       "c8xmesddnevm1_dum"     	      "c8xmesddnevm1_corner"	
       "c8xmesddnevm1_side"    	      "c8xmesddnevm1_topbot" 
       "d8xsesddnuvm1" 	       	      "d8xsesddpuvm1"
       "d8xsesddnuvm1_topbot"  	      "d8xsesddpuvm1_topbot" 
       "d8xmbgdiodehvm1"       	      "d8xsesddpuvterm" 
       "d8xsesddnuvterm"       	      "x73ddr_d8xsesddpuvm1_bot" 
       "x73ddr_d8xsesddpuvm1_top"     "x73pciesdd2_leaf_topbot"
       "x73pciesdd2_leaf_bot" 	      "x73pciesdd2subcell"
       "x73pciesdd1_leaf_bot"	      "x73pciesdd1_leaf_topbot"
       "x73ddrmesdd4"		      "x73ddrmesdd2"
       "x73pciesdd4_prog"	      "x73pciesdd2subcell"
       "x73ddrmesdd2d0p5"	      "x73ddrmesdd2d0p75"
       "x73ddrmesdd2d0p25"	      "x73ddrmesdd2d0p0"
       "x73psdmesdd2"		      "x73psd_d8xsesddpuvm1_top"
       "x73psd_d8xsesddpuvm1_bot"     "d8xsesddpuvm1_topbot2"
       "d8xsesddnuvm1_topbot2"	      "d86sesddnuvtermulc_blank"
       "d86sesddpuvtermulc_blank"     "d84sesddnuvtermulc_blank"
       "d84sesddpuvtermulc_blank"     "d8xsesddnuvm1_topbot_lu" 
       "d8xsesddpuvm1_topbot_lu"      "d84sesddnuvtermulc_blank"
       "d84sesddpuvtermulc_blank"     "ts_d8xsesddpuvm1_topbot2"
       "ts_d8xsesddnuvm1_topbot2"






VARIABLE ulctr2digpgdcells
	 "x73ulcsramtrbittobias" "x73ulcsramtrbitedgecorner1"
	 

VARIABLE ulctr2digcells
   "x73ulcsramtrbittobias" 
   "x73ulcsramtrbitedgecorner1"
   "x73ulcsramtrbitcorner1"
   "x73ulcsramtrbitcorner2"
   "x73ulcsramtrbitedgecorner2"  
   "x73ulcsramtrbittodecx8" 
   "x73ulcsramtrbittodecx8_lkgary" 
   "x73ulcsramtrbittoedgex5"
   "x73ulcsramtrbittoedgex8be"  
   "x73ulcsramtrbljog"
   "x73ulcsramtrdecgap"  
   "x73ulcsramtrdum" 
   "x73ulcsramtredgegap"
   "x73ulcsramtredgeredcnrbe" 
   "x73ulcsramtrredcnr"
   "x73ulcsramtredgedum"




  

#IFDEF DOT4
  VARIABLE diciso_cells "d8xltodic_isodic*" "d8xmtodic_isodic"
  VARIABLE dicnest_cells "d8xltodic_nestdic*" "d8xmtodic_nestdic"
  VARIABLE dic_cells "d8xltodic_isodic*" "d8xmtodic_isodic" "d8xltodic_nestdic*" "d8xmtodic_nestdic"
#ENDIF
#IFDEF DOT6
  VARIABLE diciso_cells "d86mtodic_isodic"
  VARIABLE dicnest_cells "d8xltodic_nestdic*" "d8xmtodic_nestdic"
  VARIABLE dic_cells "d86mtodic_isodic" "d8xltodic_nestdic*" "d8xmtodic_nestdic"
#ENDIF






VARIABLE ddr1diodes "dummyddr1"

VARIABLE ddr2diodes "dummyddr2"







VARIABLE bgdiodes "c8xmbgdiodehvm1" "d8xmbgdiodehvm1"





#IFDEF DOT4
  VARIABLE etchring_cells "tc0emgrdx73acrn" "tc0emgrdx73aogd" "tc0emgrdx73apgd" "tc0er1273crnx0" "tc0er1273pgdx0" "tc0er1273ogdx0" "d8xltoer1273crnx0" "d8xltoer1273pgdx0" "d8xltoer1273pgdx0_m9g" "d8xltoer1273pgdx01512" "d8xltoer1273ogdx0" "d8xltoer1273ogdx0_m9g" "d8xltoer1273ogdx0168" "d8xltoer1273ogdx084" "d8xltosramer1273ogdx0"  "x73tsv_tc0emgrdx73acrn" "x73tsv_tc0emgrdx73aogd" "x73tsv_tc0emgrdx73aogd_gap" "x73tsv_tc0emgrdx73aogd_gap_1p96" "x73tsv_tc0emgrdx73aogd_gap_2p24" "x73tsv_tc0emgrdx73aogd_gap_2p52" "x73tsv_tc0emgrdx73apgd" "x73tsv_tc0emgrdx73apgd_gap"
  VARIABLE catch_cup_guard_cells  "x73tsv_tc0emgrdx73acrn" "x73tsv_tc0emgrdx73aogd" "x73tsv_tc0emgrdx73aogd_gap" "x73tsv_tc0emgrdx73aogd_gap_1p96" "x73tsv_tc0emgrdx73aogd_gap_2p24" "x73tsv_tc0emgrdx73aogd_gap_2p52" "x73tsv_tc0emgrdx73apgd" "x73tsv_tc0emgrdx73apgd_gap"
#ENDIF
#IFDEF DOT6
  VARIABLE etchring_cells "tc0emgrd673acrn" "tc0emgrd673aogd" "tc0emgrd673apgd" "tc0erd673crnx0" "tc0erd673pgdx0" "tc0erd673ogdx0" "d86ltoer1273crnx0" "d86ltoer1273pgdx0" "d86ltoer1273pgdx0_m12g" "d86ltoer1273pgdx01512" "d86ltoer1273ogdx0" "d86ltoer1273ogdx0_m12g" "d86ltoer1273ogdx0168" "d86ltoer1273ogdx084" "d86ltosramer1273ogdx0" "TSV_dummy"
  VARIABLE catch_cup_guard_cells "TSV_dummy"
#ENDIF



VARIABLE ER_HV_waiver_cells
   "d8xsesdpclamptgp5uvm2core"






#IFDEF DOT4
  VARIABLE edm_crn_cells "d8xltoedm1273crnx0"
  VARIABLE edm_pio_cells "d8xltoedm1273pgdiox0"
  VARIABLE edm_oio_cells "d8xltoedm1273ogdiox0"
  VARIABLE edm_pfill_cells "d8xltoedm1273pgdfillx0"
  VARIABLE edm_ofill_cells "d8xltoedm1273ogdfillx0" "d8xltosramedm1273ogdfillx0"
  VARIABLE edm_pstair_cells "d8xltoedm1273pgdx0"
  VARIABLE edm_pstairdiode_cells "d8xltoedm1273pgdx0_diode"
  VARIABLE edm_ostair_cells "d8xltoedm1273ogdx0"
  VARIABLE edm_ostairdiode_cells "d8xltoedm1273ogdx0_diode"
  VARIABLE edm_cells "d8xltoedm1273crnx0" "d8xltoedm1273pgdiox0" "d8xltoedm1273ogdiox0" "d8xltoedm1273pgdfillx0" "d8xltoedm1273ogdfillx0" "d8xltosramedm1273ogdfillx0" "d8xltoedm1273pgdx0" "d8xltoedm1273pgdx0_diode" "d8xltoedm1273ogdx0" "d8xltoedm1273ogdx0_diode"
#ENDIF
#IFDEF DOT6
  VARIABLE edm_crn_cells "d86ltoedm1273crnx0"
  VARIABLE edm_pio_cells "d86ltoedm1273pgdiox0"
  VARIABLE edm_oio_cells "d86ltoedm1273ogdiox0"
  VARIABLE edm_pfill_cells "d86ltoedm1273pgdfillx0"
  VARIABLE edm_ofill_cells "d86ltoedm1273ogdfillx0"
  VARIABLE edm_pstair_cells "d86ltoedm1273pgdx0"
  VARIABLE edm_pstairdiode_cells "d86ltoedm1273pgdx0_diode"
  VARIABLE edm_ostair_cells "d86ltoedm1273ogdx0"
  VARIABLE edm_ostairdiode_cells "d86ltoedm1273ogdx0_diode"
  VARIABLE edm_cells "d86ltoedm1273crnx0" "d86ltoedm1273pgdiox0" "d86ltoedm1273ogdiox0" "d86ltoedm1273pgdfillx0" "d86ltoedm1273ogdfillx0" "d86ltoedm1273pgdx0" "d86ltoedm1273pgdx0_diode" "d86ltoedm1273ogdx0" "d86ltoedm1273ogdx0_diode"
#ENDIF




VARIABLE chn_crn_cells
	 "c8xltochn1272crnx0"       "C8XLTOCHN1272CRNX0"
	 "d8xltochn1273crnx0"	    "D8XLTOCHN1273CRNX0"


VARIABLE chn_ogdgap_cells
	 "c8xltochn1272ogdgapm11x0"	"C8XLTOCHN1272OGDGAPM11X0"
	 "c8xltochn1272ogdgapx0"	"C8XLTOCHN1272OGDGAPX0"
	 "d8xltochn1273ogdgapx0"	"D8XLTOCHN1273OGDGAPX0"
	 "d8xltochn1273ogdgapm9x0"	"D8XLTOCHN1273OGDGAPM9X9"
	 "d8xltosramchn1273ogdgapx0"	"D8XLTOSRAMCHN1273OGDGAPX0"


VARIABLE chn_pgdgap_cells
	 "c8xltochn1272pgdgapm11x0"	"C8XLTOCHN1272PGDGAPM11X0"
	 "c8xltochn1272pgdgapx0"	"C8XLTOCHN1272PGDGAPX0"
	 "d8xltochn1273pgdgapx0"	"D8XLTOCHN1273PGDGAPX0"
	 "d8xltochn1273pgdgapm9x0"	"D8XLTOCHN1273PGDGAPM9X0"


VARIABLE chn_ce12res_cells
	 "c8xltochn1272ogd_ce123res"   "C8XLTOCHN1272OGD_ce123res"
	 "d8xltochn1273ogd_ce12res"    "D8XLTOCHN1273OGD_ce12res"


VARIABLE chn_leakage_cells
	 "c8xltochn1272pgd_m11v11lkg"  "C8XLTOCHN1272PGD_M11V11LKG"
	 "d8xltochn1273pgd_m9v9lkg"    "D8XLTOCHN1273PGD_M9V9LKG"


VARIABLE chn_ogdio_cells
	 "c8xltochn1272ogdiox0"	  "C8XLTOCHN1272OGDIOX0"
	 "d8xltochn1273ogdiox0"	  "D8XLTOCHN1273OGDIOX0"


VARIABLE chn_pgdio_cells
	 "c8xltochn1272pgdiox0"	  "C8XLTOCHN1272PGDIOX0"
	 "d8xltochn1273pgdiox0"	  "D8XLTOCHN1273PGDIOX0"


VARIABLE edm_chn_cells
	 //Cells not recognized as required as part of construction checks
	 "c8xltochncapce2"	    "C8XLTOCHNCAPCE2"	
	 "c8xltochnscres"	    "C8XLTOCHNSCRES"
	 "c8xltochnbotmim"	    "C8XLTOCHNBOTMIM"
	 "c8xltochnres23"	    "C8XLTOCHNRES23"
	 "c8xltochnres31"	    "C8XLTOCHNRES13"
	 "c8xltochncapce1"	    "C8XLTOCHNCAPCE1"
	 "c8xltochncapce3"	    "C8XLTOCHNCAPCE3"
	 "c8xltochncapce13"	    "C8XLTOCHNCAPCE13"
	 "c8xltochnv11m11"	    "C8XLTOCHNV11M11"

	 "c8xltochn1272crnx0"       "C8XLTOCHN1272CRNX0"
	 "d8xltochn1273crnx0"	    "D8XLTOCHN1273CRNX0"

	 "c8xltochn1272ogdgapm11x0"	"C8XLTOCHN1272OGDGAPM11X0"
	 "c8xltochn1272ogdgapx0"	"C8XLTOCHN1272OGDGAPX0"
	 "d8xltochn1273ogdgapx0"	"D8XLTOCHN1273OGDGAPX0"
	 "d8xltochn1273ogdgapm9x0"	"D8XLTOCHN1273OGDGAPM9X9"
	 "d8xltosramchn1273ogdgapx0"	"D8XLTOSRAMCHN1273OGDGAPX0"

	 "c8xltochn1272pgdgapm11x0"	"C8XLTOCHN1272PGDGAPM11X0"
	 "c8xltochn1272pgdgapx0"	"C8XLTOCHN1272PGDGAPX0"
	 "d8xltochn1273pgdgapx0"	"D8XLTOCHN1273PGDGAPX0"
	 "d8xltochn1273pgdgapm9x0"	"D8XLTOCHN1273PGDGAPM9X0"

	 "c8xltochn1272ogd_ce123res"   "C8XLTOCHN1272OGD_ce123res"
	 "d8xltochn1273ogd_ce12res"    "D8XLTOCHN1273OGD_ce12res"

	 "c8xltochn1272pgd_m11v11lkg"  "C8XLTOCHN1272PGD_M11V11LKG"
	 "d8xltochn1273pgd_m9v9lkg"    "D8XLTOCHN1273PGD_M9V9LKG"

	 "c8xltochn1272ogdiox0"	  "C8XLTOCHN1272OGDIOX0"
	 "d8xltochn1273ogdiox0"	  "D8XLTOCHN1273OGDIOX0"

	 "c8xltochn1272pgdiox0"	  "C8XLTOCHN1272PGDIOX0"
	 "d8xltochn1273pgdiox0"	  "D8XLTOCHN1273PGDIOX0"




VARIABLE dr_PL_51_bonuscell_waiver "d04bar00*z*" "d04bsc00*z*" "d04bar00*0*"




VARIABLE dr_PL_51_waiver
         "c8xmrtcnevm2dac" "c8xmrtcnevm2dacturn" "c8xmrtcnevm2dacturncon"
         "c8xmrtcnevm2vtunfil100m0a0" "c8xmrtcnevm2vtunfil1npm0a0" "c8xmrtcnevm2vtunfil200m0a0" "c8xmrtcnevm2vtunfil2npm0a0" 
         "c8xmrtcnevm2vtunfil2npm1a1" "c8xmrtcnevm2vtunfil3npm1a1" "c8xmrtcnevm2vtunfil4npm1a1" "c8xmrtcnevm2vtunfill30nn0m0a0" 
	 "c8xmrtcnevm2vtunfill30pp0m0a0" "c8xmrtcnevm2vtunfill5npp0m0c0" "c8xmrtcnevm2vtunfill6npp0m1c1"
         "c8xmrtcnevm2abod_base" "c8xmrtcnevm2abod_01" "c8xmrtcnevm2abod_02" "c8xmrtcnevm2abod_03" "c8xmrtcnevm2acon_base"
         "c8xmrtcnevm2vtunswakside"  
         "d8xxrtcnevm2dacturn"
         "d8xxrtcnevm2dacturncon"
         "d8xxrtcnevm2dacturncon_base"
         "d8xxrtcnevm2vtunfil100m0a0"
         "d8xxrtcnevm2vtunfil1npm0a0"
         "d8xxrtcnevm2vtunfil200m0a0"
         "d8xxrtcnevm2vtunfil2npm0a0"
         "d8xxrtcnevm2vtunfil2npm1a1"
         "d8xxrtcnevm2vtunfil3m2halfppitch"
         "d8xxrtcnevm2vtunfil3npm1a1"
         "d8xxrtcnevm2vtunfil4npm1a1"
         "d8xxrtcnevm2vtunfill30nn0m0a0"
         "d8xxrtcnevm2vtunfill30pp0m0a0"
         "d8xxrtcnevm2vtunfill5npp0m0c0"
         "d8xxrtcnevm2vtunfill6npp0m1c1"
         "d8xxrtcnevm2vtunswakside"
	 "d8xsrtcnevm2dac" 
	 "d8xsrtcnevm2dacturn"
	 "c73p1krmrx_dfe_d8xsrtcnevm2dac"





VARIABLE dbw_rom_pl51_list
         "dummy_rom_cella"
         "dummy_rom_cellb"
         "dummy_rom_cellc"
//NOTE: The content of this file is project-owned ; replace the above "dummy" names with the correct ones (and add as necessary)
//      If your project doesn't have any applicable, keep the "dummy" ones as they are (i.e., do not remove them)





VARIABLE dr_DF_80_waiver  "c8xmrtcnevm2abod_01"  "C8XMRTCNEVM2ABOD_01" 
  "c8xmrtcnevm2abod_02" "C8XMRTCNEVM2ABOD_02" "c8xmrtcnevm2abod_03" "C8XMRTCNEVM2ABOD_03" 
  "c8xmrtcnevm2aconr" "C8XMRTCNEVM2ACONR" "c8xmrtcnevm2aconl" "C8XMRTCNEVM2ACONL" 
  "c8xmrtcnevm2vtunfil2npm1a1" "C8XMRTCNEVM2VTUNFIL2NPM1A1"
  "d8xxrtcnevm2acon_base"
  "d8xxrtcnevm2abod_03"
  "d8xxrtcnevm2abod_02"
  "d8xxrtcnevm2abod_01"
  "d8xxrtcnevm2vtunfil2npm1a1"
  "d8xxrtcnevm2vtunfil2npm1a2"
  "d8xmvargbnd16f252z2evm2_unit"
  "d8xmvargbnd16f252z2evm2_fixedm0m2_unit"
  "d8xmtgvargbnd4f336zevm2_fixedm0m2_unit"





VARIABLE varactorTemplates
    "d8xmvargbnd60f252zevm2" 
    "d8xmvargbnd64f252z2evm2"
    // HSD 2390
    "d8xmtgvargbnd24f336zevm2"
    "d8xmvargbns32f336zevm2"
    "d8xmvargbns128f336zevm2"
    "d8xsvargbnd64f252z2evm2"





VARIABLE dc12_waive_cells
	 "d8xxrtcnevm2acon_base"
	 "d8xxrtcnevm2abod_03"
	 "d8xxrtcnevm2abod_02"
	 "d8xxrtcnevm2abod_01"
	 "d8xxrtcnevm2vtunfil2npm1a1"
	 "d8xxrtcnevm2vtunfil2npm1a2"



// The HVID is placed in layouts to guide the propagation of voltages in the HVsimdirect flow in ICV.
// Calibre currently does not have an quivalent flow (Because of the the tool dependencies i.e. Genesys) 
// and therefore, this ID is not used by any flow, including HV.
// So we need to waive all the cells when checking in IL for that particular ID.
//
VARIABLE hvid_waive "*"






 VARIABLE dc_VC_size_waiver
 	  "x73hdcbitlp"
	  "x73hdcsramtrbittodecx8"
	  "x73hdcsramtrbittobias1"
	  "x73hdcarygaplp"
	  "x73hdcarygaplp1"
  	  "x73hdcsramtrredcnr"
  	  "x73hdcsramtrbittobiasmid" 
	  "x73hdc2c6sramtrbittobiasmid" 
	  "x73ulcbit"
	  "x73ulcbitdummy"
	  "x73ulcbitedge1"
  	  "x73ulcsramtrbittobias"
  	  "x73ulcarygap"
	  "x73ulcsramtredgeredcnrbe"
	  "x73ulcsramtrdum"
	  "x73ulcsramtrredcnr"
  	  "x73ulcsramtrbittoedgex8be"
  	  "x73ulcsramtrbittodecx8"
	  "x73ulcsramtrbittodecx8_lkgary"
	  "x73ulcsramtredgedum"
  	  "x73hdcsramtrbittodig"
  	  "x73hdcsramtrbittodecx4"

  VARIABLE dr_VC_51_waiver
  	   "x73lvcbitlp"
	   "x73lvcbitedgewlstraplp" 
	   "x73lvcbitwlstraplp"




  VARIABLE dr_M0_97_waiver
  	   "x73lvcbitlp"
	   "x73hdcbitlp"
	   "x73hpcbitlp"
	   "x73hpcbitedgelp"
  	   "x73hpc1bitlp"
	   "x73hpc1bitedgelp"
	   "x73lvcbitvccgaplp" 
	   "x73lvcbitwlstraplp"

  VARIABLE dr_M0_size_waiver
  	   "x73hdcsramtrbittodig"
	   "x73hdcbitlp"
	   "x73hdcarygaplp"
	   "x73hdcarygaplp1"
	   "x73hdcbitedgelp"
	   "x73hdcsramtrbittobias1"
	   "x73hdcsramtrbittobiasmid"
	   "x73hdc2c6sramtrbittobiasmid"
	   "x73ulcbit"
	   "x73ulcbitedge"
	   "x73ulcarygap"
	   "x73ulcsramtrbljog"
	   "x73ulcsramtrbittobias"
	   "x73ulcbitedge1"
	   "x73ulcbitdummy"
	   "x73lvcbitlp"
	   "x73lvcbitedgelp"
	   "x73lvcsramtrbittobias"
	   "x73lvcsramtrbittodig"
	   "x73lvcsramtrbittodig"
	   "x73lvcsramtrbittobias_lkgary"
	   "x73lvcarygaplp"
	   "x73lvcarygaplp1"
	   "x73hpcbitlp"
	   "x73hpcsramtrbittobias"
	   "x73hpcbitedgelp"
	   "x73hpcsramgapsubtap"
	   "x73hpcarygaplp"
	   "x73hpcsramtrbittobiasmid"
	   "x73hpc1bitedgelp"
	   "x73hpcsramtrbittobiasmid"
	   "x73hpc1bitlp"
	   "x73hpc1arygaplp"
	   "x73lvcbitvccgaplp"
	   "x73lvcsramtrbittobiasicf"
	   "x73lvcbitedgewlstraplp"
	   "x73lvcsramtrbittobiaswlstrap"
	   "x73lvcbitwlstraplp"
	   "x73lvcarygapwlstraplp"
	   	   




 VARIABLE dr_V0_71_waiver
 	  "x73hdcbitlp"
	  "x73lvcbitlp"
	  "x73hpcbitlp"
	  "x73hpc1bitlp"
	  "x73lvcbitwlstraplp"

  VARIABLE dr_V0_171_waiver
	   "x73ulcbit"
	   "x73ulcbitdummy"




VARIABLE inductorTemplates
	 "ind2t_scl_*"





 VARIABLE dr_ER_er1_waiver
    "d8xsesdpclamptgp5uvm2core"
    "d8xsesdpclamptgp5evm2core"
    "d8xsesdpclamptgp25evm2nscore"
    "d8xsesdpclamptgp25evm2ns"
    "d8xmtgvargbnd24f336zevm2"

  VARIABLE dr_ER_06_waiver
    "c8xmesdclampres"
    "d8xsesdclampres"
    "d8xsesdpclampnvm2"
    "d8xsesdpclampnvm2horz"

  VARIABLE dr_ER_06_waiver_tg
    "d8xsesdpclamptgp5evm2core"




	#IFNDEF _P1273_PLHDR
	#DEFINE _P1273_PLHDR


	// poly Spaces for different poly types
	VARIABLE spaceDig PL_02-PL_01
	VARIABLE spaceTG TPL_02-TPL_01
	VARIABLE spaceAAnalog APL_02-APL_01
	VARIABLE spaceXL XPL_02-XPL_01

	// Bucket poly in digital, SRAM and Analog etc.
	// AnalogRegion, TGRegion, and XLRegion are defined in p1273_common.tvf
	SramRegion = COPY POLYOD
	
	POLYAnalog = POLY AND AnalogRegion
	POLYTG   = POLY AND TGRegion
	POLYXL   = POLY AND XLRegion
	POLYSram = POLY AND SramRegion
	
	POLYTD_os = COPY V1PITCHID
	
	VARIABLE ULPPITCHID_VAL DX_376-DX_38+DX_363+DX_375+4*DX_362+DX_374+DX_373+DX_372
	VARIABLE V3PITCHID_VAL DT_375-DT_38+DT_363+DT_374+DT_362+DT_373
	VARIABLE V1PITCHID_VAL DA_372-DA_38
	
	CMACRO drGrowPGD POLYOD DS_11 DS_11 POLYOD_OS
	CMACRO drGrow ULPPITCHID DX_11 DX_11 ULPPITCHID_VAL ULPPITCHID_VAL ULPPITCHID_OS
	CMACRO drGrow V1PITCHID DA_11 DA_11 V1PITCHID_VAL V1PITCHID_VAL V1PITCHID_OS
	CMACRO drGrow V3PITCHID DT_11 DT_11 V3PITCHID_VAL V3PITCHID_VAL V3PITCHID_OS
	NonDigRegion = (POLYOD_OS OR ULPPITCHID_OS) OR (V1PITCHID_OS OR V3PITCHID_OS)

	POLYDigital = poly_com NOT NonDigRegion
	
	polyDigital_extent = EXTENT polyDigital
	DigRegion = polyDigital_extent NOT NonDigRegion

	#ENDIF // _P1273_PLHDR



// 
//  Revision: 1.10 Fri Aug  1 08:18:17 2014 jhannouc
//  Updated drConvex2CornerInt function to be 100% accurate. HSD#2609
// 
//  Revision: 1.9 Fri May 23 15:26:21 2014 jhannouc
//  Added new function drMaxSpaceWithException.
// 
//  Revision: 1.8 Thu Jul 18 18:25:12 2013 jhannouc
//  Added the following new MACROs: dr_dirSpace_PPP, drSpaceLE, drSpace2LT and drSpace2_PPP.
// 
//  Revision: 1.7 Wed May 15 18:22:23 2013 jhannouc
//  Changed output format of dr_radialMinWidth_PT by removing the EXTENTS keyword.
// 
//  Revision: 1.6 Fri May 25 15:45:39 2012 jhannouc
//  Added drSpace2, dr_radialViaSpaceNConnected_T_PT_OV and drInteractNoTouch.
// 
//  Revision: 1.5 Fri Mar 30 17:37:17 2012 jhannouc
//  Added function drWidth_PPP.
//  Added function drMinSpaceSamePoly.
//  Removed all transition region related function.
// 
//  Revision: 1.4 Thu Mar  8 13:52:42 2012 dlouie
//  Change GATE_DIRECTION environment variable references to DR_GATE_DIRECTION.
// 
//  Revision: 1.3 Mon Mar  5 10:15:55 2012 jhannouc
//  Fixed drConvex2ConcaveInt Macro by changing > to >= in conc_out_pre1, for greater accuracy.
// 
//  Revision: 1.2 Thu Mar  1 10:05:07 2012 jhannouc
//  Changed name of dr_radialWidth_PT to dr_radialMinWidth_PT_ES to reflect the exclusion of shielded layers.
// 
//  Revision: 1.1 Thu Feb 23 15:59:51 2012 jhannouc
//  Initial checkin. Ported from 1271; removed unused functions and added 4 new ones.
//  Added "Description:" keyword for all useful functions to be captured by codeHelper.tcl

//Prevent any problem if file is included more than once
#IFNDEF _P1273_FUNCTIONS_
#DEFINE _P1273_FUNCTIONS_

//GETS THE POLYGONS OF A GIVEN WIDTH
//Example: CMACRO drWidth METAL2 0.084 non_gate_dir m2pgd84
//Example: CMACRO drWidth METAL2 0.084 gate_dir m2ogd84

// Description: Find layers with exactly the specified width in the specified direction.
DMACRO drWidth inlayer width dir out_layer {
  layer_edges = ANGLE inlayer == dir
  out_layer = INTERNAL layer_edges == width OPPOSITE REGION EXCLUDE SHIELDED
}

// Description: Find layers with exactly the specified width in the specified direction while including PPP
DMACRO drWidth_PPP inlayer width dir out_layer {
  layer_edges = ANGLE inlayer == dir
  _error1 = INTERNAL layer_edges == width OPPOSITE REGION EXTENTS EXCLUDE SHIELDED
  _error2 = INTERNAL layer_edges == width OPPOSITE EXTENDED drunit REGION PROJ==0 EXCLUDE SHIELDED
  out_layer = DFM COPY _error1 _error2
}

// Description: Find layers with width less than specified value.
DMACRO drWidthLT inlayer width dir out_layer {
  layer_edges = ANGLE inlayer == dir
  out_layer = INTERNAL layer_edges < width OPPOSITE REGION EXCLUDE SHIELDED
}

// Description: Find layers with width less than or equal to specified value.
DMACRO drWidthLE inlayer width dir out_layer {
  layer_edges = ANGLE inlayer == dir
  out_layer = INTERNAL layer_edges <= width OPPOSITE REGION EXCLUDE SHIELDED
}

// Description: Find the minimum width in radial mode while excluding shielding. Check includes Point Touch.
DMACRO dr_radialMinWidth_PT_ES inlayer width outlayer {
       _error1 = INTERNAL inlayer < width REGION EXCLUDE SHIELDED
       _error2 = INTERNAL inlayer < width INTERSECTING ONLY SINGULAR REGION

       outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the minimal width of a layer in radial mode. Check includes Point Touch.
DMACRO dr_radialMinWidth_PT inlayer minWidth outlayer
{
	_error1 = INTERNAL inlayer < minWidth REGION
	_error2 = INTERNAL inlayer < minWidth INTERSECTING ONLY SINGULAR REGION

	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the minimal width of a layer in directed non-radial mode. Check includes Point Touch.
DMACRO dr_dirMinWidth_PT inlayer minWidth dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir 
	_error1 = INTERNAL dir_inlayer < minWidth OPPOSITE REGION EXTENTS
	_error2 = INTERNAL inlayer < minWidth INTERSECTING ONLY SINGULAR REGION EXTENTS

	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the minimal width of a layer in directed non-radial mode. Check includes PPP.
DMACRO dr_dirMinWidth_PPP inlayer minWidth dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir 
	outlayer = INTERNAL dir_inlayer < minWidth OPPOSITE EXTENDED drunit REGION EXTENTS
}

// Description:
// Check the minimal width of a layer in directed non-radial mode, Check includes PT and PPP
DMACRO dr_dirMinWidth_PT_PPP inlayer minWidth dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir
	_error1 = INTERNAL dir_inlayer < minWidth OPPOSITE EXTENDED drunit REGION EXTENTS
	_error2 = INTERNAL inlayer < minWidth INTERSECTING ONLY SINGULAR REGION
	outlayer = DFM COPY _error1 _error2
}


// Description:
// Find the directed widths that falls within a range of values (including boundary values)
DMACRO dr_dirWidthRange inlayer minWidth maxWidth dir outlayer {
       inlayer_e = ANGLE inlayer == dir
       outlayer = INTERNAL inlayer_e >= minWidth <= maxWidth OPPOSITE REGION EXCLUDE SHIELDED
}


// Some directional Grow/Shrink macros

// Description: Grow a given layer in the PGD direction only.
DMACRO drGrowPGD inlayer north_value south_value out_layer {  
  #IFDEF $DR_GATE_DIRECTION HORIZONTAL
    out_layer = GROW inlayer RIGHT BY south_value LEFT BY north_value 
  #ELSE
    out_layer = GROW inlayer TOP BY north_value BOTTOM BY south_value 
  #ENDIF
}

// Description: Grow a given layer in the OGD direction only.
DMACRO drGrowOGD inlayer east_value west_value out_layer {  
  #IFDEF $DR_GATE_DIRECTION HORIZONTAL
    out_layer = GROW inlayer TOP BY east_value BOTTOM BY west_value 
  #ELSE
    out_layer = GROW inlayer RIGHT BY east_value LEFT BY west_value 
  #ENDIF
}

// Description: Shrink a given layer in the PGD direction only.
DMACRO drShrinkPGD inlayer north_value south_value out_layer {  
  #IFDEF $DR_GATE_DIRECTION HORIZONTAL
    out_layer = SHRINK inlayer RIGHT BY south_value LEFT BY north_value 
  #ELSE
    out_layer = SHRINK inlayer TOP BY north_value BOTTOM BY south_value 
  #ENDIF
}

// Description: Shrink a given layer in the OGD direction only.
DMACRO drShrinkOGD inlayer east_value west_value out_layer {  
  #IFDEF $DR_GATE_DIRECTION HORIZONTAL
    out_layer = SHRINK inlayer TOP BY east_value BOTTOM BY west_value 
  #ELSE
    out_layer = SHRINK inlayer RIGHT BY east_value LEFT BY west_value 
  #ENDIF
}


// Description: Check the minimum length of a layer in the desired direction.
DMACRO drMinLength inlayer inlength dirangle out_layer { 
   //Parameters definition:
   //inlayer  - Input layer
   //inlength - Input Line Length
   //dirangle - to specific 0 or 90 angle (w.r.t x-axis)
   //out_layer - Output layer, to be used as global layer

   layer_direction = ANGLE inlayer == dirangle
   //Output the error as REGION EXTENTS
   out_layer       = INTERNAL layer_direction < inlength OPPOSITE ABUT PARALLEL ONLY REGION EXTENTS
}// End of DMACRO drMinLength 
   

// Description: Grow a given layer in all directions with desired dimentions. Growing is done sequentially.
DMACRO drGrow inlayer north south east west out_layer {  
   //Parameters definition:
   //inlayer  - Input layer
   //north    - Expand TOP edge by tvalue
   //south    - Expand BOTTOM edge by bvalue
   //east     - Expand RIGHT edge by rvalue
   //west     - Expand LEFT edge by lvalue

   //out_layer - Output layer, to be used as global layer     

   #IFDEF $DR_GATE_DIRECTION HORIZONTAL
     out_layer = GROW inlayer RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west SEQUENTIAL
   #ELSE
     out_layer = GROW inlayer RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south SEQUENTIAL  
   #ENDIF
}// End of DMACRO drGrow


// Description: Shrink a given layer in all directions with desired dimentions.
   DMACRO drShrink inlayer north south east west out_layer {  
        //Parameters definition:
       //inlayer  - Input layer
       //east     - Expand RIGHT edge by rvalue
       //north	  - Expand TOP edge by tvalue
       //west	  - Expand LEFT edge by lvalue
       //south	  - Expand BOTTOM edge by bvalue
       //out_layer - Output layer, to be used as global layer     

      #IFDEF $DR_GATE_DIRECTION HORIZONTAL
          out_layer = SHRINK inlayer RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west
      #ELSE
	  out_layer = SHRINK inlayer RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south
      #ENDIF
  }// End of DMACRO drShrink


// Description: Draw pitch markers with specified layer, width, length, pitch and yspace(ETE) seperating them.
  DMACRO drPitchmarker inlayer linewidth lineheight pitch yspace dirangle pitchmarker { 
      //Parameters definition:
      //inlayer    - Input layer
      //linewidth  - Width of rectangle used in RECTANGLES command (E.g. DC_01)
      //lineheight - Length of rectangle used in RECTANGLES command (use the min length, e.g. DC_02)
      //pitch	   - distance in x-direction between lines (pitch e.g. DC_21)
      //yspace	   - distance in y-direction between lines (max end-end space) (E.g. DC_33)
      //dirangle   - to specific 0 or 90 angle (w.r.t x-axis)
      //d_pitch    - Debug layer for pitchmarker created by RECTANGLES command

      VARIABLE xspace pitch-linewidth

      #IFDEF $DR_GATE_DIRECTION VERTICAL
        d_pitch = RECTANGLES linewidth lineheight xspace yspace INSIDE OF LAYER inlayer
      #ELSE
        d_pitch = RECTANGLES lineheight linewidth yspace xspace INSIDE OF LAYER inlayer
      #ENDIF      

      //Grow and shrink (over-under) to extend the rectangles created using max end-end space
      CMACRO  drGrow   d_pitch      yspace yspace 0 0 rect_upsize
      CMACRO  drShrink rect_upsize  yspace yspace 0 0 d_pitch_ou

      //Need to find out the enclosure of given layer by the pitch rectangles created
      d_pm_edge  = ANGLE d_pitch_ou == dirangle
      d_encl     = ENCLOSURE d_pm_edge inlayer <= (lineheight+yspace) OPPOSITE  PARALLEL ONLY  REGION EXTENTS

      //Pitchmakers are regions found by enclosure and over-under pitch rectangles
      // Growing the rectangles, to merge the created ones within inlayer, may cause merging of rectangles in
      // different inlayers (if the space between in layers is < yspace). To avoid this merger, we need to AND 
      // the grown/shrunk rectangles with inlayer.

      pitchmarker = (d_encl OR d_pitch_ou) AND inlayer

  }// End of DMACRO drPitchmarker


// Description: Draw pitch markers with specified layer, width, length, pitch and yspace(ETE) seperating them.
// An offset can be specified to specify the starting point of pitchmarker drawing.
   DMACRO drPitchmarker_woffset inlayer linewidth lineheight pitch yspace start_offset dirangle pitchmarker { 
      //Parameters definition:
      //inlayer    - Input layer
      //linewidth  - Width of rectangle used in RECTANGLES command (E.g. DC_01)
      //lineheight - Length of rectangle used in RECTANGLES command (use the min length, e.g. DC_02)
      //pitch	   - distance in x-direction between lines (pitch e.g. DC_21)
      //yspace	   - distance in y-direction between lines (max end-end space) (E.g. DC_33)
      //start_offset - Initial offset inside inlayer where we need to draw the first pitch line
      //dirangle   - to specific 0 or 90 angle (w.r.t x-axis)
      //d_pitch    - Debug layer for pitchmarker created by RECTANGLES command

      CMACRO drShrinkOGD inlayer start_offset start_offset real_inlayer
      
      CMACRO drPitchmarker real_inlayer linewidth lineheight pitch yspace dirangle pitchmarker

  }// End of DMACRO drPitchmarker_woffset


  // Description:
  // Draw pitch markers opposite to gate direction
  DMACRO drHPitchmarker_wo inlayer linewidth lineheight pitch yspace offsetTop offsetBot dirangle pitchmarker 
  { 
      //Parameters definition:
      //inlayer    - Input layer (boundary where pitch is to be drawn)
      //linewidth  - Width of rectangle used in RECTANGLES command (E.g. DC_01)
      //lineheight - Length of rectangle used in RECTANGLES command (use the min length, e.g. DC_02)
      //pitch	   - distance in x-direction between lines (pitch e.g. DC_21)
      //yspace	   - distance in y-direction between lines (max end-end space) (E.g. DC_33)
      //offsetTop  - Offset from top of boundary to start drawing markers
      //offsetBot  - Offset from bottom of boundary to start drawing markers
      //dirangle   - to specific 0 or 90 angle (w.r.t x-axis)

      VARIABLE xspace pitch-linewidth

      // Shrink inlayer to reflect offset
      CMACRO drShrinkPGD inlayer offsetTop offsetBot off_inlayer

      #IFDEF $DR_GATE_DIRECTION VERTICAL
      	d_pitch = RECTANGLES lineheight linewidth yspace xspace INSIDE OF LAYER off_inlayer
      #ELSE
        d_pitch = RECTANGLES linewidth lineheight xspace yspace INSIDE OF LAYER off_inlayer
      #ENDIF      

      //Grow and shrink (over-under) to extend the rectangles created using max end-end space
      CMACRO  drGrow   d_pitch      0 0 yspace yspace rect_upsize
      CMACRO  drShrink rect_upsize  0 0 yspace yspace d_pitch_ou

      //Need to find out the enclosure of given layer by the pitch rectangles created
      d_pm_edge  = ANGLE d_pitch_ou == dirangle
      d_encl     = ENCLOSURE d_pm_edge off_inlayer <= (lineheight+yspace) OPPOSITE  PARALLEL ONLY  REGION EXTENTS

      //Pitchmakers are regions found by enclosure and over-under pitch rectangles
      pitchmarker = (d_encl OR d_pitch_ou) AND inlayer

  }// End of DMACRO drPitchmarker


DMACRO dr_Pitch in_edges pitch out_layer {
	//Parameters definition:
    //inlayer  - required edge layer
    //pitch - Input pitch
    //out_layer - Output edge layer that are inside resulting polygons (out_boundary)
	space_edges = EXT in_edges < pitch OPPOSITE REGION PARALLEL ONLY EXCLUDE SHIELDED
	width_edges = INT in_edges < pitch OPPOSITE REGION PARALLEL ONLY EXCLUDE SHIELDED
	out_boundary = INT space_edges width_edges < pitch OPPOSITE REGION PARALLEL ONLY MEASURE ALL
	out_layer = in_edges INSIDE EDGE out_boundary
}

// Description: Check pitch distance between specified edges and outputs region boundary
DMACRO drPitch in_edges pitch dir out_layer {
	//Parameters definition:
    //inlayer  - required edge layer
    //pitch - Input pitch
    // dir - Direction of edges
    //out_layer - Output boundary showing pitch space
	space_edges = EXT in_edges < pitch OPPOSITE REGION PARALLEL ONLY EXCLUDE SHIELDED
	width_edges = INT in_edges < pitch OPPOSITE REGION PARALLEL ONLY EXCLUDE SHIELDED
	space_edges_dir = ANGLE space_edges == dir
	width_edges_dir = ANGLE width_edges == dir
	out_layer = INT space_edges_dir width_edges_dir < pitch OPPOSITE REGION PARALLEL ONLY MEASURE ALL
}

//#written to be used within VERBATIM.
//#NOT TESTED
DMACRO drDRC_CHECK_MAP_MACRO rule_label dl dt {
   DRC CHECK MAP rule_label ASCII \$DR_RVE_FILE
   #IFDEF \$DR_OUTPUT_FILE
     #IFDEF \$DR_OUTPUT_FILE_TYPE oasis
       DRC CHECK MAP rule_label OASIS dl dt \$DR_OUTPUT_FILE
     #ELSE
       DRC CHECK MAP rule_label GDSII dl dt \$DR_OUTPUT_FILE
     #ENDIF
   #ENDIF
}

//#for via modules
//#to exclude etchringtrenchid
DMACRO drVia_NOT_etchtrench via o {
	etchtrench = via AND ETCHRINGTRENCHID
	o = via NOT etchtrench
}

// Description:
// Checks a range of spaces for the specified layer. Check includes PPP.
DMACRO drSpaceRangeDir inlayer minDist maxDist dirangle out_layer
{
	// inlayer    : Input layer
	// minDistance: Minimum distance to check
	// maxDistance: Maximum distance to check
	// dirangle   : Angle w.r.t. x axis
	// out_layer  : Output layer.
	
	layer_dir = ANGLE inlayer == dirangle
	out_layer = EXTERNAL layer_dir >= minDist <= maxDist OPPOSITE EXTENDED 0.0001 REGION EXTENTS EXCLUDE SHIELDED
}

// Description: Similar to SIZE with option OVERUNDER, but offers the flexibility of doing it in one direction.
DMACRO drGrowShrink inlayer north south east west out_layer
{
       // inlayer  : Input layer
       // east     : Expand RIGHT edge by rvalue
       // north	   : Expand TOP edge by tvalue
       // west	   : Expand LEFT edge by lvalue
       // south	   : Expand BOTTOM edge by bvalue
       // out_layer: Output layer    

       #IFDEF $DR_GATE_DIRECTION HORIZONTAL
          out_grow  = GROW   inlayer  RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west
          out_layer = SHRINK out_grow RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west
       #ELSE
          out_grow  = GROW   inlayer  RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south
          out_layer = SHRINK out_grow RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south       
       #ENDIF
}

// Description: Similar to SIZE with option UNDEROVER, but offers the flexibility of doing it in one direction.
DMACRO drShrinkGrow inlayer north south east west out_layer
{
       // inlayer  : Input layer
       // east     : Expand RIGHT edge by rvalue
       // north	   : Expand TOP edge by tvalue
       // west	   : Expand LEFT edge by lvalue
       // south	   : Expand BOTTOM edge by bvalue
       // out_layer: Output layer    

       #IFDEF $DR_GATE_DIRECTION HORIZONTAL
          out_shrink  = SHRINK inlayer  RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west
          out_layer = GROW out_shrink RIGHT BY south TOP BY east LEFT BY north BOTTOM BY west
       #ELSE
          out_shrink  = SHRINK inlayer  RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south
          out_layer = GROW out_shrink RIGHT BY east TOP BY north LEFT BY west BOTTOM BY south       
       #ENDIF
}


// Description: Find the concave to convex distance between 2 layers where the first one is enclosing the second.
DMACRO drConvex2CornerInt encLayer intLayer corner_dist out_layer 
{
	// Collect concave edges of enclosing layer (EXT to give the concave on the outside)
	encLayer_conc = INT encLayer < 2*drunit REGION EXTENTS ABUT==90
	encLayer_new = encLayer NOT encLayer_conc
	filtered_encLayer_conc = CONVEX EDGE encLayer_new == 1 WITH LENGTH == 2*drunit

	// Collect concave edges of intLayer
	intLayer_conc = INT intLayer < 2*drunit REGION EXTENTS ABUT==90

	// Find intermediate errors (Some extra flags would be removed next)
	out_pre = ENCLOSURE [intLayer] filtered_encLayer_conc < corner_dist-drunit CORNER TO CORNER EXCLUDE SHIELDED
	
	// Size the correct edges to drunit to remove wrongfully flagged errors
	conc_out_pre1 = CONVEX EDGE out_pre >0 WITH LENGTH >= 2*drunit
	conc_out_pre2 = COINCIDENT EDGE intLayer_conc conc_out_pre1
	conc_out = CONVEX EDGE conc_out_pre2 >0

	// Get all centerlines and remove those falling outside the enclosing layer
	out_ctr_line_pre = ENCLOSURE conc_out filtered_encLayer_conc < corner_dist CORNER TO CORNER REGION CENTERLINE drgrid
	out_ctr_line = out_ctr_line_pre AND encLayer

	// Now flag the region between the remaining centerlines and the corresponding edges
	out_layer1 = EXTERNAL out_ctr_line conc_out < (corner_dist-drunit)/2 CORNER TO CORNER REGION
	out_layer2 = ENCLOSURE out_ctr_line filtered_encLayer_conc < (corner_dist-drunit)/2 CORNER TO CORNER REGION
	out_layer_pre1 = (out_layer1 OR out_layer2) OR out_ctr_line

	// To remove wrong connections get connections that should exist only between the corners (not the centerline area)
	// The 0.00057 is the diagonal length of the 0.4nm x 0.4nm square used as virtual concave corner. 
	out_layer_pre2 = ENCLOSURE conc_out filtered_encLayer_conc < corner_dist-0.00057 CORNER TO CORNER REGION

	out_layer_pre = out_layer_pre2 AND out_layer_pre1

	// Remove any error flag not connected to the convex edges of internal layer
	out_layer = out_layer_pre INTERACT intLayer
}


// Description: Find the convex to concave distance between 2 layers where they are external to each other
DMACRO drConcave2CornerExt layer1 layer2 corner_dist out_layer
{
	//layer1_conv = EXTERNAL layer1 < 2*drunit REGION EXTENTS ABUT==90
	layer2_conc = INTERNAL layer2 < 2*drunit REGION EXTENTS ABUT==90

	//layer1_conv_edge = NOT COINCIDENT EDGE layer1_conv layer1
	layer2_conc_edge = COINCIDENT EDGE layer2_conc layer2

	//out_layer = EXTERNAL layer2_conc_edge layer1_conv_edge < corner_dist-(2*dist_drunit) CORNER TO CORNER REGION

	corner270_seg1 = EXTERNAL layer1 < drunit REGION EXTENTS ABUT==90
	corner270_seg_e = COINCIDENT EDGE layer1 corner270_seg1
	corner270 = EXPAND EDGE corner270_seg_e OUTSIDE BY drunit EXTEND BY 2*drunit
	corner270_inner_pre1 = corner270 AND layer1
	corner270_inner_pre = EXTENTS (corner270_inner_pre1 OR corner270_seg1)
	corner270_inner = SIZE corner270_inner_pre BY -drunit
	corner270_inner_edges = COINCIDENT EDGE corner270_inner corner270_inner_pre1

	out_layer = EXTERNAL layer2_conc_edge corner270_inner_edges < corner_dist CORNER TO CORNER REGION

}

// Description: Detect adjacent edges where both have a length less than specified
DMACRO drAdjEdgeLength inlayer seg_length out_layer
{
	_error_all = CONVEX EDGE inlayer >=0 WITH LENGTH < seg_length
	
	// Keep only adjacent violating edges
	_error_ogd = ANGLE _error_all == non_gate_angle
	_error_pgd = ANGLE _error_all == gate_angle
	CMACRO drGrowPGD _error_ogd drunit drunit os_error_ogd
	CMACRO drGrowOGD _error_pgd drunit drunit os_error_pgd
	_error1 = os_error_ogd INTERACT os_error_pgd SINGULAR ALSO
	_error2 = os_error_pgd INTERACT os_error_ogd SINGULAR ALSO

	out_layer_pre1 = _error1 OR _error2
	out_layer_pre2 = COINCIDENT EDGE out_layer_pre1 inlayer
	out_layer = CONVEX EDGE out_layer_pre2 >=0 WITH LENGTH > drunit
}

// Description:
// Check the enclosure of 2 layers in radial mode and includes Touch, Point Touch and Inside checks
// It would also eliminate the errors that are found in "outside_layer"
DMACRO dr_radialEncWaive_T_PT_In inlayer1 inlayer2 enc_space outside_layer outlayer
{
	_error1 = ENCLOSURE inlayer1 inlayer2 < enc_space REGION ABUT==0 EXCLUDE SHIELDED
	_error2 = ENCLOSURE inlayer1 inlayer2 < enc_space INTERSECTING ONLY SINGULAR REGION
	_error3_pre = EXTERNAL inlayer1 inlayer2 < enc_space INTERSECTING ONLY SINGULAR REGION
	_error3 = inlayer1 INTERACT _error3_pre
	_error4 = inlayer1 ENCLOSE inlayer2
	_error5_pre = inlayer1 NOT inlayer2
	_error5 = _error5_pre INTERACT inlayer2
	
	outlayer_pre = DFM COPY _error1 _error2 _error3 _error4 _error5
	outlayer_out = outlayer_pre NOT outside_layer
	outlayer = outlayer_pre INTERACT outlayer_out
}

// Description:
// Check the enclosure of 2 layers in radial mode and includes Touch and Point Touch
// It would also eliminate the errors that are found in "outside_layer"
DMACRO dr_radialEncWaive_T_PT inlayer1 inlayer2 enc_space outside_layer outlayer
{
	_error1 = ENCLOSURE inlayer1 inlayer2 < enc_space REGION ABUT==0 EXCLUDE SHIELDED
	_error2 = ENCLOSURE inlayer1 inlayer2 < enc_space INTERSECTING ONLY SINGULAR REGION

	outlayer_pre = DFM COPY _error1 _error2
	outlayer_out = outlayer_pre NOT outside_layer
	outlayer = outlayer_pre INTERACT outlayer_out	
}

// Description:
// Check the enclosure of 2 layers in directed mode. Includes Touch, Point Touch, Projecting Point and Inside checks
DMACRO dr_dirEnc_T_PT_PPP_In inlayer1 inlayer2 enc_space dir outlayer
{
	dir_inlayer1 = ANGLE inlayer1 == dir
	dir_inlayer2 = ANGLE inlayer2 == dir
	_error1 = ENCLOSURE dir_inlayer1 dir_inlayer2 < enc_space OPPOSITE EXTENDED drunit REGION EXTENTS ABUT==0 EXCLUDE SHIELDED
	_error2 = ENCLOSURE inlayer1 inlayer2 < enc_space INTERSECTING ONLY SINGULAR REGION
	_error3 = inlayer1 ENCLOSE inlayer2
	
	outlayer = DFM COPY _error1 _error2 _error3
}

// Description:
// Check the enclosure of 2 layers in directed mode. Includes Touch, Point Touch and Projecting Point checks
DMACRO dr_dirEnc_T_PT_PPP inlayer1 inlayer2 enc_space dir outlayer
{
	dir_inlayer1 = ANGLE inlayer1 == dir
	dir_inlayer2 = ANGLE inlayer2 == dir
	_error1 = ENCLOSURE dir_inlayer1 dir_inlayer2 < enc_space OPPOSITE EXTENDED drunit REGION EXTENTS ABUT==0 EXCLUDE SHIELDED
	_error2 = ENCLOSURE inlayer1 inlayer2 < enc_space INTERSECTING ONLY SINGULAR REGION
	
	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check a range of enclosures of 2 layers in directed mode.(Boundary values are included).
DMACRO dr_dirEncRange inlayer1 inlayer2 minEnc maxEnc dir outlayer
{
	dir_inlayer1 = ANGLE inlayer1 == dir
	dir_inlayer2 = ANGLE inlayer2 == dir
	outlayer = ENCLOSURE dir_inlayer1 dir_inlayer2 >= minEnc <= maxEnc OPPOSITE REGION EXTENTS
}

// Description:
// Check the enclosure of 2 layers in directed mode.
DMACRO dr_dirEncLT inlayer1 inlayer2 enc_space dir outlayer
{
	dir_inlayer1 = ANGLE inlayer1 == dir
	dir_inlayer2 = ANGLE inlayer2 == dir
	outlayer = ENCLOSURE dir_inlayer1 dir_inlayer2 < enc_space OPPOSITE REGION EXTENTS
}

// Description:
// Check the external space between 2 layers in radial mode. Check includes Touch, Point Touch, and Overlap
// Also waives errors found in outside layer
DMACRO dr_radialSpace_T_PT_Ov inlayer1 inlayer2 pgd_space outside_layer outlayer
{
	_error1 = EXTERNAL inlayer1 inlayer2 < pgd_space REGION ABUT==0 EXCLUDE SHIELDED
	_error2 = EXTERNAL inlayer1 inlayer2 < pgd_space INTERSECTING ONLY SINGULAR REGION
	_error3 = inlayer1 AND inlayer2

	_error_bm = DFM COPY _error1 _error2 _error3
	_error_outside = _error_bm NOT outside_layer
	
	outlayer = _error_bm INTERACT _error_outside
}

// Description:
// Check the directed external space between 2 layers in radial mode. Check includes Point Touch.
// Also waives errors found in outside layer
DMACRO dr_dirRadialSpace_PT inlayer1 inlayer2 pgd_space outside_layer dir outlayer
{
	dir_inlayer1 = ANGLE inlayer1 == dir
	dir_inlayer2 = ANGLE inlayer2 == dir
	_error1 = EXTERNAL dir_inlayer1 dir_inlayer2 < pgd_space REGION EXTENTS
	_error2 = EXTERNAL inlayer1 inlayer2 < pgd_space INTERSECTING ONLY SINGULAR REGION

	_error_bm = DFM COPY _error1 _error2
	_error_outside = _error_bm NOT outside_layer
	
	outlayer = _error_bm INTERACT _error_outside
}

// Description:
// Check the external space between 2 layers in radial mode. Check includes Point Touch.
// Also waives errors found in outside layer
DMACRO dr_radialSpace_PT inlayer1 inlayer2 pgd_space outside_layer outlayer
{
	_error1 = EXTERNAL inlayer1 inlayer2 < pgd_space REGION EXTENTS
	_error2 = EXTERNAL inlayer1 inlayer2 < pgd_space INTERSECTING ONLY SINGULAR REGION

	_error_bm = DFM COPY _error1 _error2
	_error_outside = _error_bm NOT outside_layer
	
	outlayer = _error_bm INTERACT _error_outside
}

// Description:
// Check the external space between 2 layers in radial mode. Check includes Point Touch.
// Also waives errors found in outside layer
DMACRO dr_radialSpace_T_PT inlayer1 inlayer2 pgd_space outside_layer outlayer
{
	_error1 = EXTERNAL inlayer1 inlayer2 < pgd_space REGION ABUT==0 EXCLUDE SHIELDED
	_error2 = EXTERNAL inlayer1 inlayer2 < pgd_space INTERSECTING ONLY SINGULAR REGION

	_error_bm = DFM COPY _error1 _error2
	_error_outside = _error_bm NOT outside_layer
	
	outlayer = _error_bm INTERACT _error_outside
}

// Description:
// Check the external space for 1 layer in radial mode. Check includes Point Touch.
// Also waives errors found in outside layer
DMACRO dr_radialSpace1_PT inlayer1 pgd_space outside_layer outlayer
{
	_error1 = EXTERNAL inlayer1 < pgd_space REGION EXCLUDE SHIELDED
	_error2 = EXTERNAL inlayer1 < pgd_space INTERSECTING ONLY SINGULAR REGION

	_error_bm = DFM COPY _error1 _error2
	_error_outside = _error_bm NOT outside_layer
	
	outlayer = _error_bm INTERACT _error_outside
}

// Description:
// Check the directed external space between 2 layers. Check Includes Touch, Point Touch, Parallel Point Projection, and Overlap
DMACRO dr_dirspace_T_PT_PPP_Ov inlayer1 inlayer2 space_val dir outlayer
{
	pgd_inlayer1 = ANGLE inlayer1 == dir	
	pgd_inlayer2 = ANGLE inlayer2 == dir
	_error1 = EXTERNAL pgd_inlayer1 pgd_inlayer2 < space_val OPPOSITE EXTENDED drunit REGION EXTENTS ABUT==0
	_error2 = EXTERNAL inlayer1 inlayer2 < space_val INTERSECTING ONLY SINGULAR REGION
	_error3 = inlayer1 AND inlayer2

	outlayer = DFM COPY _error1 _error2 _error3
}

// Description: Flags the overlap between 2 layers and the abutment in the specified direction
DMACRO dr_dir_T_Ov inlayer1 inlayer2 dir outlayer
{
	_error1 = inlayer1 AND inlayer2
	touch_edges = inlayer1 COINCIDENT EDGE inlayer2
	_error2_pre = ANGLE touch_edges == dir
	_error2 = EXPAND EDGE _error2_pre BY drunit

	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the directed external space for a single layer. Check Includes Touch (self touch is 0 length), Point Touch and Parallel Point Projection.
DMACRO dr_dirspace1_T_PT_PPP inlayer1 space_val dir outlayer
{
	pgd_inlayer1 = ANGLE inlayer1 == dir	
	_error1 = EXTERNAL pgd_inlayer1 < space_val OPPOSITE EXTENDED drunit REGION EXTENTS
	_error2 = EXTERNAL inlayer1 < space_val INTERSECTING ONLY SINGULAR REGION

	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the directed external space for 2 layers. Check Includes Touch, Point Touch and Parallel Point Projection.
DMACRO dr_dirspace_T_PT_PPP inlayer1 inlayer2 space_val dir outlayer
{
	pgd_inlayer1 = ANGLE inlayer1 == dir
	pgd_inlayer2 = ANGLE inlayer2 == dir
	_error1 = EXTERNAL pgd_inlayer1 pgd_inlayer2 < space_val OPPOSITE EXTENDED drunit REGION EXTENTS ABUT==0
	_error2 = EXTERNAL inlayer1 inlayer2 < space_val INTERSECTING ONLY SINGULAR REGION EXTENTS

	outlayer = DFM COPY _error1 _error2
}

// Description:
// Check the directed external space for 2 layers. Check Includes Parallel Point Projection check
DMACRO dr_dirSpace_PPP inlayer1 inlayer2 space_val dir outlayer
{
	pgd_inlayer1 = ANGLE inlayer1 == dir
	pgd_inlayer2 = ANGLE inlayer2 == dir
	outlayer = EXTERNAL pgd_inlayer1 pgd_inlayer2 < space_val OPPOSITE EXTENDED drunit REGION EXTENTS
}

// Description:
// Checks a range of spaces for 2 layers in specified direction. Check includes Touch, Point touch  and Overlap
DMACRO dr_dirSpaceRange_T_PT_Ov inlayer1 inlayer2 minDist maxDist dirangle out_layer
{
	// inlayer    : Input layer1
	// inlayer2   : Input layer2
	// minDistance: Minimum distance to check
	// maxDistance: Maximum distance to check
	// dirangle   : Angle w.r.t. x axis
	// out_layer  : Output layer.
	
	layer1_dir = ANGLE inlayer1 == dirangle
	layer2_dir = ANGLE inlayer2 == dirangle

	_error1 = EXTERNAL layer1_dir layer2_dir >= minDist <= maxDist OPPOSITE REGION EXTENTS ABUT==0 EXCLUDE SHIELDED
	_error2 = EXTERNAL inlayer1 inlayer2 <= minDist INTERSECTING ONLY SINGULAR REGION EXTENTS
	_error3 = inlayer1 AND inlayer2

	out_layer = DFM COPY _error1 _error2 _error3
}

// Description: Find the minimum space of edges belonging to the same polygon of input layer.
// Check is done in radial mode and it includes PT.
DMACRO drMinSpaceSamePoly inlayer _space outlayer {

       _error1 = EXTERNAL inlayer < _space REGION EXTENTS NOTCH
       _error2 = EXTERNAL inlayer < _space INTERSECTING ONLY SINGULAR REGION
       outlayer = DFM COPY _error1 _error2
}


// Description:
// Find the exact external space of the input layer, in the specified direction.
DMACRO drSpace inlayer space_val dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir
	outlayer = EXTERNAL dir_inlayer ==space_val OPPOSITE REGION EXCLUDE SHIELDED
}

// Description:
// Find the Less or Equal space of the input layer, in the specified direction.
DMACRO drSpaceLE inlayer space_val dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir
	outlayer = EXTERNAL dir_inlayer <=space_val OPPOSITE REGION EXCLUDE SHIELDED
}

// Description:
// Find exact external space of the inlayer, in the specified direction. Check includes Parallel Point Projection.
DMACRO drSpace_PPP inlayer space_val dir outlayer
{
	dir_inlayer = ANGLE inlayer == dir
	outlayer = EXTERNAL dir_inlayer == space_val OPPOSITE EXTENDED drunit REGION EXCLUDE SHIELDED
}

// Description:
// Find the exact external space between 2 layers, in the specified direction.
DMACRO drSpace2 inlayer1 inlayer2 space_val dir outlayer
{
	dir_in1 = ANGLE inlayer1 == dir
	dir_in2 = ANGLE inlayer2 == dir
	outlayer = EXTERNAL dir_in1 dir_in2 == space_val OPPOSITE REGION EXCLUDE SHIELDED
}

// Description:
// Find the space between 2 layers that as is Less Than specified value, in the specified direction.
DMACRO drSpace2LT inlayer1 inlayer2 space_val dir outlayer
{
	dir_in1 = ANGLE inlayer1 == dir
	dir_in2 = ANGLE inlayer2 == dir
	outlayer = EXTERNAL dir_in1 dir_in2 < space_val OPPOSITE REGION EXCLUDE SHIELDED
}

// Description:
// Find the exact external space between 2 layers, in the specified direction. Check includes Parallel Point Projection.
DMACRO drSpace2_PPP inlayer1 inlayer2 space_val dir outlayer
{
	dir_in1 = ANGLE inlayer1 == dir
	dir_in2 = ANGLE inlayer2 == dir
	outlayer = EXTERNAL dir_in1 dir_in2 == space_val OPPOSITE EXTENDED drunit REGION EXCLUDE SHIELDED
}

// Description: Perform Radial space check between via and layer that do not belong to same net.
//              The check includes Touch, Point Touch and Overlap.
//              NOTE: connection must be established outside the function to enforce unique layers.
DMACRO dr_radialViaSpaceNConnected_T_PT_OV inlayer1 inlayer2 val outlayer {

       _error1 = EXTERNAL inlayer1 inlayer2 < val REGION ABUT==0 NOT CONNECTED MEASURE ALL
       _error2 = EXTERNAL inlayer1 inlayer2 < val INTERSECTING ONLY SINGULAR REGION NOT CONNECTED
       _error3 = inlayer1 AND inlayer2 NOT CONNECTED

       outlayer = DFM COPY _error1 _error2 _error3
}


// Description:
// Find the interaction of 2 layers while excluding the touch only case
DMACRO drInteractNoTouch inlayer1 inlayer2 outlayer {

       _out_pre = inlayer1 INTERACT inlayer2
       _touch_outside_edge = inlayer1 COINCIDENT OUTSIDE EDGE inlayer2
       _touch_outside = EXPAND EDGE _touch_outside_edge BY drunit
       _exclude = inlayer1 INTERACT _touch_outside
       outlayer = _out_pre NOT _exclude
}

// Description:
// Find the maximum space violations of a layer located inside specified boundary
DMACRO drMaxSpaceWithException inlayer inbound space_val outlayer {
   
    halo = (SIZE inbound BY drunit) NOT inbound
    inlayer_inbound = inlayer AND inbound
    valid_spaces = SIZE (OR halo inlayer_inbound) BY space_val/2 OVERUNDER 
    outlayer = inbound NOT valid_spaces
 }

#ENDIF 



// TVF.BV: 1.7 Fri Jun 10 10:33:43 2011 cpark3
// Copy of 1271 file

#IFNDEF _P1273_PROCEDURES_
#DEFINE _P1273_PROCEDURES_


#ENCRYPT


//TVF FUNCTION get_boundary2 [/*
//  tvf::GET_LAYER_ARGS L1 L2 L3 L4 L5
//  if {[tvf::IS_LAYER_EMPTY $L1] != 1 } {
//    if {[tvf::IS_LAYER_EMPTY $L2] != 1 } {
//          tvf::OUTLAYER " COPY $L4"
//    }
//    } else {
//    tvf::OUTLAYER " COPY $L5"
//  }
//  */]

TVF FUNCTION is_eoa_empty_tvf [/*
  # Expecting 2 layers L1 L2
  # If L1 is empty, output L2. If not empty, output L1
  tvf::GET_LAYER_ARGS L1 L2
  if {[tvf::IS_LAYER_EMPTY $L1] == 1 } {
    tvf::OUTLAYER " COPY $L2"
    } else {
    set is_eoa_empty_BUcp 0
    tvf::OUTLAYER " COPY $L1"
  }
  */]

TVF FUNCTION check_layer [/*
  tvf::GET_LAYER_ARGS L1
  if {[tvf::IS_LAYER_EMPTY $L1] } {
    puts empty_layer_from_function_check_layer
    exit 0
  }
  */]

//corresponds to drgenDensityBoundary in icv
TVF FUNCTION get_boundary [/*
  tvf::GET_LAYER_ARGS erid eoa boundary
  if {![tvf::IS_LAYER_EMPTY $erid] && ![tvf::IS_LAYER_EMPTY $eoa] } {
    tvf::OUTLAYER "COPY $eoa"
  } else {
    if { ![tvf::IS_LAYER_EMPTY $boundary] } {
    tvf::OUTLAYER "COPY $boundary"
    } else {
    tvf::OUTLAYER "EXTENT"
    }
  }
*/] // end of function



TVF FUNCTION tvf_layer_exists [/*
  tvf::GET_LAYER_ARGS check_layer true_layer false_layer

  if { ![tvf::IS_LAYER_EMPTY $check_layer] } {
    tvf::OUTLAYER "COPY $true_layer"
  } else {
    tvf::OUTLAYER "COPY $false_layer"
  }
*/]


TVF FUNCTION EDGE tvf_layer_exists_edge_out [/*
  tvf::GET_LAYER_ARGS check_layer true_layer false_layer

  if { ![tvf::IS_LAYER_EMPTY $check_layer] } {
    tvf::OUTLAYER "COPY $true_layer"
  } else {
    tvf::OUTLAYER "COPY $false_layer"
  }
*/]


#ENDCRYPT
#ENDIF //_P1273_PROCEDURES_


  // 

#IFNDEF _P1273_VIA_PROCEDURES_
#DEFINE _P1273_VIA_PROCEDURES_

#ENCRYPT

#ENDCRYPT
#ENDIF //_P1273_VIA_PROCEDURES_



#IFNDEF _P1273_TEMPLATECELLS_
#DEFINE _P1273_TEMPLATECELLS_
// P1271 drc_TUC Template Cells List

// 1. base KOR layers are synthesized over entire template cell EXCEPT for diffcon 
//     KOR regardless of mg layer content unless physical KOR layer exists in template
// 2. synthesized diffcon KOR will be undersized by 15nm inside each vertical (PGD) 
//     cell boundary
// 3. via and metal KOR layers are synthesized over entire template cell IF mg layer exists 
//     in template unless physical KOR layer exists in template


// NOTE: Any cell added here should also be added to either the NESTED or NON NESTED list
VARIABLE templateCellsTUC

      // MFC
      // d8 lib
         "d8xsmfcnvm4a"
         "d8xsmfcnvm4b"
         "d8xsmfcnvm4c"
         "d8xsmfcnvm6a"
         "d8xsmfcnvm6b"
         "d8xsmfcnvm6c"
         "d8xsmfcevm4a"
         "d8xsmfcevm4b"
         "d8xsmfcevm4c"
         "d8xsmfctguvm4a"
         "d8xsmfctguvm4b"
         "d8xsmfctguvm4c"
         "d8xsmfctguvm4acfio"
         "d8xsmfcnvm7apll"
         "d8xsmfcnvm4ap25pll"
         "d8xsmfcnvm6alp"
         "d8xxmfcnvm4a"
         "d8xxmfcnvm4b"
         "d8xxmfcnvm4c"
         "d8xxmfcnvm6a"
         "d8xxmfcnvm6b"
         "d8xxmfcnvm6c"
         // hsd 1702
         "d86smfcevm6b"
         "d86smfcevm6c"
         "d86smfcnvm7apll"
         "d86xmfcnvm6a"
         "d86xmfcnvm6b"
         "d86xmfcnvm6c"
         // hsd 1702 rest of them
	 "d86smfcnvm6a"
	 "d86smfcnvm6alp"
	 "d86sindm12l0p15n"
	 "d86sindm12l0p2n"
	 "d86sindm12ctl0p2n"
	 "d86sindm12l0p265n"
	 // hsd 2037
     	 "d86smfcevm4aulc"
     	 "d86smfcevm7a"
     	 "d86smfcevm7b"
     	 "d86smfcevm7c"
     	 "d86smfcnvm4aulc"
     	 "d86smfcnvm7a"
     	 "d86smfcnvm7b"
     	 "d86smfcnvm7c"
	 //
	 "d8xsmfcevm3d"
     	 "d8xsmfcnvm3d"
     	 "d8xsmfcnvm5d"
     	 "d8xsmfctguvm3d"
     	 "d8xxmfcnvm3d"
     	 "d8xxmfcnvm5d"

         // hsd 1846 
	 "d81sindmtm1m9l1p6n"
         // hsd 1985
         "d86smfcnvm6b"
	 "d86smfcnvm6c"

	 "d8xsesdclampcaptg1"
	 "d8xsesdclampcaptg2"
	 // hsd 1228
	 "d8xsmfcnvm6adiff"
	 // hsd 2230
	 "d8xsesdpclamptgp25evm2nscore"
	 // hsd 2290
	 "d86smfcnvm7alp"
	 "d86smfcevm7aulc"
	 "d86smfcevm6a"
	 "d86smfcevm7alp"

      // GBNWELL

      // CPR Resistors
         "d8xsrcprtguvm2a"
         "d8xsrcprtguvm2b"
      // hsd 1228
         "d8xsrcprtguvm2c"

      // TCN Resistors
         // *** tcn vertical tune resistor
         // fill cells for resistor // as per tripti 9/23/11           

         // *** tcn dac resistor
         // as per tripti 8/1/2011

	 // hsd 1228
         "d8xsrtcnuvm2vtun"
         // hsd 1824
         "d8xsrtcnevm2dac"
         "d8xsrtcnevm2dacturn"
         "d8xsrtcnevm2dacturncon"
         "d8xsrtcnevm2daccontop"
         "d8xsrtcnevm2dacconbot"
	 // hsd 2075
	 "d8xsrtcnuvm2p5vtun"

      // d8 lib      
   
      // Hybrid Decaps
      // d8lib
         "d8xsdcpipnvm2"
         "d8xsdcpipnvm4"
         "d8xsdcpipnvm4e"
         "d8xsdcpipnvm6s"
         "d8xsdcpintgevm2"
         "d8xsdcpintgevm4"
         // hsd 2297 d8xsdcpiptgevm2
         // hsd 2297 d8xsdcpiptgevm4
         "d8xxdcpipnvm2"
         "d8xxdcpipnvm4"
		 // hsd 1431
         "d8xxdcpiphvm2"
         "d8xxdcpipnvm4p5"
         "d8xxdcpipnvm2p5"
         // hsd 1702
         "d86sdcpipnvm6s"
         // hsd 1878
	 "d8xsdcpiptgulvm4"  
	 "d8xsdcpintgulvm4"
	// hsd 1998
	"d8xsdcpiphvm2"
	"d8xsdcpiphvm4"
	"d86sdcpiphvm6"
	// hsd 2282
	"d8xsdcpintgevm2_s2s"
	"d8xsdcpintgevm4_s2s"
	// hsd 2495
	"d8xsdcpiptgevm4v2"
        "d8xsdcpiptgevm2v2"
		 	
      // Inductors
      // d8 lib
         "d84sindmtm1m9l1p1n"
         "d84sindmtm1m9l2p2n"
         // hsd 1332
         "d84shipindmtm1m9l0p6n"
         "d84shipindmtm1m9l1p1n"
	 // hsd 1434
         "d84sindmtm1m9l0p7n10g"
	 // hsd 1431
         "d86sindtm1m11l1p1n"
         "d86sindtm1m11l2p2n"
	 "d84sindmtm1m9l0p7n10g"
         // hsd 1860
         "d81shipindmtm1m9l1p1n"
         // hsd 1880
	 "d86sindspiralm12l0p8n" 
	 "d86sindtm1m12l0p72n" 
         // hsd 1896
	 "d81shipindmtm1l0p5n"  
	 "d81shipindmtm1m9l0p9n"
	 // hsd 1866 ICF scaleable inductors
	 "ind2t_scl_*" 

      // Varactors
      // d8 lib 
         "d8xmvargbnd60f252zevm2"
         "d8xmvargbnd64f252z2evm2"
      // hsd 2390
        "d8xmtgvargbnd24f336zevm2"
        "d8xmvargbns32f336zevm2"
        "d8xmvargbns128f336zevm2"
        "d8xsvargbnd64f252z2evm2"
		 
      //  scr templates hsd 1861
      "d8xsesdscrevm1"   
      "d8xsesdscruvm1"   
      // hsd 2569
      "d8xsesdscrevm1_prim"
      "d8xsesdscruvm1_prim"

      // HV Gnacs

      // band gap diodes
   
      // ESD Power Supply Clamps
     
       // esd resistor (?)

       //diode cells
       "d8xsesddnuvterm"
       "d8xsesddpuvterm"
 
       //thermal diode
       "d8xmtmdiodenvm6"
       "d8xmtmdiodenod1cm6"
       // hsd 1702
       "d86mtmdiodenod1cm6"
       "d86mtmdiodenvm6"

      
      // d8 lib
         "d8xsesdpclampnvm2"
         "d8xsesdpclampnvm2horz"
         "d8xsesdpclamptgp5evm2"
         "d8xsesdpclamptgp5evm2core"
         "d8xsesdpclamptgp5uvm2"
         "d8xsesdpclamptgp5uvm2core"
         "d8xxesdpclampnvm2horz"
         "d8xsesdpclampxllgatedevm2core"
         "d8xsesdpclampxllgatedevm2"
         "d8xsesdpclampxllp5gatedevm2core"
         "d8xsesdpclampxllp5gatedevm2"
         "d8xmesdpclampxllgatedevm2core"  //candidate for removal
         "d8xmesdpclampxllgatedevm2"  //candidate for removal
         "d8xmesdpclampgatedevm2" // as per Krishna Bharath email
         "d8xxesdpclampxllgatedevm2"
         "d8xxesdpclampxllp5gatedevm2"
	 // hsd 2908
	 "d8xsesdpclampdnwnvm2"
      	 "d8xsesdpclampdnwtgp5evm2"
      	 "d8xsesdpclampdnwtgp5evm2core"

      // Fib Cut 

      // Fib Connect 
	 
      // DIC
	 "e8xmtodic_isodic""e8xmtodic_nestdic"
	 "d8xmtodic_isodic""d8xmtodic_nestdic" //X73A dic cells 
     // hsd 1703
	 "d86mtodic_isodic" "d86mtodic_nestdic"
	 "d81mtodic_isodic"  // from email dipto from Julie

       // IY FIDUCIALS
       "d8xltoprs_y_small" "d8xltoprs_i_small"
       "d8xmtoprs_y_small" "d8xmtoprs_i_small"  //x73A prs cells
       // hsd 1703
       "d86mtoprs_i_small" "d86mtoprs_y_small"
       "d81mtoprs_i_small" "d81mtoprs_y_small"  // email from dipto from berni
       "d81mtoprs_i_small_cc" "d81mtoprs_y_small_cc"  // email from dipto from berni

	
      // Etchring
	 
	 //these are the X73A EMGR cells.
	 "tc0emgrdx73acrn" 
	 "tc0emgrdx73aogd"
	 "tc0emgrdx73apgd"

	 //these are the TC ETR cells.
	 "tc0er1273crnx0" 
	 "tc0er1273pgdx0"
	 "tc0er1273ogdx0"

	 //and these are the SRAM (and product) ETR cells (except the one with "SRAM" in its name)
	 "d8xltoer1273crnx0"
	 "d8xltoer1273pgdx0" 
	 "d8xltoer1273ogdx0" 
	 "d8xltosramer1273ogdx0" 
	 "d8xltoer1273pgdx01512"
	 "d8xltoer1273ogdx0168"
	 "d8xltoer1273ogdx084"
	 "d8xltoer1273pgdx0_m9g"
	 "d8xltoer1273ogdx0_m9g"
	 // Adding the dot version of the above
	 "d86ltoer1273crnx0" 
   	 "d86ltoer1273pgdx0" 
   	 "d86ltoer1273pgdx0_m12g"
   	 "d86ltoer1273pgdx01512"
   	 "d86ltoer1273ogdx0"
   	 "d86ltoer1273ogdx0_m12g"
   	 "d86ltoer1273ogdx0168"
   	 "d86ltoer1273ogdx084"
   	 "d86ltosramer1273ogdx0"
	 // Adding dot1 version of the above
	 "d81ltoer1273crnx0" 
   	 "d81ltoer1273pgdx0" 
   	 "d81ltoer1273pgdx0_m9g"
   	 "d81ltoer1273pgdx01512"
   	 "d81ltoer1273ogdx0"
   	 "d81ltoer1273ogdx0_m9g"
   	 "d81ltoer1273ogdx0168"
   	 "d81ltoer1273ogdx084"
   	 "d81ltosramer1273ogdx0"
	 

	 //also CCGR cells need to be here
	 "x73tsv_tc0emgrdx73acrn"     //"X73TSV_TC0EMGRDX73ACRN"
	 "x73tsv_tc0emgrdx73aogd"     //"X73TSV_TC0EMGRDX73AOGD" 
	 "x73tsv_tc0emgrdx73aogd_gap" //"X73TSV_TC0EMGRDX73AOGD_GAP" 
	 "x73tsv_tc0emgrdx73aogd_gap_1p96" //"X73TSV_TC0EMGRDX73AOGD_GAP_1P96"
	 "x73tsv_tc0emgrdx73aogd_gap_2p24" //"X73TSV_TC0EMGRDX73AOGD_GAP_2P24"
	 "x73tsv_tc0emgrdx73aogd_gap_2p52" //"X73TSV_TC0EMGRDX73AOGD_GAP_2P52"
	 "x73tsv_tc0emgrdx73apgd"     //"X73TSV_TC0EMGRDX73APGD" 
	 "x73tsv_tc0emgrdx73apgd_gap" //"X73TSV_TC0EMGRDX73APGD_GAP"

	 "d8xltsv_emgrd1273ogd"
	 "d8xltsv_emgrd1273ogd_gap"
	 "d8xltsv_emgrd1273ogd_gap_1p96"
	 "d8xltsv_emgrd1273ogd_gap_2p24"
	 "d8xltsv_emgrd1273ogd_gap_2p52"
	 "d8xltsv_emgrd1273pgd"
	 "d8xltsv_emgrd1273pgd_gap"
	 "d8xltsv_emgrd1273crn"

      // tsv catch-cup as per kalyan
	 "d8xltsv_ccsymb"
	   
      //EDM MIM Cap Cells
     
      "d8xltochn1273crnx0"
      "d8xltochn1273ogd_ce12res"
      "d8xltochn1273pgd_m9v9lkg"
      "d8xltochn1273ogdgapx0"
      "d8xltochn1273ogdiox0"
      "d8xltochn1273pgdiox0"
      "d8xltochn1273pgdgapx0"
      "d8xltochn1273ogdgapm9x0"
      "d8xltosramchn1273ogdgapx0"
      "d8xltochn1273pgdgapm9x0"
	 

      // hsd 1703
      "d86ltosramer1273crnx0" "d86ltosramer1273ogdx0"
      "d86ltosramer1273ogdx0" "d86ltosramer1273pgdx0"

      // P1273.4 EDM cell names:
      "d8xltoedm1273crnx0"
      "d8xltoedm1273ogdfillx0"
      "d8xltoedm1273ogdiox0"
      "d8xltoedm1273ogdx0"
      "d8xltoedm1273ogdx0_diode"
      "d8xltoedm1273pgdfillx0"
      "d8xltoedm1273pgdx0"
      "d8xltoedm1273pgdx0_diode"
      "d8xltoedm1273pgdiox0"

      //P1273.6 EDM cell names:
      "d86ltoedm1273crnx0"
      "d86ltoedm1273ogdfillx0"
      "d86ltoedm1273ogdiox0"
      "d86ltoedm1273ogdx0"
      "d86ltoedm1273ogdx0_diode"
      "d86ltoedm1273pgdfillx0"
      "d86ltoedm1273pgdx0"
      "d86ltoedm1273pgdx0_diode"
      "d86ltoedm1273pgdiox0"

      "d8xltsv_edm1273crnx0"
      "d8xltsv_edm1273ogdiox0"
      "d8xltsv_edm1273ogdx0" 
      "d8xltsv_edm1273ogdx0_diode"
      "d8xltsv_edm1273ogdx0_gap" 
      "d8xltsv_edm1273pgdx0"
      "d8xltsv_edm1273pgdx0_diode"
	 
	 // hsd 621917 ; tripti
       "d8xxrtcnevm2vtunpci" 
       "d8xxrtcnevm2vtunddrstat" 
       "d8xxrtcnevm2vtunddrcmd" 
       "d8xxrtcnevm2vtunddrdyn"

       // hsd 2219 diode templates
       "d8xmbgdiodehvm1"
       "d8xsesddnuvterm"
       "d8xsesddpuvterm"

       // hsd 2159 ; suhaas
       "d8xxrtcnevm2abod_01"
       "d8xxrtcnevm2abod_02"
       "d8xxrtcnevm2abod_03"
       "d8xxrtcnevm2aconl"
       "d8xxrtcnevm2aconr"
       "d8xxrtcnevm2daccontop"
       "d8xxrtcnevm2dacconbot"
       "d8xxrtcnevm2vtunbodtop"
       "d8xxrtcnevm2vtunbodmid"
       "d8xxrtcnevm2vtunbodbot"
       "d8xxrtcnevm2vtunturntop"
       "d8xxrtcnevm2vtunturnbot"
       "d8xxrtcnevm2vtuncontop"
       "d8xxrtcnevm2vtunconbot"
       "d8xxrtcnevm2vtunturntop"
       "d8xxrtcnevm2vtunturnbot"
       "d8xxrtcnevm2vtunbodtop"
       "d8xxrtcnevm2vtunbodbot"
       "d8xxrtcnevm2vtunmid"
       "d8xxrtcnevm2vtunmidfh"
       "d8xxrtcnevm2vtunfil100m0a0"
       "d8xxrtcnevm2vtunfil1npm0a0"
       "d8xxrtcnevm2vtunfil200m0a0"
       "d8xxrtcnevm2vtunfil2npm0a0"
       "d8xxrtcnevm2vtunfil2npm1a1"
       "d8xxrtcnevm2vtunfil3npm1a1"
       "d8xxrtcnevm2vtunfil4npm1a1"
       "d8xxrtcnevm2vtunfill30nn0m0a0"
       "d8xxrtcnevm2vtunfill30pp0m0a0"
       "d8xxrtcnevm2vtunfill5npp0m0c0"
       "d8xxrtcnevm2vtunfill6npp0m1c1"
       "d8xxrtcnevm2dac"
       "d8xxrtcnevm2dacturn"
       "d8xxrtcnevm2dacturncon"
       // hsd 2886
       "d8xxrtcnevm2aconl_3tp"
       "d8xxrtcnevm2dacconbot_3tp"
       "d8xxrtcnevm2dacturncon_3tp"
       "d8xsrtcnuvm2vtun_3tp"
       "d8xsrtcnuvm2p5vtun_3tp"
       "d8xxrtcnevm2vtun_ddrcmd_3tp"
       "d8xxrtcnevm2vtun_ddrdyn_3tp"
       "d8xxrtcnevm2vtun_ddrstat_3tp"
       "d8xxrtcnevm2vtunpci_3tp"
       "d8xxrtcnevm2aconl_3tn"
       "d8xxrtcnevm2dacconbot_3tn"
       "d8xxrtcnevm2dacturncon_3tn"
       "d8xsrtcnuvm2vtun_3tn"
       "d8xsrtcnuvm2p5vtun_3tn"
       "d8xxrtcnevm2vtun_ddrcmd_3tn"
       "d8xxrtcnevm2vtun_ddrdyn_3tn"
       "d8xxrtcnevm2vtun_ddrstat_3tn"
       "d8xxrtcnevm2vtunpci_3tn"
       // hsd 2331
       "d8xxesdrestcnevm3"

       // hsd 2880
       "d8xmtgvargbns16f336zevm2"
       "d8xmtgvargbns56f336zevm2"



VARIABLE nestedTemplateCellsTUC
      // ESD Power Supply Clamps
      // hsd 1702
      "d86mtmdiodenod1cm6"
      "d86mtmdiodenvm6"


       // IY FIDUCIALS
       "d8xltoprs_y_small"
       "d8xltoprs_i_small"
       "d8xmtoprs_y_small"
       "d8xmtoprs_i_small"
       // hsd 1703
       "d86mtoprs_i_small"
       "d86mtoprs_y_small"
       "d81mtoprs_i_small" 
       "d81mtoprs_y_small"  
       "d81mtoprs_i_small_cc" 
       "d81mtoprs_y_small_cc"  
	  
       // d8 esd clamps 
       "d8xsesdpclamptgp5evm2"
       "d8xsesdpclamptgp5uvm2"
       "d8xsesdpclampxllgatedevm2"
       "d8xsesdpclampxllp5gatedevm2"
       "d8xmesdpclampxllgatedevm2"
       "d8xsesdpclampdnwnvm2"
       "d8xsesdpclampdnwtgp5evm2"
       "d8xsesdpclampdnwnvm2"
       "d8xsesdpclampdnwtgp5evm2"

       //diode
       "d8xmtmdiodenvm6"
       "d8xmtmdiodenod1cm6"

       //thermal diode

        // tcn
	"d8xxrtcnevm2vtunpci" 
	"d8xxrtcnevm2vtunddrcmd"
	"d8xxrtcnevm2vtunddrdyn"
	"d8xxrtcnevm2vtunddrstat"

       // Fib Connect 

      // edm diodes
      "d8xltsv_edm1273ogdx0_diode"
      "d8xltsv_edm1273pgdx0_diode"

      "d86ltoedm1273pgdx0_diode"
      "d86ltoedm1273ogdx0_diode"
      "d8xltoedm1273ogdx0_diode"
      "d8xltoedm1273pgdx0_diode"

       //resistor template
       "d8xxrtcnevm2aconl_3tp"
       "d8xxrtcnevm2dacconbot_3tp"
       "d8xxrtcnevm2dacturncon_3tp"
       "d8xsrtcnuvm2vtun_3tp"
       "d8xsrtcnuvm2p5vtun_3tp"
       "d8xxrtcnevm2vtun_ddrcmd_3tp"
       "d8xxrtcnevm2vtun_ddrdyn_3tp"
       "d8xxrtcnevm2vtun_ddrstat_3tp"
       "d8xxrtcnevm2vtunpci_3tp"
       "d8xxrtcnevm2aconl_3tn"
       "d8xxrtcnevm2dacconbot_3tn"
       "d8xxrtcnevm2dacturncon_3tn"
       "d8xsrtcnuvm2vtun_3tn"
       "d8xsrtcnuvm2p5vtun_3tn"
       "d8xxrtcnevm2vtun_ddrcmd_3tn"
       "d8xxrtcnevm2vtun_ddrdyn_3tn"
       "d8xxrtcnevm2vtun_ddrstat_3tn"
       "d8xxrtcnevm2vtunpci_3tn"

// New variable needed for new TUC implementation
// This is the list of all the NON-NESTED template cells  
VARIABLE nonestedTemplateCellsTUC
  // MFC
      // d8 lib
         "d8xsmfcnvm4a"
         "d8xsmfcnvm4b"
         "d8xsmfcnvm4c"
         "d8xsmfcnvm6a"
         "d8xsmfcnvm6b"
         "d8xsmfcnvm6c"
         "d8xsmfcevm4a"
         "d8xsmfcevm4b"
         "d8xsmfcevm4c"
         "d8xsmfctguvm4a"
         "d8xsmfctguvm4b"
         "d8xsmfctguvm4c"
         "d8xsmfctguvm4acfio"
         "d8xsmfcnvm7apll"
         "d8xsmfcnvm4ap25pll"
         "d8xsmfcnvm6alp"
         "d8xxmfcnvm4a"
         "d8xxmfcnvm4b"
         "d8xxmfcnvm4c"
         "d8xxmfcnvm6a"
         "d8xxmfcnvm6b"
         "d8xxmfcnvm6c"
         // hsd 1702
         "d86smfcevm6b"
         "d86smfcevm6c"
         "d86smfcnvm7apll"
         "d86xmfcnvm6a"
         "d86xmfcnvm6b"
         "d86xmfcnvm6c"
         // hsd 1702 rest of them
	 "d86smfcnvm6a"
	 "d86smfcnvm6alp"
	 "d86sindm12l0p15n"
	 "d86sindm12l0p2n"
	 "d86sindm12ctl0p2n"
	 "d86sindm12l0p265n"
	 // hsd 2037
     	 "d86smfcevm4aulc"
     	 "d86smfcevm7a"
     	 "d86smfcevm7b"
     	 "d86smfcevm7c"
     	 "d86smfcnvm4aulc"
     	 "d86smfcnvm7a"
     	 "d86smfcnvm7b"
     	 "d86smfcnvm7c"
	 //
	 "d8xsmfcevm3d"
     	 "d8xsmfcnvm3d"
     	 "d8xsmfcnvm5d"
     	 "d8xsmfctguvm3d"
     	 "d8xxmfcnvm3d"
     	 "d8xxmfcnvm5d"

         // hsd 1846 
	 "d81sindmtm1m9l1p6n"
         // hsd 1985
         "d86smfcnvm6b"
	 "d86smfcnvm6c"

	 "d8xsesdclampcaptg1"
	 "d8xsesdclampcaptg2"
	 // hsd 1228
	 "d8xsmfcnvm6adiff"
	 // hsd 2230
	 "d8xsesdpclamptgp25evm2nscore"
	 // hsd 2290
	 "d86smfcnvm7alp"
	 "d86smfcevm7aulc"
	 "d86smfcevm6a"
	 "d86smfcevm7alp"

      // GBNWELL

      // CPR Resistors
         "d8xsrcprtguvm2a"
         "d8xsrcprtguvm2b"
      // hsd 1228
         "d8xsrcprtguvm2c"

      // TCN Resistors
         // *** tcn vertical tune resistor
         // fill cells for resistor // as per tripti 9/23/11           

         // *** tcn dac resistor
         // as per tripti 8/1/2011

	 // hsd 1228
         "d8xsrtcnuvm2vtun"
         // hsd 1824
         "d8xsrtcnevm2dac"
         "d8xsrtcnevm2dacturn"
         "d8xsrtcnevm2dacturncon"
         "d8xsrtcnevm2daccontop"
         "d8xsrtcnevm2dacconbot"
	 // hsd 2075
	 "d8xsrtcnuvm2p5vtun"

      // d8 lib      
   
      // Hybrid Decaps
      // d8lib
         "d8xsdcpipnvm2"
         "d8xsdcpipnvm4"
         "d8xsdcpipnvm4e"
         "d8xsdcpipnvm6s"
         "d8xsdcpintgevm2"
         "d8xsdcpintgevm4"
         // hsd 2297 d8xsdcpiptgevm2
         // hsd 2297 d8xsdcpiptgevm4
         "d8xxdcpipnvm2"
         "d8xxdcpipnvm4"
		 // hsd 1431
         "d8xxdcpiphvm2"
         "d8xxdcpipnvm4p5"
         "d8xxdcpipnvm2p5"
         // hsd 1702
         "d86sdcpipnvm6s"
         // hsd 1878
	 "d8xsdcpiptgulvm4"  
	 "d8xsdcpintgulvm4"
	// hsd 1998
	"d8xsdcpiphvm2"
	"d8xsdcpiphvm4"
	"d86sdcpiphvm6"
	// hsd 2282
	"d8xsdcpintgevm2_s2s"
	"d8xsdcpintgevm4_s2s"
	// hsd 2495
	"d8xsdcpiptgevm4v2"
        "d8xsdcpiptgevm2v2"
		 	
      // Inductors
      // d8 lib
         "d84sindmtm1m9l1p1n"
         "d84sindmtm1m9l2p2n"
         // hsd 1332
         "d84shipindmtm1m9l0p6n"
         "d84shipindmtm1m9l1p1n"
	 // hsd 1434
         "d84sindmtm1m9l0p7n10g"
	 // hsd 1431
         "d86sindtm1m11l1p1n"
         "d86sindtm1m11l2p2n"
	 "d84sindmtm1m9l0p7n10g"
         // hsd 1860
         "d81shipindmtm1m9l1p1n"
         // hsd 1880
	 "d86sindspiralm12l0p8n" 
	 "d86sindtm1m12l0p72n" 
         // hsd 1896
	 "d81shipindmtm1l0p5n"  
	 "d81shipindmtm1m9l0p9n"
	 // hsd 1866 ICF scaleable inductors
	 "ind2t_scl_*" 

      // Varactors
      // d8 lib 
         "d8xmvargbnd60f252zevm2"
         "d8xmvargbnd64f252z2evm2"
      // hsd 2390
        "d8xmtgvargbnd24f336zevm2"
        "d8xmvargbns32f336zevm2"
        "d8xmvargbns128f336zevm2"
        "d8xsvargbnd64f252z2evm2"
		 
      //  scr templates hsd 1861
      "d8xsesdscrevm1"   
      "d8xsesdscruvm1"   
      // hsd 2569
      "d8xsesdscrevm1_prim"
      "d8xsesdscruvm1_prim"

      // HV Gnacs

      // band gap diodes
   
      // ESD Power Supply Clamps
     
       // esd resistor (?)

       //diode cells
       "d8xsesddnuvterm"
       "d8xsesddpuvterm"
 
       //thermal diode
      
      // d8 lib
         "d8xsesdpclampnvm2"
         "d8xsesdpclampnvm2horz"
         "d8xsesdpclamptgp5evm2core"
         "d8xsesdpclamptgp5uvm2core"
         "d8xxesdpclampnvm2horz"
         "d8xsesdpclampxllgatedevm2core"
         "d8xsesdpclampxllp5gatedevm2core"
         "d8xmesdpclampxllgatedevm2core"  //candidate for removal
         "d8xmesdpclampgatedevm2" // as per Krishna Bharath email
         "d8xxesdpclampxllgatedevm2"
         "d8xxesdpclampxllp5gatedevm2"
	 "d8xsesdpclampdnwtgp5evm2core"

      // Fib Cut 

      // Fib Connect 
	 
      // DIC
	 "e8xmtodic_isodic""e8xmtodic_nestdic"
	 "d8xmtodic_isodic""d8xmtodic_nestdic" //X73A dic cells 
     // hsd 1703
	 "d86mtodic_isodic" "d86mtodic_nestdic"
	 "d81mtodic_isodic"  // from email dipto from Julie

       // IY FIDUCIALS

	
      // Etchring
	 
	 //these are the X73A EMGR cells.
	 "tc0emgrdx73acrn" 
	 "tc0emgrdx73aogd"
	 "tc0emgrdx73apgd"

	 //these are the TC ETR cells.
	 "tc0er1273crnx0" 
	 "tc0er1273pgdx0"
	 "tc0er1273ogdx0"

	 //and these are the SRAM (and product) ETR cells (except the one with "SRAM" in its name)
	 "d8xltoer1273crnx0"
	 "d8xltoer1273pgdx0" 
	 "d8xltoer1273ogdx0" 
	 "d8xltosramer1273ogdx0" 
	 "d8xltoer1273pgdx01512"
	 "d8xltoer1273ogdx0168"
	 "d8xltoer1273ogdx084"
	 "d8xltoer1273pgdx0_m9g"
	 "d8xltoer1273ogdx0_m9g"
	 // Adding the dot version of the above
	 "d86ltoer1273crnx0" 
   	 "d86ltoer1273pgdx0" 
   	 "d86ltoer1273pgdx0_m12g"
   	 "d86ltoer1273pgdx01512"
   	 "d86ltoer1273ogdx0"
   	 "d86ltoer1273ogdx0_m12g"
   	 "d86ltoer1273ogdx0168"
   	 "d86ltoer1273ogdx084"
   	 "d86ltosramer1273ogdx0"
	 // Adding dot1 version of the above
	 "d81ltoer1273crnx0" 
   	 "d81ltoer1273pgdx0" 
   	 "d81ltoer1273pgdx0_m9g"
   	 "d81ltoer1273pgdx01512"
   	 "d81ltoer1273ogdx0"
   	 "d81ltoer1273ogdx0_m9g"
   	 "d81ltoer1273ogdx0168"
   	 "d81ltoer1273ogdx084"
   	 "d81ltosramer1273ogdx0"
	 

	 //also CCGR cells need to be here
	 "x73tsv_tc0emgrdx73acrn"     //"X73TSV_TC0EMGRDX73ACRN"
	 "x73tsv_tc0emgrdx73aogd"     //"X73TSV_TC0EMGRDX73AOGD" 
	 "x73tsv_tc0emgrdx73aogd_gap" //"X73TSV_TC0EMGRDX73AOGD_GAP" 
	 "x73tsv_tc0emgrdx73aogd_gap_1p96" //"X73TSV_TC0EMGRDX73AOGD_GAP_1P96"
	 "x73tsv_tc0emgrdx73aogd_gap_2p24" //"X73TSV_TC0EMGRDX73AOGD_GAP_2P24"
	 "x73tsv_tc0emgrdx73aogd_gap_2p52" //"X73TSV_TC0EMGRDX73AOGD_GAP_2P52"
	 "x73tsv_tc0emgrdx73apgd"     //"X73TSV_TC0EMGRDX73APGD" 
	 "x73tsv_tc0emgrdx73apgd_gap" //"X73TSV_TC0EMGRDX73APGD_GAP"

	 "d8xltsv_emgrd1273ogd"
	 "d8xltsv_emgrd1273ogd_gap"
	 "d8xltsv_emgrd1273ogd_gap_1p96"
	 "d8xltsv_emgrd1273ogd_gap_2p24"
	 "d8xltsv_emgrd1273ogd_gap_2p52"
	 "d8xltsv_emgrd1273pgd"
	 "d8xltsv_emgrd1273pgd_gap"
	 "d8xltsv_emgrd1273crn"

      // tsv catch-cup as per kalyan
	 "d8xltsv_ccsymb"
	   
      //EDM MIM Cap Cells
     
      "d8xltochn1273crnx0"
      "d8xltochn1273ogd_ce12res"
      "d8xltochn1273pgd_m9v9lkg"
      "d8xltochn1273ogdgapx0"
      "d8xltochn1273ogdiox0"
      "d8xltochn1273pgdiox0"
      "d8xltochn1273pgdgapx0"
      "d8xltochn1273ogdgapm9x0"
      "d8xltosramchn1273ogdgapx0"
      "d8xltochn1273pgdgapm9x0"
	 

      // hsd 1703
      "d86ltosramer1273crnx0" "d86ltosramer1273ogdx0"
      "d86ltosramer1273ogdx0" "d86ltosramer1273pgdx0"

      // P1273.4 EDM cell names:
      "d8xltoedm1273crnx0"
      "d8xltoedm1273ogdfillx0"
      "d8xltoedm1273ogdiox0"
      "d8xltoedm1273ogdx0"
      "d8xltoedm1273pgdfillx0"
      "d8xltoedm1273pgdx0"
      "d8xltoedm1273pgdiox0"

      //P1273.6 EDM cell names:
      "d86ltoedm1273crnx0"
      "d86ltoedm1273ogdfillx0"
      "d86ltoedm1273ogdiox0"
      "d86ltoedm1273ogdx0"
      "d86ltoedm1273pgdfillx0"
      "d86ltoedm1273pgdx0"
      "d86ltoedm1273pgdiox0"

      "d8xltsv_edm1273crnx0"
      "d8xltsv_edm1273ogdiox0"
      "d8xltsv_edm1273ogdx0" 
      "d8xltsv_edm1273ogdx0_gap" 
      "d8xltsv_edm1273pgdx0"

       // hsd 2219 diode templates
       "d8xmbgdiodehvm1"
       "d8xsesddnuvterm"
       "d8xsesddpuvterm"

       // hsd 2159 ; suhaas
       "d8xxrtcnevm2abod_01"
       "d8xxrtcnevm2abod_02"
       "d8xxrtcnevm2abod_03"
       "d8xxrtcnevm2aconl"
       "d8xxrtcnevm2aconr"
       "d8xxrtcnevm2daccontop"
       "d8xxrtcnevm2dacconbot"
       "d8xxrtcnevm2vtunbodtop"
       "d8xxrtcnevm2vtunbodmid"
       "d8xxrtcnevm2vtunbodbot"
       "d8xxrtcnevm2vtunturntop"
       "d8xxrtcnevm2vtunturnbot"
       "d8xxrtcnevm2vtuncontop"
       "d8xxrtcnevm2vtunconbot"
       "d8xxrtcnevm2vtunturntop"
       "d8xxrtcnevm2vtunturnbot"
       "d8xxrtcnevm2vtunbodtop"
       "d8xxrtcnevm2vtunbodbot"
       "d8xxrtcnevm2vtunmid"
       "d8xxrtcnevm2vtunmidfh"
       "d8xxrtcnevm2vtunfil100m0a0"
       "d8xxrtcnevm2vtunfil1npm0a0"
       "d8xxrtcnevm2vtunfil200m0a0"
       "d8xxrtcnevm2vtunfil2npm0a0"
       "d8xxrtcnevm2vtunfil2npm1a1"
       "d8xxrtcnevm2vtunfil3npm1a1"
       "d8xxrtcnevm2vtunfil4npm1a1"
       "d8xxrtcnevm2vtunfill30nn0m0a0"
       "d8xxrtcnevm2vtunfill30pp0m0a0"
       "d8xxrtcnevm2vtunfill5npp0m0c0"
       "d8xxrtcnevm2vtunfill6npp0m1c1"
       "d8xxrtcnevm2dac"
       "d8xxrtcnevm2dacturn"
       "d8xxrtcnevm2dacturncon"
       // hsd 2331
       "d8xxesdrestcnevm3"

       // hsd 2880
       "d8xmtgvargbns16f336zevm2"
       "d8xmtgvargbns56f336zevm2"

// Bitcell checks
// add cells not in bitcells or tringcells
VARIABLE __TUCAddBitCells_
   "x73sramtrbitcorner" 
   "x73hpcsramtrbittobiasmid"
   //  based upon Eric's test cases (x73bhpc1ary64x16lp x73hpdpsramtrbittobias_dum x73lvdpary256x128lp_opc)
   "x73hpc1bitedgelp"
   "x73hpc1bitlp"
   "x73hpc1arygaplp"
   "x73lvdpbitlp"
   "x73lvdpbitlp2"
   "x73lvdpsramtrbittobias"
   "x73lvdpbitedgelp"
   "x73lvdpbitedgelp2"
   "x73lvdparygaplp"
   "x73lvdparygaplp2"
   // hsd 1980
   "x73rficfb"
   // hsd 2027
   "x73hdcsramtrbittodig"
   "x73hdcsramtrbittodecx4"


// VARIABLE // _TUCBitCells:list of string = strcat(strcat(strcat(strcat(bitcells tringcells) ulpbitcells) ulctr2digcells)__TUCAddBitCells_);

// list of extra bitcells hierarchy just for TUC checks
// This is to handle the m2/v1 programming that occurs
VARIABLE TUCbitCells_M2V1
      //  based upon Eric's test cases (x73bhpc1ary64x16lp x73hpdpsramtrbittobias_dum x73lvdpary256x128lp_opc)
      "x73lvdpary128x4lp"
      
// Adding variables that sepecifies the parent cell list of the named cell
VARIABLE d8xsesdclamprestg_parent  	  
	 "d8xsesdpclamptgp5evm2core"  	  
	 "d8xsesdpclamptgp5uvm2core"  	  
	 "d8xsesdpclamptgp5evm2" 		  
	 "d8xsesdpclamptgp5uvm2"
	 // hsd 2230
	 "d8xsesdpclamptgp25evm2nscore" 
	 
VARIABLE d8xsesdclampres_parent
	 "d8xsesdpclampnvm2"
	 "d8xsesdpclampnvm2horz"
	 "d8xxesdpclampnvm2horz"
	 "d8xsesdpclampxllgatedevm2"
	 "d8xsesdpclampxllp5gatedevm2" 
	 "d8xxesdpclampxllgatedevm2" 
	 "d8xxesdpclampxllp5gatedevm2" 
	 "d8xmesdpclampgatedevm2"

// This is a hack for the color neutral check
VARIABLE bcidICFException
   "d8xmtodic_isodic"
   "d8xmtodic_nestdic"
   "d81mtodic_isodic"
   "d8xltoedm1273crnx0"
   "d8xltoedm1273ogdfillx0"
   "d8xltoedm1273ogdiox0"
   "d8xltoedm1273ogdx0"
   "d8xltoedm1273ogdx0_diode"
   "d8xltoedm1273pgdfillx0"
   "d8xltoedm1273pgdiox0"
   "d8xltoedm1273pgdx0"
   "d8xltoedm1273pgdx0_diode"
   "d81ltoedm1273crnx0"
   "d8xltoedm1273ogdfillx0"
   "d81ltoedm1273ogdiox0"
   "d81ltoedm1273ogdx0"
   "d81ltoedm1273ogdx0_diode"
   "d8xltoedm1273pgdfillx0"
   "d81ltoedm1273pgdiox0"
   "d81ltoedm1273pgdx0"
   "d81ltoedm1273pgdx0_diode"
   "d8xltoer1273crnx0"
   "d8xltoer1273ogdx0"
   "d8xltoer1273ogdx0_m9g"
   "d8xltoer1273pgdx0"
   "d8xltoer1273pgdx0_m9g"
   "d8xltoer1273pgdx01512"
   "d8xltoer1273ogdx0168"
   "d8xltoer1273ogdx084"
   "d81ltoer1273crnx0"
   "d81ltoer1273ogdx0"
   "d81ltoer1273ogdx0_m9g"
   "d81ltoer1273pgdx0"
   "d81ltoer1273pgdx0_m9g"
   "d81ltoer1273pgdx01512"
   "d81ltoer1273ogdx0168"
   "d81ltoer1273ogdx084"
   "d8xltoer1273ogdx0_10"
   "d8xltoer1273ogdx0_100"
   "d8xltoer1273ogdx0_1000"
   "d8xltoer1273pgdx0_10"
   "d8xltoer1273pgdx0_100"
   "d8xltoer1273pgdx0_1000"
   "d81ltoer1273ogdx0_10"
   "d81ltoer1273ogdx0_100"
   "d81ltoer1273ogdx0_1000"
   "d81ltoer1273pgdx0_10"
   "d81ltoer1273pgdx0_100"
   "d81ltoer1273pgdx0_1000"
   "d8xltsv_rdlringcrn"
   "d8xltsv_rdlringogd"
   "d8xltsv_rdlringpgd"
   "d8xltsv_rdlassymark_top"
   "d8xltsv_rdlassymark_bottom"
   "d81mtoprs_i_small"
   "d81mtoprs_y_small"
   "d8xmtoprs_i_small"
   "d8xmtoprs_y_small"
   "d8xltsv_ccsymb"
   "d8xltsv_ccspcralt1"
   "d8xltsv_edm1273crnx0"
   "d8xltsv_edm1273ogdiox0"
   "d8xltsv_edm1273ogdx0"
   "d8xltsv_edm1273ogdx0_diode"
   "d8xltsv_edm1273ogdx0_gap"
   "d8xltsv_edm1273pgdx0_diode"
   "d8xltsv_emgr_bottom"
   "d8xltsv_emgr_bottom_gap"
   "d8xltsv_emgr_top"
   "d8xltsv_emgr_top_gap"
   "d8xltsv_emgr_left"
   "d8xltsv_emgr_left_gap"
   "d8xltsv_emgr_right"
   "d8xltsv_emgr_right_gap"
   "d8xltsv_emgrd1273crn"
   "d8xltsv_emgr_bottomrightcorner"
   "d8xltsv_emgr_topleftcorner"
   "d8xltsv_emgr_toprightcorner"
   "d8xltsv_emgrd1273ogd_gap_1P96"
   "d8xltsv_emgrd1273ogd_gap_2P24"
   "d8xltsv_emgrd1273ogd_gap_2P52"
   "d8xltsv_emgrd1273ogd_gap_1P96"
   "d8xltsv_emgrd1273ogd_gap_2P24"
   "d8xltsv_emgrd1273ogd_gap_2P52"

// This is a list of template cells that cannot be placed in DNW.
VARIABLE templateCellsNoDNW
   "d8xmbgdiodehvm1"
   "d86mtmdiodenvm6"
   "d86mtmdiodenod1cm6"
   "d8xmtmdiodenvm6"
   "d8xmtmdiodenod1cm6"
   "d86sindm12l0p2n"
   "d86sindtm1m12l0p72n"
   "d86sindspiralm12l0p8n"
   "ind2t_scl_*"
   "d8xmtgvargbnd24f336zevm2"
   "d8xmvargbnd64f252z2evm2"
   "d8xmvargbns128f336zevm2"
   "d8xmvargbns32f336zevm2"
   "d8xsvargbnd64f252z2evm2"
   "d8xmtgvargbns16f336z2evm2"
   "d8xmtgvargbns56f336z2evm2"
   "d8xxesdrestcnevm3"
   "d8xmesdpclampgatedevm2"
   "d8xxesdpclampxllgatedevm2"
   "d8xxesdpclampxllp5gatedevm2"
   "d8xsesdclampcaptguhv"
   "d8xsesdpclampnvm2"
   "d8xsesdpclampnvm2horz"
   "d8xsesdpclamptgp5evm2"
   "d8xsesdpclamptgp5evm2core"
   "d8xsesdpclamptgp5uvm2"
   "d8xsesdpclamptgp5uvm2core"
   "d8xsesddpuvterm"
   "d86sesdd1d2uvm7ulc"
   "d86sesddpuvm1ulc"
   "d8xsesdd1d2uvm4"
   "d8xsesdd1d2uvm4_lu"
   "d8xsesdd1d2uvm7perf"
   "d8xsesdd2uvm7perf"
   "d8xsesdd3d4uvm4_lu"

#ENDIF



  // VARIABLE edm_chn_list_plist "*edm*" "*chn*"
  LAYOUT CELL LIST edm_chn_list
    "*edm*ogdx0"
    "*edm*pgdx0"
    "*edm1273pgdfillx0"
    "*edm1273ogdfillx0"
    "edm1273crnx0"
    "*chn*"

  // DL Add cells per Pooja's request for 0.5.1 release, deal with overlapping
  // lists later
  LAYOUT CELL LIST preserveList
    ER_HV_waiver_cells
    analogGcnResistorTemplates
    bgdiodes
    bitcells
    catch_cup_guard_cells
    chn_ce12res_cells
    chn_crn_cells
    chn_leakage_cells
    chn_ogdgap_cells
    chn_ogdio_cells
    chn_pgdgap_cells
    chn_pgdio_cells
    clamp_cells
    dbw_rom_pl51_list
    ddr1diodes
    ddr2diodes
    dic_cells
    diciso_cells
    dicnest_cells
    digitalGcnResistorTemplates
    dr_DF_80_waiver
    dr_PL_51_bonuscell_waiver
    dr_PL_51_waiver
    dr_diodeid_esddiodeid_ILWaiver
    edm_chn_cells
    edm_chn_list
    edm_crn_cells
    edm_ofill_cells
    edm_oio_cells
    edm_ostair_cells
    edm_ostairdiode_cells
    edm_pfill_cells
    edm_pio_cells
    edm_pstair_cells
    edm_pstairdiode_cells
    esd_cells
    etchring_cells
    gapcells
    gbnwellcells
    gcnResistorTemplates
    hvgnacs
    iyprs_cells
    lvbitcells
    metalhv_waive
    nwellhv_waive
    prs_iy_cells
    prs_iy_cells2
    prs_iy_cells3
    prs_iy_cells4
    tcnResistorTemplates
    tringcells
    ulctr2digcells
    ulctr2digpgdcells
    ulpbitcells
    varactorTemplates
    templateCellsTUC

  LAYOUT PRESERVE CELL LIST preserveList
 

#IFNDEF _P12723_COMMON_ALL_TVF_
#DEFINE _P12723_COMMON_ALL_TVF_


//subiso = EXTENT DRAWN ORIGINAL

// Copying this from LVS. Needed to correctly perform 2 of the ERC checks

// 1) isopwell cuts and fake pwell cuts
bulk = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0005
pwell_cut = DEEPNWELL AND ALLNWELL
pwellsub = (bulk NOT pwell_cut) AND DEEPNWELL
// Derive layer only when the deep nwell ring is formed, so that the diode is extracted and
// compared at the correct hierarchy.
isopwell = ((HOLES pwell_cut) AND DEEPNWELL) NOT NWELL

// 2) realsub is for the cutting the substrate with multi-sub ID layer
sub_cut = PWELL_SUBISO NOT (SIZE PWELL_SUBISO BY -0.0005)
realsub = bulk NOT sub_cut

// 3) subiso is used as the bulk of the devices.
all_cut = pwell_cut OR sub_cut
subiso = (bulk NOT all_cut) OR pwellsub


//////////////////////////// Etchring and Guard Ring functions /////////////////////////
////////////////////////////////////////////////////////////////////////////////////////

// Description: Remove all inlayer structures that have a hole in them.
//              Keep structures that are contained in holes, if they do not have holes.

TVF FUNCTION drRemoveHoledPgn [/*
  # Expecting 1 layer L1
  # Function will return L1 parts that don't have holes.
  tvf::GET_LAYER_ARGS L1

  tvf::SETLAYER inHoles = "HOLES $L1 INNER"
  tvf::SETLAYER out_inHoles = "$L1 NOT $inHoles"

  # Set the initial value to empty layer.
  tvf::SETLAYER removed = "$L1 NOT ($L1 OR $out_inHoles)"

  while {![tvf::IS_LAYER_EMPTY $inHoles]} {
  	tvf::SETLAYER touching = $out_inHoles COINCIDENT EDGE $inHoles
  	tvf::SETLAYER removed = "$removed OR ($out_inHoles WITH EDGE $touching)"
	tvf::SETLAYER out_inHoles = "$out_inHoles NOT $removed"
	tvf::SETLAYER inHoles = "HOLES $out_inHoles INNER"
  }
  tvf::OUTLAYER "$L1 NOT $removed"
*/]


DMACRO drRemoveRingShapesInEtchring ringLayer nonRingLayer removed outlayer {
   
   inlayerNoHole = TVF drRemoveHoledPgn ringLayer
   removed = ringLayer NOT inlayerNoHole
   outlayer = nonRingLayer OR inlayerNoHole
}


DMACRO drRemoveIrrWidthLineInEtchring inLay dist ringLay nonRingLay dir removed outlayer {

   ringFocusLay = ringLay AND inLay

   ringFocusLay_dir = ANGLE ringFocusLay == dir   
   rng_bad = INTERNAL ringFocusLay_dir ==dist OPPOSITE REGION EXTENTS

   removed = rng_bad NOT nonRingLay
   outlayer = nonRingLay OR (ringFocusLay NOT removed)
}

// Note: Better to use procedure when we have a list of widths (dist).
DMACRO drRemoveNonStdCDLineInEtchring inLay dist ringLay nonRingLay dir removed outlayer {

       ringFocusLay = ringLay AND inLay
       
       ringFocusLay_dir = ANGLE ringFocusLay == dir
       rng_good = INTERNAL ringFocusLay_dir ==dist OPPOSITE REGION EXTENTS

       removed = ringFocusLay NOT rng_good
       outlayer = nonRingLay OR rng_good
}


DMACRO drRemoveNonStdSpaceLinesInEtchring inLay _space ringLay nonRingLay dir removed outlayer {

       ringFocusLay = ringLay AND inLay

       ringFocusLay_dir = ANGLE ringFocusLay == dir
       std_space = EXTERNAL ringFocusLay_dir ==_space OPPOSITE REGION EXTENTS

       removed = ringFocusLay NOT INTERACT std_space
       outlayer = nonRingLay OR (ringFocusLay NOT (removed NOT nonRingLay))
}


DMACRO drETRMetalEndEncPOLY metal dim dir outlayer {

       _poly_dir = ANGLE POLY == dir
       _metal_dir = ANGLE metal == dir
       metal_end_enc = ENCLOSURE _poly_dir [_metal_dir] ==dim OPPOSITE
       
       outlayer = metal TOUCH EDGE metal_end_enc
}


DMACRO drLengthLTDirInEtchring ringpoly _length dir outlayer {

       _ringpoly_dir = ANGLE ringpoly == dir
       
       outlayer = INTERNAL _ringpoly_dir <_length OPPOSITE REGION
}


////////////////////////////////////////////////////////////////////////////////////////


// CHN & EDM Boundaries
edm_chn_boundaries = INSIDE CELL CELLBOUNDARY edm_chn_cells PRIMARY ONLY
edm_boundaries = INSIDE CELL CELLBOUNDARY edm_cells PRIMARY ONLY

// Etchring Boundary
etchring_boundaries = INSIDE CELL CELLBOUNDARY etchring_cells PRIMARY ONLY

edm_etchring_boundaries = edm_boundaries OR etchring_boundaries

etchring_hole = HOLES ETCHRINGID


// Extract layers form etchring and seperate form the rest
ndiff_etchring     = INSIDE CELL NDIFF     etchring_cells
pdiff_etchring     = INSIDE CELL PDIFF     etchring_cells
diff_etchring      = INSIDE CELL DIFF      etchring_cells
diffcheck_etchring = INSIDE CELL DIFFCHECK etchring_cells
poly_etchring	   = INSIDE CELL POLY	   etchring_cells
polycon_etchring   = INSIDE CELL POLYCON   etchring_cells
diffcon_etchring   = INSIDE CELL DIFFCON   etchring_cells

metal0_etchring	   = INSIDE CELL METAL0	   etchring_cells
metalc0_etchring   = INSIDE CELL METALC0   etchring_cells
metal0bc_etchring  = INSIDE CELL METAL0BC  etchring_cells

metal1_etchring	   = INSIDE CELL METAL1    etchring_cells

metal2_etchring	   = INSIDE CELL METAL2	   etchring_cells
metalc2_etchring   = INSIDE CELL METALC2   etchring_cells
metal2bc_etchring  = INSIDE CELL METAL2BC  etchring_cells

metal3_etchring	   = INSIDE CELL METAL3	   etchring_cells
metalc3_etchring   = INSIDE CELL METALC3   etchring_cells
metal3bc_etchring  = INSIDE CELL METAL3BC  etchring_cells

metal10_etchring   = INSIDE CELL METAL10   etchring_cells


// Remaining part of the defined etchring layers
ndiff_non_etchring     = NOT INSIDE CELL NDIFF     etchring_cells
pdiff_non_etchring     = NOT INSIDE CELL PDIFF     etchring_cells
diff_non_etchring      = NOT INSIDE CELL DIFF      etchring_cells
diffcheck_non_etchring = NOT INSIDE CELL DIFFCHECK etchring_cells
poly_non_etchring      = NOT INSIDE CELL POLY      etchring_cells
polycon_non_etchring   = NOT INSIDE CELL POLYCON   etchring_cells
diffcon_non_etchring   = NOT INSIDE CELL DIFFCON   etchring_cells

metal0_non_etchring    = NOT INSIDE CELL METAL0    etchring_cells
metalc0_non_etchring   = NOT INSIDE CELL METALC0   etchring_cells
metal0bc_non_etchring  = NOT INSIDE CELL METAL0BC  etchring_cells

metal1_non_etchring    = NOT INSIDE CELL METAL1	   etchring_cells

metal2_non_etchring    = NOT INSIDE CELL METAL2    etchring_cells
metalc2_non_etchring   = NOT INSIDE CELL METALC2   etchring_cells
metal2bc_non_etchring  = NOT INSIDE CELL METAL2BC  etchring_cells

metal3_non_etchring    = NOT INSIDE CELL METAL3    etchring_cells
metalc3_non_etchring   = NOT INSIDE CELL METALC3   etchring_cells
metal3bc_non_etchring  = NOT INSIDE CELL METAL3BC  etchring_cells

metal10_non_etchring   = NOT INSIDE CELL METAL10   etchring_cells


// ************************************ Front-end massaging ************************************

CMACRO drRemoveRingShapesInEtchring ndiff_etchring ndiff_non_etchring etchring_ndiff_ring_removed ndiff_com_pre
CMACRO drRemoveRingShapesInEtchring pdiff_etchring pdiff_non_etchring etchring_pdiff_ring_removed pdiff_com_pre
CMACRO drRemoveRingShapesInEtchring diff_etchring diff_non_etchring etchring_diff_ring_removed diff_com_pre

CMACRO drRemoveIrrWidthLineInEtchring diff_com_pre 0.164 diff_etchring diff_non_etchring non_gate_angle etchring_diff_irr_cd_removed_164 diff_com

ndiff_com = (ndiff_etchring AND diff_com) OR ndiff_non_etchring
pdiff_com = (pdiff_etchring AND diff_com) OR pdiff_non_etchring

CMACRO drRemoveRingShapesInEtchring diffcheck_etchring diffcheck_non_etchring etchring_diffcheck_ring_removed diffcheck_com_pre
CMACRO drRemoveNonStdCDLineInEtchring diffcheck_com_pre DG_01 diffcheck_etchring diffcheck_non_etchring non_gate_angle etchring_non_dg01_diffcheck diffcheck_com

VARIABLE commAllPolySp PL_02-PL_01
CMACRO drRemoveNonStdCDLineInEtchring POLY PL_01 poly_etchring poly_non_etchring gate_angle etchring_non_pl01_poly poly_com_pre
CMACRO drRemoveNonStdSpaceLinesInEtchring poly_com_pre commAllPolySp poly_etchring poly_non_etchring gate_angle etchring_non_std_sp_poly poly_com

CMACRO drRemoveNonStdCDLineInEtchring POLYCON PC_01 polycon_etchring polycon_non_etchring non_gate_angle etchring_non_pc01_polycon polycon_fordc04

CMACRO drRemoveNonStdSpaceLinesInEtchring DIFFCON DC_01 diffcon_etchring diffcon_non_etchring gate_angle etchring_non_dc01_diffcon diffcon_com_pre


// **************************************** Massaging metal layers ***********************************************
// ***************************************************************************************************************

// ******************************************* Massaging metal0 **************************************************

// Allowed metal0 line width in Etchring
VARIABLE ETRM0_001  0.084
// Max OGD distance from the corner cell boundary to the PGD portion of the BB ring.
VARIABLE ETRM0_9999 0.280

// Apply for all metal0 widths then for metalc0 widths
// The etchring_irr_metal0 is only collected from the metal0bc layer
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0S_01 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_0 metal0_com_pre0
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0S_02 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_1 metal0_com_pre1
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0M_01 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_2 metal0_com_pre2
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0M_02 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_3 metal0_com_pre3
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0M_03 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_4 metal0_com_pre4
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0M_04 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_5 metal0_com_pre5
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0M_05 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_6 metal0_com_pre6
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0L_01 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_7 metal0_com_pre7
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0L_02 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_8 metal0_com_pre8
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0L_03 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_9 metal0_com_pre9
CMACRO drRemoveNonStdCDLineInEtchring METAL0 M0L_04 metal0_etchring metal0_non_etchring non_gate_angle etchring_irr_metal0_10 metal0_com_pre10

metal0_com_pre11 = DFM COPY metal0_com_pre0 metal0_com_pre1 metal0_com_pre2 metal0_com_pre3 metal0_com_pre4 metal0_com_pre5 metal0_com_pre6 metal0_com_pre7 metal0_com_pre8 metal0_com_pre9 metal0_com_pre10


CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0S_01 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_0 metalc0_com_pre0
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0S_02 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_1 metalc0_com_pre1
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0M_01 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_2 metalc0_com_pre2
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0M_02 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_3 metalc0_com_pre3
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0M_03 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_4 metalc0_com_pre4
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0M_04 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_5 metalc0_com_pre5
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0M_05 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_6 metalc0_com_pre6
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0L_01 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_7 metalc0_com_pre7
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0L_02 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_8 metalc0_com_pre8
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0L_03 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_9 metalc0_com_pre9
CMACRO drRemoveNonStdCDLineInEtchring METALC0 M0L_04 metalc0_etchring metalc0_non_etchring non_gate_angle etchring_irr_metalc0_10 metalc0_com_pre10

metalc0_com_pre11 = DFM COPY metalc0_com_pre0 metalc0_com_pre1 metalc0_com_pre2 metalc0_com_pre3 metalc0_com_pre4 metalc0_com_pre5 metalc0_com_pre6 metalc0_com_pre7 metalc0_com_pre8 metalc0_com_pre9 metalc0_com_pre10


CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0S_01 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_0 metal0bc_com_pre0
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0S_02 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_1 metal0bc_com_pre1
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0M_01 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_2 metal0bc_com_pre2
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0M_02 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_3 metal0bc_com_pre3
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0M_03 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_4 metal0bc_com_pre4
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0M_04 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_5 metal0bc_com_pre5
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0M_05 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_6 metal0bc_com_pre6
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0L_01 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_7 metal0bc_com_pre7
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0L_02 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_8 metal0bc_com_pre8
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0L_03 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_9 metal0bc_com_pre9
CMACRO drRemoveNonStdCDLineInEtchring METAL0BC M0L_04 metal0bc_etchring metal0bc_non_etchring non_gate_angle etchring_irr_metal0bc_10 metal0bc_com_pre10

metal0bc_com_pre11 = DFM COPY metal0bc_com_pre0 metal0bc_com_pre1 metal0bc_com_pre2 metal0bc_com_pre3 metal0bc_com_pre4 metal0bc_com_pre5 metal0bc_com_pre6 metal0bc_com_pre7 metal0bc_com_pre8 metal0bc_com_pre9 metal0bc_com_pre10


etchring_irr_metal0_com = DFM COPY etchring_irr_metal0bc_0 etchring_irr_metal0bc_1 etchring_irr_metal0bc_2 etchring_irr_metal0bc_3 etchring_irr_metal0bc_4 etchring_irr_metal0bc_5 etchring_irr_metal0bc_6 etchring_irr_metal0bc_7 etchring_irr_metal0bc_8 etchring_irr_metal0bc_9 etchring_irr_metal0bc_10


// Now we need to plug any E2E spaces that would cause M0_84/85 violations due to non-rectangularity
pgd_etchring_boundaries = ANGLE etchring_boundaries == gate_angle

mt0etr_m0_com = metal0_etchring AND metal0_com_pre11
pgd_mt0etr_m0_com = ANGLE mt0etr_m0_com == gate_angle
drETRM0End27PlugToBndry = ENCLOSURE pgd_mt0etr_m0_com pgd_etchring_boundaries ==0.027 OPPOSITE REGION EXTENTS

mtc0etr_mc0_com = metalc0_etchring AND metalc0_com_pre11
pgd_mtc0etr_mc0_com = ANGLE mtc0etr_mc0_com == gate_angle
drETRMC0End27PlugToBndry = ENCLOSURE pgd_mtc0etr_mc0_com pgd_etchring_boundaries ==0.027 OPPOSITE REGION EXTENTS

drETRMC0atBoundary_in = drETRMC0End27PlugToBndry NOT metalc0_etchring
drETRMC0atBoundary_in_ogd = ANGLE drETRMC0atBoundary_in == non_gate_angle
drETRMC0atBoundary_pre = INTERNAL drETRMC0atBoundary_in_ogd ==0.032/2 OPPOSITE REGION EXTENTS
drETRMC0atBoundary = EXPAND EDGE (drETRMC0atBoundary_pre COINCIDENT INSIDE EDGE etchring_boundaries) OUTSIDE BY 0.032/2


metal0_com_pre12   = metal0_com_pre11 OR drETRM0End27PlugToBndry
metalc0_com_pre12  = metalc0_com_pre11 OR (drETRMC0End27PlugToBndry OR drETRMC0atBoundary)
metal0bc_com_pre12 = metal0bc_com_pre11 OR (drETRM0End27PlugToBndry OR (drETRMC0End27PlugToBndry OR drETRMC0atBoundary))


// At the internal corner of the corner cell, we tend to have a large line end space against the PGD portion of the BB ring.
// So we need to extend the (OGD) lines all the way 

drETRM0Ring_holes = HOLES metal0_etchring
drETRM0Ring = metal0_etchring INTERACT drETRM0Ring_holes
drETRM0Ring_pgd = ANGLE drETRM0Ring == gate_angle
drETRM0RingPGD = INTERNAL drETRM0Ring_pgd ==ETRM0_001 OPPOSITE REGION EXTENTS

mt0etr_m0_com1 = metal0_etchring AND metal0_com_pre12
pgd_mt0etr_m0_com1 = ANGLE mt0etr_m0_com1 == gate_angle
drETRM0EndSp2RingPGD = EXTERNAL pgd_mt0etr_m0_com1 drETRM0RingPGD <=ETRM0_9999 OPPOSITE REGION EXTENTS

mtc0etr_mc0_com1 = metalc0_etchring AND metalc0_com_pre12
pgd_mtc0etr_mc0_com1 = ANGLE mtc0etr_mc0_com1 == gate_angle
drETRMC0EndSp2RingPGD = EXTERNAL pgd_mtc0etr_mc0_com1 drETRM0RingPGD <=ETRM0_9999 OPPOSITE REGION EXTENTS

metal0_com_pre13   = metal0_com_pre12 OR drETRM0EndSp2RingPGD
metalc0_com_pre13  = metalc0_com_pre12 OR drETRMC0EndSp2RingPGD
metal0bc_com_pre13 = metal0bc_com_pre12 OR (drETRM0EndSp2RingPGD OR drETRMC0EndSp2RingPGD)


// The following treamtment is mostly needed for making the remaining lines the M0_82 compliant.
// NOTE: ideally this type of derivation and manipulation should be AVOIDED (because we might be manipulating something 
// coming from the design over the etchring)!   But at this time, due to the metal0/metalc0/metal0bc based derivation 
// done historically, we relunctantly do this... 24-aug-11 (Taka)

drETRm0   = etchring_boundaries AND metal0_com_pre13
drETRmc0  = etchring_boundaries AND metalc0_com_pre13
drETRm0bc = etchring_boundaries AND metal0bc_com_pre13

CMACRO drETRMetalEndEncPOLY drETRm0bc 0.007 gate_angle drETRm0bcEndEncPOLYat7
drETRm0bcEndEncPOLYat7trim = EXPAND EDGE drETRm0bcEndEncPOLYat7 INSIDE BY 0.007+(PL_01-M0_82)

// The following waiver is assuming that the EDM has the line up to the cell boudary, 
// and not to trim the etchring content extraneously along the PGD boundary.
CMACRO drETRMetalEndEncPOLY drETRm0bc 0.021 gate_angle drETRm0bcEndEncPOLYat21_pre
drETRm0bcEndEncPOLYat21 = drETRm0bcEndEncPOLYat21_pre NOT COINCIDENT EDGE pgd_etchring_boundaries
drETRm0bcEndEncPOLYat21trim = EXPAND EDGE drETRm0bcEndEncPOLYat21 INSIDE BY 0.021+(PL_01-M0_82)

drETRm0bcNoPOLY = drETRm0bc NOT INTERACT POLY

ogd_drETRm0bcEndEncPOLYat7trim = ANGLE drETRm0bcEndEncPOLYat7trim == non_gate_angle
ogd_drETRm0bcNoPOLY = ANGLE drETRm0bcNoPOLY == non_gate_angle
drETRm0bcEndEncPOLYat7trimNext2NoPOLY = EXTERNAL ogd_drETRm0bcEndEncPOLYat7trim ogd_drETRm0bcNoPOLY ==0.028 OPPOSITE REGION
// 0.042 is the (max) width of the line not interacting with POLY at all.
CMACRO drGrowPGD drETRm0bcEndEncPOLYat7trimNext2NoPOLY 0.042 0.042 drETRm0bcEndEncPOLYat7trimNext2NoPOLY_os

ogd_drETRm0bcEndEncPOLYat21trim = ANGLE drETRm0bcEndEncPOLYat21trim == non_gate_angle
drETRm0bcEndEncPOLYat21trimNext2NoPOLY = EXTERNAL ogd_drETRm0bcEndEncPOLYat21trim ogd_drETRm0bcNoPOLY ==0.028 OPPOSITE REGION
CMACRO drGrowPGD drETRm0bcEndEncPOLYat21trimNext2NoPOLY 0.124 0.124 drETRm0bcEndEncPOLYat21trimNext2NoPOLY_os


CMACRO drETRMetalEndEncPOLY drETRm0 0.009 gate_angle drETRm0EndEncByPOLYat9
drETRm0EndEncByPOLYat9ext = EXPAND EDGE drETRm0EndEncByPOLYat9 OUTSIDE BY 0.009-(PL_01-M0_82)
CMACRO drETRMetalEndEncPOLY drETRm0 0.007 gate_angle drETRm0EndEncByPOLYat7
drETRm0EndEncByPOLYat7ext = EXPAND EDGE drETRm0EndEncByPOLYat7 OUTSIDE BY 0.007-(PL_01-M0_82)

CMACRO drETRMetalEndEncPOLY drETRmc0 0.009 gate_angle drETRmc0EndEncByPOLYat9
drETRmc0EndEncByPOLYat9ext = EXPAND EDGE drETRmc0EndEncByPOLYat9 OUTSIDE BY 0.009-(PL_01-M0_82)
CMACRO drETRMetalEndEncPOLY drETRmc0 0.007 gate_angle drETRmc0EndEncByPOLYat7
drETRmc0EndEncByPOLYat7ext = EXPAND EDGE drETRmc0EndEncByPOLYat7 OUTSIDE BY 0.007-(PL_01-M0_82)


to_remove_from_mt_com_pre13 = (drETRm0bcEndEncPOLYat7trim OR drETRm0bcEndEncPOLYat21trim) OR (drETRm0bcEndEncPOLYat7trimNext2NoPOLY_os OR drETRm0bcEndEncPOLYat21trimNext2NoPOLY_os)

metal0_com_pre14 = (metal0_com_pre13 NOT to_remove_from_mt_com_pre13) OR (drETRm0EndEncByPOLYat9ext OR drETRm0EndEncByPOLYat7ext)
metalc0_com_pre14 = (metalc0_com_pre13 NOT to_remove_from_mt_com_pre13) OR (drETRmc0EndEncByPOLYat9ext OR drETRmc0EndEncByPOLYat7ext)
metal0bc_com_pre14 = (metal0bc_com_pre13 NOT to_remove_from_mt_com_pre13) OR ((drETRm0EndEncByPOLYat9ext OR drETRm0EndEncByPOLYat7ext) OR (drETRmc0EndEncByPOLYat9ext OR drETRmc0EndEncByPOLYat7ext))

// Finally, fill e2e spaces of 124nm or 194nm in the (metalc0_etchring and metalc0)
mtc0etr_mc0_com2 = metalc0_etchring AND metalc0_com_pre14
pgd_mtc0etr_mc0_com2 = ANGLE mtc0etr_mc0_com2 == gate_angle
drETRmc0e2eAt124 = EXTERNAL pgd_mtc0etr_mc0_com2 ==0.124 OPPOSITE REGION
drETRmc0e2eAt194 = EXTERNAL pgd_mtc0etr_mc0_com2 ==0.194 OPPOSITE REGION

metal0_com = COPY metal0_com_pre14
metalc0_com = metalc0_com_pre14 OR (drETRmc0e2eAt124 OR drETRmc0e2eAt194)
metal0bc_com = metal0bc_com_pre14 OR (drETRmc0e2eAt124 OR drETRmc0e2eAt194)



// ******************************************* Massaging metal1 **************************************************

CMACRO drRemoveNonStdCDLineInEtchring METAL1 M1_01 metal1_etchring metal1_non_etchring gate_angle etchring_irr_metal1_com metal1_com



// ******************************************* Massaging metal2 **************************************************


ringFocusLay_metal2_com = metal2_etchring AND METAL2
ringFocusLay_metal2_com_dir = ANGLE ringFocusLay_metal2_com == non_gate_angle
rng_good_0.metal2_com = COPY global_empty_layer
rng_good_1.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2S_01 OPPOSITE REGION EXTENTS
rng_good_1.metal2_com = rng_good_0.metal2_com OR rng_good_1.metal2_com_pre
rng_good_2.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2S_02 OPPOSITE REGION EXTENTS
rng_good_2.metal2_com = rng_good_1.metal2_com OR rng_good_2.metal2_com_pre
rng_good_3.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2S_03 OPPOSITE REGION EXTENTS
rng_good_3.metal2_com = rng_good_2.metal2_com OR rng_good_3.metal2_com_pre
rng_good_4.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2S_04 OPPOSITE REGION EXTENTS
rng_good_4.metal2_com = rng_good_3.metal2_com OR rng_good_4.metal2_com_pre
rng_good_5.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2M_01 OPPOSITE REGION EXTENTS
rng_good_5.metal2_com = rng_good_4.metal2_com OR rng_good_5.metal2_com_pre
rng_good_6.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2M_02 OPPOSITE REGION EXTENTS
rng_good_6.metal2_com = rng_good_5.metal2_com OR rng_good_6.metal2_com_pre
rng_good_7.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2M_03 OPPOSITE REGION EXTENTS
rng_good_7.metal2_com = rng_good_6.metal2_com OR rng_good_7.metal2_com_pre
rng_good_8.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2L_01 OPPOSITE REGION EXTENTS
rng_good_8.metal2_com = rng_good_7.metal2_com OR rng_good_8.metal2_com_pre
rng_good_9.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2L_02 OPPOSITE REGION EXTENTS
rng_good_9.metal2_com = rng_good_8.metal2_com OR rng_good_9.metal2_com_pre
rng_good_10.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2L_03 OPPOSITE REGION EXTENTS
rng_good_10.metal2_com = rng_good_9.metal2_com OR rng_good_10.metal2_com_pre
rng_good_11.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2L_05 OPPOSITE REGION EXTENTS
rng_good_11.metal2_com = rng_good_10.metal2_com OR rng_good_11.metal2_com_pre
rng_good_12.metal2_com_pre = INTERNAL ringFocusLay_metal2_com_dir ==M2L_06 OPPOSITE REGION EXTENTS
rng_good_12.metal2_com = rng_good_11.metal2_com OR rng_good_12.metal2_com_pre
etchring_irr_metal2_com = ringFocusLay_metal2_com NOT rng_good_12.metal2_com
metal2_com = metal2_non_etchring OR rng_good_12.metal2_com
ringFocusLay_metalc2_com_pre = metalc2_etchring AND METALC2
ringFocusLay_metalc2_com_pre_dir = ANGLE ringFocusLay_metalc2_com_pre == non_gate_angle
rng_good_0.metalc2_com_pre = COPY global_empty_layer
rng_good_1.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2S_01 OPPOSITE REGION EXTENTS
rng_good_1.metalc2_com_pre = rng_good_0.metalc2_com_pre OR rng_good_1.metalc2_com_pre_pre
rng_good_2.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2S_02 OPPOSITE REGION EXTENTS
rng_good_2.metalc2_com_pre = rng_good_1.metalc2_com_pre OR rng_good_2.metalc2_com_pre_pre
rng_good_3.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2S_03 OPPOSITE REGION EXTENTS
rng_good_3.metalc2_com_pre = rng_good_2.metalc2_com_pre OR rng_good_3.metalc2_com_pre_pre
rng_good_4.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2S_04 OPPOSITE REGION EXTENTS
rng_good_4.metalc2_com_pre = rng_good_3.metalc2_com_pre OR rng_good_4.metalc2_com_pre_pre
rng_good_5.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2M_01 OPPOSITE REGION EXTENTS
rng_good_5.metalc2_com_pre = rng_good_4.metalc2_com_pre OR rng_good_5.metalc2_com_pre_pre
rng_good_6.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2M_02 OPPOSITE REGION EXTENTS
rng_good_6.metalc2_com_pre = rng_good_5.metalc2_com_pre OR rng_good_6.metalc2_com_pre_pre
rng_good_7.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2M_03 OPPOSITE REGION EXTENTS
rng_good_7.metalc2_com_pre = rng_good_6.metalc2_com_pre OR rng_good_7.metalc2_com_pre_pre
rng_good_8.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2L_01 OPPOSITE REGION EXTENTS
rng_good_8.metalc2_com_pre = rng_good_7.metalc2_com_pre OR rng_good_8.metalc2_com_pre_pre
rng_good_9.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2L_02 OPPOSITE REGION EXTENTS
rng_good_9.metalc2_com_pre = rng_good_8.metalc2_com_pre OR rng_good_9.metalc2_com_pre_pre
rng_good_10.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2L_03 OPPOSITE REGION EXTENTS
rng_good_10.metalc2_com_pre = rng_good_9.metalc2_com_pre OR rng_good_10.metalc2_com_pre_pre
rng_good_11.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2L_05 OPPOSITE REGION EXTENTS
rng_good_11.metalc2_com_pre = rng_good_10.metalc2_com_pre OR rng_good_11.metalc2_com_pre_pre
rng_good_12.metalc2_com_pre_pre = INTERNAL ringFocusLay_metalc2_com_pre_dir ==M2L_06 OPPOSITE REGION EXTENTS
rng_good_12.metalc2_com_pre = rng_good_11.metalc2_com_pre OR rng_good_12.metalc2_com_pre_pre
etchring_irr_metalc2_com = ringFocusLay_metalc2_com_pre NOT rng_good_12.metalc2_com_pre
metalc2_com_pre = metalc2_non_etchring OR rng_good_12.metalc2_com_pre
ringFocusLay_metal2bc_com_pre = metal2bc_etchring AND METAL2BC
ringFocusLay_metal2bc_com_pre_dir = ANGLE ringFocusLay_metal2bc_com_pre == non_gate_angle
rng_good_0.metal2bc_com_pre = COPY global_empty_layer
rng_good_1.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2S_01 OPPOSITE REGION EXTENTS
rng_good_1.metal2bc_com_pre = rng_good_0.metal2bc_com_pre OR rng_good_1.metal2bc_com_pre_pre
rng_good_2.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2S_02 OPPOSITE REGION EXTENTS
rng_good_2.metal2bc_com_pre = rng_good_1.metal2bc_com_pre OR rng_good_2.metal2bc_com_pre_pre
rng_good_3.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2S_03 OPPOSITE REGION EXTENTS
rng_good_3.metal2bc_com_pre = rng_good_2.metal2bc_com_pre OR rng_good_3.metal2bc_com_pre_pre
rng_good_4.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2S_04 OPPOSITE REGION EXTENTS
rng_good_4.metal2bc_com_pre = rng_good_3.metal2bc_com_pre OR rng_good_4.metal2bc_com_pre_pre
rng_good_5.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2M_01 OPPOSITE REGION EXTENTS
rng_good_5.metal2bc_com_pre = rng_good_4.metal2bc_com_pre OR rng_good_5.metal2bc_com_pre_pre
rng_good_6.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2M_02 OPPOSITE REGION EXTENTS
rng_good_6.metal2bc_com_pre = rng_good_5.metal2bc_com_pre OR rng_good_6.metal2bc_com_pre_pre
rng_good_7.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2M_03 OPPOSITE REGION EXTENTS
rng_good_7.metal2bc_com_pre = rng_good_6.metal2bc_com_pre OR rng_good_7.metal2bc_com_pre_pre
rng_good_8.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2L_01 OPPOSITE REGION EXTENTS
rng_good_8.metal2bc_com_pre = rng_good_7.metal2bc_com_pre OR rng_good_8.metal2bc_com_pre_pre
rng_good_9.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2L_02 OPPOSITE REGION EXTENTS
rng_good_9.metal2bc_com_pre = rng_good_8.metal2bc_com_pre OR rng_good_9.metal2bc_com_pre_pre
rng_good_10.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2L_03 OPPOSITE REGION EXTENTS
rng_good_10.metal2bc_com_pre = rng_good_9.metal2bc_com_pre OR rng_good_10.metal2bc_com_pre_pre
rng_good_11.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2L_05 OPPOSITE REGION EXTENTS
rng_good_11.metal2bc_com_pre = rng_good_10.metal2bc_com_pre OR rng_good_11.metal2bc_com_pre_pre
rng_good_12.metal2bc_com_pre_pre = INTERNAL ringFocusLay_metal2bc_com_pre_dir ==M2L_06 OPPOSITE REGION EXTENTS
rng_good_12.metal2bc_com_pre = rng_good_11.metal2bc_com_pre OR rng_good_12.metal2bc_com_pre_pre
etchring_irr_metal2bc_com = ringFocusLay_metal2bc_com_pre NOT rng_good_12.metal2bc_com_pre
metal2bc_com_pre = metal2bc_non_etchring OR rng_good_12.metal2bc_com_pre


// Now remove the short lines as the result of the massage (only in etchring)
massagedMc2_to_check = metalc2_com_pre AND metalc2_etchring
CMACRO drLengthLTDirInEtchring massagedMc2_to_check M2_60 gate_angle metalc2lt_m2_60

massagedM2bc_to_check = metal2bc_com_pre AND metal2bc_etchring
CMACRO drLengthLTDirInEtchring massagedM2bc_to_check M2_60 gate_angle metal2bclt_m2_60

metalc2_com = metalc2_com_pre NOT metalc2lt_m2_60
metal2bc_com = metal2bc_com_pre NOT metal2bclt_m2_60



// ******************************************* Massaging metal3 **************************************************


ringFocusLay_metal3_com_pre = metal3_etchring AND METAL3
ringFocusLay_metal3_com_pre_dir = ANGLE ringFocusLay_metal3_com_pre == gate_angle
rng_good_0.metal3_com_pre = COPY global_empty_layer
rng_good_1.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3S_01 OPPOSITE REGION EXTENTS
rng_good_1.metal3_com_pre = rng_good_0.metal3_com_pre OR rng_good_1.metal3_com_pre_pre
rng_good_2.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3S_02 OPPOSITE REGION EXTENTS
rng_good_2.metal3_com_pre = rng_good_1.metal3_com_pre OR rng_good_2.metal3_com_pre_pre
rng_good_3.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3S_03 OPPOSITE REGION EXTENTS
rng_good_3.metal3_com_pre = rng_good_2.metal3_com_pre OR rng_good_3.metal3_com_pre_pre
rng_good_4.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_01 OPPOSITE REGION EXTENTS
rng_good_4.metal3_com_pre = rng_good_3.metal3_com_pre OR rng_good_4.metal3_com_pre_pre
rng_good_5.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_02 OPPOSITE REGION EXTENTS
rng_good_5.metal3_com_pre = rng_good_4.metal3_com_pre OR rng_good_5.metal3_com_pre_pre
rng_good_6.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_03 OPPOSITE REGION EXTENTS
rng_good_6.metal3_com_pre = rng_good_5.metal3_com_pre OR rng_good_6.metal3_com_pre_pre
rng_good_7.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_04 OPPOSITE REGION EXTENTS
rng_good_7.metal3_com_pre = rng_good_6.metal3_com_pre OR rng_good_7.metal3_com_pre_pre
rng_good_8.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_05 OPPOSITE REGION EXTENTS
rng_good_8.metal3_com_pre = rng_good_7.metal3_com_pre OR rng_good_8.metal3_com_pre_pre
rng_good_9.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3M_06 OPPOSITE REGION EXTENTS
rng_good_9.metal3_com_pre = rng_good_8.metal3_com_pre OR rng_good_9.metal3_com_pre_pre
rng_good_10.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_01 OPPOSITE REGION EXTENTS
rng_good_10.metal3_com_pre = rng_good_9.metal3_com_pre OR rng_good_10.metal3_com_pre_pre
rng_good_11.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_02 OPPOSITE REGION EXTENTS
rng_good_11.metal3_com_pre = rng_good_10.metal3_com_pre OR rng_good_11.metal3_com_pre_pre
rng_good_12.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_04 OPPOSITE REGION EXTENTS
rng_good_12.metal3_com_pre = rng_good_11.metal3_com_pre OR rng_good_12.metal3_com_pre_pre
rng_good_13.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_05 OPPOSITE REGION EXTENTS
rng_good_13.metal3_com_pre = rng_good_12.metal3_com_pre OR rng_good_13.metal3_com_pre_pre
rng_good_14.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_06 OPPOSITE REGION EXTENTS
rng_good_14.metal3_com_pre = rng_good_13.metal3_com_pre OR rng_good_14.metal3_com_pre_pre
rng_good_15.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_07 OPPOSITE REGION EXTENTS
rng_good_15.metal3_com_pre = rng_good_14.metal3_com_pre OR rng_good_15.metal3_com_pre_pre
rng_good_16.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_08 OPPOSITE REGION EXTENTS
rng_good_16.metal3_com_pre = rng_good_15.metal3_com_pre OR rng_good_16.metal3_com_pre_pre
rng_good_17.metal3_com_pre_pre = INTERNAL ringFocusLay_metal3_com_pre_dir ==M3L_09 OPPOSITE REGION EXTENTS
rng_good_17.metal3_com_pre = rng_good_16.metal3_com_pre OR rng_good_17.metal3_com_pre_pre
etchring_irr_metal3_com = ringFocusLay_metal3_com_pre NOT rng_good_17.metal3_com_pre
metal3_com_pre = metal3_non_etchring OR rng_good_17.metal3_com_pre
ringFocusLay_metalc3_com_pre = metalc3_etchring AND METALC3
ringFocusLay_metalc3_com_pre_dir = ANGLE ringFocusLay_metalc3_com_pre == gate_angle
rng_good_0.metalc3_com_pre = COPY global_empty_layer
rng_good_1.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3S_01 OPPOSITE REGION EXTENTS
rng_good_1.metalc3_com_pre = rng_good_0.metalc3_com_pre OR rng_good_1.metalc3_com_pre_pre
rng_good_2.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3S_02 OPPOSITE REGION EXTENTS
rng_good_2.metalc3_com_pre = rng_good_1.metalc3_com_pre OR rng_good_2.metalc3_com_pre_pre
rng_good_3.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3S_03 OPPOSITE REGION EXTENTS
rng_good_3.metalc3_com_pre = rng_good_2.metalc3_com_pre OR rng_good_3.metalc3_com_pre_pre
rng_good_4.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_01 OPPOSITE REGION EXTENTS
rng_good_4.metalc3_com_pre = rng_good_3.metalc3_com_pre OR rng_good_4.metalc3_com_pre_pre
rng_good_5.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_02 OPPOSITE REGION EXTENTS
rng_good_5.metalc3_com_pre = rng_good_4.metalc3_com_pre OR rng_good_5.metalc3_com_pre_pre
rng_good_6.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_03 OPPOSITE REGION EXTENTS
rng_good_6.metalc3_com_pre = rng_good_5.metalc3_com_pre OR rng_good_6.metalc3_com_pre_pre
rng_good_7.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_04 OPPOSITE REGION EXTENTS
rng_good_7.metalc3_com_pre = rng_good_6.metalc3_com_pre OR rng_good_7.metalc3_com_pre_pre
rng_good_8.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_05 OPPOSITE REGION EXTENTS
rng_good_8.metalc3_com_pre = rng_good_7.metalc3_com_pre OR rng_good_8.metalc3_com_pre_pre
rng_good_9.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3M_06 OPPOSITE REGION EXTENTS
rng_good_9.metalc3_com_pre = rng_good_8.metalc3_com_pre OR rng_good_9.metalc3_com_pre_pre
rng_good_10.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_01 OPPOSITE REGION EXTENTS
rng_good_10.metalc3_com_pre = rng_good_9.metalc3_com_pre OR rng_good_10.metalc3_com_pre_pre
rng_good_11.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_02 OPPOSITE REGION EXTENTS
rng_good_11.metalc3_com_pre = rng_good_10.metalc3_com_pre OR rng_good_11.metalc3_com_pre_pre
rng_good_12.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_04 OPPOSITE REGION EXTENTS
rng_good_12.metalc3_com_pre = rng_good_11.metalc3_com_pre OR rng_good_12.metalc3_com_pre_pre
rng_good_13.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_05 OPPOSITE REGION EXTENTS
rng_good_13.metalc3_com_pre = rng_good_12.metalc3_com_pre OR rng_good_13.metalc3_com_pre_pre
rng_good_14.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_06 OPPOSITE REGION EXTENTS
rng_good_14.metalc3_com_pre = rng_good_13.metalc3_com_pre OR rng_good_14.metalc3_com_pre_pre
rng_good_15.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_07 OPPOSITE REGION EXTENTS
rng_good_15.metalc3_com_pre = rng_good_14.metalc3_com_pre OR rng_good_15.metalc3_com_pre_pre
rng_good_16.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_08 OPPOSITE REGION EXTENTS
rng_good_16.metalc3_com_pre = rng_good_15.metalc3_com_pre OR rng_good_16.metalc3_com_pre_pre
rng_good_17.metalc3_com_pre_pre = INTERNAL ringFocusLay_metalc3_com_pre_dir ==M3L_09 OPPOSITE REGION EXTENTS
rng_good_17.metalc3_com_pre = rng_good_16.metalc3_com_pre OR rng_good_17.metalc3_com_pre_pre
etchring_irr_metalc3_com = ringFocusLay_metalc3_com_pre NOT rng_good_17.metalc3_com_pre
metalc3_com_pre = metalc3_non_etchring OR rng_good_17.metalc3_com_pre
ringFocusLay_metal3bc_com_pre = metal3bc_etchring AND METAL3BC
ringFocusLay_metal3bc_com_pre_dir = ANGLE ringFocusLay_metal3bc_com_pre == gate_angle
rng_good_0.metal3bc_com_pre = COPY global_empty_layer
rng_good_1.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3S_01 OPPOSITE REGION EXTENTS
rng_good_1.metal3bc_com_pre = rng_good_0.metal3bc_com_pre OR rng_good_1.metal3bc_com_pre_pre
rng_good_2.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3S_02 OPPOSITE REGION EXTENTS
rng_good_2.metal3bc_com_pre = rng_good_1.metal3bc_com_pre OR rng_good_2.metal3bc_com_pre_pre
rng_good_3.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3S_03 OPPOSITE REGION EXTENTS
rng_good_3.metal3bc_com_pre = rng_good_2.metal3bc_com_pre OR rng_good_3.metal3bc_com_pre_pre
rng_good_4.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_01 OPPOSITE REGION EXTENTS
rng_good_4.metal3bc_com_pre = rng_good_3.metal3bc_com_pre OR rng_good_4.metal3bc_com_pre_pre
rng_good_5.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_02 OPPOSITE REGION EXTENTS
rng_good_5.metal3bc_com_pre = rng_good_4.metal3bc_com_pre OR rng_good_5.metal3bc_com_pre_pre
rng_good_6.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_03 OPPOSITE REGION EXTENTS
rng_good_6.metal3bc_com_pre = rng_good_5.metal3bc_com_pre OR rng_good_6.metal3bc_com_pre_pre
rng_good_7.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_04 OPPOSITE REGION EXTENTS
rng_good_7.metal3bc_com_pre = rng_good_6.metal3bc_com_pre OR rng_good_7.metal3bc_com_pre_pre
rng_good_8.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_05 OPPOSITE REGION EXTENTS
rng_good_8.metal3bc_com_pre = rng_good_7.metal3bc_com_pre OR rng_good_8.metal3bc_com_pre_pre
rng_good_9.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3M_06 OPPOSITE REGION EXTENTS
rng_good_9.metal3bc_com_pre = rng_good_8.metal3bc_com_pre OR rng_good_9.metal3bc_com_pre_pre
rng_good_10.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_01 OPPOSITE REGION EXTENTS
rng_good_10.metal3bc_com_pre = rng_good_9.metal3bc_com_pre OR rng_good_10.metal3bc_com_pre_pre
rng_good_11.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_02 OPPOSITE REGION EXTENTS
rng_good_11.metal3bc_com_pre = rng_good_10.metal3bc_com_pre OR rng_good_11.metal3bc_com_pre_pre
rng_good_12.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_04 OPPOSITE REGION EXTENTS
rng_good_12.metal3bc_com_pre = rng_good_11.metal3bc_com_pre OR rng_good_12.metal3bc_com_pre_pre
rng_good_13.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_05 OPPOSITE REGION EXTENTS
rng_good_13.metal3bc_com_pre = rng_good_12.metal3bc_com_pre OR rng_good_13.metal3bc_com_pre_pre
rng_good_14.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_06 OPPOSITE REGION EXTENTS
rng_good_14.metal3bc_com_pre = rng_good_13.metal3bc_com_pre OR rng_good_14.metal3bc_com_pre_pre
rng_good_15.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_07 OPPOSITE REGION EXTENTS
rng_good_15.metal3bc_com_pre = rng_good_14.metal3bc_com_pre OR rng_good_15.metal3bc_com_pre_pre
rng_good_16.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_08 OPPOSITE REGION EXTENTS
rng_good_16.metal3bc_com_pre = rng_good_15.metal3bc_com_pre OR rng_good_16.metal3bc_com_pre_pre
rng_good_17.metal3bc_com_pre_pre = INTERNAL ringFocusLay_metal3bc_com_pre_dir ==M3L_09 OPPOSITE REGION EXTENTS
rng_good_17.metal3bc_com_pre = rng_good_16.metal3bc_com_pre OR rng_good_17.metal3bc_com_pre_pre
etchring_irr_metal3bc_com = ringFocusLay_metal3bc_com_pre NOT rng_good_17.metal3bc_com_pre
metal3bc_com_pre = metal3bc_non_etchring OR rng_good_17.metal3bc_com_pre


// Now we need to cope with M3_48 and M3_60
tmp_metal3_etr = metal3_com_pre AND metal3_etchring
tmp_metalc3_etr = metalc3_com_pre AND metalc3_etchring
tmp_metal3bc_etr = metal3bc_com_pre AND metal3bc_etchring

pgd_tmp_metal3_etr = ANGLE tmp_metal3_etr == gate_angle
pgd_tmp_metalc3_etr = ANGLE tmp_metalc3_etr == gate_angle
ogd_tmp_metal3bc_ter = ANGLE tmp_metal3bc_etr == non_gate_angle

tmp_m3bc_etr_space_pre = EXTERNAL pgd_tmp_metal3_etr pgd_tmp_metalc3_etr ==0.024 OPPOSITE REGION EXTENTS
ogd_tmp_m3bc_etr_space_pre = ANGLE tmp_m3bc_etr_space_pre == non_gate_angle
tmp_m3bc_etr_space = INTERNAL ogd_tmp_m3bc_etr_space_pre <M3_48 OPPOSITE REGION EXTENTS

metal3_etr_2b_shortened = tmp_metal3_etr INTERACT tmp_m3bc_etr_space
CMACRO drShrinkPGD metal3_etr_2b_shortened 0.18 0.18 metal3_etr_shortened
metal3_com = (metal3_com_pre NOT metal3_etr_2b_shortened) OR metal3_etr_shortened

metal3bc_com_pre1 = (metal3bc_com_pre NOT metal3_etr_2b_shortened) OR metal3_etr_shortened

CMACRO drLengthLTDirInEtchring tmp_metalc3_etr M3_60 non_gate_angle metalc3lt_m3_60
CMACRO drLengthLTDirInEtchring tmp_metal3bc_etr M3_60 non_gate_angle metal3bclt_m3_60

metalc3_com = metalc3_com_pre NOT metalc3lt_m3_60
metal3bc_com = metal3bc_com_pre1 NOT metal3bclt_m3_60


// ******************************************* Massaging metal4 **************************************************

// No massaging so far in 1273

metal4_com   = NOT INSIDE CELL METAL4   etchring_cells
metalc4_com  = NOT INSIDE CELL METALC4  etchring_cells
metal4bc_com = NOT INSIDE CELL METAL4BC etchring_cells



// ******************************************* Massaging metal5 **************************************************

// No massaging so far in 1273

metal5_com   = NOT INSIDE CELL METAL5   etchring_cells
metalc5_com  = NOT INSIDE CELL METALC5  etchring_cells
metal5bc_com = NOT INSIDE CELL METAL5BC etchring_cells



// ******************************************* Massaging metal6 **************************************************

metal6_etchring = INSIDE CELL METAL6 etchring_cells

pgd_metal6_etchring = ANGLE metal6_etchring == gate_angle
metal6_etr_remove_cand_pre = INTERNAL pgd_metal6_etchring ==0.09 OPPOSITE REGION

ogd_metal6_etr_remove_cand_pre = ANGLE metal6_etr_remove_cand_pre == non_gate_angle
metal6_etr_remove_cand = INTERNAL ogd_metal6_etr_remove_cand_pre ==0.134 OPPOSITE REGION

ogd_metal6_etr_remove_cand = ANGLE metal6_etr_remove_cand == non_gate_angle
m6_etr_target_marker = EXTERNAL ogd_metal6_etr_remove_cand ogd_metal6_etr_remove_cand_pre ==0.314 OPPOSITE REGION MEASURE ALL

metal6_etr_remove = metal6_etr_remove_cand INTERACT m6_etr_target_marker

metal6_com = METAL6 NOT metal6_etr_remove



// ******************************************* Massaging metal7 **************************************************


metal7_com = COPY METAL7


// ******************************** Extracting Chain Part from Etchring ******************************************

CMACRO drGrow etchring_hole 3.496 3.496 3.86 3.86 topMetChain_area_pre
topMetChain_area = topMetChain_area_pre AND ETCHRINGID

CMACRO drGrow etchring_hole 4.026 4.026 2.87 2.87 b4TopMetChain_area_pre
b4TopMetChain_area = b4TopMetChain_area_pre AND ETCHRINGID


// ******************************************* Massaging metal8 **************************************************

#IFDEF DOT6
  //metal8_com = NOT INSIDE CELL METAL8 etchring_cells
  metal8_com = COPY METAL8
#ELSE
   metal8_com_pre = NOT INSIDE CELL METAL8 etchring_cells
   metal8_chain = METAL8 AND b4TopMetChain_area
   metal8_com = metal8_com_pre OR metal8_chain
#ENDIF


// ******************************************* Massaging metal9 **************************************************

#IFDEF DOT5
   metal9_com = NOT INSIDE CELL METAL9 etchring_cells
#ENDIF

#IFDEF DOT4
   metal9_com_pre = NOT INSIDE CELL METAL9 etchring_cells
   metal9_chain = METAL9 AND topMetChain_area
   metal9_com = metal9_com_pre OR metal9_chain
#ENDIF

#IFDEF DOT6
   metal9_com = COPY METAL9
#ENDIF



// ******************************************* Massaging metal10 **************************************************

#IFNDEF DOT6
   CMACRO drRemoveRingShapesInEtchring metal10_etchring metal10_non_etchring etchring_metal10_ring_removed metal10_com
#ELSE
// No massaging needed for Dot 6
   metal10_com = COPY METAL10
#ENDIF



// ******************************************* Massaging metal11 **************************************************

#IFDEF DOT6
   metal11_com_pre = NOT INSIDE CELL METAL11 etchring_cells
   metal11_chain = METAL11 AND b4TopMetChain_area
   metal11_com = metal11_com_pre OR metal11_chain
#ELSE
   metal11_com = COPY METAL11
#ENDIF


// ******************************************* Massaging metal12 **************************************************

#IFDEF DOT6
   metal12_com_pre = NOT INSIDE CELL METAL12 etchring_cells
   metal12_chain = METAL12 AND topMetChain_area
   metal12_com = metal12_com_pre OR metal12_chain
#ENDIF


// ******************************************* Massaging Vias **************************************************

viacon_com = NOT INSIDE CELL VIACON etchring_cells
via0_com   = NOT INSIDE CELL VIA0   etchring_cells
via1_com   = NOT INSIDE CELL VIA1   etchring_cells
via2_com   = NOT INSIDE CELL VIA2   etchring_cells
via3_com   = NOT INSIDE CELL VIA3   etchring_cells
via4_com   = NOT INSIDE CELL VIA4   etchring_cells
via5_com   = NOT INSIDE CELL VIA5   etchring_cells
via6_com   = NOT INSIDE CELL VIA6   etchring_cells
via7_com   = NOT INSIDE CELL VIA7   etchring_cells
via8_com   = NOT INSIDE CELL VIA8   etchring_cells
via9_com   = NOT INSIDE CELL VIA9   etchring_cells
via10_com  = NOT INSIDE CELL VIA10  etchring_cells
via11_com  = NOT INSIDE CELL VIA11  etchring_cells
via12_com  = COPY VIA12
tv1_com    = NOT INSIDE CELL TV1    etchring_cells


// ************************ Extra Poly layers to handle PL checks in ER ****************

VARIABLE ETRPL_002 0.028 // Only allowed poly width in ER (PGD)

CMACRO drWidth poly_etchring ETRPL_002 gate_angle drETR_pgd_poly
drETR_ogd_poly = poly_etchring NOT drETR_pgd_poly
CMACRO drWidth poly_etchring ETRPL_002 non_gate_angle drETR_purely_ogd_poly

drETR_pgd_poly_incl_stub = poly_etchring NOT drETR_purely_ogd_poly
drETR_poly_stub = drETR_pgd_poly_incl_stub INTERACT drETR_ogd_poly
drETR_irr_poly = drETR_poly_stub OR drETR_purely_ogd_poly


polycon_com = COPY POLYCON
allnwell_com = COPY ALLNWELL
nwell_com = COPY NWELL
tratod_com = COPY TRATOD
polytd_com = COPY POLYTD
llgid_com = NOT INSIDE CELL LLGID diciso_cells
#ENDIF //_P12723_COMMON_ALL_TVF_

  // 
  //  Revision: 1.20 Mon Jan 12 10:57:13 2015 jhannouc
  //  Removed nactive_with_gates from DIC nested cell.
  // 
  //  Revision: 1.19 Tue Dec  2 12:33:39 2014 jhannouc
  //  Updated definition of TOPCELLBOUNDARY, no longer PRIMARY ONLY.
  // 
  //  Revision: 1.18 Fri May  9 16:06:50 2014 jhannouc
  //  Defined new label value for BHDD_601.
  // 
  //  Revision: 1.17 Thu Dec 19 11:53:09 2013 jhannouc
  //  Relaxed DR values for ULP_BNW_28 and ULP_BNW_29.
  // 
  //  Revision: 1.16 Wed Oct  9 14:14:45 2013 jhannouc
  //  Added definition of nactive_with_gate_ndnw to be used for NW_129 checks.
  // 
  //  Revision: 1.15 Thu Jul 18 18:18:25 2013 jhannouc
  //  Added definition of lvd1273_sramid.
  // 
  //  Revision: 1.14 Tue Jan  8 16:18:14 2013 nhkhan1
  //  added variables for VT checks
  // 
  //  Revision: 1.13 Wed Oct  3 16:47:04 2012 jhannouc
  //  Changed non_rect_gate_w_id_conv_e to use <=1 to pick up C-shaped gates that are covered by dummy gates.
  // 
  //  Revision: 1.12 Thu Sep 27 09:37:03 2012 jhannouc
  //  Commented out the definition of diffcon_com_pre; new definition is in p1273_common_all.
  // 
  //  Revision: 1.11 Tue Sep 11 12:00:27 2012 jhannouc
  //  Added the definition of enc_dummy_id_COMMON to identify pulled back rectangular gates as dummy gates.
  //  updated definitions of pgd_v3tr, pgd_v1tr and pgd_ulptr.
  //  PXL.BV: 1.58 Fri Aug 17 08:29:37 2012 oakin.
  // 
  //  Revision: 1.10 Mon Aug 13 09:08:55 2012 jhannouc
  //  Uncommented the correct definition of diffcon_com. Deleted the other layers that are now defined in p1273_common_all.
  // 
  //  Revision: 1.9 Tue Jul 24 11:52:17 2012 nhkhan1
  //  commented the _com front-end layers because these are already defined in common_all
  // 
  //  Revision: 1.8 Thu Jun  7 11:49:39 2012 jhannouc
  //  Needed to add the version of ICV this file is synched to.
  //  Note we are not maintaining waivers for all modules here.
  //  PXL.BV: 1.55 Thu May  3 14:57:02 2012 oakin
  // 
  //  Revision: 1.7 Fri May 25 15:13:09 2012 jhannouc
  //  Updated code for drFindDummyGate.
  //  Updated definition of diffcon_com.
  //  Defined TOPCELLBOUNDARY and other ulc/hdc related layers.
  //  Updated values for HD_BPC_*, ULC_PC_01 AND ULC_BPC_*.
  //  Added ogd and pgd values ULC/LVC/HPC/HDC_BPC_47.
  // 
  //  Revision: 1.6 Mon Apr 23 09:44:58 2012 jhannouc
  //  Changed A180Region layer to AnalogRegion (Since analog pitch is not 180).
  // 
  //  Revision: 1.5 Wed Apr 18 15:58:42 2012 jhannouc
  //  Added new NonDR values.
  //  Update NonDR values.
  //  Defined ulc and hdc related layers.
  //  Commented out prs_boundary.
  //  PXL.BV: 1.49 Tue Apr 17 10:03:42 2012 oakin
  // 
  //  Revision: 1.4 Tue Apr 17 14:48:17 2012 jhannouc
  //  Removed LLGID and LLGTR from their respective lists. See corresponding comment for further explanation.
  // 
  //  Revision: 1.3 Fri Mar 30 17:27:15 2012 jhannouc
  //  Cleaned up drFindDummyGate ulccode.
  // 
  //  Revision: 1.2 Mon Mar 12 09:44:07 2012 jhannouc
  //  Changed dr_poly_diff_enc_COMMON to exclude the PPP check because it is no needed and is causing the gates to be larger by drunit on each side.
  // 
  //  Revision: 1.1 Thu Feb 23 11:46:30 2012 jhannouc
  //  Initial checkin. Does not include etchring and DIC processing.
  //  PXL.BV: 1.39 Tue Dec  6 15:52:35 2011 oakin


#IFNDEF _P1273_COMMON_
#DEFINE _P1273_COMMON_

AnalogRegion = COPY V1PITCHID
TGRegion   = COPY V3PITCHID
XLRegion   = COPY ULPPITCHID

ALL73pitchRegion = (AnalogRegion OR TGRegion) OR XLRegion

// Poly extent after closing the gap with negative diff enclosure.
target_poly = (POLY NOT INTERACT (V3PITCHID OR V1PITCHID)) AND DIFF
ogd_poly_edges = ANGLE target_poly == non_gate_angle
ogd_diff_com = ANGLE DIFF == non_gate_angle
dr_poly_diff_enc_COMMON = ENCLOSURE ogd_poly_edges ogd_diff_com <= PL_13 OPPOSITE REGION EXTENTS
POLY_ext = EXTENTS (POLY OR dr_poly_diff_enc_COMMON)


//diffcon_com_pre = COPY DIFFCON
diffcon_com = diffcon_com_pre NOT ((pgd_nondrc_tcn OR pgd_nondrc_tcn_llg) OR ((pgd_v3tr OR pgd_v1tr) OR pgd_ulptr))

pactive = allnwell_com AND pdiff_com
nactive = ndiff_com NOT allnwell_com
active = pactive OR nactive

all_gate = active AND poly_com
ptap = pdiff_com NOT allnwell_com
ntap = ndiff_com AND allnwell_com
tap = ptap OR ntap

t_diff = active INTERACT poly_com
t_pactive = pactive INTERACT poly_com
t_nactive = nactive INTERACT poly_com
d_diff = active NOT t_diff

all_gate_ext = active AND POLY_ext
psd = pactive NOT all_gate_ext
nsd = nactive NOT all_gate_ext
all_sd = nsd OR psd

// Any pulled back gate, that is NOT part of the non rectangular gate, is considered dummy gate.
nonrect_all_gate = NOT RECTANGLE all_gate
os_half_edge_nonrect_all_gate = EXPAND EDGE (CONVEX EDGE nonrect_all_gate ==1) INSIDE BY drunit
enc_dummy_id_COMMON = dr_poly_diff_enc_COMMON NOT INTERACT os_half_edge_nonrect_all_gate
all_dummyIDs = POLYDUMMYID OR enc_dummy_id_COMMON


non_rect_gate_w_gcn0.drFindDummyGates.all_gate.all_sd =  NOT RECTANGLE all_gate 
non_rect_gate_w_gcn.drFindDummyGates.all_gate.all_sd =  INTERACT non_rect_gate_w_gcn0.drFindDummyGates.all_gate.all_sd POLYCON 
non_rect_gate_w_gcn_conv_e.drFindDummyGates.all_gate.all_sd =  CONVEX EDGE non_rect_gate_w_gcn.drFindDummyGates.all_gate.all_sd <= 1 
non_rect_gate_w_gcn_conv_pgd_e.drFindDummyGates.all_gate.all_sd =  ANGLE non_rect_gate_w_gcn_conv_e.drFindDummyGates.all_gate.all_sd ==gate_angle 
half_gate_of_non_rect.drFindDummyGates.all_gate.all_sd = INTERNAL non_rect_gate_w_gcn_conv_pgd_e.drFindDummyGates.all_gate.all_sd POLY <= max_poly_cd OPPOSITE REGION EXTENTS 
full_gate_of_non_rect.drFindDummyGates.all_gate.all_sd =  NOT non_rect_gate_w_gcn.drFindDummyGates.all_gate.all_sd half_gate_of_non_rect.drFindDummyGates.all_gate.all_sd 
real_full_gate_of_non_rect.drFindDummyGates.all_gate.all_sd =  NOT INTERACT full_gate_of_non_rect.drFindDummyGates.all_gate.all_sd POLYCON 
gate_all_polycon.drFindDummyGates.all_gate.all_sd =  INTERACT all_gate POLYCON SINGULAR ALSO 
gate_w_gcn =  NOT gate_all_polycon.drFindDummyGates.all_gate.all_sd real_full_gate_of_non_rect.drFindDummyGates.all_gate.all_sd 
pgd_POLY.drFindDummyGates.all_gate.all_sd =  ANGLE POLY == gate_angle 
non_rect_gate_w_id.drFindDummyGates.all_gate.all_sd =  non_rect_gate_w_gcn0.drFindDummyGates.all_gate.all_sd INTERACT all_dummyIDs SINGULAR ALSO 
non_rect_gate_w_id_conv_e.drFindDummyGates.all_gate.all_sd =  CONVEX EDGE non_rect_gate_w_id.drFindDummyGates.all_gate.all_sd <=1 
non_rect_gate_w_id_conv_pgd_e.drFindDummyGates.all_gate.all_sd =  ANGLE non_rect_gate_w_id_conv_e.drFindDummyGates.all_gate.all_sd == gate_angle 
half_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd =  INTERNAL non_rect_gate_w_id_conv_pgd_e.drFindDummyGates.all_gate.all_sd pgd_POLY.drFindDummyGates.all_gate.all_sd <= max_poly_cd OPPOSITE REGION EXTENTS 
full_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd =  NOT non_rect_gate_w_id.drFindDummyGates.all_gate.all_sd half_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd 
real_full_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd =  full_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd NOT INTERACT all_dummyIDs 
gate_dummyid =  (INTERACT all_gate all_dummyIDs SINGULAR ALSO) NOT real_full_gate_of_non_rect_id.drFindDummyGates.all_gate.all_sd 
nonrect_gate =  COPY global_empty_layer 
half_gate =  INTERACT all_gate all_sd ==1 


gate0 = all_gate NOT (((gate_w_gcn OR gate_dummyid) OR nonrect_gate) OR half_gate)
dummy_diode_gate = gate0 AND DIODEID
gate             = gate0 NOT dummy_diode_gate
all_dummy_gate   = all_gate NOT gate

ngate   = nactive AND gate
pgate   = pactive AND gate

// Gate is poly and diff; so there are non-rectangular gates.  the real gate is the only full gates, 
// including full parts of the non-rectangular ones
VARIABLE max_poly_cd_over2 max_poly_cd / 2
bad_edges0 = NOT COINCIDENT EDGE gate POLY
bad_edges  = ANGLE bad_edges0 == gate_angle
gate_w_bad_edge = INTERNAL bad_edges gate  <= max_poly_cd_over2 OPPOSITE PARALLEL ONLY REGION EXTENTS
dr_active_gate = gate NOT gate_w_bad_edge

nactive_with_gate = (INTERACT nactive ngate) NOT NES_ID
pactive_with_gate = INTERACT pactive pgate
real_nsd = COPY nsd
esdpickup = NWELLESD AND ndiff_com

// Exclude nactives with gates that are found in deepnwell.
nactive_with_gate_ndnw = nactive_with_gate NOT DEEPNWELL


// SRAM transition regions
VARIABLE trans_reg_ogd_dist (3*PL_02) + (PL_01 + BPL_01)/2

CMACRO drWidth TRDTOS DS_11 non_gate_angle pgd_trdtos
CMACRO drWidth TRDTOS trans_reg_ogd_dist gate_angle ogd_trdtos
cor_trdtos = TRDTOS NOT (pgd_trdtos OR ogd_trdtos)
pgd_nondrc_tcn = DIFFCON AND pgd_trdtos

// llg transition region
CMACRO drWidth LLGTR DS_11 non_gate_angle pgd_llgtr
CMACRO drWidth LLGTR trans_reg_ogd_dist gate_angle ogd_llgtr
cor_llgtr = LLGTR NOT (pgd_llgtr OR ogd_llgtr)
pgd_nondrc_tcn_llg = DIFFCON AND pgd_llgtr

// v3tr
VARIABLE v3trans_reg_ogd (3*DT_361)+DT_371+DT_372+DT_373+DT_362+DT_374+DT_363+DT_375+DT_364
VARIABLE v3trWidth 2*DT_11

CMACRO drWidth TRDTOV3 DT_11 non_gate_angle pgd_v3tr_1
CMACRO drWidth TRDTOV3 v3trWidth non_gate_angle pgd_v3tr_2
pgd_v3tr = pgd_v3tr_1 OR pgd_v3tr_2

CMACRO drWidth TRDTOV3 v3trans_reg_ogd gate_angle ogd_v3tr
cor_v3tr = TRDTOV3 NOT (pgd_v3tr OR ogd_v3tr)

// v1tr
VARIABLE v1trans_reg_ogd (2*DA_361)+DA_371+DA_372+2*DA_362+DA_373
VARIABLE v1trWidth 2*DA_11

CMACRO drWidth TRDTOV1 DA_11 non_gate_angle pgd_v1tr_1
CMACRO drWidth TRDTOV1 v1trWidth non_gate_angle pgd_v1tr_2
pgd_v1tr = pgd_v1tr_1 OR pgd_v1tr_2

CMACRO drWidth TRDTOV1 v1trans_reg_ogd gate_angle ogd_v1tr
cor_v1tr = TRDTOV1 NOT (pgd_v1tr OR ogd_v1tr)

// ulptr
VARIABLE ulptrWidth 2*DX_11

CMACRO drWidth TRDTOULP DX_11 non_gate_angle pgd_ulptr_1
CMACRO drWidth TRDTOULP ulptrWidth non_gate_angle pgd_ulptr_2
pgd_ulptr = pgd_ulptr_1 OR pgd_ulptr_2

CMACRO drWidth TRDTOULP DX_12 gate_angle ogd_ulptr
cor_ulptr = TRDTOULP NOT (pgd_ulptr OR ogd_ulptr)

all_pgd_tr = DFM COPY pgd_trdtos pgd_llgtr pgd_v3tr pgd_v1tr pgd_ulptr
all_pgd_nondrc_tr = DFM COPY pgd_nondrc_tcn pgd_nondrc_tcn_llg  pgd_v3tr pgd_v1tr pgd_ulptr


// Sram special selects
bc_boundary = INSIDE CELL CELLBOUNDARY bitcells PRIMARY ONLY
lv_bitcells = INSIDE CELL CELLBOUNDARY lvbitcells PRIMARY ONLY

// Ibar, Ybar selects
prs_boundary = INSIDE CELL CELLBOUNDARY iyprs_cells PRIMARY ONLY
prs_boundary_prsiy = INSIDE CELL  CELLBOUNDARY "c4_0_prsi" "c4_0_prsy" PRIMARY ONLY

esd_cb = INSIDE CELL CELLBOUNDARY esd_cells PRIMARY ONLY
gbnwell_cb = INSIDE CELL CELLBOUNDARY gbnwellcells PRIMARY ONLY
esd_cb_common = INSIDE CELL CELLBOUNDARY "y80desdan0base" "y80desdap0base" "y80desdan0" "y80desdap0" PRIMARY ONLY
tring_cb = INSIDE CELL CELLBOUNDARY tringcells PRIMARY ONLY

// HV gnacs
hv_gnac_boundaries = INSIDE CELL CELLBOUNDARY hvgnacs PRIMARY ONLY

// Define all transition regions and all poly id layers
dr_all_polyid = DFM COPY POLYOD V1PITCHID V3PITCHID ULPPITCHID LLGID
dr_all_trid = DFM COPY TRDTOS TRDTOV1 TRDTOV3 TRDTOULP LLGTR


// EOA/boundary for DRC
// if etchringid and eoa exists  use drawn eoa  must be present when etchringid is present */

boundary_com = TVF get_boundary ETCHRINGID EOA CELLBOUNDARY


// Define top cell boundary.
TOPCELLBOUNDARY = INSIDE CELL CELLBOUNDARY CALIBRE_TOP_CELL


// ULC and HDC related layers
ulc_tr2dig_id = INSIDE CELL TRDTOULP ulctr2digpgdcells PRIMARY ONLY
hdc1273_sramid = POLYOD INTERACT BC3RP10
ulc1273_sramid = SRAMID2 INTERACT BC3RP9
hpc1273_sramid = POLYOD INTERACT SRAM_XLV_ID
lvc1273_sramid = POLYOD INTERACT SRAM_ULV_ID
lvd1273_sramid = POLYOD INTERACT SRAM_LVDP_ID


// Non DR values used in runset
VARIABLE HD_NW_30 0.357
VARIABLE HD_J_15  0.1067
VARIABLE HD_K_24  0.357

VARIABLE HD_BPC_01 0.036
VARIABLE HD_BPC_46 0.023
VARIABLE HD_BPC_61 0.019
VARIABLE HD_BPC_81 0.0228

VARIABLE HD_BPL_11 0.014
VARIABLE HD_BDG_92 0.102

VARIABLE HD_DC_35  0.036
VARIABLE HD_BDC_02 0.057
VARIABLE UPC_DC_30  0.019
VARIABLE UPC_DC_35  0.019
VARIABLE UPC_BDC_36 0.019

variable bhdd_601 0.08

VARIABLE BHD_601  0.059   // SRAMID enclosure of SRAM diffcheck
VARIABLE BLV_601  0.080   // DS_67
VARIABLE BHD_602  0.033   // SRAMID space to first dig diffcheck in tr (PGD)
VARIABLE BLV_602  0.012   

VARIABLE ULC_PC_01   0.036
VARIABLE ULC_BPC_61  0.019
VARIABLE ULC_BDC_02  0.057 
VARIABLE ULC_BPC_81  0.0238
VARIABLE ULC_BPC_46  0.023
VARIABLE ULC_BDC_31  0.014
VARIABLE ULP_BNW_28  56
VARIABLE ULP_BNW_29  56
VARIABLE ULC_BPC_47p 0.023
VARIABLE ULC_BPC_47o 0.036
VARIABLE LVC_BPC_47p 0.032
VARIABLE LVC_BPC_47o 0.026
VARIABLE HPC_BPC_47p 0.032
VARIABLE HPC_BPC_47o 0.026
VARIABLE HDC_BPC_47p 0.023
VARIABLE HDC_BPC_47o 0.026

VARIABLE NV_PVMINWDSP UV1_01
VARIABLE NV_PVMINAREA UV1_05
VARIABLE NV_PVMINHOLE UV1_06


#ENDIF // _P1273_COMMON_



// this generates the single top-level boundary EOA or drawn or extent 
//TOPCELLBOUNDARY = INSIDE CELL CELLBOUNDARY CALIBRE_TOP_CELL PRIMARY ONLY 
//topBoundary = COPY densityBoundary

densityBoundary = TVF get_boundary ETCHRINGID EOA TOPCELLBOUNDARY


// for exceptions in tg or tgulv region
tg_region = OR V1PITCHID V3PITCHID TRDTOV1 TRDTOV3


VARIABLE rom_boundList 
    "x73msrom_bit"
    "x73msrom_bit_00"
    "x73msrom_bit_01"
    "x73msrom_bit_02"
    "x73msrom_bit_03"
    "x73msrom_bit_04"
    "x73msrom_bit_05"
    "x73msrom_bit_06" 
    "x73msrom_bit_07"
    "ip736rom_core_bitary_1x1_0"
    "ip736rom_core_bitary_1x1_1"
    "ip736rom_core_bitary_bitedge"
    "ip736rom_core_bitary_bitedge_F"
    "ip736rom_core_bitary_wlcon"
    "ip736rom_core_bitary_wlcon_F"

rom_bound = INSIDE CELL CELLBOUNDARY rom_boundList

 CMACRO drgenOutsideNotchFill densityBoundary g_IP_lay_ext.l1 g_IP_lay_ext.l2 

METAL0_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.001
METAL0_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL0_empty_layer_pre
METAL1_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0011
METAL1_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL1_empty_layer_pre
METAL2_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0012
METAL2_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL2_empty_layer_pre
METAL3_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0013
METAL3_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL3_empty_layer_pre
METAL4_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0014
METAL4_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL4_empty_layer_pre
METAL5_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0015
METAL5_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL5_empty_layer_pre
METAL6_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0016
METAL6_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL6_empty_layer_pre
METAL7_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0017
METAL7_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL7_empty_layer_pre
METAL8_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0018
METAL8_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL8_empty_layer_pre
METAL9_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0019
METAL9_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL9_empty_layer_pre
METAL10_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.002
METAL10_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL10_empty_layer_pre
METAL11_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0021
METAL11_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL11_empty_layer_pre
METAL12_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0022
METAL12_empty_layer = (EXTENT DRAWN ORIGINAL) NOT METAL12_empty_layer_pre
TM1_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0023
TM1_empty_layer = (EXTENT DRAWN ORIGINAL) NOT TM1_empty_layer_pre
DIFF_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0024
DIFF_empty_layer = (EXTENT DRAWN ORIGINAL) NOT DIFF_empty_layer_pre
NDIFF_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0025
NDIFF_empty_layer = (EXTENT DRAWN ORIGINAL) NOT NDIFF_empty_layer_pre
PDIFF_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0026
PDIFF_empty_layer = (EXTENT DRAWN ORIGINAL) NOT PDIFF_empty_layer_pre
POLY_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0027
POLY_empty_layer = (EXTENT DRAWN ORIGINAL) NOT POLY_empty_layer_pre
DIFFCON_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0028
DIFFCON_empty_layer = (EXTENT DRAWN ORIGINAL) NOT DIFFCON_empty_layer_pre
POLYCON_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0029
POLYCON_empty_layer = (EXTENT DRAWN ORIGINAL) NOT POLYCON_empty_layer_pre
VIACON_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.003
VIACON_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIACON_empty_layer_pre
VIA0_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0031
VIA0_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA0_empty_layer_pre
VIA1_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0032
VIA1_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA1_empty_layer_pre
VIA2_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0033
VIA2_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA2_empty_layer_pre
VIA3_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0034
VIA3_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA3_empty_layer_pre
VIA4_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0035
VIA4_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA4_empty_layer_pre
VIA5_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0036
VIA5_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA5_empty_layer_pre
VIA6_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0037
VIA6_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA6_empty_layer_pre
VIA7_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0038
VIA7_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA7_empty_layer_pre
VIA8_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0039
VIA8_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA8_empty_layer_pre
VIA9_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.004
VIA9_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA9_empty_layer_pre
VIA10_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0041
VIA10_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA10_empty_layer_pre
VIA11_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0042
VIA11_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA11_empty_layer_pre
VIA12_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0043
VIA12_empty_layer = (EXTENT DRAWN ORIGINAL) NOT VIA12_empty_layer_pre
CE1_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0044
CE1_empty_layer = (EXTENT DRAWN ORIGINAL) NOT CE1_empty_layer_pre
CE2_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0045
CE2_empty_layer = (EXTENT DRAWN ORIGINAL) NOT CE2_empty_layer_pre
CE3_empty_layer_pre = SIZE (EXTENT DRAWN ORIGINAL) BY 0.0046
CE3_empty_layer = (EXTENT DRAWN ORIGINAL) NOT CE3_empty_layer_pre

 METAL0_boundary_den  = COPY densityBoundary 
 METAL1_boundary_den  = COPY densityBoundary 
 METAL2_boundary_den  = COPY densityBoundary 
 METAL3_boundary_den  = COPY densityBoundary 
 METAL4_boundary_den  = COPY densityBoundary 
 METAL5_boundary_den  = COPY densityBoundary 
 METAL6_boundary_den  = COPY densityBoundary 
 METAL7_boundary_den  = COPY densityBoundary 
 METAL8_boundary_den  = COPY densityBoundary 
 METAL9_boundary_den  = COPY densityBoundary 
 METAL10_boundary_den  = COPY densityBoundary 
 METAL11_boundary_den  = COPY densityBoundary 
 METAL12_boundary_den  = COPY densityBoundary 
 TM1_boundary_den  = COPY densityBoundary 
 DIFF_boundary_den  = COPY densityBoundary 
 NDIFF_boundary_den  = COPY densityBoundary 
 PDIFF_boundary_den  = COPY densityBoundary 
 POLY_boundary_den  = COPY densityBoundary 
 DIFFCON_boundary_den  = COPY densityBoundary 
 POLYCON_boundary_den  = COPY densityBoundary 
 VIACON_boundary_den  = COPY densityBoundary 
 VIA0_boundary_den  = COPY densityBoundary 
 VIA1_boundary_den  = COPY densityBoundary 
 VIA2_boundary_den  = COPY densityBoundary 
 VIA3_boundary_den  = COPY densityBoundary 
 VIA4_boundary_den  = COPY densityBoundary 
 VIA5_boundary_den  = COPY densityBoundary 
 VIA6_boundary_den  = COPY densityBoundary 
 VIA7_boundary_den  = COPY densityBoundary 
 VIA8_boundary_den  = COPY densityBoundary 
 VIA9_boundary_den  = COPY densityBoundary 
 VIA10_boundary_den  = COPY densityBoundary 
 VIA11_boundary_den  = COPY densityBoundary 
 VIA12_boundary_den  = COPY densityBoundary 
 CE1_boundary_den  = COPY densityBoundary 
 CE2_boundary_den  = COPY densityBoundary 
 CE3_boundary_den  = COPY densityBoundary 

denIDpdiff = COPY PDIFFDENID
denIDndiff = COPY NDIFFDENID
denIDpoly = COPY POLYDENID
denIDpolycon = COPY POLYCONDENID
denIDdiffcon = COPY DIFFCONDENID
denIDvc = COPY VIACONDENID
denIDm0 = COPY METAL0DENID
denIDv0 = COPY VIA0DENID
denIDm1 = COPY METAL1DENID
denIDv1 = COPY VIA1DENID
denIDm2 = COPY METAL2DENID
denIDv2 = COPY VIA2DENID
denIDm3 = COPY METAL3DENID
denIDv3 = COPY VIA3DENID
denIDm4 = COPY METAL4DENID
denIDv4 = COPY VIA4DENID
denIDm5 = COPY METAL5DENID
denIDv5 = COPY VIA5DENID
denIDm6 = COPY METAL6DENID
denIDv6 = COPY VIA6DENID
denIDm7 = COPY METAL7DENID
denIDv7 = COPY VIA7DENID
denIDm8 = COPY METAL8DENID
denIDv8 = COPY VIA8DENID
denIDm9 = COPY METAL9DENID
denIDv9 = COPY VIA9DENID
denIDm10 = COPY METAL10DENID
denIDv10 = COPY VIA10DENID
denIDm11 = COPY METAL11DENID
denIDv11 = COPY VIA11DENID
denIDm12 = COPY METAL12DENID
denIDv12 = COPY VIA12DENID
denIDce1 = COPY CE1DENID
denIDce2 = COPY CE2DENID
denIDce3 = COPY CE3DENID
denIDtm1 = COPY TM1DENID

den_DIFF = COPY DIFF
den_NDIFF = COPY NDIFF
den_PDIFF = COPY PDIFF
den_POLY = COPY POLY
den_POLYCON = COPY POLYCON
den_DIFFCON = COPY DIFFCON
den_METAL0 = COPY METAL0BC
den_METAL1 = COPY METAL1BC
den_METAL2 = COPY METAL2BC
den_METAL3 = COPY METAL3BC
den_METAL4 = COPY METAL4BC
den_METAL5 = COPY METAL5BC
den_METAL6 = COPY METAL6BC
den_METAL7 = COPY METAL7BC
den_METAL8 = COPY METAL8BC
den_METAL9 = COPY METAL9BC
den_METAL10 = COPY METAL10BC
den_METAL11 = COPY METAL11BC
den_METAL12 = COPY METAL12BC
den_CE1 = COPY CE1
den_CE2 = COPY CE2
den_CE3 = COPY CE3
den_TM1 = COPY TM1BC
den_RDL = COPY RDL
den_VIACON = COPY VIACON
den_VIA0 = COPY VIA0
den_VIA1 = COPY VIA1
den_VIA2 = COPY VIA2
den_VIA3 = COPY VIA3
den_VIA4 = COPY VIA4
den_VIA5 = COPY VIA5
den_VIA6 = COPY VIA6
den_VIA7 = COPY VIA7
den_VIA8 = COPY VIA8
den_VIA9 = COPY VIA9
den_VIA10 = COPY VIA10
den_VIA11 = COPY VIA11
den_VIA12 = COPY VIA12
pgate_den = den_PDIFF AND den_POLY
ngate_den = den_NDIFF AND den_POLY
gate_den = ngate_den OR pgate_den
CMACRO drGrowOGD gate_den LDP_101 LDP_101 os_gate_den 
den_pdiff_exposed = den_PDIFF NOT os_gate_den
den_ndiff_exposed = den_NDIFF NOT os_gate_den
CMACRO drGrowOGD den_DIFFCON LDT_101 LDT_101 den_diffcon_os 
den_contact = den_diffcon_os OR den_POLYCON

    #DEFINE REG_EMPTY_LAYERS
    //Don't use AND layer == 0 as this is very time expensive
    //reg1_empty = AND METAL1 ==0
    //reg2_empty = AND METAL2 ==0
    //reg3_empty = AND METAL3 ==0
    //reg4_empty = AND METAL4 ==0
    //reg5_empty = AND METAL5 ==0
    //reg6_empty = AND METAL6 ==0
    // Reusing the empty layers generated above for the metal layers
    reg1_empty = COPY METAL1_empty_layer
    reg2_empty = COPY METAL2_empty_layer
    reg3_empty = COPY METAL3_empty_layer
    reg4_empty = COPY METAL4_empty_layer
    reg5_empty = COPY METAL5_empty_layer
    reg6_empty = COPY METAL6_empty_layer



// level sram type id's
//lev_SRAM_ULP_ID  = COPY SRAM_ULP_ID   // used to be SRAMID2 2.39
  lev_SRAM_HPDP_ID = COPY SRAM_HPDP_ID  // bc3rp5 82.35
  lev_SRAM_SDP_ID  = COPY SRAM_SDP_ID   // bc3rp6 82.36
  lev_SRAM_HDDP_ID = COPY SRAM_HDDP_ID  // bc3rp7 82.37
//lev_SRAM_ADP_ID  = COPY SRAM_ADP_ID   // bc3rp8 82.38
//lev_SRAM_ULC_ID  = COPY SRAM_ULC_ID   // bc3rp9 82.39
//lev_SRAM_HDC_ID  = COPY SRAM_HDC_ID   // BC3RP10 82.40
  lev_SRAM_LVC_ID  = COPY SRAM_LVC_ID   // used to be ULV 82.41
  lev_SRAM_HPC_ID  = COPY SRAM_HPC_ID   // used to be XLV 82.42
  lev_SRAM_UPC_ID  = COPY SRAM_UPC_ID   // used to be XPV 82.43
  lev_SRAM_HPC1_ID = COPY SRAM_HPC1_ID  // bc4rp4 82.44
  lev_SRAM_LVDP_ID = COPY SRAM_LVDP_ID  // bc4rp5 82.45

//lev_rfsram_bound = level(rfsram_bound);
//lev_rfsram_bound_bld731 = level(rfsram_bound_bld731);
//lev_rfsram_bound_ou = level(rfsram_bound_ou);
//lev_strom_bound = level(strom_bound);
//lev_fuse_bound = level(fuse_bound);

// No longer applies only to Anafi
  lev_rfsram_bound = FLATTEN (INSIDE CELL CELLBOUNDARY "x73rficfb")
  rfsram_bound_bld731 = COPY lev_rfsram_bound

lev_strom_bound = COPY global_empty_layer
lev_STTRAM_ID_bld631s2 = COPY global_empty_layer
lev_fuse_bound = COPY global_empty_layer

// tos transitions
//trdtos_ulp  = TRDTOS INTERACT lev_SRAM_ULP_ID
  trdtos_hpdp = TRDTOS INTERACT lev_SRAM_HPDP_ID
  trdtos_sdp  = TRDTOS INTERACT lev_SRAM_SDP_ID
  trdtos_hddp = TRDTOS INTERACT lev_SRAM_HDDP_ID
//trdtos_adp  = TRDTOS INTERACT lev_SRAM_ADP_ID
//trdtos_ulc  = TRDTOS INTERACT lev_SRAM_ULC_ID
//trdtos_hdc  = TRDTOS INTERACT lev_SRAM_HDC_ID
//trdtos_lvc  = TRDTOS INTERACT lev_SRAM_LVC_ID
  trdtos_hpc  = TRDTOS INTERACT lev_SRAM_HPC_ID
  trdtos_hpc1 = TRDTOS INTERACT lev_SRAM_HPC1_ID
  trdtos_lvdp = TRDTOS INTERACT lev_SRAM_LVDP_ID



/////////////////////////////////////////////////
//variables for density 
//this should be consistent with PRECESION
/////////////////////////////////////////////////

 VARIABLE DENSITY_PRECISION 10000 
 VARIABLE DENSITY_GRID 1/DENSITY_PRECISION 

  DMACRO drShrinkSeq inlayer north south east west outlayer {
    #IFDEF $DR_GATE_DIRECTION VERTICAL
    out_temp = SHRINK inlayer  TOP  BY north BOTTOM BY south
    outlayer = SHRINK out_temp LEFT BY west  RIGHT  BY east
    #ELSE
    out_temp = SHRINK inlayer  TOP  BY west  BOTTOM BY east
    outlayer = SHRINK out_temp LEFT BY north RIGHT  BY south
    #ENDIF
  }


DMACRO drGenerateRings extent_ Notchfill densityBoundary ipBoundary sizex sizey ring ipring bound winScale {
	//need temp variables
	VARIABLE sizex_t sizex/winScale	
	VARIABLE sizey_t sizey/winScale	

	#IFDEF $DR_GATE_DIRECTION VERTICAL
	CMACRO drGrow densityBoundary sizey_t sizey_t sizex_t sizex_t os_Boundary 
  CMACRO drShrinkSeq ipBoundary sizey_t sizey_t sizex_t sizex_t us_ipBoundary
	#ELSE	
	CMACRO drGrow densityBoundary sizex_t sizex_t sizey_t sizey_t os_Boundary 
  CMACRO drShrinkSeq ipBoundary sizex_t sizex_t sizey_t sizey_t us_ipBoundary
	#ENDIF

	copy_os_Boundary = copy os_Boundary

	// os_Iring.pre = os_Boundary NOT densityBoundary
	orig_bound = extent_ NOT Notchfill
	// os_Iring = os_Iring.pre AND orig_bound 

	//os_Extent = COPY global_empty_layer
	#IFDEF $DR_GATE_DIRECTION VERTICAL
	CMACRO drGrow extent_ sizey_t sizey_t sizex_t sizex_t os_Extent
	#ELSE	
	CMACRO drGrow extent_ sizex_t sizex_t sizey_t sizey_t os_Extent
	#ENDIF

	copy_os_Extent = copy os_Extent

	//need to add parts with if/ifdef 

	os_Oring = os_Extent not extent_

	ring = os_Oring or Notchfill
  ipring = ipBoundary NOT us_ipBoundary
	bound = densityBoundary OR (ring OR ipring)
}

// generate an outside notch regions.  Layer1 = extents, Layer2 = notch fill
DMACRO drgenOutsideNotchFill inlayer ol1 ol2 {
	ol1 = EXTENTS inlayer
	ol2 = ol1 not inlayer 
} 

// functions that takes template marker and upto 4 density regions and removes the overlap between them
// returns 6 regions 7 templates
DMACRO drDenRegRmvOvrlp
	template region1 region2 region3 region4 region5 region6
	denReg.r1 denReg.r2 denReg.r3 denReg.r4 denReg.r5 denReg.r6 denReg.t1 denReg.t2 denReg.t3 denReg.t4 denReg.t5 denReg.t6 denReg.t {

  denReg.r1 = region1 NOT template
  denReg.r2 = region2 NOT (region1 OR template)
  denReg.r3 = region3 NOT (region2 OR (region1 OR template))
  denReg.r4 = region4 NOT (region3 OR (region2 OR (region1 OR template)))
  denReg.r5 = region5 NOT (region4 OR (region3 OR (region2 OR (region1 OR template))))
  denReg.r6 = region6 NOT (region5 OR (region4 OR (region3 OR (region2 OR (region1 OR template)))))

  denReg.t1 = region1 AND template
  denReg.t2 = (region2 NOT region1) AND template
  denReg.t3 = (region3 NOT (region2 OR region1)) AND template
  denReg.t4 = (region4 NOT (region3 OR (region2 OR region1))) AND template
  denReg.t5 = (region5 NOT (region4 OR (region3 OR (region2 OR region1)))) AND template
  denReg.t6 = (region6 NOT (region5 OR (region4 OR (region3 OR (region2 OR region1))))) AND template
  denReg.t = template NOT (region6 OR (region5 OR (region4 OR (region3 OR (region2 OR region1))))) 
}


DMACRO drglobalDenMin
	dataLayer checkRegion 		//input layers
	ruleVal						//rule value
	rdbfile						//variable for rdb name
	{
	DENSITY dataLayer  
		< ruleVal/100
		INSIDE OF LAYER checkRegion
		COMBINE >= 0
		#IFDEF $DR_RDB_PATH
			RDB rdbfile
		#ELSE
			RDB density.rdb
		#ENDIF
	}

DMACRO drglobalDenMax
	dataLayer checkRegion 		//input layers
	ruleVal						//rule value
	rdbfile						//variable for rdb name
	{
	DENSITY dataLayer  
		> ruleVal/100
		INSIDE OF LAYER checkRegion
		COMBINE >= 0
		#IFDEF $DR_RDB_PATH
			RDB rdbfile
		#ELSE
			RDB density.rdb
		#ENDIF
	}

// removes the IP boundaries (from cell list) from the top boundary
DMACRO drdeleteIPCellBoundary in_layer1 topBoundary IPcell ol1 ol2 {
	ipcores = INSIDE CELL in_layer1 IPcell
	ol1 = topBoundary NOT ipcores
	ol2 = COPY ipcores
} 




//#IFDEF $DR_userOverrides_reuse
//	SVRF MESSAGE "-D- Using reuse user overrides"
//	INCLUDE $DR_userOverrides_reuse

//// Refer to default list in the svrf file for an example of the reuse user overrides file
//// The list should include cell names for each layer for which reuse flow will be applied.
//// 

//#ELSE 
	SVRF MESSAGE "-D- Not using reuse user overrides"
	
	//default list (start)  

VARIABLE g_IP_cell_list_DIFF "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_NDIFF "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_PDIFF "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_POLY "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_DIFFCON "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_POLYCON "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIACON "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL0BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA0 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL1BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA1 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL2BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA2 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL3BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA3 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL4BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA4 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL5BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA5 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL6BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA6 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL7BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA7 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL8BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA8 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL9BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA9 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL10BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA10 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL11BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA11 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_METAL12BC "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_VIA12 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_CE1 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_CE2 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_CE3 "insert_cell_name_here" "ip_core"
VARIABLE g_IP_cell_list_TM1BC "insert_cell_name_here" "ip_core"

	//default list (end)

//#ENDIF

 #IFDEF IP_REUSE 
IP_cell_siz {
    @ IP_cell_siz_DIFF: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_DIFF PRIMARY ONLY) < 100
    @ IP_cell_siz_NDIFF: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_NDIFF PRIMARY ONLY) < 100
    @ IP_cell_siz_PDIFF: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_PDIFF PRIMARY ONLY) < 100
    @ IP_cell_siz_POLY: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_POLY PRIMARY ONLY) < 100
    @ IP_cell_siz_DIFFCON: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_DIFFCON PRIMARY ONLY) < 100
    @ IP_cell_siz_POLYCON: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_POLYCON PRIMARY ONLY) < 100
    @ IP_cell_siz_VIACON: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIACON PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL0BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL0BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA0: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA0 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL1BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL1BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA1: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA1 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL2BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL2BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA2: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA2 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL3BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL3BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA3: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA3 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL4BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL4BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA4: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA4 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL5BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL5BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA5: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA5 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL6BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL6BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA6: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA6 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL7BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL7BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA7: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA7 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL8BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL8BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA8: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA8 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL9BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL9BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA9: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA9 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL10BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL10BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA10: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA10 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL11BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL11BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA11: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA11 PRIMARY ONLY) < 100
    @ IP_cell_siz_METAL12BC: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_METAL12BC PRIMARY ONLY) < 100
    @ IP_cell_siz_VIA12: Minimum Size of IP cells in either direction < 100
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_VIA12 PRIMARY ONLY) < 100
    @ IP_cell_siz_CE1: Minimum Size of IP cells in either direction < 200
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_CE1 PRIMARY ONLY) < 200
    @ IP_cell_siz_CE2: Minimum Size of IP cells in either direction < 200
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_CE2 PRIMARY ONLY) < 200
    @ IP_cell_siz_CE3: Minimum Size of IP cells in either direction < 200
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_CE3 PRIMARY ONLY) < 200
    @ IP_cell_siz_TM1BC: Minimum Size of IP cells in either direction < 200
    RECTANGLE (INSIDE CELL CELLBOUNDARY g_IP_cell_list_TM1BC PRIMARY ONLY) < 200
}
DRC CHECK MAP IP_cell_siz ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP IP_cell_siz OASIS 28 5034 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP IP_cell_siz GDSII 28 5034 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF // IP_REUSE
 
// 1273/M0-M12,TM1BC: Note that the BC coloring doesn't exist for some layers
// although it is in use for all layers m0-m12,tm1

#IFDEF IP_REUSE
// Data not within the IP blocks listed in g_IP_cell_list_* 
  _noip_DIFF = NOT INSIDE CELL DIFF g_IP_cell_list_DIFF
     ip_DIFF =     INSIDE CELL DIFF g_IP_cell_list_DIFF

  _noip_NDIFF = NOT INSIDE CELL NDIFF g_IP_cell_list_NDIFF
     ip_NDIFF =     INSIDE CELL NDIFF g_IP_cell_list_NDIFF

  _noip_PDIFF = NOT INSIDE CELL PDIFF g_IP_cell_list_PDIFF
     ip_PDIFF =     INSIDE CELL PDIFF g_IP_cell_list_PDIFF

  _noip_POLY = NOT INSIDE CELL POLY g_IP_cell_list_POLY
     ip_POLY =     INSIDE CELL POLY g_IP_cell_list_POLY

  _noip_DIFFCON = NOT INSIDE CELL DIFFCON g_IP_cell_list_DIFFCON
     ip_DIFFCON =     INSIDE CELL DIFFCON g_IP_cell_list_DIFFCON

  _noip_POLYCON = NOT INSIDE CELL POLYCON g_IP_cell_list_POLYCON
     ip_POLYCON =     INSIDE CELL POLYCON g_IP_cell_list_POLYCON

  _noip_VIACON = NOT INSIDE CELL VIACON g_IP_cell_list_VIACON
     ip_VIACON =     INSIDE CELL VIACON g_IP_cell_list_VIACON

  _noip_VIA0 = NOT INSIDE CELL VIA0 g_IP_cell_list_VIA0
     ip_VIA0 =     INSIDE CELL VIA0 g_IP_cell_list_VIA0

  _noip_VIA1 = NOT INSIDE CELL VIA1 g_IP_cell_list_VIA1
     ip_VIA1 =     INSIDE CELL VIA1 g_IP_cell_list_VIA1

  _noip_VIA2 = NOT INSIDE CELL VIA2 g_IP_cell_list_VIA2
     ip_VIA2 =     INSIDE CELL VIA2 g_IP_cell_list_VIA2

  _noip_VIA3 = NOT INSIDE CELL VIA3 g_IP_cell_list_VIA3
     ip_VIA3 =     INSIDE CELL VIA3 g_IP_cell_list_VIA3

  _noip_VIA4 = NOT INSIDE CELL VIA4 g_IP_cell_list_VIA4
     ip_VIA4 =     INSIDE CELL VIA4 g_IP_cell_list_VIA4

  _noip_VIA5 = NOT INSIDE CELL VIA5 g_IP_cell_list_VIA5
     ip_VIA5 =     INSIDE CELL VIA5 g_IP_cell_list_VIA5

  _noip_VIA6 = NOT INSIDE CELL VIA6 g_IP_cell_list_VIA6
     ip_VIA6 =     INSIDE CELL VIA6 g_IP_cell_list_VIA6

  _noip_VIA7 = NOT INSIDE CELL VIA7 g_IP_cell_list_VIA7
     ip_VIA7 =     INSIDE CELL VIA7 g_IP_cell_list_VIA7

  _noip_VIA8 = NOT INSIDE CELL VIA8 g_IP_cell_list_VIA8
     ip_VIA8 =     INSIDE CELL VIA8 g_IP_cell_list_VIA8

  _noip_VIA9 = NOT INSIDE CELL VIA9 g_IP_cell_list_VIA9
     ip_VIA9 =     INSIDE CELL VIA9 g_IP_cell_list_VIA9

  _noip_VIA10 = NOT INSIDE CELL VIA10 g_IP_cell_list_VIA10
     ip_VIA10 =     INSIDE CELL VIA10 g_IP_cell_list_VIA10

  _noip_VIA11 = NOT INSIDE CELL VIA11 g_IP_cell_list_VIA11
     ip_VIA11 =     INSIDE CELL VIA11 g_IP_cell_list_VIA11

  _noip_VIA12 = NOT INSIDE CELL VIA12 g_IP_cell_list_VIA12
     ip_VIA12 =     INSIDE CELL VIA12 g_IP_cell_list_VIA12

  _noip_CE1 = NOT INSIDE CELL CE1 g_IP_cell_list_CE1
     ip_CE1 =     INSIDE CELL CE1 g_IP_cell_list_CE1

  _noip_CE2 = NOT INSIDE CELL CE2 g_IP_cell_list_CE2
     ip_CE2 =     INSIDE CELL CE2 g_IP_cell_list_CE2

  _noip_CE3 = NOT INSIDE CELL CE3 g_IP_cell_list_CE3
     ip_CE3 =     INSIDE CELL CE3 g_IP_cell_list_CE3


  _noip_METAL3 = NOT INSIDE CELL METAL3BC g_IP_cell_list_METAL3BC
     ip_METAL3 =     INSIDE CELL METAL3BC g_IP_cell_list_METAL3BC

  _noip_METAL4 = NOT INSIDE CELL METAL4BC g_IP_cell_list_METAL4BC
     ip_METAL4 =     INSIDE CELL METAL4BC g_IP_cell_list_METAL4BC

  _noip_METAL5 = NOT INSIDE CELL METAL5BC g_IP_cell_list_METAL5BC
     ip_METAL5 =     INSIDE CELL METAL5BC g_IP_cell_list_METAL5BC

  _noip_METAL6 = NOT INSIDE CELL METAL6BC g_IP_cell_list_METAL6BC
     ip_METAL6 =     INSIDE CELL METAL6BC g_IP_cell_list_METAL6BC

  _noip_METAL7 = NOT INSIDE CELL METAL7BC g_IP_cell_list_METAL7BC
     ip_METAL7 =     INSIDE CELL METAL7BC g_IP_cell_list_METAL7BC

  _noip_METAL8 = NOT INSIDE CELL METAL8BC g_IP_cell_list_METAL8BC
     ip_METAL8 =     INSIDE CELL METAL8BC g_IP_cell_list_METAL8BC

  _noip_METAL9 = NOT INSIDE CELL METAL9BC g_IP_cell_list_METAL9BC
     ip_METAL9 =     INSIDE CELL METAL9BC g_IP_cell_list_METAL9BC

  _noip_METAL10 = NOT INSIDE CELL METAL10BC g_IP_cell_list_METAL10BC
     ip_METAL10 =     INSIDE CELL METAL10BC g_IP_cell_list_METAL10BC

  _noip_METAL11 = NOT INSIDE CELL METAL11BC g_IP_cell_list_METAL11BC
     ip_METAL11 =     INSIDE CELL METAL11BC g_IP_cell_list_METAL11BC

  _noip_METAL12 = NOT INSIDE CELL METAL12BC g_IP_cell_list_METAL12BC
     ip_METAL12 =     INSIDE CELL METAL12BC g_IP_cell_list_METAL12BC

  _noip_TM1 = NOT INSIDE CELL TM1BC g_IP_cell_list_TM1BC
     ip_TM1 =     INSIDE CELL TM1BC g_IP_cell_list_TM1BC


  _noip_METAL0 = (NOT INSIDE CELL METAL0BC g_IP_cell_list_METAL0BC) NOT METAL0PLUG
     ip_METAL0 = (    INSIDE CELL METAL0BC g_IP_cell_list_METAL0BC) NOT METAL0PLUG

  _noip_METAL1 = (NOT INSIDE CELL METAL1BC g_IP_cell_list_METAL1BC) NOT METAL1PLUG
     ip_METAL1 = (    INSIDE CELL METAL1BC g_IP_cell_list_METAL1BC) NOT METAL1PLUG

  _noip_METAL2 = (NOT INSIDE CELL METAL2BC g_IP_cell_list_METAL2BC) NOT METAL2PLUG
     ip_METAL2 = (    INSIDE CELL METAL2BC g_IP_cell_list_METAL2BC) NOT METAL2PLUG

#ELSE
// noip_LAYER is copy of original LAYER 
  _noip_DIFF = COPY DIFF
     ip_DIFF = AND DIFF == 0

  _noip_NDIFF = COPY NDIFF
     ip_NDIFF = AND NDIFF == 0

  _noip_PDIFF = COPY PDIFF
     ip_PDIFF = AND PDIFF == 0

  _noip_POLY = COPY POLY
     ip_POLY = AND POLY == 0

  _noip_DIFFCON = COPY DIFFCON
     ip_DIFFCON = AND DIFFCON == 0

  _noip_POLYCON = COPY POLYCON
     ip_POLYCON = AND POLYCON == 0

  _noip_VIACON = COPY VIACON
     ip_VIACON = AND VIACON == 0

  _noip_VIA0 = COPY VIA0
     ip_VIA0 = AND VIA0 == 0

  _noip_VIA1 = COPY VIA1
     ip_VIA1 = AND VIA1 == 0

  _noip_VIA2 = COPY VIA2
     ip_VIA2 = AND VIA2 == 0

  _noip_VIA3 = COPY VIA3
     ip_VIA3 = AND VIA3 == 0

  _noip_VIA4 = COPY VIA4
     ip_VIA4 = AND VIA4 == 0

  _noip_VIA5 = COPY VIA5
     ip_VIA5 = AND VIA5 == 0

  _noip_VIA6 = COPY VIA6
     ip_VIA6 = AND VIA6 == 0

  _noip_VIA7 = COPY VIA7
     ip_VIA7 = AND VIA7 == 0

  _noip_VIA8 = COPY VIA8
     ip_VIA8 = AND VIA8 == 0

  _noip_VIA9 = COPY VIA9
     ip_VIA9 = AND VIA9 == 0

  _noip_VIA10 = COPY VIA10
     ip_VIA10 = AND VIA10 == 0

  _noip_VIA11 = COPY VIA11
     ip_VIA11 = AND VIA11 == 0

  _noip_VIA12 = COPY VIA12
     ip_VIA12 = AND VIA12 == 0

  _noip_CE1 = COPY CE1
     ip_CE1 = AND CE1 == 0

  _noip_CE2 = COPY CE2
     ip_CE2 = AND CE2 == 0

  _noip_CE3 = COPY CE3
     ip_CE3 = AND CE3 == 0


  _noip_METAL3 = COPY METAL3BC
     ip_METAL3 = AND METAL3 == 0

  _noip_METAL4 = COPY METAL4BC
     ip_METAL4 = AND METAL4 == 0

  _noip_METAL5 = COPY METAL5BC
     ip_METAL5 = AND METAL5 == 0

  _noip_METAL6 = COPY METAL6BC
     ip_METAL6 = AND METAL6 == 0

  _noip_METAL7 = COPY METAL7BC
     ip_METAL7 = AND METAL7 == 0

  _noip_METAL8 = COPY METAL8BC
     ip_METAL8 = AND METAL8 == 0

  _noip_METAL9 = COPY METAL9BC
     ip_METAL9 = AND METAL9 == 0

  _noip_METAL10 = COPY METAL10BC
     ip_METAL10 = AND METAL10 == 0

  _noip_METAL11 = COPY METAL11BC
     ip_METAL11 = AND METAL11 == 0

  _noip_METAL12 = COPY METAL12BC
     ip_METAL12 = AND METAL12 == 0

  _noip_TM1 = COPY TM1BC
     ip_TM1 = AND TM1 == 0


  _noip_METAL0 = METAL0BC NOT METAL0PLUG
     ip_METAL0 = AND METAL0 == 0

  _noip_METAL1 = METAL1BC NOT METAL1PLUG
     ip_METAL1 = AND METAL1 == 0

  _noip_METAL2 = METAL2BC NOT METAL2PLUG
     ip_METAL2 = AND METAL2 == 0

#ENDIF

// intended blank lines
// 
// 
// 
// intended blank lines

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_DIFF 
   IP_bound_layers.DIFF.layer1 IP_bound_layers.DIFF.layer2 
 DIFF_boundary_den_reuse = COPY IP_bound_layers.DIFF.layer1 
 DIFF_ip_boundary        = COPY IP_bound_layers.DIFF.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_NDIFF 
   IP_bound_layers.NDIFF.layer1 IP_bound_layers.NDIFF.layer2 
 NDIFF_boundary_den_reuse = COPY IP_bound_layers.NDIFF.layer1 
 NDIFF_ip_boundary        = COPY IP_bound_layers.NDIFF.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_PDIFF 
   IP_bound_layers.PDIFF.layer1 IP_bound_layers.PDIFF.layer2 
 PDIFF_boundary_den_reuse = COPY IP_bound_layers.PDIFF.layer1 
 PDIFF_ip_boundary        = COPY IP_bound_layers.PDIFF.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_POLY 
   IP_bound_layers.POLY.layer1 IP_bound_layers.POLY.layer2 
 POLY_boundary_den_reuse = COPY IP_bound_layers.POLY.layer1 
 POLY_ip_boundary        = COPY IP_bound_layers.POLY.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_DIFFCON 
   IP_bound_layers.DIFFCON.layer1 IP_bound_layers.DIFFCON.layer2 
 DIFFCON_boundary_den_reuse = COPY IP_bound_layers.DIFFCON.layer1 
 DIFFCON_ip_boundary        = COPY IP_bound_layers.DIFFCON.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_POLYCON 
   IP_bound_layers.POLYCON.layer1 IP_bound_layers.POLYCON.layer2 
 POLYCON_boundary_den_reuse = COPY IP_bound_layers.POLYCON.layer1 
 POLYCON_ip_boundary        = COPY IP_bound_layers.POLYCON.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIACON 
   IP_bound_layers.VIACON.layer1 IP_bound_layers.VIACON.layer2 
 VIACON_boundary_den_reuse = COPY IP_bound_layers.VIACON.layer1 
 VIACON_ip_boundary        = COPY IP_bound_layers.VIACON.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL0BC 
   IP_bound_layers.METAL0BC.layer1 IP_bound_layers.METAL0BC.layer2 
 METAL0_boundary_den_reuse = COPY IP_bound_layers.METAL0BC.layer1 
 METAL0_ip_boundary        = COPY IP_bound_layers.METAL0BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA0 
   IP_bound_layers.VIA0.layer1 IP_bound_layers.VIA0.layer2 
 VIA0_boundary_den_reuse = COPY IP_bound_layers.VIA0.layer1 
 VIA0_ip_boundary        = COPY IP_bound_layers.VIA0.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL1BC 
   IP_bound_layers.METAL1BC.layer1 IP_bound_layers.METAL1BC.layer2 
 METAL1_boundary_den_reuse = COPY IP_bound_layers.METAL1BC.layer1 
 METAL1_ip_boundary        = COPY IP_bound_layers.METAL1BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA1 
   IP_bound_layers.VIA1.layer1 IP_bound_layers.VIA1.layer2 
 VIA1_boundary_den_reuse = COPY IP_bound_layers.VIA1.layer1 
 VIA1_ip_boundary        = COPY IP_bound_layers.VIA1.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL2BC 
   IP_bound_layers.METAL2BC.layer1 IP_bound_layers.METAL2BC.layer2 
 METAL2_boundary_den_reuse = COPY IP_bound_layers.METAL2BC.layer1 
 METAL2_ip_boundary        = COPY IP_bound_layers.METAL2BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA2 
   IP_bound_layers.VIA2.layer1 IP_bound_layers.VIA2.layer2 
 VIA2_boundary_den_reuse = COPY IP_bound_layers.VIA2.layer1 
 VIA2_ip_boundary        = COPY IP_bound_layers.VIA2.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL3BC 
   IP_bound_layers.METAL3BC.layer1 IP_bound_layers.METAL3BC.layer2 
 METAL3_boundary_den_reuse = COPY IP_bound_layers.METAL3BC.layer1 
 METAL3_ip_boundary        = COPY IP_bound_layers.METAL3BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA3 
   IP_bound_layers.VIA3.layer1 IP_bound_layers.VIA3.layer2 
 VIA3_boundary_den_reuse = COPY IP_bound_layers.VIA3.layer1 
 VIA3_ip_boundary        = COPY IP_bound_layers.VIA3.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL4BC 
   IP_bound_layers.METAL4BC.layer1 IP_bound_layers.METAL4BC.layer2 
 METAL4_boundary_den_reuse = COPY IP_bound_layers.METAL4BC.layer1 
 METAL4_ip_boundary        = COPY IP_bound_layers.METAL4BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA4 
   IP_bound_layers.VIA4.layer1 IP_bound_layers.VIA4.layer2 
 VIA4_boundary_den_reuse = COPY IP_bound_layers.VIA4.layer1 
 VIA4_ip_boundary        = COPY IP_bound_layers.VIA4.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL5BC 
   IP_bound_layers.METAL5BC.layer1 IP_bound_layers.METAL5BC.layer2 
 METAL5_boundary_den_reuse = COPY IP_bound_layers.METAL5BC.layer1 
 METAL5_ip_boundary        = COPY IP_bound_layers.METAL5BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA5 
   IP_bound_layers.VIA5.layer1 IP_bound_layers.VIA5.layer2 
 VIA5_boundary_den_reuse = COPY IP_bound_layers.VIA5.layer1 
 VIA5_ip_boundary        = COPY IP_bound_layers.VIA5.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL6BC 
   IP_bound_layers.METAL6BC.layer1 IP_bound_layers.METAL6BC.layer2 
 METAL6_boundary_den_reuse = COPY IP_bound_layers.METAL6BC.layer1 
 METAL6_ip_boundary        = COPY IP_bound_layers.METAL6BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA6 
   IP_bound_layers.VIA6.layer1 IP_bound_layers.VIA6.layer2 
 VIA6_boundary_den_reuse = COPY IP_bound_layers.VIA6.layer1 
 VIA6_ip_boundary        = COPY IP_bound_layers.VIA6.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL7BC 
   IP_bound_layers.METAL7BC.layer1 IP_bound_layers.METAL7BC.layer2 
 METAL7_boundary_den_reuse = COPY IP_bound_layers.METAL7BC.layer1 
 METAL7_ip_boundary        = COPY IP_bound_layers.METAL7BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA7 
   IP_bound_layers.VIA7.layer1 IP_bound_layers.VIA7.layer2 
 VIA7_boundary_den_reuse = COPY IP_bound_layers.VIA7.layer1 
 VIA7_ip_boundary        = COPY IP_bound_layers.VIA7.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL8BC 
   IP_bound_layers.METAL8BC.layer1 IP_bound_layers.METAL8BC.layer2 
 METAL8_boundary_den_reuse = COPY IP_bound_layers.METAL8BC.layer1 
 METAL8_ip_boundary        = COPY IP_bound_layers.METAL8BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA8 
   IP_bound_layers.VIA8.layer1 IP_bound_layers.VIA8.layer2 
 VIA8_boundary_den_reuse = COPY IP_bound_layers.VIA8.layer1 
 VIA8_ip_boundary        = COPY IP_bound_layers.VIA8.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL9BC 
   IP_bound_layers.METAL9BC.layer1 IP_bound_layers.METAL9BC.layer2 
 METAL9_boundary_den_reuse = COPY IP_bound_layers.METAL9BC.layer1 
 METAL9_ip_boundary        = COPY IP_bound_layers.METAL9BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA9 
   IP_bound_layers.VIA9.layer1 IP_bound_layers.VIA9.layer2 
 VIA9_boundary_den_reuse = COPY IP_bound_layers.VIA9.layer1 
 VIA9_ip_boundary        = COPY IP_bound_layers.VIA9.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL10BC 
   IP_bound_layers.METAL10BC.layer1 IP_bound_layers.METAL10BC.layer2 
 METAL10_boundary_den_reuse = COPY IP_bound_layers.METAL10BC.layer1 
 METAL10_ip_boundary        = COPY IP_bound_layers.METAL10BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA10 
   IP_bound_layers.VIA10.layer1 IP_bound_layers.VIA10.layer2 
 VIA10_boundary_den_reuse = COPY IP_bound_layers.VIA10.layer1 
 VIA10_ip_boundary        = COPY IP_bound_layers.VIA10.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL11BC 
   IP_bound_layers.METAL11BC.layer1 IP_bound_layers.METAL11BC.layer2 
 METAL11_boundary_den_reuse = COPY IP_bound_layers.METAL11BC.layer1 
 METAL11_ip_boundary        = COPY IP_bound_layers.METAL11BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA11 
   IP_bound_layers.VIA11.layer1 IP_bound_layers.VIA11.layer2 
 VIA11_boundary_den_reuse = COPY IP_bound_layers.VIA11.layer1 
 VIA11_ip_boundary        = COPY IP_bound_layers.VIA11.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_METAL12BC 
   IP_bound_layers.METAL12BC.layer1 IP_bound_layers.METAL12BC.layer2 
 METAL12_boundary_den_reuse = COPY IP_bound_layers.METAL12BC.layer1 
 METAL12_ip_boundary        = COPY IP_bound_layers.METAL12BC.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_VIA12 
   IP_bound_layers.VIA12.layer1 IP_bound_layers.VIA12.layer2 
 VIA12_boundary_den_reuse = COPY IP_bound_layers.VIA12.layer1 
 VIA12_ip_boundary        = COPY IP_bound_layers.VIA12.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_CE1 
   IP_bound_layers.CE1.layer1 IP_bound_layers.CE1.layer2 
 CE1_boundary_den_reuse = COPY IP_bound_layers.CE1.layer1 
 CE1_ip_boundary        = COPY IP_bound_layers.CE1.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_CE2 
   IP_bound_layers.CE2.layer1 IP_bound_layers.CE2.layer2 
 CE2_boundary_den_reuse = COPY IP_bound_layers.CE2.layer1 
 CE2_ip_boundary        = COPY IP_bound_layers.CE2.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_CE3 
   IP_bound_layers.CE3.layer1 IP_bound_layers.CE3.layer2 
 CE3_boundary_den_reuse = COPY IP_bound_layers.CE3.layer1 
 CE3_ip_boundary        = COPY IP_bound_layers.CE3.layer2 

 CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary g_IP_cell_list_TM1BC 
   IP_bound_layers.TM1BC.layer1 IP_bound_layers.TM1BC.layer2 
 TM1_boundary_den_reuse = COPY IP_bound_layers.TM1BC.layer1 
 TM1_ip_boundary        = COPY IP_bound_layers.TM1BC.layer2 


  CMACRO drdeleteIPCellBoundary CELLBOUNDARY densityBoundary "ip_core" IP_bound_layers.debug.layer1 IP_bound_layers.debug.layer2

debug_IPdeleted1 = COPY IP_bound_layers.debug.layer1
debug_IPdeleted2 = COPY IP_bound_layers.debug.layer2

ip_METAL0ALLOWOTC = INSIDE CELL METAL0BCALLOWOTC g_IP_cell_list_METAL0BC PRIMARY ONLY
ip_METAL1ALLOWOTC = INSIDE CELL METAL1BCALLOWOTC g_IP_cell_list_METAL1BC PRIMARY ONLY
ip_METAL2ALLOWOTC = INSIDE CELL METAL2BCALLOWOTC g_IP_cell_list_METAL2BC PRIMARY ONLY
ip_METAL3ALLOWOTC = INSIDE CELL METAL3BCALLOWOTC g_IP_cell_list_METAL3BC PRIMARY ONLY
ip_METAL4ALLOWOTC = INSIDE CELL METAL4BCALLOWOTC g_IP_cell_list_METAL4BC PRIMARY ONLY
ip_METAL5ALLOWOTC = INSIDE CELL METAL5BCALLOWOTC g_IP_cell_list_METAL5BC PRIMARY ONLY
ip_METAL6ALLOWOTC = INSIDE CELL METAL6BCALLOWOTC g_IP_cell_list_METAL6BC PRIMARY ONLY
ip_METAL7ALLOWOTC = INSIDE CELL METAL7BCALLOWOTC g_IP_cell_list_METAL7BC PRIMARY ONLY
ip_METAL8ALLOWOTC = INSIDE CELL METAL8BCALLOWOTC g_IP_cell_list_METAL8BC PRIMARY ONLY
ip_METAL9ALLOWOTC = INSIDE CELL METAL9BCALLOWOTC g_IP_cell_list_METAL9BC PRIMARY ONLY
ip_METAL10ALLOWOTC = INSIDE CELL METAL10BCALLOWOTC g_IP_cell_list_METAL10BC PRIMARY ONLY
ip_METAL11ALLOWOTC = INSIDE CELL METAL11BCALLOWOTC g_IP_cell_list_METAL11BC PRIMARY ONLY
ip_METAL12ALLOWOTC = INSIDE CELL METAL12BCALLOWOTC g_IP_cell_list_METAL12BC PRIMARY ONLY
ip_VIA0ALLOWOTC = INSIDE CELL VIA0ALLOWOTC g_IP_cell_list_VIA0 PRIMARY ONLY
ip_VIA1ALLOWOTC = INSIDE CELL VIA1ALLOWOTC g_IP_cell_list_VIA1 PRIMARY ONLY
ip_VIA2ALLOWOTC = INSIDE CELL VIA2ALLOWOTC g_IP_cell_list_VIA2 PRIMARY ONLY
ip_VIA3ALLOWOTC = INSIDE CELL VIA3ALLOWOTC g_IP_cell_list_VIA3 PRIMARY ONLY
ip_VIA4ALLOWOTC = INSIDE CELL VIA4ALLOWOTC g_IP_cell_list_VIA4 PRIMARY ONLY
ip_VIA5ALLOWOTC = INSIDE CELL VIA5ALLOWOTC g_IP_cell_list_VIA5 PRIMARY ONLY
ip_VIA6ALLOWOTC = INSIDE CELL VIA6ALLOWOTC g_IP_cell_list_VIA6 PRIMARY ONLY
ip_VIA7ALLOWOTC = INSIDE CELL VIA7ALLOWOTC g_IP_cell_list_VIA7 PRIMARY ONLY
ip_VIA8ALLOWOTC = INSIDE CELL VIA8ALLOWOTC g_IP_cell_list_VIA8 PRIMARY ONLY
ip_VIA9ALLOWOTC = INSIDE CELL VIA9ALLOWOTC g_IP_cell_list_VIA9 PRIMARY ONLY
ip_VIA10ALLOWOTC = INSIDE CELL VIA10ALLOWOTC g_IP_cell_list_VIA10 PRIMARY ONLY
ip_VIA11ALLOWOTC = INSIDE CELL VIA11ALLOWOTC g_IP_cell_list_VIA11 PRIMARY ONLY
ip_VIA12ALLOWOTC = INSIDE CELL VIA12ALLOWOTC g_IP_cell_list_VIA12 PRIMARY ONLY

ip_DIFFALLOWOTC = COPY global_empty_layer
ip_NDIFFALLOWOTC = COPY global_empty_layer
ip_PDIFFALLOWOTC = COPY global_empty_layer
ip_POLYALLOWOTC = COPY global_empty_layer
ip_DIFFCONALLOWOTC = COPY global_empty_layer
ip_POLYCONALLOWOTC = COPY global_empty_layer
ip_VIACONALLOWOTC = COPY global_empty_layer
ip_CE1ALLOWOTC = COPY global_empty_layer
ip_CE2ALLOWOTC = COPY global_empty_layer
ip_CE3ALLOWOTC = COPY global_empty_layer
ip_TM1ALLOWOTC = COPY global_empty_layer
ip_RDLALLOWOTC = COPY global_empty_layer



// DIFF OTC check BEGIN ------
overlap2rmv_DIFF = (_noip_DIFF AND DIFF_ip_boundary) AND (ip_DIFF OR ip_DIFFALLOWOTC)

OTC_DIFF {
    @ Multicore IP layer Exclusivity specified for DIFF is incorrect (OTC data)
    sized_DIFF_ip_boundary = SIZE DIFF_ip_boundary BY -1.96
    ( ( _noip_DIFF AND sized_DIFF_ip_boundary ) NOT ip_DIFF ) NOT ip_DIFFALLOWOTC
}

DRC CHECK MAP OTC_DIFF ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_DIFF OASIS  28 5001   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_DIFF GDSII  28 5001   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_DIFF = _noip_DIFF NOT overlap2rmv_DIFF
// DIFF OTC check END ------


// NDIFF OTC check BEGIN ------
overlap2rmv_NDIFF = (_noip_NDIFF AND NDIFF_ip_boundary) AND (ip_NDIFF OR ip_NDIFFALLOWOTC)

OTC_NDIFF {
    @ Multicore IP layer Exclusivity specified for NDIFF is incorrect (OTC data)
    sized_NDIFF_ip_boundary = SIZE NDIFF_ip_boundary BY -1.96
    ( ( _noip_NDIFF AND sized_NDIFF_ip_boundary ) NOT ip_NDIFF ) NOT ip_NDIFFALLOWOTC
}

DRC CHECK MAP OTC_NDIFF ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_NDIFF OASIS  28 5002   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_NDIFF GDSII  28 5002   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_NDIFF = _noip_NDIFF NOT overlap2rmv_NDIFF
// NDIFF OTC check END ------


// PDIFF OTC check BEGIN ------
overlap2rmv_PDIFF = (_noip_PDIFF AND PDIFF_ip_boundary) AND (ip_PDIFF OR ip_PDIFFALLOWOTC)

OTC_PDIFF {
    @ Multicore IP layer Exclusivity specified for PDIFF is incorrect (OTC data)
    sized_PDIFF_ip_boundary = SIZE PDIFF_ip_boundary BY -1.96
    ( ( _noip_PDIFF AND sized_PDIFF_ip_boundary ) NOT ip_PDIFF ) NOT ip_PDIFFALLOWOTC
}

DRC CHECK MAP OTC_PDIFF ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_PDIFF OASIS  28 5003   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_PDIFF GDSII  28 5003   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_PDIFF = _noip_PDIFF NOT overlap2rmv_PDIFF
// PDIFF OTC check END ------


// POLY OTC check BEGIN ------
overlap2rmv_POLY = (_noip_POLY AND POLY_ip_boundary) AND (ip_POLY OR ip_POLYALLOWOTC)

OTC_POLY {
    @ Multicore IP layer Exclusivity specified for POLY is incorrect (OTC data)
    sized_POLY_ip_boundary = SIZE POLY_ip_boundary BY -1.96
    ( ( _noip_POLY AND sized_POLY_ip_boundary ) NOT ip_POLY ) NOT ip_POLYALLOWOTC
}

DRC CHECK MAP OTC_POLY ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_POLY OASIS  28 5004   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_POLY GDSII  28 5004   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_POLY = _noip_POLY NOT overlap2rmv_POLY
// POLY OTC check END ------


// DIFFCON OTC check BEGIN ------
overlap2rmv_DIFFCON = (_noip_DIFFCON AND DIFFCON_ip_boundary) AND (ip_DIFFCON OR ip_DIFFCONALLOWOTC)

OTC_DIFFCON {
    @ Multicore IP layer Exclusivity specified for DIFFCON is incorrect (OTC data)
    sized_DIFFCON_ip_boundary = SIZE DIFFCON_ip_boundary BY -1.96
    ( ( _noip_DIFFCON AND sized_DIFFCON_ip_boundary ) NOT ip_DIFFCON ) NOT ip_DIFFCONALLOWOTC
}

DRC CHECK MAP OTC_DIFFCON ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_DIFFCON OASIS  28 5005   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_DIFFCON GDSII  28 5005   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_DIFFCON = _noip_DIFFCON NOT overlap2rmv_DIFFCON
// DIFFCON OTC check END ------


// POLYCON OTC check BEGIN ------
overlap2rmv_POLYCON = (_noip_POLYCON AND POLYCON_ip_boundary) AND (ip_POLYCON OR ip_POLYCONALLOWOTC)

OTC_POLYCON {
    @ Multicore IP layer Exclusivity specified for POLYCON is incorrect (OTC data)
    sized_POLYCON_ip_boundary = SIZE POLYCON_ip_boundary BY -1.96
    ( ( _noip_POLYCON AND sized_POLYCON_ip_boundary ) NOT ip_POLYCON ) NOT ip_POLYCONALLOWOTC
}

DRC CHECK MAP OTC_POLYCON ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_POLYCON OASIS  28 5006   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_POLYCON GDSII  28 5006   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_POLYCON = _noip_POLYCON NOT overlap2rmv_POLYCON
// POLYCON OTC check END ------


// VIACON OTC check BEGIN ------
overlap2rmv_VIACON = (_noip_VIACON AND VIACON_ip_boundary) AND (ip_VIACON OR ip_VIACONALLOWOTC)

OTC_VIACON {
    @ Multicore IP layer Exclusivity specified for VIACON is incorrect (OTC data)
    sized_VIACON_ip_boundary = SIZE VIACON_ip_boundary BY -1.96
    ( ( _noip_VIACON AND sized_VIACON_ip_boundary ) NOT ip_VIACON ) NOT ip_VIACONALLOWOTC
}

DRC CHECK MAP OTC_VIACON ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIACON OASIS  28 5007   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIACON GDSII  28 5007   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIACON = _noip_VIACON NOT overlap2rmv_VIACON
// VIACON OTC check END ------


// VIA0 OTC check BEGIN ------
overlap2rmv_VIA0 = (_noip_VIA0 AND VIA0_ip_boundary) AND (ip_VIA0 OR ip_VIA0ALLOWOTC)

OTC_VIA0 {
    @ Multicore IP layer Exclusivity specified for VIA0 is incorrect (OTC data)
    sized_VIA0_ip_boundary = SIZE VIA0_ip_boundary BY -1.96
    ( ( _noip_VIA0 AND sized_VIA0_ip_boundary ) NOT ip_VIA0 ) NOT ip_VIA0ALLOWOTC
}

DRC CHECK MAP OTC_VIA0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA0 OASIS  28 5008   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA0 GDSII  28 5008   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA0 = _noip_VIA0 NOT overlap2rmv_VIA0
// VIA0 OTC check END ------


// VIA1 OTC check BEGIN ------
overlap2rmv_VIA1 = (_noip_VIA1 AND VIA1_ip_boundary) AND (ip_VIA1 OR ip_VIA1ALLOWOTC)

OTC_VIA1 {
    @ Multicore IP layer Exclusivity specified for VIA1 is incorrect (OTC data)
    sized_VIA1_ip_boundary = SIZE VIA1_ip_boundary BY -1.96
    ( ( _noip_VIA1 AND sized_VIA1_ip_boundary ) NOT ip_VIA1 ) NOT ip_VIA1ALLOWOTC
}

DRC CHECK MAP OTC_VIA1 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA1 OASIS  28 5009   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA1 GDSII  28 5009   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA1 = _noip_VIA1 NOT overlap2rmv_VIA1
// VIA1 OTC check END ------


// VIA2 OTC check BEGIN ------
overlap2rmv_VIA2 = (_noip_VIA2 AND VIA2_ip_boundary) AND (ip_VIA2 OR ip_VIA2ALLOWOTC)

OTC_VIA2 {
    @ Multicore IP layer Exclusivity specified for VIA2 is incorrect (OTC data)
    sized_VIA2_ip_boundary = SIZE VIA2_ip_boundary BY -1.96
    ( ( _noip_VIA2 AND sized_VIA2_ip_boundary ) NOT ip_VIA2 ) NOT ip_VIA2ALLOWOTC
}

DRC CHECK MAP OTC_VIA2 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA2 OASIS  28 5010   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA2 GDSII  28 5010   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA2 = _noip_VIA2 NOT overlap2rmv_VIA2
// VIA2 OTC check END ------


// VIA3 OTC check BEGIN ------
overlap2rmv_VIA3 = (_noip_VIA3 AND VIA3_ip_boundary) AND (ip_VIA3 OR ip_VIA3ALLOWOTC)

OTC_VIA3 {
    @ Multicore IP layer Exclusivity specified for VIA3 is incorrect (OTC data)
    sized_VIA3_ip_boundary = SIZE VIA3_ip_boundary BY -1.96
    ( ( _noip_VIA3 AND sized_VIA3_ip_boundary ) NOT ip_VIA3 ) NOT ip_VIA3ALLOWOTC
}

DRC CHECK MAP OTC_VIA3 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA3 OASIS  28 5011   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA3 GDSII  28 5011   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA3 = _noip_VIA3 NOT overlap2rmv_VIA3
// VIA3 OTC check END ------


// VIA4 OTC check BEGIN ------
overlap2rmv_VIA4 = (_noip_VIA4 AND VIA4_ip_boundary) AND (ip_VIA4 OR ip_VIA4ALLOWOTC)

OTC_VIA4 {
    @ Multicore IP layer Exclusivity specified for VIA4 is incorrect (OTC data)
    sized_VIA4_ip_boundary = SIZE VIA4_ip_boundary BY -1.96
    ( ( _noip_VIA4 AND sized_VIA4_ip_boundary ) NOT ip_VIA4 ) NOT ip_VIA4ALLOWOTC
}

DRC CHECK MAP OTC_VIA4 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA4 OASIS  28 5012   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA4 GDSII  28 5012   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA4 = _noip_VIA4 NOT overlap2rmv_VIA4
// VIA4 OTC check END ------


// VIA5 OTC check BEGIN ------
overlap2rmv_VIA5 = (_noip_VIA5 AND VIA5_ip_boundary) AND (ip_VIA5 OR ip_VIA5ALLOWOTC)

OTC_VIA5 {
    @ Multicore IP layer Exclusivity specified for VIA5 is incorrect (OTC data)
    sized_VIA5_ip_boundary = SIZE VIA5_ip_boundary BY -1.96
    ( ( _noip_VIA5 AND sized_VIA5_ip_boundary ) NOT ip_VIA5 ) NOT ip_VIA5ALLOWOTC
}

DRC CHECK MAP OTC_VIA5 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA5 OASIS  28 5013   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA5 GDSII  28 5013   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA5 = _noip_VIA5 NOT overlap2rmv_VIA5
// VIA5 OTC check END ------


// VIA6 OTC check BEGIN ------
overlap2rmv_VIA6 = (_noip_VIA6 AND VIA6_ip_boundary) AND (ip_VIA6 OR ip_VIA6ALLOWOTC)

OTC_VIA6 {
    @ Multicore IP layer Exclusivity specified for VIA6 is incorrect (OTC data)
    sized_VIA6_ip_boundary = SIZE VIA6_ip_boundary BY -1.96
    ( ( _noip_VIA6 AND sized_VIA6_ip_boundary ) NOT ip_VIA6 ) NOT ip_VIA6ALLOWOTC
}

DRC CHECK MAP OTC_VIA6 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA6 OASIS  28 5014   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA6 GDSII  28 5014   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA6 = _noip_VIA6 NOT overlap2rmv_VIA6
// VIA6 OTC check END ------


// VIA7 OTC check BEGIN ------
overlap2rmv_VIA7 = (_noip_VIA7 AND VIA7_ip_boundary) AND (ip_VIA7 OR ip_VIA7ALLOWOTC)

OTC_VIA7 {
    @ Multicore IP layer Exclusivity specified for VIA7 is incorrect (OTC data)
    sized_VIA7_ip_boundary = SIZE VIA7_ip_boundary BY -1.96
    ( ( _noip_VIA7 AND sized_VIA7_ip_boundary ) NOT ip_VIA7 ) NOT ip_VIA7ALLOWOTC
}

DRC CHECK MAP OTC_VIA7 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA7 OASIS  28 5015   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA7 GDSII  28 5015   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA7 = _noip_VIA7 NOT overlap2rmv_VIA7
// VIA7 OTC check END ------


// VIA8 OTC check BEGIN ------
overlap2rmv_VIA8 = (_noip_VIA8 AND VIA8_ip_boundary) AND (ip_VIA8 OR ip_VIA8ALLOWOTC)

OTC_VIA8 {
    @ Multicore IP layer Exclusivity specified for VIA8 is incorrect (OTC data)
    sized_VIA8_ip_boundary = SIZE VIA8_ip_boundary BY -1.96
    ( ( _noip_VIA8 AND sized_VIA8_ip_boundary ) NOT ip_VIA8 ) NOT ip_VIA8ALLOWOTC
}

DRC CHECK MAP OTC_VIA8 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA8 OASIS  28 5016   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA8 GDSII  28 5016   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA8 = _noip_VIA8 NOT overlap2rmv_VIA8
// VIA8 OTC check END ------


// VIA9 OTC check BEGIN ------
overlap2rmv_VIA9 = (_noip_VIA9 AND VIA9_ip_boundary) AND (ip_VIA9 OR ip_VIA9ALLOWOTC)

OTC_VIA9 {
    @ Multicore IP layer Exclusivity specified for VIA9 is incorrect (OTC data)
    sized_VIA9_ip_boundary = SIZE VIA9_ip_boundary BY -1.96
    ( ( _noip_VIA9 AND sized_VIA9_ip_boundary ) NOT ip_VIA9 ) NOT ip_VIA9ALLOWOTC
}

DRC CHECK MAP OTC_VIA9 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA9 OASIS  28 5017   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA9 GDSII  28 5017   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA9 = _noip_VIA9 NOT overlap2rmv_VIA9
// VIA9 OTC check END ------


// VIA10 OTC check BEGIN ------
overlap2rmv_VIA10 = (_noip_VIA10 AND VIA10_ip_boundary) AND (ip_VIA10 OR ip_VIA10ALLOWOTC)

OTC_VIA10 {
    @ Multicore IP layer Exclusivity specified for VIA10 is incorrect (OTC data)
    sized_VIA10_ip_boundary = SIZE VIA10_ip_boundary BY -1.96
    ( ( _noip_VIA10 AND sized_VIA10_ip_boundary ) NOT ip_VIA10 ) NOT ip_VIA10ALLOWOTC
}

DRC CHECK MAP OTC_VIA10 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA10 OASIS  28 5018   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA10 GDSII  28 5018   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA10 = _noip_VIA10 NOT overlap2rmv_VIA10
// VIA10 OTC check END ------


// VIA11 OTC check BEGIN ------
overlap2rmv_VIA11 = (_noip_VIA11 AND VIA11_ip_boundary) AND (ip_VIA11 OR ip_VIA11ALLOWOTC)

OTC_VIA11 {
    @ Multicore IP layer Exclusivity specified for VIA11 is incorrect (OTC data)
    sized_VIA11_ip_boundary = SIZE VIA11_ip_boundary BY -1.96
    ( ( _noip_VIA11 AND sized_VIA11_ip_boundary ) NOT ip_VIA11 ) NOT ip_VIA11ALLOWOTC
}

DRC CHECK MAP OTC_VIA11 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA11 OASIS  28 5019   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA11 GDSII  28 5019   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA11 = _noip_VIA11 NOT overlap2rmv_VIA11
// VIA11 OTC check END ------


// VIA12 OTC check BEGIN ------
overlap2rmv_VIA12 = (_noip_VIA12 AND VIA12_ip_boundary) AND (ip_VIA12 OR ip_VIA12ALLOWOTC)

OTC_VIA12 {
    @ Multicore IP layer Exclusivity specified for VIA12 is incorrect (OTC data)
    sized_VIA12_ip_boundary = SIZE VIA12_ip_boundary BY -1.96
    ( ( _noip_VIA12 AND sized_VIA12_ip_boundary ) NOT ip_VIA12 ) NOT ip_VIA12ALLOWOTC
}

DRC CHECK MAP OTC_VIA12 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_VIA12 OASIS  28 5020   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_VIA12 GDSII  28 5020   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_VIA12 = _noip_VIA12 NOT overlap2rmv_VIA12
// VIA12 OTC check END ------


// CE1 OTC check BEGIN ------
overlap2rmv_CE1 = (_noip_CE1 AND CE1_ip_boundary) AND (ip_CE1 OR ip_CE1ALLOWOTC)

OTC_CE1 {
    @ Multicore IP layer Exclusivity specified for CE1 is incorrect (OTC data)
    sized_CE1_ip_boundary = SIZE CE1_ip_boundary BY -1.96
    ( ( _noip_CE1 AND sized_CE1_ip_boundary ) NOT ip_CE1 ) NOT ip_CE1ALLOWOTC
}

DRC CHECK MAP OTC_CE1 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_CE1 OASIS  28 5021   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_CE1 GDSII  28 5021   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_CE1 = _noip_CE1 NOT overlap2rmv_CE1
// CE1 OTC check END ------


// CE2 OTC check BEGIN ------
overlap2rmv_CE2 = (_noip_CE2 AND CE2_ip_boundary) AND (ip_CE2 OR ip_CE2ALLOWOTC)

OTC_CE2 {
    @ Multicore IP layer Exclusivity specified for CE2 is incorrect (OTC data)
    sized_CE2_ip_boundary = SIZE CE2_ip_boundary BY -1.96
    ( ( _noip_CE2 AND sized_CE2_ip_boundary ) NOT ip_CE2 ) NOT ip_CE2ALLOWOTC
}

DRC CHECK MAP OTC_CE2 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_CE2 OASIS  28 5022   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_CE2 GDSII  28 5022   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_CE2 = _noip_CE2 NOT overlap2rmv_CE2
// CE2 OTC check END ------


// CE3 OTC check BEGIN ------
overlap2rmv_CE3 = (_noip_CE3 AND CE3_ip_boundary) AND (ip_CE3 OR ip_CE3ALLOWOTC)

OTC_CE3 {
    @ Multicore IP layer Exclusivity specified for CE3 is incorrect (OTC data)
    sized_CE3_ip_boundary = SIZE CE3_ip_boundary BY -1.96
    ( ( _noip_CE3 AND sized_CE3_ip_boundary ) NOT ip_CE3 ) NOT ip_CE3ALLOWOTC
}

DRC CHECK MAP OTC_CE3 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_CE3 OASIS  28 5023   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_CE3 GDSII  28 5023   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_CE3 = _noip_CE3 NOT overlap2rmv_CE3
// CE3 OTC check END ------


// METAL3 OTC check BEGIN ------
overlap2rmv_METAL3 = (_noip_METAL3 AND METAL3_ip_boundary) AND (ip_METAL3 OR ip_METAL3ALLOWOTC)

OTC_METAL3 {
    @ Multicore IP layer Exclusivity specified for METAL3 is incorrect (OTC data)
    sized_METAL3_ip_boundary = SIZE METAL3_ip_boundary BY -1.96
    ( ( _noip_METAL3 AND sized_METAL3_ip_boundary ) NOT ip_METAL3 ) NOT ip_METAL3ALLOWOTC
}

DRC CHECK MAP OTC_METAL3 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL3 OASIS  28 5024   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL3 GDSII  28 5024   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL3 = _noip_METAL3 NOT overlap2rmv_METAL3
// METAL3 OTC check END ------


// METAL4 OTC check BEGIN ------
overlap2rmv_METAL4 = (_noip_METAL4 AND METAL4_ip_boundary) AND (ip_METAL4 OR ip_METAL4ALLOWOTC)

OTC_METAL4 {
    @ Multicore IP layer Exclusivity specified for METAL4 is incorrect (OTC data)
    sized_METAL4_ip_boundary = SIZE METAL4_ip_boundary BY -1.96
    ( ( _noip_METAL4 AND sized_METAL4_ip_boundary ) NOT ip_METAL4 ) NOT ip_METAL4ALLOWOTC
}

DRC CHECK MAP OTC_METAL4 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL4 OASIS  28 5025   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL4 GDSII  28 5025   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL4 = _noip_METAL4 NOT overlap2rmv_METAL4
// METAL4 OTC check END ------


// METAL5 OTC check BEGIN ------
overlap2rmv_METAL5 = (_noip_METAL5 AND METAL5_ip_boundary) AND (ip_METAL5 OR ip_METAL5ALLOWOTC)

OTC_METAL5 {
    @ Multicore IP layer Exclusivity specified for METAL5 is incorrect (OTC data)
    sized_METAL5_ip_boundary = SIZE METAL5_ip_boundary BY -1.96
    ( ( _noip_METAL5 AND sized_METAL5_ip_boundary ) NOT ip_METAL5 ) NOT ip_METAL5ALLOWOTC
}

DRC CHECK MAP OTC_METAL5 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL5 OASIS  28 5026   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL5 GDSII  28 5026   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL5 = _noip_METAL5 NOT overlap2rmv_METAL5
// METAL5 OTC check END ------


// METAL6 OTC check BEGIN ------
overlap2rmv_METAL6 = (_noip_METAL6 AND METAL6_ip_boundary) AND (ip_METAL6 OR ip_METAL6ALLOWOTC)

OTC_METAL6 {
    @ Multicore IP layer Exclusivity specified for METAL6 is incorrect (OTC data)
    sized_METAL6_ip_boundary = SIZE METAL6_ip_boundary BY -1.96
    ( ( _noip_METAL6 AND sized_METAL6_ip_boundary ) NOT ip_METAL6 ) NOT ip_METAL6ALLOWOTC
}

DRC CHECK MAP OTC_METAL6 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL6 OASIS  28 5027   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL6 GDSII  28 5027   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL6 = _noip_METAL6 NOT overlap2rmv_METAL6
// METAL6 OTC check END ------


// METAL7 OTC check BEGIN ------
overlap2rmv_METAL7 = (_noip_METAL7 AND METAL7_ip_boundary) AND (ip_METAL7 OR ip_METAL7ALLOWOTC)

OTC_METAL7 {
    @ Multicore IP layer Exclusivity specified for METAL7 is incorrect (OTC data)
    sized_METAL7_ip_boundary = SIZE METAL7_ip_boundary BY -1.96
    ( ( _noip_METAL7 AND sized_METAL7_ip_boundary ) NOT ip_METAL7 ) NOT ip_METAL7ALLOWOTC
}

DRC CHECK MAP OTC_METAL7 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL7 OASIS  28 5028   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL7 GDSII  28 5028   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL7 = _noip_METAL7 NOT overlap2rmv_METAL7
// METAL7 OTC check END ------


// METAL8 OTC check BEGIN ------
overlap2rmv_METAL8 = (_noip_METAL8 AND METAL8_ip_boundary) AND (ip_METAL8 OR ip_METAL8ALLOWOTC)

OTC_METAL8 {
    @ Multicore IP layer Exclusivity specified for METAL8 is incorrect (OTC data)
    sized_METAL8_ip_boundary = SIZE METAL8_ip_boundary BY -1.96
    ( ( _noip_METAL8 AND sized_METAL8_ip_boundary ) NOT ip_METAL8 ) NOT ip_METAL8ALLOWOTC
}

DRC CHECK MAP OTC_METAL8 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL8 OASIS  28 5029   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL8 GDSII  28 5029   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL8 = _noip_METAL8 NOT overlap2rmv_METAL8
// METAL8 OTC check END ------


// METAL9 OTC check BEGIN ------
overlap2rmv_METAL9 = (_noip_METAL9 AND METAL9_ip_boundary) AND (ip_METAL9 OR ip_METAL9ALLOWOTC)

OTC_METAL9 {
    @ Multicore IP layer Exclusivity specified for METAL9 is incorrect (OTC data)
    sized_METAL9_ip_boundary = SIZE METAL9_ip_boundary BY -1.96
    ( ( _noip_METAL9 AND sized_METAL9_ip_boundary ) NOT ip_METAL9 ) NOT ip_METAL9ALLOWOTC
}

DRC CHECK MAP OTC_METAL9 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL9 OASIS  28 5030   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL9 GDSII  28 5030   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL9 = _noip_METAL9 NOT overlap2rmv_METAL9
// METAL9 OTC check END ------


// METAL10 OTC check BEGIN ------
overlap2rmv_METAL10 = (_noip_METAL10 AND METAL10_ip_boundary) AND (ip_METAL10 OR ip_METAL10ALLOWOTC)

OTC_METAL10 {
    @ Multicore IP layer Exclusivity specified for METAL10 is incorrect (OTC data)
    sized_METAL10_ip_boundary = SIZE METAL10_ip_boundary BY -1.96
    ( ( _noip_METAL10 AND sized_METAL10_ip_boundary ) NOT ip_METAL10 ) NOT ip_METAL10ALLOWOTC
}

DRC CHECK MAP OTC_METAL10 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL10 OASIS  28 5031   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL10 GDSII  28 5031   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL10 = _noip_METAL10 NOT overlap2rmv_METAL10
// METAL10 OTC check END ------


// METAL11 OTC check BEGIN ------
overlap2rmv_METAL11 = (_noip_METAL11 AND METAL11_ip_boundary) AND (ip_METAL11 OR ip_METAL11ALLOWOTC)

OTC_METAL11 {
    @ Multicore IP layer Exclusivity specified for METAL11 is incorrect (OTC data)
    sized_METAL11_ip_boundary = SIZE METAL11_ip_boundary BY -1.96
    ( ( _noip_METAL11 AND sized_METAL11_ip_boundary ) NOT ip_METAL11 ) NOT ip_METAL11ALLOWOTC
}

DRC CHECK MAP OTC_METAL11 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL11 OASIS  28 5032   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL11 GDSII  28 5032   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL11 = _noip_METAL11 NOT overlap2rmv_METAL11
// METAL11 OTC check END ------


// METAL12 OTC check BEGIN ------
overlap2rmv_METAL12 = (_noip_METAL12 AND METAL12_ip_boundary) AND (ip_METAL12 OR ip_METAL12ALLOWOTC)

OTC_METAL12 {
    @ Multicore IP layer Exclusivity specified for METAL12 is incorrect (OTC data)
    sized_METAL12_ip_boundary = SIZE METAL12_ip_boundary BY -1.96
    ( ( _noip_METAL12 AND sized_METAL12_ip_boundary ) NOT ip_METAL12 ) NOT ip_METAL12ALLOWOTC
}

DRC CHECK MAP OTC_METAL12 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL12 OASIS  28 5033   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL12 GDSII  28 5033   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL12 = _noip_METAL12 NOT overlap2rmv_METAL12
// METAL12 OTC check END ------


// TM1 OTC check BEGIN ------
overlap2rmv_TM1 = (_noip_TM1 AND TM1_ip_boundary) AND (ip_TM1 OR ip_TM1ALLOWOTC)

OTC_TM1 {
    @ Multicore IP layer Exclusivity specified for TM1 is incorrect (OTC data)
    sized_TM1_ip_boundary = SIZE TM1_ip_boundary BY -1.96
    ( ( _noip_TM1 AND sized_TM1_ip_boundary ) NOT ip_TM1 ) NOT ip_TM1ALLOWOTC
}

DRC CHECK MAP OTC_TM1 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_TM1 OASIS  28 5034   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_TM1 GDSII  28 5034   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_TM1 = _noip_TM1 NOT overlap2rmv_TM1
// TM1 OTC check END ------


// METAL0 OTC check BEGIN ------
overlap2rmv_METAL0 = (_noip_METAL0 AND METAL0_ip_boundary) AND (ip_METAL0 OR ip_METAL0ALLOWOTC)

OTC_METAL0 {
    @ Multicore IP layer Exclusivity specified for METAL0 is incorrect (OTC data)
    sized_METAL0_ip_boundary = SIZE METAL0_ip_boundary BY -1.96
    ( ( _noip_METAL0 AND sized_METAL0_ip_boundary ) NOT ip_METAL0 ) NOT ip_METAL0ALLOWOTC
}

DRC CHECK MAP OTC_METAL0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL0 OASIS  28 5035   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL0 GDSII  28 5035   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL0 = _noip_METAL0 NOT overlap2rmv_METAL0
// METAL0 OTC check END ------


// METAL1 OTC check BEGIN ------
overlap2rmv_METAL1 = (_noip_METAL1 AND METAL1_ip_boundary) AND (ip_METAL1 OR ip_METAL1ALLOWOTC)

OTC_METAL1 {
    @ Multicore IP layer Exclusivity specified for METAL1 is incorrect (OTC data)
    sized_METAL1_ip_boundary = SIZE METAL1_ip_boundary BY -1.96
    ( ( _noip_METAL1 AND sized_METAL1_ip_boundary ) NOT ip_METAL1 ) NOT ip_METAL1ALLOWOTC
}

DRC CHECK MAP OTC_METAL1 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL1 OASIS  28 5036   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL1 GDSII  28 5036   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL1 = _noip_METAL1 NOT overlap2rmv_METAL1
// METAL1 OTC check END ------


// METAL2 OTC check BEGIN ------
overlap2rmv_METAL2 = (_noip_METAL2 AND METAL2_ip_boundary) AND (ip_METAL2 OR ip_METAL2ALLOWOTC)

OTC_METAL2 {
    @ Multicore IP layer Exclusivity specified for METAL2 is incorrect (OTC data)
    sized_METAL2_ip_boundary = SIZE METAL2_ip_boundary BY -1.96
    ( ( _noip_METAL2 AND sized_METAL2_ip_boundary ) NOT ip_METAL2 ) NOT ip_METAL2ALLOWOTC
}

DRC CHECK MAP OTC_METAL2 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP OTC_METAL2 OASIS  28 5037   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP OTC_METAL2 GDSII  28 5037   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

noip_METAL2 = _noip_METAL2 NOT overlap2rmv_METAL2
// METAL2 OTC check END ------


#IFDEF $DR_DEBUG YES
METAL0 {
    COPY METAL0
}
DRC CHECK MAP METAL0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP METAL0 OASIS 55 0 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP METAL0 GDSII 55 0 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
#IFDEF $DR_DEBUG YES
noip_METAL0 {
    COPY noip_METAL0
}
DRC CHECK MAP noip_METAL0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP noip_METAL0 OASIS 55 1 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP noip_METAL0 GDSII 55 1 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
#IFDEF $DR_DEBUG YES
ip_METAL0 {
    COPY ip_METAL0
}
DRC CHECK MAP ip_METAL0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP ip_METAL0 OASIS 55 2 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP ip_METAL0 GDSII 55 2 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
#IFDEF $DR_DEBUG YES
METAL0BCALLOWOTC {
    COPY METAL0BCALLOWOTC
}
DRC CHECK MAP METAL0BCALLOWOTC ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP METAL0BCALLOWOTC OASIS 100 290 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP METAL0BCALLOWOTC GDSII 100 290 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
#IFDEF $DR_DEBUG YES
ip_METAL0ALLOWOTC {
    COPY ip_METAL0ALLOWOTC
}
DRC CHECK MAP ip_METAL0ALLOWOTC ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP ip_METAL0ALLOWOTC OASIS 100 297 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP ip_METAL0ALLOWOTC GDSII 100 297 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
#IFDEF $DR_DEBUG YES
overlap2rmv_METAL0 {
    COPY overlap2rmv_METAL0
}
DRC CHECK MAP overlap2rmv_METAL0 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP overlap2rmv_METAL0 OASIS 100 301 $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP overlap2rmv_METAL0 GDSII 100 301 $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF
// These derivations are used for ldmax
iptc_METAL0BCALLOWOTC = INSIDE CELL METAL0BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL1BCALLOWOTC = INSIDE CELL METAL1BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL2BCALLOWOTC = INSIDE CELL METAL2BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL3BCALLOWOTC = INSIDE CELL METAL3BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL4BCALLOWOTC = INSIDE CELL METAL4BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL5BCALLOWOTC = INSIDE CELL METAL5BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL6BCALLOWOTC = INSIDE CELL METAL6BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL7BCALLOWOTC = INSIDE CELL METAL7BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL8BCALLOWOTC = INSIDE CELL METAL8BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL9BCALLOWOTC = INSIDE CELL METAL9BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL10BCALLOWOTC = INSIDE CELL METAL10BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL11BCALLOWOTC = INSIDE CELL METAL11BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_METAL12BCALLOWOTC = INSIDE CELL METAL12BCALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA0ALLOWOTC = INSIDE CELL VIA0ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA1ALLOWOTC = INSIDE CELL VIA1ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA2ALLOWOTC = INSIDE CELL VIA2ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA3ALLOWOTC = INSIDE CELL VIA3ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA4ALLOWOTC = INSIDE CELL VIA4ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA5ALLOWOTC = INSIDE CELL VIA5ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA6ALLOWOTC = INSIDE CELL VIA6ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA7ALLOWOTC = INSIDE CELL VIA7ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA8ALLOWOTC = INSIDE CELL VIA8ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA9ALLOWOTC = INSIDE CELL VIA9ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA10ALLOWOTC = INSIDE CELL VIA10ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA11ALLOWOTC = INSIDE CELL VIA11ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY
iptc_VIA12ALLOWOTC = INSIDE CELL VIA12ALLOWOTC CALIBRE_TOP_CELL PRIMARY ONLY


#IFDEF $DRC_SELECT
  INCLUDE $select_check_file
#ENDIF



//*	*	*	*	*	*
//*	*  BEGIN GD checks	*	*
//*	*	*	*	*	*
#IFNDEF $DRC_SELECT
  #DEFINE RUN_GD
#ENDIF
#IFDEF RUN_GD
  SVRF MESSAGE "-I- GD rules enabled!"
#IFDEF IP_REUSE // regenerate exposed diffs
all_pgate = PDIFF AND POLY
all_ngate = NDIFF AND POLY
all_gate_ = all_ngate OR all_pgate
all_gate_logic = all_gate_ NOT (((SRAM_HPDP_ID OR SRAM_SDP_ID) OR SRAM_HDDP_ID) OR SRAM_LVDP_ID)
all_gate_dpram = all_gate_ AND (((SRAM_HPDP_ID OR SRAM_SDP_ID) OR SRAM_HDDP_ID) OR SRAM_LVDP_ID)
 #IFDEF $DR_GATE_DIRECTION VERTICAL 
all_os_gate_logic = GROW all_gate_logic RIGHT BY LDP_101 LEFT BY LDP_101 TOP BY 0 BOTTOM BY 0
 #ELSE 
all_os_gate_logic = GROW all_gate_logic RIGHT BY 0 LEFT BY 0 TOP BY LDP_101 BOTTOM BY LDP_101
 #ENDIF 
 #IFDEF $DR_GATE_DIRECTION VERTICAL 
all_os_gate_dpram = GROW all_gate_dpram RIGHT BY LDP_102 LEFT BY LDP_102 TOP BY 0 BOTTOM BY 0
 #ELSE 
all_os_gate_dpram = GROW all_gate_dpram RIGHT BY 0 LEFT BY 0 TOP BY LDP_102 BOTTOM BY LDP_102
 #ENDIF 
all_os_gate = all_os_gate_logic OR all_os_gate_dpram
pdiff_exposed = PDIFF NOT all_os_gate
ndiff_exposed = NDIFF NOT all_os_gate
#ELSE
pdiff_exposed = COPY den_pdiff_exposed
ndiff_exposed = COPY den_ndiff_exposed
#ENDIF // IFDEF IP_REUSE


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/runset_libs/x12dev_drwork_rst/Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.txt




GD_01 { @ ^GD_01_ERROR
  CMACRO  drglobalDenMin pdiff_exposed densityBoundary GD_01 "$DR_RDB_PATH/GD_01_density.rdb"
}
DRC CHECK MAP GD_01 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_01 OASIS  150 1001   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_01 GDSII  150 1001   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_02 { @ ^GD_02_ERROR
  CMACRO  drglobalDenMin ndiff_exposed densityBoundary GD_02 "$DR_RDB_PATH/GD_02_density.rdb"
}
DRC CHECK MAP GD_02 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_02 OASIS  150 1002   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_02 GDSII  150 1002   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_100 { @ ^GD_100_ERROR
  CMACRO  drglobalDenMin METAL0BC densityBoundary GD_100 "$DR_RDB_PATH/GD_100_density.rdb"
}
DRC CHECK MAP GD_100 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_100 OASIS  150 1100   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_100 GDSII  150 1100   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_101 { @ ^GD_101_ERROR
  CMACRO  drglobalDenMin METAL1BC densityBoundary GD_101 "$DR_RDB_PATH/GD_101_density.rdb"
}
DRC CHECK MAP GD_101 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_101 OASIS  150 1101   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_101 GDSII  150 1101   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_102 { @ ^GD_102_ERROR
  CMACRO  drglobalDenMin METAL2BC densityBoundary GD_102 "$DR_RDB_PATH/GD_102_density.rdb"
}
DRC CHECK MAP GD_102 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_102 OASIS  150 1102   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_102 GDSII  150 1102   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_103 { @ ^GD_103_ERROR
  CMACRO  drglobalDenMin METAL3BC densityBoundary GD_103 "$DR_RDB_PATH/GD_103_density.rdb"
}
DRC CHECK MAP GD_103 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_103 OASIS  150 1103   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_103 GDSII  150 1103   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_104 { @ ^GD_104_ERROR
  CMACRO  drglobalDenMin METAL4BC densityBoundary GD_104 "$DR_RDB_PATH/GD_104_density.rdb"
}
DRC CHECK MAP GD_104 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_104 OASIS  150 1104   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_104 GDSII  150 1104   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_105 { @ ^GD_105_ERROR
  CMACRO  drglobalDenMin METAL5BC densityBoundary GD_105 "$DR_RDB_PATH/GD_105_density.rdb"
}
DRC CHECK MAP GD_105 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_105 OASIS  150 1105   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_105 GDSII  150 1105   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_106 { @ ^GD_106_ERROR
  CMACRO  drglobalDenMin METAL6 densityBoundary GD_106 "$DR_RDB_PATH/GD_106_density.rdb"
}
DRC CHECK MAP GD_106 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_106 OASIS  150 1106   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_106 GDSII  150 1106   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_107 { @ ^GD_107_ERROR
  CMACRO  drglobalDenMin METAL7 densityBoundary GD_107 "$DR_RDB_PATH/GD_107_density.rdb"
}
DRC CHECK MAP GD_107 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_107 OASIS  150 1107   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_107 GDSII  150 1107   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_108 { @ ^GD_108_ERROR
  CMACRO  drglobalDenMin METAL8 densityBoundary GD_108 "$DR_RDB_PATH/GD_108_density.rdb"
}
DRC CHECK MAP GD_108 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_108 OASIS  150 1108   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_108 GDSII  150 1108   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_109 { @ ^GD_109_ERROR
  CMACRO  drglobalDenMin METAL9 densityBoundary GD_109 "$DR_RDB_PATH/GD_109_density.rdb"
}
DRC CHECK MAP GD_109 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_109 OASIS  150 1109   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_109 GDSII  150 1109   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_120 { @ ^GD_120_ERROR
  CMACRO  drglobalDenMin TM1 densityBoundary GD_120 "$DR_RDB_PATH/GD_120_density.rdb"
}
DRC CHECK MAP GD_120 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_120 OASIS  150 1120   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_120 GDSII  150 1120   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_121 { @ ^GD_121_ERROR
  CMACRO  drglobalDenMin CE1 densityBoundary GD_121 "$DR_RDB_PATH/GD_121_density.rdb"
}
DRC CHECK MAP GD_121 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_121 OASIS  150 1121   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_121 GDSII  150 1121   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_122 { @ ^GD_122_ERROR
  CMACRO  drglobalDenMin CE2 densityBoundary GD_122 "$DR_RDB_PATH/GD_122_density.rdb"
}
DRC CHECK MAP GD_122 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_122 OASIS  150 1122   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_122 GDSII  150 1122   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_21 { @ ^GD_21_ERROR
  CMACRO  drglobalDenMax den_pdiff_exposed densityBoundary GD_21 "$DR_RDB_PATH/GD_21_density.rdb"
}
DRC CHECK MAP GD_21 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_21 OASIS  150 1021   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_21 GDSII  150 1021   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_22 { @ ^GD_22_ERROR
  CMACRO  drglobalDenMax den_ndiff_exposed densityBoundary GD_22 "$DR_RDB_PATH/GD_22_density.rdb"
}
DRC CHECK MAP GD_22 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_22 OASIS  150 1022   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_22 GDSII  150 1022   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_200 { @ ^GD_200_ERROR
  CMACRO  drglobalDenMax METAL0BC densityBoundary GD_200 "$DR_RDB_PATH/GD_200_density.rdb"
}
DRC CHECK MAP GD_200 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_200 OASIS  150 1200   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_200 GDSII  150 1200   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_201 { @ ^GD_201_ERROR
  CMACRO  drglobalDenMax METAL1BC densityBoundary GD_201 "$DR_RDB_PATH/GD_201_density.rdb"
}
DRC CHECK MAP GD_201 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_201 OASIS  150 1201   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_201 GDSII  150 1201   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_202 { @ ^GD_202_ERROR
  CMACRO  drglobalDenMax METAL2BC densityBoundary GD_202 "$DR_RDB_PATH/GD_202_density.rdb"
}
DRC CHECK MAP GD_202 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_202 OASIS  150 1202   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_202 GDSII  150 1202   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_203 { @ ^GD_203_ERROR
  CMACRO  drglobalDenMax METAL3BC densityBoundary GD_203 "$DR_RDB_PATH/GD_203_density.rdb"
}
DRC CHECK MAP GD_203 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_203 OASIS  150 1203   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_203 GDSII  150 1203   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_204 { @ ^GD_204_ERROR
  CMACRO  drglobalDenMax METAL4BC densityBoundary GD_204 "$DR_RDB_PATH/GD_204_density.rdb"
}
DRC CHECK MAP GD_204 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_204 OASIS  150 1204   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_204 GDSII  150 1204   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_205 { @ ^GD_205_ERROR
  CMACRO  drglobalDenMax METAL5BC densityBoundary GD_205 "$DR_RDB_PATH/GD_205_density.rdb"
}
DRC CHECK MAP GD_205 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_205 OASIS  150 1205   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_205 GDSII  150 1205   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_206 { @ ^GD_206_ERROR
  CMACRO  drglobalDenMax METAL6 densityBoundary GD_206 "$DR_RDB_PATH/GD_206_density.rdb"
}
DRC CHECK MAP GD_206 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_206 OASIS  150 1206   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_206 GDSII  150 1206   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_207 { @ ^GD_207_ERROR
  CMACRO  drglobalDenMax METAL7 densityBoundary GD_207 "$DR_RDB_PATH/GD_207_density.rdb"
}
DRC CHECK MAP GD_207 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_207 OASIS  150 1207   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_207 GDSII  150 1207   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_208 { @ ^GD_208_ERROR
  CMACRO  drglobalDenMax METAL8 densityBoundary GD_208 "$DR_RDB_PATH/GD_208_density.rdb"
}
DRC CHECK MAP GD_208 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_208 OASIS  150 1208   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_208 GDSII  150 1208   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_209 { @ ^GD_209_ERROR
  CMACRO  drglobalDenMax METAL9 densityBoundary GD_209 "$DR_RDB_PATH/GD_209_density.rdb"
}
DRC CHECK MAP GD_209 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_209 OASIS  150 1209   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_209 GDSII  150 1209   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#IFNDEF DOT4 // run GD_110/210 (dot5 and dot6) 


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst//Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.5.txt




GD_110 { @ ^GD_110_ERROR
  CMACRO  drglobalDenMin METAL10 densityBoundary GD_110 "$DR_RDB_PATH/GD_110_density.rdb"
}
DRC CHECK MAP GD_110 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_110 OASIS  150 1110   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_110 GDSII  150 1110   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_210 { @ ^GD_210_ERROR
  CMACRO  drglobalDenMax METAL10 densityBoundary GD_210 "$DR_RDB_PATH/GD_210_density.rdb"
}
DRC CHECK MAP GD_210 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_210 OASIS  150 1210   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_210 GDSII  150 1210   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF // IFNDEF DOT4 run GD_110/210 (dot5 and dot6) 
#IFDEF DOT6 // run GD_111/211, GD_112/212 


  // This file is automatically created by:
  //  /nfpdx/disks/drwork.disks.12/work_areas/jhannouc/1272drwork/runset_libs/x12dev_drwork_rst/Calibre/RuleCsv2tvf.pl -p 1273
  // -i /nfs/pdx/disks/drwork.disks.12/work_areas/dgthakur/1272drwork/db_root/drwork/x12dev_drwork/rst/x12dev_drwork_rst/Latest/PXL/mystuff/drfile/1273_full.6.txt




GD_111 { @ ^GD_111_ERROR
  CMACRO  drglobalDenMin METAL11 densityBoundary GD_111 "$DR_RDB_PATH/GD_111_density.rdb"
}
DRC CHECK MAP GD_111 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_111 OASIS  150 1111   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_111 GDSII  150 1111   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_112 { @ ^GD_112_ERROR
  CMACRO  drglobalDenMin METAL12 densityBoundary GD_112 "$DR_RDB_PATH/GD_112_density.rdb"
}
DRC CHECK MAP GD_112 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_112 OASIS  150 1112   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_112 GDSII  150 1112   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_211 { @ ^GD_211_ERROR
  CMACRO  drglobalDenMax METAL11 densityBoundary GD_211 "$DR_RDB_PATH/GD_211_density.rdb"
}
DRC CHECK MAP GD_211 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_211 OASIS  150 1211   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_211 GDSII  150 1211   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF

GD_212 { @ ^GD_212_ERROR
  CMACRO  drglobalDenMax METAL12 densityBoundary GD_212 "$DR_RDB_PATH/GD_212_density.rdb"
}
DRC CHECK MAP GD_212 ASCII
#IFDEF $DR_OUTPUT_FILE
  #IFDEF $DR_OUTPUT_FILE_TYPE oasis
    DRC CHECK MAP GD_212 OASIS  150 1212   $DR_OUTPUT_FILE
  #ELSE
    DRC CHECK MAP GD_212 GDSII  150 1212   $DR_OUTPUT_FILE
  #ENDIF
#ENDIF
#ENDIF // IFDEF DOT6 run GD_111/211, GD_112/212 


// Utility checks to query global drawn density
#IFDEF $DR_QUERY_GLOBAL_DRAWN_DENSITY YES
METAL0BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL0BC
      CMACRO drglobalDenMin METAL0BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL1BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL1BC
      CMACRO drglobalDenMin METAL1BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL2BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL2BC
      CMACRO drglobalDenMin METAL2BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL3BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL3BC
      CMACRO drglobalDenMin METAL3BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL4BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL4BC
      CMACRO drglobalDenMin METAL4BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL5BC_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL5BC
      CMACRO drglobalDenMin METAL5BC densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
METAL6_GLOBAL_DRAWN_DENSITY {
    @ The global drawn density of METAL6
      CMACRO drglobalDenMin METAL6 densityBoundary 100.0 "$DR_RDB_PATH/GLOBAL_DRAWN_DENSITY.rdb" 
}
#ENDIF // DR_QUERY_GLOBAL_DRAWN_DENSITY

#ELSE
  SVRF MESSAGE "-W- GD rules skipped!"
#ENDIF
//*	*	*	*	*	*
//*	*  END GD checks	*	*
//*	*	*	*	*	*



#IFNDEF _P1273_OPTIONS_
#DEFINE _P1273_OPTIONS_

//Specify exception type and how the exception impacts the reading of a layout database
LAYOUT INPUT EXCEPTION SEVERITY DATATYPE_MAP 2
LAYOUT INPUT EXCEPTION SEVERITY PATH_ENDSEGMENT_SHORT 2
LAYOUT INPUT EXCEPTION SEVERITY PATH_NONSIMPLE 2
LAYOUT INPUT EXCEPTION SEVERITY POLYGON_NONSIMPLE 2
LAYOUT INPUT EXCEPTION SEVERITY PRECISION_RULE_FILE 1
LAYOUT INPUT EXCEPTION SEVERITY INSIDE_CELL 0

DRC CELL NAME YES CELL SPACE XFORM
DRC TOLERANCE FACTOR 0.0001
DRC MAXIMUM VERTEX 199
DRC MAXIMUM CELL NAME LENGTH 127
FLAG NONSIMPLE POLYGON YES
FLAG NONSIMPLE PATH YES

//This is for run time optimization
LAYOUT BASE LAYER POLY NDIFF PDIFF NWELL NWELLESD POLYCON DIFFCON

//Want to work in 0.1 nm resolution and also write out at 0.1 nm
//Using MAG AUTO in LAYOUT PATH
PRECISION 10000 

#IFDEF _SINGLE_BUMP_
  #IFDEF $DR_SB_OPEN_MERGED YES
     VIRTUAL CONNECT NAME "?"
  #ENDIF
#ELSE
     VIRTUAL CONNECT NAME "?"
#ENDIF

// Remove all FLOATISS from the layout to avoid shorts, thus loosing text.
// Also remove all texts that contains the "=" character.
LAYOUT RENAME TEXT "/FLOATISS.*//
LAYOUT RENAME TEXT "/.*=.*//


#ENDIF 
//End of VERBATIM


#ENDIF // _CAL_FLOW_


SVRF MESSAGE " RUNSET VERSION == 1273_v1.0.1 "


--- STANDARD VERIFICATION RULE FILE COMPILATION MODULE COMPLETED.  CPU TIME = 0  REAL TIME = 0  LVHEAP = 4/5/20

--- CALIBRE_* ENVIRONMENT VARIABLES:

CALIBRE_CMD_LINE='/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/pkgs/icv/pvt/calibre  -drc -hier -turbo /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf'
CALIBRE_HOME=/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi
CALIBRE_INITIAL_CMD_LINE='/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/bin/calibre -64 -drc -hier -turbo /p/fdk/fdk73/builds/pdk736_r2.2/runsets/calibre/p1273_gden.svrf'
CALIBRE_READDB_LD_LIBRARY_PATH=/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/pkgs/icv_lib/lib64:/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/pkgs/icv_qt_comp/plugins:/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/pkgs/umc_libs/lib/lnx32:/p/foundry/eda/em64t_SLES11/calibre/2014.4_18/aoi/shared/pkgs/icv_oa/22.41.004/lib/linux_rhel40_gcc44x_64/opt
CALIBRE_SKIP_OS_CHECKS=
CALIBRE_SSE3_SUPPORTED=1

--- SELECTED RULE CHECKS:
    OTC_DIFF
    OTC_NDIFF
    OTC_PDIFF
    OTC_POLY
    OTC_DIFFCON
    OTC_POLYCON
    OTC_VIACON
    OTC_VIA0
    OTC_VIA1
    OTC_VIA2
    OTC_VIA3
    OTC_VIA4
    OTC_VIA5
    OTC_VIA6
    OTC_VIA7
    OTC_VIA8
    OTC_VIA9
    OTC_VIA10
    OTC_VIA11
    OTC_VIA12
    OTC_CE1
    OTC_CE2
    OTC_CE3
    OTC_METAL3
    OTC_METAL4
    OTC_METAL5
    OTC_METAL6
    OTC_METAL7
    OTC_METAL8
    OTC_METAL9
    OTC_METAL10
    OTC_METAL11
    OTC_METAL12
    OTC_TM1
    OTC_METAL0
    OTC_METAL1
    OTC_METAL2
    GD_01
    GD_02
    GD_100
    GD_101
    GD_102
    GD_103
    GD_104
    GD_105
    GD_106
    GD_107
    GD_108
    GD_109
    GD_120
    GD_121
    GD_122
    GD_21
    GD_22
    GD_200
    GD_201
    GD_202
    GD_203
    GD_204
    GD_205
    GD_206
    GD_207
    GD_208
    GD_209
    GD_110
    GD_210
    GD_111
    GD_112
    GD_211
    GD_212

--- UNSELECTED RULE CHECKS:

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
-----                  CALIBRE::DRC-H - LICENSING MODULE                   -----
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------


//  Applying licensing policy...
//  calibrehdrc license acquired.
//  WARNING: calibrehdrc license(s) (1717@plxs0409.pdx.intel.com SN=47921110, HostID=001b21d17256) will expire in 25 days.
//  calibredrc license acquired.
//  WARNING: calibredrc license(s) (1717@plxs0409.pdx.intel.com SN=47921109, HostID=001b21d17256) will expire in 25 days.
//  calibrehdrc license acquired.
//  WARNING: calibrehdrc license(s) (1717@plxs0409.pdx.intel.com SN=47921110, HostID=001b21d17256) will expire in 25 days.
//  calibredrc license acquired.
//  WARNING: calibredrc license(s) (1717@plxs0409.pdx.intel.com SN=47921109, HostID=001b21d17256) will expire in 25 days.
//  calibrehdrc license acquired.
//  WARNING: calibrehdrc license(s) (1717@plxs0409.pdx.intel.com SN=47921110, HostID=001b21d17256) will expire in 25 days.
//  calibredrc license acquired.
//  WARNING: calibredrc license(s) (1717@plxs0409.pdx.intel.com SN=47921109, HostID=001b21d17256) will expire in 25 days.
//  calibrehdrc license acquired.
//  WARNING: calibrehdrc license(s) (1717@plxs0409.pdx.intel.com SN=47921110, HostID=001b21d17256) will expire in 25 days.
//  calibredrc license acquired.
//  WARNING: calibredrc license(s) (1717@plxs0409.pdx.intel.com SN=47921109, HostID=001b21d17256) will expire in 25 days.

//  Licensed Products
//  -----------------
//  Base products running on 10 cores:
//  - DRC (Hierarchical)

--- CALIBRE::DRC-H LICENSING MODULE COMPLETED.  CPU TIME = 0  REAL TIME = 5

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
-----                   CALIBRE LAYOUT DATA INPUT MODULE                   -----
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------

--- LAYOUT SYSTEM = OASIS
--- LAYOUT MAGNIFICATION = AUTO

--------------------------------------------------------------------------------
-----                    OASIS FILE SUMMARY INFORMATION                    -----
--------------------------------------------------------------------------------

OASIS FILENAME:     /nfs/ch/disks/icf_fdk_regression001/nightly_adf_kit_build_regr/builds_regr/nightly/1273/dot6/cadence/2015-04-04/runs/d04/mult_1bit_scan/drc_lvs/../apr/outputs/mult.signoff.post_mfill.oas
OASIS VERSION:      1.0
DATABASE PRECISION: 1000
MAGNIFICATION:      10

WARNING: Rule file precision 10000 is not consistent with database precision 1000 in input file /nfs/ch/disks/icf_fdk_regression001/nightly_adf_kit_build_regr/builds_regr/nightly/1273/dot6/cadence/2015-04-04/runs/d04/mult_1bit_scan/drc_lvs/../apr/outputs/mult.signoff.post_mfill.oas.


--------------------------------------------------------------------------------
-----                OASIS INPUT DATA FOR INDIVIDUAL CELLS                 -----
--------------------------------------------------------------------------------
     CELL NAME                    PLACEMENTS   ARRAYS  POLYGONS   PATHS    TEXTS
--------------------------------------------------------------------------------
d04spc00wnz03                            0        0         57        0       25
VIA7GS                                   0        0          3        0        0
VIA1A                                    0        0          3        0        0
d04gbf00lduc5                            0        0        451        0      292
d04inn00ln0b3                            0        0        118        0       75
d04fkj00ld0b0                            0        0       1139        0      738
VIA1F                                    0        0          3        0        0
d04ann02ln0a5                            0        0        215        0      144
d04bar00nnz04                            0        0         94        0       53
d04bfn12nn0c0                            0        0        357        0      225
d04tap02ldz00                            0        0        118        0       75
d04qfd02ndz00                            0        0        736        0      560
d04bar00nnz08                            0        0        177        0       99
VIA2A                                    0        0          3        0        0
VIA2C                                    0        0          3        0        0
d04dcp00wdz64                            0        0       4294        0     2281
d04bfn13wn0b0                            0        0        428        0      250
d04bar00nnz16                            0        0        349        0      191
d04dcp00wnz04                            0        0        100        0       53
RVIA10                                   0        0          3        0        0
d04spc00lnz01                            0        0         22        0       12
d04nob02ln0b0                            0        0        198        0      134
d04spc00nnz01                            0        0         20        0       12
d04dcp00wnz08                            0        0        224        0      113
VIA1V                                    0        0          3        0        0
VIA0AX                                   0        0          3        0        0
VIA2O                                    0        0          3        0        0
d04rrb22ln0a5                            0        0        574        0      359
d04bfn11nn0c0                            0        0        199        0      130
mult_fill                                0        0     187658        0        0
d04bar00nnz32                            0        0        678        0      360
d04gbf00ld0b0                            0        0        335        0      223
VIA3O                                    0        0          3        0        0
d04bfn13nn0a5                            0        0        413        0      252
fdk73d86_asic_halo_hhb                   0        0        507        0      392
fdk73d86_asic_halo_hhc                   0        0        458        0      381
VIA3S                                    0        0          3        0        0
d04bfn13ln0b0                            0        0        428        0      250
VIA5B                                    0        0          3        0        0
VIA6A44                                  0        0          3        0        0
d04gbf00ld0c0                            0        0        390        0      258
mult                                    25     1551      16058      364      848
d04ltn80ld0a5                            0        0        453        0      297
VIA8JS                                   0        0          3        0        0
fdk73d86_asic_halo_hib                   0        0        465        0      366
fdk73d86_asic_halo_hic                   0        0        482        0      363
fdk73d86_asic_halo_hvn                   0        0        140        0       91
d04inn00wn0b3                            0        0        118        0       75
VIA4U                                    0        0          3        0        0
VIA5L                                    0        0          3        0        0
d04bfn13nn0c0                            0        0        437        0      266
VIA3C_32                                 0        0          3        0        0
VIA6F                                    0        0          3        0        0
d04fkj10ld0b0                            0        0       1266        0      836
d04fky00ld0e0                            0        0       1190        0      770
d04gnc01wnz00                            0        0         82        0       52
VIA0B                                    0        0          3        0        0
VIA9RA_PG                                0        0          3        0        0
VIA4B_32                                 0        0          3        0        0
SVIA11                                   0        0          3        0        0
d04bar00nnz64                            0        0       1383        0      744
d04nob03ln0b0                            0        0        261        0      172
d04bfn12nn0b0                            0        0        334        0      214
d04spc00wnz02                            0        0         32        0       15

NOTE: UNUSED geometric data is present on the following layer/datatype pairs:
    LAYER = 2 DATATYPE = 6
    LAYER = 2 DATATYPE = 33
    LAYER = 4 DATATYPE = 1
    LAYER = 4 DATATYPE = 2
    LAYER = 4 DATATYPE = 93
    LAYER = 11 DATATYPE = 0
    LAYER = 13 DATATYPE = 1
    LAYER = 14 DATATYPE = 1
    LAYER = 14 DATATYPE = 2
    LAYER = 26 DATATYPE = 2
    LAYER = 26 DATATYPE = 101
    LAYER = 26 DATATYPE = 106
    LAYER = 30 DATATYPE = 2
    LAYER = 30 DATATYPE = 101
    LAYER = 30 DATATYPE = 106
    LAYER = 34 DATATYPE = 2
    LAYER = 34 DATATYPE = 101
    LAYER = 34 DATATYPE = 106
    LAYER = 38 DATATYPE = 2
    LAYER = 38 DATATYPE = 101
    LAYER = 38 DATATYPE = 106
    LAYER = 46 DATATYPE = 2
    LAYER = 46 DATATYPE = 101
    LAYER = 46 DATATYPE = 106
    LAYER = 54 DATATYPE = 2
    LAYER = 54 DATATYPE = 101
    LAYER = 54 DATATYPE = 106
    LAYER = 55 DATATYPE = 1
    LAYER = 55 DATATYPE = 2
    LAYER = 55 DATATYPE = 93
    LAYER = 56 DATATYPE = 1
    LAYER = 56 DATATYPE = 2
    LAYER = 58 DATATYPE = 2
    LAYER = 58 DATATYPE = 101
    LAYER = 58 DATATYPE = 106
    LAYER = 62 DATATYPE = 2
    LAYER = 62 DATATYPE = 101
    LAYER = 62 DATATYPE = 106
    LAYER = 81 DATATYPE = 1
    LAYER = 81 DATATYPE = 42
    LAYER = 81 DATATYPE = 45
    LAYER = 81 DATATYPE = 46
    LAYER = 81 DATATYPE = 47
    LAYER = 81 DATATYPE = 49
    LAYER = 84 DATATYPE = 0
    LAYER = 94 DATATYPE = 0
    LAYER = 97 DATATYPE = 0
    LAYER = 98 DATATYPE = 0
    LAYER = 99 DATATYPE = 0
    LAYER = 108 DATATYPE = 24
    LAYER = 112 DATATYPE = 137
    LAYER = 113 DATATYPE = 137
    LAYER = 114 DATATYPE = 137
    LAYER = 137 DATATYPE = 21
    LAYER = 241 DATATYPE = 137

NOTE: The following required simple layers are EMPTY:
    506
    507
    762
    763
    1018
    1019
    1082
    1098
    1530
    1531
    1590
    1592
    1786
    1787
    2298
    2299
    3386
    3578
    3579
    3642
    3658
    4410
    4602
    4603
    4666
    5434
    5626
    5627
    5690
    6458
    6650
    6651
    6714
    7482
    7674
    7675
    7738
    8506
    8698
    8699
    8762
    8955
    9530
    9722
    9723
    9786
    9979
    10554
    10746
    10747
    10752
    11002
    11003
    11578
    11770
    11771
    11834
    12027
    13626
    13818
    13819
    13882
    14075
    14138
    14154
    14394
    14586
    14587
    14650
    14842
    14843
    14906
    15099
    15616
    15674
    15866
    15867
    15930
    16123
    19712
    19962
    19963
    20764
    20765
    23040
    23290
    23291
    23296
    23546
    23547
    28416
    28474
    28666
    28667
    28672
    28730
    28922
    28923
    28928
    28986
    29178
    29179
    29184
    29242
    29434
    29435
    29440
    29498
    29690
    29691
    30778
    31546
    59136
    59194
    59386
    59387
    59392
    59450
    59642
    59643
    59648
    59706
    59898
    59899
    60160
    60218
    60410
    60411
    60416
    60474
    60666
    60667
    61696
    61754
    61946
    61947

NOTE: The following simple layers which are LAYOUT BASE LAYERs are EMPTY:
    506
    507
    762
    763
    1530
    1531
    1590
    1592
    1786
    1787
    2298
    2299
    3066
    3067
    4864
    5114
    5115

--- LAYOUT DATABASE CONSTRUCTOR COMPLETED.  CPU TIME = 0  REAL TIME = 0  LVHEAP = 11/13/20

CONSTRUCTING HIERARCHICAL DATABASE
    COPYING LAYOUT DATABASE
    EXECUTING INSIDE CELL OPERATIONS
        CELLBOUNDARY INSIDE CELL CALIBRE_TOP_CELL
        CELLBOUNDARY INSIDE CELL insert_cell_name_here ip_core
        METAL0BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL1BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL2BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL3BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL4BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL5BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL6BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL7BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL8BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL9BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METAL10BCALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METB11ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        METB12ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA0ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA1ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA2ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA3ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA4ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA5ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA6ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA7ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA8ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA9ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA10ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA11ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
        VIA12ALLOWOTC INSIDE CELL insert_cell_name_here ip_core PRIMARY ONLY
    FLATTENING SELECTED LAYERS
    PROCESSING TEXT
    ELIMINATING DUPLICATE TEXT
    IDENTIFYING HCELLS
        d04bar00nnz64
        d04bar00nnz16
        d04bar00nnz08
        d04bar00nnz32
        d04bar00nnz04
    ELIMINATING EMPTY CELLS
    COMPUTING RECTANGULAR EXTENTS
    ELIMINATING DUPLICATE PLACEMENTS
    IDENTIFYING TOP LAYER CELLS
        VIA2O
        VIA3S
        VIA4U
        VIA6F
        VIA5L
        VIA7GS
        VIA8JS
        VIA3O
        VIA9RA_PG
        RVIA10
        SVIA11
        VIA1F
        VIA0AX
        VIA0B
        VIA1V
        VIA1A
        VIA2A
        VIA3C_32
        VIA4B_32
        VIA2C
        VIA5B
        VIA6A44
        mult_fill
    IDENTIFYING ADDITIONAL TOP LAYER CELLS
    IDENTIFYING VERY SMALL CELLS
        VIA2O
        VIA3S
        VIA4U
        VIA6F
        VIA5L
        VIA7GS
        VIA8JS
        VIA3O
        VIA9RA_PG
        RVIA10
        SVIA11
        VIA1F
        VIA0AX
        VIA0B
        VIA1V
        VIA1A
        VIA2A
        VIA3C_32
        VIA4B_32
        VIA2C
        VIA5B
        VIA6A44
    CHECKING ACUTE/SKEW/ANGLED/OFFGRID
    REMOVING EXCLUSIVE INSIDE/EXTENT CELL INPUT LAYERS
        METAL0BCALLOWOTC
        METAL1BCALLOWOTC
        METAL2BCALLOWOTC
        METAL3BCALLOWOTC
        METAL4BCALLOWOTC
        METAL5BCALLOWOTC
        METAL6BCALLOWOTC
        METAL7BCALLOWOTC
        METAL8BCALLOWOTC
        METAL9BCALLOWOTC
        METAL10BCALLOWOTC
        METB11ALLOWOTC
        METB12ALLOWOTC
        VIA0ALLOWOTC
        VIA1ALLOWOTC
        VIA2ALLOWOTC
        VIA3ALLOWOTC
        VIA4ALLOWOTC
        VIA5ALLOWOTC
        VIA6ALLOWOTC
        VIA7ALLOWOTC
        VIA8ALLOWOTC
        VIA9ALLOWOTC
        VIA10ALLOWOTC
        VIA11ALLOWOTC
        VIA12ALLOWOTC
    ELIMINATING EMPTY CELLS
    COMPUTING RECTANGULAR EXTENTS
    EXPANDING UNIQUE VERY SMALL CELL PLACEMENTS
    EXPANDING UNIQUE TOP LAYER CELL PLACEMENTS
        mult_fill in mult at (0,0)
    EXPANDING UNIQUE MONO-GEOMETRIC CELL PLACEMENTS
    COMPUTING RECTILINEAR EXTENTS
    SORTING PLACEMENTS
    ELIMINATING DUPLICATE PLACEMENTS
    EXPANDING UNIQUE TRANSPARENT CELL PLACEMENTS
    EXPANDING UNIQUE LIGHT-WEIGHT CELL PLACEMENTS
        d04gbf00ld0c0 in mult at (13.426,27.132)
        d04nob02ln0b0 in mult at (3.836,3.554)
        d04rrb22ln0a5 in mult at (3.807,5.15)
        d04nob03ln0b0 in mult at (3.597,3.99)
        d04bfn12nn0b0 in mult at (3.416,11.97)
        d04bfn13wn0b0 in mult at (2.646,1.16)
        d04inn00wn0b3 in mult at (1.316,5.948)
        d04gbf00lduc5 in mult at (0.896,0.798)
        d04ltn80ld0a5 in mult at (0.826,5.586)
    EXPANDING UNIQUE ROW CELL PLACEMENTS
    EXPANDING TRIVIAL CELL PLACEMENTS
    EXPANDING VERY SPARSE ARRAY PLACEMENTS
        VIA3S [40x1] in mult at (1.248,63.491)
        VIA3S [40x1] in mult at (1.248,62.499)
        VIA3O [40x1] in mult at (1.248,61.395)
        VIA3S [40x1] in mult at (1.248,60.299)
        VIA3S [40x1] in mult at (1.248,59.307)
        VIA3O [40x1] in mult at (1.248,58.203)
        VIA3S [40x1] in mult at (1.248,57.107)
        VIA3S [40x1] in mult at (1.248,56.115)
        VIA3O [40x1] in mult at (1.248,55.011)
        VIA3S [40x1] in mult at (1.248,53.915)
        VIA3S [40x1] in mult at (1.248,52.923)
        VIA3O [40x1] in mult at (1.248,51.819)
        VIA3S [40x1] in mult at (1.248,50.723)
        VIA3S [40x1] in mult at (1.248,49.731)
        VIA3O [40x1] in mult at (1.248,48.627)
        VIA3S [40x1] in mult at (1.248,47.531)
        VIA3S [40x1] in mult at (1.248,46.539)
        VIA3O [40x1] in mult at (1.248,45.435)
        VIA3S [40x1] in mult at (1.248,44.339)
        VIA3S [40x1] in mult at (1.248,43.347)
        VIA3O [40x1] in mult at (1.248,42.243)
        VIA3S [40x1] in mult at (1.248,41.147)
        VIA3S [40x1] in mult at (1.248,40.155)
        VIA3O [40x1] in mult at (1.248,39.051)
        VIA3S [40x1] in mult at (1.248,37.955)
        VIA3S [40x1] in mult at (1.248,36.963)
        VIA3O [40x1] in mult at (1.248,35.859)
        VIA3S [40x1] in mult at (1.248,34.763)
        VIA3S [40x1] in mult at (1.248,33.771)
        VIA3O [40x1] in mult at (1.248,32.667)
        VIA3S [40x1] in mult at (1.248,31.571)
        VIA3S [40x1] in mult at (1.248,30.579)
        VIA3O [40x1] in mult at (1.248,29.475)
        VIA3S [40x1] in mult at (1.248,28.379)
        VIA3S [40x1] in mult at (1.248,27.387)
        VIA3O [40x1] in mult at (1.248,26.283)
        VIA3S [40x1] in mult at (1.248,25.187)
        VIA3S [40x1] in mult at (1.248,24.195)
        VIA3O [40x1] in mult at (1.248,23.091)
        VIA3S [40x1] in mult at (1.248,21.995)
        VIA3S [40x1] in mult at (1.248,21.003)
        VIA3O [40x1] in mult at (1.248,19.899)
        VIA3S [40x1] in mult at (1.248,18.803)
        VIA3S [40x1] in mult at (1.248,17.811)
        VIA3O [40x1] in mult at (1.248,16.707)
        VIA3S [40x1] in mult at (1.248,15.611)
        VIA3S [40x1] in mult at (1.248,14.619)
        VIA3O [40x1] in mult at (1.248,13.515)
        VIA3S [40x1] in mult at (1.248,12.419)
        VIA3S [40x1] in mult at (1.248,11.427)
        VIA3O [40x1] in mult at (1.248,10.323)
        VIA3S [40x1] in mult at (1.248,9.227)
        VIA3S [40x1] in mult at (1.248,8.235)
        VIA3O [40x1] in mult at (1.248,7.131)
        VIA3S [40x1] in mult at (1.248,6.035)
        VIA3S [40x1] in mult at (1.248,5.043)
        VIA3O [40x1] in mult at (1.248,3.939)
        VIA3S [40x1] in mult at (1.248,2.843)
        VIA3S [40x1] in mult at (1.248,1.851)
        VIA3O [40x1] in mult at (1.248,0.747)
        VIA2O [40x1] in mult at (1.237,63.401)
        VIA2O [40x1] in mult at (1.237,62.603)
        VIA2O [40x1] in mult at (1.237,61.805)
        VIA2O [40x1] in mult at (1.237,61.007)
        VIA2O [40x1] in mult at (1.237,60.209)
        VIA2O [40x1] in mult at (1.237,59.411)
        VIA2O [40x1] in mult at (1.237,58.613)
        VIA2O [40x1] in mult at (1.237,57.815)
        VIA2O [40x1] in mult at (1.237,57.017)
        VIA2O [40x1] in mult at (1.237,56.219)
        VIA2O [40x1] in mult at (1.237,55.421)
        VIA2O [40x1] in mult at (1.237,54.623)
        VIA2O [40x1] in mult at (1.237,53.825)
        VIA2O [40x1] in mult at (1.237,53.027)
        VIA2O [40x1] in mult at (1.237,52.229)
        VIA2O [40x1] in mult at (1.237,51.431)
        VIA2O [40x1] in mult at (1.237,50.633)
        VIA2O [40x1] in mult at (1.237,49.835)
        VIA2O [40x1] in mult at (1.237,49.037)
        VIA2O [40x1] in mult at (1.237,48.239)
        VIA2O [40x1] in mult at (1.237,47.441)
        VIA2O [40x1] in mult at (1.237,46.643)
        VIA2O [40x1] in mult at (1.237,45.845)
        VIA2O [40x1] in mult at (1.237,45.047)
        VIA2O [40x1] in mult at (1.237,44.249)
        VIA2O [40x1] in mult at (1.237,43.451)
        VIA2O [40x1] in mult at (1.237,42.653)
        VIA2O [40x1] in mult at (1.237,41.855)
        VIA2O [40x1] in mult at (1.237,41.057)
        VIA2O [40x1] in mult at (1.237,40.259)
        VIA2O [40x1] in mult at (1.237,39.461)
        VIA2O [40x1] in mult at (1.237,38.663)
        VIA2O [40x1] in mult at (1.237,37.865)
        VIA2O [40x1] in mult at (1.237,37.067)
        VIA2O [40x1] in mult at (1.237,36.269)
        VIA2O [40x1] in mult at (1.237,35.471)
        VIA2O [40x1] in mult at (1.237,34.673)
        VIA2O [40x1] in mult at (1.237,33.875)
        VIA2O [40x1] in mult at (1.237,33.077)
        VIA2O [40x1] in mult at (1.237,32.279)
        VIA2O [40x1] in mult at (1.237,31.481)
        VIA2O [40x1] in mult at (1.237,30.683)
        VIA2O [40x1] in mult at (1.237,29.885)
        VIA2O [40x1] in mult at (1.237,29.087)
        VIA2O [40x1] in mult at (1.237,28.289)
        VIA2O [40x1] in mult at (1.237,27.491)
        VIA2O [40x1] in mult at (1.237,26.693)
        VIA2O [40x1] in mult at (1.237,25.895)
        VIA2O [40x1] in mult at (1.237,25.097)
        VIA2O [40x1] in mult at (1.237,24.299)
        VIA2O [40x1] in mult at (1.237,23.501)
        VIA2O [40x1] in mult at (1.237,22.703)
        VIA2O [40x1] in mult at (1.237,21.905)
        VIA2O [40x1] in mult at (1.237,21.107)
        VIA2O [40x1] in mult at (1.237,20.309)
        VIA2O [40x1] in mult at (1.237,19.511)
        VIA2O [40x1] in mult at (1.237,18.713)
        VIA2O [40x1] in mult at (1.237,17.915)
        VIA2O [40x1] in mult at (1.237,17.117)
        VIA2O [40x1] in mult at (1.237,16.319)
        VIA2O [40x1] in mult at (1.237,15.521)
        VIA2O [40x1] in mult at (1.237,14.723)
        VIA2O [40x1] in mult at (1.237,13.925)
        VIA2O [40x1] in mult at (1.237,13.127)
        VIA2O [40x1] in mult at (1.237,12.329)
        VIA2O [40x1] in mult at (1.237,11.531)
        VIA2O [40x1] in mult at (1.237,10.733)
        VIA2O [40x1] in mult at (1.237,9.935)
        VIA2O [40x1] in mult at (1.237,9.137)
        VIA2O [40x1] in mult at (1.237,8.339)
        VIA2O [40x1] in mult at (1.237,7.541)
        VIA2O [40x1] in mult at (1.237,6.743)
        VIA2O [40x1] in mult at (1.237,5.945)
        VIA2O [40x1] in mult at (1.237,5.147)
        VIA2O [40x1] in mult at (1.237,4.349)
        VIA2O [40x1] in mult at (1.237,3.551)
        VIA2O [40x1] in mult at (1.237,2.753)
        VIA2O [40x1] in mult at (1.237,1.955)
        VIA2O [40x1] in mult at (1.237,1.157)
        VIA2O [40x1] in mult at (1.237,0.359)
        VIA3O [40x1] in mult at (0.352,62.991)
        VIA3S [40x1] in mult at (0.352,61.895)
        VIA3S [40x1] in mult at (0.352,60.903)
        VIA3O [40x1] in mult at (0.352,59.799)
        VIA3S [40x1] in mult at (0.352,58.703)
        VIA3S [40x1] in mult at (0.352,57.711)
        VIA3O [40x1] in mult at (0.352,56.607)
        VIA3S [40x1] in mult at (0.352,55.511)
        VIA3S [40x1] in mult at (0.352,54.519)
        VIA3O [40x1] in mult at (0.352,53.415)
        VIA3S [40x1] in mult at (0.352,52.319)
        VIA3S [40x1] in mult at (0.352,51.327)
        VIA3O [40x1] in mult at (0.352,50.223)
        VIA3S [40x1] in mult at (0.352,49.127)
        VIA3S [40x1] in mult at (0.352,48.135)
        VIA3O [40x1] in mult at (0.352,47.031)
        VIA3S [40x1] in mult at (0.352,45.935)
        VIA3S [40x1] in mult at (0.352,44.943)
        VIA3O [40x1] in mult at (0.352,43.839)
        VIA3S [40x1] in mult at (0.352,42.743)
        VIA3S [40x1] in mult at (0.352,41.751)
        VIA3O [40x1] in mult at (0.352,40.647)
        VIA3S [40x1] in mult at (0.352,39.551)
        VIA3S [40x1] in mult at (0.352,38.559)
        VIA3O [40x1] in mult at (0.352,37.455)
        VIA3S [40x1] in mult at (0.352,36.359)
        VIA3S [40x1] in mult at (0.352,35.367)
        VIA3O [40x1] in mult at (0.352,34.263)
        VIA3S [40x1] in mult at (0.352,33.167)
        VIA3S [40x1] in mult at (0.352,32.175)
        VIA3O [40x1] in mult at (0.352,31.071)
        VIA3S [40x1] in mult at (0.352,29.975)
        VIA3S [40x1] in mult at (0.352,28.983)
        VIA3O [40x1] in mult at (0.352,27.879)
        VIA3S [40x1] in mult at (0.352,26.783)
        VIA3S [40x1] in mult at (0.352,25.791)
        VIA3O [40x1] in mult at (0.352,24.687)
        VIA3S [40x1] in mult at (0.352,23.591)
        VIA3S [40x1] in mult at (0.352,22.599)
        VIA3O [40x1] in mult at (0.352,21.495)
        VIA3S [40x1] in mult at (0.352,20.399)
        VIA3S [40x1] in mult at (0.352,19.407)
        VIA3O [40x1] in mult at (0.352,18.303)
        VIA3S [40x1] in mult at (0.352,17.207)
        VIA3S [40x1] in mult at (0.352,16.215)
        VIA3O [40x1] in mult at (0.352,15.111)
        VIA3S [40x1] in mult at (0.352,14.015)
        VIA3S [40x1] in mult at (0.352,13.023)
        VIA3O [40x1] in mult at (0.352,11.919)
        VIA3S [40x1] in mult at (0.352,10.823)
        VIA3S [40x1] in mult at (0.352,9.831)
        VIA3O [40x1] in mult at (0.352,8.727)
        VIA3S [40x1] in mult at (0.352,7.631)
        VIA3S [40x1] in mult at (0.352,6.639)
        VIA3O [40x1] in mult at (0.352,5.535)
        VIA3S [40x1] in mult at (0.352,4.439)
        VIA3S [40x1] in mult at (0.352,3.447)
        VIA3O [40x1] in mult at (0.352,2.343)
        VIA3S [40x1] in mult at (0.352,1.247)
        VIA3S [40x1] in mult at (0.352,0.255)
        VIA2O [40x1] in mult at (0.341,63.742)
        VIA2O [40x1] in mult at (0.341,63.06)
        VIA2O [40x1] in mult at (0.341,62.944)
        VIA2O [40x1] in mult at (0.341,62.262)
        VIA2O [40x1] in mult at (0.341,62.146)
        VIA2O [40x1] in mult at (0.341,61.464)
        VIA2O [40x1] in mult at (0.341,61.348)
        VIA2O [40x1] in mult at (0.341,60.666)
        VIA2O [40x1] in mult at (0.341,60.55)
        VIA2O [40x1] in mult at (0.341,59.868)
        VIA2O [40x1] in mult at (0.341,59.752)
        VIA2O [40x1] in mult at (0.341,59.07)
        VIA2O [40x1] in mult at (0.341,58.954)
        VIA2O [40x1] in mult at (0.341,58.272)
        VIA2O [40x1] in mult at (0.341,58.156)
        VIA2O [40x1] in mult at (0.341,57.474)
        VIA2O [40x1] in mult at (0.341,57.358)
        VIA2O [40x1] in mult at (0.341,56.676)
        VIA2O [40x1] in mult at (0.341,56.56)
        VIA2O [40x1] in mult at (0.341,55.878)
        140 additional placements of VIA2O
    EXPANDING LARGE CELL ARRAY PLACEMENTS
    EXPANDING VERY SPARSE CELL PLACEMENTS
    ELIMINATING DUPLICATE SUPER-HIERARCHICAL PLACEMENTS
    EXPANDING DENSE OVERLAPS
    EXPANDING UNIQUE META-CELL PLACEMENTS
    ANALYZING HIERARCHY FOR AUTOMATIC TURBO FLEX
    INJECTING HIERARCHY
        mult (bin)
        mult(BIN3) (priority16)
        mult(BIN4) (priority16)
        mult(BIN7) (priority16)
        mult(BIN8) (priority16)
        mult(BIN10) (priority16)
        mult(BIN11) (priority16)
        mult(BIN12) (priority16)
        mult(BIN13) (priority16)
        mult(BIN5) (priority16)
        mult(BIN9) (priority16)
        mult(BIN0) (priority16)
        mult(BIN1) (priority16)
        mult(BIN2) (priority16)
        mult(BIN6) (priority16)
    COMPUTING RECTANGULAR EXTENTS
    COMPUTING RECTILINEAR EXTENTS
    SORTING PLACEMENTS
    PUSHING VERY SMALL CELL PLACEMENTS
    ELIMINATING DUPLICATE PLACEMENTS
    PUSHING TOP LAYER CELL PLACEMENTS
    COMPUTING CELL-TO-WORLD TRANSFORMS
    SORTING PLACEMENTS
    PACKING HIERARCHY
    COMPUTING PLACEMENT OVERLAP RECORDS
    COMPUTING CELL OVERLAP AREAS
    INTERSECTING PLACEMENTS AND OVERLAP AREAS
HIERARCHICAL DATABASE CONSTRUCTOR COMPLETE.
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20

--------------------------------------------------------------------------------
-----               TEXT OBJECTS FOR CONNECTIVITY EXTRACTION               -----
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----                TEXT OBJECTS FOR WITH TEXT OPERATIONS                 -----
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----               TEXT OBJECTS FOR EXPAND TEXT OPERATIONS                -----
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----                  TEXT OBJECTS FOR CAPI OPERATIONS                    -----
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----             LAYER READ SUMMARY (SIMPLE LAYER GEOMETRIES)             -----
--------------------------------------------------------------------------------
SIMPLE LAYER      GEOMETRIES                                                    
--------------------------------------------------------------------------------

  256                 1588
  506                    0
  507                    0
  512                 3728
  762                    0
  763                    0
  768                 3188
  1018                   0
  1019                   0
  1024                3742
  1082                   0
  1098                   0
  1274               60247
  1275                 122
  1280                3881
  1530                   0
  1531                   0
  1536                2620
  1590                   0
  1592                   0
  1786                   0
  1787                   0
  2048                1470
  2298                   0
  2299                   0
  3328                 249
  3386                   0
  3578                   0
  3579                   0
  3584                 722
  3642                   0
  3658                   0
  3834                3075
  3835                 475
  4352                   3
  4410                   0
  4602                   0
  4603                   0
  4608                 190
  4666                   0
  4858                4271
  4859                  29
  5376                   3
  5434                   0
  5626                   0
  5627                   0
  5632                 174
  5690                   0
  5882                3418
  5883                  22
  6400                   2
  6458                   0
  6650                   0
  6651                   0
  6656                 275
  6714                   0
  6906                2058
  6907                  14
  7424                   2
  7482                   0
  7674                   0
  7675                   0
  7680                 282
  7738                   0
  7930                1814
  7931                   1
  8448                   2
  8506                   0
  8698                   0
  8699                   0
  8704                 131
  8762                   0
  8954                1567
  8955                   0
  9472                   1
  9530                   0
  9722                   0
  9723                   0
  9728                 122
  9786                   0
  9978                 720
  9979                   0
  10496                  1
  10554                  0
  10746                  0
  10747                  0
  10752                  0
  11002                  0
  11003                  0
  11520                  1
  11578                  0
  11770                  0
  11771                  0
  11776                122
  11834                  0
  12026                720
  12027                  0
  12800                 42
  13568                  1
  13626                  0
  13818                  0
  13819                  0
  13824                122
  13882                  0
  14074                360
  14075                  0
  14080               4046
  14138                  0
  14154                  0
  14330             105353
  14331                109
  14336                499
  14394                  0
  14586                  0
  14587                  0
  14592                  1
  14650                  0
  14842                  0
  14843                  0
  14848                122
  14906                  0
  15098               1040
  15099                  0
  15616                  0
  15674                  0
  15866                  0
  15867                  0
  15872                 61
  15930                  0
  16122                 57
  16123                  0
  19712                  0
  19962                  0
  19963                  0
  20764                  0
  20765                  0
  23040                  0
  23290                  0
  23291                  0
  23296                  0
  23546                  0
  23547                  0
  28416                  0
  28474                  0
  28666                  0
  28667                  0
  28672                  0
  28730                  0
  28922                  0
  28923                  0
  28928                  0
  28986                  0
  29178                  0
  29179                  0
  29184                  0
  29242                  0
  29434                  0
  29435                  0
  29440                  0
  29498                  0
  29690                  0
  29691                  0
  30778                  0
  31546                  0
  59136                  0
  59194                  0
  59386                  0
  59387                  0
  59392                  0
  59450                  0
  59642                  0
  59643                  0
  59648                  0
  59706                  0
  59898                  0
  59899                  0
  60160                  0
  60218                  0
  60410                  0
  60411                  0
  60416                  0
  60474                  0
  60666                  0
  60667                  0
  61696                  0
  61754                  0
  61946                  0
  61947                  0

--------------------------------------------------------------------------------
-----            LAYER READ SUMMARY (ORIGINAL LAYER GEOMETRIES)            -----
--------------------------------------------------------------------------------
ORIGINAL LAYER       INITIAL GEOMETRIES                 FINAL GEOMETRIES        
--------------------------------------------------------------------------------

  CELLBOUNDARY            42 (3816)                        42 (3816)            
  POLY                  3728 (855417)                    3728 (855417)          
  ETCHRINGID               0 (0)                            0 (0)               
  NDIFF                 1588 (376772)                    1588 (376772)          
  PDIFF                 1470 (372732)                    1470 (372732)          
  DIFF                  3058 (749504)                    3058 (749504)          
  POLYCON               2620 (301744)                    2620 (301744)          
  DIFFCON               3881 (525089)                    3881 (525089)          
  METAL0              109508 (254827)                  109508 (254827)          
  METAL0BC            109508 (254827)                  109508 (254827)          
  METAL1               64111 (243678)                   64111 (243678)          
  METAL2                4272 (78738)                     4272 (78738)           
  METAL2BC              4272 (78738)                     4272 (78738)           
  METAL3                4490 (19357)                     4490 (19357)           
  METAL3BC              4490 (19357)                     4490 (19357)           
  METAL10                482 (2080)                       482 (2080)            
  METAL4                3614 (13444)                     3614 (13444)           
  METAL4BC              3614 (13444)                     3614 (13444)           
  METAL5                2347 (10401)                     2347 (10401)           
  METAL5BC              2347 (10401)                     2347 (10401)           
  METAL6                2097 (6933)                      2097 (6933)            
  METAL7                1698 (4111)                      1698 (4111)            
  METAL8                 842 (2440)                       842 (2440)            
  METAL9                 842 (2440)                       842 (2440)            
  METAL11               1162 (2360)                      1162 (2360)            
  METAL12                118 (517)                        118 (517)             
  VIACON                3188 (56897)                     3188 (56897)           
  VIA0                   499 (56227)                      499 (56227)           
  VIA1                   249 (55284)                      249 (55284)           
  VIA2                     3 (9710)                         3 (9710)            
  VIA3                     3 (4849)                         3 (4849)            
  VIA4                     2 (4834)                         2 (4834)            
  VIA5                     2 (3224)                         2 (3224)            
  VIA6                     2 (1616)                         2 (1616)            
  VIA7                     1 (800)                          1 (800)             
  VIA8                     1 (800)                          1 (800)             
  VIA9                     1 (800)                          1 (800)             
  VIA10                    1 (800)                          1 (800)             
  VIA11                    1 (400)                          1 (400)             
  VIA12                    0 (0)                            0 (0)               
  EOA                      0 (0)                            0 (0)               
  METAL1BC             64111 (243678)                   64111 (243678)          
  METAL6BC              2097 (6933)                      2097 (6933)            
  METAL7BC              1698 (4111)                      1698 (4111)            
  METAL8BC               842 (2440)                       842 (2440)            
  METAL9BC               842 (2440)                       842 (2440)            
  METAL10BC              482 (2080)                       482 (2080)            
  CE1                      0 (0)                            0 (0)               
  CE2                      0 (0)                            0 (0)               
  CE3                      0 (0)                            0 (0)               
  TM1                      0 (0)                            0 (0)               
  METAL0PLUG               0 (0)                            0 (0)               
  METAL1PLUG               0 (0)                            0 (0)               
  METAL2PLUG               0 (0)                            0 (0)               
  METAL0BCALLO             0 (0)                            0 (0)               
  METAL1BCALLO             0 (0)                            0 (0)               
  METAL2BCALLO             0 (0)                            0 (0)               
  METAL3BCALLO             0 (0)                            0 (0)               
  METAL4BCALLO             0 (0)                            0 (0)               
  METAL5BCALLO             0 (0)                            0 (0)               
  METAL6BCALLO             0 (0)                            0 (0)               
  METAL7BCALLO             0 (0)                            0 (0)               
  METAL8BCALLO             0 (0)                            0 (0)               
  METAL9BCALLO             0 (0)                            0 (0)               
  METAL10BCALL             0 (0)                            0 (0)               
  METB11ALLOWO             0 (0)                            0 (0)               
  METB12ALLOWO             0 (0)                            0 (0)               
  VIA0ALLOWOTC             0 (0)                            0 (0)               
  VIA1ALLOWOTC             0 (0)                            0 (0)               
  VIA2ALLOWOTC             0 (0)                            0 (0)               
  VIA3ALLOWOTC             0 (0)                            0 (0)               
  VIA4ALLOWOTC             0 (0)                            0 (0)               
  VIA5ALLOWOTC             0 (0)                            0 (0)               
  VIA6ALLOWOTC             0 (0)                            0 (0)               
  VIA7ALLOWOTC             0 (0)                            0 (0)               
  VIA8ALLOWOTC             0 (0)                            0 (0)               
  VIA9ALLOWOTC             0 (0)                            0 (0)               
  VIA10ALLOWOT             0 (0)                            0 (0)               
  VIA11ALLOWOT             0 (0)                            0 (0)               
  VIA12ALLOWOT             0 (0)                            0 (0)               

--------------------------------------------------------------------------------
-----         LAYER READ SUMMARY (TEXT FOR CONNECTIVITY EXTRACTION)        -----
--------------------------------------------------------------------------------
SIMPLE LAYER              TEXTS                                                 
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----          LAYER READ SUMMARY (TEXT FOR WITH TEXT OPERATIONS)          -----
--------------------------------------------------------------------------------
SIMPLE LAYER              TEXTS                                                 
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----         LAYER READ SUMMARY (TEXT FOR EXPAND TEXT OPERATIONS)         -----
--------------------------------------------------------------------------------
SIMPLE LAYER              TEXTS                                                 
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----            LAYER READ SUMMARY (TEXT FOR CAPI OPERATIONS)             -----
--------------------------------------------------------------------------------
SIMPLE LAYER              TEXTS                                                 
--------------------------------------------------------------------------------


--------------------------------------------------------------------------------
-----                      CELL AND PLACEMENT SUMMARY                      -----
--------------------------------------------------------------------------------
CELL TYPE                 CELLS           PLACEMENTS       FLAT PLACEMENTS      
--------------------------------------------------------------------------------

USER                         54                34258                 36875
 VERY SMALL                  22                33070                 33070
 TOP LAYER                   22                33070                 33070
  VERY SMALL                 22                33070                 33070
PSEUDO                       32                  651                  2030
TOTAL                        86                34909                 38905

--------------------------------------------------------------------------------
-----                   LAYOUT DATA INPUT MODULE SUMMARY                   -----
--------------------------------------------------------------------------------

--- TOTAL GEOMETRIES READ FROM SIMPLE LAYERS = 212865
--- TOTAL GEOMETRIES READ FROM ORIGINAL LAYERS = 410226 (4661090)
--- TOTAL GEOMETRIES WRITTEN TO ORIGINAL LAYERS = 410226 (4661090)
--- LVHEAP = 7/13/20
--- DATABASE EXTENT = [ -0.021 , -0.02 ] -> [ 67.221 , 63.86 ]
--- GEOMETRIC DEPTH = ALL
--- TEXT DEPTH FOR CONNECTIVITY EXTRACTION = PRIMARY
--- TOTAL TEXT OBJECTS FOR CONNECTIVITY EXTRACTION = 0 (0)
--- TOTAL TEXT OBJECTS FOR WITH TEXT OPERATIONS = 0 (0)
--- TOTAL TEXT OBJECTS FOR EXPAND TEXT OPERATIONS = 0 (0)
--- TOTAL TEXT OBJECTS FOR CAPI OPERATIONS = 0 (0)
--- GEOMETRY FLAGGING = ACUTE (NO)  SKEW (NO)  ANGLED (NO)  OFFGRID (NO)
                        NONSIMPLE POLYGON (YES)  NONSIMPLE PATH (YES)
--- PRIMARY CELL = mult
--- EXCLUDED CELLS =
--- LAYOUT BASE LAYER = POLY NDIFF PDIFF NWELL NWELLESD POLYCON DIFFCON 
--- LAYOUT TOP LAYER = (NOT SPECIFIED)

--- CALIBRE LAYOUT DATA INPUT MODULE COMPLETED.  CPU TIME = 0  REAL TIME = 0

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
-----        CALIBRE::DRC-H - RESULTS DATABASE INITIALIZATION MODULE       -----
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------

--- GLOBAL DRC RESULTS DATABASE FILE = out.rve (ASCII)
--- GLOBAL MAXIMUM RESULTS PER RULECHECK = ALL
--- GLOBAL MAXIMUM VERTICES PER RESULT POLYGON = 199
--- CHECK TEXT MAPPING = COMMENTS + RULE FILE INFORMATION
--- KEEP EMPTY RULE CHECKS = YES
--- DRC RESULTS MAGNIFICATION = 1
--- DRC RESULTS DATABASE PRECISION = 10000

--------------------------------------------------------------------------------
-----              DRC RULECHECK -> RESULTS DATABASE MAPPING               -----
--------------------------------------------------------------------------------
                                                          DATA        MAX    MAX
RULECHECK            RESULTS DATABASE         TYPE LAYER  TYPE     RESULT VERTEX
--------------------------------------------------------------------------------
OTC_DIFF             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_NDIFF            out.rve                 ASCII   N/A   N/A        ALL    199
OTC_PDIFF            out.rve                 ASCII   N/A   N/A        ALL    199
OTC_POLY             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_DIFFCON          out.rve                 ASCII   N/A   N/A        ALL    199
OTC_POLYCON          out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIACON           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA0             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA1             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA2             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA3             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA4             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA5             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA6             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA7             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA8             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA9             out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA10            out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA11            out.rve                 ASCII   N/A   N/A        ALL    199
OTC_VIA12            out.rve                 ASCII   N/A   N/A        ALL    199
OTC_CE1              out.rve                 ASCII   N/A   N/A        ALL    199
OTC_CE2              out.rve                 ASCII   N/A   N/A        ALL    199
OTC_CE3              out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL3           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL4           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL5           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL6           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL7           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL8           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL9           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL10          out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL11          out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL12          out.rve                 ASCII   N/A   N/A        ALL    199
OTC_TM1              out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL0           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL1           out.rve                 ASCII   N/A   N/A        ALL    199
OTC_METAL2           out.rve                 ASCII   N/A   N/A        ALL    199
GD_01                out.rve                 ASCII   N/A   N/A        ALL    199
GD_02                out.rve                 ASCII   N/A   N/A        ALL    199
GD_100               out.rve                 ASCII   N/A   N/A        ALL    199
GD_101               out.rve                 ASCII   N/A   N/A        ALL    199
GD_102               out.rve                 ASCII   N/A   N/A        ALL    199
GD_103               out.rve                 ASCII   N/A   N/A        ALL    199
GD_104               out.rve                 ASCII   N/A   N/A        ALL    199
GD_105               out.rve                 ASCII   N/A   N/A        ALL    199
GD_106               out.rve                 ASCII   N/A   N/A        ALL    199
GD_107               out.rve                 ASCII   N/A   N/A        ALL    199
GD_108               out.rve                 ASCII   N/A   N/A        ALL    199
GD_109               out.rve                 ASCII   N/A   N/A        ALL    199
GD_120               out.rve                 ASCII   N/A   N/A        ALL    199
GD_121               out.rve                 ASCII   N/A   N/A        ALL    199
GD_122               out.rve                 ASCII   N/A   N/A        ALL    199
GD_21                out.rve                 ASCII   N/A   N/A        ALL    199
GD_22                out.rve                 ASCII   N/A   N/A        ALL    199
GD_200               out.rve                 ASCII   N/A   N/A        ALL    199
GD_201               out.rve                 ASCII   N/A   N/A        ALL    199
GD_202               out.rve                 ASCII   N/A   N/A        ALL    199
GD_203               out.rve                 ASCII   N/A   N/A        ALL    199
GD_204               out.rve                 ASCII   N/A   N/A        ALL    199
GD_205               out.rve                 ASCII   N/A   N/A        ALL    199
GD_206               out.rve                 ASCII   N/A   N/A        ALL    199
GD_207               out.rve                 ASCII   N/A   N/A        ALL    199
GD_208               out.rve                 ASCII   N/A   N/A        ALL    199
GD_209               out.rve                 ASCII   N/A   N/A        ALL    199
GD_110               out.rve                 ASCII   N/A   N/A        ALL    199
GD_210               out.rve                 ASCII   N/A   N/A        ALL    199
GD_111               out.rve                 ASCII   N/A   N/A        ALL    199
GD_112               out.rve                 ASCII   N/A   N/A        ALL    199
GD_211               out.rve                 ASCII   N/A   N/A        ALL    199
GD_212               out.rve                 ASCII   N/A   N/A        ALL    199

--- CALIBRE::DRC-H RESULTS DATABASE INITIALIZATION MODULE COMPLETED.  CPU TIME = 0  REAL TIME = 0

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
-----                   CALIBRE::DRC-H - EXECUTIVE MODULE                  -----
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------

DIFF = OR DIFF
--------------
DIFF (HIER TYP=1 CFG=0 HGC=257 FGC=43482 HEC=1060 FEC=174002 IGC=62 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 1 OF 309  ELAPSED TIME = 7

den_DIFF = COPY DIFF
--------------------
den_DIFF (HIER TYP=1 CFG=0 HGC=257 FGC=43482 HEC=1060 FEC=174002 IGC=62 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 2 OF 309  ELAPSED TIME = 7

Layer DIFF DELETED -- LVHEAP = 7/13/20

drdeleteIPCellBoundary<1>::ipcores = CELLBOUNDARY INSIDE CELL
                                                  "insert_cell_name_here" "ip_core"
-----------------------------------------------------------------------------------
drdeleteIPCellBoundary<1>::ipcores (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 3 OF 309  ELAPSED TIME = 7

IP_bound_layers.DIFF.layer2 = COPY drdeleteIPCellBoundary<1>::ipcores
---------------------------------------------------------------------
IP_bound_layers.DIFF.layer2 (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 4 OF 309  ELAPSED TIME = 7

Layer drdeleteIPCellBoundary<1>::ipcores DELETED -- LVHEAP = 7/13/20

DIFF_ip_boundary = COPY IP_bound_layers.DIFF.layer2
---------------------------------------------------
DIFF_ip_boundary (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 5 OF 309  ELAPSED TIME = 7

Layer IP_bound_layers.DIFF.layer2 DELETED -- LVHEAP = 7/13/20

OTC_DIFF::sized_DIFF_ip_boundary = SIZE DIFF_ip_boundary BY -1.96
-----------------------------------------------------------------
OTC_DIFF::sized_DIFF_ip_boundary (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 6 OF 309  ELAPSED TIME = 7

Layer DIFF_ip_boundary DELETED -- LVHEAP = 7/13/20

OTC_DIFF::TMP<132> = den_DIFF AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_DIFF::TMP<132> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 7 OF 309  ELAPSED TIME = 7

Layer den_DIFF DELETED -- LVHEAP = 7/13/20

ip_DIFF = AND DIFF == 0
-----------------------

WARNING: Creating a FLAT COPY of layer DIFF.

ip_DIFF (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 8 OF 309  ELAPSED TIME = 7

Original Layer DIFF DELETED -- LVHEAP = 7/13/20

OTC_DIFF::TMP<131> = OTC_DIFF::TMP<132> NOT ip_DIFF
---------------------------------------------------
OTC_DIFF::TMP<131> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 9 OF 309  ELAPSED TIME = 7

Layer OTC_DIFF::TMP<132> DELETED -- LVHEAP = 7/13/20

Layer ip_DIFF DELETED -- LVHEAP = 7/13/20

CELLBOUNDARY = OR CELLBOUNDARY
------------------------------
CELLBOUNDARY (HIER-LSL TYP=1 CFG=0 HGC=40 FGC=3814 HEC=166 FEC=15262 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 10 OF 309  ELAPSED TIME = 7

bnd.copy = COPY CELLBOUNDARY
----------------------------
bnd.copy (HIER-LSL TYP=1 CFG=0 HGC=40 FGC=3814 HEC=166 FEC=15262 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 11 OF 309  ELAPSED TIME = 7

global_empty_layer = bnd.copy NOT CELLBOUNDARY
----------------------------------------------
global_empty_layer (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 12 OF 309  ELAPSED TIME = 7

Layer bnd.copy DELETED -- LVHEAP = 8/13/20

Layer CELLBOUNDARY DELETED -- LVHEAP = 8/13/20

rng_good_0.metal2_com = COPY global_empty_layer
-----------------------------------------------
rng_good_0.metal2_com (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 13 OF 309  ELAPSED TIME = 7

Layer global_empty_layer DELETED -- LVHEAP = 8/13/20

OTC_DIFF::<1> = OTC_DIFF::TMP<131> NOT rng_good_0.metal2_com
------------------------------------------------------------
OTC_DIFF::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 14 OF 309  ELAPSED TIME = 7

Layer OTC_DIFF::TMP<131> DELETED -- LVHEAP = 8/13/20

Layer OTC_DIFF::<1> DELETED -- LVHEAP = 8/13/20

DRC RuleCheck OTC_DIFF COMPLETED. Number of Results = 0 (0)

NDIFF = OR NDIFF
----------------
NDIFF (HIER TYP=1 CFG=0 HGC=149 FGC=22338 HEC=620 FEC=89416 IGC=55 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 15 OF 309  ELAPSED TIME = 7

den_NDIFF = COPY NDIFF
----------------------
den_NDIFF (HIER TYP=1 CFG=0 HGC=149 FGC=22338 HEC=620 FEC=89416 IGC=55 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 16 OF 309  ELAPSED TIME = 7

Layer NDIFF DELETED -- LVHEAP = 7/13/20

OTC_NDIFF::TMP<136> = den_NDIFF AND OTC_DIFF::sized_DIFF_ip_boundary
--------------------------------------------------------------------
OTC_NDIFF::TMP<136> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 17 OF 309  ELAPSED TIME = 7

ip_NDIFF = AND NDIFF == 0
-------------------------

WARNING: Creating a FLAT COPY of layer NDIFF.

ip_NDIFF (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 18 OF 309  ELAPSED TIME = 7

Original Layer NDIFF DELETED -- LVHEAP = 7/13/20

OTC_NDIFF::TMP<135> = OTC_NDIFF::TMP<136> NOT ip_NDIFF
------------------------------------------------------
OTC_NDIFF::TMP<135> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 19 OF 309  ELAPSED TIME = 7

Layer OTC_NDIFF::TMP<136> DELETED -- LVHEAP = 7/13/20

Layer ip_NDIFF DELETED -- LVHEAP = 7/13/20

OTC_NDIFF::<1> = OTC_NDIFF::TMP<135> NOT rng_good_0.metal2_com
--------------------------------------------------------------
OTC_NDIFF::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 20 OF 309  ELAPSED TIME = 7

Layer OTC_NDIFF::TMP<135> DELETED -- LVHEAP = 7/13/20

Layer OTC_NDIFF::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_NDIFF COMPLETED. Number of Results = 0 (0)

PDIFF = OR PDIFF
----------------
PDIFF (HIER TYP=1 CFG=0 HGC=108 FGC=21144 HEC=440 FEC=84586 IGC=42 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 21 OF 309  ELAPSED TIME = 7

den_PDIFF = COPY PDIFF
----------------------
den_PDIFF (HIER TYP=1 CFG=0 HGC=108 FGC=21144 HEC=440 FEC=84586 IGC=42 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 22 OF 309  ELAPSED TIME = 7

Layer PDIFF DELETED -- LVHEAP = 8/13/20

OTC_PDIFF::TMP<140> = den_PDIFF AND OTC_DIFF::sized_DIFF_ip_boundary
--------------------------------------------------------------------
OTC_PDIFF::TMP<140> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 23 OF 309  ELAPSED TIME = 7

ip_PDIFF = AND PDIFF == 0
-------------------------

WARNING: Creating a FLAT COPY of layer PDIFF.

ip_PDIFF (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 24 OF 309  ELAPSED TIME = 7

Original Layer PDIFF DELETED -- LVHEAP = 7/13/20

OTC_PDIFF::TMP<139> = OTC_PDIFF::TMP<140> NOT ip_PDIFF
------------------------------------------------------
OTC_PDIFF::TMP<139> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 25 OF 309  ELAPSED TIME = 7

Layer OTC_PDIFF::TMP<140> DELETED -- LVHEAP = 7/13/20

Layer ip_PDIFF DELETED -- LVHEAP = 7/13/20

OTC_PDIFF::<1> = OTC_PDIFF::TMP<139> NOT rng_good_0.metal2_com
--------------------------------------------------------------
OTC_PDIFF::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 26 OF 309  ELAPSED TIME = 7

Layer OTC_PDIFF::TMP<139> DELETED -- LVHEAP = 7/13/20

Layer OTC_PDIFF::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_PDIFF COMPLETED. Number of Results = 0 (0)

POLY = OR POLY
--------------
POLY (HIER TYP=1 CFG=0 HGC=1220 FGC=217566 HEC=4880 FEC=870264 IGC=168 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 27 OF 309  ELAPSED TIME = 7

den_POLY = COPY POLY
--------------------
den_POLY (HIER TYP=1 CFG=0 HGC=1220 FGC=217566 HEC=4880 FEC=870264 IGC=168 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 28 OF 309  ELAPSED TIME = 7

Layer POLY DELETED -- LVHEAP = 8/13/20

OTC_POLY::TMP<144> = den_POLY AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_POLY::TMP<144> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 29 OF 309  ELAPSED TIME = 7

ip_POLY = AND POLY == 0
-----------------------

WARNING: Creating a FLAT COPY of layer POLY.

ip_POLY (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 30 OF 309  ELAPSED TIME = 8

Original Layer POLY DELETED -- LVHEAP = 8/13/20

OTC_POLY::TMP<143> = OTC_POLY::TMP<144> NOT ip_POLY
---------------------------------------------------
OTC_POLY::TMP<143> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 31 OF 309  ELAPSED TIME = 8

Layer OTC_POLY::TMP<144> DELETED -- LVHEAP = 8/13/20

Layer ip_POLY DELETED -- LVHEAP = 8/13/20

OTC_POLY::<1> = OTC_POLY::TMP<143> NOT rng_good_0.metal2_com
------------------------------------------------------------
OTC_POLY::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 32 OF 309  ELAPSED TIME = 8

Layer OTC_POLY::TMP<143> DELETED -- LVHEAP = 8/13/20

Layer OTC_POLY::<1> DELETED -- LVHEAP = 8/13/20

DRC RuleCheck OTC_POLY COMPLETED. Number of Results = 0 (0)

DIFFCON = OR DIFFCON
--------------------
DIFFCON (HIER TYP=1 CFG=0 HGC=2569 FGC=236707 HEC=10276 FEC=946828 IGC=334 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 33 OF 309  ELAPSED TIME = 8

den_DIFFCON = COPY DIFFCON
--------------------------
den_DIFFCON (HIER TYP=1 CFG=0 HGC=2569 FGC=236707 HEC=10276 FEC=946828 IGC=334 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 34 OF 309  ELAPSED TIME = 8

Layer DIFFCON DELETED -- LVHEAP = 8/13/20

OTC_DIFFCON::TMP<148> = den_DIFFCON AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_DIFFCON::TMP<148> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 35 OF 309  ELAPSED TIME = 8

Layer den_DIFFCON DELETED -- LVHEAP = 8/13/20

ip_DIFFCON = AND DIFFCON == 0
-----------------------------

WARNING: Creating a FLAT COPY of layer DIFFCON.

ip_DIFFCON (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 36 OF 309  ELAPSED TIME = 8

Original Layer DIFFCON DELETED -- LVHEAP = 7/13/20

OTC_DIFFCON::TMP<147> = OTC_DIFFCON::TMP<148> NOT ip_DIFFCON
------------------------------------------------------------
OTC_DIFFCON::TMP<147> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 37 OF 309  ELAPSED TIME = 8

Layer OTC_DIFFCON::TMP<148> DELETED -- LVHEAP = 7/13/20

Layer ip_DIFFCON DELETED -- LVHEAP = 7/13/20

OTC_DIFFCON::<1> = OTC_DIFFCON::TMP<147> NOT rng_good_0.metal2_com
------------------------------------------------------------------
OTC_DIFFCON::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 38 OF 309  ELAPSED TIME = 8

Layer OTC_DIFFCON::TMP<147> DELETED -- LVHEAP = 7/13/20

Layer OTC_DIFFCON::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_DIFFCON COMPLETED. Number of Results = 0 (0)

POLYCON = OR POLYCON
--------------------
POLYCON (HIER TYP=1 CFG=0 HGC=1678 FGC=65252 HEC=6712 FEC=261008 IGC=162 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 39 OF 309  ELAPSED TIME = 8

polycon_com = COPY POLYCON
--------------------------
polycon_com (HIER TYP=1 CFG=0 HGC=1678 FGC=65252 HEC=6712 FEC=261008 IGC=162 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 40 OF 309  ELAPSED TIME = 8

Layer POLYCON DELETED -- LVHEAP = 8/13/20

OTC_POLYCON::TMP<152> = polycon_com AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_POLYCON::TMP<152> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 41 OF 309  ELAPSED TIME = 8

Layer polycon_com DELETED -- LVHEAP = 8/13/20

ip_POLYCON = AND POLYCON == 0
-----------------------------

WARNING: Creating a FLAT COPY of layer POLYCON.

ip_POLYCON (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 42 OF 309  ELAPSED TIME = 8

Original Layer POLYCON DELETED -- LVHEAP = 7/13/20

OTC_POLYCON::TMP<151> = OTC_POLYCON::TMP<152> NOT ip_POLYCON
------------------------------------------------------------
OTC_POLYCON::TMP<151> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 43 OF 309  ELAPSED TIME = 8

Layer OTC_POLYCON::TMP<152> DELETED -- LVHEAP = 7/13/20

Layer ip_POLYCON DELETED -- LVHEAP = 7/13/20

OTC_POLYCON::<1> = OTC_POLYCON::TMP<151> NOT rng_good_0.metal2_com
------------------------------------------------------------------
OTC_POLYCON::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 44 OF 309  ELAPSED TIME = 8

Layer OTC_POLYCON::TMP<151> DELETED -- LVHEAP = 7/13/20

Layer OTC_POLYCON::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_POLYCON COMPLETED. Number of Results = 0 (0)

VIACON = OR VIACON
------------------
VIACON (HIER TYP=1 CFG=0 HGC=3180 FGC=56203 HEC=12720 FEC=224812 IGC=352 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 45 OF 309  ELAPSED TIME = 8

den_VIACON = COPY VIACON
------------------------
den_VIACON (HIER TYP=1 CFG=0 HGC=3180 FGC=56203 HEC=12720 FEC=224812 IGC=352 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 46 OF 309  ELAPSED TIME = 8

Layer VIACON DELETED -- LVHEAP = 8/13/20

OTC_VIACON::TMP<156> = den_VIACON AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_VIACON::TMP<156> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 47 OF 309  ELAPSED TIME = 8

Layer den_VIACON DELETED -- LVHEAP = 8/13/20

ip_VIACON = AND VIACON == 0
---------------------------

WARNING: Creating a FLAT COPY of layer VIACON.

ip_VIACON (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 48 OF 309  ELAPSED TIME = 8

Original Layer VIACON DELETED -- LVHEAP = 7/13/20

OTC_VIACON::TMP<155> = OTC_VIACON::TMP<156> NOT ip_VIACON
---------------------------------------------------------
OTC_VIACON::TMP<155> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 49 OF 309  ELAPSED TIME = 8

Layer OTC_VIACON::TMP<156> DELETED -- LVHEAP = 7/13/20

Layer ip_VIACON DELETED -- LVHEAP = 7/13/20

OTC_VIACON::<1> = OTC_VIACON::TMP<155> NOT rng_good_0.metal2_com
----------------------------------------------------------------
OTC_VIACON::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 50 OF 309  ELAPSED TIME = 8

Layer OTC_VIACON::TMP<155> DELETED -- LVHEAP = 7/13/20

Layer OTC_VIACON::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIACON COMPLETED. Number of Results = 0 (0)

VIA0 = OR VIA0
--------------
VIA0 (HIER TYP=1 CFG=0 HGC=498 FGC=55727 HEC=1992 FEC=222908 IGC=196 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 51 OF 309  ELAPSED TIME = 8

den_VIA0 = COPY VIA0
--------------------
den_VIA0 (HIER TYP=1 CFG=0 HGC=498 FGC=55727 HEC=1992 FEC=222908 IGC=196 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 52 OF 309  ELAPSED TIME = 8

Layer VIA0 DELETED -- LVHEAP = 8/13/20

OTC_VIA0::TMP<160> = den_VIA0 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA0::TMP<160> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 53 OF 309  ELAPSED TIME = 8

Layer den_VIA0 DELETED -- LVHEAP = 8/13/20

ip_VIA0 = AND VIA0 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA0.

ip_VIA0 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 54 OF 309  ELAPSED TIME = 8

Original Layer VIA0 DELETED -- LVHEAP = 7/13/20

OTC_VIA0::TMP<159> = OTC_VIA0::TMP<160> NOT ip_VIA0
---------------------------------------------------
OTC_VIA0::TMP<159> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 55 OF 309  ELAPSED TIME = 8

Layer OTC_VIA0::TMP<160> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA0 DELETED -- LVHEAP = 7/13/20

ip_VIA0ALLOWOTC = VIA0ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA0ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 56 OF 309  ELAPSED TIME = 8

Original Layer VIA0ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA0::<1> = OTC_VIA0::TMP<159> NOT ip_VIA0ALLOWOTC
------------------------------------------------------
OTC_VIA0::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 57 OF 309  ELAPSED TIME = 8

Layer OTC_VIA0::TMP<159> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA0ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA0::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA0 COMPLETED. Number of Results = 0 (0)

VIA1 = OR VIA1
--------------
VIA1 (HIER TYP=1 CFG=0 HGC=248 FGC=54784 HEC=992 FEC=219136 IGC=277 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 58 OF 309  ELAPSED TIME = 8

den_VIA1 = COPY VIA1
--------------------
den_VIA1 (HIER TYP=1 CFG=0 HGC=248 FGC=54784 HEC=992 FEC=219136 IGC=277 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 59 OF 309  ELAPSED TIME = 8

Layer VIA1 DELETED -- LVHEAP = 8/13/20

OTC_VIA1::TMP<164> = den_VIA1 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA1::TMP<164> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 60 OF 309  ELAPSED TIME = 8

Layer den_VIA1 DELETED -- LVHEAP = 8/13/20

ip_VIA1 = AND VIA1 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA1.

ip_VIA1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 61 OF 309  ELAPSED TIME = 8

Original Layer VIA1 DELETED -- LVHEAP = 7/13/20

OTC_VIA1::TMP<163> = OTC_VIA1::TMP<164> NOT ip_VIA1
---------------------------------------------------
OTC_VIA1::TMP<163> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 62 OF 309  ELAPSED TIME = 8

Layer OTC_VIA1::TMP<164> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA1 DELETED -- LVHEAP = 7/13/20

ip_VIA1ALLOWOTC = VIA1ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA1ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 63 OF 309  ELAPSED TIME = 8

Original Layer VIA1ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA1::<1> = OTC_VIA1::TMP<163> NOT ip_VIA1ALLOWOTC
------------------------------------------------------
OTC_VIA1::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 64 OF 309  ELAPSED TIME = 8

Layer OTC_VIA1::TMP<163> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA1ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA1::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA1 COMPLETED. Number of Results = 0 (0)

VIA2 = OR VIA2
--------------
VIA2 (HIER TYP=1 CFG=0 HGC=3 FGC=9710 HEC=12 FEC=38840 IGC=582 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 65 OF 309  ELAPSED TIME = 8

den_VIA2 = COPY VIA2
--------------------
den_VIA2 (HIER TYP=1 CFG=0 HGC=3 FGC=9710 HEC=12 FEC=38840 IGC=582 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 66 OF 309  ELAPSED TIME = 8

Layer VIA2 DELETED -- LVHEAP = 8/13/20

OTC_VIA2::TMP<168> = den_VIA2 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA2::TMP<168> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 67 OF 309  ELAPSED TIME = 8

Layer den_VIA2 DELETED -- LVHEAP = 8/13/20

ip_VIA2 = AND VIA2 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA2.

ip_VIA2 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 68 OF 309  ELAPSED TIME = 8

Original Layer VIA2 DELETED -- LVHEAP = 8/13/20

OTC_VIA2::TMP<167> = OTC_VIA2::TMP<168> NOT ip_VIA2
---------------------------------------------------
OTC_VIA2::TMP<167> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 69 OF 309  ELAPSED TIME = 8

Layer OTC_VIA2::TMP<168> DELETED -- LVHEAP = 8/13/20

Layer ip_VIA2 DELETED -- LVHEAP = 8/13/20

ip_VIA2ALLOWOTC = VIA2ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA2ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 70 OF 309  ELAPSED TIME = 8

Original Layer VIA2ALLOWOTC DELETED -- LVHEAP = 8/13/20

OTC_VIA2::<1> = OTC_VIA2::TMP<167> NOT ip_VIA2ALLOWOTC
------------------------------------------------------
OTC_VIA2::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 71 OF 309  ELAPSED TIME = 8

Layer OTC_VIA2::TMP<167> DELETED -- LVHEAP = 8/13/20

Layer ip_VIA2ALLOWOTC DELETED -- LVHEAP = 8/13/20

Layer OTC_VIA2::<1> DELETED -- LVHEAP = 8/13/20

DRC RuleCheck OTC_VIA2 COMPLETED. Number of Results = 0 (0)

VIA3 = OR VIA3
--------------
VIA3 (HIER TYP=1 CFG=0 HGC=3 FGC=4849 HEC=12 FEC=19396 IGC=574 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 72 OF 309  ELAPSED TIME = 8

den_VIA3 = COPY VIA3
--------------------
den_VIA3 (HIER TYP=1 CFG=0 HGC=3 FGC=4849 HEC=12 FEC=19396 IGC=574 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 73 OF 309  ELAPSED TIME = 8

Layer VIA3 DELETED -- LVHEAP = 7/13/20

OTC_VIA3::TMP<172> = den_VIA3 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA3::TMP<172> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 74 OF 309  ELAPSED TIME = 8

Layer den_VIA3 DELETED -- LVHEAP = 7/13/20

ip_VIA3 = AND VIA3 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA3.

ip_VIA3 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 75 OF 309  ELAPSED TIME = 8

Original Layer VIA3 DELETED -- LVHEAP = 7/13/20

OTC_VIA3::TMP<171> = OTC_VIA3::TMP<172> NOT ip_VIA3
---------------------------------------------------
OTC_VIA3::TMP<171> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 76 OF 309  ELAPSED TIME = 8

Layer OTC_VIA3::TMP<172> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA3 DELETED -- LVHEAP = 7/13/20

ip_VIA3ALLOWOTC = VIA3ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA3ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 77 OF 309  ELAPSED TIME = 8

Original Layer VIA3ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA3::<1> = OTC_VIA3::TMP<171> NOT ip_VIA3ALLOWOTC
------------------------------------------------------
OTC_VIA3::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 78 OF 309  ELAPSED TIME = 8

Layer OTC_VIA3::TMP<171> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA3ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA3::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA3 COMPLETED. Number of Results = 0 (0)

VIA4 = OR VIA4
--------------
VIA4 (HIER TYP=1 CFG=0 HGC=2 FGC=4834 HEC=8 FEC=19336 IGC=317 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 8/13/20  OPS COMPLETE = 79 OF 309  ELAPSED TIME = 8

den_VIA4 = COPY VIA4
--------------------
den_VIA4 (HIER TYP=1 CFG=0 HGC=2 FGC=4834 HEC=8 FEC=19336 IGC=317 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 80 OF 309  ELAPSED TIME = 8

Layer VIA4 DELETED -- LVHEAP = 7/13/20

OTC_VIA4::TMP<176> = den_VIA4 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA4::TMP<176> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 81 OF 309  ELAPSED TIME = 8

Layer den_VIA4 DELETED -- LVHEAP = 7/13/20

ip_VIA4 = AND VIA4 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA4.

ip_VIA4 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 82 OF 309  ELAPSED TIME = 8

Original Layer VIA4 DELETED -- LVHEAP = 7/13/20

OTC_VIA4::TMP<175> = OTC_VIA4::TMP<176> NOT ip_VIA4
---------------------------------------------------
OTC_VIA4::TMP<175> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 83 OF 309  ELAPSED TIME = 8

Layer OTC_VIA4::TMP<176> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA4 DELETED -- LVHEAP = 7/13/20

ip_VIA4ALLOWOTC = VIA4ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA4ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 84 OF 309  ELAPSED TIME = 8

Original Layer VIA4ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA4::<1> = OTC_VIA4::TMP<175> NOT ip_VIA4ALLOWOTC
------------------------------------------------------
OTC_VIA4::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 85 OF 309  ELAPSED TIME = 8

Layer OTC_VIA4::TMP<175> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA4ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA4::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA4 COMPLETED. Number of Results = 0 (0)

VIA5 = OR VIA5
--------------
VIA5 (HIER TYP=1 CFG=0 HGC=2 FGC=3224 HEC=8 FEC=12896 IGC=511 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 86 OF 309  ELAPSED TIME = 8

den_VIA5 = COPY VIA5
--------------------
den_VIA5 (HIER TYP=1 CFG=0 HGC=2 FGC=3224 HEC=8 FEC=12896 IGC=511 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 87 OF 309  ELAPSED TIME = 8

Layer VIA5 DELETED -- LVHEAP = 7/13/20

OTC_VIA5::TMP<180> = den_VIA5 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA5::TMP<180> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 88 OF 309  ELAPSED TIME = 8

Layer den_VIA5 DELETED -- LVHEAP = 7/13/20

ip_VIA5 = AND VIA5 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA5.

ip_VIA5 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 89 OF 309  ELAPSED TIME = 8

Original Layer VIA5 DELETED -- LVHEAP = 7/13/20

OTC_VIA5::TMP<179> = OTC_VIA5::TMP<180> NOT ip_VIA5
---------------------------------------------------
OTC_VIA5::TMP<179> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 90 OF 309  ELAPSED TIME = 8

Layer OTC_VIA5::TMP<180> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA5 DELETED -- LVHEAP = 7/13/20

ip_VIA5ALLOWOTC = VIA5ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA5ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 91 OF 309  ELAPSED TIME = 8

Original Layer VIA5ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA5::<1> = OTC_VIA5::TMP<179> NOT ip_VIA5ALLOWOTC
------------------------------------------------------
OTC_VIA5::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 92 OF 309  ELAPSED TIME = 8

Layer OTC_VIA5::TMP<179> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA5ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA5::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA5 COMPLETED. Number of Results = 0 (0)

VIA6 = OR VIA6
--------------
VIA6 (HIER TYP=1 CFG=0 HGC=2 FGC=1616 HEC=8 FEC=6464 IGC=515 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 93 OF 309  ELAPSED TIME = 8

den_VIA6 = COPY VIA6
--------------------
den_VIA6 (HIER TYP=1 CFG=0 HGC=2 FGC=1616 HEC=8 FEC=6464 IGC=515 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 94 OF 309  ELAPSED TIME = 8

Layer VIA6 DELETED -- LVHEAP = 7/13/20

OTC_VIA6::TMP<184> = den_VIA6 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA6::TMP<184> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 95 OF 309  ELAPSED TIME = 8

Layer den_VIA6 DELETED -- LVHEAP = 7/13/20

ip_VIA6 = AND VIA6 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA6.

ip_VIA6 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 96 OF 309  ELAPSED TIME = 8

Original Layer VIA6 DELETED -- LVHEAP = 7/13/20

OTC_VIA6::TMP<183> = OTC_VIA6::TMP<184> NOT ip_VIA6
---------------------------------------------------
OTC_VIA6::TMP<183> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 97 OF 309  ELAPSED TIME = 8

Layer OTC_VIA6::TMP<184> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA6 DELETED -- LVHEAP = 7/13/20

ip_VIA6ALLOWOTC = VIA6ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA6ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 98 OF 309  ELAPSED TIME = 8

Original Layer VIA6ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA6::<1> = OTC_VIA6::TMP<183> NOT ip_VIA6ALLOWOTC
------------------------------------------------------
OTC_VIA6::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 99 OF 309  ELAPSED TIME = 8

Layer OTC_VIA6::TMP<183> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA6ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA6::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA6 COMPLETED. Number of Results = 0 (0)

VIA7 = OR VIA7
--------------
VIA7 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=195 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 100 OF 309  ELAPSED TIME = 8

den_VIA7 = COPY VIA7
--------------------
den_VIA7 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=195 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 101 OF 309  ELAPSED TIME = 8

Layer VIA7 DELETED -- LVHEAP = 7/13/20

OTC_VIA7::TMP<188> = den_VIA7 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA7::TMP<188> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 102 OF 309  ELAPSED TIME = 8

Layer den_VIA7 DELETED -- LVHEAP = 7/13/20

ip_VIA7 = AND VIA7 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA7.

ip_VIA7 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 103 OF 309  ELAPSED TIME = 8

Original Layer VIA7 DELETED -- LVHEAP = 7/13/20

OTC_VIA7::TMP<187> = OTC_VIA7::TMP<188> NOT ip_VIA7
---------------------------------------------------
OTC_VIA7::TMP<187> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 104 OF 309  ELAPSED TIME = 8

Layer OTC_VIA7::TMP<188> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA7 DELETED -- LVHEAP = 7/13/20

ip_VIA7ALLOWOTC = VIA7ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA7ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 105 OF 309  ELAPSED TIME = 8

Original Layer VIA7ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA7::<1> = OTC_VIA7::TMP<187> NOT ip_VIA7ALLOWOTC
------------------------------------------------------
OTC_VIA7::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 106 OF 309  ELAPSED TIME = 8

Layer OTC_VIA7::TMP<187> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA7ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA7::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA7 COMPLETED. Number of Results = 0 (0)

VIA8 = OR VIA8
--------------
VIA8 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=183 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 107 OF 309  ELAPSED TIME = 8

den_VIA8 = COPY VIA8
--------------------
den_VIA8 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=183 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 108 OF 309  ELAPSED TIME = 8

Layer VIA8 DELETED -- LVHEAP = 7/13/20

OTC_VIA8::TMP<192> = den_VIA8 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA8::TMP<192> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 109 OF 309  ELAPSED TIME = 8

Layer den_VIA8 DELETED -- LVHEAP = 7/13/20

ip_VIA8 = AND VIA8 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA8.

ip_VIA8 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 110 OF 309  ELAPSED TIME = 8

Original Layer VIA8 DELETED -- LVHEAP = 7/13/20

OTC_VIA8::TMP<191> = OTC_VIA8::TMP<192> NOT ip_VIA8
---------------------------------------------------
OTC_VIA8::TMP<191> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 111 OF 309  ELAPSED TIME = 8

Layer OTC_VIA8::TMP<192> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA8 DELETED -- LVHEAP = 7/13/20

ip_VIA8ALLOWOTC = VIA8ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA8ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 112 OF 309  ELAPSED TIME = 8

Original Layer VIA8ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA8::<1> = OTC_VIA8::TMP<191> NOT ip_VIA8ALLOWOTC
------------------------------------------------------
OTC_VIA8::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 113 OF 309  ELAPSED TIME = 8

Layer OTC_VIA8::TMP<191> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA8ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA8::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA8 COMPLETED. Number of Results = 0 (0)

VIA9 = OR VIA9
--------------
VIA9 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=106 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 114 OF 309  ELAPSED TIME = 8

den_VIA9 = COPY VIA9
--------------------
den_VIA9 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=106 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 115 OF 309  ELAPSED TIME = 8

Layer VIA9 DELETED -- LVHEAP = 7/13/20

OTC_VIA9::TMP<196> = den_VIA9 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------
OTC_VIA9::TMP<196> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 116 OF 309  ELAPSED TIME = 8

Layer den_VIA9 DELETED -- LVHEAP = 7/13/20

ip_VIA9 = AND VIA9 == 0
-----------------------

WARNING: Creating a FLAT COPY of layer VIA9.

ip_VIA9 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 117 OF 309  ELAPSED TIME = 8

Original Layer VIA9 DELETED -- LVHEAP = 7/13/20

OTC_VIA9::TMP<195> = OTC_VIA9::TMP<196> NOT ip_VIA9
---------------------------------------------------
OTC_VIA9::TMP<195> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 118 OF 309  ELAPSED TIME = 8

Layer OTC_VIA9::TMP<196> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA9 DELETED -- LVHEAP = 7/13/20

ip_VIA9ALLOWOTC = VIA9ALLOWOTC INSIDE CELL PRIMARY ONLY
                               "insert_cell_name_here" "ip_core"
----------------------------------------------------------------
ip_VIA9ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 119 OF 309  ELAPSED TIME = 8

Original Layer VIA9ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA9::<1> = OTC_VIA9::TMP<195> NOT ip_VIA9ALLOWOTC
------------------------------------------------------
OTC_VIA9::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 120 OF 309  ELAPSED TIME = 8

Layer OTC_VIA9::TMP<195> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA9ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA9::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA9 COMPLETED. Number of Results = 0 (0)

VIA10 = OR VIA10
----------------
VIA10 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=115 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 121 OF 309  ELAPSED TIME = 8

den_VIA10 = COPY VIA10
----------------------
den_VIA10 (HIER TYP=1 CFG=0 HGC=1 FGC=800 HEC=4 FEC=3200 IGC=115 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 122 OF 309  ELAPSED TIME = 8

Layer VIA10 DELETED -- LVHEAP = 7/13/20

OTC_VIA10::TMP<200> = den_VIA10 AND OTC_DIFF::sized_DIFF_ip_boundary
--------------------------------------------------------------------
OTC_VIA10::TMP<200> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 123 OF 309  ELAPSED TIME = 8

Layer den_VIA10 DELETED -- LVHEAP = 7/13/20

ip_VIA10 = AND VIA10 == 0
-------------------------

WARNING: Creating a FLAT COPY of layer VIA10.

ip_VIA10 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 124 OF 309  ELAPSED TIME = 8

Original Layer VIA10 DELETED -- LVHEAP = 7/13/20

OTC_VIA10::TMP<199> = OTC_VIA10::TMP<200> NOT ip_VIA10
------------------------------------------------------
OTC_VIA10::TMP<199> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 125 OF 309  ELAPSED TIME = 8

Layer OTC_VIA10::TMP<200> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA10 DELETED -- LVHEAP = 7/13/20

ip_VIA10ALLOWOTC = VIA10ALLOWOTC INSIDE CELL PRIMARY ONLY
                                 "insert_cell_name_here" "ip_core"
------------------------------------------------------------------
ip_VIA10ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 126 OF 309  ELAPSED TIME = 8

Original Layer VIA10ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA10::<1> = OTC_VIA10::TMP<199> NOT ip_VIA10ALLOWOTC
---------------------------------------------------------
OTC_VIA10::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 127 OF 309  ELAPSED TIME = 8

Layer OTC_VIA10::TMP<199> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA10ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA10::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA10 COMPLETED. Number of Results = 0 (0)

VIA11 = OR VIA11
----------------
VIA11 (HIER TYP=1 CFG=0 HGC=1 FGC=400 HEC=4 FEC=1600 IGC=106 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 128 OF 309  ELAPSED TIME = 8

den_VIA11 = COPY VIA11
----------------------
den_VIA11 (HIER TYP=1 CFG=0 HGC=1 FGC=400 HEC=4 FEC=1600 IGC=106 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 129 OF 309  ELAPSED TIME = 8

Layer VIA11 DELETED -- LVHEAP = 7/13/20

OTC_VIA11::TMP<204> = den_VIA11 AND OTC_DIFF::sized_DIFF_ip_boundary
--------------------------------------------------------------------
OTC_VIA11::TMP<204> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 130 OF 309  ELAPSED TIME = 8

Layer den_VIA11 DELETED -- LVHEAP = 7/13/20

ip_VIA11 = AND VIA11 == 0
-------------------------

WARNING: Creating a FLAT COPY of layer VIA11.

ip_VIA11 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 131 OF 309  ELAPSED TIME = 8

Original Layer VIA11 DELETED -- LVHEAP = 7/13/20

OTC_VIA11::TMP<203> = OTC_VIA11::TMP<204> NOT ip_VIA11
------------------------------------------------------
OTC_VIA11::TMP<203> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 132 OF 309  ELAPSED TIME = 8

Layer OTC_VIA11::TMP<204> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA11 DELETED -- LVHEAP = 7/13/20

ip_VIA11ALLOWOTC = VIA11ALLOWOTC INSIDE CELL PRIMARY ONLY
                                 "insert_cell_name_here" "ip_core"
------------------------------------------------------------------
ip_VIA11ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 133 OF 309  ELAPSED TIME = 8

Original Layer VIA11ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA11::<1> = OTC_VIA11::TMP<203> NOT ip_VIA11ALLOWOTC
---------------------------------------------------------
OTC_VIA11::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 134 OF 309  ELAPSED TIME = 8

Layer OTC_VIA11::TMP<203> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA11ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA11::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA11 COMPLETED. Number of Results = 0 (0)

VIA12 = OR VIA12
----------------
VIA12 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 135 OF 309  ELAPSED TIME = 8

via12_com = COPY VIA12
----------------------
via12_com (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 136 OF 309  ELAPSED TIME = 8

Layer VIA12 DELETED -- LVHEAP = 7/13/20

OTC_VIA12::TMP<208> = via12_com AND OTC_DIFF::sized_DIFF_ip_boundary
--------------------------------------------------------------------
OTC_VIA12::TMP<208> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 137 OF 309  ELAPSED TIME = 8

Layer via12_com DELETED -- LVHEAP = 7/13/20

ip_VIA12 = AND VIA12 == 0
-------------------------
ip_VIA12 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 138 OF 309  ELAPSED TIME = 8

Original Layer VIA12 DELETED -- LVHEAP = 7/13/20

OTC_VIA12::TMP<207> = OTC_VIA12::TMP<208> NOT ip_VIA12
------------------------------------------------------
OTC_VIA12::TMP<207> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 139 OF 309  ELAPSED TIME = 8

Layer OTC_VIA12::TMP<208> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA12 DELETED -- LVHEAP = 7/13/20

ip_VIA12ALLOWOTC = VIA12ALLOWOTC INSIDE CELL PRIMARY ONLY
                                 "insert_cell_name_here" "ip_core"
------------------------------------------------------------------
ip_VIA12ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 140 OF 309  ELAPSED TIME = 8

Original Layer VIA12ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_VIA12::<1> = OTC_VIA12::TMP<207> NOT ip_VIA12ALLOWOTC
---------------------------------------------------------
OTC_VIA12::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 141 OF 309  ELAPSED TIME = 8

Layer OTC_VIA12::TMP<207> DELETED -- LVHEAP = 7/13/20

Layer ip_VIA12ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_VIA12::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_VIA12 COMPLETED. Number of Results = 0 (0)

CE1 = OR CE1
------------
CE1 (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 142 OF 309  ELAPSED TIME = 8

den_CE1 = COPY CE1
------------------
den_CE1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 143 OF 309  ELAPSED TIME = 8

OTC_CE1::TMP<212> = den_CE1 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------
OTC_CE1::TMP<212> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 144 OF 309  ELAPSED TIME = 8

Layer den_CE1 DELETED -- LVHEAP = 7/13/20

ip_CE1 = AND CE1 == 0
---------------------
ip_CE1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 145 OF 309  ELAPSED TIME = 8

Original Layer CE1 DELETED -- LVHEAP = 7/13/20

OTC_CE1::TMP<211> = OTC_CE1::TMP<212> NOT ip_CE1
------------------------------------------------
OTC_CE1::TMP<211> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 146 OF 309  ELAPSED TIME = 8

Layer OTC_CE1::TMP<212> DELETED -- LVHEAP = 7/13/20

Layer ip_CE1 DELETED -- LVHEAP = 7/13/20

OTC_CE1::<1> = OTC_CE1::TMP<211> NOT rng_good_0.metal2_com
----------------------------------------------------------
OTC_CE1::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 147 OF 309  ELAPSED TIME = 8

Layer OTC_CE1::TMP<211> DELETED -- LVHEAP = 7/13/20

Layer OTC_CE1::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_CE1 COMPLETED. Number of Results = 0 (0)

CE2 = OR CE2
------------
CE2 (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 148 OF 309  ELAPSED TIME = 8

den_CE2 = COPY CE2
------------------
den_CE2 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 149 OF 309  ELAPSED TIME = 8

OTC_CE2::TMP<216> = den_CE2 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------
OTC_CE2::TMP<216> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 150 OF 309  ELAPSED TIME = 8

Layer den_CE2 DELETED -- LVHEAP = 7/13/20

ip_CE2 = AND CE2 == 0
---------------------
ip_CE2 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 151 OF 309  ELAPSED TIME = 8

Original Layer CE2 DELETED -- LVHEAP = 7/13/20

OTC_CE2::TMP<215> = OTC_CE2::TMP<216> NOT ip_CE2
------------------------------------------------
OTC_CE2::TMP<215> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 152 OF 309  ELAPSED TIME = 8

Layer OTC_CE2::TMP<216> DELETED -- LVHEAP = 7/13/20

Layer ip_CE2 DELETED -- LVHEAP = 7/13/20

OTC_CE2::<1> = OTC_CE2::TMP<215> NOT rng_good_0.metal2_com
----------------------------------------------------------
OTC_CE2::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 153 OF 309  ELAPSED TIME = 8

Layer OTC_CE2::TMP<215> DELETED -- LVHEAP = 7/13/20

Layer OTC_CE2::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_CE2 COMPLETED. Number of Results = 0 (0)

CE3 = OR CE3
------------
CE3 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 154 OF 309  ELAPSED TIME = 8

den_CE3 = COPY CE3
------------------
den_CE3 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 155 OF 309  ELAPSED TIME = 8

Layer CE3 DELETED -- LVHEAP = 7/13/20

OTC_CE3::TMP<220> = den_CE3 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------
OTC_CE3::TMP<220> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 156 OF 309  ELAPSED TIME = 8

Layer den_CE3 DELETED -- LVHEAP = 7/13/20

ip_CE3 = AND CE3 == 0
---------------------
ip_CE3 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 157 OF 309  ELAPSED TIME = 8

Original Layer CE3 DELETED -- LVHEAP = 7/13/20

OTC_CE3::TMP<219> = OTC_CE3::TMP<220> NOT ip_CE3
------------------------------------------------
OTC_CE3::TMP<219> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 158 OF 309  ELAPSED TIME = 8

Layer OTC_CE3::TMP<220> DELETED -- LVHEAP = 7/13/20

Layer ip_CE3 DELETED -- LVHEAP = 7/13/20

OTC_CE3::<1> = OTC_CE3::TMP<219> NOT rng_good_0.metal2_com
----------------------------------------------------------
OTC_CE3::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 159 OF 309  ELAPSED TIME = 8

Layer OTC_CE3::TMP<219> DELETED -- LVHEAP = 7/13/20

Layer OTC_CE3::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_CE3 COMPLETED. Number of Results = 0 (0)

METAL3BC = OR METAL3BC
----------------------
METAL3BC (HIER TYP=1 CFG=1 HGC=19463 FGC=34330 HEC=77852 FEC=137320 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 160 OF 309  ELAPSED TIME = 8

Original Layer METAL3BC DELETED -- LVHEAP = 7/13/20

den_METAL3 = COPY METAL3BC
--------------------------
den_METAL3 (HIER TYP=1 CFG=0 HGC=19463 FGC=34330 HEC=77852 FEC=137320 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 161 OF 309  ELAPSED TIME = 8

OTC_METAL3::TMP<224> = den_METAL3 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL3::TMP<224> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 162 OF 309  ELAPSED TIME = 8

Layer den_METAL3 DELETED -- LVHEAP = 7/13/20

ip_METAL3 = AND METAL3 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL3.

ip_METAL3 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 163 OF 309  ELAPSED TIME = 8

Original Layer METAL3 DELETED -- LVHEAP = 7/13/20

OTC_METAL3::TMP<223> = OTC_METAL3::TMP<224> NOT ip_METAL3
---------------------------------------------------------
OTC_METAL3::TMP<223> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 164 OF 309  ELAPSED TIME = 8

Layer OTC_METAL3::TMP<224> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL3 DELETED -- LVHEAP = 7/13/20

ip_METAL3ALLOWOTC = METAL3BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL3ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 165 OF 309  ELAPSED TIME = 8

Original Layer METAL3BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL3::<1> = OTC_METAL3::TMP<223> NOT ip_METAL3ALLOWOTC
------------------------------------------------------------
OTC_METAL3::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 166 OF 309  ELAPSED TIME = 8

Layer OTC_METAL3::TMP<223> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL3ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL3::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL3 COMPLETED. Number of Results = 0 (0)

METAL4BC = OR METAL4BC
----------------------
METAL4BC (HIER TYP=1 CFG=1 HGC=3611 FGC=13441 HEC=14444 FEC=53764 IGC=91 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 167 OF 309  ELAPSED TIME = 8

Original Layer METAL4BC DELETED -- LVHEAP = 7/13/20

den_METAL4 = COPY METAL4BC
--------------------------
den_METAL4 (HIER TYP=1 CFG=0 HGC=3611 FGC=13441 HEC=14444 FEC=53764 IGC=91 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 168 OF 309  ELAPSED TIME = 8

OTC_METAL4::TMP<228> = den_METAL4 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL4::TMP<228> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 169 OF 309  ELAPSED TIME = 8

Layer den_METAL4 DELETED -- LVHEAP = 7/13/20

ip_METAL4 = AND METAL4 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL4.

ip_METAL4 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 170 OF 309  ELAPSED TIME = 8

Original Layer METAL4 DELETED -- LVHEAP = 7/13/20

OTC_METAL4::TMP<227> = OTC_METAL4::TMP<228> NOT ip_METAL4
---------------------------------------------------------
OTC_METAL4::TMP<227> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 171 OF 309  ELAPSED TIME = 8

Layer OTC_METAL4::TMP<228> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL4 DELETED -- LVHEAP = 7/13/20

ip_METAL4ALLOWOTC = METAL4BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL4ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 172 OF 309  ELAPSED TIME = 8

Original Layer METAL4BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL4::<1> = OTC_METAL4::TMP<227> NOT ip_METAL4ALLOWOTC
------------------------------------------------------------
OTC_METAL4::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 173 OF 309  ELAPSED TIME = 8

Layer OTC_METAL4::TMP<227> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL4ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL4::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL4 COMPLETED. Number of Results = 0 (0)

METAL5BC = OR METAL5BC
----------------------
METAL5BC (HIER TYP=1 CFG=1 HGC=11371 FGC=19425 HEC=45484 FEC=77700 IGC=133 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 174 OF 309  ELAPSED TIME = 8

Original Layer METAL5BC DELETED -- LVHEAP = 7/13/20

den_METAL5 = COPY METAL5BC
--------------------------
den_METAL5 (HIER TYP=1 CFG=0 HGC=11371 FGC=19425 HEC=45484 FEC=77700 IGC=133 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 175 OF 309  ELAPSED TIME = 8

OTC_METAL5::TMP<232> = den_METAL5 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL5::TMP<232> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 176 OF 309  ELAPSED TIME = 8

Layer den_METAL5 DELETED -- LVHEAP = 7/13/20

ip_METAL5 = AND METAL5 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL5.

ip_METAL5 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 177 OF 309  ELAPSED TIME = 8

Original Layer METAL5 DELETED -- LVHEAP = 6/13/20

OTC_METAL5::TMP<231> = OTC_METAL5::TMP<232> NOT ip_METAL5
---------------------------------------------------------
OTC_METAL5::TMP<231> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 178 OF 309  ELAPSED TIME = 8

Layer OTC_METAL5::TMP<232> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL5 DELETED -- LVHEAP = 6/13/20

ip_METAL5ALLOWOTC = METAL5BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL5ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 179 OF 309  ELAPSED TIME = 8

Original Layer METAL5BCALLOWOTC DELETED -- LVHEAP = 6/13/20

OTC_METAL5::<1> = OTC_METAL5::TMP<231> NOT ip_METAL5ALLOWOTC
------------------------------------------------------------
OTC_METAL5::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 180 OF 309  ELAPSED TIME = 8

Layer OTC_METAL5::TMP<231> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL5ALLOWOTC DELETED -- LVHEAP = 6/13/20

Layer OTC_METAL5::<1> DELETED -- LVHEAP = 6/13/20

DRC RuleCheck OTC_METAL5 COMPLETED. Number of Results = 0 (0)

METAL6BC = OR METAL6BC
----------------------
METAL6BC (HIER TYP=1 CFG=0 HGC=1925 FGC=6761 HEC=7700 FEC=27044 IGC=115 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 181 OF 309  ELAPSED TIME = 8

Original Layer METAL6BC DELETED -- LVHEAP = 7/13/20

den_METAL6 = COPY METAL6BC
--------------------------
den_METAL6 (HIER TYP=1 CFG=0 HGC=1925 FGC=6761 HEC=7700 FEC=27044 IGC=115 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 182 OF 309  ELAPSED TIME = 8

Layer METAL6BC DELETED -- LVHEAP = 7/13/20

OTC_METAL6::TMP<236> = den_METAL6 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL6::TMP<236> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 183 OF 309  ELAPSED TIME = 8

Layer den_METAL6 DELETED -- LVHEAP = 7/13/20

ip_METAL6 = AND METAL6 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL6.

ip_METAL6 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 184 OF 309  ELAPSED TIME = 8

OTC_METAL6::TMP<235> = OTC_METAL6::TMP<236> NOT ip_METAL6
---------------------------------------------------------
OTC_METAL6::TMP<235> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 185 OF 309  ELAPSED TIME = 8

Layer OTC_METAL6::TMP<236> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL6 DELETED -- LVHEAP = 6/13/20

ip_METAL6ALLOWOTC = METAL6BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL6ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 186 OF 309  ELAPSED TIME = 8

Original Layer METAL6BCALLOWOTC DELETED -- LVHEAP = 6/13/20

OTC_METAL6::<1> = OTC_METAL6::TMP<235> NOT ip_METAL6ALLOWOTC
------------------------------------------------------------
OTC_METAL6::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 187 OF 309  ELAPSED TIME = 8

Layer OTC_METAL6::TMP<235> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL6ALLOWOTC DELETED -- LVHEAP = 6/13/20

Layer OTC_METAL6::<1> DELETED -- LVHEAP = 6/13/20

DRC RuleCheck OTC_METAL6 COMPLETED. Number of Results = 0 (0)

METAL7BC = OR METAL7BC
----------------------
METAL7BC (HIER TYP=1 CFG=0 HGC=8379 FGC=10792 HEC=33516 FEC=43168 IGC=311 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 188 OF 309  ELAPSED TIME = 8

Original Layer METAL7BC DELETED -- LVHEAP = 7/13/20

den_METAL7 = COPY METAL7BC
--------------------------
den_METAL7 (HIER TYP=1 CFG=0 HGC=8379 FGC=10792 HEC=33516 FEC=43168 IGC=311 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 189 OF 309  ELAPSED TIME = 8

Layer METAL7BC DELETED -- LVHEAP = 7/13/20

OTC_METAL7::TMP<240> = den_METAL7 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL7::TMP<240> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 190 OF 309  ELAPSED TIME = 8

Layer den_METAL7 DELETED -- LVHEAP = 7/13/20

ip_METAL7 = AND METAL7 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL7.

ip_METAL7 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 191 OF 309  ELAPSED TIME = 8

OTC_METAL7::TMP<239> = OTC_METAL7::TMP<240> NOT ip_METAL7
---------------------------------------------------------
OTC_METAL7::TMP<239> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 192 OF 309  ELAPSED TIME = 8

Layer OTC_METAL7::TMP<240> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL7 DELETED -- LVHEAP = 7/13/20

ip_METAL7ALLOWOTC = METAL7BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL7ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 193 OF 309  ELAPSED TIME = 8

Original Layer METAL7BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL7::<1> = OTC_METAL7::TMP<239> NOT ip_METAL7ALLOWOTC
------------------------------------------------------------
OTC_METAL7::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 194 OF 309  ELAPSED TIME = 8

Layer OTC_METAL7::TMP<239> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL7ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL7::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL7 COMPLETED. Number of Results = 0 (0)

METAL8BC = OR METAL8BC
----------------------
METAL8BC (HIER TYP=1 CFG=0 HGC=762 FGC=2360 HEC=3048 FEC=9440 IGC=89 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 195 OF 309  ELAPSED TIME = 8

Original Layer METAL8BC DELETED -- LVHEAP = 7/13/20

den_METAL8 = COPY METAL8BC
--------------------------
den_METAL8 (HIER TYP=1 CFG=0 HGC=762 FGC=2360 HEC=3048 FEC=9440 IGC=89 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 196 OF 309  ELAPSED TIME = 8

Layer METAL8BC DELETED -- LVHEAP = 7/13/20

OTC_METAL8::TMP<244> = den_METAL8 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL8::TMP<244> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 197 OF 309  ELAPSED TIME = 8

Layer den_METAL8 DELETED -- LVHEAP = 7/13/20

ip_METAL8 = AND METAL8 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL8.

ip_METAL8 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 198 OF 309  ELAPSED TIME = 8

OTC_METAL8::TMP<243> = OTC_METAL8::TMP<244> NOT ip_METAL8
---------------------------------------------------------
OTC_METAL8::TMP<243> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 199 OF 309  ELAPSED TIME = 8

Layer OTC_METAL8::TMP<244> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL8 DELETED -- LVHEAP = 7/13/20

ip_METAL8ALLOWOTC = METAL8BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL8ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 200 OF 309  ELAPSED TIME = 8

Original Layer METAL8BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL8::<1> = OTC_METAL8::TMP<243> NOT ip_METAL8ALLOWOTC
------------------------------------------------------------
OTC_METAL8::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 201 OF 309  ELAPSED TIME = 8

Layer OTC_METAL8::TMP<243> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL8ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL8::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL8 COMPLETED. Number of Results = 0 (0)

METAL9BC = OR METAL9BC
----------------------
METAL9BC (HIER TYP=1 CFG=0 HGC=4162 FGC=5760 HEC=16648 FEC=23040 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 202 OF 309  ELAPSED TIME = 8

Original Layer METAL9BC DELETED -- LVHEAP = 7/13/20

den_METAL9 = COPY METAL9BC
--------------------------
den_METAL9 (HIER TYP=1 CFG=0 HGC=4162 FGC=5760 HEC=16648 FEC=23040 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 203 OF 309  ELAPSED TIME = 8

Layer METAL9BC DELETED -- LVHEAP = 7/13/20

OTC_METAL9::TMP<248> = den_METAL9 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------------
OTC_METAL9::TMP<248> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 204 OF 309  ELAPSED TIME = 8

Layer den_METAL9 DELETED -- LVHEAP = 7/13/20

ip_METAL9 = AND METAL9 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL9.

ip_METAL9 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 205 OF 309  ELAPSED TIME = 8

OTC_METAL9::TMP<247> = OTC_METAL9::TMP<248> NOT ip_METAL9
---------------------------------------------------------
OTC_METAL9::TMP<247> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 206 OF 309  ELAPSED TIME = 8

Layer OTC_METAL9::TMP<248> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL9 DELETED -- LVHEAP = 7/13/20

ip_METAL9ALLOWOTC = METAL9BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL9ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 207 OF 309  ELAPSED TIME = 8

Original Layer METAL9BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL9::<1> = OTC_METAL9::TMP<247> NOT ip_METAL9ALLOWOTC
------------------------------------------------------------
OTC_METAL9::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 208 OF 309  ELAPSED TIME = 8

Layer OTC_METAL9::TMP<247> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL9ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL9::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL9 COMPLETED. Number of Results = 0 (0)

METAL10BC = OR METAL10BC
------------------------
METAL10BC (HIER TYP=1 CFG=0 HGC=405 FGC=2003 HEC=1620 FEC=8012 IGC=105 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 209 OF 309  ELAPSED TIME = 8

Original Layer METAL10BC DELETED -- LVHEAP = 7/13/20

den_METAL10 = COPY METAL10BC
----------------------------
den_METAL10 (HIER TYP=1 CFG=0 HGC=405 FGC=2003 HEC=1620 FEC=8012 IGC=105 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 210 OF 309  ELAPSED TIME = 8

Layer METAL10BC DELETED -- LVHEAP = 7/13/20

OTC_METAL10::TMP<252> = den_METAL10 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL10::TMP<252> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 211 OF 309  ELAPSED TIME = 8

Layer den_METAL10 DELETED -- LVHEAP = 7/13/20

ip_METAL10 = AND METAL10 == 0
-----------------------------

WARNING: Creating a FLAT COPY of layer METAL10.

ip_METAL10 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 212 OF 309  ELAPSED TIME = 8

OTC_METAL10::TMP<251> = OTC_METAL10::TMP<252> NOT ip_METAL10
------------------------------------------------------------
OTC_METAL10::TMP<251> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 213 OF 309  ELAPSED TIME = 8

Layer OTC_METAL10::TMP<252> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL10 DELETED -- LVHEAP = 7/13/20

ip_METAL10ALLOWOTC = METAL10BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                       "insert_cell_name_here" "ip_core"
------------------------------------------------------------------------
ip_METAL10ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 214 OF 309  ELAPSED TIME = 8

Original Layer METAL10BCALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL10::<1> = OTC_METAL10::TMP<251> NOT ip_METAL10ALLOWOTC
---------------------------------------------------------------
OTC_METAL10::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 215 OF 309  ELAPSED TIME = 8

Layer OTC_METAL10::TMP<251> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL10ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL10::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL10 COMPLETED. Number of Results = 0 (0)

METAL11 = OR METAL11
--------------------
METAL11 (HIER TYP=1 CFG=1 HGC=2562 FGC=3760 HEC=10248 FEC=15040 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 216 OF 309  ELAPSED TIME = 8

den_METAL11 = COPY METAL11
--------------------------
den_METAL11 (HIER TYP=1 CFG=0 HGC=2562 FGC=3760 HEC=10248 FEC=15040 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 217 OF 309  ELAPSED TIME = 8

OTC_METAL11::TMP<256> = den_METAL11 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL11::TMP<256> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 218 OF 309  ELAPSED TIME = 8

Layer den_METAL11 DELETED -- LVHEAP = 7/13/20

ip_METAL11 = AND METAL11 == 0
-----------------------------

WARNING: Creating a FLAT COPY of layer METAL11.

ip_METAL11 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 219 OF 309  ELAPSED TIME = 8

Original Layer METAL11 DELETED -- LVHEAP = 7/13/20

OTC_METAL11::TMP<255> = OTC_METAL11::TMP<256> NOT ip_METAL11
------------------------------------------------------------
OTC_METAL11::TMP<255> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 220 OF 309  ELAPSED TIME = 8

Layer OTC_METAL11::TMP<256> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL11 DELETED -- LVHEAP = 7/13/20

ip_METAL11ALLOWOTC = METB11ALLOWOTC INSIDE CELL PRIMARY ONLY
                                    "insert_cell_name_here" "ip_core"
---------------------------------------------------------------------
ip_METAL11ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 221 OF 309  ELAPSED TIME = 8

Original Layer METB11ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL11::<1> = OTC_METAL11::TMP<255> NOT ip_METAL11ALLOWOTC
---------------------------------------------------------------
OTC_METAL11::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 222 OF 309  ELAPSED TIME = 8

Layer OTC_METAL11::TMP<255> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL11ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL11::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL11 COMPLETED. Number of Results = 0 (0)

METAL12 = OR METAL12
--------------------
METAL12 (HIER TYP=1 CFG=1 HGC=93 FGC=492 HEC=372 FEC=1968 IGC=74 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 223 OF 309  ELAPSED TIME = 8

den_METAL12 = COPY METAL12
--------------------------
den_METAL12 (HIER TYP=1 CFG=0 HGC=93 FGC=492 HEC=372 FEC=1968 IGC=74 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 224 OF 309  ELAPSED TIME = 8

OTC_METAL12::TMP<260> = den_METAL12 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL12::TMP<260> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 225 OF 309  ELAPSED TIME = 8

Layer den_METAL12 DELETED -- LVHEAP = 7/13/20

ip_METAL12 = AND METAL12 == 0
-----------------------------

WARNING: Creating a FLAT COPY of layer METAL12.

ip_METAL12 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 226 OF 309  ELAPSED TIME = 8

Original Layer METAL12 DELETED -- LVHEAP = 7/13/20

OTC_METAL12::TMP<259> = OTC_METAL12::TMP<260> NOT ip_METAL12
------------------------------------------------------------
OTC_METAL12::TMP<259> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 227 OF 309  ELAPSED TIME = 8

Layer OTC_METAL12::TMP<260> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL12 DELETED -- LVHEAP = 7/13/20

ip_METAL12ALLOWOTC = METB12ALLOWOTC INSIDE CELL PRIMARY ONLY
                                    "insert_cell_name_here" "ip_core"
---------------------------------------------------------------------
ip_METAL12ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 228 OF 309  ELAPSED TIME = 8

Original Layer METB12ALLOWOTC DELETED -- LVHEAP = 7/13/20

OTC_METAL12::<1> = OTC_METAL12::TMP<259> NOT ip_METAL12ALLOWOTC
---------------------------------------------------------------
OTC_METAL12::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 229 OF 309  ELAPSED TIME = 8

Layer OTC_METAL12::TMP<259> DELETED -- LVHEAP = 7/13/20

Layer ip_METAL12ALLOWOTC DELETED -- LVHEAP = 7/13/20

Layer OTC_METAL12::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_METAL12 COMPLETED. Number of Results = 0 (0)

TM1 = OR TM1
------------
TM1 (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 230 OF 309  ELAPSED TIME = 8

den_TM1 = COPY TM1
------------------
den_TM1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 231 OF 309  ELAPSED TIME = 8

OTC_TM1::TMP<264> = den_TM1 AND OTC_DIFF::sized_DIFF_ip_boundary
----------------------------------------------------------------
OTC_TM1::TMP<264> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 232 OF 309  ELAPSED TIME = 8

Layer den_TM1 DELETED -- LVHEAP = 7/13/20

ip_TM1 = AND TM1 == 0
---------------------
ip_TM1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 233 OF 309  ELAPSED TIME = 8

Original Layer TM1 DELETED -- LVHEAP = 7/13/20

OTC_TM1::TMP<263> = OTC_TM1::TMP<264> NOT ip_TM1
------------------------------------------------
OTC_TM1::TMP<263> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 234 OF 309  ELAPSED TIME = 8

Layer OTC_TM1::TMP<264> DELETED -- LVHEAP = 7/13/20

Layer ip_TM1 DELETED -- LVHEAP = 7/13/20

OTC_TM1::<1> = OTC_TM1::TMP<263> NOT rng_good_0.metal2_com
----------------------------------------------------------
OTC_TM1::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 235 OF 309  ELAPSED TIME = 8

Layer OTC_TM1::TMP<263> DELETED -- LVHEAP = 7/13/20

Layer rng_good_0.metal2_com DELETED -- LVHEAP = 7/13/20

Layer OTC_TM1::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck OTC_TM1 COMPLETED. Number of Results = 0 (0)

METAL0BC = OR METAL0BC
----------------------
METAL0BC (HIER TYP=1 CFG=1 HGC=108520 FGC=165094 HEC=434080 FEC=660376 IGC=1058 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 236 OF 309  ELAPSED TIME = 8

Original Layer METAL0BC DELETED -- LVHEAP = 7/13/20

METAL0PLUG = OR METAL0PLUG
--------------------------
METAL0PLUG (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 237 OF 309  ELAPSED TIME = 8

Original Layer METAL0PLUG DELETED -- LVHEAP = 7/13/20

_noip_METAL0 = METAL0BC NOT METAL0PLUG
--------------------------------------
_noip_METAL0 (HIER TYP=1 CFG=0 HGC=108520 FGC=165094 HEC=434080 FEC=660376 IGC=1058 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 238 OF 309  ELAPSED TIME = 8

Layer METAL0PLUG DELETED -- LVHEAP = 7/13/20

OTC_METAL0::TMP<268> = _noip_METAL0 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL0::TMP<268> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 239 OF 309  ELAPSED TIME = 8

Layer _noip_METAL0 DELETED -- LVHEAP = 7/13/20

ip_METAL0 = AND METAL0 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL0.

ip_METAL0 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 240 OF 309  ELAPSED TIME = 8

Original Layer METAL0 DELETED -- LVHEAP = 6/13/20

OTC_METAL0::TMP<267> = OTC_METAL0::TMP<268> NOT ip_METAL0
---------------------------------------------------------
OTC_METAL0::TMP<267> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 241 OF 309  ELAPSED TIME = 8

Layer OTC_METAL0::TMP<268> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL0 DELETED -- LVHEAP = 6/13/20

ip_METAL0ALLOWOTC = METAL0BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL0ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 242 OF 309  ELAPSED TIME = 8

Original Layer METAL0BCALLOWOTC DELETED -- LVHEAP = 6/13/20

OTC_METAL0::<1> = OTC_METAL0::TMP<267> NOT ip_METAL0ALLOWOTC
------------------------------------------------------------
OTC_METAL0::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 243 OF 309  ELAPSED TIME = 8

Layer OTC_METAL0::TMP<267> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL0ALLOWOTC DELETED -- LVHEAP = 6/13/20

Layer OTC_METAL0::<1> DELETED -- LVHEAP = 6/13/20

DRC RuleCheck OTC_METAL0 COMPLETED. Number of Results = 0 (0)

METAL1BC = OR METAL1BC
----------------------
METAL1BC (HIER TYP=1 CFG=1 HGC=69420 FGC=127591 HEC=277680 FEC=510364 IGC=752 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 244 OF 309  ELAPSED TIME = 8

Original Layer METAL1BC DELETED -- LVHEAP = 7/13/20

METAL1PLUG = OR METAL1PLUG
--------------------------
METAL1PLUG (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 245 OF 309  ELAPSED TIME = 8

Original Layer METAL1PLUG DELETED -- LVHEAP = 7/13/20

_noip_METAL1 = METAL1BC NOT METAL1PLUG
--------------------------------------
_noip_METAL1 (HIER TYP=1 CFG=0 HGC=69420 FGC=127591 HEC=277680 FEC=510364 IGC=752 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 246 OF 309  ELAPSED TIME = 8

Layer METAL1PLUG DELETED -- LVHEAP = 7/13/20

OTC_METAL1::TMP<272> = _noip_METAL1 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL1::TMP<272> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 247 OF 309  ELAPSED TIME = 8

Layer _noip_METAL1 DELETED -- LVHEAP = 7/13/20

ip_METAL1 = AND METAL1 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL1.

ip_METAL1 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 248 OF 309  ELAPSED TIME = 8

Original Layer METAL1 DELETED -- LVHEAP = 6/13/20

OTC_METAL1::TMP<271> = OTC_METAL1::TMP<272> NOT ip_METAL1
---------------------------------------------------------
OTC_METAL1::TMP<271> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 249 OF 309  ELAPSED TIME = 8

Layer OTC_METAL1::TMP<272> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL1 DELETED -- LVHEAP = 6/13/20

ip_METAL1ALLOWOTC = METAL1BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL1ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 250 OF 309  ELAPSED TIME = 8

Original Layer METAL1BCALLOWOTC DELETED -- LVHEAP = 6/13/20

OTC_METAL1::<1> = OTC_METAL1::TMP<271> NOT ip_METAL1ALLOWOTC
------------------------------------------------------------
OTC_METAL1::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 251 OF 309  ELAPSED TIME = 8

Layer OTC_METAL1::TMP<271> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL1ALLOWOTC DELETED -- LVHEAP = 6/13/20

Layer OTC_METAL1::<1> DELETED -- LVHEAP = 6/13/20

DRC RuleCheck OTC_METAL1 COMPLETED. Number of Results = 0 (0)

METAL2BC = OR METAL2BC
----------------------
METAL2BC (HIER TYP=1 CFG=1 HGC=4065 FGC=27837 HEC=16260 FEC=111348 IGC=127 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 252 OF 309  ELAPSED TIME = 8

Original Layer METAL2BC DELETED -- LVHEAP = 7/13/20

METAL2PLUG = OR METAL2PLUG
--------------------------
METAL2PLUG (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 253 OF 309  ELAPSED TIME = 8

Original Layer METAL2PLUG DELETED -- LVHEAP = 7/13/20

_noip_METAL2 = METAL2BC NOT METAL2PLUG
--------------------------------------
_noip_METAL2 (HIER TYP=1 CFG=0 HGC=4065 FGC=27837 HEC=16260 FEC=111348 IGC=127 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 254 OF 309  ELAPSED TIME = 8

Layer METAL2PLUG DELETED -- LVHEAP = 7/13/20

OTC_METAL2::TMP<276> = _noip_METAL2 AND OTC_DIFF::sized_DIFF_ip_boundary
------------------------------------------------------------------------
OTC_METAL2::TMP<276> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 255 OF 309  ELAPSED TIME = 8

Layer _noip_METAL2 DELETED -- LVHEAP = 7/13/20

Layer OTC_DIFF::sized_DIFF_ip_boundary DELETED -- LVHEAP = 7/13/20

ip_METAL2 = AND METAL2 == 0
---------------------------

WARNING: Creating a FLAT COPY of layer METAL2.

ip_METAL2 (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 256 OF 309  ELAPSED TIME = 9

Original Layer METAL2 DELETED -- LVHEAP = 6/13/20

OTC_METAL2::TMP<275> = OTC_METAL2::TMP<276> NOT ip_METAL2
---------------------------------------------------------
OTC_METAL2::TMP<275> (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 257 OF 309  ELAPSED TIME = 9

Layer OTC_METAL2::TMP<276> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL2 DELETED -- LVHEAP = 6/13/20

ip_METAL2ALLOWOTC = METAL2BCALLOWOTC INSIDE CELL PRIMARY ONLY
                                     "insert_cell_name_here" "ip_core"
----------------------------------------------------------------------
ip_METAL2ALLOWOTC (HIER TYP=1 CFG=0 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 258 OF 309  ELAPSED TIME = 9

Original Layer METAL2BCALLOWOTC DELETED -- LVHEAP = 6/13/20

OTC_METAL2::<1> = OTC_METAL2::TMP<275> NOT ip_METAL2ALLOWOTC
------------------------------------------------------------
OTC_METAL2::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/13/20  OPS COMPLETE = 259 OF 309  ELAPSED TIME = 9

Layer OTC_METAL2::TMP<275> DELETED -- LVHEAP = 6/13/20

Layer ip_METAL2ALLOWOTC DELETED -- LVHEAP = 6/13/20

Layer OTC_METAL2::<1> DELETED -- LVHEAP = 6/13/20

DRC RuleCheck OTC_METAL2 COMPLETED. Number of Results = 0 (0)

ngate_den = den_NDIFF AND den_POLY
----------------------------------
ngate_den (HIER TYP=1 CFG=0 HGC=805 FGC=152939 HEC=3244 FEC=611820 IGC=55 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 260 OF 309  ELAPSED TIME = 9

pgate_den = den_PDIFF AND den_POLY
----------------------------------
pgate_den (HIER TYP=1 CFG=0 HGC=635 FGC=148432 HEC=2548 FEC=593738 IGC=42 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 261 OF 309  ELAPSED TIME = 9

Layer den_POLY DELETED -- LVHEAP = 7/13/20

gate_den = ngate_den OR pgate_den
---------------------------------
gate_den (HIER TYP=1 CFG=1 HGC=1440 FGC=301371 HEC=5792 FEC=1205558 IGC=62 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 262 OF 309  ELAPSED TIME = 9

Layer ngate_den DELETED -- LVHEAP = 7/13/20

Layer pgate_den DELETED -- LVHEAP = 7/13/20

os_gate_den = GROW gate_den RIGHT BY 0.007 TOP BY 0 LEFT BY 0.007 BOTTOM BY 0
-----------------------------------------------------------------------------
os_gate_den (HIER TYP=1 CFG=0 HGC=1440 FGC=301371 HEC=5792 FEC=1205558 IGC=62 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 263 OF 309  ELAPSED TIME = 9

Layer gate_den DELETED -- LVHEAP = 7/13/20

den_pdiff_exposed = den_PDIFF NOT os_gate_den
---------------------------------------------
den_pdiff_exposed (HIER TYP=1 CFG=1 HGC=497 FGC=127212 HEC=2150 FEC=509260 IGC=35 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 264 OF 309  ELAPSED TIME = 9

Layer den_PDIFF DELETED -- LVHEAP = 7/13/20

pdiff_exposed = COPY den_pdiff_exposed
--------------------------------------
pdiff_exposed (HIER TYP=1 CFG=1 HGC=497 FGC=127212 HEC=2150 FEC=509260 IGC=35 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 265 OF 309  ELAPSED TIME = 9

ETCHRINGID = OR ETCHRINGID
--------------------------
ETCHRINGID (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 266 OF 309  ELAPSED TIME = 9

Original Layer ETCHRINGID DELETED -- LVHEAP = 7/13/20

EOA = OR EOA
------------
EOA (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 267 OF 309  ELAPSED TIME = 9

Original Layer EOA DELETED -- LVHEAP = 7/13/20

TOPCELLBOUNDARY = CELLBOUNDARY INSIDE CELL
                               "CALIBRE_TOP_CELL"
-------------------------------------------------
TOPCELLBOUNDARY (HIER TYP=1 CFG=1 HGC=45 FGC=3819 HEC=184 FEC=15280 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 268 OF 309  ELAPSED TIME = 9

Original Layer CELLBOUNDARY DELETED -- LVHEAP = 7/13/20

densityBoundary = TVF get_boundary ETCHRINGID EOA TOPCELLBOUNDARY
-----------------------------------------------------------------
densityBoundary (HIER TYP=1 CFG=1 HGC=45 FGC=3819 HEC=184 FEC=15280 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 269 OF 309  ELAPSED TIME = 9

Layer ETCHRINGID DELETED -- LVHEAP = 7/13/20

Layer EOA DELETED -- LVHEAP = 7/13/20

Layer TOPCELLBOUNDARY DELETED -- LVHEAP = 7/13/20

GD_01::<1> = DENSITY pdiff_exposed < 0.06 INSIDE OF LAYER densityBoundary RDB .//GD_01_density.rdb COMBINE >= 0
---------------------------------------------------------------------------------------------------------------
GD_01::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 270 OF 309  ELAPSED TIME = 9

Layer pdiff_exposed DELETED -- LVHEAP = 7/13/20

Layer GD_01::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck GD_01 COMPLETED. Number of Results = 0 (0)

den_ndiff_exposed = den_NDIFF NOT os_gate_den
---------------------------------------------
den_ndiff_exposed (HIER TYP=1 CFG=1 HGC=608 FGC=130467 HEC=2668 FEC=522522 IGC=48 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 271 OF 309  ELAPSED TIME = 9

Layer den_NDIFF DELETED -- LVHEAP = 7/13/20

Layer os_gate_den DELETED -- LVHEAP = 7/13/20

ndiff_exposed = COPY den_ndiff_exposed
--------------------------------------
ndiff_exposed (HIER TYP=1 CFG=1 HGC=608 FGC=130467 HEC=2668 FEC=522522 IGC=48 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 272 OF 309  ELAPSED TIME = 9

GD_02::<1> = DENSITY ndiff_exposed < 0.06 INSIDE OF LAYER densityBoundary RDB .//GD_02_density.rdb COMBINE >= 0
---------------------------------------------------------------------------------------------------------------
GD_02::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/13/20  OPS COMPLETE = 273 OF 309  ELAPSED TIME = 9

Layer ndiff_exposed DELETED -- LVHEAP = 7/13/20

Layer GD_02::<1> DELETED -- LVHEAP = 7/13/20

DRC RuleCheck GD_02 COMPLETED. Number of Results = 0 (0)

GD_100::<1> = DENSITY METAL0BC < 0.41 INSIDE OF LAYER densityBoundary RDB .//GD_100_density.rdb COMBINE >= 0
GD_200::<1> = DENSITY METAL0BC > 0.66 INSIDE OF LAYER densityBoundary RDB .//GD_200_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_100::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_200::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 275 OF 309  ELAPSED TIME = 9

Layer METAL0BC DELETED -- LVHEAP = 7/15/20

Layer GD_100::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_100 COMPLETED. Number of Results = 0 (0)

GD_101::<1> = DENSITY METAL1BC < 0.3 INSIDE OF LAYER densityBoundary RDB .//GD_101_density.rdb COMBINE >= 0
GD_201::<1> = DENSITY METAL1BC > 0.55 INSIDE OF LAYER densityBoundary RDB .//GD_201_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_101::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_201::<1> (HIER TYP=1 CFG=1 HGC=1 FGC=1 HEC=4 FEC=4 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 277 OF 309  ELAPSED TIME = 9

Layer METAL1BC DELETED -- LVHEAP = 7/15/20

Layer GD_101::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_101 COMPLETED. Number of Results = 0 (0)

GD_102::<1> = DENSITY METAL2BC < 0.44 INSIDE OF LAYER densityBoundary RDB .//GD_102_density.rdb COMBINE >= 0
GD_202::<1> = DENSITY METAL2BC > 0.69 INSIDE OF LAYER densityBoundary RDB .//GD_202_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_102::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_202::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 279 OF 309  ELAPSED TIME = 9

Layer METAL2BC DELETED -- LVHEAP = 7/15/20

Layer GD_102::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_102 COMPLETED. Number of Results = 0 (0)

GD_103::<1> = DENSITY METAL3BC < 0.44 INSIDE OF LAYER densityBoundary RDB .//GD_103_density.rdb COMBINE >= 0
GD_203::<1> = DENSITY METAL3BC > 0.69 INSIDE OF LAYER densityBoundary RDB .//GD_203_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_103::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_203::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 281 OF 309  ELAPSED TIME = 9

Layer METAL3BC DELETED -- LVHEAP = 7/15/20

Layer GD_103::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_103 COMPLETED. Number of Results = 0 (0)

GD_104::<1> = DENSITY METAL4BC < 0.44 INSIDE OF LAYER densityBoundary RDB .//GD_104_density.rdb COMBINE >= 0
GD_204::<1> = DENSITY METAL4BC > 0.69 INSIDE OF LAYER densityBoundary RDB .//GD_204_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_104::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_204::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 283 OF 309  ELAPSED TIME = 9

Layer METAL4BC DELETED -- LVHEAP = 7/15/20

Layer GD_104::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_104 COMPLETED. Number of Results = 0 (0)

GD_105::<1> = DENSITY METAL5BC < 0.3 INSIDE OF LAYER densityBoundary RDB .//GD_105_density.rdb COMBINE >= 0
GD_205::<1> = DENSITY METAL5BC > 0.58 INSIDE OF LAYER densityBoundary RDB .//GD_205_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------------
GD_105::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_205::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 285 OF 309  ELAPSED TIME = 9

Layer METAL5BC DELETED -- LVHEAP = 7/15/20

Layer GD_105::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_105 COMPLETED. Number of Results = 0 (0)

METAL6 = OR METAL6
------------------
METAL6 (HIER TYP=1 CFG=1 HGC=1925 FGC=6761 HEC=7700 FEC=27044 IGC=115 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 286 OF 309  ELAPSED TIME = 9

Original Layer METAL6 DELETED -- LVHEAP = 7/15/20

GD_106::<1> = DENSITY METAL6 < 0.3 INSIDE OF LAYER densityBoundary RDB .//GD_106_density.rdb COMBINE >= 0
GD_206::<1> = DENSITY METAL6 > 0.58 INSIDE OF LAYER densityBoundary RDB .//GD_206_density.rdb COMBINE >= 0
----------------------------------------------------------------------------------------------------------
GD_106::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_206::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 288 OF 309  ELAPSED TIME = 9

Layer METAL6 DELETED -- LVHEAP = 7/15/20

Layer GD_106::<1> DELETED -- LVHEAP = 7/15/20

DRC RuleCheck GD_106 COMPLETED. Number of Results = 0 (0)

METAL7 = OR METAL7
------------------
METAL7 (HIER TYP=1 CFG=1 HGC=8379 FGC=10792 HEC=33516 FEC=43168 IGC=311 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 289 OF 309  ELAPSED TIME = 9

Original Layer METAL7 DELETED -- LVHEAP = 6/15/20

GD_107::<1> = DENSITY METAL7 < 0.4 INSIDE OF LAYER densityBoundary RDB .//GD_107_density.rdb COMBINE >= 0
GD_207::<1> = DENSITY METAL7 > 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_207_density.rdb COMBINE >= 0
---------------------------------------------------------------------------------------------------------
GD_107::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_207::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 7/15/20  OPS COMPLETE = 291 OF 309  ELAPSED TIME = 9

Layer METAL7 DELETED -- LVHEAP = 6/15/20

Layer GD_107::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_107 COMPLETED. Number of Results = 0 (0)

METAL8 = OR METAL8
------------------
METAL8 (HIER TYP=1 CFG=1 HGC=762 FGC=2360 HEC=3048 FEC=9440 IGC=89 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 292 OF 309  ELAPSED TIME = 9

Original Layer METAL8 DELETED -- LVHEAP = 6/15/20

GD_108::<1> = DENSITY METAL8 < 0.4 INSIDE OF LAYER densityBoundary RDB .//GD_108_density.rdb COMBINE >= 0
GD_208::<1> = DENSITY METAL8 > 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_208_density.rdb COMBINE >= 0
---------------------------------------------------------------------------------------------------------
GD_108::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_208::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 294 OF 309  ELAPSED TIME = 9

Layer METAL8 DELETED -- LVHEAP = 6/15/20

Layer GD_108::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_108 COMPLETED. Number of Results = 0 (0)

METAL9 = OR METAL9
------------------
METAL9 (HIER TYP=1 CFG=1 HGC=4162 FGC=5760 HEC=16648 FEC=23040 IGC=97 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 295 OF 309  ELAPSED TIME = 9

Original Layer METAL9 DELETED -- LVHEAP = 6/15/20

GD_109::<1> = DENSITY METAL9 < 0.4 INSIDE OF LAYER densityBoundary RDB .//GD_109_density.rdb COMBINE >= 0
GD_209::<1> = DENSITY METAL9 > 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_209_density.rdb COMBINE >= 0
---------------------------------------------------------------------------------------------------------
GD_109::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_209::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 297 OF 309  ELAPSED TIME = 9

Layer METAL9 DELETED -- LVHEAP = 6/15/20

Layer GD_109::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_109 COMPLETED. Number of Results = 0 (0)

GD_120::<1> = DENSITY TM1 < 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_120_density.rdb COMBINE >= 0
------------------------------------------------------------------------------------------------------
GD_120::<1> (HIER TYP=1 CFG=1 HGC=1 FGC=1 HEC=4 FEC=4 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 298 OF 309  ELAPSED TIME = 9

Layer TM1 DELETED -- LVHEAP = 6/15/20

Layer GD_120::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_120 COMPLETED. Number of Results = 1 (1)

GD_121::<1> = DENSITY CE1 < 0.65 INSIDE OF LAYER densityBoundary RDB .//GD_121_density.rdb COMBINE >= 0
-------------------------------------------------------------------------------------------------------
GD_121::<1> (HIER TYP=1 CFG=1 HGC=1 FGC=1 HEC=4 FEC=4 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 299 OF 309  ELAPSED TIME = 9

Layer CE1 DELETED -- LVHEAP = 6/15/20

Layer GD_121::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_121 COMPLETED. Number of Results = 1 (1)

GD_122::<1> = DENSITY CE2 < 0.65 INSIDE OF LAYER densityBoundary RDB .//GD_122_density.rdb COMBINE >= 0
-------------------------------------------------------------------------------------------------------
GD_122::<1> (HIER TYP=1 CFG=1 HGC=1 FGC=1 HEC=4 FEC=4 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 300 OF 309  ELAPSED TIME = 9

Layer CE2 DELETED -- LVHEAP = 6/15/20

Layer GD_122::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_122 COMPLETED. Number of Results = 1 (1)

GD_21::<1> = DENSITY den_pdiff_exposed > 0.09 INSIDE OF LAYER densityBoundary RDB .//GD_21_density.rdb COMBINE >= 0
-------------------------------------------------------------------------------------------------------------------
GD_21::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 301 OF 309  ELAPSED TIME = 9

Layer den_pdiff_exposed DELETED -- LVHEAP = 6/15/20

Layer GD_21::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_21 COMPLETED. Number of Results = 0 (0)

GD_22::<1> = DENSITY den_ndiff_exposed > 0.09 INSIDE OF LAYER densityBoundary RDB .//GD_22_density.rdb COMBINE >= 0
-------------------------------------------------------------------------------------------------------------------
GD_22::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 302 OF 309  ELAPSED TIME = 9

Layer den_ndiff_exposed DELETED -- LVHEAP = 6/15/20

Layer GD_22::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_22 COMPLETED. Number of Results = 0 (0)

Layer GD_200::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_200 COMPLETED. Number of Results = 0 (0)

Layer GD_201::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_201 COMPLETED. Number of Results = 1 (1)

Layer GD_202::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_202 COMPLETED. Number of Results = 0 (0)

Layer GD_203::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_203 COMPLETED. Number of Results = 0 (0)

Layer GD_204::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_204 COMPLETED. Number of Results = 0 (0)

Layer GD_205::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_205 COMPLETED. Number of Results = 0 (0)

Layer GD_206::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_206 COMPLETED. Number of Results = 0 (0)

Layer GD_207::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_207 COMPLETED. Number of Results = 0 (0)

Layer GD_208::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_208 COMPLETED. Number of Results = 0 (0)

Layer GD_209::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_209 COMPLETED. Number of Results = 0 (0)

METAL10 = OR METAL10
--------------------
METAL10 (HIER TYP=1 CFG=1 HGC=405 FGC=2003 HEC=1620 FEC=8012 IGC=105 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 303 OF 309  ELAPSED TIME = 9

Original Layer METAL10 DELETED -- LVHEAP = 6/15/20

GD_110::<1> = DENSITY METAL10 < 0.4 INSIDE OF LAYER densityBoundary RDB .//GD_110_density.rdb COMBINE >= 0
GD_210::<1> = DENSITY METAL10 > 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_210_density.rdb COMBINE >= 0
----------------------------------------------------------------------------------------------------------
GD_110::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_210::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 305 OF 309  ELAPSED TIME = 9

Layer METAL10 DELETED -- LVHEAP = 6/15/20

Layer GD_110::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_110 COMPLETED. Number of Results = 0 (0)

Layer GD_210::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_210 COMPLETED. Number of Results = 0 (0)

GD_111::<1> = DENSITY METAL11 < 0.4 INSIDE OF LAYER densityBoundary RDB .//GD_111_density.rdb COMBINE >= 0
GD_211::<1> = DENSITY METAL11 > 0.6 INSIDE OF LAYER densityBoundary RDB .//GD_211_density.rdb COMBINE >= 0
----------------------------------------------------------------------------------------------------------
GD_111::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_211::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 307 OF 309  ELAPSED TIME = 9

Layer METAL11 DELETED -- LVHEAP = 6/15/20

Layer GD_111::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_111 COMPLETED. Number of Results = 0 (0)

GD_112::<1> = DENSITY METAL12 < 0.5 INSIDE OF LAYER densityBoundary RDB .//GD_112_density.rdb COMBINE >= 0
GD_212::<1> = DENSITY METAL12 > 0.8 INSIDE OF LAYER densityBoundary RDB .//GD_212_density.rdb COMBINE >= 0
----------------------------------------------------------------------------------------------------------
GD_112::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
GD_212::<1> (HIER TYP=1 CFG=1 HGC=0 FGC=0 HEC=0 FEC=0 IGC=0 VHC=F VPC=F)
CPU TIME = 0  REAL TIME = 0  LVHEAP = 6/15/20  OPS COMPLETE = 309 OF 309  ELAPSED TIME = 9

Layer METAL12 DELETED -- LVHEAP = 6/15/20

Layer densityBoundary DELETED -- LVHEAP = 6/15/20

Layer GD_112::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_112 COMPLETED. Number of Results = 0 (0)

Layer GD_211::<1> DELETED -- LVHEAP = 6/15/20

DRC RuleCheck GD_211 COMPLETED. Number of Results = 0 (0)

Layer GD_212::<1> DELETED -- LVHEAP = 6/15/20

WRITE to ASCII DRC Results Database out.rve COMPLETED

DRC RuleCheck GD_212 COMPLETED. Number of Results = 0 (0)

Cumulative ONE-LAYER BOOLEAN Time: CPU = 2  REAL = 1
Cumulative TWO-LAYER BOOLEAN Time: CPU = 0  REAL = 0
Cumulative INSIDE/EXTENT CELL Time: CPU = 0  REAL = 0
Cumulative SIZE Time: CPU = 0  REAL = 0
Cumulative DENSITY Time: CPU = 0  REAL = 0
Cumulative MISCELLANEOUS Time: CPU = 0  REAL = 0
Cumulative RDB Time: CPU = 0  REAL = 0

--- CALIBRE::DRC-H EXECUTIVE MODULE COMPLETED.  CPU TIME = 2  REAL TIME = 2
--- TOTAL RULECHECKS EXECUTED = 70
--- TOTAL RESULTS GENERATED = 4 (4)
--- DRC RESULTS DATABASE FILE = out.rve (ASCII)

--- CALIBRE::DRC-H COMPLETED - Sat Apr  4 00:28:54 2015
--- TOTAL CPU TIME = 2  REAL TIME = 7
--- PROCESSOR COUNT = 10
--- SUMMARY REPORT FILE = drc.sum

