# Points of Interest
1. Übliche Größen für TLBs
2. Übliche Architekturen für TLBSs
3. Hauptspeicher- und TLB-Latenzen in modernen Prozessoren

# Übliche Größe
12 Bits -> 4096 Einträge

# Übliche Architekturen
-> Anscheinend sehr viele (flexibel einsetzbar)

- Harvard Architekturen
	-> Unterscheidung in instruction-TLB und data-TLB
- Diverse RISC Architekturen (MIPS, SPARC V9, Alpha)
- x86 (CISC)