<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:08.158</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.12.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7024141</applicationNumber><claimCount>31</claimCount><examinerName> </examinerName><finalDisposal>거절결정 후 재심사중</finalDisposal><inventionTitle>메모리 디바이스 및 메모리 디바이스를 형성하는 방법</inventionTitle><inventionTitleEng>MEMORY DEVICES AND METHODS OF FORMING MEMORY DEVICES</inventionTitleEng><openDate>2022.08.09</openDate><openNumber>10-2022-0111710</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.07.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.07.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시예들은 메모리 디바이스를 형성하는 방법을 포함한다. 어셈블리는 교번하는 절연성 및 전도성 레벨들의 적층체를 통해 그리고 적층체 아래의 제1 물질 내로 연장되는 채널 구조체들을 갖도록 형성된다. 어셈블리는 제1 물질이 적층체 위에 있고, 채널 구조체들의 제1 영역들이 적층체 아래에 있도록 반전된다. 제1 영역들 중 적어도 일부는 제어 회로부와 전기적으로 결합된다. 제1 물질의 적어도 일부가 제거되고, 채널 구조체들의 제2 영역들이 노출된다. 전도성으로 도핑된 반도체 물질이 채널 구조체들의 노출된 제2 영역들에 인접하여 형성된다. 도펀트가 전도성으로 도핑된 반도체 물질로부터 채널 구조체들 내로 도펀트를 외확산된다. 일부 실시예들은 메모리 디바이스들(예를 들어, NAND 메모리 어셈블리들)을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.07.22</internationOpenDate><internationOpenNumber>WO2021146030</internationOpenNumber><internationalApplicationDate>2020.12.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/066283</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 디바이스를 형성하는 방법으로서,제어 회로부 위에 교번하는 절연성 및 전도성 레벨들의 적층체를 포함하는 어셈블리를 형성하는 단계 - 상기 어셈블리는 상기 적층체를 통해 연장되는 채널 구조체들을 포함하고, 상기 채널 구조체들은 상부 및 하부 영역들을 갖고, 상기 채널 구조체들의 상부 영역들은 상기 적층체 위로 돌출되며, 상기 채널 구조체들의 하부 영역들의 적어도 일부는 비트라인들 및 상기 제어 회로부와 전기적으로 결합됨 -; 및상기 채널 구조체들의 상부 영역들 위에서 상기 채널 구조체들과 전기적으로 결합된 전도성 구조체를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제어 회로부에 대한 전기적 결합은 상기 비트라인들을 통하는 것인, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 전도성 구조체는 금속을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 전도성 구조체는 전도성으로 도핑된 반도체 물질을 포함하고; 상기 방법은 상기 전도성으로 도핑된 반도체 물질로부터 상기 채널 구조체들 내로 도펀트를 외확산시키는(out-diffusing) 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 전도성으로 도핑된 반도체 물질로부터 상기 채널 구조체들 내로 도펀트를 외확산시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 적층체 내의 상기 전도성 레벨들 중 최상부는 소스측 선택 게이트 레벨이고; 상기 외확산된 도펀트는 상기 전도성 레벨들 중 적어도 상기 최상부까지 하방으로 연장되는 것인, 방법.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서, 상기 반도체 물질은 실리콘을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서, 상기 채널 구조체들은 제1 반도체 물질을 포함하고, 상기 전도성 구조체의 상기 반도체 물질은 제2 반도체 물질인 것인, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 반도체 물질과 및 상기 제2 반도체 물질은 서로 동일한 반도체 조성물을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제1 반도체 물질과 및 상기 제2 반도체 물질은 둘 다 실리콘을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서, 상기 제1 반도체 물질과 및 상기 제2 반도체 물질은 서로에 대해 상이한 반도체 조성물을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 어셈블리는 상기 전도성 레벨들 중 적어도 일부를 따라 있는 메모리 셀들을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 메모리 셀들은 전하 저장 물질을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 전도성 레벨들을 통해 연장되고 상기 전도성 구조체와 결합되는 상호연결부를 형성하는 단계를 더 포함하며, 상기 상호연결부를 형성하는 단계는:제1 레벨 및 제2 레벨을 통해 실리콘 기판 내로 통과하도록 개구를 형성하는 단계;상기 개구 내에 절연성 라이너를 형성하는 단계;상기 개구 내에서 전도성 필라 물질을 형성하는 단계 - 상기 실리콘 기판, 상기 절연성 라이너 및 전도성 필라 물질은 함께 어셈블리를 구성함 -;상기 어셈블리를 반전시키는 단계;상기 전도성 필라 물질의 영역을 노출시키기 위해 상기 실리콘 기판을 제거하고 상기 절연성 라이너의 일부를 제거하는 단계; 및상기 전도성 필라 물질의 상기 노출된 영역과 직접 접촉하도록 상기 전도성 구조체를 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>15. 메모리 디바이스를 형성하는 방법으로서,교번하는 절연성 및 전도성 레벨들의 적층체를 통해 그리고 상기 적층체 아래의 제1 물질 내로 연장되는 채널 구조체들을 포함하는 어셈블리를 형성하는 단계;상기 제1 물질이 상기 적층체 위에 있고, 상기 채널 구조체들의 제1 영역들이 상기 적층체 아래에 있도록 상기 어셈블리를 반전시키는 단계;상기 제1 영역들 중 적어도 일부를 상기 제어 회로부와 전기적으로 결합하는 단계; 및상기 적층체 위에 상기 채널 구조체드의 제2 영역들을 노출시키는 단계 - 상기 제2 영역들의 노출은 상기 제1 물질의 제거를 포함함 -; 및상기 채널 구조체들의 상기 노출된 제2 영역들에 인접하여 전도성으로 도핑된 반도체 물질을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 물질은 단결정 실리콘 웨이퍼의 단결정 실리콘인 것인, 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 제어 회로부에 대한 전기적 결합은 비트라인들을 통하는 것인, 방법.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 제1 물질의 적어도 일부를 제거하는 단계는 상기 제1 물질 전부를 제거하는 것인, 방법.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 어셈블리는 상기 전도성 레벨들 중 적어도 일부를 따라 있는 메모리 셀들을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 메모리 셀들은 전하 저장 물질을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 전하 저장 물질은 전하 트래핑 물질인 것인, 방법.</claim></claimInfo><claimInfo><claim>22. 제15항에 있어서, 상기 전도성으로 도핑된 반도체 물질 위에 전도성 구조체를 형성하는 단계를 더 포함하고, 상기 전도성 구조체의 적어도 일부는 상기 전도성으로 도핑된 반도체 물질과 전기적으로 결합되며; 상기 전도성 구조체 및 상기 전도성으로 도핑된 반도체 물질은 함께 소스 구조체가 되는 것인, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 전도성으로 도핑된 반도체 물질 위에 절연성 물질을 형성하는 단계;상기 절연성 물질을 통해 상기 전도성으로 도핑된 반도체 물질로 연장하도록 전도성 상호연결부들을 형성하는 단계;상기 절연성 물질 위에 상기 전도성 구조체를 형성하는 단계를 더 포함하고;상기 전도성 구조체의 상기 전도적으로 도핑된 반도체 물질과의 전기적 결합은 상기 전도성 상호연결부들을 통해 연장되는 것인, 방법.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 전도성으로 도핑된 반도체 물질로부터 상기 채널 구조체들 내로 도펀트를 외확산시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 적층체 내의 상기 전도성 레벨들 중 최상부는 소스측 선택 게이트 레벨이고; 상기 외확산된 도펀트는 상기 전도성 레벨들 중 적어도 상기 최상부까지 하방으로 연장되는 것인, 방법.</claim></claimInfo><claimInfo><claim>26. 제15항에 있어서, 상기 채널 구조체들은 제1 반도체 물질을 포함하고, 상기 전도성으로 도핑된 반도체 물질은 제2 반도체 물질인 것인, 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 제1 반도체 물질은 실리콘을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>28. 제26항에 있어서, 상기 제1 반도체 물질과 및 상기 제2 반도체 물질은 실리콘을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>29. 메모리 디바이스로서,제어 회로부;상기 제어 회로부 위의 교번하는 절연성 및 전도성 레벨들의 적층체; 상기 적층체를 통해 연장되는 채널 구조체들 - 상기 채널 구조체들은 상부 영역들 및 하부 영역들을 갖고, 상기 채널 구조체들의 상부 영역들은 상기 적층체 위로 돌출되고 파형 상부 토포그래피의 적어도 일부를 정의하며; 상기 채널 구조체들의 하부 영역들 중 적어도 일부는 상기 제어 회로부와 전기적으로 결합됨 -; 및상기 채널 구조체들의 상부 영역들 위의 전도성 소스 구조체 - 상기 전도성 소스 구조체의 하부 표면은 상기 파형 상부 토포그래피에 등각이고, 상기 채널 구조체들의 상부 영역들에 바로 맞닿아 있음 - 를 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서, 상기 전도성 레벨들 중 적어도 일부를 따라 있는 메모리 셀들을 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서, 상기 메모리 셀들은 전하 저장 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서, 상기 전하 저장 물질은 전하 트래핑 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 전하 트래핑 물질은 실리콘 질화물을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>34. 제29항에 있어서, 상기 전도성 소스 구조체는 전도성으로 도핑된 반도체 물질 위의 금속 함유 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 전도성으로 도핑된 반도체 물질은 실리콘을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>36. 제34항에 있어서, 상기 금속 함유 물질은 절연성 영역에 의해 상기 전도성으로 도핑된 반도체 물질로부터 이격되고, 전도성 상호연결부들이 상기 금속 함유 물질을 상기 전도성으로 도핑된 반도체 물질과 전기적으로 결합시키기 위해 상기 절연성 영역을 통과하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>37. 제29항에 있어서, 상기 제어 회로부는 CMOS 회로부를 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>38. 메모리 디바이스로서,제어 회로부;상기 제어 회로부 위의 교번하는 절연성 및 전도성 레벨들의 적층체; 상기 적층체를 통해 연장되는 채널 구조체들 - 상기 채널 구조체들은 제2 영역들로부터 수직으로 오프셋된 제1 영역들을 갖고, 상기 채널 구조체들의 제2 영역들은 상기 적층체 위로 돌출되며, 상기 제1 영역들 중 적어도 일부는 상기 제어 회로부와 전기적으로 결합됨 -; 및상기 채널 구조체들의 상기 제2 영역들 위의 전도성 소스 구조 - 상기 전도성 소스 구조체는 상기 채널 구조체들의 제2 영역들에 인접한 전도성 물질을 포함하고, 상기 채널 구조체들의 제2 영역들은 상기 전도성 물질 내로 관통함 - 를 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>39. 제38항에 있어서, 상기 전도성 물질은 전도성으로 도핑된 반도체 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서, 상기 전도성으로 도핑된 반도체 물질은 전도성으로 도핑된 실리콘인 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>41. 제39항에 있어서, 상기 전도성 소스 구조체는 상기 전도성으로 도핑된 반도체 물질을 따라 수평으로 연장되고, 상기 전도성으로 도핑된 반도체 물질과 전기적으로 결합되는 금속 함유 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>42. 제41항에 있어서, 상기 금속 함유 물질은 알루미늄 및 구리 중 하나 또는 둘 다를 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>43. 제41항에 있어서, 상기 금속 함유 물질과 상기 전도성으로 도핑된 반도체 물질 사이의 절연성 물질을 포함하고, 상기 절연성 물질을 통해 연장되는 전도성 상호연결부들을 포함하되; 상기 전도성 상호연결부들의 상부 표면들은 상기 금속 함유 물질에 바로 맞닿아 있고, 상기 전도성 상호연결부들의 하부 표면들은 상기 전도성으로 도핑된 반도체 물질에 바로 맞닿아 있는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>44. 제38항에 있어서, 상기 전도성 레벨들 중 적어도 일부를 따라 있는 메모리 셀들을 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>45. 제44항에 있어서, 상기 메모리 셀들은 전하 저장 물질을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>46. 제45항에 있어서, 상기 전하 저장 물질은 실리콘 질화물을 포함하는 것인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>47. 제45항에 있어서, 상기 적층체 내의 상기 전도성 레벨들 중 최상부는 소스측 선택 게이트 레벨인 것인, 메모리 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 가나가와 ******...</address><code> </code><country> </country><engName>FUKUZUMI, Yoshiaki</engName><name>후쿠즈미 요시아키</name></inventorInfo><inventorInfo><address>일본 도쿄 ***-****...</address><code> </code><country> </country><engName>GODA, Akira</engName><name>고다 아키라</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.01.15</priorityApplicationDate><priorityApplicationNumber>16/743,422</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.07.13</receiptDate><receiptNumber>1-1-2022-0729975-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.07.18</receiptDate><receiptNumber>1-5-2022-0106369-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.11.18</receiptDate><receiptNumber>1-1-2022-1234442-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.07.29</receiptDate><receiptNumber>9-5-2024-0634720-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.09.25</receiptDate><receiptNumber>1-1-2024-1048272-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.09.25</receiptDate><receiptNumber>1-1-2024-1048273-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.04.16</receiptDate><receiptNumber>9-5-2025-0371865-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>1-1-2025-0731299-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>1-1-2025-0731298-90</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227024141.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939f565c69b748d5536acc22b5cf7a64a6bd7c94bf6e285ef716a997b91361bf598c5a472e07c8ac0a1018ded4689be1029f7a76b144bcf4be</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9bc885349fed43c9fb836ea474ca82570b28fb57bb7cfaa743d088868376856a73e6f814214d493fdf6dbc26e30873ee7c50924006bf132c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>