module filterd(z3, z2, z1, en);
	input z3, z2, z1;
	output reg en;
	
	case({z3, z2, z1})
	3'b100: en = 1;
	default: en = 0;
	endcase
	
endmodule
