TimeQuest Timing Analyzer report for mil1_FSM
Sun Nov 06 18:47:23 2011
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Hold: 'CLOCK_50_I'
 13. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 26. Fast Model Setup: 'CLOCK_50_I'
 27. Fast Model Hold: 'CLOCK_50_I'
 28. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 29. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; mil1_FSM                                         ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 131.96 MHz ; 131.96 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.770  ; 0.000         ;
; CLOCK_50_I                                               ; 12.422 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.770 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.277      ; 2.543      ;
; 2.770 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.277      ; 2.543      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                   ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; 12.422 ; data_count[9]  ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.623      ;
; 12.590 ; data_count[9]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.455      ;
; 12.727 ; top_state[2]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 7.317      ;
; 12.740 ; data_count[10] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.305      ;
; 12.754 ; data_count[9]  ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.291      ;
; 12.908 ; data_count[10] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.137      ;
; 12.925 ; data_count[11] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.120      ;
; 12.963 ; data_count[9]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.082      ;
; 12.990 ; data_count[12] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.055      ;
; 13.023 ; top_state[2]   ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 7.021      ;
; 13.072 ; data_count[13] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.973      ;
; 13.093 ; data_count[11] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.952      ;
; 13.100 ; data_count[8]  ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.954      ;
; 13.119 ; data_count[1]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.935      ;
; 13.155 ; data_count[2]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.899      ;
; 13.186 ; data_count[9]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.859      ;
; 13.233 ; data_count[3]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.821      ;
; 13.239 ; top_state[0]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 6.804      ;
; 13.268 ; data_count[8]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.786      ;
; 13.324 ; data_count[14] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.721      ;
; 13.340 ; data_count[4]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.714      ;
; 13.387 ; data_count[15] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.658      ;
; 13.389 ; data_count[1]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.665      ;
; 13.403 ; data_count[5]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.651      ;
; 13.405 ; data_count[10] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.640      ;
; 13.407 ; data_count[9]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.638      ;
; 13.425 ; data_count[2]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.629      ;
; 13.432 ; data_count[1]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.622      ;
; 13.445 ; data_count[1]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.609      ;
; 13.465 ; data_count[12] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.580      ;
; 13.468 ; data_count[2]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.586      ;
; 13.481 ; data_count[2]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.573      ;
; 13.486 ; data_count[13] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.559      ;
; 13.491 ; data_count[6]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.563      ;
; 13.498 ; data_count[10] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.547      ;
; 13.499 ; data_count[11] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.546      ;
; 13.503 ; data_count[3]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.551      ;
; 13.504 ; data_count[10] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.541      ;
; 13.505 ; top_state[1]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 6.556      ;
; 13.520 ; data_count[1]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.534      ;
; 13.535 ; top_state[0]   ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 6.508      ;
; 13.546 ; data_count[3]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.508      ;
; 13.547 ; data_count[9]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.498      ;
; 13.553 ; data_count[7]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.501      ;
; 13.556 ; data_count[2]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.498      ;
; 13.559 ; data_count[3]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.495      ;
; 13.576 ; data_count[8]  ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.478      ;
; 13.578 ; data_count[16] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 6.466      ;
; 13.595 ; top_state[1]   ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 6.466      ;
; 13.610 ; data_count[4]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.444      ;
; 13.634 ; data_count[3]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.420      ;
; 13.639 ; data_count[1]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.415      ;
; 13.653 ; data_count[4]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.401      ;
; 13.666 ; data_count[4]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.388      ;
; 13.673 ; data_count[5]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.381      ;
; 13.675 ; data_count[2]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.379      ;
; 13.689 ; data_count[11] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.356      ;
; 13.704 ; top_state[1]   ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 6.357      ;
; 13.708 ; data_count[11] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.337      ;
; 13.716 ; data_count[5]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.338      ;
; 13.725 ; data_count[10] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.320      ;
; 13.729 ; data_count[5]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.325      ;
; 13.741 ; data_count[4]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.313      ;
; 13.753 ; data_count[3]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.301      ;
; 13.761 ; data_count[6]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.293      ;
; 13.764 ; data_count[12] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.281      ;
; 13.803 ; data_count[12] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.242      ;
; 13.804 ; data_count[6]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.250      ;
; 13.804 ; data_count[5]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.250      ;
; 13.817 ; data_count[6]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.237      ;
; 13.823 ; data_count[7]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.231      ;
; 13.825 ; data_count[8]  ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.229      ;
; 13.846 ; data_count[8]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.208      ;
; 13.858 ; data_count[8]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.196      ;
; 13.860 ; data_count[4]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.194      ;
; 13.864 ; data_count[8]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.190      ;
; 13.866 ; data_count[9]  ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.179      ;
; 13.866 ; data_count[7]  ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.188      ;
; 13.879 ; data_count[7]  ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.175      ;
; 13.892 ; data_count[6]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.162      ;
; 13.910 ; data_count[11] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.135      ;
; 13.923 ; data_count[5]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.131      ;
; 13.940 ; data_count[13] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.105      ;
; 13.954 ; data_count[7]  ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.100      ;
; 13.980 ; top_state[1]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 6.081      ;
; 14.007 ; data_count[1]  ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.047      ;
; 14.011 ; data_count[6]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.043      ;
; 14.020 ; top_state[1]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 6.041      ;
; 14.024 ; top_state[3]   ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.011      ;
; 14.024 ; data_count[12] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.021      ;
; 14.029 ; data_count[9]  ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.016      ;
; 14.030 ; data_count[17] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 6.014      ;
; 14.043 ; data_count[2]  ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.011      ;
; 14.067 ; top_state[3]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.968      ;
; 14.068 ; data_count[13] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 5.977      ;
; 14.071 ; top_state[0]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 5.972      ;
; 14.073 ; data_count[7]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 5.981      ;
; 14.085 ; data_count[8]  ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 5.969      ;
; 14.097 ; top_state[2]   ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 5.947      ;
; 14.103 ; top_state[3]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.932      ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; top_state[3]                                                                 ; top_state[3]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[4]                                                                 ; top_state[4]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[8]                                                               ; write_count[8]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[8]                                                                ; data_count[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[7]                                                                ; data_count[7]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[0]                                                               ; write_count[0]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[6]                                                                ; data_count[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[5]                                                               ; write_count[5]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[6]                                                               ; write_count[6]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[7]                                                               ; write_count[7]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[2]                                                               ; write_count[2]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[1]                                                               ; write_count[1]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[3]                                                               ; write_count[3]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_count[4]                                                               ; write_count[4]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[5]                                                                ; data_count[5]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[4]                                                                ; data_count[4]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[3]                                                                ; data_count[3]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[2]                                                                ; data_count[2]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[9]                                                                ; data_count[9]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[10]                                                               ; data_count[10]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[11]                                                               ; data_count[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[12]                                                               ; data_count[12]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[13]                                                               ; data_count[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[14]                                                               ; data_count[14]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[15]                                                               ; data_count[15]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[16]                                                               ; data_count[16]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_count[17]                                                               ; data_count[17]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_we_n                                                                    ; SRAM_we_n                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.546 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.812      ;
; 0.559 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.825      ;
; 0.598 ; SRAM_address[7]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.864      ;
; 0.660 ; SRAM_address[3]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.927      ;
; 0.695 ; SRAM_address[2]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.962      ;
; 0.708 ; SRAM_address[6]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.975      ;
; 0.713 ; SRAM_address[4]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.980      ;
; 0.725 ; write_count[17]                                                              ; SRAM_address[17]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.993      ;
; 0.758 ; SRAM_address[5]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 1.025      ;
; 0.786 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.052      ;
; 0.791 ; Y_data_count[0]                                                              ; Y_data_count[0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.057      ;
; 0.794 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.800 ; Y_data_count[9]                                                              ; Y_data_count[9]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; Y_data_count[2]                                                              ; Y_data_count[2]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Y_data_count[4]                                                              ; Y_data_count[4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; Y_data_count[11]                                                             ; Y_data_count[11]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Y_data_count[13]                                                             ; Y_data_count[13]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Y_data_count[16]                                                             ; Y_data_count[16]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; Y_data_count[8]                                                              ; Y_data_count[8]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; Y_data_count[10]                                                             ; Y_data_count[10]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Y_data_count[7]                                                              ; Y_data_count[7]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; Y_data_count[6]                                                              ; Y_data_count[6]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.078      ;
; 0.819 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.087      ;
; 0.835 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; Y_data_count[17]                                                             ; Y_data_count[17]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Y_data_count[5]                                                              ; Y_data_count[5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Y_data_count[3]                                                              ; Y_data_count[3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Y_data_count[1]                                                              ; Y_data_count[1]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Y_data_count[12]                                                             ; Y_data_count[12]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Y_data_count[14]                                                             ; Y_data_count[14]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Y_data_count[15]                                                             ; Y_data_count[15]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.116      ;
; 0.856 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.123      ;
; 0.860 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.126      ;
; 0.866 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.132      ;
; 0.878 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.144      ;
; 0.918 ; write_count[18]                                                              ; write_count[18]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.184      ;
; 0.925 ; SRAM_address[8]                                                              ; SRAM_address[8]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.191      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.000 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.277      ; 2.543      ;
; 7.000 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.277      ; 2.543      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[0]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[0]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[10]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[10]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[11]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[11]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[12]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[12]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[13]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[13]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[14]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[14]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[15]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[15]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[16]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[16]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[17]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[17]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[1]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[1]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[2]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[2]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[3]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[3]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[4]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[4]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[5]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[5]                              ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.991 ; 3.991 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.207 ; 4.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.208 ; 4.208 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.151 ; 4.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.337 ; 4.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.255 ; 4.255 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.136 ; 4.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.333 ; 4.333 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.133 ; 4.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.223 ; 7.223 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.223 ; 7.223 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.230 ; 2.230 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.761 ; -3.761 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.761 ; -3.761 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.977 ; -3.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.978 ; -3.978 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.211 ; -4.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.921 ; -3.921 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.112 ; -4.112 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.107 ; -4.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -4.144 ; -4.144 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.025 ; -4.025 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.769 ; -3.769 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.906 ; -3.906 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.149 ; -4.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.103 ; -4.103 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.068 ; -4.068 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.903 ; -3.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.229 ; -4.229 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -4.736 ; -4.736 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -4.736 ; -4.736 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.335 ; -4.335 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.000 ; -2.000 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.929  ; 8.929  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.153  ; 9.153  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.364  ; 8.364  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.939  ; 8.939  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.324  ; 7.324  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.527  ; 7.527  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 7.274  ; 7.274  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.669  ; 8.669  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.512  ; 8.512  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.512  ; 8.512  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.249  ; 8.249  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.262  ; 8.262  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.230  ; 8.230  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.215  ; 8.215  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.229  ; 8.229  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 10.367 ; 10.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 9.927  ; 9.927  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.367 ; 10.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.927  ; 9.927  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.022  ; 9.022  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.228  ; 9.228  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.238 ; 10.238 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.260 ; 10.260 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.762  ; 9.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.227  ; 9.227  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.515  ; 8.515  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.466  ; 9.466  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.983  ; 8.983  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.747  ; 8.747  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.762  ; 9.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.443  ; 9.443  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.006 ; 10.006 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.006 ; 10.006 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.802  ; 8.802  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.525  ; 9.525  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.961  ; 7.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.222  ; 9.222  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.900  ; 7.900  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.595  ; 7.595  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.895  ; 7.895  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.880  ; 7.880  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.873  ; 7.873  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.867  ; 7.867  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.864  ; 7.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.900  ; 7.900  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.526  ; 8.526  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.874  ; 7.874  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.213  ; 8.213  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.905  ; 7.905  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.918  ; 7.918  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.887  ; 7.887  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.526  ; 8.526  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.385  ; 9.385  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.708  ; 9.708  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.645  ; 9.645  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.603  ; 9.603  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.975  ; 8.975  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.491  ; 9.491  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.346  ; 9.346  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 8.959  ; 8.959  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.186  ; 9.186  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.748  ; 8.748  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.037  ; 9.037  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.180  ; 9.180  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.346  ; 9.346  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.239  ; 9.239  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.524  ; 9.524  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.783  ; 7.783  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.922  ; 8.922  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956  ; 8.956  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.103  ; 9.103  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.137  ; 8.137  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.678  ; 8.678  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.878  ; 8.878  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.388  ; 8.388  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.165  ; 8.165  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.489  ; 8.489  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 9.071  ; 9.071  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 9.524  ; 9.524  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.208  ; 8.208  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.449  ; 8.449  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.934  ; 8.934  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.521  ; 9.521  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.925  ; 6.925  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.531  ; 7.531  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.536  ; 7.536  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.775  ; 7.775  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.033  ; 8.033  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.083  ; 8.083  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.083  ; 8.083  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.291  ; 8.291  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.291  ; 8.291  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.293  ; 8.293  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.293  ; 8.293  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.925  ; 6.925  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.520  ; 8.520  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.985  ; 8.985  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.156  ; 7.156  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.900  ; 6.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.897  ; 6.897  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.960  ; 6.960  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.950  ; 6.950  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.152  ; 7.152  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.147  ; 7.147  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.139  ; 7.139  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.143  ; 7.143  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.178  ; 7.178  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.921  ; 6.921  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.924  ; 6.924  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.912  ; 6.912  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.913  ; 6.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.141  ; 7.141  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.139  ; 7.139  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.128  ; 7.128  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.178  ; 7.178  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.170  ; 7.170  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.901  ; 7.901  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.624  ; 7.624  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.371  ; 7.371  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.173  ; 7.173  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.173  ; 7.173  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.143  ; 7.143  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.137  ; 7.137  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.624  ; 7.624  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.120  ; 7.120  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.129  ; 7.129  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.895  ; 6.895  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.891  ; 6.891  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.869  ; 7.869  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.371  ; 6.371  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.595  ; 6.595  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.274 ; 7.274 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.929 ; 8.929 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.153 ; 9.153 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.154 ; 9.154 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.364 ; 8.364 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.939 ; 8.939 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.324 ; 7.324 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.527 ; 7.527 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 7.274 ; 7.274 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.669 ; 8.669 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.922 ; 7.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.206 ; 8.206 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 7.943 ; 7.943 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.950 ; 7.950 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.955 ; 7.955 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.931 ; 7.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.941 ; 7.941 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.922 ; 7.922 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.426 ; 8.426 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 9.334 ; 9.334 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 9.773 ; 9.773 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.359 ; 9.359 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.426 ; 8.426 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.638 ; 8.638 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 9.644 ; 9.644 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 9.670 ; 9.670 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.179 ; 8.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.891 ; 8.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.179 ; 8.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.127 ; 9.127 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.646 ; 8.646 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.408 ; 8.408 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.425 ; 9.425 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.105 ; 9.105 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.811 ; 7.811 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.874 ; 9.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.669 ; 8.669 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.393 ; 9.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.961 ; 7.961 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.119 ; 9.119 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.811 ; 7.811 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.265 ; 7.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.265 ; 7.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.552 ; 7.552 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.377 ; 7.377 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.398 ; 7.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.391 ; 7.391 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.428 ; 7.428 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.379 ; 7.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.613 ; 7.613 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.560 ; 7.560 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.379 ; 7.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.603 ; 7.603 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.423 ; 7.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.398 ; 7.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.693 ; 7.693 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.809 ; 7.809 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 8.249 ; 8.249 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 8.409 ; 8.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 8.372 ; 8.372 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 8.465 ; 8.465 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 8.615 ; 8.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.809 ; 7.809 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 8.027 ; 8.027 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.094 ; 8.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 8.094 ; 8.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 8.694 ; 8.694 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.281 ; 8.281 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 8.455 ; 8.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 8.870 ; 8.870 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.036 ; 9.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 8.933 ; 8.933 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.777 ; 7.777 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.783 ; 7.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.777 ; 7.777 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.922 ; 8.922 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.197 ; 8.197 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956 ; 8.956 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.103 ; 9.103 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.137 ; 8.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.878 ; 8.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.388 ; 8.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.165 ; 8.165 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.489 ; 8.489 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 9.071 ; 9.071 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 9.524 ; 9.524 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.208 ; 8.208 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.449 ; 8.449 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.934 ; 8.934 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.521 ; 9.521 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.531 ; 7.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.531 ; 7.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.556 ; 7.556 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.556 ; 7.556 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.536 ; 7.536 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.775 ; 7.775 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.995 ; 7.995 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.995 ; 7.995 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.033 ; 8.033 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.083 ; 8.083 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.083 ; 8.083 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.298 ; 8.298 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.298 ; 8.298 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.291 ; 8.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.291 ; 8.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.293 ; 8.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.293 ; 8.293 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.520 ; 8.520 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.700 ; 8.700 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.897 ; 6.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.160 ; 7.160 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.156 ; 7.156 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.900 ; 6.900 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.897 ; 6.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.960 ; 6.960 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.950 ; 6.950 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.152 ; 7.152 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.147 ; 7.147 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.139 ; 7.139 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.143 ; 7.143 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038 ; 6.038 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.912 ; 6.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.921 ; 6.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.924 ; 6.924 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.912 ; 6.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.913 ; 6.913 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.141 ; 7.141 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.139 ; 7.139 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.128 ; 7.128 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.160 ; 7.160 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.170 ; 7.170 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.901 ; 7.901 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.891 ; 6.891 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.371 ; 7.371 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.173 ; 7.173 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.173 ; 7.173 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.143 ; 7.143 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.137 ; 7.137 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.624 ; 7.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.120 ; 7.120 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.129 ; 7.129 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.895 ; 6.895 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.891 ; 6.891 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.869 ; 7.869 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038 ; 6.038 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.371 ; 6.371 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.595 ; 6.595 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.797  ; 0.000         ;
; CLOCK_50_I                                               ; 16.651 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.083 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.797 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.033      ; 1.268      ;
; 3.797 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.033      ; 1.268      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                     ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 16.651 ; data_count[9]    ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.391      ;
; 16.718 ; top_state[2]     ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 3.323      ;
; 16.758 ; data_count[9]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.284      ;
; 16.798 ; data_count[9]    ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.244      ;
; 16.811 ; data_count[10]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.231      ;
; 16.861 ; data_count[9]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.181      ;
; 16.889 ; top_state[2]     ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 3.152      ;
; 16.905 ; data_count[11]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.137      ;
; 16.918 ; data_count[10]   ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.124      ;
; 16.941 ; data_count[12]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.101      ;
; 16.941 ; top_state[0]     ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.006      ; 3.097      ;
; 16.958 ; data_count[8]    ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 3.093      ;
; 16.977 ; data_count[13]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.065      ;
; 16.996 ; data_count[1]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 3.055      ;
; 17.001 ; data_count[9]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.041      ;
; 17.012 ; data_count[11]   ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 3.030      ;
; 17.018 ; data_count[2]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 3.033      ;
; 17.055 ; data_count[3]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.996      ;
; 17.064 ; top_state[1]     ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.024      ; 2.992      ;
; 17.065 ; data_count[8]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.986      ;
; 17.083 ; data_count[1]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.968      ;
; 17.098 ; data_count[14]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.944      ;
; 17.101 ; data_count[9]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.941      ;
; 17.101 ; data_count[10]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.941      ;
; 17.103 ; data_count[4]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.948      ;
; 17.105 ; data_count[2]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.946      ;
; 17.112 ; top_state[0]     ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.006      ; 2.926      ;
; 17.120 ; data_count[15]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.922      ;
; 17.120 ; data_count[1]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.931      ;
; 17.121 ; data_count[1]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.930      ;
; 17.121 ; data_count[10]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.921      ;
; 17.123 ; data_count[1]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.928      ;
; 17.131 ; data_count[13]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.911      ;
; 17.136 ; data_count[5]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.915      ;
; 17.142 ; data_count[3]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.909      ;
; 17.142 ; data_count[2]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.909      ;
; 17.143 ; data_count[2]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.908      ;
; 17.144 ; data_count[12]   ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.898      ;
; 17.145 ; data_count[2]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.906      ;
; 17.148 ; data_count[11]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.894      ;
; 17.155 ; top_state[1]     ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.024      ; 2.901      ;
; 17.161 ; data_count[10]   ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.881      ;
; 17.179 ; data_count[6]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.872      ;
; 17.179 ; data_count[3]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.872      ;
; 17.180 ; data_count[3]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.871      ;
; 17.182 ; data_count[3]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.869      ;
; 17.185 ; data_count[16]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 2.856      ;
; 17.189 ; data_count[1]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.862      ;
; 17.190 ; data_count[4]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.861      ;
; 17.197 ; top_state[1]     ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.024      ; 2.859      ;
; 17.203 ; data_count[9]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.839      ;
; 17.209 ; data_count[7]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.842      ;
; 17.211 ; data_count[11]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.831      ;
; 17.211 ; data_count[2]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.840      ;
; 17.223 ; data_count[5]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.828      ;
; 17.227 ; data_count[4]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.824      ;
; 17.228 ; data_count[4]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.823      ;
; 17.230 ; data_count[4]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.821      ;
; 17.236 ; data_count[8]    ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.815      ;
; 17.248 ; data_count[3]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.803      ;
; 17.255 ; data_count[11]   ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.787      ;
; 17.260 ; data_count[5]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.791      ;
; 17.261 ; data_count[10]   ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.781      ;
; 17.261 ; data_count[5]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.790      ;
; 17.263 ; data_count[5]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.788      ;
; 17.266 ; data_count[6]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.785      ;
; 17.268 ; data_count[12]   ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.774      ;
; 17.268 ; data_count[8]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.783      ;
; 17.275 ; top_state[3]     ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.756      ;
; 17.296 ; data_count[8]    ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.755      ;
; 17.296 ; data_count[7]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.755      ;
; 17.296 ; data_count[4]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.755      ;
; 17.299 ; top_state[3]     ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.732      ;
; 17.303 ; data_count[6]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.748      ;
; 17.304 ; data_count[9]    ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.738      ;
; 17.304 ; data_count[13]   ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.738      ;
; 17.304 ; data_count[6]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.747      ;
; 17.305 ; data_count[12]   ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.737      ;
; 17.306 ; data_count[6]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.745      ;
; 17.308 ; data_count[8]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.743      ;
; 17.311 ; top_state[4]     ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 2.739      ;
; 17.323 ; data_count[8]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.728      ;
; 17.325 ; top_state[1]     ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.024      ; 2.731      ;
; 17.329 ; data_count[5]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.722      ;
; 17.333 ; data_count[7]    ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.718      ;
; 17.334 ; data_count[7]    ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.717      ;
; 17.334 ; data_count[1]    ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.717      ;
; 17.335 ; top_state[4]     ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 2.715      ;
; 17.336 ; data_count[7]    ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.715      ;
; 17.346 ; data_count[17]   ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 2.695      ;
; 17.347 ; data_count[12]   ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.695      ;
; 17.348 ; top_state[1]     ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.024      ; 2.708      ;
; 17.348 ; top_state[3]     ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.683      ;
; 17.349 ; data_count[9]    ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.693      ;
; 17.355 ; data_count[11]   ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.010      ; 2.687      ;
; 17.357 ; top_state[4]     ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 2.693      ;
; 17.367 ; data_count[2]    ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.684      ;
; 17.369 ; Y_data_count[12] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.015      ; 2.678      ;
; 17.372 ; data_count[6]    ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.679      ;
; 17.378 ; top_state[2]     ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 2.663      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; top_state[3]                                                                 ; top_state[3]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[4]                                                                 ; top_state[4]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[8]                                                               ; write_count[8]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[8]                                                                ; data_count[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[7]                                                                ; data_count[7]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[0]                                                               ; write_count[0]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[6]                                                                ; data_count[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[5]                                                               ; write_count[5]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[6]                                                               ; write_count[6]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[7]                                                               ; write_count[7]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[2]                                                               ; write_count[2]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[1]                                                               ; write_count[1]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[3]                                                               ; write_count[3]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_count[4]                                                               ; write_count[4]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[5]                                                                ; data_count[5]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[4]                                                                ; data_count[4]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[3]                                                                ; data_count[3]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[2]                                                                ; data_count[2]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[9]                                                                ; data_count[9]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[10]                                                               ; data_count[10]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[11]                                                               ; data_count[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[12]                                                               ; data_count[12]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[13]                                                               ; data_count[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[14]                                                               ; data_count[14]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[15]                                                               ; data_count[15]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[16]                                                               ; data_count[16]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_count[17]                                                               ; data_count[17]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_we_n                                                                    ; SRAM_we_n                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.250 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.259 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.284 ; SRAM_address[7]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.436      ;
; 0.310 ; SRAM_address[3]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.463      ;
; 0.317 ; SRAM_address[2]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.470      ;
; 0.322 ; SRAM_address[6]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.475      ;
; 0.326 ; SRAM_address[4]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.479      ;
; 0.329 ; write_count[17]                                                              ; SRAM_address[17]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.483      ;
; 0.351 ; SRAM_address[5]                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.504      ;
; 0.355 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Y_data_count[0]                                                              ; Y_data_count[0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Y_data_count[4]                                                              ; Y_data_count[4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Y_data_count[2]                                                              ; Y_data_count[2]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Y_data_count[9]                                                              ; Y_data_count[9]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Y_data_count[11]                                                             ; Y_data_count[11]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Y_data_count[10]                                                             ; Y_data_count[10]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Y_data_count[13]                                                             ; Y_data_count[13]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Y_data_count[16]                                                             ; Y_data_count[16]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Y_data_count[8]                                                              ; Y_data_count[8]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Y_data_count[7]                                                              ; Y_data_count[7]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Y_data_count[6]                                                              ; Y_data_count[6]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Y_data_count[3]                                                              ; Y_data_count[3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Y_data_count[1]                                                              ; Y_data_count[1]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Y_data_count[12]                                                             ; Y_data_count[12]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Y_data_count[17]                                                             ; Y_data_count[17]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Y_data_count[5]                                                              ; Y_data_count[5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Y_data_count[14]                                                             ; Y_data_count[14]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Y_data_count[15]                                                             ; Y_data_count[15]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.538      ;
; 0.402 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.554      ;
; 0.404 ; write_count[18]                                                              ; write_count[18]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.556      ;
; 0.407 ; SRAM_address[8]                                                              ; SRAM_address[8]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.559      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.083 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.033      ; 1.268      ;
; 6.083 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.033      ; 1.268      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[0]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[0]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[10]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[10]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[11]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[11]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[12]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[12]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[13]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[13]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[14]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[14]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[15]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[15]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[16]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[16]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[17]                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[17]                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[1]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[1]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[2]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[2]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[3]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[3]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[4]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[4]                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_address[5]                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_address[5]                              ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.406 ; 2.406 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.160 ; 2.160 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.260 ; 2.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.263 ; 2.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.402 ; 2.402 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.224 ; 2.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.312 ; 2.312 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.344 ; 2.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.340 ; 2.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.329 ; 2.329 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.183 ; 2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.217 ; 2.217 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.352 ; 2.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.321 ; 2.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.300 ; 2.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.236 ; 2.236 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.406 ; 2.406 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.748 ; 3.748 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.748 ; 3.748 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 2.544 ; 2.544 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.203 ; 1.203 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.040 ; -2.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.040 ; -2.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.140 ; -2.140 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.143 ; -2.143 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.282 ; -2.282 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.192 ; -2.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.224 ; -2.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.220 ; -2.220 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.209 ; -2.209 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.063 ; -2.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.097 ; -2.097 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.232 ; -2.232 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.201 ; -2.201 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.180 ; -2.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.116 ; -2.116 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.286 ; -2.286 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.609 ; -2.609 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.609 ; -2.609 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.424 ; -2.424 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.083 ; -1.083 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.218 ; 5.218 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.218 ; 5.218 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.417 ; 4.417 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.498 ; 4.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.798 ; 4.798 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.813 ; 4.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.791 ; 4.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.792 ; 4.792 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.721 ; 5.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.560 ; 5.560 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.721 ; 5.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.488 ; 5.488 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.105 ; 5.105 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.204 ; 5.204 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.629 ; 5.629 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.641 ; 5.641 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.443 ; 5.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.217 ; 5.217 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.017 ; 5.017 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.443 ; 5.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.306 ; 5.306 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.064 ; 5.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.325 ; 5.325 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.680 ; 4.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.216 ; 5.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.584 ; 4.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.433 ; 4.433 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.563 ; 4.563 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.584 ; 4.584 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.863 ; 4.863 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.590 ; 4.590 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.706 ; 4.706 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.584 ; 4.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.576 ; 4.576 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.863 ; 4.863 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.549 ; 5.549 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.410 ; 5.410 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.390 ; 5.390 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.419 ; 5.419 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.549 ; 5.549 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.103 ; 5.103 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.340 ; 5.340 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.135 ; 5.135 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.232 ; 5.232 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.021 ; 5.021 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.159 ; 5.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.225 ; 5.225 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.249 ; 5.249 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.626 ; 4.626 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.622 ; 4.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.846 ; 4.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.240 ; 5.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.842 ; 4.842 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.984 ; 4.984 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.211 ; 5.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.943 ; 4.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.546 ; 5.546 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.140 ; 5.140 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.305 ; 4.305 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.279 ; 4.279 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.324 ; 4.324 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.407 ; 4.407 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.291 ; 4.291 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.177 ; 4.177 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.554 ; 3.554 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.218 ; 5.218 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.417 ; 4.417 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.498 ; 4.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.803 ; 4.803 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.673 ; 4.673 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.682 ; 4.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.670 ; 4.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.313 ; 5.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.472 ; 5.472 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.239 ; 5.239 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.958 ; 4.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.374 ; 5.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.394 ; 5.394 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.974 ; 4.974 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.294 ; 5.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.157 ; 5.157 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.272 ; 5.272 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.680 ; 4.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.163 ; 5.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.295 ; 4.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.295 ; 4.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.428 ; 4.428 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.389 ; 4.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.387 ; 4.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.467 ; 4.467 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.399 ; 4.399 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.386 ; 4.386 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.791 ; 4.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.831 ; 4.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.810 ; 4.810 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.087 ; 5.087 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.622 ; 4.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.626 ; 4.626 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.622 ; 4.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.846 ; 4.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.240 ; 5.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.842 ; 4.842 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.984 ; 4.984 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.211 ; 5.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.943 ; 4.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.546 ; 5.546 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.305 ; 4.305 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.279 ; 4.279 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.324 ; 4.324 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.407 ; 4.407 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.291 ; 4.291 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.177 ; 4.177 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.554 ; 3.554 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.770  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 12.422 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.770  ; 6.083 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.991 ; 3.991 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.207 ; 4.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.208 ; 4.208 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.151 ; 4.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.337 ; 4.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.255 ; 4.255 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.136 ; 4.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.333 ; 4.333 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.133 ; 4.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.223 ; 7.223 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.223 ; 7.223 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.230 ; 2.230 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.040 ; -2.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.040 ; -2.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.140 ; -2.140 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.143 ; -2.143 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.282 ; -2.282 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.192 ; -2.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.224 ; -2.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.220 ; -2.220 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.209 ; -2.209 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.063 ; -2.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.097 ; -2.097 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.232 ; -2.232 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.201 ; -2.201 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.180 ; -2.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.116 ; -2.116 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.286 ; -2.286 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.609 ; -2.609 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.609 ; -2.609 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.424 ; -2.424 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.083 ; -1.083 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.929  ; 8.929  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.153  ; 9.153  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.364  ; 8.364  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.939  ; 8.939  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.324  ; 7.324  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.527  ; 7.527  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 7.274  ; 7.274  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.669  ; 8.669  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.512  ; 8.512  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.512  ; 8.512  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.249  ; 8.249  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.262  ; 8.262  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.230  ; 8.230  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.215  ; 8.215  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.229  ; 8.229  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 10.367 ; 10.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 9.927  ; 9.927  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.367 ; 10.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.927  ; 9.927  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.022  ; 9.022  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.228  ; 9.228  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.238 ; 10.238 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.260 ; 10.260 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.762  ; 9.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.227  ; 9.227  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.515  ; 8.515  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.466  ; 9.466  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.983  ; 8.983  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.747  ; 8.747  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.762  ; 9.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.443  ; 9.443  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.006 ; 10.006 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.006 ; 10.006 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.802  ; 8.802  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.525  ; 9.525  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.961  ; 7.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.222  ; 9.222  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.900  ; 7.900  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.595  ; 7.595  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.895  ; 7.895  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.880  ; 7.880  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.873  ; 7.873  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.867  ; 7.867  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.864  ; 7.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.900  ; 7.900  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.526  ; 8.526  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.874  ; 7.874  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.213  ; 8.213  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.905  ; 7.905  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.918  ; 7.918  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.887  ; 7.887  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.526  ; 8.526  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.385  ; 9.385  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.708  ; 9.708  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.645  ; 9.645  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.603  ; 9.603  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.975  ; 8.975  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.491  ; 9.491  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.346  ; 9.346  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 8.959  ; 8.959  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.186  ; 9.186  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.748  ; 8.748  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.037  ; 9.037  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.180  ; 9.180  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.346  ; 9.346  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.239  ; 9.239  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.524  ; 9.524  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 7.783  ; 7.783  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.922  ; 8.922  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956  ; 8.956  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.103  ; 9.103  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.137  ; 8.137  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.678  ; 8.678  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.878  ; 8.878  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.388  ; 8.388  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.165  ; 8.165  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.489  ; 8.489  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 9.071  ; 9.071  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 9.524  ; 9.524  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.208  ; 8.208  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.449  ; 8.449  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.934  ; 8.934  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.521  ; 9.521  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.925  ; 6.925  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.531  ; 7.531  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.536  ; 7.536  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.775  ; 7.775  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.033  ; 8.033  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.083  ; 8.083  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.083  ; 8.083  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.298  ; 8.298  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.291  ; 8.291  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.291  ; 8.291  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.293  ; 8.293  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.293  ; 8.293  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.925  ; 6.925  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.520  ; 8.520  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.985  ; 8.985  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.156  ; 7.156  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.900  ; 6.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.897  ; 6.897  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.960  ; 6.960  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.950  ; 6.950  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.152  ; 7.152  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.147  ; 7.147  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.139  ; 7.139  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.143  ; 7.143  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.178  ; 7.178  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.921  ; 6.921  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.924  ; 6.924  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.912  ; 6.912  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.913  ; 6.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.141  ; 7.141  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.139  ; 7.139  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.128  ; 7.128  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.178  ; 7.178  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.170  ; 7.170  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.901  ; 7.901  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.624  ; 7.624  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.371  ; 7.371  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.173  ; 7.173  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.173  ; 7.173  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.143  ; 7.143  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.137  ; 7.137  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.624  ; 7.624  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.120  ; 7.120  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.129  ; 7.129  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.895  ; 6.895  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.891  ; 6.891  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.869  ; 7.869  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.371  ; 6.371  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.595  ; 6.595  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.218 ; 5.218 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.417 ; 4.417 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.498 ; 4.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 5.031 ; 5.031 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.803 ; 4.803 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.673 ; 4.673 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.682 ; 4.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.670 ; 4.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.313 ; 5.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.472 ; 5.472 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.239 ; 5.239 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.958 ; 4.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.374 ; 5.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.394 ; 5.394 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.974 ; 4.974 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.294 ; 5.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.157 ; 5.157 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.272 ; 5.272 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.680 ; 4.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.163 ; 5.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.295 ; 4.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.295 ; 4.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.428 ; 4.428 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.389 ; 4.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.387 ; 4.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.467 ; 4.467 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.425 ; 4.425 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.399 ; 4.399 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.386 ; 4.386 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.791 ; 4.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.831 ; 4.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.810 ; 4.810 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.087 ; 5.087 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.622 ; 4.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.626 ; 4.626 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.622 ; 4.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.846 ; 4.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.240 ; 5.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.842 ; 4.842 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.984 ; 4.984 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.211 ; 5.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.943 ; 4.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.546 ; 5.546 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.858 ; 4.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.210 ; 4.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.305 ; 4.305 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.303 ; 4.303 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.279 ; 4.279 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.324 ; 4.324 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.407 ; 4.407 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.316 ; 4.316 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.301 ; 4.301 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.298 ; 4.298 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.291 ; 4.291 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.177 ; 4.177 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.554 ; 3.554 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 5071     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 5071     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 208   ; 208  ;
; Unconstrained Output Ports      ; 137   ; 137  ;
; Unconstrained Output Port Paths ; 289   ; 289  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Nov 06 18:47:17 2011
Info: Command: quartus_sta mil1_FSM -c mil1_FSM
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'mil1_FSM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info: create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 2.770
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.770         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info:    12.422         0.000 CLOCK_50_I 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLOCK_50_I 
    Info:     7.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info:     9.000         0.000 CLOCK_50_I 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.797
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.797         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info:    16.651         0.000 CLOCK_50_I 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLOCK_50_I 
    Info:     6.083         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info:     9.000         0.000 CLOCK_50_I 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 227 megabytes
    Info: Processing ended: Sun Nov 06 18:47:23 2011
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


