# lapidopacalamba
Arquivos fonte do projeto do processador.

Para simular, inserir um programa na memória de instruções (data/im.in) e simular o arquivo sim/processor_tb.v com o tempo de 9500 (se o programa necessitar de mais que isso, alterar no código)

A saída do processador se dará nos arquivos data/dm.out (memória de dados) e data/im.out (memória de instruções)

Pava visualização de waves, utilizar o script sim/wave.do, que gera as waves de todas as entradas e saídas dos componentes do processador.

Pasta data: Arquivos de entrada/saída e testes
Pasta rtl: Implementação do processador em verilog
Pasta sim: Teste de unidade e simulação do processador