TimeQuest Timing Analyzer report for Data_path
Wed Oct 06 15:31:57 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'D_RB_sig'
 13. Slow 1200mV 85C Model Setup: 'D_RA_sig'
 14. Slow 1200mV 85C Model Setup: 'D_clk'
 15. Slow 1200mV 85C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'
 16. Slow 1200mV 85C Model Hold: 'D_clk'
 17. Slow 1200mV 85C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'
 18. Slow 1200mV 85C Model Hold: 'D_RA_sig'
 19. Slow 1200mV 85C Model Hold: 'D_RB_sig'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'D_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'D_RA_sig'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'D_RB_sig'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'D_RB_sig'
 38. Slow 1200mV 0C Model Setup: 'D_RA_sig'
 39. Slow 1200mV 0C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'
 40. Slow 1200mV 0C Model Setup: 'D_clk'
 41. Slow 1200mV 0C Model Hold: 'D_clk'
 42. Slow 1200mV 0C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'
 43. Slow 1200mV 0C Model Hold: 'D_RA_sig'
 44. Slow 1200mV 0C Model Hold: 'D_RB_sig'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'D_clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'D_RA_sig'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'D_RB_sig'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'D_RB_sig'
 62. Fast 1200mV 0C Model Setup: 'D_RA_sig'
 63. Fast 1200mV 0C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'
 64. Fast 1200mV 0C Model Setup: 'D_clk'
 65. Fast 1200mV 0C Model Hold: 'D_clk'
 66. Fast 1200mV 0C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'
 67. Fast 1200mV 0C Model Hold: 'D_RA_sig'
 68. Fast 1200mV 0C Model Hold: 'D_RB_sig'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'D_clk'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'D_RA_sig'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'D_RB_sig'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Propagation Delay
 78. Minimum Propagation Delay
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Data_path                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock_Divider:CLOCK_DIV|reg[26] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:CLOCK_DIV|reg[26] } ;
; D_clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { D_clk }                           ;
; D_RA_sig                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { D_RA_sig }                        ;
; D_RB_sig                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { D_RB_sig }                        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 304.79 MHz ; 250.0 MHz       ; D_clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 507.61 MHz ; 437.64 MHz      ; Clock_Divider:CLOCK_DIV|reg[26] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_RB_sig                        ; -4.049 ; -10.353       ;
; D_RA_sig                        ; -3.494 ; -9.331        ;
; D_clk                           ; -2.281 ; -33.924       ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -2.181 ; -19.445       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -0.106 ; -0.106        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; 0.597  ; 0.000         ;
; D_RA_sig                        ; 1.636  ; 0.000         ;
; D_RB_sig                        ; 2.352  ; 0.000         ;
+---------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -3.000 ; -37.695       ;
; D_RA_sig                        ; -3.000 ; -3.000        ;
; D_RB_sig                        ; -3.000 ; -3.000        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -1.285 ; -23.130       ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'D_RB_sig'                                                                                                                            ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.049 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.846     ; 1.898      ;
; -3.758 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.844     ; 1.609      ;
; -3.588 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.845     ; 1.438      ;
; -3.550 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.845     ; 1.400      ;
; -3.226 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.875     ; 1.791      ;
; -3.217 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.876     ; 1.781      ;
; -3.146 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.874     ; 1.712      ;
; -3.078 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.919     ; 1.597      ;
; -3.036 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.920     ; 1.554      ;
; -3.016 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.875     ; 1.581      ;
; -2.913 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.919     ; 1.432      ;
; -2.884 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.920     ; 1.402      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'D_RA_sig'                                                                                                                            ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.494 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.522     ; 2.118      ;
; -3.341 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.523     ; 1.964      ;
; -3.146 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.522     ; 1.770      ;
; -2.945 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.462     ; 1.771      ;
; -2.936 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.463     ; 1.761      ;
; -2.916 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.462     ; 1.742      ;
; -2.892 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.626     ; 1.735      ;
; -2.729 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.626     ; 1.572      ;
; -2.599 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.521     ; 1.224      ;
; -2.567 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.627     ; 1.409      ;
; -2.380 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.627     ; 1.222      ;
; -2.173 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.461     ; 1.000      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'D_clk'                                                                                                             ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.281 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 3.195      ;
; -2.277 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 3.191      ;
; -2.250 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 3.164      ;
; -2.145 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 3.059      ;
; -2.115 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 3.029      ;
; -2.018 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.932      ;
; -1.987 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.901      ;
; -1.886 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.800      ;
; -1.856 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.183      ;
; -1.855 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.769      ;
; -1.770 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.097      ;
; -1.765 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.092      ;
; -1.753 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 2.240      ;
; -1.749 ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.663      ;
; -1.736 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.063      ;
; -1.732 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.059      ;
; -1.724 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.051      ;
; -1.722 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.636      ;
; -1.721 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.048      ;
; -1.705 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 3.032      ;
; -1.649 ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 2.136      ;
; -1.639 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.966      ;
; -1.638 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.965      ;
; -1.633 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.960      ;
; -1.622 ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 2.109      ;
; -1.617 ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.531      ;
; -1.609 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.523      ;
; -1.604 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.931      ;
; -1.600 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.927      ;
; -1.600 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.927      ;
; -1.593 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.920      ;
; -1.592 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.919      ;
; -1.589 ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.503      ;
; -1.589 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.916      ;
; -1.573 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.900      ;
; -1.570 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.897      ;
; -1.523 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.437      ;
; -1.518 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.432      ;
; -1.517 ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 2.004      ;
; -1.507 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.834      ;
; -1.506 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.833      ;
; -1.503 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.830      ;
; -1.501 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.828      ;
; -1.489 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.403      ;
; -1.488 ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 1.975      ;
; -1.485 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.399      ;
; -1.484 ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.398      ;
; -1.474 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.391      ;
; -1.474 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.388      ;
; -1.473 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.800      ;
; -1.472 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.799      ;
; -1.468 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.795      ;
; -1.468 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.795      ;
; -1.461 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.788      ;
; -1.461 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.788      ;
; -1.460 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.787      ;
; -1.458 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.372      ;
; -1.457 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.784      ;
; -1.454 ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.371      ;
; -1.442 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.769      ;
; -1.441 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.768      ;
; -1.438 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.765      ;
; -1.392 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.306      ;
; -1.390 ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 1.877      ;
; -1.388 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.305      ;
; -1.383 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.300      ;
; -1.375 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.702      ;
; -1.374 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.701      ;
; -1.371 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.698      ;
; -1.371 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.698      ;
; -1.369 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.696      ;
; -1.359 ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 1.846      ;
; -1.359 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; -0.098     ; 2.259      ;
; -1.354 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.271      ;
; -1.354 ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.271      ;
; -1.353 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.267      ;
; -1.350 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.267      ;
; -1.346 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.260      ;
; -1.342 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.259      ;
; -1.341 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.668      ;
; -1.341 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.668      ;
; -1.340 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.667      ;
; -1.339 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.256      ;
; -1.336 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.663      ;
; -1.336 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.663      ;
; -1.329 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.656      ;
; -1.329 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.656      ;
; -1.328 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.655      ;
; -1.328 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.655      ;
; -1.325 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.652      ;
; -1.323 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.237      ;
; -1.323 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.240      ;
; -1.310 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.637      ;
; -1.310 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.637      ;
; -1.309 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.636      ;
; -1.306 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.329      ; 2.633      ;
; -1.258 ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.511     ; 1.745      ;
; -1.257 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.174      ;
; -1.256 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.084     ; 2.170      ;
; -1.256 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk        ; D_clk       ; 1.000        ; -0.081     ; 2.173      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                         ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.181 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.297      ; 2.966      ;
; -2.175 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.297      ; 2.960      ;
; -2.173 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.297      ; 2.958      ;
; -2.123 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.235      ; 2.846      ;
; -2.115 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.235      ; 2.838      ;
; -2.113 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.235      ; 2.836      ;
; -2.004 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.296      ; 2.788      ;
; -1.944 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.234      ; 2.666      ;
; -1.917 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.413      ; 2.818      ;
; -1.909 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.413      ; 2.810      ;
; -1.907 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.413      ; 2.808      ;
; -1.756 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.234      ; 2.478      ;
; -1.738 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.412      ; 2.638      ;
; -1.676 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.635      ; 2.799      ;
; -1.670 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.635      ; 2.793      ;
; -1.668 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.635      ; 2.791      ;
; -1.657 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.719      ; 2.864      ;
; -1.649 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.719      ; 2.856      ;
; -1.647 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.719      ; 2.854      ;
; -1.537 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.673      ; 2.698      ;
; -1.529 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.673      ; 2.690      ;
; -1.527 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.673      ; 2.688      ;
; -1.504 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.235      ; 2.227      ;
; -1.499 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.634      ; 2.621      ;
; -1.478 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.718      ; 2.684      ;
; -1.381 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.412      ; 2.281      ;
; -1.358 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.672      ; 2.518      ;
; -1.240 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.718      ; 2.446      ;
; -1.151 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.672      ; 2.311      ;
; -0.970 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.890      ;
; -0.966 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.886      ;
; -0.820 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.740      ;
; -0.787 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.077     ; 1.708      ;
; -0.787 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.077     ; 1.708      ;
; -0.729 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.077     ; 1.650      ;
; -0.702 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.673      ; 1.863      ;
; -0.627 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.077     ; 1.548      ;
; -0.537 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.457      ;
; -0.537 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.457      ;
; -0.450 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.079     ; 1.369      ;
; -0.419 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.078     ; 1.339      ;
; -0.023 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.079     ; 0.942      ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'D_clk'                                                                                                                                 ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.106 ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; 0.000        ; 3.078      ; 3.420      ;
; 0.373  ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; -0.500       ; 3.078      ; 3.399      ;
; 0.407  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[0]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.534  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.231      ;
; 0.539  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.236      ;
; 0.617  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.901      ;
; 0.618  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.902      ;
; 0.618  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.902      ;
; 0.619  ; Clock_Divider:CLOCK_DIV|reg[25] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.903      ;
; 0.619  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.903      ;
; 0.619  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.903      ;
; 0.620  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.904      ;
; 0.620  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.904      ;
; 0.623  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.907      ;
; 0.623  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 0.907      ;
; 0.633  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.900      ;
; 0.634  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.901      ;
; 0.634  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.901      ;
; 0.634  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.901      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.902      ;
; 0.636  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.903      ;
; 0.637  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.904      ;
; 0.638  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.905      ;
; 0.639  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.906      ;
; 0.642  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.339      ;
; 0.647  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.344      ;
; 0.651  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.918      ;
; 0.651  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 0.918      ;
; 0.660  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.354      ;
; 0.660  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.357      ;
; 0.665  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.362      ;
; 0.665  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.359      ;
; 0.768  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.465      ;
; 0.771  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.465      ;
; 0.773  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.470      ;
; 0.776  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.470      ;
; 0.786  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.483      ;
; 0.786  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.480      ;
; 0.787  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.481      ;
; 0.791  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.488      ;
; 0.791  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.485      ;
; 0.792  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.486      ;
; 0.894  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.591      ;
; 0.897  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.591      ;
; 0.898  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.592      ;
; 0.899  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.596      ;
; 0.902  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.596      ;
; 0.903  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.597      ;
; 0.912  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.609      ;
; 0.912  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.606      ;
; 0.913  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.607      ;
; 0.913  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.607      ;
; 0.917  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.614      ;
; 0.917  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.611      ;
; 0.918  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.612      ;
; 0.918  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.612      ;
; 0.935  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.219      ;
; 0.935  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.219      ;
; 0.936  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.220      ;
; 0.937  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.221      ;
; 0.937  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.221      ;
; 0.945  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.229      ;
; 0.946  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.230      ;
; 0.950  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.234      ;
; 0.950  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.234      ;
; 0.950  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.234      ;
; 0.951  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.235      ;
; 0.952  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.219      ;
; 0.952  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.219      ;
; 0.952  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.219      ;
; 0.953  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.220      ;
; 0.955  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.239      ;
; 0.955  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.098      ; 1.239      ;
; 0.961  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.228      ;
; 0.962  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.229      ;
; 0.962  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.229      ;
; 0.962  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.229      ;
; 0.964  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.078      ; 1.228      ;
; 0.964  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.231      ;
; 0.965  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.232      ;
; 0.966  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.233      ;
; 0.966  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.233      ;
; 0.967  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.234      ;
; 0.967  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.234      ;
; 0.967  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.234      ;
; 0.969  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.078      ; 1.233      ;
; 0.969  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.236      ;
; 0.970  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.237      ;
; 0.971  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.081      ; 1.238      ;
; 1.020  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.511      ; 1.717      ;
; 1.023  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.717      ;
; 1.024  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.508      ; 1.718      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                         ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.597 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.844      ; 1.157      ;
; 0.598 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.079      ; 0.863      ;
; 0.792 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.844      ; 1.352      ;
; 0.827 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.521      ; 1.064      ;
; 0.906 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.918      ; 1.540      ;
; 0.952 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.918      ; 1.586      ;
; 0.987 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.844      ; 1.547      ;
; 0.988 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.844      ; 1.548      ;
; 0.990 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.080      ; 1.256      ;
; 0.993 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.079      ; 1.258      ;
; 1.000 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 1.590      ;
; 1.006 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.521      ; 1.243      ;
; 1.042 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 1.632      ;
; 1.114 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.080      ; 1.380      ;
; 1.195 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.625      ; 1.536      ;
; 1.200 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.081      ; 1.467      ;
; 1.201 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.521      ; 1.438      ;
; 1.202 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.521      ; 1.439      ;
; 1.240 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.625      ; 1.581      ;
; 1.297 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.081      ; 1.564      ;
; 1.348 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.082      ; 1.616      ;
; 1.349 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.082      ; 1.617      ;
; 1.403 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.080      ; 1.669      ;
; 1.545 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.081      ; 1.812      ;
; 1.548 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.081      ; 1.815      ;
; 1.601 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 2.191      ;
; 1.660 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 1.837      ;
; 1.710 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 1.887      ;
; 1.913 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 2.503      ;
; 1.929 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 2.519      ;
; 1.930 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.874      ; 2.520      ;
; 1.978 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.918      ; 2.612      ;
; 1.994 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.918      ; 2.628      ;
; 1.995 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.918      ; 2.629      ;
; 2.126 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 2.303      ;
; 2.276 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.625      ; 2.617      ;
; 2.292 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.625      ; 2.633      ;
; 2.293 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.625      ; 2.634      ;
; 2.449 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 2.626      ;
; 2.465 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 2.642      ;
; 2.466 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.461      ; 2.643      ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'D_RA_sig'                                                                                                                            ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 1.636 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.235     ; 0.931      ;
; 1.885 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.297     ; 1.118      ;
; 2.001 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.415     ; 1.116      ;
; 2.128 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.415     ; 1.243      ;
; 2.319 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.236     ; 1.613      ;
; 2.319 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.236     ; 1.613      ;
; 2.350 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.414     ; 1.466      ;
; 2.362 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.237     ; 1.655      ;
; 2.416 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.298     ; 1.648      ;
; 2.473 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.414     ; 1.589      ;
; 2.633 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.299     ; 1.864      ;
; 2.672 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.298     ; 1.904      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'D_RB_sig'                                                                                                                            ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.352 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.636     ; 1.246      ;
; 2.410 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.636     ; 1.304      ;
; 2.494 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.720     ; 1.304      ;
; 2.509 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.721     ; 1.318      ;
; 2.579 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.674     ; 1.435      ;
; 2.606 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.721     ; 1.415      ;
; 2.618 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.720     ; 1.428      ;
; 2.648 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.635     ; 1.543      ;
; 2.740 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.674     ; 1.596      ;
; 2.784 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.675     ; 1.639      ;
; 2.795 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.673     ; 1.652      ;
; 2.841 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.637     ; 1.734      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'D_clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_clk ; Rise       ; D_clk                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~input|o                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|inclk[0]     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|outclk       ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[0]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[10]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[11]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[12]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[13]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[14]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[15]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[1]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[26]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[2]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[3]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[4]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[5]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[6]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[7]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'D_RA_sig'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RA_sig ; Rise       ; D_RA_sig                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'D_RB_sig'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RB_sig ; Rise       ; D_RB_sig                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.018 ; 2.309 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.365 ; 4.637 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.077 ; 4.400 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.365 ; 4.637 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.606 ; 3.956 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.541 ; 2.885 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.506 ; 3.871 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.506 ; 3.871 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.575 ; 2.926 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.475 ; 2.778 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.475 ; 2.775 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.452 ; 2.778 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.467 ; 2.748 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.232 ; 3.463 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; 4.720 ; 5.082 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; 4.720 ; 5.082 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; 4.550 ; 4.862 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; 5.072 ; 5.417 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; 4.923 ; 5.264 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; 5.072 ; 5.417 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.469 ; -1.767 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.252 ; -1.551 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.252 ; -1.551 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.654 ; -1.938 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.680 ; -1.992 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.059 ; -1.395 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.908 ; -2.277 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; -2.492 ; -2.754 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.908 ; -2.277 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.236 ; -1.540 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.561 ; -1.853 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.697 ; -2.024 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.236 ; -1.540 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; -2.291 ; -2.538 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; -2.248 ; -2.566 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; -2.440 ; -2.752 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; -2.248 ; -2.566 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; -2.453 ; -2.795 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; -2.453 ; -2.795 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; -2.642 ; -2.984 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.904 ; 11.135 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.699 ; 10.735 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.767 ; 13.643 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.373 ; 13.291 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.767 ; 13.643 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.682  ; 9.834  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 15.799 ; 15.693 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.484 ; 10.704 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.288 ; 10.320 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.312  ; 9.456  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12.856 ; 12.775 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.232 ; 13.111 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.312  ; 9.456  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 15.239 ; 15.135 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 9.240 ; 9.143 ; 9.771 ; 9.674 ;
; D_OE       ; D_output[1] ; 9.248 ; 9.151 ; 9.782 ; 9.685 ;
; D_OE       ; D_output[2] ; 9.266 ; 9.169 ; 9.802 ; 9.705 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 8.893 ; 8.796 ; 9.404 ; 9.307 ;
; D_OE       ; D_output[1] ; 8.900 ; 8.803 ; 9.414 ; 9.317 ;
; D_OE       ; D_output[2] ; 8.918 ; 8.821 ; 9.433 ; 9.336 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 341.88 MHz ; 250.0 MHz       ; D_clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 547.95 MHz ; 437.64 MHz      ; Clock_Divider:CLOCK_DIV|reg[26] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_RB_sig                        ; -3.639 ; -9.212        ;
; D_RA_sig                        ; -3.079 ; -8.231        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -1.960 ; -16.742       ;
; D_clk                           ; -1.925 ; -27.426       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -0.021 ; -0.021        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; 0.553  ; 0.000         ;
; D_RA_sig                        ; 1.489  ; 0.000         ;
; D_RB_sig                        ; 2.157  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -3.000 ; -37.695       ;
; D_RA_sig                        ; -3.000 ; -3.000        ;
; D_RB_sig                        ; -3.000 ; -3.000        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -1.285 ; -23.130       ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'D_RB_sig'                                                                                                                             ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.639 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.732     ; 1.729      ;
; -3.391 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.730     ; 1.483      ;
; -3.217 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.731     ; 1.308      ;
; -3.170 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.731     ; 1.261      ;
; -2.861 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.754     ; 1.644      ;
; -2.845 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.755     ; 1.627      ;
; -2.821 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.753     ; 1.605      ;
; -2.712 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.794     ; 1.454      ;
; -2.652 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.795     ; 1.393      ;
; -2.634 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.754     ; 1.417      ;
; -2.562 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.794     ; 1.304      ;
; -2.526 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.795     ; 1.267      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'D_RA_sig'                                                                                                                             ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.079 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.440     ; 1.914      ;
; -3.002 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.441     ; 1.836      ;
; -2.767 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.440     ; 1.602      ;
; -2.611 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.388     ; 1.624      ;
; -2.587 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.387     ; 1.601      ;
; -2.553 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.387     ; 1.567      ;
; -2.541 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.528     ; 1.574      ;
; -2.397 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.528     ; 1.430      ;
; -2.272 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.439     ; 1.108      ;
; -2.235 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.529     ; 1.267      ;
; -2.073 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.529     ; 1.105      ;
; -1.896 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.386     ; 0.911      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                          ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.960 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.238      ; 2.687      ;
; -1.957 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.238      ; 2.684      ;
; -1.955 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.238      ; 2.682      ;
; -1.928 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.601      ;
; -1.925 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.598      ;
; -1.923 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.596      ;
; -1.805 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.238      ; 2.532      ;
; -1.797 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.336      ; 2.622      ;
; -1.794 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.336      ; 2.619      ;
; -1.792 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.336      ; 2.617      ;
; -1.773 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.446      ;
; -1.642 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.336      ; 2.467      ;
; -1.591 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.264      ;
; -1.543 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.613      ; 2.645      ;
; -1.540 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.613      ; 2.642      ;
; -1.538 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.613      ; 2.640      ;
; -1.529 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.544      ; 2.562      ;
; -1.526 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.544      ; 2.559      ;
; -1.524 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.544      ; 2.557      ;
; -1.424 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 2.485      ;
; -1.421 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 2.482      ;
; -1.419 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 2.480      ;
; -1.388 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.613      ; 2.490      ;
; -1.374 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.544      ; 2.407      ;
; -1.348 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.184      ; 2.021      ;
; -1.291 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.336      ; 2.116      ;
; -1.269 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 2.330      ;
; -1.163 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.613      ; 2.265      ;
; -1.074 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 2.135      ;
; -0.825 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.754      ;
; -0.822 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.751      ;
; -0.671 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.600      ;
; -0.670 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.572      ; 1.731      ;
; -0.622 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.069     ; 1.552      ;
; -0.621 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.069     ; 1.551      ;
; -0.618 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.069     ; 1.548      ;
; -0.496 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.069     ; 1.426      ;
; -0.421 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.350      ;
; -0.420 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.349      ;
; -0.318 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.071     ; 1.246      ;
; -0.292 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.070     ; 1.221      ;
; 0.085  ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.071     ; 0.843      ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'D_clk'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.925 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.848      ;
; -1.921 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.844      ;
; -1.877 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.800      ;
; -1.805 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.728      ;
; -1.757 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.680      ;
; -1.694 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.617      ;
; -1.646 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.569      ;
; -1.578 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.501      ;
; -1.529 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.452      ;
; -1.525 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.829      ;
; -1.458 ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.381      ;
; -1.458 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.988      ;
; -1.451 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.755      ;
; -1.445 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.749      ;
; -1.428 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.732      ;
; -1.424 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.728      ;
; -1.413 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.336      ;
; -1.409 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.713      ;
; -1.405 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.709      ;
; -1.387 ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.917      ;
; -1.380 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.684      ;
; -1.343 ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.873      ;
; -1.341 ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.264      ;
; -1.335 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.639      ;
; -1.335 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.639      ;
; -1.329 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.633      ;
; -1.326 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.249      ;
; -1.312 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.616      ;
; -1.308 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.612      ;
; -1.308 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.612      ;
; -1.296 ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.219      ;
; -1.294 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.598      ;
; -1.293 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.597      ;
; -1.289 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.593      ;
; -1.271 ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.801      ;
; -1.264 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.568      ;
; -1.260 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.564      ;
; -1.252 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.175      ;
; -1.246 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.169      ;
; -1.229 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.152      ;
; -1.225 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.148      ;
; -1.224 ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.147      ;
; -1.224 ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.754      ;
; -1.219 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.523      ;
; -1.219 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.523      ;
; -1.215 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.519      ;
; -1.213 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.517      ;
; -1.206 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.133      ;
; -1.206 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.129      ;
; -1.197 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.501      ;
; -1.196 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.500      ;
; -1.192 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.496      ;
; -1.192 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.496      ;
; -1.181 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.104      ;
; -1.178 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.482      ;
; -1.177 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.481      ;
; -1.177 ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.073     ; 2.103      ;
; -1.177 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.481      ;
; -1.173 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.477      ;
; -1.160 ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.690      ;
; -1.149 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.453      ;
; -1.148 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.452      ;
; -1.144 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.448      ;
; -1.136 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.059      ;
; -1.132 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.059      ;
; -1.126 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.053      ;
; -1.112 ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.642      ;
; -1.110 ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.073     ; 2.036      ;
; -1.109 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.032      ;
; -1.106 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; -0.088     ; 2.017      ;
; -1.105 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.032      ;
; -1.103 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.407      ;
; -1.103 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.407      ;
; -1.099 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.403      ;
; -1.098 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.402      ;
; -1.097 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.401      ;
; -1.095 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 2.018      ;
; -1.090 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.017      ;
; -1.086 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 2.013      ;
; -1.081 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.385      ;
; -1.081 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.385      ;
; -1.080 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.384      ;
; -1.076 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.380      ;
; -1.076 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.380      ;
; -1.062 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.366      ;
; -1.061 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.365      ;
; -1.061 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.365      ;
; -1.061 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.365      ;
; -1.061 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 1.984      ;
; -1.061 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 1.988      ;
; -1.057 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.361      ;
; -1.044 ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.469     ; 1.574      ;
; -1.033 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.337      ;
; -1.032 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.336      ;
; -1.032 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.336      ;
; -1.028 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.305      ; 2.332      ;
; -1.016 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.076     ; 1.939      ;
; -1.016 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 1.943      ;
; -1.016 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk        ; D_clk       ; 1.000        ; -0.072     ; 1.943      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'D_clk'                                                                                                                                  ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.021 ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; 0.000        ; 2.794      ; 3.187      ;
; 0.344  ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; -0.500       ; 2.794      ; 3.052      ;
; 0.365  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[0]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.475  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.115      ;
; 0.486  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.126      ;
; 0.564  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.823      ;
; 0.564  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.823      ;
; 0.565  ; Clock_Divider:CLOCK_DIV|reg[25] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.824      ;
; 0.565  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.824      ;
; 0.566  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.825      ;
; 0.567  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.826      ;
; 0.568  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.827      ;
; 0.568  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.827      ;
; 0.570  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.829      ;
; 0.570  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 0.829      ;
; 0.570  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.210      ;
; 0.579  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.822      ;
; 0.579  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.822      ;
; 0.580  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.073      ; 0.824      ;
; 0.580  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.823      ;
; 0.580  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.823      ;
; 0.580  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.823      ;
; 0.581  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.221      ;
; 0.582  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.825      ;
; 0.582  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.825      ;
; 0.582  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.825      ;
; 0.583  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.073      ; 0.827      ;
; 0.583  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.826      ;
; 0.583  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.826      ;
; 0.584  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.220      ;
; 0.585  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.225      ;
; 0.585  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.828      ;
; 0.585  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.828      ;
; 0.595  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.231      ;
; 0.596  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.236      ;
; 0.598  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.841      ;
; 0.599  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 0.842      ;
; 0.680  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.320      ;
; 0.685  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.321      ;
; 0.691  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.331      ;
; 0.694  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.330      ;
; 0.695  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.335      ;
; 0.695  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.331      ;
; 0.696  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.332      ;
; 0.705  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.341      ;
; 0.706  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.346      ;
; 0.706  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.342      ;
; 0.790  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.430      ;
; 0.795  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.431      ;
; 0.795  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.431      ;
; 0.801  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.441      ;
; 0.804  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.440      ;
; 0.805  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.445      ;
; 0.805  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.441      ;
; 0.805  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.441      ;
; 0.806  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.442      ;
; 0.806  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.442      ;
; 0.815  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.451      ;
; 0.816  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.456      ;
; 0.816  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.452      ;
; 0.816  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.452      ;
; 0.850  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.109      ;
; 0.852  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.111      ;
; 0.853  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.112      ;
; 0.853  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.112      ;
; 0.854  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.113      ;
; 0.855  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.114      ;
; 0.855  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.114      ;
; 0.858  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.117      ;
; 0.858  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.117      ;
; 0.863  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.122      ;
; 0.864  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.123      ;
; 0.865  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.108      ;
; 0.867  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.073      ; 1.111      ;
; 0.867  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.110      ;
; 0.868  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.111      ;
; 0.868  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.111      ;
; 0.868  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.111      ;
; 0.869  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.112      ;
; 0.869  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.112      ;
; 0.869  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.112      ;
; 0.869  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.128      ;
; 0.869  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.088      ; 1.128      ;
; 0.870  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.113      ;
; 0.870  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.113      ;
; 0.870  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.069      ; 1.110      ;
; 0.871  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.114      ;
; 0.873  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.116      ;
; 0.873  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.116      ;
; 0.878  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.121      ;
; 0.879  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.122      ;
; 0.879  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.122      ;
; 0.879  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.122      ;
; 0.881  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.069      ; 1.121      ;
; 0.882  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.125      ;
; 0.884  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.127      ;
; 0.884  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.072      ; 1.127      ;
; 0.900  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.469      ; 1.540      ;
; 0.905  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.541      ;
; 0.905  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.465      ; 1.541      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                          ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.553 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.071      ; 0.795      ;
; 0.628 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.730      ; 1.059      ;
; 0.763 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.730      ; 1.194      ;
; 0.834 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.439      ; 0.974      ;
; 0.888 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.793      ; 1.382      ;
; 0.895 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.138      ;
; 0.912 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.071      ; 1.154      ;
; 0.936 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.793      ; 1.430      ;
; 0.951 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.730      ; 1.382      ;
; 0.952 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.730      ; 1.383      ;
; 0.980 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 1.434      ;
; 0.988 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.439      ; 1.128      ;
; 0.993 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.236      ;
; 0.993 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.236      ;
; 1.013 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 1.467      ;
; 1.074 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.073      ; 1.318      ;
; 1.142 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.527      ; 1.370      ;
; 1.152 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.073      ; 1.396      ;
; 1.176 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.439      ; 1.316      ;
; 1.177 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.439      ; 1.317      ;
; 1.190 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.527      ; 1.418      ;
; 1.246 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.073      ; 1.490      ;
; 1.246 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.073      ; 1.490      ;
; 1.272 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.515      ;
; 1.392 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.635      ;
; 1.395 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.072      ; 1.638      ;
; 1.521 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 1.975      ;
; 1.597 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 1.684      ;
; 1.630 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 1.717      ;
; 1.797 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 2.251      ;
; 1.817 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 2.271      ;
; 1.818 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.753      ; 2.272      ;
; 1.846 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.793      ; 2.340      ;
; 1.866 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.793      ; 2.360      ;
; 1.867 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.793      ; 2.361      ;
; 1.994 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 2.081      ;
; 2.124 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.527      ; 2.352      ;
; 2.144 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.527      ; 2.372      ;
; 2.145 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.527      ; 2.373      ;
; 2.275 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 2.362      ;
; 2.295 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 2.382      ;
; 2.296 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.386      ; 2.383      ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'D_RA_sig'                                                                                                                             ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 1.489 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.184     ; 0.835      ;
; 1.736 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.238     ; 1.028      ;
; 1.835 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.338     ; 1.027      ;
; 1.949 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.338     ; 1.141      ;
; 2.137 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.185     ; 1.482      ;
; 2.141 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.185     ; 1.486      ;
; 2.144 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.186     ; 1.488      ;
; 2.144 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.337     ; 1.337      ;
; 2.219 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.239     ; 1.510      ;
; 2.268 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.337     ; 1.461      ;
; 2.373 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.240     ; 1.663      ;
; 2.448 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; -0.239     ; 1.739      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'D_RB_sig'                                                                                                                             ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.157 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.545     ; 1.142      ;
; 2.207 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.545     ; 1.192      ;
; 2.275 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.614     ; 1.191      ;
; 2.303 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.615     ; 1.218      ;
; 2.372 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.573     ; 1.329      ;
; 2.386 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.614     ; 1.302      ;
; 2.393 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.615     ; 1.308      ;
; 2.410 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.544     ; 1.396      ;
; 2.490 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.573     ; 1.447      ;
; 2.520 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.572     ; 1.478      ;
; 2.537 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.574     ; 1.493      ;
; 2.591 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.546     ; 1.575      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'D_clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_clk ; Rise       ; D_clk                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~input|o                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|inclk[0]     ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|outclk       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[14]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[15]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[26]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[0]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[10]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[11]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[12]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[13]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[1]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[2]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[3]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[4]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[5]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[6]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[7]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'D_RA_sig'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RA_sig ; Rise       ; D_RA_sig                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'D_RB_sig'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RB_sig ; Rise       ; D_RB_sig                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.803 ; 1.976 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.932 ; 4.085 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.687 ; 3.887 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.932 ; 4.085 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.259 ; 3.457 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.302 ; 2.514 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.159 ; 3.423 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.159 ; 3.423 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.340 ; 2.566 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.246 ; 2.390 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.244 ; 2.390 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.217 ; 2.387 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.246 ; 2.355 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.954 ; 3.012 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; 4.243 ; 4.481 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; 4.243 ; 4.481 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; 4.106 ; 4.298 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; 4.598 ; 4.801 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; 4.456 ; 4.665 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; 4.598 ; 4.801 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.307 ; -1.502 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.107 ; -1.287 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.107 ; -1.287 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.471 ; -1.627 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.497 ; -1.675 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.935 ; -1.147 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.701 ; -1.971 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; -2.266 ; -2.391 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.701 ; -1.971 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.106 ; -1.279 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.403 ; -1.556 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.519 ; -1.723 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.106 ; -1.279 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; -2.086 ; -2.196 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; -1.992 ; -2.186 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; -2.153 ; -2.344 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; -1.992 ; -2.186 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; -2.160 ; -2.389 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; -2.160 ; -2.389 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; -2.348 ; -2.565 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.929  ; 9.972  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.789  ; 9.588  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 12.660 ; 12.238 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12.270 ; 11.929 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12.660 ; 12.238 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.803  ; 8.803  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 14.098 ; 14.373 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.528  ; 9.569  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.393  ; 9.199  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.448  ; 8.447  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 11.776 ; 11.448 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12.150 ; 11.744 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.448  ; 8.447  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.579 ; 13.842 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 8.290 ; 8.221 ; 8.607 ; 8.538 ;
; D_OE       ; D_output[1] ; 8.293 ; 8.224 ; 8.617 ; 8.548 ;
; D_OE       ; D_output[2] ; 8.314 ; 8.245 ; 8.637 ; 8.568 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 7.971 ; 7.902 ; 8.274 ; 8.205 ;
; D_OE       ; D_output[1] ; 7.974 ; 7.905 ; 8.283 ; 8.214 ;
; D_OE       ; D_output[2] ; 7.994 ; 7.925 ; 8.302 ; 8.233 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_RB_sig                        ; -1.438 ; -3.412        ;
; D_RA_sig                        ; -1.158 ; -2.881        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -1.125 ; -6.087        ;
; D_clk                           ; -0.632 ; -4.516        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -0.225 ; -0.225        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; 0.259  ; 0.000         ;
; D_RA_sig                        ; 0.698  ; 0.000         ;
; D_RB_sig                        ; 1.061  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; D_clk                           ; -3.000 ; -31.894       ;
; D_RA_sig                        ; -3.000 ; -3.000        ;
; D_RB_sig                        ; -3.000 ; -3.000        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; -1.000 ; -18.000       ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'D_RB_sig'                                                                                                                             ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.438 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.130     ; 0.907      ;
; -1.318 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.129     ; 0.788      ;
; -1.208 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.130     ; 0.677      ;
; -1.204 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.130     ; 0.673      ;
; -1.021 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.148     ; 0.848      ;
; -1.013 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.147     ; 0.841      ;
; -1.012 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.148     ; 0.839      ;
; -0.953 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.172     ; 0.756      ;
; -0.947 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.172     ; 0.750      ;
; -0.942 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.148     ; 0.769      ;
; -0.874 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.172     ; 0.677      ;
; -0.869 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; 0.500        ; -0.172     ; 0.672      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'D_RA_sig'                                                                                                                             ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.158 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.048      ; 1.026      ;
; -1.092 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.048      ; 0.960      ;
; -1.000 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.048      ; 0.868      ;
; -0.875 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.081      ; 0.852      ;
; -0.869 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.081      ; 0.846      ;
; -0.860 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.081      ; 0.837      ;
; -0.848 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.010     ; 0.825      ;
; -0.771 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.010     ; 0.748      ;
; -0.714 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.049      ; 0.583      ;
; -0.698 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.010     ; 0.675      ;
; -0.603 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; -0.010     ; 0.580      ;
; -0.492 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; 0.500        ; 0.082      ; 0.470      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                          ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.125 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.165     ; 1.437      ;
; -1.111 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.165     ; 1.423      ;
; -1.109 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.165     ; 1.421      ;
; -1.084 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.199     ; 1.362      ;
; -1.070 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.199     ; 1.348      ;
; -1.068 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.199     ; 1.346      ;
; -1.046 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.166     ; 1.357      ;
; -1.005 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.200     ; 1.282      ;
; -0.989 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.102     ; 1.364      ;
; -0.975 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.102     ; 1.350      ;
; -0.973 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.102     ; 1.348      ;
; -0.910 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.103     ; 1.284      ;
; -0.902 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.200     ; 1.179      ;
; -0.863 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.022      ; 1.362      ;
; -0.849 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.022      ; 1.348      ;
; -0.847 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.022      ; 1.346      ;
; -0.824 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.067      ; 1.368      ;
; -0.810 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.067      ; 1.354      ;
; -0.808 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.067      ; 1.352      ;
; -0.794 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.199     ; 1.072      ;
; -0.784 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.021      ; 1.282      ;
; -0.753 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.042      ; 1.272      ;
; -0.745 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.066      ; 1.288      ;
; -0.739 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.042      ; 1.258      ;
; -0.737 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.042      ; 1.256      ;
; -0.726 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; -0.103     ; 1.100      ;
; -0.674 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.041      ; 1.192      ;
; -0.636 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.066      ; 1.179      ;
; -0.583 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.041      ; 1.101      ;
; -0.376 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.500        ; 0.042      ; 0.895      ;
; 0.026  ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.921      ;
; 0.030  ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.917      ;
; 0.114  ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.833      ;
; 0.123  ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.824      ;
; 0.123  ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.824      ;
; 0.130  ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.817      ;
; 0.183  ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.764      ;
; 0.229  ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.718      ;
; 0.229  ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.718      ;
; 0.297  ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.650      ;
; 0.312  ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.635      ;
; 0.490  ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.000        ; -0.040     ; 0.457      ;
+--------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'D_clk'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.632 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.575      ;
; -0.618 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.561      ;
; -0.618 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.561      ;
; -0.560 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.503      ;
; -0.550 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.493      ;
; -0.496 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.439      ;
; -0.482 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.425      ;
; -0.433 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.571      ;
; -0.428 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.371      ;
; -0.415 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.358      ;
; -0.385 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.523      ;
; -0.385 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.523      ;
; -0.369 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.507      ;
; -0.365 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.503      ;
; -0.361 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.499      ;
; -0.360 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.303      ;
; -0.358 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 1.100      ;
; -0.355 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.493      ;
; -0.355 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.493      ;
; -0.347 ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.290      ;
; -0.317 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.455      ;
; -0.317 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.455      ;
; -0.316 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.454      ;
; -0.301 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.439      ;
; -0.297 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.435      ;
; -0.297 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.435      ;
; -0.297 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.435      ;
; -0.293 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.431      ;
; -0.292 ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.235      ;
; -0.290 ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 1.032      ;
; -0.288 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.231      ;
; -0.287 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.425      ;
; -0.287 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.425      ;
; -0.287 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.425      ;
; -0.278 ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.221      ;
; -0.276 ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 1.018      ;
; -0.249 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.387      ;
; -0.249 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.387      ;
; -0.249 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.387      ;
; -0.248 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.386      ;
; -0.240 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.183      ;
; -0.240 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.183      ;
; -0.233 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.371      ;
; -0.233 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.371      ;
; -0.229 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.367      ;
; -0.229 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.367      ;
; -0.229 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.367      ;
; -0.229 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.367      ;
; -0.225 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.363      ;
; -0.224 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.167      ;
; -0.222 ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.167      ;
; -0.219 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.357      ;
; -0.219 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.357      ;
; -0.219 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.357      ;
; -0.219 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.357      ;
; -0.218 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.163      ;
; -0.218 ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 0.960      ;
; -0.216 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.159      ;
; -0.210 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.153      ;
; -0.210 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.153      ;
; -0.209 ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.152      ;
; -0.208 ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 0.950      ;
; -0.181 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.319      ;
; -0.181 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.319      ;
; -0.181 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.319      ;
; -0.181 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.319      ;
; -0.180 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.318      ;
; -0.171 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.114      ;
; -0.170 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.115      ;
; -0.170 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.115      ;
; -0.165 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.303      ;
; -0.165 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.303      ;
; -0.165 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.303      ;
; -0.161 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.299      ;
; -0.161 ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.299      ;
; -0.161 ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.299      ;
; -0.161 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.299      ;
; -0.161 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.299      ;
; -0.159 ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk        ; D_clk       ; 1.000        ; -0.050     ; 1.096      ;
; -0.157 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.295      ;
; -0.155 ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 0.897      ;
; -0.154 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.099      ;
; -0.152 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.290      ;
; -0.152 ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.095      ;
; -0.152 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.095      ;
; -0.151 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.289      ;
; -0.151 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.289      ;
; -0.151 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.289      ;
; -0.151 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.289      ;
; -0.150 ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.095      ;
; -0.146 ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.091      ;
; -0.142 ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk        ; D_clk       ; 1.000        ; -0.044     ; 1.085      ;
; -0.140 ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.245     ; 0.882      ;
; -0.140 ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.085      ;
; -0.140 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.085      ;
; -0.140 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk        ; D_clk       ; 1.000        ; -0.042     ; 1.085      ;
; -0.113 ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.251      ;
; -0.113 ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.251      ;
; -0.113 ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.251      ;
; -0.113 ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk        ; D_clk       ; 1.000        ; 0.151      ; 1.251      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'D_clk'                                                                                                                                  ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.225 ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; 0.000        ; 1.647      ; 1.641      ;
; 0.188  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[0]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.244  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.573      ;
; 0.247  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.576      ;
; 0.280  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.414      ;
; 0.280  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.414      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[25] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.281  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.415      ;
; 0.282  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.416      ;
; 0.282  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.416      ;
; 0.287  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.413      ;
; 0.287  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.413      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.289  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.415      ;
; 0.294  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.420      ;
; 0.294  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[1]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.420      ;
; 0.297  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.626      ;
; 0.300  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.629      ;
; 0.310  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.639      ;
; 0.310  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.637      ;
; 0.313  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.642      ;
; 0.313  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.640      ;
; 0.363  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.692      ;
; 0.365  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.692      ;
; 0.366  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.695      ;
; 0.368  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.695      ;
; 0.376  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.705      ;
; 0.376  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.703      ;
; 0.377  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.704      ;
; 0.379  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.708      ;
; 0.379  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.706      ;
; 0.380  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.707      ;
; 0.429  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.563      ;
; 0.429  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.758      ;
; 0.429  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.563      ;
; 0.430  ; Clock_Divider:CLOCK_DIV|reg[24] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.564      ;
; 0.430  ; Clock_Divider:CLOCK_DIV|reg[22] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.564      ;
; 0.430  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.564      ;
; 0.431  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.758      ;
; 0.432  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.759      ;
; 0.432  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.761      ;
; 0.434  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.761      ;
; 0.435  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.762      ;
; 0.436  ; Clock_Divider:CLOCK_DIV|reg[4]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.562      ;
; 0.437  ; Clock_Divider:CLOCK_DIV|reg[12] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; Clock_Divider:CLOCK_DIV|reg[2]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; Clock_Divider:CLOCK_DIV|reg[14] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; Clock_Divider:CLOCK_DIV|reg[6]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.563      ;
; 0.438  ; Clock_Divider:CLOCK_DIV|reg[10] ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.564      ;
; 0.438  ; Clock_Divider:CLOCK_DIV|reg[8]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.564      ;
; 0.439  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.573      ;
; 0.439  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.573      ;
; 0.440  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[24] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.574      ;
; 0.440  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.574      ;
; 0.442  ; Clock_Divider:CLOCK_DIV|reg[17] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.576      ;
; 0.442  ; Clock_Divider:CLOCK_DIV|reg[19] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.576      ;
; 0.442  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.769      ;
; 0.442  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.771      ;
; 0.443  ; Clock_Divider:CLOCK_DIV|reg[23] ; Clock_Divider:CLOCK_DIV|reg[25] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.577      ;
; 0.443  ; Clock_Divider:CLOCK_DIV|reg[21] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.577      ;
; 0.443  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.770      ;
; 0.443  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[16] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.770      ;
; 0.445  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[21] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.772      ;
; 0.445  ; Clock_Divider:CLOCK_DIV|reg[15] ; Clock_Divider:CLOCK_DIV|reg[23] ; D_clk                           ; D_clk       ; 0.000        ; 0.245      ; 0.774      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[4]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.572      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[12] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.572      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.572      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[10] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.572      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[19] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.773      ;
; 0.446  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[17] ; D_clk                           ; D_clk       ; 0.000        ; 0.243      ; 0.773      ;
; 0.447  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[14] ; D_clk                           ; D_clk       ; 0.000        ; 0.040      ; 0.571      ;
; 0.447  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[6]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[8]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[2]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.573      ;
; 0.449  ; Clock_Divider:CLOCK_DIV|reg[3]  ; Clock_Divider:CLOCK_DIV|reg[5]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; Clock_Divider:CLOCK_DIV|reg[11] ; Clock_Divider:CLOCK_DIV|reg[13] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; Clock_Divider:CLOCK_DIV|reg[1]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; Clock_Divider:CLOCK_DIV|reg[9]  ; Clock_Divider:CLOCK_DIV|reg[11] ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; Clock_Divider:CLOCK_DIV|reg[13] ; Clock_Divider:CLOCK_DIV|reg[15] ; D_clk                           ; D_clk       ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; Clock_Divider:CLOCK_DIV|reg[5]  ; Clock_Divider:CLOCK_DIV|reg[7]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; Clock_Divider:CLOCK_DIV|reg[7]  ; Clock_Divider:CLOCK_DIV|reg[9]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; Clock_Divider:CLOCK_DIV|reg[0]  ; Clock_Divider:CLOCK_DIV|reg[3]  ; D_clk                           ; D_clk       ; 0.000        ; 0.042      ; 0.576      ;
; 0.472  ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk       ; -0.500       ; 1.647      ; 1.838      ;
; 0.492  ; Clock_Divider:CLOCK_DIV|reg[16] ; Clock_Divider:CLOCK_DIV|reg[18] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.626      ;
; 0.492  ; Clock_Divider:CLOCK_DIV|reg[20] ; Clock_Divider:CLOCK_DIV|reg[22] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.626      ;
; 0.493  ; Clock_Divider:CLOCK_DIV|reg[18] ; Clock_Divider:CLOCK_DIV|reg[20] ; D_clk                           ; D_clk       ; 0.000        ; 0.050      ; 0.627      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                                                                          ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.259 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[3][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.040      ; 0.383      ;
; 0.437 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[0][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.562      ;
; 0.439 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[3][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.040      ; 0.563      ;
; 0.484 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[0][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.609      ;
; 0.484 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[2][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.609      ;
; 0.533 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[1][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.658      ;
; 0.572 ; alu:ALU_block|y[2]           ; register_file:REG_FILE|memr[1][2] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.697      ;
; 0.601 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[3][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.042      ; 0.727      ;
; 0.601 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[1][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.042      ; 0.727      ;
; 0.615 ; alu:ALU_block|y[0]           ; register_file:REG_FILE|memr[2][0] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.041      ; 0.740      ;
; 0.680 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[2][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.042      ; 0.806      ;
; 0.683 ; alu:ALU_block|y[1]           ; register_file:REG_FILE|memr[0][1] ; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.000        ; 0.042      ; 0.809      ;
; 0.777 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.129      ; 0.520      ;
; 0.870 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.129      ; 0.613      ;
; 0.910 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.171      ; 0.695      ;
; 0.916 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.049     ; 0.481      ;
; 0.925 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.171      ; 0.710      ;
; 0.945 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.129      ; 0.688      ;
; 0.946 ; register_file:REG_FILE|QB[2] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.129      ; 0.689      ;
; 0.956 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|z_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 0.717      ;
; 0.966 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[0]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 0.727      ;
; 1.004 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.049     ; 0.569      ;
; 1.071 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.009      ; 0.694      ;
; 1.079 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.049     ; 0.644      ;
; 1.080 ; register_file:REG_FILE|QA[2] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.049     ; 0.645      ;
; 1.086 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.009      ; 0.709      ;
; 1.209 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[1]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 0.970      ;
; 1.299 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|z_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 0.831      ;
; 1.309 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[0]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 0.841      ;
; 1.394 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 1.155      ;
; 1.395 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 1.156      ;
; 1.396 ; register_file:REG_FILE|QB[0] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.147      ; 1.157      ;
; 1.408 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|y[2]                ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.171      ; 1.193      ;
; 1.409 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|n_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.171      ; 1.194      ;
; 1.410 ; register_file:REG_FILE|QB[1] ; alu:ALU_block|o_f                 ; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.171      ; 1.195      ;
; 1.500 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[1]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 1.032      ;
; 1.571 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.009      ; 1.194      ;
; 1.572 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.009      ; 1.195      ;
; 1.573 ; register_file:REG_FILE|QA[1] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; 0.009      ; 1.196      ;
; 1.656 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|y[2]                ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 1.188      ;
; 1.657 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|n_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 1.189      ;
; 1.658 ; register_file:REG_FILE|QA[0] ; alu:ALU_block|o_f                 ; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.500       ; -0.082     ; 1.190      ;
+-------+------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'D_RA_sig'                                                                                                                             ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.698 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.199      ; 0.427      ;
; 0.813 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.165      ; 0.508      ;
; 0.874 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.102      ; 0.506      ;
; 0.937 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.102      ; 0.569      ;
; 0.999 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.199      ; 0.728      ;
; 1.000 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.199      ; 0.729      ;
; 1.007 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QA[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.199      ; 0.736      ;
; 1.028 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.102      ; 0.660      ;
; 1.048 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.165      ; 0.743      ;
; 1.089 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QA[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.102      ; 0.721      ;
; 1.141 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.165      ; 0.836      ;
; 1.173 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QA[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig    ; -0.500       ; 0.165      ; 0.868      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'D_RB_sig'                                                                                                                             ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 1.061 ; register_file:REG_FILE|memr[2][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.022     ; 0.569      ;
; 1.087 ; register_file:REG_FILE|memr[0][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.022     ; 0.595      ;
; 1.125 ; register_file:REG_FILE|memr[3][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.067     ; 0.588      ;
; 1.130 ; register_file:REG_FILE|memr[0][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.067     ; 0.593      ;
; 1.159 ; register_file:REG_FILE|memr[2][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.042     ; 0.647      ;
; 1.176 ; register_file:REG_FILE|memr[1][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.067     ; 0.639      ;
; 1.180 ; register_file:REG_FILE|memr[3][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.022     ; 0.688      ;
; 1.191 ; register_file:REG_FILE|memr[2][1] ; register_file:REG_FILE|QB[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.067     ; 0.654      ;
; 1.241 ; register_file:REG_FILE|memr[0][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.042     ; 0.729      ;
; 1.244 ; register_file:REG_FILE|memr[3][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.042     ; 0.732      ;
; 1.250 ; register_file:REG_FILE|memr[1][0] ; register_file:REG_FILE|QB[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.042     ; 0.738      ;
; 1.276 ; register_file:REG_FILE|memr[1][2] ; register_file:REG_FILE|QB[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig    ; -0.500       ; -0.022     ; 0.784      ;
+-------+-----------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'D_clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_clk ; Rise       ; D_clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[16] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[17] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[18] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[19] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[20] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[21] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[22] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[23] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[24] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[25] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[6]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[7]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[8]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[9]  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[16]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[17]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[18]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[19]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[20]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[21]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[22]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[23]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[24]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[25]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[0]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[10]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[11]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[12]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[13]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[14]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[15]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[1]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[26]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[2]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[3]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[4]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[5]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[6]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[7]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[8]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; CLOCK_DIV|reg[9]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~input|o                   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|inclk[0]     ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~inputclkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_clk ; Rise       ; D_clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_clk ; Rise       ; D_clk~input|i                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[10] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[11] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[12] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[13] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[14] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[15] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[1]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[2]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[3]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[4]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; D_clk ; Rise       ; Clock_Divider:CLOCK_DIV|reg[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'D_RA_sig'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RA_sig ; Rise       ; D_RA_sig                     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Rise       ; D_RA_sig~input|i             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; D_RA_sig~input|o             ;
; 0.952  ; 0.952        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[1]|datac         ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[1] ;
; 0.964  ; 0.964        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[2] ;
; 0.965  ; 0.965        ; 0.000          ; Low Pulse Width  ; D_RA_sig ; Fall       ; register_file:REG_FILE|QA[0] ;
; 0.972  ; 0.972        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[2]|dataa         ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; D_RA_sig ; Rise       ; REG_FILE|QA[0]|datab         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'D_RB_sig'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; D_RB_sig ; Rise       ; D_RB_sig                     ;
; 0.056  ; 0.056        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.072  ; 0.072        ; 0.000          ; High Pulse Width ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Rise       ; D_RB_sig~input|i             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; D_RB_sig~input|o             ;
; 0.927  ; 0.927        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[2] ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[1]|datac         ;
; 0.933  ; 0.933        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[1] ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[2]|datab         ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; D_RB_sig ; Rise       ; REG_FILE|QB[0]|datac         ;
; 0.943  ; 0.943        ; 0.000          ; Low Pulse Width  ; D_RB_sig ; Fall       ; register_file:REG_FILE|QB[0] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:CLOCK_DIV|reg[26]'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|n_f                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|o_f                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[0]                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[2]                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][0]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][1]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[0][2]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][0]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][1]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[2][2]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][0]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][2]  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|y[1]                 ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; alu:ALU_block|z_f                  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][0]  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][1]  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[1][2]  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; register_file:REG_FILE|memr[3][1]  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; CLOCK_DIV|reg[26]~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|n_f|clk                  ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|o_f|clk                  ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[0]|clk                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[2]|clk                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][0]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][1]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[0][2]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][0]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][1]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[2][2]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][0]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][2]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|y[1]|clk                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; ALU_block|z_f|clk                  ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][0]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][1]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[1][2]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:CLOCK_DIV|reg[26] ; Rise       ; REG_FILE|memr[3][1]|clk            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; 0.957 ; 1.531 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.080 ; 2.684 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.935 ; 2.552 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.080 ; 2.684 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.688 ; 2.326 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.200 ; 1.810 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.715 ; 2.322 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.715 ; 2.322 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.238 ; 1.824 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.153 ; 1.788 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.153 ; 1.772 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.146 ; 1.776 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.153 ; 1.788 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; 1.519 ; 2.162 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; 2.002 ; 2.591 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; 2.002 ; 2.591 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; 1.894 ; 2.508 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; 2.176 ; 2.790 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; 2.097 ; 2.707 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; 2.176 ; 2.790 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.684 ; -1.248 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.573 ; -1.161 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.573 ; -1.161 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.766 ; -1.371 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.749 ; -1.354 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.502 ; -1.086 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.906 ; -1.471 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.183 ; -1.786 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.906 ; -1.471 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.586 ; -1.174 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.726 ; -1.327 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.790 ; -1.391 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.586 ; -1.174 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.085 ; -1.679 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; -0.758 ; -1.350 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; -0.867 ; -1.455 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; -0.758 ; -1.350 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; -0.901 ; -1.483 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; -0.901 ; -1.483 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; -0.997 ; -1.592 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.667 ; 6.082 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.496 ; 5.820 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 7.032 ; 7.525 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 6.860 ; 7.348 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 7.032 ; 7.525 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.048 ; 5.351 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.877 ; 8.262 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.452 ; 5.851 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.288 ; 5.599 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.859 ; 5.150 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 6.598 ; 7.067 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 6.762 ; 7.235 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.859 ; 5.150 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.572 ; 7.979 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 4.868 ; 4.854 ; 5.649 ; 5.635 ;
; D_OE       ; D_output[1] ; 4.867 ; 4.853 ; 5.649 ; 5.635 ;
; D_OE       ; D_output[2] ; 4.883 ; 4.869 ; 5.667 ; 5.653 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 4.699 ; 4.685 ; 5.465 ; 5.451 ;
; D_OE       ; D_output[1] ; 4.697 ; 4.683 ; 5.465 ; 5.451 ;
; D_OE       ; D_output[2] ; 4.713 ; 4.699 ; 5.482 ; 5.468 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.049  ; -0.225 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:CLOCK_DIV|reg[26] ; -2.181  ; 0.259  ; N/A      ; N/A     ; -1.285              ;
;  D_RA_sig                        ; -3.494  ; 0.698  ; N/A      ; N/A     ; -3.000              ;
;  D_RB_sig                        ; -4.049  ; 1.061  ; N/A      ; N/A     ; -3.000              ;
;  D_clk                           ; -2.281  ; -0.225 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -73.053 ; -0.225 ; 0.0      ; 0.0     ; -66.825             ;
;  Clock_Divider:CLOCK_DIV|reg[26] ; -19.445 ; 0.000  ; N/A      ; N/A     ; -23.130             ;
;  D_RA_sig                        ; -9.331  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  D_RB_sig                        ; -10.353 ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  D_clk                           ; -33.924 ; -0.225 ; N/A      ; N/A     ; -37.695             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.018 ; 2.309 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.365 ; 4.637 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.077 ; 4.400 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.365 ; 4.637 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.606 ; 3.956 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.541 ; 2.885 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.506 ; 3.871 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.506 ; 3.871 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.575 ; 2.926 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.475 ; 2.778 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.475 ; 2.775 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.452 ; 2.778 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; 2.467 ; 2.748 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; 3.232 ; 3.463 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; 4.720 ; 5.082 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; 4.720 ; 5.082 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; 4.550 ; 4.862 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; 5.072 ; 5.417 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; 4.923 ; 5.264 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; 5.072 ; 5.417 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; ALU_EN      ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.684 ; -1.248 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; ALU_OP[*]   ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.573 ; -1.161 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[0]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.573 ; -1.161 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[1]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.766 ; -1.371 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  ALU_OP[2]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.749 ; -1.354 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_IE        ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.502 ; -1.086 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WAddr[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.906 ; -1.471 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.183 ; -1.786 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WAddr[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.906 ; -1.471 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_WD[*]     ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.586 ; -1.174 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[0]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.726 ; -1.327 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[1]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.790 ; -1.391 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_WD[2]    ; Clock_Divider:CLOCK_DIV|reg[26] ; -0.586 ; -1.174 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_write_sig ; Clock_Divider:CLOCK_DIV|reg[26] ; -1.085 ; -1.679 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_RA[*]     ; D_RA_sig                        ; -0.758 ; -1.350 ; Fall       ; D_RA_sig                        ;
;  D_RA[0]    ; D_RA_sig                        ; -0.867 ; -1.455 ; Fall       ; D_RA_sig                        ;
;  D_RA[1]    ; D_RA_sig                        ; -0.758 ; -1.350 ; Fall       ; D_RA_sig                        ;
; D_RB[*]     ; D_RB_sig                        ; -0.901 ; -1.483 ; Fall       ; D_RB_sig                        ;
;  D_RB[0]    ; D_RB_sig                        ; -0.901 ; -1.483 ; Fall       ; D_RB_sig                        ;
;  D_RB[1]    ; D_RB_sig                        ; -0.997 ; -1.592 ; Fall       ; D_RB_sig                        ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.904 ; 11.135 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 10.699 ; 10.735 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.767 ; 13.643 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.373 ; 13.291 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 13.767 ; 13.643 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 9.682  ; 9.834  ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 15.799 ; 15.693 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; D_n_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.452 ; 5.851 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_o_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 5.288 ; 5.599 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_output[*]  ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.859 ; 5.150 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[0] ; Clock_Divider:CLOCK_DIV|reg[26] ; 6.598 ; 7.067 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[1] ; Clock_Divider:CLOCK_DIV|reg[26] ; 6.762 ; 7.235 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
;  D_output[2] ; Clock_Divider:CLOCK_DIV|reg[26] ; 4.859 ; 5.150 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
; D_z_f        ; Clock_Divider:CLOCK_DIV|reg[26] ; 8.572 ; 7.979 ; Rise       ; Clock_Divider:CLOCK_DIV|reg[26] ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 9.240 ; 9.143 ; 9.771 ; 9.674 ;
; D_OE       ; D_output[1] ; 9.248 ; 9.151 ; 9.782 ; 9.685 ;
; D_OE       ; D_output[2] ; 9.266 ; 9.169 ; 9.802 ; 9.705 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; D_OE       ; D_output[0] ; 4.699 ; 4.685 ; 5.465 ; 5.451 ;
; D_OE       ; D_output[1] ; 4.697 ; 4.683 ; 5.465 ; 5.451 ;
; D_OE       ; D_output[2] ; 4.713 ; 4.699 ; 5.482 ; 5.468 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_output[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_output[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_output[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_z_f         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_n_f         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_o_f         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D_OE                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_OP[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_OP[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_OP[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_EN                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RA_sig                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RB[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RB[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_RB_sig                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_WD[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IE                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_WAddr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_write_sig             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_WAddr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_WD[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_WD[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_output[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_output[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_output[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_z_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_n_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_o_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_output[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_output[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_output[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_z_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_n_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_o_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_output[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_output[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_output[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_z_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_n_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_o_f         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12       ; 0        ; 0        ; 0        ;
; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0        ; 33       ; 0        ; 0        ;
; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0        ; 27       ; 0        ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk                           ; 1        ; 1        ; 0        ; 0        ;
; D_clk                           ; D_clk                           ; 377      ; 0        ; 0        ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig                        ; 0        ; 0        ; 12       ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig                        ; 0        ; 0        ; 12       ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clock_Divider:CLOCK_DIV|reg[26] ; Clock_Divider:CLOCK_DIV|reg[26] ; 12       ; 0        ; 0        ; 0        ;
; D_RA_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0        ; 33       ; 0        ; 0        ;
; D_RB_sig                        ; Clock_Divider:CLOCK_DIV|reg[26] ; 0        ; 27       ; 0        ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_clk                           ; 1        ; 1        ; 0        ; 0        ;
; D_clk                           ; D_clk                           ; 377      ; 0        ; 0        ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_RA_sig                        ; 0        ; 0        ; 12       ; 0        ;
; Clock_Divider:CLOCK_DIV|reg[26] ; D_RB_sig                        ; 0        ; 0        ; 12       ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 117   ; 117  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Oct 06 15:31:53 2021
Info: Command: quartus_sta Data_path -c Data_path
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_path.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name D_clk D_clk
    Info (332105): create_clock -period 1.000 -name Clock_Divider:CLOCK_DIV|reg[26] Clock_Divider:CLOCK_DIV|reg[26]
    Info (332105): create_clock -period 1.000 -name D_RA_sig D_RA_sig
    Info (332105): create_clock -period 1.000 -name D_RB_sig D_RB_sig
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.049             -10.353 D_RB_sig 
    Info (332119):    -3.494              -9.331 D_RA_sig 
    Info (332119):    -2.281             -33.924 D_clk 
    Info (332119):    -2.181             -19.445 Clock_Divider:CLOCK_DIV|reg[26] 
Info (332146): Worst-case hold slack is -0.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.106              -0.106 D_clk 
    Info (332119):     0.597               0.000 Clock_Divider:CLOCK_DIV|reg[26] 
    Info (332119):     1.636               0.000 D_RA_sig 
    Info (332119):     2.352               0.000 D_RB_sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 D_clk 
    Info (332119):    -3.000              -3.000 D_RA_sig 
    Info (332119):    -3.000              -3.000 D_RB_sig 
    Info (332119):    -1.285             -23.130 Clock_Divider:CLOCK_DIV|reg[26] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.639
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.639              -9.212 D_RB_sig 
    Info (332119):    -3.079              -8.231 D_RA_sig 
    Info (332119):    -1.960             -16.742 Clock_Divider:CLOCK_DIV|reg[26] 
    Info (332119):    -1.925             -27.426 D_clk 
Info (332146): Worst-case hold slack is -0.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.021              -0.021 D_clk 
    Info (332119):     0.553               0.000 Clock_Divider:CLOCK_DIV|reg[26] 
    Info (332119):     1.489               0.000 D_RA_sig 
    Info (332119):     2.157               0.000 D_RB_sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 D_clk 
    Info (332119):    -3.000              -3.000 D_RA_sig 
    Info (332119):    -3.000              -3.000 D_RB_sig 
    Info (332119):    -1.285             -23.130 Clock_Divider:CLOCK_DIV|reg[26] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.438
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.438              -3.412 D_RB_sig 
    Info (332119):    -1.158              -2.881 D_RA_sig 
    Info (332119):    -1.125              -6.087 Clock_Divider:CLOCK_DIV|reg[26] 
    Info (332119):    -0.632              -4.516 D_clk 
Info (332146): Worst-case hold slack is -0.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.225              -0.225 D_clk 
    Info (332119):     0.259               0.000 Clock_Divider:CLOCK_DIV|reg[26] 
    Info (332119):     0.698               0.000 D_RA_sig 
    Info (332119):     1.061               0.000 D_RB_sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.894 D_clk 
    Info (332119):    -3.000              -3.000 D_RA_sig 
    Info (332119):    -3.000              -3.000 D_RB_sig 
    Info (332119):    -1.000             -18.000 Clock_Divider:CLOCK_DIV|reg[26] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Wed Oct 06 15:31:57 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


