Fitter report for fast_fft
Wed Jul 14 16:55:56 2010
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ALTSYNCRAM
 27. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ALTSYNCRAM
 28. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ALTSYNCRAM
 29. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ALTSYNCRAM
 30. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ALTSYNCRAM
 31. |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ALTSYNCRAM
 32. |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM
 33. |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM
 34. |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM
 35. |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM
 36. |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM
 37. |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM
 38. Fitter DSP Block Usage Summary
 39. DSP Block Details
 40. Interconnect Usage Summary
 41. LAB Logic Elements
 42. LAB-wide Signals
 43. LAB Signals Sourced
 44. LAB Signals Sourced Out
 45. LAB Distinct Inputs
 46. I/O Rules Summary
 47. I/O Rules Details
 48. I/O Rules Matrix
 49. Fitter Device Options
 50. Operating Settings and Conditions
 51. Estimated Delay Added for Hold Timing
 52. Advanced Data - General
 53. Advanced Data - Placement Preparation
 54. Advanced Data - Placement
 55. Advanced Data - Routing
 56. Fitter Messages
 57. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Jul 14 16:55:55 2010    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; fast_fft                                 ;
; Top-level Entity Name              ; fast_fft                                 ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C25Q240C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 22,261 / 24,624 ( 90 % )                 ;
;     Total combinational functions  ; 18,708 / 24,624 ( 76 % )                 ;
;     Dedicated logic registers      ; 15,706 / 24,624 ( 64 % )                 ;
; Total registers                    ; 15706                                    ;
; Total pins                         ; 127 / 149 ( 85 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 484,096 / 608,256 ( 80 % )               ;
; Embedded Multiplier 9-bit elements ; 74 / 132 ( 56 % )                        ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                       ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                             ; Setting                  ; Default Value                         ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                             ; EP3C25Q240C8             ;                                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                      ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                       ;                                       ;
; Fit Attempts to Skip                                               ; 0                        ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                       ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                       ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                       ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; On                       ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Extra                    ; Normal                                ;
; Reserve all unused pins                                            ; As output driving ground ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                      ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                   ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                      ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                      ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation       ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                      ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                      ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                       ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                      ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically            ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                        ; 1                                     ;
; PCI I/O                                                            ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                      ; Off                                   ;
; Auto Packed Registers                                              ; Auto                     ; Auto                                  ;
; Auto Delay Chains                                                  ; On                       ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                    ; On                       ; On                                    ;
; Perform Register Duplication for Performance                       ; Off                      ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                      ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                 ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                     ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                  ; On                       ; On                                    ;
; Auto Global Register Control Signals                               ; On                       ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                      ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                      ; Off                                   ;
; Synchronizer Identification                                        ; Off                      ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                       ; On                                    ;
; Optimize Design for Metastability                                  ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                      ; Off                                   ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  15.2%      ;
+----------------------------+-------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; fd[0]     ; Missing drive strength ;
; fd[1]     ; Missing drive strength ;
; fd[2]     ; Missing drive strength ;
; fd[3]     ; Missing drive strength ;
; fd[4]     ; Missing drive strength ;
; fd[5]     ; Missing drive strength ;
; fd[6]     ; Missing drive strength ;
; fd[7]     ; Missing drive strength ;
; fd[8]     ; Missing drive strength ;
; fd[9]     ; Missing drive strength ;
; fd[10]    ; Missing drive strength ;
; fd[11]    ; Missing drive strength ;
; fd[12]    ; Missing drive strength ;
; fd[13]    ; Missing drive strength ;
; fd[14]    ; Missing drive strength ;
; fd[15]    ; Missing drive strength ;
; slwr      ; Missing drive strength ;
; slrd      ; Missing drive strength ;
; ds        ; Missing drive strength ;
; lclk      ; Missing drive strength ;
; clk595    ; Missing drive strength ;
; rama0[0]  ; Missing drive strength ;
; rama0[1]  ; Missing drive strength ;
; rama0[2]  ; Missing drive strength ;
; rama0[3]  ; Missing drive strength ;
; rama0[4]  ; Missing drive strength ;
; rama0[5]  ; Missing drive strength ;
; rama0[6]  ; Missing drive strength ;
; rama0[7]  ; Missing drive strength ;
; rama0[8]  ; Missing drive strength ;
; rama0[9]  ; Missing drive strength ;
; rama0[10] ; Missing drive strength ;
; rama0[11] ; Missing drive strength ;
; rama0[12] ; Missing drive strength ;
; rama0[13] ; Missing drive strength ;
; rama0[14] ; Missing drive strength ;
; rama0[15] ; Missing drive strength ;
; rama0[16] ; Missing drive strength ;
; rama0[17] ; Missing drive strength ;
; rama0[18] ; Missing drive strength ;
; rama1[0]  ; Missing drive strength ;
; rama1[1]  ; Missing drive strength ;
; rama1[2]  ; Missing drive strength ;
; rama1[3]  ; Missing drive strength ;
; rama1[4]  ; Missing drive strength ;
; rama1[5]  ; Missing drive strength ;
; rama1[6]  ; Missing drive strength ;
; rama1[7]  ; Missing drive strength ;
; rama1[8]  ; Missing drive strength ;
; rama1[9]  ; Missing drive strength ;
; rama1[10] ; Missing drive strength ;
; rama1[11] ; Missing drive strength ;
; rama1[12] ; Missing drive strength ;
; rama1[13] ; Missing drive strength ;
; rama1[14] ; Missing drive strength ;
; rama1[15] ; Missing drive strength ;
; rama1[16] ; Missing drive strength ;
; rama1[17] ; Missing drive strength ;
; rama1[18] ; Missing drive strength ;
; ramoe0    ; Missing drive strength ;
; ramoe1    ; Missing drive strength ;
; ramwe0    ; Missing drive strength ;
; ramwe1    ; Missing drive strength ;
; chan      ; Missing drive strength ;
; k14       ; Missing drive strength ;
; k15       ; Missing drive strength ;
; k16       ; Missing drive strength ;
; k17       ; Missing drive strength ;
; k18       ; Missing drive strength ;
; k19       ; Missing drive strength ;
; k20       ; Missing drive strength ;
; k21       ; Missing drive strength ;
; k22       ; Missing drive strength ;
; k23       ; Missing drive strength ;
; ramd0[0]  ; Missing drive strength ;
; ramd0[1]  ; Missing drive strength ;
; ramd0[2]  ; Missing drive strength ;
; ramd0[3]  ; Missing drive strength ;
; ramd0[4]  ; Missing drive strength ;
; ramd0[5]  ; Missing drive strength ;
; ramd0[6]  ; Missing drive strength ;
; ramd0[7]  ; Missing drive strength ;
; ramd0[8]  ; Missing drive strength ;
; ramd0[9]  ; Missing drive strength ;
; ramd0[10] ; Missing drive strength ;
; ramd0[11] ; Missing drive strength ;
; ramd0[12] ; Missing drive strength ;
; ramd0[13] ; Missing drive strength ;
; ramd0[14] ; Missing drive strength ;
; ramd0[15] ; Missing drive strength ;
; ramd1[0]  ; Missing drive strength ;
; ramd1[1]  ; Missing drive strength ;
; ramd1[2]  ; Missing drive strength ;
; ramd1[3]  ; Missing drive strength ;
; ramd1[4]  ; Missing drive strength ;
; ramd1[5]  ; Missing drive strength ;
; ramd1[6]  ; Missing drive strength ;
; ramd1[7]  ; Missing drive strength ;
; ramd1[8]  ; Missing drive strength ;
; ramd1[9]  ; Missing drive strength ;
; ramd1[10] ; Missing drive strength ;
; ramd1[11] ; Missing drive strength ;
; ramd1[12] ; Missing drive strength ;
; ramd1[13] ; Missing drive strength ;
; ramd1[14] ; Missing drive strength ;
; ramd1[15] ; Missing drive strength ;
+-----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                               ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                 ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[0]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[1]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[2]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[3]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[4]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[5]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[6]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[7]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[8]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[9]                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[10]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[11]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[12]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[13]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[14]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[15]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0] ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[16]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[17]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[18]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[19]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[20]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[21]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[22]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[23]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[24]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[25]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[26]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[27]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[28]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[29]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[30]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|at_sink_data_int[31]                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]  ; DATAOUT          ;                       ;
; sincos:sc|get_cos_reg[0]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[1]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[2]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[3]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[4]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[5]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[6]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[7]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[8]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[9]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[10]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[11]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[12]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[13]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[14]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_cos_reg[15]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[0]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[1]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[2]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[3]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[4]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[5]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[6]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[7]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[8]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[9]                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[10]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[11]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[12]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[13]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[14]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|get_sin_reg[15]                                                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sincos:sc|sig_reg[0]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[0]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[0]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[0]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[1]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[1]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[1]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[1]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[2]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[2]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[2]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[2]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[3]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[3]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[3]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[3]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[4]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[4]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[4]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[4]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[5]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[5]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[5]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[5]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[6]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[6]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[6]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[6]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[7]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[7]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[7]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[7]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[8]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[8]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[8]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[8]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[9]                                                                                                                                                                                                                                               ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[9]                                                                                                                                                                                                                                               ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[9]~_Duplicate_1                                                                ; Q                ;                       ;
; sincos:sc|sig_reg[9]~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[10]                                                                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[10]                                                                                                                                                                                                                                              ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[10]~_Duplicate_1                                                               ; Q                ;                       ;
; sincos:sc|sig_reg[10]~_Duplicate_1                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[11]                                                                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; sincos:sc|sig_reg[11]                                                                                                                                                                                                                                              ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|sig_reg[11]~_Duplicate_1                                                               ; Q                ;                       ;
; sincos:sc|sig_reg[11]~_Duplicate_1                                                                                                                                                                                                                                 ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1       ; DATAB            ;                       ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altbarrel_shift_kuf:altbarrel_shift5|sbit_piper1d[6]~0                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altbarrel_shift_kuf:altbarrel_shift5|smux_w~317                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub2|lpm_add_sub:add_sub1|add_sub_36f:auto_generated|op_1~1                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub2|lpm_add_sub:add_sub1|add_sub_36f:auto_generated|op_1~2                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|S_wire1_reg0[5]~47                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|S_wire1_reg0[12]~39                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|S_wire1_reg0[22]~44                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|S_wire1_reg0[34]~40                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|_~11505                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|_~11506                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|_~11513                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|_~11514                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|result_node[5]~107                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|result_node[22]~144                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated|result_node[22]~145                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub1|add_sub_d2g:auto_generated|_~28                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub1|add_sub_d2g:auto_generated|pipeline_dffe[2]~27                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub2|add_sub_e2g:auto_generated|_~48                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub2|add_sub_e2g:auto_generated|pipeline_dffe[0]~47                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|Add0~1                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dataadgen_fft_90:rd_adgen|Mux0~7                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_twadgen_dual_fft_90:twid_factors|twad_tempo[10]~3                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|fifo_wrreq~0_wirecell                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|cntr_1n7:usedw_counter|counter_comb_bita0 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|cntr_1n7:usedw_counter|counter_comb_bita1 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|sink_comb_update_2~24_wirecell                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|data_count_sig[0]~48                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_cic:wrptr_g1p|parity_ff~1                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_cic:wrptr_g1p|parity~COUT                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_g47:rdptr_g1p|countera0                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_g47:rdptr_g1p|parity_ff~1                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_g47:rdptr_g1p|parity~COUT                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM65                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM67                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM69                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM71                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM73                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM75                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM77                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM79                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM81                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM83                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM85                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM87                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM89                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM91                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM93                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM95                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM97                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM99                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM102                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM105                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM108                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM111                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM114                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM117                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM120                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM123                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM126                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM129                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM132                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM135                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM138                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM141                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM143                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM145                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM147                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM149                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM151                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM153                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM155                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM157                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM159                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM161                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM163                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM165                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM167                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM169                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2~0_OTERM171                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[1]_RTM0100                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[1]_RTM0100                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[2]_RTM0103                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[2]_RTM0103                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[3]_RTM0106                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[3]_RTM0106                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[4]_RTM0109                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[4]_RTM0109                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[5]_RTM0112                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[5]_RTM0112                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[6]_RTM0115                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[6]_RTM0115                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[7]_RTM0118                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[7]_RTM0118                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[8]_RTM0121                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[8]_RTM0121                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[9]_RTM0124                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[9]_RTM0124                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[10]_RTM0127                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[10]_RTM0127                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[11]_RTM0130                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[11]_RTM0130                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[12]_RTM0133                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[12]_RTM0133                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[13]_RTM0136                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[13]_RTM0136                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[14]_RTM0139                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; hann_cos2[14]_RTM0139                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp|data_out~77                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp|data_out~81                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp|data_out[14]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp|Decoder0~0                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp|data_out[13]~46                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp|Decoder0~0                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp|data_out[13]~46                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp|data_out~77                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp|data_out~81                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]_NEW1063_RTM01065                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]_OTERM1064                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]~25                                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]_NEW1060_RTM01062                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]_OTERM1061                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM1_NEW_REG564_RTM0566                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM3_NEW_REG560_RTM0562                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM5_NEW_REG556_RTM0558                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM7_NEW_REG552_RTM0554                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM9_NEW_REG548_RTM0550                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM11_NEW_REG544_RTM0546                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM13_NEW_REG540_RTM0542                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM15_NEW_REG536_RTM0538                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM17_NEW_REG532_RTM0534                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM19_NEW_REG528_RTM0530                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM21_NEW_REG524_RTM0526                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM23_NEW_REG520_RTM0522                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM25_NEW_REG516_RTM0518                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM27_NEW_REG512_RTM0514                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM29_NEW_REG508_RTM0510                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[15]_OTERM31_NEW_REG504_RTM0506                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[16]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[16]_OTERM33_NEW_REG500_RTM0502                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[17]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[17]_OTERM35_NEW_REG496_RTM0498                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[18]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[18]_OTERM37_NEW_REG492_RTM0494                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[19]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[19]_OTERM39_NEW_REG488_RTM0490                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[20]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[20]_OTERM41_NEW_REG484_RTM0486                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[21]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[21]_OTERM43_NEW_REG480_RTM0482                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[22]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[22]_OTERM45_NEW_REG476_RTM0478                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[23]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[23]_OTERM47_NEW_REG472_RTM0474                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[24]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[24]_OTERM49_NEW_REG468_RTM0470                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[25]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[25]_OTERM51_NEW_REG464_RTM0466                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[26]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[26]_OTERM53_NEW_REG460_RTM0462                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[27]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[27]_OTERM55_NEW_REG456_RTM0458                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[28]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[28]_OTERM57_NEW_REG452_RTM0454                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[29]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[29]_OTERM59_NEW_REG448_RTM0450                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[30]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[30]_OTERM61_NEW_REG444_RTM0446                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[31]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|dffe7a[31]_OTERM63_NEW_REG440_RTM0442                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_OTERM633_NEW_REG978_RTM0980                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_OTERM1129_NEW_REG1494_RTM01496                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_OTERM1129_NEW_REG1494_RTM01496                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_OTERM1129_OTERM1369                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_OTERM1129_OTERM1495                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_RTM0567                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_RTM0981                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~0_RTM01497                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_OTERM631_NEW_REG974_RTM0976                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_OTERM1127_NEW_REG1490_RTM01492                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_OTERM1127_NEW_REG1490_RTM01492                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_OTERM1127_OTERM1367                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_OTERM1127_OTERM1491                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_RTM0563                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_RTM0977                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~2_RTM01493                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_OTERM629_NEW_REG970_RTM0972                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_OTERM1125_NEW_REG1486_RTM01488                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_OTERM1125_NEW_REG1486_RTM01488                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_OTERM1125_OTERM1365                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_OTERM1125_OTERM1487                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_RTM0559                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_RTM0973                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~4_RTM01489                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_OTERM627_NEW_REG966_RTM0968                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_OTERM1123_NEW_REG1482_RTM01484                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_OTERM1123_NEW_REG1482_RTM01484                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_OTERM1123_OTERM1363                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_OTERM1123_OTERM1483                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_RTM0555                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_RTM0969                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~6_RTM01485                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_OTERM625_NEW_REG962_RTM0964                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_OTERM1121_NEW_REG1478_RTM01480                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_OTERM1121_NEW_REG1478_RTM01480                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_OTERM1121_OTERM1361                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_OTERM1121_OTERM1479                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_RTM0551                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_RTM0965                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~8_RTM01481                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_OTERM623_NEW_REG958_RTM0960                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_OTERM1119_NEW_REG1474_RTM01476                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_OTERM1119_NEW_REG1474_RTM01476                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_OTERM1119_OTERM1359                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_OTERM1119_OTERM1475                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_RTM0547                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_RTM0961                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~10_RTM01477                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_OTERM621_NEW_REG954_RTM0956                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_OTERM1117_NEW_REG1470_RTM01472                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_OTERM1117_NEW_REG1470_RTM01472                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_OTERM1117_OTERM1357                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_OTERM1117_OTERM1471                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_RTM0543                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_RTM0957                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~12_RTM01473                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_OTERM619_NEW_REG950_RTM0952                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_OTERM1115_NEW_REG1466_RTM01468                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_OTERM1115_NEW_REG1466_RTM01468                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_OTERM1115_OTERM1355                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_OTERM1115_OTERM1467                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_RTM0539                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_RTM0953                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~14_RTM01469                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_OTERM617_NEW_REG946_RTM0948                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_OTERM1113_NEW_REG1462_RTM01464                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_OTERM1113_NEW_REG1462_RTM01464                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_OTERM1113_OTERM1353                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_OTERM1113_OTERM1463                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_RTM0535                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_RTM0949                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~16_RTM01465                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_OTERM615_NEW_REG942_RTM0944                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_OTERM1111_NEW_REG1458_RTM01460                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_OTERM1111_NEW_REG1458_RTM01460                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_OTERM1111_OTERM1351                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_OTERM1111_OTERM1459                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_RTM0531                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_RTM0945                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~18_RTM01461                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_OTERM613_NEW_REG938_RTM0940                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_OTERM1109_NEW_REG1454_RTM01456                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_OTERM1109_NEW_REG1454_RTM01456                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_OTERM1109_OTERM1349                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_OTERM1109_OTERM1455                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_RTM0527                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_RTM0941                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~20_RTM01457                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_OTERM611_NEW_REG934_RTM0936                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_OTERM1107_NEW_REG1450_RTM01452                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_OTERM1107_NEW_REG1450_RTM01452                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_OTERM1107_OTERM1347                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_OTERM1107_OTERM1451                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_RTM0523                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_RTM0937                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~22_RTM01453                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_OTERM609_NEW_REG930_RTM0932                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_OTERM1105_NEW_REG1446_RTM01448                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_OTERM1105_NEW_REG1446_RTM01448                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_OTERM1105_OTERM1345                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_OTERM1105_OTERM1447                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_RTM0519                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_RTM0933                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~24_RTM01449                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_OTERM607_NEW_REG926_RTM0928                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_OTERM1103_NEW_REG1442_RTM01444                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_OTERM1103_NEW_REG1442_RTM01444                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_OTERM1103_OTERM1343                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_OTERM1103_OTERM1443                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_RTM0515                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_RTM0929                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~26_RTM01445                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_OTERM605_NEW_REG922_RTM0924                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_OTERM1101_NEW_REG1438_RTM01440                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_OTERM1101_NEW_REG1438_RTM01440                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_OTERM1101_OTERM1341                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_OTERM1101_OTERM1439                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_RTM0511                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_RTM0925                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~28_RTM01441                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_OTERM603_NEW_REG918_RTM0920                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_OTERM1099_NEW_REG1434_RTM01436                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_OTERM1099_NEW_REG1434_RTM01436                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_OTERM1099_OTERM1339                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_OTERM1099_OTERM1435                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_RTM0507                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_RTM0921                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~30_RTM01437                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_OTERM601_NEW_REG914_RTM0916                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_OTERM1097_NEW_REG1430_RTM01432                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_OTERM1097_NEW_REG1430_RTM01432                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_OTERM1097_OTERM1337                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_OTERM1097_OTERM1431                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_RTM0503                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_RTM0917                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~32_RTM01433                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_OTERM599_NEW_REG910_RTM0912                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_OTERM1095_NEW_REG1426_RTM01428                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_OTERM1095_NEW_REG1426_RTM01428                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_OTERM1095_OTERM1335                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_OTERM1095_OTERM1427                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_RTM0499                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_RTM0913                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~34_RTM01429                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_OTERM597_NEW_REG906_RTM0908                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_OTERM1093_NEW_REG1422_RTM01424                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_OTERM1093_NEW_REG1422_RTM01424                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_OTERM1093_OTERM1333                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_OTERM1093_OTERM1423                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_RTM0495                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_RTM0909                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~36_RTM01425                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_OTERM595_NEW_REG902_RTM0904                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_OTERM1091_NEW_REG1418_RTM01420                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_OTERM1091_NEW_REG1418_RTM01420                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_OTERM1091_OTERM1331                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_OTERM1091_OTERM1419                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_RTM0491                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_RTM0905                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~38_RTM01421                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_OTERM593_NEW_REG898_RTM0900                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_OTERM1089_NEW_REG1414_RTM01416                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_OTERM1089_NEW_REG1414_RTM01416                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_OTERM1089_OTERM1329                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_OTERM1089_OTERM1415                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_RTM0487                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_RTM0901                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~40_RTM01417                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_OTERM591_NEW_REG894_RTM0896                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_OTERM1087_NEW_REG1410_RTM01412                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_OTERM1087_NEW_REG1410_RTM01412                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_OTERM1087_OTERM1327                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_OTERM1087_OTERM1411                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_RTM0483                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_RTM0897                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~42_RTM01413                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_OTERM589_NEW_REG890_RTM0892                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_OTERM1085_NEW_REG1406_RTM01408                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_OTERM1085_NEW_REG1406_RTM01408                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_OTERM1085_OTERM1325                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_OTERM1085_OTERM1407                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_RTM0479                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_RTM0893                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~44_RTM01409                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_OTERM587_NEW_REG886_RTM0888                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_OTERM1083_NEW_REG1402_RTM01404                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_OTERM1083_NEW_REG1402_RTM01404                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_OTERM1083_OTERM1323                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_OTERM1083_OTERM1403                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_RTM0475                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_RTM0889                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~46_RTM01405                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_OTERM585_NEW_REG882_RTM0884                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_OTERM1081_NEW_REG1398_RTM01400                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_OTERM1081_NEW_REG1398_RTM01400                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_OTERM1081_OTERM1321                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_OTERM1081_OTERM1399                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_RTM0471                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_RTM0885                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~48_RTM01401                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_OTERM583_NEW_REG878_RTM0880                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_OTERM1079_NEW_REG1394_RTM01396                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_OTERM1079_NEW_REG1394_RTM01396                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_OTERM1079_OTERM1319                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_OTERM1079_OTERM1395                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_RTM0467                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_RTM0881                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~50_RTM01397                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_OTERM581_NEW_REG874_RTM0876                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_OTERM1077_NEW_REG1390_RTM01392                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_OTERM1077_NEW_REG1390_RTM01392                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_OTERM1077_OTERM1317                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_OTERM1077_OTERM1391                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_RTM0463                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_RTM0877                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~52_RTM01393                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_OTERM579_NEW_REG870_RTM0872                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_OTERM1075_NEW_REG1386_RTM01388                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_OTERM1075_NEW_REG1386_RTM01388                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_OTERM1075_OTERM1315                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_OTERM1075_OTERM1387                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_RTM0459                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_RTM0873                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~54_RTM01389                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_OTERM577_NEW_REG866_RTM0868                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_OTERM1073_NEW_REG1382_RTM01384                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_OTERM1073_NEW_REG1382_RTM01384                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_OTERM1073_OTERM1313                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_OTERM1073_OTERM1383                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_RTM0455                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_RTM0869                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~56_RTM01385                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_OTERM575_NEW_REG862_RTM0864                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_OTERM1071_NEW_REG1378_RTM01380                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_OTERM1071_NEW_REG1378_RTM01380                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_OTERM1071_OTERM1311                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_OTERM1071_OTERM1379                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_RTM0451                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_RTM0865                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~58_RTM01381                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_OTERM573_NEW_REG858_RTM0860                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_OTERM1069_NEW_REG1374_RTM01376                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_OTERM1069_NEW_REG1374_RTM01376                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_OTERM1069_OTERM1309                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_OTERM1069_OTERM1375                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_RTM0447                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_RTM0861                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~60_RTM01377                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_OTERM571_NEW_REG854_RTM0856                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_OTERM1067_NEW_REG1370_RTM01372                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_OTERM1067_NEW_REG1370_RTM01372                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_OTERM1067_OTERM1307                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_OTERM1067_OTERM1371                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_RTM0443                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_RTM0857                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|op_1~62_RTM01373                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1211                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1213                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1215                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1217                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1219                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1221                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1223                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1225                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1227                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1229                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1231                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1233                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1235                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1237                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1239                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1241                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1275                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1277                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1279                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1281                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1283                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1285                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1287                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1289                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1291                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1293                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1295                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1297                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1299                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1301                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1303                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[15]~48_OTERM1169_OTERM1305                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[16]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[16]~50_OTERM1167_OTERM1209                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[16]~50_OTERM1167_OTERM1273                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[17]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[17]~52_OTERM1165_OTERM1207                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[17]~52_OTERM1165_OTERM1271                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[18]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[18]~54_OTERM1163_OTERM1205                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[18]~54_OTERM1163_OTERM1269                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[19]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[19]~56_OTERM1161_OTERM1203                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[19]~56_OTERM1161_OTERM1267                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[20]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[20]~58_OTERM1159_OTERM1201                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[20]~58_OTERM1159_OTERM1265                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[21]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[21]~60_OTERM1157_OTERM1199                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[21]~60_OTERM1157_OTERM1263                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[22]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[22]~62_OTERM1155_OTERM1197                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[22]~62_OTERM1155_OTERM1261                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[23]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[23]~64_OTERM1153_OTERM1195                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[23]~64_OTERM1153_OTERM1259                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[24]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[24]~66_OTERM1151_OTERM1193                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[24]~66_OTERM1151_OTERM1257                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[25]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[25]~68_OTERM1149_OTERM1191                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[25]~68_OTERM1149_OTERM1255                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[26]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[26]~70_OTERM1147_OTERM1189                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[26]~70_OTERM1147_OTERM1253                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[27]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[27]~72_OTERM1145_OTERM1187                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[27]~72_OTERM1145_OTERM1251                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[28]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[28]~74_OTERM1143_OTERM1185                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[28]~74_OTERM1143_OTERM1249                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[29]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[29]~76_OTERM1141_OTERM1183                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[29]~76_OTERM1141_OTERM1247                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[30]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[30]~78_OTERM1139_OTERM1181                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[30]~78_OTERM1139_OTERM1245                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[31]                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[31]~80_OTERM1137_OTERM1179                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|dffe5a[31]~80_OTERM1137_OTERM1243                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~2                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~2_RTM0364                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~2_RTM0364                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~3                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~3_RTM0368                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~3_RTM0368                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~4                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~4_RTM0372                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~4_RTM0372                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_OTERM1053_OTERM1171                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_OTERM1053_OTERM1173                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_OTERM1053_OTERM1175                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_OTERM1053_OTERM1177                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_RTM0365                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_RTM0369                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|Equal0~5_RTM0373                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[12]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[12]_OTERM375                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[13]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[13]_OTERM359                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[14]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[14]_OTERM357                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp[15]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp~48_OTERM1057                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp~61                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp~62                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|data_tmp~63                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|is_zero                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[0]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[0]~17_OTERM1529                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[1]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[1]~19_OTERM1527                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[2]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[2]~21_OTERM1525                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[3]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[3]~23_OTERM1523                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[4]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[4]~25_OTERM1521                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[5]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[5]~27_OTERM1519                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[6]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[6]~29_OTERM1517                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[7]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[7]~31_OTERM1515                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[8]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[8]~33_OTERM1513                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[9]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[9]~35_OTERM1511                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[10]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[10]~37_OTERM1509                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[11]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[11]~39_OTERM1507                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]~41                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]~41_OTERM1505                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]~43                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]~43_OTERM1503                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]~45                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]~45_OTERM1501                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[15]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[15]~47_OTERM1499                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~0                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~0_RTM0652                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~0_RTM0652                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~1                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~1_RTM0656                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~1_RTM0656                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308_OTERM1055_OTERM1131                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308_OTERM1055_OTERM1133                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308_RTM0653                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~2_RTM0308_RTM0657                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~3                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~3_RTM0312                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~3_RTM0312                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~4                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~4_RTM0316                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~4_RTM0316                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~5                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~5_RTM0309                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~5_RTM0313                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|Equal0~5_RTM0317                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[3]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[4]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[4]_OTERM661                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[5]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[5]_OTERM659                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[6]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[6]_OTERM645                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[7]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[7]_OTERM643                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[8]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[8]_OTERM641                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[9]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[9]_OTERM639                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[10]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[10]_OTERM637                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[11]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[11]_OTERM635                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[12]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[12]_OTERM319                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[13]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[13]_OTERM303                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[14]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[14]_OTERM301                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[15]                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp[15]_OTERM321                                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~52                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~53                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~54                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~55                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~56                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~57                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~58                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~59                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~60                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~61                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~62                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~63                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|is_zero                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|is_zero_OTERM305                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|is_zero_OTERM307_OTERM649                                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[0]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[0]~17_OTERM1561                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[1]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[1]~19_OTERM1559                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[2]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[2]~21_OTERM1557                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[3]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[3]~23                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[3]~23_OTERM1555                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[4]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[4]~25                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[4]~25_OTERM1553                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[5]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[5]~27                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[5]~27_OTERM1551                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[6]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[6]~29                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[6]~29_OTERM1549                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[7]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[7]~31                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[7]~31_OTERM1547                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[8]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[8]~33                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[8]~33_OTERM1545                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[9]                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[9]~35                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[9]~35_OTERM1543                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[10]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[10]~37                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[10]~37_OTERM1541                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[11]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[11]~39                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[11]~39_OTERM1539                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]~41                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[12]~41_OTERM1537                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]~43                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[13]~43_OTERM1535                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]~45                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[14]~45_OTERM1533                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[15]                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated|pipeline_dffe[15]~47_OTERM1531                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                  ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 35224 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 35224 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 35224   ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ADC/asvm12120_fft_fast/Quartus/fast_fft/fast_fft.pin.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Total logic elements                        ; 22,261 / 24,624 ( 90 % )                                                                ;
;     -- Combinational with no register       ; 6555                                                                                    ;
;     -- Register only                        ; 3553                                                                                    ;
;     -- Combinational with a register        ; 12153                                                                                   ;
;                                             ;                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 6136                                                                                    ;
;     -- 3 input functions                    ; 7743                                                                                    ;
;     -- <=2 input functions                  ; 4829                                                                                    ;
;     -- Register only                        ; 3553                                                                                    ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 13484                                                                                   ;
;     -- arithmetic mode                      ; 5224                                                                                    ;
;                                             ;                                                                                         ;
; Total registers*                            ; 15,706 / 25,294 ( 62 % )                                                                ;
;     -- Dedicated logic registers            ; 15,706 / 24,624 ( 64 % )                                                                ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )                                                                         ;
;                                             ;                                                                                         ;
; Total LABs:  partially or completely used   ; 1,524 / 1,539 ( 99 % )                                                                  ;
; User inserted logic elements                ; 0                                                                                       ;
; Virtual pins                                ; 0                                                                                       ;
; I/O pins                                    ; 127 / 149 ( 85 % )                                                                      ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                                                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                           ;
; Global signals                              ; 9                                                                                       ;
; M9Ks                                        ; 62 / 66 ( 94 % )                                                                        ;
; Total block memory bits                     ; 484,096 / 608,256 ( 80 % )                                                              ;
; Total block memory implementation bits      ; 571,392 / 608,256 ( 94 % )                                                              ;
; Embedded Multiplier 9-bit elements          ; 74 / 132 ( 56 % )                                                                       ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                           ;
; Global clocks                               ; 9 / 20 ( 45 % )                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                           ;
; Average interconnect usage (total/H/V)      ; 28% / 27% / 29%                                                                         ;
; Peak interconnect usage (total/H/V)         ; 49% / 52% / 46%                                                                         ;
; Maximum fan-out node                        ; ifclk~inputclkctrl                                                                      ;
; Maximum fan-out                             ; 9389                                                                                    ;
; Highest non-global fan-out signal           ; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|global_clock_enable~3 ;
; Highest non-global fan-out                  ; 5836                                                                                    ;
; Total fan-out                               ; 110735                                                                                  ;
; Average fan-out                             ; 2.95                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_data[0]  ; 39    ; 2        ; 0            ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[10] ; 6     ; 1        ; 0            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[11] ; 5     ; 1        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[1]  ; 38    ; 2        ; 0            ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[2]  ; 37    ; 2        ; 0            ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[3]  ; 22    ; 1        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[4]  ; 21    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[5]  ; 18    ; 1        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[6]  ; 14    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[7]  ; 13    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[8]  ; 12    ; 1        ; 0            ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; adc_data[9]  ; 9     ; 1        ; 0            ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; flaga        ; 160   ; 6        ; 53           ; 20           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; flagb        ; 159   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ifclk        ; 152   ; 6        ; 53           ; 17           ; 0            ; 9389                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; k13          ; 34    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; pe5          ; 144   ; 5        ; 53           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; pe6          ; 143   ; 5        ; 53           ; 13           ; 7            ; 26                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; pe7          ; 142   ; 5        ; 53           ; 12           ; 0            ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sclk         ; 31    ; 1        ; 0            ; 16           ; 0            ; 6425                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; sclk(n)      ; 32    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; chan      ; 41    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; clk595    ; 127   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ds        ; 128   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[0]     ; 171   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[10]    ; 146   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[11]    ; 145   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[12]    ; 139   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[13]    ; 137   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[14]    ; 135   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[15]    ; 134   ; 5        ; 53           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[1]     ; 169   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[2]     ; 168   ; 6        ; 53           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[3]     ; 167   ; 6        ; 53           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[4]     ; 166   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[5]     ; 164   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[6]     ; 162   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[7]     ; 161   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[8]     ; 148   ; 5        ; 53           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fd[9]     ; 147   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k14       ; 43    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k15       ; 44    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k16       ; 45    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k17       ; 46    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k18       ; 184   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k19       ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k20       ; 182   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k21       ; 120   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k22       ; 181   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; k23       ; 131   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; lclk      ; 126   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[0]  ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[10] ; 195   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[11] ; 197   ; 7        ; 38           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[12] ; 201   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[13] ; 203   ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[14] ; 216   ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[15] ; 233   ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[16] ; 235   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[17] ; 237   ; 8        ; 3            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[18] ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[1]  ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[2]  ; 236   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[3]  ; 234   ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[4]  ; 232   ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[5]  ; 207   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[6]  ; 202   ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[7]  ; 200   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[8]  ; 196   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama0[9]  ; 194   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[0]  ; 63    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[10] ; 106   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[11] ; 100   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[12] ; 98    ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[13] ; 94    ; 4        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[14] ; 88    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[15] ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[16] ; 71    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[17] ; 69    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[18] ; 65    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[1]  ; 64    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[2]  ; 68    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[3]  ; 70    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[4]  ; 72    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[5]  ; 93    ; 4        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[6]  ; 95    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[7]  ; 99    ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[8]  ; 103   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; rama1[9]  ; 107   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ramoe0    ; 231   ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ramoe1    ; 109   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ramwe0    ; 214   ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ramwe1    ; 108   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; slrd      ; 133   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; slwr      ; 132   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+---------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO         ; adc_data[8]      ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO         ; adc_data[6]      ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                         ; -                ; Dedicated Programming Pin ;
; 25       ; nCONFIG                                  ; -                         ; -                ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                         ; -                ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R9n, DEV_OE                       ; Use as general purpose IO ; pe5              ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R9p, DEV_CLRn                     ; Use as general purpose IO ; fd[11]           ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                         ; -                ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                         ; -                ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                         ; -                ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                         ; -                ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                         ; -                ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R5n, INIT_DONE                    ; Use as general purpose IO ; flagb            ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R5p, CRC_ERROR                    ; Use as general purpose IO ; flaga            ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R4n, nCEO                         ; Use as programming pin    ; fd[6]            ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R4p, CLKUSR                       ; Use as general purpose IO ; fd[5]            ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R3n, nWE                          ; Use as regular IO         ; fd[3]            ; Dual Purpose Pin          ;
; 168      ; DIFFIO_R3p, nOE                          ; Use as regular IO         ; fd[2]            ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R3p, nOE                          ; -                         ; fd[0]            ; Dual Purpose Pin          ;
; 173      ; PADD23                                   ; Use as regular IO         ; ramd0[4]         ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO         ; ramd0[3]         ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T20p, PADD0                       ; Use as regular IO         ; rama0[9]         ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T19n, PADD1                       ; Use as regular IO         ; rama0[8]         ; Dual Purpose Pin          ;
; 197      ; DIFFIO_T19p, PADD2                       ; Use as regular IO         ; rama0[11]        ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO         ; rama0[7]         ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T16n, PADD5                       ; Use as regular IO         ; rama0[12]        ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T15n, PADD7                       ; Use as regular IO         ; rama0[6]         ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T15p, PADD8                       ; Use as regular IO         ; rama0[13]        ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; rama0[5]         ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; ramwe0           ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T10n, DATA2                       ; Use as regular IO         ; ramd0[12]        ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T10p, DATA3                       ; Use as regular IO         ; ramd0[10]        ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T9p, DATA4                        ; Use as regular IO         ; ramd0[13]        ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO         ; ramd0[9]         ; Dual Purpose Pin          ;
; 226      ; DATA5                                    ; Use as regular IO         ; ramd0[15]        ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                        ; Use as regular IO         ; ramoe0           ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7                        ; Use as regular IO         ; rama0[4]         ; Dual Purpose Pin          ;
; 233      ; DIFFIO_T3p, DATA11                       ; Use as regular IO         ; rama0[15]        ; Dual Purpose Pin          ;
; 236      ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO         ; rama0[2]         ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; ramd0[0]  ; 188   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[10] ; 219   ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[11] ; 217   ; 8        ; 20           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[12] ; 218   ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[13] ; 221   ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[14] ; 223   ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[15] ; 226   ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[1]  ; 186   ; 7        ; 45           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[2]  ; 185   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[3]  ; 176   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[4]  ; 173   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[5]  ; 177   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[6]  ; 187   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[7]  ; 189   ; 7        ; 45           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[8]  ; 230   ; 8        ; 14           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd0[9]  ; 224   ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[0]  ; 110   ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[10] ; 83    ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[11] ; 87    ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[12] ; 84    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[13] ; 82    ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[14] ; 80    ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[15] ; 76    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[1]  ; 112   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[2]  ; 117   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[3]  ; 119   ; 4        ; 51           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[4]  ; 118   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[5]  ; 114   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[6]  ; 113   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[7]  ; 111   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[8]  ; 78    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
; ramd1[9]  ; 81    ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 3        ; 18 / 20 ( 90 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 22 ( 91 % ) ; 3.3V          ; --           ;
; 5        ; 17 / 19 ( 89 % ) ; 3.3V          ; --           ;
; 6        ; 14 / 15 ( 93 % ) ; 3.3V          ; --           ;
; 7        ; 18 / 20 ( 90 % ) ; 3.3V          ; --           ;
; 8        ; 20 / 22 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                 ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 1          ; 1        ; adc_data[11]                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; adc_data[10]                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; adc_data[9]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; adc_data[8]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 8          ; 1        ; adc_data[7]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 9          ; 1        ; adc_data[6]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ;            ; 1        ; VCCIO1                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; adc_data[5]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; adc_data[4]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; adc_data[3]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 18         ; 1        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 19         ; 1        ; ^nCONFIG                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; sclk                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 26         ; 1        ; sclk(n)                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 27         ; 2        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; k13                            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; adc_data[2]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 32         ; 2        ; adc_data[1]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; adc_data[0]                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; chan                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; k14                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; k15                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; k16                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; k17                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 44         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 45         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 46         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 50         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 51         ; 2        ; GND*                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; rama1[0]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 55         ; 3        ; rama1[1]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 56         ; 3        ; rama1[18]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; rama1[2]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 60         ; 3        ; rama1[17]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 61         ; 3        ; rama1[3]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; rama1[16]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 63         ; 3        ; rama1[4]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 64         ; 3        ; rama1[15]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; ramd1[15]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; ramd1[8]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; ramd1[14]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; ramd1[9]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 74         ; 3        ; ramd1[13]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; ramd1[10]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 79         ; 3        ; ramd1[12]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; ramd1[11]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 82         ; 3        ; rama1[14]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; rama1[5]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 91         ; 4        ; rama1[13]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; rama1[6]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; rama1[12]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 97         ; 4        ; rama1[7]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 99         ; 4        ; rama1[11]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; rama1[8]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; rama1[10]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 106        ; 4        ; rama1[9]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 107        ; 4        ; ramwe1                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; ramoe1                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 110        ; 4        ; ramd1[0]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; ramd1[7]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 112        ; 4        ; ramd1[1]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; ramd1[6]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; ramd1[5]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; ramd1[2]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 120        ; 4        ; ramd1[4]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 121        ; 4        ; ramd1[3]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 122        ; 4        ; k21                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; lclk                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 127        ; 5        ; clk595                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 128        ; 5        ; ds                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; k23                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 133        ; 5        ; slwr                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 134        ; 5        ; slrd                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 135        ; 5        ; fd[15]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 136        ; 5        ; fd[14]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; fd[13]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; fd[12]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; pe7                            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 5        ; pe6                            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 5        ; pe5                            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 5        ; fd[11]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 144        ; 5        ; fd[10]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 146        ; 5        ; fd[9]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ; 147        ; 5        ; fd[8]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; ifclk                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 152        ; 6        ; ^CONF_DONE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; flagb                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; flaga                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 161        ; 6        ; fd[7]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 162        ; 6        ; fd[6]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; fd[5]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; fd[4]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 165        ; 6        ; fd[3]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 166        ; 6        ; fd[2]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 167        ; 6        ; fd[1]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; fd[0]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; ramd0[4]                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; ramd0[3]                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 174        ; 6        ; ramd0[5]                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; k22                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 177        ; 7        ; k20                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 178        ; 7        ; k19                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; k18                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; ramd0[2]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; ramd0[1]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; ramd0[6]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; ramd0[0]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; ramd0[7]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; rama0[9]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 190        ; 7        ; rama0[10]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; rama0[8]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; rama0[11]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; rama0[7]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; rama0[12]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; rama0[6]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; rama0[13]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; rama0[5]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; ramwe0                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; rama0[14]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; ramd0[11]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; ramd0[12]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 219        ; 8        ; ramd0[10]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; ramd0[13]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; ramd0[14]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; ramd0[9]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; ramd0[15]                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; ramd0[8]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; ramoe0                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 232        ; 8        ; rama0[4]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 237        ; 8        ; rama0[15]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 238        ; 8        ; rama0[3]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 239        ; 8        ; rama0[16]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 242        ; 8        ; rama0[2]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 243        ; 8        ; rama0[17]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 244        ; 8        ; rama0[1]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; rama0[18]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; rama0[0]                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fast_fft                                                                                ; 22261 (165) ; 15706 (148)               ; 0 (0)         ; 484096      ; 62   ; 74           ; 2       ; 36        ; 127  ; 0            ; 6555 (17)    ; 3553 (106)        ; 12153 (56)       ; |fast_fft                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |cypres:cyp_inst|                                                                     ; 4184 (46)   ; 3047 (41)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 2       ; 2         ; 0    ; 0            ; 1137 (5)     ; 1066 (17)         ; 1981 (24)        ; |fast_fft|cypres:cyp_inst                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |calc:calc_inst|                                                                   ; 4138 (99)   ; 3006 (96)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 2       ; 2         ; 0    ; 0            ; 1132 (4)     ; 1049 (5)          ; 1957 (48)        ; |fast_fft|cypres:cyp_inst|calc:calc_inst                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |int2float:int2float_inst|                                                      ; 305 (0)     ; 236 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 52 (0)            ; 184 (0)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst                                                                                                                                                                                                                                                                                                  ; work         ;
;             |int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|          ; 305 (176)   ; 236 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (5)       ; 52 (46)           ; 184 (93)         ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component                                                                                                                                                                                                                                ; work         ;
;                |int2float_altbarrel_shift_kuf:altbarrel_shift5|                          ; 121 (121)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 6 (6)             ; 84 (84)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altbarrel_shift_kuf:altbarrel_shift5                                                                                                                                                                                 ; work         ;
;                |int2float_altpriority_encoder_qb6:altpriority_encoder2|                  ; 34 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (12)      ; 0 (0)             ; 5 (4)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2                                                                                                                                                                         ; work         ;
;                   |int2float_altpriority_encoder_r08:altpriority_encoder9|               ; 13 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (8)       ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_r08:altpriority_encoder9                                                                                                                  ; work         ;
;                      |int2float_altpriority_encoder_be8:altpriority_encoder18|           ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_r08:altpriority_encoder9|int2float_altpriority_encoder_be8:altpriority_encoder18                                                          ; work         ;
;                         |int2float_altpriority_encoder_6e8:altpriority_encoder14|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_r08:altpriority_encoder9|int2float_altpriority_encoder_be8:altpriority_encoder18|int2float_altpriority_encoder_6e8:altpriority_encoder14  ; work         ;
;                   |int2float_altpriority_encoder_rf8:altpriority_encoder10|              ; 5 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_rf8:altpriority_encoder10                                                                                                                 ; work         ;
;                      |int2float_altpriority_encoder_be8:altpriority_encoder11|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_rf8:altpriority_encoder10|int2float_altpriority_encoder_be8:altpriority_encoder11                                                         ; work         ;
;                         |int2float_altpriority_encoder_6e8:altpriority_encoder14|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_rf8:altpriority_encoder10|int2float_altpriority_encoder_be8:altpriority_encoder11|int2float_altpriority_encoder_6e8:altpriority_encoder14 ; work         ;
;                      |int2float_altpriority_encoder_be8:altpriority_encoder12|           ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_rf8:altpriority_encoder10|int2float_altpriority_encoder_be8:altpriority_encoder12                                                         ; work         ;
;                         |int2float_altpriority_encoder_6e8:altpriority_encoder14|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altpriority_encoder_qb6:altpriority_encoder2|int2float_altpriority_encoder_rf8:altpriority_encoder10|int2float_altpriority_encoder_be8:altpriority_encoder12|int2float_altpriority_encoder_6e8:altpriority_encoder14 ; work         ;
;                |lpm_add_sub:add_sub3|                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|lpm_add_sub:add_sub3                                                                                                                                                                                                           ; work         ;
;                   |add_sub_hve:auto_generated|                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|lpm_add_sub:add_sub3|add_sub_hve:auto_generated                                                                                                                                                                                ; work         ;
;                |lpm_compare:cmpr4|                                                       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|lpm_compare:cmpr4                                                                                                                                                                                                              ; work         ;
;                   |cmpr_tkg:auto_generated|                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|lpm_compare:cmpr4|cmpr_tkg:auto_generated                                                                                                                                                                                      ; work         ;
;          |log:log_inst|                                                                  ; 3252 (0)    ; 2401 (0)                  ; 0 (0)         ; 0           ; 0    ; 6            ; 2       ; 2         ; 0    ; 0            ; 808 (0)      ; 990 (0)           ; 1454 (0)         ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;             |log_altfp_log_via:log_altfp_log_via_component|                              ; 3252 (982)  ; 2401 (909)                ; 0 (0)         ; 0           ; 0    ; 6            ; 2       ; 2         ; 0    ; 0            ; 808 (47)     ; 990 (701)         ; 1454 (152)       ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component                                                                                                                                                                                                                                                                ; work         ;
;                |altsquare:squarer|                                                       ; 147 (0)     ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 75 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|altsquare:squarer                                                                                                                                                                                                                                              ; work         ;
;                   |altsquare_93h:auto_generated|                                         ; 147 (147)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 75 (75)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|altsquare:squarer|altsquare_93h:auto_generated                                                                                                                                                                                                                 ; work         ;
;                |log_altbarrel_shift_a7e:Rshiftsmall|                                     ; 56 (56)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altbarrel_shift_a7e:Rshiftsmall                                                                                                                                                                                                                            ; work         ;
;                |log_altbarrel_shift_n3e:Lshiftsmall|                                     ; 41 (41)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altbarrel_shift_n3e:Lshiftsmall                                                                                                                                                                                                                            ; work         ;
;                |log_altbarrel_shift_vgb:lzc_norm_L|                                      ; 242 (242)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (183)    ; 0 (0)             ; 59 (59)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altbarrel_shift_vgb:lzc_norm_L                                                                                                                                                                                                                             ; work         ;
;                |log_altfp_log_and_or_a8b:man_inf|                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_and_or_a8b:man_inf                                                                                                                                                                                                                               ; work         ;
;                |log_altfp_log_and_or_a8b:man_nan|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_and_or_a8b:man_nan                                                                                                                                                                                                                               ; work         ;
;                |log_altfp_log_and_or_f9b:exp_nan|                                        ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_and_or_f9b:exp_nan                                                                                                                                                                                                                               ; work         ;
;                |log_altfp_log_and_or_t6b:exp_zero|                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_and_or_t6b:exp_zero                                                                                                                                                                                                                              ; work         ;
;                |log_altfp_log_csa_0nc:sub2|                                              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 5 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub2                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:add_sub1|                                                 ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 5 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub2|lpm_add_sub:add_sub1                                                                                                                                                                                                                ; work         ;
;                      |add_sub_36f:auto_generated|                                        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub2|lpm_add_sub:add_sub1|add_sub_36f:auto_generated                                                                                                                                                                                     ; work         ;
;                |log_altfp_log_csa_0nc:sub6|                                              ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 12 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub6                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:add_sub1|                                                 ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 12 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub6|lpm_add_sub:add_sub1                                                                                                                                                                                                                ; work         ;
;                      |add_sub_36f:auto_generated|                                        ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_0nc:sub6|lpm_add_sub:add_sub1|add_sub_36f:auto_generated                                                                                                                                                                                     ; work         ;
;                |log_altfp_log_csa_8kf:sub5|                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_8kf:sub5                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:add_sub5|                                                 ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_8kf:sub5|lpm_add_sub:add_sub5                                                                                                                                                                                                                ; work         ;
;                      |add_sub_b3i:auto_generated|                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_8kf:sub5|lpm_add_sub:add_sub5|add_sub_b3i:auto_generated                                                                                                                                                                                     ; work         ;
;                |log_altfp_log_csa_k0e:add2|                                              ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 39 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:csa_lower|                                                ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_lower                                                                                                                                                                                                               ; work         ;
;                      |add_sub_jii:auto_generated|                                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_lower|add_sub_jii:auto_generated                                                                                                                                                                                    ; work         ;
;                   |lpm_add_sub:csa_upper0|                                               ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 7 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_upper0                                                                                                                                                                                                              ; work         ;
;                      |add_sub_hei:auto_generated|                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_upper0|add_sub_hei:auto_generated                                                                                                                                                                                   ; work         ;
;                   |lpm_add_sub:csa_upper1|                                               ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_upper1                                                                                                                                                                                                              ; work         ;
;                      |add_sub_hei:auto_generated|                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_k0e:add2|lpm_add_sub:csa_upper1|add_sub_hei:auto_generated                                                                                                                                                                                   ; work         ;
;                |log_altfp_log_csa_nlf:sub4|                                              ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_nlf:sub4                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:add_sub4|                                                 ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_nlf:sub4|lpm_add_sub:add_sub4                                                                                                                                                                                                                ; work         ;
;                      |add_sub_q4i:auto_generated|                                        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_nlf:sub4|lpm_add_sub:add_sub4|add_sub_q4i:auto_generated                                                                                                                                                                                     ; work         ;
;                |log_altfp_log_csa_s0e:add1|                                              ; 60 (0)      ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 59 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:csa_lower|                                                ; 22 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_lower                                                                                                                                                                                                               ; work         ;
;                      |add_sub_eii:auto_generated|                                        ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_lower|add_sub_eii:auto_generated                                                                                                                                                                                    ; work         ;
;                   |lpm_add_sub:csa_upper0|                                               ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_upper0                                                                                                                                                                                                              ; work         ;
;                      |add_sub_lei:auto_generated|                                        ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_upper0|add_sub_lei:auto_generated                                                                                                                                                                                   ; work         ;
;                   |lpm_add_sub:csa_upper1|                                               ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_upper1                                                                                                                                                                                                              ; work         ;
;                      |add_sub_lei:auto_generated|                                        ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_s0e:add1|lpm_add_sub:csa_upper1|add_sub_lei:auto_generated                                                                                                                                                                                   ; work         ;
;                |log_altfp_log_csa_umc:sub3|                                              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_umc:sub3                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:add_sub3|                                                 ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_umc:sub3|lpm_add_sub:add_sub3                                                                                                                                                                                                                ; work         ;
;                      |add_sub_16f:auto_generated|                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_umc:sub3|lpm_add_sub:add_sub3|add_sub_16f:auto_generated                                                                                                                                                                                     ; work         ;
;                |log_altpriority_encoder_q08:lzoc|                                        ; 38 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (11)      ; 0 (0)             ; 5 (4)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc                                                                                                                                                                                                                               ; work         ;
;                   |log_altpriority_encoder_r08:altpriority_encoder24|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_r08:altpriority_encoder24                                                                                                                                                                             ; work         ;
;                      |log_altpriority_encoder_be8:altpriority_encoder11|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_r08:altpriority_encoder24|log_altpriority_encoder_be8:altpriority_encoder11                                                                                                                           ; work         ;
;                         |log_altpriority_encoder_6e8:altpriority_encoder19|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_r08:altpriority_encoder24|log_altpriority_encoder_be8:altpriority_encoder11|log_altpriority_encoder_6e8:altpriority_encoder19                                                                         ; work         ;
;                   |log_altpriority_encoder_rf8:altpriority_encoder25|                    ; 21 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_rf8:altpriority_encoder25                                                                                                                                                                             ; work         ;
;                      |log_altpriority_encoder_be8:altpriority_encoder20|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_rf8:altpriority_encoder25|log_altpriority_encoder_be8:altpriority_encoder20                                                                                                                           ; work         ;
;                         |log_altpriority_encoder_6e8:altpriority_encoder19|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_rf8:altpriority_encoder25|log_altpriority_encoder_be8:altpriority_encoder20|log_altpriority_encoder_6e8:altpriority_encoder19                                                                         ; work         ;
;                      |log_altpriority_encoder_be8:altpriority_encoder21|                 ; 5 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_rf8:altpriority_encoder25|log_altpriority_encoder_be8:altpriority_encoder21                                                                                                                           ; work         ;
;                         |log_altpriority_encoder_6e8:altpriority_encoder19|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_q08:lzoc|log_altpriority_encoder_rf8:altpriority_encoder25|log_altpriority_encoder_be8:altpriority_encoder21|log_altpriority_encoder_6e8:altpriority_encoder19                                                                         ; work         ;
;                |log_altpriority_encoder_uja:lzc_norm_E|                                  ; 55 (7)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 0 (0)             ; 40 (5)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E                                                                                                                                                                                                                         ; work         ;
;                   |log_altpriority_encoder_te9:altpriority_encoder7|                     ; 33 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 0 (0)             ; 22 (2)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7                                                                                                                                                                        ; work         ;
;                      |log_altpriority_encoder_rf8:altpriority_encoder22|                 ; 14 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 9 (7)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder22                                                                                                                      ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder20|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder22|log_altpriority_encoder_be8:altpriority_encoder20                                                                    ; work         ;
;                            |log_altpriority_encoder_6e8:altpriority_encoder19|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder22|log_altpriority_encoder_be8:altpriority_encoder20|log_altpriority_encoder_6e8:altpriority_encoder19                  ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder21|              ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder22|log_altpriority_encoder_be8:altpriority_encoder21                                                                    ; work         ;
;                            |log_altpriority_encoder_6e8:altpriority_encoder19|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder22|log_altpriority_encoder_be8:altpriority_encoder21|log_altpriority_encoder_6e8:altpriority_encoder19                  ; work         ;
;                      |log_altpriority_encoder_rf8:altpriority_encoder23|                 ; 16 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 11 (8)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder23                                                                                                                      ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder20|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder23|log_altpriority_encoder_be8:altpriority_encoder20                                                                    ; work         ;
;                            |log_altpriority_encoder_6e8:altpriority_encoder19|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder23|log_altpriority_encoder_be8:altpriority_encoder20|log_altpriority_encoder_6e8:altpriority_encoder19                  ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder21|              ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder23|log_altpriority_encoder_be8:altpriority_encoder21                                                                    ; work         ;
;                            |log_altpriority_encoder_6e8:altpriority_encoder19|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|log_altpriority_encoder_rf8:altpriority_encoder23|log_altpriority_encoder_be8:altpriority_encoder21|log_altpriority_encoder_6e8:altpriority_encoder19                  ; work         ;
;                   |log_altpriority_encoder_tv8:altpriority_encoder6|                     ; 16 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 13 (9)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_tv8:altpriority_encoder6                                                                                                                                                                        ; work         ;
;                      |log_altpriority_encoder_rf8:altpriority_encoder9|                  ; 5 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_tv8:altpriority_encoder6|log_altpriority_encoder_rf8:altpriority_encoder9                                                                                                                       ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder20|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_tv8:altpriority_encoder6|log_altpriority_encoder_rf8:altpriority_encoder9|log_altpriority_encoder_be8:altpriority_encoder20                                                                     ; work         ;
;                            |log_altpriority_encoder_6e8:altpriority_encoder19|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_tv8:altpriority_encoder6|log_altpriority_encoder_rf8:altpriority_encoder9|log_altpriority_encoder_be8:altpriority_encoder20|log_altpriority_encoder_6e8:altpriority_encoder19                   ; work         ;
;                         |log_altpriority_encoder_be8:altpriority_encoder21|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_tv8:altpriority_encoder6|log_altpriority_encoder_rf8:altpriority_encoder9|log_altpriority_encoder_be8:altpriority_encoder21                                                                     ; work         ;
;                |log_range_reduction_31e:range_reduction|                                 ; 1417 (470)  ; 1042 (432)                ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 359 (40)     ; 224 (191)         ; 834 (108)        ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction                                                                                                                                                                                                                        ; work         ;
;                   |log_altfp_log_csa_k0e:add1_1|                                         ; 62 (15)     ; 47 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 8 (0)             ; 39 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 9 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_jii:auto_generated|                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_lower|add_sub_jii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_hei:auto_generated|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_upper0|add_sub_hei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_hei:auto_generated|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_k0e:add1_1|lpm_add_sub:csa_upper1|add_sub_hei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_l1e:sub1_1|                                         ; 61 (14)     ; 47 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (0)             ; 52 (6)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 16 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_kji:auto_generated|                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_lower|add_sub_kji:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_ifi:auto_generated|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_upper0|add_sub_ifi:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_ifi:auto_generated|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|lpm_add_sub:csa_upper1|add_sub_ifi:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_o0e:add1_3|                                         ; 53 (13)     ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 41 (1)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_gii:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_lower|add_sub_gii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_fei:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_upper0|add_sub_fei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_fei:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_o0e:add1_3|lpm_add_sub:csa_upper1|add_sub_fei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_p1e:sub1_3|                                         ; 53 (13)     ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 51 (11)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_hji:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_lower|add_sub_hji:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_gfi:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_upper0|add_sub_gfi:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_gfi:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_p1e:sub1_3|lpm_add_sub:csa_upper1|add_sub_gfi:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_r0e:add1_2|                                         ; 58 (14)     ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 45 (1)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_iii:auto_generated|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_lower|add_sub_iii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_gei:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_upper0|add_sub_gei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_gei:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_r0e:add1_2|lpm_add_sub:csa_upper1|add_sub_gei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_s0e:add0_1|                                         ; 78 (19)     ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_eii:auto_generated|                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_lower|add_sub_eii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_upper0|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_1|lpm_add_sub:csa_upper1|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_s0e:add0_2|                                         ; 78 (19)     ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_eii:auto_generated|                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_lower|add_sub_eii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_upper0|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_2|lpm_add_sub:csa_upper1|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_s0e:add0_3|                                         ; 77 (19)     ; 58 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 73 (19)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_eii:auto_generated|                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_lower|add_sub_eii:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 15 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_upper0|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_lei:auto_generated|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s0e:add0_3|lpm_add_sub:csa_upper1|add_sub_lei:auto_generated                                                                                                                                         ; work         ;
;                   |log_altfp_log_csa_s1e:sub1_2|                                         ; 57 (13)     ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 50 (6)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:csa_lower|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_lower                                                                                                                                                                     ; work         ;
;                         |add_sub_jji:auto_generated|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_lower|add_sub_jji:auto_generated                                                                                                                                          ; work         ;
;                      |lpm_add_sub:csa_upper0|                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_upper0                                                                                                                                                                    ; work         ;
;                         |add_sub_hfi:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_upper0|add_sub_hfi:auto_generated                                                                                                                                         ; work         ;
;                      |lpm_add_sub:csa_upper1|                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_upper1                                                                                                                                                                    ; work         ;
;                         |add_sub_hfi:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|lpm_add_sub:csa_upper1|add_sub_hfi:auto_generated                                                                                                                                         ; work         ;
;                   |lpm_mult:mult0|                                                       ; 25 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 8 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0                                                                                                                                                                                                         ; work         ;
;                      |mult_vmo:auto_generated|                                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 8 (8)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated                                                                                                                                                                                 ; work         ;
;                   |lpm_mult:mult1|                                                       ; 106 (0)     ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 1 (0)             ; 78 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult1                                                                                                                                                                                                         ; work         ;
;                      |mult_3no:auto_generated|                                           ; 106 (106)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 78 (78)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult1|mult_3no:auto_generated                                                                                                                                                                                 ; work         ;
;                   |lpm_mult:mult2|                                                       ; 107 (0)     ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 1 (0)             ; 55 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult2                                                                                                                                                                                                         ; work         ;
;                      |mult_3no:auto_generated|                                           ; 107 (107)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 1 (1)             ; 55 (55)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult2|mult_3no:auto_generated                                                                                                                                                                                 ; work         ;
;                   |lpm_mult:mult3|                                                       ; 83 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 1 (0)             ; 41 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult3                                                                                                                                                                                                         ; work         ;
;                      |mult_0no:auto_generated|                                           ; 83 (83)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 41 (41)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult3|mult_0no:auto_generated                                                                                                                                                                                 ; work         ;
;                   |lpm_mux:InvTable0|                                                    ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:InvTable0                                                                                                                                                                                                      ; work         ;
;                      |mux_qrc:auto_generated|                                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:InvTable0|mux_qrc:auto_generated                                                                                                                                                                               ; work         ;
;                   |lpm_mux:LogTable0|                                                    ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 34 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0                                                                                                                                                                                                      ; work         ;
;                      |mux_gtc:auto_generated|                                            ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 34 (34)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable0|mux_gtc:auto_generated                                                                                                                                                                               ; work         ;
;                   |lpm_mux:LogTable1|                                                    ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 1 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable1                                                                                                                                                                                                      ; work         ;
;                      |mux_dtc:auto_generated|                                            ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 1 (1)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable1|mux_dtc:auto_generated                                                                                                                                                                               ; work         ;
;                   |lpm_mux:LogTable2|                                                    ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable2                                                                                                                                                                                                      ; work         ;
;                      |mux_atc:auto_generated|                                            ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable2|mux_atc:auto_generated                                                                                                                                                                               ; work         ;
;                   |lpm_mux:LogTable3|                                                    ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable3                                                                                                                                                                                                      ; work         ;
;                      |mux_htc:auto_generated|                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mux:LogTable3|mux_htc:auto_generated                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:addsub1|                                                     ; 54 (0)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 28 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub1                                                                                                                                                                                                                                            ; work         ;
;                   |add_sub_d2g:auto_generated|                                           ; 54 (54)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 28 (28)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub1|add_sub_d2g:auto_generated                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:addsub2|                                                     ; 120 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 11 (0)            ; 83 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub2                                                                                                                                                                                                                                            ; work         ;
;                   |add_sub_e2g:auto_generated|                                           ; 120 (120)   ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 11 (11)           ; 83 (83)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub2|add_sub_e2g:auto_generated                                                                                                                                                                                                                 ; work         ;
;                |lpm_mult:mult1|                                                          ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 17 (0)           ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1                                                                                                                                                                                                                                                 ; work         ;
;                   |mult_pnn:auto_generated|                                              ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 17 (17)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated                                                                                                                                                                                                                         ; work         ;
;          |sqr16:m1_inst|                                                                 ; 262 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 1 (0)             ; 135 (0)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m1_inst                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsquare:altsquare_component|                                              ; 262 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 1 (0)             ; 135 (0)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m1_inst|altsquare:altsquare_component                                                                                                                                                                                                                                                                               ; work         ;
;                |altsquare_9ne:auto_generated|                                            ; 262 (262)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 1 (1)             ; 135 (135)        ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m1_inst|altsquare:altsquare_component|altsquare_9ne:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;          |sqr16:m2_inst|                                                                 ; 263 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 1 (0)             ; 137 (0)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m2_inst                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsquare:altsquare_component|                                              ; 263 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 1 (0)             ; 137 (0)          ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m2_inst|altsquare:altsquare_component                                                                                                                                                                                                                                                                               ; work         ;
;                |altsquare_9ne:auto_generated|                                            ; 263 (263)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 1 (1)             ; 137 (137)        ; |fast_fft|cypres:cyp_inst|calc:calc_inst|sqr16:m2_inst|altsquare:altsquare_component|altsquare_9ne:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;    |fft:mfft|                                                                            ; 6704 (0)    ; 6003 (0)                  ; 0 (0)         ; 459008      ; 57   ; 48           ; 0       ; 24        ; 0    ; 0            ; 701 (0)      ; 1619 (0)          ; 4384 (0)         ; |fast_fft|fft:mfft                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|                         ; 6704 (833)  ; 6003 (738)                ; 0 (0)         ; 459008      ; 57   ; 48           ; 0       ; 24        ; 0    ; 0            ; 701 (95)     ; 1619 (5)          ; 4384 (731)       ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst                                                                                                                                                                                                                                                                                        ; work         ;
;          |asj_fft_3tdp_rom_fft_90:twrom|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom                                                                                                                                                                                                                                                          ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_ti72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated                                                                                                                                              ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_ui72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated                                                                                                                                              ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_vi72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated                                                                                                                                              ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_2j72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated                                                                                                                                              ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_3j72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated                                                                                                                                              ; work         ;
;             |asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n                                                                                                                                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component                                                                                                                                                                             ; work         ;
;                   |altsyncram_4j72:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated                                                                                                                                              ; work         ;
;          |asj_fft_4dp_ram_fft_90:dat_A_x|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x                                                                                                                                                                                                                                                         ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;          |asj_fft_4dp_ram_fft_90:dat_A_y|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y                                                                                                                                                                                                                                                         ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A                                                                                                                                                                                                               ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                                                      ; work         ;
;                   |altsyncram_p6m3:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated                                                                                                                                       ; work         ;
;          |asj_fft_bfp_ctrl_fft_90:bfpc|                                                  ; 29 (25)     ; 19 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 19 (15)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc                                                                                                                                                                                                                                                           ; work         ;
;             |asj_fft_tdl_bit_rst_fft_90:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass| ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|asj_fft_tdl_bit_rst_fft_90:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass                                                                                                                                                                                ; work         ;
;          |asj_fft_cxb_addr_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:ram_cxb_rd_lpp|   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_addr_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:ram_cxb_rd_lpp                                                                                                                                                                                                            ; work         ;
;          |asj_fft_cxb_addr_fft_90:ram_cxb_rd|                                            ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_addr_fft_90:ram_cxb_rd                                                                                                                                                                                                                                                     ; work         ;
;          |asj_fft_cxb_addr_fft_90:ram_cxb_wr|                                            ; 511 (511)   ; 510 (510)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 481 (481)         ; 29 (29)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_addr_fft_90:ram_cxb_wr                                                                                                                                                                                                                                                     ; work         ;
;          |asj_fft_cxb_data_fft_90:\gen_write_sw:0:ram_cxb_wr_data|                       ; 132 (132)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 124 (124)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_data_fft_90:\gen_write_sw:0:ram_cxb_wr_data                                                                                                                                                                                                                                ; work         ;
;          |asj_fft_cxb_data_fft_90:\gen_write_sw:1:ram_cxb_wr_data|                       ; 130 (130)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 126 (126)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_data_fft_90:\gen_write_sw:1:ram_cxb_wr_data                                                                                                                                                                                                                                ; work         ;
;          |asj_fft_cxb_data_r_fft_90:\gen_bfly_input_sw:0:ram_cxb_bfp_data|               ; 134 (134)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 122 (122)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_data_r_fft_90:\gen_bfly_input_sw:0:ram_cxb_bfp_data                                                                                                                                                                                                                        ; work         ;
;          |asj_fft_cxb_data_r_fft_90:\gen_bfly_input_sw:1:ram_cxb_bfp_data|               ; 139 (139)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 117 (117)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_cxb_data_r_fft_90:\gen_bfly_input_sw:1:ram_cxb_bfp_data                                                                                                                                                                                                                        ; work         ;
;          |asj_fft_dataadgen_fft_90:rd_adgen|                                             ; 47 (47)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 29 (29)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dataadgen_fft_90:rd_adgen                                                                                                                                                                                                                                                      ; work         ;
;          |asj_fft_dft_bfp_fft_90:bfpdft_x|                                               ; 1640 (506)  ; 1452 (496)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 186 (10)     ; 268 (0)           ; 1186 (496)       ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x                                                                                                                                                                                                                                                        ; work         ;
;             |asj_fft_bfp_i_fft_90:\gen_disc:bfp_scale|                                   ; 266 (266)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 128 (128)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_bfp_i_fft_90:\gen_disc:bfp_scale                                                                                                                                                                                                               ; work         ;
;             |asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|                                  ; 58 (51)     ; 28 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 45 (38)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect                                                                                                                                                                                                              ; work         ;
;                |asj_fft_tdl_bit_rst_fft_90:\gen_blk_float:gen_b:delay_next_pass|         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_90:\gen_blk_float:gen_b:delay_next_pass                                                                                                                                              ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|                         ; 224 (30)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 90 (30)           ; 134 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|                         ; 225 (31)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 89 (31)           ; 135 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|                         ; 224 (30)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 89 (30)           ; 135 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;          |asj_fft_dft_bfp_fft_90:bfpdft_y|                                               ; 1617 (506)  ; 1437 (496)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 180 (10)     ; 272 (0)           ; 1165 (496)       ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y                                                                                                                                                                                                                                                        ; work         ;
;             |asj_fft_bfp_i_fft_90:\gen_disc:bfp_scale|                                   ; 264 (264)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 128 (128)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_bfp_i_fft_90:\gen_disc:bfp_scale                                                                                                                                                                                                               ; work         ;
;             |asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|                                  ; 33 (32)     ; 13 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 28 (27)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect                                                                                                                                                                                                              ; work         ;
;                |asj_fft_tdl_bit_rst_fft_90:\gen_blk_float:gen_b:delay_next_blk|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_90:\gen_blk_float:gen_b:delay_next_blk                                                                                                                                               ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|                         ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 90 (32)           ; 134 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|                         ; 225 (31)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 89 (31)           ; 135 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|                         ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 93 (32)           ; 131 (0)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3                                                                                                                                                                                                     ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_0bf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms                                                                                                                                                      ; work         ;
;                   |altmult_add:ALTMULT_ADD_component|                                    ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                                                    ; work         ;
;                      |mult_add_1cf2:auto_generated|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated                                                                                       ; work         ;
;                         |ded_mult_n591:ded_mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1                                                               ; work         ;
;                         |ded_mult_n591:ded_mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2                                                               ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                      ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                        ; work         ;
;                      |add_sub_bmj:auto_generated|                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_pround_fft_90:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_bmj:auto_generated                                                                             ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                   ; work         ;
;                |asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_tdl_fft_90:\gen_ma:gen_ma_full:real_delay                                                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                              ; work         ;
;                   |add_sub_fmj:auto_generated|                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_pround_fft_90:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_fmj:auto_generated                                                                                                                   ; work         ;
;          |asj_fft_in_write_sgl_fft_90:writer|                                            ; 81 (80)     ; 76 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (10)           ; 65 (65)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer                                                                                                                                                                                                                                                     ; work         ;
;             |asj_fft_tdl_bit_rst_fft_90:\gen_quad:gen_de_writer:gen_burst_rdy:delay_swd| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|asj_fft_tdl_bit_rst_fft_90:\gen_quad:gen_de_writer:gen_burst_rdy:delay_swd                                                                                                                                                                          ; work         ;
;          |asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|      ; 159 (122)   ; 117 (82)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (40)      ; 20 (17)           ; 97 (65)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2                                                                                                                                                                                                               ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:u0|                                     ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u0                                                                                                                                                                        ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                        ; work         ;
;                   |add_sub_o2k:auto_generated|                                           ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_o2k:auto_generated                                                                                             ; work         ;
;             |asj_fft_pround_fft_90:\gen_full_rnd:u1|                                     ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u1                                                                                                                                                                        ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                         ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                        ; work         ;
;                   |add_sub_o2k:auto_generated|                                           ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_90:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_o2k:auto_generated                                                                                             ; work         ;
;             |asj_fft_tdl_bit_fft_90:\gen_burst_val:gen_se_de:delay_val|                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|asj_fft_tdl_bit_fft_90:\gen_burst_val:gen_se_de:delay_val                                                                                                                                                     ; work         ;
;          |asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr| ; 46 (31)     ; 41 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 31 (16)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr                                                                                                                                                                                                          ; work         ;
;             |asj_fft_tdl_bit_rst_fft_90:delay_en|                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_90:delay_en                                                                                                                                                                      ; work         ;
;             |asj_fft_tdl_rst_fft_90:\gen_M4K:delay_swd|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_90:\gen_M4K:delay_swd                                                                                                                                                                ; work         ;
;          |asj_fft_m_k_counter_fft_90:ctrl|                                               ; 55 (55)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 37 (37)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl                                                                                                                                                                                                                                                        ; work         ;
;          |asj_fft_tdl_bit_fft_90:\del_input_blk_indicator:delay_next_block|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_bit_fft_90:\del_input_blk_indicator:delay_next_block                                                                                                                                                                                                                       ; work         ;
;          |asj_fft_tdl_bit_fft_90:delay_sop|                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_bit_fft_90:delay_sop                                                                                                                                                                                                                                                       ; work         ;
;          |asj_fft_tdl_bit_rst_fft_90:delay_swd|                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_bit_rst_fft_90:delay_swd                                                                                                                                                                                                                                                   ; work         ;
;          |asj_fft_tdl_fft_90:sw_r_d_delay|                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_fft_90:sw_r_d_delay                                                                                                                                                                                                                                                        ; work         ;
;          |asj_fft_twadgen_dual_fft_90:twid_factors|                                      ; 139 (139)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 107 (107)         ; 17 (17)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_twadgen_dual_fft_90:twid_factors                                                                                                                                                                                                                                               ; work         ;
;          |asj_fft_unbburst_ctrl_de_fft_90:ccc|                                           ; 572 (572)   ; 572 (572)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 256 (256)         ; 316 (316)        ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_unbburst_ctrl_de_fft_90:ccc                                                                                                                                                                                                                                                    ; work         ;
;          |asj_fft_wrengen_fft_90:sel_we|                                                 ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 9 (9)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrengen_fft_90:sel_we                                                                                                                                                                                                                                                          ; work         ;
;          |asj_fft_wrswgen_fft_90:get_wr_swtiches|                                        ; 66 (66)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 60 (60)           ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrswgen_fft_90:get_wr_swtiches                                                                                                                                                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_controller_fft_90:auk_dsp_interface_controller_1|   ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_controller_fft_90:auk_dsp_interface_controller_1                                                                                                                                                                                                            ; work         ;
;          |auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|                ; 106 (83)    ; 56 (41)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (42)      ; 0 (0)             ; 56 (41)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1                                                                                                                                                                                                                         ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                    ; 23 (0)      ; 15 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                 ; work         ;
;                |scfifo_pch1:auto_generated|                                              ; 23 (3)      ; 15 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 0 (0)             ; 15 (1)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated                                                                                                                                                      ; work         ;
;                   |a_dpfifo_en81:dpfifo|                                                 ; 20 (12)     ; 14 (6)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (6)           ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo                                                                                                                                 ; work         ;
;                      |altsyncram_jrf1:FIFOram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|altsyncram_jrf1:FIFOram                                                                                                         ; work         ;
;                      |cntr_1n7:usedw_counter|                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|cntr_1n7:usedw_counter                                                                                                          ; work         ;
;                      |cntr_kmb:rd_ptr_msb|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|cntr_kmb:rd_ptr_msb                                                                                                             ; work         ;
;                      |cntr_lmb:wr_ptr|                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|cntr_lmb:wr_ptr                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|            ; 202 (202)   ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 78 (78)           ; 75 (75)          ; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1                                                                                                                                                                                                                     ; work         ;
;    |fifo32:fifo32_inst|                                                                  ; 65 (0)      ; 54 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 22 (0)            ; 32 (0)           ; |fast_fft|fifo32:fifo32_inst                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |dcfifo:dcfifo_component|                                                          ; 65 (0)      ; 54 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 22 (0)            ; 32 (0)           ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                               ; work         ;
;          |dcfifo_i0i1:auto_generated|                                                    ; 65 (18)     ; 54 (14)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (4)       ; 22 (9)            ; 32 (1)           ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated                                                                                                                                                                                                                                                                                    ; work         ;
;             |a_graycounter_bic:wrptr_gp|                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_bic:wrptr_gp                                                                                                                                                                                                                                                         ; work         ;
;             |a_graycounter_cic:wrptr_g1p|                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_cic:wrptr_g1p                                                                                                                                                                                                                                                        ; work         ;
;             |a_graycounter_g47:rdptr_g1p|                                                ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|a_graycounter_g47:rdptr_g1p                                                                                                                                                                                                                                                        ; work         ;
;             |alt_synch_pipe_ekd:rs_dgwp|                                                 ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|alt_synch_pipe_ekd:rs_dgwp                                                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_dd9:dffpipe7|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|alt_synch_pipe_ekd:rs_dgwp|dffpipe_dd9:dffpipe7                                                                                                                                                                                                                                    ; work         ;
;             |alt_synch_pipe_fkd:ws_dgrp|                                                 ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|alt_synch_pipe_fkd:ws_dgrp                                                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_ed9:dffpipe12|                                                   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|alt_synch_pipe_fkd:ws_dgrp|dffpipe_ed9:dffpipe12                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_ua11:fifo_ram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|altsyncram_ua11:fifo_ram                                                                                                                                                                                                                                                           ; work         ;
;             |dffpipe_9d9:wraclr|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|dffpipe_9d9:wraclr                                                                                                                                                                                                                                                                 ; work         ;
;             |mux_a18:rdemp_eq_comp_lsb_mux|                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                      ; work         ;
;             |mux_a18:rdemp_eq_comp_msb_mux|                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                      ; work         ;
;             |mux_a18:wrfull_eq_comp_lsb_mux|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                     ; work         ;
;             |mux_a18:wrfull_eq_comp_msb_mux|                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                     ; work         ;
;    |hann:hann_image_inst|                                                                ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 14 (0)           ; |fast_fft|hann:hann_image_inst                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |mult16x16:m16|                                                                    ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 14 (0)           ; |fast_fft|hann:hann_image_inst|mult16x16:m16                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lpm_mult:lpm_mult_component|                                                   ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 14 (0)           ; |fast_fft|hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                           ; work         ;
;             |mult_oon:auto_generated|                                                    ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 14 (14)          ; |fast_fft|hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;    |hann:hann_real_inst|                                                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |fast_fft|hann:hann_real_inst                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |mult16x16:m16|                                                                    ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |fast_fft|hann:hann_real_inst|mult16x16:m16                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:lpm_mult_component|                                                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |fast_fft|hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                            ; work         ;
;             |mult_oon:auto_generated|                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |fast_fft|hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;    |nco:hann_c|                                                                          ; 137 (0)     ; 83 (0)                    ; 0 (0)         ; 12288       ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 84 (0)           ; |fast_fft|nco:hann_c                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |nco_st:nco_st_inst|                                                               ; 137 (0)     ; 83 (0)                    ; 0 (0)         ; 12288       ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 84 (0)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |asj_altqmcpipe:ux000|                                                          ; 14 (1)      ; 14 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (1)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                                       ; work         ;
;             |lpm_add_sub:acc|                                                            ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_4eh:auto_generated|                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_4eh:auto_generated                                                                                                                                                                                                                                                            ; work         ;
;          |asj_gam_dp:ux008|                                                              ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                                           ; work         ;
;          |asj_nco_as_m_cen:ux0122|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_gv81:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated                                                                                                                                                                                                                                    ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_bv81:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated                                                                                                                                                                                                                                    ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_r772:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated                                                                                                                                                                                                                                  ; work         ;
;          |asj_nco_isdr:ux710isdr|                                                        ; 6 (2)       ; 5 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (1)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_isdr:ux710isdr                                                                                                                                                                                                                                                                                                     ; work         ;
;             |lpm_counter:lpm_counter_component|                                          ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                                                   ; work         ;
;                |cntr_fqi:auto_generated|                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component|cntr_fqi:auto_generated                                                                                                                                                                                                                                           ; work         ;
;          |asj_nco_madx_cen:m1|                                                           ; 63 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 17 (0)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                          ; 63 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 17 (0)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                      ; work         ;
;                |mult_add_bpb2:auto_generated|                                            ; 63 (63)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 17 (17)          ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated                                                                                                                                                                                                                                         ; work         ;
;                   |ded_mult_1j51:ded_mult1|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1                                                                                                                                                                                                                 ; work         ;
;                   |ded_mult_1j51:ded_mult2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2                                                                                                                                                                                                                 ; work         ;
;          |asj_nco_mob_w:blk1|                                                            ; 39 (23)     ; 32 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 33 (18)          ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_add_sub:lpm_add_sub_component|                                          ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_ogk:auto_generated|                                              ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated                                                                                                                                                                                                                                            ; work         ;
;    |sincos:sc|                                                                           ; 10960 (129) ; 6324 (129)                ; 0 (0)         ; 12288       ; 2    ; 12           ; 0       ; 6         ; 0    ; 0            ; 4636 (0)     ; 707 (129)         ; 5617 (0)         ; |fast_fft|sincos:sc                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |fir16:fir_cos|                                                                    ; 5262 (0)    ; 2981 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2281 (0)     ; 248 (0)           ; 2733 (0)         ; |fast_fft|sincos:sc|fir16:fir_cos                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |fir16_ast:fir16_ast_inst|                                                      ; 5262 (0)    ; 2981 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2281 (0)     ; 248 (0)           ; 2733 (0)         ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst                                                                                                                                                                                                                                                                                                         ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl                                                                                                                                                                                                                                                  ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_90:sink|                                ; 176 (28)    ; 162 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (5)       ; 49 (17)           ; 113 (6)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_off:in_fifo|                                ; 148 (2)     ; 139 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 32 (0)            ; 107 (1)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo                                                                                                                                                                                                                    ; work         ;
;                   |a_f2fifo:subfifo|                                                     ; 146 (26)    ; 138 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 32 (16)           ; 106 (103)        ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo                                                                                                                                                                                                   ; work         ;
;                      |lpm_counter:usedw_ptr|                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_counter:usedw_ptr                                                                                                                                                                             ; work         ;
;                         |cntr_p9f:auto_generated|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_counter:usedw_ptr|cntr_p9f:auto_generated                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00002|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00002                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00004|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00004                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00006|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00006                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00008|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00008                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00010|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00010                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00012|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00012                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00014|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00014                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00018|                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00018                                                                                                                                                                                     ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_90:source|                            ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 33 (33)           ; 2 (2)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source                                                                                                                                                                                                                                                         ; work         ;
;             |fir16_st_wr:fircore|                                                        ; 5043 (0)    ; 2778 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2265 (0)     ; 162 (0)           ; 2616 (0)         ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore                                                                                                                                                                                                                                                                                     ; work         ;
;                |fir16_st:u0|                                                             ; 4984 (0)    ; 2722 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2262 (0)     ; 162 (0)           ; 2560 (0)         ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0                                                                                                                                                                                                                                                                         ; work         ;
;                   |delay_trig_cen:coef_set_reg|                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg                                                                                                                                                                                                                                             ; work         ;
;                   |par_ctrl:Uctrl|                                                       ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl                                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_0_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_10_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_11_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_12_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_13_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_14_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_15_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_1_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_2_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_3_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_4_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_5_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_6_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_7_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_8_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_9_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_0_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_10_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_11_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_12_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_13_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_14_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_15_pp|                                       ; 52 (52)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_1_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_2_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_3_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_4_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_5_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_6_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_7_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_8_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_9_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_0_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_10_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_11_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_12_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_13_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_14_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_15_pp|                                       ; 55 (55)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_1_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_2_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_3_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_4_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_5_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_6_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_7_pp|                                        ; 58 (58)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_8_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_9_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_0_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_10_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_11_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_12_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_13_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_14_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_15_pp|                                       ; 38 (38)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_1_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_2_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_3_pp|                                        ; 36 (36)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_4_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_5_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_6_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_7_pp|                                        ; 36 (36)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_8_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_9_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                    ; 31 (31)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                    ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                    ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                    ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (11)           ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                    ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                    ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                    ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                                    ; 31 (31)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 19 (19)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                                         ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                                         ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                      ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 30 (30)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                                         ; work         ;
;                   |tdl_da_lc:Uch_0_n_0_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_0_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_10_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_10_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_11_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_11_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_12_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_12_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_13_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_13_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_14_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_14_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_15_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_15_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_1_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_1_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_2_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_2_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_3_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_3_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_4_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_4_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_5_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_5_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_6_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_6_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_7_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_7_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_8_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_8_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_9_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_9_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_0_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_0_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_10_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_10_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_11_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_11_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_12_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_12_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_13_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_13_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_14_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_14_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_15_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_15_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_1_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_1_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_2_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_2_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_3_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_3_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_4_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_4_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_5_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_5_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_6_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_6_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_7_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_7_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_8_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_8_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_9_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_9_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc0n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc10n|                                                ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc11n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc12n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc13n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc14n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc15n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc1n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc2n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc3n|                                                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc4n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc5n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc6n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc7n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc8n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc9n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                                    ; work         ;
;                |mr_acc_ctrl_cen_wr:u2|                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2                                                                                                                                                                                                                                                               ; work         ;
;                |mr_accum_wr:u3|                                                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_accum_wr:u3                                                                                                                                                                                                                                                                      ; work         ;
;                |mr_dnc_wr:u1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_dnc_wr:u1                                                                                                                                                                                                                                                                        ; work         ;
;                |mr_lcstore_wr:u4|                                                        ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_lcstore_wr:u4                                                                                                                                                                                                                                                                    ; work         ;
;       |fir16:fir_sin|                                                                    ; 5260 (0)    ; 2980 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2280 (0)     ; 247 (0)           ; 2733 (0)         ; |fast_fft|sincos:sc|fir16:fir_sin                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |fir16_ast:fir16_ast_inst|                                                      ; 5260 (0)    ; 2980 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2280 (0)     ; 247 (0)           ; 2733 (0)         ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst                                                                                                                                                                                                                                                                                                         ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|                     ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 0 (0)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl                                                                                                                                                                                                                                                  ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_90:sink|                                ; 175 (27)    ; 162 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (4)       ; 48 (16)           ; 114 (7)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_off:in_fifo|                                ; 148 (2)     ; 139 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 32 (0)            ; 107 (1)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo                                                                                                                                                                                                                    ; work         ;
;                   |a_f2fifo:subfifo|                                                     ; 146 (26)    ; 138 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 32 (16)           ; 106 (103)        ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo                                                                                                                                                                                                   ; work         ;
;                      |lpm_counter:usedw_ptr|                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_counter:usedw_ptr                                                                                                                                                                             ; work         ;
;                         |cntr_p9f:auto_generated|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_counter:usedw_ptr|cntr_p9f:auto_generated                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00002|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00002                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00004|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00004                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00006|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00006                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00008|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00008                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00010|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00010                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00012|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00012                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00014|                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00014                                                                                                                                                                                     ; work         ;
;                      |lpm_ff:$00018|                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|lpm_ff:$00018                                                                                                                                                                                     ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_90:source|                            ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 33 (33)           ; 2 (2)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source                                                                                                                                                                                                                                                         ; work         ;
;             |fir16_st_wr:fircore|                                                        ; 5042 (0)    ; 2778 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2264 (0)     ; 161 (0)           ; 2617 (0)         ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore                                                                                                                                                                                                                                                                                     ; work         ;
;                |fir16_st:u0|                                                             ; 4983 (0)    ; 2722 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2261 (0)     ; 161 (0)           ; 2561 (0)         ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0                                                                                                                                                                                                                                                                         ; work         ;
;                   |delay_trig_cen:coef_set_reg|                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg                                                                                                                                                                                                                                             ; work         ;
;                   |par_ctrl:Uctrl|                                                       ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl                                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_0_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_10_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_11_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_12_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_13_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_14_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_15_pp|                                       ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_1_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_2_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_3_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_4_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_5_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_6_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_7_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_8_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur0_n_9_pp|                                        ; 37 (37)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_0_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_10_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_11_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_12_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_13_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_14_pp|                                       ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_15_pp|                                       ; 52 (52)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_1_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_2_pp|                                        ; 61 (61)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_3_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_4_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_5_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_6_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_7_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_8_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur1_n_9_pp|                                        ; 62 (62)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 14 (14)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_0_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_10_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_11_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_12_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_13_pp|                                       ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_14_pp|                                       ; 58 (58)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_15_pp|                                       ; 55 (55)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_1_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_2_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_3_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_4_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_5_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_6_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_7_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_8_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur2_n_9_pp|                                        ; 57 (57)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 15 (15)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_0_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_0_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_10_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_10_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_11_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_11_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_12_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_12_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_13_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_13_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_14_pp|                                       ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_14_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_15_pp|                                       ; 38 (38)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_15_pp                                                                                                                                                                                                                                          ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_1_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_1_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_2_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_2_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_3_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_3_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_4_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_4_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_5_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_5_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_6_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_6_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_7_pp|                                        ; 36 (36)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_7_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_8_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_8_pp                                                                                                                                                                                                                                           ; work         ;
;                   |rom_mset_lut_r_cen:Ur3_n_9_pp|                                        ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur3_n_9_pp                                                                                                                                                                                                                                           ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                    ; 31 (31)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                    ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                    ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                    ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (11)           ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                    ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                    ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                    ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 20 (20)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                                    ; 31 (31)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 19 (19)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                                                                                                                                       ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                                         ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                                         ; work         ;
;                   |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                      ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 30 (30)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                                         ; work         ;
;                   |tdl_da_lc:Uch_0_n_0_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_0_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_10_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_10_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_11_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_11_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_12_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_12_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_13_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_13_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_14_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_14_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_15_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_15_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_0_n_1_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_1_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_2_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_2_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_3_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_3_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_4_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_4_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_5_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_5_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_6_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_6_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_7_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_7_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_8_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_8_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_0_n_9_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_0_n_9_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_0_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_0_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_10_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_10_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_11_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_11_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_12_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_12_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_13_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_13_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_14_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_14_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_15_n|                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_15_n                                                                                                                                                                                                                                                  ; work         ;
;                   |tdl_da_lc:Uch_1_n_1_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_1_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_2_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_2_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_3_n|                                                ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_3_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_4_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_4_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_5_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_5_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_6_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_6_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_7_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_7_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_8_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_8_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Uch_1_n_9_n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_9_n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc0n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc10n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc11n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc12n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc13n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc14n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc15n|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                                                   ; work         ;
;                   |tdl_da_lc:Utdldalc1n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc2n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc3n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc4n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc5n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc6n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc7n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc8n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                                    ; work         ;
;                   |tdl_da_lc:Utdldalc9n|                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                                    ; work         ;
;                |mr_acc_ctrl_cen_wr:u2|                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2                                                                                                                                                                                                                                                               ; work         ;
;                |mr_accum_wr:u3|                                                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_accum_wr:u3                                                                                                                                                                                                                                                                      ; work         ;
;                |mr_dnc_wr:u1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_dnc_wr:u1                                                                                                                                                                                                                                                                        ; work         ;
;                |mr_lcstore_wr:u4|                                                        ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_lcstore_wr:u4                                                                                                                                                                                                                                                                    ; work         ;
;       |mult16x12:mult_cos|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_cos                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |lpm_mult:lpm_mult_component|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                 ; work         ;
;             |mult_25p:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;       |mult16x12:mult_sin|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_sin                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |lpm_mult:lpm_mult_component|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                 ; work         ;
;             |mult_25p:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;       |nco:geterodin|                                                                    ; 309 (0)     ; 234 (0)                   ; 0 (0)         ; 12288       ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 75 (0)       ; 83 (0)            ; 151 (0)          ; |fast_fft|sincos:sc|nco:geterodin                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |nco_st:nco_st_inst|                                                            ; 309 (0)     ; 234 (0)                   ; 0 (0)         ; 12288       ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 75 (0)       ; 83 (0)            ; 151 (0)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst                                                                                                                                                                                                                                                                                                               ; work         ;
;             |asj_altqmcpipe:ux000|                                                       ; 17 (1)      ; 17 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:acc|                                                         ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                          ; work         ;
;                   |add_sub_4eh:auto_generated|                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_4eh:auto_generated                                                                                                                                                                                                                                               ; work         ;
;             |asj_gam_dp:ux008|                                                           ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                              ; work         ;
;             |asj_nco_as_m_cen:ux0122|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:altsyncram_component0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                      ; work         ;
;                   |altsyncram_gv81:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |asj_nco_as_m_cen:ux0123|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:altsyncram_component0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                      ; work         ;
;                   |altsyncram_bv81:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |asj_nco_as_m_dp_cen:ux0220|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                   |altsyncram_r772:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated                                                                                                                                                                                                                     ; work         ;
;             |asj_nco_madx_cen:m1|                                                        ; 121 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 42 (0)       ; 26 (0)            ; 53 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                           ; work         ;
;                |altmult_add:ALTMULT_ADD_component|                                       ; 121 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 42 (0)       ; 26 (0)            ; 53 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                         ; work         ;
;                   |mult_add_bpb2:auto_generated|                                         ; 121 (121)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 42 (42)      ; 26 (26)           ; 53 (53)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated                                                                                                                                                                                                                            ; work         ;
;                      |ded_mult_1j51:ded_mult1|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1                                                                                                                                                                                                    ; work         ;
;                      |ded_mult_1j51:ded_mult2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2                                                                                                                                                                                                    ; work         ;
;             |asj_nco_mady_cen:m0|                                                        ; 88 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 20 (0)       ; 56 (0)            ; 12 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                                                           ; work         ;
;                |altmult_add:ALTMULT_ADD_component|                                       ; 88 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 20 (0)       ; 56 (0)            ; 12 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                         ; work         ;
;                   |mult_add_aob2:auto_generated|                                         ; 88 (88)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 20 (20)      ; 56 (56)           ; 12 (12)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated                                                                                                                                                                                                                            ; work         ;
;                      |ded_mult_1j51:ded_mult1|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult1                                                                                                                                                                                                    ; work         ;
;                      |ded_mult_1j51:ded_mult2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult2                                                                                                                                                                                                    ; work         ;
;             |asj_nco_mob_w:blk0|                                                         ; 40 (24)     ; 36 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 36 (20)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_add_sub:lpm_add_sub_component|                                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                          ; work         ;
;                   |add_sub_ogk:auto_generated|                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated                                                                                                                                                                                                                               ; work         ;
;             |asj_nco_mob_w:blk1|                                                         ; 42 (26)     ; 35 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 35 (19)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_add_sub:lpm_add_sub_component|                                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                          ; work         ;
;                   |add_sub_ogk:auto_generated|                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_ogk:auto_generated                                                                                                                                                                                                                               ; work         ;
+------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; fd[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fd[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flagb        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; slwr         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; slrd         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lclk         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk595       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama0[18]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rama1[18]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ramoe0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ramoe1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ramwe0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ramwe1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; chan         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k13          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; k14          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k15          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k16          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k17          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k18          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k19          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k20          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k21          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k22          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; k23          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd0[15]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ramd1[15]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ifclk        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; flaga        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; sclk         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; pe6          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; pe7          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; pe5          ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[0]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[1]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[2]  ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; adc_data[3]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[4]  ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; adc_data[5]  ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; adc_data[6]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[7]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[8]  ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; adc_data[9]  ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[10] ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; adc_data[11] ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; sclk(n)      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; flagb                              ;                   ;         ;
; k13                                ;                   ;         ;
; ramd0[0]                           ;                   ;         ;
; ramd0[1]                           ;                   ;         ;
; ramd0[2]                           ;                   ;         ;
; ramd0[3]                           ;                   ;         ;
; ramd0[4]                           ;                   ;         ;
; ramd0[5]                           ;                   ;         ;
; ramd0[6]                           ;                   ;         ;
; ramd0[7]                           ;                   ;         ;
; ramd0[8]                           ;                   ;         ;
; ramd0[9]                           ;                   ;         ;
; ramd0[10]                          ;                   ;         ;
; ramd0[11]                          ;                   ;         ;
; ramd0[12]                          ;                   ;         ;
; ramd0[13]                          ;                   ;         ;
; ramd0[14]                          ;                   ;         ;
; ramd0[15]                          ;                   ;         ;
; ramd1[0]                           ;                   ;         ;
; ramd1[1]                           ;                   ;         ;
; ramd1[2]                           ;                   ;         ;
; ramd1[3]                           ;                   ;         ;
; ramd1[4]                           ;                   ;         ;
; ramd1[5]                           ;                   ;         ;
; ramd1[6]                           ;                   ;         ;
; ramd1[7]                           ;                   ;         ;
; ramd1[8]                           ;                   ;         ;
; ramd1[9]                           ;                   ;         ;
; ramd1[10]                          ;                   ;         ;
; ramd1[11]                          ;                   ;         ;
; ramd1[12]                          ;                   ;         ;
; ramd1[13]                          ;                   ;         ;
; ramd1[14]                          ;                   ;         ;
; ramd1[15]                          ;                   ;         ;
; ifclk                              ;                   ;         ;
; flaga                              ;                   ;         ;
;      - cypres:cyp_inst|slwr~3      ; 1                 ; 6       ;
;      - cypres:cyp_inst|Selector4~0 ; 1                 ; 6       ;
;      - cypres:cyp_inst|Selector3~0 ; 1                 ; 6       ;
;      - cypres:cyp_inst|m1~26       ; 1                 ; 6       ;
;      - cypres:cyp_inst|m1~27       ; 1                 ; 6       ;
; sclk                               ;                   ;         ;
; pe6                                ;                   ;         ;
; pe7                                ;                   ;         ;
;      - mode_reg[7]                 ; 0                 ; 6       ;
;      - md[7]                       ; 0                 ; 6       ;
;      - md[8]                       ; 0                 ; 6       ;
;      - md[9]                       ; 0                 ; 6       ;
;      - md[10]                      ; 0                 ; 6       ;
;      - md[11]                      ; 0                 ; 6       ;
;      - md[12]                      ; 0                 ; 6       ;
;      - md[13]                      ; 0                 ; 6       ;
;      - md[14]                      ; 0                 ; 6       ;
;      - md[15]                      ; 0                 ; 6       ;
;      - md[16]                      ; 0                 ; 6       ;
;      - md[17]                      ; 0                 ; 6       ;
;      - md[18]                      ; 0                 ; 6       ;
;      - md[19]                      ; 0                 ; 6       ;
;      - md[20]                      ; 0                 ; 6       ;
;      - md[21]                      ; 0                 ; 6       ;
;      - md[22]                      ; 0                 ; 6       ;
;      - md[23]                      ; 0                 ; 6       ;
;      - md[24]                      ; 0                 ; 6       ;
;      - md[25]                      ; 0                 ; 6       ;
;      - md[26]                      ; 0                 ; 6       ;
;      - md[27]                      ; 0                 ; 6       ;
;      - md[28]                      ; 0                 ; 6       ;
;      - md[29]                      ; 0                 ; 6       ;
;      - md[30]                      ; 0                 ; 6       ;
;      - md[31]                      ; 0                 ; 6       ;
; pe5                                ;                   ;         ;
;      - md[31]~feeder               ; 1                 ; 6       ;
; adc_data[0]                        ;                   ;         ;
;      - adcds[0]~feeder             ; 1                 ; 6       ;
; adc_data[1]                        ;                   ;         ;
;      - adcds[1]~feeder             ; 1                 ; 6       ;
; adc_data[2]                        ;                   ;         ;
;      - adcds[2]~feeder             ; 0                 ; 6       ;
; adc_data[3]                        ;                   ;         ;
;      - adcds[3]                    ; 1                 ; 6       ;
; adc_data[4]                        ;                   ;         ;
;      - adcds[4]~feeder             ; 0                 ; 6       ;
; adc_data[5]                        ;                   ;         ;
;      - adcds[5]                    ; 0                 ; 6       ;
; adc_data[6]                        ;                   ;         ;
;      - adcds[6]~feeder             ; 1                 ; 6       ;
; adc_data[7]                        ;                   ;         ;
;      - adcds[7]                    ; 1                 ; 6       ;
; adc_data[8]                        ;                   ;         ;
;      - adcds[8]                    ; 0                 ; 6       ;
; adc_data[9]                        ;                   ;         ;
;      - adcds[9]~feeder             ; 1                 ; 6       ;
; adc_data[10]                       ;                   ;         ;
;      - adcds[10]~feeder            ; 1                 ; 6       ;
; adc_data[11]                       ;                   ;         ;
;      - adcds[11]~feeder            ; 1                 ; 6       ;
; sclk(n)                            ;                   ;         ;
+------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; count[3]~84                                                                                                                                                                                                                                    ; LCCOMB_X27_Y15_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|add_1_reg                                                                                                            ; FF_X45_Y30_N19     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|int2float_altbarrel_shift_kuf:altbarrel_shift5|sel_pipec4r1d                                                         ; FF_X48_Y26_N1      ; 31      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|mantissa_overflow~1                                                                                                  ; LCCOMB_X44_Y30_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|int2float:int2float_inst|int2float_altfp_convert_okn:int2float_altfp_convert_okn_component|priority_encoder_reg[2]                                                                                              ; FF_X49_Y26_N27     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|Lshiftval_reg3[3]                                                                                                                                    ; FF_X10_Y21_N21     ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|Lshiftval_reg3[4]                                                                                                                                    ; FF_X4_Y24_N31      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_umc:sub3|lpm_add_sub:add_sub3|add_sub_16f:auto_generated|op_1~4                                                                    ; LCCOMB_X12_Y29_N24 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altfp_log_csa_umc:sub3|lpm_add_sub:add_sub3|add_sub_16f:auto_generated|op_1~5                                                                    ; LCCOMB_X12_Y29_N16 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|log_altpriority_encoder_te9:altpriority_encoder7|zero                                                         ; LCCOMB_X50_Y22_N10 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|pipeline_q_dffe[5]                                                                                            ; FF_X50_Y22_N11     ; 28      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[1]                                                                                              ; FF_X10_Y31_N19     ; 68      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[2]                                                                                              ; FF_X9_Y28_N5       ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[4]                                                                                              ; FF_X10_Y31_N29     ; 51      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_wire1_reg0[3]                                                                                              ; FF_X8_Y32_N29      ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|P_pipe0_reg0[21]                                                                                             ; FF_X11_Y33_N11     ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_l1e:sub1_1|result[27]~1                                                                    ; LCCOMB_X4_Y32_N26  ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|log_altfp_log_csa_s1e:sub1_2|result[25]~1                                                                    ; LCCOMB_X1_Y25_N10  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult1|mult_3no:auto_generated|cs2a[1]~4                                                             ; LCCOMB_X11_Y33_N10 ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult2|mult_3no:auto_generated|cs2a[1]~6                                                             ; LCCOMB_X3_Y31_N14  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult3|mult_0no:auto_generated|cs2a[1]~6                                                             ; LCCOMB_X1_Y23_N28  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_add_sub:addsub1|add_sub_d2g:auto_generated|pipeline_dffe[57]                                                                                     ; FF_X46_Y19_N1      ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|sR_pipe1~0                                                                                                                                           ; LCCOMB_X45_Y26_N30 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|wire_mux_result0a_dataout~2                                                                                                                          ; LCCOMB_X51_Y20_N26 ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|calc:calc_inst|sqradd1[31]                                                                                                                                                                                                     ; FF_X49_Y27_N29     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|fd[0]~16                                                                                                                                                                                                                       ; LCCOMB_X51_Y18_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cypres:cyp_inst|rfdata[16]~32                                                                                                                                                                                                                  ; LCCOMB_X51_Y18_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|blk_exp[2]~21                                                                                                                                   ; LCCOMB_X17_Y33_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|blk_exp_acc[1]~35                                                                                                                               ; LCCOMB_X17_Y33_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|blk_exp_acc[3]~34                                                                                                                               ; LCCOMB_X18_Y29_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|slb_last[1]                                                                                                                                     ; FF_X18_Y29_N27     ; 227     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|delay_next_pass4~0                                                                                 ; LCCOMB_X25_Y24_N28 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_bfp_o_fft_90:\gen_disc:bfp_detect|slb_i[3]~1                                                                                         ; LCCOMB_X25_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|counter_i~0                                                                                                                               ; LCCOMB_X24_Y20_N16 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|data_imag_o[5]~16                                                                                   ; LCCOMB_X17_Y33_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|offset_counter[6]~43                                                                                ; LCCOMB_X31_Y24_N4  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|counter~0                                                                                      ; LCCOMB_X35_Y24_N30 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl|cnt_k~0                                                                                                                                      ; LCCOMB_X26_Y18_N6  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl|k_state.HOLD                                                                                                                                 ; FF_X30_Y21_N11     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl|p[0]                                                                                                                                         ; FF_X27_Y21_N15     ; 48      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl|p[2]~15                                                                                                                                      ; LCCOMB_X27_Y21_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_fft_90:sw_r_d_delay|tdl_arr[4][1]                                                                                                                                ; FF_X26_Y28_N17     ; 256     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrswgen_fft_90:get_wr_swtiches|swa_tdl[16][1]                                                                                                                        ; FF_X28_Y16_N17     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrswgen_fft_90:get_wr_swtiches|swd_tdl[16][1]                                                                                                                        ; FF_X31_Y19_N25     ; 256     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|Equal2~3                                                                                                      ; LCCOMB_X24_Y16_N24 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|Selector3~5                                                                                                   ; LCCOMB_X26_Y4_N16  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|Selector7~3                                                                                                   ; LCCOMB_X24_Y16_N30 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|count~56                                                                                                      ; LCCOMB_X26_Y4_N0   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|data_take                                                                                                     ; LCCOMB_X25_Y4_N20  ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                  ; LCCOMB_X23_Y16_N12 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|max_reached                                                                                                   ; FF_X26_Y4_N11      ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|_~24                  ; LCCOMB_X23_Y16_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|ram_read_address[0]~5 ; LCCOMB_X25_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                              ; LCCOMB_X25_Y16_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|sink_comb_update_2~24                                                                                         ; LCCOMB_X29_Y3_N2   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|Mux1~5                                                                                                    ; LCCOMB_X31_Y25_N22 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|Mux2~4                                                                                                    ; LCCOMB_X31_Y25_N12 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|Mux3~4                                                                                                    ; LCCOMB_X31_Y25_N26 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|fft_s1_cur.IDLE                                                                                                                                                              ; FF_X25_Y19_N11     ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|global_clock_enable~3                                                                                                                                                        ; LCCOMB_X24_Y28_N8  ; 5836    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[0]                                                                                                                                                                    ; FF_X26_Y19_N13     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[1]                                                                                                                                                                    ; FF_X26_Y19_N11     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[2]                                                                                                                                                                    ; FF_X26_Y19_N25     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[3]                                                                                                                                                                    ; FF_X26_Y19_N23     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[4]                                                                                                                                                                    ; FF_X26_Y19_N5      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[5]                                                                                                                                                                    ; FF_X26_Y19_N27     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[6]                                                                                                                                                                    ; FF_X26_Y19_N1      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|wren_a[7]                                                                                                                                                                    ; FF_X26_Y19_N7      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|dffpipe_9d9:wraclr|dffe11a[0]                                                                                                                                            ; FF_X26_Y3_N27      ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|valid_wrreq~1                                                                                                                                                            ; LCCOMB_X24_Y5_N12  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ifclk                                                                                                                                                                                                                                          ; PIN_152            ; 9388    ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pe6                                                                                                                                                                                                                                            ; PIN_143            ; 26      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pe7                                                                                                                                                                                                                                            ; PIN_142            ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_all                                                                                                                                                                                                                                      ; FF_X29_Y3_N17      ; 181     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset_all                                                                                                                                                                                                                                      ; FF_X29_Y3_N17      ; 1734    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; reset_fft                                                                                                                                                                                                                                      ; FF_X27_Y15_N27     ; 274     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reset_fft                                                                                                                                                                                                                                      ; FF_X27_Y15_N27     ; 1773    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_fifo                                                                                                                                                                                                                                     ; FF_X23_Y31_N25     ; 43      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; reset_nco_hann                                                                                                                                                                                                                                 ; FF_X23_Y31_N3      ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; reset_nco_hann                                                                                                                                                                                                                                 ; FF_X23_Y31_N3      ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sclk                                                                                                                                                                                                                                           ; PIN_31             ; 6425    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                                                              ; FF_X19_Y16_N1      ; 458     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                                                       ; FF_X19_Y16_N21     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                                                                     ; FF_X19_Y16_N23     ; 500     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                                                                     ; FF_X19_Y16_N17     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|Selector4~3                                                                                                                                       ; LCCOMB_X26_Y11_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|data_take                                                                                                                                         ; LCCOMB_X26_Y12_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~136                                                                                   ; LCCOMB_X26_Y11_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~187                                                                                   ; LCCOMB_X26_Y11_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~238                                                                                   ; LCCOMB_X26_Y11_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~28                                                                                    ; LCCOMB_X26_Y11_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~289                                                                                   ; LCCOMB_X26_Y11_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~32                                                                                    ; LCCOMB_X26_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~34                                                                                    ; LCCOMB_X26_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~85                                                                                    ; LCCOMB_X26_Y11_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|Mux1~0                                                                                                                                        ; LCCOMB_X19_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|stall_controller_comb~2                                                                                                                       ; LCCOMB_X19_Y16_N10 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][1]                                                                                                                   ; FF_X12_Y12_N31     ; 1011    ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl|done_early~2                                                                                                                                   ; LCCOMB_X14_Y12_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_7_pp|data_out[7]~44                                                                                                                  ; LCCOMB_X11_Y9_N0   ; 490     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc3n|data_out[13]~32                                                                                                                          ; LCCOMB_X12_Y12_N16 ; 768     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2|accum_load                                                                                                                                          ; FF_X14_Y12_N29     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_accum_wr:u3|accum[13]~194                                                                                                                                              ; LCCOMB_X12_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_dnc_wr:u1|cnt_reg[0]~7                                                                                                                                                 ; LCCOMB_X12_Y12_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_lcstore_wr:u4|q[16]~65                                                                                                                                                 ; LCCOMB_X18_Y8_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                                                              ; FF_X36_Y5_N27      ; 458     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                                                       ; FF_X36_Y5_N31      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                                                                     ; FF_X36_Y5_N25      ; 500     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                                                                     ; FF_X36_Y5_N11      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|Selector4~3                                                                                                                                       ; LCCOMB_X35_Y4_N6   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|data_take                                                                                                                                         ; LCCOMB_X36_Y4_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~136                                                                                   ; LCCOMB_X35_Y4_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~187                                                                                   ; LCCOMB_X35_Y4_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~238                                                                                   ; LCCOMB_X35_Y4_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~28                                                                                    ; LCCOMB_X35_Y4_N20  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~289                                                                                   ; LCCOMB_X35_Y4_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~32                                                                                    ; LCCOMB_X35_Y4_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~34                                                                                    ; LCCOMB_X35_Y4_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_f2fifo:subfifo|_~85                                                                                    ; LCCOMB_X35_Y4_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|Mux1~0                                                                                                                                        ; LCCOMB_X36_Y5_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|stall_controller_comb~2                                                                                                                       ; LCCOMB_X36_Y5_N20  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][1]                                                                                                                   ; FF_X32_Y10_N9      ; 1011    ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl|rdy_int~2                                                                                                                                      ; LCCOMB_X32_Y3_N26  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|data_out[8]~47                                                                                                                  ; LCCOMB_X36_Y10_N26 ; 490     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_3_n|data_out[6]~32                                                                                                                          ; LCCOMB_X32_Y8_N8   ; 768     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2|accum_load                                                                                                                                          ; FF_X32_Y3_N29      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_accum_wr:u3|accum[31]~194                                                                                                                                              ; LCCOMB_X32_Y10_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_dnc_wr:u1|cnt_reg[0]~7                                                                                                                                                 ; LCCOMB_X32_Y10_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_lcstore_wr:u4|q[18]~65                                                                                                                                                 ; LCCOMB_X36_Y5_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sincos:sc|res_get                                                                                                                                                                                                                              ; FF_X40_Y1_N25      ; 48      ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; tact~29                                                                                                                                                                                                                                        ; LCCOMB_X27_Y15_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|dffpipe_9d9:wraclr|dffe11a[0] ; FF_X26_Y3_N27  ; 12      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; ifclk                                                                                               ; PIN_152        ; 9388    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pe6                                                                                                 ; PIN_143        ; 26      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; reset_all                                                                                           ; FF_X29_Y3_N17  ; 181     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; reset_fft                                                                                           ; FF_X27_Y15_N27 ; 274     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; reset_fifo                                                                                          ; FF_X23_Y31_N25 ; 43      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; reset_nco_hann                                                                                      ; FF_X23_Y31_N3  ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sclk                                                                                                ; PIN_31         ; 6425    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sincos:sc|res_get                                                                                   ; FF_X40_Y1_N25  ; 48      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|global_clock_enable~3                                                                                                                 ; 5836    ;
; reset_fft                                                                                                                                                                                               ; 1772    ;
; reset_all                                                                                                                                                                                               ; 1733    ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][0]                                                                            ; 1263    ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][0]                                                                            ; 1263    ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][1]                                                                            ; 1011    ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|delay_trig_cen:coef_set_reg|register1[0][1]                                                                            ; 1011    ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Uch_1_n_3_n|data_out[6]~32                                                                                   ; 768     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|tdl_da_lc:Utdldalc3n|data_out[13]~32                                                                                   ; 768     ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                              ; 500     ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                              ; 500     ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                ; 500     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                              ; 500     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                              ; 500     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                ; 500     ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur1_n_3_pp|data_out[8]~47                                                                           ; 490     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|rom_mset_lut_r_cen:Ur2_n_7_pp|data_out[7]~44                                                                           ; 490     ;
; sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                       ; 458     ;
; sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                       ; 458     ;
; ~GND                                                                                                                                                                                                    ; 314     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|slb_last[0]                                                                                              ; 306     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|lpp_c_en_vec[1]                                                                                                                       ; 257     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_fft_90:sw_r_d_delay|tdl_arr[4][1]                                                                                         ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_fft_90:sw_r_d_delay|tdl_arr[4][0]                                                                                         ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrswgen_fft_90:get_wr_swtiches|swd_tdl[16][1]                                                                                 ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrswgen_fft_90:get_wr_swtiches|swd_tdl[16][0]                                                                                 ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|sel_ram_in                                                                                                                            ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|lpp_c_en_vec[6]                                                                                                                       ; 256     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|slb_last[1]                                                                                              ; 227     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_bfp_ctrl_fft_90:bfpc|slb_last[2]                                                                                              ; 226     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_90:\gen_M4K:delay_swd|tdl_arr[4][0] ; 96      ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_90:\gen_M4K:delay_swd|tdl_arr[4][1] ; 96      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|pipeline_q_dffe[2]                                                     ; 83      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[0]                                                       ; 71      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|pipeline_q_dffe[3]                                                     ; 71      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[3]                                                       ; 69      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[1]                                                       ; 68      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|sR_pipe2_reg5[0]                                                                                              ; 67      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[2]                                                       ; 66      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|pipeline_q_dffe[0]                                                     ; 62      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_wire1_reg0[3]                                                       ; 60      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|P_pipe0_reg0[22]                                                      ; 58      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult2|mult_3no:auto_generated|dffe3~1                        ; 57      ;
; cypres:cyp_inst|calc:calc_inst|logarg[22]                                                                                                                                                               ; 56      ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_m_k_counter_fft_90:ctrl|p[2]                                                                                                  ; 55      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_altpriority_encoder_uja:lzc_norm_E|pipeline_q_dffe[1]                                                     ; 54      ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|Mux3~4                                                             ; 52      ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_source_fft_90:auk_dsp_atlantic_source_1|Mux2~4                                                             ; 52      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_pipe0_reg2[4]                                                       ; 51      ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|A_wire1_reg0[1]                                                       ; 50      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF               ; Location                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------------------------------------------------------+
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_1n8192cos.hex ; M9K_X22_Y8_N0, M9K_X22_Y6_N0, M9K_X33_Y4_N0, M9K_X22_Y7_N0     ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_2n8192cos.hex ; M9K_X33_Y14_N0, M9K_X33_Y12_N0, M9K_X33_Y10_N0, M9K_X22_Y15_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_3n8192cos.hex ; M9K_X33_Y8_N0, M9K_X33_Y6_N0, M9K_X33_Y9_N0, M9K_X33_Y13_N0    ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_1n8192sin.hex ; M9K_X22_Y9_N0, M9K_X22_Y11_N0, M9K_X22_Y4_N0, M9K_X22_Y16_N0   ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_2n8192sin.hex ; M9K_X33_Y5_N0, M9K_X22_Y14_N0, M9K_X22_Y12_N0, M9K_X22_Y10_N0  ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; fft_3n8192sin.hex ; M9K_X33_Y7_N0, M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X33_Y11_N0  ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y24_N0, M9K_X33_Y28_N0, M9K_X33_Y26_N0, M9K_X33_Y23_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y17_N0, M9K_X33_Y30_N0, M9K_X33_Y29_N0, M9K_X33_Y18_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y20_N0, M9K_X33_Y27_N0, M9K_X33_Y25_N0, M9K_X33_Y20_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_x|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y21_N0, M9K_X33_Y33_N0, M9K_X33_Y32_N0, M9K_X33_Y22_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y23_N0, M9K_X22_Y28_N0, M9K_X22_Y25_N0, M9K_X33_Y24_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y18_N0, M9K_X22_Y29_N0, M9K_X22_Y30_N0, M9K_X33_Y17_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y19_N0, M9K_X22_Y27_N0, M9K_X22_Y26_N0, M9K_X33_Y19_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_4dp_ram_fft_90:dat_A_y|asj_fft_data_ram_fft_90:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_p6m3:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None              ; M9K_X22_Y22_N0, M9K_X33_Y31_N0, M9K_X22_Y33_N0, M9K_X33_Y21_N0 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|auk_dspip_avalon_streaming_sink_fft_90:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_pch1:auto_generated|a_dpfifo_en81:dpfifo|altsyncram_jrf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None              ; M9K_X22_Y13_N0                                                 ;
; fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|altsyncram_ua11:fifo_ram|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None              ; M9K_X22_Y5_N0                                                  ;
; nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; nco_sin_f.hex     ; M9K_X22_Y31_N0                                                 ;
; nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; nco_cos_f.hex     ; M9K_X22_Y31_N0                                                 ;
; nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; nco_sin_c.hex     ; M9K_X22_Y32_N0                                                 ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; nco_sin_f.hex     ; M9K_X33_Y1_N0                                                  ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; nco_cos_f.hex     ; M9K_X33_Y1_N0                                                  ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; nco_sin_c.hex     ; M9K_X33_Y2_N0                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM ;
+--------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM ;
+--------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ALTSYNCRAM ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fast_fft|sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 36          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 38          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 74          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 34          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_out2                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_mult1                                                                                                                                                           ;                            ; DSPMULT_X42_Y23_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_out4                                                                                                                                                               ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_mult3                                                                                                                                                           ;                            ; DSPMULT_X42_Y22_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_out4                                                                                                                       ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_mult3                                                                                                                   ;                            ; DSPMULT_X42_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_out2                                                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_mult1                                                                                                                   ;                            ; DSPMULT_X13_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X42_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_mult1                                                                                                                                                                                                      ;                            ; DSPMULT_X13_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|result[0]                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_mult1                                                                                                                                                                                                     ;                            ; DSPMULT_X13_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9                                                                                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_mult8                                                                                                                                                   ;                            ; DSPMULT_X13_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9                                                                                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_mult8                                                                                                                                                   ;                            ; DSPMULT_X13_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_out2                                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1                                                                                                                                                                                                           ;                            ; DSPMULT_X42_Y6_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_out2                                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_mult1                                                                                                                                                                                                           ;                            ; DSPMULT_X42_Y5_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_mult8                                                                                                                                      ;                            ; DSPMULT_X42_Y1_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_mult8                                                                                                                                      ;                            ; DSPMULT_X42_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult2|mac_mult8                                                                                                                                      ;                            ; DSPMULT_X42_Y4_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult1|mac_mult8                                                                                                                                      ;                            ; DSPMULT_X42_Y3_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 25,608 / 71,559 ( 36 % ) ;
; C16 interconnects          ; 221 / 2,597 ( 9 % )      ;
; C4 interconnects           ; 14,296 / 46,848 ( 31 % ) ;
; Direct links               ; 3,591 / 71,559 ( 5 % )   ;
; Global clocks              ; 9 / 20 ( 45 % )          ;
; Local interconnects        ; 10,556 / 24,624 ( 43 % ) ;
; R24 interconnects          ; 386 / 2,496 ( 15 % )     ;
; R4 interconnects           ; 17,251 / 62,424 ( 28 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.61) ; Number of LABs  (Total = 1524) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 7                              ;
; 2                                           ; 6                              ;
; 3                                           ; 7                              ;
; 4                                           ; 10                             ;
; 5                                           ; 10                             ;
; 6                                           ; 11                             ;
; 7                                           ; 4                              ;
; 8                                           ; 9                              ;
; 9                                           ; 26                             ;
; 10                                          ; 30                             ;
; 11                                          ; 57                             ;
; 12                                          ; 50                             ;
; 13                                          ; 67                             ;
; 14                                          ; 75                             ;
; 15                                          ; 197                            ;
; 16                                          ; 958                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 1524) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 70                             ;
; 1 Clock                            ; 1501                           ;
; 1 Clock enable                     ; 822                            ;
; 1 Sync. clear                      ; 438                            ;
; 1 Sync. load                       ; 203                            ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 387                            ;
; 2 Clocks                           ; 14                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 24.13) ; Number of LABs  (Total = 1524) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 6                              ;
; 3                                            ; 1                              ;
; 4                                            ; 6                              ;
; 5                                            ; 6                              ;
; 6                                            ; 8                              ;
; 7                                            ; 4                              ;
; 8                                            ; 4                              ;
; 9                                            ; 6                              ;
; 10                                           ; 6                              ;
; 11                                           ; 5                              ;
; 12                                           ; 12                             ;
; 13                                           ; 5                              ;
; 14                                           ; 2                              ;
; 15                                           ; 4                              ;
; 16                                           ; 22                             ;
; 17                                           ; 21                             ;
; 18                                           ; 85                             ;
; 19                                           ; 110                            ;
; 20                                           ; 169                            ;
; 21                                           ; 89                             ;
; 22                                           ; 90                             ;
; 23                                           ; 68                             ;
; 24                                           ; 59                             ;
; 25                                           ; 52                             ;
; 26                                           ; 79                             ;
; 27                                           ; 72                             ;
; 28                                           ; 54                             ;
; 29                                           ; 75                             ;
; 30                                           ; 106                            ;
; 31                                           ; 74                             ;
; 32                                           ; 223                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.37) ; Number of LABs  (Total = 1524) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 23                             ;
; 2                                               ; 34                             ;
; 3                                               ; 53                             ;
; 4                                               ; 204                            ;
; 5                                               ; 170                            ;
; 6                                               ; 172                            ;
; 7                                               ; 110                            ;
; 8                                               ; 119                            ;
; 9                                               ; 81                             ;
; 10                                              ; 80                             ;
; 11                                              ; 109                            ;
; 12                                              ; 73                             ;
; 13                                              ; 55                             ;
; 14                                              ; 38                             ;
; 15                                              ; 43                             ;
; 16                                              ; 137                            ;
; 17                                              ; 7                              ;
; 18                                              ; 4                              ;
; 19                                              ; 6                              ;
; 20                                              ; 1                              ;
; 21                                              ; 1                              ;
; 22                                              ; 0                              ;
; 23                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.95) ; Number of LABs  (Total = 1524) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 3                              ;
; 3                                            ; 27                             ;
; 4                                            ; 44                             ;
; 5                                            ; 49                             ;
; 6                                            ; 43                             ;
; 7                                            ; 42                             ;
; 8                                            ; 53                             ;
; 9                                            ; 166                            ;
; 10                                           ; 116                            ;
; 11                                           ; 81                             ;
; 12                                           ; 70                             ;
; 13                                           ; 62                             ;
; 14                                           ; 120                            ;
; 15                                           ; 69                             ;
; 16                                           ; 48                             ;
; 17                                           ; 55                             ;
; 18                                           ; 37                             ;
; 19                                           ; 51                             ;
; 20                                           ; 32                             ;
; 21                                           ; 45                             ;
; 22                                           ; 56                             ;
; 23                                           ; 25                             ;
; 24                                           ; 25                             ;
; 25                                           ; 39                             ;
; 26                                           ; 10                             ;
; 27                                           ; 26                             ;
; 28                                           ; 13                             ;
; 29                                           ; 15                             ;
; 30                                           ; 9                              ;
; 31                                           ; 10                             ;
; 32                                           ; 41                             ;
; 33                                           ; 6                              ;
; 34                                           ; 16                             ;
; 35                                           ; 20                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 126          ; 0            ; 126          ; 0            ; 0            ; 127       ; 126          ; 0            ; 127       ; 127       ; 0            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 51           ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 127       ; 108          ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 127          ; 1            ; 127          ; 127          ; 0         ; 1            ; 127          ; 0         ; 0         ; 127          ; 127          ; 127          ; 127          ; 76           ; 127          ; 127          ; 76           ; 127          ; 127          ; 95           ; 127          ; 127          ; 127          ; 127          ; 127          ; 127          ; 0         ; 19           ; 127          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; fd[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fd[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; flagb              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slwr               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; slrd               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ds                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; lclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; clk595             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rama1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramoe0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramoe1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramwe0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramwe1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; chan               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k13                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; k14                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k15                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k16                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k17                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k18                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k19                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k20                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k21                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k22                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; k23                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ramd1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ifclk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flaga              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pe6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pe7                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pe5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sclk(n)            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; Unreserved               ;
; Data[1]/ASDO                                 ; Unreserved               ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; Unreserved               ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                                                                    ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; Name                                                             ; Value                                                                                 ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 44                                                                                    ;
; Mid Slack - Fit Attempt 1                                        ; -1062                                                                                 ;
; Internal Atom Count - Fit Attempt 1                              ; 34411                                                                                 ;
; LE/ALM Count - Fit Attempt 1                                     ; 22187                                                                                 ;
; LAB Count - Fit Attempt 1                                        ; 1528                                                                                  ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.118                                                                                 ;
; Inputs per LAB - Fit Attempt 1                                   ; 13.387                                                                                ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.043                                                                                 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:1284;1:244                                                                          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:262;1:456;2:629;3:160;4:21                                                          ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:247;1:437;2:640;3:182;4:22                                                          ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:1528                                                                                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:14;1:1441;2:67;3:5;4:1                                                              ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:315;1:1213                                                                          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:262;1:636;2:602;3:28                                                                ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:14;1:1109;2:405                                                                     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:14;1:1477;2:37                                                                      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:743;1:785                                                                           ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:1092;1:436                                                                          ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:1205;1:323                                                                          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:763;2:329;3:190;4:71;5:25;6:24;7:11;8:3;9:17;10:14;11:5;12:30;13:15;14:2;15:25;16:4 ;
; LEs in Chains - Fit Attempt 1                                    ; 5541                                                                                  ;
; LEs in Long Chains - Fit Attempt 1                               ; 3561                                                                                  ;
; LABs with Chains - Fit Attempt 1                                 ; 483                                                                                   ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                                                                                     ;
; Time - Fit Attempt 1                                             ; 47                                                                                    ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 1.281                                                                                 ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement                                                                                                                                  ;
+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; Name                                                             ; Value                                                                                   ;
+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; Auto Fit Point 2 - Fit Attempt 1                                 ; f0                                                                                      ;
; Early Wire Use - Fit Attempt 1                                   ; 16                                                                                      ;
; Early Slack - Fit Attempt 1                                      ; 164                                                                                     ;
; Auto Fit Point 2 - Fit Attempt 1                                 ; ff                                                                                      ;
; Mid Wire Use - Fit Attempt 1                                     ; 27                                                                                      ;
; Mid Slack - Fit Attempt 1                                        ; -233                                                                                    ;
; Auto Fit Point 4 - Fit Attempt 1                                 ; f                                                                                       ;
; Auto Fit Point 6 - Fit Attempt 1                                 ; ff                                                                                      ;
; Auto Fit Point 6 - Fit Attempt 1                                 ; ff                                                                                      ;
; Auto Fit Point 4 - Fit Attempt 1                                 ; f                                                                                       ;
; Auto Fit Point 4 - Fit Attempt 1                                 ; f                                                                                       ;
; Auto Fit Point 5 - Fit Attempt 1                                 ; ff                                                                                      ;
; Mid Wire Use - Fit Attempt 1                                     ; 25                                                                                      ;
; Mid Slack - Fit Attempt 1                                        ; 819                                                                                     ;
; Auto Fit Point 6 - Fit Attempt 1                                 ; ff                                                                                      ;
; Auto Fit Point 6 - Fit Attempt 1                                 ; ff                                                                                      ;
; Auto Fit Point 6 - Fit Attempt 1                                 ; ff                                                                                      ;
; Late Wire Use - Fit Attempt 1                                    ; 28                                                                                      ;
; Late Slack - Fit Attempt 1                                       ; 819                                                                                     ;
; Mid Wire Use - Fit Attempt 1                                     ; 42                                                                                      ;
; Mid Slack - Fit Attempt 1                                        ; -1062                                                                                   ;
; Internal Atom Count - Fit Attempt 1                              ; 34411                                                                                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 22261                                                                                   ;
; LAB Count - Fit Attempt 1                                        ; 1524                                                                                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.556                                                                                   ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.068                                                                                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.052                                                                                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:1276;1:248                                                                            ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:255;1:435;2:637;3:175;4:22                                                            ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:240;1:419;2:643;3:197;4:25                                                            ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:1524                                                                                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:9;1:1432;2:78;3:4;4:1                                                                 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:307;1:1217                                                                            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:255;1:636;2:605;3:28                                                                  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:9;1:1019;2:496                                                                        ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:9;1:1475;2:40                                                                         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:725;1:799                                                                             ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:1090;1:434                                                                            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:1201;1:323                                                                            ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:655;2:338;3:245;4:96;5:41;6:25;7:6;8:5;9:11;10:19;11:11;12:16;13:22;14:10;15:14;16:10 ;
; LEs in Chains - Fit Attempt 1                                    ; 5541                                                                                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 3561                                                                                    ;
; LABs with Chains - Fit Attempt 1                                 ; 483                                                                                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                                                                                       ;
; Time - Fit Attempt 1                                             ; 3                                                                                       ;
; Mid Wire Use - Fit Attempt 1                                     ; 42                                                                                      ;
; Mid Slack - Fit Attempt 1                                        ; -1062                                                                                   ;
; Internal Atom Count - Fit Attempt 1                              ; 34411                                                                                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 22261                                                                                   ;
; LAB Count - Fit Attempt 1                                        ; 1524                                                                                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.556                                                                                   ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.068                                                                                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.052                                                                                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:1276;1:248                                                                            ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:255;1:435;2:637;3:175;4:22                                                            ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:240;1:419;2:643;3:197;4:25                                                            ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:1524                                                                                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:9;1:1432;2:78;3:4;4:1                                                                 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:307;1:1217                                                                            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:255;1:636;2:605;3:28                                                                  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:9;1:1019;2:496                                                                        ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:9;1:1475;2:40                                                                         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:725;1:799                                                                             ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:1090;1:434                                                                            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:1201;1:323                                                                            ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:655;2:338;3:245;4:96;5:41;6:25;7:6;8:5;9:11;10:19;11:11;12:16;13:22;14:10;15:14;16:10 ;
; LEs in Chains - Fit Attempt 1                                    ; 5541                                                                                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 3561                                                                                    ;
; LABs with Chains - Fit Attempt 1                                 ; 483                                                                                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                                                                                       ;
; Time - Fit Attempt 1                                             ; 3                                                                                       ;
; Peak Regional Wire - Fit Attempt 1                               ; 57.308                                                                                  ;
; Auto Fit Point 7 - Fit Attempt 1                                 ; ff                                                                                      ;
; Time - Fit Attempt 1                                             ; 64                                                                                      ;
; Time in fit_fsyn.dll - Fit Attempt 1                             ; 18.250                                                                                  ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 8.734                                                                                   ;
+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 1585        ;
; Early Wire Use - Fit Attempt 1      ; 29          ;
; Peak Regional Wire - Fit Attempt 1  ; 47          ;
; Mid Slack - Fit Attempt 1           ; 172         ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 30          ;
; Time - Fit Attempt 1                ; 29          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 7.281       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Jul 14 16:49:33 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off fast_fft -c fast_fft
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C25Q240C8 for design "fast_fft"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_4j72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_vi72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_3j72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_ui72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_2j72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_3tdp_rom_fft_90:twrom|asj_fft_twid_rom_tdp_fft_90:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_ti72:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_r772:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C40Q240C8 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DCLK~ is reserved at location 23
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 1 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "sclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "sclk(n)"
Info: Automatically promoted node ifclk~input (placed in PIN 152 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node sclk~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node pe6~input (placed in PIN 143 (DIFFIO_R10p, DQS1R/CQ1R#,DPCLK6))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node reset_fft 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|disable_wr
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|rdy_for_next_block
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|master_sink_ena
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|burst_count_en
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|master_source_sop
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpp_serial_r2_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:lpp_r2|data_val_i
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_lpprdadr2gen_fft_90:\gen_de_lpp_ad:gen_radix_2_last_pass:gen_lpp_addr|en_i
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_in_write_sgl_fft_90:writer|data_rdy_int
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_wrengen_fft_90:sel_we|lpp_c_i
        Info: Destination node fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_tdl_bit_rst_fft_90:delay_swd|tdl_arr[0]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fft_read_state
        Info: Destination node cypres:cyp_inst|sink_ready
        Info: Destination node fft_sink_sop
        Info: Destination node fft_sink_eop
        Info: Destination node sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl|rdy_to_ld
        Info: Destination node sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|fir16_st:u0|par_ctrl:Uctrl|rdy_to_ld
        Info: Destination node reset_fifo
        Info: Destination node reset_nco_hann
        Info: Destination node sincos:sc|fir16:fir_cos|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2|out_samp
        Info: Destination node sincos:sc|fir16:fir_sin|fir16_ast:fir16_ast_inst|fir16_st_wr:fircore|mr_acc_ctrl_cen_wr:u2|out_samp
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node reset_fifo 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node reset_fifo~3
Info: Automatically promoted node sincos:sc|res_get 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~48
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~49
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~50
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~51
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~52
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~53
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~54
        Info: Destination node sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~55
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node reset_nco_hann 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_isdr:ux710isdr|data_ready
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]
        Info: Destination node reset_nco_hann~3
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~48
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~49
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~50
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~51
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~52
        Info: Destination node nco:hann_c|nco_st:nco_st_inst|asj_nco_mob_w:blk1|data_tmp~53
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|dffpipe_9d9:wraclr|dffe11a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|valid_wrreq~1
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 56 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 32 registers into blocks of type Embedded multiplier output
    Extra Info: Created 12 register duplicates
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |fast_fft|reset_fft~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |fast_fft|reset_nco_hann~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |fast_fft|reset_all~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |fast_fft|sincos:sc|res_get~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |fast_fft|reset_fifo~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |fast_fft|fifo32:fifo32_inst|dcfifo:dcfifo_component|dcfifo_i0i1:auto_generated|dffpipe_9d9:wraclr|dffe11a[0]~clkctrl
        Info: Signal not critical. No action is required
    Info: Found 6 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 14 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:03:09
Info: Fitter preparation operations ending: elapsed time is 00:03:44
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:47
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:41
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic replication
Info: Physical synthesis algorithm logic replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:18
Info: Slack time is 1.964 ns between source register "reset_all" and destination register "sincos:sc|res_get"
    Info: + Largest register to register requirement is 3.926 ns
    Info:   Shortest clock path from clock "sclk" to destination register is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'sclk'
        Info: 2: + IC(0.000 ns) + CELL(0.824 ns) = 0.824 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'sclk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.014 ns; Loc. = Unassigned; Fanout = 7010; COMB Node = 'sclk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 2.945 ns; Loc. = Unassigned; Fanout = 36; REG Node = 'sincos:sc|res_get'
        Info: Total cell delay = 1.504 ns ( 51.07 % )
        Info: Total interconnect delay = 1.441 ns ( 48.93 % )
    Info:   Longest clock path from clock "sclk" to destination register is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'sclk'
        Info: 2: + IC(0.000 ns) + CELL(0.824 ns) = 0.824 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'sclk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.014 ns; Loc. = Unassigned; Fanout = 7010; COMB Node = 'sclk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 2.945 ns; Loc. = Unassigned; Fanout = 36; REG Node = 'sincos:sc|res_get'
        Info: Total cell delay = 1.504 ns ( 51.07 % )
        Info: Total interconnect delay = 1.441 ns ( 48.93 % )
    Info:   Shortest clock path from clock "sclk" to source register is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'sclk'
        Info: 2: + IC(0.000 ns) + CELL(0.824 ns) = 0.824 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'sclk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.014 ns; Loc. = Unassigned; Fanout = 7010; COMB Node = 'sclk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 2.945 ns; Loc. = Unassigned; Fanout = 1734; REG Node = 'reset_all'
        Info: Total cell delay = 1.504 ns ( 51.07 % )
        Info: Total interconnect delay = 1.441 ns ( 48.93 % )
    Info:   Longest clock path from clock "sclk" to source register is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'sclk'
        Info: 2: + IC(0.000 ns) + CELL(0.824 ns) = 0.824 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'sclk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.014 ns; Loc. = Unassigned; Fanout = 7010; COMB Node = 'sclk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 2.945 ns; Loc. = Unassigned; Fanout = 1734; REG Node = 'reset_all'
        Info: Total cell delay = 1.504 ns ( 51.07 % )
        Info: Total interconnect delay = 1.441 ns ( 48.93 % )
    Info:   Micro clock to output delay of source is 0.261 ns
    Info:   Micro setup delay of destination is -0.021 ns
    Info: - Longest register to register delay is 1.962 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1734; REG Node = 'reset_all'
        Info: 2: + IC(1.847 ns) + CELL(0.115 ns) = 1.962 ns; Loc. = Unassigned; Fanout = 36; REG Node = 'sincos:sc|res_get'
        Info: Total cell delay = 0.115 ns ( 5.86 % )
        Info: Total interconnect delay = 1.847 ns ( 94.14 % )
Info: Estimated most critical path is register to register delay of 1.962 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X29_Y3_N0; Fanout = 1734; REG Node = 'reset_all'
    Info: 2: + IC(1.847 ns) + CELL(0.115 ns) = 1.962 ns; Loc. = LAB_X40_Y1_N0; Fanout = 36; REG Node = 'sincos:sc|res_get'
    Info: Total cell delay = 0.115 ns ( 5.86 % )
    Info: Total interconnect delay = 1.847 ns ( 94.14 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 26% of the available device resources
    Info: Peak interconnect usage is 46% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:29
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Fitter merged 2 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M9K_X22_Y31_N0 contains the following logical RAM slices
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a0
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a1
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a2
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a3
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a4
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a5
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a6
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a7
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a8
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a9
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a10
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a11
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a12
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a13
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a14
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a15
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a0
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a1
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a2
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a3
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a4
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a5
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a6
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a7
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a8
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a9
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a10
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a11
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a12
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a13
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a14
            Info: RAM slice: nco:hann_c|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a15
        Info: Physical RAM block M9K_X33_Y1_N0 contains the following logical RAM slices
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a0
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a1
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a2
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a3
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a4
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a5
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a6
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a7
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a8
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a9
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a10
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a11
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a12
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a13
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a14
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_gv81:auto_generated|ram_block1a15
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a0
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a1
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a2
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a3
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a4
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a5
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a6
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a7
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a8
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a9
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a10
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a11
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a12
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a13
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a14
            Info: RAM slice: sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_bv81:auto_generated|ram_block1a15
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 51 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces
    Info: Pin flagb uses I/O standard 3.3-V LVCMOS at 159
    Info: Pin k13 uses I/O standard 3.3-V LVCMOS at 34
    Info: Pin ramd0[0] uses I/O standard 3.3-V LVCMOS at 188
    Info: Pin ramd0[1] uses I/O standard 3.3-V LVCMOS at 186
    Info: Pin ramd0[2] uses I/O standard 3.3-V LVCMOS at 185
    Info: Pin ramd0[3] uses I/O standard 3.3-V LVCMOS at 176
    Info: Pin ramd0[4] uses I/O standard 3.3-V LVCMOS at 173
    Info: Pin ramd0[5] uses I/O standard 3.3-V LVCMOS at 177
    Info: Pin ramd0[6] uses I/O standard 3.3-V LVCMOS at 187
    Info: Pin ramd0[7] uses I/O standard 3.3-V LVCMOS at 189
    Info: Pin ramd0[8] uses I/O standard 3.3-V LVCMOS at 230
    Info: Pin ramd0[9] uses I/O standard 3.3-V LVCMOS at 224
    Info: Pin ramd0[10] uses I/O standard 3.3-V LVCMOS at 219
    Info: Pin ramd0[11] uses I/O standard 3.3-V LVCMOS at 217
    Info: Pin ramd0[12] uses I/O standard 3.3-V LVCMOS at 218
    Info: Pin ramd0[13] uses I/O standard 3.3-V LVCMOS at 221
    Info: Pin ramd0[14] uses I/O standard 3.3-V LVCMOS at 223
    Info: Pin ramd0[15] uses I/O standard 3.3-V LVCMOS at 226
    Info: Pin ramd1[0] uses I/O standard 3.3-V LVCMOS at 110
    Info: Pin ramd1[1] uses I/O standard 3.3-V LVCMOS at 112
    Info: Pin ramd1[2] uses I/O standard 3.3-V LVCMOS at 117
    Info: Pin ramd1[3] uses I/O standard 3.3-V LVCMOS at 119
    Info: Pin ramd1[4] uses I/O standard 3.3-V LVCMOS at 118
    Info: Pin ramd1[5] uses I/O standard 3.3-V LVCMOS at 114
    Info: Pin ramd1[6] uses I/O standard 3.3-V LVCMOS at 113
    Info: Pin ramd1[7] uses I/O standard 3.3-V LVCMOS at 111
    Info: Pin ramd1[8] uses I/O standard 3.3-V LVCMOS at 78
    Info: Pin ramd1[9] uses I/O standard 3.3-V LVCMOS at 81
    Info: Pin ramd1[10] uses I/O standard 3.3-V LVCMOS at 83
    Info: Pin ramd1[11] uses I/O standard 3.3-V LVCMOS at 87
    Info: Pin ramd1[12] uses I/O standard 3.3-V LVCMOS at 84
    Info: Pin ramd1[13] uses I/O standard 3.3-V LVCMOS at 82
    Info: Pin ramd1[14] uses I/O standard 3.3-V LVCMOS at 80
    Info: Pin ramd1[15] uses I/O standard 3.3-V LVCMOS at 76
    Info: Pin ifclk uses I/O standard 3.3-V LVCMOS at 152
    Info: Pin flaga uses I/O standard 3.3-V LVCMOS at 160
    Info: Pin pe6 uses I/O standard 3.3-V LVCMOS at 143
    Info: Pin pe7 uses I/O standard 3.3-V LVCMOS at 142
    Info: Pin pe5 uses I/O standard 3.3-V LVCMOS at 144
    Info: Pin adc_data[0] uses I/O standard 3.3-V LVCMOS at 39
    Info: Pin adc_data[1] uses I/O standard 3.3-V LVCMOS at 38
    Info: Pin adc_data[2] uses I/O standard 3.3-V LVCMOS at 37
    Info: Pin adc_data[3] uses I/O standard 3.3-V LVCMOS at 22
    Info: Pin adc_data[4] uses I/O standard 3.3-V LVCMOS at 21
    Info: Pin adc_data[5] uses I/O standard 3.3-V LVCMOS at 18
    Info: Pin adc_data[6] uses I/O standard 3.3-V LVCMOS at 14
    Info: Pin adc_data[7] uses I/O standard 3.3-V LVCMOS at 13
    Info: Pin adc_data[8] uses I/O standard 3.3-V LVCMOS at 12
    Info: Pin adc_data[9] uses I/O standard 3.3-V LVCMOS at 9
    Info: Pin adc_data[10] uses I/O standard 3.3-V LVCMOS at 6
    Info: Pin adc_data[11] uses I/O standard 3.3-V LVCMOS at 5
Warning: Following 32 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin ramd0[0] has a permanently enabled output enable
    Info: Pin ramd0[1] has a permanently enabled output enable
    Info: Pin ramd0[2] has a permanently enabled output enable
    Info: Pin ramd0[3] has a permanently enabled output enable
    Info: Pin ramd0[4] has a permanently enabled output enable
    Info: Pin ramd0[5] has a permanently enabled output enable
    Info: Pin ramd0[6] has a permanently enabled output enable
    Info: Pin ramd0[7] has a permanently enabled output enable
    Info: Pin ramd0[8] has a permanently enabled output enable
    Info: Pin ramd0[9] has a permanently enabled output enable
    Info: Pin ramd0[10] has a permanently enabled output enable
    Info: Pin ramd0[11] has a permanently enabled output enable
    Info: Pin ramd0[12] has a permanently enabled output enable
    Info: Pin ramd0[13] has a permanently enabled output enable
    Info: Pin ramd0[14] has a permanently enabled output enable
    Info: Pin ramd0[15] has a permanently enabled output enable
    Info: Pin ramd1[0] has a permanently enabled output enable
    Info: Pin ramd1[1] has a permanently enabled output enable
    Info: Pin ramd1[2] has a permanently enabled output enable
    Info: Pin ramd1[3] has a permanently enabled output enable
    Info: Pin ramd1[4] has a permanently enabled output enable
    Info: Pin ramd1[5] has a permanently enabled output enable
    Info: Pin ramd1[6] has a permanently enabled output enable
    Info: Pin ramd1[7] has a permanently enabled output enable
    Info: Pin ramd1[8] has a permanently enabled output enable
    Info: Pin ramd1[9] has a permanently enabled output enable
    Info: Pin ramd1[10] has a permanently enabled output enable
    Info: Pin ramd1[11] has a permanently enabled output enable
    Info: Pin ramd1[12] has a permanently enabled output enable
    Info: Pin ramd1[13] has a permanently enabled output enable
    Info: Pin ramd1[14] has a permanently enabled output enable
    Info: Pin ramd1[15] has a permanently enabled output enable
Warning: Following 85 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin slrd has GND driving its datain port
    Info: Pin ds has GND driving its datain port
    Info: Pin lclk has GND driving its datain port
    Info: Pin clk595 has GND driving its datain port
    Info: Pin rama0[0] has GND driving its datain port
    Info: Pin rama0[1] has GND driving its datain port
    Info: Pin rama0[2] has GND driving its datain port
    Info: Pin rama0[3] has GND driving its datain port
    Info: Pin rama0[4] has GND driving its datain port
    Info: Pin rama0[5] has GND driving its datain port
    Info: Pin rama0[6] has GND driving its datain port
    Info: Pin rama0[7] has GND driving its datain port
    Info: Pin rama0[8] has GND driving its datain port
    Info: Pin rama0[9] has GND driving its datain port
    Info: Pin rama0[10] has GND driving its datain port
    Info: Pin rama0[11] has GND driving its datain port
    Info: Pin rama0[12] has GND driving its datain port
    Info: Pin rama0[13] has GND driving its datain port
    Info: Pin rama0[14] has GND driving its datain port
    Info: Pin rama0[15] has GND driving its datain port
    Info: Pin rama0[16] has GND driving its datain port
    Info: Pin rama0[17] has GND driving its datain port
    Info: Pin rama0[18] has GND driving its datain port
    Info: Pin rama1[0] has GND driving its datain port
    Info: Pin rama1[1] has GND driving its datain port
    Info: Pin rama1[2] has GND driving its datain port
    Info: Pin rama1[3] has GND driving its datain port
    Info: Pin rama1[4] has GND driving its datain port
    Info: Pin rama1[5] has GND driving its datain port
    Info: Pin rama1[6] has GND driving its datain port
    Info: Pin rama1[7] has GND driving its datain port
    Info: Pin rama1[8] has GND driving its datain port
    Info: Pin rama1[9] has GND driving its datain port
    Info: Pin rama1[10] has GND driving its datain port
    Info: Pin rama1[11] has GND driving its datain port
    Info: Pin rama1[12] has GND driving its datain port
    Info: Pin rama1[13] has GND driving its datain port
    Info: Pin rama1[14] has GND driving its datain port
    Info: Pin rama1[15] has GND driving its datain port
    Info: Pin rama1[16] has GND driving its datain port
    Info: Pin rama1[17] has GND driving its datain port
    Info: Pin rama1[18] has GND driving its datain port
    Info: Pin ramoe0 has VCC driving its datain port
    Info: Pin ramoe1 has VCC driving its datain port
    Info: Pin ramwe0 has VCC driving its datain port
    Info: Pin ramwe1 has VCC driving its datain port
    Info: Pin chan has GND driving its datain port
    Info: Pin k14 has GND driving its datain port
    Info: Pin k15 has GND driving its datain port
    Info: Pin k16 has GND driving its datain port
    Info: Pin k17 has GND driving its datain port
    Info: Pin k21 has GND driving its datain port
    Info: Pin k23 has GND driving its datain port
    Info: Pin ramd0[0] has GND driving its datain port
    Info: Pin ramd0[1] has GND driving its datain port
    Info: Pin ramd0[2] has GND driving its datain port
    Info: Pin ramd0[3] has GND driving its datain port
    Info: Pin ramd0[4] has GND driving its datain port
    Info: Pin ramd0[5] has GND driving its datain port
    Info: Pin ramd0[6] has GND driving its datain port
    Info: Pin ramd0[7] has GND driving its datain port
    Info: Pin ramd0[8] has GND driving its datain port
    Info: Pin ramd0[9] has GND driving its datain port
    Info: Pin ramd0[10] has GND driving its datain port
    Info: Pin ramd0[11] has GND driving its datain port
    Info: Pin ramd0[12] has GND driving its datain port
    Info: Pin ramd0[13] has GND driving its datain port
    Info: Pin ramd0[14] has GND driving its datain port
    Info: Pin ramd0[15] has GND driving its datain port
    Info: Pin ramd1[0] has GND driving its datain port
    Info: Pin ramd1[1] has GND driving its datain port
    Info: Pin ramd1[2] has GND driving its datain port
    Info: Pin ramd1[3] has GND driving its datain port
    Info: Pin ramd1[4] has GND driving its datain port
    Info: Pin ramd1[5] has GND driving its datain port
    Info: Pin ramd1[6] has GND driving its datain port
    Info: Pin ramd1[7] has GND driving its datain port
    Info: Pin ramd1[8] has GND driving its datain port
    Info: Pin ramd1[9] has GND driving its datain port
    Info: Pin ramd1[10] has GND driving its datain port
    Info: Pin ramd1[11] has GND driving its datain port
    Info: Pin ramd1[12] has GND driving its datain port
    Info: Pin ramd1[13] has GND driving its datain port
    Info: Pin ramd1[14] has GND driving its datain port
    Info: Pin ramd1[15] has GND driving its datain port
Info: Generated suppressed messages file D:/ADC/asvm12120_fft_fast/Quartus/fast_fft/fast_fft.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 439 megabytes
    Info: Processing ended: Wed Jul 14 16:56:26 2010
    Info: Elapsed time: 00:06:53
    Info: Total CPU time (on all processors): 00:07:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ADC/asvm12120_fft_fast/Quartus/fast_fft/fast_fft.fit.smsg.


