Classic Timing Analyzer report for finalPoject
Sat Dec 03 12:37:37 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                            ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; -0.062 ns                        ; cf_load                         ; controller:inst2|nstate.S1_386          ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 22.994 ns                        ; controller:inst2|mux_select1[0] ; test0[0]                                ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 14.439 ns                        ; din[6]                          ; demux1to12:inst|Data_out9[6]            ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 32.67 MHz ( period = 30.607 ns ) ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S12     ; controller:inst2|reg96_ld               ; clk        ; clk      ; 39           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                 ;                                         ;            ;          ; 39           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cf_load         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 32.67 MHz ( period = 30.607 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.751 ns               ;
; N/A                                     ; 32.67 MHz ( period = 30.607 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.751 ns               ;
; N/A                                     ; 32.67 MHz ( period = 30.607 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.751 ns               ;
; N/A                                     ; 32.82 MHz ( period = 30.472 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.610 ns               ;
; N/A                                     ; 32.82 MHz ( period = 30.472 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.610 ns               ;
; N/A                                     ; 32.82 MHz ( period = 30.472 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.610 ns               ;
; N/A                                     ; 33.18 MHz ( period = 30.140 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.284 ns               ;
; N/A                                     ; 33.31 MHz ( period = 30.017 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.161 ns               ;
; N/A                                     ; 33.45 MHz ( period = 29.894 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.038 ns               ;
; N/A                                     ; 33.51 MHz ( period = 29.845 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.983 ns               ;
; N/A                                     ; 33.51 MHz ( period = 29.844 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.988 ns               ;
; N/A                                     ; 33.51 MHz ( period = 29.844 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.988 ns               ;
; N/A                                     ; 33.65 MHz ( period = 29.722 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.860 ns               ;
; N/A                                     ; 33.78 MHz ( period = 29.599 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.737 ns               ;
; N/A                                     ; 34.37 MHz ( period = 29.097 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.235 ns               ;
; N/A                                     ; 34.51 MHz ( period = 28.980 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 21.124 ns               ;
; N/A                                     ; 34.65 MHz ( period = 28.857 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 21.001 ns               ;
; N/A                                     ; 34.92 MHz ( period = 28.637 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 20.775 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.099 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 20.276 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.099 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 20.276 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.099 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 20.276 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.098 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 20.279 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.098 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 20.279 ns               ;
; N/A                                     ; 35.59 MHz ( period = 28.098 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 20.279 ns               ;
; N/A                                     ; 35.62 MHz ( period = 28.074 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[5]  ; clk        ; clk      ; None                        ; None                      ; 20.218 ns               ;
; N/A                                     ; 35.78 MHz ( period = 27.951 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[4]  ; clk        ; clk      ; None                        ; None                      ; 20.095 ns               ;
; N/A                                     ; 36.19 MHz ( period = 27.631 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 19.812 ns               ;
; N/A                                     ; 36.35 MHz ( period = 27.508 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 19.689 ns               ;
; N/A                                     ; 36.40 MHz ( period = 27.472 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 19.649 ns               ;
; N/A                                     ; 36.46 MHz ( period = 27.426 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 19.564 ns               ;
; N/A                                     ; 36.52 MHz ( period = 27.385 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 19.566 ns               ;
; N/A                                     ; 36.56 MHz ( period = 27.349 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 19.526 ns               ;
; N/A                                     ; 36.58 MHz ( period = 27.335 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 19.516 ns               ;
; N/A                                     ; 36.58 MHz ( period = 27.335 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 19.516 ns               ;
; N/A                                     ; 36.63 MHz ( period = 27.303 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 19.441 ns               ;
; N/A                                     ; 36.73 MHz ( period = 27.226 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 19.403 ns               ;
; N/A                                     ; 36.99 MHz ( period = 27.037 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 19.214 ns               ;
; N/A                                     ; 36.99 MHz ( period = 27.037 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 19.214 ns               ;
; N/A                                     ; 37.04 MHz ( period = 26.995 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[3]  ; clk        ; clk      ; None                        ; None                      ; 19.139 ns               ;
; N/A                                     ; 37.71 MHz ( period = 26.520 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[5]  ; clk        ; clk      ; None                        ; None                      ; 18.658 ns               ;
; N/A                                     ; 37.78 MHz ( period = 26.471 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 18.652 ns               ;
; N/A                                     ; 37.88 MHz ( period = 26.397 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[4]  ; clk        ; clk      ; None                        ; None                      ; 18.535 ns               ;
; N/A                                     ; 37.95 MHz ( period = 26.348 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 18.529 ns               ;
; N/A                                     ; 38.21 MHz ( period = 26.173 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 18.350 ns               ;
; N/A                                     ; 38.39 MHz ( period = 26.050 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 18.227 ns               ;
; N/A                                     ; 38.71 MHz ( period = 25.833 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 25.124 ns               ;
; N/A                                     ; 38.71 MHz ( period = 25.833 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 25.124 ns               ;
; N/A                                     ; 38.71 MHz ( period = 25.833 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 25.124 ns               ;
; N/A                                     ; 39.12 MHz ( period = 25.565 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[5]  ; clk        ; clk      ; None                        ; None                      ; 17.746 ns               ;
; N/A                                     ; 39.31 MHz ( period = 25.442 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[4]  ; clk        ; clk      ; None                        ; None                      ; 17.623 ns               ;
; N/A                                     ; 39.31 MHz ( period = 25.441 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[3]  ; clk        ; clk      ; None                        ; None                      ; 17.579 ns               ;
; N/A                                     ; 39.53 MHz ( period = 25.300 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[2]  ; clk        ; clk      ; None                        ; None                      ; 17.444 ns               ;
; N/A                                     ; 39.58 MHz ( period = 25.267 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[5]  ; clk        ; clk      ; None                        ; None                      ; 17.444 ns               ;
; N/A                                     ; 39.67 MHz ( period = 25.206 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 24.497 ns               ;
; N/A                                     ; 39.77 MHz ( period = 25.144 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[4]  ; clk        ; clk      ; None                        ; None                      ; 17.321 ns               ;
; N/A                                     ; 39.87 MHz ( period = 25.083 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 24.374 ns               ;
; N/A                                     ; 40.06 MHz ( period = 24.960 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 24.251 ns               ;
; N/A                                     ; 40.84 MHz ( period = 24.486 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[3]  ; clk        ; clk      ; None                        ; None                      ; 16.667 ns               ;
; N/A                                     ; 40.89 MHz ( period = 24.458 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 23.749 ns               ;
; N/A                                     ; 41.19 MHz ( period = 24.276 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 23.567 ns               ;
; N/A                                     ; 41.19 MHz ( period = 24.276 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 23.567 ns               ;
; N/A                                     ; 41.19 MHz ( period = 24.276 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 23.567 ns               ;
; N/A                                     ; 41.34 MHz ( period = 24.188 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[3]  ; clk        ; clk      ; None                        ; None                      ; 16.365 ns               ;
; N/A                                     ; 41.37 MHz ( period = 24.174 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 23.465 ns               ;
; N/A                                     ; 41.37 MHz ( period = 24.174 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 23.465 ns               ;
; N/A                                     ; 41.37 MHz ( period = 24.174 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 23.465 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.038 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 23.329 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.038 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 23.329 ns               ;
; N/A                                     ; 41.60 MHz ( period = 24.038 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 23.329 ns               ;
; N/A                                     ; 41.67 MHz ( period = 23.998 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 23.289 ns               ;
; N/A                                     ; 41.80 MHz ( period = 23.923 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 23.214 ns               ;
; N/A                                     ; 41.80 MHz ( period = 23.923 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 23.214 ns               ;
; N/A                                     ; 41.80 MHz ( period = 23.923 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 23.214 ns               ;
; N/A                                     ; 42.11 MHz ( period = 23.746 ns )                    ; controller:inst2|mux_select1[1] ; MAC:inst4|dontCareFilter:inst2|dout[2]  ; clk        ; clk      ; None                        ; None                      ; 15.884 ns               ;
; N/A                                     ; 42.13 MHz ( period = 23.737 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 23.028 ns               ;
; N/A                                     ; 42.31 MHz ( period = 23.635 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.926 ns               ;
; N/A                                     ; 42.35 MHz ( period = 23.614 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.905 ns               ;
; N/A                                     ; 42.52 MHz ( period = 23.518 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.809 ns               ;
; N/A                                     ; 42.52 MHz ( period = 23.518 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.809 ns               ;
; N/A                                     ; 42.52 MHz ( period = 23.518 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.809 ns               ;
; N/A                                     ; 42.53 MHz ( period = 23.512 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.803 ns               ;
; N/A                                     ; 42.56 MHz ( period = 23.499 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.790 ns               ;
; N/A                                     ; 42.57 MHz ( period = 23.491 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.782 ns               ;
; N/A                                     ; 42.63 MHz ( period = 23.456 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.747 ns               ;
; N/A                                     ; 42.69 MHz ( period = 23.422 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.713 ns               ;
; N/A                                     ; 42.69 MHz ( period = 23.422 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.713 ns               ;
; N/A                                     ; 42.69 MHz ( period = 23.422 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.713 ns               ;
; N/A                                     ; 42.76 MHz ( period = 23.389 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.680 ns               ;
; N/A                                     ; 42.78 MHz ( period = 23.376 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.667 ns               ;
; N/A                                     ; 42.86 MHz ( period = 23.333 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.624 ns               ;
; N/A                                     ; 42.89 MHz ( period = 23.318 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.609 ns               ;
; N/A                                     ; 42.89 MHz ( period = 23.318 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.609 ns               ;
; N/A                                     ; 42.89 MHz ( period = 23.318 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.609 ns               ;
; N/A                                     ; 43.01 MHz ( period = 23.253 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.544 ns               ;
; N/A                                     ; 43.08 MHz ( period = 23.211 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.502 ns               ;
; N/A                                     ; 43.08 MHz ( period = 23.211 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.502 ns               ;
; N/A                                     ; 43.08 MHz ( period = 23.211 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.502 ns               ;
; N/A                                     ; 43.08 MHz ( period = 23.210 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.501 ns               ;
; N/A                                     ; 43.11 MHz ( period = 23.195 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.486 ns               ;
; N/A                                     ; 43.11 MHz ( period = 23.195 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.486 ns               ;
; N/A                                     ; 43.11 MHz ( period = 23.195 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.486 ns               ;
; N/A                                     ; 43.18 MHz ( period = 23.160 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 22.451 ns               ;
; N/A                                     ; 43.18 MHz ( period = 23.160 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 22.451 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.107 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.398 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.107 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.398 ns               ;
; N/A                                     ; 43.28 MHz ( period = 23.107 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.398 ns               ;
; N/A                                     ; 43.49 MHz ( period = 22.993 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.284 ns               ;
; N/A                                     ; 43.49 MHz ( period = 22.993 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.284 ns               ;
; N/A                                     ; 43.49 MHz ( period = 22.993 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.284 ns               ;
; N/A                                     ; 43.50 MHz ( period = 22.989 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 22.280 ns               ;
; N/A                                     ; 43.52 MHz ( period = 22.979 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.270 ns               ;
; N/A                                     ; 43.56 MHz ( period = 22.958 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[1]  ; clk        ; clk      ; None                        ; None                      ; 15.102 ns               ;
; N/A                                     ; 43.66 MHz ( period = 22.903 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.194 ns               ;
; N/A                                     ; 43.66 MHz ( period = 22.903 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.194 ns               ;
; N/A                                     ; 43.66 MHz ( period = 22.903 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.194 ns               ;
; N/A                                     ; 43.69 MHz ( period = 22.887 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 22.178 ns               ;
; N/A                                     ; 43.75 MHz ( period = 22.856 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.147 ns               ;
; N/A                                     ; 43.76 MHz ( period = 22.851 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.142 ns               ;
; N/A                                     ; 43.87 MHz ( period = 22.795 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.086 ns               ;
; N/A                                     ; 43.88 MHz ( period = 22.791 ns )                    ; controller:inst2|mux_select1[2] ; MAC:inst4|dontCareFilter:inst2|dout[2]  ; clk        ; clk      ; None                        ; None                      ; 14.972 ns               ;
; N/A                                     ; 43.95 MHz ( period = 22.751 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 22.042 ns               ;
; N/A                                     ; 43.97 MHz ( period = 22.744 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 22.035 ns               ;
; N/A                                     ; 43.99 MHz ( period = 22.733 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 22.024 ns               ;
; N/A                                     ; 44.00 MHz ( period = 22.728 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 22.019 ns               ;
; N/A                                     ; 44.00 MHz ( period = 22.728 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 22.019 ns               ;
; N/A                                     ; 44.00 MHz ( period = 22.728 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 22.019 ns               ;
; N/A                                     ; 44.00 MHz ( period = 22.728 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 22.019 ns               ;
; N/A                                     ; 44.00 MHz ( period = 22.727 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 22.018 ns               ;
; N/A                                     ; 44.11 MHz ( period = 22.672 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.963 ns               ;
; N/A                                     ; 44.14 MHz ( period = 22.656 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.947 ns               ;
; N/A                                     ; 44.17 MHz ( period = 22.641 ns )                    ; reg96bitV:inst18|Dout4[5]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.932 ns               ;
; N/A                                     ; 44.17 MHz ( period = 22.641 ns )                    ; reg96bitV:inst18|Dout4[5]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.932 ns               ;
; N/A                                     ; 44.17 MHz ( period = 22.641 ns )                    ; reg96bitV:inst18|Dout4[5]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.932 ns               ;
; N/A                                     ; 44.21 MHz ( period = 22.621 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.912 ns               ;
; N/A                                     ; 44.24 MHz ( period = 22.605 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.896 ns               ;
; N/A                                     ; 44.27 MHz ( period = 22.588 ns )                    ; reg96bitV:inst18|Dout5[4]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.879 ns               ;
; N/A                                     ; 44.31 MHz ( period = 22.568 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.859 ns               ;
; N/A                                     ; 44.34 MHz ( period = 22.555 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.846 ns               ;
; N/A                                     ; 44.34 MHz ( period = 22.555 ns )                    ; reg96bitV:inst18|Dout12[0]      ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.846 ns               ;
; N/A                                     ; 44.35 MHz ( period = 22.549 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.840 ns               ;
; N/A                                     ; 44.38 MHz ( period = 22.533 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.824 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.498 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.789 ns               ;
; N/A                                     ; 44.46 MHz ( period = 22.493 ns )                    ; controller:inst2|mux_select1[3] ; MAC:inst4|dontCareFilter:inst2|dout[2]  ; clk        ; clk      ; None                        ; None                      ; 14.670 ns               ;
; N/A                                     ; 44.47 MHz ( period = 22.486 ns )                    ; reg96bitV:inst18|Dout9[3]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.777 ns               ;
; N/A                                     ; 44.54 MHz ( period = 22.454 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.745 ns               ;
; N/A                                     ; 44.54 MHz ( period = 22.454 ns )                    ; reg96bitV:inst18|Dout3[5]       ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 21.745 ns               ;
; N/A                                     ; 44.55 MHz ( period = 22.448 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.739 ns               ;
; N/A                                     ; 44.55 MHz ( period = 22.448 ns )                    ; reg96bitV:inst18|Dout5[0]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.739 ns               ;
; N/A                                     ; 44.55 MHz ( period = 22.445 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.736 ns               ;
; N/A                                     ; 44.57 MHz ( period = 22.436 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.727 ns               ;
; N/A                                     ; 44.62 MHz ( period = 22.410 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.701 ns               ;
; N/A                                     ; 44.64 MHz ( period = 22.399 ns )                    ; reg96bitV:inst18|Dout8[0]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.690 ns               ;
; N/A                                     ; 44.64 MHz ( period = 22.399 ns )                    ; reg96bitV:inst18|Dout8[0]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.690 ns               ;
; N/A                                     ; 44.64 MHz ( period = 22.399 ns )                    ; reg96bitV:inst18|Dout8[0]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.690 ns               ;
; N/A                                     ; 44.74 MHz ( period = 22.350 ns )                    ; reg96bitV:inst18|Dout5[3]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.641 ns               ;
; N/A                                     ; 44.78 MHz ( period = 22.331 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.622 ns               ;
; N/A                                     ; 44.80 MHz ( period = 22.322 ns )                    ; reg96bitV:inst18|Dout12[4]      ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.613 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.313 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.604 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.309 ns )                    ; reg96bitV:inst18|Dout3[1]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.309 ns )                    ; reg96bitV:inst18|Dout3[1]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.309 ns )                    ; reg96bitV:inst18|Dout3[1]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.296 ns )                    ; reg96bitV:inst18|Dout12[5]      ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.587 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.296 ns )                    ; reg96bitV:inst18|Dout12[5]      ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.587 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.296 ns )                    ; reg96bitV:inst18|Dout12[5]      ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.587 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.296 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 21.587 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.288 ns )                    ; reg96bitV:inst18|Dout8[5]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.579 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.288 ns )                    ; reg96bitV:inst18|Dout8[5]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.579 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.288 ns )                    ; reg96bitV:inst18|Dout8[5]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.579 ns               ;
; N/A                                     ; 44.89 MHz ( period = 22.278 ns )                    ; reg96bitV:inst18|Dout3[2]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.569 ns               ;
; N/A                                     ; 44.89 MHz ( period = 22.278 ns )                    ; reg96bitV:inst18|Dout3[2]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.569 ns               ;
; N/A                                     ; 44.89 MHz ( period = 22.278 ns )                    ; reg96bitV:inst18|Dout3[2]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.569 ns               ;
; N/A                                     ; 44.98 MHz ( period = 22.231 ns )                    ; reg96bitV:inst18|Dout4[3]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.522 ns               ;
; N/A                                     ; 45.03 MHz ( period = 22.208 ns )                    ; reg96bitV:inst18|Dout8[4]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.499 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.190 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.481 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.189 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.480 ns               ;
; N/A                                     ; 45.10 MHz ( period = 22.173 ns )                    ; reg96bitV:inst18|Dout3[0]       ; MAC:inst4|dontCareFilter:inst2|dout[6]  ; clk        ; clk      ; None                        ; None                      ; 21.464 ns               ;
; N/A                                     ; 45.17 MHz ( period = 22.140 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.431 ns               ;
; N/A                                     ; 45.17 MHz ( period = 22.140 ns )                    ; reg96bitV:inst18|Dout4[0]       ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 21.431 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; reg96bitV:inst18|Dout5[1]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.407 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; reg96bitV:inst18|Dout5[1]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.407 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; reg96bitV:inst18|Dout5[1]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.407 ns               ;
; N/A                                     ; 45.23 MHz ( period = 22.111 ns )                    ; controller:inst2|mux_select1[0] ; MAC:inst4|dontCareFilter:inst2|dout[0]  ; clk        ; clk      ; None                        ; None                      ; 14.255 ns               ;
; N/A                                     ; 45.32 MHz ( period = 22.066 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.357 ns               ;
; N/A                                     ; 45.36 MHz ( period = 22.047 ns )                    ; reg96bitV:inst18|Dout9[5]       ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.338 ns               ;
; N/A                                     ; 45.43 MHz ( period = 22.014 ns )                    ; reg96bitV:inst18|Dout4[5]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.305 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.943 ns )                    ; reg96bitV:inst18|Dout12[2]      ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 21.234 ns               ;
; N/A                                     ; 45.58 MHz ( period = 21.941 ns )                    ; reg96bitV:inst18|Dout9[4]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.232 ns               ;
; N/A                                     ; 45.58 MHz ( period = 21.941 ns )                    ; reg96bitV:inst18|Dout9[4]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.232 ns               ;
; N/A                                     ; 45.58 MHz ( period = 21.941 ns )                    ; reg96bitV:inst18|Dout9[4]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.232 ns               ;
; N/A                                     ; 45.60 MHz ( period = 21.932 ns )                    ; reg96bitV:inst18|Dout8[0]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.223 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.908 ns )                    ; reg96bitV:inst18|Dout12[3]      ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 21.199 ns               ;
; N/A                                     ; 45.68 MHz ( period = 21.891 ns )                    ; reg96bitV:inst18|Dout4[5]       ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.182 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.869 ns )                    ; reg96bitV:inst18|Dout9[0]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.160 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.869 ns )                    ; reg96bitV:inst18|Dout9[0]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.160 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.869 ns )                    ; reg96bitV:inst18|Dout9[0]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.160 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.867 ns )                    ; reg96bitV:inst18|Dout4[1]       ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.158 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.867 ns )                    ; reg96bitV:inst18|Dout4[1]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.158 ns               ;
; N/A                                     ; 45.73 MHz ( period = 21.867 ns )                    ; reg96bitV:inst18|Dout4[1]       ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.158 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.842 ns )                    ; reg96bitV:inst18|Dout3[1]       ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.133 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.840 ns )                    ; reg96bitV:inst18|Dout3[3]       ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.131 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                       ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|reg96_ld         ; clk        ; clk      ; None                       ; None                       ; 3.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|reg96_ld         ; clk        ; clk      ; None                       ; None                       ; 3.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|nstate.S2_378    ; clk        ; clk      ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|nstate.S3_370    ; clk        ; clk      ; None                       ; None                       ; 1.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|nstate.S11_306   ; clk        ; clk      ; None                       ; None                       ; 1.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|nstate.S5_354    ; clk        ; clk      ; None                       ; None                       ; 2.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|nstate.S8_330    ; clk        ; clk      ; None                       ; None                       ; 2.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|nstate.S10_314   ; clk        ; clk      ; None                       ; None                       ; 2.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S0_394    ; clk        ; clk      ; None                       ; None                       ; 2.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|nstate.S6_346    ; clk        ; clk      ; None                       ; None                       ; 3.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|nstate.S14_282   ; clk        ; clk      ; None                       ; None                       ; 2.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 4.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S1_386    ; clk        ; clk      ; None                       ; None                       ; 3.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|nstate.S13_290   ; clk        ; clk      ; None                       ; None                       ; 3.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|nstate.S7_338    ; clk        ; clk      ; None                       ; None                       ; 3.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|nstate.S4_362    ; clk        ; clk      ; None                       ; None                       ; 3.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 4.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 4.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|nstate.S9_322    ; clk        ; clk      ; None                       ; None                       ; 3.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 5.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|nstate.S12_298   ; clk        ; clk      ; None                       ; None                       ; 3.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 5.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 5.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 5.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 6.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 6.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 6.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 6.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 6.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 6.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.822 ns                 ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; tsu                                                                                     ;
+-------+--------------+------------+---------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                             ; To Clock ;
+-------+--------------+------------+---------+--------------------------------+----------+
; N/A   ; None         ; -0.062 ns  ; cf_load ; controller:inst2|nstate.S1_386 ; clk      ;
; N/A   ; None         ; -1.575 ns  ; cf_load ; controller:inst2|nstate.S0_394 ; clk      ;
; N/A   ; None         ; -2.004 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A   ; None         ; -4.645 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; cf_load  ;
; N/A   ; None         ; -5.163 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; cf_load  ;
; N/A   ; None         ; -5.276 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; cf_load  ;
; N/A   ; None         ; -5.435 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; cf_load  ;
; N/A   ; None         ; -5.458 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; cf_load  ;
; N/A   ; None         ; -5.471 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; cf_load  ;
; N/A   ; None         ; -5.492 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; cf_load  ;
; N/A   ; None         ; -5.504 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; cf_load  ;
; N/A   ; None         ; -5.546 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; cf_load  ;
; N/A   ; None         ; -5.584 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; cf_load  ;
; N/A   ; None         ; -5.607 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; cf_load  ;
; N/A   ; None         ; -5.629 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; cf_load  ;
; N/A   ; None         ; -5.700 ns  ; din[7]  ; demux1to12:inst|Data_out10[7]  ; cf_load  ;
; N/A   ; None         ; -5.766 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; cf_load  ;
; N/A   ; None         ; -5.791 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; cf_load  ;
; N/A   ; None         ; -5.796 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; cf_load  ;
; N/A   ; None         ; -5.815 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; cf_load  ;
; N/A   ; None         ; -5.863 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; cf_load  ;
; N/A   ; None         ; -5.872 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; cf_load  ;
; N/A   ; None         ; -5.948 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; cf_load  ;
; N/A   ; None         ; -5.966 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; cf_load  ;
; N/A   ; None         ; -5.988 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; cf_load  ;
; N/A   ; None         ; -6.019 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; cf_load  ;
; N/A   ; None         ; -6.028 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; cf_load  ;
; N/A   ; None         ; -6.048 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; cf_load  ;
; N/A   ; None         ; -6.074 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; cf_load  ;
; N/A   ; None         ; -6.113 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A   ; None         ; -6.123 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; cf_load  ;
; N/A   ; None         ; -6.137 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; cf_load  ;
; N/A   ; None         ; -6.189 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; cf_load  ;
; N/A   ; None         ; -6.204 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; cf_load  ;
; N/A   ; None         ; -6.270 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; cf_load  ;
; N/A   ; None         ; -6.304 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; cf_load  ;
; N/A   ; None         ; -6.311 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; cf_load  ;
; N/A   ; None         ; -6.312 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; cf_load  ;
; N/A   ; None         ; -6.341 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; cf_load  ;
; N/A   ; None         ; -6.346 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; cf_load  ;
; N/A   ; None         ; -6.373 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; cf_load  ;
; N/A   ; None         ; -6.378 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; cf_load  ;
; N/A   ; None         ; -6.400 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; cf_load  ;
; N/A   ; None         ; -6.402 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; cf_load  ;
; N/A   ; None         ; -6.413 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; cf_load  ;
; N/A   ; None         ; -6.422 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; cf_load  ;
; N/A   ; None         ; -6.438 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; cf_load  ;
; N/A   ; None         ; -6.439 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; cf_load  ;
; N/A   ; None         ; -6.480 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; cf_load  ;
; N/A   ; None         ; -6.482 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; cf_load  ;
; N/A   ; None         ; -6.524 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; cf_load  ;
; N/A   ; None         ; -6.531 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; cf_load  ;
; N/A   ; None         ; -6.531 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; cf_load  ;
; N/A   ; None         ; -6.538 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; cf_load  ;
; N/A   ; None         ; -6.573 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; cf_load  ;
; N/A   ; None         ; -6.589 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; cf_load  ;
; N/A   ; None         ; -6.594 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; cf_load  ;
; N/A   ; None         ; -6.603 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; cf_load  ;
; N/A   ; None         ; -6.605 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; cf_load  ;
; N/A   ; None         ; -6.631 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A   ; None         ; -6.636 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; cf_load  ;
; N/A   ; None         ; -6.651 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; cf_load  ;
; N/A   ; None         ; -6.667 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; cf_load  ;
; N/A   ; None         ; -6.710 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; cf_load  ;
; N/A   ; None         ; -6.728 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; cf_load  ;
; N/A   ; None         ; -6.742 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; cf_load  ;
; N/A   ; None         ; -6.744 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A   ; None         ; -6.744 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; cf_load  ;
; N/A   ; None         ; -6.745 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; cf_load  ;
; N/A   ; None         ; -6.771 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; cf_load  ;
; N/A   ; None         ; -6.795 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; cf_load  ;
; N/A   ; None         ; -6.808 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; cf_load  ;
; N/A   ; None         ; -6.828 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; cf_load  ;
; N/A   ; None         ; -6.841 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; cf_load  ;
; N/A   ; None         ; -6.843 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; cf_load  ;
; N/A   ; None         ; -6.846 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; cf_load  ;
; N/A   ; None         ; -6.903 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A   ; None         ; -6.910 ns  ; din[2]  ; demux1to12:inst|Data_out10[2]  ; cf_load  ;
; N/A   ; None         ; -6.916 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; cf_load  ;
; N/A   ; None         ; -6.926 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A   ; None         ; -6.930 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; cf_load  ;
; N/A   ; None         ; -6.933 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; cf_load  ;
; N/A   ; None         ; -6.939 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A   ; None         ; -6.941 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; cf_load  ;
; N/A   ; None         ; -6.960 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A   ; None         ; -6.972 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A   ; None         ; -6.989 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; cf_load  ;
; N/A   ; None         ; -7.014 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A   ; None         ; -7.018 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; cf_load  ;
; N/A   ; None         ; -7.052 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A   ; None         ; -7.075 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A   ; None         ; -7.088 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; cf_load  ;
; N/A   ; None         ; -7.097 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A   ; None         ; -7.117 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; cf_load  ;
; N/A   ; None         ; -7.118 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; cf_load  ;
; N/A   ; None         ; -7.143 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; cf_load  ;
; N/A   ; None         ; -7.168 ns  ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A   ; None         ; -7.204 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; cf_load  ;
; N/A   ; None         ; -7.215 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; cf_load  ;
; N/A   ; None         ; -7.234 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A   ; None         ; -7.251 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; cf_load  ;
; N/A   ; None         ; -7.259 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A   ; None         ; -7.264 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A   ; None         ; -7.283 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A   ; None         ; -7.287 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; cf_load  ;
; N/A   ; None         ; -7.308 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; cf_load  ;
; N/A   ; None         ; -7.321 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; cf_load  ;
; N/A   ; None         ; -7.331 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A   ; None         ; -7.333 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; cf_load  ;
; N/A   ; None         ; -7.334 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; cf_load  ;
; N/A   ; None         ; -7.340 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A   ; None         ; -7.352 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; cf_load  ;
; N/A   ; None         ; -7.412 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; cf_load  ;
; N/A   ; None         ; -7.416 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A   ; None         ; -7.428 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; cf_load  ;
; N/A   ; None         ; -7.434 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A   ; None         ; -7.441 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; cf_load  ;
; N/A   ; None         ; -7.456 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A   ; None         ; -7.487 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A   ; None         ; -7.496 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A   ; None         ; -7.497 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; cf_load  ;
; N/A   ; None         ; -7.516 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A   ; None         ; -7.542 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A   ; None         ; -7.591 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A   ; None         ; -7.605 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A   ; None         ; -7.639 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; cf_load  ;
; N/A   ; None         ; -7.657 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A   ; None         ; -7.672 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A   ; None         ; -7.738 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A   ; None         ; -7.772 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A   ; None         ; -7.779 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A   ; None         ; -7.780 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A   ; None         ; -7.803 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; cf_load  ;
; N/A   ; None         ; -7.809 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A   ; None         ; -7.814 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A   ; None         ; -7.841 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A   ; None         ; -7.846 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A   ; None         ; -7.868 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A   ; None         ; -7.870 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A   ; None         ; -7.881 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A   ; None         ; -7.890 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A   ; None         ; -7.906 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A   ; None         ; -7.907 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A   ; None         ; -7.948 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A   ; None         ; -7.950 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A   ; None         ; -7.992 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A   ; None         ; -7.999 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A   ; None         ; -7.999 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A   ; None         ; -8.006 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A   ; None         ; -8.041 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A   ; None         ; -8.057 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A   ; None         ; -8.062 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A   ; None         ; -8.071 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A   ; None         ; -8.073 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A   ; None         ; -8.104 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A   ; None         ; -8.119 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A   ; None         ; -8.135 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A   ; None         ; -8.178 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A   ; None         ; -8.196 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A   ; None         ; -8.210 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A   ; None         ; -8.212 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A   ; None         ; -8.213 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A   ; None         ; -8.239 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A   ; None         ; -8.263 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A   ; None         ; -8.276 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A   ; None         ; -8.296 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A   ; None         ; -8.309 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A   ; None         ; -8.311 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A   ; None         ; -8.314 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A   ; None         ; -8.378 ns  ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A   ; None         ; -8.384 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A   ; None         ; -8.398 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A   ; None         ; -8.401 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A   ; None         ; -8.409 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A   ; None         ; -8.457 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A   ; None         ; -8.486 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A   ; None         ; -8.556 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A   ; None         ; -8.585 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A   ; None         ; -8.586 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A   ; None         ; -8.611 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A   ; None         ; -8.672 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A   ; None         ; -8.683 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A   ; None         ; -8.719 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A   ; None         ; -8.755 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A   ; None         ; -8.776 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A   ; None         ; -8.789 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A   ; None         ; -8.801 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A   ; None         ; -8.802 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A   ; None         ; -8.820 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A   ; None         ; -8.880 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A   ; None         ; -8.896 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A   ; None         ; -8.909 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A   ; None         ; -8.965 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A   ; None         ; -9.107 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A   ; None         ; -9.271 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
+-------+--------------+------------+---------+--------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To           ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+
; N/A                                     ; None                                                ; 22.994 ns  ; controller:inst2|mux_select1[0]      ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 21.905 ns  ; controller:inst2|mux_select1[1]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 21.739 ns  ; controller:inst2|mux_select1[1]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 21.440 ns  ; controller:inst2|mux_select1[1]      ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 21.400 ns  ; controller:inst2|mux_select1[0]      ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 21.380 ns  ; controller:inst2|mux_select1[0]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 21.325 ns  ; controller:inst2|mux_select1[0]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 21.140 ns  ; controller:inst2|mux_select1[0]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 20.927 ns  ; controller:inst2|mux_select1[0]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 20.878 ns  ; controller:inst2|mux_select1[1]      ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 20.701 ns  ; controller:inst2|mux_select1[1]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 20.636 ns  ; controller:inst2|mux_select1[1]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 20.485 ns  ; controller:inst2|mux_select1[2]      ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 20.423 ns  ; controller:inst2|mux_select1[2]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 20.374 ns  ; controller:inst2|mux_select1[1]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 20.187 ns  ; controller:inst2|mux_select1[3]      ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 20.122 ns  ; controller:inst2|mux_select1[0]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 20.062 ns  ; controller:inst2|mux_select1[2]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 20.053 ns  ; controller:inst2|mux_select1[3]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 19.987 ns  ; controller:inst2|mux_select1[3]      ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 19.900 ns  ; controller:inst2|mux_select1[0]      ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.850 ns  ; controller:inst2|mux_select1[0]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 19.532 ns  ; controller:inst2|mux_select1[3]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 19.515 ns  ; controller:inst2|mux_select1[3]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 19.500 ns  ; controller:inst2|mux_select1[1]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 19.477 ns  ; controller:inst2|mux_select1[3]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.442 ns  ; controller:inst2|mux_select1[3]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 19.169 ns  ; controller:inst2|mux_select1[2]      ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 19.119 ns  ; controller:inst2|mux_select1[2]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.003 ns  ; controller:inst2|mux_select1[2]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 18.811 ns  ; controller:inst2|mux_select1[1]      ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.645 ns  ; controller:inst2|mux_select1[1]      ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.498 ns  ; controller:inst2|mux_select1[2]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 18.346 ns  ; controller:inst2|mux_select1[1]      ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.327 ns  ; controller:inst2|mux_select1[3]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 18.306 ns  ; controller:inst2|mux_select1[0]      ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.286 ns  ; controller:inst2|mux_select1[0]      ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.231 ns  ; controller:inst2|mux_select1[0]      ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.046 ns  ; controller:inst2|mux_select1[0]      ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.958 ns  ; controller:inst2|mux_select1[2]      ; test3[2]     ; clk        ;
; N/A                                     ; None                                                ; 17.833 ns  ; controller:inst2|mux_select1[0]      ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.784 ns  ; controller:inst2|mux_select1[1]      ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.607 ns  ; controller:inst2|mux_select1[1]      ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.542 ns  ; controller:inst2|mux_select1[1]      ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.413 ns  ; controller:inst2|mux_select1[2]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 17.391 ns  ; controller:inst2|mux_select1[2]      ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.329 ns  ; controller:inst2|mux_select1[2]      ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.280 ns  ; controller:inst2|mux_select1[1]      ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.266 ns  ; reg96bitV:inst18|Dout3[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 17.093 ns  ; controller:inst2|mux_select1[3]      ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.028 ns  ; controller:inst2|mux_select1[0]      ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.968 ns  ; controller:inst2|mux_select1[2]      ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.959 ns  ; controller:inst2|mux_select1[3]      ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.893 ns  ; controller:inst2|mux_select1[3]      ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.756 ns  ; controller:inst2|mux_select1[0]      ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.700 ns  ; controller:inst2|mux_select1[1]      ; test3[1]     ; clk        ;
; N/A                                     ; None                                                ; 16.695 ns  ; reg96bitV:inst18|Dout5[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 16.438 ns  ; controller:inst2|mux_select1[3]      ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.421 ns  ; controller:inst2|mux_select1[3]      ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.406 ns  ; controller:inst2|mux_select1[1]      ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.383 ns  ; controller:inst2|mux_select1[3]      ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.378 ns  ; controller:inst2|reg96_ld            ; load_in      ; clk        ;
; N/A                                     ; None                                                ; 16.358 ns  ; controller:inst2|mux_select1[0]      ; test3[0]     ; clk        ;
; N/A                                     ; None                                                ; 16.348 ns  ; controller:inst2|mux_select1[3]      ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.310 ns  ; reg96bitV:inst18|Dout3[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 16.296 ns  ; reg96bitV:inst18|Dout9[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 16.260 ns  ; controller:inst2|mux_select1[3]      ; test3[3]     ; clk        ;
; N/A                                     ; None                                                ; 16.160 ns  ; reg96bitV:inst18|Dout5[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 16.075 ns  ; controller:inst2|mux_select1[2]      ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.025 ns  ; controller:inst2|mux_select1[2]      ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.909 ns  ; controller:inst2|mux_select1[2]      ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.784 ns  ; reg96bitV:inst18|Dout4[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 15.705 ns  ; reg96bitV:inst18|Dout12[0]           ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.640 ns  ; reg96bitV:inst18|Dout4[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.598 ns  ; reg96bitV:inst18|Dout5[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.526 ns  ; reg96bitV:inst18|Dout12[4]           ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.449 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; clk        ;
; N/A                                     ; None                                                ; 15.434 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; clk        ;
; N/A                                     ; None                                                ; 15.423 ns  ; reg96bitV:inst18|Dout3[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.412 ns  ; reg96bitV:inst18|Dout8[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.404 ns  ; controller:inst2|mux_select1[2]      ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.368 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; clk        ;
; N/A                                     ; None                                                ; 15.317 ns  ; reg96bitV:inst18|Dout12[3]           ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.295 ns  ; reg96bitV:inst18|Dout5[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.291 ns  ; reg96bitV:inst18|Dout3[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 15.290 ns  ; reg96bitV:inst18|Dout4[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.233 ns  ; controller:inst2|mux_select1[3]      ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.049 ns  ; reg96bitV:inst18|Dout12[2]           ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.981 ns  ; reg96bitV:inst18|Dout4[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 14.864 ns  ; controller:inst2|mux_select1[2]      ; test3[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 14.855 ns  ; reg96bitV:inst18|Dout9[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 14.786 ns  ; reg96bitV:inst18|Dout8[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 14.599 ns  ; reg96bitV:inst18|Dout3[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.378 ns  ; reg96bitV:inst18|Dout5[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 14.360 ns  ; reg96bitV:inst18|Dout9[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.339 ns  ; reg96bitV:inst18|Dout8[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 14.319 ns  ; controller:inst2|mux_select1[2]      ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 14.302 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; clk        ;
; N/A                                     ; None                                                ; 14.256 ns  ; reg96bitV:inst18|Dout9[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 14.086 ns  ; reg96bitV:inst18|Dout12[6]           ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 14.074 ns  ; reg96bitV:inst18|Dout4[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 14.014 ns  ; reg96bitV:inst18|Dout9[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 13.962 ns  ; reg96bitV:inst18|Dout3[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 13.773 ns  ; reg96bitV:inst18|Dout5[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 13.730 ns  ; reg96bitV:inst18|Dout9[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 13.729 ns  ; reg96bitV:inst18|Dout12[5]           ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 13.721 ns  ; reg96bitV:inst18|Dout8[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 13.646 ns  ; reg96bitV:inst18|Dout6[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 13.645 ns  ; reg96bitV:inst18|Dout3[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 13.606 ns  ; controller:inst2|mux_select1[1]      ; test3[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 13.505 ns  ; reg96bitV:inst18|Dout4[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 13.334 ns  ; reg96bitV:inst18|Dout9[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 13.264 ns  ; controller:inst2|mux_select1[0]      ; test3[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 13.186 ns  ; reg96bitV:inst18|Dout12[1]           ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 13.166 ns  ; controller:inst2|mux_select1[3]      ; test3[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 13.141 ns  ; reg96bitV:inst18|Dout7[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.784 ns  ; reg96bitV:inst18|Dout8[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.750 ns  ; reg96bitV:inst18|Dout3[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 12.722 ns  ; reg96bitV:inst18|Dout1[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 12.710 ns  ; reg96bitV:inst18|Dout8[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.653 ns  ; reg96bitV:inst18|Dout5[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 12.610 ns  ; reg96bitV:inst18|Dout9[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.591 ns  ; reg96bitV:inst18|Dout8[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 12.527 ns  ; reg96bitV:inst18|Dout1[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 12.516 ns  ; reg96bitV:inst18|Dout1[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.385 ns  ; reg96bitV:inst18|Dout4[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.355 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; cf_load    ;
; N/A                                     ; None                                                ; 12.350 ns  ; reg96bitV:inst18|Dout5[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 12.340 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; cf_load    ;
; N/A                                     ; None                                                ; 12.274 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; cf_load    ;
; N/A                                     ; None                                                ; 12.217 ns  ; reg96bitV:inst18|Dout2[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 12.198 ns  ; reg96bitV:inst18|Dout1[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.096 ns  ; reg96bitV:inst18|Dout10[4]           ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 12.018 ns  ; reg96bitV:inst18|Dout6[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 12.011 ns  ; reg96bitV:inst18|Dout2[1]            ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.958 ns  ; reg96bitV:inst18|Dout10[0]           ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.823 ns  ; reg96bitV:inst18|Dout6[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.747 ns  ; reg96bitV:inst18|Dout11[5]           ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 11.676 ns  ; reg96bitV:inst18|Dout8[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.602 ns  ; reg96bitV:inst18|Dout2[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 11.453 ns  ; reg96bitV:inst18|Dout11[0]           ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.435 ns  ; reg96bitV:inst18|Dout11[3]           ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.397 ns  ; reg96bitV:inst18|Dout10[2]           ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 11.371 ns  ; reg96bitV:inst18|Dout6[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.319 ns  ; reg96bitV:inst18|Dout1[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.300 ns  ; reg96bitV:inst18|Dout6[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 11.292 ns  ; reg96bitV:inst18|Dout6[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 11.268 ns  ; reg96bitV:inst18|Dout2[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 11.242 ns  ; reg96bitV:inst18|Dout10[5]           ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 11.208 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; cf_load    ;
; N/A                                     ; None                                                ; 11.172 ns  ; reg96bitV:inst18|Dout11[4]           ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.100 ns  ; reg96bitV:inst18|Dout1[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.098 ns  ; reg96bitV:inst18|Dout7[0]            ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.073 ns  ; reg96bitV:inst18|Dout12[0]           ; test1[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.043 ns  ; reg96bitV:inst18|Dout1[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 11.007 ns  ; reg96bitV:inst18|Dout10[6]           ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 10.964 ns  ; reg96bitV:inst18|Dout12[7]           ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 10.930 ns  ; reg96bitV:inst18|Dout10[3]           ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.892 ns  ; reg96bitV:inst18|Dout11[2]           ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 10.873 ns  ; reg96bitV:inst18|Dout4[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 10.859 ns  ; reg96bitV:inst18|Dout7[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 10.721 ns  ; reg96bitV:inst18|Dout6[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 10.714 ns  ; reg96bitV:inst18|Dout12[4]           ; test1[4]     ; clk        ;
; N/A                                     ; None                                                ; 10.611 ns  ; reg96bitV:inst18|Dout11[1]           ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 10.541 ns  ; reg96bitV:inst18|Dout12[2]           ; test1[2]     ; clk        ;
; N/A                                     ; None                                                ; 10.502 ns  ; reg96bitV:inst18|Dout11[6]           ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 10.438 ns  ; reg96bitV:inst18|Dout7[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.397 ns  ; reg96bitV:inst18|Dout2[4]            ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 10.386 ns  ; reg96bitV:inst18|Dout7[6]            ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 10.381 ns  ; reg96bitV:inst18|Dout7[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 10.216 ns  ; reg96bitV:inst18|Dout7[5]            ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 10.165 ns  ; reg96bitV:inst18|Dout2[3]            ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.114 ns  ; reg96bitV:inst18|Dout2[2]            ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 10.106 ns  ; reg96bitV:inst18|Dout10[1]           ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 9.998 ns   ; reg96bitV:inst18|Dout11[7]           ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.968 ns   ; reg96bitV:inst18|Dout3[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 9.926 ns   ; reg96bitV:inst18|Dout6[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.867 ns   ; reg96bitV:inst18|Dout12[6]           ; test1[6]     ; clk        ;
; N/A                                     ; None                                                ; 9.771 ns   ; reg96bitV:inst18|Dout3[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 9.638 ns   ; reg96bitV:inst18|Dout1[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.546 ns   ; reg96bitV:inst18|Dout12[7]           ; test1[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.518 ns   ; MAC:inst4|MAC_Checker:inst1|dout[12] ; MACsqrd[12]  ; clk        ;
; N/A                                     ; None                                                ; 9.493 ns   ; reg96bitV:inst18|Dout10[7]           ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.297 ns   ; reg96bitV:inst18|Dout3[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 9.274 ns   ; MAC:inst4|MAC_Checker:inst1|dout[14] ; MACsqrd[14]  ; clk        ;
; N/A                                     ; None                                                ; 9.236 ns   ; reg96bitV:inst18|Dout3[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 9.220 ns   ; reg96bitV:inst18|Dout3[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 9.170 ns   ; MAC:inst4|MAC_Checker:inst1|dout[11] ; MACsqrd[11]  ; clk        ;
; N/A                                     ; None                                                ; 9.162 ns   ; reg96bitV:inst18|Dout3[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 9.099 ns   ; reg96bitV:inst18|Dout12[1]           ; test1[1]     ; clk        ;
; N/A                                     ; None                                                ; 9.076 ns   ; MAC:inst4|MAC_Checker:inst1|dout[9]  ; MACsqrd[9]   ; clk        ;
; N/A                                     ; None                                                ; 9.002 ns   ; reg96bitV:inst18|Dout7[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 8.982 ns   ; reg96bitV:inst18|Dout12[5]           ; test1[5]     ; clk        ;
; N/A                                     ; None                                                ; 8.979 ns   ; reg96bitV:inst18|Dout12[3]           ; test1[3]     ; clk        ;
; N/A                                     ; None                                                ; 8.818 ns   ; reg96bitV:inst18|Dout3[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 8.728 ns   ; reg96bitV:inst18|Dout2[7]            ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 8.641 ns   ; MAC:inst4|MAC_Checker:inst1|dout[2]  ; MACsqrd[2]   ; clk        ;
; N/A                                     ; None                                                ; 8.591 ns   ; reg96bitV:inst18|Dout3[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 8.516 ns   ; MAC:inst4|MAC_Checker:inst1|dout[3]  ; MACsqrd[3]   ; clk        ;
; N/A                                     ; None                                                ; 8.465 ns   ; MAC:inst4|MAC_Checker:inst1|dout[10] ; MACsqrd[10]  ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;              ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+


+-----------------------------------------------------------------------------------------------+
; th                                                                                            ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                             ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; N/A           ; None        ; 14.439 ns ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A           ; None        ; 13.966 ns ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A           ; None        ; 13.493 ns ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A           ; None        ; 13.398 ns ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A           ; None        ; 13.364 ns ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A           ; None        ; 13.271 ns ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A           ; None        ; 13.206 ns ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A           ; None        ; 13.174 ns ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A           ; None        ; 13.169 ns ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A           ; None        ; 13.145 ns ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A           ; None        ; 13.106 ns ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A           ; None        ; 13.095 ns ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A           ; None        ; 13.078 ns ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A           ; None        ; 13.070 ns ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A           ; None        ; 13.070 ns ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A           ; None        ; 13.044 ns ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A           ; None        ; 13.037 ns ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A           ; None        ; 13.036 ns ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A           ; None        ; 12.963 ns ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A           ; None        ; 12.959 ns ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A           ; None        ; 12.924 ns ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A           ; None        ; 12.923 ns ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A           ; None        ; 12.902 ns ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A           ; None        ; 12.864 ns ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A           ; None        ; 12.855 ns ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A           ; None        ; 12.831 ns ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A           ; None        ; 12.779 ns ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A           ; None        ; 12.703 ns ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A           ; None        ; 12.698 ns ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A           ; None        ; 12.644 ns ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A           ; None        ; 12.629 ns ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A           ; None        ; 12.628 ns ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A           ; None        ; 12.617 ns ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A           ; None        ; 12.612 ns ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A           ; None        ; 12.597 ns ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A           ; None        ; 12.527 ns ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A           ; None        ; 12.511 ns ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A           ; None        ; 12.511 ns ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A           ; None        ; 12.483 ns ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A           ; None        ; 12.430 ns ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A           ; None        ; 12.406 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A           ; None        ; 12.370 ns ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A           ; None        ; 12.361 ns ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A           ; None        ; 12.350 ns ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A           ; None        ; 12.293 ns ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A           ; None        ; 12.284 ns ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A           ; None        ; 12.282 ns ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A           ; None        ; 12.260 ns ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A           ; None        ; 12.259 ns ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A           ; None        ; 12.246 ns ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A           ; None        ; 12.228 ns ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A           ; None        ; 12.207 ns ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A           ; None        ; 12.131 ns ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A           ; None        ; 12.117 ns ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A           ; None        ; 12.091 ns ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A           ; None        ; 12.091 ns ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A           ; None        ; 12.065 ns ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A           ; None        ; 12.048 ns ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A           ; None        ; 12.041 ns ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A           ; None        ; 12.014 ns ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A           ; None        ; 11.920 ns ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A           ; None        ; 11.895 ns ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A           ; None        ; 11.866 ns ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A           ; None        ; 11.826 ns ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A           ; None        ; 11.823 ns ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A           ; None        ; 11.814 ns ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A           ; None        ; 11.786 ns ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A           ; None        ; 11.770 ns ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A           ; None        ; 11.707 ns ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A           ; None        ; 11.654 ns ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A           ; None        ; 11.635 ns ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A           ; None        ; 11.612 ns ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A           ; None        ; 11.585 ns ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A           ; None        ; 11.584 ns ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A           ; None        ; 11.583 ns ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A           ; None        ; 11.556 ns ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A           ; None        ; 11.555 ns ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A           ; None        ; 11.548 ns ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A           ; None        ; 11.472 ns ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A           ; None        ; 11.460 ns ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A           ; None        ; 11.458 ns ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A           ; None        ; 11.450 ns ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A           ; None        ; 11.402 ns ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A           ; None        ; 11.345 ns ; din[6]  ; demux1to12:inst|Data_out9[6]   ; cf_load  ;
; N/A           ; None        ; 11.330 ns ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A           ; None        ; 11.302 ns ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A           ; None        ; 11.274 ns ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A           ; None        ; 11.263 ns ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A           ; None        ; 11.234 ns ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A           ; None        ; 11.209 ns ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A           ; None        ; 11.199 ns ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A           ; None        ; 11.186 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A           ; None        ; 11.136 ns ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A           ; None        ; 10.999 ns ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A           ; None        ; 10.916 ns ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A           ; None        ; 10.872 ns ; din[5]  ; demux1to12:inst|Data_out9[5]   ; cf_load  ;
; N/A           ; None        ; 10.793 ns ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A           ; None        ; 10.734 ns ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A           ; None        ; 10.399 ns ; din[0]  ; demux1to12:inst|Data_out11[0]  ; cf_load  ;
; N/A           ; None        ; 10.304 ns ; din[5]  ; demux1to12:inst|Data_out3[5]   ; cf_load  ;
; N/A           ; None        ; 10.270 ns ; din[1]  ; demux1to12:inst|Data_out9[1]   ; cf_load  ;
; N/A           ; None        ; 10.177 ns ; din[4]  ; demux1to12:inst|Data_out10[4]  ; cf_load  ;
; N/A           ; None        ; 10.112 ns ; din[4]  ; demux1to12:inst|Data_out11[4]  ; cf_load  ;
; N/A           ; None        ; 10.080 ns ; din[2]  ; demux1to12:inst|Data_out11[2]  ; cf_load  ;
; N/A           ; None        ; 10.075 ns ; din[0]  ; demux1to12:inst|Data_out9[0]   ; cf_load  ;
; N/A           ; None        ; 10.051 ns ; din[7]  ; demux1to12:inst|Data_out2[7]   ; cf_load  ;
; N/A           ; None        ; 10.012 ns ; din[0]  ; demux1to12:inst|Data_out8[0]   ; cf_load  ;
; N/A           ; None        ; 10.001 ns ; din[4]  ; demux1to12:inst|Data_out2[4]   ; cf_load  ;
; N/A           ; None        ; 9.984 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; cf_load  ;
; N/A           ; None        ; 9.976 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; cf_load  ;
; N/A           ; None        ; 9.976 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; cf_load  ;
; N/A           ; None        ; 9.950 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; cf_load  ;
; N/A           ; None        ; 9.943 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; cf_load  ;
; N/A           ; None        ; 9.942 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; cf_load  ;
; N/A           ; None        ; 9.869 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; cf_load  ;
; N/A           ; None        ; 9.865 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; cf_load  ;
; N/A           ; None        ; 9.830 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; cf_load  ;
; N/A           ; None        ; 9.829 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; cf_load  ;
; N/A           ; None        ; 9.808 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; cf_load  ;
; N/A           ; None        ; 9.770 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; cf_load  ;
; N/A           ; None        ; 9.761 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; cf_load  ;
; N/A           ; None        ; 9.737 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; cf_load  ;
; N/A           ; None        ; 9.685 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; cf_load  ;
; N/A           ; None        ; 9.609 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; cf_load  ;
; N/A           ; None        ; 9.604 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; cf_load  ;
; N/A           ; None        ; 9.550 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; cf_load  ;
; N/A           ; None        ; 9.535 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; cf_load  ;
; N/A           ; None        ; 9.534 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; cf_load  ;
; N/A           ; None        ; 9.523 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; cf_load  ;
; N/A           ; None        ; 9.518 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; cf_load  ;
; N/A           ; None        ; 9.503 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; cf_load  ;
; N/A           ; None        ; 9.433 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; cf_load  ;
; N/A           ; None        ; 9.417 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; cf_load  ;
; N/A           ; None        ; 9.417 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; cf_load  ;
; N/A           ; None        ; 9.389 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; cf_load  ;
; N/A           ; None        ; 9.336 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; cf_load  ;
; N/A           ; None        ; 9.312 ns  ; din[2]  ; demux1to12:inst|Data_out10[2]  ; cf_load  ;
; N/A           ; None        ; 9.276 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; cf_load  ;
; N/A           ; None        ; 9.267 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; cf_load  ;
; N/A           ; None        ; 9.256 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; cf_load  ;
; N/A           ; None        ; 9.199 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; cf_load  ;
; N/A           ; None        ; 9.190 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; cf_load  ;
; N/A           ; None        ; 9.188 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; cf_load  ;
; N/A           ; None        ; 9.166 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; cf_load  ;
; N/A           ; None        ; 9.165 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; cf_load  ;
; N/A           ; None        ; 9.152 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; cf_load  ;
; N/A           ; None        ; 9.134 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; cf_load  ;
; N/A           ; None        ; 9.113 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; cf_load  ;
; N/A           ; None        ; 9.037 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; cf_load  ;
; N/A           ; None        ; 9.023 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; cf_load  ;
; N/A           ; None        ; 8.997 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; cf_load  ;
; N/A           ; None        ; 8.997 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; cf_load  ;
; N/A           ; None        ; 8.971 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; cf_load  ;
; N/A           ; None        ; 8.954 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; cf_load  ;
; N/A           ; None        ; 8.947 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; cf_load  ;
; N/A           ; None        ; 8.920 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; cf_load  ;
; N/A           ; None        ; 8.826 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; cf_load  ;
; N/A           ; None        ; 8.801 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; cf_load  ;
; N/A           ; None        ; 8.772 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; cf_load  ;
; N/A           ; None        ; 8.732 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; cf_load  ;
; N/A           ; None        ; 8.729 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; cf_load  ;
; N/A           ; None        ; 8.720 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; cf_load  ;
; N/A           ; None        ; 8.692 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; cf_load  ;
; N/A           ; None        ; 8.676 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; cf_load  ;
; N/A           ; None        ; 8.613 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; cf_load  ;
; N/A           ; None        ; 8.560 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; cf_load  ;
; N/A           ; None        ; 8.558 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A           ; None        ; 8.541 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; cf_load  ;
; N/A           ; None        ; 8.518 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; cf_load  ;
; N/A           ; None        ; 8.491 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; cf_load  ;
; N/A           ; None        ; 8.490 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; cf_load  ;
; N/A           ; None        ; 8.489 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; cf_load  ;
; N/A           ; None        ; 8.462 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; cf_load  ;
; N/A           ; None        ; 8.461 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; cf_load  ;
; N/A           ; None        ; 8.454 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; cf_load  ;
; N/A           ; None        ; 8.378 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; cf_load  ;
; N/A           ; None        ; 8.366 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; cf_load  ;
; N/A           ; None        ; 8.364 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; cf_load  ;
; N/A           ; None        ; 8.356 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; cf_load  ;
; N/A           ; None        ; 8.308 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; cf_load  ;
; N/A           ; None        ; 8.236 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; cf_load  ;
; N/A           ; None        ; 8.208 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; cf_load  ;
; N/A           ; None        ; 8.180 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; cf_load  ;
; N/A           ; None        ; 8.169 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; cf_load  ;
; N/A           ; None        ; 8.140 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; cf_load  ;
; N/A           ; None        ; 8.115 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; cf_load  ;
; N/A           ; None        ; 8.105 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; cf_load  ;
; N/A           ; None        ; 8.092 ns  ; din[7]  ; demux1to12:inst|Data_out10[7]  ; cf_load  ;
; N/A           ; None        ; 8.042 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; cf_load  ;
; N/A           ; None        ; 7.905 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; cf_load  ;
; N/A           ; None        ; 7.822 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; cf_load  ;
; N/A           ; None        ; 7.699 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; cf_load  ;
; N/A           ; None        ; 7.640 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; cf_load  ;
; N/A           ; None        ; 3.061 ns  ; cf_load ; controller:inst2|nstate.S0_394 ; clk      ;
; N/A           ; None        ; 2.606 ns  ; cf_load ; controller:inst2|nstate.S1_386 ; clk      ;
+---------------+-------------+-----------+---------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 03 12:37:36 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|mux_select1[0]" is a latch
    Warning: Node "controller:inst2|mux_select1[1]" is a latch
    Warning: Node "controller:inst2|reg96_ld" is a latch
    Warning: Node "demux1to12:inst|Data_out11[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[7]" is a latch
    Warning: Node "controller:inst2|mux_select1[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[7]" is a latch
    Warning: Node "controller:inst2|mux_select1[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[6]" is a latch
    Warning: Node "controller:inst2|nstate.S0_394" is a latch
    Warning: Node "controller:inst2|nstate.S14_282" is a latch
    Warning: Node "controller:inst2|nstate.S13_290" is a latch
    Warning: Node "controller:inst2|nstate.S12_298" is a latch
    Warning: Node "controller:inst2|nstate.S10_314" is a latch
    Warning: Node "controller:inst2|nstate.S11_306" is a latch
    Warning: Node "controller:inst2|nstate.S7_338" is a latch
    Warning: Node "controller:inst2|nstate.S6_346" is a latch
    Warning: Node "controller:inst2|nstate.S9_322" is a latch
    Warning: Node "controller:inst2|nstate.S2_378" is a latch
    Warning: Node "controller:inst2|nstate.S5_354" is a latch
    Warning: Node "controller:inst2|MAC_Reset1" is a latch
    Warning: Node "controller:inst2|nstate.S3_370" is a latch
    Warning: Node "controller:inst2|nstate.S1_386" is a latch
    Warning: Node "controller:inst2|nstate.S8_330" is a latch
    Warning: Node "demux1to12:inst|Data_out11[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[0]" is a latch
    Warning: Node "controller:inst2|nstate.S4_362" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[0]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "cf_load" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 30 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[1]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[3]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[2]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[0]" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~11" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~10" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~9" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~8" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~7" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~6" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~5" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~4" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~3" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~2" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~1" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector48~3" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S1" as buffer
    Info: Detected gated clock "controller:inst2|Selector48~2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S3" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S6" as buffer
    Info: Detected gated clock "controller:inst2|Selector48~1" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S9" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S13" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S12" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S14" as buffer
    Info: Detected gated clock "controller:inst2|reg96_ld~3" as buffer
    Info: Detected gated clock "controller:inst2|Selector17~1" as buffer
Info: Clock "clk" has Internal fmax of 32.67 MHz between source register "controller:inst2|mux_select1[0]" and destination register "MAC:inst4|dontCareFilter:inst2|dout[15]" (period= 30.607 ns)
    Info: + Longest register to register delay is 22.751 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y8_N8; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: 2: + IC(2.980 ns) + CELL(0.740 ns) = 3.720 ns; Loc. = LC_X10_Y9_N3; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~87'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 4.225 ns; Loc. = LC_X10_Y9_N4; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~88'
        Info: 4: + IC(0.758 ns) + CELL(0.511 ns) = 5.494 ns; Loc. = LC_X10_Y9_N7; Fanout = 4; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~89'
        Info: 5: + IC(0.767 ns) + CELL(0.511 ns) = 6.772 ns; Loc. = LC_X10_Y9_N9; Fanout = 7; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~41'
        Info: 6: + IC(1.897 ns) + CELL(0.740 ns) = 9.409 ns; Loc. = LC_X9_Y7_N0; Fanout = 9; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[0]'
        Info: 7: + IC(2.590 ns) + CELL(0.200 ns) = 12.199 ns; Loc. = LC_X8_Y8_N8; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|le5a[3]'
        Info: 8: + IC(2.529 ns) + CELL(0.747 ns) = 15.475 ns; Loc. = LC_X6_Y7_N5; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[1]~23'
        Info: 9: + IC(0.000 ns) + CELL(0.123 ns) = 15.598 ns; Loc. = LC_X6_Y7_N6; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[2]~21'
        Info: 10: + IC(0.000 ns) + CELL(0.123 ns) = 15.721 ns; Loc. = LC_X6_Y7_N7; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[3]~19'
        Info: 11: + IC(0.000 ns) + CELL(0.123 ns) = 15.844 ns; Loc. = LC_X6_Y7_N8; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[4]~17'
        Info: 12: + IC(0.000 ns) + CELL(0.399 ns) = 16.243 ns; Loc. = LC_X6_Y7_N9; Fanout = 6; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[5]~15'
        Info: 13: + IC(0.000 ns) + CELL(1.234 ns) = 17.477 ns; Loc. = LC_X7_Y7_N1; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[7]~10'
        Info: 14: + IC(2.422 ns) + CELL(0.978 ns) = 20.877 ns; Loc. = LC_X6_Y6_N1; Fanout = 2; COMB Node = 'MAC:inst4|dontCareFilter:inst2|dout[9]~13'
        Info: 15: + IC(0.000 ns) + CELL(0.123 ns) = 21.000 ns; Loc. = LC_X6_Y6_N2; Fanout = 2; COMB Node = 'MAC:inst4|dontCareFilter:inst2|dout[10]~11'
        Info: 16: + IC(0.000 ns) + CELL(0.123 ns) = 21.123 ns; Loc. = LC_X6_Y6_N3; Fanout = 2; COMB Node = 'MAC:inst4|dontCareFilter:inst2|dout[11]~9'
        Info: 17: + IC(0.000 ns) + CELL(0.261 ns) = 21.384 ns; Loc. = LC_X6_Y6_N4; Fanout = 3; COMB Node = 'MAC:inst4|dontCareFilter:inst2|dout[12]~7'
        Info: 18: + IC(0.000 ns) + CELL(1.367 ns) = 22.751 ns; Loc. = LC_X6_Y6_N7; Fanout = 2; REG Node = 'MAC:inst4|dontCareFilter:inst2|dout[15]'
        Info: Total cell delay = 8.503 ns ( 37.37 % )
        Info: Total interconnect delay = 14.248 ns ( 62.63 % )
    Info: - Smallest clock skew is -7.523 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X6_Y6_N7; Fanout = 2; REG Node = 'MAC:inst4|dontCareFilter:inst2|dout[15]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 11.342 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y1_N2; Fanout = 17; REG Node = 'controller:inst2|pstate.S14'
            Info: 3: + IC(2.057 ns) + CELL(0.740 ns) = 6.992 ns; Loc. = LC_X12_Y3_N4; Fanout = 8; COMB Node = 'controller:inst2|Selector17~1'
            Info: 4: + IC(3.839 ns) + CELL(0.511 ns) = 11.342 ns; Loc. = LC_X9_Y8_N8; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
            Info: Total cell delay = 3.708 ns ( 32.69 % )
            Info: Total interconnect delay = 7.634 ns ( 67.31 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.333 ns
Warning: Circuit may not operate. Detected 39 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S12" and destination pin or register "controller:inst2|reg96_ld" for clock "clk" (Hold time is 5.326 ns)
    Info: + Largest clock skew is 9.573 ns
        Info: + Longest clock path from clock "clk" to destination register is 13.392 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y1_N3; Fanout = 5; REG Node = 'controller:inst2|pstate.S13'
            Info: 3: + IC(4.038 ns) + CELL(0.914 ns) = 9.147 ns; Loc. = LC_X12_Y1_N2; Fanout = 1; COMB Node = 'controller:inst2|reg96_ld~3'
            Info: 4: + IC(3.331 ns) + CELL(0.914 ns) = 13.392 ns; Loc. = LC_X12_Y1_N5; Fanout = 97; REG Node = 'controller:inst2|reg96_ld'
            Info: Total cell delay = 4.285 ns ( 32.00 % )
            Info: Total interconnect delay = 9.107 ns ( 68.00 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X13_Y3_N4; Fanout = 5; REG Node = 'controller:inst2|pstate.S12'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 3.871 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X13_Y3_N4; Fanout = 5; REG Node = 'controller:inst2|pstate.S12'
        Info: 2: + IC(2.626 ns) + CELL(0.511 ns) = 3.137 ns; Loc. = LC_X12_Y1_N4; Fanout = 1; COMB Node = 'controller:inst2|Selector3~2'
        Info: 3: + IC(0.534 ns) + CELL(0.200 ns) = 3.871 ns; Loc. = LC_X12_Y1_N5; Fanout = 97; REG Node = 'controller:inst2|reg96_ld'
        Info: Total cell delay = 0.711 ns ( 18.37 % )
        Info: Total interconnect delay = 3.160 ns ( 81.63 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "controller:inst2|nstate.S1_386" (data pin = "cf_load", clock pin = "clk") is -0.062 ns
    Info: + Longest pin to register delay is 7.301 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_N10; Fanout = 5; CLK Node = 'cf_load'
        Info: 2: + IC(3.576 ns) + CELL(0.511 ns) = 5.219 ns; Loc. = LC_X12_Y3_N5; Fanout = 1; COMB Node = 'controller:inst2|Selector3~3'
        Info: 3: + IC(1.168 ns) + CELL(0.914 ns) = 7.301 ns; Loc. = LC_X13_Y3_N7; Fanout = 1; REG Node = 'controller:inst2|nstate.S1_386'
        Info: Total cell delay = 2.557 ns ( 35.02 % )
        Info: Total interconnect delay = 4.744 ns ( 64.98 % )
    Info: + Micro setup delay of destination is 2.544 ns
    Info: - Shortest clock path from clock "clk" to destination register is 9.907 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y1_N2; Fanout = 17; REG Node = 'controller:inst2|pstate.S14'
        Info: 3: + IC(5.512 ns) + CELL(0.200 ns) = 9.907 ns; Loc. = LC_X13_Y3_N7; Fanout = 1; REG Node = 'controller:inst2|nstate.S1_386'
        Info: Total cell delay = 2.657 ns ( 26.82 % )
        Info: Total interconnect delay = 7.250 ns ( 73.18 % )
Info: tco from clock "clk" to destination pin "test0[0]" through register "controller:inst2|mux_select1[0]" is 22.994 ns
    Info: + Longest clock path from clock "clk" to source register is 11.342 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y1_N2; Fanout = 17; REG Node = 'controller:inst2|pstate.S14'
        Info: 3: + IC(2.057 ns) + CELL(0.740 ns) = 6.992 ns; Loc. = LC_X12_Y3_N4; Fanout = 8; COMB Node = 'controller:inst2|Selector17~1'
        Info: 4: + IC(3.839 ns) + CELL(0.511 ns) = 11.342 ns; Loc. = LC_X9_Y8_N8; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: Total cell delay = 3.708 ns ( 32.69 % )
        Info: Total interconnect delay = 7.634 ns ( 67.31 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.652 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y8_N8; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: 2: + IC(2.980 ns) + CELL(0.740 ns) = 3.720 ns; Loc. = LC_X10_Y9_N3; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~87'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 4.225 ns; Loc. = LC_X10_Y9_N4; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~88'
        Info: 4: + IC(0.758 ns) + CELL(0.511 ns) = 5.494 ns; Loc. = LC_X10_Y9_N7; Fanout = 4; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~89'
        Info: 5: + IC(0.767 ns) + CELL(0.511 ns) = 6.772 ns; Loc. = LC_X10_Y9_N9; Fanout = 7; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[0]~41'
        Info: 6: + IC(2.558 ns) + CELL(2.322 ns) = 11.652 ns; Loc. = PIN_E10; Fanout = 0; PIN Node = 'test0[0]'
        Info: Total cell delay = 4.284 ns ( 36.77 % )
        Info: Total interconnect delay = 7.368 ns ( 63.23 % )
Info: th for register "demux1to12:inst|Data_out9[6]" (data pin = "din[6]", clock pin = "clk") is 14.439 ns
    Info: + Longest clock path from clock "clk" to destination register is 19.867 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 159; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y1_N2; Fanout = 17; REG Node = 'controller:inst2|pstate.S14'
        Info: 3: + IC(2.057 ns) + CELL(0.740 ns) = 6.992 ns; Loc. = LC_X12_Y3_N4; Fanout = 8; COMB Node = 'controller:inst2|Selector17~1'
        Info: 4: + IC(3.821 ns) + CELL(0.511 ns) = 11.324 ns; Loc. = LC_X10_Y4_N8; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[3]'
        Info: 5: + IC(3.905 ns) + CELL(0.914 ns) = 16.143 ns; Loc. = LC_X11_Y8_N7; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~2'
        Info: 6: + IC(2.810 ns) + CELL(0.914 ns) = 19.867 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out9[6]'
        Info: Total cell delay = 5.536 ns ( 27.87 % )
        Info: Total interconnect delay = 14.331 ns ( 72.13 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 5.428 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_A11; Fanout = 12; PIN Node = 'din[6]'
        Info: 2: + IC(4.096 ns) + CELL(0.200 ns) = 5.428 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out9[6]'
        Info: Total cell delay = 1.332 ns ( 24.54 % )
        Info: Total interconnect delay = 4.096 ns ( 75.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 125 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Dec 03 12:37:37 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


