-----
### 요약
-----
1. 칩 상의 작은 전용 TLB를 주소 변환 캐시로 사용해 대부분의 메모리 참조들은 메인 메모리 상 페이지 테이블을 읽지 않고도 처리가 가능해짐
   - TLB 사용으로 일반적인 경우 프로그램은 메모리 가상화 기능이 없는 것처럼 동일한 성능을 보일 것이므로, TLB는 현대 시스템에서 페이징을 사용하기 위한 필수 요소
   - 하지만, TLB가 모든 프로그램에서 항상 제대로 작동하는 것이 아님 (특히, 프로그램이 짧은 시간 동안 접근하는 페이지들 수가 TLB에 들어갈 수 있는 수보다 많다면, 그 프로그램은 많은 수의 TLB 미스 를 발생하고 느리게 동작하는데, 이를 TLB 범위(TLB Coverage)를 벗어난다고 함)

2. 더 큰 페이지들을 사용할 경우 TLB의 유효 범위가 늘어날 수 있음
   - 더 큰 페이지들을 위한 지원은 데이터베이스 관리 시스템(Database Management System, DBMS)과 같은 프로그램들에 의해 주로 사용되며, 이러한 프로그램의 자료 구조들은 클 뿐 아니라 임의적 접근

3. CPU 파이프라인에서 TLB 접근은 병목이 될 수 있음
   - 물리적으로 인덱스된 캐시(Physically-Indexed Cache) 사용 : 캐시에서는 주소 변환이 캐시 접근 전 이루어져야 하는데, 상당히 느려질 수 있으므로, 이러한 문제 때문에 가상 주소로 캐시를 접근하는 다양한 방법이 고안되었으며, 캐시 히트가 발생한 경우 비싼 변환을 하지 않도록 함
   - 가상적으로 인덱스된 캐시(Virtually-Indexed Cache) 사용 : 일부 성능 문제를 해결하지만 새로운 하드웨어 설계 문제 수반

-----
### 참고 : RAM
-----
1. 임의 접근 메모리(Random Access Memory, RAM)는 어떤 부분이든 다른 부분을 접근하는 것과 같은 속도로 접근할 수 있음을 암시
2. 하드웨어 / 운영체제의 TLB와 같은 기능을 함
   - TLB의 경우, TLB가 다룰 수 있는 것보다 많은 수의 페이지들을 접근할 떄 주소 공간을 임의로 접근하는 것은 심각한 성능 저하를 가져올 수 있음
