---
layout: post
title: 'UVM note - (1) first meet'
date: 2013-08-30 16:39
comments: true
categories: [uvm, verification]
---

在 2011 年開始聽到 uvm ，那時連 systemverilog 都不會，因為在公司是用 verilog + systemc 驗證，已經可以做 hw+sw co-sim，轉換要很多時間，雖然我覺得還有很多可以改善的，順帶一提，我覺得可以跑軟體的驗證環境是必要的，有很多 ip vendor 現在都提供軟體的 test case，而不一定是 verilog，不過從 2012 年後，很多公司在徵驗證工作時，都會把 uvm 列為必要或加分條件，加上不小心負責的工作收到用 uvm 寫的，只好硬著頭皮上。

<!--more-->
引用以下的圖來看(~~有張比較漂亮的圖我找不到了~~ page3 of (https://s3.amazonaws.com/ovmworld/ovm-uvm-update_dac_2010_presentation.pdf) )，uvm 是將來的趨勢，而且是 open source，我一直是 open source 的支持者，事實上這些 methodology 都是把常用的元件統一，架構統一，讓大家方便打造自己的驗證環境，不過每家公司應該都還有自己的密傳。

<http://www.mentorg.co.jp/training_and_services/news_and_views/2010/summer/feature_story2/>
![methodology history](http://www.mentorg.co.jp/training_and_services/news_and_views/2010/summer/feature_story2/6a0i9b000000owpf-img/6a0i9b000000ows3.png)

**推薦兩個網站，我覺得寫得比較深入的/Recommandation**
- En : http://testbench.in/, [UVM Tutorial for Candy Lovers](http://cluelogic.com/2011/07/uvm-tutorial-for-candy-lovers-overview/)
- Zh : [基廉列克雜記本](http://kirenenko-tw.blogspot.tw/search/label/UVM)


首先拿 synopsys 的 vmm 驗證架構圖來看，他是比較一般化的架構，我們原本在用的架構也可以分別定義成這樣子的 block ，這點之後再來整理，reference model 可以用 verilog 或 c 來寫，uvm 提供的參考架構也是類似，依照參考架構去擴充，通常可以很快速完成驗證環境的 prototype，只是參考架構通常是基本型，還需要深入研究才能應用變化型。

http://www.synopsys.com.cn/information/snug/2010/using-vmm-to-build-testbench-for-multi-media-chip
![vmm arch](http://www.synopsys.com.cn/images/snug/2010/30/1.jpg)

基本上這是一種 *coverage driven* 的驗證架構，透過 simulation 和 checker，去撿查是否想看的現象有沒有出現，和 *formal* 是完全不一樣的， *check point* 的根源應該來自人，被動地去寫出檢查點才能檢查到， *coverage* 在這裡指的是 *functional coverage*，有關 structure 上的 coverage，simulator 會幫忙統計。最好是各種不同的 coverage 都能達到高標比較好，例如加法器，在 code coverage 100% 的狀況之下，functional coverage 可能很低；  ~~例如 mux，在 functional coverage 100% 的狀況下，code coverage 可能很低~~  。

http://www.inno-logic.com/resources/8.php
![constraint random](http://www.inno-logic.com/images/systemverilog1.jpg)

以 hw implementation 的角度來看 verilog，會覺得自己是在描述 register 和 wire 的連接，所以才叫他是 HDL (hardware description language），使用的是 synthesizable 的語法，雖然近期 synthesizer 應該有支援從更抽象的語法合成，(例如迴圈？？)，不過大家通常還是用低階的語法寫，有時是為了 ECO 方便。因為比較常寫 sw，所以會以 sw 的角度來看，覺得這些是一群 static 物件和變數，在程式一開始就存在，程式結束才被消滅，而且不會自己運作。

借用這張圖，最精簡的驗證環境大概就這樣，寫 testbench 個人通常是以軟硬一起的方式在想，各有各的長處，以 testbench 去 trigger DUT 動作，就會看到`initial begin`之類的寫法，從 simulator 啟動就開始運行，例如 clock，(想像一下 simulator 應該是把 `initial` 切成好多 thread 一起執行吧)，加上依照術語來說是 *blocking* 的寫法，個人只把他當成會按照順序執行的程式，這就比較接近軟體的思維。

http://www.mikrocontroller.net/articles/VHDL_Testbench
![testbench+dut](http://www.mikrocontroller.net/wikifiles/f/f8/Testbench_DUT.png){: style="max-width: 360px; height: auto;"}

學到了 systemverilog，引入oop的概念，就更像軟體了，只用一些界面和硬體連接，傳輸也進入更高階的 transaction level，中文翻 ~~*事務級*，我覺得完全不能表達我所知道的意思啊~~ *交易級*。而所謂 methodology 我的看法就是基於 systemverilog 的 framework，把大家常用的部份收集起來，這樣驗證環境要交換也比較方便。

<https://verificationacademy.com/archive/ovm-white-paper>
![methodology stack](https://s3.amazonaws.com/ovmworld/files/images/whitepaper/figure1.jpg){: style="max-width: 200px; height: auto;"}

畫了一張圖來描述我認為 uvm 環境的基本必要元件，因為這樣接可以動，就先以這樣當作一個參考。首先 class 本身和軟體一樣，需要被呼叫才會運作，因此需要一個起手式，在 test top 內，暗藏一個`initial begin`，去呼叫`run_test()`，之後找到`UVM_TESTNAME`去執行；還有一點比較特別的，就是 virtual interface 要接的 interface 要有 instance，而 instance 需要放在 `module`內，並且和 dut 連接好。因此在畫 uvm 的架構圖時，就會轉變成 hw block+sw stack 的圖樣。

![uvm components](http://user-image.logdown.io/user/838/blog/831/post/98557/VnVM5IJqS6ut1vL6bVJ9_components.png)




ps.   
介紹一下 *verilator*，雖然還沒開始使用，如果說 gcc 的出現讓一般人開發軟體的成本降低的話，那如果有 open source 的 HDL simulator，也會讓個人有能力開發前端的 HDL design 吧，畢竟現在 HDL simulator 超貴，應該只有公司有辦法負擔，並且近年來應該還有更高階模擬和加上軟體模擬的需求，因此，verilator 就誕生了。他是基於 systemC 打造的，有 systemC 背景的話，應該可以來看看他的 code。

http://www.veripool.org/wiki/verilator

比較古早成名的應該是 *Icarus Verilog*，也沒玩過，但他不是基於 systemC 寫的。

http://iverilog.icarus.com/
