TimeQuest Timing Analyzer report for Microcomputer
Thu Apr 27 16:30:48 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 49. Fast Model Setup: 'serialClkCount[15]'
 50. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 51. Fast Model Hold: 'clk'
 52. Fast Model Hold: 'serialClkCount[15]'
 53. Fast Model Hold: 'cpuClock'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 25.48 MHz  ; 25.48 MHz       ; clk                ;      ;
; 53.15 MHz  ; 53.15 MHz       ; cpuClock           ;      ;
; 57.1 MHz   ; 57.1 MHz        ; T80s:cpu1|IORQ_n   ;      ;
; 138.45 MHz ; 138.45 MHz      ; sdClock            ;      ;
; 184.67 MHz ; 184.67 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -19.122 ; -6806.248     ;
; cpuClock           ; -17.814 ; -4577.933     ;
; sdClock            ; -9.277  ; -818.756      ;
; T80s:cpu1|IORQ_n   ; -8.520  ; -278.402      ;
; serialClkCount[15] ; -6.374  ; -980.384      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -5.199 ; -153.920      ;
; clk                ; -2.287 ; -2.287        ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.822 ; -125.128      ;
; sdClock            ; -1.973 ; -17.085       ;
; T80s:cpu1|IORQ_n   ; 1.048  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -1.477 ; -2.954        ;
; serialClkCount[15] ; 0.813  ; 0.000         ;
; sdClock            ; 1.929  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -5.383 ; -669.836      ;
; clk                ; -2.567 ; -2838.673     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.122 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.664     ;
; -19.122 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.650     ;
; -19.122 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.080      ; 19.656     ;
; -19.113 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 19.671     ;
; -19.108 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.092      ; 19.654     ;
; -19.100 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.102      ; 19.656     ;
; -19.095 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.099      ; 19.648     ;
; -18.828 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.356     ;
; -18.827 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.355     ;
; -18.826 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.368     ;
; -18.821 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.349     ;
; -18.820 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.362     ;
; -18.817 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.359     ;
; -18.764 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.306     ;
; -18.764 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.292     ;
; -18.764 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.080      ; 19.298     ;
; -18.755 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 19.313     ;
; -18.750 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.092      ; 19.296     ;
; -18.742 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.102      ; 19.298     ;
; -18.737 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.099      ; 19.290     ;
; -18.683 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.096      ; 19.233     ;
; -18.672 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.214     ;
; -18.672 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.200     ;
; -18.672 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.080      ; 19.206     ;
; -18.663 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 19.221     ;
; -18.658 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.092      ; 19.204     ;
; -18.650 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.102      ; 19.206     ;
; -18.645 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.099      ; 19.198     ;
; -18.573 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.117      ; 19.144     ;
; -18.573 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.123      ; 19.150     ;
; -18.560 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.117      ; 19.131     ;
; -18.555 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.131      ; 19.140     ;
; -18.549 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.135      ; 19.138     ;
; -18.541 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.069     ;
; -18.540 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.123      ; 19.117     ;
; -18.529 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.071     ;
; -18.526 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.068     ;
; -18.522 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.064     ;
; -18.512 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.074      ; 19.040     ;
; -18.507 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.147      ; 19.108     ;
; -18.506 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.088      ; 19.048     ;
; -18.498 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.131      ; 19.083     ;
; -18.498 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.142      ; 19.094     ;
; -18.498 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.145      ; 19.097     ;
; -18.494 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.074      ; 19.022     ;
; -18.492 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.135      ; 19.081     ;
; -18.489 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.145      ; 19.088     ;
; -18.484 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.147      ; 19.085     ;
; -18.470 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.998     ;
; -18.469 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.997     ;
; -18.468 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.010     ;
; -18.463 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.991     ;
; -18.462 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.004     ;
; -18.459 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.088      ; 19.001     ;
; -18.417 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.080      ; 18.951     ;
; -18.415 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.100      ; 18.969     ;
; -18.415 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.086      ; 18.955     ;
; -18.415 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.092      ; 18.961     ;
; -18.412 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.080      ; 18.946     ;
; -18.406 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.116      ; 18.976     ;
; -18.401 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.104      ; 18.959     ;
; -18.398 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.092      ; 18.944     ;
; -18.397 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.080      ; 18.931     ;
; -18.393 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.092      ; 18.939     ;
; -18.393 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.114      ; 18.961     ;
; -18.388 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.111      ; 18.953     ;
; -18.378 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.092      ; 18.924     ;
; -18.378 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.906     ;
; -18.377 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.096      ; 18.927     ;
; -18.377 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.905     ;
; -18.376 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.088      ; 18.918     ;
; -18.373 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.096      ; 18.923     ;
; -18.373 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.096      ; 18.923     ;
; -18.371 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.074      ; 18.899     ;
; -18.370 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.088      ; 18.912     ;
; -18.367 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.088      ; 18.909     ;
; -18.361 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.099      ; 18.914     ;
; -18.361 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.099      ; 18.914     ;
; -18.346 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.099      ; 18.899     ;
; -18.330 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.117      ; 18.901     ;
; -18.325 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.096      ; 18.875     ;
; -18.318 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.131      ; 18.903     ;
; -18.309 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.123      ; 18.886     ;
; -18.290 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.117      ; 18.861     ;
; -18.290 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.848     ;
; -18.289 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.890     ;
; -18.285 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.884     ;
; -18.283 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.882     ;
; -18.280 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.131      ; 18.865     ;
; -18.279 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.117      ; 18.850     ;
; -18.279 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.837     ;
; -18.278 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.117      ; 18.849     ;
; -18.278 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.142      ; 18.874     ;
; -18.277 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.878     ;
; -18.276 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.117      ; 18.847     ;
; -18.276 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.123      ; 18.853     ;
; -18.275 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.131      ; 18.860     ;
; -18.275 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.833     ;
; -18.269 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.131      ; 18.854     ;
; -18.268 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.117      ; 18.839     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.814 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.871     ;
; -17.753 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.818     ;
; -17.721 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.786     ;
; -17.718 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.764     ;
; -17.693 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.724     ;
; -17.690 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.721     ;
; -17.683 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.756     ;
; -17.665 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.728     ;
; -17.662 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.725     ;
; -17.657 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.711     ;
; -17.653 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.713     ;
; -17.631 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.683     ;
; -17.629 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.681     ;
; -17.625 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.679     ;
; -17.622 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.703     ;
; -17.614 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.679     ;
; -17.614 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.679     ;
; -17.613 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.678     ;
; -17.612 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.676     ;
; -17.597 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.617     ;
; -17.594 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.659     ;
; -17.594 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.614     ;
; -17.592 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.657     ;
; -17.590 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.653     ;
; -17.590 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.671     ;
; -17.574 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.645     ;
; -17.569 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.621     ;
; -17.566 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.618     ;
; -17.565 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.636     ;
; -17.562 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.609     ;
; -17.559 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.606     ;
; -17.557 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.606     ;
; -17.535 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.576     ;
; -17.534 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.613     ;
; -17.533 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.574     ;
; -17.531 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.610     ;
; -17.522 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.598     ;
; -17.518 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.572     ;
; -17.518 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.572     ;
; -17.517 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.571     ;
; -17.516 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.569     ;
; -17.513 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.592     ;
; -17.504 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.583     ;
; -17.500 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.568     ;
; -17.498 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.566     ;
; -17.498 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.552     ;
; -17.496 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.550     ;
; -17.494 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.546     ;
; -17.483 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.564     ;
; -17.483 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.564     ;
; -17.482 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.563     ;
; -17.481 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.560     ;
; -17.481 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 18.561     ;
; -17.472 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.551     ;
; -17.468 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.529     ;
; -17.466 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.518     ;
; -17.465 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.517     ;
; -17.463 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.544     ;
; -17.461 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 18.542     ;
; -17.459 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.538     ;
; -17.455 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.520     ;
; -17.453 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.498     ;
; -17.450 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.495     ;
; -17.449 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.498     ;
; -17.444 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.489     ;
; -17.441 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.504     ;
; -17.441 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.486     ;
; -17.439 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.496     ;
; -17.438 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.502     ;
; -17.433 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.485     ;
; -17.426 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.491     ;
; -17.425 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.502     ;
; -17.422 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.499     ;
; -17.416 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.493     ;
; -17.413 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.490     ;
; -17.413 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.487     ;
; -17.404 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.478     ;
; -17.399 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.464     ;
; -17.391 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.457     ;
; -17.390 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.442     ;
; -17.389 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.455     ;
; -17.388 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.445     ;
; -17.386 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.451     ;
; -17.382 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.448     ;
; -17.380 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.446     ;
; -17.374 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.453     ;
; -17.374 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.453     ;
; -17.373 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.452     ;
; -17.372 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 18.450     ;
; -17.372 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.422     ;
; -17.370 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.411     ;
; -17.369 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.410     ;
; -17.365 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.422     ;
; -17.365 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.444     ;
; -17.365 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.444     ;
; -17.364 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.443     ;
; -17.363 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 18.441     ;
; -17.359 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.413     ;
; -17.356 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.413     ;
; -17.354 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.433     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -9.277 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 5.145      ;
; -9.277 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 5.145      ;
; -9.138 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.700      ;
; -9.138 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.700      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.901 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.978     ; 5.463      ;
; -8.889 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 4.766      ;
; -8.889 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 4.766      ;
; -8.889 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 4.766      ;
; -8.889 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 4.766      ;
; -8.732 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.605      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.653 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 4.526      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.613 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.665     ; 4.488      ;
; -8.347 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.969     ; 4.918      ;
; -8.347 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.969     ; 4.918      ;
; -8.347 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.969     ; 4.918      ;
; -8.347 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.969     ; 4.918      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.265 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.672     ; 4.133      ;
; -8.221 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 4.769      ;
; -8.221 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 4.769      ;
; -8.221 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 4.769      ;
; -8.220 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 4.768      ;
; -8.216 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 4.764      ;
; -8.112 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.993     ; 4.659      ;
; -8.112 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.993     ; 4.659      ;
; -8.112 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.993     ; 4.659      ;
; -8.112 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.993     ; 4.659      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -8.071 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 4.640      ;
; -7.951 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.685     ; 3.806      ;
; -7.617 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 3.494      ;
; -7.473 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 3.350      ;
; -7.470 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 3.347      ;
; -7.402 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.969     ; 3.973      ;
; -7.123 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.663     ; 3.000      ;
; -7.082 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 2.955      ;
; -6.459 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 2.332      ;
; -6.422 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.971     ; 2.991      ;
; -6.406 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|sd_read_flag                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.992     ; 2.954      ;
; -6.389 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 2.262      ;
; -6.287 ; sd_controller:sd1|address[20]     ; sd_controller:sd1|cmd_out[28]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.669     ; 2.158      ;
; -6.273 ; sd_controller:sd1|address[26]     ; sd_controller:sd1|cmd_out[34]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.669     ; 2.144      ;
; -6.238 ; sd_controller:sd1|address[28]     ; sd_controller:sd1|cmd_out[36]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.669     ; 2.109      ;
; -6.223 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.254      ;
; -6.223 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.254      ;
; -6.189 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.220      ;
; -6.189 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.220      ;
; -6.106 ; sd_controller:sd1|block_write     ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.670     ; 1.976      ;
; -6.060 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 7.114      ;
; -6.060 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 7.114      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.040 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.071      ;
; -6.031 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.062      ;
; -6.031 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.062      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -6.006 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 7.037      ;
; -5.960 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.000      ;
; -5.960 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.000      ;
; -5.934 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.974      ;
; -5.934 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.974      ;
; -5.870 ; sd_controller:sd1|address[15]     ; sd_controller:sd1|cmd_out[23]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.670     ; 1.740      ;
; -5.868 ; sd_controller:sd1|address[10]     ; sd_controller:sd1|cmd_out[18]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.670     ; 1.738      ;
; -5.864 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 6.895      ;
; -5.864 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 6.895      ;
; -5.859 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.667     ; 1.732      ;
; -5.848 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 6.879      ;
; -5.848 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 6.879      ;
; -5.848 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 6.879      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -8.520 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 5.217      ;
; -8.454 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.853      ;
; -8.452 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.851      ;
; -8.445 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 5.142      ;
; -8.438 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.837      ;
; -8.358 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.757      ;
; -8.330 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 5.027      ;
; -8.256 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -6.244     ; 2.552      ;
; -8.082 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.481      ;
; -8.071 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.470      ;
; -8.033 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 4.730      ;
; -8.022 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.421      ;
; -7.990 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.389      ;
; -7.957 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.356      ;
; -7.940 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 4.339      ;
; -7.707 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -5.857     ; 2.390      ;
; -7.526 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 3.925      ;
; -7.525 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 3.924      ;
; -7.275 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.956     ; 4.359      ;
; -7.258 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -5.857     ; 1.941      ;
; -7.200 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 3.599      ;
; -6.994 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -5.857     ; 1.677      ;
; -6.868 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 3.267      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.630 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.041     ; 3.629      ;
; -6.533 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -5.856     ; 1.217      ;
; -6.476 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 2.875      ;
; -6.475 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 2.874      ;
; -6.354 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 3.051      ;
; -6.351 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.343     ; 3.048      ;
; -6.299 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 6.664      ;
; -6.289 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 6.654      ;
; -6.225 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.956     ; 3.309      ;
; -6.200 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.677     ; 6.563      ;
; -6.150 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 2.549      ;
; -6.125 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.677     ; 6.488      ;
; -6.078 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 6.425      ;
; -5.927 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.956     ; 3.011      ;
; -5.918 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 6.283      ;
; -5.909 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 6.274      ;
; -5.837 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.684     ; 6.193      ;
; -5.659 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 2.058      ;
; -5.658 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 2.057      ;
; -5.473 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.684     ; 5.829      ;
; -5.451 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.672     ; 5.819      ;
; -5.381 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.672     ; 5.749      ;
; -5.366 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 5.713      ;
; -5.339 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.672     ; 5.707      ;
; -5.243 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 5.590      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.185 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.557      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.530      ;
; -5.093 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 1.492      ;
; -5.092 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 1.491      ;
; -5.090 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 1.489      ;
; -5.088 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 1.487      ;
; -5.086 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -4.641     ; 1.485      ;
; -5.043 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 5.408      ;
; -4.939 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.672     ; 5.307      ;
; -4.789 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 5.154      ;
; -4.707 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 5.072      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.662 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 5.034      ;
; -4.634 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 4.981      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 4.854      ;
; -4.408 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 4.773      ;
; -4.235 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 4.600      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.108 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.480      ;
; -4.099 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 4.464      ;
; -3.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.675     ; 4.210      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
; -3.752 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.668     ; 4.124      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.374 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.519      ;
; -6.366 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 7.494      ;
; -6.357 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.591      ; 7.488      ;
; -6.297 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.014     ; 5.823      ;
; -6.289 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 5.798      ;
; -6.280 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 5.792      ;
; -6.273 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.419      ;
; -6.268 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.023      ; 7.831      ;
; -6.260 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.612      ; 7.412      ;
; -6.260 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.006      ; 7.806      ;
; -6.251 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.009      ; 7.800      ;
; -6.196 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.013     ; 5.723      ;
; -6.183 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.007     ; 5.716      ;
; -6.167 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.024      ; 7.731      ;
; -6.154 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.030      ; 7.724      ;
; -6.128 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.603      ; 7.271      ;
; -6.123 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.603      ;
; -6.115 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.578      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.074     ; 5.572      ;
; -6.078 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.589      ; 7.207      ;
; -6.078 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.589      ; 7.207      ;
; -6.078 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.589      ; 7.207      ;
; -6.078 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.589      ; 7.207      ;
; -6.064 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.569      ; 7.173      ;
; -6.063 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.594      ; 7.197      ;
; -6.056 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.552      ; 7.148      ;
; -6.051 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.016     ; 5.575      ;
; -6.047 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.555      ; 7.142      ;
; -6.022 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.503      ;
; -6.022 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.021      ; 7.583      ;
; -6.018 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.683      ; 8.241      ;
; -6.010 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.666      ; 8.216      ;
; -6.010 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 7.918      ;
; -6.009 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.607      ; 7.156      ;
; -6.009 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.053     ; 5.496      ;
; -6.002 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.351      ; 7.893      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 5.465      ;
; -6.001 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.669      ; 8.210      ;
; -6.001 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.511      ;
; -6.001 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.511      ;
; -6.001 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.511      ;
; -6.001 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.511      ;
; -5.993 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.887      ;
; -5.986 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.501      ;
; -5.985 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~26            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.127      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~119           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~120           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~122           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~124           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~118           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~123           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.977 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~121           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.119      ;
; -5.972 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.007      ; 7.519      ;
; -5.972 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.007      ; 7.519      ;
; -5.972 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.007      ; 7.519      ;
; -5.972 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.007      ; 7.519      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.971 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 7.117      ;
; -5.963 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.570      ; 7.073      ;
; -5.957 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.012      ; 7.509      ;
; -5.950 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 7.066      ;
; -5.949 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.602      ; 7.091      ;
; -5.940 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 7.848      ;
; -5.932 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.351      ; 7.823      ;
; -5.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.012     ; 5.460      ;
; -5.923 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.817      ;
; -5.917 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.684      ; 8.141      ;
; -5.909 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.369      ; 7.818      ;
; -5.908 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.431      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.905 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.605      ; 7.050      ;
; -5.904 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.690      ; 8.134      ;
; -5.903 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.025      ; 7.468      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
; -5.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.017     ; 5.423      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -5.199 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.658      ; 1.765      ;
; -4.142 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 0.805      ;
; -4.142 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 0.805      ;
; -4.142 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 0.805      ;
; -3.462 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.485      ;
; -3.460 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.487      ;
; -3.458 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.489      ;
; -3.456 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.491      ;
; -3.455 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.492      ;
; -3.397 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.550      ;
; -3.376 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 1.571      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -3.042 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 6.650      ; 3.914      ;
; -2.922 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.596      ; 2.480      ;
; -2.889 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.058      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.857 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.302      ; 3.251      ;
; -2.818 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 1.772      ;
; -2.740 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.939      ; 2.505      ;
; -2.734 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.637      ; 2.709      ;
; -2.733 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.637      ; 2.710      ;
; -2.733 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.637      ; 2.710      ;
; -2.732 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 1.858      ;
; -2.625 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.322      ;
; -2.623 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.324      ;
; -2.621 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 5.326      ; 3.011      ;
; -2.621 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.326      ;
; -2.591 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.583      ; 2.798      ;
; -2.567 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.583      ; 2.822      ;
; -2.556 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.773      ; 2.023      ;
; -2.555 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 2.035      ;
; -2.490 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 2.100      ;
; -2.490 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.071      ; 2.387      ;
; -2.480 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.457      ; 2.783      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[30]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.471 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.615      ;
; -2.452 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.082      ; 2.436      ;
; -2.441 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.207      ; 1.072      ;
; -2.433 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.072      ; 2.445      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[17]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[18]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[19]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[20]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[22]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[23]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.426 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 6.280      ; 3.660      ;
; -2.398 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.549      ;
; -2.376 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.636      ; 3.066      ;
; -2.361 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.939      ; 2.884      ;
; -2.349 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.598      ;
; -2.323 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 5.326      ; 3.309      ;
; -2.245 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.589      ; 3.150      ;
; -2.238 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.589      ; 3.157      ;
; -2.194 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.939      ; 3.051      ;
; -2.185 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.939      ; 3.060      ;
; -2.184 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.774      ; 2.396      ;
; -2.179 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.774      ; 2.401      ;
; -2.167 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.774      ; 2.413      ;
; -2.163 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.586      ; 3.229      ;
; -2.130 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.442      ; 3.118      ;
; -2.089 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 4.034      ; 2.251      ;
; -2.089 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 4.034      ; 2.251      ;
; -2.074 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 2.516      ;
; -2.057 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.082      ; 2.831      ;
; -2.046 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 2.544      ;
; -2.036 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.911      ;
; -2.034 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.597      ; 3.369      ;
; -2.011 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.587      ; 3.382      ;
; -1.995 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.773      ; 2.584      ;
; -1.968 ; T80s:cpu1|T80:u0|DO[2]                 ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.596      ; 3.434      ;
; -1.950 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.784      ; 2.640      ;
; -1.928 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.736      ; 2.114      ;
; -1.928 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.736      ; 2.114      ;
; -1.928 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.736      ; 2.114      ;
; -1.928 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.736      ; 2.114      ;
; -1.928 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.736      ; 2.114      ;
; -1.855 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 4.421      ; 2.872      ;
; -1.847 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.992      ; 1.951      ;
; -1.837 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.591      ; 3.560      ;
; -1.835 ; T80s:cpu1|T80:u0|DO[0]                 ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 3.563      ; 1.534      ;
; -1.830 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 3.117      ;
; -1.812 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.956      ; 3.950      ;
; -1.812 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.956      ; 3.950      ;
; -1.807 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.987      ; 3.986      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.287 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.736      ; 1.059      ;
; -1.787 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.736      ; 1.059      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.142      ;
; 0.099  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.150      ;
; 0.142  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.181      ;
; 0.155  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.205      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.306  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 3.677      ;
; 0.452  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 2.171      ;
; 0.460  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.511      ;
; 0.485  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 2.204      ;
; 0.497  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.791      ; 2.555      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.500  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.787      ; 2.554      ;
; 0.509  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.791      ; 2.567      ;
; 0.511  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.790      ; 2.568      ;
; 0.537  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.773      ; 2.577      ;
; 0.563  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.759      ; 2.589      ;
; 0.567  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.767      ; 2.601      ;
; 0.574  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.757      ; 2.598      ;
; 0.574  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.767      ; 2.608      ;
; 0.578  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 2.297      ;
; 0.615  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.773      ; 2.655      ;
; 0.752  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.761  ; sdClkCount[5]                             ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.761  ; SBCTextDisplayRGB:io2|charHoriz[6]        ; SBCTextDisplayRGB:io2|charHoriz[6]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.046      ;
; 0.763 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 1.112      ; 2.183      ;
; 0.812 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.118      ;
; 0.872 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 1.112      ; 2.290      ;
; 0.918 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.224      ;
; 0.939 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.245      ;
; 0.945 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.251      ;
; 0.975 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.281      ;
; 1.078 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.382      ;
; 1.138 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.444      ;
; 1.166 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.472      ;
; 1.173 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.484      ;
; 1.181 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.487      ;
; 1.191 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.497      ;
; 1.191 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.497      ;
; 1.212 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 1.113      ; 2.631      ;
; 1.218 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.524      ;
; 1.219 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.222 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.239 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.545      ;
; 1.242 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.548      ;
; 1.254 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.560      ;
; 1.343 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.649      ;
; 1.348 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 1.701      ;
; 1.403 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 1.713      ;
; 1.422 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.728      ;
; 1.445 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.751      ;
; 1.447 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|T80:u0|IR[4]         ; sdClock          ; cpuClock    ; 0.000        ; 1.112      ; 2.865      ;
; 1.450 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.758      ;
; 1.471 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.777      ;
; 1.481 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.787      ;
; 1.496 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.804      ;
; 1.506 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 1.112      ; 2.924      ;
; 1.555 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.861      ;
; 1.558 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.864      ;
; 1.584 ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]            ; sdClock          ; cpuClock    ; 0.000        ; 1.106      ; 2.996      ;
; 1.602 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.908      ;
; 1.606 ; T80s:cpu1|T80:u0|IR[3]                    ; T80s:cpu1|T80:u0|Arith16_r     ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 1.934      ;
; 1.607 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.911      ;
; 1.638 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.710      ; 4.654      ;
; 1.654 ; T80s:cpu1|T80:u0|DO[5]                    ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.960      ;
; 1.670 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.976      ;
; 1.681 ; T80s:cpu1|DI_Reg[3]                       ; T80s:cpu1|T80:u0|TmpAddr[3]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.028      ; 2.015      ;
; 1.692 ; T80s:cpu1|T80:u0|XY_State[0]              ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.998      ;
; 1.692 ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|DI_Reg[7]            ; sdClock          ; cpuClock    ; 0.000        ; 1.113      ; 3.111      ;
; 1.700 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.006      ;
; 1.705 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.016      ; 2.028      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.735 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.041      ;
; 1.750 ; T80s:cpu1|T80:u0|BusB[6]                  ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.056      ;
; 1.756 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.062      ;
; 1.760 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.077      ;
; 1.762 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.068      ;
; 1.767 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 2.069      ;
; 1.780 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.086      ;
; 1.784 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.101      ;
; 1.787 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 2.099      ;
; 1.789 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.028      ; 2.123      ;
; 1.791 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.025      ; 2.122      ;
; 1.791 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; SBCTextDisplayRGB:io2|dataOut[4]          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.917      ; 3.015      ;
; 1.792 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.793 ; T80s:cpu1|T80:u0|Read_To_Reg_r[1]         ; T80s:cpu1|T80:u0|F[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.099      ;
; 1.797 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.103      ;
; 1.808 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.114      ;
; 1.808 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.114      ;
; 1.808 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.395      ; 4.509      ;
; 1.826 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.132      ;
; 1.826 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 1.106      ; 3.238      ;
; 1.828 ; T80s:cpu1|T80:u0|Fp[0]                    ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.134      ;
; 1.833 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.136      ;
; 1.842 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.148      ;
; 1.858 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 2.173      ;
; 1.866 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.172      ;
; 1.877 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.881 ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.185      ;
; 1.886 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.785      ; 6.281      ;
; 1.896 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.202      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.746 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.755 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.793 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.099      ;
; 0.870 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.176      ;
; 0.897 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.899 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.907 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.216      ;
; 0.918 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.224      ;
; 0.922 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.228      ;
; 0.926 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.232      ;
; 0.927 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.233      ;
; 1.046 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.351      ;
; 1.119 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.425      ;
; 1.144 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.450      ;
; 1.144 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.450      ;
; 1.148 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.454      ;
; 1.149 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.455      ;
; 1.151 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.457      ;
; 1.157 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.463      ;
; 1.172 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.179 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.179 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.183 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.183 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.194 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.198 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.198 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.201 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.507      ;
; 1.201 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.507      ;
; 1.203 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; sd_controller:sd1|state.read_block_wait         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.207 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.513      ;
; 1.209 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.213 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.217 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.223 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 1.532      ;
; 1.226 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 1.535      ;
; 1.227 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 1.536      ;
; 1.235 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
; 1.237 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
; 1.274 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[0]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.580      ;
; 1.275 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.581      ;
; 1.346 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.652      ;
; 1.397 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.701      ;
; 1.423 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; -0.004     ; 1.725      ;
; 1.442 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.018      ; 1.766      ;
; 1.449 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.018      ; 1.773      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.048      ;
; 0.747 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.053      ;
; 0.752 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.762 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.068      ;
; 0.778 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.084      ;
; 0.779 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.085      ;
; 0.782 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.088      ;
; 0.783 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.089      ;
; 0.791 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.097      ;
; 0.791 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.097      ;
; 0.918 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~57            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~60            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.928 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.234      ;
; 1.078 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~127           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.389      ;
; 1.177 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.484      ;
; 1.203 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.210 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.516      ;
; 1.218 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.528      ;
; 1.224 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.235 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~45            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.540      ;
; 1.254 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.560      ;
; 1.268 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.574      ;
; 1.270 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.576      ;
; 1.271 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~15            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.576      ;
; 1.271 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~47            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.576      ;
; 1.271 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.577      ;
; 1.307 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.613      ;
; 1.313 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.619      ;
; 1.392 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.768      ;
; 1.392 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.768      ;
; 1.416 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~50            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.721      ;
; 1.435 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.741      ;
; 1.463 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~125           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.774      ;
; 1.471 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.777      ;
; 1.472 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~132           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.783      ;
; 1.479 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~129           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.790      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.858      ;
; 1.490 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~131           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.801      ;
; 1.494 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.800      ;
; 1.539 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~46            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.844      ;
; 1.564 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.870      ;
; 1.574 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~56            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.877      ;
; 1.591 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~63            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.004      ; 1.901      ;
; 1.591 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~48            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.896      ;
; 1.594 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~31            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.004      ; 1.904      ;
; 1.604 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~52            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.909      ;
; 1.606 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~130           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.917      ;
; 1.625 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxState.idle           ; clk                ; serialClkCount[15] ; 0.000        ; 0.006      ; 1.937      ;
; 1.642 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~77            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.019      ; 1.967      ;
; 1.642 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~93            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.019      ; 1.967      ;
; 1.655 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~33            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.004      ; 1.965      ;
; 1.655 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~65            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.004      ; 1.965      ;
; 1.656 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.658 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.964      ;
; 1.658 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.964      ;
; 1.658 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.964      ;
; 1.658 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.964      ;
; 1.658 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.964      ;
; 1.662 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~97            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.019      ; 1.987      ;
; 1.664 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~81            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.019      ; 1.989      ;
; 1.682 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.988      ;
; 1.683 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.989      ;
; 1.684 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.762      ; 5.056      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.822 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.615      ; 5.977      ;
; -4.796 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.949      ;
; -4.796 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.949      ;
; -4.796 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.949      ;
; -4.796 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.949      ;
; -4.795 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.948      ;
; -4.795 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.613      ; 5.948      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.004     ; 4.281      ;
; -4.719 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.253      ;
; -4.719 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.253      ;
; -4.719 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.253      ;
; -4.719 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.253      ;
; -4.718 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.252      ;
; -4.718 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.006     ; 4.252      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.716 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.033      ; 6.289      ;
; -4.690 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.261      ;
; -4.690 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.261      ;
; -4.690 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.261      ;
; -4.690 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.261      ;
; -4.689 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.260      ;
; -4.689 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.031      ; 6.260      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.061      ;
; -4.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.033      ;
; -4.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.033      ;
; -4.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.033      ;
; -4.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.033      ;
; -4.544 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.032      ;
; -4.544 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.032      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.512 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.579      ; 5.631      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.603      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.603      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.603      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.603      ;
; -4.485 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.602      ;
; -4.485 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.577      ; 5.602      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.466 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.693      ; 6.699      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.458 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.376      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.450 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.611      ; 5.601      ;
; -4.440 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.671      ;
; -4.440 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.671      ;
; -4.440 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.671      ;
; -4.440 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.671      ;
; -4.439 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.670      ;
; -4.439 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.691      ; 6.670      ;
; -4.438 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.612      ; 5.590      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.973 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 3.015      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.867 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.909      ;
; -1.301 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.341      ;
; -1.195 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.235      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 1.048 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.762      ; 3.254      ;
; 1.048 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.762      ; 3.254      ;
; 1.310 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.766      ; 2.996      ;
; 1.310 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.766      ; 2.996      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -1.477 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.667      ; 2.996      ;
; -1.477 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.667      ; 2.996      ;
; -1.215 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.663      ; 3.254      ;
; -1.215 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.663      ; 3.254      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.813 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.188      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 0.825 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.764      ; 4.199      ;
; 1.170 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.546      ;
; 1.170 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.546      ;
; 1.171 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.547      ;
; 1.171 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.547      ;
; 1.171 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.547      ;
; 1.171 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.766      ; 4.547      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.768      ; 4.575      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.313 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.765      ; 4.188      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.325 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.764      ; 4.199      ;
; 1.670 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.546      ;
; 1.670 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.546      ;
; 1.671 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.547      ;
; 1.671 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.547      ;
; 1.671 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.547      ;
; 1.671 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.766      ; 4.547      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.768      ; 4.575      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.690 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.375      ; 4.871      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 3.702 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.374      ; 4.882      ;
; 4.047 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.229      ;
; 4.047 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.229      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.230      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.230      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.230      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.376      ; 5.230      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.074 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 5.258      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.150 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.690      ; 5.646      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.162 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.689      ; 5.657      ;
; 4.507 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.004      ;
; 4.507 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.004      ;
; 4.508 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.005      ;
; 4.508 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.005      ;
; 4.508 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.005      ;
; 4.508 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.691      ; 6.005      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.929 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.235      ;
; 2.035 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.341      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.909      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
; 2.707 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 3.015      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -5.383 ; -4.141       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -5.383 ; -4.141       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -4.775 ; -3.533       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -4.775 ; -3.533       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -4.141 ; -4.141       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -4.141 ; -4.141       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
; -3.533 ; -3.533       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteWritten|clk                ;
; -3.533 ; -3.533       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteWritten|clk                ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.092 ; 11.092 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 10.043 ; 10.043 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.279  ; 5.279  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.022  ; 8.022  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.782  ; 8.782  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.499  ; 7.499  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.668  ; 6.668  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.782  ; 8.782  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.805  ; 7.805  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.999  ; 6.999  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.957  ; 6.957  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.598  ; 6.598  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.330  ; 7.330  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.846  ; 9.846  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.393 ; 10.393 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.709 ; -5.709 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -5.853 ; -5.853 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -5.013 ; -5.013 ; Fall       ; clk             ;
; rxd1         ; clk        ; -4.892 ; -4.892 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.591 ; -5.591 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.667 ; -6.667 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.660 ; -5.660 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.242 ; -7.242 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.662 ; -6.662 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.158 ; -6.158 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.875 ; -5.875 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.591 ; -5.591 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.185 ; -6.185 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.911 ; -5.911 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.680 ; -4.680 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.685  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.685  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.487 ; 11.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.630 ; 13.630 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.433 ; 13.433 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.899  ; 8.899  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.981  ; 8.981  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.231  ; 8.231  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.777  ; 8.777  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.886  ; 8.886  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.538  ; 8.538  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.308  ; 8.308  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.331  ; 9.331  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.826  ; 8.826  ; Fall       ; clk                ;
; rts1             ; clk                ; 9.595  ; 9.595  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.928  ; 9.928  ; Fall       ; clk                ;
; video            ; clk                ; 9.265  ; 9.265  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.207  ; 9.207  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.951  ; 8.951  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.059  ; 9.059  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.840  ; 8.840  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.413  ; 8.413  ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.255  ; 9.255  ; Fall       ; clk                ;
; videoSync        ; clk                ; 10.597 ; 10.597 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.982 ; 10.982 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.864 ; 11.864 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.007 ; 14.007 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.810 ; 13.810 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.703 ; 10.703 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.818  ; 9.818  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.003  ; 6.003  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.700  ; 6.700  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.250  ; 7.250  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.022  ; 8.022  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.231  ; 9.231  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.604 ; 10.604 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.364 ; 10.364 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.901  ; 9.901  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.243 ; 10.243 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.703 ; 10.703 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.685  ; 9.685  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.842  ; 9.842  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.396 ; 10.396 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.838  ; 9.838  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.782  ; 9.782  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.659  ; 8.659  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.717  ; 8.717  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.809  ; 8.809  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.301  ; 8.301  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.070  ; 9.070  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.033 ; 10.033 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.909  ; 9.909  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.211  ; 9.211  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.282  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.282  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.487 ; 11.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.630 ; 13.630 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.433 ; 13.433 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.231  ; 8.231  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.899  ; 8.899  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.981  ; 8.981  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.231  ; 8.231  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.777  ; 8.777  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.886  ; 8.886  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.538  ; 8.538  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.308  ; 8.308  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.331  ; 9.331  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.826  ; 8.826  ; Fall       ; clk                ;
; rts1             ; clk                ; 9.595  ; 9.595  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.928  ; 9.928  ; Fall       ; clk                ;
; video            ; clk                ; 9.265  ; 9.265  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.207  ; 9.207  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.951  ; 8.951  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.059  ; 9.059  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.840  ; 8.840  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.413  ; 8.413  ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.255  ; 9.255  ; Fall       ; clk                ;
; videoSync        ; clk                ; 9.534  ; 9.534  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.384  ; 9.384  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.509 ; 10.509 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.661  ; 9.661  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.406  ; 9.406  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.003  ; 6.003  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.818  ; 9.818  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.003  ; 6.003  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.700  ; 6.700  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.250  ; 7.250  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.022  ; 8.022  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.231  ; 9.231  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.604 ; 10.604 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.364 ; 10.364 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.901  ; 9.901  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.243 ; 10.243 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.703 ; 10.703 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.685  ; 9.685  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.842  ; 9.842  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.659  ; 8.659  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.396 ; 10.396 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.838  ; 9.838  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.782  ; 9.782  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.659  ; 8.659  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.717  ; 8.717  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.809  ; 8.809  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.301  ; 8.301  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.070  ; 9.070  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.620  ; 8.620  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.909  ; 9.909  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.211  ; 9.211  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.599  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.609  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.980  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.660 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.660 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.980  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.599  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.603  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.946  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.504  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.514  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.885  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.565 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.565 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.885  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.504  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.508  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.851  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.599     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.609     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.980     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.660    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.660    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.980     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.599     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.603     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.946     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.504     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.514     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.885     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.565    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.565    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.885     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.504     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.508     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.851     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.701 ; -1721.001     ;
; cpuClock           ; -4.835 ; -1179.087     ;
; sdClock            ; -2.648 ; -191.941      ;
; T80s:cpu1|IORQ_n   ; -2.589 ; -54.800       ;
; serialClkCount[15] ; -1.735 ; -249.759      ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -1.415 ; -35.595       ;
; clk                ; -1.318 ; -15.451       ;
; serialClkCount[15] ; -0.114 ; -0.226        ;
; cpuClock           ; 0.206  ; 0.000         ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.285 ; -33.077       ;
; sdClock            ; -0.117 ; -0.936        ;
; T80s:cpu1|IORQ_n   ; 0.541  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.104 ; -1.314        ;
; T80s:cpu1|IORQ_n   ; 0.019  ; 0.000         ;
; sdClock            ; 0.757  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1999.732     ;
; T80s:cpu1|IORQ_n   ; -1.970 ; -220.786      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.701 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.237      ;
; -5.697 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.247      ;
; -5.697 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.237      ;
; -5.686 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 6.249      ;
; -5.677 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.229      ;
; -5.674 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.063      ; 6.236      ;
; -5.667 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.227      ;
; -5.632 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.168      ;
; -5.631 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.167      ;
; -5.630 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.166      ;
; -5.629 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.179      ;
; -5.628 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.178      ;
; -5.624 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.174      ;
; -5.555 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.091      ;
; -5.551 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.087      ;
; -5.547 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.097      ;
; -5.547 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.087      ;
; -5.542 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.092      ;
; -5.541 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.091      ;
; -5.541 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.091      ;
; -5.537 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.037      ; 6.073      ;
; -5.537 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 6.094      ;
; -5.536 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 6.099      ;
; -5.529 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.051      ; 6.079      ;
; -5.527 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.063      ;
; -5.527 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.079      ;
; -5.524 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.063      ; 6.086      ;
; -5.517 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.077      ;
; -5.503 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.039      ;
; -5.499 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.049      ;
; -5.499 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.039      ;
; -5.498 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.038      ;
; -5.494 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.045      ; 6.038      ;
; -5.493 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.041      ; 6.033      ;
; -5.493 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.033      ;
; -5.489 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.041      ; 6.029      ;
; -5.488 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.041      ; 6.028      ;
; -5.488 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 6.051      ;
; -5.482 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.018      ;
; -5.481 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.017      ;
; -5.480 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.055      ; 6.034      ;
; -5.480 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.016      ;
; -5.479 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.031      ;
; -5.479 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.029      ;
; -5.479 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.031      ;
; -5.478 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.028      ;
; -5.476 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.063      ; 6.038      ;
; -5.475 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.027      ;
; -5.474 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.024      ;
; -5.472 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.045      ; 6.016      ;
; -5.470 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.053      ; 6.022      ;
; -5.469 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.057      ; 6.025      ;
; -5.469 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.029      ;
; -5.465 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.037      ; 6.001      ;
; -5.462 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.051      ; 6.012      ;
; -5.462 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.050      ; 6.011      ;
; -5.459 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 6.016      ;
; -5.458 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.058      ; 6.015      ;
; -5.458 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 6.015      ;
; -5.458 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.064      ; 6.021      ;
; -5.458 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.054      ; 6.011      ;
; -5.450 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.055      ; 6.004      ;
; -5.449 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 6.016      ;
; -5.447 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.077      ; 6.023      ;
; -5.444 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.004      ;
; -5.444 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.004      ;
; -5.438 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.066      ; 6.003      ;
; -5.436 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.067      ; 6.002      ;
; -5.436 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 6.002      ;
; -5.436 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.041      ; 5.976      ;
; -5.435 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.057      ; 5.991      ;
; -5.435 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.065      ; 5.999      ;
; -5.435 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.076      ; 6.010      ;
; -5.434 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.994      ;
; -5.434 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.970      ;
; -5.433 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.000      ;
; -5.433 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.969      ;
; -5.432 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.968      ;
; -5.431 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.051      ; 5.981      ;
; -5.431 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.045      ; 5.975      ;
; -5.430 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.051      ; 5.980      ;
; -5.430 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.041      ; 5.970      ;
; -5.428 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.074      ; 6.001      ;
; -5.426 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.962      ;
; -5.426 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.051      ; 5.976      ;
; -5.426 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.966      ;
; -5.421 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.961      ;
; -5.417 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.041      ; 5.957      ;
; -5.417 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.055      ; 5.971      ;
; -5.411 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.055      ; 5.965      ;
; -5.411 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.974      ;
; -5.409 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.045      ; 5.953      ;
; -5.407 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1    ; clk          ; clk         ; 0.500        ; 0.051      ; 5.957      ;
; -5.406 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.969      ;
; -5.406 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.057      ; 5.962      ;
; -5.405 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.941      ;
; -5.404 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.944      ;
; -5.404 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1    ; clk          ; clk         ; 0.500        ; 0.037      ; 5.940      ;
; -5.402 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.965      ;
; -5.401 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.041      ; 5.941      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.835 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.883      ;
; -4.831 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.870      ;
; -4.794 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.850      ;
; -4.792 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.847      ;
; -4.791 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.848      ;
; -4.791 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.815      ;
; -4.790 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.845      ;
; -4.790 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.837      ;
; -4.788 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.834      ;
; -4.787 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.811      ;
; -4.787 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.835      ;
; -4.787 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.802      ;
; -4.786 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.832      ;
; -4.785 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.841      ;
; -4.784 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.840      ;
; -4.783 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.839      ;
; -4.783 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.798      ;
; -4.781 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.828      ;
; -4.780 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.827      ;
; -4.779 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.826      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.839      ;
; -4.777 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 5.841      ;
; -4.768 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.823      ;
; -4.764 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.810      ;
; -4.758 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.800      ;
; -4.756 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.817      ;
; -4.751 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.794      ;
; -4.748 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.791      ;
; -4.747 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.781      ;
; -4.744 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.778      ;
; -4.737 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.806      ;
; -4.736 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 5.808      ;
; -4.735 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.803      ;
; -4.734 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 5.805      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 5.804      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.771      ;
; -4.733 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 5.806      ;
; -4.733 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.773      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.801      ;
; -4.732 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 5.803      ;
; -4.730 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.767      ;
; -4.729 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.769      ;
; -4.728 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.797      ;
; -4.727 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 5.799      ;
; -4.727 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.796      ;
; -4.726 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 5.798      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.795      ;
; -4.725 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.768      ;
; -4.725 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 5.797      ;
; -4.721 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.755      ;
; -4.719 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.775      ;
; -4.717 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.767      ;
; -4.716 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.772      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.784      ;
; -4.715 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.764      ;
; -4.715 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.762      ;
; -4.714 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.765      ;
; -4.714 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.732      ;
; -4.713 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.781      ;
; -4.713 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.762      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 5.782      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.749      ;
; -4.712 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.759      ;
; -4.711 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.767      ;
; -4.711 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.779      ;
; -4.711 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.779      ;
; -4.710 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 5.781      ;
; -4.710 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.728      ;
; -4.708 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.745      ;
; -4.708 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.758      ;
; -4.707 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.764      ;
; -4.707 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.757      ;
; -4.707 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.754      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.775      ;
; -4.706 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.756      ;
; -4.705 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.762      ;
; -4.705 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.774      ;
; -4.704 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 5.773      ;
; -4.703 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.760      ;
; -4.703 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.751      ;
; -4.701 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.749      ;
; -4.700 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.752      ;
; -4.699 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.747      ;
; -4.697 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.746      ;
; -4.696 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.739      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.750      ;
; -4.693 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.752      ;
; -4.691 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.747      ;
; -4.691 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.740      ;
; -4.690 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.733      ;
; -4.690 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.749      ;
; -4.689 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.757      ;
; -4.686 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.720      ;
; -4.683 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.735      ;
; -4.680 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.723      ;
; -4.680 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.723      ;
; -4.679 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.722      ;
; -4.678 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.726      ;
; -4.676 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.710      ;
; -4.676 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.710      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.648 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.708      ;
; -2.648 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.708      ;
; -2.531 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.597      ;
; -2.531 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.597      ;
; -2.531 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.597      ;
; -2.531 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.597      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.491 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.554      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.461 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 1.526      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.472     ; 1.442      ;
; -2.348 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 1.411      ;
; -2.343 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.964      ;
; -2.343 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.964      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.299 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.911     ; 1.920      ;
; -2.192 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.487     ; 1.237      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.905     ; 1.707      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.905     ; 1.707      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.905     ; 1.707      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.905     ; 1.707      ;
; -2.064 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.928     ; 1.668      ;
; -2.064 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.928     ; 1.668      ;
; -2.064 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.928     ; 1.668      ;
; -2.064 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.928     ; 1.668      ;
; -2.049 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.115      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -2.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.636      ;
; -1.996 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.062      ;
; -1.993 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.059      ;
; -1.981 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 1.586      ;
; -1.980 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 1.585      ;
; -1.980 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 1.585      ;
; -1.979 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 1.584      ;
; -1.974 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 1.579      ;
; -1.939 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.466     ; 1.005      ;
; -1.930 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.993      ;
; -1.703 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 0.768      ;
; -1.690 ; sd_controller:sd1|address[20]     ; sd_controller:sd1|cmd_out[28]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.752      ;
; -1.683 ; sd_controller:sd1|address[26]     ; sd_controller:sd1|cmd_out[34]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.745      ;
; -1.680 ; sd_controller:sd1|address[28]     ; sd_controller:sd1|cmd_out[36]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.742      ;
; -1.672 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.467     ; 0.737      ;
; -1.650 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.905     ; 1.277      ;
; -1.624 ; sd_controller:sd1|block_write     ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.686      ;
; -1.583 ; sd_controller:sd1|address[15]     ; sd_controller:sd1|cmd_out[23]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.644      ;
; -1.579 ; sd_controller:sd1|address[10]     ; sd_controller:sd1|cmd_out[18]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.640      ;
; -1.558 ; sd_controller:sd1|address[13]     ; sd_controller:sd1|cmd_out[21]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.619      ;
; -1.557 ; sd_controller:sd1|address[21]     ; sd_controller:sd1|cmd_out[29]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.619      ;
; -1.557 ; sd_controller:sd1|address[24]     ; sd_controller:sd1|cmd_out[32]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.619      ;
; -1.556 ; sd_controller:sd1|address[9]      ; sd_controller:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.617      ;
; -1.556 ; sd_controller:sd1|address[12]     ; sd_controller:sd1|cmd_out[20]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.617      ;
; -1.556 ; sd_controller:sd1|address[18]     ; sd_controller:sd1|cmd_out[26]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.618      ;
; -1.555 ; sd_controller:sd1|address[27]     ; sd_controller:sd1|cmd_out[35]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.617      ;
; -1.554 ; sd_controller:sd1|address[17]     ; sd_controller:sd1|cmd_out[25]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.616      ;
; -1.554 ; sd_controller:sd1|address[29]     ; sd_controller:sd1|cmd_out[37]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.616      ;
; -1.554 ; sd_controller:sd1|address[31]     ; sd_controller:sd1|cmd_out[39]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.616      ;
; -1.553 ; sd_controller:sd1|address[19]     ; sd_controller:sd1|cmd_out[27]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.615      ;
; -1.552 ; sd_controller:sd1|address[14]     ; sd_controller:sd1|cmd_out[22]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.613      ;
; -1.551 ; sd_controller:sd1|address[30]     ; sd_controller:sd1|cmd_out[38]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.613      ;
; -1.550 ; sd_controller:sd1|address[22]     ; sd_controller:sd1|cmd_out[30]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.612      ;
; -1.546 ; sd_controller:sd1|address[16]     ; sd_controller:sd1|cmd_out[24]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.609      ;
; -1.545 ; sd_controller:sd1|address[25]     ; sd_controller:sd1|cmd_out[33]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.607      ;
; -1.544 ; sd_controller:sd1|address[11]     ; sd_controller:sd1|cmd_out[19]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.471     ; 0.605      ;
; -1.544 ; sd_controller:sd1|address[23]     ; sd_controller:sd1|cmd_out[31]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.606      ;
; -1.528 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.591      ;
; -1.513 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.576      ;
; -1.512 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.575      ;
; -1.504 ; sd_controller:sd1|block_read      ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.566      ;
; -1.465 ; sd_controller:sd1|block_write     ; sd_controller:sd1|state.write_block_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.470     ; 0.527      ;
; -1.417 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.480      ;
; -1.414 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.477      ;
; -1.413 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.469     ; 0.476      ;
; -1.403 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.906     ; 1.029      ;
; -1.385 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.411      ;
; -1.385 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.411      ;
; -1.369 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.395      ;
; -1.369 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.395      ;
; -1.360 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|sd_read_flag                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.927     ; 0.965      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -2.589 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.231     ; 0.890      ;
; -2.372 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.105     ; 0.799      ;
; -2.243 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.105     ; 0.670      ;
; -2.208 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.105     ; 0.635      ;
; -2.015 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.105     ; 0.442      ;
; -1.986 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.627      ;
; -1.958 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.599      ;
; -1.952 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.514      ;
; -1.951 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.513      ;
; -1.949 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.511      ;
; -1.929 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.491      ;
; -1.924 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.565      ;
; -1.839 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.401      ;
; -1.832 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.394      ;
; -1.826 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.388      ;
; -1.824 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.465      ;
; -1.817 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.379      ;
; -1.816 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.378      ;
; -1.789 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.351      ;
; -1.710 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.272      ;
; -1.709 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.271      ;
; -1.644 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.265     ; 1.411      ;
; -1.610 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.172      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.523 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.257     ; 1.298      ;
; -1.502 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 1.064      ;
; -1.383 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.945      ;
; -1.382 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.944      ;
; -1.374 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.015      ;
; -1.369 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.391     ; 1.010      ;
; -1.317 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.265     ; 1.084      ;
; -1.283 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.845      ;
; -1.259 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 2.096      ;
; -1.214 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 2.051      ;
; -1.200 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.197     ; 2.035      ;
; -1.200 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.265     ; 0.967      ;
; -1.190 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.197     ; 2.025      ;
; -1.156 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.993      ;
; -1.143 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.705      ;
; -1.142 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.704      ;
; -1.139 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.207     ; 1.964      ;
; -1.114 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.946      ;
; -1.110 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.947      ;
; -1.042 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.291     ; 1.283      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.874      ;
; -1.027 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.302     ; 1.257      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.858      ;
; -1.012 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.844      ;
; -1.002 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.164      ;
; -1.001 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.163      ;
; -0.992 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.830      ;
; -0.984 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.291     ; 1.225      ;
; -0.983 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.356     ; 1.159      ;
; -0.974 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.290     ; 1.216      ;
; -0.974 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.812      ;
; -0.974 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.536      ;
; -0.974 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.536      ;
; -0.971 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.533      ;
; -0.970 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.532      ;
; -0.969 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.807      ;
; -0.968 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.470     ; 0.530      ;
; -0.964 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.275     ; 1.221      ;
; -0.964 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.354     ; 1.142      ;
; -0.957 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.354     ; 1.135      ;
; -0.945 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.207     ; 1.770      ;
; -0.944 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.369     ; 1.107      ;
; -0.944 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.106      ;
; -0.943 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.105      ;
; -0.941 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.369     ; 1.104      ;
; -0.939 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.369     ; 1.102      ;
; -0.938 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.275     ; 1.195      ;
; -0.936 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.165     ; 1.303      ;
; -0.933 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.290     ; 1.175      ;
; -0.932 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.367     ; 1.097      ;
; -0.906 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.367     ; 1.071      ;
; -0.903 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.207     ; 1.728      ;
; -0.902 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.064      ;
; -0.899 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.291     ; 1.140      ;
; -0.899 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.369     ; 1.062      ;
; -0.894 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.354     ; 1.072      ;
; -0.889 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.366     ; 1.055      ;
; -0.878 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.165     ; 1.245      ;
; -0.874 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.287     ; 1.119      ;
; -0.868 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.370     ; 1.030      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.735 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.996      ;
; -1.729 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.983      ;
; -1.715 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.936      ;
; -1.709 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.923      ;
; -1.697 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.948      ;
; -1.678 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.941      ;
; -1.677 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.945      ;
; -1.677 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.888      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.668 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.880      ;
; -1.658 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.881      ;
; -1.657 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.885      ;
; -1.641 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.900      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.280     ; 1.884      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.280     ; 1.884      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.280     ; 1.884      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.280     ; 1.884      ;
; -1.626 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.889      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.840      ;
; -1.620 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.876      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.824      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.824      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.824      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.824      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.868      ;
; -1.606 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.829      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.603 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.269     ; 1.866      ;
; -1.600 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.816      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~119           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~120           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~122           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~124           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~118           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~123           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~121           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.808      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.806      ;
; -1.574 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.835      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.308     ; 1.798      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~48            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.571 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.281     ; 1.822      ;
; -1.568 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.315     ; 1.785      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.565 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.271     ; 1.826      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.819      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.775      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~48            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.551 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.762      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.766      ;
; -1.543 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.268     ; 1.807      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.415 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.929      ; 0.666      ;
; -1.255 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.367      ;
; -1.255 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.367      ;
; -1.255 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.367      ;
; -1.092 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.530      ;
; -1.091 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.531      ;
; -1.090 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.532      ;
; -1.089 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.533      ;
; -1.086 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.536      ;
; -1.086 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.536      ;
; -1.080 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.542      ;
; -0.917 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.705      ;
; -0.860 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.675      ; 0.967      ;
; -0.857 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 0.844      ;
; -0.854 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.768      ;
; -0.853 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.769      ;
; -0.853 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.769      ;
; -0.778 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 0.923      ;
; -0.777 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.845      ;
; -0.763 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.037      ; 0.426      ;
; -0.743 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.675      ; 1.084      ;
; -0.742 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.880      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.740 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.273      ; 1.185      ;
; -0.702 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.920      ;
; -0.686 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 1.015      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.922      ; 1.407      ;
; -0.637 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 1.064      ;
; -0.628 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 0.994      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[30]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.586 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.323      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[17]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[18]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[19]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[20]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[22]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[23]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.582 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.257      ; 1.327      ;
; -0.558 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 1.064      ;
; -0.499 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.150      ; 1.303      ;
; -0.498 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.150      ; 1.304      ;
; -0.487 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.756      ; 0.921      ;
; -0.451 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.241      ; 1.442      ;
; -0.450 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.241      ; 1.443      ;
; -0.416 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.675      ; 1.411      ;
; -0.412 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.029      ;
; -0.412 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.029      ;
; -0.412 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.029      ;
; -0.409 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 1.213      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[17]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[18]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[19]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[20]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[22]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[23]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.389 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.429      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[30]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.388 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.166      ; 1.430      ;
; -0.387 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.743      ; 1.008      ;
; -0.381 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.262      ; 1.533      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.380 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.182      ; 1.454      ;
; -0.379 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 1.322      ;
; -0.373 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.742      ; 1.021      ;
; -0.364 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.549      ; 1.337      ;
; -0.342 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.949      ; 0.759      ;
; -0.324 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.028      ; 0.856      ;
; -0.324 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.028      ; 0.856      ;
; -0.301 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.949      ; 0.800      ;
; -0.301 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.140      ;
; -0.300 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.949      ; 0.801      ;
; -0.300 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.751      ; 1.103      ;
; -0.292 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.470      ; 1.330      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.318 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.420      ; 0.395      ;
; -0.818 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.420      ; 0.395      ;
; -0.440 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.725      ;
; -0.434 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.731      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.433 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.445      ; 1.305      ;
; -0.406 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.751      ;
; -0.403 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.762      ;
; -0.335 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.830      ;
; -0.321 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.741      ;
; -0.312 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.031      ; 0.857      ;
; -0.309 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 0.864      ;
; -0.301 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 0.870      ;
; -0.301 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 0.872      ;
; -0.301 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.761      ;
; -0.290 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.865      ;
; -0.266 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 0.887      ;
; -0.265 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 0.888      ;
; -0.264 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.877      ;
; -0.255 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.002      ; 0.885      ;
; -0.252 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.810      ;
; -0.238 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.917      ;
; -0.212 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.862      ;
; -0.211 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.031      ; 0.958      ;
; -0.210 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.870      ;
; -0.205 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 0.877      ;
; -0.204 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 0.878      ;
; -0.203 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 0.968      ;
; -0.203 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 0.970      ;
; -0.199 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 0.883      ;
; -0.189 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.972      ;
; -0.186 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.892      ;
; -0.176 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 0.995      ;
; -0.171 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.895      ;
; -0.169 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.996      ;
; -0.165 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.909      ;
; -0.164 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 1.001      ;
; -0.159 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.031      ; 1.010      ;
; -0.142 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.015      ;
; -0.135 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.026      ;
; -0.129 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 0.920      ;
; -0.129 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.945      ;
; -0.125 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.032      ;
; -0.124 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.942      ;
; -0.124 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.029      ;
; -0.123 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.951      ;
; -0.120 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.033      ;
; -0.117 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 1.024      ;
; -0.115 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.002      ; 1.025      ;
; -0.111 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.951      ;
; -0.087 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.076      ;
; -0.086 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.992      ;
; -0.068 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.012      ;
; -0.051 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.826      ; 0.913      ;
; -0.049 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.029      ;
; -0.039 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.027      ;
; -0.033 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.041      ;
; -0.028 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.042      ;
; -0.015 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.051      ;
; 0.012  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.084      ;
; 0.015  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.095      ;
; 0.020  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 1.184      ;
; 0.025  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.074      ;
; 0.025  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.098      ;
; 0.039  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.103      ;
; 0.043  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.113      ;
; 0.066  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.223      ;
; 0.066  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.227      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.067  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.445      ; 1.305      ;
; 0.069  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.838      ; 1.045      ;
; 0.073  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.234      ;
; 0.077  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.147      ;
; 0.078  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.144      ;
; 0.085  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.158      ;
; 0.088  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.160      ;
; 0.095  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.168      ;
; 0.096  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.166      ;
; 0.104  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.174      ;
; 0.121  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.185      ;
; 0.125  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.191      ;
; 0.127  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.197      ;
; 0.129  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.828      ; 1.095      ;
; 0.130  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.814      ; 1.082      ;
; 0.135  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 1.299      ;
; 0.136  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.834      ; 1.108      ;
; 0.153  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.225      ;
; 0.156  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.206      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.114 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.491      ;
; -0.112 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.493      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.038  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.642      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.107  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.708      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.151  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.742      ;
; 0.194  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.796      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.197  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.294      ; 1.784      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.799      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.818      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.218  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.816      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.228  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.817      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.229  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.826      ;
; 0.238  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.829      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.297      ; 1.830      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.206 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.582      ; 2.081      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.219 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.335      ; 0.706      ;
; 0.226 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.107      ; 1.485      ;
; 0.238 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.390      ;
; 0.248 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.263 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.335      ; 0.750      ;
; 0.270 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.142      ;
; 0.273 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.145      ;
; 0.274 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.426      ;
; 0.300 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.581      ; 2.174      ;
; 0.304 ; SBCTextDisplayRGB:io2|dataOut[4]          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.528      ; 0.984      ;
; 0.323 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.475      ;
; 0.332 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.487      ;
; 0.339 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.016      ; 1.507      ;
; 0.344 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.582      ; 2.219      ;
; 0.345 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.497      ;
; 0.345 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.497      ;
; 0.350 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.582      ; 2.225      ;
; 0.357 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.016      ; 1.525      ;
; 0.358 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; SBCTextDisplayRGB:io2|dataOut[2]          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.526      ; 1.039      ;
; 0.361 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.336      ; 0.854      ;
; 0.368 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.105      ; 1.633      ;
; 0.382 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.016      ; 1.555      ;
; 0.393 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.545      ;
; 0.403 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.558      ;
; 0.417 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.570      ;
; 0.420 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.572      ;
; 0.426 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.578      ;
; 0.430 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.107      ; 1.689      ;
; 0.432 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|T80:u0|IR[4]         ; sdClock          ; cpuClock    ; 0.000        ; 0.335      ; 0.919      ;
; 0.435 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.104      ; 1.693      ;
; 0.437 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.104      ; 1.693      ;
; 0.441 ; SBCTextDisplayRGB:io2|dataOut[1]          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.447      ; 1.040      ;
; 0.447 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.601      ;
; 0.450 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.581      ; 2.324      ;
; 0.453 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.607      ;
; 0.455 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.106      ; 1.713      ;
; 0.457 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.581      ; 2.331      ;
; 0.458 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.610      ;
; 0.458 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.016      ; 1.626      ;
; 0.459 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 0.335      ; 0.946      ;
; 0.465 ; SBCTextDisplayRGB:io2|dataOut[3]          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.529      ; 1.146      ;
; 0.468 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.581      ; 2.343      ;
; 0.469 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 0.626      ;
; 0.473 ; SBCTextDisplayRGB:io2|dataOut[4]          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.528      ; 1.153      ;
; 0.473 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 0.629      ;
; 0.476 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.106      ; 1.734      ;
; 0.477 ; SBCTextDisplayRGB:io2|dataOut[5]          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.529      ; 1.158      ;
; 0.481 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.648      ;
; 0.486 ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]            ; sdClock          ; cpuClock    ; 0.000        ; 0.331      ; 0.969      ;
; 0.506 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.014      ; 1.673      ;
; 0.508 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.016      ; 1.681      ;
; 0.514 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.386      ;
; 0.516 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.014      ; 1.682      ;
; 0.516 ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|DI_Reg[7]            ; sdClock          ; cpuClock    ; 0.000        ; 0.336      ; 1.004      ;
; 0.520 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.673      ;
; 0.524 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.580      ; 2.397      ;
; 0.526 ; T80s:cpu1|T80:u0|BusB[6]                  ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.678      ;
; 0.531 ; T80s:cpu1|T80:u0|IR[3]                    ; T80s:cpu1|T80:u0|Arith16_r     ; cpuClock         ; cpuClock    ; 0.000        ; 0.020      ; 0.703      ;
; 0.531 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.331      ; 1.018      ;
; 0.536 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.687      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.400      ;
; 0.269 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.421      ;
; 0.287 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.439      ;
; 0.291 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.294 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.320 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.474      ;
; 0.324 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.360 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; sd_controller:sd1|state.read_block_wait         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.397 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[0]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.554      ;
; 0.399 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.556      ;
; 0.400 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.558      ;
; 0.408 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.412 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.423 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.575      ;
; 0.427 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.438 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; -0.003     ; 0.587      ;
; 0.440 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.590      ;
; 0.441 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.017      ; 0.610      ;
; 0.446 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.017      ; 0.615      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.285 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.557      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.538      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.538      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.538      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.538      ;
; -1.267 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.262     ; 1.537      ;
; -1.267 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.262     ; 1.537      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.265 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.497      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.303     ; 1.478      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.303     ; 1.478      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.303     ; 1.478      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.303     ; 1.478      ;
; -1.247 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.477      ;
; -1.247 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.477      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.438      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 1.433      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.151 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.305     ; 1.378      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.304     ; 1.373      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.124 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.359      ;
; -1.108 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.340      ;
; -1.108 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.340      ;
; -1.108 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.340      ;
; -1.108 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.340      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.299     ; 1.339      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.299     ; 1.339      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.060 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.505      ; 2.097      ;
; -1.044 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.502      ; 2.078      ;
; -1.044 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.502      ; 2.078      ;
; -1.044 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.502      ; 2.078      ;
; -1.044 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.502      ; 2.078      ;
; -1.042 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.503      ; 2.077      ;
; -1.042 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.503      ; 2.077      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.011 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.650      ; 2.193      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.240      ;
; -1.004 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.235      ;
; -1.004 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.235      ;
; -1.004 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.235      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.117 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.153      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; -0.073 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 1.109      ;
; 0.079  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.953      ;
; 0.123  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.909      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.541 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.211      ; 1.202      ;
; 0.541 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.211      ; 1.202      ;
; 0.607 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.213      ; 1.138      ;
; 0.607 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.213      ; 1.138      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.499      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.309      ; 1.504      ;
; -0.002 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.603      ;
; -0.002 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.603      ;
; 0.000  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.604      ;
; 0.000  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.604      ;
; 0.000  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.604      ;
; 0.000  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.604      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.016  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.314      ; 1.623      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.310      ; 1.499      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.402  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.309      ; 1.504      ;
; 0.498  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.312      ; 1.603      ;
; 0.498  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.312      ; 1.603      ;
; 0.500  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.311      ; 1.604      ;
; 0.500  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.311      ; 1.604      ;
; 0.500  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.311      ; 1.604      ;
; 0.500  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.311      ; 1.604      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 0.516  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.314      ; 1.623      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.401  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.744      ; 1.797      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.407  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.802      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.464  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.835      ; 1.951      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.470  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.834      ; 1.956      ;
; 1.503  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.746      ; 1.901      ;
; 1.503  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.746      ; 1.901      ;
; 1.505  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.902      ;
; 1.505  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.902      ;
; 1.505  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.902      ;
; 1.505  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.902      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.521  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.748      ; 1.921      ;
; 1.566  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.837      ; 2.055      ;
; 1.566  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.837      ; 2.055      ;
; 1.568  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.836      ; 2.056      ;
; 1.568  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.836      ; 2.056      ;
; 1.568  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.836      ; 2.056      ;
; 1.568  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.836      ; 2.056      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.019 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.138      ;
; 0.019 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.138      ;
; 0.085 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.465      ; 1.202      ;
; 0.085 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.465      ; 1.202      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.757 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.909      ;
; 0.801 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.953      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.953 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.109      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
; 0.997 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.153      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.970 ; -0.970       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.970 ; -0.970       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.750 ; -0.750       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.750 ; -0.750       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.003 ; -0.003       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.003 ; -0.003       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -0.970 ; -0.970       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -0.970 ; -0.970       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.754 ; 0.246        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.754 ; 0.246        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.435 ; 4.435 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.982 ; 3.982 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.374 ; 2.374 ; Fall       ; clk             ;
; rxd1         ; clk        ; 3.277 ; 3.277 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.578 ; 3.578 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.128 ; 3.128 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.883 ; 2.883 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.578 ; 3.578 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.200 ; 3.200 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.977 ; 2.977 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.969 ; 2.969 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.874 ; 2.874 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.053 ; 3.053 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.184 ; 4.184 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.155 ; 4.155 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.600 ; -2.600 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.587 ; -2.587 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.254 ; -2.254 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.176 ; -2.176 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.514 ; -2.514 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.845 ; -2.845 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.522 ; -2.522 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.080 ; -3.080 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.830 ; -2.830 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.688 ; -2.688 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.595 ; -2.595 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.514 ; -2.514 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.682 ; -2.682 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.780 ; -2.780 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.298 ; -2.298 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.817 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.817 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.396 ; 4.396 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.033 ; 5.033 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.957 ; 4.957 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.153 ; 4.153 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.153 ; 4.153 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.802 ; 3.802 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.989 ; 3.989 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.907 ; 3.907 ; Rise       ; clk                ;
; hSync            ; clk                ; 3.841 ; 3.841 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.086 ; 4.086 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.994 ; 3.994 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.170 ; 4.170 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.351 ; 4.351 ; Fall       ; clk                ;
; video            ; clk                ; 4.060 ; 4.060 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.079 ; 4.079 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.036 ; 4.036 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.066 ; 4.066 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.970 ; 3.970 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.911 ; 3.911 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.519 ; 4.519 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.072 ; 4.072 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.759 ; 4.759 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.396 ; 5.396 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.320 ; 5.320 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.359 ; 4.359 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.120 ; 4.120 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.625 ; 2.625 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.841 ; 2.841 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.066 ; 3.066 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.086 ; 3.086 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.087 ; 3.087 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.298 ; 3.298 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.697 ; 3.697 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.339 ; 4.339 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.279 ; 4.279 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.129 ; 4.129 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.359 ; 4.359 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.965 ; 3.965 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.122 ; 4.122 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.442 ; 4.442 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.319 ; 4.319 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.442 ; 4.442 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.083 ; 4.083 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.058 ; 4.058 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.713 ; 3.713 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.631 ; 3.631 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.813 ; 3.813 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.153 ; 4.153 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.076 ; 4.076 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.921 ; 3.921 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.723 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.723 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.396 ; 4.396 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.033 ; 5.033 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.957 ; 4.957 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.802 ; 3.802 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.153 ; 4.153 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.802 ; 3.802 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.989 ; 3.989 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.907 ; 3.907 ; Rise       ; clk                ;
; hSync            ; clk                ; 3.841 ; 3.841 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.086 ; 4.086 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.994 ; 3.994 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.170 ; 4.170 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.351 ; 4.351 ; Fall       ; clk                ;
; video            ; clk                ; 4.060 ; 4.060 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.079 ; 4.079 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.036 ; 4.036 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.066 ; 4.066 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.970 ; 3.970 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.911 ; 3.911 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.146 ; 4.146 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.600 ; 3.600 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.345 ; 4.345 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.860 ; 3.860 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.650 ; 3.650 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.625 ; 2.625 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.120 ; 4.120 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.625 ; 2.625 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.841 ; 2.841 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.066 ; 3.066 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.086 ; 3.086 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.087 ; 3.087 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.298 ; 3.298 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.697 ; 3.697 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.339 ; 4.339 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.279 ; 4.279 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.129 ; 4.129 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.359 ; 4.359 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.965 ; 3.965 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.122 ; 4.122 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.713 ; 3.713 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.319 ; 4.319 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.442 ; 4.442 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.083 ; 4.083 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.058 ; 4.058 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.713 ; 3.713 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.631 ; 3.631 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.813 ; 3.813 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.687 ; 3.687 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.076 ; 4.076 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.921 ; 3.921 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.992 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.002 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.120 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.306 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.306 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.120 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.992 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.997 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.090 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.690 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.700 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.818 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.004 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.004 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.818 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.690 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.695 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.788 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.992     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.002     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.120     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.306     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.306     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.120     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.992     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.997     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.090     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.690     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.700     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.818     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.004     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.004     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.818     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.690     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.695     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.788     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------+------------+----------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack    ; -19.122    ; -5.199   ; -4.822   ; -1.477  ; -5.383              ;
;  T80s:cpu1|IORQ_n   ; -8.520     ; -5.199   ; 0.541    ; -1.477  ; -5.383              ;
;  clk                ; -19.122    ; -2.287   ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.814    ; 0.206    ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -9.277     ; 0.215    ; -1.973   ; 0.757   ; -0.742              ;
;  serialClkCount[15] ; -6.374     ; -0.114   ; -4.822   ; -0.104  ; -0.742              ;
; Design-wide TNS     ; -13461.723 ; -156.207 ; -142.213 ; -2.954  ; -4496.853           ;
;  T80s:cpu1|IORQ_n   ; -278.402   ; -153.920 ; 0.000    ; -2.954  ; -669.836            ;
;  clk                ; -6806.248  ; -15.451  ; N/A      ; N/A     ; -2838.673           ;
;  cpuClock           ; -4577.933  ; 0.000    ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -818.756   ; 0.000    ; -17.085  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -980.384   ; -0.226   ; -125.128 ; -1.314  ; -264.152            ;
+---------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.092 ; 11.092 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 10.043 ; 10.043 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.279  ; 5.279  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.022  ; 8.022  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.782  ; 8.782  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.499  ; 7.499  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.668  ; 6.668  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.782  ; 8.782  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.805  ; 7.805  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.999  ; 6.999  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.957  ; 6.957  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.598  ; 6.598  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.330  ; 7.330  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.846  ; 9.846  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.393 ; 10.393 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.600 ; -2.600 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.587 ; -2.587 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.254 ; -2.254 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.176 ; -2.176 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.514 ; -2.514 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.845 ; -2.845 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.522 ; -2.522 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.080 ; -3.080 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.830 ; -2.830 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.688 ; -2.688 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.595 ; -2.595 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.514 ; -2.514 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.682 ; -2.682 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.780 ; -2.780 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.298 ; -2.298 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.685  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.685  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.487 ; 11.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.630 ; 13.630 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.433 ; 13.433 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.899  ; 8.899  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.981  ; 8.981  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.231  ; 8.231  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.777  ; 8.777  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.886  ; 8.886  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.538  ; 8.538  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.308  ; 8.308  ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.331  ; 9.331  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.826  ; 8.826  ; Fall       ; clk                ;
; rts1             ; clk                ; 9.595  ; 9.595  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.928  ; 9.928  ; Fall       ; clk                ;
; video            ; clk                ; 9.265  ; 9.265  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.207  ; 9.207  ; Fall       ; clk                ;
; videoB1          ; clk                ; 8.951  ; 8.951  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.059  ; 9.059  ; Fall       ; clk                ;
; videoG1          ; clk                ; 8.840  ; 8.840  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.413  ; 8.413  ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.255  ; 9.255  ; Fall       ; clk                ;
; videoSync        ; clk                ; 10.597 ; 10.597 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.982 ; 10.982 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.864 ; 11.864 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.007 ; 14.007 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.810 ; 13.810 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.703 ; 10.703 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.818  ; 9.818  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.003  ; 6.003  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.700  ; 6.700  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.250  ; 7.250  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.486  ; 7.486  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.022  ; 8.022  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.231  ; 9.231  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.604 ; 10.604 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.364 ; 10.364 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.901  ; 9.901  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.243 ; 10.243 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.703 ; 10.703 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.685  ; 9.685  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.842  ; 9.842  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.396 ; 10.396 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.838  ; 9.838  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.782  ; 9.782  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.659  ; 8.659  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.717  ; 8.717  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.809  ; 8.809  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.301  ; 8.301  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.070  ; 9.070  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.033 ; 10.033 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.909  ; 9.909  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.211  ; 9.211  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.723 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.723 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.396 ; 4.396 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.033 ; 5.033 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.957 ; 4.957 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.802 ; 3.802 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.153 ; 4.153 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.802 ; 3.802 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.989 ; 3.989 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.907 ; 3.907 ; Rise       ; clk                ;
; hSync            ; clk                ; 3.841 ; 3.841 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.086 ; 4.086 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.994 ; 3.994 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.170 ; 4.170 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.351 ; 4.351 ; Fall       ; clk                ;
; video            ; clk                ; 4.060 ; 4.060 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.079 ; 4.079 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.036 ; 4.036 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.066 ; 4.066 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.970 ; 3.970 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.911 ; 3.911 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.146 ; 4.146 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.600 ; 3.600 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.345 ; 4.345 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.860 ; 3.860 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.650 ; 3.650 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.625 ; 2.625 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.120 ; 4.120 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.625 ; 2.625 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.841 ; 2.841 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.066 ; 3.066 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.086 ; 3.086 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.087 ; 3.087 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.298 ; 3.298 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.697 ; 3.697 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.339 ; 4.339 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.279 ; 4.279 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.129 ; 4.129 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.359 ; 4.359 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.965 ; 3.965 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.159 ; 4.159 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.122 ; 4.122 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.713 ; 3.713 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.319 ; 4.319 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.442 ; 4.442 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.083 ; 4.083 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.058 ; 4.058 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.713 ; 3.713 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.751 ; 3.751 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.631 ; 3.631 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.813 ; 3.813 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.687 ; 3.687 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.076 ; 4.076 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.921 ; 3.921 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47816    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4924979  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47816    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4924979  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 501   ; 501  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 27 16:30:45 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.122     -6806.248 clk 
    Info (332119):   -17.814     -4577.933 cpuClock 
    Info (332119):    -9.277      -818.756 sdClock 
    Info (332119):    -8.520      -278.402 T80s:cpu1|IORQ_n 
    Info (332119):    -6.374      -980.384 serialClkCount[15] 
Info (332146): Worst-case hold slack is -5.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.199      -153.920 T80s:cpu1|IORQ_n 
    Info (332119):    -2.287        -2.287 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.822
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.822      -125.128 serialClkCount[15] 
    Info (332119):    -1.973       -17.085 sdClock 
    Info (332119):     1.048         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -1.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.477        -2.954 T80s:cpu1|IORQ_n 
    Info (332119):     0.813         0.000 serialClkCount[15] 
    Info (332119):     1.929         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -5.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.383      -669.836 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2838.673 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.701     -1721.001 clk 
    Info (332119):    -4.835     -1179.087 cpuClock 
    Info (332119):    -2.648      -191.941 sdClock 
    Info (332119):    -2.589       -54.800 T80s:cpu1|IORQ_n 
    Info (332119):    -1.735      -249.759 serialClkCount[15] 
Info (332146): Worst-case hold slack is -1.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.415       -35.595 T80s:cpu1|IORQ_n 
    Info (332119):    -1.318       -15.451 clk 
    Info (332119):    -0.114        -0.226 serialClkCount[15] 
    Info (332119):     0.206         0.000 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -33.077 serialClkCount[15] 
    Info (332119):    -0.117        -0.936 sdClock 
    Info (332119):     0.541         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.104        -1.314 serialClkCount[15] 
    Info (332119):     0.019         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.757         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1999.732 clk 
    Info (332119):    -1.970      -220.786 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 449 megabytes
    Info: Processing ended: Thu Apr 27 16:30:48 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


