---
title: "【career】SRAMランダム単ビット不良とC49相転移不完全：材料とプロセスの限界"
emoji: "🧩"
type: "tech"
topics:
  - semiconductor
  - sram
  - materials
  - process
  - failure_analysis
published: false
---

## 免責・取り扱い
本記事は、**公開可能な範囲**で技術的現象と判断プロセスを整理したものです。  
特定企業の機密情報（工程レシピ、数値条件、装置設定、設計寸法、製品仕様等）は含みません。

---

## 1. DRAMの次に求められたもの
2000年代前半、携帯電話の高機能化に伴い、  
ドライバICには **大容量SRAMのオンチップ搭載** が強く求められるようになりました。

- モノクロ表示からカラー表示へ  
- 表示データ量の増大  
- 低消費電力と高速アクセスの両立  

この要求は、  
DRAMとは異なる形で、  
プロセスの限界を突きつけるものでした。

---

## 2. 観測された不良：ランダム単ビット不良
量産評価の段階で顕在化したのが、  
**ランダム単ビット不良**です。

この不良の特徴は次の通りでした。

- 特定アドレスに固定されない  
- 配列全体に散在する  
- 行・列欠陥のような系統性を持たない  
- 温度・電圧マージンを狭めると顕在化しやすい  

これらの挙動は、  
設計バグや配線断では説明できません。

---

## 3. 回路ではなく「材料」に目を向ける
SRAMは論理的には単純な回路です。  
それにもかかわらずランダムに壊れる場合、  
疑うべきは **回路以外の要因**です。

解析の焦点は次の点に移ります。

- トランジスタの局所抵抗  
- ゲート端部・サイドウォール近傍  
- 再現性は低いが、発生確率を持つ欠陥  

ここで浮かび上がるのが、  
**サリサイド形成の不完全性**でした。

---

## 4. TiSi₂とC49→C54（C52）相転移
TiSi₂ は、  
ポリゲートや拡散層の抵抗を下げるために用いられる  
代表的なサリサイド材料です。

TiSi₂ は形成初期には **C49相** として析出し、  
その後の熱処理によって  
**低抵抗なC54（C52）相**へと転移します。

問題は、この相転移が  
**必ずしも完全に進行しない**点にあります。

---

## 5. Halo B吸収と高抵抗スポット
微細化世代では、  
短チャネル効果抑制のために  
**Halo注入**が用いられます。

このとき導入される **B（ボロン）** は、

- Tiに取り込まれやすい  
- C49→C54相転移を阻害する  

という性質を持ちます。

その結果、

- ゲート端部  
- サイドウォール近傍  

に **C49相が局所的に残留**し、  
**高抵抗スポット**が形成されます。

この高抵抗は、  
SRAMセルの読み出しマージンを静かに削っていきます。

---

## 6. なぜ「ランダム単ビット不良」になるのか
重要なのは、  
この欠陥が **確率的** に現れる点です。

- 全セルで一様に起きるわけではない  
- 配列構造とも強く相関しない  
- しかし、規模が大きくなるほど顕在化する  

つまり、

> **材料起因の希少欠陥 × 大規模アレイ**

という組み合わせが、  
ランダム単ビット不良として現れます。

これは、設計では回避できない  
**プロセス選択の帰結**です。

---

## 7. 暫定対策と恒久対策の考え方
この種の問題に対しては、  
二段構えの考え方が必要になります。

- 暫定対策：  
  発生確率を下げ、量産を継続する  
- 恒久対策：  
  相転移そのものの成立性を高める  

重要なのは、  
**どこまでが「今」必要で、  
どこからが「将来」必要か**を切り分けることです。

---

## 8. 本記事のまとめ
- 大容量SRAMではランダム単ビット不良が顕在化する  
- 不良の起点は回路ではなく材料・プロセスにある  
- TiSi₂のC49相残留は局所高抵抗を生む  
- Halo B吸収は相転移不完全性を増幅する  
- 不良は偶然ではなく、**選択したプロセスの結果**である

---

## 次回予告
次回はシリーズ最終章として、  
**Bump on Active（BoA）** による低コスト化と、  
それでも **Samsungに価格で敗れた理由**を整理します。

---

## プロフィールと本シリーズについて

1990年代後半から2000年代前半にかけて、  
8インチFabの立ち上げ、DRAM量産、携帯電話向けドライバIC展開、  
および実装技術による低コスト化までを一貫して経験してきた半導体技術者です。

### 主な技術領域
- Fab立ち上げ・技術移管・量産インフラ構築  
- DRAM（Pause Refresh、不良解析、ジャンクションリーク）  
- モバイル向けメモリ（Disturb Refresh、短チャネル効果）  
- 大容量SRAM（TiSi₂ C49→C54相転移、Halo B吸収、高抵抗スポット）  
- 実装技術（Bump on Active、機械応力とPMOS特性）  
- 技術判断と事業判断の切り分け

本シリーズは、携帯電話市場が急拡大した1990年代後半〜2000年代前半を背景に、  
現場技術者の視点から、技術選択とその結果を整理した記録です。

※ 本記事群は公開可能な範囲で一般化・抽象化して記述しており、  
特定企業の機密情報や再現可能な工程条件は含みません。

### シリーズ一覧
1. 8インチFab立ち上げとDRAM技術移管  
2. Pause Refreshとn+/p-ジャンクションリーク  
3. Disturb Refreshと低歩留まり量産判断  
4. SRAMランダム単ビット不良とC49相転移  
5. Bump on Activeと低コスト化の限界

実装技術・機械応力・事業競争という  
技術者にとって最も厳しい現実を扱います。
