EDA Netlist Writer report for final_proj
Thu Jun 09 22:56:26 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. EDA Netlist Writer Summary
  3. Legal Notice
  4. Flow Summary
  5. Flow Settings
  6. Flow Non-Default Global Settings
  7. Flow Elapsed Time
  8. Flow OS Summary
  9. Flow Log
 10. Analysis & Synthesis Summary
 11. Analysis & Synthesis Settings
 12. Parallel Compilation
 13. Analysis & Synthesis Source Files Read
 14. Analysis & Synthesis Resource Usage Summary
 15. Analysis & Synthesis Resource Utilization by Entity
 16. General Register Statistics
 17. Inverted Register Statistics
 18. Parameter Settings for User Entity Instance: BUSMUX:inst7
 19. Post-Synthesis Netlist Statistics for Top Partition
 20. Elapsed Time Per Partition
 21. Analysis & Synthesis Messages
 22. Fitter Summary
 23. Fitter Settings
 24. Parallel Compilation
 25. Ignored Assignments
 26. Incremental Compilation Preservation Summary
 27. Incremental Compilation Partition Settings
 28. Incremental Compilation Placement Preservation
 29. Pin-Out File
 30. Fitter Resource Usage Summary
 31. Fitter Partition Statistics
 32. Input Pins
 33. Output Pins
 34. Dual Purpose and Dedicated Pins
 35. I/O Bank Usage
 36. All Package Pins
 37. I/O Assignment Warnings
 38. Fitter Resource Utilization by Entity
 39. Delay Chain Summary
 40. Pad To Core Delay Chain Fanout
 41. Control Signals
 42. Global & Other Fast Signals
 43. Routing Usage Summary
 44. LAB Logic Elements
 45. LAB-wide Signals
 46. LAB Signals Sourced
 47. LAB Signals Sourced Out
 48. LAB Distinct Inputs
 49. I/O Rules Summary
 50. I/O Rules Details
 51. I/O Rules Matrix
 52. Fitter Device Options
 53. Operating Settings and Conditions
 54. Fitter Messages
 55. Fitter Suppressed Messages
 56. Assembler Summary
 57. Assembler Settings
 58. Assembler Generated Files
 59. Assembler Device Options: U:/CprE281/final_proj/output_files/final_proj.sof
 60. Assembler Messages
 61. Legal Notice
 62. Timing Analyzer Summary
 63. Parallel Compilation
 64. Clocks
 65. Slow 1200mV 85C Model Fmax Summary
 66. Timing Closure Recommendations
 67. Slow 1200mV 85C Model Setup Summary
 68. Slow 1200mV 85C Model Hold Summary
 69. Slow 1200mV 85C Model Recovery Summary
 70. Slow 1200mV 85C Model Removal Summary
 71. Slow 1200mV 85C Model Minimum Pulse Width Summary
 72. Slow 1200mV 85C Model Setup: 'CLK'
 73. Slow 1200mV 85C Model Hold: 'CLK'
 74. Slow 1200mV 85C Model Metastability Summary
 75. Slow 1200mV 0C Model Fmax Summary
 76. Slow 1200mV 0C Model Setup Summary
 77. Slow 1200mV 0C Model Hold Summary
 78. Slow 1200mV 0C Model Recovery Summary
 79. Slow 1200mV 0C Model Removal Summary
 80. Slow 1200mV 0C Model Minimum Pulse Width Summary
 81. Slow 1200mV 0C Model Setup: 'CLK'
 82. Slow 1200mV 0C Model Hold: 'CLK'
 83. Slow 1200mV 0C Model Metastability Summary
 84. Fast 1200mV 0C Model Setup Summary
 85. Fast 1200mV 0C Model Hold Summary
 86. Fast 1200mV 0C Model Recovery Summary
 87. Fast 1200mV 0C Model Removal Summary
 88. Fast 1200mV 0C Model Minimum Pulse Width Summary
 89. Fast 1200mV 0C Model Setup: 'CLK'
 90. Fast 1200mV 0C Model Hold: 'CLK'
 91. Fast 1200mV 0C Model Metastability Summary
 92. Multicorner Timing Analysis Summary
 93. Board Trace Model Assignments
 94. Input Transition Times
 95. Signal Integrity Metrics (Slow 1200mv 0c Model)
 96. Signal Integrity Metrics (Slow 1200mv 85c Model)
 97. Signal Integrity Metrics (Fast 1200mv 0c Model)
 98. Setup Transfers
 99. Hold Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths Summary
103. Clock Status Summary
104. Unconstrained Input Ports
105. Unconstrained Output Ports
106. Unconstrained Input Ports
107. Unconstrained Output Ports
108. Timing Analyzer Messages
109. EDA Netlist Writer Messages
110. Simulation Settings
111. Simulation Generated Files
112. Flow Messages
113. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Thu Jun 09 22:56:26 2022 ;
; Revision Name             ; final_proj                            ;
; Top-level Entity Name     ; final_proj                            ;
; Family                    ; Cyclone IV E                          ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Thu Jun 09 22:56:26 2022           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; final_proj                                      ;
; Top-level Entity Name              ; final_proj                                      ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 102 / 114,480 ( < 1 % )                         ;
;     Total combinational functions  ; 102 / 114,480 ( < 1 % )                         ;
;     Dedicated logic registers      ; 20 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 20                                              ;
; Total pins                         ; 39 / 529 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/09/2022 22:55:48 ;
; Main task         ; Compilation         ;
; Revision Name     ; final_proj          ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                      ;
+--------------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                            ; Value                                  ; Default Value ; Entity Name ; Section Id                        ;
+--------------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                      ; 194042951132075.165483334802416        ; --            ; --          ; --                                ;
; EDA_DESIGN_INSTANCE_NAME                   ; NA                                     ; --            ; --          ; tb_final_proj                     ;
; EDA_GENERATE_FUNCTIONAL_NETLIST            ; Off                                    ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST            ; Off                                    ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST            ; Off                                    ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST            ; Off                                    ; --            ; --          ; eda_board_design_symbol           ;
; EDA_GENERATE_RTL_SIMULATION_COMMAND_SCRIPT ; On                                     ; --            ; --          ; eda_simulation                    ;
; EDA_MAINTAIN_DESIGN_HIERARCHY              ; On                                     ; --            ; --          ; eda_simulation                    ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH       ; tb_final_proj                          ; --            ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT                     ; Verilog Hdl                            ; --            ; --          ; eda_simulation                    ;
; EDA_RUN_TOOL_AUTOMATICALLY                 ; Off                                    ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                        ; QuestaSim (Verilog)                    ; <None>        ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS               ; TEST_BENCH_MODE                        ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                        ; src/tb_final_proj.sv                   ; --            ; --          ; tb_final_proj                     ;
; EDA_TEST_BENCH_MODULE_NAME                 ; final_proj                             ; --            ; --          ; tb_final_proj                     ;
; EDA_TEST_BENCH_NAME                        ; tb_final_proj                          ; --            ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                             ; 1 ns                                   ; --            ; --          ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP                     ; 85                                     ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                      ; --            ; --          ; --                                ;
; NOMINAL_CORE_SUPPLY_VOLTAGE                ; 1.2V                                   ; --            ; --          ; --                                ;
; PARTITION_COLOR                            ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL        ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; PARTITION_NETLIST_TYPE                     ; -- (Not supported for targeted family) ; --            ; --          ; Top                               ;
; POWER_BOARD_THERMAL_MODEL                  ; None (CONSERVATIVE)                    ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION              ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY                   ; output_files                           ; --            ; --          ; --                                ;
+--------------------------------------------+----------------------------------------+---------------+-------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:12     ; 1.0                     ; 4810 MB             ; 00:00:14                           ;
; Fitter               ; 00:00:10     ; 1.0                     ; 6080 MB             ; 00:00:15                           ;
; Assembler            ; 00:00:02     ; 1.0                     ; 4695 MB             ; 00:00:02                           ;
; Timing Analyzer      ; 00:00:03     ; 1.0                     ; 4900 MB             ; 00:00:01                           ;
; EDA Netlist Writer   ; 00:00:02     ; 1.0                     ; 4656 MB             ; 00:00:01                           ;
; Total                ; 00:00:29     ; --                      ; --                  ; 00:00:33                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; CO2042-24        ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; CO2042-24        ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; CO2042-24        ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; CO2042-24        ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; CO2042-24        ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off final_proj -c final_proj
quartus_fit --read_settings_files=off --write_settings_files=off final_proj -c final_proj
quartus_asm --read_settings_files=off --write_settings_files=off final_proj -c final_proj
quartus_sta final_proj -c final_proj
quartus_eda --read_settings_files=off --write_settings_files=off final_proj -c final_proj



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu Jun 09 22:56:00 2022           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; final_proj                                      ;
; Top-level Entity Name              ; final_proj                                      ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 114                                             ;
;     Total combinational functions  ; 102                                             ;
;     Dedicated logic registers      ; 20                                              ;
; Total registers                    ; 20                                              ;
; Total pins                         ; 39                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; final_proj         ; final_proj         ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                               ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                     ; Library ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------------------+---------+
; src/mux4.v                       ; yes             ; User Verilog HDL File              ; U:/CprE281/final_proj/src/mux4.v                                 ;         ;
; src/control.v                    ; yes             ; User Verilog HDL File              ; U:/CprE281/final_proj/src/control.v                              ;         ;
; src/seven_seg_decoder.v          ; yes             ; User Verilog HDL File              ; U:/CprE281/final_proj/src/seven_seg_decoder.v                    ;         ;
; src/final_proj.bdf               ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/final_proj.bdf                         ;         ;
; src/full_adder.bdf               ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/full_adder.bdf                         ;         ;
; src/adder4.bdf                   ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/adder4.bdf                             ;         ;
; src/alu.bdf                      ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/alu.bdf                                ;         ;
; src/reg_file.bdf                 ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/reg_file.bdf                           ;         ;
; src/dffe4.bdf                    ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/dffe4.bdf                              ;         ;
; src/demux4.bdf                   ; yes             ; User Block Diagram/Schematic File  ; U:/CprE281/final_proj/src/demux4.bdf                             ;         ;
; busmux.tdf                       ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/busmux.tdf     ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/lpm_mux.inc    ;         ;
; lpm_mux.tdf                      ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/lpm_mux.tdf    ;         ;
; aglobal201.inc                   ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/aglobal201.inc ;         ;
; muxlut.inc                       ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/muxlut.inc     ;         ;
; bypassff.inc                     ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/bypassff.inc   ;         ;
; altshift.inc                     ; yes             ; Megafunction                       ; c:/intelfpga/20.1/quartus/libraries/megafunctions/altshift.inc   ;         ;
; db/mux_brc.tdf                   ; yes             ; Auto-Generated Megafunction        ; U:/CprE281/final_proj/db/mux_brc.tdf                             ;         ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------------------+---------+


+--------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                        ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Estimated Total logic elements              ; 114                  ;
;                                             ;                      ;
; Total combinational functions               ; 102                  ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 75                   ;
;     -- 3 input functions                    ; 15                   ;
;     -- <=2 input functions                  ; 12                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 102                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 20                   ;
;     -- Dedicated logic registers            ; 20                   ;
;     -- I/O registers                        ; 0                    ;
;                                             ;                      ;
; I/O pins                                    ; 39                   ;
;                                             ;                      ;
; Embedded Multiplier 9-bit elements          ; 0                    ;
;                                             ;                      ;
; Maximum fan-out node                        ; control:inst6|cnt[2] ;
; Maximum fan-out                             ; 44                   ;
; Total fan-out                               ; 516                  ;
; Average fan-out                             ; 2.58                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                              ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node        ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                            ; Entity Name       ; Library Name ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------+-------------------+--------------+
; |final_proj                       ; 102 (0)             ; 20 (0)                    ; 0           ; 0            ; 0       ; 0         ; 39   ; 0            ; |final_proj                                                    ; final_proj        ; work         ;
;    |alu:inst1|                    ; 5 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|alu:inst1                                          ; alu               ; work         ;
;       |adder4:inst9|              ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|alu:inst1|adder4:inst9                             ; adder4            ; work         ;
;          |full_adder:inst1|       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|alu:inst1|adder4:inst9|full_adder:inst1            ; full_adder        ; work         ;
;          |full_adder:inst|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|alu:inst1|adder4:inst9|full_adder:inst             ; full_adder        ; work         ;
;    |busmux:inst7|                 ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|busmux:inst7                                       ; busmux            ; work         ;
;       |lpm_mux:$00000|            ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|busmux:inst7|lpm_mux:$00000                        ; lpm_mux           ; work         ;
;          |mux_brc:auto_generated| ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated ; mux_brc           ; work         ;
;    |control:inst6|                ; 11 (11)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|control:inst6                                      ; control           ; work         ;
;    |reg_file:inst5|               ; 21 (0)              ; 16 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5                                     ; reg_file          ; work         ;
;       |demux4:inst6|              ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|demux4:inst6                        ; demux4            ; work         ;
;       |dffe4:inst3|               ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|dffe4:inst3                         ; dffe4             ; work         ;
;       |dffe4:inst4|               ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|dffe4:inst4                         ; dffe4             ; work         ;
;       |dffe4:inst5|               ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|dffe4:inst5                         ; dffe4             ; work         ;
;       |dffe4:inst|                ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|dffe4:inst                          ; dffe4             ; work         ;
;       |mux4:inst1|                ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|mux4:inst1                          ; mux4              ; work         ;
;       |mux4:inst2|                ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|reg_file:inst5|mux4:inst2                          ; mux4              ; work         ;
;    |seven_seg_decoder:inst2|      ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|seven_seg_decoder:inst2                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst3|      ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|seven_seg_decoder:inst3                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst4|      ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|seven_seg_decoder:inst4                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst|       ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |final_proj|seven_seg_decoder:inst                             ; seven_seg_decoder ; work         ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 20    ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 20    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 19    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; control:inst6|ex_dly                   ; 3       ;
; Total number of inverted registers = 1 ;         ;
+----------------------------------------+---------+


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: BUSMUX:inst7 ;
+----------------+-------+----------------------------------+
; Parameter Name ; Value ; Type                             ;
+----------------+-------+----------------------------------+
; WIDTH          ; 4     ; Untyped                          ;
+----------------+-------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 39                          ;
; cycloneiii_ff         ; 20                          ;
;     CLR               ; 1                           ;
;     ENA CLR           ; 19                          ;
; cycloneiii_lcell_comb ; 102                         ;
;     normal            ; 102                         ;
;         1 data inputs ; 1                           ;
;         2 data inputs ; 11                          ;
;         3 data inputs ; 15                          ;
;         4 data inputs ; 75                          ;
;                       ;                             ;
; Max LUT depth         ; 7.00                        ;
; Average LUT depth     ; 3.18                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Jun 09 22:55:47 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off final_proj -c final_proj
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file src/mux4.v
    Info (12023): Found entity 1: mux4 File: U:/CprE281/final_proj/src/mux4.v Line: 1
Warning (12019): Can't analyze file -- file src/tb_final_proj.sv is missing
Info (12021): Found 1 design units, including 1 entities, in source file src/control.v
    Info (12023): Found entity 1: control File: U:/CprE281/final_proj/src/control.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file src/seven_seg_decoder.v
    Info (12023): Found entity 1: seven_seg_decoder File: U:/CprE281/final_proj/src/seven_seg_decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file src/clock_generator.bdf
    Info (12023): Found entity 1: clock_generator
Info (12021): Found 1 design units, including 1 entities, in source file src/clock_divider_1024.bdf
    Info (12023): Found entity 1: clock_divider_1024
Info (12021): Found 1 design units, including 1 entities, in source file src/final_proj.bdf
    Info (12023): Found entity 1: final_proj
Info (12021): Found 1 design units, including 1 entities, in source file src/full_adder.bdf
    Info (12023): Found entity 1: full_adder
Info (12021): Found 1 design units, including 1 entities, in source file src/adder4.bdf
    Info (12023): Found entity 1: adder4
Info (12021): Found 1 design units, including 1 entities, in source file src/alu.bdf
    Info (12023): Found entity 1: alu
Info (12021): Found 1 design units, including 1 entities, in source file src/reg_file.bdf
    Info (12023): Found entity 1: reg_file
Info (12021): Found 1 design units, including 1 entities, in source file src/dffe4.bdf
    Info (12023): Found entity 1: dffe4
Info (12021): Found 1 design units, including 1 entities, in source file src/demux4.bdf
    Info (12023): Found entity 1: demux4
Warning (12019): Can't analyze file -- file src/tb_control.sv is missing
Info (12127): Elaborating entity "final_proj" for the top level hierarchy
Info (12128): Elaborating entity "seven_seg_decoder" for hierarchy "seven_seg_decoder:inst"
Info (12128): Elaborating entity "control" for hierarchy "control:inst6"
Info (12128): Elaborating entity "reg_file" for hierarchy "reg_file:inst5"
Info (12128): Elaborating entity "dffe4" for hierarchy "reg_file:inst5|dffe4:inst5"
Info (12128): Elaborating entity "demux4" for hierarchy "reg_file:inst5|demux4:inst6"
Info (12128): Elaborating entity "mux4" for hierarchy "reg_file:inst5|mux4:inst1"
Info (12128): Elaborating entity "BUSMUX" for hierarchy "BUSMUX:inst7"
Info (12130): Elaborated megafunction instantiation "BUSMUX:inst7"
Info (12133): Instantiated megafunction "BUSMUX:inst7" with the following parameter:
    Info (12134): Parameter "WIDTH" = "4"
Info (12128): Elaborating entity "lpm_mux" for hierarchy "BUSMUX:inst7|lpm_mux:$00000" File: c:/intelfpga/20.1/quartus/libraries/megafunctions/busmux.tdf Line: 44
Info (12131): Elaborated megafunction instantiation "BUSMUX:inst7|lpm_mux:$00000", which is child of megafunction instantiation "BUSMUX:inst7" File: c:/intelfpga/20.1/quartus/libraries/megafunctions/busmux.tdf Line: 44
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_brc.tdf
    Info (12023): Found entity 1: mux_brc File: U:/CprE281/final_proj/db/mux_brc.tdf Line: 23
Info (12128): Elaborating entity "mux_brc" for hierarchy "BUSMUX:inst7|lpm_mux:$00000|mux_brc:auto_generated" File: c:/intelfpga/20.1/quartus/libraries/megafunctions/lpm_mux.tdf Line: 87
Info (12128): Elaborating entity "alu" for hierarchy "alu:inst1"
Info (12128): Elaborating entity "adder4" for hierarchy "alu:inst1|adder4:inst9"
Info (12128): Elaborating entity "full_adder" for hierarchy "alu:inst1|adder4:inst9|full_adder:inst3"
Info (13000): Registers with preset signals will power-up high File: U:/CprE281/final_proj/src/control.v Line: 41
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 157 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 9 input pins
    Info (21059): Implemented 30 output pins
    Info (21061): Implemented 118 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4810 megabytes
    Info: Processing ended: Thu Jun 09 22:56:00 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:14


+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 09 22:56:11 2022           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; final_proj                                      ;
; Top-level Entity Name              ; final_proj                                      ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 102 / 114,480 ( < 1 % )                         ;
;     Total combinational functions  ; 102 / 114,480 ( < 1 % )                         ;
;     Dedicated logic registers      ; 20 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 20                                              ;
; Total pins                         ; 39 / 529 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; final_proj     ;              ; MODE       ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 212 ) ; 0.00 % ( 0 / 212 )         ; 0.00 % ( 0 / 212 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 212 ) ; 0.00 % ( 0 / 212 )         ; 0.00 % ( 0 / 212 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 202 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in U:/CprE281/final_proj/output_files/final_proj.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 102 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 82                      ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 20                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 75                      ;
;     -- 3 input functions                    ; 15                      ;
;     -- <=2 input functions                  ; 12                      ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 102                     ;
;     -- arithmetic mode                      ; 0                       ;
;                                             ;                         ;
; Total registers*                            ; 20 / 117,053 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 20 / 114,480 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 7 / 7,155 ( < 1 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 39 / 529 ( 7 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0.1% / 0.1% / 0.1%      ;
; Peak interconnect usage (total/H/V)         ; 1.5% / 1.5% / 1.6%      ;
; Maximum fan-out                             ; 44                      ;
; Highest non-global fan-out                  ; 44                      ;
; Total fan-out                               ; 522                     ;
; Average fan-out                             ; 2.47                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 102 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 82                     ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;     -- Combinational with a register        ; 20                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 75                     ; 0                              ;
;     -- 3 input functions                    ; 15                     ; 0                              ;
;     -- <=2 input functions                  ; 12                     ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 102                    ; 0                              ;
;     -- arithmetic mode                      ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 20                     ; 0                              ;
;     -- Dedicated logic registers            ; 20 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 7 / 7155 ( < 1 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 39                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 517                    ; 5                              ;
;     -- Registered Connections               ; 262                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 9                      ; 0                              ;
;     -- Output Ports                         ; 30                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK       ; Y2    ; 2        ; 0            ; 36           ; 14           ; 20                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; DAT_IN[0] ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DAT_IN[1] ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DAT_IN[2] ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DAT_IN[3] ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; EX_N      ; M21   ; 6        ; 115          ; 53           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; MODE[0]   ; AB28  ; 5        ; 115          ; 17           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; MODE[1]   ; AC28  ; 5        ; 115          ; 14           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST_N     ; M23   ; 6        ; 115          ; 40           ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ERR_OVFL ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ERR_UNFL ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_A   ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_B   ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_C   ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D   ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_E   ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_F   ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_G   ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_A   ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_B   ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_C   ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D   ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_E   ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_F   ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_G   ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_A   ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_B   ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_C   ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D   ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_E   ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_F   ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_G   ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_A   ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_B   ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_C   ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D   ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_E   ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_F   ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_G   ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 5 / 71 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 21 / 65 ( 32 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 72 ( 7 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3_D                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; DAT_IN[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; DAT_IN[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; HEX2_A                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2_B                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; HEX3_C                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; MODE[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; MODE[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3_E                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3_F                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0_C                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; ERR_UNFL                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; HEX0_B                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; HEX0_A                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; ERR_OVFL                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0_G                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0_F                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0_E                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0_D                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; EX_N                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RST_N                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1_A                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3_B                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1_F                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1_G                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3_A                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1_C                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1_D                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1_E                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2_D                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2_F                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2_G                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLK                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3_G                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1_B                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; DAT_IN[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; DAT_IN[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2_C                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2_E                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; HEX3_A    ; Incomplete set of assignments ;
; HEX3_B    ; Incomplete set of assignments ;
; HEX3_C    ; Missing drive strength        ;
; HEX3_D    ; Missing drive strength        ;
; HEX3_E    ; Missing drive strength        ;
; HEX3_F    ; Missing drive strength        ;
; HEX3_G    ; Missing drive strength        ;
; HEX2_A    ; Incomplete set of assignments ;
; HEX2_B    ; Incomplete set of assignments ;
; HEX2_C    ; Incomplete set of assignments ;
; HEX2_D    ; Incomplete set of assignments ;
; HEX2_E    ; Incomplete set of assignments ;
; HEX2_F    ; Incomplete set of assignments ;
; HEX2_G    ; Incomplete set of assignments ;
; HEX1_A    ; Incomplete set of assignments ;
; HEX1_B    ; Incomplete set of assignments ;
; HEX1_C    ; Incomplete set of assignments ;
; HEX1_D    ; Incomplete set of assignments ;
; HEX1_E    ; Incomplete set of assignments ;
; HEX1_F    ; Incomplete set of assignments ;
; HEX1_G    ; Incomplete set of assignments ;
; HEX0_A    ; Incomplete set of assignments ;
; HEX0_B    ; Incomplete set of assignments ;
; HEX0_C    ; Incomplete set of assignments ;
; HEX0_D    ; Incomplete set of assignments ;
; HEX0_E    ; Incomplete set of assignments ;
; HEX0_F    ; Incomplete set of assignments ;
; HEX0_G    ; Incomplete set of assignments ;
; ERR_OVFL  ; Incomplete set of assignments ;
; ERR_UNFL  ; Incomplete set of assignments ;
; DAT_IN[0] ; Incomplete set of assignments ;
; DAT_IN[1] ; Incomplete set of assignments ;
; DAT_IN[2] ; Incomplete set of assignments ;
; DAT_IN[3] ; Incomplete set of assignments ;
+-----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                            ; Entity Name       ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+-------------------+--------------+
; |final_proj                       ; 102 (0)     ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 39   ; 0            ; 82 (0)       ; 0 (0)             ; 20 (0)           ; |final_proj                                                    ; final_proj        ; work         ;
;    |alu:inst1|                    ; 5 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 0 (0)            ; |final_proj|alu:inst1                                          ; alu               ; work         ;
;       |adder4:inst9|              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |final_proj|alu:inst1|adder4:inst9                             ; adder4            ; work         ;
;          |full_adder:inst1|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |final_proj|alu:inst1|adder4:inst9|full_adder:inst1            ; full_adder        ; work         ;
;          |full_adder:inst|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |final_proj|alu:inst1|adder4:inst9|full_adder:inst             ; full_adder        ; work         ;
;    |busmux:inst7|                 ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |final_proj|busmux:inst7                                       ; busmux            ; work         ;
;       |lpm_mux:$00000|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |final_proj|busmux:inst7|lpm_mux:$00000                        ; lpm_mux           ; work         ;
;          |mux_brc:auto_generated| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |final_proj|busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated ; mux_brc           ; work         ;
;    |control:inst6|                ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |final_proj|control:inst6                                      ; control           ; work         ;
;    |reg_file:inst5|               ; 31 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 16 (0)           ; |final_proj|reg_file:inst5                                     ; reg_file          ; work         ;
;       |demux4:inst6|              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |final_proj|reg_file:inst5|demux4:inst6                        ; demux4            ; work         ;
;       |dffe4:inst3|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |final_proj|reg_file:inst5|dffe4:inst3                         ; dffe4             ; work         ;
;       |dffe4:inst4|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |final_proj|reg_file:inst5|dffe4:inst4                         ; dffe4             ; work         ;
;       |dffe4:inst5|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |final_proj|reg_file:inst5|dffe4:inst5                         ; dffe4             ; work         ;
;       |dffe4:inst|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |final_proj|reg_file:inst5|dffe4:inst                          ; dffe4             ; work         ;
;       |mux4:inst1|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |final_proj|reg_file:inst5|mux4:inst1                          ; mux4              ; work         ;
;       |mux4:inst2|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |final_proj|reg_file:inst5|mux4:inst2                          ; mux4              ; work         ;
;    |seven_seg_decoder:inst2|      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |final_proj|seven_seg_decoder:inst2                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst3|      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |final_proj|seven_seg_decoder:inst3                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst4|      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |final_proj|seven_seg_decoder:inst4                            ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst|       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |final_proj|seven_seg_decoder:inst                             ; seven_seg_decoder ; work         ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; HEX3_A    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_C    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_E    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_F    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_G    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_A    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_C    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_E    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_F    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_G    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_A    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_C    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_E    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_F    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_G    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_A    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_C    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_E    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_F    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_G    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ERR_OVFL  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ERR_UNFL  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MODE[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MODE[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DAT_IN[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST_N     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; EX_N      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DAT_IN[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DAT_IN[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DAT_IN[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; MODE[1]                                                                    ;                   ;         ;
;      - control:inst6|err_ovfl                                              ; 0                 ; 6       ;
;      - control:inst6|err_unfl~1                                            ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[0]~0 ; 0                 ; 6       ;
;      - control:inst6|wr_en~0                                               ; 0                 ; 6       ;
;      - reg_file:inst5|demux4:inst6|inst3                                   ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[1]~1 ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[2]~2 ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[2]~3 ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[3]~4 ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[3]~8 ; 0                 ; 6       ;
;      - control:inst6|wr_en~1                                               ; 0                 ; 6       ;
;      - control:inst6|nxt_cnt[0]~1                                          ; 0                 ; 6       ;
;      - reg_file:inst5|demux4:inst6|inst2                                   ; 0                 ; 6       ;
;      - reg_file:inst5|demux4:inst6|inst1                                   ; 0                 ; 6       ;
;      - reg_file:inst5|demux4:inst6|inst                                    ; 0                 ; 6       ;
; MODE[0]                                                                    ;                   ;         ;
;      - control:inst6|err_ovfl                                              ; 0                 ; 6       ;
;      - control:inst6|err_unfl~1                                            ; 0                 ; 6       ;
;      - control:inst6|wr_en~0                                               ; 0                 ; 6       ;
;      - alu:inst1|adder4:inst9|full_adder:inst|inst5~0                      ; 0                 ; 6       ;
;      - alu:inst1|inst2                                                     ; 0                 ; 6       ;
;      - alu:inst1|inst1                                                     ; 0                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[3]~7 ; 0                 ; 6       ;
;      - control:inst6|wr_en~1                                               ; 0                 ; 6       ;
; DAT_IN[0]                                                                  ;                   ;         ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[0]~0 ; 0                 ; 6       ;
; CLK                                                                        ;                   ;         ;
; RST_N                                                                      ;                   ;         ;
;      - control:inst6|cnt[0]                                                ; 1                 ; 6       ;
;      - control:inst6|cnt[1]                                                ; 1                 ; 6       ;
;      - control:inst6|cnt[2]                                                ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst5|inst                                     ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst5|inst1                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst5|inst2                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst5|inst3                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst4|inst                                     ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst4|inst1                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst4|inst2                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst4|inst3                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst3|inst                                     ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst3|inst1                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst3|inst2                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst3|inst3                                    ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst|inst                                      ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst|inst1                                     ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst|inst2                                     ; 1                 ; 6       ;
;      - reg_file:inst5|dffe4:inst|inst3                                     ; 1                 ; 6       ;
;      - control:inst6|ex_dly                                                ; 1                 ; 6       ;
; EX_N                                                                       ;                   ;         ;
;      - reg_file:inst5|demux4:inst6|inst3~0                                 ; 0                 ; 6       ;
;      - control:inst6|cnt_en                                                ; 0                 ; 6       ;
;      - reg_file:inst5|demux4:inst6|inst2~0                                 ; 0                 ; 6       ;
;      - control:inst6|ex_dly~0                                              ; 0                 ; 6       ;
; DAT_IN[1]                                                                  ;                   ;         ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[1]~1 ; 0                 ; 6       ;
; DAT_IN[2]                                                                  ;                   ;         ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[2]~2 ; 0                 ; 6       ;
; DAT_IN[3]                                                                  ;                   ;         ;
;      - busmux:inst7|lpm_mux:$00000|mux_brc:auto_generated|result_node[3]~4 ; 0                 ; 6       ;
+----------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                               ; PIN_Y2              ; 20      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; RST_N                             ; PIN_M23             ; 20      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst6|cnt_en              ; LCCOMB_X109_Y20_N4  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_file:inst5|demux4:inst6|inst  ; LCCOMB_X108_Y20_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_file:inst5|demux4:inst6|inst1 ; LCCOMB_X106_Y20_N18 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_file:inst5|demux4:inst6|inst2 ; LCCOMB_X108_Y20_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_file:inst5|demux4:inst6|inst3 ; LCCOMB_X106_Y20_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_Y2   ; 20      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 155 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 28 / 10,120 ( < 1 % )   ;
; C4 interconnects      ; 106 / 209,544 ( < 1 % ) ;
; Direct links          ; 55 / 342,891 ( < 1 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 39 / 119,088 ( < 1 % )  ;
; R24 interconnects     ; 14 / 9,963 ( < 1 % )    ;
; R4 interconnects      ; 100 / 289,782 ( < 1 % ) ;
+-----------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 14.57) ; Number of LABs  (Total = 7) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 1                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 2                           ;
; 15                                          ; 0                           ;
; 16                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 7) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 4                           ;
; 1 Clock                            ; 4                           ;
; 1 Clock enable                     ; 1                           ;
; 2 Clock enables                    ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 17.43) ; Number of LABs  (Total = 7) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 2                           ;
; 15                                           ; 0                           ;
; 16                                           ; 1                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 0                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 2                           ;
; 23                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+--------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 13.00) ; Number of LABs  (Total = 7) ;
+--------------------------------------------------+-----------------------------+
; 0                                                ; 0                           ;
; 1                                                ; 0                           ;
; 2                                                ; 0                           ;
; 3                                                ; 0                           ;
; 4                                                ; 0                           ;
; 5                                                ; 0                           ;
; 6                                                ; 0                           ;
; 7                                                ; 2                           ;
; 8                                                ; 0                           ;
; 9                                                ; 0                           ;
; 10                                               ; 0                           ;
; 11                                               ; 0                           ;
; 12                                               ; 0                           ;
; 13                                               ; 1                           ;
; 14                                               ; 1                           ;
; 15                                               ; 0                           ;
; 16                                               ; 1                           ;
; 17                                               ; 2                           ;
+--------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 15.71) ; Number of LABs  (Total = 7) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 1                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 1                           ;
; 13                                           ; 1                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 2                           ;
; 18                                           ; 1                           ;
; 19                                           ; 0                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 0                           ;
; 26                                           ; 0                           ;
; 27                                           ; 0                           ;
; 28                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 39        ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 39        ; 39        ; 0            ; 25           ; 0            ; 0            ; 9            ; 0            ; 25           ; 9            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 0         ; 0         ; 39           ; 14           ; 39           ; 39           ; 30           ; 39           ; 14           ; 30           ; 39           ; 39           ; 39           ; 14           ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HEX3_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_C             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_E             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_F             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_G             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_C             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_E             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_F             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_G             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_C             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_E             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_F             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_G             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_C             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_E             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_F             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_G             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ERR_OVFL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ERR_UNFL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MODE[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MODE[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAT_IN[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_N               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAT_IN[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAT_IN[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAT_IN[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "final_proj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_proj.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X104_Y12 to location X115_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 3 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLK uses I/O standard 3.3-V LVCMOS at Y2
    Info (169178): Pin RST_N uses I/O standard 3.3-V LVCMOS at M23
    Info (169178): Pin EX_N uses I/O standard 3.3-V LVCMOS at M21
Info (144001): Generated suppressed messages file U:/CprE281/final_proj/output_files/final_proj.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6080 megabytes
    Info: Processing ended: Thu Jun 09 22:56:12 2022
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in U:/CprE281/final_proj/output_files/final_proj.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Thu Jun 09 22:56:16 2022 ;
; Revision Name         ; final_proj                            ;
; Top-level Entity Name ; final_proj                            ;
; Family                ; Cyclone IV E                          ;
; Device                ; EP4CE115F29C7                         ;
+-----------------------+---------------------------------------+


+----------------------------------+
; Assembler Settings               ;
+--------+---------+---------------+
; Option ; Setting ; Default Value ;
+--------+---------+---------------+


+---------------------------------------------------+
; Assembler Generated Files                         ;
+---------------------------------------------------+
; File Name                                         ;
+---------------------------------------------------+
; U:/CprE281/final_proj/output_files/final_proj.sof ;
+---------------------------------------------------+


+-----------------------------------------------------------------------------+
; Assembler Device Options: U:/CprE281/final_proj/output_files/final_proj.sof ;
+----------------+------------------------------------------------------------+
; Option         ; Setting                                                    ;
+----------------+------------------------------------------------------------+
; JTAG usercode  ; 0x00577774                                                 ;
; Checksum       ; 0x00577774                                                 ;
+----------------+------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus Prime Assembler
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Jun 09 22:56:14 2022
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off final_proj -c final_proj
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus Prime Assembler was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4696 megabytes
    Info: Processing ended: Thu Jun 09 22:56:17 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; final_proj                                              ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 212.31 MHz ; 212.31 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.710 ; -54.560            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -28.700                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.710 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.629      ;
; -3.579 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.498      ;
; -3.511 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.430      ;
; -3.506 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.425      ;
; -3.486 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.403      ;
; -3.476 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.396      ;
; -3.471 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.392      ;
; -3.429 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.346      ;
; -3.428 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.345      ;
; -3.426 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.344      ;
; -3.411 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.330      ;
; -3.396 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.315      ;
; -3.385 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.304      ;
; -3.366 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.287      ;
; -3.355 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.272      ;
; -3.333 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.253      ;
; -3.319 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.236      ;
; -3.318 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.235      ;
; -3.301 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.220      ;
; -3.289 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.210      ;
; -3.287 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.204      ;
; -3.282 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.199      ;
; -3.281 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.199      ;
; -3.260 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.177      ;
; -3.259 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.176      ;
; -3.252 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.170      ;
; -3.250 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.170      ;
; -3.247 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.166      ;
; -3.242 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.161      ;
; -3.220 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.141      ;
; -3.206 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.123      ;
; -3.161 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.078      ;
; -3.150 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.068      ;
; -3.149 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.068      ;
; -3.144 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.063      ;
; -3.142 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.061      ;
; -3.140 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.061      ;
; -3.120 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.039      ;
; -3.119 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.038      ;
; -3.109 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.027      ;
; -3.102 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.023      ;
; -3.100 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.018      ;
; -3.087 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.005      ;
; -3.086 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.004      ;
; -3.085 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.003      ;
; -3.080 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.998      ;
; -3.070 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.989      ;
; -3.069 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.984      ;
; -3.047 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.966      ;
; -3.045 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.965      ;
; -3.043 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.962      ;
; -3.042 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.961      ;
; -3.030 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.949      ;
; -3.025 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.946      ;
; -3.006 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.924      ;
; -2.994 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.913      ;
; -2.993 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.910      ;
; -2.988 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.905      ;
; -2.976 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.895      ;
; -2.974 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.894      ;
; -2.964 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.884      ;
; -2.959 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.877      ;
; -2.952 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.869      ;
; -2.951 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.868      ;
; -2.940 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.860      ;
; -2.934 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.853      ;
; -2.925 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.846      ;
; -2.922 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.842      ;
; -2.920 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.837      ;
; -2.916 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.835      ;
; -2.912 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.831      ;
; -2.911 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.830      ;
; -2.907 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.826      ;
; -2.904 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.822      ;
; -2.903 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.821      ;
; -2.894 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.815      ;
; -2.886 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.806      ;
; -2.880 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.797      ;
; -2.874 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.791      ;
; -2.873 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.790      ;
; -2.863 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.783      ;
; -2.856 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.775      ;
; -2.855 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.775      ;
; -2.831 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.750      ;
; -2.826 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.745      ;
; -2.813 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.730      ;
; -2.801 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.719      ;
; -2.786 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.704      ;
; -2.768 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.687      ;
; -2.768 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.687      ;
; -2.763 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.682      ;
; -2.750 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.668      ;
; -2.738 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.658      ;
; -2.728 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.649      ;
; -2.727 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.645      ;
; -2.723 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.643      ;
; -2.718 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.636      ;
; -2.711 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.631      ;
; -2.701 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.620      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; control:inst6|cnt[2]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; control:inst6|cnt[1]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; control:inst6|cnt[0]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.674      ;
; 0.775 ; control:inst6|cnt[0]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.040      ;
; 0.781 ; control:inst6|cnt[1]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.046      ;
; 0.813 ; control:inst6|cnt[0]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.078      ;
; 0.877 ; control:inst6|cnt[2]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.142      ;
; 0.897 ; control:inst6|cnt[2]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.162      ;
; 1.077 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.343      ;
; 1.203 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.469      ;
; 1.308 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.572      ;
; 1.422 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.686      ;
; 1.479 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.743      ;
; 1.479 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.744      ;
; 1.522 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.786      ;
; 1.530 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.794      ;
; 1.571 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.835      ;
; 1.616 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.882      ;
; 1.649 ; control:inst6|ex_dly             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.913      ;
; 1.649 ; control:inst6|ex_dly             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.913      ;
; 1.649 ; control:inst6|ex_dly             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.913      ;
; 1.668 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.932      ;
; 1.681 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.946      ;
; 1.717 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.982      ;
; 1.717 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.982      ;
; 1.717 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.982      ;
; 1.717 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.982      ;
; 1.740 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.005      ;
; 1.820 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.086      ;
; 1.821 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.086      ;
; 1.852 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.117      ;
; 1.878 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.142      ;
; 1.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.147      ;
; 1.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.147      ;
; 1.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.147      ;
; 1.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.147      ;
; 1.921 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.185      ;
; 1.924 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.189      ;
; 1.930 ; reg_file:inst5|dffe4:inst|inst   ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.195      ;
; 2.017 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.280      ;
; 2.017 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.280      ;
; 2.018 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.282      ;
; 2.029 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.292      ;
; 2.035 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.301      ;
; 2.036 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.303      ;
; 2.036 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.300      ;
; 2.046 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.309      ;
; 2.046 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.309      ;
; 2.046 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.309      ;
; 2.046 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.309      ;
; 2.061 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.325      ;
; 2.080 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.347      ;
; 2.102 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.368      ;
; 2.110 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.374      ;
; 2.130 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.395      ;
; 2.138 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.402      ;
; 2.148 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.412      ;
; 2.148 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.412      ;
; 2.148 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.412      ;
; 2.158 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.421      ;
; 2.158 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.421      ;
; 2.163 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.427      ;
; 2.163 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.427      ;
; 2.163 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.427      ;
; 2.163 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.427      ;
; 2.174 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.437      ;
; 2.174 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.437      ;
; 2.174 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.437      ;
; 2.174 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.437      ;
; 2.179 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.443      ;
; 2.182 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.448      ;
; 2.185 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.450      ;
; 2.200 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.464      ;
; 2.207 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.471      ;
; 2.218 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.483      ;
; 2.225 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.491      ;
; 2.235 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.500      ;
; 2.236 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.501      ;
; 2.250 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.514      ;
; 2.251 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.514      ;
; 2.266 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.529      ;
; 2.272 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.537      ;
; 2.279 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.544      ;
; 2.279 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.543      ;
; 2.279 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.543      ;
; 2.291 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.556      ;
; 2.315 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.578      ;
; 2.322 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.586      ;
; 2.323 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.585      ;
; 2.323 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.585      ;
; 2.328 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.594      ;
; 2.338 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.600      ;
; 2.338 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.600      ;
; 2.338 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.600      ;
; 2.338 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.600      ;
; 2.338 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.603      ;
; 2.338 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.603      ;
; 2.338 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.603      ;
; 2.341 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.607      ;
; 2.344 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.608      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 230.31 MHz ; 230.31 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.342 ; -48.754           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.700                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.342 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.271      ;
; -3.200 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.129      ;
; -3.134 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.061      ;
; -3.128 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.057      ;
; -3.094 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.023      ;
; -3.083 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.012      ;
; -3.081 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.009      ;
; -3.081 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.011      ;
; -3.074 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.001      ;
; -3.074 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.001      ;
; -3.059 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.988      ;
; -3.055 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.984      ;
; -3.044 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.973      ;
; -2.992 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.919      ;
; -2.983 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.913      ;
; -2.974 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.901      ;
; -2.974 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.901      ;
; -2.965 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.894      ;
; -2.962 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.891      ;
; -2.959 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.888      ;
; -2.936 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.866      ;
; -2.931 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.859      ;
; -2.920 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.847      ;
; -2.913 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.843      ;
; -2.886 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.813      ;
; -2.880 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.807      ;
; -2.875 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.802      ;
; -2.875 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.802      ;
; -2.875 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.802      ;
; -2.873 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.801      ;
; -2.861 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.791      ;
; -2.860 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.789      ;
; -2.836 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.763      ;
; -2.818 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.747      ;
; -2.793 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.721      ;
; -2.789 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.717      ;
; -2.782 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.710      ;
; -2.782 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.710      ;
; -2.775 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.703      ;
; -2.768 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.697      ;
; -2.767 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.696      ;
; -2.767 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.697      ;
; -2.764 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.691      ;
; -2.764 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.691      ;
; -2.761 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.689      ;
; -2.757 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.749 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.678      ;
; -2.717 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.645      ;
; -2.712 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.640      ;
; -2.712 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.640      ;
; -2.705 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.633      ;
; -2.697 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.627      ;
; -2.690 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.618      ;
; -2.683 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.611      ;
; -2.676 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.604      ;
; -2.672 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.600      ;
; -2.670 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.599      ;
; -2.664 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.593      ;
; -2.653 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.581      ;
; -2.650 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.579      ;
; -2.649 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.576      ;
; -2.645 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.572      ;
; -2.634 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.563      ;
; -2.633 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.561      ;
; -2.619 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.548      ;
; -2.613 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.540      ;
; -2.613 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.540      ;
; -2.598 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.527      ;
; -2.592 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.519      ;
; -2.574 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.504      ;
; -2.572 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.501      ;
; -2.568 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.496      ;
; -2.568 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.496      ;
; -2.568 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.495      ;
; -2.568 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.495      ;
; -2.560 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.487      ;
; -2.554 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.482      ;
; -2.553 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.483      ;
; -2.553 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.482      ;
; -2.544 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.473      ;
; -2.529 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.456      ;
; -2.529 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.456      ;
; -2.514 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.443      ;
; -2.506 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.435      ;
; -2.503 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.432      ;
; -2.502 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.431      ;
; -2.500 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.428      ;
; -2.489 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.416      ;
; -2.475 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.402      ;
; -2.474 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.403      ;
; -2.469 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.397      ;
; -2.450 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.379      ;
; -2.434 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.363      ;
; -2.426 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.354      ;
; -2.426 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.353      ;
; -2.415 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.344      ;
; -2.411 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.338      ;
; -2.389 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.318      ;
; -2.387 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.317      ;
; -2.375 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.302      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; control:inst6|cnt[2]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; control:inst6|cnt[1]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; control:inst6|cnt[0]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.608      ;
; 0.710 ; control:inst6|cnt[1]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.951      ;
; 0.719 ; control:inst6|cnt[0]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.960      ;
; 0.749 ; control:inst6|cnt[0]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.990      ;
; 0.809 ; control:inst6|cnt[2]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.050      ;
; 0.830 ; control:inst6|cnt[2]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.071      ;
; 0.975 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.218      ;
; 1.107 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.350      ;
; 1.201 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.442      ;
; 1.275 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.516      ;
; 1.326 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.568      ;
; 1.342 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.583      ;
; 1.401 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.642      ;
; 1.406 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.647      ;
; 1.425 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.666      ;
; 1.468 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.711      ;
; 1.502 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.744      ;
; 1.506 ; control:inst6|ex_dly             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.746      ;
; 1.506 ; control:inst6|ex_dly             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.746      ;
; 1.506 ; control:inst6|ex_dly             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.746      ;
; 1.512 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.753      ;
; 1.572 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.813      ;
; 1.572 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.813      ;
; 1.572 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.813      ;
; 1.572 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.813      ;
; 1.590 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.832      ;
; 1.657 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.899      ;
; 1.660 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.903      ;
; 1.662 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.904      ;
; 1.714 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.955      ;
; 1.727 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.968      ;
; 1.740 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.981      ;
; 1.740 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.981      ;
; 1.740 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.981      ;
; 1.740 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.981      ;
; 1.754 ; reg_file:inst5|dffe4:inst|inst   ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.996      ;
; 1.760 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.002      ;
; 1.835 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.076      ;
; 1.837 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.080      ;
; 1.854 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.094      ;
; 1.858 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.099      ;
; 1.859 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.102      ;
; 1.870 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.110      ;
; 1.870 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.110      ;
; 1.898 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.138      ;
; 1.898 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.138      ;
; 1.898 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.138      ;
; 1.898 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.138      ;
; 1.899 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.140      ;
; 1.903 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.146      ;
; 1.918 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.159      ;
; 1.919 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.162      ;
; 1.953 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.195      ;
; 1.965 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.206      ;
; 1.965 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.206      ;
; 1.965 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.206      ;
; 1.970 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.210      ;
; 1.970 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.210      ;
; 1.970 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.210      ;
; 1.970 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.210      ;
; 1.974 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.215      ;
; 1.974 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.216      ;
; 1.979 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.220      ;
; 1.981 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.221      ;
; 1.981 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.221      ;
; 1.981 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.221      ;
; 1.981 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.221      ;
; 1.982 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.223      ;
; 1.995 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.235      ;
; 1.995 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.235      ;
; 1.997 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.238      ;
; 2.003 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.246      ;
; 2.013 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.254      ;
; 2.016 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.258      ;
; 2.040 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.283      ;
; 2.043 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.285      ;
; 2.053 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.294      ;
; 2.054 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.294      ;
; 2.066 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.308      ;
; 2.081 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.323      ;
; 2.083 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.325      ;
; 2.084 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.324      ;
; 2.106 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.347      ;
; 2.106 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.347      ;
; 2.106 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.346      ;
; 2.107 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.348      ;
; 2.114 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.353      ;
; 2.114 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.353      ;
; 2.122 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.364      ;
; 2.125 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.364      ;
; 2.125 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.364      ;
; 2.125 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.364      ;
; 2.125 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.364      ;
; 2.132 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.373      ;
; 2.132 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.373      ;
; 2.132 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.373      ;
; 2.136 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.379      ;
; 2.138 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.380      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.252 ; -16.433           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.855                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.252 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.199      ;
; -1.219 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.166      ;
; -1.179 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.126      ;
; -1.176 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.123      ;
; -1.166 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.114      ;
; -1.144 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.090      ;
; -1.143 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.090      ;
; -1.141 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.087      ;
; -1.140 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.086      ;
; -1.133 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.080      ;
; -1.132 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.079      ;
; -1.118 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.065      ;
; -1.111 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.057      ;
; -1.108 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.054      ;
; -1.107 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.054      ;
; -1.107 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.055      ;
; -1.107 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.053      ;
; -1.100 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.047      ;
; -1.098 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.045      ;
; -1.089 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.037      ;
; -1.078 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.026      ;
; -1.074 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.022      ;
; -1.071 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.017      ;
; -1.068 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.014      ;
; -1.065 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.011      ;
; -1.064 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.010      ;
; -1.058 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.005      ;
; -1.057 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.004      ;
; -1.039 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.986      ;
; -1.035 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.981      ;
; -1.024 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.970      ;
; -1.021 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.967      ;
; -1.019 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.967      ;
; -1.006 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.953      ;
; -1.002 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.949      ;
; -0.999 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.946      ;
; -0.996 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.943      ;
; -0.995 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.942      ;
; -0.992 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.939      ;
; -0.990 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.936      ;
; -0.988 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.936      ;
; -0.987 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.933      ;
; -0.986 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.932      ;
; -0.979 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.926      ;
; -0.977 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.924      ;
; -0.976 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.923      ;
; -0.974 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.921      ;
; -0.966 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.913      ;
; -0.965 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.912      ;
; -0.963 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.910      ;
; -0.962 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.909      ;
; -0.955 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.903      ;
; -0.953 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.901      ;
; -0.930 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.877      ;
; -0.930 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.877      ;
; -0.924 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.871      ;
; -0.919 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.866      ;
; -0.919 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.866      ;
; -0.911 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.858      ;
; -0.905 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.851      ;
; -0.904 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.850      ;
; -0.898 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.846      ;
; -0.897 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.844      ;
; -0.896 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.842      ;
; -0.895 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.841      ;
; -0.895 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.841      ;
; -0.894 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.842      ;
; -0.894 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.840      ;
; -0.892 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.839      ;
; -0.891 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.838      ;
; -0.890 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.836      ;
; -0.889 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.836      ;
; -0.888 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.835      ;
; -0.885 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.832      ;
; -0.884 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.832      ;
; -0.880 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.826      ;
; -0.879 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.825      ;
; -0.873 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.819      ;
; -0.872 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.818      ;
; -0.865 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.812      ;
; -0.861 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.809      ;
; -0.856 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.803      ;
; -0.833 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.779      ;
; -0.819 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.766      ;
; -0.816 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.762      ;
; -0.816 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.763      ;
; -0.813 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.760      ;
; -0.812 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.758      ;
; -0.808 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.755      ;
; -0.807 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.753      ;
; -0.806 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.754      ;
; -0.803 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.751      ;
; -0.793 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.740      ;
; -0.791 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.738      ;
; -0.790 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.737      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; control:inst6|cnt[2]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; control:inst6|cnt[1]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; control:inst6|cnt[0]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.314      ;
; 0.366 ; control:inst6|cnt[1]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.490      ;
; 0.371 ; control:inst6|cnt[0]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.495      ;
; 0.393 ; control:inst6|cnt[0]             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.517      ;
; 0.399 ; control:inst6|cnt[2]             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.523      ;
; 0.408 ; control:inst6|cnt[2]             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.532      ;
; 0.512 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.637      ;
; 0.544 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.669      ;
; 0.593 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.717      ;
; 0.649 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.773      ;
; 0.650 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.774      ;
; 0.668 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.792      ;
; 0.685 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.809      ;
; 0.688 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.812      ;
; 0.749 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.874      ;
; 0.752 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.876      ;
; 0.760 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.884      ;
; 0.770 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.894      ;
; 0.776 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.900      ;
; 0.784 ; control:inst6|ex_dly             ; control:inst6|cnt[0]             ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.907      ;
; 0.784 ; control:inst6|ex_dly             ; control:inst6|cnt[2]             ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.907      ;
; 0.784 ; control:inst6|ex_dly             ; control:inst6|cnt[1]             ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.907      ;
; 0.812 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.936      ;
; 0.812 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.936      ;
; 0.812 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.936      ;
; 0.812 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.936      ;
; 0.827 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.952      ;
; 0.835 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.959      ;
; 0.847 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.971      ;
; 0.854 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.978      ;
; 0.855 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.979      ;
; 0.862 ; reg_file:inst5|dffe4:inst|inst   ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.986      ;
; 0.882 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.006      ;
; 0.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.006      ;
; 0.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.006      ;
; 0.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.006      ;
; 0.882 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.006      ;
; 0.904 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.027      ;
; 0.905 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.029      ;
; 0.918 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.043      ;
; 0.922 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.046      ;
; 0.925 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.049      ;
; 0.933 ; reg_file:inst5|dffe4:inst4|inst  ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.058      ;
; 0.941 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.066      ;
; 0.946 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.069      ;
; 0.946 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.069      ;
; 0.946 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.069      ;
; 0.946 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.069      ;
; 0.948 ; reg_file:inst5|dffe4:inst4|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.073      ;
; 0.949 ; reg_file:inst5|dffe4:inst5|inst2 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.073      ;
; 0.950 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.073      ;
; 0.950 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.073      ;
; 0.961 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.084      ;
; 0.981 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.106      ;
; 0.984 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.108      ;
; 0.984 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.108      ;
; 0.984 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.108      ;
; 0.990 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.114      ;
; 0.996 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.119      ;
; 0.997 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.121      ;
; 0.997 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.121      ;
; 0.999 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.124      ;
; 1.005 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.128      ;
; 1.005 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.128      ;
; 1.005 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst2 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.128      ;
; 1.005 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst4|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.128      ;
; 1.006 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.130      ;
; 1.007 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.131      ;
; 1.008 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.131      ;
; 1.008 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst2  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.131      ;
; 1.011 ; reg_file:inst5|dffe4:inst3|inst  ; reg_file:inst5|dffe4:inst4|inst  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.134      ;
; 1.012 ; reg_file:inst5|dffe4:inst5|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.136      ;
; 1.013 ; control:inst6|cnt[2]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.137      ;
; 1.013 ; reg_file:inst5|dffe4:inst5|inst  ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.137      ;
; 1.018 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.142      ;
; 1.022 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.146      ;
; 1.022 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.146      ;
; 1.031 ; reg_file:inst5|dffe4:inst|inst3  ; reg_file:inst5|dffe4:inst5|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.155      ;
; 1.037 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.160      ;
; 1.037 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.160      ;
; 1.037 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.160      ;
; 1.037 ; control:inst6|ex_dly             ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.160      ;
; 1.047 ; reg_file:inst5|dffe4:inst4|inst2 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.172      ;
; 1.047 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.171      ;
; 1.051 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.176      ;
; 1.052 ; reg_file:inst5|dffe4:inst3|inst1 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.176      ;
; 1.054 ; reg_file:inst5|dffe4:inst5|inst3 ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.178      ;
; 1.058 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.182      ;
; 1.058 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.182      ;
; 1.058 ; control:inst6|cnt[0]             ; reg_file:inst5|dffe4:inst3|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.182      ;
; 1.069 ; reg_file:inst5|dffe4:inst4|inst1 ; reg_file:inst5|dffe4:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.194      ;
; 1.071 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.195      ;
; 1.071 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.195      ;
; 1.071 ; control:inst6|cnt[1]             ; reg_file:inst5|dffe4:inst|inst3  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.195      ;
; 1.074 ; reg_file:inst5|dffe4:inst3|inst2 ; reg_file:inst5|dffe4:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.198      ;
; 1.076 ; reg_file:inst5|dffe4:inst|inst1  ; reg_file:inst5|dffe4:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.200      ;
; 1.079 ; reg_file:inst5|dffe4:inst|inst2  ; reg_file:inst5|dffe4:inst5|inst2 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.204      ;
; 1.082 ; reg_file:inst5|dffe4:inst3|inst3 ; reg_file:inst5|dffe4:inst3|inst3 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.206      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.710  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.710  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -54.56  ; 0.0   ; 0.0      ; 0.0     ; -28.855             ;
;  CLK             ; -54.560 ; 0.000 ; N/A      ; N/A     ; -28.855             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX3_A        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_B        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_C        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_E        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_F        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_G        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_A        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_B        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_C        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_F        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_G        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_A        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_B        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_C        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_F        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_G        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_A        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_B        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_C        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_F        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_G        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ERR_OVFL      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ERR_UNFL      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MODE[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MODE[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAT_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; RST_N                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EX_N                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; DAT_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAT_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAT_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX3_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_C        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.09 V              ; -0.00475 V          ; 0.139 V                              ; 0.265 V                              ; 5.71e-09 s                  ; 5.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.09 V             ; -0.00475 V         ; 0.139 V                             ; 0.265 V                             ; 5.71e-09 s                 ; 5.48e-09 s                 ; Yes                       ; Yes                       ;
; HEX3_D        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.1 V               ; -0.0331 V           ; 0.122 V                              ; 0.234 V                              ; 7.05e-10 s                  ; 6.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.1 V              ; -0.0331 V          ; 0.122 V                             ; 0.234 V                             ; 7.05e-10 s                 ; 6.68e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_E        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.1 V               ; -0.0331 V           ; 0.122 V                              ; 0.234 V                              ; 7.05e-10 s                  ; 6.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.1 V              ; -0.0331 V          ; 0.122 V                             ; 0.234 V                             ; 7.05e-10 s                 ; 6.68e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_F        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.1 V               ; -0.0331 V           ; 0.122 V                              ; 0.234 V                              ; 7.05e-10 s                  ; 6.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.1 V              ; -0.0331 V          ; 0.122 V                             ; 0.234 V                             ; 7.05e-10 s                 ; 6.68e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_G        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.1 V               ; -0.0331 V           ; 0.122 V                              ; 0.234 V                              ; 7.05e-10 s                  ; 6.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.1 V              ; -0.0331 V          ; 0.122 V                             ; 0.234 V                             ; 7.05e-10 s                 ; 6.68e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ERR_OVFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ERR_UNFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX3_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_C        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.00197 V          ; 0.052 V                              ; 0.154 V                              ; 6.94e-09 s                  ; 6.92e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.00197 V         ; 0.052 V                             ; 0.154 V                             ; 6.94e-09 s                 ; 6.92e-09 s                 ; Yes                       ; Yes                       ;
; HEX3_D        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.0153 V           ; 0.06 V                               ; 0.116 V                              ; 8.84e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.0153 V          ; 0.06 V                              ; 0.116 V                             ; 8.84e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_E        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.0153 V           ; 0.06 V                               ; 0.116 V                              ; 8.84e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.0153 V          ; 0.06 V                              ; 0.116 V                             ; 8.84e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_F        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.0153 V           ; 0.06 V                               ; 0.116 V                              ; 8.84e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.0153 V          ; 0.06 V                              ; 0.116 V                             ; 8.84e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_G        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.0153 V           ; 0.06 V                               ; 0.116 V                              ; 8.84e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.0153 V          ; 0.06 V                              ; 0.116 V                             ; 8.84e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ERR_OVFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ERR_UNFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX3_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX3_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_C        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; HEX3_D        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; HEX3_E        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; HEX3_F        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; HEX3_G        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; HEX2_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ERR_OVFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ERR_UNFL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 689      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 689      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 183   ; 183  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DAT_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EX_N       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MODE[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MODE[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ERR_OVFL    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ERR_UNFL    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DAT_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DAT_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EX_N       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MODE[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MODE[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ERR_OVFL    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ERR_UNFL    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_A      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_B      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_C      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_D      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_E      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_F      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX3_G      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Jun 09 22:56:18 2022
Info: Command: quartus_sta final_proj -c final_proj
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_proj.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.710             -54.560 CLK 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.342             -48.754 CLK 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.252             -16.433 CLK 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.855 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4900 megabytes
    Info: Processing ended: Thu Jun 09 22:56:22 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus Prime EDA Netlist Writer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Jun 09 22:56:24 2022
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off final_proj -c final_proj
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info: *******************************************************************
Info: Running Quartus Prime EDA Netlist Writer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Jun 09 22:56:25 2022
Info: Command: quartus_eda -t c:/intelfpga/20.1/quartus/common/tcl/internal/nativelink/qnativesim.tcl final_proj final_proj --gen_script --called_from_qeda --qsf_sim_tool "QuestaSim (Verilog)" --rtl_sim --qsf_is_functional ON --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Info: Quartus(args): final_proj final_proj --gen_script --called_from_qeda --qsf_sim_tool {QuestaSim (Verilog)} --rtl_sim --qsf_is_functional ON --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Info: Info: Quartus Prime has detected Verilog design -- Verilog simulation models will be used
Warning: Warning: File final_proj_run_msim_rtl_verilog.do already exists - backing up current file as final_proj_run_msim_rtl_verilog.do.bak
Info: Info: Generated QuestaSim script file U:/CprE281/final_proj/simulation/modelsim/final_proj_run_msim_rtl_verilog.do File: U:/CprE281/final_proj/simulation/modelsim/final_proj_run_msim_rtl_verilog.do Line: 0
Info: Info: tool command file generation was successful
Info (23030): Evaluation of Tcl script c:/intelfpga/20.1/quartus/common/tcl/internal/nativelink/qnativesim.tcl was successful
Info: Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Thu Jun 09 22:56:26 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00
Warning (202000): An incorrect timescale is selected for the Verilog Output (.VO) file of this PLL design. It's required that the timescale should be 1 ps when simulating a PLL design in a third party EDA tool.
Info (204019): Generated file final_proj.vo in folder "U:/CprE281/final_proj/simulation/modelsim/" for EDA simulation tool
Info: Quartus Prime EDA Netlist Writer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4656 megabytes
    Info: Processing ended: Thu Jun 09 22:56:27 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


+-------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                     ;
+---------------------------------------------------------------------------------------------------+---------------------+
; Option                                                                                            ; Setting             ;
+---------------------------------------------------------------------------------------------------+---------------------+
; Tool Name                                                                                         ; QuestaSim (Verilog) ;
; Generate functional simulation netlist                                                            ; On                  ;
; Truncate long hierarchy paths                                                                     ; Off                 ;
; Map illegal HDL characters                                                                        ; Off                 ;
; Flatten buses into individual nodes                                                               ; Off                 ;
; Maintain hierarchy                                                                                ; On                  ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                 ;
; Enable glitch filtering                                                                           ; Off                 ;
; Do not write top level VHDL entity                                                                ; Off                 ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                 ;
; Architecture name in VHDL output netlist                                                          ; structure           ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; On                  ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off                 ;
+---------------------------------------------------------------------------------------------------+---------------------+


+---------------------------------------------------------+
; Simulation Generated Files                              ;
+---------------------------------------------------------+
; Generated Files                                         ;
+---------------------------------------------------------+
; U:/CprE281/final_proj/simulation/modelsim/final_proj.vo ;
+---------------------------------------------------------+


