> 上板实验: 实现一个8-3优先编码器并在七段数码管上显示
>
> **功能描述**
> 
> 查找8-3优先编码器相关原理和实现方法，实现一个8-3编码器，完成8-3编码器的设计、功能仿真和硬件实现。
> 输入一个8位二进制数，对此8位二进制数进行高位优先编码成一个3位二进制值，并根据是否有输入增加一位输入指示位，即8个输入全0时指示位为0，有任何一个输入为1时指示位为1。编码器的使能端可选实现。将此编码结果及指示位以二进制形式显示在四个发光二极管LED上。再将此结果跟据七段数码管的显示进行译码，将二进制的优先编码结果以十进制的形式显示在数码管上。

✅ 完成实验二

![](实验二%20译码器和编码器.assets/image-20231115202726630.png)


```verilog
module bcd7seg(
  input [3:0] b,
  output reg [6:0] h
);

  always @(*) begin
    case(b)
      4'b0000: h = 7'b1000000;
      4'b0001: h = 7'b1111001;
      4'b0010: h = 7'b0100100;
      4'b0011: h = 7'b0110000;
      4'b0100: h = 7'b0011001;
      4'b0101: h = 7'b0010010;
      4'b0110: h = 7'b0000010;
      4'b0111: h = 7'b1111000;
      4'b1000: h = 7'b0000000;
      4'b1001: h = 7'b0010000;
      default: h = 7'b1111111;
    endcase
  end

endmodule
```

```verilog
module encode83(
    input [7:0] x,
    output [6:0] seg,
    output [2:0] y,
    output valid
);
    reg [3:0] i;
    reg [3:0] ty;
    bcd7seg seg0(.b(ty), .h(seg));

    always @(*) begin
        ty = 0;
        for (i = 0; i < 4'd8; i = i + 1) begin
            if (x[i[2:0]] == 1'b1) begin
                ty = i;
            end
        end
    end

    assign valid = x[0] | x[1] | x[2] | x[3] | x[4] | x[5] | x[6] | x[7];
    assign y = ty[2:0];
endmodule
```