Fitter report for signal_generator
Thu Jun 25 02:15:38 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |signal_generator|sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|ALTSYNCRAM
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 25 02:15:38 2015     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; signal_generator                          ;
; Top-level Entity Name              ; signal_generator                          ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE10E22C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 227 / 10,320 ( 2 % )                      ;
;     Total combinational functions  ; 191 / 10,320 ( 2 % )                      ;
;     Dedicated logic registers      ; 125 / 10,320 ( 1 % )                      ;
; Total registers                    ; 125                                       ;
; Total pins                         ; 13 / 92 ( 14 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 2,048 / 423,936 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10E22C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 353 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 353 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 351     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA_Projects/fpga-signal-generator/Quartus_project/signal_generator.pin.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Total logic elements                        ; 227 / 10,320 ( 2 % )                                                                    ;
;     -- Combinational with no register       ; 102                                                                                     ;
;     -- Register only                        ; 36                                                                                      ;
;     -- Combinational with a register        ; 89                                                                                      ;
;                                             ;                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 70                                                                                      ;
;     -- 3 input functions                    ; 43                                                                                      ;
;     -- <=2 input functions                  ; 78                                                                                      ;
;     -- Register only                        ; 36                                                                                      ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 111                                                                                     ;
;     -- arithmetic mode                      ; 80                                                                                      ;
;                                             ;                                                                                         ;
; Total registers*                            ; 125 / 10,732 ( 1 % )                                                                    ;
;     -- Dedicated logic registers            ; 125 / 10,320 ( 1 % )                                                                    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                                                                         ;
;                                             ;                                                                                         ;
; Total LABs:  partially or completely used   ; 19 / 645 ( 3 % )                                                                        ;
; User inserted logic elements                ; 0                                                                                       ;
; Virtual pins                                ; 0                                                                                       ;
; I/O pins                                    ; 13 / 92 ( 14 % )                                                                        ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )                                                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                           ;
; Global signals                              ; 1                                                                                       ;
; M9Ks                                        ; 1 / 46 ( 2 % )                                                                          ;
; Total block memory bits                     ; 2,048 / 423,936 ( < 1 % )                                                               ;
; Total block memory implementation bits      ; 9,216 / 423,936 ( 2 % )                                                                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                                                                          ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                          ;
; Global clocks                               ; 1 / 10 ( 10 % )                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                            ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 0%                                                                            ;
; Maximum fan-out node                        ; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 126                                                                                     ;
; Highest non-global fan-out signal           ; powerup_reset:rst_gen|rst                                                               ;
; Highest non-global fan-out                  ; 46                                                                                      ;
; Total fan-out                               ; 1000                                                                                    ;
; Average fan-out                             ; 2.62                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 227 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 102                 ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;     -- Combinational with a register        ; 89                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 70                  ; 0                              ;
;     -- 3 input functions                    ; 43                  ; 0                              ;
;     -- <=2 input functions                  ; 78                  ; 0                              ;
;     -- Register only                        ; 36                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 111                 ; 0                              ;
;     -- arithmetic mode                      ; 80                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 125                 ; 0                              ;
;     -- Dedicated logic registers            ; 125 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 19 / 645 ( 2 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 13                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 2048                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 126                 ; 1                              ;
;     -- Registered Input Connections         ; 126                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 126                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 998                 ; 129                            ;
;     -- Registered Connections               ; 524                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 127                            ;
;     -- hard_block:auto_generated_inst       ; 127                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 4                   ; 1                              ;
;     -- Output Ports                         ; 9                   ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RS232in ; 10    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk50M  ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0    ; 25    ; 2        ; 0            ; 11           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1    ; 24    ; 2        ; 0            ; 11           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hs_out        ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[0] ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[1] ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[2] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[3] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[4] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[5] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[6] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; signal_out[7] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; 9        ; nSTATUS            ; -                 ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG            ; -                 ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                ; -                 ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE          ; -                 ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0              ; -                 ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1              ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2              ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3              ; -                 ; -                ; Dedicated Programming Pin ;
; 133      ; DIFFIO_T10p, DATA3 ; Use as regular IO ; signal_out[7]    ; Dual Purpose Pin          ;
; 138      ; DATA6              ; Use as regular IO ; signal_out[5]    ; Dual Purpose Pin          ;
+----------+--------------------+-------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 8 ( 25 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 10 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 6 / 12 ( 50 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; signal_out[2]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 6          ; 1        ; signal_out[1]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RS232in                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; signal_out[0]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk50M                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; key1                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; key0                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; hs_out                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; signal_out[7]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; signal_out[6]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; signal_out[5]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; signal_out[4]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; signal_out[3]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; osc_200M|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 599.9 MHz                                                           ;
; VCO post scale                ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk50M                                                              ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; osc_200M|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                             ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
; |signal_generator                         ; 227 (108)   ; 125 (32)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 13   ; 0            ; 102 (73)     ; 36 (0)            ; 89 (38)          ; |signal_generator                                                                               ;              ;
;    |ctrl:ctrl_0|                          ; 115 (47)    ; 88 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 36 (21)           ; 52 (24)          ; |signal_generator|ctrl:ctrl_0                                                                   ;              ;
;       |baud_gen:BG|                       ; 33 (33)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 17 (17)          ; |signal_generator|ctrl:ctrl_0|baud_gen:BG                                                       ;              ;
;       |uart_rx:URX|                       ; 35 (35)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 15 (15)           ; 13 (13)          ; |signal_generator|ctrl:ctrl_0|uart_rx:URX                                                       ;              ;
;    |osc:osc_200M|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|osc:osc_200M                                                                  ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|osc:osc_200M|altpll:altpll_component                                          ;              ;
;          |osc_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated                ;              ;
;    |powerup_reset:rst_gen|                ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |signal_generator|powerup_reset:rst_gen                                                         ;              ;
;    |sine_rom:sine1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|sine_rom:sine1                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|sine_rom:sine1|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_n891:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |signal_generator|sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; signal_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; signal_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hs_out        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key1          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk50M        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key0          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RS232in       ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; key1                                        ;                   ;         ;
; clk50M                                      ;                   ;         ;
; key0                                        ;                   ;         ;
; RS232in                                     ;                   ;         ;
;      - ctrl:ctrl_0|uart_rx:URX|in_sync[0]~0 ; 0                 ; 6       ;
+---------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk50M                                                                          ; PIN_23             ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|adder_reg[23]~0                                                     ; LCCOMB_X10_Y19_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~4                                             ; LCCOMB_X7_Y22_N0   ; 17      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|baud_gen:BG|ce_16                                                   ; FF_X7_Y22_N1       ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|uart_rx:URX|always3~0                                               ; LCCOMB_X8_Y19_N30  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|uart_rx:URX|always5~1                                               ; LCCOMB_X8_Y19_N16  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|uart_rx:URX|rx_busy                                                 ; FF_X8_Y19_N15      ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ctrl:ctrl_0|wf_reg[0]~0                                                         ; LCCOMB_X10_Y19_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 126     ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; powerup_reset:rst_gen|rst                                                       ; FF_X6_Y19_N25      ; 46      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 126     ; 13                                   ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                ;
+--------------------------------------------------------------------------------------+---------+
; Name                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------+---------+
; powerup_reset:rst_gen|rst                                                            ; 46      ;
; ctrl:ctrl_0|adder_reg[23]~0                                                          ; 32      ;
; accumulator[31]                                                                      ; 19      ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~4                                                  ; 17      ;
; ctrl:ctrl_0|uart_rx:URX|rx_busy                                                      ; 11      ;
; ctrl:ctrl_0|wf_reg[2]                                                                ; 10      ;
; accumulator[30]                                                                      ; 10      ;
; ctrl:ctrl_0|uart_rx:URX|always3~0                                                    ; 9       ;
; ctrl:ctrl_0|uart_rx:URX|always5~1                                                    ; 9       ;
; signal_out~3                                                                         ; 9       ;
; signal_out~2                                                                         ; 9       ;
; accumulator[24]                                                                      ; 9       ;
; key1~input                                                                           ; 8       ;
; ctrl:ctrl_0|wf_reg[0]~0                                                              ; 8       ;
; Equal0~2                                                                             ; 8       ;
; accumulator[29]                                                                      ; 8       ;
; accumulator[28]                                                                      ; 8       ;
; accumulator[27]                                                                      ; 8       ;
; accumulator[26]                                                                      ; 8       ;
; accumulator[25]                                                                      ; 8       ;
; signal_out~5                                                                         ; 7       ;
; signal_out~4                                                                         ; 7       ;
; Equal1~0                                                                             ; 7       ;
; signal_out~6                                                                         ; 6       ;
; key0~input                                                                           ; 5       ;
; ctrl:ctrl_0|uart_rx:URX|in_sync[1]                                                   ; 5       ;
; ctrl:ctrl_0|uart_rx:URX|count16[0]                                                   ; 5       ;
; ctrl:ctrl_0|baud_gen:BG|ce_16                                                        ; 5       ;
; ctrl:ctrl_0|rcv_state[2]                                                             ; 5       ;
; ctrl:ctrl_0|rcv_state[1]                                                             ; 5       ;
; ctrl:ctrl_0|uart_rx:URX|new_rx_data                                                  ; 5       ;
; Equal3~0                                                                             ; 5       ;
; powerup_reset:rst_gen|tick_timer[0]~0                                                ; 4       ;
; powerup_reset:rst_gen|tick_timer[0]                                                  ; 4       ;
; ctrl:ctrl_0|uart_rx:URX|count16[1]                                                   ; 4       ;
; ctrl:ctrl_0|uart_rx:URX|count16[3]                                                   ; 4       ;
; ctrl:ctrl_0|rcv_state[0]                                                             ; 4       ;
; Equal2~1                                                                             ; 4       ;
; Equal0~1                                                                             ; 4       ;
; ctrl:ctrl_0|wf_reg[7]                                                                ; 4       ;
; Equal0~0                                                                             ; 4       ;
; ctrl:ctrl_0|wf_reg[0]                                                                ; 4       ;
; powerup_reset:rst_gen|tick_timer[1]                                                  ; 3       ;
; powerup_reset:rst_gen|tick_timer[2]                                                  ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|ce_1_mid~0                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|count16[2]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[7]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[1]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[6]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[5]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[4]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[3]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[0]                                                   ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|rx_data[2]                                                   ; 3       ;
; ctrl:ctrl_0|wf_reg[1]                                                                ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[6]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[5]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[4]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[9]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[8]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[7]                                                   ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[14]                                                  ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[13]                                                  ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[12]                                                  ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[11]                                                  ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[10]                                                  ; 3       ;
; ctrl:ctrl_0|baud_gen:BG|counter[15]                                                  ; 3       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[3]                                                 ; 3       ;
; powerup_reset:rst_gen|Add0~0                                                         ; 2       ;
; ctrl:ctrl_0|baud_gen:BG|counter[3]                                                   ; 2       ;
; ctrl:ctrl_0|baud_gen:BG|counter[0]                                                   ; 2       ;
; ctrl:ctrl_0|baud_gen:BG|counter[1]                                                   ; 2       ;
; ctrl:ctrl_0|baud_gen:BG|counter[2]                                                   ; 2       ;
; powerup_reset:rst_gen|tick_timer[3]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[7]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[1]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[6]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[5]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[4]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[3]                                                  ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|always5~0                                                    ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[2]                                                  ; 2       ;
; ctrl:ctrl_0|adder_reg[0]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[1]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[2]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[3]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[4]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[5]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[6]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[7]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[8]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[9]                                                             ; 2       ;
; ctrl:ctrl_0|adder_reg[10]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[11]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[12]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[13]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[14]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[15]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[16]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[17]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[18]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[19]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[20]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[21]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[22]                                                            ; 2       ;
; ctrl:ctrl_0|adder_reg[23]                                                            ; 2       ;
; Equal1~1                                                                             ; 2       ;
; Equal2~0                                                                             ; 2       ;
; Equal4~0                                                                             ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[2]                                                 ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[1]                                                 ; 2       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[0]                                                 ; 2       ;
; Add0~14                                                                              ; 2       ;
; RS232in~input                                                                        ; 1       ;
; clk50M~input                                                                         ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|in_sync[0]~0                                                 ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[7]~0                                                ; 1       ;
; ctrl:ctrl_0|adder_reg[28]~14                                                         ; 1       ;
; ctrl:ctrl_0|adder_reg[0]~13                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[2]~12                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[3]~11                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[6]~10                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[8]~9                                                           ; 1       ;
; ctrl:ctrl_0|adder_reg[9]~8                                                           ; 1       ;
; ctrl:ctrl_0|adder_reg[10]~7                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[11]~6                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[13]~5                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[17]~4                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[20]~3                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[21]~2                                                          ; 1       ;
; ctrl:ctrl_0|adder_reg[22]~1                                                          ; 1       ;
; ctrl:ctrl_0|rcv_state[2]~7                                                           ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|count16~5                                                    ; 1       ;
; ctrl:ctrl_0|rcv_state[1]~6                                                           ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|in_sync[0]                                                   ; 1       ;
; powerup_reset:rst_gen|tick_timer[1]~4                                                ; 1       ;
; powerup_reset:rst_gen|tick_timer[0]~3                                                ; 1       ;
; powerup_reset:rst_gen|tick_timer[2]~2                                                ; 1       ;
; powerup_reset:rst_gen|tick_timer[3]~1                                                ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|count16~4                                                    ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|count16~3                                                    ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|count16~2                                                    ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~3                                                  ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~2                                                  ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~1                                                  ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|LessThan0~0                                                  ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|always1~0                                                    ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|Add0~0                                                       ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|rx_busy~0                                                    ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|ce_1_mid                                                     ; 1       ;
; powerup_reset:rst_gen|rst~0                                                          ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|data_buf[0]                                                  ; 1       ;
; ctrl:ctrl_0|rcv_state[0]~5                                                           ; 1       ;
; ctrl:ctrl_0|rcv_state[0]~4                                                           ; 1       ;
; ctrl:ctrl_0|Equal1~1                                                                 ; 1       ;
; ctrl:ctrl_0|Equal1~0                                                                 ; 1       ;
; ctrl:ctrl_0|adder_reg[25]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[26]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[27]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[28]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[29]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[30]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[31]                                                            ; 1       ;
; ctrl:ctrl_0|adder_reg[24]                                                            ; 1       ;
; signal_out~37                                                                        ; 1       ;
; signal[7]~5                                                                          ; 1       ;
; signal[7]~4                                                                          ; 1       ;
; signal[7]~3                                                                          ; 1       ;
; signal[7]~2                                                                          ; 1       ;
; signal[7]~1                                                                          ; 1       ;
; signal[7]~0                                                                          ; 1       ;
; signal_out~36                                                                        ; 1       ;
; signal_out~35                                                                        ; 1       ;
; signal_out~34                                                                        ; 1       ;
; signal_out~33                                                                        ; 1       ;
; signal_out~32                                                                        ; 1       ;
; signal_out~31                                                                        ; 1       ;
; signal_out~30                                                                        ; 1       ;
; signal_out~29                                                                        ; 1       ;
; signal_out~28                                                                        ; 1       ;
; signal_out~27                                                                        ; 1       ;
; signal_out~26                                                                        ; 1       ;
; signal_out~25                                                                        ; 1       ;
; signal_out~24                                                                        ; 1       ;
; signal_out~23                                                                        ; 1       ;
; signal_out~22                                                                        ; 1       ;
; signal_out~21                                                                        ; 1       ;
; signal_out~20                                                                        ; 1       ;
; signal_out~19                                                                        ; 1       ;
; signal_out~18                                                                        ; 1       ;
; signal_out~17                                                                        ; 1       ;
; signal_out~16                                                                        ; 1       ;
; signal_out~15                                                                        ; 1       ;
; signal_out~14                                                                        ; 1       ;
; signal_out~13                                                                        ; 1       ;
; signal_out~12                                                                        ; 1       ;
; signal_out~11                                                                        ; 1       ;
; signal_out~10                                                                        ; 1       ;
; signal_out~9                                                                         ; 1       ;
; signal_out~8                                                                         ; 1       ;
; signal_out~7                                                                         ; 1       ;
; signal_out~1                                                                         ; 1       ;
; signal_out~0                                                                         ; 1       ;
; comb~2                                                                               ; 1       ;
; comb~1                                                                               ; 1       ;
; comb~0                                                                               ; 1       ;
; ctrl:ctrl_0|wf_reg[6]                                                                ; 1       ;
; ctrl:ctrl_0|wf_reg[5]                                                                ; 1       ;
; ctrl:ctrl_0|wf_reg[4]                                                                ; 1       ;
; ctrl:ctrl_0|wf_reg[3]                                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~30                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~29                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~28                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~27                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~26                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~25                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~24                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~23                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~22                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~21                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~20                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~19                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~18                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~17                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~16                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~15                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~14                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~13                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~12                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~11                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~10                                                      ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~9                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~8                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~7                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~6                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~5                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~4                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~3                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~2                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~1                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|Add0~0                                                       ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[15]~34                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[14]~33                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[14]~32                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[13]~31                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[13]~30                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[12]~29                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[12]~28                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[11]~27                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[11]~26                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[10]~25                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[10]~24                                               ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[9]~23                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[9]~22                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[8]~21                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[8]~20                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[7]~19                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[7]~18                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[6]~17                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[6]~16                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[5]~15                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[5]~14                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[4]~13                                                ; 1       ;
; ctrl:ctrl_0|baud_gen:BG|counter[4]~12                                                ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[3]~10                                              ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[2]~9                                               ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[2]~8                                               ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[1]~7                                               ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[1]~6                                               ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[0]~5                                               ; 1       ;
; ctrl:ctrl_0|uart_rx:URX|bit_count[0]~4                                               ; 1       ;
; accumulator[31]~94                                                                   ; 1       ;
; accumulator[30]~93                                                                   ; 1       ;
; accumulator[30]~92                                                                   ; 1       ;
; accumulator[29]~91                                                                   ; 1       ;
; accumulator[29]~90                                                                   ; 1       ;
; accumulator[28]~89                                                                   ; 1       ;
; accumulator[28]~88                                                                   ; 1       ;
; accumulator[27]~87                                                                   ; 1       ;
; accumulator[27]~86                                                                   ; 1       ;
; accumulator[26]~85                                                                   ; 1       ;
; accumulator[26]~84                                                                   ; 1       ;
; accumulator[25]~83                                                                   ; 1       ;
; accumulator[25]~82                                                                   ; 1       ;
; accumulator[24]~81                                                                   ; 1       ;
; accumulator[24]~80                                                                   ; 1       ;
; accumulator[23]~79                                                                   ; 1       ;
; accumulator[23]~78                                                                   ; 1       ;
; accumulator[22]~77                                                                   ; 1       ;
; accumulator[22]~76                                                                   ; 1       ;
; accumulator[21]~75                                                                   ; 1       ;
; accumulator[21]~74                                                                   ; 1       ;
; accumulator[20]~73                                                                   ; 1       ;
; accumulator[20]~72                                                                   ; 1       ;
; accumulator[19]~71                                                                   ; 1       ;
; accumulator[19]~70                                                                   ; 1       ;
; accumulator[18]~69                                                                   ; 1       ;
; accumulator[18]~68                                                                   ; 1       ;
; accumulator[17]~67                                                                   ; 1       ;
; accumulator[17]~66                                                                   ; 1       ;
; accumulator[16]~65                                                                   ; 1       ;
; accumulator[16]~64                                                                   ; 1       ;
; accumulator[15]~63                                                                   ; 1       ;
; accumulator[15]~62                                                                   ; 1       ;
; accumulator[14]~61                                                                   ; 1       ;
; accumulator[14]~60                                                                   ; 1       ;
; accumulator[13]~59                                                                   ; 1       ;
; accumulator[13]~58                                                                   ; 1       ;
; accumulator[12]~57                                                                   ; 1       ;
; accumulator[12]~56                                                                   ; 1       ;
; accumulator[11]~55                                                                   ; 1       ;
; accumulator[11]~54                                                                   ; 1       ;
; accumulator[10]~53                                                                   ; 1       ;
; accumulator[10]~52                                                                   ; 1       ;
; accumulator[9]~51                                                                    ; 1       ;
; accumulator[9]~50                                                                    ; 1       ;
; accumulator[8]~49                                                                    ; 1       ;
; accumulator[8]~48                                                                    ; 1       ;
; accumulator[7]~47                                                                    ; 1       ;
; accumulator[7]~46                                                                    ; 1       ;
; accumulator[6]~45                                                                    ; 1       ;
; accumulator[6]~44                                                                    ; 1       ;
; accumulator[5]~43                                                                    ; 1       ;
; accumulator[5]~42                                                                    ; 1       ;
; accumulator[4]~41                                                                    ; 1       ;
; accumulator[4]~40                                                                    ; 1       ;
; accumulator[3]~39                                                                    ; 1       ;
; accumulator[3]~38                                                                    ; 1       ;
; accumulator[2]~37                                                                    ; 1       ;
; accumulator[2]~36                                                                    ; 1       ;
; accumulator[1]~35                                                                    ; 1       ;
; accumulator[1]~34                                                                    ; 1       ;
; accumulator[0]~33                                                                    ; 1       ;
; accumulator[0]~32                                                                    ; 1       ;
; accumulator[0]                                                                       ; 1       ;
; accumulator[1]                                                                       ; 1       ;
; accumulator[2]                                                                       ; 1       ;
; accumulator[3]                                                                       ; 1       ;
; accumulator[4]                                                                       ; 1       ;
; accumulator[5]                                                                       ; 1       ;
; accumulator[6]                                                                       ; 1       ;
; accumulator[7]                                                                       ; 1       ;
; accumulator[8]                                                                       ; 1       ;
; accumulator[9]                                                                       ; 1       ;
; accumulator[10]                                                                      ; 1       ;
; accumulator[11]                                                                      ; 1       ;
; accumulator[12]                                                                      ; 1       ;
; accumulator[13]                                                                      ; 1       ;
; accumulator[14]                                                                      ; 1       ;
; accumulator[15]                                                                      ; 1       ;
; accumulator[16]                                                                      ; 1       ;
; accumulator[17]                                                                      ; 1       ;
; accumulator[18]                                                                      ; 1       ;
; accumulator[19]                                                                      ; 1       ;
; accumulator[20]                                                                      ; 1       ;
; accumulator[21]                                                                      ; 1       ;
; accumulator[22]                                                                      ; 1       ;
; accumulator[23]                                                                      ; 1       ;
; osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_fbout       ; 1       ;
; Add1~14                                                                              ; 1       ;
; Add4~12                                                                              ; 1       ;
; Add1~13                                                                              ; 1       ;
; Add1~12                                                                              ; 1       ;
; Add4~11                                                                              ; 1       ;
; Add4~10                                                                              ; 1       ;
; Add0~13                                                                              ; 1       ;
; Add0~12                                                                              ; 1       ;
; Add1~11                                                                              ; 1       ;
; Add1~10                                                                              ; 1       ;
; Add4~9                                                                               ; 1       ;
; Add4~8                                                                               ; 1       ;
; Add0~11                                                                              ; 1       ;
; Add0~10                                                                              ; 1       ;
; Add1~9                                                                               ; 1       ;
; Add1~8                                                                               ; 1       ;
; Add4~7                                                                               ; 1       ;
; Add4~6                                                                               ; 1       ;
; Add0~9                                                                               ; 1       ;
; Add0~8                                                                               ; 1       ;
; Add1~7                                                                               ; 1       ;
; Add1~6                                                                               ; 1       ;
; Add4~5                                                                               ; 1       ;
; Add4~4                                                                               ; 1       ;
; Add0~7                                                                               ; 1       ;
; Add0~6                                                                               ; 1       ;
; Add1~5                                                                               ; 1       ;
; Add1~4                                                                               ; 1       ;
; Add4~3                                                                               ; 1       ;
; Add4~2                                                                               ; 1       ;
; Add0~5                                                                               ; 1       ;
; Add0~4                                                                               ; 1       ;
; Add1~3                                                                               ; 1       ;
; Add1~2                                                                               ; 1       ;
; Add4~1                                                                               ; 1       ;
; Add4~0                                                                               ; 1       ;
; Add0~3                                                                               ; 1       ;
; Add0~2                                                                               ; 1       ;
; Add0~1                                                                               ; 1       ;
; Add1~1                                                                               ; 1       ;
; Add1~0                                                                               ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[1] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[2] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[3] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[4] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[5] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[6] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[7] ; 1       ;
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|q_a[0] ; 1       ;
+--------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+
; Name                                                                                     ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location       ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+
; sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; sine8x8.mif ; M9K_X15_Y20_N0 ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |signal_generator|sine_rom:sine1|altsyncram:altsyncram_component|altsyncram_n891:auto_generated|ALTSYNCRAM                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111111) (177) (127) (7F)    ;(10000010) (202) (130) (82)   ;(10000101) (205) (133) (85)   ;(10001000) (210) (136) (88)   ;(10001011) (213) (139) (8B)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100001) (241) (161) (A1)   ;(10100100) (244) (164) (A4)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110101) (265) (181) (B5)   ;(10111000) (270) (184) (B8)   ;(10111011) (273) (187) (BB)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000011) (303) (195) (C3)   ;
;24;(11000110) (306) (198) (C6)    ;(11001000) (310) (200) (C8)   ;(11001011) (313) (203) (CB)   ;(11001101) (315) (205) (CD)   ;(11010000) (320) (208) (D0)   ;(11010010) (322) (210) (D2)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011001) (331) (217) (D9)    ;(11011011) (333) (219) (DB)   ;(11011101) (335) (221) (DD)   ;(11011111) (337) (223) (DF)   ;(11100001) (341) (225) (E1)   ;(11100011) (343) (227) (E3)   ;(11100101) (345) (229) (E5)   ;(11100111) (347) (231) (E7)   ;
;40;(11101001) (351) (233) (E9)    ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110011) (363) (243) (F3)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;
;56;(11111100) (374) (252) (FC)    ;(11111100) (374) (252) (FC)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;64;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;72;(11111011) (373) (251) (FB)    ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;
;80;(11110100) (364) (244) (F4)    ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101111) (357) (239) (EF)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;(11101010) (352) (234) (EA)   ;
;88;(11101000) (350) (232) (E8)    ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;(11011010) (332) (218) (DA)   ;
;96;(11011000) (330) (216) (D8)    ;(11010110) (326) (214) (D6)   ;(11010011) (323) (211) (D3)   ;(11010001) (321) (209) (D1)   ;(11001111) (317) (207) (CF)   ;(11001100) (314) (204) (CC)   ;(11001010) (312) (202) (CA)   ;(11000111) (307) (199) (C7)   ;
;104;(11000100) (304) (196) (C4)    ;(11000010) (302) (194) (C2)   ;(10111111) (277) (191) (BF)   ;(10111100) (274) (188) (BC)   ;(10111010) (272) (186) (BA)   ;(10110111) (267) (183) (B7)   ;(10110100) (264) (180) (B4)   ;(10110001) (261) (177) (B1)   ;
;112;(10101110) (256) (174) (AE)    ;(10101011) (253) (171) (AB)   ;(10101000) (250) (168) (A8)   ;(10100110) (246) (166) (A6)   ;(10100011) (243) (163) (A3)   ;(10011111) (237) (159) (9F)   ;(10011100) (234) (156) (9C)   ;(10011001) (231) (153) (99)   ;
;120;(10010110) (226) (150) (96)    ;(10010011) (223) (147) (93)   ;(10010000) (220) (144) (90)   ;(10001101) (215) (141) (8D)   ;(10001010) (212) (138) (8A)   ;(10000111) (207) (135) (87)   ;(10000100) (204) (132) (84)   ;(10000001) (201) (129) (81)   ;
;128;(01111101) (175) (125) (7D)    ;(01111010) (172) (122) (7A)   ;(01110111) (167) (119) (77)   ;(01110100) (164) (116) (74)   ;(01110001) (161) (113) (71)   ;(01101110) (156) (110) (6E)   ;(01101011) (153) (107) (6B)   ;(01101000) (150) (104) (68)   ;
;136;(01100101) (145) (101) (65)    ;(01100010) (142) (98) (62)   ;(01011111) (137) (95) (5F)   ;(01011011) (133) (91) (5B)   ;(01011000) (130) (88) (58)   ;(01010110) (126) (86) (56)   ;(01010011) (123) (83) (53)   ;(01010000) (120) (80) (50)   ;
;144;(01001101) (115) (77) (4D)    ;(01001010) (112) (74) (4A)   ;(01000111) (107) (71) (47)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(00111111) (77) (63) (3F)   ;(00111100) (74) (60) (3C)   ;(00111010) (72) (58) (3A)   ;
;152;(00110111) (67) (55) (37)    ;(00110100) (64) (52) (34)   ;(00110010) (62) (50) (32)   ;(00101111) (57) (47) (2F)   ;(00101101) (55) (45) (2D)   ;(00101011) (53) (43) (2B)   ;(00101000) (50) (40) (28)   ;(00100110) (46) (38) (26)   ;
;160;(00100100) (44) (36) (24)    ;(00100010) (42) (34) (22)   ;(00100000) (40) (32) (20)   ;(00011110) (36) (30) (1E)   ;(00011100) (34) (28) (1C)   ;(00011010) (32) (26) (1A)   ;(00011000) (30) (24) (18)   ;(00010110) (26) (22) (16)   ;
;168;(00010100) (24) (20) (14)    ;(00010011) (23) (19) (13)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;
;176;(00001001) (11) (9) (09)    ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;200;(00000011) (3) (3) (03)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;
;208;(00001011) (13) (11) (0B)    ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001111) (17) (15) (0F)   ;(00010000) (20) (16) (10)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;(00010101) (25) (21) (15)   ;
;216;(00010111) (27) (23) (17)    ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;(00100101) (45) (37) (25)   ;
;224;(00100111) (47) (39) (27)    ;(00101001) (51) (41) (29)   ;(00101100) (54) (44) (2C)   ;(00101110) (56) (46) (2E)   ;(00110001) (61) (49) (31)   ;(00110011) (63) (51) (33)   ;(00110110) (66) (54) (36)   ;(00111000) (70) (56) (38)   ;
;232;(00111011) (73) (59) (3B)    ;(00111101) (75) (61) (3D)   ;(01000000) (100) (64) (40)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001011) (113) (75) (4B)   ;(01001110) (116) (78) (4E)   ;
;240;(01010001) (121) (81) (51)    ;(01010100) (124) (84) (54)   ;(01010111) (127) (87) (57)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100000) (140) (96) (60)   ;(01100011) (143) (99) (63)   ;(01100110) (146) (102) (66)   ;
;248;(01101001) (151) (105) (69)    ;(01101100) (154) (108) (6C)   ;(01101111) (157) (111) (6F)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;(01111111) (177) (127) (7F)   ;




+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 229 / 32,401 ( < 1 % ) ;
; C16 interconnects          ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 48 / 21,816 ( < 1 % )  ;
; Direct links               ; 96 / 32,401 ( < 1 % )  ;
; Global clocks              ; 1 / 10 ( 10 % )        ;
; Local interconnects        ; 140 / 10,320 ( 1 % )   ;
; R24 interconnects          ; 6 / 1,289 ( < 1 % )    ;
; R4 interconnects           ; 88 / 28,186 ( < 1 % )  ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.95) ; Number of LABs  (Total = 19) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.26) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 13                           ;
; 1 Clock enable                     ; 5                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.47) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.53) ; Number of LABs  (Total = 19) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.21) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011 ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018 ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13        ; 0            ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 13        ; 13        ; 13        ; 0            ; 0            ; 0            ; 4            ; 13        ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 13           ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 0         ; 0         ; 0         ; 13           ; 13           ; 13           ; 9            ; 0         ; 13           ; 9            ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; signal_out[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_out[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hs_out             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50M             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RS232in            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                 ;
+-------------------------------------+-------------------------------------+-------------------+
; Source Register                     ; Destination Register                ; Delay Added in ns ;
+-------------------------------------+-------------------------------------+-------------------+
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|ce_16       ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[2]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[1]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[0]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[3]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[15] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[10] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[11] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[12] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[13] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[14] ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[7]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[8]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[9]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[4]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[5]  ; 0.031             ;
; ctrl:ctrl_0|baud_gen:BG|counter[15] ; ctrl:ctrl_0|baud_gen:BG|counter[6]  ; 0.031             ;
+-------------------------------------+-------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Thu Jun 25 02:15:34 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off signal_generator -c signal_generator
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10E22C8 for design "signal_generator"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'signal_generator.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk50M clk50M
    Info (332110): create_generated_clock -source {osc_200M|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {osc_200M|altpll_component|auto_generated|pll1|clk[0]} {osc_200M|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk50M
    Info (332111):    5.000 osc_200M|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node osc:osc_200M|altpll:altpll_component|osc_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y12 to location X10_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file D:/FPGA_Projects/fpga-signal-generator/Quartus_project/signal_generator.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Thu Jun 25 02:15:39 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA_Projects/fpga-signal-generator/Quartus_project/signal_generator.fit.smsg.


