
## TEMA 2
Hemos visto anteriormente que las instrucciones todas tardan 1 ciclo. 
Pero si juntamos instrucciones de punto flotante, tendríamos que ajustar a la etapa más lenta como la raíz cuadrada. Pero eso no tendría sentido, sería estúpido. 
Por ello, vamos a separar las instrucciones enteras de las de punto flotante.

```
add    [IF][ID][EX][M][WB]
sub        [IF][ID][EX][M][WB]
lw             [IF][ID][EX][M][WB]
add                [IF][ID][EX][M][WB]
```

Porque si hacemos una suman usamos la etapa de memoria M si no se hace nada en ella y porque no adelantamos WB. En ese tipo de ordenadores acabarías tardando más. Porque al final lw podría coincidir con el add en el WB. Además no tarda tanto como para que valga la pena.

```
add    [IF][ID][EX][WB]
sub        [IF][ID][EX][M][WB]
lw             [IF][ID][EX][M][WB]
add                [IF][ID][EX][WB]
```

Se obtienen mejores prestaciones si se pueden procesar varias instrucciones en la misma etapa -> procesamiento superescalar

## Superescalar

### Etapas
- Captación de instrucciones (IF) 
- Decodificación de instrucciones (ID) 
- Emisión de instrucciones (ISS)
- Ejecución de instrucciones (EX) 
	- Instrucción finalizada o `finish`
- Escritura (WB) 
	- Instrucción completada o “complete”

Las instrucciones de memoria como no hay M en las etapas. Se accederá a memoria en otra unidad de procesamiento.

Tiene capacidad para identificar paralelismo de datos #ILP existentes y organizar el uso de las diferentes etapas.

![[t2_estructura_cauce_superescalar.png]]
### Emisión ordenada

¿Cuándo se emiten las instrucciones? ¿Cuándo pasa de emisión a ejecución?
Cuando tenemos todos los operandos y entonces lo pasamos a la unidad funcional

```
					 tarda
[1] add r4,r1,r2   (2 fases)
[2] mult r5,r1,r5  (5 fases)
[3] sub r6,r5,r2   (2 fases)
[4] sub r5,r4,r3   (2 fases)
```

Suponemos que tenemos varias unidades funcionales, una para sumas y restas y otra para multiplicación. 
1 tenemos los operandos así que se puede emitir la instrucción add 2 fases. 
2 tenemos los operandos así que se puede emitir la instrucción mult 5 fases.
1 y 2 se emiten en paralelo. 
3 no se puede emitir la instrucción porque r5 se está calculando porque lo que la cuatro tampoco se puede emitir. 
Después de que termine la instrucción 2 se ejecutan la 3 y la 4 en paralelo ambas 2 fases.

En total 7 fases

![[Pasted image 20240930135419.png]]

### Emisión desordenada 

```
					 tarda
[1] add r4,r1,r2   (2 fases)
[2] mult r5,r1,r5  (5 fases)
[3] sub r6,r5,r2   (2 fases)
[4] sub r5,r4,r3   (2 fases)
```

Solo me tengo que esperar a que tenga los operandos para empezar a ejecutar. 
Por ejemplo, aquí cuando 4 obtiene el operando r5 ya calculado en 2 emite la instrucción. 
Igualmente acaba teniendo 7 fases.

![[Pasted image 20240930135516.png]]

Eso implementa aspectos del #paradigma_de_flujo_de_datos
### Procesamiento segmentado
![[Pasted image 20240930135715.png]]

la ejecución tarda 5 fases en `multd` porque se trata de punto flotante por lo que tarda mas.
Tarda 22 ciclos de reloj.
![[t2_seg.png]]

### Super escalar: Emisión ordenada / finalización ordenada

![[Pasted image 20240930135847.png]]

19 ciclos de reloj.

Es capaz de captar (IF) 4 instrucciones, Es capaz de decodificar (ID) 2 instrucciones al mismo tiempo, es capaz de emitir (ISS) tantas como quiera.   
![[t2_seg 1 1.png]]
### Super escalar: Emisión ordenada / finalización desordenada

![[Pasted image 20240930140201.png]]
![[t2_seg 2.png]]
### Super escalar: Emisión desordenada / finalización ordenada
![[Pasted image 20240930140332.png]]

aquí estoy ocupando los recursos. No dejando a los demás terminar.
![[t2_seg 3.png]]
### Super escalar: Emisión desordenada / finalización desordenada

![[Pasted image 20240930140402.png]]

En este no ocupa recursos y lo utilizo. Tengo que gestionar los riesgos waw y war.
![[t2_seg 4.png]]

## Decodificación

Un procesador #segmentado solo puede decodificar (ID/OF) una instrucción por ciclo

Un procesador #superescalar se han de decodificar (ID) varias instrucciones por ciclo y comprueba las dependencias con las instrucciones que se están ejecutando. (ISS)
### Predecodificación 


![[t2_estructura_cauce_superescalar1.png]]

#### Bits de Predecodificación
Estos bits de Predecodificación pueden indicar
- Si es una instrucción de salto o no 
	- se puede empezar su procesamiento antes (del salto)
- El tipo de unidad funcional que se va a utilizar
	- Se puede emitir más rápido si hay cauces para enteros o coma flotante
- Si hace referencia a memoria o no

## Emisión
![[t2_estructura_cauce_superescalar1 1.png]]
### Ventanas de instrucciones

- Las ventanas de instrucciones almacena las instrucciones pendientes
	- todas 
		- si la ventana es centralizada o de un tipo determinado
		- si es distribuida
- La instrucciones se cargan en la ventana una vez decodificadas y se utiliza un bit para indicar si un operador está disponible
	- si lo está
		- se almacena el valor o se indica el registro donde se lee
	- si no lo está
		- se almacena la unidad funcional desde donde llegará el operador
- Una instrucción puede ser emitida cuando tiene todos los operando (registros) disponibles y la unidad funcional (recursos) donde se procesarán.

![[t2_ventana.png]]

### Ejemplo 

#### Emisión no alineada

##### Emisión ordenada
![[t2_ventana_1 2.png]]

##### Emisión desordenada

![[t2_ventana_1 1 1.png]]
``` 
[1] add r4,r1,r2
[2] mult r5,r1,r5
[3] sub r6,r5,r2
[4] sub r5,r4,r3
```

Tenemos todas las instrucciones en la ventana de registros. La instrucción de sub 4 r5 es el destino, r4 no es valido por eso ok esta a 0 porque tiene que venir de 1 add que es donde calcula el r4, r3 es valido porque no sale de ninguna de las instrucciones previas. en 3 sub r6 es destino r5 no es valido porque tiene que venir de 2 la multiplicación y r2 es valido porque no se calcula en ninguna de los dos. 

![[Pasted image 20240930142631.png]]

Entonces se emiten 1 y 2 que son los que tienen los operandos validos 
```
        -2  -1   1    2   3  4   5   6     
add    [IF][ID][ISS][EX][EX]
mult   [IF][ID][ISS][EX][EX][EX][EX][EX]
sub    [IF][ID][///////////////////////][ISS]
sub    [IF][ID][///////////////////////][ISS]
```

Una vez terminado 1 pasa a valido sub 4 , una vez emitido 4 y ha terminado 2 se puede emitir 3.
No hay error WAR porque se guarda en la ventana de registros. 


#### Emisión Alineada

![[t2_ventana_1 2.png]]

