

================================================================
== Vitis HLS Report for 'decode'
================================================================
* Date:           Wed Jun 19 19:06:30 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        adpcm_ahls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcvu35p-fsvh2104-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.623 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |       10|       10|  50.000 ns|  50.000 ns|    9|    9|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+--------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+---------------------+---------+------+---------+--------+-----+
|DSP                  |        -|     -|        -|       -|    -|
|Expression           |        -|     -|        0|    4356|    -|
|FIFO                 |        -|     -|        -|       -|    -|
|Instance             |        -|    69|     3803|    1246|    -|
|Memory               |        1|     -|       41|      14|    -|
|Multiplexer          |        -|     -|        -|    1264|    -|
|Register             |        -|     -|     3714|       -|    -|
+---------------------+---------+------+---------+--------+-----+
|Total                |        1|    69|     7558|    6880|    0|
+---------------------+---------+------+---------+--------+-----+
|Available SLR        |     1344|  2976|   871680|  435840|  320|
+---------------------+---------+------+---------+--------+-----+
|Utilization SLR (%)  |       ~0|     2|       ~0|       1|    0|
+---------------------+---------+------+---------+--------+-----+
|Available            |     2688|  5952|  1743360|  871680|  640|
+---------------------+---------+------+---------+--------+-----+
|Utilization (%)      |       ~0|     1|       ~0|      ~0|    0|
+---------------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+---------------------+---------+----+-----+----+-----+
    |         Instance         |        Module       | BRAM_18K| DSP|  FF | LUT| URAM|
    +--------------------------+---------------------+---------+----+-----+----+-----+
    |mul_14s_14s_28_1_1_U182   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_14s_28_1_1_U184   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_14s_28_1_1_U185   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_14s_28_1_1_U186   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_14s_28_1_1_U193   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_14s_28_1_1_U194   |mul_14s_14s_28_1_1   |        0|   1|    0|   5|    0|
    |mul_14s_15ns_29_1_1_U179  |mul_14s_15ns_29_1_1  |        0|   1|    0|   5|    0|
    |mul_14s_32s_46_2_1_U155   |mul_14s_32s_46_2_1   |        0|   2|  165|  49|    0|
    |mul_14s_32s_46_2_1_U156   |mul_14s_32s_46_2_1   |        0|   2|  165|  49|    0|
    |mul_15s_32s_47_2_1_U157   |mul_15s_32s_47_2_1   |        0|   2|  165|  49|    0|
    |mul_15s_32s_47_2_1_U158   |mul_15s_32s_47_2_1   |        0|   2|  165|  49|    0|
    |mul_16s_15ns_31_1_1_U181  |mul_16s_15ns_31_1_1  |        0|   1|    0|   5|    0|
    |mul_16s_15ns_31_1_1_U183  |mul_16s_15ns_31_1_1  |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U187   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U188   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U189   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U190   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U191   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_16s_32_1_1_U192   |mul_16s_16s_32_1_1   |        0|   1|    0|   5|    0|
    |mul_16s_32s_46_2_1_U159   |mul_16s_32s_46_2_1   |        0|   2|  165|  49|    0|
    |mul_16s_32s_46_2_1_U160   |mul_16s_32s_46_2_1   |        0|   2|  165|  49|    0|
    |mul_16s_32s_47_2_1_U161   |mul_16s_32s_47_2_1   |        0|   2|  165|  49|    0|
    |mul_16s_32s_47_2_1_U162   |mul_16s_32s_47_2_1   |        0|   2|  165|  49|    0|
    |mul_32s_11s_42_2_1_U172   |mul_32s_11s_42_2_1   |        0|   2|  165|  49|    0|
    |mul_32s_11s_42_2_1_U173   |mul_32s_11s_42_2_1   |        0|   2|  165|  49|    0|
    |mul_32s_11s_43_2_1_U174   |mul_32s_11s_43_2_1   |        0|   2|  165|  49|    0|
    |mul_32s_12ns_44_2_1_U168  |mul_32s_12ns_44_2_1  |        0|   2|  165|  49|    0|
    |mul_32s_13ns_45_2_1_U169  |mul_32s_13ns_45_2_1  |        0|   2|  165|  49|    0|
    |mul_32s_13s_45_2_1_U175   |mul_32s_13s_45_2_1   |        0|   2|  165|  49|    0|
    |mul_32s_15ns_46_2_1_U170  |mul_32s_15ns_46_2_1  |        0|   2|  165|  49|    0|
    |mul_32s_15ns_46_2_1_U171  |mul_32s_15ns_46_2_1  |        0|   2|  165|  49|    0|
    |mul_32s_32s_64_2_1_U163   |mul_32s_32s_64_2_1   |        0|   4|  165|  49|    0|
    |mul_32s_32s_64_2_1_U164   |mul_32s_32s_64_2_1   |        0|   4|  165|  49|    0|
    |mul_32s_32s_64_2_1_U165   |mul_32s_32s_64_2_1   |        0|   4|  165|  49|    0|
    |mul_32s_32s_64_2_1_U166   |mul_32s_32s_64_2_1   |        0|   4|  165|  49|    0|
    |mul_32s_9ns_41_2_1_U167   |mul_32s_9ns_41_2_1   |        0|   2|  165|  49|    0|
    |mul_33s_7s_39_2_1_U176    |mul_33s_7s_39_2_1    |        0|   2|  169|  51|    0|
    |mul_33s_7s_40_2_1_U177    |mul_33s_7s_40_2_1    |        0|   2|  169|  51|    0|
    |mux_4_2_11_1_1_U180       |mux_4_2_11_1_1       |        0|   0|    0|  20|    0|
    |mux_4_2_14_1_1_U178       |mux_4_2_14_1_1       |        0|   0|    0|  20|    0|
    +--------------------------+---------------------+---------+----+-----+----+-----+
    |Total                     |                     |        0|  69| 3803|1246|    0|
    +--------------------------+---------------------+---------+----+-----+----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-------------------+------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |       Memory      |               Module               | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |qq6_code6_table_U  |decode_qq6_code6_table_ROM_AUTO_1R  |        1|   0|   0|    0|    64|   16|     1|         1024|
    |ilb_table_U        |encode_ilb_table_ROM_AUTO_1R        |        0|  12|   6|    0|    32|   12|     1|          384|
    |qq4_code4_table_U  |encode_qq4_code4_table_ROM_AUTO_1R  |        0|  16|   4|    0|    16|   16|     1|          256|
    |wl_code_table_U    |encode_wl_code_table_ROM_AUTO_1R    |        0|  13|   4|    0|    16|   13|     1|          208|
    +-------------------+------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total              |                                    |        1|  41|  14|    0|   128|   57|     4|         1872|
    +-------------------+------------------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+----+------------+------------+
    |add_ln422_fu_1936_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln430_fu_2212_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln440_fu_1948_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln452_fu_2386_p2        |         +|   0|  0|  38|          31|          31|
    |add_ln481_fu_2083_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln493_fu_2455_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln505_fu_2486_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln520_1_fu_2189_p2      |         +|   0|  0|  52|          45|          45|
    |add_ln520_2_fu_2662_p2      |         +|   0|  0|  45|          45|          45|
    |add_ln520_3_fu_2667_p2      |         +|   0|  0|  45|          45|          45|
    |add_ln520_4_fu_2545_p2      |         +|   0|  0|  52|          45|          45|
    |add_ln520_5_fu_2555_p2      |         +|   0|  0|  53|          46|          46|
    |add_ln520_6_fu_2677_p2      |         +|   0|  0|  48|          41|          41|
    |add_ln520_7_fu_2687_p2      |         +|   0|  0|  49|          42|          42|
    |add_ln520_8_fu_2696_p2      |         +|   0|  0|  46|          46|          46|
    |add_ln520_fu_2652_p2        |         +|   0|  0|  39|          39|          39|
    |add_ln521_1_fu_2195_p2      |         +|   0|  0|  46|          46|          46|
    |add_ln521_2_fu_2200_p2      |         +|   0|  0|  46|          46|          46|
    |add_ln521_3_fu_3319_p2      |         +|   0|  0|  46|          46|          46|
    |add_ln521_4_fu_2566_p2      |         +|   0|  0|  49|          42|          42|
    |add_ln521_5_fu_3181_p2      |         +|   0|  0|  45|          45|          45|
    |add_ln521_6_fu_3187_p2      |         +|   0|  0|  46|          39|          39|
    |add_ln521_7_fu_3196_p2      |         +|   0|  0|  47|          40|          40|
    |add_ln521_8_fu_3206_p2      |         +|   0|  0|  45|          45|          45|
    |add_ln521_fu_1876_p2        |         +|   0|  0|  49|          42|          42|
    |add_ln589_10_fu_1906_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_11_fu_1910_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_12_fu_1915_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_14_fu_1684_p2     |         +|   0|  0|  53|          46|          46|
    |add_ln589_15_fu_2050_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_16_fu_2054_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_17_fu_2059_p2     |         +|   0|  0|  46|          46|          46|
    |add_ln589_fu_1650_p2        |         +|   0|  0|  53|          46|          46|
    |add_ln640_fu_981_p2         |         +|   0|  0|  24|          17|          17|
    |add_ln684_12_fu_2261_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_13_fu_2286_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_14_fu_2310_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_15_fu_2334_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_16_fu_2358_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_17_fu_1605_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_18_fu_1776_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_19_fu_1806_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_20_fu_1837_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_21_fu_2162_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_22_fu_2427_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln684_fu_2236_p2        |         +|   0|  0|  39|          32|          32|
    |add_ln716_5_fu_2929_p2      |         +|   0|  0|  17|          17|          17|
    |add_ln716_fu_2819_p2        |         +|   0|  0|  17|          17|          17|
    |add_ln760_fu_849_p2         |         +|   0|  0|  24|          17|          17|
    |apl1_11_fu_3131_p2          |         +|   0|  0|  25|          18|          18|
    |apl1_fu_3048_p2             |         +|   0|  0|  25|          18|          18|
    |apl2_8_fu_2935_p2           |         +|   0|  0|  17|          17|          17|
    |apl2_fu_2825_p2             |         +|   0|  0|  17|          17|          17|
    |pl_4_fu_1655_p2             |         +|   0|  0|  54|          47|          47|
    |pl_6_fu_1689_p2             |         +|   0|  0|  54|          47|          47|
    |tmp35_fu_2560_p2            |         +|   0|  0|  40|          33|          33|
    |tmp_fu_1644_p2              |         +|   0|  0|  40|          33|          33|
    |xa1_1_fu_2701_p2            |         +|   0|  0|  46|          46|          46|
    |xa2_fu_3327_p2              |         +|   0|  0|  46|          46|          46|
    |zl_4_fu_1920_p2             |         +|   0|  0|  46|          46|          46|
    |zl_6_fu_2064_p2             |         +|   0|  0|  46|          46|          46|
    |apl1_13_fu_3286_p2          |         -|   0|  0|  23|           1|          16|
    |apl1_9_fu_3234_p2           |         -|   0|  0|  23|           1|          16|
    |sub_ln504_fu_2480_p2        |         -|   0|  0|  39|          32|          32|
    |sub_ln516_fu_2631_p2        |         -|   0|  0|  39|          39|          39|
    |sub_ln517_fu_3165_p2        |         -|   0|  0|  46|          39|          39|
    |sub_ln521_fu_2971_p2        |         -|   0|  0|  44|          37|          37|
    |sub_ln639_fu_957_p2         |         -|   0|  0|  30|          23|          23|
    |sub_ln656_2_fu_1443_p2      |         -|   0|  0|  12|           4|           4|
    |sub_ln656_fu_1508_p2        |         -|   0|  0|  12|           4|           4|
    |sub_ln672_12_fu_1019_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_13_fu_1351_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_14_fu_1375_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_15_fu_1961_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_16_fu_1985_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_17_fu_1569_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_18_fu_1169_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_19_fu_1710_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_20_fu_1734_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_21_fu_2097_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_22_fu_2121_p2     |         -|   0|  0|  47|          40|          40|
    |sub_ln672_fu_995_p2         |         -|   0|  0|  47|          40|          40|
    |sub_ln706_2_fu_2851_p2      |         -|   0|  0|  26|           1|          19|
    |sub_ln706_fu_2741_p2        |         -|   0|  0|  26|           1|          19|
    |sub_ln716_2_fu_2902_p2      |         -|   0|  0|  30|          23|          23|
    |sub_ln716_fu_2792_p2        |         -|   0|  0|  30|          23|          23|
    |sub_ln734_2_fu_3104_p2      |         -|   0|  0|  32|          25|          25|
    |sub_ln734_fu_3021_p2        |         -|   0|  0|  32|          25|          25|
    |sub_ln759_fu_811_p2         |         -|   0|  0|  30|          23|          23|
    |wd3_20_fu_3054_p2           |         -|   0|  0|  22|          14|          15|
    |wd3_28_fu_3137_p2           |         -|   0|  0|  22|          14|          15|
    |xa1_fu_2516_p2              |         -|   0|  0|  44|          37|          37|
    |ap_condition_2565           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2569           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2573           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2577           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2581           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2585           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2589           |       and|   0|  0|   2|           1|           1|
    |ap_condition_2593           |       and|   0|  0|   2|           1|           1|
    |icmp_ln643_fu_1293_p2       |      icmp|   0|  0|  24|          17|          15|
    |icmp_ln668_2_fu_1156_p2     |      icmp|   0|  0|  21|          14|           1|
    |icmp_ln668_fu_1338_p2       |      icmp|   0|  0|  23|          16|           1|
    |icmp_ln719_2_fu_2941_p2     |      icmp|   0|  0|  24|          17|          14|
    |icmp_ln719_fu_2831_p2       |      icmp|   0|  0|  24|          17|          14|
    |icmp_ln721_2_fu_3073_p2     |      icmp|   0|  0|  24|          17|          15|
    |icmp_ln721_fu_2990_p2       |      icmp|   0|  0|  24|          17|          15|
    |icmp_ln745_2_fu_3270_p2     |      icmp|   0|  0|  25|          18|          18|
    |icmp_ln745_fu_3218_p2       |      icmp|   0|  0|  25|          18|          18|
    |icmp_ln747_2_fu_3296_p2     |      icmp|   0|  0|  25|          18|          18|
    |icmp_ln747_fu_3244_p2       |      icmp|   0|  0|  25|          18|          18|
    |icmp_ln763_fu_1111_p2       |      icmp|   0|  0|  24|          17|          15|
    |wd3_21_fu_1452_p2           |      lshr|   0|  0|  26|          12|          12|
    |wd3_fu_1517_p2              |      lshr|   0|  0|  26|          12|          12|
    |apl1_10_fu_3250_p3          |    select|   0|  0|  16|           1|          16|
    |apl1_12_fu_3275_p3          |    select|   0|  0|  18|           1|          18|
    |apl1_14_fu_3302_p3          |    select|   0|  0|  16|           1|          16|
    |apl1_8_fu_3223_p3           |    select|   0|  0|  18|           1|          18|
    |apl2_10_fu_3079_p3          |    select|   0|  0|  15|           1|          15|
    |apl2_6_fu_2980_p3           |    select|   0|  0|  17|           1|          14|
    |apl2_7_fu_2996_p3           |    select|   0|  0|  15|           1|          15|
    |apl2_9_fu_3063_p3           |    select|   0|  0|  17|           1|          14|
    |select_ln641_fu_1282_p3     |    select|   0|  0|  17|           1|           1|
    |select_ln643_fu_1299_p3     |    select|   0|  0|  15|           1|          15|
    |select_ln666_12_fu_2253_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_13_fu_2278_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_14_fu_2302_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_15_fu_2326_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_16_fu_2350_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_17_fu_1597_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_18_fu_1768_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_19_fu_1798_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_20_fu_1829_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_21_fu_2154_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_22_fu_2419_p3  |    select|   0|  0|   9|           1|           9|
    |select_ln666_fu_2228_p3     |    select|   0|  0|   9|           1|           9|
    |select_ln705_2_fu_2880_p3   |    select|   0|  0|  12|           1|          12|
    |select_ln705_fu_2770_p3     |    select|   0|  0|  12|           1|          12|
    |select_ln716_2_fu_2922_p3   |    select|   0|  0|   9|           1|           9|
    |select_ln716_fu_2812_p3     |    select|   0|  0|   9|           1|           9|
    |select_ln735_2_fu_3124_p3   |    select|   0|  0|   9|           1|           9|
    |select_ln735_fu_3041_p3     |    select|   0|  0|   9|           1|           9|
    |select_ln761_fu_1100_p3     |    select|   0|  0|  17|           1|           1|
    |select_ln763_fu_1117_p3     |    select|   0|  0|  15|           1|          15|
    |ap_enable_pp0               |       xor|   0|  0|   2|           1|           2|
    +----------------------------+----------+----+---+----+------------+------------+
    |Total                       |          |   0|  0|4356|        3355|        3678|
    +----------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |accumc_address0                            |  37|          7|    4|         28|
    |accumc_address1                            |  37|          7|    4|         28|
    |accumc_d0                                  |  20|          4|   32|        128|
    |accumc_d1                                  |  31|          6|   32|        192|
    |accumd_address0                            |  49|          9|    4|         36|
    |accumd_address1                            |  49|          9|    4|         36|
    |accumd_d0                                  |  31|          6|   32|        192|
    |accumd_d1                                  |  26|          5|   32|        160|
    |ap_NS_fsm                                  |  54|         10|    1|         10|
    |ap_enable_reg_pp0_iter0                    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                    |   9|          2|    1|          2|
    |ap_phi_reg_pp0_iter0_storemerge28_reg_545  |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_storemerge_reg_534    |   9|          2|   32|         64|
    |dec_ah1_o                                  |   9|          2|   16|         32|
    |dec_ah2_o                                  |   9|          2|   15|         30|
    |dec_al1_o                                  |   9|          2|   16|         32|
    |dec_al2_o                                  |   9|          2|   15|         30|
    |dec_del_bph_address0                       |  37|          7|    3|         21|
    |dec_del_bph_address1                       |  26|          5|    3|         15|
    |dec_del_bph_d0                             |  37|          7|   32|        224|
    |dec_del_bph_d1                             |  31|          6|   32|        192|
    |dec_del_bpl_address0                       |  37|          7|    3|         21|
    |dec_del_bpl_address1                       |  37|          7|    3|         21|
    |dec_del_bpl_d0                             |  37|          7|   32|        224|
    |dec_del_bpl_d1                             |  31|          6|   32|        192|
    |dec_del_dhx_address0                       |  31|          6|    3|         18|
    |dec_del_dhx_address1                       |  31|          6|    3|         18|
    |dec_del_dhx_d0                             |  20|          4|   14|         56|
    |dec_del_dhx_d1                             |  14|          3|   14|         42|
    |dec_del_dltx_address0                      |  31|          6|    3|         18|
    |dec_del_dltx_address1                      |  31|          6|    3|         18|
    |dec_del_dltx_d0                            |  20|          4|   16|         64|
    |dec_del_dltx_d1                            |  14|          3|   16|         48|
    |dec_deth_o                                 |   9|          2|   15|         30|
    |dec_detl_o                                 |   9|          2|   15|         30|
    |dec_nbh_o                                  |   9|          2|   15|         30|
    |dec_nbl_o                                  |   9|          2|   15|         30|
    |dec_ph1_o                                  |   9|          2|   32|         64|
    |dec_ph2_o                                  |   9|          2|   32|         64|
    |dec_plt1_o                                 |   9|          2|   32|         64|
    |dec_plt2_o                                 |   9|          2|   32|         64|
    |dec_rh1_o                                  |   9|          2|   31|         62|
    |dec_rh2_o                                  |   9|          2|   31|         62|
    |dec_rlt1_o                                 |   9|          2|   31|         62|
    |dec_rlt2_o                                 |   9|          2|   31|         62|
    |grp_fu_555_p0                              |  20|          4|   14|         56|
    |grp_fu_555_p1                              |  20|          4|   32|        128|
    |grp_fu_559_p0                              |  20|          4|   14|         56|
    |grp_fu_559_p1                              |  20|          4|   32|        128|
    |grp_fu_571_p0                              |  20|          4|   16|         64|
    |grp_fu_571_p1                              |  20|          4|   32|        128|
    |grp_fu_575_p0                              |  20|          4|   16|         64|
    |grp_fu_575_p1                              |  20|          4|   32|        128|
    |grp_fu_603_p0                              |  14|          3|   32|         96|
    |grp_fu_608_p0                              |  14|          3|   32|         96|
    |grp_fu_613_p0                              |  14|          3|   32|         96|
    |grp_fu_628_p0                              |  14|          3|   32|         96|
    |grp_fu_628_p1                              |  14|          3|   11|         33|
    |grp_fu_644_p0                              |  14|          3|   32|         96|
    |ilb_table_address0                         |  14|          3|    5|         15|
    |reg_663                                    |   9|          2|   32|         64|
    |reg_670                                    |   9|          2|   32|         64|
    |reg_693                                    |   9|          2|   32|         64|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      |1264|        252| 1257|       4354|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------+----+----+-----+-----------+
    |                    Name                   | FF | LUT| Bits| Const Bits|
    +-------------------------------------------+----+----+-----+-----------+
    |accumc_load_3_reg_3722                     |  32|   0|   32|          0|
    |accumd_load_1_reg_3707                     |  32|   0|   32|          0|
    |accumd_load_3_reg_3841                     |  32|   0|   32|          0|
    |accumd_load_5_reg_3931                     |  32|   0|   32|          0|
    |accumd_load_7_reg_4051                     |  32|   0|   32|          0|
    |accumd_load_8_reg_4062                     |  32|   0|   32|          0|
    |add_ln422_reg_3971                         |  32|   0|   32|          0|
    |add_ln440_reg_3981                         |  32|   0|   32|          0|
    |add_ln481_reg_4028                         |  32|   0|   32|          0|
    |add_ln505_reg_4150                         |  32|   0|   32|          0|
    |add_ln520_1_reg_4078                       |  45|   0|   45|          0|
    |add_ln520_5_reg_4160                       |  46|   0|   46|          0|
    |add_ln521_2_reg_4083                       |  46|   0|   46|          0|
    |add_ln521_4_reg_4170                       |  42|   0|   42|          0|
    |add_ln521_8_reg_4256                       |  45|   0|   45|          0|
    |add_ln521_reg_3966                         |  42|   0|   42|          0|
    |add_ln589_14_reg_3891                      |  46|   0|   46|          0|
    |add_ln589_reg_3876                         |  46|   0|   46|          0|
    |add_ln640_reg_3443                         |  17|   0|   17|          0|
    |add_ln684_13_reg_4088                      |  32|   0|   32|          0|
    |add_ln684_14_reg_4093                      |  32|   0|   32|          0|
    |add_ln684_15_reg_4098                      |  32|   0|   32|          0|
    |add_ln684_18_reg_3901                      |  32|   0|   32|          0|
    |add_ln684_19_reg_3906                      |  32|   0|   32|          0|
    |add_ln684_20_reg_3911                      |  32|   0|   32|          0|
    |add_ln684_21_reg_4041                      |  32|   0|   32|          0|
    |add_ln760_reg_3372                         |  17|   0|   17|          0|
    |ap_CS_fsm                                  |   9|   0|    9|          0|
    |ap_enable_reg_pp0_iter0_reg                |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                    |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter0_storemerge28_reg_545  |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_storemerge_reg_534    |  32|   0|   32|          0|
    |apl1_11_reg_4244                           |  18|   0|   18|          0|
    |apl1_reg_4232                              |  18|   0|   18|          0|
    |apl2_8_reg_4212                            |  17|   0|   17|          0|
    |apl2_reg_4202                              |  17|   0|   17|          0|
    |dec_ah1_load_reg_3684                      |  16|   0|   16|          0|
    |dec_ah2_load_reg_3491                      |  15|   0|   15|          0|
    |dec_al1_load_reg_3582                      |  16|   0|   16|          0|
    |dec_al2_load_reg_3409                      |  15|   0|   15|          0|
    |dec_del_bph_load_2_reg_3641                |  32|   0|   32|          0|
    |dec_del_bph_load_3_reg_3663                |  32|   0|   32|          0|
    |dec_del_bph_load_5_reg_3810                |  32|   0|   32|          0|
    |dec_del_bpl_load_4_reg_3738                |  32|   0|   32|          0|
    |dec_del_bpl_load_5_reg_3759                |  32|   0|   32|          0|
    |dec_del_dhx_load_1_reg_3481                |  14|   0|   14|          0|
    |dec_del_dhx_load_2_reg_3652                |  14|   0|   14|          0|
    |dec_del_dhx_load_3_reg_3674                |  14|   0|   14|          0|
    |dec_del_dhx_load_4_reg_3800                |  14|   0|   14|          0|
    |dec_del_dhx_load_5_reg_3821                |  14|   0|   14|          0|
    |dec_del_dhx_load_reg_3466                  |  14|   0|   14|          0|
    |dec_del_dltx_load_1_reg_3399               |  16|   0|   16|          0|
    |dec_del_dltx_load_2_reg_3556               |  16|   0|   16|          0|
    |dec_del_dltx_load_3_reg_3572               |  16|   0|   16|          0|
    |dec_del_dltx_load_4_reg_3749               |  16|   0|   16|          0|
    |dec_del_dltx_load_5_reg_3770               |  16|   0|   16|          0|
    |dec_del_dltx_load_reg_3383                 |  16|   0|   16|          0|
    |icmp_ln668_2_reg_3517                      |   1|   0|    1|          0|
    |icmp_ln668_reg_3620                        |   1|   0|    1|          0|
    |icmp_ln719_2_reg_4217                      |   1|   0|    1|          0|
    |icmp_ln719_reg_4207                        |   1|   0|    1|          0|
    |mul_ln516_5_reg_3921                       |  46|   0|   46|          0|
    |mul_ln516_reg_3916                         |  43|   0|   43|          0|
    |mul_ln517_3_reg_3926                       |  46|   0|   46|          0|
    |mul_ln517_5_reg_4057                       |  42|   0|   42|          0|
    |mul_ln521_reg_4227                         |  39|   0|   39|          0|
    |mul_ln589_10_reg_3728                      |  46|   0|   46|          0|
    |mul_ln589_11_reg_3733                      |  46|   0|   46|          0|
    |mul_ln589_13_reg_3871                      |  46|   0|   46|          0|
    |mul_ln589_14_reg_3636                      |  46|   0|   46|          0|
    |mul_ln589_15_reg_3785                      |  46|   0|   46|          0|
    |mul_ln589_16_reg_3790                      |  46|   0|   46|          0|
    |mul_ln589_18_reg_3886                      |  46|   0|   46|          0|
    |mul_ln589_reg_3546                         |  46|   0|   46|          0|
    |mul_ln600_2_reg_3831                       |  47|   0|   47|          0|
    |mul_ln600_reg_3780                         |  47|   0|   47|          0|
    |mul_ln604_2_reg_3702                       |  47|   0|   47|          0|
    |mul_ln604_reg_3600                         |  47|   0|   47|          0|
    |mul_ln679_12_reg_4003                      |  32|   0|   32|          0|
    |mul_ln679_13_reg_4008                      |  32|   0|   32|          0|
    |mul_ln679_14_reg_4013                      |  32|   0|   32|          0|
    |mul_ln679_15_reg_4018                      |  32|   0|   32|          0|
    |mul_ln679_16_reg_4023                      |  32|   0|   32|          0|
    |mul_ln679_17_reg_3536                      |  28|   0|   28|          0|
    |mul_ln679_22_reg_4046                      |  28|   0|   28|          0|
    |mul_ln679_reg_3998                         |  32|   0|   32|          0|
    |qq6_code6_table_load_reg_3438              |  16|   0|   16|          0|
    |reg_659                                    |  32|   0|   32|          0|
    |reg_663                                    |  32|   0|   32|          0|
    |reg_670                                    |  32|   0|   32|          0|
    |reg_676                                    |  32|   0|   32|          0|
    |reg_681                                    |  46|   0|   46|          0|
    |reg_685                                    |  46|   0|   46|          0|
    |reg_689                                    |  41|   0|   41|          0|
    |reg_693                                    |  32|   0|   32|          0|
    |reg_698                                    |  42|   0|   42|          0|
    |reg_702                                    |  44|   0|   44|          0|
    |reg_706                                    |  45|   0|   45|          0|
    |reg_710                                    |  45|   0|   45|          0|
    |sext_ln679_18_reg_3527                     |  28|   0|   28|          0|
    |storemerge_reg_534                         |  32|   0|   32|          0|
    |sub_ln504_reg_4145                         |  32|   0|   32|          0|
    |sub_ln521_reg_4222                         |  35|   0|   37|          2|
    |tmp34_reg_4073                             |  40|   0|   40|          0|
    |tmp35_reg_4165                             |  33|   0|   33|          0|
    |tmp_34_reg_4175                            |   1|   0|    1|          0|
    |tmp_35_reg_4181                            |   1|   0|    1|          0|
    |tmp_43_reg_4186                            |   1|   0|    1|          0|
    |tmp_44_reg_4192                            |   1|   0|    1|          0|
    |tmp_reg_3866                               |  33|   0|   33|          0|
    |trunc_ln11_reg_3881                        |  32|   0|   32|          0|
    |trunc_ln12_reg_3605                        |  16|   0|   16|          0|
    |trunc_ln14_reg_3610                        |   4|   0|    4|          0|
    |trunc_ln425_2_reg_3430                     |  16|   0|   16|          0|
    |trunc_ln425_reg_3976                       |  31|   0|   31|          0|
    |trunc_ln472_1_reg_3364                     |  14|   0|   14|          0|
    |trunc_ln605_2_reg_3896                     |  32|   0|   32|          0|
    |trunc_ln653_2_reg_3507                     |   4|   0|    4|          0|
    |wd3_14_reg_3455                            |  32|   0|   32|          0|
    |wd3_15_reg_3624                            |  32|   0|   32|          0|
    |wd3_16_reg_3630                            |  32|   0|   32|          0|
    |wd3_17_reg_3987                            |  32|   0|   32|          0|
    |wd3_18_reg_3992                            |  32|   0|   32|          0|
    |wd3_19_reg_3449                            |  32|   0|   32|          0|
    |wd3_20_reg_4238                            |  15|   0|   15|          0|
    |wd3_22_reg_3521                            |  32|   0|   32|          0|
    |wd3_26_reg_4035                            |  32|   0|   32|          0|
    |wd3_28_reg_4250                            |  15|   0|   15|          0|
    |xa1_reg_4155                               |  35|   0|   37|          2|
    |zext_ln425_1_reg_3425                      |  15|   0|   31|         16|
    +-------------------------------------------+----+----+-----+-----------+
    |Total                                      |3714|   0| 3734|         20|
    +-------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|ap_clk                 |   in|    1|  ap_ctrl_hs|        decode|  return value|
|ap_rst                 |   in|    1|  ap_ctrl_hs|        decode|  return value|
|ap_start               |   in|    1|  ap_ctrl_hs|        decode|  return value|
|ap_done                |  out|    1|  ap_ctrl_hs|        decode|  return value|
|ap_idle                |  out|    1|  ap_ctrl_hs|        decode|  return value|
|ap_ready               |  out|    1|  ap_ctrl_hs|        decode|  return value|
|input_r                |   in|    8|     ap_none|       input_r|        scalar|
|dec_rlt1_i             |   in|   31|     ap_ovld|      dec_rlt1|       pointer|
|dec_rlt1_o             |  out|   31|     ap_ovld|      dec_rlt1|       pointer|
|dec_rlt1_o_ap_vld      |  out|    1|     ap_ovld|      dec_rlt1|       pointer|
|dec_al1_i              |   in|   16|     ap_ovld|       dec_al1|       pointer|
|dec_al1_o              |  out|   16|     ap_ovld|       dec_al1|       pointer|
|dec_al1_o_ap_vld       |  out|    1|     ap_ovld|       dec_al1|       pointer|
|dec_rlt2_i             |   in|   31|     ap_ovld|      dec_rlt2|       pointer|
|dec_rlt2_o             |  out|   31|     ap_ovld|      dec_rlt2|       pointer|
|dec_rlt2_o_ap_vld      |  out|    1|     ap_ovld|      dec_rlt2|       pointer|
|dec_al2_i              |   in|   15|     ap_ovld|       dec_al2|       pointer|
|dec_al2_o              |  out|   15|     ap_ovld|       dec_al2|       pointer|
|dec_al2_o_ap_vld       |  out|    1|     ap_ovld|       dec_al2|       pointer|
|dec_detl_i             |   in|   15|     ap_ovld|      dec_detl|       pointer|
|dec_detl_o             |  out|   15|     ap_ovld|      dec_detl|       pointer|
|dec_detl_o_ap_vld      |  out|    1|     ap_ovld|      dec_detl|       pointer|
|il                     |   in|    6|     ap_none|            il|       pointer|
|dec_nbl_i              |   in|   15|     ap_ovld|       dec_nbl|       pointer|
|dec_nbl_o              |  out|   15|     ap_ovld|       dec_nbl|       pointer|
|dec_nbl_o_ap_vld       |  out|    1|     ap_ovld|       dec_nbl|       pointer|
|dec_plt1_i             |   in|   32|     ap_ovld|      dec_plt1|       pointer|
|dec_plt1_o             |  out|   32|     ap_ovld|      dec_plt1|       pointer|
|dec_plt1_o_ap_vld      |  out|    1|     ap_ovld|      dec_plt1|       pointer|
|dec_plt2_i             |   in|   32|     ap_ovld|      dec_plt2|       pointer|
|dec_plt2_o             |  out|   32|     ap_ovld|      dec_plt2|       pointer|
|dec_plt2_o_ap_vld      |  out|    1|     ap_ovld|      dec_plt2|       pointer|
|dec_rh1_i              |   in|   31|     ap_ovld|       dec_rh1|       pointer|
|dec_rh1_o              |  out|   31|     ap_ovld|       dec_rh1|       pointer|
|dec_rh1_o_ap_vld       |  out|    1|     ap_ovld|       dec_rh1|       pointer|
|dec_ah1_i              |   in|   16|     ap_ovld|       dec_ah1|       pointer|
|dec_ah1_o              |  out|   16|     ap_ovld|       dec_ah1|       pointer|
|dec_ah1_o_ap_vld       |  out|    1|     ap_ovld|       dec_ah1|       pointer|
|dec_rh2_i              |   in|   31|     ap_ovld|       dec_rh2|       pointer|
|dec_rh2_o              |  out|   31|     ap_ovld|       dec_rh2|       pointer|
|dec_rh2_o_ap_vld       |  out|    1|     ap_ovld|       dec_rh2|       pointer|
|dec_ah2_i              |   in|   15|     ap_ovld|       dec_ah2|       pointer|
|dec_ah2_o              |  out|   15|     ap_ovld|       dec_ah2|       pointer|
|dec_ah2_o_ap_vld       |  out|    1|     ap_ovld|       dec_ah2|       pointer|
|dec_deth_i             |   in|   15|     ap_ovld|      dec_deth|       pointer|
|dec_deth_o             |  out|   15|     ap_ovld|      dec_deth|       pointer|
|dec_deth_o_ap_vld      |  out|    1|     ap_ovld|      dec_deth|       pointer|
|dec_nbh_i              |   in|   15|     ap_ovld|       dec_nbh|       pointer|
|dec_nbh_o              |  out|   15|     ap_ovld|       dec_nbh|       pointer|
|dec_nbh_o_ap_vld       |  out|    1|     ap_ovld|       dec_nbh|       pointer|
|dec_ph1_i              |   in|   32|     ap_ovld|       dec_ph1|       pointer|
|dec_ph1_o              |  out|   32|     ap_ovld|       dec_ph1|       pointer|
|dec_ph1_o_ap_vld       |  out|    1|     ap_ovld|       dec_ph1|       pointer|
|dec_ph2_i              |   in|   32|     ap_ovld|       dec_ph2|       pointer|
|dec_ph2_o              |  out|   32|     ap_ovld|       dec_ph2|       pointer|
|dec_ph2_o_ap_vld       |  out|    1|     ap_ovld|       dec_ph2|       pointer|
|xout1                  |  out|   32|      ap_vld|         xout1|       pointer|
|xout1_ap_vld           |  out|    1|      ap_vld|         xout1|       pointer|
|xout2                  |  out|   32|      ap_vld|         xout2|       pointer|
|xout2_ap_vld           |  out|    1|      ap_vld|         xout2|       pointer|
|dec_del_bpl_address0   |  out|    3|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_ce0        |  out|    1|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_we0        |  out|    1|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_d0         |  out|   32|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_q0         |   in|   32|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_address1   |  out|    3|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_ce1        |  out|    1|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_we1        |  out|    1|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_d1         |  out|   32|   ap_memory|   dec_del_bpl|         array|
|dec_del_bpl_q1         |   in|   32|   ap_memory|   dec_del_bpl|         array|
|dec_del_dltx_address0  |  out|    3|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_ce0       |  out|    1|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_we0       |  out|    1|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_d0        |  out|   16|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_q0        |   in|   16|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_address1  |  out|    3|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_ce1       |  out|    1|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_we1       |  out|    1|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_d1        |  out|   16|   ap_memory|  dec_del_dltx|         array|
|dec_del_dltx_q1        |   in|   16|   ap_memory|  dec_del_dltx|         array|
|dec_del_bph_address0   |  out|    3|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_ce0        |  out|    1|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_we0        |  out|    1|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_d0         |  out|   32|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_q0         |   in|   32|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_address1   |  out|    3|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_ce1        |  out|    1|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_we1        |  out|    1|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_d1         |  out|   32|   ap_memory|   dec_del_bph|         array|
|dec_del_bph_q1         |   in|   32|   ap_memory|   dec_del_bph|         array|
|dec_del_dhx_address0   |  out|    3|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_ce0        |  out|    1|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_we0        |  out|    1|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_d0         |  out|   14|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_q0         |   in|   14|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_address1   |  out|    3|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_ce1        |  out|    1|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_we1        |  out|    1|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_d1         |  out|   14|   ap_memory|   dec_del_dhx|         array|
|dec_del_dhx_q1         |   in|   14|   ap_memory|   dec_del_dhx|         array|
|accumc_address0        |  out|    4|   ap_memory|        accumc|         array|
|accumc_ce0             |  out|    1|   ap_memory|        accumc|         array|
|accumc_we0             |  out|    1|   ap_memory|        accumc|         array|
|accumc_d0              |  out|   32|   ap_memory|        accumc|         array|
|accumc_q0              |   in|   32|   ap_memory|        accumc|         array|
|accumc_address1        |  out|    4|   ap_memory|        accumc|         array|
|accumc_ce1             |  out|    1|   ap_memory|        accumc|         array|
|accumc_we1             |  out|    1|   ap_memory|        accumc|         array|
|accumc_d1              |  out|   32|   ap_memory|        accumc|         array|
|accumc_q1              |   in|   32|   ap_memory|        accumc|         array|
|accumd_address0        |  out|    4|   ap_memory|        accumd|         array|
|accumd_ce0             |  out|    1|   ap_memory|        accumd|         array|
|accumd_we0             |  out|    1|   ap_memory|        accumd|         array|
|accumd_d0              |  out|   32|   ap_memory|        accumd|         array|
|accumd_q0              |   in|   32|   ap_memory|        accumd|         array|
|accumd_address1        |  out|    4|   ap_memory|        accumd|         array|
|accumd_ce1             |  out|    1|   ap_memory|        accumd|         array|
|accumd_we1             |  out|    1|   ap_memory|        accumd|         array|
|accumd_d1              |  out|   32|   ap_memory|        accumd|         array|
|accumd_q1              |   in|   32|   ap_memory|        accumd|         array|
+-----------------------+-----+-----+------------+--------------+--------------+

