Flow report for pulpino_qsys_test
Tue Nov  4 17:50:08 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Flow Summary                                                                      ;
+---------------------------------+-------------------------------------------------+
; Flow Status                     ; Successful - Tue Nov  4 17:50:08 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; pulpino_qsys_test                               ;
; Top-level Entity Name           ; pulpino_qsys_test                               ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,443 / 32,070 ( 11 % )                         ;
; Total registers                 ; 4566                                            ;
; Total pins                      ; 97 / 457 ( 21 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 262,656 / 4,065,280 ( 6 % )                     ;
; Total DSP Blocks                ; 1 / 87 ( 1 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/04/2025 17:47:42 ;
; Main task         ; Compilation         ;
; Revision Name     ; pulpino_qsys_test   ;
+-------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                           ;
+--------------------------------------+--------------------------------------------------------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                                                                ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+--------------------------------------------------------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 246488365936491.176228926264280                                                      ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                   ; --            ; --          ; tbench         ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; tbench                                                                               ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                          ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; Questa Intel FPGA (Verilog)                                                          ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                      ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; rtl/tb/tbench.sv                                                                     ; --            ; --          ; tbench         ;
; EDA_TEST_BENCH_MODULE_NAME           ; tbench                                                                               ; --            ; --          ; tbench         ;
; EDA_TEST_BENCH_NAME                  ; tbench                                                                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 100 us                                                                               ; --            ; --          ; tbench         ;
; EDA_TIME_SCALE                       ; 1 ns                                                                                 ; --            ; --          ; eda_simulation ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                   ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/../../sys.qsys                                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/sys.v                                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_reset_controller.v                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_reset_synchronizer.v                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_reset_controller.sdc                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_irq_mapper.sv                                          ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1.v                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_avalon_st_adapter.v                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_avalon_st_adapter_error_adapter_0.sv ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_rsp_mux_001.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_arbitrator.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_rsp_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_rsp_demux_007.sv                     ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_rsp_demux.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_cmd_mux_007.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_cmd_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_cmd_demux_001.sv                     ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_cmd_demux.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_traffic_limiter.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_reorder_memory.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_sc_fifo.v                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_pipeline_base.v                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_router_010.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_router_009.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_router_002.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_router_001.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_1_router.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_slave_agent.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_burst_uncompressor.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_master_agent.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_slave_translator.sv                          ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_merlin_master_translator.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_mm_interconnect_0.v                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_timer_0.v                                              ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/adbg_config.sv                                             ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/config.sv                                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_config.sv                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/apb_bus.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/axi_bus.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/debug_bus.sv                                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/cluster_clock_gating.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/cluster_clock_inverter.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/cluster_clock_mux2.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_defines.sv                                       ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_alu.sv                                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_compressed_decoder.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_controller.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_core.sv                                          ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_cs_registers.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_debug_unit.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_decoder.sv                                       ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_ex_block.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_fetch_fifo.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_id_stage.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_if_stage.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_int_controller.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_load_store_unit.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_multdiv_fast.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_multdiv_slow.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_prefetch_buffer.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/zeroriscy_register_file_ff.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/core_top.sv                                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_pio_out.v                                              ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_pio_in.v                                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_onchip_memory2_0.hex                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_onchip_memory2_0.v                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_master_0.v                                             ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_master_0_p2b_adapter.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_master_0_b2p_adapter.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_packets_to_master.v                          ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_packets_to_bytes.v                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_bytes_to_packets.v                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_master_0_timing_adt.sv                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_jtag_interface.v                          ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_jtag_dc_streaming.v                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_jtag_sld_node.v                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_jtag_streaming.v                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_clock_crosser.v                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_std_synchronizer_nocut.v                            ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_idle_remover.v                            ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_idle_inserter.v                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_pipeline_stage.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_st_jtag_interface.sdc                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart.sv                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart_log_module.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart_scfifo_r.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart_scfifo_w.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart_sim_scfifo_r.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/altera_avalon_jtag_uart_sim_scfifo_w.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_GPIO_EXTRA.v                                           ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/simulation/submodules/sys_GPIO_0.v                                               ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/synthesis/../sys.cmp                                                             ; --            ; --          ; --             ;
; MISC_FILE                            ; sys/synthesis/../../sys.qsys                                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; pll.cmp                                                                              ; --            ; --          ; --             ;
; MISC_FILE                            ; pll_sim/pll.vo                                                                       ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                               ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                               ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                               ; --            ; --          ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                  ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                ; --            ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                         ; --            ; --          ; --             ;
; SEARCH_PATH                          ; sw/mem_init/                                                                         ; --            ; --          ; --             ;
; SLD_FILE                             ; sys/synthesis/sys.regmap                                                             ; --            ; --          ; --             ;
; SLD_FILE                             ; sys/synthesis/sys.debuginfo                                                          ; --            ; --          ; --             ;
; SLD_INFO                             ; QSYS_NAME sys HAS_SOPCINFO 1 GENERATION_ID 1762289258                                ; --            ; sys         ; --             ;
; SOPCINFO_FILE                        ; sys/synthesis/../../sys.sopcinfo                                                     ; --            ; --          ; --             ;
; SPD_FILE                             ; sys/simulation/../sys.spd                                                            ; --            ; --          ; --             ;
; SPD_FILE                             ; sw/mem_init/meminit.spd                                                              ; --            ; --          ; --             ;
; SPD_FILE                             ; pll.spd                                                                              ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                   ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                   ; --            ; --          ; --             ;
; VERILOG_INPUT_VERSION                ; SystemVerilog_2005                                                                   ; Verilog_2001  ; --          ; --             ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES    ; Off                                                                                  ; --            ; --          ; --             ;
+--------------------------------------+--------------------------------------------------------------------------------------+---------------+-------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:41     ; 1.0                     ; 623 MB              ; 00:01:11                           ;
; Fitter               ; 00:01:09     ; 1.3                     ; 2021 MB             ; 00:02:30                           ;
; Assembler            ; 00:00:05     ; 1.0                     ; 565 MB              ; 00:00:05                           ;
; Timing Analyzer      ; 00:00:17     ; 2.0                     ; 1039 MB             ; 00:00:32                           ;
; EDA Netlist Writer   ; 00:00:02     ; 1.0                     ; 836 MB              ; 00:00:02                           ;
; Assembler            ; 00:00:05     ; 1.0                     ; 564 MB              ; 00:00:05                           ;
; Total                ; 00:02:19     ; --                      ; --                  ; 00:04:25                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                          ;
+----------------------+------------------+---------------+---------------+----------------+
; Module Name          ; Machine Hostname ; OS Name       ; OS Version    ; Processor type ;
+----------------------+------------------+---------------+---------------+----------------+
; Analysis & Synthesis ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Fitter               ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Assembler            ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Timing Analyzer      ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; EDA Netlist Writer   ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
; Assembler            ; manjaro          ; Manjaro Linux ; Manjaro Linux ; x86_64         ;
+----------------------+------------------+---------------+---------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off pulpino_qsys_test -c pulpino_qsys_test
quartus_fit --read_settings_files=off --write_settings_files=off pulpino_qsys_test -c pulpino_qsys_test
quartus_asm --read_settings_files=off --write_settings_files=off pulpino_qsys_test -c pulpino_qsys_test
quartus_sta pulpino_qsys_test -c pulpino_qsys_test
quartus_eda --read_settings_files=off --write_settings_files=off pulpino_qsys_test -c pulpino_qsys_test
quartus_asm pulpino_qsys_test -c pulpino_qsys_test



