# 14-formal-verification - 形式验证基础

## 概述

形式验证（Formal Verification）使用 SVA（SystemVerilog Assertions）验证设计属性。

## 子章节

| 子章节 | 内容 |
|--------|------|
| 01-sva-basics | SVA 基础语法 |
| 02-assertion-examples | 常用断言示例 |

## 为什么学习形式验证？

- 补充 UVM 随机验证
- 穷尽所有状态空间
- 早发现设计漏洞

