# Practical task 4: Development of elementary automaton (triggers) using the VHDL hardware description language

Write the VHDL code of a D-trigger synchronized on the leading edge with an asynchronous reset to 0 and the VHDL code of
a JK-trigger synchronized on the leading edge with an asynchronous reset to 0. The goal is to master the laws of
operation of elementary automata, how to set them, and to acquire skills in compiling transition tables and transition
matrices of trigger circuits. Gaining skills in synthesizing digital automata and building VHDL descriptions of trigger
models.

# Практичне завдання 4: Розроблення елементарних автоматів (тригерів) за допомогою мови опису апаратури VHDL

Написати VHDL-код D-тригера, синхронізованого переднім фронтом з асинхронним скиданням в 0 та VHDL-код JK- тригера,
синхронізованого переднім фронтом з асинхронним скиданням в 0. Мета полягає в освоєнні законів функціонування
елементарних автоматів, способів їх завдання, а також у набутті навичок у складанні таблиць переходів та матриць
переходів тригерних схем. Отримання навичок у синтезі цифрових автоматів та побудові VHDL-опису моделей тригерів.