{"patent_id": "10-2021-0153340", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0067337", "출원번호": "10-2021-0153340", "발명의 명칭": "반도체 패키지 및 그 제조 방법", "출원인": "삼성전자주식회사", "발명자": "강정훈"}}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된하부 재배선 패턴을 포함하고, 상기 하부 재배선 절연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지연장된 캐비티를 포함하는, 하부 재배선 구조체;상기 하부 재배선 절연층의 상기 캐비티에 수용된 수동 부품;상기 하부 재배선 절연층의 상기 캐비티 내에 제공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재;상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재배선 패턴 및 상기 수동 부품에 전기적으로 연결된 제1반도체 칩; 및상기 하부 재배선 절연층의 패드 오프닝을 통해 상기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기바닥면에 접촉된 외부 연결 범프;를 포함하고,상기 절연성 충전재는 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 바닥면을 포함하고,상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 절연성 충전재의 상기 바닥면의 표면 거칠기보다큰, 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 수동 부품의 바닥면에 부착되고, 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 접착 필름을 더포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 하부 재배선 절연층의 상기 상면 상에 제공된 상기 하부 재배선 패턴의 일부와 상기 제1 반도체 칩의 제1칩 패드 사이에 제공된 칩 연결 범프;상기 수동 부품의 연결 패드 상에 제공된 도전성 연결 필라; 및상기 도전성 연결 필라와 상기 제1 반도체 칩의 제2 칩 패드 사이에 제공된 부품 연결 범프;를 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 절연성 충전재는 상기 하부 재배선 절연층의 상기 상면을 덮고,상기 절연성 충전재의 상면과 상기 도전성 연결 필라의 상면은 동일 평면 상에 있는 것을 특징으로 하는 반도체패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 하부 재배선 절연층과 상기 절연성 충전재는 서로 다른 물질을 포함하는 것을 특징으로 하는 반도체 패키지.공개특허 10-2023-0067337-3-청구항 6 제 1 항에 있어서,상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 하부 재배선 절연층의 상기 상면의 표면 거칠기보다 큰 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 하부 재배선 절연층의 상기 바닥면을 기준으로 측정된 상기 외부 연결 범프의 높이는 180㎛ 이하인 것을특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 하부 재배선 절연층의 상기 바닥면의 상기 표면 거칠기는 20nm 내지 200nm 사이인 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 범프 패드는 상면 및 상기 외부 연결 범프에 접촉된 바닥면을 포함하고,상기 하부 재배선 패턴은 상기 범프 패드의 상기 상면에 접촉된 하부 재배선 비아 패턴 및 상기 하부 재배선 비아 패턴을 통해 상기 범프 패드에 전기적으로 연결된 하부 재배선 라인 패턴을 포함하고,상기 하부 재배선 비아 패턴은 상기 범프 패드의 상기 상면에 인접할수록 수평 폭이 좁아지는 테이퍼 형태인 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,단면에서 보았을 때, 상기 범프 패드는 직사각 형태를 가지는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9 항에 있어서,상기 하부 재배선 절연층의 상기 패드 오프닝은 상기 범프 패드의 상기 바닥면에 인접할수록 수평 폭이 좁아지는 테이퍼 형태인 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서,상기 하부 재배선 구조체 상에 제공되고, 상기 제1 반도체 칩을 덮는 몰딩층;상기 몰딩층을 관통하고, 상기 하부 재배선 패턴에 전기적으로 연결된 도전성 포스트; 및상기 몰딩층 상에 제공되고, 상부 재배선 절연층 및 상기 도전성 포스트에 전기적으로 연결된 상부 재배선 패턴을 포함하는 상부 재배선 구조체;를 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 상부 재배선 패턴은 상기 도전성 포스트에 접촉된 상부 재배선 비아 패턴을 더 포함하고, 공개특허 10-2023-0067337-4-상기 상부 재배선 비아 패턴은 상기 도전성 포스트에 인접할수록 수평 폭이 좁아지는 테이퍼 형태인 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 12 항에 있어서,상기 상부 재배선 구조체 상에 제공되고, 상기 상부 재배선 패턴에 전기적으로 연결된 제2 반도체 칩을 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된하부 재배선 패턴을 포함하고, 상기 하부 재배선 절연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지연장된 캐비티를 포함하는, 하부 재배선 구조체;상기 하부 재배선 절연층의 상기 캐비티에 수용된 수동 부품;상기 하부 재배선 절연층의 상기 캐비티 내에 제공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재;상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재배선 패턴 및 상기 수동 부품에 전기적으로 연결된 반도체 칩; 및상기 하부 재배선 절연층의 패드 오프닝을 통해 상기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기바닥면에 접촉된 외부 연결 범프;를 포함하고,상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 하부 재배선 절연층의 상기 상면의 표면 거칠기보다 큰, 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 수동 부품의 바닥면이 외부에 노출되지 않도록 상기 수동 부품의 상기 바닥면을 덮는 접착 필름을 더 포함하고,상기 접착 필름은 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 15 항에 있어서,상기 하부 재배선 구조체와 상기 반도체 칩의 제1 칩 패드 사이에 제공된 칩 연결 범프;상기 수동 부품의 연결 패드에 부착된 도전성 연결 필라;상기 도전성 연결 필라와 상기 반도체 칩의 제2 칩 패드 사이에 제공된 부품 연결 범프; 및상기 하부 재배선 구조체 상에 제공되고, 상기 반도체 칩을 덮는 몰딩층;을 포함하고,상기 절연성 충전재는 상기 도전성 연결 필라의 측벽을 덮고,상기 몰딩층은 상기 부품 연결 범프의 측벽을 덮는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 15 항에 있어서,단면에서 보았을 때, 상기 범프 패드는 직사각 형태를 가지고, 단면에서 보았을 때, 상기 하부 재배선 절연층의 상기 패드 오프닝은 상기 범프 패드에 인접할수록 수평 폭이공개특허 10-2023-0067337-5-좁아지는 테이퍼 형태이고, 상기 외부 연결 범프의 일부는 상기 하부 재배선 절연층의 상기 패드 오프닝을 채우는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "하부 패키지 및 상기 하부 패키지 상에 적층된 상부 패키지를 포함하고,상기 하부 패키지는,하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된하부 재배선 패턴을 포함하고, 상기 하부 재배선 절연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지연장된 캐비티를 포함하는, 하부 재배선 구조체;상기 하부 재배선 절연층의 상기 캐비티에 수용된 수동 부품;상기 하부 재배선 절연층의 상기 캐비티 내에 제공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재;상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재배선 패턴 및 상기 수동 부품에 전기적으로 연결된 제1반도체 칩;상기 하부 재배선 구조체와 상기 제1 반도체 칩의 제1 칩 패드 사이에 제공된 칩 연결 범프;상기 수동 부품의 연결 패드에 부착된 도전성 연결 필라;상기 도전성 연결 필라와 상기 제1 반도체 칩의 제2 칩 패드 사이에 제공된 부품 연결 범프; 및상기 하부 재배선 구조체 상에 제공되고, 상기 제1 반도체 칩을 덮는 몰딩층;상기 몰딩층을 관통하고, 상기 하부 재배선 패턴에 전기적으로 연결된 도전성 포스트;상기 몰딩층 상에 제공되고, 상부 재배선 절연층 및 상기 도전성 포스트에 전기적으로 연결된 상부 재배선 패턴을 포함하는 상부 재배선 구조체; 및상기 하부 재배선 절연층의 패드 오프닝을 통해 상기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기바닥면에 접촉된 외부 연결 범프;를 포함하고,상기 상부 패키지는,패키지간 연결 단자를 통해 상기 상부 재배선 구조체 상에 적층된 패키지 기판; 및상기 패키지 기판 상의 제2 반도체 칩;을 포함하고,상기 절연성 충전재는 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 바닥면을 포함하고,상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 절연성 충전재의 상기 바닥면의 표면 거칠기 및상기 하부 재배선 절연층의 상기 상면의 표면 거칠기보다 큰, 반도체 패키지."}
{"patent_id": "10-2021-0153340", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "캐리어 기판 상에, 하부 재배선 절연층, 범프 패드, 및 하부 재배선 패턴을 포함하는 하부 재배선 구조체를 형성하는 단계;상기 하부 재배선 구조체에 캐비티를 형성하는 단계;상기 하부 재배선 구조체에 캐비티에 수동 부품을 삽입하는 단계;상기 하부 재배선 구조체의 상기 캐비티를 채우고, 상기 수동 부품을 덮는 절연성 충전재를 형성하는 단계;상기 하부 재배선 구조체 상에 반도체 칩을 실장하는 단계; 및상기 캐리어 기판을 상기 하부 재배선 구조체로부터 분리하는 단계;공개특허 10-2023-0067337-6-를 포함하고, 상기 하부 재배선 구조체에 캐비티를 형성하는 단계는,상기 하부 재배선 구조체의 일부를 제거하여, 상기 하부 재배선 구조체에 제거 구조물을 정의하는 절단 영역을형성하는 단계; 상기 하부 재배선 구조체 상에 디본딩 필름을 부착하는 단계;상기 캐리어 기판을 통해, 상기 제거 구조물과 상기 캐리어 기판 사이의 계면에 제1 레이저 빔을 조사하는단계; 및상기 디본딩 필름 및 상기 디본딩 필름에 부착된 상기 제거 구조물을 상기 하부 재배선 구조체로부터 분리하는단계;를 포함하는 반도체 패키지의 제조 방법."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은 하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된 하부 재배선 패턴을 포함하고, 상기 하부 재배선 절연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지 연장된 캐비티를 포함하는, 하부 재배선 구조체; 상기 하부 재배선 절연층의 상기 캐비 (뒷면에 계속)"}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 반도체 패키지 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 전자 제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 전자 제품에 실장되 는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 전자 부품들의 소형화 및 경량화를 위하여, 이에 탑재되는 반도체 패키지는 그 부피가 점점 작아지면서도 고용량의 데이터를 처리할 것이 요구되고 있다. 최근에는 웨이퍼 레벨(또는, 패널 레벨)에서 반도체 패키지 공정을 수행하고, 반도체 패키지 공정을 거친 웨이 퍼 레벨(또는, 패널 레벨)의 반도체 구조물을 개별 패키지들로 분리하는 웨이퍼 레벨 패키지 기술 및 패널 레벨 패키지 기술이 제안되었다."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 패키지 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된 하부 재배선 패턴을 포함하고, 상기 하부 재배선 절 연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지 연장된 캐비티를 포함하는, 하부 재배선 구조체; 상기 하부 재배선 절연층의 상기 캐비티에 수용된 수동 부품; 상기 하부 재배선 절연층의 상기 캐비티 내에 제 공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재; 상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재 배선 패턴 및 상기 수동 부품에 전기적으로 연결된 제1 반도체 칩; 및 상기 하부 재배선 절연층의 패드 오프닝 을 통해 상기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기 바닥면에 접촉된 외부 연결 범프;를 포함 하고, 상기 절연성 충전재는 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 바닥면을 포함하고, 상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 절연성 충전재의 상기 바닥면의 표면 거칠기보다 큰 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된 하부 재배선 패턴을 포함하고, 상기 하부 재배선 절 연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지 연장된 캐비티를 포함하는, 하부 재배선 구조체; 상기 하부 재배선 절연층의 상기 캐비티에 수용된 수동 부품; 상기 하부 재배선 절연층의 상기 캐비티 내에 제 공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재; 상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재 배선 패턴 및 상기 수동 부품에 전기적으로 연결된 반도체 칩; 및 상기 하부 재배선 절연층의 패드 오프닝을 통 해 상기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기 바닥면에 접촉된 외부 연결 범프;를 포함하고,상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 하부 재배선 절연층의 상기 상면의 표면 거칠기 보다 큰 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 하부 패키지 및 상기 하부 패키지 상에 적층된 상부 패키지를 포함하고, 상기 하부 패키지는, 하부 재배선 절연층, 상기 하부 재배선 절연층 내에 제공된 범프 패드, 및 상기 범프 패드에 전기적으로 연결된 하부 재배선 패턴을 포함하고, 상기 하부 재배선 절연층은 상기 하부 재배선 절연층의 바닥면으로부터 상면까지 연장된 캐비티를 포함하는, 하부 재배선 구조체; 상기 하부 재 배선 절연층의 상기 캐비티에 수용된 수동 부품; 상기 하부 재배선 절연층의 상기 캐비티 내에 제공되고, 상기 수동 부품의 측벽을 덮는 절연성 충전재; 상기 하부 재배선 구조체 상에 제공되고, 상기 하부 재배선 패턴 및 상기 수동 부품에 전기적으로 연결된 제1 반도체 칩; 상기 하부 재배선 구조체와 상기 제1 반도체 칩의 제1 칩 패드 사이에 제공된 칩 연결 범프; 상기 수동 부품의 연결 패드에 부착된 도전성 연결 필라; 상기 도전성 연결 필라와 상기 제1 반도체 칩의 제2 칩 패드 사이에 제공된 부품 연결 범프; 및 상기 하부 재배선 구조체 상에 제 공되고, 상기 제1 반도체 칩을 덮는 몰딩층; 상기 몰딩층을 관통하고, 상기 하부 재배선 패턴에 전기적으로 연 결된 도전성 포스트; 상기 몰딩층 상에 제공되고, 상부 재배선 절연층 및 상기 도전성 포스트에 전기적으로 연 결된 상부 재배선 패턴을 포함하는 상부 재배선 구조체; 및 상기 하부 재배선 절연층의 패드 오프닝을 통해 상 기 범프 패드에 연결되고, 상기 하부 재배선 절연층의 상기 바닥면에 접촉된 외부 연결 범프;를 포함하고, 상기 상부 패키지는, 패키지간 연결 단자를 통해 상기 상부 재배선 구조체 상에 적층된 패키지 기판; 및 상기 패키지 기판 상의 제2 반도체 칩;을 포함하고, 상기 절연성 충전재는 상기 하부 재배선 절연층의 상기 바닥면을 통해 노출된 바닥면을 포함하고, 상기 하부 재배선 절연층의 상기 바닥면의 표면 거칠기는 상기 절연성 충전재의 상 기 바닥면의 표면 거칠기 및 상기 하부 재배선 절연층의 상기 상면의 표면 거칠기보다 큰 반도체 패키지를 제공 한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 캐리어 기판 상에, 하부 재배선 절연층, 범프 패드, 및 하부 재배선 패턴을 포함하는 하부 재배선 구조체를 형성하는 단계; 상기 하부 재배선 구조체에 캐비티를 형 성하는 단계; 상기 하부 재배선 구조체에 캐비티에 수동 부품을 삽입하는 단계; 상기 하부 재배선 구조체의 상 기 캐비티를 채우고, 상기 수동 부품을 덮는 절연성 충전재를 형성하는 단계; 상기 하부 재배선 구조체 상에 반 도체 칩을 실장하는 단계; 및 상기 캐리어 기판을 상기 하부 재배선 구조체로부터 분리하는 단계;를 포함하고, 상기 하부 재배선 구조체에 캐비티를 형성하는 단계는, 상기 하부 재배선 구조체의 일부를 제거하여, 상기 하부 재배선 구조체에 제거 구조물을 정의하는 절단 영역을 형성하는 단계; 상기 하부 재배선 구조체 상에 디본딩 필 름을 부착하는 단계; 상기 캐리어 기판을 통해, 상기 제거 구조물과 상기 캐리어 기판 사이의 계면에 제1 레이 저 빔을 조사하는 단계; 및 상기 디본딩 필름 및 상기 디본딩 필름에 부착된 상기 제거 구조물을 상기 하부 재 배선 구조체로부터 분리하는 단계;를 포함하는 반도체 패키지의 제조 방법을 제공한다."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 예시적인 실시예들에 의하면, 수동 부품은 하부 재배선 구조체 내에 매립되므로, 외부 연결 범프의 높이를 줄일 수 있고, 궁극적으로 반도체 패키지의 소형화를 구현할 수 있다."}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 \"Ⅱ\" 로 표시된 영역을 나타내는 확대도이다.도 1 및 도 2를 참조하면, 반도체 패키지는 하부 재배선 구조체, 절연성 충전재, 수동 부품 , 제1 반도체 칩, 몰딩층, 도전성 포스트, 및 상부 재배선 구조체를 포함할 수 있다. 반도체 패키지는 하부 재배선 구조체의 풋 프린트(footprint)가 제1 반도체 칩이 차지하는 풋 프린트보다 큰 팬 아웃 반도체 패키지(Fan Out Semiconductor Package)일 수 있다. 하부 재배선 구조체의 풋 프린트는 반도체 패키지의 풋 프린트와 동일할 수 있다. 하부 재배선 구조체는 하부 재배선 절연층, 하부 재배선 패턴, 및 범프 패드를 포함할 수 있다. 하부 재배선 구조체는 제1 반도체 칩이 탑재되는 기판으로서, 패키지 기판으로 지칭될 수도 있 다. 하부 재배선 절연층은 서로 반대된 상면(111U) 및 바닥면(111L)을 포함할 수 있다. 하부 재배선 절연층 의 상면(111U)은 하부 재배선 구조체 상에 실장된 제1 반도체 칩과 마주할 수 있다. 이하에서, 하부 재배선 절연층의 상면(111U)에 평행한 방향을 수평 방향(예를 들어, X 방향 및/또는 Y방향)으로 정의 하고, 하부 재배선 절연층의 상면(111U)에 수직한 방향을 수직 방향(예를 들어, Z방향)으로 정의한다. 또 한, 이하에서, 임의의 부재의 수평 폭은 상기 수평 방향(예를 들어, X 방향 및/또는 Y방향)에 따른 길이를 의미 할 수 있고, 임의의 부재의 수직 높이 또는 두께는 상기 수직 방향(예를 들어, Z방향)에 따른 길이를 의미할 수 있다. 하부 재배선 절연층은 수직 방향(예를 들어, Z방향)으로 적층된 복수의 절연층을 포함할 수 있다. 예를 들 어, 하부 재배선 절연층은 수직 방향(예를 들어, Z방향)으로 적층된 제1 내지 제3 절연층(1111, 1113, 1115)를 포함할 수 있다. 제1 절연층은 최하층(lowermost)의 절연층이고, 제3 절연층은 최상층 (uppermost)의 절연층일 수 있다. 도 1에서는 하부 재배선 절연층이 3층 구조의 절연층들로 구성된 것으로 예시되었으나, 하부 재배선 절연층은 2층 구조의 절연층들 또는 4층 이상의 다층 구조의 절연층들로 구성 될 수도 있다. 하부 재배선 절연층은 유기 화합물로 구성된 물질막으로부터 형성될 수 있다. 예를 들면, 하부 재배선 절 연층은 PID(photo imageable dielectric), 감광성 폴리이미드(photosensitive polyimide, PSPI), 및 빌드 업 필름 중 어느 하나를 포함할 수 있다. 예시적인 실시예들에서, 하부 재배선 절연층의 수직 높이는 40 마이크로미터(㎛) 내지 100㎛ 사이일 수 있다. 예시적인 실시예들에서, 하부 재배선 절연층의 바닥면(111L)의 표면 거칠기는 하부 재배선 절연층의 상면(111U)의 표면 거칠기 및/또는 후술하는 하부 재배선 절연층의 캐비티를 정의하는 하부 재배선 절연층의 측벽의 표면 거칠기보다 클 수 있다. 예를 들어, 하부 재배선 절연층의 바닥면(111L)은 레 이저 가공을 통해 상대적으로 큰 표면 거칠기를 가질 수 있다. 예시적인 실시예들에서, 하부 재배선 절연층 의 바닥면(111L)의 중심선 표면 거칠기(Ra)는 20nm 내지 200nm 사이일 수 있다. 하부 재배선 패턴은 제1 내지 제3 절연층(1111, 1113, 1115) 각각의 상면 및 바닥면들 중에서 적어도 하나 의 표면을 따라 연장된 복수의 하부 재배선 라인 패턴과, 제1 내지 제3 절연층(1111, 1113, 1115) 중 적 어도 하나를 관통하여 연장된 복수의 하부 재배선 비아 패턴을 포함할 수 있다. 예를 들어, 도 1에 도시 된 바와 같이, 복수의 하부 재배선 라인 패턴은 제1 내지 제3 절연층(1111, 1113, 1115) 중 적어도 하나 의 상면을 따라 연장될 수 있다. 복수의 하부 재배선 비아 패턴은 수직 방향(예를 들어, Z방향)으로 서로 다른 레벨에 위치된 하부 재배선 라인 패턴들 사이를 전기적으로 연결시킬 수 있다. 복수의 하부 재배선 라인 패턴 중에서 하부 재배선 절연층의 상면(111U) 상에 제공된 복수의 하부 재배선 라인 패턴 은 칩 연결 범프와 부착되는 패드 및 도전성 포스트와 부착되는 패드를 포함할 수 있다. 복수의 하부 재배선 라인 패턴 중 적어도 일부는 복수의 하부 재배선 비아 패턴 중 일부와 함께 형 성되어 일체를 이룰 수 있다. 예를 들면, 복수의 하부 재배선 라인 패턴 중 일부는 그 하측면에 접하는 하부 재배선 비아 패턴과 일체를 이루도록 함께 형성될 수 있다. 예를 들어, 하부 재배선 라인 패턴 및 하부 재배선 비아 패턴은 다마신(damascene) 공정을 통해 함께 형성될 수 있다. 이 경우, 하부 재배선 라인 패턴 및 하부 재배선 비아 패턴 각각과 하부 재배선 절연층 사이에는 씨드 금속 층이 배치될 수 있다. 예를 들어, 상기 씨드 금속층은 구리(Cu), 티타늄(Ti), 티타늄 텅스텐(TiW), 티타늄 질화 물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 크롬(Cr), 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예를 들 어, 상기 씨드 금속층은 스퍼터링과 같은 물리 기상 증착 공정을 통해 형성될 수 있다. 예시적인 실시예들에서, 복수의 하부 재배선 비아 패턴 각각은, 그 상측으로부터 그 하측을 향하는 방향 으로 수평 폭이 좁아지며 연장되는 테이퍼(tapered) 형태를 가질 수 있다. 바꿔 말해서, 복수의 하부 재배선 비 아 패턴 각각의 수평 폭은 하부 재배선 절연층의 바닥면(111L)에 인접할수록 점차 작아질 수 있다. 범프 패드는 하부 재배선 절연층 내에 제공되며, 외부 연결 범프에 전기적 및 물리적으로 연결 될 수 있다. 범프 패드는 외부 연결 범프가 부착되는 언더 범프 메탈(under bump metal)을 포함할 수 있다. 예시적인 실시예들에서, 범프 패드는 균일한 두께를 가질 수 있고, 범프 패드의 상면(115U) 및 바닥면(115L)은 모두 평면일 수 있다. 예시적인 실시예들에서, 반도체 패키지의 단면도에서 보았을 때, 범프 패드는 직사각형 형태를 가질 수 있다. 범프 패드는 제1 절연층의 상면 상에 제공되며, 제1 절연층의 패드 오프닝(1111O)과 중첩되도록 위치될 수 있다. 외부 연결 범프는 제1 절연층 의 패드 오프닝(1111O)을 채우며 범프 패드의 바닥면(115L)에 접촉될 수 있다. 범프 패드의 상 면(115U)은 하부 재배선 비아 패턴에 접촉될 수 있다. 범프 패드는 하부 재배선 비아 패턴을 통해 하부 재배선 라인 패턴에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 범프 패드는 다층 구조의 금속층을 포함할 수 있다. 예를 들어, 범프 패드는 제1 절연층의 상면 상의 씨드 금속층과, 상기 씨드 금속층 상에 적층된 코어 금속층을 포함할 수 있다. 상기 코어 금속층은 상기 씨드 금속층을 씨드로 이용한 도금 공정을 통해 형성될 수 있다. 예를 들어, 하부 재배선 패턴 및 범프 패드는, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄 탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베 릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금을 포함할 수 있다. 외부 연결 범프는 반도체 패키지와, 반도체 패키지가 실장되는 외부 기기 사이를 전기적 및 물리적으로 연결할 수 있다. 외부 연결 범프의 상부는 제1 절연층의 패드 오프닝(1111O)을 채우고, 외부 연결 범프의 하부는 하부 재배선 절연층의 바닥면(111L)으로부터 하방으로 돌출될 수 있다. 또 한, 외부 연결 범프는 하부 재배선 절연층의 바닥면(111L)에 접촉될 수 있다. 전술한 바와 같이 하부 재배선 절연층의 바닥면(111L)은 상대적으로 큰 표면 거칠기를 가지므로, 하부 재배선 절연층과 외부 연결 범프 간의 접착력이 강화될 수 있다. 외부 연결 범프는, 예를 들어 솔더 볼 또는 솔더 범프일 수 있다. 예시적인 실시예들에서, 하부 재배선 절연층의 바닥면(111L)을 기준으로 측정된 외부 연결 범프의 수 직 높이(H1)는 180㎛ 이하일 수 있다. 예를 들어, 하부 재배선 절연층의 바닥면(111L)을 기준으로 측정된 외부 연결 범프의 수직 높이(H1)는 50㎛ 내지 180㎛ 사이, 또는 80㎛ 내지 120㎛ 사이일 수 있다. 수동 부품은 하부 재배선 절연층 내에 제공될 수 있다. 하부 재배선 절연층은 하부 재배선 절연 층을 수직 방향(예를 들어, Z방향)으로 관통하는 캐비티를 포함할 수 있고, 수동 부품은 하부 재배선 절연층의 캐비티 내에 수용될 수 있다. 예를 들어, 수동 부품은 SMD(surface-mount device)일 수 있다. 예를 들면, 수동 부품은 커패시터 또는 저항일 수 있다. 제1 반도체 칩과 마주하 는 수동 부품의 상면에는 수동 부품의 연결 단자가 제공될 수 있고, 수동 부품의 연결 단자 상 에는 수동 부품과 제1 반도체 칩 간의 전기적 연결을 위한 도전성의 연결 필라가 부착될 수 있 다. 예를 들어, 상기 연결 필라는 구리(Cu), 알루미늄(Al) 등의 도전성 물질을 포함할 수 있다. 수동 부품의 바닥면(121L) 상에는 접착 필름이 부착될 수 있다. 접착 필름은 수동 부품의 바닥면(121L)이 외부에 노출되지 않도록 수동 부품의 바닥면(121L)을 덮을 수 있다. 접착 필름의 측 부는 절연성 충전재에 접촉될 수 있다. 예를 들어, 접착 필름은 다이 어태치 필름일 수 있다. 접착 필름의 표면은 하부 재배선 절연층의 바닥면(111L)과 대체로 동일한 수직 레벨에 위치되며, 하부 재 배선 절연층의 바닥면(111L)을 통해 반도체 패키지의 외부에 노출될 수 있다. 절연성 충전재는 하부 재배선 절연층의 캐비티를 채우고, 수동 부품의 측벽을 덮을 수 있 다. 절연성 충전재는 하부 재배선 절연층의 캐비티를 정의하는 하부 재배선 절연층의 측벽 과 수동 부품의 측벽 사이의 틈을 채울 수 있다. 절연성 충전재는 하부 재배선 절연층의 바닥면 (111L)과 대체로 동일한 수직 레벨에 위치된 바닥면(130L)을 포함할 수 있다. 절연성 충전재의 바닥면 (130L)은 하부 재배선 절연층의 바닥면(111L)을 통해 반도체 패키지의 외부로 노출될 수 있다. 또한, 절연성 충전재는 하부 재배선 절연층의 상면(111U) 및 수동 부품의 상면을 덮고, 수동 부 품 상의 연결 필라의 측벽을 덮을 수 있다. 예시적인 실시예들에서, 절연성 충전재 및 연결 필 라는 각각 평탄화 공정을 통해 평탄화된 상면을 가지고, 절연성 충전재의 상면과 연결 필라의상면은 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 절연성 충전재의 바닥면(130L)의 표면 거칠기는 하부 재배선 절연층의 바닥 면(111L)의 표면 거칠기와 상이할 수 있다. 예시적인 실시예들에서, 절연성 충전재의 바닥면(130L)의 표면 거칠기는 하부 재배선 절연층의 바닥면(111L)의 표면 거칠기보다 작을 수 있다. 이에 따라, 절연성 충전재 의 바닥면(130L)과 하부 재배선 절연층의 바닥면(111L)의 경계에서는, 서로 다른 표면 거칠기를 가지 는 표면들이 만날 수 있다. 예를 들어, 하부 재배선 절연층의 바닥면(111L)이 레이저 가공되는 동안, 절연 성 충전재의 바닥면(130L)에 대한 레이저 빔의 노출을 차단함으로써, 절연성 충전재의 바닥면(130L) 의 표면 거칠기는 하부 재배선 절연층의 바닥면(111L)의 표면 거칠기보다 작아질 수 있다. 다른 예시적인 실시예들에서, 절연성 충전재의 바닥면(130L) 및/또는 접착 필름의 노출된 표면은 하 부 재배선 절연층의 바닥면(111L)의 표면 거칠기와 동일 또는 유사한 수준의 표면 거칠기를 가질 수 있다. 예를 들어, 하부 재배선 절연층의 바닥면(111L)에 대한 레이저 가공 시, 절연성 충전재의 바닥면 (130L) 및/또는 접착 필름의 노출된 표면이 함께 레이저 가공되어, 절연성 충전재의 바닥면(130L) 및 /또는 접착 필름의 노출된 표면이 하부 재배선 절연층의 바닥면(111L)의 표면 거칠기와 동일 또는 유 사한 수준의 표면 거칠기를 가지도록 형성될 수 있다. 예시적인 실시예들에서, 절연성 충전재는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 열경화성 수지 또는 열가소성 수지에 무기 필러와 같은 보강재가 포함된 수지를 포함할 수 있다. 예 를 들어, 절연성 충전재는 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름을 포함할 수 있다. 예시적 인 실시예들에서, 절연성 충전재 및 하부 재배선 절연층은 서로 상이한 물질 또는 물질 조합을 포함 할 수 있다. 또한, 절연성 충전재 및 몰딩층은 서로 상이한 물질 또는 물질 조합을 포함할 수 있다. 제1 반도체 칩은 하부 재배선 구조체 상에 실장될 수 있다. 제1 반도체 칩은 반도체 기판, 하부 재배선 패턴에 전기적으로 연결된 제1 칩 패드, 및 수동 부품에 전기적으로 연결된 제2 칩 패드를 포함할 수 있다. 제1 반도체 칩은 페이스-다운(face-down) 방식으로 하부 재배선 구조체 상에 실장될 수 있다. 제1 칩 패드 및 제2 칩 패드가 마련된 제1 반도체 칩의 바닥면이 하부 재 배선 절연층의 상면(111U)과 마주할 수 있다. 예시적인 실시예들에서, 제1 칩 패드의 수평 폭은 제2 칩 패드의 수평 폭보다 클 수 있다. 반도체 기판은 서로 반대된 활성면 및 비활성면을 포함할 수 있다. 도 1에서, 반도체 기판의 활성면 은 제1 반도체 칩의 바닥면에 인접한 표면이고, 반도체 기판의 비활성면은 제1 반도체 칩의 상 면에 인접한 표면일 수 있다. 반도체 기판은, 실리콘, 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함할 수 있다. 제1 반도체 칩은 반도체 기판의 상기 활성면에 형성된 반도체 소자 층을 포함할 수 있다. 제1 반도체 칩의 제1 칩 패드 및 제2 칩 패드는 제1 반도체 칩의 내 부에 제공된 배선 구조를 통하여 상기 반도체 소자층에 전기적으로 연결될 수 있다. 제1 반도체 칩의 제1 칩 패드는 제1 반도체 칩과 하부 재배선 구조체 사이에 제공된 칩 연결 범프 및 하부 재배 선 패턴을 통해 외부 연결 범프 및/또는 도전성 포스트에 전기적으로 연결될 수 있다. 제1 반도 체 칩의 제1 칩 패드는 제1 반도체 칩의 입/출력 데이터 신호 전송을 위한 터미널, 또는 제1 반 도체 칩의 전원 및/또는 접지를 위한 터미널로 이용될 수 있다. 제1 반도체 칩의 제2 칩 패드는 제1 반도체 칩과 연결 필라 사이에 제공된 부품 연결 범프를 통해 수동 부품의 연결 패드 (121P)에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 제1 반도체 칩은 메모리 칩으로서, 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩 을 포함할 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)을 포함할 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin- transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(polymer RAM), 또는 절연 저항 변화 메모리(insulator resistance change memory)를 포함할 수 있다. 예시적인 실시예들에서, 제1 반도체 칩은 로직 칩일 수 있다. 상기 로직 칩은 예를 들어, 인공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서를 포함할 수 있다. 몰딩층은 하부 재배선 구조체 상에 배치되어, 제1 반도체 칩의 적어도 일부를 덮을 수 있다. 몰 딩층은 제1 반도체 칩의 측벽 및 상면을 덮고, 절연성 충전재의 상면을 덮을 수 있다. 또한, 몰 딩층은 몰디드 언더필 공정을 통해 제1 반도체 칩과 절연성 충전재의 상면 사이의 틈을 채우도 록 형성되어, 칩 연결 범프의 측벽 및 부품 연결 범프의 측벽을 덮을 수 있다. 예를 들어, 몰딩층 은 에폭시 몰드 컴파운드(epoxy mold compound, EMC) 또는 PIE(photoimagable encapsulant)와 같은 감광 성 재료를 포함할 수 있다. 도전성 포스트는 제1 반도체 칩의 측벽으로부터 측 방향으로 이격되어 배치될 수 있다. 도전성 포스 트는 몰딩층을 수직 방향(예를 들어, Z방향)으로 관통하는 기둥 형태를 가질 수 있다. 예시적인 실시 예들에서, 도전성 포스트 및 몰딩층은 각각 평탄화 공정을 통해 평탄화된 상면을 가질 수 있고, 도전 성 포스트의 상면과 몰딩층의 상면은 동일 평면 상에 있을 수 있다. 도전성 포스트의 하면은 하 부 재배선 절연층의 상면(111U) 상에 있는 하부 재배선 패턴에 접촉되고, 도전성 포스트의 상면 은 상부 재배선 구조체에 접촉될 수 있다. 도전성 포스트는 하부 재배선 구조체의 하부 재배선 패턴과 상부 재배선 구조체의 상부 재배선 패턴 사이를 전기적으로 연결할 수 있다. 예를 들어, 도전성 포스트는 구리(Cu)를 포함할 수 있다. 상부 재배선 구조체는 몰딩층의 상면 상에 제공될 수 있다. 상부 재배선 구조체의 풋 프린트는 반도체 패키지의 풋 프린트와 동일할 수 있다. 상부 재배선 구조체는 상부 재배선 절연층 및 상부 재배선 패턴을 포함할 수 있다. 상부 재배선 절연층은 수직 방향(예를 들어, Z방향)으로 적층된 복수의 절연층을 포함할 수 있다. 예를 들 어, 상부 재배선 절연층은 수직 방향(예를 들어, Z방향)으로 적층된 제4 내지 제6 절연층(1711, 1713, 1715)를 포함할 수 있다. 제4 절연층은 몰딩층의 상면에 접촉하는 최하층의 절연층이고, 제6 절연층 은 최상층의 절연층일 수 있다. 도 1에서는 상부 재배선 절연층이 3층 구조의 절연층들로 구성된 것으로 예시되었으나, 상부 재배선 절연층은 2층 구조의 절연층들 또는 4층 이상의 다층 구조의 절연층들로 구성될 수도 있다. 상부 재배선 절연층을 구성하는 물질은 하부 재배선 절연층의 물질과 동일할 수 있다. 상부 재배선 패턴은 제4 내지 제6 절연층(1711, 1713, 1715) 각각의 상면 및 바닥면들 중에서 적어도 하나 의 표면을 따라 연장된 복수의 상부 재배선 라인 패턴과, 제4 내지 제6 절연층(1711, 1713, 1715) 중 적 어도 하나를 관통하여 연장된 복수의 상부 재배선 비아 패턴을 포함할 수 있다. 예를 들어, 도 1에 도시 된 바와 같이, 복수의 상부 재배선 라인 패턴은 제4 내지 제6 절연층(1711, 1713, 1715) 중 적어도 하나 의 상면을 따라 연장될 수 있다. 복수의 상부 재배선 비아 패턴은 수직 방향(예를 들어, Z방향)으로 서로 다른 레벨에 위치된 상부 재배선 라인 패턴들 사이를 전기적으로 연결시킬 수 있다. 또한, 제4 절연층 을 관통하는 상부 재배선 비아 패턴은 도전성 포스트에 연결되며, 도전성 포스트와 제4 절연층의 상면에 접촉된 상부 재배선 라인 패턴 사이를 전기적으로 연결할 수 있다. 예시적인 실시예들에서, 복수의 상부 재배선 비아 패턴 각각은, 그 상측으로부터 그 하측을 향하는 방향 으로 수평 폭이 좁아지며 연장되는 테이퍼 형태를 가질 수 있다. 바꿔 말해서, 복수의 상부 재배선 비아 패턴 각각의 수평 폭은 몰딩층의 상면 또는 도전성 포스트의 상면에 인접할수록 점차 작아질 수 있 다. 상부 재배선 패턴의 물질, 구조, 및 형성 방법은 하부 재배선 패턴의 물질, 구조, 및 형성 방법 과 실질적으로 동일할 수 있다. 일반적인 반도체 패키지에서, 수동 부품은 패키지 기판의 바닥면에 부착된다. 이 경우, 패키지 기판의 바닥면에 부착되는 솔더 볼은 수동 부품보다 큰 높이를 가지도록 형성되어야 하므로, 반도체 패키지의 전체적인 높이가 높아져 반도체 패키지의 소형화를 구현하기 어려웠다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 수동 부품은 하부 재배선 구조체 내에 매립되므로, 외부 연결 범프의 높이를 줄일 수 있고, 궁극적으로 반도체 패키지의 소형화를 구현할 수 있다. 도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 이하에서, 도 1 및 도 2을 참조하여 설명된 반도체 패키지와의 차이점을 중심으로, 도 3에 나타난 반도체 패키지에 대 해 설명한다. 도 3을 참조하면, 반도체 패키지는 하부 재배선 구조체 상에 실장된 복수의 제1 반도체 칩을 포함할 수 있다. 복수의 제1 반도체 칩은 하부 재배선 구조체 상에 나란하게(side-by-side) 배치될수 있다. 복수의 제1 반도체 칩은 각각, 칩 연결 범프를 통해 하부 재배선 패턴에 전기적으로 연결되고, 부품 연결 범프를 통해 수동 부품에 전기적으로 연결될 수 있다. 또한, 복수의 제1 반도체 칩 상호 간은 하부 재배선 패턴을 통해 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 복수의 제1 반도체 칩은 동종의 반도체 칩일 수 있다. 예를 들어, 복수의 제1 반 도체 칩은 모두 메모리 칩이거나 로직 칩일 수 있다. 예시적인 실시예들에서, 복수의 제1 반도체 칩은 서로 다른 종류의 반도체 칩을 포함할 수 있다. 예를 들 어, 복수의 제1 반도체 칩 중 어느 하나는 메모리 칩이고, 복수의 제1 반도체 칩 중 어느 하나는 로 직 칩일 수 있다. 도 4은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 4를 도 1과 함께 참조하면, 반도체 패키지는 하부 패키지(LP) 및 상부 패키지(UP)를 포함할 수 있다. 반도체 패키지는 팬 아웃 반도체 패키지 타입의 하부 패키지(LP) 상에 상부 패키지(UP)가 적층된 패키지- 온-패키지(Package-on-Package) 타입의 반도체 패키지일 수 있다. 도 4에서는, 하부 패키지(LP)가 앞서 도 1을 참조하여 설명된 반도체 패키지에 해당하는 것으로 예시되었 으나, 하부 패키지(LP)는 도 3을 참조하여 설명된 반도체 패키지에 해당할 수도 있다. 상부 패키지(UP)는 패키지 기판, 제2 반도체 칩, 및 상부 몰딩층을 포함할 수 있다. 패키지 기판은 예를 들면, 인쇄회로기판일 수 있다. 패키지 기판은 베이스 층, 및 베이스 층 의 하면 상에 제공된 하부 도전층, 및 베이스 층의 상면 상에 제공된 상부 도전층을 포함 할 수 있다. 하부 도전층과 상부 도전층은 패키지 기판 내에 제공된 내부 배선을 통해 전기적으 로 연결될 수 있다. 상부 패키지(UP)의 패키지 기판과 하부 패키지(LP)의 상부 재배선 구조체 사이에는 패키지간 연결 단 자가 배치될 수 있다. 패키지 기판은 패키지간 연결 단자를 통해 상부 재배선 구조체 상에 적층될 수 있다. 패키지간 연결 단자의 상부는 패키지 기판의 하부 도전층에 연결될 수 있다. 패키지간 연결 단자의 하부는 상부 재배선 절연층의 상면 상에 제공된 상부 재배선 패턴에 연결 될 수 있다. 예를 들어, 패키지간 연결 단자는 솔더를 포함할 수 있다. 제2 반도체 칩은 패키지 기판 상에 배치될 수 있다. 제2 반도체 칩은 반도체 기판 및 칩 패드를 포함할 수 있다. 예를 들어, 제2 반도체 칩의 칩 패드는 상부 칩 연결 범프를 통해 패키지 기판의 상부 도전층에 전기적으로 연결될 수 있다. 제2 반도체 칩은 패키지 기판, 상부 재배선 패턴, 도전성 포스트, 하부 재배선 패턴, 및 칩 연결 범프를 경유하는 전기적 경로를 통해 제1 반도체 칩에 전기적으로 연결될 수 있다. 또한, 제2 반도체 칩은 패키지 기판, 상부 재배선 패턴, 도전성 포스트, 및 하부 재배선 패턴을 경유하는 전기적 경로를 통해 외부 연결 범프에 전기적으로 연결될 수 있다. 일부 예시적인 실시예들에서, 제2 반도체 칩은 메모리 반도 체 칩일 수 있다. 일부 예시적인 실시예들에서, 제2 반도체 칩은 로직 반도체 칩일 수 있다. 예시적인 실 시예들에서, 제1 반도체 칩과 제2 반도체 칩 중 어느 하나는 로직 칩이고, 다른 하나는 메모리 칩일 수 있다. 상부 몰딩층은 제2 반도체 칩의 적어도 일부를 덮도록 패키지 기판 상에 배치될 수 있다. 상부 몰딩층은, 예를 들어 에폭시계 성형 수지 또는 폴리이미드계 성형 수지 등을 포함할 수 있다. 예를 들어, 상부 몰딩층은 EMC를 포함할 수 있다. 도 5a 내지 도 5o는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 이하에서, 도 5a 내지 도 5o를 참조하여, 도 1에 예시된 반도체 패키지의 제조 방법을 설명한다. 도 5a를 참조하면, 캐리어 기판(CS)을 준비한다. 예를 들어, 캐리어 기판(CS)은 레이저 빔을 투과시킬 수 있는 물질을 포함할 수 있다. 캐리어 기판(CS)은 투광성 소재이며, 예를 들어 유리를 포함할 수 있다. 다음으로, 준비된 캐리어 기판(CS) 상에 제1 절연층을 형성한다. 예를 들어, 감광성 폴리이미드 필름을 캐리어 기판(CS) 상에 도포하여, 제1 절연층을 형성할 수 있다. 제1 절연층을 형성한 이후, 제1 절 연층 상에 범프 패드를 형성한다. 범프 패드를 형성하기 위해, 제1 절연층 상에 씨드 금 속층을 형성하는 단계 및 상기 씨드 금속층을 이용한 전기 도금 공정을 통해 상기 씨드 금속층 상에 코어 금속층을 형성하는 단계가 차례로 수행될 수 있다. 도 5b를 참조하면, 범프 패드를 형성한 이후, 제2 절연층, 제3 절연층, 및 하부 재배선 패턴 을 형성한다. 예를 들면, 감광성 폴리이미드 필름을 제1 절연층 상에 도포하여 제2 절연층을 형성하는 단계, 상기 제2 절연층에 범프 패드를 노출시키는 오프닝을 형성하는 단계, 상기 제2 절연 층의 오프닝을 채우는 하부 재배선 비아 패턴 및 상기 제2 절연층의 상면을 따라 연장된 하 부 재배선 라인 패턴을 형성하는 금속 배선 공정을 수행하는 단계, 감광성 폴리이미드 필름을 제2 절연층 상에 도포하여 제3 절연층을 형성하는 단계, 상기 제3 절연층에 제2 절연층의 상면을 따라 연장된 하부 재배선 라인 패턴을 노출시키는 오프닝을 형성하는 단계, 상기 제3 절연층의 오 프닝을 채우는 하부 재배선 비아 패턴 및 상기 제3 절연층의 상면을 따라 연장된 하부 재배선 라인 패턴을 형성하는 금속 배선 공정을 수행하는 단계를 차례로 수행할 수 있다. 제1 내지 제3 절연층(1111, 1113, 1115), 범프 패드, 및 하부 재배선 패턴은 하부 재배선 구조체를 구성할 수 있다. 하부 재배선 구조체를 형성한 이후, 하부 재배선 구조체에 수동 부품이 삽입되는 캐비티를 형성할 수 있다. 하부 재배선 구조체에 캐비티를 형성하기 위하여, 하부 재배선 구조체에 제거 구조물(RS)을 정의하는 절단 영역(CL)을 형성하는 단계, 하부 재배선 구조체 상에 디본딩(debonding) 필름 (DF)을 부착하는 단계, 상기 캐리어 기판(CS)을 통해 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면에 레이저 빔을 조사하는 단계, 및 디본딩 필름(DF) 및 디본딩 필름(DF)에 부착된 제거 구조물(RS)을 하부 재배선 구조체 로부터 분리하는 단계가 차례로 수행될 수 있다. 이하에서, 도 5c 내지 도 5f를 참조하여, 하부 재배선 구 조체에 캐비티를 형성하는 단계를 좀 더 상세히 설명한다. 도 5c를 참조하면, 하부 재배선 구조체를 형성한 이후, 하부 재배선 구조체의 일부를 제거하여, 하부 재배선 구조체에 제거 구조물(RS)을 정의하는 절단 영역(CL)을 형성한다. 상기 절단 영역(CL)은 하부 재배 선 구조체를 수직 방향(예를 들어, Z방향)으로 관통하며, 평면적 관점에서 제거 구조물(RS)의 둘레를 따라 연속적으로 연장된 링 형태를 가질 수 있다. 예를 들어, 상기 절단 영역(CL)을 형성하기 위하여, 레이저 드릴링, 기계 가공, 식각 공정 중 적어도 하나를 이용하여 하부 재배선 구조체의 일부를 제거할 수 있다. 예컨대, 레이저 드릴링을 통해 절단 영역(CL)을 형성하는 경우, 레이저 드릴링에 이용되는 레이저 빔은 약 343nm 내지 약 355nm 범위의 파장을 가질 수 있고, 나노초 이하의 극초단 펄스 폭(예를 들어, 약 400 펨토초 (fs) 내지 약 100 나노초(ns) 사이의 펄스 폭)을 가질 수 있다. 도 5d를 참조하면, 절단 영역(CL)을 형성한 이후, 하부 재배선 구조체 상에 디본딩 필름(DF)을 부착한다. 디본딩 필름(DF)은 하부 재배선 절연층의 상면(111U) 상에 부착될 수 있다. 이 때, 디본딩 필름(DF)과 하 부 재배선 구조체 사이의 접착력은 하부 재배선 절연층의 바닥면(111L)과 캐리어 기판(CS) 사이의 접 착력보다 작을 수 있다. 도 5e를 참조하면, 캐리어 기판(CS)을 통해 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면에 제1 레이저 빔 (LB1)을 조사한다. 제1 레이저 빔(LB1)은 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면에 조사되되, 제거 구 조물(RS) 외 다른 하부 재배선 구조체와 캐리어 기판(CS) 사이의 계면에는 조사되지 않는다. 예를 들어, 제1 레이저 빔(LB1)을 선택적으로 투과시키도록 구성된 제1 빔 마스크(LM1)를 이용하여, 캐리어 기판(CS)의 국 부적인 영역에 선택적으로 제1 레이저 빔(LB1)이 제공될 수 있다. 제1 빔 마스크(LM1)의 개구는 레이저 조사 영 역인 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면과 제1 레이저 빔(LB1)의 진행 방향에 대해 정렬될 수 있 다. 상기 제1 빔 마스크(LM1)는 제1 레이저 빔(LB1)에 반응하지 않는 또는 제1 레이저 빔(LB1)에 대한 반응성이 매우 작은 특성을 가지는 금속 또는 인바(invar)를 포함할 수 있다. 제1 레이저 빔(LB1)이 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면에 조사됨에 따라, 제거 구조물(RS)과 캐리어 기판(CS) 간의 접착력이 줄어들 수 있다. 제1 레이저 빔(LB1)이 조사된 제거 구조물(RS)과 캐리어 기판(CS) 사이의 접착력은 제거 구조물(RS)과 디 본딩 필름(DF) 사이의 접착력보다 작아질 수 있다. 예를 들어, 제거 구조물(RS)과 캐리어 기판(CS) 사이의 계면 간의 접착력을 줄이기 위해 이용되는 제1 레이저 빔(LB1)은 자외선 파장 대역을 가질 수 있다. 도 5f를 참조하면, 디본딩 필름(DF)을 하부 재배선 구조체로부터 분리한다. 제거 구조물(RS)과 캐리어 기 판(CS) 사이의 접착력은 제거 구조물(RS)과 디본딩 필름(DF) 사이의 접착력보다 작으므로, 디본딩 필름(DF)에 부착된 제거 구조물(RS)은 디본딩 필름(DF)과 함께 하부 재배선 구조체로부터 제거될 수 있다. 제거 구조 물(RS)이 제거됨에 따라, 하부 재배선 절연층을 관통하는 캐비티가 형성될 수 있다. 도 5g를 참조하면, 하부 재배선 구조체에 캐비티를 형성한 이후, 하부 재배선 구조체의 캐비티 내에 수동 부품을 삽입한다. 수동 부품의 바닥면과 캐리어 기판(CS) 사이에는, 캐리어 기판 (CS) 상에 수동 부품을 고정시키기 위한 접착 필름이 배치될 수 있다. 수동 부품이 하부 재배선 구조체에 캐비티에 삽입되면, 수동 부품의 연결 패드(121P)에 연결된 연결 필라를 형성한 다. 도 5h를 참조하면, 수동 부품을 하부 재배선 구조체의 캐비티 내에 삽입한 후에, 절연성 충전재 를 형성한다. 절연성 충전재는 하부 재배선 구조체의 캐비티를 채우고, 하부 재배선 절연 층의 상면(111U) 및 수동 부품을 덮을 수 있다. 또한, 절연성 충전재는 연결 필라의 측벽 을 덮되 연결 필라의 상면(125U)을 노출시키도록 형성될 수 있다. 예를 들어, 절연성 충전재를 형성하기 위하여, 하부 재배선 구조체, 수동 부품, 및 연결 필라 를 덮는 봉지 물질을 형성하는 단계, 및 상기 연결 필라와 하부 재배선 절연층의 상면(111U) 상 에 제공된 하부 재배선 패턴이 노출될 때까지 상기 봉지 물질의 일부를 제거하는 연마 단계가 차례로 수행 될 수 있다. 상기 연마 공정은 기계적 연마(Chemical Mechanical Polishing, CMP) 공정과 같은 평탄화 공정을 포함할 수 있다. 절연성 충전재의 평탄화된 상면(130U), 연결 필라의 평탄화된 상면(125U), 및 하부 재배선 패턴의 평탄화된 상면은 동일 평면 상에 있을 수 있다. 도 5i를 참조하면, 하부 재배선 구조체 상에 제1 반도체 칩을 실장한다. 예를 들어, 제1 반도체 칩 은 제1 칩 패드 및 제2 칩 패드가 마련된 바닥면이 하부 재배선 구조체를 향하도록 하부 재배선 구조체 상에 실장될 수 있다. 제1 반도체 칩과 하부 재배선 구조체 사이에는 칩 연결 범 프가 배치되고, 제1 반도체 칩과 연결 필라 사이에는 부품 연결 범프가 배치될 수 있다. 도 5j를 참조하면, 제1 반도체 칩의 실장 후에, 하부 재배선 절연층의 상면(111U) 상에 제공된 하부 재배선 패턴에 연결된 도전성 포스트를 형성하고, 이후 하부 재배선 구조체 상에 제1 반도체 칩 및 도전성 포스트를 덮는 예비 몰딩층을 형성한다. 도 5j 및 도 5k를 참조하면, 도전성 포스트 및 예비 몰딩층을 형성한 이후, 도전성 포스트가 노 출될 때까지 예비 몰딩층의 일부를 제거하는 연마 공정을 수행한다. 상기 연마 공정을 통해 예비 몰딩층 의 일부 및 도전성 포스트의 일부가 제거될 수 있다. 상기 연마 공정 후에 잔류하는 예비 몰딩층 의 다른 일부는 몰딩층을 구성할 수 있다. 상기 연마 공정은 기계적 연마 공정과 같은 평탄화 공정을 포함할 수 있다. 몰딩층의 평탄화된 상면(161U) 및 도전성 포스트의 평탄화된 상면(163U)은 동일 평 면 상에 있을 수 있다. 도 5l을 참조하면, 몰딩층 상에 상부 재배선 구조체를 형성한다. 상부 재배선 구조체는 제4 내 지 제6 절연층(1711, 1713, 1715)을 포함하는 상부 재배선 절연층과, 상부 재배선 절연층에 피복된 상부 재배선 패턴을 포함할 수 있다. 상부 재배선 절연층은 전술한 하부 재배선 절연층과 실질 적으로 동일 또는 유사한 방법을 통해 형성될 수 있고, 상부 재배선 패턴은 전술한 하부 재배선 패턴(11 3)과 실질적으로 동일 또는 유사한 방법을 통해 형성될 수 있다. 상부 재배선 구조체를 형성한 이후, 캐리어 기판(CS)을 하부 재배선 구조체로부터 분리한다. 예시적 인 실시예들에서, 캐리어 기판(CS)은 레이저 리프트 오프 방식으로 하부 재배선 구조체로부터 분리할 수 있다. 이하에서, 도 5m 및 도 5n을 참조하여, 레이저 리프트 오프 방식으로 캐리어 기판(CS)을 하부 재배선 구 조체로부터 분리하는 방법을 좀 더 상세히 설명한다. 도 5m을 참조하면, 캐리어 기판(CS)을 통해 하부 재배선 절연층과 캐리어 기판(CS) 사이의 계면에 제2 레 이저 빔(LB2)을 조사한다. 제2 레이저 빔(LB2)은 하부 재배선 절연층과 캐리어 기판(CS) 사이의 계면에 조 사되되, 절연성 충전재와 캐리어 기판(CS) 사이의 계면 및 접착 필름과 캐리어 기판(CS) 사이의 계면 에는 조사되지 않을 수 있다. 예를 들어, 제2 레이저 빔(LB2)을 선택적으로 투과시키도록 구성된 제2 빔 마스크 (LM2)를 이용하여, 캐리어 기판(CS)의 국부적인 영역에 선택적으로 제2 레이저 빔(LB2)이 제공될 수 있다. 제2 빔 마스크(LM2)는 하부 재배선 절연층과 캐리어 기판(CS) 사이의 계면을 향한 상기 제2 레이저 빔(LB2)의 조사는 허용하되, 수동 부품과 캐리어 기판(CS) 사이의 계면 및 절연성 충전재와 캐리어 기판(CS) 사 이의 계면을 향한 제2 레이저 빔(LB2)의 조사는 차단할 수 있다. 예를 들어, 제2 레이저 빔(LB2)을 선택적으로 투과시키는 제2 빔 마스크(LM2)의 개구는 레이저 조사 영역인 하부 재배선 절연층과 캐리어 기판(CS) 사이 의 계면과 제2 레이저 빔(LB2)의 진행 방향에 대해 정렬될 수 있다. 상기 제2 빔 마스크(LM2)는 제2 레이저 빔 (LB2)에 반응하지 않는 또는 제2 레이저 빔(LB2)에 대한 반응성이 매우 작은 특성을 가지는 금속 또는 인바를포함할 수 있다. 제2 레이저 빔(LB2)이 하부 재배선 절연층과 캐리어 기판(CS) 사이의 계면에 조사됨에 따 라, 하부 재배선 절연층과 캐리어 기판(CS) 간의 접착력이 줄어들 수 있다. 하부 재배선 절연층의 바 닥면(111L)은 제2 레이저 빔(LB2)에 가공되어, 표면 거칠기가 증가될 수 있다. 도 5n을 참조하면, 캐리어 기판(CS)을 하부 재배선 절연층의 바닥면(111L)으로부터 분리한다. 캐리어 기판 (CS)이 제거됨에 따라, 하부 재배선 절연층의 바닥면(111L), 절연성 충전재의 바닥면(130L), 및 접착 필름이 노출될 수 있다. 도 5o를 참조하면, 캐리어 기판(CS)을 하부 재배선 구조체로부터 분리한 이후, 제1 절연층에 범프 패드의 바닥면(115L)의 일부를 노출시키는 패드 오프닝(1111O)을 형성한다. 패드 오프닝(1111O)은 캐리어 기판(CS)이 제거되어 노출된 하부 재배선 절연층의 바닥면(111L)으로부터 범프 패드의 바닥면(115L) 까지 연장될 수 있다. 패드 오프닝(1111O)은 범프 패드의 바닥면에 인접할수록 수평 폭이 좁아지는 테이퍼 형태를 가질 수 있다. 상기 패드 오프닝(1111O)은 예를 들어, 식각 공정을 통해 형성될 수 있다. 제1 절연층에 패드 오프닝(1111O)을 형성한 후에, 패드 오프닝(1111O)을 통해 범프 패드에 부착되는 외부 연결 범프를 형성한다. 외부 연결 범프는 예를 들어, 솔더 볼 어태치 공정 및 리플로우 공정을 통해 형성될 수 있다. 외부 연결 범프를 형성한 이후, 쏘잉 공정을 수행하여 패널 레벨로 제조된 도 5o의 구조물을 개별 패키지 단위의 반도체 패키지들로 분리할 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2021-0153340", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2021-0153340", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 \"Ⅱ\"로 표시된 영역을 나타내는 확대도이다. 도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 4은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 5a 내지 도 5o는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다."}
