---
layout: mypost
title: AMD PowerOn
categories: [UEFI基础]
---

## Power On

流程 : AC 上电后 -> CPLD ->BMC/SIO -> power on到 BIOS ->OS

#### Platform Security Processor(PSP)

平台安全处理器(Platform Security Processor，PSP)是一个独立于主流 x86核平台运行的模块化、独立的安全处理器。安全敏感组件在 PSP 上运行，不受 x86内核上运行的commodity或不可信软件的影响。PSP 执行自己的固件并共享系统 BIOS 使用的 SPI 闪存。

> 用来初始化 DRAM 还有basely function before the x86 cores are released.
> The PSP executes AGESA firmware images called "Bootloaders"to initialize the system.

![](2022-07-12-09-15-06-image.png)

#### System Management Unit(SMU)

- 系统管理单元 （SMU） 是 SOC 的子组件，负责在引导和运行时执行各种系统和电源管理任务

- SMU使用两个模块，系统管理控制器（SMU）和平台安全处理器（PSP），以协助完成许多这些任务。

- 在架构层面，PSP被称为MPO，SMU被称为MP1。SMU 不需要软件初始化。成功启动后，SMU 即可开始运行。

###### SMU 功能

- Clocking
  处理器包含多个 PLL 以创建所有必需的时钟信号。SMU 根据当前性能和功率要求控制所有时钟频率。软件不直接控制时钟频率。

- Voltage Control
  处理器包含多个电压域，这些电压域由 SMU 根据电源管理状态（P 状态或 C 状态）进行控制。Serial VID Interface(SVI2)

- Sideband Interface(SBI)
  --Remote Management Interface(SB-RMI)
  --Temperature Sensor Interface(SB-TSI)

- Thermal,Fan Control

- Hot Plug

### ABL (Agesa Bootloaders)

AMD Generic Encapsulated Software Architecture

![](2022-07-12-11-40-09-image.png)

![](2022-07-12-11-47-31-image.png)

![](2022-07-12-14-00-26-image.png)

##### 平台初始化

- 平台安全处理器（PSP）是一种安全处理器，在“Main Core” release之前执行fw image称为“Bootloader”

- Family 17h and 未来的程序支持 AGESA Bootloaders (ABLs)

- ABLs负责初始化"Data Fabric"和"Memory"接口.

- ABLs are delivered as binary images from HYGON

- ABL 通过一种输入数据结构接收平台 BIOS 输入叫 "AGESA PSP Configuration Block"(APCB)。APCB 由平台 BIOS 在build 时创建并存储在 ROM 中,在runtime时可以通过setup选项更新修改.APCB在执行之前被ABL检索

- ABL执行的结果通过称为“AGESA PSP Output Block”（APOB）的输出缓冲器提供.
  
  APOB包含配置结果和错误信息,存储在DRAM中，并由AGESA V9 UDK驱动程序检索
  
  APOB中的信息通过PPIs/Protocols提供给平台BIOS![](2022-07-12-14-26-52-image.png)
  
  ### PCIE DXIO
  
  - 任何 PHY 信道分组只支持一种协议类型{PCle,SATA,Ethernet,SATA Express}
  
  - 16 个信道的 PHY 分组每个信道最多可以有 8 个 PCle RC 端口包含一个power-of-2
    lanes (x1,x2,x4,x8,x16)or a SATA Express port

#### PCIE Training

- DXIO 配置 与 platform layout匹配
  
  - 平台 BIOS 定义了 DXIO 信道的物理配置
  
  - Lanes连到 PCle,SATA,XGBe,GBe
  
  - AGESA组平台配置 "per die"
  
  - AGESA为每个die提供信道配置到 DXIO firmware
  
  - DXIO firmware 匹配映射平台配置的“最佳拟合”
  
  - DXIO firmware 适用 PCle 配置

- DXIO firmware configures and trains DXIO/PCle ports
  
  - 基于平台信息配置PCS/PHY lanes and ports 
  
  - Detect device presence
  
  - Provide device map to AGESA

- DXIO firmware 根据 GPIO 配置应用热插拔设备类型
  
  - Lanes 可能被 PCle and SATA Express复用

- 检测并应用高性能支持(Gen2,Gen3)
  
  - AGESA 提供基于平台请求的性能覆盖 (PSPP,power limits,etc)

#### OptionRom Init

PCI Scan 检测是否带OpRom -> Add Device Path -> Load OpRom Image ->Start OpRom Image 

#### UMC

> 内存控制器，DRAM控制器，每个UMC一个channel

![](2022-07-12-15-30-22-image.png)

#### SPD Switch

SPD_SCL/SDA 切换I2C信号开关 BIOS / BMC ，一般集成到CPLD中了

#### OS Boot

硬盘中有类似\efi \boot.efi 会遍历启动项表
