Name:     BigSDRAMRom
AddrSize: 6
WordSize: 20
Format:   Bin

# Name           Output  Code
# ddrctl         0       0000
# ledbank        1       0001
# swc            2       0010

# Name           Input   Code
# ddrctl:Page0   0       0000
# ddrctl:Ready   1       0001
# swc:Ready      2       0010

# Name           Address Code
# @start         00      0000_0000
# @test0         10      0000_1010
# @test1         20      0001_0100
# @loop          21      0001_0101
# @test2         25      0001_1001
# @test3         31      0001_1111
# @test4         37      0010_0101
# @test5         43      0010_1011

0101_0000_0000_0000_0001 # @start jz @start ddrctl:Ready
0001_0000_0001_0010_0011 #        ci ddrctl:la0 23h
0001_0000_0010_0100_0100 #        ci ddrctl:la1 44h
0001_0000_0011_1000_0010 #        ci ddrctl:la2 82h
0001_0000_0100_0000_0000 #        ci ddrctl:la3 00h
0001_0000_0101_0111_0110 #        ci ddrctl:ld0 76h
0001_0000_0110_0000_0000 #        ci ddrctl:ld1 00h
0001_0000_0111_0000_0000 #        ci ddrctl:ld2 00h
0001_0000_1000_0000_0000 #        ci ddrctl:ld3 00h
0001_0000_1010_0000_0000 #        ci ddrctl:wrp
0101_0000_1010_0000_0001 # @test0 jz @test0 ddrctl:Ready
0001_0000_0101_0000_0000 #        ci ddrctl:ld0 00h
0001_0000_1001_0000_0000 #        ci ddrctl:rdp
0101_0000_1101_0000_0001 # @test1 jz @test1 ddrctl:Ready
0010_0001_0001_0000_0000 #        cr ledbank:ldi ddrctl:Page0
0001_0010_0110_0000_0000 # @test2 ci swc:ccu
0101_0001_0000_0000_0010 #        jz @test2 pushbtn:Status
0001_0000_0001_1000_1000 #        ci ddrctl:la0 88h
0001_0000_0010_0100_0010 #        ci ddrctl:la1 42h
0001_0000_0011_0011_0010 #        ci ddrctl:la2 32h
0001_0000_0100_0000_0000 #        ci ddrctl:la3 00h
0001_0000_0101_1000_0011 #        ci ddrctl:ld0 83h
0001_0000_0110_0000_0000 #        ci ddrctl:ld1 00h
0001_0000_0111_0000_0000 #        ci ddrctl:ld2 00h
0001_0000_1000_0000_0000 #        ci ddrctl:ld3 00h
0001_0000_1010_0000_0000 #        ci ddrctl:wrp
0101_0001_1010_0000_0001 # @test3 jz @test3 ddrctl:Ready
0001_0000_0101_0000_0000 #        ci ddrctl:ld0 00h
0001_0000_1001_0000_0000 #        ci ddrctl:rdp
0101_0001_1101_0000_0001 # @test4 jz @test4 ddrctl:Ready
0010_0001_0001_0000_0000 #        cr ledbank:ldi ddrctl:Page0
0001_0010_0110_0000_0000 # @test5 ci swc:ccu
0101_0010_0000_0000_0010 #        jz @test5 pushtbn:Status
0001_0000_0001_0010_0011 #        ci ddrctl:la0 23h
0001_0000_0010_0100_0100 #        ci ddrctl:la1 44h
0001_0000_0011_1000_0010 #        ci ddrctl:la2 82h
0001_0000_0100_0000_0000 #        ci ddrctl:la3 00h
0001_0000_1001_0000_0000 #        ci ddrctl:rdp
0101_0010_0110_0000_0001 # @test6 jz @test6 ddrctl:Ready
0010_0001_0001_0000_0000 #        cr ledbank:ldi ddrctl:Page0
0000_0001_1001_0000_0001 #        ci ledbank:ld7 1
0001_0010_0110_0000_0000 # @test7 ci swc:ccu
0101_0010_1010_0000_0010 #        jz @test7 pushtbn:Status
0001_0000_0001_1000_1000 #        ci ddrctl:la0 88h
0001_0000_0010_0100_0010 #        ci ddrctl:la1 42h
0001_0000_0011_0011_0010 #        ci ddrctl:la2 32h
0001_0000_0100_0000_0000 #        ci ddrctl:la3 00h
0001_0000_1001_0000_0000 #        ci ddrctl:rdp
0101_0011_0000_0000_0001 # @test8 jz @test8 ddrctl:Ready
0010_0001_0001_0000_0000 #        cr ledbank:ldi ddrctl:Page0
0000_0001_1001_0000_0000 #        ci ledbank:ld7 0
0011_0001_1111_0000_0000 #        ji @test5
