<?xml version="1.0" encoding="UTF-8"?><SDODE LA="D"><DP N="1"/><P ID="0001" ALIGN="LEFT"> xmlfulltext 简体中文网页 Halbleiterbauelemente in einem Waferverbund, bei dem die Bauelemente mit <BR/>einem Rahmen über jeweils einer Halterung verbunden und aus demselben <BR/>Siliziumwafer herausgearbeitet sind. Die Erfindung betrifft außerdem ein <BR/>Verfahren zur Herstellung von Halbleiterbauelementen in einem derartigen <BR/>Waferverbund. </P><P ID="0002" ALIGN="LEFT">Bei der Herstellung von Halbleiterbauelementen aus einem Siliziumwafer ((100)-Siliziumwafer) <BR/>werden die einzelnen Bauelemente zusammen mit einem Rahmen <BR/>und einer Halterung, die das Bauelement mit dem Rahmen verbindet, aus ein und <BR/>demselben Siliziumwafer herausgearbeitet. Die Halterung besteht dabei aus <BR/>einem Balken, der sich quer über das Bauelement erstreckt und beidseitig an <BR/>dem Rahmen fixiert ist. Die Herstellung dieser Balken, die einzig und allein der <BR/>Fixierung der Bauelemente an dem Rahmen dienen, erfolgt durch <BR/>photolithographische Strukturierung der Wafervorderseite mit anschließenden <BR/>trocken- oder nasschemischen Ätzprozessen zur Formgebung. Das Freilegen der <BR/>Bauelemente und des Rahmens, d.h. die Trennung der Bauelemente vom <BR/>Rahmen, erfolgt durch photolithographische Strukturierung der Wafervorderseite <BR/>und/oder der Waferrückseite mit anschließenden trocken- oder nasschemischen <BR/>Ätzprozessen zur Formgebung. Das Bauelement selbst wird dann aus dem <DP N="2"/> <BR/>Rahmen durch Ausüben von Druck auf das Bauelement, bis es zum <BR/>Durchbrechen des Balkens kommt, herausgebrochen. Alternativ kann der Balken <BR/>auch durch Torsionsbelastung durchgebrochen werden, in dem das Bauelement <BR/>aus der Waferebene herausgedreht wird. </P><P ID="0003" ALIGN="LEFT">Bei dieser Art der Herstellung der Halbleiterbauelemente erfolgt die Herstellung <BR/>der Balken von der Wafervorderseite, so dass alle Herstellungs- und <BR/>Bearbeitungsprozesse des Halbleiterbauelements auf den Herstellungsprozess <BR/>für die Balken abgestimmt sein müssen. Dadurch besteht eine starke <BR/>Abhängigkeit zwischen Herstellung der Balken und Prozessierung des <BR/>Halbleiterbauelements. In der Regel gibt es keine kristallographisch bevorzugten <BR/>Bruchkanten, da diese zusätzliche Prozessschritte erforderlich machen. Damit <BR/>entstehen beim Herausbrechen nicht reproduzierbare Bruchkanten an den <BR/>Balken oder die Balken splittern beim Herausbrechen des Halbleiterbauelements, <BR/>wobei diese Splitter zur Beschädigung des Halbleiterbauelements führen können. <BR/>Ein weiterer Nachteil ist darin zu sehen, dass die Dicke der Balken üblicherweise <BR/>durch zeitkontrolliertes Ätzen beim Freilegen der Halbleiterbauelemente definiert <BR/>werden muss. </P><P ID="0004" ALIGN="LEFT">Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, eine Möglichkeit <BR/>vorzuschlagen, mit der die vorstehend erwähnten Nachteile beseitigt werden. </P><P ID="0005" ALIGN="LEFT">Diese Aufgabe wird erfindungsgemäß durch die Halbleiterbauelemente in einem <BR/>Waferverbund mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren <BR/>zur Herstellung von Halbleiterbauelementen mit den Merkmalen des Anspruchs 5 <BR/>gelöst. Weitere vorteilhafte Ausgestaltungen sind den jeweiligen rückbezogenen <BR/>Unteransprüchen zu entnehmen. </P><P ID="0006" ALIGN="LEFT">Danach weisen die Halbleiterbauelemente in einem Waferverbund eine <BR/>Halterung auf, die einseitig das jeweilige Bauelement mit dem Rahmen verbindet <BR/>und eine Sollbruchstelle besitzt. Grundsätzlich kann diese Sollbruchstelle <DP N="3"/> <BR/>verschiedenartig in Form einer Materialverdünnung im Bereich der Halterung <BR/>ausgebildet sein. Vorteilhafterweise wird die Sollbruchstelle durch eine Grube <BR/>zwischen dem Rahmen und dem Bauelement gebildet, die vorzugsweise V-förmig <BR/>ausgebildet ist. Gemäß einer bevorzugten Ausführungsform stellen die Fläche <BR/>der V-Grube (111)-Kristallebenen dar. Gemäß dem Verfahren erfolgt die <BR/>Herstellung einer einseitigen Halterung, die jeweils das Bauelement mit dem <BR/>Rahmen verbindet durch photolithographische Strukturierung der Waferrückseite <BR/>mit und anschließendem Ätzen einer Grube in einem Bereich, in dem der <BR/>Rahmen eine Verdickung aufweist. Das Freilegen der Bauelemente und des <BR/>Rahmens erfolgt durch photolithographische Strukturierung der Wafervorderseite <BR/>und/oder -rückseite mit anschließenden trocken- oder nasschemischen <BR/>Ätzprozessen zur Formgebung. Bei geschickter Wahl der Prozesssequenz kann <BR/>das Freilegen zeitgleich mit der Herstellung der Halterung erfolgen. </P><P ID="0007" ALIGN="LEFT">Das Herstellen der Sollbruchstelle kann grundsätzlich durch einen bekannten <BR/>Ätzvorgang hergestellt werden, wobei gemäß einer bevorzugten Ausbildung des <BR/>Verfahrens die V-Grube durch nasschemisches anisotropes Ätzen hergestellt <BR/>wird. </P><P ID="0008" ALIGN="LEFT">Der letzte der drei vorstehend erwähnten Verfahrensschritte betreffend das <BR/>Freilegen entspricht den auch beim Stand der Technik angewendeten <BR/>Maßnahmen und ist allgemein bekannt. Jedoch erfolgt die lithographische <BR/>Strukturierung der einseitigen Halterung von der Waferrückseite. Damit ist die <BR/>Herstellung der Halterung vollkommen unabhängig von der Prozessierung der <BR/>Wafervorderseite. Durch die Schnittkante der zusammenlaufenden <BR/>kristallographischen (111 )-Ebenen der V-Grube gemäß einer bevorzugten <BR/>Ausbildung wird eine Sollbruchkante definiert. Durch die Ausübung von Druck auf <BR/>das Bauelement kommt es zu dessen Verkippung und damit zum Herausbrechen <BR/>des Halbleiterbauelements aus dem Rahmen entlang der Sollbruchkante. Damit <BR/>entsteht eine definierte Bruchkante. Ein Splittern des Siliziumkristalls wird <DP N="4"/> <BR/>deutlich reduziert, wenn nicht sogar vermieden. Die Gefahr der Schädigung des <BR/>Bauelements beim Herausbrechen wird damit ebenfalls deutlich reduziert. </P><P ID="0009" ALIGN="LEFT">Beim Zusammentreffen der beiden Flächen der V-Grube stoppt die Tiefenätzung <BR/>auf Grund der kristallographischen Eigenschaften des Siliziums. Dadurch ist bei <BR/>der Herstellung eine sehr einfache und zeitunabhängige Kontrolle der Dicke der <BR/>Sollbruchstelle zu realisieren. </P><P ID="0010" ALIGN="LEFT">Grundsätzlich ist es auch denkbar, die vorstehend beschriebene Halterung an <BR/>mehreren Seiten, beispielsweise beidseitig des Halbleiterbauelements gemäß <BR/>dem Stand der Technik vorzusehen, wobei dann jedoch die vorstehend <BR/>beschriebenen Vorteile hinsichtlich des Herausbrechens des Halbleiterbauelements <BR/>nicht mehr in der vorstehend beschriebenen Art und Weise zutreffen, <BR/>so dass es dann auch wieder zu Schädigungen des Halbleiterbauelements <BR/>kommen kann. </P><P ID="0011" ALIGN="LEFT">Mit dem Verfahren wird eine kostengünstige und mit geringerem Ausschuss <BR/>einhergehende Möglichkeit zur Herstellung von Halbleiterbauelemente in einem <BR/>Waferverbund angegeben. </P><P ID="0012" ALIGN="LEFT">Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in <BR/>Verbindung mit den begleitenden Zeichnungen näher erläutert. Es stellen dar: <DL TSIZE="7" COMPACT="COMPACT"><DT>Figur 1</DT><DD>die Draufsicht auf ein Halbleiterbauelement im Waferverbund <BR/>gemäß dem Stand der Technik; </DD><DT>Figur 2</DT><DD>die Draufsicht auf ein Halbleiterbauelement im Waferverbund <BR/>gemäß der Erfindung und </DD><DT>Figur 3</DT><DD>ein Ausführungsbeispiel zur Herstellung der Halterung eines <BR/>Halbleiterbauelements im Waferverbund gemäß der Erfindung mit <BR/>den einzelnen dazu notwendigen Prozessschritten. </DD></DL><DP N="5"/></P><P ID="0013" ALIGN="LEFT">Figur 1 zeigt den Ausschnitt aus einem nicht dargestellten Siliziumwafer mit <BR/>einem Rahmen 1, in dem das Halbleiterbauelement 2 befestigt ist. Das Halbleiterbauelement <BR/>2 wird über einen Balken 3 mit dem Rahmen verbunden. In der <BR/>vergrößerten Ansicht ist erkennbar, dass der Balken 3 den Rahmen 1 und das <BR/>Halbleiterbauelement 2 über eine gewisse Strecke verbindet, d.h. Halbleiterelement <BR/>2 und Rahmen 1 sind voneinander beabstandet. </P><P ID="0014" ALIGN="LEFT">Die Figur 2 zeigt eine Anordnung entsprechend der Figur 1, wobei die <BR/>Herstellung des Halbleiterbauelements 2 in dem Rahmen 1 nach dem Verfahren <BR/>gemäß der Erfindung erfolgt ist. Das Halbleiterbauelement 2 ist einseitig über <BR/>eine Halterung 4 verbunden. Die Halterung 4 umfasst in diesem Bereich eine <BR/>Verdickung 5 des Rahmens 1, so dass die Verdickung 5 direkt an das <BR/>Halbleiterbauelement 2 angrenzt. Wie aus der vergrößerten Darstellung in der <BR/>Figur 2 ersichtlich, ist zwischen der Verdickung 5 der Halterung 4 und dem <BR/>Halbleiterbauelement 2 eine V-Grube 6 angeordnet, deren Flächen im Silizium so <BR/>zusammentreffen, dass eine Restwandstärke mit der Dicke d übrig bleibt. Wie <BR/>vorstehend bereits erwähnt, wird die Tiefenätzung auf Grund der <BR/>kristallographischen Eigenschaften des Siliziums und der Tatsache, dass die <BR/>Flächen (111)-Kristallebenen darstellen, gestoppt. Damit kann die Sollbruchstelle <BR/>definiert hergestellt werden. </P><P ID="0015" ALIGN="LEFT">Die Figuren 3A bis 3E erläutern die einzelnen Prozessschritte zur Herstellung <BR/>einer Halterung für Halbleiterbauelemente im Waferverbund gemäss der <BR/>Erfindung. In diesem speziellen Ausführungsbeispiel wird davon ausgegangen, <BR/>dass die Prozessierung des Bauelementes von der Vorderseite bereits <BR/>abgeschlossen ist. In diesem Fall kann das Freilegen des Bauelementes <BR/>zusammen mit der Herstellung der Haltevorrichtung erfolgen. Dies bedeutet, dass <BR/>zusätzliche Prozessschritte zum Freilegen des Bauelementes entfallen. </P><P ID="0016" ALIGN="LEFT">Figur 3 A zeigt einen (100) Siliziumwafer 11 auf dessen Vorderseite (entspricht <BR/>der Oberseite der Abbildung) sich die aktive Fläche des Bauelementes oder <DP N="6"/> <BR/>Sensors befinden soll. Dieser Siliziumwafer 11 wird von beiden Seiten mit einer <BR/>Maskierschicht 12 bedeckt. Dies kann beispielsweise eine durch Oxidation <BR/>erzeugte Siliziumoxidschicht, oder eine durch Abscheidung aus der Gasphase <BR/>erzeugte Siliziumnitridschicht sein. Im Allgemeinen muss es sich um Schichten <BR/>handeln, die als Ätzmaske für anisotropes Siliziumätzen geeignet sind. </P><P ID="0017" ALIGN="LEFT">Anschließend wird, wie in Figur 3B dargestellt, auf die Rückseite des <BR/>Siliziumwafers 11 ein photosensitiver Lack 13 aufgebracht. In diesen Lack 13 <BR/>wird durch photolithographische Strukturierung die Maske zur Herstellung der <BR/>Halterung 4 übertragen. Anschließend wird auf die Wafervorderseite 7 zum <BR/>Schutz derselben ebenfalls ein Lack 13 aufgebracht, der nicht strukturiert wird. <BR/>Dabei kann auch ein anderer als der auf die Waferrückseite 8 aufgebrachte Lack <BR/>verwendet werden. </P><P ID="0018" ALIGN="LEFT">Figur 3C zeigt den nächsten Schritt, in dem die in den Photolack 13 übertragene <BR/>Maskenstruktur durch nass- oder trockenchemische Ätztechniken in die <BR/>Maskierschicht 12 auf der Waferrückseite 8 übertragen wird. Besteht die <BR/>Maskierschicht aus Siliziumoxid oder Siliziumnitrid kann dies durch Ätzen in <BR/>verdünnter Flusssäure erfolgen. </P><P ID="0019" ALIGN="LEFT">Anschließend wird von beiden Seiten des Siliziumwafers 11 der Photolack 13 <BR/>wieder entfernt. Dies kann beispielsweise in einem Lösungsmittel wie Aceton <BR/>erfolgen. Um Lackreste vollständig zu entfernen kann nachfolgend eine <BR/>Reinigung in einem erhitzten Gemisch aus Schwefelsäure und <BR/>Wasserstoffperoxid erfolgen. Durch einen nachfolgenden anisotropen <BR/>Siliziumätzschritt, der beispielsweise in verdünnter, erhitzter <BR/>Kaliumhydroxidlösung stattfinden kann, wird eine V-Grube 6 in den Siliziumwafer <BR/>11 geätzt. Die Begrenzungsflächen dieser V-Grube 6 stellen dabei (111)-Kristallebenen <BR/>des Siliziums dar. Die Tiefenätzung stoppt beim Zusammentreffen <BR/>der beiden (111)-Kristallebenen automatisch. Dies ist in Figur 3D dargestellt. <DP N="7"/></P><P ID="0020" ALIGN="LEFT">Figur 3E zeigt eine Aufsicht auf die Rückseite des Siliziumwafers 11 nach <BR/>Abschluss des anisotropen Siliziumätzens. Die zur Herstellung einer Halterung 4 <BR/>gemäss der Erfindung notwendige Form der Ätzmaske 12 ist ebenfalls aus dieser <BR/>Abbildung ersichtlich. Die auf der Wafervorderseite 7 befindliche Ätzmaskierung <BR/>ist in dieser Figur nicht dargestellt. </P><P ID="0021" ALIGN="LEFT">Abschließend werden die Ätzmaskierungen 12 auf der Vorder- und Rückseite des <BR/>Siliziumwafers 11 wieder entfernt. Bestehen diese Maskierschichten aus <BR/>Siliziumoxid oder Siliziumnitrid kann dies erneut durch Ätzen in verdünnter <BR/>Flusssäure erfolgen. Bei einem Siliziumätzschritt ausreichender Dauer besteht <BR/>lediglich im Bereich der erzeugten Verdickung 5 des Rahmens 1 noch Kontakt <BR/>zwischen Bauelement 2 und Rahmen 1. Ansonsten ist das Bauelement 2 <BR/>vollständig vom Rahmen 1 getrennt (siehe Figur 2). </P></SDODE>