针对 DDR 的 PCB 信号 完整性 设计 方法 本发明 公开 了 一种 针对 DDR 的 PCB 信号 完整性 设计 方法 ， 从 以下 几个 方面 对 DDR2 和 DDR3 的 PCB 信号 完整性 进行 优化 设计 ： ( 1 ) PCB 的 叠层 和 阻抗 ； ( 2 ) 互联 通路 拓扑 ； ( 3 ) 时延 的 匹配 。 本发明 通过 PCB 叠层 、 阻抗 、 互联 拓扑 、 时延 匹配 等 方面 对 DDR 的 信号 质量 影响 因素 进行 深入 剖析 ， 经过 优化 设计 ， 提高 了 信号 的 余量 ， 增强 了 其 抗干扰能力 。 
