# struttura fisica di un calcolatore

la cu risiede su un circuito srampato chiamato scheda madre.

essa contiene:
* **bus**
* integrati per il controllo dei bus (bridge e chipset)
* circuiti di controllo con connessioni alle periferiche
* alcuni connettori
    * memorie (moduli dimm)
    * controllori (schede video, schede di rete)
    * collegamento ai dischi (magnetici ed ottici)
    * alimentazione (piuttosto complicata da progettare perché causa disturbi)
* altri componenti elettroniche (resistori, condensatori, ...)

la cpu comunica son un dispositivo chiamato bus cotroller che gestisce il bus dove sono collegati i dispositici i/o, ed un accesso alla memoria privilegiato per il DMA

più realisticamente abbiamo un bridge che gestisce più bus diversi dedicati, ad esempio riserva un buss alla scheda video (agp), uno ai dischi (atapi), ed un bus pci per gli altri dispositivi

i computer moderni usano, invece, il pcie (pci express) che si comporta più come un'architettura di rete, abbiamo una root complex ce collega le porte che possono essere collegati dispositivi pcie o anche degli switch o dei bridge per collegare altri bus. oltre ad un collegamento con la memoria principale

---
---
## bus

insieme ci collegamenti tra due o più dispositivi

* economico: molti dispositivi usano lo stesso bus
    * deve gestire più dispositivi, se uno scrive sul bus gli altri possono al massimo leggere, ma non scrivere
* flessibile: è facile aggiungere altri dispositivi

cpu, memorie, disppsitivi e controllori sono collegati con un complesso sistema di bus

per migliorare le prestazioni e gestire dispositivi che lavorano a velocità diverse si usano più bus per avere parallellismo

---
---
## protocolli

oltre al collegamento fisico un bus è caratterizzato da un insieme di regole di comunicasione (protocolli)

* bus privati: cpu, cpu-memoria
* pubblici cpu-i/o, bus esterni

---
---
## caratteristiche fisiche di un bus

la realizzazione fisica prevede un insiemed i collegamenti  che possono essere:
* interni ad un circuiti integrato: (cpu) tracce di alluminio o rame
* su circuiti stampati: (motherboard) tracce di rame
* esterni: (mouse) cavi schermati

la schetmatura differenziale è necessaria per diminuire i circuiti, per diminuirla si usano cavi coassiali o coppie intrecciate

---
---
## connessione dei dispositivi

ci sono più dispositivi sula stessa connesione, ma solo un dispositivo deve inviare il segnale (escluse interferenze)

per non forzare i valori scritti sul buffer si usano:
* dispositivi tristati: buffer invertenti,
* open-collector: wired or

c'è necessità di amplificare il segnale del bus per compensare la distanza dei dispositivi

---
---
## frequenza del bus

quante volte in un secondo si può commutare un dato nel successivo

se aumenta la frequenza aumentano le prestazioni

teoricamente $frequenza(hz)*dati.per.commutazione(bit)=banda.passante(bit/sec)$

---
---
## bus skew

limiti fisici all'aumento della frequenza e alla diminuzione della potenza assorbita:

* le trasmissioni a bassa tensione sonopiù esposte a interferenze
* ad alta frequenza i ritardi di propagasione diventao significativi

bus skew: segnali su linee diverse sono recapitati in tempi diversi, segnali alineati in partenza vengono recapitati non allineati.
nelle tecnologia attuali si ha raggiunto un bus skew di circa 1 ns, e non si riesce a superare

il periodo (1/frequenza) deve essere maggiore del bus skew: limite massimo di frequenza

---
---
## tipologia di informazioni

in un bus si riconoscono tipicamente tre tipi di linee:
* linee di dati
* linee di indirizzo
* linee di controllo

aggiornare il bus rchiede di aggiungere linee, si presena il problema della retrocompatibilità

esempio:

    8088: aveva 20 linee di dati e delle lnee di controllo.

    286: ha aggiunto alle 20 linee 4 linee di indirizzo e delle linee di controllo invece che aumentare le linee di dati a 24.

    386: 20 linee dati, 4 di indirizzo, altre 4 di indirizzo, 3 gruppi di controllo.

---
---
## codici di correzione degli errori

una comunicazione via bus è esposta ad errori

* bus paralleli: utilizzano codici di parità (di solito correggono errore singolo)
* bus seriali, codici di controllo aggiunti in coda ad ogni pacchetto (spesso correggono errore multiplo)

---
---
## protocolli di comunicazione

una transazione sul bus prevede le seguenti fasi:
* un dispositovo prende controllo del bus
* invia una richiesta di comunicazione a un secondo dispositivo
* la richiesta viene soddisfatta
* il bus è liberato

### master slave

il dispositivo che prende il controllo del bus è il master

il dispositivo che risponde è detto slave

in ogni transazione un dispositivo può essere a volte master o slave

---
### arbitraggio

il bus è responsabile della scelta master slave

meccanismi:
* **centralizzato**: un circuito fa da arbitro, i dispositivi chiedono a lui l'accesso
* **decentralizzato**:nessun arbitro, si usa un protocollo distribuito tra i dispositivi

criteri:
TODO

---
### daisy chain

un arbitro gestisce due linee di richieste e di grant

tutti i dispositivi hanno una linea pubblica per richiedere l'accesso al bus.
ed una linea in serie che attraversa un dispositivo alla volta per garantire l'accesso

i dispositivi sono ordinati in una gerarchia di priorità

si possono aggiungere livelli di priorità aumentando le linee del bus

esempio di protocollo:
* richiesta del bus attraverso la linea
* se il bus è libero l'arbitro emette un token che asserisce la linea di concessione
* il token transita fino al dispositivo che lo ha richiesto

---
### PCI

ogni dispositivo ha due linee collegate all'arbitro

* costoso: due linee per dispositivo
* flessibile: l'arbitro ha pieno controllo

---
### arbitraggio decentralizzato

simile al daisy chain ma senza arbitro

tre linee per comandi: busy, grant, request

* il bus  disponibie se la linea busy non è asserita
* i dispositivi che vogliono comunicare disattiva il grant ai dispositivi alla sua destra
* solo il dispositivo che ha il grant asserito può comunicare

---
### transazione sincrona e asincrona

* un bus sincrono prevede un segnale di clocj che regola lo scambio dei dati
* un bus asincrono non ha segnale di clock

#### bus sincroni

il clock vincola i tempi di risposta

* protocollo più semplice
* più rigido

inadatto a collegare dispositivi con velocità diverse

#### bus asincroni

nessun clock, ci si sincronizza con handshacking

* più flessibile
* necessita protocolli più complessi

#### tranzazioni su cicli di bus

durante una transazione su bus possono verificarsi diverse situazioni:
* read-write
* read-modify-write (lettura e immediata riscrittura)
* interrup: (richiesta del vettore di interrupt)
* wait (attesa)