============================================================
  Generated by:           Genus(TM) Synthesis Solution 19.12-s121_1
  Generated on:           Dec 06 2024  01:00:48 am
  Module:                 mesi_isc
  Operating conditions:   _nominal_ (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

-------------------------------------------------------------------------------
Inputs without external driver/transition

The following primary inputs have no external driver or input transition set.   
As a result the transition on the ports will be assumed as zero. The            
'external_driver' attribute is used to add and external driver or the           
'fixed_slew' attribute to add an external transition.                           

port:mesi_isc/cbus_ack0_i
port:mesi_isc/cbus_ack1_i
port:mesi_isc/cbus_ack2_i
port:mesi_isc/cbus_ack3_i
port:mesi_isc/mbus_addr0_i[0]
port:mesi_isc/mbus_addr0_i[10]
port:mesi_isc/mbus_addr0_i[11]
port:mesi_isc/mbus_addr0_i[12]
port:mesi_isc/mbus_addr0_i[13]
port:mesi_isc/mbus_addr0_i[14]
port:mesi_isc/mbus_addr0_i[15]
port:mesi_isc/mbus_addr0_i[16]
port:mesi_isc/mbus_addr0_i[17]
port:mesi_isc/mbus_addr0_i[18]
port:mesi_isc/mbus_addr0_i[19]
port:mesi_isc/mbus_addr0_i[1]
port:mesi_isc/mbus_addr0_i[20]
port:mesi_isc/mbus_addr0_i[21]
port:mesi_isc/mbus_addr0_i[22]
port:mesi_isc/mbus_addr0_i[23]
port:mesi_isc/mbus_addr0_i[24]
port:mesi_isc/mbus_addr0_i[25]
port:mesi_isc/mbus_addr0_i[26]
port:mesi_isc/mbus_addr0_i[27]
port:mesi_isc/mbus_addr0_i[28]
port:mesi_isc/mbus_addr0_i[29]
port:mesi_isc/mbus_addr0_i[2]
port:mesi_isc/mbus_addr0_i[30]
port:mesi_isc/mbus_addr0_i[31]
port:mesi_isc/mbus_addr0_i[3]
port:mesi_isc/mbus_addr0_i[4]
port:mesi_isc/mbus_addr0_i[5]
port:mesi_isc/mbus_addr0_i[6]
port:mesi_isc/mbus_addr0_i[7]
port:mesi_isc/mbus_addr0_i[8]
port:mesi_isc/mbus_addr0_i[9]
port:mesi_isc/mbus_addr1_i[0]
port:mesi_isc/mbus_addr1_i[10]
port:mesi_isc/mbus_addr1_i[11]
port:mesi_isc/mbus_addr1_i[12]
port:mesi_isc/mbus_addr1_i[13]
port:mesi_isc/mbus_addr1_i[14]
port:mesi_isc/mbus_addr1_i[15]
port:mesi_isc/mbus_addr1_i[16]
port:mesi_isc/mbus_addr1_i[17]
port:mesi_isc/mbus_addr1_i[18]
port:mesi_isc/mbus_addr1_i[19]
port:mesi_isc/mbus_addr1_i[1]
port:mesi_isc/mbus_addr1_i[20]
port:mesi_isc/mbus_addr1_i[21]
port:mesi_isc/mbus_addr1_i[22]
port:mesi_isc/mbus_addr1_i[23]
port:mesi_isc/mbus_addr1_i[24]
port:mesi_isc/mbus_addr1_i[25]
port:mesi_isc/mbus_addr1_i[26]
port:mesi_isc/mbus_addr1_i[27]
port:mesi_isc/mbus_addr1_i[28]
port:mesi_isc/mbus_addr1_i[29]
port:mesi_isc/mbus_addr1_i[2]
port:mesi_isc/mbus_addr1_i[30]
port:mesi_isc/mbus_addr1_i[31]
port:mesi_isc/mbus_addr1_i[3]
port:mesi_isc/mbus_addr1_i[4]
port:mesi_isc/mbus_addr1_i[5]
port:mesi_isc/mbus_addr1_i[6]
port:mesi_isc/mbus_addr1_i[7]
port:mesi_isc/mbus_addr1_i[8]
port:mesi_isc/mbus_addr1_i[9]
port:mesi_isc/mbus_addr2_i[0]
port:mesi_isc/mbus_addr2_i[10]
port:mesi_isc/mbus_addr2_i[11]
port:mesi_isc/mbus_addr2_i[12]
port:mesi_isc/mbus_addr2_i[13]
port:mesi_isc/mbus_addr2_i[14]
port:mesi_isc/mbus_addr2_i[15]
port:mesi_isc/mbus_addr2_i[16]
port:mesi_isc/mbus_addr2_i[17]
port:mesi_isc/mbus_addr2_i[18]
port:mesi_isc/mbus_addr2_i[19]
port:mesi_isc/mbus_addr2_i[1]
port:mesi_isc/mbus_addr2_i[20]
port:mesi_isc/mbus_addr2_i[21]
port:mesi_isc/mbus_addr2_i[22]
port:mesi_isc/mbus_addr2_i[23]
port:mesi_isc/mbus_addr2_i[24]
port:mesi_isc/mbus_addr2_i[25]
port:mesi_isc/mbus_addr2_i[26]
port:mesi_isc/mbus_addr2_i[27]
port:mesi_isc/mbus_addr2_i[28]
port:mesi_isc/mbus_addr2_i[29]
port:mesi_isc/mbus_addr2_i[2]
port:mesi_isc/mbus_addr2_i[30]
port:mesi_isc/mbus_addr2_i[31]
port:mesi_isc/mbus_addr2_i[3]
port:mesi_isc/mbus_addr2_i[4]
port:mesi_isc/mbus_addr2_i[5]
port:mesi_isc/mbus_addr2_i[6]
port:mesi_isc/mbus_addr2_i[7]
port:mesi_isc/mbus_addr2_i[8]
port:mesi_isc/mbus_addr2_i[9]
port:mesi_isc/mbus_addr3_i[0]
port:mesi_isc/mbus_addr3_i[10]
port:mesi_isc/mbus_addr3_i[11]
port:mesi_isc/mbus_addr3_i[12]
port:mesi_isc/mbus_addr3_i[13]
port:mesi_isc/mbus_addr3_i[14]
port:mesi_isc/mbus_addr3_i[15]
port:mesi_isc/mbus_addr3_i[16]
port:mesi_isc/mbus_addr3_i[17]
port:mesi_isc/mbus_addr3_i[18]
port:mesi_isc/mbus_addr3_i[19]
port:mesi_isc/mbus_addr3_i[1]
port:mesi_isc/mbus_addr3_i[20]
port:mesi_isc/mbus_addr3_i[21]
port:mesi_isc/mbus_addr3_i[22]
port:mesi_isc/mbus_addr3_i[23]
port:mesi_isc/mbus_addr3_i[24]
port:mesi_isc/mbus_addr3_i[25]
port:mesi_isc/mbus_addr3_i[26]
port:mesi_isc/mbus_addr3_i[27]
port:mesi_isc/mbus_addr3_i[28]
port:mesi_isc/mbus_addr3_i[29]
port:mesi_isc/mbus_addr3_i[2]
port:mesi_isc/mbus_addr3_i[30]
port:mesi_isc/mbus_addr3_i[31]
port:mesi_isc/mbus_addr3_i[3]
port:mesi_isc/mbus_addr3_i[4]
port:mesi_isc/mbus_addr3_i[5]
port:mesi_isc/mbus_addr3_i[6]
port:mesi_isc/mbus_addr3_i[7]
port:mesi_isc/mbus_addr3_i[8]
port:mesi_isc/mbus_addr3_i[9]
port:mesi_isc/mbus_cmd0_i[0]
port:mesi_isc/mbus_cmd0_i[1]
port:mesi_isc/mbus_cmd0_i[2]
port:mesi_isc/mbus_cmd1_i[0]
port:mesi_isc/mbus_cmd1_i[1]
port:mesi_isc/mbus_cmd1_i[2]
port:mesi_isc/mbus_cmd2_i[0]
port:mesi_isc/mbus_cmd2_i[1]
port:mesi_isc/mbus_cmd2_i[2]
port:mesi_isc/mbus_cmd3_i[0]
port:mesi_isc/mbus_cmd3_i[1]
port:mesi_isc/mbus_cmd3_i[2]
port:mesi_isc/rst
-------------------------------------------------------------------------------


Lint summary
 Unconnected/logic driven clocks                                  0
 Sequential data pins driven by a clock signal                    0
 Sequential clock pins without clock waveform                     0
 Sequential clock pins with multiple clock waveforms              0
 Generated clocks without clock waveform                          0
 Generated clocks with incompatible options                       0
 Generated clocks with multi-master clock                         0
 Paths constrained with different clocks                          0
 Loop-breaking cells for combinational feedback                   0
 Nets with multiple drivers                                       0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Pins/ports with conflicting case constants                       0
 Inputs without clocked external delays                           0
 Outputs without clocked external delays                          0
 Inputs without external driver/transition                      145
 Outputs without external load                                    0
 Exceptions with invalid timing start-/endpoints                  0

                                                  Total:        145

