// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright (c) 2019 Amlogic, Inc. All rights reserved.
 */

#include <config.h>
#include <linux/kernel.h>
#ifdef CONFIG_SECURE_POWER_CONTROL
#include <asm/amlogic/arch/pwr_ctrl.h>
#endif
#include <amlogic/media/vout/eDPTX/eDPTX.h>
#include <amlogic/media/vout/eDPTX/DPCD_REG.h>
#include "eDP_regs.h"
#include "eDP_common.h"
#include <linux/delay.h>

#define DPTX_HPD_TIMEOUT        200
#define DPTX_DELAY_AFTER_HPD    200

static void dptx_power_init(struct dptx_drv_s *dptx, uint8_t port, int flag)
{
#ifdef CONFIG_SECURE_POWER_CONTROL
	switch (dptx->data->chip_type) {
#if defined(CONFIG_MESON_T7) || defined(CONFIG_MESON_T7C)
	case eDPTX_CHIP_T7:
		//#define PM_EDP0 48
		//#define PM_EDP1 49
		if (dptx->idx == 0) {
			if (port == 0)
				pwr_ctrl_psci_smc(PM_EDP0, flag);
			else if (port == 1)
				pwr_ctrl_psci_smc(PM_EDP1, flag);
		} else {
			pwr_ctrl_psci_smc(PM_EDP1, flag);
		}
		break;
#endif
#if defined(CONFIG_MESON_A9)
	case eDPTX_CHIP_A9:
		//#define PM_EDP0 48
		//#define PM_EDP1 49
		// if (dptx->idx == 0) {
		// 	if (port == 0)
		// 		pwr_ctrl_psci_smc(PM_EDP0, flag);
		// 	else if (port == 1)
		// 		pwr_ctrl_psci_smc(PM_EDP1, flag);
		// } else {
		// 	pwr_ctrl_psci_smc(PM_EDP1, flag);
		// }
		break;
#endif

	default:
		return;
	}
	DPTX_P_DBG(dptx, port, "power domain %s", flag ? "on" : "off");
#endif
}

void __dptx_update_ctrl_store_args(struct dptx_drv_s *dptx)
{
	uint32_t val0 = 0;

	val0 |= (dptx->vmode_mgr.vmode_sel_idx & 0xff)  << 0;
	val0 |= (dptx->vmode_mgr.vmode_cfmt_sel & 0xf)  << 8;
	val0 |= (dptx->status & DPTX_STA_DISP_ON) ? 1 << 12 : 0;
	val0 |= 1 << 15;
	// val0 = 0xffff;
	dptx_if_reg_store(dptx, 0, val0, 0);

	val0 = 0;
	dptx_if_reg_store_get(dptx, 0, &val0, NULL);
	DPTX_PR(dptx, "if_reg_store=0x%x", val0);
}

void edptx_driver_ready(struct dptx_drv_s *dptx)
{
	uint8_t port;

	if (!(dptx->status & (DPTX_STA_PROBE_DONE))) {
		DPTX_ERR(dptx, "sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	DPTX_PR(dptx, "driver prepare(ver %s)", DPTX_DRV_VERSION);
	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_phy_enable(dptx, port);
		dptx_power_init(dptx, port, 1);
	}

	dptx_venc_enable(dptx, 0);

	edptx_gpio_set(dptx->board_data.edptx_vcc_gpio_name, 1); // gpio DP PWR
	// disp_mdelay(dptx->sink.config->sig.eDP.power_delay);


	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_if_transmitter_init(dptx, port);
	}
	edptx_HPD_pinmux_set(dptx);

	dptx->status |= DPTX_STA_DRV_READY;

}

void dptx_drv_check_HPD(struct dptx_drv_s *dptx)
{
	uint16_t i = 0;
	uint8_t data;

	if (!(dptx->status & (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	if (dptx->panel_data.eDP.hpd_ignore) {
		DPTX_PR(dptx, "ignore HPD[%ums]", dptx->panel_data.eDP.hpd_ignore);
		mdelay(dptx->panel_data.eDP.hpd_ignore);
		dptx->status |= DPTX_STA_HPD_HIGH;
		return;
	}

	while (i < DPTX_HPD_TIMEOUT) {
		data = dptx_if_get_hpd_level(dptx, 0);
		if (data) {
			dptx->status |= DPTX_STA_HPD_HIGH;
			DPTX_PR(dptx, "HPD after %ums", i);
			return;
		}
		mdelay(1);
		i++;
	}

	// DPTX_PR(dptx, "DPTX HPD is LOW");
	// dptx->status &= ~DPTX_STA_HPD_HIGH;
	dptx->status |= DPTX_STA_HPD_HIGH;
}

static void dptx_config_timing_probe(struct dptx_drv_s *dptx)
{
	DPTX_DBG(dptx, "%s ok", __func__);
}

void dptx_drv_start(struct dptx_drv_s *dptx)
{
	struct dptx_vmode_s *dp_vmode = NULL;
	uint8_t port;
	// uint32_t val0 = 0;

	DPTX_PR(dptx, "driver start(ver %s)", DPTX_DRV_VERSION);

	if (!(dptx->status & (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY | DPTX_STA_HPD_HIGH))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		goto dptx_setup_link_fail;
	}

	mdelay(DPTX_DELAY_AFTER_HPD);

	dptx_venc_enable(dptx, 0);
	// dptx_if_path_reset(dptx, 0, DPTX_RESET_VENC);
	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_if_transmitter_init(dptx, port);
		dptx_clk_set_link_clk(dptx, port, DP_LINK_RATE_RBR);

		edptx_set_phy_config(dptx, port, 1); // ?

		// Power up link
		if (dptx_if_aux_write_single(dptx, port, DPCD_SET_POWER, 0x1))
			DPTX_P_ERR(dptx, port, "DPCD SET POWER ERROR");
		mdelay(20);

		// dptx_link_cfg_dft(dptx, port);
		// DP protocol: EDID -> DPCD, Intel: DPCD -> EDID
		if (dptx_DPCD_capability_to_link_cfg(dptx, port))
			DPTX_P_ERR(dptx, port, "DPCD capability detect ERROR");

		dptx_link_policy_maker(dptx, port);
	}


	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		edptx_set_lane_config(dptx, port);
		edptx_set_phy_config(dptx, port, 1); // ?
	}

	__dptx_link_training(dptx);

	if (dptx->panel_data.timing_cnt)
		dptx_config_timing_probe(dptx);
	else
		__dptx_EDID_probe(dptx);

	dptx_vmode_manage(dptx);
	if (dptx->setting.user_vmode_sel)
		dp_vmode = dptx_get_vmode(dptx, dptx->setting.user_vmode_sel);
	if (!dp_vmode)
		dp_vmode = dptx_get_optimum_vmode(dptx);
	if (!dp_vmode) {
		dp_vmode = &DPTX_SafeMode_640x480_vmode;
		DPTX_ERR(dptx, "no vmode to satisfy BW, to safemode 480P");
	}
	dptx_vmode_apply_to_act_timing(dptx, dp_vmode);
	dptx_act_timing_apply(dptx);

	// dptx_if_aux_write_single(dptx, 0, 0x108, 0x1);
	// dptx_if_aux_write_single(dptx, 1, 0x108, 0x1);
	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_if_set_MSA(dptx, port);
		dptx_set_content_protection(dptx, port);
	}

	// dptx_mute_set(dptx, 1);

	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_if_transmitter_output(dptx, port, 1);
	}

	__dptx_update_ctrl_store_args(dptx);

	dptx_venc_enable(dptx, 1);
	mdelay(1);

	dptx->status |= DPTX_STA_LINK_ON;
	DPTX_PR(dptx, "enable main stream[0x%x] video finished", dptx->sink.port_mask);
	return;

dptx_setup_link_fail:
	dp_vmode = &DPTX_SafeMode_640x480_vmode;
	dptx_vmode_apply_to_act_timing(dptx, dp_vmode);
	dptx_act_timing_apply(dptx);
	__dptx_update_ctrl_store_args(dptx);
}

void dptx_drv_disp_on(struct dptx_drv_s *dptx)
{
	if (!(dptx->status &
	      (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY | DPTX_STA_HPD_HIGH | DPTX_STA_LINK_ON))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	//temp, wait bl
	edptx_gpio_set(dptx->board_data.edptx_bl_en_gpio_name, 1);
	edptx_gpio_set(dptx->board_data.edptx_bl_pwm_gpio_name, 1);

	dptx->status |= DPTX_STA_DISP_ON;
}

void dptx_drv_disp_off(struct dptx_drv_s *dptx)
{
	if (!(dptx->status & (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	//temp, wait bl
	edptx_gpio_set(dptx->board_data.edptx_bl_en_gpio_name, 0);
	edptx_gpio_set(dptx->board_data.edptx_bl_pwm_gpio_name, 0);

	mdelay(5);
	dptx_mute_set(dptx, 1);
	mdelay(20);

	dptx->status &= ~DPTX_STA_DISP_ON;
}

void edptx_driver_close(struct dptx_drv_s *dptx)
{
	unsigned char auxdata;
	int ret;
	uint8_t port;

	if (!(dptx->status & (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY))) {
		DPTX_ERR(dptx, "sta=0x%x, not ready", dptx->status);
		return;
	}

	if (!(dptx->status & DPTX_STA_LINK_ON)) {
		DPTX_PR(dptx, "%s done", __func__);
		return;
	}

	// dptx_clear_timing(dptx);
	// Power down link
	auxdata = 0x5;
	// 010b = Set all link to D3 (power-down mode).
	// 101b = Set Main-Link D3, keep AUX block fully powered
	for (port = 3; port > 0; port--) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		ret = dptx_if_aux_write(dptx, port, DPCD_SET_POWER, 1, &auxdata);
		if (ret)
			DPTX_DBG(dptx, "sink power down link failed");
	}
	DPTX_PR(dptx, "disable main stream video");
	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_if_transmitter_output(dptx, port, 0);
		dptx_if_path_reset(dptx, port, DPTX_RESET_ALL);

		// dptx_if_transmitter_output(dptx, port, DPTX_IP_TRANSMITTER_OUTPUT_OFF);
		// dptx_if_path_reset(dptx, port, DPTX_RESET_ALL);
		// dptx_clk_disable_link_clk(dptx, port);
		// dptx_phy_disable(dptx, port);
	}

	// edptx_power_init(dptx, 0, 0);

	edptx_gpio_set(dptx->board_data.edptx_vcc_gpio_name, 0); // gpio eDP PWR
	// dptx->vcc_off_at_ticks = xTaskGetTickCountFrom?ISR();

	dptx->status &= ~DPTX_STA_LINK_ON;
	DPTX_PR(dptx, "%s finished\n", __func__);
}

void dptx_drv_eDP_PSR1_en(struct dptx_drv_s *dptx, uint8_t port_mask, uint8_t en)
{
	uint8_t port;

	if (!(dptx->status &
	      (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY | DPTX_STA_HPD_HIGH | DPTX_STA_LINK_ON))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_eDP_PSR1(dptx, port, en);
	}
}

void dptx_drv_eDP_PSR2_en(struct dptx_drv_s *dptx, uint8_t port_mask, uint8_t en)
{
	uint8_t port;

	if (!(dptx->status &
	      (DPTX_STA_PROBE_DONE | DPTX_STA_DRV_READY | DPTX_STA_HPD_HIGH | DPTX_STA_LINK_ON))) {
		DPTX_ERR(dptx, "DPTX sta=0x%x, not ready for %s", dptx->status, __func__);
		return;
	}

	for (port = 0; port < eDPTX_MAX_PORT; port++) {
		if (!(dptx->sink.port_mask & BIT(port)))
			continue;
		dptx_eDP_PSR2(dptx, port, en);
	}
}
