# FPGA Based UART AI Anomaly Detector ğŸš€

Bu proje, Verilog HDL kullanÄ±larak tasarlanmÄ±ÅŸ, UART Ã¼zerinden gelen verileri analiz eden ve basit bir yapay zeka (Tiny AI) mantÄ±ÄŸÄ±yla anomali tespiti yapan bir donanÄ±m tasarÄ±mÄ±dÄ±r.


## Proje Ã–zellikleri
- **Dil:** Verilog HDL
- **HaberleÅŸme:** UART (9600 Baud, 8N1)
- **Veri GÃ¼venliÄŸi:** FIFO (First-In-First-Out) Buffer yapÄ±sÄ± ile veri kaybÄ± Ã¶nleme.
- **AI MantÄ±ÄŸÄ±:** Gelen sensÃ¶r verisi eÅŸik deÄŸerini (Threshold > 100) aÅŸtÄ±ÄŸÄ±nda otomatik "Anomali" tespiti.
- **DoÄŸrulama:** Self-Checking Testbench ile %100 kod kapsamÄ±.

## ğŸ“‚ Dosya YapÄ±sÄ±
- `rtl/`: Sentezlenebilir donanÄ±m kodlarÄ± (Baud Gen, UART RX/TX, FIFO, AI Controller).
- `tb/`: SimÃ¼lasyon ve doÄŸrulama kodlarÄ± (Testbench).

##  NasÄ±l Ã‡alÄ±ÅŸtÄ±rÄ±lÄ±r?
Proje **Icarus Verilog** kullanÄ±larak test edilmiÅŸtir. AÅŸaÄŸÄ±daki komutlarla simÃ¼lasyonu baÅŸlatabilirsiniz:

```bash
# KodlarÄ± derle
iverilog -o sim.out rtl/*.v tb/tb_uart_ai.v

# SimÃ¼lasyonu Ã§alÄ±ÅŸtÄ±r
vvp sim.out
