CLK_CTL,VAR_0
CLK_DIV,VAR_1
CLK_DIV_1,VAR_2
CLK_DIV_2,VAR_3
CLK_DIV_4,VAR_4
CLK_LOW_FREQ,VAR_5
CLK_SEL,VAR_6
PHASE_NOT_RESET,VAR_7
SD_VPCLK0_CTL,VAR_8
SD_VPCLK1_CTL,VAR_9
SSC_100,VAR_10
SSC_120,VAR_11
SSC_150,VAR_12
SSC_200,VAR_13
SSC_80,VAR_14
STATUS_FAIL,VAR_15
STATUS_SUCCESS,VAR_16
dev_dbg,FUNC_0
rtsx_dev,FUNC_1
rtsx_write_register,FUNC_2
udelay,FUNC_3
switch_normal_clock,FUNC_4
chip,VAR_17
clk,VAR_18
retval,VAR_19
sel,VAR_20
div,VAR_21
mcu_cnt,VAR_22
sd_vpclk_phase_reset,VAR_23
