module jkl_Ʃ;
 wire q, qb;
 reg en, j, k;
 jklatch l1(en, j, k, q, qb);
 iniƟal begin
 en = 1'b0; j = 1'b0; k = 1'b1;
 #20 en = 1'b1; j = 1'b1; k = 1'b0;
 #20 en = 1'b1; j = 1'b0; k = 1'b1;
 #20 en = 1'b1; j = 1'b0; k = 1'b0;
 #20 en = 1'b1; j = 1'b1; k = 1'b1;
 #100 $finish;
 end
endmodule 
