Fitter report for MIPScomPipeline
Thu Oct  4 12:43:06 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |MIPScomPipeline|Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ALTSYNCRAM
 25. |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_0|altsyncram_crh1:auto_generated|ALTSYNCRAM
 26. |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_1|altsyncram_crh1:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct  4 12:43:06 2018      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; MIPScomPipeline                            ;
; Top-level Entity Name              ; MIPScomPipeline                            ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 814 / 114,480 ( < 1 % )                    ;
;     Total combinational functions  ; 720 / 114,480 ( < 1 % )                    ;
;     Dedicated logic registers      ; 375 / 114,480 ( < 1 % )                    ;
; Total registers                    ; 375                                        ;
; Total pins                         ; 77 / 529 ( 15 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,584 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength               ;
; HEX0[4]  ; Missing drive strength               ;
; HEX0[5]  ; Missing drive strength               ;
; HEX0[6]  ; Missing drive strength               ;
; HEX1[0]  ; Missing drive strength               ;
; HEX1[1]  ; Missing drive strength               ;
; HEX1[2]  ; Missing drive strength               ;
; HEX1[3]  ; Missing drive strength               ;
; HEX1[4]  ; Missing drive strength               ;
; HEX1[5]  ; Missing drive strength               ;
; HEX1[6]  ; Missing drive strength               ;
; HEX2[0]  ; Missing drive strength               ;
; HEX2[1]  ; Missing drive strength               ;
; HEX2[2]  ; Missing drive strength               ;
; HEX2[3]  ; Missing drive strength               ;
; HEX2[4]  ; Missing drive strength               ;
; HEX2[5]  ; Missing drive strength               ;
; HEX2[6]  ; Missing drive strength               ;
; HEX3[0]  ; Missing drive strength               ;
; HEX3[1]  ; Missing drive strength               ;
; HEX3[2]  ; Missing drive strength               ;
; HEX3[3]  ; Missing drive strength               ;
; HEX3[4]  ; Missing drive strength               ;
; HEX3[5]  ; Missing drive strength               ;
; HEX3[6]  ; Missing drive strength               ;
; HEX4[0]  ; Missing drive strength               ;
; HEX4[1]  ; Missing drive strength               ;
; HEX4[2]  ; Missing drive strength               ;
; HEX4[3]  ; Missing drive strength               ;
; HEX4[4]  ; Missing drive strength               ;
; HEX4[5]  ; Missing drive strength               ;
; HEX4[6]  ; Missing drive strength               ;
; HEX5[0]  ; Missing drive strength               ;
; HEX5[1]  ; Missing drive strength               ;
; HEX5[2]  ; Missing drive strength               ;
; HEX5[3]  ; Missing drive strength               ;
; HEX5[4]  ; Missing drive strength               ;
; HEX5[5]  ; Missing drive strength               ;
; HEX5[6]  ; Missing drive strength               ;
; HEX6[0]  ; Missing drive strength               ;
; HEX6[1]  ; Missing drive strength               ;
; HEX6[2]  ; Missing drive strength               ;
; HEX6[3]  ; Missing drive strength               ;
; HEX6[4]  ; Missing drive strength               ;
; HEX6[5]  ; Missing drive strength               ;
; HEX6[6]  ; Missing drive strength               ;
; HEX7[0]  ; Missing drive strength               ;
; HEX7[1]  ; Missing drive strength               ;
; HEX7[2]  ; Missing drive strength               ;
; HEX7[3]  ; Missing drive strength               ;
; HEX7[4]  ; Missing drive strength               ;
; HEX7[5]  ; Missing drive strength               ;
; HEX7[6]  ; Missing drive strength               ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1268 ) ; 0.00 % ( 0 / 1268 )        ; 0.00 % ( 0 / 1268 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1268 ) ; 0.00 % ( 0 / 1268 )        ; 0.00 % ( 0 / 1268 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1258 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/neto/Documentos/mips/MIPScomPipeline/MIPScomPipeline.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 814 / 114,480 ( < 1 % )      ;
;     -- Combinational with no register       ; 439                          ;
;     -- Register only                        ; 94                           ;
;     -- Combinational with a register        ; 281                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 372                          ;
;     -- 3 input functions                    ; 152                          ;
;     -- <=2 input functions                  ; 196                          ;
;     -- Register only                        ; 94                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 625                          ;
;     -- arithmetic mode                      ; 95                           ;
;                                             ;                              ;
; Total registers*                            ; 375 / 117,053 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 375 / 114,480 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 62 / 7,155 ( < 1 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 77 / 529 ( 15 % )            ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; Global signals                              ; 3                            ;
; M9Ks                                        ; 3 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 3,584 / 3,981,312 ( < 1 % )  ;
; Total block memory implementation bits      ; 27,648 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 3 / 20 ( 15 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0.4% / 0.4% / 0.4%           ;
; Peak interconnect usage (total/H/V)         ; 9.0% / 9.2% / 8.7%           ;
; Maximum fan-out                             ; 346                          ;
; Highest non-global fan-out                  ; 229                          ;
; Total fan-out                               ; 3475                         ;
; Average fan-out                             ; 2.57                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 814 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 439                    ; 0                              ;
;     -- Register only                        ; 94                     ; 0                              ;
;     -- Combinational with a register        ; 281                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 372                    ; 0                              ;
;     -- 3 input functions                    ; 152                    ; 0                              ;
;     -- <=2 input functions                  ; 196                    ; 0                              ;
;     -- Register only                        ; 94                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 625                    ; 0                              ;
;     -- arithmetic mode                      ; 95                     ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 375                    ; 0                              ;
;     -- Dedicated logic registers            ; 375 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 62 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 77                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 3584                   ; 0                              ;
; Total RAM block bits                        ; 27648                  ; 0                              ;
; M9K                                         ; 3 / 432 ( < 1 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 3470                   ; 5                              ;
;     -- Registered Connections               ; 974                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 21                     ; 0                              ;
;     -- Output Ports                         ; 56                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK2_50 ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 26                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]     ; AB28  ; 5        ; 115          ; 17           ; 0            ; 229                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[10]    ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[11]    ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[12]    ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[13]    ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[14]    ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[15]    ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[16]    ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[17]    ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]     ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]     ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]     ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]     ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]     ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]     ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]     ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]     ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]     ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1] ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2] ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3] ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4] ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5] ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6] ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0] ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1] ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2] ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3] ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4] ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5] ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6] ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0] ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1] ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2] ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3] ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4] ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5] ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6] ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0] ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1] ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2] ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3] ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4] ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5] ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6] ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0] ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1] ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2] ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3] ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4] ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5] ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6] ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0] ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1] ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2] ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3] ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4] ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5] ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6] ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0] ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1] ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2] ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3] ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4] ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5] ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6] ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0] ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1] ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2] ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3] ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4] ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5] ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6] ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 73 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 33 / 71 ( 46 % ) ; 3.3V          ; --           ;
; 5        ; 33 / 65 ( 51 % ) ; 3.3V          ; --           ;
; 6        ; 6 / 58 ( 10 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |MIPScomPipeline                                ; 814 (1)     ; 375 (0)                   ; 0 (0)         ; 3584        ; 3    ; 0            ; 0       ; 0         ; 77   ; 0            ; 439 (1)      ; 94 (0)            ; 281 (0)          ; |MIPScomPipeline                                                                                                 ; work         ;
;    |Pipeline:pipe|                              ; 695 (0)     ; 349 (0)                   ; 0 (0)         ; 3584        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (0)      ; 93 (0)            ; 256 (1)          ; |MIPScomPipeline|Pipeline:pipe                                                                                   ; work         ;
;       |EX:execute|                              ; 344 (0)     ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 7 (0)             ; 52 (0)           ; |MIPScomPipeline|Pipeline:pipe|EX:execute                                                                        ; work         ;
;          |ALU:alu1|                             ; 179 (179)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 37 (37)          ; |MIPScomPipeline|Pipeline:pipe|EX:execute|ALU:alu1                                                               ; work         ;
;          |ALUcontrol:alucontrol|                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |MIPScomPipeline|Pipeline:pipe|EX:execute|ALUcontrol:alucontrol                                                  ; work         ;
;          |EX_MEM:ex_mem_pipeline|               ; 47 (47)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 39 (39)          ; |MIPScomPipeline|Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline                                                 ; work         ;
;          |MUX32:Mux32_2|                        ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 5 (5)            ; |MIPScomPipeline|Pipeline:pipe|EX:execute|MUX32:Mux32_2                                                          ; work         ;
;          |MUX5b:mux5_1|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |MIPScomPipeline|Pipeline:pipe|EX:execute|MUX5b:mux5_1                                                           ; work         ;
;          |MUXhazard1:Mux32_3inA|                ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA                                                  ; work         ;
;       |ID:i_d|                                  ; 249 (0)     ; 238 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 71 (0)            ; 168 (0)          ; |MIPScomPipeline|Pipeline:pipe|ID:i_d                                                                            ; work         ;
;          |ID_EX:id_ex_pipeline|                 ; 102 (102)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 90 (90)          ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline                                                       ; work         ;
;          |bancoReg:reg1|                        ; 212 (212)   ; 148 (148)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (69)           ; 143 (143)        ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1                                                              ; work         ;
;             |altsyncram:memoriaRegs_rtl_0|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_0                                 ; work         ;
;                |altsyncram_crh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_0|altsyncram_crh1:auto_generated  ; work         ;
;             |altsyncram:memoriaRegs_rtl_1|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_1                                 ; work         ;
;                |altsyncram_crh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_1|altsyncram_crh1:auto_generated  ; work         ;
;       |IF:i_f|                                  ; 60 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 7 (0)             ; 18 (0)           ; |MIPScomPipeline|Pipeline:pipe|IF:i_f                                                                            ; work         ;
;          |IF_ID:if_id|                          ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 7 (7)             ; 18 (18)          ; |MIPScomPipeline|Pipeline:pipe|IF:i_f|IF_ID:if_id                                                                ; work         ;
;          |memoriaInstru:IM1|                    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 11 (11)          ; |MIPScomPipeline|Pipeline:pipe|IF:i_f|memoriaInstru:IM1                                                          ; work         ;
;       |MEM:memory|                              ; 42 (0)      ; 41 (0)                    ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 8 (0)             ; 33 (0)           ; |MIPScomPipeline|Pipeline:pipe|MEM:memory                                                                        ; work         ;
;          |MEM_WB:mem_wb_pipeline|               ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 33 (33)          ; |MIPScomPipeline|Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline                                                 ; work         ;
;          |memdados:datamem|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MIPScomPipeline|Pipeline:pipe|MEM:memory|memdados:datamem                                                       ; work         ;
;             |altsyncram:Mux27_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0                                ; work         ;
;                |altsyncram_0321:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated ; work         ;
;       |WB:writeback|                            ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 30 (0)           ; |MIPScomPipeline|Pipeline:pipe|WB:writeback                                                                      ; work         ;
;          |MUX:muxwb|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 30 (30)          ; |MIPScomPipeline|Pipeline:pipe|WB:writeback|MUX:muxwb                                                            ; work         ;
;       |fowarding:fwrd|                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |MIPScomPipeline|Pipeline:pipe|fowarding:fwrd                                                                    ; work         ;
;       |hazard1:hzrd|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |MIPScomPipeline|Pipeline:pipe|hazard1:hzrd                                                                      ; work         ;
;    |clk_div:divisorClk|                         ; 62 (62)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 25 (25)          ; |MIPScomPipeline|clk_div:divisorClk                                                                              ; work         ;
;    |sevenSeg:seteS1|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS1                                                                                 ; work         ;
;    |sevenSeg:seteS2|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS2                                                                                 ; work         ;
;    |sevenSeg:seteS3|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS3                                                                                 ; work         ;
;    |sevenSeg:seteS4|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS4                                                                                 ; work         ;
;    |sevenSeg:seteS5|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS5                                                                                 ; work         ;
;    |sevenSeg:seteS6|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS6                                                                                 ; work         ;
;    |sevenSeg:seteS7|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS7                                                                                 ; work         ;
;    |sevenSeg:seteS8|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPScomPipeline|sevenSeg:seteS8                                                                                 ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                           ;                   ;         ;
; CLOCK3_50                                                                                                           ;                   ;         ;
; SW[1]                                                                                                               ;                   ;         ;
; SW[2]                                                                                                               ;                   ;         ;
; SW[3]                                                                                                               ;                   ;         ;
; SW[4]                                                                                                               ;                   ;         ;
; SW[5]                                                                                                               ;                   ;         ;
; SW[6]                                                                                                               ;                   ;         ;
; SW[7]                                                                                                               ;                   ;         ;
; SW[8]                                                                                                               ;                   ;         ;
; SW[9]                                                                                                               ;                   ;         ;
; SW[10]                                                                                                              ;                   ;         ;
; SW[11]                                                                                                              ;                   ;         ;
; SW[12]                                                                                                              ;                   ;         ;
; SW[13]                                                                                                              ;                   ;         ;
; SW[14]                                                                                                              ;                   ;         ;
; SW[15]                                                                                                              ;                   ;         ;
; SW[16]                                                                                                              ;                   ;         ;
; SW[17]                                                                                                              ;                   ;         ;
; SW[0]                                                                                                               ;                   ;         ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[0]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[1]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[2]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[3]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[4]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[1]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[3]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[6]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[9]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[12]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[14]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[17]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[19]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[20]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[21]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[22]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[24]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[25]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[26]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[28]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[31]                                             ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[1]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[0]                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[1]                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[2]                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[3]                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[4]                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[0]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[1]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[0]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[1]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[2]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[3]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[4]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[5]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[6]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[7]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[8]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[9]                                               ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[10]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[11]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[12]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[13]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[14]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[15]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[16]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[17]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[18]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[19]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[20]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[21]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[22]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[23]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[24]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[25]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[26]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[27]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[28]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[29]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[30]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[31]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[7]                                                ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[5]                                                ; 1                 ; 6       ;
;      - clk_div:divisorClk|clk_track                                                                                 ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[2]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[2]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[0]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[1]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[3]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[4]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[5]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[6]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[7]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[8]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[9]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[10]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[11]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[12]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[13]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[14]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[15]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[16]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[17]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[18]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[19]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[20]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[21]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[22]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[23]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[24]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[25]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[26]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[27]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[28]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[29]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[30]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[31]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[0]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[1]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[3]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[4]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[5]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[6]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[7]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[8]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[9]                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[10]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[11]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[12]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[13]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[14]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[15]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[16]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[17]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[18]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[19]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[20]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[21]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[22]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[23]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[24]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[25]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[26]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[27]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[28]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[29]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[30]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[31]                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[26]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[28]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[2]                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[1]                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[3]                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[4]                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[11]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[12]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[13]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[14]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[15]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[2]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[3]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[4]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[5]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[6]                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[3]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[4]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[5]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[6]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[0]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~0                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~1                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~2                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~3                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~0                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~1                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~2                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~3                                                            ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~0                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~0                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~1                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~2                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~3                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~4                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~5                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~6                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~7                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~8                                                    ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~1                                                           ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~3                                                           ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~5                                                           ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~7                                                           ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~1                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~2                                                     ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~9                                                           ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~11                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~13                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~15                                                          ; 1                 ; 6       ;
;      - Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[29]~5                                                      ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~3                                                     ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[0]~0                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[1]~2                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[2]~3                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[3]~4                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[4]~5                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[5]~6                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[6]~7                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[7]~8                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[8]~9                                                                         ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[9]~10                                                                        ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[10]~11                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[11]~12                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[12]~13                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[13]~14                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[14]~15                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[15]~16                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[16]~17                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[18]~18                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[17]~19                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[19]~20                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[20]~21                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[21]~22                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[22]~23                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[23]~24                                                                       ; 1                 ; 6       ;
;      - clk_div:divisorClk|next_counter[24]~25                                                                       ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[2]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[4]                                              ; 1                 ; 6       ;
;      - Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|zero                                                         ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~0                                                       ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~1                                                       ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~2                                                       ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~3                                                       ; 1                 ; 6       ;
;      - Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~4                                                       ; 1                 ; 6       ;
; CLOCK_50                                                                                                            ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                         ;
+-----------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                        ; PIN_Y2             ; 26      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Mux1~0           ; LCCOMB_X83_Y15_N26 ; 1       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr1~1        ; LCCOMB_X83_Y15_N2  ; 2       ; Latch enable                            ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Pipeline:pipe|EX_MEM_PCSrc                                      ; LCCOMB_X76_Y13_N0  ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[29]~5         ; LCCOMB_X79_Y15_N22 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[1] ; FF_X79_Y15_N9      ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                           ; PIN_AB28           ; 229     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk_div:divisorClk|clk_track                                    ; FF_X74_Y6_N27      ; 8       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:divisorClk|clk_track                                    ; FF_X74_Y6_N27      ; 346     ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                         ;
+----------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                 ; PIN_Y2            ; 26      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr1~1 ; LCCOMB_X83_Y15_N2 ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; clk_div:divisorClk|clk_track                             ; FF_X74_Y6_N27     ; 346     ; 75                                   ; Global Clock         ; GCLK18           ; --                        ;
+----------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; SW[0]~input                                                            ; 229     ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE[1]~6                            ; 64      ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[0]              ; 42      ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~8                      ; 39      ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~7                      ; 39      ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[2]              ; 36      ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux31~0                              ; 34      ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~6                       ; 32      ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~2                       ; 32      ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE~3                               ; 32      ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[0]        ; 32      ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux30~0                              ; 29      ;
; clk_div:divisorClk|Equal0~4                                            ; 25      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[2]                   ; 23      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[5]                   ; 22      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[4]                   ; 22      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[6]                   ; 22      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[3]                   ; 21      ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[15]            ; 18      ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[29]~5                ; 16      ;
; clk_div:divisorClk|next_counter[1]~1                                   ; 15      ;
; Pipeline:pipe|fowarding:fwrd|ForwardBE[1]~3                            ; 15      ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[0]              ; 13      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]        ; 13      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[3]        ; 13      ;
; Pipeline:pipe|hazard1:hzrd|Hazard                                      ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[9]        ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]        ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]        ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[6]        ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]        ; 12      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]        ; 11      ;
; clk_div:divisorClk|Equal0~7                                            ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[31]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[28]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[25]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[26]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[24]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[21]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[22]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[20]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[17]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[19]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[14]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[12]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11]       ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[1]        ; 10      ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]        ; 10      ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[1]              ; 9       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux9~0                          ; 9       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~2                      ; 9       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[7]              ; 8       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[4]                     ; 8       ;
; clk_div:divisorClk|clk_track                                           ; 7       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[1]~31                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[2]~30                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[3]~29                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[4]~28                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[5]~27                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[6]~26                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[7]~25                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[8]~24                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[9]~23                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[10]~22                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[11]~21                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[12]~20                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[13]~19                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[14]~18                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[15]~17                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[16]~16                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[17]~15                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[18]~14                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[19]~13                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[20]~12                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[21]~11                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[22]~10                      ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[23]~9                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[24]~8                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[25]~7                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[26]~6                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[27]~5                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[28]~4                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[29]~3                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[30]~2                       ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[31]~1                       ; 6       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[4]                     ; 6       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[2]                     ; 6       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[1]                     ; 6       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[0]                     ; 6       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[4]           ; 6       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[2]           ; 6       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[1]           ; 6       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[0]           ; 6       ;
; Pipeline:pipe|WB:writeback|MUX:muxwb|Saida[0]~0                        ; 6       ;
; Pipeline:pipe|EX_MEM_PCSrc                                             ; 5       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[1]             ; 5       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[2]             ; 5       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[3]             ; 5       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[4]             ; 5       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[3]           ; 5       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[1]        ; 5       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[4]              ; 4       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[30]~12                    ; 4       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[30]~5             ; 4       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[31]~10                    ; 4       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[31]~3             ; 4       ;
; Pipeline:pipe|hazard1:hzrd|Equal0~0                                    ; 4       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[28]                   ; 4       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~15                    ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~13                    ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~11                    ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~9                     ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~7                     ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~5                     ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~3                     ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~1                     ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[20]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[18]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[17]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[16]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[23]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[25]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[21]                   ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[22]                   ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[1]~70                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[1]~63             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~68                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[2]~61             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[3]~66                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[3]~59             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[4]~64                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[4]~57             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[5]~62                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[5]~55             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[6]~60                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[6]~53             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[7]~58                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[7]~51             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[8]~56                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[8]~49             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[9]~54                     ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[9]~47             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[10]~52                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[10]~45            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[11]~50                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[11]~43            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[12]~48                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[12]~41            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[13]~46                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[13]~39            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[14]~44                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[14]~37            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[15]~42                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[15]~35            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[16]~40                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[16]~33            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[17]~38                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[17]~31            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[18]~36                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[18]~29            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[19]~34                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[19]~27            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[20]~32                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[20]~25            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[21]~30                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[21]~23            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[22]~28                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[22]~21            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[23]~26                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[23]~19            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[24]~24                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[24]~17            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[25]~22                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[25]~15            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[26]~20                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[26]~13            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[27]~18                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[27]~11            ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[28]~16                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[28]~9             ; 3       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[29]~14                    ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[29]~7             ; 3       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[0]~1              ; 3       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[4]          ; 3       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[2]          ; 3       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[1]          ; 3       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[0]          ; 3       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[2]                     ; 3       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[0]                     ; 3       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[1]                     ; 3       ;
; clk_div:divisorClk|Add0~48                                             ; 3       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[26]                   ; 3       ;
; ~GND                                                                   ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux22~3                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux23~3                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux25~3                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux24~3                              ; 2       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux27~0                         ; 2       ;
; clk_div:divisorClk|Equal0~6                                            ; 2       ;
; clk_div:divisorClk|Equal0~5                                            ; 2       ;
; Pipeline:pipe|MEM:memory|memdados:datamem|Mux24~0                      ; 2       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Decoder1~0              ; 2       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr1~0               ; 2       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Decoder0~0              ; 2       ;
; Pipeline:pipe|hazard1:hzrd|Hazard~0                                    ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux2~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux1~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux1~0                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux0~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux0~0                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux3~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux6~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux5~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux4~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux7~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux10~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux9~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux8~1                               ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux11~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux14~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux13~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux12~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux15~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux18~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux17~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux16~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux19~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux21~2                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux20~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux26~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux27~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux30~2                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux29~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux28~1                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux31~3                              ; 2       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[11]            ; 2       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[12]            ; 2       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[13]            ; 2       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[14]            ; 2       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[0]~6                      ; 2       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[0]~5                      ; 2       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[0]~4                      ; 2       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[0]~3                      ; 2       ;
; Pipeline:pipe|fowarding:fwrd|ForwardBE[1]~0                            ; 2       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[3]          ; 2       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[1]        ; 2       ;
; Pipeline:pipe|fowarding:fwrd|Equal0~0                                  ; 2       ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE~0                               ; 2       ;
; clk_div:divisorClk|Add0~50                                             ; 2       ;
; clk_div:divisorClk|Add0~46                                             ; 2       ;
; clk_div:divisorClk|Add0~44                                             ; 2       ;
; clk_div:divisorClk|Add0~42                                             ; 2       ;
; clk_div:divisorClk|Add0~40                                             ; 2       ;
; clk_div:divisorClk|Add0~38                                             ; 2       ;
; clk_div:divisorClk|Add0~36                                             ; 2       ;
; clk_div:divisorClk|Add0~34                                             ; 2       ;
; clk_div:divisorClk|Add0~32                                             ; 2       ;
; clk_div:divisorClk|Add0~30                                             ; 2       ;
; clk_div:divisorClk|Add0~28                                             ; 2       ;
; clk_div:divisorClk|Add0~26                                             ; 2       ;
; clk_div:divisorClk|Add0~24                                             ; 2       ;
; clk_div:divisorClk|Add0~22                                             ; 2       ;
; clk_div:divisorClk|Add0~20                                             ; 2       ;
; clk_div:divisorClk|Add0~18                                             ; 2       ;
; clk_div:divisorClk|Add0~16                                             ; 2       ;
; clk_div:divisorClk|Add0~14                                             ; 2       ;
; clk_div:divisorClk|Add0~12                                             ; 2       ;
; clk_div:divisorClk|Add0~10                                             ; 2       ;
; clk_div:divisorClk|Add0~8                                              ; 2       ;
; clk_div:divisorClk|Add0~6                                              ; 2       ;
; clk_div:divisorClk|Add0~4                                              ; 2       ;
; clk_div:divisorClk|Add0~2                                              ; 2       ;
; clk_div:divisorClk|Add0~0                                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~96                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~94                              ; 2       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~34                              ; 2       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[14]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[14]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[16]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[16]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[18]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[18]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[20]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[20]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[22]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[22]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[24]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[24]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[26]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[26]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[28]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[28]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[30]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[30]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[32]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[32]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[34]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[34]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[36]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[36]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[38]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[38]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[40]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[40]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[42]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[42]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[44]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[44]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[46]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[46]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[48]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[48]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[50]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[50]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[52]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[52]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[54]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[54]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[56]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[56]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[58]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[58]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[60]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[60]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[62]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[62]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[64]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[64]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[66]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[66]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[68]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[68]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[70]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[70]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[72]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[72]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[74]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[74]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[12]~feeder ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[12]~feeder ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux21~3                              ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~4                 ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~3                 ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~2                 ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~1                 ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC~0                 ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC[3]                ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC[4]                ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC[5]                ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC[6]                ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~12                            ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~11                            ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~10                            ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~9                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~8                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~7                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~6                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~5                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~4                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~3                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~2                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~1                             ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Equal0~0                             ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaNewPC[2]                ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|zero                   ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[4]        ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[2]        ; 1       ;
; clk_div:divisorClk|next_counter[24]~25                                 ; 1       ;
; clk_div:divisorClk|next_counter[23]~24                                 ; 1       ;
; clk_div:divisorClk|next_counter[22]~23                                 ; 1       ;
; clk_div:divisorClk|next_counter[21]~22                                 ; 1       ;
; clk_div:divisorClk|next_counter[20]~21                                 ; 1       ;
; clk_div:divisorClk|next_counter[19]~20                                 ; 1       ;
; clk_div:divisorClk|next_counter[17]~19                                 ; 1       ;
; clk_div:divisorClk|next_counter[18]~18                                 ; 1       ;
; clk_div:divisorClk|next_counter[16]~17                                 ; 1       ;
; clk_div:divisorClk|next_counter[15]~16                                 ; 1       ;
; clk_div:divisorClk|next_counter[14]~15                                 ; 1       ;
; clk_div:divisorClk|next_counter[13]~14                                 ; 1       ;
; clk_div:divisorClk|next_counter[12]~13                                 ; 1       ;
; clk_div:divisorClk|next_counter[11]~12                                 ; 1       ;
; clk_div:divisorClk|next_counter[10]~11                                 ; 1       ;
; clk_div:divisorClk|next_counter[9]~10                                  ; 1       ;
; clk_div:divisorClk|next_counter[8]~9                                   ; 1       ;
; clk_div:divisorClk|next_counter[7]~8                                   ; 1       ;
; clk_div:divisorClk|next_counter[6]~7                                   ; 1       ;
; clk_div:divisorClk|next_counter[5]~6                                   ; 1       ;
; clk_div:divisorClk|next_counter[4]~5                                   ; 1       ;
; clk_div:divisorClk|next_counter[3]~4                                   ; 1       ;
; clk_div:divisorClk|next_counter[2]~3                                   ; 1       ;
; clk_div:divisorClk|next_counter[1]~2                                   ; 1       ;
; clk_div:divisorClk|next_counter[0]~0                                   ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux30~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux30~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux29~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux29~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux28~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux28~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux27~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux20~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux20~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux19~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux19~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux18~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux18~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux17~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux17~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux16~1                         ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux16~0                         ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~3               ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux3~1                          ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux3~0                          ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux5~1                          ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux5~0                          ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~14                    ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux11~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~12                    ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux13~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~10                    ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux14~0                         ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~8                     ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux15~0                         ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~2               ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~1               ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~6                     ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux6~0                          ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~4                     ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~2                     ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux9~1                          ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida~0                     ; 1       ;
; Pipeline:pipe|IF:i_f|memoriaInstru:IM1|Mux10~0                         ; 1       ;
; clk_div:divisorClk|next_ctrack~0                                       ; 1       ;
; clk_div:divisorClk|counter[24]                                         ; 1       ;
; clk_div:divisorClk|counter[23]                                         ; 1       ;
; clk_div:divisorClk|counter[22]                                         ; 1       ;
; clk_div:divisorClk|counter[21]                                         ; 1       ;
; clk_div:divisorClk|counter[20]                                         ; 1       ;
; clk_div:divisorClk|counter[19]                                         ; 1       ;
; clk_div:divisorClk|counter[17]                                         ; 1       ;
; clk_div:divisorClk|counter[18]                                         ; 1       ;
; clk_div:divisorClk|counter[16]                                         ; 1       ;
; clk_div:divisorClk|Equal0~3                                            ; 1       ;
; clk_div:divisorClk|counter[15]                                         ; 1       ;
; clk_div:divisorClk|counter[14]                                         ; 1       ;
; clk_div:divisorClk|counter[13]                                         ; 1       ;
; clk_div:divisorClk|counter[12]                                         ; 1       ;
; clk_div:divisorClk|Equal0~2                                            ; 1       ;
; clk_div:divisorClk|counter[11]                                         ; 1       ;
; clk_div:divisorClk|counter[10]                                         ; 1       ;
; clk_div:divisorClk|counter[9]                                          ; 1       ;
; clk_div:divisorClk|counter[8]                                          ; 1       ;
; clk_div:divisorClk|Equal0~1                                            ; 1       ;
; clk_div:divisorClk|counter[7]                                          ; 1       ;
; clk_div:divisorClk|counter[6]                                          ; 1       ;
; clk_div:divisorClk|counter[5]                                          ; 1       ;
; clk_div:divisorClk|counter[4]                                          ; 1       ;
; clk_div:divisorClk|Equal0~0                                            ; 1       ;
; clk_div:divisorClk|counter[3]                                          ; 1       ;
; clk_div:divisorClk|counter[2]                                          ; 1       ;
; clk_div:divisorClk|counter[1]                                          ; 1       ;
; clk_div:divisorClk|counter[0]                                          ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~69                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[14]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[13]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~8              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~68                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[14]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[13]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~67                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[16]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[15]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~7              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~66                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[16]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[15]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~65                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[18]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[17]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~6              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~64                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[18]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[17]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~63                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[20]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[19]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~5              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~62                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[20]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[19]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~61                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[22]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[21]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~60                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[22]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[21]        ; 1       ;
; Pipeline:pipe|MEM:memory|memdados:datamem|Mux26~0                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~59                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[24]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[23]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~58                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[24]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[23]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~57                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[26]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[25]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~56                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[26]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[25]        ; 1       ;
; Pipeline:pipe|MEM:memory|memdados:datamem|Mux24~1                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~55                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[28]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[27]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~54                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[28]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[27]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~53                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[30]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[29]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~52                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[30]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[29]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~51                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[32]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[31]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~50                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[32]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[31]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~49                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[34]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[33]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~4              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~48                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[34]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[33]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~47                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[36]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[35]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~3              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~46                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[36]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[35]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~45                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[38]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[37]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~2              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~44                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[38]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[37]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~43                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[40]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[39]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~1              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~42                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[40]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[39]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~41                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[42]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[41]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~40                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[42]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[41]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~39                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[44]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[43]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~38                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[44]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[43]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~37                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[46]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[45]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~36                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[46]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[45]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~35                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[48]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[47]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~34                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[48]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[47]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~33                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[50]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[49]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~32                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[50]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[49]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~31                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[52]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[51]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~30                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[52]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[51]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~29                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[54]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[53]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~28                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[54]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[53]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~27                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[56]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[55]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~26                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[56]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[55]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~25                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[58]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[57]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~24                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[58]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[57]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~23                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[60]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[59]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~22                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[60]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[59]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~21                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[62]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[61]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~20                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[62]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[61]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~19                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[64]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[63]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~18                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[64]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[63]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~17                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[66]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[65]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~16                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[66]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[65]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~15                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[68]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[67]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~14                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[68]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[67]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~13                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[70]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[69]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~12                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[70]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[69]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~11                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[72]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[71]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~10                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[72]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[71]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~9                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[74]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[73]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor~0              ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~8                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[74]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[73]        ; 1       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr4~1               ; 1       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr4~0               ; 1       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Decoder0~1              ; 1       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Mux1~0                  ; 1       ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|Mux0~0                  ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~7                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[7]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[0]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~5                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[6]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[10]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[9]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[5]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~4                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[2]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[4]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[3]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[1]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[12]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_1_bypass[11]        ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr~0               ; 1       ;
; Pipeline:pipe|hazard1:hzrd|Equal1~1                                    ; 1       ;
; Pipeline:pipe|hazard1:hzrd|Equal2~1                                    ; 1       ;
; Pipeline:pipe|hazard1:hzrd|Equal2~0                                    ; 1       ;
; Pipeline:pipe|hazard1:hzrd|Equal1~0                                    ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~3                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~2                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~1                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout~0                      ; 1       ;
; Pipeline:pipe|EX:execute|MUX5b:mux5_1|Saida[4]~4                       ; 1       ;
; Pipeline:pipe|EX:execute|MUX5b:mux5_1|Saida[2]~3                       ; 1       ;
; Pipeline:pipe|EX:execute|MUX5b:mux5_1|Saida[1]~2                       ; 1       ;
; Pipeline:pipe|EX:execute|MUX5b:mux5_1|Saida[0]~1                       ; 1       ;
; Pipeline:pipe|EX:execute|MUX5b:mux5_1|Saida[3]~0                       ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[1]              ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~3                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~2                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~1                      ; 1       ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout~0                      ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~3                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[7]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[0]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~1                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[6]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[10]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[9]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[5]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs~0                       ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[2]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[4]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[3]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[1]         ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[12]        ; 1       ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|memoriaRegs_rtl_0_bypass[11]        ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[0]        ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux2~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux1~2                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux0~2                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~91                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~90                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~89                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux3~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~86                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux6~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux5~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux4~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~79                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~78                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~77                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux7~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~74                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux10~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux9~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux8~0                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~67                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~66                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~65                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux11~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~62                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux14~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux13~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux12~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~55                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~54                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~53                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux15~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~50                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux18~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux17~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux16~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~43                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~42                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~41                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux19~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~38                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux22~2                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux20~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~31                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~30                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~29                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~26                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux23~2                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux26~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux25~2                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~19                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~18                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~17                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux24~2                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux27~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~14                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux30~1                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux29~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux28~0                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~7                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~6                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~5                               ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux31~2                              ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[1]~69                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[1]~62             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[1]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~67                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[2]~60             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[2]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[3]~65                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[3]~58             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[3]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[4]~63                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[4]~56             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[4]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[5]~61                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[5]~54             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[5]         ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[5]          ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[6]~59                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[6]~52             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[6]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[7]~57                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[7]~50             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[7]         ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[7]          ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[8]~55                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[8]~48             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[8]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[9]~53                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[9]~46             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[9]         ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[10]~51                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[10]~44            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[10]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[11]~49                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[11]~42            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[11]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[12]~47                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[12]~40            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[12]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[13]~45                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[13]~38            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[13]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[14]~43                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[14]~36            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[14]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[15]~41                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[15]~34            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[15]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[16]~39                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[16]~32            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[16]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[17]~37                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[17]~30            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[17]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[18]~35                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[18]~28            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[18]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[19]~33                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[19]~26            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[19]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[20]~31                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[20]~24            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[20]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[21]~29                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[21]~22            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[21]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[22]~27                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[22]~20            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[22]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[23]~25                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[23]~18            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[23]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[24]~23                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[24]~16            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[24]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[25]~21                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[25]~14            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[25]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[26]~19                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[26]~12            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[26]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[27]~17                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[27]~10            ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[27]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[28]~15                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[28]~8             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[28]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[29]~13                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[29]~6             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[29]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[30]~11                    ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[30]~4             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[30]        ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[31]~9                     ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[31]~2             ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[31]        ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Mux31~1                              ; 1       ;
; Pipeline:pipe|EX:execute|ALU:alu1|Add0~0                               ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardBE[1]~2                            ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardBE[1]~1                            ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~1                      ; 1       ;
; Pipeline:pipe|EX:execute|MUX32:Mux32_2|Saida[2]~0                      ; 1       ;
; Pipeline:pipe|EX:execute|MUXhazard1:Mux32_3inA|saida[0]~0              ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE[1]~5                            ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE[1]~4                            ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE~2                               ; 1       ;
; Pipeline:pipe|fowarding:fwrd|ForwardAE~1                               ; 1       ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[0]         ; 1       ;
; sevenSeg:seteS1|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS1|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS1|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS1|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS1|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS1|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS1|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS2|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS2|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS2|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS2|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS2|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS2|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS2|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS3|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS3|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS3|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS3|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS3|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS3|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS3|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS4|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS4|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS4|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS4|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS4|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS4|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS4|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS5|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS5|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS5|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS5|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS5|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS5|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS5|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS6|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS6|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS6|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS6|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS6|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS6|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS6|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS7|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS7|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS7|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS7|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS7|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS7|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS7|s[0]~0                                                 ; 1       ;
; sevenSeg:seteS8|s[6]~6                                                 ; 1       ;
; sevenSeg:seteS8|s[5]~5                                                 ; 1       ;
; sevenSeg:seteS8|s[4]~4                                                 ; 1       ;
; sevenSeg:seteS8|s[3]~3                                                 ; 1       ;
; sevenSeg:seteS8|s[2]~2                                                 ; 1       ;
; sevenSeg:seteS8|s[1]~1                                                 ; 1       ;
; sevenSeg:seteS8|s[0]~0                                                 ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[6]~10     ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[5]~9      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[5]~8      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[4]~7      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[4]~6      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[3]~5      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[3]~4      ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[5]        ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[4]        ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[3]        ; 1       ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[6]        ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[6]~14                ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[5]~13                ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[5]~12                ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[4]~11                ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[4]~10                ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[3]~9                 ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[3]~8                 ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[2]~7                 ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_NewPCsaida[2]~6                 ; 1       ;
; clk_div:divisorClk|Add0~49                                             ; 1       ;
; clk_div:divisorClk|Add0~47                                             ; 1       ;
; clk_div:divisorClk|Add0~45                                             ; 1       ;
; clk_div:divisorClk|Add0~43                                             ; 1       ;
; clk_div:divisorClk|Add0~41                                             ; 1       ;
; clk_div:divisorClk|Add0~39                                             ; 1       ;
; clk_div:divisorClk|Add0~37                                             ; 1       ;
; clk_div:divisorClk|Add0~35                                             ; 1       ;
; clk_div:divisorClk|Add0~33                                             ; 1       ;
; clk_div:divisorClk|Add0~31                                             ; 1       ;
; clk_div:divisorClk|Add0~29                                             ; 1       ;
; clk_div:divisorClk|Add0~27                                             ; 1       ;
; clk_div:divisorClk|Add0~25                                             ; 1       ;
; clk_div:divisorClk|Add0~23                                             ; 1       ;
; clk_div:divisorClk|Add0~21                                             ; 1       ;
; clk_div:divisorClk|Add0~19                                             ; 1       ;
; clk_div:divisorClk|Add0~17                                             ; 1       ;
; clk_div:divisorClk|Add0~15                                             ; 1       ;
; clk_div:divisorClk|Add0~13                                             ; 1       ;
; clk_div:divisorClk|Add0~11                                             ; 1       ;
; clk_div:divisorClk|Add0~9                                              ; 1       ;
; clk_div:divisorClk|Add0~7                                              ; 1       ;
; clk_div:divisorClk|Add0~5                                              ; 1       ;
; clk_div:divisorClk|Add0~3                                              ; 1       ;
; clk_div:divisorClk|Add0~1                                              ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[1]                    ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[2]                    ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[3]                    ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[4]                    ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[11]                   ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[12]                   ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[13]                   ; 1       ;
; Pipeline:pipe|IF:i_f|IF_ID:if_id|IF_ID_Instsaida[14]                   ; 1       ;
+------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                               ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_0|altsyncram_crh1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/MIPScomPipeline.ram0_bancoReg_281b9264.hdl.mif ; M9K_X78_Y11_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_1|altsyncram_crh1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/MIPScomPipeline.ram0_bancoReg_281b9264.hdl.mif ; M9K_X78_Y12_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 256                         ; 6                           ; --                          ; --                          ; 1536                ; 1    ; MIPScomPipeline.MIPScomPipeline0.rtl.mif          ; M9K_X78_Y14_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPScomPipeline|Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(001000) (10) (8) (08)    ;(100000) (40) (32) (20)   ;(101000) (50) (40) (28)   ;(000100) (4) (4) (04)   ;(001100) (14) (12) (0C)   ;(100100) (44) (36) (24)   ;(101100) (54) (44) (2C)   ;(000010) (2) (2) (02)   ;
;8;(001010) (12) (10) (0A)    ;(100010) (42) (34) (22)   ;(101010) (52) (42) (2A)   ;(000110) (6) (6) (06)   ;(001110) (16) (14) (0E)   ;(100110) (46) (38) (26)   ;(101110) (56) (46) (2E)   ;(001001) (11) (9) (09)   ;
;16;(100000) (40) (32) (20)    ;(101001) (51) (41) (29)   ;(010100) (24) (20) (14)   ;(011101) (35) (29) (1D)   ;(110100) (64) (52) (34)   ;(111101) (75) (61) (3D)   ;(000010) (2) (2) (02)   ;(001011) (13) (11) (0B)   ;
;24;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;32;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;40;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;48;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;56;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;64;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;72;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;80;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;88;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;96;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;104;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;112;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;120;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;128;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;136;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;144;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;152;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;160;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;168;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;176;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;184;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;192;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;200;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;208;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;216;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;224;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;232;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;240;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;
;248;(000000) (0) (0) (00)    ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_0|altsyncram_crh1:auto_generated|ALTSYNCRAM                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPScomPipeline|Pipeline:pipe|ID:i_d|bancoReg:reg1|altsyncram:memoriaRegs_rtl_1|altsyncram_crh1:auto_generated|ALTSYNCRAM                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,328 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 36 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 891 / 209,544 ( < 1 % )   ;
; Direct links          ; 158 / 342,891 ( < 1 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )           ;
; Local interconnects   ; 365 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 63 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,080 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 4                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 5                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 62) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 50                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. clear                      ; 17                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.58) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 1                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 6                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 5                            ;
; 22                                           ; 7                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 5                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.39) ; Number of LABs  (Total = 62) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 6                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 7                            ;
; 7                                               ; 10                           ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 9                            ;
; 11                                              ; 5                            ;
; 12                                              ; 5                            ;
; 13                                              ; 4                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.39) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 6                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 77        ; 0            ; 77        ; 0            ; 0            ; 77        ; 77        ; 0            ; 77        ; 77        ; 0            ; 3            ; 0            ; 0            ; 21           ; 0            ; 3            ; 21           ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 77        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 77           ; 0         ; 77           ; 77           ; 0         ; 0         ; 77           ; 0         ; 0         ; 77           ; 74           ; 77           ; 77           ; 56           ; 77           ; 74           ; 56           ; 77           ; 77           ; 77           ; 74           ; 77           ; 77           ; 77           ; 77           ; 77           ; 0         ; 77           ; 77           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                            ;
+---------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                               ; Delay Added in ns ;
+---------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; clk_div:divisorClk|clk_track                                                    ; clk_div:divisorClk|clk_track                       ; 121.4             ;
; clk_div:divisorClk|clk_track,Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[4] ; clk_div:divisorClk|clk_track                       ; 37.7              ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[4]                              ; clk_div:divisorClk|clk_track                       ; 18.4              ;
; clk_div:divisorClk|clk_track                                                    ; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[4] ; 9.6               ;
+---------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                 ; Destination Register                                             ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[4]                                                                              ; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[0]        ; 3.974             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[3]                                                                      ; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[0]        ; 3.974             ;
; clk_div:divisorClk|clk_track                                                                                                    ; clk_div:divisorClk|clk_track                                     ; 3.742             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[0]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[1]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rsout[2]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[0]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[1]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[2]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[4]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaBitsCtr[1]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|saidaMux5b[3]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 3.344             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[4]                                                                      ; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[1]        ; 3.254             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[1]                                                                      ; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[1]        ; 3.254             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[2]                                                                    ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.802             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[4]                                                                    ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.802             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[0]                                                                    ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.781             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[1]                                                                    ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.781             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[1]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.781             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaEReg[3]                                                                    ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.781             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead2[5]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[5]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[5]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[0]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[1]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[2]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|rtout[4]                                                                              ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaBitsCtr[0]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[0]                                                                       ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.622             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[2]                                                                      ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoAdd[5]  ; 2.361             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[0]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]  ; 2.317             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]  ; 2.317             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[0]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]  ; 2.317             ;
; Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ram_block1a3~porta_address_reg0 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[0]  ; 2.317             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[30]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 2.302             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[30]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 2.302             ;
; Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|ALUctrl[2]                                                                       ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 2.281             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[23]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23] ; 2.273             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[23]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23] ; 2.273             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[8]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]  ; 2.271             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[8]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]  ; 2.271             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[8]  ; 2.271             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[27]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.269             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[27]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 2.269             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[11]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11] ; 2.228             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[11]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11] ; 2.228             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[4]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]  ; 2.191             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[30] ; 2.191             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[29]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29] ; 2.159             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[29]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29] ; 2.159             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[7]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]  ; 2.140             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaReadD[7]                                                                   ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]  ; 2.140             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[7]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]  ; 2.140             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[4]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]  ; 2.140             ;
; Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ram_block1a0~porta_address_reg0 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]  ; 2.140             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[15]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15] ; 2.129             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[15]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15] ; 2.129             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[5]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[5]  ; 2.125             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[16]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16] ; 2.124             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[16]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16] ; 2.124             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[2]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]  ; 2.104             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[4]  ; 2.061             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[2]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]  ; 2.050             ;
; Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ram_block1a2~porta_address_reg0 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]  ; 2.050             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[2]  ; 2.050             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[11] ; 2.037             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[7]  ; 2.017             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[10]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10] ; 1.968             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[10]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10] ; 1.968             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[18]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18] ; 1.967             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[18]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18] ; 1.967             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[19]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[19] ; 1.908             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[19]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[19] ; 1.908             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[15] ; 1.888             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[31]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[31] ; 1.877             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[31]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[31] ; 1.877             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[21]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[21] ; 1.861             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[21]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[21] ; 1.861             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[16] ; 1.852             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[17]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[17] ; 1.829             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[17]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[17] ; 1.829             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[23] ; 1.789             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[13]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13] ; 1.783             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[13]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13] ; 1.783             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10] ; 1.782             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[25]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[25] ; 1.768             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[25]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[25] ; 1.768             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[27] ; 1.757             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[29] ; 1.699             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[13] ; 1.681             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[3]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[3]  ; 1.677             ;
; Pipeline:pipe|MEM:memory|memdados:datamem|altsyncram:Mux27_rtl_0|altsyncram_0321:auto_generated|ram_block1a1~porta_address_reg0 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[3]  ; 1.677             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[3]                                                                  ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[3]  ; 1.677             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[12]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[12] ; 1.657             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[12]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[12] ; 1.657             ;
; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18]                                                                ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[18] ; 1.656             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[20]                                                                        ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[20] ; 1.610             ;
; Pipeline:pipe|MEM:memory|MEM_WB:mem_wb_pipeline|saidaResUla[20]                                                                 ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[20] ; 1.610             ;
; Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaRead1[9]                                                                         ; Pipeline:pipe|EX:execute|EX_MEM:ex_mem_pipeline|resultadoUla[10] ; 1.610             ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "MIPScomPipeline"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPScomPipeline.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clk_div:divisorClk|clk_track 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[4]
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[3]
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[2]
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaExtensor[1]
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[7]
        Info (176357): Destination node Pipeline:pipe|ID:i_d|ID_EX:id_ex_pipeline|saidaBitsCtr[4]
        Info (176357): Destination node clk_div:divisorClk|next_ctrack~0
Info (176353): Automatically promoted node Pipeline:pipe|EX:execute|ALUcontrol:alucontrol|WideOr1~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X81_Y12 to location X91_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169177): 21 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Info (144001): Generated suppressed messages file /home/neto/Documentos/mips/MIPScomPipeline/MIPScomPipeline.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1057 megabytes
    Info: Processing ended: Thu Oct  4 12:43:07 2018
    Info: Elapsed time: 00:01:43
    Info: Total CPU time (on all processors): 00:01:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/neto/Documentos/mips/MIPScomPipeline/MIPScomPipeline.fit.smsg.


