# ğŸ–¥ï¸ Arquitectura de Computadores

<div align="center">

![RISC-V](https://img.shields.io/badge/RISC--V-RV32I-blue?style=for-the-badge&logo=riscv)
![Digital](https://img.shields.io/badge/Digital-Circuit_Simulator-green?style=for-the-badge)
![Verilog](https://img.shields.io/badge/Verilog-HDL-orange?style=for-the-badge)
![FPGA](https://img.shields.io/badge/FPGA-DE1--SoC-red?style=for-the-badge&logo=intel)
![Quartus](https://img.shields.io/badge/Intel-Quartus_Prime-0071C5?style=for-the-badge&logo=intel)

**ImplementaciÃ³n de un procesador RISC-V de 32 bits desde cero**

[DescripciÃ³n](#-descripciÃ³n) â€¢
[Estructura](#-estructura-del-proyecto) â€¢
[Herramientas](#-herramientas-utilizadas) â€¢
[Talleres](#-talleres-y-componentes) â€¢
[Uso](#-cÃ³mo-usar)

</div>

---

## DescripciÃ³n

Este repositorio contiene el desarrollo completo de un **procesador RISC-V de 32 bits** realizado como parte del curso de Arquitectura de Computadores. El proyecto abarca desde componentes bÃ¡sicos (multiplexores, sumadores) hasta la implementaciÃ³n de un procesador monociclo funcional.

### Objetivos del Proyecto

- **DiseÃ±ar** y **simular** componentes digitales bÃ¡sicos
- **Implementar** una ALU (Unidad AritmÃ©tico-LÃ³gica) de 32 bits
- **Desarrollar** un archivo de registros (Register File) compatible con RISC-V
- **Construir** una unidad de control para decodificaciÃ³n de instrucciones
- **Integrar** todos los componentes en un procesador monociclo funcional
- **Sintetizar** y **programar** el diseÃ±o en una FPGA real

---

## Estructura del Proyecto

``` bash
ArquitecturaComputadores/
â”‚
â”œâ”€â”€ ğŸ“ TallerNo2Plexores/              # Multiplexores y demultiplexores bÃ¡sicos
â”‚   â”œâ”€â”€ *.dig                           # DiseÃ±os en Digital
â”‚   â””â”€â”€ *.v                             # Implementaciones en Verilog
â”‚
â”œâ”€â”€ ğŸ“ TallerNo3SumadorCompleto/       # Sumadores completos y simplificados
â”‚   â””â”€â”€ *.dig
â”‚
â”œâ”€â”€ ğŸ“ TallerNo4Latches/               # Flip-flops y elementos de memoria
â”‚   â””â”€â”€ *.dig
â”‚
â”œâ”€â”€ ğŸ“ TallerNo5Componentes4Bits/      # Componentes de 4 bits
â”‚   â”œâ”€â”€ Registros, sumadores, restadores
â”‚   â””â”€â”€ *.dig
â”‚
â”œâ”€â”€ ğŸ“ TallerNo6Componentes8Bits/      # Componentes de 8 bits
â”‚   â””â”€â”€ *.dig
â”‚
â”œâ”€â”€ ğŸ“ TallerNo7Componentes32bits/     # Componentes principales de 32 bits
â”‚   â”œâ”€â”€ ALU_32bits.v                    # Unidad AritmÃ©tico-LÃ³gica
â”‚   â”œâ”€â”€ PC_32bit.v                      # Program Counter
â”‚   â”œâ”€â”€ RF24_32bit.v                    # Register File (32 registros)
â”‚   â”œâ”€â”€ PM24_32bit.v                    # Program Memory
â”‚   â””â”€â”€ *_testbench.v                   # Testbenches exhaustivos
â”‚
â”œâ”€â”€ ğŸ“ TallerNo8ALU32Bits/             # ALU optimizada con integraciÃ³n
â”‚   â”œâ”€â”€ ALU_32bits.v
â”‚   â”œâ”€â”€ CPU_Integration_32bit.v
â”‚   â””â”€â”€ testbench.v
â”‚
â”œâ”€â”€ ğŸ“ TallerNo9TablaDeInstrucciones/  # DocumentaciÃ³n de ISA
â”‚
â”œâ”€â”€ ğŸ“ TallerNo10ControlUnit/          # Unidad de Control
â”‚   â”œâ”€â”€ CU_32bits.dig                   # Control Unit
â”‚   â””â”€â”€ Deco_32bit.dig                  # Instruction Decoder
â”‚
â”œâ”€â”€ ğŸ“ TallerNo11Immediate&Branch/     # GeneraciÃ³n de inmediatos
â”‚   â”œâ”€â”€ Immediate_32bits.dig
â”‚   â”œâ”€â”€ Branch_32bit.dig
â”‚   â””â”€â”€ Inst_Decoder_*.dig              # Decodificadores tipo I, B, S, U, J
â”‚
â””â”€â”€ ğŸ“ ProcesadorMonociclo/            # Procesador completo integrado
    â”œâ”€â”€ ProcesadorMonociclo_32bits.dig
    â”œâ”€â”€ DataMemory_32bits.dig
    â””â”€â”€ Programas/                      # Programas de prueba en ensamblador
        â”œâ”€â”€ factorial.asm
        â”œâ”€â”€ SimpleFactorial.asm
        â””â”€â”€ sum_n.asm
```

---

## Herramientas Utilizadas

### 1ï¸âƒ£ Digital - Simulador de Circuitos Digitales

<div align="center">
<img src="https://raw.githubusercontent.com/hneemann/Digital/master/distribution/screenshot.png" width="600" alt="Digital Simulator">
</div>

**[Digital](https://github.com/hneemann/Digital)** es un simulador de circuitos digitales educativo que permite:
- DiseÃ±ar circuitos de forma visual e intuitiva
- Simular en tiempo real el comportamiento de circuitos
- Exportar diseÃ±os a Verilog/VHDL
- Crear jerarquÃ­as de componentes reutilizables

**Archivos:** `*.dig` - Todos los diseÃ±os de circuitos del proyecto

### 2ï¸âƒ£ Intel Quartus Prime - SÃ­ntesis FPGA

**Intel Quartus Prime** es la herramienta oficial para diseÃ±o y sÃ­ntesis en FPGAs Intel/Altera:
- SÃ­ntesis de cÃ³digo Verilog a hardware
- Place & Route optimizado
- AnÃ¡lisis de timing y recursos
- ProgramaciÃ³n directa de FPGA

**Archivos:** `*.v` - CÃ³digo Verilog sintetizable para Quartus

### 3ï¸âƒ£ FPGA DE1-SoC (Altera Cyclone V)

**Hardware Target:**
- **FPGA:** Cyclone V SoC (5CSEMA5F31C6)
- **Logic Elements:** 85K
- **Memory:** 4.5 Mbits embedded
- **DSP Blocks:** 87
- **ARM Cortex-A9:** Dual-core (no usado en este proyecto)

---

## Talleres y Componentes

### ğŸ”¹ Taller 2: Multiplexores y Demultiplexores
ImplementaciÃ³n de MUX y DEMUX de 1, 4 y 8 bits para selecciÃ³n y distribuciÃ³n de seÃ±ales.

### ğŸ”¹ Taller 3: Sumadores Completos
DiseÃ±o de sumadores de 1 bit, optimizaciÃ³n con mapas de Karnaugh y circuitos simplificados.

### ğŸ”¹ Taller 4: Latches y Flip-Flops
Elementos de memoria: Latch SR, Flip-Flop D, JK y T para almacenamiento de estado.

### ğŸ”¹ Taller 5-6: Componentes de 4 y 8 bits
Escalamiento de componentes: registros, sumadores y restadores de mÃºltiples bits.

### ğŸ”¹ Taller 7-8: Componentes de 32 bits 

#### ALU de 32 bits
```verilog
- Operaciones aritmÃ©ticas: ADD, SUB
- Operaciones lÃ³gicas: AND, OR, XOR
- Desplazamientos: SLL, SRL, SRA
- Comparaciones: SLT, SLTU
- Flag zero
```

#### Program Counter (PC)
- Contador de programa con reset asÃ­ncrono
- Write enable para saltos
- Incremento automÃ¡tico

#### Register File (RF)
- 32 registros de 32 bits (x0-x31)
- x0 hardwired a cero (RISC-V spec)
- 2 puertos de lectura, 1 puerto de escritura

#### Program Memory (PM)
- Memoria ROM de 1K palabras Ã— 32 bits
- Almacenamiento de instrucciones
- Lectura asÃ­ncrona

### ğŸ”¹ Taller 9: Tabla de Instrucciones
DocumentaciÃ³n completa del subset RISC-V implementado (RV32I).

### ğŸ”¹ Taller 10: Unidad de Control
DecodificaciÃ³n de instrucciones y generaciÃ³n de seÃ±ales de control.

### ğŸ”¹ Taller 11: Immediate & Branch
GeneraciÃ³n de inmediatos para tipos I, B, S, U, J y lÃ³gica de branch.

### ğŸ”¹ Procesador Monociclo

**IntegraciÃ³n completa de todos los componentes en un procesador funcional:**

```
Fetch â†’ Decode â†’ Execute â†’ Memory â†’ WriteBack (todo en un ciclo)
```

**CaracterÃ­sticas:**
- Arquitectura RISC-V de 32 bits (RV32I)
- EjecuciÃ³n monociclo
- Memoria de datos separada
- Soporte para instrucciones R, I, S, B, U, J
- Programas de prueba incluidos

---

## CÃ³mo Usar

### Prerequisitos

```bash
# Para simulaciÃ³n con Digital
- Java Runtime Environment (JRE) 8+
- Digital.jar desde https://github.com/hneemann/Digital/releases

# Para sÃ­ntesis en FPGA
- Intel Quartus Prime (versiÃ³n 20.1 o superior)
- Drivers USB Blaster para programaciÃ³n
- FPGA DE1-SoC conectada
```

### SimulaciÃ³n con Digital

1. **Descargar e instalar Digital:**
   ```bash
   # Descargar Digital.jar
   https://github.com/hneemann/Digital/releases/latest
   
   # Ejecutar
   java -jar Digital.jar
   ```

2. **Abrir un circuito:**
   ```
   File â†’ Open â†’ Seleccionar archivo .dig
   ```

3. **Simular:**
   - Hacer clic en el botÃ³n
   - Modificar entradas con clic derecho
   - Observar salidas en tiempo real

4. **Circuito recomendado para empezar:**
   ```
   ProcesadorMonociclo/ProcesadorMonociclo_32bits.dig
   ```

### SÃ­ntesis con Quartus Prime

#### MÃ©todo 1: Usando scripts PowerShell (TallerNo7/TallerNo8)

```powershell
cd TallerNo7Componentes32bits
.\run_tests.ps1 help          # Ver opciones disponibles
.\run_tests.ps1 alu           # Testear ALU
.\run_tests.ps1 -All          # Testear todos los componentes
```

#### MÃ©todo 2: Proyecto Quartus manual

1. **Crear nuevo proyecto:**
   ```
   File â†’ New Project Wizard
   ```

2. **Configurar dispositivo:**
   ```
   Family: Cyclone V
   Device: 5CSEMA5F31C6
   ```

3. **AÃ±adir archivos Verilog:**
   ```
   Project â†’ Add/Remove Files â†’ AÃ±adir todos los .v
   ```

4. **Compilar:**
   ```
   Processing â†’ Start Compilation
   ```

5. **Programar FPGA:**
   ```
   Tools â†’ Programmer â†’ Hardware Setup â†’ USB-Blaster
   Start â†’ Program FPGA
   ```

#### MÃ©todo 3: Scripts TCL automÃ¡ticos (TallerNo8)

```tcl
# En Quartus TCL Console:
cd TallerNo8ALU32Bits
source create_quartus_project.tcl
```
---

## Recursos Utilizados en FPGA

### EstimaciÃ³n para Cyclone V (DE1-SoC)

| Componente | Logic Elements | Memory Bits | DSP Blocks |
|------------|----------------|-------------|------------|
| ALU 32-bit | ~500 LEs | - | 2-4 |
| Register File | ~400 LEs | ~1K bits | - |
| Program Memory | ~200 LEs | ~32K bits | - |
| Control Unit | ~300 LEs | - | - |
| **Procesador Completo** | **~3,000 LEs** | **~35K bits** | **4-6** |

**UtilizaciÃ³n total:** ~3.5% de la FPGA Cyclone V 

---

## Programas de Ejemplo

El procesador incluye programas de prueba escritos en ensamblador RISC-V:

### 1. Factorial Simple
```assembly
# Calcula el factorial de un nÃºmero
factorial.asm
```

### 2. Suma de N nÃºmeros
```assembly
# Suma los primeros N nÃºmeros naturales
sum_n.asm
```

### 3. Factorial Iterativo
```assembly
# ImplementaciÃ³n iterativa eficiente
SimpleFactorial.asm
```

---

## Aprendizaje

Este proyecto proporciona experiencia prÃ¡ctica en:

- **DiseÃ±o digital jerÃ¡rquico** - De compuertas a procesadores
- **Arquitectura RISC-V** - ISA moderna y open-source
- **Verilog HDL** - Lenguaje de descripciÃ³n de hardware
- **SÃ­ntesis FPGA** - De cÃ³digo a hardware real
- **MetodologÃ­a de testing** - Testbenches y verificaciÃ³n
- **OptimizaciÃ³n de recursos** - Ãrea, timing, potencia
- **Datapath y control** - SeparaciÃ³n de responsabilidades
- **Pipeline concepts** - Base para procesadores avanzados

---

## DocumentaciÃ³n

- **RISC-V ISA Spec:** https://riscv.org/technical/specifications/
- **Digital Simulator:** https://github.com/hneemann/Digital
- **Intel Quartus Prime:** https://www.intel.com/content/www/us/en/products/details/fpga/development-tools/quartus-prime.html
- **DE1-SoC User Manual:** [Terasic DE1-SoC](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836)

---

## Autor

**Catto2004**
- GitHub: [@Catto2004](https://github.com/Catto2004)
- Repositorio: [ArquitecturaDeComputadores](https://github.com/Catto2004/ArquitecturaDeComputadores)

---

## Licencia

Este proyecto es desarrollado con fines educativos como parte del curso de Arquitectura de Computadores.

---

## Contribuciones

Las contribuciones, issues y sugerencias son bienvenidas. Si encuentras algÃºn error o tienes ideas para mejorar:

1. Fork el proyecto
2. Crea una rama para tu feature (`git checkout -b feature/AmazingFeature`)
3. Commit tus cambios (`git commit -m 'Add some AmazingFeature'`)
4. Push a la rama (`git push origin feature/AmazingFeature`)
5. Abre un Pull Request

---

<div align="center">

### â­ Si este proyecto te fue Ãºtil, considera darle una estrella â­

**Hecho con â¤ï¸ y muchas compuertas lÃ³gicas**

![RISC-V](https://img.shields.io/badge/Made_with-RISC--V-blue?style=flat-square)
![Verilog](https://img.shields.io/badge/Language-Verilog-orange?style=flat-square)
![FPGA](https://img.shields.io/badge/Target-FPGA-red?style=flat-square)

</div>