# Weryfikacja-systemow-cyfrowych

Repozytorium zawiera projekt z kursu Weryfikacja systemów cyfrowych.
Celem projektu było napisanie jednostki testującej kod otrzymany od prowadzącego zajęcia.
Kod w języku VHDL, który otrzymałem realizował ośmiobitową jednostkę arytmetyczno logiczną, całość znajduje się w pliku "Analizowane urządzenie VHDL".  
Napisana przeze mnie jednostka testująca w języku Verilog znajduje się w pliku "Testbench Verilog".
Pobierała ona dane z pliku wsadowego "data_in", wykonywała testy, a następnie tworzyła plik z wynikami "Raport".
Pełne sprawozdanie opisujące działanie napisanego kodu znajduje się w pliku pdf "Raport - alu8bit".
Kompletny projekt znajduje się w folderze "alu8bit" ralizowany był on w środowisku Xilinx Vivado.
