Simulator report for aluofwb
Fri Jan 05 15:08:13 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 468 nodes    ;
; Simulation Coverage         ;      57.26 % ;
; Total Number of Transitions ; 1694         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone      ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                       ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Option                                                                                     ; Setting     ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Simulation mode                                                                            ; Functional  ; Timing        ;
; Start time                                                                                 ; 0 ns        ; 0 ns          ;
; Simulation results format                                                                  ; CVWF        ;               ;
; Vector input source                                                                        ; aluofwb.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On          ; On            ;
; Check outputs                                                                              ; Off         ; Off           ;
; Report simulation coverage                                                                 ; On          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On          ; On            ;
; Display missing 1-value coverage report                                                    ; On          ; On            ;
; Display missing 0-value coverage report                                                    ; On          ; On            ;
; Detect setup and hold time violations                                                      ; Off         ; Off           ;
; Detect glitches                                                                            ; Off         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off         ; Off           ;
; Generate Signal Activity File                                                              ; Off         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off         ; Off           ;
; Group bus channels in simulation results                                                   ; Off         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto        ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      57.26 % ;
; Total nodes checked                                 ; 468          ;
; Total output ports checked                          ; 489          ;
; Total output ports with complete 1/0-value coverage ; 280          ;
; Total output ports with no 1/0-value coverage       ; 126          ;
; Total output ports with no 1-value coverage         ; 135          ;
; Total output ports with no 0-value coverage         ; 200          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                         ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |aluofwb|k2[5]~0                                                             ; |aluofwb|k2[5]~0                                                                  ; out0             ;
; |aluofwb|process_0~0                                                         ; |aluofwb|process_0~0                                                              ; out0             ;
; |aluofwb|process_0~1                                                         ; |aluofwb|process_0~1                                                              ; out0             ;
; |aluofwb|process_0~2                                                         ; |aluofwb|process_0~2                                                              ; out0             ;
; |aluofwb|alu_out~0                                                           ; |aluofwb|alu_out~0                                                                ; out              ;
; |aluofwb|alu_out~1                                                           ; |aluofwb|alu_out~1                                                                ; out              ;
; |aluofwb|alu_out~2                                                           ; |aluofwb|alu_out~2                                                                ; out              ;
; |aluofwb|alu_out~3                                                           ; |aluofwb|alu_out~3                                                                ; out              ;
; |aluofwb|alu_out~4                                                           ; |aluofwb|alu_out~4                                                                ; out              ;
; |aluofwb|alu_out~5                                                           ; |aluofwb|alu_out~5                                                                ; out              ;
; |aluofwb|alu_out~6                                                           ; |aluofwb|alu_out~6                                                                ; out              ;
; |aluofwb|alu_out~7                                                           ; |aluofwb|alu_out~7                                                                ; out              ;
; |aluofwb|process_0~3                                                         ; |aluofwb|process_0~3                                                              ; out0             ;
; |aluofwb|alu_out~8                                                           ; |aluofwb|alu_out~8                                                                ; out0             ;
; |aluofwb|alu_out~9                                                           ; |aluofwb|alu_out~9                                                                ; out0             ;
; |aluofwb|alu_out~10                                                          ; |aluofwb|alu_out~10                                                               ; out0             ;
; |aluofwb|alu_out~11                                                          ; |aluofwb|alu_out~11                                                               ; out0             ;
; |aluofwb|alu_out~12                                                          ; |aluofwb|alu_out~12                                                               ; out0             ;
; |aluofwb|alu_out~13                                                          ; |aluofwb|alu_out~13                                                               ; out0             ;
; |aluofwb|alu_out~14                                                          ; |aluofwb|alu_out~14                                                               ; out0             ;
; |aluofwb|alu_out~15                                                          ; |aluofwb|alu_out~15                                                               ; out0             ;
; |aluofwb|process_0~4                                                         ; |aluofwb|process_0~4                                                              ; out0             ;
; |aluofwb|alu_out~16                                                          ; |aluofwb|alu_out~16                                                               ; out              ;
; |aluofwb|alu_out~17                                                          ; |aluofwb|alu_out~17                                                               ; out              ;
; |aluofwb|alu_out~18                                                          ; |aluofwb|alu_out~18                                                               ; out              ;
; |aluofwb|alu_out~19                                                          ; |aluofwb|alu_out~19                                                               ; out              ;
; |aluofwb|alu_out~20                                                          ; |aluofwb|alu_out~20                                                               ; out              ;
; |aluofwb|alu_out~21                                                          ; |aluofwb|alu_out~21                                                               ; out              ;
; |aluofwb|alu_out~22                                                          ; |aluofwb|alu_out~22                                                               ; out              ;
; |aluofwb|alu_out~23                                                          ; |aluofwb|alu_out~23                                                               ; out              ;
; |aluofwb|alu_out~24                                                          ; |aluofwb|alu_out~24                                                               ; out              ;
; |aluofwb|alu_out~25                                                          ; |aluofwb|alu_out~25                                                               ; out              ;
; |aluofwb|alu_out~26                                                          ; |aluofwb|alu_out~26                                                               ; out              ;
; |aluofwb|alu_out~27                                                          ; |aluofwb|alu_out~27                                                               ; out              ;
; |aluofwb|alu_out~28                                                          ; |aluofwb|alu_out~28                                                               ; out              ;
; |aluofwb|alu_out~29                                                          ; |aluofwb|alu_out~29                                                               ; out              ;
; |aluofwb|alu_out~30                                                          ; |aluofwb|alu_out~30                                                               ; out              ;
; |aluofwb|alu_out~31                                                          ; |aluofwb|alu_out~31                                                               ; out              ;
; |aluofwb|alu_out~32                                                          ; |aluofwb|alu_out~32                                                               ; out              ;
; |aluofwb|alu_out~33                                                          ; |aluofwb|alu_out~33                                                               ; out              ;
; |aluofwb|alu_out~34                                                          ; |aluofwb|alu_out~34                                                               ; out              ;
; |aluofwb|alu_out~35                                                          ; |aluofwb|alu_out~35                                                               ; out              ;
; |aluofwb|alu_out~36                                                          ; |aluofwb|alu_out~36                                                               ; out              ;
; |aluofwb|alu_out~37                                                          ; |aluofwb|alu_out~37                                                               ; out              ;
; |aluofwb|alu_out~38                                                          ; |aluofwb|alu_out~38                                                               ; out              ;
; |aluofwb|alu_out~39                                                          ; |aluofwb|alu_out~39                                                               ; out              ;
; |aluofwb|alu_out~40                                                          ; |aluofwb|alu_out~40                                                               ; out              ;
; |aluofwb|alu_out~41                                                          ; |aluofwb|alu_out~41                                                               ; out              ;
; |aluofwb|alu_out~42                                                          ; |aluofwb|alu_out~42                                                               ; out              ;
; |aluofwb|alu_out~43                                                          ; |aluofwb|alu_out~43                                                               ; out              ;
; |aluofwb|alu_out~44                                                          ; |aluofwb|alu_out~44                                                               ; out              ;
; |aluofwb|alu_out~45                                                          ; |aluofwb|alu_out~45                                                               ; out              ;
; |aluofwb|alu_out~46                                                          ; |aluofwb|alu_out~46                                                               ; out              ;
; |aluofwb|alu_out~47                                                          ; |aluofwb|alu_out~47                                                               ; out              ;
; |aluofwb|alu_out~48                                                          ; |aluofwb|alu_out~48                                                               ; out              ;
; |aluofwb|alu_out~49                                                          ; |aluofwb|alu_out~49                                                               ; out              ;
; |aluofwb|alu_out~50                                                          ; |aluofwb|alu_out~50                                                               ; out              ;
; |aluofwb|alu_out~51                                                          ; |aluofwb|alu_out~51                                                               ; out              ;
; |aluofwb|alu_out~52                                                          ; |aluofwb|alu_out~52                                                               ; out              ;
; |aluofwb|alu_out~53                                                          ; |aluofwb|alu_out~53                                                               ; out              ;
; |aluofwb|alu_out~54                                                          ; |aluofwb|alu_out~54                                                               ; out              ;
; |aluofwb|alu_out~55                                                          ; |aluofwb|alu_out~55                                                               ; out              ;
; |aluofwb|c~0                                                                 ; |aluofwb|c~0                                                                      ; out              ;
; |aluofwb|c~1                                                                 ; |aluofwb|c~1                                                                      ; out              ;
; |aluofwb|s[0]                                                                ; |aluofwb|s[0]                                                                     ; out              ;
; |aluofwb|s[1]                                                                ; |aluofwb|s[1]                                                                     ; out              ;
; |aluofwb|s[2]                                                                ; |aluofwb|s[2]                                                                     ; out              ;
; |aluofwb|s[3]                                                                ; |aluofwb|s[3]                                                                     ; out              ;
; |aluofwb|alu_a[0]                                                            ; |aluofwb|alu_a[0]                                                                 ; out              ;
; |aluofwb|alu_a[1]                                                            ; |aluofwb|alu_a[1]                                                                 ; out              ;
; |aluofwb|alu_a[2]                                                            ; |aluofwb|alu_a[2]                                                                 ; out              ;
; |aluofwb|alu_a[3]                                                            ; |aluofwb|alu_a[3]                                                                 ; out              ;
; |aluofwb|alu_a[4]                                                            ; |aluofwb|alu_a[4]                                                                 ; out              ;
; |aluofwb|alu_a[5]                                                            ; |aluofwb|alu_a[5]                                                                 ; out              ;
; |aluofwb|alu_a[6]                                                            ; |aluofwb|alu_a[6]                                                                 ; out              ;
; |aluofwb|alu_a[7]                                                            ; |aluofwb|alu_a[7]                                                                 ; out              ;
; |aluofwb|c                                                                   ; |aluofwb|c                                                                        ; pin_out          ;
; |aluofwb|z                                                                   ; |aluofwb|z                                                                        ; pin_out          ;
; |aluofwb|alu_out[0]                                                          ; |aluofwb|alu_out[0]                                                               ; pin_out          ;
; |aluofwb|alu_out[1]                                                          ; |aluofwb|alu_out[1]                                                               ; pin_out          ;
; |aluofwb|alu_out[2]                                                          ; |aluofwb|alu_out[2]                                                               ; pin_out          ;
; |aluofwb|alu_out[3]                                                          ; |aluofwb|alu_out[3]                                                               ; pin_out          ;
; |aluofwb|alu_out[4]                                                          ; |aluofwb|alu_out[4]                                                               ; pin_out          ;
; |aluofwb|alu_out[5]                                                          ; |aluofwb|alu_out[5]                                                               ; pin_out          ;
; |aluofwb|alu_out[6]                                                          ; |aluofwb|alu_out[6]                                                               ; pin_out          ;
; |aluofwb|alu_out[7]                                                          ; |aluofwb|alu_out[7]                                                               ; pin_out          ;
; |aluofwb|LessThan0~3                                                         ; |aluofwb|LessThan0~3                                                              ; out0             ;
; |aluofwb|LessThan0~7                                                         ; |aluofwb|LessThan0~7                                                              ; out0             ;
; |aluofwb|LessThan0~11                                                        ; |aluofwb|LessThan0~11                                                             ; out0             ;
; |aluofwb|LessThan0~15                                                        ; |aluofwb|LessThan0~15                                                             ; out0             ;
; |aluofwb|LessThan0~19                                                        ; |aluofwb|LessThan0~19                                                             ; out0             ;
; |aluofwb|LessThan0~23                                                        ; |aluofwb|LessThan0~23                                                             ; out0             ;
; |aluofwb|LessThan0~27                                                        ; |aluofwb|LessThan0~27                                                             ; out0             ;
; |aluofwb|Equal0~0                                                            ; |aluofwb|Equal0~0                                                                 ; out0             ;
; |aluofwb|Equal0~1                                                            ; |aluofwb|Equal0~1                                                                 ; out0             ;
; |aluofwb|Equal0~2                                                            ; |aluofwb|Equal0~2                                                                 ; out0             ;
; |aluofwb|Equal0~3                                                            ; |aluofwb|Equal0~3                                                                 ; out0             ;
; |aluofwb|Equal0~4                                                            ; |aluofwb|Equal0~4                                                                 ; out0             ;
; |aluofwb|Equal0~5                                                            ; |aluofwb|Equal0~5                                                                 ; out0             ;
; |aluofwb|Equal0~6                                                            ; |aluofwb|Equal0~6                                                                 ; out0             ;
; |aluofwb|Equal0~7                                                            ; |aluofwb|Equal0~7                                                                 ; out0             ;
; |aluofwb|Equal0~8                                                            ; |aluofwb|Equal0~8                                                                 ; out0             ;
; |aluofwb|Equal1~0                                                            ; |aluofwb|Equal1~0                                                                 ; out0             ;
; |aluofwb|Equal2~0                                                            ; |aluofwb|Equal2~0                                                                 ; out0             ;
; |aluofwb|Equal3~0                                                            ; |aluofwb|Equal3~0                                                                 ; out0             ;
; |aluofwb|Equal4~0                                                            ; |aluofwb|Equal4~0                                                                 ; out0             ;
; |aluofwb|Equal5~0                                                            ; |aluofwb|Equal5~0                                                                 ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[1]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[1]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[2]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[2]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[3]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[3]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[4]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[4]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[5]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[5]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[6]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[6]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[7]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[7]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|result_node[8]                                     ; |aluofwb|lpm_add_sub:Add3|result_node[8]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~5                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~5                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~6                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~6                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~7                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~7                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~8                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~8                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~9                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~9                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~10                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~10                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|result_node[1]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[1]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[2]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[2]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[3]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[3]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[4]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[4]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[5]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[5]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[6]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[6]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[7]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[7]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|result_node[8]                                     ; |aluofwb|lpm_add_sub:Add2|result_node[8]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[8]~1                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~2                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~3                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~4                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~5                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~6                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~7                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~8                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[8]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~18                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~19                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~21                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~22                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~23                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~24                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~25                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~26                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~27                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~28                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~29                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~29                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~30                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~30                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~31                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~31                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~32                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~32                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~33                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~33                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~34                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~34                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~35                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~35                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|result_node[0]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[0]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[1]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[2]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[3]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[4]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[5]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[5]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[6]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[6]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|result_node[7]                                     ; |aluofwb|lpm_add_sub:Add1|result_node[7]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]~1                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~2                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~3                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~4                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~5                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~6                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~7                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |aluofwb|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~21                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~21                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~22                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~22                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~23                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~23                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~24                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~24                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~25                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~25                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~26                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~26                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~27                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~27                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~28                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~29                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~29                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~30                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~30                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~31                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~31                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                            ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |aluofwb|m                                                                   ; |aluofwb|m                                                                        ; out              ;
; |aluofwb|alu_b[0]                                                            ; |aluofwb|alu_b[0]                                                                 ; out              ;
; |aluofwb|alu_b[1]                                                            ; |aluofwb|alu_b[1]                                                                 ; out              ;
; |aluofwb|alu_b[2]                                                            ; |aluofwb|alu_b[2]                                                                 ; out              ;
; |aluofwb|alu_b[3]                                                            ; |aluofwb|alu_b[3]                                                                 ; out              ;
; |aluofwb|alu_b[4]                                                            ; |aluofwb|alu_b[4]                                                                 ; out              ;
; |aluofwb|alu_b[5]                                                            ; |aluofwb|alu_b[5]                                                                 ; out              ;
; |aluofwb|alu_b[6]                                                            ; |aluofwb|alu_b[6]                                                                 ; out              ;
; |aluofwb|alu_b[7]                                                            ; |aluofwb|alu_b[7]                                                                 ; out              ;
; |aluofwb|LessThan0~0                                                         ; |aluofwb|LessThan0~0                                                              ; out0             ;
; |aluofwb|LessThan0~1                                                         ; |aluofwb|LessThan0~1                                                              ; out0             ;
; |aluofwb|LessThan0~2                                                         ; |aluofwb|LessThan0~2                                                              ; out0             ;
; |aluofwb|LessThan0~4                                                         ; |aluofwb|LessThan0~4                                                              ; out0             ;
; |aluofwb|LessThan0~5                                                         ; |aluofwb|LessThan0~5                                                              ; out0             ;
; |aluofwb|LessThan0~6                                                         ; |aluofwb|LessThan0~6                                                              ; out0             ;
; |aluofwb|LessThan0~8                                                         ; |aluofwb|LessThan0~8                                                              ; out0             ;
; |aluofwb|LessThan0~9                                                         ; |aluofwb|LessThan0~9                                                              ; out0             ;
; |aluofwb|LessThan0~10                                                        ; |aluofwb|LessThan0~10                                                             ; out0             ;
; |aluofwb|LessThan0~12                                                        ; |aluofwb|LessThan0~12                                                             ; out0             ;
; |aluofwb|LessThan0~13                                                        ; |aluofwb|LessThan0~13                                                             ; out0             ;
; |aluofwb|LessThan0~14                                                        ; |aluofwb|LessThan0~14                                                             ; out0             ;
; |aluofwb|LessThan0~16                                                        ; |aluofwb|LessThan0~16                                                             ; out0             ;
; |aluofwb|LessThan0~17                                                        ; |aluofwb|LessThan0~17                                                             ; out0             ;
; |aluofwb|LessThan0~18                                                        ; |aluofwb|LessThan0~18                                                             ; out0             ;
; |aluofwb|LessThan0~20                                                        ; |aluofwb|LessThan0~20                                                             ; out0             ;
; |aluofwb|LessThan0~21                                                        ; |aluofwb|LessThan0~21                                                             ; out0             ;
; |aluofwb|LessThan0~22                                                        ; |aluofwb|LessThan0~22                                                             ; out0             ;
; |aluofwb|LessThan0~24                                                        ; |aluofwb|LessThan0~24                                                             ; out0             ;
; |aluofwb|LessThan0~25                                                        ; |aluofwb|LessThan0~25                                                             ; out0             ;
; |aluofwb|LessThan0~26                                                        ; |aluofwb|LessThan0~26                                                             ; out0             ;
; |aluofwb|LessThan0~28                                                        ; |aluofwb|LessThan0~28                                                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~18                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~18                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~19                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~19                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~21                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~21                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~22                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~22                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~23                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~23                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~24                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~24                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~25                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~25                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~26                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~26                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~27                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~27                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~28                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~29                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~29                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~30                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~30                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~31                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~31                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~32                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~32                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~33                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~33                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~34                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~34                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~35                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~35                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                      ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~28                                      ; out0             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                            ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |aluofwb|k2[5]                                                               ; |aluofwb|k2[5]                                                                    ; out              ;
; |aluofwb|k2[4]                                                               ; |aluofwb|k2[4]                                                                    ; out              ;
; |aluofwb|k2[3]                                                               ; |aluofwb|k2[3]                                                                    ; out              ;
; |aluofwb|k2[2]                                                               ; |aluofwb|k2[2]                                                                    ; out              ;
; |aluofwb|k2[1]                                                               ; |aluofwb|k2[1]                                                                    ; out              ;
; |aluofwb|k2[0]                                                               ; |aluofwb|k2[0]                                                                    ; out              ;
; |aluofwb|k3[8]                                                               ; |aluofwb|k3[8]                                                                    ; out              ;
; |aluofwb|k2[7]                                                               ; |aluofwb|k2[7]                                                                    ; out              ;
; |aluofwb|k1[0]                                                               ; |aluofwb|k1[0]                                                                    ; out              ;
; |aluofwb|k1[1]                                                               ; |aluofwb|k1[1]                                                                    ; out              ;
; |aluofwb|k1[2]                                                               ; |aluofwb|k1[2]                                                                    ; out              ;
; |aluofwb|k1[3]                                                               ; |aluofwb|k1[3]                                                                    ; out              ;
; |aluofwb|k1[4]                                                               ; |aluofwb|k1[4]                                                                    ; out              ;
; |aluofwb|k1[5]                                                               ; |aluofwb|k1[5]                                                                    ; out              ;
; |aluofwb|k1[6]                                                               ; |aluofwb|k1[6]                                                                    ; out              ;
; |aluofwb|k1[7]                                                               ; |aluofwb|k1[7]                                                                    ; out              ;
; |aluofwb|k2[6]                                                               ; |aluofwb|k2[6]                                                                    ; out              ;
; |aluofwb|m                                                                   ; |aluofwb|m                                                                        ; out              ;
; |aluofwb|alu_b[0]                                                            ; |aluofwb|alu_b[0]                                                                 ; out              ;
; |aluofwb|alu_b[1]                                                            ; |aluofwb|alu_b[1]                                                                 ; out              ;
; |aluofwb|alu_b[2]                                                            ; |aluofwb|alu_b[2]                                                                 ; out              ;
; |aluofwb|alu_b[3]                                                            ; |aluofwb|alu_b[3]                                                                 ; out              ;
; |aluofwb|alu_b[4]                                                            ; |aluofwb|alu_b[4]                                                                 ; out              ;
; |aluofwb|alu_b[5]                                                            ; |aluofwb|alu_b[5]                                                                 ; out              ;
; |aluofwb|alu_b[6]                                                            ; |aluofwb|alu_b[6]                                                                 ; out              ;
; |aluofwb|alu_b[7]                                                            ; |aluofwb|alu_b[7]                                                                 ; out              ;
; |aluofwb|LessThan0~0                                                         ; |aluofwb|LessThan0~0                                                              ; out0             ;
; |aluofwb|LessThan0~1                                                         ; |aluofwb|LessThan0~1                                                              ; out0             ;
; |aluofwb|LessThan0~2                                                         ; |aluofwb|LessThan0~2                                                              ; out0             ;
; |aluofwb|LessThan0~4                                                         ; |aluofwb|LessThan0~4                                                              ; out0             ;
; |aluofwb|LessThan0~5                                                         ; |aluofwb|LessThan0~5                                                              ; out0             ;
; |aluofwb|LessThan0~6                                                         ; |aluofwb|LessThan0~6                                                              ; out0             ;
; |aluofwb|LessThan0~8                                                         ; |aluofwb|LessThan0~8                                                              ; out0             ;
; |aluofwb|LessThan0~9                                                         ; |aluofwb|LessThan0~9                                                              ; out0             ;
; |aluofwb|LessThan0~10                                                        ; |aluofwb|LessThan0~10                                                             ; out0             ;
; |aluofwb|LessThan0~12                                                        ; |aluofwb|LessThan0~12                                                             ; out0             ;
; |aluofwb|LessThan0~13                                                        ; |aluofwb|LessThan0~13                                                             ; out0             ;
; |aluofwb|LessThan0~14                                                        ; |aluofwb|LessThan0~14                                                             ; out0             ;
; |aluofwb|LessThan0~16                                                        ; |aluofwb|LessThan0~16                                                             ; out0             ;
; |aluofwb|LessThan0~17                                                        ; |aluofwb|LessThan0~17                                                             ; out0             ;
; |aluofwb|LessThan0~18                                                        ; |aluofwb|LessThan0~18                                                             ; out0             ;
; |aluofwb|LessThan0~20                                                        ; |aluofwb|LessThan0~20                                                             ; out0             ;
; |aluofwb|LessThan0~21                                                        ; |aluofwb|LessThan0~21                                                             ; out0             ;
; |aluofwb|LessThan0~22                                                        ; |aluofwb|LessThan0~22                                                             ; out0             ;
; |aluofwb|LessThan0~24                                                        ; |aluofwb|LessThan0~24                                                             ; out0             ;
; |aluofwb|LessThan0~25                                                        ; |aluofwb|LessThan0~25                                                             ; out0             ;
; |aluofwb|LessThan0~26                                                        ; |aluofwb|LessThan0~26                                                             ; out0             ;
; |aluofwb|LessThan0~28                                                        ; |aluofwb|LessThan0~28                                                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add3|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~18                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~18                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~19                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~19                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~21                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~21                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~22                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~22                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~23                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~23                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~24                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~24                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~25                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~25                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~26                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~26                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~27                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~27                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~28                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~29                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~29                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~30                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~30                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~31                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~31                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~32                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~32                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~33                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~33                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~34                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~34                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~35                                 ; |aluofwb|lpm_add_sub:Add3|addcore:adder|_~35                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |aluofwb|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[8]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add2|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                      ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|result_node[8]                                     ; |aluofwb|lpm_add_sub:Add0|result_node[8]                                          ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                      ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]~1                           ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[8]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[7]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[7]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[6]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[6]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[5]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[5]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[4]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[4]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[3]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |aluofwb|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |aluofwb|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~13                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~13                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~14                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~14                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~15                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~15                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~16                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~16                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~17                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~17                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~18                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~18                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~19                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~19                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~20                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~20                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~21                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~21                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~22                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~22                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~23                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~23                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~24                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~24                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~25                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~25                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~26                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~26                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~27                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~27                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~28                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~28                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~29                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~29                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~30                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~30                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~31                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~31                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~32                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~32                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~33                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~33                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~34                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~34                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~35                                 ; |aluofwb|lpm_add_sub:Add0|addcore:adder|_~35                                      ; out0             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |aluofwb|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 05 15:08:13 2018
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off aluofwb -c aluofwb
Info: Using vector source file "C:/Users//Desktop/cpu/aluofwb/aluofwb.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      57.26 %
Info: Number of transitions in simulation is 1694
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Fri Jan 05 15:08:13 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


