## SoC组成  
### 芯片架构，中断输入的入口  
### AHBlite_interconnect
总线，连接芯片和外设。总线分为地址总线、数据总线和数据总线  
### 外设  
总线连接到interface模块，再连接到了真正的外设。其中interface是外设的驱动模块。  

## 硬件代码  
### logic：核心文件，加密过的  
### decoder：要针对具体外设  
### block_RAM：存储程序代码  
 
### 如果是有使用到的部分，其使能信号要设定为1。  
总线地址是32位的。若地址的高16位为0，则认为是一次对指令存储器的操作。  

## 端口与内核  

## 时序  
先发地址后发数据  

##  地址总线拓展  
外设要说明地址memory map
