TimeQuest Timing Analyzer report for Microcomputer
Wed Oct 23 14:49:46 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'clk'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 59. Fast Model Removal: 'serialClkCount[15]'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 52.21 MHz  ; 52.21 MHz       ; cpuClock           ;      ;
; 54.94 MHz  ; 54.94 MHz       ; clk                ;      ;
; 136.54 MHz ; 136.54 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 146.91 MHz ; 146.91 MHz      ; sdClock            ;      ;
; 174.61 MHz ; 174.61 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -18.152 ; -4694.958     ;
; clk                ; -17.202 ; -4812.017     ;
; sdClock            ; -7.476  ; -722.201      ;
; serialClkCount[15] ; -6.541  ; -1006.521     ;
; T80s:cpu1|IORQ_n   ; -5.865  ; -218.584      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.272 ; -2.272        ;
; T80s:cpu1|IORQ_n   ; -2.054 ; -33.864       ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.336 ; -139.460      ;
; sdClock            ; -1.519 ; -13.449       ;
; T80s:cpu1|IORQ_n   ; 0.859  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -1.952 ; -7.372        ;
; serialClkCount[15] ; 1.418  ; 0.000         ;
; sdClock            ; 1.904  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2227.285     ;
; T80s:cpu1|IORQ_n   ; -2.034 ; -232.636      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.152 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.202     ;
; -18.067 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.117     ;
; -18.067 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.117     ;
; -18.063 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.110     ;
; -18.037 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.087     ;
; -17.996 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.046     ;
; -17.978 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.025     ;
; -17.978 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.025     ;
; -17.960 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 19.000     ;
; -17.952 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.002     ;
; -17.952 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.002     ;
; -17.907 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.954     ;
; -17.881 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.931     ;
; -17.876 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.927     ;
; -17.871 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.922     ;
; -17.871 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.908     ;
; -17.870 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.920     ;
; -17.868 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.919     ;
; -17.845 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.885     ;
; -17.820 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.870     ;
; -17.808 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.867     ;
; -17.806 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.840     ;
; -17.793 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.844     ;
; -17.793 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.844     ;
; -17.789 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.830     ;
; -17.788 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.836     ;
; -17.788 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.828     ;
; -17.787 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.835     ;
; -17.787 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.835     ;
; -17.786 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.826     ;
; -17.782 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.830     ;
; -17.781 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.828     ;
; -17.779 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.827     ;
; -17.761 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.812     ;
; -17.756 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.807     ;
; -17.755 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.805     ;
; -17.753 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.804     ;
; -17.731 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.778     ;
; -17.727 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.777     ;
; -17.723 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.782     ;
; -17.723 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.782     ;
; -17.717 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.748     ;
; -17.705 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.755     ;
; -17.704 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.752     ;
; -17.704 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.752     ;
; -17.700 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.738     ;
; -17.699 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.744     ;
; -17.699 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.736     ;
; -17.698 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.743     ;
; -17.697 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.734     ;
; -17.691 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.725     ;
; -17.678 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.729     ;
; -17.678 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.729     ;
; -17.674 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.715     ;
; -17.673 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.721     ;
; -17.673 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.713     ;
; -17.672 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.720     ;
; -17.671 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.711     ;
; -17.652 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.711     ;
; -17.643 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.692     ;
; -17.638 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.685     ;
; -17.634 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.674     ;
; -17.634 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.674     ;
; -17.634 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.685     ;
; -17.634 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.681     ;
; -17.634 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.681     ;
; -17.633 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.684     ;
; -17.616 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.665     ;
; -17.612 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.662     ;
; -17.610 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.657     ;
; -17.609 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.656     ;
; -17.577 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.625     ;
; -17.577 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.625     ;
; -17.558 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.605     ;
; -17.558 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.605     ;
; -17.558 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.607     ;
; -17.558 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.607     ;
; -17.555 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.605     ;
; -17.551 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.601     ;
; -17.545 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.582     ;
; -17.545 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.582     ;
; -17.545 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.593     ;
; -17.545 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.589     ;
; -17.545 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.589     ;
; -17.544 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.592     ;
; -17.542 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.590     ;
; -17.538 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.586     ;
; -17.534 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.582     ;
; -17.533 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.581     ;
; -17.532 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.592     ;
; -17.529 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.569     ;
; -17.527 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.587     ;
; -17.526 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.585     ;
; -17.524 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.584     ;
; -17.521 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.565     ;
; -17.520 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.564     ;
; -17.519 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.559     ;
; -17.519 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.559     ;
; -17.519 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.570     ;
; -17.519 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.566     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                        ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.202 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.095      ; 18.251     ;
; -17.156 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.138      ; 18.248     ;
; -17.135 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.238     ;
; -17.120 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.184     ;
; -17.109 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.214     ;
; -17.057 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.095      ; 18.106     ;
; -17.041 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.146     ;
; -17.038 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.130     ;
; -17.032 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.153      ; 18.139     ;
; -17.030 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.095      ; 18.079     ;
; -17.027 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.119     ;
; -17.026 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.118     ;
; -17.025 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.117     ;
; -17.021 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.113     ;
; -17.016 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.119     ;
; -17.016 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.119     ;
; -17.015 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.118     ;
; -17.014 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.117     ;
; -17.014 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.117     ;
; -17.013 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.105     ;
; -17.008 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.113     ;
; -17.004 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.107     ;
; -17.000 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.105     ;
; -16.998 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.103     ;
; -16.996 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.095      ; 18.045     ;
; -16.988 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.093     ;
; -16.988 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.093     ;
; -16.985 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.106      ; 18.045     ;
; -16.975 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.039     ;
; -16.974 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.079     ;
; -16.964 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.110      ; 18.028     ;
; -16.930 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.979     ;
; -16.923 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.983     ;
; -16.915 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.964     ;
; -16.914 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.963     ;
; -16.914 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.978     ;
; -16.912 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.961     ;
; -16.910 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.959     ;
; -16.906 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.966     ;
; -16.901 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.950     ;
; -16.900 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.960     ;
; -16.888 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.948     ;
; -16.885 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.945     ;
; -16.885 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.095      ; 17.934     ;
; -16.882 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.942     ;
; -16.871 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.935     ;
; -16.848 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.912     ;
; -16.848 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.912     ;
; -16.847 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.138      ; 17.939     ;
; -16.845 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.909     ;
; -16.844 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.908     ;
; -16.840 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.106      ; 17.900     ;
; -16.834 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.898     ;
; -16.826 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.149      ; 17.929     ;
; -16.824 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.095      ; 17.873     ;
; -16.819 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.110      ; 17.883     ;
; -16.813 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.108      ; 17.875     ;
; -16.808 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.857     ;
; -16.800 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.151      ; 17.905     ;
; -16.785 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.834     ;
; -16.779 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.106      ; 17.839     ;
; -16.778 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.838     ;
; -16.773 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.108      ; 17.835     ;
; -16.773 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.833     ;
; -16.770 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.819     ;
; -16.769 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.818     ;
; -16.767 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.816     ;
; -16.765 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.814     ;
; -16.761 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.821     ;
; -16.758 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.110      ; 17.822     ;
; -16.756 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.805     ;
; -16.755 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.815     ;
; -16.743 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.803     ;
; -16.740 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.800     ;
; -16.737 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.797     ;
; -16.732 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.151      ; 17.837     ;
; -16.729 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.821     ;
; -16.726 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.790     ;
; -16.726 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.790     ;
; -16.724 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.773     ;
; -16.723 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.153      ; 17.830     ;
; -16.718 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.810     ;
; -16.717 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.809     ;
; -16.717 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.106      ; 17.777     ;
; -16.716 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.808     ;
; -16.714 ; SBCTextDisplayRGB:io2|charVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.091      ; 17.759     ;
; -16.712 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.804     ;
; -16.709 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.758     ;
; -16.708 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.757     ;
; -16.707 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.149      ; 17.810     ;
; -16.707 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.149      ; 17.810     ;
; -16.706 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.149      ; 17.809     ;
; -16.706 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.755     ;
; -16.705 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.149      ; 17.808     ;
; -16.705 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.149      ; 17.808     ;
; -16.704 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.138      ; 17.796     ;
; -16.704 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.095      ; 17.753     ;
; -16.703 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.767     ;
; -16.703 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.767     ;
; -16.700 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.110      ; 17.764     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.476 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.264      ;
; -7.455 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.243      ;
; -7.455 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.752     ; 5.243      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.317 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 4.407      ;
; -7.295 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.382      ;
; -7.295 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.382      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.762     ; 5.024      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -7.156 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 4.243      ;
; -6.881 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.673      ;
; -6.881 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.673      ;
; -6.881 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.673      ;
; -6.881 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.673      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.872 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.949      ;
; -6.606 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.453     ; 3.693      ;
; -6.343 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.135      ;
; -6.342 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.134      ;
; -6.342 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.134      ;
; -6.338 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.130      ;
; -6.337 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 4.129      ;
; -6.199 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.749     ; 3.990      ;
; -6.056 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.748     ; 3.848      ;
; -5.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.463     ; 3.038      ;
; -5.950 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.450     ; 3.040      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.807 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.857      ;
; -5.786 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.786 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.836      ;
; -5.765 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.815      ;
; -5.765 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.815      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.723 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.776      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.702 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 6.755      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.627 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.667      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.623 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 6.673      ;
; -5.606 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.646      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 6.108      ;
; -6.392 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.463      ;
; -6.366 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.431      ;
; -6.305 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.533      ; 7.378      ;
; -6.293 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.356      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.853      ;
; -6.277 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~18    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.345      ;
; -6.277 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~16    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.345      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~98    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~95    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~93    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~97    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~100   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~94    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.257 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.324      ;
; -6.219 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.290      ;
; -6.193 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.258      ;
; -6.180 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.963     ; 5.757      ;
; -6.175 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.969     ; 5.746      ;
; -6.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.989     ; 5.714      ;
; -6.145 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.965     ; 5.720      ;
; -6.132 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.533      ; 7.205      ;
; -6.125 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.965     ; 5.700      ;
; -6.120 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.183      ;
; -6.104 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~18    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.172      ;
; -6.104 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~16    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.172      ;
; -6.099 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.971     ; 5.668      ;
; -6.097 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.974     ; 5.663      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.156      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~98    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~95    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~93    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~97    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~100   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~94    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.084 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.151      ;
; -6.032 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.103      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 7.077      ;
; -6.006 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 7.071      ;
; -6.004 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.963     ; 5.581      ;
; -5.992 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.969     ; 5.563      ;
; -5.992 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.969     ; 5.563      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~82    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~77    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~81    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~84    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~78    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.988 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~80    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.051      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~138   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~135   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~139   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~133   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~137   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~140   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~134   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.982 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~136   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.520      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.979 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.523      ; 7.042      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~15    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~19    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~13    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~17    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~20    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.965 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~14    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 7.035      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~106   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~103   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~107   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~101   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~105   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~108   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~102   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.964 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~104   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.528      ; 7.032      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
; -5.962 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.973     ; 5.529      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -5.865 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.978     ; 5.927      ;
; -5.712 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.989      ;
; -5.650 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 5.926      ;
; -5.562 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.839      ;
; -5.560 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.837      ;
; -5.545 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.978     ; 5.607      ;
; -5.533 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 5.809      ;
; -5.528 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.805      ;
; -5.508 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.785      ;
; -5.484 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 5.315      ;
; -5.481 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.758      ;
; -5.466 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.743      ;
; -5.460 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.737      ;
; -5.459 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 5.290      ;
; -5.424 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.699      ;
; -5.386 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.663      ;
; -5.367 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.642      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.585      ;
; -5.258 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.533      ;
; -5.256 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.533      ;
; -5.253 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 5.529      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.504      ;
; -5.215 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.490      ;
; -5.210 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.485      ;
; -5.168 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 5.444      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.165 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.454      ;
; -5.157 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.988      ;
; -5.151 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.982      ;
; -5.134 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.763     ; 5.411      ;
; -5.131 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.962      ;
; -5.100 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.375      ;
; -5.090 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.365      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.060 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.349      ;
; -5.056 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 5.331      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.330      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -5.005 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.294      ;
; -4.903 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.734      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.856 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 5.145      ;
; -4.818 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.649      ;
; -4.784 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.615      ;
; -4.702 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.138     ; 4.604      ;
; -4.665 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.138     ; 4.567      ;
; -4.626 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.457      ;
; -4.576 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.209     ; 4.407      ;
; -3.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 4.272      ;
; -3.842 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.658     ; 4.224      ;
; -3.830 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.658     ; 4.212      ;
; -3.801 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 4.076      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 4.071      ;
; -3.641 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.658     ; 4.023      ;
; -3.531 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 3.806      ;
; -3.397 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 3.673      ;
; -3.361 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 3.636      ;
; -3.276 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.978     ; 3.338      ;
; -3.262 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.764     ; 3.538      ;
; -3.179 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.746     ; 3.473      ;
; -3.178 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.746     ; 3.472      ;
; -3.167 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.746     ; 3.461      ;
; -3.166 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.746     ; 3.460      ;
; -3.165 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.765     ; 3.440      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.828     ; 2.874      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.162 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.267     ; 3.935      ;
; -3.159 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.268     ; 3.931      ;
; -3.149 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.138     ; 3.051      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.485  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.041      ; 1.793      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispAttWRData[1]    ; SBCTextDisplayRGB:io2|dispAttWRData[1]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.521  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.041      ; 1.829      ;
; 0.660  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[3]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.729      ; 3.999      ;
; 0.660  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[4]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.729      ; 3.999      ;
; 0.660  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[7]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.729      ; 3.999      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[1]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[2]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[3]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[4]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[5]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.665  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[6]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.737      ; 4.012      ;
; 0.761  ; sdClkCount[5]                             ; sdClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.763  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|dispAttWRData[7]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.764  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|dispAttWRData[3]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.767  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.769  ; sdClkCount[3]                             ; sdClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.769  ; SBCTextDisplayRGB:io2|startAddr[10]       ; SBCTextDisplayRGB:io2|startAddr[10]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.770  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[0]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.728      ; 4.108      ;
; 0.770  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[7]                                                                                           ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.728      ; 4.108      ;
; 0.772  ; SBCTextDisplayRGB:io2|charHoriz[6]        ; SBCTextDisplayRGB:io2|charHoriz[6]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.773  ; SBCTextDisplayRGB:io2|dispAttWRData[0]    ; SBCTextDisplayRGB:io2|dispAttWRData[4]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.777  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.779  ; SBCTextDisplayRGB:io2|dispAttWRData[4]    ; SBCTextDisplayRGB:io2|dispAttWRData[0]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.779  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.784  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.785  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                      ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.761      ; 4.156      ;
; 0.790  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.793  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.806  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.808  ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.873  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.048      ; 2.188      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.054 ; bufferedUART:io1|rxBuffer~135        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 1.856      ;
; -1.749 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.114      ; 2.171      ;
; -1.710 ; bufferedUART:io1|rxBuffer~75         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 2.197      ;
; -1.561 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 1.587      ;
; -1.535 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.978      ; 1.749      ;
; -1.529 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.464      ; 1.741      ;
; -1.501 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.762      ; 1.067      ;
; -1.481 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 1.667      ;
; -1.462 ; bufferedUART:io1|rxBuffer~105        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.096      ; 2.440      ;
; -1.460 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 1.688      ;
; -1.406 ; bufferedUART:io1|rxBuffer~127        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 2.504      ;
; -1.393 ; bufferedUART:io1|rxBuffer~138        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 2.517      ;
; -1.372 ; bufferedUART:io1|rxBuffer~50         ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 2.535      ;
; -1.302 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 1.846      ;
; -1.298 ; bufferedUART:io1|rxBuffer~119        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 2.610      ;
; -1.261 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.342      ;
; -1.260 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.343      ;
; -1.260 ; bufferedUART:io1|rxBuffer~130        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 2.650      ;
; -1.233 ; bufferedUART:io1|rxBuffer~80         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 2.675      ;
; -1.213 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.390      ;
; -1.188 ; bufferedUART:io1|rxBuffer~54         ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.094      ; 2.712      ;
; -1.185 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.740      ; 1.861      ;
; -1.176 ; bufferedUART:io1|rxBuffer~122        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 2.732      ;
; -1.174 ; bufferedUART:io1|rxBuffer~140        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.106      ; 2.738      ;
; -1.133 ; bufferedUART:io1|rxBuffer~47         ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 2.774      ;
; -1.123 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.841      ; 2.024      ;
; -1.066 ; bufferedUART:io1|rxBuffer~96         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.098      ; 2.838      ;
; -1.052 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.912      ; 2.166      ;
; -1.012 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.831      ; 2.125      ;
; -0.983 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.620      ;
; -0.963 ; bufferedUART:io1|rxBuffer~100        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.099      ; 2.942      ;
; -0.942 ; bufferedUART:io1|rxBuffer~33         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.095      ; 2.959      ;
; -0.900 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 2.248      ;
; -0.897 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.832      ; 2.241      ;
; -0.883 ; bufferedUART:io1|rxBuffer~88         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.100      ; 3.023      ;
; -0.880 ; bufferedUART:io1|rxBuffer~91         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.099      ; 3.025      ;
; -0.863 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.832      ; 2.275      ;
; -0.855 ; bufferedUART:io1|rxBuffer~71         ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 3.052      ;
; -0.849 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.831      ; 2.288      ;
; -0.828 ; bufferedUART:io1|rxBuffer~123        ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 3.080      ;
; -0.827 ; bufferedUART:io1|rxBuffer~61         ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 3.083      ;
; -0.821 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.348      ; 1.833      ;
; -0.802 ; bufferedUART:io1|rxBuffer~67         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.093      ; 3.097      ;
; -0.801 ; bufferedUART:io1|rxBuffer~104        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.097      ; 3.102      ;
; -0.753 ; bufferedUART:io1|rxBuffer~85         ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 3.154      ;
; -0.749 ; bufferedUART:io1|rxBuffer~137        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 3.161      ;
; -0.742 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.842      ; 2.406      ;
; -0.735 ; bufferedUART:io1|rxBuffer~121        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 3.173      ;
; -0.717 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.886      ;
; -0.716 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.297      ; 2.887      ;
; -0.709 ; bufferedUART:io1|rxBuffer~125        ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.106      ; 3.203      ;
; -0.706 ; bufferedUART:io1|rxBuffer~57         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.091      ; 3.191      ;
; -0.694 ; bufferedUART:io1|rxBuffer~43         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.094      ; 3.206      ;
; -0.637 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.740      ; 2.409      ;
; -0.636 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.740      ; 2.410      ;
; -0.632 ; bufferedUART:io1|rxBuffer~76         ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.103      ; 3.277      ;
; -0.628 ; bufferedUART:io1|rxBuffer~139        ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 3.282      ;
; -0.619 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.072      ; 2.759      ;
; -0.565 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.841      ; 2.582      ;
; -0.560 ; bufferedUART:io1|rxBuffer~79         ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.101      ; 3.347      ;
; -0.557 ; bufferedUART:io1|rxBuffer~131        ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 3.353      ;
; -0.536 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.841      ; 2.611      ;
; -0.534 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.113      ; 2.885      ;
; -0.533 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.903      ; 2.676      ;
; -0.517 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.906      ; 2.695      ;
; -0.513 ; bufferedUART:io1|rxBuffer~129        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.104      ; 3.397      ;
; -0.508 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.112      ; 2.910      ;
; -0.508 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.112      ; 2.910      ;
; -0.508 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.112      ; 2.910      ;
; -0.508 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.112      ; 2.910      ;
; -0.504 ; bufferedUART:io1|rxBuffer~78         ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 3.404      ;
; -0.492 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.912      ; 2.726      ;
; -0.483 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.114      ; 2.937      ;
; -0.470 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.277      ; 2.113      ;
; -0.470 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.277      ; 2.113      ;
; -0.470 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.277      ; 2.113      ;
; -0.470 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.277      ; 2.113      ;
; -0.470 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.277      ; 2.113      ;
; -0.446 ; bufferedUART:io1|rxBuffer~70         ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 3.462      ;
; -0.423 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.841      ; 2.724      ;
; -0.407 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.114      ; 3.013      ;
; -0.407 ; T80s:cpu1|T80:u0|DO[0]               ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.858      ; 2.257      ;
; -0.399 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.113      ; 3.020      ;
; -0.389 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.292      ; 3.209      ;
; -0.379 ; bufferedUART:io1|rxBuffer~25         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.095      ; 3.522      ;
; -0.375 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.902      ; 2.833      ;
; -0.359 ; bufferedUART:io1|rxBuffer~94         ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.098      ; 3.545      ;
; -0.320 ; bufferedUART:io1|rxBuffer~110        ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.105      ; 3.591      ;
; -0.304 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.831      ; 2.833      ;
; -0.295 ; bufferedUART:io1|rxBuffer~72         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.102      ; 3.613      ;
; -0.289 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.191      ; 2.708      ;
; -0.284 ; bufferedUART:io1|rxBuffer~56         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.094      ; 3.616      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.335      ; 3.861      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.051      ;
; 0.772 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.078      ;
; 0.907 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.918 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.923 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.229      ;
; 0.966 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.272      ;
; 1.008 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.311      ; 4.929      ;
; 1.012 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.311      ; 4.933      ;
; 1.159 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.465      ;
; 1.170 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.177 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.182 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.492      ;
; 1.220 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.533      ;
; 1.228 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.239 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.545      ;
; 1.288 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.595      ;
; 1.319 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.625      ;
; 1.376 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.504      ; 3.186      ;
; 1.380 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.504      ; 3.190      ;
; 1.455 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.761      ;
; 1.485 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 1.800      ;
; 1.503 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.809      ;
; 1.508 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.311      ; 4.929      ;
; 1.512 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.311      ; 4.933      ;
; 1.547 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.853      ;
; 1.578 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.311      ; 5.499      ;
; 1.580 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.886      ;
; 1.591 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.311      ; 5.512      ;
; 1.596 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.902      ;
; 1.650 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.956      ;
; 1.656 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.659 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.605      ; 2.570      ;
; 1.674 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.485      ; 3.465      ;
; 1.678 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.485      ; 3.469      ;
; 1.705 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.732 ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.038      ;
; 1.742 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.754 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.302      ; 5.666      ;
; 1.766 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.072      ;
; 1.773 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.077      ;
; 1.777 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.094      ;
; 1.784 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.020      ; 2.110      ;
; 1.788 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 2.104      ;
; 1.791 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.799 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.105      ;
; 1.828 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.134      ;
; 1.848 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.154      ;
; 1.852 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.158      ;
; 1.896 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.202      ;
; 1.898 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.204      ;
; 1.904 ; T80s:cpu1|T80:u0|DO[5]                    ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.210      ;
; 1.905 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.211      ;
; 1.915 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.221      ;
; 1.917 ; T80s:cpu1|T80:u0|TmpAddr[0]               ; T80s:cpu1|T80:u0|A[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.223      ;
; 1.938 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.244      ;
; 1.940 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[15] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.246      ;
; 1.941 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.244      ;
; 1.941 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.247      ;
; 1.946 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.504      ; 3.756      ;
; 1.946 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.252      ;
; 1.955 ; T80s:cpu1|T80:u0|DO[0]                    ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.261      ;
; 1.956 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.259      ;
; 1.959 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.504      ; 3.769      ;
; 1.962 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 2.277      ;
; 1.963 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 2.278      ;
; 1.965 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 2.280      ;
; 1.968 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.274      ;
; 1.975 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 2.289      ;
; 1.977 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.281      ;
; 1.977 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.283      ;
; 1.982 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.288      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.744 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.758 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.068      ;
; 0.771 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.077      ;
; 0.868 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.174      ;
; 0.897 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.901 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.920 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 0.921 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.228      ;
; 0.924 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.230      ;
; 0.927 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.233      ;
; 1.064 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.370      ;
; 1.126 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.432      ;
; 1.138 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.444      ;
; 1.148 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.454      ;
; 1.153 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.459      ;
; 1.155 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.461      ;
; 1.167 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.171 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.181 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.487      ;
; 1.192 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.196 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.198 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.505      ;
; 1.203 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.207 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.513      ;
; 1.207 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.513      ;
; 1.215 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.521      ;
; 1.216 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.522      ;
; 1.229 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.535      ;
; 1.231 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.540      ;
; 1.240 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.546      ;
; 1.243 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.549      ;
; 1.253 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.559      ;
; 1.333 ; sd_controller:sd1|sd_read_flag                  ; sd_controller:sd1|sd_read_flag                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.639      ;
; 1.434 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.740      ;
; 1.438 ; sd_controller:sd1|state.write_block_wait        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.744      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.748 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.763 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.764 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.070      ;
; 0.766 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.783 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.089      ;
; 0.912 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.218      ;
; 0.914 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.220      ;
; 0.916 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.920 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 1.170 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.476      ;
; 1.175 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.486      ;
; 1.207 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.513      ;
; 1.212 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.520      ;
; 1.215 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.521      ;
; 1.216 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.522      ;
; 1.218 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.243 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.549      ;
; 1.257 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.563      ;
; 1.271 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.199      ;
; 1.449 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.006      ; 1.761      ;
; 1.465 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.771      ;
; 1.465 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.771      ;
; 1.473 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.781      ;
; 1.476 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.782      ;
; 1.476 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.784      ;
; 1.477 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxCurrentByteBuffer[7] ; clk                ; serialClkCount[15] ; 0.000        ; -0.422     ; 1.361      ;
; 1.478 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.786      ;
; 1.478 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.786      ;
; 1.484 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~113           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.801      ;
; 1.488 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.794      ;
; 1.517 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.823      ;
; 1.519 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.825      ;
; 1.523 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.829      ;
; 1.528 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.834      ;
; 1.544 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.850      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.562 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.327      ; 4.499      ;
; 1.623 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~83            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.009      ; 1.938      ;
; 1.640 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.946      ;
; 1.640 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.946      ;
; 1.640 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.946      ;
; 1.640 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.946      ;
; 1.640 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.946      ;
; 1.641 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~63            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.958      ;
; 1.642 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~111           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.959      ;
; 1.642 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~67            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.015      ; 1.963      ;
; 1.654 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.582      ;
; 1.656 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.664 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.970      ;
; 1.685 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.991      ;
; 1.696 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.002      ;
; 1.697 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.003      ;
; 1.699 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.005      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.718 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.324      ; 4.652      ;
; 1.737 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.043      ;
; 1.742 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.048      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.336 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.392      ;
; -5.336 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.392      ;
; -5.336 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.392      ;
; -5.336 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.392      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.330 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.384      ;
; -5.163 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.219      ;
; -5.163 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.219      ;
; -5.163 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.219      ;
; -5.163 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.219      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.157 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.211      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.016 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 6.067      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -5.003 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 6.056      ;
; -4.976 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.032      ;
; -4.976 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.032      ;
; -4.976 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.032      ;
; -4.976 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 6.032      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.970 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 6.024      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.843 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.894      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.830 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.883      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.656 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.511      ; 5.707      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.643 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.513      ; 5.696      ;
; -4.598 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 5.654      ;
; -4.598 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 5.654      ;
; -4.598 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 5.654      ;
; -4.598 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.516      ; 5.654      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.592 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.514      ; 5.646      ;
; -4.529 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.497      ; 5.566      ;
; -4.529 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.497      ; 5.566      ;
; -4.529 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.497      ; 5.566      ;
; -4.529 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.497      ; 5.566      ;
; -4.523 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.495      ; 5.558      ;
; -4.523 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.495      ; 5.558      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.519 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.558      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.392 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.431      ;
; -1.297 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.337      ;
; -1.170 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.210      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.859 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.957      ; 2.638      ;
; 0.859 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.957      ; 2.638      ;
; 0.985 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.957      ; 2.512      ;
; 0.985 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.957      ; 2.512      ;
; 1.940 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.552      ; 1.652      ;
; 1.940 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.552      ; 1.652      ;
; 1.940 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.552      ; 1.652      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -1.952 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.298      ; 1.652      ;
; -1.952 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.298      ; 1.652      ;
; -1.952 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.298      ; 1.652      ;
; -0.758 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.464      ; 2.512      ;
; -0.758 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.464      ; 2.512      ;
; -0.632 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.464      ; 2.638      ;
; -0.632 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.464      ; 2.638      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.418 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.348      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.431 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.359      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.745 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.321      ; 4.676      ;
; 1.751 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.323      ; 4.684      ;
; 1.751 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.323      ; 4.684      ;
; 1.751 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.323      ; 4.684      ;
; 1.751 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.323      ; 4.684      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.918 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.348      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 1.931 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.359      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.245 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.321      ; 4.676      ;
; 2.251 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.323      ; 4.684      ;
; 2.251 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.323      ; 4.684      ;
; 2.251 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.323      ; 4.684      ;
; 2.251 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.323      ; 4.684      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.207 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.253      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.220 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.238      ; 5.264      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.265 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.494      ; 4.565      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.278 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 4.576      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.241      ; 5.581      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.534 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.240      ; 5.580      ;
; 4.540 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.243      ; 5.589      ;
; 4.540 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.243      ; 5.589      ;
; 4.540 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.243      ; 5.589      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.904 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.210      ;
; 2.031 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.337      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.126 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.431      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
; 2.253 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.558      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.034 ; -0.792       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.034 ; -0.792       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.493 ; -0.251       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.493 ; -0.251       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.488 ; -0.246       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.488 ; -0.246       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.249 ; -0.007       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.249 ; -0.007       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.415 ; 12.415 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.270  ; 5.270  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.515  ; 8.515  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.454  ; 7.454  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.777  ; 7.777  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.396  ; 7.396  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.476  ; 7.476  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.337  ; 7.337  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.448  ; 7.448  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.937  ; 6.937  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.335  ; 9.335  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.629  ; 8.629  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.653 ; -5.653 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.424 ; -5.424 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.004 ; -5.004 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.907 ; -4.907 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -6.104 ; -6.104 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.617 ; -6.617 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.941 ; -6.941 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.551 ; -6.551 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.912 ; -6.912 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.645 ; -6.645 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.272 ; -6.272 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.433 ; -6.433 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.104 ; -6.104 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.780 ; -5.780 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.413 ; -4.413 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.808 ; 10.808 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.196 ; 13.196 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.374 ; 13.374 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.608 ; 10.608 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.615  ; 9.615  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.518  ; 9.518  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.230  ; 9.230  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.653  ; 9.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 10.608 ; 10.608 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.408  ; 9.408  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.595  ; 9.595  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.824  ; 9.824  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.824  ; 9.824  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.449  ; 9.449  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.646  ; 9.646  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.085  ; 9.085  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.773  ; 8.773  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.737  ; 8.737  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.951  ; 8.951  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 9.461  ; 9.461  ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.461  ; 9.461  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.687  ; 8.687  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 8.848  ; 8.848  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 8.893  ; 8.893  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 9.139  ; 9.139  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.597  ; 8.597  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.047  ; 9.047  ; Rise       ; clk                ;
; video            ; clk                ; 9.742  ; 9.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.498  ; 9.498  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.087  ; 9.087  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.526  ; 9.526  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.089  ; 9.089  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.817  ; 9.817  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.796  ; 9.796  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.747  ; 9.747  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.700  ; 8.700  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.881 ; 11.881 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.269 ; 14.269 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.447 ; 14.447 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.477 ; 11.477 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 8.894  ; 8.894  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.640  ; 8.640  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.554  ; 8.554  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.472  ; 9.472  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.781  ; 9.781  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.854 ; 10.854 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.477 ; 11.477 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.692 ; 10.692 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.734  ; 9.734  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.234 ; 10.234 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.791  ; 9.791  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.564 ; 11.564 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.247  ; 9.247  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.675  ; 9.675  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.970  ; 9.970  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.987  ; 9.987  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.759 ; 10.759 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.418 ; 10.418 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.564 ; 11.564 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.049 ; 10.049 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.693  ; 7.693  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.408  ; 9.408  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.153  ; 8.153  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.597  ; 8.597  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.808 ; 10.808 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.196 ; 13.196 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.374 ; 13.374 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.230  ; 9.230  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.615  ; 9.615  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.518  ; 9.518  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.230  ; 9.230  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.653  ; 9.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 10.608 ; 10.608 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.408  ; 9.408  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.595  ; 9.595  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.737  ; 8.737  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.824  ; 9.824  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.449  ; 9.449  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.646  ; 9.646  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.085  ; 9.085  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.773  ; 8.773  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.737  ; 8.737  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.951  ; 8.951  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.461  ; 9.461  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.687  ; 8.687  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 8.848  ; 8.848  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 8.893  ; 8.893  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 9.139  ; 9.139  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.597  ; 8.597  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.047  ; 9.047  ; Rise       ; clk                ;
; video            ; clk                ; 9.742  ; 9.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.498  ; 9.498  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.087  ; 9.087  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.526  ; 9.526  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.089  ; 9.089  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.817  ; 9.817  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.796  ; 9.796  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.492  ; 9.492  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.700  ; 8.700  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 10.452 ; 10.452 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.527  ; 9.527  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.666  ; 9.666  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 8.554  ; 8.554  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 8.894  ; 8.894  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.640  ; 8.640  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.554  ; 8.554  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.472  ; 9.472  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.781  ; 9.781  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.854 ; 10.854 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.477 ; 11.477 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.692 ; 10.692 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.734  ; 9.734  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.234 ; 10.234 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.791  ; 9.791  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.247  ; 9.247  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.247  ; 9.247  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.675  ; 9.675  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.970  ; 9.970  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.987  ; 9.987  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.759 ; 10.759 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.418 ; 10.418 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.564 ; 11.564 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.049 ; 10.049 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.693  ; 7.693  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.616  ; 8.616  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.153  ; 8.153  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.597  ; 8.597  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.290 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.868 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.888 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.401 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.401 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.401 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.858 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.290 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.290 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.451  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.029 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.049 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.562  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.562  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.562  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.019 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.451  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.451  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.290    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.868    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.888    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.401    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.401    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.401    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.858    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.290    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.290    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.451     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.029    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.049    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.562     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.562     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.562     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.019    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.451     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.451     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.925 ; -1228.321     ;
; clk                ; -4.617 ; -1077.706     ;
; sdClock            ; -2.050 ; -154.672      ;
; serialClkCount[15] ; -1.840 ; -247.176      ;
; T80s:cpu1|IORQ_n   ; -1.082 ; -37.300       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.304 ; -9.430        ;
; T80s:cpu1|IORQ_n   ; -0.420 ; -1.067        ;
; cpuClock           ; -0.192 ; -0.421        ;
; serialClkCount[15] ; -0.121 ; -0.136        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.278 ; -33.271       ;
; sdClock            ; 0.008  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.449  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; T80s:cpu1|IORQ_n   ; 0.036 ; 0.000         ;
; serialClkCount[15] ; 0.098 ; 0.000         ;
; sdClock            ; 0.745 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1520.732     ;
; T80s:cpu1|IORQ_n   ; -0.918 ; -111.852      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.925 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.965      ;
; -4.922 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.964      ;
; -4.890 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.920      ;
; -4.887 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.919      ;
; -4.876 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.916      ;
; -4.876 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.916      ;
; -4.873 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.915      ;
; -4.873 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.915      ;
; -4.858 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.900      ;
; -4.854 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.893      ;
; -4.851 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.892      ;
; -4.849 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.888      ;
; -4.846 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.887      ;
; -4.836 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.876      ;
; -4.834 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.874      ;
; -4.833 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.871      ;
; -4.833 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.875      ;
; -4.831 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.873      ;
; -4.830 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.870      ;
; -4.828 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.866      ;
; -4.825 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.865      ;
; -4.823 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.855      ;
; -4.822 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.861      ;
; -4.822 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.861      ;
; -4.819 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.860      ;
; -4.819 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.860      ;
; -4.817 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.843      ;
; -4.817 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.854      ;
; -4.816 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.853      ;
; -4.814 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.842      ;
; -4.814 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.853      ;
; -4.813 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.852      ;
; -4.809 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.851      ;
; -4.809 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.851      ;
; -4.807 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.837      ;
; -4.804 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.834      ;
; -4.804 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.836      ;
; -4.802 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.852      ;
; -4.801 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.833      ;
; -4.787 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.828      ;
; -4.782 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.823      ;
; -4.775 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.813      ;
; -4.772 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.812      ;
; -4.769 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.811      ;
; -4.767 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.809      ;
; -4.767 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.807      ;
; -4.766 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.806      ;
; -4.761 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.801      ;
; -4.759 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.796      ;
; -4.759 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.796      ;
; -4.759 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.798      ;
; -4.758 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.797      ;
; -4.758 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.795      ;
; -4.757 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.794      ;
; -4.756 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.795      ;
; -4.756 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.795      ;
; -4.756 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.797      ;
; -4.755 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.796      ;
; -4.755 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.796      ;
; -4.755 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.796      ;
; -4.755 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.794      ;
; -4.754 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.784      ;
; -4.754 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.790      ;
; -4.754 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.793      ;
; -4.753 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.794      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.803      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.803      ;
; -4.752 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.782      ;
; -4.751 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.787      ;
; -4.751 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.783      ;
; -4.751 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.789      ;
; -4.750 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.778      ;
; -4.750 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.789      ;
; -4.749 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.788      ;
; -4.749 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.781      ;
; -4.748 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.786      ;
; -4.745 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.782      ;
; -4.742 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.778      ;
; -4.742 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.778      ;
; -4.742 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.781      ;
; -4.741 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.778      ;
; -4.740 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.772      ;
; -4.739 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.777      ;
; -4.739 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.777      ;
; -4.738 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.777      ;
; -4.737 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.769      ;
; -4.733 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.769      ;
; -4.732 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.788      ;
; -4.731 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.767      ;
; -4.731 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.763      ;
; -4.731 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.780      ;
; -4.730 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.768      ;
; -4.728 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.766      ;
; -4.728 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.762      ;
; -4.727 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.763      ;
; -4.726 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.762      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.775      ;
; -4.725 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.768      ;
; -4.724 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.762      ;
; -4.723 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.761      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.617 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.061      ; 5.677      ;
; -4.616 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.687      ;
; -4.615 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.675      ;
; -4.609 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.669      ;
; -4.609 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.669      ;
; -4.608 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.668      ;
; -4.605 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.665      ;
; -4.602 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.662      ;
; -4.600 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.069      ; 5.668      ;
; -4.598 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.666      ;
; -4.598 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.073      ; 5.670      ;
; -4.597 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.665      ;
; -4.597 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.665      ;
; -4.596 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.664      ;
; -4.595 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.663      ;
; -4.589 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.657      ;
; -4.586 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.657      ;
; -4.582 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.653      ;
; -4.580 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.651      ;
; -4.578 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.649      ;
; -4.574 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.645      ;
; -4.574 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.645      ;
; -4.568 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.639      ;
; -4.555 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.611      ;
; -4.551 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.061      ; 5.611      ;
; -4.550 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.621      ;
; -4.549 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.609      ;
; -4.545 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.601      ;
; -4.543 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.603      ;
; -4.543 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.603      ;
; -4.542 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.602      ;
; -4.539 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.599      ;
; -4.536 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.596      ;
; -4.534 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.069      ; 5.602      ;
; -4.532 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.600      ;
; -4.532 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.073      ; 5.604      ;
; -4.531 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.599      ;
; -4.531 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.599      ;
; -4.530 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.598      ;
; -4.529 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.597      ;
; -4.529 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.586      ;
; -4.523 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.591      ;
; -4.520 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.591      ;
; -4.516 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.587      ;
; -4.514 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.585      ;
; -4.512 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.583      ;
; -4.508 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.579      ;
; -4.508 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.579      ;
; -4.506 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.574      ;
; -4.502 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.573      ;
; -4.499 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.559      ;
; -4.497 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.557      ;
; -4.496 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.564      ;
; -4.495 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.057      ; 5.551      ;
; -4.491 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.551      ;
; -4.487 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.543      ;
; -4.485 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.057      ; 5.541      ;
; -4.483 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.551      ;
; -4.483 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.539      ;
; -4.483 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.539      ;
; -4.481 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.073      ; 5.553      ;
; -4.480 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.536      ;
; -4.480 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.070      ; 5.549      ;
; -4.479 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.543      ;
; -4.478 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.534      ;
; -4.477 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.533      ;
; -4.475 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.543      ;
; -4.474 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.545      ;
; -4.474 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.542      ;
; -4.474 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.530      ;
; -4.473 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.544      ;
; -4.473 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.529      ;
; -4.473 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.529      ;
; -4.470 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.526      ;
; -4.469 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.526      ;
; -4.469 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.533      ;
; -4.468 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.532      ;
; -4.468 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.524      ;
; -4.466 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.068      ; 5.533      ;
; -4.465 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.079      ; 5.543      ;
; -4.464 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.531      ;
; -4.464 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.520      ;
; -4.463 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.527      ;
; -4.462 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.065      ; 5.526      ;
; -4.461 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.525      ;
; -4.461 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.518      ;
; -4.460 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.524      ;
; -4.459 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.523      ;
; -4.459 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.073      ; 5.531      ;
; -4.458 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.525      ;
; -4.458 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.525      ;
; -4.458 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.522      ;
; -4.457 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.524      ;
; -4.457 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.514      ;
; -4.457 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.514      ;
; -4.454 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.073      ; 5.526      ;
; -4.454 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.069      ; 5.522      ;
; -4.454 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.521      ;
; -4.454 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.511      ;
; -4.453 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.518      ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.509      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.509      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.050 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.512      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.475      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.913 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.361      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.792 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.789      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.782      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.535     ; 1.782      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.732 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.546     ; 1.718      ;
; -1.725 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.184      ;
; -1.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.532     ; 1.577      ;
; -1.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.532     ; 1.577      ;
; -1.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.532     ; 1.577      ;
; -1.577 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.532     ; 1.577      ;
; -1.516 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.963      ;
; -1.505 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.967      ;
; -1.417 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.879      ;
; -1.406 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.868      ;
; -1.382 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.829      ;
; -1.342 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.789      ;
; -1.321 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.323      ;
; -1.320 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.322      ;
; -1.320 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.322      ;
; -1.316 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.318      ;
; -1.315 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.317      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.309 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.352      ;
; -1.302 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.345      ;
; -1.302 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.345      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.301 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.344      ;
; -1.295 ; sd_controller:sd1|address[18]     ; sd_controller:sd1|cmd_out[26]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.742      ;
; -1.294 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.337      ;
; -1.294 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.337      ;
; -1.292 ; sd_controller:sd1|address[22]     ; sd_controller:sd1|cmd_out[30]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.739      ;
; -1.281 ; sd_controller:sd1|address[9]      ; sd_controller:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 0.729      ;
; -1.280 ; sd_controller:sd1|address[25]     ; sd_controller:sd1|cmd_out[33]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.727      ;
; -1.272 ; sd_controller:sd1|address[28]     ; sd_controller:sd1|cmd_out[36]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.719      ;
; -1.264 ; sd_controller:sd1|address[29]     ; sd_controller:sd1|cmd_out[37]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.711      ;
; -1.263 ; sd_controller:sd1|address[21]     ; sd_controller:sd1|cmd_out[29]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 0.710      ;
; -1.261 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.723      ;
; -1.256 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.718      ;
; -1.254 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 0.702      ;
; -1.254 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.716      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.272      ;
; -1.240 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.532     ; 1.240      ;
; -1.238 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.700      ;
; -1.233 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.265      ;
; -1.233 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.265      ;
; -1.226 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.269      ;
; -1.226 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.269      ;
; -1.226 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.269      ;
; -1.226 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.269      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.840 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 2.047      ;
; -1.789 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.996      ;
; -1.749 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.941      ;
; -1.734 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.950      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.935      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.926      ;
; -1.696 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.911      ;
; -1.688 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.894      ;
; -1.684 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.322     ; 1.894      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.899      ;
; -1.673 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.882      ;
; -1.673 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.882      ;
; -1.673 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.884      ;
; -1.660 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.875      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.857      ;
; -1.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.860      ;
; -1.643 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.844      ;
; -1.637 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.843      ;
; -1.634 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.850      ;
; -1.633 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.829      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.322     ; 1.843      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.625 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.827      ;
; -1.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.831      ;
; -1.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.831      ;
; -1.620 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.820      ;
; -1.605 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.805      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.325     ; 1.806      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.788      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.796      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.808      ;
; -1.593 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.337     ; 1.788      ;
; -1.583 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.799      ;
; -1.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.338     ; 1.776      ;
; -1.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.338     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.574 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.776      ;
; -1.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.783      ;
; -1.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.783      ;
; -1.568 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.777      ;
; -1.568 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.777      ;
; -1.568 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.777      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.559 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.751      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.768      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.745      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.745      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.745      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.320     ; 1.757      ;
; -1.545 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.745      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.082 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.863      ;
; -1.082 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.863      ;
; -1.077 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.258     ; 1.851      ;
; -1.072 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.250     ; 1.854      ;
; -1.058 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.839      ;
; -1.050 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.682      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.838      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.040 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.834      ;
; -1.039 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.250     ; 1.821      ;
; -1.027 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.659      ;
; -1.025 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.806      ;
; -1.015 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.796      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.807      ;
; -1.010 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.790      ;
; -1.010 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.791      ;
; -1.004 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.785      ;
; -1.003 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.784      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.793      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.790      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.761      ;
; -0.978 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.258     ; 1.752      ;
; -0.970 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.750      ;
; -0.961 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.741      ;
; -0.953 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.734      ;
; -0.949 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.581      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.238     ; 1.740      ;
; -0.943 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.724      ;
; -0.940 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.498     ; 0.974      ;
; -0.939 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.571      ;
; -0.936 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.716      ;
; -0.928 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.560      ;
; -0.927 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.250     ; 1.709      ;
; -0.921 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.701      ;
; -0.912 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.250     ; 1.694      ;
; -0.908 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.251     ; 1.689      ;
; -0.893 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.673      ;
; -0.884 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.664      ;
; -0.881 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.513      ;
; -0.880 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.660      ;
; -0.835 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.104     ; 1.263      ;
; -0.829 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.461      ;
; -0.821 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.453      ;
; -0.800 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.423     ; 0.909      ;
; -0.794 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.371     ; 1.455      ;
; -0.784 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.416      ;
; -0.779 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.400     ; 1.411      ;
; -0.754 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.371     ; 1.415      ;
; -0.675 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.423     ; 0.784      ;
; -0.648 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.423     ; 0.757      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.565 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.606      ; 1.703      ;
; -0.564 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.250     ; 1.346      ;
; -0.563 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.605      ; 1.700      ;
; -0.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.311      ;
; -0.529 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.252     ; 1.309      ;
; -0.527 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.428     ; 0.631      ;
; -0.512 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.183     ; 1.361      ;
; -0.504 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.096      ; 1.132      ;
; -0.498 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.183     ; 1.347      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
; -0.494 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.396      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.304 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.395      ;
; -0.804 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.395      ;
; -0.402 ; T80s:cpu1|IORQ_n      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.443      ; 1.334      ;
; -0.305 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.622      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.641      ;
; -0.284 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.421      ;
; -0.284 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.421      ;
; -0.284 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.421      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.278 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.435      ;
; -0.256 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.447      ;
; -0.256 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO1|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.447      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.506      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.506      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.506      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.506      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.506      ;
; -0.182 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.795      ; 0.751      ;
; -0.181 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.737      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO0|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.523      ;
; -0.170 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.753      ;
; -0.140 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 0.770      ;
; -0.133 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.792      ;
; -0.118 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 0.792      ;
; -0.111 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.814      ;
; -0.104 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 0.807      ;
; -0.074 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.795      ; 0.859      ;
; -0.071 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.851      ;
; -0.063 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.864      ;
; -0.053 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.876      ;
; -0.046 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.878      ;
; -0.043 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.781      ; 0.876      ;
; -0.035 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.889      ;
; -0.029 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.763      ; 0.872      ;
; -0.022 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 0.889      ;
; -0.020 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.905      ;
; -0.019 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.883      ;
; -0.018 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.913      ;
; -0.018 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.889      ;
; -0.017 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.890      ;
; -0.004 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.797      ; 0.931      ;
; -0.004 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.903      ;
; -0.001 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 0.916      ;
; 0.002  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 0.905      ;
; 0.013  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.944      ;
; 0.015  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 0.918      ;
; 0.022  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.797      ; 0.957      ;
; 0.023  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.930      ;
; 0.040  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.967      ;
; 0.047  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.970      ;
; 0.050  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.981      ;
; 0.055  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.973      ;
; 0.055  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.986      ;
; 0.058  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.987      ;
; 0.063  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.981      ;
; 0.064  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.978      ;
; 0.064  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.995      ;
; 0.068  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.997      ;
; 0.071  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 0.991      ;
; 0.071  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.998      ;
; 0.072  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 0.989      ;
; 0.075  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.999      ;
; 0.076  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.795      ; 1.009      ;
; 0.078  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 1.005      ;
; 0.083  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.999      ;
; 0.085  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.795      ; 1.018      ;
; 0.087  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 1.010      ;
; 0.091  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 1.002      ;
; 0.096  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.020      ;
; 0.098  ; T80s:cpu1|IORQ_n      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.443      ; 1.334      ;
; 0.100  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 1.017      ;
; 0.103  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.797      ; 1.038      ;
; 0.103  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 1.019      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 1.023      ;
; 0.109  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 1.035      ;
; 0.109  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 1.007      ;
; 0.110  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.781      ; 1.029      ;
; 0.112  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.034      ;
; 0.116  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 1.034      ;
; 0.123  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 1.046      ;
; 0.123  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 1.025      ;
; 0.126  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.036      ;
; 0.128  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 1.055      ;
; 0.129  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.756      ; 1.023      ;
; 0.133  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 1.036      ;
; 0.135  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 1.066      ;
; 0.138  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 1.041      ;
; 0.138  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.779      ; 1.055      ;
; 0.142  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 1.069      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.420 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.888      ; 0.620      ;
; -0.196 ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.669      ;
; -0.157 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 0.718      ;
; -0.119 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.085      ; 0.618      ;
; -0.066 ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 0.796      ;
; -0.045 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.978      ;
; -0.037 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.872      ; 0.987      ;
; -0.019 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.234      ; 0.367      ;
; -0.019 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.234      ; 0.367      ;
; -0.019 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.234      ; 0.367      ;
; -0.017 ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.848      ;
; -0.006 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.205      ; 0.851      ;
; -0.001 ; bufferedUART:io1|rxBuffer~138          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.864      ;
; 0.013  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.496      ; 0.661      ;
; 0.015  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.662      ; 1.329      ;
; 0.015  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.662      ; 1.329      ;
; 0.021  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.872      ; 1.045      ;
; 0.021  ; bufferedUART:io1|rxBuffer~50           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 0.883      ;
; 0.026  ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.889      ;
; 0.047  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 1.069      ;
; 0.047  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 1.069      ;
; 0.047  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 1.069      ;
; 0.047  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.870      ; 1.069      ;
; 0.050  ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.915      ;
; 0.054  ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 0.918      ;
; 0.056  ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.394      ; 0.602      ;
; 0.063  ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.394      ; 0.609      ;
; 0.071  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.774      ;
; 0.071  ; bufferedUART:io1|rxBuffer~47           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 0.933      ;
; 0.072  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.775      ;
; 0.073  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.776      ;
; 0.073  ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.394      ; 0.619      ;
; 0.074  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 1.097      ;
; 0.081  ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.944      ;
; 0.082  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.133      ; 0.367      ;
; 0.082  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.133      ; 0.367      ;
; 0.091  ; bufferedUART:io1|rxBuffer~54           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.204      ; 0.947      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.392      ;
; 0.105  ; bufferedUART:io1|rxBuffer~140          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.214      ; 0.971      ;
; 0.107  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|host_write_flag      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.637      ; 1.396      ;
; 0.108  ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.968      ;
; 0.118  ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.394      ; 0.664      ;
; 0.121  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.653      ; 1.426      ;
; 0.121  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.653      ; 1.426      ;
; 0.127  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.517      ;
; 0.129  ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.992      ;
; 0.131  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.234      ; 0.517      ;
; 0.132  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.522      ;
; 0.132  ; bufferedUART:io1|rxBuffer~33           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.205      ; 0.989      ;
; 0.133  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.523      ;
; 0.133  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.234      ; 0.519      ;
; 0.134  ; bufferedUART:io1|rxBuffer~137          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.999      ;
; 0.137  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.840      ;
; 0.141  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.531      ;
; 0.143  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.533      ;
; 0.143  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.238      ; 0.533      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[0]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[1]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[2]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[4]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[5]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.150  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|rxReadPointer[3]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.884      ; 1.186      ;
; 0.151  ; bufferedUART:io1|rxBuffer~123          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 1.014      ;
; 0.154  ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.202      ; 1.008      ;
; 0.155  ; bufferedUART:io1|rxBuffer~61           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 1.019      ;
; 0.162  ; bufferedUART:io1|rxBuffer~91           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.021      ;
; 0.162  ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 1.027      ;
; 0.163  ; bufferedUART:io1|rxBuffer~88           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 1.024      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.163  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.461      ;
; 0.167  ; bufferedUART:io1|rxBuffer~100          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.026      ;
; 0.168  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.496      ; 0.816      ;
; 0.169  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.496      ; 0.817      ;
; 0.170  ; bufferedUART:io1|rxBuffer~71           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 1.032      ;
; 0.170  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|host_write_flag      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.646      ; 1.468      ;
; 0.171  ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.393      ; 0.716      ;
; 0.179  ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.422      ; 0.753      ;
; 0.184  ; bufferedUART:io1|rxBuffer~85           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 1.044      ;
; 0.189  ; bufferedUART:io1|rxBuffer~104          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.048      ;
; 0.195  ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 1.060      ;
; 0.201  ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.547      ; 0.400      ;
; 0.206  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.359      ; 0.717      ;
; 0.207  ; bufferedUART:io1|rxBuffer~78           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 1.071      ;
; 0.214  ; bufferedUART:io1|rxBuffer~125          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.214      ; 1.080      ;
; 0.215  ; n_RomActive                            ; n_RomActive                            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.221  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.924      ;
; 0.222  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.925      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.192 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.495      ; 1.596      ;
; -0.188 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.495      ; 1.600      ;
; -0.025 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.495      ; 1.763      ;
; -0.016 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.495      ; 1.772      ;
; 0.052  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.483      ; 1.828      ;
; 0.111  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.790      ; 1.053      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.790      ; 1.057      ;
; 0.158  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.483      ; 1.934      ;
; 0.214  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.781      ; 1.147      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.781      ; 1.151      ;
; 0.239  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.391      ;
; 0.252  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.404      ;
; 0.278  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.790      ; 1.220      ;
; 0.287  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.790      ; 1.229      ;
; 0.290  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 2.079      ;
; 0.293  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.445      ;
; 0.295  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.488      ; 2.076      ;
; 0.308  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.495      ; 1.596      ;
; 0.312  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.495      ; 1.600      ;
; 0.328  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.336  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.488      ;
; 0.355  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.778      ; 1.285      ;
; 0.357  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.381  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.781      ; 1.314      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.390  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.781      ; 1.323      ;
; 0.401  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.482      ; 2.176      ;
; 0.405  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 2.192      ;
; 0.408  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.560      ;
; 0.416  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.568      ;
; 0.418  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.570      ;
; 0.421  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.573      ;
; 0.423  ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.575      ;
; 0.448  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 2.235      ;
; 0.451  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.604      ;
; 0.453  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 2.242      ;
; 0.454  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 2.243      ;
; 0.454  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.606      ;
; 0.457  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.488      ; 2.238      ;
; 0.458  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.769      ; 1.379      ;
; 0.459  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.217      ; 0.828      ;
; 0.461  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.613      ;
; 0.468  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 0.629      ;
; 0.475  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.495      ; 1.763      ;
; 0.482  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.634      ;
; 0.484  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.495      ; 1.772      ;
; 0.495  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.647      ;
; 0.499  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.521  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.673      ;
; 0.523  ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.675      ;
; 0.526  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.678      ;
; 0.534  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.548  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.700      ;
; 0.550  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.483      ; 1.828      ;
; 0.554  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.706      ;
; 0.564  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.716      ;
; 0.568  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 2.358      ;
; 0.576  ; T80s:cpu1|T80:u0|TmpAddr[0]               ; T80s:cpu1|T80:u0|A[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.728      ;
; 0.580  ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.732      ;
; 0.587  ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.741      ;
; 0.590  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 0.738      ;
; 0.593  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 0.751      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.121 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.320      ;
; -0.015 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.426      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.098  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.547      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.589      ;
; 0.196  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.650      ;
; 0.196  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.650      ;
; 0.196  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.650      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.226  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.675      ;
; 0.240  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.247  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.404      ;
; 0.256  ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.408      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.260  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.717      ;
; 0.263  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.716      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.270  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.715      ;
; 0.291  ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.443      ;
; 0.293  ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.445      ;
; 0.294  ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.446      ;
; 0.314  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.768      ;
; 0.314  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.768      ;
; 0.316  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.767      ;
; 0.330  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.484      ;
; 0.334  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.790      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.336  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.787      ;
; 0.339  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.799      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
; 0.340  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.797      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.240 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.406      ;
; 0.290 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.442      ;
; 0.294 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.294 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.447      ;
; 0.295 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.447      ;
; 0.298 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.450      ;
; 0.298 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.450      ;
; 0.324 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.358 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.539      ;
; 0.390 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.542      ;
; 0.403 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.559      ;
; 0.409 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; sd_controller:sd1|sd_read_flag                  ; sd_controller:sd1|sd_read_flag                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.442 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.596      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.278 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.463      ;
; -1.278 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.463      ;
; -1.278 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.463      ;
; -1.278 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.463      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.277 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.461      ;
; -1.226 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.426      ;
; -1.226 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.426      ;
; -1.226 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.426      ;
; -1.226 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.426      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.225 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.424      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.421      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.421      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.421      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.421      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.220 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.419      ;
; -1.209 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.188      ;
; -1.209 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.188      ;
; -1.209 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.188      ;
; -1.209 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.188      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.208 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.186      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.193 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.351     ; 1.374      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.350     ; 1.369      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.337      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.335     ; 1.332      ;
; -1.132 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.111      ;
; -1.132 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.111      ;
; -1.132 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.111      ;
; -1.132 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.447      ; 2.111      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
; -1.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.446      ; 2.109      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.008 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.024      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.061 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.971      ;
; 0.082 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.950      ;
; 0.135 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.897      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.449 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.951      ; 1.034      ;
; 0.449 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.951      ; 1.034      ;
; 0.501 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.951      ; 0.982      ;
; 0.501 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.951      ; 0.982      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.318      ; 0.740      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.318      ; 0.740      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.318      ; 0.740      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.036 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.552      ; 0.740      ;
; 0.036 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.552      ; 0.740      ;
; 0.036 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.552      ; 0.740      ;
; 0.246 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 0.982      ;
; 0.246 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 0.982      ;
; 0.298 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 1.034      ;
; 0.298 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 1.034      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.149      ; 1.540      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.148      ; 1.545      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.188 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.632      ;
; 0.189 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.634      ;
; 0.189 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.634      ;
; 0.189 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.634      ;
; 0.189 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.634      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.149      ; 1.540      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.148      ; 1.545      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.688 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.151      ; 1.632      ;
; 0.689 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.152      ; 1.634      ;
; 0.689 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.152      ; 1.634      ;
; 0.689 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.152      ; 1.634      ;
; 0.689 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.152      ; 1.634      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.477 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.673      ; 1.802      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.483 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.807      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.518 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.435      ; 1.605      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.524 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.434      ; 1.610      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.675      ; 1.894      ;
; 1.568 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.676      ; 1.896      ;
; 1.568 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.676      ; 1.896      ;
; 1.568 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.676      ; 1.896      ;
; 1.568 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.676      ; 1.896      ;
; 1.608 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.437      ; 1.697      ;
; 1.608 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.437      ; 1.697      ;
; 1.608 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.437      ; 1.697      ;
; 1.608 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.437      ; 1.697      ;
; 1.608 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.437      ; 1.697      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.745 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.897      ;
; 0.798 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.950      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.971      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.024      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.918 ; 0.082        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.918 ; 0.082        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.734 ; 0.266        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.734 ; 0.266        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.633 ; 0.367        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.633 ; 0.367        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.038 ; 3.038 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.362 ; 2.362 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.449 ; 3.449 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.415 ; 3.415 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.056 ; 3.056 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.155 ; 3.155 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.055 ; 3.055 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.415 ; 3.415 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.100 ; 3.100 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.006 ; 3.006 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.078 ; 3.078 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.904 ; 2.904 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.923 ; 3.923 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.615 ; 3.615 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.541 ; -2.541 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.297 ; -2.297 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.193 ; -2.193 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.770 ; -2.770 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.868 ; -2.868 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.763 ; -2.763 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.899 ; -2.899 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.818 ; -2.818 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.643 ; -2.643 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.715 ; -2.715 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.689 ; -2.689 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.141 ; -2.141 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.533 ; 4.533 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.288 ; 5.288 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.311 ; 5.311 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.986 ; 4.986 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.560 ; 4.560 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.537 ; 4.537 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.475 ; 4.475 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.609 ; 4.609 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.986 ; 4.986 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.506 ; 4.506 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.582 ; 4.582 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.634 ; 4.634 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.634 ; 4.634 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.315 ; 4.315 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.471 ; 4.471 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.288 ; 4.288 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.259 ; 4.259 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.526 ; 4.526 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.526 ; 4.526 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.277 ; 4.277 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.247 ; 4.247 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.302 ; 4.302 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.220 ; 4.220 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.199 ; 4.199 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; video            ; clk                ; 4.562 ; 4.562 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.561 ; 4.561 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.420 ; 4.420 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.650 ; 4.650 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.628 ; 4.628 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.531 ; 4.531 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.269 ; 4.269 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.172 ; 5.172 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.927 ; 5.927 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.950 ; 5.950 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.043 ; 5.043 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.242 ; 4.242 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.873 ; 3.873 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.890 ; 3.890 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.169 ; 4.169 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.254 ; 4.254 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.251 ; 4.251 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.603 ; 4.603 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.817 ; 4.817 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.880 ; 4.880 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.043 ; 5.043 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.507 ; 4.507 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.176 ; 5.176 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.335 ; 4.335 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.648 ; 4.648 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.569 ; 4.569 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.941 ; 4.941 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.765 ; 4.765 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.176 ; 5.176 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.590 ; 4.590 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.741 ; 3.741 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.236 ; 4.236 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.902 ; 3.902 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.082 ; 4.082 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.533 ; 4.533 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.288 ; 5.288 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.311 ; 5.311 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.475 ; 4.475 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.560 ; 4.560 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.537 ; 4.537 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.475 ; 4.475 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.609 ; 4.609 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.986 ; 4.986 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.506 ; 4.506 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.582 ; 4.582 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.288 ; 4.288 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.634 ; 4.634 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.315 ; 4.315 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.471 ; 4.471 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.288 ; 4.288 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.259 ; 4.259 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.526 ; 4.526 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.277 ; 4.277 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.247 ; 4.247 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.302 ; 4.302 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.220 ; 4.220 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.199 ; 4.199 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; video            ; clk                ; 4.562 ; 4.562 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.561 ; 4.561 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.420 ; 4.420 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.650 ; 4.650 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.628 ; 4.628 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.445 ; 4.445 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.269 ; 4.269 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.079 ; 4.079 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.873 ; 3.873 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.242 ; 4.242 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.873 ; 3.873 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.890 ; 3.890 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.169 ; 4.169 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.254 ; 4.254 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.251 ; 4.251 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.603 ; 4.603 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.817 ; 4.817 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.880 ; 4.880 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.043 ; 5.043 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.507 ; 4.507 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.335 ; 4.335 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.335 ; 4.335 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.648 ; 4.648 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.569 ; 4.569 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.941 ; 4.941 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.765 ; 4.765 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.176 ; 5.176 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.590 ; 4.590 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.741 ; 3.741 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.015 ; 4.015 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.902 ; 3.902 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.082 ; 4.082 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.970 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.191 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.202 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.020 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.020 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.020 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.181 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.970 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.970 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.077 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.298 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.309 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.288 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.077 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.077 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.970     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.191     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.202     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.020     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.020     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.020     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.181     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.970     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.970     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.077     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.298     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.309     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.288     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.077     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.077     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.152    ; -2.272  ; -5.336   ; -1.952  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -5.865     ; -2.054  ; 0.449    ; -1.952  ; -2.034              ;
;  clk                ; -17.202    ; -2.272  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -18.152    ; -0.192  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.476     ; 0.215   ; -1.519   ; 0.745   ; -0.742              ;
;  serialClkCount[15] ; -6.541     ; -0.121  ; -5.336   ; 0.098   ; -0.742              ;
; Design-wide TNS     ; -11454.281 ; -36.136 ; -152.909 ; -7.372  ; -3448.265           ;
;  T80s:cpu1|IORQ_n   ; -218.584   ; -33.864 ; 0.000    ; -7.372  ; -232.636            ;
;  clk                ; -4812.017  ; -9.430  ; N/A      ; N/A     ; -2227.285           ;
;  cpuClock           ; -4694.958  ; -0.421  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -722.201   ; 0.000   ; -13.449  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -1006.521  ; -0.136  ; -139.460 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.415 ; 12.415 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.270  ; 5.270  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.515  ; 8.515  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.454  ; 7.454  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.777  ; 7.777  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.396  ; 7.396  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.476  ; 7.476  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.337  ; 7.337  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.448  ; 7.448  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.937  ; 6.937  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.335  ; 9.335  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.629  ; 8.629  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.541 ; -2.541 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.297 ; -2.297 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.193 ; -2.193 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.770 ; -2.770 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.868 ; -2.868 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.763 ; -2.763 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.899 ; -2.899 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.818 ; -2.818 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.643 ; -2.643 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.715 ; -2.715 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.689 ; -2.689 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.141 ; -2.141 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.808 ; 10.808 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.196 ; 13.196 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.374 ; 13.374 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.608 ; 10.608 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.615  ; 9.615  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.518  ; 9.518  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.230  ; 9.230  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.653  ; 9.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 10.608 ; 10.608 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.408  ; 9.408  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.595  ; 9.595  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.824  ; 9.824  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.824  ; 9.824  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.449  ; 9.449  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.646  ; 9.646  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.085  ; 9.085  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.773  ; 8.773  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.737  ; 8.737  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.951  ; 8.951  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 9.461  ; 9.461  ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.461  ; 9.461  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.687  ; 8.687  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 8.848  ; 8.848  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 8.893  ; 8.893  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 9.139  ; 9.139  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.629  ; 8.629  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.597  ; 8.597  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.047  ; 9.047  ; Rise       ; clk                ;
; video            ; clk                ; 9.742  ; 9.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.498  ; 9.498  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.087  ; 9.087  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.526  ; 9.526  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.089  ; 9.089  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.817  ; 9.817  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.796  ; 9.796  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.747  ; 9.747  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.700  ; 8.700  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.881 ; 11.881 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.269 ; 14.269 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.447 ; 14.447 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.477 ; 11.477 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 8.894  ; 8.894  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.640  ; 8.640  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.554  ; 8.554  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.822  ; 9.822  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.472  ; 9.472  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.781  ; 9.781  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.854 ; 10.854 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.477 ; 11.477 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.692 ; 10.692 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.734  ; 9.734  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.234 ; 10.234 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.791  ; 9.791  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.564 ; 11.564 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.247  ; 9.247  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.675  ; 9.675  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.970  ; 9.970  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.987  ; 9.987  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.759 ; 10.759 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.418 ; 10.418 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.564 ; 11.564 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.049 ; 10.049 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.693  ; 7.693  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.408  ; 9.408  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.153  ; 8.153  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.597  ; 8.597  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.533 ; 4.533 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.288 ; 5.288 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.311 ; 5.311 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.475 ; 4.475 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.560 ; 4.560 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.537 ; 4.537 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.475 ; 4.475 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.609 ; 4.609 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.986 ; 4.986 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.506 ; 4.506 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.582 ; 4.582 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.288 ; 4.288 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.634 ; 4.634 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.315 ; 4.315 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.471 ; 4.471 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.288 ; 4.288 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.259 ; 4.259 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.526 ; 4.526 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.277 ; 4.277 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.247 ; 4.247 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.302 ; 4.302 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.220 ; 4.220 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.199 ; 4.199 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; video            ; clk                ; 4.562 ; 4.562 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.561 ; 4.561 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.420 ; 4.420 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.650 ; 4.650 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.628 ; 4.628 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.445 ; 4.445 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.269 ; 4.269 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.079 ; 4.079 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.873 ; 3.873 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.242 ; 4.242 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.873 ; 3.873 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.890 ; 3.890 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.169 ; 4.169 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.254 ; 4.254 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.251 ; 4.251 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.603 ; 4.603 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.817 ; 4.817 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.880 ; 4.880 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.043 ; 5.043 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.507 ; 4.507 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.335 ; 4.335 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.335 ; 4.335 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.648 ; 4.648 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.569 ; 4.569 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.941 ; 4.941 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.765 ; 4.765 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.176 ; 5.176 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.590 ; 4.590 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.741 ; 3.741 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.015 ; 4.015 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.902 ; 3.902 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.082 ; 4.082 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 20594216 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 638      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 51       ; 12893    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4960949  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 20594216 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 638      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 51       ; 12893    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4960949  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 517   ; 517  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 23 14:49:43 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.152     -4694.958 cpuClock 
    Info (332119):   -17.202     -4812.017 clk 
    Info (332119):    -7.476      -722.201 sdClock 
    Info (332119):    -6.541     -1006.521 serialClkCount[15] 
    Info (332119):    -5.865      -218.584 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):    -2.054       -33.864 T80s:cpu1|IORQ_n 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.336      -139.460 serialClkCount[15] 
    Info (332119):    -1.519       -13.449 sdClock 
    Info (332119):     0.859         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -1.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.952        -7.372 T80s:cpu1|IORQ_n 
    Info (332119):     1.418         0.000 serialClkCount[15] 
    Info (332119):     1.904         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2227.285 clk 
    Info (332119):    -2.034      -232.636 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.925     -1228.321 cpuClock 
    Info (332119):    -4.617     -1077.706 clk 
    Info (332119):    -2.050      -154.672 sdClock 
    Info (332119):    -1.840      -247.176 serialClkCount[15] 
    Info (332119):    -1.082       -37.300 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -9.430 clk 
    Info (332119):    -0.420        -1.067 T80s:cpu1|IORQ_n 
    Info (332119):    -0.192        -0.421 cpuClock 
    Info (332119):    -0.121        -0.136 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.278       -33.271 serialClkCount[15] 
    Info (332119):     0.008         0.000 sdClock 
    Info (332119):     0.449         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.036         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.098         0.000 serialClkCount[15] 
    Info (332119):     0.745         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1520.732 clk 
    Info (332119):    -0.918      -111.852 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4605 megabytes
    Info: Processing ended: Wed Oct 23 14:49:46 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


