---
layout : single
title: "[2T0C] Novel Vertical Channel-All-Around (CAA) In-Ga-Zn-O FET for 2T0C-DRAM With High Density Beyond 4F2 by Monolithic Stacking"
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

Monolithic Stacking을 통해 $$\text{4F}^2$$를 초과하는 고집적도를 갖춘 새로운 수직 채널 CAA IGZO FET 기반 2T0C DRAM   

[논문 링크](https://ieeexplore.ieee.org/document/9732906)

- [IEEE Transactions on Electron Devices](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=16)     
- 10 March 2022     
- Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, University of Chinese Academy of Sciences, Beijing China   
- [Xinlv Duan](https://ieeexplore.ieee.org/author/37086217902), [Jiebin Niu](https://ieeexplore.ieee.org/author/37576587700), [Qian Chen](https://ieeexplore.ieee.org/author/37088350001), [Xichen Chuai](https://ieeexplore.ieee.org/author/37086583630), [Congyan Lu](https://ieeexplore.ieee.org/author/37068965100), [Wenwu Wang](https://ieeexplore.ieee.org/author/37085882935), [Guanhua Yang](https://ieeexplore.ieee.org/author/37086378282), [Di Geng](https://ieeexplore.ieee.org/author/37719068400), [Ling Li](https://ieeexplore.ieee.org/author/37578909400), [Ming Liu](https://ieeexplore.ieee.org/author/37401503300)   

- Huawei Technologies Company.Ltd, Shenzhen China   
- [Kailiang Huang](https://ieeexplore.ieee.org/author/37087271118), [Junxiao Feng](https://ieeexplore.ieee.org/author/37089322819), [Haibo Qin](https://ieeexplore.ieee.org/author/37089326321), [Shihui Yin](https://ieeexplore.ieee.org/author/37086056295), [Guangfan Jiao](https://ieeexplore.ieee.org/author/37391268700), [Daniele Leonell](https://ieeexplore.ieee.org/author/37392956300), [Xiaoxuan Zhao](https://ieeexplore.ieee.org/author/37089323473), [Zhaogui Wang](https://ieeexplore.ieee.org/author/37086390911), [Weiliang Jing](https://ieeexplore.ieee.org/author/37089326198), [Zhengbo Wang](https://ieeexplore.ieee.org/author/37089323046), [Ying Wu](https://ieeexplore.ieee.org/author/37089343208), [Jeffrey Xu](https://ieeexplore.ieee.org/author/37089341904)

## 0. Abstract   

&nbsp;

- **Stackable Vertical CAA IGZO FET 연구**   
  - 본 논문에서는 $$\text{4F}^2$$와 Long-Retention 2T0C DRAM을 위한 Stackable Vertical CAA IGZO FET을 제시     
    - 해당 소자는 PEALD를 통해 Channel과 Gate Stack을 증착하는 BEOL 호환 Process flow에서 구현됨    
    - 또한, IGZO의 cycle ratio와 Plasma Power가 소자의 전기적 performance에 끼치는 영향을 연구함    
  - Channel length를 50nm로 최적화한 CAA IGZO FET으로 $$V_{DS}$$ = 1V에서 $$I_{on}$$ > 30μA/μm 및 $$I_{off}$$ < 1.8 x $$\text{10}^{-17}$$μA/μm을 달성    
    - 또한 CAA IGZO 2T0C Bit Cell의 Retention 특성이 300초에 달함을 실험적으로 검증함으로써 Low-power & Ultra-low refresh frequency를 갖춘 2T0C DRAM의 가능성을 제시    
  - 마지막으로, Monolithic Stacking을 통해 130nm의 CD를 가지는 Vertical CAA IGZO FET으로 2T0C Bit Cell을 구현함으로써, 2T0C DRAM이 $$\text{4F}^2$$ 이상의 High-density Scaling의 실현 가능성을 입증    

&nbsp;

## 1. Introduction   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/47.png" width="50%" height="50%" alt=""/>
  <p><em>Bit-cell circuit diagram, physical structure, and bit-cell layout
comparison between (a) traditional 1T1C memory cell (6F2) and (b) 2T0C
memory cell using the planar FET structure (about 20F2)</em></p>
</div>

&nbsp;

- **1T1C와 Planar 2T0C DRMA Cell의 한계**   
  - DRAM Scaling은 Storage Capacitance의 감소와 off current의 증가 간의 불균형으로 인해 한계에 직면하고 있지만, Ultra-low $$I_{off}$$를 갖는 IGZO FET 기반의 Long-Retention 2T0C DRAM Cell은 기존 1T1C의 문제를 해결할 수 있는 접근 방식으로 평가되고 있음   
  - 하지만 위 Fig에서 확인할 수 있듯이 기존 1T1C Bit Cell의 면적이 $$\text{6F}^2$$인 반면, Planar FET 기반의 2T0C Bit Cell은 약 $$\text{20F}^2$$에 달함    
    - 심지어 Monolithic Stacking을 통해 3개의 Layer를 집적하더라도, Planar FET 기반의 2T0C DRAM Cell은 $$\text{7F}^2$$이 한계이므로 여전히 1T1C DRAM Cell보다 큼    
    - 또한, $$\text{4F}^2$$ 1T1C Bit Cell의 경우에는 Surrounding Gate Vertical Channel Ox-Si FET이 제시된 적이 있지만, $$\text{4F}^2$$ 2T0C Bit Cell에 적합한 Device Structure은 아직 보고된 바가 없음    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/48.png" width="50%" height="50%" alt=""/>
  <p><em>Proposed 4F2 2T0C bit cell using vertical CAA FETs</em></p>
  <p><em>(a) Writetransistor (TW) S/D vertically connected to read-transistor gate</em></p>
  <p><em>(b) Topdown view of 4F2 bit cell</em></p>
  <p><em>(c) CAA structure with “channel all around” highlighted</em></p>
</div>

&nbsp;

- **Vertical CAA Structure Layout**     
  - 본 논문에서는 Vertical Channel-All-Around(CAA) 구조를 적용한 $$\text{4F}^2$$ 2T0C Bit Cell Layout을 제시함    
  - 해당 구조에서 Gate electrode는 순차적으로 Gate Insulator와 IGZO channel로 둘러싸이며, S/D electrode는 Insulator-layer로 수직하게 분리되어 전체적으로 Metal-Insulator-Metal(MIM) 구조를 형성함 (위 Fig 참고)   
  - $$\text{4F}^2$$ 2T0C DRMA Bit Cell은 두 개의 CAA FET을 적층함으로써 구현되며, 이때 Bottom Transistor의 Gate electrode는 Top Transistor의 S/D electrode와 연결됨 (Fig.c 참고)   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/49.png" width="50%" height="50%" alt=""/>
  <p><em>Memory array composed of (a) 1T1C bit cell and (b)–(d) 2T0C CAA bit cell </em></p>
  <p><em>(b) 4F2-per-bit array with one layer of 2T0C CAA bit cell</em></p>
  <p><em>(c) 2F2-per-bit array by stacking two 2T0C-CAA-bit-cell layers/em></em></p>
  <p><em>(d) Beyond-2F2-per-bit by monolithically stacking 2F2 array above FEOL logic circuit</em></p>
</div>

&nbsp;

- **Scaling by Stacking**  
  - 추가적인 Scaling은 Layer의 Stack 수를 증가시킴으로써 구현 가능함   
    - 예시로 위 Fig.c와 같이 $$\text{4F}^2$$ Layer 2개를 적층하면 $$\text{2F}^2$$를 달성 가능하며, Fig.d와 같이 적층 수를 늘리면 $$\text{2F}^2$$ 이상의 Scaling이 가능   
    - 이처럼 본 논문에서 제안된 CAA 구조는 기존의 $$\text{6F}^2$$ DRAM Bit Cell과 비교했을 때 확연히 더 높은 집적도를 달성할 수 있음    

&nbsp;

- **Section 요약**   
  - 본 논문에서는 각각의 Section에서 다음의 내용을 다룸   
    - **Section II**   
      - **CAA FET의 Process Flow 및 CAA 소자의 CD**    
    - **Section III**  
      - **소자의 최적화 engineering 및 Performance**    
      - **Vertical 구조의 홈(groove) 내 증착 균일성(Coverage & Uniformity)를 위한 PEALD**   
      - **PEALD 공정이 소자의 성능에 미치는 영향**  
    - **Section IV**   
      - **CAA IGZO-FET의 Retention 특성과 적층 가능성에 대한 Demo**   

&nbsp;

## 2. Device Fabrication   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/50.png" width="50%" height="50%" alt=""/>
  <p><em>(a) Process flow of one CAA structure FET device</em></p>
  <p><em>(b) Cross section and top-down view drawing of CAA structure. CD represents the diameter of the channel. Channel width can be calculated by π × CD</em></p>
</div>

&nbsp;

- **CAA Structure 소자의 Process Flow**   
  - CAA 구조 소자의 Process flow는 위 Fig.a에 나타나 있으며 다음과 같은 과정을 밟음  
  - **Metal-Insulator-Metal(MIM)**   
    - Sputtering을 통해 Bottom Mo electrode 증착   
    - Dry Etching을 통해 Bottom Mo S/D electrode를 패터닝    
    - Sputtering을 통해 SiO2 Interdielectric Layer와 Top Mo S/D electrode를 연속적으로 증착    
  - **Vertical Channel Hole**  
    - Dry Etching을 통해 MIM 구조의 3개의 Layer를 순차적으로 식각    
  - **IGZO 증착**   
    - PEALD를 통해 증착하며, IGZO의 Precursor는 다음을 사용   
      - Indium : [3-(Dimethylamino)-propyl] Dimethyl Indium (DADI)   
      - Gallium : Trimethyl Gallium (TMGa)   
      - Zinc : Diethyl Zinc (DEZ)   
    - O2 Plasma 사용   
      - H2는 IGZO FET의 안정성에 중요한 영향을 미치는 요소로 알려져 있기 때문에 PEALD에서 O2 Plasma를 reactant로 사용하여 수소의 영향을 억제  
      - 또한 O2 Plasma는 저온(250℃) 증착을 가능케 함   
  - **AlOx 증착**   
    - IGZO용 PEALD chamber의 250℃의 진공 환경에서 10nm 두께의 AlOx를 증착   
    - 이는 Channel과 Gate Insulator 사이의 계면 특성을 향상함   
  - **InZnO 증착**  
    - 동일한 chamber에서 AlOx 박막 위에 20nm의 InZnO 박막을 증착하여 Gate electrode로 사용   
    - 이는 Gate electrode와 Insulator 간의 계면 특성을 향상시킴    
  - **Device Isolation**   
    - Dry etching을 통해 IGZO/AlOx/InZnO를 식각함으로써 Isolation을 적용   

&nbsp;

- **CAA 소자의 CD**   
  - 위 Fig.b에서는 제작된 CAA 구조 소자의 Front view와 Top-down view를 보여주고 있음   
  - 소자에서 CD는 Channel Hole의 지름(diameter)로 정의   
  - Channel Width는 Hole의 둘레(perimeter)로 정의   
  - Channel Length는 SiO2 Interdielectric Layer의 두께와 Hole의 각도에 따라 결정됨  

&nbsp;

## 3. Optimization of CAA IGZO FET    

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/51.png" alt="Left" width="40%" height="40%" />
  <img src="/assets/images/AND/32.png" alt="Right" width="40%" height="40%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><em>(a) IGZO film thickness versus supercycle number using the PEALD deposition process</em></p>
  <p><em>(Left) Coverage quality in a trench structure of PEALD</em></p>
  <p><em>(Right) IGZO cycle sequence of ALD process</em></p>
  <p><em>(b) Deposited IGZO film-thickness mapping of PEALD on an 8-in wafer</em></p>
</div>

&nbsp;

- **PEALD의 장점**   
  - 