<div align="center">

# üîê FPGA Enigma Machine
### Implementaci√≥n Hardware VHDL sobre Artix-7

![Badge VHDL](https://img.shields.io/badge/Language-VHDL-blue)
![Badge FPGA](https://img.shields.io/badge/Hardware-Basys3-red)
![Badge Tool](https://img.shields.io/badge/Tool-Vivado-green)

<br>

**Rescatando la ingenier√≠a de 1940 mediante l√≥gica digital moderna.**
Este proyecto no es una simple simulaci√≥n; es una reconstrucci√≥n f√≠sica de los rotores y circuitos de la Enigma, traducidos a puertas l√≥gicas para operar en tiempo real.

[Explorar RTL](#arquitectura) ‚Ä¢ [Manual de Uso](#manual) ‚Ä¢ [Ver Autores](#creditos)

<img src="assets/concept_datapath.png" alt="Concepto Datapath" width="80%">
<br>
<em>Figura 1: Nuestro dise√±o conceptual del flujo de datos (Datapath).</em>

</div>

---

## <a name="resumen"></a>üìã La Misi√≥n del Proyecto

El objetivo fue replicar la **M√°quina Enigma** utilizando hardware reconfigurable. En lugar de escribir c√≥digo que se ejecuta secuencialmente (como en C o Python), hemos dise√±ado un circuito digital que **existe f√≠sicamente** dentro de la FPGA.

Separamos estrictamente el dise√±o en dos mundos: el **Datapath** (que transporta y transforma las letras) y la **L√≥gica de Control** (que decide cu√°ndo y c√≥mo ocurren las cosas).

### ¬øQu√© lo hace especial?
* ‚öôÔ∏è **Mec√°nica Virtual:** Hemos recreado el "clic" f√≠sico de los rotores y el trinquete usando contadores y l√≥gica de estado.
* üßÆ **Aritm√©tica Modular:** Implementamos aritm√©tica modular (`MOD 26`) pura para calcular los cifrados sin procesador.
* üõ°Ô∏è **Fiabilidad:** Incluye un sistema de *debouncing* de 50ms para que los botones de la placa se sientan firmes y precisos.
* * üìü **Visualizaci√≥n:** Salida multiplexada en 7-segmentos.

---

## <a name="arquitectura"></a>üèóÔ∏è Arquitectura del Sistema

Todo el dise√±o se ha sintetizado y probado en una placa **Basys 3 (Artix-7)**. Aqu√≠ explicamos c√≥mo funciona la m√°quina:

### 1. Jerarqu√≠a Top-Level
Es el m√≥dulo que conecta todo. Une nuestros perif√©ricos (botones, switches) con la l√≥gica interna, actuando como la placa base del sistema.
<img src="assets/rtl_top.png" alt="RTL Top Level" width="100%">

### 2. Unidad de Control
Aqu√≠ es donde reside la inteligencia. Esta M√°quina de Estados Finitos (FSM) orquesta todo el proceso: detecta tu pulsaci√≥n, espera a que la se√±al se estabilice y ordena a los rotores que giren.

> *Como todo buen dise√±o, este naci√≥ en papel. Abajo mostramos el boceto original de los estados y su traducci√≥n final a hardware:*

<div align="center">
  <img src="assets/fsm_sketch.png" alt="Boceto FSM" width="45%">
  <img src="assets/rtl_fsm.png" alt="RTL FSM" width="53%">
</div>

### 3. ALU Modular
Este m√≥dulo constituye el n√∫cleo de ejecuci√≥n del sistema. Su funci√≥n principal es emular el cableado f√≠sico de los rotores originales mediante el uso de aritm√©tica modular, aplicando operaciones de suma y resta de offsets para transformar la se√±al de entrada.
> `Salida = (Entrada + Offset_Rotor) mod 26`

La implementaci√≥n se basa en un dise√±o combinacional que garantiza que la sustituci√≥n de caracteres sea instant√°nea una vez que los registros de los rotores est√°n estables.

<img src="assets/rtl_alu.png" alt="RTL ALU" width="100%">

---

## <a name="manual"></a>üéÆ Manual de Operaci√≥n

A continuaci√≥n se muestra el mapa de interfaz de la placa. **Es recomendable realizar un RESET al encender la FPGA.**

> üì∏ **Nota:** Gu√≠a visual para la configuraci√≥n f√≠sica en la Basys 3.

<div align="center">
    <img src="assets/manual_interface.png" alt="Mapa de Interfaz F√≠sica" width="90%">
</div>

### Tabla de Referencia R√°pida

| Componente | Funci√≥n | Detalles |
| :--- | :--- | :--- |
| **A. Displays** | Visualizaci√≥n | **[ Rotores \| Entrada \| Salida ]** |
| **B. Botones** | Control | `Centro`: Reset Total / `Derecho`: Cifrar Letra |
| **C. Switches [0-4]** | Entrada Datos | Selecci√≥n de letra en binario (Ver tabla abajo). |
| **D. Switches [13-14]** | Config. Rotores | Selecci√≥n de rodillo/tabla interna. |
| **E. Switch [15]** | Modo | ‚¨áÔ∏è Cifrar / ‚¨ÜÔ∏è Descifrar |

<details>
<summary><strong>üîª Desplegar Tabla de C√≥digos Binarios (A-Z)</strong></summary>
<br>

| Letra | Binario | Letra | Binario | Letra | Binario |
| :---: | :---: | :---: | :---: | :---: | :---: |
| **A** | 00000 | **J** | 01001 | **S** | 10010 |
| **B** | 00001 | **K** | 01010 | **T** | 10011 |
| **C** | 00010 | **L** | 01011 | **U** | 10100 |
| **D** | 00011 | **M** | 01100 | **V** | 10101 |
| **E** | 00100 | **N** | 01101 | **W** | 10110 |
| **F** | 00101 | **O** | 01110 | **X** | 10111 |
| **G** | 00110 | **P** | 01111 | **Y** | 11000 |
| **H** | 00111 | **Q** | 10000 | **Z** | 11001 |
| **I** | 01000 | **R** | 10001 | | |

</details>

---

## <a name="contribuyentes"></a>üë• Colaboradores

Proyecto desarrollado para la asignatura de [**Tecnolog√≠a de Computadores**](https://www.ucm.es/estudios/grado-ingenieriadecomputadores-plan-803217) de la [**UCM**](https://www.ucm.es/).

<div align="center">

| [<img src="https://github.com/GustoffotsuG.png" width="150px;"/><br /><sub><b>Juan Pastrana Garc√≠a</b></sub>](https://github.com/GustoffotsuG) | [<img src="https://github.com/theomaaroo.png" width="150px;"/><br /><sub><b>Omar Ouahri Vigil</b></sub>](https://github.com/theomaaroo) |
| :---: | :---: |

</div>
