Fitter report for Exp4
Sun Apr 14 23:46:04 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Sun Apr 14 23:46:04 2024          ;
; Quartus Prime Version           ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                   ; Exp4                                           ;
; Top-level Entity Name           ; Project_top_module                             ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CGXFC7C7F23C8                                 ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 6,013 / 56,480 ( 11 % )                        ;
; Total registers                 ; 2916                                           ;
; Total pins                      ; 66 / 268 ( 25 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                                ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                                ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                  ;
; Total PLLs                      ; 0 / 13 ( 0 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Advanced Physical Optimization                                     ; Off                                   ; On                                    ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.6%      ;
;     Processor 3            ;   6.2%      ;
;     Processor 4            ;   6.0%      ;
;     Processor 5            ;   5.9%      ;
;     Processor 6            ;   5.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                      ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; KEY[0]~inputCLKENA0                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                       ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[1][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[1][7]~DUPLICATE   ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[5][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[5][5]~DUPLICATE   ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[55][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[55][1]~DUPLICATE  ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[76][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[76][6]~DUPLICATE  ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[79][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[79][3]~DUPLICATE  ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[80][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[80][3]~DUPLICATE  ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[90][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[90][7]~DUPLICATE  ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[127][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[127][6]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[129][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[129][1]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[133][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[133][4]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[139][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[139][7]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[151][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[151][7]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[156][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[156][3]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[175][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[175][4]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[252][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[252][7]~DUPLICATE ;                  ;                       ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z|OUT[0]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z|OUT[0]~DUPLICATE       ;                  ;                       ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10797 ) ; 0.00 % ( 0 / 10797 )       ; 0.00 % ( 0 / 10797 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10797 ) ; 0.00 % ( 0 / 10797 )       ; 0.00 % ( 0 / 10797 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10797 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alper/Desktop/EE/EE5-2/EE446/Prelim/Exp4/Exp4/output_files/Exp4.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,013 / 56,480        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 6,013                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,935 / 56,480        ; 11 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,222                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,489                 ;       ;
;         [c] ALMs used for registers                         ; 224                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 196 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 274 / 56,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 272                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 697 / 5,648           ; 12 %  ;
;     -- Logic LABs                                           ; 697                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,764                 ;       ;
;     -- 7 input functions                                    ; 3                     ;       ;
;     -- 6 input functions                                    ; 4,990                 ;       ;
;     -- 5 input functions                                    ; 752                   ;       ;
;     -- 4 input functions                                    ; 642                   ;       ;
;     -- <=3 input functions                                  ; 1,377                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 124                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,916                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,890 / 112,960       ; 3 %   ;
;         -- Secondary logic registers                        ; 26 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,900                 ;       ;
;         -- Routing optimization registers                   ; 16                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 66 / 268              ; 25 %  ;
;     -- Clock pins                                           ; 6 / 11                ; 55 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.7% / 4.8% / 4.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 42.1% / 42.3% / 41.2% ;       ;
; Maximum fan-out                                             ; 2916                  ;       ;
; Highest non-global fan-out                                  ; 1093                  ;       ;
; Total fan-out                                               ; 49957                 ;       ;
; Average fan-out                                             ; 4.57                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6013 / 56480 ( 11 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6013                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5935 / 56480 ( 11 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1222                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4489                  ; 0                              ;
;         [c] ALMs used for registers                         ; 224                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 196 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 274 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 272                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 697 / 5648 ( 12 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 697                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 7764                  ; 0                              ;
;     -- 7 input functions                                    ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 4990                  ; 0                              ;
;     -- 5 input functions                                    ; 752                   ; 0                              ;
;     -- 4 input functions                                    ; 642                   ; 0                              ;
;     -- <=3 input functions                                  ; 1377                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 124                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2890 / 112960 ( 3 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 26 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2900                  ; 0                              ;
;         -- Routing optimization registers                   ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 66                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 49957                 ; 0                              ;
;     -- Registered Connections                               ; 19626                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 14                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; KEY[0] ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2916                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[1] ; A8    ; 8A       ; 30           ; 81           ; 0            ; 701                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[2] ; M8    ; 3B       ; 32           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[3] ; R15   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]  ; G8    ; 8A       ; 38           ; 81           ; 51           ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[1]  ; J9    ; 8A       ; 36           ; 81           ; 0            ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[2]  ; H9    ; 8A       ; 36           ; 81           ; 17           ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[3]  ; J7    ; 8A       ; 38           ; 81           ; 0            ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[4]  ; K17   ; 5B       ; 89           ; 37           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[5]  ; U20   ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[6]  ; N16   ; 5B       ; 89           ; 35           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[7]  ; P7    ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[8]  ; W8    ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[9]  ; T9    ; 3B       ; 30           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; K16   ; 7A       ; 64           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[1] ; B10   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[2] ; E10   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[3] ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[4] ; B5    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[5] ; F9    ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[6] ; A7    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0] ; E12   ; 7A       ; 50           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[1] ; F10   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[2] ; G10   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[3] ; L8    ; 7A       ; 52           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[4] ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[5] ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[6] ; F12   ; 7A       ; 56           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[0] ; K7    ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[1] ; C11   ; 7A       ; 50           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[2] ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[3] ; A5    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[4] ; H16   ; 7A       ; 64           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[5] ; A9    ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[6] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[0] ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[1] ; K9    ; 7A       ; 52           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[2] ; J19   ; 7A       ; 68           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[3] ; B12   ; 7A       ; 54           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[4] ; H8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[5] ; H10   ; 7A       ; 58           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[6] ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[0] ; J11   ; 7A       ; 58           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[1] ; F13   ; 7A       ; 58           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[2] ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[3] ; H14   ; 7A       ; 60           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[4] ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[5] ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[6] ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[0] ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[1] ; J8    ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[2] ; C13   ; 7A       ; 54           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[3] ; B13   ; 7A       ; 60           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[4] ; H11   ; 7A       ; 52           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[5] ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[6] ; G13   ; 7A       ; 56           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0] ; A22   ; 7A       ; 78           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[1] ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[2] ; T18   ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[3] ; Y22   ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[4] ; C20   ; 7A       ; 86           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[5] ; M21   ; 5B       ; 89           ; 37           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[6] ; J18   ; 7A       ; 68           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[7] ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[8] ; E22   ; 7A       ; 80           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[9] ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 6 / 16 ( 38 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 30 / 80 ( 38 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 452        ; 7A       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 455        ; 8A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 438        ; 7A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 463        ; 8A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 436        ; 7A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 461        ; 8A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 414        ; 7A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; HEX0[0]  ; Incomplete set of assignments ;
; HEX0[1]  ; Incomplete set of assignments ;
; HEX0[2]  ; Incomplete set of assignments ;
; HEX0[3]  ; Incomplete set of assignments ;
; HEX0[4]  ; Incomplete set of assignments ;
; HEX0[5]  ; Incomplete set of assignments ;
; HEX0[6]  ; Incomplete set of assignments ;
; HEX1[0]  ; Incomplete set of assignments ;
; HEX1[1]  ; Incomplete set of assignments ;
; HEX1[2]  ; Incomplete set of assignments ;
; HEX1[3]  ; Incomplete set of assignments ;
; HEX1[4]  ; Incomplete set of assignments ;
; HEX1[5]  ; Incomplete set of assignments ;
; HEX1[6]  ; Incomplete set of assignments ;
; HEX2[0]  ; Incomplete set of assignments ;
; HEX2[1]  ; Incomplete set of assignments ;
; HEX2[2]  ; Incomplete set of assignments ;
; HEX2[3]  ; Incomplete set of assignments ;
; HEX2[4]  ; Incomplete set of assignments ;
; HEX2[5]  ; Incomplete set of assignments ;
; HEX2[6]  ; Incomplete set of assignments ;
; HEX3[0]  ; Incomplete set of assignments ;
; HEX3[1]  ; Incomplete set of assignments ;
; HEX3[2]  ; Incomplete set of assignments ;
; HEX3[3]  ; Incomplete set of assignments ;
; HEX3[4]  ; Incomplete set of assignments ;
; HEX3[5]  ; Incomplete set of assignments ;
; HEX3[6]  ; Incomplete set of assignments ;
; HEX4[0]  ; Incomplete set of assignments ;
; HEX4[1]  ; Incomplete set of assignments ;
; HEX4[2]  ; Incomplete set of assignments ;
; HEX4[3]  ; Incomplete set of assignments ;
; HEX4[4]  ; Incomplete set of assignments ;
; HEX4[5]  ; Incomplete set of assignments ;
; HEX4[6]  ; Incomplete set of assignments ;
; HEX5[0]  ; Incomplete set of assignments ;
; HEX5[1]  ; Incomplete set of assignments ;
; HEX5[2]  ; Incomplete set of assignments ;
; HEX5[3]  ; Incomplete set of assignments ;
; HEX5[4]  ; Incomplete set of assignments ;
; HEX5[5]  ; Incomplete set of assignments ;
; HEX5[6]  ; Incomplete set of assignments ;
; KEY[2]   ; Incomplete set of assignments ;
; KEY[3]   ; Incomplete set of assignments ;
; LEDR[0]  ; Incomplete set of assignments ;
; LEDR[1]  ; Incomplete set of assignments ;
; LEDR[2]  ; Incomplete set of assignments ;
; LEDR[3]  ; Incomplete set of assignments ;
; LEDR[4]  ; Incomplete set of assignments ;
; LEDR[5]  ; Incomplete set of assignments ;
; LEDR[6]  ; Incomplete set of assignments ;
; LEDR[7]  ; Incomplete set of assignments ;
; LEDR[8]  ; Incomplete set of assignments ;
; LEDR[9]  ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; KEY[1]   ; Incomplete set of assignments ;
; HEX0[0]  ; Missing location assignment   ;
; HEX0[1]  ; Missing location assignment   ;
; HEX0[2]  ; Missing location assignment   ;
; HEX0[3]  ; Missing location assignment   ;
; HEX0[4]  ; Missing location assignment   ;
; HEX0[5]  ; Missing location assignment   ;
; HEX0[6]  ; Missing location assignment   ;
; HEX1[0]  ; Missing location assignment   ;
; HEX1[1]  ; Missing location assignment   ;
; HEX1[2]  ; Missing location assignment   ;
; HEX1[3]  ; Missing location assignment   ;
; HEX1[4]  ; Missing location assignment   ;
; HEX1[5]  ; Missing location assignment   ;
; HEX1[6]  ; Missing location assignment   ;
; HEX2[0]  ; Missing location assignment   ;
; HEX2[1]  ; Missing location assignment   ;
; HEX2[2]  ; Missing location assignment   ;
; HEX2[3]  ; Missing location assignment   ;
; HEX2[4]  ; Missing location assignment   ;
; HEX2[5]  ; Missing location assignment   ;
; HEX2[6]  ; Missing location assignment   ;
; HEX3[0]  ; Missing location assignment   ;
; HEX3[1]  ; Missing location assignment   ;
; HEX3[2]  ; Missing location assignment   ;
; HEX3[3]  ; Missing location assignment   ;
; HEX3[4]  ; Missing location assignment   ;
; HEX3[5]  ; Missing location assignment   ;
; HEX3[6]  ; Missing location assignment   ;
; HEX4[0]  ; Missing location assignment   ;
; HEX4[1]  ; Missing location assignment   ;
; HEX4[2]  ; Missing location assignment   ;
; HEX4[3]  ; Missing location assignment   ;
; HEX4[4]  ; Missing location assignment   ;
; HEX4[5]  ; Missing location assignment   ;
; HEX4[6]  ; Missing location assignment   ;
; HEX5[0]  ; Missing location assignment   ;
; HEX5[1]  ; Missing location assignment   ;
; HEX5[2]  ; Missing location assignment   ;
; HEX5[3]  ; Missing location assignment   ;
; HEX5[4]  ; Missing location assignment   ;
; HEX5[5]  ; Missing location assignment   ;
; HEX5[6]  ; Missing location assignment   ;
; KEY[2]   ; Missing location assignment   ;
; KEY[3]   ; Missing location assignment   ;
; LEDR[0]  ; Missing location assignment   ;
; LEDR[1]  ; Missing location assignment   ;
; LEDR[2]  ; Missing location assignment   ;
; LEDR[3]  ; Missing location assignment   ;
; LEDR[4]  ; Missing location assignment   ;
; LEDR[5]  ; Missing location assignment   ;
; LEDR[6]  ; Missing location assignment   ;
; LEDR[7]  ; Missing location assignment   ;
; LEDR[8]  ; Missing location assignment   ;
; LEDR[9]  ; Missing location assignment   ;
; SW[4]    ; Missing location assignment   ;
; SW[5]    ; Missing location assignment   ;
; SW[6]    ; Missing location assignment   ;
; SW[7]    ; Missing location assignment   ;
; SW[8]    ; Missing location assignment   ;
; SW[9]    ; Missing location assignment   ;
; SW[0]    ; Missing location assignment   ;
; SW[1]    ; Missing location assignment   ;
; SW[2]    ; Missing location assignment   ;
; SW[3]    ; Missing location assignment   ;
; KEY[0]   ; Missing location assignment   ;
; KEY[1]   ; Missing location assignment   ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                   ; Entity Name        ; Library Name ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |Project_top_module                                   ; 6013.0 (0.5)         ; 5933.4 (0.5)                     ; 193.9 (0.0)                                       ; 273.5 (0.0)                      ; 0.0 (0.0)            ; 7764 (1)            ; 2916 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 66   ; 0            ; |Project_top_module                                                                                                                   ; Project_top_module ; work         ;
;    |Pipeline_Computer:inst1|                          ; 5992.0 (0.0)         ; 5912.2 (0.0)                     ; 193.7 (0.0)                                       ; 273.5 (0.0)                      ; 0.0 (0.0)            ; 7721 (0)            ; 2916 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1                                                                                           ; Pipeline_Computer  ; work         ;
;       |Controller_unit:my_controller|                 ; 15.3 (2.0)           ; 15.5 (2.5)                       ; 0.7 (0.6)                                         ; 0.6 (0.1)                        ; 0.0 (0.0)            ; 21 (5)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller                                                             ; Controller_unit    ; work         ;
;          |Condition_Check:Condition_Check_unit|       ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Condition_Check:Condition_Check_unit                        ; Condition_Check    ; work         ;
;             |Mux_16to1:CondEx_mux|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Condition_Check:Condition_Check_unit|Mux_16to1:CondEx_mux   ; Mux_16to1          ; work         ;
;             |Register_rsten:N_Z_reg|                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Condition_Check:Condition_Check_unit|Register_rsten:N_Z_reg ; Register_rsten     ; work         ;
;          |Controller:my_controller|                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Controller:my_controller                                    ; Controller         ; work         ;
;          |Register_reset:ALUControlE_Reg|             ; 3.5 (3.5)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUControlE_Reg                              ; Register_reset     ; work         ;
;          |Register_reset:ALUSrcE_Reg|                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUSrcE_Reg                                  ; Register_reset     ; work         ;
;          |Register_reset:BranchD_Reg|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:BranchD_Reg                                  ; Register_reset     ; work         ;
;          |Register_reset:Cond_Reg|                    ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:Cond_Reg                                     ; Register_reset     ; work         ;
;          |Register_reset:FlagWriteE_Reg|              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:FlagWriteE_Reg                               ; Register_reset     ; work         ;
;          |Register_reset:MemWriteE_Reg|               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemWriteE_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:MemWriteM_Reg|               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemWriteM_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:MemtoRegE_Reg|               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegE_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:MemtoRegM_Reg|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegM_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:MemtoRegW_Reg|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegW_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:RegWriteE_Reg|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteE_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:RegWriteM_Reg|               ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteM_Reg                                ; Register_reset     ; work         ;
;          |Register_reset:RegWriteW_Reg|               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteW_Reg                                ; Register_reset     ; work         ;
;       |Hazard_unit:my_hazard_unit|                    ; 2.9 (2.9)            ; 4.0 (4.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|Hazard_unit:my_hazard_unit                                                                ; Hazard_unit        ; work         ;
;       |datapath:my_datapath|                          ; 5973.7 (1.8)         ; 5892.7 (2.2)                     ; 191.9 (0.3)                                       ; 272.9 (0.0)                      ; 0.0 (0.0)            ; 7692 (5)            ; 2896 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath                                                                      ; datapath           ; work         ;
;          |ALU:ALU|                                    ; 140.2 (140.2)        ; 130.7 (130.7)                    ; 17.3 (17.3)                                       ; 26.8 (26.8)                      ; 0.0 (0.0)            ; 227 (227)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|ALU:ALU                                                              ; ALU                ; work         ;
;          |Adder:PC_PLUS_4|                            ; 7.5 (7.5)            ; 8.7 (8.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Adder:PC_PLUS_4                                                      ; Adder              ; work         ;
;          |Memory:DATA_MEMORY|                         ; 3546.1 (3546.1)      ; 3373.2 (3373.2)                  ; 35.2 (35.2)                                       ; 208.2 (208.2)                    ; 0.0 (0.0)            ; 4366 (4366)         ; 2063 (2063)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY                                                   ; Memory             ; work         ;
;          |Mux_2to1:RA1_MUX|                           ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:RA1_MUX                                                     ; Mux_2to1           ; work         ;
;          |Mux_2to1:RA2_MUX|                           ; 0.8 (0.8)            ; 2.0 (2.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:RA2_MUX                                                     ; Mux_2to1           ; work         ;
;          |Mux_2to1:ResultMuxW|                        ; 8.6 (8.6)            ; 10.3 (10.3)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:ResultMuxW                                                  ; Mux_2to1           ; work         ;
;          |Mux_2to1:SHIFT_MUX_CONTROL|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:SHIFT_MUX_CONTROL                                           ; Mux_2to1           ; work         ;
;          |Mux_2to1:SHIFT_MUX_DATA|                    ; 16.0 (16.0)          ; 22.2 (22.2)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:SHIFT_MUX_DATA                                              ; Mux_2to1           ; work         ;
;          |Mux_2to1:SHIFT_MUX_SHAMT|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:SHIFT_MUX_SHAMT                                             ; Mux_2to1           ; work         ;
;          |Mux_2to1:SRCBE_MUX_2|                       ; 107.1 (107.1)        ; 107.3 (107.3)                    ; 2.4 (2.4)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 145 (145)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:SRCBE_MUX_2                                                 ; Mux_2to1           ; work         ;
;          |Mux_2to1:WA3W_MUX|                          ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:WA3W_MUX                                                    ; Mux_2to1           ; work         ;
;          |Mux_2to1:WD3_MUX|                           ; 8.8 (8.8)            ; 14.7 (14.7)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_2to1:WD3_MUX                                                     ; Mux_2to1           ; work         ;
;          |Mux_4to1:SRCAE_MUX|                         ; 30.5 (30.5)          ; 32.9 (32.9)                      ; 2.9 (2.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Mux_4to1:SRCAE_MUX                                                   ; Mux_4to1           ; work         ;
;          |Register_en:reg_z|                          ; 17.1 (17.1)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 18 (18)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z                                                    ; Register_en        ; work         ;
;          |Register_file:reg_file_dp|                  ; 188.3 (0.0)          ; 249.4 (0.0)                      ; 62.3 (0.0)                                        ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 480 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp                                            ; Register_file      ; work         ;
;             |Mux_16to1:mux_2|                         ; 54.9 (54.9)          ; 59.5 (59.5)                      ; 4.7 (4.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2                            ; Mux_16to1          ; work         ;
;             |Register_rsten_neg:registers[0].Reg|     ; 2.5 (2.5)            ; 12.8 (12.8)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[10].Reg|    ; 11.2 (11.2)          ; 12.8 (12.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg       ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[11].Reg|    ; 9.8 (9.8)            ; 12.2 (12.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg       ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[12].Reg|    ; 8.5 (8.5)            ; 13.8 (13.8)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg       ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[13].Reg|    ; 11.1 (11.1)          ; 12.3 (12.3)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg       ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[14].Reg|    ; 10.9 (10.9)          ; 13.7 (13.7)                      ; 2.9 (2.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg       ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[1].Reg|     ; 12.0 (12.0)          ; 12.8 (12.8)                      ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[2].Reg|     ; 4.4 (4.4)            ; 14.2 (14.2)                      ; 9.8 (9.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[3].Reg|     ; 7.3 (7.3)            ; 11.7 (11.7)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[4].Reg|     ; 11.2 (11.2)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[5].Reg|     ; 11.4 (11.4)          ; 12.7 (12.7)                      ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[6].Reg|     ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.3 (2.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[7].Reg|     ; 11.0 (11.0)          ; 11.3 (11.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[8].Reg|     ; 4.0 (4.0)            ; 12.5 (12.5)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg        ; Register_rsten_neg ; work         ;
;             |Register_rsten_neg:registers[9].Reg|     ; 8.2 (8.2)            ; 12.8 (12.8)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg        ; Register_rsten_neg ; work         ;
;          |Register_reset:Execute_Instruction|         ; 4.9 (4.9)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Instruction                                   ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_ALUOutM|    ; 8.6 (8.6)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM                              ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_ALUResultE| ; 8.2 (8.2)            ; 10.4 (10.4)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE                           ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_Extend|     ; 14.0 (14.0)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend                               ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_RA1E|       ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RA1E                                 ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_RA2E|       ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RA2E                                 ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_RD1|        ; 117.9 (117.9)        ; 122.1 (122.1)                    ; 4.9 (4.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 160 (160)           ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1                                  ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_RD2|        ; 114.9 (114.9)        ; 124.3 (124.3)                    ; 9.9 (9.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 160 (160)           ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2                                  ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_RD2E|       ; 8.6 (8.6)            ; 12.3 (12.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E                                 ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_ReadDataM|  ; 1425.8 (1425.8)      ; 1434.3 (1434.3)                  ; 36.9 (36.9)                                       ; 28.5 (28.5)                      ; 0.0 (0.0)            ; 2048 (2048)         ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM                            ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_WA3D|       ; 1.2 (1.2)            ; 1.6 (1.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3D                                 ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_WA3E|       ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E                                 ; Register_reset     ; work         ;
;          |Register_reset:Execute_Register_WA3M|       ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M                                 ; Register_reset     ; work         ;
;          |Register_rsten:Decode_PCPlus4D|             ; 8.5 (8.5)            ; 9.9 (9.9)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_PCPlus4D                                       ; Register_rsten     ; work         ;
;          |Register_rsten:Decode_Register|             ; 53.0 (53.0)          ; 53.4 (53.4)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register                                       ; Register_rsten     ; work         ;
;          |Register_rsten:Fetch_Register|              ; 13.3 (13.3)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register                                        ; Register_rsten     ; work         ;
;          |shifter:SHIFT|                              ; 106.8 (106.8)        ; 106.8 (106.8)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (147)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|Pipeline_Computer:inst1|datapath:my_datapath|shifter:SHIFT                                                        ; shifter            ; work         ;
;    |hexto7seg:hex_0|                                  ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_0                                                                                                   ; hexto7seg          ; work         ;
;    |hexto7seg:hex_1|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_1                                                                                                   ; hexto7seg          ; work         ;
;    |hexto7seg:hex_2|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_2                                                                                                   ; hexto7seg          ; work         ;
;    |hexto7seg:hex_3|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_3                                                                                                   ; hexto7seg          ; work         ;
;    |hexto7seg:hex_4|                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_4                                                                                                   ; hexto7seg          ; work         ;
;    |hexto7seg:hex_5|                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project_top_module|hexto7seg:hex_5                                                                                                   ; hexto7seg          ; work         ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[4]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                                                                                          ;                   ;         ;
; KEY[3]                                                                                                                          ;                   ;         ;
; SW[4]                                                                                                                           ;                   ;         ;
; SW[5]                                                                                                                           ;                   ;         ;
; SW[6]                                                                                                                           ;                   ;         ;
; SW[7]                                                                                                                           ;                   ;         ;
; SW[8]                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                           ;                   ;         ;
; SW[0]                                                                                                                           ;                   ;         ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~4                           ; 0                 ; 0       ;
; SW[1]                                                                                                                           ;                   ;         ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~4                           ; 0                 ; 0       ;
; SW[2]                                                                                                                           ;                   ;         ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~3                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~4                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~0                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~1                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~2                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~3                           ; 1                 ; 0       ;
; SW[3]                                                                                                                           ;                   ;         ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux31~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux30~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux29~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux28~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux27~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux26~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux25~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux24~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux23~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux22~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux21~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux20~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux19~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux18~3                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux17~4                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~0                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~1                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~2                           ; 0                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Mux_16to1:mux_2|Mux16~3                           ; 0                 ; 0       ;
; KEY[0]                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                          ;                   ;         ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[13]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[2]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[0]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[7]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[3]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[8]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[3]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[10]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[19]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:Cond_Reg|OUT[0]                                     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[4]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteE_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[4]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[11]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegM_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[5]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[3]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[5]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[26]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[25]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[16]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[9]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[29]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[24]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[28]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:Cond_Reg|OUT[1]                                     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:Cond_Reg|OUT[2]                                     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[6]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[6]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[2]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[6]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:Cond_Reg|OUT[3]                                     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemWriteM_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[7]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[31]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[7]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[0]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegW_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[8]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[27]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[8]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[23]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[3]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[2]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[9]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[23]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[10]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[27]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[10]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[1]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[11]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[0]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[11]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[26]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[12]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[15]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[12]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteW_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[26]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteM_Reg|OUT[0]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[13]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[24]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[14]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[3]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[14]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[1]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[15]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[2]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[15]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[1]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[25]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[16]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[0]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[16]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[0]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[17]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[14]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[17]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[1]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[18]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[24]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[18]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[22]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[19]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[9]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[19]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[1]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[20]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[30]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[20]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[31]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[21]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[21]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[22]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[22]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[25]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[23]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[17]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[28]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[21]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[29]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[29]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[30]                             ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[30]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[31]                          ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[13]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[5]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[2]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[28]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[20]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[12]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[4]                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[18]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[27]                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[1]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[17]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[9]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[20]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[27]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[11]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[30]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[31]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[28]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[13]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[26]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[18]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[24]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[8]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[3]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[21]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[10]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[4]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[25]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[0]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[22]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[29]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[14]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[6]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[16]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[19]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[5]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[2]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[23]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[12]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[7]        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[15]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[29]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[21]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[26]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[10]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[24]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[0]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[16]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[25]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[2]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[23]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[12]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[27]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[8]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[18]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[9]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[22]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[15]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[13]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[7]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[19]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[6]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[5]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[31]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[30]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[14]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[4]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[3]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[20]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[28]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[11]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[1]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[17]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[5]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[13]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[25]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[31]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[7]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[12]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[23]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[8]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[15]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[2]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[14]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[0]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[18]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[16]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[22]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[24]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[26]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[3]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[30]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[4]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[10]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[11]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[19]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[27]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[20]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[28]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[21]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[6]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[29]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[1]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[9]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[17]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[24]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[0]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[13]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[25]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[18]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[12]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[19]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[14]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[31]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[1]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[2]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[20]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[30]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[29]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[15]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[28]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[21]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[3]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[4]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[5]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[6]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[7]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[8]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[22]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[27]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[9]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[23]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[16]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[10]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[11]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[26]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[17]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[30]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[20]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[21]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[23]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[16]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[13]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[0]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[25]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[15]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[3]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[7]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[8]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[14]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[12]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[2]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[4]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[17]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[22]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[31]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[9]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[26]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[5]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[27]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[1]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[24]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[19]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[29]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[6]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[18]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[28]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[10]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[11]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[2]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[3]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[14]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[13]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[4]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[19]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[5]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[31]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[6]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[12]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[15]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[18]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[23]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[27]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[1]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[8]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[22]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[25]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[26]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[9]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[0]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[24]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[28]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[16]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[11]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[21]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[30]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[10]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[29]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[17]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[20]      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[7]       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[22]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[21]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[30]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[31]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[18]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[20]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[19]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[17]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[16]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[15]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[14]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[13]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[12]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[11]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[10]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[9]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[8]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[7]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[6]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[5]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[4]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[3]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[2]                                        ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[23]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[24]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[25]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[26]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[27]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[28]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[29]                                       ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[3]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[2]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[1]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[7]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[6]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[5]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[0]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[4]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[16]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[17]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[18]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[20]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[21]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[23]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[22]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[19]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[9]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[10]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[8]                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[11]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[12]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[15]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[14]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[13]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[30]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[27]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[29]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[31]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[28]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[26]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[25]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ReadDataM|OUT[24]                           ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUSrcE_Reg|OUT[0]                                  ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Condition_Check:Condition_Check_unit|Register_rsten:N_Z_reg|OUT[0] ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUControlE_Reg|OUT[2]                              ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[2]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[3]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[4]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[5]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[6]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[7]                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[15]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[21]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[9]~0      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[12]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[10]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[10]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[10]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[11]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[13]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[1]~0      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[29]~0    ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[5]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[24]~0    ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[30]~0    ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[2]~0     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT~0                                         ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[0]~1                                      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT~2                                         ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[22]~3                                     ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|comb~1                                                                      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_PCPlus4D|OUT[11]~0                                    ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUControlE_Reg|OUT~0                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUControlE_Reg|OUT~2                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:ALUControlE_Reg|OUT~3                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|comb~2                                                                      ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~0                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:BranchD_Reg|OUT~1                                   ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegE_Reg|OUT~0                                 ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~1                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[23]~8                            ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~9                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~10                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~11                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT~12                               ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:FlagWriteE_Reg|OUT~0                                ; 1                 ; 0       ;
;      - Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemWriteE_Reg|OUT~0                                 ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                ; PIN_M16              ; 2916    ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; KEY[1]                                                                                                                ; PIN_A8               ; 701     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|Controller_unit:my_controller|BranchTakenE                                                    ; LABCELL_X50_Y50_N24  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[0][0]~816                                         ; LABCELL_X50_Y36_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[100][0]~1058                                      ; MLABCELL_X59_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[101][0]~1053                                      ; LABCELL_X57_Y30_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[102][0]~1098                                      ; LABCELL_X70_Y27_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[103][0]~1093                                      ; LABCELL_X60_Y35_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[104][0]~988                                       ; LABCELL_X70_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[105][0]~983                                       ; LABCELL_X60_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[106][0]~1028                                      ; LABCELL_X55_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[107][0]~1023                                      ; MLABCELL_X52_Y37_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[108][0]~1068                                      ; LABCELL_X70_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[109][0]~1063                                      ; LABCELL_X60_Y35_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[10][0]~866                                        ; LABCELL_X71_Y31_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[110][0]~1108                                      ; LABCELL_X67_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[111][0]~1103                                      ; LABCELL_X53_Y32_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[112][0]~998                                       ; MLABCELL_X65_Y26_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[113][0]~993                                       ; LABCELL_X60_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[114][0]~1038                                      ; LABCELL_X56_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[115][0]~1033                                      ; LABCELL_X61_Y31_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[116][0]~1078                                      ; LABCELL_X56_Y33_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[117][0]~1073                                      ; LABCELL_X60_Y35_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[118][0]~1118                                      ; LABCELL_X53_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[119][0]~1113                                      ; LABCELL_X57_Y30_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[11][0]~861                                        ; LABCELL_X66_Y37_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[120][0]~1008                                      ; LABCELL_X50_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[121][0]~1003                                      ; MLABCELL_X65_Y26_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[122][0]~1048                                      ; LABCELL_X60_Y35_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[123][0]~1043                                      ; LABCELL_X64_Y28_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[124][0]~1088                                      ; MLABCELL_X59_Y31_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[125][0]~1083                                      ; LABCELL_X63_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[126][0]~1128                                      ; LABCELL_X61_Y28_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[127][0]~1123                                      ; LABCELL_X57_Y30_N48  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[128][0]~10                                        ; LABCELL_X70_Y32_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[129][0]~5                                         ; LABCELL_X67_Y35_N54  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[12][0]~876                                        ; LABCELL_X70_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[130][0]~20                                        ; LABCELL_X53_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[131][0]~15                                        ; LABCELL_X64_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[132][0]~30                                        ; MLABCELL_X59_Y31_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[133][0]~25                                        ; LABCELL_X67_Y36_N18  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[134][0]~40                                        ; MLABCELL_X72_Y35_N15 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[135][0]~35                                        ; LABCELL_X60_Y35_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[136][0]~50                                        ; LABCELL_X56_Y34_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[137][0]~45                                        ; LABCELL_X60_Y35_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[138][0]~60                                        ; LABCELL_X70_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[139][0]~55                                        ; LABCELL_X51_Y37_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[13][0]~871                                        ; LABCELL_X63_Y35_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[140][0]~70                                        ; LABCELL_X66_Y33_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[141][0]~65                                        ; LABCELL_X48_Y34_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[142][0]~80                                        ; MLABCELL_X59_Y33_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[143][0]~75                                        ; LABCELL_X57_Y35_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[144][0]~90                                        ; LABCELL_X68_Y32_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[145][0]~85                                        ; LABCELL_X53_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[146][0]~100                                       ; LABCELL_X56_Y33_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[147][0]~95                                        ; LABCELL_X55_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[148][0]~110                                       ; LABCELL_X62_Y35_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[149][0]~105                                       ; LABCELL_X57_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[14][0]~886                                        ; LABCELL_X67_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[150][0]~120                                       ; LABCELL_X55_Y31_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[151][0]~115                                       ; MLABCELL_X52_Y31_N27 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[152][0]~130                                       ; LABCELL_X50_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[153][0]~125                                       ; LABCELL_X51_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[154][0]~140                                       ; MLABCELL_X72_Y35_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[155][0]~135                                       ; LABCELL_X68_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[156][0]~150                                       ; LABCELL_X53_Y37_N57  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[157][0]~145                                       ; MLABCELL_X47_Y36_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[158][0]~160                                       ; LABCELL_X63_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[159][0]~155                                       ; LABCELL_X50_Y32_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[15][0]~881                                        ; MLABCELL_X59_Y35_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[160][0]~171                                       ; LABCELL_X50_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[161][0]~166                                       ; LABCELL_X40_Y26_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[162][0]~211                                       ; MLABCELL_X52_Y37_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[163][0]~206                                       ; LABCELL_X56_Y24_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[164][0]~251                                       ; LABCELL_X45_Y27_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[165][0]~246                                       ; LABCELL_X56_Y36_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[166][0]~291                                       ; LABCELL_X45_Y24_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[167][0]~286                                       ; LABCELL_X40_Y27_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[168][0]~181                                       ; LABCELL_X56_Y34_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[169][0]~176                                       ; LABCELL_X48_Y25_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[16][0]~896                                        ; LABCELL_X64_Y30_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[170][0]~221                                       ; LABCELL_X48_Y33_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[171][0]~216                                       ; LABCELL_X51_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[172][0]~261                                       ; LABCELL_X46_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[173][0]~256                                       ; LABCELL_X48_Y34_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[174][0]~301                                       ; MLABCELL_X47_Y33_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[175][0]~296                                       ; LABCELL_X48_Y35_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[176][0]~191                                       ; MLABCELL_X52_Y32_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[177][0]~186                                       ; MLABCELL_X52_Y32_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[178][0]~231                                       ; LABCELL_X55_Y24_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[179][0]~226                                       ; LABCELL_X53_Y32_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[17][0]~891                                        ; LABCELL_X60_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[180][0]~271                                       ; LABCELL_X55_Y33_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[181][0]~266                                       ; LABCELL_X56_Y34_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[182][0]~311                                       ; LABCELL_X42_Y31_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[183][0]~306                                       ; LABCELL_X43_Y26_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[184][0]~201                                       ; LABCELL_X50_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[185][0]~196                                       ; LABCELL_X42_Y28_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[186][0]~241                                       ; LABCELL_X45_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[187][0]~236                                       ; LABCELL_X50_Y34_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[188][0]~281                                       ; LABCELL_X45_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[189][0]~276                                       ; MLABCELL_X47_Y36_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[18][0]~906                                        ; MLABCELL_X59_Y33_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[190][0]~321                                       ; LABCELL_X42_Y28_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[191][0]~316                                       ; LABCELL_X45_Y32_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[192][0]~332                                       ; LABCELL_X50_Y36_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[193][0]~327                                       ; MLABCELL_X47_Y39_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[194][0]~342                                       ; MLABCELL_X52_Y38_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[195][0]~337                                       ; LABCELL_X37_Y38_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[196][0]~352                                       ; LABCELL_X55_Y39_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[197][0]~347                                       ; LABCELL_X56_Y36_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[198][0]~362                                       ; LABCELL_X40_Y37_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[199][0]~357                                       ; LABCELL_X36_Y35_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[19][0]~901                                        ; LABCELL_X61_Y34_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[1][0]~811                                         ; LABCELL_X56_Y36_N6   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[200][0]~372                                       ; LABCELL_X56_Y34_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[201][0]~367                                       ; LABCELL_X46_Y37_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[202][0]~382                                       ; LABCELL_X51_Y38_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[203][0]~377                                       ; LABCELL_X51_Y37_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[204][0]~392                                       ; LABCELL_X46_Y35_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[205][0]~387                                       ; LABCELL_X42_Y38_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[206][0]~402                                       ; MLABCELL_X47_Y39_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[207][0]~397                                       ; LABCELL_X40_Y35_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[208][0]~412                                       ; MLABCELL_X47_Y38_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[209][0]~407                                       ; MLABCELL_X47_Y36_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[20][0]~916                                        ; MLABCELL_X59_Y33_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[210][0]~422                                       ; LABCELL_X53_Y33_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[211][0]~417                                       ; MLABCELL_X39_Y35_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[212][0]~432                                       ; LABCELL_X55_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[213][0]~427                                       ; LABCELL_X56_Y35_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[214][0]~442                                       ; LABCELL_X46_Y37_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[215][0]~437                                       ; MLABCELL_X52_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[216][0]~452                                       ; MLABCELL_X47_Y37_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[217][0]~447                                       ; LABCELL_X51_Y32_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[218][0]~462                                       ; LABCELL_X45_Y35_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[219][0]~457                                       ; LABCELL_X53_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[21][0]~911                                        ; MLABCELL_X59_Y35_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[220][0]~472                                       ; MLABCELL_X47_Y39_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[221][0]~467                                       ; MLABCELL_X47_Y36_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[222][0]~482                                       ; LABCELL_X46_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[223][0]~477                                       ; LABCELL_X33_Y32_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[224][0]~493                                       ; LABCELL_X50_Y36_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[225][0]~488                                       ; LABCELL_X37_Y35_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[226][0]~533                                       ; MLABCELL_X52_Y37_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[227][0]~528                                       ; LABCELL_X40_Y34_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[228][0]~573                                       ; LABCELL_X57_Y31_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[229][0]~568                                       ; LABCELL_X42_Y36_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[22][0]~926                                        ; LABCELL_X60_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[230][0]~613                                       ; LABCELL_X53_Y35_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[231][0]~608                                       ; LABCELL_X36_Y35_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[232][0]~503                                       ; LABCELL_X56_Y34_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[233][0]~498                                       ; MLABCELL_X39_Y34_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[234][0]~543                                       ; MLABCELL_X34_Y33_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[235][0]~538                                       ; LABCELL_X33_Y37_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[236][0]~583                                       ; MLABCELL_X52_Y36_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[237][0]~578                                       ; LABCELL_X45_Y34_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[238][0]~623                                       ; LABCELL_X46_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[239][0]~618                                       ; LABCELL_X48_Y35_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[23][0]~921                                        ; LABCELL_X61_Y30_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[240][0]~513                                       ; MLABCELL_X52_Y32_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[241][0]~508                                       ; MLABCELL_X52_Y32_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[242][0]~553                                       ; LABCELL_X53_Y33_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[243][0]~548                                       ; MLABCELL_X34_Y31_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[244][0]~593                                       ; LABCELL_X55_Y33_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[245][0]~588                                       ; LABCELL_X56_Y35_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[246][0]~633                                       ; MLABCELL_X47_Y32_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[247][0]~628                                       ; MLABCELL_X47_Y31_N15 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[248][0]~523                                       ; MLABCELL_X47_Y32_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[249][0]~518                                       ; LABCELL_X51_Y32_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[24][0]~936                                        ; LABCELL_X50_Y31_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[250][0]~563                                       ; LABCELL_X40_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[251][0]~558                                       ; LABCELL_X50_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[252][0]~603                                       ; MLABCELL_X39_Y34_N18 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[253][0]~598                                       ; MLABCELL_X47_Y36_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[254][0]~643                                       ; LABCELL_X33_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[255][0]~638                                       ; LABCELL_X33_Y32_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[25][0]~931                                        ; LABCELL_X63_Y31_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[26][0]~946                                        ; LABCELL_X61_Y37_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[27][0]~941                                        ; LABCELL_X64_Y33_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[28][0]~956                                        ; MLABCELL_X59_Y31_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[29][0]~951                                        ; LABCELL_X63_Y32_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[2][0]~826                                         ; LABCELL_X66_Y37_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[30][0]~966                                        ; LABCELL_X55_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[31][0]~961                                        ; LABCELL_X56_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[32][0]~1139                                       ; LABCELL_X50_Y36_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[33][0]~1134                                       ; LABCELL_X57_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[34][0]~1149                                       ; LABCELL_X55_Y37_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[35][0]~1144                                       ; LABCELL_X56_Y28_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[36][0]~1159                                       ; LABCELL_X57_Y27_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[37][0]~1154                                       ; LABCELL_X57_Y30_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[38][0]~1169                                       ; MLABCELL_X52_Y27_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[39][0]~1164                                       ; LABCELL_X55_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[3][0]~821                                         ; LABCELL_X63_Y38_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[40][0]~1179                                       ; LABCELL_X53_Y27_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[41][0]~1174                                       ; LABCELL_X55_Y28_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[42][0]~1189                                       ; LABCELL_X55_Y30_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[43][0]~1184                                       ; LABCELL_X51_Y37_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[44][0]~1199                                       ; LABCELL_X51_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[45][0]~1194                                       ; LABCELL_X51_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[46][0]~1209                                       ; LABCELL_X55_Y33_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[47][0]~1204                                       ; MLABCELL_X47_Y33_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[48][0]~1219                                       ; MLABCELL_X52_Y26_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[49][0]~1214                                       ; MLABCELL_X47_Y30_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[4][0]~836                                         ; MLABCELL_X59_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[50][0]~1229                                       ; MLABCELL_X52_Y26_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[51][0]~1224                                       ; LABCELL_X46_Y31_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[52][0]~1239                                       ; LABCELL_X55_Y33_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[53][0]~1234                                       ; LABCELL_X56_Y35_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[54][0]~1249                                       ; LABCELL_X51_Y31_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[55][0]~1244                                       ; MLABCELL_X52_Y31_N3  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[56][0]~1259                                       ; LABCELL_X48_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[57][0]~1254                                       ; LABCELL_X50_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[58][0]~1269                                       ; MLABCELL_X47_Y31_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[59][0]~1264                                       ; LABCELL_X50_Y30_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[5][0]~831                                         ; LABCELL_X56_Y36_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[60][0]~1279                                       ; MLABCELL_X47_Y32_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[61][0]~1274                                       ; MLABCELL_X47_Y36_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[62][0]~1289                                       ; LABCELL_X45_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[63][0]~1284                                       ; LABCELL_X45_Y30_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[64][0]~654                                        ; LABCELL_X56_Y36_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[65][0]~649                                        ; LABCELL_X56_Y36_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[66][0]~694                                        ; LABCELL_X55_Y37_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[67][0]~689                                        ; LABCELL_X56_Y36_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[68][0]~734                                        ; MLABCELL_X59_Y31_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[69][0]~729                                        ; LABCELL_X56_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[6][0]~846                                         ; LABCELL_X71_Y32_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[70][0]~774                                        ; LABCELL_X53_Y35_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[71][0]~769                                        ; LABCELL_X60_Y35_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[72][0]~664                                        ; LABCELL_X55_Y38_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[73][0]~659                                        ; LABCELL_X55_Y34_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[74][0]~704                                        ; LABCELL_X53_Y35_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[75][0]~699                                        ; MLABCELL_X52_Y37_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[76][0]~744                                        ; MLABCELL_X52_Y36_N18 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[77][0]~739                                        ; LABCELL_X55_Y40_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[78][0]~784                                        ; LABCELL_X56_Y36_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[79][0]~779                                        ; LABCELL_X48_Y35_N30  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[7][0]~841                                         ; LABCELL_X67_Y35_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[80][0]~674                                        ; LABCELL_X57_Y39_N48  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[81][0]~669                                        ; LABCELL_X57_Y39_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[82][0]~714                                        ; LABCELL_X56_Y33_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[83][0]~709                                        ; LABCELL_X60_Y35_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[84][0]~754                                        ; MLABCELL_X52_Y36_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[85][0]~749                                        ; LABCELL_X57_Y35_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[86][0]~794                                        ; LABCELL_X53_Y32_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[87][0]~789                                        ; LABCELL_X60_Y41_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[88][0]~684                                        ; LABCELL_X55_Y37_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[89][0]~679                                        ; LABCELL_X51_Y32_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[8][0]~856                                         ; LABCELL_X70_Y35_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[90][0]~724                                        ; MLABCELL_X52_Y38_N48 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[91][0]~719                                        ; LABCELL_X55_Y38_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[92][0]~764                                        ; MLABCELL_X47_Y32_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[93][0]~759                                        ; MLABCELL_X47_Y36_N9  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[94][0]~804                                        ; LABCELL_X57_Y35_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[95][0]~799                                        ; LABCELL_X50_Y32_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[96][0]~978                                        ; LABCELL_X50_Y36_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[97][0]~973                                        ; LABCELL_X57_Y30_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[98][0]~1018                                       ; LABCELL_X55_Y37_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[99][0]~1013                                       ; LABCELL_X57_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[9][0]~851                                         ; LABCELL_X61_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[15]~0  ; LABCELL_X42_Y53_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[29]~0 ; LABCELL_X42_Y53_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[5]~0  ; LABCELL_X42_Y53_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[24]~0 ; LABCELL_X43_Y48_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[30]~0 ; LABCELL_X46_Y53_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[2]~0  ; LABCELL_X43_Y48_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[21]~0  ; LABCELL_X42_Y53_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[9]~0   ; LABCELL_X42_Y53_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[12]~0  ; LABCELL_X42_Y53_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[4].Reg|OUT[10]~0  ; LABCELL_X42_Y53_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[5].Reg|OUT[10]~0  ; LABCELL_X42_Y53_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[10]~0  ; LABCELL_X42_Y53_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[7].Reg|OUT[11]~0  ; LABCELL_X42_Y53_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[13]~0  ; LABCELL_X46_Y53_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[1]~0   ; LABCELL_X42_Y53_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[23]~8                         ; LABCELL_X42_Y47_N48  ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_PCPlus4D|OUT[11]~0                                 ; LABCELL_X51_Y49_N36  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[0]~1                                   ; LABCELL_X51_Y49_N42  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[22]~3                                  ; LABCELL_X51_Y49_N48  ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|comb~1                                                                   ; LABCELL_X51_Y49_N45  ; 64      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Pipeline_Computer:inst1|datapath:my_datapath|comb~2                                                                   ; LABCELL_X51_Y49_N54  ; 93      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; KEY[0] ; PIN_M16  ; 2916    ; Global Clock         ; GCLK9            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[0] ; 1093    ;
; KEY[1]~input                                                                                   ; 701     ;
+------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 21,431 / 374,484 ( 6 % ) ;
; C12 interconnects            ; 586 / 16,664 ( 4 % )     ;
; C2 interconnects             ; 5,902 / 155,012 ( 4 % )  ;
; C4 interconnects             ; 3,886 / 72,600 ( 5 % )   ;
; DQS bus muxes                ; 0 / 30 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )           ;
; Direct links                 ; 906 / 374,484 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )           ;
; Local interconnects          ; 2,424 / 112,960 ( 2 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 775 / 15,868 ( 5 % )     ;
; R14/C12 interconnect drivers ; 1,228 / 27,256 ( 5 % )   ;
; R3 interconnects             ; 8,344 / 169,296 ( 5 % )  ;
; R6 interconnects             ; 14,767 / 330,800 ( 4 % ) ;
; Spine clocks                 ; 6 / 480 ( 1 % )          ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 66        ; 0            ; 0            ; 66        ; 66        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 66           ; 66           ; 66           ; 66           ; 66           ; 0         ; 66           ; 66           ; 0         ; 0         ; 66           ; 14           ; 66           ; 66           ; 66           ; 66           ; 14           ; 66           ; 66           ; 66           ; 66           ; 14           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; KEY[0]          ; KEY[0]               ; 28.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                     ; Destination Register                                                                         ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[23]                           ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[221][7]                  ; 0.614             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[31]                           ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[221][7]                  ; 0.612             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[30]                           ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[221][6]                  ; 0.612             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[2]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[2]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[2]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[11].Reg|OUT[2]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[16]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[26]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[27]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[25]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[17]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.565             ;
; Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:FlagWriteE_Reg|OUT[0]                          ; Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z|OUT[0]                        ; 0.481             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z|OUT[0]                                               ; Pipeline_Computer:inst1|datapath:my_datapath|Register_en:reg_z|OUT[0]                        ; 0.481             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[0].Reg|OUT[4]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.423             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[1].Reg|OUT[4]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.423             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[4]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.423             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[3].Reg|OUT[4]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.423             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[10]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_Extend|OUT[12]  ; 0.408             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[26] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[26] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[26] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[24]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[8]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[23]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[9]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[25]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[17]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[19]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[21]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[11]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[12]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[20]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[14]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[10]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[26]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[18]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[22]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[16]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[13]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[15]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[7]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[3]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[2]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[4]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[5]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[6]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[26]     ; 0.372             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[16] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[16]     ; 0.371             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[16] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[16]     ; 0.371             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[16] ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[16]     ; 0.371             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2E|OUT[19]                           ; Pipeline_Computer:inst1|datapath:my_datapath|Memory:DATA_MEMORY|mem[221][3]                  ; 0.370             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[16]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[16] ; 0.334             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[24]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[24] ; 0.326             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[26]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[26] ; 0.326             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[11]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[11] ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[23]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[23] ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[21]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[21] ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[12]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[12] ; 0.325             ;
; Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegM_Reg|OUT[0]                           ; Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:MemtoRegW_Reg|OUT[0]    ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[14]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[14] ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[10]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[10] ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[9]                      ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[9]  ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[1]                            ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[1]     ; 0.325             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[25]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[25] ; 0.324             ;
; Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteM_Reg|OUT[0]                           ; Pipeline_Computer:inst1|Controller_unit:my_controller|Register_reset:RegWriteW_Reg|OUT[0]    ; 0.322             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3E|OUT[0]                            ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_WA3M|OUT[0]     ; 0.322             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[15]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[15] ; 0.318             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[13]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[13] ; 0.318             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[31]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[31] ; 0.315             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[8]                      ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[8]  ; 0.315             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[17]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[17] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[19]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[19] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[30]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[30] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[20]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[20] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[18]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[18] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[22]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[22] ; 0.312             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUResultE|OUT[27]                     ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_ALUOutM|OUT[27] ; 0.310             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[0]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[0]      ; 0.304             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[2]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.300             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[2]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.285             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[2]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[2]      ; 0.285             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[4]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.283             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[0]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[0]      ; 0.282             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[0]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[0]      ; 0.282             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Fetch_Register|OUT[0]                                   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[0]      ; 0.282             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[12]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2|OUT[14]     ; 0.270             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[0]                                  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2|OUT[14]     ; 0.270             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[24]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2|OUT[14]     ; 0.270             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[20]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD2|OUT[14]     ; 0.270             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[12].Reg|OUT[4]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[13].Reg|OUT[4]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[4]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[2].Reg|OUT[1]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[6].Reg|OUT[1]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[1]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[14].Reg|OUT[1]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[18]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_rsten:Decode_Register|OUT[19]                                 ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[1]      ; 0.268             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[8].Reg|OUT[8]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[8]      ; 0.267             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[9].Reg|OUT[8]   ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[8]      ; 0.267             ;
; Pipeline_Computer:inst1|datapath:my_datapath|Register_file:reg_file_dp|Register_rsten_neg:registers[10].Reg|OUT[8]  ; Pipeline_Computer:inst1|datapath:my_datapath|Register_reset:Execute_Register_RD1|OUT[8]      ; 0.267             ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "Exp4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): KEY[0]~inputCLKENA0 with 2900 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Exp4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X45_Y35 to location X55_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:42
Info (11888): Total time spent on timing analysis during the Fitter is 6.37 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:20
Info (144001): Generated suppressed messages file C:/Users/alper/Desktop/EE/EE5-2/EE446/Prelim/Exp4/Exp4/output_files/Exp4.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6731 megabytes
    Info: Processing ended: Sun Apr 14 23:46:06 2024
    Info: Elapsed time: 00:02:16
    Info: Total CPU time (on all processors): 00:02:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alper/Desktop/EE/EE5-2/EE446/Prelim/Exp4/Exp4/output_files/Exp4.fit.smsg.


