module Regs(
	clk,
	rst,
	reg_R_addr_A,
	reg_R_addr_B,
	reg_W_addr,
	wdata,
	reg_we,
	rdata_A,
	rdata_B
);