**Триггеры** - это простейшие последовательностные схемы, которые могут хранить 1 бит информации. Состояние выхода зависит от входных сигналов в данный момент времени и от состояния триггера в предыдущем такте.  
Классификация:
1. По способу приема информации:
	- Асинхронные - триггер изменяет свое состояние в момент прихода сигнала на информационные входы
	- Синхронные - изменяют свое состояние под воздействием входных сигналов только в момент прихода активного сигнала на синхронизирующий вход S
2. По виду активного сигнала, действующего на информационные входы:
	- Статические - переключаются потенциалом (уровнем напряжения)
	- Динамические - переключаются перепадом (передним или задним фронтом импульса)
3. По принципу построения статические триггеры делятся на:
	- Одноступенчатые - одна ступень запоминания информации
	- Двухступенчатые - две ступени запоминания информации
4. По функциональным возможностям:
	- RS-триггеры - триггеры с раздельным управлением по входам R и S
	- D-триггеры - триггеры с приемом информации по входу D
	- T-триггеры - триггеры со счетным входом
	- JK-триггеры - универсальные триггеры с информационными входами
	- DV-триггеры
	- и т. д.
  
Обозначения и назначения входов триггеров:
- **R** (от англ. Reset) – раздельный вход установки в состояние 0 (сброс)
- **S** (от англ. Set) – раздельный вход установки в состояние 1 (включение)
- **К** (от англ. Kill) – внезапное отключение, управление нулем
- **J** (от англ. Jerk) – внезапное включение, управление единицей
- **Т** – счетный вход
- **D** (от англ. Delay – задержка, Data – данные) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе
- **С** (от англ. Clock) – исполнительный, управляющий (синхронизирующий) вход, вход тактовых импульсов
- **V** – разрешающий управляющий вход
  
Триггеры характеризуются быстродействием, чувствительностью, потребляемой мощностью, помехоустойчивостью и функциональными возможностями.
## Асинхронный RS-триггер
Схема:  
![Схема асинхронного RS-триггера](../Pictures/04_01.%20Схема%20асинхронного%20RS-триггера.png)  
УГО:  
![УГО асинхронного RS-триггера](../Pictures/04_02.%20УГО%20асинхронного%20RS-триггера.png)  
Имея два информационных входа R и S и два выхода - прямой Q и инверсный Q'.  
При **S=1** прямой выход Q устанавливается в состояние 1.  
При **R=S=0** триггер переходит в режим хранения информации.  
Одновременная подача на входы R и S единицы **запрещена**.  
Таблица истинности асинхронного RS-триггера:  

| $S$ | $R$ |  $Q$   |  $Q'$  |
| :-: | :-: | :----: | :----: |
|  1  |  0  |   1    |   0    |
|  0  |  1  |   0    |   1    |
|  0  |  0  |  Q(t)  | Q'(t)  |
|  1  |  1  | запрет | запрет |
## Синхронный RS-триггер
Схема:  
![Схема синхронного RS-триггера](../Pictures/04_03.%20Схема%20синхронного%20RS-триггера.png)  
УГО:  
![УГО синхронного RS-триггера](../Pictures/04_04.%20УГО%20синхронного%20RS-триггера.png)  
При **C=0** триггер находится в режиме хранения информации.  
При **C=1** триггер работает как обычный асинхронный RS-триггер.  
Изменение состояния триггера происходит по фронту импульса на входе C.  
Таблица истинности синхронного RS-триггера:  

| $S$ | $R$ | $C$ | $Q$  | Операции |
| :-: | :-: | :-: | :--: | :------: |
|  0  |  0  |  0  | Q(t) | Хранение |
|  0  |  1  |  0  | Q(t) | Хранение |
|  1  |  0  |  0  | Q(t) | Хранение |
|  1  |  1  |  0  | Q(t) | Хранение |
|  0  |  0  |  1  | Q(t) | Хранение |
|  0  |  1  |  1  |  0   |  Запись  |
|  1  |  0  |  1  |  1   |  Запись  |
|  1  |  1  |  1  |  X   |  Запрет  |
## D-триггер
Схема:  
![Схема D-триггера](../Pictures/04_05.%20Схема%20D-триггера.png)  
УГО:  
![УГО D-триггера](../Pictures/04_06.%20УГО%20D-триггера.png)  
Статический D-триггер имеет один информационный вход D и синхронизирующий вход C.  
Основное назначение D-триггера - это задержка сигнала на входе D до окончания такта, в который он был записан.  
При **C=0** триггер хранит информацию.  
При **C=1** - передает на выход Q информацию, которая имеется в данный момент на входе D.  
Для нормальной работы D-триггера необходимо, чтобы изменение информации на входе D происходило до появления синхроимпульса.  
Таблица истинности D-триггера:  

| $D$ | $C$ | $Q_n$ | $Q_{n+1}$ |
| --- | --- | ----- | --------- |
| 0   | 0   | 0     | 0         |
| 0   | 0   | 1     | 1         |
| 0   | 1   | 0     | 0         |
| 0   | 1   | 1     | 0         |
| 1   | 0   | 0     | 0         |
| 1   | 0   | 1     | 1         |
| 1   | 1   | 0     | 1         |
| 1   | 1   | 1     | 1         |
## DV-триггер
Схема:  
![Схема DV-триггера](../Pictures/04_07.%20Схема%20DV-триггера.png)  
УГО:  
![УГО DV-триггера](../Pictures/04_08.%20УГО%20DV-триггера.png)  
Если к D-триггеру добавить вход стробирования V, то он будет работать как DV-триггер.  
При **V=1** триггер работает как обычный D-триггер.  
При **V=0** - режим хранения информации. Это позволяет осуществлять запись информации не при каждом тактовом импульсе, а по выбору.  
## T-триггер
Схема:  
![Схема T-триггера](../Pictures/04_09.%20Схема%20T-триггера.png)  
УГО:  
![УГО T-триггера](../Pictures/04_10.%20УГО%20T-триггера.png)  
Имеют один информационный вход и меняют своё состояние на противоположное при поступлении на этот вход сигнала T. Т-триггеры применяются при построении различных счётчиков, поэтому их называют триггерами со счётным запуском. T-триггеры строятся на базе D-триггеров. На входе D сигнал будет иметь значение, противоположное состоянию триггера. Поэтому входной сигнал T по фронту импульса C переключает триггер в противоположное состояние.  
Таблица истинности T-триггера:  

| Вход $T_n$ | Выход $Q_{n+1}$ |
| :--------: | :-------------: |
|     0      |      $Q_n$      |
|     1      |     $Q_n^′$     |
## JK-триггер
Схема:  
![Схема JK-триггера](../Pictures/04_11.%20Схема%20JK-триггера.png)  
УГО:  
![УГО JK-триггера](../Pictures/04_12.%20УГО%20JK-триггера.png)  
При **C=0** триггер находится в режиме хранения информации.  
При **C=1** вход J играет роль установочного входа S, а вход K - играет роль входа сброса R.  
При **C=1**, **J=1** и **K=1** триггер изменяет свое состояние на противоположное.  
Таблица истинности JK-триггера:  

| $J_n$ | $K_n$ | $Q_n$ | $Q_{n+1}$ |
| ----- | ----- | ----- | --------- |
| 0     | 0     | 0     | 0         |
| 0     | 0     | 1     | 1         |
| 0     | 1     | 0     | 0         |
| 0     | 1     | 1     | 0         |
| 1     | 0     | 0     | 1         |
| 1     | 0     | 1     | 1         |
| 1     | 1     | 0     | 1         |
| 1     | 1     | 1     | 0         |
## Триггер Шмитта
Схема:  
![Схема триггера Шмитта](../Pictures/04_13.%20Схема%20триггера%20Шмитта.png)  
УГО:  
![УГО триггера Шмитта](../Pictures/04_14.%20УГО%20триггера%20Шмитта.png)  
Представляет собой последовательное соединение двух инверторов с положительной обратной связью. Имеет один вход и один выход. Не обладает памятью. При увеличении входного напряжения резко изменяет потенциал выхода с 0 на 1, а при последующем уменьшении входного напряжения резко переключается с 1 в 0.  
График выходного напряжения (петля Гестерезиса):  
![Петля Гестерезиса](../Pictures/04_15.%20Петля%20Гестерезиса.png)  
## D-триггер с динамическим управлением
Схема:  
![Схема динамического D-триггера](../Pictures/04_16.%20Схема%20динамического%20D-триггера.png)  
УГО:  
![УГО динамического D-триггера](../Pictures/04_17.%20УГО%20динамического%20D-триггера.png)  
При **С=0** выходы 2 и 3 поддерживаются в состоянии «1», поэтому триггер ТР3 находится в режиме хранения.  
Пусть **D=0**, тогда выход 4 находится в состоянии «1». При изменении потенциала входа С от «0» к «1» триггер ТР1 переходит в режим хранения (на выходе 1 – «0», на выходе 2 – «1»). Так как на всех входах элемента D3 уровень «1», то выход 3 переводится в состояние «0», что инициирует сброс триггера ТР3 и на его прямом выходе 5 устанавливается «0».  
Пусть **D=1**, тогда выход 4 находится в состоянии «0», а на выходах 3 и 1 поддерживается уровень «1». При изменении потенциала входа С от «0» к «1» триггер ТР2 переходит в режим хранения, при котором на выходе 4 – «0», а на выходе 3 – «1». При этом триггер ТР1 переводится в установочный режим (на выходе 1 – «1», на выходе 2 – «0»), что вызывает переключение выходного триггера ТР3 в «1».  
Пусть **С=1**, а потенциал входа D изменяется от «0» к «1». Тогда триггер ТР2 переходит в режим хранения, следовательно не меняет своего состояния и триггер ТР1. При этом сохраняется состояние выхода Q.  
Если при **С=1** потенциал входа D меняется от «0» к «1», то в режим хранения переводится ТР1, который удерживает в прежнем состоянии выход элемента D3: если на выходе 2 – «0», то на выходе 3 – «1», если же на выходе «2» - «1», то на выходе 3 – «0». Следовательно состояние выхода Q не меняется.  
Если изменение информационного сигнала произойдет в момент переключения выходного триггера ТР3, коммутирующие триггеры ТР1 и ТР2 не пропустят помеху, т.к. нулевой уровень на выходе D2 не позволит переключиться элементам D1 и D3.