<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Test imported from ivtest
rc: 0 (means success: 1)
should_fail: 0
tags: ivtest
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/ivtest /tmpfs/src/github/sv-tests/third_party/tests/ivtest/ivltests
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/ivtest/ivltests/pr820.v.html" target="file-frame">third_party/tests/ivtest/ivltests/pr820.v</a>
time_elapsed: 0.004s
ram usage: 9716 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/ivtest -I /tmpfs/src/github/sv-tests/third_party/tests/ivtest/ivltests -e main <a href="../../../../third_party/tests/ivtest/ivltests/pr820.v.html" target="file-frame">third_party/tests/ivtest/ivltests/pr820.v</a>
warning: `$finish` not supported; ignored
  --&gt; <a href="../../../../third_party/tests/ivtest/ivltests/pr820.v.html#l-19" target="file-frame">third_party/tests/ivtest/ivltests/pr820.v:19</a>:5-14:
   | 
   |     $finish();
   |     ^^^^^^^^^ 

warning: `$display` not supported; ignored
  --&gt; <a href="../../../../third_party/tests/ivtest/ivltests/pr820.v.html#l-29" target="file-frame">third_party/tests/ivtest/ivltests/pr820.v:29</a>:5-86:
   | 
   |     $display($time,,&#34;waddr wdata %d %d    raddr rdata %d %d&#34;,waddr,wdata,raddr,rdata);
   |     ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ 

proc %clk_reset_gen.initial.259.0 () -&gt; (i1$ %clk, i1$ %reset) {
0:
    %1 = const i32 1
    %2 = exts i1, i32 %1, 0, 1
    %3 = const time 0s 1e
    drv i1$ %reset, %2, %3
    %4 = const i32 5
    wait %5 for %4
5:
    %6 = const i32 0
    %7 = exts i1, i32 %6, 0, 1
    %8 = const time 0s 1e
    drv i1$ %clk, %7, %8
    %9 = const i32 5
    wait %10 for %9
10:
    %11 = const i32 1
    %12 = exts i1, i32 %11, 0, 1
    %13 = const time 0s 1e
    drv i1$ %clk, %12, %13
    %14 = const i32 5
    wait %15 for %14
15:
    %16 = const i32 0
    %17 = exts i1, i32 %16, 0, 1
    %18 = const time 0s 1e
    drv i1$ %reset, %17, %18
    %19 = const i32 0
    %20 = exts i1, i32 %19, 0, 1
    %21 = const time 0s 1e
    drv i1$ %clk, %20, %21
    br %loop_body
loop_body:
    %22 = const i32 5
    wait %23 for %22
loop_exit:
    halt
23:
    %clk1 = prb i1$ %clk
    %24 = not i1 %clk1
    %25 = const time 0s 1e
    drv i1$ %clk, %24, %25
    br %loop_body
}

entity @clk_reset_gen () -&gt; (i1$ %clk, i1$ %reset) {
    %0 = const i1 0
    %clk1 = sig i1 %0
    %1 = const i1 0
    %reset1 = sig i1 %1
    inst %clk_reset_gen.initial.259.0 () -&gt; (i1$ %clk1, i1$ %reset1)
    %2 = const i1 0
    %3 = const time 0s
    drv i1$ %clk, %2, %3
    %4 = const i1 0
    %5 = const time 0s
    drv i1$ %reset, %4, %5
}

proc %ram_rw.param1.always.373.1 (i1$ %clk, i4$ %waddr, i8$ %wdata, i1$ %we, i4$ %raddr) -&gt; (i8$ %mem, i4$ %qraddr) {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %raddr1 = prb i4$ %raddr
    %4 = const i32 1
    drv i4$ %qraddr, %raddr1, %4
    %we1 = prb i1$ %we
    br %we1, %if_false, %if_true
if_true:
    %waddr1 = prb i4$ %waddr
    %5 = const i8 0
    %6 = sig i8 %5
    %7 = shr i8$ %mem, i8$ %6, i4 %waddr1
    %8 = exts i1$, i8$ %7, 0, 1
    %wdata1 = prb i8$ %wdata
    %9 = exts i1, i8 %wdata1, 0, 1
    %10 = const i32 1
    drv i1$ %8, %9, %10
    br %if_exit
if_false:
    br %if_exit
if_exit:
    br %0
}

entity @ram_rw.param1 (i1$ %clk, i4$ %waddr, i8$ %wdata, i1$ %we, i4$ %raddr) -&gt; (i8$ %rdata) {
    %0 = const i8 0
    %mem = sig i8 %0
    %1 = const i4 0
    %qraddr = sig i4 %1
    %2 = const i8 0
    %mem1 = prb i8$ %mem
    %qraddr1 = prb i4$ %qraddr
    %3 = const i8 0
    %4 = shr i8 %mem1, i8 %3, i4 %qraddr1
    %5 = exts i1, i8 %4, 0, 1
    %6 = inss i8 %2, i1 %5, 0, 1
    %7 = const time 0s 1e
    drv i8$ %rdata, %6, %7
    inst %ram_rw.param1.always.373.1 (i1$ %clk, i4$ %waddr, i8$ %wdata, i1$ %we, i4$ %raddr) -&gt; (i8$ %mem, i4$ %qraddr)
}

proc %main.initial.238.0 () -&gt; (i4$ %waddr, i4$ %raddr, i8$ %wdata) {
0:
    %1 = const i4 0
    %2 = const time 0s 1e
    drv i4$ %waddr, %1, %2
    %3 = const i4 14
    %4 = const time 0s 1e
    drv i4$ %raddr, %3, %4
    %5 = const i32 0
    %6 = exts i8, i32 %5, 0, 8
    %7 = const time 0s 1e
    drv i8$ %wdata, %6, %7
    %8 = const i32 3001
    wait %9 for %8
9:
    %10 = const i32 0
    halt
}

proc %main.always.239.0 (i1$ %clk) -&gt; (i4$ %waddr, i4$ %raddr, i8$ %wdata) {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %4 = const i32 0
    %waddr1 = prb i4$ %waddr
    %5 = inss i32 %4, i4 %waddr1, 0, 4
    %6 = const i32 1
    %7 = add i32 %5, %6
    %8 = exts i4, i32 %7, 0, 4
    %9 = const i32 1
    drv i4$ %waddr, %8, %9
    %10 = const i32 0
    %raddr1 = prb i4$ %raddr
    %11 = inss i32 %10, i4 %raddr1, 0, 4
    %12 = const i32 1
    %13 = add i32 %11, %12
    %14 = exts i4, i32 %13, 0, 4
    %15 = const i32 1
    drv i4$ %raddr, %14, %15
    %16 = const i32 0
    %wdata1 = prb i8$ %wdata
    %17 = inss i32 %16, i8 %wdata1, 0, 8
    %18 = const i32 3
    %19 = add i32 %17, %18
    %20 = exts i8, i32 %19, 0, 8
    %21 = const i32 1
    drv i8$ %wdata, %20, %21
    br %0
}

proc %main.always.240.0 (i1$ %clk) -&gt; () {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %4 = const i32 0
    br %0
}

entity @main () -&gt; () {
    %0 = const i1 0
    %clk = sig i1 %0
    %1 = const i1 0
    %reset = sig i1 %1
    %2 = const i4 0
    %waddr = sig i4 %2
    %3 = const i4 0
    %raddr = sig i4 %3
    %4 = const i8 0
    %wdata = sig i8 %4
    %5 = const i8 0
    %rdata = sig i8 %5
    inst @clk_reset_gen () -&gt; (i1$ %clk, i1$ %reset)
    %clk1 = prb i1$ %clk
    %6 = const i1 0
    %7 = sig i1 %6
    %8 = const time 0s 1e
    drv i1$ %7, %clk1, %8
    %waddr1 = prb i4$ %waddr
    %9 = const i4 0
    %10 = sig i4 %9
    %11 = const time 0s 1e
    drv i4$ %10, %waddr1, %11
    %wdata1 = prb i8$ %wdata
    %12 = const i8 0
    %13 = sig i8 %12
    %14 = const time 0s 1e
    drv i8$ %13, %wdata1, %14
    %15 = const i1 1
    %16 = const i1 0
    %17 = sig i1 %16
    %18 = const time 0s 1e
    drv i1$ %17, %15, %18
    %raddr1 = prb i4$ %raddr
    %19 = const i4 0
    %20 = sig i4 %19
    %21 = const time 0s 1e
    drv i4$ %20, %raddr1, %21
    inst @ram_rw.param1 (i1$ %7, i4$ %10, i8$ %13, i1$ %17, i4$ %20) -&gt; (i8$ %rdata)
    inst %main.initial.238.0 () -&gt; (i4$ %waddr, i4$ %raddr, i8$ %wdata)
    inst %main.always.239.0 (i1$ %clk) -&gt; (i4$ %waddr, i4$ %raddr, i8$ %wdata)
    inst %main.always.240.0 (i1$ %clk) -&gt; ()
}

</pre>
</body>