TimeQuest Timing Analyzer report for CHANGE
Sun Feb 24 16:49:53 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'circuito:ci|y_present.B'
 12. Slow Model Setup: 'CLK_Div:div|ax'
 13. Slow Model Setup: 'clkM'
 14. Slow Model Setup: 'circuito:ci|y_present.ppp'
 15. Slow Model Hold: 'clkM'
 16. Slow Model Hold: 'circuito:ci|y_present.B'
 17. Slow Model Hold: 'CLK_Div:div|ax'
 18. Slow Model Hold: 'circuito:ci|y_present.ppp'
 19. Slow Model Recovery: 'circuito:ci|y_present.ppp'
 20. Slow Model Removal: 'circuito:ci|y_present.ppp'
 21. Slow Model Minimum Pulse Width: 'CLK_Div:div|ax'
 22. Slow Model Minimum Pulse Width: 'clkM'
 23. Slow Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'
 24. Slow Model Minimum Pulse Width: 'circuito:ci|y_present.B'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'circuito:ci|y_present.B'
 35. Fast Model Setup: 'CLK_Div:div|ax'
 36. Fast Model Setup: 'clkM'
 37. Fast Model Setup: 'circuito:ci|y_present.ppp'
 38. Fast Model Hold: 'clkM'
 39. Fast Model Hold: 'circuito:ci|y_present.B'
 40. Fast Model Hold: 'CLK_Div:div|ax'
 41. Fast Model Hold: 'circuito:ci|y_present.ppp'
 42. Fast Model Recovery: 'circuito:ci|y_present.ppp'
 43. Fast Model Removal: 'circuito:ci|y_present.ppp'
 44. Fast Model Minimum Pulse Width: 'CLK_Div:div|ax'
 45. Fast Model Minimum Pulse Width: 'clkM'
 46. Fast Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'
 47. Fast Model Minimum Pulse Width: 'circuito:ci|y_present.B'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; CHANGE                                             ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C50F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; circuito:ci|y_present.B   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { circuito:ci|y_present.B }   ;
; circuito:ci|y_present.ppp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { circuito:ci|y_present.ppp } ;
; CLK_Div:div|ax            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Div:div|ax }            ;
; clkM                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkM }                      ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 191.39 MHz ; 191.39 MHz      ; CLK_Div:div|ax            ;                                                               ;
; 827.81 MHz ; 420.17 MHz      ; clkM                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 894.45 MHz ; 500.0 MHz       ; circuito:ci|y_present.ppp ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.B   ; -5.884 ; -25.160       ;
; CLK_Div:div|ax            ; -4.225 ; -46.973       ;
; clkM                      ; -0.208 ; -0.279        ;
; circuito:ci|y_present.ppp ; -0.118 ; -0.227        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clkM                      ; -2.635 ; -2.635        ;
; circuito:ci|y_present.B   ; -2.443 ; -6.549        ;
; CLK_Div:div|ax            ; -0.828 ; -2.456        ;
; circuito:ci|y_present.ppp ; 0.391  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.ppp ; -2.095 ; -8.380        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; circuito:ci|y_present.ppp ; 2.865 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_Div:div|ax            ; -1.423 ; -65.922       ;
; clkM                      ; -1.380 ; -5.380        ;
; circuito:ci|y_present.ppp ; -0.500 ; -4.000        ;
; circuito:ci|y_present.B   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'circuito:ci|y_present.B'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                     ; Launch Clock   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; -5.884 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.898      ; 6.844      ;
; -5.884 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.898      ; 6.844      ;
; -5.884 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.898      ; 6.844      ;
; -5.780 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.897      ; 6.731      ;
; -5.780 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.897      ; 6.731      ;
; -5.780 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.897      ; 6.731      ;
; -5.400 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.893      ; 6.136      ;
; -5.400 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.893      ; 6.136      ;
; -5.400 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.893      ; 6.136      ;
; -5.212 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.894      ; 6.132      ;
; -5.212 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.894      ; 6.132      ;
; -5.212 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.894      ; 6.132      ;
; -3.665 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.753      ; 4.472      ;
; -3.647 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.754      ; 4.463      ;
; -3.427 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.733      ; 4.214      ;
; -3.409 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.734      ; 4.205      ;
; -3.403 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.730      ; 4.187      ;
; -3.385 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.731      ; 4.178      ;
; -3.339 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 4.357      ;
; -3.300 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.753      ; 4.107      ;
; -3.282 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.754      ; 4.098      ;
; -3.271 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.756      ; 4.081      ;
; -3.253 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.757      ; 4.072      ;
; -3.241 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 4.259      ;
; -3.235 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 4.244      ;
; -3.195 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.750      ; 3.999      ;
; -3.177 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.751      ; 3.990      ;
; -3.137 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 4.146      ;
; -3.016 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.433      ; 3.503      ;
; -2.998 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.434      ; 3.494      ;
; -2.962 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.551      ; 3.567      ;
; -2.944 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.552      ; 3.558      ;
; -2.921 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.939      ;
; -2.920 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.878      ; 3.852      ;
; -2.902 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.879      ; 3.843      ;
; -2.892 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.915      ; 3.861      ;
; -2.874 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.916      ; 3.852      ;
; -2.855 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.649      ;
; -2.835 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.916      ; 3.805      ;
; -2.817 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.826      ;
; -2.817 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.917      ; 3.796      ;
; -2.811 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.829      ;
; -2.766 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.026      ; 3.846      ;
; -2.757 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.551      ;
; -2.748 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.027      ; 3.837      ;
; -2.747 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.765      ;
; -2.724 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.742      ;
; -2.712 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.730      ;
; -2.707 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.716      ;
; -2.674 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.692      ;
; -2.667 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.645      ;
; -2.643 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.652      ;
; -2.640 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.618      ; 3.312      ;
; -2.622 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.619      ; 3.303      ;
; -2.620 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.027      ; 3.701      ;
; -2.617 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.890      ; 3.561      ;
; -2.608 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.617      ;
; -2.602 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.028      ; 3.692      ;
; -2.599 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.891      ; 3.552      ;
; -2.589 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.885      ; 3.528      ;
; -2.585 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.701      ; 3.340      ;
; -2.571 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.886      ; 3.519      ;
; -2.569 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.547      ;
; -2.567 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.702      ; 3.331      ;
; -2.539 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.548      ;
; -2.476 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.485      ;
; -2.444 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.238      ;
; -2.437 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.231      ;
; -2.416 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.719      ; 3.189      ;
; -2.398 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.180      ;
; -2.395 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.006      ; 3.455      ;
; -2.394 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.188      ;
; -2.377 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.007      ; 3.446      ;
; -2.358 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.619      ; 3.031      ;
; -2.340 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.620      ; 3.022      ;
; -2.327 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.121      ;
; -2.305 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.099      ;
; -2.303 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.321      ;
; -2.280 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.934      ; 3.268      ;
; -2.268 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.246      ;
; -2.265 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.746      ; 3.065      ;
; -2.262 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.935      ; 3.259      ;
; -2.249 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.227      ;
; -2.247 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.747      ; 3.056      ;
; -2.228 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 3.022      ;
; -2.218 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.196      ;
; -2.209 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.956      ; 3.227      ;
; -2.199 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.208      ;
; -2.139 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.117      ;
; -2.129 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.107      ;
; -2.123 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.936      ; 3.113      ;
; -2.105 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.955      ; 3.114      ;
; -2.105 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.937      ; 3.104      ;
; -2.066 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.014      ; 3.134      ;
; -2.048 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.015      ; 3.125      ;
; -2.040 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 3.018      ;
; -1.819 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 2.613      ;
; -1.725 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.951      ; 2.519      ;
; -1.631 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.952      ; 2.609      ;
; -1.551 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.795      ; 2.667      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Div:div|ax'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+
; -4.225 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.203      ;
; -4.225 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.203      ;
; -4.225 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.203      ;
; -4.154 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.132      ;
; -4.154 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.132      ;
; -4.154 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.132      ;
; -4.083 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.061      ;
; -4.083 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.061      ;
; -4.083 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 5.061      ;
; -4.012 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.990      ;
; -4.012 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.990      ;
; -4.012 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.990      ;
; -3.941 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.919      ;
; -3.941 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.919      ;
; -3.941 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.919      ;
; -3.870 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.848      ;
; -3.870 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.848      ;
; -3.870 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.848      ;
; -3.840 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.806      ;
; -3.840 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.806      ;
; -3.840 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.806      ;
; -3.840 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.806      ;
; -3.799 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.777      ;
; -3.799 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.777      ;
; -3.799 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.777      ;
; -3.661 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.627      ;
; -3.661 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.627      ;
; -3.661 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.627      ;
; -3.661 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.627      ;
; -3.640 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.618      ;
; -3.640 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.618      ;
; -3.640 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.618      ;
; -3.580 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.546      ;
; -3.580 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.546      ;
; -3.580 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.546      ;
; -3.580 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.546      ;
; -3.576 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.542      ;
; -3.576 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.542      ;
; -3.576 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.542      ;
; -3.576 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.542      ;
; -3.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.541      ;
; -3.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.541      ;
; -3.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.541      ;
; -3.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.541      ;
; -3.574 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.540      ;
; -3.574 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.540      ;
; -3.574 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.540      ;
; -3.574 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.540      ;
; -3.571 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.537      ;
; -3.571 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.537      ;
; -3.571 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.537      ;
; -3.571 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.537      ;
; -3.569 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.547      ;
; -3.569 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.547      ;
; -3.569 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.547      ;
; -3.567 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.533      ;
; -3.567 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.533      ;
; -3.567 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.533      ;
; -3.567 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.533      ;
; -3.345 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.311      ;
; -3.345 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.311      ;
; -3.345 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.311      ;
; -3.345 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.311      ;
; -3.344 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.310      ;
; -3.344 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.310      ;
; -3.344 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.310      ;
; -3.344 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.070     ; 4.310      ;
; -3.182 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.160      ;
; -3.182 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.160      ;
; -3.182 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.058     ; 4.160      ;
; -1.723 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.759      ;
; -1.652 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.688      ;
; -1.581 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.617      ;
; -1.510 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.546      ;
; -1.439 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.475      ;
; -1.427 ; circuito:ci|y_next.subt_285                                                                                                ; circuito:ci|y_present.subt ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -2.379     ; 0.084      ;
; -1.415 ; circuito:ci|y_next.F_261                                                                                                   ; circuito:ci|y_present.F    ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -2.367     ; 0.084      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 2.388      ;
; -1.368 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.404      ;
; -1.297 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.333      ;
; -1.138 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.174      ;
; -1.130 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.166      ;
; -1.067 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.103      ;
; -1.059 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.095      ;
; -1.047 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.083      ;
; -0.988 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.024      ;
; -0.976 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.012      ;
; -0.917 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.953      ;
; -0.905 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.941      ;
; -0.846 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.882      ;
; -0.834 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.870      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkM'                                                                                                 ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -0.208 ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.052      ;
; 0.218  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 2.905  ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.500        ; 2.776      ; 0.657      ;
; 3.405  ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 1.000        ; 2.776      ; 0.657      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.118 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.154      ;
; -0.109 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.145      ;
; -0.101 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.137      ;
; 0.161  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.875      ;
; 0.174  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.862      ;
; 0.182  ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.854      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkM'                                                                                                  ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -2.635 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.000        ; 2.776      ; 0.657      ;
; -2.135 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; -0.500       ; 2.776      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.546  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.812      ;
; 0.547  ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.813      ;
; 0.547  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.813      ;
; 0.552  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.818      ;
; 0.786  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.052      ;
; 0.818  ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.084      ;
; 0.825  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.091      ;
; 0.978  ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.244      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'circuito:ci|y_present.B'                                                                                                                                  ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                     ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -2.443 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 3.573      ; 1.380      ;
; -2.085 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 3.574      ; 1.739      ;
; -1.943 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 3.573      ; 1.380      ;
; -1.585 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 3.574      ; 1.739      ;
; -0.709 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 2.229      ; 1.520      ;
; -0.686 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.745      ; 2.059      ;
; -0.676 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.744      ; 2.068      ;
; -0.659 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.740      ; 2.081      ;
; -0.508 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.740      ; 2.232      ;
; -0.478 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.740      ; 2.262      ;
; -0.382 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 2.230      ; 1.848      ;
; -0.379 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.740      ; 2.361      ;
; -0.334 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.745      ; 2.411      ;
; -0.316 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.744      ; 2.428      ;
; -0.311 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.745      ; 2.434      ;
; -0.301 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.744      ; 2.443      ;
; -0.153 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.745      ; 2.592      ;
; 0.613  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.938      ; 1.551      ;
; 0.615  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.937      ; 1.552      ;
; 0.715  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.941      ; 1.656      ;
; 0.885  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.942      ; 1.827      ;
; 1.073  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.791      ; 1.864      ;
; 1.103  ; circuito:ci|y_present.S               ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.790      ; 1.893      ;
; 1.307  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.258      ;
; 1.314  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.266      ;
; 1.512  ; button:bs|y_present.b                 ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.794      ; 2.306      ;
; 1.535  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.486      ;
; 1.542  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.494      ;
; 1.806  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 2.762      ;
; 1.826  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.777      ;
; 1.833  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.785      ;
; 1.872  ; button:bs|y_present.b                 ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.795      ; 2.667      ;
; 1.934  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.886      ;
; 1.939  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.890      ;
; 1.971  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.922      ;
; 1.978  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.930      ;
; 1.997  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.949      ;
; 2.002  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.953      ;
; 2.015  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 2.966      ;
; 2.022  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 2.974      ;
; 2.034  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 2.990      ;
; 2.053  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 3.004      ;
; 2.060  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 3.012      ;
; 2.098  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 3.049      ;
; 2.101  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 3.053      ;
; 2.105  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.952      ; 3.057      ;
; 2.106  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.951      ; 3.057      ;
; 2.110  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.015      ; 3.125      ;
; 2.120  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.014      ; 3.134      ;
; 2.159  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.114      ;
; 2.167  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.937      ; 3.104      ;
; 2.177  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.936      ; 3.113      ;
; 2.253  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.208      ;
; 2.309  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.747      ; 3.056      ;
; 2.319  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.746      ; 3.065      ;
; 2.324  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.935      ; 3.259      ;
; 2.325  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.281      ;
; 2.334  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.934      ; 3.268      ;
; 2.402  ; cofre:cf4|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.620      ; 3.022      ;
; 2.412  ; cofre:cf4|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.619      ; 3.031      ;
; 2.439  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.007      ; 3.446      ;
; 2.449  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.006      ; 3.455      ;
; 2.460  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.180      ;
; 2.470  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.719      ; 3.189      ;
; 2.470  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.426      ;
; 2.514  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.470      ;
; 2.520  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.476      ;
; 2.530  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.485      ;
; 2.552  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.508      ;
; 2.583  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.539      ;
; 2.593  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.548      ;
; 2.597  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.553      ;
; 2.629  ; cofre:cf4|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.702      ; 3.331      ;
; 2.633  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.886      ; 3.519      ;
; 2.639  ; cofre:cf4|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.701      ; 3.340      ;
; 2.643  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.885      ; 3.528      ;
; 2.647  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.956      ; 3.603      ;
; 2.661  ; cofre:cf4|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.891      ; 3.552      ;
; 2.662  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.617      ;
; 2.664  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.028      ; 3.692      ;
; 2.671  ; cofre:cf4|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.890      ; 3.561      ;
; 2.674  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.027      ; 3.701      ;
; 2.684  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.619      ; 3.303      ;
; 2.694  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.618      ; 3.312      ;
; 2.697  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.652      ;
; 2.761  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.716      ;
; 2.810  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.027      ; 3.837      ;
; 2.820  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.026      ; 3.846      ;
; 2.871  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 3.826      ;
; 2.879  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.917      ; 3.796      ;
; 2.889  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.916      ; 3.805      ;
; 2.936  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.916      ; 3.852      ;
; 2.946  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.915      ; 3.861      ;
; 2.964  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.879      ; 3.843      ;
; 2.974  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.878      ; 3.852      ;
; 3.006  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.552      ; 3.558      ;
; 3.016  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.551      ; 3.567      ;
; 3.060  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.434      ; 3.494      ;
; 3.070  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.433      ; 3.503      ;
; 3.191  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.955      ; 4.146      ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                    ; Launch Clock              ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; -0.828 ; circuito:ci|counter:cont_p|FFJK:F2|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.847      ; 1.253      ;
; -0.815 ; circuito:ci|counter:cont_p|FFJK:F1|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.847      ; 1.266      ;
; -0.813 ; circuito:ci|counter:cont_p|FFJK:F3|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.847      ; 1.268      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.359  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.424      ; 2.049      ;
; 0.369  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.313      ; 0.948      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F4|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F4|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F4|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F4|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F4|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F4|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.480  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.272      ; 1.018      ;
; 0.484  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.271      ; 1.021      ;
; 0.485  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.195      ; 0.946      ;
; 0.516  ; button:bs|y_present.a                                                             ; button:bs|y_present.b                                                                                                      ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.782      ;
; 0.529  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.006      ; 0.801      ;
; 0.610  ; circuito:ci|y_next.cal_293                                                        ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.792     ; 0.084      ;
; 0.649  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.020      ; 0.935      ;
; 0.653  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.018      ; 0.937      ;
; 0.687  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 0.980      ;
; 0.692  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.286      ; 1.244      ;
; 0.702  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.023      ; 0.991      ;
; 0.704  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.021      ; 0.991      ;
; 0.708  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.019     ; 0.955      ;
; 0.710  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.013      ; 0.989      ;
; 0.711  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.021     ; 0.956      ;
; 0.712  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.023     ; 0.955      ;
; 0.747  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.083     ; 0.930      ;
; 0.760  ; circuito:ci|y_next.ppp_277                                                        ; circuito:ci|y_present.ppp                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.942     ; 0.084      ;
; 0.778  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.027      ; 1.071      ;
; 0.806  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; circuito:ci|reg10:reg|Q[9]                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.073      ;
; 0.807  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.073      ;
; 0.807  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.001     ; 1.072      ;
; 0.811  ; circuito:ci|reg10:reg|Q[4]                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.077      ;
; 0.814  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.001     ; 1.080      ;
; 0.835  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.101      ;
; 0.839  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.128     ; 0.977      ;
; 0.839  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.001      ; 1.106      ;
; 0.843  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.008     ; 1.101      ;
; 0.844  ; circuito:ci|reg10:reg|Q[1]                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; circuito:ci|reg10:reg|Q[3]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.007     ; 1.104      ;
; 0.846  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.168     ; 0.944      ;
; 0.847  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.135     ; 0.978      ;
; 0.852  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.118      ; 1.236      ;
; 0.929  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 1.222      ;
; 0.933  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 1.226      ;
; 0.943  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.209      ;
; 0.943  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.209      ;
; 0.943  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.209      ;
; 0.943  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.209      ;
; 0.943  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.020      ; 1.229      ;
; 0.952  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.012      ; 1.230      ;
; 0.963  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 1.256      ;
; 0.980  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.020      ; 1.266      ;
; 0.987  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.003     ; 1.250      ;
; 0.988  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.002     ; 1.252      ;
; 0.991  ; circuito:ci|reg10:reg|Q[7]                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.257      ;
; 0.998  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.264      ;
; 1.000  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.020     ; 1.246      ;
; 1.004  ; circuito:ci|y_next.S_301                                                          ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.789     ; 0.481      ;
; 1.026  ; circuito:ci|reg10:reg|Q[6]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.292      ;
; 1.030  ; circuito:ci|reg10:reg|Q[8]                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.296      ;
; 1.062  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.189      ; 1.517      ;
; 1.068  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.082     ; 1.252      ;
; 1.148  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.122     ; 1.292      ;
; 1.155  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.129     ; 1.292      ;
; 1.194  ; circuito:ci|reg10:reg|Q[4]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.460      ;
; 1.197  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.463      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.588 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.854      ;
; 0.596 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.862      ;
; 0.609 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.875      ;
; 0.871 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.137      ;
; 0.879 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.145      ;
; 0.888 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.154      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'circuito:ci|y_present.ppp'                                                                                                               ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; -2.095 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.805     ; 1.326      ;
; -2.095 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.805     ; 1.326      ;
; -2.095 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.805     ; 1.326      ;
; -2.095 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.805     ; 1.326      ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'circuito:ci|y_present.ppp'                                                                                                               ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; 2.865 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.805     ; 1.326      ;
; 2.865 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.805     ; 1.326      ;
; 2.865 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.805     ; 1.326      ;
; 2.865 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.805     ; 1.326      ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Div:div|ax'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkM'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[2]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'circuito:ci|y_present.B'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -0.459 ; -0.459 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 0.920 ; 0.920 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 8.098  ; 8.098  ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 6.711  ; 6.711  ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 6.711  ; 6.711  ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 6.453  ; 6.453  ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 6.694  ; 6.694  ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 6.456  ; 6.456  ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 7.658  ; 7.658  ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 8.016  ; 8.016  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 3.665  ;        ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 7.932  ; 7.932  ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 7.777  ; 7.777  ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 16.156 ; 16.156 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 15.722 ; 15.722 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 16.156 ; 16.156 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 15.936 ; 15.936 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 15.931 ; 15.931 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 15.686 ; 15.686 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 15.926 ; 15.926 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 15.938 ; 15.938 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 16.332 ; 16.332 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 15.871 ; 15.871 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 16.320 ; 16.320 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 15.884 ; 15.884 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 16.095 ; 16.095 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 16.332 ; 16.332 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 16.101 ; 16.101 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 15.886 ; 15.886 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 16.553 ; 16.553 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 16.323 ; 16.323 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 16.324 ; 16.324 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 16.514 ; 16.514 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 16.528 ; 16.528 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 16.327 ; 16.327 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 16.546 ; 16.546 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 16.553 ; 16.553 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 8.392  ; 8.392  ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 5.764  ; 5.764  ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 6.704  ; 6.704  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;        ; 3.665  ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;        ; 4.485  ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 4.485  ;        ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 7.416  ; 7.416  ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 6.453  ; 6.453  ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 6.711  ; 6.711  ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 6.453  ; 6.453  ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 6.694  ; 6.694  ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 6.456  ; 6.456  ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 7.293  ; 7.293  ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 7.316  ; 7.316  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 3.665  ;        ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 7.163  ; 7.163  ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 7.495  ; 7.495  ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 10.623 ; 10.623 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 10.623 ; 10.623 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 11.056 ; 11.056 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 10.810 ; 10.810 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 10.849 ; 10.849 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 10.635 ; 10.635 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 10.835 ; 10.835 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 10.843 ; 10.843 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 11.464 ; 11.464 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 11.464 ; 11.464 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 11.913 ; 11.913 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 11.477 ; 11.477 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 11.688 ; 11.688 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 11.925 ; 11.925 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 11.694 ; 11.694 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 11.479 ; 11.479 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 12.446 ; 12.446 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 12.446 ; 12.446 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 12.462 ; 12.462 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 12.662 ; 12.662 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 12.668 ; 12.668 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 12.450 ; 12.450 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 12.670 ; 12.670 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 12.678 ; 12.678 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 6.233  ; 6.233  ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 5.764  ; 5.764  ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 6.704  ; 6.704  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;        ; 3.665  ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;        ; 4.485  ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 4.485  ;        ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.B   ; -2.732 ; -10.769       ;
; CLK_Div:div|ax            ; -1.971 ; -18.675       ;
; clkM                      ; 0.439  ; 0.000         ;
; circuito:ci|y_present.ppp ; 0.475  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clkM                      ; -1.651 ; -1.651        ;
; circuito:ci|y_present.B   ; -1.436 ; -4.238        ;
; CLK_Div:div|ax            ; -0.690 ; -2.643        ;
; circuito:ci|y_present.ppp ; 0.215  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.ppp ; -0.844 ; -3.376        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; circuito:ci|y_present.ppp ; 1.724 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_Div:div|ax            ; -1.423 ; -65.922       ;
; clkM                      ; -1.380 ; -5.380        ;
; circuito:ci|y_present.ppp ; -0.500 ; -4.000        ;
; circuito:ci|y_present.B   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'circuito:ci|y_present.B'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                     ; Launch Clock   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; -2.732 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.632      ;
; -2.732 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.632      ;
; -2.732 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.632      ;
; -2.694 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.589      ;
; -2.694 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.589      ;
; -2.694 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.287      ; 3.589      ;
; -2.533 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.284      ; 3.336      ;
; -2.533 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.284      ; 3.336      ;
; -2.533 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.284      ; 3.336      ;
; -2.448 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.285      ; 3.333      ;
; -2.448 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.285      ; 3.333      ;
; -2.448 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.285      ; 3.333      ;
; -0.971 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.934      ;
; -0.942 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.905      ;
; -0.933 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.891      ;
; -0.904 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.862      ;
; -0.793 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.756      ;
; -0.774 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.573      ; 1.955      ;
; -0.772 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.638      ;
; -0.765 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.573      ; 1.951      ;
; -0.755 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.713      ;
; -0.743 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.609      ;
; -0.741 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.704      ;
; -0.714 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.677      ;
; -0.703 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.661      ;
; -0.695 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.658      ;
; -0.692 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.655      ;
; -0.688 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.651      ;
; -0.687 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.635      ;
; -0.672 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.563      ; 1.843      ;
; -0.663 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.563      ; 1.834      ;
; -0.663 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.563      ; 1.839      ;
; -0.658 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.606      ;
; -0.654 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.612      ;
; -0.654 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.563      ; 1.830      ;
; -0.650 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.608      ;
; -0.645 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.573      ; 1.826      ;
; -0.636 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.573      ; 1.822      ;
; -0.622 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.580      ;
; -0.615 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.481      ;
; -0.596 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.462      ;
; -0.594 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.460      ;
; -0.591 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.549      ;
; -0.585 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.579      ; 1.772      ;
; -0.576 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.579      ; 1.768      ;
; -0.573 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.575      ; 1.756      ;
; -0.564 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.575      ; 1.752      ;
; -0.542 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.408      ;
; -0.539 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.487      ;
; -0.529 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.395      ;
; -0.520 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.468      ;
; -0.509 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.457      ;
; -0.500 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.436      ; 1.544      ;
; -0.493 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.359      ;
; -0.491 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.454      ;
; -0.491 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.454      ;
; -0.491 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.436      ; 1.540      ;
; -0.475 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.490      ; 1.573      ;
; -0.466 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.490      ; 1.569      ;
; -0.457 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.405      ;
; -0.453 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.411      ;
; -0.453 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.350      ; 1.411      ;
; -0.453 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.401      ;
; -0.420 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.667      ; 1.695      ;
; -0.415 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.653      ; 1.676      ;
; -0.411 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.667      ; 1.691      ;
; -0.408 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.356      ;
; -0.406 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.653      ; 1.672      ;
; -0.397 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.666      ; 1.671      ;
; -0.388 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.666      ; 1.667      ;
; -0.361 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.714      ; 1.683      ;
; -0.352 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.714      ; 1.679      ;
; -0.312 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.538      ; 1.458      ;
; -0.303 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.538      ; 1.454      ;
; -0.298 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.661      ; 1.567      ;
; -0.292 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.158      ;
; -0.292 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.347      ; 1.158      ;
; -0.292 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.657      ; 1.557      ;
; -0.291 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.714      ; 1.613      ;
; -0.289 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.661      ; 1.563      ;
; -0.283 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.657      ; 1.553      ;
; -0.283 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.577      ; 1.468      ;
; -0.282 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.714      ; 1.609      ;
; -0.274 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.577      ; 1.464      ;
; -0.237 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.556      ; 1.401      ;
; -0.228 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.556      ; 1.397      ;
; -0.227 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.275      ; 1.229      ;
; -0.216 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.164      ;
; -0.216 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.685      ; 1.509      ;
; -0.212 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.538      ; 1.358      ;
; -0.207 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.348      ; 1.155      ;
; -0.207 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.685      ; 1.505      ;
; -0.203 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.538      ; 1.354      ;
; -0.191 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.577      ; 1.376      ;
; -0.182 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.577      ; 1.372      ;
; -0.142 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.678      ; 1.428      ;
; -0.135 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.273      ; 1.067      ;
; -0.133 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.678      ; 1.424      ;
; -0.102 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.679      ; 1.389      ;
; -0.093 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.679      ; 1.385      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Div:div|ax'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+
; -1.971 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.940      ;
; -1.971 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.940      ;
; -1.971 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.940      ;
; -1.936 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.905      ;
; -1.936 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.905      ;
; -1.936 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.905      ;
; -1.901 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.870      ;
; -1.901 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.870      ;
; -1.901 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.870      ;
; -1.866 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.835      ;
; -1.866 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.835      ;
; -1.866 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.835      ;
; -1.843 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.801      ;
; -1.843 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.801      ;
; -1.843 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.801      ;
; -1.843 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.801      ;
; -1.831 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.800      ;
; -1.831 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.800      ;
; -1.831 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.800      ;
; -1.796 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.765      ;
; -1.796 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.765      ;
; -1.796 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.765      ;
; -1.769 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.727      ;
; -1.769 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.727      ;
; -1.769 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.727      ;
; -1.769 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.727      ;
; -1.761 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.730      ;
; -1.761 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.730      ;
; -1.761 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.730      ;
; -1.733 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.691      ;
; -1.733 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.691      ;
; -1.733 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.691      ;
; -1.733 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.691      ;
; -1.719 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.677      ;
; -1.719 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.677      ;
; -1.719 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.677      ;
; -1.719 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.677      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.713 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.671      ;
; -1.712 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.670      ;
; -1.712 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.670      ;
; -1.712 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.670      ;
; -1.712 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.670      ;
; -1.710 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.668      ;
; -1.710 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.668      ;
; -1.710 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.668      ;
; -1.710 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.668      ;
; -1.667 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.636      ;
; -1.667 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.636      ;
; -1.667 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.636      ;
; -1.632 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.601      ;
; -1.632 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.601      ;
; -1.632 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.601      ;
; -1.616 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.574      ;
; -1.616 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.574      ;
; -1.616 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.574      ;
; -1.616 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.574      ;
; -1.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.572      ;
; -1.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.572      ;
; -1.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.572      ;
; -1.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.074     ; 2.572      ;
; -1.492 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.461      ;
; -1.492 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.461      ;
; -1.492 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.063     ; 2.461      ;
; -0.304 ; circuito:ci|y_next.subt_285                                                                                                ; circuito:ci|y_present.subt ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -1.294     ; 0.042      ;
; -0.297 ; circuito:ci|y_next.F_261                                                                                                   ; circuito:ci|y_present.F    ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -1.287     ; 0.042      ;
; -0.241 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.273      ;
; -0.206 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.238      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.182 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.016     ; 1.198      ;
; -0.171 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.203      ;
; -0.136 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.168      ;
; -0.101 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.133      ;
; -0.066 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[4] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.098      ;
; -0.031 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.063      ;
; 0.026  ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.006      ;
; 0.060  ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[9] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.972      ;
; 0.061  ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.971      ;
; 0.063  ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.969      ;
; 0.095  ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[8] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.937      ;
; 0.096  ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.936      ;
; 0.098  ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|reg10:reg|Q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.934      ;
; 0.130  ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[7] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.902      ;
; 0.131  ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.901      ;
; 0.165  ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[6] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.867      ;
; 0.166  ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|reg10:reg|Q[5] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 0.866      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkM'                                                                                                ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; 0.439 ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 2.031 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.500        ; 1.725      ; 0.367      ;
; 2.531 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 1.000        ; 1.725      ; 0.367      ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'circuito:ci|y_present.ppp'                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.475 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.557      ;
; 0.479 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.553      ;
; 0.481 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.551      ;
; 0.592 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.440      ;
; 0.602 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.430      ;
; 0.606 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.426      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkM'                                                                                                  ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -1.651 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.000        ; 1.725      ; 0.367      ;
; -1.151 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; -0.500       ; 1.725      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.254  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.407      ;
; 0.370  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.373  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.525      ;
; 0.441  ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.593      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'circuito:ci|y_present.B'                                                                                                                                  ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                     ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.436 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.941      ; 0.646      ;
; -1.270 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.943      ; 0.814      ;
; -0.936 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 1.941      ; 0.646      ;
; -0.770 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 1.943      ; 0.814      ;
; -0.525 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.228      ; 0.703      ;
; -0.520 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 0.939      ;
; -0.516 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 0.943      ;
; -0.496 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.456      ; 0.960      ;
; -0.430 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.456      ; 1.026      ;
; -0.398 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.456      ; 1.058      ;
; -0.392 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 1.067      ;
; -0.375 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 1.084      ;
; -0.371 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 1.088      ;
; -0.370 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 1.089      ;
; -0.361 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.230      ; 0.869      ;
; -0.356 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.456      ; 1.100      ;
; -0.294 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.459      ; 1.165      ;
; 0.398  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.333      ; 0.731      ;
; 0.402  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.332      ; 0.734      ;
; 0.448  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.335      ; 0.783      ;
; 0.505  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.335      ; 0.840      ;
; 0.599  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.269      ; 0.868      ;
; 0.601  ; circuito:ci|y_present.S               ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.270      ; 0.871      ;
; 0.690  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.037      ;
; 0.695  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.043      ;
; 0.697  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.690      ; 1.387      ;
; 0.701  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.690      ; 1.391      ;
; 0.706  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.679      ; 1.385      ;
; 0.710  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.679      ; 1.389      ;
; 0.746  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.678      ; 1.424      ;
; 0.750  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.678      ; 1.428      ;
; 0.794  ; button:bs|y_present.b                 ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.273      ; 1.067      ;
; 0.795  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.577      ; 1.372      ;
; 0.799  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.577      ; 1.376      ;
; 0.807  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.155      ;
; 0.811  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.158      ;
; 0.816  ; cofre:cf4|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.538      ; 1.354      ;
; 0.820  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.685      ; 1.505      ;
; 0.820  ; cofre:cf4|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.538      ; 1.358      ;
; 0.824  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.685      ; 1.509      ;
; 0.841  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.556      ; 1.397      ;
; 0.845  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.556      ; 1.401      ;
; 0.883  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.233      ;
; 0.887  ; cofre:cf4|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.577      ; 1.464      ;
; 0.891  ; cofre:cf4|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.577      ; 1.468      ;
; 0.895  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.714      ; 1.609      ;
; 0.896  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.657      ; 1.553      ;
; 0.899  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.714      ; 1.613      ;
; 0.900  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.657      ; 1.557      ;
; 0.902  ; cofre:cf4|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.661      ; 1.563      ;
; 0.906  ; cofre:cf4|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.661      ; 1.567      ;
; 0.916  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.538      ; 1.454      ;
; 0.920  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.538      ; 1.458      ;
; 0.927  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.274      ;
; 0.932  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.280      ;
; 0.945  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.293      ;
; 0.949  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.296      ;
; 0.954  ; button:bs|y_present.b                 ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.275      ; 1.229      ;
; 0.965  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.714      ; 1.679      ;
; 0.969  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.714      ; 1.683      ;
; 0.976  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.324      ;
; 0.980  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.327      ;
; 0.989  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.336      ;
; 0.994  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.342      ;
; 0.996  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.343      ;
; 1.001  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.349      ;
; 1.001  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.666      ; 1.667      ;
; 1.004  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.354      ;
; 1.004  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.352      ;
; 1.005  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.666      ; 1.671      ;
; 1.008  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.355      ;
; 1.019  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.653      ; 1.672      ;
; 1.023  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.653      ; 1.676      ;
; 1.024  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.667      ; 1.691      ;
; 1.028  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.667      ; 1.695      ;
; 1.049  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.396      ;
; 1.054  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.402      ;
; 1.061  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.411      ;
; 1.061  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.411      ;
; 1.066  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.347      ; 1.413      ;
; 1.071  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.348      ; 1.419      ;
; 1.079  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.490      ; 1.569      ;
; 1.083  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.490      ; 1.573      ;
; 1.104  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.436      ; 1.540      ;
; 1.108  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.436      ; 1.544      ;
; 1.120  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.470      ;
; 1.177  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.575      ; 1.752      ;
; 1.181  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.575      ; 1.756      ;
; 1.182  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.532      ;
; 1.189  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.539      ;
; 1.189  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.579      ; 1.768      ;
; 1.193  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.579      ; 1.772      ;
; 1.195  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.545      ;
; 1.199  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.549      ;
; 1.226  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.576      ;
; 1.230  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.580      ;
; 1.241  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.591      ;
; 1.242  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.350      ; 1.592      ;
; 1.249  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.573      ; 1.822      ;
; 1.253  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.573      ; 1.826      ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                    ; Launch Clock              ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; -0.690 ; circuito:ci|counter:cont_p|FFJK:F2|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.172      ; 0.620      ;
; -0.682 ; circuito:ci|counter:cont_p|FFJK:F1|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.172      ; 0.628      ;
; -0.681 ; circuito:ci|counter:cont_p|FFJK:F3|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.172      ; 0.629      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; -0.059 ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.944      ; 1.037      ;
; 0.161  ; circuito:ci|y_next.cal_293                                                        ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.271     ; 0.042      ;
; 0.178  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.141      ; 0.471      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F4|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F4|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F4|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F4|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F4|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F4|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.224  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.123      ; 0.499      ;
; 0.225  ; circuito:ci|y_next.ppp_277                                                        ; circuito:ci|y_present.ppp                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.335     ; 0.042      ;
; 0.227  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.123      ; 0.502      ;
; 0.230  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.087      ; 0.469      ;
; 0.236  ; button:bs|y_present.a                                                             ; button:bs|y_present.b                                                                                                      ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.388      ;
; 0.240  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.004      ; 0.396      ;
; 0.286  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.063      ; 0.487      ;
; 0.300  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.012      ; 0.464      ;
; 0.301  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.029      ; 0.482      ;
; 0.303  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.010      ; 0.465      ;
; 0.304  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.024      ; 0.480      ;
; 0.317  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.120      ; 0.589      ;
; 0.320  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.010      ; 0.482      ;
; 0.332  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.010     ; 0.474      ;
; 0.332  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.011     ; 0.473      ;
; 0.334  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.012     ; 0.474      ;
; 0.340  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.021      ; 0.513      ;
; 0.344  ; circuito:ci|y_next.S_301                                                          ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.268     ; 0.228      ;
; 0.349  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.039     ; 0.462      ;
; 0.361  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; circuito:ci|reg10:reg|Q[9]                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; circuito:ci|reg10:reg|Q[4]                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.001      ; 0.517      ;
; 0.369  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.523      ;
; 0.376  ; circuito:ci|reg10:reg|Q[1]                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; circuito:ci|reg10:reg|Q[3]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.005     ; 0.525      ;
; 0.379  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.004     ; 0.527      ;
; 0.383  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.054      ; 0.589      ;
; 0.383  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.066     ; 0.469      ;
; 0.403  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.063      ; 0.604      ;
; 0.404  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.063      ; 0.605      ;
; 0.410  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.029      ; 0.591      ;
; 0.415  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.078     ; 0.489      ;
; 0.416  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.024      ; 0.592      ;
; 0.419  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.082     ; 0.489      ;
; 0.422  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.063      ; 0.623      ;
; 0.439  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.010      ; 0.601      ;
; 0.443  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; circuito:ci|reg10:reg|Q[7]                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.596      ;
; 0.445  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.001     ; 0.596      ;
; 0.450  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.602      ;
; 0.452  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.013     ; 0.591      ;
; 0.457  ; circuito:ci|reg10:reg|Q[6]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.609      ;
; 0.459  ; circuito:ci|reg10:reg|Q[8]                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.611      ;
; 0.471  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.084      ; 0.707      ;
; 0.477  ; circuito:ci|y_next.B_269                                                          ; circuito:ci|y_present.B                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.335     ; 0.294      ;
; 0.479  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.039     ; 0.592      ;
; 0.501  ; circuito:ci|reg10:reg|Q[4]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.654      ;
; 0.509  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.661      ;
; 0.514  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; button:bs|y_present.b                                                             ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.666      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.274 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.426      ;
; 0.278 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.430      ;
; 0.288 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.440      ;
; 0.399 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.553      ;
; 0.405 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.557      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'circuito:ci|y_present.ppp'                                                                                                               ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; -0.844 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.125     ; 0.751      ;
; -0.844 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.125     ; 0.751      ;
; -0.844 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.125     ; 0.751      ;
; -0.844 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.125     ; 0.751      ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'circuito:ci|y_present.ppp'                                                                                                               ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; 1.724 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.125     ; 0.751      ;
; 1.724 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.125     ; 0.751      ;
; 1.724 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.125     ; 0.751      ;
; 1.724 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.125     ; 0.751      ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Div:div|ax'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_1v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkM'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[2]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'circuito:ci|y_present.B'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -0.506 ; -0.506 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 0.729 ; 0.729 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 4.041 ; 4.041 ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 3.769 ; 3.769 ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 3.769 ; 3.769 ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 3.648 ; 3.648 ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 3.757 ; 3.757 ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 3.649 ; 3.649 ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 3.846 ; 3.846 ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 4.001 ; 4.001 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 1.957 ;       ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 3.962 ; 3.962 ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 3.885 ; 3.885 ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 8.514 ; 8.514 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 8.329 ; 8.329 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 8.514 ; 8.514 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 8.420 ; 8.420 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 8.418 ; 8.418 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 8.324 ; 8.324 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 8.407 ; 8.407 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 8.422 ; 8.422 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 8.614 ; 8.614 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 8.401 ; 8.401 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 8.602 ; 8.602 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 8.416 ; 8.416 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 8.502 ; 8.502 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 8.614 ; 8.614 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 8.505 ; 8.505 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 8.417 ; 8.417 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 8.703 ; 8.703 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 8.598 ; 8.598 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 8.599 ; 8.599 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 8.695 ; 8.695 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 8.679 ; 8.679 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 8.599 ; 8.599 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 8.696 ; 8.696 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 8.703 ; 8.703 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 4.519 ; 4.519 ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 3.024 ; 3.024 ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 3.764 ; 3.764 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;       ; 1.957 ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;       ; 2.347 ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 2.347 ;       ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 3.748 ; 3.748 ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 3.648 ; 3.648 ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 3.769 ; 3.769 ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 3.648 ; 3.648 ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 3.757 ; 3.757 ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 3.649 ; 3.649 ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 3.717 ; 3.717 ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 3.733 ; 3.733 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 1.957 ;       ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 3.644 ; 3.644 ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 3.785 ; 3.785 ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 6.112 ; 6.112 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 6.112 ; 6.112 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 6.296 ; 6.296 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 6.202 ; 6.202 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 6.211 ; 6.211 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 6.117 ; 6.117 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 6.195 ; 6.195 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 6.209 ; 6.209 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 6.474 ; 6.474 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 6.474 ; 6.474 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 6.675 ; 6.675 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 6.489 ; 6.489 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 6.575 ; 6.575 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 6.687 ; 6.687 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 6.578 ; 6.578 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 6.490 ; 6.490 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 6.901 ; 6.901 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 6.901 ; 6.901 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 6.916 ; 6.916 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 7.017 ; 7.017 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 7.003 ; 7.003 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 6.905 ; 6.905 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 7.003 ; 7.003 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 7.012 ; 7.012 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 3.238 ; 3.238 ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 3.024 ; 3.024 ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 3.764 ; 3.764 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;       ; 1.957 ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;       ; 2.347 ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 2.347 ;       ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+----------------------------+---------+--------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -5.884  ; -2.635 ; -2.095   ; 1.724   ; -1.423              ;
;  CLK_Div:div|ax            ; -4.225  ; -0.828 ; N/A      ; N/A     ; -1.423              ;
;  circuito:ci|y_present.B   ; -5.884  ; -2.443 ; N/A      ; N/A     ; 0.500               ;
;  circuito:ci|y_present.ppp ; -0.118  ; 0.215  ; -2.095   ; 1.724   ; -0.500              ;
;  clkM                      ; -0.208  ; -2.635 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS            ; -72.639 ; -11.64 ; -8.38    ; 0.0     ; -75.302             ;
;  CLK_Div:div|ax            ; -46.973 ; -2.643 ; N/A      ; N/A     ; -65.922             ;
;  circuito:ci|y_present.B   ; -25.160 ; -6.549 ; N/A      ; N/A     ; 0.000               ;
;  circuito:ci|y_present.ppp ; -0.227  ; 0.000  ; -8.380   ; 0.000   ; -4.000              ;
;  clkM                      ; -0.279  ; -2.635 ; N/A      ; N/A     ; -5.380              ;
+----------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -0.459 ; -0.459 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 0.920 ; 0.920 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 8.098  ; 8.098  ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 6.711  ; 6.711  ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 6.711  ; 6.711  ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 6.453  ; 6.453  ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 6.694  ; 6.694  ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 6.456  ; 6.456  ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 7.658  ; 7.658  ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 8.016  ; 8.016  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 3.665  ;        ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 7.932  ; 7.932  ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 7.777  ; 7.777  ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 16.156 ; 16.156 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 15.722 ; 15.722 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 16.156 ; 16.156 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 15.936 ; 15.936 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 15.931 ; 15.931 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 15.686 ; 15.686 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 15.926 ; 15.926 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 15.938 ; 15.938 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 16.332 ; 16.332 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 15.871 ; 15.871 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 16.320 ; 16.320 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 15.884 ; 15.884 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 16.095 ; 16.095 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 16.332 ; 16.332 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 16.101 ; 16.101 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 15.886 ; 15.886 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 16.553 ; 16.553 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 16.323 ; 16.323 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 16.324 ; 16.324 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 16.514 ; 16.514 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 16.528 ; 16.528 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 16.327 ; 16.327 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 16.546 ; 16.546 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 16.553 ; 16.553 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 8.392  ; 8.392  ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 5.764  ; 5.764  ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 6.704  ; 6.704  ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;        ; 3.665  ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;        ; 4.485  ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 4.485  ;        ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; a         ; CLK_Div:div|ax          ; 3.748 ; 3.748 ; Rise       ; CLK_Div:div|ax          ;
; addro[*]  ; CLK_Div:div|ax          ; 3.648 ; 3.648 ; Rise       ; CLK_Div:div|ax          ;
;  addro[0] ; CLK_Div:div|ax          ; 3.769 ; 3.769 ; Rise       ; CLK_Div:div|ax          ;
;  addro[1] ; CLK_Div:div|ax          ; 3.648 ; 3.648 ; Rise       ; CLK_Div:div|ax          ;
;  addro[2] ; CLK_Div:div|ax          ; 3.757 ; 3.757 ; Rise       ; CLK_Div:div|ax          ;
;  addro[3] ; CLK_Div:div|ax          ; 3.649 ; 3.649 ; Rise       ; CLK_Div:div|ax          ;
; b         ; CLK_Div:div|ax          ; 3.717 ; 3.717 ; Rise       ; CLK_Div:div|ax          ;
; c         ; CLK_Div:div|ax          ; 3.733 ; 3.733 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ; 1.957 ;       ; Rise       ; CLK_Div:div|ax          ;
; d         ; CLK_Div:div|ax          ; 3.644 ; 3.644 ; Rise       ; CLK_Div:div|ax          ;
; e         ; CLK_Div:div|ax          ; 3.785 ; 3.785 ; Rise       ; CLK_Div:div|ax          ;
; hex0[*]   ; CLK_Div:div|ax          ; 6.112 ; 6.112 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[0]  ; CLK_Div:div|ax          ; 6.112 ; 6.112 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[1]  ; CLK_Div:div|ax          ; 6.296 ; 6.296 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[2]  ; CLK_Div:div|ax          ; 6.202 ; 6.202 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[3]  ; CLK_Div:div|ax          ; 6.211 ; 6.211 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[4]  ; CLK_Div:div|ax          ; 6.117 ; 6.117 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[5]  ; CLK_Div:div|ax          ; 6.195 ; 6.195 ; Rise       ; CLK_Div:div|ax          ;
;  hex0[6]  ; CLK_Div:div|ax          ; 6.209 ; 6.209 ; Rise       ; CLK_Div:div|ax          ;
; hex1[*]   ; CLK_Div:div|ax          ; 6.474 ; 6.474 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[0]  ; CLK_Div:div|ax          ; 6.474 ; 6.474 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[1]  ; CLK_Div:div|ax          ; 6.675 ; 6.675 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[2]  ; CLK_Div:div|ax          ; 6.489 ; 6.489 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[3]  ; CLK_Div:div|ax          ; 6.575 ; 6.575 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[4]  ; CLK_Div:div|ax          ; 6.687 ; 6.687 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[5]  ; CLK_Div:div|ax          ; 6.578 ; 6.578 ; Rise       ; CLK_Div:div|ax          ;
;  hex1[6]  ; CLK_Div:div|ax          ; 6.490 ; 6.490 ; Rise       ; CLK_Div:div|ax          ;
; hex2[*]   ; CLK_Div:div|ax          ; 6.901 ; 6.901 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[0]  ; CLK_Div:div|ax          ; 6.901 ; 6.901 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[1]  ; CLK_Div:div|ax          ; 6.916 ; 6.916 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[2]  ; CLK_Div:div|ax          ; 7.017 ; 7.017 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[3]  ; CLK_Div:div|ax          ; 7.003 ; 7.003 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[4]  ; CLK_Div:div|ax          ; 6.905 ; 6.905 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[5]  ; CLK_Div:div|ax          ; 7.003 ; 7.003 ; Rise       ; CLK_Div:div|ax          ;
;  hex2[6]  ; CLK_Div:div|ax          ; 7.012 ; 7.012 ; Rise       ; CLK_Div:div|ax          ;
; led1      ; CLK_Div:div|ax          ; 3.238 ; 3.238 ; Rise       ; CLK_Div:div|ax          ;
; led2      ; CLK_Div:div|ax          ; 3.024 ; 3.024 ; Rise       ; CLK_Div:div|ax          ;
; o         ; CLK_Div:div|ax          ; 3.764 ; 3.764 ; Rise       ; CLK_Div:div|ax          ;
; clkout    ; CLK_Div:div|ax          ;       ; 1.957 ; Fall       ; CLK_Div:div|ax          ;
; led1      ; circuito:ci|y_present.B ;       ; 2.347 ; Rise       ; circuito:ci|y_present.B ;
; led1      ; circuito:ci|y_present.B ; 2.347 ;       ; Fall       ; circuito:ci|y_present.B ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; circuito:ci|y_present.ppp ; circuito:ci|y_present.B   ; 22       ; 2        ; 0        ; 0        ;
; CLK_Div:div|ax            ; circuito:ci|y_present.B   ; 288      ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 10       ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.B   ; CLK_Div:div|ax            ; 6        ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; CLK_Div:div|ax            ; 3        ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; CLK_Div:div|ax            ; 369      ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; clkM                      ; 1        ; 1        ; 0        ; 0        ;
; clkM                      ; clkM                      ; 11       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; circuito:ci|y_present.ppp ; circuito:ci|y_present.B   ; 22       ; 2        ; 0        ; 0        ;
; CLK_Div:div|ax            ; circuito:ci|y_present.B   ; 288      ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 10       ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.B   ; CLK_Div:div|ax            ; 6        ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; CLK_Div:div|ax            ; 3        ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; CLK_Div:div|ax            ; 369      ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; clkM                      ; 1        ; 1        ; 0        ; 0        ;
; clkM                      ; clkM                      ; 11       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+----------------+---------------------------+----------+----------+----------+----------+
; From Clock     ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+---------------------------+----------+----------+----------+----------+
; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 4        ; 0        ; 0        ; 0        ;
+----------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+----------------+---------------------------+----------+----------+----------+----------+
; From Clock     ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+---------------------------+----------+----------+----------+----------+
; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 4        ; 0        ; 0        ; 0        ;
+----------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Feb 24 16:49:52 2019
Info: Command: quartus_sta CHANGE -c CHANGE
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CHANGE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_Div:div|ax CLK_Div:div|ax
    Info (332105): create_clock -period 1.000 -name clkM clkM
    Info (332105): create_clock -period 1.000 -name circuito:ci|y_present.B circuito:ci|y_present.B
    Info (332105): create_clock -period 1.000 -name circuito:ci|y_present.ppp circuito:ci|y_present.ppp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.884
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.884       -25.160 circuito:ci|y_present.B 
    Info (332119):    -4.225       -46.973 CLK_Div:div|ax 
    Info (332119):    -0.208        -0.279 clkM 
    Info (332119):    -0.118        -0.227 circuito:ci|y_present.ppp 
Info (332146): Worst-case hold slack is -2.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.635        -2.635 clkM 
    Info (332119):    -2.443        -6.549 circuito:ci|y_present.B 
    Info (332119):    -0.828        -2.456 CLK_Div:div|ax 
    Info (332119):     0.391         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case recovery slack is -2.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.095        -8.380 circuito:ci|y_present.ppp 
Info (332146): Worst-case removal slack is 2.865
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.865         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -65.922 CLK_Div:div|ax 
    Info (332119):    -1.380        -5.380 clkM 
    Info (332119):    -0.500        -4.000 circuito:ci|y_present.ppp 
    Info (332119):     0.500         0.000 circuito:ci|y_present.B 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.732       -10.769 circuito:ci|y_present.B 
    Info (332119):    -1.971       -18.675 CLK_Div:div|ax 
    Info (332119):     0.439         0.000 clkM 
    Info (332119):     0.475         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case hold slack is -1.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.651        -1.651 clkM 
    Info (332119):    -1.436        -4.238 circuito:ci|y_present.B 
    Info (332119):    -0.690        -2.643 CLK_Div:div|ax 
    Info (332119):     0.215         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case recovery slack is -0.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.844        -3.376 circuito:ci|y_present.ppp 
Info (332146): Worst-case removal slack is 1.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.724         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -65.922 CLK_Div:div|ax 
    Info (332119):    -1.380        -5.380 clkM 
    Info (332119):    -0.500        -4.000 circuito:ci|y_present.ppp 
    Info (332119):     0.500         0.000 circuito:ci|y_present.B 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 505 megabytes
    Info: Processing ended: Sun Feb 24 16:49:53 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


