module ctrl (
    input [5:0] opcode, // OPCODE da instrução
    output reg ALUOp, // Sinal para a unidade de controle da ULA
    output reg MemRead, MemWrite, RegWrite, // Outros sinais de controle
    output reg Branch, Jump
);

always @(opcode) begin
    // Lógica para gerar sinais de controle com base no OPCODE
    case (opcode)
        6'b100011: begin // lw
            ALUOp = 0;
            MemRead = 1;
            MemWrite = 0;
            RegWrite = 1;
            Branch = 0;
            Jump = 0;
        end
        6'b101011: begin // sw
            ALUOp = 0;
            MemRead = 0;
            MemWrite = 1;
            RegWrite = 0;
            Branch = 0;
            Jump = 0;
        end
        // Adicione mais casos para outras instruções conforme necessário
    endcase
end

endmodule
