TimeQuest Timing Analyzer report for multicycle
Mon Nov 24 13:39:15 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'register_8bit:IR3_reg|q[0]'
 13. Slow Model Setup: 'register_8bit:IR1_reg|q[0]'
 14. Slow Model Setup: 'register_8bit:IR4_reg|q[0]'
 15. Slow Model Hold: 'register_8bit:IR3_reg|q[0]'
 16. Slow Model Hold: 'KEY[1]'
 17. Slow Model Hold: 'register_8bit:IR4_reg|q[0]'
 18. Slow Model Hold: 'register_8bit:IR1_reg|q[0]'
 19. Slow Model Minimum Pulse Width: 'KEY[1]'
 20. Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 21. Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 22. Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'register_8bit:IR3_reg|q[0]'
 34. Fast Model Setup: 'register_8bit:IR1_reg|q[0]'
 35. Fast Model Setup: 'register_8bit:IR4_reg|q[0]'
 36. Fast Model Hold: 'register_8bit:IR3_reg|q[0]'
 37. Fast Model Hold: 'KEY[1]'
 38. Fast Model Hold: 'register_8bit:IR4_reg|q[0]'
 39. Fast Model Hold: 'register_8bit:IR1_reg|q[0]'
 40. Fast Model Minimum Pulse Width: 'KEY[1]'
 41. Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 42. Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 43. Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; multicycle                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; KEY[1]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                     ;
; register_8bit:IR1_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR1_reg|q[0] } ;
; register_8bit:IR3_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR3_reg|q[0] } ;
; register_8bit:IR4_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR4_reg|q[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; INF MHz    ; 272.78 MHz      ; register_8bit:IR4_reg|q[0] ; limit due to hold check ;
; 104.62 MHz ; 104.62 MHz      ; KEY[1]                     ;                         ;
; 285.71 MHz ; 163.29 MHz      ; register_8bit:IR3_reg|q[0] ; limit due to hold check ;
; 412.88 MHz ; 412.88 MHz      ; register_8bit:IR1_reg|q[0] ;                         ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -8.319 ; -466.182      ;
; register_8bit:IR3_reg|q[0] ; -4.534 ; -27.880       ;
; register_8bit:IR1_reg|q[0] ; -4.399 ; -4.399        ;
; register_8bit:IR4_reg|q[0] ; -2.472 ; -4.136        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR3_reg|q[0] ; -3.062 ; -11.047       ;
; KEY[1]                     ; -2.095 ; -72.460       ;
; register_8bit:IR4_reg|q[0] ; -1.833 ; -3.146        ;
; register_8bit:IR1_reg|q[0] ; 0.248  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -309.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -8.319 ; register_8bit:IR3_reg|q[3]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 8.285      ;
; -7.900 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 7.865      ;
; -7.678 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 7.643      ;
; -7.647 ; controller:Control|ALU2[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 7.196      ;
; -7.468 ; controller:Control|ALU2[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 7.017      ;
; -7.447 ; controller:Control|ALUop[2] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.005     ; 6.978      ;
; -7.368 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 7.333      ;
; -7.304 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.852      ;
; -7.297 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 7.263      ;
; -7.221 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 6.751      ;
; -7.170 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 7.136      ;
; -7.168 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.716      ;
; -7.167 ; register_8bit:R2|q[0]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 8.221      ;
; -7.085 ; controller:Control|ALU1     ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.971     ; 6.650      ;
; -7.084 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[4]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 7.049      ;
; -6.910 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.458      ;
; -6.898 ; register_8bit:IR3_reg|q[4]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.028      ; 7.962      ;
; -6.885 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[3]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 6.850      ;
; -6.875 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[0]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 6.840      ;
; -6.860 ; controller:Control|ALU1     ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 6.424      ;
; -6.789 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.337      ;
; -6.761 ; register_8bit:R2|q[1]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.815      ;
; -6.759 ; register_8bit:R2|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.813      ;
; -6.748 ; register_8bit:R2|q[0]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.801      ;
; -6.743 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[2]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 6.708      ;
; -6.716 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 6.246      ;
; -6.711 ; controller:Control|ALU1     ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 6.275      ;
; -6.684 ; register_8bit:IR3_reg|q[5]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.028      ; 7.748      ;
; -6.658 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[1]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.071     ; 6.623      ;
; -6.600 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.148      ;
; -6.574 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 6.123      ;
; -6.563 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.616      ;
; -6.555 ; register_8bit:IR3_reg|q[4]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.027      ; 7.618      ;
; -6.529 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 6.078      ;
; -6.526 ; register_8bit:R2|q[0]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.579      ;
; -6.491 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.005     ; 6.022      ;
; -6.488 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.036      ;
; -6.487 ; register_8bit:R1|q[4]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.022      ; 7.545      ;
; -6.479 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 6.027      ;
; -6.460 ; register_8bit:R1|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.022      ; 7.518      ;
; -6.456 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 5.986      ;
; -6.443 ; register_8bit:IR3_reg|q[3]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.069     ; 6.410      ;
; -6.438 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 5.987      ;
; -6.418 ; register_8bit:R2|q[1]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.471      ;
; -6.408 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.987     ; 5.957      ;
; -6.399 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 6.365      ;
; -6.388 ; register_8bit:IR3_reg|q[7]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 7.423      ;
; -6.352 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.900      ;
; -6.339 ; register_8bit:R1|q[1]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.025      ; 7.400      ;
; -6.335 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.005     ; 5.866      ;
; -6.330 ; controller:Control|ALU1     ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.971     ; 5.895      ;
; -6.313 ; register_8bit:R2|q[2]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.367      ;
; -6.302 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 5.832      ;
; -6.291 ; register_8bit:R1|q[4]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.021      ; 7.348      ;
; -6.284 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.027      ; 7.347      ;
; -6.283 ; controller:Control|ALU1     ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 5.847      ;
; -6.279 ; register_8bit:R1|q[2]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.022      ; 7.337      ;
; -6.216 ; register_8bit:R2|q[0]       ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.269      ;
; -6.212 ; register_8bit:R1|q[0]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.266      ;
; -6.203 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.751      ;
; -6.203 ; controller:Control|ALU1     ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 5.767      ;
; -6.196 ; register_8bit:R1|q[6]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.250      ;
; -6.192 ; register_8bit:IR3_reg|q[7]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.226      ;
; -6.180 ; register_8bit:IR3_reg|q[6]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.028      ; 7.244      ;
; -6.168 ; register_8bit:R1|q[3]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.021      ; 7.225      ;
; -6.157 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 6.123      ;
; -6.154 ; register_8bit:R2|q[4]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.208      ;
; -6.145 ; register_8bit:R2|q[0]       ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.199      ;
; -6.144 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 6.110      ;
; -6.138 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 6.104      ;
; -6.130 ; controller:Control|ALU1     ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.971     ; 5.695      ;
; -6.117 ; register_8bit:R1|q[1]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.024      ; 7.177      ;
; -6.117 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.665      ;
; -6.024 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.572      ;
; -6.018 ; register_8bit:R2|q[0]       ; register_8bit:WB_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 7.072      ;
; -6.003 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 5.533      ;
; -5.997 ; register_8bit:R1|q[2]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.021      ; 7.054      ;
; -5.996 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.544      ;
; -5.987 ; register_8bit:R1|q[0]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.040      ;
; -5.984 ; register_8bit:IR3_reg|q[6]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.027      ; 7.047      ;
; -5.975 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.523      ;
; -5.974 ; controller:Control|ALU1     ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 5.538      ;
; -5.958 ; register_8bit:R2|q[4]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 7.011      ;
; -5.953 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.027      ; 7.016      ;
; -5.947 ; register_8bit:PC3|q[0]      ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.008     ; 6.975      ;
; -5.935 ; register_8bit:R1|q[4]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.021      ; 6.992      ;
; -5.932 ; register_8bit:R2|q[0]       ; register_8bit:PC2|q[4]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 6.985      ;
; -5.929 ; register_8bit:IR3_reg|q[4]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.027      ; 6.992      ;
; -5.924 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.472      ;
; -5.922 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.006     ; 5.452      ;
; -5.913 ; register_8bit:R2|q[2]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 6.966      ;
; -5.854 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.988     ; 5.402      ;
; -5.837 ; register_8bit:R1|q[5]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.025      ; 6.898      ;
; -5.833 ; register_8bit:R2|q[3]       ; register_8bit:WB_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.018      ; 6.887      ;
; -5.831 ; register_8bit:R1|q[7]       ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.024      ; 6.891      ;
; -5.825 ; register_8bit:IR3_reg|q[4]  ; register_8bit:WB_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.028      ; 6.889      ;
; -5.804 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 6.857      ;
; -5.798 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -1.070     ; 5.764      ;
; -5.795 ; controller:Control|ALU1     ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.972     ; 5.359      ;
; -5.792 ; register_8bit:R2|q[1]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.017      ; 6.845      ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.534 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -2.032     ; 1.398      ;
; -4.403 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -2.032     ; 1.267      ;
; -4.277 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -2.032     ; 1.141      ;
; -3.723 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.083     ; 3.279      ;
; -3.644 ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.439     ; 1.396      ;
; -3.609 ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.439     ; 1.361      ;
; -3.411 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.065     ; 2.999      ;
; -3.409 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.083     ; 2.965      ;
; -3.375 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.439     ; 1.127      ;
; -3.097 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.065     ; 2.685      ;
; -3.050 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 2.586      ;
; -2.881 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.099     ; 2.598      ;
; -2.866 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.099     ; 2.583      ;
; -2.648 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 2.393      ;
; -2.616 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.099     ; 2.333      ;
; -2.591 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 2.127      ;
; -2.492 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 2.237      ;
; -2.166 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.083     ; 1.717      ;
; -1.823 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.451      ; 1.458      ;
; -1.807 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.451      ; 1.442      ;
; -1.781 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.451      ; 1.416      ;
; -1.728 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.083     ; 1.279      ;
; -1.250 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.633      ; 1.529      ;
; -0.750 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.633      ; 1.529      ;
; -0.037 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.226      ; 1.704      ;
; 0.258  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.582      ; 3.213      ;
; 0.463  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.226      ; 1.704      ;
; 0.758  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.582      ; 3.213      ;
; 0.823  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.594      ; 2.837      ;
; 1.196  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.594      ; 2.255      ;
; 1.233  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.566      ; 2.399      ;
; 1.323  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.594      ; 2.837      ;
; 1.696  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.594      ; 2.255      ;
; 1.733  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.566      ; 2.399      ;
; 1.861  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.582      ; 1.605      ;
; 2.246  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.116      ; 1.304      ;
; 2.361  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.582      ; 1.605      ;
; 2.746  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.116      ; 1.304      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.399 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.662     ; 1.774      ;
; -4.175 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.662     ; 1.550      ;
; -4.061 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.662     ; 1.436      ;
; -0.711 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 1.003      ; 1.501      ;
; -0.211 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.003      ; 1.501      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.472 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.148      ; 2.383      ;
; -2.296 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.148      ; 2.207      ;
; -2.149 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.148      ; 2.060      ;
; -1.664 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.292      ; 2.007      ;
; -1.488 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.292      ; 1.831      ;
; -1.341 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.292      ; 1.684      ;
; -0.278 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.246      ; 1.287      ;
; 0.468  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.389      ; 0.972      ;
; 0.576  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.813      ; 2.750      ;
; 1.076  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.813      ; 2.750      ;
; 1.384  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.957      ; 2.374      ;
; 1.884  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.957      ; 2.374      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.062 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.116      ; 1.304      ;
; -2.562 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.116      ; 1.304      ;
; -2.227 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.582      ; 1.605      ;
; -1.727 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.582      ; 1.605      ;
; -1.589 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.594      ; 2.255      ;
; -1.417 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.566      ; 2.399      ;
; -1.089 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.594      ; 2.255      ;
; -1.007 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.594      ; 2.837      ;
; -0.917 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.566      ; 2.399      ;
; -0.772 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.226      ; 1.704      ;
; -0.619 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.582      ; 3.213      ;
; -0.507 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.594      ; 2.837      ;
; -0.354 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.633      ; 1.529      ;
; -0.272 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.226      ; 1.704      ;
; -0.119 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.582      ; 3.213      ;
; 0.146  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.633      ; 1.529      ;
; 1.465  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.451      ; 1.416      ;
; 1.491  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.451      ; 1.442      ;
; 1.507  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.451      ; 1.458      ;
; 1.862  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.083     ; 1.279      ;
; 2.300  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.083     ; 1.717      ;
; 2.698  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 2.127      ;
; 2.808  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 2.237      ;
; 2.932  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.099     ; 2.333      ;
; 2.964  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 2.393      ;
; 3.066  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.439     ; 1.127      ;
; 3.157  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 2.586      ;
; 3.173  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -2.032     ; 1.141      ;
; 3.182  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.099     ; 2.583      ;
; 3.197  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.099     ; 2.598      ;
; 3.250  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.065     ; 2.685      ;
; 3.299  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -2.032     ; 1.267      ;
; 3.300  ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.439     ; 1.361      ;
; 3.335  ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.439     ; 1.396      ;
; 3.430  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -2.032     ; 1.398      ;
; 3.548  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.083     ; 2.965      ;
; 3.564  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.065     ; 2.999      ;
; 3.862  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.083     ; 3.279      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                 ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -2.095 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.665      ; 2.086      ;
; -1.970 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.114      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.595 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.665      ; 2.086      ;
; -1.470 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.114      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.465 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.568      ; 1.619      ;
; -1.196 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.596      ; 1.916      ;
; -1.012 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.596      ; 2.100      ;
; -1.002 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.567      ; 2.081      ;
; -1.002 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.567      ; 2.081      ;
; -1.002 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.567      ; 2.081      ;
; -1.002 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.567      ; 2.081      ;
; -0.998 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.567      ; 2.085      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.995 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.559      ; 2.080      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.965 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.568      ; 1.619      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.793 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 2.317      ;
; -0.750 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.369      ;
; -0.750 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.369      ;
; -0.750 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.369      ;
; -0.750 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.369      ;
; -0.750 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.369      ;
; -0.742 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.377      ;
; -0.742 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.377      ;
; -0.696 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.596      ; 1.916      ;
; -0.690 ; controller:Control|R1Sel   ; register_8bit:R1|q[5]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.567      ; 1.143      ;
; -0.512 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.596      ; 2.100      ;
; -0.502 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.567      ; 2.081      ;
; -0.502 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.567      ; 2.081      ;
; -0.502 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.567      ; 2.081      ;
; -0.502 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.567      ; 2.081      ;
; -0.498 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.567      ; 2.085      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.495 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.559      ; 2.080      ;
; -0.460 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.570      ; 2.626      ;
; -0.460 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.570      ; 2.626      ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.833 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.957      ; 2.374      ;
; -1.333 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.957      ; 2.374      ;
; -1.313 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.813      ; 2.750      ;
; -0.813 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.813      ; 2.750      ;
; -0.417 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.389      ; 0.972      ;
; 0.041  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.246      ; 1.287      ;
; 1.392  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.292      ; 1.684      ;
; 1.539  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.292      ; 1.831      ;
; 1.715  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.292      ; 2.007      ;
; 1.912  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.148      ; 2.060      ;
; 2.059  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.148      ; 2.207      ;
; 2.235  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.148      ; 2.383      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.248 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.003      ; 1.501      ;
; 0.748 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 1.003      ; 1.501      ;
; 4.098 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.662     ; 1.436      ;
; 4.212 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.662     ; 1.550      ;
; 4.436 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.662     ; 1.774      ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.792  ; 9.792  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 9.806  ; 9.806  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.576  ; 9.576  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 9.581  ; 9.581  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.569  ; 9.569  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 9.568  ; 9.568  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 10.606 ; 10.606 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.556 ; 10.556 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.512 ; 10.512 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.512  ; 9.512  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 9.702  ; 9.702  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 10.468 ; 10.468 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.434  ; 9.434  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.606 ; 10.606 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 10.296 ; 10.296 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.296 ; 10.296 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 10.183 ; 10.183 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 10.190 ; 10.190 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 9.993  ; 9.993  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 9.465  ; 9.465  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 9.927  ; 9.927  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.305 ; 10.305 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 10.203 ; 10.203 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.085 ; 10.085 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 10.058 ; 10.058 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 10.040 ; 10.040 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 10.075 ; 10.075 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.281 ; 10.281 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.305 ; 10.305 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 9.658  ; 9.658  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.293  ; 9.293  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.477  ; 8.477  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.823  ; 8.823  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.658  ; 9.658  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.640  ; 9.640  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.052  ; 9.052  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.117  ; 8.117  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.082 ; 10.082 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.898  ; 8.898  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 10.082 ; 10.082 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.800  ; 9.800  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.907  ; 8.907  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 9.191  ; 9.191  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 10.397 ; 10.397 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.772  ; 9.772  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.917  ; 9.917  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.887  ; 9.887  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 10.397 ; 10.397 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 10.147 ; 10.147 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 10.144 ; 10.144 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 10.129 ; 10.129 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 10.918 ; 10.918 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.632 ; 10.632 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.626 ; 10.626 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.599 ; 10.599 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.614 ; 10.614 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.595 ; 10.595 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 10.907 ; 10.907 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 10.918 ; 10.918 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.426 ; 10.426 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.452  ; 8.452  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.142  ; 8.142  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.426 ; 10.426 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 11.596 ; 11.596 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 11.596 ; 11.596 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.165  ; 9.165  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.517  ; 9.517  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.071  ; 5.071  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.071  ; 5.071  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 4.525  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.877  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.877  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 4.525  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.877  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 9.599  ; 9.599  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 8.747  ; 8.747  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.885  ; 8.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.590  ; 9.590  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.531  ; 9.531  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.599  ; 9.599  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.235  ; 8.235  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 7.893  ; 7.893  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.801  ; 6.801  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 8.300  ; 8.300  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 8.569  ; 8.569  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 8.528  ; 8.528  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 8.541  ; 8.541  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 8.318  ; 8.318  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 8.312  ; 8.312  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 8.300  ; 8.300  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.300  ; 8.300  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 8.101  ; 8.101  ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 9.191  ; 9.191  ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 9.147  ; 9.147  ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 8.172  ; 8.172  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 8.336  ; 8.336  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 9.105  ; 9.105  ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 8.101  ; 8.101  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 8.988  ; 8.988  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 8.088  ; 8.088  ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 8.918  ; 8.918  ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 8.805  ; 8.805  ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 8.840  ; 8.840  ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 8.617  ; 8.617  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 8.088  ; 8.088  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 8.549  ; 8.549  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 8.579  ; 8.579  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 8.313  ; 8.313  ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 8.472  ; 8.472  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 8.357  ; 8.357  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 8.352  ; 8.352  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 8.313  ; 8.313  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 8.345  ; 8.345  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 8.551  ; 8.551  ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 8.573  ; 8.573  ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 7.806  ; 7.806  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 8.798  ; 8.798  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 7.981  ; 7.981  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.521  ; 8.521  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.331  ; 9.331  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.323  ; 9.323  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.733  ; 8.733  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 7.806  ; 7.806  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 7.646  ; 7.646  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 7.646  ; 7.646  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.790  ; 8.790  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.829  ; 8.829  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.176  ; 9.176  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.282  ; 8.282  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.042  ; 9.042  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.563  ; 8.563  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.478  ; 9.478  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.478  ; 9.478  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.606  ; 9.606  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.607  ; 9.607  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 10.084 ; 10.084 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.841  ; 9.841  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.863  ; 9.863  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.818  ; 9.818  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 8.675  ; 8.675  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 8.709  ; 8.709  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 8.717  ; 8.717  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 8.675  ; 8.675  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 8.698  ; 8.698  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 8.689  ; 8.689  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 8.994  ; 8.994  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.004  ; 9.004  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 8.142  ; 8.142  ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.452  ; 8.452  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.142  ; 8.142  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.118 ; 10.118 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 8.967  ; 8.967  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 11.050 ; 11.050 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.967  ; 8.967  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.319  ; 9.319  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.071  ; 4.525  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.071  ; 5.071  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 4.525  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.877  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.525  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 4.525  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.877  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 6.801  ; 6.801  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 8.747  ; 8.747  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.885  ; 8.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.590  ; 9.590  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.531  ; 9.531  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.599  ; 9.599  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.235  ; 8.235  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 7.893  ; 7.893  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.801  ; 6.801  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; SW[2]      ; HEX0[1]     ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; SW[2]      ; HEX0[2]     ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; SW[2]      ; HEX0[3]     ; 8.601  ; 8.601  ; 8.601  ; 8.601  ;
; SW[2]      ; HEX0[4]     ; 8.606  ; 8.606  ; 8.606  ; 8.606  ;
; SW[2]      ; HEX0[5]     ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; SW[2]      ; HEX0[6]     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; SW[2]      ; HEX1[0]     ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[2]      ; HEX1[1]     ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; SW[2]      ; HEX1[2]     ; 8.918  ; 8.918  ; 8.918  ; 8.918  ;
; SW[2]      ; HEX1[3]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; SW[2]      ; HEX1[4]     ; 9.874  ; 9.874  ; 9.874  ; 9.874  ;
; SW[2]      ; HEX1[5]     ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; SW[2]      ; HEX1[6]     ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[2]      ; HEX2[0]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[2]      ; HEX2[1]     ; 9.591  ; 9.591  ; 9.591  ; 9.591  ;
; SW[2]      ; HEX2[2]     ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; SW[2]      ; HEX2[3]     ; 9.401  ; 9.401  ; 9.401  ; 9.401  ;
; SW[2]      ; HEX2[4]     ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; SW[2]      ; HEX2[5]     ; 9.335  ; 9.335  ; 9.335  ; 9.335  ;
; SW[2]      ; HEX2[6]     ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; SW[2]      ; HEX3[0]     ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; SW[2]      ; HEX3[1]     ; 9.250  ; 9.250  ; 9.250  ; 9.250  ;
; SW[2]      ; HEX3[2]     ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW[2]      ; HEX3[3]     ; 9.205  ; 9.205  ; 9.205  ; 9.205  ;
; SW[2]      ; HEX3[4]     ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; SW[2]      ; HEX3[5]     ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; SW[2]      ; HEX3[6]     ; 9.470  ; 9.470  ; 9.470  ; 9.470  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 8.507 ; 8.507 ; 8.507 ; 8.507 ;
; SW[2]      ; HEX0[1]     ; 8.466 ; 8.466 ; 8.466 ; 8.466 ;
; SW[2]      ; HEX0[2]     ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; SW[2]      ; HEX0[3]     ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; SW[2]      ; HEX0[4]     ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; SW[2]      ; HEX0[5]     ; 8.238 ; 8.238 ; 8.238 ; 8.238 ;
; SW[2]      ; HEX0[6]     ; 8.238 ; 8.238 ; 8.238 ; 8.238 ;
; SW[2]      ; HEX1[0]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[2]      ; HEX1[1]     ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; SW[2]      ; HEX1[2]     ; 8.198 ; 8.198 ; 8.198 ; 8.198 ;
; SW[2]      ; HEX1[3]     ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; SW[2]      ; HEX1[4]     ; 9.131 ; 9.131 ; 9.131 ; 9.131 ;
; SW[2]      ; HEX1[5]     ; 8.127 ; 8.127 ; 8.127 ; 8.127 ;
; SW[2]      ; HEX1[6]     ; 9.016 ; 9.016 ; 9.016 ; 9.016 ;
; SW[2]      ; HEX2[0]     ; 9.373 ; 9.373 ; 9.373 ; 9.373 ;
; SW[2]      ; HEX2[1]     ; 9.260 ; 9.260 ; 9.260 ; 9.260 ;
; SW[2]      ; HEX2[2]     ; 9.295 ; 9.295 ; 9.295 ; 9.295 ;
; SW[2]      ; HEX2[3]     ; 9.078 ; 9.078 ; 9.078 ; 9.078 ;
; SW[2]      ; HEX2[4]     ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; SW[2]      ; HEX2[5]     ; 9.003 ; 9.003 ; 9.003 ; 9.003 ;
; SW[2]      ; HEX2[6]     ; 9.037 ; 9.037 ; 9.037 ; 9.037 ;
; SW[2]      ; HEX3[0]     ; 8.498 ; 8.498 ; 8.498 ; 8.498 ;
; SW[2]      ; HEX3[1]     ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; SW[2]      ; HEX3[2]     ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; SW[2]      ; HEX3[3]     ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; SW[2]      ; HEX3[4]     ; 8.371 ; 8.371 ; 8.371 ; 8.371 ;
; SW[2]      ; HEX3[5]     ; 8.577 ; 8.577 ; 8.577 ; 8.577 ;
; SW[2]      ; HEX3[6]     ; 8.599 ; 8.599 ; 8.599 ; 8.599 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -3.030 ; -157.822      ;
; register_8bit:IR3_reg|q[0] ; -1.822 ; -10.902       ;
; register_8bit:IR1_reg|q[0] ; -1.745 ; -1.745        ;
; register_8bit:IR4_reg|q[0] ; -0.581 ; -0.799        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR3_reg|q[0] ; -1.409 ; -6.465        ;
; KEY[1]                     ; -1.270 ; -66.788       ;
; register_8bit:IR4_reg|q[0] ; -1.123 ; -2.024        ;
; register_8bit:IR1_reg|q[0] ; 0.100  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -309.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.030 ; register_8bit:IR3_reg|q[3]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.658      ;
; -2.914 ; controller:Control|ALU2[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 3.113      ;
; -2.880 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.508      ;
; -2.869 ; controller:Control|ALUop[2]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 3.051      ;
; -2.854 ; controller:Control|ALU2[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 3.053      ;
; -2.792 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.420      ;
; -2.785 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.984      ;
; -2.762 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.944      ;
; -2.729 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.928      ;
; -2.693 ; controller:Control|ALU1                                                                                                    ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.898      ;
; -2.657 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.856      ;
; -2.646 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[6]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.274      ;
; -2.628 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.810      ;
; -2.617 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.822      ;
; -2.613 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.812      ;
; -2.597 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:WB_reg|q[7]  ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.403     ; 3.226      ;
; -2.574 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.779      ;
; -2.571 ; register_8bit:R2|q[0]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.616      ;
; -2.545 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:WB_reg|q[5]  ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.173      ;
; -2.540 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.168      ;
; -2.511 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.710      ;
; -2.495 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.677      ;
; -2.480 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.679      ;
; -2.462 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.332     ; 2.662      ;
; -2.450 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.649      ;
; -2.444 ; register_8bit:IR3_reg|q[4]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.023      ; 3.499      ;
; -2.433 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.349     ; 2.616      ;
; -2.428 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.056      ;
; -2.428 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.627      ;
; -2.427 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.609      ;
; -2.421 ; register_8bit:R2|q[0]                                                                                                      ; register_8bit:PC2|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.466      ;
; -2.421 ; register_8bit:R2|q[1]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.466      ;
; -2.419 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[0]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 3.047      ;
; -2.418 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.332     ; 2.618      ;
; -2.404 ; register_8bit:R2|q[3]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.449      ;
; -2.394 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.593      ;
; -2.379 ; controller:Control|ALU1                                                                                                    ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.326     ; 2.585      ;
; -2.371 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.553      ;
; -2.368 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.567      ;
; -2.364 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.569      ;
; -2.361 ; register_8bit:IR3_reg|q[5]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.023      ; 3.416      ;
; -2.358 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[2]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 2.986      ;
; -2.339 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.544      ;
; -2.335 ; register_8bit:R2|q[3]                                                                                                      ; register_8bit:PC2|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.380      ;
; -2.333 ; register_8bit:R2|q[0]                                                                                                      ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.378      ;
; -2.326 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[1]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.404     ; 2.954      ;
; -2.315 ; register_8bit:IR3_reg|q[4]                                                                                                 ; register_8bit:PC2|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.023      ; 3.370      ;
; -2.303 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.502      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.297 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.741      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.294 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.738      ;
; -2.293 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.492      ;
; -2.292 ; register_8bit:R1|q[3]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.019      ; 3.343      ;
; -2.292 ; register_8bit:R2|q[1]                                                                                                      ; register_8bit:PC2|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.013      ; 3.337      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.289 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.733      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.287 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.731      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.286 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[5] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.088     ; 2.730      ;
; -2.282 ; controller:Control|ALU1                                                                                                    ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.327     ; 2.487      ;
; -2.266 ; register_8bit:IR3_reg|q[7]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 3.297      ;
; -2.258 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.440      ;
; -2.257 ; register_8bit:R1|q[4]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.019      ; 3.308      ;
; -2.243 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.442      ;
; -2.229 ; register_8bit:R1|q[1]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.020      ; 3.281      ;
; -2.223 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.333     ; 2.422      ;
; -2.222 ; register_8bit:IR3_reg|q[3]                                                                                                 ; N                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.403     ; 2.851      ;
; -2.222 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.404      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.822 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.252     ; 0.667      ;
; -1.743 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.252     ; 0.588      ;
; -1.694 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.252     ; 0.539      ;
; -1.681 ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.971     ; 0.657      ;
; -1.673 ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.971     ; 0.649      ;
; -1.551 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.971     ; 0.527      ;
; -1.464 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 1.532      ;
; -1.299 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.054     ; 1.392      ;
; -1.298 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 1.366      ;
; -1.131 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.054     ; 1.224      ;
; -1.130 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.055     ; 1.204      ;
; -1.044 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.077     ; 1.193      ;
; -1.023 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.077     ; 1.172      ;
; -0.924 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.054     ; 1.096      ;
; -0.920 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.077     ; 1.069      ;
; -0.907 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.055     ; 0.981      ;
; -0.885 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.054     ; 1.057      ;
; -0.825 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.090     ; 0.670      ;
; -0.819 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.090     ; 0.664      ;
; -0.811 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.090     ; 0.656      ;
; -0.713 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 0.778      ;
; -0.552 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.071     ; 0.617      ;
; -0.279 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.725      ; 0.742      ;
; 0.221  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.725      ; 0.742      ;
; 0.317  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 0.777      ;
; 0.694  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.906      ; 1.492      ;
; 0.817  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.006      ; 0.777      ;
; 0.992  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.923      ; 1.298      ;
; 1.149  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.900      ; 1.118      ;
; 1.161  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.922      ; 1.031      ;
; 1.194  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.906      ; 1.492      ;
; 1.344  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.887      ; 0.619      ;
; 1.422  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.906      ; 0.761      ;
; 1.492  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.923      ; 1.298      ;
; 1.649  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.900      ; 1.118      ;
; 1.661  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.922      ; 1.031      ;
; 1.844  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.887      ; 0.619      ;
; 1.922  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.906      ; 0.761      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.745 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.522     ; 0.823      ;
; -1.644 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.522     ; 0.722      ;
; -1.577 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.522     ; 0.655      ;
; 0.000  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 0.455      ; 0.696      ;
; 0.500  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.455      ; 0.696      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.581 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.025      ; 1.076      ;
; -0.501 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.025      ; 0.996      ;
; -0.442 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.025      ; 0.937      ;
; -0.218 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.084      ; 0.913      ;
; -0.138 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.084      ; 0.833      ;
; -0.079 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.084      ; 0.774      ;
; 0.297  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.452      ; 0.625      ;
; 0.629  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.510      ; 0.492      ;
; 0.871  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.002      ; 1.242      ;
; 1.234  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.061      ; 1.079      ;
; 1.371  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.002      ; 1.242      ;
; 1.734  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.061      ; 1.079      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.409 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.887      ; 0.619      ;
; -1.286 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.906      ; 0.761      ;
; -1.032 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.922      ; 1.031      ;
; -0.923 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.900      ; 1.118      ;
; -0.909 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.887      ; 0.619      ;
; -0.786 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.906      ; 0.761      ;
; -0.766 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.923      ; 1.298      ;
; -0.555 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.906      ; 1.492      ;
; -0.532 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.922      ; 1.031      ;
; -0.423 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.900      ; 1.118      ;
; -0.370 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.006      ; 0.777      ;
; -0.266 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.923      ; 1.298      ;
; -0.124 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.725      ; 0.742      ;
; -0.055 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.906      ; 1.492      ;
; 0.130  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 0.777      ;
; 0.376  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.725      ; 0.742      ;
; 1.188  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 0.617      ;
; 1.246  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.090     ; 0.656      ;
; 1.254  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.090     ; 0.664      ;
; 1.260  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.090     ; 0.670      ;
; 1.349  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 0.778      ;
; 1.536  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.055     ; 0.981      ;
; 1.611  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.054     ; 1.057      ;
; 1.646  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.077     ; 1.069      ;
; 1.650  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.054     ; 1.096      ;
; 1.749  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.077     ; 1.172      ;
; 1.759  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.055     ; 1.204      ;
; 1.770  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.077     ; 1.193      ;
; 1.778  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.054     ; 1.224      ;
; 1.791  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.252     ; 0.539      ;
; 1.840  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.252     ; 0.588      ;
; 1.919  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.252     ; 0.667      ;
; 1.937  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 1.366      ;
; 1.946  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.054     ; 1.392      ;
; 1.998  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.971     ; 0.527      ;
; 2.103  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.071     ; 1.532      ;
; 2.120  ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.971     ; 0.649      ;
; 2.128  ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.971     ; 0.657      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                 ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.270 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.574      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -1.204 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.977      ; 1.066      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.986 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 0.858      ;
; -0.860 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.007      ;
; -0.785 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.082      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.550      ; 1.066      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.550      ; 1.066      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.550      ; 1.066      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.550      ; 1.066      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.550      ; 1.066      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.775 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.543      ; 1.061      ;
; -0.770 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.574      ;
; -0.748 ; controller:Control|R1Sel   ; register_8bit:R1|q[5]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.098      ; 0.502      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.704 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.977      ; 1.066      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.688 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.178      ;
; -0.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.202      ;
; -0.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.202      ;
; -0.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.202      ;
; -0.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.202      ;
; -0.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.202      ;
; -0.668 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.206      ;
; -0.668 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.206      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.573 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.553      ; 1.273      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.322      ;
; -0.522 ; controller:Control|R1Sel   ; register_8bit:R1|q[7]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.098      ; 0.728      ;
; -0.521 ; controller:Control|R1Sel   ; register_8bit:R1|q[1]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.098      ; 0.729      ;
; -0.505 ; controller:Control|R1Sel   ; register_8bit:R1|q[4]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.099      ; 0.746      ;
; -0.499 ; controller:Control|R1Sel   ; register_8bit:R1|q[3]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.099      ; 0.752      ;
; -0.497 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.554      ; 1.350      ;
; -0.497 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.554      ; 1.350      ;
; -0.497 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.554      ; 1.350      ;
; -0.497 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.554      ; 1.350      ;
; -0.489 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.551      ; 1.355      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
; -0.486 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.551      ; 0.858      ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.123 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.061      ; 1.079      ;
; -0.901 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.002      ; 1.242      ;
; -0.623 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.061      ; 1.079      ;
; -0.401 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.002      ; 1.242      ;
; -0.018 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.510      ; 0.492      ;
; 0.173  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.452      ; 0.625      ;
; 0.690  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.084      ; 0.774      ;
; 0.749  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.084      ; 0.833      ;
; 0.829  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.084      ; 0.913      ;
; 0.912  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.025      ; 0.937      ;
; 0.971  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.025      ; 0.996      ;
; 1.051  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.025      ; 1.076      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.100 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.455      ; 0.696      ;
; 0.600 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 0.455      ; 0.696      ;
; 2.177 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.522     ; 0.655      ;
; 2.244 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.522     ; 0.722      ;
; 2.345 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.522     ; 0.823      ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 5.178 ; 5.178 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 5.178 ; 5.178 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 5.148 ; 5.148 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 5.160 ; 5.160 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 5.058 ; 5.058 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 5.060 ; 5.060 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 5.051 ; 5.051 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 5.052 ; 5.052 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 5.555 ; 5.555 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.451 ; 5.451 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.555 ; 5.555 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.990 ; 4.990 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.042 ; 5.042 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.377 ; 5.377 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 4.939 ; 4.939 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.429 ; 5.429 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 5.314 ; 5.314 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.314 ; 5.314 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.222 ; 5.222 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 5.286 ; 5.286 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.166 ; 5.166 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.951 ; 4.951 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.122 ; 5.122 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.153 ; 5.153 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.299 ; 5.299 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.254 ; 5.254 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.220 ; 5.220 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.213 ; 5.213 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.196 ; 5.196 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.211 ; 5.211 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.277 ; 5.277 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.299 ; 5.299 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 5.226 ; 5.226 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.894 ; 4.894 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.543 ; 4.543 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.674 ; 4.674 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 5.190 ; 5.190 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 5.226 ; 5.226 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.779 ; 4.779 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.387 ; 4.387 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 5.389 ; 5.389 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.774 ; 4.774 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 5.253 ; 5.253 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 5.389 ; 5.389 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 5.282 ; 5.282 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.766 ; 4.766 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 5.078 ; 5.078 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.893 ; 4.893 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.431 ; 5.431 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 5.255 ; 5.255 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 5.175 ; 5.175 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 5.175 ; 5.175 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 5.431 ; 5.431 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.326 ; 5.326 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.337 ; 5.337 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.306 ; 5.306 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.742 ; 5.742 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.618 ; 5.618 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.610 ; 5.610 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.587 ; 5.587 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.589 ; 5.589 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.580 ; 5.580 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.738 ; 5.738 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.742 ; 5.742 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 5.363 ; 5.363 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.644 ; 4.644 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.505 ; 4.505 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.363 ; 5.363 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 5.904 ; 5.904 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.904 ; 5.904 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.775 ; 4.775 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.948 ; 4.948 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.591 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.591 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.362 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.535 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.535 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.362 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.535 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 5.078 ; 5.078 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.610 ; 4.610 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.684 ; 4.684 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.978 ; 4.978 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.902 ; 4.902 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.078 ; 5.078 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.320 ; 4.320 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.157 ; 4.157 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.380 ; 3.380 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.644 ; 4.644 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.607 ; 4.607 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.617 ; 4.617 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.522 ; 4.522 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.517 ; 4.517 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.510 ; 4.510 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.886 ; 4.886 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.988 ; 4.988 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.419 ; 4.419 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.811 ; 4.811 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.740 ; 4.740 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.379 ; 4.379 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.740 ; 4.740 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.654 ; 4.654 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.718 ; 4.718 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.602 ; 4.602 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.379 ; 4.379 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.586 ; 4.586 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.533 ; 4.533 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.504 ; 4.504 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.500 ; 4.500 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.493 ; 4.493 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.583 ; 4.583 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.260 ; 4.260 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.710 ; 4.710 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.355 ; 4.355 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.522 ; 4.522 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 5.048 ; 5.048 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 5.094 ; 5.094 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.638 ; 4.638 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.260 ; 4.260 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.224 ; 4.224 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.224 ; 4.224 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.703 ; 4.703 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.838 ; 4.838 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.968 ; 4.968 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.451 ; 4.451 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.767 ; 4.767 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.578 ; 4.578 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.062 ; 5.062 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 5.117 ; 5.117 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 5.063 ; 5.063 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 5.062 ; 5.062 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 5.317 ; 5.317 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.214 ; 5.214 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.223 ; 5.223 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.194 ; 5.194 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.666 ; 4.666 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.697 ; 4.697 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.705 ; 4.705 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.666 ; 4.666 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.676 ; 4.676 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.675 ; 4.675 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.827 ; 4.827 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.505 ; 4.505 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.644 ; 4.644 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.505 ; 4.505 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.234 ; 5.234 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.701 ; 4.701 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.676 ; 5.676 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.701 ; 4.701 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.874 ; 4.874 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.362 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.591 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.362 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.535 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.362 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.362 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.535 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.380 ; 3.380 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.610 ; 4.610 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.684 ; 4.684 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.978 ; 4.978 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.902 ; 4.902 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.078 ; 5.078 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.320 ; 4.320 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.157 ; 4.157 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.380 ; 3.380 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[2]      ; HEX0[1]     ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; SW[2]      ; HEX0[2]     ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; SW[2]      ; HEX0[3]     ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; SW[2]      ; HEX0[4]     ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; SW[2]      ; HEX0[5]     ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; SW[2]      ; HEX0[6]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; SW[2]      ; HEX1[0]     ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; SW[2]      ; HEX1[1]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[2]      ; HEX1[2]     ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW[2]      ; HEX1[3]     ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; SW[2]      ; HEX1[4]     ; 4.919 ; 4.919 ; 4.919 ; 4.919 ;
; SW[2]      ; HEX1[5]     ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; SW[2]      ; HEX1[6]     ; 4.967 ; 4.967 ; 4.967 ; 4.967 ;
; SW[2]      ; HEX2[0]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW[2]      ; HEX2[1]     ; 4.751 ; 4.751 ; 4.751 ; 4.751 ;
; SW[2]      ; HEX2[2]     ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; SW[2]      ; HEX2[3]     ; 4.700 ; 4.700 ; 4.700 ; 4.700 ;
; SW[2]      ; HEX2[4]     ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; SW[2]      ; HEX2[5]     ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; SW[2]      ; HEX2[6]     ; 4.682 ; 4.682 ; 4.682 ; 4.682 ;
; SW[2]      ; HEX3[0]     ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[2]      ; HEX3[1]     ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; SW[2]      ; HEX3[2]     ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; SW[2]      ; HEX3[3]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[2]      ; HEX3[4]     ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; SW[2]      ; HEX3[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; SW[2]      ; HEX3[6]     ; 4.725 ; 4.725 ; 4.725 ; 4.725 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; SW[2]      ; HEX0[1]     ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; SW[2]      ; HEX0[2]     ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; SW[2]      ; HEX0[3]     ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW[2]      ; HEX0[4]     ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; SW[2]      ; HEX0[5]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; SW[2]      ; HEX0[6]     ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; SW[2]      ; HEX1[0]     ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; SW[2]      ; HEX1[1]     ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; SW[2]      ; HEX1[2]     ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; SW[2]      ; HEX1[3]     ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; SW[2]      ; HEX1[4]     ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; SW[2]      ; HEX1[5]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; SW[2]      ; HEX1[6]     ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[2]      ; HEX2[0]     ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; SW[2]      ; HEX2[1]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[2]      ; HEX2[2]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[2]      ; HEX2[3]     ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; SW[2]      ; HEX2[4]     ; 4.323 ; 4.323 ; 4.323 ; 4.323 ;
; SW[2]      ; HEX2[5]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; SW[2]      ; HEX2[6]     ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; SW[2]      ; HEX3[0]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; SW[2]      ; HEX3[1]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[2]      ; HEX3[2]     ; 4.281 ; 4.281 ; 4.281 ; 4.281 ;
; SW[2]      ; HEX3[3]     ; 4.258 ; 4.258 ; 4.258 ; 4.258 ;
; SW[2]      ; HEX3[4]     ; 4.274 ; 4.274 ; 4.274 ; 4.274 ;
; SW[2]      ; HEX3[5]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; SW[2]      ; HEX3[6]     ; 4.364 ; 4.364 ; 4.364 ; 4.364 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -8.319   ; -3.062  ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]                     ; -8.319   ; -2.095  ; N/A      ; N/A     ; -2.000              ;
;  register_8bit:IR1_reg|q[0] ; -4.399   ; 0.100   ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR3_reg|q[0] ; -4.534   ; -3.062  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR4_reg|q[0] ; -2.472   ; -1.833  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -502.597 ; -86.653 ; 0.0      ; 0.0     ; -309.222            ;
;  KEY[1]                     ; -466.182 ; -72.460 ; N/A      ; N/A     ; -309.222            ;
;  register_8bit:IR1_reg|q[0] ; -4.399   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR3_reg|q[0] ; -27.880  ; -11.047 ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR4_reg|q[0] ; -4.136   ; -3.146  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.792  ; 9.792  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 9.806  ; 9.806  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.576  ; 9.576  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 9.581  ; 9.581  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.569  ; 9.569  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 9.568  ; 9.568  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 10.606 ; 10.606 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.556 ; 10.556 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.512 ; 10.512 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.512  ; 9.512  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 9.702  ; 9.702  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 10.468 ; 10.468 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.434  ; 9.434  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.606 ; 10.606 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 10.296 ; 10.296 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.296 ; 10.296 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 10.183 ; 10.183 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 10.190 ; 10.190 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 9.993  ; 9.993  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 9.465  ; 9.465  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 9.927  ; 9.927  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.305 ; 10.305 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 10.203 ; 10.203 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.085 ; 10.085 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 10.058 ; 10.058 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 10.040 ; 10.040 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 10.075 ; 10.075 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.281 ; 10.281 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.305 ; 10.305 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 9.658  ; 9.658  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.293  ; 9.293  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.477  ; 8.477  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.823  ; 8.823  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.658  ; 9.658  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.640  ; 9.640  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.052  ; 9.052  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.117  ; 8.117  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.082 ; 10.082 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.898  ; 8.898  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 10.082 ; 10.082 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.800  ; 9.800  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.907  ; 8.907  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 9.191  ; 9.191  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 10.397 ; 10.397 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.772  ; 9.772  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.917  ; 9.917  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.887  ; 9.887  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 10.397 ; 10.397 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 10.147 ; 10.147 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 10.144 ; 10.144 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 10.129 ; 10.129 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 10.918 ; 10.918 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.632 ; 10.632 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.626 ; 10.626 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.599 ; 10.599 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.614 ; 10.614 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.595 ; 10.595 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 10.907 ; 10.907 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 10.918 ; 10.918 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.426 ; 10.426 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.452  ; 8.452  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.142  ; 8.142  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.426 ; 10.426 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 11.596 ; 11.596 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 11.596 ; 11.596 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.165  ; 9.165  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.517  ; 9.517  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.071  ; 5.071  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.071  ; 5.071  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 4.525  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.877  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.877  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 4.525  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.877  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.823  ; 5.823  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 9.599  ; 9.599  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 8.747  ; 8.747  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.885  ; 8.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.590  ; 9.590  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.531  ; 9.531  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.599  ; 9.599  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.235  ; 8.235  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 7.893  ; 7.893  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.801  ; 6.801  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.960  ; 6.960  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.644 ; 4.644 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.607 ; 4.607 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.617 ; 4.617 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.522 ; 4.522 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.517 ; 4.517 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.510 ; 4.510 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.886 ; 4.886 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.988 ; 4.988 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.419 ; 4.419 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.811 ; 4.811 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.740 ; 4.740 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.379 ; 4.379 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.740 ; 4.740 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.654 ; 4.654 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.718 ; 4.718 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.602 ; 4.602 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.379 ; 4.379 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.586 ; 4.586 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.533 ; 4.533 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.504 ; 4.504 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.500 ; 4.500 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.477 ; 4.477 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.493 ; 4.493 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.583 ; 4.583 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.260 ; 4.260 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.710 ; 4.710 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.355 ; 4.355 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.522 ; 4.522 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 5.048 ; 5.048 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 5.094 ; 5.094 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.638 ; 4.638 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.260 ; 4.260 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.224 ; 4.224 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.224 ; 4.224 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.703 ; 4.703 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.838 ; 4.838 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.968 ; 4.968 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.451 ; 4.451 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.767 ; 4.767 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.578 ; 4.578 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.062 ; 5.062 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 5.117 ; 5.117 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 5.063 ; 5.063 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 5.062 ; 5.062 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 5.317 ; 5.317 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.214 ; 5.214 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.223 ; 5.223 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.194 ; 5.194 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.666 ; 4.666 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.697 ; 4.697 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.705 ; 4.705 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.666 ; 4.666 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.676 ; 4.676 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.675 ; 4.675 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.827 ; 4.827 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.505 ; 4.505 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.644 ; 4.644 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.505 ; 4.505 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.234 ; 5.234 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.701 ; 4.701 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.676 ; 5.676 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.701 ; 4.701 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.874 ; 4.874 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.362 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 2.591 ; 2.591 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.362 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.535 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.362 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.362 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.535 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.973 ; 2.973 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.380 ; 3.380 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.610 ; 4.610 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.684 ; 4.684 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.978 ; 4.978 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.902 ; 4.902 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.078 ; 5.078 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.320 ; 4.320 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.157 ; 4.157 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.380 ; 3.380 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.474 ; 3.474 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; SW[2]      ; HEX0[1]     ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; SW[2]      ; HEX0[2]     ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; SW[2]      ; HEX0[3]     ; 8.601  ; 8.601  ; 8.601  ; 8.601  ;
; SW[2]      ; HEX0[4]     ; 8.606  ; 8.606  ; 8.606  ; 8.606  ;
; SW[2]      ; HEX0[5]     ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; SW[2]      ; HEX0[6]     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; SW[2]      ; HEX1[0]     ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[2]      ; HEX1[1]     ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; SW[2]      ; HEX1[2]     ; 8.918  ; 8.918  ; 8.918  ; 8.918  ;
; SW[2]      ; HEX1[3]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; SW[2]      ; HEX1[4]     ; 9.874  ; 9.874  ; 9.874  ; 9.874  ;
; SW[2]      ; HEX1[5]     ; 8.840  ; 8.840  ; 8.840  ; 8.840  ;
; SW[2]      ; HEX1[6]     ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[2]      ; HEX2[0]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[2]      ; HEX2[1]     ; 9.591  ; 9.591  ; 9.591  ; 9.591  ;
; SW[2]      ; HEX2[2]     ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; SW[2]      ; HEX2[3]     ; 9.401  ; 9.401  ; 9.401  ; 9.401  ;
; SW[2]      ; HEX2[4]     ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; SW[2]      ; HEX2[5]     ; 9.335  ; 9.335  ; 9.335  ; 9.335  ;
; SW[2]      ; HEX2[6]     ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; SW[2]      ; HEX3[0]     ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; SW[2]      ; HEX3[1]     ; 9.250  ; 9.250  ; 9.250  ; 9.250  ;
; SW[2]      ; HEX3[2]     ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW[2]      ; HEX3[3]     ; 9.205  ; 9.205  ; 9.205  ; 9.205  ;
; SW[2]      ; HEX3[4]     ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; SW[2]      ; HEX3[5]     ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; SW[2]      ; HEX3[6]     ; 9.470  ; 9.470  ; 9.470  ; 9.470  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; SW[2]      ; HEX0[1]     ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; SW[2]      ; HEX0[2]     ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; SW[2]      ; HEX0[3]     ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW[2]      ; HEX0[4]     ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; SW[2]      ; HEX0[5]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; SW[2]      ; HEX0[6]     ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; SW[2]      ; HEX1[0]     ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; SW[2]      ; HEX1[1]     ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; SW[2]      ; HEX1[2]     ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; SW[2]      ; HEX1[3]     ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; SW[2]      ; HEX1[4]     ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; SW[2]      ; HEX1[5]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; SW[2]      ; HEX1[6]     ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[2]      ; HEX2[0]     ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; SW[2]      ; HEX2[1]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[2]      ; HEX2[2]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[2]      ; HEX2[3]     ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; SW[2]      ; HEX2[4]     ; 4.323 ; 4.323 ; 4.323 ; 4.323 ;
; SW[2]      ; HEX2[5]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; SW[2]      ; HEX2[6]     ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; SW[2]      ; HEX3[0]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; SW[2]      ; HEX3[1]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[2]      ; HEX3[2]     ; 4.281 ; 4.281 ; 4.281 ; 4.281 ;
; SW[2]      ; HEX3[3]     ; 4.258 ; 4.258 ; 4.258 ; 4.258 ;
; SW[2]      ; HEX3[4]     ; 4.274 ; 4.274 ; 4.274 ; 4.274 ;
; SW[2]      ; HEX3[5]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; SW[2]      ; HEX3[6]     ; 4.364 ; 4.364 ; 4.364 ; 4.364 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 2971     ; 136      ; 24       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 79       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 3010     ; 0        ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 3        ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 3        ; 0        ; 19       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 7        ; 7        ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 2971     ; 136      ; 24       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 79       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 3010     ; 0        ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 3        ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 3        ; 0        ; 19       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 7        ; 7        ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 140   ; 140  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 391   ; 391  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Nov 24 13:39:05 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|MemWrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|ALU3|combout" is a latch
    Warning (335094): Node "Control|WBWrite|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[0]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[1]|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|ALU1|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR3_reg|q[0] register_8bit:IR3_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR1_reg|q[0] register_8bit:IR1_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR4_reg|q[0] register_8bit:IR4_reg|q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr11~0  from: datab  to: combout
    Info (332098): Cell: Control|WideOr5~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.319      -466.182 KEY[1] 
    Info (332119):    -4.534       -27.880 register_8bit:IR3_reg|q[0] 
    Info (332119):    -4.399        -4.399 register_8bit:IR1_reg|q[0] 
    Info (332119):    -2.472        -4.136 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -3.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.062       -11.047 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.095       -72.460 KEY[1] 
    Info (332119):    -1.833        -3.146 register_8bit:IR4_reg|q[0] 
    Info (332119):     0.248         0.000 register_8bit:IR1_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -309.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr11~0  from: datab  to: combout
    Info (332098): Cell: Control|WideOr5~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.030      -157.822 KEY[1] 
    Info (332119):    -1.822       -10.902 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.745        -1.745 register_8bit:IR1_reg|q[0] 
    Info (332119):    -0.581        -0.799 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -1.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.409        -6.465 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.270       -66.788 KEY[1] 
    Info (332119):    -1.123        -2.024 register_8bit:IR4_reg|q[0] 
    Info (332119):     0.100         0.000 register_8bit:IR1_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -309.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Mon Nov 24 13:39:15 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


