vhdl work "D:\GitHub\VHDL_Modules\Book_examples\UART\FIFO.vhd"
