{"patent_id": "10-2021-7042843", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0064347", "출원번호": "10-2021-7042843", "발명의 명칭": "S-SSB 송신 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "시 홍보"}}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 단말에 의해 수행되는 방법에 있어서,기지국으로부터, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 시간 도메인 설정 정보를 포함하는 상위 계층 시그널링을 수신하는 단계;상기 시간 도메인 설정 정보에 기초하여, 기간 내의 S-SS/PSBCH 블록의 수(), 상기 기간의 시작에서 상기기간 내의 첫 번째 S-SS/PSBCH 블록까지의 슬롯 오프셋(), 및 상기 기간 내의 인접한 S-SS/PSBCH 블록 사이의 슬롯 간격()을 식별하는 단계;상기 기간 내에서 상기 S-SS/PSBCH 블록을 포함하는 슬롯을 식별하는 단계로서, 상기 슬롯의 인덱스는로서 결정되고, 는 를 갖는 상기 기간 내의 상기 S-SS/PSBCH 블록의인덱스인, 상기 슬롯을 식별하는 단계; 및제2 단말로, 상기 슬롯 내의 상기 S-SS/PSBCH 블록을 송신하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 상위 계층 시그널링은 주파수 도메인에서 상기 S-SS/PSBCH 블록의 위치와 연관된 주파수 위치 정보를 더포함하는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 S-SS/PSBCH 블록에서 인덱스 66을 갖는 부반송파의 위치는 상기 주파수 위치 정보에 기초하여 식별되고,상기 S-SS/PSBCH 블록에서 인덱스 0을 갖는 부반송파는 사이드링크 대역폭 부분(SL BWP)에서 인덱스 0을 갖는부반송파와 정렬되는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 S-SS/PSBCH 블록은 사이드링크 1차 동기화 신호(S-PSS), 사이드링크 2차 동기화 신호(S-SSS), PSBCH 및상기 PSBCH에 대한 복조 기준 신호(DMRS)를 포함하고,상기 S-SS/PSBCH 블록은 132개의 연속적인 부반송파로 구성되고,길이가 127인 S-PSS 시퀀스에서의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제1 OFDM(orthogonal frequencydivision multiplexing) 심볼의 부반송파 인덱스 2 내지 128을 갖는 자원 요소(RE)에 매핑되고,길이가 127인 S-SSS 시퀀스의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제2 OFDM 심볼의 부반송파 인덱스 2 내지 128을 갖는 RE에 매핑되고,상기 제1 OFDM 심볼 및 상기 제2 OFDM 심볼에 대한 상기 S-SS/PSBCH 블록의 나머지 RE는 0으로 설정되며,상기 DMRS에 대한 RE는 상기 PSBCH에 대한 제3 OFDM 심볼에서 4개의 부반송파마다 할당되는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2022-0064347-3-제2 단말에 의해 수행되는 방법에 있어서,기지국으로부터, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 시간 도메인 설정 정보를 포함하는 상위 계층 시그널링을 수신하는 단계;상기 시간 도메인 설정 정보에 기초하여, 기간 내의 S-SS/PSBCH 블록의 수(), 상기 기간의 시작에서 상기기간 내의 제1 S-SS/PSBCH 블록까지의 슬롯 오프셋(), 및 상기 기간 내의 인접한 S-SS/PSBCH 블록 사이의슬롯 간격()을 식별하는 단계;상기 기간 내에서 상기 S-SS/PSBCH 블록을 포함하는 슬롯을 식별하는 단계로서, 상기 슬롯의 인덱스는로서 결정되고, 는 를 갖는 상기 기간 내의 상기 S-SS/PSBCH 블록의인덱스인, 상기 슬롯을 식별하는 단계; 및제1 단말로부터, 상기 슬롯 내의 상기 S-SS/PSBCH 블록을 수신하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 상위 계층 시그널링은 주파수 도메인에서 상기 S-SS/PSBCH 블록의 위치와 연관된 주파수 위치 정보를 더포함하고,상기 S-SS/PSBCH 블록에서 인덱스 66을 갖는 부반송파의 위치는 상기 주파수 위치 정보에 기초하여 식별되며,상기 S-SS/PSBCH 블록에서 인덱스 0을 갖는 부반송파는 사이드링크 대역폭 부분(SL BWP)에서 인덱스 0을 갖는부반송파와 정렬되는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 5 항에 있어서,상기 S-SS/PSBCH 블록은 사이드링크 1차 동기화 신호(S-PSS), 사이드링크 2차 동기화 신호(S-SSS), PSBCH 및상기 PSBCH에 대한 복조 기준 신호(DMRS)를 포함하고,상기 S-SS/PSBCH 블록은 132개의 연속적인 부반송파로 구성되고,길이가 127인 S-PSS 시퀀스에서의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제1 OFDM(orthogonal frequencydivision multiplexing) 심볼의 부반송파 인덱스 2 내지 128을 갖는 자원 요소(RE)에 매핑되고,길이가 127인 S-SSS 시퀀스의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제2 OFDM 심볼의 부반송파 인덱스 2 내지 128을 갖는 RE에 매핑되고,상기 제1 OFDM 심볼 및 상기 제2 OFDM 심볼에 대한 상기 S-SS/PSBCH 블록의 나머지 RE는 0으로 설정되며,상기 DMRS에 대한 RE는 상기 PSBCH에 대한 제3 OFDM 심볼에서 4개의 부반송파마다 할당되는, 방법."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 단말에 있어서,신호를 송수신하도록 구성된 송수신기; 및상기 송수신기와 결합된 제어부를 포함하는데, 상기 제어부는,기지국으로부터, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 시간 도메인 설정 정보를 포함하는 상위 계층 시그널링을 수신하고,상기 시간 도메인 설정 정보에 기초하여, 기간 내의 S-SS/PSBCH 블록의 수(), 상기 기간의 시작에서 상기기간 내의 제1 S-SS/PSBCH 블록까지의 슬롯 오프셋(), 및 상기 기간 내의 인접한 S-SS/PSBCH 블록 사이의공개특허 10-2022-0064347-4-슬롯 간격()을 식별하고,상기 기간 내에서 상기 S-SS/PSBCH 블록을 포함하는 슬롯을 식별하는 단계로서, 상기 슬롯의 인덱스는로서 결정되고, 는 를 갖는 상기 기간 내의 상기 S-SS/PSBCH 블록의인덱스인, 상기 슬롯을 식별하며,제2 단말로, 상기 슬롯 내의 상기 S-SS/PSBCH 블록을 송신하도록 구성되는, 제1 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 상위 계층 시그널링은 주파수 도메인에서 상기 S-SS/PSBCH 블록의 위치와 연관된 주파수 위치 정보를 더포함하는, 제1 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 S-SS/PSBCH 블록에서 인덱스 66을 갖는 부반송파의 위치는 상기 주파수 위치 정보에 기초하여 식별되고,상기 S-SS/PSBCH 블록에서 인덱스 0을 갖는 부반송파는 사이드링크 대역폭 부분(SL BWP)에서 인덱스 0을 갖는부반송파와 정렬되는, 제1 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 8 항에 있어서,상기 S-SS/PSBCH 블록은 사이드링크 1차 동기화 신호(S-PSS), 사이드링크 2차 동기화 신호(S-SSS), PSBCH 및상기 PSBCH에 대한 복조 기준 신호(DMRS)를 포함하고,상기 S-SS/PSBCH 블록은 132개의 연속적인 부반송파로 구성되고,길이가 127인 S-PSS 시퀀스에서의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제1 OFDM(orthogonal frequencydivision multiplexing) 심볼의 부반송파 인덱스 2 내지 128을 갖는 자원 요소(RE)에 매핑되고,길이가 127인 S-SSS 시퀀스의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제2 OFDM 심볼의 부반송파 인덱스 2 내지 128을 갖는 RE에 매핑되고,상기 제1 OFDM 심볼 및 상기 제2 OFDM 심볼에 대한 상기 S-SS/PSBCH 블록의 나머지 RE는 0으로 설정되며,상기 DMRS에 대한 RE는 상기 PSBCH에 대한 제3 OFDM 심볼에서 4개의 부반송파마다 할당되는, 제1 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제2 단말에 있어서,신호를 송수신하도록 구성된 송수신기; 및상기 송수신기와 결합된 제어부를 포함하는데, 상기 제어부는,기지국으로부터, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 시간 도메인 설정 정보를 포함하는 상위 계층 시그널링을 수신하고,상기 시간 도메인 설정 정보에 기초하여, 기간 내의 S-SS/PSBCH 블록의 수(), 상기 기간의 시작에서 상기기간 내의 제1 S-SS/PSBCH 블록까지의 슬롯 오프셋(), 및 상기 기간 내의 인접한 S-SS/PSBCH 블록 사이의슬롯 간격()을 식별하고,상기 기간 내에서 상기 S-SS/PSBCH 블록을 포함하는 슬롯을 식별하는 단계로서, 상기 슬롯의 인덱스는공개특허 10-2022-0064347-5-로서 결정되고, 는 를 갖는 상기 기간 내의 상기 S-SS/PSBCH 블록의인덱스인, 상기 슬롯을 식별하며,제1 단말로부터, 상기 슬롯 내의 상기 S-SS/PSBCH 블록을 수신하도록 구성되는, 제2 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 상위 계층 시그널링은 주파수 도메인에서 상기 S-SS/PSBCH 블록의 위치와 연관된 주파수 위치 정보를 더포함하는, 제2 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 S-SS/PSBCH 블록에서 인덱스 66을 갖는 부반송파의 위치는 상기 주파수 위치 정보에 기초하여 식별되고,상기 S-SS/PSBCH 블록에서 인덱스 0을 갖는 부반송파는 사이드링크 대역폭 부분(SL BWP)에서 인덱스 0을 갖는부반송파와 정렬되는, 제2 단말."}
{"patent_id": "10-2021-7042843", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 12 항에 있어서,상기 S-SS/PSBCH 블록은 사이드링크 1차 동기화 신호(S-PSS), 사이드링크 2차 동기화 신호(S-SSS), PSBCH 및상기 PSBCH에 대한 복조 기준 신호(DMRS)를 포함하고,상기 S-SS/PSBCH 블록은 132개의 연속적인 부반송파로 구성되고,길이가 127인 S-PSS 시퀀스에서의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제1 OFDM(orthogonal frequencydivision multiplexing) 심볼의 부반송파 인덱스 2 내지 128을 갖는 자원 요소(RE)에 매핑되고,길이가 127인 S-SSS 시퀀스의 각각의 요소는 상기 S-SS/PSBCH 블록에서 제2 OFDM 심볼의 부반송파 인덱스 2 내지 128을 갖는 RE에 매핑되고,상기 제1 OFDM 심볼 및 상기 제2 OFDM 심볼에 대한 상기 S-SS/PSBCH 블록의 나머지 RE는 0으로 설정되며,상기 DMRS에 대한 RE는 상기 PSBCH에 대한 제3 OFDM 심볼의 4개의 부반송파마다 할당되는, 제2 단말."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 IoT(Internet of Things) 기술을 이용하여 4세대(4G) 시스템보다 높은 데이터 속도를 지원하는 5세대 (5G) 통신 시스템을 융합하는 통신 방법 및 시스템에 관한 것이다. 본 개시는 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카, 커넥티드 카, 헬스 케어, 디지털 교육, 스마트 소매, 보안 및 안전 서비스와 같은 5G 통신 기 술 및 IoT 관련 기술에 기반한 지능형 서비스에 적용될 수 있다. 무선 통신 시스템에서의 사용자 장치(UE)의 방 법 및 장치가 제공된다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 일반적으로 무선 통신 시스템에 관한 것으로서, 보다 구체적으로, 본 개시는 S-SSB 송신에 관한 것이다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 또는 pre-5G 통신 시스템은 또한 \"4G 네트워크 이후(Beyond 4G Network)\" 통신 시스템 또는 \"LTE 시스템 이후(Post LTE System)\" 통신 시 스템이라 불리어지고 있다. 높은 데이터 송신률(data rate)을 달성하기 위해, 5G 통신 시스템은 초고주파 (mmWave) 대역(예를 들어, 60GHz 대역)에서 구현되는 것으로 간주된다. 무선파(radio wave)의 전파 손실을 감소 시키고 송신 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대한 MIMO(Multiple- Input Multiple-Output), FD-MIMO(Full Dimensional MIMO), 어레이 안테나(array 안테나), 아날로그 빔포밍 (analog beam forming), 및 대규모 안테나(large scale 안테나) 기술이 논의되고 있다. 또한, 시스템의 네트워 크 개선을 위해, 5G 통신 시스템에서는 첨단 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크 (cloud Radio Access Network; cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device- to-Device(D2D) communication), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Point), 수신 단 간섭 제거(reception-end interference cancellation) 등의 기술 개발이 이루어지고 있다. 5G 통신 시스템에서는 첨단 코딩 변조 (Advanced Coding Modulation, ACM) 방식인 FQAM(Hybrid FSK and QAM Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 첨단 액세스 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non-orthogonal multiple access) 및 SCMA(sparse code multiple access) 등이 개발되고 있다. 인간이 정보를 생성하고 소비하는 인간 중심 연결 네트워크인 인터넷은 이제 사물과 같은 분산된 엔티티가 인간 의 개입 없이 정보를 교환하고 처리하는 사물 인터넷(Internet of Things; IoT)으로 진화하고 있다. 클라우드 서버와의 연결을 통한 IoT 기술 및 빅 데이터(Big Data) 처리 기술을 조합한 IoE(Internet of Everything) 기 술이 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소가 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), M2M(Machine-to-Machine), MTC(Machine Type Communication) 등의 기술이 연구되고 있다. IoT 환경 에서는 연결된 사물에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(Information Technology) 기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단 의료 서비스 등의 분야에 응용될 수 있다. 이에, 5G 통신 시스템을 IoT 네트워크에 적용하기 위한 다양한 시도가 이루어지고 있다. 예를 들어, 센서 네트 워크(sensor network), MTC(Machine Type Communication), M2M(Machine-to-Machine) 등의 기술은 5G 통신 기술 이 빔포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술 로서 클라우드 RAN(cloud Radio Access Network)이 적용되는 것도 5G 기술과 IoT 기술 간의 융합(convergenc e)의 일례라고 할 수 있을 것이다. 통신 시스템은 기지국(base station; BS) 또는 NodeB와 같은 송신 지점으로부터 사용자 장치(user equipment; UE)로 신호를 반송하는 다운링크(downlink; DL)와 UE로부터 NodeB와 같은 수신 지점으로 신호를 반송하는 업링 크(uplink; UL)를 포함한다. 일반적으로 단말기 또는 이동국이라고도 하는 UE는 고정형 또는 이동형일 수 있으 며, 셀룰러 폰, 개인용 컴퓨터 장치 또는 자동화된 장치일 수 있다. LTE(long-term evolution) 통신 시스템에서 NodeB를 지칭하는 eNodeB(eNB), 및 NR(new radio) 통신 시스템에서 NodeB를 지칭하는 gNodeB(gNB)는 또한 액세 스 포인트 또는 다른 동등한 용어로서 지칭될 수 있다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 S-SSB 송신을 위해 제공되는 pre-5G 또는 5G 통신 시스템에 관한 것이다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에서, 무선 통신 시스템에서의 사용자 장치(UE)가 제공된다. UE는 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(sidelink synchronization signals and physical sidelink broadcast channel; S-SS/PSBCH) 블록에 대한 설정 정보를 포함하는 상위 계층 파라미터 세트를 수신하도록 구성된 송수신기를 포함 한다. UE는 송수신기에 동작 가능하게 연결된 프로세서를 더 포함하고, 프로세서는, S-SS/PSBCH 블록에 대한 설 정 정보에 기초하여, 송신된 S-SS/PSBCH 블록의 수( ), 송신된 S-SS/PSBCH 블록에 대한 오프셋( ), 및 송신된 S-SS/PSBCH 블록에 대한 간격( )을 결정하고, S-SS/PSBCH 블록의 송신을 위한 주기 내에서 송신된 S-SS/PSBCH 블록을 포함하는 슬롯 세트를 결정하도록 구성되며, 여기서 슬롯 세트 내의 슬롯의 인덱스는 에 기초하여 결정되며, 여기서 는 를 갖는 S-SS/PSBCH 블록의 인덱스 이다. 다른 실시예에서, 무선 통신 시스템에서의 사용자 장치(UE)의 방법이 제공된다. 방법은, 사이드링크 동기화 신 호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 설정 정보를 포함하는 상위 계층 파라미 터 세트를 수신하는 단계; S-SS/PSBCH 블록에 대한 설정 정보에 기초하여, 송신된 S-SS/PSBCH 블록의 수 ( ), 송신된 S-SS/PSBCH 블록에 대한 오프셋( ), 및 송신된 S-SS/PSBCH 블록에 대한 간격( )을결정하는 단계; 및 S-SS/PSBCH 블록의 송신을 위한 주기 내에서 송신된 S-SS/PSBCH 블록을 포함하는 슬롯 세트 를 결정하는 단계로서, 슬롯 세트 내의 슬롯의 인덱스는 에 기초하여 결정되고, 는 를 갖는 S-SS/PSBCH 블록의 인덱스인, 상기 슬롯 세트를 결정하는 단계를 포함한다. 다른 기술적 특징은 다음의 도면, 설명 및 청구항으로부터 통상의 기술자에게 용이하게 명백할 수 있다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예에 따르면, S-SSB 송신은 효율적으로 수행될 수 있으며, 이에 따라 첨단 무선 통신 시스템에서 데이터 통신의 효율성이 달성될 수 있다."}
{"patent_id": "10-2021-7042843", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래의 상세한 설명을 착수하기 전에, 본 특허 문서 전체에 걸쳐 사용된 특정 단어 및 문구를 정의하는 것이 유 리할 수 있다. \"결합(couple)\"이라는 용어 및 이의 파생어는 둘 이상의 요소가 서로 물리적으로 접촉하든 접촉 하지 않든 둘 이상의 요소 간의 어떤 직접 또는 간접 통신을 지칭한다. \"송신한다\", \"수신한다\" 및 \"통신한다\" 이라는 용어뿐만 아니라 이의 파생어는 직접 및 간접 통신 둘 다를 포함한다. \"포함한다(include)\" 및 \"구성한 다(comprise)\"이라는 용어뿐만 아니라 이의 파생어는 제한 없이 포함(inclusion)을 의미한다. \"또는\"이라는 용 어는 포괄적이며, 및/또는(and/or)을 의미한다. \"~와 관련된(associated with)\"이라는 용어뿐만 아니라 이의 파 생어는, \"~를 포함하고(include)\", \"~내에 포함되고(included within)\", \"~와 상호 연결하고(interconnect with)\", \"~을 함유하고(contain)\", \"~내에 함유되고(be contained within)\", \"~에 또는, ~와 연결하고(connect to or with)\", \"~에 또는, ~와 결합하고(couple to or with)\", \"~와 통신 가능하고(be communicable with)\", \"~와 협력하고(cooperate with)\", \"~를 인터리브하고(interleave)\", \"~와 병치하고(juxtapose)\", \"~에 가까이 있고(be proximate to)\", \"~에 또는, ~와 묶이고(be bound to or with)\", \"가지고(have)\", \"소유하고 있고 (have a property of)\", \"~에 또는, ~와 관계를 가지고(have a relationship to or with)\" 등인 것을 의미한다. \"제어부\"라는 용어는 적어도 하나의 동작을 제어하는 임의의 장치, 시스템 또는 이의 일부를 의미한 다. 상기 제어부는 하드웨어 또는 하드웨어 및 소프트웨어의 조합 및/또는 펌웨어로 구현될 수 있다. 임의의 특 정 제어부와 관련된 기능은 로컬로든 원격으로든 중앙 집중화되거나 분산될 수 있다. \"적어도 하나(at least one of)\"라는 문구는, 항목의 리스트와 함께 사용될 때, 나열된 항목 중 하나 이상의 상이한 조합이 사용될 수 있고, 리스트 내에는 하나의 항목만이 필요할 수 있다는 것을 의미한다. 예를 들어, \"A, B 및 C 중 적어도 하나\"는 다음의 조합: A, B, C, A 및 B, A 및 C, B 및 C, 및 A 및 B 및 C 중 어느 하나를 포함한다. 더욱이, 아래에서 설명되는 다양한 기능은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원될 수 있으며, 각각의 컴퓨터 프로그램은 컴퓨터 판독 가능 프로그램 코드(computer readable program code)로부터 형성되고, 컴퓨터 판독 가능 매체(computer readable medium)에서 구현된다. \"애플리케이션\" 및 \"프로그램\"이라는 용어는 적절한 컴퓨터 판독 가능 프로그램 코드에서 구현을 위해 적응된 하나 이상의 컴퓨터 프로그램, 소프트웨어 구 성 요소(software components), 명령어 세트(sets of instructions), 절차, 기능, 객체(object), 클래스, 인스 턴스(instance), 관련된 데이터 또는 이의 일부를 지칭한다. 문구 \"컴퓨터 판독 가능 프로그램 코드\"는 소스 코 드(source code), 객체 코드(object code) 및 실행 가능 코드(executable code)를 포함하는 임의의 타입의 컴 퓨터 코드를 포함한다. 문구 \"컴퓨터 판독 가능 매체\"는 판독 전용 메모리(read only memory; ROM), 랜덤 액세 스 메모리(random access memory; RAM), 하드 디스크 드라이브, 콤팩트 디스크(compact disc; CD), 디지털 비 디오 디스크(digital video disc; DVD), 또는 임의의 다른 타입의 메모리와 같이 컴퓨터에 의해 액세스될 수 있 는 임의의 타입의 매체를 포함한다. \"비일시적(non-transitory)\" 컴퓨터 판독 가능 매체는 일시적 전기적 또는 다른 신호를 송신하는 유선, 무선, 광학 또는 다른 통신 링크를 배제한다. 비일시적 컴퓨터 판독 가능 매체는 데이터가 영구적으로 저장될 수 있는 매체, 및 재기록 가능 광 디스크 또는 소거 가능 메모리 장치와 같이 데이 터가 저장되고 나중에 중복 기록(overwriting)될 수 있는 매체를 포함한다. 다른 특정 단어 및 문구에 대한 정의는 본 특허 문서 전체에 걸쳐 제공된다. 통상의 기술자는 대부분의 경우는 아니지만 이러한 정의가 이러한 정의된 단어 및 문구의 이전 및 이후의 사용에 적용된다는 것을 이해해야 한다. 아래에서 논의되는 도 1 내지 도 32, 및 본 특허 문서에서 본 개시의 원리를 설명하기 위해 사용된 다양한 실시 예는 예시만을 위한 것이고, 어떤 식으로든 본 개시의 범위를 제한하는 것으로 해석되지 않아야 한다. 통상의 기술자는 본 개시의 원리가 적절히 배치된 임의의 시스템 또는 장치에서 구현될 수 있다는 것을 이해할 수 있다. 다음의 문서는 본 명세서에 충분히 설명된 바와 같이 본 개시에 참조로 통합된다: 3GPP TS 38.211 v15.6.0, \"NR; Physical channels and modulation;\" 3GPP TS 38.212 v15.6.0, \"NR; Multiplexing and Channel coding;\" 3GPP TS 38.213 v15.6.0, \"NR; Physical Layer Procedures for Control;\" 3GPP TS 38.214 v15.6.0, \"NR; Physical Layer Procedures for Data;\" and 3GPP TS 38.331 v15.6.0, \"NR; Radio Resource Control (RRC) Protocol Specification.\" 아래의 도 1 내지 도 3은 무선 통신 시스템에서 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술을 사용하여 구현되는 다양한 실시예를 설명 한다. 도 1 내지 도 3의 설명은 상이한 실시예가 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 의미 하지 않는다. 본 개시의 상이한 실시예는 적절하게 배치된 임의의 통신 시스템에서 구현될 수 있다. 도 1은 본 개시에 따른 예시적인 무선 네트워크를 도시한다. 도 1에 도시된 무선 네트워크의 실시예는 예시만을 위한 것이다. 무선 네트워크의 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 gNB, gNB 및 gNB를 포함한다. gNB는 gNB 및 gNB와 통신한다. gNB는 또한 인터넷, 독점적 IP(Internet Protocol) 네트워크 또는 다른 데이터 네트워크와 같은 적어도 하나의 네트워크와 통신한다. gNB는 gNB의 커버리지 영역 내의 제1 복수의 사용자 장치(UE)에 대한 네트워크에 무선 광 대역 액세스(wireless broadband access)를 제공한다. 제1 복수의 UE는 소기업(small business)에 위치될 수 있는 UE; 기업(enterprise; E)에 위치될 수 있는 UE; WiFi 핫 스폿(hotspot; HS)에 위치될 수 있는 UE; 제1 거주지(residence; R)에 위치될 수 있는 UE; 제2 거주지(R)에 위치될 수 있는 UE; 및 셀 폰(cell phone), 무선 랩톱(wireless laptop), 무선 PDA 등과 같은 모바일 장치(mobile device)(M)일 수 있 는 UE를 포함한다. gNB는 gNB의 커버리지 영역 내의 제2 복수의 UE에 대한 네트워크(13 0)에 무선 광대역 액세스를 제공한다. 제2 복수의 UE는 UE 및 UE를 포함한다. 일부 실시예에서, gNB(101-103) 중 하나 이상은 서로 통신하고, 5G, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술을 사용 하여 UE(111-116)와 통신할 수 있다. 네트워크 타입에 따라, \"기지국\" 또는 \"BS\"라는 용어는 송신 포인트(transmit point, TP), 송수신 포인트 (transmit-receive point, TRP), 강화된 기지국(enhanced base station, eNodeB 또는 eNB), 5G 기지국(gNB), 매크로셀(macrocell), 펨토셀(femtocell), WiFi 액세스 포인트(access point, AP) 또는 다른 무선 가능한 장치 (wirelessly enabled device)와 같이 네트워크에 무선 액세스를 제공하도록 구성된 임의의 구성 요소(또는 구성 요소의 모음)를 지칭할 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜(wireless communication protocol), 예를 들어, 5G 3GPP NR(new radio interface/access), LTE(long term evolution), LTE-A(LTE- advanced), 고속 패킷 액세스(high speed packet access, HSPA), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세 스를 제공할 수 있다. 편의상, \"BS\" 및 \"TRP\"라는 용어는 본 특허 문서에서 원격 단말기(remote terminal)에 무 선 액세스를 제공하는 네트워크 인프라 구성 요소(network infrastructure component)를 나타내는데 사용된다. 또한, 네트워크 타입에 따라, \"사용자 장치\" 또는 \"UE\"라는 용어는 \"이동국(mobile station)\", \"가입자국 (subscriber station)\", \"원격 단말\", \"무선 단말\", \"수신 포인트(receive point)\"또는 \"사용자 장치\"와 같은 임의의 구성 요소를 지칭할 수 있다. 편의상, \"사용자 장치\" 및 \"UE\"라는 용어는 본 특허 문서에서 UE가(이동 전화 또는 스마트 폰과 같은) 모바일 장치이든 일반적으로(데스크톱 컴퓨터(desktop computer) 또는 자동 판매 기(vending machine)와 같은) 고정 장치(stationary device)로 간주되든 BS에 무선으로 액세스하는 원격 무선 장치를 지칭하는데 사용된다. 점선은 예시 및 설명만을 위해 거의 원형으로 도시되는 커버리지 영역(120 및 125)의 대략적인 범위를 보여준다. 커버리지 영역(120 및 125)과 같은 gNB와 관련된 커버리지 영역은 gNB의 설정 및 자연적 및 인공적 방해물(man-made obstruction)과 관련된 무선 환경의 변화에 따라 불규칙한 형상을 포함하는 다른 형상을 가질 수 있다는 것이 명확히 이해되어야 한다.도 1은 무선 네트워크의 일례를 도시하지만, 도 1에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 무 선 네트워크는 임의의 수의 gNB 및 임의의 수의 UE를 임의의 적절한 배치에 포함시킬 수 있다. 또한, gNB는 임의의 수의 UE와 직접 통신할 수 있고, 네트워크에 대한 무선 광대역 액세스를 이러한 UE에 제공할 수 있다. 유사하게, 각각의 gNB(102-103)는 네트워크와 직접 통신할 수 있고, 네트워크에 대한 직 접 무선 광대역 액세스를 UE에 제공할 수 있다. 또한, gNB(101, 102 및/또는 103)는 외부 전화 네트워크 또는 다른 타입의 데이터 네트워크와 같은 다른 또는 부가적인 외부 네트워크에 대한 액세스를 제공할 수 있다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 2에 도시된 gNB의 실시예는 예시만을 위한 것이며, 도 1의 gNB(101 및 103)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB는 다양한 구성을 가지며, 도 2는 본 개시의 범위를 gNB의 임의의 특정 구현으로 제한하지 않는다. 도 2에 도시된 바와 같이, gNB는 다수의 안테나(205a-205n), 다수의 RF 송수신기(210a-210n), 송신 (transmit, TX) 처리 회로 및 수신(receive, RX) 처리 회로를 포함한다. gNB는 또한 제어부/프 로세서, 메모리 및 백홀 또는 네트워크 인터페이스를 포함한다. RF 송수신기(210a-210n)는 안테나(205a-205n)로부터, 네트워크에서 UE에 의해 송신된 신호와 같은 들어오 는(incoming) RF 신호를 수신한다. RF 송수신기(210a-210n)는 IF 또는 기저 대역 신호를 생성하도록 들어오는 RF 신호를 하향 변환시킨다. IF 또는 기저 대역 신호(baseband signal)는 기저 대역 또는 IF 신호를 필터링, 디 코딩 및/또는 디지털화함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회 로는 처리된 기저 대역 신호를 추가의 처리를 위한 제어부/프로세서로 송신한다. TX 처리 회로는 제어부/프로세서로부터(음성 데이터(voice data), 웹 데이터, 이메일 또는 대화형 비 디오 게임 데이터(interactive video game data)와 같은) 아날로그 또는 디지털 데이터를 수신한다. TX 처리 회 로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는(outgoing) 기저 대역 데이터를 인코딩, 다중 화 및/또는 디지털화한다. RF 송수신기(210a-210n)는 TX 처리 회로로부터 나가는 처리된 기저 대역 또는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나(205a-205n)를 통해 송신되는 RF 신호로 상향 변환한다. 제어부/프로세서는 gNB의 전체 동작을 제어하는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있다. 예를 들어, 제어부/프로세서는 잘 알려진 원리에 따라 RF 송수신기(210a-210n), RX 처리 회로 및 TX 처리 회로에 의해 순방향 채널 신호(forward channel signal)의 수신 및 역방향 채널 신호 (reverse channel signal)의 송신을 제어할 수 있다. 제어부/프로세서는 더욱 첨단 무선 통신 기능과 같은 부가적인 기능을 또한 지원할 수 있다. 예를 들어, 제어부/프로세서는 다수의 안테나(205a-205n)로부터의 나가는 신호가 원하는 방향으로 나가는 신호를 효과적으로 조종(steering)하도록 상이하게 가중되는 빔포밍 또 는 방향성 라우팅 동작(directional routing operation)을 지원할 수 있다. 다양한 다른 기능 중 임의의 기능은 제어부/프로세서에 의해 gNB에서 지원될 수 있다. 제어부/프로세서는 또한 OS와 같은 메모리에 상주하는 프로그램 및 다른 프로세스를 실행할 수 있다. 제어부/프로세서는 실행 프로세스에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 제어부/프로세서는 또한 백홀 또는 네트워크 인터페이스에 결합된다. 백홀 또는 네트워크 인터페이스 는 gNB가 백홀 연결(backhaul connection) 또는 네트워크를 통해 다른 장치 또는 시스템과 통신할 수 있게 한다. 인터페이스는 임의의 적절한 유선 또는 무선 연결을 통한 통신을 지원할 수 있다. 예를 들 어, gNB가(5G, LTE 또는 LTE-A를 지원하는 것과 같은) 셀룰러 통신 시스템(cellular communication system)의 부분으로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 백홀 연결을 통해 다른 gNB와 통신할 수 있게 한다. gNB가 액세스 포인트로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 로컬 영역 네트워크(local area network) 또는 유선 또는 무선 연결을 통해(인터넷과 같은) 더 큰 네트워크로 통신할 수 있게 한다. 인터페이스는 이더넷(Ethernet) 또는 RF 송수신기와 같은 유선 또는 무선 연결을 통 한 통신을 지원하는 임의의 적절한 구조를 포함한다. 메모리는 제어부/프로세서에 결합된다. 메모리의 부분은 RAM을 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리(Flash memory) 또는 다른 ROM을 포함할 수 있다. 도 2는 gNB의 일례를 도시하지만, 도 2에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, gNB는 도 2에 도시된 임의의 수의 각각의 구성 요소를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페 이스를 포함할 수 있고, 제어부/프로세서는 상이한 네트워크 어드레스(network address) 사이에서 데이터를 라우팅하는 라우팅 기능(routing function)을 지원할 수 있다. 다른 특정 예로서, TX 처리 회로의 단일 인스턴스(instance) 및 RX 처리 회로의 단일 인스턴스를 포함하는 것으로 도시되어 있지만, gNB(10 2)는(RF 송수신기 당 하나와 같은) 각각의 다수의 인스턴스를 포함할 수 있다. 또한, 도 2의 다양한 구성 요소 는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 3에 도시된 UE의 실시예는 예시만을 위 한 것이며, 도 1의 UE(111-115)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE는 다양한 구성을 가지며, 도 3은 본 개시의 범위를 UE의 임의의 특정 구현으로 제한하지 않는다. 도 3에 도시된 바와 같이, UE는 안테나, 무선 주파수(radio frequency; RF) 송수신기, TX 처리 회로, 마이크로폰 및 수신(RX) 처리 회로를 포함한다. UE는 또한 스피커, 제어부/프 로세서, 입출력(input/output, I/O) 인터페이스(interface; IF), 터치스크린(touchscreen), 디 스플레이 및 메모리를 포함한다. 메모리는 운영 체제(operating system, OS) 및 하나 이 상의 애플리케이션을 포함한다. RF 송수신기는, 안테나로부터, 네트워크의 gNB에 의해 송신된 들어오는 RF 신호를 수신한다. RF 송수신기는 중간 주파수(intermediate frequency; IF) 또는 기저 대역 신호를 생성하기 위해 들어오는 RF 신호를 하향 변환한다. IF 또는 기저 대역 신호는 기저 대역 또는 IF 신호를 필터링, 디코딩 및/또는 디지털화 함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회로는 처리된 기저 대역 신호를 (음성 데이터에 대해서와 같은) 스피커 또는 (웹 브라우징 데이터(web browsing data)에 대해 서와 같은) 추가의 처리를 위한 제어부/프로세서로 송신한다. TX 처리 회로는 마이크로폰으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 제어부/프로세 서로부터 (웹 데이터, 이메일 또는 대화형 비디오 게임 데이터와 같은) 다른 나가는 기저 대역 데이터를 수신한다. TX 처리 회로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는 기저 대역 데이터를 인 코딩, 다중화 및/또는 디지털화한다. RF 송수신기는 TX 처리 회로로부터 나가는 처리된 기저 대역 또 는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 제어부/프로세서는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있고, UE의 전체 동작을 제어하기 위해 메모리에 저장된 OS를 실행할 수 있다. 예를 들어, 제어부/프로세서는 잘 알려진 원리에 따라 RF 송수신기, RX 처리 회로 및 TX 처리 회로에 의해 순방향 채널 신호의 수신 및 역방향 채널 신호의 송신을 제어할 수 있다. 일부 실시예에서, 제어부/프로세서는 적어도 하나의 마이크로 프로세서 또는 마이크로 제어부를 포함한다. 제어부/프로세서는 또한 업링크 채널 상에서 CSI 보고를 위한 프로세스와 같이 메모리에 상주하는 다 른 프로세스 및 프로그램을 실행할 수 있다. 제어부/프로세서는 실행 프로세스(executing process)에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 일부 실시예에서, 제어부/프로세서는 OS에 기초하거나 gNB 또는 오퍼레이터로부터 수신된 신호에 응답하여 애플리케이션을 실행하도록 구 성된다. 제어부/프로세서는 또한 랩톱 컴퓨터 및 핸드헬드 컴퓨터(handheld computer)와 같은 다른 장치에 연결하는 능력을 UE에 제공하는 I/O 인터페이스에 결합된다. I/O 인터페이스는 이러한 액세서리 (accessory)와 제어부/프로세서 사이의 통신 경로(communication path)이다. 제어부/프로세서는 또한 터치스크린 및 디스플레이에 결합된다. UE의 오퍼레이터는 터치스 크린을 이용하여 데이터를 UE에 입력할 수 있다. 디스플레이는 액정 디스플레이(liquid crystal display), 발광 다이오드 디스플레이(light emitting diode display), 또는 웹 사이트(web site)로부터와 같이 텍스트 및/또는 적어도 제한된 그래픽을 렌더링(rendering)할 수 있는 다른 디스플레이일 수 있다. 메모리는 제어부/프로세서에 결합된다. 메모리의 일부는 랜덤 액세스 메모리(random access memory; RAM)를 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리 또는 다른 판독 전용 메모리(read- only memory; ROM)를 포함할 수 있다. 도 3은 UE의 일례를 도시하지만, 도 3에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 도 3의 다양한 구성 요소는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 특정 예로서, 제어부/프로세서는 하나 이상의 중앙 처리 유닛(central processing unit; CPU) 및 하나 이상의 그래픽 처리 유닛(graphics processing unit; GPU)과 같은 다수의 프로세서로 분할될 수 있다. 또한, 도 3은 이동 전화 또는 스마트 폰으로서 설정된 UE를 도시하지만, UE는 다른 타입의 이동 또는 고정장치로서 동작하도록 설정될 수 있다. 본 개시는 일반적으로 무선 통신 시스템에 관한 것으로서, 보다 구체적으로는 기지국과 통신하는 사용자 장치 (UE)에 대한 전력 소비의 감소 및 이중 연결부(dual connectivity)와의 동작을 위한 물리적 다운링크 제어 채널 (physical downlink control channel; PDCCH)의 UE로의 송신 및 UE로부터의 수신에 관한 것이다. 통신 시스템 은 기지국 또는 하나 이상의 송신 지점으로부터 UE로의 송신을 지칭하는 다운링크(DL) 및 UE로부터 기지국 또는 하나 이상의 수신 지점으로의 송신을 지칭하는 업링크(UL)를 포함한다. 4G 통신 시스템의 상용화 이후 증가된 무선 데이터 트래픽에 대한 요구를 충족시키기 위해, 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 행해졌다. 따라서, 5G 또는 pre-5G 통신 시스템은 또한 \"4G 네트워 크 이후(beyond 4G network)\"통신 시스템 또는 \"LTE 시스템 이후(post LTE system)\"시스템이라 불리어지고 있 다. 5G 통신 시스템은 더욱 고주파(mmWave) 대역, 즉 60 GHz 대역에서 구현되어 더 높은 데이터 속도를 달성하 는 것으로 고려된다. 무선파의 전파 손실을 감소시키고, 송신 거리를 증가시키기 위해, 빔포밍, 대량 MIMO(multiple-input multiple-output), FD-MIMO(full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍, 대규모 안테나 기술 등은 5G 통신 시스템에서 논의된다. 또한, 5G 통신 시스템에서, 첨단 소형 셀, 클라우드 RAN(radio access network), 초 고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백 홀, 이동 네트워크, 협력 통신, CoMP(coordinated multi-point), 수신단 간섭 제거 등을 기반으로 시스템 네트 워크 개선을 위한 개발이 진행되고 있다. 셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛은 슬롯으로서 지칭되며, 하나 이상의 심볼을 포함할 수 있다. 심볼은 또한 부가적인 시간 유닛의 역할을 할 수 있다. 주파수(또는 대역폭(BW)) 유닛은 자원 블록 (resource block; RB)으로서 지칭된다. 하나의 RB는 다수의 부반송파(sub-carrier; SC)를 포함한다. 예를 들어, 슬롯은 14개의 심볼을 포함할 수 있고, 1 밀리초 또는 0.5 밀리초의 지속 시간을 가질 수 있으며, RB는 180kHz 또는 360kHz의 BW를 가질 수 있으며, 각각 15kHz 또는 30kHz의 다른 SC 간 간격(inter-SC spacing)을 갖는 12개의 SC를 포함할 수 있다. DL 신호는 정보 콘텐츠를 반송하는 데이터 신호, DL 제어 정보(DL control information, DCI) 포맷을 반송하는 제어 신호, 및 파일럿 신호(pilot signal)로서도 알려진 기준 신호(reference signal; RS)를 포함한다. gNB는 각각의 물리적 DL 공유 채널(physical DL shared channel; PDSCH) 또는 물리적 DL 제어 채널(physical DL control channel; PDCCH)을 통해 데이터 정보(예를 들어, 전송 블록) 또는 DCI 포맷을 송신할 수 있다. gNB는 채널 상태 정보 RS(CSI-RS) 또는 복조 RS(demodulation RS; DMRS)를 포함하는 다수의 RS 타입 중 하나 이상을 송신할 수 있다. CSI-RS는 UE가 채널 상태 정보(CSI)를 측정하거나 이동성 지원과 관련된 측정과 같은 다른 측 정을 수행하기 위한 것이다. DMRS는 각각의 PDCCH 또는 PDSCH의 BW에서만 송신될 수 있으며, UE는 DMRS를 사용 하여 데이터 또는 제어 정보를 복조할 수 있다. UL 신호는 또한 정보 콘텐츠를 반송하는 데이터 신호, UL 제어 정보(UCI)를 반송하는 제어 신호 및 RS를 포함한 다. UE는 각각의 물리적 UL 공유 채널(physical UL shared channel; PUSCH) 또는 물리적 UL 제어 채널 (physical UL control channel; PUCCH)을 통해 데이터 정보(예를 들어, 전송 블록) 또는 UCI를 송신한다. UE가 데이터 정보 및 UCI를 동시에 송신할 때, UE는 PUSCH에서 모두 다중화하거나 각각의 PUSCH 및 PUCCH에서 별개로 송신할 수 있다. UCI는 UE에 의한 데이터 전송 블록(TB)의 올바르거나 올바르지 않은 검출(correct or incorrect detection)을 나타내는 HARQ-ACK(hybrid automatic repeat request acknowledgement) 정보, UE가 UE의 버퍼 내에 데이터를 갖는지를 나타내는 스케줄링 요청(scheduling request, SR), 및 gNB가 UE로의 PDSCH 또는 PDCCH 송신을 위한 링크 적응(link adaptation)을 수행하기 위해 적절한 파라미터를 선택할 수 있게 하는 CSI 보고서(report)를 포함한다. UE로부터의 CSI 보고서는 UE가 10%와 같은 미리 결정된 블록 오류율(block error rate; BLER)을 가진 데이터 TB를 검출하기 위한 변조 및 코딩 방식(modulation and coding scheme; MCS), UE로의 시그널링을 프리코딩하는 방법을 gNB에 알리는 프리코딩 매트릭스 지시자(precoding matrix indicator; PMI), 및 PDSCH에 대한 송신 랭 크를 나타내는 랭크 지시자(rank Indicator; RI)를 gNB에 알리는 채널 품질 지시자(channel quality indicator; CQI)를 포함할 수 있다. UL RS는 DMRS 및 사운딩 RS(sounding RS; SRS)를 포함한다. DMRS는 각각의 PUSCH 또는 PUCCH 전송의 BW에서만 송신된다. gNB는 DMRS를 사용하여 각각의 PUSCH 또는 PUCCH에서 정보를 복조 할 수 있다. SRS는 UE에 의해 송신되어, UL CSI를 gNB에 제공하고, TDD 또는 유연한 듀플렉스 시스템의 경우, 또한 DL 송신을 위한 PMI를 제공한다. UL DMRS 또는 SRS 송신은 예를 들어 ZC(Zadoff-Chu) 시퀀스 또는 일반적 으로 CAZAC 시퀀스의 송신을 기반으로 할 수 있다.DL 송신 및 UL 송신은 DFT-확산-OFDM으로서 알려진 DFT 프리코딩을 사용하는 변형(variant)을 포함하는 직교 주 파수 분할 다중화(orthogonal frequency division multiplexing; OFDM) 파형을 기반으로 할 수 있다. 도 4는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한다. 도 4에 도시된 송신 기 구조의 실시예는 단지 예시를 위한 것이다. 도 4에 도시된 하나 이상의 구성 요소는 언급된 기능을 수 행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어 를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사 용된다. DCI 비트 또는 데이터 비트와 같은 정보 비트는 인코더에 의해 인코딩되고, 레이트 매처(rate matcher)에 의해 할당된 시간/주파수 자원에 레이트 매칭되며, 변조기에 의해 변조된다. 후속하여, 변조된 인코딩된 심볼 및 DMRS 또는 CSI-RS는 SC 매핑 유닛에 의해 SC에 매핑되고, 역 고속 푸 리에 변환(inverse fast Fourier transform; IFFT)은 필터에 의해 수행되고, 순환 프리픽스(cyclic prefix; CP)는 CP 삽입 유닛에 의해 부가되며, 생성된 신호는 필터에 의해 필터링되고 무선 주파수 (radio frequency; RF) 유닛에 의해 송신된다. 도 5는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한다. 도 5에 도시된 수신 기 구조의 실시예는 단지 예시를 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소는 언급된 기능을 수 행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어 를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사 용된다. 수신 신호는 필터에 의해 필터링되고, CP 제거 유닛은 CP를 제거하고, 필터는 고속 푸리에 변환(fast Fourier transform; FFT)을 적용하고, SC 디매핑(de-mapping) 유닛은 BW 선택기 유닛에 의해 선택된 SC를 디매핑하고, 수신된 심볼은 채널 추정기 및 복조기 유닛에 의해 복조되고, 레이트 디매 처(rate de-matcher)는 레이트 매칭을 복원하며, 디코더는 생성된 비트(resulting bit)를 디코딩하 여 정보 비트를 제공한다. UE는 일반적으로 슬롯에서 다수의 후보 DCI 포맷을 디코딩하기 위해 각각의 잠재적 PDCCH 송신에 대해 다수의 후보 위치를 모니터링한다. PDCCH 후보를 모니터링하는 것은 UE가 수신하도록 구성되는 DCI 포맷에 따라 PDCCH 후보를 수신하고 디코딩하는 것을 의미한다. DCI 포맷은 UE가 DCI 포맷의 올바른 검출(correct detection)을 확 인하기 위한 CRC(cyclic redundancy check) 비트를 포함한다. DCI 포맷 타입은 CRC 비트를 스크램블링 (scrambling)하는 무선 네트워크 임시 식별자(radio network temporary identifier; RNTI)에 의해 식별된다. PDSCH 또는 PUSCH를 단일 UE로 스케줄링하는 DCI 포맷의 경우, RNTI는 C-RNTI(cell RNTI)일 수 있으며, UE 식 별자의 역할을 한다. 시스템 정보(system information; SI)를 반송하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 SI-RNTI일 수 있다. RAR(random-access response)을 제공하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 RA-RNTI일 수 있다. UE가 서빙 gNB와의 무선 자원 제어(RRC) 연결을 설정하기 전에 PDSCH 또는 PUSCH를 단일 UE로 스케줄 링하는 DCI 포맷의 경우, RNTI는 TC-RNTI(temporary C-RNTI)일 수 있다. TPC 명령을 UE의 그룹에 제공하는 DCI 포맷의 경우, RNTI는 TPC-PUSCH-RNTI 또는 TPC-PUCCH-RNTI일 수 있다. 각각의 RNTI 타입은 RRC 시그널링과 같 은 상위 계층 시그널링을 통해 UE에 설정될 수 있다. UE로의 PDSCH 송신을 스케줄링하는 DCI 포맷은 또한 DL DCI 포맷 또는 DL 할당으로서 지칭되지만, UE로부터 PUSCH 송신을 스케줄링하는 DCI 포맷은 또한 UL DCI 포맷 또는 UL 승인(grant)으로서 지칭된다. PDCCH 송신은 물리적 RB(physical RB; PRB)의 세트 내에 있을 수 있다. gNB는 PDCCH 수신을 위해 제어 자원 세 트라고도 하는 하나 이상의 PRB의 세트를 UE에 설정할 수 있다. PDCCH 송신은 제어 자원 세트에 포함되는 제어 채널 요소(control channel element; CCE)에 있을 수 있다. UE는 PDSCH 수신 또는 PUSCH 송신을 스케줄링하기 위한 UE 특정 RRC 시그널링에 의해 UE에 설정되는 C-RNTI와 같은 RNTI에 의해 스크램블링된 CRC를 갖는 DCI 포 맷을 가진 PDCCH 후보에 대한 USS(UE-specific search space)와 같은 검색 공간, 및 다른 RNTI에 의해 스크램 블링된 CRC를 갖는 DCI 포맷을 가진 PDCCH 후보에 대한 공통 검색 공간(CSS)을 기반으로 PDCCH 수신을 위한 CCE 를 결정한다. UE로의 PDCCH 송신을 위해 사용될 수 있는 CCE의 세트는 PDCCH 후보 위치를 정의한다. 제어 자원 세트의 속성(property)은 PDCCH 수신을 위한 DMRS 안테나 포트의 quasi co-location 정보를 제공하는 TCI(transmission configuration indication) 상태이다.도 6은 본 개시의 실시예에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한다. 도 6에 도시된 인코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 6에 도시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않 고 사용된다. gNB는 각각의 PDCCH에서 각각의 DCI 포맷을 별개로 인코딩하고 송신한다. RNTI는 UE가 DCI 포맷을 식별할 수 있 도록 하기 위해 DCI 포맷 코드워드의 CRC를 마스킹(masking)한다. 예를 들어, CRC 및 RNTI는 예를 들어 16 비트 또는 24 비트를 포함할 수 있다. (코딩되지 않은) DCI 포맷 비트의 CRC는 CRC 계산 유닛을 사용하여 결정되고, CRC는 CRC 비트와 RNTI 비트 사이에서 배타적 OR(exclusive OR; XOR) 연산 유닛을 사용하 여 마스킹된다. XOR 연산은 XOR(0,0)=0, XOR(0,1)=1, XOR(1,0)=1, XOR(1,1)=0으로서 정의된다. 마스킹된 CRC 비트는 CRC 추가 유닛을 사용하여 DCI 포맷 정보 비트에 추가된다. 인코더는 채널 코딩(예컨대, 테일 -바이팅 컨볼루션 코딩(tail-biting convolutional coding) 또는 폴라 코딩(polar coding)을 수행하고 나서, 레이트 매처에 의해 할당된 자원에 대한 레이트 매칭을 수행한다. 인터리빙 및 변조 유닛(interleaving and modulation unit)은 QPSK와 같은 인터리빙 및 변조를 적용하고, 출력 제어 신호는 송신된다. 도 7은 본 개시의 실시예에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시한다. 도 7에 도시된 디코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 7에 도시된 하나 이상 의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언 급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 수신된 제어 신호는 복조기와 디인터리버(de-interleaver)에 의해 복조되고 디인터리빙(de- interleaving)된다. gNB 송신기에서 적용된 레이트 매칭은 레이트 매처에 의해 복원되고, 생성된 비트는 디코더에 의해 디코딩된다. 디코딩 후, CRC 추출기는 CRC 비트를 추출하고, DCI 포맷 정보 비트(76 0)를 제공한다. DCI 포맷 정보 비트는 RNTI(적용 가능한 경우)과 함께 XOR 연산에 의해 디마스킹된다 . CRC 검사는 유닛에 의해 수행된다. CRC 검사가 성공적일 때(체크섬(check-sum)이 0임), DCI 포맷 정보 비트는 유효한 것으로 간주된다. CRC 검사가 성공적이지 않을 때, DCI 포맷 정보 비트는 유효하지 않은 것으로 간주된다. 전통적으로, 셀룰러 통신 네트워크는 모바일 사용자 장치(UE)와 고정 통신 인프라 구성 요소(예를 들어, 기지국 (BS) 또는 액세스 포인트(AP)) 사이에 무선 통신 링크를 설정하도록 설계되었다. 그러나, 무선 네트워크는 또한 고정 인프라 구성 요소를 필요로 하지 않고 D2D(device-to-device) 통신 링크만을 활용함으로써 구현될 수 있다. 이러한 타입의 네트워크는 일반적으로 \"애드혹(ad-hoc)\" 네트워크로서 지칭된다. 하이브리드 통신 네트워크는 고정 인프라 구성 요소와 다른 D2D 가능한 장치(D2D-enabled device)에 모두 연결 되는 장치를 지원할 수 있다. 스마트 폰과 같은 UE는 D2D 네트워크 용으로 구상될 수 있지만, 차량 통신은 또한 차량이 다른 차량 또는 다른 인프라 또는 UE와 제어 또는 데이터 정보를 교환하는 통신 프로토콜에 의해 지원될 수 있다. 이러한 네트워크는 V2X(vehicle-to-everything) 네트워크로서 지칭된다. 다수의 타입의 통신 링크는 네트워크에서 V2X를 지원하는 노드에 의해 지원될 수 있으며, 동일하거나 상이한 프로토콜 및 시스템을 활용할 수 있다. 도 8은 본 개시의 실시예에 따른 차량 중심 통신 네트워크의 예시적인 유스 케이스를 도시한다. 도 8에 도 시된 차량 중심 통신 네트워크의 유스 케이스의 실시예는 단지 예시를 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 8은 본 개시의 예시적인 실시예에 따른 차량 중심 통신 네트워크의 예시적인 유스 케이스를 도시한다. V2X(vehicle-to-everything)라고 하는 차량 통신은 다음의 3가지 상이한 타입: 1) V2V(vehicle-to-vehicle) 통 신; 2) V2I(vehicle-to-infrastructure) 통신; 및 3) V2P(vehicle-to-pedestrian) 통신을 포함한다. 이러한 3 가지 타입의 V2X는 \"협력 인식(co-operative awareness)\"을 사용하여, 최종 사용자에게 보다 지능적인 서비스를 제공할 수 있다. 이것은 차량, 도로변 인프라 및 보행자와 같은 운송 엔티티(transport entity)가 지역 환경에 대한 지식(예를 들어, 근접한 다른 차량 또는 센서 장치로부터 수신된 정보)을 수집하여 협력 충돌 경고(cooperative collision warning) 또는 자율 주행(autonomous driving)과 같은 더 지능적인 서비스를 제공하기 위해 해당 지식을 처리하고 공유할 수 있음을 의미한다. V2V의 차량 간 직접 통신은 사이드링크(SL) 인터페이스 를 기반으로 하며, SL은 동기화, 검색 및 통신을 위한 UE 간(UE to UE) 인터페이스이다. 도 9는 본 개시의 실시예에 따른 슬롯에서 SS/PBCH 블록의 예시적인 매핑 패턴을 도시한다. 도 9에 도시된 슬롯에서 SS/PBCH 블록의 매핑 패턴의 실시예는 단지 예시를 위한 것이다. 도 9에 도시된 하나 이상의 구 성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기 능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. NR(new radio) Rel-15에서, SS/PBCH 블록은 네트워크 구현까지 빔 스위핑(beam-sweeping) 방식으로 송신될 수 있으며, SS/PBCH 블록을 송신하기 위한 다중 후보 위치는 하프 프레임의 유닛 내에서 미리 정의된다. 6GHz 미만 에 대한 기준 SCS로서는 15kHz, 6GHz 이상에 대한 기준 SCS로서는 60kHz에 대해 1개의 슬롯에 대한 SS/PBCH 블 록의 매핑 패턴은 각각 도 9의 901 및 902에 예시되어 있다. 30kHz SS SCS에 대해 2가지 매핑 패턴이 설계되었 으며: 패턴 1은 비LTE-NR 공존 대역에 활용되며, 패턴 2는 LTE-NR 공존 대역에 활용된다. L_SSB로서 표시되는 SS/PBCH 블록의 최대 수는 반송파 주파수 범위에 기초하여 결정된다: 반송파 주파수 범위 0GHz 내지 3GHz의 경우, L_SSB는 4이고; 반송파 주파수 범위 3GHz 내지 6GHz의 경우, L_SSB는 8이며; 반송 주 파수 범위 6GHz 내지 52.6GHz의 경우, L_SSB는 64이다. SS SCS 및 L_SSB의 각각의 조합에 대해 SS/PBCH 블록의 후보 위치를 포함하는 하프 프레임 유닛 내의 슬롯의 결정은 도 10에 예시되어 있다. 도 10은 본 개시의 실시예에 따른 하프 프레임에서의 SS/PBCH 블록의 예시적인 매핑 패턴을 도시한다. 도 10에 도시된 하프 프레임에서의 SS/PBCH 블록의 매핑 패턴의 실시예는 단지 예시를 위한 것이다. 도 10에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다 른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 초기 셀 선택에서, UE는 디폴트(default) SS 버스트 세트 주기를 20ms로서 가정하고, 비독립형 NR 셀을 검출하 기 위해, 네트워크는 주파수 반송파 당 하나의 SS 버스트 세트 주기 정보를 UE에 제공하고, 가능하다면 측정 타 이밍/지속 시간을 도출하기 위한 정보를 제공한다. NR V2X에서, NR 사이드링크 상의 동기화 신호는 다운링크 상의 동기화 신호를 기준선(baseline)으로서 사용할 수 있으며, V2X에 대한 독점적 요구 사항을 해결하기 위한 잠재적인 향상(enhancement) 및/또는 수정이 지원될 수 있다. 본 개시는 사이드링크 SS/PBCH 블록(sidelink SS/PBCH block; S-SSB)의 송신 설계에 초점을 맞춘다. 본 개시는 사이드링크 SS/PBCH 블록(S-SSB)의 송신의 설계에 초점을 맞추며, 본 개시에서는 다음의 구성 요소: 송신 패턴; 송신 패턴의 구성; S-SSB의 송신에서의 QCL 가정; SCS에 대해 확장 가능한 송신; 및 S-SSB에서의 타 이밍 결정이 상세히 설명된다. 일 실시예에서, 사이드링크 동기화 신호 및 물리적 브로드캐스트 채널 블록(sidelink synchronization signals and physical broadcast channel block; S-SSB)의 송신은 주기적이며, 여기서 주기는 P_SSB(예를 들어, P_SSB=160ms)로서 고정될 수 있으며, S-SSB의 송신은 이 주기와 동일한 지속 시간을 가진 S-SSB 기간 내에서 이 루어진다. S-SSB 기간(예를 들어, P_SSB) 내에서, 송신된 S-SSB의 수는 미리 정의된 값의 세트 내에서 (사전) 설정 가능할 수 있으며, 여기서 최대 (사전) 설정 가능한 값은 S-SSB의 지원된 부반송파 간격(subcarrier spacing; SCS) 및 반송파 주파수 범위(frequency range; FR) 마다 고정된다. 본 개시에서는 주어진 SCS 및 주 어진 FR에 대한 (사전) 설정 가능한 S-SSB의 최대 수를 M_SSB로서 나타내고, 송신된 S-SSB의 (사전) 설정된 수 를 N_SSB로서 나타내며, 여기서 N_SSB≤M_SSB이고, M_SSB는 N_SSB로 나눌 수 있다(즉, M_SSB mod N_SSB=0). 본 개시에서 S-SSB의 송신 패턴에 대한 예 및/또는 실시예 중 적어도 하나가 지원될 수 있고, S-SSB의 다수의 송신 패턴이 지원되는 경우 송신 패턴은 (사전) 설정 가능할 수 있다. 일 예에서, S-SSB의 N_SSB 수의 송신은 시간 도메인에서 연속적이며, 예를 들어 S-SSB의 송신은 시간 도메인에 서 N_SSB 연속 슬롯을 점유한다. 도 11은 본 개시의 실시예에 따른 S-SSB에 대한 예시적인 송신 패턴을 도시한다. 도 11에 도시된 S- SSB에 대한 송신 패턴의 실시예는 단지 예시를 위한 것이다. 도 11에 도시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗 어나지 않고 사용된다. 일 실시예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨)은 고정될 수 있다. 예를 들어, 오프셋은 0 슬롯으로서 고정됨으로써, 사이드링크 UE는 항상 N_SSB S-SSB의 버스트의 송신이 기간의 제1 슬롯으로부터 시작한다고 가정한다. 다른 실시예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨)은 설정 가능하거나 사전 설정될 수 있다. 일 예의 경우, 오프셋의 (사전) 설정은 송신된 S- SSB 수의 (사전) 설정과 연관된다. 다른 예의 경우, 오프셋의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다 른 예의 경우, 오프셋의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로드의 조합에 의해 나타내어진다. 다른 실시예에서, S-SSB의 N_SSB 수의 송신은 동일한 간격으로 S-SSB 기간 내에서 시간 도메인에서 균등하게 분 산되며, 여기서 각각의 S-SSB는 별개의 송신 버스트를 가지며, 2개의 인접한 S-SSB를 포함하는 슬롯 사이의 거 리는 D_SSB이며, 이는 슬롯의 유닛이고, N_SSB > 1일 때에만 적용 가능하다. 일 예에서, D_SSB는 1≤D_SSB≤P_SSB/N_SSB로부터의 값으로 고정된다. 다른 예에서, D_SSB는 설정 가능하거나 사전 설정된다. 예를 들어, 하나의 값은 1≤D_SSB≤P_SSB/N_SSB로부터 (사전) 설정된다. 일 예에서, UE는 S-SSB 기간 내의 S-SSB가 슬롯 O_SSB+I_SSB*D_SSB에서 송신된다고 가정하며, 여기서 I_SSB는 기간 내의 S-SSB의 설정된 수 N_SSB 내의 S-SSB의 인덱스이며, 0≤I_SSB≤N_SSB-1이다. 도 12는 본 개시의 실시예에 따른 S-SSB에 대한 다른 예시적인 송신 패턴을 도시한다. 도 12에 도시된 S- SSB에 대한 송신 패턴의 실시예는 단지 예시를 위한 것이다. 도 12에 도시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하 기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗 어나지 않고 사용된다. 일 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로 서 표시됨)은 고정될 수 있다. 예를 들어, 오프셋은 0 슬롯으로서 고정됨으로써, 사이드링크 UE는 항상 N_SSB S-SSB의 버스트의 송신이 S-SSB 주기의 제1 슬롯으로부터 시작한다고 가정한다. 다른 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB 로서 표시됨)은 설정 가능하거나 사전 설정될 수 있다. 오프셋은 기간 내의 제1 S-SSB를 포함하는 슬롯과 기간 내의 제1 슬롯 간의 슬롯 오프셋을 나타내며, 여기서 기간 내의 제1 슬롯은 SFN/DFN이 SFN mod(P_SSB/10)=0을 만족하는 프레임의 제1 슬롯으로서 정의되며, 여기서 P_SSB는 ms의 단위를 갖는 S-SSB의 디폴트 주기이다. 일 예의 경우, 오프셋의 (사전) 설정은 송신된 S-SSB의 수의 (사전) 설정과 연관된다. 또 다른 예에서, 오프셋의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 오프셋의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로드의 조합에 의해 나타내어진다. 또 다른 예에서, O_SSB에 대한 값의 범위는 {0, ..., P_SSB/N_SSB-1}로서 결정될 수 있다. 또 다른 예에서, S-SSB의 N_SSB 수 내의 그룹의 송신은 S-SSB 기간 내의 시간 도메인에서 균일하게 분산되며, 여기서 (예를 들어, G_SSB의 그룹 크기를 갖는) S-SSB의 각각의 그룹은 별개의 송신 버스트를 가지며, 인접한 두 S-SSB 그룹의 송신의 시작 사이의 거리는 P_SSB/G_SSB이다. 또 다른 예에서, O_SSB에 대한 값의 범위는 {0, ..., P_SSB/G_SSB-1}로서 결정될 수 있다. 도 13은 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 13에 도시된 S-SSB에 대한 송신 패턴의 실시예는 단지 예시를 위한 것이다. 도 13에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행 하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로 서 표시됨)은 고정될 수 있다. 예를 들어, 오프셋은 0 슬롯으로서 고정됨으로써, 사이드링크 UE는 항상 N_SSBS-SSB의 버스트의 송신이 S-SSB 기간의 제1 슬롯으로부터 시작한다고 가정한다. 다른 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB 로서 표시됨)은 설정 가능하거나 사전 설정될 수 있다. 일 예의 경우, 오프셋의 (사전) 설정은 송신된 S-SSB 수 의 (사전) 설정과 연관된다. 다른 예의 경우, 오프셋의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 오프셋의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로드의 조합에 의해 나타내어진다. 또 다른 예에서, 그룹 크기(예를 들어, G_SSB)는 N_SSB로 나눌 수 있고, G_SSB의 값은 설정 가능하거나 사전 설 정될 수 있다. 일 예의 경우, 그룹 크기의 (사전) 설정은 송신된 S-SSB 수의 (사전) 설정과 연관된다. 다른 예 의 경우, 그룹 크기의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 그룹 크기의 설정은 PSBCH 의 DMRS 시퀀스와 PSBCH의 페이로드의 조합에 의해 나타내어진다. 또 다른 예에서, S-SSB의 N_SSB 수의 송신은 S-SSB 기간 내에서 윈도우(예를 들어, W_SSB로서 표시됨) 내에서 제한된다. 도 14는 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 14에 도시된 S-SSB에 대한 송신 패턴의 실시예는 단지 예시를 위한 것이다. 도 14에 예시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 설정된 특수 회로에서 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수 행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 윈도우(예를 들어, W_SSB로 서 표시됨)는 고정될 수 있다. 예를 들어, 이러한 윈도우는 고정된 윈도우 오프셋(예를 들어, 0 슬롯)과 고정된 윈도우 지속 시간(예를 들어, 10ms)을 갖는다. 다른 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 윈도우(예를 들어, W_SSB 로서 표시됨)의 지속 시간은 송신된 S-SSB의 수로 확장 가능할 수 있다. 예를 들어, 윈도우는 고정된 윈도우 오 프셋(예를 들어, 0 슬롯)과 송신된 S-SSB의 수에 대한 확장 가능한 윈도우 지속 시간을 갖는다(예를 들어, 송신 된 S-SSB의 수가 두 배가 되면, 윈도우 지속 시간도 두 배가 됨). 또 다른 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 윈도우(예를 들어, W_SSB로서 표시됨)의 지속 시간은 (사전) 설정 가능할 수 있다. 일 예의 경우, 윈도우의 지속 시간의 (사전) 설 정은 송신된 S-SSB 수의 (사전) 설정과 연관된다. 다른 예의 경우, 윈도우의 지속 시간의 설정은 PSBCH의 페이 로드에 나타내어진다. 또 다른 예의 경우, 윈도우의 지속 시간의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로 드의 조합에 의해 나타내어진다. 또 다른 예에서, 윈도우 내의 S-SSB의 송신은 (사전) 설정되고 비트맵에 의해 나타내어진다. 일 예의 경우, 비 트맵의 (사전) 설정은 송신된 S-SSB 수의 (사전) 설정과 연관된다. 다른 예의 경우, 비트맵의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 비트맵의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로드의 조 합에 의해 나타내어진다. 또 다른 예의 경우, 비트맵의 비트 폭은 S-SSB 송신을 위한 윈도우 내의 슬롯의 수와 같다. 또 다른 예에서, S-SSB의 N_SSB 수의 송신은 S-SSB 기간 내에서 적어도 하나의 윈도우 내에서 제한된다. 도 15는 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 15에 도시된 S-SSB 1500에 대한 송신 패턴의 실시예는 단지 예시를 위한 것이다. 도 15에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 설정된 특수 회로에서 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수 행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB 기간 내에서 S-SSB의 송신을 위한 윈도우의 수는 고정될 수 있다. 다른 예에서, S-SSB 기간(예를 들어, P_SSB로서 표시됨) 내에서 S-SSB의 송신을 위한 윈도우의 수는 (사전) 설 정 가능할 수 있다. 일 예의 경우, 윈도우의 수의 (사전) 설정은 송신된 S-SSB 수의 (사전) 설정과 연관된다. 다른 예의 경우, 윈도우의 수의 설정은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 윈도우의 수의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페이로드의 조합에 의해 나타내어진다. 또 다른 예에서, 윈도우 내의 S-SSB의 송신은 (사전) 설정되고 비트맵에 의해 나타내어진다. 일 예의 경우, 비 트맵의 (사전) 설정은 윈도우에서 송신된 S-SSB 수의 (사전) 설정과 연관된다. 다른 예의 경우, 비트맵의 설정 은 PSBCH의 페이로드에 나타내어진다. 또 다른 예의 경우, 비트맵의 설정은 PSBCH의 DMRS 시퀀스와 PSBCH의 페 이로드의 조합에 의해 나타내어진다. 또 다른 예의 경우, 비트맵의 비트 폭은 S-SSB의 송신을 위한 윈도우 내의 슬롯의 수와 같다. S-SSB의 송신을 위한 예시적인 (사전) 설정은 본 개시에서 다루는 실시예 및 예에 따른다. 일 예에서, S-SSB의 송신을 위한 (사전) 설정은 송신된 S-SSB의 수(예를 들어, N_SSB) 및 S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB)을 포함하며, 여기서 N_SSB는 G_SSB의 정수배이다. 예를 들어, N_SSB=2^n이고, G_SSB=2^g이며, 여기서 0≤g≤n이다. S-SSB 송신을 위한 기간(예를 들어, P_SSB)은 G_SSB 그룹으로 나눌 수 있 으며, 여기서 각각의 그룹은 P_SSB/G_SSB의 지속 시간을 가지며, 각각의 그룹에서 송신되는 N_SSB/G_SSB S- SSB가 있다. 일 예에서, S-SSB의 송신 위치는 상응하는 분할된 지속 시간 내에서 모든 그룹에 대해 동일하며, 예를 들어 분할된 지속 시간의 시점으로부터 연속적이다. 하나의 하위 예에서, G_SSB는 G_SSB=2^g 형식을 갖는 모든 값으로서 (사전) 설정될 수 있으며, 여기서 0≤g≤n 이다. 다른 하위 예에서, G_SSB는 G_SSB=2^g 형식을 갖는 하나의 값으로서 (사전) 설정될 수 있으며, 여기서 0 ≤g≤min(n,k)이고, k는 미리 정의된 값(예를 들어, k=2 또는 k=3)이다. 일 예에서, 그룹의 수(예를 들어, G_SSB)의 설정 가능성은 송신된 S-SSB의 주어진 수(예를 들어, N_SSB)에 대한 그룹(예를 들어, N_SSB/G_SSB)에 서의 S-SSB의 수의 설정 가능성과 동일하다. 도 16은 본 개시의 실시예에 따른 S-SSB 송신을 위한 예시적인 설정을 도시한다. 도 16에 도시된 S-SSB 송신을 위한 설정의 실시예는 단지 예시를 위한 것이다. 도 16에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위 한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. S-SSB에 대한 송신의 예시적인 (사전) 설정의 예시는 도 16에 도시되며, 여기서 그룹 수(예를 들어, G_SSB)는 1(도 16의 1603), 2(도 16의 1602) 및 4(도 16의 1601) 중 하나로서 (사전) 설정될 수 있으며, 송신된 S-SSB의 수(예를 들어, N_SSB)는 4로서 (사전) 설정될 수 있다. 다른 예에서, S-SSB의 송신을 위한 (사전) 설정은 송신된 S-SSB의 수(예를 들어, N_SSB), S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB), 및 S-SSB의 그룹 내의 오프셋(예를 들어, O_SSB)을 포함하며, 여기서 N_SSB는 G_SSB의 정수배이다. 예를 들어, N_SSB=2^n이고, G_SSB=2^g이며, 여기서 0≤g≤n이다. S-SSB 송신을 위한 기간 (예를 들어, P_SSB)은 G_SSB 그룹으로 나눌 수 있으며, 여기서 각각의 그룹은 P_SSB/G_SSB의 지속 시간을 가지 며, 오프셋 O_SSB을 가진 각각의 그룹에서 송신되는 N_SSB/G_SSB S-SSB가 있다. 일 예에서, S-SSB의 송신 위치 는 상응하는 분할된 지속 시간 내에서 모든 그룹에 대해 동일하며, 예를 들어 오프셋 O_SSB을 가진 분할된 지속 시간의 시점으로부터 연속적이다. 하나의 하위 예에서, G_SSB는 G_SSB=2^g 형식을 갖는 모든 값으로서 (사전) 설정될 수 있으며, 여기서 0≤g≤n이다. 다른 하위 예에서, G_SSB는 G_SSB=2^g 형식을 갖는 하나의 값으로서 (사전) 설정될 수 있으며, 여기서 0≤g≤ min(n,k)이고, k는 미리 정의된 값(예를 들어, k=2 또는 k=3)이다. 일 예에서, 그룹의 수(예를 들어, G_SSB)의 설정 가능성은 송신된 S-SSB의 주어진 수(예를 들어, N_SSB)에 대한 그룹(예를 들어, N_SSB/G_SSB)에서의 S-SSB 의 수의 설정 가능성과 동일하다. 도 17은 본 개시의 실시예에 따른 S-SSB 송신을 위한 다른 예시적인 설정을 도시한다. 도 17에 도시된 S- SSB 송신을 위한 설정의 실시예는 단지 예시를 위한 것이다. 도 17에 도시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하 기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗 어나지 않고 사용된다. S-SSB에 대한 송신의 예시적인 (사전) 설정의 예시는 도 17에 도시되며, 여기서 그룹 수(예를 들어, G_SSB)는 1(도 17의 1703), 2(도 17의 1702) 또는 4(도 17의 1701) 중 하나로서 (사전) 설정될 수 있으며, 송신된 S-SSB 의 수(예를 들어, N_SSB)는 4로서 (사전) 설정될 수 있다. 일 실시예에서, 상이한 S-SSB 기간 내의 S-SSB(예를 들어, S-SSB에서의 PSBCH의 SSS 및/또는 DMRS), 및 S-SSB 기간 내에서 동일한 상대 슬롯 인덱스(예를 들어, 프레임에서의 동일한 슬롯 인덱스 및 주기가 160ms인 경우 DFN/SFN의 동일한 제1, 제2, 제3 및 제4 LSB) 또는 동일한 S-SSB 인덱스(예를 들어, S-SSB 인덱스는 송신된 S-SSB의 수 내의 상대 인덱스로서 정의됨)를 가진 S-SSB는 QCL된다. 일 예에서, S-SSB 기간에 걸친 QCL 가정 외에, 동일한 S-SSB 기간 내의 S-SSB 중에서 추가의 QCL 가정이 있을 수 있다. 다음의 실시예 및/또는 실시예의 예 중 적어도 하나는 지원될 수 있고, 하나 이상의 실시예 및/또는 하나 이상의 예가 지원되는 경우 지원되는 실시예 및/또는 실시예의 예 중에서 (사전) 설정 가능할 수 있다. 일 실시예에서, 동일한 S-SSB 기간 내의 S-SSB 중에서 QCL 가정이 없을 수 있다. 다른 실시예에서, 동일한 S-SSB 기간 내의 S-SSB 중에서 고정된 QCL 가정이 있을 수 있다. 예를 들어, S-SSB의 송신 패턴에 관계없이 동일한 S-SSB 주기 내의 모든 S-SSB는 QCL된 것으로 가정된다. 또 다른 실시예에서, QCL 가정은 송신 패턴과 연관될 수 있다. 도 18은 단지 예를 위해 도 18에 도시된 S-SSB에 대한 송신의 (사전) 설정과 연관된 QCL 가정의 실시예에 따라 S-SSB에 대한 송신의 (사전) 설정과 연관된 예시적인 QCL 가정을 도시한 것이다. 도 18에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소 는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예 는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB의 송신이 S-SSB 기간 내에서 적어도 하나의 그룹(예를 들어, 적어도 하나의 송신 버스트)으로 분할될 때, 그룹 내의 S-SSB는 QCL된 것으로 가정된다(예를 들어, QCL 가정 패턴 1로서 표시됨). S-SSB에 대한 송신의 (사전) 설정과 연관된 예시적인 QCL 가정의 예시는 도 18의 1801에 도시되어 있으며, 여기서 송신된 S- SSB의 그룹의 수는 2(예를 들어, G_SSB=2)이고, 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이다. 일 예에서, S-SSB의 송신이 S-SSB 주기 내에서 적어도 하나의 그룹(예를 들어, 적어도 하나의 송신 버스트)으로 분할될 때, 그룹 내에서 동일한 상대 인덱스를 가진 상이한 그룹 내의 S-SSB는 QCL된 것으로 가정된다(예를 들 어, QCL 가정 패턴 2로서 표시됨). S-SSB에 대한 송신의 (사전) 설정과 연관된 예시적인 QCL 가정의 예시는 도 18의 1802에 도시되어 있으며, 여기서 송신된 S-SSB의 그룹의 수는 2(예를 들어, G_SSB=2)이고, 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이다. 또 다른 예에서, 상술한 2가지 예시적인 QCL 가정 중 하나의 인디케이션(indication), 예를 들어, QCL된 것으로 가정된 그룹 내의 S-SSB(예를 들어, 패턴 1) 또는 QCL된 것으로 가정된 그룹 내에서 동일한 상대 인덱스를 가진 상이한 그룹 내의 S-SSB(예를 들어, 패턴 2) 중 하나의 QCL 가정 패턴의 (사전) 설정이 존재한다. 예를 들어, 도 18의 1801(예를 들어, 패턴 1) 또는 1802(예를 들어, 패턴 2) 중 하나의 QCL 가정의 (사전) 설정이 존재하며, 여기서 송신된 S-SSB 그룹의 수는 2(예를 들어, G_SSB=2)이고, 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이다. 또 다른 예에서, QCL 가정은 S-SSB 기간, QCL 가정 패턴 1 또는 QCL 가정 패턴 2 내에서 QCL이 없는 가정(no QCL assumption) 중에서 (사전) 설정될 수 있다. 또 다른 예에서, QCL 가정은 예를 들어 지원되는 경우 가능한 (사전) 설정 가능한 송신 패턴과는 별개로 (사전) 설정 가능할 수 있다. 예를 들어, Q_SSB로서 표시되는 QCL 가정 도출(assumption derivation)에 대한 파라미터 가 (사전) 설정될 수 있으며, 여기서 Q_SSB는 N_SSB로 나눌 수 있다. 일 예의 경우, Q_SSB는 (사전) 설정되어, 송신된 S-SSB의 수(예를 들어, N_SSB)의 (사전) 설정에 연관될 수 있다. 다른 예의 경우, Q_SSB는 PSBCH의 페이 로드에 설정될 수 있다. 일 예에서, Q_SSB의 (사전) 설정 가능성은 주어진 N_SSB에 대한 N_SSB/Q_SSB의 (사전) 설정 가능성과 동일하다. 도 19는 본 개시의 실시예에 따른 송신된 S-SSB에 대한 예시적인 (사전) 설정 가능한 QCL 가정을 도시한 다. 도 19에 도시된 송신된 S-SSB에 대한 (사전) 설정 가능한 QCL 가정의 실시예는 단지 예시를 위한 것 이다. 도 19에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거 나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구 현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, 송신된 S-SSB의 N_SSB 수 내의 S-SSB의 상대 인덱스를 i_SSB(예를 들어, S-SSB 인덱스로서 정의됨) 로서 표시하며, 여기서 0≤i_SSB≤N_SSB-1이며, 그런 다음, S-SSB의 floor(i_SSB/Q_SSB)가 동일하면 송신된 S- SSB의 N_SSB 수 내의 S-SSB는 QCL된 것으로 가정되며, 여기서 \"floor(X)\"는 X보다 작거나 같은 가장 큰 정수로 서 동작하는 플로어(floor)이다. 이러한 예는 QCL 가정 패턴 1로서 표시될 수 있다. 송신된 S-SSB에 대한 예시 적인 (사전) 설정 가능한 QCL 가정의 예시는 도 19의 1901, 1902 및 1903에 도시되며, 여기서 송신된 S-SSB의수는 4(예를 들어, N_SSB=4)이고, (사전) 설정된 QCL 파라미터는 2(예를 들어, Q_SSB=2)이다. 일 예에서, N_SSB/G_SSB ≥ Q_SSB라는 추가의 제한이 있을 수 있다. 다른 예에서, 송신된 S-SSB의 N_SSB 수 내의 S-SSB의 상대 인덱스를 i_SSB(예를 들어, S-SSB 인덱스로서 정의됨)로서 표시하며, 여기서 0≤i_SSB≤N_SSB-1이며, 그런 다음, S-SSB의 i_SSB mod Q_SSB가 동일하면 송신 된 S-SSB의 N_SSB 수 내의 S-SSB는 QCL된 것으로 가정되며, 여기서 \"mod\"는 모듈로 연산(modulo operation)을 지칭한다. 이러한 예는 QCL 가정 패턴 2로서 표시될 수 있다. 송신된 S-SSB에 대한 예시적인 (사전) 설정 가능 한 QCL 가정의 예시는 도 19의 1904, 1905 및 1906에 도시되며, 여기서 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이고, (사전) 설정된 QCL 파라미터는 2(예를 들어, Q_SSB=2)이다. 일 예에서, G_SSB ≥ Q_SSB라는 추 가의 제한이 있을 수 있다. 또 다른 예에서, QCL 가정 패턴 1 또는 패턴 2의 (사전) 설정이 있을 수 있다. 또 다른 예에서, QCL 가정은 S-SSB 기간, QCL 가정 패턴 1 또는 QCL 가정 패턴 2 내에서 QCL이 없는 가정 중에 서 (사전) 설정될 수 있다. 또 다른 예에서, QCL 가정은 S-SSB의 송신을 위해 지원되는 윈도우와 연관될 수 있다. 도 20은 본 개시의 실시예에 따른 S-SSB의 송신을 위한 윈도우와 연관된 예시적인 QCL 가정을 도시한다. 도 20에 도시된 S-SSB의 송신을 위한 윈도우와 연관된 QCL 가정의 실시예는 단지 예시를 위한 것이다. 도 20에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB의 송신을 위한 동일한 윈도우 내의 S-SSB는 QCL된 것으로 가정된다. 이러한 예는 QCL 가정 패 턴 1로서 표시될 수 있다. 송신된 S-SSB에 대한 예시적인 (사전) 설정 가능한 QCL 가정의 예시는 도 20의 2001 에 도시되며, 여기서 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이고, S-SSB의 송신을 위한 윈도우의 수는 2이 다. 다른 예에서, S-SSB의 송신을 위한 윈도우 및 S-SSB의 송신을 위한 상이한 윈도우 내에서 동일한 상대 인덱스를 갖는 S-SSB는 QCL된 것으로 가정된다. 이러한 예는 QCL 가정 패턴 2로서 표시될 수 있다. 송신된 S-SSB에 대한 예시적인 (사전) 설정 가능한 QCL 가정의 예시는 도 20의 2002에 도시되며, 여기서 송신된 S-SSB의 수는 4(예를 들어, N_SSB=4)이고, S-SSB의 송신을 위한 윈도우의 수는 2이다. 또 다른 예에서, QCL 가정은 패턴 1 또는 패턴 2 사이에 (사전) 설정될 수 있다. 또 다른 예에서, QCL 가정은 S-SSB 기간, QCL 가정 패턴 1 또는 QCL 가정 패턴 2 내에서 QCL이 없는 가정 중에 서 (사전) 설정될 수 있다. 일 실시예에서, 지원된 상이한 SCS에 대한 S-SSB의 송신을 위한 시간 도메인 지속 시간은 동일하게 유지된다. 주파수 범위 1(frequency range 1; FR1)의 일 예의 경우, S-SSB를 포함하는 15kHz SCS에 대한 슬롯에 대한 시 간 도메인 지속 시간은 S-SSB를 포함하는 30kHz SCS에 대한 2개의 연속적인 슬롯, 및 S-SSB를 포함하는 60kHz SCS에 대한 4개의 연속적인 슬롯에 상응한다. FR2의 일 예의 경우, S-SSB를 포함하는 60kHz SCS에 대한 슬롯의 시간 도메인 지속 시간은 S-SSB를 포함하는 120kHz SCS에 대한 2개의 연속적인 슬롯에 상응한다. 도 21은 본 개시의 실시예에 따른 SCS에 대한 S-SSB의 예시적인 송신을 도시한다. 도 21에 도시된 SCS에 대한 S-SSB 송신의 실시예는 단지 예시를 위한 것이다. 도 21에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행 하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. SCS에 대한 예시적인 스케일링 송신(scaling transmission)의 예시는 도 21에 도시된다. 2101, 2102 및 2103은 이에 상응하여 15kHz, 30kHz 및 60kHz에 대한 1, 2 및 4개의 S-SSB의 송신을 나타내며, 여기서 모든 SCS에 대 한 송신은 동일한 시간 도메인 지속 시간을 점유한다. 2104, 2105 및 2106은 이에 상응하여 15kHz, 30kHz 및 60kHz에 대한 2, 4 및 8개의 S-SSB의 송신을 나타내며, 송신은 2개의 버스트(예를 들어, G_SSB=2)로 분할되고, 각각의 송신 버스트는 모든 SCS에 대해 동일한 시간 도메인 지속 시간을 점유한다. 2107, 2108 및 2109는 이에 상응하여 15kHz, 30kHz 및 60kHz에 대한 2, 4 및 8개의 S-SSB의 송신을 나타내며, 여기서 송신은 단일 버스트(예를 들어, G_SSB=1)를 가지며, 모든 SCS에 대한 송신은 동일한 시간 도메인 지속 시간을 점유한다. 일 실시예에서, 사이드링크 채널로부터 S-SSB를 수신하고, 동기화 신호를 검출하며, PSBCH의 페이로드를 디코딩 한 후, 사이드링크 UE는 S-SSB의 송신에 대한 (사전) 설정으로부터 동기화 소스의 타이밍 정보 및/또는 수신된 S-SSB에 의해 반송되는 정보(예를 들어, PSBCH의 동기화 신호 및/또는 DM-RS 및/또는 PSBCH의 페이로드)를 획득 할 수 있으며, 여기서 타이밍 정보는 프레임 타이밍, 슬롯 타이밍 또는 심볼 타이밍 중 적어도 하나를 포함한다. 일 예에서, 사이드링크 UE는 S-SSB의 송신에 대한 (사전) 설정으로부터 S-SSB의 송신을 위한 슬롯 오프셋(예를 들어, O_SSB로서 표시됨), S-SSB의 송신을 위한 슬롯 간격(예를 들어, D_SSB로서 표시됨), 및 S-SSB 기간 내의 송신된 S-SSB의 수(예를 들어, N_SSB로서 표시됨)의 정보를 획득한 다음, 수신된 S-SSB에서의 이러한 정보를 반 송하는 신호 및/또는 채널(예를 들어, 수신된 S-SSB의 PSBCH의 콘텐츠)로부터 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 DFN/SFN 내의 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)를 획득하며, 그런 다음 일 예의 경우, UE는 수신된 S-SSB의 인덱스(예를 들어, I_SSB로서 표 시됨)가 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)=O_SSB+D_SSB*i_SSB)를 만족한다고 가정하거나, 다른 예의 경 우, UE는 N_SSB>1인 경우 S-SSB의 인덱스(예를 들어, I_SSB로서 표시됨)를 I_SSB=((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)-O_SSB)/D_SSB로서 도출할 수 있고, N_SSB=1인 경우 I_SSB=0이다. P_SSB는 ms 단위(예를 들어, P_SSB=160ms)의 S-SSB의 디폴트 주기이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 일 예에서, UE는 S-SSB의 도출된 인덱스가 정수이고 0≤I_SSB≤N_SSB-1을 만족할 것으로 예상한다. 다른 예에서, UE는 S-SSB의 버스트가 P_SSB 지속 시간의 기간 내에 있을 것으로 예상하며, 예를 들어, O_SSB+D_SSB*(N_SSB- 1)≤P_SSB*2^u-1이다. 다른 예에서, 사이드링크 UE는 S-SSB의 송신에 대한 (사전) 설정으로부터 S-SSB의 송신을 위한 슬롯 오프셋(예 를 들어, O_SSB로서 표시됨), S-SSB의 송신을 위한 슬롯 간격(예를 들어, D_SSB로서 표시됨), 및 S-SSB 기간 내 의 송신된 S-SSB의 수(예를 들어, N_SSB로서 표시됨)의 정보를 획득한 다음, 수신된 S-SSB에서의 이러한 정보를 반송하는 신호 및/또는 채널(예를 들어, 수신된 S-SSB의 PSBCH의 콘텐츠)로부터 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 DFN/SFN 내의 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)를 획득하며, 그런 다음, UE는 S-SSB의 인덱스(예를 들어, I_SSB로서 표시됨)가 I_SSB=(K_SSB-O_SSB)/D_SSB로서 도출할 수 있으며, 여기서 K_SSB=((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)이며, P_SSB는 ms 단위(예를 들어, P_SSB=160ms)의 S-SSB의 디폴트 주기이고, 2^u는 15kHz와 비 교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. UE는 S-SSB의 도출된 인덱스가 정수이고 0≤I_SSB≤N_SSB-1을 만족할 것으로 예상한다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨), S-SSB의 송신을 위한 슬롯 간격(예를 들어, D_SSB로서 표시됨), N_SSB 송신된 S-SSB 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤i_SSB≤ N_SSB-1로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)=O_SSB+D_SSB*i_SSB를 만족한다고 가정하 며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨), S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S- SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원 이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=O_SSB를 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비 율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 일 예 에서, UE는 S-SSB의 버스트가 P_SSB 지속 시간의 기간 내에 있을 것으로 예상하며, 예를 들어, O_SSB+D_SSB *(N_SSB-1)≤P_SSB*2^u-1이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨), 송신된 S-SSB의 수(예를 들어, N_SSB로 서 표시됨), S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB로서 표시됨), N_SSB 송신된 S-SSB 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤i_SSB≤N_SSB-1로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보 를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=O_SSB+(i_SSB mod(N_SSB/G_SSB))를 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디폴 트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 S-SSB의 송신을 위한 오프셋(예를 들어, O_SSB로서 표시됨), 송신된 S-SSB의 수(예를 들어, N_SSB로 서 표시됨), S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB로서 표시됨), (N_SSB/G_SSB) 송신된 S-SSB의 그 룹 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤i_SSB≤N_SSB/G_SSB-1로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=O_SSB+i_SSB를 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS 에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬 롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재 하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)=O을 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디 폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 N_SSB 송신된 S-SSB 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤i_SSB≤N_SSB-1로서 표시 됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u)=i_SSB를 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디폴 트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN (예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=O을 만족한다고 가정하며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 송신된 S-SSB의 수(예를 들어, N_SSB로서 표시됨), S-SSB의 송신을 위한 그룹의 수(예를 들어, G_SSB로서 표시됨), N_SSB 송신된 S-SSB 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤i_SSB≤N_SSB- 1로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수신된 S-SSB를 포함하 는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=(i_SSB mod(N_SSB/G_SSB))를 만족한다고 가 정하며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 또 다른 예에서, 사이드링크 UE는 S-SSB의 송신 및/또는 수신된 S-SSB에 의해 반송되는 정보에 대한 (사전) 설 정으로부터 송신된 S-SSB의 수(예를 들어, N_SSB로서 표시됨), S-SSB의 송신을 위한 그룹의 수(예를 들어,G_SSB로서 표시됨), (N_SSB/G_SSB) 송신된 S-SSB의 그룹 내의 수신된 S-SSB의 인덱스(예를 들어, i_SSB 및 0≤ i_SSB≤N_SSB/G_SSB-1로서 표시됨), 수신된 S-SSB를 포함하는 DFN/SFN(예를 들어, SFN_SSB로서 표시됨), 및 수 신된 S-SSB를 포함하는 슬롯의 인덱스(예를 들어, S_SSB로서 표시됨)의 정보를 획득하며, 그런 다음, UE는 동기 화 자원이 DFN/SFN에 존재하고, 슬롯이 ((SFN_SSB*10*2^u+S_SSB) mod(P_SSB*2^u/G_SSB)=i_SSB를 만족한다고 가 정하며, 여기서, P_SSB는 S-SSB의 디폴트 주기(예를 들어, P_SSB=160ms)이고, 2^u는 15kHz와 비교한 S-SSB의 SCS의 비율(예를 들어, S-SSB의 SCS에 대해 각각 15kHz, 30kHz, 60kHz 및 120kHz로서의 2^u=1, 2, 4 및 8)이다. 일 실시예에서, S-SSB 송신을 위한 주파수 도메인 정보는 UE에 (사전) 설정된다. 일 예에서, S-SSB의 하나의 부반송파의 주파수 위치는 상위 계층 파라미터에 의해 UE에 (사전) 설정된다. 일 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 132개의 부반송파 내에서 인덱스 66을 갖는 부반송파 이며, 여기서 인덱스는 S-SSB의 가장 낮은 부반송파에 상응하는 0으로부터 시작한다. 다른 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 132개의 부반송파 내에서 인덱스 65를 갖는 부반송 파이며, 여기서 인덱스는 S-SSB의 가장 낮은 부반송파에 상응하는 0으로부터 시작한다. 또 다른 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 인덱스 5의 RB 내에서 인덱스 6을 갖는 부반송 파이며, 여기서 RB에서의 부반송파의 인덱스는 0으로부터 시작하고, S-SSB의 11 RB 대역폭에서의 RB의 인덱스는 0으로부터 시작한다. 또 다른 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 인덱스 5의 RB 내에서 인덱스 5를 갖는 부반송 파이며, 여기서 RB에서의 부반송파의 인덱스는 0으로부터 시작하고, S-SSB의 11 RB 대역폭에서의 RB의 인덱스는 0으로부터 시작한다. 또 다른 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 132개의 부반송파 내에서 인덱스 0을 갖는 부반 송파이며, 여기서 인덱스는 S-SSB의 가장 낮은 부반송파에 상응하는 0으로부터 시작한다. 또 다른 예에서, 하나의 부반송파는 주파수 도메인에서 S-SSB의 인덱스 0의 RB 내에서 인덱스 0을 갖는 부반송 파이며, 여기서 RB에서의 부반송파의 인덱스는 0으로부터 시작하고, S-SSB의 11 RB 대역폭에서의 RB의 인덱스는 0으로부터 시작한다. 일 예에서, UE는 S-SSB의 인덱스 0을 갖는 부반송파가 S-SSB를 포함하는 사이드링크 BWP의 RB에서 인덱스 0을 갖는 부반송파와 정렬된다고 가정한다. 이러한 예에서, S-SSB의 RB 그리드는 SL BWP의 RB 그리드와 정렬된 것으 로 가정한다. 다른 예에서, UE는 S-SSB의 수비학(numerology)이 S-SSB를 포함하는 SL BWP의 수비학과 동일하다고 가정한다. 또 다른 예에서, UE는 S-SSB의 BW가 SL BWP의 BW 내에 한정된다고 가정한다. 예를 들어, S-SSB의 인덱스가 0 및 131인 부반송파는 모두 SL BWP와 연관된 RB 내에 한정된다. 일 실시예에서, S-PSS 및 S-SSS에 대해 각각 생성된 길이-127 시퀀스는 S-SSB 내에서 동일한 인덱스를 갖는 부 반송파에 매핑된다. 본 실시예의 경우에는 S-PSS 시퀀스를 로서 표시하고, S-SSS 시퀀스를 로서 표시한다. 도 22는 본 개시의 실시예에 따른 S-SSB에서의 예시적인 시퀀스 매핑을 도시한다. 도 22에 도시된 S- SSB에서의 시퀀스 매핑의 실시예는 단지 예시를 위한 것이다. 도 22에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행 하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-PSS 시퀀스 는 각각 인덱스가 2 내지 128인 부반송파에 매핑되고, S- SSS 시퀀스 는 각각 인덱스가 2 내지 128인 부반송파에 매핑되고, 나머지 부반송파 (즉, 인덱스가 0, 1, 129, 130, 131임)는 0으로서 설정되며, 여기서 부반송파 인덱스는 S-SSB에 대한 132개의 부반송파 내에 있다. 이러한 예의 예시는 도 22의 예 1에 도시되어 있다.다른 예에서, S-PSS 시퀀스 는 각각 인덱스가 3 내지 129인 부반송파에 매핑되고, S-SSS 시퀀스 는 각각 인덱스가 3 내지 129인 부반송파에 매핑되고, 나머지 부반송 파(즉, 인덱스가 0, 1, 2, 130, 131임)는 0으로서 설정되며, 여기서 부반송파 인덱스는 S-SSB에 대한 132개의 부반송파 내에 있다. 이러한 예의 예시는 도 22의 예 2에 도시되어 있다. 또 다른 예에서, S-PSS 시퀀스 는 각각 인덱스가 0 내지 126인 부반송파에 매핑되 고, S-SSS 시퀀스 는 각각 인덱스가 0 내지 126인 부반송파에 매핑되고, 나머지 부 반송파(즉, 인덱스가 127, 128, 129, 130, 131임)는 0으로서 설정되며, 여기서 부반송파 인덱스는 S-SSB에 대한 132개의 부반송파 내에 있다. 이러한 예의 예시는 도 22의 예 3에 도시되어 있다. 또 다른 예에서, S-PSS 시퀀스 는 각각 인덱스가 5 내지 131인 부반송파에 매핑되 고, S-SSS 시퀀스 는 각각 인덱스가 5 내지 131인 부반송파에 매핑되고, 나머지 부 반송파(즉, 인덱스가 0, 1, 2, 3, 4임)는 0으로서 설정되며, 여기서 부반송파 인덱스는 S-SSB에 대한 132개의 부반송파 내에 있다. 이러한 예의 예시는 도 22의 예 4에 도시되어 있다. NR(new radio) Rel-15에서는 동기화 신호와 물리적 브로드캐스트 채널 블록(SSB)이 지원되며, 여기서 SSB는 시 간 도메인에서의 4개의 연속적인 OFDM(orthogonal frequency division multiplexing) 심볼과, 주파수 도메인에 서의 20개의 연속적인 RB를 포함한다. 또한, SSB에서의 제1 심볼의 중앙 12 RB(center 12 RB)는 1차 동기화 신 호(primary synchronization signal; PSS)에 대해 매핑되고, SSB에서의 제2 및 제4 심볼은 PBCH에 대해 매핑되 며, SSB에서의 제3 심볼은 2차 동기화 신호(secondary synchronization signal; SSS) 및 PBCH 모두에 대해 매 핑된다. NR Rel-15 SSB의 구성의 예시는 도 23에 도시되어 있다. 도 23은 본 개시의 실시예에 따른 예시적인 NR SS/PBCH 블록 구성을 도시한다. 도 23에 도시된 NR SS/PBCH 블록 구성의 실시예는 단지 예시를 위한 것이다. 도 23에 도시된 하나 이상의 구성 요소는 언급 된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나 지 않고 사용된다. PBCH에 대해 매핑된 모든 RB에서, 12개의 자원 요소(resource element; RE) 중 3개는 PBCH의 복조 기준 신호 (demodulation reference signal; DM-RS)에 대해 매핑되며, 여기서 3개의 RE는 셀 ID를 기준으로 위치와 함께 RB에 균일하게 분산된다. PBCH의 RB 내의 DM-RS RE 위치의 예시는 도 24에 도시되어 있다. 도 24는 본 개시의 실시예에 따른 PBCH의 RB 내의 예시적인 NR DMRS RE 위치를 도시한다. 도 24에 도시된 PBCH의 RB 내의 NR DMRS RE 위치의 실시예는 단지 예시를 위한 것이다. 도 24에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능 을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. PBCH의 DM-RS에 대한 시퀀스는 2^11*(i_SSB+1)(floor(N_ID^cell/4)+1)+2^6*(i_SSB+1)+(N_ID^cell mod 4)에 의 해 주어진 초기 조건을 가진 PN 시퀀스를 기반으로 생성되며, 여기서 i_SSB는 SSB의 최대 수가 적어도 8일 때 SSB 인덱스의 3 LSB이고, i_SSB는 SSB의 최대 수가 4일 때 하프 프레임 지시자(half frame indicator)와 SSB 인덱스의 조합이고, N_ID^cell은 셀 ID이며, 본 개시의 나머지 부분에서, \"floor(X)\"는 X보다 작거나 같은 가장 큰 정수를 제공하는 플로어 연산을 지칭하고, \"(Y mod Z)\"는 Y를 Z로 나눈 후 나머지를 제공하는 모듈로 연산을 지칭한다. 도 25는 본 개시의 실시예에 따른 정상 순환 프리픽스 및 확장된 순환 프리픽스에 대한 예시적인 S-SSB 구성 을 도시한다. 도 25에 도시된 정상 순환 프리픽스 및 확장된 순환 프리픽스에 대한 S-SSB 구성의 실시예는 단지 예시를 위한 것이다. 도 25에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. NR V2X에서, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널 블록(S-SSB)은 사이드링크 1차 동기화 신호, 사이드링크 2차 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(DM-RS를 포함함)의 구성 요 소를 포함한다. S-SSB의 구성에 대한 예시는 각각 NCP(normal cyclic prefix) 및 ECP(extended cyclic prefi x)에 대해 도 25의 2501 및 2502에 도시되어 있다. 본 개시는 PSBCH의 DM-RS에 대해 매핑된 RE의 결정, PSBCH의 DM-RS 시퀀스에 의해 반송되는 정보, 및 DM-RS에 대한 시퀀스 생성을 포함하는 PSBCH의 DM-RS의 설계에 초점을 맞춘다. 일 실시예에서, PSBCH의 DM-RS에 대해 매핑된 자원 요소(RE)는 PSBCH에 대해 매핑된 심볼 및 DM-RS를 포함하지 않는 PSBCH에 대해 매핑된 RE와 함께 IFDM(interleaved frequency division multiplexing)에 포함된다. 일 예에서, PSBCH의 DM-RS에 대해 매핑된 RE는 S-SSB에서의 PSBCH에 대해 매핑된 OFDM 심볼 내의 상이한 RB에서 동일하다. 다른 예에서, PSBCH의 DM-RS에 대해 매핑된 RE는 S-SSB에서의 PSBCH에 대해 매핑된 OFDM 심볼 내의 RB에서 균일하게 분산되고, PSBCH의 DM-RS에 대해 매핑된 RE는 2개의 파라미터에 의해 결정될 수 있으며, 여기 서 제1 파라미터는 PSBCH의 DM-RS의 밀도(예를 들어, d_DMRS로서 표시됨)이며, 이는 PSBCH의 DM-RS에 대해 매핑 된 RE의 수와 RB 내의 총 RE의 수(예를 들어, 12) 사이의 비율을 지칭하고, 제2 파라미터는 DM-RS에 대해 매핑 된 가장 낮은 RE인 RB에서의 시작 RE(예를 들어, v_DMRS로서 표시됨)이다. RB에서의 DM-RS에 대해 매핑된 RE는 v_DMRS+k*(1/d_DMRS)로서 결정될 수 있으며, 여기서 k는 d_DMRS가 0이 아닐 때 v_DMRS+k*(1/d_DMRS)<12를 만족 하는 음이 아닌 모든 정수이다. d_DMRS가 0일 때 DM-RS에 대해 매핑된 RE가 없다. 도 26은 본 개시의 실시예에 따른 상이한 DM-RS 밀도에 대한 예시적인 RB 구조를 도시한다. 도 26에 도시 된 상이한 DM-RS 밀도에 대한 RB 구조의 실시예는 단지 예시를 위한 것이다. 도 26에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시 의 범위를 벗어나지 않고 사용된다. 상이한 DM-RS 밀도에 대한 RB 구조의 예시는 도 26에 도시되어 있으며, 여기서 예(2601, 2602, 2603, 2604, 2605, 2606 및 2607)에서, DM-RS의 밀도는 각각 0, 1/12, 1/6, 1/4, 1/3, 1/2 및 1로서 결정되고; 예(2602, 2603, 2604, 2605, 2606 및 2607)에서, DM-RS에 대한 시작 RE는 각각 1, 1, 1, 1, 1 및 0으로서 결정된다. 다음의 예는 PSBCH의 DM-RS의 밀도(예를 들어, d_DMRS로서 표시됨)에 대한 것이다. 일 예에서, S-SSB에서의 PSBCH에 대해 매핑된 모든 심볼에 대해 동일한 밀도의 DM-RS가 가정된다. 일 예에서, S-SSB에서의 PSBCH에 대해 매핑된 모든 심볼에 대해 DM-RS의 밀도가 1/4로서 가정된다. 다른 예에서, S-SSB에서 의 PSBCH에 대해 매핑된 모든 심볼에 대해 DM-RS의 밀도가 1/3로서 가정된다. 다른 예에서, DM-RS의 밀도는 S-SSB에서의 PSBCH에 대해 매핑된 심볼에 대해 상이할 수 있다. 일 예에서, DM-RS 의 제1 밀도는 S-SSB에서의 PSBCH에 대해 매핑된 제1 심볼(예를 들어, 슬롯에서의 심볼 #0)에 사용되고, DM- RS의 제2 밀도는 나머지 심볼(예를 들어, 도 25에 도시된 바와 같이 NCP가 있는 슬롯에서의 심볼 #5 내지 #12 또는 ECP가 있는 슬롯에서의 심볼 #5 내지 #10)에 사용된다. DM-RS의 제1 밀도에 대한 하나의 인스턴스 (instance)는 0일 수 있다. DM-RS의 제1 밀도에 대한 다른 인스턴스는 1일 수 있다. DM-RS의 제2 밀도에 대한 하나의 인스턴스는 1/3일 수 있다. DM-RS의 제2 밀도에 대한 다른 인스턴스는 1/4일 수 있다. 또 다른 예에서, DM-RS의 밀도는 NCP 및 ECP에 대한 S-SSB에 대해 상이할 수 있다. 일 예에서, S-SSB에서의 PSBCH에 대해 매핑된 모든 심볼에 대해 동일한 밀도의 DM-RS가 가정되면, NCP가 있는 S-SSB에 대한 DM-RS의 동 일한 밀도는 ECP가 있는 S-SSB에 대한 DM-RS의 동일한 밀도보다 클 수 있다. 다른 예에서, S-SSB에서의 PSBCH에 대해 매핑된 모든 심볼에 대해 동일한 밀도의 DM-RS가 가정되면, NCP가 있는 S-SSB에 대한 DM-RS의 동일한 밀도 는 ECP가 있는 S-SSB에 대한 DM-RS의 동일한 밀도보다 작을 수 있다. 또 다른 예에서, S-SSB의 제1 심볼과 나머 지 심볼에 대해 상이한 밀도의 DM-RS가 가정되면, S-SSB의 제1 심볼에 대한 DM-RS의 밀도는 NCP와 ECP에 대해 동일할 수 있다(예를 들어, 0), S-SSB의 나머지 심볼에 대한 DM-RS의 밀도는 NCP 및 ECP에 대해 상이할 수 있다 (예를 들어, NCP는 더 큰 DM-RS 밀도를 가짐). 또 다른 실시예에서, S-SSB에서의 PSBCH에 대해 매핑된 모든 심볼에 대해 동일한 밀도의 DM-RS가 가정되고, 동 일한 밀도가 (사전) 설정된다. 또 다른 실시예에서, S-SSB에서의 PSBCH에 대해 매핑된 제1 심볼에 대한 DM-RS의 밀도는 고정될 수 있으며(예를 들어, 0), S-SSB에서의 PSBCH에 대해 매핑된 나머지 심볼에 대한 DM-RS의 밀도는 (사전) 설정될 수 있다. 다음의 예는 PSBCH에 대해 매핑된 RB에서의 DM-RS에 대한 시작 RE(예를 들어, v_DMRS로서 표시됨)에 대한 것이다. 일 예에서, DM-RS에 대한 시작 RE는 고정되어 있으며, 예를 들어, 1/d_DMRS보다 작은 음이 아닌 정수로서 고정 되어 있다. 일 예의 경우, d_DMRS=1/4일 때, 시작 RE v_DMRS는 0, 1, 2 또는 3 중 하나로서 고정될 수 있다. 다른 예의 경우, d_DMRS=1/3일 때, 시작 RE v_DMRS는 0, 1 또는 2 중 하나로서 고정될 수 있다. 다른 예에서, DM-RS에 대한 시작 RE는 사이드링크 동기화 ID에 의해 결정된다. 일 예의 경우, DM-RS에 대한 시 작 RE는 (N_ID mod 1/d_DMRS)로서 결정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 다른 예의 경우, DM-RS에 대한 시작 RE는 (N_ID mod 2)로서 결정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 또 다른 예의 경우, DM-RS를 위한 시작 RE는 2*(N_ID mod 2)로서 결정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 또 다른 예의 경우, DM-RS에 대한 시작 RE는 floor(N_ID/(672*d_DMRS))로서 결정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 또 다른 예의 경우, DM-RS에 대한 시작 RE는 floor(N_ID/336)로서 결 정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 또 다른 예의 경우, DM-RS에 대한 시작 RE는 2*floor(N_ID/336)로서 결정될 수 있으며, 여기서 N_ID는 사이드링크 동기화 ID이다. 또 다른 예에서, DM-RS에 대한 시작 RE는 (사전) 설정된다. 일 예에서는 DM-RS에 대한 시작 RE의 독립적 인디케 이션이 있을 수 있다. 다른 예에서, 시작 RE는 다른 (사전) 설정과 연관될 수 있으며, 독립적인 인디케이션이 필요하지 않다. 또 다른 예에서, DM-RS에 대한 시작 RE는 상이한 심볼에 대해 상이할 수 있다. 하나의 하위 예에서, 상이한 시 작 RE의 조합은 정보(예를 들어, 동기화 소스의 우선 순위 정보, 또는 동기화 소스의 커버리지 내/커버리지 밖 의 지시자, 또는 동기화 소스의 타입)를 나타내기 위해 활용될 수 있다. 도 27은 본 개시의 실시예에 따른 PSBCH 심볼에서 상이한 시작 RE의 조합을 사용하기 위한 예시적인 인디 케이션을 도시한다. 도 27에 도시된 PSBCH 심볼에서 상이한 시작 RE의 조합을 사용하기 위한 인디케이션 의 실시예는 단지 예시를 위한 것이다. 도 27에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구 성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 27은 PSBCH 심볼에서 상이한 시작 RE의 조합을 사용하기 위한 예시적인 인디케이션 방법을 도시한다. PSBCH 에 대한 상이한 심볼에서 상이한 v_DMRS 값의 조합은 정보를 나타내기 위해 활용될 수 있다. 일 실시예에서, PSBCH의 DM-RS에 관한 다음의 예 및/또는 실시예 중 적어도 하나 또는 조합은 정보를 반송하는 데 활용될 수 있다. 일 예에서, DM-RS에 대해 매핑된 RE의 위치는 본 개시의 이전의 실시예에서 설명된 바와 같다. 일 예에서, DM-RS 시퀀스의 매핑 순서, 예를 들어, frequency-first-time-second 또는 time-first-frequency- second 중 하나의 매핑 순서는 1비트 정보를 반송하는데 활용될 수 있다. 다른 예의 경우, 최고 내지 최저 주파 수(highest-to-lowest frequency) 또는 최저 내지 최고 주파수(lowest-to-highest frequency)의 매핑 순서는 1 비트 정보를 반송하는데 활용될 수 있다. 일 예에서, DM-RS 시퀀스의 시퀀스 생성, 예를 들어, 시퀀스 생성을 위한 초기 조건은 정보를 반송할 수 있다. 다른 예의 경우, 시퀀스에 적용된 순환 시프트는 정보를 반송할 수 있다. 또 다른 예의 경우, 시퀀스에 적용된 위상 시프트는 정보를 반송할 수 있다. 일 실시예에서, 다음의 구성 요소 중 적어도 하나 또는 조합은 본 개시의 예 및/또는 실시예에 의해 반송되는 정보에 기여할 수 있다. 하나의 예시적인 구성 요소에서, DM-RS에 의해 반송되는 정보(본 개시에 설명된 바와 같이 RE 위치, 시퀀스 매 핑 순서 또는 시퀀스 생성을 포함하는 예 및/또는 실시예 중 적어도 하나를 포함함)는 사이드링크 동기화 ID(예 를 들어, 본 개시에서 N_ID로서 표시되며, 여기서 0≤N_ID≤671임)일 수 있다. 일 예의 경우, 사이드링크 동기화 ID는 적어도 하나의 부분으로 나눌 수 있고, 각각의 부분은 본 개시에서 설명 된 바와 같이 적어도 하나의 예 및/또는 실시예에 의해 반송될 수 있다(예를 들어, 동일한 부분은 하나 이상의 예 및/또는 실시예에 의해 반송될 수 있다). 다른 예에서, DM-RS에 의해 반송되는 정보(본 개시에 설명된 바와 같이 RE 위치, 시퀀스 매핑 순서 또는 시퀀스 생성을 포함하는 실시예 및/또는 예 중 적어도 하나를 포함함)는 타이밍 관련 정보(예를 들어, 본 개시에서 I_t로서 표시됨)일 수 있다. 일 예의 경우, 타이밍 관련 정보는 송신된 S-SSB의 (사전) 설정된 수 내의 S-SSB의 인덱스일 수 있으며, 예를 들어, I_t=i_SSB이며, 여기서 i_SSB는 0≤i_SSB≤N_SSB-1인 S-SSB의 인덱스이고, N_SSB는 송신된 S-SSB의 (사 전) 설정된 수이다. 다른 예의 경우, 타이밍 관련 정보는 송신된 S-SSB의 (사전) 설정된 수 내의 S-SSB의 인덱스의 일부일 수 있으 며, 여기서 예를 들어 S-SSB의 인덱스는 i_SSB로서 표시될 수 있으며, 여기서 0≤i_SSB≤N_SSB-1이고, N_SSB는 송신된 S-SSB의 (사전) 설정된 수이다. 하나의 하위 예의 경우, 인덱스의 일부는 i_SSB의 K LSB이고, 예를 들어, I_t=(i_SSB mod 2^K)이며, 여기서 K는 K=min(log2(N_SSB), K')로서 결정될 수 있고, K'는 미리 정의된 정수(예를 들어, DM-RS에 의해 반송되는 타이밍 정보의 용량을 나타냄)이며, 예를 들어 K=3이다. 다른 하위 예 의 경우, 인덱스의 일부는 i_SSB의 K MSB이고, 예를 들어, I_t=floor(i_SSB/(2^K))이며, 여기서 K는 K=min(log2(N_SSB), K')로서 결정될 수 있으며, K'는 미리 정의된 정수(예를 들어, DM-RS에 의해 반송되는 타이 밍 정보의 용량을 나타냄)이며, 예를 들어, K=3이다. 또 다른 예에서, 타이밍 관련 정보는 상응하는 S-SSB를 포함하는 슬롯의 인덱스와 관련될 수 있으며, 슬롯의 인 덱스는 s_SSB로서 표시될 수 있다. 하나의 하위 예의 경우, 인덱스의 일부는 s_SSB의 K LSB이고, 예를 들어, I_t=(s_SSB mod 2^K)이며, 여기서 K는 K=min(log2(N_SSB), K')로서 결정될 수 있고, K'는 미리 정의된 정수(예 를 들어, DM-RS에 의해 반송되는 타이밍 정보의 용량을 나타냄)이며, 예를 들어 K=3이다. 다른 하위 예의 경우, 인덱스의 일부는 s_SSB의 K MSB이고, 예를 들어, I_t=floor(s_SSB/(2^K))이며, 여기서 K는 K=min(log2(N_SSB), K')로서 결정될 수 있고, K'는 미리 정의된 정수(예를 들어, DM-RS에 의해 반송되는 타이밍 정보의 용량을 나타 냄)이며, 예를 들어 K=3이다. 또 다른 예에서, DM-RS에 의해 반송되는 정보(본 개시에 설명된 바와 같이 RE 위치, 시퀀스 매핑 순서 또는 시 퀀스 생성을 포함하는 실시예 및/또는 예 중 적어도 하나를 포함함)는 QCL 가정 관련 정보(예를 들어, 본 개시 에서 I_qcl로서 표시됨)일 수 있다. 일 예에서, 동일한 송신 기간(예를 들어, 연속적 송신 여부) 내의 S-SSB 중에서 QCL 가정이 있을 수 있으며, DM-RS에 의해 반송되는 QCL 가정 관련 정보는 상응하는 S-SSB에 대해 동일한 QCL 가정을 나타낼 수 있다. 일 예 에서, 사이드링크 UE는 DM-RS에 의해 반송되는 동일한 QCL 가정 관련 정보(예를 들어, 동일한 DM-RS 시퀀스)를 갖는 S-SSB가 QCL된 것으로 가정할 수 있다. 이러한 예에서, DM-RS에 의해 반송되는 QCL 가정 관련 정보는 QCL 가정 그룹 인덱스로서 해석될 수 있다. 일 예에서, QCL 가정 그룹 인덱스와 S-SSB 인덱스 사이에 연관 (association), 예를 들어, 일대일 매핑 또는 일대다 매핑이 있을 수 있다. 하나의 하위 예에서, QCL 가정의 그룹의 수는 N_QCL로서 (사전) 설정되고, 0≤I_qcl≤N_QCL-1이다. 다른 하위 예에서, QCL 가정의 그룹의 최대 수는 M_QCL(예를 들어, SCS 및 FR 당)로서 고정되고, 0≤I_qcl≤ M_QCL-1이다. 또 다른 하위 예에서 QCL 가정의 그룹의 수는 N_QCL로서 고정되고, 0≤I_qcl≤N_QCL-1이다. 다른 예에서, 동일한 송신 기간(예를 들어, 연속적 송신 여부) 내의 S-SSB 중에서 QCL 가정이 있을 수 있으며, DM-RS에 의해 반송되는 QCL 가정 관련 정보는 상응하는 S-SSB에 대해 상이한 QCL 가정을 나타낼 수 있다. 일 예 에서, 사이드링크 UE는 DM-RS에 의해 반송되는 상이한 QCL 가정 관련 정보(예를 들어, 동일한 동기화 ID를 사용 하는 상이한 DM-RS 시퀀스)를 갖는 S-SSB가 QCL된 것으로 가정할 수 있다. 이러한 예에서, DM-RS에 의해 반송되 는 QCL 가정 관련 정보는 QCL 가정 그룹 내에서 QCL 가정 인덱스로서 해석될 수 있다. 일 예에서, QCL 가정 그 룹 내의 QCL 가정 인덱스와 S-SSB 인덱스 사이에 연관, 예를 들어, 일대일 매핑 또는 일대다 매핑이 있을 수 있 다. 하나의 하위 예에서, QCL 가정의 그룹의 수는 N_QCL로서 (사전) 설정되고, 0≤I_qcl≤(N_SSB/N_QCL)-1이며, N_SSB는 송신된 S-SSB의 (사전) 설정된 수이다. 다른 하위 예에서, QCL 가정의 그룹의 최대 수는 M_QCL(예를 들어, SCS 당 및 FR 당)로서 고정되고, 0≤I_qcl≤ (N_SSB/M_QCL)-1이며, N_SSB는 송신된 S-SSB의 (사전) 설정된 수이다. 또 다른 하위 예에서, QCL 가정의 그룹의 수는 N_QCL로서 고정되고, 0≤I_qcl≤(N_SSB/N_QCL)-1이며, N_SSB는 송신된 S-SSB의 (사전) 설정된 수이다.또 다른 예시적인 구성 요소에서, DM-RS에 의해 반송되는 정보(본 개시에 설명된 바와 같이 RE 위치, 시퀀스 매 핑 순서 또는 시퀀스 생성을 포함하는 실시예 및/또는 예 중 적어도 하나를 포함함)는 동기화 소스 관련 정보 (예를 들어, 본 개시에서 I_sync로서 표시됨)일 수 있다. 일 예에서, 동기화 소스 관련 정보는 동기화 소스의 우선 순위 정보일 수 있다. 다른 예에서, 동기화 소스 관련 정보는 동기화 소스의 커버리지 내/커버리지 밖의 지시자일 수 있다. 또 다른 예에서, 동기화 소스 관련 정보는 동기화 소스의 타입일 수 있다. 또 다른 예의 경우, 동기화 소스 관련 정보는 상술한 예 중 적어도 2개의 조합일 수 있다. 일 실시예에서, PSBCH의 DM-RS를 생성하기 위한 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변조 시퀀 스에 의해 주어진 PN 시퀀스에 따르며, 여기서 M 시퀀스 s_1(n) 중 하나는 생성식(generator) g_1(x)=x^31+x^3+1 및 초기 조건 c_1=1으로 생성되고, 다른 M 시퀀스 s_2(n)은 생성식 g_2(x)=x^31+x^3+x^2+x+1 및 초기 조건 c_2으로 생성된다. QPSK 변조 시퀀스가 s(n)=(1- 2*((s_1(2*n+N_c)+s_1(2*n+N_c)) mod 2))/ +j*(1-2*((s_1(2*n+N_c+1) + s_2(2*n+N_c+1)) mod 2))/ 에 의해 주어지고, s(n)이 원하는 DM-RS 시퀀스 길이로 잘리고(truncated) DM-RS에 대한 RE에 매핑되도록 출력 시 프트 오프셋(예를 들어, N_c로서 표시됨)이 있을 수 있다. 일 예에서, s_2(n)의 초기 조건은 사이드링크 동기화 ID(예를 들어, N_ID로서 표시됨) 또는 사이드링크 동기화 ID의 일부에 대한 정보만을 반송한다. 일 예에서, s_2(n)의 초기 조건은 c_2=N_ID에 의해 주어진다. 다른 예에서, s_2(n)의 초기 조건은 c_2=floor(N_ID*d_DMRS)에 의해 주어지며, 여기서 d_DMRS는 PSBCH의 DM-RS 의 밀도(예를 들어, d_DMRS=1/4)이다. 또 다른 예에서, s_2(n)의 초기 조건은 c_2=k_1*(floor(N_ID*d_DMRS) +1)+k_2+k_3*(N_ID mod 1/d_DMRS)에 의해 주어지며, 여기서 d_DMRS는 PSBCH의 DM-RS의 밀도(예를 들어, d_DMRS=1/4임)이며, 여기서 k_1, k_2 및 k_3은 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 2의 행에 따를 수 있다. 다른 예에서, s_2(n)의 초기 조건은 타이밍 관련 정보(예를 들어, I_t로서 표시됨)와 함께 사이드링크 동기화 ID(예를 들어, N_ID로서 표시됨) 또는 사이드링크 동기화 ID의 일부에 대한 정보만을 반송한다. 일 예에서, s_2(n)의 초기 조건은 c_2=k_1*(N_ID+1)*(I_t+1)+k_2*(I_t+1)에 의해 주어지며, 여기서 k_1 및 k_2 는 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 1의 행에 따를 수 있다. 다른 예에서, s_2(n)의 초기 조건은 c_2=k_1*(floor(N_ID*d_DMRS)+1)*(I_t+1)+k_2*(I_t+1)+k_3*(N_ID mod 1/d_DMRS)에 의해 주어지며, 여기서 k_1, k_2 및 k_3은 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 2의 행에 따를 수 있다. 또 다른 예에서, s_2(n)의 초기 조건은 QCL 가정 관련 정보(예를 들어, I_qcl로서 표시됨)와 함께 사이드링크 동기화 ID(예를 들어, N_ID로서 표시됨) 또는 사이드링크 동기화 ID의 일부에 대한 정보만을 반송한다. 일 예에서, s_2(n)의 초기 조건은 c_2=k_1*(N_ID+1)*(I_qcl+1)+k_2*(I_qcl+1)에 의해 주어지며, 여기서 k_1 및 k_2는 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 1의 행에 따를 수 있다. 다른 예에서 s_2(n)의 초기 조건은 c_2=k_1*(floor(N_ID*d_DMRS)+1)*(I_qcl+1)+k_2*(I_qcl+1)+k_3*(N_ID mod 1/d_DMRS)에 의해 주어지며, 여기서 k_1, k_2 및 k_3은 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 2의 행에 따를 수 있다. 또 다른 예에서, s_2(n)의 초기 조건은 동기화 소스 관련 정보(예를 들어, I_sync로서 표시됨)와 함께 사이드링 크 동기화 ID(예를 들어, N_ID로서 표시됨) 또는 사이드링크 동기화 ID의 일부에 대한 정보만을 반송한다. 일 예에서, s_2(n)의 초기 조건은 c_2=k_1*(N_ID+1)*(I_sync+1)+k_2*(I_sync+1)에 의해 주어지며, 여기서 k_1 및 k_2는 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 1의 행에 따를 수 있다. 다른 예에서, s_2(n)의 초기 조건은 c_2=k_1*(floor(N_ID*d_DMRS)+1)*(I_sync+1)+k_2*(I_sync+1)+k_3*(N_ID mod 1/d_DMRS)에 의해 주어지며, 여기서 k_1, k_2 및 k_3은 고정된 정수이다. k_1 및 k_2의 예시적인 값의 조합은 표 2의 행에 따를 수 있다. 표 1 : PSBCH의 DM-RS에 대한 시퀀스 생성에서의 파라미터의 예시적인 값 표 1 Example index k_1 k_2 Note 1 2^11 2^3 E.g., for maximum 3 bits info 2 2^11 2^5 E.g., for maximum 3 bits info 3 2^11 2^6 E.g., for maximum 3 bits info 4 2^12 2^3 E.g., for maximum 3 bits info 5 2^12 2^4 E.g., for maximum 3 bits info 6 2^12 2^6 E.g., for maximum 3 bits info 표 2 : PSBCH의 DM-RS에 대한 시퀀스 생성에서의 파라미터의 예시적인 값 표 2 Example index k_1k_2k_3 Note 1 2^112^6 1 E.g., in general, 2 2^6 1 0 E.g., for maximum 3 bits info, density 1/4 3 2^122^3 0 E.g., for maximum 3 bits info, density 1/4 4 2^112^3 0 E.g., for maximum 3 bits info, density 1/4 5 2^7 1 1 E.g., for maximum 3 bits info, density 1/4 6 2^92^1 1 E.g., for maximum 3 bits info, density 1/4 7 2^122^3 1 E.g., for maximum 3 bits info, density 1/4 8 2^112^3 1 E.g., for maximum 3 bits info, density 1/4 PBCH의 페이로드는 상위 계층으로부터의 24비트 마스터 정보 블록(master information block; MIB)과 물리적 계층으로부터의 8비트 타이밍 비트를 포함하며, 여기서 물리적 계층으로부터의 8비트 타이밍 비트는 시스템 프 레임 번호(system frame number; SFN)의 제1 내지 제4 LSB, 하프 프레임 지시자, 및 주파수 범위 2(frequency range 2; FR2)에 대한 SSB 인덱스의 제4 내지 제6 LSB 또는 주파수 범위 1(frequency range 1; FR1)에 대한 k_SSB 및 2개의 예약된 비트의 제5 LSB를 포함한다. PBCH 페이로드의 선택된 비트는 CRC 부착(attachment) 전에 제1 레벨 스크램블링에 의해 스크램블링되며, 여기서 선택된 비트는 FR1 및 FR2 모두에 대해 MIB와 SFN의 제4 및 제1 LSB를 포함하고, FR1에 대한 k_SSB 및 2개의 예약된 비트의 제5 LSB를 더 포함한다. 제1 레벨 스크램블링의 스크램블링 시퀀스는 SFN의 제3 및 제2 LSB뿐만 아니라 셀 ID를 기반으로 생성된다. 다 른 제2 레벨 스크램블링은 코딩된 비트의 레이트 매칭(rate matching) 후에 적용되며, 여기서 제2 레벨 스크램 블링의 스크램블링 시퀀스는 L_max=4에 대한 SSB 인덱스의 제1 및 제2 LSB, 또는 L_max=8 및 L_max=64에 대한 SSB 인덱스의 제1, 제2 및 제3 LSB 뿐만 아니라 셀 ID를 기반으로 생성된다. 도 28a는 본 개시의 실시예에 따른 FR2에 대한 PBCH의 예시적인 스크램블링을 도시한다. 도 28a에 도시된 FR2에 대한 PBCH의 스크램블링의 실시예는 단지 예시를 위한 것이다. 도 28a에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능 을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 28b는 본 개시의 실시예에 따른 FR1에 대한 PBCH의 예시적인 스크램블링을 도시한다. 도 28b에 도시된 FR1에 대한 PBCH 스크램블링의 실시예는 단지 예시를 위한 것이다. 도 28b에 도시된 하나 이상의 구성 요 소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위 를 벗어나지 않고 사용된다. 제1 레벨 및 제2 레벨 스크램블링의 예시는 각각 FR2 및 FR1에 대한 도 28a 및 도 28b에 도시되어 있다. NR V2X에서, 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널 블록(sidelink synchronization signals and physical sidelink broadcast channel block; S-SSB)은 사이드링크 1차 동기화 신호, 사이드링크2차 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(DM-RS를 포함함)의 구성 요소를 포함한다. S-SSB의 구성에 대한 예시는 각각 NCP(normal cyclic prefix) 및 ECP(extended cyclic prefix)에 대해 도 25의 2501 및 2502에 도시되어 있다. 본 개시는 스크램블링을 위한 절차 및 스크램블링을 위한 시퀀스 생성을 포함하는 PSBCH의 스크램블링의 설계에 초점을 맞추고 있다. 본 개시는 스크램블링을 위한 절차; 스크램블링에 적용 가능한 비트; PSBCH 페이로드의 타이밍 정보; 및 스크램 블링을 위한 시퀀스 생성을 포함하는 PSBCH의 스크램블링에 초점을 맞추고 있다. 도 29는 본 개시의 실시예에 따른 PSBCH에 대한 예시적인 스크램블링 절차를 도시한다. 도 29에 도시된 PSBCH에 대한 스크램블링 절차의 실시예는 단지 예시를 위한 것이다. 도 29에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능 을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, 스크램블링의 단일 레벨만이 지원되며, 여기서 스크램블링은 레이트 매칭 후이고, CRC 부착 전에 스 크램블링이 수행되지 않는다. 이러한 예의 절차에 대한 예시는 도 29의 2901에 도시되어 있다. 다른 예에서, 스크램블링의 단일 레벨만이 지원되며, 여기서 스크램블링은 CRC 부착 전이고, 레이트 매칭 후에 는 스크램블링이 수행되지 않는다. 이러한 예의 절차에 대한 예시는 도 29의 2902에 도시되어 있다. 또 다른 예에서, 스크램블링의 단일 레벨만이 지원되며, 여기서 스크램블링은 CRC 부착 후 및 채널 코딩 전이고, 레이트 매칭 후에는 스크램블링이 수행되지 않는다. 이러한 예의 절차에 대한 예시는 도 29의 2903에 도시되어 있다. 또 다른 예에서, 스크램블링의 2레벨이 지원되며, 여기서 제1 레벨 스크램블링은 CRC 부착 전이고, 제2 레벨 스 크램블링은 레이트 매칭 후이다. 이러한 예의 절차에 대한 예시는 도 29의 2904에 도시되어 있다. 일 실시예에서, 이전 단계로부터의 모든 비트는 본 개시의 예 및/또는 실시예에서 설명된 바와 같이 스크램블링 절차에 적용 가능하다. 일 예에서, 도 29의 2901에서와 같이, 레이트 매칭 후의 모든 비트는 스크램블링 절차에 적용될 수 있다. 다른 예에서, 도 29의 2902에서와 같이, 페이로드 생성 후의 모든 페이로드 비트는 스크램블링 절차에 적용될 수 있다. 또 다른 예에서, 도 29의 2903에서와 같이, CRC 부착 후의 모든 비트(CRC 비트를 포함함)는 스크램블링 절차에 적용될 수 있다. 또 다른 예에서, 도 29의 2904에서와 같이, 페이로드 생성 후의 모든 페이로드 비트는 제1 레벨 스크램블링 절 차에 적용될 수 있다. 또 다른 예에서, 도 29의 2904에서와 같이, 레이트 매칭 후의 모든 비트는 제2 레벨 스크램블링 절차에 적용될 수 있다. 다른 실시예에서, 이전 단계로부터의 비트의 일부는 본 개시의 예에서 설명된 바와 같이 스크램블링 절차에 적 용 가능하다. 일 예에서, 도 29의 2902에서와 같이, 페이로드 생성 후의 페이로드 비트의 일부는 스크램블링 절차에 적용될 수 있고, 페이로드 비트의 나머지 부분은 스크램블링없이 CRC 부착 절차에 적용될 수 있다. 다른 예에서, 도 29의 2904에서와 같이, 페이로드 생성 후의 페이로드 비트의 일부는 제1 레벨 스크램블링 절차 에 적용될 수 있고, 페이로드 비트의 나머지 부분은 스크램블링없이 CRC 부착 절차에 적용될 수 있다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 일 예에서, S-SSB 인덱스에 대한 비트(예를 들어, MSB 또 는 LSB)는 스크램블링되지 않는다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 다른 예에서, DFN에 대한 비트는 스크램블링되지 않는다. 도 30은 본 개시의 실시예에 따른 주기에서의 예시적인 QCL된 S-SSB 그룹을 도시한다. 도 30에 도시된 주 기에서의 QCL된 S-SSB 그룹의 실시예는 단지 예시를 위한 것이다. 도 30에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수 행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일 예에서, S-SSB가 160ms의 주기 내의 80ms의 간격으로 송신되는 경우(예를 들어, 2개의 그룹), 예를 들어 S- SSB가 도 30의 3001에서와 같이 80ms의 간격으로 QCL되는 경우, DFN의 제4 LSB는 스크램블링되지 않는다. 다른 예에서, S-SSB가 160ms의 주기 내의 40ms의 간격으로 송신되는 경우(예를 들어, 4개의 그룹), 예를 들어 S-SSB가 도 30의 3002에서와 같이 40ms의 간격으로 QCL되는 경우, DFN의 제3 및 제4 LSB는 스크램블링되지 않는 다. 또 다른 예에서, S-SSB가 160ms의 주기 내의 20ms의 간격으로 송신되는 경우(예를 들어, 8개의 그룹), 예를 들 어 S-SSB가 도 30의 3003에서와 같이 20ms의 간격으로 QCL되는 경우, DFN의 제2, 제3 및 제4 LSB는 스크램블링 되지 않는다. 또 다른 예에서, S-SSB가 160ms의 주기 내의 10ms의 간격으로 송신되는 경우(예를 들어, 16개의 그룹), 예를 들 어 S-SSB가 도 30의 3004에서와 같이 10ms의 간격으로 QCL되는 경우, DFN의 제1, 제2, 제3 및 제4 LSB는 스크 램블링되지 않는다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 또 다른 예에서, 하프 프레임 지시자에 대한 비트는 스크 램블링되지 않는다. 일 예에서, S-SSB는 5ms의 간격으로 QCL된 다음, 하프 프레임 지시자에 대한 비트는 스크램블링되지 않는다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 또 다른 예에서, 프레임 내의 슬롯 인덱스에 대한 비트는 스크램블링되지 않는다. 일 예에서, S-SSB가 프레임 내에서 QCL되는 경우, 프레임 내의 슬롯 인덱스에 대한 비트는 스크램블링되지 않으 며, 여기서 비트는 QCL된 S-SSB에 대해 공통이다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 또 다른 예에서, 동일한 QCL 그룹에 상응하는 비트는 스 크램블링되지 않는다. PSBCH 페이로드에서 비트의 스크램블링된 부분에 대한 또 다른 예에서, 상술한 예 및/또는 실시예의 조합이 지 원될 수 있다. 예를 들어, 송신된 S-SSB의 (사전) 설정에 따라 상이한 조합이 지원될 수 있다. 일 실시예에서, PSBCH의 페이로드는 타이밍 관련 정보를 포함하며, 여기서 타이밍 관련 정보는 DFN, 프레임 내 의 슬롯 인덱스, 또는 S-SSB 인덱스의 전체 또는 일부 중 적어도 하나를 포함한다. 도 31은 본 개시의 실시예에 따른 타이밍 관련 정보를 포함하는 예시적인 PSBCH 페이로드를 도시한다. 도 31에 도시된 타이밍 관련 정보를 포함하는 PSBCH 페이로드의 실시예는 단지 예시를 위한 것이다. 도 31에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다 른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 타이밍 관련 정보를 포함하는 예시적인 PSBCH 페이로드의 예시는 도 31에 도시되어 있으며, 여기서 3101은 10비 트 DFN, 6비트 슬롯 인덱스 및 전체 SSB 인덱스(예를 들어, 6 비트)를 갖는 PSBCH 페이로드를 예시하고; 3102는 10비트 DFN, 6비트 슬롯 인덱스 및 부분 S-SSB 인덱스(예를 들어, S-SSB 인덱스의 3 MSB)를 갖는 PSBCH 페이로 드를 예시하고; 3103은 10비트 DFN 및 6비트 슬롯 인덱스를 갖는 PSBCH 페이로드를 예시하고; 3104는 10비트 DFN 및 전체 SSB 인덱스(예를 들어, 6비트)를 갖는 PSBCH 페이로드를 예시하며; 3105는 10비트 DFN 및 부분 S- SSB 인덱스(예를 들어, S-SSB 인덱스의 3 MSB)를 갖는 PSBCH 페이로드를 예시한다. 일 실시예에서, 슬롯 인덱스의 비트 폭은 S-SSB의 부반송파 간격(subcarrier spacing; SCS)에 따라 상이할 수 있다. 예를 들어, 슬롯 인덱스에 대한 6비트 중 X LSB만이 디폴트 값으로서 예약되거나 설정된 나머지 6-X 비트 와 함께 사용되며, 여기서 X는 S-SSB의 SCS에 대한 슬롯 인덱스를 나타내기 위해 필요한 비트의 수에 상응한다. S-SSB의 SCS와 슬롯 인덱스에 대한 비트 폭(예를 들어, X) 사이의 예시적인 매핑은 표 3에 도시되어 있다. 표 3 : S-SSB의 SCS와 슬롯 인덱스에 대한 비트 폭 사이의 예시적인 매핑 표 3 S-SSB의 SCS 슬롯 인덱스에 대한 값슬롯 인덱스에 대한 비트 폭(X)예약된 또는 디폴트 비트의 수 15 kHz 0, ..., 9 3 bits 3 bits 30 kHz 0, ..., 19 4 bits 2 bits 60 kHz 0, ..., 39 5 bits 1 bit 120 kHz 0, ..., 79 6 bits bit 일 실시예에서, PSBCH 페이로드에 포함된 S-SSB 인덱스에 대한 비트 폭은 송신된 S-SSB의 (사전) 설정된 수에 기초할 수 있다. 예를 들어, S-SSB 인덱스에 대한 6비트 중 Y LSB만이 디폴트 값으로서 예약되거나 설정된 나머 지 6-Y 비트와 함께 사용되며, 여기서 Y는 송신된 S-SSB의 (사전) 설정된 수 내에서 S-SSB 인덱스를 나타내기 위해 필요한 비트의 수에 상응한다. S-SSB 인덱스에 대한 비트의 수(예를 들어, Y)와 송신된 S-SSB의 (사전) 설 정된 수 사이의 예시적인 매핑은 표 4에 도시되어 있다. 표 4 : S-SSB 인덱스에 대한 비트의 수와 송신된 S-SSB의 (사전) 설정된 수 사이의 예시적인 매핑 표 4 송신된 S-SSB의 수 S-SSB 인덱스에 대한 비트 폭(Y)예약된 또는 디폴트 비트의 수 1 0 bit 6 bits 2 1 bit 5 bits 4 2 bits 4 bits 8 3 bits 3 bits 16 4 bits 2 bits 32 5 bits 1 bit 64 6 bits bit 다른 실시예에서, PSBCH 페이로드에 포함된 S-SSB 인덱스의 일부에 대한 비트 폭은 송신된 S-SSB의 (사전) 설정 된 수에 기초할 수 있다. 예를 들어, Z-비트 필드가 S-SSB 인덱스의 일부(예를 들어, S-SSB 인덱스의 Z MSB)를 나타내는데 사용된다고 가정하면, Z 비트 중 Y 비트만이 디폴트 값으로서 예약되거나 설정된 나머지 Z-Y 비트와 함께 사용되며, 여기서 Y는 송신된 S-SSB의 (사전) 설정된 수 내에서 S-SSB 인덱스의 일부를 나타내기 위해 사 용된 비트의 수에 상응한다. S-SSB 인덱스에 대해 사용된 비트의 수(예를 들어, Y), 페이로드의 필드의 비트 폭 (예를 들어, Z)과 송신된 S-SSB의 (사전) 설정된 수 사이의 예시적인 매핑은 표 5에 도시되어 있다. 표 5 : S-SSB 인덱스에 대해 사용된 비트의 수, 페이로드의 필드의 비트 폭과 송신된 S-SSB의 (사전) 설정된 수 사이의 예시적인 매핑 표 5 송신된 S-SSB의 수 페이로드의 필드의 비 트 폭(Z)사용된 비트의 수(Y)예약된 또는 디폴트 비트의 수 1 1 0 bit 1 bit 2 1 0 bit 1 bit 4 1 0 bit 1 bit 8 1 0 bit 1 bit 16 1 0 bit 1 bit 32 1 0 bit 1 bit 64 1 1 bit 0 bit 1 2 0 bit 2 bits 2 2 0 bit 2 bits 4 2 0 bit 2 bits 8 2 0 bit 2 bits 16 2 0 bit 2 bits 32 2 1 bit 1 bit 64 2 2 bits 0 bit 1 3 0 bit 3 bits2 3 0 bit 3 bits 4 3 0 bit 3 bits 8 3 0 bit 3 bits 16 3 1 bit 2 bits 32 3 2 bits 1 bit 64 3 3 bits 0 bit 1 4 0 bit 4 bits 2 4 0 bit 4 bits 4 4 0 bit 4 bits 8 4 1 bit 3 bits 16 4 2 bits 2 bits 32 4 3 bits 1 bit 64 4 4 bits 0 bit 1 5 0 bit 5 bits 2 5 0 bit 5 bits 4 5 1 bit 4 bits 8 5 2 bits 3 bits 16 5 3 bits 2 bits 32 5 4 bits 1 bit 64 5 5 bits bit 일 실시예에서, PSBCH의 스크램블링 시퀀스의 생성은 적어도 사이드링크 동기화 ID(예를 들어, 본 개시에서 N_ID로서 표시됨)를 기반으로 한다. 일 예에서, PSBCH의 스크램블링 시퀀스의 생성은 사이드링크 동기화 ID만을 기반으로 한다. 일 예에서, PSBCH의 스크램블링 시퀀스는 상응하는 PSBCH를 포함하는 S-SSB를 포함하는 모든 슬롯에 대해 생성 되며, 스크램블링 시퀀스의 초기 조건은 사이드링크 동기화 ID만을 기반으로 한다. 예를 들어, PSBCH의 스크램 블링 시퀀스를 생성하기 위한 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변조 시퀀스에 의해 주어진 PN 시퀀스에 따르며, 여기서 M 시퀀스 s_1(n) 중 하나는 생성식 g_1(x)=x^31+x^3+1 및 초기 조건 c_1=1로 생성 되고, 다른 M 시퀀스 s_2(n)은 생성식 g_2(x)=x^31+x^3+x^2+x+1 및 초기 조건 c_2=N_ID로 생성되며, 여기서 N_ID는 사이드링크 동기화 ID이다. QPSK 변조 시퀀스가 s(n) = (1-2*((s_1(2*n+N_c) + s_1(2*n+N_c)) mod 2))/ + j*(1-2*((s_1(2*n+N_c+1) + s_2(2*n+N_c+1)) mod 2))/ 에 의해 주어지고, s(n)이 원하는 스크 램블링 시퀀스 길이로 잘리도록 하는 출력 시프트 오프셋(예를 들어, N_c로서 표시됨)이 있을 수 있다. 일 예에 서, 잘린 스크램블링 시퀀스 길이(truncated scrambling sequence length)는 정상 CP 및 확장된 CP를 가진 S- SSB에 대해 상이할 수 있다. 일 예에서, PSBCH의 스크램블링 시퀀스의 생성은 추가 정보와 함께 사이드링크 동기화 ID를 기반으로 한다. 일 예에서, PSBCH의 스크램블링 시퀀스에 의해 반송되는 추가 정보가 상응하는 S-SSB의 PSBCH의 S-PSS, S-SSS 또는 DM-RS에 의해 반송되지 않는 경우, 추가 정보는 사이드링크 UE에 의해 블라인드하게(blindly) 검출될 필요가 있 다. 일 예에서, PSBCH의 스크램블링 시퀀스를 생성하기 위한 추가 정보는 S-SSB 인덱스 또는 S-SSB인덱스의 일부일 수 있다. 다른 예에서, PSBCH의 스크램블링 시퀀스를 생성하기 위한 추가 정보는 QCL 그룹 인덱스 또는 QCL 그룹 내의 인 덱스일 수 있다. 또 다른 예에서, PSBCH의 스크램블링 시퀀스를 생성하기 위한 추가 정보는 동기화 소스에 관한 정보(예를 들어, 커버리지 내/커버리지 밖의 지시자, 및/또는 동기화 소스의 타입, 및/또는 동기화 소스의 우선 순위 정보)일 수 있다. 스크램블링 시퀀스의 생성 방법에 대한 일예에서, 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변조 시 퀀스에 의해 주어진 PN 시퀀스에 따라 생성되며, 여기서 PN 시퀀스의 생성은 사이드링크 동기화 ID만(예를 들어, 초기 조건에서)을 기반으로 하고, 생성된 PN 시퀀스는 다수의 비중첩 세그먼트로 잘리며, 여기서 각각의 세그먼트는 스크램블링 시퀀스에 의해 반송되는 추가 정보 중 하나에 상응한다. 일 예에서, 스크램블링 시퀀스의 잘린 세그먼트의 길이는 정상 CP 및 확장된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 일 예에서, 추가 정보는 송신된 S-SSB (사전) 설정된 수(예를 들어, 송신된 S-SSB의 수는 N_SSB임을 나타냄) 내 에서 S-SSB 인덱스일 수 있으며, 생성된 PN 시퀀스는 제i 세그먼트가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 N_SSB 수의 비중첩 세그먼트로 잘리며, 여기서 i는 i=i_SSB 및 0≤i≤N_SSB-1이도 록 하는 S-SSB 인덱스이고, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장된 CP를 갖는 S- SSB에 대해 상이할 수 있다. 다른 예에서, 추가 정보는 송신된 S-SSB의 (사전) 설정된 수(예를 들어, 송신된 S-SSB의 수가 N_SSB임을 나타냄) 내에서 S-SSB 인덱스 또는 S-SSB 인덱스의 LSB(예를 들어, 최대 K LSB)일 수 있으며, 생성된 PN 시퀀스 는 제i 세그먼트가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘 리며, 여기서 i는 N_SSB<2^K인 경우 S-SSB 인덱스이거나, i는 N_SSB≥2^K인 경우 S-SSB 인덱스의 K LSB이고, K 는 미리 정의된 정수(예를 들어, K=3)이며, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장 된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 또 다른 예에서, 추가 정보는 송신된 S-SSB의 (사전) 설정된 수(예를 들어, 송신된 S-SSB의 수가 N_SSB임을 나 타냄) 내에서 S-SSB 인덱스 또는 S-SSB 인덱스의 MSB(예를 들어, 최대 K MSB)일 수 있으며, 생성된 PN 시퀀스는 제i 세그먼트가 생성된 PN 시퀀스의 (i-1)*M 내지 i*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘리며, 여기서 i는 N_SSB<2^K인 경우 S-SSB 인덱스이거나, i는 N_SSB≥2^K인 경우 S-SSB 인덱스의 K MSB이고, K는 미리 정의된 정수(예를 들어, K=3)이며, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장 된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 또 다른 예에서, 추가 정보는 DFN의 일부일 수 있고, 생성된 PN 시퀀스는 제i 세그먼트가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘리며, 여기서 i는 DFN의 일부에 대한 일 대일 매핑을 갖고, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장된 CP를 갖는 S-SSB에 대 해 상이할 수 있다. 또 다른 예에서, 추가 정보는 프레임 내의 슬롯 인덱스의 일부일 수 있으며, 생성된 PN 시퀀스는 제i 세그먼트 가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘리며, 여기서 i는 프레임 내의 슬롯 인덱스의 일부에 대한 일대일 매핑을 갖고, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 또 다른 예에서, 추가 정보는 QCL 정보(예를 들어, QCL 그룹 인덱스 또는 QCL 그룹 내의 인덱스)일 수 있고, 생 성된 PN 시퀀스는 제i 세그먼트가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘리며, 여기서 i는 QCL 정보(예를 들어, QCL 그룹 인덱스 또는 QCL 그룹 내의 인덱스)에 대한 일대 일 매핑을 갖고, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 또 다른 예에서, 추가 정보는 동기화 소스에 관한 정보(예를 들어, 커버리지 내/커버리지 밖의 지시자, 및/또는 동기화 소스의 타입, 및/또는 동기화 소스의 우선 순위 정보)일 수 있고, 생성된 PN 시퀀스는 제i 세그먼트가 생성된 PN 시퀀스의 i*M 내지 (i+1)*M-1 시퀀스 인덱스에 상응하도록 비중첩 세그먼트로 잘리며, 여기서 i는 동 기화 소스에 관한 정보(예를 들어, 커버리지 내/커버리지 밖의 지시자, 및/또는 동기화 소스의 타입, 및/또는 동기화 소스의 우선 순위 정보)에 대한 일대일 매핑을 갖고, M은 각각의 세그먼트의 길이이며, 이는 예를 들어 정상 CP 및 확장된 CP를 갖는 S-SSB에 대해 상이할 수 있다. 스크램블링 시퀀스의 생성 방법에 대한 일 예에서, 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변조 시 퀀스에 의해 주어진 PN 시퀀스에 따라 생성되며, 여기서 PN 시퀀스의 생성은 M 시퀀스 중 하나의 초기 조건이 사이드링크 동기화 ID와 추가 정보를 모두 포함하도록 하는 사이드링크 동기화 ID와 추가 정보를 기반으로 한다. 스크램블링 시퀀스의 생성 방법에 대한 또 다른 예에서, 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변 조 시퀀스에 의해 주어진 PN 시퀀스에 따라 생성되며, 여기서 PN 시퀀스의 생성은 (예를 들어, 초기 조건에서) 사이드링크 동기화 ID만을 기반으로 하고, 생성된 PN 시퀀스는 순환 시프트로 수행되며, 여기서 순환 시프트는 스크램블링 시퀀스에 의해 반송되는 추가 정보를 기반으로 한다. 스크램블링 시퀀스의 생성 방법에 대한 또 다른 예에서, 시퀀스는 2개의 M 시퀀스의 XOR에 의해 구성된 QPSK 변 조 시퀀스에 의해 주어진 PN 시퀀스에 따라 생성되며, 여기서 PN 시퀀스의 생성은 (예를 들어, 초기 조건에서)사이드링크 동기화 ID만을 기반으로 하고, 생성된 PN 시퀀스는 위상 회전으로 수행되며, 여기서 위상 회전은 스 크램블링 시퀀스에 의해 반송되는 추가 정보를 기반으로 한다. 도 32는 사용자 장치(UE)(예를 들어, 도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이, 본 개시의 실시예에 따른 윈도우 크기 적응 방법의 흐름도를 도시한다. 도 32에 도시된 방법의 실시예 는 단지 예시를 위한 것이다. 도 32에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상 의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 32에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 사이드링크 동기화 신호 및 물리적 사이드링크 브로드캐스트 채널(S-SS/PSBCH) 블록에 대한 설정 정보를 포함하는 상위 계층 파라 미터의 세트를 수신한다. 일 실시예에서, S-SS/PSBCH 블록에 대한 설정 정보는 S-SS/PSBCH 블록의 주파수 위치를 더 포함하고, S- SS/PSBCH 블록의 주파수 위치는 S-SS/PSBCH 블록에서 인덱스 66을 갖는 부반송파에 상응한다. 일 실시예에서, S-SS/PSBCH 블록에 대한 설정 정보는 SL BWP(sidelink bandwidth part)에 대한 정보를 더 포함 하고, SL BWP에 대한 정보는 SL BWP의 수비학 및 SL BWP의 대역폭을 포함한다. 후속하여, 단계에서 UE는, S-SS/PSBCH 블록에 대한 설정 정보를 기반으로 하여, 송신된 S-SS/PSBCH 블록 의 수( ), 송신된 S-SS/PSBCH 블록에 대한 오프셋( ) 및 송신된 S-SS/PSBCH 블록에 대한 간격( ) 을 결정한다. 마지막으로, 단계에서 UE는 S-SS/PSBCH 블록의 송신을 위한 기간 내에서 송신된 S-SS/PSBCH 블록을 포함 하는 슬롯의 세트를 결정하며, 여기서 슬롯의 세트 내의 슬롯의 인덱스는 를 기반으로 하여 결정되며, 여기서 는 를 갖는 S-SS/PSBCH 블록의 인덱스이다. 일 실시예에서, UE는 SL BWP의 수비학으로서 S-SS/PBCH 블록의 수비학을 결정하고, SL BWP의 대역폭의 일부로서 S-SS/PBCH 블록의 대역폭을 결정한다. 일 실시예에서, UE는 S-SS/PBCH 블록에서 인덱스 0을 갖는 부반송파가 SL BWP의 자원 블록(RB)에서 인덱스 0을 갖는 부반송파와 정렬되는 것으로 결정한다. 일 실시예에서, UE는 PSBCH 상에서 송신되는 비트의 수에 적용되는 스크램블링 시퀀스를 결정한다. 일 실시예에서, UE는 를 갖는 스크램블링 시퀀스에 대한 생성식을 초기화하며, 여기서 는 사이 드링크 동기화 식별(sidelink synchronization identification; SS-ID)이다. 일 실시예에서, UE는 PSBCH에 대한 복조 기준 신호(demodulation reference signal; DM-RS)를 생성하기 위한 시퀀스를 결정한다. 일 실시예에서, UE는 를 갖는 DM-RS를 생성하기 위한 생성식을 초기화하며, 여기서 는 SS-ID이 다. 일 실시예에서, UE는 S-PSS에 대해 매핑된 심볼에서 인덱스 2 내지 128을 갖는 부반송파로부터 사이드링크 1차 동기화 신호(S-PSS)에 대한 길이-127 시퀀스를 결정하고, S-SSS에 대해 매핑된 심볼에서 인덱스 2 내지 128을 갖는 부반송파로부터 사이드링크 2차 동기화 신호(S-SSS)에 대한 길이-127 시퀀스를 결정하고, S-PSS에 대해 매 핑된 심볼에서 인덱스가 0, 1, 129, 130 및 131인 부반송파를 0으로서 결정하며, S-SSS에 대해 매핑된 심볼에서 인덱스가 0, 1, 129, 130 및 131인 부반송파를 0으로서 결정한다. 본 개시가 예시적인 실시예로 설명되었지만, 다양한 변경 및 수정이 통상의 기술자에게 제시될 수 있다. 본 개 시는 첨부된 청구항의 범주 내에 속하는 이러한 변경 및 수정을 포함하는 것으로 의도된다. 본 출원에서의 설명은 임의의 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 암시하 는 것으로 해석되지 않아야 한다. 특허된 주제(patented subject matter)의 범위는 청구항에 의해서만정의된다."}
{"patent_id": "10-2021-7042843", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시 및 그 이점에 대한 더욱 완전한 이해를 위해, 동일한 도면 부호가 동일한 부분을 나타내는 첨부된 도면 과 연관하여 취해진 다음의 설명에 대한 참조가 이제 이루어진다. 도 1은 본 개시의 실시예에 따른 예시적인 무선 네트워크를 도시한다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 4는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한다. 도 5는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한다. 도 6은 본 개시의 실시예에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한다. 도 7은 본 개시의 실시예에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시한 다. 도 8은 본 개시의 실시예에 따른 차량 중심 통신 네트워크의 예시적인 유스 케이스(use case)를 도시한다. 도 9는 본 개시의 실시예에 따른 슬롯에서의 SS/PBCH 블록의 예시적인 매핑 패턴을 도시한다. 도 10은 본 개시의 실시예에 따른 하프 프레임(half frame)에서의 SS/PBCH 블록의 예시적인 매핑 패턴을 도시한 다. 도 11은 본 개시의 실시예에 따른 S-SSB에 대한 예시적인 송신 패턴을 도시한다. 도 12는 본 개시의 실시예에 따른 S-SSB에 대한 다른 예시적인 송신 패턴을 도시한다. 도 13은 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 14는 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 15는 본 개시의 실시예에 따른 S-SSB에 대한 또 다른 예시적인 송신 패턴을 도시한다. 도 16은 본 개시의 실시예에 따른 S-SSB 송신을 위한 예시적인 구성을 도시한다. 도 17은 본 개시의 실시예에 따른 S-SSB 송신을 위한 다른 예시적인 구성을 도시한다. 도 18은 본 개시의 실시예에 따른 S-SSB에 대한 송신의 (사전) 설정과 연관된 예시적인 QCL 가정을 도시한다. 도 19는 본 개시의 실시예에 따른 송신된 S-SSB에 대한 예시적인 (사전) 설정 가능한 QCL 가정을 도시한다. 도 20은 본 개시의 실시예에 따른 S-SSB의 송신을 위한 윈도우와 연관된 예시적인 QCL 가정을 도시한다. 도 21은 본 개시의 실시예에 따른 SCS에 대한 S-SSB의 예시적인 송신을 도시한다. 도 22는 본 개시의 실시예에 따른 S-SSB에서의 예시적인 시퀀스 매핑을 도시한다. 도 23은 본 개시의 실시예에 따른 예시적인 NR SS/PBCH 블록 구성을 도시한다. 도 24는 본 개시의 실시예에 따른 PBCH의 RB 내의 예시적인 NR DMRS RE 위치를 도시한다.도 25는 본 개시의 실시예에 따른 정상 순환 프리픽스(cyclic prefix) 및 확장된 순환 프리픽스에 대한 예시적 인 S-SSB 구성을 도시한다. 도 26은 본 개시의 실시예에 따른 상이한 DM-RS 밀도에 대한 예시적인 RB 구조를 도시한다. 도 27은 본 개시의 실시예에 따라 PSBCH 심볼에서 상이한 시작 RE의 조합을 사용하기 위한 예시적인 인디케이션 (indication)을 도시한다. 도 28a는 본 개시의 실시예에 따른 FR2에 대한 PBCH의 예시적인 스크램블링(scrambling)을 도시한다. 도 28b는 본 개시의 실시예에 따른 FR1에 대한 PBCH의 예시적인 스크램블링을 도시한다. 도 29는 본 개시의 실시예에 따른 PSBCH에 대한 예시적인 스크램블링 절차를 도시한다. 도 30은 본 개시의 실시예에 따른 주기에서의 예시적인 QCL된 S-SSB 그룹을 도시한다. 도 31은 본 개시의 실시예에 따라 타이밍 관련된 정보를 포함하는 예시적인 PSBCH 페이로드를 도시한다. 도 32는 본 개시의 실시예에 따른 윈도우 크기 적응 방법의 흐름도를 도시한다."}
