# Coprocessador Matricial com FPGA e Interface C99

![Laplace MPU banner (v2)](docs/banner-v2-readme.png)

Este relat√≥rio documenta, em detalhes, o desenvolvimento de um **sistema completo de processamento matricial baseado em FPGA**, envolvendo tr√™s camadas principais:

* Um **coprocessador programado em Verilog**, implementado em um kit DE1-SoC, capaz de executar opera√ß√µes matem√°ticas sobre matrizes 5√ó5 com inteiros de 8 bits.
* Uma **biblioteca em C/Assembly**, que funciona como driver e interface de controle entre o processador ARM (HPS) e a FPGA.
* Uma **aplica√ß√£o interativa em C99**, baseada em terminal, que permite ao usu√°rio carregar arquivos, selecionar opera√ß√µes e visualizar os resultados.

O projeto prioriza **baixo n√≠vel, efici√™ncia e robustez**, promovendo a integra√ß√£o direta entre software e hardware por meio de registradores mapeados em mem√≥ria. Ao longo deste documento, cada componente √© abordado separadamente, com explica√ß√µes t√©cnicas e exemplos pr√°ticos de uso, desde a FSM do hardware at√© a l√≥gica de parsing da DSL do usu√°rio.

## Como compilar

```bash
gcc -std=c99 -Iapp -Ilib app/main.c lib/laplace.s -o laplace
```

*Observa√ß√µes: Voc√™ deve incluir as pastas `app/` e `lib/` para compil√°-lo.*

## Baixando pre-compilado

Na aba [Releases](https://github.com/cldaniel101/pbl2-sistemas-digitais/releases) √© poss√≠vel ver dois arquivos, um arquivo zip, que cont√©m o projeto Quartus pr√©-compilado e o bin√°rio da aplica√ß√£o em C compilado para Linux ARMv7.

---

## üë•Equipe

* Cl√°udio Daniel Figueredo Peruna
* Paulo Gabriel da Rocha Costa Silva
* Paulo Henrique Barreto Dantas

---

## üìå Sum√°rio  

- [Vis√£o Geral da Arquitetura](#1-vis√£o-geral-da-arquitetura)  
- [Interface Host ‚Üî FPGA](#2-interface-host-fpga)  
- [M√°quina de Estados Finita (FSM)](#3-m√°quina-de-estados-finita-fsm)  
- [Handshake e Protocolo de Comunica√ß√£o](#4-handshake-e-protocolo-de-comunica√ß√£o)  
- [Feedback Visual por LEDs](#5-feedback-visual-por-leds)  
- [Driver em C + Assembly](#6-driver-em-c-assembly)  
- [Aplica√ß√£o de Usu√°rio (C99 CLI)](#7-aplica√ß√£o-de-usu√°rio-c99-cli)  
- [Testes e Estrat√©gias de Depura√ß√£o](#8-testes-e-estrat√©gias-de-depura√ß√£o)  
- [Tabela-Resumo de Sinais](#9-tabela-resumo-de-sinais) <br> <br>

---

## 1. Vis√£o Geral da Arquitetura

O atual projeto implementa um **ecossistema embarcado completo** voltado para o processamento de opera√ß√µes matriciais por meio de um coprocessador dedicado implementado em FPGA. Para alcan√ßar esse objetivo, a solu√ß√£o foi dividida em **tr√™s grandes blocos interdependentes**, cada qual com uma responsabilidade bem definida:

---

### 1.1 Coprocessador (FPGA)

O cora√ß√£o do projeto √© o coprocessador, uma unidade l√≥gica programada em **Verilog** e sintetizada em uma **FPGA do kit DE1-SoC**. Este coprocessador √© capaz de realizar, de maneira totalmente paralela, **opera√ß√µes matriciais sobre matrizes 5√ó5 de inteiros com sinal de 8 bits**.

Entre suas caracter√≠sticas mais relevantes, destacam-se:

* **Pipeline de opera√ß√µes**: o processamento n√£o ocorre de forma monol√≠tica, mas √© dividido em est√°gios sequenciais (ex: carregamento das matrizes A e B, execu√ß√£o da opera√ß√£o, exporta√ß√£o do resultado).
* **Modularidade via FSM (Finite State Machine)**: toda a opera√ß√£o √© controlada por uma m√°quina de estados clara e bem definida, que responde a comandos espec√≠ficos vindos do host.
* **Interface bin√°ria controlada**: a comunica√ß√£o com o host se d√° via dois registradores mapeados em mem√≥ria, `pio_out[31:0]` (entrada) e `pio_in[31:0]` (sa√≠da), controlados pelo barramento leve HPS‚ÄìFPGA.

Essa separa√ß√£o entre entrada e sa√≠da garante que o coprocessador possa operar de forma previs√≠vel e s√≠ncrona, obedecendo a comandos e reconhecendo confirma√ß√µes do host via pulsos bem definidos.

---

### 1.2 Biblioteca Driver (Assembly + C)

Para permitir que um programa em C consiga se comunicar com o coprocessador, foi desenvolvida uma **biblioteca h√≠brida** contendo:

* Um **cabe√ßalho em C** (`laplace.h`) com constantes, tipos e prot√≥tipos de fun√ß√µes.
* Trechos **implementados em Assembly ARMv7**, especialmente os que manipulam diretamente os registradores de controle da FPGA (por exemplo, escritas bit-a-bit nos registradores `cmd` e `stat`).

Essa biblioteca atua como uma **ponte transparente** entre o alto n√≠vel (aplica√ß√£o C) e o baixo n√≠vel (registradores f√≠sicos da FPGA), abstraindo detalhes complexos como:

* Aritm√©tica de ponteiros para mapear mem√≥ria f√≠sica via `/dev/mem`
* Envio de instru√ß√µes codificadas em 32 bits
* Sincroniza√ß√£o por delay microcontrolado e pulsos de "avan√ßa est√°gio"

Ela foi pensada para ser **m√≠nima, segura e previs√≠vel**. Com poucos arquivos, consegue encapsular toda a l√≥gica de comunica√ß√£o, oferecendo ao programador fun√ß√µes f√°ceis de usar como `mpu_store()`, `mpu_load()` e `next_stage()`.

---

### 1.3 Aplica√ß√£o do Usu√°rio (C99)

O terceiro bloco do projeto √© a interface de linha de comando, escrita em **C99**, que permite ao usu√°rio interagir com o coprocessador de maneira intuitiva. Essa aplica√ß√£o √© composta por v√°rios arquivos modulares:

* `main.c` ‚Äî loop principal, inicializa√ß√£o da conex√£o e chamada das fun√ß√µes da biblioteca
* `parser.c` / `parser.h` ‚Äî leitura e valida√ß√£o de arquivos `.lp` que representam matrizes ou escalares
* `ui.c` / `ui.h` ‚Äî intera√ß√£o com o terminal, prints e mensagens de erro
* `types.h` ‚Äî tipos auxiliares e enums que representam as opera√ß√µes

Destaque especial vai para o uso de uma **DSL (Domain Specific Language)** chamada *Laplace*, que facilita a entrada de dados pelo usu√°rio. A linguagem permite:

* Representa√ß√£o textual simples de matrizes e escalares
* Coment√°rios inline e sintaxe tolerante a erros
* Detec√ß√£o autom√°tica de tamanho da matriz
* Valida√ß√£o detalhada com mensagens amig√°veis

A escolha pelo padr√£o **C99** foi deliberada. O projeto se beneficia de recursos como:

* Tipos de largura fixa (`int8_t`, `uint32_t`, etc.)
* Declara√ß√µes dentro de blocos
* Melhor suporte √† modulariza√ß√£o
* Legibilidade e seguran√ßa de tipo

Isso tudo contribui para que o c√≥digo da aplica√ß√£o seja mais robusto, moderno e f√°cil de manter, especialmente em compara√ß√£o com o antigo padr√£o C89.

---

### 1.4 Comunica√ß√£o entre os blocos

A comunica√ß√£o entre os tr√™s blocos ocorre em **camadas bem delimitadas**:

```text
Usu√°rio
  ‚áÖ (input via terminal)
Aplica√ß√£o C99
  ‚áÖ (via structs e fun√ß√µes)
Driver (C + Assembly)
  ‚áÖ (via registradores mapeados)
FPGA (Verilog)
```

Essa separa√ß√£o favorece **testes modulares** (cada parte pode ser validada independentemente), bem como **portabilidade** (o software poderia se adaptar a outro hardware mantendo a mesma interface de driver).

---

## 2. Interface Host ‚Üî FPGA

A interface entre o host (um processador ARM embarcado no HPS do DE1-SoC) e o coprocessador (implementado na FPGA) √© feita por meio de dois **registradores de 32 bits mapeados em mem√≥ria**, acessados via o *Lightweight HPS‚ÄìFPGA Bridge*:

* **`pio_out[31:0]`**: registrador de **entrada** ‚Äì envia comandos e dados do host para o coprocessador.
* **`pio_in[31:0]`**: registrador de **sa√≠da** ‚Äì recebe os dados de volta do coprocessador para o host.

Esses registradores s√£o acessados diretamente atrav√©s de ponteiros `volatile` em C e Assembly, garantindo total controle e baixa lat√™ncia.

---

### 2.1 Registrador de Entrada ‚Äì `pio_out[31:0]`

O registrador `pio_out` √© onde o host escreve instru√ß√µes para o coprocessador. Ele √© dividido em campos com significados espec√≠ficos:

| Bits      | Campo             | Fun√ß√£o                                                                                                      |
| --------- | ----------------- | ----------------------------------------------------------------------------------------------------------- |
| **31**    | `start_pulse`     | Pulso de in√≠cio (1 ciclo). Dispara carregamento ou execu√ß√£o, dependendo do est√°gio atual.                   |
| **30**    | `matrix_size_reg` | Define o tamanho l√≥gico da matriz: `0` = 3√ó3, `1` = 2√ó2. Usado somente na opera√ß√£o determinante.            |
| **29‚Äì27** | `op_code`         | C√≥digo da opera√ß√£o a ser executada. Decodificado internamente pela FSM para selecionar a l√≥gica apropriada. |
| **26**    | `ack_pulse`       | Pulso de confirma√ß√£o de leitura: o host informa que j√° processou o dado recebido.                           |
| **25‚Äì9**  | (reservado)       | N√£o utilizados. Sempre escritos como zero para evitar efeitos indesejados.                                  |
| **8‚Äì1**   | `bit_pos`         | Posi√ß√£o de 0 a 199 que indica qual bit est√° sendo gravado em Matrix\_A ou Matrix\_B.                        |
| **0**     | `bit_val`         | Valor bin√°rio (0 ou 1) que ser√° gravado na posi√ß√£o indicada por `bit_pos`.                                  |

#### **Resumo Pr√°tico**

O registrador `pio_out` permite o carregamento completo das duas matrizes A e B, bit a bit, al√©m de configurar a opera√ß√£o desejada e sinalizar o avan√ßo entre est√°gios com pulsos de controle. A l√≥gica no Verilog faz detec√ß√£o de borda para `start_pulse` e `ack_pulse`, simplificando o protocolo: basta escrever um "1" por um ciclo para disparar a a√ß√£o correspondente.

---

### 2.2 Registrador de Sa√≠da ‚Äì `pio_in[31:0]`

J√° o `pio_in` √© utilizado pelo coprocessador para informar o progresso da opera√ß√£o e entregar os resultados, estruturado da seguinte forma:

| Bits      | Campo           | Fun√ß√£o                                                                    |
| --------- | --------------- | ------------------------------------------------------------------------- |
| **31**    | `flag_reg`      | Flag de novo dado: quando `1`, indica que h√° um byte pronto para leitura. |
| **30‚Äì26** | `byte_idx`      | √çndice do byte atual dentro do vetor de sa√≠da Result\[199:0].             |
| **25‚Äì8**  | Zeros (`18'd0`) | Preenchimento fixo para completar os 32 bits.                             |
| **7‚Äì0**   | `data_out_reg`  | O byte efetivo de resultado (parte da matriz calculada).                  |

#### **Resumo Pr√°tico**

A comunica√ß√£o √© orientada a **bytes sequenciais**: a matriz final de 25 bytes √© transmitida do coprocessador para o host um byte por vez. Para cada byte, o FPGA sinaliza que h√° dado dispon√≠vel (`flag_reg = 1`). O host responde com `ack_pulse`, fazendo o byte seguinte ser colocado no barramento. A contagem `byte_idx` ajuda o host a controlar o progresso da leitura.

---

### 2.3 Di√°logo Resumido entre Host e FPGA

```text
(Host) Envia bits de A ‚Üí `bit_val`, `bit_pos`, `start_pulse`
(Host) Envia bits de B ‚Üí idem
(Host) Define `op_code`, `matrix_size_reg`, envia novo `start_pulse`
(FPGA) Executa opera√ß√£o
(FPGA) Coloca byte de resultado em `data_out_reg`, aciona `flag_reg`
(Host) L√™ byte, envia `ack_pulse`
‚Üª Repete at√© `byte_idx == 24`
```

---

### 2.4 Vantagens dessa Interface

* **Efici√™ncia bin√°ria**: O protocolo usa poucos bits com significados claros, evitando overhead de comunica√ß√£o.
* **Controle total**: O host tem dom√≠nio total sobre o ritmo da opera√ß√£o, inclusive podendo interromper e reiniciar.
* **Simplicidade no hardware**: O uso de borda e pulsos bin√°rios simplifica a FSM do Verilog e evita bugs de latch ou sinal mantido.

---

### 2.5 Limita√ß√µes e Potenciais Extens√µes

* A interface √© projetada **somente para matrizes 5√ó5 (200 bits)**. Outros tamanhos exigiriam mudan√ßas tanto no FSM quanto na l√≥gica de envio e leitura.
* Os bits `25:9` reservados podem futuramente acomodar:

  * Flags de satura√ß√£o, overflow ou underflow
  * Configura√ß√µes de ponto flutuante
  * Opera√ß√µes com mais de duas matrizes ou com m√°scara condicional

---

## 3. M√°quina de Estados Finita (FSM)

A FSM (Finite State Machine) √© uma estrutura de controle sequencial implementada em Verilog que **orquestra o comportamento do coprocessador**. Ela age como um ‚Äúdiretor de cena‚Äù, garantindo que cada m√≥dulo execute sua fun√ß√£o no momento certo e com os sinais apropriados.

A FSM responde a comandos recebidos via `pio_out` e avan√ßa por **cinco estados principais**, garantindo sincroniza√ß√£o e seguran√ßa na execu√ß√£o da opera√ß√£o matricial.

---

### 3.1 Estados da FSM

| C√≥digo | Nome do Estado | Fun√ß√£o Principal                               | A√ß√£o de Sa√≠da / Comportamento                                        | Condi√ß√£o de Transi√ß√£o                      |
| ------ | -------------- | ---------------------------------------------- | -------------------------------------------------------------------- | ------------------------------------------ |
| `000`  | **IDLE**       | Estado inicial. Espera o comando para come√ßar. | L√™ `op_code` e `matrix_size_reg`, zera vari√°veis de controle.        | Pulso em `start_pulse` ‚Üí **LOAD\_A**       |
| `001`  | **LOAD\_A**    | Carrega 200 bits da matriz A, bit a bit.       | Armazena cada bit em `Matrix_A` com base em `bit_pos` e `bit_val`.   | Quando `load_cnt == 199` ‚Üí **LOAD\_B**     |
| `010`  | **LOAD\_B**    | Carrega 200 bits da matriz B.                  | Id√™ntico a A, mas escreve em `Matrix_B`.                             | Quando `load_cnt == 199` ‚Üí **EXEC\_OP**    |
| `011`  | **EXEC\_OP**   | Executa a opera√ß√£o com base no `op_code`.      | Ativa m√≥dulo `MpuOperations`; conta 7 ciclos para garantir lat√™ncia. | Quando `cycle_counter > 6` ‚Üí **READ\_RES** |
| `100`  | **READ\_RES**  | Exporta resultado da opera√ß√£o, byte a byte.    | Gera `data_out_reg`, levanta `flag_reg`, aguarda `ack_pulse`.        | Se `byte_idx == 24` ‚Üí **IDLE**             |

---

### 3.2 Transi√ß√£o Completa dos Estados

A FSM segue a seguinte cronologia linear com la√ßos internos bem definidos:

```text
IDLE ‚îÄ‚îÄstart_pulse‚îÄ‚îÄ‚ñ∂ LOAD_A (200 ciclos)
       ‚îî‚îÄ‚îÄ (bit-a-bit com pio_out)
          ‚Üì
LOAD_B (200 ciclos)
       ‚îî‚îÄ‚îÄ (bit-a-bit com pio_out)
          ‚Üì
EXEC_OP (~7 ciclos)
       ‚îî‚îÄ‚îÄ (executa opera√ß√£o combinacional/sequencial)
          ‚Üì
READ_RES (25 ciclos)
       ‚îî‚îÄ‚îÄ (handshake byte-a-byte com pio_in ‚Üî ack_pulse)
          ‚Üì
IDLE ‚îÄ‚îÄ‚îÄ (espera novo start_pulse para nova opera√ß√£o)
```

---

### 3.3 Seguran√ßa de Transi√ß√£o

A FSM √© protegida contra comandos fora de ordem. Por exemplo:

* Se o host enviar um novo `start_pulse` durante `READ_RES`, a FSM **retorna para IDLE**, abortando a opera√ß√£o ‚Äî isso evita conflitos ou leituras truncadas.
* Cada `ack_pulse` s√≥ √© aceito se vier **depois** de `flag_reg` ser levantado, mantendo a integridade da troca de dados.

---

### 3.4 Visibilidade via LEDs

Tr√™s LEDs f√≠sicos da placa FPGA s√£o utilizados como **indicadores visuais de estado**, √∫teis para debug e demonstra√ß√µes:

| LED | Estado Ativado | Significado                      |
| --- | -------------- | -------------------------------- |
| 0   | `LOAD_A`       | "Carregando Matriz A"            |
| 1   | `LOAD_B`       | "Carregando Matriz B"            |
| 2   | `READ_RES`     | "Enviando Resultado para o Host" |

Estes LEDs acendem automaticamente quando a FSM entra no estado correspondente, ajudando a monitorar o fluxo em tempo real sem ferramentas de depura√ß√£o sofisticadas.

---

### 3.5 Caracter√≠sticas T√©cnicas

* **Contadores internos**: usados para controlar o n√∫mero de bits recebidos e o n√∫mero de ciclos de execu√ß√£o.

  * `load_cnt`: conta at√© 199 durante LOAD\_A e LOAD\_B.
  * `cycle_counter`: conta at√© 6 durante EXEC\_OP.
  * `byte_idx`: percorre de 0 a 24 durante READ\_RES.
* **Modularidade**: cada estado tem l√≥gica separada, permitindo f√°cil extens√£o ou modifica√ß√£o (ex: para adicionar novos est√°gios).

---

## 4. Handshake e Protocolo de Comunica√ß√£o

Durante o est√°gio final da execu√ß√£o ‚Äì o estado **`READ_RES`** da FSM ‚Äì o coprocessador envia os dados da matriz-resultado de volta ao host **um byte por vez**. Esse processo √© cuidadosamente sincronizado atrav√©s de um **protocolo de handshake**, que garante:

* Que o FPGA **n√£o sobrescreva dados** antes que o host os leia.
* Que o host **saiba exatamente quando um novo byte est√° pronto**.
* Que os dois lados avancem **em total sincronia**, evitando perda de dados.

---

### 4.1 O Papel de Cada Sinal

Durante o `READ_RES`, os seguintes sinais e registradores s√£o utilizados:

| Sinal           | Dire√ß√£o | Papel durante o Handshake                                     |
| --------------- | ------- | ------------------------------------------------------------- |
| `Result[199:0]` | Interno | Vetor com os 200 bits da matriz de resultado.                 |
| `byte_idx`      | Interno | √çndice que controla qual byte est√° sendo enviado (0 a 24).    |
| `data_out_reg`  | Sa√≠da   | Armazena o byte atual que ser√° lido pelo host.                |
| `flag_reg`      | Sa√≠da   | Quando 1, indica que `data_out_reg` est√° pronto para leitura. |
| `ack_pulse`     | Entrada | Pulso do host confirmando que o byte foi lido.                |

---

### 4.2 Passo a Passo do Handshake

#### **1. FPGA prepara o dado**

Ao entrar em `READ_RES`, a FSM fatiar√° o vetor de resultado em 25 blocos de 8 bits. Para cada byte:

```verilog
data_out_reg <= Result[byte_idx*8 +: 8];
flag_reg     <= 1;   // Sinaliza ao host: "byte dispon√≠vel"
```

‚Üí O host verifica o bit 31 de `pio_in` (`flag_reg == 1`) e sabe que h√° dado novo.

---

#### **2. Host consome o dado**

O host l√™ o valor de `pio_in[7:0]` (conte√∫do de `data_out_reg`), armazena em sua RAM e ent√£o envia:

```c
pio_out = (1 << 26); // ack_pulse = 1
```

‚Üí Esse pulso de confirma√ß√£o √© capturado pelo hardware por detec√ß√£o de borda.

---

#### **3. FPGA avan√ßa**

Ap√≥s detectar o pulso, a FSM limpa o flag e avan√ßa para o pr√≥ximo byte (ou retorna a IDLE):

```verilog
flag_reg <= 0;
if (byte_idx == 24)
    state <= IDLE; // todos os bytes enviados
else
    byte_idx <= byte_idx + 1;
```

---

#### **4. Repeti√ß√£o**

Esse ciclo se repete **25 vezes**, exatamente um por byte, at√© que todos os dados da matriz sejam entregues ao host.

---

### 4.3 Diagrama Temporal Simplificado

```text
Clock ‚Üí
FPGA: flag_reg = 1   ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
Host: l√™ dado         ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îÇ
Host: ack_pulse = 1            ‚îÇ  ‚îÇ
FPGA: flag_reg ‚Üê 0             ‚îÇ  ‚îÇ
FPGA: byte_idx++               ‚îî‚îÄ‚îÄ‚îò
```

Cada par `flag_reg‚Üë` ‚Üí `ack_pulse‚Üë` representa **uma itera√ß√£o do handshake**. Nenhum dado √© sobrescrito sem confirma√ß√£o.

---

### 4.4 Robustez e Toler√¢ncia a Erros

A FSM est√° preparada para proteger a integridade dos dados:

* **Start precoce?** Se o host acionar `start_pulse` fora de hora, a FSM reseta para `IDLE`, **abandonando a leitura** e reiniciando a opera√ß√£o ‚Äì evitando vazamentos ou dados fora de ordem.
* **Flag ignorado?** Sem `ack_pulse`, o FPGA **n√£o avan√ßa**. Isso significa que se o host travar, a opera√ß√£o pausa, n√£o falha silenciosamente.
* **Reenvio?** O protocolo atual **n√£o prev√™ retransmiss√£o**, mas a estrutura permite f√°cil inclus√£o de CRC ou verifica√ß√£o de integridade.

---

## 5. Feedback Visual por LEDs

Durante a opera√ß√£o do sistema, o coprocessador implementado na FPGA **acende LEDs f√≠sicos** para indicar em qual estado da FSM ele se encontra. Esses LEDs est√£o conectados diretamente aos pinos da placa DE1-SoC e s√£o acionados **com base no valor atual do estado**, permitindo que qualquer pessoa ‚Äî mesmo sem terminal ou console ‚Äî **acompanhe o fluxo da execu√ß√£o visualmente**.

---

### 5.1 Finalidade dos LEDs

O uso de LEDs no projeto serve a tr√™s prop√≥sitos:

1. **Depura√ß√£o pr√°tica**: em caso de falhas ou travamentos, o LED aceso indica em qual fase o sistema parou.
2. **Confirma√ß√£o de funcionamento**: durante apresenta√ß√µes, ver os LEDs piscando conforme o esperado refor√ßa que o sistema est√° operando corretamente.
3. **Diagn√≥stico de desempenho**: varia√ß√µes no tempo de acendimento podem sugerir gargalos ou uso indevido do protocolo.

---

### 5.2 Mapeamento de LEDs por Estado

Cada LED √© associado a um **estado espec√≠fico da FSM**, sendo aceso apenas durante aquele estado. O comportamento √© o seguinte:

| LED F√≠sico | Estado FSM | Significado Visual                        |
| ---------- | ---------- | ----------------------------------------- |
| **LED 0**  | `LOAD_A`   | A matriz A est√° sendo carregada bit a bit |
| **LED 1**  | `LOAD_B`   | A matriz B est√° sendo carregada           |
| **LED 2**  | `READ_RES` | O sistema est√° transmitindo os resultados |

Durante os estados `IDLE` e `EXEC_OP`, **nenhum LED √© aceso** ‚Äî o que ajuda a detectar quando o sistema est√° parado ou em execu√ß√£o interna silenciosa.

---

### 5.3 Exemplo Visual do Ciclo Completo

Suponha que o usu√°rio carregue duas matrizes e execute uma soma. O comportamento esperado dos LEDs seria:

1. **LED 0 acende** ‚Üí o sistema est√° no estado `LOAD_A`, recebendo bits da Matriz A.
2. **LED 1 acende** ‚Üí o sistema est√° no estado `LOAD_B`, agora recebendo a Matriz B.
3. Nenhum LED (breve) ‚Üí o estado `EXEC_OP` √© silencioso (apenas contadores internos rodam).
4. **LED 2 acende** ‚Üí o sistema entra em `READ_RES`, e inicia a transmiss√£o dos bytes da matriz-resultado.

Ao final do ciclo (ap√≥s 25 handshakes), **todos os LEDs apagam** ao retornar para `IDLE`.

---

### 5.4 Implementa√ß√£o no C√≥digo Verilog

A l√≥gica de controle dos LEDs √© extremamente simples e eficiente. Exemplo t√≠pico em Verilog:

```verilog
assign LED[0] = (state == LOAD_A);
assign LED[1] = (state == LOAD_B);
assign LED[2] = (state == READ_RES);
```

Essa associa√ß√£o direta evita l√≥gica adicional ou registros dedicados ‚Äî basta **comparar o estado atual com os nomes simb√≥licos da FSM**.

---

## 6. Driver em C + Assembly

O driver foi concebido como uma **biblioteca leve e modular**, escrita principalmente em **C99**, com suporte a algumas rotinas de mais baixo n√≠vel em **Assembly ARMv7**. Sua fun√ß√£o central √© servir como **ponte direta** entre o programa do usu√°rio e o coprocessador, encapsulando o acesso aos registradores `pio_out` e `pio_in` da FPGA.

---

### 6.1 Prop√≥sitos da Biblioteca

* **Abstrair o acesso √† mem√≥ria mapeada** (`/dev/mem`)
* **Construir comandos de 32 bits** que o hardware entenda
* **Sincronizar os est√°gios do processamento** usando pulsos
* **Enviar/receber dados bit a bit ou byte a byte**
* **Evitar que o programador lide diretamente com aritm√©tica de ponteiros e vol√°til**

---

### 6.2 Estrutura de Arquivos

A biblioteca √© composta por:

* `laplace.h` ‚Äì cabe√ßalho principal com tipos, macros e prot√≥tipos
* `laplace.c` ‚Äì implementa√ß√£o em C das fun√ß√µes utilit√°rias
* (opcional) `laplace_asm.s` ‚Äì trechos de rotinas cr√≠ticas em Assembly

---

### 6.3 Macros e Constantes

#### **Endere√ßos de Hardware**

```c
#define LW_BRIDGE_BASE 0xFF200000u
#define LW_BRIDGE_SPAN 0x00005000u
```

Esses valores mapeiam a regi√£o de mem√≥ria do *Lightweight HPS‚ÄìFPGA Bridge* e s√£o usados para que o programa C possa acessar diretamente os registradores da FPGA como se fossem posi√ß√µes de mem√≥ria RAM.

#### **Defini√ß√µes de Dimens√£o**

```c
#define DIM 5
#define N_BYTES (DIM * DIM) // 25 bytes
#define N_BITS  (N_BYTES * 8) // 200 bits
```

Essas defini√ß√µes asseguram que a matriz usada esteja sempre no formato fixo 5√ó5, como exigido pela l√≥gica do hardware.

---

### 6.4 Structs Principais

| Struct        | Fun√ß√£o                                                    | Detalhes                                                                            |
| ------------- | --------------------------------------------------------- | ----------------------------------------------------------------------------------- |
| `PIO`         | Representa os registradores da FPGA (`cmd`, `stat`)       | Ponteiros `volatile uint32_t*`, usados para escrever e ler bits diretamente da FPGA |
| `Connection`  | Controla a mem√≥ria mapeada do bridge                      | Cont√©m o `file descriptor` de `/dev/mem` e um ponteiro base para o mapeamento       |
| `Instruction` | Guarda o comando a ser enviado, j√° estruturado em 32 bits | Campos `opcode`, `matrix_size`, `basic_cmd` com o valor pronto para `pio_out`       |

> O uso de `volatile` em `PIO` √© essencial para impedir que o compilador otimize acessos que podem mudar fora do controle da CPU.

---

### 6.5 Fun√ß√µes da Biblioteca

| Fun√ß√£o                      | Objetivo                                                                             |
| --------------------------- | ------------------------------------------------------------------------------------ |
| `delay_us(int micros)`      | Aguarda o n√∫mero desejado de microssegundos (sincronismo fino)                       |
| `new_connection()`          | Abre `/dev/mem`, mapeia o bridge, retorna um `Connection`                            |
| `close_connection()`        | Fecha o arquivo e desfaz o mapeamento                                                |
| `mpu_build_basic_cmd()`     | Monta o comando base (32 bits) com `opcode`, `matrix_size`, `bit_val`, `bit_pos`     |
| `next_stage()`              | Envia um `start_pulse` de 1 ciclo para avan√ßar o estado na FSM                       |
| `mpu_store(Matrix m)`       | Envia uma matriz inteira, bit a bit, para o hardware (25√ó8 = 200 ciclos por chamada) |
| `mpu_load(Matrix *dest)`    | L√™ os 25 bytes da matriz-resultado da FPGA e armazena no destino                     |
| `mpu_init_default_matrix()` | Preenche a matriz com valores padr√£o para debug e testes r√°pidos                     |

---

### 6.6 Ciclo T√≠pico de Opera√ß√£o

1. `conn = new_connection();`
2. `pio = map_pio(&conn);`
3. `mpu_store(A);`
4. `mpu_store(B);`
5. `next_stage();`
6. `mpu_load(R);`
7. `close_connection();`

O driver cuida de **todos os detalhes da comunica√ß√£o**: carregamento das matrizes bit a bit, cria√ß√£o de pulsos, controle de estado e leitura sequencial do resultado.

---

### 6.7 Interoperabilidade com Assembly

Embora o c√≥digo seja predominantemente em C, fun√ß√µes cr√≠ticas (como `delay_us()` ou escritas at√¥micas com precis√£o de ciclo) podem ser otimizadas via Assembly ARMv7. Isso aumenta a precis√£o e evita instru√ß√µes que o compilador poderia reordenar, especialmente em intera√ß√µes com a FPGA.

---

## 7. Aplica√ß√£o de Usu√°rio (C99 CLI)

A aplica√ß√£o foi constru√≠da como uma **ferramenta de terminal**, permitindo que o usu√°rio selecione opera√ß√µes, carregue arquivos e visualize resultados diretamente. Apesar de simples em apar√™ncia, ela carrega robustez interna por meio de modulariza√ß√£o, valida√ß√µes sint√°ticas, uso de tipos seguros e integra√ß√£o limpa com o driver.

---

### 7.1 Organiza√ß√£o dos Arquivos

A aplica√ß√£o √© dividida em m√∫ltiplos arquivos-fonte, organizados por fun√ß√£o:

| Arquivo      | Fun√ß√£o                                                                      |
| ------------ | --------------------------------------------------------------------------- |
| `main.c`     | Entrada principal do programa. Gera o loop de intera√ß√£o e executa comandos. |
| `parser.c/h` | L√™ e interpreta os arquivos de entrada da mini-DSL (*Laplace*).             |
| `ui.c/h`     | Lida com intera√ß√£o com o terminal. Mensagens, menus e feedbacks.            |
| `types.h`    | Define os tipos auxiliares, enums de opera√ß√µes e seus nomes leg√≠veis.       |

Cada m√≥dulo √© independente, facilitando manuten√ß√£o, extens√£o e testes unit√°rios.

---

### 7.2 Mini-DSL (*Laplace*)

O sistema utiliza uma linguagem de dom√≠nio espec√≠fico (*DSL*) extremamente simples e did√°tica para representar as entradas:

#### **Para matrizes**

* Escritas em arquivos `.lp` (ex: `a.lp`, `b.lp`)
* Cada linha com colchetes: `[1 0 -3 8 7]`
* Linhas incompletas s√£o **preenchidas com zeros**
* At√© 5 linhas ‚áí matriz 5√ó5
* Coment√°rios iniciados com `#`

#### **Para escalares**

* Linha √∫nica: `scalar: -7`
* Tamb√©m permite coment√°rios

#### **Valida√ß√£o**

* O parser detecta erros de:

  * Sintaxe inv√°lida (faltando colchetes, valor fora do intervalo `int8_t`, etc.)
  * Tamanho excessivo ou insuficiente
* Mensagens de erro indicam:

  * Arquivo
  * Linha
  * Tipo de erro
  * Exemplo de uso correto

---

### 7.3 Enumera√ß√µes e Mapeamentos

No arquivo `types.h`, as opera√ß√µes poss√≠veis s√£o descritas por um `enum`:

```c
typedef enum {
    OP_ADD, OP_SUB, OP_MUL,
    OP_MUL_SCALAR,
    OP_DET_2x2, OP_DET_3x3
} Operation;
```

Esses valores t√™m um mapeamento direto para strings (`op_repr[]`), facilitando:

* Exibi√ß√£o no menu
* Gera√ß√£o do `op_code` enviado para o coprocessador
* Depura√ß√£o e logs

---

### 7.4 Macros de Seguran√ßa (`with-open`, `with-connect`)

Inspiradas na estrutura `with` do Python, essas macros facilitam o uso de arquivos e conex√µes sem esquecer de fech√°-los:

```c
#define with_open(file, mode, var) for (FILE* var = fopen(file, mode); var; fclose(var), var = NULL)
#define with_connect(conn) for (Connection conn = new_connection(); conn.fd >= 0; close_connection(&conn), conn.fd = -1)
```

Elas ajudam a evitar:

* Vazamento de recursos
* Deadlocks em arquivos
* Bugs silenciosos com conex√µes abertas

---

### 7.5 Fluxo de Execu√ß√£o no `main.c`

```text
1. Inicializa conex√£o com a FPGA
2. Mostra menu com opera√ß√µes dispon√≠veis
3. Usu√°rio escolhe opera√ß√£o (ex: soma, multiplica√ß√£o, determinante)
4. Carrega arquivos `.lp` conforme necess√°rio (A, B, escalar)
5. Constr√≥i e envia a instru√ß√£o para a FPGA
6. Envia matriz/matrizes bit a bit
7. Chama `next_stage()` para iniciar opera√ß√£o
8. L√™ matriz-resultado byte a byte
9. Imprime resultado no terminal
10. Pergunta se o usu√°rio deseja repetir ou sair
```

Durante esse fluxo, cada erro potencial √© tratado com mensagens explicativas. Por exemplo:

```text
[Erro] Valor fora do intervalo permitido (-128 a 127) na linha 2 de b.lp.
[Erro] Falta colchete de abertura na linha 4.
```

---

### 7.6 Exemplo de Uso (intera√ß√£o esperada)

```text
[MENU PRINCIPAL]
1) A + B
2) A √ó B
3) A √ó escalar
4) det(A) (2√ó2)
5) det(A) (3√ó3)
0) Sair

> Escolha: 2

Informe o arquivo de A: a.lp
Informe o arquivo de B: b.lp

[FPGA] Enviando matrizes...
[FPGA] Executando multiplica√ß√£o...
[FPGA] Resultado:

[ 12  8  0  1  -7 ]
[ 5  18  9  3  -2 ]
[...]
```

---

## 8. Testes e Estrat√©gias de Depura√ß√£o

Em projetos embarcados, testar vai muito al√©m de rodar uma fun√ß√£o e esperar um valor: envolve sincronizar componentes f√≠sicos, verificar comportamento em tempo real e garantir integridade nos fluxos de dados. Neste projeto, diversas estrat√©gias foram adotadas para validar cada camada ‚Äî hardware, driver e aplica√ß√£o.

---

### 8.1 Testes na Fase de Desenvolvimento

#### **1. Matriz Padr√£o para Debug**

A fun√ß√£o `mpu_init_default_matrix()` preenche automaticamente uma matriz com dados determin√≠sticos (ex: crescente de 1 a 25). Ela foi essencial durante a fase inicial, pois permitia:

* Testar toda a cadeia de envio sem depender de parser
* Verificar se o FPGA estava armazenando os dados corretamente
* Comparar o resultado com o esperado de forma visual

Exemplo da matriz gerada:

```c
[  1  2  3  4  5 ]
[  6  7  8  9 10 ]
[ 11 12 13 14 15 ]
[ 16 17 18 19 20 ]
[ 21 22 23 24 25 ]
```

---

#### **2. Testes de Loopback (pio\_out ‚Üí pio\_in)**

Em simula√ß√£o, os registradores eram temporariamente redirecionados para testar apenas a comunica√ß√£o ‚Äî o valor enviado por `pio_out` era diretamente lido em `pio_in`, validando o mapeamento correto e o acesso pela biblioteca.

---

### 8.2 Testes Funcionais

Cada opera√ß√£o dispon√≠vel na CLI foi testada com:

* Arquivos `.lp` de entrada gerados manualmente
* C√°lculo esperado feito por programas externos (ex: Python/NumPy)
* Compara√ß√£o exata byte a byte do resultado retornado pela FPGA

Testes como:

* Soma de matrizes conhecidas
* Produto por escalar
* Determinantes de matrizes 2√ó2 e 3√ó3
* Matrizes com valores m√°ximos/m√≠nimos poss√≠veis de `int8_t`

Foram todos validados.

---

### 8.3 Valida√ß√£o da Comunica√ß√£o

#### **1. Handshake passo a passo**

Durante o estado `READ_RES`, os LEDs, `flag_reg` e `byte_idx` foram acompanhados em tempo real para garantir que:

* `flag_reg` s√≥ era levantado ap√≥s escrever um byte v√°lido
* O host s√≥ enviava `ack_pulse` quando o byte era lido
* O √≠ndice avan√ßava corretamente at√© 24

Esse acompanhamento foi feito tanto visualmente (LEDs) quanto por logs no terminal.

#### **2. Confirma√ß√£o por Delay**

Delays m√≠nimos (`delay_us()`) foram ajustados para garantir que os pulsos `start_pulse` e `ack_pulse` fossem detectados corretamente ‚Äî valores abaixo do ideal geravam falhas que podiam ser diagnosticadas e corrigidas facilmente.

---

### 8.4 Valida√ß√£o da Interface de Arquivos

O parser da DSL foi testado com dezenas de casos:

* Linhas incompletas
* Tipos fora do intervalo (`>127` ou `<-128`)
* Erros de sintaxe (falta de colchetes, caracteres inv√°lidos)
* Matrizes maiores que 5√ó5

Cada erro resultava em uma **mensagem clara e amig√°vel**, sempre com:

* Nome do arquivo
* N√∫mero da linha
* Descri√ß√£o do erro
* Exemplo de como corrigir

---

### 8.5 Depura√ß√£o no Verilog

No n√≠vel da FPGA, foram usadas as seguintes estrat√©gias:

* **Testbenches com ModelSim/Quartus**: permitiram simular a FSM isoladamente, verificando transi√ß√µes e tempo de resposta
* **LEDs como marcadores de estado**: ajudaram a identificar rapidamente travamentos e loops inesperados
* **Contadores de debug** (como `cycle_counter`, `load_cnt`, `byte_idx`) monitorados via LEDs ou sinais externos

---

### 8.6 Estresse e Robustez

Para validar a resili√™ncia do sistema:

* Foi enviado um novo `start_pulse` durante `READ_RES` ‚Üí FSM retornou para `IDLE` corretamente
* Foi omitido o `ack_pulse` ‚Üí sistema congelou no byte atual, como esperado
* Foram testadas combina√ß√µes inv√°lidas de `op_code` ‚Üí o coprocessador executou comportamento padr√£o ou zerado, sem travar

---

## 9. Tabela-Resumo de Sinais

Para facilitar a compreens√£o geral e oferecer uma refer√™ncia r√°pida, abaixo est√° a **tabela consolidada de todos os sinais utilizados na comunica√ß√£o entre o host (via driver em C) e o coprocessador (na FPGA)**.

---

### 9.1 Sinais de Entrada (`pio_out[31:0]`)

| Campo             | Bits  | Dire√ß√£o | Largura | Fun√ß√£o Principal                                                                   |
| ----------------- | ----- | ------- | ------- | ---------------------------------------------------------------------------------- |
| `start_pulse`     | 31    | IN      | 1 bit   | Inicia carregamento ou execu√ß√£o. √â um pulso de 1 ciclo.                            |
| `matrix_size_reg` | 30    | IN      | 1 bit   | Define o tamanho l√≥gico da matriz (0 = 3√ó3, 1 = 2√ó2). Relevante para determinante. |
| `op_code`         | 29‚Äì27 | IN      | 3 bits  | C√≥digo da opera√ß√£o a ser executada (soma, multiplica√ß√£o, determinante, etc.).      |
| `ack_pulse`       | 26    | IN      | 1 bit   | Sinal do host dizendo ‚Äúj√° li o byte, pode mandar o pr√≥ximo‚Äù.                       |
| (reservado)       | 25‚Äì9  | IN      | 17 bits | Mantidos a zero. Reservado para expans√µes futuras.                                 |
| `bit_pos`         | 8‚Äì1   | IN      | 8 bits  | Posi√ß√£o do bit (0‚Äì199) a ser escrito nas matrizes A ou B.                          |
| `bit_val`         | 0     | IN      | 1 bit   | Valor do bit (0 ou 1) a ser gravado na posi√ß√£o `bit_pos`.                          |

---

### 9.2 Sinais de Sa√≠da (`pio_in[31:0]`)

| Campo          | Bits  | Dire√ß√£o | Largura | Fun√ß√£o Principal                                                     |
| -------------- | ----- | ------- | ------- | -------------------------------------------------------------------- |
| `flag_reg`     | 31    | OUT     | 1 bit   | Quando 1, indica que `data_out_reg` est√° pronto para leitura.        |
| `byte_idx`     | 30‚Äì26 | OUT     | 5 bits  | √çndice do byte atual no vetor de resultado (0‚Äì24).                   |
| (constante)    | 25‚Äì8  | OUT     | 18 bits | Zeros fixos. Preenchimento para completar 32 bits.                   |
| `data_out_reg` | 7‚Äì0   | OUT     | 8 bits  | Byte atual da matriz-resultado, transmitido ao host ap√≥s a opera√ß√£o. |

---

### 9.3 Sinais Internos e Auxiliares (usados na FSM)

| Nome            | Tipo         | Local   | Fun√ß√£o                                                                 |
| --------------- | ------------ | ------- | ---------------------------------------------------------------------- |
| `load_cnt`      | reg \[7:0]   | FSM     | Conta os bits recebidos durante `LOAD_A` e `LOAD_B` (at√© 199).         |
| `cycle_counter` | reg \[3:0]   | FSM     | Conta ciclos para aguardar conclus√£o da opera√ß√£o no estado `EXEC_OP`.  |
| `byte_idx`      | reg \[4:0]   | FSM     | √çndice atual de leitura na exporta√ß√£o de `Result[199:0]`.              |
| `Result`        | reg \[199:0] | interno | Vetor que armazena a matriz final da opera√ß√£o.                         |
| `state`         | reg \[2:0]   | FSM     | Representa o estado atual da m√°quina de estados (IDLE, LOAD\_A, etc.). |
| `LED[2:0]`      | output wire  | f√≠sico  | LEDs que indicam os estados vis√≠veis (LOAD\_A, LOAD\_B, READ\_RES).    |

---

### 9.4 S√≠ntese do Papel dos Registradores

| Registrador | Nome    | Tipo        | Papel Central                                                             |
| ----------- | ------- | ----------- | ------------------------------------------------------------------------- |
| `pio_out`   | Entrada | Host ‚Üí FPGA | Controla o fluxo, escreve dados, envia pulsos de sincronismo.             |
| `pio_in`    | Sa√≠da   | FPGA ‚Üí Host | Entrega os resultados em blocos de 8 bits com sinaliza√ß√£o por `flag_reg`. |

---

### 9.5 Observa√ß√µes Finais

* O uso de **32 bits em ambos os registradores** permitiu embutir m√∫ltiplas informa√ß√µes compactadas: comandos, endere√ßos, flags e dados.
* Os **bits reservados (25‚Äì9)** foram deliberadamente mantidos como zero para:

  * Prevenir *glitches* na l√≥gica combinacional
  * Preparar o sistema para **futuras extens√µes**, como flags de overflow, modos de ponto flutuante ou valida√ß√µes adicionais
* A tabela ajuda tamb√©m no uso como **documenta√ß√£o t√©cnica**, sendo √∫til para qualquer novo desenvolvedor que precise compreender ou estender o sistema.

---

## ‚úÖ Conclus√£o

Este projeto demonstra como √© poss√≠vel construir um **pipeline completo de processamento embarcado**, interligando software e hardware de forma direta, eficiente e educacionalmente rica. Ao integrar FPGA, C99, e Assembly, conseguimos controlar com precis√£o cada etapa ‚Äî do envio de bits √† exibi√ß√£o dos resultados ‚Äî consolidando conhecimentos fundamentais em sistemas digitais, organiza√ß√£o de computadores e engenharia de software embarcado.

Mais do que executar opera√ß√µes matem√°ticas, esta experi√™ncia mostrou o valor de arquiteturas bem projetadas, testes rigorosos e abstra√ß√µes seguras ‚Äî elementos essenciais para qualquer sistema cr√≠tico em tempo real. O c√≥digo permanece modular e extens√≠vel, pronto para novas opera√ß√µes, modos de precis√£o ou at√© integra√ß√£o com interfaces gr√°ficas.
