-- Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.
-- --------------------------------------------------------------------------------
-- Tool Version: Vivado v.2020.1 (win64) Build 2902540 Wed May 27 19:54:49 MDT 2020
-- Date        : Wed Mar  6 01:12:16 2024
-- Host        : DESKTOP-FVC51P8 running 64-bit major release  (build 9200)
-- Command     : write_vhdl -force -mode funcsim {d:/GUC/Semester_10/Advanced Microelectronics Lab/Sessions/Session
--               2/Car_Game/Car_Game.srcs/sources_1/ip/blk_mem_gen_0/blk_mem_gen_0_sim_netlist.vhdl}
-- Design      : blk_mem_gen_0
-- Purpose     : This VHDL netlist is a functional simulation representation of the design and should not be modified or
--               synthesized. This netlist cannot be used for SDF annotated simulation.
-- Device      : xc7a35tcpg236-1
-- --------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_mux is
  port (
    \^douta\ : out STD_LOGIC_VECTOR ( 11 downto 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 6 downto 0 );
    clka : in STD_LOGIC;
    DOADO : in STD_LOGIC_VECTOR ( 1 downto 0 );
    DOUTA : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[11]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[10]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[10]_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    DOPADOP : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_1_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_1_1\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_1\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_2\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_3\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_4\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_5\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_6\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_6_7\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_1\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_2\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_3\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_4\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_5\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_6\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_5_7\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_1\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_2\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_3\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_4\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_5\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_6\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_8_7\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_1\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_2\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_3\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_4\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_5\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_6\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[9]_INST_0_i_7_7\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[8]\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_1_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_1_1\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_1\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_2\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_3\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_4\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_5\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_6\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_6_7\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_1\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_2\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_3\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_4\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_5\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_6\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_5_7\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_1\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_2\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_3\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_4\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_5\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_6\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_8_7\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_1\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_2\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_3\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_4\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_5\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_6\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[8]_INST_0_i_7_7\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[0]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[0]_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[0]_1\ : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_mux : entity is "blk_mem_gen_mux";
end blk_mem_gen_0_blk_mem_gen_mux;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_mux is
  signal \douta[11]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[1]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[2]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[3]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[4]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[5]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[6]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[7]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[8]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_10_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_11_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_12_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_13_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_14_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_15_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_16_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_1_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_2_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_3_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_4_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_5_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_6_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_7_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_8_n_0\ : STD_LOGIC;
  signal \douta[9]_INST_0_i_9_n_0\ : STD_LOGIC;
  signal sel_pipe : STD_LOGIC_VECTOR ( 6 downto 0 );
  signal sel_pipe_d1 : STD_LOGIC_VECTOR ( 6 downto 0 );
begin
\douta[0]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F008F8F0F008080"
    )
        port map (
      I0 => \douta[0]\(0),
      I1 => \douta[11]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[0]_0\(0),
      I4 => sel_pipe_d1(5),
      I5 => \douta[0]_1\(0),
      O => \^douta\(0)
    );
\douta[10]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F008F8F0F008080"
    )
        port map (
      I0 => DOADO(0),
      I1 => \douta[11]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[10]\(0),
      I4 => sel_pipe_d1(5),
      I5 => \douta[10]_0\(0),
      O => \^douta\(10)
    );
\douta[11]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F008F8F0F008080"
    )
        port map (
      I0 => DOADO(1),
      I1 => \douta[11]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => DOUTA(0),
      I4 => sel_pipe_d1(5),
      I5 => \douta[11]\(0),
      O => \^douta\(11)
    );
\douta[11]_INST_0_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => sel_pipe_d1(3),
      I1 => sel_pipe_d1(4),
      O => \douta[11]_INST_0_i_1_n_0\
    );
\douta[1]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[1]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[1]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[1]_INST_0_i_3_n_0\,
      O => \^douta\(1)
    );
\douta[1]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(0),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(0),
      I3 => sel_pipe_d1(2),
      I4 => \douta[1]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[1]_INST_0_i_1_n_0\
    );
\douta[1]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(0),
      I1 => \douta[8]_INST_0_i_5_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(0),
      O => \douta[1]_INST_0_i_10_n_0\
    );
\douta[1]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(0),
      I1 => \douta[8]_INST_0_i_6_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(0),
      O => \douta[1]_INST_0_i_11_n_0\
    );
\douta[1]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(0),
      I1 => \douta[8]_INST_0_i_6_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(0),
      O => \douta[1]_INST_0_i_12_n_0\
    );
\douta[1]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(0),
      I1 => \douta[8]_INST_0_i_7_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(0),
      O => \douta[1]_INST_0_i_13_n_0\
    );
\douta[1]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(0),
      I1 => \douta[8]_INST_0_i_7_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(0),
      O => \douta[1]_INST_0_i_14_n_0\
    );
\douta[1]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(0),
      I1 => \douta[8]_INST_0_i_8_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(0),
      O => \douta[1]_INST_0_i_15_n_0\
    );
\douta[1]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(0),
      I1 => \douta[8]_INST_0_i_8_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(0),
      O => \douta[1]_INST_0_i_16_n_0\
    );
\douta[1]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[1]_INST_0_i_5_n_0\,
      I1 => \douta[1]_INST_0_i_6_n_0\,
      O => \douta[1]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[1]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[1]_INST_0_i_7_n_0\,
      I1 => \douta[1]_INST_0_i_8_n_0\,
      O => \douta[1]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[1]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(0),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(0),
      O => \douta[1]_INST_0_i_4_n_0\
    );
\douta[1]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[1]_INST_0_i_9_n_0\,
      I1 => \douta[1]_INST_0_i_10_n_0\,
      O => \douta[1]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[1]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[1]_INST_0_i_11_n_0\,
      I1 => \douta[1]_INST_0_i_12_n_0\,
      O => \douta[1]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[1]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[1]_INST_0_i_13_n_0\,
      I1 => \douta[1]_INST_0_i_14_n_0\,
      O => \douta[1]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[1]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[1]_INST_0_i_15_n_0\,
      I1 => \douta[1]_INST_0_i_16_n_0\,
      O => \douta[1]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[1]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(0),
      I1 => \douta[8]_INST_0_i_5_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(0),
      O => \douta[1]_INST_0_i_9_n_0\
    );
\douta[2]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[2]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[2]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[2]_INST_0_i_3_n_0\,
      O => \^douta\(2)
    );
\douta[2]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(1),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(1),
      I3 => sel_pipe_d1(2),
      I4 => \douta[2]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[2]_INST_0_i_1_n_0\
    );
\douta[2]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(1),
      I1 => \douta[8]_INST_0_i_5_1\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(1),
      O => \douta[2]_INST_0_i_10_n_0\
    );
\douta[2]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(1),
      I1 => \douta[8]_INST_0_i_6_5\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(1),
      O => \douta[2]_INST_0_i_11_n_0\
    );
\douta[2]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(1),
      I1 => \douta[8]_INST_0_i_6_1\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(1),
      O => \douta[2]_INST_0_i_12_n_0\
    );
\douta[2]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(1),
      I1 => \douta[8]_INST_0_i_7_5\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(1),
      O => \douta[2]_INST_0_i_13_n_0\
    );
\douta[2]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(1),
      I1 => \douta[8]_INST_0_i_7_1\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(1),
      O => \douta[2]_INST_0_i_14_n_0\
    );
\douta[2]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(1),
      I1 => \douta[8]_INST_0_i_8_5\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(1),
      O => \douta[2]_INST_0_i_15_n_0\
    );
\douta[2]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(1),
      I1 => \douta[8]_INST_0_i_8_1\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(1),
      O => \douta[2]_INST_0_i_16_n_0\
    );
\douta[2]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[2]_INST_0_i_5_n_0\,
      I1 => \douta[2]_INST_0_i_6_n_0\,
      O => \douta[2]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[2]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[2]_INST_0_i_7_n_0\,
      I1 => \douta[2]_INST_0_i_8_n_0\,
      O => \douta[2]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[2]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(1),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(1),
      O => \douta[2]_INST_0_i_4_n_0\
    );
\douta[2]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[2]_INST_0_i_9_n_0\,
      I1 => \douta[2]_INST_0_i_10_n_0\,
      O => \douta[2]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[2]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[2]_INST_0_i_11_n_0\,
      I1 => \douta[2]_INST_0_i_12_n_0\,
      O => \douta[2]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[2]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[2]_INST_0_i_13_n_0\,
      I1 => \douta[2]_INST_0_i_14_n_0\,
      O => \douta[2]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[2]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[2]_INST_0_i_15_n_0\,
      I1 => \douta[2]_INST_0_i_16_n_0\,
      O => \douta[2]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[2]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(1),
      I1 => \douta[8]_INST_0_i_5_5\(1),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(1),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(1),
      O => \douta[2]_INST_0_i_9_n_0\
    );
\douta[3]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[3]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[3]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[3]_INST_0_i_3_n_0\,
      O => \^douta\(3)
    );
\douta[3]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(2),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(2),
      I3 => sel_pipe_d1(2),
      I4 => \douta[3]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[3]_INST_0_i_1_n_0\
    );
\douta[3]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(2),
      I1 => \douta[8]_INST_0_i_5_1\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(2),
      O => \douta[3]_INST_0_i_10_n_0\
    );
\douta[3]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(2),
      I1 => \douta[8]_INST_0_i_6_5\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(2),
      O => \douta[3]_INST_0_i_11_n_0\
    );
\douta[3]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(2),
      I1 => \douta[8]_INST_0_i_6_1\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(2),
      O => \douta[3]_INST_0_i_12_n_0\
    );
\douta[3]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(2),
      I1 => \douta[8]_INST_0_i_7_5\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(2),
      O => \douta[3]_INST_0_i_13_n_0\
    );
\douta[3]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(2),
      I1 => \douta[8]_INST_0_i_7_1\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(2),
      O => \douta[3]_INST_0_i_14_n_0\
    );
\douta[3]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(2),
      I1 => \douta[8]_INST_0_i_8_5\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(2),
      O => \douta[3]_INST_0_i_15_n_0\
    );
\douta[3]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(2),
      I1 => \douta[8]_INST_0_i_8_1\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(2),
      O => \douta[3]_INST_0_i_16_n_0\
    );
\douta[3]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[3]_INST_0_i_5_n_0\,
      I1 => \douta[3]_INST_0_i_6_n_0\,
      O => \douta[3]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[3]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[3]_INST_0_i_7_n_0\,
      I1 => \douta[3]_INST_0_i_8_n_0\,
      O => \douta[3]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[3]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(2),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(2),
      O => \douta[3]_INST_0_i_4_n_0\
    );
\douta[3]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[3]_INST_0_i_9_n_0\,
      I1 => \douta[3]_INST_0_i_10_n_0\,
      O => \douta[3]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[3]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[3]_INST_0_i_11_n_0\,
      I1 => \douta[3]_INST_0_i_12_n_0\,
      O => \douta[3]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[3]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[3]_INST_0_i_13_n_0\,
      I1 => \douta[3]_INST_0_i_14_n_0\,
      O => \douta[3]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[3]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[3]_INST_0_i_15_n_0\,
      I1 => \douta[3]_INST_0_i_16_n_0\,
      O => \douta[3]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[3]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(2),
      I1 => \douta[8]_INST_0_i_5_5\(2),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(2),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(2),
      O => \douta[3]_INST_0_i_9_n_0\
    );
\douta[4]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[4]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[4]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[4]_INST_0_i_3_n_0\,
      O => \^douta\(4)
    );
\douta[4]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(3),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(3),
      I3 => sel_pipe_d1(2),
      I4 => \douta[4]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[4]_INST_0_i_1_n_0\
    );
\douta[4]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(3),
      I1 => \douta[8]_INST_0_i_5_1\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(3),
      O => \douta[4]_INST_0_i_10_n_0\
    );
\douta[4]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(3),
      I1 => \douta[8]_INST_0_i_6_5\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(3),
      O => \douta[4]_INST_0_i_11_n_0\
    );
\douta[4]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(3),
      I1 => \douta[8]_INST_0_i_6_1\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(3),
      O => \douta[4]_INST_0_i_12_n_0\
    );
\douta[4]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(3),
      I1 => \douta[8]_INST_0_i_7_5\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(3),
      O => \douta[4]_INST_0_i_13_n_0\
    );
\douta[4]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(3),
      I1 => \douta[8]_INST_0_i_7_1\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(3),
      O => \douta[4]_INST_0_i_14_n_0\
    );
\douta[4]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(3),
      I1 => \douta[8]_INST_0_i_8_5\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(3),
      O => \douta[4]_INST_0_i_15_n_0\
    );
\douta[4]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(3),
      I1 => \douta[8]_INST_0_i_8_1\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(3),
      O => \douta[4]_INST_0_i_16_n_0\
    );
\douta[4]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[4]_INST_0_i_5_n_0\,
      I1 => \douta[4]_INST_0_i_6_n_0\,
      O => \douta[4]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[4]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[4]_INST_0_i_7_n_0\,
      I1 => \douta[4]_INST_0_i_8_n_0\,
      O => \douta[4]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[4]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(3),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(3),
      O => \douta[4]_INST_0_i_4_n_0\
    );
\douta[4]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[4]_INST_0_i_9_n_0\,
      I1 => \douta[4]_INST_0_i_10_n_0\,
      O => \douta[4]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[4]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[4]_INST_0_i_11_n_0\,
      I1 => \douta[4]_INST_0_i_12_n_0\,
      O => \douta[4]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[4]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[4]_INST_0_i_13_n_0\,
      I1 => \douta[4]_INST_0_i_14_n_0\,
      O => \douta[4]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[4]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[4]_INST_0_i_15_n_0\,
      I1 => \douta[4]_INST_0_i_16_n_0\,
      O => \douta[4]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[4]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(3),
      I1 => \douta[8]_INST_0_i_5_5\(3),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(3),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(3),
      O => \douta[4]_INST_0_i_9_n_0\
    );
\douta[5]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[5]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[5]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[5]_INST_0_i_3_n_0\,
      O => \^douta\(5)
    );
\douta[5]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(4),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(4),
      I3 => sel_pipe_d1(2),
      I4 => \douta[5]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[5]_INST_0_i_1_n_0\
    );
\douta[5]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(4),
      I1 => \douta[8]_INST_0_i_5_1\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(4),
      O => \douta[5]_INST_0_i_10_n_0\
    );
\douta[5]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(4),
      I1 => \douta[8]_INST_0_i_6_5\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(4),
      O => \douta[5]_INST_0_i_11_n_0\
    );
\douta[5]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(4),
      I1 => \douta[8]_INST_0_i_6_1\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(4),
      O => \douta[5]_INST_0_i_12_n_0\
    );
\douta[5]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(4),
      I1 => \douta[8]_INST_0_i_7_5\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(4),
      O => \douta[5]_INST_0_i_13_n_0\
    );
\douta[5]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(4),
      I1 => \douta[8]_INST_0_i_7_1\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(4),
      O => \douta[5]_INST_0_i_14_n_0\
    );
\douta[5]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(4),
      I1 => \douta[8]_INST_0_i_8_5\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(4),
      O => \douta[5]_INST_0_i_15_n_0\
    );
\douta[5]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(4),
      I1 => \douta[8]_INST_0_i_8_1\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(4),
      O => \douta[5]_INST_0_i_16_n_0\
    );
\douta[5]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[5]_INST_0_i_5_n_0\,
      I1 => \douta[5]_INST_0_i_6_n_0\,
      O => \douta[5]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[5]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[5]_INST_0_i_7_n_0\,
      I1 => \douta[5]_INST_0_i_8_n_0\,
      O => \douta[5]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[5]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(4),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(4),
      O => \douta[5]_INST_0_i_4_n_0\
    );
\douta[5]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[5]_INST_0_i_9_n_0\,
      I1 => \douta[5]_INST_0_i_10_n_0\,
      O => \douta[5]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[5]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[5]_INST_0_i_11_n_0\,
      I1 => \douta[5]_INST_0_i_12_n_0\,
      O => \douta[5]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[5]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[5]_INST_0_i_13_n_0\,
      I1 => \douta[5]_INST_0_i_14_n_0\,
      O => \douta[5]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[5]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[5]_INST_0_i_15_n_0\,
      I1 => \douta[5]_INST_0_i_16_n_0\,
      O => \douta[5]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[5]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(4),
      I1 => \douta[8]_INST_0_i_5_5\(4),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(4),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(4),
      O => \douta[5]_INST_0_i_9_n_0\
    );
\douta[6]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[6]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[6]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[6]_INST_0_i_3_n_0\,
      O => \^douta\(6)
    );
\douta[6]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(5),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(5),
      I3 => sel_pipe_d1(2),
      I4 => \douta[6]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[6]_INST_0_i_1_n_0\
    );
\douta[6]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(5),
      I1 => \douta[8]_INST_0_i_5_1\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(5),
      O => \douta[6]_INST_0_i_10_n_0\
    );
\douta[6]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(5),
      I1 => \douta[8]_INST_0_i_6_5\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(5),
      O => \douta[6]_INST_0_i_11_n_0\
    );
\douta[6]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(5),
      I1 => \douta[8]_INST_0_i_6_1\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(5),
      O => \douta[6]_INST_0_i_12_n_0\
    );
\douta[6]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(5),
      I1 => \douta[8]_INST_0_i_7_5\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(5),
      O => \douta[6]_INST_0_i_13_n_0\
    );
\douta[6]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(5),
      I1 => \douta[8]_INST_0_i_7_1\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(5),
      O => \douta[6]_INST_0_i_14_n_0\
    );
\douta[6]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(5),
      I1 => \douta[8]_INST_0_i_8_5\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(5),
      O => \douta[6]_INST_0_i_15_n_0\
    );
\douta[6]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(5),
      I1 => \douta[8]_INST_0_i_8_1\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(5),
      O => \douta[6]_INST_0_i_16_n_0\
    );
\douta[6]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[6]_INST_0_i_5_n_0\,
      I1 => \douta[6]_INST_0_i_6_n_0\,
      O => \douta[6]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[6]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[6]_INST_0_i_7_n_0\,
      I1 => \douta[6]_INST_0_i_8_n_0\,
      O => \douta[6]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[6]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(5),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(5),
      O => \douta[6]_INST_0_i_4_n_0\
    );
\douta[6]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[6]_INST_0_i_9_n_0\,
      I1 => \douta[6]_INST_0_i_10_n_0\,
      O => \douta[6]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[6]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[6]_INST_0_i_11_n_0\,
      I1 => \douta[6]_INST_0_i_12_n_0\,
      O => \douta[6]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[6]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[6]_INST_0_i_13_n_0\,
      I1 => \douta[6]_INST_0_i_14_n_0\,
      O => \douta[6]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[6]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[6]_INST_0_i_15_n_0\,
      I1 => \douta[6]_INST_0_i_16_n_0\,
      O => \douta[6]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[6]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(5),
      I1 => \douta[8]_INST_0_i_5_5\(5),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(5),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(5),
      O => \douta[6]_INST_0_i_9_n_0\
    );
\douta[7]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[7]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[7]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[7]_INST_0_i_3_n_0\,
      O => \^douta\(7)
    );
\douta[7]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(6),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(6),
      I3 => sel_pipe_d1(2),
      I4 => \douta[7]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[7]_INST_0_i_1_n_0\
    );
\douta[7]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(6),
      I1 => \douta[8]_INST_0_i_5_1\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(6),
      O => \douta[7]_INST_0_i_10_n_0\
    );
\douta[7]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(6),
      I1 => \douta[8]_INST_0_i_6_5\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(6),
      O => \douta[7]_INST_0_i_11_n_0\
    );
\douta[7]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(6),
      I1 => \douta[8]_INST_0_i_6_1\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(6),
      O => \douta[7]_INST_0_i_12_n_0\
    );
\douta[7]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(6),
      I1 => \douta[8]_INST_0_i_7_5\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(6),
      O => \douta[7]_INST_0_i_13_n_0\
    );
\douta[7]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(6),
      I1 => \douta[8]_INST_0_i_7_1\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(6),
      O => \douta[7]_INST_0_i_14_n_0\
    );
\douta[7]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(6),
      I1 => \douta[8]_INST_0_i_8_5\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(6),
      O => \douta[7]_INST_0_i_15_n_0\
    );
\douta[7]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(6),
      I1 => \douta[8]_INST_0_i_8_1\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(6),
      O => \douta[7]_INST_0_i_16_n_0\
    );
\douta[7]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[7]_INST_0_i_5_n_0\,
      I1 => \douta[7]_INST_0_i_6_n_0\,
      O => \douta[7]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[7]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[7]_INST_0_i_7_n_0\,
      I1 => \douta[7]_INST_0_i_8_n_0\,
      O => \douta[7]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[7]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(6),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(6),
      O => \douta[7]_INST_0_i_4_n_0\
    );
\douta[7]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[7]_INST_0_i_9_n_0\,
      I1 => \douta[7]_INST_0_i_10_n_0\,
      O => \douta[7]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[7]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[7]_INST_0_i_11_n_0\,
      I1 => \douta[7]_INST_0_i_12_n_0\,
      O => \douta[7]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[7]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[7]_INST_0_i_13_n_0\,
      I1 => \douta[7]_INST_0_i_14_n_0\,
      O => \douta[7]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[7]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[7]_INST_0_i_15_n_0\,
      I1 => \douta[7]_INST_0_i_16_n_0\,
      O => \douta[7]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[7]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(6),
      I1 => \douta[8]_INST_0_i_5_5\(6),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(6),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(6),
      O => \douta[7]_INST_0_i_9_n_0\
    );
\douta[8]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[8]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[8]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[8]_INST_0_i_3_n_0\,
      O => \^douta\(8)
    );
\douta[8]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => \douta[8]\(7),
      I1 => sel_pipe_d1(1),
      I2 => \douta[8]_0\(7),
      I3 => sel_pipe_d1(2),
      I4 => \douta[8]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[8]_INST_0_i_1_n_0\
    );
\douta[8]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_0\(7),
      I1 => \douta[8]_INST_0_i_5_1\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_2\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_3\(7),
      O => \douta[8]_INST_0_i_10_n_0\
    );
\douta[8]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_4\(7),
      I1 => \douta[8]_INST_0_i_6_5\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_6\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_7\(7),
      O => \douta[8]_INST_0_i_11_n_0\
    );
\douta[8]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_6_0\(7),
      I1 => \douta[8]_INST_0_i_6_1\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_6_2\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_6_3\(7),
      O => \douta[8]_INST_0_i_12_n_0\
    );
\douta[8]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_4\(7),
      I1 => \douta[8]_INST_0_i_7_5\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_6\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_7\(7),
      O => \douta[8]_INST_0_i_13_n_0\
    );
\douta[8]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_7_0\(7),
      I1 => \douta[8]_INST_0_i_7_1\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_7_2\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_7_3\(7),
      O => \douta[8]_INST_0_i_14_n_0\
    );
\douta[8]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_4\(7),
      I1 => \douta[8]_INST_0_i_8_5\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_6\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_7\(7),
      O => \douta[8]_INST_0_i_15_n_0\
    );
\douta[8]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_8_0\(7),
      I1 => \douta[8]_INST_0_i_8_1\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_8_2\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_8_3\(7),
      O => \douta[8]_INST_0_i_16_n_0\
    );
\douta[8]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[8]_INST_0_i_5_n_0\,
      I1 => \douta[8]_INST_0_i_6_n_0\,
      O => \douta[8]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[8]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[8]_INST_0_i_7_n_0\,
      I1 => \douta[8]_INST_0_i_8_n_0\,
      O => \douta[8]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[8]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[8]_INST_0_i_1_0\(7),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[8]_INST_0_i_1_1\(7),
      O => \douta[8]_INST_0_i_4_n_0\
    );
\douta[8]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[8]_INST_0_i_9_n_0\,
      I1 => \douta[8]_INST_0_i_10_n_0\,
      O => \douta[8]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[8]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[8]_INST_0_i_11_n_0\,
      I1 => \douta[8]_INST_0_i_12_n_0\,
      O => \douta[8]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[8]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[8]_INST_0_i_13_n_0\,
      I1 => \douta[8]_INST_0_i_14_n_0\,
      O => \douta[8]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[8]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[8]_INST_0_i_15_n_0\,
      I1 => \douta[8]_INST_0_i_16_n_0\,
      O => \douta[8]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[8]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[8]_INST_0_i_5_4\(7),
      I1 => \douta[8]_INST_0_i_5_5\(7),
      I2 => sel_pipe_d1(2),
      I3 => \douta[8]_INST_0_i_5_6\(7),
      I4 => sel_pipe_d1(1),
      I5 => \douta[8]_INST_0_i_5_7\(7),
      O => \douta[8]_INST_0_i_9_n_0\
    );
\douta[9]_INST_0\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F004F4F0F004040"
    )
        port map (
      I0 => sel_pipe_d1(4),
      I1 => \douta[9]_INST_0_i_1_n_0\,
      I2 => sel_pipe_d1(6),
      I3 => \douta[9]_INST_0_i_2_n_0\,
      I4 => sel_pipe_d1(5),
      I5 => \douta[9]_INST_0_i_3_n_0\,
      O => \^douta\(9)
    );
\douta[9]_INST_0_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000FFE200E2"
    )
        port map (
      I0 => DOPADOP(0),
      I1 => sel_pipe_d1(1),
      I2 => \douta[9]\(0),
      I3 => sel_pipe_d1(2),
      I4 => \douta[9]_INST_0_i_4_n_0\,
      I5 => sel_pipe_d1(3),
      O => \douta[9]_INST_0_i_1_n_0\
    );
\douta[9]_INST_0_i_10\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_5_0\(0),
      I1 => \douta[9]_INST_0_i_5_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_5_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_5_3\(0),
      O => \douta[9]_INST_0_i_10_n_0\
    );
\douta[9]_INST_0_i_11\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_6_4\(0),
      I1 => \douta[9]_INST_0_i_6_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_6_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_6_7\(0),
      O => \douta[9]_INST_0_i_11_n_0\
    );
\douta[9]_INST_0_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_6_0\(0),
      I1 => \douta[9]_INST_0_i_6_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_6_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_6_3\(0),
      O => \douta[9]_INST_0_i_12_n_0\
    );
\douta[9]_INST_0_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_7_4\(0),
      I1 => \douta[9]_INST_0_i_7_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_7_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_7_7\(0),
      O => \douta[9]_INST_0_i_13_n_0\
    );
\douta[9]_INST_0_i_14\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_7_0\(0),
      I1 => \douta[9]_INST_0_i_7_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_7_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_7_3\(0),
      O => \douta[9]_INST_0_i_14_n_0\
    );
\douta[9]_INST_0_i_15\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_8_4\(0),
      I1 => \douta[9]_INST_0_i_8_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_8_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_8_7\(0),
      O => \douta[9]_INST_0_i_15_n_0\
    );
\douta[9]_INST_0_i_16\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_8_0\(0),
      I1 => \douta[9]_INST_0_i_8_1\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_8_2\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_8_3\(0),
      O => \douta[9]_INST_0_i_16_n_0\
    );
\douta[9]_INST_0_i_2\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[9]_INST_0_i_5_n_0\,
      I1 => \douta[9]_INST_0_i_6_n_0\,
      O => \douta[9]_INST_0_i_2_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[9]_INST_0_i_3\: unisim.vcomponents.MUXF8
     port map (
      I0 => \douta[9]_INST_0_i_7_n_0\,
      I1 => \douta[9]_INST_0_i_8_n_0\,
      O => \douta[9]_INST_0_i_3_n_0\,
      S => sel_pipe_d1(4)
    );
\douta[9]_INST_0_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2F20"
    )
        port map (
      I0 => \douta[9]_INST_0_i_1_0\(0),
      I1 => sel_pipe_d1(0),
      I2 => sel_pipe_d1(1),
      I3 => \douta[9]_INST_0_i_1_1\(0),
      O => \douta[9]_INST_0_i_4_n_0\
    );
\douta[9]_INST_0_i_5\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[9]_INST_0_i_9_n_0\,
      I1 => \douta[9]_INST_0_i_10_n_0\,
      O => \douta[9]_INST_0_i_5_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[9]_INST_0_i_6\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[9]_INST_0_i_11_n_0\,
      I1 => \douta[9]_INST_0_i_12_n_0\,
      O => \douta[9]_INST_0_i_6_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[9]_INST_0_i_7\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[9]_INST_0_i_13_n_0\,
      I1 => \douta[9]_INST_0_i_14_n_0\,
      O => \douta[9]_INST_0_i_7_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[9]_INST_0_i_8\: unisim.vcomponents.MUXF7
     port map (
      I0 => \douta[9]_INST_0_i_15_n_0\,
      I1 => \douta[9]_INST_0_i_16_n_0\,
      O => \douta[9]_INST_0_i_8_n_0\,
      S => sel_pipe_d1(3)
    );
\douta[9]_INST_0_i_9\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFA0CFCFAFA0C0C0"
    )
        port map (
      I0 => \douta[9]_INST_0_i_5_4\(0),
      I1 => \douta[9]_INST_0_i_5_5\(0),
      I2 => sel_pipe_d1(2),
      I3 => \douta[9]_INST_0_i_5_6\(0),
      I4 => sel_pipe_d1(1),
      I5 => \douta[9]_INST_0_i_5_7\(0),
      O => \douta[9]_INST_0_i_9_n_0\
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(0),
      Q => sel_pipe_d1(0),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(1),
      Q => sel_pipe_d1(1),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(2),
      Q => sel_pipe_d1(2),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(3),
      Q => sel_pipe_d1(3),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(4),
      Q => sel_pipe_d1(4),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(5),
      Q => sel_pipe_d1(5),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(6),
      Q => sel_pipe_d1(6),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(0),
      Q => sel_pipe(0),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(1),
      Q => sel_pipe(1),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(2),
      Q => sel_pipe(2),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(3),
      Q => sel_pipe(3),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(4),
      Q => sel_pipe(4),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(5),
      Q => sel_pipe(5),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(6),
      Q => sel_pipe(6),
      R => '0'
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_prim_wrapper_init is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_prim_wrapper_init : entity is "blk_mem_gen_prim_wrapper_init";
end blk_mem_gen_0_blk_mem_gen_prim_wrapper_init;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_prim_wrapper_init is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFF01E800000000000000000000007C80000000000000000000006F39C007E67",
      INIT_01 => X"0000000000000000007C80000000000000000000006F39C007C4CFFFFFFFFFFF",
      INIT_02 => X"00000007C80000000000000000000006F39F801FDCFFFFFFFFFFFFFF01E80000",
      INIT_03 => X"000000000000000000006F39FF81CD1FFFFFFFFFFFFFF01E8000000000000000",
      INIT_04 => X"0000000006F39FFF37F8FFFFFFFFFFFFFF01E800000000000000000000007F80",
      INIT_05 => X"39FFEFFFFFFF87FFFFFFFFF01E800000000000000000000007C8000000000000",
      INIT_06 => X"F19FFFF9FFFF01E800000000000000000000000F00000000000000000000006F",
      INIT_07 => X"F01E800000000000000000000001F00000000000000000000006F39FCC3FC6FF",
      INIT_08 => X"00000000000000001F00000000000000000000006F397001BF9FFCF9FFFF07FF",
      INIT_09 => X"000001F00000000000000000000006F38E003F8EFF839FFFE33FFF01E9F0F800",
      INIT_0A => X"0000000000000000006F39C00619BFF7E9FFFE30FFF01ED10800000000000000",
      INIT_0B => X"00000006F39800704BFC569FFFE7C03F01EDEC780000000000000000001F0000",
      INIT_0C => X"000E07CFC661FFFE7F01F01ECECF80000000000000000001F000000000000000",
      INIT_0D => X"0FFFE7F6AF31ECECF80000000000000000001F00000000000000000000006F39",
      INIT_0E => X"DECECF80000000000000000001F00000000000000000000006F0C0608CCAFC30",
      INIT_0F => X"000000000000001F00000000000000000000006F18828F61BFC54CFFFE7FFEEC",
      INIT_10 => X"0004D00000000000000000000006F1CC709F85FCA141FFE7FFEE3DECECF80000",
      INIT_11 => X"00000000000000006F1CC3B5C6EFC3528FFE7FFEC7DECECF8000000000000000",
      INIT_12 => X"000006F18FBDDFD4FF36827DE7FFEC7DECECF800000000000000000051000000",
      INIT_13 => X"7DCC0FF364EFF63FFEE3DECECF80000000000000000006A00000000000000000",
      INIT_14 => X"6F03FFAEBDECECF80000000000000000000C00000000000000000000006F08FB",
      INIT_15 => X"CECF80000000000000000000000000000000000000000006F39FBFEFE2F970BC",
      INIT_16 => X"0000000000000000000000000000000000006F39FBFE8C3FE15BF7403E02F31E",
      INIT_17 => X"00000000000000000000000006F39E9D7BE7EBB617DA03B55B31ECECF8000000",
      INIT_18 => X"000000000000006F39E5F6BFF65DF192F030B6F01ECECF800000000000000000",
      INIT_19 => X"0006F39FCFAFFF12AFDF97025D7F01ED1C000000000000000000000000000000",
      INIT_1A => X"3C001FED08F0685DF01E90008000000000000000000000000000000000000000",
      INIT_1B => X"07079521E8F0F80000000000000000000000000000000000000000006F39FE79",
      INIT_1C => X"0000000000000000000000000000000000000000000006F39FF3A1800F892075",
      INIT_1D => X"00000000000000000000000000000000106F00FC644789CD808E7044F2801E80",
      INIT_1E => X"0000000000000000000005C6F1CF809058B098FD9487FD509DE8000000000000",
      INIT_1F => X"0000000000626F1CF008400E660A6318533347DE800000000000000000000000",
      INIT_20 => X"B6F1CF00840F98607FC383F8B6FDE80000000000000000000000000000000000",
      INIT_21 => X"189907CD683C4F67DE800000000000000000000000000000000000000000001F",
      INIT_22 => X"E2D85DE800000000000000000000000000000000000000000000856F14E000BC",
      INIT_23 => X"00000000000000000000000000000000000000001796F30C001580F5003E3D03",
      INIT_24 => X"0000000000000000000000000000017FAF38C001BFFBE600FBF00FF3241E8000",
      INIT_25 => X"00000000000000000000DAF18C000FFFFC7A19BFC1CE3601E800000000000000",
      INIT_26 => X"0000000069AF1C6000BFFD9BF3FCDF1FCDC3DE80000000000000000000000000",
      INIT_27 => X"F18F000FFFF87FFBC5FFFE3C7DE8000000000000000000000000000000000000",
      INIT_28 => X"FFEFFFF67FFFEBDE800000000000000000000000000000000000000000000236",
      INIT_29 => X"CE61E8000000000000000000000000000000000000000000001E6F35F000000F",
      INIT_2A => X"000000000000000000000000000000000000000006F39F801BFFF9C03FAE01FC",
      INIT_2B => X"0000000000000000000000000000006F39F8007FEFEC017F401BD3721E800000",
      INIT_2C => X"00000000000000000006F39F000400EDA03FD201FEDB01E80000000000000000",
      INIT_2D => X"000000007F39E001BFF61E04B2F022A6F01E8000000000000000000000000000",
      INIT_2E => X"9E00183F10E0619783197D01E800000000000000000000000000000000000000",
      INIT_2F => X"8528E0505CF21E800000000000000000000000000000000000000000000007F3",
      INIT_30 => X"31E800000000000000000000000000000000000000000000007F39C0018FF01D",
      INIT_31 => X"0000000000000000000000000000000000000007F048001ACF0E386074070395",
      INIT_32 => X"00000000000000000000000000007F18800104F9D5088EF044E38CDE80000000",
      INIT_33 => X"000000000000000007F1C000130FB298FD9487FD003DE8000000000000000000",
      INIT_34 => X"0000007F1C0001E6FE670E6378523367DE800000000000000000000000000000",
      INIT_35 => X"00183F89607F8383FCB6FDE80000000000000000000000000000000000000000",
      INIT_36 => X"CD683C4F63DE800000000000000000000000000000000000000000000007F180",
      INIT_37 => X"E800000000000000000000000000000000000000000000007F00000000099D07",
      INIT_38 => X"00000000000000000000000000000000000007F380001000E4802C3903E29ABD",
      INIT_39 => X"000000000000000000000000007F380001FFFF6601FAD00FF3331E8000000000",
      INIT_3A => X"0000000000000007F390001FFFFE7819BFC1CE3F01E800000000000000000000",
      INIT_3B => X"00007F390001FFFFC9F3FCDF9FC5F01E80000000000000000000000000000000",
      INIT_3C => X"1FFFF07BC0079C003F01E8000000000000000000000000000000000000000000",
      INIT_3D => X"FE7FFFF01E800000000000000000000000000000000000000000000007F39800",
      INIT_3E => X"00000000000000000000000000000000000000000000007F39C001FFFFFFEFFF",
      INIT_3F => X"000000000000000000000000000000000007F39C001FFFF9642F9B017CDF21E8",
      INIT_40 => X"0000000000000000000000007F10E001FFFFEC01FF401BD7701E800000000000",
      INIT_41 => X"00000000000007F1CF001FFFEBC01FDA007DFA9DE80000000000000000000000",
      INIT_42 => X"007F1CF001FEE61C06B0F023AEC7DE8000000000000000000000000000000000",
      INIT_43 => X"0032E063178219747DE800000000000000000000000000000000000000000000",
      INIT_44 => X"30D607DE800000000000000000000000000000000000000000000007F1CF8010",
      INIT_45 => X"000000000000000000000000000000000000000000007F14FC0000010D870AE0",
      INIT_46 => X"0000000000000000000000000000000007F34FFFE0000E08607407028CFDE800",
      INIT_47 => X"00000000000000000000007F39FFFFFFF9C9080E704063861E80000000000000",
      INIT_48 => X"000000000007F39FFFFFFFB0889D8485DC1131E8000000000000000000000000",
      INIT_49 => X"7F39FFFFFFFC7E0E4B78761F701E800000000000000000000000000000000000",
      INIT_4A => X"F160BF0B85F8B701E80000000000000000000000000000000000000000000000",
      INIT_4B => X"67701E800000000000000000000000000000000000000000000007F39FFFF2A7",
      INIT_4C => X"0000000000000000000000000000000000000000007F39FBFFFFF88D07CD6834",
      INIT_4D => X"00000000000000000000000000000007F30FCC3FEEE3807C1803609F31E80000",
      INIT_4E => X"000000000000000000007F18F001FFBF7600FAF00FB4221E8000000000000000",
      INIT_4F => X"0000000007F1CE003FEFBE701DBB81CEB6BDE800000000000000000000001E00",
      INIT_50 => X"1CC002983FABF3FD1F1DC4C7DE800000000000000000000003C0000000000000",
      INIT_51 => X"7FEFE37F7E3CFDE800000000000000000000005D00000000000000000000006F",
      INIT_52 => X"E7DE800000000000000000000007C80000000000000000000006F1C80070CBBC",
      INIT_53 => X"00000000000000007C80000000000000000000006F14800F020F9FFF99FFFDCF",
      INIT_54 => X"000007C80000000000000000000006F300008473FFFFFFFFFFFFFEDDE8000000",
      INIT_55 => X"0000000000000000006F31000F6CAFFFFFFFFFFFFFE21E800000000000000000",
      INIT_56 => X"00000006F398009711FFFFFFFFFFFFFF21E800000000000000000000007C8000",
      INIT_57 => X"C007C6FFFFFFFFFFFFFFF01E800000000000000000000007C800000000000000",
      INIT_58 => X"FFFFFFFFFF01E800000000000000000000007C80000000000000000000006F39",
      INIT_59 => X"1E800000000000000000000007C80000000000000000000006F39E001E15FFFF",
      INIT_5A => X"000000000000007C80000000000000000000006F39FE01FC5FFFFFFFFFFFFFF0",
      INIT_5B => X"0007E80000000000000000000006F39FFF1DEEFFFFFFFFFFFFFF01E800000000",
      INIT_5C => X"00000000000000006F39FBFE7C1FFFFFFFFFFFFFF01E80000000000000000000",
      INIT_5D => X"000006F39FECFFFEFFFFFFFFFFFFFF01E800000000000000000000004C000000",
      INIT_5E => X"03FDBFFFFFFFFFFFFFF01E800000000000000000000001F00000000000000000",
      INIT_5F => X"FFFFFFFF01E800000000000000000000001F00000000000000000000006F39FC",
      INIT_60 => X"800000000000000000000001F00000000000000000000006F3970013FDFFFFFF",
      INIT_61 => X"0000000000001F00000000000000000000006F39E000987FFFFFFFFFFFFFF01E",
      INIT_62 => X"01F00000000000000000000006F39800708BFFFFFFFFFFFFFF01E80000000000",
      INIT_63 => X"000000000000006F398005004FFFFFFFFFFFFFF01E8000000000000000000000",
      INIT_64 => X"0006F390008073FFFFFFFFFFFFFF01E800000000000000000000001F00000000",
      INIT_65 => X"ECAFFFFFFFFFFFFFF01E800000000000000000000001F0000000000000000000",
      INIT_66 => X"FFFFFEDDE800000000000000000000001F00000000000000000000006F14000D",
      INIT_67 => X"0000000000000000000001F00000000000000000000006F1C800F719FFFFFFFF",
      INIT_68 => X"00000000005D00000000000000000000006F1CC007E61FFFFFFFFFFFFFE7DE80",
      INIT_69 => X"C00000000000000000000006F1CE00745FF9FFFFDFFFFCFCFDE8000000000000",
      INIT_6A => X"0000000000006F14F801FD8FFFEFFFFF7FFFC7DE800000000000000000000007",
      INIT_6B => X"06F38FF01CD6F9EC7F9F67FCDEDDE80000000000000000000000360000000000",
      INIT_6C => X"87FC01FAE01FFF661E8000000000000000000000008000000000000000000000",
      INIT_6D => X"3DFF31E800000000000000000000000000000000000000000000006F39FFFFFF",
      INIT_6E => X"00000000000000000000000000000000000000000006F39FFFFDE3FB4007F800",
      INIT_6F => X"000000000000000000000000000000006F39FFFFFFF65A03F4903FACB01E8000",
      INIT_70 => X"0000000000000000000006F39FFFFFFF70D04B0E82187701E800000000000000",
      INIT_71 => X"00000000006F39FFFFFFF12D871B6030D6B01E80000000000000000000000000",
      INIT_72 => X"F31FFFC3C001B8500507009D01E8000000000000000000000000000000000000",
      INIT_73 => X"FA8C0FC8607D131E800000000000000000000000000000000000000000000006",
      INIT_74 => X"08C1E800000000000000000000000000000000000000000000006F34FFFC1809",
      INIT_75 => X"000000000000000000000000000000000000000006F14FC01C3FB0D09C8504CC",
      INIT_76 => X"0000000000000000000000000000006F1CF80047FD3A8F59F076DF4DDE800000",
      INIT_77 => X"00000000000000000006F1CF000701E660B729857B267DE80000000000000000",
      INIT_78 => X"000000006F1CE0003BF9C407CC283E6B6FDE8000000000000000000000000000",
      INIT_79 => X"4E0000008B807C1803C49C7DE800000000000000000000000000000000000000",
      INIT_7A => X"03F3500FACADDE800000000000000000000000000000000000000000000006F1",
      INIT_7B => X"61E800000000000000000000000000000000000000000000006F34C000400F50",
      INIT_7C => X"0000000000000000000000000000000000000006F04C001FFFBCA01D8900FE16",
      INIT_7D => X"00000000000000000000000000006F1CE000000F9BF19ADF1CDC6DDE80000000",
      INIT_7E => X"000000000000000006F1CE000BFFBE1F5FE1FB771C7DE8000000000000000000",
      INIT_7F => X"0000006F04F001BFFFFFFFFFFF7FFFC7DE800000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"801BFFF9EE7F9F67FCDEFDE80000000000000000000000000000000000000000",
      INIT_01 => X"FAE01FF7F31E800000000000000000000000000000000000000000000006F38F",
      INIT_02 => X"E800000000000000000000000000000000000000000000006F39F801400FEC01",
      INIT_03 => X"00000000000000000000000000000000000006F39F801BFFFB4007F8003DB701",
      INIT_04 => X"000000000000000000000000007F39F00180165A03F5103FACB01E8000000000",
      INIT_05 => X"0000000000000007F39E001BFF70D04B0E02186F01E800000000000000000000",
      INIT_06 => X"00007F39C00183F12D87196030D6D01E80000000000000000000000000000000",
      INIT_07 => X"1C3F0108521507108F31E8000000000000000000000000000000000000000000",
      INIT_08 => X"C8607D101E800000000000000000000000000000000000000000000007F38800",
      INIT_09 => X"00000000000000000000000000000000000000000000007F148001C4F9FA8C0F",
      INIT_0A => X"000000000000000000000000000000000007F1C000104FB0D09D8704CC08DDE8",
      INIT_0B => X"0000000000000000000000007F1C000158F93B8E59D076DFC7DE800000000000",
      INIT_0C => X"00000000000007F1C0000341E660A721853326FDE80000000000000000000000",
      INIT_0D => X"007F1C00017C09CC07CC683E6F67DE8000000000000000000000000000000000",
      INIT_0E => X"008B907C9C03C49EBDE800000000000000000000000000000000000000000000",
      INIT_0F => X"1FACA61E800000000000000000000000000000000000000000000007F3400014",
      INIT_10 => X"000000000000000000000000000000000000000000007F380000FFFF5000F250",
      INIT_11 => X"0000000000000000000000000000000007F380001FFFBD201DA100FE9721E800",
      INIT_12 => X"00000000000000000000007F390001FFFF8BE39ADF1CD4F01E80000000000000",
      INIT_13 => X"000000000007F398001FFFBF3FFFF9FBFF9F01E8000000000000000000000000",
      INIT_14 => X"7F39C001FFFF8FFFB87FFDC7F01E800000000000000000000000000000000000",
      INIT_15 => X"FFFE7FDFE7FDFF01E80000000000000000000000000000000000000000000000",
      INIT_16 => X"CCF31E800000000000000000000000000000000000000000000007F39C001FFF",
      INIT_17 => X"0000000000000000000000000000000000000000007F34C001FFFFDE02FAA01F",
      INIT_18 => X"00000000000000000000000000000007F14E001FFFFE4017F000BD36C1E80000",
      INIT_19 => X"000000000000000000007F1CF001FFFEDA03F5201FEDADDE8000000000000000",
      INIT_1A => X"0000000007F1CF800FFF60C04B0F02186C7DE800000000000000000000000000",
      INIT_1B => X"1CF80100010D86196030D6CFDE80000000000000000000000000000000000000",
      INIT_1C => X"F8708F0701DC7DE800000000000000000000000000000000000000000000007F",
      INIT_1D => X"4BDE800000000000000000000000000000000000000000000007F18FC0000001",
      INIT_1E => X"00000000000000000000000000000000000000007F3CFFFFFFF0FB8607407079",
      INIT_1F => X"000000000000000000000000000007F39FFFFFFF9D5088EF044C2841E8000000",
      INIT_20 => X"0000000000000000007F39FFFFFFFD298FD9407E95921E800000000000000000",
      INIT_21 => X"00000007F39FFFFFFFE670A63685333701E80000000000000000000000000000",
      INIT_22 => X"FF3E00399607FC387FCB701E8000000000000000000000000000000000000000",
      INIT_23 => X"7CD683C4B701E800000000000000000000000000000000000000000000007F39",
      INIT_24 => X"1E800000000000000000000000000000000000000000000007F31FFEFFFF8990",
      INIT_25 => X"000000000000000C00000000000000000000007F20FCC3FD6F4002E3101721B3",
      INIT_26 => X"0001200000000000000000000007F18F001BF9B5601FB500FFB2A1E800000000",
      INIT_27 => X"00000000000000007F1CE003FAEFE7819BFC1CE3E3DE80000000000000000000",
      INIT_28 => X"000006F1CC00298BBF3F3FF9FBFFDC7DE800000000000000000000002D000000",
      INIT_29 => X"0704FF877F387BFBC3C7DE800000000000000000000004F00000000000000000",
      INIT_2A => X"FFFFFFFE7DE800000000000000000000007C80000000000000000000006F1C80",
      INIT_2B => X"800000000000000000000007C80000000000000000000006F00000E07CFFFFFF",
      INIT_2C => X"0000000000007C80000000000000000000006F390009CDAFFFFFFFFFFFFFEADE",
      INIT_2D => X"07C80000000000000000000006F39800F6DBFFFFFFFFFFFFFF01E80000000000",
      INIT_2E => X"000000000000006F39C00DF05FFFFFFFFFFFFFF21E8000000000000000000000",
      INIT_2F => X"0006F39C007C4EFFFFFFFFFFFFFF01E800000000000000000000007C80000000",
      INIT_30 => X"F94FFFFFFFFFFFFFF01E800000000000000000000007C8000000000000000000",
      INIT_31 => X"FFFFFF01E800000000000000000000007C80000000000000000000006F39F001",
      INIT_32 => X"0000000000000000000007E80000000000000000000006F39FE01CC0FFFFFFFF",
      INIT_33 => X"00000000007C80000000000000000000006F39FFF3FE2FFFFFFFFFFFFFF01E80",
      INIT_34 => X"F00000000000000000000006F39FBFFFFBFFFFFFFFFFFFFF01E8000000000000",
      INIT_35 => X"0000000000006F39FCC7FE6FFFFFFFFFFFFFF01E800000000000000000000000",
      INIT_36 => X"06F39F001FFBFFFFFFFFFFFFFF01E800000000000000000000001F0000000000",
      INIT_37 => X"EFFFFFFFFFFFFFF01E800000000000000000000001F000000000000000000000",
      INIT_38 => X"FFFF01E800000000000000000000001F00000000000000000000006F38E003FE",
      INIT_39 => X"00000000000000000001F00000000000000000000006F39C00499BFFFFFFFFFF",
      INIT_3A => X"000000001F00000000000000000000006F3980070CBFFFFFFFFFFFFFF01E8000",
      INIT_3B => X"0000000000000000000006F398007034FFFFFFFFFFFFFF01E800000000000000",
      INIT_3C => X"00000000006F3C00084F3FFFFFFFFFFFFFF01E800000000000000000000001F0",
      INIT_3D => X"F14000E6CAFFFFFFFFFFFFFEC1E800000000000000000000001F000000000000",
      INIT_3E => X"FFFFFFFFFFFFEDDE800000000000000000000001F00000000000000000000006",
      INIT_3F => X"FC7DE800000000000000000000004F00000000000000000000006F1C800D715F",
      INIT_40 => X"000000000000000006F00000000000000000000006F1CC007C6FFDFFFFFFFDFE",
      INIT_41 => X"0000006600000000000000000000006F1CE001F15FFFFFFFFFFFFFCFDE800000",
      INIT_42 => X"00000000000000000006F14FE01FC5FFFEFFFFE7FFFC7DE80000000000000000",
      INIT_43 => X"000000006F39FFC3DEEF9E43F8F61FCEEDDE8000000000000000000000016000",
      INIT_44 => X"9FFFFFC0FEC01FF401BD6601E800000000000000000000000000000000000000",
      INIT_45 => X"03FDA01FDDF31E800000000000000000000000000000000000000000000006F3",
      INIT_46 => X"01E800000000000000000000000000000000000000000000006F39FFFFFEFFBC",
      INIT_47 => X"0000000000000000000000000000000000000006F39FFFFFFF65E06B2D02FACF",
      INIT_48 => X"00000000000000000000000000006F39FFFFFFF32E0631782197701E80000000",
      INIT_49 => X"000000000000000006F39FFFFFFF50D810AE010D6B01E8000000000000000000",
      INIT_4A => X"0000006F31FFFE3800F38607507029501E800000000000000000000000000000",
      INIT_4B => X"C010609CD888E704477931E80000000000000000000000000000000000000000",
      INIT_4C => X"D8484FC00FDE800000000000000000000000000000000000000000000006F04F",
      INIT_4D => X"E800000000000000000000000000000000000000000000006F1CF800C00B088D",
      INIT_4E => X"00000000000000000000000000000000000006F1CF800440E7E0A6B58761B43D",
      INIT_4F => X"000000000000000000000000006F1CF00034FE0603F0385F8B6FDE8000000000",
      INIT_50 => X"0000000000000006F18E00082198D07CD683C4F67DE800000000000000000000",
      INIT_51 => X"00006F08C00183FE5807C1D03E09C3DE80000000000000000000000000000000",
      INIT_52 => X"0FFFF5200FB7007ECAA1E8000000000000000000000000000000000000000000",
      INIT_53 => X"B80CEB661E800000000000000000000000000000000000000000000006F34C00",
      INIT_54 => X"00000000000000000000000000000000000000000000006F14C001000BE701DB",
      INIT_55 => X"000000000000000000000000000000000006F1CC000FFFFABF3BD5F1DC4C5DE8",
      INIT_56 => X"0000000000000000000000006F14F000FFF987FE783FF1C3C7DE800000000000",
      INIT_57 => X"00000000000006F34F000FFFFFFEFFFFF7FFFEDDE80000000000000000000000",
      INIT_58 => X"006F39F801FFFF9E43F8E23FCCEC1E8000000000000000000000000000000000",
      INIT_59 => X"00FEC01FE401BD7F31E800000000000000000000000000000000000000000000",
      INIT_5A => X"17EFB01E800000000000000000000000000000000000000000000006F39F8010",
      INIT_5B => X"000000000000000000000000000000000000000000006F39F800400FBC00FDA0",
      INIT_5C => X"0000000000000000000000000000000007F39F001BFF65E06B2D023AEF01E800",
      INIT_5D => X"00000000000000000000007F39E001A3F30E0630782187D01E80000000000000",
      INIT_5E => X"000000000007F39C00181F10D8508E03056721E8000000000000000000000000",
      INIT_5F => X"7F14800182F0E38607507029D31E800000000000000000000000000000000000",
      INIT_60 => X"9C98FEE4840738C1E80000000000000000000000000000000000000000000000",
      INIT_61 => X"9005DE800000000000000000000000000000000000000000000007F14800110F",
      INIT_62 => X"0000000000000000000000000000000000000000007F1C000100FB089A08485F",
      INIT_63 => X"00000000000000000000000000000007F1C00018FFC6E3AB758725F67DE80000",
      INIT_64 => X"000000000000000000007F1C0000400E16FC66B85F8A6FDE8000000000000000",
      INIT_65 => X"0000000007F0400004009EE630C683C6667DE800000000000000000000000000",
      INIT_66 => X"380000800C1D055D903E09EDDE80000000000000000000000000000000000000",
      INIT_67 => X"C67A6F00FBC211E800000000000000000000000000000000000000000000007F",
      INIT_68 => X"721E800000000000000000000000000000000000000000000007F380000400F7",
      INIT_69 => X"00000000000000000000000000000000000000007F390001FFFBF06FF3B80CE3",
      INIT_6A => X"000000000000000000000000000007F390001FFFFB45FF51F1DC4F01E8000000",
      INIT_6B => X"0000000000000000007F398001FFFFE47FF73FC763F01E800000000000000000",
      INIT_6C => X"00000007F39C001FFFFDB7FD8FFFFFFF01E80000000000000000000000000000",
      INIT_6D => X"C001FFFF9BFFC7F61FCFF01E8000000000000000000000000000000000000000",
      INIT_6E => X"FD4401BF6731E800000000000000000000000000000000000000000000007F31",
      INIT_6F => X"DE800000000000000000000000000000000000000000000007F04E001FFFFE7F",
      INIT_70 => X"000000000000000000000000000000000000007F1CF001FFFF9FFFD0A007DB6F",
      INIT_71 => X"0000000000000000000000000007F1CF801BFF600FFDA503FACE3DE800000000",
      INIT_72 => X"00000000000000007F1CF801FEE72EFFDBE8219647DE80000000000000000000",
      INIT_73 => X"000007F18FC00FFF151FFFBE030D607DE8000000000000000000000000000000",
      INIT_74 => X"FE00008DFFFC407008C3DE800000000000000000000000000000000000000000",
      INIT_75 => X"648607D8C5E800000000000000000000000000000000000000000000007F2CFF",
      INIT_76 => X"800000000000000000000000000000000000000000000007F39FFFFFFF15FFFF",
      INIT_77 => X"0000000000000000000000000000000000007F39FFFFFFFB8FFFF8484CC1001E",
      INIT_78 => X"00000000000000000000000007F39FFFFFFFD85FFD8D0769DF01E80000000000",
      INIT_79 => X"000000000000007F39FFFFFFFF2E7FEF3857B3701E8000000000000000000000",
      INIT_7A => X"0007F39FBFFFC78BABFB4683E67701E800000000000000000000000000000000",
      INIT_7B => X"FFE8D19F8DC03C49F21E80000000000000000000000000000000000000000000",
      INIT_7C => X"00FBCB41E800000000000000000000000000000000000000000000007F3CFECF",
      INIT_7D => X"0000000000000000000001E00000000000000000000007F08D001FD3F60EF9CF",
      INIT_7E => X"00000000002C00000000000000000000007F1C7001FEDBCF8F91900DE16BDE80",
      INIT_7F => X"700000000000000000000006F1CE002987F9C4FE25F1DDCC7DE8000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ram_ena : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized0\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized0\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000006F1C800708BBE7974C3FFFF3CFDE800000000000000000000004",
      INIT_01 => X"06F188005104F0E3562FFFD8FC7DE800000000000000000000007C8000000000",
      INIT_02 => X"3FFBF72FFFFFFFE3DE800000000000000000000007C800000000000000000000",
      INIT_03 => X"FFFE01E800000000000000000000007C80000000000000000000006F38000807",
      INIT_04 => X"00000000000000000007C80000000000000000000006F31000FECAFFF4897FFF",
      INIT_05 => X"000000007C80000000000000000000006F39800F719FFF974FFFFFFFF31E8000",
      INIT_06 => X"0000000000000000000006F39C007E63FFFE03FFFFFFFF01E800000000000000",
      INIT_07 => X"00000000006F39E003C1DFFFBFFFFFFFFFF01E800000000000000000000007C8",
      INIT_08 => X"F39F801FD8FFFF07FFFFFFFF01E800000000000000000000007C800000000000",
      INIT_09 => X"FFFFFFFFFFFFF01E800000000000000000000007C80000000000000000000006",
      INIT_0A => X"FF01E800000000000000000000007F80000000000000000000006F39FFE1CD6F",
      INIT_0B => X"000000000000000007C80000000000000000000006F39FDFF7F8FFFFFFFFFFFF",
      INIT_0C => X"0000001F00000000000000000000006F39FFCFFFEFFFFFFFFFFFFFF01E800000",
      INIT_0D => X"00000000000000000006F39DCC3FD6FFFFFFFFFFFFFF01E80000000000000000",
      INIT_0E => X"000000006F39F0013F9FFFFFFFFFFFFFF01E800000000000000000000001F000",
      INIT_0F => X"9E003F86FFFFFFFFFFFFFF01E800000000000000000000001F00000000000000",
      INIT_10 => X"FFFFFFFFFFF01E800000000000000000000001F00000000000000000000006F3",
      INIT_11 => X"01E800000000000000000000001F00000000000000000000006F39C00619BFFF",
      INIT_12 => X"0000000000000001F00000000000000000000006F398007006FFFFFFFFFFFFFF",
      INIT_13 => X"00001F00000000000000000000006F39000E076FFFFFFFFFFFFFF01E80000000",
      INIT_14 => X"000000000000000006F040009CCAFFFFFFFFFFFFFF31E8000000000000000000",
      INIT_15 => X"0000006F18800F619FFFFFFFFFFFFFEDDE800000000000000000000001F00000",
      INIT_16 => X"005E01FFFFFFFFFFFFFE3DE800000000000000000000001F0000000000000000",
      INIT_17 => X"00F9C20FC7DE800000000000000000000004D00000000000000000000006F1CC",
      INIT_18 => X"E800000000000000000000004F00000000000000000000006F1CC007C4EF9FBA",
      INIT_19 => X"00000000000007E00000000000000000000006F18F801FD4FFFEFFFFF7FFFCFD",
      INIT_1A => X"000C00000000000000000000006F0CFF01CD5F9FC7FDF67FCDC3DE8000000000",
      INIT_1B => X"0000000000000006F39FFC3FECF9C01FAE01FCFEC1E800000000000000000000",
      INIT_1C => X"00006F39FFFF881FB4017F8003DB701E80000000000000000000000000000000",
      INIT_1D => X"FFFFE9A03F5203FADB21E8000000000000000000000000000000000000000000",
      INIT_1E => X"E02106F01E800000000000000000000000000000000000000000000006F39FFF",
      INIT_1F => X"00000000000000000000000000000000000000000000006F39FFFFFFF61D04B0",
      INIT_20 => X"000000000000000000000000000000000006F39FFFFFFF12F861B7030D7F01E8",
      INIT_21 => X"0000000000000000000000006F39FFFE7C001F8528F05049F01E800000000000",
      INIT_22 => X"00000000000006F39FFFE1809FB8E0FD8707C531E80000000000000000000000",
      INIT_23 => X"006F14FC0005FB0D08C8704CC2801E8000000000000000000000000000000000",
      INIT_24 => X"4092B8FD9507FD5CDDE800000000000000000000000000000000000000000000",
      INIT_25 => X"533247DE800000000000000000000000000000000000000000000006F1C78018",
      INIT_26 => X"000000000000000000000000000000000000000000006F1CF000441E660A6318",
      INIT_27 => X"0000000000000000000000000000000006F1CF0001FF98607FC283ECB6FDE800",
      INIT_28 => X"00000000000000000000006F10E0001808B907CD603C4967DE80000000000000",
      INIT_29 => X"000000000006F34C001400F5003E3D01F2DADDE8000000000000000000000000",
      INIT_2A => X"6F04C001FFFB6600FB500FFB221E800000000000000000000000000000000000",
      INIT_2B => X"FCBE19BDF1CE0EC1E80000000000000000000000000000000000000000000000",
      INIT_2C => X"FCC3DE800000000000000000000000000000000000000000000006F18C000FFF",
      INIT_2D => X"0000000000000000000000000000000000000000006F1CE000BFFFF3F1FF9F9F",
      INIT_2E => X"00000000000000000000000000000006F04F000BFFFC7FFFE7FFFF3C7DE80000",
      INIT_2F => X"000000000000000000006F39F800BFFFD7EFFDF67FCFEDDE8000000000000000",
      INIT_30 => X"0000000006F39F801A01FDC01FAE01FDEE31E800000000000000000000000000",
      INIT_31 => X"39F801800FA4017F401BD3721E80000000000000000000000000000000000000",
      INIT_32 => X"A03F5003FECB01E800000000000000000000000000000000000000000000006F",
      INIT_33 => X"D01E800000000000000000000000000000000000000000000007F39F0008006B",
      INIT_34 => X"00000000000000000000000000000000000000007F39E001BFF60C04B2F023A6",
      INIT_35 => X"000000000000000000000000000007F39C00183F12D86194030D7D01E8000000",
      INIT_36 => X"0000000000000000007F39C001BFF01F8528F0114DF21E800000000000000000",
      INIT_37 => X"00000007F088001B8F1FA8607507079531E80000000000000000000000000000",
      INIT_38 => X"800104F985088A7044C28BDE8000000000000000000000000000000000000000",
      INIT_39 => X"FD9407FD583DE800000000000000000000000000000000000000000000007F18",
      INIT_3A => X"DE800000000000000000000000000000000000000000000007F1C000178FB298",
      INIT_3B => X"000000000000000000000000000000000000007F1C0001FEBE660A6218533367",
      INIT_3C => X"0000000000000000000000000007F180001BFF89607FC383FCB6FDE800000000",
      INIT_3D => X"00000000000000007F2C0000A018B907CD683C4F63DE80000000000000000000",
      INIT_3E => X"000007F380001000E5802E3D01F2DA81E8000000000000000000000000000000",
      INIT_3F => X"01FFFBE601FB500FF3311E800000000000000000000000000000000000000000",
      INIT_40 => X"BFF1CE2F01E800000000000000000000000000000000000000000000007F3800",
      INIT_41 => X"800000000000000000000000000000000000000000000007F390001FFFFC7E19",
      INIT_42 => X"0000000000000000000000000000000000007F398001FFFBFBF3FF97BFFFF01E",
      INIT_43 => X"00000000000000000000000007F398001FFFF0F7EF07FF483F01E80000000000",
      INIT_44 => X"000000000000007F39C001FFFFFFEFFFFE7FFFF01E8000000000000000000000",
      INIT_45 => X"0007F34C001FFFF9E02F8B01FCCF21E800000000000000000000000000000000",
      INIT_46 => X"FFFFEC017F401BD7701E80000000000000000000000000000000000000000000",
      INIT_47 => X"01FEDADDE800000000000000000000000000000000000000000000007F04E001",
      INIT_48 => X"0000000000000000000000000000000000000000000007F1CF001FFFEB803FDA",
      INIT_49 => X"00000000000000000000000000000000007F1CF80040061C04B0F021AEC7DE80",
      INIT_4A => X"000000000000000000000007F1CF80100032E0639702197CFDE8000000000000",
      INIT_4B => X"0000000000007F14FC0000002D850AE0305607DE800000000000000000000000",
      INIT_4C => X"07F34FFFF0000F38E07507028CDDE80000000000000000000000000000000000",
      INIT_4D => X"F9C9880E704063861E8000000000000000000000000000000000000000000000",
      INIT_4E => X"FB4031E800000000000000000000000000000000000000000000007F31FFFFFF",
      INIT_4F => X"00000000000000000000000000000000000000000007F39FFFFFFFB088BD9485",
      INIT_50 => X"000000000000000000000000000000007F39FFFFFFFC6E0E6B787217701E8000",
      INIT_51 => X"0000000000000000000007F39FFF0207F1603F0B85F8B701E800000000000000",
      INIT_52 => X"00000000007F31FBFFFFF98D07CD683C66701E80000000000000000000000000",
      INIT_53 => X"F3CFCC3FE6E6803C3903621F31E8000000000000000000000000000000000000",
      INIT_54 => X"6601FBF00FB6201E800000000000000000000000000000000000000000000007",
      INIT_55 => X"B6DDE800000000000000000000001E00000000000000000000007F14F001FFBF",
      INIT_56 => X"000000000000000003F00000000000000000000007F1CE003FAEBF70199381CE",
      INIT_57 => X"0000005F00000000000000000000006F1CC002993F89F3FC1F9FC4C7DE800000",
      INIT_58 => X"00000000000000000006F1C800704BFC7FFFC7FFFE3CFDE80000000000000000",
      INIT_59 => X"000000006F188007030FFFFFFFFFFFFFC7DE800000000000000000000007C800",
      INIT_5A => X"500084F3FFFFFFFFFFFFFEBDE800000000000000000000007C80000000000000",
      INIT_5B => X"FFFFFFFFFFE61E800000000000000000000007C80000000000000000000006F3",
      INIT_5C => X"21E800000000000000000000007C80000000000000000000006F39800F6DAFFF",
      INIT_5D => X"0000000000000007C80000000000000000000006F39800DF15FFFFFFFFFFFFFF",
      INIT_5E => X"00007C80000000000000000000006F39C007C6FFFFFFFFFFFFFFF01E80000000",
      INIT_5F => X"000000000000000006F39F001F15FFFFFFFFFFFFFF01E8000000000000000000",
      INIT_60 => X"0000006F39FE01FC1FFFFFFFFFFFFFF01E800000000000000000000007C80000",
      INIT_61 => X"FF3DEAFFFFFFFFFFFFFF01E800000000000000000000007E8000000000000000",
      INIT_62 => X"FFFFFFFFF01E800000000000000000000007C80000000000000000000006F39F",
      INIT_63 => X"E800000000000000000000004C80000000000000000000006F39FBFFFE0FFFFF",
      INIT_64 => X"00000000000001F00000000000000000000006F39FECFFEEFFFFFFFFFFFFFF01",
      INIT_65 => X"001F00000000000000000000006F39B001FDBFFFFFFFFFFFFFF01E8000000000",
      INIT_66 => X"0000000000000006F39E0037EDFFFFFFFFFFFFFF01E800000000000000000000",
      INIT_67 => X"00006F39E000987FFFFFFFFFFFFFF01E800000000000000000000001F0000000",
      INIT_68 => X"70CBFFFFFFFFFFFFFF01E800000000000000000000001F000000000000000000",
      INIT_69 => X"FFFFFFF01E800000000000000000000001F00000000000000000000006F39800",
      INIT_6A => X"00000000000000000000001F00000000000000000000006F398005004FFFFFFF",
      INIT_6B => X"000000000001F00000000000000000000006F390008073FFFFFFFFFFFFFF21E8",
      INIT_6C => X"1F00000000000000000000006F14000E6CAFFFFFFFFFFFFFF01E800000000000",
      INIT_6D => X"00000000000006F1C800F719FFFFFFFFFFFFFCDDE80000000000000000000000",
      INIT_6E => X"006F1CC007E67FFFFFFFFFFFFFC7DE800000000000000000000001F000000000",
      INIT_6F => X"15F9FFEFDFFFFFFCFDE800000000000000000000007B00000000000000000000",
      INIT_70 => X"7FFFE7DE800000000000000000000006C00000000000000000000006F1CE003E",
      INIT_71 => X"000000000000000000003600000000000000000000006F18FE00FD5FFFEFFFFF",
      INIT_72 => X"0000000000000000000000000000000006F34FF81CD6F9EC7F8F63FCDEBDE800",
      INIT_73 => X"00000000000000000000006F39FFF3FF0FEC01FAC01FDE661E80000000000000",
      INIT_74 => X"000000000006F39FFFFFE3FB4017DA017DFF31E8000000000000000000000000",
      INIT_75 => X"6F39FFFFFFF65A03F6903FBCF01E800000000000000000000000000000000000",
      INIT_76 => X"30F0430E82187701E80000000000000000000000000000000000000000000000",
      INIT_77 => X"D6B01E800000000000000000000000000000000000000000000006F39FFFFFFF",
      INIT_78 => X"0000000000000000000000000000000000000000006F39FFFFFFF12D870AE030",
      INIT_79 => X"00000000000000000000000000000006F31FFFC3C001B8601707009D01E80000",
      INIT_7A => X"000000000000000000006F28FFFC1809E8880FC86075931E8000000000000000",
      INIT_7B => X"0000000006F18F80141DB0909D8544CC08A1E800000000000000000000000000",
      INIT_7C => X"1CF800468C3E0E5B58769F43DE80000000000000000000000000000000000000",
      INIT_7D => X"60B7238573367DE800000000000000000000000000000000000000000000006F",
      INIT_7E => X"6FDE800000000000000000000000000000000000000000000006F1CF00064FE4",
      INIT_7F => X"00000000000000000000000000000000000000006F1CE00046F98C07CC683C6B",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ram_ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"000000000000000000000000000006F08C00080B83807C1C03C09E7DE8000000",
      INIT_01 => X"0000000000000000006F34C000DBEF5001FAF00FACABDE800000000000000000",
      INIT_02 => X"00000006F18C000000BC301D9B00FE1641E80000000000000000000000000000",
      INIT_03 => X"E000400FBBF39F5F1DDCEBDE8000000000000000000000000000000000000000",
      INIT_04 => X"7FF1FB7F0C7DE800000000000000000000000000000000000000000000006F1C",
      INIT_05 => X"DE800000000000000000000000000000000000000000000006F18E000BFFBE1F",
      INIT_06 => X"000000000000000000000000000000000000006F04F001BFFFFFEFFFFF7FFFE3",
      INIT_07 => X"0000000000000000000000000006F39F800400F9EE7F8F67FCDECDE800000000",
      INIT_08 => X"00000000000000006F39F800FFFFEC01FAE01BF6731E80000000000000000000",
      INIT_09 => X"000006F39F800800FB4007D8003DFF01E8000000000000000000000000000000",
      INIT_0A => X"01BFF65E03F0503FACB01E800000000000000000000000000000000000000000",
      INIT_0B => X"0E82187501E800000000000000000000000000000000000000000000007F39F0",
      INIT_0C => X"800000000000000000000000000000000000000000000007F39E001BFF30F043",
      INIT_0D => X"0000000000000000000000000000000000007F39C00183F12D870B6030D6301E",
      INIT_0E => X"00000000000000000000000007F39C001FFF0138701507009D31E80000000000",
      INIT_0F => X"000000000000007F1C8001C4F9FA8C0FC8407D001E8000000000000000000000",
      INIT_10 => X"0007F1C800104FB0C09D8484CC08FDE800000000000000000000000000000000",
      INIT_11 => X"DCFC3A8E5BD876DF47DE80000000000000000000000000000000000000000000",
      INIT_12 => X"857B26FDE800000000000000000000000000000000000000000000007F1C0001",
      INIT_13 => X"0000000000000000000000000000000000000000000007F1C0000BC1E560B72B",
      INIT_14 => X"00000000000000000000000000000000007F1000014009C507CC683E6B67DE80",
      INIT_15 => X"000000000000000000000007F340001FFF8B807C9803C49E9DE8000000000000",
      INIT_16 => X"0000000000007F380000000F5001F2F01FBCA61E800000000000000000000000",
      INIT_17 => X"07F390001FFFBC301D8900EE1731E80000000000000000000000000000000000",
      INIT_18 => X"FFB9F39E5F1DDCF01E8000000000000000000000000000000000000000000000",
      INIT_19 => X"7F1F01E800000000000000000000000000000000000000000000007F390001FF",
      INIT_1A => X"00000000000000000000000000000000000000000007F398001FFFFC7FCFE3BE",
      INIT_1B => X"000000000000000000000000000000007F398001FFFFFFEFFFDFFFFBF01E8000",
      INIT_1C => X"0000000000000000000007F31C001FFFF9FC7FDF67FCFF01E800000000000000",
      INIT_1D => X"00000000007F28E001FFFFFC01FAC01FDF731E80000000000000000000000000",
      INIT_1E => X"F18E001FFFFB4017F000BDB6A5E8000000000000000000000000000000000000",
      INIT_1F => X"DA03F5103FACA3DE800000000000000000000000000000000000000000000007",
      INIT_20 => X"6C7DE800000000000000000000000000000000000000000000007F1CF001FFF6",
      INIT_21 => X"000000000000000000000000000000000000000007F1CF800FEC60C04B2E0218",
      INIT_22 => X"0000000000000000000000000000007F1CF801FFF1AD861B4030D6CFDE800000",
      INIT_23 => X"00000000000000000007F0CFC0000001B8508707109E7DE80000000000000000",
      INIT_24 => X"000000007F3DFFFFFFF0FA8E0FC860794DDE8000000000000000000000000000",
      INIT_25 => X"9FFFFFFF9D5088EF044C3841E800000000000000000000000000000000000000",
      INIT_26 => X"8FD9407E9DD21E800000000000000000000000000000000000000000000007F3",
      INIT_27 => X"01E800000000000000000000000000000000000000000000007F39FFFFFFFD39",
      INIT_28 => X"0000000000000000000000000000000000000007F39FFFFFFFE660A633853337",
      INIT_29 => X"00000000000000000000000000007F39FBFFFC798607CC783ECB701E80000000",
      INIT_2A => X"000000000000000007F31FFCFFFE89907CD603C49701E8000000000000000000",
      INIT_2B => X"0000007F28DC43FD7F4000F3500724B31E800000000000000000000000000000",
      INIT_2C => X"0013F9BD201FB100FFB6A5E800000000000000000000004C0000000000000000",
      INIT_2D => X"9BDC1CC2C3DE800000000000000000000007000000000000000000000007F1CF",
      INIT_2E => X"E800000000000000000000000000000000000000000000007F1CE003F86FEB81",
      INIT_2F => X"00000000000003C00000000000000000000006F1CC0061830FAF3FF9FBFF9C7D",
      INIT_30 => X"001D00000000000000000000006F188005006F8FFF907FF887CFDE8000000000",
      INIT_31 => X"0000000000000006F00000E076FFFFFFFFFFFFFC3DE800000000000000000000",
      INIT_32 => X"00006F390009ECAFFFFFFFFFFFFFE85E800000000000000000000001D0000000",
      INIT_33 => X"F61BFFFFFFFFFFFFFF01E800000000000000000000002C000000000000000000",
      INIT_34 => X"FFFFFFF01E800000000000000000000007E00000000000000000000006F39800",
      INIT_35 => X"00000000000000000000005E00000000000000000000006F39C005E23FFFFFFF",
      INIT_36 => X"000000000004E00000000000000000000006F39C007C4EFFFFFFFFFFFFFF01E8",
      INIT_37 => X"4E00000000000000000000006F39F801FD4FFFFFFFFFFFFFF01E800000000000",
      INIT_38 => X"00000000000006F39FF01DD5FFFFFFFFFFFFFF01E80000000000000000000000",
      INIT_39 => X"006F39FFF3FFCFFFFFFFFFFFFFF01E800000000000000000000004E800000000",
      INIT_3A => X"FFFFFFFFFFFFFFFF01E800000000000000000000004F00000000000000000000",
      INIT_3B => X"FFFFF01E800000000000000000000004E00000000000000000000006F39FFEFF",
      INIT_3C => X"00000000000000000000CC00000000000000000000006F39DCC3FC6FFFFFFFFF",
      INIT_3D => X"000000001CC00000000000000000000006F397001BFBFFFFFFFFFFFFFF01E800",
      INIT_3E => X"00000000000000000000006F39E003FEEFFFFFFFFFFFFFF01E80000000000000",
      INIT_3F => X"000000000006F39C00498BFFFFFFFFFFFFFF01E80000000000000000000000CF",
      INIT_40 => X"6F39800304BFFFFFFFFFFFFFF01E80000000000000000000001CD00000000000",
      INIT_41 => X"FFFFFFFFFFFFFF01E800000000000000000000014D0000000000000000000000",
      INIT_42 => X"FFF31E800000000000000000000004F00000000000000000000006F39000E034",
      INIT_43 => X"0000000000000000004F00000000000000000000006F000008CDAFFFFFFFFFFF",
      INIT_44 => X"00000004F00000000000000000000006F18800F6DBFFFFFFFFFFFFFEA1E80000",
      INIT_45 => X"000000000000000000006F1CC00DF91FFFFFFFFFFFFFC1DE8000000000000000",
      INIT_46 => X"0000000006F1CC007C6EFDFBF7FFFDFCFC7DE800000000000000000000006B00",
      INIT_47 => X"1CF001FD5FFFEFFFFFFFFFCFDE80000000000000000000000360000000000000",
      INIT_48 => X"FEFFFF67FFFE7DE800000000000000000000001E00000000000000000000006F",
      INIT_49 => X"EBDE800000000000000000000000C00000000000000000000006F08FF01CC0FF",
      INIT_4A => X"00000000000000000000000000000000000000006F3DFFC3DEAF9E01F8F01FCF",
      INIT_4B => X"000000000000000000000000000006F39FFFF6C0FE0017F401BD3741E8000000",
      INIT_4C => X"0000000000000000006F39FFFFFE3FB803FDA01FDDF31E800000000000000000",
      INIT_4D => X"00000006F39FFFFFFF65C06B2F023AEF01E80000000000000000000000000000",
      INIT_4E => X"FFFFFFF32E0639782197D01E8000000000000000000000000000000000000000",
      INIT_4F => X"508E0105DF01E800000000000000000000000000000000000000000000006F39",
      INIT_50 => X"1E800000000000000000000000000000000000000000000006F39FFFF7E001F8",
      INIT_51 => X"000000000000000000000000000000000000006F39FFFE1800F38607507038D2",
      INIT_52 => X"0000000000000000000000000006F0CFC0184F9CD088E704476931E800000000",
      INIT_53 => X"00000000000000006F1CF80143FB098DD8485FC50FDE80000000000000000000",
      INIT_54 => X"000006F1CF000440E660A6358721347DE8000000000000000000000000000000",
      INIT_55 => X"007CFF8603F0385F8B6FDE800000000000000000000000000000000000000000",
      INIT_56 => X"D683C4F67DE800000000000000000000000000000000000000000000006F1CF0",
      INIT_57 => X"800000000000000000000000000000000000000000000006F18E0003E18A907C",
      INIT_58 => X"0000000000000000000000000000000000006F38C001BFFE5803C3D03E0DE3DE",
      INIT_59 => X"00000000000000000000000006F34C001BE3F6600FAF00FF2A01E80000000000",
      INIT_5A => X"000000000000006F18C001FFFBE7819BB81CE3E41E8000000000000000000000",
      INIT_5B => X"0006F1CE000FFFF9BF3BC8007CDC3DE800000000000000000000000000000000",
      INIT_5C => X"FFFF86FFFE0FF8F3C7DE80000000000000000000000000000000000000000000",
      INIT_5D => X"8107FEDDE800000000000000000000000000000000000000000000006F14F000",
      INIT_5E => X"0000000000000000000000000000000000000000000006F38F000400FFFEFFE1",
      INIT_5F => X"00000000000000000000000000000000006F39F801801F9E43FEA7208CE21E80",
      INIT_60 => X"000000000000000000000006F39F800800FEC017AC002A7721E8000000000000",
      INIT_61 => X"0000000000006F39F000400FB803F640003DB01E800000000000000000000000",
      INIT_62 => X"07F39E001BFF65E04AC8000CEB01E80000000000000000000000000000000000",
      INIT_63 => X"F30E062B00008BD01E8000000000000000000000000000000000000000000000",
      INIT_64 => X"030B21E800000000000000000000000000000000000000000000007F39E00183",
      INIT_65 => X"00000000000000000000000000000000000000000007F39C00183F00D85E2000",
      INIT_66 => X"000000000000000000000000000000007F088001FCF0F3867401002F531E8000",
      INIT_67 => X"0000000000000000000007F18800100F9CD889F1403978A1E800000000000000",
      INIT_68 => X"00000000007F1C000100FB088FB99A149903DE80000000000000000000000000",
      INIT_69 => X"F1C0001BAFE670E09F95CA767DE8000000000000000000000000000000000000",
      INIT_6A => X"1607E3FF62276FDE800000000000000000000000000000000000000000000007",
      INIT_6B => X"667DE800000000000000000000000000000000000000000000007F1C000183FC",
      INIT_6C => X"000000000000000000000000000000000000000007F0800004649AD07445BBA3",
      INIT_6D => X"0000000000000000000000000000007F3C0001000E580717E89154ABDE800000",
      INIT_6E => X"00000000000000000007F380001C00F7600B528C1DBA41E80000000000000000",
      INIT_6F => X"000000007F390001FFFBE7819400000D721E8000000000000000000000000000",
      INIT_70 => X"90001FFFF89F3C0000079F01E800000000000000000000000000000000000000",
      INIT_71 => X"B81200002BF01E800000000000000000000000000000000000000000000007F3",
      INIT_72 => X"01E800000000000000000000000000000000000000000000007F398001FFFF07",
      INIT_73 => X"0000000000000000000000000000000000000007F39C001FFFFFFEFE6000103F",
      INIT_74 => X"00000000000000000000000000007F39C001FFFF9642E7800367F01E80000000",
      INIT_75 => X"000000000000000007F0CE001FFFFEC01F2700C67721E8000000000000000000",
      INIT_76 => X"0000007F1CF001FFFFB400784991BFEFDE800000000000000000000000000000",
      INIT_77 => X"801FFF61E02B2524F6CC7DE80000000000000000000000000000000000000000",
      INIT_78 => X"3185AC864FDE800000000000000000000000000000000000000000000007F1CF",
      INIT_79 => X"E800000000000000000000000000000000000000000000007F1CF800C0032F04",
      INIT_7A => X"00000000000000000000000000000000000007F18FC0000012D830AC668D607D",
      INIT_7B => X"000000000000000000000000007F38FFFE0000E08705481028C3DE8000000000",
      INIT_7C => X"0000000000000007F31FFFFFFF9E8880E684077801E800000000000000000000",
      INIT_7D => X"00007F39FFFFFFFB0C89D8485CC0131E80000000000000000000000000000000",
      INIT_7E => X"FFFFC7E0E4B58769F701E8000000000000000000000000000000000000000000",
      INIT_7F => X"B85F92701E800000000000000000000000000000000000000000000007F39FFF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ram_ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized1\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized1\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\: unisim.vcomponents.RAMB18E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"00000000000000000000000000000000000000000000007F39FFFFFF7F060B72",
      INIT_01 => X"000000000000000000000000000000000007F39FBFFFFF8CD07CD683E67701E8",
      INIT_02 => X"0000000000000000000000007F35FCC7FEE83807C9803449F31E800000000000",
      INIT_03 => X"00000000000007F04B001FD3F7000F2F00FBC261E80000000000000000000000",
      INIT_04 => X"007F1C60037EFBE701D9B00CE16DDE800000000000000000000001E000000000",
      INIT_05 => X"86FB9E39D1F1DDCC7DE800000000000000000000002000000000000000000000",
      INIT_06 => X"FFF3CFDE800000000000000000000004100000000000000000000006F1CE002B",
      INIT_07 => X"000000000000000000007C80000000000000000000006F1C80070CBFC7FEFE3F",
      INIT_08 => X"0000000007C80000000000000000000006F14800D004F9FFFFDFFFFCFC7DE800",
      INIT_09 => X"80000000000000000000006F3C0008473FFFFFFFFFFFFFEDDE80000000000000",
      INIT_0A => X"000000000006F31000F6CAFFFFFFFFFFFFFE41E800000000000000000000007C",
      INIT_0B => X"6F39800D719FFFFFFFFFFFFFF31E800000000000000000000007C80000000000",
      INIT_0C => X"FFFFFFFFFFFFFF01E800000000000000000000007C8000000000000000000000",
      INIT_0D => X"FFF01E800000000000000000000007C80000000000000000000006F39C007E67",
      INIT_0E => X"0000000000000000007C80000000000000000000006F39E003E15FFFFFFFFFFF",
      INIT_0F => X"00000007C80000000000000000000006F39FE01FC5FFFFFFFFFFFFFF01E80000",
      INIT_10 => X"000000000000000000006F39FFE1DF6FFFFFFFFFFFFFF01E8000000000000000",
      INIT_11 => X"0000000006F39FFFE7C0FFFFFFFFFFFFFF01E800000000000000000000007E80",
      INIT_12 => X"39FFCFFFFFFFFFFFFFFFFFF01E800000000000000000000004C8000000000000",
      INIT_13 => X"FFFFFFFFFFFF01E800000000000000000000001F00000000000000000000006F",
      INIT_14 => X"F01E800000000000000000000001F00000000000000000000006F39DC83FD7FF",
      INIT_15 => X"00000000000000001F00000000000000000000006F3970013FDFFFFFFFFFFFFF",
      INIT_16 => X"000001F00000000000000000000006F39E002F86FFFFFFFFFFFFFF01E8000000",
      INIT_17 => X"0000000000000000006F39C00618BFFFFFFFFFFFFFF01E800000000000000000",
      INIT_18 => X"00000006F398001004FFFFFFFFFFFFFF01E800000000000000000000001F0000",
      INIT_19 => X"000E076FFFFFFFFFFFFFF21E800000000000000000000001F000000000000000",
      INIT_1A => X"FFFFFFFFFE11E800000000000000000000001F00000000000000000000006F39",
      INIT_1B => X"DE800000000000000000000001F00000000000000000000006F080009ECAFFFF",
      INIT_1C => X"000000000000001F00000000000000000000006F1C800F619FFFFFFFFFFFFFEB",
      INIT_1D => X"0004D00000000000000000000006F1CC005E21FFFFFFFFFFFFFE7DE800000000",
      INIT_1E => X"00000000000000006F1CC007C4EF8FFF78FFF7CFC7DE80000000000000000000",
      INIT_1F => X"000006F18F800FD4FFFEFFFFF7FFFC7DE8000000000000000000000052000000",
      INIT_20 => X"01CD1F9FC7FDF67FCFE3DE800000000000000000000002200000000000000000",
      INIT_21 => X"AE01FFEE01E800000000000000000000000C00000000000000000000006F3CFF",
      INIT_22 => X"800000000000000000000000000000000000000000000006F39FFE3FFC7DC01F",
      INIT_23 => X"0000000000000000000000000000000000006F39FDFF381FB401FF800FDBF31E",
      INIT_24 => X"00000000000000000000000006F39FFFFFFF6DA03F4803FACF01E800000C0000",
      INIT_25 => X"000000000000006F39FFFFFFF60D04B0E02187701E8000015000000000000000",
      INIT_26 => X"0006F39FFFFFFF12D871B6030D6B01E8000014C0000000000000000000000000",
      INIT_27 => X"7C001B8508E01049D01E8000016D000000000000000000000000000000000000",
      INIT_28 => X"8607C131E800001F60000000000000000000000000000000000000006F39FFFE",
      INIT_29 => X"0001FE8000000000000000000000000000000000000006F38FFFE1809FA8C0FC",
      INIT_2A => X"00000000000000000000000000000000006F1CF801070B0F09C8544CC2881E80",
      INIT_2B => X"000000000000000000000006F1CF80047FD3A8F59D07EDDCBDE800000EF40000",
      INIT_2C => X"0000000000006F1CF000441E660A6218573347DE8000027FA000000000000000",
      INIT_2D => X"06F1CE00002F99607CC283EEB6BDE8000007DE00000000000000000000000000",
      INIT_2E => X"18B907CD403C4DE7DE8000003EE0000000000000000000000000000000000000",
      INIT_2F => X"FA5ABDE8000019EE000000000000000000000000000000000000006F18E00080",
      INIT_30 => X"001E6000000000000000000000000000000000000006F38C001001F5003F3501",
      INIT_31 => X"000000000000000000000000000000006F00C001000B5201FA500FEB221E8000",
      INIT_32 => X"00000000000000000000000000000000FEBE19BDF18E2EA1E8000008F0000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"00000",
      INIT_B => X"00000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"00000",
      SRVAL_B => X"00000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(13 downto 0) => addra(13 downto 0),
      ADDRBWRADDR(13 downto 0) => B"00000000000000",
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DIADI(15 downto 1) => B"000000000000000",
      DIADI(0) => dina(0),
      DIBDI(15 downto 0) => B"0000000000000000",
      DIPADIP(1 downto 0) => B"00",
      DIPBDIP(1 downto 0) => B"00",
      DOADO(15 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\(15 downto 1),
      DOADO(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(0),
      DOBDO(15 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\(15 downto 0),
      DOPADOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\(1 downto 0),
      DOPBDOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\(1 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\,
      ENBWREN => '0',
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(3 downto 0) => B"0000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized10\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized10\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized10\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized10\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__22_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"401FFF38B31189188C405877FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"00D0000005277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C960",
      INITP_02 => X"77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980400FFF00E01",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980400FFF00C0000C00007072",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFF9C980C00000006000020000387277FFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFF9C981800FFF003000010000107277FFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFF9C9C3000FFF003000018000147277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"0FFF003000098000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"18000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98200",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3C0000BFF0020000",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780000B7F002800010000047C77",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFF9C788000BFF0010000180000C3077FFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFF9C7980000000010000100000C3077FFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FF9C7A0000C3F0010000180000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"0000E000030000483C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"000103677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CDA00004",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"60585850D0D0E969D8E87070707070707072FDFFE4C098AAEEFFFFD5B2333333",
      INIT_06 => X"E870E850C8C8B0A83838C860585858D0D059E9E0607070E0C8C8C0A8A83838C8",
      INIT_07 => X"7858900000000000000000214BCC4B4B4B4B4B4B4B4B4B4B5858D0D0D0E9E9E0",
      INIT_08 => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7EF2F0F07070707070",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"7070707070F0F27EFD71A8AAEEFFFFDDB2333333333333333333333333333333",
      INIT_0F => X"404048484051F1E1D860C82808880800000000A8C84040484048E969D1E07070",
      INIT_10 => X"3333333333333333333333333848504848E9E9D96058B090880800000000A048",
      INIT_11 => X"33B2AAD5FFFFEEA22871FD7E727070707070707078E090000000000000000011",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"EEFFFFD5B2333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"000000000000203838384858505059E1E9E960E87070707070F0737FFD69A8AA",
      INIT_19 => X"405050504859E9E9E13008000000000000103040384858505048E1E969D1A000",
      INIT_1A => X"72707070707070707050900000000000000000A24E4F4E4E4E4E4E4E4E4E4E4E",
      INIT_1B => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"505940D1F1E9D161E870707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_22 => X"000000000830505048584848594849E1F2D941A0000000000010405048505048",
      INIT_23 => X"0000000000000022CED7CFCFCFCFCFCFCFCFCFCE61484059594859F1E9512808",
      INIT_24 => X"333333333333333333B2AADDFFFFEEA22871FD7E7270707070707070E0280000",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_2B => X"6161595169F1E141980000000820485959595948506159515971E959E0707070",
      INIT_2C => X"4E4E4E4E4E4E4E4E615048506159516171E95128080000001840595950594848",
      INIT_2D => X"FFFFEEA22871FD7E72707070707070E0A800000000000000000000A24E4F4E4E",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333B2B2DD",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"1038404859616161505061506179716269F0707070F0737F7D69A8AAEEFFFFD5",
      INIT_35 => X"5959506179716AD9A00000082840405061616150485951507179F1E249100000",
      INIT_36 => X"7070E8B00000000000000000000000A24E574F4F4F4F4E4E4E4E4E4E59696148",
      INIT_37 => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72F07070",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"F1FA59D161F0707070F0727EFD69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_3E => X"3040384861616969596961697AE9D95941100000103840405961616961596961",
      INIT_3F => X"000000A24E4E46D6D6D64E4E4E4E4E4EE1616961696969F1F26159D1A0000008",
      INIT_40 => X"3333333333B2AADDFFFFEEA228717D7E72707070707058080000000000000000",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"7D6928AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_47 => X"E1E969E2C1080000184050596161595969F17971E9E969E1EAE9707070F0737F",
      INIT_48 => X"4E4E4E4E58615971F97971E9E9696952980000103850516161595961F1F97971",
      INIT_49 => X"0831E5FF7EF37070707040000000000000000000000000A24EB4A959515AD64F",
      INIT_4A => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"50505969717161695961FAFA72F1707070F37EFF5CA808AAEEFFFFDDAA333333",
      INIT_51 => X"69F97A622100001840595950505061697161696959F1F9FA5290000828506159",
      INIT_52 => X"0000000000000000000000A24FACA0483059D64F4E4E4E4E4859717969616959",
      INIT_53 => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070C89000",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"E168707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_5A => X"594861717161697169F9FA69418800002040485059504869717161717171F979",
      INIT_5B => X"4FAC2958585AD64F4E4E4E4E485161716969717171FAF1519800001840484851",
      INIT_5C => X"33B2AADDFFFFEEAA001155FFFFFD7070509000000000000000000000000000A2",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"B00800009838404859594850596971715959F1F25160707070FDFFFFCC8800AA",
      INIT_64 => X"484848596171715959F9E94918000010B838405959484850616971695161FA61",
      INIT_65 => X"FFFD70E8A8000000000000000000000000000023CFCFCED6D6D6D7CFCFCFCFD6",
      INIT_66 => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA001155FF",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"5950505950E1F161D1E8707071FDFFFFCC8800AAEEFFFFDDB233333333333333",
      INIT_6D => X"98000000204040404048D9595048595959E9F1593890000008304040404050E1",
      INIT_6E => X"0000000000000022464ECEC6C6C646464646464640E1E15848505951E1F9E141",
      INIT_6F => X"333333333333333333B2AADDFFFFEEAA00A15DFF7E7CE8380800000000000000",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"707C7EFF541800AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_76 => X"50596148D061F2419800000000204040404859615950615948596A6960687070",
      INIT_77 => X"BCBCBCBCBCBCBCBC4859595950615050E1F251A0080000001038404048506161",
      INIT_78 => X"FFFFEEA220E1757EF3F0589000000000000000000000000000000019BC3CB4BC",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"00002030384040485061716948C0EAF1707070707070F37F75D920AAEEFFFFDD",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__22_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__22\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000008"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__22_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized11\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized11\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized11\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized11\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__23_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C920001FFF00A000050",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C998001FFFC150121A80A0E07277FF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFF9C98C001FFFDD185928C5C9807277FFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFF9C986001FFF060003B0001B007277FFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"9C982001FFF000000000000007277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"071C3C39E3E3807277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"0C05277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C942001FFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CD82001FFF01DC3007C18",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C781001FFF00C000020000603677FFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFF9C780C01FFF004000020000303C77FFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFF9C780401FFF006000030000183077FFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"780403FFF003000018000143077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"30000180001C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_0D => X"47877FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3C000200000",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000A0000980004",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9C0000000002800010000047277FFFFFF",
      INIT_00 => X"617961484962B1000000000000103038404048505969715940D95A2000000000",
      INIT_01 => X"0800000000000000000000000000002254545454545454545454545440404048",
      INIT_02 => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7EF270E840",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"59D971707070707070F0727FFD71A8AAEEFFFFD5AA3333333333333333333333",
      INIT_09 => X"00009030C8C8494048E1796259E969C820908888080000A040C848C840D0F172",
      INIT_0A => X"0000002A5D655D5D5D5D5D5D5D5D5D5D50D9C8D0D8F1F2596169D0A890888808",
      INIT_0B => X"3333333333B2AADDFFFFEEA22871FD7E727070E8B80000000000000000000000",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"FD69A8AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_12 => X"F1707070E850C8C840B03858E868615950E871F9F27070707070707070F0737F",
      INIT_13 => X"5D5D5D5DE8E8E06068F172F2707070E858C8C8C038B0C8E86861595060F1F9F2",
      INIT_14 => X"2871FD7E727070706020000000000000000000000000002A5D655D5D5D5D5D5D",
      INIT_15 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"707070E8E870F0F0707070707070707070F0737F7D69A8AAEEFFFFD5B2333333",
      INIT_1C => X"7070707070707070686870707070E8E8E870F0F0707070707070707070687070",
      INIT_1D => X"00000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D7070707070F0F070",
      INIT_1E => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070582000",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"7070707070F0737F7D69A8AAEEFFFFD5B2333333333333333333333333333333",
      INIT_25 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_26 => X"5D655D5D5D5D5D5D5D5D5D5D7070707070707070707070707070707070707070",
      INIT_27 => X"33B2AADDFFFFEEA22871FD7E727070707070500800000000000000000000002A",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"E0D8503838D048D8E86060D858586968606870707070707070F0737FFD69A8AA",
      INIT_2F => X"E0D8505058686860687070E0E0584038C8C850E86060E05858E06960E87070E8",
      INIT_30 => X"F2F070707070E00800000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_31 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA23071FD7E",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"4048E9E9506070707070707070F0F27EFD71A8AAEEFFFFDDAA33333333333333",
      INIT_38 => X"18180800908820D1C8C8484840D9F1D958E860B820209000009090B0D0C0C848",
      INIT_39 => X"000000000000002A5D655D5D5D5D5D5D5D5D5D5DC048484848E9E95060E84828",
      INIT_3A => X"333333333333333333B2AADDFFFFEEA220E1757EF4F170707070E83808000000",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"70F1F4FF75D920AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_41 => X"48506969E95928000000000000001038403848585048616969E1E86870707070",
      INIT_42 => X"5D5D5D5D5D5D5D5D4050585048616969E1B89000000000000008284038485850",
      INIT_43 => X"FFFFEEAA08A95DFFFF7C7070707070E830080000000000000000002A5D655D5D",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"0010304840485050505040D1F1E9D1E070707070707CFFFF542008AAEEFFFFDD",
      INIT_4B => X"5040D9F1E1419800000000000028404840505048594849E9F2D1289000000000",
      INIT_4C => X"70707070E8B00000000000000000002A5D655D5D5D5D5D5D5D5D5D5D58504859",
      INIT_4D => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD7070",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"6171E9D96068707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_54 => X"10385959506148486161515169F1613888000000002048615959594850695951",
      INIT_55 => X"000000224C544C4C4C4C4C4C4C4C4C4C61504859615951617169499800000000",
      INIT_56 => X"3333333333B2AADDFFFFEEAA001155FFFFFD7070707070707058900000000000",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_5D => X"6979F1E2C10800001030404859595959505061506179796269F0707070FDFFFF",
      INIT_5E => X"C9C9C9C9596159485959516179796AD1A0000008284048515959595050595958",
      INIT_5F => X"001155FFFFFD70707070707070E84038383838383838B8C0C9C9C9C9C9C9C9C9",
      INIT_60 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"5961616959516158F1F96159E970707071FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_67 => X"F1E159D9A8000008304038506161696150615961F171E1614910000010384040",
      INIT_68 => X"70706870707070707070E868686868686868686868686868E1696961616161F1",
      INIT_69 => X"33333333333333333333333333B2AADDFFFFEEAA1039E5FF7EFC707070707070",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"E2F0707070FC7EFF5C3010AAEEFFFFDDAA333333333333333333333333333333",
      INIT_70 => X"61596161F1F979716AE961DAB9080000184048506161596169F17971F16A61D9",
      INIT_71 => X"70707070707070707070707059615969F97971F1696161499800001038484861",
      INIT_72 => X"33B2AADDFFFFEEA228717D7E7270707070707070707070707070707070707070",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"4A9000082050615959585961697169695961797AF2F1707070F0737F7D6928AA",
      INIT_7A => X"506169797169695069797A622100001840616159585961697969716150F179FA",
      INIT_7B => X"72F0707070707070707070707070707070707070707070707070707070707070",
      INIT_7C => X"333333333333333333333333333333333333333333B2AADDFFFFEEA23071FD7E",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__23_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__23\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__23_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized12\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized12\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized12\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized12\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__24_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFF9C9800000000038000180000C7277FFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFF9C980000000000000000000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"00000000010000180000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"00078000747277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98",
      INITP_04 => X"277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94007EFE800F0",
      INITP_05 => X"FFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFFF9C50057C7FA00A000050000105",
      INITP_06 => X"FFFEDFFFFFFFFFFFFFFFFFFFFFF9C781C00001419000080000D01C77FFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFF9C7810000030597D6EDBEB7C03477FFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFF9C78C0000000607E7F03E3F803077FFFFFFFFFFFFFFFFFFFFFFE4FFFFFF",
      INITP_09 => X"00000000000000000003077FFFFFFFFFFFFFFFFFFFFFFAFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"000000003077FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C7880",
      INITP_0B => X"7FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C340000002000000",
      INITP_0C => X"FFFFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C98000000000000000000000587",
      INITP_0D => X"F8D7FFFFFFFFFFFFFFFFFFFFF9C9C0000000000000000000007277FFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFF9C98C000000000000000000007277FFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFF9C986000002000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"796959716971FA79E9E9707070F0727FFD69A8AAEEFFFFD5AA33333333333333",
      INIT_03 => X"2000001840485048484861717159697169F9FA72C18800002040505048484869",
      INIT_04 => X"7070707070707070707070707070707070707070405069716161716971FA7AD9",
      INIT_05 => X"333333333333333333B2AADDFFFFEEA22871FD7E727070707070707070707070",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"70F0737F7D69A8AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_0C => X"696979716169F9E1B0080000A040405061594850616971716161F9F1D1607070",
      INIT_0D => X"7070707070707070484850616971716169F9E9C010000010B840485961485059",
      INIT_0E => X"FFFFEEA22871FD7E727070707070707070707070707070707070707070707070",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"10304040484848505850596150D9F1E9D9E8707070F0737F7D69A8AAEEFFFFD5",
      INIT_16 => X"50616150D9F1E9C99800000828404048484850505850615949E1F95938900000",
      INIT_17 => X"7070707070707070707070707070707070707070707070707070707040D95958",
      INIT_18 => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"5061E969E1E8707070F0737F7D69A8AAEEFFFFDDB23333333333333333333333",
      INIT_1F => X"10C040404050E96150505950D9E971492008000000284040404859E961505959",
      INIT_20 => X"E8E8E868E8E8E8E8E8E8E870E86870704861615948595950E172593090000000",
      INIT_21 => X"3333333333B2AADDFFFFEEA23071FD7EF2F07070707070707070707070E8E0E0",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"FD71A8AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_28 => X"40DA62280000000000103038404848505159716940C9EA717070707070F0F27E",
      INIT_29 => X"E158E8704048485061716148516AC10800000000082838384048505159697150",
      INIT_2A => X"A0516D7F7CF2707070707070686048B838A82020A8A838D050D0D0505050D9F1",
      INIT_2B => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"33333333333333333333333333333333333333333333333333333333B2AA3333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"B84048C0405871F15151E9F07070707070F27CFFED5198AAEEFFFFDDAA333333",
      INIT_32 => X"D9E9401808000000000018B84040C840506179E15161E1389000000000000020",
      INIT_33 => X"B020080000000000000820C0403848505048506969E169E0C85140485979F251",
      INIT_34 => X"33333333333333333333333333B2AADDFFFFEEAA002155FFFFFD707070707058",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"333333333333333333333333333333B23333AA33333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"7070707071FDFFFFD41800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_3B => X"D8D9D9C858E979F2F1F070E85038A8A8A82028405858D9D1C8E0717A72E97070",
      INIT_3C => X"4850584850595051E17169D9E0E05860E8717272F17068E040A8A8A820203858",
      INIT_3D => X"33B2AADDFFFFEEAA001155FFFFFD70707068C818000000000000000008284850",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"333332445DDD44AA333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"7068E8E8E8E8E8707070E86060E87070F07070707070707071FDFFFFCC8800AA",
      INIT_45 => X"70707070707070707070707070E8E8E8E8E0E87070E8E860E8F070F070707070",
      INIT_46 => X"FFFD7070E0A8900000000000000000082038505950595948485959515061F9F1",
      INIT_47 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"333333333333333333333333333333333333333333AABB66FFFFDD3233333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"70707070707070707070707071FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_4E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_4F => X"0000000830404048616161695950616150E9F969707070707070707070707070",
      INIT_50 => X"333333333333333333B2AA55FFFFEEAA001155FFFFFD70705008000000000000",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"333333333333333333AABBEEFFFF6633B2333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_57 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_58 => X"61F1F17169F16A69707070707070707070707070707070707070707070707070",
      INIT_59 => X"FFFFEEAA98C1E5FFFD737070C808000000000000000000103848485169615961",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333AABBEE",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"70707070707070707070707070707070707070707073FDFFE4C090AAEEFFFFDD",
      INIT_61 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_62 => X"C008000000000000000000204059595050505969717161697161E9FA70707070",
      INIT_63 => X"3333333333333333333333333333333333B2AA55FFFFEEA228717D7E72707070",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333AA3BEEFFFF6E3BB233333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"707070707070707070F0737F7D6928AAEEFFFFDDAA3333333333333333333333",
      INIT_6A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6B => X"384048506150486169716971716971F970707070707070707070707070707070",
      INIT_6C => X"3333333333B2AAD5FFFFEEA22871FD7E72F07070C88800000000000000000020",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333AA3BEEFFFF6E3BB233333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"FD69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_73 => X"7070707070707070707070707070707070707070707070707070707070F0727F",
      INIT_74 => X"6150D9F170707070707070707070707070707070707070707070707070707070",
      INIT_75 => X"2871FD7E72707070E0B000000000000000000010304040485048485059595969",
      INIT_76 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"33333333333333333333333333333333333333333333333333AAC3EEFFFF6E3B",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_7D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7E => X"000000000000000098384040404859E1595059695048596A7070707070707070",
      INIT_7F => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7E7270707070E0B088",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__24_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__24\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__24_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized13\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized13\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized13\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized13\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__5_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"002000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFF",
      INITP_01 => X"0000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C982800",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98068276B00000000",
      INITP_03 => X"FFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C9800FE778000000000000007277F",
      INITP_04 => X"EFFFFFFFFFFFFFFFFFFFFFF9C980000000000000000000007277FFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFF9C980611002000000000000007277FFFFFFFFFFFFFFFFFFFFFF9",
      INITP_06 => X"F9C981400000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFF",
      INITP_07 => X"2000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"00007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98300000",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98A0000000000000000",
      INITP_0A => X"FFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C988000000000000000000007277FFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFF9C980000002000000000000007277FFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFF9CD80000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EF",
      INITP_0D => X"C780000000000000000000003677FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFF",
      INITP_0E => X"00000000000003477FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9",
      INITP_0F => X"003077FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C78C0000000",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"33333333333333333333333333AAC3EEFFFF6E3BB23333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"7070707070F0737F7D69A8AAEEFFFFD5B2333333333333333333333333333333",
      INIT_06 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_07 => X"404040484851697961C849EA7070707070707070707070707070707070707070",
      INIT_08 => X"33B2AAD5FFFFEEA22871FD7E727070707070E8C8B09890080000000000102838",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"33AABBEEFFFF6E3BB23333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_10 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_11 => X"727070707070707068E058382098989890901840505051D1C85869FAF2E261F1",
      INIT_12 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"333333333333333333333333333333333333333333AABBEEFFFF6E3BB2333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_19 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_1A => X"E8E8E8E8E0E0E87070F0E8E8E0E8F071F1717070707070707070707070707070",
      INIT_1B => X"333333333333333333B2AA55FFFFEEA22871FD7E727070707070707070707070",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"333333333333333333AA43EEFFFF6633B2333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_22 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_23 => X"7070687070707070707070707070707070707070707070707070707070707070",
      INIT_24 => X"FFFFEEA22871FD7E727070707070707070707078787070707070707070707070",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333AA4477",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_2C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_2D => X"7070707070E858C8C04030B03838C058D8585858505060F161D8E87070707070",
      INIT_2E => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_35 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_36 => X"000018C0C0384050484050F161D9E86870707070707070707070707070707070",
      INIT_37 => X"3333333333B2AA55FFFFEEA22871FD7E72707070707070E848B0980000000000",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_3E => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_3F => X"E171695970707070707070707070707070707070707070707070707070707070",
      INIT_40 => X"2871FD7E727070707070D8A808000000000000000018404840485050505050D9",
      INIT_41 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"333333333333333333333333333333333333333333333333332A4CFFFFFFDDAA",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_48 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_49 => X"00000000000000001838515950595940486159505061F1E97070707070707070",
      INIT_4A => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E72707070E8C81800",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_51 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_52 => X"6161616150506159506979717070707070707070707070707070707070707070",
      INIT_53 => X"33B2AAD5FFFFEEA22871FD7E7270707058900000000000000000000828404048",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_5B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_5C => X"72707070C8080000000000000000001038404050696159616169F17169F17261",
      INIT_5D => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"70707070707070707070707070F0737FFD69A8AAEEFFFFDDAA33333333333333",
      INIT_64 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_65 => X"000000204059595159505961697971716959E1F1707070707070707070707070",
      INIT_66 => X"333333333333333333B2AAD5FFFFEEA220E1757EF3717070C008000000000000",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"7071F47F75E120AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_6D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6E => X"71716969716971FA707070707070707070707070707070707070707070707070",
      INIT_6F => X"FFFFEEAA00A15DFFFF7C7070C808000000000000000000204048505161504861",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"7070707070707070707070707070707070707070707CFFFFD41800AAEEFFFFDD",
      INIT_77 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_78 => X"582000000000000000000090B04040485948485059616171695059F170707070",
      INIT_79 => X"3333333333333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333AA4CF7FFFFDDAA3333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"707070707070707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__5_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__5\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"08000000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__5_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized14\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized14\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized14\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized14\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__19_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFA8FFFFFFFFFFFFFFFFFFFFFF9C784000003000000000000",
      INITP_01 => X"FFFFFF95FFFFFFFFFFFFFFFFFFFFFF9C782800000000000000000003077FFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFF9C3C0D01B0DFF0FEFF8FFFF803077FFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFF9C9C01FBE2C86ACEE762663407C77FFFFFFFFFFFFFFFFFFFFFFF9FFF",
      INITP_04 => X"400000000000000A0000207277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"000060000507277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9",
      INITP_06 => X"7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000C",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000600003000028",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000003000038000047277FFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFF9C9800000000030000180001C7277FFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFF9C96000000000B000098000447277FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"3FFE7F002800010000045277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"0010000045877FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C340",
      INITP_0D => X"77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7807FFD7F00280",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7800003600000000000000C30",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFF9C780C00BBF0010000080000C3077FFFFFFFFF",
      INIT_00 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_01 => X"A0404040404859E959484861505061F170707070707070707070707070707070",
      INIT_02 => X"3333333333B2AAD5FFFFEEAA001155FFFFFD7070705090000000000000000000",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333AABB66FFEECCAA3333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_09 => X"7070707070707070707070707070707070707070707070707070707070FDFFFF",
      INIT_0A => X"5948C9EA70707070707070707070707070707070707070707070707070707070",
      INIT_0B => X"001155FFFFFD7070707058381888080000000000001830384040485051596971",
      INIT_0C => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"33333333333333333333333333333333333333333333333333B2AABB44BBB233",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"E8E8E8606060E8E8E87070707070707071FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_13 => X"70707068E8E8585060E0E068E8E8686060E8E8E8E8707070E8E8E05050E0E0E8",
      INIT_14 => X"E050C020909090909090903048C8504840D0E9FA6AD96171E868606060E8E8E8",
      INIT_15 => X"33333333333333333333333333B2AA55FFFFEEAA0829DDFF7EF3707070707068",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333233B2B233333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"7070707070F37EFF5CA808AAEEFFFFDDAA333333333333333333333333333333",
      INIT_1C => X"C8D048C8C059E9E1D8E8E8D03838A89090202040584848C8C8C8E9E958E07070",
      INIT_1D => X"E86861E058E0707971F1707048C8C840C8E9E958E8685840B0B098902020B0D8",
      INIT_1E => X"33B2AAD5FFFFEEA228697D7E72F0707070707070707070E05858585050D058E0",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"000800000000083040384850484869F1D960E8707070707070F0737F7D6928AA",
      INIT_26 => X"405058504869716160489800000000000000204038405050485071E961D8B890",
      INIT_27 => X"F2F0707070707070707070707070707070707070707070707070707070707070",
      INIT_28 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA23071FD7E",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"505049D9F169D9E87070707070F0727EFD71B0AAEEFFFFDDAA33333333333333",
      INIT_2F => X"0000000000184040405058505048D1E9F1512808000000000000284040405058",
      INIT_30 => X"7070707070707070707070707070707070707070505048504851E1F161389000",
      INIT_31 => X"333333333333333333B2AAD5FFFFEEA22871FD7E727070707070707070707070",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"70F0737F7D69A8AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_38 => X"61594859F1E151280800000000184859505050405061484969F15959E0707070",
      INIT_39 => X"707070707070707061484061614851E9E9593890000000001038505148594048",
      INIT_3A => X"FFFFEEA22871FD7E727070707070707070707070707070707070707070707070",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"0828485959595950485961505979F1D9E1F0707070F0737F7D69A8AAEEFFFFDD",
      INIT_42 => X"5961506179F9613990000000204050595961504859615950697971D928080000",
      INIT_43 => X"7070707070707070707070707070707070707070707070707070707061595050",
      INIT_44 => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"E9F96962E971707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_4B => X"304038486159695948595059F171E9EA51100000103840405161616958486150",
      INIT_4C => X"707070707070707070707070707070706169695059595969F9E96AE1A8000008",
      INIT_4D => X"3333333333B2AA55FFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"FD69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_54 => X"72E9E15941100000103840486161596161E97169F17261D962F0707070F0737F",
      INIT_55 => X"7070707059616169F17169F172E159D1A0000008304040596159616161F16971",
      INIT_56 => X"B0F9FD7EF2F0F070707070707070707070707070707070707070707070707070",
      INIT_57 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"6158596169F9717159E17171F2E9707070F0F27EFD71B0AAEEFFFFD5AA333333",
      INIT_5E => X"E171725A180000184059595958596161F9717169D9E971F24208000020485959",
      INIT_5F => X"7070E8E8E8E8E8E8E8E8E0E8E9E9E86870E8E8E9E9E9E9E95061617171717159",
      INIT_60 => X"33333333333333333333333333B2AAD5FFFFEEAA90C1E5FF7D72707070707070",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"72E970707072FDFFE43890AAEEFFFFDDAA333333333333333333333333333333",
      INIT_67 => X"504861717159696961F1FAFA499000082048595150485069796959696169FA7A",
      INIT_68 => X"DDBB30E07061D44DD5D5D5D5485971796161696171FA7A622000001840505148",
      INIT_69 => X"33B2AAD5FFFFEEAA001155FFFFFD70707070707070E8B020202020202020203A",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"B0080000A040405061504859696969716969F9F15960707071FDFFFFCC8800AA",
      INIT_71 => X"485050616971716971F9E9C9180000184040485959485061696971716971FAE1",
      INIT_72 => X"FFFD70707070707070D00800000000000000001BCF2C18E0786956CFCFCFCFCF",
      INIT_73 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"586169695059F1E95160707070FDFFFFCC8800AAEEFFFFD5B233333333333333",
      INIT_7A => X"980000083040404848484850596169615161F9E1380800001038404850484850",
      INIT_7B => X"00000000000000A357B52161E9E2D64F4E4E4E4E405050595969695159F9E949",
      INIT_7C => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD70707070707058180000",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__19_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__19\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000080"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__19_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized15\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized15\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized15\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized15\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__20_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFF9C7818001C000D000048000643077FFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFF9C58300000000A000050000083477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"100040A000050000101677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"74177603677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CDA200",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C78200040032F82E4",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780001FFF790FEE507B64803C77",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFF9C780001DFF000000000000003077FFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFF9CD80001FFFEF07EFF03FFF803477FFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FF9C9404017FEC6A4EF76267B403677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FF0020000A0000207277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"000507277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980401F",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000C000040",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980800FFF006000030000087277FF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFF9C981800FFF003000018000147277FFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFF9C943000E3F0030000180001C7277FFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"9CD82000A3F00B000098000447277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"71FDFFFFCC8800AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_03 => X"48485950D969F1D13088000008A84040404059E959485159506171E959E87070",
      INIT_04 => X"5656CECFCFCFCFCE48E1E950405959516171E1B898000000184040404050E961",
      INIT_05 => X"FFFFEEAA009955FFFFFD707070707058180000000000000000000023CECFC656",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"00183840404850595959696148D16AF1E868707071FDFFFFCC1000AAEEFFFFD5",
      INIT_0D => X"59695948516AC9900000000008304040404859595961695048E16A3008000000",
      INIT_0E => X"7070E8A8000000000000000000000022CED7CF4F4F4FCECECECECECE48485059",
      INIT_0F => X"3333333333333333333333333333333333B2AAD5FFFFEEA2A0596D7FFCF27070",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"40C8EAF17070707070F27CFF6D5120AAEEFFFFDDAA3333333333333333333333",
      INIT_16 => X"000820304040C0405069795840D9E12000000000000010283840404040587169",
      INIT_17 => X"0000009A3C3C343C3C3C3C3C3C3C3C3C404840485979694851EAB80000000000",
      INIT_18 => X"3333333333B2AAD5FFFFEEA220E1757E7370F070707058080000000000000000",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"75E120AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_1F => X"E9E9E8E0C0209090900888A8D05051514858717AEA69F070707070707070737F",
      INIT_20 => X"C4C4C4C4606150D860F9FAEA69F0E050A8909090080820C8D0505148D069F972",
      INIT_21 => X"00995DFFFF7C70707070E098000000000000000000000099C44CC4C4C4C4C4C4",
      INIT_22 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEAA",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"68E869E05868F171F170707070707070717CFFFF541800AAEEFFFFD5B2333333",
      INIT_29 => X"70707070E058585850505868E8696058E07071717170707068E0585858D050E0",
      INIT_2A => X"90000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D70F0E8E8F0F1F1F1",
      INIT_2B => X"33333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070707070D0",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"70707070F1FDFFFFC48000AAEEFFFFD5B2333333333333333333333333333333",
      INIT_32 => X"7070707070707070707070707070787870707070707070707070707070707070",
      INIT_33 => X"5D65DD5D5D5D5D5D5D5D5D5D7070707070707070707070707070787870707070",
      INIT_34 => X"33B2AAD5FFFFEEAA00A15DFFFF7C707070707070C8900000000000000000002A",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"7070E85058E8E8E8F0E8E8686060E8E8E870707070707070707CFFFFCC1800AA",
      INIT_3C => X"E8E860E060E8E8E87070707070E85850E0E0E870E8E8E86860E8E8E868707070",
      INIT_3D => X"F4F170707070707070380800000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_3E => X"333333333333333333333333333333333333333333B2AADDFFFFEEA220E1757E",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"48C8E9E958E07070707070707071F4FF75D920AAEEFFFFD5B233333333333333",
      INIT_45 => X"30B090082020B0D8D0D04848C859E9E1D8E8E8D03830A8909028A84058D0D048",
      INIT_46 => X"0000000000000019BB433B3B3B3B3B3B3B3B3BBBC8484840C8E9E958E8685840",
      INIT_47 => X"333333333333333333B2AAD5FFFFEEA23071FD7EF2F070707070707078E09000",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"70F0727EFD71A8AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_4E => X"4850716959D8B89000000000000008B04038485048486971D960E87070707070",
      INIT_4F => X"343434343434343438505848486969D960C8200800000000000020C038405050",
      INIT_50 => X"FFFFEEA22871FD7E727070707070707070E09000000000000000001134B43434",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"0008284040405058505048D9F16958E87070707070F0737F7D69A8AAEEFFFFD5",
      INIT_58 => X"4849E1F1613088000000000000183840404850505048D1E9F151A00000000000",
      INIT_59 => X"707070707040080000000000000000234F575757575757575757575750505058",
      INIT_5A => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"6971D959E870707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_61 => X"083858594859484861514859F1E1512800000000001848595151504050614849",
      INIT_62 => X"000000A24E4F4E4E4E4E4E4E4E4E4E4E61484059594851E96959308800000000",
      INIT_63 => X"3333333333B2AADDFFFFEEA22871FD7E72707070707070705098000000000000",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"7D69A8AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_6A => X"69F9F1D9280800000828485959595950505961595979F961E1F0707070F0737F",
      INIT_6B => X"4E4E4E4E616150485961516179F961B990000000204050595959504859615951",
      INIT_6C => X"2871FD7E72707070707070581800000000000000000000A24E574E4F4F4F4E4E",
      INIT_6D => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"5961616951486150E9F96962EA70707070F0727F7D69A8AAEEFFFFDDAA333333",
      INIT_74 => X"F9696AD9A8000008304040486159695948595959F171E9EA5110000010384040",
      INIT_75 => X"0000000000000000000000A24E574FCFCFCF4F4E4E4E4E4E5969695859595969",
      INIT_76 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7EF2F070707070E018",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"61F0707070F0727EFD71A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_7D => X"61D96169E1F1697172E9D9D939080000103840406161596969E97169F17261D1",
      INIT_7E => X"4EC63C5CDC5D4E4F4E4E4E4E59616169F17171F272E159C99800000830404059",
      INIT_7F => X"33B2AADDFFFFEEA220E1757EF4F17070707050080000000000000000000000A2",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__20_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__20\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00800000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__20_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized16\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized16\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized16\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized16\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__21_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"002800010000043677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"0043477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C786000BFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C788000BFF0028FE01000",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780000ABF000139800000043077FFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFF9C790000000001A928180000C3077FFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFF9C3F0000FFF00DC87448000443077FFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"9A000000000957AC10000487C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"CAFDA50000107277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_08 => X"07277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C990001FFF00",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980001FFFBAB9FD6741736",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C988001FFF3ACFFEB07F6C807277FFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFF9C986001FFF00DFFE400000007277FFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFF9C982001FFF789FFE40181C007277FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"3001FFFF99FFEA91E7D407277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FEDD0000005277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94",
      INITP_0F => X"877FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C341001FFF014F",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"41880000204859596159596169F9717159E17171F2E9707070F1F4FF75D920AA",
      INIT_07 => X"58616171F1797159E171725A2000001840D9E1E1E1E16161F1717169596971F2",
      INIT_08 => X"FF7C707070E8B0000000000000000000000000A24FACA8D8485AD64F4E4E4E4E",
      INIT_09 => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA00A15DFF",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"796959696969FA7A72E97070717CFFFFD41800AAEEFFFFDDAA33333333333333",
      INIT_10 => X"200000A049E2E2DADA5A6AF2F159616961F9FAFA499000082848595048485069",
      INIT_11 => X"00000000000000A24FACA8D8485AD64F4E4E4E4E405971796161696171FA7A62",
      INIT_12 => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD7070E838080000000000",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_19 => X"72E971716971FAE1B00800002040405061594861696969716969F971D9607070",
      INIT_1A => X"5BDC564E4E4E4E4E485059696971796971F9E9C9180088A9D2DB636C6BDB62EA",
      INIT_1B => X"FFFFEEAA001155FFFFFD7070C88800000000000000000000000000A24EC63CDC",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"1038404850504848586169695051F1EA5160707070FDFFFFCC8800AAEEFFFFDD",
      INIT_23 => X"5969695059F1E949188899B2D364ED75F56CE363E2E9F16148E1F96138080000",
      INIT_24 => X"98000000000000000000000000000023CFD7CFCFD7D7CFCFCFCFCFD740505059",
      INIT_25 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD7058",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"5161F1E159E8707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_2C => X"5D7676F676F675F45A51D959D969F1D13008000000A84040404059E959485059",
      INIT_2D => X"0000009A45C54545454545454545454548E9E950405058596979E1C1A199AA44",
      INIT_2E => X"3333333333B2AADDFFFFEEAA0829E5FF7EFBE028000000000000000000000000",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"5CA808AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_35 => X"C8626A380800000000183840404850595959696148516AF1E870707070F37EFF",
      INIT_36 => X"323232324850515959695948D9F252A12233445566767F7F7FFEFEF463EAEA50",
      INIT_37 => X"28697D7E72705898000000000000000000000000000000913232323232323232",
      INIT_38 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3840404048597171C8C8EAF17070707070F0737E7D6928AAEEFFFFDDAA333333",
      INIT_3F => X"516AC2A23344556677FFFFFFFF7F766DEC727AD9C0D959280000000000001028",
      INIT_40 => X"00000000000000000000002A5D5D5D5D5D5D5D5D5D5D5D5D40C84040597969C8",
      INIT_41 => X"33333333333333333333333333B2AADDFFFFEEA23071FD7E7270705090000000",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"7070707070F0727FFD69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_48 => X"FFFFFE6D6C73FA72E969E8E040209098909090A85050515148D8717AEA69F070",
      INIT_49 => X"5D655D5D5D5D5D5D5D5D5D5DD86150D8E0F1F2EAEAF26B645D65EE77FFFFFFFF",
      INIT_4A => X"33B2AADDFFFFEEA22871FD7E72707070C890000000000000000000000000002A",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"70E0E0E0585058E070E869E0D868F171F17070707070707070F0737F7D69A8AA",
      INIT_52 => X"7070E8E8F0F1717172FA7CFD7E7EFFFFFFFFFFFFFFFF7E7574F27AF171707070",
      INIT_53 => X"72707070E838080000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_54 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"70707070707070707070707070F0737F7D69A8AAEEFFFFD5B233333333333333",
      INIT_5B => X"FFFFFFFFFFFFFFFFFFFF7EFD7C72F17070707070707070707070707070707070",
      INIT_5C => X"000000000000002A5D655D5D5D5D5D5D5D5D5D5D70707070707070F172FBFD7E",
      INIT_5D => X"333333333333333333B2AADDFFFFEEA22871FD7E7270707070E8B00000000000",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"70F0737F7D69A8AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_64 => X"7473F2F170707070707068E0E0686870707070E8E8E868707070707070707070",
      INIT_65 => X"5D5D5D5D5D5D5D5D70E8E8E8E86871F1727CFD7EFFFFFFFFFFFFFFFFFFFFFFFD",
      INIT_66 => X"FFFFEEA22871FD7E727070707070580800000000000000000000002A5D655D5D",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"20B0A8C8E0D8D8D0C8D069E958E870707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_6E => X"D0696961727CFD7EFFFFFFFFFFFFFFFFFFFF7F766D6BF261607070E0C0C03820",
      INIT_6F => X"7070E82000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5DD0D05048",
      INIT_70 => X"3333333333333333333333333333333333B2AADDFFFFEEA23071FD7EF2F07070",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"D9E070707070707070F0F27EFD71A8AAEEFFFFDDAA3333333333333333333333",
      INIT_77 => X"FFFFFFFFFFFF7F766DEB7362D960482008080000000000A8C838405048486971",
      INIT_78 => X"0000002A5D655D5D5D5D5D5D5D5D5D5D384850484871F1E2EBEC6DF6FFFFFFFF",
      INIT_79 => X"3333333333B2AADDFFFFEEAA90B9E5FFFD727070707070509800000000000000",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"E43890AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__21_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__21\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00800000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__21_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized17\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized17\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized17\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized17\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__6_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780001FFF03AFFEDC0000505",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFF9C780001FFF02DFFED30000383077FFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFF9C78060140002DFFED18000103077FFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFF9C780601000035FFED18000143077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"007FF05BFFE998000443477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"998000041C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C5400",
      INITP_06 => X"7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000005BFFE",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000005BFFED1000004727",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFF9C980000000053FFED180000C7277FFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFF9C980000000025FFD200000047277FFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFF9C90000000001A7FDA580000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"E1C018BFCE30000487277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"0000107277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9803CF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFE1FFFFFFFFFFFFFFFFFFFFFF9C340B8381E00F5FC65",
      INITP_0E => X"FFFFFFFFFFD7FFFFFFFFFFFFFFFFFFFFFF9C782800002CB55FCDA8180A05877F",
      INITP_0F => X"CFFFFFFFFFFFFFFFFFFFFFF9C786000000DD0DFC58C5C9803077FFFFFFFFFFFF",
      INIT_00 => X"71D1A808000000000000203840405058504851E1F169D8E8707070707072FDFF",
      INIT_01 => X"5D5D5D5D4850505048D96AF2EBE4E5EEFFFFFFFFFFFFFFFFFFFF7F766DE463F2",
      INIT_02 => X"001155FFFFFD707070707070C8900000000000000000002A5D655D5D5D5D5D5D",
      INIT_03 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"48505048505940D1F1F1D961E870707071FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_0A => X"746D6E77FFFFFFFFFFFFFFFFFFFF7F7675E45A6AF2D9C9280800000000104050",
      INIT_0B => X"70400800000000000000002A5D5E5D5D5D5D5D5D5D5D5D5D6150405959495A73",
      INIT_0C => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070707070",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"E170707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_13 => X"FFFF7F7675F46259E9F9E949200000000828485959595948506159505979F159",
      INIT_14 => X"BB3BBBBBBBBBBBBBBBBBBBBB595048506161596BFC7DFE7FFFFFFFFFFFFFFFFF",
      INIT_15 => X"33B2AADDFFFFEEAA001155FFFFFD70707070707070E018080808080808080819",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"49100000103840405961616150485948E17971626AF1707071FDFFFFCC8800AA",
      INIT_1D => X"6169614851D9DA73FDFEFFFFFFFFFFFFFFFFFFFFFFFF7FF66DEC6261F179F1EA",
      INIT_1E => X"FFFD70707070707070E858D0D0D0D0D0D0D0D0D0D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1F => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA009955FF",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"61616961F17259D161F0707071FDFFFFCC1000AAEEFFFFDDAA33333333333333",
      INIT_26 => X"FFFFFFFFFFFFFFFFFFFFFFFEF57473727AE95951411000001038404059616169",
      INIT_27 => X"707070707070707070F0F0F0F0F0F0F0F0F0F0F0D9616169E97273FC7D7E7FFF",
      INIT_28 => X"333333333333333333B2AADDFFFFEEA298516D7F7C7270707070707070707070",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"70F27DFFED4898AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_2F => X"FE7CFB7262E969EAC1080000184850596161595969F97971E9E969E9EAE97070",
      INIT_30 => X"707070707070707059615971FA7A7BF4FDFE7FFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_31 => X"FFFFEEA22871FD7E727070707070707070707070707070707070707070707070",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"2848615148505969717161696161FA7972F1707070F0737FFD69A8AAEEFFFFDD",
      INIT_39 => X"E96A73EC7DFE7FFFFFFFFFFFFFFFFFFFFFFF7FFE7DF4736A59F1FAFA49900008",
      INIT_3A => X"7070707070707070707070707070707070707070707070707070707048597179",
      INIT_3B => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"7171FA79E160707070F0737FFD69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_42 => X"FFFFFFFFFFFF7F7E7DF47372E9F1FA6939080000204048505950486171696171",
      INIT_43 => X"7070707070707070707070707070707048506171696A7BFCFD7E7FFFFFFFFFFF",
      INIT_44 => X"3333333333B2AADDFFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"7D69A8AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_4B => X"5161F9E1B00800009838404859504848586171715959F1F1D160707070F0737F",
      INIT_4C => X"707070704850485861F2F2EB6C7D7E7F7FFFFFFFFFFFFFFFFFFFFEF674F3F2E9",
      INIT_4D => X"2871FD7E72707070707070707070707070707070707070707070707070707070",
      INIT_4E => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"404050E15948505951E1F1E1D9E8707070F0737F7D69A8AAEEFFFFD5B2333333",
      INIT_55 => X"EBFD7576EE77FFFFFFFFFFFFFF7FFE75E45A6259D969F159B088000008304040",
      INIT_56 => X"70707070707070707070707070707070707070707070707048E1E1594859E1E2",
      INIT_57 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7EF270707070707070",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"6868707070F0727FFD69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_5E => X"FF7F7EF563E26A50D061EA419000000000204040404859615950696148596A71",
      INIT_5F => X"686060D8D8D8E0F068E87070485959595069595163746CD4DD6677FFFFFFFFFF",
      INIT_60 => X"33B2AADDFFFFEEA228717D7E72707070707070707070E8E0E050C040505058E8",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"000000000008182838404048505971694840EAF17070707070F0737F7D6928AA",
      INIT_68 => X"4040485061716949D2EBD3BBC4DDEE77FFFFFFFFFF7F766CE3F27A5940D9E120",
      INIT_69 => X"FDF37070707070706048B02020900000909020C848C0C8484848D17969D96870",
      INIT_6A => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA90C1E5FF",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333B2AAAAB23333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"40D0F1F2E2617170707070707073FDFFE43890AAEEFFFFDDAA33333333333333",
      INIT_71 => X"4B556677FFFFFFFFFF7F766463EAFA6AD9E9E9D0A890888800000020C0C8D1C8",
      INIT_72 => X"00000000001030404040485050504861E1E9E9D8D0D9C8D058F172E2E1F161CA",
      INIT_73 => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD70707070E84020100000",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"33333333333333333333B23343C3333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_7A => X"6BF27972F1707070E850C8C840B03858E8606158D0E871F1F170707070707070",
      INIT_7B => X"485959515169F1D9E8E8E06868F1F2F17070F1F26BECF67FFFFFFFFFFF7E75EC",
      INIT_7C => X"FFFFEEAA001155FFFFFD70707058A80000000000000000001030505948595948",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"776ECCAA33333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__6_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__6\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"80000000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__6_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized18\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized18\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized18\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized18\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__16_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFF9C78C0000000609FD90001B003077FFFFFFFFFFFFFFFFFFFFFFB",
      INITP_01 => X"F9C788000002000CF9800000003077FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFF",
      INITP_02 => X"0000603000000003077FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"00003477FFFFFFFFFFFFFFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C58000000",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C94000000100038E0000",
      INITP_05 => X"FFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C9880000000000F8000000005277FFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFF9C988000000000000000000007277FFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFF9C980000002000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7",
      INITP_08 => X"C981200002000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFF",
      INITP_09 => X"00000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9",
      INITP_0A => X"007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98030D8D70",
      INITP_0B => X"FFFFFFFFFFFFFFFFF9D7FFFFFFFFFFFFFFFFFFFFF9C980000090000000000000",
      INITP_0C => X"FFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98007EFE8000000000000007277FFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFF9C980D6EFFA000000000000007277FFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFF9C981800001000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFF",
      INITP_0F => X"85000001000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333B23355",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"70707070707070E8E870F0F0707070707070707070FDFFFFCC8800AAEEFFFFDD",
      INIT_04 => X"70F0F070707070F17A7CFD7EFFFFFFFFFF7EFDF472F171F07070707070707070",
      INIT_05 => X"D82000000000000000000008284048505961595950596159506979F970707070",
      INIT_06 => X"3333333333333333333333333333333333B2AA55FFFFEEAA001155FFFFFD7070",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333AABBEEFFFF6633B233333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"707070707070707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_0D => X"7E7EFF7E7EFD7CFB72F170707070707070707070707070707070707070707070",
      INIT_0E => X"30403840616159696161696961F172617070707070707070707070F172FB7CFD",
      INIT_0F => X"3333333333B2AAD5FFFFEEAA001155FFFFFD7070500800000000000000000010",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333AAC3EEFFFFE63BB233333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"CC9000AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_16 => X"7070707070707070707070707070707070707070707070707070707071FDFFFF",
      INIT_17 => X"6961E9F1707070707070707070707070F172F37CFDFDFDFDFD7CFB72F1707070",
      INIT_18 => X"98D16D7EF3F17070C80800000000000000000018385151596159616161F1F171",
      INIT_19 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"33333333333333333333333333333333333333333333333333AA3BEEFFFF6E3B",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"707070707070707070707070707070707071FCFF6D5198AAEEFFFFDDAA333333",
      INIT_20 => X"7070707071F172F3FB7C7C7CFBF372F171707070707070707070707070707070",
      INIT_21 => X"00000000000000204050505050485069717161697169717A7070707070707070",
      INIT_22 => X"33333333333333333333333333B2AAD5FFFFEEA2B0F1FD7EF2F07070C0080000",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"33333333333333333333333333AA3BEEFFFF6E3BB23333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"7070707070F0F27EFD71B0AAEEFFFFDDAA333333333333333333333333333333",
      INIT_29 => X"72F1F17170707070707070707070707070707070707070707070707070707070",
      INIT_2A => X"6150485061696971715961F17070707070707070707070707071F1F172727272",
      INIT_2B => X"33B2AAD5FFFFEEA22871FD7E7270707050900000000000000000009838404050",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"33AABBEEFFFF6E3BB23333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"70707070707070707070707070707070707070707070707070F0737FFD69A8AA",
      INIT_33 => X"70707070707070707070707070707071F1F1F1F1F17170707070707070707070",
      INIT_34 => X"72707070E8C008000000000000000000A8404048484050D9595850615951E1F1",
      INIT_35 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"333333333333333333333333333333333333333333AAC3EEFFFF6E3BB2333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_3C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_3D => X"000000001030383840485161595161715048516A707070707070707070707070",
      INIT_3E => X"333333333333333333B2AAD5FFFFEEA22871FD7E727070707068C89008000000",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"333333333333333333AABBEEFFFF6E3BB2333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"70F0737F7D69A8AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_45 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_46 => X"4050E979E1C951EA707070707070707070707070707070707070707070707070",
      INIT_47 => X"FFFFEEA22871FD7E72707070707070E0D030189008080808080818B0C040C8C8",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333AAC3EE",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_4F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_50 => X"707070707068E858C0404038B0A838586060595950E07179F271E8F070707070",
      INIT_51 => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333AABBEEFFFFEE3BB233333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_58 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_59 => X"7070707070707070E87070F07070707070707070707070707070707070707070",
      INIT_5A => X"3333333333B2AA55FFFFEEA22871FD7E72707070707070707070707870707070",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333AA436EFFFF6633B233333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_61 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_62 => X"E868707070707070707070707070707070707070707070707070707070707070",
      INIT_63 => X"2871FD7E72707070707070707070707070E8E058E8E8E868E8E8E8E8E8E8E870",
      INIT_64 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"333333333333333333333333333333333333333333333333332A4CFFFFFFDDAA",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_6B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6C => X"E85840B030A8189828A8B050D0C8D050504859F1E158E8707070707070707070",
      INIT_6D => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_74 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_75 => X"383848505048506969E161607070707070707070707070707070707070707070",
      INIT_76 => X"33B2AA55FFFFEEA22871FD7E7270707070707058B09800000000000000082038",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_7E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7F => X"7270707070E8C0180000000000000000082850504850584850595151D971E9D9",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__16_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__16\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000002"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__16_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized19\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized19\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized19\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized19\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__17_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9",
      INITP_01 => X"7277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98C000000000",
      INITP_02 => X"FFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98800000000000000000000",
      INITP_03 => X"FFFF9EFFFFFFFFFFFFFFFFFFFFFF9C940000000000000000000007277FFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFF9C340000000000000000000005277FFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFF9C780000000000000000000005877FFFFFFFFFFFFFFFFFFFFFF9EFFFFF",
      INITP_06 => X"000000000000000000003477FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFF",
      INITP_07 => X"0000000003077FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C788",
      INITP_08 => X"77FFFFFFFFFFFFFFFFFFFFFFBAFFFFFFFFFFFFFFFFFFFFFF9C78400000200000",
      INITP_09 => X"FFFFFFFFFFFFF99FFFFFFFFFFFFFFFFFFFFFF9C7834000020000000000000030",
      INITP_0A => X"FFF3FFFFFFFFFFFFFFFFFFFFFF9C540682763051C3039E182C03477FFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFF9C9C00FE7F801D030060180401C77FFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFF9C94000000000C000080000607277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"0000004000020000307277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"30000387277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9800000000060000",
      INIT_00 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_07 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_08 => X"00000008203850595961595048596158506979F1707070707070707070707070",
      INIT_09 => X"333333333333333333B2AA55FFFFEEA22871FD7E72707070E0A8080000000000",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_10 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_11 => X"5959616159F1F969707070707070707070707070707070707070707070707070",
      INIT_12 => X"FFFFEEA22871FD7E727070705008000000000000000000103040404861615969",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"707070707070707070707070707070707070707070F0737FFD69A8AAEEFFFFD5",
      INIT_1A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_1B => X"C80800000000000000000018385048596961616161F1F17169E9E96970707070",
      INIT_1C => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7EF2F07070",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"707070707070707070F0F27EFD71A8AAEEFFFFDDAA3333333333333333333333",
      INIT_23 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_24 => X"405959505048516971716169716169FA70707070707070707070707070707070",
      INIT_25 => X"3333333333B2AAD5FFFFEEAA98C9E5FFFD727070C00800000000000000000020",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"ECC098AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_2C => X"707070707070707070707070707070707070707070707070707070707072FDFF",
      INIT_2D => X"716169F970707070707070707070707070707070707070707070707070707070",
      INIT_2E => X"001955FFFFFD7070D088000000000000000000A0384048506150485969696971",
      INIT_2F => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"333333333333333333333333333333333333333333333333332ACCFFFFFFDDAA",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"7070707070707070707070707070707071FDFFFFCC1000AAEEFFFFDDB2333333",
      INIT_36 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_37 => X"000000000000000828404048484848D9595959696151E1F17070707070707070",
      INIT_38 => X"33333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070E0300800",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"33333333333333333333333333AA4477FFFF55AA333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"7070707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_3F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_40 => X"404859E1595059695048D96A7070707070707070707070707070707070707070",
      INIT_41 => X"33B2AAD5FFFFEEAA001155FFFFFD707070E03088000000000000000018384040",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"33AA33DD7665C3B2333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"70707068687070707070707070707070707070707070707070FDFFFFCC8800AA",
      INIT_49 => X"7070707070707070707070707070706870707070707070707070707070707070",
      INIT_4A => X"FFFD70707070E8584020900000000000000820384040404848506979614849EA",
      INIT_4B => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA009955FF",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"333333333333333333333333333333333333333333B2B23232B2B23333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"585869E960E870707070707071FDFFFFCC1000AAEEFFFFDDAA33333333333333",
      INIT_52 => X"58504038C8C850E8E0E0D85858E06960E87070E85858503838C8C858E8E0E0D8",
      INIT_53 => X"20989898989820C8D8D059D1C858E9F972E969F0E0D850505869E960687070E0",
      INIT_54 => X"333333333333333333B2AA55FFFFEEA298516D7F7C7270707070707068E05840",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"333333333333333333333333B2B2333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"70F27DFFED4998AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_5B => X"40D1F1D958E858389898900000088828504048484048E969D060707070707070",
      INIT_5C => X"60E8F071F07070704048484848E9E95060E0402098900000080020D040404848",
      INIT_5D => X"FFFFEEA22871FD7E72F070707070707070707070E8E8E8E8E8E8E87070F0E8E8",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"0000103040384858505061E9E9E960687070707070F0737FFD6928AAEEFFFFDD",
      INIT_65 => X"4861F1E9E13008000000000000082840384058585050E9F16951980000000000",
      INIT_66 => X"7070707070707070707070707070707070707070707070707070707040505850",
      INIT_67 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7EF2F07070",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"F1E9D1E07070707070F0727FFD69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_6E => X"0828484840505048594849E1F2D13090000000000010384840485048485140D1",
      INIT_6F => X"70707070707070707070707070707070584840595049D9F1E141980000000000",
      INIT_70 => X"3333333333B2AAD5FFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"7D69A8AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_77 => X"E9F161419800000000204859595959405169595161F169D96070707070F0737F",
      INIT_78 => X"7070707061504859615951E1F16949A000000000183859595059484861615959",
      INIT_79 => X"2871FD7E72707070707070707070707070707070707070707070707070707070",
      INIT_7A => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__17_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__17\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00020000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__17_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized2\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized2\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__28_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C980000000",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98400000200000000000",
      INITP_02 => X"FFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C981400002000000000000007277FFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFF9C9802FFF57000000000000007277FFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFF9C980000198000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7F",
      INITP_05 => X"9800301E0000100000000007277FFFFFFFFFFFFFFFFFFFFFF9D7FFFFFFFFFFFF",
      INITP_06 => X"0400000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_07 => X"07277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C980C7C7FA00",
      INITP_08 => X"FFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C981C000010014000001000",
      INITP_09 => X"FFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C983000003000F80000C800072760F07FF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFF9C98C00000000ADC0000E80007273EF77FFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFF9C988000000003540000FD0007272FB7FFFFFFFFFFFFFFFFFFF9EFFFF",
      INITP_0C => X"0000002017800000FDF807273FB7FFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFF",
      INITP_0D => X"C0000FF0407273FB7FFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C94",
      INITP_0E => X"C73FB7FFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C5002000000141",
      INITP_0F => X"FFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C78028000001EAC0000FFF801",
      INIT_00 => X"7270707068C08800000000000000000028404040404048D9595850615950E1F1",
      INIT_01 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"333333333333333333333333333333333333333333AABBEEFFFF6E3BB2333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_08 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_09 => X"0000000018304040404851E1595059695048596A707070707070707070707070",
      INIT_0A => X"333333333333333333B2AAD5FFFFEEA22871FD7E7270707070E8409808000000",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"333333333333333333AAC3EEFFFF6E3BB2333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"70F0737F7D69A8AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_11 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_12 => X"48506979E1C851EA707070707070707070707070707070707070707070707070",
      INIT_13 => X"FFFFEEA22871FD7E7270707070707058C0A8988800000000000820B8C04040C8",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333AABBEE",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_1B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_1C => X"707070707068E0D0B0A0A0201818A85060D8D9D9C8D86979726AE9F070707070",
      INIT_1D => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333AABBEEFFFFEE3BB233333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_24 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_25 => X"70707070707070E8E87070F0F070707070707070707070707070707070707070",
      INIT_26 => X"3333333333B2AA55FFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333AA436EFFFF6633B233333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_2D => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_2E => X"68707070707070707070707070707070707070F0707070707070707070707070",
      INIT_2F => X"2871FD7E7270707070707070707070707070E8E068706870707070E8E8E8E870",
      INIT_30 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"33333333333333333333333333333333333333333333333333AA4CFFFFFFDDAA",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_37 => X"7070707070F0F1F1707070707070707070707070707070707070707070707070",
      INIT_38 => X"E860C83838B02020A8B038D050D0D0D0D0D0D9F1E158E8707070707070707070",
      INIT_39 => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_40 => X"70707070707070707070707070707070707171F0707070707070707070707070",
      INIT_41 => X"403848504840507169D961E07070707070707070707070F07072FDFDF1707070",
      INIT_42 => X"33B2AAD5FFFFEEA22871FD7E7270707070707058B020080000000000000020C0",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"EEFFFFDDAA3333B2AAAAAAAA33333333AAAAAAAAB23333333333333333333333",
      INIT_49 => X"70707070F0737CF1F070707070707070707070707070707070F0737F7D69A8AA",
      INIT_4A => X"7070707070707070707070F1FC7FFF7E72707070707070707070707070707070",
      INIT_4B => X"72707070706850200000000000000000082048504850585050595151E17169D9",
      INIT_4C => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"33333333CC555555443333333333333333333333333333333333333333333333",
      INIT_52 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDB2B233BB555555CC",
      INIT_53 => X"FF7EFD7EF3F0707070707070707070707070707070707070F0FCFFFD72707070",
      INIT_54 => X"000000082038505951595948485961505061F9F17070707070707070F07072FD",
      INIT_55 => X"333333333333333333B2AA55FFFFEEA22871FD7E72707070E0A8900000000000",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"70F0737F7D69A8AAEEFFFFDDB2B233CCFFFFFF77BBB2333366FFFFFFDD333333",
      INIT_5C => X"707070707070707070707070F0FBFFFF7EFBF1F0707070707070707070707070",
      INIT_5D => X"5950616150E9F9717070707070707070F27CFFFFFDF3FDFF7CF0707070707070",
      INIT_5E => X"FFFFEEA22871FD7E727070705008000000000000000000083040404861616169",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"B2B23355FFFFFF77C3B23333EEFFFFFFDD333333333333333333333333333333",
      INIT_65 => X"F0FBFFFFFFFFFD72F0F0F0F0F07070707070707070F0737FFD69A8AAEEFFFFDD",
      INIT_66 => X"707070F07CFF7EFCF3FDFDFEFD70707070707070707070707070707070707070",
      INIT_67 => X"C80800000000000000000010384848516961596161E9F17169F16A6970707070",
      INIT_68 => X"3333333333333333333333333333333333B2AA55FFFFEEA23071FD7EF2F07070",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"EEFFFFFFDD333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"7CF370707070707070F0727EFD71A8AAEEFFFFDDB2B23355FFFFFF77BBB23333",
      INIT_6F => X"7E72707070707070707070707070707070707070F0FBFFFFFFFFFF7E7D7C7C7D",
      INIT_70 => X"4059595150505969717169697159E9FA70707070707070F07C7FFD7CFE7C7173",
      INIT_71 => X"3333333333B2AAD5FFFFEEA298516DFF7CF27070C008000000A0B09800000020",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"EC5098AAEEFFFFD5B2B23355FFFFFF77BBB23333EEFFFFFFDD33333333333333",
      INIT_78 => X"7070707070707070F0FBFFFFFFFFFFFFFFFFFFFFFFFD70707070707070F27DFF",
      INIT_79 => X"716171F970707070707070F0737EFFFD7370F0F27EF370707070707070707070",
      INIT_7A => X"009955FFFFFD7070C88800000031D149B09000A0384048506150486169716971",
      INIT_7B => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"333333333333333333333333333333333333333333333333332ACCFFFFFFDDAA",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__28_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__28\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000002"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__28_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized20\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized20\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized20\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized20\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__18_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000003000018000047277",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFF9C9400000000030000180001C7277FFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFF9C980000000002000098000047277FFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FF9C3C0201F6F002800010000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"7F0018000180000C7C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"0000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780600F",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780000B6F001000010",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780000A3F0010000080000C3077FF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFF9C78000008000F000078000703077FFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFF9CDA200000000A000050000103C77FFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"9C562000FFF40D000020000603677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"C791D6AC8EB3C01C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"F003477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C783001FFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C781801FFF0607E7F07E7",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3C0C01DFF000000000000003077FFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFF9C940001FFF871C3C39E1C3C07C77FFFFFFFFFFFFFFF",
      INIT_00 => X"5961595948506148597979E161F0707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_01 => X"797969D1A00000082840485159595950486150506979F1614110000010304048",
      INIT_02 => X"7070707070707070707070707070707070707070707070705961594859595061",
      INIT_03 => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"E970707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_0A => X"6961696150615961F971E16149100000103840405969616959506159F1FA6159",
      INIT_0B => X"707070707070707070707070E1696959616161F1F1E159D9A800000830403848",
      INIT_0C => X"33B2AA55FFFFEEA22871FD7EF2F0707070707070707070707070707070707070",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"B9080000184048506161596169F17971F1E96159E2F0707070F0727EFD69A8AA",
      INIT_14 => X"58615971F97971E9E9616151980000083848505961596161F1F9797169E96159",
      INIT_15 => X"7270707070707070707070707070707070707070707070707070707070707070",
      INIT_16 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22869757E",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"717169695961F9FAF2F1707070F0737F7D6928AAEEFFFFDDB233333333333333",
      INIT_1D => X"2100001840595951505861697169696959F179FA4A9000082050615950505961",
      INIT_1E => X"D0D0D0D0D0D0D059635A58E870E862DA5A626262506169796969695969797A62",
      INIT_1F => X"333333333333333333B2AAD5FFFFEEAA0831DDFF7EFB707070707070706858D0",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"70FB7EFF54A808AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_26 => X"7161697169F9FA69C18800002048505050504869796961716971FA79E1E87070",
      INIT_27 => X"7061D54E4E4E4E4E485169716161716971FAF1D9180000184050505050486171",
      INIT_28 => X"FFFFEEAA001155FFFFFD70707070707070E0209090909090909090AA5634A8E0",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"9840405061594850616971716161F1F25960707071FDFFFFC48000AAEEFFFFD5",
      INIT_30 => X"6971716161F9F14998000010B840485959485059696979715969FA61B0080000",
      INIT_31 => X"707070707038000000000000000000234FAC18E0786956CF4F4F4F4E48485061",
      INIT_32 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD7070",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"5059716151E0707070FDFFFFCC8800AAEEFFFFD5B23333333333333333333333",
      INIT_39 => X"284040484048D85858506159516171D93890000010304040484048D958505961",
      INIT_3A => X"000000A34FC63CDBE35C4E4E4E4E4E4E40D9E15848596151E171E14198000000",
      INIT_3B => X"3333333333B2AADDFFFFEEAA001155FFFFFD707070707070C890000000000000",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"CC8800AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_42 => X"D1E971492008000000A04040404859E9594859595061F2E9E168707071FDFFFF",
      INIT_43 => X"CFCFCFCF4861615948615050E1F2593088000000104040404050E96150505948",
      INIT_44 => X"00A1DDFF7F7C7070707070D0900000000000000000000023CFD7CFCE4ECFCFCF",
      INIT_45 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"404848505961716948C0EAF170707070707C7FFF542000AAEEFFFFD5AA333333",
      INIT_4C => X"516AB9080000000000183840404848515969715040D962280000000000082838",
      INIT_4D => X"00000000000000000000001AC6CEC6C6C6C6C6C6C6C6C6CE4048485061716148",
      INIT_4E => X"33333333333333333333333333B2AAD5FFFFEEA228E1757E7370F0707070E090",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"707070707071737F75E128AAEEFFFFDDAA333333333333333333333333333333",
      INIT_55 => X"4048C8404861F9E1D16161389000000000000018B840C8C84050F1F1D1516970",
      INIT_56 => X"A9A9A1A1A1A1A1A1A1A1A1A1C851C84859F1E9D1D969C8180000000000001028",
      INIT_57 => X"33B2AAD5FFFFEEA298516D7F7D72F07070705808000000000000000000000010",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"58403838B020A8C86060D9D1C860F17A72F170707070707070F27DFFED5198AA",
      INIT_5F => X"686858E0E879FA72F07070E0C83838B028203858E0D9D9C8D86979F2F1F07068",
      INIT_60 => X"FFFD70707070E820000000000000000000000022545454545454545454545454",
      INIT_61 => X"333333333333333333333333333333333333333333B2AA55FFFFEEAA001955FF",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"60F0F070707070707070707071FDFFFFCC1000AAEEFFFFD5B233333333333333",
      INIT_68 => X"70E8E8E8E8E0E87070E8E860E8F070F07070707070E8E8E8E8E0E86870F0E868",
      INIT_69 => X"000000000000002A5D6665656565656565656565707070707070707070707070",
      INIT_6A => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD70707070705818000000",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"71FDFFFFC48000AAEEFFFFDDB233333333333333333333333333333333333333",
      INIT_71 => X"7070707070707070707878707078787070707070707070707070707070707070",
      INIT_72 => X"5D5D5D5D5D5D5D5D707070707070707070707070787870707878707070707070",
      INIT_73 => X"FFFFEEAA0829DDFF7EF370707070707058180000000000000000002A5D66DD5D",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"40C8C858E860E0D8D8D8696960E870707070707070F37EFF5CA808AAEEFFFFDD",
      INIT_7B => X"58686968707070E0E058C038C8C850E86060E0D8D8E06968E87070E860585040",
      INIT_7C => X"7070707070D08800000000000000002254D55454545454545454545460E05858",
      INIT_7D => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7EF2F07070",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__18_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__18\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00020000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__18_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized21\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized21\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized21\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized21\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFF9C9C040000001D810074180407277FFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"980400BFF00C0000A0000607277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"6000020000307277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_03 => X"87277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980C0000000",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000FFF0060000300001",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940000FFF003000018000147277FFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFF9C942000FFF003000018000047277FFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFF9C340000BBF00B000098000447277FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"4000B7F002800010000045877FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"000180000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C78",
      INITP_0A => X"077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C78C000BEF0038",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7900003E1000000000000043",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFF9C7800000010010000180000C3077FFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFF9C560001FFF00F000078000743477FFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFF9C9B0001C0000A000050000181C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"01FFF409000000000507277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"D06070707070707070F0727EFD6928AAEEFFFFDDAA3333333333333333333333",
      INIT_04 => X"000098484040484840D1F1E158E858B89818880000000028484040484048E969",
      INIT_05 => X"000000993B3C3B3C3C3C3C3C3C3C3C3B3848484048E9E95060E0402018900000",
      INIT_06 => X"3333333333B2AAD5FFFFEEA22871FD7E72F070707070707078E0900000000000",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"FD71A8AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_0D => X"69582808000000000000183040384858504861E969E160707070707070F0727F",
      INIT_0E => X"C6C6C6C6405058504861E9E9E1C09000000000000008284038405050485069E9",
      INIT_0F => X"2871FD7E727070707070707070589000000000000000009AC546C6C6C6C6C6C6",
      INIT_10 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"48485050505040D1F1E9D1617070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_17 => X"E1412000000000000828484840505048594849E9FAD939980000000000103848",
      INIT_18 => X"E8B000000000000000000023CED7CFCFCFCFCFCFCFCFCF57595048595049D9F1",
      INIT_19 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070707070",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"6070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_20 => X"5059484861615051E9E959389000000000204859595958405061505161F1E1D9",
      INIT_21 => X"4E4F4E4E4E4E4E4E4E4E4E4E6150485961595161716949A00000000010385959",
      INIT_22 => X"33B2B2DDFFFFEEA22871FD7E72707070707070683808000000000000000000A2",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"410800001030405059616159485061505979796169F0707070F0737F7D69A8AA",
      INIT_2A => X"616159485959506179796AD1980000082840485959615950486159506979F2E2",
      INIT_2B => X"F2F07070707068408800000000000000000000A24E574F4F4F4F4E4E4E4E4E4E",
      INIT_2C => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"61506159F1F961D169F0707070F0727FFD69A8AAEEFFFFDDAA33333333333333",
      INIT_33 => X"A8000008304038486161696150615961F9F1E159491000001038404059616169",
      INIT_34 => X"00000000000000A24E4F4E4E4E4E4E4E4E4E4E4EE1696959616161F1F9E159D9",
      INIT_35 => X"333333333333333333B2AADDFFFFEEA22871FD7EF2F070707070589000000000",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"70F0727EFD6928AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_3C => X"E9F971716AE961E1B9080000184048506161596169F17971F16A61D9E2F07070",
      INIT_3D => X"59DB564F4E4E4E4E596159F1F97971E9696161D2980000083048485961596161",
      INIT_3E => X"FFFFEEA298C9E5FFFD7370707070C8000000000000000000000000A24EB52959",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"2050615959585961717169695961F9FAF2F170707073FDFFE4C090AAEEFFFFDD",
      INIT_46 => X"69696959E9797A622100001840595951505961697169716151F179FA4A900008",
      INIT_47 => X"705898000000000000000000000000A24FACA0483059D64F4E4E4E4E50616979",
      INIT_48 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001955FFFFFD7070",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"6971FA79E9E9707071FDFFFFCC9000AAEEFFFFDDAA3333333333333333333333",
      INIT_4F => X"40485050504861797961697169F9FA72C1900000204850505048486979695971",
      INIT_50 => X"000000A24FACA858505AD6CF4E4E4E4E485169796161716971FA7AD920000018",
      INIT_51 => X"3333333333B2AADDFFFFEEAA001155FFFFFD7070E02000000000000000000000",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_58 => X"5969FAE1B0080000A040404861594850616971716161F9F1D160707071FDFFFF",
      INIT_59 => X"CECFCE4E484850616971716161F9E9C918000010B84048596148505969697169",
      INIT_5A => X"001155FFFFFD70E838000000000000000000000000000022CECE45D5DDD556CF",
      INIT_5B => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"484048D05858596150D9F1E9D1E0707070FDFFFFCC8800AAEEFFFFD5AA333333",
      INIT_62 => X"D9F9E1499800000828404048484850505850615951E1F9593890000010304040",
      INIT_63 => X"000000000000000000000022CECFCECECECECECECECECE4E40D9D95950596150",
      INIT_64 => X"33333333333333333333333333B2AADDFFFFEEAA009955FFFFFD684008000000",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"E1E8707071FDFFFFCC1000AAEEFFFFD5AA333333333333333333333333333333",
      INIT_6B => X"4050E96148506150D9E971492008000000A84040404859E9594859595061F169",
      INIT_6C => X"BCC5BCBDBDBDBDBDBDBDBDBC4861615148615050E1F259309000000018404040",
      INIT_6D => X"33B2AADDFFFFEEA298516D7F7C7260980000000000000000000000000000009A",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"0000000000102838384048505959716948C8EAF1F070707070F27DFFED51A0AA",
      INIT_75 => X"4040485161716148516AB9080000000008203838404850515969715040D96220",
      INIT_76 => X"7270E8B000000000000000000000000000000021444CC4C4C4C4C4C4C4C4C4C4",
      INIT_77 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"40507171D151E9F07070707070F0737EFD69A8AAEEFFFFDDAA33333333333333",
      INIT_7E => X"08000000000010B04040C840486179E1C961E1309008000000000098B840C8C0",
      INIT_7F => X"000000000000002A5D655D5D5D5D5D5D5D5D5D5DC8514048D871E9D1D9E94018",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"02000000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized22\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized22\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized22\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized22\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__13_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"ADBABBC07277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9980",
      INITP_01 => X"7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98C001FFFE597B6",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980001FFF0601C7F00E3F80727",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFF9C980001FFF000000000000007277FFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFF9C9C2001FFFCF1EFFF0E7FF807277FFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFF9C983001FFFC7BCEE76E663C07277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFF0000000A0000203677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"0000507C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3C1801",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780C01FFF00400004",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780001FFF006000030000283077F",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFF9C7807FD000003000018000143077FFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFF9C7803FF0000030000180001C3077FFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"F9CD8000000600B000098000443C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"0002800010000043677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"00047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94000000",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9800000000038000180",
      INIT_00 => X"333333333333333333B2AADDFFFFEEA22871FD7E727070E02800000000000000",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_07 => X"D86979F2F1F070E85838B0B0209820C06060D9D94860F1FA72F1707070707070",
      INIT_08 => X"5D5D5D5D5D5D5D5D6868D858E8797A72F17068E0C8B0B0A81898B058E0D9D9C8",
      INIT_09 => X"FFFFEEA22871FD7E727070705818000000000000000000000000002A5D655D5D",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"E8E8E8707070E8E860F0F070F07070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_11 => X"7070707070707070706868E8E8E8687070F0E860E8F070F07070707070706868",
      INIT_12 => X"70D0980000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D70707070",
      INIT_13 => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"707070707070707070F0737F7D69A8AAEEFFFFD5B23333333333333333333333",
      INIT_1A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_1B => X"0000002A5D655D5D5D5D5D5D5D5D5D5D70707070707070707070707070707070",
      INIT_1C => X"3333333333B2AADDFFFFEEA22871FD7E727070707070C8080000000000000000",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"7D69A8AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_23 => X"68707070E8E8E0C8D060E0E0E8E8E8606060E8E8E87070707070707070F0737F",
      INIT_24 => X"5D5D5D5DE860D8D860E8E8E8707070E8E8E050C858D8E0E8E8E860606060E8E8",
      INIT_25 => X"2871FD7E72F070707070E00800000000000000000000002A5D655D5D5D5D5D5D",
      INIT_26 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"584848C8C8C86969D06070707070707070F0727FFD69A8AAEEFFFFDDAA333333",
      INIT_2D => X"E86858B8A8A890901818B059484848C8C8596959D8E8E8C8B0A8209090202038",
      INIT_2E => X"00000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D4848C8C8C86969D8",
      INIT_2F => X"33333333333333333333333333B2AADDFFFFEEA22869757E737070707070E8B0",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"707070707070737F7DE128AAEEFFFFDDAA333333333333333333333333333333",
      INIT_36 => X"384050504850716961D8B00800000000000008304038485848486971E160E870",
      INIT_37 => X"5D655D5D5D5D5D5D5D5D5D5D4050584848697161604098000000000000002040",
      INIT_38 => X"33B2AADDFFFFEEAA0831DDFF7EFB7070707070E0A8000000000000000000002A",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"000000000008304040405050505048D9F16951E87070707070FB7EFF54A808AA",
      INIT_40 => X"505048594849D9F1E13990000000000000204040404850505048C9E9F151A808",
      INIT_41 => X"FFFD70707070707060200000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_42 => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA001155FF",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"5061505169716159E070707071FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_49 => X"00000000083859595061484861595159F1E9D930080000000018485951595948",
      INIT_4A => X"0000000000000022555D5555555555555555555561484059615151E97161B990",
      INIT_4B => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD70707070707070D08800",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"70FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_52 => X"506159506979F1D93108000008304851595959505059615059797961E1F07070",
      INIT_53 => X"3939393939393939596150505959506179F961C1980000082040505959595048",
      INIT_54 => X"FFFFEEAA001155FFFFFD70707070707070E0B018202020202020A02839393939",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"103840405961616959486150E9796962EA71707071FDFFFFCC8800AAEEFFFFDD",
      INIT_5C => X"5959586979E962D9A8000008304038506161696148615859F171E9E249100000",
      INIT_5D => X"707070707070E8E0E0E0E0E0E0E060E060606060606060606060606061696959",
      INIT_5E => X"3333333333333333333333333333333333B2AADDFFFFEEAA08A9DDFFFF7C7070",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"F17261D161F07070707CFFFF542008AAEEFFFFDDAA3333333333333333333333",
      INIT_65 => X"3840485961596169E9F1717172E959D939080000184040486161596169E97169",
      INIT_66 => X"70707070707070707070707070F0F07059616169F17171F16AE159C998000010",
      INIT_67 => X"3333333333B2AADDFFFFEEA228E1757E73707070707070707070707070707070",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"75E128AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_6E => X"596979F24A880008204859596159596169F9717159617171F2E970707070F37F",
      INIT_6F => X"7070707058616171F171695961797A5A20000010405961615959596179F17169",
      INIT_70 => X"3071FD7EF2F07070707070707070707070707070707070707070707070707070",
      INIT_71 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"48485071796950716971FA7A6AE9707070F0727EFD69A8AAEEFFFFDDAA333333",
      INIT_78 => X"71FA7AE22000001840515048484861797159617169F9FA72C990000828485150",
      INIT_79 => X"7070707070707070707070707070707070707070707070704059717961596969",
      INIT_7A => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070707070",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__13_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__13\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000008"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__13_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized23\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized23\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized23\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized23\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__14_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9800000000000000000000C7277FFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFF9C9800000000010000180000C7277FFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFF9C94003000000D000058000447277FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"CD8063100200A000050000587277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"08000010000503677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9",
      INITP_05 => X"603C77FFFFFFFFFFFFFFFFFFFFFFE1FFFFFFFFFFFFFFFFFFFFFF9C3814000000",
      INITP_06 => X"FFFFFFFFFFFFFFFFFDAFFFFFFFFFFFFFFFFFFFFFF9C7830000033AFF2E477976",
      INITP_07 => X"FFFFFFBEFFFFFFFFFFFFFFFFFFFFFF9C78A000000380FEED07F64803077FFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFF9C788000000000000000000003077FFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFF9C3C0000002000000000000003077FFFFFFFFFFFFFFFFFFFFFFAD7FF",
      INITP_0A => X"80000000000000000000007C77FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFF",
      INITP_0B => X"000000000003677FFFFFFFFFFFFFFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C9",
      INITP_0C => X"7277FFFFFFFFFFFFFFFFFFFFFF8D7FFFFFFFFFFFFFFFFFFFFF9C940000000000",
      INITP_0D => X"FFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98C00000000000000000000",
      INITP_0E => X"FFFFAD7FFFFFFFFFFFFFFFFFFFFF9C986000003000000000000007277FFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFF9C982800000000000000000007277FFFFFFFFFFFFFFFFFF",
      INIT_00 => X"5160707070F0737F7D69A8AAEEFFFFD5AA333333333333333333333333333333",
      INIT_01 => X"614850617169717161F1F9E1B0080000A040405061594859697171796969F971",
      INIT_02 => X"707070707070707070707070485059696971716969F9E9C998000010C0404859",
      INIT_03 => X"33B2AADDFFFFEEA22871FD7E7270707070707070707070707070707070707070",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"389000001038404050484850585961695051F1E9D960707070F0737F7D69A8AA",
      INIT_0B => X"405050585969695059F1E94998000008A8404048504850505959696148E1F961",
      INIT_0C => X"7270707070707070707070707070707070707070707070707070707070707070",
      INIT_0D => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"594850595161F1E159E8707070F0737F7D69A8AAEEFFFFD5B233333333333333",
      INIT_14 => X"90000000184040404050E96150485950D969F1512808000000284040404059E9",
      INIT_15 => X"7070E8E87070707070707070707068707070707048616958405159596171D938",
      INIT_16 => X"333333333333333333B2AADDFFFFEEA23071FD7EF2F070707070707070707070",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"70F0727EFD71B0A2EEFFFFDDAA33333333333333333333333333333333333333",
      INIT_1D => X"5969714840DA6A300000000000103840404850595959716140496A71F0707070",
      INIT_1E => X"505060F161D8E8704848505159715848516AC9080000000008B0404040485959",
      INIT_1F => X"FFFFEEA220E1757EF3F170707070707070E858C0C038B0B03838C058D8585850",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"0000082838404040485971F1C948E9F1707070707071F4FF75D920AAEEFFFFDD",
      INIT_27 => X"5979E9D151E14090000000000008203040404048506979E1C859E1B088000000",
      INIT_28 => X"707070E848B0900000000000000018C040384850484050F169D9E86840C84048",
      INIT_29 => X"3333333333333333333333333333333333B2AADDFFFFEEAA0829DDFF7F7C7070",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"33333333333333333333333333333333333333AAAAAAAA333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"EA69F07070707070707C7FFF54A008AAEEFFFFDDAA3333333333333333333333",
      INIT_30 => X"9890A8C8D851D148D069FA72EAE9E8E0C8A81820189098B0D0D0D951485871FA",
      INIT_31 => X"002040484048505050594851E1F169D960E1D0D8E0F1F2EA69F0E850B0202018",
      INIT_32 => X"3333333333B2AADDFFFFEEAA001155FFFFFD7070707058A80800000000000000",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"333333333333B2BB4CCCBBB23333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_39 => X"7170707070E0E0E0585858E870E868E05868F171F17070707070707071FDFFFF",
      INIT_3A => X"5161F1697070E8E8F0F1F17170707070E8E0E0605858E070E868605868707171",
      INIT_3B => X"001155FFFFFD7070E8C018000000000000000000183850595059594048615950",
      INIT_3C => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"33333333333333333333333333333333333333333333333333AA33DDFFFFDDB2",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"7070707070707070707070707070707070FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_43 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_44 => X"0000000000000008304040486161616151506159506979717070707070707070",
      INIT_45 => X"33333333333333333333333333B2AA55FFFFEEAA001155FFFFFD707058900000",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"33333333333333333333333333AABBEEFFFF6633B23333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"7070707071FDFFFFCC8800AAEEFFFFD5AA333333333333333333333333333333",
      INIT_4C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_4D => X"696159616169F17169F272697070707070707070707070707070707070707070",
      INIT_4E => X"33B2AAD5FFFFEEAA1031E5FF7EFC7070C8080000000000000000001038404050",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"33AAC3EEFFFFEE3BB23333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"70707070707070707070707070707070707070707070707070F47EFF5CB008AA",
      INIT_56 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_57 => X"73707070C00800000000000000000020405959515950596169F169716959E9F1",
      INIT_58 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22869757E",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"333333333333333333333333333333333333333333AA3BEEFFFF6E3BB2333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"7070707070707070707070707070737F75E128AAEEFFFFDDAA33333333333333",
      INIT_5F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_60 => X"00000020404848506150486171716969716971FA707070707070707070707070",
      INIT_61 => X"333333333333333333B2AAD5FFFFEEA23071FD7EF2F07070C808000000000000",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"333333333333333333AA3BEEFFFF6E3BB2333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"70F0727FFD71A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_68 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_69 => X"596161716950D9F1707070707070707070707070707070707070707070707070",
      INIT_6A => X"FFFFEEA22871FD7E72707070D82000000000000000000090B040404850484850",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333AAC3EE",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFD5",
      INIT_72 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_73 => X"705018000000000000000000A0404040404859E159505061505061E970707070",
      INIT_74 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333AAC3EEFFFF6E3BB233333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"707070707070707070F0737F7D69A8AAEEFFFFD5B23333333333333333333333",
      INIT_7B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7C => X"0018303840404850515969715948C9EA70707070707070707070707070707070",
      INIT_7D => X"3333333333B2AAD5FFFFEEA22871FD7E727070707070E0381888080000000000",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__14_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__14\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__14_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized24\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized24\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized24\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized24\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__15_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFF9C981D01B09000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFF",
      INITP_01 => X"1FF62C000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFF",
      INITP_02 => X"0000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C980",
      INITP_03 => X"77FFFFFFFFFFFFFFFFFFFFFF9D7FFFFFFFFFFFFFFFFFFFFF9C98000000000000",
      INITP_04 => X"FFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9803C3E140000000000000072",
      INITP_05 => X"FF9EFFFFFFFFFFFFFFFFFFFFFF9C980B81016000000000000007277FFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFF9C982000002000000000000007277FFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFF9C986000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFF",
      INITP_08 => X"0000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"00000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98C00",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9800000000000000",
      INITP_0B => X"FFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9C0000000000000000000007277",
      INITP_0C => X"9EFFFFFFFFFFFFFFFFFFFFFF9C3C0000001000000000000007277FFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFF9C788000000000000000000007C77FFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FF9C788000003000000000000003077FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFF",
      INITP_0F => X"02000000000000003077FFFFFFFFFFFFFFFFFFFFFF8CFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333AABBEEFFFF6E3BB233333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_04 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_05 => X"EA5AE17170707070707070707070707070707070707070707070707070707070",
      INIT_06 => X"2871FD7E72707070707070E8E050C02090909090909098B0C8C8505048D0E9FA",
      INIT_07 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"33333333333333333333333333333333333333333333333333AABBEEFFFFEE3B",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_0E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_0F => X"707070E8E0585858505058E8706869E058E070F971F170707070707070707070",
      INIT_10 => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"33333333333333333333333333AAC3EEFFFF663BB23333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_17 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_18 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_19 => X"33B2AA55FFFFEEA22871FD7E7270707070707070707070787878787078787870",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"33AA4477FFFF6633B23333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_21 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_22 => X"72707070707070707070E0585850C040D0C850E0606060D8D8D8E071E8606870",
      INIT_23 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_2A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_2B => X"20900000080898C8C8C0C84848405171E1596870707070707070707070707070",
      INIT_2C => X"333333333333333333B2AA55FFFFEEA22871FD7E72707070707070685840A818",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_33 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_34 => X"50504859E9F1E9D8707070707070707070707070707070707070707070707070",
      INIT_35 => X"FFFFEEA22871FD7E727070707070E83898000000000000000010304038404850",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_3D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_3E => X"6850A80000000000000000001030515948595948485959515169F1E170707070",
      INIT_3F => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_46 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_47 => X"284048506161615950506159506979F970707070707070707070707070707070",
      INIT_48 => X"3333333333B2AAD5FFFFEEA22871FD7E72707070D81800000000000000000008",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_4F => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_50 => X"61F1F26170707070707070707070707070707070707070707070707070707070",
      INIT_51 => X"2871FD7E72707070C80800000000000000000010304038486161596961616969",
      INIT_52 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"333333333333333333333333333333333333333333333333332A4CFFFFFFDDAA",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"7070707070707070707070707070707070F0727FFD69A8AAEEFFFFD5AA333333",
      INIT_59 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_5A => X"0000000000000018405959596159596169F9F1716959E1F17070707070707070",
      INIT_5B => X"33333333333333333333333333B2AA55FFFFEEA22869757E72F07070C8080000",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"7070707070F0737F7D6928AAEEFFFFDDAA333333333333333333333333333333",
      INIT_62 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_63 => X"59484869717161697169717A7070707070707070707070707070707070707070",
      INIT_64 => X"33B2AAD5FFFFEEAA0829DDFF7EFB7070C8080000000000000000002040505051",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"70707070707070707070707070707070707070707070707070F37EFF54A008AA",
      INIT_6C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6D => X"FFFD7070509000000000000000000098384040505950485059616971715961F1",
      INIT_6E => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"70707070707070707070707071FDFFFFCC8800AAEEFFFFDDB233333333333333",
      INIT_75 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_76 => X"00000000A8404048484850E15950506159506171707070707070707070707070",
      INIT_77 => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070E8C0880000000000",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"333333333333333333AA43EEFF77CCAA33333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"70FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_7E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7F => X"59596171594851EA707070707070707070707070707070707070707070707070",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__15_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__15\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__15_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized25\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized25\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized25\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized25\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"E3F003077FFFFFFFFFFFFFFFFFFFFFFABFFFFFFFFFFFFFFFFFFFFFF9C7810000",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFD1FFFFFFFFFFFFFFFFFFFFFF9C781A00007FA03C3C01",
      INITP_02 => X"FFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFF9CD80301896C8A2D3C90E3C403C77FF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFF9C9400000900020100C0000003677FFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFF9C98000000000C000040000407277FFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"9C980000000006000020000287277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"003000038000107277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"01C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000300001800",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9400000000030000180000C7277FFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFF9C580000000002000018000045277FFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFF9C7805FF558002800010000041677FFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"7804003600000000000000C3477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"10000000000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_0E => X"C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780C00B7F00",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C781800BEF0090000480000",
      INIT_00 => X"FFFFEEAA001155FFFFFD70707068C81808000000000000001028383840485059",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"DDCC333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333B232C4",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"E0E8E8687068E8E8E8E8E8F0707070707070707071FDFFFFCC8800AAEEFFFFDD",
      INIT_08 => X"E868F070707070707068E0E0E8E868706870E8E8E8E8707070707070707068E0",
      INIT_09 => X"707070E858C0B09008080808080810A8C048C8C840486179EA51D971E8E8E8E8",
      INIT_0A => X"3333333333333333333333333333333333B2AA55FFFFEEAA00A15DFFFE7C7070",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"333333333333333333333333333333333333B232B3B2B2333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"58E8707070707070707CFEFF541800AAEEFFFFDDAA3333333333333333333333",
      INIT_11 => X"A8B038585050D04848D9696160707060C8C0389018B0B0C8D850D04848486969",
      INIT_12 => X"4038C05860E061595060F179F2E9E870D0D0C840486961D8E870E8D0C0382090",
      INIT_13 => X"3333333333B2AA55FFFFEEA220E1757E73707070707070707070E858C8C8C8C0",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333B33333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"75E120AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_1A => X"D86048A008080000000008B0C840405048486971D0E07070707070707070F37F",
      INIT_1B => X"7070707038485048486969D9E0D03090080000000000A04840404848405171E1",
      INIT_1C => X"3071FD7EF2F070707070707070707070707070707070707070707070E87070F0",
      INIT_1D => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"40405058505051E1F1E9D8687070707070F0727EFD71B0AAEEFFFFDDAA333333",
      INIT_24 => X"613008000000000000103040384858585048D9F1F15198000000000000002038",
      INIT_25 => X"707070707070707070707070707070707070707070707070485050504859E9F1",
      INIT_26 => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7E7270707070707070",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"E870707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_2D => X"4850484861504059F1D9419800000000001840504850504050594048E9E951D9",
      INIT_2E => X"70707070707070707070707061484061594051E9E95128000000000008305050",
      INIT_2F => X"33B2AAD5FFFFEEA22871FD7E7270707070707070707070707070707070707070",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"200000000828485959595948506161595979F159E170707070F0737F7D69A8AA",
      INIT_37 => X"615948506161516179F159308800000018405959516150486161595169F969D1",
      INIT_38 => X"7270707070707070707070707070707070707070707070707070707070707070",
      INIT_39 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"5048595061797162E9F1707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_40 => X"A80000082840405061596159485950597179F1EA491000001038404059615961",
      INIT_41 => X"7070707070707070707070707070707070707070596961505959506979716AD9",
      INIT_42 => X"333333333333333333B2AA55FFFFEEA22871FD7E727070707070707070707070",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_49 => X"59696969FAE9D95941100000103840406169616961616961F1FA61D9E1707070",
      INIT_4A => X"707070707070707061616161E96969F1F1E159D1A00000083040405169E16969",
      INIT_4B => X"FFFFEEA2B0F1FD7EF2F070707070707070707070707070707070707070707070",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"204850596159595969F9797161E16969EAE9707070F0F27EFD71B0AAEEFFFFDD",
      INIT_53 => X"F97971E1E1696A52980000103851596161595961F1F97969E1E969EAC1080000",
      INIT_54 => X"7070707070707070707070707070707070707070707070707070707058615971",
      INIT_55 => X"3333333333333333333333333333333333B2AAD5FFFFEEA2A0596D7FFCF27070",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"6169FA7A72E9707070F27CFF6D5120AAEEFFFFD5B23333333333333333333333",
      INIT_5C => X"40595948505061717161696959F1FAFA52900008284859514848596971695969",
      INIT_5D => X"A8A8A8C15CC238E8706953D3D353545B485971796161696169FA7A6221000018",
      INIT_5E => X"3333333333B2AAD5FFFFEEAA00A15DFFFFFD70707070707070E838A8A8A8A8A8",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"D41800AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_65 => X"6979FAE1B80800002040485059504861716961717171F97159607070717DFFFF",
      INIT_66 => X"CECFCFCF485059696169717171F9F1C998000018404848515948596971617171",
      INIT_67 => X"001155FFFFFD70707070707078589000000000000000001BCF2C18E070614DC7",
      INIT_68 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"59504848596171715959F1F15160707071FDFFFFCC8800AAEEFFFFD5B2333333",
      INIT_6F => X"59F9E94998000010B038405059484850616971695161F9E1B008000018384048",
      INIT_70 => X"E0200000000000000000002357AC20E07061D64F4E4E4E4E4848505961717151",
      INIT_71 => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070707070",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"D9E8707070FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_78 => X"4050E15950485959D969F1D93090000008304040404051E15948505950E1F1E1",
      INIT_79 => X"4FC645D5D5D54ECF4E4E4E4E48E1E1504051595161F1E1419800000018404040",
      INIT_7A => X"33B2AADDFFFFEEAA001155FFFFFD7070707070E8B00000000000000000000023",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"08000000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized26\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized26\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized26\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized26\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__10_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C34200040100A000050000483077FFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFF9C96200100000A000050000105877FFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFF9C7C2000000DA681A178190207277FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"2001FFFF90C3928C1C9807C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"0120001B003077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C78",
      INITP_05 => X"477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C781001DFF0600",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C540C01FFF780303C0181C003",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFF9C960401FFF78A393C9181C405C77FFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFF9C9804010000020100C0000005277FFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFF9C98000000000C000040000507277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"00FFF006000020000287277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"018000107277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980C",
      INITP_0C => X"7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C981800FFF003000",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C943000E7F0030000180000C727",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFF9C982000B7F003000098000047277FFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFF9C384000BFF002800018000047677FFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"9000000000184040404859616159616148516AE96868707071FDFFFFCC8800AA",
      INIT_02 => X"4851595959695850D97251980000000010B840404850616159596150D0E16A39",
      INIT_03 => X"FD7370707070E838080000000000000000000023CE57CFCFCFCFCFCFCECFCE4E",
      INIT_04 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA298C9E5FF",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"4859716940C0EAF1707070707073FDFFE4C098AAEEFFFFDDAA33333333333333",
      INIT_0B => X"0000000000102838404048485069715940D96128000000000000183038404048",
      INIT_0C => X"000000000000001AC5C5C5C5C5C5C5C5C5C5C5C540C8404859796148516AB908",
      INIT_0D => X"333333333333333333B2AAD5FFFFEEA228697D7EF3F0F0707070588800000000",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"70F0737F7D6928AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_14 => X"50E1FAEA6169E850B090080808000020C0C8D0484058F1FA6261F17070707070",
      INIT_15 => X"BBBBBBBBBBBBBBBB50D9C85058F17262E1E9583818080808000098B848C85140",
      INIT_16 => X"FFFFEEAA08A9DDFF7EFC707070705890000000000000000000000099BBBBBBBB",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"C840C858E868E15850E871F1F17070707070707070FC7EFF5CA008AAEEFFFFDD",
      INIT_1E => X"E87171F170707068D850D0C8C8C050E8E8E1E15060F0F1F1F1707070E858D0D0",
      INIT_1F => X"7070E84090000000000000000000002A5D5D5D5D5D5D5D5D5D5D5D5DF0E86068",
      INIT_20 => X"3333333333333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"707070707070707071FDFFFFCC8800AAEEFFFFD5B23333333333333333333333",
      INIT_27 => X"70707070707070E87070F070707070707070707070707070707070E8E870F0F0",
      INIT_28 => X"0000002A5D66DD5D5D5D5D5D5D5D5D5D7070707070F0F0707070707070707070",
      INIT_29 => X"3333333333B2AA55FFFFEEAA009955FFFFFD7070707070E83808000000000000",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"CC1000AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_30 => X"70707070707070E0E8707070707070E8E8E87070707070707070707071FDFFFF",
      INIT_31 => X"5D5D5D5D70E8E8E8E8687070707070707070E8E0687070707070E8E8E8E87070",
      INIT_32 => X"A0516D7F7D72707070707070E8280000000000000000002A5D665D5D5D5D5D5D",
      INIT_33 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"E05858D0C8D06969D8E870707070707070727DFFEC5098AAEEFFFFDDB2333333",
      INIT_3A => X"E870E0D0C0C0A820B038C0605858D0D0C8D9696160687060C8C03820283838C8",
      INIT_3B => X"78589000000000000000001943C34343434343434343434350D05048D06969E0",
      INIT_3C => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7EF2F0F07070707070",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"7070707070F0F27EFD71A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_43 => X"38404848405171E1D86040A008000000000000A8C838405048486971D1E07070",
      INIT_44 => X"32322A2A2A2A2A2A2A2A2A3238485048487169D9E0D02888000000000000A040",
      INIT_45 => X"33B2AAD5FFFFEEA22871FD7E727070707070707070E090000000000000000091",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"000000000000203838405058505051E1F169D8E87070707070F0737FFD69A8AA",
      INIT_4D => X"485050504851E9F1613008000000000000103040384858505048D9E9F1D1A000",
      INIT_4E => X"727070707070707070D0880000000000000000234E574F4F4F4F4F4F4F4F4F4F",
      INIT_4F => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"50594049696951E1E870707070F0737F7D69A8AAEEFFFFD5AA33333333333333",
      INIT_56 => X"00000000083050504858484861514959F2D949A0000000000010405048505048",
      INIT_57 => X"00000000000000A24E574E4E4E4E4E4E4E4E4E4E61484059594851F169512808",
      INIT_58 => X"333333333333333333B2AADDFFFFEEA22871FD7E727070707070707060200000",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_5F => X"6161595169F9E949200000000828485959595948506161596179F159E1707070",
      INIT_60 => X"4E4E4E4E4E4E4E4E615948506161516171F15930080000001840595951595048",
      INIT_61 => X"FFFFEEA22871FD7E72707070707070E02800000000000000000000A24E4F4E4E",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333B2B2DD",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"103840405961616150485948617971E2EAF1707070F0737F7D69A8AAEEFFFFDD",
      INIT_69 => X"5959506179716AD9A80000083040405061596159405950507179F1EA49100000",
      INIT_6A => X"7070E8280000000000000000000000A24E574FCFCF4F4E4E4E4E4E4E59696150",
      INIT_6B => X"3333333333333333333333333333333333B2AADDFFFFEEA23071FD7EF2F07070",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"F1F259D161F0707070F0727EFD71A8AAEEFFFFDDAA3333333333333333333333",
      INIT_72 => X"3040405061596969596969697AE9D95941100000103840405961616961616961",
      INIT_73 => X"000000A24ECE45D555D54E4E4E4E4E4EE1616161E96969F1F2E159D1A0000008",
      INIT_74 => X"3333333333B2AADDFFFFEEA22869757E72707070707058080000000000000000",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"7DE128AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_7B => X"E1E969EAC1080000184851596161595969F97971E9E169E9EAE9707070F0737F",
      INIT_7C => X"4E4E4E4E586159F1F97971E1E9696952180000103850596161595961F1F97969",
      INIT_7D => X"0829DDFF7E7B707070E838000000000000000000000000A24EB4A9D9515AD64F",
      INIT_7E => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__10_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__10\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000008"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__10_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized27\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized27\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized27\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized27\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__11_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFF9C780000B7F002800010000047C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"BAF0010000080000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"80000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C788000",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C79800000000100001",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7B00004010010000080000C3077F",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFF9CDA0000FFF00A000030000483C77FFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFF9C940001FFF00A000050000103677FFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"F9C980001FFFFB681A1B81B0A07277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFD0E2920F1C9807277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"1B007277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98C001FF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C986001FFF0600013000",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C982001FFF000100001800007277FFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFF9C942001FFF311D1029D180C07277FFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFF9C500001FFF01D0100D4180C05277FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"C780001FFF00C000060000601C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"06000020000303477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"48485969716959696169FAFA72F1707070FB7EFF54A008AAEEFFFFDDAA333333",
      INIT_05 => X"69F97A622100001840595948485061717159696961F1FAFA5190000828486151",
      INIT_06 => X"0000000000000000000000A24FACA8D0C059D64F4E4E4E4E4859717961616961",
      INIT_07 => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070C89000",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"5960707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_0E => X"594859717161717169F9FAE9380800002040485059504861717169717171F971",
      INIT_0F => X"4EBD3B5A5ADBD6CF4E4E4E4E485061716969717171FAF1499800001840484859",
      INIT_10 => X"33B2AADDFFFFEEAA001155FFFFFD7070509000000000000000000000000000A2",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"380800009838404859504848586171715151F1F25160707070FDFFFFCC8800AA",
      INIT_18 => X"484850596171715059F9E94998000010B038405059484850616971695061F961",
      INIT_19 => X"FFFD70E028000000000000000000000000000023CED7CED6D6D6D7CFCFCFCFCE",
      INIT_1A => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA001155FF",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"5948505950E171E1D1E8707071FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_21 => X"98000000204040404048E1595048595959E9F1D93088000008304040404050E1",
      INIT_22 => X"000000000000001AC64EC6C6C6C6C6C6C6C6C64648E1E15040505959E1F9E140",
      INIT_23 => X"333333333333333333B2AADDFFFFEEAA00A15DFF7F7CE8B00000000000000000",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"707C7FFF541800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_2A => X"50596948D062F2419000000000184040404859615950696148596AF168687070",
      INIT_2B => X"33333333333333334859595958695048D97251980000000010B8404048506161",
      INIT_2C => X"FFFFEEA220E1757E737058900000000000000000000000000000009133B33333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"00001830384040485059716948C0EAF1707070707070737F75E120AAEEFFFFDD",
      INIT_34 => X"597961485162B9080000000000102838404040485969715940D9592800000000",
      INIT_35 => X"8800000000000000000000000000002255555555555555555555555540404048",
      INIT_36 => X"3333333333333333333333333333333333B2AADDFFFFEEA23071FD7EF2F068C0",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"E26171707070707070F0727EFD71B0AAEEFFFFD5B23333333333333333333333",
      INIT_3D => X"080898B848D0514050E1FAEAD9E9E950A890889008080820C0C8504940D8F1F2",
      INIT_3E => X"0000002A65655D5D5D5D5D5D5D5D5D5D50D9485058F172E2E169583818908888",
      INIT_3F => X"3333333333B2AADDFFFFEEA22871FD7E72707070380800000000000000000000",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_46 => X"71707070E8585050C840C0D8E868E158D0E871F1F17070707070707070F0737F",
      INIT_47 => X"5D5D5D5DF0E8606068F171F170707068E05050C840405068E8E1E150E0F0F9F2",
      INIT_48 => X"2871FD7E72707070E0B0000000000000000000000000002A5D655D5D5D5D5D5D",
      INIT_49 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"707070E8E870F0F0707070707070707070F0737F7D69A8AAEEFFFFD5B2333333",
      INIT_50 => X"707070707070707070707070707070E87070F0F0707070707070707070707070",
      INIT_51 => X"00000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D7070707070F0F070",
      INIT_52 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070E02000",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"7070707070F0737F7D69A8AAEEFFFFD5B2333333333333333333333333333333",
      INIT_59 => X"707070707068707070707070707070E8E8707070707070707070707070707070",
      INIT_5A => X"5D655D5D5D5D5D5D5D5D5D5D707070706870707070707070707068E870707070",
      INIT_5B => X"33B2AADDFFFFEEA22871FD7E727070707070580800000000000000000000002A",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"EEFFFFD5B2333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"5858C8B038C8C05868E0E0585058E9E960E870707070707070F0737F7D69A8AA",
      INIT_63 => X"D858D0D050E9E96068707060585038B040C0C8E0E0E0585050E069E0E07070E8",
      INIT_64 => X"F2F070707070E09800000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_65 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA23071FD7E",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"4848E9E9506070707070707070F0F27EFD71A8AAEEFFFFDDAA33333333333333",
      INIT_6C => X"9890000008009848C0C0484840D1F1E1D860D8B0981890000008903048C0C848",
      INIT_6D => X"000000000000002A5D655D5D5D5D5D5D5D5D5D5D4048484848E9E95860603820",
      INIT_6E => X"333333333333333333B2AADDFFFFEEA2A0596D7F7CF27070707070C008000000",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"70F27CFFED50A0AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_75 => X"485061E9E9D92800000000000000183840385058504859E969E9606870707070",
      INIT_76 => X"5D5D5D5D5D5D5D5D405058504861E9E9E1B80800000000000008304038485850",
      INIT_77 => X"FFFFEEAA00A15DFFFFFD70707070706838080000000000000000002A5D655D5D",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"0010384848485048505940D1F1E9D96168707070717DFFFFD41800AAEEFFFFD5",
      INIT_7F => X"5048D9F1E1492808000000000828484840504848594849E1F2D9399800000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__11_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__11\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__11_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized28\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized28\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized28\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized28\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__12_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"183077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780401FFF0",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780401FFE006000030000",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780401FFF003000018000143077FFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFF9C3400000000030000180000C3077FFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFF9C98000000000A000098000445877FFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"C0000000002800010000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"8000180000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9",
      INITP_07 => X"7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000003",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000000000000004",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9800000000010000180000C7277FFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFF9C9401FEFFC00F000078000707277FFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFF9C500DCEFFA00A000050000105277FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"800001C150101A8080E01877FFFFFFFFFFFFFFFFFFFFFFB3FFFFFFFFFFFFFFFF",
      INITP_0D => X"5A88E9B803077FFFFFFFFFFFFFFFFFFFFFF8FFFFFFFFFFFFFFFFFFFFFFF9C781",
      INITP_0E => X"77FFFFFFFFFFFFFFFFFFFFFFE1FFFFFFFFFFFFFFFFFFFFFF9C784000001C511D",
      INITP_0F => X"FFFFFFFFFFFFFEDFFFFFFFFFFFFFFFFFFFFFF9C78C0000000601C7F0063F0030",
      INIT_00 => X"7070707068B00000000000000000002A5D655D5D5D5D5D5D5D5D5D5D59504859",
      INIT_01 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD7070",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"6171E95960687070F1FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_08 => X"18405959506148486161505169F1614190000000002048595959594850695951",
      INIT_09 => X"00000022444C444444444444444444C46150485961595161716949A000000000",
      INIT_0A => X"3333333333B2AADDFFFFEEAA001155FFFFFD7070707070707058900000000000",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_11 => X"7179F2EAC11000001030404859615959485059506179796269F0707070FDFFFF",
      INIT_12 => X"50505050616959485059506179F96AD1A0000008284040515959615048595858",
      INIT_13 => X"001155FFFFFD70707070707070E8C84040404040404040C85050505050505050",
      INIT_14 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"5961616961596959F1FA61D1E1F0707071FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_1B => X"F1E15951A0000008304038486159696958696169FAE9D9594910000010384040",
      INIT_1C => X"707070707070707070707070686868686868686868686868E1696961616161F1",
      INIT_1D => X"33333333333333333333333333B2AADDFFFFEEAA98C1E5FFFDF3707070707070",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"EAE8707070F3FEFFE4C090AAEEFFFFDDAA333333333333333333333333333333",
      INIT_24 => X"61595961F1F9797169E969E2B9080000184048516161596169F17971E96A69E1",
      INIT_25 => X"70707070707070707070707059615969F97971E9696961529800001038485061",
      INIT_26 => X"33B2AADDFFFFEEA22871FD7E7270707070707070707070707070707070707070",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"4A9000082050615951505961717169695961F97972F1707070F0737F7D6928AA",
      INIT_2E => X"5061697969696950E1797A622100001840616151505961697969716150F179FA",
      INIT_2F => X"72F0707070707070707070707070707070707070707070707070707070707070",
      INIT_30 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"796959717171FA79E1E8707070F0727FFD69A8AAEEFFFFDDAA33333333333333",
      INIT_37 => X"1800001840484850504061717159697171F9FA72C18800002040485050484869",
      INIT_38 => X"70707070707070707070707070707070707070704050697161617171F1FA72D9",
      INIT_39 => X"333333333333333333B2AADDFFFFEEA22871FD7E727070707070707070707070",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"70F0737F7D69A8AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_40 => X"696971695969F9E1B0080000A040405061594850616971716161F9F1D1607070",
      INIT_41 => X"7070707070707070484850596971716161F9E9C118000010B840485959485059",
      INIT_42 => X"FFFFEEA22871FD7E727070707070707070707070707070707070707070707070",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"08304040404050D95850596150D9F1E9D9E8707070F0737F7D69A8AAEEFFFFD5",
      INIT_4A => X"48596151D9F1E1C998000000204040404048D9595050615951E1F159B8900000",
      INIT_4B => X"7070707070707070707070707070707070707070707070707070707040D96158",
      INIT_4C => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"5059EA69E168707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_53 => X"10C040404850E96150506150D9E971411808000000204040404859E959485959",
      INIT_54 => X"E0E0E068E8E8E8606060E8F0E8E870704861615148615150E1F2592888000000",
      INIT_55 => X"3333333333B2AADDFFFFEEA23071FD7EF2F0707070707070707070E8E8E05858",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"FD71A8AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_5C => X"40D962200000000000082838384048485161716940406AF17070707070F0F27E",
      INIT_5D => X"E158E8704040485061716148516AB90000000000002030384040485059697150",
      INIT_5E => X"98496D7F7CF2707070707070E85840B0B0A898982020B050D0C8D050504859F1",
      INIT_5F => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"33333333333333333333333333333333333333333333333333B23333AAB23333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"40C8C8C84050F1F151D169707070707070F27CFFE5C098AAEEFFFFDDAA333333",
      INIT_66 => X"596940209000000000001038C848C84048E1796151E1613818080000000000A0",
      INIT_67 => X"B09800000000000000082038383848505048506969E1616048D148C8D871F259",
      INIT_68 => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070707050",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"33333333333333333333333333B2B2B233333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"7070707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_6F => X"E0E15950D86979F2F1707070D8403030B028A8C8606061D95060F1FA72717070",
      INIT_70 => X"4850584850595151D971E9D9686858E0E8717AF2707070E8C83030B0A8203858",
      INIT_71 => X"33B2AADDFFFFEEAA001155FFFFFD707070E0C098000000000000000008285050",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"333333C4666E4433333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"7070707068E8E8707070E8E860F0F070707070707070707071FDFFFFCC8800AA",
      INIT_79 => X"7070707070F0F07070707070707070F0E8E8707070E8E860E8F070F070707070",
      INIT_7A => X"FFFD7070E0A808000000000000000008203850595959595048595959516979F1",
      INIT_7B => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"33333333333333333333333333333333333333333333BBEEFFFF663333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__12_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__12\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__12_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized29\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized29\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized29\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized29\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFCDFFFFFFFFFFFFFFFFFFFFFF9C788000000000000000000003077FFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFF9C740000002000000000000003077FFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFF9C980000000000000000000005877FFFFFFFFFFFFFFFFFFFFFFCDFFFFFFF",
      INITP_03 => X"0000000000000000007277FFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"00000007277FFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFF9C98800",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFF9C9880000000000000",
      INITP_06 => X"FFFFFFFFFFF9FFFFFFFFFFFFFFFFFFFFFFF9C984000002000000000000007277",
      INITP_07 => X"DEFFFFFFFFFFFFFFFFFFFFFF9C981400002000000000000007277FFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFF9C9806F2777000000000000007277FFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FF9C98000C3D8000000000000007277FFFFFFFFFFFFFFFFFFFFFFDF7FFFFFFFF",
      INITP_0A => X"00000000000000007277FFFFFFFFFFFFFFFFFFFFFF9E7FFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"000007277FFFFFFFFFFFFFFFFFFFFFF9FFFFFFFFFFFFFFFFFFFFFFF9C9800100",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFF9FFFFFFFFFFFFFFFFFFFFFFF9C9804301E2000000000",
      INITP_0D => X"FFFFFFFFE1EFFFFFFFFFFFFFFFFFFFFFF9C981400001000000000000007277FF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFF9C983000002000000000000007277FFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFF9C988000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF1E",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"70707070707070707070707070FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_02 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_03 => X"0000001030404048616159695959696159F1F969707070707070707070707070",
      INIT_04 => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD70705008000000000000",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333344EEFFFFE6BB33333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"71FDFFFFCC8800AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_0B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_0C => X"61F1F97169E96969707070707070707070707070707070707070707070707070",
      INIT_0D => X"FFFFEEA29849EDFF7D727070C808000000000000000000183850505969616161",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"FFFFEEB333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"33333333333333333333333333333333333333333333333333333333333344EE",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"707070707070707070707070707070707070707070727DFFE5C098AAEEFFFFDD",
      INIT_15 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_16 => X"C00800000000000000000020405959505048506971716169716169FA70707070",
      INIT_17 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333B77FFFF66333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"707070707070707070F0737F7D6928AAEEFFFFDDAA3333333333333333333333",
      INIT_1E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_1F => X"384048506150485969696971716169F970707070707070707070707070707070",
      INIT_20 => X"3333333333B2AAD5FFFFEEA22871FD7E727070705088000000000000000000A0",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333323B6EFFFFDD333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"FD69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_27 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_28 => X"6151E1F170707070707070707070707070707070707070707070707070707070",
      INIT_29 => X"2871FD7E72707070E0380800000000000000000028404048484048D959595869",
      INIT_2A => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"33333333333333333333333333333333333333333333333333324476FFFFDD33",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFD5B2333333",
      INIT_31 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_32 => X"000000000000000018384040404859E1595059695048D96A7070707070707070",
      INIT_33 => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7E7270707070E03888",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"33333333333333333333333333AA4477FFFFDD33333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"7070707070F0737F7D69A8AAEEFFFFD5B2333333333333333333333333333333",
      INIT_3A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_3B => X"4040404848506979614849EA7070707070707070707070707070707070707070",
      INIT_3C => X"33B2AAD5FFFFEEA22871FD7E7270707070706858402090080000000000082038",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"332A4477FFFFDDB3333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_44 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_45 => X"727070707070707068E058C8A81818189890A8C8D8D859D0C858E979726969F0",
      INIT_46 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"333333333333333333333333333333333333333333324477FFFFDD2BB2333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_4D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_4E => X"70686868E8E868707070F0E860E87070F0707070707070707070707070707070",
      INIT_4F => X"333333333333333333B2AA55FFFFEEA22871FD7E727070707070707070707070",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"333333333333333333AA4477FFFFDDAAB3333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"70F0737F7D69A8AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_56 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_57 => X"6868687068707070707070707070707070707070707070707070707070707070",
      INIT_58 => X"FFFFEEA22871FD7E727070707070707070707070707068E87070707070707068",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"FFFF553333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333AA4477",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_60 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_61 => X"7070707070E0D0404038A8A8303840D8D85050D0D0D0D97161D8E87070707070",
      INIT_62 => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333332AA4477FFFF55333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_69 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6A => X"000020C0403840504840507169D9E0E870707070707070707070707070707070",
      INIT_6B => X"3333333333B2AAD5FFFFEEA22871FD7E72707070707070E04028100000000000",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"333333B2AAAA4477FFFFD5AB3333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_72 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_73 => X"E171695970707070707070707070707070707070707070707070707070707070",
      INIT_74 => X"2871FD7E727070707070582800000000000000000020404840485850505850D9",
      INIT_75 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"333333333333333333333333333333333333333333333333B2AA4477FFFF55AA",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_7C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7D => X"00000000000000001838515950595948485961515069F1E97070707070707070",
      INIT_7E => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E72707070E0309800",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"08000000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(15),
      I2 => addra(14),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized3\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized3\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__29_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFF9EFFFFFFFFFFFFFFFFFFFFFF9C78C160000000200000FFF803473FB7FFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFF9C7860B0002000810000FFF803073FB7FFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFF9C78261000200B9F5000FFF803073FB7FFFFFFFFFFFFFFFFFFFB8FFFFFF",
      INITP_03 => X"4972B87FCFD79E7FF803473FB7FFFFFFFFFFFFFFFFFFF9DFFFFFFFFFFFFFFFFF",
      INITP_04 => X"26C3FF805873FB7FFFFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFFF9C340A",
      INITP_05 => X"3FB7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940B287780598BF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940D058000055BC0A07E060727",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFF9C98059580000036A0203D0107273FB7FFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFF9C9806D3800002F04030300287273FB7FFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFF9C980242000000F00018380047272EB7FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"0000017000183001C72770F0FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"80004472770F07FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940369",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9E01AA00000968009",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF9C34039BF7F002000010000047277F",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFCB9C780600F7F0038000180000C7877FFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFF519C780000364000000000000043077FFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"FFFFFF77BBB23333EEFFFFFFDD33333333333333333333333333333333333333",
      INIT_01 => X"FFFFFFFFFFFFFFFFFFFD70707070707071FDFFFFCC1800AAEEFFFFD5B2B23355",
      INIT_02 => X"F1FEFCF17070F0F1FE7C707070707070707070707070707070707070F0FBFFFF",
      INIT_03 => X"002849D9D1C939B1384040485048485058595969615059F17070707070707070",
      INIT_04 => X"33333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070E0A80000",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"33333333333333333333333333AA4477FFFF5DAA333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"DD33333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"7070707071FDFFFFCC8800AAEEFFFFDDB2B23355FFFFFF77BBB23333EEFFFFFF",
      INIT_0B => X"70707070707070707070707070707070F0FBFFFFFFFFFFFFFFFFFFFFFFFD7070",
      INIT_0C => X"404859E9595050695048616A707070707070707070FDFDF1F07070707CFD70F0",
      INIT_0D => X"33B2AAD5FFFFEEAA001155FFFFFD707070E0B00808B9D149D1D9D149C1404040",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"33AABBDD776644B2333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"EEFFFFDDB2B23355FFFFFF77BBB23333EEFFFFFFDD3333333333333333333333",
      INIT_14 => X"70707070F0FBFFFFFFFFFFFFFFFFFFFFFFFD70707070707071FDFFFFCC8800AA",
      INIT_15 => X"7070707070707070F07C7E72F07070F0727E73737DFCF1F07070707070707070",
      INIT_16 => X"FFFD70707070E8C830C95149D1515151C93030384040484850506979614849EA",
      INIT_17 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001955FF",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"333333333333333333333333333333333333333333B2AA33BB33B23333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"BBB23333EEFFFFFFDD3333333333333333333333333333333333333333333333",
      INIT_1D => X"FFFFFFFFFFFD70707070707071FDFFFFCC1000AAEEFFFFDDB2B23355FFFFFF77",
      INIT_1E => X"6058C840DA7EFFFFFFFF7561D8606868E87070E8E0E050404064FFFFFFFFFFFF",
      INIT_1F => X"4A515151494131B8505051D1C8D069FAF2E261F160E0D8D8D8686868E8FB7E6B",
      INIT_20 => X"333333333333333333B2AA55FFFFEEA298C9E5FFFD73707070707070E8D951D1",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"333333333333333333333333B2B2333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"7073FDFFE4C098AAEEFFFFDDB2B23355FFFFFF77BBB23333EEFFFFFFDD333333",
      INIT_27 => X"C0D071D958E86040202090000044FFFFFFFFFFFFFFFFFFFFFF75707070707070",
      INIT_28 => X"E0E8F07171717070404848404869E9586069755420900000A166FFFFFFFF7F5B",
      INIT_29 => X"FFFFEEA22871FD7EF2F0707070707070E8D9D1514949D151D1D1D1E170E8E868",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"B2B23355FFFFFF77BBB23333EEFFFFFFDD333333333333333333333333333333",
      INIT_30 => X"00BCFFFFFFFFFF7664646C747CF3E8707070707070F0727EFD6928AAEEFFFFDD",
      INIT_31 => X"4861F1E9613854DD229922999944FFFFFFFFFEDA485069E96958300800000000",
      INIT_32 => X"70707070E85951D1D149D151515149D9F0707070707070707070707040505850",
      INIT_33 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7EF2F07070",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"EEFFFFFFDD333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"71E951E87070707070F0727EFD69A8AAEEFFFFDDB2B23355FFFFFF77BBB23333",
      INIT_3A => X"44B26DFE7F76E3485048C9E9F1D13090000000000044FFFFFF7F6CD148504058",
      INIT_3B => X"D9D1D1D9E87070707070707070707070585048595049D9F1E1B84BEE66EEFF77",
      INIT_3C => X"3333333333B2AAD5FFFFEEA22871FD7E72707070707070706859D1D151C94AD1",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"7D69A8AAEEFFFFD5B2B23355FFFFFF77C3B23333EEFFFFFFDD33333333333333",
      INIT_43 => X"F1E95938900000000044FFFF76EB51405061505061F161596070707070F0737F",
      INIT_44 => X"7070707061504859615051E9E9E05BEEFFFFFFFF6E4AD962E2E2484861595059",
      INIT_45 => X"2871FD7E727070707070707070E05951D1514951515151D9E870707070707070",
      INIT_46 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"777777EEBBB23333667777775533333333333333333333333333333333333333",
      INIT_4C => X"DA58615848506150597979E161F0707070F0737F7D69A8AAEEFFFFDDB2B233CC",
      INIT_4D => X"79796A76FFFFFFFFF6D2485858585848506159506979F16139080000004CFF6D",
      INIT_4E => X"7068D9D95151D1C951D9D1E17070707070707070707070705961594859595061",
      INIT_4F => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7E7270707070707070",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"BB33333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"E970707070F0737F7D69A8AAEEFFFFDDAA3333BB444C4C4433333333444C4C4C",
      INIT_56 => X"6159696150615961F971E1614910000010CADB415061616959506150F1F96159",
      INIT_57 => X"70707070707070707070707061696959595959F1F961D9E3F6FFFF775CC03848",
      INIT_58 => X"33B2AA55FFFFEEA23071FD7EF2F07070707070707070E85951D15149D1D9D9E8",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"EEFFFFDDAA333333AAAAAAAA33333333AAAAAAAAB23333333333333333333333",
      INIT_5F => X"B9080000104048486161596169F17971F17261D9E2F0707070F0727FFD71A8AA",
      INIT_60 => X"59615969F97971F16961D9D2BA3333B23940485961596161E9F9717172E96159",
      INIT_61 => X"72F0F07070707070707070E861D9D1D151D9E870707070707070707070707070",
      INIT_62 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA228717D7E",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"69F16969596179FAF2F1707070F0737F7D6928AAEEFFFFDDB233333333333333",
      INIT_69 => X"A000001040595959585961697969716959E979FA4A8800082048595959585961",
      INIT_6A => X"58D050C9495058616A61E0E870E86161616262625061697171716959E1797A62",
      INIT_6B => X"333333B23333333333B2AAD5FFFFEEAA0831E5FFFEF37070707070707068E058",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"70F37EFF5C2808AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_72 => X"7959697169F9FA72C99000002048505050485069796959716971FA79EAE97070",
      INIT_73 => X"7061D54D4D4E4E56485971796161716971FA7AD9200000184050504850486179",
      INIT_74 => X"FFFFEEAA001155FFFFFD70707070707078E028909090909020A090B2563CA8E0",
      INIT_75 => X"333333333333333333333333333333333333333333BB44CCBBB2333333B2AAD5",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"A040405061594850616971716161F9F1D160707071FDFFFFCC8800AAEEFFFFD5",
      INIT_7C => X"6971716161F9E9C918000010B840485961485059696971716169FAE1B0080000",
      INIT_7D => X"70707070704008000000000010080023CF2C20E0786A56CFCF4FCFCF48485061",
      INIT_7E => X"333333333333333344DDAA556644AA3333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__29_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__29\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00020000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__29_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized30\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized30\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized30\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized30\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__7_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"9C988000000000000000000007277FFFFFFFFFFFFFFFFFFFFFE1EFFFFFFFFFFF",
      INITP_01 => X"000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"0007277FFFFFFFFFFFFFFFFFFFFFF9CFFFFFFFFFFFFFFFFFFFFFF9C940000002",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFDCFFFFFFFFFFFFFFFFFFFFFF9C58000000000000000000",
      INITP_04 => X"FFFFFFF9CFFFFFFFFFFFFFFFFFFFFFF9C780000000000000000000003677FFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFF9C78C000000000000000000003477FFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFF9C786000003000000000000003077FFFFFFFFFFFFFFFFFFFFFF9CFF",
      INITP_07 => X"782800002000000000000003077FFFFFFFFFFFFFFFFFFFFFFF1FFFFFFFFFFFFF",
      INITP_08 => X"1EFFF8E7FF803077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_09 => X"05877FFFFFFFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFFF9C340D01B29CF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9801FFF6C05FC2026C182C",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9400000000000000A0000207277FFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFF9C980000000004000060000107277FFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFF9C980000000006000030000287277FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"0000000003000018000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"000180001C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333B2B2AA4477FFFF55AA333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_05 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_06 => X"61616169515061595069F9717070707070707070707070707070707070707070",
      INIT_07 => X"33B2AAD5FFFFEEA22871FD7E7270707050080000000000000000000830404048",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"33AA4477FFFF55AA333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333332",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_0F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_10 => X"F2F07070C8080000000000000000001038484851696159616169F17169F17269",
      INIT_11 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA23071FD7E",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"333333333333333333333333333333333333333333AA4477FFFFCCAA33333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"70707070707070707070707070F0727EFD71A8AAEEFFFFDDAA33333333333333",
      INIT_18 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_19 => X"000000204059595150505961717169697159E9FA707070707070707070707070",
      INIT_1A => X"333333333333333333B2AAD5FFFFEEA2A0D96D7FFCF27070C008000000000000",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333332A4477FFFFCCAA33333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"70F2FCFF755920AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_21 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_22 => X"71716971716971F9707070707070707070707070707070707070707070707070",
      INIT_23 => X"FFFFEEAA00A15DFFFF7D7070C808000000000000000000204048485061504861",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"FFFFCCAA33333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333AA4477",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"7070707070707070707070707070707070707070717DFFFFD41800AAEEFFFFD5",
      INIT_2B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_2C => X"E0A800000000000000000010304040485048485058616169695161F170707070",
      INIT_2D => X"3333333333333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333AAC477FFF7CCAA3333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"707070707070707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_34 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_35 => X"A0384040404859E159505061504861EA70707070707070707070707070707070",
      INIT_36 => X"3333333333B2AAD5FFFFEEAA001155FFFFFD70707058A8080000000000000000",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"333333333333BBDDF7EE4C333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_3D => X"7070707070707070707070707070707070707070707070707070707070FDFFFF",
      INIT_3E => X"594049EA70707070707070707070707070707070707070707070707070707070",
      INIT_3F => X"001155FFFFFD70707070E0C02088000000000000001830384040485050506971",
      INIT_40 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"333333333333333333333333333333333333333333333333333333BBBBBB3B33",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"E8E868606060E8E8E87070707070707071FDFFFFCC9000AAEEFFFFDDAA333333",
      INIT_47 => X"707070E8E8E050C85858E0E8E8E860606060E8E8E8707070E8E8E0D0D05858E0",
      INIT_48 => X"E858D0B090889088889090B0D0D0515148D069FAF262E1F16860E0E060E8E8E8",
      INIT_49 => X"33333333333333333333333333B2AA55FFFFEEA290C1E5FFFDF3707070707070",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"33333333333333333333333333333333AAB23333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"707070707073FDFFE43890AAEEFFFFDDAA333333333333333333333333333333",
      INIT_50 => X"C8C8484040D971D958E8E0C828A89800080888B0D0C0C84840C869E950607070",
      INIT_51 => X"E8E86960D86870F171F17070404848404869E9D8E8E850B02818080808002050",
      INIT_52 => X"33B2AAD5FFFFEEA228717D7E7270707070707070707070E8E0585858585858E8",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"000800000000103040384858504861F1E161E8707070707070F0737F7D6928AA",
      INIT_5A => X"405058504869F1E161409800000000000000204038405050485069E961D8B010",
      INIT_5B => X"F2F0707070707070707070707070707070707070707070707070707070707070",
      INIT_5C => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA23071FD7E",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"485049D9F1E959E87070707070F0727EFD71A8AAEEFFFFDDAA33333333333333",
      INIT_63 => X"0000000000204048405050505048D1E9F1513090000000000008304840405050",
      INIT_64 => X"70707070707070707070707070707070707070705050485048C9E1F1E1399800",
      INIT_65 => X"333333333333333333B2AAD5FFFFEEA22871FD7E727070707070707070707070",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_6C => X"61595059F1E151309000000000184859515950405061485169F16159E0707070",
      INIT_6D => X"707070707070707061504861615051E9E9614198000000001038505950594048",
      INIT_6E => X"FFFFEEA22871FD7E727070707070707070707070707070707070707070707070",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"103048515961615048596150597979D961F0707070F0737F7D69A8AAEEFFFFDD",
      INIT_76 => X"5961506179F961C1980000082840505959615848506159506979F15938080000",
      INIT_77 => X"7070707070707070707070707070707070707070707070707070707059615048",
      INIT_78 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"E9F96959E970707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_7F => X"304038486159696148595961F971E9E249100000103840405961616959506150",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__7_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__7\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000080"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__7_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized31\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized31\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized31\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized31\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__8_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9C00000000030",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C96000000000B000098000447",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFF9C3403FFF7F002800010000047277FFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFF9C7807FFF7F003800018000045877FFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFF9C7800003600010000100000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"00BBF0010000080000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"078000743077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7808",
      INITP_07 => X"7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7818001C100F000",
      INITP_08 => X"FFFFFFEFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CDA300000000A00005000018347",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFF9CDA2000000408000010000103677FFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFF9C782001FFF32F62ACF4177603677FFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFF9C781001FFF3B0FEED9C726803477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"DFF00000005FFA8003077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFEF803C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780001",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980001FFFCF1EEF97",
      INITP_0F => X"FFFFEFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94040040087CC6C7FFFFBC03677F",
      INIT_00 => X"7070707070707070707070707070707061696959595959F1F9E961D9A8000008",
      INIT_01 => X"3333333333B2AA55FFFFEEA22871FD7E72F07070707070707070707070707070",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"FD69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_08 => X"72E9595941100000104040486161596169E97971F17261D161F0707070F0727F",
      INIT_09 => X"7070707059615969F97171F1726159D1A00000083040485961596161E9F17171",
      INIT_0A => X"2871FD7EF2F0F070707070707070707070707070707070707070707070707070",
      INIT_0B => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"5958596169F1717161E171FAF2E9707070F0727EFD69A8AAEEFFFFDDB2333333",
      INIT_12 => X"E1797A6221000018405959595859616171717169D9E979F24A88000020485959",
      INIT_13 => X"7070E0E0E0E0E0E0E0E0E0E0E9E9E0E870E8E1E1E1E9E9E95061617171717159",
      INIT_14 => X"33333333333333333333333333B2AAD5FFFFEEAA10B9E5FFFD72707070707070",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"6AE970707072FDFFE43090AAEEFFFFDDB2333333333333333333333333333333",
      INIT_1B => X"504861797959696969F9FA72C99000082048595050485071796959696971FA79",
      INIT_1C => X"D63BB0E07061D44D4DD5D5D54859717961616969F1FA7AD92000001840505148",
      INIT_1D => X"33B2AAD5FFFFEEAA001155FFFFFD70707070707070E8B0182020202020181832",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"EEFFFFD5B2333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"B80800002040405061594859616969716969F9F15960707071FDFFFFCC8800AA",
      INIT_25 => X"484850616971716969F9F149180000103840485959485061696971716171FA61",
      INIT_26 => X"FFFD70707070707070C80800000000000000001BCF2C18E0786956CFCFCFCFCF",
      INIT_27 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"58596169505971E95160707070FDFFFFCC8800AAEEFFFFD5B233333333333333",
      INIT_2E => X"98000008A840404848485050595969615161F9D9381000001038404850484850",
      INIT_2F => X"00000000000000A34FBD325AEAE3564F4E4E4E4E40D058585861695159F1E149",
      INIT_30 => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD70707070707050980000",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_37 => X"48485950D9E971512808000000A84040404059E9594859595061716959E87070",
      INIT_38 => X"5656CECFCFCFCF4E4861695948595051E172613890000000184040404050E961",
      INIT_39 => X"FFFFEEAA009955FFFFFD707070707058180000000000000000000023CFCFCE56",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"00103840404850595959716148C86A71E870707071FDFFFFCC1000AAEEFFFFDD",
      INIT_41 => X"59715948516AC1080000000008284040404851595969715048D9622800000000",
      INIT_42 => X"7070E018000000000000000000000022CECFCECECECECECECECECECE40485051",
      INIT_43 => X"3333333333333333333333333333333333B2AAD5FFFFEEA220D9757EF371F070",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"333333333333333333333333333333333333333333333333333333B333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"49C9E9F1707070707071F4FF6D5120AAEEFFFFDDAA3333333333333333333333",
      INIT_4A => X"000818304040C8404861F9594861E1B088000000000008203840C8C84050F171",
      INIT_4B => X"00000011B3B4ABB3B3ABABACACACB3B3C848484859716949D9E9409000000000",
      INIT_4C => X"3333333333B2AAD5FFFFEEA220E1757E7370F070707058080000000000000000",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"75E120AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_53 => X"69F1F0E0C828A0A0908890B8D8585951C858717AEA69F070707070707070F37F",
      INIT_54 => X"4C4C4C4CE0E150D860F9F2EAE9F0E85030181890080018C8D8D151C85069F972",
      INIT_55 => X"009955FFFFFD70707070E0900000000000000000000000214C544C4C4C4C4C4C",
      INIT_56 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEAA",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"D86068E8E0E871F1F070707070707070717DFFFFCC1000AAEEFFFFDDAA333333",
      INIT_5D => X"70707070E8E0E0E05858E070F0E968D868F0F171F0706858C8B0282828A0A840",
      INIT_5E => X"98000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D7070E8F0F0F171F0",
      INIT_5F => X"33333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD707070707050",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"7070707071FDFFFFC48000AAEEFFFFDDAA333333333333333333333333333333",
      INIT_66 => X"7070707070707070E0C0B02199A1B2C3C3B2A19920B0C860F070707070707070",
      INIT_67 => X"5D65DD5D5D5D5D5D5D5D5D5D7070707070707070707070707070707070707070",
      INIT_68 => X"33B2AAD5FFFFEEAA08A15DFF7F7C707070707070D0900000000000000000002A",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"EEF7F7F7F7F7F7EED5B3919848E068E8E868707070707070707C7FFF541808AA",
      INIT_70 => X"E868E0E060E8E8E8707070E8E8E850D058E0E068E8E8606060E868C89899B3D5",
      INIT_71 => X"737170707070707070400800000000000000002A5DDD5D5D5D5D5D5D5D5D5D5D",
      INIT_72 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22869757E",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"10A0E169D8607070707070707071737F75E128AAEEFFFFDDAA33333333333333",
      INIT_79 => X"B0A890089818A8504848C8C840C03099A2E6F7E6D5CCBBB3B3BCCCD5E6F7DEAB",
      INIT_7A => X"0000000000000099C344BCBCBCBCBCBCBCBCBCC340C84840C86961D8E8E8D038",
      INIT_7B => X"333333333333333333B2AAD5FFFFEEA22871FD7EF2F070707070707078E09000",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"33333333333333333333333333333333333333B3333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__8_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__8\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00800000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__8_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized32\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized32\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized32\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized32\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__9_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFF9C980401FFF000000FFFFFF207277FFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFF9C98000000000C001FFFFFF907277FFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"F9C980000FFF006000FFFFFF087277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"F003001FFFFFF147277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFDC7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940000FF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C943000F7F003007FFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C580000A3F00B001FFFFFFA47277FFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFF9C786000B7F002803FFFFFFE41677FFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFF9C78C000BEF00280FFFFFFFFC3477FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"C780000A2F00000BFFFFFFD43077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"0100BFFFFFFDC3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9",
      INITP_0B => X"DC3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7800004000",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C37000100000D00BFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9B000100000A00FFFFFFFD85877FFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFF9C9D0001FFF40A00BFFFFFFE07277FFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFF9C980001FFF32F727FFFFFFC07277FFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"70F0727FFD71A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_02 => X"C09899D5FFEEC491808080808080808091C4EEF7CC9930E16160E87070707070",
      INIT_03 => X"3D3D3D3D3D3D3D3D38505850486971E160489800000000000000204038405050",
      INIT_04 => X"FFFFEEA22871FD7E727070707070707078E09000000000000000001A3C3D3D3D",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"808080808088A2D5F7D59930E9E959E87070707070F0737F7D69A8AAEEFFFFDD",
      INIT_0C => X"4849E1F1613998000000000000204040405050C0A0A1DDF7D599808080808080",
      INIT_0D => X"707070707038080000000000000000234F575757575757575757575750504850",
      INIT_0E => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3869D9596070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_15 => X"103859595059C09888DDF7C488808088888888888888888888808091CCFFD599",
      INIT_16 => X"000000A24E4F4E4E4E4E4E4E4E4E4E4E61484059615051696961389000000000",
      INIT_17 => X"3333333333B2AADDFFFFEEA22871FD7E7270707070707070C888000000000000",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_1E => X"8080888888888888888888888888808088C4F7C498E1F961E1F0707070F0737F",
      INIT_1F => X"4E4E4E4E616150485961516179F961C190000000204050595961B808BBF7CC88",
      INIT_20 => X"2871FD7EF2F07070707070D09800000000000000000000A24E574F4F4F4F4E4E",
      INIT_21 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"808080808091EEE6A2B0E162E971707070F0727F7D69A8AAEEFFFFDDAA333333",
      INIT_28 => X"F9E962D9A8000008304038486950B0AAEFE69980808080808080808080808080",
      INIT_29 => X"0000000000000000000000A24E574F4FCF4F4E4E4E4E4E4EE1696959595959E9",
      INIT_2A => X"33333333333333333333333333B2AADDFFFFEEA22871FD7EF2F070707070E018",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"62F0707070F0727EFD71A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_31 => X"61C098CCF7AA8080888888888880888880808088888080808080BBF7CC90C8D9",
      INIT_32 => X"4EBD33DBDB5C4E4F4E4E4E4E596159E9F17171F172E159D19800000830404059",
      INIT_33 => X"33B2AADDFFFFEEA2A0596D7FFCF270707070D0080000000000000000000000A2",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"DDBBC4DDC4B3C4DDCCB3CCCCAA8099EEE690C8F172E9707070F27CFF6D5120AA",
      INIT_3B => X"5061617171716959E171725A2000001840595959D83099E6EE8899CCD5CCBBCC",
      INIT_3C => X"FF7D707070E020000000000000000000000000A24FACA048B05AD64F4E4E4E4E",
      INIT_3D => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA00A15DFF",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"E59191DDEEAA4171F2E97070717DFFFFD41800AAEEFFFFDDAA33333333333333",
      INIT_44 => X"2000001840505048489899EEDD91D5FFFFF7C4DDFFE6DDF7F7E6F7FFF7DDDEF7",
      INIT_45 => X"00000000000000A24FACA8D8485AD6CF4E4E4E4E405971796161696971FA7A62",
      INIT_46 => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD7070E8B0000000000000",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_4D => X"CC91E6EEDDEEAACCFFE6D5EEF7EEF7EEEECCC4F7EEA288D5F7BB3869D9607070",
      INIT_4E => X"DC5556CF4E4E4E4E485050616971716969F9E9C818000010C04048595918BBF7",
      INIT_4F => X"FFFFEEAA001155FFFFFD7070408800000000000000000000000000A24EC6445C",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"F7DDDDF7F7E6DDF7D59188C4EFC338615960707070FDFFFFCC8800AAEEFFFFDD",
      INIT_57 => X"59616950D9F1E94998000008284040504018CCF7C491DDEECCEEAACCFFEEDDEE",
      INIT_58 => X"90000000000000000000000000000022CE57CFCFCFCFCECECECECECE40D05959",
      INIT_59 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD70D0",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"F7C338E1D9E8707071FDFFFFCC8800AAEEFFFFDDAA3333333333333333333333",
      INIT_60 => X"184040403818C4F7C488C4F7F7FFC4D4FFF7DDEEFFC499CCEEE6DDF7E6B388CC",
      INIT_61 => X"0000001AC5C5C5C5C5C5C5C5C5C5C5C548E16150405958596171E13890000000",
      INIT_62 => X"3333333333B2AADDFFFFEEAA90C1E5FFFDFBE020000000000000000000000000",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"E4C098AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_69 => X"EEEEBBD5EEE6D5E6EEB38099D5C4A2DDE6BB91DDEFB239E9F07070707073FDFF",
      INIT_6A => X"3B3B3B3B4048505961715948516AC11000000000083040404098A2EED58888CC",
      INIT_6B => X"28717D7E7270E02000000000000000000000000000000019BBBB3B3B3B3B3B3B",
      INIT_6C => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"91918088908891EEE699C8707070707070F0737F7D6928AAEEFFFFDDAA333333",
      INIT_73 => X"51E1B890000000000008183040A099EEE6888088919988919999919199888080",
      INIT_74 => X"00000000000000000000002A5D5D5D5D5D5D5D5D5D5D5D5DC0484048597969C8",
      INIT_75 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E72F0705890000000",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"7070707070F0727FFD69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_7C => X"58B819DDF7998080808080808080808080808880808080808080A2F7D590D070",
      INIT_7D => X"65655D5D5D5D5D5D5D5D5D5DE0E150D860F9F2EA69F0E850301818189090A8D0",
      INIT_7E => X"33B2AADDFFFFEEA22871FD7E72707070D090000000000000000000000000002A",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__9_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__9\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00800000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__9_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized33\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized33\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized33\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized33\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__2_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"80001FFF3A07E9FFFFFF807277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"003FFFFFFC07277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9",
      INITP_02 => X"7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C984001FFF000",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C982001FFFFC03ECFFFFFF00",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFF9C983001FFFFAA3CF7FFFFEC07277FFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFF9C341801FFF0020003FFFFC007277FFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFF9C780801FFF00C0001FFFF8505877FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"001FFF0060001FFFF4283077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"017FFE0103077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780",
      INITP_09 => X"77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C78060100000300",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7807FD0000030000499C01C30",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFF9CD8000030100B00009FE00443477FFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFF9C940000000002800018000043677FFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFF9C980000000002800010000047277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"00000010000080000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"180000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"8080888880888888888888888088DDEEB29860707070707070F0737F7D69A8AA",
      INIT_06 => X"7070E8E8F0F171717070707068E0E0E05858E070F058A8B3F7D5918080808888",
      INIT_07 => X"7270707068C8900000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_08 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"80B3FFD590C870707070707070F0737F7D69A8AAEEFFFFD5B233333333333333",
      INIT_0F => X"70707070707070707070C090D5F7BB8080888888888888888888888888888880",
      INIT_10 => X"000000000000002A5D655D5D5D5D5D5D5D5D5D5D707070707070707070707070",
      INIT_11 => X"333333333333333333B2AADDFFFFEEA22871FD7E7270707070E8380000000000",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"70F0737F7D69A8AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_18 => X"A2EEEEB380808088888888888888888888808088B3F7E6A2A860707070707070",
      INIT_19 => X"5D5D5D5D5D5D5D5DE8E8E0E0E8E86870707070707068E058E8E8E870E8F05818",
      INIT_1A => X"FFFFEEA22871FD7E727070707070600800000000000000000000002A5D655D5D",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"88888880808088BBF7EEAA18406870707070707070F0737FFD69A8AAEEFFFFDD",
      INIT_22 => X"4869E958E870E0C838382018A8A838D9D0D0503890AAEEEEBB80808080888888",
      INIT_23 => X"7070E82000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5DD0D04848",
      INIT_24 => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"D9E070707070707070F0727F7D6928AAEEFFFFDDAA3333333333333333333333",
      INIT_2B => X"000020C840405050B090AAE6F7CCAA88808080808080808088AAD5F7E6AA20D1",
      INIT_2C => X"0000002A5D655D5D5D5D5D5D5D5D5D5D38505048486969D9E0C8280800000000",
      INIT_2D => X"3333333333B2AADDFFFFEEAA10B9E5FFFDF27070707070582000000000000000",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"E43010AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_34 => X"CDF7F7D5BBABA29999A2B3BBD5F7F7CC991838617169D8E8707070707072FDFF",
      INIT_35 => X"5D5D5D5D485050584851E1F16130080000000000001838403848585050B010A2",
      INIT_36 => X"001155FFFFFD70707070707050900000000000000000002A5D655D5D5D5D5D5D",
      INIT_37 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"EECCA218A8D04851E9F159E1E870707071FDFFFFCC8800AAEEFFFFD5AA333333",
      INIT_3E => X"E95930080000000008305051485948486151402011AACDEEF7F7EEE6E6EEF7F7",
      INIT_3F => X"70400800000000000000002A5D5D5D5D5D5D5D5D5D5D5D5D61484059594951E9",
      INIT_40 => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070707070",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"E170707070FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_47 => X"5159504859616148403019A2B3CCD5DDDDD5CCB3A11018B0D06161515979F159",
      INIT_48 => X"B2B2B2B2B2B2B2B2B2B2B2B2595950506161506171F159389000000020405159",
      INIT_49 => X"33B2AADDFFFFEEAA001155FFFFFD70707070707070E020080808080808080819",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"A81088111198182030C9D96950485948E9797162EA71707071FDFFFFCC8800AA",
      INIT_51 => X"616961505959506979716AD9A800000830404050616169594859505971715139",
      INIT_52 => X"FFFD70707070707070E85858585858585858D8D8D8D85858D8D8D8D8D8D8D858",
      INIT_53 => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA001955FF",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"69E17169F17259D161F0707071FDFFFFCC1000AAEEFFFFDDAA33333333333333",
      INIT_5A => X"A00000083040405061596969E1F169717AE959513808808090B038C059696169",
      INIT_5B => X"70707070707070707070F0F070707070707070F0D9616169F17169F2725951C9",
      INIT_5C => X"333333333333333333B2AADDFFFFEEA220D96D7EF3F170707070707070707070",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"7071FCFF6D5120AAEEFFFFD5AA33333333333333333333333333333333333333",
      INIT_63 => X"F1F97969D96971EAC1080000204859596159595969F9797161E171E9EAE97070",
      INIT_64 => X"707070707070707058616171F9797161E971725A200000103851596161595961",
      INIT_65 => X"FFFFEEA23071FD7EF2F070707070707070707070707070707070707070707070",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"2848595048485969716959696169FAFA72E9707070F0727EFD71A8AAEEFFFFDD",
      INIT_6D => X"6161696169F97A622000001840595948485061717159696961F1FAFA49900008",
      INIT_6E => X"7070707070707070707070707070707070707070707070707070707048597179",
      INIT_6F => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"7171F9F15960707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_76 => X"40404859594859697169717169F1FAE138080000204040506150486171716979",
      INIT_77 => X"70707070707070707070707070707070485059696971797171F9F14998000018",
      INIT_78 => X"3333333333B2AADDFFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"7D69A8AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_7F => X"5061F961380800009838404858504850586169695151F1F25160707070F0737F",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__2_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"80000000"
    )
        port map (
      I0 => ram_ena,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__2_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized34\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized34\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized34\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized34\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__33_n_0\ : STD_LOGIC;
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__1_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9800000000010000",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940000000001000048000047277",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFF9C98038181400A000010000487277FFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFF9C341A8101600A000050000103677FFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FF9C782000002BB683A17C1F0207877FFFFFFFFFFFFFFFFFFFFFFE1FFFFFFFFF",
      INITP_05 => X"00F90E3950F14C803077FFFFFFFFFFFFFFFFFFFFFFD3FFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"009003077FFFFFFFFFFFFFFFFFFFFFFBEFFFFFFFFFFFFFFFFFFFFFF9C7860000",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C78C000000060001200",
      INITP_08 => X"FFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C780000000000000000000003077FF",
      INITP_09 => X"7FFFFFFFFFFFFFFFFFFFFF9CD80000000000000000000003C77FFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFF9C940000000000000000000003677FFFFFFFFFFFFFFFFFFFFFFAD",
      INITP_0B => X"9C988000000000000000000005277FFFFFFFFFFFFFFFFFFFFFF8D7FFFFFFFFFF",
      INITP_0C => X"000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"0007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C980000003",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98100000200000000000",
      INITP_0F => X"FFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98180000E000000000000007277FFFF",
      INIT_00 => X"70707070485050586169695159F1E94998000010B04040505148485061617161",
      INIT_01 => X"2871FD7E72707070707070707070707070707070707070707070707070707070",
      INIT_02 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"404050E15948505951E1F1E159E8707070F0737F7D69A8AAEEFFFFD5B2333333",
      INIT_09 => X"E1F1E13898000000184040404048E16150485950D969F1D13088000008284040",
      INIT_0A => X"70707070707070707070707070707070707070707070707048E1E95940505959",
      INIT_0B => X"33333333333333333333333333B2AADDFFFFEEA23071FD7EF2F0707070707070",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"E868707070F0727EFD69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_12 => X"4850615950616948C8626A399000000000183840404859615950696148516AF1",
      INIT_13 => X"60E0E05858D8E071E06068704851595959695848D97251980000000008B84040",
      INIT_14 => X"33B2AADDFFFFEEA22869757E73707070707070707070E05858C84038C8C8C8E0",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"0000000000001028384040404859717148C0EAF1707070707070737F75E128AA",
      INIT_1C => X"40C040485979694851E2B9000000000000082830404040485969795940D9D928",
      INIT_1D => X"FEF37070707070E85840289818900000080898C8C840C85048405179E1596870",
      INIT_1E => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA10B9E5FF",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333AAAAAAAA3333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"40D8F1F262E1F1707070707070F37EFF5C3010AAEEFFFFDDAA33333333333333",
      INIT_25 => X"20909090080818B850D05140D0E9FAEA6169E850B018909090088828C8505149",
      INIT_26 => X"00000000001030404040485058504859E9F1E9D8D859505060F172E2E1E85838",
      INIT_27 => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD70707070E03898000000",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"33333333333333333333AA334444333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_2E => X"E070717171707070E8585050D0C8C8E06868E158D8687171F170707070707070",
      INIT_2F => X"485959495169F1E1F0E860E8F071F1F170707070E05050D0C8C858E8E8E1E1D8",
      INIT_30 => X"FFFFEEAA001155FFFFFD70706850A80000000000000000001030505948595848",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"F77755B233333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333B23355",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"7070707070707068E87070F0707070707070707070FDFFFFCC8800AAEEFFFFDD",
      INIT_38 => X"70F0F070707070707070707070707070707070E87070F0707070707070707070",
      INIT_39 => X"581800000000000000000008284048506161615950506159506979F970707070",
      INIT_3A => X"3333333333333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333AABBEEFFFF6633B233333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"707070707070707071FDFFFFCC8800AAEEFFFFD5AA3333333333333333333333",
      INIT_41 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_42 => X"30403848616159696161696961F1F26170707070707070707070707070707070",
      INIT_43 => X"3333333333B2AAD5FFFFEEAA08A95DFFFF7C7070C80800000000000000000010",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333AABBEEFFFFE633B233333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"542008AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_4A => X"70707070707070707070707070707070707070707070707070707070707CFFFF",
      INIT_4B => X"6959E1F170707070707070707070707070707070707070707070707070707070",
      INIT_4C => X"20E1757EF3F17070C80800000000000000000018385959596158596169F1F171",
      INIT_4D => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"33333333333333333333333333333333333333333333333333AABBEEFFFF6E3B",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"707070707070707070707070707070707071F4FF755920AAEEFFFFDDAA333333",
      INIT_54 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_55 => X"0000000000000020404850505948486971716169716971FA7070707070707070",
      INIT_56 => X"33333333333333333333333333B2AAD5FFFFEEA2B071FD7EF2F07070C8080000",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"33333333333333333333333333AA3BEEFFFF6E3BB23333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"7070707070F0F27EFD71A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_5D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_5E => X"5950485059616171695961F17070707070707070707070707070707070707070",
      INIT_5F => X"33B2AAD5FFFFEEA22871FD7E7270707050900000000000000000009838404050",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"33AABBEEFFFF6E3BB23333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_67 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_68 => X"7270707068C088000000000000000000A8404040484850E15950506159506171",
      INIT_69 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"333333333333333333333333333333333333333333AAC3EEFFFF6E3BB2333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"70707070707070707070707070F0737F7D69A8AAEEFFFFD5AA33333333333333",
      INIT_70 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_71 => X"00000000102838384040505959596171594851EA707070707070707070707070",
      INIT_72 => X"333333333333333333B2AAD5FFFFEEA22871FD7E727070707070D02008000000",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"333333333333333333AABBEEFFFF6E3BB2333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_79 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_7A => X"4050617A6A51D9E9707070707070707070707070707070707070707070707070",
      INIT_7B => X"FFFFEEA22871FD7E72707070707070E858C0309008080808080810A8C048C8C8",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333AAC3EE",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => DOPADOP(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__33_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__33\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0002000000000000"
    )
        port map (
      I0 => ena,
      I1 => addra(16),
      I2 => addra(15),
      I3 => addra(14),
      I4 => addra(17),
      I5 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__1_n_0\,
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__33_n_0\
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => addra(12),
      I1 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__1_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized35\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized35\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized35\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized35\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__32_n_0\ : STD_LOGIC;
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__0_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFF9C980101896000000000000007277FFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFF9C980000080000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7F",
      INITP_02 => X"9801EFFFC000000000000007277FFFFFFFFFFFFFFFFFFFFFF9D7FFFFFFFFFFFF",
      INITP_03 => X"0000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_04 => X"07277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9809C2E1E00",
      INITP_05 => X"FFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9808000010000000000000",
      INITP_06 => X"FFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C984000001000000000000007277FFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFF9C98C000000000000000000007277FFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFF9C988000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFF",
      INITP_09 => X"0000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFF",
      INITP_0A => X"00000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C9C",
      INITP_0B => X"877FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C3400000000000",
      INITP_0C => X"FFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C788000000000000000000005",
      INITP_0D => X"FFF9EFFFFFFFFFFFFFFFFFFFFFF9C788000000000000000000003077FFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFF9C784000002000000000000003077FFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFF9C78140000238030180181C003077FFFFFFFFFFFFFFFFFFFFFFB7FFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_03 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_04 => X"7070707070706860D0C8C8C84038C8E0E8E0E1585060F0F9F2F1E87070707070",
      INIT_05 => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333AABBEEFFFF6E3BB233333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"707070707070707070F0737F7D69A8AAEEFFFFD5AA3333333333333333333333",
      INIT_0C => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_0D => X"7070707070707070F07070707070707070707070707070707070707070707070",
      INIT_0E => X"3333333333B2AA55FFFFEEA22871FD7E72707070707070707070787878787878",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333AA4477FFFF6633B233333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_15 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_16 => X"E8E8707070707070707070707070707070707070707070707070707070707070",
      INIT_17 => X"2871FD7E7270707070707070707068E8E8E050D060E0E0E8E8E8E860606068F0",
      INIT_18 => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"333333333333333333333333333333333333333333333333332A4CFFFFFFDDAA",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_1F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_20 => X"E0D038A8A818080098982048C84848C848C8D1F961D8E8707070707070707070",
      INIT_21 => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_28 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_29 => X"3838485050484861E9E961587070707070707070707070707070707070707070",
      INIT_2A => X"33B2AAD5FFFFEEA22871FD7E72707070707070C8281000000000000000082840",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_32 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_33 => X"7270707070E0388800000000000000000828505948505848485951515971F159",
      INIT_34 => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333332A4CFFFFFFDDAA33333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_3B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_3C => X"00000008203848595961595048596159506979F9707070707070707070707070",
      INIT_3D => X"333333333333333333B2AAD5FFFFEEA22871FD7E72707070E0A8000000000000",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_44 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_45 => X"6159616161F1FA69707070707070707070707070707070707070707070707070",
      INIT_46 => X"FFFFEEA22871FD7E727070705008000000000000000000103040384061615969",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"707070707070707070707070707070707070707070F0727FFD69A8AAEEFFFFD5",
      INIT_4E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_4F => X"C80800000000000000000018385050596161616161F1F17169E1E96970707070",
      INIT_50 => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72F07070",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"707070707070707070F0737E7D6928AAEEFFFFDDAA3333333333333333333333",
      INIT_57 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_58 => X"405159505048506971716169716171FA70707070707070707070707070707070",
      INIT_59 => X"3333333333B2AAD5FFFFEEAA1041E5FFFD737070C00800000000000000000020",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"E43810AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_60 => X"707070707070707070707070707070707070707070707070707070707073FDFF",
      INIT_61 => X"716169F970707070707070707070707070707070707070707070707070707070",
      INIT_62 => X"001155FFFFFD70705008000000000000000000A0384040506150485961696971",
      INIT_63 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"333333333333333333333333333333333333333333333333332ACCFFFFFFDDAA",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"7070707070707070707070707070707071FDFFFFCC9000AAEEFFFFDDAA333333",
      INIT_6A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6B => X"0000000000000000A8404048484850D9595950616151E1717070707070707070",
      INIT_6C => X"33333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070E8380800",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"33333333333333333333333333AA4477FFFF55AA333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"7070707071FDFFFFCC8800AAEEFFFFD5AA333333333333333333333333333333",
      INIT_73 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_74 => X"40485161595059695048596A7070707070707070707070707070707070707070",
      INIT_75 => X"33B2AAD5FFFFEEAA001155FFFFFD707070E84090080000000000000018304040",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"33B23354E6DDBB33333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"707070E8E8687070707070E8E8E87070707070707070707071FDFFFFCC8800AA",
      INIT_7D => X"7070E8E8E8707070707070707070E8E868707070707068E8E868707070707070",
      INIT_7E => X"FFFD707070706858C8A890000000000000081830404048C840506979614051EA",
      INIT_7F => X"333333333333333333333333333333333333333333B2AA55FFFFEEAA001955FF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__32_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__32\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0002000000000000"
    )
        port map (
      I0 => ena,
      I1 => addra(16),
      I2 => addra(15),
      I3 => addra(14),
      I4 => addra(17),
      I5 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__0_n_0\,
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__32_n_0\
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__0\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => addra(12),
      I1 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2__0_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized36\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized36\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized36\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized36\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__31_n_0\ : STD_LOGIC;
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"7EB57313D1009D980C03477FFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFF",
      INITP_01 => X"0F0180003677FFFFFFFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFFF9CD806",
      INITP_02 => X"7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94000C7F800C010",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000C0000C000060727",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFF9C980000000004000020000307277FFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFF9C980000000006000030000187277FFFFE3FFFFFFFFFFFFFFF",
      INITP_06 => X"FFF9C9800000000030000180000C7277FFFFEC1FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"0000030000180000C7277FFFFEA6FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"8000045277FFFFE86FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C940000",
      INITP_09 => X"FFFE83BFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CD8000000000200001",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C380600340002800010000043677F",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFF9C780600B7F0010000080000C3C77FFFFE4B5FFFF",
      INITP_0C => X"FFFFFFFFFFFF9C780C00B6F0010000000000C3077FFFFE611FFFFFFFFFFFFFFF",
      INITP_0D => X"F9C780000A7F0010000080000C3077FFFFF249FFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"100E000070000783077FFFFFB0DFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"00107C77FFFFFD25FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3C000040",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"33333333333333333333333333333333333333333333AA333333AA3333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"5050E9E960E870707070707071FDFFFFCC1000AAEEFFFFDDAA33333333333333",
      INIT_06 => X"585038B0C0C8D0E0D8E0585050D8E9E0E87070E85858C8B0B0C8C85860D8D858",
      INIT_07 => X"38B0B0B02820B0D06058D9D9C8D86979726AE9F0D858D0D050E9E9606870E860",
      INIT_08 => X"333333333333333333B2AA55FFFFEEA220D96D7EF3F170707070707070E8E0C8",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"333333333333333333333333B2B2333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"70F1F4FF755120AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_0F => X"405171E1D8E0503090080800000008284840404840486969D0E0707070707070",
      INIT_10 => X"68E8F0F0F070707038485048487169D060583898080800000000A04840404848",
      INIT_11 => X"FFFFEEA22871FD7EF2F07070707070707070707068686868E8E8687070F0F0E8",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"0000183840385058505059E9E9E960687070707070F0727EFD7128AAEEFFFFDD",
      INIT_19 => X"4859E9E9E13008000000000000103040384858585050E1F169D1A00000000000",
      INIT_1A => X"7070707070707070707070707070707070707070707070707070707040505850",
      INIT_1B => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333A32333333333333333333333333333333333333",
      INIT_21 => X"F1E951616870707070F0737FFD69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_22 => X"083048484050484859484961F1D1399000000000001038484848504848594049",
      INIT_23 => X"7070707070707070707070707070707059484059504051F1E149A00000000000",
      INIT_24 => X"3333333333B2AAD5FFFFEEA22871FD7E72707070707070707070707070707070",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"4AC9423233333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333333333B2",
      INIT_2B => X"69F16141980000000020485959595948506159596171E9D96170707070F0737F",
      INIT_2C => X"7070707061504859615951E1F17151A000000000183859595061484861615959",
      INIT_2D => X"2871FD7E72707070707070707070707070707070707070707070707070707070",
      INIT_2E => X"33333333333333333333333333333333333333333333333333B2AA55FFFFEEA2",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"33333333333333333333333333333333333333B2C2D1D1CABABAB33333333333",
      INIT_34 => X"5159595948485948617971E2E9F1707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_35 => X"79716AD9A00000082840405059596150485950506979F1624910000010384048",
      INIT_36 => X"7070707070707070707070707070707070707070707070705961614859595061",
      INIT_37 => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"33333333333333BA4AC9D1D15149C2B233333333333333333333333333333333",
      INIT_3D => X"E970707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_3E => X"6961696150616169F969E1DA49100000103840405969616959506159F1FA61D9",
      INIT_3F => X"70707070707070707070707061696961616161F1F1E159D9A000000830403850",
      INIT_40 => X"33B2AAD5FFFFEEA2B071FD7EF2F0707070707070707070707070707070707070",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"51D1494233333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"EEFFFFDDAA33333333333333333333333333333333333333333333BA5149C951",
      INIT_47 => X"B9080000184050516161595969F9F971E9E96161EAE9707070F0F27EFD71A8AA",
      INIT_48 => X"58615971F97971E9E9616152980000103848516161595961F1F97971E9E961E2",
      INIT_49 => X"F371707070707070707070707070707070707070707070707070707070707070",
      INIT_4A => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA228E1757E",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"333333333333333333333333333333BAC9C949C95151514ABAB3333333333333",
      INIT_50 => X"717161696161F9FAF2F170707071F47F75E128AAEEFFFFDDB233333333333333",
      INIT_51 => X"2100001840595950505861697161696959F1FAFA529000082048615950505961",
      INIT_52 => X"C8C8C8C8C8C8C8D1E3D250E870E8DADADBDBDBDB486169796969695969F97A62",
      INIT_53 => X"333333333333333333B2AAD5FFFFEEAA0829DDFF7E7C70707070707070E850C8",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"333333C25151C94AD151D149CAC2B33333333333333333333333333333333333",
      INIT_59 => X"707C7EFF54A008AAEEFFFFD5B233333333333333333333333333333333333333",
      INIT_5A => X"7161697171F9FAE9398800002040485050504869796961717171FA7161E87070",
      INIT_5B => X"7061CD4E4E4E4E4E485069716161717171FAF151980000184048485051486171",
      INIT_5C => X"FFFFEEAA001155FFFFFD70707070707070E0200808080808080808AB57B428E0",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"C9CA323333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"B233333333333333333333333333333333333333333332CA51D149C9C9515151",
      INIT_63 => X"9838404859504850596971715959F1F15160707071FDFFFFCC8800AAEEFFFFD5",
      INIT_64 => X"6971715961F9E94998000010B838405959484859696971695169FAE1B0080000",
      INIT_65 => X"70707070E8B0000000000000000000234FAC20E07069D6CF4F4F4F4E48485059",
      INIT_66 => X"3333333333333333333333333333333333B2AADDFFFFEEAA001155FFFFFD7070",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"33333333333333333333334AD95151C94951515151C93A333333333333333333",
      INIT_6C => X"505971E1D1E8707070FDFFFFCC8800AAEEFFFFDDB23333333333333333333333",
      INIT_6D => X"A04040484048D95950485959516171D93890000008304040484050D958505061",
      INIT_6E => X"000000234FC63C545CD54E4F4E4E4E4E40E1E15048596150D9F1E14198000000",
      INIT_6F => X"3333333333B2AAD5FFFFEEAA001155FFFFFD7070707070704008000000000000",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"59D1D151C9C95151D1493A333333333333333333333333333333333333333333",
      INIT_75 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333342",
      INIT_76 => X"D1E9F249980000000020404040485969595059594859EAE96068707071FDFFFF",
      INIT_77 => X"CFCFCF4E4859615950615050E1F259A00000000010C040404050696150506148",
      INIT_78 => X"0831DDFF7EF47070707070C8900000000000000000000023CE57CFCFCFCFCFCF",
      INIT_79 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"333333333333333333333333333333333333333A515951D1C9C9D1D151493A33",
      INIT_7F => X"404048485059716940C0EAF17070707070F47EFF5CA808AAEEFFFFDDAA333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__31_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__31\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0002000000000000"
    )
        port map (
      I0 => ena,
      I1 => addra(16),
      I2 => addra(15),
      I3 => addra(14),
      I4 => addra(17),
      I5 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2_n_0\,
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__31_n_0\
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => addra(13),
      I1 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_2_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized37\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra_17_sp_1 : out STD_LOGIC;
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized37\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized37\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized37\ is
  signal addra_17_sn_1 : STD_LOGIC;
  signal ena_array : STD_LOGIC_VECTOR ( 70 to 70 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 to 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : label is "PRIMITIVE";
begin
  addra_17_sp_1 <= addra_17_sn_1;
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\: unisim.vcomponents.RAMB18E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      INITP_00 => X"FFD81FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CDA2000BFF00A0000500",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C742000BFF4350121A8080E03677FFF",
      INITP_02 => X"00000000000000000000000000000000C710D2888E93C05877FFFFFE83FFFFFF",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"516AB9000000000000183038404848505969715040D962280000000000002038",
      INIT_01 => X"00000000000000000000009AC64EC6C6C6C6C6C6C6C6C6C54040484861716148",
      INIT_02 => X"33333333333333333333333333B2AAD5FFFFEEA228E9757E7371F07070706090",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"33333333333333334251D1D151C9C9D15149B233333333333333333333333333",
      INIT_08 => X"707070707071737F75E128AAEEFFFFDDAA333333333333333333333333333333",
      INIT_09 => X"C8C8484050E1F962D9E969C820880808080008A040C8C8C84058F1F2D9D96970",
      INIT_0A => X"AA2AAAAAAAAAAAAAAAAAAAAAD0D1C8D0D9F172596169D0A89008080800089830",
      INIT_0B => X"33B2AA55FFFFEEAA9851EDFF7D73707070705808000000000000000000000090",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"D1C9C951D1C23333333333333333333333333333333333333333333333333333",
      INIT_11 => X"EEFFFFDDAA333333333333333333333333333333333333333333333332425151",
      INIT_12 => X"D8C03838B0A8B0C860E159D1C860F17A72F170707070707070737DFFEDC998AA",
      INIT_13 => X"6868D8E0E879F272707070E0C8383838B0A84058E059D9C8D869F972F1707068",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"00000",
      INIT_B => X"00000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"00000",
      SRVAL_B => X"00000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(13 downto 3) => addra(10 downto 0),
      ADDRARDADDR(2 downto 0) => B"000",
      ADDRBWRADDR(13 downto 0) => B"00000000000000",
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DIADI(15 downto 8) => B"00000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(15 downto 0) => B"0000000000000000",
      DIPADIP(1) => '0',
      DIPADIP(0) => dina(8),
      DIPBDIP(1 downto 0) => B"00",
      DOADO(15 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\(15 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(7 downto 0),
      DOBDO(15 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\(15 downto 0),
      DOPADOP(1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\(1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\(0),
      DOPBDOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\(1 downto 0),
      ENARDEN => ena_array(70),
      ENBWREN => '0',
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(3 downto 0) => B"0000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4000"
    )
        port map (
      I0 => addra(11),
      I1 => addra(12),
      I2 => addra(13),
      I3 => addra_17_sn_1,
      O => ena_array(70)
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_i_1__0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00020000"
    )
        port map (
      I0 => addra(17),
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(16),
      I4 => ena,
      O => addra_17_sn_1
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized38\ is
  port (
    addra_17_sp_1 : out STD_LOGIC;
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    ena : in STD_LOGIC;
    clka : in STD_LOGIC;
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized38\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized38\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized38\ is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal addra_17_sn_1 : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
  addra_17_sp_1 <= addra_17_sn_1;
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"00059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF304000000",
      INIT_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30600000100000000000",
      INIT_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3018000010000000000000059EFFFFF",
      INIT_03 => X"FFFFFFFFFFFFFFFFFFFFEF30030182F0000000000000059EFFFFFFFFFFFFFFFF",
      INIT_04 => X"FFFFFFFFFEF3000001980000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_05 => X"3000301E00001000000000059EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFF",
      INIT_06 => X"04000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_07 => X"059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF300F8380600",
      INIT_08 => X"FFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3010000030013000001000",
      INIT_09 => X"FFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF302000000000700000A800059EFFFFFFF",
      INIT_0A => X"FFFFFFFFFFFFFFFFFFEF308000000009F40000B000059EF0F07FFFFFFFFFFFFF",
      INIT_0B => X"FFFFFFFEF308000000007BC0000B900059EEFFF7FFFFFFFFFFFFFFFFFFDDFFFF",
      INIT_0C => X"800000001E780000BEF8059EEFFF7FFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFF",
      INIT_0D => X"80000BFF8059EEFFF7FFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF34",
      INIT_0E => X"5EEFFF7FFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF78800000001FC",
      INIT_0F => X"FFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1C8100000017280000BFFC03",
      INIT_10 => X"FFFDDFFFFFFFFFFFFFFFFFFFFFFEF1C80800000062C0000BFFC071EEFFF7FFFF",
      INIT_11 => X"FFFFFFFFFFFFFFFFEF1C40400010068D0000BFFC071EEFFF7FFFFFFFFFFFFFFF",
      INIT_12 => X"FFFFFEF1C386000100E949000BFFC071EEFFF7FFFFFFFFFFFFFFFFFFEDFFFFFF",
      INIT_13 => X"30807FFAFFFF9FBFFC071EEFFF7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_14 => X"0F03FFC035EEFFF7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF580C",
      INIT_15 => X"EFFF7FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF340C117F800A07F",
      INIT_16 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF340E18800008A3F0407F06059E",
      INIT_17 => X"FFFFFFFFFFFFFFFFFFFFFFFFFEF300608800001F1E0003C03059EEFFF7FFFFFF",
      INIT_18 => X"FFFFFFFFFFFFFFEF30070C800003FD80003C01859EEFFF7FFFFFFFFFFFFFFFFF",
      INIT_19 => X"FFFEF30038D000003FC00002000C59EEFFF7FFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1A => X"000001F000006000459EF0F0FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1B => X"00000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF340387",
      INIT_1C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3601C6000000F0000",
      INIT_1D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5803E7F7F0010000080000C59EFF",
      INIT_1E => X"FFFFFFFFFFFFFFFFFFFFFCFEF1C04001400000000000000435EFFFFFFFFFFFFF",
      INIT_1F => X"FFFFFFFFFF2BEF1C04001400000000000000471EFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_20 => X"9EF1C08001C00000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_21 => X"00000000000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFA",
      INIT_22 => X"003871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDEF1C100000",
      INIT_23 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFB5EF7220000000040000200",
      INIT_24 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFA2EF722001000006000070000301DEFFFF",
      INIT_25 => X"FFFFFFFFFFFFFFFFFFFA4EF1C2001FFFD9B8181D8180E01DEFFFFFFFFFFFFFFF",
      INIT_26 => X"FFFFFFFFE2EF1C1001FFF2607E7F07F7F8071EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_27 => X"F580801FFF0000000000000071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_28 => X"F1FFFF8FFFF8031EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE1E",
      INIT_29 => X"4019EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300401FFFF",
      INIT_2A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF340401FFF00E0100F0000",
      INIT_2B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300400FFF00C0000400006059EFFFFFF",
      INIT_2C => X"FFFFFFFFFFFFFFFFFFFEF3000000000000000000001059EFFFFFFFFFFFFFFFFF",
      INIT_2D => X"FFFFFFFFEF3008000000000000000000859EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2E => X"410000000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2F => X"0000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_30 => X"59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF342000000000",
      INIT_31 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7820001C00000000000000C",
      INIT_32 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C40001C00010000080000C35EFFFFFFFF",
      INIT_33 => X"FFFFFFFFFFFFFFFFFEF1C80001C00000000000000C71EFFFFFFFFFFFFFFFFFFF",
      INIT_34 => X"FFFFFFEF1D80001800000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_35 => X"0000000000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_36 => X"00000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1D0",
      INIT_37 => X"EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5A0000FFF00000",
      INIT_38 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF320001FFF0040000200003835",
      INIT_39 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFEF310001FFF0040000200003059EFFFFFFFFFF",
      INIT_3A => X"FFFFFFFFFFFFFFFEF308001FFFD9B8181D81C0E059EFFFFFFFFFFFFFFFFFFFFF",
      INIT_3B => X"FFFFEF304001FFF2607E7F07E7F8059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_3C => X"1FFF0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_3D => X"03F7F8059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30200",
      INIT_3E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF342001FFFFF07EFF",
      INIT_3F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF302001FFF01B0100F01804059EF",
      INIT_40 => X"FFFFFFFFFFFFFFFFFFFFFFFFEF581001FFF00C0000400006059EFFFFFFFFFFFF",
      INIT_41 => X"FFFFFFFFFFFFFEF1C0801FFF0000000000003031EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_42 => X"FFEF1C0401FFF0000000000001871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_43 => X"FF0000000000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_44 => X"0000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0401F",
      INIT_45 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C03FF000000000000",
      INIT_46 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7000000000000000000000C71EFFF",
      INIT_47 => X"FFFFFFFFFFFFFFFFFFFFFFEF3400000000010000080000C1DEFFFFFFFFFFFFFF",
      INIT_48 => X"FFFFFFFFFFFEF3000000000010000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_49 => X"EF3000000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4A => X"0000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4B => X"00C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000",
      INIT_4C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34000000000000000000",
      INIT_4D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3003EFFFC0040000200003859EFFFFF",
      INIT_4E => X"FFFFFFFFFFFFFFFFFFFFEF5C1800002004000020000301DEFFFFFFFFFFFFFFFF",
      INIT_4F => X"FFFFFFFFFEF1C200000141F0100F8080E031EFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_50 => X"1CC0000007E0FEFF07F7F8071EFFFFFFFFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFF",
      INIT_51 => X"00000000000071EFFFFFFFFFFFFFFFFFFFFFFFEDFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_52 => X"071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C800000000",
      INIT_53 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C80000000000000000000",
      INIT_54 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7080000000000000000000071EFFFFFFF",
      INIT_55 => X"FFFFFFFFFFFFFFFFFFEF348000000000000000000001DEFFFFFFFFFFFFFFFFFF",
      INIT_56 => X"FFFFFFFEF3080000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDFFFFF",
      INIT_57 => X"40000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_58 => X"000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30",
      INIT_59 => X"9EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3020000010000",
      INIT_5A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF301E00003000000000000005",
      INIT_5B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF3001FFF6C0000000000000059EFFFFFFFFF",
      INIT_5C => X"FFFFFFFFFFFFFFFFEF3000000000000000000000059EFFFFFFFFFFFFFFFFFFFF",
      INIT_5D => X"FFFFFEF3003FFFFC0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFF",
      INIT_5E => X"000020000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFF",
      INIT_5F => X"0000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF300C",
      INIT_60 => X"FFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF301000001000000",
      INIT_61 => X"FFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3040000000000000000000059E",
      INIT_62 => X"FDDFFFFFFFFFFFFFFFFFFFFFFEF3080000000000000000000059EFFFFFFFFFFF",
      INIT_63 => X"FFFFFFFFFFFFFFEF3080000000000000000000059EFFFFFFFFFFFFFFFFFFFFFF",
      INIT_64 => X"FFFEF3480000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFF",
      INIT_65 => X"0000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFF",
      INIT_66 => X"00000031EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF588000",
      INIT_67 => X"FFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1C800000000000000",
      INIT_68 => X"FFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1CC0000000000000000000071EFF",
      INIT_69 => X"BFFFFFFFFFFFFFFFFFFFFFFEF1C60000010000000000000071EFFFFFFFFFFFFF",
      INIT_6A => X"FFFFFFFFFFFFEF1C1800001780383C0181C0071EFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_6B => X"FEF7003F3F2EC7BCFE79E7E3C071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6C => X"800C000060000401DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6D => X"002059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34000019",
      INIT_6E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000",
      INIT_6F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000001859EFFFF",
      INIT_70 => X"FFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000859EFFFFFFFFFFFFFFF",
      INIT_71 => X"FFFFFFFFFFEF3000000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_72 => X"F3400000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_73 => X"010000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_74 => X"0C1DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7000000000",
      INIT_75 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C07FFF7F001000008000",
      INIT_76 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C04001400000000000000471EFFFFFF",
      INIT_77 => X"FFFFFFFFFFFFFFFFFFFEF1C08001400000000000000471EFFFFFFFFFFFFFFFFF",
      INIT_78 => X"FFFFFFFFEF1C18000800000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_79 => X"830000000000000000003871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7A => X"0000200003031EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5",
      INIT_7B => X"59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF362000FFF004",
      INIT_7C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF582001FFF00F00007000060",
      INIT_7D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C3001FFFFB1FFED8FBF48035EFFFFFFFF",
      INIT_7E => X"FFFFFFFFFFFFFFFFFEF1C1001FFF060003B0001B0071EFFFFFFFFFFFFFFFFFFF",
      INIT_7F => X"FFFFFFEF580801FFF3803008018040071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => addra_17_sn_1,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"401FFFC7BCFE79E7F3C035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_01 => X"00600004059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF360",
      INIT_02 => X"EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30040100000C00",
      INIT_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3004000000000000000003059",
      INIT_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFEF3008000000000000000001859EFFFFFFFFFF",
      INIT_05 => X"FFFFFFFFFFFFFFFEF3010000000000000000000859EFFFFFFFFFFFFFFFFFFFFF",
      INIT_06 => X"FFFFEF3420000000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_07 => X"00000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_08 => X"000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30200",
      INIT_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5820001C00010000",
      INIT_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C40001C00010000080000C31EF",
      INIT_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFEF1C80001C00000000000000471EFFFFFFFFFFFF",
      INIT_0C => X"FFFFFFFFFFFFFEF1D00000000000000000000471EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0D => X"FFEF1F00000000000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0E => X"000000000400003871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0F => X"000301DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7200010",
      INIT_10 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF330001FFF004000020",
      INIT_11 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF310001FFF00E0000700002059EFFF",
      INIT_12 => X"FFFFFFFFFFFFFFFFFFFFFFEF308001FFFFB1FBED8FBF68059EFFFFFFFFFFFFFF",
      INIT_13 => X"FFFFFFFFFFFEF304001FFF060003B0001B0059EFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_14 => X"EF302001FFF0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_15 => X"FF1FFFF9FFFF8059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_16 => X"04059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF342001FFF",
      INIT_17 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF703001FFF00E0000E000",
      INIT_18 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1801FFF000000040000201DEFFFFF",
      INIT_19 => X"FFFFFFFFFFFFFFFFFFFFEF1C0801FFF0000000000001071EFFFFFFFFFFFFFFFF",
      INIT_1A => X"FFFFFFFFFEF1C0401FFF0000000000000871EFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1B => X"1C07FD0000000000000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1C => X"00000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_1D => X"C35EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF58000200000",
      INIT_1E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000010000000000",
      INIT_1F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3400000000010000080000C59EFFFFFFF",
      INIT_20 => X"FFFFFFFFFFFFFFFFFFEF3000000000000000000000459EFFFFFFFFFFFFFFFFFF",
      INIT_21 => X"FFFFFFFEF3000000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_22 => X"00000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_23 => X"000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30",
      INIT_24 => X"9EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34007EFE80000",
      INIT_25 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF780683806004000020000305",
      INIT_26 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C10000030060000700003035EFFFFFFFFF",
      INIT_27 => X"FFFFFFFFFFFFFFFFEF1C2000000FB98381DC1C0C071EFFFFFFFFFFFFFFFFFFFF",
      INIT_28 => X"FFFFFEF1C80000000607E7F03E3F8071EFFFFFFFFFFFFFFFFFFFFFFFE9FFFFFF",
      INIT_29 => X"000000000000000000071EFFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFF",
      INIT_2A => X"0000000071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C80",
      INIT_2B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF588000000000000",
      INIT_2C => X"FFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF3080000000000000000000035E",
      INIT_2D => X"FDFFFFFFFFFFFFFFFFFFFFFFFEF3480000000000000000000059EFFFFFFFFFFF",
      INIT_2E => X"FFFFFFFFFFFFFFEF3080000000000000000000059EFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2F => X"FFFEF3040000010000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_30 => X"0010000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_31 => X"00000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF303000",
      INIT_32 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30070180700000000",
      INIT_33 => X"FFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF3000FE7F80000000000000059EFF",
      INIT_34 => X"DFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000059EFFFFFFFFFFFFF",
      INIT_35 => X"FFFFFFFFFFFFEF3007EFFFE0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFD",
      INIT_36 => X"FEF3018000020000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFF",
      INIT_37 => X"10000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFF",
      INIT_38 => X"000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30200000",
      INIT_39 => X"FFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30C0000000000000000",
      INIT_3A => X"FFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3080000000000000000000059EFFFF",
      INIT_3B => X"FFFFFFFFFFFFFFFFFFFFFEF3080000000000000000000059EFFFFFFFFFFFFFFF",
      INIT_3C => X"FFFFFFFFFFEF7080000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDF",
      INIT_3D => X"F1C8000000000000000000001DEFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFF",
      INIT_3E => X"000000000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_3F => X"0071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1C80000000",
      INIT_40 => X"FFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFEF1C4000000000000000000",
      INIT_41 => X"FFFFFFF7FFFFFFFFFFFFFFFFFFFFFFEF1C30000010000000000000071EFFFFFF",
      INIT_42 => X"FFFFFFFFFFFFFFFFFFFEF580E00003FF0FEFF8FFFF8071EFFFFFFFFFFFFFFFFF",
      INIT_43 => X"FFFFFFFFEF3401FFFFC01B0100FC180C031EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_44 => X"4000000000C0000400006059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_45 => X"0000000003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_46 => X"59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000000",
      INIT_47 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30000000000000000000018",
      INIT_48 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000C59EFFFFFFFF",
      INIT_49 => X"FFFFFFFFFFFFFFFFFEF3000000000000000000000459EFFFFFFFFFFFFFFFFFFF",
      INIT_4A => X"FFFFFFEF3600000000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4B => X"3FFE7F0010000080000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4C => X"00080000C35EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF580",
      INIT_4D => X"EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C040034000100",
      INIT_4E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C04001400000000000000471",
      INIT_4F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFEF1C08001C00000000000000471EFFFFFFFFFF",
      INIT_50 => X"FFFFFFFFFFFFFFFEF1C10000000000000000000C71EFFFFFFFFFFFFFFFFFFFFF",
      INIT_51 => X"FFFFEF7020000000040000200003871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_52 => X"0000004000020000303DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_53 => X"F8080E01DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF72200",
      INIT_54 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C2001FFFC9F0101",
      INIT_55 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1001FFF7F0FEFF07F7F8071EF",
      INIT_56 => X"FFFFFFFFFFFFFFFFFFFFFFFFEF1C0801FFF0000000000000071EFFFFFFFFFFFF",
      INIT_57 => X"FFFFFFFFFFFFFEF700401FFFFF07EFF03FFF8071EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_58 => X"FFEF340401FFF01B8100FC180C01DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_59 => X"FF00C0000400006059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5A => X"0003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300400F",
      INIT_5B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300400000000000000",
      INIT_5C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3008000000000000000001859EFFF",
      INIT_5D => X"FFFFFFFFFFFFFFFFFFFFFFEF3010000000000000000000C59EFFFFFFFFFFFFFF",
      INIT_5E => X"FFFFFFFFFFFEF3420000000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5F => X"EF7020001C00000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_60 => X"0010000080000C1DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_61 => X"00C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C40001C0",
      INIT_62 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1CC0001C000100000800",
      INIT_63 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C80001C00000FE0000000471EFFFFF",
      INIT_64 => X"FFFFFFFFFFFFFFFFFFFFEF1D00000000001830000000471EFFFFFFFFFFFFFFFF",
      INIT_65 => X"FFFFFFFFFEF5A00000000002798000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_66 => X"320001FFF006CFC8600003831EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_67 => X"79FEC200003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_68 => X"059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF310001FFF00",
      INIT_69 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF308001FFF4187FE5F8080E",
      INIT_6A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30C001FFF3E3FFF307F778059EFFFFFFF",
      INIT_6B => X"FFFFFFFFFFFFFFFFFFEF304001FFF003FFF8000000059EFFFFFFFFFFFFFFFFFF",
      INIT_6C => X"FFFFFFFEF302001FFF787FFF80181C0059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6D => X"2001FFF077FFF39E182C059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6E => X"FF6600004059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34",
      INIT_6F => X"5EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF581001FFF003F",
      INIT_70 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0801FFF009FFF600000303",
      INIT_71 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0401FFF01BFFF6000001871EFFFFFFFFF",
      INIT_72 => X"FFFFFFFFFFFFFFFFEF1C0401FFF01BFFF6000000871EFFFFFFFFFFFFFFFFFFFF",
      INIT_73 => X"FFFFFEF1C07FF000013FFF6000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_74 => X"007FF037FFF2000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_75 => X"2000000C35EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7800",
      INIT_76 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000037FFF",
      INIT_77 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000037FFF6080000C59E",
      INIT_78 => X"FFFFFFFFFFFFFFFFFFFFFFFFFEF300000000037FFF6000000459EFFFFFFFFFFF",
      INIT_79 => X"FFFFFFFFFFFFFFEF300000000013FFE4000000459EFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7A => X"FFFEF300000000009FFEC000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7B => X"FFC0087FE8400003859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7C => X"00003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3003FF",
      INIT_7D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF580C000020073FE82",
      INIT_7E => X"FFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFFEF1C300000100D3FE8700006035EFF",
      INIT_7F => X"DFFFFFFFFFFFFFFFFFFFFFFEF1C4000000FB03FE78FBF68071EFFFFFFFFFFFFF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => addra_17_sn_1,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_i_1__0\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"04"
    )
        port map (
      I0 => addra(17),
      I1 => ena,
      I2 => addra(16),
      O => addra_17_sn_1
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized39\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ram_ena : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized39\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized39\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized39\ is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFFFFFFFFFFFEF1C80000000607FE10001B0071EFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_01 => X"FEF1C80000000003FE0000000071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_02 => X"00001FC0000000071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_03 => X"00001DEFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF70800000",
      INIT_04 => X"FFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF3480000000000700000",
      INIT_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3080000000000000000000059EFFFF",
      INIT_06 => X"FFFFFFFFFFFFFFFFFFFFFEF30C0000000000000000000059EFFFFFFFFFFFFFFF",
      INIT_07 => X"FFFFFFFFFFEF3020000010000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_08 => X"F301C000010000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_09 => X"000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_0A => X"0059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3003F3F2F0",
      INIT_0B => X"FFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF300000090000000000000",
      INIT_0C => X"FFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30007EFE80000000000000059EFFFFFF",
      INIT_0D => X"FFFFFFFFFFFFFFFFFFFEF300E810060000000000000059EFFFFFFFFFFFFFFFFF",
      INIT_0E => X"FFFFFFFFEF3010000030000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFF",
      INIT_0F => X"060000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFF",
      INIT_10 => X"0000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_11 => X"59EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF308000000000",
      INIT_12 => X"FFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30800000000000000000000",
      INIT_13 => X"FFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3480000000000000000000059EFFFFFFFF",
      INIT_14 => X"FFFFFFFFFFFFFFFFFEF5880000000000000000000059EFFFFFFFFFFFFFFFFFFF",
      INIT_15 => X"FFFFFFEF1C80000000000000000000035EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFF",
      INIT_16 => X"0000000000000000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFF",
      INIT_17 => X"00000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1CC",
      INIT_18 => X"EFFFFFFFFFFFFFFFFFFFFFFFEFFFFFFFFFFFFFFFFFFFFFFFEF1C600000100000",
      INIT_19 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C38000010000000000000071",
      INIT_1A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFEF78070180FFF1FFFF9FFFFC071EFFFFFFFFFF",
      INIT_1B => X"FFFFFFFFFFFFFFFEF3400FE7F800E0000F00004035EFFFFFFFFFFFFFFFFFFFFF",
      INIT_1C => X"FFFFEF3400000000000000400002059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1D => X"00000000000000001059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1E => X"000000859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30000",
      INIT_1F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000",
      INIT_20 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000C59EF",
      INIT_21 => X"FFFFFFFFFFFFFFFFFFFFFFFFEF3400000000000000000000459EFFFFFFFFFFFF",
      INIT_22 => X"FFFFFFFFFFFFFEF3000000000010000000000C59EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_23 => X"FFEF5803FFF7F0010000080000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_24 => X"400000000000000431EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_25 => X"0000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C04001",
      INIT_26 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0400140000000000",
      INIT_27 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C08001C00000000000000471EFFF",
      INIT_28 => X"FFFFFFFFFFFFFFFFFFFFFFEF1C10000000000000000000871EFFFFFFFFFFFFFF",
      INIT_29 => X"FFFFFFFFFFFEF7220000000040000200003071EFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2A => X"EF7A2001000006000070000201DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2B => X"F99E385CF1C4C035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2C => X"F0071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C2001FFF",
      INIT_2D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1001FFF0607E7F07E7",
      INIT_2E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF580801FFF0000000000000071EFFFFF",
      INIT_2F => X"FFFFFFFFFFFFFFFFFFFFEF340401FFFFF1FFFF9FFFFC031EFFFFFFFFFFFFFFFF",
      INIT_30 => X"FFFFFFFFFEF340401FFF00E0000E00004059EFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_31 => X"3004004000000000400002059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_32 => X"00000000001059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_33 => X"859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30080000000",
      INIT_34 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3008000000000000000000",
      INIT_35 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3410000000000000000000C59EFFFFFFF",
      INIT_36 => X"FFFFFFFFFFFFFFFFFFEF3420000000000000000000C59EFFFFFFFFFFFFFFFFFF",
      INIT_37 => X"FFFFFFFEF5820001C00000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_38 => X"40001C00010000080000C35EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_39 => X"000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C",
      INIT_3A => X"1EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C80001C00000",
      INIT_3B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1D8000000000000000000047",
      INIT_3C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF1D00000000000000000000471EFFFFFFFFF",
      INIT_3D => X"FFFFFFFFFFFFFFFFEF7A0000FFF0000000000000C71EFFFFFFFFFFFFFFFFFFFF",
      INIT_3E => X"FFFFFEF320001FFF0040000200003835EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_3F => X"01FFF0060000700003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_40 => X"5DC1C4C059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3100",
      INIT_41 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF308001FFFDB9818",
      INIT_42 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF304001FFF0601C7F00E3F8059E",
      INIT_43 => X"FFFFFFFFFFFFFFFFFFFFFFFFFEF302001FFF0000000000000059EFFFFFFFFFFF",
      INIT_44 => X"FFFFFFFFFFFFFFEF342001FFFFF1FFFF0FFFF8059EFFFFFFFFFFFFFFFFFFFFFF",
      INIT_45 => X"FFFEF302001FFF00A0100F01804059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_46 => X"FFF00C000040000601DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_47 => X"00003031EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF581001",
      INIT_48 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0801FFF00000000",
      INIT_49 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0401FFF0000000000001871EFF",
      INIT_4A => X"FFFFFFFFFFFFFFFFFFFFFFFEF1C0401FFF0000000000000C71EFFFFFFFFFFFFF",
      INIT_4B => X"FFFFFFFFFFFFEF1C03FF0000000000000000471EFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4C => X"FEF7000000060000000000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4D => X"00010000080000C1DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4E => X"000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34000000",
      INIT_4F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000",
      INIT_50 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000459EFFFF",
      INIT_51 => X"FFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000459EFFFFFFFFFFFFFFF",
      INIT_52 => X"FFFFFFFFFFEF3400300000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_53 => X"F7007CFFFE0040000200003859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_54 => X"06000060000301DEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_55 => X"E071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5C18000020",
      INIT_56 => X"FFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFFFEF1C2000000C1F0101F8080",
      INIT_57 => X"FFFFFFEDFFFFFFFFFFFFFFFFFFFFFFEF1CC0000003E0FEFF07F7F8071EFFFFFF",
      INIT_58 => X"FFFFFFFFFFFFFFFFFFFEF1C80000000000000000000071EFFFFFFFFFFFFFFFFF",
      INIT_59 => X"FFFFFFFFEF5880000000000000000000071EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5A => X"080000000000000000000031EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5B => X"000000000001DEFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_5C => X"59EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF348000000000",
      INIT_5D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30800000000000000000000",
      INIT_5E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3040000000000000000000059EFFFFFFFF",
      INIT_5F => X"FFFFFFFFFFFFFFFFFEF3030000010000000000000059EFFFFFFFFFFFFFFFFFFF",
      INIT_60 => X"FFFFFFEF301E000070000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_61 => X"1FF7FC0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_62 => X"00000000059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300",
      INIT_63 => X"EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFEF30000000000000",
      INIT_64 => X"FFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3003FFFFC0000000000000059",
      INIT_65 => X"FFDDFFFFFFFFFFFFFFFFFFFFFFEF300C000020000000000000059EFFFFFFFFFF",
      INIT_66 => X"FFFFFFFFFFFFFFFEF3030000010000000000000059EFFFFFFFFFFFFFFFFFFFFF",
      INIT_67 => X"FFFFEF3040000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFF",
      INIT_68 => X"00000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFF",
      INIT_69 => X"000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30800",
      INIT_6A => X"FFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3080000000000000",
      INIT_6B => X"FFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3480000000000000000000059EF",
      INIT_6C => X"DDFFFFFFFFFFFFFFFFFFFFFFEF5880000000000000000000059EFFFFFFFFFFFF",
      INIT_6D => X"FFFFFFFFFFFFFEF1C80000000000000000000031EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6E => X"FFEF1CC0000000000000000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFF",
      INIT_6F => X"010000000000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFF",
      INIT_70 => X"E3F0071EFFFFFFFFFFFFFFFFFFFFFFFE3FFFFFFFFFFFFFFFFFFFFFFEF1C20000",
      INIT_71 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1C00001FA03C3C01",
      INIT_72 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7003FFF6E07BC3C39E1C3C071EFFF",
      INIT_73 => X"FFFFFFFFFFFFFFFFFFFFFFEF34000009000C000060000401DEFFFFFFFFFFFFFF",
      INIT_74 => X"FFFFFFFFFFFEF3000000000000000000002059EFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_75 => X"EF3000000000000000000001859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_76 => X"0000000000000859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_77 => X"00459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000",
      INIT_78 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30000000000000000000",
      INIT_79 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3400000000000000000000459EFFFFF",
      INIT_7A => X"FFFFFFFFFFFFFFFFFFFFEF7000000000010000000000C59EFFFFFFFFFFFFFFFF",
      INIT_7B => X"FFFFFFFFFEF1C0600B670010000080000C3DEFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7C => X"1C04001400000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7D => X"00000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_7E => X"471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C080014000",
      INIT_7F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C10000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ram_ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5830000000040000200003871EFFFFFFF",
      INIT_01 => X"FFFFFFFFFFFFFFFFFFEF362000FFF0040000200003035EFFFFFFFFFFFFFFFFFF",
      INIT_02 => X"FFFFFFFEF182001FFF01F0000F0000E059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_03 => X"3001FFFFF0FFED8FFF68031EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_04 => X"0120001B0071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C",
      INIT_05 => X"1EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1801FFF0600",
      INIT_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF780801FFF780303C0181C007",
      INIT_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF360401FFF87BC7C39E7E3C035EFFFFFFFFF",
      INIT_08 => X"FFFFFFFFFFFFFFFFEF30040000000C0000600004059EFFFFFFFFFFFFFFFFFFFF",
      INIT_09 => X"FFFFFEF3004000000000000000003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0A => X"000000000000000001859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0B => X"0000000859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3008",
      INIT_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF301000000000000",
      INIT_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3420000000000000000000459E",
      INIT_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFEF3020000800000000000000C59EFFFFFFFFFFF",
      INIT_0F => X"FFFFFFFFFFFFFFEF5C60001C00010000000000C5DEFFFFFFFFFFFFFFFFFFFFFF",
      INIT_10 => X"FFFEF1C40001C00010000080000C31EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_11 => X"1C00000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_12 => X"00000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C8000",
      INIT_13 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1D000000000000000",
      INIT_14 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1E00000000000000000000471EFF",
      INIT_15 => X"FFFFFFFFFFFFFFFFFFFFFFFEF7200010000040000400003871EFFFFFFFFFFFFF",
      INIT_16 => X"FFFFFFFFFFFFEF350001FFF004000020000301DEFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_17 => X"FEF308001FFF00F0000700006059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_18 => X"FFB0FEED0FFF68059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_19 => X"1B0059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF308001FF",
      INIT_1A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF304001FFF0600013000",
      INIT_1B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF302001FFF0001000018000059EFFFF",
      INIT_1C => X"FFFFFFFFFFFFFFFFFFFFFEF342001FFFCF1EFFF9EFFFC059EFFFFFFFFFFFFFFF",
      INIT_1D => X"FFFFFFFFFFEF781001FFF00E0000600004059EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1E => X"F1C0801FFF0000000000002035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_1F => X"000000000001071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_20 => X"0871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0001FFF0",
      INIT_21 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0401FFF000000000000",
      INIT_22 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C07FF0000000000000000C71EFFFFFF",
      INIT_23 => X"FFFFFFFFFFFFFFFFFFFEF5800000000000000000000471EFFFFFFFFFFFFFFFFF",
      INIT_24 => X"FFFFFFFFEF3000000000010000000000C35EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_25 => X"400000000010000080000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_26 => X"0000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_27 => X"59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300000000000",
      INIT_28 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30000000000000000000004",
      INIT_29 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3000000000000000000000459EFFFFFFFF",
      INIT_2A => X"FFFFFFFFFFFFFFFFFEF3401FEFFC0000000000000859EFFFFFFFFFFFFFFFFFFF",
      INIT_2B => X"FFFFFFEF780E010060040000200003059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2C => X"00000300E0000700002035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2D => X"A58F1E48071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1",
      INIT_2E => X"EFFFFFFFFFFFFFFFFFFFFFFFEDFFFFFFFFFFFFFFFFFFFFFFEF1C6000000FB1E3",
      INIT_2F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C80000000601C7F0063F0071",
      INIT_30 => X"FFDFFFFFFFFFFFFFFFFFFFFFFFEF1C80000000000000000000071EFFFFFFFFFF",
      INIT_31 => X"FFFFFFFFFFFFFFFEF5880000000000000000000071EFFFFFFFFFFFFFFFFFFFFF",
      INIT_32 => X"FFFFEF3080000000000000000000035EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFF",
      INIT_33 => X"00000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFF",
      INIT_34 => X"000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30800",
      INIT_35 => X"FFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF30C0000000000000",
      INIT_36 => X"FFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3060000010000000000000059EF",
      INIT_37 => X"DDFFFFFFFFFFFFFFFFFFFFFFEF3018000010000000000000059EFFFFFFFFFFFF",
      INIT_38 => X"FFFFFFFFFFFFFEF30070180F0000000000000059EFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_39 => X"FFEF30000C3D80000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFF",
      INIT_3A => X"000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFF",
      INIT_3B => X"0000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3000100",
      INIT_3C => X"FFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3007CFE1E000000000",
      INIT_3D => X"FFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF3018000030000000000000059EFFF",
      INIT_3E => X"FFFFFFFFFFFFFFFFFFFFFFEF3020000010000000000000059EFFFFFFFFFFFFFF",
      INIT_3F => X"FFFFFFFFFFFEF30C0000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDD",
      INIT_40 => X"EF3080000000000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFF",
      INIT_41 => X"0000000000000059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_42 => X"00059EFFFFFFFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF348000000",
      INIT_43 => X"FFFFFFFFFFFFFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF70800000000000000000",
      INIT_44 => X"FFFFFFFDDFFFFFFFFFFFFFFFFFFFFFFEF1C8000000000000000000001DEFFFFF",
      INIT_45 => X"FFFFFFFFFFFFFFFFFFFFEF1C80000000000000000000071EFFFFFFFFFFFFFFFF",
      INIT_46 => X"FFFFFFFFFEF1C40000000000000000000071EFFFFFFFFFFFFFFFFFFFFFFFDDFF",
      INIT_47 => X"1C30000010000000000000071EFFFFFFFFFFFFFFFFFFFFFFFEDFFFFFFFFFFFFF",
      INIT_48 => X"1FFFF8FFFF8071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INIT_49 => X"035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF580E00007FF",
      INIT_4A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3001FFFFC00E0100F00004",
      INIT_4B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34000000000C0000400006059EFFFFFFF",
      INIT_4C => X"FFFFFFFFFFFFFFFFFFEF3000000000000000000003059EFFFFFFFFFFFFFFFFFF",
      INIT_4D => X"FFFFFFFEF3000000000000000000001859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4E => X"00000000000000000000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4F => X"000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30",
      INIT_50 => X"9EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3400000000000",
      INIT_51 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3600000000000000000000C5",
      INIT_52 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFEF5803FFF7F0010000080000C59EFFFFFFFFF",
      INIT_53 => X"FFFFFFFFFFFFFFFFEF1C04001400000000000000C35EFFFFFFFFFFFFFFFFFFFF",
      INIT_54 => X"FFFFFEF1C04001400000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_55 => X"001C00000000000000471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_56 => X"0000000C71EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C08",
      INIT_57 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C1000000000000",
      INIT_58 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7220000000040000200003871E",
      INIT_59 => X"FFFFFFFFFFFFFFFFFFFFFFFFFEF722001000006000060000301DEFFFFFFFFFFF",
      INIT_5A => X"FFFFFFFFFFFFFFEF1C2001FFFC9F8101F8080E01DEFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5B => X"FFFEF1C1001FFF3F0FEFF8383F8071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5C => X"FFF00000003FFC80071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5D => X"FFF78071EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0801",
      INIT_5E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF300401FFFFF1FEFCF",
      INIT_5F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF340401FFF00F0101FFFF8401DEFF",
      INIT_60 => X"FFFFFFFFFFFFFFFFFFFFFFFEF300400FFF00C0003FFFFC6059EFFFFFFFFFFFFF",
      INIT_61 => X"FFFFFFFFFFFFEF3004000000000007FFFFE3059EFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_62 => X"FEF300800000000000FFFFFF1859EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_63 => X"0000003FFFFFFCC59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_64 => X"FF8459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF34100000",
      INIT_65 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF342000000000001FFFF",
      INIT_66 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF7020001C0000007FFFFFFCC59EFFFF",
      INIT_67 => X"FFFFFFFFFFFFFFFFFFFFFEF1C40001C0001003FFFFFFEC3DEFFFFFFFFFFFFFFF",
      INIT_68 => X"FFFFFFFFFFEF1C80001C0001003FFFFFFC471EFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_69 => X"F1C80001C0000007FFFFFFE471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_6A => X"00007FFFFFFE471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE",
      INIT_6B => X"E471EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1D00000000",
      INIT_6C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF5A0000FFF000007FFFFFF",
      INIT_6D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF320001FFF004003FFFFFFF835EFFFFFF",
      INIT_6E => X"FFFFFFFFFFFFFFFFFFFEF350001FFF004003FFFFFFC059EFFFFFFFFFFFFFFFFF",
      INIT_6F => X"FFFFFFFFEF308001FFFC9F81FFFFFFFC059EFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_70 => X"04001FFF3E07EBFFFFFFC059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_71 => X"001FFFFFF8059EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF3",
      INIT_72 => X"59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF306001FFF000",
      INIT_73 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF302001FFFFC03EDFFFFFF80",
      INIT_74 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFEF302001FFF05BC31FFFFFFC059EFFFFFFFF",
      INIT_75 => X"FFFFFFFFFFFFFFFFFEF581001FFF00C000FFFFFF4059EFFFFFFFFFFFFFFFFFFF",
      INIT_76 => X"FFFFFFEF1C0801FFF0000007FFFFE3035EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_77 => X"401FFF0000002FFFF01871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_78 => X"00BFFD00871EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0",
      INIT_79 => X"EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C0401FFF00000",
      INIT_7A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF1C07FF000000000027E800471",
      INIT_7B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFEF7000003010000000000000C71EFFFFFFFFFF",
      INIT_7C => X"FFFFFFFFFFFFFFFEF3400000000010000000000C1DEFFFFFFFFFFFFFFFFFFFFF",
      INIT_7D => X"FFFFEF3000000000010000080000C59EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7E => X"00000000000000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7F => X"000000459EFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF30000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ram_ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized4\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized4\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized4\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized4\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__30_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"69C780000ABF0010000080000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"000F000078000743077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFEF",
      INITP_02 => X"00183477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF569C78100000",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE8A9CDA200000000A0000500",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFECD5C5A2000FFF409000020000103677FFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFF995C783001FFF27B726EDFAF7603677FFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFA15C781801FFF2607E6F07F76803077FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"C3C0801DFF000000000000003077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"71CFE78E7E3807C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDE9",
      INITP_09 => X"C03277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFE19C980001FFFC",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94040000007DC2C36E3E3",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9804010000000000A0000207277FFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFF9C980400000004000060000707277FFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFF9C980000FFF006000030000187277FFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"40000FFF003000018000147277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"0000180001C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"5059F1E95160707070FDFFFFCC8800AAEEFFFFD5B23333333333333333333333",
      INIT_05 => X"284040484848D050585061615161F9D938100000103040404848485058595961",
      INIT_06 => X"181000A34FBD33DB63DC564F4E4E4E4E40D9D95850616151D9F1E14998000008",
      INIT_07 => X"EE55A1AA33B2AAD5FFFFEEAA001155FFFFFD707070707070D090000000000000",
      INIT_08 => X"333333333333333333333333333333333333333333333333333333B2BBDDBBDD",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"CC8800AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_0E => X"D9E971492008000000A84040404859E9594859595061F169E1E8707071FDFFFF",
      INIT_0F => X"CFCFCFCE4861615948595150E172593090000000184040404050E96148505950",
      INIT_10 => X"009955FFFF7C707070707050900000000000000010080023CED7CECECECECFCF",
      INIT_11 => X"33333333333333333333333333333333AA3366776EBB11AA33B2AAD5FFFFEEAA",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"404848515961716948C86A71F0707070717CFFFFCC1000AAEEFFFFDDAA333333",
      INIT_18 => X"516AC1080000000008284040404850595969715048D962280000000000103040",
      INIT_19 => X"00000000000000000000001AC6CEC6C6C6C6C6C6C6C6C6C64048485061716148",
      INIT_1A => X"333333B233CCEEEEDD2211AA33B2AAD5FFFFEEA228E1757E7370F0707070E090",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"707070707070737F75E128AAEEFFFFDDAA333333333333333333333333333333",
      INIT_21 => X"4048C8404861F9E1C861613090000000000000183840C8C84050F171C9D1E9F0",
      INIT_22 => X"333433333333333333333333C8514848587169D1D9E940100000000000001028",
      INIT_23 => X"AA33AA5DFFFFEEA2A0D96D7EF3F1F07070705808000000000000000000000011",
      INIT_24 => X"3333333333333333333333333333333333333333333333AA33DDEECCDDDDAAA1",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"50B020201890183858D859D1C8E0717AEAE9F0707070707070F1FCFF6D5120AA",
      INIT_2B => X"E0E0D058E871F272E970E85838A8A0209090A8D05859D9C858E9797269F070E8",
      INIT_2C => X"FFFD70707070E0180000000000000000000000224C544C4C4C4C4C4C4C4C4C54",
      INIT_2D => X"33333333333333333333333333446655DDF64499AA33AA55FFFFEEAA001955FF",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"E0E871F1F07070707070707071FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_34 => X"68E8E8E0E0E0E87070E868E068F071F17070707070E8E8E8E0E0E0E870F0E860",
      INIT_35 => X"000000000000002A5D665D6565656565656565657070E8707071717070707070",
      INIT_36 => X"33AABB44CC442299AA33AAD5FFFFEEAA000955FFFFFD70707070705818000000",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"F1FDFFFFC48000AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_3D => X"7070707070707070707078707078707070707070707070707070707070707070",
      INIT_3E => X"5D5D5D5D5D5D5D5D707070707070707070707070707870707078707070707070",
      INIT_3F => X"FFFFEEAA0831DDFF7EFC70707070707058980000000000000000002A5D65DD5D",
      INIT_40 => X"33333333333333333333333333333333333333333333AA11091199AA33B2AADD",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"C85858E0E86860E0D8D86868E86870707070707070F47EFF54A808AAEEFFFFDD",
      INIT_47 => X"D86868E8707070E8E0E0C840505858E8606860D8D860E868E8707070E8E058C0",
      INIT_48 => X"7070707070C8080000000000000000225DDD5D5D5D5D5D5D5D5D5D5D6060D858",
      INIT_49 => X"3333333333333333333333B2AAAAB23333B2AAD5FFFFEEA22869757E73707070",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"D0607070707070707070737F7D6928AAEEFFFFDDAA3333333333333333333333",
      INIT_50 => X"989028504848C8C840D9716158E86040A8A81808089818B8D04848C8C0486969",
      INIT_51 => X"000000993BBCBBBBBBBBBBBBBBBBBB3BC0C84840486969D860E8C8B0A8208808",
      INIT_52 => X"3333333333B2AAD5FFFFEEA23071FD7EF2F070707070707078E0900000000000",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"FD71A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_59 => X"61583008000000000000103040384858484861716161E8707070707070F0727F",
      INIT_5A => X"BDBD3D3D405058504869716160409000000000000000204038405050485069E9",
      INIT_5B => X"2871FD7E727070707070707070609000000000000000001A3DC53DBDBDBDBDBD",
      INIT_5C => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"40485050505040D1F169D1E87070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_63 => X"E1419800000000000020404840505050584849E9F25130900000000000083048",
      INIT_64 => X"68B000000000000000000023CFD7CFD7D7D7D7D7D7D7D757505048595048D9F1",
      INIT_65 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070707070",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"6070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_6C => X"5059484861595051E9E95930080000000018485959595840506950516171E1D9",
      INIT_6D => X"4E574E4E4E4E4E4E4E4E4E4E6148405961515161716140900000000010385959",
      INIT_6E => X"33B2AADDFFFFEEA22871FD7E72707070707070704008000000000000000000A2",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3808000010304050596159584851615061797961E9F0707070F0737F7D69A8AA",
      INIT_76 => X"616159485961516179F961C9980000082840485959595950506159506979F1D9",
      INIT_77 => X"F2F07070707070C89000000000000000000000A24E574F4F4F4F4E4E4E4E4E4E",
      INIT_78 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"59506150E9F9695AE970707070F0727FFD69A8AAEEFFFFDDAA33333333333333",
      INIT_7F => X"A8000008304038486159696148615961F171E162511000001038403859616169",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__30_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__30\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00020000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__30_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized40\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 1 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized40\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized40\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized40\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 2 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"555555555555555555555555555556FD2FAAAAAAAAAAAAAAAA00000000000000",
      INIT_01 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_02 => X"55555556FD2F9AAAAAAAAAAAAAAA000000000000000000000000005A9BE1FE55",
      INIT_03 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_04 => X"55555A000010000000001400000000056A9BE1FE555555555555555555555555",
      INIT_05 => X"55555555555555555555555555555555555555555555555556FD2FAAAAA55555",
      INIT_06 => X"0000000005AAABD1FE5555555555555555555555555555555555555555555555",
      INIT_07 => X"5555555555555555555555555556FD1BEAA95000000000060000100000000004",
      INIT_08 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_09 => X"555556FD0BFAA500000000000110005500000000550000000056AAAF91FE5555",
      INIT_0A => X"5555555555555555555555A55555555555555555555555555555555555555555",
      INIT_0B => X"00005555AA55555455AA555595156AAABF81FE55555555555555555555555555",
      INIT_0C => X"F95555555555555555555555555555555555555555555556FD0BFA9000000000",
      INIT_0D => X"AAAA69AAAABF81FE555555555555555555555555555555555555555555555556",
      INIT_0E => X"55555555555555555555555556FD0BFA40000000000000AA96AAAAAAA9A6AAAA",
      INIT_0F => X"555555555555555555555555555555555555555557FD55555555555555555555",
      INIT_10 => X"5556FD0BFA40000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAABF81FE555555",
      INIT_11 => X"55555555555555555557FD555555555555555555555555555555555555555555",
      INIT_12 => X"00AAAAAAAAAAAAAAAAAAAAAAAAAAAABF81FE5555555555555555555555555555",
      INIT_13 => X"5555555555555555555555555555555555555555555556FD1FAA400000000000",
      INIT_14 => X"AAAAAAAAABD1FE555555555555555555555555555555555555555555555557FD",
      INIT_15 => X"555555555555555555555556FD2F9A40000000000000AAAAAAAAAAAAAAAAAAAA",
      INIT_16 => X"555555555555555555555555555555555555555BFD5555555555555555555555",
      INIT_17 => X"56FD2FAA40000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE55555555",
      INIT_18 => X"555555555555555557FD55555555555555555555555555555555555555555555",
      INIT_19 => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE555555555555555555555555555555",
      INIT_1A => X"55555555555555555555555555555555555555555556FD2FAA90000000000000",
      INIT_1B => X"AAAAAA9BE1FE555555555555555555555555555555555555555555555557FD55",
      INIT_1C => X"5555555555555555555556FD2FAAA4000000000001AAAAAAAAAAAAAAAAAAAAAA",
      INIT_1D => X"55555555555555555555555555555555555557FD555555555555555555555555",
      INIT_1E => X"FD2FAAA9540000000001AAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE5555555555",
      INIT_1F => X"5555555555555557FD5555555555555555555555555555555555555555555556",
      INIT_20 => X"AAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE55555555555555555555555555555555",
      INIT_21 => X"555555555555555555555555555555555555555556FD2FAAAAA95555551456AA",
      INIT_22 => X"AAAA9BE1FE555555555555555555555555555555555555555555555557FD5555",
      INIT_23 => X"55555555555555555556FD2FAAAAAAAAAAAA6AAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_24 => X"55555555555555555555555555555555555BFD55555555555555555555555555",
      INIT_25 => X"2FAAAAA9555555555AAAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE555555555555",
      INIT_26 => X"5555555555555BF95555555555555555555555555555555555555555555556FD",
      INIT_27 => X"AAAAAAAAAAAAAAAAAAAAAAAA9BE1FE5555555555555555555555555555555555",
      INIT_28 => X"5555555555555555555555555555555555555556FD2FAAAA540001000006AAAA",
      INIT_29 => X"AA9BE1FE55555555555555555555555555555555555555555555555BF9555555",
      INIT_2A => X"555555555555555556FD2FAAA9000000000005AAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_2B => X"555555555555555555555555555555555BF95555555555555555555555555555",
      INIT_2C => X"AA94000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE55555555555555",
      INIT_2D => X"55555555555BF95555555555555555555555555555555555555555555556FD2F",
      INIT_2E => X"AAAAAAAAAAAAAAAAAAAAAA9BE1FE555555555555555555555555555555555555",
      INIT_2F => X"55555555555555555555555555555555555556FD2FAA40000000000000AAAAAA",
      INIT_30 => X"9BE1FE55555555555555555555555555555555555555555555555BF955555555",
      INIT_31 => X"5555555555555556FD2FAA40000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_32 => X"5555555555555555555555555555555BF9555555555555555555555555555555",
      INIT_33 => X"40000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAA9BE1FE5555555555555555",
      INIT_34 => X"555555555BF95555555555555555555555555555555555555555555556FD2F9A",
      INIT_35 => X"AAAAAAAAAAAAAAAAAAAA9BE1FE55555555555555555555555555555555555555",
      INIT_36 => X"555555555555555555555555555555555556FD1BEA40000000000000AAAAAAAA",
      INIT_37 => X"91FE55555555555555555555555555555555555555555555555BF95555555555",
      INIT_38 => X"55555555555556FD0BFA40000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAAAF",
      INIT_39 => X"55555555555555555555555555555BF955555555555555555555555555555555",
      INIT_3A => X"000000000000AAAAAAAAAAAAAAAAAAAAAAAAAAAABF81FE555555555555555555",
      INIT_3B => X"5555555BF95555555555555555555555555555555555555555555556FD0BFA50",
      INIT_3C => X"AAAAAAAAAAAAAAAAAABF81FE5555555555555555555555555555555555555555",
      INIT_3D => X"5555555555555555555555555555555556FD0BFA94000000000001AAAAAAAAAA",
      INIT_3E => X"FE555555555555555555555555555555555555555555555556E5555555555555",
      INIT_3F => X"555555555556FD0BFAA9400000000001A56AAAA5AAA96AAAA96AA95AAAAABF81",
      INIT_40 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_41 => X"40015004555055A55455555569541555555AAABF81FE55555555555555555555",
      INIT_42 => X"555555555555555555555555555555555555555555555555555556FD1FAAAA95",
      INIT_43 => X"0014000000001AAAABD1FE555555555555555555555555555555555555555555",
      INIT_44 => X"55555555555555555555555555555556FD2F9AAAAAAA5A95556A000054000000",
      INIT_45 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_46 => X"5555555556FD2FAAAAAAAAAAAAAAAA00000000000000000000000006AA9BE1FE",
      INIT_47 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_48 => X"AAAAAAAA00000000000000000000000001AA9BE1FE5555555555555555555555",
      INIT_49 => X"5555555555555555555555555555555555555555555555555556FD2FAAAAAAAA",
      INIT_4A => X"0000000000006A9BE1FE55555555555555555555555555555555555555555555",
      INIT_4B => X"555555555555555555555555555556FD2FAAAAAAAAAAAAAAAA00000000000000",
      INIT_4C => X"5555555555055555555555555555555555555555555555555555555555555555",
      INIT_4D => X"55555556FD2FAAAAAAAAAAAAAAAA000000000000000000000000001A9BE1FE55",
      INIT_4E => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_4F => X"AAAAAA000000000000000000000000001A9BE1FE555555555555014155555555",
      INIT_50 => X"55555555555555555555555555555555555555555555555556FD2F9AAAAAAAAA",
      INIT_51 => X"00000000005A9BE1FE5555555555550141555555555555555555555555555555",
      INIT_52 => X"5555555555555555555555555556FD1FAAAAAAAAAAAAAAAA0000010000000000",
      INIT_53 => X"5555555500501555555555555555555555555555555555555555555555555555",
      INIT_54 => X"555556FD1BFAAA955555559555000001000000000040000000005AABD1FE5555",
      INIT_55 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_56 => X"9000000000000000000000000000001ABF81FE55555555555540100555555555",
      INIT_57 => X"555555555555555555555555555555555555555555555556FD0BFAAA90000001",
      INIT_58 => X"000000001ABF81FE555555555555401405555555555555555555555555555555",
      INIT_59 => X"55555555555555555555555556FD0BFAAA400000019000000000000000000000",
      INIT_5A => X"5555555005055555555555555555555555555555555555555555555555555555",
      INIT_5B => X"5556FD0BFAAA400000014000000000000000000000000000001ABF81FE555555",
      INIT_5C => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_5D => X"00000000000000000000000000006ABF81FE5555555555555005055555555555",
      INIT_5E => X"5555555555555555555555555555555555555555555556FD1BEAA90000000000",
      INIT_5F => X"000005AAAF81FE55555555555554014555555555555555555555555555555555",
      INIT_60 => X"555555555555555555555556FD1FA6A400000010000000001000000000040000",
      INIT_61 => X"5555540155555555555555555555555555555555555555555555555555555555",
      INIT_62 => X"56FD1BEAA4000001BAAAAA00005400000000150000000006AAABD1FE55555555",
      INIT_63 => X"5555555555555555555555555555555555555555555555555555555555555555",
      INIT_64 => X"5541A9550550116A550154105AAAAF91FE555555555555550155555555555555",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 2,
      READ_WIDTH_B => 2,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 2,
      WRITE_WIDTH_B => 2
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 1) => addra(13 downto 0),
      ADDRARDADDR(0) => '1',
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 2) => B"000000000000000000000000000000",
      DIADI(1 downto 0) => dina(1 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 2) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 2),
      DOADO(1 downto 0) => DOADO(1 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized41\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized41\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized41\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized41\ is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFFBCF000000000000000000000001E00000000000000000000001E7F8000000",
      INIT_01 => X"0000000000000000001E00000000000000000000001E7F8000000FFFFFFFFFFF",
      INIT_02 => X"00000001E00000000000000000000001E7FE000000FFFFFFFFFFFFFFBCF00000",
      INIT_03 => X"000000000000000000001E7FFC00000FFFFFFFFFFFFFFBCF0000000000000000",
      INIT_04 => X"0000000001E7FFFFFE67FFFFFFFFFFFFFFBCF000000000000000000000001E00",
      INIT_05 => X"7FFFCFE1FFFFEFFFFFFFFFFBCF000000000000000000000003E0000000000000",
      INIT_06 => X"FBFFFFFFFFFFBCF000000000000000000000003E00000000000000000000001E",
      INIT_07 => X"FBCF000000000000000000000003E00000000000000000000001E7FF000001FF",
      INIT_08 => X"00000000000000003E00000000000000000000001E7FE000000FFEFFFFFFEFFF",
      INIT_09 => X"000003E00000000000000000000001E7FC000000FFFFFFFFF77FFFBCF0000000",
      INIT_0A => X"0000000000000000001E7F0000000FF7FBFFFF7FFFFBCF0F0F80000000000000",
      INIT_0B => X"00000001E7F0000000FFFFBFFFF7EFFFBCF1F0F80000000000000000003E0000",
      INIT_0C => X"0000000FEFFFFFFF7F07FBCF1F0F80000000000000000003E000000000000000",
      INIT_0D => X"FFFFF7FFFFBCF1F0F80000000000000000003E00000000000000000000001E7B",
      INIT_0E => X"8F1F0F80000000000000000003E00000000000000000000001E3F0000000FEFF",
      INIT_0F => X"000000000000003E00000000000000000000001E3F0000000FEFDFFFFF7FFFFF",
      INIT_10 => X"0003E00000000000000000000001E3F0000000FFFDFFFFF7FFFFF8F1F0F80000",
      INIT_11 => X"00000000000000001E3F8000000FFF7EFFFF7FFFFF8F1F0F8000000000000000",
      INIT_12 => X"000001E3FC000000FF76FEFFF7FFFFF8F1F0F80000000000000000001E000000",
      INIT_13 => X"0000000707E0607FFFFF8F1F0F80000000000000000000000000000000000000",
      INIT_14 => X"0007FFFFF8F1F0F80000000000000000000000000000000000000000001E3FF0",
      INIT_15 => X"1F0F80000000000000000000000000000000000000000001E7BF00080700707E",
      INIT_16 => X"0000000000000000000000000000000000001E7BF0007FF00307E0003FF9FBCF",
      INIT_17 => X"00000000000000000000000001E7FF8007FF003FBC0007E00FBCF1F0F8000000",
      INIT_18 => X"000000000000001E7FF8007FF001F8000078007BCF1F0F800000000000000000",
      INIT_19 => X"0001E7FFC00FFF001F8000070003BCF1F0F80000000000000000000000000000",
      INIT_1A => X"FFF000F8000000003BCF0F0F0000000000000000000000000000000000000000",
      INIT_1B => X"000003BCF000000000000000000000000000000000000000000000001E7BFC00",
      INIT_1C => X"0000000000000000000000000000000000000000000001E79FE01FFF00000000",
      INIT_1D => X"00000000000000000000000000000000001E3FFC0008000000000000003BCF00",
      INIT_1E => X"000000000000000000000301E3FF80008000000000000003F8F0000000000000",
      INIT_1F => X"0000000000DC1E3FF80008000000000000003F8F000000000000000000000000",
      INIT_20 => X"C1E3FF00000000000000000003F8F00000000000000000000000000000000000",
      INIT_21 => X"000000000000003F8F0000000000000000000000000000000000000000000005",
      INIT_22 => X"0007F8F000000000000000000000000000000000000000000000381E3FE00000",
      INIT_23 => X"00000000000000000000000000000000000000000781E3DC0000000000000000",
      INIT_24 => X"0000000000000000000000000000007C1E3DC000FFF0000000000000FF8F0000",
      INIT_25 => X"00000000000000000007E1E3FC000FFF0040000200001FF8F000000000000000",
      INIT_26 => X"000000001C1E3FE000FFFD9F8180F80807FF8F00000000000000000000000000",
      INIT_27 => X"E3FF000FFFFFFFFFFFFFFFFFF8F0000000000000000000000000000000000000",
      INIT_28 => X"0E0000700007FF8F000000000000000000000000000000000000000000000001",
      INIT_29 => X"3FFCF000000000000000000000000000000000000000000000001E7FF800FFF0",
      INIT_2A => X"000000000000000000000000000000000000000001E7BF800FFF000000000000",
      INIT_2B => X"0000000000000000000000000000001E7FF8000000000000000001FBCF000000",
      INIT_2C => X"00000000000000000001E7FF8000000000000000000FBCF00000000000000000",
      INIT_2D => X"000000001E7FF00000000000000000007BCF0000000000000000000000000000",
      INIT_2E => X"BE00000000000000000003BCF000000000000000000000000000000000000000",
      INIT_2F => X"00000000003BCF000000000000000000000000000000000000000000000001E7",
      INIT_30 => X"BCF000000000000000000000000000000000000000000000001E7BC000000000",
      INIT_31 => X"0000000000000000000000000000000000000001E3FC00000000000000000003",
      INIT_32 => X"00000000000000000000000000001E3F800000000000000000003F8F00000000",
      INIT_33 => X"000000000000000001E3F000000000000000000003F8F0000000000000000000",
      INIT_34 => X"0000001E3E000000000000000000003F8F000000000000000000000000000000",
      INIT_35 => X"00000000000000000003F8F00000000000000000000000000000000000000000",
      INIT_36 => X"000000003F8F000000000000000000000000000000000000000000000001E3E0",
      INIT_37 => X"F000000000000000000000000000000000000000000000001E3C000000000000",
      INIT_38 => X"00000000000000000000000000000000000001E7C0000FFF00000000000007F8",
      INIT_39 => X"000000000000000000000000001E7E0000FFF0000000000000FBCF0000000000",
      INIT_3A => X"0000000000000001E7F0000FFF0040000200001FBCF000000000000000000000",
      INIT_3B => X"00001E7F8000FFFD9F8180F81807FBCF00000000000000000000000000000000",
      INIT_3C => X"0FFFFFFFFFFFFFFFFFBCF0000000000000000000000000000000000000000000",
      INIT_3D => X"FC0807FBCF000000000000000000000000000000000000000000000001E7FC00",
      INIT_3E => X"00000000000000000000000000000000000000000000001E7BC000FFF00F8100",
      INIT_3F => X"000000000000000000000000000000000001E7FC000FFF0040000000003FBCF0",
      INIT_40 => X"0000000000000000000000001E3FE000FFF0000000000001FBCF000000000000",
      INIT_41 => X"00000000000001E3FF000FFF0000000000000FF8F00000000000000000000000",
      INIT_42 => X"001E3FF800FFF00000000000007F8F0000000000000000000000000000000000",
      INIT_43 => X"FF00000000000003F8F000000000000000000000000000000000000000000000",
      INIT_44 => X"00003F8F000000000000000000000000000000000000000000000001E3FF800F",
      INIT_45 => X"000000000000000000000000000000000000000000001E3FFC00FFF000000000",
      INIT_46 => X"0000000000000000000000000000000001E3FFFFFFFF00000000000003F8F000",
      INIT_47 => X"00000000000000000000001E7BFFFFFFF00000000000003F8F00000000000000",
      INIT_48 => X"000000000001E7FFFFFFFF00000000000003BCF0000000000000000000000000",
      INIT_49 => X"1E7FFFFFFFF00000000000003BCF000000000000000000000000000000000000",
      INIT_4A => X"00000000000003BCF00000000000000000000000000000000000000000000000",
      INIT_4B => X"003BCF000000000000000000000000000000000000000000000001E7FFFFFFFF",
      INIT_4C => X"0000000000000000000000000000000000000000001E7BFFFFFFF00000000000",
      INIT_4D => X"00000000000000000000000000000001E7FFC0000300000000000007BCF00000",
      INIT_4E => X"000000000000000000001E3FE0000010000000000000FF8F0000000000000000",
      INIT_4F => X"0000000001E3FC0000000000000000001FF8F000000000000000000000000000",
      INIT_50 => X"3F000000081F0100F80807FF8F000000000000000000000000C0000000000000",
      INIT_51 => X"FFFFFFFFFFFFF8F000000000000000000000001E00000000000000000000001E",
      INIT_52 => X"FF8F000000000000000000000001E00000000000000000000001E3F0000000FF",
      INIT_53 => X"00000000000000001E00000000000000000000001E3F0000000FFFFFFFFFFFFF",
      INIT_54 => X"000001E00000000000000000000001E3F0000000FFFFFFFFFFFFFFF8F0000000",
      INIT_55 => X"0000000000000000001E7B0000000FFFFFFFFFFFFFFF8F000000000000000000",
      INIT_56 => X"00000001E7F0000000FFFFFFFFFFFFFFBCF000000000000000000000003E0000",
      INIT_57 => X"8000000FFFFFFFFFFFFFFBCF000000000000000000000001E000000000000000",
      INIT_58 => X"FFFFFFFFFFBCF000000000000000000000001E00000000000000000000001E7F",
      INIT_59 => X"CF000000000000000000000001E00000000000000000000001E7FC000000FFFF",
      INIT_5A => X"000000000000001E00000000000000000000001E7FE000000FFFFFFFFFFFFFFB",
      INIT_5B => X"0001E00000000000000000000001E7FFE00003FFFFFFFFFFFFFFBCF000000000",
      INIT_5C => X"00000000000000001E7FFFFFFFFFFFFFFFFFFFFFFBCF00000000000000000000",
      INIT_5D => X"000001E7FFC00003FFFFFFFFFFFFFFBCF000000000000000000000003E000000",
      INIT_5E => X"00001FFFFFFFFFFFFFFBCF000000000000000000000003E00000000000000000",
      INIT_5F => X"FFFFFFFFBCF000000000000000000000003E00000000000000000000001E7FF0",
      INIT_60 => X"000000000000000000000003E00000000000000000000001E7FE000000FFFFFF",
      INIT_61 => X"0000000000003E00000000000000000000001E7F8000000FFFFFFFFFFFFFFBCF",
      INIT_62 => X"03E00000000000000000000001E7F0000000FFFFFFFFFFFFFFBCF00000000000",
      INIT_63 => X"000000000000001E7F0000000FFFFFFFFFFFFFFBCF0000000000000000000000",
      INIT_64 => X"0001E7B0000000FFFFFFFFFFFFFFBCF000000000000000000000003E00000000",
      INIT_65 => X"000FFFFFFFFFFFFFFBCF000000000000000000000003E0000000000000000000",
      INIT_66 => X"FFFFFFF8F000000000000000000000003E00000000000000000000001E3F0000",
      INIT_67 => X"0000000000000000000003E00000000000000000000001E3F0000000FFFFFFFF",
      INIT_68 => X"00000000003E00000000000000000000001E3F0000000FFFFFFFFFFFFFFF8F00",
      INIT_69 => X"C00000000000000000000001E3F8000000FFFFFFFFFFFFFFF8F0000000000000",
      INIT_6A => X"0000000000001E3FE00000087FC7C3FE7E3FFF8F000000000000000000000001",
      INIT_6B => X"01E3FFC000010040000600003FF8F00000000000000000000000000000000000",
      INIT_6C => X"70000000000003FF8F0000000000000000000000000000000000000000000000",
      INIT_6D => X"001FBCF000000000000000000000000000000000000000000000001E7BFFFFE6",
      INIT_6E => X"00000000000000000000000000000000000000000001E7FFFFFFFF0000000000",
      INIT_6F => X"000000000000000000000000000000001E7FFFFFFFF00000000000007BCF0000",
      INIT_70 => X"0000000000000000000001E7FFFFFFFF00000000000007BCF000000000000000",
      INIT_71 => X"00000000001E7FFFFFFFF00000000000003BCF00000000000000000000000000",
      INIT_72 => X"E7BFFFFFFF00000000000003BCF0000000000000000000000000000000000000",
      INIT_73 => X"0000000000003BCF000000000000000000000000000000000000000000000001",
      INIT_74 => X"03F8F000000000000000000000000000000000000000000000001E3FFFFFFFF0",
      INIT_75 => X"000000000000000000000000000000000000000001E3FF800080000000000000",
      INIT_76 => X"0000000000000000000000000000001E3FF80008000000000000003F8F000000",
      INIT_77 => X"00000000000000000001E3FF00008000000000000003F8F00000000000000000",
      INIT_78 => X"000000001E3FE00000000000000000003F8F0000000000000000000000000000",
      INIT_79 => X"FC00000000000000000007F8F000000000000000000000000000000000000000",
      INIT_7A => X"0000000000FF8F000000000000000000000000000000000000000000000001E3",
      INIT_7B => X"BCF000000000000000000000000000000000000000000000001E79C000000000",
      INIT_7C => X"0000000000000000000000000000000000000001E3FC000FFF0000000000001F",
      INIT_7D => X"00000000000000000000000000001E3FC000FFF00E0000700007FF8F00000000",
      INIT_7E => X"000000000000000001E3FE000FFFF9FFFC4FFFE4FFF8F0000000000000000000",
      INIT_7F => X"0000001E3FF000FFFC7FCFF7FE7FBFFF8F000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"800FFF0040000600003FF8F00000000000000000000000000000000000000000",
      INIT_01 => X"00000003FBCF000000000000000000000000000000000000000000000001E79F",
      INIT_02 => X"F000000000000000000000000000000000000000000000001E7FF800FFF00000",
      INIT_03 => X"00000000000000000000000000000000000001E7FF8000000000000000000FBC",
      INIT_04 => X"000000000000000000000000001E7FF00000000000000000007BCF0000000000",
      INIT_05 => X"0000000000000001E7FE00000000000000000007BCF000000000000000000000",
      INIT_06 => X"00001E7BC00000000000000000003BCF00000000000000000000000000000000",
      INIT_07 => X"000000000000000003BCF0000000000000000000000000000000000000000000",
      INIT_08 => X"0000003BCF000000000000000000000000000000000000000000000001E7FC00",
      INIT_09 => X"00000000000000000000000000000000000000000000001E3FC0000000000000",
      INIT_0A => X"000000000000000000000000000000000001E3F800000000000000000003F8F0",
      INIT_0B => X"0000000000000000000000001E3F000000000000000000003F8F000000000000",
      INIT_0C => X"00000000000001E3E000000000000000000003F8F00000000000000000000000",
      INIT_0D => X"001E3C000000000000000000003F8F0000000000000000000000000000000000",
      INIT_0E => X"FF00000000000007F8F000000000000000000000000000000000000000000000",
      INIT_0F => X"0000FF8F000000000000000000000000000000000000000000000001E3C0000F",
      INIT_10 => X"000000000000000000000000000000000000000000001E7C0000FFF000000000",
      INIT_11 => X"0000000000000000000000000000000001E7E0000FFF0000000000001FBCF000",
      INIT_12 => X"00000000000000000000001E7F0000FFF00E0000700007FBCF00000000000000",
      INIT_13 => X"000000000001E7F8000FFFF9FFFC4FFFE4FFBCF0000000000000000000000000",
      INIT_14 => X"1E7FC000FFFFFFFFFFFFFFFFFBCF000000000000000000000000000000000000",
      INIT_15 => X"00E0000600007FBCF00000000000000000000000000000000000000000000000",
      INIT_16 => X"03FBCF000000000000000000000000000000000000000000000001E7BC000FFF",
      INIT_17 => X"0000000000000000000000000000000000000000001E3FC000FFF00000000000",
      INIT_18 => X"00000000000000000000000000000001E3FE000FFF0000000000001FF8F00000",
      INIT_19 => X"000000000000000000001E3FF000FFF0000000000000FF8F0000000000000000",
      INIT_1A => X"0000000001E3FF800FFF00000000000007F8F000000000000000000000000000",
      INIT_1B => X"3FF800FFF00000000000003F8F00000000000000000000000000000000000000",
      INIT_1C => X"000000000003F8F000000000000000000000000000000000000000000000001E",
      INIT_1D => X"3F8F000000000000000000000000000000000000000000000001E3FFFFDFFF00",
      INIT_1E => X"00000000000000000000000000000000000000001E7FFFFFFFF0000000000000",
      INIT_1F => X"000000000000000000000000000001E7BFFFFFFF00000000000003BCF0000000",
      INIT_20 => X"0000000000000000001E7FFFFFFFF00000000000003BCF000000000000000000",
      INIT_21 => X"00000001E7FFFFFFFF00000000000003BCF00000000000000000000000000000",
      INIT_22 => X"FFFFFFF00000000000003BCF0000000000000000000000000000000000000000",
      INIT_23 => X"0000000003BCF000000000000000000000000000000000000000000000001E7F",
      INIT_24 => X"CF000000000000000000000000000000000000000000000001E7BFF810170000",
      INIT_25 => X"000000000000000000000000000000000000001E3FF8000010000000000000FB",
      INIT_26 => X"0000000000000000000000000001E3FE0000000000000000000FF8F000000000",
      INIT_27 => X"00000000000000001E3FC0000000060000200003FF8F00000000000000000000",
      INIT_28 => X"000001E3F0000000F9F8180FC1C07FF8F000000000000000000000001E000000",
      INIT_29 => X"00000FFFFFFFFFFFFFFF8F000000000000000000000001E00000000000000000",
      INIT_2A => X"FFFFFFFFF8F000000000000000000000001E00000000000000000000001E3F00",
      INIT_2B => X"000000000000000000000001E00000000000000000000001E3F0000000FFFFFF",
      INIT_2C => X"0000000000003E00000000000000000000001E7F0000000FFFFFFFFFFFFFFF8F",
      INIT_2D => X"03E00000000000000000000001E7B0000000FFFFFFFFFFFFFFBCF00000000000",
      INIT_2E => X"000000000000001E7F0000000FFFFFFFFFFFFFFBCF0000000000000000000000",
      INIT_2F => X"0001E7F8000000FFFFFFFFFFFFFFBCF000000000000000000000001E00000000",
      INIT_30 => X"000FFFFFFFFFFFFFFBCF000000000000000000000001E0000000000000000000",
      INIT_31 => X"FFFFFFBCF000000000000000000000001E00000000000000000000001E7FC000",
      INIT_32 => X"0000000000000000000001E00000000000000000000001E7FF800000FFFFFFFF",
      INIT_33 => X"00000000003E00000000000000000000001E7FFF01807FFFFFFFFFFFFFFBCF00",
      INIT_34 => X"E00000000000000000000001E7FFFFFFFFFFFFFFFFFFFFFFBCF0000000000000",
      INIT_35 => X"0000000000001E7FF800001FFFFFFFFFFFFFFBCF000000000000000000000003",
      INIT_36 => X"01E7FE000001FFFFFFFFFFFFFFBCF000000000000000000000003E0000000000",
      INIT_37 => X"0FFFFFFFFFFFFFFBCF000000000000000000000003E000000000000000000000",
      INIT_38 => X"FFFFBCF000000000000000000000003E00000000000000000000001E7FC00000",
      INIT_39 => X"00000000000000000003E00000000000000000000001E7F0000000FFFFFFFFFF",
      INIT_3A => X"000000003E00000000000000000000001E7F0000000FFFFFFFFFFFFFFBCF0000",
      INIT_3B => X"0000000000000000000001E7F0000000FFFFFFFFFFFFFFBCF000000000000000",
      INIT_3C => X"00000000001E3F0000000FFFFFFFFFFFFFFBCF000000000000000000000003E0",
      INIT_3D => X"E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000003E000000000000",
      INIT_3E => X"FFFFFFFFFFFFFF8F000000000000000000000003E00000000000000000000001",
      INIT_3F => X"FFF8F000000000000000000000003E00000000000000000000001E3F0000000F",
      INIT_40 => X"000000000000000001E00000000000000000000001E3F8000000FFFFFFFFFFFF",
      INIT_41 => X"0000000800000000000000000000001E3FC000000FFFFFFFFFFFFFFF8F000000",
      INIT_42 => X"00000000000000000001E3FF00000000F0100700007FF8F00000000000000000",
      INIT_43 => X"000000001E7BFE000030040000000003FF8F0000000000000000000000000000",
      INIT_44 => X"BFFFFFFF0000000000001FBCF000000000000000000000000000000000000000",
      INIT_45 => X"0000000000FBCF000000000000000000000000000000000000000000000001E7",
      INIT_46 => X"BCF000000000000000000000000000000000000000000000001E7FFFFFFFF000",
      INIT_47 => X"0000000000000000000000000000000000000001E7FFFFFFFF00000000000007",
      INIT_48 => X"00000000000000000000000000001E7FFFFFFFF00000000000003BCF00000000",
      INIT_49 => X"000000000000000001E7FFFFFFFF00000000000003BCF0000000000000000000",
      INIT_4A => X"0000001E79FFFFFFF00000000000003BCF000000000000000000000000000000",
      INIT_4B => X"C0018000000000000003BCF00000000000000000000000000000000000000000",
      INIT_4C => X"000000003F8F000000000000000000000000000000000000000000000001E3FF",
      INIT_4D => X"F000000000000000000000000000000000000000000000001E3FF80008000000",
      INIT_4E => X"00000000000000000000000000000000000001E3FF80008000000000000003F8",
      INIT_4F => X"000000000000000000000000001E3FF00000000000000000003F8F0000000000",
      INIT_50 => X"0000000000000001E3FE00000000000000000003F8F000000000000000000000",
      INIT_51 => X"00001E3FC00000000000000000007F8F00000000000000000000000000000000",
      INIT_52 => X"0FFF0000000000000FF8F0000000000000000000000000000000000000000000",
      INIT_53 => X"000001FF8F000000000000000000000000000000000000000000000001E3DC00",
      INIT_54 => X"00000000000000000000000000000000000000000000001E3FC000FFF0000000",
      INIT_55 => X"000000000000000000000000000000000001E3FE000FFF80F0100F80807FF8F0",
      INIT_56 => X"0000000000000000000000001E3FF000FFFFFFFFFFFFFFFFFF8F000000000000",
      INIT_57 => X"00000000000001E3FF800FFF00F8100FC0007FF8F00000000000000000000000",
      INIT_58 => X"001E7BF800FFF0040000000003FF8F0000000000000000000000000000000000",
      INIT_59 => X"000000000000001FBCF000000000000000000000000000000000000000000000",
      INIT_5A => X"0000FBCF000000000000000000000000000000000000000000000001E7FF8000",
      INIT_5B => X"000000000000000000000000000000000000000000001E7FF800000000000000",
      INIT_5C => X"0000000000000000000000000000000001E7FF00000000000000000007BCF000",
      INIT_5D => X"00000000000000000000001E7FE00000000000000000003BCF00000000000000",
      INIT_5E => X"000000000001E7BC00000000000000000003BCF0000000000000000000000000",
      INIT_5F => X"1E3FC00000000000000000003BCF000000000000000000000000000000000000",
      INIT_60 => X"00000000000003F8F00000000000000000000000000000000000000000000000",
      INIT_61 => X"003F8F000000000000000000000000000000000000000000000001E3F8000000",
      INIT_62 => X"0000000000000000000000000000000000000000001E3F000000000000000000",
      INIT_63 => X"00000000000000000000000000000001E3F000000000000000000003F8F00000",
      INIT_64 => X"000000000000000000001E3E000000000007C00000003F8F0000000000000000",
      INIT_65 => X"0000000001E3C00000000001FE00000003F8F000000000000000000000000000",
      INIT_66 => X"7C0000FFF0003FF00000007F8F00000000000000000000000000000000000000",
      INIT_67 => X"07FF0000000FBCF000000000000000000000000000000000000000000000001E",
      INIT_68 => X"FBCF000000000000000000000000000000000000000000000001E7E0000FFF00",
      INIT_69 => X"00000000000000000000000000000000000000001E7F0000FFF007FFF8000001",
      INIT_6A => X"000000000000000000000000000001E7F0000FFFC1FFFFCF80807FBCF0000000",
      INIT_6B => X"0000000000000000001E7F8000FFFFFFFFFFFFFFFFFBCF000000000000000000",
      INIT_6C => X"00000001E7FC000FFF87FFFFFFE7E3FFBCF00000000000000000000000000000",
      INIT_6D => X"C000FFF00FFFFC600003FBCF0000000000000000000000000000000000000000",
      INIT_6E => X"FF8000003FBCF000000000000000000000000000000000000000000000001E7B",
      INIT_6F => X"8F000000000000000000000000000000000000000000000001E3FE000FFF00FF",
      INIT_70 => X"000000000000000000000000000000000000001E3FF000FFF007FFF8000000FF",
      INIT_71 => X"0000000000000000000000000001E3FF800FFF007FFF80000007F8F000000000",
      INIT_72 => X"00000000000000001E3FF800FFF007FFF80000007F8F00000000000000000000",
      INIT_73 => X"000001E3FF800FFF00FFFF80000003F8F0000000000000000000000000000000",
      INIT_74 => X"FF80000FFFFC0000003F8F000000000000000000000000000000000000000000",
      INIT_75 => X"C0000003F8F000000000000000000000000000000000000000000000001E3FFF",
      INIT_76 => X"000000000000000000000000000000000000000000000001E7FFFFFFFF00FFFF",
      INIT_77 => X"0000000000000000000000000000000000001E7FFFFFFFF00FFFF80000003BCF",
      INIT_78 => X"00000000000000000000000001E7FFFFFFFF00FFFF80000003BCF00000000000",
      INIT_79 => X"000000000000001E7FFFFFFFF00FFFF80000003BCF0000000000000000000000",
      INIT_7A => X"0001E7FFFFFFFF007FFF00000003BCF000000000000000000000000000000000",
      INIT_7B => X"003007FFF00000007BCF00000000000000000000000000000000000000000000",
      INIT_7C => X"00000FBCF000000000000000000000000000000000000000000000001E7FFC00",
      INIT_7D => X"0000000000000000000000000000000000000000000001E3FF000001000FFF00",
      INIT_7E => X"00000000000800000000000000000000001E3FC000000002FFF0000001FF8F00",
      INIT_7F => X"E00000000000000000000001E3F800000000FFFF8700007FF8F0000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized42\ is
  port (
    ram_ena : out STD_LOGIC;
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    ena : in STD_LOGIC;
    clka : in STD_LOGIC;
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized42\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized42\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized42\ is
  signal CASCADEINA : STD_LOGIC;
  signal CASCADEINB : STD_LOGIC;
  signal \^ram_ena\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : label is "PRIMITIVE";
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\ : label is "PRIMITIVE";
begin
  ram_ena <= \^ram_ena\;
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000001E3F0000000F9FFFFEFFFE4FFF8F000000000000000000000001",
      INIT_01 => X"01E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000001E0000000000",
      INIT_02 => X"0FFFFFFFFFFFFFFF8F000000000000000000000001E000000000000000000000",
      INIT_03 => X"FFFFF8F000000000000000000000003E00000000000000000000001E3F000000",
      INIT_04 => X"00000000000000000003E00000000000000000000001E7B0000000FFFFFFFFFF",
      INIT_05 => X"000000001E00000000000000000000001E7F0000000FFFFFFFFFFFFFFBCF0000",
      INIT_06 => X"0000000000000000000001E7F0000000FFFFFFFFFFFFFFBCF000000000000000",
      INIT_07 => X"00000000001E7FC000000FFFFFFFFFFFFFFBCF000000000000000000000001E0",
      INIT_08 => X"E7FE000000FFFFFFFFFFFFFFBCF000000000000000000000001E000000000000",
      INIT_09 => X"FFFFFFFFFFFFFBCF000000000000000000000001E00000000000000000000001",
      INIT_0A => X"FFBCF000000000000000000000001E00000000000000000000001E7FFC00000F",
      INIT_0B => X"000000000000000003E00000000000000000000001E7FFFFFF6FFFFFFFFFFFFF",
      INIT_0C => X"0000003E00000000000000000000001E7FFF81017FFFFFFFFFFFFFFBCF000000",
      INIT_0D => X"00000000000000000001E7FF000001FFFFFFFFFFFFFFBCF00000000000000000",
      INIT_0E => X"000000001E7FE000000FFFFFFFFFFFFFFBCF000000000000000000000003E000",
      INIT_0F => X"F8000000FFFFFFFFFFFFFFBCF000000000000000000000003E00000000000000",
      INIT_10 => X"FFFFFFFFFFFBCF000000000000000000000003E00000000000000000000001E7",
      INIT_11 => X"BCF000000000000000000000003E00000000000000000000001E7F0000000FFF",
      INIT_12 => X"0000000000000003E00000000000000000000001E7F0000000FFFFFFFFFFFFFF",
      INIT_13 => X"00003E00000000000000000000001E7B0000000FFFFFFFFFFFFFFBCF00000000",
      INIT_14 => X"000000000000000001E3F0000000FFFFFFFFFFFFFFBCF0000000000000000000",
      INIT_15 => X"0000001E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000003E00000",
      INIT_16 => X"000000FFFFFFFFFFFFFFF8F000000000000000000000003E0000000000000000",
      INIT_17 => X"FFFFFFFFFF8F000000000000000000000003E00000000000000000000001E3F0",
      INIT_18 => X"F000000000000000000000001C00000000000000000000001E3F8000000FFFFF",
      INIT_19 => X"00000000000000000000000000000000000001E3FC000000FFFFFFFFFFFFFFF8",
      INIT_1A => X"000000000000000000000000001E3FF80000000E0000600003FF8F0000000000",
      INIT_1B => X"0000000000000001E7BFF018070000000000003FF8F000000000000000000000",
      INIT_1C => X"00001E7BFFFFFFF0000000000001FBCF00000000000000000000000000000000",
      INIT_1D => X"FFFF0000000000000FBCF0000000000000000000000000000000000000000000",
      INIT_1E => X"0000007BCF000000000000000000000000000000000000000000000001E7FFFF",
      INIT_1F => X"00000000000000000000000000000000000000000000001E7FFFFFFFF0000000",
      INIT_20 => X"000000000000000000000000000000000001E7FFFFFFFF00000000000003BCF0",
      INIT_21 => X"0000000000000000000000001E7BFFFFFFF00000000000003BCF000000000000",
      INIT_22 => X"00000000000001E7FFFFFFFF00000000000003BCF00000000000000000000000",
      INIT_23 => X"001E3FFC0008000000000000003BCF0000000000000000000000000000000000",
      INIT_24 => X"8000000000000003F8F000000000000000000000000000000000000000000000",
      INIT_25 => X"00003F8F000000000000000000000000000000000000000000000001E3FF8000",
      INIT_26 => X"000000000000000000000000000000000000000000001E3FF800080000000000",
      INIT_27 => X"0000000000000000000000000000000001E3FF00000000000000000003F8F000",
      INIT_28 => X"00000000000000000000001E3FE00000000000000000007F8F00000000000000",
      INIT_29 => X"000000000001E3DC0000000000000000000FF8F0000000000000000000000000",
      INIT_2A => X"1E3DC000FFF0000000000001FF8F000000000000000000000000000000000000",
      INIT_2B => X"0060000300003FF8F00000000000000000000000000000000000000000000000",
      INIT_2C => X"0FFF8F000000000000000000000000000000000000000000000001E3FC000FFF",
      INIT_2D => X"0000000000000000000000000000000000000000001E3FE000FFFF9F8180F818",
      INIT_2E => X"00000000000000000000000000000001E3FF000FFFFFFFFFFFFFFFFFF8F00000",
      INIT_2F => X"000000000000000000001E7BF800FFF00E0000600003FF8F0000000000000000",
      INIT_30 => X"0000000001E7BF800FFF0000000000003FBCF000000000000000000000000000",
      INIT_31 => X"7FF8000000000000000001FBCF00000000000000000000000000000000000000",
      INIT_32 => X"00000000000FBCF000000000000000000000000000000000000000000000001E",
      INIT_33 => X"7BCF000000000000000000000000000000000000000000000001E7FF00000000",
      INIT_34 => X"00000000000000000000000000000000000000001E7FF0000000000000000000",
      INIT_35 => X"000000000000000000000000000001E7BE00000000000000000003BCF0000000",
      INIT_36 => X"0000000000000000001E7BC00000000000000000003BCF000000000000000000",
      INIT_37 => X"00000001E3FC00000000000000000003BCF00000000000000000000000000000",
      INIT_38 => X"800000000000000000003F8F0000000000000000000000000000000000000000",
      INIT_39 => X"0000000003F8F000000000000000000000000000000000000000000000001E3F",
      INIT_3A => X"8F000000000000000000000000000000000000000000000001E3F00000000000",
      INIT_3B => X"000000000000000000000000000000000000001E3E000000000000000000003F",
      INIT_3C => X"0000000000000000000000000001E3E000000000000000000003F8F000000000",
      INIT_3D => X"00000000000000001E3C000000000000000000003F8F00000000000000000000",
      INIT_3E => X"000001E7C0000FFF00000000000007F8F0000000000000000000000000000000",
      INIT_3F => X"00FFF0000000000000FBCF000000000000000000000000000000000000000000",
      INIT_40 => X"0200003FBCF000000000000000000000000000000000000000000000001E7E00",
      INIT_41 => X"000000000000000000000000000000000000000000000001E7F0000FFF006000",
      INIT_42 => X"0000000000000000000000000000000000001E7F8000FFFF9FE380FF1C07FBCF",
      INIT_43 => X"00000000000000000000000001E7FC000FFFFFFFFFFFFFFFFFBCF00000000000",
      INIT_44 => X"000000000000001E7BC000FFF00E0000F00007FBCF0000000000000000000000",
      INIT_45 => X"0001E7FC000FFF0040000000003FBCF000000000000000000000000000000000",
      INIT_46 => X"FFF0000000000001FF8F00000000000000000000000000000000000000000000",
      INIT_47 => X"00000FF8F000000000000000000000000000000000000000000000001E3FE000",
      INIT_48 => X"0000000000000000000000000000000000000000000001E3FF000FFF00000000",
      INIT_49 => X"00000000000000000000000000000000001E3FF800FFF00000000000007F8F00",
      INIT_4A => X"000000000000000000000001E3FF800FFF00000000000003F8F0000000000000",
      INIT_4B => X"0000000000001E3FFC00FFF00000000000003F8F000000000000000000000000",
      INIT_4C => X"01E3FFFFFFF900000000000003F8F00000000000000000000000000000000000",
      INIT_4D => X"F00000000000003F8F0000000000000000000000000000000000000000000000",
      INIT_4E => X"0003BCF000000000000000000000000000000000000000000000001E7BFFFFFF",
      INIT_4F => X"00000000000000000000000000000000000000000001E7FFFFFFFF0000000000",
      INIT_50 => X"000000000000000000000000000000001E7FFFFFFFF00000000000003BCF0000",
      INIT_51 => X"0000000000000000000001E7FFFFFFFF00000000000003BCF000000000000000",
      INIT_52 => X"00000000001E7BFFCFFFF00000000000003BCF00000000000000000000000000",
      INIT_53 => X"E3FF80000100000000000007BCF0000000000000000000000000000000000000",
      INIT_54 => X"000000000000FF8F000000000000000000000000000000000000000000000001",
      INIT_55 => X"1FF8F000000000000000000000000000000000000000000000001E3FE0000010",
      INIT_56 => X"000000000000000000C00000000000000000000001E3FC000000000000000000",
      INIT_57 => X"0000001E00000000000000000000001E3F0000000C1F0100F80807FF8F000000",
      INIT_58 => X"00000000000000000001E3F0000000FFFFFFFFFFFFFFF8F00000000000000000",
      INIT_59 => X"000000001E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000001E000",
      INIT_5A => X"F0000000FFFFFFFFFFFFFFF8F000000000000000000000001E00000000000000",
      INIT_5B => X"FFFFFFFFFFFF8F000000000000000000000003E00000000000000000000001E7",
      INIT_5C => X"BCF000000000000000000000003E00000000000000000000001E7B0000000FFF",
      INIT_5D => X"0000000000000001E00000000000000000000001E7F0000000FFFFFFFFFFFFFF",
      INIT_5E => X"00001E00000000000000000000001E7F8000000FFFFFFFFFFFFFFBCF00000000",
      INIT_5F => X"000000000000000001E7FC000000FFFFFFFFFFFFFFBCF0000000000000000000",
      INIT_60 => X"0000001E7FE000000FFFFFFFFFFFFFFBCF000000000000000000000001E00000",
      INIT_61 => X"E00803FFFFFFFFFFFFFFBCF000000000000000000000001E0000000000000000",
      INIT_62 => X"FFFFFFFFFBCF000000000000000000000001E00000000000000000000001E7FF",
      INIT_63 => X"F000000000000000000000003E00000000000000000000001E7FFFFFFFFFFFFF",
      INIT_64 => X"00000000000003E00000000000000000000001E7FFC00003FFFFFFFFFFFFFFBC",
      INIT_65 => X"003E00000000000000000000001E7FF000001FFFFFFFFFFFFFFBCF0000000000",
      INIT_66 => X"0000000000000001E7FC000000FFFFFFFFFFFFFFBCF000000000000000000000",
      INIT_67 => X"00001E7F8000000FFFFFFFFFFFFFFBCF000000000000000000000003E0000000",
      INIT_68 => X"0000FFFFFFFFFFFFFFBCF000000000000000000000003E000000000000000000",
      INIT_69 => X"FFFFFFFBCF000000000000000000000003E00000000000000000000001E7F000",
      INIT_6A => X"00000000000000000000003E00000000000000000000001E7F0000000FFFFFFF",
      INIT_6B => X"000000000003E00000000000000000000001E7B0000000FFFFFFFFFFFFFFBCF0",
      INIT_6C => X"3E00000000000000000000001E3F0000000FFFFFFFFFFFFFFBCF000000000000",
      INIT_6D => X"00000000000001E3F0000000FFFFFFFFFFFFFFF8F00000000000000000000000",
      INIT_6E => X"001E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000003E000000000",
      INIT_6F => X"00FFFFFFFFFFFFFFF8F000000000000000000000003E00000000000000000000",
      INIT_70 => X"1C0FFF8F000000000000000000000001C00000000000000000000001E3FC0000",
      INIT_71 => X"000000000000000000000000000000000000000000001E3FE00000005FC3C3FE",
      INIT_72 => X"0000000000000000000000000000000001E3FFC000010040000600003FF8F000",
      INIT_73 => X"00000000000000000000001E7BFFFFF6F0000000000003FF8F00000000000000",
      INIT_74 => X"000000000001E7FFFFFFFF0000000000001FBCF0000000000000000000000000",
      INIT_75 => X"1E7FFFFFFFF00000000000007BCF000000000000000000000000000000000000",
      INIT_76 => X"00000000000007BCF00000000000000000000000000000000000000000000000",
      INIT_77 => X"003BCF000000000000000000000000000000000000000000000001E7FFFFFFFF",
      INIT_78 => X"0000000000000000000000000000000000000000001E7FFFFFFFF00000000000",
      INIT_79 => X"00000000000000000000000000000001E7BFFFFFFF00000000000003BCF00000",
      INIT_7A => X"000000000000000000001E3FFFFFFFF00000000000003BCF0000000000000000",
      INIT_7B => X"0000000001E3FF80008000000000000003F8F000000000000000000000000000",
      INIT_7C => X"3FF80008000000000000003F8F00000000000000000000000000000000000000",
      INIT_7D => X"000000000003F8F000000000000000000000000000000000000000000000001E",
      INIT_7E => X"3F8F000000000000000000000000000000000000000000000001E3FF00008000",
      INIT_7F => X"00000000000000000000000000000000000000001E3FE0000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "LOWER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => CASCADEINA,
      CASCADEOUTB => CASCADEINB,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOADO_UNCONNECTED\(31 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \^ram_ena\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"000000000000000000000000000001E3FC00000000000000000007F8F0000000",
      INIT_01 => X"0000000000000000001E79C0000000000000000000FF8F000000000000000000",
      INIT_02 => X"00000001E3FC000FFF0000000000001FBCF00000000000000000000000000000",
      INIT_03 => X"C000FFF00F0000700007FF8F0000000000000000000000000000000000000000",
      INIT_04 => X"FEDFFFE4FFF8F000000000000000000000000000000000000000000000001E3F",
      INIT_05 => X"8F000000000000000000000000000000000000000000000001E3FE000FFFF9FF",
      INIT_06 => X"000000000000000000000000000000000000001E3FF000FFF87FCFC3FE7E3FFF",
      INIT_07 => X"0000000000000000000000000001E79F800FFF0040000600003FF8F000000000",
      INIT_08 => X"00000000000000001E7FF800FFF0000000000003FBCF00000000000000000000",
      INIT_09 => X"000001E7FF8000000000000000000FBCF0000000000000000000000000000000",
      INIT_0A => X"0000000000000000007BCF000000000000000000000000000000000000000000",
      INIT_0B => X"00000007BCF000000000000000000000000000000000000000000000001E7FF0",
      INIT_0C => X"000000000000000000000000000000000000000000000001E7FE000000000000",
      INIT_0D => X"0000000000000000000000000000000000001E7BC00000000000000000003BCF",
      INIT_0E => X"00000000000000000000000001E7FC00000000000000000003BCF00000000000",
      INIT_0F => X"000000000000001E3F800000000000000000003B8F0000000000000000000000",
      INIT_10 => X"0001E3F800000000000000000003F8F000000000000000000000000000000000",
      INIT_11 => X"00000000000000003F8F00000000000000000000000000000000000000000000",
      INIT_12 => X"000003F8F000000000000000000000000000000000000000000000001E3F0000",
      INIT_13 => X"0000000000000000000000000000000000000000000001E3E000000000000000",
      INIT_14 => X"00000000000000000000000000000000001E3C000000000000000000003F8F00",
      INIT_15 => X"000000000000000000000001E3C0000FFF00000000000007F8F0000000000000",
      INIT_16 => X"0000000000001E7A0000FFF0000000000000FF8F000000000000000000000000",
      INIT_17 => X"01E7F0000FFF0000000000001FBCF00000000000000000000000000000000000",
      INIT_18 => X"F00F0100F00007FBCF0000000000000000000000000000000000000000000000",
      INIT_19 => X"E4FFBCF000000000000000000000000000000000000000000000001E7F0000FF",
      INIT_1A => X"00000000000000000000000000000000000000000001E7F8000FFFF9FFFECFFF",
      INIT_1B => X"000000000000000000000000000000001E7FC000FFFFFFEFFFFE7FFFFBCF0000",
      INIT_1C => X"0000000000000000000001E7BC000FFF00E0000600003FBCF000000000000000",
      INIT_1D => X"00000000001E3FE000FFF0000000000003FBCF00000000000000000000000000",
      INIT_1E => X"E3FF000FFF0000000000001FF8F0000000000000000000000000000000000000",
      INIT_1F => X"000000000000FF8F000000000000000000000000000000000000000000000001",
      INIT_20 => X"07F8F000000000000000000000000000000000000000000000001E3FF800FFF0",
      INIT_21 => X"000000000000000000000000000000000000000001E3FF800FFF000000000000",
      INIT_22 => X"0000000000000000000000000000001E3FF800FFF00000000000003F8F000000",
      INIT_23 => X"00000000000000000001E3FFFFFFFF00000000000003F8F00000000000000000",
      INIT_24 => X"000000001E7FFFFFFFF00000000000003F8F0000000000000000000000000000",
      INIT_25 => X"BFFFFFFF00000000000003BCF000000000000000000000000000000000000000",
      INIT_26 => X"00000000003BCF000000000000000000000000000000000000000000000001E7",
      INIT_27 => X"BCF000000000000000000000000000000000000000000000001E7FFFFFFFF000",
      INIT_28 => X"0000000000000000000000000000000000000001E7FFFFFFFF00000000000003",
      INIT_29 => X"00000000000000000000000000001E7FFFFFFFF00000000000003BCF00000000",
      INIT_2A => X"000000000000000001E7BFE0100300000000000007BCF0000000000000000000",
      INIT_2B => X"0000001E3FF0000010000000000000FBCF000000000000000000000000000000",
      INIT_2C => X"0000000000000000001FF8F00000000000000000000000000000000000000000",
      INIT_2D => X"00700007FF8F000000000000000000000000000000000000000000000001E3FE",
      INIT_2E => X"F000000000000000000000001E00000000000000000000001E3F800000000E00",
      INIT_2F => X"00000000000001E00000000000000000000001E3F0000000F9FE380FF9C0FFF8",
      INIT_30 => X"003E00000000000000000000001E3F0000000FFFFFFFFFFFFFFF8F0000000000",
      INIT_31 => X"0000000000000001E3F0000000FFFFFFFFFFFFFFF8F000000000000000000000",
      INIT_32 => X"00001E7F0000000FFFFFFFFFFFFFFF8F000000000000000000000003E0000000",
      INIT_33 => X"0000FFFFFFFFFFFFFFBCF000000000000000000000003E000000000000000000",
      INIT_34 => X"FFFFFFFBCF000000000000000000000003E00000000000000000000001E7F000",
      INIT_35 => X"00000000000000000000003E00000000000000000000001E7F0000000FFFFFFF",
      INIT_36 => X"000000000003E00000000000000000000001E7F8000000FFFFFFFFFFFFFFBCF0",
      INIT_37 => X"3E00000000000000000000001E7FE000000FFFFFFFFFFFFFFBCF000000000000",
      INIT_38 => X"00000000000001E7FF800000FFFFFFFFFFFFFFBCF00000000000000000000000",
      INIT_39 => X"001E7FFFF3C27FFFFFFFFFFFFFFBCF000000000000000000000003E000000000",
      INIT_3A => X"FFFFFFFFFFFFFFFFBCF000000000000000000000003E00000000000000000000",
      INIT_3B => X"FFFFFBCF000000000000000000000003E00000000000000000000001E7FFFEFF",
      INIT_3C => X"000000000000000000003E00000000000000000000001E7FF800001FFFFFFFFF",
      INIT_3D => X"0000000003E00000000000000000000001E7FE000000FFFFFFFFFFFFFFBCF000",
      INIT_3E => X"00000000000000000000001E7FC000000FFFFFFFFFFFFFFBCF00000000000000",
      INIT_3F => X"000000000001E7F0000000FFFFFFFFFFFFFFBCF000000000000000000000003E",
      INIT_40 => X"1E7F0000000FFFFFFFFFFFFFFBCF000000000000000000000003E00000000000",
      INIT_41 => X"FFFFFFFFFFFFFFBCF000000000000000000000003E0000000000000000000000",
      INIT_42 => X"FFFBCF000000000000000000000003E00000000000000000000001E7B0000000",
      INIT_43 => X"0000000000000000003E00000000000000000000001E3F0000000FFFFFFFFFFF",
      INIT_44 => X"00000003E00000000000000000000001E3F0000000FFFFFFFFFFFFFFF8F00000",
      INIT_45 => X"000000000000000000001E3F0000000FFFFFFFFFFFFFFF8F0000000000000000",
      INIT_46 => X"0000000001E3F8000000FFFFFFFFFFFFFFF8F000000000000000000000003E00",
      INIT_47 => X"3FC000000FFFFFFFFFFFFFFF8F000000000000000000000001E0000000000000",
      INIT_48 => X"E0000700007FF8F000000000000000000000000000000000000000000000001E",
      INIT_49 => X"FF8F000000000000000000000000000000000000000000000001E3FF00000000",
      INIT_4A => X"00000000000000000000000000000000000000001E7FFE000030000000000003",
      INIT_4B => X"000000000000000000000000000001E7BFFFFFFF0000000000001FBCF0000000",
      INIT_4C => X"0000000000000000001E7FFFFFFFF0000000000000FBCF000000000000000000",
      INIT_4D => X"00000001E7FFFFFFFF00000000000007BCF00000000000000000000000000000",
      INIT_4E => X"FFFFFFF00000000000003BCF0000000000000000000000000000000000000000",
      INIT_4F => X"0000000003BCF000000000000000000000000000000000000000000000001E7F",
      INIT_50 => X"CF000000000000000000000000000000000000000000000001E7BFFFFFFF0000",
      INIT_51 => X"000000000000000000000000000000000000001E79FFFFFFF00000000000003B",
      INIT_52 => X"0000000000000000000000000001E3FFC0008000000000000003BCF000000000",
      INIT_53 => X"00000000000000001E3FF80008000000000000003F8F00000000000000000000",
      INIT_54 => X"000001E3FF80008000000000000003F8F0000000000000000000000000000000",
      INIT_55 => X"0000000000000000003F8F000000000000000000000000000000000000000000",
      INIT_56 => X"00000003F8F000000000000000000000000000000000000000000000001E3FF0",
      INIT_57 => X"000000000000000000000000000000000000000000000001E3FE000000000000",
      INIT_58 => X"0000000000000000000000000000000000001E3DC00000000000000000007F8F",
      INIT_59 => X"00000000000000000000000001E3DC000FFF0000000000000FF8F00000000000",
      INIT_5A => X"000000000000001E3FC000FFF0000000000001FF8F0000000000000000000000",
      INIT_5B => X"0001E3FE000FFFC0F01007FFC07FF8F000000000000000000000000000000000",
      INIT_5C => X"FFFFFFFFFFFFFF7FFF8F00000000000000000000000000000000000000000000",
      INIT_5D => X"FFF87FF8F000000000000000000000000000000000000000000000001E3FF000",
      INIT_5E => X"0000000000000000000000000000000000000000000001E7FF800FFF00E0103F",
      INIT_5F => X"00000000000000000000000000000000001E7BF800FFF0000003FFFFC3FF8F00",
      INIT_60 => X"000000000000000000000001E7FF8000000000007FFFFE1FBCF0000000000000",
      INIT_61 => X"0000000000001E7FF800000000000FFFFFF0FBCF000000000000000000000000",
      INIT_62 => X"01E7FF000000000001FFFFFF87BCF00000000000000000000000000000000000",
      INIT_63 => X"0000001FFFFFF83BCF0000000000000000000000000000000000000000000000",
      INIT_64 => X"FFC3BCF000000000000000000000000000000000000000000000001E7BE00000",
      INIT_65 => X"00000000000000000000000000000000000000000001E7BC000000000003FFFF",
      INIT_66 => X"000000000000000000000000000000001E3FC000000000003FFFFFFC3BCF0000",
      INIT_67 => X"0000000000000000000001E3F8000000000007FFFFFFC3F8F000000000000000",
      INIT_68 => X"00000000001E3F0000000000007FFFFFFE3F8F00000000000000000000000000",
      INIT_69 => X"E3F0000000000007FFFFFFE3F8F0000000000000000000000000000000000000",
      INIT_6A => X"00007FFFFFFE3F8F000000000000000000000000000000000000000000000001",
      INIT_6B => X"E3F8F000000000000000000000000000000000000000000000001E3E00000000",
      INIT_6C => X"000000000000000000000000000000000000000001E3C0000000000007FFFFFF",
      INIT_6D => X"0000000000000000000000000000001E7C0000FFF000007FFFFFFE7F8F000000",
      INIT_6E => X"00000000000000000001E7A0000FFF000007FFFFFFFFBCF00000000000000000",
      INIT_6F => X"000000001E7F0000FFF000003FFFFFFFFBCF0000000000000000000000000000",
      INIT_70 => X"F8000FFFC1F817FFFFFFFFBCF000000000000000000000000000000000000000",
      INIT_71 => X"FFFFFFFFFFFBCF000000000000000000000000000000000000000000000001E7",
      INIT_72 => X"BCF000000000000000000000000000000000000000000000001E7F8000FFFFFF",
      INIT_73 => X"0000000000000000000000000000000000000001E7FC000FFF03FC13FFFFFFFF",
      INIT_74 => X"00000000000000000000000000001E7FC000FFF004000FFFFFF3FBCF00000000",
      INIT_75 => X"000000000000000001E3FE000FFF0000007FFFFE3FBCF0000000000000000000",
      INIT_76 => X"0000001E3FF000FFF0000003FFFFC0FF8F000000000000000000000000000000",
      INIT_77 => X"800FFF0000001FFFF807F8F00000000000000000000000000000000000000000",
      INIT_78 => X"007FFE007F8F000000000000000000000000000000000000000000000001E3FF",
      INIT_79 => X"F000000000000000000000000000000000000000000000001E3FF800FFF00000",
      INIT_7A => X"00000000000000000000000000000000000001E3FF800FFF00000001FF0003F8",
      INIT_7B => X"000000000000000000000000001E3FFFFFCFE00000000000003F8F0000000000",
      INIT_7C => X"0000000000000001E7BFFFFFFF00000000000003F8F000000000000000000000",
      INIT_7D => X"00001E7FFFFFFFF00000000000003BCF00000000000000000000000000000000",
      INIT_7E => X"FFFF00000000000003BCF0000000000000000000000000000000000000000000",
      INIT_7F => X"0000003BCF000000000000000000000000000000000000000000000001E7FFFF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "UPPER",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(15 downto 0) => addra(15 downto 0),
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => CASCADEINA,
      CASCADEINB => CASCADEINB,
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DBITERR_UNCONNECTED\,
      DIADI(31 downto 1) => B"0000000000000000000000000000000",
      DIADI(0) => dina(0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOADO_UNCONNECTED\(31 downto 1),
      DOADO(0) => DOUTA(0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \^ram_ena\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_T_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => addra(17),
      I1 => ena,
      I2 => addra(16),
      O => \^ram_ena\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized5\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized5\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized5\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized5\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__3_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C942000FBF003",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C540000ABF00B00009800044",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFF9C784000B7F002800010000045877FFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFF9C78C000BEF003800018000043477FFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFF9C790000A67000000000000043077FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"000E3F0010000180000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"0078000743477FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780",
      INITP_07 => X"77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C370001FFF00D00",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C93000140000A0000500001858",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFF9C998001FFF40A000050000507277FFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFF9C988001FFF27B7F6CDFAB7E07277FFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFF9C980001FFF2607E6D07E76807277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"1FFF000000000000007277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"03F7F807277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C942001FFFFF07EFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C983001FFFCEAEEFF7E67FC07277",
      INIT_00 => X"00000000000000A24E4F4F4F4ECE4E4E4E4E4E4EE1696959595959F1F9E962D9",
      INIT_01 => X"333333333333333333B2AADDFFFFEEA22871FD7EF2F070707070E09800000000",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"70F0727EFD71A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_08 => X"E9F1717172E961DAB9080000184040486161596169F17971F16A61D962F07070",
      INIT_09 => X"5ADB564F4E4E4E4E596159E9F17171F26A6161C9980000083040485961596161",
      INIT_0A => X"FFFFEEA298516D7F7D7270707070C8080000000000000000000000A24EB532DB",
      INIT_0B => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"20506159595859616971716959617179F2E9707070727DFFECC898AAEEFFFFDD",
      INIT_12 => X"71716950E1797A622100001840595959585961617971716150E979FA4A880008",
      INIT_13 => X"705898000000000000000000000000A24FACA8483059D64F4E4E4E4E50616971",
      INIT_14 => X"3333333333333333333333333333333333B2AADDFFFFEEAA009955FFFFFD7070",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"6971FA7A6AE9707071FDFFFFCC1000AAEEFFFFDDAA3333333333333333333333",
      INIT_1B => X"40505048504861717159697169F9FA72C9900008284850505048506979695971",
      INIT_1C => X"000000A24FACA8D8505AD6CF4E4E4E4E405971796161716971FA7AD920000018",
      INIT_1D => X"3333333333B2AADDFFFFEEAA001155FFFFFD7070E0B000000000000000000000",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_24 => X"6171F9E1B0080000A040405061594859616971716969F9F1D160707071FDFFFF",
      INIT_25 => X"CE4E4E4E485050616971796969F9E9C010000010B84048596148506169697171",
      INIT_26 => X"001155FFFFFD70E8380800000000000000000000000000A24ECE45555DD556CF",
      INIT_27 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"484848505858616150D9F1E9D9E0707070FDFFFFCC8800AAEEFFFFDDAA333333",
      INIT_2E => X"D9F1E9C99800000828404048484850505859615951E1F9613890000010304040",
      INIT_2F => X"0000000000000000000000224E574FCFCFCF4E4E4E4E4E4E40D9595950616150",
      INIT_30 => X"33333333333333333333333333B2AADDFFFFEEAA001955FFFFFD70C888000000",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"59E8707071FDFFFFCC1000AAEEFFFFDDAA333333333333333333333333333333",
      INIT_37 => X"4050E96150485950D9E971512808000000A84040404859E95948595950617169",
      INIT_38 => X"3D453D3D3D3D3D3D3D3D3D3D4861615048595950E171D9309000000018404040",
      INIT_39 => X"33B2AADDFFFFEEAA98C9EDFFFD7BE0200000000000000000000000000000001A",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"0000000000103038404848515959716140C9EA71F07070707073FDFFE4C098AA",
      INIT_41 => X"4048505161715948516AC1080000000008283838404851595969715040DA6228",
      INIT_42 => X"F270E0A800000000000000000000000000000019BB3BBBBBBBBBBBBBBBBBBBBB",
      INIT_43 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"40507171C949E9F07070707070F0727EFD69A8AAEEFFFFDDAA33333333333333",
      INIT_4A => X"08000000000018B04040C040486179D9C8E1D9B08800000000000020B84040C0",
      INIT_4B => X"000000000000002A65655D5D5D5D5D5D5D5D5D5DC84840405979E9C951E9B890",
      INIT_4C => X"333333333333333333B2AADDFFFFEEA22871FD7E727070581800000000000000",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"70F0737FFD69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_53 => X"58E9F97269F070E850B02020209818385858D9D1C8E0F17A72E9F07070707070",
      INIT_54 => X"5D5D5D5D5D5D5D5DE0E0D858E871FA72E970E8D840A8A0201818B05858D9D9C8",
      INIT_55 => X"FFFFEEA22871FD7E727070705098000000000000000000000000002A5D655D5D",
      INIT_56 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"E060E06870F0E860E0E871F1F17070707070707070F0737F7D69A8AAEEFFFFD5",
      INIT_5D => X"707071717070707068E8E8E0E0E0E87070E868E068F0F1717070707070E8E8E8",
      INIT_5E => X"70C8900000000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D7070E868",
      INIT_5F => X"3333333333333333333333333333333333B2AADDFFFFEEA22871FD7E72707070",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"707070707070707070F0737F7D69A8AAEEFFFFD5B23333333333333333333333",
      INIT_66 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_67 => X"0000002A5D655D5D5D5D5D5D5D5D5D5D70707070707070707070707070707070",
      INIT_68 => X"3333333333B2AADDFFFFEEA22871FD7E72707070707040000000000000000000",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"7D69A8AAEEFFFFDDB23333333333333333333333333333333333333333333333",
      INIT_6F => X"707070706868E05058E0E0E868E8E8606060E8E8E87070707070707070F0737F",
      INIT_70 => X"5D5D5D5DE8E8606060E8E8E87070707068E85850E0E0E868E8E8E86060E8E8E8",
      INIT_71 => X"3071FD7EF2F070707070E00800000000000000000000002A5D655D5D5D5D5D5D",
      INIT_72 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"595050484848E969D0E070707070707070F0727FFD69A8AAEEFFFFDDAA333333",
      INIT_79 => X"E8706038B0A818902020B0D9505048484859E9D8D8E8E858B0B0A89098202038",
      INIT_7A => X"00000000000000000000002A5D655D5D5D5D5D5D5D5D5D5D4848C8C848E9E158",
      INIT_7B => X"33333333333333333333333333B2AADDFFFFEEA228697D7E727070707070E8A8",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__3_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__3\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"02000000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__3_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized6\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized6\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized6\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized6\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__25_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFF9C3C1801FFF0000000A0000207277FFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFF9C780801FFF00C000040000507C77FFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FF9C780001FFF006000030000283077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"00003000018000043077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"0001C3077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7806010",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C7803FF000003000018",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CD8000000000B000098000443477FF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFF9C940000000002800010000043677FFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFF9C980000000002800018000047277FFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"9C9800000000010000080000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"0010000180000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"0447277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94000000000D00005800",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98029100400A000050000487277FFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFF9C38160100600A000050000103677FFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFF9C783000002BAEE2E577174207C77FFFFFFFFFFFFFFFFFFFFFFE1FF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"7070707070F0737F7D6928AAEEFFFFDDAA333333333333333333333333333333",
      INIT_02 => X"38405050485071E961D8B09000000000000008A8C0384850484869715960E870",
      INIT_03 => X"5D655D5D5D5D5D5D5D5D5D5D40505848486971E1E040A00800000000000020C0",
      INIT_04 => X"33B2AADDFFFFEEAA0831E5FF7EF37070707070E020000000000000000000002A",
      INIT_05 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"000000000008284040405050485049D9F16958E87070707070F37EFF5CA808AA",
      INIT_0C => X"485050594851E1F1613008000000000000183840384850505048D1E9F151A000",
      INIT_0D => X"FFFD70707070707058900000000000000000002A5D655D5D5D5D5D5D5D5D5D5D",
      INIT_0E => X"333333333333333333333333333333333333333333B2AADDFFFFEEAA001155FF",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"50614851E9F161D9E870707071FDFFFFCC8800AAEEFFFFDDAA33333333333333",
      INIT_15 => X"00000000083858595059484861595159F1E1D130080000000018485951595848",
      INIT_16 => X"000000000000002A5D5D5555555555555555555D61504059595151E9E961B910",
      INIT_17 => X"333333333333333333B2AADDFFFFEEAA001155FFFFFD70707070707070C80800",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"71FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_1E => X"596159506979F15930080000082848595959595050596150597971D9E1F07070",
      INIT_1F => X"323232323232323A595950506161506179F161C1900000082040505951595048",
      INIT_20 => X"FFFFEEAA001155FFFFFD70707070707070E028909090909090901020B2BA3232",
      INIT_21 => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"103840405961616950485950E9796962EA71707071FDFFFFCC8800AAEEFFFFDD",
      INIT_28 => X"5959596979F16AD9A8000008304040506161695948595059F171E9EA49100000",
      INIT_29 => X"707070707068E06060606060606058E0E0606060606060606060606061696950",
      INIT_2A => X"3333333333333333333333333333333333B2AADDFFFFEEAA009955FFFFFC7070",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"F17259C961F07070707CFFFFCC1000AAEEFFFFDDAA3333333333333333333333",
      INIT_31 => X"3040405161D96969E9F1717172E1515139100000184040405961596969E97169",
      INIT_32 => X"70707070707070707070707070707070596161E9F17171F2725951C998000008",
      INIT_33 => X"3333333333B2AADDFFFFEEA220E1757E73707070707070707070707070707070",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"75D920AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_3A => X"596979F24A880000204859596159595969797171616171F1F2F170707070737F",
      INIT_3B => X"7070707058616171F1717159E971F2DA21000010405959615959596171717169",
      INIT_3C => X"3071FD7EF2F07070707070707070707070707070707070707070707070707070",
      INIT_3D => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEA2",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"48485169796959696169FA7972E9707070F0727EFD69A8AAEEFFFFDDAA333333",
      INIT_44 => X"71FA7A622000001840595148485061717159696961F1FA72C990000828485950",
      INIT_45 => X"7070707070707070707070707070707070707070707070704059717961616961",
      INIT_46 => X"33333333333333333333333333B2AADDFFFFEEA22871FD7E7270707070707070",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"5960707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_4D => X"594859697169717169F1F9E1380800002040405061504861717169796969F9F1",
      INIT_4E => X"707070707070707070707070485059696971796971F9F1499800001838404859",
      INIT_4F => X"33B2AADDFFFFEEA22871FD7E7270707070707070707070707070707070707070",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"380800009838404850504850586169695051F1E95160707070F0737F7D69A8AA",
      INIT_57 => X"485050585969695059F1E94998000008B038405050484850596169614861F961",
      INIT_58 => X"7270707070707070707070707070707070707070707070707070707070707070",
      INIT_59 => X"333333333333333333333333333333333333333333B2AADDFFFFEEA22871FD7E",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"594850595161F1E159E8707070F0737F7D69A8AAEEFFFFD5B233333333333333",
      INIT_60 => X"90000000184040404050E96150485950D969F1512888000000284040404059E9",
      INIT_61 => X"707070707070707070707070707070707070707048E16959405159596179E138",
      INIT_62 => X"333333333333333333B2AADDFFFFEEA23071FD7EF2F070707070707070707070",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"70F0727EFD71A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_69 => X"51616948C8E26A390800000000103840404850595959696148516AF1E8707070",
      INIT_6A => X"505060F1606068704850505159695848D96A49900000000008B0404048505959",
      INIT_6B => X"FFFFEEA22869757E7371707070707070706860D050C030B04040C860E0D8D858",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333B2AADD",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"00001028384040404859717149C8EAF1707070707071F37F75E128AAEEFFFFDD",
      INIT_73 => X"5979694851E1B8880000000000082030404040485069795948D9D9A800000000",
      INIT_74 => X"707070E8D0B020909808000008001840C0404850484050F9E959687040C84048",
      INIT_75 => X"3333333333333333333333333333333333B2AADDFFFFEEAA0831DDFF7E7C7070",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"33333333333333333333333333333333333333AAAAAAAA333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"6AE1F0707070707070FC7EFF5CA808AAEEFFFFDDAA3333333333333333333333",
      INIT_7C => X"9090204050505140D069F9EA6169E85838201818989090A8485051514058F1FA",
      INIT_7D => X"001838404040505050504851E1F1E950D8615058E0F1726A69F0E0C8A8181898",
      INIT_7E => X"3333333333B2AADDFFFFEEAA001155FFFFFD70707070E0B01000000000000000",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__25_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__25\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000008"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__25_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized7\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized7\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized7\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized7\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__26_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"78A000000780F2C507B64803077FFFFFFFFFFFFFFFFFFFFFFD3FFFFFFFFFFFFF",
      INITP_01 => X"0000000000003077FFFFFFFFFFFFFFFFFFFFFFBEFFFFFFFFFFFFFFFFFFFFFF9C",
      INITP_02 => X"03077FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C78800000000",
      INITP_03 => X"FFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C7800000020000000000000",
      INITP_04 => X"FFFFFAD7FFFFFFFFFFFFFFFFFFFFF9CD80000000000000000000003C77FFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFF9C940000000000000000000003677FFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFF9C988000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF8D7FFF",
      INITP_07 => X"4000003000000000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFF",
      INITP_08 => X"00000000007277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98",
      INITP_09 => X"277FFFFFFFFFFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C9830000020000",
      INITP_0A => X"FFFFFFFFFFFFFFAD7FFFFFFFFFFFFFFFFFFFFF9C98190180D000000000000007",
      INITP_0B => X"FFFAD7FFFFFFFFFFFFFFFFFFFFF9C9801E3CB4000000000000007277FFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFF9C980000000000000000000007277FFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFF9C9803CFE7C000000000000007277FFFFFFFFFFFFFFFFFFFFFF9DFFFFFF",
      INITP_0E => X"8381E000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFF",
      INITP_0F => X"000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C980B",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"333333333333AABBCCCC3B333333333333333333333333333333333333333333",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"CC8800AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_05 => X"7170707068E0585858D050E070E869E05868F171F17070707070707071FDFFFF",
      INIT_06 => X"516971E170E868E8F071F17170707070E0585858D0D05868E868E058E8707171",
      INIT_07 => X"001155FFFFFD7070E8C820000000000000000000183850595059594848595951",
      INIT_08 => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"33333333333333333333333333333333333333333333333333B233DDFFFF55B2",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"7070707068707070707070707070707070FDFFFFCC8800AAEEFFFFD5AA333333",
      INIT_0F => X"7070707070707070707070707070706870707070707070707070707070707070",
      INIT_10 => X"0000000000000008284040506161616150506159506979797070707070707070",
      INIT_11 => X"33333333333333333333333333B2AA55FFFFEEAA001155FFFFFD707058980000",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"33333333333333333333333333AABBEEFFFF6633B23333333333333333333333",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"7070707071FDFFFFCC8800AAEEFFFFDDAA333333333333333333333333333333",
      INIT_18 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_19 => X"616159696161F17169F272617070707070707070707070707070707070707070",
      INIT_1A => X"33B2AAD5FFFFEEAA08A9DDFF7F7C7070C8080000000000000000001038404048",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"33AAC3EEFFFF663BB23333333333333333333333333333333333333333333333",
      INIT_1E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"707070707070707070707070707070707070707070707070707C7FFF5CA808AA",
      INIT_22 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_23 => X"73717070C008000000000000000000204059595961585961697971716959E9F1",
      INIT_24 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA228E1757E",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"333333333333333333333333333333333333333333AABBEEFFFF6E3BB2333333",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"7070707070707070707070707071F37F75E128AAEEFFFFDDAA33333333333333",
      INIT_2B => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_2C => X"00000020384850505948486171716169716971FA707070707070707070707070",
      INIT_2D => X"333333333333333333B2AAD5FFFFEEA2B071FD7EF2F07070C808000000000000",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"333333333333333333AA3BEEFFFF6E3BB2333333333333333333333333333333",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"70F0727FFD71B0AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_34 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_35 => X"59616171695161F1707070707070707070707070707070707070707070707070",
      INIT_36 => X"FFFFEEA22871FD7E727070705090000000000000000000983840405059504850",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"FFFF6E3BB2333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"3333333333333333333333333333333333333333333333333333333333AABBEE",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_3E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_3F => X"705090000000000000000000A0404040404051E1595048615850617170707070",
      INIT_40 => X"3333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E72707070",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"3333333333333333333333333333333333AAC3EEFFFF6E3BB233333333333333",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_47 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_48 => X"082030384040485959596171594851EA70707070707070707070707070707070",
      INIT_49 => X"3333333333B2AAD5FFFFEEA22871FD7E72707070707058A89088080000000000",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"3333333333AABBEEFFFF6E3BB233333333333333333333333333333333333333",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_50 => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_51 => X"6AD1597170707070707070707070707070707070707070707070707070707070",
      INIT_52 => X"2871FD7E72707070707070E858C83818909090880808902848C8C8C84050E9FA",
      INIT_53 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"33333333333333333333333333333333333333333333333333AABBEEFFFF6E3B",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"7070707070707070707070707070707070F0737F7D69A8AAEEFFFFDDAA333333",
      INIT_5A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_5B => X"707070E8585050D0C8C050E0E860E15850E070F9F1F170707070707070707070",
      INIT_5C => X"33333333333333333333333333B2AA55FFFFEEA22871FD7E7270707070707070",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"33333333333333333333333333AABBEEFFFF6E3BB23333333333333333333333",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"7070707070F0737F7D69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_63 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_64 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_65 => X"33B2AA55FFFFEEA22871FD7E7270707070707070707070787878787878787870",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"33AA4477FFFF6633333333333333333333333333333333333333333333333333",
      INIT_69 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"EEFFFFDDAA333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"70707070707070707070707070707070707070707070707070F0737F7D69A8AA",
      INIT_6D => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_6E => X"72707070707070707070E8E0E058C8C0505858E8E86068E0E06060F068E87070",
      INIT_6F => X"333333333333333333333333333333333333333333B2AA55FFFFEEA22871FD7E",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"3333333333333333333333333333333333333333332ACCFFFFFFDDAA33333333",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"70707070707070707070707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_76 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_77 => X"20980000909020C848C0C8484840D17961D96870707070707070707070707070",
      INIT_78 => X"333333333333333333B2AA55FFFFEEA22871FD7E72707070707070706048B020",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"3333333333333333332A4CFFFFFFDDAA33333333333333333333333333333333",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_7F => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__26_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__26\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__26_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized8\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized8\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized8\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized8\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__27_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"7FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C980800002000000",
      INITP_01 => X"FFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C98600000100000000000000727",
      INITP_02 => X"F9EFFFFFFFFFFFFFFFFFFFFFF9C98C000000000000000000007277FFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFF9C980000000000000000000007277FFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFF9C9C0000000000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFF",
      INITP_05 => X"001000000000000007277FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"0000007C77FFFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C3C0000",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C78800000000000000",
      INITP_08 => X"FFFFFFFFFF9EFFFFFFFFFFFFFFFFFFFFFF9C788000000000000000000003077F",
      INITP_09 => X"7FFFFFFFFFFFFFFFFFFFFFF9C784000002000000000000003077FFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFF9C781E00002780383C0181C003077FFFFFFFFFFFFFFFFFFFFFFA",
      INITP_0B => X"F9CD8030D85638B31189189C403477FFFFFFFFFFFFFFFFFFFFFFD9FFFFFFFFFF",
      INITP_0C => X"80060100D0080003677FFFFFFFFFFFFFFFFFFFFFFF3FFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"00607277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C94000019",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C98000000000C0000400",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C980000000006000020000387277FFF",
      INIT_00 => X"50484861E9E9E9D8707070707070707070707070707070707070707070707070",
      INIT_01 => X"FFFFEEA22871FD7E72707070707068C020100000000000000008284038404850",
      INIT_02 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_03 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_04 => X"FFFFDDAA33333333333333333333333333333333333333333333333333333333",
      INIT_05 => X"33333333333333333333333333333333333333333333333333333333332A4CFF",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"707070707070707070707070707070707070707070F0737F7D69A8AAEEFFFFDD",
      INIT_09 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_0A => X"70D8A80800000000000000000830515948595948485959515169F16170707070",
      INIT_0B => X"3333333333333333333333333333333333B2AA55FFFFEEA22871FD7E72707070",
      INIT_0C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0E => X"33333333333333333333333333333333332A4CFFFFFFDDAA3333333333333333",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"707070707070707070F0737F7D69A8AAEEFFFFDDAA3333333333333333333333",
      INIT_12 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_13 => X"283848505961595950596159506979F970707070707070707070707070707070",
      INIT_14 => X"3333333333B2AA55FFFFEEA22871FD7E72707070D82000000000000000000008",
      INIT_15 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_16 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_17 => X"33333333332A4CFFFFFFDDAA3333333333333333333333333333333333333333",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"7D69A8AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_1B => X"7070707070707070707070707070707070707070707070707070707070F0737F",
      INIT_1C => X"61F1F26170707070707070707070707070707070707070707070707070707070",
      INIT_1D => X"2871FD7E72707070D00800000000000000000010304038406161596961596969",
      INIT_1E => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_1F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_20 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_21 => X"333333333333333333333333333333333333333333333333332A4CFFFFFFDDAA",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"7070707070707070707070707070707070F0737FFD69A8AAEEFFFFDDAA333333",
      INIT_25 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_26 => X"0000000000000018385159596159616161F1F1716961E9F17070707070707070",
      INIT_27 => X"33333333333333333333333333B2AA55FFFFEEA228717D7E72F07070C8080000",
      INIT_28 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_29 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2A => X"333333333333333333333333332A4CFFFFFFDDAA333333333333333333333333",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"7070707070F0737F7D6928AAEEFFFFDDAA333333333333333333333333333333",
      INIT_2E => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_2F => X"50485069717161697161717A7070707070707070707070707070707070707070",
      INIT_30 => X"33B2AAD5FFFFEEAA0831E5FF7EF37070C0080000000000000000002040505150",
      INIT_31 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_32 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_33 => X"332A4CFFFFFFDDAA333333333333333333333333333333333333333333333333",
      INIT_34 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"EEFFFFDDB2333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"70707070707070707070707070707070707070707070707070F37EFF5CB008AA",
      INIT_38 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_39 => X"FFFD7070509000000000000000000098384040506150485061696971715969F9",
      INIT_3A => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA001155FF",
      INIT_3B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3D => X"3333333333333333333333333333333333333333332ACCFFFFFFDDAA33333333",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"70707070707070707070707071FDFFFFCC8800AAEEFFFFD5B233333333333333",
      INIT_41 => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_42 => X"00000000A8404048484050D9595850616151E1F1707070707070707070707070",
      INIT_43 => X"333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070E840080000000000",
      INIT_44 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_45 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_46 => X"333333333333333333AA446EFFFF55AA33333333333333333333333333333333",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"70FDFFFFCC8800AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_4A => X"7070707070707070707070707070707070707070707070707070707070707070",
      INIT_4B => X"595061715048596A707070707070707070707070707070707070707070707070",
      INIT_4C => X"FFFFEEAA001155FFFFFD707070E8C89008000000000000001030383840485161",
      INIT_4D => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_4E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4F => X"6554333333333333333333333333333333333333333333333333333333333333",
      INIT_50 => X"3333333333333333333333333333333333333333333333333333333333B232CC",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"E8686870707070E8E8E86870707070707070707071FDFFFFCC8800AAEEFFFFDD",
      INIT_54 => X"E8687070707070707070E8E0E86868707070E8E8E8E8707070707070707068E0",
      INIT_55 => X"707070E050B0189008080800000818B0C04048C84050697961C951EA70E8E8E8",
      INIT_56 => X"3333333333333333333333333333333333B2AA55FFFFEEAA00A15DFFFF7C7070",
      INIT_57 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_58 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_59 => X"333333333333333333333333333333333333B23233B2AA333333333333333333",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"E0E8707070707070707CFFFFD41800AAEEFFFFDDAA3333333333333333333333",
      INIT_5D => X"3838C860585850D0D05969E0607070E0D0C840A8A83838D0605858D0D0D06969",
      INIT_5E => X"B0A8385060585959D0E069797269E8705050D048D06969E0E870E850C8C0B028",
      INIT_5F => X"3333333333B2AA55FFFFEEA220E1757EF3F17070707070707068E05040383838",
      INIT_60 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_61 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_62 => X"3333333333333333B2B333333333333333333333333333333333333333333333",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"75D920AAEEFFFFD5AA3333333333333333333333333333333333333333333333",
      INIT_66 => X"D860C82808080000000008A84838404840486969D0E07070707070707070F3FF",
      INIT_67 => X"F070707038485048487169D8E058B090080800000000A04840404848405171E1",
      INIT_68 => X"3071FD7EF2F0707070707070707070707070707070707070707070E8E87070F0",
      INIT_69 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEA2",
      INIT_6A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"40405058505059E9F1E960687070707070F0727EFD71A8AAEEFFFFDDAA333333",
      INIT_70 => X"E12800000000000000103040384858585048E1F1F1D198000000000000001838",
      INIT_71 => X"707070707070707070707070707070707070707070707070485050504859E9F1",
      INIT_72 => X"33333333333333333333333333B2AAD5FFFFEEA22871FD7E7270707070707070",
      INIT_73 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_74 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_75 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"E870707070F0737FFD69A8AAEEFFFFDDAA333333333333333333333333333333",
      INIT_79 => X"4858484859484959F1D9419800000000001040504850504848594049E9E95161",
      INIT_7A => X"70707070707070707070707059484059594851F1E95128000000000008305050",
      INIT_7B => X"33B2AAD5FFFFEEA22871FD7E7270707070707070707070707070707070707070",
      INIT_7C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__27_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__27\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00080000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(12),
      I4 => addra(13),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__27_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized9\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized9\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized9\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized9\ is
  signal \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__4_n_0\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFF9C980000000003000030000187277FFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFF9C9800000000030000180000C7277FFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"C9400000000030000180000C7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"02000018000045277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9",
      INITP_04 => X"043677FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9CD800000000",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780400140002800010000",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C780600B6F0010000080000C3C77FFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFF9C780C00B6F0010000180000C3077FFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFF9C781000B7F0010000080000C3077FFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"C200040100E000070000483077FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"000050000107C77FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C3",
      INITP_0B => X"7277FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C9E200100000A",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF9C342000000CB60121A81A0A0",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFF9C782001FFFDD181928858B805877FFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFF9C781801FFF060003B0001B003077FFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFF9C340C01FFF380300801804003077FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_01 => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_02 => X"A00000000820485959595948506159516179F1596170707070F0737F7D69A8AA",
      INIT_03 => X"6158485061595161F1F151280800000018405959505948486161595969F16949",
      INIT_04 => X"7270707070707070707070707070707070707070707070707070707070707070",
      INIT_05 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEA22871FD7E",
      INIT_06 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_07 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_08 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_09 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_0B => X"50485948617971E2E9F1707070F0737F7D69A8AAEEFFFFDDAA33333333333333",
      INIT_0C => X"A00000082840405061596150485950507179F1EA491000001038404859615961",
      INIT_0D => X"7070707070707070707070707070707070707070596961505959506179716AD9",
      INIT_0E => X"333333333333333333B2AA55FFFFEEA22871FD7E727070707070707070707070",
      INIT_0F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_10 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_11 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_12 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_13 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_14 => X"70F0737F7D69A8AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_15 => X"59696169FAE9E1D941100000103840405961616961596959F1FA61D9E9707070",
      INIT_16 => X"7070707070707070E1616161696161F1F1E159D1A00000083040405061616969",
      INIT_17 => X"FFFFEEA2B0F1FD7EF2F070707070707070707070707070707070707070707070",
      INIT_18 => X"3333333333333333333333333333333333333333333333333333333333B2AAD5",
      INIT_19 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_1D => X"AA33333333333333333333333333333333333333333333333333333333333333",
      INIT_1E => X"184850596161595969F97971E9E96961EAE9707070F0F27EFD71B0AAEEFFFFDD",
      INIT_1F => X"F97971E1E9696952980000103850516161595961F1F97971E1E969E2B9080000",
      INIT_20 => X"7070707070707070707070707070707070707070707070707070707058615971",
      INIT_21 => X"3333333333333333333333333333333333B2AAD5FFFFEEA220E1757EF4F17070",
      INIT_22 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_23 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_24 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_25 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_26 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_27 => X"6169FAFAF2F1707070F1F4FF75D920AAEEFFFFDDB23333333333333333333333",
      INIT_28 => X"40595950505061697161696959F1FAFA4A900008284859515050596971716169",
      INIT_29 => X"40404049DB52C8E870E9DA53DBDBDBDB485971796961696169F97A6221000018",
      INIT_2A => X"3333333333B2AAD5FFFFEEAA08A95DFFFF7C70707070707070E8C84040404040",
      INIT_2B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_2F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_30 => X"54A008AAEEFFFFD5B23333333333333333333333333333333333333333333333",
      INIT_31 => X"71F9F9E9398800002040485059504869716961717171F97159607070707CFFFF",
      INIT_32 => X"4E4E4E4E485061716169717171FAF15198000018404848505948617171616971",
      INIT_33 => X"001155FFFFFD7070707070707858180008080808080808A357B420E07069D5CE",
      INIT_34 => X"33333333333333333333333333333333333333333333333333B2AAD5FFFFEEAA",
      INIT_35 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_36 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_37 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_38 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_39 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3A => X"59504848586971715951F1F25160707071FDFFFFCC8800AAEEFFFFD5B2333333",
      INIT_3B => X"59F9E94998000010B838405859484850616971695061FA613808000098384048",
      INIT_3C => X"E828000000000000000000234FAC20E0706AD6CF4F4F4F4E4848505961717151",
      INIT_3D => X"33333333333333333333333333B2AADDFFFFEEAA001155FFFFFD707070707070",
      INIT_3E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_3F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_40 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_41 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_42 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_43 => X"D1E8707070FDFFFFCC8800AAEEFFFFDDB2333333333333333333333333333333",
      INIT_44 => X"4048E1595048595959E9F1D93088000008304040404050E15950506150E171E1",
      INIT_45 => X"4FC63CD45CD54E4E4E4E4E4E48E1E15040505951E1F1E14198000000A0404040",
      INIT_46 => X"33B2AADDFFFFEEAA001155FFFFFD7070707070E8380800000000000000000023",
      INIT_47 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_48 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_49 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_4C => X"EEFFFFD5AA333333333333333333333333333333333333333333333333333333",
      INIT_4D => X"9000000000204040404859615950615948596A696868707071FDFFFFCC8800AA",
      INIT_4E => X"4859615950615050E1F251A000000000103840404050616151596148D0E2F241",
      INIT_4F => X"7EF370707070F040880000000000000000000023CF57CFCFCFCFCFCFCFCFCF4F",
      INIT_50 => X"333333333333333333333333333333333333333333B2AAD5FFFFEEAA1039E5FF",
      INIT_51 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_52 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_53 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_54 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_55 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_56 => X"5061716940C0EAF17070707070F37EFF5CB010AAEEFFFFDDAA33333333333333",
      INIT_57 => X"0000000000103038404048505969715040D96228000000000000203840404048",
      INIT_58 => X"000000000000001A3D453D3D3D3D3D3D3D3D3D454040404861796148496AB900",
      INIT_59 => X"333333333333333333B2AAD5FFFFEEA228697D7E73F0F0707070589000000000",
      INIT_5A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5B => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5C => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_5F => X"70F0737F7D6928AAEEFFFFDDAA33333333333333333333333333333333333333",
      INIT_60 => X"48E1FA6AD9E9E9D0A88808080800002040C850C84050F1F2DA59717070707070",
      INIT_61 => X"292929292929292950D9C8D058F172E2E1E958309808080800009838C8C85140",
      INIT_62 => X"FFFFEEAA90C1E5FFFEF370707070589000000000000000000000009029A92929",
      INIT_63 => X"3333333333333333333333333333333333333333333333333333333333B2AA55",
      INIT_64 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_65 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_66 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_67 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_68 => X"B233333333333333333333333333333333333333333333333333333333333333",
      INIT_69 => X"40B83850E8E0E15950E0F1F1717070707070707070F3FEFFE43890AAEEFFFFD5",
      INIT_6A => X"687172F1707070E850C8C0C03838C8E060E1594858F179F2F1707070E0D0C0C8",
      INIT_6B => X"7070E8380800000000000000000000225DDD5D5D5D5D5D5D5D5D5D5DE8E8E060",
      INIT_6C => X"3333333333333333333333333333333333B2AAD5FFFFEEAA001155FFFFFD7070",
      INIT_6D => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6E => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_6F => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_70 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_71 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_72 => X"707070707070707071FDFFFFCC8800AAEEFFFFD5B23333333333333333333333",
      INIT_73 => X"707070707070F0E8F070F0F0707070707070707070707070707070E8E870F0F0",
      INIT_74 => X"0000002A5D665D5D5D5D5D5D5D5D5D5D7070707070F0F0707070707070707070",
      INIT_75 => X"3333333333B2AA55FFFFEEAA001955FFFFFD7070707070E8A800000000000000",
      INIT_76 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_77 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_78 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_79 => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7A => X"3333333333333333333333333333333333333333333333333333333333333333",
      INIT_7B => X"CC9000AAEEFFFFDDAA3333333333333333333333333333333333333333333333",
      INIT_7C => X"70707070707070E8E87070707070707068E87070707070707070707071FDFFFF",
      INIT_7D => X"656565657070E8E8E8707070707070707070E8E87070707070707070F0687070",
      INIT_7E => X"98C9EDFF7D72707070707070E0280000000000000000002A65665D6565656565",
      INIT_7F => X"33333333333333333333333333333333333333333333333333B2AADDFFFFEEAA",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 8) => B"000000000000000000000000",
      DIADI(7 downto 0) => dina(7 downto 0),
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 1) => B"000",
      DIPADIP(0) => dina(8),
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__4_n_0\,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3) => wea(0),
      WEA(2) => wea(0),
      WEA(1) => wea(0),
      WEA(0) => wea(0),
      WEBWE(7 downto 0) => B"00000000"
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__4\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"08000000"
    )
        port map (
      I0 => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\,
      I1 => addra(14),
      I2 => addra(15),
      I3 => addra(13),
      I4 => addra(12),
      O => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__4_n_0\
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_prim_width is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_prim_width : entity is "blk_mem_gen_prim_width";
end blk_mem_gen_0_blk_mem_gen_prim_width;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_prim_width is
begin
\prim_init.ram\: entity work.blk_mem_gen_0_blk_mem_gen_prim_wrapper_init
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\,
      DOUTA(0) => DOUTA(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized0\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ram_ena : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized0\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized0\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized0\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized0\
     port map (
      DOUTA(0) => DOUTA(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized1\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized1\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized1\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\,
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized10\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized10\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized10\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized10\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized10\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized11\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized11\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized11\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized11\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized11\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized12\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized12\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized12\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized12\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized12\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized13\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized13\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized13\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized13\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized13\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized14\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized14\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized14\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized14\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized14\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized15\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized15\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized15\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized15\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized15\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized16\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized16\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized16\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized16\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized16\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized17\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized17\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized17\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized17\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized17\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized18\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized18\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized18\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized18\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized18\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized19\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized19\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized19\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized19\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized19\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized2\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized2\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized2\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized20\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized20\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized20\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized20\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized20\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized21\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized21\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized21\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized21\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized21\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized22\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized22\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized22\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized22\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized22\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized23\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized23\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized23\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized23\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized23\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized24\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized24\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized24\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized24\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized24\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized25\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized25\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized25\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized25\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized25\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized26\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized26\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized26\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized26\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized26\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized27\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized27\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized27\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized27\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized27\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized28\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized28\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized28\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized28\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized28\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized29\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized29\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized29\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized29\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized29\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized3\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized3\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized3\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized3\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized3\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized30\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized30\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized30\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized30\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized30\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized31\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized31\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized31\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized31\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized31\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized32\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized32\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized32\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized32\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized32\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized33\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    ram_ena : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized33\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized33\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized33\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized33\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized34\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized34\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized34\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized34\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized34\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      DOPADOP(0) => DOPADOP(0),
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized35\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized35\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized35\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized35\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized35\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized36\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized36\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized36\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized36\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized36\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized37\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra_17_sp_1 : out STD_LOGIC;
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized37\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized37\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized37\ is
  signal addra_17_sn_1 : STD_LOGIC;
begin
  addra_17_sp_1 <= addra_17_sn_1;
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized37\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(0),
      addra(17 downto 0) => addra(17 downto 0),
      addra_17_sp_1 => addra_17_sn_1,
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized38\ is
  port (
    addra_17_sp_1 : out STD_LOGIC;
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    ena : in STD_LOGIC;
    clka : in STD_LOGIC;
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized38\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized38\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized38\ is
  signal addra_17_sn_1 : STD_LOGIC;
begin
  addra_17_sp_1 <= addra_17_sn_1;
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized38\
     port map (
      DOUTA(0) => DOUTA(0),
      addra(17 downto 0) => addra(17 downto 0),
      addra_17_sp_1 => addra_17_sn_1,
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized39\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ram_ena : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized39\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized39\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized39\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized39\
     port map (
      DOUTA(0) => DOUTA(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized4\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized4\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized4\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized4\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized4\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized40\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 1 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized40\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized40\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized40\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized40\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\,
      DOADO(1 downto 0) => DOADO(1 downto 0),
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      dina(1 downto 0) => dina(1 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized41\ is
  port (
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized41\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized41\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized41\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized41\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B_0\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\,
      DOUTA(0) => DOUTA(0),
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized42\ is
  port (
    ram_ena : out STD_LOGIC;
    DOUTA : out STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    ena : in STD_LOGIC;
    clka : in STD_LOGIC;
    dina : in STD_LOGIC_VECTOR ( 0 to 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized42\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized42\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized42\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized42\
     port map (
      DOUTA(0) => DOUTA(0),
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized5\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized5\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized5\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized5\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized5\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized6\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized6\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized6\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized6\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized6\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized7\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized7\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized7\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized7\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized7\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized8\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized8\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized8\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized8\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized8\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized9\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 15 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 8 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : in STD_LOGIC
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized9\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized9\;

architecture STRUCTURE of \blk_mem_gen_0_blk_mem_gen_prim_width__parameterized9\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_wrapper_init__parameterized9\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_2\ => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(8 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_generic_cstr is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_generic_cstr : entity is "blk_mem_gen_generic_cstr";
end blk_mem_gen_0_blk_mem_gen_generic_cstr;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_generic_cstr is
  signal ram_douta : STD_LOGIC;
  signal ram_ena : STD_LOGIC;
  signal \ramloop[10].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[10].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[11].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[12].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[13].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[14].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[15].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[16].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[17].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[18].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[19].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[1].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[20].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[21].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[22].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[23].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[24].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[25].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[26].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[27].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[28].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[29].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[30].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[31].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[32].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[33].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[34].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[35].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[36].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[37].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[38].ram.r_n_9\ : STD_LOGIC;
  signal \ramloop[39].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[39].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[40].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[41].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[41].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[42].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[43].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[5].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[6].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[7].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[8].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[9].ram.r_n_8\ : STD_LOGIC;
begin
\has_mux_a.A\: entity work.blk_mem_gen_0_blk_mem_gen_mux
     port map (
      DOADO(1) => \ramloop[41].ram.r_n_0\,
      DOADO(0) => \ramloop[41].ram.r_n_1\,
      DOPADOP(0) => \ramloop[35].ram.r_n_8\,
      DOUTA(0) => \ramloop[43].ram.r_n_1\,
      addra(6 downto 0) => addra(17 downto 11),
      clka => clka,
      \^douta\(11 downto 0) => douta(11 downto 0),
      \douta[0]\(0) => \ramloop[2].ram.r_n_0\,
      \douta[0]_0\(0) => \ramloop[1].ram.r_n_0\,
      \douta[0]_1\(0) => ram_douta,
      \douta[10]\(0) => \ramloop[40].ram.r_n_0\,
      \douta[10]_0\(0) => \ramloop[39].ram.r_n_1\,
      \douta[11]\(0) => \ramloop[42].ram.r_n_0\,
      \douta[8]\(7) => \ramloop[35].ram.r_n_0\,
      \douta[8]\(6) => \ramloop[35].ram.r_n_1\,
      \douta[8]\(5) => \ramloop[35].ram.r_n_2\,
      \douta[8]\(4) => \ramloop[35].ram.r_n_3\,
      \douta[8]\(3) => \ramloop[35].ram.r_n_4\,
      \douta[8]\(2) => \ramloop[35].ram.r_n_5\,
      \douta[8]\(1) => \ramloop[35].ram.r_n_6\,
      \douta[8]\(0) => \ramloop[35].ram.r_n_7\,
      \douta[8]_0\(7) => \ramloop[36].ram.r_n_0\,
      \douta[8]_0\(6) => \ramloop[36].ram.r_n_1\,
      \douta[8]_0\(5) => \ramloop[36].ram.r_n_2\,
      \douta[8]_0\(4) => \ramloop[36].ram.r_n_3\,
      \douta[8]_0\(3) => \ramloop[36].ram.r_n_4\,
      \douta[8]_0\(2) => \ramloop[36].ram.r_n_5\,
      \douta[8]_0\(1) => \ramloop[36].ram.r_n_6\,
      \douta[8]_0\(0) => \ramloop[36].ram.r_n_7\,
      \douta[8]_INST_0_i_1_0\(7) => \ramloop[38].ram.r_n_0\,
      \douta[8]_INST_0_i_1_0\(6) => \ramloop[38].ram.r_n_1\,
      \douta[8]_INST_0_i_1_0\(5) => \ramloop[38].ram.r_n_2\,
      \douta[8]_INST_0_i_1_0\(4) => \ramloop[38].ram.r_n_3\,
      \douta[8]_INST_0_i_1_0\(3) => \ramloop[38].ram.r_n_4\,
      \douta[8]_INST_0_i_1_0\(2) => \ramloop[38].ram.r_n_5\,
      \douta[8]_INST_0_i_1_0\(1) => \ramloop[38].ram.r_n_6\,
      \douta[8]_INST_0_i_1_0\(0) => \ramloop[38].ram.r_n_7\,
      \douta[8]_INST_0_i_1_1\(7) => \ramloop[37].ram.r_n_0\,
      \douta[8]_INST_0_i_1_1\(6) => \ramloop[37].ram.r_n_1\,
      \douta[8]_INST_0_i_1_1\(5) => \ramloop[37].ram.r_n_2\,
      \douta[8]_INST_0_i_1_1\(4) => \ramloop[37].ram.r_n_3\,
      \douta[8]_INST_0_i_1_1\(3) => \ramloop[37].ram.r_n_4\,
      \douta[8]_INST_0_i_1_1\(2) => \ramloop[37].ram.r_n_5\,
      \douta[8]_INST_0_i_1_1\(1) => \ramloop[37].ram.r_n_6\,
      \douta[8]_INST_0_i_1_1\(0) => \ramloop[37].ram.r_n_7\,
      \douta[8]_INST_0_i_5_0\(7) => \ramloop[26].ram.r_n_0\,
      \douta[8]_INST_0_i_5_0\(6) => \ramloop[26].ram.r_n_1\,
      \douta[8]_INST_0_i_5_0\(5) => \ramloop[26].ram.r_n_2\,
      \douta[8]_INST_0_i_5_0\(4) => \ramloop[26].ram.r_n_3\,
      \douta[8]_INST_0_i_5_0\(3) => \ramloop[26].ram.r_n_4\,
      \douta[8]_INST_0_i_5_0\(2) => \ramloop[26].ram.r_n_5\,
      \douta[8]_INST_0_i_5_0\(1) => \ramloop[26].ram.r_n_6\,
      \douta[8]_INST_0_i_5_0\(0) => \ramloop[26].ram.r_n_7\,
      \douta[8]_INST_0_i_5_1\(7) => \ramloop[25].ram.r_n_0\,
      \douta[8]_INST_0_i_5_1\(6) => \ramloop[25].ram.r_n_1\,
      \douta[8]_INST_0_i_5_1\(5) => \ramloop[25].ram.r_n_2\,
      \douta[8]_INST_0_i_5_1\(4) => \ramloop[25].ram.r_n_3\,
      \douta[8]_INST_0_i_5_1\(3) => \ramloop[25].ram.r_n_4\,
      \douta[8]_INST_0_i_5_1\(2) => \ramloop[25].ram.r_n_5\,
      \douta[8]_INST_0_i_5_1\(1) => \ramloop[25].ram.r_n_6\,
      \douta[8]_INST_0_i_5_1\(0) => \ramloop[25].ram.r_n_7\,
      \douta[8]_INST_0_i_5_2\(7) => \ramloop[24].ram.r_n_0\,
      \douta[8]_INST_0_i_5_2\(6) => \ramloop[24].ram.r_n_1\,
      \douta[8]_INST_0_i_5_2\(5) => \ramloop[24].ram.r_n_2\,
      \douta[8]_INST_0_i_5_2\(4) => \ramloop[24].ram.r_n_3\,
      \douta[8]_INST_0_i_5_2\(3) => \ramloop[24].ram.r_n_4\,
      \douta[8]_INST_0_i_5_2\(2) => \ramloop[24].ram.r_n_5\,
      \douta[8]_INST_0_i_5_2\(1) => \ramloop[24].ram.r_n_6\,
      \douta[8]_INST_0_i_5_2\(0) => \ramloop[24].ram.r_n_7\,
      \douta[8]_INST_0_i_5_3\(7) => \ramloop[23].ram.r_n_0\,
      \douta[8]_INST_0_i_5_3\(6) => \ramloop[23].ram.r_n_1\,
      \douta[8]_INST_0_i_5_3\(5) => \ramloop[23].ram.r_n_2\,
      \douta[8]_INST_0_i_5_3\(4) => \ramloop[23].ram.r_n_3\,
      \douta[8]_INST_0_i_5_3\(3) => \ramloop[23].ram.r_n_4\,
      \douta[8]_INST_0_i_5_3\(2) => \ramloop[23].ram.r_n_5\,
      \douta[8]_INST_0_i_5_3\(1) => \ramloop[23].ram.r_n_6\,
      \douta[8]_INST_0_i_5_3\(0) => \ramloop[23].ram.r_n_7\,
      \douta[8]_INST_0_i_5_4\(7) => \ramloop[22].ram.r_n_0\,
      \douta[8]_INST_0_i_5_4\(6) => \ramloop[22].ram.r_n_1\,
      \douta[8]_INST_0_i_5_4\(5) => \ramloop[22].ram.r_n_2\,
      \douta[8]_INST_0_i_5_4\(4) => \ramloop[22].ram.r_n_3\,
      \douta[8]_INST_0_i_5_4\(3) => \ramloop[22].ram.r_n_4\,
      \douta[8]_INST_0_i_5_4\(2) => \ramloop[22].ram.r_n_5\,
      \douta[8]_INST_0_i_5_4\(1) => \ramloop[22].ram.r_n_6\,
      \douta[8]_INST_0_i_5_4\(0) => \ramloop[22].ram.r_n_7\,
      \douta[8]_INST_0_i_5_5\(7) => \ramloop[21].ram.r_n_0\,
      \douta[8]_INST_0_i_5_5\(6) => \ramloop[21].ram.r_n_1\,
      \douta[8]_INST_0_i_5_5\(5) => \ramloop[21].ram.r_n_2\,
      \douta[8]_INST_0_i_5_5\(4) => \ramloop[21].ram.r_n_3\,
      \douta[8]_INST_0_i_5_5\(3) => \ramloop[21].ram.r_n_4\,
      \douta[8]_INST_0_i_5_5\(2) => \ramloop[21].ram.r_n_5\,
      \douta[8]_INST_0_i_5_5\(1) => \ramloop[21].ram.r_n_6\,
      \douta[8]_INST_0_i_5_5\(0) => \ramloop[21].ram.r_n_7\,
      \douta[8]_INST_0_i_5_6\(7) => \ramloop[20].ram.r_n_0\,
      \douta[8]_INST_0_i_5_6\(6) => \ramloop[20].ram.r_n_1\,
      \douta[8]_INST_0_i_5_6\(5) => \ramloop[20].ram.r_n_2\,
      \douta[8]_INST_0_i_5_6\(4) => \ramloop[20].ram.r_n_3\,
      \douta[8]_INST_0_i_5_6\(3) => \ramloop[20].ram.r_n_4\,
      \douta[8]_INST_0_i_5_6\(2) => \ramloop[20].ram.r_n_5\,
      \douta[8]_INST_0_i_5_6\(1) => \ramloop[20].ram.r_n_6\,
      \douta[8]_INST_0_i_5_6\(0) => \ramloop[20].ram.r_n_7\,
      \douta[8]_INST_0_i_5_7\(7) => \ramloop[19].ram.r_n_0\,
      \douta[8]_INST_0_i_5_7\(6) => \ramloop[19].ram.r_n_1\,
      \douta[8]_INST_0_i_5_7\(5) => \ramloop[19].ram.r_n_2\,
      \douta[8]_INST_0_i_5_7\(4) => \ramloop[19].ram.r_n_3\,
      \douta[8]_INST_0_i_5_7\(3) => \ramloop[19].ram.r_n_4\,
      \douta[8]_INST_0_i_5_7\(2) => \ramloop[19].ram.r_n_5\,
      \douta[8]_INST_0_i_5_7\(1) => \ramloop[19].ram.r_n_6\,
      \douta[8]_INST_0_i_5_7\(0) => \ramloop[19].ram.r_n_7\,
      \douta[8]_INST_0_i_6_0\(7) => \ramloop[34].ram.r_n_0\,
      \douta[8]_INST_0_i_6_0\(6) => \ramloop[34].ram.r_n_1\,
      \douta[8]_INST_0_i_6_0\(5) => \ramloop[34].ram.r_n_2\,
      \douta[8]_INST_0_i_6_0\(4) => \ramloop[34].ram.r_n_3\,
      \douta[8]_INST_0_i_6_0\(3) => \ramloop[34].ram.r_n_4\,
      \douta[8]_INST_0_i_6_0\(2) => \ramloop[34].ram.r_n_5\,
      \douta[8]_INST_0_i_6_0\(1) => \ramloop[34].ram.r_n_6\,
      \douta[8]_INST_0_i_6_0\(0) => \ramloop[34].ram.r_n_7\,
      \douta[8]_INST_0_i_6_1\(7) => \ramloop[33].ram.r_n_0\,
      \douta[8]_INST_0_i_6_1\(6) => \ramloop[33].ram.r_n_1\,
      \douta[8]_INST_0_i_6_1\(5) => \ramloop[33].ram.r_n_2\,
      \douta[8]_INST_0_i_6_1\(4) => \ramloop[33].ram.r_n_3\,
      \douta[8]_INST_0_i_6_1\(3) => \ramloop[33].ram.r_n_4\,
      \douta[8]_INST_0_i_6_1\(2) => \ramloop[33].ram.r_n_5\,
      \douta[8]_INST_0_i_6_1\(1) => \ramloop[33].ram.r_n_6\,
      \douta[8]_INST_0_i_6_1\(0) => \ramloop[33].ram.r_n_7\,
      \douta[8]_INST_0_i_6_2\(7) => \ramloop[32].ram.r_n_0\,
      \douta[8]_INST_0_i_6_2\(6) => \ramloop[32].ram.r_n_1\,
      \douta[8]_INST_0_i_6_2\(5) => \ramloop[32].ram.r_n_2\,
      \douta[8]_INST_0_i_6_2\(4) => \ramloop[32].ram.r_n_3\,
      \douta[8]_INST_0_i_6_2\(3) => \ramloop[32].ram.r_n_4\,
      \douta[8]_INST_0_i_6_2\(2) => \ramloop[32].ram.r_n_5\,
      \douta[8]_INST_0_i_6_2\(1) => \ramloop[32].ram.r_n_6\,
      \douta[8]_INST_0_i_6_2\(0) => \ramloop[32].ram.r_n_7\,
      \douta[8]_INST_0_i_6_3\(7) => \ramloop[31].ram.r_n_0\,
      \douta[8]_INST_0_i_6_3\(6) => \ramloop[31].ram.r_n_1\,
      \douta[8]_INST_0_i_6_3\(5) => \ramloop[31].ram.r_n_2\,
      \douta[8]_INST_0_i_6_3\(4) => \ramloop[31].ram.r_n_3\,
      \douta[8]_INST_0_i_6_3\(3) => \ramloop[31].ram.r_n_4\,
      \douta[8]_INST_0_i_6_3\(2) => \ramloop[31].ram.r_n_5\,
      \douta[8]_INST_0_i_6_3\(1) => \ramloop[31].ram.r_n_6\,
      \douta[8]_INST_0_i_6_3\(0) => \ramloop[31].ram.r_n_7\,
      \douta[8]_INST_0_i_6_4\(7) => \ramloop[30].ram.r_n_0\,
      \douta[8]_INST_0_i_6_4\(6) => \ramloop[30].ram.r_n_1\,
      \douta[8]_INST_0_i_6_4\(5) => \ramloop[30].ram.r_n_2\,
      \douta[8]_INST_0_i_6_4\(4) => \ramloop[30].ram.r_n_3\,
      \douta[8]_INST_0_i_6_4\(3) => \ramloop[30].ram.r_n_4\,
      \douta[8]_INST_0_i_6_4\(2) => \ramloop[30].ram.r_n_5\,
      \douta[8]_INST_0_i_6_4\(1) => \ramloop[30].ram.r_n_6\,
      \douta[8]_INST_0_i_6_4\(0) => \ramloop[30].ram.r_n_7\,
      \douta[8]_INST_0_i_6_5\(7) => \ramloop[29].ram.r_n_0\,
      \douta[8]_INST_0_i_6_5\(6) => \ramloop[29].ram.r_n_1\,
      \douta[8]_INST_0_i_6_5\(5) => \ramloop[29].ram.r_n_2\,
      \douta[8]_INST_0_i_6_5\(4) => \ramloop[29].ram.r_n_3\,
      \douta[8]_INST_0_i_6_5\(3) => \ramloop[29].ram.r_n_4\,
      \douta[8]_INST_0_i_6_5\(2) => \ramloop[29].ram.r_n_5\,
      \douta[8]_INST_0_i_6_5\(1) => \ramloop[29].ram.r_n_6\,
      \douta[8]_INST_0_i_6_5\(0) => \ramloop[29].ram.r_n_7\,
      \douta[8]_INST_0_i_6_6\(7) => \ramloop[28].ram.r_n_0\,
      \douta[8]_INST_0_i_6_6\(6) => \ramloop[28].ram.r_n_1\,
      \douta[8]_INST_0_i_6_6\(5) => \ramloop[28].ram.r_n_2\,
      \douta[8]_INST_0_i_6_6\(4) => \ramloop[28].ram.r_n_3\,
      \douta[8]_INST_0_i_6_6\(3) => \ramloop[28].ram.r_n_4\,
      \douta[8]_INST_0_i_6_6\(2) => \ramloop[28].ram.r_n_5\,
      \douta[8]_INST_0_i_6_6\(1) => \ramloop[28].ram.r_n_6\,
      \douta[8]_INST_0_i_6_6\(0) => \ramloop[28].ram.r_n_7\,
      \douta[8]_INST_0_i_6_7\(7) => \ramloop[27].ram.r_n_0\,
      \douta[8]_INST_0_i_6_7\(6) => \ramloop[27].ram.r_n_1\,
      \douta[8]_INST_0_i_6_7\(5) => \ramloop[27].ram.r_n_2\,
      \douta[8]_INST_0_i_6_7\(4) => \ramloop[27].ram.r_n_3\,
      \douta[8]_INST_0_i_6_7\(3) => \ramloop[27].ram.r_n_4\,
      \douta[8]_INST_0_i_6_7\(2) => \ramloop[27].ram.r_n_5\,
      \douta[8]_INST_0_i_6_7\(1) => \ramloop[27].ram.r_n_6\,
      \douta[8]_INST_0_i_6_7\(0) => \ramloop[27].ram.r_n_7\,
      \douta[8]_INST_0_i_7_0\(7) => \ramloop[10].ram.r_n_0\,
      \douta[8]_INST_0_i_7_0\(6) => \ramloop[10].ram.r_n_1\,
      \douta[8]_INST_0_i_7_0\(5) => \ramloop[10].ram.r_n_2\,
      \douta[8]_INST_0_i_7_0\(4) => \ramloop[10].ram.r_n_3\,
      \douta[8]_INST_0_i_7_0\(3) => \ramloop[10].ram.r_n_4\,
      \douta[8]_INST_0_i_7_0\(2) => \ramloop[10].ram.r_n_5\,
      \douta[8]_INST_0_i_7_0\(1) => \ramloop[10].ram.r_n_6\,
      \douta[8]_INST_0_i_7_0\(0) => \ramloop[10].ram.r_n_7\,
      \douta[8]_INST_0_i_7_1\(7) => \ramloop[9].ram.r_n_0\,
      \douta[8]_INST_0_i_7_1\(6) => \ramloop[9].ram.r_n_1\,
      \douta[8]_INST_0_i_7_1\(5) => \ramloop[9].ram.r_n_2\,
      \douta[8]_INST_0_i_7_1\(4) => \ramloop[9].ram.r_n_3\,
      \douta[8]_INST_0_i_7_1\(3) => \ramloop[9].ram.r_n_4\,
      \douta[8]_INST_0_i_7_1\(2) => \ramloop[9].ram.r_n_5\,
      \douta[8]_INST_0_i_7_1\(1) => \ramloop[9].ram.r_n_6\,
      \douta[8]_INST_0_i_7_1\(0) => \ramloop[9].ram.r_n_7\,
      \douta[8]_INST_0_i_7_2\(7) => \ramloop[8].ram.r_n_0\,
      \douta[8]_INST_0_i_7_2\(6) => \ramloop[8].ram.r_n_1\,
      \douta[8]_INST_0_i_7_2\(5) => \ramloop[8].ram.r_n_2\,
      \douta[8]_INST_0_i_7_2\(4) => \ramloop[8].ram.r_n_3\,
      \douta[8]_INST_0_i_7_2\(3) => \ramloop[8].ram.r_n_4\,
      \douta[8]_INST_0_i_7_2\(2) => \ramloop[8].ram.r_n_5\,
      \douta[8]_INST_0_i_7_2\(1) => \ramloop[8].ram.r_n_6\,
      \douta[8]_INST_0_i_7_2\(0) => \ramloop[8].ram.r_n_7\,
      \douta[8]_INST_0_i_7_3\(7) => \ramloop[7].ram.r_n_0\,
      \douta[8]_INST_0_i_7_3\(6) => \ramloop[7].ram.r_n_1\,
      \douta[8]_INST_0_i_7_3\(5) => \ramloop[7].ram.r_n_2\,
      \douta[8]_INST_0_i_7_3\(4) => \ramloop[7].ram.r_n_3\,
      \douta[8]_INST_0_i_7_3\(3) => \ramloop[7].ram.r_n_4\,
      \douta[8]_INST_0_i_7_3\(2) => \ramloop[7].ram.r_n_5\,
      \douta[8]_INST_0_i_7_3\(1) => \ramloop[7].ram.r_n_6\,
      \douta[8]_INST_0_i_7_3\(0) => \ramloop[7].ram.r_n_7\,
      \douta[8]_INST_0_i_7_4\(7) => \ramloop[6].ram.r_n_0\,
      \douta[8]_INST_0_i_7_4\(6) => \ramloop[6].ram.r_n_1\,
      \douta[8]_INST_0_i_7_4\(5) => \ramloop[6].ram.r_n_2\,
      \douta[8]_INST_0_i_7_4\(4) => \ramloop[6].ram.r_n_3\,
      \douta[8]_INST_0_i_7_4\(3) => \ramloop[6].ram.r_n_4\,
      \douta[8]_INST_0_i_7_4\(2) => \ramloop[6].ram.r_n_5\,
      \douta[8]_INST_0_i_7_4\(1) => \ramloop[6].ram.r_n_6\,
      \douta[8]_INST_0_i_7_4\(0) => \ramloop[6].ram.r_n_7\,
      \douta[8]_INST_0_i_7_5\(7) => \ramloop[5].ram.r_n_0\,
      \douta[8]_INST_0_i_7_5\(6) => \ramloop[5].ram.r_n_1\,
      \douta[8]_INST_0_i_7_5\(5) => \ramloop[5].ram.r_n_2\,
      \douta[8]_INST_0_i_7_5\(4) => \ramloop[5].ram.r_n_3\,
      \douta[8]_INST_0_i_7_5\(3) => \ramloop[5].ram.r_n_4\,
      \douta[8]_INST_0_i_7_5\(2) => \ramloop[5].ram.r_n_5\,
      \douta[8]_INST_0_i_7_5\(1) => \ramloop[5].ram.r_n_6\,
      \douta[8]_INST_0_i_7_5\(0) => \ramloop[5].ram.r_n_7\,
      \douta[8]_INST_0_i_7_6\(7) => \ramloop[4].ram.r_n_0\,
      \douta[8]_INST_0_i_7_6\(6) => \ramloop[4].ram.r_n_1\,
      \douta[8]_INST_0_i_7_6\(5) => \ramloop[4].ram.r_n_2\,
      \douta[8]_INST_0_i_7_6\(4) => \ramloop[4].ram.r_n_3\,
      \douta[8]_INST_0_i_7_6\(3) => \ramloop[4].ram.r_n_4\,
      \douta[8]_INST_0_i_7_6\(2) => \ramloop[4].ram.r_n_5\,
      \douta[8]_INST_0_i_7_6\(1) => \ramloop[4].ram.r_n_6\,
      \douta[8]_INST_0_i_7_6\(0) => \ramloop[4].ram.r_n_7\,
      \douta[8]_INST_0_i_7_7\(7) => \ramloop[3].ram.r_n_0\,
      \douta[8]_INST_0_i_7_7\(6) => \ramloop[3].ram.r_n_1\,
      \douta[8]_INST_0_i_7_7\(5) => \ramloop[3].ram.r_n_2\,
      \douta[8]_INST_0_i_7_7\(4) => \ramloop[3].ram.r_n_3\,
      \douta[8]_INST_0_i_7_7\(3) => \ramloop[3].ram.r_n_4\,
      \douta[8]_INST_0_i_7_7\(2) => \ramloop[3].ram.r_n_5\,
      \douta[8]_INST_0_i_7_7\(1) => \ramloop[3].ram.r_n_6\,
      \douta[8]_INST_0_i_7_7\(0) => \ramloop[3].ram.r_n_7\,
      \douta[8]_INST_0_i_8_0\(7) => \ramloop[18].ram.r_n_0\,
      \douta[8]_INST_0_i_8_0\(6) => \ramloop[18].ram.r_n_1\,
      \douta[8]_INST_0_i_8_0\(5) => \ramloop[18].ram.r_n_2\,
      \douta[8]_INST_0_i_8_0\(4) => \ramloop[18].ram.r_n_3\,
      \douta[8]_INST_0_i_8_0\(3) => \ramloop[18].ram.r_n_4\,
      \douta[8]_INST_0_i_8_0\(2) => \ramloop[18].ram.r_n_5\,
      \douta[8]_INST_0_i_8_0\(1) => \ramloop[18].ram.r_n_6\,
      \douta[8]_INST_0_i_8_0\(0) => \ramloop[18].ram.r_n_7\,
      \douta[8]_INST_0_i_8_1\(7) => \ramloop[17].ram.r_n_0\,
      \douta[8]_INST_0_i_8_1\(6) => \ramloop[17].ram.r_n_1\,
      \douta[8]_INST_0_i_8_1\(5) => \ramloop[17].ram.r_n_2\,
      \douta[8]_INST_0_i_8_1\(4) => \ramloop[17].ram.r_n_3\,
      \douta[8]_INST_0_i_8_1\(3) => \ramloop[17].ram.r_n_4\,
      \douta[8]_INST_0_i_8_1\(2) => \ramloop[17].ram.r_n_5\,
      \douta[8]_INST_0_i_8_1\(1) => \ramloop[17].ram.r_n_6\,
      \douta[8]_INST_0_i_8_1\(0) => \ramloop[17].ram.r_n_7\,
      \douta[8]_INST_0_i_8_2\(7) => \ramloop[16].ram.r_n_0\,
      \douta[8]_INST_0_i_8_2\(6) => \ramloop[16].ram.r_n_1\,
      \douta[8]_INST_0_i_8_2\(5) => \ramloop[16].ram.r_n_2\,
      \douta[8]_INST_0_i_8_2\(4) => \ramloop[16].ram.r_n_3\,
      \douta[8]_INST_0_i_8_2\(3) => \ramloop[16].ram.r_n_4\,
      \douta[8]_INST_0_i_8_2\(2) => \ramloop[16].ram.r_n_5\,
      \douta[8]_INST_0_i_8_2\(1) => \ramloop[16].ram.r_n_6\,
      \douta[8]_INST_0_i_8_2\(0) => \ramloop[16].ram.r_n_7\,
      \douta[8]_INST_0_i_8_3\(7) => \ramloop[15].ram.r_n_0\,
      \douta[8]_INST_0_i_8_3\(6) => \ramloop[15].ram.r_n_1\,
      \douta[8]_INST_0_i_8_3\(5) => \ramloop[15].ram.r_n_2\,
      \douta[8]_INST_0_i_8_3\(4) => \ramloop[15].ram.r_n_3\,
      \douta[8]_INST_0_i_8_3\(3) => \ramloop[15].ram.r_n_4\,
      \douta[8]_INST_0_i_8_3\(2) => \ramloop[15].ram.r_n_5\,
      \douta[8]_INST_0_i_8_3\(1) => \ramloop[15].ram.r_n_6\,
      \douta[8]_INST_0_i_8_3\(0) => \ramloop[15].ram.r_n_7\,
      \douta[8]_INST_0_i_8_4\(7) => \ramloop[14].ram.r_n_0\,
      \douta[8]_INST_0_i_8_4\(6) => \ramloop[14].ram.r_n_1\,
      \douta[8]_INST_0_i_8_4\(5) => \ramloop[14].ram.r_n_2\,
      \douta[8]_INST_0_i_8_4\(4) => \ramloop[14].ram.r_n_3\,
      \douta[8]_INST_0_i_8_4\(3) => \ramloop[14].ram.r_n_4\,
      \douta[8]_INST_0_i_8_4\(2) => \ramloop[14].ram.r_n_5\,
      \douta[8]_INST_0_i_8_4\(1) => \ramloop[14].ram.r_n_6\,
      \douta[8]_INST_0_i_8_4\(0) => \ramloop[14].ram.r_n_7\,
      \douta[8]_INST_0_i_8_5\(7) => \ramloop[13].ram.r_n_0\,
      \douta[8]_INST_0_i_8_5\(6) => \ramloop[13].ram.r_n_1\,
      \douta[8]_INST_0_i_8_5\(5) => \ramloop[13].ram.r_n_2\,
      \douta[8]_INST_0_i_8_5\(4) => \ramloop[13].ram.r_n_3\,
      \douta[8]_INST_0_i_8_5\(3) => \ramloop[13].ram.r_n_4\,
      \douta[8]_INST_0_i_8_5\(2) => \ramloop[13].ram.r_n_5\,
      \douta[8]_INST_0_i_8_5\(1) => \ramloop[13].ram.r_n_6\,
      \douta[8]_INST_0_i_8_5\(0) => \ramloop[13].ram.r_n_7\,
      \douta[8]_INST_0_i_8_6\(7) => \ramloop[12].ram.r_n_0\,
      \douta[8]_INST_0_i_8_6\(6) => \ramloop[12].ram.r_n_1\,
      \douta[8]_INST_0_i_8_6\(5) => \ramloop[12].ram.r_n_2\,
      \douta[8]_INST_0_i_8_6\(4) => \ramloop[12].ram.r_n_3\,
      \douta[8]_INST_0_i_8_6\(3) => \ramloop[12].ram.r_n_4\,
      \douta[8]_INST_0_i_8_6\(2) => \ramloop[12].ram.r_n_5\,
      \douta[8]_INST_0_i_8_6\(1) => \ramloop[12].ram.r_n_6\,
      \douta[8]_INST_0_i_8_6\(0) => \ramloop[12].ram.r_n_7\,
      \douta[8]_INST_0_i_8_7\(7) => \ramloop[11].ram.r_n_0\,
      \douta[8]_INST_0_i_8_7\(6) => \ramloop[11].ram.r_n_1\,
      \douta[8]_INST_0_i_8_7\(5) => \ramloop[11].ram.r_n_2\,
      \douta[8]_INST_0_i_8_7\(4) => \ramloop[11].ram.r_n_3\,
      \douta[8]_INST_0_i_8_7\(3) => \ramloop[11].ram.r_n_4\,
      \douta[8]_INST_0_i_8_7\(2) => \ramloop[11].ram.r_n_5\,
      \douta[8]_INST_0_i_8_7\(1) => \ramloop[11].ram.r_n_6\,
      \douta[8]_INST_0_i_8_7\(0) => \ramloop[11].ram.r_n_7\,
      \douta[9]\(0) => \ramloop[36].ram.r_n_8\,
      \douta[9]_INST_0_i_1_0\(0) => \ramloop[38].ram.r_n_8\,
      \douta[9]_INST_0_i_1_1\(0) => \ramloop[37].ram.r_n_8\,
      \douta[9]_INST_0_i_5_0\(0) => \ramloop[26].ram.r_n_8\,
      \douta[9]_INST_0_i_5_1\(0) => \ramloop[25].ram.r_n_8\,
      \douta[9]_INST_0_i_5_2\(0) => \ramloop[24].ram.r_n_8\,
      \douta[9]_INST_0_i_5_3\(0) => \ramloop[23].ram.r_n_8\,
      \douta[9]_INST_0_i_5_4\(0) => \ramloop[22].ram.r_n_8\,
      \douta[9]_INST_0_i_5_5\(0) => \ramloop[21].ram.r_n_8\,
      \douta[9]_INST_0_i_5_6\(0) => \ramloop[20].ram.r_n_8\,
      \douta[9]_INST_0_i_5_7\(0) => \ramloop[19].ram.r_n_8\,
      \douta[9]_INST_0_i_6_0\(0) => \ramloop[34].ram.r_n_8\,
      \douta[9]_INST_0_i_6_1\(0) => \ramloop[33].ram.r_n_8\,
      \douta[9]_INST_0_i_6_2\(0) => \ramloop[32].ram.r_n_8\,
      \douta[9]_INST_0_i_6_3\(0) => \ramloop[31].ram.r_n_8\,
      \douta[9]_INST_0_i_6_4\(0) => \ramloop[30].ram.r_n_8\,
      \douta[9]_INST_0_i_6_5\(0) => \ramloop[29].ram.r_n_8\,
      \douta[9]_INST_0_i_6_6\(0) => \ramloop[28].ram.r_n_8\,
      \douta[9]_INST_0_i_6_7\(0) => \ramloop[27].ram.r_n_8\,
      \douta[9]_INST_0_i_7_0\(0) => \ramloop[10].ram.r_n_8\,
      \douta[9]_INST_0_i_7_1\(0) => \ramloop[9].ram.r_n_8\,
      \douta[9]_INST_0_i_7_2\(0) => \ramloop[8].ram.r_n_8\,
      \douta[9]_INST_0_i_7_3\(0) => \ramloop[7].ram.r_n_8\,
      \douta[9]_INST_0_i_7_4\(0) => \ramloop[6].ram.r_n_8\,
      \douta[9]_INST_0_i_7_5\(0) => \ramloop[5].ram.r_n_8\,
      \douta[9]_INST_0_i_7_6\(0) => \ramloop[4].ram.r_n_8\,
      \douta[9]_INST_0_i_7_7\(0) => \ramloop[3].ram.r_n_8\,
      \douta[9]_INST_0_i_8_0\(0) => \ramloop[18].ram.r_n_8\,
      \douta[9]_INST_0_i_8_1\(0) => \ramloop[17].ram.r_n_8\,
      \douta[9]_INST_0_i_8_2\(0) => \ramloop[16].ram.r_n_8\,
      \douta[9]_INST_0_i_8_3\(0) => \ramloop[15].ram.r_n_8\,
      \douta[9]_INST_0_i_8_4\(0) => \ramloop[14].ram.r_n_8\,
      \douta[9]_INST_0_i_8_5\(0) => \ramloop[13].ram.r_n_8\,
      \douta[9]_INST_0_i_8_6\(0) => \ramloop[12].ram.r_n_8\,
      \douta[9]_INST_0_i_8_7\(0) => \ramloop[11].ram.r_n_8\,
      ena => ena
    );
\ramloop[0].ram.r\: entity work.blk_mem_gen_0_blk_mem_gen_prim_width
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ => \ramloop[39].ram.r_n_0\,
      DOUTA(0) => ram_douta,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[10].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized9\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[10].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[10].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[10].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[10].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[10].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[10].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[10].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[10].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[10].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[11].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized10\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[11].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[11].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[11].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[11].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[11].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[11].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[11].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[11].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[11].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[12].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized11\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[12].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[12].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[12].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[12].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[12].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[12].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[12].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[12].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[12].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[13].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized12\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[13].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[13].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[13].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[13].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[13].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[13].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[13].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[13].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[13].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[14].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized13\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[14].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[14].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[14].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[14].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[14].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[14].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[14].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[14].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[14].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[15].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized14\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[15].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[15].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[15].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[15].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[15].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[15].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[15].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[15].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[15].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[16].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized15\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[16].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[16].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[16].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[16].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[16].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[16].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[16].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[16].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[16].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[17].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized16\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[17].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[17].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[17].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[17].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[17].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[17].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[17].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[17].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[17].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[18].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized17\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[18].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[18].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[18].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[18].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[18].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[18].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[18].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[18].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[18].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[19].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized18\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[19].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[19].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[19].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[19].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[19].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[19].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[19].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[19].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[19].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[1].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized0\
     port map (
      DOUTA(0) => \ramloop[1].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[20].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized19\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[20].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[20].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[20].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[20].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[20].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[20].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[20].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[20].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[20].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[21].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized20\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[21].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[21].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[21].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[21].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[21].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[21].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[21].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[21].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[21].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[22].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized21\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[22].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[22].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[22].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[22].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[22].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[22].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[22].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[22].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[22].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[23].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized22\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[23].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[23].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[23].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[23].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[23].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[23].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[23].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[23].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[23].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[24].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized23\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[24].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[24].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[24].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[24].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[24].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[24].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[24].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[24].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[24].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[25].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized24\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[25].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[25].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[25].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[25].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[25].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[25].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[25].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[25].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[25].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[26].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized25\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[26].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[26].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[26].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[26].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[26].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[26].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[26].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[26].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[26].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[27].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized26\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[27].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[27].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[27].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[27].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[27].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[27].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[27].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[27].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[27].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[28].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized27\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[28].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[28].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[28].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[28].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[28].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[28].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[28].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[28].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[28].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[29].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized28\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[29].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[29].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[29].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[29].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[29].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[29].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[29].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[29].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[29].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[2].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(0) => \ramloop[2].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\ => \ramloop[38].ram.r_n_9\,
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      dina(0) => dina(0),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[30].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized29\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[30].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[30].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[30].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[30].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[30].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[30].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[30].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[30].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[30].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[31].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized30\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[31].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[31].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[31].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[31].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[31].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[31].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[31].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[31].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[31].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[32].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized31\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[32].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[32].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[32].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[32].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[32].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[32].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[32].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[32].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[32].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[33].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized32\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[33].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[33].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[33].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[33].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[33].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[33].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[33].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[33].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[33].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[34].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized33\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[34].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[34].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[34].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[34].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[34].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[34].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[34].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[34].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[34].ram.r_n_8\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[35].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized34\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[35].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[35].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[35].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[35].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[35].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[35].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[35].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[35].ram.r_n_7\,
      DOPADOP(0) => \ramloop[35].ram.r_n_8\,
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[36].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized35\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[36].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[36].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[36].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[36].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[36].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[36].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[36].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[36].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[36].ram.r_n_8\,
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[37].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized36\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[37].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[37].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[37].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[37].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[37].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[37].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[37].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[37].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[37].ram.r_n_8\,
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[38].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized37\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(7) => \ramloop[38].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(6) => \ramloop[38].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(5) => \ramloop[38].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(4) => \ramloop[38].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(3) => \ramloop[38].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(2) => \ramloop[38].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(1) => \ramloop[38].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\(0) => \ramloop[38].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_0\(0) => \ramloop[38].ram.r_n_8\,
      addra(17 downto 0) => addra(17 downto 0),
      addra_17_sp_1 => \ramloop[38].ram.r_n_9\,
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[39].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized38\
     port map (
      DOUTA(0) => \ramloop[39].ram.r_n_1\,
      addra(17 downto 0) => addra(17 downto 0),
      addra_17_sp_1 => \ramloop[39].ram.r_n_0\,
      clka => clka,
      dina(0) => dina(10),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[3].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[3].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[3].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[3].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[3].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[3].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[3].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[3].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[3].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[3].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[40].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized39\
     port map (
      DOUTA(0) => \ramloop[40].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(10),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[41].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized40\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ => \ramloop[38].ram.r_n_9\,
      DOADO(1) => \ramloop[41].ram.r_n_0\,
      DOADO(0) => \ramloop[41].ram.r_n_1\,
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      dina(1 downto 0) => dina(11 downto 10),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[42].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized41\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.CASCADED_PRIM36.ram_B\ => \ramloop[39].ram.r_n_0\,
      DOUTA(0) => \ramloop[42].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(0) => dina(11),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[43].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized42\
     port map (
      DOUTA(0) => \ramloop[43].ram.r_n_1\,
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(0) => dina(11),
      ena => ena,
      ram_ena => ram_ena,
      wea(0) => wea(0)
    );
\ramloop[4].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized3\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[4].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[4].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[4].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[4].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[4].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[4].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[4].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[4].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[4].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[5].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized4\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[5].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[5].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[5].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[5].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[5].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[5].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[5].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[5].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[5].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[6].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized5\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[6].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[6].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[6].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[6].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[6].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[6].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[6].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[6].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[6].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[7].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized6\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[7].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[7].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[7].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[7].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[7].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[7].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[7].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[7].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[7].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[8].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized7\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[8].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[8].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[8].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[8].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[8].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[8].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[8].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[8].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[8].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
\ramloop[9].ram.r\: entity work.\blk_mem_gen_0_blk_mem_gen_prim_width__parameterized8\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[9].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[9].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[9].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[9].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[9].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[9].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[9].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[9].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[9].ram.r_n_8\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ => \ramloop[39].ram.r_n_0\,
      addra(15 downto 0) => addra(15 downto 0),
      clka => clka,
      dina(8 downto 0) => dina(9 downto 1),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_top is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_top : entity is "blk_mem_gen_top";
end blk_mem_gen_0_blk_mem_gen_top;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_top is
begin
\valid.cstr\: entity work.blk_mem_gen_0_blk_mem_gen_generic_cstr
     port map (
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(11 downto 0) => dina(11 downto 0),
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_v8_4_4_synth is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    wea : in STD_LOGIC_VECTOR ( 0 to 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_v8_4_4_synth : entity is "blk_mem_gen_v8_4_4_synth";
end blk_mem_gen_0_blk_mem_gen_v8_4_4_synth;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_v8_4_4_synth is
begin
\gnbram.gnativebmg.native_blk_mem_gen\: entity work.blk_mem_gen_0_blk_mem_gen_top
     port map (
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(11 downto 0) => dina(11 downto 0),
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0_blk_mem_gen_v8_4_4 is
  port (
    clka : in STD_LOGIC;
    rsta : in STD_LOGIC;
    ena : in STD_LOGIC;
    regcea : in STD_LOGIC;
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clkb : in STD_LOGIC;
    rstb : in STD_LOGIC;
    enb : in STD_LOGIC;
    regceb : in STD_LOGIC;
    web : in STD_LOGIC_VECTOR ( 0 to 0 );
    addrb : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dinb : in STD_LOGIC_VECTOR ( 11 downto 0 );
    doutb : out STD_LOGIC_VECTOR ( 11 downto 0 );
    injectsbiterr : in STD_LOGIC;
    injectdbiterr : in STD_LOGIC;
    eccpipece : in STD_LOGIC;
    sbiterr : out STD_LOGIC;
    dbiterr : out STD_LOGIC;
    rdaddrecc : out STD_LOGIC_VECTOR ( 17 downto 0 );
    sleep : in STD_LOGIC;
    deepsleep : in STD_LOGIC;
    shutdown : in STD_LOGIC;
    rsta_busy : out STD_LOGIC;
    rstb_busy : out STD_LOGIC;
    s_aclk : in STD_LOGIC;
    s_aresetn : in STD_LOGIC;
    s_axi_awid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_awaddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_awlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_awsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_awburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_awvalid : in STD_LOGIC;
    s_axi_awready : out STD_LOGIC;
    s_axi_wdata : in STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_wstrb : in STD_LOGIC_VECTOR ( 0 to 0 );
    s_axi_wlast : in STD_LOGIC;
    s_axi_wvalid : in STD_LOGIC;
    s_axi_wready : out STD_LOGIC;
    s_axi_bid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_bresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_bvalid : out STD_LOGIC;
    s_axi_bready : in STD_LOGIC;
    s_axi_arid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_araddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_arlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_arsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_arburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_arvalid : in STD_LOGIC;
    s_axi_arready : out STD_LOGIC;
    s_axi_rid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_rdata : out STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_rresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_rlast : out STD_LOGIC;
    s_axi_rvalid : out STD_LOGIC;
    s_axi_rready : in STD_LOGIC;
    s_axi_injectsbiterr : in STD_LOGIC;
    s_axi_injectdbiterr : in STD_LOGIC;
    s_axi_sbiterr : out STD_LOGIC;
    s_axi_dbiterr : out STD_LOGIC;
    s_axi_rdaddrecc : out STD_LOGIC_VECTOR ( 17 downto 0 )
  );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 18;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 18;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "2";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "48";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "Estimated Power for IP     :     9.224892 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_0.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_0.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 144000;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 144000;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 144000;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 144000;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_v8_4_4";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of blk_mem_gen_0_blk_mem_gen_v8_4_4 : entity is "yes";
end blk_mem_gen_0_blk_mem_gen_v8_4_4;

architecture STRUCTURE of blk_mem_gen_0_blk_mem_gen_v8_4_4 is
  signal \<const0>\ : STD_LOGIC;
begin
  dbiterr <= \<const0>\;
  doutb(11) <= \<const0>\;
  doutb(10) <= \<const0>\;
  doutb(9) <= \<const0>\;
  doutb(8) <= \<const0>\;
  doutb(7) <= \<const0>\;
  doutb(6) <= \<const0>\;
  doutb(5) <= \<const0>\;
  doutb(4) <= \<const0>\;
  doutb(3) <= \<const0>\;
  doutb(2) <= \<const0>\;
  doutb(1) <= \<const0>\;
  doutb(0) <= \<const0>\;
  rdaddrecc(17) <= \<const0>\;
  rdaddrecc(16) <= \<const0>\;
  rdaddrecc(15) <= \<const0>\;
  rdaddrecc(14) <= \<const0>\;
  rdaddrecc(13) <= \<const0>\;
  rdaddrecc(12) <= \<const0>\;
  rdaddrecc(11) <= \<const0>\;
  rdaddrecc(10) <= \<const0>\;
  rdaddrecc(9) <= \<const0>\;
  rdaddrecc(8) <= \<const0>\;
  rdaddrecc(7) <= \<const0>\;
  rdaddrecc(6) <= \<const0>\;
  rdaddrecc(5) <= \<const0>\;
  rdaddrecc(4) <= \<const0>\;
  rdaddrecc(3) <= \<const0>\;
  rdaddrecc(2) <= \<const0>\;
  rdaddrecc(1) <= \<const0>\;
  rdaddrecc(0) <= \<const0>\;
  rsta_busy <= \<const0>\;
  rstb_busy <= \<const0>\;
  s_axi_arready <= \<const0>\;
  s_axi_awready <= \<const0>\;
  s_axi_bid(3) <= \<const0>\;
  s_axi_bid(2) <= \<const0>\;
  s_axi_bid(1) <= \<const0>\;
  s_axi_bid(0) <= \<const0>\;
  s_axi_bresp(1) <= \<const0>\;
  s_axi_bresp(0) <= \<const0>\;
  s_axi_bvalid <= \<const0>\;
  s_axi_dbiterr <= \<const0>\;
  s_axi_rdaddrecc(17) <= \<const0>\;
  s_axi_rdaddrecc(16) <= \<const0>\;
  s_axi_rdaddrecc(15) <= \<const0>\;
  s_axi_rdaddrecc(14) <= \<const0>\;
  s_axi_rdaddrecc(13) <= \<const0>\;
  s_axi_rdaddrecc(12) <= \<const0>\;
  s_axi_rdaddrecc(11) <= \<const0>\;
  s_axi_rdaddrecc(10) <= \<const0>\;
  s_axi_rdaddrecc(9) <= \<const0>\;
  s_axi_rdaddrecc(8) <= \<const0>\;
  s_axi_rdaddrecc(7) <= \<const0>\;
  s_axi_rdaddrecc(6) <= \<const0>\;
  s_axi_rdaddrecc(5) <= \<const0>\;
  s_axi_rdaddrecc(4) <= \<const0>\;
  s_axi_rdaddrecc(3) <= \<const0>\;
  s_axi_rdaddrecc(2) <= \<const0>\;
  s_axi_rdaddrecc(1) <= \<const0>\;
  s_axi_rdaddrecc(0) <= \<const0>\;
  s_axi_rdata(11) <= \<const0>\;
  s_axi_rdata(10) <= \<const0>\;
  s_axi_rdata(9) <= \<const0>\;
  s_axi_rdata(8) <= \<const0>\;
  s_axi_rdata(7) <= \<const0>\;
  s_axi_rdata(6) <= \<const0>\;
  s_axi_rdata(5) <= \<const0>\;
  s_axi_rdata(4) <= \<const0>\;
  s_axi_rdata(3) <= \<const0>\;
  s_axi_rdata(2) <= \<const0>\;
  s_axi_rdata(1) <= \<const0>\;
  s_axi_rdata(0) <= \<const0>\;
  s_axi_rid(3) <= \<const0>\;
  s_axi_rid(2) <= \<const0>\;
  s_axi_rid(1) <= \<const0>\;
  s_axi_rid(0) <= \<const0>\;
  s_axi_rlast <= \<const0>\;
  s_axi_rresp(1) <= \<const0>\;
  s_axi_rresp(0) <= \<const0>\;
  s_axi_rvalid <= \<const0>\;
  s_axi_sbiterr <= \<const0>\;
  s_axi_wready <= \<const0>\;
  sbiterr <= \<const0>\;
GND: unisim.vcomponents.GND
     port map (
      G => \<const0>\
    );
inst_blk_mem_gen: entity work.blk_mem_gen_0_blk_mem_gen_v8_4_4_synth
     port map (
      addra(17 downto 0) => addra(17 downto 0),
      clka => clka,
      dina(11 downto 0) => dina(11 downto 0),
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena,
      wea(0) => wea(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_0 is
  port (
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 17 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute NotValidForBitStream : boolean;
  attribute NotValidForBitStream of blk_mem_gen_0 : entity is true;
  attribute CHECK_LICENSE_TYPE : string;
  attribute CHECK_LICENSE_TYPE of blk_mem_gen_0 : entity is "blk_mem_gen_0,blk_mem_gen_v8_4_4,{}";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of blk_mem_gen_0 : entity is "yes";
  attribute x_core_info : string;
  attribute x_core_info of blk_mem_gen_0 : entity is "blk_mem_gen_v8_4_4,Vivado 2020.1";
end blk_mem_gen_0;

architecture STRUCTURE of blk_mem_gen_0 is
  signal NLW_U0_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rsta_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rstb_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_arready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_awready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_bvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rlast_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_wready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_doutb_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 17 downto 0 );
  signal NLW_U0_s_axi_bid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_bresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal NLW_U0_s_axi_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 17 downto 0 );
  signal NLW_U0_s_axi_rdata_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_s_axi_rid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_rresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of U0 : label is 18;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of U0 : label is 18;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of U0 : label is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of U0 : label is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of U0 : label is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of U0 : label is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of U0 : label is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of U0 : label is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of U0 : label is "2";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of U0 : label is "48";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of U0 : label is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of U0 : label is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of U0 : label is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of U0 : label is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of U0 : label is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of U0 : label is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of U0 : label is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of U0 : label is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of U0 : label is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of U0 : label is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of U0 : label is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of U0 : label is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of U0 : label is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of U0 : label is "Estimated Power for IP     :     9.224892 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of U0 : label is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of U0 : label is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of U0 : label is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of U0 : label is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of U0 : label is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of U0 : label is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of U0 : label is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of U0 : label is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of U0 : label is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of U0 : label is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of U0 : label is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of U0 : label is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of U0 : label is "blk_mem_gen_0.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of U0 : label is "blk_mem_gen_0.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of U0 : label is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of U0 : label is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of U0 : label is 0;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of U0 : label is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of U0 : label is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of U0 : label is 144000;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of U0 : label is 144000;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of U0 : label is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of U0 : label is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of U0 : label is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of U0 : label is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of U0 : label is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of U0 : label is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of U0 : label is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of U0 : label is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of U0 : label is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of U0 : label is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of U0 : label is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of U0 : label is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of U0 : label is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of U0 : label is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of U0 : label is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of U0 : label is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of U0 : label is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of U0 : label is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of U0 : label is 144000;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of U0 : label is 144000;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of U0 : label is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of U0 : label is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of U0 : label is "artix7";
  attribute KEEP_HIERARCHY : string;
  attribute KEEP_HIERARCHY of U0 : label is "soft";
  attribute downgradeipidentifiedwarnings of U0 : label is "yes";
  attribute x_interface_info : string;
  attribute x_interface_info of clka : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA CLK";
  attribute x_interface_parameter : string;
  attribute x_interface_parameter of clka : signal is "XIL_INTERFACENAME BRAM_PORTA, MEM_SIZE 8192, MEM_WIDTH 32, MEM_ECC NONE, MASTER_TYPE OTHER, READ_LATENCY 1";
  attribute x_interface_info of ena : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA EN";
  attribute x_interface_info of addra : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA ADDR";
  attribute x_interface_info of dina : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA DIN";
  attribute x_interface_info of douta : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA DOUT";
  attribute x_interface_info of wea : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA WE";
begin
U0: entity work.blk_mem_gen_0_blk_mem_gen_v8_4_4
     port map (
      addra(17 downto 0) => addra(17 downto 0),
      addrb(17 downto 0) => B"000000000000000000",
      clka => clka,
      clkb => '0',
      dbiterr => NLW_U0_dbiterr_UNCONNECTED,
      deepsleep => '0',
      dina(11 downto 0) => dina(11 downto 0),
      dinb(11 downto 0) => B"000000000000",
      douta(11 downto 0) => douta(11 downto 0),
      doutb(11 downto 0) => NLW_U0_doutb_UNCONNECTED(11 downto 0),
      eccpipece => '0',
      ena => ena,
      enb => '0',
      injectdbiterr => '0',
      injectsbiterr => '0',
      rdaddrecc(17 downto 0) => NLW_U0_rdaddrecc_UNCONNECTED(17 downto 0),
      regcea => '0',
      regceb => '0',
      rsta => '0',
      rsta_busy => NLW_U0_rsta_busy_UNCONNECTED,
      rstb => '0',
      rstb_busy => NLW_U0_rstb_busy_UNCONNECTED,
      s_aclk => '0',
      s_aresetn => '0',
      s_axi_araddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_arburst(1 downto 0) => B"00",
      s_axi_arid(3 downto 0) => B"0000",
      s_axi_arlen(7 downto 0) => B"00000000",
      s_axi_arready => NLW_U0_s_axi_arready_UNCONNECTED,
      s_axi_arsize(2 downto 0) => B"000",
      s_axi_arvalid => '0',
      s_axi_awaddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_awburst(1 downto 0) => B"00",
      s_axi_awid(3 downto 0) => B"0000",
      s_axi_awlen(7 downto 0) => B"00000000",
      s_axi_awready => NLW_U0_s_axi_awready_UNCONNECTED,
      s_axi_awsize(2 downto 0) => B"000",
      s_axi_awvalid => '0',
      s_axi_bid(3 downto 0) => NLW_U0_s_axi_bid_UNCONNECTED(3 downto 0),
      s_axi_bready => '0',
      s_axi_bresp(1 downto 0) => NLW_U0_s_axi_bresp_UNCONNECTED(1 downto 0),
      s_axi_bvalid => NLW_U0_s_axi_bvalid_UNCONNECTED,
      s_axi_dbiterr => NLW_U0_s_axi_dbiterr_UNCONNECTED,
      s_axi_injectdbiterr => '0',
      s_axi_injectsbiterr => '0',
      s_axi_rdaddrecc(17 downto 0) => NLW_U0_s_axi_rdaddrecc_UNCONNECTED(17 downto 0),
      s_axi_rdata(11 downto 0) => NLW_U0_s_axi_rdata_UNCONNECTED(11 downto 0),
      s_axi_rid(3 downto 0) => NLW_U0_s_axi_rid_UNCONNECTED(3 downto 0),
      s_axi_rlast => NLW_U0_s_axi_rlast_UNCONNECTED,
      s_axi_rready => '0',
      s_axi_rresp(1 downto 0) => NLW_U0_s_axi_rresp_UNCONNECTED(1 downto 0),
      s_axi_rvalid => NLW_U0_s_axi_rvalid_UNCONNECTED,
      s_axi_sbiterr => NLW_U0_s_axi_sbiterr_UNCONNECTED,
      s_axi_wdata(11 downto 0) => B"000000000000",
      s_axi_wlast => '0',
      s_axi_wready => NLW_U0_s_axi_wready_UNCONNECTED,
      s_axi_wstrb(0) => '0',
      s_axi_wvalid => '0',
      sbiterr => NLW_U0_sbiterr_UNCONNECTED,
      shutdown => '0',
      sleep => '0',
      wea(0) => wea(0),
      web(0) => '0'
    );
end STRUCTURE;
