<!--                                                                      -->
<!--                                                                      -->
<!-- Generated by Semifore, Inc. csrCompile                               -->
<!--    HTML output                                                       -->
<html>
 <head>
  <title>Addressmap Information for 'DWC_pcie_subsystem_custom'</title>
  <meta http-equiv="Cache-Control" content="no-store, no-cache, must-revalidate">
  <meta http-equiv="Expires" content="0">
  <meta http-equiv="Pragma" content="no-cache">
  <meta http-equiv="content-type" content="text/html; charset=utf-8">
  <style type="text/css">
   /*
    * Copyright (c) SEMIFORE, INC. 2006-2015. All rights reserved.
    *
    * This software and documentation constitute an unpublished work and
    * contain valuable trade secrets and proprietary information belonging
    * to Semifore, Inc.  None of the foregoing material may be copied,
    * duplicated or disclosed without the express written permission of
    * Semifore, Inc.
    * SEMIFORE, INC. EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES CONCERNING
    * THIS SOFTWARE AND DOCUMENTATION, INCLUDING ANY WARRANTIES OF
    * MERCHANTABILITY AND/OR FITNESS FOR ANY PARTICULAR PURPOSE,
    * AND WARRANTIES OF PERFORMANCE, AND ANY WARRANTY THAT
    * MIGHT OTHERWISE ARISE FROM COURSE OF DEALING OR USAGE OF
    * TRADE. NO WARRANTY IS EITHER EXPRESS OR IMPLIED WITH RESPECT
    * TO THE USE OF THE SOFTWARE OR DOCUMENTATION.
    * Under no circumstances shall Semifore, Inc. be liable for incidental,
    * special, indirect, direct or consequential damages or loss of profits,
    * interruption of business, or related expenses which may arise from use
    * of this software or documentation, including but not limited to those
    * resulting from defects in software and/or documentation, or loss or
    * inaccuracy of data of any kind.
   */
   
   /*
    * csrStyles.css
    *
    * $Revision: 1.20 $
    * $Date: 2015/09/06 01:23:08 $
    *
    * @(#)$Id: csrStyles.css,v 1.20 2015/09/06 01:23:08 weber Exp $
    *
    * These are the CSS Styles attributes for the HTML pages
    *
   */
   
   body {
   	font: normal 10pt auto  Arial, Helvetica, sans-serif;
   	margin: 0px;
           text-align: left;
           padding: 0px;
   	color: #4f6b72;
   	background-color: #e7e7e7;
   }
   
   a {
   	color: #c75f3e;
   	font: normal 10pt auto  Arial, Helvetica, sans-serif;
   
   
   
   }
   
   div {
   	font: normal 10pt auto  Arial, Helvetica, sans-serif;
   }
   
   table {
   	border-right: 1px solid #C1DAD7;
   	border-left: 1px solid #C1DAD7;
   	border-bottom: 1px solid #C1DAD7;
   	border-top: 1px solid #C1DAD7;
   	background-color: #fff;
   
   
   	border-collapse: collapse;
   	margin-top: 2px;
   	margin-bottom: 2px;
   }
   
   
   th {
   	font: bold 7pt  Arial, Helvetica, sans-serif;
   	color: #4f6b72;
   	border-right: 1px solid #C1DAD7;
   	border-left: 1px solid #C1DAD7;
   	border-bottom: 1px solid #C1DAD7;
   	border-top: 1px solid #C1DAD7;
   
   	letter-spacing: 1px;
   	text-align: left;
   	padding: 6px 6px 6px 12px;
   	background-color: #CAE8EA;
   }
   
   th.component {
           background-color: #FFCCFF;
   }
   
   th.addressmap {
           background-color: #CAE8EA;
   }
   
   th.register {
   	background-color: #CCFFCC;
   }
   
   th.group {
   	background-color: #FFFFCC;
   }
   
   th.union {
   	background-color: #CCCC00;
   }
   
   th.wideregister {
   	background-color: #FFCCCC;
   }
   
   th.memory {
   	background-color: #CCCCFF;
   }
   
   th.widememory {
   	background-color: #FF88FF;
   }
   
   th.submemory {
   	background-color: #CCCCFF;
   }
   
   th.field {
   	background-color: #CCFFFF;
   }
   
   
   td {
   	border-right: 1px solid #C1DAD7;
   	border-left: 1px solid #C1DAD7;
   	border-bottom: 1px solid #C1DAD7;
   	border-top: 1px solid #C1DAD7;
   	background-color: #fff;
   	padding: 6px 6px 6px 12px;
   	color: #4f6b72;
   	text-align: left;
   }
   
   td.noborder {
   	border-right: 0px none #C1DAD7;
   	border-left: 0px none #C1DAD7;
   	border-bottom: 0px none #C1DAD7;
   	border-top: 0px none #C1DAD7;
   	background-color: #FFF;
   	text-align: left;
   }
   
   .addrMapClass
   {
   }
   
   
   .addrMapContent
   {
   }
   
   .frdiv {
   	float: right;
   }
   
   .fldiv {
   	float: left;
   	margin-right: 10px;
   }
   
   .window 
   {
     background-color: white; 
     border-color:  #7BA7E1;
     border-style: solid; 
     border-width: 1px;
     margin: 0px;
     padding: 0px;
     position: absolute;
     visibility: hidden;
   }
   
   .windowTitleBar 
   {
     background-color: #7BA7E1;
     border-style: none;
     color: white;
     font: bold 11pt auto  Arial, Helvetica, sans-serif;	
     margin-left: 6px;
     margin-right: 6px;
   }
   
   .windowList 
   {
     background-color: white;
     border-style: none; 
     border-width: 0px;
     margin: 0px;
     padding: 2px;
     position: absolute;
     left: 10px;
     top: 100px;
     width: 100px;
     height: 200px;
     visibility: hidden;
   }
   
   .windowListArea 
   {
     background-color: white;
     border-style: none; 
     border-width: 0px;
     text-align: center;
     margin: 0px 0px 0px 0px;
     overflow: auto;
     
   }
  </style>
  <script type="text/javascript">
   /*
    * Copyright (c) SEMIFORE, INC. 2006-2018. All rights reserved.
    *
    * This software and documentation constitute an unpublished work and
    * contain valuable trade secrets and proprietary information belonging
    * to Semifore, Inc.  None of the foregoing material may be copied,
    * duplicated or disclosed without the express written permission of
    * Semifore, Inc.
    * SEMIFORE, INC. EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES CONCERNING
    * THIS SOFTWARE AND DOCUMENTATION, INCLUDING ANY WARRANTIES OF
    * MERCHANTABILITY AND/OR FITNESS FOR ANY PARTICULAR PURPOSE,
    * AND WARRANTIES OF PERFORMANCE, AND ANY WARRANTY THAT
    * MIGHT OTHERWISE ARISE FROM COURSE OF DEALING OR USAGE OF
    * TRADE. NO WARRANTY IS EITHER EXPRESS OR IMPLIED WITH RESPECT
    * TO THE USE OF THE SOFTWARE OR DOCUMENTATION.
    * Under no circumstances shall Semifore, Inc. be liable for incidental,
    * special, indirect, direct or consequential damages or loss of profits,
    * interruption of business, or related expenses which may arise from use
    * of this software or documentation, including but not limited to those
    * resulting from defects in software and/or documentation, or loss or
    * inaccuracy of data of any kind.
   */
   
   /*
    * csrJava.js
    *
    * $Revision: 1.75 $
    * $Date: 2018/02/22 02:35:02 $
    *
    * @(#)$Id: csrJava.js,v 1.75 2018/02/22 02:35:02 weber Exp $
    *
    * These are the Java Script functions for the HTML pages.
    *
   */
   
   var xmlDoc                   = 0;
   var debug                    = 0;
   var def_lookup_table         = new Array();
   var object_array             = new Array();
   var topDefinition_array      = new Array();
   var topObjectRefNames_array  = new Array();
   var definitions_array        = new Array();
   var csrNode_array            = new Array();
   var globalShowFileInfo       = false;
   var globalShowHeaderFileInfo = false;
   var globalShowEnumInfo       = false;
   var fileInfoDiv              = null;
   
   function csrNode() {
     this.referenceType = 0;
     this.referenceName = 0;
     this.definitionPtr = 0;
     this.objectIndex   = 0;
     this.divParent     = 0;
     this.divChild      = 0;
     this.visibility    = 0;
     this.addressMapWindow = 0;
     
     this.click = function() {
       if ( this.visibility == 0 )
       {
         //      alert('open ' + this.referenceName);
         printDefinition(this);
         this.visibility = 1;
         
         // window.location.hash = this.referenceName + 'Link';
         // if (mouseposy > 700 ) scrollBy(0,100);
       } else
       {
         //      alert('close' +  this.referenceName);
         this.divParent.removeChild(this.divChild);
         this.visibility = 0;
   
         //window.location.hash = this.referenceName + 'Link';
         
       }
     }
   
     this.expand = function() {
       if ( this.visibility == 0 )
       this.click();
     }
   
     this.collapse = function() {
       if (this.visibility == 1 )
       this.click();
     }
   
     this.showFileInfo = function () {
        return globalShowFileInfo;
     }
   
     this.showHeaderFileInfo = function () {
        return globalShowHeaderFileInfo;
     }
   
     this.showEnumInfo = function () {
        return globalShowEnumInfo;
     }
   }
   
   //debug alrets
   function alertd( msg ) 
   {
     if (debug) 
       alert(msg);
   }
   
   var mouseposx = 0;
   var mouseposy = 0;
   
   function getMousePos(e) {
     
   	if (!e) var e = window.event;
   	
   	if (e.pageX || e.pageY) 	{
   		mouseposx = e.pageX;
   		mouseposy = e.pageY;
   	}
   	else if (e.clientX || e.clientY) 	{
   		mouseposx = e.clientX + document.body.scrollLeft
   			+ document.documentElement.scrollLeft;
   		mouseposy = e.clientY + document.body.scrollTop
   			+ document.documentElement.scrollTop;
   	}
   }
   
   function redrawAll ()
   {
      var topObject;
   
      for (var i=0; i < topObjectRefNames_array.length; i++) {
         topObject = csrNodeLookup(i,topObjectRefNames_array[i]);
         if (topObject != null) {
            topObject.click();
            topObject.click();
         }
      }
   }
   
   function globalFileInfoCheckBox_click ()
   {
      var checkbox = document.getElementById('globalFileInfoCheckBox');
   
      if (checkbox != null) {
         globalShowFileInfo = checkbox.checked;
   
         if (globalShowFileInfo) {
            printFileInfo();
         }
         else {
            var docinfo = document.getElementById('docinfo');
            if ((docinfo != null) && (fileInfoDiv != null)) {
               docinfo.removeChild(fileInfoDiv);
            }
         }
         redrawAll();
      }
   }
   
   function globalHeaderFileInfoCheckBox_click ()
   {
      var checkbox = document.getElementById('globalHeaderFileInfoCheckBox');
   
      if (checkbox != null) {
         globalShowHeaderFileInfo = checkbox.checked;
         redrawAll();
      }
   }
   
   function globalEnumInfoCheckBox_click ()
   {
      var checkbox = document.getElementById('globalEnumInfoCheckBox');
   
      if (checkbox != null) {
         globalShowEnumInfo = checkbox.checked;
         redrawAll();
      }
   }
   
   //import XML
   function importXML(xmlId)
   {
      xmlDoc = document.getElementById(xmlId);
      if (xmlDoc) {
         init();
      }
   }
   
   
   //parser helpers
   function getNodes_tag(node, tag)
   {
      return node.getElementsByTagName('csr:' + tag);
   }
   
   function getNodeValue_tag(node, tag)
   {
      var nodelist;
   
      nodelist = node.getElementsByTagName('csr:' + tag);
      if (nodelist.length > 0) {
         if (nodelist[0].firstChild) {
            return nodelist[0].firstChild.nodeValue;
         }
         else {
            return '';
         }
      }
      else {
         return '';
      }
   }
   
   function getNodeValue(node)
   {
     for (var i=0; node[0].childNodes.length; i++ )
       {
         
         if (node[0].childNodes[i].nodeType != 1) continue;
         return node[0].childNodes[i].firstChild.nodeValue
   
       }
   }
   
   function getNodeValue_description(node) 
   {
     var description = getNodes_tag(node,'description');
   
     if (description.length < 1)
       return '';
   
     var ptags = getNodes_tag(description[0],'p');
     var ret_string = '';
     
     for (var i=0; i < ptags.length; i++) {
        if (ptags[i].firstChild) {
           ret_string += '<p>' + ptags[i].firstChild.nodeValue + '</p>';
        }
        else {
           ret_string += '<p></p>';
        }
     }
     
     return ret_string;
   }
   
   function getNodeValue_attributes(node)
   {
      var attributesTag = getNodes_tag(node,'attributes');
   
      if (attributesTag.length < 1)
         return '';
      var attributeTags = getNodes_tag(attributesTag[0],'attribute');
      var result = '';
      var i;
   
      for (i=0; i < attributeTags.length; i++) {
         if (attributeTags[i].firstChild) {
            result += attributeTags[i].firstChild.nodeValue + '<br>';
         }
      }
   
      return result;
   }
   
   function getNodeValue_fieldAttributes(node)
   {
      var attributesTag = getNodes_tag(node,'fieldAttributes');
   
      if (attributesTag.length < 1)
         return '';
      var attributeTags = getNodes_tag(attributesTag[0],'attribute');
      var result = '';
      var i;
   
      for (i=0; i < attributeTags.length; i++) {
         if (attributeTags[i].firstChild) {
            result += attributeTags[i].firstChild.nodeValue + '<br>';
         }
      }
   
      return result;
   }
   
   function init() 
   {
     setGlobals();
   
     if (globalShowFileInfo) {
        printFileInfo();
     }
     
     printTopObjects();
     
   }
   
   function printHeader() 
   {
     header = document.getElementById('docheader');
     //header.innerHTML = "Header Text Goes Here";
   }
   
   
   function printFooter() 
   {
     footer = document.getElementById('docfooter');
     //footer.innerHTML = "Footer Text Goes Here";
   }
   
   
   function setGlobals() 
   {
     var checkbox;
   
     alertd(xmlDoc);
   
     checkbox = document.getElementById('globalFileInfoCheckBox');
     if (checkbox != null) {
        globalShowFileInfo = checkbox.checked;
     }
     checkbox = document.getElementById('globalHeaderFileInfoCheckBox');
     if (checkbox != null) {
        globalShowHeaderFileInfo = checkbox.checked;
     }
     checkbox = document.getElementById('globalEnumInfoCheckBox');
     if (checkbox != null) {
        globalShowEnumInfo = checkbox.checked;
     }
   
     // get the object elements
     object_array = getNodes_tag(xmlDoc,'csrObject');
     alertd('number of object_array elements=' + object_array.length);
   
     // create 2D lookup table array
     for (var i=0; i < object_array.length; i++)
       {
         def_lookup_table[i] = new Object();
         csrNode_array[i] = new Object();
       }
   
     // get the top definition elements
     for (var i=0; i < object_array.length; i++ )
       {
         topDefinition_array[i] = getNodes_tag(object_array[i],'topDefinition'); 
       }
     alertd('number of topDefinition_array elements=' + topDefinition_array.length);
   
     // get the referenece names of the top level modules
     for (var i=0; i < topDefinition_array.length; i++)
       {
         topObjectRefNames_array[i] = getNodeValue(topDefinition_array[i]);
         alertd('topObjectRefNames_array[' + i + ']=' + topObjectRefNames_array[i]);
       }
     
      
     // get definition elements
     for (var i=0; i < object_array.length; i++) 
       {
         definitions_array[i] = getNodes_tag(object_array[i],'definition');
       }
     alertd('number of definitions_array element=' + definitions_array.length);
     //alertd('definitions_array[0] =' + definitions_array[0].length + ' elements');
   
     // populate the definitions lookup table
     for ( var i=0; i < object_array.length; i++) 
       {
         for (var j=0; j < definitions_array[i].length; j++)
   	{
   	  referenceName = getNodeValue_tag(definitions_array[i][j], "referenceName");
   	  referenceType = getNodeValue_tag(definitions_array[i][j], "referenceType");
   	  def_lookup_table[i][referenceName] = definitions_array[i][j];
   	  
   	  var csrNode_obj = new csrNode();
   
   	  csrNode_obj.referenceName = referenceName;
   	  csrNode_obj.referenceType = referenceType;
   	  csrNode_obj.definitionPtr = definitions_array[i][j];
   	  csrNode_obj.objectIndex   = i;
   	  
   	  csrNode_array[i][referenceName] = csrNode_obj;
   	}
       
       }
   }
   
   
   function printFileInfo()
   {
      var docinfo = document.getElementById('docinfo');
   
      if (docinfo != null) {
         var inputFilesNodes = getNodes_tag(xmlDoc,'inputFiles');
         var includedFilesNodes = getNodes_tag(xmlDoc,'includedFiles');
         var configurationFilesNodes = getNodes_tag(xmlDoc,'configurationFiles');
         var fileNodes;
         var filename;
         var fileversionNodes;
         var table;
         var body;
         var row;
         var cell;
   
         fileInfoDiv = document.createElement('DIV');
   
         if (inputFilesNodes.length > 0) {
            table = document.createElement('TABLE');
            body = document.createElement('TBODY');
            row = document.createElement('TR');
            cell = document.createElement('TD');
            cell.innerHTML = 'Input Filename';
            row.appendChild(cell);
            cell = document.createElement('TD');
            cell.innerHTML = 'Version';
            row.appendChild(cell);
            body.appendChild(row);
            fileNodes = getNodes_tag(inputFilesNodes[0],'file');
            for (var i = 0; i < fileNodes.length; i++) {
               filename = getNodeValue_tag(fileNodes[i],'filename');
               if (filename != '') {
                  row = document.createElement('TR');
                  cell = document.createElement('TD');
                  cell.innerHTML = filename;
                  row.appendChild(cell);
                  fileversion = getNodeValue_tag(fileNodes[i],'fileversion');
                  if (fileversion != '') {
                     cell = document.createElement('TD');
                     cell.innerHTML = fileversion;
                     row.appendChild(cell);
                  }
                  body.appendChild(row);
               }
            }
            table.appendChild(body);
            fileInfoDiv.appendChild(table);
         }
   
         if (includedFilesNodes.length > 0) {
            table = document.createElement('TABLE');
            body = document.createElement('TBODY');
            row = document.createElement('TR');
            cell = document.createElement('TD');
            cell.innerHTML = 'Included Filename';
            row.appendChild(cell);
            cell = document.createElement('TD');
            cell.innerHTML = 'Version';
            row.appendChild(cell);
            body.appendChild(row);
            fileNodes = getNodes_tag(includedFilesNodes[0],'file');
            for (var i = 0; i < fileNodes.length; i++) {
               filename = getNodeValue_tag(fileNodes[i],'filename');
               if (filename != '') {
                  row = document.createElement('TR');
                  cell = document.createElement('TD');
                  cell.innerHTML = filename;
                  row.appendChild(cell);
                  fileversion = getNodeValue_tag(fileNodes[i],'fileversion');
                  if (fileversion != '') {
                     cell = document.createElement('TD');
                     cell.innerHTML = fileversion;
                     row.appendChild(cell);
                  }
                  body.appendChild(row);
               }
            }
            table.appendChild(body);
            fileInfoDiv.appendChild(table);
         }
   
         if (configurationFilesNodes.length > 0) {
            table = document.createElement('TABLE');
            body = document.createElement('TBODY');
            row = document.createElement('TR');
            cell = document.createElement('TD');
            cell.innerHTML = 'Configuration Filename';
            row.appendChild(cell);
            cell = document.createElement('TD');
            cell.innerHTML = 'Version';
            row.appendChild(cell);
            body.appendChild(row);
            fileNodes = getNodes_tag(configurationFilesNodes[0],'file');
            for (var i = 0; i < fileNodes.length; i++) {
               filename = getNodeValue_tag(fileNodes[i],'filename');
               if (filename != '') {
                  row = document.createElement('TR');
                  cell = document.createElement('TD');
                  cell.innerHTML = filename;
                  row.appendChild(cell);
                  fileversion = getNodeValue_tag(fileNodes[i],'fileversion');
                  if (fileversion != '') {
                     cell = document.createElement('TD');
                     cell.innerHTML = fileversion;
                     row.appendChild(cell);
                  }
                  body.appendChild(row);
               }
            }
            table.appendChild(body);
            fileInfoDiv.appendChild(table);
         }
   
         docinfo.appendChild(fileInfoDiv);
      }
   }
   
   function printTopObjects()
   {
     var csrNode;
     //print top level modules
     for ( var i=0; i < topObjectRefNames_array.length; i++)
       {
         csrNode = csrNodeLookup(i,topObjectRefNames_array[i]);
         if (csrNode.referenceType == 'component') {
            printTopComponentTable(csrNode);
         }
         else {
            printTopAddressmapTable(csrNode);
         }
         csrNode.expand();
       }
   }
   
   function csrNodeLookup(objectIndex, referenceName)
   {
      return csrNode_array[objectIndex][referenceName];
   }
   
   function printDefinition(csrNode)
   {
     
     referenceType = csrNode.referenceType;
   
     //case  
     switch (referenceType) 
       {
       case "component":
         printComponentDefinition(csrNode);
         break;
       case "addressmap":
         printAddressmapDefinition(csrNode);
         break;
       case "group":
         printGroupDefinition(csrNode);
         break;
       case "union":
         printUnionDefinition(csrNode);
         break;
       case "register":
         printRegisterDefinition(csrNode);
         break;
       case "wideregister":
         printWideRegisterDefinition(csrNode);
         break;
       case "memory":
         printMemoryDefinition(csrNode);
         break;
       case "widememory":
         printWideMemoryDefinition(csrNode);
         break;
       default:
         alertd('No default referenceType!');
       }
   }
   
   function printLeafDefinition(csrNode) 
   {
     referenceName_array = csrNode.referenceName.split(".");
   
     //print the def top down
     var parent_ref = '';
     for( var i = 0; i < referenceName_array.length; i++ )
       {
         var refName    = parent_ref + referenceName_array[i];
         var csrNode = csrNodeLookup(csrNode.objectIndex, refName);
         //if ( csrNodeObj.visibility == 0 )
         csrNode.expand();
         parent_ref = refName + '.';
       }
   
     //jump the window the the leaf link
     window.location.hash = '#' + csrNode.referenceName + 'Link';
   
     //move the address map so it remains onscreen
     var parent_ref = '';
     for( var i = 0; i < referenceName_array.length; i++ )
       {
         var refName    = parent_ref + referenceName_array[i];
         var csrNode = csrNodeLookup(csrNode.objectIndex, refName);
         //if ( csrNodeObj.visibility == 0 )
         if (csrNode.addressMapWindow) {
            csrNode.addressMapWindow.window.style.top =
               document.body.scrollTop + 25; 
         }
         parent_ref = refName + '.';
       }
   
   
     //highlight the div
     //highLightDiv(csrNode.referenceName);
     unhighLightDiv(csrNode.referenceName);
   
   }
   
   
   function printTopComponentTable(csrNode)
   {
   
     var xmlNode = csrNode.definitionPtr;
     //div to enclose module
     var moduleDiv     = document.createElement('DIV');
     var referenceName = csrNode.referenceName;
     var referenceType = csrNode.referenceType;
     var identifier    = getNodeValue_tag(xmlNode,"identifier");
   
     //set the div ID to the referenceName
     moduleDiv.id      = referenceName;
   
     csrNode.divParent = moduleDiv;
   
   
     var tableEl = document.createElement('TABLE');
     //  tableEl.setAttribute('cellPadding',5);
     //  tableEl.setAttribute('border',1);
     var tmp = document.createElement('TBODY');
     tableEl.appendChild(tmp);
     var row = document.createElement('TR');
   
     var container     = document.createElement('TH');
     var theData       = document.createElement("div");
     theData.innerHTML = referenceType; 
     container.appendChild(theData);
     container.className = referenceType;
     row.appendChild(container);
   
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'Link';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'Link" onclick="csrNodeLookup(' + csrNode.objectIndex + ',\'' + referenceName + '\').click();">' + identifier + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'ExpandAllLink';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'ExpandAllLink" onclick="expandAllNodes(' + csrNode.objectIndex + ');">' + 'expand all' + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   	
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'CollapseAllLink';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'CollapseAllLink" onclick="collapseAllNodes(' + csrNode.objectIndex + ');">' + 'collapse all' + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   
     tmp.appendChild(row);
   
     //add elements to DOM
     moduleDiv.appendChild(tableEl);
     document.getElementById('docroot').appendChild(moduleDiv);
   }
   
   
   function printTopAddressmapTable(csrNode)
   {
   
     var xmlNode = csrNode.definitionPtr;
     //div to enclose module
     var moduleDiv     = document.createElement('DIV');
     var referenceName = csrNode.referenceName;
     var referenceType = csrNode.referenceType;
     var identifier    = getNodeValue_tag(xmlNode,"identifier");
   
     //set the div ID to the referenceName
     moduleDiv.id      = referenceName;
   
     csrNode.divParent = moduleDiv;
   
   
     var tableEl = document.createElement('TABLE');
     var tmp = document.createElement('TBODY');
     tableEl.appendChild(tmp);
     var row = document.createElement('TR');
   
     var container     = document.createElement('TH');
     var theData       = document.createElement("div");
     theData.innerHTML = referenceType; 
     container.appendChild(theData);
     container.className = csrNode.referenceType;
     row.appendChild(container);
   
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'Link';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'Link" onclick="csrNodeLookup(' + csrNode.objectIndex + ',\'' + referenceName + '\').click();">' + identifier + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'AddrMapLink';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'AddrMapLink" onclick="printAddressMap(' + csrNode.objectIndex + ',\'' + referenceName + '\');">' + 'address map' + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
     
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'ExpandAllLink';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'ExpandAllLink" onclick="expandAllNodes(' + csrNode.objectIndex + ');">' + 'expand all' + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   	
     var container     = document.createElement('TD');
     var theLink       = document.createElement("div");
     theLink.id        = referenceName + 'CollapseAllLink';
     theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'CollapseAllLink" onclick="collapseAllNodes(' + csrNode.objectIndex + ');">' + 'collapse all' + '</a>';
     container.appendChild(theLink) 
     row.appendChild(container);
   
     tmp.appendChild(row);
   
     //add elements to DOM
     moduleDiv.appendChild(tableEl);
     document.getElementById('docroot').appendChild(moduleDiv);
   }
   
   
   function printComponentDefinition(csrNode) 
   {
     var xmlNode = csrNode.definitionPtr;
     var componentDefContentDiv = document.createElement('DIV');
     componentDefContentDiv.style.marginLeft = "25px";
     componentDefContentDiv.id = csrNode.divParent.id+ 'DefContentDiv';
   
     csrNode.divChild = componentDefContentDiv;
   
     var identifier          = getNodeValue_tag(xmlNode,"identifier");
     var title               = getNodeValue_tag(xmlNode,"title");
     var description         = getNodeValue_description(xmlNode);
     var filename            = getNodeValue_tag(xmlNode,"filename");
     var linenumber          = getNodeValue_tag(xmlNode,"linenumber");
     var attributes          = getNodeValue_attributes(xmlNode);
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        if (filename != '') {
           tableData_array['Filename'] = filename;
        }
        if (linenumber != '') {
           tableData_array['Linenumber'] = linenumber;
        }
     }
     printRefInfoTable( tableData_array, componentDefContentDiv, csrNode);
     
     csrNode.divParent.appendChild( componentDefContentDiv );
   
     printComponentReference_links( csrNode );
   
   }
   
   function printAddressmapDefinition(csrNode) 
   {
     var xmlNode = csrNode.definitionPtr;
     var moduleDefContentDiv = document.createElement('DIV');
     moduleDefContentDiv.style.marginLeft = "25px";
     //moduleDefContentDiv.id = domParentNode.id + 'DefContentDiv';
     moduleDefContentDiv.id = csrNode.divParent.id+ 'DefContentDiv';
   
     csrNode.divChild = moduleDefContentDiv;
   
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var addressmapReference =
                           getNodeValue_tag(xmlNode,"addressmapReference");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var size            = getNodeValue_tag(xmlNode,"size");
     var byteSize        = getNodeValue_tag(xmlNode,"byteSize");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var attributes      = getNodeValue_attributes(xmlNode);
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (addressmapReference != '') {
        tableData_array['Reference']  = addressmapReference;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions'] = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (size != '') {
        tableData_array['Size'] = size;
     }
     if (byteSize != '') {
        tableData_array['Byte Size'] = byteSize;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        if (filename != '') {
           tableData_array['Filename'] = filename;
        }
        if (linenumber != '') {
           tableData_array['Linenumber'] = linenumber;
        }
     }
     if (csrNode.showHeaderFileInfo()) {
        if (addressMacro != '') {
           tableData_array['Address Macro'] = addressMacro;
        }
        if (offsetMacro != '') {
           tableData_array['Offset Macro'] = offsetMacro;
        }
        if (typeName != '') {
           tableData_array['Type Name'] = typeName;
        }
     }
   
     printRefInfoTable( tableData_array, moduleDefContentDiv, csrNode);
     
     csrNode.divParent.appendChild( moduleDefContentDiv );
   
     printReference_links( csrNode );
   
   }
   
   
   function printReference_links(csrNode) {
   
    
     var objectIndex = csrNode.objectIndex;
     xmlNode         = csrNode.definitionPtr;
   
     var references = getNodes_tag(xmlNode,'reference');
   
     for (var i=0; i < references.length; i++ )
       {
         
         var referenceType = getNodeValue_tag(references[i],"referenceType");
         var referenceName = getNodeValue_tag(references[i],"referenceName");
   
         referencedCsrNode = csrNodeLookup(objectIndex, referenceName);
         var identifier    =
             getNodeValue_tag(referencedCsrNode.definitionPtr,"identifier");
   
         var referenceDiv  = document.createElement('DIV');
         referenceDiv.id = referenceName;
         var tableData_array = new Array();
   
         tableData_array[referenceType] = '<a id="' + referenceName + 'Link" name="'+ referenceName + 'Link" ' + 'href="javascript:void(0);" onclick="csrNodeLookup(' + objectIndex + ',\'' + referenceName + '\').click();">' + identifier + '</a>';
   
         //set parent of referenced node
         referencedCsrNode.divParent = referenceDiv;
   
         printRefInfoTable( tableData_array, referenceDiv, referencedCsrNode);
   
         csrNode.divChild.appendChild(referenceDiv);
     
         if ( referencedCsrNode.visibility == 1 )
   	printDefinition(referencedCsrNode);
       }
   }
   
   
   function printComponentReference_links(csrNode) {
   
    
     var objectIndex = csrNode.objectIndex;
     xmlNode         = csrNode.definitionPtr;
     var table;
     var body;
     var row;
     var cell;
     var theData;
     var theLink;
   
     var references = getNodes_tag(xmlNode,'reference');
   
     for (var i=0; i < references.length; i++ )
       {
         
         var referenceType = getNodeValue_tag(references[i],"referenceType");
         var referenceName = getNodeValue_tag(references[i],"referenceName");
   
         referencedCsrNode = csrNodeLookup(objectIndex, referenceName);
         var identifier    =
             getNodeValue_tag(referencedCsrNode.definitionPtr,"identifier");
   
         var referenceDiv  = document.createElement('DIV');
         referenceDiv.id = referenceName;
         var tableData_array = new Array();
   
         table = document.createElement('TABLE');
         body = document.createElement('TBODY');
         row = document.createElement('TR');
   
         cell              = document.createElement('TH');
         theData           = document.createElement("div");
         theData.innerHTML = referenceType; 
         cell.appendChild(theData);
         cell.className = referenceType;
         row.appendChild(cell);
   
         cell              = document.createElement('TD');
         theLink           = document.createElement("div");
         theLink.id        = referenceName + 'Link';
         theLink.innerHTML = '<a id="' + referenceName + 'Link" href="javascript:void(0);" name="' + referenceName + 'Link" onclick="csrNodeLookup(' + csrNode.objectIndex + ',\'' + referenceName + '\').click();">' + identifier + '</a>';
         cell.appendChild(theLink) 
         row.appendChild(cell);
   
         cell              = document.createElement('TD');
         theLink           = document.createElement("div");
         theLink.id        = referenceName + 'AddrMapLink';
         theLink.innerHTML = '<a href="javascript:void(0);" name="' + referenceName + 'AddrMapLink" onclick="printAddressMap(' + csrNode.objectIndex + ',\'' + referenceName + '\');">' + 'address map' + '</a>';
         cell.appendChild(theLink) 
         row.appendChild(cell);
   
         body.appendChild(row);
         table.appendChild(body);
         referenceDiv.appendChild(table);
   
         //set parent of referenced node
         referencedCsrNode.divParent = referenceDiv;
   
         csrNode.divChild.appendChild(referenceDiv);
     
         if ( referencedCsrNode.visibility == 1 )
   	printDefinition(referencedCsrNode);
       }
   }
   
   function printGroupDefinition(csrNode)
   {
   
     var groupReferenceName        = csrNode.referenceName;
     var groupParentDiv            = document.getElementById(groupReferenceName);
     
     csrNode.divParent = groupParentDiv;
     var xmlNode = csrNode.definitionPtr;
   
     var groupDiv                  = document.createElement('DIV');
     groupDiv.id               = groupParentDiv.id + "child";
     groupDiv.style.marginLeft = "25px";
     
     csrNode.divChild = groupDiv;
   
     groupParentDiv.appendChild(groupDiv);
   
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayMax        = getNodeValue_tag(xmlNode,"arrayMax");
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var size            = getNodeValue_tag(xmlNode,"size");
     var byteSize        = getNodeValue_tag(xmlNode,"byteSize");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var attributes      = getNodeValue_attributes(xmlNode);
   
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions'] = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (size != '') {
        tableData_array['Size'] = size;
     }
     if (byteSize != '') {
        tableData_array['Byte Size'] = byteSize;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']   = filename;
        tableData_array['Linenumber'] = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, groupDiv, csrNode);
   
   
     printReference_links(csrNode);
   
   }
   
   function printUnionDefinition(csrNode)
   {
   
     var unionReferenceName        = csrNode.referenceName;
     var unionParentDiv            = document.getElementById(unionReferenceName);
     
     csrNode.divParent = unionParentDiv;
     var xmlNode = csrNode.definitionPtr;
   
     var unionDiv                  = document.createElement('DIV');
     unionDiv.id               = unionParentDiv.id + "child";
     unionDiv.style.marginLeft = "25px";
     
     csrNode.divChild = unionDiv;
   
     unionParentDiv.appendChild(unionDiv);
   
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayMax        = getNodeValue_tag(xmlNode,"arrayMax");
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var size            = getNodeValue_tag(xmlNode,"size");
     var byteSize        = getNodeValue_tag(xmlNode,"byteSize");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var attributes      = getNodeValue_attributes(xmlNode);
   
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
       tableData_array['Array Dimensions'] = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (size != '') {
        tableData_array['Size'] = size;
     }
     if (byteSize != '') {
        tableData_array['Byte Size'] = byteSize;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']   = filename;
        tableData_array['Linenumber'] = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, unionDiv, csrNode);
   
     printReference_links(csrNode);
   
   }
   
   function printRegisterDefinition(csrNode) 
   {
     var csrReferenceName        = csrNode.referenceName;
     var csrParentDiv            = document.getElementById(csrReferenceName);
     
     var xmlNode             = csrNode.definitionPtr;
     csrNode.divParent       = csrParentDiv;
   
     var csrDiv                  = document.createElement('DIV');
     csrDiv.id               = csrParentDiv.id + "child";
     csrDiv.style.marginLeft = "25px";
   
     csrNode.divChild = csrDiv;
     
     csrParentDiv.appendChild(csrDiv);
   
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var aliasOf         = getNodeValue_tag(xmlNode,"aliasOf");
     var aliases         = getNodes_tag(xmlNode,'aliases');
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var size            = getNodeValue_tag(xmlNode,"size");
     var byteSize        = getNodeValue_tag(xmlNode,"byteSize");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var resetValue      = getNodeValue_tag(xmlNode,"registerResetValue");
     var resetMask       = getNodeValue_tag(xmlNode,"registerResetMask");
     var atomicAccess    = getNodeValue_tag(xmlNode,"atomicAccess");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var isVolatile      = getNodeValue_tag(xmlNode,"volatile");
     var attributes      = getNodeValue_attributes(xmlNode);
   
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions'] = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (size != '') {
        tableData_array['Size'] = size;
     }
     if (byteSize != '') {
        tableData_array['Byte Size'] = byteSize;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (aliasOf != '') {
        tableData_array['Alias Of'] = '<a href="javascript:void(0)" onclick="printLeafDefinition(csrNodeLookup(' + csrNode.objectIndex + ',\'' + aliasOf + '\'));">' + aliasOf + '</a>';
     }
     if (aliases.length > 0) {
        var aliasList = getNodes_tag(aliases[0],'alias');
        var aliasesString = '';
        var aliasValue;
        if (aliasList[0].firstChild) {
              aliasValue = aliasList[0].firstChild.nodeValue;
              aliasesString += '<a href="javascript:void(0)" onclick="printLeafDefinition(csrNodeLookup(' + csrNode.objectIndex + ',\'' + aliasValue + '\'));">' + aliasValue + '</a>';
        }
        for ( var i=1; i < aliasList.length; i++ ) {
           if (aliasList[i].firstChild) {
              aliasValue = aliasList[i].firstChild.nodeValue;
              aliasesString += '<br>';
              aliasesString += '<a href="javascript:void(0)" onclick="printLeafDefinition(csrNodeLookup(' + csrNode.objectIndex + ',\'' + aliasValue + '\'));">' + aliasValue + '</a>';
           }
        }
        tableData_array['Aliases'] = aliasesString;
     }
     if (isVolatile != '') {
        tableData_array['Volatile'] = ((isVolatile == 'true') ? '1': '0');
     }
     if (resetValue != '') {
        tableData_array['Reset Value'] = resetValue;
     }
     if ((resetValue != '') && (resetMask != '')) {
        tableData_array['Reset Mask'] = resetMask;
     }
     if (atomicAccess != '') {
        tableData_array['Atomic Access'] = atomicAccess;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']        = filename;
        tableData_array['Linenumber']      = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, csrDiv, csrNode);
     
     printCsrBitFields( csrNode );
   
   }
   
   function printCsrBitFields( csrNode )
   {
     var xmlNode = csrNode.definitionPtr;
    
     var tableEl = document.createElement('TABLE');
     //  tableEl.setAttribute('cellPadding',5);
     //  tableEl.setAttribute('border',1);
     var tmp = document.createElement('TBODY');
     tableEl.appendChild(tmp);
   
     var fieldsHaveClockDomains =
        (getNodeValue_tag(xmlNode, "clockDomains") == 'true');
     var fieldsHaveSynchronizer =
        (getNodeValue_tag(xmlNode, "synchronizers") == 'true');
     var fieldsHaveAttributes =
        (getNodeValue_tag(xmlNode, "fieldsHaveAttributes") == 'true');
     var headers;
   
   //Header Row
     headers = ['Identifier', 'Title', 'Bit', 'Access', 'Reset'];
     if (fieldsHaveClockDomains) {
        headers.push('Clock Domain');
     }
     if (fieldsHaveSynchronizer) {
        headers.push('Synchronizer');
     }
     if (fieldsHaveAttributes) {
        headers.push('Attributes');
     }
     headers.push('Description');
   
     var row           = document.createElement('TR');
     for ( var i=0; i<headers.length; i++ ) 
       {
        
         var container     = document.createElement('TH');
         var theData       = document.createElement('DIV');
         theData.innerHTML = headers[i];
         container.className = csrNode.referenceType;
         container.appendChild(theData);
         row.appendChild(container);
       }
     tmp.appendChild(row);
   
     var bitfields = getNodes_tag(xmlNode,'bitfield');
   
     
   
     for ( var i=0; i < bitfields.length; i++ )
       {
         var identifier  = getNodeValue_tag(bitfields[i],"identifier");
         var title       = getNodeValue_tag(bitfields[i],"title");
         var msb         = getNodeValue_tag(bitfields[i],"msb");
         var lsb         = getNodeValue_tag(bitfields[i],"lsb");
   
         if (msb == lsb) 
   	var bit         = '[' + msb + ']';
         else 
   	var bit         = '[' + msb + ':' + lsb +']';
         
   
         var access      = getNodeValue_tag(bitfields[i],"access");
         var reset       = getNodeValue_tag(bitfields[i],"resetValue");
         var description = getNodeValue_description(bitfields[i]);
         var attributes  = getNodeValue_fieldAttributes(bitfields[i]);
   
         var clockDomain    = getNodeValue_tag(bitfields[i],"clockDomain");
         var synchronizer   = getNodeValue_tag(bitfields[i],"synchronizer");
   
         var widthMacro     = getNodeValue_tag(bitfields[i],"widthMacro");
         var msbMacro       = getNodeValue_tag(bitfields[i],"msbMacro");
         var lsbMacro       = getNodeValue_tag(bitfields[i],"lsbMacro");
         var rangeMacro     = getNodeValue_tag(bitfields[i],"rangeMacro");
         var resetMacro     = getNodeValue_tag(bitfields[i],"resetMacro");
         var getMacro       = getNodeValue_tag(bitfields[i],"getMacro");
         var setMacro       = getNodeValue_tag(bitfields[i],"setMacro");
   
         var filename       = getNodeValue_tag(bitfields[i],"filename");
         var linenumber     = getNodeValue_tag(bitfields[i],"linenumber");
         var enums          = getNodes_tag(bitfields[i], "enumeration");
   
         var row_data;
   
         row_data = [identifier, title, bit, access.toUpperCase(), reset];
         if (fieldsHaveClockDomains) {
            row_data.push(clockDomain);
         }
         if (fieldsHaveSynchronizer) {
            row_data.push(synchronizer);
         }
         if (fieldsHaveAttributes) {
            row_data.push(attributes);
         }
         row_data.push(description);
         row         = document.createElement('TR');
         
         for ( var j=0; j<row_data.length; j++ ) {
            var container     = document.createElement('TD');
            var theData       = document.createElement('DIV');
            theData.innerHTML = row_data[j];
            container.appendChild(theData);
            row.appendChild(container);
         }
         tmp.appendChild(row);
   
         //FIX ME SNPS title check not cool (there for reserved fields)
         if (
            (
               csrNode.showFileInfo() ||
               csrNode.showHeaderFileInfo() ||
               (csrNode.showEnumInfo() && enums && (enums.length > 0))
               ) &&
            (title != "-") &&
            (csrNode.referenceType != 'wideregister')
            ) {
            row         = document.createElement('TR');
            var container     = document.createElement('TD');
            container.colSpan = row_data.length;
            container.style.backgroundColor = "#e7e7e7";
           
            if (csrNode.showFileInfo()) {
              var tableData_array = new Array();
              var theData       = document.createElement('DIV');
              theData.className = "fldiv";
              tableData_array['Filename']   = filename;
              tableData_array['Linenumber'] = linenumber;
              printRefInfoTable(tableData_array, theData, csrNode);
              container.appendChild(theData);
            }
   
            if (csrNode.showHeaderFileInfo()) {
              var tableData_array = new Array();
              var theData       = document.createElement('DIV');
              theData.className = "fldiv";
              tableData_array['Width Macro']   = widthMacro;
              tableData_array['Range Macro']   = rangeMacro;
              tableData_array['Msb Macro']     = msbMacro;
              tableData_array['Lsb Macro']     = lsbMacro;
              tableData_array['Reset Macro']   = resetMacro;
              tableData_array['Set Macro']     = setMacro;
              tableData_array['Get Macro']     = getMacro;
              printRefInfoTable(tableData_array, theData, csrNode);
              container.appendChild(theData);
            }
   
            if (csrNode.showEnumInfo() && enums && (enums.length > 0)) {
              var enumDiv = printFieldEnumTable(csrNode, enums);
              container.appendChild(enumDiv);
            }
   
            row.appendChild(container);
   
            tmp.appendChild(row);
         }
         
   
         
       }
     
     csrNode.divChild.appendChild(tableEl);
     
   }
   
   function printFieldEnumTable( csrNode, enums )
   {
     var enumDiv       = document.createElement('DIV');
     enumDiv.className = "fldiv";
     var table = document.createElement('TABLE');
     var body = document.createElement('TBODY');
   
     var titles = (getNodeValue_tag(enums[0], "titles") == 'true');
     var descriptions = (getNodeValue_tag(enums[0], "descriptions") == 'true');
     var hasPartialAccess =
        (getNodeValue_tag(enums[0], "enumeratorsHavePartialAccess") == 'true');
   
     var headerCells = [];
     if (titles) {
        headerCells.push('Title');
     }
     headerCells.push('Identifier');
     headerCells.push('Value');
     if (hasPartialAccess) {
        headerCells.push('Access')
     }
     if (descriptions) {
        headerCells.push('Description')
     }
   
     var headerRow = document.createElement('TR');
     for ( var i=0; i < headerCells.length; i++ ) {
       var container     = document.createElement('TH');
       var theData       = document.createElement('DIV');
       theData.innerHTML = headerCells[i];
       container.appendChild(theData);
       container.className = csrNode.referenceType;
       container.className = 'field';
       headerRow.appendChild(container);
     }
     body.appendChild(headerRow);
   
     var enumerators = getNodes_tag(enums[0], "enumerator");
     for (var e=0; e < enumerators.length; e++) {
       var row = document.createElement('TR');
       var identifier = getNodeValue_tag(enumerators[e], "identifier");
       var value = getNodeValue_tag(enumerators[e], "value");
       var title;
       var description;
       var access;
       var cells = [];
       if (titles) {
         title = getNodeValue_tag(enumerators[e], "title");
         cells.push(title);
       }
       cells.push(identifier);
       cells.push(value);
       if (hasPartialAccess) {
         access = getNodeValue_tag(enumerators[e], "enumeratorAccess");
         cells.push(access);
       }
       if (descriptions) {
         description = getNodeValue_tag(enumerators[e], "description");
         cells.push(description);
       }
         
       for ( var i=0; i < cells.length; i++ ) {
         var container     = document.createElement('TD');
         var theData       = document.createElement('DIV');
         theData.innerHTML = cells[i];
         container.appendChild(theData);
         row.appendChild(container);
       }
       body.appendChild(row);
     }
   
     table.appendChild(body);
     enumDiv.appendChild(table);
     return enumDiv;
   }
   
   function printWideRegisterDefinition( csrNode )
   {
     var csrReferenceName        = csrNode.referenceName;
     var csrParentDiv            = document.getElementById(csrReferenceName);
     
     var xmlNode             = csrNode.definitionPtr;
     csrNode.divParent       = csrParentDiv;
   
     var csrDiv                  = document.createElement('DIV');
     csrDiv.id               = csrParentDiv.id + "child";
     csrDiv.style.marginLeft = "25px";
   
     csrNode.divChild = csrDiv;
     
     csrParentDiv.appendChild(csrDiv);
   
     
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var resetValue      = getNodeValue_tag(xmlNode,"resetValue");
     var atomicAccess    = getNodeValue_tag(xmlNode,"atomicAccess");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var isVolatile      = getNodeValue_tag(xmlNode,"volatile");
     var attributes      = getNodeValue_attributes(xmlNode);
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier'] = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions']     = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (isVolatile != '') {
        tableData_array['Volatile'] = ((isVolatile == 'true') ? "1": "0");
     }
     if (resetValue != '') {
        tableData_array['Reset Value'] = resetValue;
     }
     if (atomicAccess != '') {
        tableData_array['Atomic Access'] = atomicAccess;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']        = filename;
        tableData_array['Linenumber']      = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, csrDiv, csrNode);
     
     printCsrBitFields( csrNode );
   
     printReference_links( csrNode );
     
   
   }
   
   function printMemoryDefinition(csrNode) 
   {
     var memoryReferenceName = csrNode.referenceName;
     var memoryParentDiv     = document.getElementById(memoryReferenceName);
     var xmlNode             = csrNode.definitionPtr;
     csrNode.divParent       = memoryParentDiv;
   
     var memoryDiv              = document.createElement('DIV');
   
     memoryDiv.id               = memoryParentDiv.id + "child";
     memoryDiv.style.marginLeft = "25px";
     csrNode.divChild = memoryDiv;
     memoryParentDiv.appendChild(memoryDiv);
   
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var resetValue      = getNodeValue_tag(xmlNode,"resetValue");
     var resetMask       = getNodeValue_tag(xmlNode,"resetMask");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var memoryWidth     = getNodeValue_tag(xmlNode,"memoryWidth");
     var memoryWordCount = getNodeValue_tag(xmlNode,"memoryWordCount");
     var attributes      = getNodeValue_attributes(xmlNode);
   
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier']  = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions'] = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (memoryWidth != '') {
        tableData_array['Width'] = memoryWidth;
     }
     if (memoryWordCount != '') {
        tableData_array['Word Count'] = memoryWordCount;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (resetValue != '') {
        tableData_array['Reset Value'] = resetValue;
     }
     if ((resetValue != '') && (resetMask != '')) {
        tableData_array['Reset Mask'] = resetMask;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']        = filename;
        tableData_array['Linenumber']      = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, memoryDiv, csrNode);
   
     printReference_links(csrNode);
   }
   
   function printWideMemoryDefinition( csrNode )
   {
     var csrReferenceName        = csrNode.referenceName;
     var csrParentDiv            = document.getElementById(csrReferenceName);
     
     var xmlNode             = csrNode.definitionPtr;
     csrNode.divParent       = csrParentDiv;
   
     var csrDiv                  = document.createElement('DIV');
     csrDiv.id               = csrParentDiv.id + "child";
     csrDiv.style.marginLeft = "25px";
   
     csrNode.divChild = csrDiv;
     
     csrParentDiv.appendChild(csrDiv);
   
     
     var identifier      = getNodeValue_tag(xmlNode,"identifier");
     var hierarchicalIdentifier =
                           getNodeValue_tag(xmlNode,"hierarchicalIdentifier");
     var title           = getNodeValue_tag(xmlNode,"title");
     var description     = getNodeValue_description(xmlNode);
     var arrayDimensions = getNodeValue_tag(xmlNode,"arrayDimensions");
     var access          = getNodeValue_tag(xmlNode,"addressedAccess");
     var offset          = getNodeValue_tag(xmlNode,"offset");
     var byteOffset      = getNodeValue_tag(xmlNode,"byteOffset");
     var address         = getNodeValue_tag(xmlNode,"address");
     var byteAddress     = getNodeValue_tag(xmlNode,"byteAddress");
     var atomicAccess    = getNodeValue_tag(xmlNode,"atomicAccess");
     var filename        = getNodeValue_tag(xmlNode,"filename");
     var linenumber      = getNodeValue_tag(xmlNode,"linenumber");
     var typeName        = getNodeValue_tag(xmlNode,"typeName");
     var addressMacro    = getNodeValue_tag(xmlNode,"addressMacro");
     var offsetMacro     = getNodeValue_tag(xmlNode,"offsetMacro");
     var memoryWidth     = getNodeValue_tag(xmlNode,"memoryWidth");
     var memoryWordCount = getNodeValue_tag(xmlNode,"memoryWordCount");
     var attributes      = getNodeValue_attributes(xmlNode);
   
     var tableData_array = new Array();
   
     if (identifier != '') {
        tableData_array['Identifier'] = identifier;
     }
     if (hierarchicalIdentifier != '') {
        tableData_array['Hierarchical Identifier']  = hierarchicalIdentifier;
     }
     if (title != '') {
        tableData_array['Title'] = title;
     }
     if (description != '') {
        tableData_array['Description'] = description;
     }
     if (arrayDimensions != '') {
        tableData_array['Array Dimensions']     = arrayDimensions;
     }
     if (offset != '') {
        tableData_array['Offset'] = offset;
     }
     if (byteOffset != '') {
        tableData_array['Byte Offset'] = byteOffset;
     }
     if (address != '') {
        tableData_array['Address'] = address;
     }
     if (byteAddress != '') {
        tableData_array['Byte Address'] = byteAddress;
     }
     if (memoryWidth != '') {
        tableData_array['Width'] = memoryWidth;
     }
     if (memoryWordCount != '') {
        tableData_array['Word Count'] = memoryWordCount;
     }
     if (access != '') {
        tableData_array['Access'] = access;
     }
     if (atomicAccess != '') {
        tableData_array['Atomic Access'] = atomicAccess;
     }
     if (attributes != '') {
        tableData_array['Attributes'] = attributes;
     }
     if (csrNode.showFileInfo()) {
        tableData_array['Filename']        = filename;
        tableData_array['Linenumber']      = linenumber;
     }
     if (csrNode.showHeaderFileInfo()) {
        tableData_array['Address Macro'] = addressMacro;
        tableData_array['Offset Macro']  = offsetMacro;
        tableData_array['Type Name'] = typeName;
     }
   
     printRefInfoTable( tableData_array, csrDiv, csrNode);
     
     printReference_links( csrNode );
   
   }
   
   
   function printRefInfoTable( refArray, domParentNode, csrNode ) 
   {
     var tableEl = document.createElement('TABLE');
     //  tableEl.setAttribute('cellPadding',5);
     //  tableEl.setAttribute('border',1);
     var tmp = document.createElement('TBODY');
     tableEl.appendChild(tmp);
   
   
     for ( var type in refArray )
       {
         var row = document.createElement('TR');
         
         //headings
         var container = document.createElement('TH');
         //     var theData   = document.createTextNode(node);
         var theData = document.createElement('DIV');
         theData.innerHTML = type;
   
         container.className = csrNode.referenceType;
   
         container.appendChild(theData);
         row.appendChild(container);
         
         //values
         container     = document.createElement('TD');
         container.className = "noborder";
         //      theData       = document.createTextNode(refArray[type]);
         var theData = document.createElement('DIV');
         theData.innerHTML = refArray[type];
   
         container.appendChild(theData);
         row.appendChild(container);
         
         tmp.appendChild(row);
       }
     
     domParentNode.appendChild(tableEl);
   }
   
   function printAddressMap(objectIndex, referenceName)
   {
     var csrNode;
    
     csrNode = csrNodeLookup(objectIndex, referenceName);
   
     //if window is already open, close it
     if (csrNode.addressMapWindow) {
       if (csrNode.addressMapWindow.opened)
         return;
       else csrNode.addressMapWindow.open()
     }
   
     csrNode.addressMapWindow = new Window( document.body.clientWidth - 625, 25, 600, 400, 'AddrMap' + objectIndex );
   
     var addrMapDiv       = document.createElement('DIV');
     addrMapDiv.id        = 'AddrMap' + objectIndex;
     addrMapDiv.style.marginLeft = "10px";
     addrMapDiv.style.marginRight = "10px";
     addrMapDiv.style.marginTop = "10px";
     addrMapDiv.style.marginBottom = "10px";
   
     
     csrNode.addressMapWindow.changeTitle( 'Address Map for ' + referenceName );
   
     addressMapEntries = getNodes_tag(csrNode.definitionPtr,'addressMapEntry');
   
     alertd('addressMapEntries=' + addressMapEntries.length);
   
     var tableEl = document.createElement('TABLE');
     tableEl.width = "550px";
     var tmp = document.createElement('TBODY');
     tableEl.appendChild(tmp);
   
     var headers = ['Address', 'Instance Name'];
   
      var row           = document.createElement('TR');
     for ( var i=0; i<headers.length; i++ ) 
       {
         var container        = document.createElement('TH');
         var theData          = document.createElement('DIV');
         theData.innerHTML    = headers[i];
         container.appendChild(theData);
         row.appendChild(container);
       }
     tmp.appendChild(row);
   
   
     for ( var i=0; i < addressMapEntries.length; i++)
       {
         var print = false;
         var referenceName = getNodeValue_tag(addressMapEntries[i],"referenceName");
         var instanceName  = getNodeValue_tag(addressMapEntries[i],"instanceName");
         var referencedObj = csrNodeLookup(objectIndex, referenceName);
   
   
         var addressLow    = getNodeValue_tag(addressMapEntries[i],"addressLow");
         var addressHigh   = getNodeValue_tag(addressMapEntries[i],"addressHigh");
         
         if (addressLow == addressHigh) 
   	var addressRange = addressHigh;
         else
   	var addressRange = addressLow + ' - ' + addressHigh;
         
         if ( referencedObj ) 
   	{
   	  if (
                (referencedObj.referenceType == "register") ||
                (referencedObj.referenceType == "wideregister") ||
                (referencedObj.referenceType == "memory") ||
                (referencedObj.referenceType == "widememory")
             )
   	    {
   	      print = true;
   	      referenceName = '<a href="javascript:void(0)" onclick="printLeafDefinition(csrNodeLookup(' + objectIndex + ',\'' + referenceName + '\'));">' + instanceName + '</a>';
   	    }
   	}
         else if ( referenceName == '' )
   	{
   	print = true;
   	referenceName = 'reserved';
   	}
   
         if ( print ) 
   	{
   	  var row_data = [ addressRange, referenceName];
   	  row          = document.createElement('TR');
   	  
   	  for ( var j=0; j<row_data.length; j++ ) 
   	    {
   	      var container     = document.createElement('TD');
   	      var theData       = document.createElement('DIV');
   	      theData.innerHTML = row_data[j];
   	      container.appendChild(theData);
   	      row.appendChild(container);
   	    }
   	  tmp.appendChild(row);
   	}
       }
   
     addrMapDiv.appendChild(tableEl);
   
     csrNode.addressMapWindow.appendDomEl(addrMapDiv);
     csrNode.addressMapWindow.open();
   }
   
   
   //expand nodes
   function expandAllNodes( objectIndex )
   {
     for ( var obj in csrNode_array[objectIndex] )
       {  
         var csrNodeObj = csrNodeLookup(objectIndex,obj);
         csrNodeObj.expand();
       }
   }
   
   function collapseAllNodes( objectIndex )
   {
      for ( var obj in csrNode_array[objectIndex] )
       {  
         var csrNodeObj = csrNodeLookup(objectIndex,obj);
         csrNodeObj.collapse();
       }
   }
   
   // Graphics Functions
   
   function highLightDiv( id )
   {
     fade(0xe7, 0xe7, 0xe7, 0xff, 0xff, 0x33, 100, id);  
   }
   
   function unhighLightDiv( id )
   {
     fade(0xff, 0xff, 0x33, 0xe7, 0xe7, 0xe7, 100, id);
   }
   
   function makearray(n)
   {
     this.length = n;
     for(var i = 1; i <= n; i++)
       this[i] = 0;
     return this;
   }
   
   hexa = new makearray(16);
   
   for(var i = 0; i < 10; i++) 
        hexa[i] = i;
   hexa[10]="a"; hexa[11]="b"; hexa[12]="c";
   hexa[13]="d"; hexa[14]="e"; hexa[15]="f";
   
   function hex(i)
   {
     if (i < 0) return "00";
     else if (i >255) return "ff";
     else return "" + hexa[Math.floor(i/16)] + hexa[i%16];
   }
   
   var fade_timer = 100;
   function setbgColor(r, g, b, id)
   {
     var hr = hex(r); var hg = hex(g); var hb = hex(b);
     document.getElementById(id).style.backgroundColor = "#"+hr+hg+hb;
     var timeOutString = 'document.getElementById("' + id + '").style.backgroundColor=' +  '"#'+hr+hg+hb +'"';
     fade_timer = fade_timer + 25;
     setTimeout(timeOutString, fade_timer);
   
   }
   
   function fade(sr, sg, sb, er, eg, eb, step, id)
   {
     fade_timer = 100;
     for(var i = 0; i <= step; i++){
       setbgColor(Math.floor(sr * ((step-i)/step) + er * (i/step)),Math.floor(sg * ((step-i)/step) + eg * (i/step)),Math.floor(sb * ((step-i)/step) + eb * (i/step)),id);
     }
   }
   
   // Browser Detect
   
   // Determine browser and version.
   
   function Browser() 
   {
   
     var ua, s, i;
   
     this.isIE    = false;
     this.isNS    = false;
     this.version = null;
   
     ua = navigator.userAgent;
   
     s = "MSIE";
     if ((i = ua.indexOf(s)) >= 0) {
       this.isIE = true;
       this.version = parseFloat(ua.substr(i + s.length));
       return;
     }
   
     s = "Netscape6/";
     if ((i = ua.indexOf(s)) >= 0) {
       this.isNS = true;
       this.version = parseFloat(ua.substr(i + s.length));
       return;
     }
   
     // Treat any other "Gecko" browser as NS 6.1.
   
     s = "Gecko";
     if ((i = ua.indexOf(s)) >= 0) {
       this.isNS = true;
       this.version = 6.1;
       return;
     }
   }
   
   var browser = new Browser();
   
   //DHTML Windows Below
   
   var myWindow = new Object();
   var globalWindowZIndex = 500;
   
   // Window Class
   function Window(x,y,w,h,dom_id) 
   {
     
     // CLASS TAG ELEMENT VARAIBLES
     this.window             = 0;
     this.title              = 0;
     this.titleBar           = 0;
     this.titleBarText       = 0;
     this.titleBarButtons    = 0;
     this.clientArea         = 0;
     this.titleBarMap        = 0;
     this.left               = x;
     this.top                = y;
     this.width              = w;
     this.height             = h;
     this.opened             = false; 
     this.dom_id             = dom_id;
   
     if (browser.isNS) 
       {
         this.ca_width       = this.width - 2;
         this.ca_height      = this.height - 40;
       }
     if (browser.isIE) 
       {
         this.ca_width       = this.width - 2;
         this.ca_height      = this.height - 40;
     }
     this.inMoveDrag   = false;
   
     // CLASS METHOD FUNCTIONS
     this.create        = windowCreate;
     this.init          = windowInit;
     this.open          = windowOpen;
     this.makeActive    = windowMakeActive;
     this.insertHTML    = windowInsertHTML; 
     this.appendHTML    = windowAppendHTML;
     this.appendDomEl   = windowAppendDomEl;
     this.close         = windowClose;
     this.windowColor   = windowChangeColor;
   
     this.changeTitle = function(title) {
       this.title.innerHTML = title;
     }
   
     this.wallpaper = function(img) {
        this.windowArea.style.backgroundImage    = img;
        this.windowArea.style.backgroundPosition = "center";
        this.windowArea.style.backgroundRepeat   = "no-repeat";
     }
   
     this.create();
     this.init();
   }
   
   //
   // Create WINDOW DOM object Tree
   //
   // body
   //  |
   //  | -- div ( window )
   //        |
   //        | -- div ( titlebar )
   //              |
   //              | -- span ( title )
   //              |
   //        | -- div ( text window area )
   //
   
   function windowCreate() 
   {
     // Find the main Body Tag.  Only one should exist in page 
     var bodyEl = document.getElementsByTagName("body");
   
     //WINDOW DIV
     var windowEl          = document.createElement("div");
     windowEl.className    = "window";
     windowEl.style.left   = this.left + "px";
     windowEl.style.top    = this.top + "px";
     windowEl.style.width  = this.width + "px"; 
     windowEl.style.height = this.height + "px";
     windowEl.id           = "window" + this.dom_id;
     windowEl.parent       = this;
   
   
     //TOP TITLE DIV
   
     var titleBarEl         = document.createElement("div");
     //  titleBarEl.className   = "windowTitleBar";
     titleBarEl.id          = "titleBar"; 
     titleBarEl.onmousedown = windowMove;
     titleBarEl.parent      = this;
   
     // Put the title into a table
   
     var tableTitleEl       = document.createElement("table");
     tableTitleEl.width     = "100%";
     var tbodyTitleEl       = document.createElement("tbody");
     var trTitleEl          = document.createElement("tr");
     var tdTitlePinIconEl   = document.createElement("td");
     tdTitlePinIconEl.width = "10%";
     tdTitlePinIconEl.algin = "right";
     tdTitlePinIconEl.className = "windowTitleBar";
     var tdTitleTitleEl     = document.createElement("td");
     tdTitleTitleEl.width   = "90%";
     tdTitleTitleEl.algin   = "right";
     tdTitleTitleEl.className = "windowTitleBar";
     tdTitleTitleEl.innerHTML   = 'WINDOW TITLE';
     tdTitleTitleEl.parent      = this;
     tdTitleTitleEl.onmouseover = windowMoveCursorSet;
     tdTitleTitleEl.onmouseout  = windowDefaultCursorSet;
     
     this.title  = tdTitleTitleEl;
     
     // CLOSE DIV
     var closeLink       = document.createElement("a");
     closeLink.setAttribute('href', 'javascript:void(0);');
     closeLink.onclick    = this.close;
     closeLink.parent    = this;
     var linkText = document.createTextNode('close');
     closeLink.appendChild(linkText);
     closeLink.style.color = "white";
   
   
     // Window List Area
     var windowAreaEl = document.createElement("div");
     windowAreaEl.className    = "windowListArea";
     
     windowAreaEl.style.width  = this.ca_width + "px";
     windowAreaEl.style.height = this.ca_height + "px";
     
     // Build DOM
     tdTitlePinIconEl.appendChild(closeLink);
   
     trTitleEl.appendChild(tdTitleTitleEl);
     trTitleEl.appendChild(tdTitlePinIconEl);
     tbodyTitleEl.appendChild(trTitleEl);
     tableTitleEl.appendChild(tbodyTitleEl);
     titleBarEl.appendChild(tableTitleEl);
     
     windowEl.appendChild(titleBarEl);
     
     windowEl.appendChild(windowAreaEl);
     document.body.appendChild(windowEl);
     
     this.window           = windowEl;
     this.windowArea       = windowAreaEl; 
     this.title            = tdTitleTitleEl;
   
   }
   
   function windowInit() 
   {
   
   }
   
   function windowChangeColor(color) 
   {
     this.window.style.backgroundColor = color;
     this.windowArea.style.backgroundColor = color;
   }
   
   function windowInsertHTML(html) 
   {
     this.windowArea.innerHTML = html;
   }
   
   function windowAppendHTML(html) 
   {
     this.windowArea.innerHTML = this.windowArea.innerHTML + html;
   }
   
   function windowAppendDomEl(el)
   {
     this.windowArea.appendChild(el);
   }
   
   function windowOpen() 
   {
     if (this.isOpen)
       return;
   
     this.opened = true;
   
     // Restore the Window and make it visible.
     this.makeActive();
     this.isOpen = true;
     this.window.style.visibility = "visible";
   }
   
   
   function windowMakeActive() 
   {
     if (myWindow == this)
       return;
   
     this.window.style.zIndex = globalWindowZIndex;
     globalWindowZIndex++;
     myWindow = this;
   
   }
   
   //
   // Event handlers.
   //
   
   
   function windowClientAreaClick(event) 
   {
   
     // Make this Window the active one.
   
      myWindow.makeActive();
   }
   
   function windowMove(event) 
   {
     var target;
     var x, y;
   
     if (browser.isIE)
       target = window.event.srcElement.tagName;
     if (browser.isNS)
       target = event.target.tagName;
   
     if (target == "AREA")
       return;
   
     p = this.parent;
     p.makeActive();
     // Get cursor offset from Window window.
   
     if (browser.isIE) {
       x = window.event.x;
       y = window.event.y;
     }
     if (browser.isNS) {
       x = event.pageX;
       y = event.pageY;
     }
     myWindow.xOffset = myWindow.window.offsetLeft - x;
     myWindow.yOffset = myWindow.window.offsetTop  - y;
   
     // Set document to capture mousemove and mouseup events.
   
     if (browser.isIE) {
       document.onmousemove = windowMoveDragStart;
       document.onmouseup   = windowMoveDragStop;
     }
     if (browser.isNS) {
       document.addEventListener("mousemove", windowMoveDragStart,   true);
       document.addEventListener("mouseup",   windowMoveDragStop, true);
       event.preventDefault();
     }
     myWindow.inMoveDrag = true;
     
   }
   
   
   
   function windowClose() 
   {
     this.parent.opened = false;
     document.body.removeChild(this.parent.window);
   }
   
   
   function windowMoveDragStart(event) 
   {
   
     var x, y;
   
     if (!myWindow.inMoveDrag)
       return;
   
     // Get cursor position.
   
     if (browser.isIE) {
       x = window.event.x;
       y = window.event.y;
       window.event.cancelBubble = true;
       window.event.returnValue = false;
     }
     if (browser.isNS) {
       x = event.pageX;
       y = event.pageY;
       event.preventDefault();
     }
   
     // Move Window window based on offset from cursor.
    
     nx = ( x + myWindow.xOffset );
     ny = ( y + myWindow.yOffset );
   
     if ( (nx<0) || (ny<0) ) {
   
     } else {
       myWindow.window.style.left = (x + myWindow.xOffset) + "px";
       myWindow.window.style.top  = (y + myWindow.yOffset) + "px";
     }
   }
   
   
   function windowMoveDragStop(event) 
   {
     myWindow.inMoveDrag = false;
   
     // Remove mousemove and mouseup event captures on document.
   
     if (browser.isIE) {
       document.onmousemove = null;
       document.onmouseup   = null;
     }
     if (browser.isNS) {
       document.removeEventListener("mousemove", windowMoveDragStart,   true);
       document.removeEventListener("mouseup",   windowMoveDragStop, true);
     }
   }
   
   
   function windowMoveCursorSet(event) 
   {
      this.style.cursor = "move";
   }
   
   function windowDefaultCursorSet(event) 
   {
      this.style.cursor = "move";
   }
   
   // End of Java Script
  </script>
  <noscript>
   <div class="noscript">
    <h2>JavaScript required</h2>
    <p>csrCompiler HTML pages require JavaScript.</p>
    <p>Your web browser does not support JavaScript or it has been disabled.</p>
   <div>
  </noscript>
 </head>
 <body onload="importXML('xmlData')">
  <xml id="xmlData" style="display:none;">
   <?xml version="1.0" encoding="UTF-8" ?>
   <csr:csrData
    xmlns:csr="http://www.semifore.com/schema/csrXmlHtml"
    xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
    xsi:schemaLocation="http://www.semifore.com/schema/csrXmlHtml http://www.semifore.com/schema/csrXmlHtml.xsd"
    >
    <csr:fileInfo>
     <csr:inputFiles>
      <csr:file>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
      </csr:file>
     </csr:inputFiles>
     <csr:configurationFiles>
       <csr:file>
       <csr:filename>/project/jenkins/workspace/Esperanto_DV/soc_hal/esperanto-soc/dv/common/scripts/semifore_css/etsoc_esr.css</csr:filename>
      </csr:file>
     </csr:configurationFiles>
    </csr:fileInfo>
    <csr:csrObject>
     <csr:topDefinition>
      <csr:referenceName>DWC_pcie_subsystem_custom</csr:referenceName>
     </csr:topDefinition>
     <csr:definitions>
      <csr:definition>
       <csr:referenceType>component</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom</csr:referenceName>
       <csr:identifier>DWC_pcie_subsystem_custom</csr:identifier>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6496</csr:linenumber>
       <csr:title></csr:title>
       <csr:addressedAccess>NA</csr:addressedAccess>
       <csr:typeName>DWC_pcie_subsystem_custom</csr:typeName>
        <csr:description></csr:description>
       <csr:references>
        <csr:reference>
         <csr:referenceType>addressmap</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave</csr:referenceName>
        </csr:reference>
       </csr:references>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>addressmap</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave</csr:referenceName>
       <csr:identifier>APB_Slave</csr:identifier>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6495</csr:linenumber>
       <csr:title></csr:title>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave</csr:typeName>
        <csr:description></csr:description>
       <csr:references>
        <csr:reference>
         <csr:referenceType>group</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem</csr:referenceName>
        </csr:reference>
       </csr:references>
       <csr:addressMap>
        <csr:addressMapEntry>
         <csr:addressLow>0x0</csr:addressLow>
         <csr:addressHigh>0x11FF</csr:addressHigh>
         <csr:instanceName>APB_Slave</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x0</csr:addressLow>
         <csr:addressHigh>0x11FF</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x0</csr:addressLow>
         <csr:addressHigh>0x4F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x50</csr:addressLow>
         <csr:addressHigh>0x50</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_GEN_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x54</csr:addressLow>
         <csr:addressHigh>0x54</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_GEN_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x58</csr:addressLow>
         <csr:addressHigh>0x58</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_GEN_CTRL_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x5C</csr:addressLow>
         <csr:addressHigh>0x5C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_GEN_CTRL_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x60</csr:addressLow>
         <csr:addressHigh>0x60</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_PM_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x64</csr:addressLow>
         <csr:addressHigh>0x64</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_PM_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x68</csr:addressLow>
         <csr:addressHigh>0x6F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x70</csr:addressLow>
         <csr:addressHigh>0x70</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_TX_MSG_HDR_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x74</csr:addressLow>
         <csr:addressHigh>0x74</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_TX_MSG_HDR_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x78</csr:addressLow>
         <csr:addressHigh>0x78</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_TX_MSG_HDR_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x7C</csr:addressLow>
         <csr:addressHigh>0x7C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_TX_MSG_HDR_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x80</csr:addressLow>
         <csr:addressHigh>0x80</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_TX_MSG_REQ</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_REQ</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x84</csr:addressLow>
         <csr:addressHigh>0x87</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x88</csr:addressLow>
         <csr:addressHigh>0x88</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_DATA_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x8C</csr:addressLow>
         <csr:addressHigh>0x8C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_DATA_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x90</csr:addressLow>
         <csr:addressHigh>0x90</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_HDR_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x94</csr:addressLow>
         <csr:addressHigh>0x94</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_HDR_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x98</csr:addressLow>
         <csr:addressHigh>0x98</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_HDR_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x9C</csr:addressLow>
         <csr:addressHigh>0x9C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_HDR_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xA0</csr:addressLow>
         <csr:addressHigh>0xA0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xA4</csr:addressLow>
         <csr:addressHigh>0xA4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_CAP_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_CAP_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xA8</csr:addressLow>
         <csr:addressHigh>0xA8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_RX_MSG_INT_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_INT_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xAC</csr:addressLow>
         <csr:addressHigh>0xAF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xB0</csr:addressLow>
         <csr:addressHigh>0xB0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_LINK_DBG_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xB4</csr:addressLow>
         <csr:addressHigh>0xB4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_LINK_DBG_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xB8</csr:addressLow>
         <csr:addressHigh>0xDF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE0</csr:addressLow>
         <csr:addressHigh>0xE0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_ERR_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE4</csr:addressLow>
         <csr:addressHigh>0xE4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_ERR_INT_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_INT_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE8</csr:addressLow>
         <csr:addressHigh>0xE8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_INT_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_INT_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xEC</csr:addressLow>
         <csr:addressHigh>0xEC</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_MSI_GEN_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_MSI_GEN_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xF0</csr:addressLow>
         <csr:addressHigh>0xF0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_FSM_TRACK_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xF4</csr:addressLow>
         <csr:addressHigh>0xF4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_FSM_TRACK_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xF8</csr:addressLow>
         <csr:addressHigh>0xF8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE0_FSM_TRACK_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xFC</csr:addressLow>
         <csr:addressHigh>0x24F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x250</csr:addressLow>
         <csr:addressHigh>0x250</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_GEN_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x254</csr:addressLow>
         <csr:addressHigh>0x254</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_GEN_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x258</csr:addressLow>
         <csr:addressHigh>0x258</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_GEN_CTRL_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x25C</csr:addressLow>
         <csr:addressHigh>0x25C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_GEN_CTRL_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x260</csr:addressLow>
         <csr:addressHigh>0x260</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_PM_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x264</csr:addressLow>
         <csr:addressHigh>0x264</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_PM_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x268</csr:addressLow>
         <csr:addressHigh>0x26F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x270</csr:addressLow>
         <csr:addressHigh>0x270</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_TX_MSG_HDR_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x274</csr:addressLow>
         <csr:addressHigh>0x274</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_TX_MSG_HDR_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x278</csr:addressLow>
         <csr:addressHigh>0x278</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_TX_MSG_HDR_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x27C</csr:addressLow>
         <csr:addressHigh>0x27C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_TX_MSG_HDR_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x280</csr:addressLow>
         <csr:addressHigh>0x280</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_TX_MSG_REQ</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_REQ</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x284</csr:addressLow>
         <csr:addressHigh>0x287</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x288</csr:addressLow>
         <csr:addressHigh>0x288</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_DATA_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x28C</csr:addressLow>
         <csr:addressHigh>0x28C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_DATA_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x290</csr:addressLow>
         <csr:addressHigh>0x290</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_HDR_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x294</csr:addressLow>
         <csr:addressHigh>0x294</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_HDR_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x298</csr:addressLow>
         <csr:addressHigh>0x298</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_HDR_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x29C</csr:addressLow>
         <csr:addressHigh>0x29C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_HDR_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2A0</csr:addressLow>
         <csr:addressHigh>0x2A0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2A4</csr:addressLow>
         <csr:addressHigh>0x2A4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_CAP_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_CAP_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2A8</csr:addressLow>
         <csr:addressHigh>0x2A8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_RX_MSG_INT_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_INT_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2AC</csr:addressLow>
         <csr:addressHigh>0x2AF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2B0</csr:addressLow>
         <csr:addressHigh>0x2B0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_LINK_DBG_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2B4</csr:addressLow>
         <csr:addressHigh>0x2B4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_LINK_DBG_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2B8</csr:addressLow>
         <csr:addressHigh>0x2DF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2E0</csr:addressLow>
         <csr:addressHigh>0x2E0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_ERR_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2E4</csr:addressLow>
         <csr:addressHigh>0x2E4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_ERR_INT_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_INT_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2E8</csr:addressLow>
         <csr:addressHigh>0x2E8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_INT_STS</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_INT_STS</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2EC</csr:addressLow>
         <csr:addressHigh>0x2EC</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_MSI_GEN_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_MSI_GEN_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2F0</csr:addressLow>
         <csr:addressHigh>0x2F0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_FSM_TRACK_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2F4</csr:addressLow>
         <csr:addressHigh>0x2F4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_FSM_TRACK_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2F8</csr:addressLow>
         <csr:addressHigh>0x2F8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PE1_FSM_TRACK_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x2FC</csr:addressLow>
         <csr:addressHigh>0xDFF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE00</csr:addressLow>
         <csr:addressHigh>0xE00</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_SUBSYSTEM_VERSION</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_SUBSYSTEM_VERSION</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE04</csr:addressLow>
         <csr:addressHigh>0xE04</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.APB_CLKFREQ_TIMEOUT</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.APB_CLKFREQ_TIMEOUT</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE08</csr:addressLow>
         <csr:addressHigh>0xE4B</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE4C</csr:addressLow>
         <csr:addressHigh>0xE4C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.SS_RST_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.SS_RST_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0xE50</csr:addressLow>
         <csr:addressHigh>0xFFF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1000</csr:addressLow>
         <csr:addressHigh>0x1000</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_COMMON_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_COMMON_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1004</csr:addressLow>
         <csr:addressHigh>0x100F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1010</csr:addressLow>
         <csr:addressHigh>0x1010</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1014</csr:addressLow>
         <csr:addressHigh>0x1014</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1018</csr:addressLow>
         <csr:addressHigh>0x1018</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY0_MPLLA_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLA_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x101C</csr:addressLow>
         <csr:addressHigh>0x101C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY0_MPLLB_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLB_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1020</csr:addressLow>
         <csr:addressHigh>0x1020</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1024</csr:addressLow>
         <csr:addressHigh>0x1024</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1028</csr:addressLow>
         <csr:addressHigh>0x1028</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY1_MPLLA_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLA_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x102C</csr:addressLow>
         <csr:addressHigh>0x102C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY1_MPLLB_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLB_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1030</csr:addressLow>
         <csr:addressHigh>0x108F</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1090</csr:addressLow>
         <csr:addressHigh>0x1090</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1094</csr:addressLow>
         <csr:addressHigh>0x1094</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1098</csr:addressLow>
         <csr:addressHigh>0x1098</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x109C</csr:addressLow>
         <csr:addressHigh>0x109C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10A0</csr:addressLow>
         <csr:addressHigh>0x10A0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10A4</csr:addressLow>
         <csr:addressHigh>0x10A4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_6</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_6</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10A8</csr:addressLow>
         <csr:addressHigh>0x10A8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_7</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_7</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10AC</csr:addressLow>
         <csr:addressHigh>0x10AF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10B0</csr:addressLow>
         <csr:addressHigh>0x10B0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10B4</csr:addressLow>
         <csr:addressHigh>0x10B4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10B8</csr:addressLow>
         <csr:addressHigh>0x10B8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10BC</csr:addressLow>
         <csr:addressHigh>0x10BC</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10C0</csr:addressLow>
         <csr:addressHigh>0x10C0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10C4</csr:addressLow>
         <csr:addressHigh>0x10C4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_6</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_6</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10C8</csr:addressLow>
         <csr:addressHigh>0x10C8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_7</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_7</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10CC</csr:addressLow>
         <csr:addressHigh>0x10CF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10D0</csr:addressLow>
         <csr:addressHigh>0x10D0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10D4</csr:addressLow>
         <csr:addressHigh>0x10D4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10D8</csr:addressLow>
         <csr:addressHigh>0x10D8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY1_MODE1_LANE_CTRL</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MODE1_LANE_CTRL</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10DC</csr:addressLow>
         <csr:addressHigh>0x10DF</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10E0</csr:addressLow>
         <csr:addressHigh>0x10E0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10E4</csr:addressLow>
         <csr:addressHigh>0x10E4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10E8</csr:addressLow>
         <csr:addressHigh>0x10EB</csr:addressHigh>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10EC</csr:addressLow>
         <csr:addressHigh>0x10EC</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10F0</csr:addressLow>
         <csr:addressHigh>0x10F0</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10F4</csr:addressLow>
         <csr:addressHigh>0x10F4</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10F8</csr:addressLow>
         <csr:addressHigh>0x10F8</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x10FC</csr:addressLow>
         <csr:addressHigh>0x10FC</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1100</csr:addressLow>
         <csr:addressHigh>0x1100</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1104</csr:addressLow>
         <csr:addressHigh>0x1104</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1108</csr:addressLow>
         <csr:addressHigh>0x1108</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x110C</csr:addressLow>
         <csr:addressHigh>0x110C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1110</csr:addressLow>
         <csr:addressHigh>0x1110</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1114</csr:addressLow>
         <csr:addressHigh>0x1114</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1118</csr:addressLow>
         <csr:addressHigh>0x1118</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x111C</csr:addressLow>
         <csr:addressHigh>0x111C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1120</csr:addressLow>
         <csr:addressHigh>0x1120</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1124</csr:addressLow>
         <csr:addressHigh>0x1124</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1128</csr:addressLow>
         <csr:addressHigh>0x1128</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x112C</csr:addressLow>
         <csr:addressHigh>0x112C</csr:addressHigh>
         <csr:instanceName>APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:instanceName>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:referenceName>
        </csr:addressMapEntry>
        <csr:addressMapEntry>
         <csr:addressLow>0x1130</csr:addressLow>
         <csr:addressHigh>0x11FF</csr:addressHigh>
        </csr:addressMapEntry>
       </csr:addressMap>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>group</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem</csr:referenceName>
       <csr:identifier>subsystem</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6488</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem</csr:typeName>
        <csr:description></csr:description>
       <csr:references>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_REQ</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_CAP_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_INT_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_INT_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_INT_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_MSI_GEN_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_REQ</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_CAP_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_INT_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_INT_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_INT_STS</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_MSI_GEN_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_SUBSYSTEM_VERSION</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.APB_CLKFREQ_TIMEOUT</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.SS_RST_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_COMMON_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLA_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLB_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLA_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLB_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_5</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_6</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_7</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_5</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_6</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_7</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MODE1_LANE_CTRL</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:referenceName>
        </csr:reference>
        <csr:reference>
         <csr:referenceType>register</csr:referenceType>
         <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:referenceName>
        </csr:reference>
       </csr:references>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_1</csr:referenceName>
       <csr:identifier>PE0_GEN_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>104</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x50</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_GEN_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 General Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>34</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SRIS_MODE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>43</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRIS operation mode. </csr:p>
         <csr:p>0b: non-SRIS mode</csr:p>
         <csr:p>1b: SRIS mode</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>51</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>59</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_LANE_FLIP_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>69</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Performs manual lane reversal for receive lanes in C-PCIe mode. For use when automatic lane reversal does not occur because lane 0 is not detected. It should be stable before PCIe link establishment.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>77</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_29</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>85</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_LANE_FLIP_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>95</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Performs manual lane reversal for transmit lanes in C-PCIe mode. For use when automatic lane reversal does not occur because lane 0 is not detected. It should be stable before PCIe link establishment.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>103</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_2</csr:referenceName>
       <csr:identifier>PE0_GEN_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>194</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x54</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_GEN_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 General Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>115</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSTR_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>122</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Master Clock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>129</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Cock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBI_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>136</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI DBI Clock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCIE0_MISC_OVERRIDE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>143</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MISC Override bit</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_NS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>150</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request No Snoop.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_NS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>157</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request No Snoop.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_RO</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>164</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request Relaxed Ordering.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_RO</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>171</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request Relaxed Ordering.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_ATU_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>178</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request bypassing iATU.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_ATU_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>185</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request bypassing iATU.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>193</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_3</csr:referenceName>
       <csr:identifier>PE0_GEN_CTRL_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>319</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x58</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_GEN_CTRL_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 General Control 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>LTSSM_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>207</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTSSM Enable. Active high. </csr:p>
         <csr:p>Set it low to hold the LTSSM in the Detect state until your application is ready. Set it high to allow the LTSSM to continue link establishment.</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CRS_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>221</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Configuration Request Retry Status (CRS) Enable. Active high.</csr:p>
         <csr:p>Provides a capability to defer incoming configuration requests until initialization is complete. When this bit is set, PCIe controller completes incoming configuration requests with a Configuration Request Retry Status. Other incoming requests complete with unsupported request status.</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>HOT_RESET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>233</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Hot Reset. A rising edge causes a hot reset. PCIe subsystem generates a one-cycle pulse for app_init_rst to PCIe controller in core_clk domain on this rising edge of this register. To trigger a hot reset, you can write 1 to this bit. This read value of this bit is always 0.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RAS_DES_SD_HOLD_LTSSM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>241</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Hold and release LTSSM. As long as this signal is '1', the controller stays in the current LTSSM.</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_BYTE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>248</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for 8-bit signals within 32-bit signals.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_DWORD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>255</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for 32-bit signals within a 128-bit debug group.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>263</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBI_RO_WR_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>270</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>DBI Read-only Write Disable.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DIAG_CTRL_BUS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>280</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Diagnostic Control Bus.</csr:p>
         <csr:p>Bit [2]: Select Fast Link Mode</csr:p>
         <csr:p>Bit [1]: Insert ECRC error by inverting the LSB of ECRC</csr:p>
         <csr:p>Bit [0]: Insert LCRC error by inverting the LSB of LCRC</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>288</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_GROUP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>295</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for native core debug groups.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_24</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>303</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_PHY_LANE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>310</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for PHY lane for debug.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>318</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_GEN_CTRL_4</csr:referenceName>
       <csr:identifier>PE0_GEN_CTRL_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>429</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x5C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000200</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_GEN_CTRL_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 General Control 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>APP_PF_FRS_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>330</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>app_pf_frs_ready Enable. Set the specific function to be ready for sending FRS message</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_DRS_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>338</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>app_drs_ready Enable. Set the upstream port to be ready for sending DRS message</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_MARGINING_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>351</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Margining Ready. Indicates when the PHY or Margining software is ready to accept margining commands. This signal is reflected in Margining Ready field of Margining Port Status register. If the PHY can accept margining commands when the current link speed is 16GT/s, you can set this signal to a fixed value of '1'. For Synopsys Gen4 PHYs, this signal should be tied to '1'.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_MARGINING_SOFTWARE_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>366</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Margining Software Ready. Indicates that the required margining software has performed the required initialization when margining is partially implemented using Device Driver software. This signal is reflected in Margining Software Ready field of Margining Port Status register. If MARGINING_USES_DRIVER_SOFTWARE field of Margining Port Capabilities Register is '0', you can set this signal to a fixed value of '0'. For Synopsys Gen4 PHYs, this signal should be tied to '0'.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>374</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_25</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>382</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_TABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>391</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSIX Table RAM Debug Mode. Use this input to activate the debug mode and allow direct read/write access to the Table.</csr:p>
        </csr:description>
         <csr:msb>26</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_PBA</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>399</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSIX PBA RAM Debug Mode. Use this input to activate the debug mode and allow direct read/write access to the PBA.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>27</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RAS_DES_TBA_CTRL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>409</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controls the start/end of time based analysis. You must only set the pins to the required value for the duration of one clock cycle.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTSSM_EN_CLR_MASK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>419</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>When PCIe link goes down and  LTSSM_EN_CLR_MASK is 1, LTSSM_EN goes to its reset value.  When PCIe link goes down and  LTSSM_EN_CLR_MASK is 0, LTSSM_EN does not change.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CRS_EN_CLR_MASK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>428</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>When PCIe link goes down and  CRS_EN_CLR_MASK is 1, CRS_EN goes to its reset value.  When PCIe link goes down and  CRS_EN_CLR_MASK is 0, CRS_EN does not change.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_CTRL</csr:referenceName>
       <csr:identifier>PE0_PM_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>550</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x60</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00280000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_PM_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 PM Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PME_PF_INDEX</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>441</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PF Index of PM_PME request and PM status. Set the PF Index before sending PM_PME message or accessing PCIe controller 0 PM Status register.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>449</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>457</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>465</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>476</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PM_PME Message Request. The PF and VF indices are specified by PME_PF_INDEX, PME_VF_ACTIVE and PME_VF_INDEX. To send a PM_Message, write 1 to this bit. The read value of this bit is always 0.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>ENTER_ASPM_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>486</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to enter ASPM state L1. It is only effective when ASPM L1 is enabled. PCIe Controller ignores the ASPM L1 entry request when it is busy processing a transaction.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXIT_ASPM_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>494</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to exit ASPM state L1. It is only effective when ASPM L1 is enabled.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>READY_ENTER_L23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>507</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Indication from your application that it is ready to enter the L23 state. The register is set for applications that must control L23 entry (in case certain tasks must be performed before going into L23). PCIe Controller delays sending PM_Enter_L23 (in response to PM_Turn_Off) until this register is set. Set it to 1 for applications that do not require this feature.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_CLK_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>514</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to wake up reference clock.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_CLK_PM_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>522</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Clock PM feature enabled by application. Used to inhibit the programming of the Clock PM in Link Control Register.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_L1SUB_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>532</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The application can set this input to 1'b1 to prevent entry to L1 Sub-states. This pin is used to gate the L1 sub-state enable bits from the L1 PM Substates Control 1 Register.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>540</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>549</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon Interrupt Enable. Active High. When SII controller receives a beacon in L2 and Beacon Interrupt Enable is set, SII controller asserts rx_beacon_int.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_PM_STS</csr:referenceName>
       <csr:identifier>PE0_PM_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>699</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x64</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000004</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_PM_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 PM Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PM_DSTATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>561</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The current power management D-state.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x4</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>569</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME Enable bit in the PMCSR.</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_STATUS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>577</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME Status bit from the PMCSR.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_L1SUB_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>583</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_CURNT_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>596</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The current power state of PM controller.</csr:p>
         <csr:p>*3b001: L0s;</csr:p>
         <csr:p>*3b010: L1;</csr:p>
         <csr:p>*3b011: L2;</csr:p>
         <csr:p>*3b100: L3;</csr:p>
         <csr:p>*3b000: L0 and others.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L0S</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>604</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L0s state.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>612</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L1 state.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L1SUB</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>620</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L1 substate.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>628</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L2 state.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_L2_EXIT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>637</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is exiting L2 state. Not applicable for downstream port.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCLKREQ_N</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>645</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>REFCLK/PCLK removal request from controller to PHY.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCLKACK_N</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>653</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>REFCLK/PCLK removal acknowledge from PHY to controller.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXELECIDLE_DIS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>662</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controller instructs the PHY to disable the receiver Electrical Idle detection logic.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXCOMMONMODE_DIS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>671</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controller instructs the PHY to disable the transmitter Common Mode logic.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_SLAVE_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>679</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_MASTER_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>687</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>698</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon Interrupt Status. Active High. When SII controller receives a beacon in L2 and Beacon Interrupt Enable is set, SII controller will set Beacon Interrupt Status. Write 1 to this register will clear the status.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_1</csr:referenceName>
       <csr:identifier>PE0_TX_MSG_HDR_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>809</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x70</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_TX_MSG_HDR_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Transmit Message Header 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_LENGTH</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>710</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Tied to 0.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>718</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_ATTR</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>725</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Attribute[1:0], Relaxing Ordering and No Snoop.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_EP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>732</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Poisoned TLP (EP) bit.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>739</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>TLP Digest (TD) bit.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_16</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>747</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>755</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_18</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>763</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_19</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>771</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>778</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Traffic Class.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>786</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TYPE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>793</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Type field.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_FM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>800</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Format field</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>808</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_2</csr:referenceName>
       <csr:identifier>PE0_TX_MSG_HDR_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>845</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x74</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_TX_MSG_HDR_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Transmit Message Header 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>820</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Message Code, Byte 7 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>828</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Message Tag, Byte 6 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>836</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Requester ID[7:0], Byte 5 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>844</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Requeser ID[15:8], Byte 4 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_3</csr:referenceName>
       <csr:identifier>PE0_TX_MSG_HDR_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>877</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x78</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_TX_MSG_HDR_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Transmit Message Header 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>855</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 11 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>862</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 10 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>869</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 9 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>876</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 8 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_HDR_4</csr:referenceName>
       <csr:identifier>PE0_TX_MSG_HDR_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>909</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x7C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_TX_MSG_HDR_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Transmit Message Header 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>887</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 15 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>894</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 14 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>901</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 13 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>908</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 12 of Controller 0 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_TX_MSG_REQ</csr:referenceName>
       <csr:identifier>PE0_TX_MSG_REQ</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1022</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x80</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_TX_MSG_REQ</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Transmit Message Request</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MSG_PF_NUM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>919</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PF number of message requester.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>927</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>935</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>943</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>951</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTR message request. A rising edge will trigger a message request. Self-cleared when the message is granted.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VEN_MSG_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>960</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Vendor-defined message request. A rising edge will trigger a message request. Self-cleared when the message is granted.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_18</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>968</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>979</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_Turn_Off message request. A rising edge will trigger a message request. Write a 1 to this bit to send a PME_Turn_Off message. The read value of this bit is always 0. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>989</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Unlock message. A rising edge will trigger a message request. Write a 1 to this bit to send an Unlock message. This read value of this bit is always 0. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>997</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1005</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1013</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1021</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_1</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_DATA_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1055</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x88</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_DATA_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Data 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1033</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 3 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1040</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 2 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1047</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 1 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1054</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 0 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_DATA_2</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_DATA_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1088</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x8C</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_DATA_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Data 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1066</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 7 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1073</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 6 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1080</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 5 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1087</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 4 of controller 0 receive message data.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_1</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_HDR_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1121</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x90</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_HDR_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Header 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1099</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 3 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1106</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 2 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1113</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 1 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1120</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 0 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_2</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_HDR_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1154</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x94</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_HDR_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Header 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1132</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 7 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1139</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 6 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1146</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 5 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1153</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 4 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_3</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_HDR_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1187</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x98</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_HDR_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Header 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1165</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 11 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1172</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 10 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1179</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 9 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1186</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 8 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_HDR_4</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_HDR_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1220</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x9C</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_HDR_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Header 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1198</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 15 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1205</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 14 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1212</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 13 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1219</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 12 of controller 0 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_STS</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1342</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xA0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1231</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TO_ACK_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1240</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_TO_Ack message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1249</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PM_PME message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1257</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1266</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTR message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1274</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VDM_TYPE1_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1283</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Vendor-defined type 1 message status. Write 1 to this bit will clear the status.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1292</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_Turn_Off message status. Write 1 to this bit will clear the status. Valid in EP mode.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1301</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Unlock message status. Write 1 to this bit will clear the status. Valid in EP mode.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1309</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1317</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1325</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1333</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1341</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_CAP_CTRL</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_CAP_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1354</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xA4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_CAP_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Capture Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1353</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00000000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_RX_MSG_INT_CTRL</csr:referenceName>
       <csr:identifier>PE0_RX_MSG_INT_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1470</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xA8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_RX_MSG_INT_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Receive Message Interrupt Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1365</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TO_ACK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1373</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PME_TO_Ack message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1381</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PM_PME message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1389</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1397</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when LTR message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1405</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VDM_TYPE1_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1413</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when Vendor-defined type 1 message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1421</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PME_Turn_Off message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1429</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when Unlock message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1437</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1445</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1453</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1461</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1469</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_1</csr:referenceName>
       <csr:identifier>PE0_LINK_DBG_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1503</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xB0</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_LINK_DBG_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Link Debug 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RECEIVER_DETECTED</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1481</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receiver detected on lanes. 1-bit for each lane.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1488</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SYMBOL_LOCK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1495</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Symbol lock. 1-bit for each lane.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1502</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_LINK_DBG_2</csr:referenceName>
       <csr:identifier>PE0_LINK_DBG_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1620</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xB4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x01000800</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_LINK_DBG_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Link Debug 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>SMLH_LTSSM_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1514</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTSSM state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SMLH_LINK_UP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1521</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Physical layer is up or down.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RDLH_LINK_UP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1528</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Data link layer is up or down.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1535</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Link signaling rate.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY_POWRDOWN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1542</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PHY power state.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x2</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1549</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC0_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1556</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC0 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC1_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1563</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC1 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC2_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1570</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC2 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VCN_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1577</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC3-7 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RADM_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1584</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receive request pending status.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EDMA_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1591</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>eDMA transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BRDG_DBI_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1598</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave DBI transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BRDG_SLV_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1605</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave non-DBI transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CDM_IN_RESET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1612</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>CDM register in reset</csr:p>
        </csr:description>
         <csr:msb>24</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1619</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>25</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_STS</csr:referenceName>
       <csr:identifier>PE0_ERR_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1705</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_ERR_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Error Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1631</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_FRONT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1639</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error at front end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_BACK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1647</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error at back end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXDATA_PERR</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1655</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error the receive datapath.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1663</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC_QOVERFLOW</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1672</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM queue once overflowed. One bit for each virtual channel.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1680</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SURPRISE_DOWN_ERR_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1688</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Surprised Link down error event.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_DOWN_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1696</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Link down event.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APBSLV_TIMEOUT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1704</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB slave timeout error.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_ERR_INT_CTRL</csr:referenceName>
       <csr:identifier>PE0_ERR_INT_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1785</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_ERR_INT_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Error Interrupt Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1716</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_FRONT_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1724</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error at front end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_BACK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1732</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error at back end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXDATA_PERR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1739</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error the receive datapath.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1747</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC_QOVERFLOW_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1755</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for RADM queue once overflowed. One bit for each virtual channel.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1763</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SURPRISE_DOWN_ERR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1770</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for surprised link down event.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_DOWN_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1777</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for link down event.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APBSLV_TIMEOUT_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1784</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for APB slave timeout error.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_INT_STS</csr:referenceName>
       <csr:identifier>PE0_INT_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1917</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_INT_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 Interrupt Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1797</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon interrupt status. See bit 31 of PM Control and PM Status register.</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MSG_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1807</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receive Message interrupt status. See Receive Message Status, Receive Message Capture Control and Receive Message Interrupt Control register</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>ERR_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1816</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Internal Error interrupt status. See Error Interrupt Status and Error Interrupt Control register.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1824</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>AER_RC_ERR_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1835</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when a reported error condition causes a bit to be set in the Root Error Status register and the associated error message reporting enable bit is set in the Root Error Command register.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1845</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the PME Interrupt Enable bit in the Root Control register is set to 1 and The PME Status bit in the Root Status register is set to 1.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>HP_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1856</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when Hot-Plug interrupts are enabled in the Slot Control register and Any bit in the Slot Status register is equal to 1 and the associated event notification is enabled in the Slot Control register.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SYS_ERR_RC_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1867</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when any device in the hierarchy reports any of the following errors and the </csr:p>
         <csr:p>associated enable bit is set in the Root Control register, or when an internal error is detected</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_AUTO_BW_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1878</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Autonomous Bandwidth Status register (Link Status register bit 15) is updated and the Link Autonomous Bandwidth Interrupt Enable (Link Control register bit 11) is set.</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BW_MGT_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1889</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Bandwidth Management Status register (Link Status register bit 14) is updated and the Link Bandwidth Management Interrupt Enable (Link Control register bit 10) is set.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_EQ_REQ_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1900</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Equalization </csr:p>
         <csr:p>Request bit in the Link Status 2 Register has been set and the Link Equalization Request Interrupt Enable (Link Control 3 Register bit 1) is set.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1908</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1916</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_MSI_GEN_CTRL</csr:referenceName>
       <csr:identifier>PE0_MSI_GEN_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>1928</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xEC</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_MSI_GEN_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 MSI Generation Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSI_INT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1927</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSI Vector. 1-bit per vector.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00000000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_1</csr:referenceName>
       <csr:identifier>PE0_FSM_TRACK_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2025</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xF0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_FSM_TRACK_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 FSM Track 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_TRIG</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1938</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Trigger state of FSM track.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1945</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM Selection. 1'b0: LTSSM; 1'b1: PM State.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_MON_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1952</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM track enable.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1960</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 1. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1968</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 1.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1976</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 1.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1984</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 2. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>1992</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 2.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2000</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 2.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2008</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 3. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2016</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 3.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2024</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 3.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_2</csr:referenceName>
       <csr:identifier>PE0_FSM_TRACK_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2114</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xF4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_FSM_TRACK_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 FSM Track 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2036</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 4. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2043</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 4.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2050</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 4.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2057</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 5. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2064</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 5.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2071</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 5.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2078</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 6. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2085</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 6.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2092</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 6.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2099</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 7. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2106</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 7.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2113</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 7.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE0_FSM_TRACK_3</csr:referenceName>
       <csr:identifier>PE0_FSM_TRACK_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2203</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xF8</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE0_FSM_TRACK_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 0 FSM Track 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2125</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 8. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2132</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 8.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2139</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 8.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2146</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 9. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2153</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 9.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2160</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 9.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2167</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 10. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2174</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 10.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2181</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 10.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2188</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 11. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2195</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 11.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2202</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 11.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_1</csr:referenceName>
       <csr:identifier>PE1_GEN_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2284</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x250</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_GEN_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 General Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2214</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SRIS_MODE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2223</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRIS operation mode. </csr:p>
         <csr:p>0b: non-SRIS mode</csr:p>
         <csr:p>1b: SRIS mode</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2231</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2239</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_LANE_FLIP_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2249</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Performs manual lane reversal for receive lanes in C-PCIe mode. For use when automatic lane reversal does not occur because lane 0 is not detected. It should be stable before PCIe link establishment.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2257</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_29</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2265</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_LANE_FLIP_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2275</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Performs manual lane reversal for transmit lanes in C-PCIe mode. For use when automatic lane reversal does not occur because lane 0 is not detected. It should be stable before PCIe link establishment.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2283</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_2</csr:referenceName>
       <csr:identifier>PE1_GEN_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2374</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x254</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_GEN_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 General Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2295</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSTR_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2302</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Master Clock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2309</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Cock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBI_ACLK_UNGATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2316</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI DBI Clock Un-gating control.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCIE1_MISC_OVERRIDE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2323</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PCIE1 Misc Override bit</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_NS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2330</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request No Snoop.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_NS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2337</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request No Snoop.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_RO</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2344</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request Relaxed Ordering.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_RO</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2351</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request Relaxed Ordering.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AR_ATU_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2358</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Write Request bypassing iATU.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SLV_AW_ATU_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2365</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave Read Request bypassing iATU.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2373</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_3</csr:referenceName>
       <csr:identifier>PE1_GEN_CTRL_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2499</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x258</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_GEN_CTRL_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 General Control 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>LTSSM_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2387</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTSSM Enable. Active high. </csr:p>
         <csr:p>Set it low to hold the LTSSM in the Detect state until your application is ready. Set it high to allow the LTSSM to continue link establishment.</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CRS_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2401</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Configuration Request Retry Status (CRS) Enable. Active high.</csr:p>
         <csr:p>Provides a capability to defer incoming configuration requests until initialization is complete. When this bit is set, PCIe controller completes incoming configuration requests with a Configuration Request Retry Status. Other incoming requests complete with unsupported request status.</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>HOT_RESET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2413</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Hot Reset. A rising edge causes a hot reset. PCIe subsystem generates a one-cycle pulse for app_init_rst to PCIe controller in core_clk domain on this rising edge of this register. To trigger a hot reset, you can write 1 to this bit. This read value of this bit is always 0.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RAS_DES_SD_HOLD_LTSSM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2421</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Hold and release LTSSM. As long as this signal is '1', the controller stays in the current LTSSM.</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_BYTE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2428</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for 8-bit signals within 32-bit signals.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_DWORD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2435</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for 32-bit signals within a 128-bit debug group.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2443</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBI_RO_WR_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2450</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>DBI Read-only Write Disable.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DIAG_CTRL_BUS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2460</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Diagnostic Control Bus.</csr:p>
         <csr:p>Bit [2]: Select Fast Link Mode</csr:p>
         <csr:p>Bit [1]: Insert ECRC error by inverting the LSB of ECRC</csr:p>
         <csr:p>Bit [0]: Insert LCRC error by inverting the LSB of LCRC</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2468</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_GROUP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2475</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for native core debug groups.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_24</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2483</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_SEL_PHY_LANE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2490</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Select for PHY lane for debug.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2498</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_GEN_CTRL_4</csr:referenceName>
       <csr:identifier>PE1_GEN_CTRL_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2609</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x25C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000200</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_GEN_CTRL_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 General Control 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>APP_PF_FRS_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2510</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>app_pf_frs_ready Enable. Set the specific function to be ready for sending FRS message</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_DRS_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2518</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>app_drs_ready Enable. Set the upstream port to be ready for sending DRS message</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_MARGINING_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2531</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Margining Ready. Indicates when the PHY or Margining software is ready to accept margining commands. This signal is reflected in Margining Ready field of Margining Port Status register. If the PHY can accept margining commands when the current link speed is 16GT/s, you can set this signal to a fixed value of '1'. For Synopsys Gen4 PHYs, this signal should be tied to '1'.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_MARGINING_SOFTWARE_READY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2546</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Margining Software Ready. Indicates that the required margining software has performed the required initialization when margining is partially implemented using Device Driver software. This signal is reflected in Margining Software Ready field of Margining Port Status register. If MARGINING_USES_DRIVER_SOFTWARE field of Margining Port Capabilities Register is '0', you can set this signal to a fixed value of '0'. For Synopsys Gen4 PHYs, this signal should be tied to '0'.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2554</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_25</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2562</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_TABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2571</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSIX Table RAM Debug Mode. Use this input to activate the debug mode and allow direct read/write access to the Table.</csr:p>
        </csr:description>
         <csr:msb>26</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>DBG_PBA</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2579</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSIX PBA RAM Debug Mode. Use this input to activate the debug mode and allow direct read/write access to the PBA.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>27</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RAS_DES_TBA_CTRL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2589</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controls the start/end of time based analysis. You must only set the pins to the required value for the duration of one clock cycle.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTSSM_EN_CLR_MASK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2599</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>When PCIe link goes down and  LTSSM_EN_CLR_MASK is 1, LTSSM_EN goes to its reset value.  When PCIe link goes down and  LTSSM_EN_CLR_MASK is 0, LTSSM_EN does not change.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CRS_EN_CLR_MASK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2608</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>When PCIe link goes down and  CRS_EN_CLR_MASK is 1, CRS_EN goes to its reset value.  When PCIe link goes down and  CRS_EN_CLR_MASK is 0, CRS_EN does not change.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_CTRL</csr:referenceName>
       <csr:identifier>PE1_PM_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2730</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x260</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00280000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_PM_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 PM Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PME_PF_INDEX</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2621</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PF Index of PM_PME request and PM status. Set the PF Index before sending PM_PME message or accessing PCIe Controller 1 PM Status register.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2629</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2637</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2645</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2656</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PM_PME Message Request. The PF and VF indices are specified by PME_PF_INDEX, PME_VF_ACTIVE and PME_VF_INDEX. To send a PM_Message, write 1 to this bit. The read value of this bit is always 0.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>ENTER_ASPM_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2666</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to enter ASPM state L1. It is only effective when ASPM L1 is enabled. PCIe Controller ignores the ASPM L1 entry request when it is busy processing a transaction.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXIT_ASPM_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2674</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to exit ASPM state L1. It is only effective when ASPM L1 is enabled.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>READY_ENTER_L23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2687</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Indication from your application that it is ready to enter the L23 state. The register is set for applications that must control L23 entry (in case certain tasks must be performed before going into L23). PCIe Controller delays sending PM_Enter_L23 (in response to PM_Turn_Off) until this register is set. Set it to 1 for applications that do not require this feature.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_CLK_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2694</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Request from your application to wake up reference clock.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_CLK_PM_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2702</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Clock PM feature enabled by application. Used to inhibit the programming of the Clock PM in Link Control Register.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APP_L1SUB_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2712</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The application can set this input to 1'b1 to prevent entry to L1 Sub-states. This pin is used to gate the L1 sub-state enable bits from the L1 PM Substates Control 1 Register.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2720</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2729</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon Interrupt Enable. Active High. When SII controller receives a beacon in L2 and Beacon Interrupt Enable is set, SII controller asserts rx_beacon_int.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_PM_STS</csr:referenceName>
       <csr:identifier>PE1_PM_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2879</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x264</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000004</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_PM_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 PM Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PM_DSTATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2741</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The current power management D-state.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x4</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2749</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME Enable bit in the PMCSR.</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_STATUS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2757</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME Status bit from the PMCSR.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_L1SUB_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2763</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_CURNT_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2776</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>The current power state of PM controller.</csr:p>
         <csr:p>*3b001: L0s;</csr:p>
         <csr:p>*3b010: L1;</csr:p>
         <csr:p>*3b011: L2;</csr:p>
         <csr:p>*3b100: L3;</csr:p>
         <csr:p>*3b000: L0 and others.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L0S</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2784</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L0s state.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2792</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L1 state.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L1SUB</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2800</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L1 substate.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_IN_L2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2808</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is in L2 state.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_LINKST_L2_EXIT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2817</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Power management is exiting L2 state. Not applicable for downstream port.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCLKREQ_N</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2825</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>REFCLK/PCLK removal request from controller to PHY.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PCLKACK_N</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2833</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>REFCLK/PCLK removal acknowledge from PHY to controller.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXELECIDLE_DIS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2842</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controller instructs the PHY to disable the receiver Electrical Idle detection logic.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXCOMMONMODE_DIS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2851</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Controller instructs the PHY to disable the transmitter Common Mode logic.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_SLAVE_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2859</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_MASTER_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2867</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2878</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon Interrupt Status. Active High. When SII controller receives a beacon in L2 and Beacon Interrupt Enable is set, SII controller will set Beacon Interrupt Status. Write 1 to this register will clear the status.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_1</csr:referenceName>
       <csr:identifier>PE1_TX_MSG_HDR_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>2989</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x270</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_TX_MSG_HDR_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Transmit Message Header 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_LENGTH</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2890</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Tied to 0.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2898</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_ATTR</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2905</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Attribute[1:0], Relaxing Ordering and No Snoop.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_EP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2912</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Poisoned TLP (EP) bit.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2919</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>TLP Digest (TD) bit.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_16</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2927</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2935</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_18</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2943</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_19</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2951</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2958</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Traffic Class.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2966</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_TYPE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2973</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Type field.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_FM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2980</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Format field</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>2988</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_2</csr:referenceName>
       <csr:identifier>PE1_TX_MSG_HDR_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3025</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x274</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_TX_MSG_HDR_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Transmit Message Header 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3000</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Message Code, Byte 7 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3008</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Message Tag, Byte 6 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3016</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Requester ID[7:0], Byte 5 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3024</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Requeser ID[15:8], Byte 4 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_3</csr:referenceName>
       <csr:identifier>PE1_TX_MSG_HDR_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3057</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x278</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_TX_MSG_HDR_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Transmit Message Header 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3035</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 11 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3042</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 10 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3049</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 9 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3056</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 8 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_HDR_4</csr:referenceName>
       <csr:identifier>PE1_TX_MSG_HDR_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3089</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x27C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_TX_MSG_HDR_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Transmit Message Header 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3067</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 15 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3074</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 14 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3081</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 13 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3088</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 12 of Controller 1 Transmit Message Header</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_TX_MSG_REQ</csr:referenceName>
       <csr:identifier>PE1_TX_MSG_REQ</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3202</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x280</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_TX_MSG_REQ</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Transmit Message Request</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MSG_PF_NUM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3099</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PF number of message requester.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3107</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3115</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3123</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3131</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTR message request. A rising edge will trigger a message request. Self-cleared when the message is granted.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VEN_MSG_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3140</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Vendor-defined message request. A rising edge will trigger a message request. Self-cleared when the message is granted.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_18</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3148</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3159</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_Turn_Off message request. A rising edge will trigger a message request. Write a 1 to this bit to send a PME_Turn_Off message. The read value of this bit is always 0. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3169</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Unlock message. A rising edge will trigger a message request. Write a 1 to this bit to send an Unlock message. This read value of this bit is always 0. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3177</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3185</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3193</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3201</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_1</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_DATA_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3235</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x288</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_DATA_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Data 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3213</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 3 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3220</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 2 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3227</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 1 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3234</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 0 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_DATA_2</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_DATA_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3268</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x28C</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_DATA_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Data 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3246</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 7 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3253</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 6 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3260</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 5 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_DATA_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3267</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 4 of Controller 1 receive message data.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_1</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_HDR_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3301</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x290</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_HDR_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Header 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3279</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 3 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3286</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 2 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3293</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 1 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3300</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 0 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_2</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_HDR_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3334</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x294</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_HDR_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Header 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3312</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 7 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3319</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 6 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3326</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 5 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3333</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 4 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_3</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_HDR_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3367</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x298</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_HDR_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Header 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3345</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 11 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3352</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 10 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3359</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 9 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3366</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 8 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_HDR_4</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_HDR_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3400</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x29C</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_HDR_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Header 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3378</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 15 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3385</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 14 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3392</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 13 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MSG_HDR_BYTE12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3399</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Byte 12 of Controller 1 receive message header.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_STS</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3522</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2A0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3411</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TO_ACK_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3420</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_TO_Ack message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3429</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PM_PME message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3437</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3446</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTR message status. Write 1 to this bit will clear the status. Valid in RC mode.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3454</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VDM_TYPE1_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3463</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Vendor-defined type 1 message status. Write 1 to this bit will clear the status.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3472</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PME_Turn_Off message status. Write 1 to this bit will clear the status. Valid in EP mode.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3481</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Unlock message status. Write 1 to this bit will clear the status. Valid in EP mode.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3489</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3497</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3505</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3513</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3521</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_CAP_CTRL</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_CAP_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3534</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2A4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_CAP_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Capture Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3533</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00000000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_RX_MSG_INT_CTRL</csr:referenceName>
       <csr:identifier>PE1_RX_MSG_INT_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3650</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2A8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_RX_MSG_INT_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Receive Message Interrupt Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3545</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TO_ACK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3553</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PME_TO_Ack message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PM_PME_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3561</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PM_PME message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3569</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LTR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3577</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when LTR message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_17</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3585</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VDM_TYPE1_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3593</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when Vendor-defined type 1 message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_TURN_OFF_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3601</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when PME_Turn_Off message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>UNLOCK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3609</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable when Unlock message in received Message Header register.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_21</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3617</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3625</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3633</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3641</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3649</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_1</csr:referenceName>
       <csr:identifier>PE1_LINK_DBG_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3683</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2B0</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_LINK_DBG_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Link Debug 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RECEIVER_DETECTED</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3661</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receiver detected on lanes. 1-bit for each lane.</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3668</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SYMBOL_LOCK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3675</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Symbol lock. 1-bit for each lane.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3682</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_LINK_DBG_2</csr:referenceName>
       <csr:identifier>PE1_LINK_DBG_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3800</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2B4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x01000800</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_LINK_DBG_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Link Debug 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>SMLH_LTSSM_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3694</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>LTSSM state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SMLH_LINK_UP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3701</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Physical layer is up or down.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RDLH_LINK_UP</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3708</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Data link layer is up or down.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3715</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Link signaling rate.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY_POWRDOWN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3722</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PHY power state.</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x2</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3729</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC0_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3736</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC0 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC1_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3743</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC1 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC2_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3750</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC2 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VCN_Q_NOT_EMPTY</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3757</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM VC3-7 queue is not empty.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RADM_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3764</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receive request pending status.</csr:p>
        </csr:description>
         <csr:msb>20</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EDMA_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3771</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>eDMA transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BRDG_DBI_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3778</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave DBI transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BRDG_SLV_XFER_PENDING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3785</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>AXI Slave non-DBI transfer pending status.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>CDM_IN_RESET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3792</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>CDM register in reset</csr:p>
        </csr:description>
         <csr:msb>24</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3799</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>25</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_STS</csr:referenceName>
       <csr:identifier>PE1_ERR_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3885</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2E0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_ERR_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Error Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3811</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_FRONT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3819</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error at front end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_BACK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3827</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error at back end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXDATA_PERR</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3835</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Parity error the receive datapath.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3843</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC_QOVERFLOW</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3852</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>RADM queue once overflowed. One bit for each virtual channel.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3860</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SURPRISE_DOWN_ERR_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3868</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Surprised Link down error event.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_DOWN_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3876</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Link down event.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APBSLV_TIMEOUT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3884</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB slave timeout error.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_ERR_INT_CTRL</csr:referenceName>
       <csr:identifier>PE1_ERR_INT_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>3965</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2E4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_ERR_INT_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Error Interrupt Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RSVDP_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3896</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_FRONT_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3904</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error at front end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TXDATA_PERR_BACK_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3912</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error at back end of the transmit datapath.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RXDATA_PERR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3919</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for parity error the receive datapath.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3927</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>VC_QOVERFLOW_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3935</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for RADM queue once overflowed. One bit for each virtual channel.</csr:p>
        </csr:description>
         <csr:msb>19</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3943</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SURPRISE_DOWN_ERR_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3950</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for surprised link down event.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_DOWN_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3957</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for link down event.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APBSLV_TIMEOUT_INT_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3964</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Interrupt enable for APB slave timeout error.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_INT_STS</csr:referenceName>
       <csr:identifier>PE1_INT_STS</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4097</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2E8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_INT_STS</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 Interrupt Status</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>BEACON_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3977</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Beacon interrupt status. See bit 31 of PM Control and PM Status register.</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MSG_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3987</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receive Message interrupt status. See Receive Message Status, Receive Message Capture Control and Receive Message Interrupt Control register</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>ERR_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>3996</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Internal Error interrupt status. See Error Interrupt Status and Error Interrupt Control register.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4004</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>AER_RC_ERR_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4015</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when a reported error condition causes a bit to be set in the Root Error Status register and the associated error message reporting enable bit is set in the Root Error Command register.</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PME_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4025</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the PME Interrupt Enable bit in the Root Control register is set to 1 and The PME Status bit in the Root Status register is set to 1.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>HP_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4036</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when Hot-Plug interrupts are enabled in the Slot Control register and Any bit in the Slot Status register is equal to 1 and the associated event notification is enabled in the Slot Control register.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SYS_ERR_RC_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4047</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when any device in the hierarchy reports any of the following errors and the </csr:p>
         <csr:p>associated enable bit is set in the Root Control register, or when an internal error is detected</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_AUTO_BW_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4058</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Autonomous Bandwidth Status register (Link Status register bit 15) is updated and the Link Autonomous Bandwidth Interrupt Enable (Link Control register bit 11) is set.</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BW_MGT_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4069</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Bandwidth Management Status register (Link Status register bit 14) is updated and the Link Bandwidth Management Interrupt Enable (Link Control register bit 10) is set.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>LINK_EQ_REQ_INT_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4080</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Asserted when the Link Equalization </csr:p>
         <csr:p>Request bit in the Link Status 2 Register has been set and the Link Equalization Request Interrupt Enable (Link Control 3 Register bit 1) is set.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W1C</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4088</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4096</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_MSI_GEN_CTRL</csr:referenceName>
       <csr:identifier>PE1_MSI_GEN_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4108</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2EC</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_MSI_GEN_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 MSI Generation Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MSI_INT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4107</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MSI Vector. 1-bit per vector.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00000000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_1</csr:referenceName>
       <csr:identifier>PE1_FSM_TRACK_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4205</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2F0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_FSM_TRACK_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 FSM Track 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_TRIG</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4118</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Trigger state of FSM track.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4125</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM Selection. 1'b0: LTSSM; 1'b1: PM State.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_MON_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4132</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM track enable.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4140</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 1. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4148</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 1.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4156</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 1.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4164</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 2. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4172</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 2.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4180</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 2.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4188</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 3. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4196</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 3.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4204</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 3.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_2</csr:referenceName>
       <csr:identifier>PE1_FSM_TRACK_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4294</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2F4</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_FSM_TRACK_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 FSM Track 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4216</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 4. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4223</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 4.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4230</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 4.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4237</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 5. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4244</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 5.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_5</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4251</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 5.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4258</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 6. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4265</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 6.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_6</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4272</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 6.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4279</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 7. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4286</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 7.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4293</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 7.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PE1_FSM_TRACK_3</csr:referenceName>
       <csr:identifier>PE1_FSM_TRACK_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4383</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x2F8</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PE1_FSM_TRACK_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe Controller 1 FSM Track 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>FSM_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4305</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 8. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4312</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 8.</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_8</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4319</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 8.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4326</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 9. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4333</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 9.</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_9</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4340</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 9.</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4347</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 10. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>21</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4354</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 10.</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4361</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 10.</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>FSM_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4368</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>FSM state 11. The 1st state since the trigger state.</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_A_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4375</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event A status in FSM state 11.</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EVENT_B_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4382</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Event B status in FSM state 11.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_SUBSYSTEM_VERSION</csr:referenceName>
       <csr:identifier>PCIE_SUBSYSTEM_VERSION</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4395</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE00</csr:offset>
       <csr:addressedAccess>R</csr:addressedAccess>
       <csr:registerResetValue>0x530a0000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_SUBSYSTEM_VERSION</csr:typeName>
        <csr:description>
         <csr:p>PCIe Subsystem Version</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PCIE_SUBSYSTEM_VERSION</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4394</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PCIe Subsystem Version</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x530a0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.APB_CLKFREQ_TIMEOUT</csr:referenceName>
       <csr:identifier>APB_CLKFREQ_TIMEOUT</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4439</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE04</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x006420ff</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_APB_CLKFREQ_TIMEOUT</csr:typeName>
        <csr:description>
         <csr:p>APB Clock Frequency and Timeout Threshold</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>APB_CLKFREQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4406</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB Clock Frequency (MHz). It is used to generate a one-cycle pulse at every 1us.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0ff</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APB_TIMER_DIS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4414</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB Timer Disable. When it is set to 1, the 1us timer is disabled.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_11</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4422</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY_CR_CLK_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4431</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB Clock divider control for PHY CR register clock. PHY CR register clock is a divided clock from APB clock. PHY CR register clock is devided by "PHY_CR_CLK_DIV+1".</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x2</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>APB_TIMER_LIMIT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4438</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>APB timeout threshold (us).</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0064</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.SS_RST_CTRL_1</csr:referenceName>
       <csr:identifier>SS_RST_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4529</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0xE4C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_SS_RST_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>Subsystem Reset Control 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>SOFT_COLD_RESET_0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4454</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft Cold Reset. A soft cold reset will assert all resets including the pwr_rst_n to PM controller in the PCIe controller. The link partner is not directly reset by this reset. To trigger a soft cold reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SOFT_WARM_RESET_0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4466</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft Warm Reset. A soft warm reset will assert all resets except the pwr_rst_n to PM controller in the PCIe controller. The link partner is not directly reset by this reset. To trigger a soft warm reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SOFT_PHY_RESET_0</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4477</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft PHY Reset. A soft PHY reset will assert phy_reset to PMA of PHY. The PCIe controller, PHY MAC and link partner is not directly reset by this reset. To trigger a PHY reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4485</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SOFT_COLD_RESET_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4497</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft Cold Reset. A soft cold reset will assert all resets including the pwr_rst_n to PM controller in the PCIe controller. The link partner is not directly reset by this reset. To trigger a soft cold reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SOFT_WARM_RESET_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4509</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft Warm Reset. A soft warm reset will assert all resets except the pwr_rst_n to PM controller in the PCIe controller. The link partner is not directly reset by this reset. To trigger a soft warm reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SOFT_PHY_RESET_1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4520</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Soft PHY Reset. A soft PHY reset will assert phy_reset to PMA of PHY. The PCIe controller, PHY MAC and link partner is not directly reset by this reset. To trigger a PHY reset, you can write 1 to this bit and then write 0 to this bit after a user defined period.</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4528</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved.</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x000000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_COMMON_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY_COMMON_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4570</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1000</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_COMMON_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY Common Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY_RTUNE_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4539</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Resistor Tune Request</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY_EXT_CTRL_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4546</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Selection of external control of PHY setting</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXT_PCLK_REQ</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4553</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>pipeP_pclk required by external logic</csr:p>
        </csr:description>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY_RTUNE_STS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4561</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Resistor Tune Status</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4569</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0000000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_1</csr:referenceName>
       <csr:identifier>PCIE_PHY0_GEN_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4687</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1010</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000460</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY0_GEN_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY0 General Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY0_LANE_SRC_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4580</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PHY source select for lane X</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4588</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_REF_REPEAT_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4596</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Repeat Reference Clock Enable</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_REF_USE_PAD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4604</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reference is from external PAD</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_REF_CLKDET_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4611</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Enable Reference Clock Detection</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4619</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_LANE_TX2RX_LOOPBK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4626</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>lane Analog serial loopback control</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_LANE_RX2TX_PAR_LB_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4633</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>lane Parallel (RX to TX) Loopback Enable</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_SRAM_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4640</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM bypass</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_SRAM_EXT_LD_DONE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4647</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM external load done</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_SRAM_BOOTLOAD_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4654</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM bootload bypass</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4662</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_REF_CLKDET_RESULT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4670</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reference Clock Detection result</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4678</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_SRAM_INIT_DONE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4686</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM Initialization done</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_2</csr:referenceName>
       <csr:identifier>PCIE_PHY0_GEN_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4743</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1014</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0f800000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY0_GEN_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY0 General Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY0_TXDN_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4697</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for TX Down Termination</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_TXUP_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4704</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for TX Up Termination</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_RX_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4711</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for RX Termination</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_RX_TERM_ACDC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4718</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receiver termination control</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_NOMINAL_VPH_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4726</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>VPH Nominal Selection, Indicates the VPH voltage level supplied.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY0_NOMINAL_VP_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4734</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>VP Nominal Selection, Indicates the VP voltage level supplied.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4742</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLA_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY0_MPLLA_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4811</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1018</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY0_MPLLA_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY0 MPLLA Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_FORCE_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4753</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA Force Enable</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_SSC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4760</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA Spread Spectrum Enable</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4765</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_SHORT_LOCK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4770</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4778</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4786</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLL_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4794</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLL  State Indicator</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_STATE_SYNC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4802</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA State Indicator</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4810</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY0_MPLLB_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY0_MPLLB_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4879</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x101C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY0_MPLLB_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY0 MPLLB Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_FORCE_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4821</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB Force Enable</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_SSC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4828</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB Spread Spectrum Enable</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4833</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_SHORT_LOCK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4838</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4846</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_FORCE_ACK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4854</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB_FORCE_ACK</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLL_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4862</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLL  State Indicator</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_STATE_SYNC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4870</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB State Indicator</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4878</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_1</csr:referenceName>
       <csr:identifier>PCIE_PHY1_GEN_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>4996</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1020</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000441</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY1_GEN_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY1 General Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY1_LANE_SRC_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4889</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>PHY source select for lane X</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4897</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_REF_REPEAT_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4905</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Repeat Reference Clock Enable</csr:p>
        </csr:description>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_REF_USE_PAD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4913</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reference is from external PAD</csr:p>
        </csr:description>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_REF_CLKDET_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4920</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Enable Reference Clock Detection</csr:p>
        </csr:description>
         <csr:msb>6</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4928</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>7</csr:msb>
         <csr:lsb>7</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_LANE_TX2RX_LOOPBK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4935</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>lane Analog serial loopback control</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_LANE_RX2TX_PAR_LB_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4942</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>lane Parallel (RX to TX) Loopback Enable</csr:p>
        </csr:description>
         <csr:msb>9</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_SRAM_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4949</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM bypass</csr:p>
        </csr:description>
         <csr:msb>10</csr:msb>
         <csr:lsb>10</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_SRAM_EXT_LD_DONE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4956</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM external load done</csr:p>
        </csr:description>
         <csr:msb>11</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_SRAM_BOOTLOAD_BYPASS</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4963</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM bootload bypass</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_28</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4971</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>28</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_REF_CLKDET_RESULT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4979</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reference Clock Detection result</csr:p>
        </csr:description>
         <csr:msb>29</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_30</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4987</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>30</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_SRAM_INIT_DONE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>4995</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>SRAM Initialization done</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_2</csr:referenceName>
       <csr:identifier>PCIE_PHY1_GEN_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5052</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1024</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0f800000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY1_GEN_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY1 General Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY1_TXDN_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5006</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for TX Down Termination</csr:p>
        </csr:description>
         <csr:msb>8</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_TXUP_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5013</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for TX Up Termination</csr:p>
        </csr:description>
         <csr:msb>17</csr:msb>
         <csr:lsb>9</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_RX_TERM_OFFSET</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5020</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Offset for RX Termination</csr:p>
        </csr:description>
         <csr:msb>22</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_RX_TERM_ACDC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5027</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Receiver termination control</csr:p>
        </csr:description>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_NOMINAL_VPH_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5035</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>VPH Nominal Selection, Indicates the VPH voltage level supplied.</csr:p>
        </csr:description>
         <csr:msb>25</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_NOMINAL_VP_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5043</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>VP Nominal Selection, Indicates the VP voltage level supplied.</csr:p>
        </csr:description>
         <csr:msb>27</csr:msb>
         <csr:lsb>26</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5051</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLA_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY1_MPLLA_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5120</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1028</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY1_MPLLA_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY1 MPLLA Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_FORCE_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5062</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA Force Enable</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_SSC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5069</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA Spread Spectrum Enable</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5074</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_SHORT_LOCK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5079</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5087</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_13</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5095</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLL_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5103</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLL  State Indicator</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_STATE_SYNC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5111</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLA State Indicator</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5119</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MPLLB_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY1_MPLLB_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5188</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x102C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY1_MPLLB_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY1 MPLLB Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_FORCE_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5130</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB Force Enable</csr:p>
        </csr:description>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_SSC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5137</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB Spread Spectrum Enable</csr:p>
        </csr:description>
         <csr:msb>1</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5142</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_SHORT_LOCK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5147</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_12</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5155</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>12</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_FORCE_ACK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5163</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB_FORCE_ACK</csr:p>
        </csr:description>
         <csr:msb>13</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLL_STATE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5171</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLL  State Indicator</csr:p>
        </csr:description>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_STATE_SYNC</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5179</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>MPLLB State Indicator</csr:p>
        </csr:description>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5187</csr:linenumber>
         <csr:title></csr:title>
        <csr:description>
         <csr:p>Reserved</csr:p>
        </csr:description>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5272</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1090</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x21000040</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5196</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_RECAL_BANK_SEL_OVER_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5201</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5207</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_FRAC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5212</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_SSC_UP_SPREAD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5217</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_BW_THRESHOLD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5222</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5228</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_DIV16P5_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5233</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_DIV_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5238</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_FB_CLK_DIV4_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5243</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5249</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_TX_CLK_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5254</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>26</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_27</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5260</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>27</csr:msb>
         <csr:lsb>27</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_WORD_CLK_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5265</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x2</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5271</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5286</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1094</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00250025</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_BW_LOW</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5280</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0025</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_BW_HIGH</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5285</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0025</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_3</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5312</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1098</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x000800a0</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA Control 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_MULTIPLIER</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5294</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0a0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5300</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_DIV_MULTIPLIER</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5305</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x08</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5311</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5326</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x109C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA Control 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_FRAC_DEN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5320</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLA_FRAC_QUOT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5325</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5341</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10A0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA control 5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_FRAC_REM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5334</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5340</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_6</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_6</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5356</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10A4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00006666</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_6</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA control 6</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_SSC_PEAK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5349</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>19</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x06666</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5355</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_7</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLA_CTRL_7</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5371</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10A8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00002108</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLA_CTRL_7</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLA control 7</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLA_SSC_STEP_SIZE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5364</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x002108</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5370</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5455</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10B0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x150400c0</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_RECAL_BANK_SEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5379</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_RECAL_BANK_SEL_OVER_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5384</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5390</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_FRAC_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5395</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_SSC_UP_SPREAD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5400</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>5</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_BW_THRESHOLD</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5405</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>6</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5411</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_DIV16P5_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5416</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>16</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_DIV_CLK_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5421</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>17</csr:msb>
         <csr:lsb>17</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_FB_CLK_DIV4_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5426</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>18</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5432</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_TX_CLK_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5437</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>26</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x5</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_27</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5443</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>27</csr:msb>
         <csr:lsb>27</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_WORD_CLK_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5448</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>29</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5454</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>30</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5469</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10B4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00250025</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_BW_LOW</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5463</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0025</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_BW_HIGH</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5468</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0025</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_3</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5495</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10B8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0019007d</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB Control 3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_MULTIPLIER</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5477</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x07d</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5483</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_DIV_MULTIPLIER</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5488</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x19</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5494</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5509</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10BC</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB Control 4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_FRAC_DEN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5503</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>MPLLB_FRAC_QUOT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5508</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5524</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10C0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB control 5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_FRAC_REM</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5517</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5523</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_6</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_6</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5539</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10C4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00005000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_6</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB control 6</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_SSC_PEAK</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5532</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>19</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x05000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5538</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_7</csr:referenceName>
       <csr:identifier>PCIE_PHY_MPLLB_CTRL_7</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5554</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10C8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x000019ce</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_MPLLB_CTRL_7</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY MPLLB control 7</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>MPLLB_SSC_STEP_SIZE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5547</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0019ce</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5553</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_GEN_CTRL_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5629</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10D0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x06000b01</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_GEN_CTRL_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External General Control 1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>BS_RX_BIGSWING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5562</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>0</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5568</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>1</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BS_TX_LOWSWING</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5573</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>4</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5579</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>5</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>BS_RX_LEVEL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5584</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>12</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0b</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5590</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>13</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>REF_CLK_MPLLA_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5595</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_18</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5601</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>19</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>REF_CLK_MPLLB_DIV</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5606</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>22</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_22</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5612</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>23</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>REF_CLK_DIV2_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5617</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>24</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>REF_RANGE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5622</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>27</csr:msb>
         <csr:lsb>25</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5628</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_GEN_CTRL_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5670</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10D4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x7f050000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_GEN_CTRL_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External General Control 2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_LOS_PWR_UP_CNT</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5637</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5643</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_VREF_CTRL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5648</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x05</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5654</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_IBOOST_LVL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5659</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>27</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0xf</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_VBOOST_LVL</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5664</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>SUP_MISC_OVRD_EN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5669</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY1_MODE1_LANE_CTRL</csr:referenceName>
       <csr:identifier>PCIE_PHY1_MODE1_LANE_CTRL</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5699</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10D8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0xffff4444</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY1_MODE1_LANE_CTRL</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY1 Mode1 Lane Control</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>PHY1_PIPE_LANEX_POWERDOWN</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5678</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x4444</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_PIPE_TXX_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5683</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>19</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0xf</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_PIPE_RXX_DISABLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5688</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>20</csr:lsb>
         <csr:resetValue>0xf</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_PIPE_TXX_ELECIDLE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5693</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>27</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0xf</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>PHY1_PIPE_TXX_COMPLIANCE</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5698</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>28</csr:lsb>
         <csr:resetValue>0xf</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5766</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10E0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0f078098</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN1_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen1_1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_MODE_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5707</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_SEL_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5712</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_CDR_PPM_MAX_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5717</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x13</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5723</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DELTA_IQ_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5728</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DFE_BYPASS_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5733</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_AFE_RATE_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5738</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_ATT_LVL_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5743</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>21</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5749</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_BOOT_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5754</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0f</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_POLE_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5759</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5765</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5807</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10E4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0e002400</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN1_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen1_2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_EQ_DFE_TAP1_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5774</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA1_GAIN_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5779</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x4</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA2_GAIN_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5784</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x4</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5790</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MISC_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5795</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_REF_LD_VAL_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5800</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0e</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5806</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5854</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10EC</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00041400</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN1_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen1_4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MISC_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5815</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_MAIN_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5820</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5826</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_OVER_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5831</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_POST_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5836</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x04</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5842</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_PRE_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5847</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5853</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5921</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10F0</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x14068098</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN2_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_MODE_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5862</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_SEL_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5867</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_CDR_PPM_MAX_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5872</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x13</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5878</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DELTA_IQ_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5883</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DFE_BYPASS_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5888</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_AFE_RATE_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5893</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x6</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_ATT_LVL_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5898</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>21</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5904</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_BOOT_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5909</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_POLE_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5914</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5920</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5962</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10F4</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x0e003f00</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN2_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_EQ_DFE_TAP1_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5929</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA1_GAIN_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5934</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA2_GAIN_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5939</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5945</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MISC_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5950</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_REF_LD_VAL_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5955</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0e</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5961</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>5998</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10F8</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00057801</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN2_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LF_THRESHOLD_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5970</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LFPS_FILTER_EN_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5975</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5981</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_VCO_LD_VAL_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5986</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0578</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5992</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXT_SUP_MISC_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>5997</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6045</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x10FC</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00041400</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN2_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MISC_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6006</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_MAIN_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6011</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6017</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_OVER_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6022</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_POST_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6027</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x04</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6033</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_PRE_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6038</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6044</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6112</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1100</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x34052891</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN3_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen3_1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_MODE_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6053</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_SEL_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6058</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_CDR_PPM_MAX_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6063</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x12</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6069</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DELTA_IQ_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6074</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x5</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DFE_BYPASS_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6079</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_AFE_RATE_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6084</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x5</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_ATT_LVL_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6089</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>21</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6095</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_BOOT_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6100</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_POLE_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6105</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6111</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6153</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1104</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x1100360f</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN3_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen3_2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_EQ_DFE_TAP1_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6120</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0f</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA1_GAIN_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6125</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x6</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA2_GAIN_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6130</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x6</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6136</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MISC_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6141</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_REF_LD_VAL_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6146</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x11</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6152</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6189</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1108</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00055001</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN3_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen3_3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LF_THRESHOLD_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6161</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LFPS_FILTER_EN_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6166</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6172</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_VCO_LD_VAL_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6177</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0550</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6183</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXT_SUP_MISC_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6188</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6236</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x110C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00041400</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN3_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MISC_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6197</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_MAIN_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6202</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6208</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_OVER_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6213</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_POST_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6218</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x04</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6224</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_PRE_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6229</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6235</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6303</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1110</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x4b033094</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN4_1</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen4_1</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_MODE_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6244</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>1</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_ADAPT_SEL_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6249</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>2</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_CDR_PPM_MAX_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6254</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x12</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_10</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6260</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DELTA_IQ_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6265</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x6</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_DFE_BYPASS_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6270</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_AFE_RATE_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6275</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>18</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x3</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_ATT_LVL_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6280</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>21</csr:msb>
         <csr:lsb>19</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6286</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>22</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_BOOT_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6291</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x0b</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_CTLE_POLE_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6296</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x2</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6302</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6344</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1114</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x11003f14</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN4_2</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen4_2</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_EQ_DFE_TAP1_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6311</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA1_GAIN_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6316</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>10</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_EQ_VGA2_GAIN_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6321</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>11</csr:lsb>
         <csr:resetValue>0x7</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_15</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6327</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_MISC_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6332</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_REF_LD_VAL_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6337</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>30</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x11</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6343</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>31</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6380</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1118</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00055001</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN4_3</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen4_3</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LF_THRESHOLD_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6352</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>2</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x1</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_SIGDET_LFPS_FILTER_EN_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6357</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>3</csr:msb>
         <csr:lsb>3</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_7</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6363</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>4</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RX_VCO_LD_VAL_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6368</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x0550</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6374</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>EXT_SUP_MISC_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6379</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6427</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x111C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00041400</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN4_4</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_4</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>TX_MISC_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6388</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>7</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_MAIN_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6393</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>13</csr:msb>
         <csr:lsb>8</csr:lsb>
         <csr:resetValue>0x14</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_14</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6399</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>14</csr:msb>
         <csr:lsb>14</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_OVER_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6404</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>15</csr:msb>
         <csr:lsb>15</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_POST_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6409</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>20</csr:msb>
         <csr:lsb>16</csr:lsb>
         <csr:resetValue>0x04</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_23</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6415</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>23</csr:msb>
         <csr:lsb>21</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>TX_EQ_PRE_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6420</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>28</csr:msb>
         <csr:lsb>24</csr:lsb>
         <csr:resetValue>0x00</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6426</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>29</csr:lsb>
         <csr:resetValue>0x0</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6442</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1120</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN1_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen1_5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_CDR_VCO_CONFIG_G1</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6435</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6441</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6457</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1124</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000000</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN2_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen2_5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_CDR_VCO_CONFIG_G2</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6450</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x000</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6456</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6472</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x1128</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000003</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN3_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen3_5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_CDR_VCO_CONFIG_G3</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6465</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x003</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6471</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
      <csr:definition>
       <csr:referenceType>register</csr:referenceType>
       <csr:referenceName>DWC_pcie_subsystem_custom.APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:referenceName>
       <csr:identifier>PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:identifier>
       <csr:addressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_ADDRESS</csr:addressMacro>
       <csr:byteAddressMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_BYTE_ADDRESS</csr:byteAddressMacro>
       <csr:offsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_OFFSET</csr:offsetMacro>
       <csr:byteOffsetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_BYTE_OFFSET</csr:byteOffsetMacro>
       <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
       <csr:linenumber>6487</csr:linenumber>
       <csr:title></csr:title>
       <csr:offset>0x112C</csr:offset>
       <csr:addressedAccess>R/W</csr:addressedAccess>
       <csr:registerResetValue>0x00000003</csr:registerResetValue>
       <csr:typeName>DWC_pcie_subsystem_custom_APB_Slave_subsystem_PCIE_PHY_EXT_RX_CTRL_GEN4_5</csr:typeName>
        <csr:description>
         <csr:p>PCIe PHY External RX Control Gen4_5</csr:p>
        </csr:description>
       <csr:clockDomains>false</csr:clockDomains>
       <csr:synchronizers>false</csr:synchronizers>
       <csr:fieldsHaveAttributes>false</csr:fieldsHaveAttributes>
       <csr:fieldsHaveShortDescriptions>false</csr:fieldsHaveShortDescriptions>
       <csr:bitfields>
        <csr:bitfield>
         <csr:identifier>RX_CDR_VCO_CONFIG_G4</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6480</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>11</csr:msb>
         <csr:lsb>0</csr:lsb>
         <csr:resetValue>0x003</csr:resetValue>
         <csr:access>R/W</csr:access>
        </csr:bitfield>
        <csr:bitfield>
         <csr:identifier>RSVDP_31</csr:identifier>
         <csr:widthMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_WIDTH</csr:widthMacro>
         <csr:msbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_MSB</csr:msbMacro>
         <csr:lsbMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_LSB</csr:lsbMacro>
         <csr:rangeMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_RANGE</csr:rangeMacro>
         <csr:resetMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_RESET</csr:resetMacro>
         <csr:maskMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_FIELD_MASK</csr:maskMacro>
         <csr:getMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_GET</csr:getMacro>
         <csr:setMacro>DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_SET</csr:setMacro>
         <csr:filename>DWC_pcie_subsystem_custom.csr</csr:filename>
         <csr:linenumber>6486</csr:linenumber>
         <csr:title></csr:title>
         <csr:msb>31</csr:msb>
         <csr:lsb>12</csr:lsb>
         <csr:resetValue>0x00000</csr:resetValue>
         <csr:access>R</csr:access>
        </csr:bitfield>
       </csr:bitfields>
      </csr:definition>
     </csr:definitions>
    </csr:csrObject>
   </csr:csrData>
  </xml>
  <div id="docheader">
   <h2>Addressmap Information for 'DWC_pcie_subsystem_custom'</h2>
   <table id="optiontable" border="1" cellpadding="1">
    <tr>
     <td>
      <div id="globalFileInfoCheckBoxDiv">
       <label for="globalFileInfoCheckBox">Input File Information</label>
       <input id="globalFileInfoCheckBox" type="checkbox" onclick="globalFileInfoCheckBox_click();"/>
      </div>
     </td>
     <td>
      <div id="globalHeaderFileInfoCheckBoxDiv">
       <label for="globalHeaderFileInfoCheckBox">Header File Information</label>
       <input id="globalHeaderFileInfoCheckBox" type="checkbox" onclick="globalHeaderFileInfoCheckBox_click();"/>
      </div>
     </td>
     <td>
      <div id="globalEnumInfoCheckBoxDiv">
       <label for="globalEnumInfoCheckBox">Enum Information</label>
       <input id="globalEnumInfoCheckBox" type="checkbox" onclick="globalEnumInfoCheckBox_click();"/>
      </div>
     </td>
    </tr>
   </table>
  </div>
  <div id="docinfo"></div>
  <div id="docroot"></div>
  <div id="docfooter"></div>
 </body>
</html>
