标题title
半导体制备方法、半导体结构和芯片
摘要abst
本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成BDI层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，BDI层介于第三外延结构和衬底之间。通过本申请，同时了提供BDI层以及ESD保护。
权利要求书clms
1.一种半导体制备方法，其特征在于，包括：在衬底上形成第一层叠结构和第二层叠结构，其中，所述第一层叠结构用于形成第一晶体管，所述第二层叠结构用于形成第二晶体管，所述第一层叠结构和所述第二层叠结构与所述衬底之间均形成有第一牺牲层；去除所述第一牺牲层位于所述第二层叠结构和所述衬底之间的部分，以在所述第二层叠结构和所述衬底之间形成间隙；在所述间隙内形成底部介质隔离BDI层；形成所述第一晶体管的第一外延结构和第二外延结构、以及所述第二晶体管的第三外延结构，其中，所述第一外延结构和所述第二外延结构构成所述第一晶体管的源极和/或漏极，所述第三外延结构构成所述第二晶体管的源极和/或漏极，所述BDI层介于所述第三外延结构和所述衬底之间。2.根据权利要求1所述的方法，其特征在于，所述去除所述第一牺牲层位于所述第二层叠结构和所述衬底之间的部分，以在所述第二层叠结构和所述衬底之间形成间隙，包括：形成保护层，以覆盖所述第一层叠结构和所述第二层叠结构；通过光刻，去除所述保护层中与所述第二层叠结构对应的部分；通过湿法刻蚀，去除所述第一牺牲层中位于所述第二层叠结构和所述衬底之间的部分，以形成所述间隙。3.根据权利要求2所述的方法，其特征在于，所述保护层包括线形氧化物层和无定形碳层。4.根据权利要求1所述的方法，其特征在于，所述在所述间隙内形成BDI层，包括：通过表面生长，在所述第二层叠结构的下表面和所述衬底的上表面形成第一隔离层；在所述第二层叠结构的下表面的第一隔离层和所述衬底的上表面的第一隔离层之间形成所述BDI层。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：去除所述第一牺牲层位于所述第一层叠结构和所述衬底之间的部分；在所述第一牺牲层被去除的部分的位置处形成金属栅，其中，所述金属栅位于所述第一晶体管和所述衬底之间。6.根据权利要求1至5中任一项所述的方法，其特征在于，所述第一牺牲层的材料为SiGe。7.一种半导体结构，其特征在于，包括：衬底；第一晶体管和第二晶体管，布置在所述衬底上；底部介质隔离BDI层；其中，所述第一晶体管包括第一外延结构和第二外延结构，所述第一外延结构和所述第二外延结构构成所述第一晶体管的源极和/或漏极，所述第一外延结构、所述第二外延结构和所述衬底构成静电放电路径；其中，所述第二晶体管包括第三外延结构，所述第三外延结构构成所述第二晶体管的源极和/或漏极，所述BDI层介于所述第三外延结构和所述衬底之间。8.根据权利要求7所述的半导体结构，其特征在于，所述第一外延结构和所述第二外延结构具有不同的导电类型、并且均与所述衬底接触。9.根据权利要求8所述的半导体结构，其特征在于，所述第一外延结构为N型外延结构，所述第二外延结构为P型外延结构；或者，所述第一外延结构为P型外延结构，所述第二外延结构为N型外延结构。10.一种芯片，其特征在于，所述芯片包括如权利要求7至9中任一项所述的半导体结构。
说明书desc
技术领域本申请涉及半导体技术领域，并且尤其涉及一种半导体制备方法、半导体结构和芯片。背景技术环栅纳米片结构的场效应晶体管，或称为GAA-FET，能够承载更大的电流并保持较小的尺寸。GAA晶体管是在鳍式场效应晶体管的基础上演化而来的。鳍式场效应晶体管也被称为FinFET。与鳍式场效应晶体管相比，GAA晶体管降低了供电电压并增强了电流驱动能力，从而进一步提升了性能。特别是，GAA-FET相比于FinFET具有更佳的静电特性。在大规模、甚至超大规模的集成电路中采用GAA晶体管有可能引发严重的底部寄生沟道漏电。为了解决这个问题，在GAA晶体管的源极、漏极、栅极等区域的下方设置有底部介质隔离层。在日常使用中，静电放电往往会对半导体器件的正常工作造成干扰，甚至会损坏半导体器件。通常，可以制备以衬底为电流泄放通道的二极管，从而实现静电保护。然而，由于BDI层被设置在GAA晶体管与其下方的衬底之间，下方的衬底无法作为静电放电电流的泄放通道。那么，如何保护具有BDI层的GAA晶体管免于ESD的干扰，是一个亟待解决的问题。发明内容本申请涉及一种半导体制备方法、半导体结构和芯片，从而为具有BDI层的GAA晶体管提供ESD保护。在第一方面，本申请提供了一种半导体制备方法。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成BDI层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，BDI层介于第三外延结构和衬底之间。在一些可能的实施方式中，去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙的操作可以包括：形成保护层，以覆盖第一层叠结构和第二层叠结构；通过光刻，去除保护层中与第二层叠结构对应的部分；通过湿法刻蚀，去除第一牺牲层中位于第二层叠结构和衬底之间的部分，以形成间隙。在一些可能的实施方式中，保护层可以包括线形氧化物层和无定形碳层。在一些可能的实施方式中，在间隙内形成BDI层的操作可以包括：通过表面生长，在第二层叠结构的下表面和衬底的上表面形成第一隔离层；在第二层叠结构的下表面的第一隔离层和衬底的上表面的第一隔离层之间形成BDI层。在一些可能的实施方式中，上述方法还可以包括：去除第一牺牲层位于第一层叠结构和衬底之间的部分；在第一牺牲层被去除的部分的位置处形成金属栅，其中，金属栅位于第一晶体管和衬底之间。在一些可能的实施方式中，第一牺牲层的材料可以为SiGe。在第二方面，本申请提供了一种半导体结构。该半导体结构包括衬底、第一晶体管、第二晶体管、以及BDI层。第一晶体管和第二晶体管布置在衬底上。第一晶体管包括第一外延结构和第二外延结构。第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极。第一外延结构、第二外延结构和衬底构成静电放电路径。第二晶体管包括第三外延结构。第三外延结构构成第二晶体管的源极和/或漏极。BDI层介于第三外延结构和衬底之间。在一些可能的实施方式中，第一外延结构和第二外延结构可以具有不同的导电类型、并且均与衬底接触。在一些可能的实施方式中，第一外延结构可以为N型外延结构，第二外延结构可以为P型外延结构；或者，第一外延结构可以为P型外延结构，第二外延结构可以为N型外延结构。在第三方面，本申请提供了一种芯片。该芯片包括如第二方面所述的半导体结构。通过本申请的方案，半导体结构包括第一晶体管和第二晶体管。在与第一晶体管对应的区域内，第一晶体管的第一外延结构、衬底、以及第二外延结构构成静电放电路径，该路径能够对ESD电流进行泄放，从而为半导体结构提供ESD保护。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。图1是本申请实施例提供的半导体结构的示意性版图。图2是本申请实施例提供的半导体结构的剖视图。图3是本申请实施例提供的半导体制备方法的流程图。图4A至图4M是本申请实施例提供的半导体制备方法的各个步骤的示意图。附图标记说明：G：栅极；NS：纳米片；100：第一晶体管；101：第一外延结构；102：第二外延结构；110：第一层叠结构；111：Si层；112：SiGe层；200：第二晶体管；201：第三外延结构；210：第二层叠结构；S：衬底；3：BDI层；5：第二隔离层；6：金属；7：第一氧化物层；8：第一牺牲层；9：金属栅；12：正光刻胶；13：第二氧化物层；14：伪栅；15：氮化物层；16：无定型碳层；17：第一隔离层；18：第三隔离层。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同附图标记可以表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。本申请实施例提供了一种半导体结构。图1是本申请实施例提供的半导体结构的示意性版图。如图1所示，该半导体结构包括第一晶体管100和第二晶体管200。第一晶体管100用于ESD保护。第一晶体管可以被称为ESD晶体管或ESD器件。第一晶体管100所在区域如图中100标识的虚线框所示。第一晶体管100包括栅结构G以及纳米片NS。第二晶体管200用于实现正常的晶体管功能，例如，开关、放大等。第二晶体管200所在的区域如图中200标识的虚线框所示。第二晶体管200包括栅结构G以及纳米片NS。在一实施例中，第一晶体管100和/或第二晶体管200可以是GAA晶体管。例如，第一晶体管100和/或第二晶体管200可以是纳米片场效应晶体管。例如，第一晶体管100和/或第二晶体管200可以是纳米线场效应晶体管。当然，第一晶体管100和/或第二晶体管200可以是其它类型的晶体管，本申请实施例对此不做具体限定。在半导体结构中，第一晶体管100的数量可以是一个或多个，并且第二晶体管200的数量可以是一个或多个。在一实施例中，第二晶体管200的数量可以远多于第一晶体管100的数量。例如，第二晶体管200的数量可以比第一晶体管100的数量多一个量级。在一实施例中，第一晶体管100的尺寸可以大于第二晶体管200的尺寸。例如，第一晶体管100占用的面积可以远大于第二晶体管200占用的面积。第一晶体管100可以在预设条件被满足的情况下实现静电放电。在一实施例中，预设条件可以与电源电压相关。在一示例中，在第一晶体管100上施加的电压超过1.1倍或1.2倍的电源电压的情况下，第一晶体管100可以实现静电放电。图2是本申请实施例提供的半导体结构的剖视图。针对第一晶体管100的剖视图是沿A1-A1'方向和B1-B1'方向分别得到的。针对第二晶体管200的剖视图是沿A2-A2'方向和B2-B2'方向分别得到的。如图2所示，本申请实施例的半导体结构可以包括衬底S、第一晶体管100、第二晶体管200、以及BDI层3。第一晶体管100和第二晶体管200布置在衬底S上。第一晶体管100包括第一外延结构101和第二外延结构102。在第一外延结构101和第二外延结构102上设置有金属6。金属6与第一外延结构101和第二外延结构102分别构成金属接触。金属6穿过第二隔离层5和第一氧化物层7。第二晶体管200包括第三外延结构201。在第三外延结构201上设置有金属6。金属6与第三外延结构201构成金属接触。金属6穿过第二隔离层5和第一氧化物层7。BDI层3设置在第二晶体管200和衬底S之间。在一实施例中，BDI层3可以由低介电材料制成。例如，BDI层3可以是SiO2或其它材料制成的介质膜。第一外延结构101和第二外延结构102中的任一个构成第一晶体管100的源极和/或漏极。例如，第一外延结构101可以构成源极和漏极，且第二外延结构102可以构成源极和漏极。第一外延结构101、衬底S、以及第二外延结构102构成静电放电路径。在一实施例中，第一外延结构101可以是N型外延结构，第二外延结构102可以是P型外延结构。ESD电流可以从第一外延结构101经过衬底S流向第二外延结构102。在一实施例中，第一外延结构可以是P型外延结构，第二外延结构102可以是N型外延结构。ESD电流可以从第二外延结构102经过衬底S流向第一外延结构101。第三外延结构201构成第二晶体管200的源极和/或漏极。第三外延结构201可以与第一外延结构101或第二外延结构102具有相同的导电类型。在一实施例中，第三外延结构201可以是N型外延结构。在一实施例中，第三外延结构201可以是P型外延结构。在一实施例中，第一晶体管100中可以形成金属栅9。金属栅9与衬底S之间可以设置有高介电材料和/或隔离层。在一示例中，高介电材料可以采用诸如氧化铪之类的材料。在一实施例中，金属栅9的一部分可以与第二晶体管200处的BDI层3位于大体相同的高度。在本申请实施例中，上述半导体结构可以应用于如存储器、处理器等半导体器件。特别是，上述半导体结构可以用于实现芯片。换言之，经过封装的芯片中可以包括本申请实施例的半导体结构。本申请实施例还提供了一种半导体制备方法。该方法用于制备本申请实施例中的半导体结构。图3是本申请实施例提供的半导体制备方法的流程图。如图3所示，本申请实施例的半导体制备方法包括步骤S310至步骤S340。在步骤S310中，在衬底上形成第一层叠结构和第二层叠结构。在此步骤中，可以提供衬底，在衬底上形成第一牺牲层，在第一牺牲层上形成第一层叠结构和第二层叠结构。第一层叠结构用于形成第一晶体管。第二层叠结构用于形成第二晶体管。在一实施例中，衬底可以由各种材料制成。例如，第一衬底可以是硅衬底、锗衬底。此时，第一衬底可以由硅晶圆、锗晶圆等形成的衬底。又例如，第一衬底可以是绝缘体上硅衬底。此时，第一衬底可以是对硅晶圆进行处理后得到的衬底。在一实施例中，在第一衬底上形成的第一晶体管和第二晶体管在尺寸、数量、位置等方面可以是不同的。例如，第一晶体管的尺寸可以大于第二晶体管的尺寸。例如，第一晶体管的数量可以少于第二晶体管的数量。例如，第一晶体管的位置与第二晶体管的位置可以相邻或远离。在步骤S320中，去除第一牺牲层位于第二层叠结构和衬底之间的部分。在此步骤中，可以将第一牺牲层位于第二层叠结构和衬底之间的部分去除，并保留第一牺牲层位于第一层叠机构和衬底之间的部分。如此，在第一牺牲层位于第二层叠结构和衬底之间形成间隙。在一实施例中，步骤S320可以包括：形成保护层，以覆盖第一层叠结构和第二层叠结构；通过光刻，去除保护层中与第二层叠结构对应的部分；通过湿法刻蚀，去除第一牺牲层中位于第二层叠结构和衬底之间的部分，以形成间隙。在一实施例中，保护层可以包括线形氧化物层和无定形碳层。线形氧化物层可以是通过原子层沉积形成的氧化物层。线形氧化物层可以形成在第一层叠结构和第二层叠结构上。无定形碳层可以形成在线形氧化物层上。在一实施例中，用于去除保护层中与第二层叠结构对应的部分的光刻工艺可以通过正光刻胶或负光刻胶实现。在一实施例中，光刻工艺可以使用正光刻胶。具体地，在与第一晶体管对应的保护层上涂覆正光刻胶。之后，利用掩模对正光刻胶进行曝光，以使正光刻胶图案化。正光刻胶中与第一晶体管对应的部分被曝光，并且与第二晶体管对应的部分未被曝光。正光刻胶中被曝光的部分得到保留，而未被曝光的部分被去除。图案化的正光刻胶使得保护层中与第二晶体管对应的部分被暴露而与第一晶体管对应的部分暴露。接下来，对保护层进行刻蚀。保护层中与第二晶体管对应的部分被刻蚀。保护层中与第一晶体管对应的部分因为正光刻胶的保护而未被刻蚀。如此，保护层中仅与第二晶体管对应的部分被去除。在一实施例中，光刻工艺可以使用负光刻胶。具体地，在与第二晶体管对应的保护层上涂覆负光刻胶。之后，利用掩模对负光刻胶进行曝光，以使负光刻胶图案化。负光刻胶中与第二晶体管对应的部分被曝光，并且与第一晶体管对应的部分未被曝光。负光刻胶中被曝光的部分被去除，而未被曝光的部分得以保留。图案化的负光刻胶使得保护层中与第二晶体管对应的部分被暴露而与第一晶体管对应的部分暴露。接下来，对保护层进行刻蚀。保护层中与第二晶体管对应的部分被刻蚀。保护层中与第一晶体管对应的部分因为负光刻胶的保护而未被刻蚀。如此，保护层中仅与第二晶体管对应的部分被去除。在一实施例中，在保护层被去除之后，可以通过湿法刻蚀去除第一牺牲层中位于第二层叠结构和衬底之间的部分。在步骤S330中，在间隙内形成BDI层。在此步骤中，在第二层叠结构和衬底之间形成的间隙内形成BDI层。该BDI层是电介质层，并且将第二晶体管与衬底隔开。在一实施例中，BDI层可以由诸如SiO2之类的低介电材料制成。在一实施例中，可以通过ALD在第二层叠结构的下表面以及衬底的上表面形成低介电材料，并最终填充整个间隙，以形成BDI层。在一实施例中，在形成BDI层之前，可以在第二层叠结构的下表面以及衬底的上表面形成第一隔离层。例如，可以进行通过界面生长在第一层叠结构上、第二层叠结构上、以及第二层叠结构的下表面以及衬底的上表面形成SiN材料，从而在第二层叠结构的下表面以及衬底的上表面形成第一隔离层。在步骤S340中，形成第一外延结构、第二外延结构、以及第三外延结构。在此步骤中，可以通过外延生长，形成第一晶体管和第二晶体管的外延结构。第一外延结构和第二外延结构均构成第一晶体管的源极和/或漏极。第三外延结构构成第二晶体管的源极和/或漏极。需要说明的是，第一外延结构和第二外延结构的材料可以具有相反的导电类型。在此，导电类型指的是利用电子导电或者利用空穴导电。那么，导电类型对应地为N型或P型。在一实施例中，第一外延结构和第二外延结构分别为N型和P型。在一实施例中，第一外延结构和第二外延结构分别为P型和N型。在步骤S340之后，可以继续执行中段工艺和/或后端工艺，以完成第一晶体管和第二晶体管的制备。在一实施例中，在执行中段工艺和/或后端工艺的过程中，可以形成第一晶体管的金属栅。在一示例中，形成第一晶体管的金属栅的操作可以包括：去除第一牺牲层位于第一层叠结构和衬底之间的部分；在第一牺牲层被去除的部分的位置处形成金属栅，其中，金属栅位于第一晶体管和衬底之间。如此，金属栅的一部分可以形成在第一牺牲层被去除的部分所在的位置处，从而被设置在第一晶体管和衬底之间。在一示例中，该部分金属栅可以与第二晶体管的BDI层位于大体相同的高度。在一示例中，该部分金属栅可以与第二晶体管的BDI层具有大体相同的厚度。在下文中，对本申请实施例中的半导体结构的制备方法进行详细说明。图4A至图4M是本申请实施例提供的半导体制备方法的各个步骤的示意图。利用图4A至图4M所示的制备方法的各个步骤可以用于制备如图2所示的半导体结构。在第一步中，在衬底S上形成第一层叠结构110和第二层叠结构210。在一实施例中，衬底S可以由硅晶圆实现。在一实施例中，衬底S可以被实现为SOI。在一实施例中，衬底S可以由Ge晶圆实现。在此步骤中，在衬底S上形成一层SiGe作为第一牺牲层8。在第一牺牲层8上形成第一层叠结构110和第二层叠结构210。第一层叠结构110和第二层叠结构210均包括多个Si层111和多个SiGe层112。多个SiGe层112和多个Si层111沿垂直方向交错设置。相邻的两个Si层111之间由一个SiGe层112分隔。在一实施例中，第一牺牲层8、第一层叠结构110和第二层叠结构210可以通过外延生长的方式形成。在一实施例中，第一牺牲层8与第一层叠结构110和第二层叠结构210的SiGe层的区别可以在于SiGe的浓度。例如，第一牺牲层8中SiGe的浓度可以大于或等于70％，譬如，大约为70％。第一层叠结构110和第二层叠结构210的SiGe层中SiGe的浓度可以是大约30％。需要说明的是，本申请实施例中的“浓度”可以是重量比例。在第二步中，形成第二氧化物层13，在第二氧化物层13上形成伪栅，并形成无定型碳层。在此，先对第一层叠结构110和第二层叠结构210进行刻蚀，以得到所需尺寸的纳米片。之后，通过浅槽隔离工艺，在衬底S上形成氧化物隔离。通过ALD工艺在第一层叠结构110和第二层叠结构210上形成第二氧化物层13。形成的第二氧化物层13为线形氧化物层。之后，在第一层叠结构110和第二层叠结构210的第二氧化物层13上形成多晶硅层，并在多晶硅层上形成氮化物层。通过光刻工艺对多晶硅层和氮化物层进行刻蚀，以得到由多晶硅构成的伪栅14以及用于在刻蚀过程中保护伪栅14的氮化物层15。接下来，在第一层叠结构110和第二层叠结构210上沉积无定形碳层16。无定形碳层16覆盖第一层叠结构110和第二层叠结构210。保护层16的上表面可以与氮化物层15的上表面齐平。在第三步中，去除第二层叠结构210上的无定形碳层16和第二氧化物层13，并去除第二层叠结构210和衬底S之间的第一牺牲层8，之后，去除第一层叠结构110上的无定型碳层16和第二氧化物层13。在此步骤中，在无定形碳层16上形成光刻胶12。对第一层叠结构110上的光刻胶12进行曝光，以使光刻胶12硬化。去除第二层叠结构210上的光刻胶12。如此，光刻胶12被图案化。接下来，在图案化的光刻胶12的作用下，通过刻蚀工艺去除第二层叠结构210上的无定形碳层16和第二氧化物层13。在此，刻蚀工艺可以包括干法刻蚀、湿法刻蚀。然后，通过湿法刻蚀，去除第一牺牲层8中位于第二层叠结构210和衬底S之间的部分。如此，在第二层叠结构210和衬底S之间形成间隙。最后，去除第一层叠结构110上的无定型碳层16和第二氧化物层13。在第四步中，在间隙中形成第一隔离层17，并形成BDI层3。在此步骤中，在第一层叠结构110、第二层叠结构210以及衬底S上进行表面生长，以形成SiN。SiN形成在第一层叠结构110的表面、第二层叠结构210的表面、以及与第二层叠结构210对应的衬底S的表面。如此，在第二层叠结构210的下表面、以及衬底S的上表面上形成有第一隔离层17。接下来，在第一层叠结构110和第二层叠结构210处沉积低介电材料。如此，在第二层叠结构210的下表面处的第一隔离层17以及对应衬底S的上表面处的第一隔离层17之间形成BDI层3。在此，低介电材料的沉积可以采用ALD工艺实现。低介电材料不但被沉积在第二层叠结构210和衬底S之间，还可以被沉积在第一层叠结构110和第二层叠结构210上。在第五步中，通过刻蚀工艺去除多余的SiN和低介电材料，并去除第一层叠结构110和第二层叠结构210中多余的部分，之后形成第三隔离层18。在此步骤中，首先通过各向异性刻蚀去除位于第一层叠结构110和第二层叠结构210上的多余SiN和低介电材料，以暴露出第一层叠结构110的一部分和第二层叠结构210的一部分。之后，对暴露出的第一层叠结构110和第二层叠结构210进行削切，以去除多余的部分，从而得到柱状的第一层叠结构110和第二层叠结构210。在此之后，对第一层叠结构110中的SiGe层、第一牺牲层8、以及第二层叠结构210中的SiGe层进行横向刻蚀。在刻蚀出的空间内通过ALD工艺沉积SiN，以形成第三隔离层18。在第六步中，形成第一外延结构101、第二外延结构102，以及第三外延结构201。在此步骤中，通过外延生长，在第一层叠结构110处形成第一外延结构101和第二外延结构102。第一外延结构101为N型外延结构。第一外延结构101构成第一晶体管100的源极和/或漏极。第二外延结构102为P型外延结构。第二外延结构102构成第一晶体管100的源极和/或漏极。同时，通过外延生长，在第二层叠结构210处形成第三外延结构201。第三外延结构201为N型外延结构。第三外延结构201构成第二晶体管200的源极和/或漏极。第一外延结构101、衬底S以及第二外延结构102可以构成ESD路径。ESD电流可以从第一外延结构101经过衬底S流向第二外延结构102。在一替选实施例中，第一外延结构101和第三外延结构201可以是P型外延结构，且第二外延结构102可以是N型外延结构。此时，第一外延结构101、衬底S以及第二外延结构102可以构成ESD路径。ESD电流可以从第二外延结构102经过衬底S流向第一外延结构101。在第七步中，完成第一晶体管100和第二晶体管200的中段工艺和后段工艺。在此步骤中，可以通过化学机械抛光去除氮化物层15，并去除伪栅14。之后，沉积第二隔离层5和第一氧化物层7。去除纳米片之间的SiGe层，并沉积金属栅9。最后，在第一外延结构101、第二外延结构102、以及第三外延结构103上形成金属，以形成金属接触。在一实施例中，第一氧化物层7可以是层间介质。在一实施例中，第二隔离层5可以由诸如SiON之类的材料制成。在一实施例中，金属栅9和衬底S之间可以设置有高介电材料和/或隔离材料。通过以上方法步骤能够制备本申请实施例的半导体结构。基于该方法，通过掩模将光刻胶图案化，从而仅对第二晶体管200对应的第一牺牲层8进行刻蚀，并保留第一晶体管100对应的第一牺牲层8。以此方式，仅在第二晶体管200对应的区域形成BDI层3。第一晶体管100可以构成ESD路径，实现对半导体结构的ESD保护。此外，通过额外的掩模实现了在半导体结构中制作第一晶体管100以用于ESD保护，该半导体结构所在芯片的封装和引线制作都更加简单便利。在本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本申请中，对上述术语的示意性表述不是必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中描述的不同实施例或示例以及不同实施例或示例的特征进行结合。以上所述仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
