# 电子技术

1. 双极型晶体管(BJT)的输入、输出伏安特性（俗称三极管，参看电工学晶体管部分）
2. BJT 共射极电路的静态分析和增益、输入电阻、输出电阻计算（参看电工学晶体管部分）
3. BJT 组成的差动放大电路的静态和动态分析（参看电工学晶体管部分）
4. 反馈的分类判断（参看电工学集成运放部分）
5. 基于虚短虚断分析的运放电路（参看电工学集成运放部分）
6. 逻辑代数基础和卡诺图化简
    1. 逻辑代数中的几种基本运算
        1. 基本逻辑：与（&）、或（≥1）、非（1）
    2. 复合逻辑：与非、或非、异或（=1）、同或（=）、与或非
    3. 运算规则和基本定律
        1. 常量之间的关系：与（+），或（·），非
        2. 基本公式
            1. 互补律：A+A非=1，A·A非=0
            2. 等幂律：A+A=A，A·A=A
        3. 基本定律
            1. 0-1律：A+0=A，A+1=1，A·0=0，A·1=A
            2. 交换律：A·B=B·A，A+B=B+A
            3. 结合律：(AB)C=A(BC)，(A+B)+C=A+(B+C)
            4. 分配率：A(B+C)=AB+AC，A+BC=(A+B)(A+C)
        4. 逻辑代数基本定理
            1. 代入定理
            2. 反演定理：逻辑式Y，将其中的·变+、+变·、原变量变反变量、反变量变原变量、0变1、1变0，得到的就是Y非。
            3. 对偶定理：若两逻辑式相等，则他们的对偶式也相等。对偶式Y<sup>D</sup>：将其中的·变+、+变·、0变1、1变0、变量保持不变。
        5. 逻辑函数的表示法
            1. 逻辑表达式：有逻辑变量和与、或、非3种运算符连接起来构成的式子
            2. 逻辑函数：Y = f(A,B,C,...)
        6. 逻辑函数的表示方法：逻辑电路图、逻辑代数式、真值表、卡诺图
        7. 逻辑函数表达式的变换：一个逻辑函数表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种形式
        8. 逻辑函数的标准形式
            1. 最小项及逻辑函数的最小项之和的标准形式（与或）
                1. 最小项：最小项指n个变量X1、X2、···、Xn的最小项是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积中出现，且仅出现一次。最小项有2<sup>n</sup>个。
                2. 最小项的性质：
                    1. 对于任意一个最小项，有且仅有一组变量取值使其值为1，其他取值均为0
                    2. 不同的最小项，使得它的值为1 的那一组输入变量取值也不同
                    3. 任意两个不同的最小项的乘积必为0
                    4. 全体最小项的和恒为1
                3. 最小项的编号：最小项通常用m<sub>i</sub>表示，下标i即最小项编号，用十进制表示。将最小项中的原变量用1表示，非变量用0表示，可得到最小项的编号。
            2. 最大项及逻辑函数的最大项之和的标准形式（或与）
                1. 最大项：n变量最大项是具有n个因子的标准求和项。最大项有2^n个。
        9.  逻辑函数的简化
    4. 卡诺图化简
        1. 卡诺图：将n个输入变量的全部最小项用小方块整列图表示，并且将逻辑相连的最小项放在相邻的集合位置上，所得到的阵列图就是n变量的卡诺图
        2. 特点：两个相邻的最小项在卡诺图上也是相邻的，逻辑函数的简化实际就是卡诺图的简化
        3. 卡诺图的性质：任何2<sup>i</sup>个标1的相邻最小项，可以合并为1项，消去i个变量
        4. 卡诺图简化步骤：
            1. 画出卡诺图
            2. 合并最小项，圈越大越好
        5. 最简与或表达式
            1. 在一些情况下，最小项的圈法不止一种，哪个是最简的需要进行比较，检查
            2. 在有些情况下，不同的圈法得到的与或表达式都是最简形式，即最简与或表达式不唯一
            3. 含无关项的逻辑函数化简：无关项对化简有利则取1，对化简不利则取0
7. 组合逻辑电路的分析和设计
    1. 逻辑电路
        1. 组合逻辑单路：任意时刻的输出仅取决于该时刻的输入
        2. 时序逻辑电路：任意时刻的输出除与该时刻的输入有关外还与原状态有关
        3. 组合电路逻辑关系Li=f（A1，A2，A3……An） (i=1，2，3…m)其中，A1~An为输入变量，Li为输出变量。
        4. 组合逻辑电路特点
            1. 电路由逻辑门构成，不含记忆元件
            2. 输出与输入间无反馈延迟回路
            3. 输出与电路原来状态无关
    2. 组合逻辑电路的分析
        1. 由给定的逻辑图写出逻辑关系表达式
        2. 用逻辑代数式或卡诺图对逻辑表达式进行简化
        3. 列出输入输出真值表并得出结论
    3. 组合逻辑电路设计
        1. 由实际问题列出真值表
        2. 由真值表写出逻辑表达式
        3. 化简、变换输出逻辑表达式
        4. 画出逻辑图
    4. 编码器、译码器（注意输出是否为非）
        1. 普通编码器
        2. 优先编码器：允许输入端同时有多个编码信号，但电路只对优先级较高的一个进行编码，型号74L147/8
    5. 数据选择器、分配器：数据选择器就是从多个输入端中选择一路输出，它相当于一个多路开关。常用的有二选一，四选一，八选一和十六选一，若需更多则由上述扩展。
    6. 加法器：
        1. 半加器：加数A、被加数B、本位和S，进位Co
        2. 全加器：加数A、被加数B、低位进位Ci、本位和S，进位Co
    7. 数值比较器
8. 触发器逻辑功能及时序波形分析
    1. RS触发器：复位(reset)置位(set)触发器，注意输入是否为非（2个与非门）
        1. 工作状态：
            1. RS=01：set置位，Q=1，Q非=0
            2. RS=10：reset复位，Q=0，Q非=1
            3. RS=00：保持，RS触发器具有记忆功能
            4. RS=11：不允许
        2. 输出
            1. Q<sup>n</sup>：现态，触发器接收输入信号之前的状态，即触发器原来的稳定状态
            2. Q<sup>n+1</sup>：次态，触发器接收输入信号之后所处的新的稳态
        3. 特性方程
            1. Q<sup>n+1</sup> = S + R非Q<sup>n</sup>
            2. RS = 0，约束条件
        4. 特点
            1. 触发器的次态不仅与输入信号有关，还与触发器的现态有关
            2. 电路具有两个稳定状态，在无外来触发信号作用时，电路保持原状态不变
            3. 在外加触发信号有效时，电路可以触发翻转，置1或置0
            4. 在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件
    2. 同步RS触发器（4个与非门）
        1. CP=0，触发器保持原来状态；CP=1，同RS触发器
        2. 特点
            1. 时钟电平控制。在CP=1期间接收输入信号，CP=0保持状态不变
            2. R、S之间有约束，不能同时有效
    3. 主从RS触发器（8个与非门，主触发器+从触发器）
        1. 下降沿触发，其他同RS触发器
        2. 特点：
            1. 由两个同步RS触发器组成，他们受互补时钟脉冲控制
            2. 触发器在时钟脉冲作用期间（CP=1）接受输入信号，在时钟脉冲的跳变（下降沿）沿允许触发翻转，在时钟跳变后封锁输入信号，因而触发方式属于边沿触发
            3. 仍有约束条件，R、S不能同时为1
    4. 主从JK触发器：主从JK触发器是在主从RS触发器的基础上组成的
        1. 工作状态
            1. JK=00，保持
            2. JK=01，Q=0
            3. JK=10，Q=1
            4. JK=11，翻转Q<sup>n+1</sup> = Q<sup>n</sup>非
        2. 特性方程：Q<sup>n+1</sup> = JQ<sup>n</sup>非 + K非Q<sup>n</sup>
        3. 特点
            1. 同主从RS触发器，从根本上解决了输入信号直接控制的问题，具有CP=1期间接收输入信号，CP下降沿触发翻转
            2. 没有约束
            3. 存在一次变化问题：产生一次变化的原因是因为在CP=1期间，主触发器一直在接收数据，但主触发器在某些条件下（Q=0，CP=1期间J端出现正跳沿干扰或Q=1，CP=1期间K端出现正跳沿干扰），不能完全随输入信号的变化而发生相应的变化，以至影响从触发器 状态与输入信号的不对应。
        4. 带请清零置位功能的主从JK触发器（清零置位端优先）
    5. 边沿D触发器
        1. 上升沿触发
        2. Q<sup>n+1</sup> = D
    6. T触发器
        1. 上升沿触发
        2. T=0，保持；T=1，翻转。
        3. Q<sup>n+1</sup> = TQ<sup>n</sup>非 + T非Q<sup>n</sup>
    7. 不同触发器之间的转换
        1. 方法：利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。
9.  基于集成触发器的同步计数器分析和设计
    1.  计数器
10. 基于同步集成计数器的任意模值计数器分析和设计
