---
layout: post
read_time: true
show_date: true
title:  天线阵列1——均匀线阵和互质阵
date:   2023-08-26
description: 天线阵列、均匀线阵、互质阵.
img: posts/20230823/Antenna.jpg
tags: [天线阵列]
author: hjk
github: amaynez/GenericNeuralNetwork/
---
## 1.基本假设

&emsp;&emsp;在论文当中，所有的研究主要基于以下几个基本假设：

* 假设入射源位于阵列无限远处，从而阵列接收到的信号可以看作是平面波；
* 假设信号带宽远小于信号的中心频率，即窄带信号，并且满足各态历经性；
* 所有阵元为全向接收阵元，且阵元之间不存在互耦效应。阵元已完全校正，不存在位置误差和幅相不一致的情况，且阵元之间的间隔以半波长为单位；
* 不同时刻和不同阵元上所接收到的噪声相互独立。

## 2.阵列信号模型

&emsp;&emsp;按照阵元摆放的不同形式，天线阵列主要可分为面阵和线阵两大类。其中面阵包括均匀矩形阵（Uniform Rectangular Array: URA）、稀疏矩形阵（Sparse Rectangular Array: SRA）、L/T型阵和圆阵（Circular Array: CA）等，线阵包括 ULA 和 SLA。本文将主要介绍均匀线阵和互质阵。

### 2.1 均匀线阵模型

&emsp;&emsp;以一个由 M 个阵元构成的一维线性阵列为例，假设有 K 个远场窄带非相关入射信号源，来波方向分别为 θk，k = 1, 2, · · · , K，如图2.1所示。
![The Analytical Engine](./assets/img/posts/20230823/ula.png)

<center>图1 一维线性阵列模型</center>

&emsp;&emsp;将阵列首个阵元视为参考阵元，则在 t 时刻，第 k 个信源使得首个阵元的接收信号为：

\begin{equation}
S_{k} =  \mathcal{U}_{k}(t)exp(j(\omega_{0}t+\varphi(t))),k= 1,2,...,K \tag{2-1}\\
\end{equation}

&emsp;&emsp;其中，$j$ 表示虚部单位，${U}_{k}(t)$、$\omega_{0}$、$\varphi(t)$表示接收信号的幅度、频率和相位。因此，在 t 时刻，第 m 个阵元的接收信号可表示为：


\begin{equation}
x_{m}(t) =  \sum_{k=1}^{K}S_{k}(t-\tau_{m,k} ) + n_{m}(t),m= 1,2,...,M\tag{2-2}
\end{equation}


&emsp;&emsp;其中，${n}_{m}(t)$表示第 ${m}$个阵元接收到的加性高斯白噪声，${\tau}_{m}k)$表示对应于第 k 个信号在第 M个阵元的参考接收信号时延。
&emsp;&emsp;由远场窄带信号假设可得：


\begin{equation}
S_{k}(t-\tau ) \approx  S_{k}(t)exp(-j \omega_{0} \tau),m= 1,2,...,M\tag{2-3}
\end{equation}


&emsp;&emsp;因此，式(2-2)可转化为：

$$
\begin{equation}
x_{m}(t) =  \sum_{k=1}^{K}S_{k}(t)exp(-j \omega_{0} \tau_{m,k}) + n_{m}(t),m= 1,2,...,M\tag{2-4}
\end{equation}
$$

互质阵列如下图所示
![The Analytical Engine](./assets/img/posts/20230823/coprime_array.png)

<center>图1 互质阵</center>

&emsp;&emsp;AXI 能够使SoC 以更小的面积、更低的功耗，获得更加优异的性能。AXI 获得如此优异性能的一个主要原因，就是它的单向通道体系结构。单向通道体系结构使得片上的信息流只以单方向传输，减少了延时。`<br/><br/>`
&emsp;&emsp;选择采用何种总线，我们要评估到底怎样的总线频率才能满足我们的需求，而同时不会消耗过多的功耗和片上面积。ARM一直致力于以最低的成本和功耗追求更高的性能。这一努力已经通过连续一代又一代处理器内核的发布得到了实现，每一代新的处理器内核都会引入新的流水线设计、新的指令集以及新的高速缓存结构。这促成了众多创新移动产品的诞生，并且推动了ARM架构向性能、功耗以及成本之间的完美平衡发展。`<br/><br/>`
&emsp;&emsp;AXI总线是一种多通道传输总线，将地址、读数据、写数据、握手信号在不同的通道中发送，不同的访问之间顺序可以打乱，用BUSID来表示各个访问的归属。主设备在没有得到返回数据的情况下可发出多个读写操作。读回的数据顺序可以被打乱，同时还支持非对齐数据访问。`<br/><br/>`
&emsp;&emsp;AXI总线还定义了在进出低功耗节电模式前后的握手协议。规定如何通知进入低功耗模式，何时关断时钟，何时开启时钟，如何退出低功耗模式。这使得所有IP在进行功耗控制的设计时，有据可依，容易集成在统一的系统中。AXI与上一代总线AHB的主要性能比较见表12。

## 3.参考文献

[1] Zhou, C., et al. (2018). "Direction-of-Arrival Estimation for Coprime Array via Virtual Array Interpolation." IEEE Transactions on Signal Processing 66(22): 5956-5971.`<br/><br/>`
[2]Zhou, C., et al. (2018). "Off-Grid Direction-of-Arrival Estimation Using Coprime Array Interpolation." IEEE Signal Processing Letters 25(11): 1710-1714.`<br/><br/>`
[3] C.-L. Liu, P. P. Vaidyanathan, and P. Pal, “Coprime coarray interpolation
for DOA estimation via nuclear norm minimization,” in Proc. IEEE Int.
Symp. Circuits Syst., Montr´eal, QC, Canada, May 2016, pp. 2639–2642.
