TimeQuest Timing Analyzer report for SPI_slave_FPGA
Wed Mar 27 10:40:03 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'rx_req'
 17. Slow 1200mV 85C Model Recovery: 'reset_n'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'rx_req'
 47. Slow 1200mV 0C Model Recovery: 'reset_n'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_slave_FPGA                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.51 MHz ; 180.51 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -3.126 ; -44.152           ;
; rx_req ; 0.019  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.365 ; -2.391           ;
; sclk   ; 0.285  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.329 ; -5.610              ;
; rx_req  ; 0.316  ; 0.000               ;
; reset_n ; 0.382  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.987 ; -6.696             ;
; rx_req  ; -0.861 ; -6.099             ;
; sclk    ; 0.044  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -43.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.126 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.224     ; 1.377      ;
; -3.060 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.354     ; 1.181      ;
; -2.973 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.227     ; 1.221      ;
; -2.968 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.224     ; 1.219      ;
; -2.965 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.221     ; 1.219      ;
; -2.956 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.221     ; 1.210      ;
; -2.940 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.227     ; 1.188      ;
; -2.938 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.194     ; 1.219      ;
; -2.928 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.224     ; 1.179      ;
; -2.821 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.221     ; 1.075      ;
; -2.808 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.227     ; 1.056      ;
; -2.807 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.224     ; 1.058      ;
; -2.648 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.224     ; 0.899      ;
; -2.644 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.221     ; 0.898      ;
; -2.605 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.194     ; 0.886      ;
; -2.601 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.354     ; 0.722      ;
; -2.480 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.227     ; 0.728      ;
; -2.270 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.546      ;
; -2.157 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.220     ; 2.432      ;
; -2.152 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.428      ;
; -2.152 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.428      ;
; -2.152 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.428      ;
; -2.152 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.428      ;
; -2.152 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.428      ;
; -2.065 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.065 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.998      ;
; -2.054 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.987      ;
; -2.054 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.987      ;
; -2.054 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.987      ;
; -2.054 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.987      ;
; -2.054 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.987      ;
; -1.992 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.220     ; 2.267      ;
; -1.963 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.239      ;
; -1.963 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.239      ;
; -1.963 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.219     ; 2.239      ;
; -1.876 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.809      ;
; -1.865 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.798      ;
; -1.865 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.798      ;
; -1.865 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.798      ;
; -1.850 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.784      ;
; -1.850 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.784      ;
; -1.850 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.784      ;
; -1.850 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.784      ;
; -1.850 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.784      ;
; -1.832 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.766      ;
; -1.827 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.760      ;
; -1.827 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.760      ;
; -1.827 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.760      ;
; -1.827 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.760      ;
; -1.827 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.760      ;
; -1.806 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.739      ;
; -1.800 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.733      ;
; -1.800 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.733      ;
; -1.800 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.733      ;
; -1.800 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.733      ;
; -1.789 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.722      ;
; -1.789 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.722      ;
; -1.736 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.670      ;
; -1.736 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.670      ;
; -1.718 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.652      ;
; -1.718 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.652      ;
; -1.713 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.646      ;
; -1.713 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.646      ;
; -1.697 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.630      ;
; -1.697 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.630      ;
; -1.697 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.630      ;
; -1.697 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.630      ;
; -1.697 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.630      ;
; -1.693 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.626      ;
; -1.693 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.626      ;
; -1.686 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.619      ;
; -1.661 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.595      ;
; -1.661 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.595      ;
; -1.661 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.595      ;
; -1.643 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.577      ;
; -1.643 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.577      ;
; -1.643 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.577      ;
; -1.638 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.571      ;
; -1.638 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.571      ;
; -1.638 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.571      ;
; -1.562 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.496      ;
; -1.562 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.496      ;
; -1.562 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.496      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.019 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.460      ; 1.645      ;
; 0.040 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.460      ; 1.619      ;
; 0.124 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.493      ; 1.572      ;
; 0.144 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.493      ; 1.548      ;
; 0.195 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.493      ; 1.496      ;
; 0.211 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.492      ; 1.482      ;
; 0.222 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.492      ; 1.471      ;
; 0.334 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.495      ; 1.523      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.365 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.712      ; 1.387      ;
; -0.363 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.712      ; 1.389      ;
; -0.351 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.715      ; 1.404      ;
; -0.346 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.714      ; 1.408      ;
; -0.297 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.714      ; 1.457      ;
; -0.276 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.714      ; 1.478      ;
; -0.201 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.678      ; 1.517      ;
; -0.192 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.678      ; 1.526      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.285 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.564      ; 3.046      ;
; 0.300 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.565      ; 3.062      ;
; 0.347 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.565      ; 3.109      ;
; 0.358 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.381 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.599      ;
; 0.395 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.564      ; 3.157      ;
; 0.411 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.565      ; 3.173      ;
; 0.508 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.111      ;
; 0.512 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.730      ;
; 0.538 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.757      ;
; 0.544 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.762      ;
; 0.546 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.764      ;
; 0.552 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.770      ;
; 0.565 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.168      ;
; 0.566 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.169      ;
; 0.574 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.177      ;
; 0.575 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.178      ;
; 0.576 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.179      ;
; 0.578 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.181      ;
; 0.584 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.187      ;
; 0.630 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.565      ; 2.892      ;
; 0.631 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 3.234      ;
; 0.665 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.883      ;
; 0.666 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.884      ;
; 0.682 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.564      ; 2.943      ;
; 0.693 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.911      ;
; 0.697 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.565      ; 2.959      ;
; 0.699 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.406      ; 3.302      ;
; 0.711 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.564      ; 2.972      ;
; 0.773 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.565      ; 3.035      ;
; 0.848 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.066      ;
; 0.857 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.076      ;
; 0.860 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.078      ;
; 1.112 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.010      ;
; 1.117 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.015      ;
; 1.117 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.222      ; 1.016      ;
; 1.192 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.410      ;
; 1.199 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.417      ;
; 1.201 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.060      ; 1.418      ;
; 1.212 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.430      ;
; 1.266 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 0.846      ;
; 1.273 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.376      ;
; 1.285 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.181      ;
; 1.287 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.505      ;
; 1.289 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.392      ;
; 1.298 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.517      ;
; 1.309 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.207      ;
; 1.313 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.531      ;
; 1.313 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.211      ;
; 1.314 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.533      ;
; 1.325 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.543      ;
; 1.330 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.548      ;
; 1.336 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.439      ;
; 1.340 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.443      ;
; 1.347 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.450      ;
; 1.349 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.452      ;
; 1.350 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.453      ;
; 1.352 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.250      ;
; 1.359 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.577      ;
; 1.363 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.406      ; 3.466      ;
; 1.377 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.595      ;
; 1.380 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.598      ;
; 1.383 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.486      ;
; 1.383 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.279      ;
; 1.385 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 3.488      ;
; 1.417 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.635      ;
; 1.426 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.645      ;
; 1.430 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.326      ;
; 1.433 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.651      ;
; 1.434 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.060      ; 1.651      ;
; 1.437 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.218      ; 1.332      ;
; 1.440 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.336      ;
; 1.440 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.060      ; 1.657      ;
; 1.454 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.218      ; 1.349      ;
; 1.467 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.685      ;
; 1.477 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.059      ; 1.693      ;
; 1.483 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.701      ;
; 1.506 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.725      ;
; 1.508 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.727      ;
; 1.510 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.221      ; 1.408      ;
; 1.512 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.731      ;
; 1.521 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.739      ;
; 1.530 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.749      ;
; 1.532 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.751      ;
; 1.536 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.059      ; 1.752      ;
; 1.541 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.437      ;
; 1.543 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.060      ; 1.760      ;
; 1.558 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.776      ;
; 1.563 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.218      ; 1.458      ;
; 1.579 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.218      ; 1.474      ;
; 1.677 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.059      ; 1.893      ;
; 1.914 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.061      ; 2.132      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.329 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.127      ;
; -0.329 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.127      ;
; -0.329 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.127      ;
; -0.329 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.127      ;
; -0.329 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.127      ;
; -0.321 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.277      ;
; -0.320 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.118      ;
; -0.320 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.118      ;
; -0.320 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.118      ;
; -0.203 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 3.001      ;
; -0.168 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.124      ;
; -0.138 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 2.936      ;
; -0.138 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 2.936      ;
; -0.138 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 2.936      ;
; -0.138 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.323      ; 2.936      ;
; -0.136 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.482      ; 3.093      ;
; -0.125 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.125 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.324      ; 2.924      ;
; -0.123 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.482      ; 3.080      ;
; 0.002  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.002  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.002  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.002  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.002  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.002  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.483      ; 2.956      ;
; 0.099  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 3.357      ;
; 0.169  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 2.787      ;
; 0.169  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 2.787      ;
; 0.175  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.482      ; 3.282      ;
; 0.192  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 3.264      ;
; 0.262  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.482      ; 3.195      ;
; 0.331  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.967      ;
; 0.331  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.967      ;
; 0.331  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.967      ;
; 0.331  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.967      ;
; 0.331  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.967      ;
; 0.337  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.961      ;
; 0.337  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.961      ;
; 0.337  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.961      ;
; 0.372  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.372  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.372  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.372  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.372  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.372  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.483      ; 3.086      ;
; 0.431  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.867      ;
; 0.500  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.798      ;
; 0.500  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.798      ;
; 0.500  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.798      ;
; 0.500  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.323      ; 2.798      ;
; 0.516  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.516  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.324      ; 2.783      ;
; 0.523  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.933      ;
; 0.523  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.933      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.316 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.059      ; 3.444      ;
; 0.316 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.059      ; 3.444      ;
; 0.317 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.060      ; 3.446      ;
; 0.451 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.024      ; 3.272      ;
; 0.453 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.024      ; 3.275      ;
; 0.478 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.062      ; 3.446      ;
; 0.511 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.060      ; 3.247      ;
; 0.512 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.060      ; 3.247      ;
; 0.526 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.059      ; 3.734      ;
; 0.526 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.059      ; 3.734      ;
; 0.533 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.060      ; 3.730      ;
; 0.601 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.024      ; 3.622      ;
; 0.606 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.024      ; 3.622      ;
; 0.679 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.060      ; 3.579      ;
; 0.681 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.060      ; 3.578      ;
; 0.716 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.062      ; 3.708      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.395      ; 3.580      ;
; 0.399 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.393      ; 3.581      ;
; 0.540 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.395      ; 3.580      ;
; 0.545 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.366      ; 3.557      ;
; 0.547 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.392      ; 3.579      ;
; 0.568 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.398      ; 3.552      ;
; 0.579 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.398      ; 3.554      ;
; 0.606 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.395      ; 3.856      ;
; 0.624 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.393      ; 3.856      ;
; 0.736 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.366      ; 3.866      ;
; 0.765 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.395      ; 3.855      ;
; 0.767 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.392      ; 3.859      ;
; 0.768 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.398      ; 3.852      ;
; 0.783 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.398      ; 3.850      ;
; 0.790 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.520      ; 3.616      ;
; 1.029 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.520      ; 3.877      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.987 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.677      ; 3.690      ;
; -0.829 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.550      ; 3.721      ;
; -0.827 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.550      ; 3.723      ;
; -0.821 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.547      ; 3.726      ;
; -0.820 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.547      ; 3.727      ;
; -0.817 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.544      ; 3.727      ;
; -0.814 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.544      ; 3.730      ;
; -0.781 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.517      ; 3.736      ;
; -0.741 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.677      ; 3.456      ;
; -0.639 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.550      ; 3.431      ;
; -0.638 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.550      ; 3.432      ;
; -0.610 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.547      ; 3.457      ;
; -0.610 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.547      ; 3.457      ;
; -0.608 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.544      ; 3.456      ;
; -0.606 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.544      ; 3.458      ;
; -0.602 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.517      ; 3.435      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.861 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.197      ; 3.376      ;
; -0.860 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.197      ; 3.377      ;
; -0.781 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.159      ; 3.418      ;
; -0.779 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.159      ; 3.420      ;
; -0.713 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.197      ; 3.524      ;
; -0.707 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.195      ; 3.528      ;
; -0.707 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.195      ; 3.528      ;
; -0.691 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.198      ; 3.547      ;
; -0.646 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.197      ; 3.091      ;
; -0.646 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.197      ; 3.091      ;
; -0.584 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.159      ; 3.115      ;
; -0.581 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.159      ; 3.118      ;
; -0.459 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.198      ; 3.279      ;
; -0.455 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.195      ; 3.280      ;
; -0.455 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.197      ; 3.282      ;
; -0.454 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.195      ; 3.281      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.044 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.564      ; 2.805      ;
; 0.044 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.564      ; 2.805      ;
; 0.079 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.079 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.683      ;
; 0.095 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.698      ;
; 0.095 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.698      ;
; 0.095 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.698      ;
; 0.095 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.698      ;
; 0.144 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.747      ;
; 0.144 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.747      ;
; 0.144 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.747      ;
; 0.153 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.756      ;
; 0.153 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.756      ;
; 0.153 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.756      ;
; 0.153 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.756      ;
; 0.153 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.756      ;
; 0.160 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.406      ; 2.763      ;
; 0.189 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.189 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.189 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.189 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.189 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.189 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.567      ; 2.953      ;
; 0.301 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.565      ; 3.063      ;
; 0.391 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.564      ; 2.652      ;
; 0.391 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.564      ; 2.652      ;
; 0.398 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.564      ; 3.159      ;
; 0.409 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.565      ; 3.171      ;
; 0.422 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.565      ; 3.184      ;
; 0.551 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.551 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.551 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.551 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.551 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.551 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.567      ; 2.815      ;
; 0.695 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.565      ; 2.957      ;
; 0.727 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.565      ; 2.989      ;
; 0.728 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.728 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.407      ; 2.832      ;
; 0.740 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.843      ;
; 0.740 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.843      ;
; 0.740 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.843      ;
; 0.740 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.843      ;
; 0.749 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.564      ; 3.010      ;
; 0.790 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.893      ;
; 0.790 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.893      ;
; 0.790 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.893      ;
; 0.796 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.899      ;
; 0.796 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.899      ;
; 0.796 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.899      ;
; 0.796 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.899      ;
; 0.796 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.899      ;
; 0.804 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.406      ; 2.907      ;
; 0.819 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.565      ; 3.081      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add              ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add              ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated   ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]           ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]           ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o        ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.707  ; 0.707        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.707  ; 0.707        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.712  ; 0.712        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.712  ; 0.712        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.712  ; 0.712        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.759 ; 1.154 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.539 ; 0.975 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.370 ; 0.818 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.181 ; 0.596 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.350 ; 0.794 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.123 ; 0.545 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.415 ; 0.815 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.759 ; 1.154 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.591 ; 0.989 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.637 ; 1.788 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.099 ; 1.251 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.893 ; 5.348 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.942 ; 5.335 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 4.075 ; 4.477 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.503 ; 3.898 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.961 ; 4.434 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.574 ; 3.069 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.484 ; 2.944 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.241 ; 2.713 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.034 ; 2.452 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.219 ; 2.687 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.234 ; 2.665 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.132 ; 2.566 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.124 ; 2.553 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.574 ; 3.069 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 4.146 ; 4.656 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.617 ; 3.030 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.691 ; 0.834 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.732 ; 0.861 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.947 ; 4.385 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.996 ; 4.372 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.129 ; 3.514 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.113 ; 3.531 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.227 ; 3.718 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.412 ; 3.940 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.856  ; 0.463  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.654  ; 0.243  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.679  ; 0.255  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.856  ; 0.463  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.700  ; 0.278  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.801  ; 0.392  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.646  ; 0.269  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.463  ; 0.090  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.474  ; 0.099  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.548 ; -0.813 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.739 ; -0.903 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -3.030 ; -3.506 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -3.084 ; -3.497 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.531 ; -3.886 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -3.057 ; -3.429 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -3.262 ; -3.651 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.635 ; -2.040 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -2.031 ; -2.473 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.799 ; -2.253 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.635 ; -2.040 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.773 ; -2.228 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.794 ; -2.209 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.694 ; -2.113 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.688 ; -2.102 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -2.019 ; -2.428 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -3.442 ; -3.872 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.854 ; -1.235 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.170 ; -0.325 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.251 ; -0.436 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.563 ; -3.018 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.617 ; -3.009 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.596 ; -2.975 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.590 ; -2.941 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.586 ; -2.988 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.873 ; -3.380 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.010 ; 5.106 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.897 ; 5.019 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.691 ; 4.788 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.010 ; 5.106 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.897 ; 5.019 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.691 ; 4.788 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.099 ; 4.917 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.099 ; 4.917 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.161 ; 7.133 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.130 ; 7.129 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.110 ; 7.104 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.781 ; 6.771 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.794 ; 6.786 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.739 ; 6.729 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.741 ; 6.729 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.004 ; 6.994 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.161 ; 7.133 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.506 ; 5.508 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.145 ; 6.083 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.342 ; 6.304 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.029 ; 6.019 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.916 ; 5.013 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.802 ; 4.908 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.615 ; 4.716 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.916 ; 5.013 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.802 ; 4.908 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.615 ; 4.716 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.016 ; 4.834 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.016 ; 4.834 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.590 ; 6.580 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.965 ; 6.963 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.948 ; 6.943 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.631 ; 6.621 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.644 ; 6.636 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.590 ; 6.580 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.592 ; 6.580 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.843 ; 6.834 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.996 ; 6.968 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.391 ; 5.391 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.948 ; 5.894 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.101 ; 6.119 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.849 ; 5.807 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.146 ; 6.529 ;       ;
; ss_n         ; roe         ; 8.266 ; 8.036 ; 8.574 ; 8.666 ;
; ss_n         ; rrdy        ; 7.329 ; 7.641 ; 8.153 ; 7.798 ;
; ss_n         ; trdy        ; 7.775 ; 7.676 ; 8.217 ; 8.241 ;
; st_load_en   ; roe         ; 8.315 ; 8.085 ; 8.561 ; 8.653 ;
; st_load_en   ; rrdy        ; 7.378 ; 7.690 ; 8.140 ; 7.785 ;
; st_load_en   ; trdy        ; 7.509 ; 7.725 ; 8.204 ; 7.917 ;
; st_load_roe  ; roe         ; 7.448 ;       ;       ; 7.795 ;
; st_load_rrdy ; rrdy        ; 7.351 ;       ;       ; 7.716 ;
; st_load_trdy ; trdy        ; 7.399 ;       ;       ; 7.794 ;
; tx_load_en   ; trdy        ; 7.584 ;       ;       ; 8.016 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.001 ; 6.374 ;       ;
; ss_n         ; roe         ; 7.979 ; 7.813 ; 8.342 ; 8.392 ;
; ss_n         ; rrdy        ; 7.143 ; 7.378 ; 7.877 ; 7.601 ;
; ss_n         ; trdy        ; 7.496 ; 7.476 ; 8.003 ; 7.941 ;
; st_load_en   ; roe         ; 8.033 ; 7.867 ; 8.333 ; 8.383 ;
; st_load_en   ; rrdy        ; 7.197 ; 7.496 ; 7.932 ; 7.592 ;
; st_load_en   ; trdy        ; 7.297 ; 7.304 ; 7.679 ; 7.717 ;
; st_load_roe  ; roe         ; 7.235 ;       ;       ; 7.561 ;
; st_load_rrdy ; rrdy        ; 7.170 ;       ;       ; 7.524 ;
; st_load_trdy ; trdy        ; 7.031 ;       ;       ; 7.364 ;
; tx_load_en   ; trdy        ; 7.318 ;       ;       ; 7.756 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.591 ; 5.591 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.295 ; 5.295 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.556     ; 5.647     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.349     ; 5.357     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.08 MHz ; 196.08 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.724 ; -37.059          ;
; rx_req ; 0.086  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.273 ; -1.664          ;
; sclk   ; 0.246  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.269 ; -4.536             ;
; rx_req  ; 0.326  ; 0.000              ;
; reset_n ; 0.366  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.909 ; -6.069            ;
; rx_req  ; -0.778 ; -5.596            ;
; sclk    ; 0.024  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -43.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.724 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.975     ; 1.224      ;
; -2.704 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.098     ; 1.081      ;
; -2.617 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.981     ; 1.111      ;
; -2.615 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.975     ; 1.115      ;
; -2.607 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.973     ; 1.109      ;
; -2.597 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.972     ; 1.100      ;
; -2.595 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.981     ; 1.089      ;
; -2.584 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.949     ; 1.110      ;
; -2.575 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.976     ; 1.074      ;
; -2.449 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.973     ; 0.951      ;
; -2.441 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.981     ; 0.935      ;
; -2.432 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.976     ; 0.931      ;
; -2.306 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.975     ; 0.806      ;
; -2.299 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.972     ; 0.802      ;
; -2.271 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.949     ; 0.797      ;
; -2.261 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.098     ; 0.638      ;
; -2.151 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.981     ; 0.645      ;
; -2.050 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.336      ;
; -1.911 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.197      ;
; -1.911 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.197      ;
; -1.911 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.197      ;
; -1.911 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.197      ;
; -1.911 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.197      ;
; -1.879 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.210     ; 2.164      ;
; -1.798 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.738      ;
; -1.788 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.728      ;
; -1.788 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.728      ;
; -1.788 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.728      ;
; -1.788 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.728      ;
; -1.788 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.728      ;
; -1.779 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.210     ; 2.064      ;
; -1.778 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.718      ;
; -1.731 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.017      ;
; -1.731 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.017      ;
; -1.731 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.209     ; 2.017      ;
; -1.618 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.558      ;
; -1.618 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.558      ;
; -1.618 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.558      ;
; -1.608 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.548      ;
; -1.603 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.543      ;
; -1.598 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.538      ;
; -1.589 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.529      ;
; -1.589 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.529      ;
; -1.589 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.529      ;
; -1.589 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.529      ;
; -1.589 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.529      ;
; -1.584 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.524      ;
; -1.584 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.524      ;
; -1.584 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.524      ;
; -1.584 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.524      ;
; -1.584 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.524      ;
; -1.556 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.496      ;
; -1.541 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.481      ;
; -1.541 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.481      ;
; -1.531 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.471      ;
; -1.521 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.461      ;
; -1.521 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.461      ;
; -1.488 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.428      ;
; -1.474 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.414      ;
; -1.474 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.414      ;
; -1.471 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.411      ;
; -1.469 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.409      ;
; -1.469 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.409      ;
; -1.441 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.381      ;
; -1.441 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.381      ;
; -1.432 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.372      ;
; -1.423 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.363      ;
; -1.423 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.363      ;
; -1.423 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.363      ;
; -1.409 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.349      ;
; -1.404 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.344      ;
; -1.404 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.344      ;
; -1.404 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.344      ;
; -1.351 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.291      ;
; -1.351 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.291      ;
; -1.351 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.291      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.086 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.281      ; 1.480      ;
; 0.094 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.281      ; 1.467      ;
; 0.181 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.310      ; 1.413      ;
; 0.200 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.310      ; 1.390      ;
; 0.249 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.310      ; 1.340      ;
; 0.253 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.308      ; 1.337      ;
; 0.257 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.308      ; 1.333      ;
; 0.376 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.311      ; 1.351      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.273 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.498      ; 1.265      ;
; -0.264 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.498      ; 1.274      ;
; -0.253 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.499      ; 1.286      ;
; -0.253 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.501      ; 1.288      ;
; -0.208 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.499      ; 1.331      ;
; -0.187 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.499      ; 1.352      ;
; -0.118 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.470      ; 1.392      ;
; -0.108 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.470      ; 1.402      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.370      ; 2.800      ;
; 0.276 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.831      ;
; 0.301 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.856      ;
; 0.312 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.345 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.544      ;
; 0.359 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.557      ;
; 0.393 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.371      ; 2.948      ;
; 0.395 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.370      ; 2.949      ;
; 0.443 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.844      ;
; 0.460 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.659      ;
; 0.485 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.684      ;
; 0.490 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.689      ;
; 0.498 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.696      ;
; 0.508 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.908      ;
; 0.509 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.909      ;
; 0.510 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.911      ;
; 0.512 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.912      ;
; 0.512 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.913      ;
; 0.515 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.915      ;
; 0.526 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.926      ;
; 0.560 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.960      ;
; 0.606 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.804      ;
; 0.607 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.805      ;
; 0.631 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.829      ;
; 0.649 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.704      ;
; 0.653 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.216      ; 3.053      ;
; 0.704 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.759      ;
; 0.706 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.370      ; 2.760      ;
; 0.706 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.370      ; 2.760      ;
; 0.761 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.371      ; 2.816      ;
; 0.778 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.976      ;
; 0.787 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.986      ;
; 0.790 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.054      ; 0.988      ;
; 1.043 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 0.920      ;
; 1.044 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 0.921      ;
; 1.044 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.214      ; 0.922      ;
; 1.059 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.258      ;
; 1.068 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.265      ;
; 1.068 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.267      ;
; 1.111 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.309      ;
; 1.166 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 3.067      ;
; 1.168 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.367      ;
; 1.180 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.378      ;
; 1.180 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.379      ;
; 1.186 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.385      ;
; 1.186 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.384      ;
; 1.193 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.093      ;
; 1.198 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.396      ;
; 1.199 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.072      ;
; 1.200 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.100     ; 0.764      ;
; 1.215 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 3.116      ;
; 1.218 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 3.119      ;
; 1.219 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.096      ;
; 1.222 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.099      ;
; 1.225 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.423      ;
; 1.226 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.126      ;
; 1.226 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.126      ;
; 1.230 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.130      ;
; 1.239 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.437      ;
; 1.246 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.444      ;
; 1.257 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.157      ;
; 1.258 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 3.158      ;
; 1.267 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.144      ;
; 1.291 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.164      ;
; 1.298 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.497      ;
; 1.301 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.496      ;
; 1.306 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.505      ;
; 1.308 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.506      ;
; 1.316 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.189      ;
; 1.319 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.514      ;
; 1.329 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.216      ; 3.229      ;
; 1.330 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.203      ;
; 1.342 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.540      ;
; 1.342 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.540      ;
; 1.348 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.208      ; 1.220      ;
; 1.358 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.557      ;
; 1.360 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.233      ;
; 1.360 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.554      ;
; 1.362 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.561      ;
; 1.366 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.565      ;
; 1.370 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.569      ;
; 1.379 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.578      ;
; 1.381 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.580      ;
; 1.387 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.584      ;
; 1.412 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.289      ;
; 1.412 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.607      ;
; 1.414 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.612      ;
; 1.436 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.309      ;
; 1.453 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.208      ; 1.325      ;
; 1.459 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.209      ; 1.332      ;
; 1.535 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.730      ;
; 1.748 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.947      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.887      ;
; -0.269 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.887      ;
; -0.269 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.887      ;
; -0.269 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.887      ;
; -0.269 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.887      ;
; -0.264 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.882      ;
; -0.264 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.882      ;
; -0.264 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.882      ;
; -0.250 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.298      ; 3.023      ;
; -0.175 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.793      ;
; -0.115 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.298      ; 2.888      ;
; -0.115 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.299      ; 2.889      ;
; -0.111 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.729      ;
; -0.111 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.729      ;
; -0.111 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.729      ;
; -0.111 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 2.729      ;
; -0.100 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.100 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.144      ; 2.719      ;
; -0.071 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.299      ; 2.845      ;
; 0.006  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.006  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.006  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.006  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.006  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.006  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.302      ; 2.771      ;
; 0.168  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.298      ; 2.605      ;
; 0.168  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.298      ; 2.605      ;
; 0.172  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.298      ; 3.101      ;
; 0.239  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.298      ; 3.034      ;
; 0.253  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.299      ; 3.021      ;
; 0.321  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.299      ; 2.953      ;
; 0.345  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.773      ;
; 0.345  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.773      ;
; 0.345  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.773      ;
; 0.345  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.773      ;
; 0.345  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.773      ;
; 0.348  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.770      ;
; 0.348  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.770      ;
; 0.348  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.770      ;
; 0.448  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.670      ;
; 0.448  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.448  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.448  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.448  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.448  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.448  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.302      ; 2.829      ;
; 0.509  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.609      ;
; 0.509  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.609      ;
; 0.509  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.609      ;
; 0.509  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 2.609      ;
; 0.533  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.533  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.144      ; 2.586      ;
; 0.585  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.298      ; 2.688      ;
; 0.585  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.298      ; 2.688      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.683      ; 3.139      ;
; 0.326 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.683      ; 3.139      ;
; 0.328 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.685      ; 3.141      ;
; 0.439 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.652      ; 2.993      ;
; 0.440 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.652      ; 2.997      ;
; 0.456 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.686      ; 3.146      ;
; 0.488 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.685      ; 2.976      ;
; 0.489 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.685      ; 2.976      ;
; 0.598 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.683      ; 3.367      ;
; 0.598 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.683      ; 3.367      ;
; 0.606 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.685      ; 3.363      ;
; 0.670 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.652      ; 3.262      ;
; 0.674 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.652      ; 3.263      ;
; 0.727 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.685      ; 3.237      ;
; 0.729 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.685      ; 3.236      ;
; 0.758 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.686      ; 3.344      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.989      ; 3.289      ;
; 0.383 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.986      ; 3.289      ;
; 0.499 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.963      ; 3.272      ;
; 0.502 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 3.985      ; 3.289      ;
; 0.503 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.988      ; 3.289      ;
; 0.533 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.993      ; 3.261      ;
; 0.543 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.993      ; 3.262      ;
; 0.660 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.989      ; 3.495      ;
; 0.677 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.986      ; 3.495      ;
; 0.736 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.105      ; 3.311      ;
; 0.779 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.963      ; 3.492      ;
; 0.793 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 3.985      ; 3.498      ;
; 0.798 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.988      ; 3.494      ;
; 0.819 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.993      ; 3.475      ;
; 0.832 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.993      ; 3.473      ;
; 1.052 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.105      ; 3.495      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.909 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.241      ; 3.332      ;
; -0.760 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.124      ; 3.364      ;
; -0.759 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.124      ; 3.365      ;
; -0.735 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.118      ; 3.383      ;
; -0.735 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.119      ; 3.384      ;
; -0.732 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.116      ; 3.384      ;
; -0.728 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.115      ; 3.387      ;
; -0.711 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.092      ; 3.381      ;
; -0.589 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.241      ; 3.172      ;
; -0.490 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.124      ; 3.154      ;
; -0.489 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.124      ; 3.155      ;
; -0.458 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.118      ; 3.180      ;
; -0.458 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.119      ; 3.181      ;
; -0.455 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.115      ; 3.180      ;
; -0.455 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.116      ; 3.181      ;
; -0.448 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.092      ; 3.164      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.778 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.801      ; 3.063      ;
; -0.778 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.801      ; 3.063      ;
; -0.721 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.768      ; 3.087      ;
; -0.720 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.768      ; 3.088      ;
; -0.657 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.801      ; 3.184      ;
; -0.652 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.800      ; 3.188      ;
; -0.652 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.800      ; 3.188      ;
; -0.638 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.803      ; 3.205      ;
; -0.500 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.801      ; 2.841      ;
; -0.500 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.801      ; 2.841      ;
; -0.451 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.768      ; 2.857      ;
; -0.446 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.768      ; 2.862      ;
; -0.346 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.803      ; 2.997      ;
; -0.342 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.800      ; 2.998      ;
; -0.342 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.801      ; 2.999      ;
; -0.342 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.800      ; 2.998      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.024 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.579      ;
; 0.024 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.579      ;
; 0.094 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.094 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.495      ;
; 0.116 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.517      ;
; 0.116 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.517      ;
; 0.116 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.517      ;
; 0.116 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.517      ;
; 0.155 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.155 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.155 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.155 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.155 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.155 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.375      ; 2.714      ;
; 0.158 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.559      ;
; 0.158 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.559      ;
; 0.158 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.217      ; 2.559      ;
; 0.164 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.564      ;
; 0.164 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.564      ;
; 0.164 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.564      ;
; 0.164 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.564      ;
; 0.164 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.564      ;
; 0.175 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.216      ; 2.575      ;
; 0.278 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.833      ;
; 0.371 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.371      ; 2.926      ;
; 0.383 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.370      ; 2.937      ;
; 0.388 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.943      ;
; 0.430 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.485      ;
; 0.430 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.485      ;
; 0.585 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.585 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.585 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.585 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.585 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.585 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.375      ; 2.644      ;
; 0.682 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.737      ;
; 0.732 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.370      ; 2.786      ;
; 0.734 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.734 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.635      ;
; 0.738 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.371      ; 2.793      ;
; 0.744 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.645      ;
; 0.744 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.645      ;
; 0.744 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.645      ;
; 0.744 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.645      ;
; 0.783 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.684      ;
; 0.783 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.684      ;
; 0.783 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.217      ; 2.684      ;
; 0.787 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.687      ;
; 0.787 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.687      ;
; 0.787 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.687      ;
; 0.787 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.687      ;
; 0.787 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.687      ;
; 0.791 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.846      ;
; 0.806 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.216      ; 2.706      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add              ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add              ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add              ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated   ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]           ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]           ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.625 ; 0.925 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.421 ; 0.748 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.282 ; 0.634 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.103 ; 0.437 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.240 ; 0.597 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.042 ; 0.394 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.301 ; 0.633 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.625 ; 0.925 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.480 ; 0.773 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.558 ; 1.609 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.010 ; 1.181 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.396 ; 4.647 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.460 ; 4.651 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.630 ; 3.877 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.106 ; 3.354 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.523 ; 3.822 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.249 ; 2.615 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.158 ; 2.524 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.942 ; 2.317 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.746 ; 2.090 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.914 ; 2.283 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.934 ; 2.280 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.828 ; 2.195 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.832 ; 2.171 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.249 ; 2.615 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.684 ; 4.017 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.291 ; 2.577 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.659 ; 0.747 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.680 ; 0.799 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.497 ; 3.785 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.561 ; 3.789 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.731 ; 3.015 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.724 ; 3.024 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.831 ; 3.193 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.992 ; 3.388 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.821  ; 0.503  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.632  ; 0.322  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.654  ; 0.319  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.821  ; 0.503  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.691  ; 0.350  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.780  ; 0.438  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.640  ; 0.324  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.455  ; 0.171  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.463  ; 0.186  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.483 ; -0.706 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.693 ; -0.869 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.679 ; -3.025 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.747 ; -3.034 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.147 ; -3.362 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.707 ; -2.947 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.896 ; -3.159 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.392 ; -1.721 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.758 ; -2.103 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.552 ; -1.906 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.392 ; -1.721 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.520 ; -1.874 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.543 ; -1.873 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.441 ; -1.791 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.447 ; -1.771 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.765 ; -2.052 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -3.042 ; -3.342 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.670 ; -0.986 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.189 ; -0.286 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.246 ; -0.433 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.243 ; -2.578 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.311 ; -2.587 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.258 ; -2.542 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.271 ; -2.500 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.255 ; -2.581 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.510 ; -2.901 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.832 ; 4.889 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.725 ; 4.819 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.544 ; 4.599 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.832 ; 4.889 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.725 ; 4.819 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.544 ; 4.599 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.901 ; 4.755 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.901 ; 4.755 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.715 ; 6.665 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.683 ; 6.654 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.664 ; 6.656 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.361 ; 6.344 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.374 ; 6.358 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.320 ; 6.303 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.322 ; 6.303 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.561 ; 6.538 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.715 ; 6.665 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.238 ; 5.198 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.822 ; 5.745 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.997 ; 5.961 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.725 ; 5.695 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.748 ; 4.807 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.641 ; 4.719 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.475 ; 4.535 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.748 ; 4.807 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.641 ; 4.719 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.475 ; 4.535 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.830 ; 4.679 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.830 ; 4.679 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.191 ; 6.174 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.539 ; 6.511 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.523 ; 6.516 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.233 ; 6.216 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.246 ; 6.230 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.191 ; 6.174 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.193 ; 6.175 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.423 ; 6.401 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.571 ; 6.522 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.135 ; 5.095 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.652 ; 5.584 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.793 ; 5.802 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.566 ; 5.508 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.707 ; 6.013 ;       ;
; ss_n         ; roe         ; 7.670 ; 7.421 ; 7.880 ; 7.927 ;
; ss_n         ; rrdy        ; 6.802 ; 7.081 ; 7.505 ; 7.183 ;
; ss_n         ; trdy        ; 7.206 ; 7.112 ; 7.557 ; 7.539 ;
; st_load_en   ; roe         ; 7.734 ; 7.485 ; 7.884 ; 7.931 ;
; st_load_en   ; rrdy        ; 6.866 ; 7.145 ; 7.509 ; 7.187 ;
; st_load_en   ; trdy        ; 6.981 ; 7.176 ; 7.561 ; 7.256 ;
; st_load_roe  ; roe         ; 6.904 ;       ;       ; 7.157 ;
; st_load_rrdy ; rrdy        ; 6.826 ;       ;       ; 7.099 ;
; st_load_trdy ; trdy        ; 6.871 ;       ;       ; 7.150 ;
; tx_load_en   ; trdy        ; 7.032 ;       ;       ; 7.345 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.584 ; 5.882 ;       ;
; ss_n         ; roe         ; 7.415 ; 7.228 ; 7.677 ; 7.689 ;
; ss_n         ; rrdy        ; 6.640 ; 6.842 ; 7.256 ; 7.011 ;
; ss_n         ; trdy        ; 6.960 ; 6.936 ; 7.370 ; 7.278 ;
; st_load_en   ; roe         ; 7.483 ; 7.296 ; 7.686 ; 7.698 ;
; st_load_en   ; rrdy        ; 6.708 ; 6.974 ; 7.330 ; 7.020 ;
; st_load_en   ; trdy        ; 6.792 ; 6.763 ; 7.087 ; 7.086 ;
; st_load_roe  ; roe         ; 6.721 ;       ;       ; 6.958 ;
; st_load_rrdy ; rrdy        ; 6.668 ;       ;       ; 6.933 ;
; st_load_trdy ; trdy        ; 6.541 ;       ;       ; 6.800 ;
; tx_load_en   ; trdy        ; 6.796 ;       ;       ; 7.120 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.250 ; 5.252 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.760 ; 4.760 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.268     ; 5.268     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.775     ; 4.876     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -1.892 ; -19.471          ;
; rx_req ; 0.433  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.304 ; -2.086          ;
; sclk   ; 0.061  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.231 ; -3.417             ;
; rx_req  ; 0.775  ; 0.000              ;
; reset_n ; 0.789  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.641 ; -4.485            ;
; rx_req  ; -0.572 ; -4.214            ;
; sclk    ; -0.060 ; -1.208            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -45.805                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.892 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.595     ; 0.764      ;
; -1.853 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.664     ; 0.656      ;
; -1.808 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.598     ; 0.677      ;
; -1.804 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.592     ; 0.679      ;
; -1.798 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.591     ; 0.674      ;
; -1.797 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.594     ; 0.670      ;
; -1.791 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.598     ; 0.660      ;
; -1.785 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.576     ; 0.676      ;
; -1.783 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.594     ; 0.656      ;
; -1.733 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.592     ; 0.608      ;
; -1.730 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.598     ; 0.599      ;
; -1.725 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.594     ; 0.598      ;
; -1.633 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.594     ; 0.506      ;
; -1.628 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.591     ; 0.504      ;
; -1.618 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.576     ; 0.509      ;
; -1.600 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.664     ; 0.403      ;
; -1.535 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.598     ; 0.404      ;
; -1.359 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.427     ; 1.419      ;
; -1.298 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.427     ; 1.358      ;
; -1.271 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.333      ;
; -1.271 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.333      ;
; -1.271 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.333      ;
; -1.271 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.333      ;
; -1.271 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.333      ;
; -1.193 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.427     ; 1.253      ;
; -1.171 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.233      ;
; -1.171 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.233      ;
; -1.171 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.233      ;
; -0.860 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.426     ; 0.921      ;
; -0.860 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.426     ; 0.921      ;
; -0.783 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.351      ; 2.601      ;
; -0.702 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.521      ;
; -0.691 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.643      ;
; -0.691 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.643      ;
; -0.691 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.643      ;
; -0.691 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.643      ;
; -0.691 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.643      ;
; -0.690 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.642      ;
; -0.690 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.642      ;
; -0.690 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.642      ;
; -0.690 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.642      ;
; -0.690 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.642      ;
; -0.689 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.641      ;
; -0.654 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.473      ;
; -0.653 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.472      ;
; -0.651 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.470      ;
; -0.633 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.452      ;
; -0.631 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.450      ;
; -0.618 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.437      ;
; -0.615 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.434      ;
; -0.601 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.552      ;
; -0.581 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.533      ;
; -0.581 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.533      ;
; -0.581 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.533      ;
; -0.580 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.532      ;
; -0.580 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.532      ;
; -0.580 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.532      ;
; -0.579 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.531      ;
; -0.579 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.531      ;
; -0.579 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.531      ;
; -0.557 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.509      ;
; -0.552 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.504      ;
; -0.544 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.496      ;
; -0.544 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.496      ;
; -0.544 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.496      ;
; -0.544 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.496      ;
; -0.544 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.496      ;
; -0.542 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.493      ;
; -0.541 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.492      ;
; -0.541 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.492      ;
; -0.540 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.491      ;
; -0.516 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.467      ;
; -0.505 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.456      ;
; -0.490 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.442      ;
; -0.490 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.442      ;
; -0.490 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.442      ;
; -0.490 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.442      ;
; -0.490 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.442      ;
; -0.488 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.475 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.426      ;
; -0.475 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.426      ;
; -0.472 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.423      ;
; -0.472 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.423      ;
; -0.447 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.399      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 0.859      ; 0.965      ;
; 0.434 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 0.859      ; 0.963      ;
; 0.507 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 0.878      ; 0.910      ;
; 0.507 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 0.878      ; 0.909      ;
; 0.549 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 0.878      ; 0.868      ;
; 0.556 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 0.876      ; 0.858      ;
; 0.560 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 0.876      ; 0.853      ;
; 0.621 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 0.879      ; 0.891      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.304 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.006      ; 0.742      ;
; -0.302 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.006      ; 0.744      ;
; -0.289 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.009      ; 0.760      ;
; -0.287 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.008      ; 0.761      ;
; -0.260 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.008      ; 0.788      ;
; -0.254 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.008      ; 0.794      ;
; -0.198 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 0.987      ; 0.829      ;
; -0.192 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 0.987      ; 0.835      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.061 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 1.976      ;
; 0.062 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 1.977      ;
; 0.098 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 2.013      ;
; 0.110 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.791      ; 2.025      ;
; 0.118 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.533      ;
; 0.127 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.791      ; 2.042      ;
; 0.141 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.556      ;
; 0.158 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.573      ;
; 0.177 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.702      ;
; 0.185 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.400      ; 1.717      ;
; 0.196 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.721      ;
; 0.198 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.723      ;
; 0.199 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.724      ;
; 0.202 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.727      ;
; 0.205 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.730      ;
; 0.206 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.325      ;
; 0.209 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.734      ;
; 0.209 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.791      ; 1.624      ;
; 0.211 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.736      ;
; 0.246 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.791      ; 1.661      ;
; 0.269 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.388      ;
; 0.280 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.400      ;
; 0.284 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.403      ;
; 0.286 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.405      ;
; 0.288 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.400      ; 1.812      ;
; 0.289 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.408      ;
; 0.341 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.460      ;
; 0.343 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.462      ;
; 0.356 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.475      ;
; 0.426 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.545      ;
; 0.442 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.561      ;
; 0.443 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.562      ;
; 0.504 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.538      ;
; 0.508 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.542      ;
; 0.510 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.429      ; 0.543      ;
; 0.597 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.627      ;
; 0.611 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.645      ;
; 0.613 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.647      ;
; 0.622 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.741      ;
; 0.628 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.747      ;
; 0.632 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.666      ;
; 0.643 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.762      ;
; 0.650 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.768      ;
; 0.653 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.683      ;
; 0.671 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.792      ;
; 0.674 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.704      ;
; 0.676 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.425      ; 0.705      ;
; 0.681 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.711      ;
; 0.681 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.711      ;
; 0.683 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.805      ;
; 0.700 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.822      ;
; 0.701 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.820      ;
; 0.702 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.821      ;
; 0.707 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.826      ;
; 0.707 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.829      ;
; 0.718 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.837      ;
; 0.725 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.430      ; 0.759      ;
; 0.734 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.764      ;
; 0.735 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.765      ;
; 0.740 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.861      ;
; 0.753 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.871      ;
; 0.754 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.875      ;
; 0.769 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.890      ;
; 0.770 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.888      ;
; 0.776 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.894      ;
; 0.779 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.898      ;
; 0.785 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.815      ;
; 0.791 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.910      ;
; 0.796 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.914      ;
; 0.799 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.921      ;
; 0.800 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.922      ;
; 0.804 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.926      ;
; 0.808 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.926      ;
; 0.811 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.933      ;
; 0.814 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.936      ;
; 0.816 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.937      ;
; 0.833 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.954      ;
; 0.884 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 1.002      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.140      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.140      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.140      ;
; 1.081 ; bit_cnt[8]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.034      ; 1.199      ;
; 1.091 ; bit_cnt[0]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 1.209      ;
; 1.091 ; bit_cnt[0]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.034      ; 1.209      ;
; 1.117 ; bit_cnt[0]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.236      ;
; 1.117 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.236      ;
; 1.117 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.236      ;
; 1.117 ; bit_cnt[0]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.236      ;
; 1.117 ; bit_cnt[0]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.236      ;
; 1.122 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.241      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.231 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.050      ;
; -0.231 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.050      ;
; -0.231 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.050      ;
; -0.231 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.050      ;
; -0.231 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.050      ;
; -0.227 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.046      ;
; -0.227 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.046      ;
; -0.227 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 2.046      ;
; -0.125 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.351      ; 1.943      ;
; -0.091 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.910      ;
; -0.091 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.910      ;
; -0.091 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.910      ;
; -0.091 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.910      ;
; -0.084 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; -0.084 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.352      ; 1.903      ;
; 0.420  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.741      ; 1.788      ;
; 0.487  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.740      ; 1.720      ;
; 0.524  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.741      ; 1.684      ;
; 0.527  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.741      ; 1.681      ;
; 0.567  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.741      ; 2.141      ;
; 0.569  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.741      ; 2.139      ;
; 0.614  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.740      ; 2.093      ;
; 0.616  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.616  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.616  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.616  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.616  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.616  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.744      ; 1.595      ;
; 0.638  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.638  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.638  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.638  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.638  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.638  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.744      ; 2.073      ;
; 0.655  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.741      ; 2.053      ;
; 0.692  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.741      ; 1.516      ;
; 0.692  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.741      ; 1.516      ;
; 0.717  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.741      ; 1.991      ;
; 0.717  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.741      ; 1.991      ;
; 0.723  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.596      ;
; 0.723  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.596      ;
; 0.723  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.596      ;
; 0.723  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.596      ;
; 0.723  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.596      ;
; 0.726  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.593      ;
; 0.726  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.593      ;
; 0.726  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.593      ;
; 0.741  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.351      ; 1.577      ;
; 0.782  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.537      ;
; 0.782  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.537      ;
; 0.782  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.537      ;
; 0.782  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.537      ;
; 0.795  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
; 0.795  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.352      ; 1.524      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.775 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.671      ; 2.433      ;
; 0.776 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.671      ; 2.433      ;
; 0.782 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.673      ; 2.430      ;
; 0.798 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.650      ; 2.390      ;
; 0.807 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.650      ; 2.382      ;
; 0.832 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.671      ; 1.876      ;
; 0.833 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.671      ; 1.876      ;
; 0.837 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.673      ; 1.875      ;
; 0.846 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.650      ; 1.842      ;
; 0.851 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.673      ; 2.360      ;
; 0.851 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.673      ; 2.361      ;
; 0.855 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.650      ; 1.834      ;
; 0.890 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.674      ; 2.417      ;
; 0.902 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.673      ; 1.809      ;
; 0.902 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.673      ; 1.810      ;
; 0.935 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.674      ; 1.872      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.789 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.857      ; 2.537      ;
; 0.799 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.855      ; 2.537      ;
; 0.846 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.857      ; 1.980      ;
; 0.854 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.840      ; 2.551      ;
; 0.856 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.855      ; 1.980      ;
; 0.878 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.854      ; 2.540      ;
; 0.882 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.857      ; 2.537      ;
; 0.886 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.861      ; 2.536      ;
; 0.894 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.861      ; 2.535      ;
; 0.905 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.840      ; 2.000      ;
; 0.937 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.854      ; 1.981      ;
; 0.941 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.857      ; 1.978      ;
; 0.943 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.861      ; 1.979      ;
; 0.950 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.861      ; 1.979      ;
; 1.040 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.924      ; 2.545      ;
; 1.100 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.924      ; 1.985      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.641 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.016      ; 1.895      ;
; -0.579 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.016      ; 2.437      ;
; -0.559 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.950      ; 1.911      ;
; -0.558 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.950      ; 1.912      ;
; -0.555 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.946      ; 1.911      ;
; -0.554 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.946      ; 1.912      ;
; -0.552 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.944      ; 1.912      ;
; -0.550 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 2.943      ; 1.913      ;
; -0.516 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.928      ; 1.932      ;
; -0.490 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.950      ; 2.460      ;
; -0.489 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.950      ; 2.461      ;
; -0.484 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.946      ; 2.462      ;
; -0.484 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.946      ; 2.462      ;
; -0.482 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.944      ; 2.462      ;
; -0.478 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 2.943      ; 2.465      ;
; -0.452 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.928      ; 2.476      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.572 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.752      ; 1.720      ;
; -0.571 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.752      ; 1.721      ;
; -0.549 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.752      ; 2.243      ;
; -0.548 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.752      ; 2.244      ;
; -0.523 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.728      ; 1.745      ;
; -0.516 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.728      ; 1.752      ;
; -0.513 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.753      ; 1.780      ;
; -0.508 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.752      ; 1.784      ;
; -0.506 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.750      ; 1.784      ;
; -0.505 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.750      ; 1.785      ;
; -0.500 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.728      ; 2.268      ;
; -0.497 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.728      ; 2.271      ;
; -0.478 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.752      ; 2.314      ;
; -0.473 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.750      ; 2.317      ;
; -0.473 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.750      ; 2.317      ;
; -0.466 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.753      ; 2.327      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.060 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.060 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.465      ;
; -0.046 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.479      ;
; -0.046 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.479      ;
; -0.046 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.479      ;
; -0.046 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.479      ;
; -0.031 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.494      ;
; -0.031 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.494      ;
; -0.031 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.494      ;
; -0.028 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.497      ;
; -0.028 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.497      ;
; -0.028 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.497      ;
; -0.028 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.497      ;
; -0.028 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.497      ;
; -0.007 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.400      ; 1.517      ;
; -0.002 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 1.913      ;
; -0.002 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 1.913      ;
; 0.020  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.435      ;
; 0.020  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.435      ;
; 0.058  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 1.973      ;
; 0.073  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.073  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.073  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.073  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.073  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.073  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.795      ; 1.992      ;
; 0.092  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.092  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.092  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.092  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.092  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.092  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.795      ; 1.511      ;
; 0.118  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 2.033      ;
; 0.126  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.791      ; 2.041      ;
; 0.162  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.791      ; 2.077      ;
; 0.193  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.608      ;
; 0.206  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.791      ; 1.621      ;
; 0.238  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.653      ;
; 0.261  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.791      ; 1.676      ;
; 0.826  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.826  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.851      ;
; 0.832  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.857      ;
; 0.832  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.857      ;
; 0.832  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.857      ;
; 0.832  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.857      ;
; 0.865  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.400      ; 1.889      ;
; 0.878  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.903      ;
; 0.878  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.903      ;
; 0.878  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.903      ;
; 0.880  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.905      ;
; 0.880  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.905      ;
; 0.880  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.905      ;
; 0.880  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.905      ;
; 0.880  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.905      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add              ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]           ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add              ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add              ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]           ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]           ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datac           ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.894  ; 0.894        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.965  ; 0.965        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.965  ; 0.965        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.966  ; 0.966        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.966  ; 0.966        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.966  ; 0.966        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.966  ; 0.966        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.969  ; 0.969        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.969  ; 0.969        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.970  ; 0.970        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.970  ; 0.970        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.970  ; 0.970        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.970  ; 0.970        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.057  ; 0.656 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.054 ; 0.533 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.137 ; 0.452 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.257 ; 0.313 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.172 ; 0.430 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.303 ; 0.289 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.147 ; 0.445 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.057  ; 0.656 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.061 ; 0.536 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.748  ; 1.243 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.527  ; 0.893 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.619  ; 3.376 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.669  ; 3.405 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.182  ; 2.842 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.875  ; 2.511 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.134  ; 2.842 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.391  ; 2.048 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.349  ; 1.988 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.241  ; 1.860 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.107  ; 1.707 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.214  ; 1.845 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.220  ; 1.834 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.156  ; 1.772 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.169  ; 1.778 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.391  ; 2.048 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.280  ; 3.013 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.108  ; 1.743 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.045 ; 0.389 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.017  ; 0.398 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 1.826  ; 2.522 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 1.876  ; 2.551 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.389  ; 1.988 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.380  ; 2.001 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.447  ; 2.121 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.550  ; 2.240 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.841  ; 0.286  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.729  ; 0.160  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.729  ; 0.156  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.841  ; 0.286  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.758  ; 0.177  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.815  ; 0.228  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.743  ; 0.169  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.634  ; 0.053  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.658  ; 0.081  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.217 ; -0.680 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.328 ; -0.702 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.599 ; -2.289 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.648 ; -2.319 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.878 ; -2.508 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.623 ; -2.246 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.758 ; -2.404 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.879 ; -1.476 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.089 ; -1.724 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.985 ; -1.602 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.879 ; -1.476 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.962 ; -1.587 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.966 ; -1.578 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.903 ; -1.517 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.918 ; -1.524 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.070 ; -1.691 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.873 ; -2.569 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.147 ; -0.710 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.342  ; -0.101 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.251  ; -0.150 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.047 ; -1.710 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.096 ; -1.740 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.093 ; -1.674 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.071 ; -1.667 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.103 ; -1.707 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.247 ; -1.923 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.889 ; 3.382 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.896 ; 3.318 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.169 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.889 ; 3.382 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.896 ; 3.318 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.169 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.353 ; 2.946 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.353 ; 2.946 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.617 ; 4.640 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.596 ; 4.618 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.615 ; 4.640 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.416 ; 4.417 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.428 ; 4.430 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.374 ; 4.375 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.376 ; 4.377 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.525 ; 4.545 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.617 ; 4.636 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.287 ; 3.340 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.920 ; 3.991 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 4.108 ; 4.105 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.910 ; 3.926 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.837 ; 3.328 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.838 ; 3.251 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.725 ; 3.128 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.837 ; 3.328 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.838 ; 3.251 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.725 ; 3.128 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.307 ; 2.899 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.307 ; 2.899 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.288 ; 4.288 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.502 ; 4.522 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.522 ; 4.546 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.330 ; 4.330 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.342 ; 4.343 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.288 ; 4.288 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.291 ; 4.290 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.433 ; 4.452 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.522 ; 4.540 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.220 ; 3.271 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.802 ; 3.878 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.960 ; 3.994 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.808 ; 3.804 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.629 ; 4.242 ;       ;
; ss_n         ; roe         ; 4.760 ; 4.716 ; 5.310 ; 5.515 ;
; ss_n         ; rrdy        ; 4.308 ; 4.501 ; 5.144 ; 4.974 ;
; ss_n         ; trdy        ; 4.551 ; 4.498 ; 5.170 ; 5.231 ;
; st_load_en   ; roe         ; 4.810 ; 4.766 ; 5.339 ; 5.544 ;
; st_load_en   ; rrdy        ; 4.358 ; 4.551 ; 5.173 ; 5.003 ;
; st_load_en   ; trdy        ; 4.419 ; 4.548 ; 5.199 ; 5.053 ;
; st_load_roe  ; roe         ; 4.323 ;       ;       ; 4.981 ;
; st_load_rrdy ; rrdy        ; 4.335 ;       ;       ; 4.930 ;
; st_load_trdy ; trdy        ; 4.362 ;       ;       ; 4.977 ;
; tx_load_en   ; trdy        ; 4.465 ;       ;       ; 5.096 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.547 ; 4.150 ;       ;
; ss_n         ; roe         ; 4.600 ; 4.592 ; 5.177 ; 5.360 ;
; ss_n         ; rrdy        ; 4.204 ; 4.380 ; 4.998 ; 4.860 ;
; ss_n         ; trdy        ; 4.397 ; 4.388 ; 5.048 ; 5.062 ;
; st_load_en   ; roe         ; 4.649 ; 4.641 ; 5.207 ; 5.390 ;
; st_load_en   ; rrdy        ; 4.253 ; 4.439 ; 5.052 ; 4.890 ;
; st_load_en   ; trdy        ; 4.300 ; 4.347 ; 4.873 ; 4.939 ;
; st_load_roe  ; roe         ; 4.201 ;       ;       ; 4.841 ;
; st_load_rrdy ; rrdy        ; 4.228 ;       ;       ; 4.817 ;
; st_load_trdy ; trdy        ; 4.170 ;       ;       ; 4.733 ;
; tx_load_en   ; trdy        ; 4.314 ;       ;       ; 4.949 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.114 ; 4.111 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.207 ; 3.207 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.178     ; 4.178     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.268     ; 3.334     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.126  ; -0.365 ; -0.329   ; -0.987  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; 0.366    ; -0.987  ; -3.000              ;
;  rx_req          ; 0.019   ; -0.365 ; 0.316    ; -0.861  ; -3.000              ;
;  sclk            ; -3.126  ; 0.061  ; -0.329   ; -0.060  ; -3.000              ;
; Design-wide TNS  ; -44.152 ; -2.391 ; -5.61    ; -12.795 ; -51.805             ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -6.696  ; -3.000              ;
;  rx_req          ; 0.000   ; -2.391 ; 0.000    ; -6.099  ; -3.000              ;
;  sclk            ; -44.152 ; 0.000  ; -5.610   ; -1.208  ; -45.805             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.759 ; 1.154 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.539 ; 0.975 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.370 ; 0.818 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.181 ; 0.596 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.350 ; 0.794 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.123 ; 0.545 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.415 ; 0.815 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.759 ; 1.154 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.591 ; 0.989 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.637 ; 1.788 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.099 ; 1.251 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.893 ; 5.348 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.942 ; 5.335 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 4.075 ; 4.477 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.503 ; 3.898 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.961 ; 4.434 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.574 ; 3.069 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.484 ; 2.944 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.241 ; 2.713 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.034 ; 2.452 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.219 ; 2.687 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.234 ; 2.665 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.132 ; 2.566 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.124 ; 2.553 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.574 ; 3.069 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 4.146 ; 4.656 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.617 ; 3.030 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.691 ; 0.834 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.732 ; 0.861 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.947 ; 4.385 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.996 ; 4.372 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.129 ; 3.514 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.113 ; 3.531 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.227 ; 3.718 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.412 ; 3.940 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.856  ; 0.503  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.729  ; 0.322  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.729  ; 0.319  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.856  ; 0.503  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.758  ; 0.350  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.815  ; 0.438  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.743  ; 0.324  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.634  ; 0.171  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.658  ; 0.186  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.217 ; -0.680 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.328 ; -0.702 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.599 ; -2.289 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.648 ; -2.319 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.878 ; -2.508 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.623 ; -2.246 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.758 ; -2.404 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.879 ; -1.476 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.089 ; -1.724 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.985 ; -1.602 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.879 ; -1.476 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.962 ; -1.587 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.966 ; -1.578 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.903 ; -1.517 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.918 ; -1.524 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.070 ; -1.691 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.873 ; -2.569 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.147 ; -0.710 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.342  ; -0.101 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.251  ; -0.150 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.047 ; -1.710 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.096 ; -1.740 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.093 ; -1.674 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.071 ; -1.667 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.103 ; -1.707 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.247 ; -1.923 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.010 ; 5.106 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.897 ; 5.019 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.691 ; 4.788 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.010 ; 5.106 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.897 ; 5.019 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.691 ; 4.788 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.099 ; 4.917 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.099 ; 4.917 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.161 ; 7.133 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.130 ; 7.129 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.110 ; 7.104 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.781 ; 6.771 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.794 ; 6.786 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.739 ; 6.729 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.741 ; 6.729 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.004 ; 6.994 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.161 ; 7.133 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.506 ; 5.508 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.145 ; 6.083 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.342 ; 6.304 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.029 ; 6.019 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.837 ; 3.328 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.838 ; 3.251 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.725 ; 3.128 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.837 ; 3.328 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.838 ; 3.251 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.725 ; 3.128 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.307 ; 2.899 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.307 ; 2.899 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.288 ; 4.288 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.502 ; 4.522 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.522 ; 4.546 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.330 ; 4.330 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.342 ; 4.343 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.288 ; 4.288 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.291 ; 4.290 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.433 ; 4.452 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.522 ; 4.540 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.220 ; 3.271 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.802 ; 3.878 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.960 ; 3.994 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.808 ; 3.804 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.146 ; 6.529 ;       ;
; ss_n         ; roe         ; 8.266 ; 8.036 ; 8.574 ; 8.666 ;
; ss_n         ; rrdy        ; 7.329 ; 7.641 ; 8.153 ; 7.798 ;
; ss_n         ; trdy        ; 7.775 ; 7.676 ; 8.217 ; 8.241 ;
; st_load_en   ; roe         ; 8.315 ; 8.085 ; 8.561 ; 8.653 ;
; st_load_en   ; rrdy        ; 7.378 ; 7.690 ; 8.140 ; 7.785 ;
; st_load_en   ; trdy        ; 7.509 ; 7.725 ; 8.204 ; 7.917 ;
; st_load_roe  ; roe         ; 7.448 ;       ;       ; 7.795 ;
; st_load_rrdy ; rrdy        ; 7.351 ;       ;       ; 7.716 ;
; st_load_trdy ; trdy        ; 7.399 ;       ;       ; 7.794 ;
; tx_load_en   ; trdy        ; 7.584 ;       ;       ; 8.016 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.547 ; 4.150 ;       ;
; ss_n         ; roe         ; 4.600 ; 4.592 ; 5.177 ; 5.360 ;
; ss_n         ; rrdy        ; 4.204 ; 4.380 ; 4.998 ; 4.860 ;
; ss_n         ; trdy        ; 4.397 ; 4.388 ; 5.048 ; 5.062 ;
; st_load_en   ; roe         ; 4.649 ; 4.641 ; 5.207 ; 5.390 ;
; st_load_en   ; rrdy        ; 4.253 ; 4.439 ; 5.052 ; 4.890 ;
; st_load_en   ; trdy        ; 4.300 ; 4.347 ; 4.873 ; 4.939 ;
; st_load_roe  ; roe         ; 4.201 ;       ;       ; 4.841 ;
; st_load_rrdy ; rrdy        ; 4.228 ;       ;       ; 4.817 ;
; st_load_trdy ; trdy        ; 4.170 ;       ;       ; 4.733 ;
; tx_load_en   ; trdy        ; 4.314 ;       ;       ; 4.949 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Mar 27 10:39:59 2019
Info: Command: quartus_sta SPI_slave_FPGA -c SPI_slave_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_slave_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.126             -44.152 sclk 
    Info (332119):     0.019               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.365              -2.391 rx_req 
    Info (332119):     0.285               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.329              -5.610 sclk 
    Info (332119):     0.316               0.000 rx_req 
    Info (332119):     0.382               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.987
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.987              -6.696 reset_n 
    Info (332119):    -0.861              -6.099 rx_req 
    Info (332119):     0.044               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.724             -37.059 sclk 
    Info (332119):     0.086               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.273              -1.664 rx_req 
    Info (332119):     0.246               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.269              -4.536 sclk 
    Info (332119):     0.326               0.000 rx_req 
    Info (332119):     0.366               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.909              -6.069 reset_n 
    Info (332119):    -0.778              -5.596 rx_req 
    Info (332119):     0.024               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.892
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.892             -19.471 sclk 
    Info (332119):     0.433               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.304              -2.086 rx_req 
    Info (332119):     0.061               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.231
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.231              -3.417 sclk 
    Info (332119):     0.775               0.000 rx_req 
    Info (332119):     0.789               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.641
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.641              -4.485 reset_n 
    Info (332119):    -0.572              -4.214 rx_req 
    Info (332119):    -0.060              -1.208 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.805 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Wed Mar 27 10:40:03 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


