<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:24.4224</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7003147</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>모놀리식 3차원(3D) 상보적 전계 효과 트랜지스터(CFET) 회로들 및 제조 방법</inventionTitle><inventionTitleEng>MONOLITHIC THREE-DIMENSIONAL (3D) COMPLEMENTARY FIELD EFFECT TRANSISTOR (CFET) CIRCUITS AND METHOD OF MANUFACTURE</inventionTitleEng><openDate>2025.04.09</openDate><openNumber>10-2025-0048542</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.31</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/43</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/0948</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 모놀리식 3D 상보적 전계 효과 트랜지스터(FET)(CFET) 회로는 디바이스 층(108) 내의 로직 회로에서 제1 CFET 구조(102A) 및 제2 CFET 구조(102B)를 포함한다. 디바이스 층 상에 배치된 제1 상호연결 층(112)은 로직 회로의 제1 및 제2 입력 접촉들(IN-1, IN-2) 및 출력 접촉들(120-1, 120-6)을 제공한다. 각각의 CFET 구조는 제2 유형(예를 들어, N-형 또는 P-형)을 갖는 하부 FET 상의 제1 유형(예를 들어, P-형 또는 N-형)을 갖는 상부 FET를 포함한다. 모놀리식 3D CFET 회로 내의 FET들은 2-입력 NOR 회로 또는 2-입력 NAND 회로를 형성하기 위해 상호연결될 수 있다. 수직 액세스 상호연결부들(비아들)은 FET들을 외부적으로 그리고 서로 상호연결하기 위해 디바이스 층 내에 형성될 수 있다. FET들은 벌크 유형(bulk-type) 트랜지스터들 또는 SOI 트랜지스터들로 형성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.15</internationOpenDate><internationOpenNumber>WO2024035471</internationOpenNumber><internationalApplicationDate>2023.05.31</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/023981</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상보적 전계 효과 트랜지스터(CFET) 회로로서,디바이스 층 - 상기 디바이스 층은, 제2 유형의 제2 FET 상의 제1 유형의 제1 FET를 포함하는 제1 모놀리식 CFET 구조; 및 상기 제2 유형의 제4 FET 상의 상기 제1 유형의 제3 FET를 포함하는 제2 모놀리식 CFET 구조를 포함함 -; 및상기 디바이스 층 상에 배치된 제1 상호연결 층을 포함하며, 상기 제1 상호연결 층은, 제1 입력 신호를 상기 제1 FET의 게이트에 그리고 상기 제2 FET의 게이트에 커플링하도록 구성된 제1 입력 접촉; 제2 입력 신호를 상기 제3 FET의 게이트에 그리고 상기 제4 FET의 게이트에 커플링하도록 구성된 제2 입력 접촉; 및 상기 제1 입력 신호 및 상기 제2 입력 신호의 논리 연산에 기초하여 출력 신호를 생성하도록 구성된 출력 접촉을 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 모놀리식 CFET 구조의 제1 측면 상의 상기 제1 FET의 제1 소스/드레인을 상기 제2 모놀리식 CFET 구조의 제1 측면 상의 상기 제3 FET의 제1 소스/드레인에 커플링하기 위해 제2 방향으로 상기 제1 상호연결 층에서 연장되는 제1 상호연결부를 더 포함하고, 상기 제1 모놀리식 CFET 구조의 상기 제1 측면과 상기 제2 모놀리식 CFET 구조의 상기 제1 측면은 상기 제1 모놀리식 CFET 구조와 상기 제2 모놀리식 CFET 구조 사이에 있는, CFET 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 2-입력 NOR(Not-OR) 회로를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 2-입력 NAND(Not-AND) 회로를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 디바이스 층은,상기 제1 FET의 상기 제1 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되는 제1 상부 비아;상기 제3 FET의 상기 제1 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되는 제2 상부 비아;상기 제1 FET의 제2 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 제2 측면 상의 상기 제1 상호연결 층까지 연장되는 제3 상부 비아;상기 제3 FET의 제2 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 제2 측면 상의 상기 제1 상호연결 층까지 연장되는 제4 상부 비아;상기 제1 FET의 상기 게이트 및 상기 제2 FET의 상기 게이트를 상기 제1 상호연결 층에 커플링하는 제5 상부 비아; 및상기 제3 FET의 게이트 및 상기 제4 FET의 게이트를 상기 제1 상호연결 층에 커플링하는 제6 상부 비아를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 디바이스 층은,상기 제2 FET의 제1 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되는 제1 하부 비아;상기 제4 FET의 제1 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되는 제2 하부 비아;상기 제2 FET의 제2 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제1 상호연결 층까지 연장되는 제3 하부 비아; 및상기 제4 FET의 제1 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제1 상호연결 층까지 연장되는 제4 하부 비아를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 FET의 상기 제1 소스/드레인은 상기 제1 FET의 상기 제1 측면 상의 제1 채널 영역에 커플링되고, 상기 제1 FET의 상기 제2 소스/드레인은 상기 제1 FET의 상기 제2 측면 상의 상기 제1 채널 영역에 커플링되고,상기 제2 FET의 상기 제1 소스/드레인은 상기 제2 FET의 상기 제1 측면 상의 제2 채널 영역에 커플링되고, 상기 제2 FET의 상기 제2 소스/드레인은 상기 제2 FET의 상기 제2 측면 상의 상기 제2 채널 영역에 커플링되고,상기 제1 FET의 상기 제1 소스/드레인은 상기 제2 방향으로의 제1 소스/드레인 폭을 포함하고,상기 제2 FET의 상기 제1 소스/드레인은 상기 제2 방향으로의 제2 소스/드레인 폭을 포함하고, 상기 제2 소스/드레인 폭은 상기 제1 소스/드레인 폭을 초과하고,상기 디바이스 층은 상기 제2 FET의 제1 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되는 제7 상부 비아를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 FET의 상기 제2 소스/드레인은 상기 제1 소스/드레인 폭을 포함하고,상기 제3 FET의 상기 제1 소스/드레인은 상기 제1 소스/드레인 폭을 포함하고,상기 제3 FET의 상기 제2 소스/드레인은 상기 제1 소스/드레인 폭을 포함하고,상기 제2 FET의 상기 제2 소스/드레인은 상기 제2 소스/드레인 폭을 포함하고,상기 제4 FET의 상기 제1 소스/드레인은 상기 제2 소스/드레인 폭을 포함하고,상기 제4 FET의 상기 제2 소스/드레인은 상기 제2 소스/드레인 폭을 포함하고,제8 상부 비아가 상기 제2 FET의 상기 제2 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제1 상호연결 층까지 연장되고,제9 상부 비아가 상기 제4 FET의 상기 제1 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제1 상호연결 층까지 연장되고,제10 상부 비아가 상기 제4 FET의 상기 제2 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제1 상호연결 층까지 연장되는, CFET 회로.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서, 상기 디바이스 층 아래에 배치된 제2 상호연결 층을 더 포함하며,상기 디바이스 층은, 상기 제2 FET의 제1 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제2 상호연결 층까지 연장되는 제1 하부 비아; 상기 제4 FET의 제1 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제1 측면 상의 상기 제2 상호연결 층까지 연장되는 제2 하부 비아; 상기 제2 FET의 제2 소스/드레인으로부터 상기 제1 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제2 상호연결 층까지 연장되는 제3 하부 비아; 상기 제4 FET의 제2 소스/드레인으로부터 상기 제2 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제2 상호연결 층까지 연장되는 제4 하부 비아; 상기 제2 상호연결 층을 통해 상기 제3 하부 비아에 커플링되고 상기 제1 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제2 상호연결 층과 상기 제1 상호연결 층 사이에서 연장되는 제5 비아; 및 상기 제2 상호연결 층을 통해 상기 제4 하부 비아에 커플링되고 상기 제2 모놀리식 CFET 구조의 상기 제2 측면 상의 상기 제2 상호연결 층과 상기 제1 상호연결 층 사이에서 연장되는 제6 비아를 더 포함하고,상기 제2 상호연결 층은 상기 제1 하부 비아 및 상기 제2 하부 비아에 커플링된 하부 상호연결부를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서, 반도체 기판을 더 포함하며,상기 제1 FET, 상기 제2 FET, 상기 제3 FET, 및 상기 제4 FET는 상기 반도체 기판 상에 형성된 벌크 유형(bulk-type) 트랜지스터들을 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>11. 제2항에 있어서, 산화물 층을 더 포함하며,상기 제1 FET, 상기 제2 FET, 상기 제3 FET, 및 상기 제4 FET는 상기 산화물 층 상에 형성된 실리콘-온-인슐레이터(SOI) 유형 트랜지스터들을 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>12. 제5항에 있어서, 상기 제3 FET의 상기 제2 소스/드레인을 상기 제2 FET의 상기 제2 소스/드레인에 그리고 상기 제4 FET의 상기 제2 소스/드레인에 커플링하는 외부 상호연결부를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>13. 제5항에 있어서, 상기 제3 FET의 상기 제2 소스/드레인을 상기 제1 FET의 상기 제2 소스/드레인에 그리고 상기 제4 FET의 상기 제2 소스/드레인에 커플링하는 외부 상호연결부를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>14. 제5항에 있어서, 상기 제1 FET의 상기 제1 소스/드레인을 상기 제3 FET의 상기 제1 소스/드레인에 커플링하는 외부 상호연결부를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>15. 제5항에 있어서, 상기 제1 FET의 상기 제1 소스/드레인을 상기 제4 FET의 상기 제2 소스/드레인 및 상기 제3 FET의 상기 제2 소스/드레인에 커플링하는 외부 상호연결부를 더 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 제1 FET, 상기 제2 FET, 상기 제3 FET, 및 상기 제4 FET 각각은 적어도 하나의 나노 슬래브 또는 나노와이어를 포함하는 채널 영역을 포함하는, CFET 회로.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포지셔닝 시스템(GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 정보 단말기(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스 내에 통합되는, CFET 회로.</claim></claimInfo><claimInfo><claim>18. 집적 회로(IC)로서,프로세서;프로세서에 커플링된 상보적 전계 효과 트랜지스터(CFET) 회로를 포함하고,   상기 CFET 회로는, 디바이스 층 -  제2 유형의 제2 FET 위의 제1 유형의 제1 FET를 포함하는 제1 모놀리식 CFET 구조; 및  상기 제2 유형의 제4 FET 위의 상기 제1 유형의 제3 FET를 포함하는 제2 모놀리식 CFET 구조 -; 및 상기 디바이스 층 상에 배치된 제1 상호연결 층을 포함하며, 상기 제1 상호연결 층은,  제1 입력 신호를 상기 제1 FET의 게이트에 그리고 상기 제2 FET의 게이트에 커플링하도록 구성된 제1 입력 접촉;  제2 입력 신호를 상기 제3 FET의 게이트에 그리고 상기 제4 FET의 게이트에 커플링하도록 구성된 제2 입력 접촉; 및  상기 제1 입력 신호 및 상기 제2 입력 신호의 논리 연산에 기초하여 출력 신호를 생성하도록 구성된 출력 접촉을 포함하는, 집적 회로(IC).</claim></claimInfo><claimInfo><claim>19. 상보적 전계 효과 트랜지스터(CFET) 회로를 형성하는 방법으로서, 디바이스 층을 형성하는 단계 - 상기 디바이스 층은, 제2 유형의 제2 FET 위의 제1 유형의 제1 FET를 포함하는 제1 모놀리식 CFET 구조; 및 상기 제2 유형의 제4 FET 위의 상기 제1 유형의 제3 FET를 포함하는 제2 모놀리식 CFET 구조를 포함함 -; 및상기 디바이스 층 상에 배치된 제1 상호연결 층을 형성하는 단계를 포함하며, 상기 제1 상호연결 층은, 제1 입력 신호를 상기 제1 FET의 게이트에 그리고 상기 제2 FET의 게이트에 커플링하도록 구성된 제1 입력 접촉; 제2 입력 신호를 상기 제3 FET의 게이트에 그리고 상기 제4 FET의 게이트에 커플링하도록 구성된 제2 입력 접촉; 및 상기 제1 입력 신호 및 상기 제2 입력 신호의 논리 연산에 기초하여 출력 신호를 생성하도록 구성된 출력 접촉을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 모놀리식 CFET 구조 내의 상기 제1 유형의 FET의 제1 소스/드레인을 상기 제2 모놀리식 CFET 구조 내의 상기 제1 유형의 FET의 제1 소스/드레인에 커플링하기 위해 제2 방향으로 상기 제1 상호연결 층에서 연장되는 제1 상호연결부를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>LI, Xia</engName><name>리, 샤</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>YANG, Bin</engName><name>양, 빈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.08</priorityApplicationDate><priorityApplicationNumber>17/818,048</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0109315-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.11</receiptDate><receiptNumber>1-5-2025-0041745-40</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257003147.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d56976c5dc3bb687c5635948cae24fc8b701cb4d9226eef88a729130d495fa748220f45b22ed75b720d95c88f61794b71ef96eae6a861527</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7c8ff99a734adfe91561d921691e09a2768e7b6ad93cc7361ce77a3c53c8d6aecbbd2f62504eccc18670b63649ff217035a73971c868bc3b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>