<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(360,220)" to="(740,220)"/>
    <wire from="(670,790)" to="(790,790)"/>
    <wire from="(860,760)" to="(860,770)"/>
    <wire from="(690,310)" to="(690,700)"/>
    <wire from="(680,340)" to="(680,730)"/>
    <wire from="(200,240)" to="(250,240)"/>
    <wire from="(200,200)" to="(250,200)"/>
    <wire from="(740,220)" to="(740,610)"/>
    <wire from="(730,270)" to="(730,660)"/>
    <wire from="(140,200)" to="(140,340)"/>
    <wire from="(750,680)" to="(750,770)"/>
    <wire from="(750,680)" to="(790,680)"/>
    <wire from="(190,400)" to="(190,480)"/>
    <wire from="(830,680)" to="(870,680)"/>
    <wire from="(460,840)" to="(750,840)"/>
    <wire from="(140,200)" to="(170,200)"/>
    <wire from="(850,730)" to="(850,770)"/>
    <wire from="(310,220)" to="(330,220)"/>
    <wire from="(150,240)" to="(170,240)"/>
    <wire from="(1030,590)" to="(1030,780)"/>
    <wire from="(830,590)" to="(1030,590)"/>
    <wire from="(1030,780)" to="(1120,780)"/>
    <wire from="(1140,750)" to="(1230,750)"/>
    <wire from="(850,770)" to="(860,770)"/>
    <wire from="(150,270)" to="(730,270)"/>
    <wire from="(730,660)" to="(870,660)"/>
    <wire from="(740,610)" to="(790,610)"/>
    <wire from="(670,400)" to="(670,790)"/>
    <wire from="(750,770)" to="(750,840)"/>
    <wire from="(750,590)" to="(750,680)"/>
    <wire from="(750,770)" to="(790,770)"/>
    <wire from="(750,590)" to="(790,590)"/>
    <wire from="(1020,770)" to="(1120,770)"/>
    <wire from="(1020,680)" to="(1020,770)"/>
    <wire from="(420,310)" to="(420,340)"/>
    <wire from="(870,660)" to="(870,680)"/>
    <wire from="(150,240)" to="(150,270)"/>
    <wire from="(680,730)" to="(850,730)"/>
    <wire from="(830,770)" to="(850,770)"/>
    <wire from="(190,400)" to="(670,400)"/>
    <wire from="(870,680)" to="(1020,680)"/>
    <wire from="(140,340)" to="(420,340)"/>
    <wire from="(860,760)" to="(1120,760)"/>
    <wire from="(720,700)" to="(790,700)"/>
    <wire from="(420,310)" to="(690,310)"/>
    <wire from="(190,480)" to="(200,480)"/>
    <wire from="(420,340)" to="(680,340)"/>
    <comp lib="4" loc="(830,680)" name="T Flip-Flop">
      <a name="label" val="T2"/>
    </comp>
    <comp lib="1" loc="(720,700)" name="NOT Gate"/>
    <comp lib="4" loc="(830,590)" name="T Flip-Flop">
      <a name="label" val="T3"/>
    </comp>
    <comp lib="1" loc="(200,200)" name="NOT Gate"/>
    <comp lib="0" loc="(1230,750)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="1" loc="(310,220)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(460,840)" name="Clock"/>
    <comp lib="0" loc="(1140,750)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
    </comp>
    <comp lib="1" loc="(200,240)" name="NOT Gate"/>
    <comp lib="0" loc="(200,480)" name="Power"/>
    <comp lib="1" loc="(360,220)" name="NOT Gate"/>
    <comp lib="4" loc="(830,770)" name="T Flip-Flop">
      <a name="label" val="T1"/>
    </comp>
  </circuit>
</project>
