标题title
一种半导体产品的测试方法
摘要abst
本公开提供了一种半导体产品的测试方法，用于测试半导体产品的芯粒封装结构，半导体产品的测试方法包括：发送测试信号至半导体产品中的至少一个信号通道，每个信号通道连接多个芯粒；接收半导体产品基于测试信号反馈的测试结果；根据测试结果，确定半导体产品的芯粒封装结构，测试信号为包含码间串扰的数据图案，测试结果包括测试眼图的眼高和眼宽。本公开中，发送包含码间串扰的测试信号至半导体产品的信号通道，并接收半导体产品基于测试信号反馈的测试结果，通过对测试结果的眼高和眼宽进行分析，即可获知半导体产品的芯粒封装结构，无需对半导体产品进行拆解，节省成本，并且测试方法简单快速，加快了研发进度。
权利要求书clms
1.一种半导体产品的测试方法，其特征在于，用于测试半导体产品的芯粒封装结构，所述半导体产品的测试方法包括：发送测试信号至所述半导体产品中的至少一个信号通道，每个所述信号通道连接多个芯粒；接收所述半导体产品基于所述测试信号反馈的测试结果；根据所述测试结果，确定所述半导体产品的芯粒封装结构；所述测试信号为包含码间串扰的数据图案，所述测试结果包括测试眼图的眼高和眼宽。2.根据权利要求1所述的半导体产品的测试方法，其特征在于，与同一所述信号通道连接的多个所述芯粒构成芯粒组；根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据多个所述信号通道的测试结果的优劣，确定多个所述芯粒组的堆叠方式。3.根据权利要求2所述的半导体产品的测试方法，其特征在于，根据多个信号通道的测试结果的优劣，确定多个所述芯粒组的堆叠方式，包括：若多个所述信号通道中任意两个信号通道的测试结果的差值在第一预设范围内，确定多个所述芯粒组沿水平方向排布，且每个所述芯粒组内的多个所述芯粒堆叠设置；若多个所述信号通道中任意两个信号通道的测试结果的差值不在所述第一预设范围内，确定多个所述芯粒组内的多个所述芯粒堆叠于一起，且不同所述芯粒组的多个所述芯粒沿堆叠方向交替排布。4.根据权利要求1所述的半导体产品的测试方法，其特征在于，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据同一所述信号通道中不同字节信号的测试结果，确定与同一所述信号通道相连的多个所述芯粒的封装结构。5.根据权利要求4所述的半导体产品的测试方法，其特征在于，根据同一所述信号通道中不同字节信号的测试结果，确定多个所述芯粒的封装结构，包括：所述测试结果的信号强度强的所述字节信号对应的芯粒位于所述测试结果的信号强度弱的所述字节信号对应的芯粒的下方。6.根据权利要求1所述的半导体产品的测试方法，其特征在于，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据同一所述信号通道中不同通道区域的测试结果，确定所述半导体产品的信号线的拓扑类型。7.根据权利要求6所述的半导体产品的测试方法，其特征在于，根据同一所述信号通道中不同通道区域的测试结果，确定所述半导体产品的信号线的拓扑类型，包括：若多个通道区域中任意两个通道区域的测试结果的差值不在第二预设范围内，确定所述信号线为树型拓扑；若多个通道区域中任意两个通道区域的测试结果的差值在所述第二预设范围内，确定所述信号线为串联型拓扑。8.根据权利要求1-7任一项所述的半导体产品的测试方法，其特征在于，所述测试结果通过示波器的叠眼图功能展示。9.根据权利要求1-7任一项所述的半导体产品的测试方法，其特征在于，所述测试结果包括多个测试信号的测试眼图的眼宽的平均值以及眼高的平均值。10.根据权利要求9所述的半导体产品的测试方法，其特征在于，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据多个测试眼图中任意两个测试眼图的眼宽的差值和眼高的差值，确定多个所述测试结果的优劣；根据多个所述测试结果的优劣，确定所述半导体产品的芯粒封装结构，其中，所述芯粒封装结构与所述测试结果的优劣具有对应关系。
说明书desc
技术领域本公开涉及半导体技术领域，尤其涉及一种半导体产品的测试方法。背景技术在半导体技术领域，一个半导体产品的内部通常由多个芯粒/裸片堆叠而成，不同半导体产品的芯粒封装结构可能不同，比如半导体产品中芯粒的堆叠方式不同。获知一个已封装半导体产品的封装结构，对于半导体产品的封装设计具有一定的参考价值，利于推进研发进度。发明内容以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。根据本公开实施例，提供了一种半导体产品的测试方法，用于测试半导体产品的芯粒封装结构，所述半导体产品的测试方法包括：发送测试信号至所述半导体产品中的至少一个信号通道，每个所述信号通道连接多个芯粒；接收所述半导体产品基于所述测试信号反馈的测试结果；根据所述测试结果，确定所述半导体产品的芯粒封装结构；所述测试信号为包含码间串扰的数据图案，所述测试结果包括测试眼图的眼高和眼宽。在一些实施例中，与同一所述信号通道连接的多个所述芯粒构成芯粒组；根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据多个所述信号通道的测试结果的优劣，确定多个所述芯粒组的堆叠方式。在一些实施例中，根据多个信号通道的测试结果的优劣，确定多个所述芯粒组的堆叠方式，包括：若多个信号通道中任意两个信号通道的测试结果的差值在第一预设范围内，确定多个所述芯粒组沿水平方向排布，且每个所述芯粒组内的多个所述芯粒堆叠设置。若多个信号通道中任意两个信号通道的测试结果的差值不在所述第一预设范围内，确定多个所述芯粒组内的多个所述芯粒堆叠于一起，且不同所述芯粒组的多个所述芯粒沿堆叠方向交替排布。在一些实施例中，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据同一所述信号通道中不同字节信号的测试结果，确定与同一信号通道相连的多个所述芯粒的封装结构。在一些实施例中，根据同一所述信号通道中不同字节信号的测试结果，确定多个所述芯粒的封装结构，包括：所述测试结果的信号强度强的所述字节信号对应的芯粒位于所述测试结果的信号强度弱的所述字节信号对应的芯粒的下方。在一些实施例中，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据同一所述信号通道中不同通道区域的测试结果，确定所述半导体产品的信号线的拓扑类型。在一些实施例中，根据同一所述信号通道中不同通道区域的测试结果，确定所述半导体产品的信号线的拓扑类型，包括：若多个通道区域中任意两个通道区域的测试结果的差值不在第二预设范围内，确定所述信号线为树型拓扑；若多个通道区域中任意两个通道区域的测试结果的差值在所述第二预设范围内，确定所述信号线为串联型拓扑。在一些实施例中，所述测试结果通过示波器的叠眼图功能展示。在一些实施例中，所述测试结果包括多个测试信号的测试眼图的眼宽的平均值和眼高的平均值。在一些实施例中，根据所述测试结果，确定所述半导体产品的芯粒封装结构，包括：根据多个测试眼图中任意两个测试眼图的眼宽的差值和眼高的差值，确定多个所述测试结果的优劣；根据多个所述测试结果的优劣，确定所述半导体产品的芯粒封装结构，其中，所述芯粒封装结构与所述测试结果的优劣具有对应关系。本公开提供的半导体产品的测试方法中，发送包含码间串扰的测试信号至半导体产品的信号通道，并接收半导体产品基于测试信号反馈的测试结果，通过对测试结果的眼高和眼宽进行分析，即可获知半导体产品的芯粒封装结构，无需对半导体产品进行拆解，节省成本，并且测试方法简单快速，加快了研发进度。在阅读并理解了附图和详细描述后，可以明白其他方面。附图说明并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。图1是根据一示例性实施例示出的一种半导体产品的测试方法的流程图。图2是根据一示例性实施例示出的一种半导体产品的测试装置的示意图。图3是根据一示例性实施例示出的一种半导体产品的测试方法的流程图。图4是根据图3所示的测试方法得到的半导体产品的示意图。图5是根据图3所示的测试方法得到的半导体产品的示意图。图6是根据图3所示的测试方法得到的半导体产品的示意图。图7是根据一示例性实施例示出的一种半导体产品的测试方法的流程图。图8是根据图7所示的测试方法得到的半导体产品的示意图。图9是根据图7所示的测试方法得到的半导体产品的示意图。图10根据一示例性实施例示出的一种半导体产品的测试方法的流程图。图11是根据图10所示的测试方法得到的半导体产品的示意图。图12是根据图10所示的测试方法得到的半导体产品的示意图。图13是根据图10所示的测试方法得到的半导体产品的示意图。图14是根据一示例性实施例示出的信号通道的引脚示意图。图15是根据一示例性实施例示出的一种半导体产品的测试装置的框图。图16是根据一示例性实施例示出的一种半导体产品的测试装置的框图。附图标记：100、半导体产品；10、基板；11、信号通道；11a、第一信号通道；11b、第二信号通道；20、芯粒组；20a、第一芯粒组；20b、第二芯粒组；211、芯粒；211a、第一芯粒；211b、第二芯粒；30、信号线；30a、第一数据线；30b、第二数据线；31、第一信号线；32、第二信号线；33、第三信号线；34、第四信号线；40、通道区域；41、第一通道区域；41’、第一通道区域；42、第二通道区域；42’、第二通道区域；151、发送模块；152、接收模块；153、确定模块；160、测试装置；161、处理器；162、存储器。具体实施方式为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。在半导体技术领域，一个半导体产品的内部通常由多个芯粒/裸片堆叠而成，不同半导体产品的芯粒封装结构可能不同，比如半导体产品中芯粒的堆叠方式不同。获知一个半导体产品中多个芯粒的封装结构，对于半导体产品的封装设计具有一定的参考价值，利于推进研发进度。但是，在半导体产品完成封装后，无法直接知晓其内部芯粒的堆叠方式。在相关技术中，想要获知已封装半导体产品的内部封装结构，只能够对半导体产品进行切割拆解，并使用3D X-ray测试进行观察，耗费人力和物力，而且半导体产品切割后无法再进行使用，增加了研发成本。并且，通过切割和3D X-ray测试的方式无法观察到芯粒的堆叠顺序。为了解决上述问题，本公开提供了一种半导体产品的测试方法，半导体产品的测试方法用于测试半导体产品的芯粒封装结构，半导体产品的测试方法包括：发送测试信号至半导体产品中的至少一个信号通道，每个信号通道连接多个芯粒；接收半导体产品基于测试信号反馈的测试结果；根据测试结果，确定半导体产品的芯粒封装结构，测试信号为包含码间串扰的数据图案，测试结果包括测试眼图的眼高和眼宽。本公开中，发送包含码间串扰的测试信号至半导体产品的信号通道，并接收半导体产品基于测试信号反馈的测试结果，通过对测试结果的眼高和眼宽进行分析，即可获知半导体产品的芯粒封装结构，无需对半导体产品进行拆解，节省成本，并且测试方法简单快速，加快了研发进度。本公开示例性的实施例中，如图1所示，本公开实施例提供了一种半导体产品的测试方法，测试方法可用于对半导体产品进行测试，以获知半导体产品内部的芯粒封装结构。本公开中，以半导体产品为低功耗内存为例进行说明，具体地，比如第四代低功耗双速率存储器。参照图1，半导体产品的测试方法包括以下步骤：步骤S101、发送测试信号至半导体产品的至少一个信号通道，每个信号通道连接多个芯粒。参照图4和图8，半导体产品100包括基板10和设置于基板10上的多个芯粒211，在堆叠的相邻的两个芯粒211之间，以及基板10与位于基板10上的芯粒211之间设置有粘接层。基板10作为半导体产品100的封装载体，基板10为芯粒211提供电连接、保护、支撑和散热等功能，半导体产品中具有不同的信号通道11。示例性地，参照图2和图4，可以将内存控制器与半导体产品100中的至少一个信号通道11相连，内存控制器能够通过数据总线向半导体产品100发送测试信号，测试信号经过信号通道11传输至半导体产品100内部的芯粒211。每个信号通道11连接两个芯粒211，比如，第一信号通道11a连接图4中位于左侧的两个堆叠的芯粒211，第二信号通道11b连接图4中位于右侧的两个堆叠的芯粒211。步骤S102、接收半导体产品基于测试信号反馈的测试结果。该步骤中，参照图2和图4，芯粒211接收到测试信号后，能够基于测试信号生成反馈信号，以响应内存控制器的读/写指令，使用特定的仪器接收反馈信号即可生成测试结果。继续参照图2，可以将示波器与半导体产品100相连，示波器可以通过余辉方式累积叠加显示采集到的反馈信号的比特位的结果，叠加后生成测试眼图。其中，测试结果可以包括测试眼图的眼宽和眼高，通过测试眼图的眼高和眼宽，可以获知反馈信号中码间串扰和噪声的变化，比如，测试眼图的眼高越大则表示码间串扰越小。在一些可选地实施方式中，测试结果还可以包括测试眼图的交叉比和品质因子等参数中的任意一种或多种，本公开不过多赘述。测试过程中，可以选用包含码间串扰的写入指令作为测试信号进行测试，相比使用简单码型进行测试，可以使得测试眼图更能反映反馈信号的真实性，以提高测试的准确性和可靠性。在一个示例中，比如可以选用包含码间串扰且码型复杂的‘00101011’作为测试信号，‘00101011’也即0x2B。步骤S103、根据测试结果，确定半导体产品的芯粒封装结构。需要说明的是，参照图4，若半导体产品100的芯粒封装结构不同，会导致不同信号通道上的芯粒211之间存在的码间串扰和噪声也不同，并且半导体产品100的封装方式与产生的码间串扰和噪声等具有对应关系。因此，对测试结果进行分析以获知码间串扰和噪声的情况，进而可以反推得到芯粒封装结构，从而可以在不拆解半导体产品100的情况下获知半导体产品100的芯粒封装结构。在一个可选地实施例中，可以采用如下方式获取芯粒封装结构与测试结果的对应关系。参照图2，可以对已知封装结构的半导体产品100进行测试，使用示波器接收半导体产品100基于测试信号反馈的测试结果，并记录测试结果与芯粒封装结构的对应关系表。确定多种测试结果与芯粒封装结构的对应关系后，在后续对封装结构未知的半导体产品进行测试以确定半导体产品的封装结构的过程中，只需在对应关系表找到与测试结果对应的芯粒封装结构，即可获知半导体产品的芯粒封装结构。本公开实施例中，发送包含码间串扰的测试信号至半导体产品的信号通道，并接收半导体产品基于测试信号反馈的测试结果，通过对测试结果的眼高和眼宽进行分析，无需对半导体产品进行拆解，即可获知半导体产品中芯粒封装结构，节省成本，并且测试方法简单快速，加快了研发进度。在一个示例性实施例中，如图3所示，本公开实施例提供了一种半导体产品的测试方法，用以通过多个信号通道的测试结果确定半导体产品的芯粒封装结构。半导体产品的测试方法可以包括以下步骤：步骤S201、发送测试信号至半导体产品中的多个信号通道，每个信号通道连接多个芯粒。该步骤与前述实施例中步骤S101的实现原理相同，此处不再赘述。步骤S202、接收半导体产品基于测试信号反馈的测试结果。该步骤与前述实施例中步骤S102的实现原理相同，此处不再赘述。步骤S203、根据多个信号通道的测试结果的优劣，确定多个芯粒组的堆叠方式。该步骤中，参照图3至图5，并结合图14，以半导体产品100为LPDDR4为例，LPDDR4存在两个信号通道11，两个信号通道11分别为第一信号通道11a和第二信号通道11b，每个信号通道11有独立的数据信号、片选信号和时钟使能信号等，即不同的信号通道11之间相互独立。每个信号通道11同时与多个芯粒211相连，与同一信号通道11相连的多个芯粒211能够形成一个芯粒组20。其中，参照图14，LPDDR4的每个信号通道11均包括DQ0、DQ1、DQ2…DQ13、DQ14、DQ15共16个数据信号引脚，其中，第一信号通道11a包括DQ0_A、DQ1_A…DQ15_A共16个数据信号引脚，第二信号通道11b包括DQ0_B、DQ1_B…DQ15_B共16个数据信号引脚。测试过程中，可以使用示波器对第一信号通道11a中DQ0_A-DQ15_A共16个数据信号进行测试以得到16个测试眼图，并对16个测试眼图的眼高求平均值，以及对眼宽求平均值，将计算得到的眼高平均值和眼宽平均值作为第一信号通道11a的测试结果。同理，可以采用前述方式获取第二信号通道11b的测试结果，此处不再赘述。获取两个信号通道的测试结果之后，可以对两个测试眼图的眼高和眼宽进行比较，通过两个测试眼图的眼宽平均值的差值和眼高平均值的差值确定两个信号通道的测试结果的优劣，进而根据测试结果的优劣确定两个芯粒组的堆叠方式。其中，步骤S203之后，半导体产品测试方法包括以下步骤：步骤S204、若多个信号通道中任意两个信号通道的测试结果的差值在第一预设范围内，确定多个芯粒组沿水平方向排布，且每个芯粒组内的多个芯粒堆叠设置。参照图4，示出了两个芯粒组20的一种堆叠方式，第一芯粒组20a与第一信号通道11a相连，第二芯粒组20b与第二信号通道11b相连，第一芯粒组20a和第二芯粒组20b沿水平方向排布，且每个芯粒组20内的多个芯粒211堆叠设置。可以理解的是，在图4所示的堆叠方式中，连接第一芯粒组20a的第一信号通道11a的信号线30的长度，与连接第二芯粒组20b的第二信号通道11b的信号线的长度相同，从而第一信号通道11a和第二信号通道11b的信号质量相同，也即两个信号通道11的测试眼图的眼宽相同且眼高相同。因此，当两个芯粒组20的测试眼图的眼高的差值，以及两个芯粒组20的测试眼图的眼宽的差值在第一预设范围内时，可以确定两个芯粒组20以图4所示的方式堆叠于基板10上。其中，第一预设范围可以由本领域技术人员经过实验得知，比如两个测试眼图的眼高差值为400mv，眼宽差值为230ps。并且，可以根据测试精度需求对第一预设范围进行适应性调节，第一预设范围越小，测试精度越高。步骤S205、若多个信号通道中任意两个信号通道的测试结果的差值不在第一预设范围内，确定多个芯粒组内的多个芯粒堆叠于一起，且不同芯粒组的多个芯粒沿堆叠方向交替排布。参照图5，示出了两组芯粒组20的另一种堆叠方式。两个芯粒组20包括第一芯粒组20a和第二芯粒组20b，两组芯粒组20中的所有芯粒211堆叠在一起，即所有芯粒211依次堆叠设置，并且同一个芯粒组20内的多个芯粒211不相邻设置，也即两个芯粒组20的多个芯粒211沿芯粒组20的堆叠方向交替排布。可以理解的是，在图5所示的堆叠方式中，连接两个芯粒组20的两个信号通道11的信号线30的长度存在差异，从而两个信号通道11的信号质量存在差异，导致示波器测得的两个信号通道11的测试眼图的眼宽和眼高存在较大区别，也即两个信号通道11的测试眼图的眼宽和眼高的差值不在第一预设范围内。该步骤中，示例性地以图5所示的堆叠方式进行说明，这并不对本公开的方案产生限定。多个芯粒组还可以为图6所示的堆叠方式，后文有详细介绍。其中，在步骤S205之后，也即确定两个芯粒组以图5或图6所示的方式进行堆叠后，半导体产品的测试方法还可以包括以下步骤：步骤S206、根据多个信号通道的测试结果的优劣，确定多个芯粒组内多个芯粒的堆叠顺序。参照图5和图6，可以确定的是，当第一芯粒组20a和第二芯粒组20b中的所有芯粒211均堆叠于一起，连接两个芯粒组20的信号通道11之间的走线距离不同，从而两个芯粒组20的信号质量存在差异。其中，走线距离越短则信号质量越好。在一个示例中，参照图5，整体上第一信号通道11a连接的芯粒位于第二信号通道11b连接的芯粒的下方，从而连接第一芯粒组20a的两个芯粒211的第一信号通道11a的信号线30的长度更短，使得第一芯粒组20a的信号质量更好。在另一个示例中，参照图6，整体上第二信号通道11b连接的芯粒在第一信号通道11a连接的芯粒的下方，从而连接第二芯粒组20b的两个芯粒211的第二信号通道11b的信号线30的长度更短，使得第二芯粒组20b的信号质量更好。在一个示例性实施例中，如图7所示，本公开实施例提供了一种半导体产品的测试方法，用以通过同一个信号通道中不同字节信号的测试结果确定芯粒封装结构。半导体产品的测试方法可以包括以下步骤：步骤S301、发送测试信号至半导体产品的一个信号通道，信号通道连接多个芯粒。该步骤与前述实施例中步骤S101的实现方式相同，此处不再赘述。步骤S302、接收半导体产品基于测试信号反馈的测试结果。该步骤与前述实施例中步骤S102的实现方式相同，此处不再赘述。步骤S303、根据同一信号通道中不同字节信号的测试结果，确定多个芯粒的封装结构。该步骤中，参照图8、图9和图14，以半导体产品100为LPDDR4，并选用LPDDR4的第一信号通道11a进行示例性说明，LPDDR4具有16比特宽的数据，从而第一信号通道11a包括DQ0_A、DQ1_A、DQ2_A…DQ13_A、DQ14_A和DQ15_A共16个数据信号引脚。其中，参照图8、图9和图14，第一信号通道11a中的DQ0_A-DQ7_A共8个数据信号形成一组字节信号，用以传输低位信号“0”至第一芯粒211a，该组字节信号又称为byte0。第一信号通道11a中的DQ8_A-DQ15_A形成另一组字节信号，用以传输高位信号“1”至第二芯粒211b，该组字节信号又称为byte1。通过对DQ0_A-DQ7_A共8个数据信号的测试眼图的眼高求平均值以及对眼宽求平均值，可以得到byte0字节信号的测试结果，通过对DQ8_A-DQ15_A共8个数据信号的测试眼图的眼高求平均值以及对眼宽求平均值，可以得到byte1字节信号的测试结果。参照图8和图9，第一芯粒211a和第二芯粒211b与第一信号通道11a相连，连接第一芯粒211a的第一信号通道11a具有第一数据线30a，连接第二芯粒211b的第一信号通道11a具有第二数据线30b。第一芯粒211a和第二芯粒211b的堆叠排布顺序不同，会影响第一信号通道11a信号线30的长度，从而导致两个芯粒211的信号质量存在区别。其中，信号线30长度越短则信号质量越好。因此，可以根据测试结果中信号线30的信号质量的优劣确定哪个芯粒位于上方，哪个芯粒位于下方。在一个实施例中，参照图8，第一芯粒211a直接与基板10相连，连接第一芯粒211a的第一数据线30a相较于连接第二芯粒211b的第二数据线30b更短。由于信号线越短则信号质量越好，因此，当检测到第一数据线30a的信号质量好于第二数据线30b时，即可确定第一芯粒211a堆叠于第二芯粒211b的下方。在另一个实施例中，参照图9，第二芯粒211b直接与基板10相连，从而连接第二芯粒211b的第二数据线30b短于连接第一芯粒211a的第一数据线30a。因此，当检测到第二数据线30b的信号质量好于第一数据线30a时，即可确定第二芯粒211b堆叠于第一芯粒211a的下方。可以采用上述方法对与第二信号通道11b相连的芯粒211的堆叠顺序进行判断，此处不再详述。在一个示例性实施例中，如图10所示，本公开实施例提供了一种半导体产品的测试方法，用以通过同一个信号通道中不同通道区域的测试结果确定芯粒封装结构。半导体产品的测试方法可以包括以下步骤：步骤S401、发送测试信号至半导体产品的一个信号通道，信号通道连接多个芯粒。该步骤与前述实施例中步骤S101的实现方式相同，此处不再赘述。步骤S402、接收半导体产品基于测试信号反馈的测试结果。该步骤与前述实施例中步骤S102的实现方式相同，此处不再赘述。步骤S403、根据同一信号通道中不同通道区域的测试结果，确定半导体产品的信号线的拓扑类型。参照图11至图13，并结合图2，与同一信号通道11相连的多个芯粒形成多个通道区域40，每个通道区域40设置有数据信号线以及片选信号线。其中，片选信号线是地址总线中的一种，且多个片选信号线与多个通道区域40一一对应相连，内存控制器通过片选信号线可以选中与该片选信号线对应的通道区域40，并对选中的通道区域40进行数据、地址或命令的独立传输，使得被选中的通道区域40能够产生反馈信号，进而可以使用示波器测得被选中的通道区域40的测试眼图。示例性地，参照图11和图12，并结合图14，第一信号通道11a包括两个通道区域40，两个通道区域40分别为第一通道区域41和第二通道区域42，信号线30包括第一信号线31和第二信号线32，第一信号线31与第一通道区域41对应相连，第一信号线31包括DQ0_A-DQ15_A共16个数据信号线以及一条片选信号线CS0_A，第二信号线32与第二通道区域42对应相连，第二信号线32包括DQ0_A-DQ15_A共16个数据信号线以及一条片选信号线CS1_A。参照图11，以第一信号通道11a为例，可以确定的是，内存控制器可以通过片选信号线CS0_A选中第一信号通道11a的第一通道区域41，在示波器对第一信号通道11a中所有数据信号引脚进行测量时，测试结果均为第一通道区域41中芯粒反馈信号的测试眼图。内存控制器可以通过片选信号线CS1_A选中第一信号通道11a的第二通道区域42，使用示波器对所有数据信号引脚进行测量时，测试结果均为第二通道区域42中芯粒反馈信号的测试眼图。同理，内存控制器可以通过片选信号线CS0_B和CS1_B选中第二信号通道11b的不同通道区域，并对数据信号引脚DQ_B进行测试，此处不过多赘述。需要说明的是，参照图11至图13，可以对每个通道区域40中DQ0-DQ15共16个数据信号线的测试眼图的眼高求平均值以及对眼宽求平均值，以作为该通道区域40的测试结果，通过对第一通道区域41和第二通道区域42的测试眼图的眼高平均值进行比较，以及对眼宽平均值进行比较，可以确定两个通道区域40的信号质量，进而可以确定两个通道区域40与信号通道11之间信号线的拓扑类型。在一个实施例中，参照图11和图12，以第一信号通道11a为例，其中第一信号线31与第一通道区域41相连，第二信号线32与第二通道区域42相连，第一信号线31与第二信号线32并联设置，信号线的拓扑类型为树型拓扑。继续参照图11和图12，第二信号线32对于第一信号线31来说是一个信号分支，从而第二信号线32会在第一信号线31上产生反射，导致第一信号线31的信号质量下降。并且，信号反射对第一信号线31的信号质量会产生较大影响，导致第一信号线31与第二信号线32的测试眼图的眼宽的差值和眼高的差值超出第二预设范围。需要说明的是，第二预设范围的数值可以根据半导体产品的规格不同而变化，当半导体产品为LPDDR4时，第二预设范围比如眼宽的差值为6ps，眼高的差值为3mv。由上可以确定的是，第一通道区域41和第二通道区域42的测试结果的差值超出第二预设范围时，可以确定第一信号线31和第二信号线32为树型拓扑。在另一个实施例中，参照图11和图13，以第二信号通道11b为例，其中第三信号线33与第一通道区域41’相连，第四信号线34与第二通道区域42’相连，第三信号线33与第四信号线34串联设置，信号线的拓扑类型为串联型拓扑。继续参照图11和图13，第三信号线33与第四信号线34串联，第四信号线34在第三信号线33上不会产生反射，从而第一通道区域41和第二通道区域42的测试眼图的眼宽的差值和眼高的差值落入第二预设范围内。由上可以确定的是，当第一通道区域41’和第二通道区域42’的测试结果的差值在第二预设范围内时，可以确定信号线为串联型拓扑。本公开实施例详细地说明如何对LPDDR4/4X进行测试，以获取LPDDR4/4X的芯粒封装结构，这并不对本公开的技术方案产生限定，可以理解的是，对于其他半导体产品的芯粒封装结构，也可以采用上述实施例所提供的方法测试得到。本公开示例性实施例，提供了一种半导体产品的测试装置。图15是半导体产品的测试装置的框图，该测试装置包括：发送模块151，被配置为发送测试信号至半导体产品中的至少一个信号通道，每个信号通道连接多个芯粒；接收模块152，被配置为接收半导体产品基于测试信号反馈的测试结果；确定模块153，被配置为根据测试结果，确定半导体产品的芯粒的封装结构。本实施例中的测试装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。图16是根据一示例性实施例示出的一种半导体产品的测试装置，即计算机设备160的框图。该测试测试装置可以是本公开上述示例性实施例中的半导体产品的测试装置，例如，计算机设备160可以被提供为终端设备。参照图16，计算机设备160包括处理器161，处理器的个数可以根据需要设置为一个或者多个。计算机设备160还包括存储器162，用于存储可由处理器161的执行的指令，例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器801被配置为执行指令，以执行上述方法。本领域技术人员应明白，本公开的实施例可提供为方法、装置、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外，本领域技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。在本公开一个示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器162，上述指令可由计算机设备160的处理器161执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器、CD-ROM、磁带、软盘和光数据存储设备等。在本公开示例性的实施例中，提供了一种非临时性计算机可读存储介质，使得半导体产品的测试装置能够执行本公开示例性的实施例所提供的半导体产品的测试方法。本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
