+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; wb_sdram_ctrl|wb_port_arbiter|wbports[1].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[1].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[1].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[0].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[0].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter|wbports[0].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|wb_port_arbiter                                                                                         ; 206   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl|sdram_ctrl                                                                                              ; 70    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl                                                                                                         ; 172   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memcard                                                                                                               ; 49    ; 0              ; 7            ; 0              ; 33     ; 0               ; 0             ; 0               ; 5     ; 0              ; 0            ; 0                ; 0                 ;
; sysctl                                                                                                                ; 51    ; 5              ; 5            ; 5              ; 42     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|transceiver                                                                                                      ; 28    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart                                                                                                                  ; 50    ; 0              ; 23           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_flash|page_pgm_mem                                                                                                ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_flash|flash_ctrl                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_flash                                                                                                             ; 74    ; 0              ; 14           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom                                                                                                                   ; 78    ; 0              ; 62           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|reg_1                                                                                                         ; 48    ; 2              ; 1            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|reg_0                                                                                                         ; 48    ; 2              ; 1            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|interrupt_unit                                                                                                ; 73    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|mc_arithmetic                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|multiplier                                                                                                    ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|shifter                                                                                                       ; 69    ; 0              ; 27           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|logic_op                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|adder|addsub                                                                                                  ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|adder                                                                                                         ; 66    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|load_store_unit|dcache|memories[0].way_0_tag_ram                                                              ; 40    ; 1              ; 1            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|load_store_unit|dcache|memories[0].data_memories.way_0_data_ram                                               ; 58    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|load_store_unit|dcache                                                                                        ; 141   ; 0              ; 22           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|load_store_unit                                                                                               ; 150   ; 2              ; 4            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|decoder                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit|icache|memories[1].way_0_tag_ram                                                             ; 41    ; 1              ; 1            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit|icache|memories[1].way_0_data_ram                                                            ; 60    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit|icache|memories[0].way_0_tag_ram                                                             ; 41    ; 1              ; 1            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit|icache|memories[0].way_0_data_ram                                                            ; 60    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit|icache                                                                                       ; 101   ; 0              ; 19           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|instruction_unit                                                                                              ; 112   ; 39             ; 0            ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu                                                                                                               ; 104   ; 0              ; 1            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                                                                                                                   ; 104   ; 32             ; 0            ; 32             ; 111    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg21                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg20                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg19                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg18                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg17                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg16                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg15                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg14                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg13                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|shift_reg12                                                                      ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|cntr2|cmpr22                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|cntr2                                                                            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|cmpr9                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|cmpr10                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated|ddio_out                                                                         ; 12    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds|lvds_tx|auto_generated                                                                                  ; 37    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|lvds                                                                                                         ; 28    ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|fifo|counter_read                                                                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|fifo|counter_write                                                                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|fifo                                                                                                   ; 23    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|pixelfeed|fifo32to16                                                                                   ; 36    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|pixelfeed                                                                                              ; 88    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb|ctlif                                                                                                  ; 50    ; 0              ; 6            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link|vgafb                                                                                                        ; 83    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPD_Link                                                                                                              ; 84    ; 42             ; 0            ; 42             ; 113    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; csrbrg                                                                                                                ; 101   ; 0              ; 18           ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wbswitch|arb                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wbswitch                                                                                                              ; 282   ; 5              ; 0            ; 5              ; 362    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_3x5|altpll_component|auto_generated                                                                               ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_3x5                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_x1|altpll_component|auto_generated                                                                                ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_x1                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
