TimeQuest Timing Analyzer report for Ozy_Janus
Wed Oct 10 19:43:54 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 13. Slow Model Setup: 'IF_clk'
 14. Slow Model Setup: 'C5'
 15. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 16. Slow Model Setup: 'SPI_SCK'
 17. Slow Model Hold: 'C5'
 18. Slow Model Hold: 'IF_clk'
 19. Slow Model Hold: 'SPI_SCK'
 20. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 21. Slow Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 22. Slow Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'IF_clk'
 24. Slow Model Minimum Pulse Width: 'C5'
 25. Slow Model Minimum Pulse Width: 'SPI_SCK'
 26. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 43. Fast Model Setup: 'IF_clk'
 44. Fast Model Setup: 'C5'
 45. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 46. Fast Model Setup: 'SPI_SCK'
 47. Fast Model Hold: 'IF_clk'
 48. Fast Model Hold: 'C5'
 49. Fast Model Hold: 'SPI_SCK'
 50. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 51. Fast Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 52. Fast Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 53. Fast Model Minimum Pulse Width: 'IF_clk'
 54. Fast Model Minimum Pulse Width: 'C5'
 55. Fast Model Minimum Pulse Width: 'SPI_SCK'
 56. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Progagation Delay
 73. Minimum Progagation Delay
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Ozy_Janus                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Ozy_Janus.sdc ; OK     ; Wed Oct 10 19:43:49 2012 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                       ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; C5                                         ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { C5 }                              ;
; clk_lrclk_gen:clrgen|BCLK                  ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk_lrclk_gen:clrgen|BCLK }       ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; Generated ; 6.944  ; 144.01 MHz ; 0.000 ; 3.472  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; IF_clk ; cm3|altpll_component|pll|inclk[0] ; { cm3|altpll_component|pll|clk[0] } ;
; IF_clk                                     ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { IF_clk }                          ;
; SPI_SCK                                    ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { SPI_SCK }                         ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+--------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note ;
+------------+-----------------+--------------------------------------------+------+
; 78.05 MHz  ; 78.05 MHz       ; IF_clk                                     ;      ;
; 136.3 MHz  ; 136.3 MHz       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;      ;
; 139.02 MHz ; 139.02 MHz      ; C5                                         ;      ;
; 210.17 MHz ; 210.17 MHz      ; SPI_SCK                                    ;      ;
; 227.69 MHz ; 227.69 MHz      ; clk_lrclk_gen:clrgen|BCLK                  ;      ;
+------------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; -0.393 ; -9.024        ;
; IF_clk                                     ; 1.054  ; 0.000         ;
; C5                                         ; 5.354  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 13.929 ; 0.000         ;
; SPI_SCK                                    ; 16.075 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; C5                                         ; 0.499 ; 0.000         ;
; IF_clk                                     ; 0.499 ; 0.000         ;
; SPI_SCK                                    ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 0.499 ; 0.000         ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.499 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 2.230 ; 0.000         ;
; IF_clk                                     ; 7.349 ; 0.000         ;
; C5                                         ; 9.174 ; 0.000         ;
; SPI_SCK                                    ; 9.174 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 9.174 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.393 ; NWire_rcv:MDC[3].M_IQ|tb_width[4]  ; NWire_rcv:MDC[3].M_IQ|resync       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.378      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[10]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[12]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[14]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[8]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[9]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[15]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.315      ;
; -0.348 ; NWire_rcv:MDC[3].M_IQ|tb_width[0]  ; NWire_rcv:MDC[3].M_IQ|resync       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.332      ;
; -0.319 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][3] ; NWire_rcv:MDC[3].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.304      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[10]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[12]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[14]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[8]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[9]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[15]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.316 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.017     ; 7.283      ;
; -0.309 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][2] ; NWire_rcv:MDC[3].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.293      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[4]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[2]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[3]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[1]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[6]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[5]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.305 ; NWire_rcv:P_MIC|tb_width[3]        ; NWire_rcv:P_MIC|rdata[7]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.231      ;
; -0.294 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3] ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.277      ;
; -0.292 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][2] ; NWire_rcv:MDC[3].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.277      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[4]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[2]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[3]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[1]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[6]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[5]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.273 ; NWire_rcv:P_MIC|tb_width[1]        ; NWire_rcv:P_MIC|rdata[7]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.058     ; 7.199      ;
; -0.262 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.249      ;
; -0.259 ; NWire_rcv:MDC[1].M_IQ|tb_width[1]  ; NWire_rcv:MDC[1].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 7.240      ;
; -0.236 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2] ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.021     ; 7.199      ;
; -0.230 ; NWire_rcv:P_MIC|DB_LEN[2][0]       ; NWire_rcv:P_MIC|tb_width[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.213      ;
; -0.220 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3] ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.204      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[10]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[12]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[14]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[8]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[9]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[15]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.199 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.170      ;
; -0.188 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.009      ; 7.181      ;
; -0.181 ; NWire_rcv:MDC[1].M_IQ|tb_width[2]  ; NWire_rcv:MDC[1].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 7.162      ;
; -0.178 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][8] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.009      ; 7.171      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[4]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[2]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[3]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[1]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[6]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[5]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.156 ; NWire_rcv:P_MIC|tb_width[5]        ; NWire_rcv:P_MIC|rdata[7]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.054     ; 7.086      ;
; -0.154 ; NWire_rcv:MDC[1].M_IQ|tb_width[3]  ; NWire_rcv:MDC[1].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 7.135      ;
; -0.149 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|pass[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.136      ;
; -0.143 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.126      ;
; -0.142 ; NWire_rcv:MDC[2].M_IQ|tb_width[6]  ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.002     ; 7.124      ;
; -0.140 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.125      ;
; -0.139 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[3].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.126      ;
; -0.138 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][3] ; NWire_rcv:MDC[3].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.123      ;
; -0.132 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][0] ; NWire_rcv:MDC[3].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.119      ;
; -0.128 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[0][2] ; NWire_rcv:MDC[3].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.112      ;
; -0.125 ; NWire_rcv:MDC[2].M_IQ|tb_width[6]  ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.002     ; 7.107      ;
; -0.112 ; NWire_rcv:P_MIC|DB_LEN[2][0]       ; NWire_rcv:P_MIC|tb_width[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.095      ;
; -0.111 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][2] ; NWire_rcv:MDC[3].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.096      ;
; -0.109 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4] ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.002      ; 7.095      ;
; -0.106 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.007      ; 7.097      ;
; -0.100 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.085      ;
; -0.096 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.009      ; 7.089      ;
; -0.078 ; NWire_rcv:MDC[0].M_IQ|tb_width[3]  ; NWire_rcv:MDC[0].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.005      ; 7.067      ;
; -0.077 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0] ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.021     ; 7.040      ;
; -0.076 ; NWire_rcv:MDC[3].M_IQ|tb_width[5]  ; NWire_rcv:MDC[3].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.060      ;
; -0.071 ; NWire_rcv:P_MIC|DB_LEN[2][0]       ; NWire_rcv:P_MIC|tb_width[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 7.050      ;
; -0.071 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0] ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 7.037      ;
; -0.069 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4] ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.021     ; 7.032      ;
; -0.069 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0] ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.005      ; 7.058      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[10]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[12]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[14]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[8]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[9]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[15]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.068 ; NWire_rcv:P_MIC|tb_width[2]        ; NWire_rcv:P_MIC|rdata[13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 7.039      ;
; -0.067 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5] ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.050      ;
; -0.059 ; NWire_rcv:P_MIC|DB_LEN[2][0]       ; NWire_rcv:P_MIC|tb_width[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.042      ;
; -0.059 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][8] ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.005      ; 7.048      ;
; -0.057 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[1][3] ; NWire_rcv:MDC[3].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.044      ;
; -0.055 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.007      ; 7.046      ;
; -0.053 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.040      ;
; -0.052 ; NWire_rcv:MDC[3].M_IQ|tb_width[6]  ; NWire_rcv:MDC[3].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.036      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IF_clk'                                                                                                                         ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.054 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 8.661      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.067 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.732      ; 8.650      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.174 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 8.545      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.180 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.540      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.187 ; NWire_rcv:P_MIC|resync     ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 8.523      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.276 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.436      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.436 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.733      ; 8.282      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.449 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 8.271      ;
; 1.485 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.227      ;
; 1.485 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.227      ;
; 1.485 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.227      ;
; 1.485 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.727      ; 8.227      ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C5'                                                                                                                                           ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 5.354  ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 10.417       ; 4.386      ; 9.793      ;
; 13.640 ; clk_lrclk_gen:clrgen|Bfall       ; clk_lrclk_gen:clrgen|BCLK         ; C5                        ; C5          ; 20.833       ; 0.001      ; 7.234      ;
; 13.708 ; clk_lrclk_gen:clrgen|Brise       ; clk_lrclk_gen:clrgen|BCLK         ; C5                        ; C5          ; 20.833       ; 0.001      ; 7.166      ;
; 14.125 ; C12_rst                          ; cdc_mcp:iqp|b_data[19]            ; C5                        ; C5          ; 20.833       ; 0.030      ; 6.778      ;
; 14.193 ; C12_rst                          ; cdc_mcp:iqp|b_data[23]            ; C5                        ; C5          ; 20.833       ; 0.030      ; 6.710      ;
; 14.284 ; C12_rst                          ; cdc_mcp:iqp|b_data[21]            ; C5                        ; C5          ; 20.833       ; 0.030      ; 6.619      ;
; 14.647 ; C12_rst                          ; cdc_mcp:iqp|b_data[22]            ; C5                        ; C5          ; 20.833       ; 0.036      ; 6.262      ;
; 14.654 ; C12_rst                          ; cdc_mcp:iqp|b_data[28]            ; C5                        ; C5          ; 20.833       ; 0.029      ; 6.248      ;
; 14.677 ; C12_rst                          ; cdc_mcp:iqp|b_data[18]            ; C5                        ; C5          ; 20.833       ; 0.029      ; 6.225      ;
; 14.773 ; C12_rst                          ; cdc_mcp:iqp|b_data[9]             ; C5                        ; C5          ; 20.833       ; 0.029      ; 6.129      ;
; 14.873 ; C12_rst                          ; cdc_mcp:iqp|b_data[13]            ; C5                        ; C5          ; 20.833       ; 0.023      ; 6.023      ;
; 14.933 ; C12_rst                          ; cdc_mcp:iqp|b_data[12]            ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.962      ;
; 15.031 ; C12_rst                          ; cdc_mcp:lra|b_data[3]             ; C5                        ; C5          ; 20.833       ; 0.045      ; 5.887      ;
; 15.046 ; C12_rst                          ; cdc_mcp:lra|b_data[7]             ; C5                        ; C5          ; 20.833       ; 0.013      ; 5.840      ;
; 15.090 ; C12_rst                          ; cdc_mcp:iqp|b_data[1]             ; C5                        ; C5          ; 20.833       ; 0.029      ; 5.812      ;
; 15.104 ; C12_rst                          ; cdc_mcp:lra|b_data[5]             ; C5                        ; C5          ; 20.833       ; 0.013      ; 5.782      ;
; 15.132 ; C12_rst                          ; cdc_mcp:iqp|b_data[0]             ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.763      ;
; 15.138 ; C12_rst                          ; cdc_mcp:lra|b_data[6]             ; C5                        ; C5          ; 20.833       ; 0.013      ; 5.748      ;
; 15.163 ; C12_rst                          ; cdc_mcp:iqp|b_data[15]            ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.732      ;
; 15.174 ; C12_rst                          ; cdc_mcp:lra|b_data[4]             ; C5                        ; C5          ; 20.833       ; 0.013      ; 5.712      ;
; 15.277 ; C12_rst                          ; cdc_mcp:iqp|b_data[24]            ; C5                        ; C5          ; 20.833       ; 0.045      ; 5.641      ;
; 15.282 ; C12_rst                          ; cdc_mcp:iqp|b_data[7]             ; C5                        ; C5          ; 20.833       ; 0.045      ; 5.636      ;
; 15.405 ; C12_rst                          ; cdc_mcp:lra|b_data[12]            ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.490      ;
; 15.424 ; C12_rst                          ; cdc_mcp:lra|b_data[15]            ; C5                        ; C5          ; 20.833       ; 0.030      ; 5.479      ;
; 15.551 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.322      ;
; 15.582 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.291      ;
; 15.598 ; C12_rst                          ; cdc_mcp:lra|b_data[0]             ; C5                        ; C5          ; 20.833       ; -0.007     ; 5.268      ;
; 15.624 ; C12_rst                          ; cdc_mcp:lra|b_data[24]            ; C5                        ; C5          ; 20.833       ; 0.014      ; 5.263      ;
; 15.691 ; C12_rst                          ; cdc_mcp:iqp|b_data[2]             ; C5                        ; C5          ; 20.833       ; 0.029      ; 5.211      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.168      ;
; 15.713 ; clk_lrclk_gen:clrgen|BCLK_cnt[1] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.160      ;
; 15.724 ; C12_rst                          ; cdc_mcp:iqp|b_data[6]             ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.171      ;
; 15.744 ; clk_lrclk_gen:clrgen|BCLK_cnt[1] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.129      ;
; 15.754 ; C12_rst                          ; cdc_mcp:iqp|b_data[14]            ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.141      ;
; 15.770 ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 20.833       ; 4.386      ; 9.793      ;
; 15.787 ; C12_rst                          ; cdc_mcp:lra|b_data[20]            ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.101      ;
; 15.793 ; clk_lrclk_gen:clrgen|BCLK_cnt[2] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.080      ;
; 15.806 ; C12_rst                          ; cdc_mcp:lra|b_data[25]            ; C5                        ; C5          ; 20.833       ; 0.029      ; 5.096      ;
; 15.812 ; C12_rst                          ; cdc_mcp:iqp|b_data[30]            ; C5                        ; C5          ; 20.833       ; 0.023      ; 5.084      ;
; 15.824 ; clk_lrclk_gen:clrgen|BCLK_cnt[2] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.049      ;
; 15.836 ; C12_rst                          ; cdc_mcp:iqp|b_data[27]            ; C5                        ; C5          ; 20.833       ; 0.036      ; 5.073      ;
; 15.876 ; C12_rst                          ; cdc_mcp:iqp|b_data[4]             ; C5                        ; C5          ; 20.833       ; -0.007     ; 4.990      ;
; 15.877 ; C12_rst                          ; cdc_mcp:iqp|b_data[16]            ; C5                        ; C5          ; 20.833       ; 0.022      ; 5.018      ;
; 15.920 ; C12_rst                          ; cdc_mcp:iqp|b_data[31]            ; C5                        ; C5          ; 20.833       ; 0.029      ; 4.982      ;
; 15.924 ; C12_rst                          ; cdc_mcp:lra|b_data[1]             ; C5                        ; C5          ; 20.833       ; 0.030      ; 4.979      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.967 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.906      ;
; 15.996 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.040      ; 4.917      ;
; 16.069 ; C12_rst                          ; cdc_mcp:iqp|b_data[26]            ; C5                        ; C5          ; 20.833       ; 0.036      ; 4.840      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.073 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.800      ;
; 16.106 ; C12_rst                          ; cdc_mcp:lra|b_data[8]             ; C5                        ; C5          ; 20.833       ; 0.014      ; 4.781      ;
; 16.108 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.765      ;
; 16.108 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.765      ;
; 16.108 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.765      ;
; 16.108 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.765      ;
; 16.108 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 4.765      ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[8]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[7]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[6]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[5]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[4]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[3]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[2]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.929 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[1]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.068     ; 4.876      ;
; 13.953 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.050     ; 4.870      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[15]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[14]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[13]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[12]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[11]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[10]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[9]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[15]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[14]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 13.967 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[13]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 4.848      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[12]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[11]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[10]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[9]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[8]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[7]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[6]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[5]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[4]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[3]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[2]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[1]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.363 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[0]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.051     ; 4.459      ;
; 14.378 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[0]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.050     ; 4.445      ;
; 14.723 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.050     ; 4.100      ;
; 14.754 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.045     ; 4.074      ;
; 14.786 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.060     ; 4.027      ;
; 15.339 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.045     ; 3.489      ;
; 15.444 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[15] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.047     ; 3.382      ;
; 15.444 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[30] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.047     ; 3.382      ;
; 15.444 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[25] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.047     ; 3.382      ;
; 15.444 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.047     ; 3.382      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[1]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.518 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 3.309      ;
; 15.712 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|obit          ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 3.103      ;
; 15.712 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|obit            ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.058     ; 3.103      ;
; 15.816 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.045     ; 3.012      ;
; 15.891 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[12] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.054     ; 2.928      ;
; 15.891 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.054     ; 2.928      ;
; 15.891 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.054     ; 2.928      ;
; 15.891 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[16]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.054     ; 2.928      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[24] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[8]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[23] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[7]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[22] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[6]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[5]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[4]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[18] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[2]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.916 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[17] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.063     ; 2.894      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[31] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[13] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[28] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[27] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[9]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 15.923 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.053     ; 2.897      ;
; 16.144 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[3]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.045     ; 2.684      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[14] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[11] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[26] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[10] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[21] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[20] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.236 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[19] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.061     ; 2.576      ;
; 16.247 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.060     ; 2.566      ;
; 16.249 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.060     ; 2.564      ;
; 16.269 ; cdc_mcp:lra|b_data[29]     ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.046     ; 2.558      ;
; 16.273 ; cdc_mcp:lra|b_data[0]      ; I2S_xmit:J_LRAudio|last_data[0]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.037     ; 2.563      ;
; 16.282 ; cdc_mcp:iqp|b_data[4]      ; I2S_xmit:J_IQPWM|last_data[4]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.037     ; 2.554      ;
; 16.289 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.540      ;
; 16.289 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.540      ;
; 16.289 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.540      ;
; 16.289 ; cdc_mcp:lra|b_data[23]     ; I2S_xmit:J_LRAudio|last_data[23] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.059     ; 2.525      ;
; 16.289 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[3]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.540      ;
; 16.289 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[0]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.540      ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.812      ;
; 16.082 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 4.802      ;
; 16.252 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.633      ;
; 16.257 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.628      ;
; 16.258 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.627      ;
; 16.285 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.600      ;
; 16.286 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.599      ;
; 16.287 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.598      ;
; 16.290 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.595      ;
; 16.291 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.594      ;
; 16.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.593      ;
; 16.294 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.591      ;
; 16.303 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 4.581      ;
; 16.316 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 4.566      ;
; 16.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.566      ;
; 16.321 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.564      ;
; 16.324 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.561      ;
; 16.328 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.557      ;
; 16.350 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 4.532      ;
; 16.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.448      ;
; 16.442 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.443      ;
; 16.443 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.442      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.465 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.014      ; 4.422      ;
; 16.470 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.415      ;
; 16.472 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 4.412      ;
; 16.472 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.413      ;
; 16.475 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.410      ;
; 16.479 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.406      ;
; 16.500 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.385      ;
; 16.501 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 4.381      ;
; 16.598 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.266      ;
; 16.609 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 4.267      ;
; 16.620 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.265      ;
; 16.625 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.260      ;
; 16.626 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.259      ;
; 16.648 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.216      ;
; 16.653 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.232      ;
; 16.655 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.230      ;
; 16.658 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.227      ;
; 16.662 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.012      ; 4.223      ;
; 16.684 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 4.198      ;
; 16.719 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 4.157      ;
; 16.739 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 4.137      ;
; 16.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.023      ;
; 16.898 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 3.978      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.960      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.930 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.945      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.940 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.935      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.956 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 3.926      ;
; 16.969 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 3.907      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.980 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.895      ;
; 16.990 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 3.885      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C5'                                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; C12_RESET.c0                      ; C12_rst                           ; C5           ; C5          ; 0.000        ; 0.000      ; 1.041      ;
; 0.745 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.000      ; 1.051      ;
; 0.753 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.059      ;
; 0.768 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.000      ; 1.074      ;
; 0.794 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.100      ;
; 0.920 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.226      ;
; 0.971 ; C12_rst                           ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.277      ;
; 0.973 ; C12_rst                           ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 1.279      ;
; 1.044 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.350      ;
; 1.164 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; C12_rst                           ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.474      ;
; 1.172 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.492      ;
; 1.192 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.498      ;
; 1.211 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.517      ;
; 1.216 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.402 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.001      ; 1.709      ;
; 1.491 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.797      ;
; 1.522 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.828      ;
; 1.522 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.828      ;
; 1.550 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.856      ;
; 1.566 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.872      ;
; 1.568 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.005      ; 1.879      ;
; 1.595 ; C12_rst                           ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.001      ; 1.902      ;
; 1.645 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.951      ;
; 1.646 ; C12_rst                           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.001      ; 1.953      ;
; 1.650 ; C12_rst                           ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.001      ; 1.957      ;
; 1.654 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.659 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.965      ;
; 1.661 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.967      ;
; 1.664 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.970      ;
; 1.696 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.002      ;
; 1.699 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.005      ; 2.010      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.715 ; IF_DFS0                           ; cdc_mcp:dfs|b_data[0]             ; IF_clk       ; C5          ; 0.000        ; 1.544      ; 3.565      ;
; 1.723 ; IF_Q_PWM[5]                       ; cdc_mcp:iqp|b_data[5]             ; IF_clk       ; C5          ; 0.000        ; 1.586      ; 3.615      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.728 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.005      ; 2.039      ;
; 1.731 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.037      ;
; 1.740 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.745 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.051      ;
; 1.747 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.053      ;
; 1.750 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.056      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IF_clk'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; async_usb:usb1|FX_state~6        ; async_usb:usb1|FX_state~6        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|ep_sel            ; async_usb:usb1|ep_sel            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_PWM_state~3                   ; IF_PWM_state~3                   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~4                  ; IF_SYNC_state~4                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~3                  ; IF_SYNC_state~3                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~2                  ; IF_SYNC_state~2                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[0]                ; FIFO:RXF|usedw[0]                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|IF_chan[0]     ; Tx_fifo_ctrl:TXFC|IF_chan[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[4]  ; async_usb:usb1|Rx_fifo_wdata[4]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[2]  ; async_usb:usb1|Rx_fifo_wdata[2]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[5]    ; Tx_fifo_ctrl:TXFC|AD_timer[5]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[3]  ; async_usb:usb1|Rx_fifo_wdata[3]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[1]  ; async_usb:usb1|Rx_fifo_wdata[1]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[5]  ; async_usb:usb1|Rx_fifo_wdata[5]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[8]  ; async_usb:usb1|Rx_fifo_wdata[8]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[9]  ; async_usb:usb1|Rx_fifo_wdata[9]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[10] ; async_usb:usb1|Rx_fifo_wdata[10] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[11] ; async_usb:usb1|Rx_fifo_wdata[11] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[15] ; async_usb:usb1|Rx_fifo_wdata[15] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[12] ; async_usb:usb1|Rx_fifo_wdata[12] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[14] ; async_usb:usb1|Rx_fifo_wdata[14] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[13] ; async_usb:usb1|Rx_fifo_wdata[13] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[6]  ; async_usb:usb1|Rx_fifo_wdata[6]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[0]                ; FIFO:SPF|usedw[0]                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[0]  ; async_usb:usb1|Rx_fifo_wdata[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[7]  ; async_usb:usb1|Rx_fifo_wdata[7]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_IQ|b_clk_cnt[0]        ; I2S_rcv:J_IQ|b_clk_cnt[0]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|outptr[0]               ; FIFO:SPF|outptr[0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[0]    ; Tx_fifo_ctrl:TXFC|AD_timer[0]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[1]     ; Tx_fifo_ctrl:TXFC|tx_addr[1]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[3]     ; Tx_fifo_ctrl:TXFC|tx_addr[3]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[4]     ; Tx_fifo_ctrl:TXFC|tx_addr[4]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[2]     ; Tx_fifo_ctrl:TXFC|tx_addr[2]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|clean_pb         ; debounce:de_dot|clean_pb         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[0]     ; Tx_fifo_ctrl:TXFC|tx_addr[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|clean_pb        ; debounce:de_dash|clean_pb        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[18]        ; debounce:de_dot|count[18]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|clean_pb         ; debounce:de_PTT|clean_pb         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[18]       ; debounce:de_dash|count[18]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_MIC|b_clk_cnt[0]       ; I2S_rcv:J_MIC|b_clk_cnt[0]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|TB_state~2       ; NWire_rcv:p_ser|TB_state~2       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cdc_mcp:dfs|a_rdy                ; cdc_mcp:dfs|a_rdy                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|data_cnt[0]      ; NWire_rcv:p_ser|data_cnt[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[18]        ; debounce:de_PTT|count[18]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ser|data_cnt[0]      ; NWire_rcv:m_ser|data_cnt[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver2|data_cnt[0]     ; NWire_rcv:m_ver2|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver4|data_cnt[0]     ; NWire_rcv:m_ver4|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|TB_state~4       ; NWire_rcv:p_ser|TB_state~4       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver2|TB_state~4      ; NWire_rcv:m_ver2|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ser|TB_state~4       ; NWire_rcv:m_ser|TB_state~4       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver3|data_cnt[0]     ; NWire_rcv:m_ver3|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver4|TB_state~4      ; NWire_rcv:m_ver4|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver3|TB_state~4      ; NWire_rcv:m_ver3|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[0]         ; debounce:de_dot|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[0]        ; debounce:de_dash|count[0]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[0]         ; debounce:de_PTT|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|SLOE              ; async_usb:usb1|SLOE              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|sp_state         ; sp_rcv_ctrl:SPC|sp_state         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|count[0]         ; sp_rcv_ctrl:SPC|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~2 ; led_blinker:BLINK_D1|LED_state~2 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~4 ; led_blinker:BLINK_D1|LED_state~4 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[0]  ; led_blinker:BLINK_D1|bit_sel[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[1]  ; led_blinker:BLINK_D1|bit_sel[1]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|LED_state~4 ; led_blinker:BLINK_D4|LED_state~4 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[0]       ; led_blinker:BLINK_D4|ld[0]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[1]       ; led_blinker:BLINK_D4|ld[1]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|bit_sel[0]  ; led_blinker:BLINK_D4|bit_sel[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|NW_state~3     ; NWire_xmit:CCxmit|NW_state~3     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|iack           ; NWire_xmit:CCxmit|iack           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[24]    ; NWire_xmit:CCxmit|dly_cnt[24]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[0]     ; NWire_xmit:CCxmit|dly_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[0]                      ; IF_count[0]                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[28]                     ; IF_count[28]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cdc_mcp:iqp|a_rdy                ; cdc_mcp:iqp|a_rdy                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[1]                    ; CC_address[1]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[0]                    ; CC_address[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[3]                    ; CC_address[3]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[2]                    ; CC_address[2]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[4][0]               ; IF_frequency[4][0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[2][0]               ; IF_frequency[2][0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[3][0]               ; IF_frequency[3][0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[4][1]               ; IF_frequency[4][1]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][0]               ; IF_frequency[0][0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[1][0]               ; IF_frequency[1][0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[2][1]               ; IF_frequency[2][1]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[3][1]               ; IF_frequency[3][1]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[4][2]               ; IF_frequency[4][2]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][1]               ; IF_frequency[0][1]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[1][1]               ; IF_frequency[1][1]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[2][2]               ; IF_frequency[2][2]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[3][2]               ; IF_frequency[3][2]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[4][3]               ; IF_frequency[4][3]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][2]               ; IF_frequency[0][2]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[1][2]               ; IF_frequency[1][2]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[3][3]               ; IF_frequency[3][3]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[1][3]               ; IF_frequency[1][3]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[4][4]               ; IF_frequency[4][4]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[2][3]               ; IF_frequency[2][3]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][3]               ; IF_frequency[0][3]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[3][4]               ; IF_frequency[3][4]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.058      ;
; 0.762 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.068      ;
; 0.784 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.090      ;
; 0.807 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.113      ;
; 0.877 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.183      ;
; 0.882 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.188      ;
; 0.890 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.196      ;
; 1.068 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.376      ;
; 1.069 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.377      ;
; 1.071 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.376      ;
; 1.073 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.378      ;
; 1.146 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.451      ;
; 1.146 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.451      ;
; 1.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.484      ;
; 1.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.494      ;
; 1.219 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.524      ;
; 1.226 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.531      ;
; 1.226 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.531      ;
; 1.227 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.532      ;
; 1.227 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.532      ;
; 1.234 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.539      ;
; 1.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.540      ;
; 1.237 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.542      ;
; 1.237 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.542      ;
; 1.419 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 1.713      ;
; 1.510 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.816      ;
; 1.748 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.054      ;
; 1.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 2.149      ;
; 1.889 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 2.192      ;
; 1.932 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.238      ;
; 1.976 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.282      ;
; 1.992 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 2.307      ;
; 2.014 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.320      ;
; 2.085 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 2.392      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.178 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.486      ;
; 2.226 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 2.533      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.235 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.543      ;
; 2.277 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.583      ;
; 2.279 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.587      ;
; 2.280 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.586      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.627      ;
; 2.322 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.628      ;
; 2.342 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.648      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.364 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.672      ;
; 2.370 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 2.679      ;
; 2.371 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 2.680      ;
; 2.379 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 2.688      ;
; 2.394 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.700      ;
; 2.402 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.708      ;
; 2.423 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 2.738      ;
; 2.432 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.738      ;
; 2.477 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 2.781      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; I2S_xmit:J_IQPWM|data[14]        ; I2S_xmit:J_IQPWM|data[15]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; I2S_xmit:J_IQPWM|data[13]        ; I2S_xmit:J_IQPWM|data[14]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.041      ;
; 0.742 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.770 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.076      ;
; 0.782 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.794 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.866 ; I2S_xmit:J_IQPWM|data[15]        ; I2S_xmit:J_IQPWM|obit            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.172      ;
; 0.914 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.220      ;
; 1.008 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.313      ;
; 1.044 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|data[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.009      ; 1.359      ;
; 1.044 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|data[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.349      ;
; 1.121 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|data[12]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.428      ;
; 1.123 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|data[12]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.430      ;
; 1.126 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|data[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.431      ;
; 1.126 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|data[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.431      ;
; 1.160 ; I2S_xmit:J_LRAudio|data[3]       ; I2S_xmit:J_LRAudio|data[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.466      ;
; 1.160 ; I2S_xmit:J_LRAudio|data[2]       ; I2S_xmit:J_LRAudio|data[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.466      ;
; 1.164 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; I2S_xmit:J_IQPWM|data[2]         ; I2S_xmit:J_IQPWM|data[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; I2S_xmit:J_LRAudio|data[4]       ; I2S_xmit:J_LRAudio|data[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; I2S_xmit:J_IQPWM|data[4]         ; I2S_xmit:J_IQPWM|data[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; I2S_xmit:J_LRAudio|data[13]      ; I2S_xmit:J_LRAudio|data[14]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; I2S_xmit:J_LRAudio|data[1]       ; I2S_xmit:J_LRAudio|data[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.475      ;
; 1.171 ; I2S_xmit:J_IQPWM|data[11]        ; I2S_xmit:J_IQPWM|data[12]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; I2S_xmit:J_IQPWM|data[8]         ; I2S_xmit:J_IQPWM|data[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; I2S_xmit:J_IQPWM|data[9]         ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; I2S_xmit:J_IQPWM|data[5]         ; I2S_xmit:J_IQPWM|data[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; I2S_xmit:J_IQPWM|data[1]         ; I2S_xmit:J_IQPWM|data[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.480      ;
; 1.200 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|data[15]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.507      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.499 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_IQ|irdy            ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[3].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_IQ|TB_state~4      ; NWire_rcv:MDC[3].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_IQ|TB_state~2      ; NWire_rcv:MDC[3].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; NWire_rcv:SPD|DIFF_CLK.ia0            ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[17] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[3]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.738 ; NWire_xmit:M_LRAudio|id[7]            ; NWire_xmit:M_LRAudio|id[6]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; NWire_rcv:MDC[2].M_IQ|rdata[0]        ; NWire_rcv:MDC[2].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[4]    ; NWire_xmit:P_IQPWM|id[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[9]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[29] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; NWire_rcv:SPD|rdata[14]               ; NWire_rcv:SPD|rdata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NWire_rcv:MDC[0].M_IQ|rdata[0]        ; NWire_rcv:MDC[0].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; NWire_rcv:P_MIC|DB_LEN[0][13]         ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[1].M_IQ|d0              ; NWire_rcv:MDC[1].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[3].M_IQ|d0              ; NWire_rcv:MDC[3].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[2]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[3].M_IQ|rdata[40]       ; NWire_rcv:MDC[3].M_IQ|idata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[1].M_IQ|rdata[37]       ; NWire_rcv:MDC[1].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; NWire_xmit:P_IQPWM|id[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[16]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[24]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[24]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[31]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|id[28]           ; NWire_xmit:M_LRAudio|id[27]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; NWire_rcv:P_MIC|rdata[8]              ; NWire_rcv:P_MIC|idata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][11]   ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][4]    ; NWire_rcv:MDC[3].M_IQ|DB_LEN[3][4]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; NWire_xmit:P_IQPWM|id[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[8]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[16] ; NWire_xmit:M_LRAudio|id[16]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[19] ; NWire_xmit:M_LRAudio|id[19]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|id[27]           ; NWire_xmit:M_LRAudio|id[26]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:P_MIC|DB_LEN[2][8]          ; NWire_rcv:P_MIC|DB_LEN[3][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:SPD|rdata[11]               ; NWire_rcv:SPD|rdata[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:SPD|rdata[15]               ; NWire_rcv:SPD|rdata[14]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[2].M_IQ|rdata[44]       ; NWire_rcv:MDC[2].M_IQ|idata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[1].M_IQ|rdata[6]        ; NWire_rcv:MDC[1].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[3].M_IQ|rdata[26]       ; NWire_rcv:MDC[3].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[3].M_IQ|d1              ; NWire_rcv:MDC[3].M_IQ|d2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[7]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[10]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[26]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]   ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[2].M_IQ|rdata[12]       ; NWire_rcv:MDC[2].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[3].M_IQ|rdata[36]       ; NWire_rcv:MDC[3].M_IQ|idata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:P_MIC|rdata[13]             ; NWire_rcv:P_MIC|idata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[1].M_IQ|rdata[6]        ; NWire_rcv:MDC[1].M_IQ|idata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[2].M_IQ|rdata[19]       ; NWire_rcv:MDC[2].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[2].M_IQ|rdata[30]       ; NWire_rcv:MDC[2].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[2].M_IQ|rdata[37]       ; NWire_rcv:MDC[2].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[3].M_IQ|rdata[45]       ; NWire_rcv:MDC[3].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[2].M_IQ|rdata[39]       ; NWire_rcv:MDC[2].M_IQ|idata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:MDC[0].M_IQ|rdata[27]       ; NWire_rcv:MDC[0].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:P_IQPWM|id[20]             ; NWire_xmit:P_IQPWM|id[19]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[21] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[24] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[30] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C5'                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_rst                           ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[16]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[17]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[18]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[19]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[20]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[21]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[22]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[23]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[24]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[25]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[26]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[27]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[28]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[29]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[2]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[30]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[31]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[3]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[4]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[5]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[6]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[7]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[8]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[9]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|q1[0]           ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|sigb[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Bfall        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Brise        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|spi_regs|BitCounter[0]|clk                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[7]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[8]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[9]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|obit            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|outbit          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[0]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[10]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[11]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[12]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[13]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[14]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[15]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[1]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[2]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[3]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[4]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[5]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[6]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[7]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[8]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[9]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[10] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[11] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[12] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[13] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[14] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[15] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[16] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[17] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[18] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[19] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[1]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[20] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[21] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[22] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[23] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[24] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[25] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[26] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[27] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[28] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[29] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[2]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[30] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[31] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[3]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[4]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 5.244 ; 5.244 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 4.415 ; 4.415 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 4.105 ; 4.105 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 5.284 ; 5.284 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 4.302 ; 4.302 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 8.089 ; 8.089 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 1.654 ; 1.654 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 4.712 ; 4.712 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 5.109 ; 5.109 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 4.124 ; 4.124 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 5.649 ; 5.649 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 9.308 ; 9.308 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 9.985 ; 9.985 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 9.760 ; 9.760 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 6.460 ; 6.460 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 6.259 ; 6.259 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 5.934 ; 5.934 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 6.460 ; 6.460 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 6.068 ; 6.068 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 5.897 ; 5.897 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 6.389 ; 6.389 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 5.896 ; 5.896 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 6.001 ; 6.001 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 5.641 ; 5.641 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 5.675 ; 5.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 5.701 ; 5.701 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 5.827 ; 5.827 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 5.682 ; 5.682 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 5.716 ; 5.716 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 5.681 ; 5.681 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 5.696 ; 5.696 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 5.250 ; 5.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 5.250 ; 5.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 4.516 ; 4.516 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 5.184 ; 5.184 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 5.886 ; 5.886 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 5.361 ; 5.361 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 4.431 ; 4.431 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 4.592 ; 4.592 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 4.862 ; 4.862 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 4.592 ; 4.592 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 4.885 ; 4.885 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 4.471 ; 4.471 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 5.361 ; 5.361 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 4.816 ; 4.816 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 4.072 ; 4.072 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 6.749 ; 6.749 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 8.324 ; 8.324 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 8.293 ; 8.293 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 8.666 ; 8.666 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 8.239 ; 8.239 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 8.227 ; 8.227 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 8.666 ; 8.666 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 8.632 ; 8.632 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -4.978 ; -4.978 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -4.149 ; -4.149 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -3.839 ; -3.839 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -5.018 ; -5.018 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -4.036 ; -4.036 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -6.419 ; -6.419 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -1.388 ; -1.388 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -4.446 ; -4.446 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -4.843 ; -4.843 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -3.858 ; -3.858 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -5.383 ; -5.383 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -8.200 ; -8.200 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -4.978 ; -4.978 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -8.292 ; -8.292 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -5.375 ; -5.375 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -5.993 ; -5.993 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -5.668 ; -5.668 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -6.194 ; -6.194 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -5.802 ; -5.802 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -5.631 ; -5.631 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -6.123 ; -6.123 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -5.630 ; -5.630 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -5.735 ; -5.735 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -5.375 ; -5.375 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -5.409 ; -5.409 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -5.435 ; -5.435 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -5.561 ; -5.561 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -5.416 ; -5.416 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -5.450 ; -5.450 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -5.415 ; -5.415 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -5.430 ; -5.430 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -4.250 ; -4.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -4.984 ; -4.984 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -4.250 ; -4.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -4.918 ; -4.918 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -5.620 ; -5.620 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -4.165 ; -4.165 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -4.165 ; -4.165 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -4.326 ; -4.326 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -4.596 ; -4.596 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -4.326 ; -4.326 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -4.619 ; -4.619 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -4.205 ; -4.205 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -5.095 ; -5.095 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -4.550 ; -4.550 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -3.155 ; -3.155 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -3.602 ; -3.602 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -8.058 ; -8.058 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -8.027 ; -8.027 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -7.961 ; -7.961 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -7.973 ; -7.973 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -7.961 ; -7.961 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -8.400 ; -8.400 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -8.366 ; -8.366 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.598  ; 7.598  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 11.181 ; 11.181 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 11.310 ; 11.310 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.598  ; 7.598  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 7.676  ; 7.676  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.202  ; 9.202  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 9.023  ; 9.023  ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.102  ; 8.102  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 9.617  ; 9.617  ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 9.929  ; 9.929  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 17.404 ; 17.404 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 9.220  ; 9.220  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 9.274  ; 9.274  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 14.324 ; 14.324 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 9.026  ; 9.026  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.389  ; 8.389  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 9.026  ; 9.026  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 12.856 ; 12.856 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 11.858 ; 11.858 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 11.571 ; 11.571 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 12.343 ; 12.343 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 12.165 ; 12.165 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 12.346 ; 12.346 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 11.823 ; 11.823 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 12.223 ; 12.223 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 11.707 ; 11.707 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 11.675 ; 11.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 12.157 ; 12.157 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 11.775 ; 11.775 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 11.776 ; 11.776 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 10.921 ; 10.921 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 10.958 ; 10.958 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 12.856 ; 12.856 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 11.732 ; 11.732 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.784  ; 8.784  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 9.234  ; 9.234  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 9.225  ; 9.225  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.349  ; 8.349  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 9.962  ; 9.962  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.962  ; 9.962  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.576  ; 9.576  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.918  ; 9.918  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.561  ; 9.561  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.709  ; 9.709  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.377  ; 9.377  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.192  ; 9.192  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 9.179  ; 9.179  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.173  ; 9.173  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 8.825  ; 8.825  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.190  ; 9.190  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.160  ; 9.160  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.156  ; 9.156  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.150  ; 9.150  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.167  ; 9.167  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.531  ; 9.531  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 11.835 ; 11.835 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.060  ; 9.060  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 5.228  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.163  ; 9.163  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 5.228  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 9.266  ; 9.266  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 8.963  ; 8.963  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.598  ; 7.598  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 11.181 ; 11.181 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 11.310 ; 11.310 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.598  ; 7.598  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 7.676  ; 7.676  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.202  ; 9.202  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 9.023  ; 9.023  ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.102  ; 8.102  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.349  ; 8.349  ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 9.324  ; 9.324  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 12.520 ; 12.520 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 9.220  ; 9.220  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 9.274  ; 9.274  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 10.230 ; 10.230 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 8.389  ; 8.389  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.389  ; 8.389  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 9.026  ; 9.026  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 9.410  ; 9.410  ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 10.443 ; 10.443 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 9.908  ; 9.908  ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 9.930  ; 9.930  ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 9.764  ; 9.764  ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 9.945  ; 9.945  ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 11.212 ; 11.212 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 10.338 ; 10.338 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 11.104 ; 11.104 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 10.670 ; 10.670 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 11.332 ; 11.332 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 10.560 ; 10.560 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 10.209 ; 10.209 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 9.410  ; 9.410  ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 10.150 ; 10.150 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 10.490 ; 10.490 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 11.123 ; 11.123 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.784  ; 8.784  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 9.234  ; 9.234  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 9.225  ; 9.225  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.349  ; 8.349  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 8.825  ; 8.825  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.962  ; 9.962  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.576  ; 9.576  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.918  ; 9.918  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.561  ; 9.561  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.709  ; 9.709  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.377  ; 9.377  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.192  ; 9.192  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 9.179  ; 9.179  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.173  ; 9.173  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 8.825  ; 8.825  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.190  ; 9.190  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.160  ; 9.160  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.156  ; 9.156  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.150  ; 9.150  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.167  ; 9.167  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.531  ; 9.531  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 11.835 ; 11.835 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.060  ; 9.060  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 5.228  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.163  ; 9.163  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 5.228  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 8.241  ; 8.241  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 7.946  ; 7.946  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.346 ;    ;    ; 11.346 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.346 ;    ;    ; 11.346 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.284  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 10.746 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 10.756 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 9.638  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.658  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 9.648  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 9.628  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 9.284  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 9.304  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.302  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.302  ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 11.737 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.284  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 10.746 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 10.756 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 10.119 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 10.106 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 9.638  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.658  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 9.648  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 9.628  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 9.284  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 9.304  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.302  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.302  ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 11.737 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.284     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 10.746    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 10.756    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 9.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.658     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 9.648     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 9.628     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 9.284     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 9.304     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.302     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.302     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 11.737    ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.284     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 10.746    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 10.756    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 10.119    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 10.106    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 9.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.658     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 9.648     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 9.628     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 9.284     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 9.304     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.302     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.302     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 11.737    ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 4.397  ; 0.000         ;
; IF_clk                                     ; 5.716  ; 0.000         ;
; C5                                         ; 9.450  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 18.235 ; 0.000         ;
; SPI_SCK                                    ; 19.282 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; IF_clk                                     ; -0.408 ; -65.207       ;
; C5                                         ; 0.215  ; 0.000         ;
; SPI_SCK                                    ; 0.215  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 0.215  ; 0.000         ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.215  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 2.472 ; 0.000         ;
; IF_clk                                     ; 8.289 ; 0.000         ;
; C5                                         ; 9.416 ; 0.000         ;
; SPI_SCK                                    ; 9.416 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 9.416 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 4.397 ; Tx_fifo_ctrl:TXFC|AD_state~3 ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0    ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.603     ; 0.976      ;
; 4.474 ; Tx_fifo_ctrl:TXFC|AD_state~2 ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0    ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.603     ; 0.899      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.479 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.441      ;
; 4.481 ; IF_I_PWM[11]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.643     ; 0.852      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.494 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.426      ;
; 4.510 ; IF_Q_PWM[14]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.612     ; 0.854      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.538 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.387      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.552 ; NWire_rcv:P_MIC|tb_width[3]  ; NWire_rcv:P_MIC|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.406      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.560 ; NWire_rcv:P_MIC|tb_width[2]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.051     ; 2.365      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.563 ; NWire_rcv:P_MIC|tb_width[7]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.357      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.567 ; NWire_rcv:P_MIC|tb_width[1]  ; NWire_rcv:P_MIC|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.018     ; 2.391      ;
; 4.590 ; IF_Right_Data[12]            ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.579     ; 0.807      ;
; 4.595 ; IF_Q_PWM[10]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[10]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.627     ; 0.754      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.603 ; NWire_rcv:P_MIC|tb_cnt[2]    ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.318      ;
; 4.607 ; IF_Left_Data[11]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.610     ; 0.759      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.013     ; 2.352      ;
; 4.611 ; IF_Left_Data[4]              ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.601     ; 0.764      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; NWire_rcv:P_MIC|tb_cnt[0]    ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.055     ; 2.309      ;
; 4.612 ; IF_Left_Data[6]              ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[22] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.601     ; 0.763      ;
; 4.612 ; IF_Left_Data[14]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[30] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.610     ; 0.754      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.617 ; NWire_rcv:P_MIC|tb_width[4]  ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.056     ; 2.303      ;
; 4.620 ; NWire_rcv:P_MIC|pass[2]      ; NWire_rcv:P_MIC|TB_state~3            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.007      ; 2.363      ;
; 4.620 ; NWire_rcv:P_MIC|pass[2]      ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.007      ; 2.363      ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IF_clk'                                                                                                                         ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.716 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.600      ; 2.861      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.730 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 2.848      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.733 ; NWire_rcv:P_MIC|pass[0]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 2.840      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.750 ; NWire_rcv:P_MIC|pass[1]    ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.597      ; 2.824      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.763 ; NWire_rcv:P_MIC|resync     ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 2.803      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.790 ; NWire_rcv:P_MIC|TB_state~3 ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.780      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.835 ; NWire_rcv:P_MIC|pass[2]    ; LRcnt[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 2.745      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.847 ; NWire_rcv:P_MIC|TB_state~2 ; LRcnt[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.593      ; 2.723      ;
; 5.849 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 2.732      ;
; 5.849 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 2.732      ;
; 5.849 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 2.732      ;
; 5.849 ; NWire_rcv:P_MIC|pass[3]    ; LRcnt[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 2.732      ;
+-------+----------------------------+-----------+--------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C5'                                                                                                                                           ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 9.450  ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 10.417       ; 2.067      ; 3.207      ;
; 18.539 ; clk_lrclk_gen:clrgen|Bfall       ; clk_lrclk_gen:clrgen|BCLK         ; C5                        ; C5          ; 20.833       ; 0.002      ; 2.328      ;
; 18.554 ; clk_lrclk_gen:clrgen|Brise       ; clk_lrclk_gen:clrgen|BCLK         ; C5                        ; C5          ; 20.833       ; 0.002      ; 2.313      ;
; 18.605 ; C12_rst                          ; cdc_mcp:iqp|b_data[19]            ; C5                        ; C5          ; 20.833       ; 0.028      ; 2.288      ;
; 18.721 ; C12_rst                          ; cdc_mcp:iqp|b_data[23]            ; C5                        ; C5          ; 20.833       ; 0.028      ; 2.172      ;
; 18.742 ; C12_rst                          ; cdc_mcp:iqp|b_data[21]            ; C5                        ; C5          ; 20.833       ; 0.028      ; 2.151      ;
; 18.838 ; C12_rst                          ; cdc_mcp:iqp|b_data[9]             ; C5                        ; C5          ; 20.833       ; 0.026      ; 2.053      ;
; 18.850 ; C12_rst                          ; cdc_mcp:iqp|b_data[22]            ; C5                        ; C5          ; 20.833       ; 0.035      ; 2.050      ;
; 18.867 ; C12_rst                          ; cdc_mcp:iqp|b_data[13]            ; C5                        ; C5          ; 20.833       ; 0.021      ; 2.019      ;
; 18.881 ; C12_rst                          ; cdc_mcp:iqp|b_data[18]            ; C5                        ; C5          ; 20.833       ; 0.026      ; 2.010      ;
; 18.886 ; C12_rst                          ; cdc_mcp:iqp|b_data[28]            ; C5                        ; C5          ; 20.833       ; 0.026      ; 2.005      ;
; 18.934 ; C12_rst                          ; cdc_mcp:iqp|b_data[12]            ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.951      ;
; 18.963 ; C12_rst                          ; cdc_mcp:lra|b_data[7]             ; C5                        ; C5          ; 20.833       ; 0.012      ; 1.914      ;
; 18.963 ; C12_rst                          ; cdc_mcp:iqp|b_data[0]             ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.922      ;
; 18.970 ; C12_rst                          ; cdc_mcp:iqp|b_data[1]             ; C5                        ; C5          ; 20.833       ; 0.026      ; 1.921      ;
; 18.991 ; C12_rst                          ; cdc_mcp:lra|b_data[5]             ; C5                        ; C5          ; 20.833       ; 0.012      ; 1.886      ;
; 18.998 ; C12_rst                          ; cdc_mcp:lra|b_data[6]             ; C5                        ; C5          ; 20.833       ; 0.012      ; 1.879      ;
; 19.001 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.864      ;
; 19.006 ; C12_rst                          ; cdc_mcp:lra|b_data[3]             ; C5                        ; C5          ; 20.833       ; 0.040      ; 1.899      ;
; 19.032 ; C12_rst                          ; cdc_mcp:lra|b_data[4]             ; C5                        ; C5          ; 20.833       ; 0.012      ; 1.845      ;
; 19.042 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.823      ;
; 19.047 ; C12_rst                          ; cdc_mcp:lra|b_data[12]            ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.838      ;
; 19.047 ; C12_rst                          ; cdc_mcp:iqp|b_data[15]            ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.838      ;
; 19.065 ; clk_lrclk_gen:clrgen|BCLK_cnt[1] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.800      ;
; 19.070 ; C12_rst                          ; cdc_mcp:iqp|b_data[24]            ; C5                        ; C5          ; 20.833       ; 0.040      ; 1.835      ;
; 19.097 ; clk_lrclk_gen:clrgen|BCLK_cnt[2] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.768      ;
; 19.099 ; C12_rst                          ; cdc_mcp:iqp|b_data[7]             ; C5                        ; C5          ; 20.833       ; 0.040      ; 1.806      ;
; 19.106 ; clk_lrclk_gen:clrgen|BCLK_cnt[1] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.759      ;
; 19.137 ; C12_rst                          ; cdc_mcp:lra|b_data[15]            ; C5                        ; C5          ; 20.833       ; 0.028      ; 1.756      ;
; 19.138 ; clk_lrclk_gen:clrgen|BCLK_cnt[2] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.727      ;
; 19.150 ; C12_rst                          ; cdc_mcp:lra|b_data[0]             ; C5                        ; C5          ; 20.833       ; -0.010     ; 1.705      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.151 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.714      ;
; 19.193 ; C12_rst                          ; cdc_mcp:lra|b_data[24]            ; C5                        ; C5          ; 20.833       ; 0.013      ; 1.685      ;
; 19.196 ; C12_rst                          ; cdc_mcp:iqp|b_data[6]             ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.689      ;
; 19.211 ; C12_rst                          ; cdc_mcp:iqp|b_data[30]            ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.675      ;
; 19.211 ; C12_rst                          ; cdc_mcp:iqp|b_data[16]            ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.674      ;
; 19.214 ; C12_rst                          ; cdc_mcp:iqp|b_data[14]            ; C5                        ; C5          ; 20.833       ; 0.020      ; 1.671      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.217 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.648      ;
; 19.224 ; C12_rst                          ; cdc_mcp:lra|b_data[20]            ; C5                        ; C5          ; 20.833       ; 0.014      ; 1.655      ;
; 19.226 ; C12_rst                          ; cdc_mcp:iqp|b_data[2]             ; C5                        ; C5          ; 20.833       ; 0.026      ; 1.665      ;
; 19.230 ; C12_rst                          ; cdc_mcp:lra|b_data[25]            ; C5                        ; C5          ; 20.833       ; 0.026      ; 1.661      ;
; 19.230 ; clk_lrclk_gen:clrgen|BCLK_cnt[3] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; -0.042     ; 1.593      ;
; 19.251 ; clk_lrclk_gen:clrgen|BCLK_cnt[4] ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; -0.042     ; 1.572      ;
; 19.254 ; C12_rst                          ; cdc_mcp:iqp|b_data[27]            ; C5                        ; C5          ; 20.833       ; 0.035      ; 1.646      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.258 ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.607      ;
; 19.271 ; clk_lrclk_gen:clrgen|BCLK_cnt[3] ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; -0.042     ; 1.552      ;
; 19.273 ; clk_lrclk_gen:clrgen|BCLK_cnt[0] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.042      ; 1.634      ;
; 19.273 ; C12_rst                          ; cdc_mcp:iqp|b_data[31]            ; C5                        ; C5          ; 20.833       ; 0.026      ; 1.618      ;
; 19.273 ; C12_rst                          ; cdc_mcp:iqp|b_data[4]             ; C5                        ; C5          ; 20.833       ; -0.010     ; 1.582      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
; 19.277 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.588      ;
+--------+----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[8]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[7]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[6]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[5]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[4]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[3]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[2]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.235 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[1]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.921     ; 1.709      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[15]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[14]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[13]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[12]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[11]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[10]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[9]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[15]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[14]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.266 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[13]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.688      ;
; 18.375 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.586      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[12]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[11]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[10]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[9]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[8]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[7]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[6]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[5]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[4]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[3]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[2]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[1]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.388 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[0]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.571      ;
; 18.399 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[0]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.562      ;
; 18.585 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.376      ;
; 18.612 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.898     ; 1.355      ;
; 18.674 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.910     ; 1.281      ;
; 18.708 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[15] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.251      ;
; 18.708 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[30] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.251      ;
; 18.708 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[25] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.251      ;
; 18.708 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.906     ; 1.251      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[1]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.755 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.904     ; 1.206      ;
; 18.789 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|obit          ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.165      ;
; 18.789 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|obit            ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.165      ;
; 18.792 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.898     ; 1.175      ;
; 18.840 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[12] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 1.113      ;
; 18.840 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 1.113      ;
; 18.840 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 1.113      ;
; 18.840 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[16]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 1.113      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[31] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[13] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[28] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[27] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[9]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.857 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.911     ; 1.097      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[24] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[8]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[23] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[7]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[22] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[6]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[5]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[4]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[18] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[2]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.887 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[17] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.920     ; 1.058      ;
; 18.921 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.898     ; 1.046      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[14] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[11] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[26] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[10] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[21] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[20] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.975 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[19] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.918     ; 0.972      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[3]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[0]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[16] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
; 18.995 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.902     ; 0.968      ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.282 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.594      ;
; 19.290 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.008      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.582      ;
; 19.300 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.571      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.308 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.566      ;
; 19.316 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.555      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.545      ;
; 19.339 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.008      ; 1.534      ;
; 19.365 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 1.494      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.500      ;
; 19.382 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.489      ;
; 19.384 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 1.475      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.405 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.011      ; 1.471      ;
; 19.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.008      ; 1.460      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.443      ;
; 19.439 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.432      ;
; 19.455 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.462 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.467 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.404      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.481 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.385      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.483 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 1.388      ;
; 19.487 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.009      ; 1.387      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.378      ;
; 19.497 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 1.362      ;
; 19.505 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.003      ; 1.363      ;
; 19.507 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.359      ;
; 19.507 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.359      ;
; 19.507 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.359      ;
; 19.507 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 1.359      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IF_clk'                                                                                                                                                             ;
+--------+---------------------------------+----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -0.408 ; NWire_rcv:MDC[3].M_IQ|idata[40] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[40] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.626      ; 1.371      ;
; -0.407 ; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.340      ;
; -0.398 ; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.624      ; 1.379      ;
; -0.394 ; NWire_rcv:MDC[0].M_IQ|idata[16] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.595      ; 1.354      ;
; -0.393 ; NWire_rcv:MDC[3].M_IQ|idata[13] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.624      ; 1.384      ;
; -0.392 ; NWire_rcv:MDC[2].M_IQ|idata[16] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.634      ; 1.395      ;
; -0.388 ; NWire_rcv:MDC[2].M_IQ|idata[8]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.662      ; 1.427      ;
; -0.386 ; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.643      ; 1.410      ;
; -0.378 ; NWire_rcv:MDC[3].M_IQ|idata[16] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.373      ;
; -0.376 ; NWire_rcv:MDC[3].M_IQ|idata[33] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.596      ; 1.373      ;
; -0.376 ; NWire_rcv:MDC[0].M_IQ|idata[33] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.384      ;
; -0.375 ; NWire_rcv:MDC[3].M_IQ|idata[24] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.630      ; 1.408      ;
; -0.373 ; NWire_rcv:MDC[0].M_IQ|idata[18] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.619      ; 1.399      ;
; -0.373 ; NWire_rcv:MDC[3].M_IQ|idata[32] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[32] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.378      ;
; -0.373 ; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.603      ; 1.383      ;
; -0.372 ; NWire_rcv:MDC[3].M_IQ|idata[22] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.390      ;
; -0.370 ; NWire_rcv:MDC[0].M_IQ|idata[2]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.593      ; 1.376      ;
; -0.367 ; NWire_rcv:MDC[1].M_IQ|idata[5]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.641      ; 1.427      ;
; -0.366 ; NWire_rcv:MDC[3].M_IQ|idata[11] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.396      ;
; -0.366 ; NWire_rcv:MDC[2].M_IQ|idata[21] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.656      ; 1.443      ;
; -0.365 ; NWire_rcv:MDC[3].M_IQ|idata[36] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.606      ; 1.394      ;
; -0.364 ; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.615      ; 1.404      ;
; -0.363 ; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.603      ; 1.393      ;
; -0.363 ; NWire_rcv:MDC[3].M_IQ|idata[43] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[43] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.593      ; 1.383      ;
; -0.363 ; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.603      ; 1.393      ;
; -0.359 ; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.612      ; 1.406      ;
; -0.357 ; NWire_rcv:MDC[3].M_IQ|idata[20] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.602      ; 1.398      ;
; -0.356 ; NWire_rcv:SPD|idata[15]         ; NWire_rcv:SPD|DIFF_CLK.xd0[15]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.592      ; 1.389      ;
; -0.355 ; NWire_rcv:MDC[2].M_IQ|idata[30] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.658      ; 1.456      ;
; -0.354 ; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.630      ; 1.429      ;
; -0.354 ; NWire_rcv:MDC[3].M_IQ|idata[30] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.611      ; 1.410      ;
; -0.353 ; NWire_rcv:MDC[3].M_IQ|idata[35] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.622      ; 1.422      ;
; -0.349 ; NWire_rcv:MDC[1].M_IQ|idata[14] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.586      ; 1.390      ;
; -0.346 ; NWire_rcv:MDC[0].M_IQ|idata[24] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.633      ; 1.440      ;
; -0.346 ; NWire_rcv:MDC[0].M_IQ|idata[25] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.627      ; 1.434      ;
; -0.344 ; NWire_rcv:SPD|TB_state~2        ; spd_ack                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.417      ;
; -0.344 ; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.587      ; 1.396      ;
; -0.344 ; NWire_rcv:MDC[0].M_IQ|idata[38] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.631      ; 1.440      ;
; -0.343 ; NWire_rcv:MDC[0].M_IQ|idata[26] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.624      ; 1.434      ;
; -0.341 ; NWire_rcv:MDC[3].M_IQ|idata[45] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[45] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.581      ; 1.393      ;
; -0.340 ; NWire_rcv:SPD|TB_state~2        ; NWire_rcv:SPD|p1                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.421      ;
; -0.340 ; NWire_rcv:MDC[2].M_IQ|idata[14] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.420      ;
; -0.340 ; NWire_rcv:MDC[0].M_IQ|idata[21] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.630      ; 1.443      ;
; -0.340 ; NWire_rcv:MDC[2].M_IQ|idata[39] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.613      ; 1.426      ;
; -0.339 ; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.422      ;
; -0.338 ; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.612      ; 1.427      ;
; -0.337 ; NWire_rcv:MDC[1].M_IQ|idata[16] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.604      ; 1.420      ;
; -0.337 ; NWire_rcv:MDC[2].M_IQ|idata[24] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.626      ; 1.442      ;
; -0.337 ; NWire_rcv:MDC[2].M_IQ|idata[41] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.624      ; 1.440      ;
; -0.335 ; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.595      ; 1.413      ;
; -0.335 ; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.644      ; 1.462      ;
; -0.335 ; NWire_rcv:MDC[0].M_IQ|idata[6]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.556      ; 1.374      ;
; -0.334 ; NWire_rcv:MDC[3].M_IQ|idata[44] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[44] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.417      ;
; -0.333 ; NWire_rcv:MDC[0].M_IQ|idata[20] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.617      ; 1.437      ;
; -0.333 ; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.618      ; 1.438      ;
; -0.333 ; NWire_rcv:MDC[3].M_IQ|idata[37] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[37] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.625      ; 1.445      ;
; -0.332 ; NWire_rcv:MDC[0].M_IQ|idata[40] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.628      ; 1.449      ;
; -0.330 ; NWire_rcv:MDC[0].M_IQ|idata[27] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.600      ; 1.423      ;
; -0.329 ; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.610      ; 1.434      ;
; -0.328 ; NWire_rcv:MDC[1].M_IQ|idata[4]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.596      ; 1.421      ;
; -0.328 ; NWire_rcv:MDC[2].M_IQ|idata[46] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.419      ;
; -0.327 ; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.610      ; 1.436      ;
; -0.327 ; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.625      ; 1.451      ;
; -0.325 ; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.436      ;
; -0.325 ; NWire_rcv:MDC[2].M_IQ|idata[4]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.595      ; 1.423      ;
; -0.324 ; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.443      ;
; -0.323 ; NWire_rcv:MDC[1].M_IQ|idata[19] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.582      ; 1.412      ;
; -0.323 ; NWire_rcv:MDC[0].M_IQ|idata[19] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.581      ; 1.411      ;
; -0.322 ; NWire_rcv:MDC[3].M_IQ|idata[27] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.439      ;
; -0.322 ; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.618      ; 1.449      ;
; -0.321 ; NWire_rcv:MDC[2].M_IQ|idata[38] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.624      ; 1.456      ;
; -0.321 ; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.440      ;
; -0.320 ; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.431      ;
; -0.320 ; NWire_rcv:SPD|DBrise            ; spd_ack                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.440      ;
; -0.319 ; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.611      ; 1.445      ;
; -0.319 ; NWire_rcv:MDC[2].M_IQ|idata[2]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.604      ; 1.438      ;
; -0.319 ; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.448      ;
; -0.318 ; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.603      ; 1.438      ;
; -0.318 ; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.643      ; 1.478      ;
; -0.317 ; NWire_rcv:MDC[0].M_IQ|idata[17] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.616      ; 1.452      ;
; -0.316 ; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.610      ; 1.447      ;
; -0.316 ; NWire_rcv:MDC[3].M_IQ|idata[47] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[47] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.615      ; 1.452      ;
; -0.316 ; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.612      ; 1.449      ;
; -0.316 ; NWire_rcv:SPD|DBrise            ; NWire_rcv:SPD|p1                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.444      ;
; -0.315 ; NWire_rcv:MDC[0].M_IQ|idata[1]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.559      ; 1.397      ;
; -0.315 ; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.446      ;
; -0.315 ; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.631      ; 1.469      ;
; -0.315 ; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.447      ;
; -0.314 ; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.599      ; 1.438      ;
; -0.312 ; NWire_rcv:MDC[3].M_IQ|idata[1]  ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.455      ;
; -0.311 ; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.589      ; 1.431      ;
; -0.310 ; NWire_rcv:SPD|idata[12]         ; NWire_rcv:SPD|DIFF_CLK.xd0[12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.604      ; 1.447      ;
; -0.310 ; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.452      ;
; -0.309 ; NWire_rcv:MDC[2].M_IQ|idata[40] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.619      ; 1.463      ;
; -0.308 ; NWire_rcv:SPD|TB_state~2        ; sp_fifo_wreq                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.459      ;
; -0.308 ; NWire_rcv:MDC[3].M_IQ|idata[12] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.611      ; 1.456      ;
; -0.307 ; NWire_rcv:MDC[3].M_IQ|idata[2]  ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.453      ;
; -0.307 ; NWire_rcv:MDC[3].M_IQ|idata[23] ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.589      ; 1.435      ;
; -0.306 ; NWire_rcv:MDC[2].M_IQ|idata[22] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.637      ; 1.484      ;
; -0.306 ; NWire_rcv:SPD|pass[3]           ; NWire_rcv:SPD|p1                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.603      ; 1.450      ;
+--------+---------------------------------+----------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C5'                                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; C12_RESET.c0                      ; C12_rst                           ; C5           ; C5          ; 0.000        ; 0.000      ; 0.389      ;
; 0.241 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.395      ;
; 0.252 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.000      ; 0.404      ;
; 0.263 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.415      ;
; 0.316 ; C12_rst                           ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; C12_rst                           ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.470      ;
; 0.355 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.526      ;
; 0.381 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.537      ;
; 0.404 ; C12_rst                           ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; IF_Q_PWM[7]                       ; cdc_mcp:iqp|b_data[7]             ; IF_clk       ; C5          ; 0.000        ; 0.618      ; 1.178      ;
; 0.410 ; IF_Q_PWM[5]                       ; cdc_mcp:iqp|b_data[5]             ; IF_clk       ; C5          ; 0.000        ; 0.613      ; 1.175      ;
; 0.411 ; cdc_mcp:dfs|a_rdy                 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; IF_clk       ; C5          ; 0.000        ; 0.596      ; 1.159      ;
; 0.425 ; IF_DFS0                           ; cdc_mcp:dfs|b_data[0]             ; IF_clk       ; C5          ; 0.000        ; 0.572      ; 1.149      ;
; 0.425 ; cdc_mcp:iqp|a_rdy                 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; IF_clk       ; C5          ; 0.000        ; 0.603      ; 1.180      ;
; 0.425 ; IF_I_PWM[13]                      ; cdc_mcp:iqp|b_data[29]            ; IF_clk       ; C5          ; 0.000        ; 0.590      ; 1.167      ;
; 0.429 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.001      ; 0.582      ;
; 0.431 ; IF_Right_Data[14]                 ; cdc_mcp:lra|b_data[14]            ; IF_clk       ; C5          ; 0.000        ; 0.589      ; 1.172      ;
; 0.440 ; IF_I_PWM[15]                      ; cdc_mcp:iqp|b_data[31]            ; IF_clk       ; C5          ; 0.000        ; 0.595      ; 1.187      ;
; 0.443 ; IF_I_PWM[4]                       ; cdc_mcp:iqp|b_data[20]            ; IF_clk       ; C5          ; 0.000        ; 0.595      ; 1.190      ;
; 0.445 ; IF_Left_Data[11]                  ; cdc_mcp:lra|b_data[27]            ; IF_clk       ; C5          ; 0.000        ; 0.597      ; 1.194      ;
; 0.448 ; IF_Right_Data[9]                  ; cdc_mcp:lra|b_data[9]             ; IF_clk       ; C5          ; 0.000        ; 0.617      ; 1.217      ;
; 0.449 ; IF_Right_Data[13]                 ; cdc_mcp:lra|b_data[13]            ; IF_clk       ; C5          ; 0.000        ; 0.575      ; 1.176      ;
; 0.452 ; IF_Left_Data[6]                   ; cdc_mcp:lra|b_data[22]            ; IF_clk       ; C5          ; 0.000        ; 0.577      ; 1.181      ;
; 0.457 ; IF_Left_Data[14]                  ; cdc_mcp:lra|b_data[30]            ; IF_clk       ; C5          ; 0.000        ; 0.567      ; 1.176      ;
; 0.460 ; IF_Left_Data[1]                   ; cdc_mcp:lra|b_data[17]            ; IF_clk       ; C5          ; 0.000        ; 0.593      ; 1.205      ;
; 0.466 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.618      ;
; 0.469 ; IF_Left_Data[12]                  ; cdc_mcp:lra|b_data[28]            ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.219      ;
; 0.469 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.621      ;
; 0.471 ; IF_Left_Data[8]                   ; cdc_mcp:lra|b_data[24]            ; IF_clk       ; C5          ; 0.000        ; 0.616      ; 1.239      ;
; 0.471 ; IF_Right_Data[1]                  ; cdc_mcp:lra|b_data[1]             ; IF_clk       ; C5          ; 0.000        ; 0.633      ; 1.256      ;
; 0.472 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.625      ;
; 0.474 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; IF_I_PWM[8]                       ; cdc_mcp:iqp|b_data[24]            ; IF_clk       ; C5          ; 0.000        ; 0.609      ; 1.236      ;
; 0.481 ; IF_Right_Data[10]                 ; cdc_mcp:lra|b_data[10]            ; IF_clk       ; C5          ; 0.000        ; 0.600      ; 1.233      ;
; 0.486 ; IF_Right_Data[3]                  ; cdc_mcp:lra|b_data[3]             ; IF_clk       ; C5          ; 0.000        ; 0.645      ; 1.283      ;
; 0.486 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.638      ;
; 0.487 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.639      ;
; 0.488 ; IF_I_PWM[7]                       ; cdc_mcp:iqp|b_data[23]            ; IF_clk       ; C5          ; 0.000        ; 0.588      ; 1.228      ;
; 0.493 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; IF_I_PWM[11]                      ; cdc_mcp:iqp|b_data[27]            ; IF_clk       ; C5          ; 0.000        ; 0.596      ; 1.246      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; IF_Left_Data[2]                   ; cdc_mcp:lra|b_data[18]            ; IF_clk       ; C5          ; 0.000        ; 0.616      ; 1.268      ;
; 0.501 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; IF_Right_Data[15]                 ; cdc_mcp:lra|b_data[15]            ; IF_clk       ; C5          ; 0.000        ; 0.633      ; 1.289      ;
; 0.509 ; IF_Left_Data[9]                   ; cdc_mcp:lra|b_data[25]            ; IF_clk       ; C5          ; 0.000        ; 0.629      ; 1.290      ;
; 0.509 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; C12_rst                           ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.001      ; 0.664      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; IF_I_PWM[12]                      ; cdc_mcp:iqp|b_data[28]            ; IF_clk       ; C5          ; 0.000        ; 0.586      ; 1.250      ;
; 0.512 ; C12_rst                           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.665      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; IF_Q_PWM[12]                      ; cdc_mcp:iqp|b_data[12]            ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.264      ;
; 0.514 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.666      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.399      ;
; 0.262 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.414      ;
; 0.270 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.422      ;
; 0.321 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.476      ;
; 0.331 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.485      ;
; 0.333 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.483      ;
; 0.333 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.486      ;
; 0.336 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.486      ;
; 0.361 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.523      ;
; 0.415 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.565      ;
; 0.415 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.565      ;
; 0.419 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.569      ;
; 0.421 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.571      ;
; 0.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.572      ;
; 0.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.572      ;
; 0.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.572      ;
; 0.425 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.575      ;
; 0.426 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.576      ;
; 0.427 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.577      ;
; 0.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.578      ;
; 0.441 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 0.584      ;
; 0.493 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.645      ;
; 0.529 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.681      ;
; 0.552 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 0.710      ;
; 0.561 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 0.710      ;
; 0.602 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 0.760      ;
; 0.609 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.761      ;
; 0.622 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.774      ;
; 0.651 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.803      ;
; 0.679 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.831      ;
; 0.683 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.835      ;
; 0.704 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.858      ;
; 0.705 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.858      ;
; 0.713 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.865      ;
; 0.716 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.870      ;
; 0.718 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.870      ;
; 0.723 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 0.881      ;
; 0.744 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.896      ;
; 0.756 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.910      ;
; 0.763 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.915      ;
; 0.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.922      ;
; 0.769 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.924      ;
; 0.770 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.924      ;
; 0.771 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.925      ;
; 0.771 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.926      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.942      ;
; 0.795 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.947      ;
; 0.797 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 0.948      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.965      ;
; 0.816 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.970      ;
; 0.817 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.969      ;
; 0.822 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.974      ;
; 0.829 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.981      ;
; 0.833 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.987      ;
; 0.840 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.994      ;
; 0.840 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.996      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.994      ;
; 0.844 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.998      ;
; 0.844 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.996      ;
; 0.847 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 0.998      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; I2S_xmit:J_IQPWM|data[14]        ; I2S_xmit:J_IQPWM|data[15]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; I2S_xmit:J_IQPWM|data[13]        ; I2S_xmit:J_IQPWM|data[14]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.389      ;
; 0.240 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.253 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.405      ;
; 0.258 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.268 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.420      ;
; 0.289 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.441      ;
; 0.316 ; I2S_xmit:J_IQPWM|data[15]        ; I2S_xmit:J_IQPWM|obit            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|data[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.009      ; 0.479      ;
; 0.323 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|data[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 0.473      ;
; 0.336 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 0.486      ;
; 0.359 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; I2S_xmit:J_LRAudio|data[4]       ; I2S_xmit:J_LRAudio|data[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; I2S_xmit:J_LRAudio|data[3]       ; I2S_xmit:J_LRAudio|data[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; I2S_xmit:J_IQPWM|data[2]         ; I2S_xmit:J_IQPWM|data[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; I2S_xmit:J_LRAudio|data[2]       ; I2S_xmit:J_LRAudio|data[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; I2S_xmit:J_LRAudio|data[1]       ; I2S_xmit:J_LRAudio|data[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[8]         ; I2S_xmit:J_IQPWM|data[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[4]         ; I2S_xmit:J_IQPWM|data[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; I2S_xmit:J_LRAudio|data[13]      ; I2S_xmit:J_LRAudio|data[14]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2S_xmit:J_IQPWM|data[11]        ; I2S_xmit:J_IQPWM|data[12]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2S_xmit:J_IQPWM|data[9]         ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; I2S_xmit:J_IQPWM|data[5]         ; I2S_xmit:J_IQPWM|data[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2S_xmit:J_IQPWM|data[1]         ; I2S_xmit:J_IQPWM|data[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; I2S_xmit:J_IQPWM|data[0]         ; I2S_xmit:J_IQPWM|data[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; I2S_xmit:J_LRAudio|data[5]       ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2S_xmit:J_IQPWM|data[10]        ; I2S_xmit:J_IQPWM|data[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; I2S_xmit:J_LRAudio|data[12]      ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; I2S_xmit:J_LRAudio|data[10]      ; I2S_xmit:J_LRAudio|data[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.522      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_IQ|irdy            ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_IQ|data_cnt[0]     ; NWire_rcv:MDC[3].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_IQ|TB_state~4      ; NWire_rcv:MDC[3].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_IQ|TB_state~2      ; NWire_rcv:MDC[3].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; NWire_rcv:SPD|DIFF_CLK.ia0            ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[17] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; NWire_rcv:P_MIC|DB_LEN[0][13]         ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:SPD|rdata[14]               ; NWire_rcv:SPD|rdata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[2].M_IQ|rdata[0]        ; NWire_rcv:MDC[2].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[2]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[3]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|id[7]            ; NWire_xmit:M_LRAudio|id[6]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; NWire_rcv:P_MIC|DB_LEN[2][8]          ; NWire_rcv:P_MIC|DB_LEN[3][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:P_MIC|rdata[8]              ; NWire_rcv:P_MIC|idata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:SPD|rdata[15]               ; NWire_rcv:SPD|rdata[14]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_IQ|rdata[40]       ; NWire_rcv:MDC[3].M_IQ|idata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[0].M_IQ|rdata[0]        ; NWire_rcv:MDC[0].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_IQ|rdata[37]       ; NWire_rcv:MDC[1].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_IQ|d0              ; NWire_rcv:MDC[1].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_IQ|d0              ; NWire_rcv:MDC[3].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][11]   ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_IQ|DB_LEN[2][4]    ; NWire_rcv:MDC[3].M_IQ|DB_LEN[3][4]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[4]    ; NWire_xmit:P_IQPWM|id[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[9]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[29] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]   ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; NWire_rcv:P_MIC|DB_LEN[2][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:SPD|rdata[3]                ; NWire_rcv:SPD|rdata[2]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_IQ|rdata[12]       ; NWire_rcv:MDC[2].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_IQ|rdata[36]       ; NWire_rcv:MDC[3].M_IQ|idata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:SPD|rdata[11]               ; NWire_rcv:SPD|rdata[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_IQ|rdata[44]       ; NWire_rcv:MDC[2].M_IQ|idata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_IQ|rdata[19]       ; NWire_rcv:MDC[2].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_IQ|rdata[6]        ; NWire_rcv:MDC[1].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_IQ|rdata[26]       ; NWire_rcv:MDC[3].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_IQ|rdata[13]       ; NWire_rcv:MDC[3].M_IQ|rdata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_IQ|rdata[30]       ; NWire_rcv:MDC[2].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_IQ|rdata[45]       ; NWire_rcv:MDC[3].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_IQ|rdata[10]       ; NWire_rcv:MDC[2].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_IQ|rdata[44]       ; NWire_rcv:MDC[1].M_IQ|rdata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_IQ|rdata[29]       ; NWire_rcv:MDC[1].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_IQ|d1              ; NWire_rcv:MDC[1].M_IQ|d2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_IQ|d1              ; NWire_rcv:MDC[3].M_IQ|d2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; NWire_xmit:P_IQPWM|id[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; NWire_xmit:P_IQPWM|id[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[16]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|id[20]             ; NWire_xmit:P_IQPWM|id[19]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[24]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[24]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[31]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[8]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[16] ; NWire_xmit:M_LRAudio|id[16]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[19] ; NWire_xmit:M_LRAudio|id[19]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:M_LRAudio|id[27]           ; NWire_xmit:M_LRAudio|id[26]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:M_LRAudio|id[28]           ; NWire_xmit:M_LRAudio|id[27]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; NWire_rcv:P_MIC|DB_LEN[2][12]         ; NWire_rcv:P_MIC|DB_LEN[3][12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:SPD|rdata[5]                ; NWire_rcv:SPD|idata[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:SPD|rdata[10]               ; NWire_rcv:SPD|rdata[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:MDC[1].M_IQ|rdata[9]        ; NWire_rcv:MDC[1].M_IQ|idata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:MDC[0].M_IQ|rdata[3]        ; NWire_rcv:MDC[0].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C5'                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_rst                           ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[16]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[17]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[18]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[19]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[20]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[21]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[22]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[23]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[24]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[25]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[26]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[27]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[28]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[29]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[2]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[30]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[31]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[3]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[4]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[5]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[6]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[7]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[8]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[9]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|q1[0]           ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|sigb[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Bfall        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Brise        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|spi_regs|BitCounter[0]|clk                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[7]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[8]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[9]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|obit            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|outbit          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[0]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[10]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[11]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[12]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[13]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[14]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[15]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[1]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[2]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[3]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[4]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[5]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[6]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[7]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[8]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[9]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[10] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[11] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[12] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[13] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[14] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[15] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[16] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[17] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[18] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[19] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[1]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[20] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[21] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[22] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[23] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[24] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[25] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[26] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[27] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[28] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[29] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[2]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[30] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[31] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[3]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[4]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 2.371 ; 2.371 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 2.020 ; 2.020 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 1.932 ; 1.932 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 2.317 ; 2.317 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 2.033 ; 2.033 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 3.096 ; 3.096 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 0.485 ; 0.485 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 2.165 ; 2.165 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 2.258 ; 2.258 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 1.903 ; 1.903 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 2.579 ; 2.579 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 3.586 ; 3.586 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 3.716 ; 3.716 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 3.689 ; 3.689 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 2.732 ; 2.732 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 2.665 ; 2.665 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 2.579 ; 2.579 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 2.689 ; 2.689 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 2.680 ; 2.680 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 2.553 ; 2.553 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 2.732 ; 2.732 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 2.509 ; 2.509 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 2.564 ; 2.564 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 2.367 ; 2.367 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 2.455 ; 2.455 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 2.458 ; 2.458 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 2.443 ; 2.443 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 2.362 ; 2.362 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 2.466 ; 2.466 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 2.429 ; 2.429 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 2.450 ; 2.450 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 2.303 ; 2.303 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 2.283 ; 2.283 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 2.063 ; 2.063 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 2.303 ; 2.303 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 2.551 ; 2.551 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 2.143 ; 2.143 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 1.840 ; 1.840 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 1.880 ; 1.880 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 1.976 ; 1.976 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 1.867 ; 1.867 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 1.959 ; 1.959 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 1.895 ; 1.895 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 2.143 ; 2.143 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 1.997 ; 1.997 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 1.800 ; 1.800 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 2.666 ; 2.666 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 4.061 ; 4.061 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 4.028 ; 4.028 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 4.219 ; 4.219 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 4.025 ; 4.025 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 4.066 ; 4.066 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 4.219 ; 4.219 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 4.215 ; 4.215 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -2.251 ; -2.251 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -1.900 ; -1.900 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -1.812 ; -1.812 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -2.197 ; -2.197 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -1.913 ; -1.913 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -2.591 ; -2.591 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -0.365 ; -0.365 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -2.045 ; -2.045 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -2.138 ; -2.138 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -1.783 ; -1.783 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -2.459 ; -2.459 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -3.228 ; -3.228 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -2.095 ; -2.095 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -3.175 ; -3.175 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -2.242 ; -2.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -2.545 ; -2.545 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -2.459 ; -2.459 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -2.569 ; -2.569 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -2.560 ; -2.560 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -2.433 ; -2.433 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -2.612 ; -2.612 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -2.389 ; -2.389 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -2.444 ; -2.444 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -2.247 ; -2.247 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -2.335 ; -2.335 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -2.338 ; -2.338 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -2.323 ; -2.323 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -2.242 ; -2.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -2.346 ; -2.346 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -2.309 ; -2.309 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -2.330 ; -2.330 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -1.943 ; -1.943 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -2.163 ; -2.163 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -1.943 ; -1.943 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -2.183 ; -2.183 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -2.431 ; -2.431 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -1.720 ; -1.720 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -1.720 ; -1.720 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -1.760 ; -1.760 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -1.856 ; -1.856 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -1.747 ; -1.747 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -1.839 ; -1.839 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -1.775 ; -1.775 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -2.023 ; -2.023 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -1.877 ; -1.877 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -1.512 ; -1.512 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -1.672 ; -1.672 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -3.941 ; -3.941 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -3.908 ; -3.908 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -3.905 ; -3.905 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -3.905 ; -3.905 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -3.946 ; -3.946 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -4.099 ; -4.099 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -4.095 ; -4.095 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.581 ; 3.581 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.873 ; 4.873 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 4.955 ; 4.955 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.581 ; 3.581 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 3.593 ; 3.593 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.177 ; 4.177 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.096 ; 4.096 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 3.771 ; 3.771 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 4.179 ; 4.179 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 4.327 ; 4.327 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 6.590 ; 6.590 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 4.121 ; 4.121 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 4.112 ; 4.112 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 5.606 ; 5.606 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 4.024 ; 4.024 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.861 ; 3.861 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 4.024 ; 4.024 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 5.294 ; 5.294 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 5.032 ; 5.032 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.960 ; 4.960 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 5.201 ; 5.201 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 5.162 ; 5.162 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 5.204 ; 5.204 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 5.000 ; 5.000 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 5.063 ; 5.063 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.977 ; 4.977 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.900 ; 4.900 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 5.137 ; 5.137 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 4.923 ; 4.923 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 4.895 ; 4.895 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.708 ; 4.708 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.728 ; 4.728 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 5.294 ; 5.294 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.897 ; 4.897 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.925 ; 3.925 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 4.081 ; 4.081 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 4.069 ; 4.069 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.572 ; 3.572 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.530 ; 4.530 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.530 ; 4.530 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.407 ; 4.407 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.503 ; 4.503 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.393 ; 4.393 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.468 ; 4.468 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.376 ; 4.376 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.275 ; 4.275 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.269 ; 4.269 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.264 ; 4.264 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.170 ; 4.170 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.274 ; 4.274 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.258 ; 4.258 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.251 ; 4.251 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.249 ; 4.249 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.262 ; 4.262 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.373 ; 4.373 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 5.152 ; 5.152 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 3.925 ; 3.925 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 2.290 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 3.917 ; 3.917 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.290 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 3.526 ; 3.526 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 3.443 ; 3.443 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.581 ; 3.581 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.873 ; 4.873 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 4.955 ; 4.955 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.581 ; 3.581 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 3.593 ; 3.593 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.177 ; 4.177 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.096 ; 4.096 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 3.771 ; 3.771 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.572 ; 3.572 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 4.163 ; 4.163 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 5.184 ; 5.184 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 4.121 ; 4.121 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 4.112 ; 4.112 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 4.378 ; 4.378 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 3.861 ; 3.861 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.861 ; 3.861 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 4.024 ; 4.024 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 4.231 ; 4.231 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 4.507 ; 4.507 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.372 ; 4.372 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 4.356 ; 4.356 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 4.326 ; 4.326 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 4.363 ; 4.363 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 4.811 ; 4.811 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 4.458 ; 4.458 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.793 ; 4.793 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.622 ; 4.622 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 4.837 ; 4.837 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 4.533 ; 4.533 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 4.419 ; 4.419 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.231 ; 4.231 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.448 ; 4.448 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 4.559 ; 4.559 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.710 ; 4.710 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.925 ; 3.925 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 4.081 ; 4.081 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 4.069 ; 4.069 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.572 ; 3.572 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.170 ; 4.170 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.530 ; 4.530 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.407 ; 4.407 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.503 ; 4.503 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.393 ; 4.393 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.468 ; 4.468 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.376 ; 4.376 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.275 ; 4.275 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.269 ; 4.269 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.264 ; 4.264 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.170 ; 4.170 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.274 ; 4.274 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.258 ; 4.258 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.251 ; 4.251 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.249 ; 4.249 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.262 ; 4.262 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.373 ; 4.373 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 5.152 ; 5.152 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 3.925 ; 3.925 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 2.290 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 3.917 ; 3.917 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.290 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 3.229 ; 3.229 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 3.154 ; 3.154 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.446 ;    ;    ; 5.446 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.446 ;    ;    ; 5.446 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.152 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.607 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.617 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.269 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.289 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.279 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.259 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.152 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.172 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.169 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.169 ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 5.211 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.152 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.607 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.617 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.454 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.445 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.269 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.289 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.279 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.259 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.152 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.172 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.169 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.169 ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 5.211 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.152     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.607     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.617     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.269     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.289     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.279     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.259     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.152     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.172     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.169     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.169     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 5.211     ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.152     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.607     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.617     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.454     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.445     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.269     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.289     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.279     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.259     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.152     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.172     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.169     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.169     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 5.211     ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                       ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -0.393 ; -0.408  ; N/A      ; N/A     ; 2.230               ;
;  C5                                         ; 5.354  ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  IF_clk                                     ; 1.054  ; -0.408  ; N/A      ; N/A     ; 7.349               ;
;  SPI_SCK                                    ; 16.075 ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  clk_lrclk_gen:clrgen|BCLK                  ; 13.929 ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  clkmult3:cm3|altpll:altpll_component|_clk0 ; -0.393 ; 0.215   ; N/A      ; N/A     ; 2.230               ;
; Design-wide TNS                             ; -9.024 ; -65.207 ; 0.0      ; 0.0     ; 0.0                 ;
;  C5                                         ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  IF_clk                                     ; 0.000  ; -65.207 ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                    ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK                  ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clkmult3:cm3|altpll:altpll_component|_clk0 ; -9.024 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 5.244 ; 5.244 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 4.415 ; 4.415 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 4.105 ; 4.105 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 5.284 ; 5.284 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 4.302 ; 4.302 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 8.089 ; 8.089 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 1.654 ; 1.654 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 4.712 ; 4.712 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 5.109 ; 5.109 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 4.124 ; 4.124 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 5.649 ; 5.649 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 9.308 ; 9.308 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 9.985 ; 9.985 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 9.760 ; 9.760 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 6.460 ; 6.460 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 6.259 ; 6.259 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 5.934 ; 5.934 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 6.460 ; 6.460 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 6.068 ; 6.068 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 5.897 ; 5.897 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 6.389 ; 6.389 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 5.896 ; 5.896 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 6.001 ; 6.001 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 5.641 ; 5.641 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 5.675 ; 5.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 5.701 ; 5.701 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 5.827 ; 5.827 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 5.682 ; 5.682 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 5.716 ; 5.716 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 5.681 ; 5.681 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 5.696 ; 5.696 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 5.250 ; 5.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 5.250 ; 5.250 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 4.516 ; 4.516 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 5.184 ; 5.184 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 5.886 ; 5.886 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 5.361 ; 5.361 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 4.431 ; 4.431 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 4.592 ; 4.592 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 4.862 ; 4.862 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 4.592 ; 4.592 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 4.885 ; 4.885 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 4.471 ; 4.471 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 5.361 ; 5.361 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 4.816 ; 4.816 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 4.072 ; 4.072 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 6.749 ; 6.749 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 8.324 ; 8.324 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 8.293 ; 8.293 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 8.666 ; 8.666 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 8.239 ; 8.239 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 8.227 ; 8.227 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 8.666 ; 8.666 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 8.632 ; 8.632 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -2.251 ; -2.251 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -1.900 ; -1.900 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -1.812 ; -1.812 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -2.197 ; -2.197 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -1.913 ; -1.913 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -2.591 ; -2.591 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -0.365 ; -0.365 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -2.045 ; -2.045 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -2.138 ; -2.138 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -1.783 ; -1.783 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -2.459 ; -2.459 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -3.228 ; -3.228 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -2.095 ; -2.095 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -3.175 ; -3.175 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -2.242 ; -2.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -2.545 ; -2.545 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -2.459 ; -2.459 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -2.569 ; -2.569 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -2.560 ; -2.560 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -2.433 ; -2.433 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -2.612 ; -2.612 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -2.389 ; -2.389 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -2.444 ; -2.444 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -2.247 ; -2.247 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -2.335 ; -2.335 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -2.338 ; -2.338 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -2.323 ; -2.323 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -2.242 ; -2.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -2.346 ; -2.346 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -2.309 ; -2.309 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -2.330 ; -2.330 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -1.943 ; -1.943 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -2.163 ; -2.163 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -1.943 ; -1.943 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -2.183 ; -2.183 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -2.431 ; -2.431 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -1.720 ; -1.720 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -1.720 ; -1.720 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -1.760 ; -1.760 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -1.856 ; -1.856 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -1.747 ; -1.747 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -1.839 ; -1.839 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -1.775 ; -1.775 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -2.023 ; -2.023 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -1.877 ; -1.877 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -1.512 ; -1.512 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -1.672 ; -1.672 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -3.941 ; -3.941 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -3.908 ; -3.908 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -3.905 ; -3.905 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -3.905 ; -3.905 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -3.946 ; -3.946 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -4.099 ; -4.099 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -4.095 ; -4.095 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.598  ; 7.598  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 11.181 ; 11.181 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 11.310 ; 11.310 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.598  ; 7.598  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 7.676  ; 7.676  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.202  ; 9.202  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 9.023  ; 9.023  ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.102  ; 8.102  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 9.617  ; 9.617  ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 9.929  ; 9.929  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 17.404 ; 17.404 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 9.220  ; 9.220  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 9.274  ; 9.274  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 14.324 ; 14.324 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 9.026  ; 9.026  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.389  ; 8.389  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 9.026  ; 9.026  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 12.856 ; 12.856 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 11.858 ; 11.858 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 11.571 ; 11.571 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 12.343 ; 12.343 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 12.165 ; 12.165 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 12.346 ; 12.346 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 11.823 ; 11.823 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 12.223 ; 12.223 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 11.707 ; 11.707 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 11.675 ; 11.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 12.157 ; 12.157 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 11.775 ; 11.775 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 11.776 ; 11.776 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 10.921 ; 10.921 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 10.958 ; 10.958 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 12.856 ; 12.856 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 11.732 ; 11.732 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.784  ; 8.784  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 9.234  ; 9.234  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 9.225  ; 9.225  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.349  ; 8.349  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 9.962  ; 9.962  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.962  ; 9.962  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.576  ; 9.576  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.918  ; 9.918  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.561  ; 9.561  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.709  ; 9.709  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.377  ; 9.377  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.192  ; 9.192  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 9.179  ; 9.179  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.173  ; 9.173  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 8.825  ; 8.825  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.190  ; 9.190  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.160  ; 9.160  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.156  ; 9.156  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.150  ; 9.150  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.167  ; 9.167  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.531  ; 9.531  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 11.835 ; 11.835 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.060  ; 9.060  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 5.228  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.163  ; 9.163  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 5.228  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 9.266  ; 9.266  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 8.963  ; 8.963  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.581 ; 3.581 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.873 ; 4.873 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 4.955 ; 4.955 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.581 ; 3.581 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 3.593 ; 3.593 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.177 ; 4.177 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.096 ; 4.096 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 3.771 ; 3.771 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.572 ; 3.572 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 4.163 ; 4.163 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 5.184 ; 5.184 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 4.121 ; 4.121 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 4.112 ; 4.112 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 4.378 ; 4.378 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 3.861 ; 3.861 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.861 ; 3.861 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 4.024 ; 4.024 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 4.231 ; 4.231 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 4.507 ; 4.507 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.372 ; 4.372 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 4.356 ; 4.356 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 4.326 ; 4.326 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 4.363 ; 4.363 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 4.811 ; 4.811 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 4.458 ; 4.458 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.793 ; 4.793 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.622 ; 4.622 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 4.837 ; 4.837 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 4.533 ; 4.533 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 4.419 ; 4.419 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.231 ; 4.231 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.448 ; 4.448 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 4.559 ; 4.559 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.710 ; 4.710 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.925 ; 3.925 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 4.081 ; 4.081 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 4.069 ; 4.069 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.572 ; 3.572 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.170 ; 4.170 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.530 ; 4.530 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.407 ; 4.407 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.503 ; 4.503 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.393 ; 4.393 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.468 ; 4.468 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.376 ; 4.376 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.275 ; 4.275 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.269 ; 4.269 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.264 ; 4.264 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.170 ; 4.170 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.274 ; 4.274 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.258 ; 4.258 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.251 ; 4.251 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.249 ; 4.249 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.262 ; 4.262 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.373 ; 4.373 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 5.152 ; 5.152 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 3.925 ; 3.925 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 2.290 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 3.917 ; 3.917 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.290 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 3.229 ; 3.229 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 3.154 ; 3.154 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.346 ;    ;    ; 11.346 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.446 ;    ;    ; 5.446 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; C5                                         ; C5                                         ; 1080     ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; C5                                         ; 1        ; 1        ; 0        ; 0        ;
; IF_clk                                     ; C5                                         ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; clk_lrclk_gen:clrgen|BCLK                  ; 181      ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; clk_lrclk_gen:clrgen|BCLK                  ; 562      ; 0        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 30496    ; 0        ; 0        ; 0        ;
; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; IF_clk                                     ; 6        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; IF_clk                                     ; 2        ; 1        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 819      ; 0        ; 0        ; 0        ;
; IF_clk                                     ; IF_clk                                     ; 65288    ; 0        ; 0        ; 0        ;
; SPI_SCK                                    ; SPI_SCK                                    ; 377      ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; C5                                         ; C5                                         ; 1080     ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; C5                                         ; 1        ; 1        ; 0        ; 0        ;
; IF_clk                                     ; C5                                         ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; clk_lrclk_gen:clrgen|BCLK                  ; 181      ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; clk_lrclk_gen:clrgen|BCLK                  ; 562      ; 0        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 30496    ; 0        ; 0        ; 0        ;
; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; IF_clk                                     ; 6        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; IF_clk                                     ; 2        ; 1        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 819      ; 0        ; 0        ; 0        ;
; IF_clk                                     ; IF_clk                                     ; 65288    ; 0        ; 0        ; 0        ;
; SPI_SCK                                    ; SPI_SCK                                    ; 377      ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 178   ; 178  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Oct 10 19:43:46 2012
Info: Command: quartus_sta Ozy_Janus -c Ozy_Janus
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (332104): Reading SDC File: 'Ozy_Janus.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {clkmult3:cm3|altpll:altpll_component|_clk0} {cm3|altpll_component|pll|clk[0]}
Warning: Original Global Fmax translated from QSF using derive_clocks
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 20.833 -name IF_clk IF_clk
    Info (332105): create_clock -period 20.833 -name C5 C5
    Info (332105): create_clock -period 20.833 -name clk_lrclk_gen:clrgen|BCLK clk_lrclk_gen:clrgen|BCLK
    Info (332105): create_clock -period 20.833 -name SPI_SCK SPI_SCK
Warning (332174): Ignored filter at Ozy_Janus.sdc(32): IFCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(32): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {IFCLK} {IFCLK}
Warning (332174): Ignored filter at Ozy_Janus.sdc(38): CLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(38): Argument <targets> is not an object ID
    Info (332050): create_clock -period "81.380 ns" \
             -name {CLK_12MHZ} {CLK_12MHZ}
Warning (332174): Ignored filter at Ozy_Janus.sdc(44): PCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(44): Argument <targets> is not an object ID
    Info (332050): create_clock -period "80.000 ns" \
             -name {PCLK_12MHZ} {PCLK_12MHZ}
Warning (332174): Ignored filter at Ozy_Janus.sdc(50): MCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(50): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {MCLK_12MHZ} {MCLK_12MHZ}
Warning (332043): Overwriting existing clock: SPI_SCK
Warning (332174): Ignored filter at Ozy_Janus.sdc(62): FX2_CLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at Ozy_Janus.sdc(62): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.833 ns" \
             -name {FX2_CLK} {FX2_CLK}
Warning (332174): Ignored filter at Ozy_Janus.sdc(69): BCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {BCLK} \
                       {BCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(78): LRCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 64 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {LRCLK} \
                       {LRCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(87): CBCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 4 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CBCLK} \
                       {CBCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(96): CLRCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument <targets> is not an object ID
    Info (332050): create_generated_clock -divide_by 256 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CLRCLK} \
                       {CLRCLK}
Warning (332049): Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument -source is not an object ID
Warning (332174): Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(136): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_01j1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(136): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|rdptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(137): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_01j1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(137): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(138): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_oqj1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(138): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|rdptr_g[*] could not be matched with a keeper
Warning (332174): Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(139): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*dcfifo_oqj1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning (332049): Ignored set_false_path at Ozy_Janus.sdc(139): Argument <to> is an empty collection
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): MCLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): FX2_CLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): PCLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): BCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CBCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CLK_12MHZ could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): CLRCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): LRCLK could not be matched with a clock
Warning (332174): Ignored filter at Ozy_Janus.sdc(148): IFCLK could not be matched with a clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.393        -9.024 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info (332119):     1.054         0.000 IF_clk 
    Info (332119):     5.354         0.000 C5 
    Info (332119):    13.929         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):    16.075         0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 C5 
    Info (332119):     0.499         0.000 IF_clk 
    Info (332119):     0.499         0.000 SPI_SCK 
    Info (332119):     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     0.499         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.230         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info (332119):     7.349         0.000 IF_clk 
    Info (332119):     9.174         0.000 C5 
    Info (332119):     9.174         0.000 SPI_SCK 
    Info (332119):     9.174         0.000 clk_lrclk_gen:clrgen|BCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.393
    Info (332115): -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.393 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:MDC[3].M_IQ|tb_width[4]
    Info (332115): To Node      : NWire_rcv:MDC[3].M_IQ|resync
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.104      0.104  R        clock network delay
    Info (332115):      0.408      0.304     uTco  NWire_rcv:MDC[3].M_IQ|tb_width[4]
    Info (332115):      0.408      0.000 RR  CELL  MDC[3].M_IQ|tb_width[4]|regout
    Info (332115):      2.237      1.829 RR    IC  MDC[3].M_IQ|Add8~6|dataa
    Info (332115):      2.858      0.621 RF  CELL  MDC[3].M_IQ|Add8~6|cout
    Info (332115):      2.858      0.000 FF    IC  MDC[3].M_IQ|Add8~8|cin
    Info (332115):      2.944      0.086 FR  CELL  MDC[3].M_IQ|Add8~8|cout
    Info (332115):      2.944      0.000 RR    IC  MDC[3].M_IQ|Add8~10|cin
    Info (332115):      3.134      0.190 RF  CELL  MDC[3].M_IQ|Add8~10|cout
    Info (332115):      3.134      0.000 FF    IC  MDC[3].M_IQ|Add8~12|cin
    Info (332115):      3.220      0.086 FR  CELL  MDC[3].M_IQ|Add8~12|cout
    Info (332115):      3.220      0.000 RR    IC  MDC[3].M_IQ|Add8~14|cin
    Info (332115):      3.726      0.506 RR  CELL  MDC[3].M_IQ|Add8~14|combout
    Info (332115):      4.746      1.020 RR    IC  MDC[3].M_IQ|Equal2~3|datac
    Info (332115):      5.116      0.370 RR  CELL  MDC[3].M_IQ|Equal2~3|combout
    Info (332115):      5.811      0.695 RR    IC  MDC[3].M_IQ|Equal2~4|dataa
    Info (332115):      6.425      0.614 RR  CELL  MDC[3].M_IQ|Equal2~4|combout
    Info (332115):      6.785      0.360 RR    IC  MDC[3].M_IQ|Equal2~8|datab
    Info (332115):      7.374      0.589 RR  CELL  MDC[3].M_IQ|Equal2~8|combout
    Info (332115):      7.374      0.000 RR    IC  MDC[3].M_IQ|resync|datain
    Info (332115):      7.482      0.108 RR  CELL  NWire_rcv:MDC[3].M_IQ|resync
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.944      6.944           latch edge time
    Info (332115):      7.049      0.105  R        clock network delay
    Info (332115):      7.089      0.040     uTsu  NWire_rcv:MDC[3].M_IQ|resync
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.482
    Info (332115): Data Required Time :     7.089
    Info (332115): Slack              :    -0.393 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.054
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.054 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:P_MIC|pass[0]
    Info (332115): To Node      : LRcnt[6]
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     13.888     13.888           launch edge time
    Info (332115):     13.995      0.107  R        clock network delay
    Info (332115):     14.299      0.304     uTco  NWire_rcv:P_MIC|pass[0]
    Info (332115):     14.299      0.000 RR  CELL  P_MIC|pass[0]|regout
    Info (332115):     15.031      0.732 RR    IC  P_MIC|Selector3~1|datab
    Info (332115):     15.608      0.577 RR  CELL  P_MIC|Selector3~1|combout
    Info (332115):     18.125      2.517 RR    IC  P_MIC|Selector3~3|datac
    Info (332115):     18.491      0.366 RR  CELL  P_MIC|Selector3~3|combout
    Info (332115):     19.577      1.086 RR    IC  IF_tx_IQ_mic_rdy~1|datad
    Info (332115):     19.783      0.206 RR  CELL  IF_tx_IQ_mic_rdy~1|combout
    Info (332115):     20.143      0.360 RR    IC  IF_tx_IQ_mic_rdy~4|datad
    Info (332115):     20.349      0.206 RR  CELL  IF_tx_IQ_mic_rdy~4|combout
    Info (332115):     20.739      0.390 RR    IC  TXFC|AD_state~6|datad
    Info (332115):     20.945      0.206 RR  CELL  TXFC|AD_state~6|combout
    Info (332115):     21.996      1.051 RR    IC  LRcnt[6]|sclr
    Info (332115):     22.656      0.660 RF  CELL  LRcnt[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     23.670      2.837  R        clock network delay
    Info (332115):     23.710      0.040     uTsu  LRcnt[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.656
    Info (332115): Data Required Time :    23.710
    Info (332115): Slack              :     1.054 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.354
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.354 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK (INVERTED)
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     10.416      0.000  F        clock network delay
    Info (332115):     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332115):     14.807      4.391 FF    IC  clrgen|BCLK~0|datac
    Info (332115):     15.177      0.370 FF  CELL  clrgen|BCLK~0|combout
    Info (332115):     19.173      3.996 FF    IC  clrgen|BCLK~feeder|datab
    Info (332115):     19.797      0.624 FF  CELL  clrgen|BCLK~feeder|combout
    Info (332115):     19.797      0.000 FF    IC  clrgen|BCLK|datain
    Info (332115):     19.905      0.108 FF  CELL  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     25.219      4.386  R        clock network delay
    Info (332115):     25.259      0.040     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.905
    Info (332115): Data Required Time :    25.259
    Info (332115): Slack              :     5.354 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 13.929
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 13.929 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:lrgen|Brise
    Info (332115): To Node      : I2S_xmit:J_LRAudio|data[8]
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.385      4.385  R        clock network delay
    Info (332115):      4.689      0.304     uTco  clk_lrclk_gen:lrgen|Brise
    Info (332115):      4.689      0.000 RR  CELL  lrgen|Brise|regout
    Info (332115):      6.337      1.648 RR    IC  J_LRAudio|data~17|datab
    Info (332115):      6.961      0.624 RR  CELL  J_LRAudio|data~17|combout
    Info (332115):      8.406      1.445 RR    IC  J_LRAudio|data[8]|ena
    Info (332115):      9.261      0.855 RR  CELL  I2S_xmit:J_LRAudio|data[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     23.150      2.317  R        clock network delay
    Info (332115):     23.190      0.040     uTsu  I2S_xmit:J_LRAudio|data[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.261
    Info (332115): Data Required Time :    23.190
    Info (332115): Slack              :    13.929 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.075
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 16.075 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.319      4.319  R        clock network delay
    Info (332115):      4.623      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115):      4.623      0.000 RR  CELL  gpio_controlSDR|spi_regs|BitCounter[0]|regout
    Info (332115):      5.065      0.442 RR    IC  gpio_controlSDR|spi_regs|Equal0~2|datab
    Info (332115):      5.654      0.589 RR  CELL  gpio_controlSDR|spi_regs|Equal0~2|combout
    Info (332115):      6.700      1.046 RR    IC  gpio_controlSDR|spi_regs|Equal0~3|datab
    Info (332115):      7.324      0.624 RR  CELL  gpio_controlSDR|spi_regs|Equal0~3|combout
    Info (332115):      8.309      0.985 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|sload
    Info (332115):      9.131      0.822 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     25.166      4.333  R        clock network delay
    Info (332115):     25.206      0.040     uTsu  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.131
    Info (332115): Data Required Time :    25.206
    Info (332115): Slack              :    16.075 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|LRCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|LRCLK
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.395      4.395  R        clock network delay
    Info (332115):      4.699      0.304     uTco  clk_lrclk_gen:clrgen|LRCLK
    Info (332115):      4.699      0.000 RR  CELL  clrgen|LRCLK|regout
    Info (332115):      4.699      0.000 RR    IC  clrgen|LRCLK~0|datac
    Info (332115):      5.092      0.393 RR  CELL  clrgen|LRCLK~0|combout
    Info (332115):      5.092      0.000 RR    IC  clrgen|LRCLK|datain
    Info (332115):      5.200      0.108 RR  CELL  clk_lrclk_gen:clrgen|LRCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      4.395      4.395  R        clock network delay
    Info (332115):      4.701      0.306      uTh  clk_lrclk_gen:clrgen|LRCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.200
    Info (332115): Data Required Time :     4.701
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : async_usb:usb1|FX_state~6
    Info (332115): To Node      : async_usb:usb1|FX_state~6
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.823      2.823  R        clock network delay
    Info (332115):      3.127      0.304     uTco  async_usb:usb1|FX_state~6
    Info (332115):      3.127      0.000 RR  CELL  usb1|FX_state~6|regout
    Info (332115):      3.127      0.000 RR    IC  usb1|FX_state~30|datac
    Info (332115):      3.520      0.393 RR  CELL  usb1|FX_state~30|combout
    Info (332115):      3.520      0.000 RR    IC  usb1|FX_state~6|datain
    Info (332115):      3.628      0.108 RR  CELL  async_usb:usb1|FX_state~6
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.823      2.823  R        clock network delay
    Info (332115):      3.129      0.306      uTh  async_usb:usb1|FX_state~6
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.628
    Info (332115): Data Required Time :     3.129
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.333      4.333  R        clock network delay
    Info (332115):      4.637      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115):      4.637      0.000 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]|regout
    Info (332115):      4.637      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]~0|datac
    Info (332115):      5.030      0.393 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]~0|combout
    Info (332115):      5.030      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|datain
    Info (332115):      5.138      0.108 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      4.333      4.333  R        clock network delay
    Info (332115):      4.639      0.306      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.138
    Info (332115): Data Required Time :     4.639
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): To Node      : I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.340      2.340  R        clock network delay
    Info (332115):      2.644      0.304     uTco  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115):      2.644      0.000 RR  CELL  J_LRAudio|xmit_rdy|regout
    Info (332115):      2.644      0.000 RR    IC  J_LRAudio|xmit_rdy~1|datac
    Info (332115):      3.037      0.393 RR  CELL  J_LRAudio|xmit_rdy~1|combout
    Info (332115):      3.037      0.000 RR    IC  J_LRAudio|xmit_rdy|datain
    Info (332115):      3.145      0.108 RR  CELL  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.340      2.340  R        clock network delay
    Info (332115):      2.646      0.306      uTh  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.145
    Info (332115): Data Required Time :     2.646
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:SPD|TB_state~2
    Info (332115): To Node      : NWire_rcv:SPD|TB_state~2
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.093      0.093  R        clock network delay
    Info (332115):      0.397      0.304     uTco  NWire_rcv:SPD|TB_state~2
    Info (332115):      0.397      0.000 RR  CELL  SPD|TB_state~2|regout
    Info (332115):      0.397      0.000 RR    IC  SPD|TB_state~6|datac
    Info (332115):      0.790      0.393 RR  CELL  SPD|TB_state~6|combout
    Info (332115):      0.790      0.000 RR    IC  SPD|TB_state~2|datain
    Info (332115):      0.898      0.108 RR  CELL  NWire_rcv:SPD|TB_state~2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.093      0.093  R        clock network delay
    Info (332115):      0.399      0.306      uTh  NWire_rcv:SPD|TB_state~2
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.898
    Info (332115): Data Required Time :     0.399
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.230
    Info (332113): Targets: [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.230 
    Info (332113): ===================================================================
    Info (332113): Node             : NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): Clock            : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):     -1.482      0.916 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.552      0.930 RR    IC  MDC[0].M_IQ|DB_LEN[0][0]|clk
    Info (332113):      0.114      0.666 RR  CELL  NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.472      3.472           launch edge time
    Info (332113):      3.472      0.000           source latency
    Info (332113):      3.472      0.000           IF_clk
    Info (332113):      4.602      1.130 RR  CELL  IF_clk|combout
    Info (332113):      7.284      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):      1.074     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):      1.990      0.916 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      1.990      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      2.920      0.930 FF    IC  MDC[0].M_IQ|DB_LEN[0][0]|clk
    Info (332113):      3.586      0.666 FF  CELL  NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :     3.472
    Info (332113): Slack            :     2.230
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.349
    Info (332113): Targets: [get_clocks {IF_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 7.349 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : IF_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      1.266      0.136 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      1.266      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      2.117      0.851 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      2.952      0.835 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.546      1.130 FF  CELL  IF_clk|combout
    Info (332113):     11.682      0.136 FF    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.682      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info (332113):     12.533      0.851 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     13.368      0.835 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     7.349
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info (332113): Targets: [get_clocks {C5}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.174 
    Info (332113): ===================================================================
    Info (332113): Node             : C12_RESET.c0
    Info (332113): Clock            : C5
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           C5
    Info (332113):      0.985      0.985 RR  CELL  C5|combout
    Info (332113):      2.840      1.855 RR    IC  C5~clkctrl|inclk[0]
    Info (332113):      2.840      0.000 RR  CELL  C5~clkctrl|outclk
    Info (332113):      3.713      0.873 RR    IC  C12_RESET.c0|clk
    Info (332113):      4.379      0.666 RR  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           C5
    Info (332113):     11.401      0.985 FF  CELL  C5|combout
    Info (332113):     13.256      1.855 FF    IC  C5~clkctrl|inclk[0]
    Info (332113):     13.256      0.000 FF  CELL  C5~clkctrl|outclk
    Info (332113):     14.129      0.873 FF    IC  C12_RESET.c0|clk
    Info (332113):     14.795      0.666 FF  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.174
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info (332113): Targets: [get_clocks {SPI_SCK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.174 
    Info (332113): ===================================================================
    Info (332113): Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): Clock            : SPI_SCK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           SPI_SCK
    Info (332113):      0.995      0.995 RR  CELL  SPI_SCK|combout
    Info (332113):      2.745      1.750 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):      2.745      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):      3.653      0.908 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):      4.319      0.666 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           SPI_SCK
    Info (332113):     11.411      0.995 FF  CELL  SPI_SCK|combout
    Info (332113):     13.161      1.750 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):     13.161      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):     14.069      0.908 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):     14.735      0.666 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.174
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info (332113): Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.174 
    Info (332113): ===================================================================
    Info (332113): Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): Clock            : clk_lrclk_gen:clrgen|BCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):      0.000      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332113):      0.764      0.764 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):      0.764      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):      1.669      0.905 RR    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):      2.335      0.666 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332113):     11.180      0.764 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):     11.180      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):     12.085      0.905 FF    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):     12.751      0.666 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.174
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.397         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info (332119):     5.716         0.000 IF_clk 
    Info (332119):     9.450         0.000 C5 
    Info (332119):    18.235         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):    19.282         0.000 SPI_SCK 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.408       -65.207 IF_clk 
    Info (332119):     0.215         0.000 C5 
    Info (332119):     0.215         0.000 SPI_SCK 
    Info (332119):     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     0.215         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.472         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info (332119):     8.289         0.000 IF_clk 
    Info (332119):     9.416         0.000 C5 
    Info (332119):     9.416         0.000 SPI_SCK 
    Info (332119):     9.416         0.000 clk_lrclk_gen:clrgen|BCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.397
    Info (332115): -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.397 
    Info (332115): ===================================================================
    Info (332115): From Node    : Tx_fifo_ctrl:TXFC|AD_state~3
    Info (332115): To Node      : NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.498      1.498  R        clock network delay
    Info (332115):      1.639      0.141     uTco  Tx_fifo_ctrl:TXFC|AD_state~3
    Info (332115):      1.639      0.000 RR  CELL  TXFC|AD_state~3|regout
    Info (332115):      2.245      0.606 RR    IC  TXFC|AD_state.AD_WAIT~0|dataa
    Info (332115):      2.432      0.187 RR  CELL  TXFC|AD_state.AD_WAIT~0|combout
    Info (332115):      2.432      0.000 RR    IC  MDC[0].M_IQ|DIFF_CLK.ia0|datain
    Info (332115):      2.474      0.042 RR  CELL  NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.944      6.944           latch edge time
    Info (332115):      6.839     -0.105  R        clock network delay
    Info (332115):      6.871      0.032     uTsu  NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.474
    Info (332115): Data Required Time :     6.871
    Info (332115): Slack              :     4.397 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.716
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.716 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:P_MIC|pass[2]
    Info (332115): To Node      : LRcnt[6]
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     13.888     13.888           launch edge time
    Info (332115):     13.786     -0.102  R        clock network delay
    Info (332115):     13.927      0.141     uTco  NWire_rcv:P_MIC|pass[2]
    Info (332115):     13.927      0.000 RR  CELL  P_MIC|pass[2]|regout
    Info (332115):     14.964      1.037 RR    IC  P_MIC|Selector3~2|datad
    Info (332115):     15.023      0.059 RR  CELL  P_MIC|Selector3~2|combout
    Info (332115):     15.129      0.106 RR    IC  P_MIC|Selector3~3|datab
    Info (332115):     15.304      0.175 RR  CELL  P_MIC|Selector3~3|combout
    Info (332115):     15.630      0.326 RR    IC  IF_tx_IQ_mic_rdy~1|datad
    Info (332115):     15.689      0.059 RR  CELL  IF_tx_IQ_mic_rdy~1|combout
    Info (332115):     15.793      0.104 RR    IC  IF_tx_IQ_mic_rdy~4|datad
    Info (332115):     15.852      0.059 RR  CELL  IF_tx_IQ_mic_rdy~4|combout
    Info (332115):     15.973      0.121 RR    IC  TXFC|AD_state~6|datad
    Info (332115):     16.032      0.059 RR  CELL  TXFC|AD_state~6|combout
    Info (332115):     16.360      0.328 RR    IC  LRcnt[6]|sclr
    Info (332115):     16.647      0.287 RF  CELL  LRcnt[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     22.331      1.498  R        clock network delay
    Info (332115):     22.363      0.032     uTsu  LRcnt[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.647
    Info (332115): Data Required Time :    22.363
    Info (332115): Slack              :     5.716 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.450
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.450 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK (INVERTED)
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     10.416      0.000  F        clock network delay
    Info (332115):     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332115):     11.858      1.442 FF    IC  clrgen|BCLK~0|datac
    Info (332115):     11.965      0.107 FF  CELL  clrgen|BCLK~0|combout
    Info (332115):     13.260      1.295 FF    IC  clrgen|BCLK~feeder|datab
    Info (332115):     13.440      0.180 FF  CELL  clrgen|BCLK~feeder|combout
    Info (332115):     13.440      0.000 FF    IC  clrgen|BCLK|datain
    Info (332115):     13.482      0.042 FF  CELL  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     22.900      2.067  R        clock network delay
    Info (332115):     22.932      0.032     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.482
    Info (332115): Data Required Time :    22.932
    Info (332115): Slack              :     9.450 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.235
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.235 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:lrgen|Brise
    Info (332115): To Node      : I2S_xmit:J_LRAudio|data[8]
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.065      2.065  R        clock network delay
    Info (332115):      2.206      0.141     uTco  clk_lrclk_gen:lrgen|Brise
    Info (332115):      2.206      0.000 RR  CELL  lrgen|Brise|regout
    Info (332115):      2.768      0.562 RR    IC  J_LRAudio|data~17|datab
    Info (332115):      2.943      0.175 RR  CELL  J_LRAudio|data~17|combout
    Info (332115):      3.401      0.458 RR    IC  J_LRAudio|data[8]|ena
    Info (332115):      3.774      0.373 RR  CELL  I2S_xmit:J_LRAudio|data[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     21.977      1.144  R        clock network delay
    Info (332115):     22.009      0.032     uTsu  I2S_xmit:J_LRAudio|data[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.774
    Info (332115): Data Required Time :    22.009
    Info (332115): Slack              :    18.235 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.282
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.282 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.136      2.136  R        clock network delay
    Info (332115):      2.277      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115):      2.277      0.000 RR  CELL  gpio_controlSDR|spi_regs|BitCounter[0]|regout
    Info (332115):      2.430      0.153 RR    IC  gpio_controlSDR|spi_regs|Equal0~2|datab
    Info (332115):      2.610      0.180 RR  CELL  gpio_controlSDR|spi_regs|Equal0~2|combout
    Info (332115):      2.917      0.307 RR    IC  gpio_controlSDR|spi_regs|Equal0~3|datab
    Info (332115):      3.097      0.180 RR  CELL  gpio_controlSDR|spi_regs|Equal0~3|combout
    Info (332115):      3.390      0.293 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|sload
    Info (332115):      3.730      0.340 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     22.980      2.147  R        clock network delay
    Info (332115):     23.012      0.032     uTsu  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.730
    Info (332115): Data Required Time :    23.012
    Info (332115): Slack              :    19.282 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -0.408
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -0.408 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:MDC[3].M_IQ|idata[40]
    Info (332115): To Node      : NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[40]
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.832     20.832           launch edge time
    Info (332115):     20.731     -0.101  R        clock network delay
    Info (332115):     20.872      0.141     uTco  NWire_rcv:MDC[3].M_IQ|idata[40]
    Info (332115):     20.872      0.000 RR  CELL  MDC[3].M_IQ|idata[40]|regout
    Info (332115):     21.873      1.001 RR    IC  MDC[3].M_IQ|DIFF_CLK.xd0[40]~feeder|dataa
    Info (332115):     22.060      0.187 RR  CELL  MDC[3].M_IQ|DIFF_CLK.xd0[40]~feeder|combout
    Info (332115):     22.060      0.000 RR    IC  MDC[3].M_IQ|DIFF_CLK.xd0[40]|datain
    Info (332115):     22.102      0.042 RR  CELL  NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[40]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     22.358      1.525  R        clock network delay
    Info (332115):     22.510      0.152      uTh  NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[40]
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.102
    Info (332115): Data Required Time :    22.510
    Info (332115): Slack              :    -0.408 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|LRCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|LRCLK
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.071      2.071  R        clock network delay
    Info (332115):      2.212      0.141     uTco  clk_lrclk_gen:clrgen|LRCLK
    Info (332115):      2.212      0.000 RR  CELL  clrgen|LRCLK|regout
    Info (332115):      2.212      0.000 RR    IC  clrgen|LRCLK~0|datac
    Info (332115):      2.396      0.184 RR  CELL  clrgen|LRCLK~0|combout
    Info (332115):      2.396      0.000 RR    IC  clrgen|LRCLK|datain
    Info (332115):      2.438      0.042 RR  CELL  clk_lrclk_gen:clrgen|LRCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.071      2.071  R        clock network delay
    Info (332115):      2.223      0.152      uTh  clk_lrclk_gen:clrgen|LRCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.438
    Info (332115): Data Required Time :     2.223
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.147      2.147  R        clock network delay
    Info (332115):      2.288      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115):      2.288      0.000 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]|regout
    Info (332115):      2.288      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]~0|datac
    Info (332115):      2.472      0.184 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]~0|combout
    Info (332115):      2.472      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|datain
    Info (332115):      2.514      0.042 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.147      2.147  R        clock network delay
    Info (332115):      2.299      0.152      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.514
    Info (332115): Data Required Time :     2.299
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): To Node      : I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.167      1.167  R        clock network delay
    Info (332115):      1.308      0.141     uTco  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115):      1.308      0.000 RR  CELL  J_LRAudio|xmit_rdy|regout
    Info (332115):      1.308      0.000 RR    IC  J_LRAudio|xmit_rdy~1|datac
    Info (332115):      1.492      0.184 RR  CELL  J_LRAudio|xmit_rdy~1|combout
    Info (332115):      1.492      0.000 RR    IC  J_LRAudio|xmit_rdy|datain
    Info (332115):      1.534      0.042 RR  CELL  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.167      1.167  R        clock network delay
    Info (332115):      1.319      0.152      uTh  I2S_xmit:J_LRAudio|xmit_rdy
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.534
    Info (332115): Data Required Time :     1.319
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:SPD|TB_state~2
    Info (332115): To Node      : NWire_rcv:SPD|TB_state~2
    Info (332115): Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.112     -0.112  R        clock network delay
    Info (332115):      0.029      0.141     uTco  NWire_rcv:SPD|TB_state~2
    Info (332115):      0.029      0.000 RR  CELL  SPD|TB_state~2|regout
    Info (332115):      0.029      0.000 RR    IC  SPD|TB_state~6|datac
    Info (332115):      0.213      0.184 RR  CELL  SPD|TB_state~6|combout
    Info (332115):      0.213      0.000 RR    IC  SPD|TB_state~2|datain
    Info (332115):      0.255      0.042 RR  CELL  NWire_rcv:SPD|TB_state~2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.112     -0.112  R        clock network delay
    Info (332115):      0.040      0.152      uTh  NWire_rcv:SPD|TB_state~2
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.255
    Info (332115): Data Required Time :     0.040
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.472
    Info (332113): Targets: [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.472 
    Info (332113): ===================================================================
    Info (332113): Node             : NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): Clock            : clkmult3:cm3|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):     -0.937      0.512 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.411      0.526 RR    IC  MDC[0].M_IQ|DB_LEN[0][0]|clk
    Info (332113):     -0.089      0.322 RR  CELL  NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.472      3.472           launch edge time
    Info (332113):      3.472      0.000           source latency
    Info (332113):      3.472      0.000           IF_clk
    Info (332113):      4.073      0.601 RR  CELL  IF_clk|combout
    Info (332113):      5.567      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):      2.023     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):      2.535      0.512 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      2.535      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      3.061      0.526 FF    IC  MDC[0].M_IQ|DB_LEN[0][0]|clk
    Info (332113):      3.383      0.322 FF  CELL  NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     3.472
    Info (332113): Slack            :     2.472
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.289
    Info (332113): Targets: [get_clocks {IF_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.289 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : IF_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      0.671      0.070 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      0.671      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      1.146      0.475 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.573      0.427 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.017      0.601 FF  CELL  IF_clk|combout
    Info (332113):     11.087      0.070 FF    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.087      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info (332113):     11.562      0.475 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     11.989      0.427 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     8.289
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info (332113): Targets: [get_clocks {C5}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.416 
    Info (332113): ===================================================================
    Info (332113): Node             : C12_RESET.c0
    Info (332113): Clock            : C5
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           C5
    Info (332113):      0.514      0.514 RR  CELL  C5|combout
    Info (332113):      1.268      0.754 RR    IC  C5~clkctrl|inclk[0]
    Info (332113):      1.268      0.000 RR  CELL  C5~clkctrl|outclk
    Info (332113):      1.741      0.473 RR    IC  C12_RESET.c0|clk
    Info (332113):      2.063      0.322 RR  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           C5
    Info (332113):     10.930      0.514 FF  CELL  C5|combout
    Info (332113):     11.684      0.754 FF    IC  C5~clkctrl|inclk[0]
    Info (332113):     11.684      0.000 FF  CELL  C5~clkctrl|outclk
    Info (332113):     12.157      0.473 FF    IC  C12_RESET.c0|clk
    Info (332113):     12.479      0.322 FF  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.416
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info (332113): Targets: [get_clocks {SPI_SCK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.416 
    Info (332113): ===================================================================
    Info (332113): Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): Clock            : SPI_SCK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           SPI_SCK
    Info (332113):      0.524      0.524 RR  CELL  SPI_SCK|combout
    Info (332113):      1.306      0.782 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):      1.306      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):      1.814      0.508 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):      2.136      0.322 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           SPI_SCK
    Info (332113):     10.940      0.524 FF  CELL  SPI_SCK|combout
    Info (332113):     11.722      0.782 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):     11.722      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):     12.230      0.508 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):     12.552      0.322 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.416
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info (332113): Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.416 
    Info (332113): ===================================================================
    Info (332113): Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): Clock            : clk_lrclk_gen:clrgen|BCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):      0.000      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332113):      0.336      0.336 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):      0.336      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):      0.839      0.503 RR    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):      1.161      0.322 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332113):     10.752      0.336 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):     10.752      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):     11.255      0.503 FF    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):     11.577      0.322 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.416
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 52 warnings
    Info: Peak virtual memory: 309 megabytes
    Info: Processing ended: Wed Oct 10 19:43:54 2012
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


