一种 集成电路 高压 引脚 连通性 测试方法 本发明 公开 了 一种 集成电路 高压 引脚 连通性 测试方法 ， 包括 以下 步骤 ： 除 连接 在 集成 芯片 内部 的 MOS 管 衬底 body 的 待测 引脚 端口 PIN 外 ， 其它 引脚 端口 PIN 都 接地 ； 在 待测 端口 PIN 加 负电流 ， 测试 其 对 地 电压 V 。 本发明 的 方法 能够 完成 对 芯片 高压 引脚 的 连通性 测试 ， 使 集成电路 的 中测 技术 更加 完备 。 
