{% extends 'BASE.html' %}
{% load static %}
{% block mytitle %}D触发器{% endblock %}
{% block middle %}
    <section class="p-xl-5 container-fluid">
        <h2>D触发器</h2>
        <br>
        <p class="bg-info">
            数字电路中介绍了多种触发器，如JK触发器、D触发器、RS触发器、T触发器等等。在FPGA中使用的是最简单的触发器——D触发器。
        </p>
        <h4>D触发器结构</h4>
        <br/>
        <img class="img-fluid w-auto rounded mx-auto d-block" src={% static 'img/D触发器结构.jpg' %}>
        <p class="bg-info">
            上图为D触发器的结构图，可以将其视为一个芯片，该芯片拥有４个管脚，其中３个是输入管脚：时钟clk、复位rst_n、信号d；１个是输出管脚：q<br/>
            该芯片的功能如下：当给管脚rst_n给低电平（复位有效），即赋值给0时，输出管脚q处于低电平状态。如果管脚rst_n为高电平，则观察管脚clk的状态，
            当clk信号由0变１即处于上升沿的时候，将此时d的值赋给q。若d为低电平，则q也是低电平；若d是高电平，则q也是高电平。
        </p>
        <h2>D触发器波形</h2>
        <p class="bg-info">
            下图为D触发器的功能波形图，该波形图反映了D触发器各个信号的变化情况，从左到右表示时间的走势，从图中可以看到时钟信号有规律地进行高低变化。
        </p>
        <img class="img-fluid w-auto rounded mx-auto d-block" src={% static 'img/D触发器波形图.jpg' %}>
        <p class="bg-info">
            按照从左向右的顺序观察波形图可以发现：
        </p>
        <ul class="bg-info">
            <li>开始状态，rst_n等于0，d等于0，q等于1．</li>
            <li>随后rst_n由1变0，此时输出信号q立即变成0，对应的功能是：当给管脚rst_n低电平，也就是赋值为0时，输出管脚q处于低电平状态。</li>
            <li>在rst_n为0期间，即使在有时钟或信号d发生变化的情况下q仍然保持为低电平。</li>
            <li>在rst_n由0变成1撤销复位时后，q没有立即发生变化。</li>
            <li>在第4个时钟上升沿时，此时rst_n等于1，而d等于1，因此q变成了1</li>
            <li>第5个时钟上升沿，仍然是同样情况，rst_n=1，d=1，因此q=1</li>
            <li>在第6个时钟上升沿，rst_n＝1，d=0，因此q=0。</li>
            <li>
                第7~10个时钟沿也是按同样的方式判断。对应的功能是：如果管脚rst_n为高电平，则观察管脚clk，在clk由0变1即上升沿的时候，
                将现在d的值赋给q。若d是低电平，q也是低电平；若d是高电平，q也是高电平。
            </li>
        </ul>
        <p class="bg-info">D触发器代码</p>
        <code>
            always @(posedge clk or negedge rst_n)begin<br/>
            &nbsp;&nbsp;if(rst_n==1`b0)begin<br/>
            &nbsp;&nbsp;&nbsp;&nbsp;q<=0;<br/>
            &nbsp;&nbsp;end
            &nbsp;&nbsp;else begin<br/>
            &nbsp;&nbsp;&nbsp;&nbsp;q<=d;<br/>
            &nbsp;&nbsp;end<br/>
            end
        </code>
        <p class="bg-info">
            从语法上分析该段代码的功能为：该段代码总是在“时钟clk上升沿或者复位rst_n下降沿”的时候执行一次。具体执行方式为：
        </p>
        <ul>
            <li>如果复位rst_n=0，则q的值为0；</li>
            <li>如果复位rst_n=1，则将d的值赋给q(注意：前提条件是时钟上升沿的时候)</li>
        </ul>
        <p>
            当给管脚rst_n给低电平，也就是赋值为0时，输出管脚q就处于低电平状态。如果管脚rst_n为高电平则观察管脚clk，在clk由0变1即上升沿的时候，将现在d的值赋给q，
            d是低电平，q也是低电平，d是高电平，q也是高电平。
        </p>
        <div class="bg-dark" style="height: 1rem"></div>
        <h2>波形查看</h2>
        <br/>
        <img class="img-fluid rounded mx-auto d-block" src={% static 'img/理想波形图.jpg' %}>
        <p class="bg-info">
            Verilog代码对应的是硬件，因此应该从硬件的角度来分析这个问题。再来理清以下代码的因果关系：<br/>
            先有时钟上升沿，此为因，然后再将d的值赋给q，这才是结果。这个因果是有先后关系的，对于硬件来说这个“先后”无论是多么地迅速，
            也一定会占用一定时间，所以q的变化会稍后于clk的上升沿。
        </p>
        <img class="img-fluid rounded mx-auto d-block" src={% static 'img/实际波形图.jpg' %}>
        <p class="bg-info">
            掌握看波形规则：时钟上升沿看信号，是看到变化之前的值。<br/>
            在一般的数字系统中大部分信号之间的传递都是在同一时钟下进行的，即大部分都是同步电路。跨时钟的电路占比非常小，属于特殊的异步电路。
        </p>
    </section>
{% endblock %}
