-------------------------------------------------------------------------------
 Jelly -- MIPSライクFPGA用プロセッシングシステム

                                         Copyright (C) 2008 by Ryuji Fuchikami 
                                         http://homepage3.nifty.com/ryuz
-------------------------------------------------------------------------------



1. はじめに

  Jelly とは、FPGA向けの MIPS ライクな命令セットのコアを有したプロセッシング
システムです。
  従来マイコンで制御していた分野で、ワンチップマイコンをFPGAで置き換える
ケースが増えてきました。
  そのようなケースを想定して、組込みソフト開発の視点から使いやすいシステムを
目指して開発を行っております。


2. 構成

  +document              各種ドキュメント
  +rtl
  |  +cpu                CPUコア (コアだけ欲しい方はここだけどうぞ)
  |  +irc                割込みコントローラ (HOS-V4 Advance でサポート予定)
  |  +ddr_sdram          DDR-SDRAMコントローラ
  |  +sram               内蔵SRAM
  |  +extbus             外部バス制御
  |  +uart               UART
  |  +timer              タイマ
  +soft                  ROM化ソフト生成用
  +projects
     +spartan3e_starter  Spartan-3E Starter Kit 用プロジェクト
     +spartan3_starter   Spartan-3 Starter Kit 用プロジェクト
     +cq-frk-s3e2        DesignWaveおまけ Spartan-3ボード用プロジェクト
     +sim_model          検証用シミュレーション専用プロジェクト
     +virtex5            興味本位合成のみ(Virtex5はどれくらい速いんだろう？)





-------------------------------------------------------------------------------
 end of file
-------------------------------------------------------------------------------
