Timing Analyzer report for ceg3156-lab1
Mon Jun 02 11:17:41 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ceg3156-lab1                                        ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX110DF27C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processors 3-16        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 214.36 MHz ; 214.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.665 ; -61.867            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.375 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -79.500                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.665 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.983      ;
; -3.646 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.964      ;
; -3.597 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.914      ;
; -3.590 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.908      ;
; -3.590 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.907      ;
; -3.573 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.481      ;
; -3.561 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.878      ;
; -3.548 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.456      ;
; -3.537 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.445      ;
; -3.429 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.746      ;
; -3.428 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.746      ;
; -3.418 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.735      ;
; -3.382 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.699      ;
; -3.371 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.688      ;
; -3.347 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.255      ;
; -3.333 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.651      ;
; -3.298 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.615      ;
; -3.274 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.182      ;
; -3.244 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.562      ;
; -3.203 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 4.516      ;
; -3.192 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.509      ;
; -3.172 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.489      ;
; -3.148 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.056      ;
; -3.119 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.030      ;
; -3.119 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.436      ;
; -3.112 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.023      ;
; -3.086 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 4.399      ;
; -3.080 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.406      ;
; -3.076 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.987      ;
; -3.061 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.387      ;
; -3.042 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.360      ;
; -3.022 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.348      ;
; -3.008 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.325      ;
; -2.989 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 4.302      ;
; -2.967 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.284      ;
; -2.924 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.832      ;
; -2.889 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.207      ;
; -2.886 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.797      ;
; -2.843 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 4.156      ;
; -2.843 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.169      ;
; -2.828 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.316      ; 4.142      ;
; -2.827 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 4.145      ;
; -2.814 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.131      ;
; -2.814 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.131      ;
; -2.806 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 4.123      ;
; -2.790 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.698      ;
; -2.759 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.085      ;
; -2.719 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.316      ; 4.033      ;
; -2.715 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.626      ;
; -2.682 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 4.008      ;
; -2.674 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 3.992      ;
; -2.670 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.996      ;
; -2.659 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.985      ;
; -2.653 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.970      ;
; -2.635 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.952      ;
; -2.634 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.951      ;
; -2.634 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.960      ;
; -2.622 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.316      ; 3.936      ;
; -2.604 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.922      ;
; -2.601 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.109     ; 3.490      ;
; -2.585 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.903      ;
; -2.557 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.875      ;
; -2.532 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.850      ;
; -2.499 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.410      ;
; -2.474 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.385      ;
; -2.469 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.316      ; 3.783      ;
; -2.460 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 3.778      ;
; -2.457 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.783      ;
; -2.455 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.772      ;
; -2.445 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.771      ;
; -2.434 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.751      ;
; -2.427 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.324      ; 3.749      ;
; -2.396 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 3.709      ;
; -2.389 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.085     ; 3.302      ;
; -2.371 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.697      ;
; -2.367 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.685      ;
; -2.350 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 3.668      ;
; -2.334 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.118     ; 3.214      ;
; -2.332 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.240      ;
; -2.328 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.086     ; 3.240      ;
; -2.318 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.324      ; 3.640      ;
; -2.304 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.630      ;
; -2.298 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.108     ; 3.188      ;
; -2.280 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 3.593      ;
; -2.275 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.592      ;
; -2.275 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.601      ;
; -2.273 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.184      ;
; -2.272 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.590      ;
; -2.267 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 3.175      ;
; -2.261 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.328      ; 3.587      ;
; -2.255 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.319      ; 3.572      ;
; -2.252 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.118     ; 3.132      ;
; -2.234 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.108     ; 3.124      ;
; -2.221 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.324      ; 3.543      ;
; -2.183 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.320      ; 3.501      ;
; -2.183 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.315      ; 3.496      ;
; -2.171 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.082      ;
; -2.153 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.086     ; 3.065      ;
; -2.146 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.320      ; 3.464      ;
; -2.127 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.031      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.375 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.108      ; 0.669      ;
; 0.380 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.108      ; 0.674      ;
; 0.382 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.106      ; 0.674      ;
; 0.382 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.106      ; 0.674      ;
; 0.392 ; enARdFF_2:sign2_reg|int_q                                                       ; enARdFF_2:sign2_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.395 ; enARdFF_2:sign1_reg|int_q                                                       ; enARdFF_2:sign1_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.566 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.843      ;
; 0.579 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.856      ;
; 0.623 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.107      ; 0.916      ;
; 0.655 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.108      ; 0.949      ;
; 0.663 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.940      ;
; 0.663 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.940      ;
; 0.710 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.414      ;
; 0.711 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.988      ;
; 0.761 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.109      ; 1.056      ;
; 0.764 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.527      ; 1.477      ;
; 0.773 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.048      ;
; 0.774 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.049      ;
; 0.780 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.788 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.063      ;
; 0.790 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.065      ;
; 0.794 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.071      ;
; 0.863 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; -0.321     ; 0.728      ;
; 0.867 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.108      ; 1.161      ;
; 0.869 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; -0.319     ; 0.736      ;
; 0.900 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.175      ;
; 0.905 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.180      ;
; 0.907 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.182      ;
; 0.909 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.184      ;
; 0.913 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.188      ;
; 0.913 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.188      ;
; 0.913 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.188      ;
; 0.914 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.189      ;
; 0.927 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.202      ;
; 0.928 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.203      ;
; 0.928 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.205      ;
; 0.940 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.215      ;
; 0.999 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; -0.321     ; 0.864      ;
; 1.011 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.286      ;
; 1.014 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.289      ;
; 1.015 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.290      ;
; 1.017 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.292      ;
; 1.019 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.294      ;
; 1.019 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.294      ;
; 1.020 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.295      ;
; 1.021 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.108      ; 1.315      ;
; 1.026 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.301      ;
; 1.026 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.301      ;
; 1.031 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.306      ;
; 1.034 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.309      ;
; 1.049 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.326      ;
; 1.054 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.329      ;
; 1.068 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.769      ;
; 1.072 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.090      ; 1.348      ;
; 1.133 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.408      ;
; 1.134 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.134 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.135 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.412      ;
; 1.153 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.428      ;
; 1.182 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.457      ;
; 1.187 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.108      ; 1.481      ;
; 1.218 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.351     ; 1.053      ;
; 1.232 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.321     ; 1.097      ;
; 1.232 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.509      ;
; 1.241 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.351     ; 1.076      ;
; 1.259 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.534      ;
; 1.263 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.964      ;
; 1.271 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.546      ;
; 1.277 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.552      ;
; 1.297 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.574      ;
; 1.327 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; -0.321     ; 1.192      ;
; 1.329 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; -0.321     ; 1.194      ;
; 1.336 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.109      ; 1.631      ;
; 1.340 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.351     ; 1.175      ;
; 1.344 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.619      ;
; 1.344 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; -0.321     ; 1.209      ;
; 1.346 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.099      ; 1.631      ;
; 1.350 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.625      ;
; 1.361 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.351     ; 1.196      ;
; 1.362 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.637      ;
; 1.364 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.639      ;
; 1.365 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.642      ;
; 1.369 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.644      ;
; 1.374 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.649      ;
; 1.377 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.652      ;
; 1.380 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.655      ;
; 1.383 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.658      ;
; 1.390 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.667      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.36 MHz ; 234.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.267 ; -52.494           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.328 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.500                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.267 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.562      ;
; -3.259 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.554      ;
; -3.228 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.523      ;
; -3.183 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.478      ;
; -3.175 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.470      ;
; -3.152 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.070      ;
; -3.150 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.068      ;
; -3.144 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.439      ;
; -3.120 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.079 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.374      ;
; -3.044 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.339      ;
; -3.036 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.331      ;
; -3.005 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.300      ;
; -2.995 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.290      ;
; -2.991 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.286      ;
; -2.964 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.882      ;
; -2.914 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.209      ;
; -2.907 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.202      ;
; -2.885 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 4.175      ;
; -2.876 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.794      ;
; -2.856 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.151      ;
; -2.830 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.125      ;
; -2.811 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.733      ;
; -2.803 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.725      ;
; -2.799 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.717      ;
; -2.784 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 4.074      ;
; -2.772 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.694      ;
; -2.768 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 4.063      ;
; -2.745 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 4.047      ;
; -2.738 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 4.033      ;
; -2.737 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 4.039      ;
; -2.706 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 4.008      ;
; -2.691 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.986      ;
; -2.682 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.972      ;
; -2.654 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.949      ;
; -2.623 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.623 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.545      ;
; -2.573 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.868      ;
; -2.557 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.859      ;
; -2.552 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.842      ;
; -2.519 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.814      ;
; -2.515 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.291      ; 3.805      ;
; -2.515 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.810      ;
; -2.489 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.784      ;
; -2.469 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.771      ;
; -2.440 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.358      ;
; -2.435 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.730      ;
; -2.414 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.291      ; 3.704      ;
; -2.392 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.314      ;
; -2.392 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.694      ;
; -2.382 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.677      ;
; -2.379 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.681      ;
; -2.371 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.673      ;
; -2.350 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.645      ;
; -2.340 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.642      ;
; -2.321 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.616      ;
; -2.313 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.608      ;
; -2.312 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.291      ; 3.602      ;
; -2.311 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.606      ;
; -2.306 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.098     ; 3.207      ;
; -2.298 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.593      ;
; -2.296 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.591      ;
; -2.282 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.577      ;
; -2.216 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.518      ;
; -2.195 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.490      ;
; -2.192 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.114      ;
; -2.191 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.493      ;
; -2.183 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.105      ;
; -2.182 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.291      ; 3.472      ;
; -2.159 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.454      ;
; -2.143 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.433      ;
; -2.143 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.298      ; 3.440      ;
; -2.133 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.428      ;
; -2.130 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 3.055      ;
; -2.111 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.406      ;
; -2.103 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.405      ;
; -2.094 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.389      ;
; -2.080 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.097     ; 2.982      ;
; -2.066 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.984      ;
; -2.056 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.950      ;
; -2.051 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.353      ;
; -2.046 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.971      ;
; -2.045 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.340      ;
; -2.044 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.962      ;
; -2.042 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.332      ;
; -2.042 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.298      ; 3.339      ;
; -2.026 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.328      ;
; -2.010 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.305      ;
; -1.997 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.303      ; 3.299      ;
; -1.992 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.978 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.872      ;
; -1.972 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.267      ;
; -1.968 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.296      ; 3.263      ;
; -1.940 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.230      ;
; -1.940 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.298      ; 3.237      ;
; -1.936 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.098     ; 2.837      ;
; -1.917 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.296      ; 3.212      ;
; -1.910 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.832      ;
; -1.907 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.832      ;
; -1.878 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.097     ; 2.780      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.328 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.098      ; 0.597      ;
; 0.339 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.098      ; 0.608      ;
; 0.341 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.096      ; 0.608      ;
; 0.341 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.096      ; 0.608      ;
; 0.344 ; enARdFF_2:sign2_reg|int_q                                                       ; enARdFF_2:sign2_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.346 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; enARdFF_2:sign1_reg|int_q                                                       ; enARdFF_2:sign1_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.518 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.771      ;
; 0.532 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.571 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.839      ;
; 0.603 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.871      ;
; 0.606 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.859      ;
; 0.607 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.860      ;
; 0.651 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 1.297      ;
; 0.656 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.909      ;
; 0.692 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.345      ;
; 0.693 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.694 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.700 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.710 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 0.979      ;
; 0.719 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.969      ;
; 0.720 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 0.970      ;
; 0.731 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.984      ;
; 0.787 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; -0.298     ; 0.660      ;
; 0.801 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.070      ;
; 0.801 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; -0.296     ; 0.676      ;
; 0.809 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.814 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.815 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.066      ;
; 0.823 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.074      ;
; 0.823 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.074      ;
; 0.829 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.079      ;
; 0.832 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.082      ;
; 0.833 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.083      ;
; 0.839 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.092      ;
; 0.843 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.846 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.096      ;
; 0.856 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.107      ;
; 0.917 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.169      ;
; 0.919 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.171      ;
; 0.922 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; -0.298     ; 0.795      ;
; 0.923 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.925 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.177      ;
; 0.927 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.177      ;
; 0.930 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.182      ;
; 0.931 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.181      ;
; 0.932 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.182      ;
; 0.938 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.188      ;
; 0.938 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.207      ;
; 0.939 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.190      ;
; 0.943 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.196      ;
; 0.945 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.195      ;
; 0.962 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.213      ;
; 0.962 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.215      ;
; 0.990 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.471      ; 1.632      ;
; 1.036 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.286      ;
; 1.037 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.287      ;
; 1.038 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.042 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 1.060 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.068 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.319      ;
; 1.086 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.355      ;
; 1.103 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.325     ; 0.949      ;
; 1.124 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.471      ; 1.766      ;
; 1.127 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.380      ;
; 1.128 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.298     ; 1.001      ;
; 1.134 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.325     ; 0.980      ;
; 1.148 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.399      ;
; 1.152 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.402      ;
; 1.168 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.418      ;
; 1.176 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.186 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.455      ;
; 1.213 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; -0.298     ; 1.086      ;
; 1.213 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.215 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; -0.298     ; 1.088      ;
; 1.215 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.325     ; 1.061      ;
; 1.221 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.473      ;
; 1.227 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; -0.298     ; 1.100      ;
; 1.229 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.490      ;
; 1.231 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.240 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.493      ;
; 1.244 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.325     ; 1.090      ;
; 1.250 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.500      ;
; 1.251 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.253 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.504      ;
; 1.254 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.504      ;
; 1.259 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.261 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.513      ;
; 1.268 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.079      ; 1.518      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.269 ; -11.603           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.167 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -54.976                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.269 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.401      ;
; -1.269 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.401      ;
; -1.260 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.392      ;
; -1.260 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.392      ;
; -1.257 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.389      ;
; -1.248 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.380      ;
; -1.231 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.170      ;
; -1.231 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.170      ;
; -1.219 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.158      ;
; -1.180 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.312      ;
; -1.180 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.312      ;
; -1.168 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.300      ;
; -1.166 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.298      ;
; -1.157 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.289      ;
; -1.132 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.264      ;
; -1.128 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.067      ;
; -1.123 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.255      ;
; -1.098 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.227      ;
; -1.094 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.033      ;
; -1.077 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.209      ;
; -1.070 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.202      ;
; -1.061 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.193      ;
; -1.043 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.175      ;
; -1.032 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.971      ;
; -1.027 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.156      ;
; -1.026 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.968      ;
; -1.026 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.968      ;
; -1.014 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.956      ;
; -0.995 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.132      ;
; -0.995 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.132      ;
; -0.983 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.120      ;
; -0.981 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.113      ;
; -0.969 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.101      ;
; -0.960 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.092      ;
; -0.959 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.088      ;
; -0.931 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.870      ;
; -0.923 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.865      ;
; -0.919 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.048      ;
; -0.917 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 2.046      ;
; -0.904 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.036      ;
; -0.895 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.027      ;
; -0.892 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.029      ;
; -0.891 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 2.023      ;
; -0.882 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.014      ;
; -0.880 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 2.012      ;
; -0.858 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.995      ;
; -0.853 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.792      ;
; -0.846 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 1.975      ;
; -0.826 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.768      ;
; -0.815 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.947      ;
; -0.807 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.145      ; 1.939      ;
; -0.806 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.943      ;
; -0.806 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.943      ;
; -0.802 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.934      ;
; -0.798 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.930      ;
; -0.798 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.930      ;
; -0.796 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.933      ;
; -0.794 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.931      ;
; -0.778 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 1.907      ;
; -0.770 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.902      ;
; -0.770 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.902      ;
; -0.758 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.890      ;
; -0.742 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.673      ;
; -0.738 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 1.867      ;
; -0.725 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.147      ; 1.859      ;
; -0.722 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.664      ;
; -0.722 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.664      ;
; -0.718 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.850      ;
; -0.712 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.146      ; 1.845      ;
; -0.709 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.640      ;
; -0.706 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.835      ;
; -0.703 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.146      ; 1.836      ;
; -0.703 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.840      ;
; -0.695 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.832      ;
; -0.669 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.806      ;
; -0.667 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.799      ;
; -0.657 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.047     ; 1.597      ;
; -0.654 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.147      ; 1.788      ;
; -0.650 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.589      ;
; -0.648 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.588      ;
; -0.637 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.146      ; 1.770      ;
; -0.635 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.764      ;
; -0.633 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.765      ;
; -0.630 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.767      ;
; -0.630 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.556      ;
; -0.628 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.146      ; 1.761      ;
; -0.623 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.146      ; 1.756      ;
; -0.621 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:4:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.560      ;
; -0.618 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.560      ;
; -0.617 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.754      ;
; -0.607 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.150      ; 1.744      ;
; -0.588 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.514      ;
; -0.586 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.147      ; 1.720      ;
; -0.571 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.703      ;
; -0.568 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.508      ;
; -0.567 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.503      ;
; -0.567 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.696      ;
; -0.560 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.146      ; 1.693      ;
; -0.555 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.056     ; 1.486      ;
; -0.551 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.146      ; 1.684      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.307      ;
; 0.174 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.314      ;
; 0.175 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.314      ;
; 0.175 ; enARdFF_2:sign2_reg|int_q                                                       ; enARdFF_2:sign2_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.054      ; 0.314      ;
; 0.176 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; enARdFF_2:sign1_reg|int_q                                                       ; enARdFF_2:sign1_reg|int_q                                                       ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.255 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.387      ;
; 0.263 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.395      ;
; 0.284 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.424      ;
; 0.299 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.439      ;
; 0.302 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.435      ;
; 0.303 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.435      ;
; 0.319 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.249      ; 0.652      ;
; 0.325 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.457      ;
; 0.330 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.254      ; 0.668      ;
; 0.338 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.478      ;
; 0.353 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.483      ;
; 0.355 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.486      ;
; 0.355 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.487      ;
; 0.357 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.488      ;
; 0.358 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.489      ;
; 0.369 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.499      ;
; 0.395 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.535      ;
; 0.398 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; -0.145     ; 0.337      ;
; 0.401 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; -0.147     ; 0.338      ;
; 0.411 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.542      ;
; 0.414 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.545      ;
; 0.414 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.545      ;
; 0.416 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.546      ;
; 0.416 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.547      ;
; 0.416 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.547      ;
; 0.421 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.552      ;
; 0.421 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.551      ;
; 0.423 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.554      ;
; 0.432 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.564      ;
; 0.433 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.563      ;
; 0.434 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.564      ;
; 0.452 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; -0.147     ; 0.389      ;
; 0.462 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.593      ;
; 0.463 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.594      ;
; 0.464 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.595      ;
; 0.465 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.596      ;
; 0.466 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.597      ;
; 0.467 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.598      ;
; 0.467 ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.600      ;
; 0.467 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.607      ;
; 0.468 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.599      ;
; 0.469 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.600      ;
; 0.471 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.602      ;
; 0.473 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.604      ;
; 0.475 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.605      ;
; 0.480 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.610      ;
; 0.482 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.812      ;
; 0.485 ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.618      ;
; 0.508 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.639      ;
; 0.509 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.520 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.650      ;
; 0.523 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.655      ;
; 0.526 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.656      ;
; 0.533 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.663      ;
; 0.548 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.689      ;
; 0.557 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.157     ; 0.484      ;
; 0.566 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.157     ; 0.493      ;
; 0.567 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.699      ;
; 0.568 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.147     ; 0.505      ;
; 0.572 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.703      ;
; 0.577 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.708      ;
; 0.582 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.712      ;
; 0.586 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.718      ;
; 0.590 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.920      ;
; 0.593 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.733      ;
; 0.608 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.743      ;
; 0.613 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; -0.147     ; 0.550      ;
; 0.615 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; -0.147     ; 0.552      ;
; 0.615 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; -0.157     ; 0.542      ;
; 0.615 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; -0.147     ; 0.552      ;
; 0.617 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.747      ;
; 0.618 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.749      ;
; 0.620 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.751      ;
; 0.620 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.751      ;
; 0.621 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.752      ;
; 0.622 ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.754      ;
; 0.624 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; -0.157     ; 0.551      ;
; 0.624 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.754      ;
; 0.628 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.759      ;
; 0.628 ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.759      ;
; 0.630 ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.761      ;
; 0.644 ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.774      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.665  ; 0.167 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.665  ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -61.867 ; 0.0   ; 0.0      ; 0.0     ; -79.5               ;
;  clk             ; -61.867 ; 0.000 ; N/A      ; N/A     ; -79.500             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; expEqual      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; exp1LtExp2    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manResNeg     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sign1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sign2       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manResMSB     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manResLSB     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_overflow    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; signRes       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; expRes[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; manRes[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; subResult           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; incManRes           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; decExpRes           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadExpA            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; incExp1             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadExpB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; incExp2             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp2[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; selManRes           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resultShiftR        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resultShiftL        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadManRes          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opOrder             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subMantissas        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sign1             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadSign1           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sign2             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadSign2           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadExpRes          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; incExpRes           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shiftRMan1          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadMan1            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shiftRMan2          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadMan2            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man1[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; man2[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; expEqual      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; exp1LtExp2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; manResNeg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sign1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sign2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manResMSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; manResLSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; signRes       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; expRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; expRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; manRes[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; expEqual      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; exp1LtExp2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; manResNeg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sign1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sign2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manResMSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; manResLSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; signRes       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; expRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; expRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; manRes[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; expEqual      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; exp1LtExp2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; manResNeg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sign1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sign2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manResMSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; manResLSB     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; signRes       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; expRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; expRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; manRes[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 54    ; 54   ;
; Unconstrained Input Port Paths  ; 275   ; 275  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 163   ; 163  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; decExpRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sign1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sign2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExp1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExp2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExpRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incManRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpA     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpB     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpRes   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadMan1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadMan2     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadManRes   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadSign1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadSign2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opOrder      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultShiftL ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultShiftR ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selManRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shiftRMan1   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shiftRMan2   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; subMantissas ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; subResult    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; exp1LtExp2  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expEqual    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResLSB   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResMSB   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResNeg   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_overflow  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sign1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sign2     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; signRes     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; decExpRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp1[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; exp2[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sign1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sign2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExp1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExp2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incExpRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incManRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpA     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpB     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadExpRes   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadMan1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadMan2     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadManRes   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadSign1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadSign2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man1[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; man2[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opOrder      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultShiftL ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultShiftR ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selManRes    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shiftRMan1   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shiftRMan2   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; subMantissas ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; subResult    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; exp1LtExp2  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expEqual    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; expRes[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResLSB   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResMSB   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manResNeg   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; manRes[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_overflow  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sign1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sign2     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; signRes     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Jun 02 11:17:39 2025
Info: Command: quartus_sta ceg3156-lab1 -c ceg3156-lab1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ceg3156-lab1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.665             -61.867 clk 
Info (332146): Worst-case hold slack is 0.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.375               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.500 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.267             -52.494 clk 
Info (332146): Worst-case hold slack is 0.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.328               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.500 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.269             -11.603 clk 
Info (332146): Worst-case hold slack is 0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.167               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.976 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5012 megabytes
    Info: Processing ended: Mon Jun 02 11:17:41 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


