+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller|alt_rst_req_sync_uq1                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_data_ram|ram_block                                                                          ; 101   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_data_ram                                                                                    ; 101   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|write_back_mux                                                                         ; 272   ; 0              ; 7            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|bitops_unit_block                                                                      ; 43    ; 0              ; 4            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|output_fifo                                                             ; 36    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|div|msb_b                                                               ; 32    ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|div|msb_r                                                               ; 32    ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|div                                                                     ; 68    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|div_input_fifo                                                          ; 73    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|div_unit_block|wb_fifo                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 71    ; 0              ; 71           ; 0                ; 71                ;
; processor|div_unit_block|input_fifo                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 145   ; 0              ; 145          ; 0                ; 145               ;
; processor|div_unit_block                                                                         ; 74    ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|mul_unit_block|output_fifo                                                             ; 36    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|mul_unit_block|multiplier                                                              ; 68    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|mul_unit_block|wb_fifo                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 71    ; 0              ; 71           ; 0                ; 71                ;
; processor|mul_unit_block                                                                         ; 71    ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|csr_unit_block                                                                         ; 126   ; 44             ; 1            ; 44             ; 129    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|output_fifo                                                      ; 36    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus|data_out0                                             ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus|be0                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus|rnw0                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus|data_in0                                              ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus|address_in0                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|avalon_bus                                                       ; 108   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|d_bram                                                           ; 106   ; 0              ; 3            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|attributes_fifo                                                  ; 11    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|ls_input_fifo                                                    ; 112   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|load_store_unit_block|wb_fifo                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 71    ; 0              ; 71           ; 0                ; 71                ;
; processor|load_store_unit_block|load_attributes                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 21    ; 0              ; 21           ; 0                ; 21                ;
; processor|load_store_unit_block|input_fifo                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 223   ; 0              ; 223          ; 0                ; 223               ;
; processor|load_store_unit_block|ls_sub[2]                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; processor|load_store_unit_block|ls_sub[1]                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; processor|load_store_unit_block|ls_sub[0]                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; processor|load_store_unit_block                                                                  ; 336   ; 237            ; 121          ; 237            ; 440    ; 237             ; 237           ; 237             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|alu_unit_block|shifter                                                                 ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|alu_unit_block                                                                         ; 111   ; 0              ; 3            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|branch_unit_block                                                                      ; 153   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|inst_queue                                                                             ; 15    ; 0              ; 1            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|id_gen_block                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|register_file_block                                                                    ; 66    ; 1              ; 8            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|decode_block                                                                           ; 149   ; 3              ; 2            ; 3              ; 693    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|inst_buffer                                                                            ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|fetch_block|i_bram                                                                     ; 99    ; 37             ; 34           ; 37             ; 101    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|fetch_block|fetch_sub[1]                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 99    ; 0              ; 99           ; 0                ; 99                ;
; processor|fetch_block|fetch_sub[0]                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 99    ; 0              ; 99           ; 0                ; 99                ;
; processor|fetch_block                                                                            ; 237   ; 85             ; 66           ; 85             ; 350    ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|bt_block                                                                               ; 198   ; 0              ; 37           ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; processor|dmmu                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 81    ; 0              ; 81           ; 0                ; 81                ;
; processor|immu                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 81    ; 0              ; 81           ; 0                ; 81                ;
; processor|dtlb                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 70    ; 0              ; 70           ; 0                ; 70                ;
; processor|itlb                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 70    ; 0              ; 70           ; 0                ; 70                ;
; processor|csr_exception                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 102          ; 0                ; 102               ;
; processor|rf_wb                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 46    ; 0              ; 46           ; 0                ; 46                ;
; processor|unit_wb[6]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[5]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[4]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[3]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[2]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[1]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|unit_wb[0]                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; processor|id_gen                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 5     ; 0              ; 5            ; 0                ; 5                 ;
; processor|iq                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 34    ; 0              ; 34           ; 0                ; 34                ;
; processor|ib                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 142   ; 0              ; 142          ; 0                ; 142               ;
; processor|bit_ex                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|div_ex                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|mul_ex                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|csr_ex                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|ls_ex                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|alu_ex                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|branch_ex                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; processor|csr_inputs                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 48    ; 0              ; 48           ; 0                ; 48                ;
; processor|rf_decode                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 84    ; 0              ; 84           ; 0                ; 84                ;
; processor|bt                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 231   ; 0              ; 231          ; 0                ; 231               ;
; processor|l1_response[3]                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 65    ; 0              ; 65           ; 0                ; 65                ;
; processor|l1_response[2]                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 65    ; 0              ; 65           ; 0                ; 65                ;
; processor|l1_response[1]                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 65    ; 0              ; 65           ; 0                ; 65                ;
; processor|l1_response[0]                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 65    ; 0              ; 65           ; 0                ; 65                ;
; processor|l1_request[3]                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 80    ; 0              ; 80           ; 0                ; 80                ;
; processor|l1_request[2]                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 80    ; 0              ; 80           ; 0                ; 80                ;
; processor|l1_request[1]                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 80    ; 0              ; 80           ; 0                ; 80                ;
; processor|l1_request[0]                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 80    ; 0              ; 80           ; 0                ; 80                ;
; processor                                                                                        ; 226   ; 427            ; 0            ; 427            ; 506    ; 427             ; 427           ; 427             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_auto_gen_jtag_uart_0_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0                                                                                      ; 38    ; 10             ; 23           ; 10             ; 33     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_bram                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 99    ; 0              ; 99           ; 0                ; 99                ;
; instruction_bram                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 99    ; 0              ; 99           ; 0                ; 99                ;
; m_avalon                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 105   ; 0              ; 105          ; 0                ; 105               ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
