# 实验2 带控制端的8位运算器设计
## 一、实验目的
(1)	掌握加法器的设计方法。

(2)	掌握测试文件的设计方法。

(3)	掌握FPGA技术的层次化设计方法。

(4)	掌握FPGA下载测试方法。

## 二、实验主要仪器设备
(1)	FPGA实验板

(2)	FPGA实验板配套软件，ModelSim仿真软件

## 三、设计任务与要求
### 1. 基本任务及要求
（1）用Verilog设计一个带低有效控制端的一位全加器，再利用级联方法构成带低有效控制端的8位加法器。

（2）用Verilog测试文件，实现ModelSim时序仿真。

（3）根据FPGA开发板，配置输入和输出管脚，生成下载文件，实现下载测试。

### 2. 扩展任务及要求
（1）用Verilog设计带低有效控制端的4位并行进位加法器，再利用层次设计方法构成带低有效控制端的8位并行加法器。

（2）用Verilog设计加减运算器，通过控制端完成8位加法和8位减法的转换。

（3）用Verilog测试文件，实现ModelSim时序仿真。

（4）根据FPGA开发板，配置输入和输出管脚，生成下载文件，实现下载测试。
