<html>
<head>
</head>
<body>
<a href="verif_environment.html">prev</a> : <a href="index.html">index</a>
: <a href="directory.html">next</a>
<p><font size=+1>3. テスト プラン</font>
<blockquote>
設計検証を、テストプランを作成してから始めることは、良い習慣だと思います。
テストプランは、どのようなチェックメカニズムがテストベンチに必要かを示して
くれ、ドライバーや基礎的なモジュール(クラス等)を設計する際に、多くの
ガイダンスを与えてくれます。
<p>この例では、実際の設計検証で行なうような完全なテストケースを示すわけでは
なく、最小限のもののみがあげられています。(Verilogモデルが、単純な
動作モデルなので、多くのコーナーケースをチェックするようなリストを
作成するのは、どのみち困難です。)
<ul>

<li>
マネージメント インターフェース テスト
</li>

<br>
マネージメント インターフェース をテストし、レジスタの内容にアクセスを行なう。

<li>
セル入力スライド テスト
</li>

<br>
複数のセルを異なったポートから、タイミングをスライドさせて送り、
色々な入力タイミングでの競合ケースをテストする。

<li>
セル出力ポート渋滞テスト
</li>

<br>
出力ポートが混雑した状態を作り、出力ポートの競合によるフロー制御機能を
テストする。

<li>
低速トランスミッター テスト
</li>

<br>
tx側の転送速度が遅く、セルが渋滞するケースをテストする。
tx側からのフロー制御機能を確認する。

<li>
エラーセル テスト
</li>

<br>
エラーセルを挿入し、正しく破棄されることを確認する。

<li>
飢餓状態 テスト
</li>

<br>
ポート間のアービトレーションがフェアでないために発生する飢餓状態を
つくり出す。ポート０以外は、転送が行なわれないはず。

<li>
ランダム テスト
</li>

<br>
パラメータを変更可能なランダムなテストシーケンスを提供する。
</ul>
このテストリストより、以下のようなメカニズムがテストベンチに必要であることが
導き出されます。
<ul>
<li>
複数のポートに対して並列的に、セルを色々なタイミングでドライブ出来ること。
</li>

<li>
出力ポートの競合状態をつくり出すメカニズム
</li>

<li>
出力側の転送速度を制御するメカニズム
</li>

<li>
エラーセルを挿入するメカニズム
</li>

<li>
ランダムテストをサポートするメカニズム
</li>
</ul>
最初のメカニズムを実現するのは、Jedaの並列プログラミング機能を用いて
容易に行なうことが出来ます。その他のメカニズムは、テストベンチの
色々な場所で実現されています。以下の章で、説明します。
</blockquote>

<p><br>&nbsp;
<a href="verif_environment.html">prev</a> : <a href="index.html">index</a>
: <a href="directory.html">next</a>
</body>
</html>
