vcs -debug -full64 -sverilog globalDefine.sv Instruction_Memory.sv Registers.sv Data_Memory.sv ALU.sv ALU_Control.sv Control.sv Datapath.sv RISC_16b.sv test_16b_RISC.sv
