# VHDL
 EDA课程设计。
 FPGA小白随意编写  代码不规范 可能会有错误
