- sim:/digilent_tb/UUT/builder_basesoc_state
- sim:/digilent_tb/UUT/builder_basesoc_state_double
- sim:/digilent_tb/UUT/builder_basesoc_state_d
- sim:/digilent_tb/UUT/builder_done
- sim:/digilent_tb/UUT/builder_csr_bankarray_sel_r
- sim:/digilent_tb/UUT/builder_grant
- sim:/digilent_tb/UUT/builder_grant_d
- sim:/digilent_tb/UUT/builder_grant_double
- sim:/digilent_tb/UUT/main_basesoc_interface0_ram_bus_ack
- sim:/digilent_tb/UUT/main_basesoc_interface0_ram_bus_ack_double
- sim:/digilent_tb/UUT/main_basesoc_interface0_ram_bus_ack_d
- sim:/digilent_tb/UUT/main_basesoc_interface1_ram_bus_ack
- sim:/digilent_tb/UUT/main_basesoc_interface1_ram_bus_ack_double
- sim:/digilent_tb/UUT/main_basesoc_interface1_ram_bus_ack_d
- sim:/digilent_tb/UUT/main_basesoc_ram_bus_ack
- sim:/digilent_tb/UUT/main_basesoc_ram_bus_ack_double
- sim:/digilent_tb/UUT/main_basesoc_ram_bus_ack_d
- sim:/digilent_tb/UUT/builder_slave_sel_r
- sim:/digilent_tb/UUT/builder_slave_sel_r_double
- sim:/digilent_tb/UUT/builder_slave_sel_r_d
