---
layout: clean
title: rtl/
permalink: /EduController/SoC_DesignKit_by_ChatGPT/rtl/
---

# 🏗️ rtl/
[![View Repo](https://img.shields.io/badge/View-Repo-blue?logo=github)](https://github.com/Samizo-AITL/EduController/tree/main/SoC_DesignKit_by_ChatGPT/rtl)

このディレクトリは、**C→HDL 変換によって生成されたRTL（Verilog HDL）**を格納します。  
*This directory stores **RTL (Verilog HDL)** generated by C→HDL conversion.*

## 使い方 / How to Use
1. `c_to_hdl/` でCコードから生成したRTLを配置  
   *Place RTL generated from C code in `c_to_hdl/`*
2. `testbench/` に含まれるテストベンチで検証  
   *Verify RTL using testbenches in `testbench/`*
3. 波形出力やログで正しさを確認  
   *Check correctness using waveform and logs*

## 構成 / Layout
- `rtl/` … 生成したVerilog RTL / *generated Verilog RTL*  
- `tb/` … 検証用テストベンチ / *verification testbenches*  
- `docs/` … RTL仕様や設計資料 / *RTL specifications & docs*

## 関連 / Related
- [`c_to_hdl/`](/SoC_DesignKit_by_ChatGPT/c_to_hdl/)  
- [`testbench/`](/SoC_DesignKit_by_ChatGPT/testbench/)  
