npu-project/
├─ LICENSE
├─ README.md
├─ CHANGELOG.md
├─ .gitignore
├─ tools/
│  ├─ docker/
│  │  ├─ Dockerfile.sim
│  │  └─ Dockerfile.fpga
│  ├─ setup_env.sh
│  ├─ gen_rtl_list.py
│  ├─ run_regression.sh
│  └─ scripts/                   # small helper scripts
│     ├─ parse_trace.py
│     └─ compare_golden.py
├─ doc/
│  ├─ architecture/
│  │  ├─ block_diagram.svg
│  │  ├─ dataflow_modes.md
│  │  ├─ compute_pipeline.md
│  │  └─ tile_strategy.md
│  ├─ microop_isa.md
│  ├─ register_map.md
│  ├─ verification_plan.md
│  ├─ performance_model.md
│  └─ onboarding.md
├─ hw/                            # RTL development
│  ├─ common/
│  │  ├─ npu_pkg.sv
│  │  ├─ types.sv
│  │  ├─ constants.svh
│  │  ├─ fifo/
│  │  │  ├─ async_fifo.sv
│  │  │  └─ sync_fifo.sv
│  │  └─ README.md
│  ├─ ip/
│  │  ├─ axi/                      # AXI wrappers or submodules
│  │  ├─ axi_dma/                  # optional vendor/oss DMA cores
│  │  └─ third_party/               # e.g., nvdla submodule (optional)
│  ├─ modules/
│  │  ├─ top/
│  │  │  ├─ npu_top.sv
│  │  │  ├─ top_wrapper.sv
│  │  │  └─ top_params.svh
│  │  ├─ host_if/
│  │  │  ├─ host_if.sv
│  │  │  ├─ regfile.sv
│  │  │  └─ job_queue.sv
│  │  ├─ job_sched/
│  │  │  ├─ job_sched.sv
│  │  │  ├─ tile_gen.sv
│  │  │  └─ resource_alloc.sv
│  │  ├─ microseq/
│  │  │  ├─ microseq.sv
│  │  │  ├─ microop_rom.sv
│  │  │  └─ microop_decoder.sv
│  │  ├─ dma_ctrl/
│  │  │  ├─ dma_ctrl_top.sv
│  │  │  ├─ addr_gen.sv
│  │  │  └─ sg_engine.sv
│  │  ├─ onchip_mem/
│  │  │  ├─ sram_bank_ctrl.sv
│  │  │  ├─ act_buffer.sv
│  │  │  ├─ weight_buffer.sv
│  │  │  └─ accum_buffer.sv
│  │  ├─ compute/
│  │  │  ├─ pe/
│  │  │  │  ├─ pe.sv
│  │  │  │  ├─ pe_mac.sv
│  │  │  │  └─ pe_activation.sv
│  │  │  ├─ pe_array.sv
│  │  │  ├─ cluster_ctrl.sv
│  │  │  └─ reduction_net.sv
│  │  ├─ interconnect/
│  │  │  ├─ crossbar.sv
│  │  │  └─ arbiter.sv
│  │  ├─ pmu/
│  │  │  ├─ pmu_ctrl.sv
│  │  │  └─ clk_gate.sv
│  │  └─ debug/
│  │     ├─ perf_counters.sv
│  │     └─ trace_buffer.sv
│  └─ sims/
│     ├─ sram_model.sv
│     └─ axi_model.sv
├─ rtl/                          # synthesized file list & top-level RTL entry
│  ├─ rtl_list.f
│  └─ top.sv                      # top-level synthesis wrapper (auto-generated link)
├─ tb/                           # verification testbenches
│  ├─ sim/                        # small, fast SV tests
│  │  ├─ tb_pe_unit.sv
│  │  ├─ tb_dma.sv
│  │  └─ tb_integration.sv
│  ├─ uvm/                        # UVM environment
│  │  ├─ env/
│  │  │  ├─ agent_dma.sv
│  │  │  ├─ agent_pe.sv
│  │  │  └─ scoreboard.sv
│  │  ├─ tests/
│  │  │  ├─ test_conv_tile.sv
│  │  │  └─ test_gemm_tile.sv
│  │  └─ uvm_pkg.sv
│  ├─ tb_scripts/
│  │  ├─ run_sim.sh
│  │  └─ run_uvm.py
│  └─ coverage/
│     └─ coverage_report.html
├─ tools_sim/
│  ├─ compare_golden.py
│  ├─ sim_runner.py
│  └─ waveform_parser.py
├─ sw/
│  ├─ drivers/
│  │  ├─ linux/
│  │  │  └─ uio_npu.c
│  │  └─ user/
│  │     └─ enqueue.py
│  ├─ examples/
│  │  ├─ run_mobilenet.py
│  │  └─ run_resnet.py
│  └─ golden_models/
│     ├─ conv_golden.py
│     └─ gemm_golden.py
├─ hw_platform/
│  ├─ boards/
│  │  ├─ xcu5ev/
│  │  │  ├─ constraints.xdc
│  │  │  ├─ board_top.sv
│  │  │  └─ platform.tcl
│  │  └─ xcku15p/
│  │     └─ ...
│  └─ fpga_scripts/
│     ├─ build.tcl
│     └─ program_board.sh
├─ perf/                         # profiling artifacts & utilities
│  ├─ perf_captures/
│  └─ analysis_notebooks/
├─ reports/
│  ├─ verification/
│  │  └─ verif_summary.md
│  ├─ synthesis/
│  │  └─ synth_report.md
│  └─ timing/
│     └─ timing_report.md
├─ ci/
│  ├─ .github/
│  │  └─ workflows/
│  │     ├─ sim.yml
│  │     └─ lint.yml
│  └─ gitlab-ci.yml
├─ third_party/
│  ├─ nvdla/                      # optional submodule
│  └─ pulp-axi/
└─ release/
   ├─ v0.1/
   └─ latest/
