Thiết kế bộ RGB sang HSL vẫn chưa được tối ưu. 
Divide chưa thiết kế để tách khỏi bộ fpu tìm được trên google 
sourcecode bộ https://opencores.org/websvn/listing?repname=fpu&path=%2Ffpu%2Fbranches%2Frusselmann%2Fverilog%2F#path_fpu_branches_russelmann_verilog_
