Timing Analyzer report for detector_sequencia_top
Thu Dec 04 09:57:22 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_50MHz'
 12. Setup: 'chained_divider:U1_DIV|s_clk_10ms'
 13. Setup: 'chained_divider:U1_DIV|s_clk_1s'
 14. Setup: 'chained_divider:U1_DIV|s_clk_1ms'
 15. Hold: 'chained_divider:U1_DIV|s_clk_1ms'
 16. Hold: 'CLK_50MHz'
 17. Hold: 'chained_divider:U1_DIV|s_clk_10ms'
 18. Hold: 'chained_divider:U1_DIV|s_clk_1s'
 19. Recovery: 'chained_divider:U1_DIV|s_clk_1s'
 20. Removal: 'chained_divider:U1_DIV|s_clk_1s'
 21. Setup Transfers
 22. Hold Transfers
 23. Recovery Transfers
 24. Removal Transfers
 25. Report TCCS
 26. Report RSKM
 27. Unconstrained Paths Summary
 28. Clock Status Summary
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Unconstrained Input Ports
 32. Unconstrained Output Ports
 33. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; detector_sequencia_top                              ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; chained_divider:U1_DIV|s_clk_1ms  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_1ms }  ;
; chained_divider:U1_DIV|s_clk_1s   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_1s }   ;
; chained_divider:U1_DIV|s_clk_10ms ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_10ms } ;
; CLK_50MHz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                         ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------+
; Fmax Summary                                                            ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 139.57 MHz ; 139.57 MHz      ; CLK_50MHz                         ;      ;
; 167.17 MHz ; 167.17 MHz      ; chained_divider:U1_DIV|s_clk_10ms ;      ;
; 353.48 MHz ; 353.48 MHz      ; chained_divider:U1_DIV|s_clk_1s   ;      ;
; 353.86 MHz ; 353.86 MHz      ; chained_divider:U1_DIV|s_clk_1ms  ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Setup Summary                                              ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK_50MHz                         ; -6.165 ; -80.128       ;
; chained_divider:U1_DIV|s_clk_10ms ; -4.982 ; -37.400       ;
; chained_divider:U1_DIV|s_clk_1s   ; -1.829 ; -5.367        ;
; chained_divider:U1_DIV|s_clk_1ms  ; -1.826 ; -6.788        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Hold Summary                                               ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; chained_divider:U1_DIV|s_clk_1ms  ; -1.963 ; -1.963        ;
; CLK_50MHz                         ; -1.503 ; -1.503        ;
; chained_divider:U1_DIV|s_clk_10ms ; -1.387 ; -1.387        ;
; chained_divider:U1_DIV|s_clk_1s   ; 1.691  ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Recovery Summary                                         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; chained_divider:U1_DIV|s_clk_1s ; -2.544 ; -7.632        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Removal Summary                                         ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; chained_divider:U1_DIV|s_clk_1s ; 2.990 ; 0.000         ;
+---------------------------------+-------+---------------+


+------------------------------------------------------------+
; Minimum Pulse Width Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK_50MHz                         ; -2.289 ; -2.289        ;
; chained_divider:U1_DIV|s_clk_10ms ; 0.234  ; 0.000         ;
; chained_divider:U1_DIV|s_clk_1ms  ; 0.234  ; 0.000         ;
; chained_divider:U1_DIV|s_clk_1s   ; 0.234  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_50MHz'                                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.165 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.832      ;
; -6.138 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.805      ;
; -6.101 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.768      ;
; -6.037 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.704      ;
; -5.993 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.660      ;
; -5.929 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.596      ;
; -5.793 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.460      ;
; -5.777 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.444      ;
; -5.586 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.253      ;
; -5.585 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.252      ;
; -5.559 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.226      ;
; -5.558 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.225      ;
; -5.557 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.224      ;
; -5.530 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.197      ;
; -5.522 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.189      ;
; -5.522 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.189      ;
; -5.521 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.188      ;
; -5.495 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.162      ;
; -5.493 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.160      ;
; -5.458 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.125      ;
; -5.458 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.125      ;
; -5.457 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.124      ;
; -5.429 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.096      ;
; -5.424 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.091      ;
; -5.414 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.081      ;
; -5.413 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.080      ;
; -5.394 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.061      ;
; -5.385 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.052      ;
; -5.350 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.017      ;
; -5.350 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.017      ;
; -5.349 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.016      ;
; -5.338 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.005      ;
; -5.321 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.988      ;
; -5.308 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.975      ;
; -5.308 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.975      ;
; -5.286 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.953      ;
; -5.281 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.948      ;
; -5.268 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.935      ;
; -5.266 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.933      ;
; -5.244 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.911      ;
; -5.214 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.881      ;
; -5.213 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.880      ;
; -5.200 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.867      ;
; -5.185 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.852      ;
; -5.180 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.847      ;
; -5.179 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.846      ;
; -5.150 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.817      ;
; -5.136 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.803      ;
; -5.128 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.795      ;
; -5.072 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.739      ;
; -5.046 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.713      ;
; -5.046 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.713      ;
; -5.023 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.690      ;
; -5.020 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.687      ;
; -5.013 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.680      ;
; -5.006 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.673      ;
; -4.978 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.645      ;
; -4.977 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.644      ;
; -4.971 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.638      ;
; -4.941 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.608      ;
; -4.940 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.607      ;
; -4.937 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.604      ;
; -4.936 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.603      ;
; -4.914 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.581      ;
; -4.890 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.557      ;
; -4.890 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.557      ;
; -4.887 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.554      ;
; -4.886 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.553      ;
; -4.869 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.536      ;
; -4.869 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.536      ;
; -4.857 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.524      ;
; -4.849 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.516      ;
; -4.749 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.416      ;
; -4.736 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.403      ;
; -4.731 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.398      ;
; -4.721 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.388      ;
; -4.713 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.380      ;
; -4.707 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.374      ;
; -4.657 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.324      ;
; -4.629 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.296      ;
; -4.603 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.270      ;
; -4.602 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.269      ;
; -4.572 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.239      ;
; -4.567 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.234      ;
; -4.565 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.232      ;
; -4.532 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.199      ;
; -4.513 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.180      ;
; -4.508 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.175      ;
; -4.508 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.175      ;
; -4.501 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.168      ;
; -4.491 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.158      ;
; -4.487 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.154      ;
; -4.460 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.127      ;
; -4.457 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.124      ;
; -4.450 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.117      ;
; -4.438 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.105      ;
; -4.416 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.083      ;
; -4.410 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.077      ;
; -4.397 ; chained_divider:U1_DIV|cnt1[13] ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.064      ;
; -4.396 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.063      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_10ms'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -4.982 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.649      ;
; -4.700 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.367      ;
; -4.560 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.227      ;
; -4.537 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.204      ;
; -4.397 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.064      ;
; -4.243 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.910      ;
; -4.189 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.856      ;
; -4.043 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.710      ;
; -3.921 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.588      ;
; -3.887 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.554      ;
; -3.867 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.534      ;
; -3.835 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.502      ;
; -3.761 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.428      ;
; -3.705 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.372      ;
; -3.621 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.288      ;
; -3.617 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.284      ;
; -3.606 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.273      ;
; -3.605 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.272      ;
; -3.529 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.196      ;
; -3.526 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.193      ;
; -3.465 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.132      ;
; -3.450 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.117      ;
; -3.386 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.053      ;
; -3.335 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.002      ;
; -3.318 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.985      ;
; -3.279 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.946      ;
; -3.232 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.899      ;
; -3.217 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.884      ;
; -2.818 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.485      ;
; -2.817 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.484      ;
; -2.811 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.478      ;
; -2.672 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.339      ;
; -2.428 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.095      ;
; -2.427 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.094      ;
; -2.307 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.974      ;
; -2.097 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.764      ;
; -1.860 ; debounce_v1:U2_DEB_RST|result         ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.527      ;
; -1.854 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.521      ;
; -1.848 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.515      ;
; -1.841 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.508      ;
; -1.752 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.419      ;
; -1.592 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.259      ;
; -1.501 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.168      ;
; -1.491 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.158      ;
; -1.349 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|flipflops[1]   ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.016      ;
; -1.239 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 1.906      ;
; 1.333  ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 0.500        ; 3.672      ; 2.882      ;
; 1.833  ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 3.672      ; 2.882      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.829 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.496      ;
; -1.828 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.495      ;
; -1.710 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.377      ;
; -1.521 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.188      ;
; -1.519 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.186      ;
; -1.517 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.184      ;
; -1.256 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.923      ;
; -1.245 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.912      ;
; -1.245 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.912      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_1ms'                                                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.826 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.493      ;
; -1.724 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.391      ;
; -1.722 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.389      ;
; -1.674 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.341      ;
; -1.661 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.328      ;
; -1.522 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.189      ;
; -1.516 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.183      ;
; -1.510 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.177      ;
; -1.461 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.128      ;
; -1.253 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.920      ;
; -1.248 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.915      ;
; 1.909  ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 0.500        ; 4.914      ; 3.548      ;
; 2.409  ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 4.914      ; 3.548      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_1ms'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.963 ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 4.914      ; 3.548      ;
; -1.463 ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; -0.500       ; 4.914      ; 3.548      ;
; 1.694  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.915      ;
; 1.699  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.920      ;
; 1.907  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.128      ;
; 1.956  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.177      ;
; 1.962  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.183      ;
; 1.968  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.189      ;
; 2.107  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.328      ;
; 2.120  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.341      ;
; 2.168  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.389      ;
; 2.170  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.391      ;
; 2.272  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.493      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_50MHz'                                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.503 ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.442      ;
; -1.003 ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.442      ;
; 2.519  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 2.740      ;
; 2.553  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 2.774      ;
; 2.637  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 2.858      ;
; 2.798  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.019      ;
; 2.826  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.047      ;
; 2.858  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.079      ;
; 2.942  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.163      ;
; 2.975  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.196      ;
; 2.975  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.196      ;
; 3.105  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.326      ;
; 3.108  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.329      ;
; 3.245  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.466      ;
; 3.245  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.466      ;
; 3.275  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.496      ;
; 3.278  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.499      ;
; 3.279  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.500      ;
; 3.353  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.574      ;
; 3.368  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.589      ;
; 3.415  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.636      ;
; 3.467  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.688      ;
; 3.663  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[0]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.884      ;
; 3.675  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.896      ;
; 3.750  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.971      ;
; 3.751  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.972      ;
; 3.756  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.977      ;
; 3.756  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.977      ;
; 3.766  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.987      ;
; 3.804  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.025      ;
; 3.805  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.026      ;
; 3.846  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.067      ;
; 3.899  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[1]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.120      ;
; 3.918  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.139      ;
; 3.939  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.160      ;
; 3.948  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.169      ;
; 3.991  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.212      ;
; 4.113  ; chained_divider:U1_DIV|cnt1[11]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.334      ;
; 4.118  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.339      ;
; 4.136  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.357      ;
; 4.141  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.362      ;
; 4.141  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.362      ;
; 4.168  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.389      ;
; 4.168  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.389      ;
; 4.171  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.392      ;
; 4.173  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.394      ;
; 4.174  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.395      ;
; 4.175  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.396      ;
; 4.187  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.408      ;
; 4.188  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.409      ;
; 4.202  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.423      ;
; 4.219  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.440      ;
; 4.262  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.483      ;
; 4.263  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.484      ;
; 4.280  ; chained_divider:U1_DIV|cnt1[11]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.501      ;
; 4.288  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.509      ;
; 4.295  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.516      ;
; 4.295  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.516      ;
; 4.298  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.519      ;
; 4.301  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.522      ;
; 4.340  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.561      ;
; 4.387  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.608      ;
; 4.422  ; chained_divider:U1_DIV|cnt1[11]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.643      ;
; 4.425  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.646      ;
; 4.428  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.649      ;
; 4.431  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.652      ;
; 4.465  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.686      ;
; 4.465  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.686      ;
; 4.482  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.703      ;
; 4.482  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.703      ;
; 4.505  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.726      ;
; 4.519  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.740      ;
; 4.521  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.742      ;
; 4.539  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.760      ;
; 4.546  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.767      ;
; 4.581  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.802      ;
; 4.598  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.819      ;
; 4.627  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.848      ;
; 4.631  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.852      ;
; 4.645  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.866      ;
; 4.663  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.884      ;
; 4.665  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.886      ;
; 4.673  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.894      ;
; 4.674  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.895      ;
; 4.674  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.895      ;
; 4.676  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.897      ;
; 4.681  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.902      ;
; 4.704  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.925      ;
; 4.705  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.926      ;
; 4.707  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.928      ;
; 4.708  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.929      ;
; 4.716  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[1]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.937      ;
; 4.787  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.008      ;
; 4.788  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.009      ;
; 4.789  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.010      ;
; 4.794  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.015      ;
; 4.804  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.025      ;
; 4.804  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.025      ;
; 4.807  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.028      ;
; 4.813  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.034      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_10ms'                                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.387 ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 3.672      ; 2.882      ;
; -0.887 ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; -0.500       ; 3.672      ; 2.882      ;
; 1.640  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 1.861      ;
; 1.685  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 1.906      ;
; 1.795  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|flipflops[1]   ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.016      ;
; 1.937  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.158      ;
; 1.947  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.168      ;
; 2.038  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.259      ;
; 2.166  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.387      ;
; 2.198  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.419      ;
; 2.287  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.508      ;
; 2.294  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.515      ;
; 2.300  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.521      ;
; 2.306  ; debounce_v1:U2_DEB_RST|result         ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.527      ;
; 2.543  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.764      ;
; 2.555  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.776      ;
; 2.753  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.974      ;
; 2.756  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.977      ;
; 2.873  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.094      ;
; 2.874  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.095      ;
; 3.062  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.283      ;
; 3.118  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.339      ;
; 3.121  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.342      ;
; 3.122  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.343      ;
; 3.257  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.478      ;
; 3.263  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.484      ;
; 3.264  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.485      ;
; 3.319  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.540      ;
; 3.678  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.899      ;
; 3.681  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.902      ;
; 3.725  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.946      ;
; 3.754  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.975      ;
; 3.764  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.985      ;
; 3.809  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.030      ;
; 3.832  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.053      ;
; 3.835  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.056      ;
; 3.972  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.193      ;
; 3.987  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.208      ;
; 4.048  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.269      ;
; 4.052  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.273      ;
; 4.067  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.288      ;
; 4.141  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.362      ;
; 4.182  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.403      ;
; 4.281  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.502      ;
; 4.476  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.697      ;
; 4.689  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.910      ;
; 4.843  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 5.064      ;
; 4.983  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 5.204      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.691 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.912      ;
; 1.691 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.912      ;
; 1.702 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.923      ;
; 1.963 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.184      ;
; 1.965 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.186      ;
; 1.967 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.188      ;
; 2.156 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.377      ;
; 2.274 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.495      ;
; 2.275 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.496      ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                      ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                  ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -2.544 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.201      ;
; -2.544 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.201      ;
; -2.544 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.201      ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                      ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                  ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; 2.990 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.201      ;
; 2.990 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.201      ;
; 2.990 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.201      ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; 11       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; 9        ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 71       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1ms  ; CLK_50MHz                         ; 1        ; 1        ; 0        ; 0        ;
; CLK_50MHz                         ; CLK_50MHz                         ; 306      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; 11       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; 9        ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 71       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1ms  ; CLK_50MHz                         ; 1        ; 1        ; 0        ; 0        ;
; CLK_50MHz                         ; CLK_50MHz                         ; 306      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                              ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 3        ; 0        ; 0        ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                               ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 3        ; 0        ; 0        ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                       ;
+-----------------------------------+-----------------------------------+------+-------------+
; Target                            ; Clock                             ; Type ; Status      ;
+-----------------------------------+-----------------------------------+------+-------------+
; CLK_50MHz                         ; CLK_50MHz                         ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; Base ; Constrained ;
+-----------------------------------+-----------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_RST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_SEQ_IN  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; DISPLAY_ESTADO[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_RST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_SEQ_IN  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; DISPLAY_ESTADO[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Dec 04 09:57:20 2025
Info: Command: quartus_sta detector_sequencia_top -c detector_sequencia_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'detector_sequencia_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_1s chained_divider:U1_DIV|s_clk_1s
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_10ms chained_divider:U1_DIV|s_clk_10ms
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_1ms chained_divider:U1_DIV|s_clk_1ms
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.165             -80.128 CLK_50MHz 
    Info (332119):    -4.982             -37.400 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):    -1.829              -5.367 chained_divider:U1_DIV|s_clk_1s 
    Info (332119):    -1.826              -6.788 chained_divider:U1_DIV|s_clk_1ms 
Info (332146): Worst-case hold slack is -1.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.963              -1.963 chained_divider:U1_DIV|s_clk_1ms 
    Info (332119):    -1.503              -1.503 CLK_50MHz 
    Info (332119):    -1.387              -1.387 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):     1.691               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case recovery slack is -2.544
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.544              -7.632 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case removal slack is 2.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.990               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_50MHz 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_1ms 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Thu Dec 04 09:57:21 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


