Fitter report for LCDdisplayTest
Wed Mar 08 00:37:08 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 08 00:37:07 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; LCDdisplayTest                                  ;
; Top-level Entity Name              ; LCDdisplayTest                                  ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,091 / 114,480 ( < 1 % )                       ;
;     Total combinational functions  ; 1,080 / 114,480 ( < 1 % )                       ;
;     Dedicated logic registers      ; 204 / 114,480 ( < 1 % )                         ;
; Total registers                    ; 204                                             ;
; Total pins                         ; 35 / 529 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 1 / 532 ( < 1 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; busy        ; Missing drive strength and slew rate ;
; rs          ; Missing drive strength and slew rate ;
; rw          ; Missing drive strength and slew rate ;
; e           ; Missing drive strength and slew rate ;
; lcd_data[0] ; Missing drive strength and slew rate ;
; lcd_data[1] ; Missing drive strength and slew rate ;
; lcd_data[2] ; Missing drive strength and slew rate ;
; lcd_data[3] ; Missing drive strength and slew rate ;
; lcd_data[4] ; Missing drive strength and slew rate ;
; lcd_data[5] ; Missing drive strength and slew rate ;
; lcd_data[6] ; Missing drive strength and slew rate ;
; lcd_data[7] ; Missing drive strength and slew rate ;
; toleds[0]   ; Missing drive strength and slew rate ;
; toleds[1]   ; Missing drive strength and slew rate ;
; toleds[2]   ; Missing drive strength and slew rate ;
; toleds[3]   ; Missing drive strength and slew rate ;
; toleds[4]   ; Missing drive strength and slew rate ;
; toleds[5]   ; Missing drive strength and slew rate ;
; toleds[6]   ; Missing drive strength and slew rate ;
; toleds[7]   ; Missing drive strength and slew rate ;
; ledcheck    ; Missing drive strength and slew rate ;
; alustate[0] ; Missing drive strength and slew rate ;
; alustate[1] ; Missing drive strength and slew rate ;
; alustate[2] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                         ;
+--------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; Node               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                             ; Destination Port ; Destination Port Name ;
+--------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; ALU_8bit:u1|op1[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[0] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[0]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[1] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[1]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[2] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[2]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[3] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[3]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[4] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[4]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[5] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[5]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[6] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[6]~_Duplicate_1                              ; Q                ;                       ;
; ALU_8bit:u1|op1[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALU_8bit:u1|op1[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALU_8bit:u1|op1[7]~_Duplicate_1                              ; Q                ;                       ;
+--------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1369 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1369 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1359    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/2017 Winter/Embedded/Embedded Lab 1/LCDdisplayTest/output_files/LCDdisplayTest.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,091 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 887                       ;
;     -- Register only                        ; 11                        ;
;     -- Combinational with a register        ; 193                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 507                       ;
;     -- 3 input functions                    ; 283                       ;
;     -- <=2 input functions                  ; 290                       ;
;     -- Register only                        ; 11                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 793                       ;
;     -- arithmetic mode                      ; 287                       ;
;                                             ;                           ;
; Total registers*                            ; 204 / 117,053 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 204 / 114,480 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 79 / 7,155 ( 1 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 35 / 529 ( 7 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )           ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 1 / 532 ( < 1 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%              ;
; Maximum fan-out                             ; 161                       ;
; Highest non-global fan-out                  ; 80                        ;
; Total fan-out                               ; 4091                      ;
; Average fan-out                             ; 2.97                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 1091 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 887                     ; 0                              ;
;     -- Register only                        ; 11                      ; 0                              ;
;     -- Combinational with a register        ; 193                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 507                     ; 0                              ;
;     -- 3 input functions                    ; 283                     ; 0                              ;
;     -- <=2 input functions                  ; 290                     ; 0                              ;
;     -- Register only                        ; 11                      ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 793                     ; 0                              ;
;     -- arithmetic mode                      ; 287                     ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 204                     ; 0                              ;
;     -- Dedicated logic registers            ; 204 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 79 / 7155 ( 1 % )       ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 35                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 532 ( < 1 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                       ; 0                              ;
; Total RAM block bits                        ; 0                       ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )          ; 0 / 24 ( 0 % )                 ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 0                       ; 0                              ;
;     -- Registered Input Connections         ; 0                       ; 0                              ;
;     -- Output Connections                   ; 0                       ; 0                              ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 4103                    ; 5                              ;
;     -- Registered Connections               ; 1301                    ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 11                      ; 0                              ;
;     -- Output Ports                         ; 24                      ; 0                              ;
;     -- Bidir Ports                          ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK     ; Y2    ; 2        ; 0            ; 36           ; 14           ; 161                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[0] ; AB28  ; 5        ; 115          ; 17           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[1] ; AC28  ; 5        ; 115          ; 14           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[2] ; AC27  ; 5        ; 115          ; 15           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[3] ; AD27  ; 5        ; 115          ; 13           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[4] ; AB27  ; 5        ; 115          ; 18           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[5] ; AC26  ; 5        ; 115          ; 11           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[6] ; AD26  ; 5        ; 115          ; 10           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data[7] ; AB26  ; 5        ; 115          ; 15           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0    ; M23   ; 6        ; 115          ; 40           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset_n ; M21   ; 6        ; 115          ; 53           ; 14           ; 80                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; alustate[0] ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; alustate[1] ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; alustate[2] ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; busy        ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e           ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledcheck    ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rs          ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rw          ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[0]   ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[1]   ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[2]   ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[3]   ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[4]   ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[5]   ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[6]   ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; toleds[7]   ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 8 / 65 ( 12 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 58 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 72 ( 18 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; data[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; data[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; data[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; data[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; data[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; data[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; data[6]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; data[3]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; toleds[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; toleds[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; alustate[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; alustate[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; ledcheck                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; alustate[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; toleds[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; toleds[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; toleds[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; toleds[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; busy                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; toleds[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; toleds[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; e                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; rw                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; rs                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; reset_n                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LCDdisplayTest                           ; 1091 (483)  ; 204 (127)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 35   ; 0            ; 887 (356)    ; 11 (4)            ; 193 (127)        ; |LCDdisplayTest                                                                                                                                   ; work         ;
;    |ALU_8bit:u1|                          ; 608 (324)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 531 (247)    ; 7 (7)             ; 70 (56)          ; |LCDdisplayTest|ALU_8bit:u1                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                   ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_fkh:divider| ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                |alt_u_div_i4f:divider|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                       ; work         ;
;       |lpm_divide:Div1|                   ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div1                                                                                                       ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_fkh:divider| ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                |alt_u_div_i4f:divider|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                       ; work         ;
;       |lpm_divide:Mod0|                   ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 4 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod0                                                                                                       ; work         ;
;          |lpm_divide_q9m:auto_generated|  ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 4 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_fkh:divider| ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 4 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                |alt_u_div_i4f:divider|    ; 84 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 4 (3)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                       ; work         ;
;                   |add_sub_8pc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1 ; work         ;
;       |lpm_divide:Mod1|                   ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 9 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod1                                                                                                       ; work         ;
;          |lpm_divide_q9m:auto_generated|  ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 9 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_fkh:divider| ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 9 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                |alt_u_div_i4f:divider|    ; 84 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 9 (8)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                       ; work         ;
;                   |add_sub_8pc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1 ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_mult:Mult0                                                                                                        ; work         ;
;          |mult_aat:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LCDdisplayTest|ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated                                                                                ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; busy        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rw          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; toleds[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledcheck    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alustate[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alustate[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alustate[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_n     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key0        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; data[1]                      ;                   ;         ;
;      - Equal0~0              ; 0                 ; 6       ;
;      - lcd_data[2]~15        ; 0                 ; 6       ;
;      - Selector45~3          ; 0                 ; 6       ;
;      - Selector44~5          ; 0                 ; 6       ;
;      - Add6~0                ; 0                 ; 6       ;
;      - lcd_data~18           ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~7     ; 0                 ; 6       ;
;      - datacheck[1]~feeder   ; 0                 ; 6       ;
; data[0]                      ;                   ;         ;
;      - datacheck[0]          ; 0                 ; 6       ;
;      - Equal0~0              ; 0                 ; 6       ;
;      - Selector46~3          ; 0                 ; 6       ;
;      - Selector45~3          ; 0                 ; 6       ;
;      - Selector44~3          ; 0                 ; 6       ;
;      - Add6~0                ; 0                 ; 6       ;
;      - lcd_data~18           ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~2     ; 0                 ; 6       ;
; data[3]                      ;                   ;         ;
;      - Equal0~1              ; 1                 ; 6       ;
;      - lcd_data~12           ; 1                 ; 6       ;
;      - Add6~0                ; 1                 ; 6       ;
;      - Selector43~5          ; 1                 ; 6       ;
;      - ALU_8bit:u1|opc~3     ; 1                 ; 6       ;
;      - datacheck[3]~feeder   ; 1                 ; 6       ;
; data[2]                      ;                   ;         ;
;      - datacheck[2]          ; 1                 ; 6       ;
;      - Equal0~1              ; 1                 ; 6       ;
;      - lcd_data[2]~15        ; 1                 ; 6       ;
;      - Selector44~5          ; 1                 ; 6       ;
;      - Add6~0                ; 1                 ; 6       ;
;      - lcd_data~18           ; 1                 ; 6       ;
;      - ALU_8bit:u1|opc~4     ; 1                 ; 6       ;
; data[5]                      ;                   ;         ;
;      - datacheck[5]          ; 0                 ; 6       ;
;      - Equal0~2              ; 0                 ; 6       ;
;      - lcd_data[2]~11        ; 0                 ; 6       ;
;      - Selector45~1          ; 0                 ; 6       ;
;      - Selector44~2          ; 0                 ; 6       ;
;      - Add3~0                ; 0                 ; 6       ;
;      - lcd_data~19           ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~5     ; 0                 ; 6       ;
; data[4]                      ;                   ;         ;
;      - datacheck[4]          ; 1                 ; 6       ;
;      - Equal0~2              ; 1                 ; 6       ;
;      - Selector46~2          ; 1                 ; 6       ;
;      - Selector45~1          ; 1                 ; 6       ;
;      - Selector44~0          ; 1                 ; 6       ;
;      - Add3~0                ; 1                 ; 6       ;
;      - lcd_data~19           ; 1                 ; 6       ;
;      - ALU_8bit:u1|opc~6     ; 1                 ; 6       ;
; data[7]                      ;                   ;         ;
;      - Equal0~3              ; 0                 ; 6       ;
;      - lcd_data~8            ; 0                 ; 6       ;
;      - Add3~0                ; 0                 ; 6       ;
;      - Selector43~3          ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~0     ; 0                 ; 6       ;
;      - datacheck[7]~feeder   ; 0                 ; 6       ;
; data[6]                      ;                   ;         ;
;      - datacheck[6]          ; 0                 ; 6       ;
;      - Equal0~3              ; 0                 ; 6       ;
;      - lcd_data[2]~11        ; 0                 ; 6       ;
;      - Selector44~2          ; 0                 ; 6       ;
;      - Add3~0                ; 0                 ; 6       ;
;      - lcd_data~19           ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~1     ; 0                 ; 6       ;
; CLK                          ;                   ;         ;
; reset_n                      ;                   ;         ;
;      - ALU_8bit:u1|state[0]  ; 0                 ; 6       ;
;      - ALU_8bit:u1|state[1]  ; 0                 ; 6       ;
;      - ALU_8bit:u1|state[2]  ; 0                 ; 6       ;
;      - clk_count[31]         ; 0                 ; 6       ;
;      - arrayend[4]           ; 0                 ; 6       ;
;      - arrayend[5]           ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[0]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[1]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[2]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[3]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[4]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[5]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[6]    ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[7]    ; 0                 ; 6       ;
;      - STATE.010             ; 0                 ; 6       ;
;      - STATE.001             ; 0                 ; 6       ;
;      - STATE.011             ; 0                 ; 6       ;
;      - answerdelay[31]~0     ; 0                 ; 6       ;
;      - answerdelay[30]~1     ; 0                 ; 6       ;
;      - answerdelay[29]~2     ; 0                 ; 6       ;
;      - answerdelay[28]~3     ; 0                 ; 6       ;
;      - answerdelay[27]~4     ; 0                 ; 6       ;
;      - answerdelay[26]~5     ; 0                 ; 6       ;
;      - ALU_8bit:u1|ans[0]~0  ; 0                 ; 6       ;
;      - arraystart[8]~2       ; 0                 ; 6       ;
;      - arraystart[8]~6       ; 0                 ; 6       ;
;      - arrayend[4]~3         ; 0                 ; 6       ;
;      - arrayend[2]~4         ; 0                 ; 6       ;
;      - arraystart~10         ; 0                 ; 6       ;
;      - arrayend[2]~10        ; 0                 ; 6       ;
;      - arraystart~14         ; 0                 ; 6       ;
;      - arraystart~16         ; 0                 ; 6       ;
;      - clk_count[25]~2       ; 0                 ; 6       ;
;      - clk_count[25]~8       ; 0                 ; 6       ;
;      - ALU_8bit:u1|res[6]~24 ; 0                 ; 6       ;
;      - answerdelay[25]~6     ; 0                 ; 6       ;
;      - answerdelay[25]~8     ; 0                 ; 6       ;
;      - Add8~64               ; 0                 ; 6       ;
;      - Add8~65               ; 0                 ; 6       ;
;      - Add8~66               ; 0                 ; 6       ;
;      - Add8~67               ; 0                 ; 6       ;
;      - Add8~68               ; 0                 ; 6       ;
;      - Add8~69               ; 0                 ; 6       ;
;      - Add8~70               ; 0                 ; 6       ;
;      - Add8~71               ; 0                 ; 6       ;
;      - Add8~72               ; 0                 ; 6       ;
;      - Add8~73               ; 0                 ; 6       ;
;      - Add8~74               ; 0                 ; 6       ;
;      - Add8~75               ; 0                 ; 6       ;
;      - Add8~76               ; 0                 ; 6       ;
;      - Add8~77               ; 0                 ; 6       ;
;      - Add8~78               ; 0                 ; 6       ;
;      - Add8~79               ; 0                 ; 6       ;
;      - Add8~80               ; 0                 ; 6       ;
;      - Add8~81               ; 0                 ; 6       ;
;      - Add8~82               ; 0                 ; 6       ;
;      - Add8~83               ; 0                 ; 6       ;
;      - Add8~84               ; 0                 ; 6       ;
;      - Add8~85               ; 0                 ; 6       ;
;      - Add8~86               ; 0                 ; 6       ;
;      - Add8~87               ; 0                 ; 6       ;
;      - Add8~88               ; 0                 ; 6       ;
;      - Add8~89               ; 0                 ; 6       ;
;      - statecheck~0          ; 0                 ; 6       ;
;      - statecheck[0]~1       ; 0                 ; 6       ;
;      - statecheck~2          ; 0                 ; 6       ;
;      - statecheck~3          ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~0     ; 0                 ; 6       ;
;      - ALU_8bit:u1|op1[7]~0  ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~1     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~2     ; 0                 ; 6       ;
;      - ALU_8bit:u1|op2[1]~0  ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~3     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~4     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~5     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~6     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc~7     ; 0                 ; 6       ;
;      - ALU_8bit:u1|opc[0]~8  ; 0                 ; 6       ;
;      - arrayend~12           ; 0                 ; 6       ;
;      - STATE~19              ; 0                 ; 6       ;
; key0                         ;                   ;         ;
;      - ALU_8bit:u1|Mux2~0    ; 1                 ; 6       ;
;      - ALU_8bit:u1|Mux1~0    ; 1                 ; 6       ;
;      - ALU_8bit:u1|Mux0~0    ; 1                 ; 6       ;
;      - ALU_8bit:u1|op1[7]~0  ; 1                 ; 6       ;
;      - ALU_8bit:u1|op2[1]~0  ; 1                 ; 6       ;
;      - ALU_8bit:u1|opc[0]~8  ; 1                 ; 6       ;
+------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; ALU_8bit:u1|Equal0~10 ; LCCOMB_X49_Y68_N24 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ALU_8bit:u1|ans[0]~0  ; LCCOMB_X89_Y44_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ALU_8bit:u1|clk_out   ; FF_X50_Y68_N1      ; 44      ; Clock                    ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ALU_8bit:u1|op1[7]~0  ; LCCOMB_X83_Y44_N20 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ALU_8bit:u1|op2[1]~0  ; LCCOMB_X83_Y44_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ALU_8bit:u1|opc[0]~8  ; LCCOMB_X83_Y44_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ALU_8bit:u1|res[6]~24 ; LCCOMB_X79_Y41_N4  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CLK                   ; PIN_Y2             ; 161     ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; STATE.010             ; FF_X87_Y46_N29     ; 20      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; answerdelay[25]~8     ; LCCOMB_X88_Y43_N30 ; 32      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; arrayend[2]~10        ; LCCOMB_X84_Y44_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arrayend[4]~3         ; LCCOMB_X85_Y44_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arraystart[8]~6       ; LCCOMB_X85_Y44_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk_count[25]~8       ; LCCOMB_X86_Y44_N26 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; datacheck[7]~0        ; LCCOMB_X85_Y46_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; lcd_data[2]~16        ; LCCOMB_X87_Y45_N28 ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; lcd_data[2]~21        ; LCCOMB_X87_Y46_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reset_n               ; PIN_M21            ; 80      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; statecheck[0]~1       ; LCCOMB_X85_Y44_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU_8bit:u1|clk_out ; FF_X50_Y68_N1 ; 44      ; 12                                   ; Global Clock         ; GCLK14           ; --                        ;
; CLK                 ; PIN_Y2        ; 161     ; 78                                   ; Global Clock         ; GCLK4            ; --                        ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset_n~input                                                                                                                          ; 80      ;
; ALU_8bit:u1|op2[0]                                                                                                                     ; 56      ;
; ALU_8bit:u1|op2[1]                                                                                                                     ; 53      ;
; ALU_8bit:u1|op2[2]                                                                                                                     ; 52      ;
; ALU_8bit:u1|opc[2]                                                                                                                     ; 51      ;
; ALU_8bit:u1|opc[0]                                                                                                                     ; 46      ;
; ALU_8bit:u1|op1[7]~_Duplicate_1                                                                                                        ; 35      ;
; answerdelay[31]                                                                                                                        ; 33      ;
; answerdelay[25]~8                                                                                                                      ; 32      ;
; arraystart[8]~6                                                                                                                        ; 32      ;
; ALU_8bit:u1|op1[0]~_Duplicate_1                                                                                                        ; 31      ;
; clk_count[25]~8                                                                                                                        ; 31      ;
; clk_count[25]~6                                                                                                                        ; 31      ;
; ALU_8bit:u1|op2[7]                                                                                                                     ; 30      ;
; ALU_8bit:u1|op1[1]~_Duplicate_1                                                                                                        ; 30      ;
; LessThan14~5                                                                                                                           ; 30      ;
; ALU_8bit:u1|op1[2]~_Duplicate_1                                                                                                        ; 29      ;
; arraystart[8]~2                                                                                                                        ; 29      ;
; ALU_8bit:u1|op1[3]~_Duplicate_1                                                                                                        ; 27      ;
; ALU_8bit:u1|op2[3]                                                                                                                     ; 23      ;
; ALU_8bit:u1|op1[4]~_Duplicate_1                                                                                                        ; 22      ;
; Equal0~4                                                                                                                               ; 22      ;
; ALU_8bit:u1|state[2]                                                                                                                   ; 22      ;
; ALU_8bit:u1|state[0]                                                                                                                   ; 22      ;
; ALU_8bit:u1|opc[4]                                                                                                                     ; 21      ;
; ALU_8bit:u1|op1[5]~_Duplicate_1                                                                                                        ; 21      ;
; arraystart[4]                                                                                                                          ; 21      ;
; ALU_8bit:u1|op1[6]~_Duplicate_1                                                                                                        ; 20      ;
; STATE.010                                                                                                                              ; 20      ;
; ALU_8bit:u1|state[1]                                                                                                                   ; 20      ;
; ALU_8bit:u1|op2[4]                                                                                                                     ; 19      ;
; arraystart[0]                                                                                                                          ; 19      ;
; arraystart[1]                                                                                                                          ; 19      ;
; ALU_8bit:u1|op2[5]                                                                                                                     ; 18      ;
; ALU_8bit:u1|op2[6]                                                                                                                     ; 17      ;
; arraystart[2]                                                                                                                          ; 17      ;
; arraystart[3]                                                                                                                          ; 17      ;
; arraystart[5]                                                                                                                          ; 17      ;
; Add1~60                                                                                                                                ; 16      ;
; ALU_8bit:u1|Add3~1                                                                                                                     ; 15      ;
; ALU_8bit:u1|Equal0~10                                                                                                                  ; 15      ;
; Equal6~0                                                                                                                               ; 15      ;
; ALU_8bit:u1|opc[1]                                                                                                                     ; 14      ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]~2              ; 13      ;
; ALU_8bit:u1|Add3~0                                                                                                                     ; 13      ;
; LessThan7~3                                                                                                                            ; 13      ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]~6              ; 12      ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]~5              ; 12      ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]~0              ; 12      ;
; ALU_8bit:u1|res[6]~4                                                                                                                   ; 11      ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]~5              ; 11      ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]~4              ; 11      ;
; LessThan9~20                                                                                                                           ; 11      ;
; ALU_8bit:u1|res[6]~6                                                                                                                   ; 10      ;
; STATE.001                                                                                                                              ; 10      ;
; ALU_8bit:u1|op1[7]~0                                                                                                                   ; 9       ;
; ALU_8bit:u1|opc[7]                                                                                                                     ; 9       ;
; Equal4~4                                                                                                                               ; 9       ;
; Add1~62                                                                                                                                ; 9       ;
; data[4]~input                                                                                                                          ; 8       ;
; data[5]~input                                                                                                                          ; 8       ;
; data[0]~input                                                                                                                          ; 8       ;
; data[1]~input                                                                                                                          ; 8       ;
; ALU_8bit:u1|opc[0]~8                                                                                                                   ; 8       ;
; ALU_8bit:u1|op2[1]~0                                                                                                                   ; 8       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|sel[18]                    ; 8       ;
; datacheck[7]~0                                                                                                                         ; 8       ;
; ALU_8bit:u1|ans[0]~0                                                                                                                   ; 8       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~16 ; 8       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~14 ; 8       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~14 ; 8       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~16 ; 8       ;
; data[6]~input                                                                                                                          ; 7       ;
; data[2]~input                                                                                                                          ; 7       ;
; ALU_8bit:u1|res[6]~24                                                                                                                  ; 7       ;
; ALU_8bit:u1|ShiftRight0~10                                                                                                             ; 7       ;
; ALU_8bit:u1|ShiftLeft1~0                                                                                                               ; 7       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|sel[18]                    ; 7       ;
; ALU_8bit:u1|opc[5]                                                                                                                     ; 7       ;
; arraystart[8]~1                                                                                                                        ; 7       ;
; busy~7                                                                                                                                 ; 7       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~14 ; 7       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~12 ; 7       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~12 ; 7       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~14 ; 7       ;
; Add1~24                                                                                                                                ; 7       ;
; Add1~22                                                                                                                                ; 7       ;
; Add1~20                                                                                                                                ; 7       ;
; Add1~18                                                                                                                                ; 7       ;
; Add1~12                                                                                                                                ; 7       ;
; Add1~10                                                                                                                                ; 7       ;
; key0~input                                                                                                                             ; 6       ;
; data[7]~input                                                                                                                          ; 6       ;
; data[3]~input                                                                                                                          ; 6       ;
; lcd_data[2]~21                                                                                                                         ; 6       ;
; answerdelay[25]~6                                                                                                                      ; 6       ;
; ALU_8bit:u1|ShiftLeft1~3                                                                                                               ; 6       ;
; ALU_8bit:u1|ShiftLeft1~1                                                                                                               ; 6       ;
; ALU_8bit:u1|ShiftRight0~8                                                                                                              ; 6       ;
; ALU_8bit:u1|opc[6]                                                                                                                     ; 6       ;
; ALU_8bit:u1|ShiftRight0~6                                                                                                              ; 6       ;
; Equal3~0                                                                                                                               ; 6       ;
; Equal7~1                                                                                                                               ; 6       ;
; lcd_data[2]~15                                                                                                                         ; 6       ;
; lcd_data[2]~11                                                                                                                         ; 6       ;
; STATE.000                                                                                                                              ; 6       ;
; clk_count[6]                                                                                                                           ; 6       ;
; clk_count[7]                                                                                                                           ; 6       ;
; clk_count[8]                                                                                                                           ; 6       ;
; clk_count[9]                                                                                                                           ; 6       ;
; clk_count[10]                                                                                                                          ; 6       ;
; ALU_8bit:u1|ans[5]                                                                                                                     ; 6       ;
; ALU_8bit:u1|ans[4]                                                                                                                     ; 6       ;
; ALU_8bit:u1|ans[1]                                                                                                                     ; 6       ;
; ALU_8bit:u1|ans[0]                                                                                                                     ; 6       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~12 ; 6       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~10 ; 6       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~10 ; 6       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~12 ; 6       ;
; ALU_8bit:u1|res[0]                                                                                                                     ; 6       ;
; STATE.011                                                                                                                              ; 6       ;
; clk_count[31]                                                                                                                          ; 6       ;
; Add1~28                                                                                                                                ; 6       ;
; Add1~26                                                                                                                                ; 6       ;
; Add1~16                                                                                                                                ; 6       ;
; Add1~14                                                                                                                                ; 6       ;
; Add1~8                                                                                                                                 ; 6       ;
; Add1~6                                                                                                                                 ; 6       ;
; ALU_8bit:u1|ShiftRight0~9                                                                                                              ; 5       ;
; ALU_8bit:u1|ShiftRight1~7                                                                                                              ; 5       ;
; ALU_8bit:u1|opc[3]                                                                                                                     ; 5       ;
; ALU_8bit:u1|ShiftRight0~4                                                                                                              ; 5       ;
; arrayend~5                                                                                                                             ; 5       ;
; arrayend[2]~4                                                                                                                          ; 5       ;
; STATE~15                                                                                                                               ; 5       ;
; LessThan4~3                                                                                                                            ; 5       ;
; clk_count[25]~0                                                                                                                        ; 5       ;
; clk_count[2]                                                                                                                           ; 5       ;
; clk_count[3]                                                                                                                           ; 5       ;
; clk_count[5]                                                                                                                           ; 5       ;
; clk_count[11]                                                                                                                          ; 5       ;
; Equal5~4                                                                                                                               ; 5       ;
; ALU_8bit:u1|ans[6]                                                                                                                     ; 5       ;
; ALU_8bit:u1|ans[2]                                                                                                                     ; 5       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~10 ; 5       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~8  ; 5       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~8  ; 5       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~10 ; 5       ;
; ALU_8bit:u1|opc~7                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~6                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~5                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~4                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~3                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~2                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~1                                                                                                                      ; 4       ;
; ALU_8bit:u1|opc~0                                                                                                                      ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[8]~3              ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~2              ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[8]~3              ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~2              ; 4       ;
; ALU_8bit:u1|Selector7~0                                                                                                                ; 4       ;
; arrayend[2]~10                                                                                                                         ; 4       ;
; lcd_data[2]~16                                                                                                                         ; 4       ;
; LessThan1~2                                                                                                                            ; 4       ;
; LessThan2~4                                                                                                                            ; 4       ;
; LessThan5~3                                                                                                                            ; 4       ;
; LessThan0~8                                                                                                                            ; 4       ;
; LessThan2~0                                                                                                                            ; 4       ;
; LessThan8~0                                                                                                                            ; 4       ;
; clk_count[4]                                                                                                                           ; 4       ;
; clk_count[18]                                                                                                                          ; 4       ;
; clk_count[21]                                                                                                                          ; 4       ;
; arrayend[0]                                                                                                                            ; 4       ;
; arraystart[31]                                                                                                                         ; 4       ;
; ALU_8bit:u1|ans[7]                                                                                                                     ; 4       ;
; ALU_8bit:u1|ans[3]                                                                                                                     ; 4       ;
; e~reg0                                                                                                                                 ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~8  ; 4       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~6  ; 4       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~6  ; 4       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~8  ; 4       ;
; ALU_8bit:u1|Add0~0                                                                                                                     ; 4       ;
; Add1~4                                                                                                                                 ; 4       ;
; Equal8~12                                                                                                                              ; 3       ;
; statecheck[0]~1                                                                                                                        ; 3       ;
; ALU_8bit:u1|ShiftLeft1~4                                                                                                               ; 3       ;
; ALU_8bit:u1|ShiftRight0~11                                                                                                             ; 3       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1|_~0  ; 3       ;
; ALU_8bit:u1|Selector7~8                                                                                                                ; 3       ;
; ALU_8bit:u1|Selector7~3                                                                                                                ; 3       ;
; ALU_8bit:u1|Selector7~1                                                                                                                ; 3       ;
; Selector35~1                                                                                                                           ; 3       ;
; STATE~17                                                                                                                               ; 3       ;
; arraystart[8]~5                                                                                                                        ; 3       ;
; answerdelay[25]                                                                                                                        ; 3       ;
; answerdelay[24]                                                                                                                        ; 3       ;
; answerdelay[19]                                                                                                                        ; 3       ;
; answerdelay[18]                                                                                                                        ; 3       ;
; answerdelay[17]                                                                                                                        ; 3       ;
; answerdelay[16]                                                                                                                        ; 3       ;
; answerdelay[7]                                                                                                                         ; 3       ;
; Selector33~0                                                                                                                           ; 3       ;
; display_array~0                                                                                                                        ; 3       ;
; LessThan15~4                                                                                                                           ; 3       ;
; LessThan18~2                                                                                                                           ; 3       ;
; LessThan3~1                                                                                                                            ; 3       ;
; LessThan15~0                                                                                                                           ; 3       ;
; Selector36~0                                                                                                                           ; 3       ;
; busy~10                                                                                                                                ; 3       ;
; LessThan3~0                                                                                                                            ; 3       ;
; LessThan8~4                                                                                                                            ; 3       ;
; LessThan7~1                                                                                                                            ; 3       ;
; LessThan4~0                                                                                                                            ; 3       ;
; LessThan1~0                                                                                                                            ; 3       ;
; clk_count[1]                                                                                                                           ; 3       ;
; clk_count[12]                                                                                                                          ; 3       ;
; clk_count[13]                                                                                                                          ; 3       ;
; clk_count[17]                                                                                                                          ; 3       ;
; clk_count[19]                                                                                                                          ; 3       ;
; clk_count[20]                                                                                                                          ; 3       ;
; busy~0                                                                                                                                 ; 3       ;
; arraystart[6]                                                                                                                          ; 3       ;
; arrayend[1]                                                                                                                            ; 3       ;
; arrayend[2]                                                                                                                            ; 3       ;
; arrayend[3]                                                                                                                            ; 3       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~6  ; 3       ;
; ALU_8bit:u1|Add1~0                                                                                                                     ; 3       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~6  ; 3       ;
; answerdelay[26]                                                                                                                        ; 3       ;
; answerdelay[27]                                                                                                                        ; 3       ;
; answerdelay[28]                                                                                                                        ; 3       ;
; answerdelay[29]                                                                                                                        ; 3       ;
; answerdelay[30]                                                                                                                        ; 3       ;
; Add1~58                                                                                                                                ; 3       ;
; Add1~56                                                                                                                                ; 3       ;
; Add1~54                                                                                                                                ; 3       ;
; Add1~52                                                                                                                                ; 3       ;
; Add1~50                                                                                                                                ; 3       ;
; Add1~32                                                                                                                                ; 3       ;
; Add1~30                                                                                                                                ; 3       ;
; arrayend[4]                                                                                                                            ; 3       ;
; arrayend[5]                                                                                                                            ; 3       ;
; ALU_8bit:u1|ShiftRight1~20                                                                                                             ; 2       ;
; ALU_8bit:u1|res~109                                                                                                                    ; 2       ;
; arrayend~12                                                                                                                            ; 2       ;
; Selector42~2                                                                                                                           ; 2       ;
; ALU_8bit:u1|ShiftRight1~19                                                                                                             ; 2       ;
; ALU_8bit:u1|ShiftLeft1~14                                                                                                              ; 2       ;
; ALU_8bit:u1|res~95                                                                                                                     ; 2       ;
; ALU_8bit:u1|ShiftLeft1~12                                                                                                              ; 2       ;
; ALU_8bit:u1|ShiftLeft1~11                                                                                                              ; 2       ;
; ALU_8bit:u1|ShiftLeft1~10                                                                                                              ; 2       ;
; ALU_8bit:u1|res~79                                                                                                                     ; 2       ;
; ALU_8bit:u1|res~68                                                                                                                     ; 2       ;
; ALU_8bit:u1|ShiftRight1~18                                                                                                             ; 2       ;
; ALU_8bit:u1|ShiftLeft1~8                                                                                                               ; 2       ;
; ALU_8bit:u1|ShiftLeft1~7                                                                                                               ; 2       ;
; ALU_8bit:u1|res~66                                                                                                                     ; 2       ;
; ALU_8bit:u1|ShiftRight1~17                                                                                                             ; 2       ;
; ALU_8bit:u1|ShiftRight1~16                                                                                                             ; 2       ;
; ALU_8bit:u1|Add3~2                                                                                                                     ; 2       ;
; ALU_8bit:u1|res~39                                                                                                                     ; 2       ;
; ALU_8bit:u1|ShiftRight1~14                                                                                                             ; 2       ;
; ALU_8bit:u1|ShiftLeft1~2                                                                                                               ; 2       ;
; ALU_8bit:u1|ShiftRight1~12                                                                                                             ; 2       ;
; ALU_8bit:u1|Mux1~1                                                                                                                     ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]~28            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~27            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~26            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~25            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~24            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~23            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~22            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]~21            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~20            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~19            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~18            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~17            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~16            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]~15            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~14            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~13            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~12            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~11            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]~10            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~9             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~8             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~7             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]~6             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~5             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~4             ; 2       ;
; ALU_8bit:u1|Selector7~20                                                                                                               ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]~17            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~16            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~15            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~14            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~13            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~12            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]~11            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~10            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~9             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~8             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~7             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]~6             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~5             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~4             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~3             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]~2             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~1             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~0             ; 2       ;
; ALU_8bit:u1|Selector7~17                                                                                                               ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]~17            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~16            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~15            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~14            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~13            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~12            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]~11            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~10            ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~9             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~8             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~7             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]~6             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~5             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~4             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~3             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]~2             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~1             ; 2       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~0             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~4               ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[0]~3               ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]~28            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~27            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~26            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~25            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~24            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~23            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~22            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]~21            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~20            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~19            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~18            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~17            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~16            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]~15            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~14            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~13            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~12            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~11            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]~10            ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~9             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~8             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~7             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]~6             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~5             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~4             ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~3               ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~2               ; 2       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[0]~1              ; 2       ;
; ALU_8bit:u1|Selector7~4                                                                                                                ; 2       ;
; ALU_8bit:u1|ShiftRight1~6                                                                                                              ; 2       ;
; ALU_8bit:u1|ShiftRight0~7                                                                                                              ; 2       ;
; ALU_8bit:u1|ShiftRight1~4                                                                                                              ; 2       ;
; ALU_8bit:u1|ShiftRight0~5                                                                                                              ; 2       ;
; Selector1~0                                                                                                                            ; 2       ;
; arrayend~11                                                                                                                            ; 2       ;
; arrayend~9                                                                                                                             ; 2       ;
; arrayend~8                                                                                                                             ; 2       ;
; arraystart~10                                                                                                                          ; 2       ;
; arrayend[4]~3                                                                                                                          ; 2       ;
; arraystart~8                                                                                                                           ; 2       ;
; arrayend~2                                                                                                                             ; 2       ;
; STATE~16                                                                                                                               ; 2       ;
; arraystart[8]~4                                                                                                                        ; 2       ;
; clk_count~1                                                                                                                            ; 2       ;
; statecheck[2]                                                                                                                          ; 2       ;
; Equal7~0                                                                                                                               ; 2       ;
; answerdelay[0]                                                                                                                         ; 2       ;
; answerdelay[1]                                                                                                                         ; 2       ;
; answerdelay[2]                                                                                                                         ; 2       ;
; answerdelay[3]                                                                                                                         ; 2       ;
; answerdelay[4]                                                                                                                         ; 2       ;
; answerdelay[5]                                                                                                                         ; 2       ;
; answerdelay[6]                                                                                                                         ; 2       ;
; Equal8~5                                                                                                                               ; 2       ;
; answerdelay[20]                                                                                                                        ; 2       ;
; answerdelay[21]                                                                                                                        ; 2       ;
; answerdelay[22]                                                                                                                        ; 2       ;
; answerdelay[23]                                                                                                                        ; 2       ;
; Equal8~4                                                                                                                               ; 2       ;
; answerdelay[12]                                                                                                                        ; 2       ;
; answerdelay[13]                                                                                                                        ; 2       ;
; answerdelay[14]                                                                                                                        ; 2       ;
; answerdelay[15]                                                                                                                        ; 2       ;
; LessThan14~2                                                                                                                           ; 2       ;
; answerdelay[10]                                                                                                                        ; 2       ;
; answerdelay[11]                                                                                                                        ; 2       ;
; answerdelay[8]                                                                                                                         ; 2       ;
; answerdelay[9]                                                                                                                         ; 2       ;
; LessThan14~1                                                                                                                           ; 2       ;
; ALU_8bit:u1|counter[0]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[1]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[2]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[3]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[4]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[5]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[7]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[6]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[8]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[9]                                                                                                                 ; 2       ;
; ALU_8bit:u1|counter[10]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[11]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[12]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[13]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[15]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[14]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[17]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[16]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[18]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[19]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[23]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[20]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[21]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[22]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[25]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[26]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[27]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[24]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[28]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[29]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[30]                                                                                                                ; 2       ;
; ALU_8bit:u1|counter[31]                                                                                                                ; 2       ;
; Selector0~2                                                                                                                            ; 2       ;
; lcd_data~20                                                                                                                            ; 2       ;
; Selector40~1                                                                                                                           ; 2       ;
; Selector40~0                                                                                                                           ; 2       ;
; display_array~14                                                                                                                       ; 2       ;
; Selector43~2                                                                                                                           ; 2       ;
; display_array~5                                                                                                                        ; 2       ;
; lcd_data[2]~17                                                                                                                         ; 2       ;
; lcd_data~13                                                                                                                            ; 2       ;
; lcd_data~12                                                                                                                            ; 2       ;
; lcd_data~9                                                                                                                             ; 2       ;
; lcd_data~8                                                                                                                             ; 2       ;
; LessThan16~4                                                                                                                           ; 2       ;
; LessThan18~3                                                                                                                           ; 2       ;
; LessThan16~1                                                                                                                           ; 2       ;
; LessThan15~3                                                                                                                           ; 2       ;
; LessThan18~1                                                                                                                           ; 2       ;
; LessThan7~4                                                                                                                            ; 2       ;
; LessThan0~7                                                                                                                            ; 2       ;
; LessThan0~3                                                                                                                            ; 2       ;
; busy~8                                                                                                                                 ; 2       ;
; busy~2                                                                                                                                 ; 2       ;
; busy~1                                                                                                                                 ; 2       ;
; LessThan6~0                                                                                                                            ; 2       ;
; LessThan7~0                                                                                                                            ; 2       ;
; clk_count[14]                                                                                                                          ; 2       ;
; clk_count[15]                                                                                                                          ; 2       ;
; clk_count[16]                                                                                                                          ; 2       ;
; clk_count[22]                                                                                                                          ; 2       ;
; clk_count[23]                                                                                                                          ; 2       ;
; clk_count[24]                                                                                                                          ; 2       ;
; clk_count[25]                                                                                                                          ; 2       ;
; clk_count[26]                                                                                                                          ; 2       ;
; clk_count[27]                                                                                                                          ; 2       ;
; clk_count[28]                                                                                                                          ; 2       ;
; clk_count[29]                                                                                                                          ; 2       ;
; clk_count[30]                                                                                                                          ; 2       ;
; LessThan9~19                                                                                                                           ; 2       ;
; LessThan9~18                                                                                                                           ; 2       ;
; arraystart[30]                                                                                                                         ; 2       ;
; arraystart[29]                                                                                                                         ; 2       ;
; arraystart[28]                                                                                                                         ; 2       ;
; arraystart[27]                                                                                                                         ; 2       ;
; LessThan9~17                                                                                                                           ; 2       ;
; arraystart[26]                                                                                                                         ; 2       ;
; arraystart[25]                                                                                                                         ; 2       ;
; arraystart[24]                                                                                                                         ; 2       ;
; arraystart[23]                                                                                                                         ; 2       ;
; LessThan9~16                                                                                                                           ; 2       ;
; arraystart[22]                                                                                                                         ; 2       ;
; arraystart[21]                                                                                                                         ; 2       ;
; arraystart[20]                                                                                                                         ; 2       ;
; arraystart[19]                                                                                                                         ; 2       ;
; arraystart[18]                                                                                                                         ; 2       ;
; arraystart[17]                                                                                                                         ; 2       ;
; arraystart[16]                                                                                                                         ; 2       ;
; arraystart[15]                                                                                                                         ; 2       ;
; arraystart[14]                                                                                                                         ; 2       ;
; arraystart[13]                                                                                                                         ; 2       ;
; arraystart[12]                                                                                                                         ; 2       ;
; arraystart[11]                                                                                                                         ; 2       ;
; arraystart[10]                                                                                                                         ; 2       ;
; arraystart[9]                                                                                                                          ; 2       ;
; arraystart[8]                                                                                                                          ; 2       ;
; arraystart[7]                                                                                                                          ; 2       ;
; ALU_8bit:u1|ledcheck                                                                                                                   ; 2       ;
; lcd_data[6]~reg0                                                                                                                       ; 2       ;
; rs~reg0                                                                                                                                ; 2       ;
; busy~reg0                                                                                                                              ; 2       ;
; Add1~48                                                                                                                                ; 2       ;
; Add1~46                                                                                                                                ; 2       ;
; Add1~44                                                                                                                                ; 2       ;
; Add1~42                                                                                                                                ; 2       ;
; Add1~40                                                                                                                                ; 2       ;
; Add1~38                                                                                                                                ; 2       ;
; Add1~36                                                                                                                                ; 2       ;
; Add1~34                                                                                                                                ; 2       ;
; ALU_8bit:u1|clk_out~0                                                                                                                  ; 1       ;
; ALU_8bit:u1|ledcheck~0                                                                                                                 ; 1       ;
; ALU_8bit:u1|ans[7]~8                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[6]~7                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[5]~6                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[4]~5                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[3]~4                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[2]~3                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[1]~2                                                                                                                   ; 1       ;
; ALU_8bit:u1|ans[0]~1                                                                                                                   ; 1       ;
; ALU_8bit:u1|res~114                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~113                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~112                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~111                                                                                                                    ; 1       ;
; ALU_8bit:u1|ShiftLeft0~9                                                                                                               ; 1       ;
; ALU_8bit:u1|ShiftLeft0~8                                                                                                               ; 1       ;
; ALU_8bit:u1|ShiftRight0~13                                                                                                             ; 1       ;
; ALU_8bit:u1|res~110                                                                                                                    ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]                ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~7               ; 1       ;
; STATE~19                                                                                                                               ; 1       ;
; Selector43~8                                                                                                                           ; 1       ;
; Selector46~7                                                                                                                           ; 1       ;
; Selector37~2                                                                                                                           ; 1       ;
; statecheck~3                                                                                                                           ; 1       ;
; statecheck~2                                                                                                                           ; 1       ;
; statecheck~0                                                                                                                           ; 1       ;
; Add8~89                                                                                                                                ; 1       ;
; Add8~88                                                                                                                                ; 1       ;
; Add8~87                                                                                                                                ; 1       ;
; Add8~86                                                                                                                                ; 1       ;
; Add8~85                                                                                                                                ; 1       ;
; Add8~84                                                                                                                                ; 1       ;
; Add8~83                                                                                                                                ; 1       ;
; Add8~82                                                                                                                                ; 1       ;
; Add8~81                                                                                                                                ; 1       ;
; Add8~80                                                                                                                                ; 1       ;
; Add8~79                                                                                                                                ; 1       ;
; Add8~78                                                                                                                                ; 1       ;
; Add8~77                                                                                                                                ; 1       ;
; Add8~76                                                                                                                                ; 1       ;
; Add8~75                                                                                                                                ; 1       ;
; Add8~74                                                                                                                                ; 1       ;
; Add8~73                                                                                                                                ; 1       ;
; Add8~72                                                                                                                                ; 1       ;
; Add8~71                                                                                                                                ; 1       ;
; Add8~70                                                                                                                                ; 1       ;
; Add8~69                                                                                                                                ; 1       ;
; Add8~68                                                                                                                                ; 1       ;
; Add8~67                                                                                                                                ; 1       ;
; Add8~66                                                                                                                                ; 1       ;
; Add8~65                                                                                                                                ; 1       ;
; Add8~64                                                                                                                                ; 1       ;
; answerdelay[25]~7                                                                                                                      ; 1       ;
; ALU_8bit:u1|counter~12                                                                                                                 ; 1       ;
; ALU_8bit:u1|counter~11                                                                                                                 ; 1       ;
; ALU_8bit:u1|counter~10                                                                                                                 ; 1       ;
; ALU_8bit:u1|counter~9                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~8                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~7                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~6                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~5                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~4                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~3                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~2                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~1                                                                                                                  ; 1       ;
; ALU_8bit:u1|counter~0                                                                                                                  ; 1       ;
; ALU_8bit:u1|res~108                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~107                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~106                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~105                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~104                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~103                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~102                                                                                                                    ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[0]                 ; 1       ;
; ALU_8bit:u1|res~101                                                                                                                    ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[0]                 ; 1       ;
; ALU_8bit:u1|res~100                                                                                                                    ; 1       ;
; ALU_8bit:u1|res~99                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[63]~35            ; 1       ;
; ALU_8bit:u1|res~98                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[63]~35            ; 1       ;
; ALU_8bit:u1|res~97                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~96                                                                                                                     ; 1       ;
; ALU_8bit:u1|ShiftLeft1~13                                                                                                              ; 1       ;
; ALU_8bit:u1|res~94                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~93                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~92                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~91                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~90                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~89                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~88                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~87                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~86                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~85                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[62]~34            ; 1       ;
; ALU_8bit:u1|res~84                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[62]~34            ; 1       ;
; ALU_8bit:u1|res~83                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~82                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~81                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~80                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~78                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~77                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~76                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~75                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~74                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~73                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~72                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~71                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[61]~33            ; 1       ;
; ALU_8bit:u1|res~70                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[61]~33            ; 1       ;
; ALU_8bit:u1|res~69                                                                                                                     ; 1       ;
; ALU_8bit:u1|ShiftLeft1~9                                                                                                               ; 1       ;
; ALU_8bit:u1|res~67                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~65                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~64                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~63                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~62                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~61                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~60                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~59                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[60]~32            ; 1       ;
; ALU_8bit:u1|res~58                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[60]~32            ; 1       ;
; ALU_8bit:u1|res~57                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~56                                                                                                                     ; 1       ;
; ALU_8bit:u1|ShiftLeft1~6                                                                                                               ; 1       ;
; ALU_8bit:u1|ShiftLeft1~5                                                                                                               ; 1       ;
; ALU_8bit:u1|res~55                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~54                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~53                                                                                                                     ; 1       ;
; ALU_8bit:u1|ShiftRight0~12                                                                                                             ; 1       ;
; ALU_8bit:u1|res~52                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~51                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~50                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~49                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~48                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~47                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~46                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~45                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~44                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~43                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[59]~31            ; 1       ;
; ALU_8bit:u1|res~42                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[59]~31            ; 1       ;
; ALU_8bit:u1|res~41                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~40                                                                                                                     ; 1       ;
; ALU_8bit:u1|ShiftRight1~15                                                                                                             ; 1       ;
; ALU_8bit:u1|res~38                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~37                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~36                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~35                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~34                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~33                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~32                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~31                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~30                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]                ; 1       ;
; ALU_8bit:u1|res~29                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[58]~30            ; 1       ;
; ALU_8bit:u1|res~28                                                                                                                     ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[58]~30            ; 1       ;
; ALU_8bit:u1|res~27                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~26                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~25                                                                                                                     ; 1       ;
; ALU_8bit:u1|res[6]~23                                                                                                                  ; 1       ;
; ALU_8bit:u1|res[6]~22                                                                                                                  ; 1       ;
; ALU_8bit:u1|res~21                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~20                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~19                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~18                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~17                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~16                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~15                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~14                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~13                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~12                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~11                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~10                                                                                                                     ; 1       ;
; ALU_8bit:u1|res~9                                                                                                                      ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[57]~29            ; 1       ;
; ALU_8bit:u1|res~8                                                                                                                      ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[57]~29            ; 1       ;
; ALU_8bit:u1|res~7                                                                                                                      ; 1       ;
; ALU_8bit:u1|res~5                                                                                                                      ; 1       ;
; ALU_8bit:u1|ShiftRight1~13                                                                                                             ; 1       ;
; ALU_8bit:u1|ShiftRight1~11                                                                                                             ; 1       ;
; ALU_8bit:u1|ShiftRight1~10                                                                                                             ; 1       ;
; ALU_8bit:u1|ShiftRight1~9                                                                                                              ; 1       ;
; ALU_8bit:u1|ShiftRight1~8                                                                                                              ; 1       ;
; ALU_8bit:u1|Selector7~34                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~33                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~32                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~31                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~30                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~29                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~28                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~27                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~26                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~25                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~24                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~23                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~22                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~21                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~19                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~18                                                                                                               ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]~24            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~23            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~22            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~21            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~20            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~19            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~18            ; 1       ;
; ALU_8bit:u1|Selector7~16                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~15                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~14                                                                                                               ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]~24            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~23            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~22            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~21            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~20            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~19            ; 1       ;
; ALU_8bit:u1|lpm_divide:Div1|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~18            ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1|_~0  ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[0]~1              ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[0]~0              ; 1       ;
; ALU_8bit:u1|Selector7~13                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~12                                                                                                               ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~1               ; 1       ;
; ALU_8bit:u1|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[0]~0              ; 1       ;
; ALU_8bit:u1|Selector7~11                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~10                                                                                                               ; 1       ;
; ALU_8bit:u1|Selector7~9                                                                                                                ; 1       ;
; ALU_8bit:u1|Selector7~7                                                                                                                ; 1       ;
; ALU_8bit:u1|Selector7~6                                                                                                                ; 1       ;
; ALU_8bit:u1|Selector7~5                                                                                                                ; 1       ;
; ALU_8bit:u1|Selector7~2                                                                                                                ; 1       ;
; ALU_8bit:u1|ShiftRight1~5                                                                                                              ; 1       ;
; Selector36~2                                                                                                                           ; 1       ;
; Selector36~1                                                                                                                           ; 1       ;
; STATE~18                                                                                                                               ; 1       ;
; Selector1~3                                                                                                                            ; 1       ;
; Selector1~2                                                                                                                            ; 1       ;
; Selector1~1                                                                                                                            ; 1       ;
; clk_count~38                                                                                                                           ; 1       ;
; clk_count~37                                                                                                                           ; 1       ;
; clk_count~36                                                                                                                           ; 1       ;
; clk_count~35                                                                                                                           ; 1       ;
; clk_count~34                                                                                                                           ; 1       ;
; clk_count~33                                                                                                                           ; 1       ;
; clk_count~32                                                                                                                           ; 1       ;
; clk_count~31                                                                                                                           ; 1       ;
; clk_count~30                                                                                                                           ; 1       ;
; clk_count~29                                                                                                                           ; 1       ;
; clk_count~28                                                                                                                           ; 1       ;
; clk_count~27                                                                                                                           ; 1       ;
; clk_count~26                                                                                                                           ; 1       ;
; clk_count~25                                                                                                                           ; 1       ;
; clk_count~24                                                                                                                           ; 1       ;
; clk_count~23                                                                                                                           ; 1       ;
; clk_count~22                                                                                                                           ; 1       ;
; clk_count~21                                                                                                                           ; 1       ;
; clk_count~20                                                                                                                           ; 1       ;
; clk_count~19                                                                                                                           ; 1       ;
; clk_count~18                                                                                                                           ; 1       ;
; clk_count~17                                                                                                                           ; 1       ;
; clk_count~16                                                                                                                           ; 1       ;
; clk_count~15                                                                                                                           ; 1       ;
; clk_count~14                                                                                                                           ; 1       ;
; clk_count~13                                                                                                                           ; 1       ;
; clk_count~12                                                                                                                           ; 1       ;
; clk_count~11                                                                                                                           ; 1       ;
; clk_count~10                                                                                                                           ; 1       ;
; clk_count~9                                                                                                                            ; 1       ;
; clk_count~7                                                                                                                            ; 1       ;
; clk_count[25]~5                                                                                                                        ; 1       ;
; clk_count[25]~4                                                                                                                        ; 1       ;
; clk_count[25]~3                                                                                                                        ; 1       ;
; clk_count[25]~2                                                                                                                        ; 1       ;
; Selector35~2                                                                                                                           ; 1       ;
; Selector35~0                                                                                                                           ; 1       ;
; arraystart~43                                                                                                                          ; 1       ;
; arraystart~42                                                                                                                          ; 1       ;
; arraystart~41                                                                                                                          ; 1       ;
; arraystart~40                                                                                                                          ; 1       ;
; arraystart~39                                                                                                                          ; 1       ;
; arraystart~38                                                                                                                          ; 1       ;
; arraystart~37                                                                                                                          ; 1       ;
; arraystart~36                                                                                                                          ; 1       ;
; arraystart~35                                                                                                                          ; 1       ;
; arraystart~34                                                                                                                          ; 1       ;
; arraystart~33                                                                                                                          ; 1       ;
; arraystart~32                                                                                                                          ; 1       ;
; arraystart~31                                                                                                                          ; 1       ;
; arraystart~30                                                                                                                          ; 1       ;
; arraystart~29                                                                                                                          ; 1       ;
; arraystart~28                                                                                                                          ; 1       ;
; arraystart~27                                                                                                                          ; 1       ;
; arraystart~26                                                                                                                          ; 1       ;
; arraystart~25                                                                                                                          ; 1       ;
; arraystart~24                                                                                                                          ; 1       ;
; arraystart~23                                                                                                                          ; 1       ;
; arraystart~22                                                                                                                          ; 1       ;
; arraystart~21                                                                                                                          ; 1       ;
; arraystart~20                                                                                                                          ; 1       ;
; arraystart~19                                                                                                                          ; 1       ;
; arraystart~18                                                                                                                          ; 1       ;
; arraystart~17                                                                                                                          ; 1       ;
; arraystart~16                                                                                                                          ; 1       ;
; arraystart~15                                                                                                                          ; 1       ;
; arraystart~14                                                                                                                          ; 1       ;
; arraystart~13                                                                                                                          ; 1       ;
; arraystart~12                                                                                                                          ; 1       ;
; arrayend~7                                                                                                                             ; 1       ;
; Equal6~1                                                                                                                               ; 1       ;
; arrayend~6                                                                                                                             ; 1       ;
; arraystart~11                                                                                                                          ; 1       ;
; arraystart~9                                                                                                                           ; 1       ;
; arraystart~7                                                                                                                           ; 1       ;
; arraystart~3                                                                                                                           ; 1       ;
; statecheck[0]                                                                                                                          ; 1       ;
; statecheck[1]                                                                                                                          ; 1       ;
; arraystart[8]~0                                                                                                                        ; 1       ;
; Equal8~11                                                                                                                              ; 1       ;
; Equal8~10                                                                                                                              ; 1       ;
; Equal8~9                                                                                                                               ; 1       ;
; Equal8~8                                                                                                                               ; 1       ;
; Equal8~7                                                                                                                               ; 1       ;
; LessThan14~4                                                                                                                           ; 1       ;
; Equal8~6                                                                                                                               ; 1       ;
; LessThan14~3                                                                                                                           ; 1       ;
; LessThan14~0                                                                                                                           ; 1       ;
; ALU_8bit:u1|Mux0~0                                                                                                                     ; 1       ;
; ALU_8bit:u1|Mux1~0                                                                                                                     ; 1       ;
; ALU_8bit:u1|Mux2~0                                                                                                                     ; 1       ;
; ALU_8bit:u1|Equal0~9                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~8                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~7                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~6                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~5                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~4                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~3                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~2                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~1                                                                                                                   ; 1       ;
; ALU_8bit:u1|Equal0~0                                                                                                                   ; 1       ;
; ALU_8bit:u1|clk_out                                                                                                                    ; 1       ;
; Selector40~8                                                                                                                           ; 1       ;
; Selector40~7                                                                                                                           ; 1       ;
; Selector40~6                                                                                                                           ; 1       ;
; Selector40~5                                                                                                                           ; 1       ;
; Selector40~4                                                                                                                           ; 1       ;
; Selector40~3                                                                                                                           ; 1       ;
; Selector40~2                                                                                                                           ; 1       ;
; display_array~25                                                                                                                       ; 1       ;
; display_array~24                                                                                                                       ; 1       ;
; Add2~1                                                                                                                                 ; 1       ;
; lcd_data~19                                                                                                                            ; 1       ;
; Add5~1                                                                                                                                 ; 1       ;
; lcd_data~18                                                                                                                            ; 1       ;
; display_array~23                                                                                                                       ; 1       ;
; display_array~22                                                                                                                       ; 1       ;
; display_array~21                                                                                                                       ; 1       ;
; display_array~20                                                                                                                       ; 1       ;
; display_array~19                                                                                                                       ; 1       ;
; Selector43~7                                                                                                                           ; 1       ;
; Selector43~6                                                                                                                           ; 1       ;
; Add5~0                                                                                                                                 ; 1       ;
; Selector43~5                                                                                                                           ; 1       ;
; Add6~0                                                                                                                                 ; 1       ;
; Selector43~4                                                                                                                           ; 1       ;
; Add2~0                                                                                                                                 ; 1       ;
; Selector43~3                                                                                                                           ; 1       ;
; Add3~0                                                                                                                                 ; 1       ;
; display_array~18                                                                                                                       ; 1       ;
; display_array~17                                                                                                                       ; 1       ;
; display_array~16                                                                                                                       ; 1       ;
; display_array~15                                                                                                                       ; 1       ;
; Selector44~10                                                                                                                          ; 1       ;
; Selector44~9                                                                                                                           ; 1       ;
; Selector44~8                                                                                                                           ; 1       ;
; Selector44~7                                                                                                                           ; 1       ;
; Selector44~6                                                                                                                           ; 1       ;
; Selector44~5                                                                                                                           ; 1       ;
; Selector44~4                                                                                                                           ; 1       ;
; Selector44~3                                                                                                                           ; 1       ;
; Selector44~2                                                                                                                           ; 1       ;
; Selector44~1                                                                                                                           ; 1       ;
; Selector44~0                                                                                                                           ; 1       ;
; display_array~13                                                                                                                       ; 1       ;
; display_array~12                                                                                                                       ; 1       ;
; display_array~11                                                                                                                       ; 1       ;
; display_array~10                                                                                                                       ; 1       ;
; Selector45~7                                                                                                                           ; 1       ;
; Selector45~6                                                                                                                           ; 1       ;
; Selector45~5                                                                                                                           ; 1       ;
; Selector45~4                                                                                                                           ; 1       ;
; Selector45~3                                                                                                                           ; 1       ;
; Selector45~2                                                                                                                           ; 1       ;
; Selector45~1                                                                                                                           ; 1       ;
; Selector45~0                                                                                                                           ; 1       ;
; display_array~9                                                                                                                        ; 1       ;
; display_array~8                                                                                                                        ; 1       ;
; display_array~7                                                                                                                        ; 1       ;
; display_array~6                                                                                                                        ; 1       ;
; Selector46~6                                                                                                                           ; 1       ;
; Selector46~5                                                                                                                           ; 1       ;
; Selector46~4                                                                                                                           ; 1       ;
; Selector46~3                                                                                                                           ; 1       ;
; lcd_data[2]~14                                                                                                                         ; 1       ;
; Selector46~2                                                                                                                           ; 1       ;
; lcd_data[2]~10                                                                                                                         ; 1       ;
; display_array~4                                                                                                                        ; 1       ;
; display_array~3                                                                                                                        ; 1       ;
; display_array~2                                                                                                                        ; 1       ;
; display_array~1                                                                                                                        ; 1       ;
; Selector47~9                                                                                                                           ; 1       ;
; Selector47~8                                                                                                                           ; 1       ;
; Selector47~7                                                                                                                           ; 1       ;
; LessThan18~5                                                                                                                           ; 1       ;
; LessThan18~4                                                                                                                           ; 1       ;
; LessThan15~5                                                                                                                           ; 1       ;
; Selector47~6                                                                                                                           ; 1       ;
; LessThan16~3                                                                                                                           ; 1       ;
; LessThan16~2                                                                                                                           ; 1       ;
; LessThan17~1                                                                                                                           ; 1       ;
; LessThan17~0                                                                                                                           ; 1       ;
; LessThan15~2                                                                                                                           ; 1       ;
; LessThan15~1                                                                                                                           ; 1       ;
; LessThan16~0                                                                                                                           ; 1       ;
; LessThan18~0                                                                                                                           ; 1       ;
; Selector47~5                                                                                                                           ; 1       ;
; Selector47~4                                                                                                                           ; 1       ;
; Selector47~3                                                                                                                           ; 1       ;
; Selector47~2                                                                                                                           ; 1       ;
; LessThan7~5                                                                                                                            ; 1       ;
; Selector47~1                                                                                                                           ; 1       ;
; LessThan1~1                                                                                                                            ; 1       ;
; Selector47~0                                                                                                                           ; 1       ;
; LessThan2~3                                                                                                                            ; 1       ;
; LessThan2~2                                                                                                                            ; 1       ;
; LessThan2~1                                                                                                                            ; 1       ;
; LessThan4~2                                                                                                                            ; 1       ;
; LessThan4~1                                                                                                                            ; 1       ;
; LessThan5~2                                                                                                                            ; 1       ;
; LessThan5~1                                                                                                                            ; 1       ;
; LessThan5~0                                                                                                                            ; 1       ;
; rs~0                                                                                                                                   ; 1       ;
; LessThan0~6                                                                                                                            ; 1       ;
; LessThan0~5                                                                                                                            ; 1       ;
; LessThan0~4                                                                                                                            ; 1       ;
; LessThan0~2                                                                                                                            ; 1       ;
; LessThan0~1                                                                                                                            ; 1       ;
; LessThan0~0                                                                                                                            ; 1       ;
; Selector0~1                                                                                                                            ; 1       ;
; busy~9                                                                                                                                 ; 1       ;
; busy~6                                                                                                                                 ; 1       ;
; busy~5                                                                                                                                 ; 1       ;
; busy~4                                                                                                                                 ; 1       ;
; LessThan8~3                                                                                                                            ; 1       ;
; LessThan8~2                                                                                                                            ; 1       ;
; LessThan8~1                                                                                                                            ; 1       ;
; busy~3                                                                                                                                 ; 1       ;
; LessThan7~2                                                                                                                            ; 1       ;
; LessThan6~2                                                                                                                            ; 1       ;
; LessThan6~1                                                                                                                            ; 1       ;
; clk_count[0]                                                                                                                           ; 1       ;
; Selector0~0                                                                                                                            ; 1       ;
; Equal5~3                                                                                                                               ; 1       ;
; Equal5~2                                                                                                                               ; 1       ;
; Equal5~1                                                                                                                               ; 1       ;
; Equal5~0                                                                                                                               ; 1       ;
; LessThan9~21                                                                                                                           ; 1       ;
; Equal4~3                                                                                                                               ; 1       ;
; Equal4~2                                                                                                                               ; 1       ;
; Equal4~1                                                                                                                               ; 1       ;
; Equal4~0                                                                                                                               ; 1       ;
; LessThan9~15                                                                                                                           ; 1       ;
; LessThan9~14                                                                                                                           ; 1       ;
; LessThan9~13                                                                                                                           ; 1       ;
; LessThan9~12                                                                                                                           ; 1       ;
; Equal0~3                                                                                                                               ; 1       ;
; datacheck[7]                                                                                                                           ; 1       ;
; datacheck[6]                                                                                                                           ; 1       ;
; Equal0~2                                                                                                                               ; 1       ;
; datacheck[5]                                                                                                                           ; 1       ;
; datacheck[4]                                                                                                                           ; 1       ;
; Equal0~1                                                                                                                               ; 1       ;
; datacheck[3]                                                                                                                           ; 1       ;
; datacheck[2]                                                                                                                           ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                            ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU_8bit:u1|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X71_Y44_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,594 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 54 / 10,120 ( < 1 % )     ;
; C4 interconnects            ; 623 / 209,544 ( < 1 % )   ;
; Direct links                ; 408 / 342,891 ( < 1 % )   ;
; Global clocks               ; 2 / 20 ( 10 % )           ;
; Local interconnects         ; 604 / 119,088 ( < 1 % )   ;
; R24 interconnects           ; 77 / 9,963 ( < 1 % )      ;
; R4 interconnects            ; 866 / 289,782 ( < 1 % )   ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.81) ; Number of LABs  (Total = 79) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 7                            ;
; 16                                          ; 49                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 79) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 10                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.10) ; Number of LABs  (Total = 79) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 27                           ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.18) ; Number of LABs  (Total = 79) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 5                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 11                           ;
; 9                                               ; 2                            ;
; 10                                              ; 7                            ;
; 11                                              ; 3                            ;
; 12                                              ; 6                            ;
; 13                                              ; 4                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
; 16                                              ; 9                            ;
; 17                                              ; 1                            ;
; 18                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.94) ; Number of LABs  (Total = 79) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 5                            ;
; 14                                           ; 0                            ;
; 15                                           ; 6                            ;
; 16                                           ; 5                            ;
; 17                                           ; 7                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 5                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 7                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 35        ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 35        ; 35        ; 0            ; 24           ; 0            ; 0            ; 11           ; 0            ; 24           ; 11           ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 0         ; 0         ; 35           ; 11           ; 35           ; 35           ; 24           ; 35           ; 11           ; 24           ; 35           ; 35           ; 35           ; 11           ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; busy               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rw                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toleds[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledcheck           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alustate[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alustate[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alustate[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                  ;
+---------------------+----------------------+-------------------+
; Source Register     ; Destination Register ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; ALU_8bit:u1|clk_out ; ALU_8bit:u1|clk_out  ; 2.660             ;
+---------------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "LCDdisplayTest"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCDdisplayTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node ALU_8bit:u1|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALU_8bit:u1|clk_out~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X69_Y37 to location X80_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file F:/2017 Winter/Embedded/Embedded Lab 1/LCDdisplayTest/output_files/LCDdisplayTest.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 972 megabytes
    Info: Processing ended: Wed Mar 08 00:37:11 2017
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/2017 Winter/Embedded/Embedded Lab 1/LCDdisplayTest/output_files/LCDdisplayTest.fit.smsg.


