Pentru obtinerea diagramelor pornind de la codul sursa se indica urmatorii pasi:
-> instalarea (daca nu exista deja) a simulatorului ``gtkwave``,
-> executia urmatoarelor comenzi: ``iverilog -o <nume_fisier_verilog>.vvp <nume_fisier_verilog>.v``,
``vvp <nume_fisier_verilog>.vvp ``, ``gtkwave <nume_fisier_vcd_generat>.vcd``.
Directorul ``diagrame`` capturi de ecran relevante care ilustreaza diagramele de faza relevante obtinute in urma simularilor.
Documentul ``procesor.pdf`` contine descrierea sistemului de calcul.