`timescale 1ns/100ps
module testbench;

reg iCLK,RST_n,rx;

wire [7:0] LED;
wire Server_txd;


TOP TOP_u1(
			.iCLK(iCLK),
			.RST_n(RST_n),
			.rx(rx),
			.tx(tx),
			.LED(LED),
			.Server_txd(Server_txd)
			);
			
initial
	begin
		iCLK <= 1'd1;
		RST_n <=1'd0;
		rx <= 1'd1;
	end
	
initial
forever
	#10 iCLK = ~iCLK;
initial
	begin
		#120000 RST_n <= 1'd1;
		#1250000 		rx <= 1'd0;//4f
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//4b
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0a
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#3000000 	rx <= 1'd0;//4f
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//4b
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0a
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#2000000		rx <= 1'd0;//4f
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//4b
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0a
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#2000000 	rx <= 1'd0;//4f
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//4b
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0a
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#2000000 	rx <= 1'd0;//4f   5
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//4b
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0a
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1; 
		
		#2000000 	rx <= 1'd0;//33h
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;//0d
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd1;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd0;
		#8660 		rx <= 1'd1;
		
		#6000000 $finish;
	end
endmodule
