<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1581183129">
  <File Type="PA-TCL" Name="ram2ddrxadc.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="ram2ddrxadc_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="ram2ddrxadc_reports.tcl"/>
  <File Type="RDS-RDS" Name="ram2ddrxadc.vds"/>
  <File Type="RDS-UTIL" Name="ram2ddrxadc_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="ram2ddrxadc_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="ram2ddrxadc.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="ram2ddrxadc_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="ram2ddrxadc_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/80939/Downloads/ram2ddr_refcomp/Ram2Ddr_RefComp/Source/Ram2DdrXadc_RefComp/ram2ddrxadc.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Downloads/ram2ddr_refcomp/Ram2Ddr_RefComp/Source/Ram2DdrXadc_RefComp/ram2ddrxadc.vhd"/>
        <Attr Name="ImportTime" Val="1393249530"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/80939/Desktop/ELEC222-Project/riscv-soc/riscv-core/src/ALU.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../src/ALU.v"/>
        <Attr Name="ImportTime" Val="1581178150"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/80939/Desktop/ELEC222-Project/riscv-soc/riscv-core/src/ALUControl.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../src/ALUControl.v"/>
        <Attr Name="ImportTime" Val="1581176322"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/80939/Desktop/ELEC222-Project/riscv-soc/riscv-core/src/RegisterFile.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../src/RegisterFile.v"/>
        <Attr Name="ImportTime" Val="1581168094"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ddr/mig.prj">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Downloads/ram2ddr_refcomp/Ram2Ddr_RefComp/Source/Ram2DdrXadc_RefComp/ipcore_dir/ddr/mig.prj"/>
        <Attr Name="ImportTime" Val="1392973923"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="ddr"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/ddr/ddr/mig.prj">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="ddr"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="ram2ddrxadc"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ddr"/>
</GenRun>
