# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 10
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:4.1-25.10"
module \top
  parameter \A_WIDTH 4
  parameter \B_WIDTH 3
  wire width 7 $auto$rtlil.cc:3017:Add$4
  wire width 4 $auto$rtlil.cc:3019:Mul$2
  attribute \src "dut.sv:4.16-4.17"
  wire width 4 input 2 \a
  attribute \src "dut.sv:4.18-4.19"
  wire width 3 input 3 \b
  attribute \src "dut.sv:4.20-4.21"
  wire width 7 output 4 \c
  attribute \src "dut.sv:4.12-4.15"
  wire input 1 \clk
  attribute \reg 1
  attribute \src "dut.sv:12.33-12.42"
  wire width 7 \reg_tmp_c
  attribute \src "dut.sv:4.22-4.25"
  wire input 5 \set
  cell $add $auto$expression.cpp:308:import_operation$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_SIGNED 0
    parameter \B_WIDTH 7
    parameter \Y_WIDTH 7
    connect \A $auto$rtlil.cc:3019:Mul$2
    connect \B \reg_tmp_c
    connect \Y $auto$rtlil.cc:3017:Add$4
  end
  cell $mul $auto$expression.cpp:316:import_operation$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 4
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3019:Mul$2
  end
  attribute \always_ff 1
  attribute \src "dut.sv:14.1-24.4"
  cell $sdff $auto$ff.cc:266:slice$9
    parameter \CLK_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 7'0000000
    parameter \WIDTH 7
    connect \CLK \clk
    connect \D $auto$rtlil.cc:3017:Add$4
    connect \Q \reg_tmp_c
    connect \SRST \set
  end
  connect \c \reg_tmp_c
end
