 
##### - Verilog 語法基礎

Verilog 是一種硬體描述語言（HDL），用來描述數位電路的結構和行為。它是設計和模擬數位邏輯系統的標準語言之一。Verilog 語法的基本結構和許多傳統程式語言類似，但它針對硬體設計進行了特別的擴展，支持描述並行處理、時序邏輯等硬體行為。

本節將介紹 Verilog 的基本語法結構，涵蓋數位設計的各種常見元素，例如資料類型、運算符、條件語句、循環語句、模組、端口、常數和變數等。

##### 1. **Verilog 模組與端口**

Verilog 設計的基本單位是 **模組（module）**，每個模組代表一個獨立的硬體單元。模組可以包含內部的邏輯、寄存器、線路等元素。每個模組的輸入和輸出是通過 **端口（port）** 來連接的。

```verilog
module 模組名稱(輸入端口, 輸出端口);
    // 模組內部定義
endmodule
```

**範例：**

```verilog
module AND_Gate(input A, input B, output Y);
    assign Y = A & B;  // AND 運算
endmodule
```

在這個範例中，我們定義了一個 **AND 閘** 模組，該模組有兩個輸入端口（`A` 和 `B`）以及一個輸出端口（`Y`）。該模組的行為是將兩個輸入進行邏輯 AND 運算，並將結果賦值給輸出端口 `Y`。

##### 2. **資料類型**

Verilog 中的資料類型通常分為以下幾類：

- **線路（wire）**：用來表示連接電路的導線，通常用於描述組合邏輯或模組之間的信號連接。
- **寄存器（reg）**：用來表示儲存資料的元件，通常用於描述時序邏輯，像是觸發器或記憶體。
- **整數型別**（integer）：用來表示整數類型的變數，通常用於測試和模擬。

**範例：**

```verilog
wire A, B;   // 定義兩條線路
reg Y;       // 定義一個寄存器變數

always @(A or B) begin
    Y = A & B;  // 當 A 和 B 改變時更新 Y
end
```

在這個範例中，`A` 和 `B` 是線路（`wire`），而 `Y` 是寄存器（`reg`）。

##### 3. **常數與變數**

在 Verilog 中，可以使用 `parameter` 來定義常數，並且可以在模組內部使用這些常數來調整設計。這些常數在編譯時被確定，無法在執行時改變。

```verilog
module Example;
    parameter WIDTH = 8;  // 定義一個常數 WIDTH，值為 8
    reg [WIDTH-1:0] data;  // 使用 WIDTH 定義資料寬度
endmodule
```

在此範例中，`WIDTH` 被定義為 `8`，並且在 `data` 的資料寬度中使用了這個常數。

##### 4. **運算符**

Verilog 支援各種運算符來處理數位信號，常見的有：

- **邏輯運算符**：`&`（AND）、`|`（OR）、`^`（XOR）、`~`（NOT）
- **比較運算符**：`==`（等於）、`!=`（不等於）、`>`（大於）、`<`（小於）、`>=`（大於等於）、`<=`（小於等於）
- **算術運算符**：`+`（加）、`-`（減）、`*`（乘）、`/`（除）
- **位元運算符**：`<<`（左移）、`>>`（右移）

**範例：**

```verilog
assign result = A & B;  // 位元 AND 運算
assign result = A | B;  // 位元 OR 運算
assign result = A ^ B;  // 位元 XOR 運算
assign result = A << 1; // 左移 1 位
```

##### 5. **條件語句與循環語句**

Verilog 中可以使用 `if`、`else`、`case` 等語句來描述條件判斷和選擇邏輯。同時，Verilog 也支援簡單的循環結構，儘管它不像 C 語言中的循環那麼常用。

- **if-else 條件語句**：

```verilog
always @(A or B) begin
    if (A == 1) begin
        Y = B;
    end else begin
        Y = ~B;
    end
end
```

- **case 條件語句**：

```verilog
always @(A) begin
    case (A)
        2'b00: Y = 1;
        2'b01: Y = 2;
        2'b10: Y = 3;
        default: Y = 0;
    endcase
end
```

- **for 循環語句**：

```verilog
integer i;
for (i = 0; i < 8; i = i + 1) begin
    data[i] = 1'b0;
end
```

##### 6. **時序語句（always block）**

在 Verilog 中，`always` 模塊用來描述時序邏輯。`always` 模塊在設計中是很常見的，它會在信號變化時觸發更新。最常見的是 `always @(posedge clk)` 用來設計同步邏輯。

```verilog
always @(posedge clk) begin
    Q <= D;  // 當時鐘上升沿到來時，將 D 的值賦給 Q
end
```

##### 7. **Verilog 的測試基準（Testbench）**

Verilog 設計的另一個重要部分是編寫測試基準（Testbench），它是用來檢查硬體描述是否符合預期的模擬程序。測試基準通常不包含硬體模組，只包含驅動信號和檢查輸出的邏輯。

**範例：**

```verilog
module tb_example;
    reg A, B;   // 輸入信號
    wire Y;     // 輸出信號

    AND_Gate uut (
        .A(A), 
        .B(B), 
        .Y(Y)
    );

    initial begin
        // 初始化信號
        A = 0; B = 0;
        #10 A = 1; B = 0;
        #10 A = 0; B = 1;
        #10 A = 1; B = 1;
        #10;
    end
endmodule
```

在這個範例中，`tb_example` 是測試基準模組，負責驅動 `AND_Gate` 模組的輸入並檢查其輸出。

##### 小結

Verilog 語法基礎涵蓋了數位設計的許多基本概念，如模組設計、資料類型、運算符、條件語句、循環語句、時序邏輯等。理解這些基礎概念對於學習和實現更複雜的數位電路和系統至關重要。在進一步學習 Verilog 之前，掌握這些基礎將有助於建立扎實的設計基礎。