TimeQuest Timing Analyzer report for HardwareInvaders
Fri Apr 13 16:53:01 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 13. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 39. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 42. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 45. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 46. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 47. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 48. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 49. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 50. Fast Model Minimum Pulse Width: 'CLOCK_50'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Setup Transfers
 65. Hold Transfers
 66. Recovery Transfers
 67. Removal Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; HardwareInvaders.sdc ; OK     ; Fri Apr 13 16:53:00 2018 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                               ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 42.07 MHz   ; 42.07 MHz       ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 133.53 MHz  ; 133.53 MHz      ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 1154.73 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk1 ; -3.768 ; -138.269      ;
; PLL:pll|altpll:altpll_component|_clk0 ; 2.511  ; 0.000         ;
; CLOCK_50                              ; 19.134 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 0.618 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.367  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 12.686 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.383 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 6.383 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 7.693 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                         ;
+--------+-------------------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.768 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.810     ;
; -3.766 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.808     ;
; -3.765 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.807     ;
; -3.765 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.807     ;
; -3.763 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.805     ;
; -3.695 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.737     ;
; -3.693 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.735     ;
; -3.692 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.734     ;
; -3.692 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.734     ;
; -3.690 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.732     ;
; -3.616 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.658     ;
; -3.614 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.656     ;
; -3.613 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.655     ;
; -3.613 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.655     ;
; -3.611 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.653     ;
; -3.577 ; HI_View:view|column[3]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.619     ;
; -3.575 ; HI_View:view|column[3]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.617     ;
; -3.574 ; HI_View:view|column[3]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.616     ;
; -3.574 ; HI_View:view|column[3]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.616     ;
; -3.572 ; HI_View:view|column[3]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.614     ;
; -3.485 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.529     ;
; -3.484 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.528     ;
; -3.481 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.525     ;
; -3.480 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.524     ;
; -3.479 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.521     ;
; -3.479 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.521     ;
; -3.479 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.523     ;
; -3.479 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.521     ;
; -3.478 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.520     ;
; -3.476 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.518     ;
; -3.476 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.518     ;
; -3.476 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.518     ;
; -3.474 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.516     ;
; -3.473 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.515     ;
; -3.473 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.515     ;
; -3.457 ; HI_View:view|column[4]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.499     ;
; -3.455 ; HI_View:view|column[4]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.497     ;
; -3.454 ; HI_View:view|column[4]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.496     ;
; -3.454 ; HI_View:view|column[4]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.496     ;
; -3.452 ; HI_View:view|column[4]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.494     ;
; -3.448 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.492     ;
; -3.446 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.490     ;
; -3.444 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.488     ;
; -3.417 ; HI_View:view|column[5]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.459     ;
; -3.415 ; HI_View:view|column[5]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.457     ;
; -3.414 ; HI_View:view|column[5]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.456     ;
; -3.414 ; HI_View:view|column[5]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.456     ;
; -3.413 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.455     ;
; -3.412 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.454     ;
; -3.412 ; HI_View:view|column[5]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.454     ;
; -3.412 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.456     ;
; -3.411 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.453     ;
; -3.411 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.455     ;
; -3.410 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X1[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.452     ;
; -3.409 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.451     ;
; -3.409 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.452     ;
; -3.409 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.452     ;
; -3.409 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.452     ;
; -3.408 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.450     ;
; -3.408 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.452     ;
; -3.407 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.450     ;
; -3.407 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.451     ;
; -3.406 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.448     ;
; -3.406 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.448     ;
; -3.406 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.450     ;
; -3.406 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.448     ;
; -3.405 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_Y0[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.447     ;
; -3.405 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[9]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.447     ;
; -3.405 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.447     ;
; -3.404 ; HI_View:view|column[0]~_Duplicate_2 ; HI_View:view|FB_X0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.446     ;
; -3.403 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.445     ;
; -3.403 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.445     ;
; -3.403 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.445     ;
; -3.401 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.443     ;
; -3.400 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.442     ;
; -3.400 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.442     ;
; -3.375 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.419     ;
; -3.373 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.417     ;
; -3.371 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.415     ;
; -3.340 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.382     ;
; -3.339 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.381     ;
; -3.338 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[6]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.380     ;
; -3.337 ; HI_View:view|column[6]~_Duplicate_2 ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.379     ;
; -3.337 ; HI_View:view|row[0]~_Duplicate_2    ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.379     ;
; -3.337 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X1[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.379     ;
; -3.336 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.378     ;
; -3.336 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.379     ;
; -3.336 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.379     ;
; -3.336 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.379     ;
; -3.335 ; HI_View:view|column[6]~_Duplicate_2 ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.377     ;
; -3.335 ; HI_View:view|row[0]~_Duplicate_2    ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.377     ;
; -3.335 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.377     ;
; -3.334 ; HI_View:view|column[6]~_Duplicate_2 ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.376     ;
; -3.334 ; HI_View:view|column[6]~_Duplicate_2 ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.376     ;
; -3.334 ; HI_View:view|row[0]~_Duplicate_2    ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.376     ;
; -3.334 ; HI_View:view|row[0]~_Duplicate_2    ; HI_View:view|FB_X1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.376     ;
; -3.334 ; HI_View:view|column[1]~_Duplicate_2 ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 23.377     ;
; -3.333 ; HI_View:view|column[2]~_Duplicate_2 ; HI_View:view|FB_X0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 23.377     ;
; -3.332 ; HI_View:view|column[6]~_Duplicate_2 ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.374     ;
; -3.332 ; HI_View:view|row[0]~_Duplicate_2    ; HI_View:view|FB_X1[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 23.374     ;
+--------+-------------------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                 ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.511 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.528      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.825 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.214      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.863 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.176      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.866 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.173      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.883 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.156      ;
; 2.996 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.043      ;
; 2.996 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.043      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.014 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.025      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.083 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.955      ;
; 3.090 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.948      ;
; 3.152 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.887      ;
; 3.152 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.887      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.155 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.884      ;
; 3.160 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.879      ;
; 3.160 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.879      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.163 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.876      ;
; 3.203 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.836      ;
; 3.203 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.836      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.247 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.791      ;
; 3.290 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.748      ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.134 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.904      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.633 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.919      ;
; 0.637 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.646 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.932      ;
; 0.662 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.948      ;
; 0.669 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.955      ;
; 0.670 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.956      ;
; 0.671 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.957      ;
; 0.784 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.070      ;
; 0.797 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.798 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.857 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.142      ;
; 0.913 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.198      ;
; 0.950 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.236      ;
; 0.951 ; HI_View:view|FB_Y0[0]                                    ; VGA_Framebuffer:vga|y_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.237      ;
; 0.966 ; HI_View:view|FB_Y0[5]                                    ; VGA_Framebuffer:vga|y_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.971 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.269      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.991 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.277      ;
; 0.992 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 0.996 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 1.006 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.292      ;
; 1.012 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.027 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.314      ;
; 1.028 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.033 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.319      ;
; 1.040 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.325      ;
; 1.078 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.364      ;
; 1.108 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.395      ;
; 1.128 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.415      ;
; 1.145 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.430      ;
; 1.159 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.445      ;
; 1.160 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.446      ;
; 1.163 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.448      ;
; 1.175 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.462      ;
; 1.184 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.470      ;
; 1.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.501      ;
; 1.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.501      ;
; 1.241 ; HI_View:view|FB_Y0[4]                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; HI_View:view|FB_FLIP                                     ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.548      ;
; 1.268 ; HI_View:view|FB_Y1[4]                                    ; VGA_Framebuffer:vga|y_end[4]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.005     ; 1.549      ;
; 1.312 ; HI_View:view|FB_Y0[2]                                    ; VGA_Framebuffer:vga|y_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.597      ;
; 1.312 ; HI_View:view|FB_Y1[0]                                    ; VGA_Framebuffer:vga|y_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.005     ; 1.593      ;
; 1.313 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.600      ;
; 1.316 ; HI_View:view|FB_Y1[8]                                    ; VGA_Framebuffer:vga|y_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.005     ; 1.597      ;
; 1.346 ; HI_View:view|FB_X1[8]                                    ; VGA_Framebuffer:vga|x_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.626      ;
; 1.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.652      ;
; 1.371 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.651      ;
; 1.388 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.673      ;
; 1.390 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.670      ;
; 1.399 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.685      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|show_asap                                         ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|next_state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.SHOWING                                     ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.INIT                                   ; HI_View:view|next_state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[0]      ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[0]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[0]                        ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[2]                        ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[3]                        ; HI_Datapath:datapath|rendered_column[3]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|rendered_alien[0]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_alien[1]                         ; HI_Datapath:datapath|rendered_alien[1]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_alien[2]                         ; HI_Datapath:datapath|rendered_alien[2]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.906      ;
; 0.623 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; HI_View:view|state.CLEARING                                    ; HI_View:view|FB_CLEAR                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.910      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.634 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.920      ;
; 0.643 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.929      ;
; 0.644 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.930      ;
; 0.653 ; HI_Datapath:datapath|rendered_column[2]                        ; HI_Datapath:datapath|rendered_column[3]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.939      ;
; 0.662 ; HI_Datapath:datapath|rendered_alien[3]                         ; HI_Datapath:datapath|rendered_alien[2]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.948      ;
; 0.663 ; HI_Datapath:datapath|rendered_alien[3]                         ; HI_Datapath:datapath|HITBOX.up_left_y[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.949      ;
; 0.663 ; HI_Datapath:datapath|rendered_alien[3]                         ; HI_Datapath:datapath|HITBOX.up_left_y[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.949      ;
; 0.666 ; HI_Datapath:datapath|HITBOX.up_left_y[8]                       ; HI_View:view|reg_hitbox.up_left_y[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.952      ;
; 0.673 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.959      ;
; 0.679 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.965      ;
; 0.695 ; HI_Datapath:datapath|rendered_alien[1]                         ; HI_Datapath:datapath|HITBOX.up_left_y[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.981      ;
; 0.703 ; HI_Datapath:datapath|rendered_alien[1]                         ; HI_Datapath:datapath|HITBOX.up_left_y[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.989      ;
; 0.704 ; HI_Datapath:datapath|rendered_alien[1]                         ; HI_Datapath:datapath|HITBOX.up_left_y[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.990      ;
; 0.783 ; HI_View:view|next_state.IDLE                                   ; HI_View:view|state.IDLE                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.069      ;
; 0.786 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.793 ; HI_View:view|next_state.INIT                                   ; HI_View:view|state.INIT                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.079      ;
; 0.799 ; HI_View:view|next_state.DRAWING                                ; HI_View:view|state.DRAWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.085      ;
; 0.804 ; HI_Datapath:datapath|HITBOX.up_left_y[7]                       ; HI_View:view|reg_hitbox.up_left_y[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.110      ;
; 0.828 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.114      ;
; 0.829 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.006      ; 1.121      ;
; 0.829 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.115      ;
; 0.833 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.119      ;
; 0.833 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.119      ;
; 0.834 ; HI_Datapath:datapath|rendered_alien[0]                         ; HI_Datapath:datapath|HITBOX.up_left_y[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.140      ;
; 0.886 ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; HI_Datapath:datapath|reg_req                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.176      ;
; 0.908 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 1.193      ;
; 0.908 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 1.193      ;
; 0.926 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.212      ;
; 0.953 ; HI_Datapath:datapath|rendered_column[3]                        ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.239      ;
; 0.953 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.239      ;
; 0.954 ; HI_Datapath:datapath|rendered_column[3]                        ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.240      ;
; 0.958 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.245      ;
; 0.966 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|state.CLEARING                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; \frame_time_gen:counter[7]                                     ; \frame_time_gen:counter[7]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \frame_time_gen:counter[14]                                    ; \frame_time_gen:counter[14]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; \frame_time_gen:counter[11]                                    ; \frame_time_gen:counter[11]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; \frame_time_gen:counter[17]                                    ; \frame_time_gen:counter[17]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; \frame_time_gen:counter[3]                                     ; \frame_time_gen:counter[3]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; \frame_time_gen:counter[1]                                     ; \frame_time_gen:counter[1]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.271      ;
; 0.988 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[3]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.274      ;
; 0.997 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.DRAWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.283      ;
; 1.001 ; HI_View:view|state.SHOWING                                     ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.289      ;
; 1.007 ; HI_Datapath:datapath|rendered_column[3]                        ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; HI_Datapath:datapath|rendered_column[3]                        ; HI_Datapath:datapath|HITBOX.up_left_x[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; \frame_time_gen:counter[6]                                     ; \frame_time_gen:counter[6]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.618 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.763     ; 3.908      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.909      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.909      ;
; 3.367 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.757     ; 3.914      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.908      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.908      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.908      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.908      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.909      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 3.914      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.757     ; 3.913      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 3.914      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.757     ; 3.913      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 3.914      ;
; 3.368 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.762     ; 3.908      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.767     ; 3.902      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.768     ; 3.901      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
; 3.369 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.775     ; 3.894      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                              ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 12.686 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.686 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.568     ; 4.692      ;
; 12.703 ; RESET_N   ; HI_View:view|column[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[3]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[4]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[5]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[6]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[7]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[8]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[9]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[10]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[11]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[12]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[13]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[14]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[15]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[16]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|column[17]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.696      ;
; 12.703 ; RESET_N   ; HI_View:view|row[0]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[2]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[3]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[4]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[6]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[7]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[9]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[10]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[11]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[12]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[13]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[14]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[15]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[16]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[17]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.543     ; 4.700      ;
; 12.703 ; RESET_N   ; HI_View:view|row[0]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[1]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[2]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[3]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[4]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[5]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[6]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[7]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[8]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[9]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[10]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[11]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[12]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[13]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[14]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[15]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.703 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.689      ;
; 12.852 ; RESET_N   ; HI_View:view|column[18]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[19]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[20]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[21]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[22]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[23]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[24]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[25]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[26]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[27]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[28]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[29]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[30]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|column[31]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.554     ; 4.540      ;
; 12.852 ; RESET_N   ; HI_View:view|row[18]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[19]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[20]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[21]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[22]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[23]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[24]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[25]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[26]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[27]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[28]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[29]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[30]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
; 12.852 ; RESET_N   ; HI_View:view|row[31]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.547     ; 4.547      ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.767     ; 3.902      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.768     ; 3.901      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.383 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.775     ; 3.894      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.908      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.908      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.908      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.908      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.909      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 3.914      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.757     ; 3.913      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 3.914      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.757     ; 3.913      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 3.914      ;
; 6.384 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.763     ; 3.908      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.909      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.762     ; 3.909      ;
; 6.385 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.757     ; 3.914      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                   ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.383 ; RESET_N   ; \frame_time_gen:counter[9]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[10]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[11]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[12]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.760     ; 3.909      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[13]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[14]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[15]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[16]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[17]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.761     ; 3.908      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[18]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.760     ; 3.909      ;
; 6.383 ; RESET_N   ; \frame_time_gen:counter[19]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.760     ; 3.909      ;
; 6.383 ; RESET_N   ; frame_time                                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.760     ; 3.909      ;
; 6.383 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[18]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[19]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[20]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[21]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[22]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[23]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[24]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[25]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[26]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[27]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[28]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[29]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[30]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|row[31]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|rendered_alien[0]                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|rendered_alien[1]                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|rendered_alien[2]                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|rendered_alien[3]                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[0]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[0]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[1]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[2]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[3]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[4] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[4]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[5] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 3.914      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[5]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[6] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[6] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[6]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[7] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[7]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[8] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 3.914      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[8]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 3.915      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 3.914      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_x[9]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.size_x[0]                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.size_x[5]                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 3.916      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[2]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[3]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[4]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[7]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_y[7]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_y[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_hitbox.up_left_y[8]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 3.917      ;
; 6.383 ; RESET_N   ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 3.914      ;
; 6.383 ; RESET_N   ; HI_View:view|reg_sprite.img_pixels[10][0]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 3.918      ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.047 ; -0.047 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.047 ; -0.047 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.147  ; 7.147  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.115  ; 7.115  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.070  ; 7.070  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.059  ; 7.059  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.982  ; 6.982  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.982  ; 6.982  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.057  ; 7.057  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.021  ; 7.021  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.043  ; 7.043  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.014  ; 7.014  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.019  ; 7.019  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.996  ; 6.996  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.908  ; 6.908  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.055  ; 7.055  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.174  ; 7.174  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.295  ; 0.295  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.295  ; 0.295  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -6.660 ; -6.660 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.899 ; -6.899 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.867 ; -6.867 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.822 ; -6.822 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.811 ; -6.811 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.734 ; -6.734 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.734 ; -6.734 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.809 ; -6.809 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -6.773 ; -6.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -6.795 ; -6.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -6.766 ; -6.766 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.771 ; -6.771 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -6.748 ; -6.748 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.660 ; -6.660 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.807 ; -6.807 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.926 ; -6.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -7.020 ; -7.020 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.461 ; 7.461 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.461 ; 7.461 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.143 ; 7.143 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.659 ; 6.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.286 ; 6.286 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.492 ; 6.492 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.626 ; 6.626 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.887 ; 5.887 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.872 ; 5.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.936 ; 5.936 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.350 ; 6.350 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.801 ; 6.801 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.296 ; 6.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.099 ; 7.099 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.220 ; 7.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.806 ; 5.806 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.565 ; 5.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.575 ; 5.575 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.240 ; 5.240 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.479 ; 5.479 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.905 ; 4.905 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.915 ; 4.915 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.230 ; 5.230 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.250 ; 5.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.753 ; 5.753 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.296 ; 7.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 6.795 ; 6.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.025 ; 7.025 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 7.557 ; 7.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 7.012 ; 7.012 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.557 ; 7.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 6.982 ; 6.982 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 6.907 ; 6.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 7.317 ; 7.317 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.317 ; 7.317 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.303 ; 7.303 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.015 ; 7.015 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 7.269 ; 7.269 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.898 ; 5.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 7.832 ; 7.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.832 ; 7.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.299 ; 7.299 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.328 ; 7.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.266 ; 7.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.839 ; 5.839 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.251 ; 5.251 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.682 ; 6.682 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.093 ; 6.093 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.646 ; 6.646 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.447 ; 6.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.697 ; 5.697 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.469 ; 5.469 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.251 ; 5.251 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.583 ; 5.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.569 ; 5.569 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.367 ; 5.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.856 ; 5.856 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.756 ; 5.756 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.543 ; 6.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.184 ; 6.184 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.905 ; 4.905 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.806 ; 5.806 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.565 ; 5.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.575 ; 5.575 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.240 ; 5.240 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.479 ; 5.479 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.905 ; 4.905 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.915 ; 4.915 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.230 ; 5.230 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.250 ; 5.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.753 ; 5.753 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.899 ; 6.899 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.629 ; 6.629 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.209 ; 6.209 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 6.403 ; 6.403 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 6.403 ; 6.403 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 6.948 ; 6.948 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 6.789 ; 6.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 6.745 ; 6.745 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.447 ; 6.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 6.749 ; 6.749 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 6.735 ; 6.735 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 6.447 ; 6.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.898 ; 5.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.687 ; 6.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.220 ; 7.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 6.687 ; 6.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 6.711 ; 6.711 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.703 ; 6.703 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.839 ; 5.839 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.012 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.947 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.957 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.945 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.955 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.342 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.709 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.012 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.325 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.639 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.639 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.915 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.629 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.699 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.925 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.927 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.159 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.557 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.492 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.502 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.490 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.500 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.887 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.254 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.557 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.870 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.184 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.184 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.460 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.174 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.244 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.470 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.472 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.704 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.012     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.947     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.957     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.945     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.955     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.342     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.709     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.012     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.325     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.639     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.639     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.915     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.629     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.699     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.925     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.927     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.159     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.557     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.492     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.502     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.490     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.500     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.887     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.254     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.557     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.870     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.184     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.184     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.460     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.174     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.244     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.470     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.472     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.704     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.296  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.308  ; 0.000         ;
; CLOCK_50                              ; 19.641 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.215 ; 0.000         ;
; CLOCK_50                              ; 0.239 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.746  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 15.502 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.133 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 4.134 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.000 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 7.981 ; 0.000         ;
; CLOCK_50                              ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                 ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.296 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10]   ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 1.672      ;
; 6.296 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]    ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 1.672      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.546 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.423      ;
; 6.620 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 1.348      ;
; 6.630 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.339      ;
; 6.630 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.339      ;
; 6.630 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.339      ;
; 6.630 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.339      ;
; 6.630 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.339      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.707 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.263      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.728 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.247      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.740 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.230      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.778 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.195      ;
; 6.876 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R2 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.097      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[9]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 6.961 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.011      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.178 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.855      ;
; 7.210 ; RESET_N                         ; VGA_Framebuffer:vga|substate.INIT       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 0.762      ;
; 7.210 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 0.762      ;
; 7.225 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|state.FILLING_RECT  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.808      ;
; 7.225 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|state.DRAWING_RECT  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.808      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.255 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.777      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.287 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.746      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
; 7.293 ; VGA_Framebuffer:vga|x_end[5]    ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.740      ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                       ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                              ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 8.308  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.723      ;
; 8.379  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.658      ;
; 8.381  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.656      ;
; 8.384  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.647      ;
; 8.580  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.451      ;
; 8.580  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.451      ;
; 8.585  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.446      ;
; 8.588  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.443      ;
; 8.610  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.006     ; 1.416      ;
; 8.689  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.342      ;
; 8.741  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.006     ; 1.285      ;
; 8.742  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.006     ; 1.284      ;
; 8.806  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.001     ; 1.225      ;
; 8.812  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.006     ; 1.214      ;
; 8.846  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.000      ; 1.186      ;
; 8.888  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP                 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.149      ;
; 8.912  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.000      ; 1.120      ;
; 8.925  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.112      ;
; 11.448 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 8.592      ;
; 12.186 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.851      ;
; 12.188 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.849      ;
; 12.188 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.849      ;
; 12.189 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.848      ;
; 12.190 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.847      ;
; 12.217 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.820      ;
; 12.219 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.818      ;
; 12.219 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.818      ;
; 12.220 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.817      ;
; 12.221 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.816      ;
; 12.251 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.786      ;
; 12.253 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.784      ;
; 12.253 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.784      ;
; 12.254 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.783      ;
; 12.255 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.782      ;
; 12.273 ; HI_View:view|column[3]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.764      ;
; 12.275 ; HI_View:view|column[3]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.762      ;
; 12.275 ; HI_View:view|column[3]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.762      ;
; 12.276 ; HI_View:view|column[3]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.761      ;
; 12.277 ; HI_View:view|column[3]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.760      ;
; 12.283 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.754      ;
; 12.289 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.748      ;
; 12.289 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.748      ;
; 12.292 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.745      ;
; 12.292 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.745      ;
; 12.293 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.744      ;
; 12.294 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.743      ;
; 12.294 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.743      ;
; 12.294 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.743      ;
; 12.294 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.743      ;
; 12.295 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.744      ;
; 12.295 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.744      ;
; 12.299 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.740      ;
; 12.299 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.740      ;
; 12.300 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.739      ;
; 12.314 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.723      ;
; 12.318 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.721      ;
; 12.318 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.721      ;
; 12.320 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.719      ;
; 12.320 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.717      ;
; 12.320 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.717      ;
; 12.320 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.717      ;
; 12.322 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.715      ;
; 12.322 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.715      ;
; 12.323 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.714      ;
; 12.323 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.714      ;
; 12.323 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.714      ;
; 12.324 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.713      ;
; 12.324 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y0[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.713      ;
; 12.325 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.712      ;
; 12.325 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.712      ;
; 12.325 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.712      ;
; 12.325 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.712      ;
; 12.326 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.713      ;
; 12.326 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.713      ;
; 12.328 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.709      ;
; 12.328 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.709      ;
; 12.328 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.709      ;
; 12.329 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.708      ;
; 12.330 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.707      ;
; 12.330 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.707      ;
; 12.330 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 7.708      ;
; 12.330 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.709      ;
; 12.330 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.709      ;
; 12.331 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 7.707      ;
; 12.331 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 7.707      ;
; 12.331 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.708      ;
; 12.332 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 7.706      ;
; 12.334 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_Y0[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.703      ;
; 12.334 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[9]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.703      ;
; 12.335 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.702      ;
; 12.342 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.695      ;
; 12.344 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.693      ;
; 12.344 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.693      ;
; 12.345 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.692      ;
; 12.346 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.691      ;
; 12.348 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.689      ;
; 12.349 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.690      ;
; 12.349 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.690      ;
; 12.351 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 7.688      ;
; 12.352 ; HI_View:view|row[0]~_Duplicate_2                       ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 7.685      ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.641 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.391      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.406      ;
; 0.258 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.410      ;
; 0.266 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.418      ;
; 0.268 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.420      ;
; 0.268 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.420      ;
; 0.296 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.448      ;
; 0.303 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.455      ;
; 0.304 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.456      ;
; 0.326 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.354 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.505      ;
; 0.357 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; HI_View:view|FB_Y0[5]                                    ; VGA_Framebuffer:vga|y_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.529      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.388 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.541      ;
; 0.389 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.542      ;
; 0.393 ; HI_View:view|FB_Y0[0]                                    ; VGA_Framebuffer:vga|y_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.546      ;
; 0.397 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.548      ;
; 0.417 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.570      ;
; 0.434 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.586      ;
; 0.443 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.597      ;
; 0.449 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.602      ;
; 0.452 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.605      ;
; 0.455 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.608      ;
; 0.457 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; HI_View:view|FB_Y0[4]                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.612      ;
; 0.462 ; HI_View:view|FB_FLIP                                     ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.615      ;
; 0.466 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.617      ;
; 0.495 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.652      ;
; 0.499 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.651      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|show_asap                                    ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.SHOWING                           ; HI_View:view|next_state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.SHOWING                                ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.INIT                              ; HI_View:view|next_state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[0] ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[0]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[0]                   ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[3]                   ; HI_Datapath:datapath|rendered_column[3]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|rendered_alien[0]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_alien[1]                    ; HI_Datapath:datapath|rendered_alien[1]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_alien[2]                    ; HI_Datapath:datapath|rendered_alien[2]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; HI_View:view|READY                                        ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|rendered_column[3]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.409      ;
; 0.260 ; HI_Datapath:datapath|rendered_alien[3]                    ; HI_Datapath:datapath|HITBOX.up_left_y[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; HI_Datapath:datapath|rendered_alien[3]                    ; HI_Datapath:datapath|rendered_alien[2]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; HI_Datapath:datapath|rendered_alien[3]                    ; HI_Datapath:datapath|HITBOX.up_left_y[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; HI_View:view|state.CLEARING                               ; HI_View:view|FB_CLEAR                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.267 ; HI_Datapath:datapath|HITBOX.up_left_y[8]                  ; HI_View:view|reg_hitbox.up_left_y[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.419      ;
; 0.267 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.419      ;
; 0.273 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.425      ;
; 0.278 ; HI_Datapath:datapath|rendered_alien[1]                    ; HI_Datapath:datapath|HITBOX.up_left_y[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.430      ;
; 0.286 ; HI_Datapath:datapath|rendered_alien[1]                    ; HI_Datapath:datapath|HITBOX.up_left_y[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.438      ;
; 0.287 ; HI_Datapath:datapath|rendered_alien[1]                    ; HI_Datapath:datapath|HITBOX.up_left_y[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.439      ;
; 0.298 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.450      ;
; 0.301 ; HI_View:view|next_state.IDLE                              ; HI_View:view|state.IDLE                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.453      ;
; 0.323 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; HI_View:view|next_state.SHOWING                           ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.006      ; 0.485      ;
; 0.327 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; HI_View:view|next_state.INIT                              ; HI_View:view|state.INIT                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; HI_View:view|next_state.DRAWING                           ; HI_View:view|state.DRAWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.489      ;
; 0.348 ; HI_Datapath:datapath|HITBOX.up_left_y[7]                  ; HI_View:view|reg_hitbox.up_left_y[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.500      ;
; 0.351 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.503      ;
; 0.352 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.504      ;
; 0.355 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; \frame_time_gen:counter[7]                                ; \frame_time_gen:counter[7]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|HITBOX.up_left_x[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|state.CLEARING                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; HI_Datapath:datapath|reg_req                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 0.516      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|HITBOX.up_left_x[6]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; \frame_time_gen:counter[11]                               ; \frame_time_gen:counter[11]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; \frame_time_gen:counter[14]                               ; \frame_time_gen:counter[14]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; \frame_time_gen:counter[17]                               ; \frame_time_gen:counter[17]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|rendered_alien[0]                    ; HI_Datapath:datapath|HITBOX.up_left_y[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; \frame_time_gen:counter[3]                                ; \frame_time_gen:counter[3]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; \frame_time_gen:counter[1]                                ; \frame_time_gen:counter[1]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|HITBOX.up_left_x[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Hi_View_Control_Unit:view_control_unit|SHOW               ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; \frame_time_gen:counter[6]                                ; \frame_time_gen:counter[6]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_View:view|state.DRAWING                                ; HI_View:view|next_state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_View:view|READY                                        ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; \frame_time_gen:counter[16]                               ; \frame_time_gen:counter[16]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
+-------+-----------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.239 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.068     ; 2.218      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.066     ; 2.220      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 2.224      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 2.224      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.071     ; 2.215      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.072     ; 2.214      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.079     ; 2.207      ;
; 5.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 2.219      ;
; 5.747 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.224      ;
; 5.747 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.224      ;
; 5.747 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.224      ;
; 5.747 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.224      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                              ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 15.502 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.502 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.030     ; 2.443      ;
; 15.515 ; RESET_N   ; HI_View:view|column[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[3]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[4]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[5]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[6]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[7]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[8]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[9]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[10]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[11]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[12]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[13]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[14]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[15]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[16]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|column[17]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.447      ;
; 15.515 ; RESET_N   ; HI_View:view|row[0]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[2]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[3]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[4]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[6]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[7]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[9]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[10]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[11]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[12]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[13]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[14]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[15]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[16]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[17]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.009     ; 2.451      ;
; 15.515 ; RESET_N   ; HI_View:view|row[0]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[1]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[2]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[3]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[4]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[5]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[6]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[7]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[8]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[9]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[10]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[11]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[12]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[13]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[14]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[15]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.515 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.440      ;
; 15.594 ; RESET_N   ; HI_View:view|column[18]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[19]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[20]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[21]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[22]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[23]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[24]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[25]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[26]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[27]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[28]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[29]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[30]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|column[31]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.020     ; 2.361      ;
; 15.594 ; RESET_N   ; HI_View:view|row[18]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[19]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[20]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[21]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[22]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[23]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[24]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[25]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[26]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[27]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[28]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[29]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[30]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
; 15.594 ; RESET_N   ; HI_View:view|row[31]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.013     ; 2.368      ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.133 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.224      ;
; 4.133 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.224      ;
; 4.133 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.224      ;
; 4.133 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.224      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.066     ; 2.220      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.071     ; 2.215      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.072     ; 2.214      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.079     ; 2.207      ;
; 4.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.067     ; 2.219      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                   ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.134 ; RESET_N   ; HI_View:view|state.SHOWING                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[18]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[19]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[20]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[21]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[22]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[23]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[24]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[25]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[26]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[27]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[28]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[29]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|column[30]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|state.DRAWING                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; HI_View:view|column[31]~_Duplicate_1                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.065     ; 2.221      ;
; 4.134 ; RESET_N   ; HI_View:view|state.IDLE                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.074     ; 2.212      ;
; 4.134 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_View:view|state.INIT                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; HI_View:view|state.WAITING                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.068     ; 2.218      ;
; 4.134 ; RESET_N   ; HI_View:view|FB_FLIP                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_Datapath:datapath|reg_req                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_View:view|FB_DRAW_RECT                                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_View:view|state.CLEARING                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.134 ; RESET_N   ; HI_View:view|FB_CLEAR                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.224      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[3]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[2]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[1]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[0]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[4]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[5]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[6]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[7]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[8]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.069     ; 2.218      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[9]                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[10]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[11]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[12]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[13]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[14]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[15]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[16]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[17]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.067     ; 2.220      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[18]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; \frame_time_gen:counter[19]                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; frame_time                                                ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; HI_View:view|show_asap                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.066     ; 2.221      ;
; 4.135 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_2                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_2                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[0]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[1]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[2]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[3]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[4]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[5]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[6]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[7]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[8]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[9]~_Duplicate_2                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[10]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[11]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[12]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[13]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[14]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[15]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.224      ;
; 4.135 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.226      ;
; 4.135 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_2                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.226      ;
; 4.135 ; RESET_N   ; HI_View:view|row[18]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.226      ;
; 4.135 ; RESET_N   ; HI_View:view|row[19]~_Duplicate_1                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.226      ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.546 ; -0.546 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.546 ; -0.546 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.069  ; 4.069  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.032  ; 4.032  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.016  ; 4.016  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.983  ; 3.983  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.977  ; 3.977  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.971  ; 3.971  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.944  ; 3.944  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.971  ; 3.971  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.962  ; 3.962  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.968  ; 3.968  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.963  ; 3.963  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.961  ; 3.961  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.940  ; 3.940  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.957  ; 3.957  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.967  ; 3.967  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.044  ; 4.044  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.069  ; 4.069  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.666  ; 0.666  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.666  ; 0.666  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.820 ; -3.820 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.912 ; -3.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.896 ; -3.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.863 ; -3.863 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.857 ; -3.857 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.824 ; -3.824 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.842 ; -3.842 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.848 ; -3.848 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.843 ; -3.843 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.841 ; -3.841 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.820 ; -3.820 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.837 ; -3.837 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.847 ; -3.847 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.924 ; -3.924 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.011 ; 3.011 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.811 ; 2.811 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.784 ; 2.784 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.926 ; 2.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.748 ; 2.748 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.525 ; 2.525 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.597 ; 2.597 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.391 ; 2.391 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.384 ; 2.384 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.363 ; 2.363 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.408 ; 2.408 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.587 ; 2.587 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.719 ; 2.719 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.575 ; 2.575 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.841 ; 2.841 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.725 ; 2.725 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.913 ; 2.913 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.405 ; 2.405 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.395 ; 2.395 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.405 ; 2.405 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.180 ; 2.180 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.254 ; 2.254 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.037 ; 2.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.047 ; 2.047 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.283 ; 2.283 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.187 ; 2.187 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.351 ; 2.351 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.918 ; 2.918 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.741 ; 2.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 3.059 ; 3.059 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.864 ; 2.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.059 ; 3.059 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.796 ; 2.796 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.987 ; 2.987 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.987 ; 2.987 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.976 ; 2.976 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.870 ; 2.870 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.443 ; 2.443 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 3.158 ; 3.158 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.158 ; 3.158 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.973 ; 2.973 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.946 ; 2.946 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.393 ; 2.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.690 ; 2.690 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.508 ; 2.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.709 ; 2.709 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.650 ; 2.650 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.300 ; 2.300 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.229 ; 2.229 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.218 ; 2.218 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.243 ; 2.243 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.226 ; 2.226 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.172 ; 2.172 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.395 ; 2.395 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.353 ; 2.353 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.353 ; 2.353 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.615 ; 2.615 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.515 ; 2.515 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.689 ; 2.689 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.037 ; 2.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.395 ; 2.395 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.405 ; 2.405 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.180 ; 2.180 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.254 ; 2.254 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.037 ; 2.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.047 ; 2.047 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.283 ; 2.283 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.187 ; 2.187 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.351 ; 2.351 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.772 ; 2.772 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.706 ; 2.706 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.665 ; 2.665 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.618 ; 2.618 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.618 ; 2.618 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.724 ; 2.724 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.752 ; 2.752 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.741 ; 2.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.443 ; 2.443 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.713 ; 2.713 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.909 ; 2.909 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.724 ; 2.724 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.744 ; 2.744 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.713 ; 2.713 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.393 ; 2.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.462 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.838 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.848 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.835 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.845 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.601 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.761 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.462 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.587 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.709 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.709 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.805 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.699 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.751 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.815 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.818 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.888 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.279 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.655 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.665 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.652 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.662 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.418 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.578 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.279 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.404 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.526 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.526 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.622 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.516 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.568 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.632 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.635 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.705 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.462     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.838     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.848     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.835     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.845     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.601     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.761     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.462     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.587     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.709     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.709     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.805     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.699     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.751     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.815     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.818     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.888     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.279     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.655     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.665     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.652     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.662     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.418     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.578     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.279     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.404     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.526     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.526     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.622     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.516     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.568     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.632     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.635     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.705     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                       ; -3.768   ; 0.215 ; 3.367    ; 4.133   ; 3.889               ;
;  CLOCK_50                              ; 19.134   ; 0.239 ; N/A      ; N/A     ; 8.889               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 2.511    ; 0.215 ; 3.367    ; 4.133   ; 3.889               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -3.768   ; 0.215 ; 12.686   ; 4.134   ; 7.693               ;
; Design-wide TNS                        ; -138.269 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                              ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 0.000    ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -138.269 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.047 ; -0.047 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.047 ; -0.047 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.147  ; 7.147  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.115  ; 7.115  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.070  ; 7.070  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.059  ; 7.059  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.982  ; 6.982  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.982  ; 6.982  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.057  ; 7.057  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.021  ; 7.021  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.043  ; 7.043  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.014  ; 7.014  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.019  ; 7.019  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.996  ; 6.996  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.908  ; 6.908  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.055  ; 7.055  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.174  ; 7.174  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.268  ; 7.268  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.666  ; 0.666  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.666  ; 0.666  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.820 ; -3.820 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.912 ; -3.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.896 ; -3.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.863 ; -3.863 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.857 ; -3.857 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.824 ; -3.824 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.842 ; -3.842 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.848 ; -3.848 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.843 ; -3.843 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.841 ; -3.841 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.820 ; -3.820 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.837 ; -3.837 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.847 ; -3.847 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.924 ; -3.924 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.461 ; 7.461 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.461 ; 7.461 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.143 ; 7.143 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.659 ; 6.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.286 ; 6.286 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.492 ; 6.492 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.626 ; 6.626 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.887 ; 5.887 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.872 ; 5.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.936 ; 5.936 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.350 ; 6.350 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.801 ; 6.801 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.296 ; 6.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.099 ; 7.099 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.220 ; 7.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.806 ; 5.806 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.565 ; 5.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.575 ; 5.575 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.240 ; 5.240 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.479 ; 5.479 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.905 ; 4.905 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.915 ; 4.915 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.533 ; 5.533 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.230 ; 5.230 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.250 ; 5.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.770 ; 5.770 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.753 ; 5.753 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.296 ; 7.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 6.795 ; 6.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.025 ; 7.025 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 7.557 ; 7.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 7.012 ; 7.012 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.557 ; 7.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 6.982 ; 6.982 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 6.907 ; 6.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 7.317 ; 7.317 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.317 ; 7.317 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.303 ; 7.303 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.015 ; 7.015 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 7.269 ; 7.269 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.898 ; 5.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 7.832 ; 7.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.832 ; 7.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.299 ; 7.299 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.328 ; 7.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.266 ; 7.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.839 ; 5.839 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.223 ; 5.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.690 ; 2.690 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.508 ; 2.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.709 ; 2.709 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.650 ; 2.650 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.300 ; 2.300 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.229 ; 2.229 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.218 ; 2.218 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.243 ; 2.243 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.226 ; 2.226 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.172 ; 2.172 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.395 ; 2.395 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.353 ; 2.353 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.353 ; 2.353 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.615 ; 2.615 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.515 ; 2.515 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.689 ; 2.689 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.037 ; 2.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.395 ; 2.395 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.405 ; 2.405 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.180 ; 2.180 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.254 ; 2.254 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.037 ; 2.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.047 ; 2.047 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.294 ; 2.294 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.283 ; 2.283 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.187 ; 2.187 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.351 ; 2.351 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.772 ; 2.772 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.706 ; 2.706 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.665 ; 2.665 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.618 ; 2.618 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.618 ; 2.618 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.724 ; 2.724 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.752 ; 2.752 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.741 ; 2.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.443 ; 2.443 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.713 ; 2.713 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.909 ; 2.909 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.724 ; 2.724 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.744 ; 2.744 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.713 ; 2.713 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.393 ; 2.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 63         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3501       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 219        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 13         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 1318566088 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 63         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3501       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 219        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 13         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 1318566088 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 403      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 403      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 13 16:52:59 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'HardwareInvaders.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.768
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.768      -138.269 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     2.511         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    19.134         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.618         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 3.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.367         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    12.686         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 6.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.383         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     6.383         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     7.693         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     8.889         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.296         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.308         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    19.641         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.239         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 5.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.746         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    15.502         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 4.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.133         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     4.134         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     7.981         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     9.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Fri Apr 13 16:53:01 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


