TimeQuest Timing Analyzer report for Security_System
Sat Jul 21 17:07:32 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; CLK_Divider:DUT1|T_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 16.17 MHz  ; 16.17 MHz       ; CLK_Divider:DUT1|T_CLK ;      ;
; 348.43 MHz ; 348.43 MHz      ; CLK                    ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK ; -60.861 ; -505.306      ;
; CLK                    ; -1.870  ; -24.238       ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.450 ; -1.450        ;
; CLK_Divider:DUT1|T_CLK ; 1.844  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.631 ; -17.517       ;
; CLK_Divider:DUT1|T_CLK ; -0.611 ; -35.438       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -60.861 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.904     ;
; -60.763 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.806     ;
; -60.715 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.758     ;
; -60.655 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.698     ;
; -60.534 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 61.569     ;
; -60.505 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.548     ;
; -60.468 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.511     ;
; -60.381 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.424     ;
; -60.286 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.329     ;
; -60.225 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.268     ;
; -60.221 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 61.256     ;
; -60.191 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 61.234     ;
; -59.853 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.888     ;
; -59.756 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.791     ;
; -59.719 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.754     ;
; -59.619 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.654     ;
; -59.515 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.550     ;
; -59.470 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.505     ;
; -59.277 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.312     ;
; -59.203 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.238     ;
; -58.516 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.559     ;
; -58.418 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.461     ;
; -58.370 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.413     ;
; -58.310 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.353     ;
; -58.189 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 59.224     ;
; -58.160 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.203     ;
; -58.123 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.166     ;
; -58.036 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 59.079     ;
; -57.941 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 58.984     ;
; -57.880 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 58.923     ;
; -57.876 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.911     ;
; -57.846 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 58.889     ;
; -57.508 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.543     ;
; -57.411 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.446     ;
; -57.374 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.409     ;
; -57.274 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.309     ;
; -57.170 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.205     ;
; -57.125 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 58.160     ;
; -56.932 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 57.967     ;
; -56.858 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 57.893     ;
; -56.011 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 57.054     ;
; -55.913 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.956     ;
; -55.865 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.908     ;
; -55.805 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.848     ;
; -55.684 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 56.719     ;
; -55.655 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.698     ;
; -55.618 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.661     ;
; -55.531 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.574     ;
; -55.436 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.479     ;
; -55.375 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.418     ;
; -55.371 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 56.406     ;
; -55.341 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 56.384     ;
; -55.003 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 56.038     ;
; -54.906 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.941     ;
; -54.869 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.904     ;
; -54.769 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.804     ;
; -54.665 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.700     ;
; -54.620 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.655     ;
; -54.427 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.462     ;
; -54.353 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 55.388     ;
; -52.518 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.561     ;
; -52.420 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.463     ;
; -52.372 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.415     ;
; -52.312 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.355     ;
; -52.191 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 53.226     ;
; -52.162 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.205     ;
; -52.125 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.168     ;
; -52.038 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 53.081     ;
; -51.943 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 52.986     ;
; -51.882 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 52.925     ;
; -51.878 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.913     ;
; -51.848 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 52.891     ;
; -51.510 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.545     ;
; -51.413 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.448     ;
; -51.376 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.411     ;
; -51.276 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.311     ;
; -51.172 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.207     ;
; -51.127 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 52.162     ;
; -50.934 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 51.969     ;
; -50.860 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 51.895     ;
; -49.203 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 50.246     ;
; -49.105 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 50.148     ;
; -49.057 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 50.100     ;
; -48.997 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 50.040     ;
; -48.876 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 49.911     ;
; -48.847 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.890     ;
; -48.810 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.853     ;
; -48.723 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.766     ;
; -48.628 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.671     ;
; -48.567 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.610     ;
; -48.563 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 49.598     ;
; -48.533 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 49.576     ;
; -48.195 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 49.230     ;
; -48.098 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 49.133     ;
; -48.061 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 49.096     ;
; -47.961 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 48.996     ;
; -47.857 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 48.892     ;
; -47.812 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 48.847     ;
; -47.619 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 48.654     ;
; -47.545 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 48.580     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.827 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.865      ;
; -1.798 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.837      ;
; -1.779 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.818      ;
; -1.737 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.776      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.720 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.758      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.673 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.711      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.669      ;
; -1.542 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.581      ;
; -1.498 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.537      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.481 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.519      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.464 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.450 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.866      ; 1.979      ;
; -0.950 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.866      ; 1.979      ;
; 0.976  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.979  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.980  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 1.017  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.303      ;
; 1.018  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.304      ;
; 1.020  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.306      ;
; 1.020  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.306      ;
; 1.183  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.195  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.408  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.694      ;
; 1.411  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.412  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.413  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.699      ;
; 1.450  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.736      ;
; 1.451  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.737      ;
; 1.453  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.739      ;
; 1.453  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.739      ;
; 1.488  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.774      ;
; 1.491  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.777      ;
; 1.492  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.514  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.530  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.816      ;
; 1.531  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.817      ;
; 1.533  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.819      ;
; 1.571  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.572  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.572  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.594  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.610  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.896      ;
; 1.611  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.897      ;
; 1.627  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.627  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.651  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.652  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.938      ;
; 1.674  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.690  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.976      ;
; 1.691  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.707  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.707  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.707  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.731  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.017      ;
; 1.746  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.032      ;
; 1.754  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.040      ;
; 1.770  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.056      ;
; 1.771  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.057      ;
; 1.787  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.073      ;
; 1.787  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.073      ;
; 1.787  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.073      ;
; 1.803  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.090      ;
; 1.811  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.097      ;
; 1.826  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.112      ;
; 1.834  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.120      ;
; 1.850  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.136      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.865  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.867  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 1.867  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 1.906  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.192      ;
; 1.914  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.200      ;
; 1.930  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.216      ;
; 1.943  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.230      ;
; 1.947  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.233      ;
; 1.947  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.233      ;
; 1.953  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.240      ;
; 1.986  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.272      ;
; 1.994  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.280      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.023  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.309      ;
; 2.027  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.313      ;
; 2.027  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.313      ;
; 2.036  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.322      ;
; 2.036  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.322      ;
; 2.036  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.322      ;
; 2.036  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.322      ;
; 2.066  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.352      ;
; 2.074  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.360      ;
; 2.101  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.388      ;
; 2.107  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.393      ;
; 2.142  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.429      ;
; 2.144  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.430      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 1.844 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 2.122      ;
; 2.274 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.560      ;
; 2.409 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.695      ;
; 2.485 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.771      ;
; 2.546 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 2.824      ;
; 2.597 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.883      ;
; 2.598 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.884      ;
; 2.598 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.884      ;
; 2.601 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.887      ;
; 2.602 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.888      ;
; 2.603 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.889      ;
; 2.604 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.890      ;
; 2.608 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.894      ;
; 2.620 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.906      ;
; 2.633 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.919      ;
; 2.633 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.919      ;
; 2.638 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.924      ;
; 2.643 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.929      ;
; 2.644 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.930      ;
; 2.654 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.940      ;
; 2.654 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.940      ;
; 2.660 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 2.938      ;
; 2.676 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.962      ;
; 2.814 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.100      ;
; 2.874 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.152      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 2.920 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.008     ; 3.198      ;
; 3.029 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.315      ;
; 3.033 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.319      ;
; 3.036 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.322      ;
; 3.037 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.323      ;
; 3.042 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.328      ;
; 3.046 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.332      ;
; 3.049 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.335      ;
; 3.053 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.339      ;
; 3.074 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.360      ;
; 3.074 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.360      ;
; 3.078 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.364      ;
; 3.091 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.377      ;
; 3.100 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.386      ;
; 3.100 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.386      ;
; 3.115 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.401      ;
; 3.119 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.405      ;
; 3.123 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.417      ;
; 3.123 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.409      ;
; 3.129 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.415      ;
; 3.129 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.415      ;
; 3.142 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.428      ;
; 3.164 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.450      ;
; 3.167 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.453      ;
; 3.173 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.459      ;
; 3.176 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.470      ;
; 3.180 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.466      ;
; 3.181 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.467      ;
; 3.186 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.472      ;
; 3.189 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.475      ;
; 3.197 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.483      ;
; 3.204 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.490      ;
; 3.211 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.497      ;
; 3.213 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.499      ;
; 3.215 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.501      ;
; 3.218 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.504      ;
; 3.229 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.515      ;
; 3.231 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.517      ;
; 3.241 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.535      ;
; 3.242 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.528      ;
; 3.247 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.533      ;
; 3.260 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.546      ;
; 3.262 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.548      ;
; 3.267 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.553      ;
; 3.269 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.563      ;
; 3.273 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.559      ;
; 3.292 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.586      ;
; 3.294 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.588      ;
; 3.299 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.585      ;
; 3.306 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.592      ;
; 3.306 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.592      ;
; 3.315 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.601      ;
; 3.321 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.607      ;
; 3.329 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.615      ;
; 3.335 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.621      ;
; 3.336 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.622      ;
; 3.342 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.636      ;
; 3.345 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.639      ;
; 3.348 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.634      ;
; 3.358 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.644      ;
; 3.362 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.648      ;
; 3.372 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.658      ;
; 3.374 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.668      ;
; 3.381 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.667      ;
; 3.386 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.672      ;
; 3.387 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.008      ; 3.681      ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 5.123 ; 5.123 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 5.133 ; 5.133 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 5.936 ; 5.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -4.146 ; -4.146 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -4.703 ; -4.703 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -3.912 ; -3.912 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 23.290 ; 23.290 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 23.647 ; 23.647 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 23.670 ; 23.670 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 23.659 ; 23.659 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 23.673 ; 23.673 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 23.734 ; 23.734 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 23.666 ; 23.666 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 38.712 ; 38.712 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 38.720 ; 38.720 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 38.721 ; 38.721 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 38.731 ; 38.731 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 38.757 ; 38.757 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 10.280 ; 10.280 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 8.915  ; 8.915  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 9.190  ; 9.190  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 9.575  ; 9.575  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 9.606  ; 9.606  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 10.280 ; 10.280 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 9.290  ; 9.290  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 8.086  ; 8.086  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 9.869  ; 9.869  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 9.869  ; 9.869  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 10.234 ; 10.234 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 10.250 ; 10.250 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 10.238 ; 10.238 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 10.262 ; 10.262 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 10.329 ; 10.329 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 10.257 ; 10.257 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 14.968 ; 14.968 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 14.595 ; 14.595 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 14.603 ; 14.603 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 14.604 ; 14.604 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 14.614 ; 14.614 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 14.968 ; 14.968 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 14.640 ; 14.640 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 8.915  ; 8.915  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 8.915  ; 8.915  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 9.190  ; 9.190  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 9.575  ; 9.575  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 9.606  ; 9.606  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 10.280 ; 10.280 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 9.290  ; 9.290  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 8.086  ; 8.086  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK ; -21.869 ; -169.773      ;
; CLK                    ; -0.147  ; -1.788        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.333 ; -1.333        ;
; CLK_Divider:DUT1|T_CLK ; 0.760  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.380 ; -14.380       ;
; CLK_Divider:DUT1|T_CLK ; -0.500 ; -29.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -21.869 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.906     ;
; -21.839 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.876     ;
; -21.821 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.858     ;
; -21.786 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.823     ;
; -21.699 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.736     ;
; -21.689 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.726     ;
; -21.671 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.703     ;
; -21.639 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.676     ;
; -21.608 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.645     ;
; -21.589 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.626     ;
; -21.573 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.605     ;
; -21.572 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.609     ;
; -21.387 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.419     ;
; -21.369 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.401     ;
; -21.349 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.381     ;
; -21.290 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.322     ;
; -21.265 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.297     ;
; -21.240 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.272     ;
; -21.160 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.192     ;
; -21.120 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 22.152     ;
; -21.030 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.067     ;
; -21.000 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.037     ;
; -20.982 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.019     ;
; -20.947 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.984     ;
; -20.860 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.897     ;
; -20.850 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.887     ;
; -20.832 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.864     ;
; -20.800 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.837     ;
; -20.769 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.806     ;
; -20.750 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.787     ;
; -20.734 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.766     ;
; -20.733 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.770     ;
; -20.548 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.580     ;
; -20.530 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.562     ;
; -20.510 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.542     ;
; -20.451 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.483     ;
; -20.426 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.458     ;
; -20.401 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.433     ;
; -20.321 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.353     ;
; -20.281 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.313     ;
; -20.104 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.141     ;
; -20.074 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.111     ;
; -20.056 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.093     ;
; -20.021 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 21.058     ;
; -19.934 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.971     ;
; -19.924 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.961     ;
; -19.906 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.938     ;
; -19.874 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.911     ;
; -19.843 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.880     ;
; -19.824 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.861     ;
; -19.808 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.840     ;
; -19.807 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 20.844     ;
; -19.622 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.654     ;
; -19.604 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.636     ;
; -19.584 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.616     ;
; -19.525 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.557     ;
; -19.500 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.532     ;
; -19.475 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.507     ;
; -19.395 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.427     ;
; -19.355 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 20.387     ;
; -18.814 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.851     ;
; -18.784 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.821     ;
; -18.766 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.803     ;
; -18.731 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.768     ;
; -18.644 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.681     ;
; -18.634 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.671     ;
; -18.616 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.648     ;
; -18.584 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.621     ;
; -18.553 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.590     ;
; -18.534 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.571     ;
; -18.518 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.550     ;
; -18.517 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 19.554     ;
; -18.332 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.364     ;
; -18.314 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.346     ;
; -18.294 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.326     ;
; -18.235 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.267     ;
; -18.210 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.242     ;
; -18.185 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.217     ;
; -18.105 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.137     ;
; -18.065 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 19.097     ;
; -17.585 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.622     ;
; -17.555 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.592     ;
; -17.537 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.574     ;
; -17.502 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.539     ;
; -17.415 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.452     ;
; -17.405 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.442     ;
; -17.387 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.419     ;
; -17.355 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.392     ;
; -17.324 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.361     ;
; -17.305 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.342     ;
; -17.289 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.321     ;
; -17.288 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 18.325     ;
; -17.103 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.135     ;
; -17.085 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.117     ;
; -17.065 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.097     ;
; -17.006 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.038     ;
; -16.981 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 18.013     ;
; -16.956 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 17.988     ;
; -16.876 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 17.908     ;
; -16.836 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 17.868     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.119      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.100      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.024 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.057      ;
; -0.022 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.055      ;
; -0.011 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.044      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; 0.005  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.027      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.333 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.801      ; 0.761      ;
; -0.833 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.801      ; 0.761      ;
; 0.362  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.374  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.437  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.440  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.592      ;
; 0.500  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.514  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.535  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.549  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.559  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.571  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.584  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.594  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.606  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.619  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.772      ;
; 0.629  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.781      ;
; 0.641  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.645  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.654  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.655  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.664  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.667  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.819      ;
; 0.676  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.678  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.831      ;
; 0.680  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.689  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.841      ;
; 0.699  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.851      ;
; 0.702  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.855      ;
; 0.702  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.708  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.861      ;
; 0.715  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.724  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.876      ;
; 0.734  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.886      ;
; 0.737  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.889      ;
; 0.750  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.756  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.909      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.769  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.921      ;
; 0.772  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.774  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.927      ;
; 0.775  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.928      ;
; 0.785  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.787  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.940      ;
; 0.804  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.956      ;
; 0.807  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.959      ;
; 0.819  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.972      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.820  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.824  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.977      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.760 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 0.907      ;
; 0.872 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.024      ;
; 0.913 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.065      ;
; 0.932 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.084      ;
; 0.967 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.119      ;
; 0.978 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.130      ;
; 0.978 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.130      ;
; 0.979 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.131      ;
; 0.979 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.131      ;
; 0.979 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.126      ;
; 0.980 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.132      ;
; 0.983 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.135      ;
; 0.987 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.139      ;
; 0.988 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.140      ;
; 0.989 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.991 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.995 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.995 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 1.001 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.153      ;
; 1.006 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.153      ;
; 1.010 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.162      ;
; 1.018 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.170      ;
; 1.022 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.174      ;
; 1.049 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.201      ;
; 1.084 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.231      ;
; 1.114 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.266      ;
; 1.117 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.269      ;
; 1.118 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.270      ;
; 1.120 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.272      ;
; 1.122 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 1.125 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.277      ;
; 1.126 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.278      ;
; 1.128 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.280      ;
; 1.133 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.285      ;
; 1.136 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.288      ;
; 1.139 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.291      ;
; 1.143 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.295      ;
; 1.152 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.304      ;
; 1.154 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.306      ;
; 1.157 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.309      ;
; 1.157 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.309      ;
; 1.159 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.311      ;
; 1.161 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.313      ;
; 1.163 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.315      ;
; 1.164 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.316      ;
; 1.168 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.320      ;
; 1.169 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.321      ;
; 1.173 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.325      ;
; 1.174 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.326      ;
; 1.175 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.332      ;
; 1.177 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.329      ;
; 1.177 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.329      ;
; 1.182 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.334      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.333      ;
; 1.187 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.339      ;
; 1.195 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.347      ;
; 1.195 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.347      ;
; 1.197 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.354      ;
; 1.200 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.352      ;
; 1.201 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.353      ;
; 1.205 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.357      ;
; 1.210 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.362      ;
; 1.211 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.363      ;
; 1.214 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.366      ;
; 1.215 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.367      ;
; 1.218 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.375      ;
; 1.219 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.371      ;
; 1.219 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.371      ;
; 1.220 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.372      ;
; 1.232 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.384      ;
; 1.240 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.397      ;
; 1.240 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.397      ;
; 1.243 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.395      ;
; 1.246 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.403      ;
; 1.246 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.398      ;
; 1.252 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.404      ;
; 1.258 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Trigger     ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.410      ;
; 1.258 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.410      ;
; 1.259 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.411      ;
; 1.262 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.414      ;
; 1.267 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.419      ;
; 1.268 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.420      ;
; 1.268 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.425      ;
; 1.271 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.428      ;
; 1.273 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.425      ;
; 1.276 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.428      ;
; 1.277 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.429      ;
; 1.281 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[10] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.438      ;
; 1.283 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.440      ;
; 1.284 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.436      ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 2.327 ; 2.327 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 2.447 ; 2.447 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 2.763 ; 2.763 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -1.899 ; -1.899 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.252 ; -2.252 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.947 ; -1.947 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 15.571 ; 15.571 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 9.742  ; 9.742  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 9.908  ; 9.908  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 9.918  ; 9.918  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 9.905  ; 9.905  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 9.937  ; 9.937  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 9.968  ; 9.968  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 9.933  ; 9.933  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 15.571 ; 15.571 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 15.413 ; 15.413 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 15.418 ; 15.418 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 15.418 ; 15.418 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 15.432 ; 15.432 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 15.570 ; 15.570 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 15.456 ; 15.456 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 5.106  ; 5.106  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 4.472  ; 4.472  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 4.529  ; 4.529  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 4.603  ; 4.603  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 4.702  ; 4.702  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 4.679  ; 4.679  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 4.739  ; 4.739  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 5.106  ; 5.106  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 4.697  ; 4.697  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 4.165  ; 4.165  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 4.807 ; 4.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 4.807 ; 4.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 4.962 ; 4.962 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 4.973 ; 4.973 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 4.967 ; 4.967 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 4.992 ; 4.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 5.027 ; 5.027 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 4.988 ; 4.988 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 6.703 ; 6.703 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 6.536 ; 6.536 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 6.538 ; 6.538 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 6.550 ; 6.550 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 6.560 ; 6.560 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 6.702 ; 6.702 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 6.579 ; 6.579 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 4.472 ; 4.472 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 4.472 ; 4.472 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 4.529 ; 4.529 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 4.603 ; 4.603 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 4.702 ; 4.702 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 4.679 ; 4.679 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 4.739 ; 4.739 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 5.106 ; 5.106 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 4.697 ; 4.697 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 4.165 ; 4.165 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -60.861  ; -1.450 ; N/A      ; N/A     ; -1.631              ;
;  CLK                    ; -1.870   ; -1.450 ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK ; -60.861  ; 0.760  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -529.544 ; -1.45  ; 0.0      ; 0.0     ; -52.955             ;
;  CLK                    ; -24.238  ; -1.450 ; N/A      ; N/A     ; -17.517             ;
;  CLK_Divider:DUT1|T_CLK ; -505.306 ; 0.000  ; N/A      ; N/A     ; -35.438             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 5.123 ; 5.123 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 5.133 ; 5.133 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 5.936 ; 5.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -1.899 ; -1.899 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.252 ; -2.252 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.947 ; -1.947 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 23.290 ; 23.290 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 23.647 ; 23.647 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 23.670 ; 23.670 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 23.659 ; 23.659 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 23.673 ; 23.673 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 23.734 ; 23.734 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 23.666 ; 23.666 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 38.712 ; 38.712 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 38.720 ; 38.720 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 38.721 ; 38.721 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 38.731 ; 38.731 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 39.085 ; 39.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 38.757 ; 38.757 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 10.280 ; 10.280 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 8.915  ; 8.915  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 9.190  ; 9.190  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 9.575  ; 9.575  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 9.228  ; 9.228  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 9.606  ; 9.606  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 10.280 ; 10.280 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 9.290  ; 9.290  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 8.086  ; 8.086  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]      ; CLK_Divider:DUT1|T_CLK ; 4.807 ; 4.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]     ; CLK_Divider:DUT1|T_CLK ; 4.807 ; 4.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]     ; CLK_Divider:DUT1|T_CLK ; 4.962 ; 4.962 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]     ; CLK_Divider:DUT1|T_CLK ; 4.973 ; 4.973 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]     ; CLK_Divider:DUT1|T_CLK ; 4.967 ; 4.967 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]     ; CLK_Divider:DUT1|T_CLK ; 4.992 ; 4.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]     ; CLK_Divider:DUT1|T_CLK ; 5.027 ; 5.027 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]     ; CLK_Divider:DUT1|T_CLK ; 4.988 ; 4.988 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]     ; CLK_Divider:DUT1|T_CLK ; 6.703 ; 6.703 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]     ; CLK_Divider:DUT1|T_CLK ; 6.536 ; 6.536 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]     ; CLK_Divider:DUT1|T_CLK ; 6.538 ; 6.538 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10]    ; CLK_Divider:DUT1|T_CLK ; 6.550 ; 6.550 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11]    ; CLK_Divider:DUT1|T_CLK ; 6.560 ; 6.560 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12]    ; CLK_Divider:DUT1|T_CLK ; 6.702 ; 6.702 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13]    ; CLK_Divider:DUT1|T_CLK ; 6.579 ; 6.579 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Distance_Raw[*]  ; CLK_Divider:DUT1|T_CLK ; 4.472 ; 4.472 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[0] ; CLK_Divider:DUT1|T_CLK ; 4.472 ; 4.472 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[1] ; CLK_Divider:DUT1|T_CLK ; 4.529 ; 4.529 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[2] ; CLK_Divider:DUT1|T_CLK ; 4.603 ; 4.603 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[3] ; CLK_Divider:DUT1|T_CLK ; 4.702 ; 4.702 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[4] ; CLK_Divider:DUT1|T_CLK ; 4.679 ; 4.679 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[5] ; CLK_Divider:DUT1|T_CLK ; 4.739 ; 4.739 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[6] ; CLK_Divider:DUT1|T_CLK ; 5.106 ; 5.106 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance_Raw[7] ; CLK_Divider:DUT1|T_CLK ; 4.697 ; 4.697 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig      ; CLK_Divider:DUT1|T_CLK ; 4.165 ; 4.165 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+------------------------+------------------------+--------------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+--------------+----------+----------+----------+
; CLK                    ; CLK                    ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK                    ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+------------------------+------------------------+--------------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+--------------+----------+----------+----------+
; CLK                    ; CLK                    ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK                    ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 100   ; 100  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 21 17:07:32 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.861      -505.306 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -1.870       -24.238 CLK 
Info (332146): Worst-case hold slack is -1.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.450        -1.450 CLK 
    Info (332119):     1.844         0.000 CLK_Divider:DUT1|T_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -17.517 CLK 
    Info (332119):    -0.611       -35.438 CLK_Divider:DUT1|T_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.869
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.869      -169.773 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.147        -1.788 CLK 
Info (332146): Worst-case hold slack is -1.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.333        -1.333 CLK 
    Info (332119):     0.760         0.000 CLK_Divider:DUT1|T_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -14.380 CLK 
    Info (332119):    -0.500       -29.000 CLK_Divider:DUT1|T_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4584 megabytes
    Info: Processing ended: Sat Jul 21 17:07:32 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


