Para realizar a Depuração através desse Método precisamos realizar o processo de "Analysis & Synthesis" dentro do Painel "Compilation" em "Tasks". Crie um arquivo "University Program VWF".

Dica:
- Dentro do VWF simulator viewer poderemos ter algum erro dentro do simulador. Para isso podemos acessar o "Simulation" e clicar na linguagem para Verilog.

