数字系统设计与Verilog HDL-(第6版) PDF下载 王金明 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712130097
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712130097
<p>书名:数字系统设计与Verilog HDL-(第6版)</p><p>作者:王金明</p><p>页数:390</p><p>定价:¥49.9</p><p>出版社:电子工业出版社</p><p>出版日期:2016-10-01</p><p>ISBN:9787121300974</p><p><h2>本书特色</h2></p>[<p>
本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Prime、Synplify Pro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。本书的特点是：着眼于实用，紧密联系教学实际，实例丰富。全书深入浅出，概念清晰，语言流畅。
                                        </p>]<p><h2>作者简介</h2></p>[<p>王金明，南京解放军理工大学通信学院教授，长期从事数字系数设计、电子电路设计方面课程的教学与科研工作。</p>]<p><h2>目录</h2></p>
    第1章  EDA技术概述	11.1  EDA技术及其发展	11.2  Top-down设计与IP核复用	41.2.1  Top-down设计	41.2.2  Bottom-up设计	51.2.3  IP复用技术与SoC	51.3  数字设计的流程	71.3.1  设计输入	71.3.2  综合	91.3.3  布局布线	91.3.4  仿真	101.3.5  编程配置	101.4  常用的EDA软件工具	101.5  EDA技术的发展趋势	14习题1	15第2章  FPGA/CPLD器件	162.1  PLD器件概述	162.1.1  PLD器件的发展历程	162.1.2  PLD器件的分类	172.2  PLD的基本原理与结构	192.2.1  PLD器件的基本结构	192.2.2  PLD电路的表示方法	202.3  低密度PLD的原理与结构	212.4  CPLD的原理与结构	262.4.1  宏单元结构	262.4.2  典型CPLD的结构	272.5  FPGA的原理与结构	302.5.1  查找表结构	302.5.2  典型FPGA的结构	322.5.3  Cyclone IV器件结构	352.6  FPGA/CPLD的编程元件	382.7  边界扫描测试技术	422.8  FPGA/CPLD的编程与配置	442.8.1  在系统可编程	442.8.2  FPGA器件的配置	452.8.3  Cyclone IV器件的编程	462.9  FPGA/CPLD器件概述	492.10  FPGA/CPLD的发展趋势	52习题2	53第3章  Quartus Prime使用指南	543.1  Quartus Prime原理图设计	553.1.1  半加器原理图设计输入	553.1.2  1位全加器设计输入	603.1.3  1位全加器的编译	613.1.4  1位全加器的仿真	633.1.5  1位全加器的下载	673.2  基于IP核的设计	713.2.1  模24方向可控计数器	713.2.2  4×4无符号数乘法器	783.3  SignalTap II的使用方法	843.4  Quartus Prime的优化设置与时序分析	88习题3	93实验与设计	953-1  简易数字钟	953-2  m序列发生器	973-3  8位带符号乘法器	973-4  用常量模块实现补码转换幅度码电路	101第4章  Verilog设计初步	1024.1  Verilog简介	1024.2  Verilog模块的结构	1034.3  Verilog基本组合电路设计	1074.3.1  用Verilog设计基本组合电路	1074.3.2  用Verilog设计加法器	1074.4  Verilog基本时序电路设计	1104.4.1  用Verilog设计触发器	1104.4.2  用Verilog设计计数器	111习题4	113实验与设计	1134-1  Synplify Pro综合器的使用方法	1134-2  Synplify综合器的使用方法	117 第5章  Verilog语法与要素	1195.1  Verilog语言要素	1195.2  常量	1205.2.1  整数（Integer）	1205.2.2  实数（Real）	1225.2.3  字符串（Strings）	1225.3  数据类型	1235.3.1  net型	1235.3.2  variable型	1245.4  参数	1265.5  向量	1285.6  运算符	130习题5	134实验与设计	1355-1  用altpll锁相环宏模块实现倍频和分频	135第6章  Verilog行为语句	1406.1  过程语句	1406.1.1  always过程语句	1416.1.2  initial过程语句	1446.2  块语句	1456.2.1  串行块begin-end	1456.2.2  并行块fork-join	1466.3  赋值语句	1476.3.1  持续赋值与过程赋值	1476.3.2  阻塞赋值与非阻塞赋值	1486.4  条件语句	1496.4.1  if-else语句	1506.4.2  case语句	1516.5  循环语句	1556.5.1  for语句	1566.5.2  repeat、while、forever语句	1576.6  编译指示语句	1596.7  任务与函数	1606.7.1  任务（task）	1606.7.2  函数（function）	1626.8  顺序执行与并发执行	166习题6	167实验与设计	1676-1  4×4矩阵键盘检测电路	167第7章  Verilog设计的层次与风格	1707.1  Verilog设计的层次	1707.2  门级结构描述	1707.2.1  Verilog HDL内置门元件	1717.2.2  门级结构描述	1737.3  行为描述	1747.4  数据流描述	1757.5  不同描述风格的设计	1767.5.1  半加器设计	1767.5.2  1位全加器设计	1777.5.3  4位加法器设计	1797.6  多层次结构电路的设计	1797.7  基本组合电路设计	1827.7.1  门电路	1827.7.2  编译码器	1827.7.3  其他组合电路	1847.8  基本时序电路设计	1857.8.1  触发器	1857.8.2  锁存器与寄存器	1857.8.3  计数器与串并转换器	1877.8.4  简易微处理器	1887.9  三态逻辑设计	190习题7	192实验与设计	1927-1  数字表决器	1927-2  FIFO缓存器设计	195第8章  Verilog有限状态机设计	1998.1  有限状态机	1998.2  有限状态机的Verilog描述	2018.2.1  用三个过程描述	2028.2.2  用两个过程描述	2038.2.3  单过程描述方式	2058.3  状 态 编 码	2078.3.1  常用的编码方式	2078.3.2  状态编码的定义	2118.4  有限状态机设计要点	2138.4.1  复位和起始状态的选择	2138.4.2  多余状态的处理	213习题8	215实验与设计	2158-1  流水灯控制器	2158-2  汽车尾灯控制器	2178-3  状态机A/D采样控制电路	2188-4  用状态机实现字符液晶显示控制	219第9章  Verilog设计进阶	2269.1  加法器设计	2269.1.1  级连加法器	2269.1.2  数据流描述的加法器	2279.1.3  超前进位加法器	2289.1.4  流水线加法器	2299.2  乘法器设计	2309.2.1  并行乘法器	2309.2.2  移位相加乘法器	2329.2.3  布斯乘法器	2349.2.4  查找表乘法器	2379.3  奇数分频与小数分频	2379.3.1  奇数分频	2379.3.2  半整数分频与小数分频	2399.4  VGA图像的显示与控制	2419.4.1  VGA图像显示原理与时序	2419.4.2  VGA图像显示与控制的实现	2449.5  点阵式液晶显示控制	2509.6  乐曲演奏电路	255习题9	260实验与设计	2629-1  数字跑表	2629-2  实用多功能数字钟	269第10章  Verilog设计的优化	27810.1  设计的可综合性	27810.2  流水线设计技术	28010.3  资源共享	28410.4  过程	28610.5  阻塞赋值与非阻塞赋值	288习题10	292实验与设计	29210-1  小数分频	29210-2  如何在FPGA设计中消除毛刺	29410-3  消抖动电路	297第11章  Verilog Test Bench与仿真	29811.1  系统任务与系统函数	29811.2  用户自定义元件	30211.2.1  组合电路UDP元件	30311.2.2  时序逻辑UDP元件	30411.3  延时模型的表示	30611.3.1  时间标尺定义`timescale	30611.3.2  延时的表示与延时说明块	30711.4  Test Bench测试平台	30811.5  组合和时序电路的仿真	31011.5.1  组合电路的仿真	31011.5.2  时序电路的仿真	312习题11	313实验与设计	31411-1  用ModelSim SE仿真8位二进制加法器	31411-2  用ModelSim SE仿真乘累加器	322第12章  Verilog语言的发展	32412.1  Verilog—2001语法结构	32412.1.1  语法结构的扩展与增强	32412.1.2  设计管理	33012.1.3  系统任务和系统函数的扩展	33212.1.4  VCD文件的扩展	33512.2  Verilog—2002语法结构	33612.2.1  硬件单元建模	33712.2.2  属性	34012.2.3  编程语言接口	344习题12	345第13章  通信与信号处理设计实例	34613.1  m序列发生器	34613.1.1  m序列的原理与性质	34613.1.2  m序列产生器设计	34813.2  Gold码	35013.2.1  Gold码的原理与性质	35013.2.2  Gold码产生器设计	35113.3  CRC校验码	35313.4  FSK解调	35513.5  数字过零检测与等精度频率测量	35813.5.1  数字过零检测法	35813.5.2  等精度频率测量	35913.6  QPSK调制器的FPGA实现	36213.7  FIR数字滤波器	365习题13	369实验与设计	36913-1  信号音产生器	36913-2  异步串行接口（UART）	376附录A  Verilog HDL（IEEE Std 1364—1995）关键字	382附录B  Verilog HDL（IEEE Std 1364—2001）关键字	383附录C  DE2—115介绍	384附录D  有关术语与缩略语	386参考文献	391
