Fitter report for Greedy_snake
Fri Oct 27 10:52:16 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 27 10:52:16 2017       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; Greedy_snake                                ;
; Top-level Entity Name              ; Greedy_snake                                ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C25Q240C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 830 / 24,624 ( 3 % )                        ;
;     Total combinational functions  ; 829 / 24,624 ( 3 % )                        ;
;     Dedicated logic registers      ; 374 / 24,624 ( 2 % )                        ;
; Total registers                    ; 374                                         ;
; Total pins                         ; 50 / 149 ( 34 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  33.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; Smg_duan[0]   ; Missing drive strength and slew rate ;
; Smg_duan[1]   ; Missing drive strength and slew rate ;
; Smg_duan[2]   ; Missing drive strength and slew rate ;
; Smg_duan[3]   ; Missing drive strength and slew rate ;
; Smg_duan[4]   ; Missing drive strength and slew rate ;
; Smg_duan[5]   ; Missing drive strength and slew rate ;
; Smg_duan[6]   ; Missing drive strength and slew rate ;
; Smg_duan[7]   ; Missing drive strength and slew rate ;
; Smg_we[0]     ; Missing drive strength and slew rate ;
; Smg_we[1]     ; Missing drive strength and slew rate ;
; Smg_we[2]     ; Missing drive strength and slew rate ;
; Smg_we[3]     ; Missing drive strength and slew rate ;
; Array_row[0]  ; Missing drive strength and slew rate ;
; Array_row[1]  ; Missing drive strength and slew rate ;
; Array_row[2]  ; Missing drive strength and slew rate ;
; Array_row[3]  ; Missing drive strength and slew rate ;
; Array_row[4]  ; Missing drive strength and slew rate ;
; Array_row[5]  ; Missing drive strength and slew rate ;
; Array_row[6]  ; Missing drive strength and slew rate ;
; Array_row[7]  ; Missing drive strength and slew rate ;
; Array_row[8]  ; Missing drive strength and slew rate ;
; Array_row[9]  ; Missing drive strength and slew rate ;
; Array_row[10] ; Missing drive strength and slew rate ;
; Array_row[11] ; Missing drive strength and slew rate ;
; Array_row[12] ; Missing drive strength and slew rate ;
; Array_row[13] ; Missing drive strength and slew rate ;
; Array_row[14] ; Missing drive strength and slew rate ;
; Array_row[15] ; Missing drive strength and slew rate ;
; Array_col[0]  ; Missing drive strength and slew rate ;
; Array_col[1]  ; Missing drive strength and slew rate ;
; Array_col[2]  ; Missing drive strength and slew rate ;
; Array_col[3]  ; Missing drive strength and slew rate ;
; Array_col[4]  ; Missing drive strength and slew rate ;
; Array_col[5]  ; Missing drive strength and slew rate ;
; Array_col[6]  ; Missing drive strength and slew rate ;
; Array_col[7]  ; Missing drive strength and slew rate ;
; Array_col[8]  ; Missing drive strength and slew rate ;
; Array_col[9]  ; Missing drive strength and slew rate ;
; Array_col[10] ; Missing drive strength and slew rate ;
; Array_col[11] ; Missing drive strength and slew rate ;
; Array_col[12] ; Missing drive strength and slew rate ;
; Array_col[13] ; Missing drive strength and slew rate ;
; Array_col[14] ; Missing drive strength and slew rate ;
; Array_col[15] ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1317 ) ; 0.00 % ( 0 / 1317 )        ; 0.00 % ( 0 / 1317 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1317 ) ; 0.00 % ( 0 / 1317 )        ; 0.00 % ( 0 / 1317 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1304 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Applications/Altera/13.1/Snake/output_files/Greedy_snake.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 830 / 24,624 ( 3 % ) ;
;     -- Combinational with no register       ; 456                  ;
;     -- Register only                        ; 1                    ;
;     -- Combinational with a register        ; 373                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 554                  ;
;     -- 3 input functions                    ; 77                   ;
;     -- <=2 input functions                  ; 198                  ;
;     -- Register only                        ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 704                  ;
;     -- arithmetic mode                      ; 125                  ;
;                                             ;                      ;
; Total registers*                            ; 374 / 25,294 ( 1 % ) ;
;     -- Dedicated logic registers            ; 374 / 24,624 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 60 / 1,539 ( 4 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 50 / 149 ( 34 % )    ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 66 ( 0 % )       ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%         ;
; Maximum fan-out                             ; 303                  ;
; Highest non-global fan-out                  ; 144                  ;
; Total fan-out                               ; 4253                 ;
; Average fan-out                             ; 3.23                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 830 / 24624 ( 3 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 456                 ; 0                              ;
;     -- Register only                        ; 1                   ; 0                              ;
;     -- Combinational with a register        ; 373                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 554                 ; 0                              ;
;     -- 3 input functions                    ; 77                  ; 0                              ;
;     -- <=2 input functions                  ; 198                 ; 0                              ;
;     -- Register only                        ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 704                 ; 0                              ;
;     -- arithmetic mode                      ; 125                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 374                 ; 0                              ;
;     -- Dedicated logic registers            ; 374 / 24624 ( 2 % ) ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 60 / 1539 ( 4 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 50                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 2 / 24 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 374                 ; 1                              ;
;     -- Registered Input Connections         ; 374                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 374                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4245                ; 383                            ;
;     -- Registered Connections               ; 2412                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 375                            ;
;     -- hard_block:auto_generated_inst       ; 375                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 1                              ;
;     -- Output Ports                         ; 44                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Clk   ; 33    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Down  ; 94    ; 4        ; 29           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Left  ; 103   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Right ; 99    ; 4        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Rst_n ; 212   ; 8        ; 25           ; 34           ; 21           ; 306                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Up    ; 100   ; 4        ; 36           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Array_col[0]  ; 46    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[10] ; 81    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[11] ; 72    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[12] ; 82    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[13] ; 71    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[14] ; 52    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[15] ; 51    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[1]  ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[2]  ; 76    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[3]  ; 50    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[4]  ; 78    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[5]  ; 49    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[6]  ; 45    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[7]  ; 44    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[8]  ; 55    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_col[9]  ; 80    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[0]  ; 41    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[10] ; 88    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[11] ; 68    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[12] ; 70    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[13] ; 87    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[14] ; 83    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[15] ; 84    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[1]  ; 38    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[2]  ; 64    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[3]  ; 39    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[4]  ; 43    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[5]  ; 63    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[6]  ; 56    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[7]  ; 57    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[8]  ; 69    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Array_row[9]  ; 65    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[0]   ; 234   ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[1]   ; 226   ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[2]   ; 231   ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[3]   ; 235   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[4]   ; 236   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[5]   ; 232   ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[6]   ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_duan[7]   ; 233   ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_we[0]     ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_we[1]     ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_we[2]     ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Smg_we[3]     ; 237   ; 8        ; 3            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 226      ; DATA5                       ; Use as regular IO        ; Smg_duan[1]             ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6           ; Use as regular IO        ; Smg_duan[2]             ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7           ; Use as regular IO        ; Smg_duan[5]             ; Dual Purpose Pin          ;
; 233      ; DIFFIO_T3p, DATA11          ; Use as regular IO        ; Smg_duan[7]             ; Dual Purpose Pin          ;
; 236      ; DATA12, DQS1T/CQ1T#,CDPCLK7 ; Use as regular IO        ; Smg_duan[4]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 15 / 17 ( 88 % ) ; 2.5V          ; --           ;
; 3        ; 18 / 20 ( 90 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 22 ( 18 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 15 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 13 / 22 ( 59 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; Clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 32         ; 2        ; Array_row[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; Array_row[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; Array_row[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; Array_row[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; Array_col[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; Array_col[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; Array_col[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; Array_col[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 44         ; 2        ; Array_col[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 45         ; 2        ; Array_col[15]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 46         ; 2        ; Array_col[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; Array_col[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 50         ; 2        ; Array_row[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 51         ; 2        ; Array_row[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; Array_row[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 55         ; 3        ; Array_row[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 56         ; 3        ; Array_row[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; Array_row[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 60         ; 3        ; Array_row[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 61         ; 3        ; Array_row[12]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; Array_col[13]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 63         ; 3        ; Array_col[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 64         ; 3        ; Array_col[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; Array_col[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; Array_col[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; Array_col[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; Array_col[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 74         ; 3        ; Array_col[12]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; Array_row[14]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 79         ; 3        ; Array_row[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; Array_row[13]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 82         ; 3        ; Array_row[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 91         ; 4        ; Down                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 97         ; 4        ; Right                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 99         ; 4        ; Up                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; Left                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 109      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 162      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 185      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 185        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; Rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; Smg_duan[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; Smg_duan[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; Smg_duan[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 232        ; 8        ; Smg_duan[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 237        ; 8        ; Smg_duan[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 238        ; 8        ; Smg_duan[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 239        ; 8        ; Smg_duan[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 242        ; 8        ; Smg_duan[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 243        ; 8        ; Smg_we[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 244        ; 8        ; Smg_we[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; Smg_we[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; Smg_we[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------+
; Name                          ; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; altpll0_inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                          ;
; Compensate clock              ; clock0                                                                          ;
; Compensated input/output pins ; --                                                                              ;
; Switchover type               ; --                                                                              ;
; Input frequency 0             ; 24.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                              ;
; Nominal PFD frequency         ; 24.0 MHz                                                                        ;
; Nominal VCO frequency         ; 624.0 MHz                                                                       ;
; VCO post scale K counter      ; 2                                                                               ;
; VCO frequency control         ; Auto                                                                            ;
; VCO phase shift step          ; 200 ps                                                                          ;
; VCO multiply                  ; --                                                                              ;
; VCO divide                    ; --                                                                              ;
; Freq min lock                 ; 11.54 MHz                                                                       ;
; Freq max lock                 ; 25.01 MHz                                                                       ;
; M VCO Tap                     ; 0                                                                               ;
; M Initial                     ; 1                                                                               ;
; M value                       ; 26                                                                              ;
; N value                       ; 1                                                                               ;
; Charge pump current           ; setting 1                                                                       ;
; Loop filter resistance        ; setting 24                                                                      ;
; Loop filter capacitance       ; setting 0                                                                       ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                              ;
; Bandwidth type                ; Medium                                                                          ;
; Real time reconfigurable      ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                             ;
; PLL location                  ; PLL_1                                                                           ;
; Inclk0 signal                 ; Clk                                                                             ;
; Inclk1 signal                 ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ;
; Inclk1 signal type            ; --                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                   ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+--------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 1    ; 24.0 MHz         ; 0 (0 ps)    ; 1.73 (200 ps)    ; 50/50      ; C0      ; 26            ; 13/13 Even   ; --            ; 1       ; 0       ; altpll0_inst|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 2400 ; 0.01 MHz         ; 0 (0 ps)    ; 0.09 (200 ps)    ; 50/50      ; C2      ; 480           ; 240/240 Even ; C1            ; 1       ; 0       ; altpll0_inst|altpll_component|auto_generated|pll1|clk[1] ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C1      ; 130           ; 65/65 Even   ; --            ; 1       ; 0       ;                                                          ;
+--------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; |Greedy_snake                            ; 830 (1)     ; 374 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 50   ; 0            ; 456 (1)      ; 1 (0)             ; 373 (0)          ; |Greedy_snake                                                                            ; work         ;
;    |Apple_generate_module:U3|            ; 58 (58)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 42 (42)          ; |Greedy_snake|Apple_generate_module:U3                                                   ; work         ;
;    |Array_decoder:U8|                    ; 264 (264)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 0 (0)             ; 52 (52)          ; |Greedy_snake|Array_decoder:U8                                                           ; work         ;
;    |Game_ctrl_module:U2|                 ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |Greedy_snake|Game_ctrl_module:U2                                                        ; work         ;
;    |Key_check_module:U6|                 ; 58 (58)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 40 (40)          ; |Greedy_snake|Key_check_module:U6                                                        ; work         ;
;    |Smg_display_module:U7|               ; 119 (119)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 61 (61)          ; |Greedy_snake|Smg_display_module:U7                                                      ; work         ;
;    |Snake_ctrl_module:U4|                ; 328 (328)   ; 179 (179)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 179 (179)        ; |Greedy_snake|Snake_ctrl_module:U4                                                       ; work         ;
;    |altpll0:altpll0_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Greedy_snake|altpll0:altpll0_inst                                                       ; work         ;
;       |altpll:altpll_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Greedy_snake|altpll0:altpll0_inst|altpll:altpll_component                               ; work         ;
;          |altpll0_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Greedy_snake|altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Smg_duan[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_duan[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_we[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_we[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_we[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Smg_we[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_row[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Array_col[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rst_n         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Clk           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Down          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Up            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Left          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Right         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; Rst_n                                   ;                   ;         ;
; Clk                                     ;                   ;         ;
; Down                                    ;                   ;         ;
;      - Key_check_module:U6|Key_down~0   ; 1                 ; 6       ;
;      - Key_check_module:U6|Key_down2~0  ; 1                 ; 6       ;
; Up                                      ;                   ;         ;
;      - Key_check_module:U6|Key_up~0     ; 0                 ; 6       ;
;      - Key_check_module:U6|Key_up2~0    ; 0                 ; 6       ;
; Left                                    ;                   ;         ;
;      - Key_check_module:U6|Key_left~0   ; 0                 ; 6       ;
;      - Key_check_module:U6|Key_left2~0  ; 0                 ; 6       ;
; Right                                   ;                   ;         ;
;      - Key_check_module:U6|Key_right~0  ; 0                 ; 6       ;
;      - Key_check_module:U6|Key_right2~0 ; 0                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Apple_generate_module:U3|always1~9                                                          ; LCCOMB_X27_Y28_N28 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Array_decoder:U8|Equal0~0                                                                   ; LCCOMB_X27_Y29_N2  ; 41      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Array_decoder:U8|always0~0                                                                  ; LCCOMB_X27_Y29_N24 ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Array_decoder:U8|counter[3]~41                                                              ; LCCOMB_X25_Y26_N6  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Array_decoder:U8|row[0]~27                                                                  ; LCCOMB_X25_Y27_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Array_decoder:U8|select[3]~38                                                               ; LCCOMB_X25_Y27_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Clk                                                                                         ; PIN_33             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Key_check_module:U6|Equal0~10                                                               ; LCCOMB_X28_Y19_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Rst_n                                                                                       ; PIN_212            ; 303     ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Smg_display_module:U7|Points[0]~10                                                          ; LCCOMB_X12_Y32_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Smg_display_module:U7|Points[12]~8                                                          ; LCCOMB_X14_Y32_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Smg_display_module:U7|Points[4]~3                                                           ; LCCOMB_X12_Y32_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Smg_display_module:U7|Points[9]~20                                                          ; LCCOMB_X14_Y32_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Smg_display_module:U7|Smg_duan[3]~13                                                        ; LCCOMB_X10_Y32_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Smg_display_module:U7|Smg_duan[3]~14                                                        ; LCCOMB_X11_Y32_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Snake_ctrl_module:U4|BodyA[3]~9                                                             ; LCCOMB_X29_Y30_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Snake_ctrl_module:U4|BodyA[7]~21                                                            ; LCCOMB_X28_Y29_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Snake_ctrl_module:U4|BodyB[3]~0                                                             ; LCCOMB_X26_Y30_N30 ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Snake_ctrl_module:U4|Equal0~10                                                              ; LCCOMB_X30_Y29_N14 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Snake_ctrl_module:U4|Snake_length[2]~14                                                     ; LCCOMB_X27_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 286     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 88      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Rst_n                                                                                       ; PIN_212  ; 303     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 286     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 88      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; Game_ctrl_module:U2|Game_status[1]          ; 144     ;
; Game_ctrl_module:U2|Game_status[2]          ; 144     ;
; Game_ctrl_module:U2|Game_status[0]          ; 143     ;
; Snake_ctrl_module:U4|BodyB[3]~0             ; 120     ;
; Array_decoder:U8|counter[1]                 ; 89      ;
; Array_decoder:U8|counter[0]                 ; 75      ;
; Array_decoder:U8|Equal0~0                   ; 41      ;
; Array_decoder:U8|counter[2]                 ; 39      ;
; Array_decoder:U8|row[0]~27                  ; 32      ;
; Array_decoder:U8|counter[4]                 ; 32      ;
; Array_decoder:U8|counter[3]                 ; 29      ;
; Snake_ctrl_module:U4|BodyA[0]               ; 28      ;
; Snake_ctrl_module:U4|BodyA[4]               ; 27      ;
; Snake_ctrl_module:U4|BodyA[2]               ; 26      ;
; Snake_ctrl_module:U4|BodyA[1]               ; 26      ;
; Snake_ctrl_module:U4|BodyA[5]               ; 25      ;
; Snake_ctrl_module:U4|BodyA[6]               ; 25      ;
; Snake_ctrl_module:U4|BodyA[3]               ; 25      ;
; Apple_generate_module:U3|always1~9          ; 24      ;
; Snake_ctrl_module:U4|BodyA[7]               ; 24      ;
; Array_decoder:U8|always0~0                  ; 23      ;
; Snake_ctrl_module:U4|Snake_length[3]        ; 22      ;
; Snake_ctrl_module:U4|Equal0~10              ; 20      ;
; Array_decoder:U8|counter[5]                 ; 20      ;
; Array_decoder:U8|select[7]                  ; 16      ;
; Array_decoder:U8|select[6]                  ; 16      ;
; Array_decoder:U8|select[5]                  ; 16      ;
; Array_decoder:U8|select[4]                  ; 16      ;
; Array_decoder:U8|select[3]                  ; 16      ;
; Array_decoder:U8|select[2]                  ; 16      ;
; Array_decoder:U8|select[1]                  ; 16      ;
; Array_decoder:U8|select[0]                  ; 16      ;
; Snake_ctrl_module:U4|Snake_length[0]        ; 16      ;
; Key_check_module:U6|Equal0~10               ; 15      ;
; Snake_ctrl_module:U4|Snake_length[2]        ; 15      ;
; Array_decoder:U8|row~35                     ; 14      ;
; Snake_ctrl_module:U4|Direct_r.Right         ; 13      ;
; Array_decoder:U8|select[2]~33               ; 13      ;
; Array_decoder:U8|select[2]~32               ; 13      ;
; Smg_display_module:U7|Equal0~10             ; 12      ;
; Snake_ctrl_module:U4|Direct_r.Down          ; 11      ;
; Array_decoder:U8|LessThan1~0                ; 11      ;
; Snake_ctrl_module:U4|Snake_length[1]        ; 11      ;
; Smg_display_module:U7|Equal3~3              ; 10      ;
; Smg_display_module:U7|Equal1~1              ; 10      ;
; Snake_ctrl_module:U4|BodyA[1]~0             ; 9       ;
; Snake_ctrl_module:U4|Direct_r.Left          ; 9       ;
; Snake_ctrl_module:U4|Direct_r.Up            ; 9       ;
; ~GND                                        ; 8       ;
; Snake_ctrl_module:U4|Snake_length[2]~14     ; 8       ;
; Apple_generate_module:U3|Random_num_1[1]    ; 8       ;
; Array_decoder:U8|counter[3]~41              ; 8       ;
; Array_decoder:U8|select[3]~38               ; 8       ;
; Array_decoder:U8|col~37                     ; 8       ;
; Smg_display_module:U7|Smg_duan[3]~11        ; 8       ;
; Smg_display_module:U7|Smg_duan[3]~8         ; 8       ;
; Smg_display_module:U7|Smg_duan[3]~5         ; 8       ;
; Smg_display_module:U7|Equal2~2              ; 8       ;
; Smg_display_module:U7|Smg_duan[3]~14        ; 7       ;
; Smg_display_module:U7|Smg_duan[3]~2         ; 7       ;
; Apple_generate_module:U3|Body_add_sig       ; 6       ;
; Smg_display_module:U7|LessThan0~0           ; 6       ;
; Smg_display_module:U7|Points[1]             ; 6       ;
; Smg_display_module:U7|Points[9]             ; 6       ;
; Smg_display_module:U7|Points[5]             ; 6       ;
; Smg_display_module:U7|Points[0]             ; 6       ;
; Smg_display_module:U7|Points[8]             ; 6       ;
; Smg_display_module:U7|Points[4]             ; 6       ;
; Apple_generate_module:U3|Random_num_2[1]    ; 6       ;
; Snake_ctrl_module:U4|Direct_up              ; 5       ;
; Snake_ctrl_module:U4|Direct_left            ; 5       ;
; Key_check_module:U6|Key_right               ; 5       ;
; Key_check_module:U6|Key_left                ; 5       ;
; Key_check_module:U6|Key_up                  ; 5       ;
; Key_check_module:U6|Key_down                ; 5       ;
; Smg_display_module:U7|Points[9]~4           ; 5       ;
; Smg_display_module:U7|LessThan1~0           ; 5       ;
; Smg_display_module:U7|Smg_duan[3]~13        ; 5       ;
; Smg_display_module:U7|Points[10]            ; 5       ;
; Smg_display_module:U7|Points[6]             ; 5       ;
; Smg_display_module:U7|Points[2]             ; 5       ;
; Smg_display_module:U7|Count1[10]            ; 5       ;
; Smg_display_module:U7|Count1[14]            ; 5       ;
; Smg_display_module:U7|Count1[7]             ; 5       ;
; Smg_display_module:U7|Count1[16]            ; 5       ;
; Smg_display_module:U7|Points[12]            ; 5       ;
; Apple_generate_module:U3|Random_num_2[2]    ; 5       ;
; Snake_ctrl_module:U4|Snake_length[7]        ; 5       ;
; Snake_ctrl_module:U4|Snake_length[4]        ; 5       ;
; Smg_display_module:U7|Points[13]            ; 5       ;
; Smg_display_module:U7|Points[9]~20          ; 4       ;
; Snake_ctrl_module:U4|Direct_down            ; 4       ;
; Snake_ctrl_module:U4|Direct_right           ; 4       ;
; Snake_ctrl_module:U4|always1~2              ; 4       ;
; Snake_ctrl_module:U4|Equal49~0              ; 4       ;
; Smg_display_module:U7|Points[0]~10          ; 4       ;
; Smg_display_module:U7|Points[12]~8          ; 4       ;
; Smg_display_module:U7|Points[4]~3           ; 4       ;
; Array_decoder:U8|row~24                     ; 4       ;
; Smg_display_module:U7|Points[3]             ; 4       ;
; Smg_display_module:U7|Points[11]            ; 4       ;
; Smg_display_module:U7|Points[7]             ; 4       ;
; Smg_display_module:U7|Count1[6]             ; 4       ;
; Smg_display_module:U7|Count1[15]            ; 4       ;
; Smg_display_module:U7|Count1[11]            ; 4       ;
; Snake_ctrl_module:U4|Snake_length[6]        ; 4       ;
; Snake_ctrl_module:U4|Snake_length[5]        ; 4       ;
; Array_decoder:U8|counter[7]                 ; 4       ;
; Array_decoder:U8|counter[6]                 ; 4       ;
; Smg_display_module:U7|Points[14]            ; 4       ;
; Rst_n~input                                 ; 3       ;
; Snake_ctrl_module:U4|BodyA~1                ; 3       ;
; Snake_ctrl_module:U4|always1~89             ; 3       ;
; Snake_ctrl_module:U4|always1~82             ; 3       ;
; Snake_ctrl_module:U4|always1~3              ; 3       ;
; Snake_ctrl_module:U4|Equal3~0               ; 3       ;
; Snake_ctrl_module:U4|Equal50~0              ; 3       ;
; Snake_ctrl_module:U4|BodyL[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[7]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[6]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[5]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[4]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[3]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[2]               ; 3       ;
; Snake_ctrl_module:U4|BodyL[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[1]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[1]               ; 3       ;
; Array_decoder:U8|LessThan10~1               ; 3       ;
; Snake_ctrl_module:U4|BodyL[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyI[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyJ[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyK[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyD[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyB[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyC[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyH[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyE[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyF[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyG[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyM[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyN[0]               ; 3       ;
; Snake_ctrl_module:U4|BodyO[0]               ; 3       ;
; Game_ctrl_module:U2|always0~0               ; 3       ;
; Smg_display_module:U7|Eaten_sig             ; 3       ;
; Array_decoder:U8|col~34                     ; 3       ;
; Array_decoder:U8|WideOr22~0                 ; 3       ;
; Smg_display_module:U7|Equal0~7              ; 3       ;
; Smg_display_module:U7|Equal0~6              ; 3       ;
; Smg_display_module:U7|Equal0~5              ; 3       ;
; Smg_display_module:U7|Count1[9]             ; 3       ;
; Smg_display_module:U7|Count1[13]            ; 3       ;
; Apple_generate_module:U3|Random_num_3[7]    ; 3       ;
; Apple_generate_module:U3|Random_num_3[6]    ; 3       ;
; Apple_generate_module:U3|Random_num_3[5]    ; 3       ;
; Apple_generate_module:U3|Random_num_1[7]    ; 3       ;
; Apple_generate_module:U3|Random_num_1[6]    ; 3       ;
; Apple_generate_module:U3|Random_num_1[5]    ; 3       ;
; Apple_generate_module:U3|Random_num_2[7]    ; 3       ;
; Apple_generate_module:U3|Random_num_2[6]    ; 3       ;
; Apple_generate_module:U3|Random_num_2[5]    ; 3       ;
; Apple_generate_module:U3|Random_num_3[3]    ; 3       ;
; Apple_generate_module:U3|Random_num_1[3]    ; 3       ;
; Apple_generate_module:U3|Random_num_1[2]    ; 3       ;
; Apple_generate_module:U3|Random_num_2[3]    ; 3       ;
; Snake_ctrl_module:U4|Hit_body_sig           ; 3       ;
; Snake_ctrl_module:U4|Hit_wall_sig           ; 3       ;
; Smg_display_module:U7|Points[15]            ; 3       ;
; Right~input                                 ; 2       ;
; Left~input                                  ; 2       ;
; Up~input                                    ; 2       ;
; Down~input                                  ; 2       ;
; Snake_ctrl_module:U4|Direct_up~0            ; 2       ;
; Snake_ctrl_module:U4|Direct_left~0          ; 2       ;
; Snake_ctrl_module:U4|BodyA~22               ; 2       ;
; Snake_ctrl_module:U4|BodyA[7]~21            ; 2       ;
; Snake_ctrl_module:U4|BodyA[3]~9             ; 2       ;
; Snake_ctrl_module:U4|BodyA~2                ; 2       ;
; Key_check_module:U6|Count1[0]               ; 2       ;
; Key_check_module:U6|Count1[1]               ; 2       ;
; Key_check_module:U6|Count1[2]               ; 2       ;
; Key_check_module:U6|Count1[3]               ; 2       ;
; Key_check_module:U6|Count1[4]               ; 2       ;
; Key_check_module:U6|Count1[5]               ; 2       ;
; Key_check_module:U6|Count1[6]               ; 2       ;
; Key_check_module:U6|Count1[7]               ; 2       ;
; Key_check_module:U6|Count1[10]              ; 2       ;
; Key_check_module:U6|Count1[11]              ; 2       ;
; Key_check_module:U6|Count1[8]               ; 2       ;
; Key_check_module:U6|Count1[9]               ; 2       ;
; Key_check_module:U6|Count1[12]              ; 2       ;
; Key_check_module:U6|Count1[13]              ; 2       ;
; Key_check_module:U6|Count1[14]              ; 2       ;
; Key_check_module:U6|Count1[15]              ; 2       ;
; Key_check_module:U6|Count1[16]              ; 2       ;
; Key_check_module:U6|Count1[17]              ; 2       ;
; Key_check_module:U6|Count1[18]              ; 2       ;
; Key_check_module:U6|Count1[19]              ; 2       ;
; Key_check_module:U6|Count1[20]              ; 2       ;
; Key_check_module:U6|Count1[21]              ; 2       ;
; Key_check_module:U6|Count1[22]              ; 2       ;
; Key_check_module:U6|Count1[23]              ; 2       ;
; Key_check_module:U6|Count1[24]              ; 2       ;
; Key_check_module:U6|Count1[25]              ; 2       ;
; Key_check_module:U6|Count1[26]              ; 2       ;
; Key_check_module:U6|Count1[27]              ; 2       ;
; Key_check_module:U6|Count1[28]              ; 2       ;
; Key_check_module:U6|Count1[29]              ; 2       ;
; Key_check_module:U6|Count1[30]              ; 2       ;
; Key_check_module:U6|Count1[31]              ; 2       ;
; Snake_ctrl_module:U4|Count[0]               ; 2       ;
; Snake_ctrl_module:U4|Count[1]               ; 2       ;
; Snake_ctrl_module:U4|Count[2]               ; 2       ;
; Snake_ctrl_module:U4|Count[3]               ; 2       ;
; Snake_ctrl_module:U4|Count[4]               ; 2       ;
; Snake_ctrl_module:U4|Count[5]               ; 2       ;
; Snake_ctrl_module:U4|Count[6]               ; 2       ;
; Snake_ctrl_module:U4|Count[7]               ; 2       ;
; Snake_ctrl_module:U4|Count[9]               ; 2       ;
; Snake_ctrl_module:U4|Count[8]               ; 2       ;
; Snake_ctrl_module:U4|Count[10]              ; 2       ;
; Snake_ctrl_module:U4|Count[11]              ; 2       ;
; Snake_ctrl_module:U4|Count[12]              ; 2       ;
; Snake_ctrl_module:U4|Count[13]              ; 2       ;
; Snake_ctrl_module:U4|Count[14]              ; 2       ;
; Snake_ctrl_module:U4|Count[15]              ; 2       ;
; Snake_ctrl_module:U4|Count[18]              ; 2       ;
; Snake_ctrl_module:U4|Count[16]              ; 2       ;
; Snake_ctrl_module:U4|Count[17]              ; 2       ;
; Snake_ctrl_module:U4|Count[19]              ; 2       ;
; Snake_ctrl_module:U4|Count[21]              ; 2       ;
; Snake_ctrl_module:U4|Count[23]              ; 2       ;
; Snake_ctrl_module:U4|Count[20]              ; 2       ;
; Snake_ctrl_module:U4|Count[22]              ; 2       ;
; Snake_ctrl_module:U4|Count[24]              ; 2       ;
; Snake_ctrl_module:U4|Count[25]              ; 2       ;
; Snake_ctrl_module:U4|Count[26]              ; 2       ;
; Snake_ctrl_module:U4|Count[27]              ; 2       ;
; Snake_ctrl_module:U4|Count[28]              ; 2       ;
; Snake_ctrl_module:U4|Count[29]              ; 2       ;
; Snake_ctrl_module:U4|Count[30]              ; 2       ;
; Snake_ctrl_module:U4|Count[31]              ; 2       ;
; Snake_ctrl_module:U4|always1~90             ; 2       ;
; Snake_ctrl_module:U4|Equal2~0               ; 2       ;
; Apple_generate_module:U3|Apple_3[7]         ; 2       ;
; Apple_generate_module:U3|Apple_1[7]         ; 2       ;
; Apple_generate_module:U3|Apple_2[7]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[7]               ; 2       ;
; Apple_generate_module:U3|Apple_3[6]         ; 2       ;
; Apple_generate_module:U3|Apple_1[6]         ; 2       ;
; Apple_generate_module:U3|Apple_2[6]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[6]               ; 2       ;
; Apple_generate_module:U3|Apple_3[5]         ; 2       ;
; Apple_generate_module:U3|Apple_1[5]         ; 2       ;
; Apple_generate_module:U3|Apple_2[5]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[5]               ; 2       ;
; Apple_generate_module:U3|Apple_3[4]         ; 2       ;
; Apple_generate_module:U3|Apple_1[4]         ; 2       ;
; Apple_generate_module:U3|Apple_2[4]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[4]               ; 2       ;
; Array_decoder:U8|counter[3]~35              ; 2       ;
; Array_decoder:U8|counter[3]~34              ; 2       ;
; Array_decoder:U8|counter[3]~23              ; 2       ;
; Apple_generate_module:U3|Apple_3[3]         ; 2       ;
; Apple_generate_module:U3|Apple_1[3]         ; 2       ;
; Apple_generate_module:U3|Apple_2[3]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[3]               ; 2       ;
; Apple_generate_module:U3|Apple_1[2]         ; 2       ;
; Apple_generate_module:U3|Apple_2[2]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[2]               ; 2       ;
; Apple_generate_module:U3|Apple_3[1]         ; 2       ;
; Apple_generate_module:U3|Apple_1[1]         ; 2       ;
; Apple_generate_module:U3|Apple_2[1]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[1]               ; 2       ;
; Array_decoder:U8|LessThan9~0                ; 2       ;
; Array_decoder:U8|LessThan1~1                ; 2       ;
; Array_decoder:U8|LessThan11~0               ; 2       ;
; Array_decoder:U8|LessThan10~0               ; 2       ;
; Array_decoder:U8|LessThan0~0                ; 2       ;
; Apple_generate_module:U3|Apple_3[0]         ; 2       ;
; Apple_generate_module:U3|Apple_1[0]         ; 2       ;
; Apple_generate_module:U3|Apple_2[0]         ; 2       ;
; Snake_ctrl_module:U4|BodyP[0]               ; 2       ;
; Smg_display_module:U7|Points[9]~6           ; 2       ;
; Array_decoder:U8|col~38                     ; 2       ;
; Array_decoder:U8|counter[3]~12              ; 2       ;
; Array_decoder:U8|col~31                     ; 2       ;
; Array_decoder:U8|col~29                     ; 2       ;
; Array_decoder:U8|col~27                     ; 2       ;
; Array_decoder:U8|col~22                     ; 2       ;
; Smg_display_module:U7|Equal3~1              ; 2       ;
; Smg_display_module:U7|Count1[0]             ; 2       ;
; Smg_display_module:U7|Count1[1]             ; 2       ;
; Smg_display_module:U7|Count1[2]             ; 2       ;
; Smg_display_module:U7|Count1[3]             ; 2       ;
; Smg_display_module:U7|Count1[4]             ; 2       ;
; Smg_display_module:U7|Count1[5]             ; 2       ;
; Smg_display_module:U7|Count1[8]             ; 2       ;
; Smg_display_module:U7|Count1[17]            ; 2       ;
; Smg_display_module:U7|Count1[18]            ; 2       ;
; Smg_display_module:U7|Count1[19]            ; 2       ;
; Smg_display_module:U7|Count1[12]            ; 2       ;
; Smg_display_module:U7|Count1[20]            ; 2       ;
; Smg_display_module:U7|Count1[21]            ; 2       ;
; Smg_display_module:U7|Count1[22]            ; 2       ;
; Smg_display_module:U7|Count1[23]            ; 2       ;
; Smg_display_module:U7|Count1[24]            ; 2       ;
; Smg_display_module:U7|Count1[25]            ; 2       ;
; Smg_display_module:U7|Count1[26]            ; 2       ;
; Smg_display_module:U7|Count1[27]            ; 2       ;
; Smg_display_module:U7|Count1[28]            ; 2       ;
; Smg_display_module:U7|Count1[29]            ; 2       ;
; Smg_display_module:U7|Count1[30]            ; 2       ;
; Smg_display_module:U7|Count1[31]            ; 2       ;
; Smg_display_module:U7|Equal0~0              ; 2       ;
; Smg_display_module:U7|Smg_duan[7]           ; 2       ;
; Apple_generate_module:U3|Random_num_3[4]    ; 2       ;
; Apple_generate_module:U3|Random_num_1[4]    ; 2       ;
; Apple_generate_module:U3|Random_num_2[4]    ; 2       ;
; Clk~input                                   ; 1       ;
; Apple_generate_module:U3|Random_num_1[1]~20 ; 1       ;
; Key_check_module:U6|Key_right2~0            ; 1       ;
; Key_check_module:U6|Key_left2~0             ; 1       ;
; Key_check_module:U6|Key_up2~0               ; 1       ;
; Key_check_module:U6|Key_down2~0             ; 1       ;
; Apple_generate_module:U3|Apple_3[7]~4       ; 1       ;
; Apple_generate_module:U3|Apple_1[6]~3       ; 1       ;
; Apple_generate_module:U3|Apple_2[6]~5       ; 1       ;
; Apple_generate_module:U3|Apple_3[5]~3       ; 1       ;
; Apple_generate_module:U3|Apple_2[5]~4       ; 1       ;
; Apple_generate_module:U3|Apple_3[3]~2       ; 1       ;
; Apple_generate_module:U3|Apple_1[3]~1       ; 1       ;
; Apple_generate_module:U3|Apple_2[3]~3       ; 1       ;
; Apple_generate_module:U3|Apple_2[1]~2       ; 1       ;
; Array_decoder:U8|select[3]~42               ; 1       ;
; Array_decoder:U8|select[3]~41               ; 1       ;
; Array_decoder:U8|select[3]~40               ; 1       ;
; Array_decoder:U8|select[3]~39               ; 1       ;
; Array_decoder:U8|counter[3]~54              ; 1       ;
; Array_decoder:U8|counter[3]~53              ; 1       ;
; Array_decoder:U8|counter[3]~52              ; 1       ;
; Array_decoder:U8|counter[3]~51              ; 1       ;
; Snake_ctrl_module:U4|always1~92             ; 1       ;
; Snake_ctrl_module:U4|always1~91             ; 1       ;
; Array_decoder:U8|select[2]~19               ; 1       ;
; Array_decoder:U8|select[2]~23               ; 1       ;
; Array_decoder:U8|select[2]~3                ; 1       ;
; Array_decoder:U8|select[2]~7                ; 1       ;
; Snake_ctrl_module:U4|Selector9~3            ; 1       ;
; Array_decoder:U8|counter[3]~50              ; 1       ;
; Array_decoder:U8|col~58                     ; 1       ;
; Array_decoder:U8|col~57                     ; 1       ;
; Array_decoder:U8|col~56                     ; 1       ;
; Array_decoder:U8|col~55                     ; 1       ;
; Array_decoder:U8|col~54                     ; 1       ;
; Array_decoder:U8|col~53                     ; 1       ;
; Array_decoder:U8|row~50                     ; 1       ;
; Array_decoder:U8|row~49                     ; 1       ;
; Array_decoder:U8|row~48                     ; 1       ;
; Array_decoder:U8|row~47                     ; 1       ;
; Array_decoder:U8|row~46                     ; 1       ;
; Array_decoder:U8|row~45                     ; 1       ;
; Array_decoder:U8|row~44                     ; 1       ;
; Array_decoder:U8|row~43                     ; 1       ;
; Array_decoder:U8|row~42                     ; 1       ;
; Array_decoder:U8|row~41                     ; 1       ;
; Array_decoder:U8|row~40                     ; 1       ;
; Array_decoder:U8|row~39                     ; 1       ;
; Snake_ctrl_module:U4|Direct_down~0          ; 1       ;
; Snake_ctrl_module:U4|Direct_up~1            ; 1       ;
; Snake_ctrl_module:U4|Direct_right~0         ; 1       ;
; Snake_ctrl_module:U4|Direct_left~1          ; 1       ;
; Key_check_module:U6|Count1~6                ; 1       ;
; Key_check_module:U6|Count1~5                ; 1       ;
; Key_check_module:U6|Count1~4                ; 1       ;
; Key_check_module:U6|Count1~3                ; 1       ;
; Key_check_module:U6|Count1~2                ; 1       ;
; Key_check_module:U6|Count1~1                ; 1       ;
; Key_check_module:U6|Count1~0                ; 1       ;
; Snake_ctrl_module:U4|Count~10               ; 1       ;
; Snake_ctrl_module:U4|Count~9                ; 1       ;
; Snake_ctrl_module:U4|Count~8                ; 1       ;
; Snake_ctrl_module:U4|Count~7                ; 1       ;
; Snake_ctrl_module:U4|Count~6                ; 1       ;
; Snake_ctrl_module:U4|Count~5                ; 1       ;
; Snake_ctrl_module:U4|Count~4                ; 1       ;
; Snake_ctrl_module:U4|Count~3                ; 1       ;
; Snake_ctrl_module:U4|Count~2                ; 1       ;
; Snake_ctrl_module:U4|Count~1                ; 1       ;
; Snake_ctrl_module:U4|Count~0                ; 1       ;
; Snake_ctrl_module:U4|Selector10~1           ; 1       ;
; Snake_ctrl_module:U4|Selector10~0           ; 1       ;
; Snake_ctrl_module:U4|Selector12~1           ; 1       ;
; Snake_ctrl_module:U4|Selector12~0           ; 1       ;
; Snake_ctrl_module:U4|Selector11~1           ; 1       ;
; Snake_ctrl_module:U4|Selector11~0           ; 1       ;
; Snake_ctrl_module:U4|Selector9~2            ; 1       ;
; Snake_ctrl_module:U4|BodyL~7                ; 1       ;
; Snake_ctrl_module:U4|BodyI~7                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~7                ; 1       ;
; Snake_ctrl_module:U4|BodyK~7                ; 1       ;
; Snake_ctrl_module:U4|BodyD~7                ; 1       ;
; Snake_ctrl_module:U4|BodyA~28               ; 1       ;
; Snake_ctrl_module:U4|BodyA~27               ; 1       ;
; Snake_ctrl_module:U4|BodyC~7                ; 1       ;
; Snake_ctrl_module:U4|BodyB~8                ; 1       ;
; Snake_ctrl_module:U4|BodyH~7                ; 1       ;
; Snake_ctrl_module:U4|BodyE~7                ; 1       ;
; Snake_ctrl_module:U4|BodyG~7                ; 1       ;
; Snake_ctrl_module:U4|BodyF~7                ; 1       ;
; Snake_ctrl_module:U4|BodyP~7                ; 1       ;
; Snake_ctrl_module:U4|BodyM~7                ; 1       ;
; Snake_ctrl_module:U4|BodyN~7                ; 1       ;
; Snake_ctrl_module:U4|BodyO~7                ; 1       ;
; Snake_ctrl_module:U4|BodyL~6                ; 1       ;
; Snake_ctrl_module:U4|BodyI~6                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~6                ; 1       ;
; Snake_ctrl_module:U4|BodyK~6                ; 1       ;
; Snake_ctrl_module:U4|BodyD~6                ; 1       ;
; Snake_ctrl_module:U4|BodyA~26               ; 1       ;
; Snake_ctrl_module:U4|BodyA~25               ; 1       ;
; Snake_ctrl_module:U4|BodyA~24               ; 1       ;
; Snake_ctrl_module:U4|BodyA~23               ; 1       ;
; Snake_ctrl_module:U4|BodyC~6                ; 1       ;
; Snake_ctrl_module:U4|BodyB~7                ; 1       ;
; Snake_ctrl_module:U4|BodyP~6                ; 1       ;
; Snake_ctrl_module:U4|BodyM~6                ; 1       ;
; Snake_ctrl_module:U4|BodyN~6                ; 1       ;
; Snake_ctrl_module:U4|BodyO~6                ; 1       ;
; Snake_ctrl_module:U4|BodyH~6                ; 1       ;
; Snake_ctrl_module:U4|BodyE~6                ; 1       ;
; Snake_ctrl_module:U4|BodyG~6                ; 1       ;
; Snake_ctrl_module:U4|BodyF~6                ; 1       ;
; Snake_ctrl_module:U4|BodyL~5                ; 1       ;
; Snake_ctrl_module:U4|BodyI~5                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~5                ; 1       ;
; Snake_ctrl_module:U4|BodyK~5                ; 1       ;
; Snake_ctrl_module:U4|BodyD~5                ; 1       ;
; Snake_ctrl_module:U4|BodyA[7]~20            ; 1       ;
; Snake_ctrl_module:U4|BodyA~19               ; 1       ;
; Snake_ctrl_module:U4|BodyC~5                ; 1       ;
; Snake_ctrl_module:U4|BodyB~6                ; 1       ;
; Snake_ctrl_module:U4|BodyH~5                ; 1       ;
; Snake_ctrl_module:U4|BodyE~5                ; 1       ;
; Snake_ctrl_module:U4|BodyG~5                ; 1       ;
; Snake_ctrl_module:U4|BodyF~5                ; 1       ;
; Snake_ctrl_module:U4|BodyP~5                ; 1       ;
; Snake_ctrl_module:U4|BodyM~5                ; 1       ;
; Snake_ctrl_module:U4|BodyN~5                ; 1       ;
; Snake_ctrl_module:U4|BodyO~5                ; 1       ;
; Snake_ctrl_module:U4|BodyL~4                ; 1       ;
; Snake_ctrl_module:U4|BodyI~4                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~4                ; 1       ;
; Snake_ctrl_module:U4|BodyK~4                ; 1       ;
; Apple_generate_module:U3|Apple_3~1          ; 1       ;
; Apple_generate_module:U3|Apple_1~0          ; 1       ;
; Apple_generate_module:U3|Apple_2~1          ; 1       ;
; Snake_ctrl_module:U4|BodyD~4                ; 1       ;
; Snake_ctrl_module:U4|BodyA~18               ; 1       ;
; Snake_ctrl_module:U4|BodyA~17               ; 1       ;
; Snake_ctrl_module:U4|BodyA~16               ; 1       ;
; Snake_ctrl_module:U4|BodyC~4                ; 1       ;
; Snake_ctrl_module:U4|BodyB~5                ; 1       ;
; Snake_ctrl_module:U4|BodyP~4                ; 1       ;
; Snake_ctrl_module:U4|BodyM~4                ; 1       ;
; Snake_ctrl_module:U4|BodyN~4                ; 1       ;
; Snake_ctrl_module:U4|BodyO~4                ; 1       ;
; Snake_ctrl_module:U4|BodyH~4                ; 1       ;
; Snake_ctrl_module:U4|BodyE~4                ; 1       ;
; Snake_ctrl_module:U4|BodyG~4                ; 1       ;
; Snake_ctrl_module:U4|BodyF~4                ; 1       ;
; Snake_ctrl_module:U4|BodyL~3                ; 1       ;
; Snake_ctrl_module:U4|BodyI~3                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~3                ; 1       ;
; Snake_ctrl_module:U4|BodyK~3                ; 1       ;
; Snake_ctrl_module:U4|BodyD~3                ; 1       ;
; Snake_ctrl_module:U4|BodyA~15               ; 1       ;
; Snake_ctrl_module:U4|BodyA~14               ; 1       ;
; Snake_ctrl_module:U4|BodyB~4                ; 1       ;
; Snake_ctrl_module:U4|BodyC~3                ; 1       ;
; Snake_ctrl_module:U4|BodyH~3                ; 1       ;
; Snake_ctrl_module:U4|BodyE~3                ; 1       ;
; Snake_ctrl_module:U4|BodyG~3                ; 1       ;
; Snake_ctrl_module:U4|BodyF~3                ; 1       ;
; Snake_ctrl_module:U4|BodyP~3                ; 1       ;
; Snake_ctrl_module:U4|BodyM~3                ; 1       ;
; Snake_ctrl_module:U4|BodyN~3                ; 1       ;
; Snake_ctrl_module:U4|BodyO~3                ; 1       ;
; Snake_ctrl_module:U4|BodyL~2                ; 1       ;
; Snake_ctrl_module:U4|BodyI~2                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~2                ; 1       ;
; Snake_ctrl_module:U4|BodyK~2                ; 1       ;
; Snake_ctrl_module:U4|BodyD~2                ; 1       ;
; Snake_ctrl_module:U4|BodyA~13               ; 1       ;
; Snake_ctrl_module:U4|BodyA~12               ; 1       ;
; Snake_ctrl_module:U4|Add0~0                 ; 1       ;
; Snake_ctrl_module:U4|BodyA~11               ; 1       ;
; Snake_ctrl_module:U4|BodyA~10               ; 1       ;
; Snake_ctrl_module:U4|BodyB~3                ; 1       ;
; Snake_ctrl_module:U4|BodyC~2                ; 1       ;
; Snake_ctrl_module:U4|BodyP~2                ; 1       ;
; Snake_ctrl_module:U4|BodyM~2                ; 1       ;
; Snake_ctrl_module:U4|BodyN~2                ; 1       ;
; Snake_ctrl_module:U4|BodyO~2                ; 1       ;
; Snake_ctrl_module:U4|BodyH~2                ; 1       ;
; Snake_ctrl_module:U4|BodyE~2                ; 1       ;
; Snake_ctrl_module:U4|BodyF~2                ; 1       ;
; Snake_ctrl_module:U4|BodyG~2                ; 1       ;
; Snake_ctrl_module:U4|BodyL~1                ; 1       ;
; Snake_ctrl_module:U4|BodyI~1                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~1                ; 1       ;
; Snake_ctrl_module:U4|BodyK~1                ; 1       ;
; Snake_ctrl_module:U4|BodyD~1                ; 1       ;
; Snake_ctrl_module:U4|BodyA[3]~8             ; 1       ;
; Snake_ctrl_module:U4|BodyA[3]~7             ; 1       ;
; Snake_ctrl_module:U4|BodyA~6                ; 1       ;
; Snake_ctrl_module:U4|BodyB~2                ; 1       ;
; Snake_ctrl_module:U4|BodyC~1                ; 1       ;
; Snake_ctrl_module:U4|BodyH~1                ; 1       ;
; Snake_ctrl_module:U4|BodyE~1                ; 1       ;
; Snake_ctrl_module:U4|BodyF~1                ; 1       ;
; Snake_ctrl_module:U4|BodyG~1                ; 1       ;
; Snake_ctrl_module:U4|BodyP~1                ; 1       ;
; Snake_ctrl_module:U4|BodyM~1                ; 1       ;
; Snake_ctrl_module:U4|BodyN~1                ; 1       ;
; Snake_ctrl_module:U4|BodyO~1                ; 1       ;
; Snake_ctrl_module:U4|BodyL~0                ; 1       ;
; Snake_ctrl_module:U4|BodyI~0                ; 1       ;
; Snake_ctrl_module:U4|BodyJ~0                ; 1       ;
; Snake_ctrl_module:U4|BodyK~0                ; 1       ;
; Apple_generate_module:U3|Apple_3~0          ; 1       ;
; Apple_generate_module:U3|Equal4~0           ; 1       ;
; Apple_generate_module:U3|Apple_2~0          ; 1       ;
; Snake_ctrl_module:U4|BodyD~0                ; 1       ;
; Snake_ctrl_module:U4|BodyA~5                ; 1       ;
; Snake_ctrl_module:U4|BodyA~4                ; 1       ;
; Snake_ctrl_module:U4|BodyA~3                ; 1       ;
; Snake_ctrl_module:U4|BodyB~1                ; 1       ;
; Snake_ctrl_module:U4|BodyC~0                ; 1       ;
; Snake_ctrl_module:U4|BodyH~0                ; 1       ;
; Snake_ctrl_module:U4|BodyE~0                ; 1       ;
; Snake_ctrl_module:U4|BodyF~0                ; 1       ;
; Snake_ctrl_module:U4|BodyG~0                ; 1       ;
; Snake_ctrl_module:U4|BodyP~0                ; 1       ;
; Snake_ctrl_module:U4|BodyM~0                ; 1       ;
; Snake_ctrl_module:U4|BodyN~0                ; 1       ;
; Snake_ctrl_module:U4|BodyO~0                ; 1       ;
; Key_check_module:U6|Key_right~0             ; 1       ;
; Key_check_module:U6|Key_right2              ; 1       ;
; Key_check_module:U6|Key_left~0              ; 1       ;
; Key_check_module:U6|Key_left2               ; 1       ;
; Key_check_module:U6|Key_up~0                ; 1       ;
; Key_check_module:U6|Key_up2                 ; 1       ;
; Key_check_module:U6|Key_down~0              ; 1       ;
; Key_check_module:U6|Key_down2               ; 1       ;
; Key_check_module:U6|Equal0~9                ; 1       ;
; Key_check_module:U6|Equal0~8                ; 1       ;
; Key_check_module:U6|Equal0~7                ; 1       ;
; Key_check_module:U6|Equal0~6                ; 1       ;
; Key_check_module:U6|Equal0~5                ; 1       ;
; Key_check_module:U6|Equal0~4                ; 1       ;
; Key_check_module:U6|Equal0~3                ; 1       ;
; Key_check_module:U6|Equal0~2                ; 1       ;
; Key_check_module:U6|Equal0~1                ; 1       ;
; Key_check_module:U6|Equal0~0                ; 1       ;
; Snake_ctrl_module:U4|Hit_body_sig~0         ; 1       ;
; Snake_ctrl_module:U4|Equal0~9               ; 1       ;
; Snake_ctrl_module:U4|Equal0~8               ; 1       ;
; Snake_ctrl_module:U4|Equal0~7               ; 1       ;
; Snake_ctrl_module:U4|Equal0~6               ; 1       ;
; Snake_ctrl_module:U4|Equal0~5               ; 1       ;
; Snake_ctrl_module:U4|Equal0~4               ; 1       ;
; Snake_ctrl_module:U4|Equal0~3               ; 1       ;
; Snake_ctrl_module:U4|Equal0~2               ; 1       ;
; Snake_ctrl_module:U4|Equal0~1               ; 1       ;
; Snake_ctrl_module:U4|Equal0~0               ; 1       ;
; Snake_ctrl_module:U4|Hit_wall_sig~1         ; 1       ;
; Snake_ctrl_module:U4|Hit_wall_sig~0         ; 1       ;
; Snake_ctrl_module:U4|always1~88             ; 1       ;
; Snake_ctrl_module:U4|always1~87             ; 1       ;
; Snake_ctrl_module:U4|always1~86             ; 1       ;
; Snake_ctrl_module:U4|always1~85             ; 1       ;
; Snake_ctrl_module:U4|always1~84             ; 1       ;
; Snake_ctrl_module:U4|always1~83             ; 1       ;
; Snake_ctrl_module:U4|always1~81             ; 1       ;
; Snake_ctrl_module:U4|always1~80             ; 1       ;
; Snake_ctrl_module:U4|always1~79             ; 1       ;
; Snake_ctrl_module:U4|always1~78             ; 1       ;
; Snake_ctrl_module:U4|always1~77             ; 1       ;
; Snake_ctrl_module:U4|always1~76             ; 1       ;
; Snake_ctrl_module:U4|always1~75             ; 1       ;
; Snake_ctrl_module:U4|always1~74             ; 1       ;
; Snake_ctrl_module:U4|always1~73             ; 1       ;
; Snake_ctrl_module:U4|always1~72             ; 1       ;
; Snake_ctrl_module:U4|always1~71             ; 1       ;
; Snake_ctrl_module:U4|always1~70             ; 1       ;
; Snake_ctrl_module:U4|always1~69             ; 1       ;
; Snake_ctrl_module:U4|always1~68             ; 1       ;
; Snake_ctrl_module:U4|always1~67             ; 1       ;
; Snake_ctrl_module:U4|always1~66             ; 1       ;
; Snake_ctrl_module:U4|always1~65             ; 1       ;
; Snake_ctrl_module:U4|always1~64             ; 1       ;
; Snake_ctrl_module:U4|always1~63             ; 1       ;
; Snake_ctrl_module:U4|always1~62             ; 1       ;
; Snake_ctrl_module:U4|always1~61             ; 1       ;
; Snake_ctrl_module:U4|always1~60             ; 1       ;
; Snake_ctrl_module:U4|always1~59             ; 1       ;
; Snake_ctrl_module:U4|always1~58             ; 1       ;
; Snake_ctrl_module:U4|always1~57             ; 1       ;
; Snake_ctrl_module:U4|always1~56             ; 1       ;
; Snake_ctrl_module:U4|always1~55             ; 1       ;
; Snake_ctrl_module:U4|always1~54             ; 1       ;
; Snake_ctrl_module:U4|always1~53             ; 1       ;
; Snake_ctrl_module:U4|always1~52             ; 1       ;
; Snake_ctrl_module:U4|always1~51             ; 1       ;
; Snake_ctrl_module:U4|always1~50             ; 1       ;
; Snake_ctrl_module:U4|always1~49             ; 1       ;
; Snake_ctrl_module:U4|always1~48             ; 1       ;
; Snake_ctrl_module:U4|always1~47             ; 1       ;
; Snake_ctrl_module:U4|always1~46             ; 1       ;
; Snake_ctrl_module:U4|always1~45             ; 1       ;
; Snake_ctrl_module:U4|always1~44             ; 1       ;
; Snake_ctrl_module:U4|always1~43             ; 1       ;
; Snake_ctrl_module:U4|always1~42             ; 1       ;
; Snake_ctrl_module:U4|always1~41             ; 1       ;
; Snake_ctrl_module:U4|always1~40             ; 1       ;
; Snake_ctrl_module:U4|always1~39             ; 1       ;
; Snake_ctrl_module:U4|always1~38             ; 1       ;
; Snake_ctrl_module:U4|always1~37             ; 1       ;
; Snake_ctrl_module:U4|always1~36             ; 1       ;
; Snake_ctrl_module:U4|always1~35             ; 1       ;
; Snake_ctrl_module:U4|always1~34             ; 1       ;
; Snake_ctrl_module:U4|always1~33             ; 1       ;
; Snake_ctrl_module:U4|always1~32             ; 1       ;
; Snake_ctrl_module:U4|always1~31             ; 1       ;
; Snake_ctrl_module:U4|always1~30             ; 1       ;
; Snake_ctrl_module:U4|always1~29             ; 1       ;
; Snake_ctrl_module:U4|always1~28             ; 1       ;
; Snake_ctrl_module:U4|always1~27             ; 1       ;
; Snake_ctrl_module:U4|always1~26             ; 1       ;
; Snake_ctrl_module:U4|always1~25             ; 1       ;
; Snake_ctrl_module:U4|always1~24             ; 1       ;
; Snake_ctrl_module:U4|always1~23             ; 1       ;
; Snake_ctrl_module:U4|always1~22             ; 1       ;
; Snake_ctrl_module:U4|always1~21             ; 1       ;
; Snake_ctrl_module:U4|always1~20             ; 1       ;
; Snake_ctrl_module:U4|always1~19             ; 1       ;
; Snake_ctrl_module:U4|always1~18             ; 1       ;
; Snake_ctrl_module:U4|always1~17             ; 1       ;
; Snake_ctrl_module:U4|always1~16             ; 1       ;
; Snake_ctrl_module:U4|always1~15             ; 1       ;
; Snake_ctrl_module:U4|always1~14             ; 1       ;
; Snake_ctrl_module:U4|always1~13             ; 1       ;
; Snake_ctrl_module:U4|always1~12             ; 1       ;
; Snake_ctrl_module:U4|always1~11             ; 1       ;
; Snake_ctrl_module:U4|always1~10             ; 1       ;
; Snake_ctrl_module:U4|always1~9              ; 1       ;
; Snake_ctrl_module:U4|always1~8              ; 1       ;
; Snake_ctrl_module:U4|always1~7              ; 1       ;
; Snake_ctrl_module:U4|always1~6              ; 1       ;
; Snake_ctrl_module:U4|always1~5              ; 1       ;
; Snake_ctrl_module:U4|always1~4              ; 1       ;
; Snake_ctrl_module:U4|always1~1              ; 1       ;
; Snake_ctrl_module:U4|always1~0              ; 1       ;
; Apple_generate_module:U3|always1~8          ; 1       ;
; Apple_generate_module:U3|always1~7          ; 1       ;
; Apple_generate_module:U3|always1~6          ; 1       ;
; Apple_generate_module:U3|always1~5          ; 1       ;
; Apple_generate_module:U3|always1~4          ; 1       ;
; Apple_generate_module:U3|always1~3          ; 1       ;
; Apple_generate_module:U3|Equal1~0           ; 1       ;
; Apple_generate_module:U3|always1~2          ; 1       ;
; Apple_generate_module:U3|always1~1          ; 1       ;
; Apple_generate_module:U3|always1~0          ; 1       ;
; Apple_generate_module:U3|Equal0~4           ; 1       ;
; Apple_generate_module:U3|Equal0~3           ; 1       ;
; Apple_generate_module:U3|Equal0~2           ; 1       ;
; Apple_generate_module:U3|Equal0~1           ; 1       ;
; Apple_generate_module:U3|Equal0~0           ; 1       ;
; Array_decoder:U8|Selector17~11              ; 1       ;
; Array_decoder:U8|Selector17~10              ; 1       ;
; Array_decoder:U8|Selector17~9               ; 1       ;
; Array_decoder:U8|Selector17~8               ; 1       ;
; Array_decoder:U8|Selector17~7               ; 1       ;
; Array_decoder:U8|Selector17~6               ; 1       ;
; Array_decoder:U8|Selector17~5               ; 1       ;
; Array_decoder:U8|Selector17~4               ; 1       ;
; Array_decoder:U8|Selector17~3               ; 1       ;
; Array_decoder:U8|Selector17~2               ; 1       ;
; Array_decoder:U8|Selector17~1               ; 1       ;
; Array_decoder:U8|Selector17~0               ; 1       ;
; Array_decoder:U8|Selector18~11              ; 1       ;
; Array_decoder:U8|Selector18~10              ; 1       ;
; Array_decoder:U8|Selector18~9               ; 1       ;
; Array_decoder:U8|Selector18~8               ; 1       ;
; Array_decoder:U8|Selector18~7               ; 1       ;
; Array_decoder:U8|Selector18~6               ; 1       ;
; Array_decoder:U8|Selector18~5               ; 1       ;
; Array_decoder:U8|Selector18~4               ; 1       ;
; Array_decoder:U8|Selector18~3               ; 1       ;
; Array_decoder:U8|Selector18~2               ; 1       ;
; Array_decoder:U8|Selector18~1               ; 1       ;
; Array_decoder:U8|Selector18~0               ; 1       ;
; Array_decoder:U8|Selector19~11              ; 1       ;
; Array_decoder:U8|Selector19~10              ; 1       ;
; Array_decoder:U8|Selector19~9               ; 1       ;
; Array_decoder:U8|Selector19~8               ; 1       ;
; Array_decoder:U8|Selector19~7               ; 1       ;
; Array_decoder:U8|Selector19~6               ; 1       ;
; Array_decoder:U8|Selector19~5               ; 1       ;
; Array_decoder:U8|Selector19~4               ; 1       ;
; Array_decoder:U8|Selector19~3               ; 1       ;
; Array_decoder:U8|Selector19~2               ; 1       ;
; Array_decoder:U8|Selector19~1               ; 1       ;
; Array_decoder:U8|Selector19~0               ; 1       ;
; Array_decoder:U8|Selector20~11              ; 1       ;
; Array_decoder:U8|Selector20~10              ; 1       ;
; Array_decoder:U8|Selector20~9               ; 1       ;
; Array_decoder:U8|Selector20~8               ; 1       ;
; Array_decoder:U8|Selector20~7               ; 1       ;
; Array_decoder:U8|Selector20~6               ; 1       ;
; Array_decoder:U8|Selector20~5               ; 1       ;
; Array_decoder:U8|Selector20~4               ; 1       ;
; Array_decoder:U8|Selector20~3               ; 1       ;
; Array_decoder:U8|Selector20~2               ; 1       ;
; Array_decoder:U8|Selector20~1               ; 1       ;
; Array_decoder:U8|Selector20~0               ; 1       ;
; Array_decoder:U8|counter[3]~40              ; 1       ;
; Array_decoder:U8|counter[3]~39              ; 1       ;
; Array_decoder:U8|counter[3]~38              ; 1       ;
; Array_decoder:U8|counter[3]~37              ; 1       ;
; Array_decoder:U8|counter[3]~36              ; 1       ;
; Array_decoder:U8|counter[3]~33              ; 1       ;
; Array_decoder:U8|counter[3]~32              ; 1       ;
; Array_decoder:U8|counter[3]~31              ; 1       ;
; Array_decoder:U8|counter[3]~30              ; 1       ;
; Array_decoder:U8|counter[3]~29              ; 1       ;
; Array_decoder:U8|counter[3]~28              ; 1       ;
; Array_decoder:U8|counter[3]~27              ; 1       ;
; Array_decoder:U8|counter[3]~26              ; 1       ;
; Array_decoder:U8|counter[3]~25              ; 1       ;
; Array_decoder:U8|counter[3]~24              ; 1       ;
; Array_decoder:U8|counter[3]~22              ; 1       ;
; Array_decoder:U8|counter[3]~21              ; 1       ;
; Array_decoder:U8|Selector21~11              ; 1       ;
; Array_decoder:U8|Selector21~10              ; 1       ;
; Array_decoder:U8|Selector21~9               ; 1       ;
; Array_decoder:U8|Selector21~8               ; 1       ;
; Array_decoder:U8|Selector21~7               ; 1       ;
; Array_decoder:U8|Selector21~6               ; 1       ;
; Array_decoder:U8|Selector21~5               ; 1       ;
; Array_decoder:U8|Selector21~4               ; 1       ;
; Array_decoder:U8|Selector21~3               ; 1       ;
; Array_decoder:U8|Selector21~2               ; 1       ;
; Array_decoder:U8|Selector21~1               ; 1       ;
; Array_decoder:U8|Selector21~0               ; 1       ;
; Array_decoder:U8|Selector22~11              ; 1       ;
; Array_decoder:U8|Selector22~10              ; 1       ;
; Array_decoder:U8|Selector22~9               ; 1       ;
; Array_decoder:U8|Selector22~8               ; 1       ;
; Array_decoder:U8|Selector22~7               ; 1       ;
; Array_decoder:U8|Selector22~6               ; 1       ;
; Array_decoder:U8|Selector22~5               ; 1       ;
; Array_decoder:U8|Selector22~4               ; 1       ;
; Array_decoder:U8|Selector22~3               ; 1       ;
; Array_decoder:U8|Selector22~2               ; 1       ;
; Array_decoder:U8|Selector22~1               ; 1       ;
; Array_decoder:U8|Selector22~0               ; 1       ;
; Array_decoder:U8|Selector23~11              ; 1       ;
; Array_decoder:U8|Selector23~10              ; 1       ;
; Array_decoder:U8|Selector23~9               ; 1       ;
; Array_decoder:U8|Selector23~8               ; 1       ;
; Array_decoder:U8|Selector23~7               ; 1       ;
; Array_decoder:U8|Selector23~6               ; 1       ;
; Array_decoder:U8|Selector23~5               ; 1       ;
; Array_decoder:U8|Selector23~4               ; 1       ;
; Array_decoder:U8|Selector23~3               ; 1       ;
; Array_decoder:U8|Selector23~2               ; 1       ;
; Array_decoder:U8|Selector23~1               ; 1       ;
; Array_decoder:U8|Selector23~0               ; 1       ;
; Array_decoder:U8|select[3]~37               ; 1       ;
; Array_decoder:U8|LessThan5~0                ; 1       ;
; Array_decoder:U8|LessThan6~2                ; 1       ;
; Array_decoder:U8|LessThan7~0                ; 1       ;
; Array_decoder:U8|LessThan1~2                ; 1       ;
; Array_decoder:U8|LessThan3~0                ; 1       ;
; Array_decoder:U8|select[2]~36               ; 1       ;
; Array_decoder:U8|select[2]~35               ; 1       ;
; Array_decoder:U8|select[3]~34               ; 1       ;
; Array_decoder:U8|Selector24~11              ; 1       ;
; Array_decoder:U8|Selector24~10              ; 1       ;
; Array_decoder:U8|Selector24~9               ; 1       ;
; Array_decoder:U8|Selector24~8               ; 1       ;
; Array_decoder:U8|Selector24~7               ; 1       ;
; Array_decoder:U8|Selector24~6               ; 1       ;
; Array_decoder:U8|Selector24~5               ; 1       ;
; Array_decoder:U8|Selector24~4               ; 1       ;
; Array_decoder:U8|Selector24~3               ; 1       ;
; Array_decoder:U8|Selector24~2               ; 1       ;
; Array_decoder:U8|Selector24~1               ; 1       ;
; Array_decoder:U8|Selector24~0               ; 1       ;
; Game_ctrl_module:U2|Mux1~1                  ; 1       ;
; Game_ctrl_module:U2|Mux1~0                  ; 1       ;
; Game_ctrl_module:U2|Mux2~0                  ; 1       ;
; Game_ctrl_module:U2|Mux0~1                  ; 1       ;
; Game_ctrl_module:U2|Mux0~0                  ; 1       ;
; Smg_display_module:U7|Points~19             ; 1       ;
; Smg_display_module:U7|Add1~1                ; 1       ;
; Smg_display_module:U7|Add4~2                ; 1       ;
; Smg_display_module:U7|Points~18             ; 1       ;
; Smg_display_module:U7|Add3~1                ; 1       ;
; Smg_display_module:U7|Points~17             ; 1       ;
; Smg_display_module:U7|Add2~1                ; 1       ;
; Smg_display_module:U7|Points~16             ; 1       ;
; Smg_display_module:U7|Add4~1                ; 1       ;
; Smg_display_module:U7|Points~15             ; 1       ;
; Smg_display_module:U7|Points~14             ; 1       ;
; Smg_display_module:U7|Add4~0                ; 1       ;
; Smg_display_module:U7|Points~13             ; 1       ;
; Smg_display_module:U7|Add3~0                ; 1       ;
; Smg_display_module:U7|Points~12             ; 1       ;
; Smg_display_module:U7|Add2~0                ; 1       ;
; Smg_display_module:U7|Points~11             ; 1       ;
; Smg_display_module:U7|Add1~0                ; 1       ;
; Smg_display_module:U7|Points~9              ; 1       ;
; Smg_display_module:U7|Count1~7              ; 1       ;
; Smg_display_module:U7|Count1~6              ; 1       ;
; Smg_display_module:U7|Count1~5              ; 1       ;
; Smg_display_module:U7|Count1~4              ; 1       ;
; Smg_display_module:U7|Count1~3              ; 1       ;
; Smg_display_module:U7|Count1~2              ; 1       ;
; Smg_display_module:U7|Count1~1              ; 1       ;
; Smg_display_module:U7|Count1~0              ; 1       ;
; Smg_display_module:U7|Points~7              ; 1       ;
; Smg_display_module:U7|Points~5              ; 1       ;
; Smg_display_module:U7|Points~2              ; 1       ;
; Array_decoder:U8|Decoder1~15                ; 1       ;
; Array_decoder:U8|col~52                     ; 1       ;
; Array_decoder:U8|Decoder1~14                ; 1       ;
; Array_decoder:U8|col~51                     ; 1       ;
; Array_decoder:U8|col~50                     ; 1       ;
; Array_decoder:U8|col~49                     ; 1       ;
; Array_decoder:U8|Decoder1~13                ; 1       ;
; Array_decoder:U8|col~48                     ; 1       ;
; Array_decoder:U8|col~47                     ; 1       ;
; Array_decoder:U8|col~46                     ; 1       ;
; Array_decoder:U8|Decoder1~12                ; 1       ;
; Array_decoder:U8|col~45                     ; 1       ;
; Array_decoder:U8|col~44                     ; 1       ;
; Array_decoder:U8|Decoder1~11                ; 1       ;
; Array_decoder:U8|Decoder1~10                ; 1       ;
; Array_decoder:U8|col~43                     ; 1       ;
; Array_decoder:U8|col~42                     ; 1       ;
; Array_decoder:U8|col~41                     ; 1       ;
; Array_decoder:U8|Decoder1~9                 ; 1       ;
; Array_decoder:U8|col~40                     ; 1       ;
; Array_decoder:U8|col~39                     ; 1       ;
; Array_decoder:U8|Decoder1~8                 ; 1       ;
; Array_decoder:U8|col~36                     ; 1       ;
; Array_decoder:U8|Decoder1~7                 ; 1       ;
; Array_decoder:U8|Decoder1~6                 ; 1       ;
; Array_decoder:U8|col~35                     ; 1       ;
; Array_decoder:U8|col~33                     ; 1       ;
; Array_decoder:U8|col~32                     ; 1       ;
; Array_decoder:U8|Decoder1~5                 ; 1       ;
; Array_decoder:U8|Decoder1~4                 ; 1       ;
; Array_decoder:U8|col~30                     ; 1       ;
; Array_decoder:U8|Decoder1~3                 ; 1       ;
; Array_decoder:U8|col~28                     ; 1       ;
; Array_decoder:U8|Decoder1~2                 ; 1       ;
; Array_decoder:U8|col~26                     ; 1       ;
; Array_decoder:U8|col~25                     ; 1       ;
; Array_decoder:U8|Decoder1~1                 ; 1       ;
; Array_decoder:U8|col~24                     ; 1       ;
; Array_decoder:U8|col~23                     ; 1       ;
; Array_decoder:U8|Decoder1~0                 ; 1       ;
; Array_decoder:U8|Decoder2~15                ; 1       ;
; Array_decoder:U8|Decoder2~14                ; 1       ;
; Array_decoder:U8|Decoder2~13                ; 1       ;
; Array_decoder:U8|Decoder2~12                ; 1       ;
; Array_decoder:U8|Decoder2~11                ; 1       ;
; Array_decoder:U8|row~38                     ; 1       ;
; Array_decoder:U8|Decoder2~10                ; 1       ;
; Array_decoder:U8|row~37                     ; 1       ;
; Array_decoder:U8|row~36                     ; 1       ;
; Array_decoder:U8|Decoder2~9                 ; 1       ;
; Array_decoder:U8|row~34                     ; 1       ;
; Array_decoder:U8|row~33                     ; 1       ;
; Array_decoder:U8|Decoder2~8                 ; 1       ;
; Array_decoder:U8|row~32                     ; 1       ;
; Array_decoder:U8|row~31                     ; 1       ;
; Array_decoder:U8|row~30                     ; 1       ;
; Array_decoder:U8|Decoder2~7                 ; 1       ;
; Array_decoder:U8|row~29                     ; 1       ;
; Array_decoder:U8|Decoder2~6                 ; 1       ;
; Array_decoder:U8|row~28                     ; 1       ;
; Array_decoder:U8|Decoder2~5                 ; 1       ;
; Array_decoder:U8|Decoder2~4                 ; 1       ;
; Array_decoder:U8|Decoder2~3                 ; 1       ;
; Array_decoder:U8|Decoder2~2                 ; 1       ;
; Array_decoder:U8|Decoder2~1                 ; 1       ;
; Array_decoder:U8|row[6]~26                  ; 1       ;
; Array_decoder:U8|WideOr22~1                 ; 1       ;
; Array_decoder:U8|row[6]~25                  ; 1       ;
; Array_decoder:U8|Decoder2~0                 ; 1       ;
; Smg_display_module:U7|Smg_we~0              ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~27        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~26        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~25        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~24        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~23        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~22        ; 1       ;
; Smg_display_module:U7|Smg_duan[7]~21        ; 1       ;
+---------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 886 / 71,559 ( 1 % )   ;
; C16 interconnects     ; 41 / 2,597 ( 2 % )     ;
; C4 interconnects      ; 401 / 46,848 ( < 1 % ) ;
; Direct links          ; 236 / 71,559 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 518 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 26 / 2,496 ( 1 % )     ;
; R4 interconnects      ; 401 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.83) ; Number of LABs  (Total = 60) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.23) ; Number of LABs  (Total = 60) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 44                           ;
; 1 Clock                            ; 52                           ;
; 1 Clock enable                     ; 27                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.00) ; Number of LABs  (Total = 60) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 7                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 6                            ;
; 24                                           ; 13                           ;
; 25                                           ; 5                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 60) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 4                            ;
; 5                                               ; 0                            ;
; 6                                               ; 8                            ;
; 7                                               ; 8                            ;
; 8                                               ; 7                            ;
; 9                                               ; 11                           ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 7                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.17) ; Number of LABs  (Total = 60) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 6                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 6                            ;
; 16                                           ; 3                            ;
; 17                                           ; 5                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 50        ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 50        ; 50        ; 0            ; 44           ; 0            ; 0            ; 6            ; 0            ; 44           ; 6            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 0         ; 0         ; 50           ; 6            ; 50           ; 50           ; 44           ; 50           ; 6            ; 44           ; 50           ; 50           ; 50           ; 6            ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Smg_duan[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_duan[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_we[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_we[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_we[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Smg_we[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_row[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Array_col[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Down               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Up                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Left               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Right              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C25Q240C8 for design "Greedy_snake"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2400, and phase shift of 0 degrees (0 ps) for altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Greedy_snake.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altpll0:altpll0_inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Rst_n~input (placed in PIN 212 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Array_decoder:U8|row[0]~27
        Info (176357): Destination node Array_decoder:U8|select[3]~38
        Info (176357): Destination node Array_decoder:U8|counter[3]~41
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Applications/Altera/13.1/Snake/output_files/Greedy_snake.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1155 megabytes
    Info: Processing ended: Fri Oct 27 10:52:16 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Applications/Altera/13.1/Snake/output_files/Greedy_snake.fit.smsg.


