2016-03-23 15:05:49: -- Analysis Started by Analyze And Sync All
2016-03-23 15:05:49: Изменений: 12, Конфликтов: 0, Копий Времени: 0, Копий Состояния: 0/0, Ошибок: 0, All: 22
2016-03-23 15:05:49: Left to Right: Copy File: 12 
2016-03-23 15:05:49: == Sync Started by Analyze And Sync All
2016-03-23 15:05:49: Измененных файлов (54% (12 / 22)) больше чем установленный пользователем лимит (50%), так что задание не будет сихронизированно автоматически.
2016-03-23 15:05:49: 
2016-03-23 15:06:27: == Sync Started by User
2016-03-23 15:06:27: Создана Папка 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы'
2016-03-23 15:06:27: Скопировано поверх 'D:/FTP/_FPGA_/!_Details_.txt' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/!_Details_.txt'
2016-03-23 15:06:27: Скопирован новый 'D:/FTP/_FPGA_/divReg.v' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/divReg.v'
2016-03-23 15:06:27: Скопирован новый 'D:/FTP/_FPGA_/memDblArray.sv' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/memDblArray.sv'
2016-03-23 15:06:28: Скопировано поверх 'D:/FTP/_FPGA_/UART_RX.vhd' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/UART_RX.vhd'
2016-03-23 15:06:28: Скопировано поверх 'D:/FTP/_FPGA_/UART_TX_8bytes.v' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/UART_TX_8bytes.v'
2016-03-23 15:06:28: Скопирован новый 'D:/FTP/_FPGA_/Материалы/Altera training course.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/Altera training course.pdf'
2016-03-23 15:06:28: Скопирован новый 'D:/FTP/_FPGA_/Материалы/Bibilo-VHDL.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/Bibilo-VHDL.pdf'
2016-03-23 15:06:29: Скопирован новый 'D:/FTP/_FPGA_/Материалы/digital-design-and-computer-architecture-russian-translation.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/digital-design-and-computer-architecture-russian-translation.pdf'
2016-03-23 15:06:31: Скопирован новый 'D:/FTP/_FPGA_/Материалы/FPGA Prototyping By Verilog Examples.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/FPGA Prototyping By Verilog Examples.pdf'
2016-03-23 15:06:31: Скопирован новый 'D:/FTP/_FPGA_/Материалы/verilog-a-lrm-1-0.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/verilog-a-lrm-1-0.pdf'
2016-03-23 15:06:31: Скопирован новый 'D:/FTP/_FPGA_/Материалы/Verilog_sum.pdf' -> 'C:/Users/IvanIgorevich/Desktop/OneDrive/Работка/_FPGA_/Материалы/Verilog_sum.pdf'
2016-03-23 15:06:32: ===== Синхронизация завершена. Время 00:00:05, Скорость: 23,7 МБ/s файлов/сек =====, Синхронизировано: 12, Ошибок: 0
2016-03-23 15:06:32: 
