标题title
发光二极管外延片及其制备方法、发光二极管
摘要abst
本发明涉及半导体技术领域，具体公开一种发光二极管外延片及其制备方法、发光二极管，制备方法包括：提供衬底；在所述衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；所述N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，所述共掺杂层为高掺杂Si、低掺杂B的GaN材料层，外延片的工作电压分布均匀，抗静电能力佳。
权利要求书clms
1.一种发光二极管外延片的制备方法，其特征在于，包括：提供衬底；在所述衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；所述N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，所述共掺杂层为高掺杂Si、低掺杂B的GaN材料层。2.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述共掺杂层中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013。3.根据权利要求2所述的发光二极管外延片的制备方法，其特征在于，所述共掺杂层中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3。4.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述第一未掺杂Ga2O3层及所述第二未掺杂Ga2O3层的厚度均为10nm~500nm。5.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述第一未掺杂Ga2O3层和/或所述第二未掺杂Ga2O3层的制备步骤包括：在外延片上生长未掺杂GaN层；将外延片转移至真空管式炉，进行热氧化处理，氧化温度为900℃~1000℃，氧气流量为80sccm~120sccm。6.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述共掺杂层的生长温度为1000℃~1200℃，厚度为1μm~2μm。7.一种发光二极管外延片，包括衬底及设于衬底上的外延层，其特征在于，所述外延层包括依次生长在所述衬底上的形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层，所述N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，所述共掺杂层为高掺杂Si、低掺杂B的GaN材料层。8.根据权利要求7所述的发光二极管外延片，其特征在于，所述共掺杂层中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3。9.根据权利要求7所述的发光二极管外延片，其特征在于，所述第一未掺杂Ga2O3层及所述第二未掺杂Ga2O3层的厚度均为10nm~500nm，所述共掺杂层的生长温度为1000℃~1200℃，厚度为1μm~2μm。10.一种发光二极管，其特征在于，包括由根据权利要求1至6任意一项所述的发光二极管外延片的制备方法制得的外延片。
说明书desc
技术领域本发明涉及半导体技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。背景技术目前，氮化镓基发光二极管的外延结构通常是在衬底上依次生长形核层、本征GaN层、N型半导体层、发光层、电子阻挡层及P型半导体层，其中，N型半导体层多为掺杂高浓度Si的GaN材料层，生长温度和转速都相对较高，并且由于前面形核层和本征GaN层生长时累积的翘曲和应力，使得在N型半导体层生长时，翘曲应力很大，导致Si掺杂分布不均匀，进而导致工作电压分布不均匀，且抗静电能力差，此外，由于电子移动速度过快，扩展能力差，而空穴相对移动速度慢，进一步加剧工作电压的分布不均以及抗静电能力的降低。发明内容本发明的目的在于针对已有的技术现状，提供一种工作电压分布均匀、抗静电能力佳的发光二极管外延片及其制备方法、发光二极管。为达到上述目的，本发明采用如下技术方案：首先，本发明提供一种发光二极管外延片的制备方法，包括：提供衬底；在所述衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；所述N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，所述共掺杂层为高掺杂Si、低掺杂B的GaN材料层。在一些实施例中，所述共掺杂层中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013。在一些实施例中，所述共掺杂层中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3。在一些实施例中，所述第一未掺杂Ga2O3层及所述第二未掺杂Ga2O3层的厚度均为10nm~500nm。在一些实施例中，所述第一未掺杂Ga2O3层和/或所述第二未掺杂Ga2O3层的制备步骤包括：在外延片上生长未掺杂GaN层；将外延片转移至真空管式炉，进行热氧化处理，氧化温度为900℃~1000℃，氧气流量为80sccm~120sccm。在一些实施例中，所述共掺杂层的生长温度为1000℃~1200℃，厚度为1μm~2μm。其次，本发明提供一种发光二极管外延片，包括衬底及设于衬底上的外延层，所述外延层包括依次生长在所述衬底上的形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层，所述N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，所述共掺杂层为高掺杂Si、低掺杂B的GaN材料层。在一些实施例中，所述共掺杂层中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3。在一些实施例中，所述第一未掺杂Ga2O3层及所述第二未掺杂Ga2O3层的厚度均为10nm~500nm，所述共掺杂层的生长温度为1000℃~1200℃，厚度为1μm~2μm。再者，本发明提供一种发光二极管，包括由上述的发光二极管外延片的制备方法制得的外延片。本发明的有益效果在于：本发明中，N型层由第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层构成，其中，在共掺杂层的两侧设置第一未掺杂Ga2O3层和第二未掺杂Ga2O3层，一方面，由于Ga2O3材料的晶格常数大，可以为共掺杂层提供张应力，增加共掺杂层中Si的有效并入，降低工作电压；另一方面，Ga2O3材料的缺陷密度低，可以阻挡从底层延伸的缺陷，对高掺Si而造成的缺陷进行修复，从而大大提升发光二极管的抗静电能力；其次，第一未掺杂Ga2O3层提供的张应力还可以减少共掺杂层的翘曲，增加Si及B的分布均匀性，提升工作电压分布均匀性，第二未掺杂Ga2O3层提供的张应力可以减少发光层所受的压电极化效应，增加In的并入，增加电子和空穴波函数的重叠；再者，Ga2O3材料的禁带宽度约为4.9eV，禁带宽度比GaN材料宽，对共掺杂层产生的电子有阻挡作用，能够降低电子的迁移率，从而增加发光层中电子空穴的平衡，减少电子溢流，提升抗静电能力。共掺杂层为高掺杂Si、低掺杂B的GaN材料层，由于B原子很小，在高掺杂Si的GaN材料层中，少量掺杂B原子，可以作为替位原子，减少漏电通道，提升抗静电能力。由此，本发明通过依次层叠的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层构成N型层，有效降低工作电压，提升工作电压的分布均匀性，并提高器件的抗静电能力。附图说明图1为本发明的发光二极管外延片的制备方法的流程图。图2为本发明的N型层的制备方法的流程图。图3为本发明的发光二极管外延片的结构示意图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。首先，参见图1至图3所示，本发明公开一种发光二极管外延片的制备方法，包括：S100.提供衬底1，示例性的，衬底1可为SiC衬底、Si衬底、蓝宝石衬底等，但不限于此；S200.在衬底1上依次生长形核层2、本征半导体层3、N型层4、发光层5、电子阻挡层6及P型层7；N型层4包括沿外延方向依次设置的第一未掺杂Ga2O3层41、共掺杂层42及第二未掺杂Ga2O3层43，共掺杂层42为高掺杂Si、低掺杂B的GaN材料层。本发明中，N型层4由第一未掺杂Ga2O3层41、共掺杂层42及第二未掺杂Ga2O3层43构成，其中，在共掺杂层42的两侧设置第一未掺杂Ga2O3层41和第二未掺杂Ga2O3层43，一方面，由于Ga2O3材料的晶格常数大，可以为共掺杂层42提供张应力，增加共掺杂层42中Si的有效并入，降低工作电压；另一方面，Ga2O3材料的缺陷密度低，可以阻挡从底层延伸的缺陷，对高掺Si而造成的缺陷进行修复，从而大大提升发光二极管的抗静电能力；其次，第一未掺杂Ga2O3层41提供的张应力还可以减少共掺杂层42的翘曲，增加Si及B的分布均匀性，提升工作电压分布均匀性，第二未掺杂Ga2O3层43提供的张应力可以减少发光层5所受的压电极化效应，增加In的并入，增加电子和空穴波函数的重叠；再者，Ga2O3材料的禁带宽度约为4.9eV，禁带宽度比GaN材料宽，对共掺杂层42产生的电子有阻挡作用，能够降低电子的迁移率，从而增加发光层5中电子空穴的平衡，减少电子溢流，提升抗静电能力。共掺杂层42为高掺杂Si、低掺杂B的GaN材料层，由于B原子很小，在高掺杂Si的GaN材料层中，少量掺杂B原子，可以作为替位原子，减少漏电通道，提升抗静电能力。由此，本发明通过依次层叠的第一未掺杂Ga2O3层41、共掺杂层42及第二未掺杂Ga2O3层43构成N型层4，有效降低工作电压，提升工作电压的分布均匀性，并提高器件的抗静电能力。其中，参见图1及图2所示，步骤S200的具体步骤如下：S210.在衬底1上生长形核层2：形核层2可为AlGaN层或AlN层，厚度为20nm~100nm。S220.在形核层2上生长本征半导体层3：本征半导体层3可为本征GaN层，厚度为300nm~800nm。S230.在本征半导体层3上生长N型层4：S231.在本征半导体层3上生长第一未掺杂Ga2O3层41；S232.在第一未掺杂Ga2O3层41上生长共掺杂层42；S233.在共掺杂层42上生长第二未掺杂Ga2O3层43。S240.在N型层4上生长发光层5：发光层5可为由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，单个InGaN量子阱层的厚度为2nm~3nm，单个GaN量子垒层的厚度为6nm~15nm。S250.在发光层5上生长电子阻挡层6：电子阻挡层6可为由AlGaN层和InGaN层交替层叠的周期性结构，厚度为20nm~100nm。S260.在电子阻挡层6上生长P型层7：P型层7可为掺杂Mg的P型GaN层，厚度为200nm~300nm。其中，共掺杂层42中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013，B的掺杂浓度不宜过高，掺杂浓度太高容易造成新的缺陷，降低器件的抗静电能力。其中，共掺杂层42中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3，示例性的，Si的掺杂浓度为5×1018cm-3、7×1018cm-3、9×1018cm-3或1×1019cm-3，但不限于此，Si的掺杂浓度过低会导致工作电压升高，Si的掺杂浓度过高会造成缺陷，降低器件的抗静电能力；示例性的，B的掺杂浓度为1×103cm-3、5×103cm-3、9×103cm-3、1×104cm-3、5×104cm-3、9×104cm-3或1×105cm-3，但不限于此，B的掺杂浓度过低难以减少漏电通道。其中，第一未掺杂Ga2O3层41及第二未掺杂Ga2O3层43的厚度均为10nm~500nm，示例性的，厚度为10nm、30nm、80nm、150nm、200nm、300nm、350nm、450nm或500nm，但不限于此，厚度过低作用较小，改善效果不佳，厚度过高具有吸光作用，影响发光效率。在一种实施方式中，第一未掺杂Ga2O3层41和/或第二未掺杂Ga2O3层43的制备步骤包括：在外延片上生长未掺杂GaN层；将外延片转移至真空管式炉，进行热氧化处理，氧化温度为900℃~1000℃，氧气流量为80sccm~120sccm。示例性的，氧化温度为900℃、930℃、960℃、980℃或1000℃，但不限于此，在此氧化温度范围内，形成的晶体质量较好，氧化温度过低会导致晶体质量差；示例性的，氧气流量为80sccm、90sccm、100sccm或120sccm，但不限于此。在另一种实施方式中，第一未掺杂Ga2O3层41和/或第二未掺杂Ga2O3层43还可通过溅射法、分子束外延等方法制得。其中，共掺杂层42可通过化学气相沉淀、物理气相沉淀、分子束外延等方法制备而成，此外，还可选择结合离子注入技术进行掺杂。其中，共掺杂层42的生长温度为1000℃~1200℃，厚度为1μm~2μm，示例性的，生长温度为1000℃、1100℃、1150℃或1200℃，但不限于此，生长温度过低会影响Si的并入及晶体质量；示例性的，厚度为1μm、1.3μm、1.6μm、1.9μm或2μm，但不限于此。其次，参见图3所示，本发明公开一种发光二极管外延片，包括衬底1及设于衬底1上的外延层，外延层包括依次生长在衬底1上的形核层2、本征半导体层3、N型层4、发光层5、电子阻挡层6及P型层7，N型层4包括沿外延方向依次设置的第一未掺杂Ga2O3层41、共掺杂层42及第二未掺杂Ga2O3层43，共掺杂层42为高掺杂Si、低掺杂B的GaN材料层。本发明通过依次层叠的第一未掺杂Ga2O3层41、共掺杂层42及第二未掺杂Ga2O3层43构成N型层4，有效降低工作电压，提升工作电压的分布均匀性，并提高器件的抗静电能力。其中，共掺杂层42中，Si的掺杂浓度为5×1018cm-3~1×1019cm-3，B的掺杂浓度为1×103cm-3~1×105cm-3。其中，第一未掺杂Ga2O3层41及第二未掺杂Ga2O3层43的厚度均为10nm~500nm，共掺杂层42的生长温度为1000℃~1200℃，厚度为1μm~2μm。再者，本发明还公开一种发光二极管，包括由上述的发光二极管外延片的制备方法制得的外延片。下面结合附图及实施例对本发明作进一步说明：实施例1首先，本发明公开一种发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。其中，步骤S200的具体步骤如下：S210.在衬底上生长形核层：形核层为AlN层，厚度为30nm。S220.在形核层上生长本征半导体层：本征半导体层为本征GaN层，厚度为400nm。S230.在本征半导体层上生长N型层：S231.在本征半导体层上生长第一未掺杂Ga2O3层；S232.在第一未掺杂Ga2O3层上生长共掺杂层；S233.在共掺杂层上生长第二未掺杂Ga2O3层。S240.在N型层上生长发光层：发光层为由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。S250.在发光层上生长电子阻挡层：电子阻挡层为由AlGaN层和InGaN层交替层叠的周期性结构，厚度为50nm。S260.在电子阻挡层上生长P型层：P型层可为掺杂Mg的P型GaN层，厚度为300nm。其中，共掺杂层中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013。其中，共掺杂层中，Si的掺杂浓度为8×1018cm-3，B的掺杂浓度为5×103cm-3。其中，第一未掺杂Ga2O3层及第二未掺杂Ga2O3层的厚度均为50nm，共掺杂层的厚度为1.6μm。其次，本实施例公开一种发光二极管外延片，包括衬底及设于衬底上的外延层，外延层包括依次生长在衬底上的形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层，N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。本实施例还公开一种发光二极管，包括由上述的发光二极管外延片的制备方法制得的外延片。实施例2首先，本发明公开一种发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。其中，步骤S200的具体步骤如下：S210.在衬底上生长形核层：形核层为AlN层，厚度为30nm。S220.在形核层上生长本征半导体层：本征半导体层为本征GaN层，厚度为400nm。S230.在本征半导体层上生长N型层：S231.在本征半导体层上生长第一未掺杂Ga2O3层；S232.在第一未掺杂Ga2O3层上生长共掺杂层；S233.在共掺杂层上生长第二未掺杂Ga2O3层。S240.在N型层上生长发光层：发光层为由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。S250.在发光层上生长电子阻挡层：电子阻挡层为由AlGaN层和InGaN层交替层叠的周期性结构，厚度为50nm。S260.在电子阻挡层上生长P型层：P型层可为掺杂Mg的P型GaN层，厚度为300nm。其中，共掺杂层中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013。其中，共掺杂层中，Si的掺杂浓度为1×1019cm-3，B的掺杂浓度为1×105cm-3。其中，第一未掺杂Ga2O3层及第二未掺杂Ga2O3层的厚度均为50nm，共掺杂层的厚度为1.6μm。其次，本实施例公开一种发光二极管外延片，包括衬底及设于衬底上的外延层，外延层包括依次生长在衬底上的形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层，N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。本实施例还公开一种发光二极管，包括由上述的发光二极管外延片的制备方法制得的外延片。实施例3首先，本发明公开一种发光二极管外延片的制备方法，包括：S100.提供衬底；S200.在衬底上依次生长形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层；N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。其中，步骤S200的具体步骤如下：S210.在衬底上生长形核层：形核层为AlN层，厚度为30nm。S220.在形核层上生长本征半导体层：本征半导体层为本征GaN层，厚度为400nm。S230.在本征半导体层上生长N型层：S231.在本征半导体层上生长第一未掺杂Ga2O3层；S232.在第一未掺杂Ga2O3层上生长共掺杂层；S233.在共掺杂层上生长第二未掺杂Ga2O3层。S240.在N型层上生长发光层：发光层为由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。S250.在发光层上生长电子阻挡层：电子阻挡层为由AlGaN层和InGaN层交替层叠的周期性结构，厚度为50nm。S260.在电子阻挡层上生长P型层：P型层可为掺杂Mg的P型GaN层，厚度为300nm。其中，共掺杂层中，Si的掺杂浓度大于B的掺杂浓度，且Si的掺杂浓度/B的掺杂浓度的比值至少为1013。其中，共掺杂层中，Si的掺杂浓度为5×1018cm-3，B的掺杂浓度为1×103cm-3。其中，第一未掺杂Ga2O3层及第二未掺杂Ga2O3层的厚度均为300nm，共掺杂层的厚度为1μm。其次，本实施例公开一种发光二极管外延片，包括衬底及设于衬底上的外延层，外延层包括依次生长在衬底上的形核层、本征半导体层、N型层、发光层、电子阻挡层及P型层，N型层包括沿外延方向依次设置的第一未掺杂Ga2O3层、共掺杂层及第二未掺杂Ga2O3层，共掺杂层为高掺杂Si、低掺杂B的GaN材料层。本实施例还公开一种发光二极管，包括由上述的发光二极管外延片的制备方法制得的外延片。对比例1本对比例与实施例1的不同之处在于，N型层不设置第一未掺杂Ga2O3层。对比例2本对比例与实施例1的不同之处在于，将共掺杂层替换为高掺杂Si的GaN材料层，该高掺杂Si的GaN材料层中，Si的掺杂浓度为8×1018cm-3。对比例3本对比例与实施例1的不同之处在于，N型层不设置第二未掺杂Ga2O3层。对比例4本对比例与实施例1的不同之处在于，N型层为高掺杂Si的GaN材料层，该高掺杂Si的GaN材料层中，Si的掺杂浓度为8×1018cm-3，厚度为1.6μm。性能测试：测试方法：将各实验组生长好的外延片加工制作成10×24mil具有垂直结构的LED芯片，测试其发光亮度和工作电压；芯片具体的测试方法为：在通入电流120mA时，测试所得芯片的发光强度和工作电压；抗静电性能测试：在HBM模型下运用静电仪对基芯片的抗静电性能进行测试，测试芯片能承受反向8000V静电的通过比例。实验组：实施例1~实施例3、对比例1~对比例4。测试结果：以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本领域的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。
