# 🔬 FunFenghuang – AI Chip & VLSI Playground

🌟 Personal lab for exploring **VLSI design**, **AI chip architecture**, and **hardware-software co-design**.

---

## 🧠 Giới thiệu

Xin chào! Mình là một sinh viên/kỹ sư (bạn sửa theo vai trò thật) đang theo đuổi lĩnh vực thiết kế **vi mạch số**, **AI accelerator**, và các giải pháp phần cứng tối ưu cho trí tuệ nhân tạo.

**FunFenghuang** là nơi mình chia sẻ:
- Các mini project về thiết kế mạch (Verilog/SystemVerilog, VHDL, Chisel...)
- Các mô phỏng với **Synopsys**, **Cadence**, **Vivado**, hoặc các tool mã nguồn mở
- Các nghiên cứu nhỏ về **AI Hardware**, **ISA tùy biến**, **SoC design**, RISC-V
- Ghi chú học tập và thực nghiệm cá nhân

---

## 🧰 Công nghệ & Tool sử dụng

| Lĩnh vực | Công cụ chính |
|---------|----------------|
| RTL Design | Verilog, SystemVerilog, VHDL |
| Simulation | ModelSim, Icarus Verilog, Verilator |
| Synthesis | Yosys, Design Compiler |
| Layout | Magic VLSI, OpenROAD, Cadence Innovus |
| FPGA | Xilinx Vivado, Digilent board |
| AI Hardware | RISC-V, CHISEL, TVM, ONNX, NVIDIA Deep Learning Accelerator (NVDLA) |

---

## 📁 Cấu trúc Repository (gợi ý)

- `rtl/` – Thiết kế và mô phỏng RTL
- `fpga/` – Các bài lab lập trình trên board FPGA
- `ai_chip/` – Các module AI như MAC array, systolic, dataflow
- `notes/` – Ghi chú và báo cáo kỹ thuật
- `sim/` – Script chạy mô phỏng
- `openlane_test/` – Các thử nghiệm với OpenLane & Sky130

---

## 🎯 Mục tiêu cá nhân

- Thiết kế và tape-out mạch digital thực tế (tận dụng Sky130)
- Xây dựng accelerator đơn giản cho inference
- Kết hợp học thuật và kỹ thuật để chuẩn bị cho ngành **semiconductor AI**

---

## 📬 Liên hệ

📧 Email: yourname@email.com  
💼 LinkedIn: [linkedin.com/in/your-profile](https://linkedin.com/in/your-profile)  
🌐 Portfolio: [your-portfolio.com](https://your-portfolio.com)

---

> **“Hardware is the new software.”** – Andreessen Horowitz
