---
title: "[HDL Bits] 10.Circuits - Seq Logic - Latches and Flip-Flops"
date: 2025-04-07 04:20:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Circuits 
Circuits 는 다음과 같은 목차로 구성되어 있다.
- Circuits
	- Combinational Logic
        - Basic Gates
        - Multiplexers
        - Arithmetic Circuits
        - Karnaugh Map to Circuit
    - Sequential Logic
        - **Latches and Flip-Flops**
        - Counters
        - Shift Registers
        - More Circuts
        - Finite State Machines
    - Building Larger Circuits
    

오늘은 이 중 `Sequential Logic` 챕터의  `Latches and Flip-Flops` 를 풀어볼 예정이이다.

모든 문제의 난이도는 `주관적` 으로 설정하였습니다.


## 3.4.1.1. D flip-flop (Dff)
### Module Declaration
난이도: ★☆☆☆☆
```verilog
module top_module (
    input clk,    // Clocks are used in sequential circuits
    input d,
    output reg q );//

    // Use a clocked always block
    //   copy d to q at every positive edge of clk
    //   Clocked always blocks should use non-blocking assignments

endmodule
```

이번 문제는 D 플립플롭에 대한 문제입니다. 

```verilog
module top_module (
    input clk,    // Clocks are used in sequential circuits
    input d,
    output reg q );//

    always@(posedge clk) begin
        q <= d;
    end

endmodule

```

## 3.4.1.2. D flip-flops (Dff8)
### Module Declaration
난이도:  ★☆☆☆☆
```verilog
module top_module( 
    input a, b, cin,
    output cout, sum );

endmodule
```
이번 문제는 8비트로 만듭니다.

다를건 없습니다.



```verilog
module top_module (
    input clk,
    input [7:0] d,
    output [7:0] q
);
    always @(posedge clk) begin
        q<=d; 
    end

endmodule
```



## 3.4.1.3. DFF with reset (Dff8r)
### Module Declaration
난이도:  ★☆☆☆☆
```verilog
module top_module (
    input clk,
    input reset,            // Synchronous reset
    input [7:0] d,
    output [7:0] q
);

endmodule
```

이번 문제는 `activece high synchronous reset` 입니다.


```verilog
module top_module (
    input clk,
    input reset,            // Synchronous reset
    input [7:0] d,
    output [7:0] q
);

    always@(posedge clk) begin
        if(reset) begin
            q <= 0;
        end else begin
            q <= d;
        end
    end

endmodule
```

## 3.4.1.4. DFF with reset value
### Module Declaration
난이도:  ★☆☆☆☆
```verilog
module top_module (
    input clk,
    input reset,
    input [7:0] d,
    output [7:0] q
);

endmodule
```

이번 문제는 `0`이 아닌 `0x34` 로 리셋하며 모든 `DFF`는 `negedge` 에 의해 트리거 됩니다.

```verilog
module top_module (
    input clk,
    input reset,
    input [7:0] d,
    output [7:0] q
);

    always@(negedge clk) begin
        if(reset) begin
            q <= 8'h34;
        end else begin
            q <= d;
        end
    end
endmodule
```

## 3.4.1.5. DFF with asynchronous reset
### Module Declaration
난이도:  ★☆☆☆☆
```verilog
module top_module (
    input clk,
    input areset,   // active high asynchronous reset
    input [7:0] d,
    output [7:0] q
);

endmodule
```

이번 문제는 `active high asynchronous reset` 입니다.

```verilog
module top_module (
    input clk,
    input areset,   // active high asynchronous reset
    input [7:0] d,
    output [7:0] q
);
    always@(posedge clk, posedge areset) begin
        if(areset) begin
            q <= 0;
        end else begin
            q <= d;
        end
    end

endmodule
```


## 3.4.1.6 DFF with byte enable
### Module Declaration
난이도:  ★★☆☆☆
```verilog
module top_module (
    input clk,
    input resetn,
    input [1:0] byteena,
    input [15:0] d,
    output [15:0] q
);

endmodule
```

이번 문제에서 바이트 활성화 입력은 16개 레지스터의 각 바이트가 해당 사이클에 기록될지 여부를 제어합니다. 

`byteena[1]`은 상위 바이트 `d[15:8]`을 제어하고, `byteena[0]`은 하위 바이트 `d[7:0]`을 제어합니다.

`resetn`은 동기식 액티브 로우 리셋입니다.

모든 DFF는 clk의 `posedge`에 의해 트리거되어야 합니다.

```verilog
module top_module (
    input clk,
    input resetn,
    input [1:0] byteena,
    input [15:0] d,
    output [15:0] q
);
    always@(posedge clk) begin
        if(!resetn) begin
            q <= 0;
        end else begin
            if(byteena[0]) begin
            q[7:0] <= d[7:0];
            end 
            
            if(byteena[1]) begin
            q[15:8] <= d[15:8];
            end
        end
    end

endmodule
```

이런 방식으로도 풀 수 있습니다.

```verilog
module top_module (
    input clk,
    input resetn,
    input [1:0] byteena,
    input [15:0] d,
    output [15:0] q
);
    always@(posedge clk) begin
        if(!resetn) begin
            q <= 0;
        end else begin
            q[7:0] <= byteena[0] ? d[7:0] : q[7:0];
            q[15:8] <= byteena[1] ? d[15:8] : q[15:8];
        end

endmodule
```


## 3.4.1.7. D Latch (Exams/m2014 q4a)
### Module Declaration
난이도: ★★★☆☆
```verilog
module top_module (
    input d, 
    input ena,
    output q);

endmodule
```

이번 문제는 래치를 구현하는 문제입니다.

래치는 당연히 생기면 안되며 Quartus에서 경고 문자가 나올 수 있습니다.

```verilog
module top_module (
    input d, 
    input ena,
    output q);

    always@(ena) begin
        if(ena) begin
            q <= d;
        end
    end
endmodule
```

## 3.4.1.8. DFF (Exams/m2014 q4b)
### Module Declaration
난이도: ★☆☆☆☆
```verilog
module top_module (
    input clk,
    input d, 
    input ar,   // asynchronous reset
    output q);

endmodule
```

이번 문제는 이미지를 참고하면 됩니다.

```verilog
module top_module (
    input clk,
    input d, 
    input ar,   // asynchronous reset
    output q);

    always@(posedge clk, posedge ar)
        if(ar) begin
            q <= 0;
        end else begin
            q <= d;
        end

endmodule
```

## 3.4.1.9. DFF (Exams/m2014 q4c)
### Module Declaration
난이도: ★☆☆☆☆
```verilog
module top_module (
    input clk,
    input d, 
    input r,   // synchronous reset
    output q);

endmodule
```

이번 문제는 위와 동일하지만 리셋 방법이 다릅니다.

초기화 방법에 대해 연습합니다.

```verilog
module top_module (
    input clk,
    input d, 
    input r,   // synchronous reset
    output q);

    always@(posedge clk)
        if(r) begin
            q <= 0;
        end else begin
            q <= d;
        end

endmodule
```

## 3.4.1.10. DFF + gate (Exams/m2014 q4d)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module (
    input clk,
    input in, 
    output out);

endmodule
```

이번 문제도 이미지를 참고하여 제작합니다.

이 이미지는 T 플립플롭의 형태를 보여줍니다.


```verilog
module top_module (
    input clk,
    input in, 
    output out);


    always@(posedge clk) begin
        out <= out ^ in;
    end

endmodule

// 또는
wire w_d,w_q;
assign w_d = in ^ w_q;

always@(posedge clk)begin
 out <= w_d;
 w_q <= w_d;
end

endmodule
```


## 3.4.1.11. Mux and DFF (Mt2015 muxdff)
### Module Declaration
난이도: ★☆☆☆☆
```verilog
module top_module (
	input clk,
	input L,
	input r_in,
	input q_in,
	output reg Q);

endmodule
```

이번 문제도 이미지를 보고 제작할 수 있습니다.

이 이미지에서 사용할 서브 모듈을 제작하는 문제입니다. 플리플롭이랑 mux가 포함된 회로를 제작해야합니다.

```verilog
module top_module (
	input clk,
	input L,
	input r_in,
	input q_in,
	output reg Q);

    always@(posedge clk) begin
        case(L) 
            1'b0 : Q <= q_in;
            1'b1 : Q <= r_in;
        endcase

    end

    // 또는
    wire D;
    assign D = L ? r_in : q_in;

    always @(posedge clk) begin
        Q <=D ;
    end

endmodule

```


## 3.4.1.12. Mux and DFF (Exams/2014 q4a)
### Module Declaration
난이도: ★★★☆☆
```verilog
module top_module (
    input clk,
    input w, R, E, L,
    output Q
);

endmodule
```

이번 문제는 윗 문제처럼 부분을 구현해야 합니다.

```verilog
module top_module (
    input clk,
    input w, R, E, L,
    output Q
);

wire [1:0] sel;
assign sel ={E,L}
    always@(posedge clk)begin
        case(sel)
            2'b00 : Q <= Q; 
            2'b01 : Q <= R;
            2'b10 : Q <= w;
            2'b11 : Q <= R;
        endcase
    end

endmodule
```

## 3.4.1.13. DFFs and gate (Exams/ece241 2014 q4)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module (
    input clk,
    input x,
    output z
); 

endmodule
```

이번 문제는 기계가 시작되기 전에 D 플립플롭이 처음에 0으로 재설정된다고 가정합니다.

```verilog
module top_module (
    input clk,
    input x,
    output z
); 
    wire w_0,w_1,w_2;

    always@(posedge clk) begin
        w_0 <= x ^ w_0;
        w_1 <= x & ~w_1;
        w_2 <= x | ~w_2;

    end

    assign z = ~(w_0 | w_1 | w_2) ;
endmodule

```


## 3.4.1.14. Create circuit from truth table (Exams/ece241 2012 q7)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module (
    input clk,
    input j,
    input k,
    output Q); 

endmodule
```

이번 문제는 JK플립플롭입니다.

```verilog
module top_module (
    input clk,
    input j,
    input k,
    output Q); 

wire [1:0] sel;
assign sel ={j,k};

    always@(posedge clk)begin
        case(sel)
            2'b00 : Q <= Q;
            2'b01 : Q <= 0;
            2'b10 : Q <= 1;
            2'b11 : Q <= ~Q;
        endcase
    end
endmodule

```



## 3.4.1.15. Detect an edge (Edgedetect)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);

endmodule
```

이번 문제는 타이밍을 보고 문제를 풀어봅니다.

```verilog
module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);
    reg [7:0] d_0,d_1;
    always@(posedge clk) begin
        d_0 <= in;
        d_1 <= d_0;
    end

    assign pedge = ~d_1 & d_0;

endmodule
```

다음과 같은 방법으로도 풀 수 있습니다.

```verilog
module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);
    reg [7:0] p_in;
    always@(posedge clk) begin
        pedge <= ~p_in & in; //`p`ast
        p_in <= in;
    end

endmodule
```


## 3.4.1.16. Detect both edges (Edgedetect2)
### Module Declaration
난이도: ★★★☆☆
```verilog
module top_module (
    input clk,
    input [7:0] in,
    output [7:0] anyedge
);

endmodule
```

이번에는 모든 엣지에서 데이터를 캡쳐합니다.


```verilog
module top_module (
    input clk,
    input [7:0] in,
    output [7:0] anyedge
);

    reg [7:0] d_0,d_1;
    always@(posedge clk) begin
        d_0 <= in;
        d_1 <= d_0;
    end

    assign anyedge = (~d_1 & d_0) | (d_1 & ~ d_0);

endmodule
```

## 3.4.1.17. Edge capture register (Edgecapture)
### Module Declaration
난이도: ★★★★☆
```verilog
module top_module (
    input clk,
    input reset,
    input [31:0] in,
    output [31:0] out
);

endmodule
```

이번 문제는 여러 조건들이 있습니다.

1. `캡쳐`는 레지스터가 동기식 리셋이 될 때까지 출력이 1로 유지된다는 것을 의미합니다.

2. 각 출력 비트는 SR 플립플롭처럼 작동합니다.

    - 출력 비트는 1에서 0으로 전환이 발생한 후 주기를 1로 설정해야합니다.

    - `high` 리셋일 때 출력 비트는 `posedge`에서 0으로 리셋되어야 합니다.

    - 위의 두 이벤트가 동시에 발생하면 리셋이 우선입니다.

3. 파형을 참고할 때 마지막 4 주기에서는 `set` 이벤트 보다 한 주기 먼저 `reset` 이벤트가 발생하므로 충돌이 발생하지 않습니다.


#### 파형 분석

파형을 한 번 분석해보겠습니다.

`in[31:0]` 은 `posedge` 에 맞춰 여러 값들이 들어오고 있습니다.

`reset` 은 동기식 리셋으로 `1` 일 때 리셋입니다.

각 출력은 SR 플립플롭 처럼 동작한다고 했으니 이를 참고해서 `in[1]` 및 `out[1]` 를 분석해보겠습니다.

`reset` 신호가 `1`일때  `out[1]` 은 0으로 가게 되고 `0` 일때 `out[1]` 은 `1`이 되는 것을 확인할 수 있습니다.

`in[1]` 이 `0` 일 때 `reset` 도 `0` 이고 이때는 이전 `out[1]` 의 값을 따라가기 때문에 다시 `out[1]` 이 `1`이 됩니다.

이 내용을 정리하면 다음과 같습니다.

1. 1 -> 0 으로 전환될 때 (set)
    - `in[31:0]` 가 `1` 에서 `0`으로 변할 때, `out[31:0]` 은 다음 사이클에서 `1`로 설정됩니다.
    - 이를 분석하기 위해 현재 입력값과 이전 클럭의 입력값을 비교해야합니다.

2. 값 유지
    - `out[31:0]` 값이 한 번 유지되면 `reset` 신호가 `1`이 되기 전까지는 그 값을 유지합니다.

3. 우선순위
    - 문제 조건에서도 나왔듯이 `reset` 이 `set` 보다 높은 우선순위를 가집니다.

```verilog
module top_module (
    input clk,
    input reset,
    input [31:0] in,
    output [31:0] out
);

reg [31:0] w_p; //past
    
always @(posedge clk) begin
    w_p <= in; // 현재의 입력 값 

    if(reset) begin
        out <= 0; // 우선 순위 
    end else begin
        out <= (~in & w_p) | out; // 1->0 으로 값이 전환될 때 , 값이 1일 때 유지
    end
end

endmodule
```




## 3.4.1.18. Dual-edge triggered flip-flop (Dualedge)
### Module Declaration
난이도: ★★★★☆
```verilog
module top_module (
    input clk,
    input reset,
    input [31:0] in,
    output [31:0] out
);

endmodule
```

이번 문제는 듀얼엣지 트리거를 구현합니다.

문제에서 말하길 FPGA에서는 Dual edge triggerd FF 는 없으며 항상 @(posedge clk or negedge clk)은 허용되지 않습니다.

이를 가능하도록 구현을 해봅니다.

```verilog
module top_module(
	input clk,
	input d,
	output q    
);

 reg q_posedge , q_negedge;

    always@(posedge clk)
        q_posedge <= d;
    always@(negedge clk)
        q_negedge <= d;
    
    always@(*)begin
        if(clk)
            q = q_posedge;
        else
            q = q_negedge;
    end
endmodule
```

솔루션은 다음과 같은 방법으로 해결했습니다.

```verilog
module top_module(
	input clk,
	input d,
	output q    
);
	reg p, n;
	
    always @(posedge clk)
        p <= d ^ n;
        
    always @(negedge clk)
        n <= d ^ p;
    
    assign q = p ^ n;
    
endmodule
```

이 매커니즘은 `a ^ a = 0` , `a ^ 0 = a` 를 활용하여 설계했습니다.

1. Posedge 이후
    - `p` 의 값이 `d ^ n` 으로 변경됩니다.
    
    - 이때 `q` 는 `(d ^ n) ^ n` 이 되고 `a ^ a = 0` 에 따라 `q = d` 가 됩니다.

2. negedge 이후
    - 이것도 위와 같은 방식으로 결국 `q = d` 가 됩니다.




#### 다음에 계속

---