# VGA Timer with FPGA

Projeto desenvolvido para a disciplina de Lógica Reconfiguravel do curso de Engenharia Eletrônica da UTFPR - Toledo.

O desafio era fazer um cronômetro para ser exibido em um monitor utilizando a saída de vídeo VGA da placa de desenvolvimento.

## Placa de desenvolvimento:

FPGA terasIC Altera Cyclone III DE0.

## Softwares utilizados:

Notepad++, Quartus II, ModelSim.
