#GATE	ADDW
p	INPUT
i0	INPUT
i1	INPUT
XA1	XORAND
XA2	XORAND
or	OR
o1	OUTPUT
o2	OUTPUT
#CONNECT
p[0]	->	XA1[0]
i0[0]	->	XA1[1]
i1[0]	->	XA2[0]
XA1[0]	->	XA2[1]
XA1[1]	->	OR[0]
XA2[1]	->	OR[1]
OR[0]	->	o1[0]
XA2[0]	->	o2[0]
#
