TimeQuest Timing Analyzer report for RESDMAC
Sun Aug 27 14:19:53 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 14. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'sclk'
 16. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 19. Slow Model Hold: 'sclk'
 20. Slow Model Recovery: 'sclk'
 21. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 23. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 24. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 25. Slow Model Removal: 'sclk'
 26. Slow Model Minimum Pulse Width: 'sclk'
 27. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 28. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 29. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 46. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 47. Fast Model Setup: 'sclk'
 48. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 49. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 50. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 51. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 52. Fast Model Hold: 'sclk'
 53. Fast Model Recovery: 'sclk'
 54. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 55. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 56. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 57. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 58. Fast Model Removal: 'sclk'
 59. Fast Model Minimum Pulse Width: 'sclk'
 60. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 61. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 62. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Progagation Delay
 79. Minimum Progagation Delay
 80. Setup Transfers
 81. Hold Transfers
 82. Recovery Transfers
 83. Removal Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Sun Aug 27 14:19:52 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 5.000  ; 25.000 ; 50.00      ; 1         ; 1           ; 45.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 103.48 MHz ; 103.48 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;      ;
; 130.55 MHz ; 130.55 MHz      ; sclk                                        ;      ;
; 262.12 MHz ; 262.12 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;      ;
; 331.79 MHz ; 331.79 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1.028 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 2.347 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 4.651 ; 0.000         ;
; sclk                                        ; 4.876 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.499 ; 0.000         ;
; sclk                                        ; 2.943 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 9.818  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 21.668 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 27.248 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 12.085 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 16.338 ; 0.000         ;
; sclk                                        ; 29.813 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 16.933 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 1.028  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -2.651     ; 1.361      ;
; 1.119  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -2.651     ; 1.270      ;
; 13.321 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 15.000       ; -0.017     ; 1.702      ;
; 18.493 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.547      ;
; 18.575 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.465      ;
; 18.965 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.075      ;
; 37.200 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.840      ;
; 37.303 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.737      ;
; 37.470 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.570      ;
; 37.718 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.322      ;
; 37.782 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.258      ;
; 37.905 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.135      ;
; 38.173 ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 1.861      ;
; 38.179 ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 1.855      ;
; 38.490 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.550      ;
; 38.843 ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.197      ;
; 38.990 ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.050      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 2.347 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 2.688      ;
; 2.347 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 2.688      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.684 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.347      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.686 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.345      ;
; 2.719 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.312      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.743 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.299      ;
; 2.743 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.299      ;
; 2.752 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.290      ;
; 2.756 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.011      ; 2.295      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.873 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.011      ; 2.178      ;
; 3.053 ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.987      ;
; 3.058 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 1.973      ;
; 3.164 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 1.867      ;
; 3.190 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.852      ;
; 3.191 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.851      ;
; 3.191 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.851      ;
; 3.192 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.850      ;
; 3.193 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.849      ;
; 3.220 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.822      ;
; 3.266 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.776      ;
; 3.270 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.772      ;
; 3.273 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.769      ;
; 3.419 ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.621      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.476 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.564      ;
; 3.479 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.561      ;
; 3.479 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.561      ;
; 3.480 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.480 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.480 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.482 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.558      ;
; 3.483 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.557      ;
; 3.487 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.553      ;
; 3.488 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.552      ;
; 3.488 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.552      ;
; 3.489 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.551      ;
; 3.514 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.526      ;
; 3.516 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                                    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.524      ;
; 3.557 ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.483      ;
; 3.654 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.384      ;
; 3.654 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.384      ;
; 3.657 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.381      ;
; 3.669 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.371      ;
; 3.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                                     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.360      ;
; 3.749 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.289      ;
; 3.749 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.289      ;
; 3.750 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.288      ;
; 3.985 ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.055      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 17.101 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 7.924      ;
; 17.379 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 7.646      ;
; 17.759 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.020      ; 7.301      ;
; 17.834 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.005      ; 7.211      ;
; 17.980 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 7.074      ;
; 18.069 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.020      ; 6.991      ;
; 18.098 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 6.930      ;
; 18.518 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 6.510      ;
; 18.532 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 6.525      ;
; 18.536 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 6.518      ;
; 18.565 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 6.491      ;
; 18.601 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.646     ; 8.793      ;
; 18.640 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 6.403      ;
; 18.716 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 6.338      ;
; 19.013 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 6.021      ;
; 19.078 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.979      ;
; 19.121 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 5.935      ;
; 19.196 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 5.847      ;
; 19.252 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.782      ;
; 19.320 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 5.736      ;
; 19.410 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 5.629      ;
; 19.433 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.601      ;
; 19.448 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 5.589      ;
; 19.540 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 5.514      ;
; 19.672 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.362      ;
; 19.675 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.382      ;
; 19.688 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 5.351      ;
; 19.759 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 5.277      ;
; 19.868 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 5.169      ;
; 19.928 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 5.095      ;
; 19.997 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.060      ;
; 20.055 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 7.348      ;
; 20.122 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.912      ;
; 20.131 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.631     ; 7.278      ;
; 20.167 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 7.236      ;
; 20.179 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 4.857      ;
; 20.206 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.646     ; 7.188      ;
; 20.231 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 4.826      ;
; 20.259 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.775      ;
; 20.304 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.736      ;
; 20.311 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 4.717      ;
; 20.315 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.725      ;
; 20.350 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.673      ;
; 20.441 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.631     ; 6.968      ;
; 20.480 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.560      ;
; 20.480 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 4.568      ;
; 20.491 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.549      ;
; 20.542 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.492      ;
; 20.606 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.428      ;
; 20.646 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.377      ;
; 20.700 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.323      ;
; 20.731 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 4.297      ;
; 20.752 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.635     ; 6.653      ;
; 20.755 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 4.270      ;
; 20.766 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 4.259      ;
; 20.774 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 4.274      ;
; 20.827 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.648     ; 6.565      ;
; 20.862 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.635     ; 6.543      ;
; 20.900 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 4.154      ;
; 20.904 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 6.502      ;
; 20.908 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.632     ; 6.500      ;
; 20.910 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.632     ; 6.498      ;
; 20.948 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.007      ; 4.099      ;
; 21.015 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 6.388      ;
; 21.026 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.007      ; 4.021      ;
; 21.066 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 3.957      ;
; 21.082 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 3.966      ;
; 21.088 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 6.315      ;
; 21.120 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 3.903      ;
; 21.456 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 5.950      ;
; 21.535 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.522      ;
; 21.546 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 3.498      ;
; 21.590 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 3.449      ;
; 21.605 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 3.429      ;
; 21.627 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|DIEH                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 5.776      ;
; 21.841 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.216      ;
; 21.846 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.211      ;
; 21.847 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.656     ; 5.537      ;
; 21.862 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 5.544      ;
; 21.919 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.644     ; 5.477      ;
; 21.920 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.644     ; 5.476      ;
; 21.930 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 3.104      ;
; 21.937 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 3.102      ;
; 22.621 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 4.782      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 4.876  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.810      ;
; 4.929  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.760      ;
; 5.016  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.644      ; 2.668      ;
; 5.016  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.644      ; 2.668      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.047  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.639      ;
; 5.134  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.555      ;
; 5.184  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.505      ;
; 5.190  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.499      ;
; 5.210  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.476      ;
; 5.212  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 2.476      ;
; 5.218  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.468      ;
; 5.233  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.456      ;
; 5.274  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.415      ;
; 5.369  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.320      ;
; 5.398  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.291      ;
; 5.403  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 2.285      ;
; 5.416  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.273      ;
; 5.560  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.129      ;
; 5.585  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.104      ;
; 5.608  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.081      ;
; 5.677  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.012      ;
; 5.827  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 1.861      ;
; 5.848  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.841      ;
; 5.926  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.763      ;
; 6.611  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.078      ;
; 8.961  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.731      ;
; 9.049  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.644      ;
; 9.258  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.435      ;
; 9.461  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.231      ;
; 9.635  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.057      ;
; 9.676  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.017      ;
; 10.046 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.742      ; 2.650      ;
; 10.053 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.742      ; 2.643      ;
; 10.204 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.482      ;
; 10.212 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.474      ;
; 10.231 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.456      ;
; 10.242 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.445      ;
; 10.524 ; CPU_SM:u_CPU_SM|PAS                                              ; AS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.663      ; 2.179      ;
; 10.589 ; CPU_SM:u_CPU_SM|PLHW                                             ; LHW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.654      ; 2.105      ;
; 10.600 ; CPU_SM:u_CPU_SM|PLLW                                             ; LLW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.649      ; 2.089      ;
; 10.614 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.072      ;
; 10.618 ; CPU_SM:u_CPU_SM|PDS                                              ; DS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.649      ; 2.071      ;
; 10.627 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.736      ; 2.063      ;
; 10.630 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.736      ; 2.060      ;
; 10.646 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.041      ;
; 16.170 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; sclk                                        ; sclk        ; 20.000       ; 0.085      ; 3.869      ;
; 16.300 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.093      ; 3.747      ;
; 16.417 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.079      ; 3.616      ;
; 16.757 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.097      ; 3.294      ;
; 23.206 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 4.495      ;
; 23.358 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 4.343      ;
; 23.468 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 4.241      ;
; 23.502 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 4.193      ;
; 23.923 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 3.790      ;
; 23.949 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 3.760      ;
; 23.982 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 3.713      ;
; 24.405 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 3.308      ;
; 24.820 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 7.866      ;
; 24.969 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.732      ;
; 24.987 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 2.726      ;
; 24.997 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.704      ;
; 24.997 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.704      ;
; 25.010 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 2.703      ;
; 25.027 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.668      ;
; 25.035 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.739      ; 7.658      ;
; 25.051 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.802      ; 2.705      ;
; 25.250 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.442      ;
; 25.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.362      ;
; 25.361 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.331      ;
; 25.361 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.334      ;
; 25.412 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.297      ;
; 25.419 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.290      ;
; 25.447 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.291      ;
; 25.451 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.301      ;
; 25.453 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.299      ;
; 25.454 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.255      ;
; 25.461 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.277      ;
; 25.465 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 7.234      ;
; 25.476 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.276      ;
; 25.480 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.258      ;
; 25.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.261      ;
; 25.484 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.260      ;
; 25.493 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.251      ;
; 25.569 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.123      ;
; 25.576 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 7.123      ;
; 25.689 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.997      ;
; 25.748 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 6.944      ;
; 25.784 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 6.915      ;
; 25.810 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.876      ;
; 25.810 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.876      ;
; 25.874 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 1.839      ;
; 25.887 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.802      ; 1.869      ;
; 25.904 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.739      ; 6.789      ;
; 25.919 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 6.773      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.744  ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.891  ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.197      ;
; 1.244  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.555  ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.855      ;
; 1.561  ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.861      ;
; 1.829  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.135      ;
; 1.952  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.258      ;
; 2.016  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.322      ;
; 2.264  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.570      ;
; 2.431  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.737      ;
; 2.534  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.840      ;
; 20.769 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.075      ;
; 21.159 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.465      ;
; 21.241 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.547      ;
; 26.413 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -25.000      ; -0.017     ; 1.702      ;
; 38.615 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -2.651     ; 1.270      ;
; 38.706 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -2.651     ; 1.361      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.752 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.756 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.778 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.084      ;
; 0.784 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.090      ;
; 0.790 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.096      ;
; 0.869 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.175      ;
; 0.890 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.196      ;
; 0.909 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.215      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.219      ;
; 0.918 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.224      ;
; 0.926 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.232      ;
; 0.939 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.245      ;
; 0.957 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.264      ;
; 0.970 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.274      ;
; 1.028 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.335      ;
; 1.073 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.379      ;
; 1.073 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.379      ;
; 1.075 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.381      ;
; 1.082 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.388      ;
; 1.088 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.394      ;
; 1.182 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.488      ;
; 1.190 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.496      ;
; 1.193 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.499      ;
; 1.220 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.230 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.540      ;
; 1.236 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.544      ;
; 1.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.640      ;
; 1.340 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.646      ;
; 1.394 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.700      ;
; 1.425 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.723      ;
; 1.427 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.725      ;
; 1.481 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.786      ;
; 1.485 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.790      ;
; 1.533 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.839      ;
; 1.534 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.840      ;
; 1.535 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.841      ;
; 1.554 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.860      ;
; 1.568 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.667 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.972      ;
; 1.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.705 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.011      ;
; 1.711 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.063      ;
; 1.802 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.108      ;
; 1.806 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.099      ;
; 1.837 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.142      ;
; 1.858 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.168      ;
; 1.860 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.170      ;
; 1.912 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.217      ;
; 1.973 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.279      ;
; 1.991 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.299      ;
; 1.994 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 2.293      ;
; 1.997 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.305      ;
; 2.000 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.305      ;
; 2.075 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.381      ;
; 2.080 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.380      ;
; 2.131 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.427      ;
; 2.132 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.438      ;
; 2.178 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.483      ;
; 2.186 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.492      ;
; 2.202 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.508      ;
; 2.211 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.517      ;
; 2.211 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.516      ;
; 2.220 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.525      ;
; 2.221 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.526      ;
; 2.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.547      ;
; 2.265 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.571      ;
; 2.281 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.590      ;
; 2.293 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.586      ;
; 2.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.640      ;
; 2.344 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.654      ;
; 2.382 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.686      ;
; 2.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.725      ;
; 2.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.725      ;
; 2.429 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.734      ;
; 2.459 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.759      ;
; 2.478 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.784      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.797      ;
; 2.492 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.798      ;
; 2.493 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.798      ;
; 2.500 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.805      ;
; 2.500 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.805      ;
; 2.500 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.810      ;
; 2.503 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.809      ;
; 2.565 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.858      ;
; 2.572 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.883      ;
; 2.573 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.877      ;
; 2.578 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.881      ;
; 2.617 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.920      ;
; 2.619 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.931      ;
; 2.666 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.970      ;
; 2.668 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.972      ;
; 2.739 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.053      ;
; 2.742 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.049      ;
; 2.766 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.080      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.048      ;
; 0.780 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.086      ;
; 0.951 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.257      ;
; 1.043 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.351      ;
; 1.044 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.351      ;
; 1.164 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.470      ;
; 1.175 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.481      ;
; 1.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.489      ;
; 1.218 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.526      ;
; 1.238 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.544      ;
; 1.380 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.689      ;
; 1.388 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.693      ;
; 1.400 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.704      ;
; 1.423 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.732      ;
; 1.430 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.739      ;
; 1.466 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.771      ;
; 1.489 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.796      ;
; 1.493 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.800      ;
; 1.504 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.809      ;
; 1.534 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.840      ;
; 1.573 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 1.876      ;
; 1.589 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 1.892      ;
; 1.752 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.058      ;
; 1.861 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 2.164      ;
; 1.868 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.174      ;
; 1.874 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 2.183      ;
; 1.876 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 2.179      ;
; 1.922 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.228      ;
; 1.926 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.232      ;
; 2.169 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.475      ;
; 2.174 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.480      ;
; 2.495 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.801      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 10.430 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.462      ;
; 10.431 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.463      ;
; 10.857 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.870      ;
; 10.887 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.900      ;
; 10.892 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.905      ;
; 10.916 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.929      ;
; 10.940 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.972      ;
; 10.945 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 3.981      ;
; 10.949 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.981      ;
; 10.950 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.968      ;
; 10.952 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 3.976      ;
; 10.952 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 3.988      ;
; 10.955 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.973      ;
; 10.967 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.985      ;
; 10.992 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.016      ;
; 11.017 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.041      ;
; 11.027 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.051      ;
; 11.030 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.043      ;
; 11.244 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.261      ;
; 11.252 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.269      ;
; 11.264 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.277      ;
; 11.287 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.304      ;
; 11.321 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.345      ;
; 11.346 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.378      ;
; 11.358 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.390      ;
; 11.379 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.415      ;
; 11.383 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.419      ;
; 11.423 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.455      ;
; 11.440 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.458      ;
; 11.484 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.516      ;
; 11.487 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.523      ;
; 11.497 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.521      ;
; 11.629 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.646      ;
; 11.631 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.636      ;
; 11.636 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.641      ;
; 11.637 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.642      ;
; 11.649 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.662      ;
; 11.650 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.663      ;
; 11.685 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.702      ;
; 11.707 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.724      ;
; 11.741 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 4.747      ;
; 11.741 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 4.747      ;
; 11.775 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.811      ;
; 11.777 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.795      ;
; 11.789 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.807      ;
; 11.808 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.813      ;
; 11.846 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.864      ;
; 11.851 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.887      ;
; 11.860 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.884      ;
; 11.865 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.883      ;
; 11.876 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.900      ;
; 11.880 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.893      ;
; 11.926 ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.939      ;
; 11.994 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.758      ; 5.019      ;
; 12.067 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 5.073      ;
; 12.072 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 5.089      ;
; 12.077 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 5.094      ;
; 12.163 ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.758      ; 5.188      ;
; 12.189 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 5.225      ;
; 12.194 ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.732      ; 5.193      ;
; 12.194 ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.732      ; 5.193      ;
; 12.303 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 5.308      ;
; 12.390 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.745      ; 5.402      ;
; 12.399 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.745      ; 5.411      ;
; 12.416 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.740      ; 5.423      ;
; 12.439 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 5.444      ;
; 12.450 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.754      ; 5.471      ;
; 12.454 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 5.460      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                                                                                                                     ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.921 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.642      ; 2.761      ;
; 9.921 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.642      ; 2.761      ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 21.668 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 3.369      ;
; 21.668 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 3.369      ;
; 21.855 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 3.197      ;
; 21.855 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 3.197      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.249 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 2.802      ;
; 22.249 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 2.802      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.287 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.752      ;
; 22.600 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 2.436      ;
; 22.639 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 2.398      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.655 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 2.393      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 27.248 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 2.804      ;
; 27.287 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; -0.001     ; 2.752      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.447 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; -0.001     ; 2.752      ;
; 12.486 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 2.804      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 17.079 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.008      ; 2.393      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.095 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 2.398      ;
; 17.134 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.004     ; 2.436      ;
; 17.447 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.752      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.485 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 2.802      ;
; 17.485 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 2.802      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.879 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 3.197      ;
; 17.879 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 3.197      ;
; 18.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 3.369      ;
; 18.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 3.369      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                                                                                                                       ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 29.813 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.642      ; 2.761      ;
; 29.813 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.642      ; 2.761      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 7.940   ; 7.940   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 8.758   ; 8.758   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 8.139   ; 8.139   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 8.618   ; 8.618   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 7.656   ; 7.656   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 6.943   ; 6.943   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 7.651   ; 7.651   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.879   ; 6.879   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 8.201   ; 8.201   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 7.411   ; 7.411   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 7.383   ; 7.383   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 7.714   ; 7.714   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 7.814   ; 7.814   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.768   ; 6.768   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 7.093   ; 7.093   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 7.496   ; 7.496   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 6.987   ; 6.987   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 7.274   ; 7.274   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 6.978   ; 6.978   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 7.772   ; 7.772   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 7.291   ; 7.291   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 7.006   ; 7.006   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 6.956   ; 6.956   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.811   ; 6.811   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.842   ; 6.842   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.110   ; 6.110   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 7.110   ; 7.110   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.201   ; 6.201   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.561   ; 6.561   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.609   ; 6.609   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 5.732   ; 5.732   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 7.458   ; 7.458   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.293   ; 8.293   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.023   ; 8.023   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.326   ; 8.326   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.009   ; 8.009   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.249   ; 8.249   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 7.961   ; 7.961   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 5.348   ; 5.348   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 5.401   ; 5.401   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 5.626   ; 5.626   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 5.789   ; 5.789   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 5.497   ; 5.497   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 5.540   ; 5.540   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 6.359   ; 6.359   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 5.085   ; 5.085   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 5.470   ; 5.470   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 3.041   ; 3.041   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 3.552   ; 3.552   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 3.683   ; 3.683   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 3.284   ; 3.284   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 5.397   ; 5.397   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 7.542   ; 7.542   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 4.605   ; 4.605   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.637   ; 6.637   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 3.151   ; 3.151   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 0.190   ; 0.190   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.561  ; -1.561  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 3.606   ; 3.606   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.637  ; -2.637  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.945  ; -5.945  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.314   ; 3.314   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.146  ; -2.146  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -1.795  ; -1.795  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -1.893  ; -1.893  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -1.758  ; -1.758  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -1.605  ; -1.605  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -1.721  ; -1.721  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -2.002  ; -2.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -2.290  ; -2.290  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -2.023  ; -2.023  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -2.335  ; -2.335  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -2.495  ; -2.495  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -2.122  ; -2.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -2.468  ; -2.468  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -2.019  ; -2.019  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -1.889  ; -1.889  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -2.463  ; -2.463  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -4.695  ; -4.695  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -3.876  ; -3.876  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -5.150  ; -5.150  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -5.033  ; -5.033  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -5.997  ; -5.997  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -3.139  ; -3.139  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -5.825  ; -5.825  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.175  ; -7.175  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.666  ; -7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -4.204  ; -4.204  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -10.841 ; -10.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.149  ; -7.149  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -11.140 ; -11.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -5.419 ; -5.419 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -7.627 ; -7.627 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -8.445 ; -8.445 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -7.826 ; -7.826 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -8.305 ; -8.305 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -9.091 ; -9.091 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -7.343 ; -7.343 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -6.630 ; -6.630 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -7.338 ; -7.338 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -6.566 ; -6.566 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -7.888 ; -7.888 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -7.098 ; -7.098 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -7.070 ; -7.070 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -7.401 ; -7.401 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -7.501 ; -7.501 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -6.455 ; -6.455 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -6.780 ; -6.780 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -7.183 ; -7.183 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -6.674 ; -6.674 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -6.961 ; -6.961 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -6.665 ; -6.665 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -7.459 ; -7.459 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -6.978 ; -6.978 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -6.693 ; -6.693 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -6.643 ; -6.643 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -6.498 ; -6.498 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -6.529 ; -6.529 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -5.797 ; -5.797 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -6.797 ; -6.797 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -5.888 ; -5.888 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -6.248 ; -6.248 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -6.296 ; -6.296 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -5.419 ; -5.419 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -5.484 ; -5.484 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -5.484 ; -5.484 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -6.714 ; -6.714 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -6.557 ; -6.557 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -6.918 ; -6.918 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -7.078 ; -7.078 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -6.689 ; -6.689 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -6.681 ; -6.681 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -6.656 ; -6.656 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -5.082 ; -5.082 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -5.082 ; -5.082 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -5.135 ; -5.135 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -5.360 ; -5.360 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -5.340 ; -5.340 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -5.340 ; -5.340 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -5.523 ; -5.523 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -5.530 ; -5.530 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -5.231 ; -5.231 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; -2.334 ; -2.334 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -2.334 ; -2.334 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -3.166 ; -3.166 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -2.605 ; -2.605 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.858 ; -2.858 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -2.757 ; -2.757 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; -2.775 ; -2.775 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; -2.775 ; -2.775 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; -3.286 ; -3.286 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; -3.417 ; -3.417 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; -3.457 ; -3.457 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; -2.234 ; -2.234 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -3.016 ; -3.016 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -3.133 ; -3.133 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -3.632 ; -3.632 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -3.743 ; -3.743 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -2.885 ; -2.885 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -4.351 ; -4.351 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -2.885 ; -2.885 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 2.331  ; 2.331  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 2.331  ; 2.331  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 1.306  ; 1.306  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 1.827  ; 1.827  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 0.527  ; 0.527  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 2.903  ; 2.903  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 6.211  ; 6.211  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.507  ; 0.507  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 0.395  ; 0.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.507  ; 0.507  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.364  ; 7.364  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 2.761  ; 2.761  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 2.061  ; 2.061  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 2.159  ; 2.159  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 2.024  ; 2.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 1.682  ; 1.682  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 1.871  ; 1.871  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 1.987  ; 1.987  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 2.268  ; 2.268  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 2.556  ; 2.556  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 2.289  ; 2.289  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 2.601  ; 2.601  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 2.761  ; 2.761  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 2.388  ; 2.388  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 2.734  ; 2.734  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 2.285  ; 2.285  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 2.155  ; 2.155  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 2.729  ; 2.729  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 5.746  ; 5.746  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 5.291  ; 5.291  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 4.472  ; 4.472  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 5.746  ; 5.746  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 5.629  ; 5.629  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 4.345  ; 4.345  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 6.558  ; 6.558  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 6.558  ; 6.558  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 6.263  ; 6.263  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 6.411  ; 6.411  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 6.091  ; 6.091  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 7.441  ; 7.441  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 7.932  ; 7.932  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 4.800  ; 4.800  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.107 ; 11.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 7.415  ; 7.415  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 6.351  ; 6.351  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 7.415  ; 7.415  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 11.406 ; 11.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 18.528 ; 18.528 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 19.399 ; 19.399 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 18.911 ; 18.911 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 19.351 ; 19.351 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 18.703 ; 18.703 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 19.132 ; 19.132 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 18.916 ; 18.916 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 19.512 ; 19.512 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 18.970 ; 18.970 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 19.202 ; 19.202 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 18.599 ; 18.599 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 19.462 ; 19.462 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 19.773 ; 19.773 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 16.477 ; 16.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.357 ; 22.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 24.508 ; 24.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 21.213 ; 21.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 23.454 ; 23.454 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.519 ; 22.519 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.290 ; 22.290 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.523 ; 22.523 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 21.966 ; 21.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.293 ; 20.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.723 ; 19.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.619 ; 20.619 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 20.178 ; 20.178 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.449 ; 20.449 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.725 ; 19.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 21.217 ; 21.217 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 20.388 ; 20.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 20.284 ; 20.284 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.611 ; 21.611 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.784 ; 20.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 21.114 ; 21.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 20.277 ; 20.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.999 ; 19.999 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 21.804 ; 21.804 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.755 ; 20.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 20.401 ; 20.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.384 ; 20.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.430 ; 20.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.242 ; 20.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.620 ; 20.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 20.936 ; 20.936 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 22.183 ; 22.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 22.814 ; 22.814 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 22.763 ; 22.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 22.533 ; 22.533 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 22.549 ; 22.549 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 22.231 ; 22.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 22.822 ; 22.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 22.384 ; 22.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 22.354 ; 22.354 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 22.221 ; 22.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 17.714 ; 17.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 28.051 ; 28.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 28.774 ; 28.774 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 28.826 ; 28.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 28.480 ; 28.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 28.589 ; 28.589 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 29.680 ; 29.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 28.548 ; 28.548 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 29.484 ; 29.484 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 28.439 ; 28.439 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 28.887 ; 28.887 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 28.885 ; 28.885 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 28.331 ; 28.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 28.485 ; 28.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 29.463 ; 29.463 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 28.878 ; 28.878 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 16.096 ; 16.096 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 16.444 ; 16.444 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 16.565 ; 16.565 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 17.004 ; 17.004 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 16.245 ; 16.245 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 16.612 ; 16.612 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 17.797 ; 17.797 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 16.968 ; 16.968 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 18.344 ; 18.344 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 16.832 ; 16.832 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 16.678 ; 16.678 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 17.063 ; 17.063 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 16.096 ; 16.096 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 16.508 ; 16.508 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 17.580 ; 17.580 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 17.298 ; 17.298 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 18.558 ; 18.558 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 13.449 ; 13.449 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 13.659 ; 13.659 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 13.449 ; 13.449 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.355 ; 19.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.240 ; 22.240 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.697 ; 22.697 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 21.132 ; 21.132 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 20.748 ; 20.748 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 22.487 ; 22.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.406 ; 22.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.173 ; 22.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.406 ; 22.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 20.985 ; 20.985 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 19.995 ; 19.995 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.667 ; 19.667 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.269 ; 20.269 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.581 ; 19.581 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.687 ; 19.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 20.319 ; 20.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 19.971 ; 19.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.291 ; 21.291 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.363 ; 20.363 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 20.694 ; 20.694 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.751 ; 19.751 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.472 ; 19.472 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 19.502 ; 19.502 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.753 ; 20.753 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.222 ; 20.222 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.355 ; 19.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.331 ; 20.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 19.380 ; 19.380 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 19.752 ; 19.752 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.129 ; 20.129 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.891 ; 19.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.280 ; 17.280 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 19.721 ; 19.721 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 20.133 ; 20.133 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 20.138 ; 20.138 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 20.074 ; 20.074 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 20.183 ; 20.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 19.938 ; 19.938 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 20.497 ; 20.497 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 19.821 ; 19.821 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 20.251 ; 20.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 20.133 ; 20.133 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 20.189 ; 20.189 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 19.721 ; 19.721 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 20.827 ; 20.827 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 20.035 ; 20.035 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 15.938 ; 15.938 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 25.815 ; 25.815 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 26.159 ; 26.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 26.358 ; 26.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 26.301 ; 26.301 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 25.964 ; 25.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 26.065 ; 26.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 26.694 ; 26.694 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 25.920 ; 25.920 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 28.318 ; 28.318 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 26.547 ; 26.547 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 26.471 ; 26.471 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 26.360 ; 26.360 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 25.815 ; 25.815 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 25.961 ; 25.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 26.477 ; 26.477 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 26.250 ; 26.250 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 28.532 ; 28.532 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.749 ; 19.734 ; 19.734 ; 18.749 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.539 ; 18.804 ; 18.804 ; 18.539 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 22.081 ; 19.043 ; 19.043 ; 22.081 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 21.151 ; 18.838 ; 18.838 ; 21.151 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.599 ; 20.127 ; 20.127 ; 18.599 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 19.297 ; 19.297 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 18.389 ; 19.197 ; 19.197 ; 18.389 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 21.687 ; 21.687 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 20.857 ; 20.857 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 20.757 ; 20.757 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 21.585 ; 21.585 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 20.755 ; 20.755 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 20.655 ; 20.655 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.638 ; 17.387 ; 17.387 ; 17.638 ;
; R_W_IO      ; DATA_IO[1]  ; 20.579 ; 17.541 ; 17.541 ; 20.579 ;
; R_W_IO      ; DATA_IO[2]  ; 19.749 ; 17.387 ; 17.387 ; 19.749 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 19.649 ; 17.732 ; 17.732 ; 19.649 ;
; R_W_IO      ; DATA_IO[5]  ; 17.805 ; 17.387 ; 17.387 ; 17.805 ;
; R_W_IO      ; DATA_IO[6]  ; 17.571 ; 17.023 ; 17.023 ; 17.571 ;
; R_W_IO      ; DATA_IO[7]  ; 17.804 ; 17.387 ; 17.387 ; 17.804 ;
; R_W_IO      ; DATA_IO[8]  ; 17.127 ; 17.023 ; 17.023 ; 17.127 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 23.759 ; 23.759 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 22.929 ; 22.929 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 22.829 ; 22.829 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 19.218 ; 19.218 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 19.816 ; 22.854 ; 22.854 ; 19.816 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 22.024 ; 22.024 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 19.611 ; 21.924 ; 21.924 ; 19.611 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 19.385 ; 19.385 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 19.151 ; 19.151 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 19.384 ; 19.384 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 19.402 ; 19.402 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 16.696 ; 19.734 ; 19.734 ; 16.696 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.491 ; 18.804 ; 18.804 ; 16.491 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.902 ; 19.043 ; 19.043 ; 18.902 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 18.692 ; 18.838 ; 18.838 ; 18.692 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.089 ; 20.127 ; 20.127 ; 17.089 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 18.203 ; 18.203 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 16.884 ; 19.197 ; 19.197 ; 16.884 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 18.508 ; 18.508 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 18.519 ; 18.519 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 18.298 ; 18.298 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 18.406 ; 18.406 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 18.418 ; 18.418 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 18.196 ; 18.196 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[1]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[2]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 17.732 ; 17.336 ; 17.336 ; 17.732 ;
; R_W_IO      ; DATA_IO[5]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[6]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[7]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[8]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 20.580 ; 20.580 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 20.593 ; 20.593 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 20.370 ; 20.370 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 16.197 ; 16.197 ; 16.197 ; 16.197 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.557 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 21.062 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 21.064 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 21.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.425 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.435 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.435 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.630 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.630 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.233 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.640 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.294 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.557 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.625 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.372 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 20.877 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 20.879 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 20.889 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.240 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.250 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.250 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.445 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.445 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.048 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.455 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.372 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.440 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.557    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 21.062    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 21.064    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 21.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.425    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.435    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.435    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.630    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.630    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.233    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.640    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.294    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.557    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.625    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.372    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 20.877    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 20.879    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 20.889    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.240    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.250    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.250    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.445    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.445    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.048    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.455    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.372    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.440    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 2.998 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 4.012 ; 0.000         ;
; sclk                                        ; 5.575 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 7.417 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
; sclk                                        ; 2.321 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 10.443 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 23.725 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 28.937 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 10.816 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 15.584 ; 0.000         ;
; sclk                                        ; 29.381 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 17.873 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 2.998  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -1.557     ; 0.477      ;
; 3.009  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -1.557     ; 0.466      ;
; 14.440 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 15.000       ; -0.016     ; 0.576      ;
; 19.500 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.532      ;
; 19.527 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.505      ;
; 19.626 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.406      ;
; 39.106 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.926      ;
; 39.169 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.863      ;
; 39.186 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.846      ;
; 39.260 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.772      ;
; 39.273 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.759      ;
; 39.318 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.714      ;
; 39.360 ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 0.665      ;
; 39.362 ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 0.663      ;
; 39.492 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.540      ;
; 39.557 ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.475      ;
; 39.617 ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.415      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.012  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.018      ;
; 4.012  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.018      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.140  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.895      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.156  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.012      ; 0.888      ;
; 4.231  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.796      ;
; 4.232  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.795      ;
; 4.232  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.795      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.268  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.767      ;
; 4.270  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.765      ;
; 4.312  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.012      ; 0.732      ;
; 4.354  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.673      ;
; 4.358  ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.674      ;
; 4.362  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.665      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.395  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.640      ;
; 4.403  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.630      ;
; 4.403  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.630      ;
; 4.404  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.629      ;
; 4.405  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.628      ;
; 4.406  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.627      ;
; 4.406  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.627      ;
; 4.425  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.608      ;
; 4.428  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.605      ;
; 4.471  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.561      ;
; 4.492  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.540      ;
; 4.493  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.539      ;
; 4.493  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.539      ;
; 4.494  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.538      ;
; 4.495  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.537      ;
; 4.495  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.537      ;
; 4.496  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.536      ;
; 4.496  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.536      ;
; 4.497  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.498  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.534      ;
; 4.502  ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.530      ;
; 4.513  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                                    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.519      ;
; 4.519  ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.513      ;
; 4.538  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.492      ;
; 4.538  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.492      ;
; 4.540  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.490      ;
; 4.551  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                                     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.480      ;
; 4.554  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.476      ;
; 4.555  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.475      ;
; 4.556  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.474      ;
; 4.637  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.395      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 5.575  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 1.011      ;
; 5.575  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 1.011      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.655  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.930      ;
; 5.676  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.911      ;
; 5.721  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.864      ;
; 5.731  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.856      ;
; 5.731  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.854      ;
; 5.740  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.847      ;
; 5.746  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.841      ;
; 5.747  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.839      ;
; 5.750  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.837      ;
; 5.771  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.816      ;
; 5.778  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.807      ;
; 5.790  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.796      ;
; 5.790  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.797      ;
; 5.822  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.765      ;
; 5.832  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.755      ;
; 5.853  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.734      ;
; 5.872  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.715      ;
; 5.884  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.703      ;
; 5.892  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.695      ;
; 5.920  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.666      ;
; 5.930  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.657      ;
; 5.976  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.611      ;
; 6.183  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.404      ;
; 10.345 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.256      ;
; 10.386 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.215      ;
; 10.430 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.171      ;
; 10.506 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.095      ;
; 10.558 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.043      ;
; 10.582 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.019      ;
; 10.695 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.605      ; 0.909      ;
; 10.700 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.605      ; 0.904      ;
; 10.731 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.866      ;
; 10.734 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.863      ;
; 10.749 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.848      ;
; 10.753 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.844      ;
; 10.840 ; CPU_SM:u_CPU_SM|PAS                                              ; AS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.571      ; 0.763      ;
; 10.860 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.737      ;
; 10.873 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.601      ; 0.727      ;
; 10.874 ; CPU_SM:u_CPU_SM|PDS                                              ; DS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.557      ; 0.715      ;
; 10.876 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.601      ; 0.724      ;
; 10.879 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.718      ;
; 10.881 ; CPU_SM:u_CPU_SM|PLHW                                             ; LHW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.560      ; 0.711      ;
; 10.887 ; CPU_SM:u_CPU_SM|PLLW                                             ; LLW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.557      ; 0.702      ;
; 18.752 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; sclk                                        ; sclk        ; 20.000       ; 0.045      ; 1.292      ;
; 18.825 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.055      ; 1.229      ;
; 18.854 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.041      ; 1.186      ;
; 18.989 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.057      ; 1.067      ;
; 25.129 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 1.483      ;
; 25.195 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 1.417      ;
; 25.235 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 1.387      ;
; 25.248 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 1.360      ;
; 25.371 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 1.251      ;
; 25.384 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 1.224      ;
; 25.398 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 1.226      ;
; 25.535 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 1.089      ;
; 25.637 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.975      ;
; 25.662 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.962      ;
; 25.664 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.948      ;
; 25.664 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.948      ;
; 25.672 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.952      ;
; 25.673 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.955      ;
; 25.687 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.921      ;
; 25.752 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.856      ;
; 25.771 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.837      ;
; 25.800 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.822      ;
; 25.805 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.807      ;
; 25.809 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.813      ;
; 25.812 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.814      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.798      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.798      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.812      ;
; 25.815 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.811      ;
; 25.824 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.798      ;
; 25.826 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.790      ;
; 25.834 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.782      ;
; 25.841 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.775      ;
; 25.959 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.669      ;
; 25.967 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.657      ;
; 25.980 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.648      ;
; 29.127 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.472      ;
; 29.231 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.372      ;
; 29.250 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.611      ; 2.360      ;
; 29.266 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.337      ;
; 29.308 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.295      ;
; 29.354 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.260      ;
; 29.387 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.216      ;
; 29.389 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.225      ;
; 29.390 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.209      ;
; 29.411 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.188      ;
; 29.414 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.185      ;
; 29.431 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.183      ;
; 29.436 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.167      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 22.563 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 2.455      ;
; 22.607 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 2.411      ;
; 22.775 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 2.260      ;
; 22.799 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.018      ; 2.251      ;
; 22.847 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 2.199      ;
; 22.858 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.165      ;
; 22.884 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.018      ; 2.166      ;
; 22.971 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.052      ;
; 23.038 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.997      ;
; 23.051 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.995      ;
; 23.059 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.989      ;
; 23.074 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.973      ;
; 23.084 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.962      ;
; 23.152 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.877      ;
; 23.204 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.844      ;
; 23.242 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.793      ;
; 23.259 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.788      ;
; 23.265 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.764      ;
; 23.266 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.763      ;
; 23.296 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.735      ;
; 23.302 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.745      ;
; 23.309 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.723      ;
; 23.351 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.695      ;
; 23.353 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.695      ;
; 23.353 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.679      ;
; 23.379 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.650      ;
; 23.409 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.622      ;
; 23.410 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 1.620      ;
; 23.434 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.584      ;
; 23.454 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.594      ;
; 23.482 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.547      ;
; 23.511 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 1.512      ;
; 23.523 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 1.507      ;
; 23.525 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.504      ;
; 23.526 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.507      ;
; 23.530 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.503      ;
; 23.550 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.468      ;
; 23.557 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.491      ;
; 23.595 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.434      ;
; 23.601 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 1.439      ;
; 23.606 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.427      ;
; 23.610 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.423      ;
; 23.624 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 1.399      ;
; 23.629 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.389      ;
; 23.632 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.404      ;
; 23.632 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.386      ;
; 23.646 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.383      ;
; 23.665 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.353      ;
; 23.669 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.349      ;
; 23.694 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.352      ;
; 23.704 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.331      ;
; 23.711 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.325      ;
; 23.723 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.312      ;
; 23.742 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.276      ;
; 23.745 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.273      ;
; 23.905 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.127      ;
; 23.907 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.129      ;
; 23.920 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.109      ;
; 23.934 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.114      ;
; 24.014 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.034      ;
; 24.026 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.006      ;
; 24.027 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.021      ;
; 24.037 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 0.992      ;
; 24.262 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 0.774      ;
; 25.761 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.717      ;
; 26.180 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.298      ;
; 26.186 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.303      ;
; 26.196 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.293      ;
; 26.204 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.539     ; 2.289      ;
; 26.289 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.539     ; 2.204      ;
; 26.377 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.101      ;
; 26.413 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.542     ; 2.077      ;
; 26.443 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.542     ; 2.047      ;
; 26.464 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 2.027      ;
; 26.489 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.000      ;
; 26.502 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.540     ; 1.990      ;
; 26.507 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.540     ; 1.985      ;
; 26.551 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 1.938      ;
; 26.671 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 1.820      ;
; 26.692 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 1.799      ;
; 26.708 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|DIEH                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 1.781      ;
; 26.735 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.563     ; 1.734      ;
; 26.773 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 1.705      ;
; 26.774 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 1.704      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.263  ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.323  ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.388  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.518  ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.663      ;
; 0.520  ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.665      ;
; 0.562  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.607  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.620  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.694  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.711  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.863      ;
; 0.774  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 20.254 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.406      ;
; 20.353 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.505      ;
; 20.380 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.532      ;
; 25.440 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -25.000      ; -0.016     ; 0.576      ;
; 36.871 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -1.557     ; 0.466      ;
; 36.882 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -1.557     ; 0.477      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.412      ;
; 0.265 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.417      ;
; 0.289 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.302 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.454      ;
; 0.306 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.458      ;
; 0.309 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.462      ;
; 0.313 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.466      ;
; 0.315 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.466      ;
; 0.328 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.494      ;
; 0.367 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.406 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.563      ;
; 0.421 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.573      ;
; 0.425 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.578      ;
; 0.426 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.578      ;
; 0.435 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.592      ;
; 0.444 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.589      ;
; 0.445 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.590      ;
; 0.449 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.600      ;
; 0.451 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.602      ;
; 0.458 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.612      ;
; 0.471 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.623      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.515 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.666      ;
; 0.527 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.545 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.553 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.703      ;
; 0.563 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.719      ;
; 0.565 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.716      ;
; 0.567 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.723      ;
; 0.572 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.723      ;
; 0.580 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.732      ;
; 0.585 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.605 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.756      ;
; 0.606 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.644 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.787      ;
; 0.652 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.803      ;
; 0.657 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.810      ;
; 0.666 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.820      ;
; 0.674 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 0.815      ;
; 0.677 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.829      ;
; 0.684 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.839      ;
; 0.694 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.845      ;
; 0.705 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.856      ;
; 0.706 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.857      ;
; 0.707 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.861      ;
; 0.708 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.860      ;
; 0.727 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.878      ;
; 0.730 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.881      ;
; 0.731 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.887      ;
; 0.739 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.893      ;
; 0.740 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.894      ;
; 0.743 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.744 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.886      ;
; 0.745 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.896      ;
; 0.746 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.897      ;
; 0.759 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.911      ;
; 0.760 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.914      ;
; 0.762 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.913      ;
; 0.768 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.780 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.926      ;
; 0.784 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.926      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.957      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.957      ;
; 0.806 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.960      ;
; 0.807 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.961      ;
; 0.812 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.972      ;
; 0.812 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.969      ;
; 0.813 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.963      ;
; 0.816 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.967      ;
; 0.834 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.997      ;
; 0.837 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.996      ;
; 0.850 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 1.009      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.257 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.307 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.459      ;
; 0.319 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.472      ;
; 0.364 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.415 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.569      ;
; 0.425 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.576      ;
; 0.433 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.587      ;
; 0.438 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.592      ;
; 0.448 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.601      ;
; 0.448 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.601      ;
; 0.452 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.603      ;
; 0.456 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.607      ;
; 0.457 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.614      ;
; 0.476 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.626      ;
; 0.486 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.636      ;
; 0.548 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.705      ;
; 0.567 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.717      ;
; 0.575 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.727      ;
; 0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.743      ;
; 0.607 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.757      ;
; 0.645 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.776 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 9.350  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.122      ;
; 9.351  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.123      ;
; 9.495  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.267      ;
; 9.500  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.258      ;
; 9.505  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.277      ;
; 9.509  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.283      ;
; 9.509  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.261      ;
; 9.510  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.272      ;
; 9.511  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.263      ;
; 9.514  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.288      ;
; 9.517  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.269      ;
; 9.530  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.292      ;
; 9.536  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.294      ;
; 9.540  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.298      ;
; 9.545  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.297      ;
; 9.554  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.316      ;
; 9.556  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.308      ;
; 9.562  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.324      ;
; 9.623  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.375      ;
; 9.624  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.386      ;
; 9.642  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.396      ;
; 9.647  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.401      ;
; 9.658  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.432      ;
; 9.659  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.413      ;
; 9.662  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.434      ;
; 9.665  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.439      ;
; 9.667  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.439      ;
; 9.685  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.457      ;
; 9.693  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.451      ;
; 9.722  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.496      ;
; 9.723  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.485      ;
; 9.723  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.495      ;
; 9.730  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.479      ;
; 9.736  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.485      ;
; 9.751  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.503      ;
; 9.752  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.504      ;
; 9.762  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.516      ;
; 9.785  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.539      ;
; 9.806  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.580      ;
; 9.808  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.566      ;
; 9.813  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.571      ;
; 9.819  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.573      ;
; 9.822  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.564      ;
; 9.822  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.564      ;
; 9.823  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.581      ;
; 9.827  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.569      ;
; 9.827  ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.581      ;
; 9.834  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.608      ;
; 9.835  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.597      ;
; 9.837  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.595      ;
; 9.848  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.628      ; 1.614      ;
; 9.852  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.614      ;
; 9.858  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.607      ;
; 9.872  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.614      ;
; 9.873  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.627      ;
; 9.877  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.631      ;
; 9.877  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.631      ;
; 9.919  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.615      ; 1.672      ;
; 9.921  ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.628      ; 1.687      ;
; 9.927  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.615      ; 1.680      ;
; 9.930  ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.600      ; 1.668      ;
; 9.936  ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.600      ; 1.674      ;
; 9.956  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.705      ;
; 9.982  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.731      ;
; 9.983  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.732      ;
; 9.999  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.612      ; 1.749      ;
; 10.012 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.626      ; 1.776      ;
; 10.029 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.771      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                                                                                                                      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.499 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.553      ; 1.086      ;
; 10.499 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.553      ; 1.086      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 23.725 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.306      ;
; 23.725 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.306      ;
; 23.805 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.241      ;
; 23.805 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.241      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.013      ; 1.104      ;
; 23.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.013      ; 1.104      ;
; 23.957 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.076      ;
; 24.033 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 0.995      ;
; 24.055 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 0.975      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 0.977      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 28.937 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.013      ; 1.108      ;
; 28.957 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.001      ; 1.076      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.923 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.001      ; 1.076      ;
; 10.943 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.013      ; 1.108      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 0.977      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.825 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.002     ; 0.975      ;
; 15.847 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.004     ; 0.995      ;
; 15.923 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.001      ; 1.076      ;
; 15.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.013      ; 1.104      ;
; 15.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.013      ; 1.104      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 16.075 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.014      ; 1.241      ;
; 16.075 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.014      ; 1.241      ;
; 16.155 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 1.306      ;
; 16.155 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 1.306      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                                                                                                                       ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 29.381 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.553      ; 1.086      ;
; 29.381 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.553      ; 1.086      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 3.726   ; 3.726   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 3.145   ; 3.145   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 3.407   ; 3.407   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 3.210   ; 3.210   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 3.362   ; 3.362   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 3.726   ; 3.726   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 3.013   ; 3.013   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 2.787   ; 2.787   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 2.984   ; 2.984   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 2.774   ; 2.774   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 3.142   ; 3.142   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 2.916   ; 2.916   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 2.894   ; 2.894   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 2.994   ; 2.994   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 3.049   ; 3.049   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 2.799   ; 2.799   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 2.840   ; 2.840   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 3.026   ; 3.026   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 2.835   ; 2.835   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 2.965   ; 2.965   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 2.849   ; 2.849   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 3.284   ; 3.284   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 2.982   ; 2.982   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 2.874   ; 2.874   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 2.875   ; 2.875   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 2.773   ; 2.773   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 2.792   ; 2.792   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 2.534   ; 2.534   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 2.831   ; 2.831   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 2.630   ; 2.630   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 2.706   ; 2.706   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 2.749   ; 2.749   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 2.437   ; 2.437   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 3.390   ; 3.390   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 2.946   ; 2.946   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 3.241   ; 3.241   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 3.208   ; 3.208   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 3.160   ; 3.160   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 3.390   ; 3.390   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 3.159   ; 3.159   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 3.252   ; 3.252   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 3.108   ; 3.108   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 2.560   ; 2.560   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 2.407   ; 2.407   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 2.431   ; 2.431   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 2.560   ; 2.560   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 2.533   ; 2.533   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 2.533   ; 2.533   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 2.546   ; 2.546   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 2.547   ; 2.547   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 2.478   ; 2.478   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; -0.024  ; -0.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -0.349  ; -0.349  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -0.046  ; -0.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -0.478  ; -0.478  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -0.212  ; -0.212  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -0.024  ; -0.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; -0.763  ; -0.763  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; -1.026  ; -1.026  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; -0.840  ; -0.840  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; -0.763  ; -0.763  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; -0.790  ; -0.790  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; -0.925  ; -0.925  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -0.307  ; -0.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 0.436   ; 0.436   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -0.543  ; -0.543  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.112   ; 0.112   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -0.469  ; -0.469  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -0.469  ; -0.469  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -0.958  ; -0.958  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -6.081  ; -6.081  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -6.081  ; -6.081  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -5.387  ; -5.387  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.879  ; -5.879  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -4.349  ; -4.349  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -6.275  ; -6.275  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -8.376  ; -8.376  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.308  ; -4.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.308  ; -4.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.462  ; -4.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.229  ; -7.229  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -5.825  ; -5.825  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -5.925  ; -5.925  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -6.015  ; -6.015  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -5.929  ; -5.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -5.830  ; -5.830  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -5.825  ; -5.825  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -5.896  ; -5.896  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -6.002  ; -6.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -6.064  ; -6.064  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -6.030  ; -6.030  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -6.103  ; -6.103  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -6.209  ; -6.209  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -6.091  ; -6.091  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -6.154  ; -6.154  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -6.024  ; -6.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -5.939  ; -5.939  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -6.173  ; -6.173  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -10.062 ; -10.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -10.387 ; -10.387 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -10.084 ; -10.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -10.516 ; -10.516 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -10.490 ; -10.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -10.062 ; -10.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -10.798 ; -10.798 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -10.798 ; -10.798 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -10.778 ; -10.778 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -9.860  ; -9.860  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.676 ; -10.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.051 ; -11.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.281 ; -11.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -10.256 ; -10.256 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -13.324 ; -13.324 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.716 ; -10.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.716 ; -10.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -11.101 ; -11.101 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -13.355 ; -13.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -3.006 ; -3.006 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -3.268 ; -3.268 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -3.071 ; -3.071 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -3.223 ; -3.223 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -3.587 ; -3.587 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -2.874 ; -2.874 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -2.648 ; -2.648 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -2.845 ; -2.845 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -2.635 ; -2.635 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -3.003 ; -3.003 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -2.777 ; -2.777 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -2.755 ; -2.755 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -2.855 ; -2.855 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -2.910 ; -2.910 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -2.660 ; -2.660 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -2.701 ; -2.701 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -2.887 ; -2.887 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -2.696 ; -2.696 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -2.826 ; -2.826 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -3.145 ; -3.145 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -2.843 ; -2.843 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -2.735 ; -2.735 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -2.736 ; -2.736 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -2.634 ; -2.634 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -2.653 ; -2.653 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -2.395 ; -2.395 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -2.692 ; -2.692 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -2.491 ; -2.491 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -2.567 ; -2.567 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -2.610 ; -2.610 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.694 ; -2.694 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.640 ; -2.640 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.797 ; -2.797 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.928 ; -2.928 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.704 ; -2.704 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.731 ; -2.731 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.683 ; -2.683 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.311 ; -2.311 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.440 ; -2.440 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.426 ; -2.426 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.427 ; -2.427 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.358 ; -2.358 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 1.007  ; 1.007  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 1.229  ; 1.229  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 1.164  ; 1.164  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 1.172  ; 1.172  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 0.960  ; 0.960  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 0.883  ; 0.883  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 0.910  ; 0.910  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 1.312  ; 1.312  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.048  ; 1.048  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 1.046  ; 1.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.873  ; 0.873  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.929  ; 0.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 0.589  ; 0.589  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 5.877  ; 5.877  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.999  ; 5.999  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.669  ; 5.669  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.395  ; 6.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.496  ; 8.496  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.583  ; 5.583  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.785  ; 8.785  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 6.045  ; 6.045  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 6.135  ; 6.135  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 6.049  ; 6.049  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 5.950  ; 5.950  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 5.945  ; 5.945  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 6.016  ; 6.016  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 6.122  ; 6.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 6.184  ; 6.184  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 6.211  ; 6.211  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 6.274  ; 6.274  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 6.144  ; 6.144  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 6.059  ; 6.059  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 6.293  ; 6.293  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 10.606 ; 10.606 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 10.303 ; 10.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 10.709 ; 10.709 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 10.281 ; 10.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 10.898 ; 10.898 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 10.925 ; 10.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.796 ; 10.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.171 ; 11.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.401 ; 11.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 10.475 ; 10.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.836 ; 10.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.475 ; 13.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 9.544  ; 9.544  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 9.093  ; 9.093  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 9.428  ; 9.428  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 9.274  ; 9.274  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 9.407  ; 9.407  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 9.205  ; 9.205  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 9.544  ; 9.544  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 9.279  ; 9.279  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.478  ; 9.478  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 9.224  ; 9.224  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 9.474  ; 9.474  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 9.284  ; 9.284  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 9.272  ; 9.272  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 9.102  ; 9.102  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 9.490  ; 9.490  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 9.446  ; 9.446  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.454  ; 9.454  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 10.952 ; 10.952 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 10.952 ; 10.952 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 10.551 ; 10.551 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 16.504 ; 16.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.776 ; 15.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 16.504 ; 16.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 16.430 ; 16.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.440 ; 15.440 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 16.160 ; 16.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.884 ; 15.884 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.766 ; 15.766 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.889 ; 15.889 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.716 ; 15.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.172 ; 15.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.991 ; 14.991 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.256 ; 15.256 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.213 ; 15.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.993 ; 14.993 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.195 ; 15.195 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.203 ; 15.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.577 ; 15.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.333 ; 15.333 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.426 ; 15.426 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 15.135 ; 15.135 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 15.049 ; 15.049 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 15.065 ; 15.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.558 ; 15.558 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.243 ; 15.243 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 15.168 ; 15.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 15.188 ; 15.188 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 15.053 ; 15.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.161 ; 15.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.251 ; 15.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.923 ; 12.923 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 16.026 ; 16.026 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.725 ; 15.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.910 ; 15.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 16.016 ; 16.016 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.864 ; 15.864 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.860 ; 15.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.891 ; 15.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.658 ; 15.658 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.767 ; 15.767 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.856 ; 15.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.956 ; 15.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 16.026 ; 16.026 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.729 ; 15.729 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.757 ; 15.757 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.837 ; 15.837 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.825 ; 15.825 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 15.743 ; 15.743 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.958 ; 12.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 21.522 ; 21.522 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.977 ; 20.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 21.232 ; 21.232 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 21.257 ; 21.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 21.158 ; 21.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 21.172 ; 21.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 21.522 ; 21.522 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 21.124 ; 21.124 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.480 ; 21.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 21.108 ; 21.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 21.278 ; 21.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 21.267 ; 21.267 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 21.023 ; 21.023 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 21.069 ; 21.069 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 21.468 ; 21.468 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 21.291 ; 21.291 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.456 ; 21.456 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 8.494  ; 8.494  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.577  ; 8.577  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.713  ; 8.713  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.469  ; 8.469  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.575  ; 8.575  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.948  ; 8.948  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.637  ; 8.637  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.135  ; 9.135  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 8.625  ; 8.625  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 8.623  ; 8.623  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 8.723  ; 8.723  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 8.472  ; 8.472  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 8.894  ; 8.894  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 8.804  ; 8.804  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.111  ; 9.111  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 9.791  ; 9.791  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.726 ; 15.726 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 15.951 ; 15.951 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 15.411 ; 15.411 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.303 ; 15.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 15.833 ; 15.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.717 ; 15.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.361 ; 15.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.050 ; 15.050 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.987 ; 14.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.118 ; 15.118 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 14.957 ; 14.957 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.209 ; 15.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.977 ; 14.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.193 ; 15.193 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.070 ; 15.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.088 ; 15.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.536 ; 15.536 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.205 ; 15.205 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.299 ; 15.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 14.953 ; 14.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 14.883 ; 14.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.313 ; 15.313 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.067 ; 15.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 14.924 ; 14.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.157 ; 15.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 14.944 ; 14.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 14.903 ; 14.903 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.012 ; 15.012 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.009 ; 15.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.108 ; 15.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.107 ; 15.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.083 ; 15.083 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.059 ; 15.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.219 ; 15.219 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.003 ; 15.003 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.239 ; 15.239 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.153 ; 15.153 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 15.093 ; 15.093 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.036 ; 15.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.041 ; 15.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.005 ; 15.005 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.386 ; 15.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.431 ; 12.431 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.390 ; 20.390 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 20.504 ; 20.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 20.493 ; 20.493 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 20.361 ; 20.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 20.597 ; 20.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 20.320 ; 20.320 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.091 ; 21.091 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 20.550 ; 20.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 20.503 ; 20.503 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 20.258 ; 20.258 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 20.543 ; 20.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 20.487 ; 20.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.067 ; 21.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084  ;        ;        ; 9.084  ;
; ADDR[2]     ; DATA_IO[1]  ; 9.309  ; 9.540  ; 9.540  ; 9.309  ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113  ; 9.182  ; 9.182  ; 9.113  ;
; ADDR[2]     ; DATA_IO[4]  ; 9.191  ; 9.213  ; 9.213  ; 9.191  ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198  ;        ;        ; 9.198  ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075  ;        ;        ; 9.075  ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198  ;        ;        ; 9.198  ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 8.437  ; 8.437  ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104  ;        ;        ; 9.104  ;
; ADDR[3]     ; DATA_IO[1]  ; 10.270 ; 9.387  ; 9.387  ; 10.270 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912  ; 9.222  ; 9.222  ; 9.912  ;
; ADDR[3]     ; DATA_IO[4]  ; 9.943  ; 9.272  ; 9.272  ; 9.943  ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218  ;        ;        ; 9.218  ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095  ;        ;        ; 9.095  ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218  ;        ;        ; 9.218  ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167  ;        ;        ; 9.167  ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811  ; 8.811  ; 8.811  ; 8.811  ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714  ; 8.714  ; 8.714  ; 8.714  ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; ADDR[3]     ; PD_PORT[10] ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; ADDR[3]     ; PD_PORT[11] ; 8.601  ; 8.601  ; 8.601  ; 8.601  ;
; ADDR[3]     ; PD_PORT[12] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; ADDR[3]     ; PD_PORT[13] ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; ADDR[3]     ; PD_PORT[14] ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; ADDR[3]     ; PD_PORT[15] ; 8.690  ; 8.690  ; 8.690  ; 8.690  ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016  ;        ;        ; 9.016  ;
; ADDR[4]     ; DATA_IO[1]  ; 9.241  ; 9.690  ; 9.690  ; 9.241  ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 9.332  ; 9.332  ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 9.123  ; 9.363  ; 9.363  ; 9.123  ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130  ;        ;        ; 9.130  ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007  ;        ;        ; 9.007  ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130  ;        ;        ; 9.130  ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 8.587  ; 8.587  ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 8.947  ; 8.947  ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230  ; 10.113 ; 10.113 ; 9.230  ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 9.755  ; 9.755  ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115  ; 9.786  ; 9.786  ; 9.115  ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 9.061  ; 9.061  ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 8.938  ; 8.938  ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 9.061  ; 9.061  ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 9.010  ; 9.010  ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 8.937  ; 8.937  ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220  ; 10.103 ; 10.103 ; 9.220  ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 9.745  ; 9.745  ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105  ; 9.776  ; 9.776  ; 9.105  ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 9.051  ; 9.051  ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 8.928  ; 8.928  ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 9.051  ; 9.051  ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 9.000  ; 9.000  ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637  ;        ;        ; 8.637  ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768  ;        ;        ; 8.768  ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818  ;        ;        ; 8.818  ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864  ;        ;        ; 8.864  ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124  ;        ;        ; 9.124  ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134  ;        ;        ; 9.134  ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950  ;        ;        ; 8.950  ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815  ;        ;        ; 8.815  ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429  ;        ;        ; 9.429  ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326  ;        ;        ; 9.326  ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823  ;        ;        ; 8.823  ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769  ;        ;        ; 8.769  ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608  ;        ;        ; 8.608  ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775  ;        ;        ; 8.775  ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636  ;        ;        ; 8.636  ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612  ;        ;        ; 8.612  ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845  ;        ;        ; 8.845  ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976  ;        ;        ; 8.976  ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736  ;        ;        ; 8.736  ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782  ;        ;        ; 8.782  ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043  ;        ;        ; 9.043  ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053  ;        ;        ; 9.053  ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081  ;        ;        ; 9.081  ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946  ;        ;        ; 8.946  ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997  ;        ;        ; 8.997  ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894  ;        ;        ; 8.894  ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035  ;        ;        ; 9.035  ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981  ;        ;        ; 8.981  ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746  ;        ;        ; 8.746  ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913  ;        ;        ; 8.913  ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658  ;        ;        ; 8.658  ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634  ;        ;        ; 8.634  ;
; R_W_IO      ; DATA_IO[0]  ; 8.856  ; 8.785  ; 8.785  ; 8.856  ;
; R_W_IO      ; DATA_IO[1]  ; 9.841  ; 8.958  ; 8.958  ; 9.841  ;
; R_W_IO      ; DATA_IO[2]  ; 9.483  ; 8.788  ; 8.788  ; 9.483  ;
; R_W_IO      ; DATA_IO[3]  ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; R_W_IO      ; DATA_IO[4]  ; 9.514  ; 8.897  ; 8.897  ; 9.514  ;
; R_W_IO      ; DATA_IO[5]  ; 8.970  ; 8.785  ; 8.785  ; 8.970  ;
; R_W_IO      ; DATA_IO[6]  ; 8.847  ; 8.674  ; 8.674  ; 8.847  ;
; R_W_IO      ; DATA_IO[7]  ; 8.970  ; 8.785  ; 8.785  ; 8.970  ;
; R_W_IO      ; DATA_IO[8]  ; 8.738  ; 8.674  ; 8.674  ; 8.738  ;
; R_W_IO      ; DATA_IO[9]  ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; R_W_IO      ; DATA_IO[10] ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; R_W_IO      ; DATA_IO[11] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[12] ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; R_W_IO      ; DATA_IO[13] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[14] ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; R_W_IO      ; DATA_IO[15] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[16] ; 8.720  ; 8.720  ; 8.720  ; 8.720  ;
; R_W_IO      ; DATA_IO[17] ; 8.730  ; 8.730  ; 8.730  ; 8.730  ;
; R_W_IO      ; DATA_IO[18] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[19] ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; R_W_IO      ; DATA_IO[20] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[21] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[22] ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; R_W_IO      ; DATA_IO[23] ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; R_W_IO      ; DATA_IO[24] ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; R_W_IO      ; DATA_IO[25] ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; R_W_IO      ; DATA_IO[26] ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; R_W_IO      ; DATA_IO[27] ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; R_W_IO      ; DATA_IO[28] ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; R_W_IO      ; DATA_IO[29] ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; R_W_IO      ; DATA_IO[30] ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; R_W_IO      ; DATA_IO[31] ; 8.627  ; 8.627  ; 8.627  ; 8.627  ;
; R_W_IO      ; DATA_OE_    ; 6.554  ;        ;        ; 6.554  ;
; R_W_IO      ; _LED_RD     ;        ; 6.256  ; 6.256  ;        ;
; R_W_IO      ; _LED_WR     ; 6.159  ;        ;        ; 6.159  ;
; _AS_IO      ; DATA_IO[0]  ;        ; 9.595  ; 9.595  ;        ;
; _AS_IO      ; DATA_IO[1]  ; 9.878  ; 10.761 ; 10.761 ; 9.878  ;
; _AS_IO      ; DATA_IO[2]  ;        ; 10.403 ; 10.403 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 9.763  ; 10.434 ; 10.434 ; 9.763  ;
; _AS_IO      ; DATA_IO[5]  ;        ; 9.709  ; 9.709  ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 9.586  ; 9.586  ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 9.709  ; 9.709  ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 9.658  ; 9.658  ;        ;
; _AS_IO      ; _LED_RD     ; 6.811  ;        ;        ; 6.811  ;
; _AS_IO      ; _LED_WR     ; 6.714  ;        ;        ; 6.714  ;
; _CS         ; DATA_IO[0]  ; 8.269  ; 9.271  ; 9.271  ; 8.269  ;
; _CS         ; DATA_IO[1]  ; 9.554  ; 10.437 ; 10.437 ; 9.554  ;
; _CS         ; DATA_IO[2]  ; 8.272  ; 10.079 ; 10.079 ; 8.272  ;
; _CS         ; DATA_IO[3]  ; 8.282  ; 8.282  ; 8.282  ; 8.282  ;
; _CS         ; DATA_IO[4]  ; 9.439  ; 10.110 ; 10.110 ; 9.439  ;
; _CS         ; DATA_IO[5]  ; 8.269  ; 9.385  ; 9.385  ; 8.269  ;
; _CS         ; DATA_IO[6]  ; 8.158  ; 9.262  ; 9.262  ; 8.158  ;
; _CS         ; DATA_IO[7]  ; 8.269  ; 9.385  ; 9.385  ; 8.269  ;
; _CS         ; DATA_IO[8]  ; 8.158  ; 9.334  ; 9.334  ; 8.158  ;
; _CS         ; DATA_IO[9]  ; 8.158  ; 8.158  ; 8.158  ; 8.158  ;
; _CS         ; DATA_IO[10] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; _CS         ; DATA_IO[11] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[12] ; 8.134  ; 8.134  ; 8.134  ; 8.134  ;
; _CS         ; DATA_IO[13] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[14] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; _CS         ; DATA_IO[15] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[16] ; 8.204  ; 8.204  ; 8.204  ; 8.204  ;
; _CS         ; DATA_IO[17] ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; _CS         ; DATA_IO[18] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[19] ; 8.203  ; 8.203  ; 8.203  ; 8.203  ;
; _CS         ; DATA_IO[20] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[21] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[22] ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; _CS         ; DATA_IO[23] ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; _CS         ; DATA_IO[24] ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; _CS         ; DATA_IO[25] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; _CS         ; DATA_IO[26] ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; _CS         ; DATA_IO[27] ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; _CS         ; DATA_IO[28] ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; _CS         ; DATA_IO[29] ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; _CS         ; DATA_IO[30] ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; _CS         ; DATA_IO[31] ; 8.111  ; 8.111  ; 8.111  ; 8.111  ;
; _CS         ; DATA_OE_    ;        ; 6.038  ; 6.038  ;        ;
; _CS         ; _LED_RD     ; 6.487  ;        ;        ; 6.487  ;
; _CS         ; _LED_WR     ; 6.390  ;        ;        ; 6.390  ;
; _DS_IO      ; DATA_IO[0]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[1]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[2]  ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; _DS_IO      ; DATA_IO[3]  ; 8.649  ; 8.649  ; 8.649  ; 8.649  ;
; _DS_IO      ; DATA_IO[4]  ; 8.748  ; 8.748  ; 8.748  ; 8.748  ;
; _DS_IO      ; DATA_IO[5]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[6]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[7]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[8]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[9]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[10] ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; _DS_IO      ; DATA_IO[11] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[12] ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; _DS_IO      ; DATA_IO[13] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[14] ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; _DS_IO      ; DATA_IO[15] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[16] ; 8.571  ; 8.571  ; 8.571  ; 8.571  ;
; _DS_IO      ; DATA_IO[17] ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; _DS_IO      ; DATA_IO[18] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[19] ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; _DS_IO      ; DATA_IO[20] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[21] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[22] ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; _DS_IO      ; DATA_IO[23] ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; _DS_IO      ; DATA_IO[24] ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; _DS_IO      ; DATA_IO[25] ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; _DS_IO      ; DATA_IO[26] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; _DS_IO      ; DATA_IO[27] ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; _DS_IO      ; DATA_IO[28] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; _DS_IO      ; DATA_IO[29] ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; _DS_IO      ; DATA_IO[30] ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; _DS_IO      ; DATA_IO[31] ; 8.478  ; 8.478  ; 8.478  ; 8.478  ;
; _DS_IO      ; DATA_OE_    ;        ; 6.405  ; 6.405  ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084 ;       ;       ; 9.084 ;
; ADDR[2]     ; DATA_IO[1]  ; 8.657 ; 9.540 ; 9.540 ; 8.657 ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113 ; 9.182 ; 9.182 ; 9.113 ;
; ADDR[2]     ; DATA_IO[4]  ; 8.542 ; 9.213 ; 9.213 ; 8.542 ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075 ;       ;       ; 9.075 ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 8.437 ; 8.437 ;       ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104 ;       ;       ; 9.104 ;
; ADDR[3]     ; DATA_IO[1]  ; 9.329 ; 9.387 ; 9.387 ; 9.329 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912 ; 9.222 ; 9.222 ; 9.912 ;
; ADDR[3]     ; DATA_IO[4]  ; 9.211 ; 9.272 ; 9.272 ; 9.211 ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095 ;       ;       ; 9.095 ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167 ;       ;       ; 9.167 ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968 ; 8.968 ; 8.968 ; 8.968 ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811 ; 8.811 ; 8.811 ; 8.811 ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729 ; 8.729 ; 8.729 ; 8.729 ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; ADDR[3]     ; PD_PORT[10] ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; ADDR[3]     ; PD_PORT[11] ; 8.601 ; 8.601 ; 8.601 ; 8.601 ;
; ADDR[3]     ; PD_PORT[12] ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; ADDR[3]     ; PD_PORT[13] ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; ADDR[3]     ; PD_PORT[14] ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; ADDR[3]     ; PD_PORT[15] ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016 ;       ;       ; 9.016 ;
; ADDR[4]     ; DATA_IO[1]  ; 8.807 ; 9.690 ; 9.690 ; 8.807 ;
; ADDR[4]     ; DATA_IO[2]  ;       ; 8.979 ; 8.979 ;       ;
; ADDR[4]     ; DATA_IO[4]  ; 8.692 ; 9.363 ; 9.363 ; 8.692 ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007 ;       ;       ; 9.007 ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 8.587 ; 8.587 ;       ;
; ADDR[5]     ; DATA_IO[0]  ;       ; 8.947 ; 8.947 ;       ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230 ; 9.172 ; 9.172 ; 9.230 ;
; ADDR[5]     ; DATA_IO[2]  ;       ; 9.065 ; 9.065 ;       ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115 ; 9.054 ; 9.054 ; 9.115 ;
; ADDR[5]     ; DATA_IO[5]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[6]  ;       ; 8.938 ; 8.938 ;       ;
; ADDR[5]     ; DATA_IO[7]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 9.010 ; 9.010 ;       ;
; ADDR[6]     ; DATA_IO[0]  ;       ; 8.937 ; 8.937 ;       ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220 ; 9.162 ; 9.162 ; 9.220 ;
; ADDR[6]     ; DATA_IO[2]  ;       ; 9.057 ; 9.057 ;       ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105 ; 9.044 ; 9.044 ; 9.105 ;
; ADDR[6]     ; DATA_IO[5]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[6]  ;       ; 8.928 ; 8.928 ;       ;
; ADDR[6]     ; DATA_IO[7]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 9.000 ; 9.000 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637 ;       ;       ; 8.637 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768 ;       ;       ; 8.768 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818 ;       ;       ; 8.818 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864 ;       ;       ; 8.864 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124 ;       ;       ; 9.124 ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134 ;       ;       ; 9.134 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950 ;       ;       ; 8.950 ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815 ;       ;       ; 8.815 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429 ;       ;       ; 9.429 ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326 ;       ;       ; 9.326 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823 ;       ;       ; 8.823 ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769 ;       ;       ; 8.769 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608 ;       ;       ; 8.608 ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775 ;       ;       ; 8.775 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636 ;       ;       ; 8.636 ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612 ;       ;       ; 8.612 ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845 ;       ;       ; 8.845 ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976 ;       ;       ; 8.976 ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736 ;       ;       ; 8.736 ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782 ;       ;       ; 8.782 ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043 ;       ;       ; 9.043 ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053 ;       ;       ; 9.053 ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081 ;       ;       ; 9.081 ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946 ;       ;       ; 8.946 ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997 ;       ;       ; 8.997 ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894 ;       ;       ; 8.894 ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035 ;       ;       ; 9.035 ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981 ;       ;       ; 8.981 ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746 ;       ;       ; 8.746 ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913 ;       ;       ; 8.913 ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658 ;       ;       ; 8.658 ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634 ;       ;       ; 8.634 ;
; R_W_IO      ; DATA_IO[0]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[1]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[2]  ; 8.788 ; 8.788 ; 8.788 ; 8.788 ;
; R_W_IO      ; DATA_IO[3]  ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; R_W_IO      ; DATA_IO[4]  ; 8.897 ; 8.843 ; 8.843 ; 8.897 ;
; R_W_IO      ; DATA_IO[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[6]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[7]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[8]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[9]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[10] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[11] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[12] ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; R_W_IO      ; DATA_IO[13] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[14] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[15] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[16] ; 8.720 ; 8.720 ; 8.720 ; 8.720 ;
; R_W_IO      ; DATA_IO[17] ; 8.730 ; 8.730 ; 8.730 ; 8.730 ;
; R_W_IO      ; DATA_IO[18] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[19] ; 8.719 ; 8.719 ; 8.719 ; 8.719 ;
; R_W_IO      ; DATA_IO[20] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[21] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[22] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[23] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[24] ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; R_W_IO      ; DATA_IO[25] ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; R_W_IO      ; DATA_IO[26] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[27] ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; R_W_IO      ; DATA_IO[28] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[29] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[30] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[31] ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; R_W_IO      ; DATA_OE_    ; 6.554 ;       ;       ; 6.554 ;
; R_W_IO      ; _LED_RD     ;       ; 6.256 ; 6.256 ;       ;
; R_W_IO      ; _LED_WR     ; 6.159 ;       ;       ; 6.159 ;
; _AS_IO      ; DATA_IO[0]  ;       ; 9.595 ; 9.595 ;       ;
; _AS_IO      ; DATA_IO[1]  ; 9.878 ; 9.820 ; 9.820 ; 9.878 ;
; _AS_IO      ; DATA_IO[2]  ;       ; 9.715 ; 9.715 ;       ;
; _AS_IO      ; DATA_IO[4]  ; 9.763 ; 9.702 ; 9.702 ; 9.763 ;
; _AS_IO      ; DATA_IO[5]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[6]  ;       ; 9.586 ; 9.586 ;       ;
; _AS_IO      ; DATA_IO[7]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[8]  ;       ; 9.658 ; 9.658 ;       ;
; _AS_IO      ; _LED_RD     ; 6.811 ;       ;       ; 6.811 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _CS         ; DATA_IO[0]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[1]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[2]  ; 8.272 ; 8.272 ; 8.272 ; 8.272 ;
; _CS         ; DATA_IO[3]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; _CS         ; DATA_IO[4]  ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; _CS         ; DATA_IO[5]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[6]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[7]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[8]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[9]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[10] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[11] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[12] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; _CS         ; DATA_IO[13] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[14] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[15] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[16] ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; _CS         ; DATA_IO[17] ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; _CS         ; DATA_IO[18] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[19] ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; _CS         ; DATA_IO[20] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[21] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[22] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[23] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[24] ; 8.263 ; 8.263 ; 8.263 ; 8.263 ;
; _CS         ; DATA_IO[25] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; _CS         ; DATA_IO[26] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[27] ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; _CS         ; DATA_IO[28] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[29] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[30] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[31] ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; _CS         ; DATA_OE_    ;       ; 6.038 ; 6.038 ;       ;
; _CS         ; _LED_RD     ; 6.487 ;       ;       ; 6.487 ;
; _CS         ; _LED_WR     ; 6.390 ;       ;       ; 6.390 ;
; _DS_IO      ; DATA_IO[0]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[1]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[2]  ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; _DS_IO      ; DATA_IO[3]  ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; _DS_IO      ; DATA_IO[4]  ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; _DS_IO      ; DATA_IO[5]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[6]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[7]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[8]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[9]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[10] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[11] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[12] ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; _DS_IO      ; DATA_IO[13] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[14] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[15] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[16] ; 8.571 ; 8.571 ; 8.571 ; 8.571 ;
; _DS_IO      ; DATA_IO[17] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; _DS_IO      ; DATA_IO[18] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[19] ; 8.570 ; 8.570 ; 8.570 ; 8.570 ;
; _DS_IO      ; DATA_IO[20] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[21] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[22] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[23] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[24] ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; _DS_IO      ; DATA_IO[25] ; 8.502 ; 8.502 ; 8.502 ; 8.502 ;
; _DS_IO      ; DATA_IO[26] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[27] ; 8.510 ; 8.510 ; 8.510 ; 8.510 ;
; _DS_IO      ; DATA_IO[28] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[29] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[30] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[31] ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; _DS_IO      ; DATA_OE_    ;       ; 6.405 ; 6.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.377 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.390 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.488 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.498 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.498 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.458 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.458 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.332 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.468 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.116 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.453 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.845 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.317 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.320 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.330 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.428 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.438 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.438 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.398 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.398 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.272 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.408 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.056 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.845 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.393 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.377    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.390    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.488    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.498    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.498    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.458    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.458    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.332    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.468    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.116    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.453    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.845    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.317    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.320    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.330    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.428    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.438    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.438    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.398    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.398    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.272    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.408    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.056    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.845    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.393    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                        ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                             ; 1.028 ; 0.215 ; 9.818    ; 10.816  ; 16.933              ;
;  sclk                                        ; 4.876 ; 2.321 ; 9.818    ; 29.381  ; 16.933              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1.028 ; 0.215 ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 4.651 ; 0.215 ; 21.668   ; 15.584  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 2.347 ; 0.215 ; 27.248   ; 10.816  ; 18.758              ;
; Design-wide TNS                              ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sclk                                        ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 7.940   ; 7.940   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 8.758   ; 8.758   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 8.139   ; 8.139   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 8.618   ; 8.618   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 7.656   ; 7.656   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 6.943   ; 6.943   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 7.651   ; 7.651   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.879   ; 6.879   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 8.201   ; 8.201   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 7.411   ; 7.411   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 7.383   ; 7.383   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 7.714   ; 7.714   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 7.814   ; 7.814   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.768   ; 6.768   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 7.093   ; 7.093   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 7.496   ; 7.496   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 6.987   ; 6.987   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 7.274   ; 7.274   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 6.978   ; 6.978   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 7.772   ; 7.772   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 7.291   ; 7.291   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 7.006   ; 7.006   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 6.956   ; 6.956   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.811   ; 6.811   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.842   ; 6.842   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.110   ; 6.110   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 7.110   ; 7.110   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.201   ; 6.201   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.561   ; 6.561   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.609   ; 6.609   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 5.732   ; 5.732   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 7.458   ; 7.458   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.293   ; 8.293   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.023   ; 8.023   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.326   ; 8.326   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.009   ; 8.009   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.249   ; 8.249   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 7.961   ; 7.961   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 5.348   ; 5.348   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 5.401   ; 5.401   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 5.626   ; 5.626   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 5.789   ; 5.789   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 5.497   ; 5.497   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 5.540   ; 5.540   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 6.359   ; 6.359   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 5.085   ; 5.085   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 5.470   ; 5.470   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 3.041   ; 3.041   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 3.552   ; 3.552   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 3.683   ; 3.683   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 3.284   ; 3.284   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 5.397   ; 5.397   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 7.542   ; 7.542   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 4.605   ; 4.605   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.637   ; 6.637   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 3.151   ; 3.151   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 0.190   ; 0.190   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.561  ; -1.561  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 3.606   ; 3.606   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.637  ; -2.637  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.945  ; -5.945  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.314   ; 3.314   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.146  ; -2.146  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -1.795  ; -1.795  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -1.893  ; -1.893  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -1.758  ; -1.758  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -1.605  ; -1.605  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -1.721  ; -1.721  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -2.002  ; -2.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -2.290  ; -2.290  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -2.023  ; -2.023  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -2.335  ; -2.335  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -2.495  ; -2.495  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -2.122  ; -2.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -2.468  ; -2.468  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -2.019  ; -2.019  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -1.889  ; -1.889  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -2.463  ; -2.463  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -4.695  ; -4.695  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -3.876  ; -3.876  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -5.150  ; -5.150  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -5.033  ; -5.033  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -5.997  ; -5.997  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -3.139  ; -3.139  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -5.825  ; -5.825  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.175  ; -7.175  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.666  ; -7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -4.204  ; -4.204  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -10.841 ; -10.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.149  ; -7.149  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -11.140 ; -11.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -3.006 ; -3.006 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -3.268 ; -3.268 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -3.071 ; -3.071 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -3.223 ; -3.223 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -3.587 ; -3.587 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -2.874 ; -2.874 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -2.648 ; -2.648 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -2.845 ; -2.845 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -2.635 ; -2.635 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -3.003 ; -3.003 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -2.777 ; -2.777 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -2.755 ; -2.755 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -2.855 ; -2.855 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -2.910 ; -2.910 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -2.660 ; -2.660 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -2.701 ; -2.701 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -2.887 ; -2.887 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -2.696 ; -2.696 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -2.826 ; -2.826 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -3.145 ; -3.145 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -2.843 ; -2.843 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -2.735 ; -2.735 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -2.736 ; -2.736 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -2.634 ; -2.634 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -2.653 ; -2.653 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -2.395 ; -2.395 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -2.692 ; -2.692 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -2.491 ; -2.491 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -2.567 ; -2.567 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -2.610 ; -2.610 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.694 ; -2.694 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.640 ; -2.640 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.797 ; -2.797 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.928 ; -2.928 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.704 ; -2.704 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.731 ; -2.731 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.683 ; -2.683 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.311 ; -2.311 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.440 ; -2.440 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.426 ; -2.426 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.427 ; -2.427 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.358 ; -2.358 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 1.007  ; 1.007  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 1.229  ; 1.229  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 1.164  ; 1.164  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 1.172  ; 1.172  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 0.960  ; 0.960  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 0.883  ; 0.883  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 0.910  ; 0.910  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 1.312  ; 1.312  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.048  ; 1.048  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 1.046  ; 1.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.873  ; 0.873  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.929  ; 0.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 0.589  ; 0.589  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 5.877  ; 5.877  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.999  ; 5.999  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.669  ; 5.669  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.395  ; 6.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.496  ; 8.496  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.583  ; 5.583  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.785  ; 8.785  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 6.045  ; 6.045  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 6.135  ; 6.135  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 6.049  ; 6.049  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 5.950  ; 5.950  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 5.945  ; 5.945  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 6.016  ; 6.016  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 6.122  ; 6.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 6.184  ; 6.184  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 6.211  ; 6.211  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 6.274  ; 6.274  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 6.144  ; 6.144  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 6.059  ; 6.059  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 6.293  ; 6.293  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 10.606 ; 10.606 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 10.303 ; 10.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 10.709 ; 10.709 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 10.281 ; 10.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 10.898 ; 10.898 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 10.925 ; 10.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.796 ; 10.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.171 ; 11.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.401 ; 11.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 10.475 ; 10.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.836 ; 10.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.475 ; 13.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 18.528 ; 18.528 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 19.399 ; 19.399 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 18.911 ; 18.911 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 19.351 ; 19.351 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 18.703 ; 18.703 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 19.132 ; 19.132 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 18.916 ; 18.916 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 19.512 ; 19.512 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 18.970 ; 18.970 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 19.202 ; 19.202 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 18.599 ; 18.599 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 19.462 ; 19.462 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 19.773 ; 19.773 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 16.477 ; 16.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.357 ; 22.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 24.508 ; 24.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 21.213 ; 21.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 23.454 ; 23.454 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.519 ; 22.519 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.290 ; 22.290 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.523 ; 22.523 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 21.966 ; 21.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.293 ; 20.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.723 ; 19.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.619 ; 20.619 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 20.178 ; 20.178 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.449 ; 20.449 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.725 ; 19.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 21.217 ; 21.217 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 20.388 ; 20.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 20.284 ; 20.284 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.611 ; 21.611 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.784 ; 20.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 21.114 ; 21.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 20.277 ; 20.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.999 ; 19.999 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 21.804 ; 21.804 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.755 ; 20.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 20.401 ; 20.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.384 ; 20.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.430 ; 20.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.242 ; 20.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.620 ; 20.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 20.936 ; 20.936 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 22.183 ; 22.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 22.814 ; 22.814 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 22.763 ; 22.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 22.533 ; 22.533 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 22.549 ; 22.549 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 22.231 ; 22.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 22.822 ; 22.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 22.384 ; 22.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 22.354 ; 22.354 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 22.221 ; 22.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 17.714 ; 17.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 28.051 ; 28.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 28.774 ; 28.774 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 28.826 ; 28.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 28.480 ; 28.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 28.589 ; 28.589 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 29.680 ; 29.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 28.548 ; 28.548 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 29.484 ; 29.484 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 28.439 ; 28.439 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 28.887 ; 28.887 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 28.885 ; 28.885 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 28.331 ; 28.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 28.485 ; 28.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 29.463 ; 29.463 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 28.878 ; 28.878 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 8.494  ; 8.494  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.577  ; 8.577  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.713  ; 8.713  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.469  ; 8.469  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.575  ; 8.575  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.948  ; 8.948  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.637  ; 8.637  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.135  ; 9.135  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 8.625  ; 8.625  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 8.623  ; 8.623  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 8.723  ; 8.723  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 8.472  ; 8.472  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 8.894  ; 8.894  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 8.804  ; 8.804  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.111  ; 9.111  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 9.791  ; 9.791  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.726 ; 15.726 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 15.951 ; 15.951 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 15.411 ; 15.411 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.303 ; 15.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 15.833 ; 15.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.717 ; 15.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.361 ; 15.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.050 ; 15.050 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.987 ; 14.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.118 ; 15.118 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 14.957 ; 14.957 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.209 ; 15.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.977 ; 14.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.193 ; 15.193 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.070 ; 15.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.088 ; 15.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.536 ; 15.536 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.205 ; 15.205 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.299 ; 15.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 14.953 ; 14.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 14.883 ; 14.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.313 ; 15.313 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.067 ; 15.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 14.924 ; 14.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.157 ; 15.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 14.944 ; 14.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 14.903 ; 14.903 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.012 ; 15.012 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.009 ; 15.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.108 ; 15.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.107 ; 15.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.083 ; 15.083 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.059 ; 15.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.219 ; 15.219 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.003 ; 15.003 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.239 ; 15.239 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.153 ; 15.153 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 15.093 ; 15.093 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.036 ; 15.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.041 ; 15.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.005 ; 15.005 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.386 ; 15.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.431 ; 12.431 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.390 ; 20.390 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 20.504 ; 20.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 20.493 ; 20.493 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 20.361 ; 20.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 20.597 ; 20.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 20.320 ; 20.320 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.091 ; 21.091 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 20.550 ; 20.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 20.503 ; 20.503 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 20.258 ; 20.258 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 20.543 ; 20.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 20.487 ; 20.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.067 ; 21.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.749 ; 19.734 ; 19.734 ; 18.749 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.539 ; 18.804 ; 18.804 ; 18.539 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 22.081 ; 19.043 ; 19.043 ; 22.081 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 21.151 ; 18.838 ; 18.838 ; 21.151 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.599 ; 20.127 ; 20.127 ; 18.599 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 19.297 ; 19.297 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 18.389 ; 19.197 ; 19.197 ; 18.389 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 21.687 ; 21.687 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 20.857 ; 20.857 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 20.757 ; 20.757 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 21.585 ; 21.585 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 20.755 ; 20.755 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 20.655 ; 20.655 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.638 ; 17.387 ; 17.387 ; 17.638 ;
; R_W_IO      ; DATA_IO[1]  ; 20.579 ; 17.541 ; 17.541 ; 20.579 ;
; R_W_IO      ; DATA_IO[2]  ; 19.749 ; 17.387 ; 17.387 ; 19.749 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 19.649 ; 17.732 ; 17.732 ; 19.649 ;
; R_W_IO      ; DATA_IO[5]  ; 17.805 ; 17.387 ; 17.387 ; 17.805 ;
; R_W_IO      ; DATA_IO[6]  ; 17.571 ; 17.023 ; 17.023 ; 17.571 ;
; R_W_IO      ; DATA_IO[7]  ; 17.804 ; 17.387 ; 17.387 ; 17.804 ;
; R_W_IO      ; DATA_IO[8]  ; 17.127 ; 17.023 ; 17.023 ; 17.127 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 23.759 ; 23.759 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 22.929 ; 22.929 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 22.829 ; 22.829 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 19.218 ; 19.218 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 19.816 ; 22.854 ; 22.854 ; 19.816 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 22.024 ; 22.024 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 19.611 ; 21.924 ; 21.924 ; 19.611 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 19.385 ; 19.385 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 19.151 ; 19.151 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 19.384 ; 19.384 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 19.402 ; 19.402 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084 ;       ;       ; 9.084 ;
; ADDR[2]     ; DATA_IO[1]  ; 8.657 ; 9.540 ; 9.540 ; 8.657 ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113 ; 9.182 ; 9.182 ; 9.113 ;
; ADDR[2]     ; DATA_IO[4]  ; 8.542 ; 9.213 ; 9.213 ; 8.542 ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075 ;       ;       ; 9.075 ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 8.437 ; 8.437 ;       ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104 ;       ;       ; 9.104 ;
; ADDR[3]     ; DATA_IO[1]  ; 9.329 ; 9.387 ; 9.387 ; 9.329 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912 ; 9.222 ; 9.222 ; 9.912 ;
; ADDR[3]     ; DATA_IO[4]  ; 9.211 ; 9.272 ; 9.272 ; 9.211 ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095 ;       ;       ; 9.095 ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167 ;       ;       ; 9.167 ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968 ; 8.968 ; 8.968 ; 8.968 ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811 ; 8.811 ; 8.811 ; 8.811 ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729 ; 8.729 ; 8.729 ; 8.729 ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; ADDR[3]     ; PD_PORT[10] ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; ADDR[3]     ; PD_PORT[11] ; 8.601 ; 8.601 ; 8.601 ; 8.601 ;
; ADDR[3]     ; PD_PORT[12] ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; ADDR[3]     ; PD_PORT[13] ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; ADDR[3]     ; PD_PORT[14] ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; ADDR[3]     ; PD_PORT[15] ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016 ;       ;       ; 9.016 ;
; ADDR[4]     ; DATA_IO[1]  ; 8.807 ; 9.690 ; 9.690 ; 8.807 ;
; ADDR[4]     ; DATA_IO[2]  ;       ; 8.979 ; 8.979 ;       ;
; ADDR[4]     ; DATA_IO[4]  ; 8.692 ; 9.363 ; 9.363 ; 8.692 ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007 ;       ;       ; 9.007 ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 8.587 ; 8.587 ;       ;
; ADDR[5]     ; DATA_IO[0]  ;       ; 8.947 ; 8.947 ;       ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230 ; 9.172 ; 9.172 ; 9.230 ;
; ADDR[5]     ; DATA_IO[2]  ;       ; 9.065 ; 9.065 ;       ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115 ; 9.054 ; 9.054 ; 9.115 ;
; ADDR[5]     ; DATA_IO[5]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[6]  ;       ; 8.938 ; 8.938 ;       ;
; ADDR[5]     ; DATA_IO[7]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 9.010 ; 9.010 ;       ;
; ADDR[6]     ; DATA_IO[0]  ;       ; 8.937 ; 8.937 ;       ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220 ; 9.162 ; 9.162 ; 9.220 ;
; ADDR[6]     ; DATA_IO[2]  ;       ; 9.057 ; 9.057 ;       ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105 ; 9.044 ; 9.044 ; 9.105 ;
; ADDR[6]     ; DATA_IO[5]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[6]  ;       ; 8.928 ; 8.928 ;       ;
; ADDR[6]     ; DATA_IO[7]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 9.000 ; 9.000 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637 ;       ;       ; 8.637 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768 ;       ;       ; 8.768 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818 ;       ;       ; 8.818 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864 ;       ;       ; 8.864 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124 ;       ;       ; 9.124 ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134 ;       ;       ; 9.134 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950 ;       ;       ; 8.950 ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815 ;       ;       ; 8.815 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429 ;       ;       ; 9.429 ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326 ;       ;       ; 9.326 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823 ;       ;       ; 8.823 ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769 ;       ;       ; 8.769 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608 ;       ;       ; 8.608 ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775 ;       ;       ; 8.775 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636 ;       ;       ; 8.636 ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612 ;       ;       ; 8.612 ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845 ;       ;       ; 8.845 ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976 ;       ;       ; 8.976 ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736 ;       ;       ; 8.736 ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782 ;       ;       ; 8.782 ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043 ;       ;       ; 9.043 ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053 ;       ;       ; 9.053 ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081 ;       ;       ; 9.081 ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946 ;       ;       ; 8.946 ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997 ;       ;       ; 8.997 ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894 ;       ;       ; 8.894 ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035 ;       ;       ; 9.035 ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981 ;       ;       ; 8.981 ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746 ;       ;       ; 8.746 ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913 ;       ;       ; 8.913 ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658 ;       ;       ; 8.658 ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634 ;       ;       ; 8.634 ;
; R_W_IO      ; DATA_IO[0]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[1]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[2]  ; 8.788 ; 8.788 ; 8.788 ; 8.788 ;
; R_W_IO      ; DATA_IO[3]  ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; R_W_IO      ; DATA_IO[4]  ; 8.897 ; 8.843 ; 8.843 ; 8.897 ;
; R_W_IO      ; DATA_IO[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[6]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[7]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[8]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[9]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[10] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[11] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[12] ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; R_W_IO      ; DATA_IO[13] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[14] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[15] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[16] ; 8.720 ; 8.720 ; 8.720 ; 8.720 ;
; R_W_IO      ; DATA_IO[17] ; 8.730 ; 8.730 ; 8.730 ; 8.730 ;
; R_W_IO      ; DATA_IO[18] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[19] ; 8.719 ; 8.719 ; 8.719 ; 8.719 ;
; R_W_IO      ; DATA_IO[20] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[21] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[22] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[23] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[24] ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; R_W_IO      ; DATA_IO[25] ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; R_W_IO      ; DATA_IO[26] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[27] ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; R_W_IO      ; DATA_IO[28] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[29] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[30] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[31] ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; R_W_IO      ; DATA_OE_    ; 6.554 ;       ;       ; 6.554 ;
; R_W_IO      ; _LED_RD     ;       ; 6.256 ; 6.256 ;       ;
; R_W_IO      ; _LED_WR     ; 6.159 ;       ;       ; 6.159 ;
; _AS_IO      ; DATA_IO[0]  ;       ; 9.595 ; 9.595 ;       ;
; _AS_IO      ; DATA_IO[1]  ; 9.878 ; 9.820 ; 9.820 ; 9.878 ;
; _AS_IO      ; DATA_IO[2]  ;       ; 9.715 ; 9.715 ;       ;
; _AS_IO      ; DATA_IO[4]  ; 9.763 ; 9.702 ; 9.702 ; 9.763 ;
; _AS_IO      ; DATA_IO[5]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[6]  ;       ; 9.586 ; 9.586 ;       ;
; _AS_IO      ; DATA_IO[7]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[8]  ;       ; 9.658 ; 9.658 ;       ;
; _AS_IO      ; _LED_RD     ; 6.811 ;       ;       ; 6.811 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _CS         ; DATA_IO[0]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[1]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[2]  ; 8.272 ; 8.272 ; 8.272 ; 8.272 ;
; _CS         ; DATA_IO[3]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; _CS         ; DATA_IO[4]  ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; _CS         ; DATA_IO[5]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[6]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[7]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[8]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[9]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[10] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[11] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[12] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; _CS         ; DATA_IO[13] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[14] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[15] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[16] ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; _CS         ; DATA_IO[17] ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; _CS         ; DATA_IO[18] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[19] ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; _CS         ; DATA_IO[20] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[21] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[22] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[23] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[24] ; 8.263 ; 8.263 ; 8.263 ; 8.263 ;
; _CS         ; DATA_IO[25] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; _CS         ; DATA_IO[26] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[27] ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; _CS         ; DATA_IO[28] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[29] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[30] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[31] ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; _CS         ; DATA_OE_    ;       ; 6.038 ; 6.038 ;       ;
; _CS         ; _LED_RD     ; 6.487 ;       ;       ; 6.487 ;
; _CS         ; _LED_WR     ; 6.390 ;       ;       ; 6.390 ;
; _DS_IO      ; DATA_IO[0]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[1]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[2]  ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; _DS_IO      ; DATA_IO[3]  ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; _DS_IO      ; DATA_IO[4]  ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; _DS_IO      ; DATA_IO[5]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[6]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[7]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[8]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[9]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[10] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[11] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[12] ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; _DS_IO      ; DATA_IO[13] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[14] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[15] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[16] ; 8.571 ; 8.571 ; 8.571 ; 8.571 ;
; _DS_IO      ; DATA_IO[17] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; _DS_IO      ; DATA_IO[18] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[19] ; 8.570 ; 8.570 ; 8.570 ; 8.570 ;
; _DS_IO      ; DATA_IO[20] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[21] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[22] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[23] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[24] ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; _DS_IO      ; DATA_IO[25] ; 8.502 ; 8.502 ; 8.502 ; 8.502 ;
; _DS_IO      ; DATA_IO[26] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[27] ; 8.510 ; 8.510 ; 8.510 ; 8.510 ;
; _DS_IO      ; DATA_IO[28] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[29] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[30] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[31] ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; _DS_IO      ; DATA_OE_    ;       ; 6.405 ; 6.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; sclk                                        ; sclk                                        ; 32       ; 4        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 128      ; 16       ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk                                        ; 32       ; 0        ; 31       ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 2        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 19       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 60       ; 0        ; 16       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 140      ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1349     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 131      ; 0        ; 0        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 144      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 3        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 102      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 116      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; sclk                                        ; sclk                                        ; 32       ; 4        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 128      ; 16       ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk                                        ; 32       ; 0        ; 31       ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 2        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 19       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 60       ; 0        ; 16       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 140      ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1349     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 131      ; 0        ; 0        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 144      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 3        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 102      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 116      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 8        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 8        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 490   ; 490  ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 722   ; 722  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:51 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 45.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.028         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.347         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     4.651         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     4.876         0.000 sclk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     2.943         0.000 sclk 
Info (332146): Worst-case recovery slack is 9.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.818         0.000 sclk 
    Info (332119):    21.668         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    27.248         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 12.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.085         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    16.338         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.813         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.998         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     4.012         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     5.575         0.000 sclk 
    Info (332119):     7.417         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     2.321         0.000 sclk 
Info (332146): Worst-case recovery slack is 10.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.443         0.000 sclk 
    Info (332119):    23.725         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.937         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 10.816
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.816         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    15.584         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.381         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4622 megabytes
    Info: Processing ended: Sun Aug 27 14:19:53 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


