# template Module

This Verilog module implements...

## Features

* Feature1
* Feature2
* Feature3

## Usage

1. **Instantiate the module:**

   ```verilog
   template #(
       // Optional parameters here 
   ) template (
       .clk(clk),
       .reset_n(reset_n),
       .data_in(data_in),
       .data_out(data_out)
   );