---
layout: post
title:  "Tomasulo algorithm"
date:   2019-05-07 21:30:00
categories: Computer-Architecture
tags: "Course"
---


通常用於high performance computing，這個演算法能達到Instruction Level Parallelism(ILP)

#### [youtube video](https://www.youtube.com/watch?v=jyjE6NHtkiA)


傳統CPU design是一次decode一個instruction，餵進去ALU裡做運算寫回register或memory，pipeline可以使不同的stage非同步進行。但不論該運算為何(可能只是單純ALU運算)，他會在所有stage都佔一個cycle，他還是會佔據memory read/write那個stage的一個cycle。

而Tomasulo algorithm的架構是，我可以同時執行多個instruction，如下圖，我們會把整個流程拆開，有memory read write的部分，有加法器的部分、有乘法器的部分，這樣分流後，進行加法的運算就不用特別跑去memory那個path。而各個單位(加法器、乘法、memory)都會有自己的reservation station，就是queue住目前運算的指令，只要register available，queue在reservation的指令就可以運作，因為整個系統內可以有多個加法器、乘法器。

![](/assets/images/notes/CA/6-1.jpg)

但這樣分開加法、乘法、記憶體讀寫的方式讓其達到能平行運算就會導致out-of-order execution。因為memory讀寫很花時間，所以可能memory還沒讀完，後面指令先做加法、乘法，但此時的memory資料還沒更新。所以得到的值會是錯的。所以有另一個register table，紀錄每個register現在是不是available。要所有指令的register都被free才能夠進行該instruction。當一個指令執行時，src register, dst register都會被mark busy。

最後有一個Common Data Bus(CDB)，相當於pipeline(data forwarding)的部分，他可以連接到各個register table或reservation table，可以馬上把剛出爐的新的值放進去reservation table或register table，如果register or reservation有subscribe那他就會讀取CDB傳來的資料。

但雖然有用register table來避免data hazard，但還是沒辦法避免branch prediction的問題，因為branch predict要不要跳可能花很多時間，但硬體會先決定先繼續執行接續的instruction，可能執行完數個後才得知要跳，此時就還是需要有roll-back機制

## Reorder Buffer

在Instruction level parallelism(ILP)時，常常遇到branch execution會導致執行錯誤的instruction(branch prediction錯誤)，導致這些錯誤執行的指令要roll back，Reorder Buffer就是用來處理ILP的branch prediction error的問題。<br />
並且確保in-order execution(如果有read,write到memory,register時)

![](/assets/images/notes/CA/6-2.jpg)

上述reorder buffer table有兩個pointer: commit, issue

- commit: 決定
- issue: 下個instruction要寫哪裡，寫進reservation table的register是寫在這個pointer的地方

此外register table也多一個欄位，除了紀錄register是否正在使用外，並且記錄使用中的register是對應到哪個Reorder buffer欄位

### Tomasulo with ROB 流程

基本上就是多把資料寫去ROB，然候多一個commit的動作，確保是沒錯的
然後commit順序就是ROB list的順序，不能out-of-order commit

- dispatch(Issue): 把指令寫進reservation station，並且記錄dst register到rob，必要時在ROB做register renaming
- Execute: 執行該instruction，不用在乎branch prediction的問題
- Write Result: 把結果寫到CDB、reservation station, ROB，但不會跑去reigster table，計算出來的address, value先保存在ROB
- Commit: 
	- commit: update register value
	- store instruction: update memory
	- flush: flush ROB and restart the correct path(branch prediction failure)