Fitter report for autito
Mon Oct 30 20:47:22 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 30 20:47:22 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; autito                                          ;
; Top-level Entity Name              ; autito_principal                                ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 100 / 22,320 ( < 1 % )                          ;
;     Total combinational functions  ; 96 / 22,320 ( < 1 % )                           ;
;     Dedicated logic registers      ; 59 / 22,320 ( < 1 % )                           ;
; Total registers                    ; 59                                              ;
; Total pins                         ; 30 / 154 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; En_A            ; Missing drive strength and slew rate ;
; En_B            ; Missing drive strength and slew rate ;
; unidad_enable   ; Missing drive strength and slew rate ;
; decena_enable   ; Missing drive strength and slew rate ;
; centena_enable  ; Missing drive strength and slew rate ;
; CENTENA[3]      ; Missing drive strength and slew rate ;
; CENTENA[2]      ; Missing drive strength and slew rate ;
; CENTENA[1]      ; Missing drive strength and slew rate ;
; CENTENA[0]      ; Missing drive strength and slew rate ;
; DECENA[3]       ; Missing drive strength and slew rate ;
; DECENA[2]       ; Missing drive strength and slew rate ;
; DECENA[1]       ; Missing drive strength and slew rate ;
; DECENA[0]       ; Missing drive strength and slew rate ;
; IN_DRIVER[3]    ; Missing drive strength and slew rate ;
; IN_DRIVER[2]    ; Missing drive strength and slew rate ;
; IN_DRIVER[1]    ; Missing drive strength and slew rate ;
; IN_DRIVER[0]    ; Missing drive strength and slew rate ;
; sensores_led[1] ; Missing drive strength and slew rate ;
; sensores_led[0] ; Missing drive strength and slew rate ;
; UNIDAD[3]       ; Missing drive strength and slew rate ;
; UNIDAD[2]       ; Missing drive strength and slew rate ;
; UNIDAD[1]       ; Missing drive strength and slew rate ;
; UNIDAD[0]       ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------+
; Node                                                                                              ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                                              ; Destination Node                                                                             ; Destination Port ; Destination Port Name                                     ;
+---------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------+
;    velocimetro:IZQUIERDO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; IZQUIERDO|inst1|altpll_component|auto_generated|pll1/clk[0] ; altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|pll1                     ; CLK              ; inst4|altpll_component|auto_generated|pll1/clk[0]         ;
;    altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|pll1                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; inst4|altpll_component|auto_generated|pll1/clk[0]           ; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ; CLK              ; DERECHO|inst1|altpll_component|auto_generated|pll1/clk[0] ;
+---------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 230 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 230 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 216     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Celeste/Desktop/Lab_autito_2023/output_files/autito.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 100 / 22,320 ( < 1 % ) ;
;     -- Combinational with no register       ; 41                     ;
;     -- Register only                        ; 4                      ;
;     -- Combinational with a register        ; 55                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 25                     ;
;     -- 3 input functions                    ; 2                      ;
;     -- <=2 input functions                  ; 69                     ;
;     -- Register only                        ; 4                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 74                     ;
;     -- arithmetic mode                      ; 22                     ;
;                                             ;                        ;
; Total registers*                            ; 59 / 23,018 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 59 / 22,320 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 9 / 1,395 ( < 1 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 30 / 154 ( 19 % )      ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 2 / 4 ( 50 % )         ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 0% / 0% / 0%           ;
; Maximum fan-out                             ; 63                     ;
; Highest non-global fan-out                  ; 63                     ;
; Total fan-out                               ; 484                    ;
; Average fan-out                             ; 2.07                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 100 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 41                    ; 0                              ;
;     -- Register only                        ; 4                     ; 0                              ;
;     -- Combinational with a register        ; 55                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 25                    ; 0                              ;
;     -- 3 input functions                    ; 2                     ; 0                              ;
;     -- <=2 input functions                  ; 69                    ; 0                              ;
;     -- Register only                        ; 4                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 74                    ; 0                              ;
;     -- arithmetic mode                      ; 22                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 59                    ; 0                              ;
;     -- Dedicated logic registers            ; 59 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 9 / 1395 ( < 1 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 30                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 47                    ; 2                              ;
;     -- Registered Input Connections         ; 47                    ; 0                              ;
;     -- Output Connections                   ; 2                     ; 47                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 475                   ; 58                             ;
;     -- Registered Connections               ; 195                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 49                             ;
;     -- hard_block:auto_generated_inst       ; 49                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 4                              ;
;     -- Output Ports                         ; 23                    ; 4                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 3                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK             ; R8    ; 3        ; 27           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Enable_seg      ; T8    ; 3        ; 27           ; 0            ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RESET           ; J15   ; 5        ; 53           ; 14           ; 0            ; 63                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SEGMENTO_ENABLE ; M15   ; 5        ; 53           ; 17           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SENSOR[0]       ; A8    ; 8        ; 25           ; 34           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SENSOR[1]       ; B8    ; 8        ; 25           ; 34           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; STOP            ; M1    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CENTENA[0]      ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CENTENA[1]      ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CENTENA[2]      ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CENTENA[3]      ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DECENA[0]       ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DECENA[1]       ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DECENA[2]       ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DECENA[3]       ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; En_A            ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; En_B            ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IN_DRIVER[0]    ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IN_DRIVER[1]    ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IN_DRIVER[2]    ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IN_DRIVER[3]    ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UNIDAD[0]       ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UNIDAD[1]       ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UNIDAD[2]       ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UNIDAD[3]       ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; centena_enable  ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; decena_enable   ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sensores_led[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sensores_led[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; unidad_enable   ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; RESET                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; sensores_led[0]         ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; IN_DRIVER[1]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; En_A                    ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; IN_DRIVER[0]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 7 / 20 ( 35 % )  ; 2.5V          ; --           ;
; 5        ; 10 / 18 ( 56 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
; 8        ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; En_A                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; SENSOR[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; sensores_led[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; sensores_led[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; SENSOR[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; IN_DRIVER[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; En_B                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; IN_DRIVER[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; IN_DRIVER[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; IN_DRIVER[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESET                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; unidad_enable                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; DECENA[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; UNIDAD[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; DECENA[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; STOP                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; UNIDAD[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SEGMENTO_ENABLE                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; centena_enable                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; CENTENA[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; UNIDAD[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; decena_enable                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; CENTENA[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; UNIDAD[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; DECENA[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLK                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; CENTENA[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; DECENA[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; Enable_seg                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; CENTENA[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; DERECHO|inst1|altpll_component|auto_generated|pll1                                           ; inst|inst|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Normal                                                                                       ; Normal                                                                                 ;
; Compensate clock              ; clock0                                                                                       ; clock0                                                                                 ;
; Compensated input/output pins ; --                                                                                           ; --                                                                                     ;
; Switchover type               ; --                                                                                           ; --                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                                     ; 50.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                           ; --                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                     ; 50.0 MHz                                                                               ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                    ; 300.0 MHz                                                                              ;
; VCO post scale K counter      ; 2                                                                                            ; 2                                                                                      ;
; VCO frequency control         ; Auto                                                                                         ; Auto                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                       ; 416 ps                                                                                 ;
; VCO multiply                  ; --                                                                                           ; --                                                                                     ;
; VCO divide                    ; --                                                                                           ; --                                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                                                     ; 50.01 MHz                                                                              ;
; Freq max lock                 ; 54.18 MHz                                                                                    ; 108.37 MHz                                                                             ;
; M VCO Tap                     ; 0                                                                                            ; 0                                                                                      ;
; M Initial                     ; 1                                                                                            ; 1                                                                                      ;
; M value                       ; 12                                                                                           ; 6                                                                                      ;
; N value                       ; 1                                                                                            ; 1                                                                                      ;
; Charge pump current           ; setting 1                                                                                    ; setting 1                                                                              ;
; Loop filter resistance        ; setting 27                                                                                   ; setting 27                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                    ; setting 0                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                           ; 1.03 MHz to 1.97 MHz                                                                   ;
; Bandwidth type                ; Medium                                                                                       ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                          ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                           ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                          ; Off                                                                                    ;
; PLL location                  ; PLL_4                                                                                        ; PLL_1                                                                                  ;
; Inclk0 signal                 ; CLK                                                                                          ; CLK                                                                                    ;
; Inclk1 signal                 ; --                                                                                           ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                           ; --                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                                                ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------+
; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 125   ; 0.4 MHz          ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; DERECHO|inst1|altpll_component|auto_generated|pll1|clk[0] ;
; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 3             ; 1/2 Odd      ; --            ; 1       ; 0       ;                                                           ;
; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]                  ; clock0       ; 1    ; 24414 ; 0.0 MHz          ; 0 (0 ps)    ; 0.10 (416 ps)    ; 50/50      ; C1      ; 468           ; 234/234 Even ; C0            ; 1       ; 0       ; inst|inst|altpll_component|auto_generated|pll1|clk[0]     ;
; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]~cascade_in       ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 313           ; 156/157 Odd  ; --            ; 1       ; 0       ;                                                           ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |autito_principal                            ; 100 (1)     ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 30   ; 0            ; 41 (1)       ; 4 (0)             ; 55 (0)           ; |autito_principal                                                                                                             ; work         ;
;    |maquina_control:inst1|                   ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |autito_principal|maquina_control:inst1                                                                                       ; work         ;
;    |segundero:inst|                          ; 40 (6)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 4 (0)             ; 19 (0)           ; |autito_principal|segundero:inst                                                                                              ; work         ;
;       |altpll1:inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|segundero:inst|altpll1:inst                                                                                 ; work         ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|segundero:inst|altpll1:inst|altpll:altpll_component                                                         ; work         ;
;             |altpll1_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated                           ; work         ;
;       |lpm_counter3:inst16|                  ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst16                                                                          ; work         ;
;          |lpm_counter:LPM_COUNTER_component| ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component                                        ; work         ;
;             |cntr_i7k:auto_generated|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; |autito_principal|segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated                ; work         ;
;       |lpm_counter3:inst17|                  ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst17                                                                          ; work         ;
;          |lpm_counter:LPM_COUNTER_component| ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component                                        ; work         ;
;             |cntr_i7k:auto_generated|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; |autito_principal|segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated                ; work         ;
;       |lpm_counter3:inst18|                  ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst18                                                                          ; work         ;
;          |lpm_counter:LPM_COUNTER_component| ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component                                        ; work         ;
;             |cntr_i7k:auto_generated|        ; 7 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |autito_principal|segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated                ; work         ;
;                |cmpr_qgc:cmpr1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |autito_principal|segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cmpr_qgc:cmpr1 ; work         ;
;       |lpm_counter5:inst13|                  ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |autito_principal|segundero:inst|lpm_counter5:inst13                                                                          ; work         ;
;          |lpm_counter:LPM_COUNTER_component| ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |autito_principal|segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component                                        ; work         ;
;             |cntr_q8i:auto_generated|        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |autito_principal|segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated                ; work         ;
;    |velocimetro:DERECHO|                     ; 25 (4)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 16 (0)           ; |autito_principal|velocimetro:DERECHO                                                                                         ; work         ;
;       |altpll0:inst1|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|velocimetro:DERECHO|altpll0:inst1                                                                           ; work         ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component                                                   ; work         ;
;             |altpll0_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |autito_principal|velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated                     ; work         ;
;       |counter_16:inst|                      ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |autito_principal|velocimetro:DERECHO|counter_16:inst                                                                         ; work         ;
;    |velocimetro:IZQUIERDO|                   ; 25 (4)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 16 (0)           ; |autito_principal|velocimetro:IZQUIERDO                                                                                       ; work         ;
;       |counter_16:inst|                      ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |autito_principal|velocimetro:IZQUIERDO|counter_16:inst                                                                       ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; En_A            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; En_B            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; unidad_enable   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; decena_enable   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; centena_enable  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CENTENA[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CENTENA[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CENTENA[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CENTENA[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DECENA[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DECENA[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DECENA[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DECENA[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IN_DRIVER[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IN_DRIVER[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IN_DRIVER[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IN_DRIVER[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sensores_led[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sensores_led[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UNIDAD[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UNIDAD[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UNIDAD[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UNIDAD[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STOP            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SEGMENTO_ENABLE ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SENSOR[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SENSOR[0]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Enable_seg      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLK             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RESET                                                                                                                   ;                   ;         ;
;      - segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]  ; 0                 ; 6       ;
;      - maquina_control:inst1|fstate.DER                                                                                 ; 0                 ; 6       ;
;      - maquina_control:inst1|fstate.IZQ                                                                                 ; 0                 ; 6       ;
;      - maquina_control:inst1|fstate.ATRAS                                                                               ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|inst3~3                                                                                    ; 0                 ; 6       ;
;      - velocimetro:DERECHO|inst3~3                                                                                      ; 0                 ; 6       ;
;      - maquina_control:inst1|IN_A[3]~0                                                                                  ; 0                 ; 6       ;
;      - maquina_control:inst1|IN_A[2]~1                                                                                  ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state1~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state2~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state3~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state4~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state9~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state10~0                                                       ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state11~0                                                       ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state12~0                                                       ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state5~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state6~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state7~0                                                        ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state8~0                                                        ; 0                 ; 6       ;
;      - maquina_control:inst1|reg_fstate.RECTA~1                                                                         ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state14~0                                                       ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state15~0                                                       ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state13~0                                                       ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state1~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state2~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state3~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state4~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state9~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state10~0                                                         ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state11~0                                                         ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state12~0                                                         ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state5~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state6~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state7~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state8~0                                                          ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state14~0                                                         ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state15~0                                                         ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state13~0                                                         ; 0                 ; 6       ;
;      - velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state16~0                                                       ; 0                 ; 6       ;
;      - velocimetro:DERECHO|counter_16:inst|reg_fstate.state16~0                                                         ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[10] ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[9]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[8]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[7]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[6]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[5]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[4]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[3]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[2]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[1]  ; 0                 ; 6       ;
;      - segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[0]  ; 0                 ; 6       ;
; STOP                                                                                                                    ;                   ;         ;
; SEGMENTO_ENABLE                                                                                                         ;                   ;         ;
; SENSOR[1]                                                                                                               ;                   ;         ;
; SENSOR[0]                                                                                                               ;                   ;         ;
; Enable_seg                                                                                                              ;                   ;         ;
; CLK                                                                                                                     ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                     ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                      ; PIN_R8             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Enable_seg                                                                                               ; PIN_T8             ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                    ; PIN_J15            ; 63      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]       ; PLL_1              ; 11      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; segundero:inst|inst11                                                                                    ; LCCOMB_X51_Y14_N24 ; 4       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; segundero:inst|inst3                                                                                     ; LCCOMB_X51_Y14_N6  ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; segundero:inst|inst7                                                                                     ; LCCOMB_X52_Y14_N10 ; 4       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual ; LCCOMB_X51_Y14_N28 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual ; LCCOMB_X52_Y14_N28 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual ; LCCOMB_X43_Y2_N2   ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 36      ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]       ; PLL_1              ; 11      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; segundero:inst|inst7                                                                                     ; LCCOMB_X52_Y14_N10 ; 4       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 36      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; RESET~input                                                                                                                       ; 63      ;
; Enable_seg~input                                                                                                                  ; 12      ;
; ~GND                                                                                                                              ; 12      ;
; SENSOR[0]~input                                                                                                                   ; 5       ;
; SENSOR[1]~input                                                                                                                   ; 5       ;
; segundero:inst|inst3                                                                                                              ; 5       ;
; segundero:inst|inst11                                                                                                             ; 4       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual                          ; 4       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual                          ; 4       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual                          ; 4       ;
; SEGMENTO_ENABLE~input                                                                                                             ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state7                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state6                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state5                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state11                                                                                ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state10                                                                                ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state9                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state3                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state2                                                                                 ; 3       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state1                                                                                 ; 3       ;
; maquina_control:inst1|fstate.RECTA                                                                                                ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state7                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state6                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state5                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state11                                                                              ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state10                                                                              ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state9                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state3                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state2                                                                               ; 3       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state1                                                                               ; 3       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]                   ; 3       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]                   ; 3       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]                   ; 3       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]                   ; 3       ;
; maquina_control:inst1|fstate.ATRAS                                                                                                ; 3       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]                   ; 3       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]                   ; 3       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]                   ; 3       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]                   ; 3       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0]                   ; 3       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1]                   ; 3       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2]                   ; 3       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3]                   ; 3       ;
; CLK~input                                                                                                                         ; 2       ;
; STOP~input                                                                                                                        ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[0]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[1]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[2]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[3]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[4]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[5]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[6]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[7]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[8]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[9]                   ; 2       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[10]                  ; 2       ;
; maquina_control:inst1|IN_A[2]~1                                                                                                   ; 2       ;
; maquina_control:inst1|IN_A[3]~0                                                                                                   ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state13                                                                                ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state15                                                                                ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state14                                                                                ; 2       ;
; maquina_control:inst1|VEL_DER~0                                                                                                   ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state8                                                                                 ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state12                                                                                ; 2       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state4                                                                                 ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state13                                                                              ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state15                                                                              ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state14                                                                              ; 2       ;
; maquina_control:inst1|VEL_IZQ~0                                                                                                   ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state8                                                                               ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state12                                                                              ; 2       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state4                                                                               ; 2       ;
; maquina_control:inst1|fstate.IZQ                                                                                                  ; 2       ;
; maquina_control:inst1|fstate.DER                                                                                                  ; 2       ;
; segundero:inst|inst11~2                                                                                                           ; 1       ;
; segundero:inst|inst11~1                                                                                                           ; 1       ;
; segundero:inst|inst11~0                                                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state16~0                                                                          ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state16~0                                                                        ; 1       ;
; maquina_control:inst1|Selector3~0                                                                                                 ; 1       ;
; segundero:inst|inst7                                                                                                              ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cmpr_qgc:cmpr1|aneb_result_wire[0]~0 ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state13~0                                                                          ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state15~0                                                                          ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state14~0                                                                          ; 1       ;
; maquina_control:inst1|Selector2~0                                                                                                 ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state8~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state7~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state6~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state5~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state12~0                                                                          ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state11~0                                                                          ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state10~0                                                                          ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state9~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state4~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state3~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state2~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|reg_fstate.state1~0                                                                           ; 1       ;
; velocimetro:DERECHO|counter_16:inst|fstate.state16                                                                                ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state13~0                                                                        ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state15~0                                                                        ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state14~0                                                                        ; 1       ;
; maquina_control:inst1|Selector1~0                                                                                                 ; 1       ;
; maquina_control:inst1|reg_fstate.RECTA~1                                                                                          ; 1       ;
; maquina_control:inst1|reg_fstate.RECTA~0                                                                                          ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state8~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state7~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state6~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state5~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state12~0                                                                        ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state11~0                                                                        ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state10~0                                                                        ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state9~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state4~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state3~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state2~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|reg_fstate.state1~0                                                                         ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|fstate.state16                                                                              ; 1       ;
; velocimetro:DERECHO|inst3~3                                                                                                       ; 1       ;
; velocimetro:DERECHO|inst3~2                                                                                                       ; 1       ;
; velocimetro:DERECHO|inst3~1                                                                                                       ; 1       ;
; velocimetro:DERECHO|counter_16:inst|WideOr18~1                                                                                    ; 1       ;
; velocimetro:DERECHO|counter_16:inst|Z[0]~0                                                                                        ; 1       ;
; velocimetro:DERECHO|counter_16:inst|WideOr18~0                                                                                    ; 1       ;
; velocimetro:DERECHO|inst3~0                                                                                                       ; 1       ;
; velocimetro:DERECHO|counter_16:inst|WideOr17~1                                                                                    ; 1       ;
; velocimetro:DERECHO|counter_16:inst|WideOr17~0                                                                                    ; 1       ;
; velocimetro:IZQUIERDO|inst3~3                                                                                                     ; 1       ;
; velocimetro:IZQUIERDO|inst3~2                                                                                                     ; 1       ;
; velocimetro:IZQUIERDO|inst3~1                                                                                                     ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|WideOr18~1                                                                                  ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|Z[0]~0                                                                                      ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|WideOr18~0                                                                                  ; 1       ;
; velocimetro:IZQUIERDO|inst3~0                                                                                                     ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|WideOr17~1                                                                                  ; 1       ;
; velocimetro:IZQUIERDO|counter_16:inst|WideOr17~0                                                                                  ; 1       ;
; segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_fbout                                 ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita10                  ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita9~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita9                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita8~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita8                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita7~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita7                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita6~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita6                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita5~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita5                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita4~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita4                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita3~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita3                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita2~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita2                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita1~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita1                   ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita0~COUT              ; 1       ;
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_comb_bita0                   ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~0                 ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3                   ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2                   ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1                   ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0                   ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~0                 ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3                   ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2                   ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1                   ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0                   ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~0                 ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita3                   ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita2                   ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita1                   ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0~COUT              ; 1       ;
; segundero:inst|lpm_counter3:inst18|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_comb_bita0                   ; 1       ;
; velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_fbout                           ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 75 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 8 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 47 / 46,848 ( < 1 % ) ;
; Direct links                ; 24 / 71,559 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )       ;
; Local interconnects         ; 81 / 24,624 ( < 1 % ) ;
; R24 interconnects           ; 12 / 2,496 ( < 1 % )  ;
; R4 interconnects            ; 38 / 62,424 ( < 1 % ) ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 11.11) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 1                           ;
; 8                                           ; 0                           ;
; 9                                           ; 4                           ;
; 10                                          ; 0                           ;
; 11                                          ; 1                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 1                           ;
; 15                                          ; 0                           ;
; 16                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 4                           ;
; 1 Clock                            ; 8                           ;
; 1 Clock enable                     ; 3                           ;
; 1 Sync. clear                      ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 17.67) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 2                           ;
; 14                                           ; 0                           ;
; 15                                           ; 1                           ;
; 16                                           ; 2                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 0                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 3                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 4.22) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;
; 2                                               ; 2                           ;
; 3                                               ; 1                           ;
; 4                                               ; 2                           ;
; 5                                               ; 1                           ;
; 6                                               ; 3                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 5.00) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 3                           ;
; 5                                           ; 3                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 2                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 30        ; 0            ; 30        ; 0            ; 0            ; 30        ; 30        ; 0            ; 30        ; 30        ; 0            ; 23           ; 0            ; 0            ; 7            ; 0            ; 23           ; 7            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 30           ; 0         ; 30           ; 30           ; 0         ; 0         ; 30           ; 0         ; 0         ; 30           ; 7            ; 30           ; 30           ; 23           ; 30           ; 7            ; 23           ; 30           ; 30           ; 30           ; 7            ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; En_A               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; En_B               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; unidad_enable      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; decena_enable      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; centena_enable     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CENTENA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CENTENA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CENTENA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CENTENA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DECENA[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DECENA[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DECENA[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DECENA[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_DRIVER[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_DRIVER[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_DRIVER[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_DRIVER[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensores_led[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensores_led[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UNIDAD[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UNIDAD[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UNIDAD[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UNIDAD[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STOP               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEGMENTO_ENABLE    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SENSOR[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SENSOR[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Enable_seg         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                 ; Destination Clock(s)                                                                                            ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[0] ; segundero:inst|lpm_counter5:inst13|lpm_counter:LPM_COUNTER_component|cntr_q8i:auto_generated|counter_reg_bit[0] ; 2.1               ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; 1.8               ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                 ; Destination Register                                                                                            ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; 1.014             ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[0] ; 0.875             ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1] ; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1] ; 0.617             ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; 0.609             ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2] ; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; 0.609             ;
; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[1] ; segundero:inst|lpm_counter3:inst16|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; 0.609             ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; 0.341             ;
; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[2] ; segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|counter_reg_bit[3] ; 0.341             ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "autito"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "velocimetro:IZQUIERDO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 125, and phase shift of 0 degrees (0 ps) for velocimetro:IZQUIERDO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10000, and phase shift of 0 degrees (0 ps) for altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 125, and phase shift of 0 degrees (0 ps) for velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 24414, and phase shift of 0 degrees (0 ps) for segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176132): Successfully merged PLL altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|pll1 and PLL velocimetro:IZQUIERDO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 and PLL altpll3:inst4|altpll:altpll_component|altpll3_altpll:auto_generated|pll1
Warning (176127): The parameters of the PLL segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 and the PLL velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 and PLL segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 is 6
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 and PLL segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 is 9228
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 and PLL segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 is 19998
Critical Warning (176598): PLL "segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'autito.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node segundero:inst|altpll1:inst|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node velocimetro:DERECHO|altpll0:inst1|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node segundero:inst|inst7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node segundero:inst|lpm_counter3:inst17|lpm_counter:LPM_COUNTER_component|cntr_i7k:auto_generated|cout_actual
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Celeste/Desktop/Lab_autito_2023/output_files/autito.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4930 megabytes
    Info: Processing ended: Mon Oct 30 20:47:23 2023
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Celeste/Desktop/Lab_autito_2023/output_files/autito.fit.smsg.


