- [1. GaN-on-Si技术在毫米波的应用\_西安电子科技大学\_刘志宏教授](#1-gan-on-si技术在毫米波的应用_西安电子科技大学_刘志宏教授)
- [2.IRDS关于GaN器件和衬底的分析 2022IRDS\_WP-MtM](#2irds关于gan器件和衬底的分析-2022irds_wp-mtm)
  - [2.1 GaN器件和衬底综述](#21-gan器件和衬底综述)
  - [2.2 2019-2025的困难挑战](#22-2019-2025的困难挑战)
  - [2.2.1. GaN-on-Si 衬底，大直径（8 英寸），低缺陷率和低成本。](#221-gan-on-si-衬底大直径8-英寸低缺陷率和低成本)
  - [2.2.2.GaN 器件——低泄漏、可靠性、雪崩能力](#222gan-器件低泄漏可靠性雪崩能力)
  - [2.2.3. GaN MIS—栅极结构](#223-gan-mis栅极结构)
  - [2.2.4.GaN 器件——再生欧姆接触](#224gan-器件再生欧姆接触)
  - [2.2.5.GaN 器件——片上集成](#225gan-器件片上集成)
  - [2.2.6.GaN 模块](#226gan-模块)
  - [2.2.7. GaN 器件的高功率开关，可靠性高](#227-gan-器件的高功率开关可靠性高)
  - [2.2.8. GaN 多 MHz 操作 @ 100 W 及以上](#228-gan-多-mhz-操作--100-w-及以上)
  - [2.2.9. 4H-SiC 沟槽 MOSFET 中的通道传导](#229-4h-sic-沟槽-mosfet-中的通道传导)
  - [2.2.10. p 型 4H-SiC 上的欧姆接触，用于体二极管和双极器件](#2210-p-型-4h-sic-上的欧姆接触用于体二极管和双极器件)
  - [2.2.11. 8 英寸基板上的 4H-SiC 器件](#2211-8-英寸基板上的-4h-sic-器件)
  - [2.2.12. 开发用于 600-900 V 器件的立方多型体 (3C-SiC)](#2212-开发用于-600-900-v-器件的立方多型体-3c-sic)
  - [2.2.13. Ga2O3 熔体块生长](#2213-ga2o3-熔体块生长)
  - [2.2.14. Ga2O3 外延薄膜生长](#2214-ga2o3-外延薄膜生长)
  - [2.2.15. Ga2O3 肖特基势垒二极管](#2215-ga2o3-肖特基势垒二极管)
  - [2.2.16. Ga2O3 晶体管](#2216-ga2o3-晶体管)
  - [2.3 2025-2034 年面临的严峻挑战 潜在解决方案](#23-2025-2034-年面临的严峻挑战-潜在解决方案)
  - [2.3.1. 转向 300 毫米](#231-转向-300-毫米)
  - [2.3.2.GaN 汽车认证](#232gan-汽车认证)
  - [2.3.3.GaN 智能电源](#233gan-智能电源)
  - [2.3.4.3C-SiC 器件工艺的开发](#2343c-sic-器件工艺的开发)
  - [2.3.5.任意衬底上的III-氮化物生长](#235任意衬底上的iii-氮化物生长)
  - [2.3.6.改进GaN功率HEMT的热管理](#236改进gan功率hemt的热管理)
  - [2.3.7.单片集成HS/LS](#237单片集成hsls)
  - [2.3.8.片上集成](#238片上集成)
  - [2.3.9.革命性的缩小路径](#239革命性的缩小路径)
  - [2.3.10.垂直器件](#2310垂直器件)
  - [2.3.11.GaN 超结器件](#2311gan-超结器件)
  - [2.3.12.垂直 Ga2O3 肖特基势垒二极管和晶体管](#2312垂直-ga2o3-肖特基势垒二极管和晶体管)
- [3.氮化镓外延厂瑞典企业SweGaN宣布已开始出货](#3氮化镓外延厂瑞典企业swegan宣布已开始出货)
- [4.利用GaN降低成本、提高功率 - Semiengineering](#4利用gan降低成本提高功率---semiengineering)
- [5.GaN 和 SiC 功率器件回顾与展望：工业最新技术、应用和观点](#5gan-和-sic-功率器件回顾与展望工业最新技术应用和观点)
- [6.GaN器件为什么在高频表现出色？](#6gan器件为什么在高频表现出色)
  - [6.1 关键原因：](#61-关键原因)
  - [6.2 GaN体材料电子迁移率并不比硅高，但是二维电子气的迁移率很高](#62-gan体材料电子迁移率并不比硅高但是二维电子气的迁移率很高)
  - [6.3 二维电子气的电子迁移率高的原因](#63-二维电子气的电子迁移率高的原因)
  - [6.4 InGaN/GaN的二维电子气与AlGaN/GaN机理有所不同](#64-ingangan的二维电子气与algangan机理有所不同)
  - [6.5 AlGaN/GaN界面处晶格质量要好于InGaN/GaN](#65-algangan界面处晶格质量要好于ingangan)
- [7.复合半导体行业的未来将会如何？](#7复合半导体行业的未来将会如何)
- [8.GaN基功率放大器的功率放大过程，实例](#8gan基功率放大器的功率放大过程实例)
- [9. GaN RF 全球主要厂商](#9-gan-rf-全球主要厂商)
<div STYLE="page-break-after: always;"></div>

# 1. GaN-on-Si技术在毫米波的应用_西安电子科技大学_刘志宏教授

硅基氮化镓主要技术挑战

- 热兼容性问题：氮化镓微波毫米波电路，发热比较严重，会引起周围Si-CMOS器件的阈值电压漂移、漏电增大等问题
- 电磁兼容性问题：氮化镓电路工作时的偏压比较大，电场耦合到CMOS区域；射频电路工作时的电磁场分布效应、电磁波辐射
- 工艺兼容性问题：氮化镓器件制备时的工艺条件，包括金属、温度、应力等对SiCMOS的器件性能的详细影响
- 可靠性问题：晶圆键合的界面存在空隙、大量界面态、陷阱中心，可能导致电路的长期可靠性问题；晶圆键合、金属凸块键合的机械强度存在可靠性问题；

<https://github.com/basteng/Today-I-Learned/blob/main/paper/GaN-on-Si%E6%8A%80%E6%9C%AF%E5%9C%A8%E6%AF%AB%E7%B1%B3%E6%B3%A2%E7%9A%84%E5%BA%94%E7%94%A8_%E8%A5%BF%E5%AE%89%E7%94%B5%E5%AD%90%E7%A7%91%E6%8A%80%E5%A4%A7%E5%AD%A6_%E5%88%98%E5%BF%97%E5%AE%8F%E6%95%99%E6%8E%88.pdf>

# 2.IRDS关于GaN器件和衬底的分析 2022IRDS_WP-MtM

## 2.1 GaN器件和衬底综述

3.3.2. GAN-DEVICES AND SUBSTRATES

GaN semiconductor devices provide competitive system advantage in terms of thermal performance, efficiency, weight and size. GaN is anticipated to be the next generation power semiconductor and thus different countries are indulged in developing widespread applications of GaN semiconductors. The wide bandgap semiconductor technology has matured rapidly over several years. In fact, gallium nitride high electron mobility transistors (GaN HEMTs) have been available as commercial off-the-shelf devices since 2005. Well-known GaN device manufacturers are Infineon, NXP, ON Semiconductor, STMicroelectronics, EPC, Texas Instruments, Transphorm, Navitas, GaNSystems, Nexperia, TSMC,Sumitomo, Exagan, Innoscience, Power Integrations and Sanken.
Substrate Diameter—Today, 6” to 8” wafer size, low vertical leakage current, current collapse free GaN-on-Si wafers are available on the open market. This remarkable achievement is a result of concentrated epi efforts during the past years that led to an ever-increasing understanding of the physical/technical properties of GaN-on-Si growth and corresponding improvements. Pricing for such material has come down significantly in the recent years. It is generally agreed that the magic cost target of 1.5 $/cm2 for epitaxial material, which is also the price point at which GaN technology becomes cost-competitive with Si-based components at the device-level, can be achieved within the next couple of years under the important assumption that the wafers can be produced in volume. A next logical evolution would be to make the transition to 300 mm wafer diameters (as demonstrated for RF power GaN-Devices by Intel), but it is as yet an open question whether this makes sense from an economical perspective.
Voltage Rating—Standard products of GaN-on-Si typically feature an epilayer thickness of 4 µm to 6 µm, yielding a voltage handling capability of 650 V, including derating for temperature and lack of avalanche capability. Recent literature reports on boosted voltage rating of epi-wafers to values beyond 1200 V at room temperature by improvements in epitaxial recipes as well as increased layer thickness. However, due to the high intrinsic strain in GaN-on-Si layer stacks as well as the drive towards the adoption of semi standard substrate thicknesses, there is a fundamental limit to the maximal thickness (and breakdown voltage) that can be achieved. One possible way to increase the voltage rating of GaN-on-Si devices is the removal and replacement of the substrate, although questions concerning manufacturability and reliability of such an approach remain. On the other hand, for higher breakdown voltages the chip area utilization and the fact that large electric fields have to be handled on top of the active device becomes more and more problematic. True vertical GaN devices where the off-state voltage is block over an n--doped vertical drift region become increasinglyimportant.

Lateral device architecture—Usually lateral devices embed a pGaN gate architecture or use a cascode topology to achieve n-Off behavior. Recently studies have shown the potential of MOS gate on GaN with oxide such as Al2O3 or SiO2 to achieve a stable n-Off behavior. This novel gate architecture is expected to increase the reliability of the overall transistor by the reduction of the gate leakage. Nevertheless this technology requires a highly stable and well-engineered oxide/GaN interface as well as a high quality oxide with limited trapping to ensure a stable Vth of the transistor during operation. Local substrate removal, introduced by Imec and CNRS Lille, also are a valuable solution to increase the lateral breakdown beyond 2 kV.

Transport properties—The hetero-structures are typically based on AlGaN barrier material and have a sheet resistance of around 300 Ω/sq is obtained (which directly influences the device’s on-state resistance) with SiN/GaN/AlGaN/AlN/GaN structure.13
Vertical Devices—Besides lateral devices, also vertical devices are being investigated. They hold the promise of higher attainable power densities as well as avalanche capability. Although the structure does not have the advantage of electron transport along the two-dimensional electron gas (2DEG), the high channel mobility of the MOS channel provides a better Ron × A than other WBSs in the breakdown voltage range from 600 V to 1.5 kV. The vertical current flow makes this type of device more sensitive to (vertical) threading dislocations. Therefore, this technology requires a high-quality GaN substrate and innovative and optimized growth technology on it. The quality of GaN substrates for these applications is also improving. Although not yet in practical use, manufacturing process technologies, such as low doping epitaxial growth, Mg ion implantation, and low damage etching, have been developed to a more advanced level. However, the major problem of reducing wafer cost still remains. In MOS-based devices, the choice of the insulator and the processes to control the trapped charges is still under debate. Many device concepts are currently competing against each other, in this connection vertical FinFETs should be mentioned. They do not need any p-type doped epitaxial layer and rely on electron accumulation at the gate insulator /semiconductor interface. Due to the absence of a p-type doping they do not show any reverse recovery effects and therefore outperform most of the other vertical device concepts. There are some 
literature reports about the development of GaN superjunction devices with superior performance. However, the practical implementation is to date troubled by issues, e.g., to perform the trench regrowth of p-type GaN.

Development of GaN substrates—Upgrading the quality of GaN substrates has been a major challenge for vertical GaN power devices. Mainstream of the fabrication method of GaN substrates is thick GaN growth on sapphire using highspeed HVPE method, which has adequate buffer layer to remove GaN from sapphire. Though the method is conventional, the quality of the GaN substrate is drastically improved recently. A dislocation density in the mid 105 cm-2 range was obtained with HVPE grown GaN on sapphire or ammonothermal-bulk GaN substrates. Moreover, to reduce the dislocation density, combinations of ammonothermal method or sodium flux method with HVPE method are being developed. With this method, the dislocation density can be reduced by one or two orders of magnitude compared with conventional high-quality GaN substrates. The developed wafer size is also expanding from 2” to 6”. However, as main market of the GaN substrate at present time is optical devices (LEDs and lasers), needs for large size substrates is still small. When large devices such as power devices become mainstream, the substrate costs will become lower. However, the breakthroughs for drastically cost down are still required, which are, for example, slice technologies of bulk GaN and wafer bonding to backing plates. 

On-chip integration—A further path to cost reduction for GaN technology is to include several components on a single chip, allowing to save component, packaging and design costs for creating a full system. Beyond merely costs advantages, a monolithic integration will also enable the main potential of GaN to be tapped, which is a high commutation speed, leading to an increased switching frequency for the power circuit. Discrete Si power components can be quite readily integrated in a power circuit; however, GaN components can deliver high power at a fast switching frequency. These properties lead to a stringent requirement on the design of circuit and interconnect parasitic. Integrating, for example, two switches on a single die can also significantly reduce interconnect parasitic, offering further system-level performance benefits.

GaN 半导体器件在热性能、效率、重量和尺寸方面具有竞争优势。GaN 有望成为下一代功率半导体，因此不同国家都热衷于开发 GaN 半导体的广泛应用。宽带隙半导体技术在过去几年中迅速成熟。事实上，自 2005 年以来，氮化镓高电子迁移率晶体管 (GaN HEMT) 就已作为商用现成器件提供。知名的 GaN 器件制造商包括英飞凌、恩智浦、安森美半导体、意法半导体、EPC、德州仪器、Transphorm、Navitas、GaNSystems、Nexperia、台积电、住友、Exagan、Innoscience、Power Integrations 和 Sanken。
基板直径——如今，6 英寸至 8 英寸晶圆尺寸、低垂直漏电流、无电流崩塌的 GaN-on-Si 晶圆已在公开市场上供应。这一非凡成就是过去几年专注的外延研究的结果，这些研究使人们对硅基氮化镓生长的物理/技术特性及其相应的改进有了越来越多的了解。近年来，这种材料的价格已大幅下降。人们普遍认为，外延材料 1.5 美元/cm2 的神奇成本目标（也是 GaN 技术在器件级与 Si 基元件具有成本竞争力的价格点）可以在未来几年内实现，前提是晶圆可以批量生产。下一个合乎逻辑的发展是过渡到 300 毫米晶圆直径（正如英特尔的 RF 功率 GaN 器件所展示的那样），但从经济角度来看这是否合理目前仍是一个悬而未决的问题。
额定电压 — 硅基氮化镓的标准产品通常具有 4 µm 至 6 µm 的外延层厚度，可产生 650 V 的电压处理能力，包括因温度和缺乏雪崩能力而降低的额定值。最近的文献报道，通过改进外延配方以及增加层厚度，外延晶圆的额定电压在室温下可提高到 1200 V 以上。然而，由于 GaN-on-Si 层堆栈中的高固有应变以及采用半标准衬底厚度的趋势，可以实现的最大厚度（和击穿电压）存在根本限制。增加 GaN-on-Si 器件额定电压的一种可能方法是移除和更换衬底，尽管这种方法的可制造性和可靠性问题仍然存在。另一方面，对于更高的击穿电压，芯片面积利用率和必须在有源器件顶部处理大电场的事实变得越来越成问题。真正的垂直 GaN 器件（其中关断状态电压在 n 掺杂垂直漂移区上被阻挡）变得越来越重要。

横向器件架构——通常横向器件嵌入 pGaN 栅极架构或使用共源共栅拓扑来实现 n-Off 行为。最近的研究表明，GaN 上的 MOS 栅极具有 Al2O3 或 SiO2 等氧化物的潜力，可以实现稳定的 n-Off 行为。这种新颖的栅极结构有望通过减少栅极漏电来提高整个晶体管的可靠性。然而，这项技术需要高度稳定且精心设计的氧化物/GaN 界面以及具有有限捕获的高质量氧化物，以确保晶体管在运行期间的稳定 Vth。Imec 和 CNRS Lille 引入的局部衬底去除也是将横向击穿电压提高到 2 kV 以上的一种有价值的解决方案。

传输特性——异质结构通常基于 AlGaN 势垒材料，使用 SiN/GaN/AlGaN/AlN/GaN 结构可获得约 300 Ω/sq 的薄层电阻（这直接影响器件的导通电阻）。13
垂直器件——除了横向器件，垂直器件也在研究中。它们有望实现更高的功率密度以及雪崩能力。虽然该结构不具备沿二维电子气 (2DEG) 传输电子的优势，但 MOS 通道的高通道迁移率在 600 V 至 1.5 kV 的击穿电压范围内提供了比其他 WBS 更好的 Ron × A。垂直电流使这种类型的器件对（垂直）穿透位错更敏感。因此，该技术需要高质量的 GaN 衬底以及创新和优化的生长技术。这些应用的 GaN 衬底质量也在提高。尽管尚未投入实际使用，但低掺杂外延生长、Mg 离子注入和低损伤蚀刻等制造工艺技术已发展到更先进的水平。然而，降低晶圆成本的主要问题仍然存在。在基于 MOS 的器件中，绝缘体的选择和控制捕获电荷的工艺仍在争论中。目前许多器件概念相互竞争，在这方面应该提到垂直 FinFET。它们不需要任何 p 型掺杂外延层，并依赖于栅极绝缘体/半导体界面处的电子积累。由于没有 p 型掺杂，它们没有显示任何反向恢复效应，因此优于大多数其他垂直器件概念。有一些关于开发性能优越的 GaN 超结器件的文献报道。然而，迄今为止，实际实施仍受到一些问题的困扰，例如，执行 p 型 GaN 的沟槽再生长。

GaN 衬底的开发——提高 GaN 衬底的质量一直是垂直 GaN 功率器件面临的主要挑战。GaN 衬底的主流制造方法是使用高速 HVPE 法在蓝宝石上生长厚 GaN，该方法具有足够的缓冲层以从蓝宝石中去除 GaN。虽然该方法是常规方法，但 GaN 衬底的质量最近得到了大幅改善。使用 HVPE 在蓝宝石上生长的 GaN 或氨热块状 GaN 衬底可获得 105 cm-2 中等范围的位错密度。此外，为了降低位错密度，正在开发氨热法或钠熔剂法与 HVPE 方法的组合。与传统的高质量 GaN 衬底相比，使用这种方法可以将位错密度降低一到两个数量级。开发的晶圆尺寸也从 2 英寸扩大到 6 英寸。但是，由于目前 GaN 衬底的主要市场是光学器件（LED 和激光器），因此对大尺寸衬底的需求仍然很小。当大型器件（如功率器件）成为主流时，基板成本将会降低。然而，大幅降低成本仍需突破，例如块状 GaN 的切片技术和晶圆与背板的键合。

片上集成——降低 GaN 技术成本的另一种方法是将多个组件集成在单个芯片上，从而节省组件、封装和设计成本，以创建完整的系统。除了成本优势之外，单片集成还将能够挖掘 GaN 的主要潜力，即高换向速度，从而提高功率电路的开关频率。分立的 Si 功率元件可以很容易地集成到功率电路中；然而，GaN 元件可以在快速开关频率下提供高功率。这些特性对电路和互连寄生的设计提出了严格的要求。例如，在单个芯片上集成两个开关也可以显著降低互连寄生，从而提供进一步的系统级性能优势。

## 2.2 2019-2025的困难挑战
**Difficult Challenges 2019-2025**

1. GaN-on-Si substrates, large diameter (8”), low defectivity and low cost.

Potential solutions

- New generation of MOCVD reactors allow to scale to 200 mm and 300 mm
- Move from multi-wafer to single wafer reactor concept for 300 mm for better control on temperature profile across the wafer, bow and warp
- Improve substrate quality by growing on non-Si substrates (e.g., poly-AlN) and (potentially) liftoff

Strain engineering
• Growth and processing of wafers thicker than SEMI standard (Si fab 
compatibility to be solved)
• Optimized nucleation, layer-sequence, and growth processes
• Growth on CTE matched substrates (e.g., GaN-on-Si/AlN)
• Alternative approaches: GaN-on-SiC → Quanfine (inexpensive semi-insulating SiC substrates required). DENSO (GaN epi-growth on 4 degree off-axis 4H-SiC without buffer layers by tri-halide vapor phase epitaxy)
• GaN-on-Sapphire

Low defectivity
• Clean Si substrates
• Optimized epi growth (crystal quality, dislocations)
• Epi tool automation
• Improved reactor cleaning processes
• Improved epi wafer cleaning processes
• Better defect detection tools. Binning capability pits vs. particles
• Enabling CL as defect (dislocation) detection tool for production monitoring
• In-line detection and monitoring of Si, C, Mg doping

Low cost
• Increased epi growth speed
• Improved break-down behavior (more V/µm buffer thickness)
• Shortened reactor cleaning processes (e.g., in-situ cleaning)
• Epi tool automation
• Improved tool up-times and reduction of maintenance intervals
• Less monitoring effort due to increased process stability
• Eventually GaN-on-Si in 300 mm (beyond 2025)

2019-2025 年的艰难挑战

## 2.2.1. GaN-on-Si 衬底，大直径（8 英寸），低缺陷率和低成本。

潜在解决方案

- 新一代 MOCVD 反应器可扩展到 200 毫米和 300 毫米
- 从多晶圆转变为 300 毫米单晶圆反应器概念，以更好地控制整个晶圆的温度分布、弯曲和翘曲
- 通过在非硅衬底（例如 poly-AlN）上生长和（潜在）剥离来提高衬底质量

应变工程
• 生长和处理厚度超过 SEMI 标准的晶圆（Si 晶圆厂兼容性有待解决）
• 优化成核、层序列和生长过程
• 在 CTE 匹配的衬底上生长（例如 GaN-on-Si/AlN）
• 替代方法：GaN-on-SiC → Quanfine（需要廉价的半绝缘 SiC 衬底）。 DENSO（通过三卤化物气相外延在 4 度离轴 4H-SiC 上进行 GaN 外延生长，无需缓冲层）
• 蓝宝石上 GaN

缺陷率低
• 清洁 Si 基板
• 优化外延生长（晶体质量、位错）
• 外延工具自动化
• 改进的反应堆清洁工艺
• 改进的外延晶圆清洁工艺
• 更好的缺陷检测工具。坑与粒子的分级能力
• 使 CL 成为生产监控的缺陷（位错）检测工具
• 在线检测和监控 Si、C、Mg 掺杂

低成本
• 提高外延生长速度
• 改善击穿行为（更多 V/µm 缓冲厚度）
• 缩短反应器清洁过程（例如原位清洁）
• 外延工具自动化
• 改善工具正常运行时间并缩短维护间隔
• 由于工艺稳定性提高，监控工作量减少
• 最终实现 300 毫米 GaN-on-Si（2025 年以后）

2.GaN Devices—Low leakage, reliability, avalanche capability

Potential solutions

Low buffer leakage through improved substrate quality
Reduction in gate leakage by Schottky gate engineering or by adopting an alternative regrowth of the gate after recess
Better reliability by improved UID and barrier quality (less defects, better doping control). Improve hot carrier injection by improving quantum well
Low leakage
• Reduced dislocation density in GaN epi
• pGaN devices—gate module engineering, Schottky type vs. ohmic gate 
contact
Reliability, incl. dynamic properties
• Electric field management
• Reduced dislocation and defect density
• Optimized buffer trapping
• Improved passivation processes and materials (e.g., atomic layer deposition)
• Improved GaN purity (in particular in unintentionally doped GaN channel)
• Engineering of hole injection for trapped charge compensation
• Resistivity balance in layer stack
• TCAD model for buffer & device leakage, trapping, detrapping
• For p-GaN gate module—Leakage balance between Schottky diode and pn diode

## 2.2.2.GaN 器件——低泄漏、可靠性、雪崩能力

潜在解决方案

通过改进衬底质量实现低缓冲泄漏
通过肖特基栅极工程或采用凹槽后栅极的替代再生长来减少栅极泄漏
通过改进 UID 和屏障质量（更少的缺陷、更好的掺杂控制）实现更好的可靠性。通过改进量子阱来改善热载流子注入
低泄漏
• 降低 GaN 外延中的位错密度
• pGaN 器件——栅极模块工程、肖特基类型与欧姆栅极接触
可靠性，包括动态特性
• 电场管理
• 减少位错和缺陷密度
• 优化缓冲捕获
• 改进钝化工艺和材料（例如原子层沉积）
• 提高 GaN 纯度（特别是在无意掺杂的 GaN 通道中）
• 空穴注入工程用于补偿捕获电荷
• 层堆栈中的电阻率平衡
• 缓冲区和设备泄漏、捕获、去捕获的 TCAD 模型
• 对于 p-GaN 栅极模块 — 肖特基二极管和 pn 二极管之间的泄漏平衡

## 2.2.3. GaN MIS—栅极结构

潜在解决方案

通过重建蚀刻的 GaN 表面并选择适当的绝缘体，实现具有有限捕获效应和低泄漏以及 n-Off 行为的稳定栅极结构
减少介电界面处的 Dit
通过后退火和/或等离子体和原位掺杂控制绝缘体电荷
可能需要再生长，例如原位 SiN 或 AlN 和随后的 ALD

•原子层蚀刻用于栅极凹槽蚀刻，原子层沉积用于栅极介电体
•由于屏障将 2DEG 通道和捕获界面分开，阻碍了切换期间的快速电荷交换，因此可能存在根本限制
•需要发明/开发适当的栅极介电体，以防止在正栅极偏置期间掺入正电荷

4.GaN Devices—Regrown ohmic contacts

Potential solutions

Today ohmic contact resistance is ~0.1 Ω.mm with a standard Ti/Al metal stack, which is sufficient for power devices
Silicon doping for n ohmic contacts
High temperature ion implantation techniques in combination with high temperature pulse activation need to be investigated

## 2.2.4.GaN 器件——再生欧姆接触

潜在解决方案

目前，采用标准 Ti/Al 金属堆栈的欧姆接触电阻约为 0.1 Ω.mm，这对于功率器件来说已经足够了
n 欧姆接触的硅掺杂
需要研究高温离子注入技术与高温脉冲激活相结合

5.GaN Devices—On-Chip Integration 

pMOS device that is compatible with the standard HEMT process flow
Creation of a 2DHG based devices. Some studies showing the potentiality of AlN/GaN Barrier to create such a channel

6.GaN modules 

Parallellization of several GaN die in a module
Co-integration of the driver (and controller ?)
Simulation approach to optimize parasitic inductance (“digital twin”)
Monolithic GaN driver integration wherever necessary and of advantage. This needs to be aligned with the hybrid GaN die integration capabilities.

7.High power switching of GaN devices with high reliability

Epi without trapping effects to decrease hot electrons tapping during Hard Switching operation which limits the SSOA of commercially available devices

8.GaN Multi MHz operation @ 100 W and more

Decrease as much as possible the internal parasitic capacitance as well as the dynamic Ron of the transistors operated in a multi-MHZ switching mode

9.Channel conduction in 4H-SiC trench-MOSFETs

Alternative approaches to standard nitridation (e.g., post-oxidation processes and implants)

10.Ohmic contacts on p-type 4H-SiC for body-diode and bipolar devices

Alternative solutions (Ti- or Al-based) to the standard nickel silicide

11.4H-SiC devices on 8-inches substrates 

Development of equipment able to guarantee processes uniformity (high-temperature annealing, implantation, oxidation). Low wafer cost of $800 (8-inch)

12.Development of cubic polytype (3C-SiC) for 600-900 V devices

Compliant substrates to reduce the defect density of 3C-SiC on Si substrates

13.Ga2O3 melt bulk growth 

Increasing Ga2O3 bulk and wafers in size to 6”-diameter and beyond

14.Ga2O3 epitaxial thin-film growth 

For HVPE and MOCVD:
- Precise control of background donor density
- Deep-acceptor doping
Heterostructures

15.Ga2O3 Schottky barrier diodes 

Enhancement of breakdown voltage with keeping a reasonable on-resistance
Reliability and endurance test

16.Ga2O3 transistors 

Development of device architectures
Development of fundamental device process technologies

## 2.2.5.GaN 器件——片上集成

与标准 HEMT 工艺流程兼容的 pMOS 器件
创建基于 2DHG 的器件。一些研究表明 AlN/GaN 屏障具有创建此类通道的潜力

## 2.2.6.GaN 模块

模块中多个 GaN 芯片的并联
驱动器（和控制器？）的共同集成
用于优化寄生电感的模拟方法（“数字孪生”）
在必要且有利的情况下，单片 GaN 驱动器集成。这需要与混合 GaN 芯片集成能力保持一致。

## 2.2.7. GaN 器件的高功率开关，可靠性高

无捕获效应的外延，可减少硬开关操作期间的热电子窃听，从而限制商用器件的 SSOA

## 2.2.8. GaN 多 MHz 操作 @ 100 W 及以上

尽可能降低内部寄生电容以及以多 MHZ 开关模式工作的晶体管的动态 Ron

## 2.2.9. 4H-SiC 沟槽 MOSFET 中的通道传导

标准氮化的替代方法（例如，后氧化工艺和植入）

## 2.2.10. p 型 4H-SiC 上的欧姆接触，用于体二极管和双极器件

标准镍硅化物的替代解决方案（基于 Ti 或 Al）

## 2.2.11. 8 英寸基板上的 4H-SiC 器件

开发能够保证工艺均匀性的设备（高温退火、植入、氧化）。晶圆成本低至 800 美元（8 英寸）

## 2.2.12. 开发用于 600-900 V 器件的立方多型体 (3C-SiC)

兼容衬底，以降低 Si 衬底上 3C-SiC 的缺陷密度

## 2.2.13. Ga2O3 熔体块生长

将 Ga2O3 块体和晶圆尺寸增加到 6 英寸直径及以上

## 2.2.14. Ga2O3 外延薄膜生长

用于 HVPE 和 MOCVD：
- 精确控制背景施主密度
- 深受体掺杂
异质结构

## 2.2.15. Ga2O3 肖特基势垒二极管

在保持合理导通电阻的情况下提高击穿电压

可靠性和耐久性测试

## 2.2.16. Ga2O3 晶体管

器件架构开发
基本器件工艺技术的开发

**Difficult Challenges 2025-2034 Potential solutions**

1.Move to 300 mm 

Single wafer MOCVD reactor

2.GaN automotive qualification 

Guarantee low ppb levels
Need good epitaxy

3.GaN Smart power 

Requires all elements from monolithic GaN.
Cost reduction of GaN wafers to take benefit of an all-GaN technology. However, a well-adapted combination between Si logic devices and GaN power switching devices should be feasible as well. This approach allows combining the advantages of both worlds.

4.Development of device process on 3C-SiC 

Adapting the main processes used for 4H-SiC devices, special challenge in implanted dopant activation.

5.III-Nitrides growth on arbitrary substrates 

Use of 2D materials with hexagonal structure (graphene, MoS2 or h-BN) as compliant interlayer for quasi-van der Waals growth of III-N.

6.Improved thermal management of GaN power HEMTs

Use of high thermal conductivity graphene structures as heat sinks for localized heat dissipation in high power GaN HEMTs.

7.Monolithic integration HS/LS 

Potential solutions for resolving cross-talk and back-gating effects (electrical isolation of HS/LS and backside):
- Junction isolation;
- GaN-on-SOI;
- GaN-on-other insulating substrates.

8.On-Chip Integration 

• Homogeneous integration of driver, control, and protection functions by using GaN process design kit
• Realization of device library based on pure GaN technology
• Realization of true p channel devices with acceptable mobility
• Heterogeneous integration of silicon and GaN technology
• Chip bonding or wafer bonding as conceivable options

9.Revolutionary shrink path 
• Three-dimensional gate structures
• FIN-FET devices
• Nano-structured gates ( e.g., Tri-Gates)
• Multi-channel devices

10.Vertical devices 
Development of large area (150mm) GaN bulk substrates with high conductivity (e.g., 0.02 cm) at a reasonable price (e.g., 1500$)

11.GaN superjunction devices 
Simulations show that the specific on-resistance of vertical superjunction devices are 10x and 1000x lower than 2H-GaN 1D limit with breakdown voltage 1kV and 10kV, respectively (Ref—Xiang Zhou et al, Compound Semiconductor week 2019)

12.Vertical Ga2O3 Schottky barrier diodes and transistors

Starting developments on vertical Ga2O3 devices in industry, together with academia

## 2.3 2025-2034 年面临的严峻挑战 潜在解决方案

## 2.3.1. 转向 300 毫米

单晶圆 MOCVD 反应器

## 2.3.2.GaN 汽车认证

保证低 ppb 水平
需要良好的外延

## 2.3.3.GaN 智能电源

需要单片 GaN 中的所有元素。
降低 GaN 晶圆的成本，以利用全 GaN 技术。但是，Si 逻辑器件和 GaN 功率开关器件之间的良好组合也应该是可行的。这种方法可以结合两全其美的优势。

## 2.3.4.3C-SiC 器件工艺的开发

调整用于 4H-SiC 器件的主要工艺，在注入掺杂剂激活方面面临特殊挑战。

## 2.3.5.任意衬底上的III-氮化物生长

使用具有六边形结构的二维材料（石墨烯、MoS2或h-BN）作为III-N准范德华生长的柔性中间层。

## 2.3.6.改进GaN功率HEMT的热管理

使用高导热性石墨烯结构作为散热器，用于高功率GaN HEMT中的局部散热。

## 2.3.7.单片集成HS/LS

解决串扰和背栅效应的潜在解决方案（HS/LS和背面的电隔离）：
- 结隔离；
- SOI上的GaN；
- 其他绝缘衬底上的GaN。

## 2.3.8.片上集成

• 使用 GaN 工艺设计套件实现驱动器、控制和保护功能的同质集成
• 基于纯 GaN 技术的器件库实现
• 实现具有可接受迁移率的真 p 通道器件
• 硅和 GaN 技术的异质集成
• 芯片键合或晶圆键合是可行的选择

## 2.3.9.革命性的缩小路径

• 三维栅极结构
• FIN-FET 器件
• 纳米结构栅极（例如，三栅极）
• 多通道器件

## 2.3.10.垂直器件
以合理的价格（例如，1500 美元）开发具有高电导率（例如，0.02 cm）的大面积（150 毫米）GaN 块体衬底

## 2.3.11.GaN 超结器件
模拟表明，垂直超结器件的比导通电阻比 2H-GaN 低 10 倍和 1000 倍1D 极限击穿电压分别为 1kV 和 10kV（参考文献——Xiang Zhou 等人，2019 年复合半导体周）

## 2.3.12.垂直 Ga2O3 肖特基势垒二极管和晶体管

工业界和学术界开始开发垂直 Ga2O3 器件

# 3.氮化镓外延厂瑞典企业SweGaN宣布已开始出货

8月13日，瑞典企业SweGaN宣布，公司生产碳化硅基氮化镓（GaN on SiC）晶圆的新工厂已开始出货，产品将用于下一代5G先进网络高功率射频应用。

资料显示，SweGaN新工厂位于瑞典林雪平，于2023年3月动工建设，可年产4万片4/6英寸碳化硅基氮化镓外延片。SweGaN表示，旗下新工厂开始出货标志着公司从一家无晶圆厂设计厂商，正式转型为一家半导体制造商。

合作方面，今年上半年，SweGaN与未公开的电信和国防公司签订了三份重要的供货协议，使其订单量翻了一番，达到1700万瑞典克朗（折合人民币约1158万元）。近期，SweGaN还与一家器件制造商完成了首个QuanFINE外延片客户资格认证计划。

SweGaN首席执行官Jr-Tai Chen表示，目前，电信行业正大力推动从5G到5G Advanced的技术升级。SweGaN获得专利的QuanFINE无缓冲区碳化硅基氮化镓材料非常适合满足新技术的苛刻要求，尤其是在器件效率和热管理方面。材料适用于电信新标准5G Advanced，以及满足对国防应用中增强传感能力的迫切需求。

<https://www.dramx.com/News/igbt/20240815-36873.html>

# 4.利用GaN降低成本、提高功率 - Semiengineering

氮化镓开始在低端高压宽带隙功率场效应晶体管 (FET) 市场中取得更大进展，而碳化硅一直是该领域的首选技术。这种转变是由更低的成本和与体硅更兼容的工艺推动的。

效率、功率密度（尺寸）和成本是电力电子领域的三大关注点，而GaN可以满足所有这三个标准。然而，为了始终如一地满足所有这些标准，半导体生态系统需要开发测试、检查和计量方面的最佳实践，确定哪种方法最适合哪些应用和不同条件。

电源 IC在将电压从一个电源升压或降压到另一个电源时起着至关重要的作用。GaN 目前广泛用于智能手机和笔记本电脑适配器，但这项技术的市场机会正在开始扩大。GaN 很可能将在数据中心和汽车应用中发挥重要作用 [1]。由于对 AI 和边缘计算的关注，数据中心正在迅速扩张。<font color=red>汽车行业热衷于将 GaN 电源 IC 用于逆变器模块，因为它们比 SiC 更便宜，也热衷于将 GaN 电源 IC 用于车载电池充电器 (OBC) 和从电池到车辆中不同应用的各种 DC-DC 转换。</font>

![GaN1](/picture/gan1.webp)

图 1：GaN 和 SiC 功率器件的当前和未来关注领域。来源：A. Meixner/半导体工程

但要进入新市场，GaN 器件制造商需要更快地推出新工艺及其相关产品。由于功率晶体管的 GaN 是一种正在发展的工艺技术，因此<font color=red>测量数据对于确定制造工艺以及新半导体技术及其产品的可靠性至关重要</font>。

GaN 的成功很大程度上取决于提供高吞吐量的计量和检测解决方案，以及光学和 X 射线等无损检测方法。电子显微镜可用于深入了解关键设备参数和缺陷机制。电气测试提供补充数据，有助于产品/工艺验证、可靠性和鉴定、系统级验证，并可用于生产筛选。

碳化硅(SiC) 仍然是超高压应用的首选材料。它比硅具有更好的性能和更高的效率。但 SiC 价格昂贵。它需要的设备与硅不同，SiC 锭很难生长，而且目前晶圆产能有限。

相比之下，GaN 具有与 SiC 相同的一些理想特性，并且可以在更高的开关速度下运行。<font color=red>GaN 晶圆的生产成本更低，因为它可以利用除 GaN 外延沉积工具之外的典型硅加工设备在硅基板上制造。这使得采用硅 CMOS 工艺的晶圆厂/代工厂能够借助在 GaN 方面经验丰富的工程团队来加速 GaN 工艺。</font>

当然，成本比较并不完全是一回事。目前市场上电压最高的 GaN 使用蓝宝石硅 (SoS) 或其他工程基板，价格更昂贵。但低于这些电压时，GaN 通常具有成本优势，这重新激发了人们对这项技术的兴趣。

Amkor测试技术高级总监 Vineet Pancholi 表示：“<font color=blue>与现有成熟的硅基技术相比，GaN 产品的性能范围有所提高。GaN的开关速度使应用能够以硅无法实现的方式实现</font>。但随着 GaN 产量的增加，这些产品面临着极大的经济压力。生产测试列表包括静态属性。然而，瞬态和动态属性是 GaN 在最终应用中的主要优势。”

其他人也同意这一观点。NI /Emerson Test & Measurement公司 SET 副总裁兼技术负责人 Frank Heidemann 表示：“<font color=blue>世界需要更便宜的材料，而 GaN 很容易制造。氮化镓在较低电压范围内取得了巨大成功——最高可达 500V。在这个范围内，GaN 工艺控制得很好</font>。现在的问题是制造更高电压的产品是一项挑战。在不久的将来，电压水平甚至会更高。”

这些更高电压的应用需要新的工艺配方、新的功率 IC 设计，以及随后的产品/工艺验证和鉴定。

**GaN HEMT 特性**

改进制造 GaN 高电子迁移率晶体管 (HEMT) 所需的工艺需要深入了解材料特性以及这些材料分层的制造后果。

宽带隙器件的底层物理和结构与硅高压晶体管有显著不同。硅晶体管依赖于 p 和 n 材料的掺杂。当在栅极施加电压时，它会创建一个通道，让电流从源极流到漏极。相比之下，<font color=red>宽带隙晶体管是通过分层不同材料的薄膜而构建的，这些材料的带隙能量不同。[2] 在栅极施加电压可实现两种材料之间的电子交换，从而驱动这些电子沿着源极和漏极之间的通道流动。</font>

![GaN2](/picture/gan2-1.webp)

Onto Innovation产品营销高级总监胡江涛表示：“GaN 器件依靠在 GaN 和 AlGaN 界面处产生的二维电子气 (2DEG) 来高速传导电流。<font color=red>为了实现高电子迁移率，必须仔细监控和控制产生复杂多层晶体膜的外延工艺，确保厚度、成分和界面粗糙度等关键膜特性符合严格的规格要求。晶圆尺寸不断扩大的趋势进一步要求在产品上进行测量，并且测量必须是非破坏性的，以控制均匀性。</font>”

![GaN3](/picture/gan3.webp)

图 3：基于硅构建的增强型 GaN HEMT 的 SEM 横截面，需要超晶格。来源：蔡司显微镜

此外，还需要了解每层的电气特性。Soitec 首席技术官兼创新高级执行副总裁 Christophe Maleville 表示：“<font color=blue>在制造过程中尽早确定结构的电气特性、2DEG 的薄层电阻、载流子浓度以及通道中载流子的迁移率至关重要，最好是在晶圆级进行无损评估</font>。”

在更高工作范围内开发 GaN HEMT 器件的工艺配方<font color=red>需要在晶圆制造和器件测试期间进行测量</font>，以验证工艺/产品和生产制造。检查、计量和电气测试侧重于影响器件性能的工艺异常和缺陷。

“<font color=red>位错和堆垛层错等晶体缺陷可能在沉积过程中形成，随后被覆盖和掩埋，即使设备通过了初步测试，也会产生长期可靠性问题</font>，”蔡司研究显微镜解决方案电子战略客户业务开发经理 David Taraci 表示。“<font color=red>栅极氧化物可能在沉积过程中断裂，从而产生空洞，但这些问题可能不会立即显现出来</font>。”

<font color=blue>缓冲层的质量至关重要，因为它会影响击穿电压</font>。“器件的最大击穿电压最终将受到 Si 衬底和 GaN 通道之间生长的缓冲层的击穿限制，”Soitec 的 Maleville 表示。“电气评估（高压 IV）需要破坏性测量以及器件隔离。这仅基于样本进行。”

提高 GaN 器件电压极限的一种方法是添加“栅极驱动器”，以保证器件在更高电压下可靠运行。但要进一步将 GaN 技术的性能范围扩展到更高电压运行，工程师需要理解新的 GaN 器件可靠性属性。

“我们支持 GaN 寿命验证，这是对氮化镓功率器件寿命任务特征的预测，”艾默生的 Heidemann 说道。“工程师为这些器件构建基于物理的故障模型。接下来，他们研究加速因素。我们如何才能真正正确地进行测试和验证，以便评估其寿命健康状况？”

鉴定程序需要进行寿命应力测试，即在每个寿命应力期后重复预测的任务概况使用情况以及电气测试。这样工程师就可以确定晶体管特性的变化和彻底的故障。例如，寿命应力期可以从 4,000 小时开始，以 1,000 小时为增量增加到 12,000 小时，在此期间，设备以特定的“开启”时间开启/关闭。

“可靠性预测基于应用任务概况，”IEEE 电力电子学会独立顾问兼行业和标准副总裁 Stephanie Watts Butler 表示。“在某些情况下，GaN 会进入新的应用领域，或以不同于硅的方式使用，因此需要阐明其任务概况。这是整个行业共同关注的一个领域。”

作为这一努力的一个例子，Butler 指出了 JEDEC JEP186 规范 [3]，该规范提供了指定 GaN HEMT 器件击穿电压的指南。“JEDEC 和 IEC 都在发布宽带隙器件测试和特性描述方法的指南文件，以及可靠性和认证程序以及数据表参数，以使包括 GaN 在内的宽带隙器件能够以更快的速度和更高的质量进入市场，”她说。

电气测试对于筛查零时缺陷和可靠性相关缺陷（例如早期死亡率和寿命缩短）仍然至关重要。这对于筛查晶圆、单片芯片和封装设备同样适用。测试内容包括针对 GaN HEMT 功率器件性能规格和缺陷监测的特定测试。

由于固有的器件差异，GaN 测试列表在某些方面与 Si 和 SiC 功率 IC 有显著差异。评估 GaN 健康状况以进行鉴定和制造需要静态和动态测试（SiC DC 和 AC）。部分列表包括零栅极电压漏极漏电流、上升时间、下降时间、动态 RDS on和电介质完整性测试。

Teradyne 功率分立测试产品经理 Tom Tran 表示：“对于 GaN 器件来说，这些测量技术非常耗时。除了静态测量技术之外，还有对捕获电荷的担忧——无论是功能性还是效率——通过动态 RDS 测试可以发现。 ”

<font color=red>由于电子迁移率高，因此需要进行瞬态测试，这也是 GaN HEMT 具有高开关速度的原因</font>。“从测试的角度来看，<font color=blue>静态测试失败表示基本工艺失败，而瞬态开关失败则表示边缘或工艺偏差</font>，”Amkor 的 Vineet Pancholi 表示。“在工艺成熟之前，这两种测试对我们的客户仍然很重要。随着电压、电流和开关操作范围的扩大，主流测试设备供应商一直在增加互补的仪器功能。”

ATE 供应商也希望缩短测试时间，从而降低成本。“静态和动态测试要求都会使测试时间非常长，”Teradyne 的 Tran 说道。“但如今的 GaN 与十年前的 GaN 截然不同。我们能够加速这种测试，这得益于我们的 ATE 架构的核心特性。我们认为有可能进一步降低客户的测试成本。”

工艺控制和质量管理工具
GaN HEMT 器件对薄膜工艺的依赖凸显了了解材料特性和各层之间界面性质的必要性。这需要工艺控制、产量管理和故障分析工具。

Onto Innovation 软件产品管理总监 Mike McIntyre 表示：“GaN 器件的性能高度反映了其制造过程中所用薄膜的特性。<font color=red>薄膜厚度、薄膜应力、线宽甚至晶体结构方面的最小工艺变化都会对器件的性能产生巨大影响，甚至会影响器件是否可用于目标市场。对任何变化的容忍度不足给工程师带来了更大的负担，他们需要了解与器件性能及其盈利能力相关的因素</font>。”

非破坏性检测方法在吞吐量和为工程师提供决策细节的程度上有所不同。虽然光学方法速度快，可以覆盖整个晶圆，但它们无法准确地对化学或结构缺陷进行分类，以供工程师/技术人员审查。<font color=red>相比之下，破坏性方法提供了真正了解缺陷性质所需的信息。例如，导电原子力显微镜(AFM) 探测速度仍然很慢，但它可以识别缺陷的电性质。为了真正理解晶体缺陷和杂质的化学性质，工程师可以求助于基于电子显微镜的方法。</font>

评估薄膜的另一种方法是使用 X 射线。Soitec 的 Maleville 表示：“高分辨率 X 射线测量有助于控制晶圆晶体质量和缓冲层中的缺陷。<font color=red>缓冲层、阻挡层或封盖层的成分及其层厚度的微小变化都可能导致器件性能出现重大偏差。层的厚度，特别是顶盖层、阻挡层和间隔层的厚度，通常通过 XRD 测量。</font>然而，XRD 系统的吞吐量很低。相反，椭圆偏振法可以提供相当好的吞吐量测量，并且对于开发和生产模式场景都有更多数据点。”

光学技术一直是半导体行业薄膜评估的标准。检测设备供应商长期以来一直在不断改进，不断提高准确性、精确度和产量。提供更好的计量工具有助于设备制造商进行工艺控制和产量管理。

Onto 公司的 Hu 表示：“最近，我们成功开发了一种用于 GaN 外延工艺监控的无损产品测量功能。它利用我们先进的光学薄膜经验和建模软件，同时测量产品晶圆上的多层外延薄膜厚度、成分和界面粗糙度。”

![GaN3](/picture/gan4.webp)

图 4：GaN 粗糙度和铝浓度的计量测量。来源：Onto Innovation

<font color=red>评估电气特性（2DEG 薄层电阻、通道载流子迁移率和浓度）是控制制造过程所必需的。</font>非破坏性评估将是对目前使用的破坏性技术（例如 SEM）的改进。用于其他电源 IC 的解决方案不适用于 GaN HEMT。截至目前，还没有人提出商业解决方案。

对于提供工程基板的公司来说，检测工具会寻找影响产量的缺陷以及影响晶圆接受度的缺陷。

“对硅片的缺陷检测旨在寻找颗粒、划痕和其他异常，这些异常可能会导致后续缓冲层和晶体生长出现缺陷，”赛默飞世尔科技业务开发经理 Antonio Mani 说道。“<font color=red>在缓冲层和终止层生长之后，接着是掺杂的 GaN 层生长，然后进行另一组检查。在这种情况下，它更侧重于检测裂缝、其他宏观缺陷（微管、胡萝卜），并寻找微坑，这些微坑与穿过缓冲层并浮现在 GaN 顶部表面的穿线位错有关</font>。”

Mani 指出，Si 和 GaN 器件的后续检查方法类似。不同之处在于将观察结果与外延后结果联系起来的重要性。

更准确的缺陷库将缩短检测时间。Soitec 的 Maleville 表示：“<font color=red>表面缺陷分析缺乏标准化，阻碍了进展。市场上有不同的工具，而缺陷库仍然由不同的用户开发。缺乏全球认可的表面缺陷分析方法和标准缺陷库，减慢了 GaN 表面鉴定过程</font>。”

无论是制造测试失败还是现场退货，确定有问题的封装部件的根本原因的必要步骤都是从故障隔离开始。“考虑到 GaN 带隙的直接性质及其在电压/频率/功率密度方面的操作窗口，传统的故障隔离方法（例如光发射光谱）被迫关注典型电气缺陷的不同波长和不同激发范围，”赛默飞世尔的 Mani 说。“热载流子对只是一个例子，它凸显了 GaN 和硅器件之间的根本区别。”

除了故障隔离之外，使用聚焦离子束铣削方法创建 GaN 器件横截面也面临挑战。

“GaN 功率 IC 的 FA 存在多项挑战，”Zeiss 的 Taraci 说道。“特别是在任何完整的设备中，都存在许多用于应力缓解/松弛和热管理的材料和层，这取决于我们谈论的是增强型还是耗尽型设备。在处理这些样品时，长度尺度可能难以管理，因为它们具有紧密相邻的不同尺寸的结构。许多结构对于功率 GaN 来说是相当独特的，并且本身在横截面和分析中可能带来挑战。光束铣削方法必须进行定制，以防止严重的再沉积和掩蔽，并且取决于材料、晶格取向、电流、几何形状等。”

结论
要成功将新型 GaN 功率 IC 引入新的应用领域，工程师及其设备供应商需要加快工艺开发速度并降低总体成本。对于 HEMT 器件，需要了解生成的层及其材料特性。这需要一系列计量、检查、测试和故障分析步骤来理解问题，并从实验和鉴定中提供反馈数据，以改进工艺和设计。

参考

[1] M. Buffolo 等人，“GaN 和 SiC 功率器件回顾与展望：工业最新技术、应用和观点”，载于《IEEE 电子器件学报》，2024 年 3 月，开放获取，https: //ieeexplore.ieee.org/document/10388225

[2] 高电子迁移率晶体管（HEMT）https://en.wikipedia.org/wiki/High-electron-mobility_transistor

[3] 横向 GaN 功率转换设备数据表中指示的瞬态关断耐压稳定性指南，JEP186，版本 1.0，2021 年 12 月。https ://www.jedec.org/standards-documents/docs/jep186

# 5.GaN 和 SiC 功率器件回顾与展望：工业最新技术、应用和观点

我们对市场上可用于当前和下一代电力电子的碳化硅 (SiC) 和氮化镓 (GaN) 晶体管进行了全面的回顾和展望。首先讨论了 GaN 和 SiC 器件之间的材料特性和结构差异。基于对不同商用 GaN 和 SiC 功率晶体管的分析，我们描述了这些技术的最新进展，重点介绍了优先功率转换拓扑和每个技术平台的关键特性。还回顾了 GaN 和 SiC 器件的当前和未来应用领域。本文还报告了与这两种技术相关的主要可靠性方面。对于 GaN HEMT，描述了阈值电压稳定性、动态导通电阻和击穿限制，而对于 SiC MOSFET，分析还侧重于栅极氧化物故障和短路 (SC) 稳健性。最后，我们概述了此类材料在不同领域中的前景。指出了这两种技术未来可能的改进和发展。强调了混合转换器的要求，以及对性能的精心优化和创新优化工具的使用。

<https://github.com/basteng/Today-I-Learned/blob/main/paper/Review_and_Outlook_on_GaN_and_SiC_Power_Devices_Industrial_State-of-the-Art_Applications_and_Perspectives.pdf>

# 6.GaN器件为什么在高频表现出色？

GaN（氮化镓）器件能够实现非常高的频率，主要归功于其卓越的材料特性和物理特性。这些特性使GaN器件在高频应用中表现出色，尤其是在射频（RF）和微波领域。

## 6.1 关键原因：

**宽带隙：**

GaN是一种宽带隙半导体，带隙大约为3.4 eV，相比于硅（Si）的1.1 eV，带隙更宽。这意味着GaN材料能够在更高的电场下工作而不发生击穿，从而使得器件能够在高电压下工作，这有助于在高频应用中减少损耗。

**高电子迁移率：**

GaN材料的电子迁移率较高，特别是在AlGaN/GaN异质结中，会形成二维电子气（2DEG），这种电子气具有非常高的迁移率。高迁移率使得电子能够快速响应外部电场的变化，从而实现更快的开关速度和更高的频率。

**高电子饱和速度：**

GaN的电子饱和速度比硅高，接近2.5 × 10^7 cm/s。这意味着在高电场条件下，电子可以以非常高的速度运动，有助于在高频操作中减少延迟，提高工作频率。

**低寄生电容和电感：**

GaN器件通常采用高电子迁移率晶体管（HEMT）结构，这种结构具有低寄生电容和电感。低寄生效应减少了信号的延迟和损耗，使得器件能够在更高频率下稳定工作。

**高热导率：**

GaN材料具有较高的热导率（比硅高），这有助于在高功率和高频操作时有效地散热，维持器件的稳定性。

**小型化和高功率密度：**

由于GaN器件能够处理更高的电压和功率，同时保持较小的尺寸，因此在高频应用中，能够以较小的封装实现高功率密度。这在射频功率放大器中尤为重要。

这些特性使得GaN器件非常适合用于高频应用，如5G通信、雷达系统、卫星通信、微波传输等领域，在这些应用中，频率和效率都是至关重要的指标。

## 6.2 GaN体材料电子迁移率并不比硅高，但是二维电子气的迁移率很高

GaN的高频性能确实受益于其电子迁移率，但要准确说，它的电子迁移率并不比硅（Si）本身更高。具体情况如下：

- 电子迁移率：GaN材料的本征电子迁移率通常在1000到2000 cm²/V·s之间，而硅的电子迁移率约为1500 cm²/V·s左右。这意味着在本征材料层面，硅的电子迁移率略高于GaN。

- 二维电子气（2DEG）：在GaN基的高电子迁移率晶体管（HEMT）结构中，特别是在AlGaN/GaN异质结中，会形成所谓的二维电子气（2DEG），这种特殊的电子层具有非常高的迁移率（可达到2000-2000 cm²/V·s或更高），这显著增强了GaN器件的高频性能。

因此，虽然GaN本身的电子迁移率不如硅，但在实际的器件结构中，如HEMT中，GaN材料通过形成二维电子气（2DEG）可以实现更高的有效电子迁移率，从而在高频应用中表现出色。这也是为什么GaN器件能在高频和高功率应用中比硅器件更具优势的原因之一。

## 6.3 二维电子气的电子迁移率高的原因

二维电子气（2DEG）中的电子迁移率非常高，主要是由于以下几个关键因素：

1. 量子限制效应
在GaN基的高电子迁移率晶体管（HEMT）结构中，二维电子气形成于两个半导体材料（如AlGaN和GaN）的异质结界面。这种异质结形成了一个非常窄的电子通道（通常在几纳米厚度），电子被限制在二维平面内移动。这种量子限制效应减少了电子的运动维度，降低了电子与晶格振动（声子）的散射几率，从而提高了电子迁移率。

2. 高电子浓度
在AlGaN/GaN异质结中，由于界面处的极化效应，电子被强烈吸引到界面区域，形成了一个高电子浓度的层。这种高浓度的电子能够减少一些散射机制的影响（如电子-电子散射），使得电子在通道内的移动更加顺畅。

3. 缺陷和杂质的减少
二维电子气主要集中在异质结界面附近，因此在设计和制造过程中，这一层可以远离材料中的杂质和缺陷（如位错）。这意味着2DEG层中电子与杂质或缺陷的散射更少，进一步提高了迁移率。

4. 高迁移率材料系统
GaN和AlGaN材料本身具有较高的本征迁移率，并且它们的晶格常数接近，形成的界面较为平滑，减少了界面粗糙度散射。这也是形成高迁移率2DEG的一个重要因素。

5. 极化效应
GaN材料系统中的极化效应（包括自发极化和压电极化）在AlGaN/GaN界面产生了强电场，这种电场将电子强烈地约束在二维通道中，进一步减少了与晶格和杂质的散射。

这些因素共同作用，使得二维电子气（2DEG）中的电子迁移率比传统三维体材料（如硅中的电子迁移率）要高得多。这也解释了为什么GaN HEMT器件能在高频和高功率应用中表现出色。

## 6.4 InGaN/GaN的二维电子气与AlGaN/GaN机理有所不同

在InGaN/GaN异质结构中，虽然可以形成高密度的二维电子气（2DEG），但其形成机制和性质与AlGaN/GaN系统有所不同。以下是关于InGaN/GaN中二维电子气的情况：

1. 异质结形成二维电子气
InGaN/GaN异质结构确实可以形成二维电子气。这是因为InGaN和GaN之间的能带差异会在界面处产生一个三角势阱（类似于AlGaN/GaN系统），这个势阱会将自由电子限制在界面附近的狭窄区域内，从而形成一个高密度的电子层。

2. 极化效应
与AlGaN/GaN系统类似，InGaN/GaN也存在自发极化和压电极化效应。由于InGaN的晶格常数与GaN不完全匹配，在应变作用下，界面处的压电极化效应会进一步增强电子气的密度。这种极化效应是InGaN/GaN异质结构中2DEG形成的一个重要因素。

3. 2DEG的特点
与AlGaN/GaN系统相比，InGaN/GaN中形成的二维电子气可能表现出不同的电子迁移率和其他电学特性。这是因为InGaN的晶格常数与GaN差异较大，可能引入更多的应变和缺陷，从而影响电子的迁移率。此外，InGaN/GaN界面可能存在更高的界面粗糙度散射和合金散射，这可能降低2DEG的迁移率。

4. 材料应用
InGaN/GaN异质结构广泛应用于光电子器件（如LED和激光器）中，而AlGaN/GaN系统更常用于高电子迁移率晶体管（HEMT）等高速和高功率电子器件。虽然InGaN/GaN中可以形成2DEG，但由于材料特性不同，其迁移率通常不如AlGaN/GaN系统中的2DEG那么高。

总结
InGaN/GaN异质结构确实可以形成二维电子气，但其性质与AlGaN/GaN系统中的二维电子气有所不同，主要受到材料间应变、极化效应和界面质量的影响。这些差异使得InGaN/GaN系统在某些电学性能上可能不如AlGaN/GaN系统优越，但它在光电子器件中的应用仍然具有重要意义。

## 6.5 AlGaN/GaN界面处晶格质量要好于InGaN/GaN

InN（铟氮化物）、AlN（氮化铝）和GaN（氮化镓）的晶格常数如下：

1.InN (铟氮化物):

- 晶格常数（a）：约 3.54 Å
- 晶格常数（c）：约 5.70 Å

2.AlN (氮化铝):

- 晶格常数（a）：约 3.11 Å
- 晶格常数（c）：约 4.98 Å

3.GaN (氮化镓):

- 晶格常数（a）：约 3.19 Å
- 晶格常数（c）：约 5.18 Å

**界面质量的影响因素**

晶格常数差异是影响半导体材料界面质量的一个重要因素：

AlGaN/GaN界面的晶格常数差异相对较小。AlGaN的晶格常数与GaN较为接近，这有助于减少界面处的应变，从而改善界面的质量和晶体的整体性能。

InGaN/GaN界面的晶格常数差异较大。InN的晶格常数与GaN差距较大，这可能导致较大的应变和晶格失配，影响界面质量。

在实际应用中，这些差异会影响器件的性能和稳定性，因此在设计和制造过程中，选择适当的材料和调节界面质量是关键的。

# 7.复合半导体行业的未来将会如何？

复合半导体行业正在蓬勃发展，已成为与硅基半导体并驾齐驱的重要参与者，不仅带来了卓越的性能，还带来了硅无法实现的新功能，例如发光。这些半导体在电力电子、射频、光子学和微型 LED 显示器中越来越受欢迎。对于电力应用，销售以 SiC 和 GaN 器件为主；对于射频应用，GaAs 和 GaN 器件领先；对于光子学，InP 和 GaAs 是领先的材料系统；对于 LED/显示器应用，GaAs 和蓝宝石是关键的衬底材料。

复合半导体行业已经成熟，已经形成了完整的生态系统，拥有自己的晶体生长、晶圆制造、前端制造、测试和封装设备。根据我们公司 Yole Group 最近的市场研究，复合半导体衬底的价值在 2023 年至 2029 年期间以 17% 的复合年增长率增长，达到 33 亿美元1。这一增长的背后是支持向更大基板过渡的关键设施的扩张。受汽车和消费市场电力电子增长的推动，SiC 和硅基氮化镓晶圆正在向 200 毫米晶圆迁移；在光子学领域，受数据通信市场的推动，150 毫米 InP 的使用正在增加；在 microLED 显示器市场，200 毫米 GaAs 和蓝宝石的使用越来越多。然而，后一种应用受到了苹果的严重打击，苹果在今年早些时候关闭了其 microLED 项目，此前该公司与合作伙伴 ams-Osram2 一起推动 200 毫米基板的发展。更详细地观察基板市场，包括 Coherent、Wolfspeed、SK Siltron、SICC 和 TankeBlue 在内的许多 SiC 基板制造商都在积极研发 200 毫米格式，并从去年年底开始批量出货。中国SiC衬底供应增长迅速，与美国展开激烈竞争8。

对于用于功率应用的硅基氮化镓，过去 2-3 年来，批量生产涉及 200 毫米晶圆，这是中国大型公司英诺赛克所采用的形式。所有近期的投资和产能扩张都集中在这个平台上，包括英飞凌在菲拉赫和居林的 GaN 晶圆厂。

对于 InP，主流基板尺寸仍为 75 毫米。然而，住友电工和 AXT 等市场领导者有能力生产高质量的 150 毫米 InP 基板，今年他们正在为研发提供大量基板。预计未来几年销量会更高。

对于 GaAs，150 毫米基板继续主导光子学和射频应用。这类市场由住友电工和 Freiberger 主导。

除了高质量的基板外，最佳器件还需要高质量的外延。这使得芯片制造商面临两种选择 - 采用专属方式，在内部进行外延；或者采用“开放”方法，利用包括 IQE、Landmark、VPEC、IntelliEPI 和住友化学在内的多家公司的外延服务。我们估计，2023 年至 2029 年间，开放外延片市场将以 19% 的复合年增长率扩张，达到 25 亿美元。SiC 开放外延片市场的销售额已经飙升，到 2029 年将占总销售额的 64%。

![Compound Semiconductor](/picture/化合物半导体市场.jpg)

2023-2029 年化合物半导体衬底市场按应用划分（百万美元）。来源：化合物半导体行业现状报告，Yole Intelligence，2024 年。来源：Yole Intelligence

**电动汽车和快速充电器正在普及**
自 2017-2018 年以来，SiC 和 GaN 器件的销量快速增长。特斯拉在其逆变器中采用 SiC 功不可没，此举标志着电动汽车市场的重大颠覆。在这里，SiC 在 800 V 快速充电中起着至关重要的作用，大大缩短了完成此任务所需的时间。如今，比亚迪的汉和现代的 Ioniq 5 等大批量电动汽车都采用 SiC 技术。对汽车制造商的销售提高了意法半导体、安森美、英飞凌、Wolfspeed 和罗姆等领先设备制造商的收入。这些 SiC 功率器件大批量生产的先驱企业均在 2023 年实现了创纪录的收入，并且有望在 2024-2025 年实现这些产品的净销售额 10 亿美元。我们预测，到 2029 年，SiC 器件的总市场将超过 96 亿美元3，收入增长不仅受到电动汽车市场的推动，工业、能源和铁路应用也将推动销售增长。支持收入大幅增长的是产能扩张、业务整合和创新的商业模式。

同时，在功率 GaN 市场，增长的主要驱动力仍然是消费应用。最近的趋势包括功率容量高达 300 W 的更高充电器，以及提供更高效率和紧凑性的家用电器电源和电机驱动器。

我们预计功率 GaN 增长的另外两个催化剂是汽车和数据中心应用。由于这些贡献，到 2029 年，功率 GaN 市场将推升至 22.5 亿美元以上3。

**射频 (RF) 的演变**
在射频领域，GaAs 技术是智能手机射频前端模块的成熟构建模块，并且在汽车应用领域显示出增长机会。射频 (RF) 中的另一种关键材料是碳化硅上氮化镓 (GaN-on-SiC)。在过去二十年中，这种材料已用于开发国防和航空航天应用的功率放大器，美国政府对此给予了大力支持。随着 5G 的出现，新的宏基站正在采用 GaN 技术取代现有的硅 LDMOS，此举可在更高频率下以更高的效率实现更复杂的架构。射频 GaN 技术也在扩展到卫星通信和射频能源等市场。根据我们最近的分析，到 2029 年，整个射频 GaN 器件市场规模将从 2023 年的 11 亿美元增长到 20.7 亿美元4,7。

近年来，硅基氮化镓是 RF 器件的一种替代材料系统，引起了人们的关注。去年，英飞凌向电信基础设施市场推出了一种在 200 毫米晶圆上加工的硅基氮化镓功率放大器模块，直接与碳化硅基氮化镓技术竞争。由于具有扩展到 300 毫米的潜力，RF 硅基氮化镓可以提供性能和成本优势，与 6G PA 的 GaAs 技术竞争。其他探索 RF 硅基氮化镓技术的公司包括 UMC、STMicroelectronics、GlobalFoundries、Sony 和 Finwave。随着这些新来者对功率硅基氮化镓进行投资，他们能够使用 200 毫米设施进入 RF 应用，而无需进行风险投资。150

毫米 RF 硅基氮化镓技术的先驱是 Macom。十多年来，这家美国芯片制造商一直在军用战术无线电设计中占据主导地位。去年，Macom 通过收购 Ommic SAS 进军卫星通信领域，并通过收购 Wolfspeed 的 RF 业务增强了其 GaN-on-SiC 产品组合。这些收购使 Macom 成为当今四大 RF GaN 设备制造商之一。

![compound](/picture/复合半导体应用的演变——拐点.jpg)

复合半导体应用的演变——拐点。资料来源：Yole Intelligence 的《复合半导体行业现状报告》，2024 年。来源：Yole Intelligence

**人工智能推动光子学发展**
复合半导体行业的其他主要应用都基于光子学。这里的一个重要市场是用于智能手机 3D 传感的 GaAs VCSEL。该应用始于 2017 年的苹果，随后是华为和小米等安卓制造商。虽然中美制裁减缓了该应用的普及，但 GaAs VCSEL 已重新被用于 3D 传感，华为等中国 OEM 在其 Mate 60 Pro 机型中使用了这项技术。这让人不禁想知道，我们是否会在消费市场看到更多中国 OEM 采用 GaAs VCSEL，以及这些芯片制造商是否能够满足低端智能手机的成本目标。毫无疑问，GaAs VCSEL 的供应在中国正在增长，包括 Vertilite、Everbright photonics、RaySea 和 QM lasers 在内的多家公司都展示了出色的能力。这些专业知识将有助于 VCSEL 在中国汽车激光雷达中的应用。请注意，中国是汽车激光雷达的最大市场。

在光通信领域，人工智能正在推动 GaAs VCSEL 在数据中心的应用。这些发射器被部署在以 800G 及以上速度发送和接收数据的光收发器中。实现如此高速度的关键是 100G/通道 VCSEL。Coherent 和 Broadcom 已经在批量生产这些设备，Lumentum 将于今年晚些时候跟进。用于 1.6Tb 可插拔设备的 200G/通道 VCSEL 的开发正在进行中，预计将于 2026-2027 年实现量产。这就引出了一个问题：2024 年至 2026 年期间，用于短距离应用的 1.6Tb 光收发器将使用什么技术？

人工智能还推动了 InP 边发射激光器的销售，该应用的出货量以 100G 和 200G/通道 InP 电吸收调制激光器和高功率连续波分布式反馈激光器为主，这些激光器可在长距离应用中实现 800G 和 1.6T 光收发器。

早在 2023 年，人工智能尚未产生重大影响，而那一年对 InP 业务来说是充满挑战的一年。不利因素包括超大规模和云服务提供商的增长放缓和库存增加，以及当苹果将 GaAs VCSEL 恢复为接近传感器而不是使用 InP 边发射激光器时消费市场采用率的下降。

自今年年初以来，InP 市场形势已明显好转。数据通信领域尤其如此，该领域正在推动基板、外延片和器件的增长。已经出现了一些令人鼓舞的迹象，例如 Lumentum 收购 Cloudlight 以确保其数据通信业务的全面垂直整合。然而，最重要的进展是 Coherent 宣布建立 150 毫米 InP 晶圆厂。我们现在是否会看到其他参与者采用 150 毫米 InP 平台来降低成本并满足市场需求，特别是如果 InP 在短期内重新进入消费市场并在长期内重新进入 6G？

在权衡所有可能的情况后，我们预测 GaAs 和 InP 光子裸片市场将在 2029 年分别达到 19.4 亿美元和 35 亿美元5。

**接下来是什么？**
为了突破性能和成本极限，化合物半导体行业继续探索新材料、平台和设计。现在一个关键问题是：哪种新兴半导体基板将成为下一个游戏规则改变者？答案并不明显，因为材料科学家和工业界正在开发许多新的外延生长基础，包括 Ga 2 O 3、金刚石、块状 GaN、GaSb、InSb、块状 AlN、智能 SiC 和基于多晶 AlN 的工程衬底。我们预计，到 2028 年，新兴衬底市场将增长至 2.645 亿美元6，这主要得益于电力应用，尤其是使用工程衬底的应用。

考虑到所有这些进步，复合半导体市场将持续增长，尤其是在硅资源不足的领域。毫无疑问，技术的未来将受到复合半导体的持续发展和影响的影响。

![ref](/picture/ref1.png)

<https://compoundsemiconductor.net/article/119943/What_does_the_future_hold_for_the_compound_semiconductor_industry>

# 8.GaN基功率放大器的功率放大过程，实例

GaN基功率放大器的功率放大过程可以通过一个简单的例子来解释，这里我们以一个典型的射频（RF）功率放大器为例。

**功率放大的基本过程**

功率放大器的主要功能是将输入信号的功率提升到所需的输出功率水平，而不显著改变信号的其他特性（如频率和波形）。

输入信号：假设我们有一个小功率的RF信号，输入到GaN基功率放大器中。这个信号的功率可能非常低，无法直接用于驱动天线或其他大功率负载。

偏置电路：为了让GaN晶体管（通常是HEMT，High Electron Mobility Transistor）工作，需要给它提供适当的偏置电压，使得晶体管进入线性工作区。这个偏置电路确定了晶体管的工作点，确保它能够稳定工作。

信号放大：当小功率的RF信号进入GaN晶体管的栅极时，栅极的电压调制晶体管的导通程度，控制源极到漏极之间的电流。由于GaN晶体管具有高的电子迁移率和高击穿电压，它能够处理较大的电流和电压变化，因此可以将输入信号的功率显著放大。放大的信号在漏极输出，这就是放大后的RF信号。

输出匹配电路：为了最大化功率输出并确保信号质量，输出信号通常通过匹配网络（由电感、电容等元件组成）进行调节。这个网络优化了放大器与负载（如天线）的阻抗匹配，从而实现最大功率传输。

**具体例子**

假设我们有一个输入功率为0.1毫瓦（mW）的RF信号，频率为2.4 GHz（典型的Wi-Fi信号频率）。经过GaN基功率放大器放大后，输出功率可能达到10瓦特（W）甚至更高。这种高效的放大使得微弱的信号能够有效驱动远距离的无线通信设备。

在这个过程中，GaN材料的优越性体现在能够在高频、高电压、高电流的条件下依然保持较高的效率和稳定性，而硅基功率放大器可能在这种条件下会更容易产生失真或效率低下。

**总结**

GaN基功率放大器通过利用GaN晶体管的高电子迁移率和高击穿电压，在保持信号完整性的前提下，将小功率信号放大为大功率信号，使其能够驱动高功率负载，如天线或其他无线通信设备。这个过程依赖于晶体管的精确控制和高效的热管理。

# 9. GaN RF 全球主要厂商

![GaN RF](/picture/20190514020017119%20(1).jpg)