TimeQuest Timing Analyzer report for AkiraKadai
Wed Dec 23 20:12:20 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst7|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst7|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'osc_clk'
 15. Slow Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'inst7|altpll_component|pll|clk[0]'
 26. Fast Model Hold: 'inst7|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'osc_clk'
 28. Fast Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Multicorner Timing Analysis Summary
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Progagation Delay
 37. Minimum Progagation Delay
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AkiraKadai                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; AkiraKadai_top.sdc ; OK     ; Wed Dec 23 20:12:20 2020 ;
+--------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst7|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; osc_clk ; inst7|altpll_component|pll|inclk[0] ; { inst7|altpll_component|pll|clk[0] } ;
; osc_clk                           ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { osc_clk }                           ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                 ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 288.02 MHz ; 288.02 MHz      ; inst7|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst7|altpll_component|pll|clk[0] ; 96.528 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst7|altpll_component|pll|clk[0] ; 0.542 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 10.000 ; 0.000         ;
; inst7|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 96.528 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.509      ;
; 96.599 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.438      ;
; 96.638 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.399      ;
; 96.669 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.368      ;
; 96.670 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.367      ;
; 96.709 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.328      ;
; 96.740 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.297      ;
; 96.740 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.297      ;
; 96.741 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.296      ;
; 96.780 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.257      ;
; 96.811 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.226      ;
; 96.811 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.226      ;
; 96.812 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.225      ;
; 96.847 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.190      ;
; 96.851 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.186      ;
; 96.882 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.155      ;
; 96.882 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.155      ;
; 96.883 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.154      ;
; 96.918 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.119      ;
; 96.922 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.115      ;
; 96.953 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.084      ;
; 96.953 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.084      ;
; 96.971 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.066      ;
; 96.989 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.048      ;
; 96.993 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.044      ;
; 97.024 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.013      ;
; 97.024 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.013      ;
; 97.042 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.995      ;
; 97.042 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.995      ;
; 97.060 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.977      ;
; 97.082 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.955      ;
; 97.095 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.942      ;
; 97.113 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.924      ;
; 97.113 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.924      ;
; 97.113 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.924      ;
; 97.131 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.906      ;
; 97.152 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.885      ;
; 97.153 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.884      ;
; 97.183 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.854      ;
; 97.184 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.853      ;
; 97.184 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.853      ;
; 97.184 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.853      ;
; 97.202 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.835      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.222 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.814      ;
; 97.223 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.814      ;
; 97.223 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.814      ;
; 97.224 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.813      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.226 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.810      ;
; 97.254 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.783      ;
; 97.254 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.783      ;
; 97.255 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.782      ;
; 97.294 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.743      ;
; 97.294 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.743      ;
; 97.295 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.742      ;
; 97.325 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.712      ;
; 97.325 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.712      ;
; 97.326 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.711      ;
; 97.326 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.711      ;
; 97.326 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.711      ;
; 97.326 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.711      ;
; 97.361 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.676      ;
; 97.361 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.676      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
; 97.361 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.675      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.542 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.788 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.831 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.841 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 1.171 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.177 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.184 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.450      ;
; 1.192 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.217 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.227 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.242 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.248 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.521      ;
; 1.263 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.267 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.533      ;
; 1.270 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.273 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.540      ;
; 1.274 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.288 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.289 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.298 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.313 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.319 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.320 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.324 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.326 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.594      ;
; 1.334 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.341 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.607      ;
; 1.344 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.611      ;
; 1.345 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.359 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.369 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.636      ;
; 1.377 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.377 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.384 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.390 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.391 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.395 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.397 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.665      ;
; 1.398 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.665      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc_clk'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[10]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[10]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[11]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[11]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[12]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[12]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[13]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[13]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[14]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[14]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[15]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[15]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[16]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[16]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[17]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[17]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[18]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[18]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[19]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[19]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[20]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[20]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[21]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[21]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[22]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[22]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[23]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[23]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[24]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[24]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[25]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[25]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[26]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[26]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[5]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 5.831 ; 5.831 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 5.150 ; 5.150 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 5.514 ; 5.514 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 5.379 ; 5.379 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 5.831 ; 5.831 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 4.903 ; 4.903 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 4.903 ; 4.903 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 5.349 ; 5.349 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 5.354 ; 5.354 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 5.382 ; 5.382 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; button[0]  ; led[1]      ; 12.248 ; 12.248 ; 12.248 ; 12.248 ;
; button[0]  ; led[2]      ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; button[0]  ; led[3]      ; 12.480 ; 12.480 ; 12.480 ; 12.480 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; button[0]  ; led[1]      ; 12.248 ; 12.248 ; 12.248 ; 12.248 ;
; button[0]  ; led[2]      ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; button[0]  ; led[3]      ; 12.480 ; 12.480 ; 12.480 ; 12.480 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst7|altpll_component|pll|clk[0] ; 98.328 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst7|altpll_component|pll|clk[0] ; 0.248 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 10.000 ; 0.000         ;
; inst7|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 98.328 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.706      ;
; 98.363 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.671      ;
; 98.378 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.656      ;
; 98.397 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.637      ;
; 98.398 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.636      ;
; 98.413 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.621      ;
; 98.432 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.602      ;
; 98.432 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.602      ;
; 98.433 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.601      ;
; 98.448 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.586      ;
; 98.467 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.567      ;
; 98.467 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.567      ;
; 98.468 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.566      ;
; 98.483 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.551      ;
; 98.487 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.547      ;
; 98.502 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.532      ;
; 98.502 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.532      ;
; 98.503 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.531      ;
; 98.518 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.516      ;
; 98.522 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.512      ;
; 98.537 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.497      ;
; 98.537 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.497      ;
; 98.553 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.481      ;
; 98.557 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.477      ;
; 98.562 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.472      ;
; 98.572 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.462      ;
; 98.572 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.462      ;
; 98.592 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.442      ;
; 98.597 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.437      ;
; 98.597 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.437      ;
; 98.607 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.427      ;
; 98.612 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.422      ;
; 98.627 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.407      ;
; 98.632 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.402      ;
; 98.632 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.402      ;
; 98.632 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.402      ;
; 98.647 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.387      ;
; 98.647 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.387      ;
; 98.662 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.372      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.366      ;
; 98.666 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.368      ;
; 98.667 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.367      ;
; 98.667 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.367      ;
; 98.667 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.367      ;
; 98.682 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.352      ;
; 98.682 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.352      ;
; 98.682 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.352      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.684 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.348      ;
; 98.701 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.333      ;
; 98.701 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.333      ;
; 98.701 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.333      ;
; 98.702 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.332      ;
; 98.702 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.332      ;
; 98.702 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.332      ;
; 98.717 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.317      ;
; 98.717 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.317      ;
; 98.717 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.317      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.728 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.304      ;
; 98.736 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.298      ;
; 98.736 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.298      ;
; 98.736 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.002      ; 1.298      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.248 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.353 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.491 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.509 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.513 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.526 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.696      ;
; 0.544 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.577 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.731      ;
; 0.579 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.736      ;
; 0.583 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.596 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.612 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.766      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc_clk'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[10]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[10]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[11]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[11]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[12]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[12]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[13]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[13]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[14]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[14]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[15]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[15]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[16]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[16]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[17]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[17]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[18]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[18]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[19]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[19]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[20]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[20]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[21]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[21]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[22]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[22]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[23]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[23]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[24]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[24]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[25]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[25]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[26]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[26]|clk            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; inst14|counter_output[5]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.994 ; 2.994 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.699 ; 2.699 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 2.850 ; 2.850 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 2.802 ; 2.802 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 2.994 ; 2.994 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.567 ; 2.567 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.567 ; 2.567 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 2.763 ; 2.763 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 2.765 ; 2.765 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 2.792 ; 2.792 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; button[0]  ; led[1]      ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; button[0]  ; led[2]      ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; button[0]  ; led[3]      ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; button[0]  ; led[1]      ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; button[0]  ; led[2]      ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; button[0]  ; led[3]      ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 96.528 ; 0.248 ; N/A      ; N/A     ; 10.000              ;
;  inst7|altpll_component|pll|clk[0] ; 96.528 ; 0.248 ; N/A      ; N/A     ; 49.000              ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst7|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 5.831 ; 5.831 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 5.150 ; 5.150 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 5.514 ; 5.514 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 5.379 ; 5.379 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 5.831 ; 5.831 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.567 ; 2.567 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.567 ; 2.567 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[1]   ; osc_clk    ; 2.763 ; 2.763 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[2]   ; osc_clk    ; 2.765 ; 2.765 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  led[3]   ; osc_clk    ; 2.792 ; 2.792 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; button[0]  ; led[1]      ; 12.248 ; 12.248 ; 12.248 ; 12.248 ;
; button[0]  ; led[2]      ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; button[0]  ; led[3]      ; 12.480 ; 12.480 ; 12.480 ; 12.480 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; button[0]  ; led[1]      ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; button[0]  ; led[2]      ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; button[0]  ; led[3]      ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 486      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 486      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 23 20:12:19 2020
Info: Command: quartus_sta AkiraKadai -c AkiraKadai
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Info (332104): Reading SDC File: 'AkiraKadai_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst7|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {inst7|altpll_component|pll|clk[0]} {inst7|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332060): Node: stop_button was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst14|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 96.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    96.528         0.000 inst7|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.542         0.000 inst7|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clk 
    Info (332119):    49.000         0.000 inst7|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: stop_button was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst14|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 98.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    98.328         0.000 inst7|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.248         0.000 inst7|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clk 
    Info (332119):    49.000         0.000 inst7|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed Dec 23 20:12:20 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


