# 开发日志

## 2025-12-05
- 完成项目结构分析
- 识别出 19 个 Verilog 源码模块
- 梳理五级流水线架构：IF → ID → EX → MEM → WB
- 记录支持的 RV32I 指令子集
- 初始化记忆库文件
