---
title: 2026 Week 2 Report
author: ashgrey
date: 2026-1-4
---

## 2026年1月4 日报 | 倒计时 898 天

+ 开源项目 `Quartz` 学习
  + 完全实现了 `npx quartz update` 的功能，主要是解决 git 的指令。相关学习笔记可见
    [2025-12-26-command-update](https://open-ia.github.io/Open.Quartz/2025-12-26-command-update)。
  + 新实现了 `npx quartz restore` 与 `npx quartz sync` 的功能，新学习到 git 不能把
    软链接的源内容上传，反而会生成软链接的连接字符串本身。因此实现 sync 需要反复把 `content`
    文件夹是软链接情况时的 `content` 文件夹 stash 与 pop。
  + 了解了 `chalk` 这一 node 下的控制台彩色打印库。
+ 网络安全
  + 了解了资产收集系统 ARL。

## 2026年1月5 日报 | 倒计时 897 天

+ 计算机组成原理 (DDCA: Digital Design and Computer Architecture)
  + 新学习了 System Verilog 与 VHDL 的 **归约运算符** (reduction operator)，可以简化总线
    内相同的运算。
  + 新学习了 System Verilog 与 VHDL 的 **三目运算符** (conditional operator / ternary
    operator)。可以用于实现 **多路复用器** (multiplexer)。在 System Verilog 中
    根据三目运算符描述的 4 输入多路复用器需要多层次的三目运算符实现，而在 VHDL 中则不需要，
    VHDL 可以使用 **选择信号赋值语句** (selected signal assignment statements)。
+ 开源项目 `Quartz` 学习
  + 完全实现了 `npx quartz sync` 的同步功能。新学习了 `git rev-parse --abbrev-ref HEAD`
    可以打印出当前所在的分支名称。

## 2026年1月7 日报 | 倒计时 895 天

+ 计算机组成原理 (DDCA: Digital Design and Computer Architecture)
  + 新学习了 **半加器** (half-adder) 与 **全加器** (full-adder) 的实现以及对应的 HDL
    描述，明白了 **输入进位** (carry-in) 与 **输出进位** (carry-out) 的作用。
  + 新学习了如何在 System Verilog 与 VHDL 中表示 **浮空态** (floating output) 即使用
    z 表示。新学习了在这两种 HDL 中如何表示数字。
  + 新学习了如何在这两种 HDL 中表示延迟。
  + 了解到之前用 HDL 描述的是 **输入与输出之间的逻辑** (synth)，新学习了如何用 HDL 描述
    组件如何按照 **层次** (hierarchy) 堆叠。