TimeQuest Timing Analyzer report for Panel
Mon May 15 10:55:50 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Recovery: 'CLOCK_50'
 14. Slow Model Removal: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Recovery: 'CLOCK_50'
 28. Fast Model Removal: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'CLOCK_50'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Panel                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.41 MHz ; 115.41 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -7.665 ; -423.323      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.260 ; -0.260        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 1.030 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -87.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.665 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.693      ;
; -7.545 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.573      ;
; -7.390 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.418      ;
; -7.371 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.414      ;
; -7.371 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.414      ;
; -7.371 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.414      ;
; -7.371 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.414      ;
; -7.344 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.377      ;
; -7.311 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.339      ;
; -7.251 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.294      ;
; -7.251 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.294      ;
; -7.251 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.294      ;
; -7.251 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.294      ;
; -7.240 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.273      ;
; -7.191 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.219      ;
; -7.189 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 8.254      ;
; -7.180 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.219      ;
; -7.180 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.219      ;
; -7.180 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.219      ;
; -7.130 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.161      ;
; -7.128 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.159      ;
; -7.128 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.159      ;
; -7.127 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.158      ;
; -7.126 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.157      ;
; -7.124 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.155      ;
; -7.118 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.149      ;
; -7.112 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 8.147      ;
; -7.096 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.139      ;
; -7.096 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.139      ;
; -7.096 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.139      ;
; -7.096 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.139      ;
; -7.069 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 8.134      ;
; -7.060 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.099      ;
; -7.060 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.099      ;
; -7.060 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.099      ;
; -7.050 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.098      ;
; -7.050 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.098      ;
; -7.050 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.098      ;
; -7.050 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.098      ;
; -7.047 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 8.076      ;
; -7.046 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 8.075      ;
; -7.044 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 8.073      ;
; -7.042 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 8.071      ;
; -7.040 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 8.069      ;
; -7.036 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.064      ;
; -7.032 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.065      ;
; -7.010 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.041      ;
; -7.008 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.039      ;
; -7.008 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.039      ;
; -7.007 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.038      ;
; -7.006 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.037      ;
; -7.004 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.035      ;
; -6.998 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 8.029      ;
; -6.990 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.023      ;
; -6.961 ; Panel:p1|lcd_controller:lcd|clk_count[7] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.994      ;
; -6.946 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 7.994      ;
; -6.946 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 7.994      ;
; -6.946 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 7.994      ;
; -6.946 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 7.994      ;
; -6.927 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.956      ;
; -6.926 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.955      ;
; -6.924 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.953      ;
; -6.922 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.951      ;
; -6.920 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.949      ;
; -6.919 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.955      ;
; -6.919 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.955      ;
; -6.919 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.955      ;
; -6.918 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.954      ;
; -6.917 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.953      ;
; -6.915 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.951      ;
; -6.914 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.950      ;
; -6.914 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 7.979      ;
; -6.910 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.946      ;
; -6.905 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.944      ;
; -6.905 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.944      ;
; -6.905 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.944      ;
; -6.886 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.919      ;
; -6.872 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.908      ;
; -6.870 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.906      ;
; -6.869 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.905      ;
; -6.868 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.904      ;
; -6.868 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.034      ; 7.938      ;
; -6.859 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 7.903      ;
; -6.859 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 7.903      ;
; -6.859 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 7.903      ;
; -6.855 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.886      ;
; -6.853 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.884      ;
; -6.853 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.884      ;
; -6.852 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.883      ;
; -6.851 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.882      ;
; -6.849 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.880      ;
; -6.843 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.874      ;
; -6.838 ; Panel:p1|lcd_controller:lcd|clk_count[8] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.871      ;
; -6.818 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.868      ;
; -6.818 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.868      ;
; -6.818 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.868      ;
; -6.818 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.868      ;
; -6.811 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.848      ;
; -6.810 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.847      ;
; -6.810 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.847      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|state.power_up     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_DV                  ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|present_state                         ; Panel:p1|present_state                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|lcd_enable                            ; Panel:p1|lcd_enable                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|lcd_controller:lcd|state.send         ; Panel:p1|lcd_controller:lcd|state.send         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:p1|lcd_controller:lcd|lcdon              ; Panel:p1|lcd_controller:lcd|lcdon              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; Panel:p1|UART_RX:uart|r_RX_Data_R              ; Panel:p1|UART_RX:uart|r_RX_Data                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.549 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.553 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.556 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.601 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.649 ; Panel:p1|lcd_bus[0]                            ; Panel:p1|lcd_controller:lcd|lcd_data[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.669 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|rs                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.935      ;
; 0.764 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.030      ;
; 0.791 ; Panel:p1|lcd_bus[4]                            ; Panel:p1|lcd_controller:lcd|lcd_data[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.797 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Panel:p1|lcd_bus[5]                            ; Panel:p1|lcd_controller:lcd|lcd_data[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; Panel:p1|lcd_controller:lcd|state.send         ; Panel:p1|lcd_controller:lcd|state.ready        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.806 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.818 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.823 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|lcdon              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.827 ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.848 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.874 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|busy               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.140      ;
; 0.992 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.263      ;
; 1.024 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.288      ;
; 1.027 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.291      ;
; 1.064 ; Panel:p1|lcd_controller:lcd|e                  ; Panel:p1|lcd_controller:lcd|e                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.330      ;
; 1.111 ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; Panel:p1|lcd_bus[5]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.392      ;
; 1.128 ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; Panel:p1|lcd_bus[7]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.015      ; 1.409      ;
; 1.137 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.404      ;
; 1.144 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.411      ;
; 1.180 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.189 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.200 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.467      ;
; 1.206 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.472      ;
; 1.209 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.476      ;
; 1.223 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.493      ;
; 1.224 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.239 ; Panel:p1|UART_RX:uart|r_RX_DV                  ; Panel:p1|lcd_enable                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 1.499      ;
; 1.241 ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; Panel:p1|lcd_bus[1]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.508      ;
; 1.249 ; Panel:p1|lcd_bus[1]                            ; Panel:p1|lcd_controller:lcd|lcd_data[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.522      ;
; 1.251 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.255 ; Panel:p1|lcd_bus[3]                            ; Panel:p1|lcd_controller:lcd|lcd_data[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.517      ;
; 1.260 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.529      ;
; 1.264 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|state.initialize   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.535      ;
; 1.264 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.537      ;
; 1.267 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.538      ;
; 1.268 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.535      ;
; 1.269 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|clk_count[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.532      ;
; 1.269 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.539      ;
; 1.269 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.540      ;
; 1.271 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.542      ;
; 1.285 ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.551      ;
; 1.295 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.299 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.305 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.572      ;
; 1.306 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.573      ;
; 1.322 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.331 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.335 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.342 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.608      ;
; 1.366 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.370 ; Panel:p1|lcd_controller:lcd|rs                 ; Panel:p1|lcd_controller:lcd|rs                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.372 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.639      ;
; 1.373 ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; Panel:p1|lcd_bus[4]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.647      ;
; 1.374 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.641      ;
; 1.380 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|clk_count[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.644      ;
; 1.384 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.650      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                             ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.260 ; Panel:p1|present_state ; Panel:p1|lcd_enable ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.296      ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                             ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.030 ; Panel:p1|present_state ; Panel:p1|lcd_enable ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[20]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 4.305 ; 4.305 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 4.305 ; 4.305 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 4.806 ; 4.806 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 4.806 ; 4.806 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -4.075 ; -4.075 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -4.075 ; -4.075 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -3.837 ; -3.837 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -3.837 ; -3.837 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.133 ; 9.133 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 9.080 ; 9.080 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.133 ; 9.133 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.418 ; 8.418 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.970 ; 8.970 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.774 ; 7.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.961 ; 7.961 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.778 ; 7.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.557 ; 8.557 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.439 ; 7.439 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.774 ; 7.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 9.080 ; 9.080 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.133 ; 9.133 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.418 ; 8.418 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.970 ; 8.970 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.774 ; 7.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.961 ; 7.961 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.778 ; 7.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.557 ; 8.557 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.439 ; 7.439 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -3.056 ; -150.054      ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.300 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.580 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -87.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.056 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 4.080      ;
; -2.996 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 4.020      ;
; -2.919 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.943      ;
; -2.916 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.943      ;
; -2.912 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.950      ;
; -2.912 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.950      ;
; -2.912 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.950      ;
; -2.912 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.950      ;
; -2.855 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.882      ;
; -2.852 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.890      ;
; -2.852 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.890      ;
; -2.852 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.890      ;
; -2.852 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.890      ;
; -2.828 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.864      ;
; -2.828 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.864      ;
; -2.828 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.864      ;
; -2.808 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.832      ;
; -2.794 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.823      ;
; -2.775 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.813      ;
; -2.775 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.813      ;
; -2.775 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.813      ;
; -2.775 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.813      ;
; -2.772 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.813      ;
; -2.772 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.813      ;
; -2.772 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.813      ;
; -2.772 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.813      ;
; -2.768 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.804      ;
; -2.768 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.804      ;
; -2.768 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.804      ;
; -2.754 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.781      ;
; -2.748 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.772      ;
; -2.742 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 3.799      ;
; -2.729 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.758      ;
; -2.728 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.757      ;
; -2.728 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.757      ;
; -2.728 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.757      ;
; -2.726 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.724 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.753      ;
; -2.719 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.748      ;
; -2.712 ; Panel:p1|lcd_controller:lcd|clk_count[7] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.739      ;
; -2.711 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.752      ;
; -2.711 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.752      ;
; -2.711 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.752      ;
; -2.711 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.752      ;
; -2.692 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.719      ;
; -2.691 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.718      ;
; -2.691 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.727      ;
; -2.691 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.727      ;
; -2.691 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.727      ;
; -2.689 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.716      ;
; -2.688 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.727      ;
; -2.688 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.727      ;
; -2.688 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.727      ;
; -2.687 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.714      ;
; -2.684 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.711      ;
; -2.682 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 3.739      ;
; -2.671 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.695      ;
; -2.669 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.698      ;
; -2.668 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.695      ;
; -2.668 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.697      ;
; -2.668 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.697      ;
; -2.668 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.697      ;
; -2.666 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.695      ;
; -2.664 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.693      ;
; -2.659 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.688      ;
; -2.650 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.693      ;
; -2.650 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.693      ;
; -2.650 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.693      ;
; -2.650 ; Panel:p1|lcd_controller:lcd|clk_count[5] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.693      ;
; -2.640 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.673      ;
; -2.640 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.673      ;
; -2.639 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.672      ;
; -2.639 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.672      ;
; -2.638 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.671      ;
; -2.638 ; Panel:p1|lcd_controller:lcd|clk_count[8] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.665      ;
; -2.636 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.669      ;
; -2.636 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.669      ;
; -2.632 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.665      ;
; -2.632 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.659      ;
; -2.631 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.658      ;
; -2.629 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.656      ;
; -2.627 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.666      ;
; -2.627 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.666      ;
; -2.627 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|lcd_data[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.666      ;
; -2.627 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.654      ;
; -2.624 ; Panel:p1|lcd_controller:lcd|clk_count[2] ; Panel:p1|lcd_controller:lcd|clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.651      ;
; -2.610 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.610 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.651      ;
; -2.610 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.651      ;
; -2.610 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.651      ;
; -2.610 ; Panel:p1|lcd_controller:lcd|clk_count[6] ; Panel:p1|lcd_controller:lcd|lcd_data[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 3.651      ;
; -2.609 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.641      ;
; -2.607 ; Panel:p1|lcd_controller:lcd|clk_count[3] ; Panel:p1|lcd_controller:lcd|e             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.634      ;
; -2.606 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.638      ;
; -2.605 ; Panel:p1|lcd_controller:lcd|clk_count[0] ; Panel:p1|lcd_controller:lcd|clk_count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.637      ;
; -2.605 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 3.662      ;
; -2.602 ; Panel:p1|lcd_controller:lcd|clk_count[1] ; Panel:p1|lcd_controller:lcd|state.ready   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 3.662      ;
; -2.597 ; Panel:p1|lcd_controller:lcd|clk_count[9] ; Panel:p1|lcd_controller:lcd|lcd_data[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.626      ;
; -2.592 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.621      ;
; -2.591 ; Panel:p1|lcd_controller:lcd|clk_count[4] ; Panel:p1|lcd_controller:lcd|clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.620      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|state.power_up     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_DV                  ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|present_state                         ; Panel:p1|present_state                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|lcd_enable                            ; Panel:p1|lcd_enable                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|lcd_controller:lcd|state.send         ; Panel:p1|lcd_controller:lcd|state.send         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:p1|lcd_controller:lcd|lcdon              ; Panel:p1|lcd_controller:lcd|lcdon              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; Panel:p1|UART_RX:uart|r_RX_Data_R              ; Panel:p1|UART_RX:uart|r_RX_Data                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.284 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.436      ;
; 0.288 ; Panel:p1|lcd_bus[0]                            ; Panel:p1|lcd_controller:lcd|lcd_data[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.298 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|rs                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.450      ;
; 0.356 ; Panel:p1|lcd_bus[4]                            ; Panel:p1|lcd_controller:lcd|lcd_data[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; Panel:p1|lcd_bus[5]                            ; Panel:p1|lcd_controller:lcd|lcd_data[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; Panel:p1|lcd_controller:lcd|state.send         ; Panel:p1|lcd_controller:lcd|state.ready        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|lcdon              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.392 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|busy               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.451 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.607      ;
; 0.462 ; Panel:p1|lcd_controller:lcd|e                  ; Panel:p1|lcd_controller:lcd|e                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.468 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.618      ;
; 0.471 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.621      ;
; 0.495 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.501 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.508 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.661      ;
; 0.511 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.666      ;
; 0.530 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ; Panel:p1|lcd_bus[7]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.014      ; 0.697      ;
; 0.533 ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ; Panel:p1|lcd_bus[5]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.014      ; 0.699      ;
; 0.536 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.693      ;
; 0.546 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.699      ;
; 0.546 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.704      ;
; 0.555 ; Panel:p1|lcd_bus[1]                            ; Panel:p1|lcd_controller:lcd|lcd_data[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.713      ;
; 0.556 ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.710      ;
; 0.561 ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; Panel:p1|lcd_bus[1]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.715      ;
; 0.562 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|state.initialize   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.565 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.724      ;
; 0.571 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.728      ;
; 0.575 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.731      ;
; 0.576 ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.576 ; Panel:p1|UART_RX:uart|r_RX_DV                  ; Panel:p1|lcd_enable                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.725      ;
; 0.579 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.735      ;
; 0.579 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.735      ;
; 0.580 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; Panel:p1|UART_RX:uart|r_RX_Data                ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.737      ;
; 0.581 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; Panel:p1|lcd_bus[3]                            ; Panel:p1|lcd_controller:lcd|lcd_data[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.734      ;
; 0.588 ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.741      ;
; 0.589 ; Panel:p1|lcd_controller:lcd|state.initialize   ; Panel:p1|lcd_controller:lcd|clk_count[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.737      ;
; 0.595 ; Panel:p1|lcd_controller:lcd|state.power_up     ; Panel:p1|lcd_controller:lcd|clk_count[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.746      ;
; 0.598 ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; Panel:p1|UART_RX:uart|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.756      ;
; 0.605 ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.758      ;
; 0.606 ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                            ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; Panel:p1|present_state ; Panel:p1|lcd_enable ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.732      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                             ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.580 ; Panel:p1|present_state ; Panel:p1|lcd_enable ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_bus[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:p1|lcd_controller:lcd|clk_count[20]      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 2.356 ; 2.356 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 2.356 ; 2.356 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 2.541 ; 2.541 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 2.541 ; 2.541 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -2.236 ; -2.236 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -2.236 ; -2.236 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -2.117 ; -2.117 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -2.117 ; -2.117 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.996 ; 4.996 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.520 ; 4.520 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.939 ; 4.939 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.362 ; 4.362 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.289 ; 4.289 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.134 ; 4.134 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.996 ; 4.996 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.520 ; 4.520 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.939 ; 4.939 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.362 ; 4.362 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.289 ; 4.289 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.134 ; 4.134 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.665   ; 0.215 ; -0.260   ; 0.580   ; -1.380              ;
;  CLOCK_50        ; -7.665   ; 0.215 ; -0.260   ; 0.580   ; -1.380              ;
; Design-wide TNS  ; -423.323 ; 0.0   ; -0.26    ; 0.0     ; -87.38              ;
;  CLOCK_50        ; -423.323 ; 0.000 ; -0.260   ; 0.000   ; -87.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 4.305 ; 4.305 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 4.305 ; 4.305 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 4.806 ; 4.806 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 4.806 ; 4.806 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -2.236 ; -2.236 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -2.236 ; -2.236 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -2.117 ; -2.117 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -2.117 ; -2.117 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.133 ; 9.133 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 9.080 ; 9.080 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.133 ; 9.133 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.418 ; 8.418 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.970 ; 8.970 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.774 ; 7.774 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.961 ; 7.961 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.778 ; 7.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.557 ; 8.557 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 7.439 ; 7.439 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.464 ; 7.464 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.893 ; 8.893 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.996 ; 4.996 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.520 ; 4.520 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.939 ; 4.939 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.362 ; 4.362 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.289 ; 4.289 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; CLOCK_50        ;
; LCD_ON       ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.134 ; 4.134 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 76595    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 76595    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 15 10:55:49 2023
Info: Command: quartus_sta ControlPanel10000 -c Panel
Info: qsta_default_script.tcl version: #1
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus_talkback License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Panel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.665      -423.323 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.260        -0.260 CLOCK_50 
Info (332146): Worst-case removal slack is 1.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.030         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -87.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.056      -150.054 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 0.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.300         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.580         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -87.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Mon May 15 10:55:50 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


