Fitter report for slc3
Thu Apr 03 01:34:27 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 03 01:34:27 2014      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; slc3                                       ;
; Top-level Entity Name              ; datapath                                   ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 491 / 33,216 ( 1 % )                       ;
;     Total combinational functions  ; 412 / 33,216 ( 1 % )                       ;
;     Dedicated logic registers      ; 258 / 33,216 ( < 1 % )                     ;
; Total registers                    ; 258                                        ;
; Total pins                         ; 87 / 475 ( 18 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 764 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 764 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 761     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Documents/ECE385/ECE385/lab9/output_files/slc3.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 491 / 33,216 ( 1 % )   ;
;     -- Combinational with no register       ; 233                    ;
;     -- Register only                        ; 79                     ;
;     -- Combinational with a register        ; 179                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 267                    ;
;     -- 3 input functions                    ; 117                    ;
;     -- <=2 input functions                  ; 28                     ;
;     -- Register only                        ; 79                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 383                    ;
;     -- arithmetic mode                      ; 29                     ;
;                                             ;                        ;
; Total registers*                            ; 258 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 258 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 39 / 2,076 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 87 / 475 ( 18 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 16 ( 19 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 8%           ;
; Maximum fan-out                             ; 254                    ;
; Highest non-global fan-out                  ; 226                    ;
; Total fan-out                               ; 2560                   ;
; Average fan-out                             ; 3.12                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 491 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 233                   ; 0                              ;
;     -- Register only                        ; 79                    ; 0                              ;
;     -- Combinational with a register        ; 179                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 267                   ; 0                              ;
;     -- 3 input functions                    ; 117                   ; 0                              ;
;     -- <=2 input functions                  ; 28                    ; 0                              ;
;     -- Register only                        ; 79                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 383                   ; 0                              ;
;     -- arithmetic mode                      ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 258                   ; 0                              ;
;     -- Dedicated logic registers            ; 258 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 39 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 87                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2560                  ; 0                              ;
;     -- Registered Connections               ; 811                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 20                    ; 0                              ;
;     -- Output Ports                         ; 51                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Continue     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset        ; G26   ; 5        ; 65           ; 27           ; 1           ; 226                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Run          ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switches[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk          ; N2    ; 2        ; 0            ; 18           ; 0           ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CE       ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[0]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[1]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[2]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[3]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[4]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[5]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex0[6]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[0]  ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[1]  ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[2]  ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[3]  ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[4]  ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[5]  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex1[6]  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[0]  ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[1]  ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[2]  ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[3]  ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[4]  ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[5]  ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex2[6]  ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[0]  ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[1]  ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[2]  ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[3]  ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[4]  ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[5]  ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Hex3[6]  ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LB       ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OE       ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UB       ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; WE       ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+
; Data[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
; Data[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tristateBuff:GateMDR|dataOut[15]~52 ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 64 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 48 / 56 ( 86 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; Switches[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; Data[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; Data[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; Data[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; Hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; Hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; Hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; Hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; ADDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; Data[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; Hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; Hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; Hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; Hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; ADDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; ADDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; ADDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; ADDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; Data[14]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; Data[15]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; CE                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; Switches[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; Hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; Hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; ADDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; ADDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; ADDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; ADDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; Data[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; OE                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; Switches[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; ADDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; ADDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; Data[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; Data[8]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; Data[10]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; LB                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; WE                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; Switches[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; ADDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; ADDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; Data[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; Data[9]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; Data[11]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; UB                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; Switches[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; Switches[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; Switches[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; Switches[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; Switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; Switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; Switches[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; Switches[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; Continue                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; Switches[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; Switches[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; Switches[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; Switches[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; Hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; ADDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; ADDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; Hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; Hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; Hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; ADDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; ADDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; Data[12]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; Data[13]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; Hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; Hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; Run                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; ADDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; Data[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; Hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; Hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; Hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; Hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; Hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                    ; Library Name ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------+--------------+
; |datapath                    ; 491 (0)     ; 258 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 87   ; 0            ; 233 (0)      ; 79 (0)            ; 179 (0)          ; |datapath                              ;              ;
;    |IR:instruction_register| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|IR:instruction_register      ;              ;
;    |ISDU:Control|            ; 49 (49)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 2 (2)             ; 21 (21)          ; |datapath|ISDU:Control                 ;              ;
;    |MAR:inst12|              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |datapath|MAR:inst12                   ;              ;
;    |Mem2IO:inst2|            ; 39 (39)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 8 (8)             ; 11 (11)          ; |datapath|Mem2IO:inst2                 ;              ;
;    |PCstruct:inst|           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |datapath|PCstruct:inst                ;              ;
;       |reg16b:PCreg|         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|PCstruct:inst|reg16b:PCreg   ;              ;
;    |alu:ALU|                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |datapath|alu:ALU                      ;              ;
;    |hexDriver:inst10|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |datapath|hexDriver:inst10             ;              ;
;    |hexDriver:inst11|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |datapath|hexDriver:inst11             ;              ;
;    |hexDriver:inst8|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |datapath|hexDriver:inst8              ;              ;
;    |hexDriver:inst9|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |datapath|hexDriver:inst9              ;              ;
;    |reg16b:MDR|              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16b:MDR                   ;              ;
;    |regStruct:inst1|         ; 245 (0)     ; 160 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 57 (0)            ; 107 (0)          ; |datapath|regStruct:inst1              ;              ;
;       |regFile:inst|         ; 242 (242)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 57 (57)           ; 104 (104)        ; |datapath|regStruct:inst1|regFile:inst ;              ;
;       |sr1Mux:inst4|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|regStruct:inst1|sr1Mux:inst4 ;              ;
;    |tristateBuff:GateMDR|    ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 34 (34)          ; |datapath|tristateBuff:GateMDR         ;              ;
;    |tristateBuff:inst3|      ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |datapath|tristateBuff:inst3           ;              ;
;    |wordMux2:SR2Mux|         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |datapath|wordMux2:SR2Mux              ;              ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Data[15]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[14]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[13]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[12]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[11]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[10]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[9]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[8]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[7]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[6]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[5]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[4]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[3]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[2]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[1]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Data[0]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CE           ; Output   ; --            ; --            ; --                    ; --  ;
; Continue     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UB           ; Output   ; --            ; --            ; --                    ; --  ;
; LB           ; Output   ; --            ; --            ; --                    ; --  ;
; OE           ; Output   ; --            ; --            ; --                    ; --  ;
; WE           ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Reset        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Switches[15] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Switches[14] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Switches[13] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Switches[12] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switches[11] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switches[10] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switches[9]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[8]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[7]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[6]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[5]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[4]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[3]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Switches[2]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switches[1]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switches[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Run          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; Data[15]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[15]~0               ; 1                 ; 6       ;
; Data[14]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[14]~1               ; 1                 ; 6       ;
; Data[13]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[13]~2               ; 0                 ; 6       ;
; Data[12]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[12]~3               ; 0                 ; 6       ;
; Data[11]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[11]~4               ; 1                 ; 6       ;
; Data[10]                                         ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[10]~5               ; 0                 ; 6       ;
; Data[9]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[9]~6                ; 1                 ; 6       ;
; Data[8]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[8]~7                ; 0                 ; 6       ;
; Data[7]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[7]~8                ; 1                 ; 6       ;
; Data[6]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[6]~9                ; 1                 ; 6       ;
; Data[5]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[5]~10               ; 1                 ; 6       ;
; Data[4]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[4]~11               ; 1                 ; 6       ;
; Data[3]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[3]~12               ; 0                 ; 6       ;
; Data[2]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[2]~13               ; 0                 ; 6       ;
; Data[1]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[1]~14               ; 1                 ; 6       ;
; Data[0]                                          ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[0]~15               ; 1                 ; 6       ;
; Continue                                         ;                   ;         ;
; clk                                              ;                   ;         ;
; Reset                                            ;                   ;         ;
;      - Mem2IO:inst2|hex_data[0]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[1]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[2]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[3]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[4]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[5]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[6]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[7]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[8]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[9]                  ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[10]                 ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[11]                 ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[12]                 ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[13]                 ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[14]                 ; 1                 ; 6       ;
;      - Mem2IO:inst2|hex_data[15]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[0]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[1]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[2]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[3]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[4]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[5]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[6]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[7]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[8]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[9]                  ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[10]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[11]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[12]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[13]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[14]                 ; 1                 ; 6       ;
;      - MAR:inst12|\regOp:ram[15]                 ; 1                 ; 6       ;
;      - ISDU:Control|State.LoadMDR                ; 1                 ; 6       ;
;      - ISDU:Control|State.LoadMDR_2              ; 1                 ; 6       ;
;      - ISDU:Control|State.LDR1                   ; 1                 ; 6       ;
;      - ISDU:Control|State.LDR2                   ; 1                 ; 6       ;
;      - ISDU:Control|State.STR2                   ; 1                 ; 6       ;
;      - ISDU:Control|State.STR3                   ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; 1                 ; 6       ;
;      - IR:instruction_register|internal[4]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[5]       ; 1                 ; 6       ;
;      - ISDU:Control|State.add0                   ; 1                 ; 6       ;
;      - ISDU:Control|State.and0                   ; 1                 ; 6       ;
;      - IR:instruction_register|internal[3]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[2]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[1]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[0]       ; 1                 ; 6       ;
;      - ISDU:Control|State.STR1                   ; 1                 ; 6       ;
;      - ISDU:Control|State.not0                   ; 1                 ; 6       ;
;      - ISDU:Control|State.LDR0                   ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[15]                 ; 1                 ; 6       ;
;      - ISDU:Control|State.LoadIR                 ; 1                 ; 6       ;
;      - ISDU:Control|State.LDR3                   ; 1                 ; 6       ;
;      - ISDU:Control|State.PCtoMAR                ; 1                 ; 6       ;
;      - ISDU:Control|State.STR0                   ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[14]                 ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[13]                 ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[12]                 ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[11]                 ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[10]                 ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[9]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[8]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[7]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[6]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[5]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[4]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[3]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[2]                  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[1]                  ; 1                 ; 6       ;
;      - PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; 1                 ; 6       ;
;      - reg16b:MDR|\regOp:ram[0]                  ; 1                 ; 6       ;
;      - ISDU:Control|State.BR0                    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][15]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][15]   ; 1                 ; 6       ;
;      - IR:instruction_register|internal[9]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[6]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[10]      ; 1                 ; 6       ;
;      - IR:instruction_register|internal[7]       ; 1                 ; 6       ;
;      - IR:instruction_register|internal[11]      ; 1                 ; 6       ;
;      - IR:instruction_register|internal[8]       ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][14]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][13]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][12]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][11]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][10]   ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][9]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][8]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][7]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][6]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][5]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][4]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][3]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][2]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][1]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[5][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[6][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[4][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[7][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[2][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[1][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[0][0]    ; 1                 ; 6       ;
;      - regStruct:inst1|regFile:inst|ram[3][0]    ; 1                 ; 6       ;
;      - IR:instruction_register|internal[12]      ; 1                 ; 6       ;
;      - ISDU:Control|State.Decode                 ; 1                 ; 6       ;
;      - IR:instruction_register|internal[13]      ; 1                 ; 6       ;
;      - IR:instruction_register|internal[15]      ; 1                 ; 6       ;
;      - IR:instruction_register|internal[14]      ; 1                 ; 6       ;
;      - ISDU:Control|State.Halted                 ; 1                 ; 6       ;
; Switches[15]                                     ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[15]~0               ; 0                 ; 6       ;
; Switches[14]                                     ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[14]~1               ; 0                 ; 6       ;
; Switches[13]                                     ;                   ;         ;
;      - Mem2IO:inst2|Data_CPU[13]~2               ; 0                 ; 6       ;
; Switches[12]                                     ;                   ;         ;
; Switches[11]                                     ;                   ;         ;
; Switches[10]                                     ;                   ;         ;
; Switches[9]                                      ;                   ;         ;
; Switches[8]                                      ;                   ;         ;
; Switches[7]                                      ;                   ;         ;
; Switches[6]                                      ;                   ;         ;
; Switches[5]                                      ;                   ;         ;
; Switches[4]                                      ;                   ;         ;
; Switches[3]                                      ;                   ;         ;
; Switches[2]                                      ;                   ;         ;
; Switches[1]                                      ;                   ;         ;
; Switches[0]                                      ;                   ;         ;
; Run                                              ;                   ;         ;
;      - ISDU:Control|Selector31~0                 ; 0                 ; 6       ;
;      - ISDU:Control|Selector37~0                 ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; ISDU:Control|State.LoadIR               ; LCFF_X37_Y6_N23   ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ISDU:Control|State.PCtoMAR              ; LCFF_X37_Y6_N29   ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ISDU:Control|WideOr0~0                  ; LCCOMB_X35_Y3_N20 ; 18      ; Latch enable  ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ISDU:Control|WideOr18~0                 ; LCCOMB_X36_Y5_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ISDU:Control|WideOr20                   ; LCCOMB_X37_Y6_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ISDU:Control|WideOr21                   ; LCCOMB_X35_Y3_N24 ; 2       ; Latch enable  ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Mem2IO:inst2|Hex_Write~2                ; LCCOMB_X30_Y3_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Reset                                   ; PIN_G26           ; 226     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_N2            ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_N2            ; 254     ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~0 ; LCCOMB_X36_Y7_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~1 ; LCCOMB_X36_Y7_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~2 ; LCCOMB_X36_Y7_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~3 ; LCCOMB_X36_Y7_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~4 ; LCCOMB_X36_Y7_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~5 ; LCCOMB_X36_Y7_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~6 ; LCCOMB_X36_Y7_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regStruct:inst1|regFile:inst|Decoder0~7 ; LCCOMB_X36_Y7_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tristateBuff:GateMDR|dataOut[15]~52     ; LCCOMB_X30_Y3_N10 ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                ;
+------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; ISDU:Control|WideOr0~0 ; LCCOMB_X35_Y3_N20 ; 18      ; Global Clock         ; GCLK14           ; --                        ;
; ISDU:Control|WideOr21  ; LCCOMB_X35_Y3_N24 ; 2       ; Global Clock         ; GCLK13           ; --                        ;
; clk                    ; PIN_N2            ; 254     ; Global Clock         ; GCLK2            ; --                        ;
+------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; Reset                                       ; 226     ;
; IR:instruction_register|internal[0]         ; 49      ;
; IR:instruction_register|internal[1]         ; 49      ;
; regStruct:inst1|sr1Mux:inst4|Mux1~0         ; 48      ;
; regStruct:inst1|sr1Mux:inst4|Mux2~0         ; 48      ;
; ISDU:Control|State.PCtoMAR                  ; 35      ;
; ISDU:Control|ALUK[1]                        ; 28      ;
; ISDU:Control|ALUK[0]                        ; 28      ;
; ISDU:Control|State.LoadIR                   ; 19      ;
; tristateBuff:GateMDR|dataOut[15]~4          ; 17      ;
; IR:instruction_register|internal[2]         ; 17      ;
; Mem2IO:inst2|Mem_Read~0                     ; 17      ;
; Mem2IO:inst2|Equal0~4                       ; 17      ;
; tristateBuff:GateMDR|dataOut[15]~52         ; 16      ;
; Mem2IO:inst2|Hex_Write~2                    ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~7     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~6     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~5     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~4     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~3     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~2     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~1     ; 16      ;
; regStruct:inst1|regFile:inst|Decoder0~0     ; 16      ;
; ISDU:Control|WideOr20                       ; 16      ;
; regStruct:inst1|sr1Mux:inst4|Mux0~0         ; 16      ;
; ISDU:Control|WideOr18~0                     ; 16      ;
; ISDU:Control|GateMDR                        ; 16      ;
; ISDU:Control|SR2MUX~0                       ; 16      ;
; ISDU:Control|State.LDR0                     ; 14      ;
; ISDU:Control|WideOr21~0                     ; 13      ;
; tristateBuff:GateMDR|dataOut[0]~35          ; 12      ;
; tristateBuff:GateMDR|dataOut[1]~33          ; 12      ;
; tristateBuff:GateMDR|dataOut[2]~31          ; 12      ;
; tristateBuff:GateMDR|dataOut[3]~29          ; 12      ;
; tristateBuff:GateMDR|dataOut[4]~27          ; 12      ;
; tristateBuff:GateMDR|dataOut[5]~25          ; 12      ;
; tristateBuff:GateMDR|dataOut[6]~23          ; 12      ;
; tristateBuff:GateMDR|dataOut[7]~21          ; 12      ;
; tristateBuff:GateMDR|dataOut[8]~19          ; 12      ;
; tristateBuff:GateMDR|dataOut[9]~17          ; 12      ;
; tristateBuff:GateMDR|dataOut[10]~15         ; 12      ;
; tristateBuff:GateMDR|dataOut[11]~13         ; 12      ;
; tristateBuff:GateMDR|dataOut[12]~11         ; 12      ;
; tristateBuff:GateMDR|dataOut[13]~9          ; 12      ;
; tristateBuff:GateMDR|dataOut[14]~7          ; 12      ;
; tristateBuff:GateMDR|dataOut[15]~5          ; 12      ;
; IR:instruction_register|internal[4]         ; 12      ;
; IR:instruction_register|internal[11]        ; 9       ;
; IR:instruction_register|internal[10]        ; 9       ;
; IR:instruction_register|internal[9]         ; 9       ;
; ISDU:Control|WideOr23                       ; 8       ;
; ISDU:Control|State.STR1                     ; 8       ;
; IR:instruction_register|internal[12]        ; 7       ;
; Mem2IO:inst2|hex_data[15]                   ; 7       ;
; Mem2IO:inst2|hex_data[14]                   ; 7       ;
; Mem2IO:inst2|hex_data[13]                   ; 7       ;
; Mem2IO:inst2|hex_data[12]                   ; 7       ;
; Mem2IO:inst2|hex_data[11]                   ; 7       ;
; Mem2IO:inst2|hex_data[10]                   ; 7       ;
; Mem2IO:inst2|hex_data[9]                    ; 7       ;
; Mem2IO:inst2|hex_data[8]                    ; 7       ;
; Mem2IO:inst2|hex_data[7]                    ; 7       ;
; Mem2IO:inst2|hex_data[6]                    ; 7       ;
; Mem2IO:inst2|hex_data[5]                    ; 7       ;
; Mem2IO:inst2|hex_data[4]                    ; 7       ;
; Mem2IO:inst2|hex_data[3]                    ; 7       ;
; Mem2IO:inst2|hex_data[2]                    ; 7       ;
; Mem2IO:inst2|hex_data[1]                    ; 7       ;
; Mem2IO:inst2|hex_data[0]                    ; 7       ;
; IR:instruction_register|internal[13]        ; 6       ;
; tristateBuff:inst3|dataOut[15]~2            ; 6       ;
; tristateBuff:inst3|dataOut[15]~0            ; 6       ;
; IR:instruction_register|internal[14]        ; 5       ;
; ISDU:Control|State.and0                     ; 5       ;
; ISDU:Control|State.STR3                     ; 5       ;
; ISDU:Control|State.STR2                     ; 5       ;
; clk                                         ; 4       ;
; IR:instruction_register|internal[15]        ; 4       ;
; ISDU:Control|State.Decode                   ; 4       ;
; ISDU:Control|State.LDR3                     ; 4       ;
; ISDU:Control|State.not0                     ; 4       ;
; ISDU:Control|State.add0                     ; 4       ;
; ISDU:Control|Selector1~0                    ; 3       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]    ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[0]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[1]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[2]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[3]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[4]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[5]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[6]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[7]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[8]      ; 3       ;
; regStruct:inst1|regFile:inst|SR1out[9]      ; 3       ;
; ISDU:Control|State.LDR2                     ; 3       ;
; ISDU:Control|State.LoadMDR_2                ; 3       ;
; Run                                         ; 2       ;
; ISDU:Control|Next_state.Halted_528          ; 2       ;
; ISDU:Control|Next_state.Decode_472          ; 2       ;
; ISDU:Control|Next_state.BR0_440             ; 2       ;
; ISDU:Control|Next_state.STR0_392            ; 2       ;
; ISDU:Control|Next_state.PCtoMAR_504         ; 2       ;
; ISDU:Control|Next_state.LDR3_400            ; 2       ;
; ISDU:Control|Next_state.LoadIR_480          ; 2       ;
; ISDU:Control|Next_state.LDR0_424            ; 2       ;
; ISDU:Control|Next_state.not0_448            ; 2       ;
; ISDU:Control|Next_state.STR1_384            ; 2       ;
; ISDU:Control|Next_state.and0_456            ; 2       ;
; ISDU:Control|Next_state.add0_464            ; 2       ;
; ISDU:Control|Next_state.STR3_368            ; 2       ;
; ISDU:Control|Next_state.STR2_376            ; 2       ;
; ISDU:Control|Next_state.LDR1_416            ; 2       ;
; ISDU:Control|Next_state.LoadMDR_496         ; 2       ;
; ISDU:Control|Next_state.LDR2_408            ; 2       ;
; ISDU:Control|Next_state.LoadMDR_2_488       ; 2       ;
; ISDU:Control|State.Halted                   ; 2       ;
; ISDU:Control|Selector19~0                   ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][0]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][1]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][2]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][3]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][4]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][5]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][6]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][7]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][8]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][9]      ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][10]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][11]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][12]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][13]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][14]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[3][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[0][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[1][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[2][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[7][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[4][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[6][15]     ; 2       ;
; regStruct:inst1|regFile:inst|ram[5][15]     ; 2       ;
; ISDU:Control|State.BR0                      ; 2       ;
; tristateBuff:GateMDR|dataOut[0]~34          ; 2       ;
; tristateBuff:inst3|dataOut[0]~43            ; 2       ;
; Mem2IO:inst2|Data_CPU[0]~15                 ; 2       ;
; tristateBuff:GateMDR|dataOut[1]~32          ; 2       ;
; tristateBuff:inst3|dataOut[1]~40            ; 2       ;
; Mem2IO:inst2|Data_CPU[1]~14                 ; 2       ;
; tristateBuff:GateMDR|dataOut[2]~30          ; 2       ;
; tristateBuff:inst3|dataOut[2]~37            ; 2       ;
; Mem2IO:inst2|Data_CPU[2]~13                 ; 2       ;
; tristateBuff:GateMDR|dataOut[3]~28          ; 2       ;
; tristateBuff:inst3|dataOut[3]~34            ; 2       ;
; Mem2IO:inst2|Data_CPU[3]~12                 ; 2       ;
; tristateBuff:GateMDR|dataOut[4]~26          ; 2       ;
; tristateBuff:inst3|dataOut[4]~31            ; 2       ;
; Mem2IO:inst2|Data_CPU[4]~11                 ; 2       ;
; tristateBuff:GateMDR|dataOut[5]~24          ; 2       ;
; tristateBuff:inst3|dataOut[5]~28            ; 2       ;
; Mem2IO:inst2|Data_CPU[5]~10                 ; 2       ;
; tristateBuff:GateMDR|dataOut[6]~22          ; 2       ;
; tristateBuff:inst3|dataOut[6]~25            ; 2       ;
; Mem2IO:inst2|Data_CPU[6]~9                  ; 2       ;
; tristateBuff:GateMDR|dataOut[7]~20          ; 2       ;
; tristateBuff:inst3|dataOut[7]~22            ; 2       ;
; Mem2IO:inst2|Data_CPU[7]~8                  ; 2       ;
; tristateBuff:GateMDR|dataOut[8]~18          ; 2       ;
; tristateBuff:inst3|dataOut[8]~19            ; 2       ;
; Mem2IO:inst2|Data_CPU[8]~7                  ; 2       ;
; tristateBuff:GateMDR|dataOut[9]~16          ; 2       ;
; tristateBuff:inst3|dataOut[9]~16            ; 2       ;
; Mem2IO:inst2|Data_CPU[9]~6                  ; 2       ;
; tristateBuff:GateMDR|dataOut[10]~14         ; 2       ;
; tristateBuff:inst3|dataOut[10]~13           ; 2       ;
; Mem2IO:inst2|Data_CPU[10]~5                 ; 2       ;
; tristateBuff:GateMDR|dataOut[11]~12         ; 2       ;
; tristateBuff:inst3|dataOut[11]~11           ; 2       ;
; Mem2IO:inst2|Data_CPU[11]~4                 ; 2       ;
; tristateBuff:GateMDR|dataOut[12]~10         ; 2       ;
; tristateBuff:inst3|dataOut[12]~9            ; 2       ;
; Mem2IO:inst2|Data_CPU[12]~3                 ; 2       ;
; tristateBuff:GateMDR|dataOut[13]~8          ; 2       ;
; tristateBuff:inst3|dataOut[13]~7            ; 2       ;
; Mem2IO:inst2|Data_CPU[13]~2                 ; 2       ;
; tristateBuff:GateMDR|dataOut[14]~6          ; 2       ;
; tristateBuff:inst3|dataOut[14]~5            ; 2       ;
; Mem2IO:inst2|Data_CPU[14]~1                 ; 2       ;
; ISDU:Control|State.STR0                     ; 2       ;
; tristateBuff:GateMDR|dataOut[15]~2          ; 2       ;
; tristateBuff:inst3|dataOut[15]~3            ; 2       ;
; wordMux2:SR2Mux|Selector15~0                ; 2       ;
; wordMux2:SR2Mux|Selector14~0                ; 2       ;
; wordMux2:SR2Mux|Selector13~0                ; 2       ;
; wordMux2:SR2Mux|Selector12~0                ; 2       ;
; wordMux2:SR2Mux|Selector11~0                ; 2       ;
; wordMux2:SR2Mux|Selector10~0                ; 2       ;
; wordMux2:SR2Mux|Selector9~0                 ; 2       ;
; wordMux2:SR2Mux|Selector8~0                 ; 2       ;
; wordMux2:SR2Mux|Selector7~0                 ; 2       ;
; wordMux2:SR2Mux|Selector6~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[10]     ; 2       ;
; wordMux2:SR2Mux|Selector5~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[11]     ; 2       ;
; wordMux2:SR2Mux|Selector4~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[12]     ; 2       ;
; wordMux2:SR2Mux|Selector3~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[13]     ; 2       ;
; wordMux2:SR2Mux|Selector2~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[14]     ; 2       ;
; wordMux2:SR2Mux|Selector1~0                 ; 2       ;
; regStruct:inst1|regFile:inst|SR1out[15]     ; 2       ;
; wordMux2:SR2Mux|Selector0~0                 ; 2       ;
; Mem2IO:inst2|Data_CPU[15]~0                 ; 2       ;
; MAR:inst12|\regOp:ram[0]                    ; 2       ;
; MAR:inst12|\regOp:ram[1]                    ; 2       ;
; MAR:inst12|\regOp:ram[2]                    ; 2       ;
; MAR:inst12|\regOp:ram[3]                    ; 2       ;
; MAR:inst12|\regOp:ram[4]                    ; 2       ;
; MAR:inst12|\regOp:ram[5]                    ; 2       ;
; MAR:inst12|\regOp:ram[6]                    ; 2       ;
; MAR:inst12|\regOp:ram[7]                    ; 2       ;
; MAR:inst12|\regOp:ram[8]                    ; 2       ;
; MAR:inst12|\regOp:ram[9]                    ; 2       ;
; MAR:inst12|\regOp:ram[10]                   ; 2       ;
; MAR:inst12|\regOp:ram[11]                   ; 2       ;
; MAR:inst12|\regOp:ram[12]                   ; 2       ;
; MAR:inst12|\regOp:ram[13]                   ; 2       ;
; MAR:inst12|\regOp:ram[14]                   ; 2       ;
; MAR:inst12|\regOp:ram[15]                   ; 2       ;
; ISDU:Control|WideOr19~0                     ; 2       ;
; ISDU:Control|State.LDR1                     ; 2       ;
; ISDU:Control|State.LoadMDR                  ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]    ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[10]   ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[11]   ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[12]   ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[13]   ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[14]   ; 2       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[15]   ; 2       ;
; Switches[0]                                 ; 1       ;
; Switches[1]                                 ; 1       ;
; Switches[2]                                 ; 1       ;
; Switches[3]                                 ; 1       ;
; Switches[4]                                 ; 1       ;
; Switches[5]                                 ; 1       ;
; Switches[6]                                 ; 1       ;
; Switches[7]                                 ; 1       ;
; Switches[8]                                 ; 1       ;
; Switches[9]                                 ; 1       ;
; Switches[10]                                ; 1       ;
; Switches[11]                                ; 1       ;
; Switches[12]                                ; 1       ;
; Switches[13]                                ; 1       ;
; Switches[14]                                ; 1       ;
; Switches[15]                                ; 1       ;
; Data~15                                     ; 1       ;
; Data~14                                     ; 1       ;
; Data~13                                     ; 1       ;
; Data~12                                     ; 1       ;
; Data~11                                     ; 1       ;
; Data~10                                     ; 1       ;
; Data~9                                      ; 1       ;
; Data~8                                      ; 1       ;
; Data~7                                      ; 1       ;
; Data~6                                      ; 1       ;
; Data~5                                      ; 1       ;
; Data~4                                      ; 1       ;
; Data~3                                      ; 1       ;
; Data~2                                      ; 1       ;
; Data~1                                      ; 1       ;
; Data~0                                      ; 1       ;
; ISDU:Control|State.Halted~0                 ; 1       ;
; ISDU:Control|Selector37~0                   ; 1       ;
; ISDU:Control|Selector19~1                   ; 1       ;
; ISDU:Control|Selector8~0                    ; 1       ;
; ISDU:Control|Selector31~2                   ; 1       ;
; ISDU:Control|Mux0~0                         ; 1       ;
; ISDU:Control|Selector31~1                   ; 1       ;
; ISDU:Control|Selector31~0                   ; 1       ;
; ISDU:Control|Selector1~1                    ; 1       ;
; ISDU:Control|Selector20~1                   ; 1       ;
; ISDU:Control|Selector20~0                   ; 1       ;
; ISDU:Control|Selector21~0                   ; 1       ;
; ISDU:Control|Selector22~0                   ; 1       ;
; tristateBuff:GateMDR|dataOut[0]~51          ; 1       ;
; tristateBuff:GateMDR|dataOut[1]~50          ; 1       ;
; tristateBuff:GateMDR|dataOut[2]~49          ; 1       ;
; tristateBuff:GateMDR|dataOut[3]~48          ; 1       ;
; tristateBuff:GateMDR|dataOut[4]~47          ; 1       ;
; tristateBuff:GateMDR|dataOut[5]~46          ; 1       ;
; tristateBuff:GateMDR|dataOut[6]~45          ; 1       ;
; tristateBuff:GateMDR|dataOut[7]~44          ; 1       ;
; tristateBuff:GateMDR|dataOut[8]~43          ; 1       ;
; tristateBuff:GateMDR|dataOut[9]~42          ; 1       ;
; tristateBuff:GateMDR|dataOut[10]~41         ; 1       ;
; tristateBuff:GateMDR|dataOut[11]~40         ; 1       ;
; tristateBuff:GateMDR|dataOut[12]~39         ; 1       ;
; tristateBuff:GateMDR|dataOut[13]~38         ; 1       ;
; tristateBuff:GateMDR|dataOut[14]~37         ; 1       ;
; tristateBuff:GateMDR|dataOut[15]~36         ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]~0  ; 1       ;
; ISDU:Control|ALUK~1                         ; 1       ;
; ISDU:Control|ALUK~0                         ; 1       ;
; regStruct:inst1|regFile:inst|Mux15~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux15~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux15~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux15~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux15~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux31~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux31~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux31~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux31~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux31~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux14~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux14~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux14~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux14~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux14~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux30~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux30~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux30~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux30~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux30~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux13~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux13~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux13~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux13~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux13~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux29~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux29~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux29~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux29~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux29~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux12~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux12~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux12~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux12~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux12~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux28~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux28~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux28~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux28~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux28~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux11~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux11~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux11~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux11~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux11~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux27~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux27~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux27~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux27~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux27~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux10~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux10~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux10~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux10~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux10~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux26~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux26~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux26~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux26~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux26~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux9~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux9~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux9~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux9~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux9~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux25~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux25~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux25~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux25~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux25~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux8~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux8~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux8~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux8~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux8~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux24~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux24~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux24~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux24~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux24~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux7~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux7~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux7~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux7~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux7~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux23~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux23~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux23~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux23~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux23~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux6~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux6~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux6~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux6~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux6~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux22~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux22~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux22~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux22~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux22~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux5~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux5~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux5~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux5~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux5~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux21~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux21~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux21~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux21~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux21~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux4~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux4~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux4~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux4~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux4~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux20~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux20~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux20~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux20~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux20~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux3~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux3~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux3~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux3~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux3~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux19~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux19~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux19~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux19~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux19~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux2~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux2~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux2~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux2~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux2~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux18~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux18~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux18~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux18~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux18~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux1~4         ; 1       ;
; regStruct:inst1|regFile:inst|Mux1~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux1~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux1~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux1~0         ; 1       ;
; regStruct:inst1|regFile:inst|Mux17~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux17~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux17~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux17~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux17~0        ; 1       ;
; regStruct:inst1|regFile:inst|Mux0~4         ; 1       ;
; IR:instruction_register|internal[8]         ; 1       ;
; regStruct:inst1|regFile:inst|Mux0~3         ; 1       ;
; regStruct:inst1|regFile:inst|Mux0~2         ; 1       ;
; regStruct:inst1|regFile:inst|Mux0~1         ; 1       ;
; regStruct:inst1|regFile:inst|Mux0~0         ; 1       ;
; IR:instruction_register|internal[7]         ; 1       ;
; IR:instruction_register|internal[6]         ; 1       ;
; regStruct:inst1|regFile:inst|Mux16~4        ; 1       ;
; regStruct:inst1|regFile:inst|Mux16~3        ; 1       ;
; regStruct:inst1|regFile:inst|Mux16~2        ; 1       ;
; regStruct:inst1|regFile:inst|Mux16~1        ; 1       ;
; regStruct:inst1|regFile:inst|Mux16~0        ; 1       ;
; reg16b:MDR|\regOp:ram[0]                    ; 1       ;
; tristateBuff:inst3|dataOut[0]~42            ; 1       ;
; tristateBuff:inst3|dataOut[0]~41            ; 1       ;
; reg16b:MDR|\regOp:ram[1]                    ; 1       ;
; tristateBuff:inst3|dataOut[1]~39            ; 1       ;
; tristateBuff:inst3|dataOut[1]~38            ; 1       ;
; reg16b:MDR|\regOp:ram[2]                    ; 1       ;
; tristateBuff:inst3|dataOut[2]~36            ; 1       ;
; tristateBuff:inst3|dataOut[2]~35            ; 1       ;
; reg16b:MDR|\regOp:ram[3]                    ; 1       ;
; tristateBuff:inst3|dataOut[3]~33            ; 1       ;
; tristateBuff:inst3|dataOut[3]~32            ; 1       ;
; reg16b:MDR|\regOp:ram[4]                    ; 1       ;
; tristateBuff:inst3|dataOut[4]~30            ; 1       ;
; tristateBuff:inst3|dataOut[4]~29            ; 1       ;
; reg16b:MDR|\regOp:ram[5]                    ; 1       ;
; tristateBuff:inst3|dataOut[5]~27            ; 1       ;
; tristateBuff:inst3|dataOut[5]~26            ; 1       ;
; reg16b:MDR|\regOp:ram[6]                    ; 1       ;
; tristateBuff:inst3|dataOut[6]~24            ; 1       ;
; tristateBuff:inst3|dataOut[6]~23            ; 1       ;
; reg16b:MDR|\regOp:ram[7]                    ; 1       ;
; tristateBuff:inst3|dataOut[7]~21            ; 1       ;
; tristateBuff:inst3|dataOut[7]~20            ; 1       ;
; reg16b:MDR|\regOp:ram[8]                    ; 1       ;
; tristateBuff:inst3|dataOut[8]~18            ; 1       ;
; tristateBuff:inst3|dataOut[8]~17            ; 1       ;
; reg16b:MDR|\regOp:ram[9]                    ; 1       ;
; tristateBuff:inst3|dataOut[9]~15            ; 1       ;
; tristateBuff:inst3|dataOut[9]~14            ; 1       ;
; reg16b:MDR|\regOp:ram[10]                   ; 1       ;
; tristateBuff:inst3|dataOut[10]~12           ; 1       ;
; reg16b:MDR|\regOp:ram[11]                   ; 1       ;
; tristateBuff:inst3|dataOut[11]~10           ; 1       ;
; reg16b:MDR|\regOp:ram[12]                   ; 1       ;
; tristateBuff:inst3|dataOut[12]~8            ; 1       ;
; reg16b:MDR|\regOp:ram[13]                   ; 1       ;
; tristateBuff:inst3|dataOut[13]~6            ; 1       ;
; reg16b:MDR|\regOp:ram[14]                   ; 1       ;
; tristateBuff:inst3|dataOut[14]~4            ; 1       ;
; tristateBuff:GateMDR|dataOut[15]~3          ; 1       ;
; reg16b:MDR|\regOp:ram[15]                   ; 1       ;
; tristateBuff:inst3|dataOut[15]~1            ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[0]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[1]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[2]      ; 1       ;
; IR:instruction_register|internal[3]         ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[3]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[4]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[5]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[6]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[7]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[8]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[9]      ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[10]     ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[11]     ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[12]     ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[13]     ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[14]     ; 1       ;
; IR:instruction_register|internal[5]         ; 1       ;
; regStruct:inst1|regFile:inst|SR2out[15]     ; 1       ;
; Mem2IO:inst2|Equal0~3                       ; 1       ;
; Mem2IO:inst2|Equal0~2                       ; 1       ;
; Mem2IO:inst2|Equal0~1                       ; 1       ;
; Mem2IO:inst2|Equal0~0                       ; 1       ;
; hexDriver:inst11|Mux6~0                     ; 1       ;
; hexDriver:inst11|Mux5~0                     ; 1       ;
; hexDriver:inst11|Mux4~0                     ; 1       ;
; hexDriver:inst11|Mux3~0                     ; 1       ;
; hexDriver:inst11|Mux2~0                     ; 1       ;
; hexDriver:inst11|Mux1~0                     ; 1       ;
; hexDriver:inst11|Mux0~0                     ; 1       ;
; hexDriver:inst10|Mux6~0                     ; 1       ;
; hexDriver:inst10|Mux5~0                     ; 1       ;
; hexDriver:inst10|Mux4~0                     ; 1       ;
; hexDriver:inst10|Mux3~0                     ; 1       ;
; hexDriver:inst10|Mux2~0                     ; 1       ;
; hexDriver:inst10|Mux1~0                     ; 1       ;
; hexDriver:inst10|Mux0~0                     ; 1       ;
; hexDriver:inst9|Mux6~0                      ; 1       ;
; hexDriver:inst9|Mux5~0                      ; 1       ;
; hexDriver:inst9|Mux4~0                      ; 1       ;
; hexDriver:inst9|Mux3~0                      ; 1       ;
; hexDriver:inst9|Mux2~0                      ; 1       ;
; hexDriver:inst9|Mux1~0                      ; 1       ;
; hexDriver:inst9|Mux0~0                      ; 1       ;
; hexDriver:inst8|Mux6~0                      ; 1       ;
; hexDriver:inst8|Mux5~0                      ; 1       ;
; hexDriver:inst8|Mux4~0                      ; 1       ;
; hexDriver:inst8|Mux3~0                      ; 1       ;
; hexDriver:inst8|Mux2~0                      ; 1       ;
; hexDriver:inst8|Mux1~0                      ; 1       ;
; hexDriver:inst8|Mux0~0                      ; 1       ;
; ISDU:Control|Mem_WE~0                       ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[15]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[14]~2 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[14]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[13]~2 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[13]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[12]~2 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[12]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[11]~2 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[11]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[10]~2 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[10]~1 ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]~1  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]~2  ; 1       ;
; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]~1  ; 1       ;
; alu:ALU|Add0~30                             ; 1       ;
; alu:ALU|Add0~29                             ; 1       ;
; alu:ALU|Add0~28                             ; 1       ;
; alu:ALU|Add0~27                             ; 1       ;
; alu:ALU|Add0~26                             ; 1       ;
; alu:ALU|Add0~25                             ; 1       ;
; alu:ALU|Add0~24                             ; 1       ;
; alu:ALU|Add0~23                             ; 1       ;
; alu:ALU|Add0~22                             ; 1       ;
; alu:ALU|Add0~21                             ; 1       ;
; alu:ALU|Add0~20                             ; 1       ;
; alu:ALU|Add0~19                             ; 1       ;
; alu:ALU|Add0~18                             ; 1       ;
; alu:ALU|Add0~17                             ; 1       ;
; alu:ALU|Add0~16                             ; 1       ;
; alu:ALU|Add0~15                             ; 1       ;
; alu:ALU|Add0~14                             ; 1       ;
; alu:ALU|Add0~13                             ; 1       ;
; alu:ALU|Add0~12                             ; 1       ;
; alu:ALU|Add0~11                             ; 1       ;
; alu:ALU|Add0~10                             ; 1       ;
; alu:ALU|Add0~9                              ; 1       ;
; alu:ALU|Add0~8                              ; 1       ;
; alu:ALU|Add0~7                              ; 1       ;
; alu:ALU|Add0~6                              ; 1       ;
; alu:ALU|Add0~5                              ; 1       ;
; alu:ALU|Add0~4                              ; 1       ;
; alu:ALU|Add0~3                              ; 1       ;
; alu:ALU|Add0~2                              ; 1       ;
; alu:ALU|Add0~1                              ; 1       ;
; alu:ALU|Add0~0                              ; 1       ;
+---------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 928 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 38 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 544 / 60,840 ( < 1 % ) ;
; Direct links                ; 131 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 221 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 62 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 829 / 81,294 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.59) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 1                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.67) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 35                           ;
; 1 Clock                            ; 37                           ;
; 1 Clock enable                     ; 10                           ;
; 2 Clock enables                    ; 21                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.64) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 3                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.92) ; Number of LABs  (Total = 39) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 2                            ;
; 4                                                ; 1                            ;
; 5                                                ; 2                            ;
; 6                                                ; 2                            ;
; 7                                                ; 2                            ;
; 8                                                ; 1                            ;
; 9                                                ; 2                            ;
; 10                                               ; 7                            ;
; 11                                               ; 2                            ;
; 12                                               ; 1                            ;
; 13                                               ; 2                            ;
; 14                                               ; 1                            ;
; 15                                               ; 3                            ;
; 16                                               ; 3                            ;
; 17                                               ; 0                            ;
; 18                                               ; 3                            ;
; 19                                               ; 2                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.38) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
; 31                                           ; 5                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                        ;
+-------------------------+------------------------+-------------------+
; Source Register         ; Destination Register   ; Delay Added in ns ;
+-------------------------+------------------------+-------------------+
; ISDU:Control|State.and0 ; ISDU:Control|State.BR0 ; 0.391             ;
+-------------------------+------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "slc3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'slc3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ISDU:Control|State.add0
        Info (176357): Destination node ISDU:Control|State.and0
        Info (176357): Destination node ISDU:Control|State.STR1
        Info (176357): Destination node ISDU:Control|State.not0
Info (176353): Automatically promoted node ISDU:Control|WideOr0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ISDU:Control|WideOr21 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X33_Y0 to location X43_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.50 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 67 output pins without output pin load capacitance assignment
    Info (306007): Pin "Data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/Documents/ECE385/ECE385/lab9/output_files/slc3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 662 megabytes
    Info: Processing ended: Thu Apr 03 01:34:27 2014
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Documents/ECE385/ECE385/lab9/output_files/slc3.fit.smsg.


