TimeQuest Timing Analyzer report for bus_ia
Mon Nov 26 12:49:19 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 165.48 MHz ; 165.48 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.043 ; -658.144      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.412 ; -1.018        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.027 ; -0.162        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.238 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -388.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                             ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.043 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.079      ;
; -5.018 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.054      ;
; -4.866 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.902      ;
; -4.744 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.780      ;
; -4.659 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.695      ;
; -4.655 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.691      ;
; -4.634 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.670      ;
; -4.630 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.666      ;
; -4.547 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.583      ;
; -4.482 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.518      ;
; -4.478 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.514      ;
; -4.360 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.396      ;
; -4.356 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.392      ;
; -4.257 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.293      ;
; -4.232 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.268      ;
; -4.175 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.210      ;
; -4.163 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.199      ;
; -4.159 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.195      ;
; -4.150 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.185      ;
; -4.146 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.182      ;
; -4.080 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.116      ;
; -3.998 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.033      ;
; -3.958 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.994      ;
; -3.913 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.949      ;
; -3.876 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.911      ;
; -3.762 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.798      ;
; -3.761 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.797      ;
; -3.758 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.794      ;
; -3.687 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.724      ;
; -3.679 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.714      ;
; -3.639 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.674      ;
; -3.614 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.649      ;
; -3.529 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.565      ;
; -3.525 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.561      ;
; -3.507 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.543      ;
; -3.472 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.508      ;
; -3.462 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.497      ;
; -3.461 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.497      ;
; -3.450 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.486      ;
; -3.402 ; plus12:inst2|R_tft[16]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.439      ;
; -3.364 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.015     ; 4.385      ;
; -3.362 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.015     ; 4.383      ;
; -3.360 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.396      ;
; -3.340 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.375      ;
; -3.309 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.345      ;
; -3.307 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.343      ;
; -3.303 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.340      ;
; -3.299 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.336      ;
; -3.296 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.278 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.313      ;
; -3.224 ; rs232out:inst6|R_baud[6]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 4.252      ;
; -3.213 ; rs232out:inst6|R_baud[6]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 4.241      ;
; -3.211 ; initiateur:inst|R_32[31]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.002      ; 4.249      ;
; -3.175 ; initiateur:inst|R_32[29]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.002      ; 4.213      ;
; -3.156 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.191      ;
; -3.143 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.178      ;
; -3.139 ; h100:inst16|R[18]                            ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.158      ;
; -3.137 ; h100:inst16|R[6]                             ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.009     ; 4.164      ;
; -3.131 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.166      ;
; -3.127 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.163      ;
; -3.123 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.159      ;
; -3.122 ; h100:inst16|R[18]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.141      ;
; -3.119 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.155      ;
; -3.099 ; rs232out:inst6|R_baud[5]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 4.127      ;
; -3.090 ; h100:inst16|R[20]                            ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.109      ;
; -3.088 ; rs232out:inst6|R_baud[5]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 4.116      ;
; -3.073 ; h100:inst16|R[20]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.092      ;
; -3.071 ; wrapper:inst17|R_tft[25]                     ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; -0.007     ; 4.100      ;
; -3.067 ; rs232out:inst6|R_baud[8]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 4.095      ;
; -3.057 ; initiateur:inst|R_32[31]                     ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.095      ;
; -3.056 ; rs232out:inst6|R_baud[8]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 4.084      ;
; -3.053 ; rs232out:inst6|R_baud[1]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 4.081      ;
; -3.050 ; initiateur:inst|R_tft[24]                    ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.027     ; 4.059      ;
; -3.045 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.080      ;
; -3.042 ; rs232out:inst6|R_baud[1]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 4.070      ;
; -3.028 ; rs232out:inst6|R_baud[7]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 4.056      ;
; -3.021 ; initiateur:inst|R_32[29]                     ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.059      ;
; -3.017 ; plus12:inst2|R_tft[16]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.054      ;
; -3.017 ; rs232out:inst6|R_baud[7]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 4.045      ;
; -3.013 ; plus12:inst2|R_tft[16]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.050      ;
; -2.998 ; plus12:inst2|R_tft[6]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 4.035      ;
; -2.998 ; h100:inst16|R[19]                            ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.017      ;
; -2.983 ; h100:inst16|R[12]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.002      ;
; -2.981 ; h100:inst16|R[19]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.000      ;
; -2.979 ; initiateur:inst|R_tft[26]                    ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.027     ; 3.988      ;
; -2.979 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.014      ;
; -2.969 ; rs232out:inst6|R_baud[4]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 3.997      ;
; -2.963 ; wrapper:inst17|R_tft[25]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.007     ; 3.992      ;
; -2.958 ; rs232out:inst6|R_baud[4]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 3.986      ;
; -2.947 ; wrapper:inst17|state.ST_READ_BUSIN           ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 3.983      ;
; -2.932 ; rs232in:inst4|R_baud[0]                      ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.001      ; 3.969      ;
; -2.931 ; rs232out:inst6|R_baud[10]                    ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 3.959      ;
; -2.929 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.001      ; 3.966      ;
; -2.927 ; h100:inst16|R[13]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 3.946      ;
; -2.926 ; h100:inst16|R[1]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.970      ;
; -2.923 ; plus12:inst2|R_tft[17]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.960      ;
; -2.922 ; initiateur:inst|R_32[26]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 3.952      ;
; -2.920 ; rs232out:inst6|R_baud[10]                    ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.008     ; 3.948      ;
; -2.913 ; rs232out:inst6|R_baud[12]                    ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.008     ; 3.941      ;
; -2.909 ; h100:inst16|R[6]                             ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.009     ; 3.936      ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.412 ; moduler:inst10|C[2]~9             ; moduler:inst10|C[2]~_emulated     ; reset        ; clk         ; 0.000        ; 0.636      ; 0.490      ;
; -0.285 ; moduler:inst10|C[0]~17            ; moduler:inst10|C[0]~_emulated     ; reset        ; clk         ; 0.000        ; 0.640      ; 0.621      ;
; -0.112 ; moduler:inst10|C[4]~1             ; moduler:inst10|C[4]~_emulated     ; reset        ; clk         ; 0.000        ; 0.641      ; 0.795      ;
; -0.111 ; moduler:inst10|C[1]~13            ; moduler:inst10|C[1]~_emulated     ; reset        ; clk         ; 0.000        ; 0.637      ; 0.792      ;
; -0.098 ; moduler:inst10|C[3]~5             ; moduler:inst10|C[3]~_emulated     ; reset        ; clk         ; 0.000        ; 0.635      ; 0.803      ;
; 0.391  ; initiateur:inst|R_i[0]            ; initiateur:inst|R_i[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]            ; initiateur:inst|R_i[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE     ; plus12:inst2|state.ST_COMPUTE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN      ; rs232in:inst4|state.WAIT_FIN      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                ; rs232in:inst4|rx_R                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit ; rs232in:inst4|state.WAIT_StartBit ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B     ; rs232in:inst4|state.WAIT_1P5B     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]              ; rs232in:inst4|R_i[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]              ; rs232in:inst4|R_i[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]              ; rs232in:inst4|R_i[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]              ; rs232in:inst4|R_i[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B       ; rs232in:inst4|state.WAIT_1B       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|state.ST_WRITE_OUT ; wrapper:inst17|state.ST_WRITE_OUT ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse           ; initiateur:inst|R_pulse           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]     ; terminateurSplit:inst5|R_i[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]     ; terminateurSplit:inst5|R_i[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]     ; terminateurSplit:inst5|R_i[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[0]             ; rs232out:inst6|R_i[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]             ; rs232out:inst6|R_i[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]             ; rs232out:inst6|R_i[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]             ; rs232out:inst6|R_i[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|R[0]                  ; h100:inst16|R[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]          ; rs232out:inst6|R_data[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; moduler:inst10|R                  ; moduler:inst10|R                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.515  ; rs232in:inst4|R_sh[0]             ; initiateur:inst|R_data[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.519  ; rs232in:inst4|rx_fifo_R[1]        ; rs232in:inst4|rx_fifo_R[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; terminateurSplit:inst5|R[18]      ; terminateurSplit:inst5|R[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.521  ; rs232in:inst4|R_sh[6]             ; initiateur:inst|R_data[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; terminateur:inst3|R_tft[14]       ; initiateur:inst|R_tft[14]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; terminateur:inst3|R_tft[24]       ; initiateur:inst|R_tft[24]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[24]          ; initiateur:inst|R_32[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[16]       ; initiateur:inst|R_tft[16]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[22]       ; initiateur:inst|R_tft[22]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; terminateur:inst3|R_tft[26]       ; initiateur:inst|R_tft[26]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; terminateur:inst3|R_tft[18]       ; initiateur:inst|R_tft[18]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; rs232in:inst4|state.WAIT_FIN      ; rs232in:inst4|state.WAIT_StartBit ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|R_sh[6]             ; rs232in:inst4|R_sh[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; initiateur:inst|R_32[29]          ; initiateur:inst|R_32[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; initiateur:inst|R_32[16]          ; initiateur:inst|R_32[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; terminateur:inst3|R_tft[6]        ; initiateur:inst|R_tft[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; wrapper:inst17|state.ST_WRITE_OUT ; plus12:inst2|state.ST_COMPUTE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|rx_fifo_R[1]        ; rs232in:inst4|rx_R                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232out:inst6|R_i[1]             ; rs232out:inst6|R_i[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; terminateur:inst3|R_tft[2]        ; initiateur:inst|R_tft[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; initiateur:inst|R_32[19]          ; initiateur:inst|R_32[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; initiateur:inst|R_32[30]          ; initiateur:inst|R_32[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; rs232in:inst4|R_sh[4]             ; initiateur:inst|R_data[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; initiateur:inst|R_32[27]          ; initiateur:inst|R_32[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; reset                             ; moduler:inst10|C[2]~_emulated     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.445      ;
; 0.530  ; rs232in:inst4|R_sh[4]             ; rs232in:inst4|R_sh[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; rs232in:inst4|R_sh[2]             ; rs232in:inst4|R_sh[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[17]          ; initiateur:inst|R_32[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[14]          ; initiateur:inst|R_32[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; initiateur:inst|R_32[11]          ; initiateur:inst|R_32[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; rs232in:inst4|R_sh[2]             ; initiateur:inst|R_data[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.536  ; rs232in:inst4|R_sh[7]             ; initiateur:inst|R_data[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; terminateurSplit:inst5|R_i[0]     ; terminateurSplit:inst5|R_i[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; rs232in:inst4|R_sh[3]             ; rs232in:inst4|R_sh[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; rs232in:inst4|R_sh[1]             ; initiateur:inst|R_data[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; rs232out:inst6|R_i[0]             ; rs232out:inst6|R_i[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538  ; rs232in:inst4|state.MainLoop      ; rs232in:inst4|state.GEN_PULSE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538  ; rs232in:inst4|R_sh[3]             ; initiateur:inst|R_data[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; rs232in:inst4|state.MainLoop      ; rs232in:inst4|state.ECRIRE        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; rs232in:inst4|R_sh[1]             ; rs232in:inst4|R_sh[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; rs232in:inst4|R_sh[7]             ; rs232in:inst4|R_sh[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.542  ; terminateurSplit:inst5|R_i[0]     ; terminateurSplit:inst5|R_i[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.546  ; reset                             ; moduler:inst10|C[4]~_emulated     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.462      ;
; 0.558  ; reset                             ; moduler:inst10|C[3]~_emulated     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.474      ;
; 0.578  ; moduler:inst10|state              ; moduler:inst10|R                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.589  ; rs232in:inst4|state.WAIT_1P5B     ; rs232in:inst4|R_i[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.855      ;
; 0.590  ; reset                             ; moduler:inst10|C[1]~_emulated     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.506      ;
; 0.593  ; rs232in:inst4|state.WAIT_StartBit ; rs232in:inst4|state.WAIT_1P5B     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.593  ; rs232in:inst4|state.WAIT_StartBit ; rs232in:inst4|R_i[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.594  ; rs232in:inst4|state.WAIT_StartBit ; rs232in:inst4|R_i[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.618  ; initiateur:inst|R_tft[32]         ; wrapper:inst17|R_tft[32]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.884      ;
; 0.646  ; terminateurSplit:inst5|R[20]      ; terminateurSplit:inst5|R[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.649  ; terminateurSplit:inst5|R[11]      ; terminateurSplit:inst5|R[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.650  ; initiateur:inst|R_tft[12]         ; wrapper:inst17|R_tft[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.650  ; terminateurSplit:inst5|R[12]      ; terminateurSplit:inst5|R[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.650  ; terminateurSplit:inst5|R[22]      ; terminateurSplit:inst5|R[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.651  ; initiateur:inst|R_32[23]          ; wrapper:inst17|R_tft[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.654  ; terminateur:inst3|R_tft[40]       ; terminateurSplit:inst5|R[40]      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.656  ; terminateurSplit:inst5|R[38]      ; terminateurSplit:inst5|R[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; terminateurSplit:inst5|R[38]      ; terminateurSplit:inst5|R[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; terminateurSplit:inst5|R[30]      ; terminateurSplit:inst5|R[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; plus12:inst2|R_tft[23]            ; terminateur:inst3|R_tft[23]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658  ; rs232in:inst4|state.WAIT_1B       ; rs232in:inst4|state.MainLoop      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.659  ; initiateur:inst|R_32[15]          ; wrapper:inst17|R_tft[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[32]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[30]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[38]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[28]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[31]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.659  ; reset                             ; wrapper:inst17|R_tft[29]          ; reset        ; clk         ; 0.000        ; 2.664      ; 3.589      ;
; 0.664  ; initiateur:inst|R_32[8]           ; initiateur:inst|R_32[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.027 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; -0.027 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; -0.027 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; -0.027 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; -0.027 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; -0.027 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.212      ;
; 0.019  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.019  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.167      ;
; 0.020  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.026  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.170      ;
; 0.027  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.027  ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.159      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.028  ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.176      ;
; 0.032  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.032  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.154      ;
; 0.473  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.473  ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.473  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.473  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.473  ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.473  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.212      ;
; 0.519  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.519  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.167      ;
; 0.520  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.520  ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 1.000        ; 2.649      ; 3.165      ;
; 0.526  ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 1.000        ; 2.660      ; 3.170      ;
; 0.526  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 1.000        ; 2.660      ; 3.170      ;
; 0.526  ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 1.000        ; 2.660      ; 3.170      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.238 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.154      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.242 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.176      ;
; 0.243 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.243 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.159      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.244 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.170      ;
; 0.250 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.251 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.251 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.167      ;
; 0.297 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.297 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.297 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.297 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.297 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.297 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.212      ;
; 0.738 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.738 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.154      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.742 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.176      ;
; 0.743 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.159      ;
; 0.743 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.159      ;
; 0.743 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.159      ;
; 0.743 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.159      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.154 ; 3.154 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.304 ; 3.304 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.959 ; 2.959 ; Rise       ; clk             ;
; reset     ; clk        ; 1.423 ; 1.423 ; Rise       ; clk             ;
; rx        ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.715 ; 2.715 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.865 ; 2.865 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 2.096 ; 2.096 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; -0.056 ; -0.056 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.196 ; -0.196 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.057 ; -0.057 ; Rise       ; clk             ;
; reset     ; clk        ; -0.529 ; -0.529 ; Rise       ; clk             ;
; rx        ; clk        ; -3.722 ; -3.722 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.148 ; -1.148 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -1.019 ; -1.019 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.884 ; -0.884 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.463 ; 8.463 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
; tx        ; clk        ; 8.525 ; 8.525 ; Rise       ; clk             ;
; diode     ; reset      ; 9.931 ; 9.931 ; Rise       ; reset           ;
; diode     ; reset      ; 9.931 ; 9.931 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.463 ; 8.463 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
; tx        ; clk        ; 7.710 ; 7.710 ; Rise       ; clk             ;
; diode     ; reset      ; 9.931 ; 9.931 ; Rise       ; reset           ;
; diode     ; reset      ; 9.931 ; 9.931 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;    ;    ; 5.135 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;    ;    ; 5.135 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.597 ; -118.714      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.519 ; -2.219        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.439 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.104 ; -6.959        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -388.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.597 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.629      ;
; -1.592 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.624      ;
; -1.516 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.548      ;
; -1.472 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.443 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.475      ;
; -1.438 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.470      ;
; -1.438 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.470      ;
; -1.433 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.465      ;
; -1.396 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.428      ;
; -1.362 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.394      ;
; -1.357 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.389      ;
; -1.318 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.350      ;
; -1.313 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.345      ;
; -1.272 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.304      ;
; -1.267 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.299      ;
; -1.242 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.274      ;
; -1.237 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.269      ;
; -1.226 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.258      ;
; -1.223 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.253      ;
; -1.218 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.248      ;
; -1.191 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.223      ;
; -1.152 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.184      ;
; -1.147 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.179      ;
; -1.142 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.172      ;
; -1.098 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.128      ;
; -1.074 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.002      ; 2.108      ;
; -1.072 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.104      ;
; -1.071 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.103      ;
; -1.067 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.099      ;
; -1.022 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.054      ;
; -1.022 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.052      ;
; -1.004 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.034      ;
; -0.999 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.029      ;
; -0.998 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.030      ;
; -0.995 ; rs232out:inst6|state.ST_ATT          ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.027      ;
; -0.993 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.025      ;
; -0.987 ; rs232out:inst6|state.ST_ATT          ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.019      ;
; -0.981 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.013      ;
; -0.964 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.996      ;
; -0.960 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.014     ; 1.978      ;
; -0.960 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.014     ; 1.978      ;
; -0.936 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.968      ;
; -0.936 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.968      ;
; -0.925 ; h100:inst16|R[18]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.941      ;
; -0.923 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.953      ;
; -0.923 ; rs232out:inst6|R_baud[6]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.948      ;
; -0.920 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.954      ;
; -0.919 ; h100:inst16|R[6]                     ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.943      ;
; -0.915 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.949      ;
; -0.915 ; rs232out:inst6|R_baud[6]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.940      ;
; -0.909 ; wrapper:inst17|R_tft[25]             ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; -0.006     ; 1.935      ;
; -0.909 ; h100:inst16|R[20]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.925      ;
; -0.906 ; initiateur:inst|R_32[31]             ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.941      ;
; -0.903 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.937      ;
; -0.901 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.933      ;
; -0.900 ; h100:inst16|R[18]                    ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.916      ;
; -0.894 ; initiateur:inst|R_32[29]             ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.929      ;
; -0.884 ; h100:inst16|R[20]                    ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.900      ;
; -0.879 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.909      ;
; -0.866 ; rs232out:inst6|R_baud[5]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.891      ;
; -0.860 ; h100:inst16|R[12]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.876      ;
; -0.858 ; rs232out:inst6|R_baud[5]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.883      ;
; -0.853 ; rs232out:inst6|R_baud[8]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.878      ;
; -0.852 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.882      ;
; -0.848 ; initiateur:inst|R_32[31]             ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.003      ; 1.883      ;
; -0.845 ; rs232out:inst6|R_baud[8]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.870      ;
; -0.844 ; initiateur:inst|R_tft[24]            ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.024     ; 1.852      ;
; -0.841 ; h100:inst16|R[19]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.857      ;
; -0.841 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.866      ;
; -0.838 ; wrapper:inst17|R_tft[25]             ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.006     ; 1.864      ;
; -0.836 ; initiateur:inst|R_32[29]             ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.003      ; 1.871      ;
; -0.833 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.858      ;
; -0.831 ; h100:inst16|R[1]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 1.871      ;
; -0.829 ; rs232out:inst6|R_baud[1]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.854      ;
; -0.827 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.859      ;
; -0.827 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.859      ;
; -0.822 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.854      ;
; -0.821 ; rs232out:inst6|R_baud[1]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.846      ;
; -0.816 ; h100:inst16|R[19]                    ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.832      ;
; -0.815 ; h100:inst16|R[1]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 1.855      ;
; -0.809 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.839      ;
; -0.804 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.834      ;
; -0.803 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.833      ;
; -0.800 ; h100:inst16|R[13]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.816      ;
; -0.800 ; h100:inst16|R[6]                     ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.824      ;
; -0.796 ; h100:inst16|R[17]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.812      ;
; -0.794 ; rs232in:inst4|R_baud[0]              ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.827      ;
; -0.792 ; wrapper:inst17|R_tft[27]             ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; -0.006     ; 1.818      ;
; -0.788 ; initiateur:inst|R_tft[26]            ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.024     ; 1.796      ;
; -0.786 ; initiateur:inst|R_tft[24]            ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.794      ;
; -0.785 ; rs232out:inst6|R_baud[4]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.810      ;
; -0.784 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; -0.007     ; 1.809      ;
; -0.779 ; h100:inst16|R[2]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 1.819      ;
; -0.779 ; h100:inst16|R[14]                    ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.795      ;
; -0.778 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.808      ;
; -0.777 ; rs232out:inst6|R_baud[4]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.802      ;
; -0.776 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; -0.007     ; 1.801      ;
; -0.773 ; wrapper:inst17|R_tft[26]             ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; -0.006     ; 1.799      ;
; -0.772 ; wrapper:inst17|state.ST_READ_BUSIN   ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 1.804      ;
; -0.771 ; h100:inst16|R[17]                    ; h100:inst16|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.787      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.519 ; moduler:inst10|C[2]~9             ; moduler:inst10|C[2]~_emulated     ; reset        ; clk         ; 0.000        ; 0.579      ; 0.212      ;
; -0.474 ; moduler:inst10|C[0]~17            ; moduler:inst10|C[0]~_emulated     ; reset        ; clk         ; 0.000        ; 0.581      ; 0.259      ;
; -0.396 ; moduler:inst10|C[4]~1             ; moduler:inst10|C[4]~_emulated     ; reset        ; clk         ; 0.000        ; 0.581      ; 0.337      ;
; -0.389 ; moduler:inst10|C[1]~13            ; moduler:inst10|C[1]~_emulated     ; reset        ; clk         ; 0.000        ; 0.580      ; 0.343      ;
; -0.385 ; moduler:inst10|C[3]~5             ; moduler:inst10|C[3]~_emulated     ; reset        ; clk         ; 0.000        ; 0.578      ; 0.345      ;
; -0.133 ; reset                             ; moduler:inst10|C[2]~_emulated     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.648      ;
; -0.117 ; reset                             ; moduler:inst10|C[4]~_emulated     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.664      ;
; -0.098 ; reset                             ; moduler:inst10|C[3]~_emulated     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.683      ;
; -0.071 ; reset                             ; moduler:inst10|C[1]~_emulated     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.040 ; reset                             ; moduler:inst10|C[7]               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.741      ;
; -0.014 ; reset                             ; moduler:inst10|state              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.767      ;
; -0.002 ; reset                             ; moduler:inst10|C[6]               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.779      ;
; 0.012  ; reset                             ; moduler:inst10|C[5]               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.793      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[32]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[30]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[38]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[28]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[31]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.032  ; reset                             ; wrapper:inst17|R_tft[29]          ; reset        ; clk         ; 0.000        ; 1.641      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[26]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[13]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[0]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[14]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[2]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[3]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[16]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[18]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[19]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[7]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[10]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[21]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.039  ; reset                             ; wrapper:inst17|R_tft[11]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.040  ; reset                             ; wrapper:inst17|R_tft[15]          ; reset        ; clk         ; 0.000        ; 1.633      ; 1.825      ;
; 0.040  ; reset                             ; wrapper:inst17|R_tft[6]           ; reset        ; clk         ; 0.000        ; 1.633      ; 1.825      ;
; 0.040  ; reset                             ; wrapper:inst17|R_tft[22]          ; reset        ; clk         ; 0.000        ; 1.633      ; 1.825      ;
; 0.040  ; reset                             ; wrapper:inst17|R_tft[23]          ; reset        ; clk         ; 0.000        ; 1.633      ; 1.825      ;
; 0.064  ; reset                             ; moduler:inst10|C[0]~_emulated     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.845      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[25]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[27]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[24]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[40]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[12]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[1]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[4]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[17]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[5]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[9]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[20]          ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.139  ; reset                             ; wrapper:inst17|R_tft[8]           ; reset        ; clk         ; 0.000        ; 1.634      ; 1.925      ;
; 0.215  ; initiateur:inst|R_i[0]            ; initiateur:inst|R_i[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]            ; initiateur:inst|R_i[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE     ; plus12:inst2|state.ST_COMPUTE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN      ; rs232in:inst4|state.WAIT_FIN      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                ; rs232in:inst4|rx_R                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit ; rs232in:inst4|state.WAIT_StartBit ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B     ; rs232in:inst4|state.WAIT_1P5B     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]              ; rs232in:inst4|R_i[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]              ; rs232in:inst4|R_i[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]              ; rs232in:inst4|R_i[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]              ; rs232in:inst4|R_i[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B       ; rs232in:inst4|state.WAIT_1B       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|state.ST_WRITE_OUT ; wrapper:inst17|state.ST_WRITE_OUT ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse           ; initiateur:inst|R_pulse           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]     ; terminateurSplit:inst5|R_i[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]     ; terminateurSplit:inst5|R_i[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]     ; terminateurSplit:inst5|R_i[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[0]             ; rs232out:inst6|R_i[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]             ; rs232out:inst6|R_i[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]             ; rs232out:inst6|R_i[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]             ; rs232out:inst6|R_i[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|R[0]                  ; h100:inst16|R[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]          ; rs232out:inst6|R_data[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; moduler:inst10|R                  ; moduler:inst10|R                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.234  ; moduler:inst10|C[3]~5             ; moduler:inst10|C[4]~_emulated     ; reset        ; clk         ; 0.000        ; 0.578      ; 0.964      ;
; 0.236  ; rs232in:inst4|R_sh[0]             ; initiateur:inst|R_data[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.239  ; rs232in:inst4|rx_fifo_R[1]        ; rs232in:inst4|rx_fifo_R[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[24]       ; initiateur:inst|R_tft[24]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[14]       ; initiateur:inst|R_tft[14]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[16]       ; initiateur:inst|R_tft[16]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[22]       ; initiateur:inst|R_tft[22]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateurSplit:inst5|R[18]      ; terminateurSplit:inst5|R[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|R_sh[6]             ; initiateur:inst|R_data[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[29]          ; initiateur:inst|R_32[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[24]          ; initiateur:inst|R_32[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; wrapper:inst17|state.ST_WRITE_OUT ; plus12:inst2|state.ST_COMPUTE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; terminateur:inst3|R_tft[26]       ; initiateur:inst|R_tft[26]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[16]          ; initiateur:inst|R_32[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[18]       ; initiateur:inst|R_tft[18]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[6]        ; initiateur:inst|R_tft[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; terminateur:inst3|R_tft[2]        ; initiateur:inst|R_tft[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; rs232in:inst4|state.WAIT_FIN      ; rs232in:inst4|state.WAIT_StartBit ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; initiateur:inst|R_32[30]          ; initiateur:inst|R_32[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[27]          ; initiateur:inst|R_32[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; initiateur:inst|R_32[19]          ; initiateur:inst|R_32[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; rs232in:inst4|rx_fifo_R[1]        ; rs232in:inst4|rx_R                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; rs232out:inst6|R_i[1]             ; rs232out:inst6|R_i[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; rs232in:inst4|R_sh[6]             ; rs232in:inst4|R_sh[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; rs232in:inst4|R_sh[4]             ; initiateur:inst|R_data[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; initiateur:inst|R_32[17]          ; initiateur:inst|R_32[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; rs232in:inst4|R_sh[4]             ; rs232in:inst4|R_sh[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.439 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.439 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.439 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.439 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.439 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.439 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.721      ;
; 0.466 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.466 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.695      ;
; 0.475 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.475 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.686      ;
; 0.478 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.478 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 1.628      ; 1.682      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.483 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.687      ;
; 0.484 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.693      ;
; 0.484 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.484 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.677      ;
; 0.939 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.939 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.939 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.939 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.939 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.939 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.721      ;
; 0.966 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.966 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.695      ;
; 0.975 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
; 0.975 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.686      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.104 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.693      ;
; -0.104 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.104 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.677      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.103 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.687      ;
; -0.098 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.098 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 1.628      ; 1.682      ;
; -0.095 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.095 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.686      ;
; -0.086 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.086 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.695      ;
; -0.059 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; -0.059 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; -0.059 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; -0.059 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; -0.059 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; -0.059 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.721      ;
; 0.396  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.693      ;
; 0.396  ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.396  ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; -0.500       ; 1.629      ; 1.677      ;
; 0.397  ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; -0.500       ; 1.638      ; 1.687      ;
; 0.397  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; -0.500       ; 1.638      ; 1.687      ;
; 0.397  ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; -0.500       ; 1.638      ; 1.687      ;
; 0.397  ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; -0.500       ; 1.638      ; 1.687      ;
; 0.397  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; -0.500       ; 1.638      ; 1.687      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 1.016 ; 1.016 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.086 ; 1.086 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.945 ; 0.945 ; Rise       ; clk             ;
; reset     ; clk        ; 0.293 ; 0.293 ; Rise       ; clk             ;
; rx        ; clk        ; 2.180 ; 2.180 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.140 ; 1.140 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.210 ; 1.210 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 0.909 ; 0.909 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.320  ; 0.320  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.250  ; 0.250  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.321  ; 0.321  ; Rise       ; clk             ;
; reset     ; clk        ; 0.133  ; 0.133  ; Rise       ; clk             ;
; rx        ; clk        ; -2.060 ; -2.060 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.491 ; -0.491 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.451 ; -0.451 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.372 ; -0.372 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
; tx        ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
; diode     ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode     ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
; tx        ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
; diode     ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode     ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;    ;    ; 2.794 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;    ;    ; 2.794 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.043   ; -0.519 ; -0.027   ; -0.104  ; -1.380              ;
;  clk             ; -5.043   ; -0.519 ; -0.027   ; -0.104  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -658.144 ; -2.219 ; -0.162   ; -6.959  ; -389.602            ;
;  clk             ; -658.144 ; -2.219 ; -0.162   ; -6.959  ; -388.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.154 ; 3.154 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.304 ; 3.304 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.959 ; 2.959 ; Rise       ; clk             ;
; reset     ; clk        ; 1.423 ; 1.423 ; Rise       ; clk             ;
; rx        ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.715 ; 2.715 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.865 ; 2.865 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 2.096 ; 2.096 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.320  ; 0.320  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.250  ; 0.250  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.321  ; 0.321  ; Rise       ; clk             ;
; reset     ; clk        ; 0.133  ; 0.133  ; Rise       ; clk             ;
; rx        ; clk        ; -2.060 ; -2.060 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.491 ; -0.491 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.451 ; -0.451 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.372 ; -0.372 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.463 ; 8.463 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
; tx        ; clk        ; 8.525 ; 8.525 ; Rise       ; clk             ;
; diode     ; reset      ; 9.931 ; 9.931 ; Rise       ; reset           ;
; diode     ; reset      ; 9.931 ; 9.931 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
; tx        ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
; diode     ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode     ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;    ;    ; 5.135 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;    ;    ; 2.794 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2736     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 110      ; 70       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2736     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 110      ; 70       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 73       ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 73       ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 26 12:49:18 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.043      -658.144 clk 
Info (332146): Worst-case hold slack is -0.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.412        -1.018 clk 
Info (332146): Worst-case recovery slack is -0.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.027        -0.162 clk 
Info (332146): Worst-case removal slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -388.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597      -118.714 clk 
Info (332146): Worst-case hold slack is -0.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.519        -2.219 clk 
Info (332146): Worst-case recovery slack is 0.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.439         0.000 clk 
Info (332146): Worst-case removal slack is -0.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.104        -6.959 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -388.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Mon Nov 26 12:49:19 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


