# 一个32位算术逻辑单元（ALU），支持加法和减法运算。根据操作码输入选择执行加法或减法，其他操作码输出0。模块包含两个32位输入端口a和b，4位操作码op，一个32位结果输出result，以及一个零标志输出zero。 设计文档

## 模块信息
- 名称: alu
- 位宽: 32
- 复杂度: 6/10
- 时钟域: single
- 复位类型: none

## 功能描述
一个32位算术逻辑单元（ALU），支持加法和减法运算。根据操作码输入选择执行加法或减法，其他操作码输出0。模块包含两个32位输入端口a和b，4位操作码op，一个32位结果输出result，以及一个零标志输出zero。

## 输入端口
- a [31:0]: 32位输入操作数A
- b [31:0]: 32位输入操作数B
- op [3:0]: 4位操作码，定义ALU操作类型

## 输出端口
- result [31:0]: 32位ALU运算结果
- zero [:0]: 零标志输出，当结果为0时置1

## 特殊功能
- 支持加法和减法操作
- 操作码控制运算类型
- 零标志输出

## 约束条件
- 时序约束: 无时序约束要求，组合逻辑设计
- 面积约束: 优化逻辑资源使用，平衡性能与面积
- 功耗考虑: 低功耗设计，减少不必要的逻辑门

## 生成信息
- 任务ID: conv_1753997283
- 生成智能体: real_verilog_design_agent