Ovde postavljam primere VHDL opisa sa predmeta AOR2 i Logicko Projektovanje
