OK: # 35000, 0
IN: [bit 23, reg R8]
OK: # 36000, 0
IN: [bit 8, reg R7]
}
OK: # 37000, 0
OK: # 38000, 0
IN: [bit 17, reg R1]
OK: # 39000, 0
IN: [bit 17, reg R7]
OK: # 40000, 0
IN: [bit 8388631, reg R4]
IN: [bit 29, reg R3]
IN: [bit 8, reg R0]
IN: [bit 6, reg R14]
OK: # 41000, 0
OK: # 42000, 0
IN: [bit 29, reg R7]
IN: [bit 3, reg R4]
OK: # 43000, 0
OK: # 44000, 0
OK: # 45000, 0
IN: [bit 12, reg R1
]
IN: [bit 20, reg R3]
OK: # 46000, 0
OK: # 47000, 0
IN: [bit 12, reg R14]
OK: # 48000, 0
OK: # 49000, 0
OK: # 50000, 0
OK: # 51000, 0
IN: [bit 19, reg R0]
OK: # 52000, 0
OK: # 53000, 0
OK: # 54000, 0
IN: [bit 24, reg R1]
OK: # 55000, 0
IN: [bit 16, reg R8]
IN: [bit 12, reg R9]
OK: # 56000, 0
OK: # 57000, 0
OK: # 58000, 0
OK: # 59000, 0
IN: [bit -2147483617, reg R4]
OK: # 60000, 0
IN: [bit 18, reg R8]
OK: # 61000, 0
OK: # 62000, 0
IN: [bit 17, reg R5]
OK: # 63000, 0
OK: # 64000, 0
IN: [bit 17, reg R0]
IN: [bit 5, reg R11]
OK: # 65000, 0
OK: # 66000, 0
IN: [bit 28, reg R11]
IN: [bit 31, reg R7]
IN: [bit 1, reg R8]
IN: [bit 19, reg R5]
IN: [bit 22, reg R13]
OK: # 67000, 0
IN: [bit 18, reg R3]
OK: # 68000, 0
OK: # 69000, 0
OK: # 70000, 0
IN: [bit 7, reg R14]
IN: [bit 8, reg R10]
OK: # 71000, 0
IN: [bit 23, reg R8388610]
IN: [bit 1, reg R7]
OK: # 72000, 0
IN: [bit 10, reg R14]
IN: [bit 30, reg R12]
OK: # 73000, 0
OK: # 74000, 0
OK: # 75000, 0
IN: [bit 27, reg R134217730]
IN: [bit 10, reg R14]
OK: # 76000, 0
IN: [bit 13, reg R6]
OK: # 77000, 0
OK: # 78000, 0
OK: # 79000, 0
IN: [bit 1, reg R0]
OK: # 80000, 0
IN: [bit 8, reg R9]
OK: # 81000, 0
OK: # 82000, 0
OK: # 83000, 0
OK: # 84000, 0
IN: [bit 31, reg R5]
OK: # 85000, 0
OK: # 86000, 0
OK: # 87000, 0
OK: # 88000, 0
IN: [bit 29, reg R7]
IN: [bit 18, reg R0]
OK: # 89000, 0
IN: [bit 1034, reg R4]
IN: [bit 18, reg R1]
IN: [bit 27, reg R10]
OK: # 90000, 0
IN: [bit 15, reg R5]
OK: # 91000, 0
IN: [bit 20, reg R12]
OK: # 92000, 0
OK: # 93000, 0
OK: # 94000, 0
IN: [bit 22, reg R0]
OK: # 95000, 0
IN: [bit 30, reg R9]
OK: # 96000, 0
OK: # 97000, 0
IN: [bit 6, reg R3]
OK: # 98000, 0
IN: [bit 3, reg R15]
OK: # 99000, 0
IN: [bit 18, reg R15]
OK: # 100000, 0
IN: [bit 30, reg R7]
OK: # 101000, 0
IN: [bit 26, reg R8]
IN: [bit 30, reg R15]
OK: # 102000, 0
IN: [bit 0, reg R1]
IN: [bit 15, reg R15]
OK: # 103000, 0
OK: # 104000, 0
OK: # 105000, 0
IN: [bit 9, reg R11]
IN: [bit 21, reg R7]
OK: # 106000, 0
OK: # 107000, 0
OK: # 108000, 0
IN: [bit 22, reg R5]
IN: [bit 16, reg R65538]
OK: # 109000, 0
OK: # 110000, 0
IN: [bit 14, reg R7]
}
IN: [bit 31, reg R3]
IN: [bit 28, reg R15]
IN: [bit 26, reg R15]
OK: # 111000, 0
IN: [bit 10, reg R7]
OK: # 112000, 0
IN: [bit 2, reg R5]
OK: # 113000, 0
IN: [bit 24, reg R0]
IN: [bit 20, reg R11]
OK: # 114000, 0
IN: [bit 0, reg R0]
IN: [bit 26, reg R14]
OK: # 115000, 0
OK: # 116000, 0
OK: # 117000, 0
IN: [bit 21, reg R5]
IN: [bit 16, reg R12]
OK: # 118000, 0
OK: # 119000, 0
OK: # 120000, 0
IN: [bit 0, reg R3]
OK: # 121000, 0
IN: [bit 17, reg R1]
OK: # 122000, 0
IN: [bit 14, reg R3]
OK: # 123000, 0
IN: [bit 21, reg R15]
OK: # 124000, 0
IN: [bit 23, reg R5]
IN: [bit 13, reg R5]
OK: # 125000, 0
OK: # 126000, 0
IN: [bit 13, reg R10]
OK: # 127000, 0
OK: # 128000, 0
IN: [bit 10, reg R8]
IN: [bit 0, reg R13]
OK: # 129000, 0
IN: [bit 25, reg R0]
OK: # 130000, 0
OK: # 131000, 0
IN: [bit 22, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
OK: # 1000, 0
IN: [bit 18, reg R1]
IN: [bit 24, reg R12]
OK: # 2000, 0
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
IN: [bit 29, reg R11]
IN: [bit 23, reg R9]
IN: [bit 23, reg R13]
OK: # 6000, 0
IN: [bit 4, reg R3]
OK: # 7000, 0
OK: # 8000, 0
OK: # 9000, 0
IN: [bit 25, reg R13]
OK: # 10000, 0
IN: [bit 2, reg R14]
OK: # 11000, 0
OK: # 12000, 0
IN: [bit 3, reg R7]
IN: [bit 21, reg R13]
OK: # 13000, 0
IN: [bit 25, reg R14]
IN: [bit 14, reg R0]
IN: [bit 20, reg R4]
OK: # 14000, 0
OK: # 15000, 0
IN: [bit 19, reg R10]
OK: # 16000, 0
IN: [bit 16, reg R13]
IN: [bit 27, reg R3]
OK: # 17000, 0
IN: [bit 7, reg R10]
OK: # 18000, 0
IN: [bit 30, reg R8]
OK: # 19000, 0
OK: # 20000, 0
IN: [bit 20, reg R14]
OK: # 21000, 0
IN: [bit 5, reg R8]
OK: # 22000, 0
IN: [bit 2, reg R7]
OK: # 23000, 0
OK: # 24000, 0
IN: [bit 30, reg R11]
OK: # 25000, 0
OK: # 26000, 0
IN: [bit 31, reg R-2147483646]
IN: [bit 3, reg R8]
OK: # 27000, 0
OK: # 28000, 0
OK: # 29000, 0
IN: [bit 16, reg R9]
OK: # 30000, 0
IN: [bit 24, reg R10]
OK: # 31000, 0
IN: [bit 29, reg R5]
OK: # 32000, 0
IN: [bit 14, reg R16386]
OK: # 33000, 0
OK: # 34000, 0
IN: [bit 15, reg R6]
OK: # 35000, 0
IN: [bit 26, reg R14]
IN: [bit 30, reg R5]
OK: # 36000, 0
OK: # 37000, 0
OK: # 38000, 0
OK: # 39000, 0
OK: # 40000, 0
IN: [bit 27, reg R3]
OK: # 41000, 0
OK: # 42000, 0
OK: # 43000, 0
IN: [bit 19, reg R13]
OK: # 44000, 0
IN: [bit 17, reg R5]
IN: [bit 14, reg R3]
OK: # 45000, 0
IN: [bit 31, reg R12]
IN: [bit 9, reg R3]
OK: # 46000, 0
IN: [bit 28, reg R5]
OK: # 47000, 0
OK: # 48000IN: [bit 31, reg R0]
, 0
OK: # 49000, 0
IN: [bit 19, reg R3]
OK: # 50000, 0
IN: [bit 19, reg R10]
OK: # 51000, 0
OK: # 52000, 0
IN: [bit 3, reg R1]
OK: # 53000, 0
IN: [bit 15, reg R8]
IN: [bit 7, reg R9]
OK: # 54000, 0
OK: # 55000, 0
OK: # 56000, 0
OK: # 57000, 0
IN: [bit 521, reg R4]
IN: [bit 0, reg R9]
OK: # 58000, 0
OK: # 59000, 0
IN: [bit 23, reg R12]
OK: # 60000, 0
OK: # 61000, 0
OK: # 62000, 0
IN: [bit 23, reg R7]
OK: # 63000, 0
IN: [bit 18, reg R5]
OK: # 64000, 0
OK: # 65000, 0
OK: # 66000, 0
IN: [bit 29, reg R15]
IN: [bit 31, reg R11]
IN: [bit 22, reg R9]
OK: # 67000, 0
IN: [bit 524307, reg R4]
OK: # 68000, 0
OK: # 69000, 0
OK: # 70000, 0
OK: # 71000, 0
IN: [bit 15, reg R14]
OK: # 72000, 0
OK: # 73000, 0
OK: # 74000, 0
IN: [bit 2, reg R1]
OK: # 75000, 0
IN: [bit 15, reg R14]
IN: [bit 16, reg R6]
OK: # 76000, 0
OK: # 77000, 0
OK: # 78000, 0
IN: [bit 27, reg R5]
OK: # 79000, 0
IN: [bit 15, reg R15]
OK: # 80000, 0
IN: [bit 31, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
IN: [bit 0, reg R3]
OK: # 1000, 0
IN: [bit 15, reg R11]
OK: # 2000, 0
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
IN: [bit 6, reg R14]
IN: [bit 1, reg R8]
OK: # 6000, 0
OK: # 7000, 0
OK: # 8000, 0
OK: # 9000, 0
OK: # 10000, 0
OK: # 11000, 0
OK: # 12000, 0
IN: [bit 12, reg R14]
OK: # 13000, 0
IN: [bit 65552, reg R4]
OK: # 14000, 0
IN: [bit 29, reg R10]
IN: [bit 20, reg R0]
OK: # 15000, 0
IN: [bit 11, reg R11]
IN: [bit 15, reg R15]
IN: [bit 17, reg R15]
OK: # 16000, 0
IN: [bit 521, reg R4]
IN: [bit 12, reg R6]
OK: # 17000, 0
IN: [bit 5, reg R12]
IN: [bit 3, reg R6]
OK: # 18000, 0
IN: [bit 15, reg R12]
OK: # 19000, 0
IN: [bit 24, reg R0]
IN: [bit 3, reg R4]
OK: # 20000, 0
OK: # 21000, 0
IN: [bit 17, reg R12]
IN: [bit 2, reg R13]
OK: # 22000, 0
IN: [bit 8, reg R9]
IN: [bit 19, reg R12]
IN: [bit 27, reg R5]
OK: # 23000, 0
OK: # 24000, 0
OK: # 25000, 0
OK: # 26000, 0
IN: [bit 15, reg R11]
OK: # 27000, 0
IN: [bit 5, reg R12]
IN: [bit 0, reg R9]
OK: # 28000, 0
IN: [bit 31, reg R7]
}
OK: # 29000, 0
OK: # 30000, 0
OK: # 31000, 0
OK: # 32000, 0
IN: [bit 23, reg R11]
IN: [bit 14, reg R15]
IN: [bit 3, reg R9]
OK: # 33000, 0
OK: # 34000, 0
IN: [bit 28, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
OK: # 1000, 0
IN: [bit 6, reg R7]
IN: [bit 4, reg R7]
IN: [bit 29, reg R12]
OK: # 2000, 0
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
OK: # 6000, 0
IN: [bit 29, reg R7]
OK: # 7000, 0
OK: # 8000, 0
OK: # 9000, 0
IN: [bit 8, reg R12]
OK: # 10000, 0
OK: # 11000, 0
IN: [bit 17, reg R10]
OK: # 12000, 0
OK: # 13000, 0
IN: [bit 26, reg R5]
OK: # 14000, 0
OK: # 15000, 0
IN: [bit 4, reg R8]
IN: [bit 30, reg R8]
OK: # 16000, 0
OK: # 17000, 0
OK: # 18000, 0
IN: [bit 8, reg R13]
OK: # 19000, 0
OK: # 20000, 0
IN: [bit 5, reg R14]
OK: # 21000, 0
IN: [bit 20, reg R12]
OK: # 22000, 0
OK: # 23000, 0
IN: [bit 17, reg R11]
OK: # 24000, 0
OK: # 25000, 0
OK: # 26000, 0
OK: # 27000, 0
IN: [bit 26, reg R0]
OK: # 28000, 0
IN: [bit 17, reg R15]
OK: # 29000, 0
OK: # 30000, 0
IN: [bit 28, reg R12]
IN: [bit 13, reg R0]
OK: # 31000, 0
IN: [bit 26, reg R14]
OK: # 32000, 0
IN: [bit 13, reg R10]
OK: # 33000, 0
OK: # 3400
0, 0
OK: # 35000, 0
IN: [bit 29, reg R5]
IN: [bit 7, reg R10]
OK: # 36000, 0
OK: # 37000, 0
IN: [bit 1, reg R1]
IN: [bit 67108890, reg R4]
IN: [bit 22, reg R1]
OK: # 38000, 0
OK: # 39000, 0
OK: # 40000, 0
IN: [bit 27, reg R15]
OK: # 41000, 0
OK: # 42000, 0
IN: [bit 15, reg R10]
OK: # 43000, 0
OK: # 44000, 0
IN: [bit 9, reg R514]
IN: [bit 30, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
OK: # 1000, 0
IN: [bit 25, reg R9]
OK: # 2000, 0
IN: [bit 16, reg R9]
OK: # 3000, 0
OK: # 4000, 0
IN: [bit 1, reg R5]
OK: # 5000, 0
IN: [bit 264, reg R4]
OK: # 6000, 0
OK: # 7000, 0
OK: # 8000, 0
OK: # 9000, 0
OK: # 10000, 0
IN: [bit 14, reg R8]
OK: # 11000, 16384
OK: # 12000, 16384
IN: [bit 0, reg R3]
OK: # 13000, 16384
OK: # 14000, 16384
IN: [bit 22, reg R4194306]
OK: # 15000, 16384
IN: [bit 5, reg R6]
IN: [bit 70, reg R4]
OK: # 16000, 16384
OK: # 17000, 16384
OK: # 18000, 16384
IN: [bit 5, reg R8]
IN: [bit 5, reg R15]
OK: # 19000, 16384
OK: # 20000, 16384
OK: # 21000, 16384
OK: # 22000, 16384
OK: # 23000, 16384
IN: [bit 8, reg R8]
OK: # 24000, 16384
OK: # 25000, 16384
OK: # 26000, 16384
IN: [bit 30, reg R15]
IN: [bit 11, reg R7]
IN: [bit 17, reg R131074]
OK: # 27000, 16384
IN: [bit 27, reg R7]
IN: [bit 0, reg R1]
OK: # 28000, 16384
IN: [bit 0, reg R0]
OK: # 29000, 16384
OK: # 30000, 16384
IN: [bit 7, reg R9]
OK: # 31000, 16384
IN: [bit 31, reg R9]
IN: [bit 26, reg R9]
OK: # 32000, 16384
IN: [bit 33554457, reg R4]
OK: # 33000, 16384
IN: [bit 2, reg R5]
OK: # 34000, 16384
OK: # 35000, 16384
IN: [bit 27, reg R14]
OK: # 36000, 16384
IN: [bit 16, reg R5]
OK: # 37000, 16384
OK: # 38000, 16384
IN: [bit 1073741854, reg R4]
OK: # 39000, 16384
OK: # 40000, 16384
IN: [bit 29, reg R1]
IN: [bi
t 1048596, reg R4]
IN: [bit 3, reg R10]
OK: # 41000, 16384
OK: # 42000, 16384
IN: [bit 5, reg R11]
OK: # 43000, 16384
OK: # 44000, 16384
IN: [bit 10, reg R0]
IN: [bit 24, reg R1]
OK: # 45000, 16384
IN: [bit 5, reg R8]
IN: [bit 10, reg R1]
OK: # 46000, 16384
OK: # 47000, 16384
OK: # 48000, 16384
OK: # 49000, 16384
IN: [bit 31, reg R7]
OK: # 50000, 16384
OK: # 51000, 16384
IN: [bit 9, reg R13]
IN: [bit 13, reg R7]
OK: # 52000, 16384
IN: [bit 26, reg R0]
OK: # 53000, 16384
IN: [bit 16, reg R1]
OK: # 54000, 16384
IN: [bit 15, reg R10]
DE: [i: 54515]   E: {11_9: [ffffffff, 0],11_10: [ffffffff, 0],11_11: [ffffffff, 0],}
IN: [bit 16, reg R10]
OK: # 55000, 16387
IN: [bit 0, reg R15]
OK: # 56000, 16387
OK: # 57000, 16387
IN: [bit 3, reg R0]
IN: [bit 11, reg R9]
OK: # 58000, 16387
IN: [bit 2059, reg R4]
OK: # 59000, 16387
OK: # 60000, 16387
OK: # 61000, 16387
IN: [bit 3, reg R4]
OK: # 62000, 16387
OK: # 63000, 16387
IN: [bit 19, reg R8]
IN: [bit 13, reg R10]
IN: [bit 29, reg R11]
OK: # 64000, 16387
IN: [bit 10, reg R10]
OK: # 65000, 16387
OK: # 66000, 16387
IN: [b
it 19, reg R3]
IN: [bit 8, reg R1]
IN: [bit 11, reg R5]
OK: # 67000, 16387
IN: [bit 6, reg R0]
OK: # 68000, 16387
IN: [bit 4, reg R7]
OK: # 69000, 16387
OK: # 70000, 16387
OK: # 71000, 16387
IN: [bit 16777240, reg R4]
OK: # 72000, 16387
OK: # 73000, 16387
IN: [bit 24, reg R10]
OK: # 74000, 16387
IN: [bit 28, reg R268435458]
OK: # 75000, 16387
IN: [bit 131089, reg R4]
OK: # 76000, 16387
OK: # 77000, 16387
OK: # 78000, 16387
OK: # 79000, 16387
OK: # 80000, 16387
IN: [bit 29, reg R536870914]
IN: [bit 22, reg R11]
OK: # 81000, 16387
OK: # 82000, 16387
OK: # 83000, 16387
IN: [bit 10, reg R0]
OK: # 84000, 16387
OK: # 85000, 16387
IN: [bit 1048596, reg R4]
OK: # 86000, 16387
OK: # 87000, 16387
IN: [bit 10, reg R7]
OK: # 88000, 16387
IN: [bit 0, reg R6]
IN: [bit 16, reg R13]
IN: [bit 3, reg R8]
OK: # 89000, 16387
IN: [bit 13, reg R3]
IN: [bit 65552, reg R4]
OK: # 90000, 16387
OK: # 91000, 16387
IN: [bit 28, reg R5]
IN: [bit 12, reg R14]
IN: [bit 23, reg R8]
OK: # 92000, 16387
OK: # 93000, 16387
IN: [bit 23, reg R5]
OK: # 94000, 16387
OK: # 95000, 16387
OK: # 96000, 16387
OK: # 97000, 16387
IN: [bit 27, reg R0]
OK: # 98000, 16387
IN: [bit 9, reg R13]
IN: [bit 33554457, reg R4]
IN: [bit 7, reg R3]
IN: [bit 6, reg R6]
OK: # 99000, 16387
IN: [bit 7, reg R8]
OK: # 100000, 16387
OK: # 101000, 16387
OK: # 102000, 16387
IN: [bit 11, reg R9]
IN: [bit 268435484, reg R4]
OK: # 103000, 16387
OK: # 104000, 16387
IN: [bit 6, reg R4]
IN: [bit 7, reg R11]
IN: [bit 9, reg R1]
OK: # 105000, 16387
OK: # 106000, 16387
IN: [bit 15, reg R7]
IN: [bit 7, reg R8]
OK: # 107000, 16387
OK: # 108000, 16387
OK: # 109000, 16387
IN: [bit 4108, reg R4]
OK: # 110000, 16387
IN: [bit 13, reg R12]
OK: # 111000, 16387
IN: [bit 20, reg R1048578]
IN: [bit 23, reg R13]
OK: # 112000, 16387
IN: [bit 21, reg R7]
IN: [bit 29, reg R11]
OK: # 113000, 16387
OK: # 114000, 16387
IN: [bit 6, reg R1]
OK: # 115000, 16387
OK: # 116000, 16387
OK: # 117000, 16387
IN: [bit 7, reg R8]
IN: [bit 30, reg R3]
OK: # 118000, 16387
IN: [bit 131089, reg R4]
IN: [bit 5, reg R6]
OK: # 119000, 16387
IN: [bit 27, reg R7]
OK: # 120000, 16387
IN: [bit 25, reg R7]
IN: [bit 20, reg R8]
IN: [bit 9, reg R1]
OK: # 121000, 1064963
OK: # 122000, 1064963
OK: # 123000, 1064963
IN: [bit 12, reg R9]
OK: # 124000, 1064963
IN: [bit 7, reg R10]
IN: [bit 2, reg R10]
OK: # 125000, 1064963
IN: [bit 17, reg R15]
OK: # 126000, 1064963
OK: # 127000, 1064963
IN: [bit 25, reg R7]
OK: # 128000, 1064963
IN: [bit 19, reg R14]
OK: # 129000, 1064963
IN: [bit 9, reg R3]
OK: # 130000, 1064963
IN: [bit 26, reg R7]
OK: # 131000, 1064963
OK: # 132000, 1064963
IN: [bit 2, reg R7]
IN: [bit 3, reg R11]
OK: # 133000, 1064963
OK: # 134000, 1064963
IN: [bit 24, reg R1]
OK: # 135000, 1064963
OK: # 136000, 1064963
OK: # 137000, 1064963
IN: [bit 0, reg R13]
IN: [bit 29, reg R12]
OK: # 138000, 1064963
IN: [bit 26, reg R15]
OK: # 139000, 1064963
OK: # 140000, 1064963
OK: # 141000, 1064963
IN: [bit 131089, reg R4]
IN: [bit 5, reg R13]
OK: # 142000, 1064963
IN: [bit 3, reg R12]
IN: [bit 9, reg R514]
IN: [bit 1, reg R5]
IN: [bit 19, reg R3]
OK: # 143000, 1064963
OK: # 144000, 1064963
OK: # 145000, 1064963
OK: # 146000, 1064963
OK: # 147000, 1064963
OK: # 148000, 1064963
IN: [bit 25, reg R7]
OK: # 149000, 1064963
IN: [bit 20, reg R3]
IN: [bit 2, reg R11]
OK: # 150000, 1064963
IN: [bit 11, reg R9]
OK: # 151000, 1064963
OK: # 152000, 1064963
OK: # 153000, 1064963
IN: [bit 5, reg R1]
IN: [bit 2097173, reg R4]
OK: # 154000, 1064963
IN: [bit 4108, reg R4]
IN: [bit 25, reg R33554434]
OK: # 155000, 1064963
IN: [bit 15, reg R13]
OK: # 156000, 1064963
IN: [bit 26, reg R0]
OK: # 157000, 1064963
IN: [bit 16, reg R3]
OK: # 158000, 1064963
IN: [bit 521, reg R4]
OK: # 159000, 1064963
OK: # 160000, 1064963
IN: [bit 5, reg R34]
OK: # 161000, 1064963
OK: # 162000, 1064963
IN: [bit 5, reg R8]
OK: # 163000, 1064963
IN: [bit 5, reg R10]
IN: [bit 24, reg R15]
OK: # 164000, 1064963
IN: [bit 0, reg R8]
OK: # 165000, 1064963
IN: [bit 15, reg R14]
OK: # 166000, 1064963
OK: # 167000, 1064963
IN: [bit 0, reg R0]
OK: # 168000, 1064963
IN: [bit 25, reg R14]
IN: [bit 24, reg R13]
OK: # 169000, 1064963
IN: [bit 18, reg R5]
IN: [bit 29, reg R9]
OK: # 170000, 1064963
OK: # 171000, 1064963
OK: # 172000, 1064963
IN: [bit 14, reg R5]
IN: [bit 16, reg R11]
IN: [bit 3, reg R6]
IN: [bit 14, reg R5]
IN: [bit 15, reg R8]
OK: # 173000, 1064963
OK: # 174000, 1064963
IN: [bit 8, reg R15]
OK: # 175000, 1064963
OK: # 176000, 1064963
OK: # 177000, 1064963
OK: # 178000, 1064963
IN: [bit 9, reg R6]
OK: # 179000, 1064963
OK: # 180000, 1064963
IN: [bit 17, reg R7]
IN: [bit 3, reg R8]
OK: # 181000, 1064963
IN: [bit 22, reg R3]
OK: # 182000, 1064963
OK: # 183
000, 1064963
IN: [bit 31, reg R1]
OK: # 184000, 1064963
IN: [bit 20, reg R9]
IN: [bit 0, reg R12]
OK: # 185000, 1064963
OK: # 186000, 1064963
IN: [bit 18, reg R12]
IN: [bit 13, reg R7]
}
OK: # 187000, 1064963
OK: #
188000, 1064963
IN: [bit 8, reg R3]
OK: # 189000, 1064963
OK: # 190000, 1064963
IN: [bit 1, reg R3]
OK: # 191000, 1064963
IN: [bit 1, reg R9]
OK: # 192000, 1064963
OK: # 193000, 1064963
IN: [bit 3, reg R14]
OK: # 194000, 1064963
IN: [bit 15, reg R13]
IN: [bit 12, reg R9]
IN: [bit 13, reg R5]
OK: # 195000, 1064963
OK: # 196000, 1064963
OK: # 197000, 1064963
OK: # 198000, 1064963
IN: [bit 11, reg R13]
OK: # 199000, 1064963
IN: [bit 17, reg R0]
OK: # 200000, 1064963
OK: # 201000, 1064963
IN: [bit 19, reg R1]
OK: # 202000, 1064963
IN: [bit 5, reg R0]
IN: [bit 15, reg R15]
OK: # 203000, 1064963
OK: # 204000, 1064963
IN: [bit 2, reg R3]
OK: # 205000, 1064963
IN: [bit 15, reg R3]
OK: # 206000, 1064963
OK: # 207000, 1064963
OK: # 208000, 1064963
OK: # 209000, 1064963
OK: # 210000, 1064963
OK: # 211000, 1064963
OK: # 212000, 1064963
IN: [bit 24, reg R1]
OK: # 213000, 1064963
IN: [bit 30, reg R1073741826]
IN: [bit 21, reg R11]
OK: # 214000, 1064963
OK: # 215000, 1064963
IN: [bit 1, reg R10]
IN: [bit 13, reg R14]
OK: # 216000, 1064963
OK: # 217000, 1064963
OK: # 218000, 1064963
IN: [bit 21, reg R12]
OK: # 219000, 1064963
IN: [bit 22, reg R10]
IN: [bit 16, reg R7]
OK: # 220000, 1064963
IN: [bit 6, reg R3]
IN: [bit 17, reg R15]
OK: # 221000, 1064963
IN: [bit 22, reg R1]
IN: [bit 9, reg R0]
OK: # 222000, 1064963
OK: # 223000, 1064963
IN: [bit 14, reg R5]
OK: # 224000, 1064963
OK: # 225000, 1064963
OK: # 226000, 1064963
IN: [bit 14, reg R11]
OK: # 227000, 1064963
OK: # 228000, 1064963
OK: # 229000, 1064963
IN: [bit 29, reg R7]
IN: [bit 16, reg R7]
IN: [bit 29, reg R536870914]
OK: # 230000, 1064963
OK: # 231000, 1064963
IN: [bit 2097173, reg R4]
OK: # 232000, 1064963
IN: [bit 16, reg R7]
OK: # 233000, 1064963
OK: # 234000, 1064963
OK: # 235000, 1064963
OK: # 236000, 1064963
IN: [bit 17, reg R8]
OK: # 237000, 1064963
IN: [bit 16, reg R13]
OK: # 238000, 1064963
OK: # 239000, 1064963
IN: [bit 20, reg R9]
OK: # 240000, 1064963
IN: [bit 7, reg R15]
OK: # 241000, 1064963
OK: # 242000, 1064963
IN: [bit 9, reg R13]
OK: # 243000, 1064963
IN: [bit 17, reg R9]
IN: [bit 7, reg R13]
IN: [bit 29, reg R11]
OK: # 244000, 1064963
OK: # 245000, 1064963
OK: # 246000, 1064963
OK: # 247000, 1064963
OK: # 248000, 1064963
OK: # 249000, 1064963
IN: [bit 28, reg R7]
IN: [bit 10, reg R9]
OK: # 250000, 1064963
IN: [bit 29, reg R10]
OK: # 251000, 1064963
IN: [bit 25, reg R9]
OK: # 252000, 1064963
OK: # 253000, 1064963
IN: [bit 0, reg R8]
OK: # 254000, 1064963
IN: [bit 11, reg R13]
OK: # 255000, 1064963
IN: [bit 22, reg R14]
IN: [bit 7, reg R3]
IN: [bit 18, reg R12]
OK: # 256000, 1064963
OK: # 257000, 1064963
OK: # 258000, 1064963
OK: # 259000, 1064963
OK: # 260000, 1064963
OK: # 261000, 1064963
IN: [bit 13, reg R14]
IN: [bit 14, reg R8]
OK: # 262000, 1081347
IN: [bit 12, reg R15]
IN: [bit 11, reg R10]
IN: [bit 18, reg R6]
OK: # 263000, 1081347
IN: [bit 20, reg R3]
IN: [bit 22, reg R7]
IN: [bit 28, reg R268435458]
OK: # 264000, 1081347
IN: [bit 10, reg R14]
IN: [bit 12, reg R12]
IN: [bit 29, reg R3]
OK: # 265000, 1081347
IN: [bit 10, reg R12]
IN: [bit 15, reg R5]
OK: # 266000, 1081347
OK: # 267000, 1081347
IN: [bit 31, reg R1]
OK: # 268000, 1081347
IN: [bit 7, reg R9]
OK: # 269000, 1081347
IN: [bit 11, reg R15]
OK: # 270000, 1081347
OK: # 271000, 1081347
OK: # 272000, 1081347
IN: [bit 18, reg R5]
OK: # 273000, 1081347
IN: [bit 18, reg R8]
IN: [bit 28, reg R15]
OK: # 274000, 1343491
IN: [bit 3, reg R8]
OK: # 275000, 1343491
OK: # 276000, 1343491
IN: [bit 30, reg R12]
OK: # 277000, 1343491
OK: # 278000, 1343491
IN: [bit 11, reg R7]
IN: [bit 21, reg R13]
OK: # 279000, 1343491
IN: [bit 19, re
g R5]
OK: # 280000, 1343491
IN: [bit 2, reg R7]
}
OK: # 281000, 1343491
OK: # 282000, 1343491
OK: # 283000, 1343491
IN: [bit 29, reg R8]
OK: # 284000, 1343491
IN: [bit 18, reg R1]
OK: # 285000, 1343491
OK: # 286000, 1343491
OK: # 287000, 1343491
OK: # 288000, 1343491
IN: [bit 20, reg R5]
OK: # 289000, 1343491
IN: [bit 15, reg R32770]
OK: # 290000, 1343491
IN: [bit 14, reg R5]
OK: # 291000, 1343491
IN: [bit 9, reg R0]
IN: [bit 26, reg R13]
OK: # 292000, 1343491
OK: # 293000, 1343491
IN: [bit 24, reg R5]
OK: # 294000, 1343491
OK: # 295000, 1343491
IN: [bit 1, reg R4]
IN: [bit 11, reg R0]
OK: # 296000, 1343491
OK: # 297000, 1343491
IN: [bit 5, reg R14]
IN: [bit 28, reg R3]
OK: # 298000, 1343491
OK: # 299000, 1343491
IN: [bit 15, reg R0]
OK: # 300000, 1343491
IN: [bit 2, reg R11]
IN: [bit 31, reg R15]
IN: [bit 10, reg R1026]
OK: # 301000, 1343491
OK: # 302000, 1343491
OK: # 303000, 1343491
OK: # 304000, 1343491
IN: [bit 13, reg R9]
OK: # 305000, 1343491
OK: # 306000, 1343491
OK: # 307000, 1343491
OK: # 308000, 1343491
OK: # 309000, 1343491
OK: # 310000, 1343491
OK: # 311000, 1343491
IN: [bit 8, reg R9]
OK: # 312000, 1343491
IN: [bit 264, reg R4]
OK: # 313000, 1343491
IN: [bit 21, reg R14]
OK: # 314000, 1343491
IN: [bit 10, reg R5]
OK: # 315000, 1343491
OK: # 316000, 1343491
IN: [bit 6, reg R4]
OK: # 317000, 1343491
OK: # 318000, 1343491
IN: [bit 2059, reg R4]
OK: # 319000, 1343491
OK: # 320000, 1343491
IN: [bit 1, reg R14]
OK: # 321000, 1343491
OK: # 322000, 1343491
OK: # 323000, 1343491
IN: [bit 17, reg R5]
IN: [bit 8, reg R10]
IN: [bit 9, reg R12]
IN: [bit 27, reg R9]
OK: # 324000, 1343491
OK: # 325000, 1343491
IN: [bit 21, reg R10]
OK: # 326000, 1343491
OK: # 327000, 1343491
IN: [bit 31, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
OK: # 1000, 0
OK: # 2000, 0
OK: # 3000, 0
OK: # 4000, 0
IN: [bit 19, reg R9]
IN: [bit 28, reg R8]
IN: [bit 131089, reg R4]
OK: # 5000, 268435456
IN: [bit 2, reg R5]
OK: # 6000, 268435456
IN: [bit 29, reg R0]
IN: [bit 12, reg R12]
OK: # 7000, 268435456
OK: # 8000, 268435456
OK: # 9000, 268435456
IN: [bit 20, reg R14]
IN: [bit 2, reg R13]
OK: # 10000, 268435456
OK: # 11000, 268435456
OK: # 12000, 268435456
OK: # 13000, 268435456
IN: [bit 16398, reg R4]
OK: # 14000, 268435456
OK: # 15000, 268435456
IN: [bit 2, reg R1]
IN: [bit 18, reg R7]
IN: [bit 7, reg R13]
OK: # 16000, 268435456
IN: [bit 17, reg R8]
OK: # 17000, 268435456
OK: # 18000, 268435456
OK: # 19000, 268435456
OK: # 20000, 268435456
OK: # 21000, 268435456
OK: # 22000, 268435456
IN: [bit 21, reg R14]
OK: # 23000, 268435456
IN: [bit 23, reg R14]
OK: # 24000, 268435456
OK: # 25000, 268435456
OK: # 26000, 268435456
OK: # 27000, 268435456
OK: # 28000, 268435456
IN: [bit 30, reg R15]
IN: [bit 29, reg R10]
OK: # 29000, 268435456
OK: # 30000, 268435456
OK: # 31000, 268435456
IN: [bit 10, reg R9]
IN: [bit 22, reg R14]
IN: [bit 23, reg R1]
IN: [bit 19, reg R9]
OK: # 32000, 268435456
IN: [bit 17, reg R12]
OK: # 33000, 268435456
OK: # 34000, 268435456
IN: [bit 8, reg R1]
OK: # 35000, 268435456
IN: [bit 2097173, reg R4]
OK: # 36000, 268435456
IN: [bit 28, reg R12]
OK: # 37000, 268435456
OK: # 38000, 268435456
IN: [bit 6, reg R15]
OK: # 39000, 268435456
IN: [bit 23, reg R1]
IN: [bit 14, reg R10]
OK: # 40000, 268435456
IN: [bit 22, reg R4194306]
IN: [bit 15, reg R15]
OK: # 41000, 268435456
IN: [bit 29, reg R10]
OK: # 42000, 268435456
IN: [bit 24, reg R5]
OK: # 43000, 268435456
IN: [bit 10, reg R6]
OK: # 44000, 268435456
OK: # 45000, 268435456
OK: # 46000, 268435456
OK: # 47000, 268435456
IN: [bit 24, reg R10]
OK: # 48000, 268435456
OK: # 49000, 268435456
IN: [bit 23, reg R9]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
OK: # 1000, 0
IN: [bit 9, reg R7]
OK: # 2000, 0
IN: [bit 19, reg R13]
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
OK: # 6000, 0
IN: [bit 11, reg R12]
IN: [bit 65552, reg R4]
OK: # 7000, 0
OK: # 8000, 0
IN: [bit 29, reg R12]
OK: # 9000, 0
IN: [bit 11, reg R13]
OK: # 10000, 0
IN: [bit 521, reg R4]
IN: [bit 24, reg R3]
OK: # 11000, 0
IN: [bit 6, reg R13]
IN: [bit 4, reg R0]
OK: # 12000, 0
IN: [bit 8388631, reg R4]
OK: # 13000, 0
OK: # 14000, 0
IN: [bit 28, reg R9]
OK: # 15000, 0
IN: [bit 25, reg R10]
OK: # 16000, 0
OK: # 17000, 0
IN: [bit 5, reg R
0]
OK: # 18000, 0
IN: [bit 17, reg R131074]
OK: # 19000, 0
IN: [bit 14, reg R16386]
OK: # 20000, 0
IN: [bit 16, reg R14]
OK: # 21000, 0
OK: # 22000, 0
IN: [bit 10, reg R1]
IN: [bit 1, reg R13]
OK: # 23000, 0
IN: [bit 1, reg R14]
OK: # 24000, 0
OK: # 25000, 0
OK: # 26000, 0
OK: # 27000, 0
OK: # 28000, 0
IN: [bit 524307, reg R4]
OK: # 29000, 0
IN: [bit 15, reg R32770]
IN: [bit 65552, reg R4]
OK: # 30000, 0
IN: [bit 10, reg R1]
IN: [bit 6, reg R10]
IN: [bit 3, reg R8]
OK: # 31000, 0
OK: # 32000, 0
IN: [bit 1, reg R4]
IN: [bit 19, reg R11]
OK: # 33000, 0
OK: # 34000,
0
OK: # 35000, 0
OK: # 36000, 0
IN: [bit 15, reg R1]
OK: # 37000, 0
IN: [bit 27, reg R1]
OK: # 38000, 0
OK: # 39000, 0
IN: [bit 6, reg R4]
OK: # 40000, 0
IN: [bit 23, reg R13]
OK: # 41000, 0
OK: # 42000, 0
OK: # 43000, 0
IN: [bit 134217755, reg R4]
IN: [bit 17, reg R8]
IN: [bit 16, reg R7]
OK: # 44000, 0
OK: # 45000, 0
IN: [bit 2, reg R11]
OK: # 46000, 0
OK: # 47000, 0
OK: # 48000, 0
IN: [bit 31, reg R0]
IN: [bit 13, reg R6]
OK: # 49000, 0
IN: [bit 31, reg R3]
IN: [bit 14, reg R8]
OK: #
50000, 0
OK: # 51000, 0
OK: # 52000, 0
IN: [bit 22, reg R4194306]
OK: # 53000, 0
IN: [bit 31, reg R11]
OK: # 54000, 0
IN: [bit 31, reg R8]
OK: # 55000, 0
OK: # 56000, 0
OK: # 57000, 0
IN: [bit 6, reg R4]
OK: # 58000, 0
IN: [bit 12, reg R6]
IN: [bit 16, reg R0]
OK: # 59000, 0
OK: # 60000, 0
IN: [bit 26, reg R12]
OK: # 61000, 0
OK: # 62000, 0
OK: # 63000, 0
OK: # 64000, 0
IN: [bit 29, reg R8]
OK: # 65000, 0
OK: # 66000, 0
IN: [bit 11, reg R6]
OK: # 67000, 0
IN: [bit 8, reg R13]
OK: # 68000, 0
OK: # 69000, 0
OK: # 70000, 0
OK: # 71000, 0
IN: [bit 7, reg R10]
OK: # 72000, 0
IN: [bit 2, reg R11]
OK: # 73000, 0
OK: # 74000, 0
IN: [bit 24, reg R15]
IN: [bit 7, reg R0]
OK: # 75000, 0
OK: # 76000, 0
OK: # 77000, 0
OK: # 78000, 0
OK: # 79000, 0
OK: # 80000, 0
OK: # 81000, 0
IN: [bit 11, reg R1]
OK: # 82000, 0
OK: # 83000, 0
IN: [bit 13, reg R0]
IN: [bit 31, reg R8]
OK: # 84000, 0
OK: # 85000, 0
IN: [bit 9, reg R12]
OK: # 86000, 0
IN: [bit 0, reg R15]
OK: # 87000, 0
OK: # 88000, 0
IN: [bit 1, reg R14]
IN: [bit 20, reg R1]
OK: # 89000, 0
IN: [bit 3, reg R0]
OK: # 90000, 0
OK: # 91000, 0
OK: # 92000, 0
IN: [bit 6, reg R12]
IN: [bit 8, reg R0]
OK: # 93000, 0
OK: # 94000, 0
OK: # 95000, 0
OK: # 96000, 0
OK: # 97000, 0
OK: # 98000, 0
IN: [bit 16, reg R3]
OK: # 99000, 0
OK: # 100000, 0
OK: # 101000, 0
OK: # 102000, 0
IN: [bit 135, reg R4]
IN: [bit 16, reg R5]
OK: # 103000, 0
OK: # 104000, 0
IN: [bit 8, reg R9]
OK: # 105000, 0
OK: # 106000, 0
IN: [bit 14, reg R12]
IN: [bit 25, reg R3]
OK: # 107000, 0
IN: [bit 9, reg R9]
OK: # 108000, 0
IN: [bit 27, reg R9]
OK: # 109000, 0
OK: # 110000, 0
OK: # 111000, 0
IN: [bit 30, reg R10]
OK: # 112000, 0
OK: # 113000, 0
IN: [bit 10, reg R12]
OK: # 114000, 0
IN: [bit 8, reg R14]
IN: [bit 3, reg R7]
OK: # 115000, 0
OK: # 116000, 0
IN: [bit 26, reg R14]
OK: # 117000, 0
OK: # 118000, 0
IN: [bit 16, reg R7]
OK: # 119000, 0
IN: [b
it 4, reg R8]
OK: # 120000, 0
OK: # 121000, 0
OK: # 122000, 0
OK: # 123000, 0
IN: [bit 23, reg R7]
OK: # 124000, 0
IN: [bit 30, reg R1]
IN: [bit 9, reg R10]
OK: # 125000, 0
IN: [bit 1034, reg R4]
OK: # 126000, 0
OK: # 127000, 0
OK: # 128000, 0
IN: [bit 15, reg R7]
IN: [bit 0, reg R0]
OK: # 129000, 0
IN: [bit 22, reg R1]
OK: # 130000, 0
IN: [bit 9, reg R9]
OK: # 131000, 0
OK: # 132000, 0
IN: [bit 10, reg R8]
OK: # 133000, 0
OK: # 134000, 0
OK: # 135000, 0
IN: [bit 31, reg R0]
IN: [bit 8, reg R6]
OK: # 136000, 0
IN: [bit 4, reg R15]
OK: # 137000, 0
IN: [bit 9, reg R9]
OK: # 138000, 0
OK: # 139000, 0
OK: # 140000, 0
IN: [bit 5, reg R14]
IN: [bit 20, reg R14]
IN: [bit 19, reg R9]
IN: [bit 18, reg R1]
OK: # 141000, 0
IN: [bit 10, reg R7]
OK: # 142000, 0
IN: [bit 3, reg R15]
IN: [bit 31, reg R12]
IN: [bit 5, reg R14]
OK: # 143000, 0
OK: # 144000, 0
IN: [bit 19, reg R1]
OK: # 145000, 0
IN: [bit 21, reg R1]
OK: # 146000, 0
OK: # 147000, 0
IN: [bit 0, reg R13]
OK: # 148000, 0
IN: [bit 28, reg R9]
OK: # 149000, 0
IN: [bit 27, reg R1]
OK: # 150000, 0
IN: [bit 31, reg R10]
OK: # 151000, 0
IN: [bit 6, reg R14]
OK: # 152000, 0
OK: # 153000, 0
IN: [bit 20, reg R9]
IN: [bit 4194326, reg R4]
OK: # 154000, 0
IN: [bit 31, reg R14]
OK: # 155000, 0
IN: [bit 262162, reg R4]
OK: # 156000, 0
OK: # 157000, 0
OK: # 158000, 0
IN: [bit 22, reg R10]
IN: [bit 14, reg R0]
IN: [bit 21, reg R15]
OK: # 159000, 0
IN: [bit 17, reg R12]
IN: [bit 16398, reg R4]
IN: [bit 37, reg R4]
OK: # 160000, 0
IN: [bit 14, reg R1]
OK: # 161000, 0
OK: # 162000, 0
IN: [bit 26, reg R14]
IN: [bit 9, reg R12]
OK: # 163000, 0
IN: [bit 19, reg R14]
OK: # 164000, 0
IN: [bit 70, reg R4]
OK: # 165000, 0
IN: [bit 268435484, reg R4]
OK: # 166000, 0
OK: # 167000, 0
IN: [bit 4108, reg R4]
IN: [bit 9, reg R0]
IN: [bit 18, reg R10]
OK: # 168000, 0
IN: [bit 9, reg R15]
OK: # 169000, 0
OK: # 170000, 0
OK: # 171000, 0
OK: # 172000, 0
OK: # 173000, 0
IN: [bit 29, reg R536870914]
IN: [bit 17, reg R7]
OK: # 174000, 0
IN: [bit 6, reg R5]
OK: # 175000, 0
IN: [bit 19, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
IN: [bit 12, reg R12]
OK: # 1000, 0
IN: [bit 2, reg R14]
OK: # 2000, 0
IN: [bit 7, reg R1]
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
IN: [bit 7, reg R15]
OK: # 6000, 0
OK: # 7000, 0
IN: [bit 13, reg R10]
OK: # 8000, 0
OK: # 9000, 0
OK: # 10000, 0
IN: [bit 11, reg R14]
OK: # 11000, 0
OK: # 12000, 0
OK: # 13000, 0
IN: [bit 11, reg R14]
OK: # 14000, 0
OK: # 15000, 0
IN: [bit 2059, reg R4]
IN: [bit 14, reg R9]
OK: # 16000, 0
OK: # 17000, 0
IN: [bit 15, reg R15]
OK: # 18000, 0
IN: [bit 8, reg R3]
IN: [bit 135, reg R4]
OK: # 19000, 0
IN: [bit 2097173, reg R4]
OK: # 20000, 0
OK: # 21000, 0
IN: [bit 13, reg R8194]
OK: # 22000, 0
IN: [bit 14, reg R15]
OK: # 23000, 0
IN: [bit 2, reg R14]
IN: [bit 9, reg R3]
IN: [bit 1, reg R9]
OK: # 24000, 0
OK: # 25000, 0
OK: # 26000, 0
OK: # 27000, 0
IN: [bit 6, reg R12]
OK: # 28000, 0
OK: # 29000, 0
OK: # 30000, 0
OK: # 31000, 0
IN: [bit 6, reg R10]
IN: [bit 26, reg R10]
OK: # 32000, 0
OK: # 33000, 0
OK: # 3IN: [bit 3, reg R10]
4000, 0
OK: # 35000, 0
IN: [bit 12, reg R6]
OK: # 36000, 0
IN: [bit 29, reg R15]
IN: [bit 2, reg R7]
OK: # 37000, 0
IN: [bit 30, reg R1]
IN: [bit 31, reg R12]
OK: # 38000, 0
OK: # 39000, 0
OK: # 40000, 0
IN: [bit 16, reg R14]
OK: # 41000, 0
IN: [bit 19, reg R10]
OK: # 42000, 0
IN: [bit 18, reg R262146]
IN: [bit 23, reg R0]
OK: # 43000, 0
IN: [bit 24, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
IN: [bit 1, reg R0]
IN: [bit 16, reg R12]
OK: # 1000, 0
IN: [bit 30, reg R15]
OK: # 2000, 0
OK: # 3000, 0
OK: # 4000, 0
OK: # 5000, 0
IN: [bit 11, reg R1]
OK: # 6000, 0
OK: # 7000, 0
IN: [bit 23, reg R1]
OK: # 8000, 0
OK: # 9000, 0
IN: [bit 26, reg R6]
OK: # 10000, 0
IN: [bit 19, reg R11]
IN: [bit 1, reg R3]
IN: [bit 27, reg R134217730]
OK: # 11000, 0
IN: [bit 27, reg R13]
OK: # 12000, 0
OK: # 13000, 0
IN: [bit 17, reg R1]
OK: # 14000, 0
IN: [bit 11, reg R6]
IN: [bit 24, reg R11]
OK: # 15000, 0
IN: [bit 22, reg R3]
IN: [bit 16, reg R1]
OK: # 16000, 0
OK: # 17000, 0
OK: # 18000, 0
IN: [bit 19, reg R0]
OK: # 19000, 0
IN: [bit 8, reg R9]
IN: [bit 18, reg R11]
OK:
# 20000, 0
OK: # 21000, 0
OK: # 22000, 0
IN: [bit 29, reg R7]
OK: # 23000, 0
OK: # 24000, 0
IN: [bit 7, reg R13]
OK: # 25000, 0
IN: [bit 13, reg R0]
IN: [bit 27, reg R6]
WD: Watchdog Reset
---
Chip: STM32H743ZIT6U
Test: Matrix Multiply
Verbose: 1
Side matrix size: 12
OK: # 0, 0
IN: [bit 26, reg R13]
IN: [bit 2, reg R14]
OK: # 1000, 0
IN: [bit 67108890, reg R4]
OK: # 2000, 0
OK: # 3000, 0
IN: [bit 10, reg R10]
OK: # 4000, 0
OK: # 5000, 0
IN: [bit 8, reg R11]
IN: [bit 3, reg R0]
OK: # 6000, 0
IN: [bit 4108, reg R4]
IN: [bit 16, reg R65538]
