Timing Analyzer report for uart_tx
Thu Apr 13 22:03:44 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Recovery: 'CLK'
 26. Slow 1200mV 0C Model Removal: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Hold: 'CLK'
 35. Fast 1200mV 0C Model Recovery: 'CLK'
 36. Fast 1200mV 0C Model Removal: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_tx                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
;     Processors 3-16        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.12 MHz ; 197.12 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.073 ; -168.547           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.467 ; -36.247               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.966 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -74.960                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                 ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.073 ; bauld_gen_cnt[12] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.990      ;
; -4.032 ; bauld_gen_cnt[15] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.518      ;
; -4.011 ; bauld_gen_cnt[12] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.928      ;
; -4.011 ; bauld_gen_cnt[12] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.928      ;
; -3.991 ; bauld_gen_cnt[26] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.474      ;
; -3.981 ; bauld_gen_cnt[27] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.464      ;
; -3.970 ; bauld_gen_cnt[15] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.456      ;
; -3.970 ; bauld_gen_cnt[15] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.456      ;
; -3.961 ; bauld_gen_cnt[14] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.878      ;
; -3.929 ; bauld_gen_cnt[26] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.412      ;
; -3.929 ; bauld_gen_cnt[26] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.412      ;
; -3.919 ; bauld_gen_cnt[27] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.402      ;
; -3.919 ; bauld_gen_cnt[27] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.402      ;
; -3.915 ; bauld_gen_cnt[13] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.401      ;
; -3.899 ; bauld_gen_cnt[14] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.816      ;
; -3.899 ; bauld_gen_cnt[14] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.816      ;
; -3.853 ; bauld_gen_cnt[13] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.339      ;
; -3.853 ; bauld_gen_cnt[13] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.339      ;
; -3.846 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.743      ;
; -3.802 ; bauld_gen_cnt[25] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.285      ;
; -3.797 ; bauld_gen_cnt[12] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.128      ;
; -3.796 ; bauld_gen_cnt[12] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.127      ;
; -3.794 ; bauld_gen_cnt[12] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.125      ;
; -3.793 ; bauld_gen_cnt[12] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.124      ;
; -3.791 ; bauld_gen_cnt[12] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.122      ;
; -3.785 ; bauld_gen_cnt[12] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.116      ;
; -3.784 ; bauld_gen_cnt[12] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.115      ;
; -3.780 ; bauld_gen_cnt[10] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.266      ;
; -3.775 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.675      ;
; -3.774 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.260      ;
; -3.767 ; bauld_gen_cnt[2]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.664      ;
; -3.759 ; bauld_gen_cnt[12] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.090      ;
; -3.756 ; bauld_gen_cnt[15] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.656      ;
; -3.755 ; bauld_gen_cnt[15] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.655      ;
; -3.753 ; bauld_gen_cnt[15] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.653      ;
; -3.752 ; bauld_gen_cnt[15] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.652      ;
; -3.750 ; bauld_gen_cnt[15] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.650      ;
; -3.744 ; bauld_gen_cnt[15] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.644      ;
; -3.743 ; bauld_gen_cnt[15] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.643      ;
; -3.740 ; bauld_gen_cnt[25] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.223      ;
; -3.740 ; bauld_gen_cnt[25] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.223      ;
; -3.740 ; bauld_gen_cnt[11] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.657      ;
; -3.735 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.218      ;
; -3.734 ; bauld_gen_cnt[10] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.220      ;
; -3.733 ; bauld_gen_cnt[10] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.219      ;
; -3.727 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.210      ;
; -3.718 ; bauld_gen_cnt[15] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.618      ;
; -3.715 ; bauld_gen_cnt[26] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.612      ;
; -3.714 ; bauld_gen_cnt[26] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.611      ;
; -3.712 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.198      ;
; -3.712 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.512     ; 4.198      ;
; -3.712 ; bauld_gen_cnt[26] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.609      ;
; -3.711 ; bauld_gen_cnt[26] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.608      ;
; -3.709 ; bauld_gen_cnt[26] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.606      ;
; -3.705 ; bauld_gen_cnt[27] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.602      ;
; -3.704 ; bauld_gen_cnt[27] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.601      ;
; -3.703 ; bauld_gen_cnt[26] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.600      ;
; -3.702 ; bauld_gen_cnt[26] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.599      ;
; -3.702 ; bauld_gen_cnt[27] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.599      ;
; -3.701 ; bauld_gen_cnt[27] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.598      ;
; -3.699 ; bauld_gen_cnt[27] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.596      ;
; -3.697 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.597      ;
; -3.694 ; bauld_gen_cnt[12] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.028      ;
; -3.693 ; bauld_gen_cnt[27] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.590      ;
; -3.692 ; bauld_gen_cnt[27] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.589      ;
; -3.691 ; bauld_gen_cnt[12] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.025      ;
; -3.689 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.172      ;
; -3.688 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.171      ;
; -3.685 ; bauld_gen_cnt[14] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.016      ;
; -3.684 ; bauld_gen_cnt[24] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.167      ;
; -3.684 ; bauld_gen_cnt[14] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.015      ;
; -3.683 ; bauld_gen_cnt[3]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.580      ;
; -3.682 ; bauld_gen_cnt[14] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.013      ;
; -3.681 ; bauld_gen_cnt[14] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.012      ;
; -3.681 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.164      ;
; -3.680 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.163      ;
; -3.679 ; bauld_gen_cnt[14] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.010      ;
; -3.678 ; bauld_gen_cnt[11] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.595      ;
; -3.678 ; bauld_gen_cnt[11] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.595      ;
; -3.677 ; bauld_gen_cnt[26] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.574      ;
; -3.673 ; bauld_gen_cnt[14] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.004      ;
; -3.672 ; bauld_gen_cnt[14] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.003      ;
; -3.668 ; bauld_gen_cnt[8]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.515     ; 4.151      ;
; -3.667 ; bauld_gen_cnt[27] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.564      ;
; -3.665 ; bauld_gen_cnt[2]  ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.565      ;
; -3.664 ; bauld_gen_cnt[12] ; bauld_gen_cnt[9]                ; CLK          ; CLK         ; 1.000        ; 0.333      ; 4.995      ;
; -3.661 ; bauld_gen_cnt[12] ; bauld_gen_cnt[13]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 4.992      ;
; -3.661 ; bauld_gen_cnt[0]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 4.992      ;
; -3.660 ; bauld_gen_cnt[12] ; bauld_gen_cnt[10]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 4.991      ;
; -3.653 ; bauld_gen_cnt[15] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.556      ;
; -3.650 ; bauld_gen_cnt[15] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.553      ;
; -3.647 ; bauld_gen_cnt[14] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; 0.333      ; 4.978      ;
; -3.640 ; bauld_gen_cnt[12] ; current_state.state_resume_idle ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.543      ;
; -3.639 ; bauld_gen_cnt[13] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.539      ;
; -3.638 ; bauld_gen_cnt[12] ; current_state.state_data_frame  ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.541      ;
; -3.638 ; bauld_gen_cnt[13] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.538      ;
; -3.636 ; bauld_gen_cnt[13] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.536      ;
; -3.635 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[25]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.535      ;
; -3.635 ; bauld_gen_cnt[13] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.535      ;
; -3.633 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[24]               ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.533      ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; bauld_gen_cnt[29]                   ; bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[30]                   ; bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[31]                   ; bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[16]                   ; bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[17]                   ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[18]                   ; bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[19]                   ; bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[21]                   ; bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[22]                   ; bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[23]                   ; bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bauld_gen_cnt[28]                   ; bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[1]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[2]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[3]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[4]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[5]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[6]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[7]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[8]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[9]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[10]                   ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[13]                   ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[15]                   ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[20]                   ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[24]                   ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[25]                   ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[26]                   ; bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bauld_gen_cnt[27]                   ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; parity_bit_cnt[0]                   ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_wait_idle       ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; se_r232_tx[0]                       ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; se_r232_tx[1]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; se_r232_tx[2]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; se_r232_tx[3]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_wait_done       ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_wait            ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_wait_data_frame ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_resume_idle     ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bauld_gen_cnt[11]                   ; bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bauld_gen_cnt[12]                   ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bauld_gen_cnt[14]                   ; bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; current_state.state_idle            ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.464 ; se_r232_tx[0]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.731      ;
; 0.599 ; current_state.state_parity_bit      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.865      ;
; 0.628 ; se_r232_tx[1]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.895      ;
; 0.638 ; current_state.state_wait_done       ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; current_state.state_wait_data_frame ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.905      ;
; 0.646 ; current_state.state_done            ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.913      ;
; 0.660 ; current_state.state_start           ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; current_state.state_resume_idle     ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.929      ;
; 0.665 ; current_state.state_wait            ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.932      ;
; 0.667 ; current_state.state_wait            ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.934      ;
; 0.669 ; current_state.state_parity_bit      ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.936      ;
; 0.670 ; current_state.state_data_frame      ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.937      ;
; 0.686 ; se_r232_tx[0]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.953      ;
; 0.721 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.419      ;
; 0.723 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.421      ;
; 0.730 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.428      ;
; 0.741 ; bauld_gen_cnt[0]                    ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.008      ;
; 0.813 ; se_r232_tx[0]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.080      ;
; 0.864 ; current_state.state_ready_idle      ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.131      ;
; 0.920 ; current_state.state_data_frame      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.186      ;
; 0.950 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.651      ;
; 0.952 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.653      ;
; 0.953 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.654      ;
; 0.956 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.657      ;
; 0.959 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.660      ;
; 0.960 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.661      ;
; 0.963 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.664      ;
; 0.965 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.666      ;
; 0.983 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.681      ;
; 1.002 ; se_r232_tx[2]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.269      ;
; 1.026 ; bauld_gen_cnt[0]                    ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.327      ;
; 1.026 ; bauld_gen_cnt[0]                    ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.327      ;
; 1.065 ; se_r232_tx[1]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.332      ;
; 1.095 ; current_state.state_wait_idle       ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.376      ;
; 1.101 ; current_state.state_ready_idle      ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.799      ;
; 1.102 ; current_state.state_ready_idle      ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.800      ;
; 1.108 ; current_state.state_ready_idle      ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.806      ;
; 1.140 ; bauld_gen_cnt[0]                    ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.441      ;
; 1.141 ; se_r232_tx[0]                       ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.409      ;
; 1.143 ; bauld_gen_cnt[0]                    ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.444      ;
; 1.144 ; bauld_gen_cnt[0]                    ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.445      ;
; 1.149 ; se_r232_tx[0]                       ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.417      ;
; 1.149 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.416      ;
; 1.153 ; bauld_gen_cnt[0]                    ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.454      ;
; 1.168 ; current_state.state_idle            ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.469      ;
; 1.171 ; bauld_gen_cnt[0]                    ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.472      ;
; 1.196 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.895      ;
; 1.201 ; current_state.state_data_frame      ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.467      ;
; 1.201 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.900      ;
; 1.202 ; current_state.state_data_frame      ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.468      ;
; 1.202 ; current_state.state_data_frame      ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.468      ;
; 1.211 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.912      ;
; 1.216 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.917      ;
; 1.220 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.921      ;
; 1.223 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.924      ;
; 1.224 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.925      ;
; 1.278 ; se_r232_tx[1]                       ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.546      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                              ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.467 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.369      ;
; -1.467 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.369      ;
; -1.467 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.369      ;
; -1.467 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.369      ;
; -1.467 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.369      ;
; -1.247 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.149      ;
; -1.247 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.149      ;
; -1.247 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.149      ;
; -1.247 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.149      ;
; -1.247 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.096     ; 2.149      ;
; -1.204 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.120      ;
; -1.204 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.120      ;
; -1.204 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.120      ;
; -1.204 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.120      ;
; -1.204 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.120      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.103 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.434      ;
; -1.019 ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.936      ;
; -1.019 ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.936      ;
; -1.019 ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.936      ;
; -1.019 ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.936      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.970 ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.301      ;
; -0.869 ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.786      ;
; -0.869 ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.786      ;
; -0.869 ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.786      ;
; -0.869 ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.786      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.791 ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 2.125      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.653 ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.336      ; 1.987      ;
; -0.605 ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.936      ;
; -0.605 ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.936      ;
; -0.605 ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.936      ;
; -0.605 ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.936      ;
; -0.455 ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.786      ;
; -0.455 ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.786      ;
; -0.455 ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.786      ;
; -0.455 ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 1.786      ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                              ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.966 ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.664      ;
; 0.966 ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.664      ;
; 0.966 ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.664      ;
; 0.966 ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.664      ;
; 1.057 ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.755      ;
; 1.057 ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.755      ;
; 1.057 ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.755      ;
; 1.057 ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.755      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.145 ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.846      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.246 ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.515      ; 1.947      ;
; 1.397 ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.397 ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.397 ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.397 ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.444 ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.143      ;
; 1.488 ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.488 ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.488 ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.488 ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.550 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.513      ; 2.249      ;
; 1.701 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.967      ;
; 1.753 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.053      ;
; 1.753 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.053      ;
; 1.753 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.053      ;
; 1.753 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.053      ;
; 1.753 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.053      ;
; 1.927 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.227      ;
; 1.927 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.227      ;
; 1.927 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.227      ;
; 1.927 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.227      ;
; 1.927 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.227      ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.28 MHz ; 211.28 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.733 ; -151.358          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -1.216 ; -28.784              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.868 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -74.960                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                  ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.733 ; bauld_gen_cnt[12] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.659      ;
; -3.677 ; bauld_gen_cnt[12] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.603      ;
; -3.677 ; bauld_gen_cnt[12] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.603      ;
; -3.669 ; bauld_gen_cnt[15] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.200      ;
; -3.613 ; bauld_gen_cnt[15] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.144      ;
; -3.613 ; bauld_gen_cnt[15] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.144      ;
; -3.612 ; bauld_gen_cnt[26] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.138      ;
; -3.605 ; bauld_gen_cnt[27] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.131      ;
; -3.582 ; bauld_gen_cnt[14] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.508      ;
; -3.559 ; bauld_gen_cnt[13] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.090      ;
; -3.556 ; bauld_gen_cnt[26] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.082      ;
; -3.556 ; bauld_gen_cnt[26] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.082      ;
; -3.549 ; bauld_gen_cnt[27] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.075      ;
; -3.549 ; bauld_gen_cnt[27] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 4.075      ;
; -3.526 ; bauld_gen_cnt[14] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.452      ;
; -3.526 ; bauld_gen_cnt[14] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.452      ;
; -3.503 ; bauld_gen_cnt[13] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.034      ;
; -3.503 ; bauld_gen_cnt[13] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 4.034      ;
; -3.460 ; bauld_gen_cnt[12] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.768      ;
; -3.457 ; bauld_gen_cnt[12] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.765      ;
; -3.453 ; bauld_gen_cnt[25] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.979      ;
; -3.419 ; bauld_gen_cnt[12] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.727      ;
; -3.416 ; bauld_gen_cnt[12] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.724      ;
; -3.414 ; bauld_gen_cnt[12] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.722      ;
; -3.408 ; bauld_gen_cnt[12] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.716      ;
; -3.407 ; bauld_gen_cnt[12] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.715      ;
; -3.407 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.938      ;
; -3.397 ; bauld_gen_cnt[25] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.923      ;
; -3.397 ; bauld_gen_cnt[25] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.923      ;
; -3.396 ; bauld_gen_cnt[15] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.309      ;
; -3.393 ; bauld_gen_cnt[15] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.306      ;
; -3.386 ; bauld_gen_cnt[12] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.694      ;
; -3.377 ; bauld_gen_cnt[12] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.687      ;
; -3.373 ; bauld_gen_cnt[12] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.683      ;
; -3.368 ; bauld_gen_cnt[10] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.899      ;
; -3.359 ; bauld_gen_cnt[12] ; bauld_gen_cnt[9]                ; CLK          ; CLK         ; 1.000        ; 0.307      ; 4.665      ;
; -3.358 ; bauld_gen_cnt[11] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.284      ;
; -3.356 ; bauld_gen_cnt[12] ; bauld_gen_cnt[13]               ; CLK          ; CLK         ; 1.000        ; 0.307      ; 4.662      ;
; -3.355 ; bauld_gen_cnt[12] ; bauld_gen_cnt[10]               ; CLK          ; CLK         ; 1.000        ; 0.307      ; 4.661      ;
; -3.355 ; bauld_gen_cnt[15] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.268      ;
; -3.352 ; bauld_gen_cnt[15] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.265      ;
; -3.351 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.882      ;
; -3.351 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.882      ;
; -3.350 ; bauld_gen_cnt[15] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.263      ;
; -3.344 ; bauld_gen_cnt[15] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.257      ;
; -3.343 ; bauld_gen_cnt[15] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.256      ;
; -3.342 ; bauld_gen_cnt[24] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.868      ;
; -3.339 ; bauld_gen_cnt[26] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.247      ;
; -3.336 ; bauld_gen_cnt[26] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.244      ;
; -3.332 ; bauld_gen_cnt[27] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.240      ;
; -3.329 ; bauld_gen_cnt[27] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.237      ;
; -3.322 ; bauld_gen_cnt[15] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.235      ;
; -3.318 ; bauld_gen_cnt[12] ; current_state.state_data_frame  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.232      ;
; -3.315 ; bauld_gen_cnt[12] ; bauld_gen_cnt[25]               ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.625      ;
; -3.315 ; bauld_gen_cnt[12] ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.625      ;
; -3.314 ; bauld_gen_cnt[12] ; bauld_gen_cnt[20]               ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.624      ;
; -3.313 ; bauld_gen_cnt[15] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.228      ;
; -3.312 ; bauld_gen_cnt[12] ; bauld_gen_cnt[24]               ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.622      ;
; -3.312 ; bauld_gen_cnt[10] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.843      ;
; -3.312 ; bauld_gen_cnt[10] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.843      ;
; -3.311 ; bauld_gen_cnt[12] ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; 0.311      ; 4.621      ;
; -3.310 ; bauld_gen_cnt[12] ; current_state.state_resume_idle ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.224      ;
; -3.310 ; bauld_gen_cnt[8]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.836      ;
; -3.309 ; bauld_gen_cnt[14] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.617      ;
; -3.309 ; bauld_gen_cnt[15] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.224      ;
; -3.306 ; bauld_gen_cnt[14] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.614      ;
; -3.302 ; bauld_gen_cnt[11] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.228      ;
; -3.302 ; bauld_gen_cnt[11] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.228      ;
; -3.301 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.827      ;
; -3.298 ; bauld_gen_cnt[26] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.206      ;
; -3.298 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.824      ;
; -3.297 ; bauld_gen_cnt[12] ; bauld_gen_cnt[15]               ; CLK          ; CLK         ; 1.000        ; 0.307      ; 4.603      ;
; -3.297 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; -0.089     ; 4.207      ;
; -3.295 ; bauld_gen_cnt[26] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.203      ;
; -3.295 ; bauld_gen_cnt[15] ; bauld_gen_cnt[9]                ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.206      ;
; -3.293 ; bauld_gen_cnt[26] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.201      ;
; -3.292 ; bauld_gen_cnt[15] ; bauld_gen_cnt[13]               ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.203      ;
; -3.291 ; bauld_gen_cnt[15] ; bauld_gen_cnt[10]               ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.202      ;
; -3.291 ; bauld_gen_cnt[27] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.199      ;
; -3.288 ; bauld_gen_cnt[27] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.196      ;
; -3.287 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.195      ;
; -3.287 ; bauld_gen_cnt[26] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.195      ;
; -3.286 ; bauld_gen_cnt[24] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.812      ;
; -3.286 ; bauld_gen_cnt[24] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.473     ; 3.812      ;
; -3.286 ; bauld_gen_cnt[13] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.199      ;
; -3.286 ; bauld_gen_cnt[26] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.194      ;
; -3.286 ; bauld_gen_cnt[27] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.194      ;
; -3.283 ; bauld_gen_cnt[13] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.196      ;
; -3.280 ; bauld_gen_cnt[27] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.188      ;
; -3.279 ; bauld_gen_cnt[27] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.187      ;
; -3.268 ; bauld_gen_cnt[14] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.576      ;
; -3.265 ; bauld_gen_cnt[14] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.573      ;
; -3.265 ; bauld_gen_cnt[26] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.173      ;
; -3.263 ; bauld_gen_cnt[2]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.171      ;
; -3.263 ; bauld_gen_cnt[14] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.571      ;
; -3.258 ; bauld_gen_cnt[27] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.166      ;
; -3.257 ; bauld_gen_cnt[14] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.565      ;
; -3.256 ; bauld_gen_cnt[14] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.309      ; 4.564      ;
; -3.256 ; bauld_gen_cnt[26] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; -0.089     ; 4.166      ;
; -3.255 ; bauld_gen_cnt[29] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.470     ; 3.784      ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; bauld_gen_cnt[1]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[2]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[3]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[4]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[5]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[6]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[7]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[8]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[20]                   ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[24]                   ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[25]                   ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[26]                   ; bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bauld_gen_cnt[27]                   ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[29]                   ; bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[30]                   ; bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[31]                   ; bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[9]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[10]                   ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[13]                   ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[15]                   ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[16]                   ; bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[17]                   ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[18]                   ; bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[19]                   ; bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[21]                   ; bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[22]                   ; bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[23]                   ; bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bauld_gen_cnt[28]                   ; bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; current_state.state_wait_idle       ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; current_state.state_wait_done       ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; current_state.state_wait            ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; current_state.state_wait_data_frame ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; current_state.state_resume_idle     ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bauld_gen_cnt[11]                   ; bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bauld_gen_cnt[12]                   ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bauld_gen_cnt[14]                   ; bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; current_state.state_idle            ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; parity_bit_cnt[0]                   ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; se_r232_tx[0]                       ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; se_r232_tx[1]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; se_r232_tx[2]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; se_r232_tx[3]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.420 ; se_r232_tx[0]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.663      ;
; 0.553 ; current_state.state_parity_bit      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.796      ;
; 0.580 ; se_r232_tx[1]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.823      ;
; 0.582 ; current_state.state_wait_data_frame ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; current_state.state_wait_done       ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.827      ;
; 0.589 ; current_state.state_done            ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.833      ;
; 0.604 ; current_state.state_start           ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.848      ;
; 0.605 ; current_state.state_resume_idle     ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.849      ;
; 0.610 ; current_state.state_wait            ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.854      ;
; 0.611 ; current_state.state_parity_bit      ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.855      ;
; 0.612 ; current_state.state_wait            ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.856      ;
; 0.612 ; current_state.state_data_frame      ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.856      ;
; 0.627 ; se_r232_tx[0]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.870      ;
; 0.644 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.283      ;
; 0.646 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.285      ;
; 0.653 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.292      ;
; 0.667 ; bauld_gen_cnt[0]                    ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.911      ;
; 0.744 ; se_r232_tx[0]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.987      ;
; 0.801 ; current_state.state_ready_idle      ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.045      ;
; 0.843 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.487      ;
; 0.844 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.488      ;
; 0.845 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.489      ;
; 0.848 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.492      ;
; 0.851 ; current_state.state_data_frame      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.094      ;
; 0.852 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.496      ;
; 0.853 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.497      ;
; 0.856 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.500      ;
; 0.858 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.502      ;
; 0.876 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.515      ;
; 0.911 ; se_r232_tx[2]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.154      ;
; 0.949 ; bauld_gen_cnt[0]                    ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.223      ;
; 0.949 ; bauld_gen_cnt[0]                    ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.223      ;
; 0.970 ; se_r232_tx[1]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.213      ;
; 0.984 ; current_state.state_wait_idle       ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.240      ;
; 1.018 ; current_state.state_ready_idle      ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.657      ;
; 1.019 ; current_state.state_ready_idle      ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.658      ;
; 1.026 ; current_state.state_ready_idle      ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.665      ;
; 1.027 ; bauld_gen_cnt[0]                    ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.301      ;
; 1.036 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.280      ;
; 1.051 ; bauld_gen_cnt[0]                    ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.325      ;
; 1.054 ; bauld_gen_cnt[0]                    ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.328      ;
; 1.055 ; se_r232_tx[0]                       ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.055 ; bauld_gen_cnt[0]                    ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.329      ;
; 1.065 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.706      ;
; 1.069 ; se_r232_tx[0]                       ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.071 ; current_state.state_idle            ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.345      ;
; 1.071 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.712      ;
; 1.073 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.717      ;
; 1.078 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.722      ;
; 1.081 ; bauld_gen_cnt[0]                    ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.103      ; 1.355      ;
; 1.081 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.725      ;
; 1.085 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.729      ;
; 1.086 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.730      ;
; 1.114 ; current_state.state_data_frame      ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.357      ;
; 1.114 ; current_state.state_data_frame      ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.357      ;
; 1.115 ; current_state.state_data_frame      ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.358      ;
; 1.155 ; se_r232_tx[1]                       ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.399      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                               ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.216 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.130      ;
; -1.216 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.130      ;
; -1.216 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.130      ;
; -1.216 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.130      ;
; -1.216 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.130      ;
; -1.044 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 1.958      ;
; -1.044 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 1.958      ;
; -1.044 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 1.958      ;
; -1.044 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 1.958      ;
; -1.044 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 1.958      ;
; -0.980 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.906      ;
; -0.980 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.906      ;
; -0.980 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.906      ;
; -0.980 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.906      ;
; -0.980 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.906      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.886 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.194      ;
; -0.825 ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.751      ;
; -0.825 ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.751      ;
; -0.825 ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.751      ;
; -0.825 ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.751      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.795 ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.103      ;
; -0.687 ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.613      ;
; -0.687 ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.613      ;
; -0.687 ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.613      ;
; -0.687 ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.613      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.606 ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.916      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.497 ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.311      ; 1.807      ;
; -0.445 ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.751      ;
; -0.445 ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.751      ;
; -0.445 ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.751      ;
; -0.445 ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.751      ;
; -0.307 ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.613      ;
; -0.307 ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.613      ;
; -0.307 ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.613      ;
; -0.307 ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 1.613      ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                               ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.868 ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.507      ;
; 0.868 ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.507      ;
; 0.868 ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.507      ;
; 0.868 ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.507      ;
; 0.953 ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.592      ;
; 0.953 ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.592      ;
; 0.953 ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.592      ;
; 0.953 ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.592      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.021 ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.665      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.135 ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.779      ;
; 1.263 ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.507      ;
; 1.263 ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.507      ;
; 1.263 ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.507      ;
; 1.263 ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.507      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.291 ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.932      ;
; 1.348 ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.592      ;
; 1.348 ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.592      ;
; 1.348 ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.592      ;
; 1.348 ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.592      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.422 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.063      ;
; 1.557 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.800      ;
; 1.557 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.800      ;
; 1.557 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.800      ;
; 1.557 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.800      ;
; 1.557 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.800      ;
; 1.585 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.858      ;
; 1.585 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.858      ;
; 1.585 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.858      ;
; 1.585 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.858      ;
; 1.585 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.858      ;
; 1.766 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.039      ;
; 1.766 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.039      ;
; 1.766 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.039      ;
; 1.766 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.039      ;
; 1.766 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.039      ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.595 ; -59.156           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.244 ; -2.023               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.473 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -63.341                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                  ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.595 ; bauld_gen_cnt[12] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.540      ;
; -1.573 ; bauld_gen_cnt[12] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.518      ;
; -1.572 ; bauld_gen_cnt[12] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.517      ;
; -1.497 ; bauld_gen_cnt[15] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.239      ;
; -1.486 ; bauld_gen_cnt[12] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.625      ;
; -1.483 ; bauld_gen_cnt[12] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.622      ;
; -1.475 ; bauld_gen_cnt[15] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.217      ;
; -1.474 ; bauld_gen_cnt[15] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.216      ;
; -1.465 ; bauld_gen_cnt[14] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.410      ;
; -1.462 ; bauld_gen_cnt[12] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.601      ;
; -1.460 ; bauld_gen_cnt[12] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.599      ;
; -1.459 ; bauld_gen_cnt[12] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.598      ;
; -1.455 ; bauld_gen_cnt[12] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.594      ;
; -1.454 ; bauld_gen_cnt[12] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.593      ;
; -1.452 ; bauld_gen_cnt[26] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.193      ;
; -1.452 ; bauld_gen_cnt[27] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.193      ;
; -1.449 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.384      ;
; -1.443 ; bauld_gen_cnt[14] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.388      ;
; -1.442 ; bauld_gen_cnt[12] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.581      ;
; -1.442 ; bauld_gen_cnt[14] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.387      ;
; -1.438 ; bauld_gen_cnt[13] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.180      ;
; -1.430 ; bauld_gen_cnt[26] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.171      ;
; -1.430 ; bauld_gen_cnt[27] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.171      ;
; -1.429 ; bauld_gen_cnt[26] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.170      ;
; -1.429 ; bauld_gen_cnt[27] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.170      ;
; -1.419 ; bauld_gen_cnt[12] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.561      ;
; -1.416 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.354      ;
; -1.416 ; bauld_gen_cnt[13] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.158      ;
; -1.415 ; bauld_gen_cnt[12] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.557      ;
; -1.415 ; bauld_gen_cnt[10] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; bauld_gen_cnt[13] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.157      ;
; -1.406 ; bauld_gen_cnt[12] ; bauld_gen_cnt[9]                ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.546      ;
; -1.403 ; bauld_gen_cnt[12] ; bauld_gen_cnt[13]               ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.543      ;
; -1.403 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.341      ;
; -1.402 ; bauld_gen_cnt[12] ; bauld_gen_cnt[10]               ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.542      ;
; -1.393 ; bauld_gen_cnt[10] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.135      ;
; -1.392 ; bauld_gen_cnt[10] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.134      ;
; -1.391 ; bauld_gen_cnt[12] ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.533      ;
; -1.390 ; bauld_gen_cnt[12] ; bauld_gen_cnt[25]               ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.532      ;
; -1.389 ; bauld_gen_cnt[12] ; bauld_gen_cnt[20]               ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.531      ;
; -1.388 ; bauld_gen_cnt[12] ; bauld_gen_cnt[24]               ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.530      ;
; -1.388 ; bauld_gen_cnt[15] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.324      ;
; -1.386 ; bauld_gen_cnt[12] ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.528      ;
; -1.385 ; bauld_gen_cnt[15] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.321      ;
; -1.379 ; bauld_gen_cnt[12] ; current_state.state_data_frame  ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.315      ;
; -1.378 ; bauld_gen_cnt[12] ; bauld_gen_cnt[15]               ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.518      ;
; -1.377 ; bauld_gen_cnt[12] ; current_state.state_resume_idle ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.313      ;
; -1.375 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[25]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.313      ;
; -1.366 ; bauld_gen_cnt[25] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.107      ;
; -1.366 ; bauld_gen_cnt[3]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.301      ;
; -1.365 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.106      ;
; -1.365 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.107      ;
; -1.364 ; bauld_gen_cnt[15] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.300      ;
; -1.363 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.104      ;
; -1.362 ; bauld_gen_cnt[15] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.298      ;
; -1.361 ; bauld_gen_cnt[15] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.297      ;
; -1.360 ; bauld_gen_cnt[2]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.295      ;
; -1.357 ; bauld_gen_cnt[15] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.293      ;
; -1.356 ; bauld_gen_cnt[14] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.495      ;
; -1.356 ; bauld_gen_cnt[15] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.292      ;
; -1.353 ; bauld_gen_cnt[14] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.492      ;
; -1.353 ; bauld_gen_cnt[11] ; bauld_gen_cnt[12]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.298      ;
; -1.344 ; bauld_gen_cnt[15] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.280      ;
; -1.344 ; bauld_gen_cnt[25] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.085      ;
; -1.343 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.084      ;
; -1.343 ; bauld_gen_cnt[26] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.278      ;
; -1.343 ; bauld_gen_cnt[25] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.084      ;
; -1.343 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.085      ;
; -1.343 ; bauld_gen_cnt[27] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.278      ;
; -1.342 ; bauld_gen_cnt[6]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.083      ;
; -1.342 ; bauld_gen_cnt[9]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.245     ; 2.084      ;
; -1.341 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.082      ;
; -1.340 ; bauld_gen_cnt[26] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.275      ;
; -1.340 ; bauld_gen_cnt[4]  ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.081      ;
; -1.340 ; bauld_gen_cnt[27] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.275      ;
; -1.333 ; bauld_gen_cnt[3]  ; bauld_gen_cnt[26]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.271      ;
; -1.332 ; bauld_gen_cnt[1]  ; bauld_gen_cnt[24]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.270      ;
; -1.332 ; bauld_gen_cnt[14] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.471      ;
; -1.331 ; bauld_gen_cnt[11] ; bauld_gen_cnt[11]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.276      ;
; -1.330 ; bauld_gen_cnt[14] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.469      ;
; -1.330 ; bauld_gen_cnt[11] ; bauld_gen_cnt[14]               ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.275      ;
; -1.329 ; bauld_gen_cnt[13] ; bauld_gen_cnt[18]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.265      ;
; -1.329 ; bauld_gen_cnt[14] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.468      ;
; -1.326 ; bauld_gen_cnt[13] ; bauld_gen_cnt[17]               ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.262      ;
; -1.325 ; bauld_gen_cnt[14] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.464      ;
; -1.324 ; bauld_gen_cnt[14] ; bauld_gen_cnt[22]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.463      ;
; -1.321 ; bauld_gen_cnt[15] ; bauld_gen_cnt[4]                ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.260      ;
; -1.320 ; bauld_gen_cnt[3]  ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.258      ;
; -1.319 ; bauld_gen_cnt[26] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.254      ;
; -1.319 ; bauld_gen_cnt[27] ; bauld_gen_cnt[19]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.254      ;
; -1.317 ; bauld_gen_cnt[26] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.252      ;
; -1.317 ; bauld_gen_cnt[5]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.252      ;
; -1.317 ; bauld_gen_cnt[15] ; bauld_gen_cnt[5]                ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.256      ;
; -1.317 ; bauld_gen_cnt[0]  ; bauld_gen_cnt[31]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.456      ;
; -1.317 ; bauld_gen_cnt[27] ; bauld_gen_cnt[28]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.252      ;
; -1.316 ; bauld_gen_cnt[26] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.251      ;
; -1.316 ; bauld_gen_cnt[27] ; bauld_gen_cnt[23]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.251      ;
; -1.314 ; bauld_gen_cnt[2]  ; bauld_gen_cnt[27]               ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.252      ;
; -1.312 ; bauld_gen_cnt[26] ; bauld_gen_cnt[21]               ; CLK          ; CLK         ; 1.000        ; -0.052     ; 2.247      ;
; -1.312 ; bauld_gen_cnt[14] ; bauld_gen_cnt[16]               ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.451      ;
+--------+-------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; bauld_gen_cnt[29]                   ; bauld_gen_cnt[29]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[30]                   ; bauld_gen_cnt[30]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[31]                   ; bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[9]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[10]                   ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[13]                   ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[15]                   ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[16]                   ; bauld_gen_cnt[16]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[17]                   ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[18]                   ; bauld_gen_cnt[18]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[19]                   ; bauld_gen_cnt[19]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[21]                   ; bauld_gen_cnt[21]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[22]                   ; bauld_gen_cnt[22]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[23]                   ; bauld_gen_cnt[23]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bauld_gen_cnt[28]                   ; bauld_gen_cnt[28]                   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[1]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[2]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[3]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[4]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[5]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[6]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[7]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[8]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[20]                   ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[24]                   ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[25]                   ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[26]                   ; bauld_gen_cnt[26]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bauld_gen_cnt[27]                   ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; parity_bit_cnt[0]                   ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_wait_idle       ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; se_r232_tx[0]                       ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; se_r232_tx[1]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; se_r232_tx[2]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; se_r232_tx[3]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_wait_done       ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_wait            ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_wait_data_frame ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_resume_idle     ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[0]                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bauld_gen_cnt[11]                   ; bauld_gen_cnt[11]                   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bauld_gen_cnt[12]                   ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bauld_gen_cnt[14]                   ; bauld_gen_cnt[14]                   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; current_state.state_idle            ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.212 ; se_r232_tx[0]                       ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.338      ;
; 0.265 ; current_state.state_parity_bit      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.390      ;
; 0.278 ; se_r232_tx[1]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.404      ;
; 0.289 ; current_state.state_wait_data_frame ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; current_state.state_wait_done       ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.416      ;
; 0.296 ; current_state.state_done            ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.422      ;
; 0.301 ; current_state.state_start           ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; current_state.state_resume_idle     ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; current_state.state_wait            ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; current_state.state_wait            ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.429      ;
; 0.306 ; current_state.state_parity_bit      ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; current_state.state_data_frame      ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.433      ;
; 0.316 ; se_r232_tx[0]                       ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.442      ;
; 0.343 ; bauld_gen_cnt[0]                    ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.469      ;
; 0.343 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.672      ;
; 0.345 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.674      ;
; 0.350 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.679      ;
; 0.368 ; se_r232_tx[0]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.494      ;
; 0.389 ; current_state.state_ready_idle      ; current_state.state_idle            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.515      ;
; 0.412 ; current_state.state_data_frame      ; parity_bit_cnt[0]                   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.537      ;
; 0.457 ; se_r232_tx[2]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.583      ;
; 0.469 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[1]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.799      ;
; 0.470 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[8]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.800      ;
; 0.471 ; bauld_gen_cnt[0]                    ; current_state.state_done            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.618      ;
; 0.471 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[15]                   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.800      ;
; 0.471 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[7]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.801      ;
; 0.472 ; bauld_gen_cnt[0]                    ; current_state.state_start           ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.619      ;
; 0.474 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[5]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.804      ;
; 0.478 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[2]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.808      ;
; 0.479 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[6]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.809      ;
; 0.482 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[3]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.812      ;
; 0.484 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[4]                    ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.814      ;
; 0.490 ; current_state.state_wait_idle       ; current_state.state_ready_idle      ; CLK          ; CLK         ; 0.000        ; 0.051      ; 0.625      ;
; 0.497 ; se_r232_tx[1]                       ; se_r232_tx[3]                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.623      ;
; 0.500 ; current_state.state_ready_idle      ; bauld_gen_cnt[10]                   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.829      ;
; 0.501 ; current_state.state_ready_idle      ; bauld_gen_cnt[13]                   ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.830      ;
; 0.506 ; current_state.state_ready_idle      ; bauld_gen_cnt[9]                    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.835      ;
; 0.510 ; se_r232_tx[0]                       ; current_state.state_data_frame      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; se_r232_tx[0]                       ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.638      ;
; 0.515 ; bauld_gen_cnt[0]                    ; current_state.state_wait_idle       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.662      ;
; 0.524 ; bauld_gen_cnt[0]                    ; current_state.state_wait_data_frame ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.671      ;
; 0.527 ; bauld_gen_cnt[0]                    ; current_state.state_wait_done       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.674      ;
; 0.528 ; bauld_gen_cnt[0]                    ; current_state.state_wait            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.675      ;
; 0.532 ; current_state.state_idle            ; current_state.state_resume_idle     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.679      ;
; 0.541 ; current_state.state_data_frame      ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.666      ;
; 0.541 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[12]                   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.667      ;
; 0.542 ; current_state.state_data_frame      ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.667      ;
; 0.542 ; current_state.state_data_frame      ; se_r232_tx[2]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.667      ;
; 0.543 ; bauld_gen_cnt[0]                    ; current_state.state_parity_bit      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.690      ;
; 0.580 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[27]                   ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.910      ;
; 0.584 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[24]                   ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.914      ;
; 0.587 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[17]                   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.915      ;
; 0.588 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[20]                   ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.918      ;
; 0.588 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[31]                   ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.916      ;
; 0.590 ; current_state.state_done            ; se_r232_tx[1]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.715      ;
; 0.590 ; bauld_gen_cnt[0]                    ; bauld_gen_cnt[25]                   ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.920      ;
; 0.591 ; current_state.state_done            ; se_r232_tx[0]                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.716      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                               ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.244 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.179      ;
; -0.244 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.179      ;
; -0.244 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.179      ;
; -0.244 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.179      ;
; -0.244 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.179      ;
; -0.130 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.065      ;
; -0.130 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.065      ;
; -0.130 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.065      ;
; -0.130 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.065      ;
; -0.130 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.065      ;
; -0.093 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.037      ;
; -0.093 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.037      ;
; -0.093 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.037      ;
; -0.093 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.037      ;
; -0.093 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.037      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; -0.073 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.212      ;
; 0.006  ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.939      ;
; 0.006  ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.939      ;
; 0.006  ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.939      ;
; 0.006  ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.939      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.025  ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.114      ;
; 0.082  ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.863      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.101  ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.041      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.193  ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 0.949      ;
; 0.201  ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.939      ;
; 0.201  ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.939      ;
; 0.201  ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.939      ;
; 0.201  ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.939      ;
; 0.277  ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.863      ;
; 0.277  ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.863      ;
; 0.277  ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.863      ;
; 0.277  ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.863      ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                               ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.473 ; current_state.state_idle        ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.802      ;
; 0.473 ; current_state.state_idle        ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.802      ;
; 0.473 ; current_state.state_idle        ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.802      ;
; 0.473 ; current_state.state_idle        ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.802      ;
; 0.510 ; current_state.state_ready_idle  ; bauld_gen_cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.839      ;
; 0.510 ; current_state.state_ready_idle  ; bauld_gen_cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.839      ;
; 0.510 ; current_state.state_ready_idle  ; bauld_gen_cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.839      ;
; 0.510 ; current_state.state_ready_idle  ; bauld_gen_cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.839      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.570 ; current_state.state_idle        ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.900      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.592 ; current_state.state_ready_idle  ; bauld_gen_cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.922      ;
; 0.676 ; current_state.state_idle        ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.802      ;
; 0.676 ; current_state.state_idle        ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.802      ;
; 0.676 ; current_state.state_idle        ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.802      ;
; 0.676 ; current_state.state_idle        ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.802      ;
; 0.713 ; current_state.state_ready_idle  ; bauld_gen_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.839      ;
; 0.713 ; current_state.state_ready_idle  ; bauld_gen_cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.839      ;
; 0.713 ; current_state.state_ready_idle  ; bauld_gen_cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.839      ;
; 0.713 ; current_state.state_ready_idle  ; bauld_gen_cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.839      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.726 ; current_state.state_idle        ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.054      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.737 ; current_state.state_ready_idle  ; bauld_gen_cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.244      ; 1.065      ;
; 0.802 ; current_state.state_resume_idle ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.927      ;
; 0.802 ; current_state.state_resume_idle ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.927      ;
; 0.802 ; current_state.state_resume_idle ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.927      ;
; 0.802 ; current_state.state_resume_idle ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.927      ;
; 0.802 ; current_state.state_resume_idle ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.927      ;
; 0.832 ; current_state.state_idle        ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.978      ;
; 0.832 ; current_state.state_idle        ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.978      ;
; 0.832 ; current_state.state_idle        ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.978      ;
; 0.832 ; current_state.state_idle        ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.978      ;
; 0.832 ; current_state.state_idle        ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.978      ;
; 0.908 ; current_state.state_ready_idle  ; se_r232_tx[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.054      ;
; 0.908 ; current_state.state_ready_idle  ; se_r232_tx[1]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.054      ;
; 0.908 ; current_state.state_ready_idle  ; se_r232_tx[2]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.054      ;
; 0.908 ; current_state.state_ready_idle  ; se_r232_tx[3]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.054      ;
; 0.908 ; current_state.state_ready_idle  ; parity_bit_cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.054      ;
+-------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.073   ; 0.173 ; -1.467   ; 0.473   ; -3.000              ;
;  CLK             ; -4.073   ; 0.173 ; -1.467   ; 0.473   ; -3.000              ;
; Design-wide TNS  ; -168.547 ; 0.0   ; -36.247  ; 0.0     ; -74.96              ;
;  CLK             ; -168.547 ; 0.000 ; -36.247  ; 0.000   ; -74.960             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R232_TX       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IDLE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEND                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ARST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R232_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; IDLE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R232_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; IDLE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R232_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IDLE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3071     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3071     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ARST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEND       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IDLE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R232_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ARST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEND       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IDLE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R232_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Apr 13 22:03:42 2023
Info: Command: quartus_sta uart_tx -c uart_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.073            -168.547 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLK 
Info (332146): Worst-case recovery slack is -1.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.467             -36.247 CLK 
Info (332146): Worst-case removal slack is 0.966
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.966               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.960 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.733
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.733            -151.358 CLK 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 CLK 
Info (332146): Worst-case recovery slack is -1.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.216             -28.784 CLK 
Info (332146): Worst-case removal slack is 0.868
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.868               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.960 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.595             -59.156 CLK 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.244              -2.023 CLK 
Info (332146): Worst-case removal slack is 0.473
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.473               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.341 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4983 megabytes
    Info: Processing ended: Thu Apr 13 22:03:44 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


