module counter(clk,rst,count);
   output count; 
   input clk,rst; 
   reg[5:0] count;
   always@(posedge clk or negedge rst)
         begin
              if(!rst)
              count<='d0;    
              else if(count<'d60)        
              count<=count+1;    
              else          
              count<='d1;
      end  
 endmodule
